Fitter report for pc
Sun Jun 10 22:09:22 2012
Quartus II 32-bit Version 11.1 Build 216 11/23/2011 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Ignored Assignments
  8. Incremental Compilation Preservation Summary
  9. Incremental Compilation Partition Settings
 10. Incremental Compilation Placement Preservation
 11. Pin-Out File
 12. Fitter Resource Usage Summary
 13. Fitter Partition Statistics
 14. Input Pins
 15. Output Pins
 16. Bidir Pins
 17. Dual Purpose and Dedicated Pins
 18. I/O Bank Usage
 19. All Package Pins
 20. PLL Summary
 21. PLL Usage
 22. Fitter Resource Utilization by Entity
 23. Delay Chain Summary
 24. Pad To Core Delay Chain Fanout
 25. Control Signals
 26. Global & Other Fast Signals
 27. Non-Global High Fan-Out Signals
 28. Fitter RAM Summary
 29. |pc8001|ukp:ukp|ukprom:ukprom|altsyncram:WideOr7_rtl_0|altsyncram_ofv:auto_generated|ALTSYNCRAM
 30. |pc8001|pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|nios2_register_bank_b_module:nios2_register_bank_b|altsyncram:the_altsyncram|altsyncram_tef1:auto_generated|ALTSYNCRAM
 31. |pc8001|pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|nios2_register_bank_a_module:nios2_register_bank_a|altsyncram:the_altsyncram|altsyncram_sef1:auto_generated|ALTSYNCRAM
 32. |pc8001|pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|nios2_nios2_oci:the_nios2_nios2_oci|nios2_nios2_ocimem:the_nios2_nios2_ocimem|nios2_ociram_lpm_dram_bdp_component_module:nios2_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_9972:auto_generated|ALTSYNCRAM
 33. |pc8001|pc8001_sub_system:SUB_SYSTEM|epcs_flash_controller:the_epcs_flash_controller|altsyncram:the_boot_copier_rom|altsyncram_3451:auto_generated|ALTSYNCRAM
 34. |pc8001|VGA:VGA|cgrom:CGROM|altsyncram:Ram0_rtl_0|altsyncram_9s61:auto_generated|ALTSYNCRAM
 35. Interconnect Usage Summary
 36. LAB Logic Elements
 37. LAB-wide Signals
 38. LAB Signals Sourced
 39. LAB Signals Sourced Out
 40. LAB Distinct Inputs
 41. I/O Rules Summary
 42. I/O Rules Details
 43. I/O Rules Matrix
 44. Fitter Device Options
 45. Operating Settings and Conditions
 46. Estimated Delay Added for Hold Timing Summary
 47. Estimated Delay Added for Hold Timing Details
 48. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------+
; Fitter Summary                                                                     ;
+------------------------------------+-----------------------------------------------+
; Fitter Status                      ; Successful - Sun Jun 10 22:09:22 2012         ;
; Quartus II 32-bit Version          ; 11.1 Build 216 11/23/2011 SP 1 SJ Web Edition ;
; Revision Name                      ; pc                                            ;
; Top-level Entity Name              ; pc8001                                        ;
; Family                             ; Cyclone III                                   ;
; Device                             ; EP3C16F484C6                                  ;
; Timing Models                      ; Final                                         ;
; Total logic elements               ; 6,504 / 15,408 ( 42 % )                       ;
;     Total combinational functions  ; 5,436 / 15,408 ( 35 % )                       ;
;     Dedicated logic registers      ; 3,521 / 15,408 ( 23 % )                       ;
; Total registers                    ; 3589                                          ;
; Total pins                         ; 124 / 347 ( 36 % )                            ;
; Total virtual pins                 ; 0                                             ;
; Total memory bits                  ; 315,920 / 516,096 ( 61 % )                    ;
; Embedded Multiplier 9-bit elements ; 0 / 112 ( 0 % )                               ;
; Total PLLs                         ; 2 / 4 ( 50 % )                                ;
+------------------------------------+-----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C16F484C6                          ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                           ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; Off                                   ; Off                                   ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------+
; I/O Assignment Warnings                  ;
+-----------------+------------------------+
; Pin Name        ; Reason                 ;
+-----------------+------------------------+
; vtune           ; Missing drive strength ;
; clk_out         ; Missing drive strength ;
; ind             ; Missing drive strength ;
; O_FL_ADDR[0]    ; Missing drive strength ;
; O_FL_ADDR[1]    ; Missing drive strength ;
; O_FL_ADDR[2]    ; Missing drive strength ;
; O_FL_ADDR[3]    ; Missing drive strength ;
; O_FL_ADDR[4]    ; Missing drive strength ;
; O_FL_ADDR[5]    ; Missing drive strength ;
; O_FL_ADDR[6]    ; Missing drive strength ;
; O_FL_ADDR[7]    ; Missing drive strength ;
; O_FL_ADDR[8]    ; Missing drive strength ;
; O_FL_ADDR[9]    ; Missing drive strength ;
; O_FL_ADDR[10]   ; Missing drive strength ;
; O_FL_ADDR[11]   ; Missing drive strength ;
; O_FL_ADDR[12]   ; Missing drive strength ;
; O_FL_ADDR[13]   ; Missing drive strength ;
; O_FL_ADDR[14]   ; Missing drive strength ;
; O_FL_ADDR[15]   ; Missing drive strength ;
; O_FL_ADDR[16]   ; Missing drive strength ;
; O_FL_ADDR[17]   ; Missing drive strength ;
; O_FL_ADDR[18]   ; Missing drive strength ;
; O_FL_ADDR[19]   ; Missing drive strength ;
; O_FL_ADDR[20]   ; Missing drive strength ;
; O_FL_ADDR[21]   ; Missing drive strength ;
; O_FL_OE_N       ; Missing drive strength ;
; O_FL_CE_N       ; Missing drive strength ;
; O_VGA_R[0]      ; Missing drive strength ;
; O_VGA_R[1]      ; Missing drive strength ;
; O_VGA_R[2]      ; Missing drive strength ;
; O_VGA_R[3]      ; Missing drive strength ;
; O_VGA_G[0]      ; Missing drive strength ;
; O_VGA_G[1]      ; Missing drive strength ;
; O_VGA_G[2]      ; Missing drive strength ;
; O_VGA_G[3]      ; Missing drive strength ;
; O_VGA_B[0]      ; Missing drive strength ;
; O_VGA_B[1]      ; Missing drive strength ;
; O_VGA_B[2]      ; Missing drive strength ;
; O_VGA_B[3]      ; Missing drive strength ;
; O_VGA_HS        ; Missing drive strength ;
; O_VGA_VS        ; Missing drive strength ;
; O_SD_CLK        ; Missing drive strength ;
; O_SD_CMD        ; Missing drive strength ;
; O_SD_DAT3       ; Missing drive strength ;
; O_EPCS_DCLK     ; Missing drive strength ;
; O_EPCS_CSO_N    ; Missing drive strength ;
; O_EPCS_ASDO     ; Missing drive strength ;
; O_DRAM_ADDR[0]  ; Missing drive strength ;
; O_DRAM_ADDR[1]  ; Missing drive strength ;
; O_DRAM_ADDR[2]  ; Missing drive strength ;
; O_DRAM_ADDR[3]  ; Missing drive strength ;
; O_DRAM_ADDR[4]  ; Missing drive strength ;
; O_DRAM_ADDR[5]  ; Missing drive strength ;
; O_DRAM_ADDR[6]  ; Missing drive strength ;
; O_DRAM_ADDR[7]  ; Missing drive strength ;
; O_DRAM_ADDR[8]  ; Missing drive strength ;
; O_DRAM_ADDR[9]  ; Missing drive strength ;
; O_DRAM_ADDR[10] ; Missing drive strength ;
; O_DRAM_ADDR[11] ; Missing drive strength ;
; O_DRAM_BA[0]    ; Missing drive strength ;
; O_DRAM_BA[1]    ; Missing drive strength ;
; O_DRAM_CAS_N    ; Missing drive strength ;
; O_DRAM_CKE      ; Missing drive strength ;
; O_DRAM_CLK      ; Missing drive strength ;
; O_DRAM_CS_N     ; Missing drive strength ;
; O_DRAM_DQM[0]   ; Missing drive strength ;
; O_DRAM_DQM[1]   ; Missing drive strength ;
; O_DRAM_RAS_N    ; Missing drive strength ;
; O_DRAM_WE_N     ; Missing drive strength ;
; beep_out        ; Missing drive strength ;
; motor           ; Missing drive strength ;
; O_LED[0]        ; Missing drive strength ;
; O_LED[1]        ; Missing drive strength ;
; O_LED[2]        ; Missing drive strength ;
; O_LED[3]        ; Missing drive strength ;
; O_LED[4]        ; Missing drive strength ;
; O_LED[5]        ; Missing drive strength ;
; O_LED[6]        ; Missing drive strength ;
; O_LED[7]        ; Missing drive strength ;
; O_LED[8]        ; Missing drive strength ;
; O_LED[9]        ; Missing drive strength ;
; IO_USB_DP       ; Missing drive strength ;
; IO_USB_DM       ; Missing drive strength ;
; IO_PS2_KBCLK    ; Missing drive strength ;
; IO_PS2_KBDAT    ; Missing drive strength ;
; IO_DRAM_DQ[0]   ; Missing drive strength ;
; IO_DRAM_DQ[1]   ; Missing drive strength ;
; IO_DRAM_DQ[2]   ; Missing drive strength ;
; IO_DRAM_DQ[3]   ; Missing drive strength ;
; IO_DRAM_DQ[4]   ; Missing drive strength ;
; IO_DRAM_DQ[5]   ; Missing drive strength ;
; IO_DRAM_DQ[6]   ; Missing drive strength ;
; IO_DRAM_DQ[7]   ; Missing drive strength ;
; IO_DRAM_DQ[8]   ; Missing drive strength ;
; IO_DRAM_DQ[9]   ; Missing drive strength ;
; IO_DRAM_DQ[10]  ; Missing drive strength ;
; IO_DRAM_DQ[11]  ; Missing drive strength ;
; IO_DRAM_DQ[12]  ; Missing drive strength ;
; IO_DRAM_DQ[13]  ; Missing drive strength ;
; IO_DRAM_DQ[14]  ; Missing drive strength ;
; IO_DRAM_DQ[15]  ; Missing drive strength ;
+-----------------+------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                        ; Action          ; Operation        ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                  ; Destination Port ; Destination Port Name ;
+-------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; pc8001_sub_system:SUB_SYSTEM|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|rdata[0] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; pc8001_sub_system:SUB_SYSTEM|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram|altsyncram_i0m1:altsyncram1|q_b[0] ; PORTBDATAOUT     ;                       ;
; pc8001_sub_system:SUB_SYSTEM|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|rdata[1] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; pc8001_sub_system:SUB_SYSTEM|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram|altsyncram_i0m1:altsyncram1|q_b[1] ; PORTBDATAOUT     ;                       ;
; pc8001_sub_system:SUB_SYSTEM|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|rdata[2] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; pc8001_sub_system:SUB_SYSTEM|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram|altsyncram_i0m1:altsyncram1|q_b[2] ; PORTBDATAOUT     ;                       ;
; pc8001_sub_system:SUB_SYSTEM|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|rdata[3] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; pc8001_sub_system:SUB_SYSTEM|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram|altsyncram_i0m1:altsyncram1|q_b[3] ; PORTBDATAOUT     ;                       ;
; pc8001_sub_system:SUB_SYSTEM|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|rdata[4] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; pc8001_sub_system:SUB_SYSTEM|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram|altsyncram_i0m1:altsyncram1|q_b[4] ; PORTBDATAOUT     ;                       ;
; pc8001_sub_system:SUB_SYSTEM|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|rdata[5] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; pc8001_sub_system:SUB_SYSTEM|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram|altsyncram_i0m1:altsyncram1|q_b[5] ; PORTBDATAOUT     ;                       ;
; pc8001_sub_system:SUB_SYSTEM|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|rdata[6] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; pc8001_sub_system:SUB_SYSTEM|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram|altsyncram_i0m1:altsyncram1|q_b[6] ; PORTBDATAOUT     ;                       ;
; pc8001_sub_system:SUB_SYSTEM|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|rdata[7] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; pc8001_sub_system:SUB_SYSTEM|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram|altsyncram_i0m1:altsyncram1|q_b[7] ; PORTBDATAOUT     ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|m_addr[0]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; O_DRAM_ADDR[0]~output                                                                                                                                                                                             ; I                ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|m_addr[1]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; O_DRAM_ADDR[1]~output                                                                                                                                                                                             ; I                ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|m_addr[2]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; O_DRAM_ADDR[2]~output                                                                                                                                                                                             ; I                ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|m_addr[3]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; O_DRAM_ADDR[3]~output                                                                                                                                                                                             ; I                ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|m_addr[4]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; O_DRAM_ADDR[4]~output                                                                                                                                                                                             ; I                ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|m_addr[5]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; O_DRAM_ADDR[5]~output                                                                                                                                                                                             ; I                ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|m_addr[6]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; O_DRAM_ADDR[6]~output                                                                                                                                                                                             ; I                ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|m_addr[7]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; O_DRAM_ADDR[7]~output                                                                                                                                                                                             ; I                ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|m_addr[8]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; O_DRAM_ADDR[8]~output                                                                                                                                                                                             ; I                ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|m_addr[9]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; O_DRAM_ADDR[9]~output                                                                                                                                                                                             ; I                ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|m_addr[10]                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; O_DRAM_ADDR[10]~output                                                                                                                                                                                            ; I                ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|m_addr[11]                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; O_DRAM_ADDR[11]~output                                                                                                                                                                                            ; I                ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|m_bank[0]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; O_DRAM_BA[0]~output                                                                                                                                                                                               ; I                ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|m_bank[1]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; O_DRAM_BA[1]~output                                                                                                                                                                                               ; I                ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|m_cmd[0]                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|m_cmd[0]~_Duplicate_1                                                                                                                                                ; Q                ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|m_cmd[0]                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; O_DRAM_WE_N~output                                                                                                                                                                                                ; I                ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|m_cmd[0]                                                       ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|m_cmd[1]                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|m_cmd[1]~_Duplicate_1                                                                                                                                                ; Q                ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|m_cmd[1]                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; O_DRAM_CAS_N~output                                                                                                                                                                                               ; I                ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|m_cmd[1]                                                       ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|m_cmd[2]                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|m_cmd[2]~_Duplicate_1                                                                                                                                                ; Q                ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|m_cmd[2]                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; O_DRAM_RAS_N~output                                                                                                                                                                                               ; I                ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|m_cmd[2]                                                       ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|m_cmd[3]                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; O_DRAM_CS_N~output                                                                                                                                                                                                ; I                ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|m_cmd[3]                                                       ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|m_data[0]                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|m_data[0]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|m_data[0]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; IO_DRAM_DQ[0]~output                                                                                                                                                                                              ; I                ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|m_data[1]                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|m_data[1]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|m_data[1]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; IO_DRAM_DQ[1]~output                                                                                                                                                                                              ; I                ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|m_data[2]                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|m_data[2]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|m_data[2]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; IO_DRAM_DQ[2]~output                                                                                                                                                                                              ; I                ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|m_data[3]                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|m_data[3]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|m_data[3]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; IO_DRAM_DQ[3]~output                                                                                                                                                                                              ; I                ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|m_data[4]                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|m_data[4]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|m_data[4]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; IO_DRAM_DQ[4]~output                                                                                                                                                                                              ; I                ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|m_data[5]                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|m_data[5]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|m_data[5]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; IO_DRAM_DQ[5]~output                                                                                                                                                                                              ; I                ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|m_data[6]                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|m_data[6]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|m_data[6]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; IO_DRAM_DQ[6]~output                                                                                                                                                                                              ; I                ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|m_data[7]                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|m_data[7]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|m_data[7]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; IO_DRAM_DQ[7]~output                                                                                                                                                                                              ; I                ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|m_data[8]                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|m_data[8]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|m_data[8]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; IO_DRAM_DQ[8]~output                                                                                                                                                                                              ; I                ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|m_data[9]                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|m_data[9]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|m_data[9]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; IO_DRAM_DQ[9]~output                                                                                                                                                                                              ; I                ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|m_data[10]                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|m_data[10]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|m_data[10]                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; IO_DRAM_DQ[10]~output                                                                                                                                                                                             ; I                ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|m_data[11]                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|m_data[11]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|m_data[11]                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; IO_DRAM_DQ[11]~output                                                                                                                                                                                             ; I                ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|m_data[12]                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|m_data[12]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|m_data[12]                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; IO_DRAM_DQ[12]~output                                                                                                                                                                                             ; I                ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|m_data[13]                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|m_data[13]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|m_data[13]                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; IO_DRAM_DQ[13]~output                                                                                                                                                                                             ; I                ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|m_data[14]                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|m_data[14]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|m_data[14]                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; IO_DRAM_DQ[14]~output                                                                                                                                                                                             ; I                ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|m_data[15]                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|m_data[15]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|m_data[15]                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; IO_DRAM_DQ[15]~output                                                                                                                                                                                             ; I                ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|m_dqm[0]                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; O_DRAM_DQM[0]~output                                                                                                                                                                                              ; I                ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|m_dqm[1]                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; O_DRAM_DQM[1]~output                                                                                                                                                                                              ; I                ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|oe                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|oe~_Duplicate_1                                                                                                                                                      ; Q                ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|oe                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; IO_DRAM_DQ[0]~output                                                                                                                                                                                              ; OE               ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|oe                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|oe~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|oe~_Duplicate_2                                                                                                                                                      ; Q                ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|oe~_Duplicate_1                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; IO_DRAM_DQ[1]~output                                                                                                                                                                                              ; OE               ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|oe~_Duplicate_1                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|oe~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|oe~_Duplicate_3                                                                                                                                                      ; Q                ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|oe~_Duplicate_2                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; IO_DRAM_DQ[2]~output                                                                                                                                                                                              ; OE               ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|oe~_Duplicate_2                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|oe~_Duplicate_3                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|oe~_Duplicate_4                                                                                                                                                      ; Q                ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|oe~_Duplicate_3                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; IO_DRAM_DQ[3]~output                                                                                                                                                                                              ; OE               ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|oe~_Duplicate_3                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|oe~_Duplicate_4                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|oe~_Duplicate_5                                                                                                                                                      ; Q                ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|oe~_Duplicate_4                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; IO_DRAM_DQ[4]~output                                                                                                                                                                                              ; OE               ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|oe~_Duplicate_4                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|oe~_Duplicate_5                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|oe~_Duplicate_6                                                                                                                                                      ; Q                ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|oe~_Duplicate_5                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; IO_DRAM_DQ[5]~output                                                                                                                                                                                              ; OE               ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|oe~_Duplicate_5                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|oe~_Duplicate_6                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|oe~_Duplicate_7                                                                                                                                                      ; Q                ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|oe~_Duplicate_6                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; IO_DRAM_DQ[6]~output                                                                                                                                                                                              ; OE               ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|oe~_Duplicate_6                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|oe~_Duplicate_7                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|oe~_Duplicate_8                                                                                                                                                      ; Q                ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|oe~_Duplicate_7                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; IO_DRAM_DQ[7]~output                                                                                                                                                                                              ; OE               ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|oe~_Duplicate_7                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|oe~_Duplicate_8                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|oe~_Duplicate_9                                                                                                                                                      ; Q                ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|oe~_Duplicate_8                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; IO_DRAM_DQ[8]~output                                                                                                                                                                                              ; OE               ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|oe~_Duplicate_8                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|oe~_Duplicate_9                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|oe~_Duplicate_10                                                                                                                                                     ; Q                ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|oe~_Duplicate_9                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; IO_DRAM_DQ[9]~output                                                                                                                                                                                              ; OE               ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|oe~_Duplicate_9                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|oe~_Duplicate_10                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|oe~_Duplicate_11                                                                                                                                                     ; Q                ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|oe~_Duplicate_10                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; IO_DRAM_DQ[10]~output                                                                                                                                                                                             ; OE               ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|oe~_Duplicate_10                                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|oe~_Duplicate_11                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|oe~_Duplicate_12                                                                                                                                                     ; Q                ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|oe~_Duplicate_11                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; IO_DRAM_DQ[11]~output                                                                                                                                                                                             ; OE               ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|oe~_Duplicate_11                                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|oe~_Duplicate_12                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|oe~_Duplicate_13                                                                                                                                                     ; Q                ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|oe~_Duplicate_12                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; IO_DRAM_DQ[12]~output                                                                                                                                                                                             ; OE               ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|oe~_Duplicate_12                                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|oe~_Duplicate_13                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|oe~_Duplicate_14                                                                                                                                                     ; Q                ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|oe~_Duplicate_13                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; IO_DRAM_DQ[13]~output                                                                                                                                                                                             ; OE               ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|oe~_Duplicate_13                                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|oe~_Duplicate_14                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|oe~_Duplicate_15                                                                                                                                                     ; Q                ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|oe~_Duplicate_14                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; IO_DRAM_DQ[14]~output                                                                                                                                                                                             ; OE               ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|oe~_Duplicate_14                                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|oe~_Duplicate_15                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; IO_DRAM_DQ[15]~output                                                                                                                                                                                             ; OE               ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|oe~_Duplicate_15                                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|za_data[0]                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; IO_DRAM_DQ[0]~input                                                                                                                                                                                               ; O                ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|za_data[1]                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; IO_DRAM_DQ[1]~input                                                                                                                                                                                               ; O                ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|za_data[2]                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; IO_DRAM_DQ[2]~input                                                                                                                                                                                               ; O                ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|za_data[3]                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; IO_DRAM_DQ[3]~input                                                                                                                                                                                               ; O                ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|za_data[4]                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; IO_DRAM_DQ[4]~input                                                                                                                                                                                               ; O                ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|za_data[5]                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; IO_DRAM_DQ[5]~input                                                                                                                                                                                               ; O                ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|za_data[6]                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; IO_DRAM_DQ[6]~input                                                                                                                                                                                               ; O                ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|za_data[7]                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; IO_DRAM_DQ[7]~input                                                                                                                                                                                               ; O                ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|za_data[8]                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; IO_DRAM_DQ[8]~input                                                                                                                                                                                               ; O                ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|za_data[9]                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; IO_DRAM_DQ[9]~input                                                                                                                                                                                               ; O                ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|za_data[10]                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; IO_DRAM_DQ[10]~input                                                                                                                                                                                              ; O                ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|za_data[11]                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; IO_DRAM_DQ[11]~input                                                                                                                                                                                              ; O                ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|za_data[12]                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; IO_DRAM_DQ[12]~input                                                                                                                                                                                              ; O                ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|za_data[13]                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; IO_DRAM_DQ[13]~input                                                                                                                                                                                              ; O                ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|za_data[14]                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; IO_DRAM_DQ[14]~input                                                                                                                                                                                              ; O                ;                       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|za_data[15]                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; IO_DRAM_DQ[15]~input                                                                                                                                                                                              ; O                ;                       ;
+-------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                         ;
+-----------------------------+----------------+--------------+------------------+---------------+----------------------------+
; Name                        ; Ignored Entity ; Ignored From ; Ignored To       ; Ignored Value ; Ignored Source             ;
+-----------------------------+----------------+--------------+------------------+---------------+----------------------------+
; Fast Output Register        ; pc8001         ;              ; O_FL_ADDR        ; ON            ; QSF Assignment             ;
; Fast Output Register        ; pc8001         ;              ; O_FL_CE_N        ; ON            ; QSF Assignment             ;
; Fast Output Register        ; pc8001         ;              ; O_FL_OE_N        ; ON            ; QSF Assignment             ;
; Fast Output Enable Register ; pc8001         ;              ; IO_FL_DQ         ; ON            ; QSF Assignment             ;
; Fast Input Register         ; sdram          ;              ; za_data[0]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram          ;              ; za_data[10]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram          ;              ; za_data[11]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram          ;              ; za_data[12]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram          ;              ; za_data[13]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram          ;              ; za_data[14]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram          ;              ; za_data[15]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram          ;              ; za_data[1]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram          ;              ; za_data[2]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram          ;              ; za_data[3]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram          ;              ; za_data[4]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram          ;              ; za_data[5]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram          ;              ; za_data[6]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram          ;              ; za_data[7]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram          ;              ; za_data[8]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram          ;              ; za_data[9]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram          ;              ; m_data[0]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram          ;              ; m_data[10]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram          ;              ; m_data[11]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram          ;              ; m_data[12]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram          ;              ; m_data[13]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram          ;              ; m_data[14]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram          ;              ; m_data[15]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram          ;              ; m_data[1]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram          ;              ; m_data[2]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram          ;              ; m_data[3]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram          ;              ; m_data[4]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram          ;              ; m_data[5]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram          ;              ; m_data[6]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram          ;              ; m_data[7]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram          ;              ; m_data[8]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram          ;              ; m_data[9]        ; ON            ; Compiler or HDL Assignment ;
+-----------------------------+----------------+--------------+------------------+---------------+----------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 9523 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 9523 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 8375    ; 0                 ; N/A                     ; Source File       ;
; sld_hub:auto_hub               ; 320     ; 0                 ; N/A                     ; Post-Synthesis    ;
; sld_signaltap:auto_signaltap_0 ; 821     ; 0                 ; N/A                     ; Post-Synthesis    ;
; hard_block:auto_generated_inst ; 7       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/home/inouema/work/git/pc-8001onDE0/project/pc.pin.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                                                                        ;
+---------------------------------------------+------------------------------------------------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                                                                  ;
+---------------------------------------------+------------------------------------------------------------------------------------------------------------------------+
; Total logic elements                        ; 6,504 / 15,408 ( 42 % )                                                                                                ;
;     -- Combinational with no register       ; 2983                                                                                                                   ;
;     -- Register only                        ; 1068                                                                                                                   ;
;     -- Combinational with a register        ; 2453                                                                                                                   ;
;                                             ;                                                                                                                        ;
; Logic element usage by number of LUT inputs ;                                                                                                                        ;
;     -- 4 input functions                    ; 3047                                                                                                                   ;
;     -- 3 input functions                    ; 1517                                                                                                                   ;
;     -- <=2 input functions                  ; 872                                                                                                                    ;
;     -- Register only                        ; 1068                                                                                                                   ;
;                                             ;                                                                                                                        ;
; Logic elements by mode                      ;                                                                                                                        ;
;     -- normal mode                          ; 4978                                                                                                                   ;
;     -- arithmetic mode                      ; 458                                                                                                                    ;
;                                             ;                                                                                                                        ;
; Total registers*                            ; 3,589 / 17,068 ( 21 % )                                                                                                ;
;     -- Dedicated logic registers            ; 3,521 / 15,408 ( 23 % )                                                                                                ;
;     -- I/O registers                        ; 68 / 1,660 ( 4 % )                                                                                                     ;
;                                             ;                                                                                                                        ;
; Total LABs:  partially or completely used   ; 565 / 963 ( 59 % )                                                                                                     ;
; User inserted logic elements                ; 0                                                                                                                      ;
; Virtual pins                                ; 0                                                                                                                      ;
; I/O pins                                    ; 124 / 347 ( 36 % )                                                                                                     ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )                                                                                                         ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )                                                                                                         ;
; Global signals                              ; 19                                                                                                                     ;
; M9Ks                                        ; 47 / 56 ( 84 % )                                                                                                       ;
; Total block memory bits                     ; 315,920 / 516,096 ( 61 % )                                                                                             ;
; Total block memory implementation bits      ; 433,152 / 516,096 ( 84 % )                                                                                             ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )                                                                                                        ;
; PLLs                                        ; 2 / 4 ( 50 % )                                                                                                         ;
; Global clocks                               ; 19 / 20 ( 95 % )                                                                                                       ;
; JTAGs                                       ; 1 / 1 ( 100 % )                                                                                                        ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                                                                                                          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                                                                                                          ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )                                                                                                          ;
; Average interconnect usage (total/H/V)      ; 18% / 16% / 19%                                                                                                        ;
; Peak interconnect usage (total/H/V)         ; 41% / 34% / 51%                                                                                                        ;
; Maximum fan-out node                        ; pc8001_sub_system:SUB_SYSTEM|sub_system_pll:the_sub_system_pll|sub_system_pll_altpll_mqn2:sd1|wire_pll7_clk[0]~clkctrl ;
; Maximum fan-out                             ; 1207                                                                                                                   ;
; Highest non-global fan-out signal           ; sld_hub:auto_hub|clr_reg                                                                                               ;
; Highest non-global fan-out                  ; 124                                                                                                                    ;
; Total fan-out                               ; 33069                                                                                                                  ;
; Average fan-out                             ; 3.26                                                                                                                   ;
+---------------------------------------------+------------------------------------------------------------------------------------------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                                    ;
+----------------------------------------------+-----------------------+-----------------------+--------------------------------+--------------------------------+
; Statistic                                    ; Top                   ; sld_hub:auto_hub      ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+----------------------------------------------+-----------------------+-----------------------+--------------------------------+--------------------------------+
; Difficulty Clustering Region                 ; Low                   ; Low                   ; Low                            ; Low                            ;
;                                              ;                       ;                       ;                                ;                                ;
; Total logic elements                         ; 5709 / 15408 ( 37 % ) ; 209 / 15408 ( 1 % )   ; 586 / 15408 ( 3 % )            ; 0 / 15408 ( 0 % )              ;
;     -- Combinational with no register        ; 2817                  ; 82                    ; 84                             ; 0                              ;
;     -- Register only                         ; 765                   ; 16                    ; 287                            ; 0                              ;
;     -- Combinational with a register         ; 2127                  ; 111                   ; 215                            ; 0                              ;
;                                              ;                       ;                       ;                                ;                                ;
; Logic element usage by number of LUT inputs  ;                       ;                       ;                                ;                                ;
;     -- 4 input functions                     ; 2851                  ; 76                    ; 120                            ; 0                              ;
;     -- 3 input functions                     ; 1322                  ; 93                    ; 102                            ; 0                              ;
;     -- <=2 input functions                   ; 771                   ; 24                    ; 77                             ; 0                              ;
;     -- Register only                         ; 765                   ; 16                    ; 287                            ; 0                              ;
;                                              ;                       ;                       ;                                ;                                ;
; Logic elements by mode                       ;                       ;                       ;                                ;                                ;
;     -- normal mode                           ; 4535                  ; 188                   ; 255                            ; 0                              ;
;     -- arithmetic mode                       ; 409                   ; 5                     ; 44                             ; 0                              ;
;                                              ;                       ;                       ;                                ;                                ;
; Total registers                              ; 2960                  ; 127                   ; 502                            ; 0                              ;
;     -- Dedicated logic registers             ; 2892 / 15408 ( 18 % ) ; 127 / 15408 ( < 1 % ) ; 502 / 15408 ( 3 % )            ; 0 / 15408 ( 0 % )              ;
;     -- I/O registers                         ; 136                   ; 0                     ; 0                              ; 0                              ;
;                                              ;                       ;                       ;                                ;                                ;
; Total LABs:  partially or completely used    ; 504 / 963 ( 52 % )    ; 18 / 963 ( 1 % )      ; 56 / 963 ( 5 % )               ; 0 / 963 ( 0 % )                ;
;                                              ;                       ;                       ;                                ;                                ;
; Virtual pins                                 ; 0                     ; 0                     ; 0                              ; 0                              ;
; I/O pins                                     ; 124                   ; 0                     ; 0                              ; 0                              ;
; Embedded Multiplier 9-bit elements           ; 0 / 112 ( 0 % )       ; 0 / 112 ( 0 % )       ; 0 / 112 ( 0 % )                ; 0 / 112 ( 0 % )                ;
; Total memory bits                            ; 305168                ; 0                     ; 10752                          ; 0                              ;
; Total RAM block bits                         ; 414720                ; 0                     ; 18432                          ; 0                              ;
; JTAG                                         ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ; 0 / 1 ( 0 % )                  ;
; PLL                                          ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )                  ; 2 / 4 ( 50 % )                 ;
; M9K                                          ; 45 / 56 ( 80 % )      ; 0 / 56 ( 0 % )        ; 2 / 56 ( 3 % )                 ; 0 / 56 ( 0 % )                 ;
; Clock control block                          ; 13 / 24 ( 54 % )      ; 0 / 24 ( 0 % )        ; 1 / 24 ( 4 % )                 ; 5 / 24 ( 20 % )                ;
; Double Data Rate I/O output circuitry        ; 36 / 336 ( 10 % )     ; 0 / 336 ( 0 % )       ; 0 / 336 ( 0 % )                ; 0 / 336 ( 0 % )                ;
; Double Data Rate I/O output enable circuitry ; 16 / 336 ( 4 % )      ; 0 / 336 ( 0 % )       ; 0 / 336 ( 0 % )                ; 0 / 336 ( 0 % )                ;
;                                              ;                       ;                       ;                                ;                                ;
; Connections                                  ;                       ;                       ;                                ;                                ;
;     -- Input Connections                     ; 3292                  ; 198                   ; 647                            ; 3                              ;
;     -- Registered Input Connections          ; 3006                  ; 135                   ; 536                            ; 0                              ;
;     -- Output Connections                    ; 939                   ; 345                   ; 1                              ; 2855                           ;
;     -- Registered Output Connections         ; 49                    ; 344                   ; 0                              ; 0                              ;
;                                              ;                       ;                       ;                                ;                                ;
; Internal Connections                         ;                       ;                       ;                                ;                                ;
;     -- Total Connections                     ; 30080                 ; 1456                  ; 2683                           ; 2865                           ;
;     -- Registered Connections                ; 12046                 ; 1038                  ; 1385                           ; 0                              ;
;                                              ;                       ;                       ;                                ;                                ;
; External Connections                         ;                       ;                       ;                                ;                                ;
;     -- Top                                   ; 392                   ; 429                   ; 552                            ; 2858                           ;
;     -- sld_hub:auto_hub                      ; 429                   ; 18                    ; 96                             ; 0                              ;
;     -- sld_signaltap:auto_signaltap_0        ; 552                   ; 96                    ; 0                              ; 0                              ;
;     -- hard_block:auto_generated_inst        ; 2858                  ; 0                     ; 0                              ; 0                              ;
;                                              ;                       ;                       ;                                ;                                ;
; Partition Interface                          ;                       ;                       ;                                ;                                ;
;     -- Input Ports                           ; 78                    ; 48                    ; 99                             ; 3                              ;
;     -- Output Ports                          ; 115                   ; 63                    ; 52                             ; 6                              ;
;     -- Bidir Ports                           ; 20                    ; 0                     ; 0                              ; 0                              ;
;                                              ;                       ;                       ;                                ;                                ;
; Registered Ports                             ;                       ;                       ;                                ;                                ;
;     -- Registered Input Ports                ; 0                     ; 3                     ; 18                             ; 0                              ;
;     -- Registered Output Ports               ; 0                     ; 53                    ; 1                              ; 0                              ;
;                                              ;                       ;                       ;                                ;                                ;
; Port Connectivity                            ;                       ;                       ;                                ;                                ;
;     -- Input Ports driven by GND             ; 0                     ; 20                    ; 0                              ; 0                              ;
;     -- Output Ports driven by GND            ; 0                     ; 0                     ; 0                              ; 0                              ;
;     -- Input Ports driven by VCC             ; 0                     ; 0                     ; 0                              ; 0                              ;
;     -- Output Ports driven by VCC            ; 0                     ; 0                     ; 0                              ; 0                              ;
;     -- Input Ports with no Source            ; 0                     ; 0                     ; 35                             ; 0                              ;
;     -- Output Ports with no Source           ; 0                     ; 0                     ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout            ; 0                     ; 1                     ; 40                             ; 1                              ;
;     -- Output Ports with no Fanout           ; 0                     ; 29                    ; 43                             ; 0                              ;
+----------------------------------------------+-----------------------+-----------------------+--------------------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                             ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; I_CLK_50M         ; G21   ; 6        ; 41           ; 15           ; 0            ; 318                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; I_EPCS_DATA       ; K1    ; 1        ; 0            ; 20           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 3.3-V LVTTL  ; --                        ; User                 ;
; I_FL_DQ[0]        ; R7    ; 2        ; 0            ; 2            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; I_FL_DQ[1]        ; P8    ; 2        ; 0            ; 2            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; I_FL_DQ[2]        ; R8    ; 2        ; 0            ; 2            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; I_FL_DQ[3]        ; U1    ; 2        ; 0            ; 9            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; I_FL_DQ[4]        ; V2    ; 2        ; 0            ; 9            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; I_FL_DQ[5]        ; V3    ; 2        ; 0            ; 4            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; I_FL_DQ[6]        ; W1    ; 2        ; 0            ; 7            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; I_FL_DQ[7]        ; Y1    ; 2        ; 0            ; 6            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; I_SD_DAT0         ; AA22  ; 5        ; 41           ; 2            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; I_SD_WP_N         ; W20   ; 5        ; 41           ; 3            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; I_SLIDE_SWITCH[0] ; J6    ; 1        ; 0            ; 24           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; I_SLIDE_SWITCH[1] ; H5    ; 1        ; 0            ; 27           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; I_SLIDE_SWITCH[2] ; H6    ; 1        ; 0            ; 25           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; I_SLIDE_SWITCH[3] ; G4    ; 1        ; 0            ; 23           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; I_SLIDE_SWITCH[4] ; G5    ; 1        ; 0            ; 27           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; I_SLIDE_SWITCH[5] ; J7    ; 1        ; 0            ; 22           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; I_SLIDE_SWITCH[6] ; H7    ; 1        ; 0            ; 25           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; I_SLIDE_SWITCH[7] ; E3    ; 1        ; 0            ; 26           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; I_SLIDE_SWITCH[8] ; E4    ; 1        ; 0            ; 26           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; I_SLIDE_SWITCH[9] ; D2    ; 1        ; 0            ; 25           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; I_nRESET          ; H2    ; 1        ; 0            ; 21           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; O_DRAM_ADDR[0]  ; C4    ; 8        ; 1            ; 29           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; O_DRAM_ADDR[10] ; B4    ; 8        ; 5            ; 29           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; O_DRAM_ADDR[11] ; A7    ; 8        ; 11           ; 29           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; O_DRAM_ADDR[1]  ; A3    ; 8        ; 3            ; 29           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; O_DRAM_ADDR[2]  ; B3    ; 8        ; 3            ; 29           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; O_DRAM_ADDR[3]  ; C3    ; 8        ; 3            ; 29           ; 28           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; O_DRAM_ADDR[4]  ; A5    ; 8        ; 7            ; 29           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; O_DRAM_ADDR[5]  ; C6    ; 8        ; 5            ; 29           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; O_DRAM_ADDR[6]  ; B6    ; 8        ; 11           ; 29           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; O_DRAM_ADDR[7]  ; A6    ; 8        ; 11           ; 29           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; O_DRAM_ADDR[8]  ; C7    ; 8        ; 9            ; 29           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; O_DRAM_ADDR[9]  ; B7    ; 8        ; 11           ; 29           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; O_DRAM_BA[0]    ; B5    ; 8        ; 7            ; 29           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; O_DRAM_BA[1]    ; A4    ; 8        ; 5            ; 29           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; O_DRAM_CAS_N    ; G8    ; 8        ; 5            ; 29           ; 28           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; O_DRAM_CKE      ; E6    ; 8        ; 1            ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; O_DRAM_CLK      ; E5    ; 8        ; 1            ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; O_DRAM_CS_N     ; G7    ; 8        ; 1            ; 29           ; 14           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; O_DRAM_DQM[0]   ; E7    ; 8        ; 3            ; 29           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; O_DRAM_DQM[1]   ; B8    ; 8        ; 14           ; 29           ; 28           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; O_DRAM_RAS_N    ; F7    ; 8        ; 1            ; 29           ; 7            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; O_DRAM_WE_N     ; D6    ; 8        ; 3            ; 29           ; 14           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; O_EPCS_ASDO     ; D1    ; 1        ; 0            ; 25           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; O_EPCS_CSO_N    ; E2    ; 1        ; 0            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; O_EPCS_DCLK     ; K2    ; 1        ; 0            ; 20           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; O_FL_ADDR[0]    ; P7    ; 2        ; 0            ; 5            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; O_FL_ADDR[10]   ; N1    ; 2        ; 0            ; 12           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; O_FL_ADDR[11]   ; M3    ; 2        ; 0            ; 12           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; O_FL_ADDR[12]   ; M2    ; 2        ; 0            ; 13           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; O_FL_ADDR[13]   ; M1    ; 2        ; 0            ; 13           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; O_FL_ADDR[14]   ; L7    ; 2        ; 0            ; 11           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; O_FL_ADDR[15]   ; L6    ; 2        ; 0            ; 13           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; O_FL_ADDR[16]   ; AA2   ; 2        ; 0            ; 5            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; O_FL_ADDR[17]   ; M5    ; 2        ; 0            ; 11           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; O_FL_ADDR[18]   ; M6    ; 2        ; 0            ; 13           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; O_FL_ADDR[19]   ; P1    ; 2        ; 0            ; 11           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; O_FL_ADDR[1]    ; P5    ; 2        ; 0            ; 8            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; O_FL_ADDR[20]   ; P3    ; 2        ; 0            ; 9            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; O_FL_ADDR[21]   ; R2    ; 2        ; 0            ; 10           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; O_FL_ADDR[2]    ; P6    ; 2        ; 0            ; 4            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; O_FL_ADDR[3]    ; N7    ; 2        ; 0            ; 6            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; O_FL_ADDR[4]    ; N5    ; 2        ; 0            ; 10           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; O_FL_ADDR[5]    ; N6    ; 2        ; 0            ; 8            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; O_FL_ADDR[6]    ; M8    ; 2        ; 0            ; 7            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; O_FL_ADDR[7]    ; M4    ; 2        ; 0            ; 12           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; O_FL_ADDR[8]    ; P2    ; 2        ; 0            ; 11           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; O_FL_ADDR[9]    ; N2    ; 2        ; 0            ; 12           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; O_FL_CE_N       ; N8    ; 2        ; 0            ; 7            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; O_FL_OE_N       ; R6    ; 2        ; 0            ; 3            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; O_LED[0]        ; J1    ; 1        ; 0            ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; O_LED[1]        ; J2    ; 1        ; 0            ; 20           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; O_LED[2]        ; J3    ; 1        ; 0            ; 21           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; O_LED[3]        ; H1    ; 1        ; 0            ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; O_LED[4]        ; F2    ; 1        ; 0            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; O_LED[5]        ; E1    ; 1        ; 0            ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; O_LED[6]        ; C1    ; 1        ; 0            ; 26           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; O_LED[7]        ; C2    ; 1        ; 0            ; 26           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; O_LED[8]        ; B2    ; 1        ; 0            ; 27           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; O_LED[9]        ; F13   ; 7        ; 26           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; O_SD_CLK        ; Y21   ; 5        ; 41           ; 4            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; O_SD_CMD        ; Y22   ; 5        ; 41           ; 3            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; O_SD_DAT3       ; W21   ; 5        ; 41           ; 5            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; O_VGA_B[0]      ; K22   ; 6        ; 41           ; 19           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; O_VGA_B[1]      ; K21   ; 6        ; 41           ; 19           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; O_VGA_B[2]      ; J22   ; 6        ; 41           ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; O_VGA_B[3]      ; K18   ; 6        ; 41           ; 21           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; O_VGA_G[0]      ; H22   ; 6        ; 41           ; 20           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; O_VGA_G[1]      ; J17   ; 6        ; 41           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; O_VGA_G[2]      ; K17   ; 6        ; 41           ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; O_VGA_G[3]      ; J21   ; 6        ; 41           ; 20           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; O_VGA_HS        ; L21   ; 6        ; 41           ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; O_VGA_R[0]      ; H19   ; 6        ; 41           ; 23           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; O_VGA_R[1]      ; H17   ; 6        ; 41           ; 25           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; O_VGA_R[2]      ; H20   ; 6        ; 41           ; 22           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; O_VGA_R[3]      ; H21   ; 6        ; 41           ; 21           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; O_VGA_VS        ; L22   ; 6        ; 41           ; 18           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; beep_out        ; E14   ; 7        ; 28           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; clk_out         ; Y10   ; 3        ; 19           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ind             ; AB16  ; 4        ; 28           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; motor           ; B1    ; 1        ; 0            ; 27           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vtune           ; P14   ; 5        ; 41           ; 2            ; 7            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+---------------------------------------------------------------+---------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source                                          ; Output Enable Group ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+---------------------------------------------------------------+---------------------+
; IO_DRAM_DQ[0]  ; D10   ; 8        ; 16           ; 29           ; 0            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|oe               ; -                   ;
; IO_DRAM_DQ[10] ; A9    ; 8        ; 16           ; 29           ; 28           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|oe~_Duplicate_10 ; -                   ;
; IO_DRAM_DQ[11] ; C10   ; 8        ; 14           ; 29           ; 7            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|oe~_Duplicate_11 ; -                   ;
; IO_DRAM_DQ[12] ; B10   ; 8        ; 16           ; 29           ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|oe~_Duplicate_12 ; -                   ;
; IO_DRAM_DQ[13] ; A10   ; 8        ; 16           ; 29           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|oe~_Duplicate_13 ; -                   ;
; IO_DRAM_DQ[14] ; E10   ; 8        ; 16           ; 29           ; 7            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|oe~_Duplicate_14 ; -                   ;
; IO_DRAM_DQ[15] ; F10   ; 8        ; 7            ; 29           ; 28           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|oe~_Duplicate_15 ; -                   ;
; IO_DRAM_DQ[1]  ; G10   ; 8        ; 9            ; 29           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|oe~_Duplicate_1  ; -                   ;
; IO_DRAM_DQ[2]  ; H10   ; 8        ; 9            ; 29           ; 28           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|oe~_Duplicate_2  ; -                   ;
; IO_DRAM_DQ[3]  ; E9    ; 8        ; 11           ; 29           ; 28           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|oe~_Duplicate_3  ; -                   ;
; IO_DRAM_DQ[4]  ; F9    ; 8        ; 7            ; 29           ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|oe~_Duplicate_4  ; -                   ;
; IO_DRAM_DQ[5]  ; G9    ; 8        ; 9            ; 29           ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|oe~_Duplicate_5  ; -                   ;
; IO_DRAM_DQ[6]  ; H9    ; 8        ; 7            ; 29           ; 0            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|oe~_Duplicate_6  ; -                   ;
; IO_DRAM_DQ[7]  ; F8    ; 8        ; 5            ; 29           ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|oe~_Duplicate_7  ; -                   ;
; IO_DRAM_DQ[8]  ; A8    ; 8        ; 14           ; 29           ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|oe~_Duplicate_8  ; -                   ;
; IO_DRAM_DQ[9]  ; B9    ; 8        ; 14           ; 29           ; 0            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|oe~_Duplicate_9  ; -                   ;
; IO_PS2_KBCLK   ; P22   ; 5        ; 41           ; 11           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                             ; -                   ;
; IO_PS2_KBDAT   ; P21   ; 5        ; 41           ; 12           ; 21           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                             ; -                   ;
; IO_USB_DM      ; AA15  ; 4        ; 26           ; 0            ; 14           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; Fitter               ; 0 pF ; ukp:ukp|g (inverted)                                          ; -                   ;
; IO_USB_DP      ; W13   ; 4        ; 26           ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; Fitter               ; 0 pF ; ukp:ukp|g (inverted)                                          ; -                   ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+---------------------------------------------------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                ;
+----------+------------------------------------------+------------------------+---------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As            ; User Signal Name    ; Pin Type                  ;
+----------+------------------------------------------+------------------------+---------------------+---------------------------+
; E4       ; DIFFIO_L2p, nRESET                       ; Use as regular IO      ; I_SLIDE_SWITCH[8]   ; Dual Purpose Pin          ;
; D1       ; DIFFIO_L4n, DATA1, ASDO                  ; Use as regular IO      ; O_EPCS_ASDO         ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L6p, FLASH_nCE, nCSO              ; Use as regular IO      ; O_EPCS_CSO_N        ; Dual Purpose Pin          ;
; K6       ; nSTATUS                                  ; -                      ; -                   ; Dedicated Programming Pin ;
; K2       ; DCLK                                     ; Use as regular IO      ; O_EPCS_DCLK         ; Dual Purpose Pin          ;
; K1       ; DATA0                                    ; Use as regular IO      ; I_EPCS_DATA         ; Dual Purpose Pin          ;
; K5       ; nCONFIG                                  ; -                      ; -                   ; Dedicated Programming Pin ;
; L5       ; TDI                                      ; -                      ; altera_reserved_tdi ; JTAG Pin                  ;
; L2       ; TCK                                      ; -                      ; altera_reserved_tck ; JTAG Pin                  ;
; L1       ; TMS                                      ; -                      ; altera_reserved_tms ; JTAG Pin                  ;
; L4       ; TDO                                      ; -                      ; altera_reserved_tdo ; JTAG Pin                  ;
; L3       ; nCE                                      ; -                      ; -                   ; Dedicated Programming Pin ;
; M18      ; CONF_DONE                                ; -                      ; -                   ; Dedicated Programming Pin ;
; M17      ; MSEL0                                    ; -                      ; -                   ; Dedicated Programming Pin ;
; L18      ; MSEL1                                    ; -                      ; -                   ; Dedicated Programming Pin ;
; L17      ; MSEL2                                    ; -                      ; -                   ; Dedicated Programming Pin ;
; K20      ; MSEL3                                    ; -                      ; -                   ; Dedicated Programming Pin ;
; L22      ; DIFFIO_R17n, INIT_DONE                   ; Use as regular IO      ; O_VGA_VS            ; Dual Purpose Pin          ;
; L21      ; DIFFIO_R17p, CRC_ERROR                   ; Use as regular IO      ; O_VGA_HS            ; Dual Purpose Pin          ;
; K22      ; DIFFIO_R16n, nCEO                        ; Use as programming pin ; O_VGA_B[0]          ; Dual Purpose Pin          ;
; K21      ; DIFFIO_R16p, CLKUSR                      ; Use as regular IO      ; O_VGA_B[1]          ; Dual Purpose Pin          ;
; E14      ; DIFFIO_T23n, PADD3                       ; Use as regular IO      ; beep_out            ; Dual Purpose Pin          ;
; F13      ; DIFFIO_T21p, PADD4, DQS2T/CQ3T,DPCLK8    ; Use as regular IO      ; O_LED[9]            ; Dual Purpose Pin          ;
; B10      ; DIFFIO_T14p, PADD15                      ; Use as regular IO      ; IO_DRAM_DQ[12]      ; Dual Purpose Pin          ;
; A9       ; DIFFIO_T13n, PADD16                      ; Use as regular IO      ; IO_DRAM_DQ[10]      ; Dual Purpose Pin          ;
; B9       ; DIFFIO_T13p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO      ; IO_DRAM_DQ[9]       ; Dual Purpose Pin          ;
; A8       ; DIFFIO_T12n, DATA2                       ; Use as regular IO      ; IO_DRAM_DQ[8]       ; Dual Purpose Pin          ;
; B8       ; DIFFIO_T12p, DATA3                       ; Use as regular IO      ; O_DRAM_DQM[1]       ; Dual Purpose Pin          ;
; A7       ; DIFFIO_T11n, PADD18                      ; Use as regular IO      ; O_DRAM_ADDR[11]     ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T11p, DATA4                       ; Use as regular IO      ; O_DRAM_ADDR[9]      ; Dual Purpose Pin          ;
; A6       ; DIFFIO_T10n, PADD19                      ; Use as regular IO      ; O_DRAM_ADDR[7]      ; Dual Purpose Pin          ;
; B6       ; DIFFIO_T10p, DATA15                      ; Use as regular IO      ; O_DRAM_ADDR[6]      ; Dual Purpose Pin          ;
; C7       ; DIFFIO_T9p, DATA13                       ; Use as regular IO      ; O_DRAM_ADDR[8]      ; Dual Purpose Pin          ;
; A5       ; DATA5                                    ; Use as regular IO      ; O_DRAM_ADDR[4]      ; Dual Purpose Pin          ;
; F10      ; DIFFIO_T6p, DATA6                        ; Use as regular IO      ; IO_DRAM_DQ[15]      ; Dual Purpose Pin          ;
; C6       ; DATA7                                    ; Use as regular IO      ; O_DRAM_ADDR[5]      ; Dual Purpose Pin          ;
; B4       ; DIFFIO_T5p, DATA8                        ; Use as regular IO      ; O_DRAM_ADDR[10]     ; Dual Purpose Pin          ;
; F8       ; DIFFIO_T4n, DATA9                        ; Use as regular IO      ; IO_DRAM_DQ[7]       ; Dual Purpose Pin          ;
; A3       ; DIFFIO_T3n, DATA10                       ; Use as regular IO      ; O_DRAM_ADDR[1]      ; Dual Purpose Pin          ;
; B3       ; DIFFIO_T3p, DATA11                       ; Use as regular IO      ; O_DRAM_ADDR[2]      ; Dual Purpose Pin          ;
; C4       ; DIFFIO_T2p, DATA12, DQS1T/CQ1T#,CDPCLK7  ; Use as regular IO      ; O_DRAM_ADDR[0]      ; Dual Purpose Pin          ;
+----------+------------------------------------------+------------------------+---------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 25 / 33 ( 76 % ) ; 3.3V          ; --           ;
; 2        ; 32 / 48 ( 67 % ) ; 3.3V          ; --           ;
; 3        ; 1 / 46 ( 2 % )   ; 3.3V          ; --           ;
; 4        ; 3 / 41 ( 7 % )   ; 3.3V          ; --           ;
; 5        ; 8 / 46 ( 17 % )  ; 3.3V          ; --           ;
; 6        ; 15 / 43 ( 35 % ) ; 3.3V          ; --           ;
; 7        ; 2 / 47 ( 4 % )   ; 3.3V          ; --           ;
; 8        ; 38 / 43 ( 88 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                              ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 354        ; 8        ; O_DRAM_ADDR[1]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 350        ; 8        ; O_DRAM_BA[1]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 345        ; 8        ; O_DRAM_ADDR[4]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 336        ; 8        ; O_DRAM_ADDR[7]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 334        ; 8        ; O_DRAM_ADDR[11]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 332        ; 8        ; IO_DRAM_DQ[8]                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 328        ; 8        ; IO_DRAM_DQ[10]                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 326        ; 8        ; IO_DRAM_DQ[13]                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 321        ; 8        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A12      ; 319        ; 7        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 314        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 312        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 307        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 298        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 296        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 291        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 290        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 284        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ;            ; 7        ; VCCIO7                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA2      ; 75         ; 2        ; O_FL_ADDR[16]                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA3      ; 102        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA4      ; 106        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA5      ; 108        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ;            ; 3        ; VCCIO3                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA7      ; 115        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 123        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 134        ; 3        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA12     ; 136        ; 4        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA13     ; 138        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 140        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 145        ; 4        ; IO_USB_DM                       ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA16     ; 149        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 151        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ; 163        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA19     ; 164        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 169        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 179        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 178        ; 5        ; I_SD_DAT0                       ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB3      ; 103        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 107        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 109        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB7      ; 116        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 135        ; 3        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 137        ; 4        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB13     ; 139        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 141        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 146        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 150        ; 4        ; ind                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB17     ; 152        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 162        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 165        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 170        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ;            ; 4        ; VCCIO4                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 2          ; 1        ; motor                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B2       ; 1          ; 1        ; O_LED[8]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B3       ; 355        ; 8        ; O_DRAM_ADDR[2]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 351        ; 8        ; O_DRAM_ADDR[10]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 346        ; 8        ; O_DRAM_BA[0]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 337        ; 8        ; O_DRAM_ADDR[6]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 335        ; 8        ; O_DRAM_ADDR[9]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 333        ; 8        ; O_DRAM_DQM[1]                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 329        ; 8        ; IO_DRAM_DQ[9]                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 327        ; 8        ; IO_DRAM_DQ[12]                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 322        ; 8        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B12      ; 320        ; 7        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 315        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 313        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ; 308        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B16      ; 299        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ; 297        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 292        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 289        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ; 285        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B21      ; 269        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 268        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; O_LED[6]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C2       ; 6          ; 1        ; O_LED[7]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 358        ; 8        ; O_DRAM_ADDR[3]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C4       ; 359        ; 8        ; O_DRAM_ADDR[0]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C5       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 349        ; 8        ; O_DRAM_ADDR[5]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C7       ; 340        ; 8        ; O_DRAM_ADDR[8]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C8       ; 339        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ; 330        ; 8        ; IO_DRAM_DQ[11]                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ; 309        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 300        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 286        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 282        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 270        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 267        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 266        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 9          ; 1        ; O_EPCS_ASDO                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; D2       ; 8          ; 1        ; I_SLIDE_SWITCH[9]               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D6       ; 356        ; 8        ; O_DRAM_WE_N                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D9       ;            ; 8        ; VCCIO8                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D10      ; 324        ; 8        ; IO_DRAM_DQ[0]                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D11      ;            ; 8        ; VCCIO8                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D13      ; 310        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ;            ; 7        ; VCCIO7                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D15      ; 293        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ;            ; 7        ; VCCIO7                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D17      ; 281        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ;            ; 7        ; VCCIO7                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D19      ; 283        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 271        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D21      ; 261        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D22      ; 260        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 14         ; 1        ; O_LED[5]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 13         ; 1        ; O_EPCS_CSO_N                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; E3       ; 5          ; 1        ; I_SLIDE_SWITCH[7]               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 4          ; 1        ; I_SLIDE_SWITCH[8]               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E5       ; 363        ; 8        ; O_DRAM_CLK                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E6       ; 362        ; 8        ; O_DRAM_CKE                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E7       ; 357        ; 8        ; O_DRAM_DQM[0]                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E8       ;            ; 8        ; VCCIO8                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E9       ; 338        ; 8        ; IO_DRAM_DQ[3]                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E10      ; 325        ; 8        ; IO_DRAM_DQ[14]                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E11      ; 317        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 316        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 311        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 301        ; 7        ; beep_out                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E15      ; 294        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ; 275        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ;            ;          ; VCCD_PLL2                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 256        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 255        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 15         ; 1        ; O_LED[4]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 360        ; 8        ; O_DRAM_RAS_N                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F8       ; 352        ; 8        ; IO_DRAM_DQ[7]                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F9       ; 347        ; 8        ; IO_DRAM_DQ[4]                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F10      ; 348        ; 8        ; IO_DRAM_DQ[15]                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F11      ; 318        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ; 302        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F13      ; 306        ; 7        ; O_LED[9]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F14      ; 279        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 276        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ; 274        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 272        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ;            ; --       ; VCCA2                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 263        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 262        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 251        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 250        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 39         ; 1        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G2       ; 38         ; 1        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G3       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 17         ; 1        ; I_SLIDE_SWITCH[3]               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G5       ; 3          ; 1        ; I_SLIDE_SWITCH[4]               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ;            ; --       ; VCCA3                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 361        ; 8        ; O_DRAM_CS_N                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G8       ; 353        ; 8        ; O_DRAM_CAS_N                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G9       ; 342        ; 8        ; IO_DRAM_DQ[5]                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G10      ; 341        ; 8        ; IO_DRAM_DQ[1]                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G11      ; 331        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 305        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G13      ; 295        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 280        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ; 278        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G16      ; 277        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 273        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ; 264        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G19      ;            ; 6        ; VCCIO6                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 226        ; 6        ; I_CLK_50M                       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G22      ; 225        ; 6        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ; 26         ; 1        ; O_LED[3]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 25         ; 1        ; I_nRESET                        ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ;            ; 1        ; VCCIO1                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H5       ; 0          ; 1        ; I_SLIDE_SWITCH[1]               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 11         ; 1        ; I_SLIDE_SWITCH[2]               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 10         ; 1        ; I_SLIDE_SWITCH[6]               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H8       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ; 344        ; 8        ; IO_DRAM_DQ[6]                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H10      ; 343        ; 8        ; IO_DRAM_DQ[2]                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H11      ; 323        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 304        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 303        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 288        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 287        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 259        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H17      ; 265        ; 6        ; O_VGA_R[1]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H18      ; 257        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H19      ; 254        ; 6        ; O_VGA_R[0]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H20      ; 253        ; 6        ; O_VGA_R[2]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H21      ; 246        ; 6        ; O_VGA_R[3]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H22      ; 245        ; 6        ; O_VGA_G[0]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J1       ; 29         ; 1        ; O_LED[0]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 28         ; 1        ; O_LED[1]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ; 27         ; 1        ; O_LED[2]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J4       ; 24         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 12         ; 1        ; I_SLIDE_SWITCH[0]               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J7       ; 22         ; 1        ; I_SLIDE_SWITCH[5]               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J8       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ; 238        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 243        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J17      ; 258        ; 6        ; O_VGA_G[1]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J18      ; 249        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ; 6        ; VCCIO6                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J21      ; 242        ; 6        ; O_VGA_G[3]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J22      ; 241        ; 6        ; O_VGA_B[2]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 31         ; 1        ; I_EPCS_DATA                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; K2       ; 30         ; 1        ; O_EPCS_DCLK                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; K3       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K5       ; 32         ; 1        ; ^nCONFIG                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 19         ; 1        ; ^nSTATUS                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ; 236        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 244        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K17      ; 247        ; 6        ; O_VGA_G[2]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K18      ; 248        ; 6        ; O_VGA_B[3]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K19      ; 237        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K20      ; 231        ; 6        ; ^MSEL3                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 240        ; 6        ; O_VGA_B[1]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K22      ; 239        ; 6        ; O_VGA_B[0]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ; 35         ; 1        ; altera_reserved_tms             ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; L2       ; 34         ; 1        ; altera_reserved_tck             ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; L3       ; 37         ; 1        ; ^nCE                            ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1        ; altera_reserved_tdo             ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; L5       ; 33         ; 1        ; altera_reserved_tdi             ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; L6       ; 42         ; 2        ; O_FL_ADDR[15]                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L7       ; 50         ; 2        ; O_FL_ADDR[14]                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L8       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ; 233        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 232        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L17      ; 230        ; 6        ; ^MSEL2                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 229        ; 6        ; ^MSEL1                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ; 235        ; 6        ; O_VGA_HS                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L22      ; 234        ; 6        ; O_VGA_VS                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 45         ; 2        ; O_FL_ADDR[13]                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 44         ; 2        ; O_FL_ADDR[12]                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 47         ; 2        ; O_FL_ADDR[11]                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M4       ; 46         ; 2        ; O_FL_ADDR[7]                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M5       ; 51         ; 2        ; O_FL_ADDR[17]                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M6       ; 43         ; 2        ; O_FL_ADDR[18]                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M7       ; 65         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 66         ; 2        ; O_FL_ADDR[6]                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M9       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ; 195        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ; 222        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M17      ; 228        ; 6        ; ^MSEL0                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 227        ; 6        ; ^CONF_DONE                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ; 221        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M20      ; 220        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 219        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 218        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 49         ; 2        ; O_FL_ADDR[10]                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 48         ; 2        ; O_FL_ADDR[9]                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N5       ; 56         ; 2        ; O_FL_ADDR[4]                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N6       ; 64         ; 2        ; O_FL_ADDR[5]                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N7       ; 73         ; 2        ; O_FL_ADDR[3]                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N8       ; 67         ; 2        ; O_FL_CE_N                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N9       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ; 189        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 196        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 205        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N17      ; 214        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N18      ; 215        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 213        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 212        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 217        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 216        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 53         ; 2        ; O_FL_ADDR[19]                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 52         ; 2        ; O_FL_ADDR[8]                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 58         ; 2        ; O_FL_ADDR[20]                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P4       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 63         ; 2        ; O_FL_ADDR[1]                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P6       ; 79         ; 2        ; O_FL_ADDR[2]                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P7       ; 74         ; 2        ; O_FL_ADDR[0]                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P8       ; 86         ; 2        ; I_FL_DQ[1]                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P9       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ; 180        ; 5        ; vtune                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P15      ; 192        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 193        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P17      ; 197        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P18      ;            ; 5        ; VCCIO5                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 208        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P21      ; 211        ; 5        ; IO_PS2_KBDAT                    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P22      ; 210        ; 5        ; IO_PS2_KBCLK                    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R1       ; 55         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 54         ; 2        ; O_FL_ADDR[21]                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; 2        ; VCCIO2                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R5       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 83         ; 2        ; O_FL_OE_N                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 84         ; 2        ; I_FL_DQ[0]                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ; 87         ; 2        ; I_FL_DQ[2]                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R9       ; 88         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 90         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 97         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 98         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 153        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R16      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R17      ; 194        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R18      ; 203        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ; 204        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R20      ; 200        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ; 207        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 206        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 41         ; 2        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T2       ; 40         ; 2        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ;            ; --       ; VCCA1                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T8       ; 89         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 91         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 121        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 148        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ; 160        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 161        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ; 171        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ; 181        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T18      ; 182        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ;            ; 5        ; VCCIO5                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 224        ; 5        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 223        ; 5        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 60         ; 2        ; I_FL_DQ[3]                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ; 94         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ; 95         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U9       ; 112        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U10      ; 122        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U11      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U12      ; 147        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U13      ; 156        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U14      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U15      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCCA4                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ; 188        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 187        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 202        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 201        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 62         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 61         ; 2        ; I_FL_DQ[4]                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 78         ; 2        ; I_FL_DQ[5]                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 93         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ; 92         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V7       ; 105        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 113        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 119        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V10      ; 120        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 142        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 154        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 157        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 158        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 168        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V17      ;            ;          ; VCCD_PLL4                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 199        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 198        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 69         ; 2        ; I_FL_DQ[6]                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W6       ; 104        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 110        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 114        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ;            ; 3        ; VCCIO3                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ;            ; 3        ; VCCIO3                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W13      ; 143        ; 4        ; IO_USB_DP                       ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W14      ; 155        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W15      ; 159        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ;            ; 4        ; VCCIO4                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W17      ; 166        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ;            ; 4        ; VCCIO4                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 184        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 183        ; 5        ; I_SD_WP_N                       ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W21      ; 191        ; 5        ; O_SD_DAT3                       ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ; 190        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 71         ; 2        ; I_FL_DQ[7]                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y2       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y3       ; 99         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 96         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 101        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 111        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 117        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 131        ; 3        ; clk_out                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y11      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 144        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ;            ; 4        ; VCCIO4                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 167        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 186        ; 5        ; O_SD_CLK                        ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y22      ; 185        ; 5        ; O_SD_CMD                        ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                                                                                ;
+-------------------------------+----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------+
; Name                          ; pc8001_sub_system:SUB_SYSTEM|sub_system_pll:the_sub_system_pll|sub_system_pll_altpll_mqn2:sd1|pll7 ; pll:system_clk|altpll:altpll_component|pll_altpll:auto_generated|pll1 ;
+-------------------------------+----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------+
; SDC pin name                  ; SUB_SYSTEM|the_sub_system_pll|sd1|pll7                                                             ; system_clk|altpll_component|auto_generated|pll1                       ;
; PLL mode                      ; Normal                                                                                             ; Normal                                                                ;
; Compensate clock              ; clock0                                                                                             ; clock2                                                                ;
; Compensated input/output pins ; --                                                                                                 ; --                                                                    ;
; Switchover type               ; --                                                                                                 ; --                                                                    ;
; Input frequency 0             ; 50.0 MHz                                                                                           ; 50.0 MHz                                                              ;
; Input frequency 1             ; --                                                                                                 ; --                                                                    ;
; Nominal PFD frequency         ; 50.0 MHz                                                                                           ; 50.0 MHz                                                              ;
; Nominal VCO frequency         ; 599.9 MHz                                                                                          ; 599.9 MHz                                                             ;
; VCO post scale                ; 2                                                                                                  ; 2                                                                     ;
; VCO frequency control         ; Auto                                                                                               ; Auto                                                                  ;
; VCO phase shift step          ; 208 ps                                                                                             ; 208 ps                                                                ;
; VCO multiply                  ; --                                                                                                 ; --                                                                    ;
; VCO divide                    ; --                                                                                                 ; --                                                                    ;
; Freq min lock                 ; 25.0 MHz                                                                                           ; 25.0 MHz                                                              ;
; Freq max lock                 ; 54.18 MHz                                                                                          ; 54.18 MHz                                                             ;
; M VCO Tap                     ; 0                                                                                                  ; 0                                                                     ;
; M Initial                     ; 1                                                                                                  ; 1                                                                     ;
; M value                       ; 12                                                                                                 ; 12                                                                    ;
; N value                       ; 1                                                                                                  ; 1                                                                     ;
; Charge pump current           ; setting 1                                                                                          ; setting 1                                                             ;
; Loop filter resistance        ; setting 27                                                                                         ; setting 27                                                            ;
; Loop filter capacitance       ; setting 0                                                                                          ; setting 0                                                             ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                                                 ; 680 kHz to 980 kHz                                                    ;
; Bandwidth type                ; Medium                                                                                             ; Medium                                                                ;
; Real time reconfigurable      ; Off                                                                                                ; Off                                                                   ;
; Scan chain MIF file           ; --                                                                                                 ; --                                                                    ;
; Preserve PLL counter order    ; Off                                                                                                ; Off                                                                   ;
; PLL location                  ; PLL_2                                                                                              ; PLL_4                                                                 ;
; Inclk0 signal                 ; I_CLK_50M                                                                                          ; I_CLK_50M                                                             ;
; Inclk1 signal                 ; --                                                                                                 ; --                                                                    ;
; Inclk0 signal type            ; Dedicated Pin                                                                                      ; Dedicated Pin                                                         ;
; Inclk1 signal type            ; --                                                                                                 ; --                                                                    ;
+-------------------------------+----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                                        ;
+----------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+--------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+--------------------------------------------------------+
; Name                                                                                                           ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift  ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                           ;
+----------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+--------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+--------------------------------------------------------+
; pc8001_sub_system:SUB_SYSTEM|sub_system_pll:the_sub_system_pll|sub_system_pll_altpll_mqn2:sd1|wire_pll7_clk[0] ; clock0       ; 1    ; 1   ; 50.0 MHz         ; 0 (0 ps)     ; 3.75 (208 ps)    ; 50/50      ; C0      ; 12            ; 6/6 Even   ; --            ; 1       ; 0       ; SUB_SYSTEM|the_sub_system_pll|sd1|pll7|clk[0]          ;
; pc8001_sub_system:SUB_SYSTEM|sub_system_pll:the_sub_system_pll|sub_system_pll_altpll_mqn2:sd1|wire_pll7_clk[1] ; clock1       ; 1    ; 1   ; 50.0 MHz         ; 60 (3333 ps) ; 3.75 (208 ps)    ; 50/50      ; C1      ; 12            ; 6/6 Even   ; --            ; 3       ; 0       ; SUB_SYSTEM|the_sub_system_pll|sd1|pll7|clk[1]          ;
; pc8001_sub_system:SUB_SYSTEM|sub_system_pll:the_sub_system_pll|sub_system_pll_altpll_mqn2:sd1|wire_pll7_clk[2] ; clock2       ; 1    ; 5   ; 10.0 MHz         ; 0 (0 ps)     ; 0.75 (208 ps)    ; 50/50      ; C2      ; 60            ; 30/30 Even ; --            ; 1       ; 0       ; SUB_SYSTEM|the_sub_system_pll|sd1|pll7|clk[2]          ;
; pc8001_sub_system:SUB_SYSTEM|sub_system_pll:the_sub_system_pll|sub_system_pll_altpll_mqn2:sd1|wire_pll7_clk[3] ; clock3       ; 4    ; 5   ; 40.0 MHz         ; 0 (0 ps)     ; 3.00 (208 ps)    ; 50/50      ; C3      ; 15            ; 8/7 Odd    ; --            ; 1       ; 0       ; SUB_SYSTEM|the_sub_system_pll|sd1|pll7|clk[3]          ;
; pll:system_clk|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[2]                              ; clock2       ; 1    ; 2   ; 25.0 MHz         ; 0 (0 ps)     ; 1.88 (208 ps)    ; 50/50      ; C0      ; 24            ; 12/12 Even ; --            ; 1       ; 0       ; system_clk|altpll_component|auto_generated|pll1|clk[2] ;
+----------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+--------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+--------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                                                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                   ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |pc8001                                                                                                                                                   ; 6504 (83)   ; 3521 (33)                 ; 68 (68)       ; 315920      ; 47   ; 0            ; 0       ; 0         ; 124  ; 0            ; 2983 (51)    ; 1068 (3)          ; 2453 (39)        ; |pc8001                                                                                                                                                                                                                                                                                               ;              ;
;    |CONTREG_8251:CONTREG_8251|                                                                                                                            ; 66 (66)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 25 (25)           ; 39 (39)          ; |pc8001|CONTREG_8251:CONTREG_8251                                                                                                                                                                                                                                                                     ;              ;
;    |KEYBOARD:KEYBOARD|                                                                                                                                    ; 477 (369)   ; 69 (38)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 408 (331)    ; 12 (1)            ; 57 (41)          ; |pc8001|KEYBOARD:KEYBOARD                                                                                                                                                                                                                                                                             ;              ;
;       |KBTBL_10:KBTBL_10|                                                                                                                                 ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pc8001|KEYBOARD:KEYBOARD|KBTBL_10:KBTBL_10                                                                                                                                                                                                                                                           ;              ;
;       |KBTBL_1:KBTBL_1|                                                                                                                                   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pc8001|KEYBOARD:KEYBOARD|KBTBL_1:KBTBL_1                                                                                                                                                                                                                                                             ;              ;
;       |KBTBL_2:KBTBL_2|                                                                                                                                   ; 62 (62)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (62)      ; 0 (0)             ; 0 (0)            ; |pc8001|KEYBOARD:KEYBOARD|KBTBL_2:KBTBL_2                                                                                                                                                                                                                                                             ;              ;
;       |KBTBL_8:KBTBL_8|                                                                                                                                   ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pc8001|KEYBOARD:KEYBOARD|KBTBL_8:KBTBL_8                                                                                                                                                                                                                                                             ;              ;
;       |PS2:PS2|                                                                                                                                           ; 36 (36)     ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 11 (11)           ; 20 (20)          ; |pc8001|KEYBOARD:KEYBOARD|PS2:PS2                                                                                                                                                                                                                                                                     ;              ;
;    |VGA:VGA|                                                                                                                                              ; 349 (309)   ; 227 (201)                 ; 0 (0)         ; 19472       ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 120 (106)    ; 83 (83)           ; 146 (120)        ; |pc8001|VGA:VGA                                                                                                                                                                                                                                                                                       ;              ;
;       |HVGEN:HVGEN|                                                                                                                                       ; 36 (36)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 22 (22)          ; |pc8001|VGA:VGA|HVGEN:HVGEN                                                                                                                                                                                                                                                                           ;              ;
;       |alt_vram:ROWBUF|                                                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pc8001|VGA:VGA|alt_vram:ROWBUF                                                                                                                                                                                                                                                                       ;              ;
;          |altsyncram:altsyncram_component|                                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pc8001|VGA:VGA|alt_vram:ROWBUF|altsyncram:altsyncram_component                                                                                                                                                                                                                                       ;              ;
;             |altsyncram_25o1:auto_generated|                                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pc8001|VGA:VGA|alt_vram:ROWBUF|altsyncram:altsyncram_component|altsyncram_25o1:auto_generated                                                                                                                                                                                                        ;              ;
;       |alt_vram_attribute:ATTRIBUTE|                                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pc8001|VGA:VGA|alt_vram_attribute:ATTRIBUTE                                                                                                                                                                                                                                                          ;              ;
;          |altsyncram:altsyncram_component|                                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pc8001|VGA:VGA|alt_vram_attribute:ATTRIBUTE|altsyncram:altsyncram_component                                                                                                                                                                                                                          ;              ;
;             |altsyncram_08o1:auto_generated|                                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pc8001|VGA:VGA|alt_vram_attribute:ATTRIBUTE|altsyncram:altsyncram_component|altsyncram_08o1:auto_generated                                                                                                                                                                                           ;              ;
;       |altshift_taps:r_attbuf_we_rtl_0|                                                                                                                   ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 16          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; |pc8001|VGA:VGA|altshift_taps:r_attbuf_we_rtl_0                                                                                                                                                                                                                                                       ;              ;
;          |shift_taps_ohm:auto_generated|                                                                                                                  ; 4 (0)       ; 4 (1)                     ; 0 (0)         ; 16          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; |pc8001|VGA:VGA|altshift_taps:r_attbuf_we_rtl_0|shift_taps_ohm:auto_generated                                                                                                                                                                                                                         ;              ;
;             |altsyncram_lta1:altsyncram2|                                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pc8001|VGA:VGA|altshift_taps:r_attbuf_we_rtl_0|shift_taps_ohm:auto_generated|altsyncram_lta1:altsyncram2                                                                                                                                                                                             ;              ;
;             |cntr_i7h:cntr3|                                                                                                                              ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |pc8001|VGA:VGA|altshift_taps:r_attbuf_we_rtl_0|shift_taps_ohm:auto_generated|cntr_i7h:cntr3                                                                                                                                                                                                          ;              ;
;             |cntr_rnf:cntr1|                                                                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |pc8001|VGA:VGA|altshift_taps:r_attbuf_we_rtl_0|shift_taps_ohm:auto_generated|cntr_rnf:cntr1                                                                                                                                                                                                          ;              ;
;       |cgrom:CGROM|                                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pc8001|VGA:VGA|cgrom:CGROM                                                                                                                                                                                                                                                                           ;              ;
;          |altsyncram:Ram0_rtl_0|                                                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pc8001|VGA:VGA|cgrom:CGROM|altsyncram:Ram0_rtl_0                                                                                                                                                                                                                                                     ;              ;
;             |altsyncram_9s61:auto_generated|                                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pc8001|VGA:VGA|cgrom:CGROM|altsyncram:Ram0_rtl_0|altsyncram_9s61:auto_generated                                                                                                                                                                                                                      ;              ;
;    |alt_ram_32kB:ram|                                                                                                                                     ; 115 (0)     ; 46 (0)                    ; 0 (0)         ; 262144      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (0)       ; 4 (0)             ; 50 (0)           ; |pc8001|alt_ram_32kB:ram                                                                                                                                                                                                                                                                              ;              ;
;       |altsyncram:altsyncram_component|                                                                                                                   ; 115 (0)     ; 46 (0)                    ; 0 (0)         ; 262144      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (0)       ; 4 (0)             ; 50 (0)           ; |pc8001|alt_ram_32kB:ram|altsyncram:altsyncram_component                                                                                                                                                                                                                                              ;              ;
;          |altsyncram_2bj1:auto_generated|                                                                                                                 ; 115 (0)     ; 46 (0)                    ; 0 (0)         ; 262144      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (0)       ; 4 (0)             ; 50 (0)           ; |pc8001|alt_ram_32kB:ram|altsyncram:altsyncram_component|altsyncram_2bj1:auto_generated                                                                                                                                                                                                               ;              ;
;             |altsyncram_b1a2:altsyncram1|                                                                                                                 ; 49 (5)      ; 4 (4)                     ; 0 (0)         ; 262144      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (1)       ; 0 (0)             ; 12 (2)           ; |pc8001|alt_ram_32kB:ram|altsyncram:altsyncram_component|altsyncram_2bj1:auto_generated|altsyncram_b1a2:altsyncram1                                                                                                                                                                                   ;              ;
;                |decode_dra:decode4|                                                                                                                       ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pc8001|alt_ram_32kB:ram|altsyncram:altsyncram_component|altsyncram_2bj1:auto_generated|altsyncram_b1a2:altsyncram1|decode_dra:decode4                                                                                                                                                                ;              ;
;                |decode_dra:decode5|                                                                                                                       ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pc8001|alt_ram_32kB:ram|altsyncram:altsyncram_component|altsyncram_2bj1:auto_generated|altsyncram_b1a2:altsyncram1|decode_dra:decode5                                                                                                                                                                ;              ;
;                |mux_tlb:mux6|                                                                                                                             ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 8 (8)            ; |pc8001|alt_ram_32kB:ram|altsyncram:altsyncram_component|altsyncram_2bj1:auto_generated|altsyncram_b1a2:altsyncram1|mux_tlb:mux6                                                                                                                                                                      ;              ;
;                |mux_tlb:mux7|                                                                                                                             ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 2 (2)            ; |pc8001|alt_ram_32kB:ram|altsyncram:altsyncram_component|altsyncram_2bj1:auto_generated|altsyncram_b1a2:altsyncram1|mux_tlb:mux7                                                                                                                                                                      ;              ;
;             |sld_mod_ram_rom:mgl_prim2|                                                                                                                   ; 66 (46)     ; 42 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (13)      ; 4 (4)             ; 38 (29)          ; |pc8001|alt_ram_32kB:ram|altsyncram:altsyncram_component|altsyncram_2bj1:auto_generated|sld_mod_ram_rom:mgl_prim2                                                                                                                                                                                     ;              ;
;                |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|                                                                                       ; 20 (20)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 9 (9)            ; |pc8001|alt_ram_32kB:ram|altsyncram:altsyncram_component|altsyncram_2bj1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr                                                                                                                                  ;              ;
;    |fz80:Z80|                                                                                                                                             ; 1330 (628)  ; 250 (3)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1069 (616)   ; 14 (0)            ; 247 (14)         ; |pc8001|fz80:Z80                                                                                                                                                                                                                                                                                      ;              ;
;       |alu:alu|                                                                                                                                           ; 118 (118)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 110 (110)    ; 0 (0)             ; 8 (8)            ; |pc8001|fz80:Z80|alu:alu                                                                                                                                                                                                                                                                              ;              ;
;       |asu:asu|                                                                                                                                           ; 85 (85)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 85 (85)      ; 0 (0)             ; 0 (0)            ; |pc8001|fz80:Z80|asu:asu                                                                                                                                                                                                                                                                              ;              ;
;       |reg_2:reg_adrh|                                                                                                                                    ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |pc8001|fz80:Z80|reg_2:reg_adrh                                                                                                                                                                                                                                                                       ;              ;
;       |reg_2:reg_adrl|                                                                                                                                    ; 15 (15)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 6 (6)             ; 8 (8)            ; |pc8001|fz80:Z80|reg_2:reg_adrl                                                                                                                                                                                                                                                                       ;              ;
;       |reg_2s:reg_sph|                                                                                                                                    ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |pc8001|fz80:Z80|reg_2s:reg_sph                                                                                                                                                                                                                                                                       ;              ;
;       |reg_2s:reg_spl|                                                                                                                                    ; 14 (14)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (8)            ; |pc8001|fz80:Z80|reg_2s:reg_spl                                                                                                                                                                                                                                                                       ;              ;
;       |reg_a:reg_a|                                                                                                                                       ; 18 (18)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 8 (8)             ; 8 (8)            ; |pc8001|fz80:Z80|reg_a:reg_a                                                                                                                                                                                                                                                                          ;              ;
;       |reg_dual2:reg_b|                                                                                                                                   ; 18 (18)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 16 (16)          ; |pc8001|fz80:Z80|reg_dual2:reg_b                                                                                                                                                                                                                                                                      ;              ;
;       |reg_dual2:reg_c|                                                                                                                                   ; 19 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |pc8001|fz80:Z80|reg_dual2:reg_c                                                                                                                                                                                                                                                                      ;              ;
;       |reg_dual2:reg_d|                                                                                                                                   ; 19 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |pc8001|fz80:Z80|reg_dual2:reg_d                                                                                                                                                                                                                                                                      ;              ;
;       |reg_dual2:reg_e|                                                                                                                                   ; 19 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |pc8001|fz80:Z80|reg_dual2:reg_e                                                                                                                                                                                                                                                                      ;              ;
;       |reg_f:reg_f|                                                                                                                                       ; 33 (33)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 12 (12)          ; |pc8001|fz80:Z80|reg_f:reg_f                                                                                                                                                                                                                                                                          ;              ;
;       |reg_pch:reg_pch|                                                                                                                                   ; 31 (31)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 8 (8)            ; |pc8001|fz80:Z80|reg_pch:reg_pch                                                                                                                                                                                                                                                                      ;              ;
;       |reg_pcl:reg_pcl|                                                                                                                                   ; 33 (33)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 8 (8)            ; |pc8001|fz80:Z80|reg_pcl:reg_pcl                                                                                                                                                                                                                                                                      ;              ;
;       |reg_quad3:reg_h|                                                                                                                                   ; 53 (53)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 32 (32)          ; |pc8001|fz80:Z80|reg_quad3:reg_h                                                                                                                                                                                                                                                                      ;              ;
;       |reg_quad3:reg_l|                                                                                                                                   ; 58 (58)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 0 (0)             ; 32 (32)          ; |pc8001|fz80:Z80|reg_quad3:reg_l                                                                                                                                                                                                                                                                      ;              ;
;       |reg_r:reg_r|                                                                                                                                       ; 19 (19)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 8 (8)            ; |pc8001|fz80:Z80|reg_r:reg_r                                                                                                                                                                                                                                                                          ;              ;
;       |reg_simple:reg_data|                                                                                                                               ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |pc8001|fz80:Z80|reg_simple:reg_data                                                                                                                                                                                                                                                                  ;              ;
;       |reg_simplec:reg_i|                                                                                                                                 ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |pc8001|fz80:Z80|reg_simplec:reg_i                                                                                                                                                                                                                                                                    ;              ;
;       |seq:seq|                                                                                                                                           ; 129 (129)   ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 108 (108)    ; 0 (0)             ; 21 (21)          ; |pc8001|fz80:Z80|seq:seq                                                                                                                                                                                                                                                                              ;              ;
;    |pc8001_sub_system:SUB_SYSTEM|                                                                                                                         ; 3004 (0)    ; 2035 (0)                  ; 0 (0)         ; 19456       ; 7    ; 0            ; 0       ; 0         ; 0    ; 0            ; 969 (0)      ; 619 (0)           ; 1416 (1)         ; |pc8001|pc8001_sub_system:SUB_SYSTEM                                                                                                                                                                                                                                                                  ;              ;
;       |cmt_din:the_cmt_din|                                                                                                                               ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|cmt_din:the_cmt_din                                                                                                                                                                                                                                              ;              ;
;       |cmt_din_s1_arbitrator:the_cmt_din_s1|                                                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|cmt_din_s1_arbitrator:the_cmt_din_s1                                                                                                                                                                                                                             ;              ;
;       |cmt_dout:the_cmt_dout|                                                                                                                             ; 17 (17)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 9 (9)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|cmt_dout:the_cmt_dout                                                                                                                                                                                                                                            ;              ;
;       |cmt_dout_s1_arbitrator:the_cmt_dout_s1|                                                                                                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|cmt_dout_s1_arbitrator:the_cmt_dout_s1                                                                                                                                                                                                                           ;              ;
;       |cmt_gpio_in:the_cmt_gpio_in|                                                                                                                       ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|cmt_gpio_in:the_cmt_gpio_in                                                                                                                                                                                                                                      ;              ;
;       |cmt_gpio_in_s1_arbitrator:the_cmt_gpio_in_s1|                                                                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|cmt_gpio_in_s1_arbitrator:the_cmt_gpio_in_s1                                                                                                                                                                                                                     ;              ;
;       |cmt_gpio_out:the_cmt_gpio_out|                                                                                                                     ; 17 (17)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 9 (9)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|cmt_gpio_out:the_cmt_gpio_out                                                                                                                                                                                                                                    ;              ;
;       |cmt_gpio_out_s1_arbitrator:the_cmt_gpio_out_s1|                                                                                                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|cmt_gpio_out_s1_arbitrator:the_cmt_gpio_out_s1                                                                                                                                                                                                                   ;              ;
;       |epcs_flash_controller:the_epcs_flash_controller|                                                                                                   ; 149 (6)     ; 115 (0)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (6)       ; 37 (0)            ; 80 (0)           ; |pc8001|pc8001_sub_system:SUB_SYSTEM|epcs_flash_controller:the_epcs_flash_controller                                                                                                                                                                                                                  ;              ;
;          |altsyncram:the_boot_copier_rom|                                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|epcs_flash_controller:the_epcs_flash_controller|altsyncram:the_boot_copier_rom                                                                                                                                                                                   ;              ;
;             |altsyncram_3451:auto_generated|                                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|epcs_flash_controller:the_epcs_flash_controller|altsyncram:the_boot_copier_rom|altsyncram_3451:auto_generated                                                                                                                                                    ;              ;
;          |epcs_flash_controller_sub:the_epcs_flash_controller_sub|                                                                                        ; 143 (143)   ; 115 (115)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 37 (37)           ; 80 (80)          ; |pc8001|pc8001_sub_system:SUB_SYSTEM|epcs_flash_controller:the_epcs_flash_controller|epcs_flash_controller_sub:the_epcs_flash_controller_sub                                                                                                                                                          ;              ;
;       |epcs_flash_controller_epcs_control_port_arbitrator:the_epcs_flash_controller_epcs_control_port|                                                    ; 19 (19)     ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 3 (3)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|epcs_flash_controller_epcs_control_port_arbitrator:the_epcs_flash_controller_epcs_control_port                                                                                                                                                                   ;              ;
;       |gpio0:the_gpio0|                                                                                                                                   ; 17 (17)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 9 (9)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|gpio0:the_gpio0                                                                                                                                                                                                                                                  ;              ;
;       |gpio0_s1_arbitrator:the_gpio0_s1|                                                                                                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|gpio0_s1_arbitrator:the_gpio0_s1                                                                                                                                                                                                                                 ;              ;
;       |gpio1_s1_arbitrator:the_gpio1_s1|                                                                                                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|gpio1_s1_arbitrator:the_gpio1_s1                                                                                                                                                                                                                                 ;              ;
;       |jtag_uart:the_jtag_uart|                                                                                                                           ; 162 (43)    ; 105 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (30)      ; 15 (0)            ; 90 (12)          ; |pc8001|pc8001_sub_system:SUB_SYSTEM|jtag_uart:the_jtag_uart                                                                                                                                                                                                                                          ;              ;
;          |alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|                                                                                                  ; 69 (69)     ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 15 (15)           ; 38 (38)          ; |pc8001|pc8001_sub_system:SUB_SYSTEM|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic                                                                                                                                                                                            ;              ;
;          |jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|                                                                                                      ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |pc8001|pc8001_sub_system:SUB_SYSTEM|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r                                                                                                                                                                                                ;              ;
;             |scfifo:rfifo|                                                                                                                                ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |pc8001|pc8001_sub_system:SUB_SYSTEM|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo                                                                                                                                                                                   ;              ;
;                |scfifo_aq21:auto_generated|                                                                                                               ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |pc8001|pc8001_sub_system:SUB_SYSTEM|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated                                                                                                                                                        ;              ;
;                   |a_dpfifo_h031:dpfifo|                                                                                                                  ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |pc8001|pc8001_sub_system:SUB_SYSTEM|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo                                                                                                                                   ;              ;
;                      |a_fefifo_7cf:fifo_state|                                                                                                            ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state                                                                                                           ;              ;
;                         |cntr_4n7:count_usedw|                                                                                                            ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|cntr_4n7:count_usedw                                                                                      ;              ;
;                      |cntr_omb:rd_ptr_count|                                                                                                              ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|cntr_omb:rd_ptr_count                                                                                                             ;              ;
;                      |cntr_omb:wr_ptr|                                                                                                                    ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|cntr_omb:wr_ptr                                                                                                                   ;              ;
;                      |dpram_ek21:FIFOram|                                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram                                                                                                                ;              ;
;                         |altsyncram_i0m1:altsyncram1|                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram|altsyncram_i0m1:altsyncram1                                                                                    ;              ;
;          |jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|                                                                                                      ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |pc8001|pc8001_sub_system:SUB_SYSTEM|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w                                                                                                                                                                                                ;              ;
;             |scfifo:wfifo|                                                                                                                                ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |pc8001|pc8001_sub_system:SUB_SYSTEM|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo                                                                                                                                                                                   ;              ;
;                |scfifo_aq21:auto_generated|                                                                                                               ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |pc8001|pc8001_sub_system:SUB_SYSTEM|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated                                                                                                                                                        ;              ;
;                   |a_dpfifo_h031:dpfifo|                                                                                                                  ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |pc8001|pc8001_sub_system:SUB_SYSTEM|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo                                                                                                                                   ;              ;
;                      |a_fefifo_7cf:fifo_state|                                                                                                            ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state                                                                                                           ;              ;
;                         |cntr_4n7:count_usedw|                                                                                                            ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|cntr_4n7:count_usedw                                                                                      ;              ;
;                      |cntr_omb:rd_ptr_count|                                                                                                              ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|cntr_omb:rd_ptr_count                                                                                                             ;              ;
;                      |cntr_omb:wr_ptr|                                                                                                                    ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|cntr_omb:wr_ptr                                                                                                                   ;              ;
;                      |dpram_ek21:FIFOram|                                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram                                                                                                                ;              ;
;                         |altsyncram_i0m1:altsyncram1|                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram|altsyncram_i0m1:altsyncram1                                                                                    ;              ;
;       |jtag_uart_avalon_jtag_slave_arbitrator:the_jtag_uart_avalon_jtag_slave|                                                                            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|jtag_uart_avalon_jtag_slave_arbitrator:the_jtag_uart_avalon_jtag_slave                                                                                                                                                                                           ;              ;
;       |mmc_spi:the_mmc_spi|                                                                                                                               ; 153 (0)     ; 83 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (0)       ; 10 (0)            ; 102 (0)          ; |pc8001|pc8001_sub_system:SUB_SYSTEM|mmc_spi:the_mmc_spi                                                                                                                                                                                                                                              ;              ;
;          |avalonif_mmc:mmc_spi|                                                                                                                           ; 153 (153)   ; 83 (83)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (41)      ; 10 (10)           ; 102 (102)        ; |pc8001|pc8001_sub_system:SUB_SYSTEM|mmc_spi:the_mmc_spi|avalonif_mmc:mmc_spi                                                                                                                                                                                                                         ;              ;
;       |mmc_spi_avalon_slave_0_arbitrator:the_mmc_spi_avalon_slave_0|                                                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|mmc_spi_avalon_slave_0_arbitrator:the_mmc_spi_avalon_slave_0                                                                                                                                                                                                     ;              ;
;       |nios2:the_nios2|                                                                                                                                   ; 977 (717)   ; 505 (319)                 ; 0 (0)         ; 10240       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 445 (371)    ; 60 (17)           ; 472 (330)        ; |pc8001|pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2                                                                                                                                                                                                                                                  ;              ;
;          |nios2_nios2_oci:the_nios2_nios2_oci|                                                                                                            ; 259 (18)    ; 185 (0)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 74 (18)      ; 43 (0)            ; 142 (0)          ; |pc8001|pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|nios2_nios2_oci:the_nios2_nios2_oci                                                                                                                                                                                                              ;              ;
;             |nios2_jtag_debug_module_wrapper:the_nios2_jtag_debug_module_wrapper|                                                                         ; 137 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (0)       ; 43 (0)            ; 53 (0)           ; |pc8001|pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|nios2_nios2_oci:the_nios2_nios2_oci|nios2_jtag_debug_module_wrapper:the_nios2_jtag_debug_module_wrapper                                                                                                                                          ;              ;
;                |nios2_jtag_debug_module_sysclk:the_nios2_jtag_debug_module_sysclk|                                                                        ; 49 (45)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 39 (37)           ; 10 (8)           ; |pc8001|pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|nios2_nios2_oci:the_nios2_nios2_oci|nios2_jtag_debug_module_wrapper:the_nios2_jtag_debug_module_wrapper|nios2_jtag_debug_module_sysclk:the_nios2_jtag_debug_module_sysclk                                                                        ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer2|                                                                                  ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|nios2_nios2_oci:the_nios2_nios2_oci|nios2_jtag_debug_module_wrapper:the_nios2_jtag_debug_module_wrapper|nios2_jtag_debug_module_sysclk:the_nios2_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer2                   ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer3|                                                                                  ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|nios2_nios2_oci:the_nios2_nios2_oci|nios2_jtag_debug_module_wrapper:the_nios2_jtag_debug_module_wrapper|nios2_jtag_debug_module_sysclk:the_nios2_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3                   ;              ;
;                |nios2_jtag_debug_module_tck:the_nios2_jtag_debug_module_tck|                                                                              ; 86 (82)     ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 4 (0)             ; 43 (43)          ; |pc8001|pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|nios2_nios2_oci:the_nios2_nios2_oci|nios2_jtag_debug_module_wrapper:the_nios2_jtag_debug_module_wrapper|nios2_jtag_debug_module_tck:the_nios2_jtag_debug_module_tck                                                                              ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer1|                                                                                  ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|nios2_nios2_oci:the_nios2_nios2_oci|nios2_jtag_debug_module_wrapper:the_nios2_jtag_debug_module_wrapper|nios2_jtag_debug_module_tck:the_nios2_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1                         ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|nios2_nios2_oci:the_nios2_nios2_oci|nios2_jtag_debug_module_wrapper:the_nios2_jtag_debug_module_wrapper|nios2_jtag_debug_module_tck:the_nios2_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer                          ;              ;
;                |sld_virtual_jtag_basic:nios2_jtag_debug_module_phy|                                                                                       ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|nios2_nios2_oci:the_nios2_nios2_oci|nios2_jtag_debug_module_wrapper:the_nios2_jtag_debug_module_wrapper|sld_virtual_jtag_basic:nios2_jtag_debug_module_phy                                                                                       ;              ;
;             |nios2_nios2_avalon_reg:the_nios2_nios2_avalon_reg|                                                                                           ; 11 (11)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 6 (6)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|nios2_nios2_oci:the_nios2_nios2_oci|nios2_nios2_avalon_reg:the_nios2_nios2_avalon_reg                                                                                                                                                            ;              ;
;             |nios2_nios2_oci_break:the_nios2_nios2_oci_break|                                                                                             ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |pc8001|pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|nios2_nios2_oci:the_nios2_nios2_oci|nios2_nios2_oci_break:the_nios2_nios2_oci_break                                                                                                                                                              ;              ;
;             |nios2_nios2_oci_debug:the_nios2_nios2_oci_debug|                                                                                             ; 9 (9)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|nios2_nios2_oci:the_nios2_nios2_oci|nios2_nios2_oci_debug:the_nios2_nios2_oci_debug                                                                                                                                                              ;              ;
;             |nios2_nios2_ocimem:the_nios2_nios2_ocimem|                                                                                                   ; 54 (54)     ; 44 (44)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 44 (44)          ; |pc8001|pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|nios2_nios2_oci:the_nios2_nios2_oci|nios2_nios2_ocimem:the_nios2_nios2_ocimem                                                                                                                                                                    ;              ;
;                |nios2_ociram_lpm_dram_bdp_component_module:nios2_ociram_lpm_dram_bdp_component|                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|nios2_nios2_oci:the_nios2_nios2_oci|nios2_nios2_ocimem:the_nios2_nios2_ocimem|nios2_ociram_lpm_dram_bdp_component_module:nios2_ociram_lpm_dram_bdp_component                                                                                     ;              ;
;                   |altsyncram:the_altsyncram|                                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|nios2_nios2_oci:the_nios2_nios2_oci|nios2_nios2_ocimem:the_nios2_nios2_ocimem|nios2_ociram_lpm_dram_bdp_component_module:nios2_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram                                                           ;              ;
;                      |altsyncram_9972:auto_generated|                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|nios2_nios2_oci:the_nios2_nios2_oci|nios2_nios2_ocimem:the_nios2_nios2_ocimem|nios2_ociram_lpm_dram_bdp_component_module:nios2_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_9972:auto_generated                            ;              ;
;          |nios2_register_bank_a_module:nios2_register_bank_a|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|nios2_register_bank_a_module:nios2_register_bank_a                                                                                                                                                                                               ;              ;
;             |altsyncram:the_altsyncram|                                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|nios2_register_bank_a_module:nios2_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                     ;              ;
;                |altsyncram_sef1:auto_generated|                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|nios2_register_bank_a_module:nios2_register_bank_a|altsyncram:the_altsyncram|altsyncram_sef1:auto_generated                                                                                                                                      ;              ;
;          |nios2_register_bank_b_module:nios2_register_bank_b|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|nios2_register_bank_b_module:nios2_register_bank_b                                                                                                                                                                                               ;              ;
;             |altsyncram:the_altsyncram|                                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|nios2_register_bank_b_module:nios2_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                     ;              ;
;                |altsyncram_tef1:auto_generated|                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|nios2_register_bank_b_module:nios2_register_bank_b|altsyncram:the_altsyncram|altsyncram_tef1:auto_generated                                                                                                                                      ;              ;
;          |nios2_test_bench:the_nios2_test_bench|                                                                                                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|nios2_test_bench:the_nios2_test_bench                                                                                                                                                                                                            ;              ;
;       |nios2_data_master_arbitrator:the_nios2_data_master|                                                                                                ; 210 (208)   ; 53 (51)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 93 (93)      ; 3 (2)             ; 114 (113)        ; |pc8001|pc8001_sub_system:SUB_SYSTEM|nios2_data_master_arbitrator:the_nios2_data_master                                                                                                                                                                                                               ;              ;
;          |mmc_spi_avalon_slave_0_irq_from_sa_clock_crossing_nios2_data_master_module:mmc_spi_avalon_slave_0_irq_from_sa_clock_crossing_nios2_data_master| ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|nios2_data_master_arbitrator:the_nios2_data_master|mmc_spi_avalon_slave_0_irq_from_sa_clock_crossing_nios2_data_master_module:mmc_spi_avalon_slave_0_irq_from_sa_clock_crossing_nios2_data_master                                                                ;              ;
;       |nios2_instruction_master_arbitrator:the_nios2_instruction_master|                                                                                  ; 26 (26)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 21 (21)          ; |pc8001|pc8001_sub_system:SUB_SYSTEM|nios2_instruction_master_arbitrator:the_nios2_instruction_master                                                                                                                                                                                                 ;              ;
;       |nios2_jtag_debug_module_arbitrator:the_nios2_jtag_debug_module|                                                                                    ; 37 (37)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 4 (4)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|nios2_jtag_debug_module_arbitrator:the_nios2_jtag_debug_module                                                                                                                                                                                                   ;              ;
;       |pc8001_sub_system_clock_0:the_pc8001_sub_system_clock_0|                                                                                           ; 62 (37)     ; 59 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (1)        ; 25 (19)           ; 35 (17)          ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_0:the_pc8001_sub_system_clock_0                                                                                                                                                                                                          ;              ;
;          |altera_std_synchronizer:the_altera_std_synchronizer1|                                                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_0:the_pc8001_sub_system_clock_0|altera_std_synchronizer:the_altera_std_synchronizer1                                                                                                                                                     ;              ;
;          |altera_std_synchronizer:the_altera_std_synchronizer2|                                                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_0:the_pc8001_sub_system_clock_0|altera_std_synchronizer:the_altera_std_synchronizer2                                                                                                                                                     ;              ;
;          |altera_std_synchronizer:the_altera_std_synchronizer3|                                                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_0:the_pc8001_sub_system_clock_0|altera_std_synchronizer:the_altera_std_synchronizer3                                                                                                                                                     ;              ;
;          |altera_std_synchronizer:the_altera_std_synchronizer|                                                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_0:the_pc8001_sub_system_clock_0|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                                                      ;              ;
;          |pc8001_sub_system_clock_0_edge_to_pulse:read_done_edge_to_pulse|                                                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_0:the_pc8001_sub_system_clock_0|pc8001_sub_system_clock_0_edge_to_pulse:read_done_edge_to_pulse                                                                                                                                          ;              ;
;          |pc8001_sub_system_clock_0_edge_to_pulse:read_request_edge_to_pulse|                                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_0:the_pc8001_sub_system_clock_0|pc8001_sub_system_clock_0_edge_to_pulse:read_request_edge_to_pulse                                                                                                                                       ;              ;
;          |pc8001_sub_system_clock_0_edge_to_pulse:write_done_edge_to_pulse|                                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_0:the_pc8001_sub_system_clock_0|pc8001_sub_system_clock_0_edge_to_pulse:write_done_edge_to_pulse                                                                                                                                         ;              ;
;          |pc8001_sub_system_clock_0_edge_to_pulse:write_request_edge_to_pulse|                                                                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_0:the_pc8001_sub_system_clock_0|pc8001_sub_system_clock_0_edge_to_pulse:write_request_edge_to_pulse                                                                                                                                      ;              ;
;          |pc8001_sub_system_clock_0_master_FSM:master_FSM|                                                                                                ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_0:the_pc8001_sub_system_clock_0|pc8001_sub_system_clock_0_master_FSM:master_FSM                                                                                                                                                          ;              ;
;          |pc8001_sub_system_clock_0_slave_FSM:slave_FSM|                                                                                                  ; 9 (9)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_0:the_pc8001_sub_system_clock_0|pc8001_sub_system_clock_0_slave_FSM:slave_FSM                                                                                                                                                            ;              ;
;       |pc8001_sub_system_clock_0_in_arbitrator:the_pc8001_sub_system_clock_0_in|                                                                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_0_in_arbitrator:the_pc8001_sub_system_clock_0_in                                                                                                                                                                                         ;              ;
;       |pc8001_sub_system_clock_1:the_pc8001_sub_system_clock_1|                                                                                           ; 23 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 6 (0)             ; 16 (0)           ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_1:the_pc8001_sub_system_clock_1                                                                                                                                                                                                          ;              ;
;          |altera_std_synchronizer:the_altera_std_synchronizer1|                                                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_1:the_pc8001_sub_system_clock_1|altera_std_synchronizer:the_altera_std_synchronizer1                                                                                                                                                     ;              ;
;          |altera_std_synchronizer:the_altera_std_synchronizer2|                                                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_1:the_pc8001_sub_system_clock_1|altera_std_synchronizer:the_altera_std_synchronizer2                                                                                                                                                     ;              ;
;          |altera_std_synchronizer:the_altera_std_synchronizer3|                                                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_1:the_pc8001_sub_system_clock_1|altera_std_synchronizer:the_altera_std_synchronizer3                                                                                                                                                     ;              ;
;          |altera_std_synchronizer:the_altera_std_synchronizer|                                                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_1:the_pc8001_sub_system_clock_1|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                                                      ;              ;
;          |pc8001_sub_system_clock_1_edge_to_pulse:read_done_edge_to_pulse|                                                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_1:the_pc8001_sub_system_clock_1|pc8001_sub_system_clock_1_edge_to_pulse:read_done_edge_to_pulse                                                                                                                                          ;              ;
;          |pc8001_sub_system_clock_1_edge_to_pulse:read_request_edge_to_pulse|                                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_1:the_pc8001_sub_system_clock_1|pc8001_sub_system_clock_1_edge_to_pulse:read_request_edge_to_pulse                                                                                                                                       ;              ;
;          |pc8001_sub_system_clock_1_edge_to_pulse:write_done_edge_to_pulse|                                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_1:the_pc8001_sub_system_clock_1|pc8001_sub_system_clock_1_edge_to_pulse:write_done_edge_to_pulse                                                                                                                                         ;              ;
;          |pc8001_sub_system_clock_1_edge_to_pulse:write_request_edge_to_pulse|                                                                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_1:the_pc8001_sub_system_clock_1|pc8001_sub_system_clock_1_edge_to_pulse:write_request_edge_to_pulse                                                                                                                                      ;              ;
;          |pc8001_sub_system_clock_1_master_FSM:master_FSM|                                                                                                ; 8 (8)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_1:the_pc8001_sub_system_clock_1|pc8001_sub_system_clock_1_master_FSM:master_FSM                                                                                                                                                          ;              ;
;          |pc8001_sub_system_clock_1_slave_FSM:slave_FSM|                                                                                                  ; 9 (9)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_1:the_pc8001_sub_system_clock_1|pc8001_sub_system_clock_1_slave_FSM:slave_FSM                                                                                                                                                            ;              ;
;       |pc8001_sub_system_clock_1_in_arbitrator:the_pc8001_sub_system_clock_1_in|                                                                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_1_in_arbitrator:the_pc8001_sub_system_clock_1_in                                                                                                                                                                                         ;              ;
;       |pc8001_sub_system_clock_1_out_arbitrator:the_pc8001_sub_system_clock_1_out|                                                                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_1_out_arbitrator:the_pc8001_sub_system_clock_1_out                                                                                                                                                                                       ;              ;
;       |pc8001_sub_system_clock_2:the_pc8001_sub_system_clock_2|                                                                                           ; 62 (37)     ; 59 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (1)        ; 30 (25)           ; 30 (11)          ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_2:the_pc8001_sub_system_clock_2                                                                                                                                                                                                          ;              ;
;          |altera_std_synchronizer:the_altera_std_synchronizer1|                                                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_2:the_pc8001_sub_system_clock_2|altera_std_synchronizer:the_altera_std_synchronizer1                                                                                                                                                     ;              ;
;          |altera_std_synchronizer:the_altera_std_synchronizer2|                                                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_2:the_pc8001_sub_system_clock_2|altera_std_synchronizer:the_altera_std_synchronizer2                                                                                                                                                     ;              ;
;          |altera_std_synchronizer:the_altera_std_synchronizer3|                                                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_2:the_pc8001_sub_system_clock_2|altera_std_synchronizer:the_altera_std_synchronizer3                                                                                                                                                     ;              ;
;          |altera_std_synchronizer:the_altera_std_synchronizer|                                                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_2:the_pc8001_sub_system_clock_2|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                                                      ;              ;
;          |pc8001_sub_system_clock_2_edge_to_pulse:read_done_edge_to_pulse|                                                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_2:the_pc8001_sub_system_clock_2|pc8001_sub_system_clock_2_edge_to_pulse:read_done_edge_to_pulse                                                                                                                                          ;              ;
;          |pc8001_sub_system_clock_2_edge_to_pulse:read_request_edge_to_pulse|                                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_2:the_pc8001_sub_system_clock_2|pc8001_sub_system_clock_2_edge_to_pulse:read_request_edge_to_pulse                                                                                                                                       ;              ;
;          |pc8001_sub_system_clock_2_edge_to_pulse:write_done_edge_to_pulse|                                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_2:the_pc8001_sub_system_clock_2|pc8001_sub_system_clock_2_edge_to_pulse:write_done_edge_to_pulse                                                                                                                                         ;              ;
;          |pc8001_sub_system_clock_2_edge_to_pulse:write_request_edge_to_pulse|                                                                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_2:the_pc8001_sub_system_clock_2|pc8001_sub_system_clock_2_edge_to_pulse:write_request_edge_to_pulse                                                                                                                                      ;              ;
;          |pc8001_sub_system_clock_2_master_FSM:master_FSM|                                                                                                ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_2:the_pc8001_sub_system_clock_2|pc8001_sub_system_clock_2_master_FSM:master_FSM                                                                                                                                                          ;              ;
;          |pc8001_sub_system_clock_2_slave_FSM:slave_FSM|                                                                                                  ; 9 (9)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_2:the_pc8001_sub_system_clock_2|pc8001_sub_system_clock_2_slave_FSM:slave_FSM                                                                                                                                                            ;              ;
;       |pc8001_sub_system_clock_2_in_arbitrator:the_pc8001_sub_system_clock_2_in|                                                                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_2_in_arbitrator:the_pc8001_sub_system_clock_2_in                                                                                                                                                                                         ;              ;
;       |pc8001_sub_system_clock_3:the_pc8001_sub_system_clock_3|                                                                                           ; 44 (21)     ; 42 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (1)        ; 22 (17)           ; 20 (3)           ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_3:the_pc8001_sub_system_clock_3                                                                                                                                                                                                          ;              ;
;          |altera_std_synchronizer:the_altera_std_synchronizer1|                                                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_3:the_pc8001_sub_system_clock_3|altera_std_synchronizer:the_altera_std_synchronizer1                                                                                                                                                     ;              ;
;          |altera_std_synchronizer:the_altera_std_synchronizer2|                                                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_3:the_pc8001_sub_system_clock_3|altera_std_synchronizer:the_altera_std_synchronizer2                                                                                                                                                     ;              ;
;          |altera_std_synchronizer:the_altera_std_synchronizer3|                                                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_3:the_pc8001_sub_system_clock_3|altera_std_synchronizer:the_altera_std_synchronizer3                                                                                                                                                     ;              ;
;          |altera_std_synchronizer:the_altera_std_synchronizer|                                                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_3:the_pc8001_sub_system_clock_3|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                                                      ;              ;
;          |pc8001_sub_system_clock_3_edge_to_pulse:read_done_edge_to_pulse|                                                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_3:the_pc8001_sub_system_clock_3|pc8001_sub_system_clock_3_edge_to_pulse:read_done_edge_to_pulse                                                                                                                                          ;              ;
;          |pc8001_sub_system_clock_3_edge_to_pulse:read_request_edge_to_pulse|                                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_3:the_pc8001_sub_system_clock_3|pc8001_sub_system_clock_3_edge_to_pulse:read_request_edge_to_pulse                                                                                                                                       ;              ;
;          |pc8001_sub_system_clock_3_edge_to_pulse:write_done_edge_to_pulse|                                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_3:the_pc8001_sub_system_clock_3|pc8001_sub_system_clock_3_edge_to_pulse:write_done_edge_to_pulse                                                                                                                                         ;              ;
;          |pc8001_sub_system_clock_3_edge_to_pulse:write_request_edge_to_pulse|                                                                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_3:the_pc8001_sub_system_clock_3|pc8001_sub_system_clock_3_edge_to_pulse:write_request_edge_to_pulse                                                                                                                                      ;              ;
;          |pc8001_sub_system_clock_3_master_FSM:master_FSM|                                                                                                ; 8 (8)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_3:the_pc8001_sub_system_clock_3|pc8001_sub_system_clock_3_master_FSM:master_FSM                                                                                                                                                          ;              ;
;          |pc8001_sub_system_clock_3_slave_FSM:slave_FSM|                                                                                                  ; 9 (9)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_3:the_pc8001_sub_system_clock_3|pc8001_sub_system_clock_3_slave_FSM:slave_FSM                                                                                                                                                            ;              ;
;       |pc8001_sub_system_clock_3_in_arbitrator:the_pc8001_sub_system_clock_3_in|                                                                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_3_in_arbitrator:the_pc8001_sub_system_clock_3_in                                                                                                                                                                                         ;              ;
;       |pc8001_sub_system_clock_3_out_arbitrator:the_pc8001_sub_system_clock_3_out|                                                                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_3_out_arbitrator:the_pc8001_sub_system_clock_3_out                                                                                                                                                                                       ;              ;
;       |pc8001_sub_system_clock_4:the_pc8001_sub_system_clock_4|                                                                                           ; 62 (37)     ; 59 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (1)        ; 28 (22)           ; 32 (14)          ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_4:the_pc8001_sub_system_clock_4                                                                                                                                                                                                          ;              ;
;          |altera_std_synchronizer:the_altera_std_synchronizer1|                                                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_4:the_pc8001_sub_system_clock_4|altera_std_synchronizer:the_altera_std_synchronizer1                                                                                                                                                     ;              ;
;          |altera_std_synchronizer:the_altera_std_synchronizer2|                                                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_4:the_pc8001_sub_system_clock_4|altera_std_synchronizer:the_altera_std_synchronizer2                                                                                                                                                     ;              ;
;          |altera_std_synchronizer:the_altera_std_synchronizer3|                                                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_4:the_pc8001_sub_system_clock_4|altera_std_synchronizer:the_altera_std_synchronizer3                                                                                                                                                     ;              ;
;          |altera_std_synchronizer:the_altera_std_synchronizer|                                                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_4:the_pc8001_sub_system_clock_4|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                                                      ;              ;
;          |pc8001_sub_system_clock_4_edge_to_pulse:read_done_edge_to_pulse|                                                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_4:the_pc8001_sub_system_clock_4|pc8001_sub_system_clock_4_edge_to_pulse:read_done_edge_to_pulse                                                                                                                                          ;              ;
;          |pc8001_sub_system_clock_4_edge_to_pulse:read_request_edge_to_pulse|                                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_4:the_pc8001_sub_system_clock_4|pc8001_sub_system_clock_4_edge_to_pulse:read_request_edge_to_pulse                                                                                                                                       ;              ;
;          |pc8001_sub_system_clock_4_edge_to_pulse:write_done_edge_to_pulse|                                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_4:the_pc8001_sub_system_clock_4|pc8001_sub_system_clock_4_edge_to_pulse:write_done_edge_to_pulse                                                                                                                                         ;              ;
;          |pc8001_sub_system_clock_4_edge_to_pulse:write_request_edge_to_pulse|                                                                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_4:the_pc8001_sub_system_clock_4|pc8001_sub_system_clock_4_edge_to_pulse:write_request_edge_to_pulse                                                                                                                                      ;              ;
;          |pc8001_sub_system_clock_4_master_FSM:master_FSM|                                                                                                ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_4:the_pc8001_sub_system_clock_4|pc8001_sub_system_clock_4_master_FSM:master_FSM                                                                                                                                                          ;              ;
;          |pc8001_sub_system_clock_4_slave_FSM:slave_FSM|                                                                                                  ; 9 (9)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_4:the_pc8001_sub_system_clock_4|pc8001_sub_system_clock_4_slave_FSM:slave_FSM                                                                                                                                                            ;              ;
;       |pc8001_sub_system_clock_4_in_arbitrator:the_pc8001_sub_system_clock_4_in|                                                                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_4_in_arbitrator:the_pc8001_sub_system_clock_4_in                                                                                                                                                                                         ;              ;
;       |pc8001_sub_system_clock_5:the_pc8001_sub_system_clock_5|                                                                                           ; 38 (15)     ; 36 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (1)        ; 16 (11)           ; 20 (3)           ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_5:the_pc8001_sub_system_clock_5                                                                                                                                                                                                          ;              ;
;          |altera_std_synchronizer:the_altera_std_synchronizer1|                                                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_5:the_pc8001_sub_system_clock_5|altera_std_synchronizer:the_altera_std_synchronizer1                                                                                                                                                     ;              ;
;          |altera_std_synchronizer:the_altera_std_synchronizer2|                                                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_5:the_pc8001_sub_system_clock_5|altera_std_synchronizer:the_altera_std_synchronizer2                                                                                                                                                     ;              ;
;          |altera_std_synchronizer:the_altera_std_synchronizer3|                                                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_5:the_pc8001_sub_system_clock_5|altera_std_synchronizer:the_altera_std_synchronizer3                                                                                                                                                     ;              ;
;          |altera_std_synchronizer:the_altera_std_synchronizer|                                                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_5:the_pc8001_sub_system_clock_5|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                                                      ;              ;
;          |pc8001_sub_system_clock_5_edge_to_pulse:read_done_edge_to_pulse|                                                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_5:the_pc8001_sub_system_clock_5|pc8001_sub_system_clock_5_edge_to_pulse:read_done_edge_to_pulse                                                                                                                                          ;              ;
;          |pc8001_sub_system_clock_5_edge_to_pulse:read_request_edge_to_pulse|                                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_5:the_pc8001_sub_system_clock_5|pc8001_sub_system_clock_5_edge_to_pulse:read_request_edge_to_pulse                                                                                                                                       ;              ;
;          |pc8001_sub_system_clock_5_edge_to_pulse:write_done_edge_to_pulse|                                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_5:the_pc8001_sub_system_clock_5|pc8001_sub_system_clock_5_edge_to_pulse:write_done_edge_to_pulse                                                                                                                                         ;              ;
;          |pc8001_sub_system_clock_5_edge_to_pulse:write_request_edge_to_pulse|                                                                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_5:the_pc8001_sub_system_clock_5|pc8001_sub_system_clock_5_edge_to_pulse:write_request_edge_to_pulse                                                                                                                                      ;              ;
;          |pc8001_sub_system_clock_5_master_FSM:master_FSM|                                                                                                ; 8 (8)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_5:the_pc8001_sub_system_clock_5|pc8001_sub_system_clock_5_master_FSM:master_FSM                                                                                                                                                          ;              ;
;          |pc8001_sub_system_clock_5_slave_FSM:slave_FSM|                                                                                                  ; 9 (9)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_5:the_pc8001_sub_system_clock_5|pc8001_sub_system_clock_5_slave_FSM:slave_FSM                                                                                                                                                            ;              ;
;       |pc8001_sub_system_clock_5_in_arbitrator:the_pc8001_sub_system_clock_5_in|                                                                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_5_in_arbitrator:the_pc8001_sub_system_clock_5_in                                                                                                                                                                                         ;              ;
;       |pc8001_sub_system_clock_5_out_arbitrator:the_pc8001_sub_system_clock_5_out|                                                                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_5_out_arbitrator:the_pc8001_sub_system_clock_5_out                                                                                                                                                                                       ;              ;
;       |pc8001_sub_system_clock_6:the_pc8001_sub_system_clock_6|                                                                                           ; 159 (133)   ; 155 (132)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (1)        ; 101 (95)          ; 55 (37)          ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_6:the_pc8001_sub_system_clock_6                                                                                                                                                                                                          ;              ;
;          |altera_std_synchronizer:the_altera_std_synchronizer1|                                                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_6:the_pc8001_sub_system_clock_6|altera_std_synchronizer:the_altera_std_synchronizer1                                                                                                                                                     ;              ;
;          |altera_std_synchronizer:the_altera_std_synchronizer2|                                                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_6:the_pc8001_sub_system_clock_6|altera_std_synchronizer:the_altera_std_synchronizer2                                                                                                                                                     ;              ;
;          |altera_std_synchronizer:the_altera_std_synchronizer3|                                                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_6:the_pc8001_sub_system_clock_6|altera_std_synchronizer:the_altera_std_synchronizer3                                                                                                                                                     ;              ;
;          |altera_std_synchronizer:the_altera_std_synchronizer|                                                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_6:the_pc8001_sub_system_clock_6|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                                                      ;              ;
;          |pc8001_sub_system_clock_6_edge_to_pulse:read_done_edge_to_pulse|                                                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_6:the_pc8001_sub_system_clock_6|pc8001_sub_system_clock_6_edge_to_pulse:read_done_edge_to_pulse                                                                                                                                          ;              ;
;          |pc8001_sub_system_clock_6_edge_to_pulse:read_request_edge_to_pulse|                                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_6:the_pc8001_sub_system_clock_6|pc8001_sub_system_clock_6_edge_to_pulse:read_request_edge_to_pulse                                                                                                                                       ;              ;
;          |pc8001_sub_system_clock_6_edge_to_pulse:write_done_edge_to_pulse|                                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_6:the_pc8001_sub_system_clock_6|pc8001_sub_system_clock_6_edge_to_pulse:write_done_edge_to_pulse                                                                                                                                         ;              ;
;          |pc8001_sub_system_clock_6_edge_to_pulse:write_request_edge_to_pulse|                                                                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_6:the_pc8001_sub_system_clock_6|pc8001_sub_system_clock_6_edge_to_pulse:write_request_edge_to_pulse                                                                                                                                      ;              ;
;          |pc8001_sub_system_clock_6_master_FSM:master_FSM|                                                                                                ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_6:the_pc8001_sub_system_clock_6|pc8001_sub_system_clock_6_master_FSM:master_FSM                                                                                                                                                          ;              ;
;          |pc8001_sub_system_clock_6_slave_FSM:slave_FSM|                                                                                                  ; 9 (9)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_6:the_pc8001_sub_system_clock_6|pc8001_sub_system_clock_6_slave_FSM:slave_FSM                                                                                                                                                            ;              ;
;       |pc8001_sub_system_clock_6_in_arbitrator:the_pc8001_sub_system_clock_6_in|                                                                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_6_in_arbitrator:the_pc8001_sub_system_clock_6_in                                                                                                                                                                                         ;              ;
;       |pc8001_sub_system_clock_7:the_pc8001_sub_system_clock_7|                                                                                           ; 37 (12)     ; 34 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 14 (7)            ; 20 (5)           ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_7:the_pc8001_sub_system_clock_7                                                                                                                                                                                                          ;              ;
;          |altera_std_synchronizer:the_altera_std_synchronizer1|                                                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_7:the_pc8001_sub_system_clock_7|altera_std_synchronizer:the_altera_std_synchronizer1                                                                                                                                                     ;              ;
;          |altera_std_synchronizer:the_altera_std_synchronizer2|                                                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_7:the_pc8001_sub_system_clock_7|altera_std_synchronizer:the_altera_std_synchronizer2                                                                                                                                                     ;              ;
;          |altera_std_synchronizer:the_altera_std_synchronizer3|                                                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_7:the_pc8001_sub_system_clock_7|altera_std_synchronizer:the_altera_std_synchronizer3                                                                                                                                                     ;              ;
;          |altera_std_synchronizer:the_altera_std_synchronizer|                                                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_7:the_pc8001_sub_system_clock_7|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                                                      ;              ;
;          |pc8001_sub_system_clock_7_edge_to_pulse:read_done_edge_to_pulse|                                                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_7:the_pc8001_sub_system_clock_7|pc8001_sub_system_clock_7_edge_to_pulse:read_done_edge_to_pulse                                                                                                                                          ;              ;
;          |pc8001_sub_system_clock_7_edge_to_pulse:read_request_edge_to_pulse|                                                                             ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_7:the_pc8001_sub_system_clock_7|pc8001_sub_system_clock_7_edge_to_pulse:read_request_edge_to_pulse                                                                                                                                       ;              ;
;          |pc8001_sub_system_clock_7_edge_to_pulse:write_done_edge_to_pulse|                                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_7:the_pc8001_sub_system_clock_7|pc8001_sub_system_clock_7_edge_to_pulse:write_done_edge_to_pulse                                                                                                                                         ;              ;
;          |pc8001_sub_system_clock_7_edge_to_pulse:write_request_edge_to_pulse|                                                                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_7:the_pc8001_sub_system_clock_7|pc8001_sub_system_clock_7_edge_to_pulse:write_request_edge_to_pulse                                                                                                                                      ;              ;
;          |pc8001_sub_system_clock_7_master_FSM:master_FSM|                                                                                                ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_7:the_pc8001_sub_system_clock_7|pc8001_sub_system_clock_7_master_FSM:master_FSM                                                                                                                                                          ;              ;
;          |pc8001_sub_system_clock_7_slave_FSM:slave_FSM|                                                                                                  ; 10 (10)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 7 (7)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_7:the_pc8001_sub_system_clock_7|pc8001_sub_system_clock_7_slave_FSM:slave_FSM                                                                                                                                                            ;              ;
;       |pc8001_sub_system_clock_7_in_arbitrator:the_pc8001_sub_system_clock_7_in|                                                                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_7_in_arbitrator:the_pc8001_sub_system_clock_7_in                                                                                                                                                                                         ;              ;
;       |pc8001_sub_system_clock_8:the_pc8001_sub_system_clock_8|                                                                                           ; 131 (113)   ; 130 (112)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 79 (76)           ; 51 (36)          ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_8:the_pc8001_sub_system_clock_8                                                                                                                                                                                                          ;              ;
;          |altera_std_synchronizer:the_altera_std_synchronizer2|                                                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_8:the_pc8001_sub_system_clock_8|altera_std_synchronizer:the_altera_std_synchronizer2                                                                                                                                                     ;              ;
;          |altera_std_synchronizer:the_altera_std_synchronizer3|                                                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_8:the_pc8001_sub_system_clock_8|altera_std_synchronizer:the_altera_std_synchronizer3                                                                                                                                                     ;              ;
;          |altera_std_synchronizer:the_altera_std_synchronizer|                                                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_8:the_pc8001_sub_system_clock_8|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                                                      ;              ;
;          |pc8001_sub_system_clock_8_edge_to_pulse:read_done_edge_to_pulse|                                                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_8:the_pc8001_sub_system_clock_8|pc8001_sub_system_clock_8_edge_to_pulse:read_done_edge_to_pulse                                                                                                                                          ;              ;
;          |pc8001_sub_system_clock_8_edge_to_pulse:read_request_edge_to_pulse|                                                                             ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_8:the_pc8001_sub_system_clock_8|pc8001_sub_system_clock_8_edge_to_pulse:read_request_edge_to_pulse                                                                                                                                       ;              ;
;          |pc8001_sub_system_clock_8_edge_to_pulse:write_request_edge_to_pulse|                                                                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_8:the_pc8001_sub_system_clock_8|pc8001_sub_system_clock_8_edge_to_pulse:write_request_edge_to_pulse                                                                                                                                      ;              ;
;          |pc8001_sub_system_clock_8_master_FSM:master_FSM|                                                                                                ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_8:the_pc8001_sub_system_clock_8|pc8001_sub_system_clock_8_master_FSM:master_FSM                                                                                                                                                          ;              ;
;          |pc8001_sub_system_clock_8_slave_FSM:slave_FSM|                                                                                                  ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_8:the_pc8001_sub_system_clock_8|pc8001_sub_system_clock_8_slave_FSM:slave_FSM                                                                                                                                                            ;              ;
;       |pc8001_sub_system_clock_8_in_arbitrator:the_pc8001_sub_system_clock_8_in|                                                                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_8_in_arbitrator:the_pc8001_sub_system_clock_8_in                                                                                                                                                                                         ;              ;
;       |pc8001_sub_system_clock_8_out_arbitrator:the_pc8001_sub_system_clock_8_out|                                                                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_8_out_arbitrator:the_pc8001_sub_system_clock_8_out                                                                                                                                                                                       ;              ;
;       |pc8001_sub_system_clock_9:the_pc8001_sub_system_clock_9|                                                                                           ; 140 (113)   ; 136 (112)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (1)        ; 81 (76)           ; 55 (36)          ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_9:the_pc8001_sub_system_clock_9                                                                                                                                                                                                          ;              ;
;          |altera_std_synchronizer:the_altera_std_synchronizer1|                                                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_9:the_pc8001_sub_system_clock_9|altera_std_synchronizer:the_altera_std_synchronizer1                                                                                                                                                     ;              ;
;          |altera_std_synchronizer:the_altera_std_synchronizer2|                                                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_9:the_pc8001_sub_system_clock_9|altera_std_synchronizer:the_altera_std_synchronizer2                                                                                                                                                     ;              ;
;          |altera_std_synchronizer:the_altera_std_synchronizer3|                                                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_9:the_pc8001_sub_system_clock_9|altera_std_synchronizer:the_altera_std_synchronizer3                                                                                                                                                     ;              ;
;          |altera_std_synchronizer:the_altera_std_synchronizer|                                                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_9:the_pc8001_sub_system_clock_9|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                                                      ;              ;
;          |pc8001_sub_system_clock_9_edge_to_pulse:read_done_edge_to_pulse|                                                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_9:the_pc8001_sub_system_clock_9|pc8001_sub_system_clock_9_edge_to_pulse:read_done_edge_to_pulse                                                                                                                                          ;              ;
;          |pc8001_sub_system_clock_9_edge_to_pulse:read_request_edge_to_pulse|                                                                             ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_9:the_pc8001_sub_system_clock_9|pc8001_sub_system_clock_9_edge_to_pulse:read_request_edge_to_pulse                                                                                                                                       ;              ;
;          |pc8001_sub_system_clock_9_edge_to_pulse:write_done_edge_to_pulse|                                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_9:the_pc8001_sub_system_clock_9|pc8001_sub_system_clock_9_edge_to_pulse:write_done_edge_to_pulse                                                                                                                                         ;              ;
;          |pc8001_sub_system_clock_9_edge_to_pulse:write_request_edge_to_pulse|                                                                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_9:the_pc8001_sub_system_clock_9|pc8001_sub_system_clock_9_edge_to_pulse:write_request_edge_to_pulse                                                                                                                                      ;              ;
;          |pc8001_sub_system_clock_9_master_FSM:master_FSM|                                                                                                ; 9 (9)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_9:the_pc8001_sub_system_clock_9|pc8001_sub_system_clock_9_master_FSM:master_FSM                                                                                                                                                          ;              ;
;          |pc8001_sub_system_clock_9_slave_FSM:slave_FSM|                                                                                                  ; 11 (11)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 8 (8)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_9:the_pc8001_sub_system_clock_9|pc8001_sub_system_clock_9_slave_FSM:slave_FSM                                                                                                                                                            ;              ;
;       |pc8001_sub_system_clock_9_in_arbitrator:the_pc8001_sub_system_clock_9_in|                                                                          ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 2 (2)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_9_in_arbitrator:the_pc8001_sub_system_clock_9_in                                                                                                                                                                                         ;              ;
;       |pc8001_sub_system_clock_9_out_arbitrator:the_pc8001_sub_system_clock_9_out|                                                                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_9_out_arbitrator:the_pc8001_sub_system_clock_9_out                                                                                                                                                                                       ;              ;
;       |pc8001_sub_system_reset_clk_0_domain_synch_module:pc8001_sub_system_reset_clk_0_domain_synch|                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_reset_clk_0_domain_synch_module:pc8001_sub_system_reset_clk_0_domain_synch                                                                                                                                                                     ;              ;
;       |pc8001_sub_system_reset_pll_cpu_domain_synch_module:pc8001_sub_system_reset_pll_cpu_domain_synch|                                                  ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_reset_pll_cpu_domain_synch_module:pc8001_sub_system_reset_pll_cpu_domain_synch                                                                                                                                                                 ;              ;
;       |pc8001_sub_system_reset_pll_io_domain_synch_module:pc8001_sub_system_reset_pll_io_domain_synch|                                                    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_reset_pll_io_domain_synch_module:pc8001_sub_system_reset_pll_io_domain_synch                                                                                                                                                                   ;              ;
;       |pc8001_sub_system_reset_pll_peripheral_domain_synch_module:pc8001_sub_system_reset_pll_peripheral_domain_synch|                                    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_reset_pll_peripheral_domain_synch_module:pc8001_sub_system_reset_pll_peripheral_domain_synch                                                                                                                                                   ;              ;
;       |pc8001_sub_system_reset_pll_sdram_domain_synch_module:pc8001_sub_system_reset_pll_sdram_domain_synch|                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_reset_pll_sdram_domain_synch_module:pc8001_sub_system_reset_pll_sdram_domain_synch                                                                                                                                                             ;              ;
;       |sdram:the_sdram|                                                                                                                                   ; 346 (237)   ; 204 (118)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 139 (134)    ; 43 (2)            ; 164 (80)         ; |pc8001|pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram                                                                                                                                                                                                                                                  ;              ;
;          |sdram_input_efifo_module:the_sdram_input_efifo_module|                                                                                          ; 132 (132)   ; 86 (86)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 41 (41)           ; 86 (86)          ; |pc8001|pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module                                                                                                                                                                                            ;              ;
;       |sdram_s1_arbitrator:the_sdram_s1|                                                                                                                  ; 102 (52)    ; 34 (3)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (8)       ; 0 (0)             ; 74 (44)          ; |pc8001|pc8001_sub_system:SUB_SYSTEM|sdram_s1_arbitrator:the_sdram_s1                                                                                                                                                                                                                                 ;              ;
;          |rdv_fifo_for_pc8001_sub_system_clock_8_out_to_sdram_s1_module:rdv_fifo_for_pc8001_sub_system_clock_8_out_to_sdram_s1|                           ; 26 (26)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 20 (20)          ; |pc8001|pc8001_sub_system:SUB_SYSTEM|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_pc8001_sub_system_clock_8_out_to_sdram_s1_module:rdv_fifo_for_pc8001_sub_system_clock_8_out_to_sdram_s1                                                                                                            ;              ;
;          |rdv_fifo_for_pc8001_sub_system_clock_9_out_to_sdram_s1_module:rdv_fifo_for_pc8001_sub_system_clock_9_out_to_sdram_s1|                           ; 26 (26)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 12 (12)          ; |pc8001|pc8001_sub_system:SUB_SYSTEM|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_pc8001_sub_system_clock_9_out_to_sdram_s1_module:rdv_fifo_for_pc8001_sub_system_clock_9_out_to_sdram_s1                                                                                                            ;              ;
;       |sub_system_pll:the_sub_system_pll|                                                                                                                 ; 9 (5)       ; 6 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 7 (5)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|sub_system_pll:the_sub_system_pll                                                                                                                                                                                                                                ;              ;
;          |sub_system_pll_altpll_mqn2:sd1|                                                                                                                 ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|sub_system_pll:the_sub_system_pll|sub_system_pll_altpll_mqn2:sd1                                                                                                                                                                                                 ;              ;
;          |sub_system_pll_stdsync_sv6:stdsync2|                                                                                                            ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|sub_system_pll:the_sub_system_pll|sub_system_pll_stdsync_sv6:stdsync2                                                                                                                                                                                            ;              ;
;             |sub_system_pll_dffpipe_l2c:dffpipe3|                                                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|sub_system_pll:the_sub_system_pll|sub_system_pll_stdsync_sv6:stdsync2|sub_system_pll_dffpipe_l2c:dffpipe3                                                                                                                                                        ;              ;
;       |sysid_control_slave_arbitrator:the_sysid_control_slave|                                                                                            ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|sysid_control_slave_arbitrator:the_sysid_control_slave                                                                                                                                                                                                           ;              ;
;       |timer_0:the_timer_0|                                                                                                                               ; 150 (150)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 21 (21)           ; 99 (99)          ; |pc8001|pc8001_sub_system:SUB_SYSTEM|timer_0:the_timer_0                                                                                                                                                                                                                                              ;              ;
;       |timer_0_s1_arbitrator:the_timer_0_s1|                                                                                                              ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pc8001|pc8001_sub_system:SUB_SYSTEM|timer_0_s1_arbitrator:the_timer_0_s1                                                                                                                                                                                                                             ;              ;
;    |pll:system_clk|                                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pc8001|pll:system_clk                                                                                                                                                                                                                                                                                ;              ;
;       |altpll:altpll_component|                                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pc8001|pll:system_clk|altpll:altpll_component                                                                                                                                                                                                                                                        ;              ;
;          |pll_altpll:auto_generated|                                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pc8001|pll:system_clk|altpll:altpll_component|pll_altpll:auto_generated                                                                                                                                                                                                                              ;              ;
;    |rtc:rtc|                                                                                                                                              ; 168 (97)    ; 95 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (30)      ; 1 (1)             ; 96 (66)          ; |pc8001|rtc:rtc                                                                                                                                                                                                                                                                                       ;              ;
;       |count101:c_day0|                                                                                                                                   ; 10 (10)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 4 (4)            ; |pc8001|rtc:rtc|count101:c_day0                                                                                                                                                                                                                                                                       ;              ;
;       |count10:c_minute0|                                                                                                                                 ; 10 (10)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 4 (4)            ; |pc8001|rtc:rtc|count10:c_minute0                                                                                                                                                                                                                                                                     ;              ;
;       |count10:c_second0|                                                                                                                                 ; 10 (10)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 4 (4)            ; |pc8001|rtc:rtc|count10:c_second0                                                                                                                                                                                                                                                                     ;              ;
;       |count10c:c_hour0|                                                                                                                                  ; 9 (9)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 4 (4)            ; |pc8001|rtc:rtc|count10c:c_hour0                                                                                                                                                                                                                                                                      ;              ;
;       |count121:c_month|                                                                                                                                  ; 13 (13)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 4 (4)            ; |pc8001|rtc:rtc|count121:c_month                                                                                                                                                                                                                                                                      ;              ;
;       |count3c:c_hour1|                                                                                                                                   ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |pc8001|rtc:rtc|count3c:c_hour1                                                                                                                                                                                                                                                                       ;              ;
;       |count4c:c_day1|                                                                                                                                    ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |pc8001|rtc:rtc|count4c:c_day1                                                                                                                                                                                                                                                                        ;              ;
;       |count6:c_minute1|                                                                                                                                  ; 5 (5)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; |pc8001|rtc:rtc|count6:c_minute1                                                                                                                                                                                                                                                                      ;              ;
;       |count6:c_second1|                                                                                                                                  ; 6 (6)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 3 (3)            ; |pc8001|rtc:rtc|count6:c_second1                                                                                                                                                                                                                                                                      ;              ;
;    |sld_hub:auto_hub|                                                                                                                                     ; 209 (159)   ; 127 (98)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (61)      ; 16 (16)           ; 111 (85)         ; |pc8001|sld_hub:auto_hub                                                                                                                                                                                                                                                                              ;              ;
;       |sld_rom_sr:hub_info_reg|                                                                                                                           ; 30 (30)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 10 (10)          ; |pc8001|sld_hub:auto_hub|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                                                      ;              ;
;       |sld_shadow_jsm:shadow_jsm|                                                                                                                         ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; |pc8001|sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                                                                    ;              ;
;    |sld_signaltap:auto_signaltap_0|                                                                                                                       ; 586 (1)     ; 502 (0)                   ; 0 (0)         ; 10752       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 84 (1)       ; 287 (0)           ; 215 (0)          ; |pc8001|sld_signaltap:auto_signaltap_0                                                                                                                                                                                                                                                                ;              ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                                                                             ; 585 (167)   ; 502 (156)                 ; 0 (0)         ; 10752       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 83 (11)      ; 287 (147)         ; 215 (9)          ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                          ;              ;
;          |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                                                                                 ; 60 (58)     ; 58 (58)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 39 (39)           ; 20 (0)           ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                           ;              ;
;             |lpm_decode:wdecoder|                                                                                                                         ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                       ;              ;
;                |decode_4uf:auto_generated|                                                                                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_4uf:auto_generated                                                                                                             ;              ;
;             |lpm_mux:mux|                                                                                                                                 ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 19 (0)           ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux                                                                                                                                               ;              ;
;                |mux_nrc:auto_generated|                                                                                                                   ; 19 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 19 (19)          ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux|mux_nrc:auto_generated                                                                                                                        ;              ;
;          |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 10752       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                          ;              ;
;             |altsyncram_4t14:auto_generated|                                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 10752       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4t14:auto_generated                                                                                                                                           ;              ;
;          |lpm_shiftreg:segment_offset_config_deserialize|                                                                                                 ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 1 (1)            ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                           ;              ;
;          |lpm_shiftreg:status_register|                                                                                                                   ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                             ;              ;
;          |sld_buffer_manager:sld_buffer_manager_inst|                                                                                                     ; 92 (92)     ; 54 (54)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (37)      ; 17 (17)           ; 38 (38)          ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                               ;              ;
;          |sld_ela_control:ela_control|                                                                                                                    ; 128 (1)     ; 121 (1)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 76 (0)            ; 45 (1)           ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                              ;              ;
;             |lpm_shiftreg:trigger_config_deserialize|                                                                                                     ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                      ;              ;
;             |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|                                                      ; 105 (0)     ; 105 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 63 (0)            ; 42 (0)           ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                       ;              ;
;                |lpm_shiftreg:trigger_condition_deserialize|                                                                                               ; 63 (63)     ; 63 (63)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 42 (42)           ; 21 (21)          ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                            ;              ;
;                |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                                                                           ; 63 (0)      ; 42 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 21 (0)            ; 42 (0)           ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                        ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                                                 ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1|                                                                                ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1|                                                                                ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1|                                                                                ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1|                                                                                ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1|                                                                                ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1|                                                                                ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1|                                                                                ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1|                                                                                ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1|                                                                                ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1|                                                                                ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                                                                                 ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1|                                                                                ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                                                                                 ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|                                                                                 ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|                                                                                 ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1|                                                                                 ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1|                                                                                 ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1|                                                                                 ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1|                                                                                 ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1|                                                                                 ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1  ;              ;
;             |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                                                                               ; 18 (8)      ; 11 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 9 (0)             ; 2 (1)            ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                ;              ;
;                |lpm_shiftreg:trigger_config_deserialize|                                                                                                  ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 1 (1)            ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                        ;              ;
;          |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|                                                               ; 95 (10)     ; 79 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (10)      ; 0 (0)             ; 79 (0)           ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                         ;              ;
;             |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                                                                                   ; 7 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 5 (0)            ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                               ;              ;
;                |cntr_3fi:auto_generated|                                                                                                                  ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_3fi:auto_generated                                                       ;              ;
;             |lpm_counter:read_pointer_counter|                                                                                                            ; 9 (0)       ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                        ;              ;
;                |cntr_85j:auto_generated|                                                                                                                  ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_85j:auto_generated                                                                                ;              ;
;             |lpm_counter:status_advance_pointer_counter|                                                                                                  ; 7 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 5 (0)            ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                              ;              ;
;                |cntr_afi:auto_generated|                                                                                                                  ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_afi:auto_generated                                                                      ;              ;
;             |lpm_counter:status_read_pointer_counter|                                                                                                     ; 3 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (0)            ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                 ;              ;
;                |cntr_p1j:auto_generated|                                                                                                                  ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_p1j:auto_generated                                                                         ;              ;
;             |lpm_shiftreg:info_data_shift_out|                                                                                                            ; 19 (19)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 19 (19)          ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                        ;              ;
;             |lpm_shiftreg:ram_data_shift_out|                                                                                                             ; 21 (21)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 21 (21)          ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                         ;              ;
;             |lpm_shiftreg:status_data_shift_out|                                                                                                          ; 19 (19)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 19 (19)          ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                      ;              ;
;          |sld_rom_sr:crc_rom_sr|                                                                                                                          ; 19 (19)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 8 (8)            ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                    ;              ;
;    |ukp:ukp|                                                                                                                                              ; 139 (112)   ; 73 (56)                   ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (56)      ; 4 (4)             ; 69 (52)          ; |pc8001|ukp:ukp                                                                                                                                                                                                                                                                                       ;              ;
;       |clockgen:clockgen|                                                                                                                                 ; 27 (27)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 17 (17)          ; |pc8001|ukp:ukp|clockgen:clockgen                                                                                                                                                                                                                                                                     ;              ;
;       |ukprom:ukprom|                                                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pc8001|ukp:ukp|ukprom:ukprom                                                                                                                                                                                                                                                                         ;              ;
;          |altsyncram:WideOr7_rtl_0|                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pc8001|ukp:ukp|ukprom:ukprom|altsyncram:WideOr7_rtl_0                                                                                                                                                                                                                                                ;              ;
;             |altsyncram_ofv:auto_generated|                                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pc8001|ukp:ukp|ukprom:ukprom|altsyncram:WideOr7_rtl_0|altsyncram_ofv:auto_generated                                                                                                                                                                                                                  ;              ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                        ;
+-------------------+----------+---------------+---------------+-----------------------+----------+----------+
; Name              ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO      ; TCOE     ;
+-------------------+----------+---------------+---------------+-----------------------+----------+----------+
; vtune             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; clk_out           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ind               ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; O_FL_ADDR[0]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; O_FL_ADDR[1]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; O_FL_ADDR[2]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; O_FL_ADDR[3]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; O_FL_ADDR[4]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; O_FL_ADDR[5]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; O_FL_ADDR[6]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; O_FL_ADDR[7]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; O_FL_ADDR[8]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; O_FL_ADDR[9]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; O_FL_ADDR[10]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; O_FL_ADDR[11]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; O_FL_ADDR[12]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; O_FL_ADDR[13]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; O_FL_ADDR[14]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; O_FL_ADDR[15]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; O_FL_ADDR[16]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; O_FL_ADDR[17]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; O_FL_ADDR[18]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; O_FL_ADDR[19]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; O_FL_ADDR[20]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; O_FL_ADDR[21]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; O_FL_OE_N         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; O_FL_CE_N         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; O_VGA_R[0]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; O_VGA_R[1]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; O_VGA_R[2]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; O_VGA_R[3]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; O_VGA_G[0]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; O_VGA_G[1]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; O_VGA_G[2]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; O_VGA_G[3]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; O_VGA_B[0]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; O_VGA_B[1]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; O_VGA_B[2]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; O_VGA_B[3]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; O_VGA_HS          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; O_VGA_VS          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; O_SD_CLK          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; O_SD_CMD          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; O_SD_DAT3         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; O_EPCS_DCLK       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; O_EPCS_CSO_N      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; O_EPCS_ASDO       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; O_DRAM_ADDR[0]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; O_DRAM_ADDR[1]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; O_DRAM_ADDR[2]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; O_DRAM_ADDR[3]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; O_DRAM_ADDR[4]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; O_DRAM_ADDR[5]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; O_DRAM_ADDR[6]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; O_DRAM_ADDR[7]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; O_DRAM_ADDR[8]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; O_DRAM_ADDR[9]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; O_DRAM_ADDR[10]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; O_DRAM_ADDR[11]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; O_DRAM_BA[0]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; O_DRAM_BA[1]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; O_DRAM_CAS_N      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; O_DRAM_CKE        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; O_DRAM_CLK        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; O_DRAM_CS_N       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; O_DRAM_DQM[0]     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; O_DRAM_DQM[1]     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; O_DRAM_RAS_N      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; O_DRAM_WE_N       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; beep_out          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; motor             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; O_LED[0]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; O_LED[1]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; O_LED[2]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; O_LED[3]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; O_LED[4]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; O_LED[5]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; O_LED[6]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; O_LED[7]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; O_LED[8]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; O_LED[9]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; I_SLIDE_SWITCH[1] ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; I_SLIDE_SWITCH[2] ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; I_SLIDE_SWITCH[3] ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; I_SLIDE_SWITCH[4] ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; I_SLIDE_SWITCH[5] ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; I_SLIDE_SWITCH[6] ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; I_SLIDE_SWITCH[7] ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; I_SLIDE_SWITCH[8] ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; I_SLIDE_SWITCH[9] ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; IO_USB_DP         ; Bidir    ; --            ; (6) 2224 ps   ; --                    ; --       ; --       ;
; IO_USB_DM         ; Bidir    ; --            ; (6) 2224 ps   ; --                    ; --       ; --       ;
; IO_PS2_KBCLK      ; Bidir    ; (6) 2223 ps   ; --            ; --                    ; --       ; --       ;
; IO_PS2_KBDAT      ; Bidir    ; (6) 2223 ps   ; --            ; --                    ; --       ; --       ;
; IO_DRAM_DQ[0]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; IO_DRAM_DQ[1]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; IO_DRAM_DQ[2]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; IO_DRAM_DQ[3]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; IO_DRAM_DQ[4]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; IO_DRAM_DQ[5]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; IO_DRAM_DQ[6]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; IO_DRAM_DQ[7]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; IO_DRAM_DQ[8]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; IO_DRAM_DQ[9]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; IO_DRAM_DQ[10]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; IO_DRAM_DQ[11]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; IO_DRAM_DQ[12]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; IO_DRAM_DQ[13]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; IO_DRAM_DQ[14]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; IO_DRAM_DQ[15]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; I_FL_DQ[1]        ; Input    ; (6) 2223 ps   ; --            ; --                    ; --       ; --       ;
; I_FL_DQ[5]        ; Input    ; (6) 2223 ps   ; --            ; --                    ; --       ; --       ;
; I_FL_DQ[7]        ; Input    ; --            ; (6) 2223 ps   ; --                    ; --       ; --       ;
; I_FL_DQ[6]        ; Input    ; --            ; (6) 2223 ps   ; --                    ; --       ; --       ;
; I_FL_DQ[0]        ; Input    ; (6) 2223 ps   ; --            ; --                    ; --       ; --       ;
; I_FL_DQ[2]        ; Input    ; (6) 2223 ps   ; --            ; --                    ; --       ; --       ;
; I_FL_DQ[4]        ; Input    ; --            ; (6) 2223 ps   ; --                    ; --       ; --       ;
; I_FL_DQ[3]        ; Input    ; --            ; (6) 2223 ps   ; --                    ; --       ; --       ;
; I_CLK_50M         ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; I_nRESET          ; Input    ; --            ; (6) 2223 ps   ; --                    ; --       ; --       ;
; I_SLIDE_SWITCH[0] ; Input    ; --            ; (6) 2223 ps   ; --                    ; --       ; --       ;
; I_EPCS_DATA       ; Input    ; --            ; (6) 2223 ps   ; --                    ; --       ; --       ;
; I_SD_DAT0         ; Input    ; (6) 2223 ps   ; --            ; --                    ; --       ; --       ;
; I_SD_WP_N         ; Input    ; (6) 2223 ps   ; --            ; --                    ; --       ; --       ;
+-------------------+----------+---------------+---------------+-----------------------+----------+----------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                    ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; I_SLIDE_SWITCH[1]                                                                                                                                      ;                   ;         ;
; I_SLIDE_SWITCH[2]                                                                                                                                      ;                   ;         ;
; I_SLIDE_SWITCH[3]                                                                                                                                      ;                   ;         ;
; I_SLIDE_SWITCH[4]                                                                                                                                      ;                   ;         ;
; I_SLIDE_SWITCH[5]                                                                                                                                      ;                   ;         ;
; I_SLIDE_SWITCH[6]                                                                                                                                      ;                   ;         ;
; I_SLIDE_SWITCH[7]                                                                                                                                      ;                   ;         ;
; I_SLIDE_SWITCH[8]                                                                                                                                      ;                   ;         ;
; I_SLIDE_SWITCH[9]                                                                                                                                      ;                   ;         ;
; IO_USB_DP                                                                                                                                              ;                   ;         ;
;      - ukp:ukp|comb~1                                                                                                                                  ; 1                 ; 6       ;
; IO_USB_DM                                                                                                                                              ;                   ;         ;
;      - ukp:ukp|nak~2                                                                                                                                   ; 1                 ; 6       ;
;      - ukp:ukp|comb~1                                                                                                                                  ; 1                 ; 6       ;
;      - ukp:ukp|comb~4                                                                                                                                  ; 1                 ; 6       ;
;      - ukp:ukp|Mux0~0                                                                                                                                  ; 1                 ; 6       ;
; IO_PS2_KBCLK                                                                                                                                           ;                   ;         ;
;      - KEYBOARD:KEYBOARD|PS2:PS2|sreg[0]~feeder                                                                                                        ; 0                 ; 6       ;
; IO_PS2_KBDAT                                                                                                                                           ;                   ;         ;
;      - KEYBOARD:KEYBOARD|PS2:PS2|Selector5~0                                                                                                           ; 0                 ; 6       ;
;      - KEYBOARD:KEYBOARD|PS2:PS2|Selector0~0                                                                                                           ; 0                 ; 6       ;
;      - KEYBOARD:KEYBOARD|PS2:PS2|sft[9]~feeder                                                                                                         ; 0                 ; 6       ;
; IO_DRAM_DQ[0]                                                                                                                                          ;                   ;         ;
; IO_DRAM_DQ[1]                                                                                                                                          ;                   ;         ;
; IO_DRAM_DQ[2]                                                                                                                                          ;                   ;         ;
; IO_DRAM_DQ[3]                                                                                                                                          ;                   ;         ;
; IO_DRAM_DQ[4]                                                                                                                                          ;                   ;         ;
; IO_DRAM_DQ[5]                                                                                                                                          ;                   ;         ;
; IO_DRAM_DQ[6]                                                                                                                                          ;                   ;         ;
; IO_DRAM_DQ[7]                                                                                                                                          ;                   ;         ;
; IO_DRAM_DQ[8]                                                                                                                                          ;                   ;         ;
; IO_DRAM_DQ[9]                                                                                                                                          ;                   ;         ;
; IO_DRAM_DQ[10]                                                                                                                                         ;                   ;         ;
; IO_DRAM_DQ[11]                                                                                                                                         ;                   ;         ;
; IO_DRAM_DQ[12]                                                                                                                                         ;                   ;         ;
; IO_DRAM_DQ[13]                                                                                                                                         ;                   ;         ;
; IO_DRAM_DQ[14]                                                                                                                                         ;                   ;         ;
; IO_DRAM_DQ[15]                                                                                                                                         ;                   ;         ;
; I_FL_DQ[1]                                                                                                                                             ;                   ;         ;
;      - cpu_data_in[1]~0                                                                                                                                ; 0                 ; 6       ;
; I_FL_DQ[5]                                                                                                                                             ;                   ;         ;
;      - cpu_data_in[5]~1                                                                                                                                ; 0                 ; 6       ;
; I_FL_DQ[7]                                                                                                                                             ;                   ;         ;
;      - cpu_data_in[7]~2                                                                                                                                ; 1                 ; 6       ;
; I_FL_DQ[6]                                                                                                                                             ;                   ;         ;
;      - cpu_data_in[6]~3                                                                                                                                ; 1                 ; 6       ;
; I_FL_DQ[0]                                                                                                                                             ;                   ;         ;
;      - cpu_data_in[0]~4                                                                                                                                ; 0                 ; 6       ;
; I_FL_DQ[2]                                                                                                                                             ;                   ;         ;
;      - cpu_data_in[2]~5                                                                                                                                ; 0                 ; 6       ;
; I_FL_DQ[4]                                                                                                                                             ;                   ;         ;
;      - cpu_data_in[4]~6                                                                                                                                ; 1                 ; 6       ;
; I_FL_DQ[3]                                                                                                                                             ;                   ;         ;
;      - cpu_data_in[3]~7                                                                                                                                ; 1                 ; 6       ;
; I_CLK_50M                                                                                                                                              ;                   ;         ;
; I_nRESET                                                                                                                                               ;                   ;         ;
;      - reset1~0                                                                                                                                        ; 1                 ; 6       ;
; I_SLIDE_SWITCH[0]                                                                                                                                      ;                   ;         ;
;      - VGA:VGA|r_charactor_size                                                                                                                        ; 1                 ; 6       ;
; I_EPCS_DATA                                                                                                                                            ;                   ;         ;
;      - pc8001_sub_system:SUB_SYSTEM|epcs_flash_controller:the_epcs_flash_controller|epcs_flash_controller_sub:the_epcs_flash_controller_sub|MISO_reg~0 ; 1                 ; 6       ;
; I_SD_DAT0                                                                                                                                              ;                   ;         ;
;      - pc8001_sub_system:SUB_SYSTEM|mmc_spi:the_mmc_spi|avalonif_mmc:mmc_spi|rxddata[0]                                                                ; 0                 ; 6       ;
; I_SD_WP_N                                                                                                                                              ;                   ;         ;
;      - pc8001_sub_system:SUB_SYSTEM|mmc_spi:the_mmc_spi|avalonif_mmc:mmc_spi|mmc_wp_reg                                                                ; 0                 ; 6       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                        ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                         ; Location               ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; CONTREG_8251:CONTREG_8251|O_CONTROL_DATA[0]~0                                                                                                                                                                                                                ; LCCOMB_X24_Y7_N8       ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CONTREG_8251:CONTREG_8251|O_MCU_DATA[7]~4                                                                                                                                                                                                                    ; LCCOMB_X19_Y7_N24      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CONTREG_8251:CONTREG_8251|always7~0                                                                                                                                                                                                                          ; LCCOMB_X24_Y7_N22      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CONTREG_8251:CONTREG_8251|r_cmt_data[1]~1                                                                                                                                                                                                                    ; LCCOMB_X20_Y5_N0       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CONTREG_8251:CONTREG_8251|r_command[2]~0                                                                                                                                                                                                                     ; LCCOMB_X24_Y7_N18      ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CONTREG_8251:CONTREG_8251|r_status[2]~4                                                                                                                                                                                                                      ; LCCOMB_X20_Y5_N26      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CONTREG_8251:CONTREG_8251|w_reset                                                                                                                                                                                                                            ; LCCOMB_X20_Y7_N4       ; 34      ; Async. clear                          ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; I_CLK_50M                                                                                                                                                                                                                                                    ; PIN_G21                ; 3       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; I_CLK_50M                                                                                                                                                                                                                                                    ; PIN_G21                ; 316     ; Clock                                 ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; KEYBOARD:KEYBOARD|PS2:PS2|always3~1                                                                                                                                                                                                                          ; LCCOMB_X33_Y3_N20      ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; KEYBOARD:KEYBOARD|PS2:PS2|always9~0                                                                                                                                                                                                                          ; LCCOMB_X33_Y3_N22      ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; KEYBOARD:KEYBOARD|PS2:PS2|cur.HALT                                                                                                                                                                                                                           ; FF_X33_Y4_N31          ; 7       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; KEYBOARD:KEYBOARD|r_kb_addr[3]~11                                                                                                                                                                                                                            ; LCCOMB_X24_Y6_N30      ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; KEYBOARD:KEYBOARD|r_kb_scan_cnt[3]~3                                                                                                                                                                                                                         ; LCCOMB_X24_Y6_N28      ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; KEYBOARD:KEYBOARD|r_ps2_addr[0]                                                                                                                                                                                                                              ; FF_X30_Y4_N17          ; 122     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VGA:VGA|Equal8~2                                                                                                                                                                                                                                             ; LCCOMB_X28_Y8_N16      ; 25      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; VGA:VGA|Equal9~2                                                                                                                                                                                                                                             ; LCCOMB_X28_Y8_N4       ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; VGA:VGA|HVGEN:HVGEN|Equal0~0                                                                                                                                                                                                                                 ; LCCOMB_X28_Y8_N26      ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VGA:VGA|O_RAM_ADR[14]~36                                                                                                                                                                                                                                     ; LCCOMB_X28_Y7_N14      ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VGA:VGA|altshift_taps:r_attbuf_we_rtl_0|shift_taps_ohm:auto_generated|altsyncram_lta1:altsyncram2|ram_block5a0                                                                                                                                               ; M9K_X25_Y24_N0         ; 1       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; VGA:VGA|altshift_taps:r_attbuf_we_rtl_0|shift_taps_ohm:auto_generated|cntr_i7h:cntr3|counter_comb_bita1~0                                                                                                                                                    ; LCCOMB_X19_Y28_N14     ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VGA:VGA|altshift_taps:r_attbuf_we_rtl_0|shift_taps_ohm:auto_generated|dffe4                                                                                                                                                                                  ; FF_X19_Y28_N15         ; 1       ; Async. clear                          ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; VGA:VGA|always10~0                                                                                                                                                                                                                                           ; LCCOMB_X29_Y9_N26      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VGA:VGA|always11~6                                                                                                                                                                                                                                           ; LCCOMB_X26_Y12_N26     ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VGA:VGA|always12~0                                                                                                                                                                                                                                           ; LCCOMB_X27_Y12_N30     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VGA:VGA|always3~1                                                                                                                                                                                                                                            ; LCCOMB_X30_Y9_N8       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VGA:VGA|always9~0                                                                                                                                                                                                                                            ; LCCOMB_X29_Y9_N20      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VGA:VGA|r_atr[3]~5                                                                                                                                                                                                                                           ; LCCOMB_X29_Y20_N14     ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VGA:VGA|r_charactor_vcnt[3]~5                                                                                                                                                                                                                                ; LCCOMB_X28_Y10_N26     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VGA:VGA|r_chrline[7]~5                                                                                                                                                                                                                                       ; LCCOMB_X27_Y12_N18     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VGA:VGA|r_dma_att_adr[4]~10                                                                                                                                                                                                                                  ; LCCOMB_X26_Y24_N0      ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; VGA:VGA|r_dma_att_adr[4]~11                                                                                                                                                                                                                                  ; LCCOMB_X28_Y10_N14     ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VGA:VGA|r_dma_dst_adr[3]~23                                                                                                                                                                                                                                  ; LCCOMB_X29_Y9_N30      ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VGA:VGA|r_lpc[3]~0                                                                                                                                                                                                                                           ; LCCOMB_X28_Y10_N20     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VGA:VGA|r_port30_we                                                                                                                                                                                                                                          ; FF_X22_Y7_N25          ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VGA:VGA|r_rowbuf_we[1]                                                                                                                                                                                                                                       ; FF_X24_Y13_N13         ; 9       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; VGA:VGA|r_xcurs[6]~1                                                                                                                                                                                                                                         ; LCCOMB_X26_Y10_N8      ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VGA:VGA|r_ycurs[4]~2                                                                                                                                                                                                                                         ; LCCOMB_X22_Y7_N2       ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VGA:VGA|w_rowbuf_we                                                                                                                                                                                                                                          ; LCCOMB_X29_Y9_N22      ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; alt_ram_32kB:ram|altsyncram:altsyncram_component|altsyncram_2bj1:auto_generated|altsyncram_b1a2:altsyncram1|address_reg_a[1]~0                                                                                                                               ; LCCOMB_X24_Y11_N2      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; alt_ram_32kB:ram|altsyncram:altsyncram_component|altsyncram_2bj1:auto_generated|altsyncram_b1a2:altsyncram1|decode_dra:decode4|w_anode437w[2]~3                                                                                                              ; LCCOMB_X24_Y11_N20     ; 8       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; alt_ram_32kB:ram|altsyncram:altsyncram_component|altsyncram_2bj1:auto_generated|altsyncram_b1a2:altsyncram1|decode_dra:decode4|w_anode450w[2]~2                                                                                                              ; LCCOMB_X24_Y11_N24     ; 8       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; alt_ram_32kB:ram|altsyncram:altsyncram_component|altsyncram_2bj1:auto_generated|altsyncram_b1a2:altsyncram1|decode_dra:decode4|w_anode458w[2]~2                                                                                                              ; LCCOMB_X24_Y11_N10     ; 8       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; alt_ram_32kB:ram|altsyncram:altsyncram_component|altsyncram_2bj1:auto_generated|altsyncram_b1a2:altsyncram1|decode_dra:decode4|w_anode466w[2]~3                                                                                                              ; LCCOMB_X24_Y11_N30     ; 8       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; alt_ram_32kB:ram|altsyncram:altsyncram_component|altsyncram_2bj1:auto_generated|altsyncram_b1a2:altsyncram1|decode_dra:decode5|w_anode437w[2]                                                                                                                ; LCCOMB_X12_Y9_N16      ; 8       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; alt_ram_32kB:ram|altsyncram:altsyncram_component|altsyncram_2bj1:auto_generated|altsyncram_b1a2:altsyncram1|decode_dra:decode5|w_anode437w[2]~0                                                                                                              ; LCCOMB_X12_Y9_N30      ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; alt_ram_32kB:ram|altsyncram:altsyncram_component|altsyncram_2bj1:auto_generated|altsyncram_b1a2:altsyncram1|decode_dra:decode5|w_anode450w[2]                                                                                                                ; LCCOMB_X14_Y9_N28      ; 8       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; alt_ram_32kB:ram|altsyncram:altsyncram_component|altsyncram_2bj1:auto_generated|altsyncram_b1a2:altsyncram1|decode_dra:decode5|w_anode450w[2]~0                                                                                                              ; LCCOMB_X15_Y9_N0       ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; alt_ram_32kB:ram|altsyncram:altsyncram_component|altsyncram_2bj1:auto_generated|altsyncram_b1a2:altsyncram1|decode_dra:decode5|w_anode458w[2]                                                                                                                ; LCCOMB_X12_Y9_N12      ; 8       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; alt_ram_32kB:ram|altsyncram:altsyncram_component|altsyncram_2bj1:auto_generated|altsyncram_b1a2:altsyncram1|decode_dra:decode5|w_anode458w[2]~0                                                                                                              ; LCCOMB_X12_Y9_N10      ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; alt_ram_32kB:ram|altsyncram:altsyncram_component|altsyncram_2bj1:auto_generated|altsyncram_b1a2:altsyncram1|decode_dra:decode5|w_anode466w[2]                                                                                                                ; LCCOMB_X12_Y9_N4       ; 8       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; alt_ram_32kB:ram|altsyncram:altsyncram_component|altsyncram_2bj1:auto_generated|altsyncram_b1a2:altsyncram1|decode_dra:decode5|w_anode466w[2]~0                                                                                                              ; LCCOMB_X12_Y9_N26      ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; alt_ram_32kB:ram|altsyncram:altsyncram_component|altsyncram_2bj1:auto_generated|sld_mod_ram_rom:mgl_prim2|Equal1~0                                                                                                                                           ; LCCOMB_X14_Y9_N8       ; 6       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; alt_ram_32kB:ram|altsyncram:altsyncram_component|altsyncram_2bj1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0                                                                                                                                        ; LCCOMB_X12_Y10_N2      ; 4       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; alt_ram_32kB:ram|altsyncram:altsyncram_component|altsyncram_2bj1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~1                                                                                                                                        ; LCCOMB_X14_Y9_N30      ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; alt_ram_32kB:ram|altsyncram:altsyncram_component|altsyncram_2bj1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~4                                                                                                                                        ; LCCOMB_X14_Y9_N12      ; 15      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; alt_ram_32kB:ram|altsyncram:altsyncram_component|altsyncram_2bj1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[3]~10                                                                                                                             ; LCCOMB_X14_Y9_N6       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; alt_ram_32kB:ram|altsyncram:altsyncram_component|altsyncram_2bj1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[0]~3                                                                                    ; LCCOMB_X14_Y10_N20     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; alt_ram_32kB:ram|altsyncram:altsyncram_component|altsyncram_2bj1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]~14                                                                              ; LCCOMB_X14_Y10_N16     ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; alt_ram_32kB:ram|altsyncram:altsyncram_component|altsyncram_2bj1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]~19                                                                              ; LCCOMB_X14_Y10_N14     ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                 ; JTAG_X1_Y15_N0         ; 503     ; Clock                                 ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                 ; JTAG_X1_Y15_N0         ; 23      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; always3~0                                                                                                                                                                                                                                                    ; LCCOMB_X24_Y10_N30     ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; always6~0                                                                                                                                                                                                                                                    ; LCCOMB_X24_Y5_N16      ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cin[3]~0                                                                                                                                                                                                                                                     ; LCCOMB_X24_Y5_N20      ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fz80:Z80|load_adrl                                                                                                                                                                                                                                           ; LCCOMB_X35_Y16_N30     ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; fz80:Z80|load_data~4                                                                                                                                                                                                                                         ; LCCOMB_X32_Y14_N2      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fz80:Z80|load_h~3                                                                                                                                                                                                                                            ; LCCOMB_X36_Y13_N20     ; 33      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; fz80:Z80|load_l~3                                                                                                                                                                                                                                            ; LCCOMB_X36_Y13_N28     ; 33      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; fz80:Z80|load_r~0                                                                                                                                                                                                                                            ; LCCOMB_X32_Y14_N28     ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; fz80:Z80|reg_2:reg_adrh|q[0]~10                                                                                                                                                                                                                              ; LCCOMB_X31_Y18_N30     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fz80:Z80|reg_2:reg_adrl|q[6]~8                                                                                                                                                                                                                               ; LCCOMB_X35_Y16_N2      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fz80:Z80|reg_2s:reg_sph|q[3]~1                                                                                                                                                                                                                               ; LCCOMB_X35_Y18_N28     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fz80:Z80|reg_2s:reg_spl|q[6]~6                                                                                                                                                                                                                               ; LCCOMB_X35_Y18_N4      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fz80:Z80|reg_a:reg_a|q0[3]~16                                                                                                                                                                                                                                ; LCCOMB_X31_Y14_N28     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fz80:Z80|reg_a:reg_a|q1[0]~2                                                                                                                                                                                                                                 ; LCCOMB_X31_Y14_N22     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fz80:Z80|reg_dual2:reg_b|q0[1]~1                                                                                                                                                                                                                             ; LCCOMB_X33_Y18_N14     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fz80:Z80|reg_dual2:reg_b|q1[7]~0                                                                                                                                                                                                                             ; LCCOMB_X33_Y18_N28     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fz80:Z80|reg_dual2:reg_c|q0[1]~2                                                                                                                                                                                                                             ; LCCOMB_X37_Y16_N6      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fz80:Z80|reg_dual2:reg_c|q1[0]~0                                                                                                                                                                                                                             ; LCCOMB_X37_Y16_N12     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fz80:Z80|reg_dual2:reg_d|q0[6]~2                                                                                                                                                                                                                             ; LCCOMB_X32_Y20_N28     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fz80:Z80|reg_dual2:reg_d|q1[5]~0                                                                                                                                                                                                                             ; LCCOMB_X32_Y20_N26     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fz80:Z80|reg_dual2:reg_e|q0[0]~2                                                                                                                                                                                                                             ; LCCOMB_X36_Y19_N12     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fz80:Z80|reg_dual2:reg_e|q1[2]~0                                                                                                                                                                                                                             ; LCCOMB_X36_Y19_N10     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fz80:Z80|reg_f:reg_f|q0[0]~28                                                                                                                                                                                                                                ; LCCOMB_X30_Y12_N14     ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fz80:Z80|reg_f:reg_f|q1[6]~2                                                                                                                                                                                                                                 ; LCCOMB_X30_Y12_N28     ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fz80:Z80|reg_quad3:reg_h|q0[2]~9                                                                                                                                                                                                                             ; LCCOMB_X35_Y20_N28     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fz80:Z80|reg_quad3:reg_h|q1[2]~8                                                                                                                                                                                                                             ; LCCOMB_X35_Y20_N10     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fz80:Z80|reg_quad3:reg_h|qx[3]~2                                                                                                                                                                                                                             ; LCCOMB_X35_Y20_N0      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fz80:Z80|reg_quad3:reg_h|qy[1]~0                                                                                                                                                                                                                             ; LCCOMB_X36_Y16_N6      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fz80:Z80|reg_quad3:reg_l|q0[2]~10                                                                                                                                                                                                                            ; LCCOMB_X37_Y17_N2      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fz80:Z80|reg_quad3:reg_l|q1[7]~9                                                                                                                                                                                                                             ; LCCOMB_X36_Y18_N4      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fz80:Z80|reg_quad3:reg_l|qx[7]~2                                                                                                                                                                                                                             ; LCCOMB_X37_Y18_N0      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fz80:Z80|reg_quad3:reg_l|qy[7]~0                                                                                                                                                                                                                             ; LCCOMB_X37_Y18_N2      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fz80:Z80|reg_simplec:reg_i|q[4]~16                                                                                                                                                                                                                           ; LCCOMB_X35_Y12_N8      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fz80:Z80|seq:seq|busack                                                                                                                                                                                                                                      ; FF_X35_Y12_N25         ; 39      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; fz80:Z80|seq:seq|ifd~2                                                                                                                                                                                                                                       ; LCCOMB_X36_Y11_N0      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fz80:Z80|seq:seq|s_if                                                                                                                                                                                                                                        ; LCCOMB_X32_Y11_N22     ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fz80:Z80|seq:seq|start                                                                                                                                                                                                                                       ; FF_X30_Y21_N19         ; 13      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; fz80:Z80|seq:seq|state~74                                                                                                                                                                                                                                    ; LCCOMB_X33_Y10_N24     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|cmt_dout:the_cmt_dout|always0~0                                                                                                                                                                                                 ; LCCOMB_X12_Y20_N26     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|cmt_gpio_out:the_cmt_gpio_out|always0~0                                                                                                                                                                                         ; LCCOMB_X14_Y19_N28     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|epcs_flash_controller:the_epcs_flash_controller|epcs_flash_controller_sub:the_epcs_flash_controller_sub|always11~0                                                                                                              ; LCCOMB_X27_Y25_N0      ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|epcs_flash_controller:the_epcs_flash_controller|epcs_flash_controller_sub:the_epcs_flash_controller_sub|always6~0                                                                                                               ; LCCOMB_X27_Y19_N8      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|epcs_flash_controller:the_epcs_flash_controller|epcs_flash_controller_sub:the_epcs_flash_controller_sub|control_wr_strobe                                                                                                       ; LCCOMB_X27_Y20_N12     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|epcs_flash_controller:the_epcs_flash_controller|epcs_flash_controller_sub:the_epcs_flash_controller_sub|endofpacketvalue_wr_strobe                                                                                              ; LCCOMB_X27_Y20_N6      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|epcs_flash_controller:the_epcs_flash_controller|epcs_flash_controller_sub:the_epcs_flash_controller_sub|shift_reg[0]~1                                                                                                          ; LCCOMB_X27_Y20_N2      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|epcs_flash_controller:the_epcs_flash_controller|epcs_flash_controller_sub:the_epcs_flash_controller_sub|slaveselect_wr_strobe                                                                                                   ; LCCOMB_X27_Y20_N0      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|epcs_flash_controller:the_epcs_flash_controller|epcs_flash_controller_sub:the_epcs_flash_controller_sub|transmitting~0                                                                                                          ; LCCOMB_X27_Y25_N2      ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|epcs_flash_controller:the_epcs_flash_controller|epcs_flash_controller_sub:the_epcs_flash_controller_sub|write_tx_holding                                                                                                        ; LCCOMB_X27_Y20_N20     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|gpio0:the_gpio0|always0~0                                                                                                                                                                                                       ; LCCOMB_X10_Y18_N30     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|r_ena~0                                                                                                                                                   ; LCCOMB_X11_Y15_N8      ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                             ; LCCOMB_X8_Y13_N18      ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|wdata[2]~0                                                                                                                                                ; LCCOMB_X8_Y13_N4       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|write_stalled~1                                                                                                                                           ; LCCOMB_X8_Y13_N26      ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|jtag_uart:the_jtag_uart|fifo_wr                                                                                                                                                                                                 ; FF_X20_Y15_N27         ; 15      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|jtag_uart:the_jtag_uart|ien_AF~0                                                                                                                                                                                                ; LCCOMB_X22_Y21_N28     ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                      ; LCCOMB_X14_Y18_N14     ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                      ; LCCOMB_X12_Y15_N0      ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|jtag_uart:the_jtag_uart|r_val~0                                                                                                                                                                                                 ; LCCOMB_X11_Y15_N30     ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|jtag_uart:the_jtag_uart|rvalid~0                                                                                                                                                                                                ; LCCOMB_X14_Y18_N22     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|jtag_uart:the_jtag_uart|wr_rfifo                                                                                                                                                                                                ; LCCOMB_X14_Y18_N20     ; 13      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|mmc_spi:the_mmc_spi|avalonif_mmc:mmc_spi|always0~0                                                                                                                                                                              ; LCCOMB_X23_Y14_N28     ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|mmc_spi:the_mmc_spi|avalonif_mmc:mmc_spi|bitcount[7]~11                                                                                                                                                                         ; LCCOMB_X17_Y13_N16     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|mmc_spi:the_mmc_spi|avalonif_mmc:mmc_spi|divcount[0]~10                                                                                                                                                                         ; LCCOMB_X15_Y13_N28     ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|mmc_spi:the_mmc_spi|avalonif_mmc:mmc_spi|divcount[7]~11                                                                                                                                                                         ; LCCOMB_X16_Y13_N22     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|mmc_spi:the_mmc_spi|avalonif_mmc:mmc_spi|divref_reg[7]~0                                                                                                                                                                        ; LCCOMB_X21_Y13_N4      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|mmc_spi:the_mmc_spi|avalonif_mmc:mmc_spi|frc_reg[6]~98                                                                                                                                                                          ; LCCOMB_X23_Y14_N6      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|mmc_spi:the_mmc_spi|avalonif_mmc:mmc_spi|ncs_reg~0                                                                                                                                                                              ; LCCOMB_X21_Y13_N20     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|mmc_spi:the_mmc_spi|avalonif_mmc:mmc_spi|readdata[2]~0                                                                                                                                                                          ; LCCOMB_X23_Y14_N8      ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|mmc_spi:the_mmc_spi|avalonif_mmc:mmc_spi|rxddata[2]~1                                                                                                                                                                           ; LCCOMB_X16_Y13_N20     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|mmc_spi:the_mmc_spi|avalonif_mmc:mmc_spi|state.SDI                                                                                                                                                                              ; FF_X16_Y13_N31         ; 13      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|mmc_spi:the_mmc_spi|avalonif_mmc:mmc_spi|txddata[7]~0                                                                                                                                                                           ; LCCOMB_X17_Y13_N22     ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|D_iw[4]                                                                                                                                                                                                         ; FF_X23_Y15_N17         ; 40      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|E_alu_result~16                                                                                                                                                                                                 ; LCCOMB_X26_Y18_N16     ; 52      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|E_new_inst                                                                                                                                                                                                      ; FF_X21_Y17_N1          ; 42      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|E_valid                                                                                                                                                                                                         ; FF_X16_Y19_N5          ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|F_pc_sel_nxt.10~0                                                                                                                                                                                               ; LCCOMB_X16_Y22_N26     ; 20      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|F_valid                                                                                                                                                                                                         ; LCCOMB_X23_Y20_N18     ; 34      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|R_ctrl_hi_imm16                                                                                                                                                                                                 ; FF_X23_Y20_N21         ; 17      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|R_ctrl_shift_rot                                                                                                                                                                                                ; FF_X19_Y17_N23         ; 27      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|R_src1~21                                                                                                                                                                                                       ; LCCOMB_X21_Y17_N14     ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|R_src2_hi~0                                                                                                                                                                                                     ; LCCOMB_X20_Y16_N8      ; 15      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|W_ienable_reg_nxt~0                                                                                                                                                                                             ; LCCOMB_X22_Y16_N26     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|W_rf_wren                                                                                                                                                                                                       ; LCCOMB_X15_Y14_N0      ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|W_status_reg_pie_inst_nxt~0                                                                                                                                                                                     ; LCCOMB_X16_Y22_N24     ; 20      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|W_valid                                                                                                                                                                                                         ; FF_X16_Y19_N27         ; 25      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|av_ld_byte0_data[6]~0                                                                                                                                                                                           ; LCCOMB_X23_Y19_N2      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|av_ld_byte1_data_en~0                                                                                                                                                                                           ; LCCOMB_X24_Y19_N12     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|av_ld_rshift8~1                                                                                                                                                                                                 ; LCCOMB_X23_Y19_N24     ; 36      ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|nios2_nios2_oci:the_nios2_nios2_oci|nios2_jtag_debug_module_wrapper:the_nios2_jtag_debug_module_wrapper|nios2_jtag_debug_module_sysclk:the_nios2_jtag_debug_module_sysclk|jxuir                                 ; FF_X14_Y12_N15         ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|nios2_nios2_oci:the_nios2_nios2_oci|nios2_jtag_debug_module_wrapper:the_nios2_jtag_debug_module_wrapper|nios2_jtag_debug_module_sysclk:the_nios2_jtag_debug_module_sysclk|take_action_ocimem_a                  ; LCCOMB_X11_Y14_N0      ; 15      ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|nios2_nios2_oci:the_nios2_nios2_oci|nios2_jtag_debug_module_wrapper:the_nios2_jtag_debug_module_wrapper|nios2_jtag_debug_module_sysclk:the_nios2_jtag_debug_module_sysclk|take_action_ocimem_a~0                ; LCCOMB_X14_Y12_N10     ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|nios2_nios2_oci:the_nios2_nios2_oci|nios2_jtag_debug_module_wrapper:the_nios2_jtag_debug_module_wrapper|nios2_jtag_debug_module_sysclk:the_nios2_jtag_debug_module_sysclk|take_action_ocimem_b                  ; LCCOMB_X15_Y12_N18     ; 34      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|nios2_nios2_oci:the_nios2_nios2_oci|nios2_jtag_debug_module_wrapper:the_nios2_jtag_debug_module_wrapper|nios2_jtag_debug_module_sysclk:the_nios2_jtag_debug_module_sysclk|take_no_action_break_a~0              ; LCCOMB_X15_Y12_N24     ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|nios2_nios2_oci:the_nios2_nios2_oci|nios2_jtag_debug_module_wrapper:the_nios2_jtag_debug_module_wrapper|nios2_jtag_debug_module_sysclk:the_nios2_jtag_debug_module_sysclk|update_jdo_strobe                     ; FF_X14_Y12_N5          ; 39      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|nios2_nios2_oci:the_nios2_nios2_oci|nios2_jtag_debug_module_wrapper:the_nios2_jtag_debug_module_wrapper|nios2_jtag_debug_module_tck:the_nios2_jtag_debug_module_tck|sr[32]~21                                   ; LCCOMB_X11_Y12_N22     ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|nios2_nios2_oci:the_nios2_nios2_oci|nios2_jtag_debug_module_wrapper:the_nios2_jtag_debug_module_wrapper|nios2_jtag_debug_module_tck:the_nios2_jtag_debug_module_tck|sr[37]~28                                   ; LCCOMB_X11_Y12_N4      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|nios2_nios2_oci:the_nios2_nios2_oci|nios2_jtag_debug_module_wrapper:the_nios2_jtag_debug_module_wrapper|nios2_jtag_debug_module_tck:the_nios2_jtag_debug_module_tck|sr[5]~13                                    ; LCCOMB_X12_Y9_N24      ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|nios2_nios2_oci:the_nios2_nios2_oci|nios2_jtag_debug_module_wrapper:the_nios2_jtag_debug_module_wrapper|sld_virtual_jtag_basic:nios2_jtag_debug_module_phy|virtual_state_sdr~0                                  ; LCCOMB_X12_Y9_N14      ; 39      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|nios2_nios2_oci:the_nios2_nios2_oci|nios2_jtag_debug_module_wrapper:the_nios2_jtag_debug_module_wrapper|sld_virtual_jtag_basic:nios2_jtag_debug_module_phy|virtual_state_uir~0                                  ; LCCOMB_X14_Y12_N22     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|nios2_nios2_oci:the_nios2_nios2_oci|nios2_nios2_avalon_reg:the_nios2_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                           ; LCCOMB_X19_Y14_N4      ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|nios2_nios2_oci:the_nios2_nios2_oci|nios2_nios2_ocimem:the_nios2_nios2_ocimem|MonDReg[0]~9                                                                                                                      ; LCCOMB_X14_Y12_N26     ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|nios2_nios2_oci:the_nios2_nios2_oci|nios2_nios2_ocimem:the_nios2_nios2_ocimem|MonDReg[23]~14                                                                                                                    ; LCCOMB_X14_Y12_N24     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|nios2_nios2_oci:the_nios2_nios2_oci|nios2_nios2_ocimem:the_nios2_nios2_ocimem|MonWr                                                                                                                             ; FF_X14_Y12_N1          ; 3       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|nios2_nios2_oci:the_nios2_nios2_oci|nios2_nios2_ocimem:the_nios2_nios2_ocimem|comb~3                                                                                                                            ; LCCOMB_X14_Y16_N14     ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|nios2_data_master_arbitrator:the_nios2_data_master|always3~0                                                                                                                                                                    ; LCCOMB_X21_Y23_N6      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|nios2_instruction_master_arbitrator:the_nios2_instruction_master|always0~0                                                                                                                                                      ; LCCOMB_X19_Y23_N2      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_0:the_pc8001_sub_system_clock_0|always0~0                                                                                                                                                               ; LCCOMB_X10_Y18_N14     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_2:the_pc8001_sub_system_clock_2|always0~0                                                                                                                                                               ; LCCOMB_X12_Y20_N0      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_3:the_pc8001_sub_system_clock_3|always0~0                                                                                                                                                               ; LCCOMB_X12_Y19_N30     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_4:the_pc8001_sub_system_clock_4|always0~0                                                                                                                                                               ; LCCOMB_X14_Y19_N18     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_5:the_pc8001_sub_system_clock_5|always0~0                                                                                                                                                               ; LCCOMB_X21_Y11_N0      ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_6:the_pc8001_sub_system_clock_6|always0~0                                                                                                                                                               ; LCCOMB_X21_Y25_N4      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_7:the_pc8001_sub_system_clock_7|pc8001_sub_system_clock_7_master_FSM:master_FSM|master_read                                                                                                             ; FF_X15_Y11_N25         ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_8:the_pc8001_sub_system_clock_8|always0~2                                                                                                                                                               ; LCCOMB_X9_Y23_N14      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_9:the_pc8001_sub_system_clock_9|always0~2                                                                                                                                                               ; LCCOMB_X9_Y24_N30      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_reset_clk_0_domain_synch_module:pc8001_sub_system_reset_clk_0_domain_synch|data_out                                                                                                                           ; FF_X1_Y14_N17          ; 22      ; Async. clear                          ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_reset_pll_cpu_domain_synch_module:pc8001_sub_system_reset_pll_cpu_domain_synch|data_out                                                                                                                       ; FF_X15_Y14_N1          ; 1065    ; Async. clear                          ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_reset_pll_io_domain_synch_module:pc8001_sub_system_reset_pll_io_domain_synch|data_out                                                                                                                         ; FF_X21_Y1_N25          ; 183     ; Async. clear                          ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_reset_pll_peripheral_domain_synch_module:pc8001_sub_system_reset_pll_peripheral_domain_synch|data_out                                                                                                         ; FF_X16_Y13_N23         ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_reset_pll_peripheral_domain_synch_module:pc8001_sub_system_reset_pll_peripheral_domain_synch|data_out                                                                                                         ; FF_X16_Y13_N23         ; 129     ; Async. clear                          ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_reset_pll_sdram_domain_synch_module:pc8001_sub_system_reset_pll_sdram_domain_synch|data_out                                                                                                                   ; FF_X8_Y26_N5           ; 316     ; Async. clear, Async. load             ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_reset_pll_sdram_domain_synch_module:pc8001_sub_system_reset_pll_sdram_domain_synch|data_out                                                                                                                   ; FF_X8_Y26_N5           ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|reset_n_sources~0                                                                                                                                                                                                               ; LCCOMB_X15_Y14_N18     ; 10      ; Async. clear                          ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|Selector27~6                                                                                                                                                                                                    ; LCCOMB_X10_Y26_N2      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|Selector34~2                                                                                                                                                                                                    ; LCCOMB_X9_Y26_N20      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|WideOr16~0                                                                                                                                                                                                      ; LCCOMB_X11_Y27_N30     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|active_rnw~1                                                                                                                                                                                                    ; LCCOMB_X8_Y26_N4       ; 41      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|f_select                                                                                                                                                                                                        ; LCCOMB_X10_Y25_N20     ; 24      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|m_addr[2]~4                                                                                                                                                                                                     ; LCCOMB_X8_Y28_N30      ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|m_state.000000010                                                                                                                                                                                               ; FF_X8_Y26_N9           ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|m_state.000010000                                                                                                                                                                                               ; FF_X10_Y26_N11         ; 59      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|m_state.001000000                                                                                                                                                                                               ; FF_X9_Y25_N1           ; 20      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|oe                                                                                                                                                                                                              ; DDIOOECELL_X16_Y29_N5  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|oe~_Duplicate_1                                                                                                                                                                                                 ; DDIOOECELL_X9_Y29_N19  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|oe~_Duplicate_10                                                                                                                                                                                                ; DDIOOECELL_X16_Y29_N33 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|oe~_Duplicate_11                                                                                                                                                                                                ; DDIOOECELL_X14_Y29_N12 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|oe~_Duplicate_12                                                                                                                                                                                                ; DDIOOECELL_X16_Y29_N26 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|oe~_Duplicate_13                                                                                                                                                                                                ; DDIOOECELL_X16_Y29_N19 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|oe~_Duplicate_14                                                                                                                                                                                                ; DDIOOECELL_X16_Y29_N12 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|oe~_Duplicate_15                                                                                                                                                                                                ; DDIOOECELL_X7_Y29_N33  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|oe~_Duplicate_2                                                                                                                                                                                                 ; DDIOOECELL_X9_Y29_N33  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|oe~_Duplicate_3                                                                                                                                                                                                 ; DDIOOECELL_X11_Y29_N33 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|oe~_Duplicate_4                                                                                                                                                                                                 ; DDIOOECELL_X7_Y29_N26  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|oe~_Duplicate_5                                                                                                                                                                                                 ; DDIOOECELL_X9_Y29_N26  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|oe~_Duplicate_6                                                                                                                                                                                                 ; DDIOOECELL_X7_Y29_N5   ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|oe~_Duplicate_7                                                                                                                                                                                                 ; DDIOOECELL_X5_Y29_N26  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|oe~_Duplicate_8                                                                                                                                                                                                 ; DDIOOECELL_X14_Y29_N26 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|oe~_Duplicate_9                                                                                                                                                                                                 ; DDIOOECELL_X14_Y29_N5  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|entry_0[40]~0                                                                                                                                             ; LCCOMB_X10_Y25_N14     ; 41      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|entry_1[40]~0                                                                                                                                             ; LCCOMB_X10_Y25_N28     ; 41      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_pc8001_sub_system_clock_8_out_to_sdram_s1_module:rdv_fifo_for_pc8001_sub_system_clock_8_out_to_sdram_s1|always1~0                                                                 ; LCCOMB_X9_Y27_N18      ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_pc8001_sub_system_clock_9_out_to_sdram_s1_module:rdv_fifo_for_pc8001_sub_system_clock_9_out_to_sdram_s1|always0~0                                                                 ; LCCOMB_X9_Y27_N30      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_pc8001_sub_system_clock_9_out_to_sdram_s1_module:rdv_fifo_for_pc8001_sub_system_clock_9_out_to_sdram_s1|always10~0                                                                ; LCCOMB_X9_Y27_N8       ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_pc8001_sub_system_clock_9_out_to_sdram_s1_module:rdv_fifo_for_pc8001_sub_system_clock_9_out_to_sdram_s1|always12~0                                                                ; LCCOMB_X9_Y24_N12      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_pc8001_sub_system_clock_9_out_to_sdram_s1_module:rdv_fifo_for_pc8001_sub_system_clock_9_out_to_sdram_s1|always15~0                                                                ; LCCOMB_X9_Y24_N2       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_pc8001_sub_system_clock_9_out_to_sdram_s1_module:rdv_fifo_for_pc8001_sub_system_clock_9_out_to_sdram_s1|always2~0                                                                 ; LCCOMB_X9_Y27_N28      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_pc8001_sub_system_clock_9_out_to_sdram_s1_module:rdv_fifo_for_pc8001_sub_system_clock_9_out_to_sdram_s1|always4~0                                                                 ; LCCOMB_X9_Y27_N16      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_pc8001_sub_system_clock_9_out_to_sdram_s1_module:rdv_fifo_for_pc8001_sub_system_clock_9_out_to_sdram_s1|always6~0                                                                 ; LCCOMB_X9_Y27_N12      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_pc8001_sub_system_clock_9_out_to_sdram_s1_module:rdv_fifo_for_pc8001_sub_system_clock_9_out_to_sdram_s1|always8~0                                                                 ; LCCOMB_X9_Y27_N24      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|sub_system_pll:the_sub_system_pll|prev_reset                                                                                                                                                                                    ; FF_X15_Y11_N17         ; 2       ; Async. clear                          ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|sub_system_pll:the_sub_system_pll|sub_system_pll_altpll_mqn2:sd1|wire_pll7_clk[0]                                                                                                                                               ; PLL_2                  ; 1205    ; Clock                                 ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|sub_system_pll:the_sub_system_pll|sub_system_pll_altpll_mqn2:sd1|wire_pll7_clk[1]                                                                                                                                               ; PLL_2                  ; 446     ; Clock                                 ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|sub_system_pll:the_sub_system_pll|sub_system_pll_altpll_mqn2:sd1|wire_pll7_clk[2]                                                                                                                                               ; PLL_2                  ; 185     ; Clock                                 ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|sub_system_pll:the_sub_system_pll|sub_system_pll_altpll_mqn2:sd1|wire_pll7_clk[3]                                                                                                                                               ; PLL_2                  ; 164     ; Clock                                 ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|sub_system_pll:the_sub_system_pll|sub_system_pll_altpll_mqn2:sd1|wire_pll7_locked                                                                                                                                               ; PLL_2                  ; 2       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|timer_0:the_timer_0|always0~0                                                                                                                                                                                                   ; LCCOMB_X23_Y7_N18      ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|timer_0:the_timer_0|always0~1                                                                                                                                                                                                   ; LCCOMB_X23_Y7_N4       ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|timer_0:the_timer_0|control_wr_strobe                                                                                                                                                                                           ; LCCOMB_X24_Y8_N26      ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|timer_0:the_timer_0|period_h_wr_strobe                                                                                                                                                                                          ; LCCOMB_X24_Y8_N4       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|timer_0:the_timer_0|period_l_wr_strobe                                                                                                                                                                                          ; LCCOMB_X24_Y8_N30      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|timer_0:the_timer_0|snap_strobe~0                                                                                                                                                                                               ; LCCOMB_X23_Y7_N30      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pll:system_clk|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[2]                                                                                                                                                                            ; PLL_4                  ; 849     ; Clock                                 ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; reset                                                                                                                                                                                                                                                        ; LCCOMB_X20_Y7_N10      ; 56      ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; reset                                                                                                                                                                                                                                                        ; LCCOMB_X20_Y7_N10      ; 309     ; Async. clear                          ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; rtc:rtc|count101:c_day0|q[3]~0                                                                                                                                                                                                                               ; LCCOMB_X20_Y10_N14     ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rtc:rtc|count10:c_minute0|q[2]~0                                                                                                                                                                                                                             ; LCCOMB_X20_Y8_N26      ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rtc:rtc|count10:c_minute0|q~1                                                                                                                                                                                                                                ; LCCOMB_X20_Y8_N4       ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rtc:rtc|count10:c_second0|q[2]~2                                                                                                                                                                                                                             ; LCCOMB_X4_Y5_N8        ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rtc:rtc|count10:c_second0|q~0                                                                                                                                                                                                                                ; LCCOMB_X17_Y8_N10      ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rtc:rtc|count10c:c_hour0|q[0]~0                                                                                                                                                                                                                              ; LCCOMB_X20_Y10_N18     ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rtc:rtc|count121:c_month|q[0]~3                                                                                                                                                                                                                              ; LCCOMB_X22_Y10_N6      ; 3       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; rtc:rtc|sr[14]~1                                                                                                                                                                                                                                             ; LCCOMB_X23_Y10_N8      ; 40      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|clr_reg                                                                                                                                                                                                                                     ; FF_X12_Y9_N9           ; 124     ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[1][0]                                                                                                                                                                                                                               ; FF_X10_Y9_N1           ; 19      ; Async. clear, Sync. load              ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[1][0]~3                                                                                                                                                                                                                             ; LCCOMB_X10_Y9_N16      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[1][3]                                                                                                                                                                                                                               ; FF_X10_Y9_N27          ; 9       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[2][0]~12                                                                                                                                                                                                                            ; LCCOMB_X10_Y9_N10      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[3][0]~21                                                                                                                                                                                                                            ; LCCOMB_X10_Y9_N28      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[4][0]~30                                                                                                                                                                                                                            ; LCCOMB_X10_Y9_N30      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[4][4]                                                                                                                                                                                                                               ; FF_X8_Y9_N17           ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[4][7]                                                                                                                                                                                                                               ; FF_X8_Y9_N23           ; 26      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irsr_reg[0]~11                                                                                                                                                                                                                              ; LCCOMB_X12_Y9_N22      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irsr_reg[9]~0                                                                                                                                                                                                                               ; LCCOMB_X10_Y8_N26      ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|node_ena~4                                                                                                                                                                                                                                  ; LCCOMB_X9_Y8_N20       ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|shadow_irf_reg[1][0]~3                                                                                                                                                                                                                      ; LCCOMB_X9_Y9_N16       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|shadow_irf_reg[2][0]~12                                                                                                                                                                                                                     ; LCCOMB_X9_Y9_N26       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|shadow_irf_reg[3][0]~21                                                                                                                                                                                                                     ; LCCOMB_X9_Y9_N12       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|shadow_irf_reg[4][0]~30                                                                                                                                                                                                                     ; LCCOMB_X9_Y9_N30       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]~7                                                                                                                                                                                                        ; LCCOMB_X9_Y14_N14      ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[0]~11                                                                                                                                                                                                  ; LCCOMB_X8_Y14_N4       ; 6       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[0]~12                                                                                                                                                                                                  ; LCCOMB_X9_Y14_N28      ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                          ; FF_X9_Y8_N27           ; 15      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                         ; FF_X14_Y8_N9           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                          ; FF_X9_Y8_N31           ; 79      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                          ; FF_X11_Y8_N25          ; 64      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                          ; FF_X11_Y8_N21          ; 18      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                                   ; LCCOMB_X9_Y8_N28       ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                                                                                                                                         ; FF_X12_Y8_N1           ; 39      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_4uf:auto_generated|eq_node[0]~1                                                               ; LCCOMB_X8_Y6_N28       ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_4uf:auto_generated|eq_node[1]~0                                                               ; LCCOMB_X8_Y6_N10       ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                             ; FF_X8_Y6_N1            ; 5       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|collect_data                                                                                                                                                                            ; LCCOMB_X7_Y7_N28       ; 25      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|reset_all                                                                                                                                                                               ; FF_X7_Y10_N9           ; 202     ; Async. clear                          ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~4                                                                                                                          ; LCCOMB_X7_Y7_N30       ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                           ; LCCOMB_X7_Y7_N20       ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~1                                                                                               ; LCCOMB_X5_Y9_N30       ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                     ; LCCOMB_X7_Y9_N12       ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_3fi:auto_generated|counter_reg_bit[4]~0 ; LCCOMB_X12_Y6_N28      ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_afi:auto_generated|counter_reg_bit[4]~0                ; LCCOMB_X5_Y9_N14       ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_p1j:auto_generated|counter_reg_bit[0]~0                   ; LCCOMB_X7_Y9_N20       ; 1       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                           ; LCCOMB_X12_Y6_N0       ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[1]~11                                                                                                                                                     ; LCCOMB_X14_Y4_N4       ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]~10                                                                                                                                                ; LCCOMB_X15_Y4_N30      ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|status_shift_enable~0                                                                                                                                                                   ; LCCOMB_X9_Y7_N18       ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                       ; LCCOMB_X9_Y7_N16       ; 86      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ukp:ukp|bitadr[3]~14                                                                                                                                                                                                                                         ; LCCOMB_X26_Y1_N28      ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ukp:ukp|branch                                                                                                                                                                                                                                               ; LCCOMB_X24_Y1_N24      ; 10      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ukp:ukp|clockgen:clockgen|carry_a                                                                                                                                                                                                                            ; FF_X39_Y2_N3           ; 1       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; ukp:ukp|clockgen:clockgen|carry_b                                                                                                                                                                                                                            ; FF_X40_Y2_N15          ; 1       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; ukp:ukp|clockgen:clockgen|ph_sync                                                                                                                                                                                                                            ; LCCOMB_X40_Y2_N4       ; 2       ; Async. clear                          ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; ukp:ukp|clockgen:clockgen|vtune~0                                                                                                                                                                                                                            ; LCCOMB_X40_Y2_N18      ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; ukp:ukp|g                                                                                                                                                                                                                                                    ; FF_X27_Y1_N31          ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; ukp:ukp|inst_ready~0                                                                                                                                                                                                                                         ; LCCOMB_X27_Y1_N16      ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ukp:ukp|p~1                                                                                                                                                                                                                                                  ; LCCOMB_X26_Y1_N14      ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ukp:ukp|sample~1                                                                                                                                                                                                                                             ; LCCOMB_X26_Y1_N30      ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ukp:ukp|state~14                                                                                                                                                                                                                                             ; LCCOMB_X27_Y1_N14      ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ukp:ukp|w[0]~2                                                                                                                                                                                                                                               ; LCCOMB_X28_Y1_N30      ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ukp:ukp|w[4]~7                                                                                                                                                                                                                                               ; LCCOMB_X28_Y1_N0       ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; w_ram_ce~2                                                                                                                                                                                                                                                   ; LCCOMB_X29_Y16_N18     ; 41      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; w_ram_rd~0                                                                                                                                                                                                                                                   ; LCCOMB_X24_Y10_N16     ; 32      ; Read enable                           ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                                      ;
+------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                 ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; CONTREG_8251:CONTREG_8251|w_reset                                                                                                                    ; LCCOMB_X20_Y7_N4   ; 34      ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; I_CLK_50M                                                                                                                                            ; PIN_G21            ; 316     ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
; VGA:VGA|altshift_taps:r_attbuf_we_rtl_0|shift_taps_ohm:auto_generated|dffe4                                                                          ; FF_X19_Y28_N15     ; 1       ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                         ; JTAG_X1_Y15_N0     ; 503     ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_reset_clk_0_domain_synch_module:pc8001_sub_system_reset_clk_0_domain_synch|data_out                   ; FF_X1_Y14_N17      ; 22      ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_reset_pll_cpu_domain_synch_module:pc8001_sub_system_reset_pll_cpu_domain_synch|data_out               ; FF_X15_Y14_N1      ; 1065    ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_reset_pll_io_domain_synch_module:pc8001_sub_system_reset_pll_io_domain_synch|data_out                 ; FF_X21_Y1_N25      ; 183     ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_reset_pll_peripheral_domain_synch_module:pc8001_sub_system_reset_pll_peripheral_domain_synch|data_out ; FF_X16_Y13_N23     ; 129     ; 0                                    ; Global Clock         ; GCLK16           ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_reset_pll_sdram_domain_synch_module:pc8001_sub_system_reset_pll_sdram_domain_synch|data_out           ; FF_X8_Y26_N5       ; 316     ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|reset_n_sources~0                                                                                                       ; LCCOMB_X15_Y14_N18 ; 10      ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|sub_system_pll:the_sub_system_pll|prev_reset                                                                            ; FF_X15_Y11_N17     ; 2       ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|sub_system_pll:the_sub_system_pll|sub_system_pll_altpll_mqn2:sd1|wire_pll7_clk[0]                                       ; PLL_2              ; 1205    ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|sub_system_pll:the_sub_system_pll|sub_system_pll_altpll_mqn2:sd1|wire_pll7_clk[1]                                       ; PLL_2              ; 446     ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|sub_system_pll:the_sub_system_pll|sub_system_pll_altpll_mqn2:sd1|wire_pll7_clk[2]                                       ; PLL_2              ; 185     ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; pc8001_sub_system:SUB_SYSTEM|sub_system_pll:the_sub_system_pll|sub_system_pll_altpll_mqn2:sd1|wire_pll7_clk[3]                                       ; PLL_2              ; 164     ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; pll:system_clk|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[2]                                                                    ; PLL_4              ; 849     ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; reset                                                                                                                                                ; LCCOMB_X20_Y7_N10  ; 309     ; 0                                    ; Global Clock         ; GCLK10           ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|reset_all                                                                       ; FF_X7_Y10_N9       ; 202     ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; ukp:ukp|clockgen:clockgen|ph_sync                                                                                                                    ; LCCOMB_X40_Y2_N4   ; 2       ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                        ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                         ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; sld_hub:auto_hub|clr_reg                                                                                                                                                                                                                                     ; 124     ;
; KEYBOARD:KEYBOARD|r_ps2_addr[0]                                                                                                                                                                                                                              ; 122     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                       ; 86      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                          ; 79      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                          ; 64      ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|nios2_nios2_oci:the_nios2_nios2_oci|nios2_jtag_debug_module_wrapper:the_nios2_jtag_debug_module_wrapper|nios2_jtag_debug_module_sysclk:the_nios2_jtag_debug_module_sysclk|take_no_action_break_a~0              ; 64      ;
; pc8001_sub_system:SUB_SYSTEM|epcs_flash_controller:the_epcs_flash_controller|epcs_select~0                                                                                                                                                                   ; 61      ;
; KEYBOARD:KEYBOARD|PS2:PS2|ps2rdata[5]                                                                                                                                                                                                                        ; 59      ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|m_state.000010000                                                                                                                                                                                               ; 59      ;
; KEYBOARD:KEYBOARD|PS2:PS2|ps2rdata[4]                                                                                                                                                                                                                        ; 58      ;
; KEYBOARD:KEYBOARD|PS2:PS2|O_RDDATA[1]~1                                                                                                                                                                                                                      ; 57      ;
; KEYBOARD:KEYBOARD|PS2:PS2|ps2rdata[3]                                                                                                                                                                                                                        ; 57      ;
; pc8001_sub_system:SUB_SYSTEM|sdram_s1_arbitrator:the_sdram_s1|pc8001_sub_system_clock_8_out_granted_sdram_s1~0                                                                                                                                               ; 57      ;
; KEYBOARD:KEYBOARD|PS2:PS2|ps2rdata[2]                                                                                                                                                                                                                        ; 56      ;
; reset                                                                                                                                                                                                                                                        ; 55      ;
; fz80:Z80|i[3]~8                                                                                                                                                                                                                                              ; 53      ;
; pc8001_sub_system:SUB_SYSTEM|nios2_jtag_debug_module_arbitrator:the_nios2_jtag_debug_module|nios2_jtag_debug_module_address[8]~0                                                                                                                             ; 52      ;
; KEYBOARD:KEYBOARD|PS2:PS2|O_RDDATA[0]~0                                                                                                                                                                                                                      ; 52      ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|E_alu_result~16                                                                                                                                                                                                 ; 52      ;
; sld_hub:auto_hub|hub_mode_reg[1]                                                                                                                                                                                                                             ; 44      ;
; fz80:Z80|sel_exx                                                                                                                                                                                                                                             ; 44      ;
; KEYBOARD:KEYBOARD|PS2:PS2|ps2rdata[0]                                                                                                                                                                                                                        ; 42      ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|E_new_inst                                                                                                                                                                                                      ; 42      ;
; cclk                                                                                                                                                                                                                                                         ; 42      ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|rd_address                                                                                                                                                ; 42      ;
; sld_hub:auto_hub|irf_reg[3][1]                                                                                                                                                                                                                               ; 41      ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|entry_0[40]~0                                                                                                                                             ; 41      ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|entry_1[40]~0                                                                                                                                             ; 41      ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|active_rnw~1                                                                                                                                                                                                    ; 41      ;
; rtc:rtc|cclk1                                                                                                                                                                                                                                                ; 41      ;
; w_ram_ce~2                                                                                                                                                                                                                                                   ; 41      ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|W_alu_result[2]                                                                                                                                                                                                 ; 41      ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|D_iw[4]                                                                                                                                                                                                         ; 40      ;
; rtc:rtc|sr[14]~1                                                                                                                                                                                                                                             ; 40      ;
; fz80:Z80|seq:seq|state[1]                                                                                                                                                                                                                                    ; 40      ;
; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                                                                                                                                         ; 39      ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|nios2_nios2_oci:the_nios2_nios2_oci|nios2_jtag_debug_module_wrapper:the_nios2_jtag_debug_module_wrapper|nios2_jtag_debug_module_sysclk:the_nios2_jtag_debug_module_sysclk|update_jdo_strobe                     ; 39      ;
; pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_6_in_arbitrator:the_pc8001_sub_system_clock_6_in|nios2_data_master_requests_pc8001_sub_system_clock_6_in                                                                                                ; 39      ;
; KEYBOARD:KEYBOARD|Selector6~22                                                                                                                                                                                                                               ; 39      ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|nios2_nios2_oci:the_nios2_nios2_oci|nios2_jtag_debug_module_wrapper:the_nios2_jtag_debug_module_wrapper|sld_virtual_jtag_basic:nios2_jtag_debug_module_phy|virtual_state_sdr~0                                  ; 39      ;
; fz80:Z80|seq:seq|busack                                                                                                                                                                                                                                      ; 39      ;
; rtc:rtc|load                                                                                                                                                                                                                                                 ; 38      ;
; KEYBOARD:KEYBOARD|PS2:PS2|O_RDDATA[2]~3                                                                                                                                                                                                                      ; 38      ;
; KEYBOARD:KEYBOARD|PS2:PS2|ps2rdata[6]                                                                                                                                                                                                                        ; 38      ;
; fz80:Z80|seq:seq|state[2]                                                                                                                                                                                                                                    ; 38      ;
; KEYBOARD:KEYBOARD|Selector6~20                                                                                                                                                                                                                               ; 37      ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|av_ld_rshift8~1                                                                                                                                                                                                 ; 36      ;
; pc8001_sub_system:SUB_SYSTEM|epcs_flash_controller_epcs_control_port_arbitrator:the_epcs_flash_controller_epcs_control_port|nios2_instruction_master_requests_epcs_flash_controller_epcs_control_port~0                                                      ; 36      ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|W_alu_result[4]                                                                                                                                                                                                 ; 36      ;
; fz80:Z80|seq:seq|state[0]                                                                                                                                                                                                                                    ; 36      ;
; KEYBOARD:KEYBOARD|PS2:PS2|ps2rdata[1]                                                                                                                                                                                                                        ; 35      ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|R_ctrl_ld                                                                                                                                                                                                       ; 35      ;
; fz80:Z80|i[4]~7                                                                                                                                                                                                                                              ; 35      ;
; fz80:Z80|i[5]~2                                                                                                                                                                                                                                              ; 35      ;
; alt_ram_32kB:ram|altsyncram:altsyncram_component|altsyncram_2bj1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[3]                                                                                                                                ; 35      ;
; alt_ram_32kB:ram|altsyncram:altsyncram_component|altsyncram_2bj1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[2]                                                                                                                                ; 35      ;
; alt_ram_32kB:ram|altsyncram:altsyncram_component|altsyncram_2bj1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[1]                                                                                                                                ; 35      ;
; fz80:Z80|seq:seq|state[3]                                                                                                                                                                                                                                    ; 35      ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|nios2_nios2_oci:the_nios2_nios2_oci|nios2_jtag_debug_module_wrapper:the_nios2_jtag_debug_module_wrapper|nios2_jtag_debug_module_sysclk:the_nios2_jtag_debug_module_sysclk|take_action_ocimem_b                  ; 34      ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|F_valid                                                                                                                                                                                                         ; 34      ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|D_iw[0]~1                                                                                                                                                                                                       ; 34      ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|nios2_test_bench:the_nios2_test_bench|d_write                                                                                                                                                                   ; 34      ;
; alt_ram_32kB:ram|altsyncram:altsyncram_component|altsyncram_2bj1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[12]                                                                                                                               ; 34      ;
; alt_ram_32kB:ram|altsyncram:altsyncram_component|altsyncram_2bj1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[11]                                                                                                                               ; 34      ;
; alt_ram_32kB:ram|altsyncram:altsyncram_component|altsyncram_2bj1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[10]                                                                                                                               ; 34      ;
; alt_ram_32kB:ram|altsyncram:altsyncram_component|altsyncram_2bj1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[9]                                                                                                                                ; 34      ;
; alt_ram_32kB:ram|altsyncram:altsyncram_component|altsyncram_2bj1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[8]                                                                                                                                ; 34      ;
; alt_ram_32kB:ram|altsyncram:altsyncram_component|altsyncram_2bj1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[7]                                                                                                                                ; 34      ;
; alt_ram_32kB:ram|altsyncram:altsyncram_component|altsyncram_2bj1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[6]                                                                                                                                ; 34      ;
; alt_ram_32kB:ram|altsyncram:altsyncram_component|altsyncram_2bj1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[5]                                                                                                                                ; 34      ;
; alt_ram_32kB:ram|altsyncram:altsyncram_component|altsyncram_2bj1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[4]                                                                                                                                ; 34      ;
; alt_ram_32kB:ram|altsyncram:altsyncram_component|altsyncram_2bj1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[0]                                                                                                                                ; 34      ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|R_logic_op[0]                                                                                                                                                                                                   ; 33      ;
; fz80:Z80|load_h~3                                                                                                                                                                                                                                            ; 33      ;
; fz80:Z80|load_l~3                                                                                                                                                                                                                                            ; 33      ;
; fz80:Z80|sel2[0]~13                                                                                                                                                                                                                                          ; 33      ;
; fz80:Z80|sel2[2]~10                                                                                                                                                                                                                                          ; 33      ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|nios2_nios2_oci:the_nios2_nios2_oci|nios2_nios2_ocimem:the_nios2_nios2_ocimem|MonAReg[10]                                                                                                                       ; 33      ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|W_alu_result[3]                                                                                                                                                                                                 ; 33      ;
; pc8001_sub_system:SUB_SYSTEM|mmc_spi:the_mmc_spi|avalonif_mmc:mmc_spi|frc_reg[6]~98                                                                                                                                                                          ; 32      ;
; pc8001_sub_system:SUB_SYSTEM|mmc_spi:the_mmc_spi|avalonif_mmc:mmc_spi|always0~0                                                                                                                                                                              ; 32      ;
; pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_6:the_pc8001_sub_system_clock_6|always0~0                                                                                                                                                               ; 32      ;
; pc8001_sub_system:SUB_SYSTEM|timer_0:the_timer_0|always0~1                                                                                                                                                                                                   ; 32      ;
; pc8001_sub_system:SUB_SYSTEM|timer_0:the_timer_0|always0~0                                                                                                                                                                                                   ; 32      ;
; pc8001_sub_system:SUB_SYSTEM|timer_0:the_timer_0|snap_strobe~0                                                                                                                                                                                               ; 32      ;
; pc8001_sub_system:SUB_SYSTEM|nios2_data_master_arbitrator:the_nios2_data_master|nios2_data_master_readdata[10]~25                                                                                                                                            ; 32      ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|nios2_nios2_oci:the_nios2_nios2_oci|nios2_jtag_debug_module_wrapper:the_nios2_jtag_debug_module_wrapper|nios2_jtag_debug_module_sysclk:the_nios2_jtag_debug_module_sysclk|jdo[36]                               ; 32      ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|nios2_nios2_oci:the_nios2_nios2_oci|nios2_jtag_debug_module_wrapper:the_nios2_jtag_debug_module_wrapper|nios2_jtag_debug_module_sysclk:the_nios2_jtag_debug_module_sysclk|jdo[37]                               ; 32      ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|R_ctrl_shift_rot_right                                                                                                                                                                                          ; 32      ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|R_src1~21                                                                                                                                                                                                       ; 32      ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|R_src2_use_imm                                                                                                                                                                                                  ; 32      ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|R_logic_op[1]                                                                                                                                                                                                   ; 32      ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|m_state.000000010                                                                                                                                                                                               ; 32      ;
; w_address[12]~14                                                                                                                                                                                                                                             ; 32      ;
; w_address[11]~13                                                                                                                                                                                                                                             ; 32      ;
; w_address[10]~12                                                                                                                                                                                                                                             ; 32      ;
; w_address[9]~11                                                                                                                                                                                                                                              ; 32      ;
; w_address[8]~10                                                                                                                                                                                                                                              ; 32      ;
; w_address[7]~9                                                                                                                                                                                                                                               ; 32      ;
; w_address[6]~8                                                                                                                                                                                                                                               ; 32      ;
; w_address[5]~7                                                                                                                                                                                                                                               ; 32      ;
; w_address[4]~6                                                                                                                                                                                                                                               ; 32      ;
; w_address[3]~5                                                                                                                                                                                                                                               ; 32      ;
; w_address[2]~4                                                                                                                                                                                                                                               ; 32      ;
; w_address[1]~3                                                                                                                                                                                                                                               ; 32      ;
; w_address[0]~2                                                                                                                                                                                                                                               ; 32      ;
; w_ram_rd~0                                                                                                                                                                                                                                                   ; 32      ;
; reset1                                                                                                                                                                                                                                                       ; 32      ;
; fz80:Z80|i[0]~5                                                                                                                                                                                                                                              ; 32      ;
; fz80:Z80|comb~67                                                                                                                                                                                                                                             ; 31      ;
; pc8001_sub_system:SUB_SYSTEM|epcs_flash_controller_epcs_control_port_arbitrator:the_epcs_flash_controller_epcs_control_port|epcs_flash_controller_epcs_control_port_address[0]~1                                                                             ; 31      ;
; pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_6:the_pc8001_sub_system_clock_6|master_address[3]                                                                                                                                                       ; 31      ;
; pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_6:the_pc8001_sub_system_clock_6|master_address[2]                                                                                                                                                       ; 31      ;
; reset2                                                                                                                                                                                                                                                       ; 31      ;
; fz80:Z80|seq:seq|s_if                                                                                                                                                                                                                                        ; 30      ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|nios2_nios2_oci:the_nios2_nios2_oci|nios2_nios2_ocimem:the_nios2_nios2_ocimem|MonDReg[0]~9                                                                                                                      ; 30      ;
; pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_9_in_arbitrator:the_pc8001_sub_system_clock_9_in|nios2_data_master_requests_pc8001_sub_system_clock_9_in                                                                                                ; 29      ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|av_ld_aligning_data                                                                                                                                                                                             ; 29      ;
; KEYBOARD:KEYBOARD|PS2:PS2|O_RDDATA[5]~2                                                                                                                                                                                                                      ; 29      ;
; pc8001_sub_system:SUB_SYSTEM|epcs_flash_controller_epcs_control_port_arbitrator:the_epcs_flash_controller_epcs_control_port|nios2_data_master_requests_epcs_flash_controller_epcs_control_port                                                               ; 29      ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|d_read                                                                                                                                                                                                          ; 29      ;
; pc8001_sub_system:SUB_SYSTEM|timer_0_s1_arbitrator:the_timer_0_s1|nios2_data_master_requests_timer_0_s1                                                                                                                                                      ; 28      ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|R_ctrl_shift_rot                                                                                                                                                                                                ; 27      ;
; fz80:Z80|i[2]~6                                                                                                                                                                                                                                              ; 27      ;
; fz80:Z80|i[1]~1                                                                                                                                                                                                                                              ; 27      ;
; sld_hub:auto_hub|irf_reg[4][7]                                                                                                                                                                                                                               ; 26      ;
; sld_hub:auto_hub|irf_reg[3][0]                                                                                                                                                                                                                               ; 26      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                                                                 ; 26      ;
; pc8001_sub_system:SUB_SYSTEM|jtag_uart_avalon_jtag_slave_arbitrator:the_jtag_uart_avalon_jtag_slave|nios2_data_master_requests_jtag_uart_avalon_jtag_slave                                                                                                   ; 26      ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|R_ctrl_logic                                                                                                                                                                                                    ; 26      ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|E_alu_sub                                                                                                                                                                                                       ; 26      ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|i_read                                                                                                                                                                                                          ; 26      ;
; fz80:Z80|loada_hl~2                                                                                                                                                                                                                                          ; 26      ;
; fz80:Z80|seq:seq|sgate                                                                                                                                                                                                                                       ; 26      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|collect_data                                                                                                                                                                            ; 25      ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|W_valid                                                                                                                                                                                                         ; 25      ;
; VGA:VGA|Equal8~2                                                                                                                                                                                                                                             ; 25      ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|F_pc[21]                                                                                                                                                                                                        ; 25      ;
; fz80:Z80|loadal                                                                                                                                                                                                                                              ; 25      ;
; fz80:Z80|i[7]~3                                                                                                                                                                                                                                              ; 25      ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|f_select                                                                                                                                                                                                        ; 24      ;
; pc8001_sub_system:SUB_SYSTEM|nios2_jtag_debug_module_arbitrator:the_nios2_jtag_debug_module|nios2_jtag_debug_module_grant_vector[1]~1                                                                                                                        ; 24      ;
; pc8001_sub_system:SUB_SYSTEM|nios2_data_master_arbitrator:the_nios2_data_master|nios2_data_master_dbs_address[1]                                                                                                                                             ; 24      ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|refresh_request                                                                                                                                                                                                 ; 24      ;
; fz80:Z80|sel2[1]~7                                                                                                                                                                                                                                           ; 24      ;
; fz80:Z80|selah[1]~3                                                                                                                                                                                                                                          ; 24      ;
; fz80:Z80|selah[0]~1                                                                                                                                                                                                                                          ; 24      ;
; fz80:Z80|Mux18~3                                                                                                                                                                                                                                             ; 24      ;
; fz80:Z80|reg_quad3:reg_l|q~2                                                                                                                                                                                                                                 ; 24      ;
; fz80:Z80|reg_quad3:reg_l|q~1                                                                                                                                                                                                                                 ; 24      ;
; fz80:Z80|hv2~0                                                                                                                                                                                                                                               ; 24      ;
; fz80:Z80|seq:seq|Equal1~0                                                                                                                                                                                                                                    ; 24      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                 ; 23      ;
; KEYBOARD:KEYBOARD|Selector6~24                                                                                                                                                                                                                               ; 23      ;
; fz80:Z80|Decoder1~8                                                                                                                                                                                                                                          ; 23      ;
; fz80:Z80|i[6]~4                                                                                                                                                                                                                                              ; 23      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|ram_shift_load~0                                                                                       ; 22      ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|za_valid                                                                                                                                                                                                        ; 22      ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|R_src1~20                                                                                                                                                                                                       ; 22      ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|D_iw[14]                                                                                                                                                                                                        ; 22      ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|D_iw[2]                                                                                                                                                                                                         ; 22      ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|m_state.000000001                                                                                                                                                                                               ; 22      ;
; fz80:Z80|asu_i[1]~10                                                                                                                                                                                                                                         ; 22      ;
; fz80:Z80|Mux23~3                                                                                                                                                                                                                                             ; 22      ;
; fz80:Z80|selal[1]~0                                                                                                                                                                                                                                          ; 22      ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|entries[1]                                                                                                                                                ; 22      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sdr~0                                                                                                                                                                                   ; 21      ;
; pc8001_sub_system:SUB_SYSTEM|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                             ; 21      ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|entries[0]                                                                                                                                                ; 21      ;
; fz80:Z80|selal[2]~6                                                                                                                                                                                                                                          ; 21      ;
; sld_signaltap:auto_signaltap_0|~GND                                                                                                                                                                                                                          ; 20      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~4                                                                                                                          ; 20      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_ram_shift_load~0                                                                                ; 20      ;
; pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_8:the_pc8001_sub_system_clock_8|altera_std_synchronizer:the_altera_std_synchronizer3|din_s1~0                                                                                                           ; 20      ;
; fz80:Z80|seq:seq|comb~2                                                                                                                                                                                                                                      ; 20      ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|E_valid                                                                                                                                                                                                         ; 20      ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|D_iw[15]                                                                                                                                                                                                        ; 20      ;
; KEYBOARD:KEYBOARD|PS2:PS2|ps2rdata[7]                                                                                                                                                                                                                        ; 20      ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|D_iw[3]                                                                                                                                                                                                         ; 20      ;
; pc8001_sub_system:SUB_SYSTEM|nios2_jtag_debug_module_arbitrator:the_nios2_jtag_debug_module|nios2_instruction_master_requests_nios2_jtag_debug_module~4                                                                                                      ; 20      ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|F_pc_sel_nxt.10~0                                                                                                                                                                                               ; 20      ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|W_status_reg_pie_inst_nxt~0                                                                                                                                                                                     ; 20      ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|m_state.001000000                                                                                                                                                                                               ; 20      ;
; fz80:Z80|selal[0]~2                                                                                                                                                                                                                                          ; 20      ;
; fz80:Z80|comb~17                                                                                                                                                                                                                                             ; 20      ;
; fz80:Z80|seq:seq|Equal0~0                                                                                                                                                                                                                                    ; 20      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_4uf:auto_generated|eq_node[0]~1                                                               ; 19      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_4uf:auto_generated|eq_node[1]~0                                                               ; 19      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xraddr[0]                                                                                                                ; 19      ;
; sld_hub:auto_hub|irf_reg[1][0]                                                                                                                                                                                                                               ; 19      ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|D_iw[21]                                                                                                                                                                                                        ; 19      ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|D_iw[11]                                                                                                                                                                                                        ; 19      ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|WideOr9~0                                                                                                                                                                                                       ; 19      ;
; pc8001_sub_system:SUB_SYSTEM|epcs_flash_controller_epcs_control_port_arbitrator:the_epcs_flash_controller_epcs_control_port|epcs_flash_controller_epcs_control_port_address[2]~2                                                                             ; 19      ;
; fz80:Z80|i_daa                                                                                                                                                                                                                                               ; 19      ;
; fz80:Z80|sel1l[0]~14                                                                                                                                                                                                                                         ; 19      ;
; fz80:Z80|sel1l[3]~3                                                                                                                                                                                                                                          ; 19      ;
; fz80:Z80|Decoder2~1                                                                                                                                                                                                                                          ; 19      ;
; fz80:Z80|seq:seq|Equal3~1                                                                                                                                                                                                                                    ; 19      ;
; fz80:Z80|sel_af                                                                                                                                                                                                                                              ; 19      ;
; fz80:Z80|seq:seq|icb                                                                                                                                                                                                                                         ; 19      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|status_shift_enable~0                                                                                                                                                                   ; 18      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                          ; 18      ;
; pc8001_sub_system:SUB_SYSTEM|nios2_instruction_master_arbitrator:the_nios2_instruction_master|nios2_instruction_master_readdata~8                                                                                                                            ; 18      ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|always5~2                                                                                                                                                                                                       ; 18      ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|nios2_nios2_oci:the_nios2_nios2_oci|nios2_jtag_debug_module_wrapper:the_nios2_jtag_debug_module_wrapper|nios2_jtag_debug_module_tck:the_nios2_jtag_debug_module_tck|sr[32]~21                                   ; 18      ;
; pc8001_sub_system:SUB_SYSTEM|nios2_jtag_debug_module_arbitrator:the_nios2_jtag_debug_module|nios2_data_master_requests_nios2_jtag_debug_module                                                                                                               ; 18      ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|d_writedata[3]                                                                                                                                                                                                  ; 18      ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|d_writedata[1]                                                                                                                                                                                                  ; 18      ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|nios2_nios2_oci:the_nios2_nios2_oci|readdata[4]~0                                                                                                                                                               ; 18      ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|D_iw[16]                                                                                                                                                                                                        ; 18      ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|D_iw[1]                                                                                                                                                                                                         ; 18      ;
; KEYBOARD:KEYBOARD|PS2:PS2|O_RDDATA[7]~4                                                                                                                                                                                                                      ; 18      ;
; pc8001_sub_system:SUB_SYSTEM|nios2_data_master_arbitrator:the_nios2_data_master|nios2_data_master_waitrequest                                                                                                                                                ; 18      ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|d_writedata[0]                                                                                                                                                                                                  ; 18      ;
; VGA:VGA|r_dma_state.0001                                                                                                                                                                                                                                     ; 18      ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|init_done                                                                                                                                                                                                       ; 18      ;
; fz80:Z80|loada_pc~3                                                                                                                                                                                                                                          ; 18      ;
; fz80:Z80|self[1]~0                                                                                                                                                                                                                                           ; 18      ;
; fz80:Z80|Decoder1~13                                                                                                                                                                                                                                         ; 18      ;
; fz80:Z80|Decoder2~4                                                                                                                                                                                                                                          ; 18      ;
; fz80:Z80|Decoder2~3                                                                                                                                                                                                                                          ; 18      ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|W_alu_result[5]                                                                                                                                                                                                 ; 18      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set                                                                                                                            ; 17      ;
; fz80:Z80|alu:alu|z[6]~57                                                                                                                                                                                                                                     ; 17      ;
; pc8001_sub_system:SUB_SYSTEM|timer_0:the_timer_0|Equal6~1                                                                                                                                                                                                    ; 17      ;
; pc8001_sub_system:SUB_SYSTEM|timer_0:the_timer_0|Equal6~0                                                                                                                                                                                                    ; 17      ;
; pc8001_sub_system:SUB_SYSTEM|jtag_uart:the_jtag_uart|fifo_rd~0                                                                                                                                                                                               ; 17      ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|R_ctrl_hi_imm16                                                                                                                                                                                                 ; 17      ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|D_iw[0]                                                                                                                                                                                                         ; 17      ;
; fz80:Z80|alu:alu|z[5]~48                                                                                                                                                                                                                                     ; 17      ;
; fz80:Z80|sel1l[2]~11                                                                                                                                                                                                                                         ; 17      ;
; fz80:Z80|Decoder1~12                                                                                                                                                                                                                                         ; 17      ;
; fz80:Z80|Decoder2~2                                                                                                                                                                                                                                          ; 17      ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|W_alu_result[6]                                                                                                                                                                                                 ; 17      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|status_load_on~0                                                                                                                                                                        ; 16      ;
; pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_9:the_pc8001_sub_system_clock_9|always0~2                                                                                                                                                               ; 16      ;
; pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_8:the_pc8001_sub_system_clock_8|always0~2                                                                                                                                                               ; 16      ;
; pc8001_sub_system:SUB_SYSTEM|nios2_data_master_arbitrator:the_nios2_data_master|always3~0                                                                                                                                                                    ; 16      ;
; pc8001_sub_system:SUB_SYSTEM|timer_0:the_timer_0|period_l_wr_strobe                                                                                                                                                                                          ; 16      ;
; pc8001_sub_system:SUB_SYSTEM|timer_0:the_timer_0|period_h_wr_strobe                                                                                                                                                                                          ; 16      ;
; pc8001_sub_system:SUB_SYSTEM|jtag_uart:the_jtag_uart|fifo_wr                                                                                                                                                                                                 ; 16      ;
; pc8001_sub_system:SUB_SYSTEM|epcs_flash_controller:the_epcs_flash_controller|epcs_flash_controller_sub:the_epcs_flash_controller_sub|endofpacketvalue_wr_strobe                                                                                              ; 16      ;
; pc8001_sub_system:SUB_SYSTEM|jtag_uart:the_jtag_uart|read_0                                                                                                                                                                                                  ; 16      ;
; pc8001_sub_system:SUB_SYSTEM|timer_0:the_timer_0|Equal6~2                                                                                                                                                                                                    ; 16      ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|nios2_nios2_oci:the_nios2_nios2_oci|nios2_jtag_debug_module_wrapper:the_nios2_jtag_debug_module_wrapper|nios2_jtag_debug_module_tck:the_nios2_jtag_debug_module_tck|sr~19                                       ; 16      ;
; VGA:VGA|always10~0                                                                                                                                                                                                                                           ; 16      ;
; pc8001_sub_system:SUB_SYSTEM|nios2_instruction_master_arbitrator:the_nios2_instruction_master|always0~0                                                                                                                                                      ; 16      ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|av_fill_bit~1                                                                                                                                                                                                   ; 16      ;
; pc8001_sub_system:SUB_SYSTEM|sysid_control_slave_arbitrator:the_sysid_control_slave|nios2_data_master_granted_sysid_control_slave                                                                                                                            ; 16      ;
; pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_7:the_pc8001_sub_system_clock_7|pc8001_sub_system_clock_7_slave_FSM:slave_FSM|Selector2~0                                                                                                               ; 16      ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|d_writedata[2]                                                                                                                                                                                                  ; 16      ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|R_src2_lo~0                                                                                                                                                                                                     ; 16      ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|D_iw[5]                                                                                                                                                                                                         ; 16      ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|D_iw[12]                                                                                                                                                                                                        ; 16      ;
; rtc:rtc|Equal5~6                                                                                                                                                                                                                                             ; 16      ;
; rtc:rtc|Equal5~5                                                                                                                                                                                                                                             ; 16      ;
; rtc:rtc|Equal5~4                                                                                                                                                                                                                                             ; 16      ;
; pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_8_in_arbitrator:the_pc8001_sub_system_clock_8_in|pc8001_sub_system_clock_8_in_read~0                                                                                                                    ; 16      ;
; pc8001_sub_system:SUB_SYSTEM|epcs_flash_controller:the_epcs_flash_controller|epcs_flash_controller_sub:the_epcs_flash_controller_sub|slaveselect_wr_strobe                                                                                                   ; 16      ;
; VGA:VGA|always12~0                                                                                                                                                                                                                                           ; 16      ;
; VGA:VGA|Equal9~2                                                                                                                                                                                                                                             ; 16      ;
; pc8001_sub_system:SUB_SYSTEM|epcs_flash_controller:the_epcs_flash_controller|epcs_flash_controller_sub:the_epcs_flash_controller_sub|always6~0                                                                                                               ; 16      ;
; pc8001_sub_system:SUB_SYSTEM|epcs_flash_controller_epcs_control_port_arbitrator:the_epcs_flash_controller_epcs_control_port|epcs_flash_controller_epcs_control_port_address[1]~0                                                                             ; 16      ;
; pc8001_sub_system:SUB_SYSTEM|epcs_flash_controller_epcs_control_port_arbitrator:the_epcs_flash_controller_epcs_control_port|epcs_flash_controller_epcs_control_port_grant_vector[1]~0                                                                        ; 16      ;
; fz80:Z80|alu:alu|z[2]~32                                                                                                                                                                                                                                     ; 16      ;
; fz80:Z80|alu:alu|z[3]                                                                                                                                                                                                                                        ; 16      ;
; fz80:Z80|alu:alu|z[4]                                                                                                                                                                                                                                        ; 16      ;
; fz80:Z80|Mux25~0                                                                                                                                                                                                                                             ; 16      ;
; fz80:Z80|sel1l[1]~8                                                                                                                                                                                                                                          ; 16      ;
; fz80:Z80|reg_2:reg_adrl|q[5]~5                                                                                                                                                                                                                               ; 16      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                          ; 15      ;
; pc8001_sub_system:SUB_SYSTEM|sdram_s1_arbitrator:the_sdram_s1|comb~0                                                                                                                                                                                         ; 15      ;
; pc8001_sub_system:SUB_SYSTEM|nios2_data_master_arbitrator:the_nios2_data_master|p1_registered_nios2_data_master_readdata[8]~3                                                                                                                                ; 15      ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|R_src2_hi~0                                                                                                                                                                                                     ; 15      ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|nios2_nios2_oci:the_nios2_nios2_oci|nios2_jtag_debug_module_wrapper:the_nios2_jtag_debug_module_wrapper|nios2_jtag_debug_module_sysclk:the_nios2_jtag_debug_module_sysclk|take_action_ocimem_a                  ; 15      ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|nios2_nios2_oci:the_nios2_nios2_oci|nios2_jtag_debug_module_wrapper:the_nios2_jtag_debug_module_wrapper|nios2_jtag_debug_module_sysclk:the_nios2_jtag_debug_module_sysclk|take_action_ocimem_a~0                ; 15      ;
; VGA:VGA|r_adr                                                                                                                                                                                                                                                ; 15      ;
; alt_ram_32kB:ram|altsyncram:altsyncram_component|altsyncram_2bj1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~4                                                                                                                                        ; 15      ;
; fz80:Z80|d_f~2                                                                                                                                                                                                                                               ; 15      ;
; ukp:ukp|inst_ready                                                                                                                                                                                                                                           ; 15      ;
; fz80:Z80|Mux17~3                                                                                                                                                                                                                                             ; 15      ;
; fz80:Z80|Decoder1~9                                                                                                                                                                                                                                          ; 15      ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|W_alu_result[12]                                                                                                                                                                                                ; 15      ;
; sld_hub:auto_hub|irsr_reg[1]                                                                                                                                                                                                                                 ; 14      ;
; sld_hub:auto_hub|irsr_reg[2]                                                                                                                                                                                                                                 ; 14      ;
; sld_hub:auto_hub|irsr_reg[0]                                                                                                                                                                                                                                 ; 14      ;
; VGA:VGA|O_RAM_ADR[14]~36                                                                                                                                                                                                                                     ; 14      ;
; pc8001_sub_system:SUB_SYSTEM|jtag_uart:the_jtag_uart|wr_rfifo                                                                                                                                                                                                ; 14      ;
; pc8001_sub_system:SUB_SYSTEM|nios2_data_master_arbitrator:the_nios2_data_master|nios2_data_master_readdata[12]~29                                                                                                                                            ; 14      ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|d_writedata[4]                                                                                                                                                                                                  ; 14      ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|d_writedata[6]                                                                                                                                                                                                  ; 14      ;
; pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_2_in_arbitrator:the_pc8001_sub_system_clock_2_in|nios2_data_master_requests_pc8001_sub_system_clock_2_in                                                                                                ; 14      ;
; pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_3_in_arbitrator:the_pc8001_sub_system_clock_3_in|nios2_data_master_requests_pc8001_sub_system_clock_3_in                                                                                                ; 14      ;
; pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_4_in_arbitrator:the_pc8001_sub_system_clock_4_in|nios2_data_master_requests_pc8001_sub_system_clock_4_in                                                                                                ; 14      ;
; pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_5_in_arbitrator:the_pc8001_sub_system_clock_5_in|nios2_data_master_requests_pc8001_sub_system_clock_5_in                                                                                                ; 14      ;
; pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_0_in_arbitrator:the_pc8001_sub_system_clock_0_in|nios2_data_master_requests_pc8001_sub_system_clock_0_in                                                                                                ; 14      ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|D_iw[13]                                                                                                                                                                                                        ; 14      ;
; pc8001_sub_system:SUB_SYSTEM|sdram_s1_arbitrator:the_sdram_s1|pc8001_sub_system_clock_9_out_granted_sdram_s1~0                                                                                                                                               ; 14      ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|d_writedata[7]                                                                                                                                                                                                  ; 14      ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|R_ctrl_br_cmp                                                                                                                                                                                                   ; 14      ;
; VGA:VGA|r_busack                                                                                                                                                                                                                                             ; 14      ;
; pc8001_sub_system:SUB_SYSTEM|epcs_flash_controller:the_epcs_flash_controller|epcs_flash_controller_sub:the_epcs_flash_controller_sub|slowcount[0]                                                                                                            ; 14      ;
; pc8001_sub_system:SUB_SYSTEM|mmc_spi:the_mmc_spi|avalonif_mmc:mmc_spi|state.SDO                                                                                                                                                                              ; 14      ;
; fz80:Z80|alu:alu|z[1]~16                                                                                                                                                                                                                                     ; 14      ;
; fz80:Z80|s_xor                                                                                                                                                                                                                                               ; 14      ;
; fz80:Z80|sel3[0]~0                                                                                                                                                                                                                                           ; 14      ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|W_alu_result[23]                                                                                                                                                                                                ; 14      ;
; ukp:ukp|ukprom:ukprom|altsyncram:WideOr7_rtl_0|altsyncram_ofv:auto_generated|ram_block1a3                                                                                                                                                                    ; 14      ;
; fz80:Z80|reg_2:reg_adrl|q[3]~3                                                                                                                                                                                                                               ; 14      ;
; fz80:Z80|reg_2:reg_adrl|q[4]~4                                                                                                                                                                                                                               ; 14      ;
; fz80:Z80|reg_2:reg_adrl|q[2]~2                                                                                                                                                                                                                               ; 14      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|process_0~1                                                                                                                                  ; 13      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal1~6                                                                                                                                     ; 13      ;
; KEYBOARD:KEYBOARD|r_kb_addr[3]~11                                                                                                                                                                                                                            ; 13      ;
; fz80:Z80|i_ldade~2                                                                                                                                                                                                                                           ; 13      ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|d_writedata[5]                                                                                                                                                                                                  ; 13      ;
; VGA:VGA|HVGEN:HVGEN|Equal0~0                                                                                                                                                                                                                                 ; 13      ;
; KEYBOARD:KEYBOARD|Selector6~25                                                                                                                                                                                                                               ; 13      ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|nios2_nios2_oci:the_nios2_nios2_oci|nios2_jtag_debug_module_wrapper:the_nios2_jtag_debug_module_wrapper|nios2_jtag_debug_module_tck:the_nios2_jtag_debug_module_tck|sr[5]~13                                    ; 13      ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|R_ctrl_rdctl_inst                                                                                                                                                                                               ; 13      ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|m_state.100000000                                                                                                                                                                                               ; 13      ;
; pc8001_sub_system:SUB_SYSTEM|mmc_spi:the_mmc_spi|avalonif_mmc:mmc_spi|state.SDI                                                                                                                                                                              ; 13      ;
; fz80:Z80|d_f~5                                                                                                                                                                                                                                               ; 13      ;
; fz80:Z80|alu:alu|b1[2]~18                                                                                                                                                                                                                                    ; 13      ;
; fz80:Z80|alu:alu|z[0]                                                                                                                                                                                                                                        ; 13      ;
; fz80:Z80|asu:asu|b1[7]                                                                                                                                                                                                                                       ; 13      ;
; fz80:Z80|sub                                                                                                                                                                                                                                                 ; 13      ;
; fz80:Z80|self[0]                                                                                                                                                                                                                                             ; 13      ;
; fz80:Z80|Decoder1~14                                                                                                                                                                                                                                         ; 13      ;
; fz80:Z80|mw1~6                                                                                                                                                                                                                                               ; 13      ;
; fz80:Z80|Decoder1~10                                                                                                                                                                                                                                         ; 13      ;
; fz80:Z80|seq:seq|start                                                                                                                                                                                                                                       ; 13      ;
; ukp:ukp|ukprom:ukprom|altsyncram:WideOr7_rtl_0|altsyncram_ofv:auto_generated|ram_block1a1                                                                                                                                                                    ; 13      ;
; ukp:ukp|ukprom:ukprom|altsyncram:WideOr7_rtl_0|altsyncram_ofv:auto_generated|ram_block1a2                                                                                                                                                                    ; 13      ;
; ukp:ukp|ukprom:ukprom|altsyncram:WideOr7_rtl_0|altsyncram_ofv:auto_generated|ram_block1a0                                                                                                                                                                    ; 13      ;
; fz80:Z80|reg_2:reg_adrl|q[1]~1                                                                                                                                                                                                                               ; 13      ;
; sld_hub:auto_hub|irsr_reg[5]~6                                                                                                                                                                                                                               ; 12      ;
; sld_hub:auto_hub|irsr_reg[5]~5                                                                                                                                                                                                                               ; 12      ;
; sld_hub:auto_hub|irsr_reg[9]                                                                                                                                                                                                                                 ; 12      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                         ; 12      ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|m_addr[2]~4                                                                                                                                                                                                     ; 12      ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|W_alu_result[28]~25                                                                                                                                                                                             ; 12      ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|W_alu_result[28]~24                                                                                                                                                                                             ; 12      ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|i_state.011                                                                                                                                                                                                     ; 12      ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|i_state.000                                                                                                                                                                                                     ; 12      ;
; alt_ram_32kB:ram|altsyncram:altsyncram_component|altsyncram_2bj1:auto_generated|altsyncram_b1a2:altsyncram1|address_reg_b[1]                                                                                                                                 ; 12      ;
; alt_ram_32kB:ram|altsyncram:altsyncram_component|altsyncram_2bj1:auto_generated|altsyncram_b1a2:altsyncram1|address_reg_b[0]                                                                                                                                 ; 12      ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|m_state.000000100                                                                                                                                                                                               ; 12      ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|m_state.000001000                                                                                                                                                                                               ; 12      ;
; fz80:Z80|comb~57                                                                                                                                                                                                                                             ; 12      ;
; fz80:Z80|dec_pc~0                                                                                                                                                                                                                                            ; 12      ;
; fz80:Z80|alu:alu|a1[2]~1                                                                                                                                                                                                                                     ; 12      ;
; fz80:Z80|sel1h[1]~0                                                                                                                                                                                                                                          ; 12      ;
; comb~0                                                                                                                                                                                                                                                       ; 12      ;
; fz80:Z80|seq:seq|s_mr1                                                                                                                                                                                                                                       ; 12      ;
; pc8001_sub_system:SUB_SYSTEM|epcs_flash_controller:the_epcs_flash_controller|epcs_flash_controller_sub:the_epcs_flash_controller_sub|SCLK_reg                                                                                                                ; 12      ;
; fz80:Z80|Mux19~3                                                                                                                                                                                                                                             ; 12      ;
; fz80:Z80|Decoder1~11                                                                                                                                                                                                                                         ; 12      ;
; alt_ram_32kB:ram|altsyncram:altsyncram_component|altsyncram_2bj1:auto_generated|altsyncram_b1a2:altsyncram1|address_reg_a[1]                                                                                                                                 ; 12      ;
; alt_ram_32kB:ram|altsyncram:altsyncram_component|altsyncram_2bj1:auto_generated|altsyncram_b1a2:altsyncram1|address_reg_a[0]                                                                                                                                 ; 12      ;
; fz80:Z80|reg_2:reg_adrl|q[6]~6                                                                                                                                                                                                                               ; 12      ;
; fz80:Z80|reg_2:reg_adrl|q[7]~7                                                                                                                                                                                                                               ; 12      ;
; sld_hub:auto_hub|irsr_reg[10]                                                                                                                                                                                                                                ; 11      ;
; sld_hub:auto_hub|irsr_reg[4]                                                                                                                                                                                                                                 ; 11      ;
; sld_hub:auto_hub|irsr_reg[3]                                                                                                                                                                                                                                 ; 11      ;
; fz80:Z80|load_f                                                                                                                                                                                                                                              ; 11      ;
; pc8001_sub_system:SUB_SYSTEM|jtag_uart:the_jtag_uart|r_val~0                                                                                                                                                                                                 ; 11      ;
; KEYBOARD:KEYBOARD|PS2:PS2|always3~1                                                                                                                                                                                                                          ; 11      ;
; pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_1_in_arbitrator:the_pc8001_sub_system_clock_1_in|nios2_data_master_requests_pc8001_sub_system_clock_1_in                                                                                                ; 11      ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|D_iw[8]                                                                                                                                                                                                         ; 11      ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|R_ctrl_jmp_direct                                                                                                                                                                                               ; 11      ;
; pc8001_sub_system:SUB_SYSTEM|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|count[9]                                                                                                                                                  ; 11      ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|Equal0~3                                                                                                                                                                                                        ; 11      ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|i_state.101                                                                                                                                                                                                     ; 11      ;
; VGA:VGA|O_RAM_ADR[14]~25                                                                                                                                                                                                                                     ; 11      ;
; ukp:ukp|inst_ready~0                                                                                                                                                                                                                                         ; 11      ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|m_addr[2]~2                                                                                                                                                                                                     ; 11      ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|pending~11                                                                                                                                                                                                      ; 11      ;
; pc8001_sub_system:SUB_SYSTEM|epcs_flash_controller:the_epcs_flash_controller|epcs_flash_controller_sub:the_epcs_flash_controller_sub|transmitting~0                                                                                                          ; 11      ;
; pc8001_sub_system:SUB_SYSTEM|nios2_jtag_debug_module_arbitrator:the_nios2_jtag_debug_module|nios2_data_master_requests_nios2_jtag_debug_module~4                                                                                                             ; 11      ;
; pc8001_sub_system:SUB_SYSTEM|mmc_spi:the_mmc_spi|avalonif_mmc:mmc_spi|state.IDLE                                                                                                                                                                             ; 11      ;
; fz80:Z80|alu:alu|b1[3]~25                                                                                                                                                                                                                                    ; 11      ;
; fz80:Z80|seq:seq|Equal3~6                                                                                                                                                                                                                                    ; 11      ;
; pc8001_sub_system:SUB_SYSTEM|epcs_flash_controller:the_epcs_flash_controller|epcs_flash_controller_sub:the_epcs_flash_controller_sub|transmitting                                                                                                            ; 11      ;
; fz80:Z80|incdec8                                                                                                                                                                                                                                             ; 11      ;
; fz80:Z80|seq:seq|Equal3~2                                                                                                                                                                                                                                    ; 11      ;
; fz80:Z80|comb~13                                                                                                                                                                                                                                             ; 11      ;
; fz80:Z80|reg_2:reg_adrl|q[0]~0                                                                                                                                                                                                                               ; 11      ;
; sld_hub:auto_hub|irf_reg[2][0]                                                                                                                                                                                                                               ; 10      ;
; sld_hub:auto_hub|irsr_reg[5]                                                                                                                                                                                                                                 ; 10      ;
; pc8001_sub_system:SUB_SYSTEM|nios2_data_master_arbitrator:the_nios2_data_master|p1_registered_nios2_data_master_readdata[11]~31                                                                                                                              ; 10      ;
; pc8001_sub_system:SUB_SYSTEM|nios2_data_master_arbitrator:the_nios2_data_master|nios2_data_master_readdata~31                                                                                                                                                ; 10      ;
; pc8001_sub_system:SUB_SYSTEM|epcs_flash_controller:the_epcs_flash_controller|epcs_flash_controller_sub:the_epcs_flash_controller_sub|data_to_cpu[4]~0                                                                                                        ; 10      ;
; pc8001_sub_system:SUB_SYSTEM|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_pc8001_sub_system_clock_9_out_to_sdram_s1_module:rdv_fifo_for_pc8001_sub_system_clock_9_out_to_sdram_s1|always15~0                                                                ; 10      ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|hbreak_enabled                                                                                                                                                                                                  ; 10      ;
; pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_7_in_arbitrator:the_pc8001_sub_system_clock_7_in|nios2_data_master_requests_pc8001_sub_system_clock_7_in                                                                                                ; 10      ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|D_iw[7]                                                                                                                                                                                                         ; 10      ;
; VGA:VGA|r_rowbuf_we[1]                                                                                                                                                                                                                                       ; 10      ;
; KEYBOARD:KEYBOARD|KBTBL_2:KBTBL_2|Decoder0~73                                                                                                                                                                                                                ; 10      ;
; ukp:ukp|branch                                                                                                                                                                                                                                               ; 10      ;
; CONTREG_8251:CONTREG_8251|always7~2                                                                                                                                                                                                                          ; 10      ;
; CONTREG_8251:CONTREG_8251|always7~1                                                                                                                                                                                                                          ; 10      ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|i_state.010                                                                                                                                                                                                     ; 10      ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|Equal132~0                                                                                                                                                                                                      ; 10      ;
; VGA:VGA|always3~1                                                                                                                                                                                                                                            ; 10      ;
; CONTREG_8251:CONTREG_8251|always7~0                                                                                                                                                                                                                          ; 10      ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|i_addr[11]                                                                                                                                                                                                      ; 10      ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|d_writedata[10]                                                                                                                                                                                                 ; 10      ;
; pc8001_sub_system:SUB_SYSTEM|mmc_spi:the_mmc_spi|avalonif_mmc:mmc_spi|Equal2~2                                                                                                                                                                               ; 10      ;
; fz80:Z80|load_b~1                                                                                                                                                                                                                                            ; 10      ;
; fz80:Z80|alu:alu|z[7]~34                                                                                                                                                                                                                                     ; 10      ;
; fz80:Z80|ec~2                                                                                                                                                                                                                                                ; 10      ;
; fz80:Z80|alu:alu|a1[3]                                                                                                                                                                                                                                       ; 10      ;
; fz80:Z80|res~0                                                                                                                                                                                                                                               ; 10      ;
; fz80:Z80|comb~44                                                                                                                                                                                                                                             ; 10      ;
; fz80:Z80|reg_f:reg_f|q[0]~0                                                                                                                                                                                                                                  ; 10      ;
; fz80:Z80|comb~29                                                                                                                                                                                                                                             ; 10      ;
; fz80:Z80|xy3                                                                                                                                                                                                                                                 ; 10      ;
; fz80:Z80|Decoder2~7                                                                                                                                                                                                                                          ; 10      ;
; fz80:Z80|i_exsphl                                                                                                                                                                                                                                            ; 10      ;
; fz80:Z80|seq:seq|ied                                                                                                                                                                                                                                         ; 10      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                           ; 9       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                     ; 9       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                           ; 9       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[5]~1                                                                                                                                 ; 9       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]                                                                                                                                                   ; 9       ;
; sld_hub:auto_hub|irsr_reg[8]                                                                                                                                                                                                                                 ; 9       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[5]                                                                                                                                                                                                          ; 9       ;
; sld_hub:auto_hub|irf_reg[4][4]                                                                                                                                                                                                                               ; 9       ;
; sld_hub:auto_hub|irf_reg[4][1]                                                                                                                                                                                                                               ; 9       ;
; sld_hub:auto_hub|irf_reg[1][3]                                                                                                                                                                                                                               ; 9       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                                                                                                                                     ; 9       ;
; sld_hub:auto_hub|irsr_reg[7]                                                                                                                                                                                                                                 ; 9       ;
; sld_hub:auto_hub|irsr_reg[6]                                                                                                                                                                                                                                 ; 9       ;
; fz80:Z80|asu:asu|z[9]                                                                                                                                                                                                                                        ; 9       ;
; fz80:Z80|asu:asu|z[11]                                                                                                                                                                                                                                       ; 9       ;
; fz80:Z80|asu:asu|z[1]                                                                                                                                                                                                                                        ; 9       ;
; fz80:Z80|load_pcl~2                                                                                                                                                                                                                                          ; 9       ;
; fz80:Z80|sel_rrd                                                                                                                                                                                                                                             ; 9       ;
; KEYBOARD:KEYBOARD|PS2:PS2|always9~0                                                                                                                                                                                                                          ; 9       ;
; pc8001_sub_system:SUB_SYSTEM|nios2_jtag_debug_module_arbitrator:the_nios2_jtag_debug_module|nios2_jtag_debug_module_address[0]~1                                                                                                                             ; 9       ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|D_iw[6]                                                                                                                                                                                                         ; 9       ;
; KEYBOARD:KEYBOARD|r_kb_break                                                                                                                                                                                                                                 ; 9       ;
; KEYBOARD:KEYBOARD|KBTBL_2:KBTBL_2|Decoder0~72                                                                                                                                                                                                                ; 9       ;
; KEYBOARD:KEYBOARD|PS2:PS2|valid                                                                                                                                                                                                                              ; 9       ;
; pc8001_sub_system:SUB_SYSTEM|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|state                                                                                                                                                     ; 9       ;
; CONTREG_8251:CONTREG_8251|r_input_data[0]                                                                                                                                                                                                                    ; 9       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|m_count[1]                                                                                                                                                                                                      ; 9       ;
; VGA:VGA|r_atr[3]                                                                                                                                                                                                                                             ; 9       ;
; KEYBOARD:KEYBOARD|Equal17~4                                                                                                                                                                                                                                  ; 9       ;
; ukp:ukp|Equal0~4                                                                                                                                                                                                                                             ; 9       ;
; pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_4:the_pc8001_sub_system_clock_4|master_nativeaddress[0]                                                                                                                                                 ; 9       ;
; pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_4:the_pc8001_sub_system_clock_4|master_nativeaddress[1]                                                                                                                                                 ; 9       ;
; pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_2:the_pc8001_sub_system_clock_2|master_nativeaddress[0]                                                                                                                                                 ; 9       ;
; pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_2:the_pc8001_sub_system_clock_2|master_nativeaddress[1]                                                                                                                                                 ; 9       ;
; pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_0:the_pc8001_sub_system_clock_0|master_nativeaddress[0]                                                                                                                                                 ; 9       ;
; pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_0:the_pc8001_sub_system_clock_0|master_nativeaddress[1]                                                                                                                                                 ; 9       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|m_state.010000000                                                                                                                                                                                               ; 9       ;
; fz80:Z80|load_pch~0                                                                                                                                                                                                                                          ; 9       ;
; fz80:Z80|load_adrh                                                                                                                                                                                                                                           ; 9       ;
; fz80:Z80|load_sph                                                                                                                                                                                                                                            ; 9       ;
; fz80:Z80|alu:alu|z[7]~54                                                                                                                                                                                                                                     ; 9       ;
; fz80:Z80|asu:asu|z[14]                                                                                                                                                                                                                                       ; 9       ;
; fz80:Z80|asu:asu|z[13]~18                                                                                                                                                                                                                                    ; 9       ;
; fz80:Z80|asu:asu|z[15]                                                                                                                                                                                                                                       ; 9       ;
; fz80:Z80|asu:asu|z[12]~14                                                                                                                                                                                                                                    ; 9       ;
; fz80:Z80|asu:asu|z[2]                                                                                                                                                                                                                                        ; 9       ;
; fz80:Z80|asu:asu|z[5]                                                                                                                                                                                                                                        ; 9       ;
; fz80:Z80|asu:asu|z[3]                                                                                                                                                                                                                                        ; 9       ;
; fz80:Z80|asu:asu|z[6]~12                                                                                                                                                                                                                                     ; 9       ;
; fz80:Z80|asu:asu|z[7]                                                                                                                                                                                                                                        ; 9       ;
; fz80:Z80|asu:asu|z[8]                                                                                                                                                                                                                                        ; 9       ;
; fz80:Z80|asu:asu|z[10]~9                                                                                                                                                                                                                                     ; 9       ;
; fz80:Z80|alu:alu|z[7]~39                                                                                                                                                                                                                                     ; 9       ;
; fz80:Z80|alu:alu|b1[5]~23                                                                                                                                                                                                                                    ; 9       ;
; fz80:Z80|alu:alu|b1[4]~20                                                                                                                                                                                                                                    ; 9       ;
; fz80:Z80|s_and                                                                                                                                                                                                                                               ; 9       ;
; fz80:Z80|sel1h[0]                                                                                                                                                                                                                                            ; 9       ;
; alt_ram_32kB:ram|altsyncram:altsyncram_component|altsyncram_2bj1:auto_generated|altsyncram_b1a2:altsyncram1|decode_dra:decode5|w_anode466w[2]~0                                                                                                              ; 9       ;
; alt_ram_32kB:ram|altsyncram:altsyncram_component|altsyncram_2bj1:auto_generated|altsyncram_b1a2:altsyncram1|decode_dra:decode5|w_anode437w[2]~0                                                                                                              ; 9       ;
; alt_ram_32kB:ram|altsyncram:altsyncram_component|altsyncram_2bj1:auto_generated|altsyncram_b1a2:altsyncram1|decode_dra:decode5|w_anode458w[2]~0                                                                                                              ; 9       ;
; alt_ram_32kB:ram|altsyncram:altsyncram_component|altsyncram_2bj1:auto_generated|altsyncram_b1a2:altsyncram1|decode_dra:decode5|w_anode450w[2]~0                                                                                                              ; 9       ;
; fz80:Z80|seq:seq|always0~11                                                                                                                                                                                                                                  ; 9       ;
; fz80:Z80|mr1~1                                                                                                                                                                                                                                               ; 9       ;
; fz80:Z80|load_spl                                                                                                                                                                                                                                            ; 9       ;
; fz80:Z80|asu:asu|z[0]                                                                                                                                                                                                                                        ; 9       ;
; fz80:Z80|i_pop~0                                                                                                                                                                                                                                             ; 9       ;
; fz80:Z80|asu_i[0]                                                                                                                                                                                                                                            ; 9       ;
; fz80:Z80|arith16                                                                                                                                                                                                                                             ; 9       ;
; fz80:Z80|Mux16~3                                                                                                                                                                                                                                             ; 9       ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|nios2_nios2_oci:the_nios2_nios2_oci|nios2_nios2_ocimem:the_nios2_nios2_ocimem|MonAReg[3]                                                                                                                        ; 9       ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|nios2_nios2_oci:the_nios2_nios2_oci|nios2_nios2_ocimem:the_nios2_nios2_ocimem|MonAReg[2]                                                                                                                        ; 9       ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|W_alu_result[7]                                                                                                                                                                                                 ; 9       ;
; fz80:Z80|seq:seq|idd                                                                                                                                                                                                                                         ; 9       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[1]                                                                                                                                                   ; 8       ;
; sld_hub:auto_hub|shadow_irf_reg[4][0]~30                                                                                                                                                                                                                     ; 8       ;
; sld_hub:auto_hub|shadow_irf_reg[3][0]~21                                                                                                                                                                                                                     ; 8       ;
; sld_hub:auto_hub|shadow_irf_reg[2][0]~12                                                                                                                                                                                                                     ; 8       ;
; sld_hub:auto_hub|shadow_irf_reg[1][0]~3                                                                                                                                                                                                                      ; 8       ;
; sld_hub:auto_hub|irsr_reg[0]~11                                                                                                                                                                                                                              ; 8       ;
; sld_hub:auto_hub|irf_reg[4][0]~30                                                                                                                                                                                                                            ; 8       ;
; sld_hub:auto_hub|irf_reg[3][0]~21                                                                                                                                                                                                                            ; 8       ;
; sld_hub:auto_hub|irf_reg[2][0]~12                                                                                                                                                                                                                            ; 8       ;
; sld_hub:auto_hub|irf_reg[1][0]~3                                                                                                                                                                                                                             ; 8       ;
; sld_hub:auto_hub|irf_reg[1][2]                                                                                                                                                                                                                               ; 8       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[5]                                                                                                                                                                                                     ; 8       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                                                                                                     ; 8       ;
; CONTREG_8251:CONTREG_8251|O_MCU_DATA[7]~4                                                                                                                                                                                                                    ; 8       ;
; KEYBOARD:KEYBOARD|KBTBL_2:KBTBL_2|Decoder0~113                                                                                                                                                                                                               ; 8       ;
; alt_ram_32kB:ram|altsyncram:altsyncram_component|altsyncram_2bj1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[3]~10                                                                                                                             ; 8       ;
; fz80:Z80|reg_2:reg_adrh|q[0]~10                                                                                                                                                                                                                              ; 8       ;
; fz80:Z80|reg_a:reg_a|q1[0]~2                                                                                                                                                                                                                                 ; 8       ;
; fz80:Z80|reg_a:reg_a|q0[3]~16                                                                                                                                                                                                                                ; 8       ;
; fz80:Z80|asu:asu|z[4]                                                                                                                                                                                                                                        ; 8       ;
; fz80:Z80|load_adrl                                                                                                                                                                                                                                           ; 8       ;
; fz80:Z80|r                                                                                                                                                                                                                                                   ; 8       ;
; fz80:Z80|l                                                                                                                                                                                                                                                   ; 8       ;
; alt_ram_32kB:ram|altsyncram:altsyncram_component|altsyncram_2bj1:auto_generated|altsyncram_b1a2:altsyncram1|decode_dra:decode4|w_anode466w[2]~3                                                                                                              ; 8       ;
; alt_ram_32kB:ram|altsyncram:altsyncram_component|altsyncram_2bj1:auto_generated|altsyncram_b1a2:altsyncram1|decode_dra:decode4|w_anode437w[2]~3                                                                                                              ; 8       ;
; alt_ram_32kB:ram|altsyncram:altsyncram_component|altsyncram_2bj1:auto_generated|altsyncram_b1a2:altsyncram1|decode_dra:decode4|w_anode458w[2]~2                                                                                                              ; 8       ;
; alt_ram_32kB:ram|altsyncram:altsyncram_component|altsyncram_2bj1:auto_generated|altsyncram_b1a2:altsyncram1|decode_dra:decode4|w_anode450w[2]~2                                                                                                              ; 8       ;
; fz80:Z80|i_incdec16                                                                                                                                                                                                                                          ; 8       ;
; fz80:Z80|comb~66                                                                                                                                                                                                                                             ; 8       ;
; rtc:rtc|count121:c_month|q[2]                                                                                                                                                                                                                                ; 8       ;
; rtc:rtc|count121:c_month|q[0]                                                                                                                                                                                                                                ; 8       ;
; pc8001_sub_system:SUB_SYSTEM|mmc_spi:the_mmc_spi|avalonif_mmc:mmc_spi|rxddata[2]~1                                                                                                                                                                           ; 8       ;
; pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_3:the_pc8001_sub_system_clock_3|master_nativeaddress[0]                                                                                                                                                 ; 8       ;
; pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_3:the_pc8001_sub_system_clock_3|master_nativeaddress[1]                                                                                                                                                 ; 8       ;
; pc8001_sub_system:SUB_SYSTEM|mmc_spi:the_mmc_spi|avalonif_mmc:mmc_spi|readdata[2]~0                                                                                                                                                                          ; 8       ;
; pc8001_sub_system:SUB_SYSTEM|mmc_spi:the_mmc_spi|avalonif_mmc:mmc_spi|Equal0~0                                                                                                                                                                               ; 8       ;
; pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_4:the_pc8001_sub_system_clock_4|always0~0                                                                                                                                                               ; 8       ;
; pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_3:the_pc8001_sub_system_clock_3|always0~0                                                                                                                                                               ; 8       ;
; pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_2:the_pc8001_sub_system_clock_2|always0~0                                                                                                                                                               ; 8       ;
; pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_0:the_pc8001_sub_system_clock_0|always0~0                                                                                                                                                               ; 8       ;
; pc8001_sub_system:SUB_SYSTEM|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|wdata[2]~0                                                                                                                                                ; 8       ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|av_ld_byte3_data_nxt~6                                                                                                                                                                                          ; 8       ;
; VGA:VGA|always9~0                                                                                                                                                                                                                                            ; 8       ;
; VGA:VGA|r_dma_att_adr[4]~10                                                                                                                                                                                                                                  ; 8       ;
; pc8001_sub_system:SUB_SYSTEM|jtag_uart:the_jtag_uart|rvalid~0                                                                                                                                                                                                ; 8       ;
; pc8001_sub_system:SUB_SYSTEM|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty                                                              ; 8       ;
; pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_7:the_pc8001_sub_system_clock_7|pc8001_sub_system_clock_7_slave_FSM:slave_FSM|Selector0~0                                                                                                               ; 8       ;
; VGA:VGA|w_rowbuf_we                                                                                                                                                                                                                                          ; 8       ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|av_ld_byte1_data_en~0                                                                                                                                                                                           ; 8       ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|av_ld_byte0_data[6]~0                                                                                                                                                                                           ; 8       ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|d_writedata[9]                                                                                                                                                                                                  ; 8       ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|d_writedata[8]                                                                                                                                                                                                  ; 8       ;
; pc8001_sub_system:SUB_SYSTEM|mmc_spi:the_mmc_spi|avalonif_mmc:mmc_spi|bitcount[7]~11                                                                                                                                                                         ; 8       ;
; pc8001_sub_system:SUB_SYSTEM|mmc_spi:the_mmc_spi|avalonif_mmc:mmc_spi|divref_reg[7]~0                                                                                                                                                                        ; 8       ;
; KEYBOARD:KEYBOARD|KBTBL_2:KBTBL_2|Decoder0~93                                                                                                                                                                                                                ; 8       ;
; KEYBOARD:KEYBOARD|KBTBL_1:KBTBL_1|Equal0~0                                                                                                                                                                                                                   ; 8       ;
; KEYBOARD:KEYBOARD|KBTBL_2:KBTBL_2|Decoder0~83                                                                                                                                                                                                                ; 8       ;
; KEYBOARD:KEYBOARD|KBTBL_2:KBTBL_2|Decoder0~76                                                                                                                                                                                                                ; 8       ;
; KEYBOARD:KEYBOARD|Selector6~21                                                                                                                                                                                                                               ; 8       ;
; ukp:ukp|state.S_LDI0                                                                                                                                                                                                                                         ; 8       ;
; CONTREG_8251:CONTREG_8251|r_cmt_data[1]~1                                                                                                                                                                                                                    ; 8       ;
; pc8001_sub_system:SUB_SYSTEM|epcs_flash_controller:the_epcs_flash_controller|epcs_flash_controller_sub:the_epcs_flash_controller_sub|write_tx_holding                                                                                                        ; 8       ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|R_ctrl_break                                                                                                                                                                                                    ; 8       ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|E_src1[0]                                                                                                                                                                                                       ; 8       ;
; pc8001_sub_system:SUB_SYSTEM|mmc_spi:the_mmc_spi|avalonif_mmc:mmc_spi|divcount[7]~11                                                                                                                                                                         ; 8       ;
; pc8001_sub_system:SUB_SYSTEM|mmc_spi:the_mmc_spi|avalonif_mmc:mmc_spi|divcount[0]~10                                                                                                                                                                         ; 8       ;
; VGA:VGA|r_chrline[7]~5                                                                                                                                                                                                                                       ; 8       ;
; VGA:VGA|r_chrline~3                                                                                                                                                                                                                                          ; 8       ;
; fz80:Z80|load_r~0                                                                                                                                                                                                                                            ; 8       ;
; fz80:Z80|load_data~4                                                                                                                                                                                                                                         ; 8       ;
; ukp:ukp|state.S_LDI1                                                                                                                                                                                                                                         ; 8       ;
; alt_ram_32kB:ram|altsyncram:altsyncram_component|altsyncram_2bj1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~2                                                                                                                                        ; 8       ;
; pc8001_sub_system:SUB_SYSTEM|cmt_gpio_out:the_cmt_gpio_out|always0~0                                                                                                                                                                                         ; 8       ;
; pc8001_sub_system:SUB_SYSTEM|cmt_dout:the_cmt_dout|always0~0                                                                                                                                                                                                 ; 8       ;
; pc8001_sub_system:SUB_SYSTEM|gpio0:the_gpio0|always0~0                                                                                                                                                                                                       ; 8       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|m_state.000100000                                                                                                                                                                                               ; 8       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|Equal1~0                                                                                                                                                  ; 8       ;
; pc8001_sub_system:SUB_SYSTEM|epcs_flash_controller:the_epcs_flash_controller|epcs_flash_controller_sub:the_epcs_flash_controller_sub|shift_reg[0]~1                                                                                                          ; 8       ;
; pc8001_sub_system:SUB_SYSTEM|epcs_flash_controller:the_epcs_flash_controller|epcs_flash_controller_sub:the_epcs_flash_controller_sub|control_wr_strobe                                                                                                       ; 8       ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|F_pc[10]                                                                                                                                                                                                        ; 8       ;
; pc8001_sub_system:SUB_SYSTEM|mmc_spi:the_mmc_spi|avalonif_mmc:mmc_spi|state.DONE                                                                                                                                                                             ; 8       ;
; VGA:VGA|r_colormode                                                                                                                                                                                                                                          ; 8       ;
; fz80:Z80|reg_simplec:reg_i|q[4]~16                                                                                                                                                                                                                           ; 8       ;
; fz80:Z80|reg_pch:reg_pch|notload                                                                                                                                                                                                                             ; 8       ;
; fz80:Z80|reg_2s:reg_sph|q[3]~1                                                                                                                                                                                                                               ; 8       ;
; fz80:Z80|reg_dual2:reg_b|q0[1]~1                                                                                                                                                                                                                             ; 8       ;
; fz80:Z80|reg_dual2:reg_b|q1[7]~0                                                                                                                                                                                                                             ; 8       ;
; fz80:Z80|reg_quad3:reg_h|qy[1]~0                                                                                                                                                                                                                             ; 8       ;
; fz80:Z80|reg_quad3:reg_h|q0[2]~9                                                                                                                                                                                                                             ; 8       ;
; fz80:Z80|reg_quad3:reg_h|q1[2]~8                                                                                                                                                                                                                             ; 8       ;
; fz80:Z80|reg_quad3:reg_h|qx[3]~2                                                                                                                                                                                                                             ; 8       ;
; fz80:Z80|reg_dual2:reg_d|q0[6]~2                                                                                                                                                                                                                             ; 8       ;
; fz80:Z80|reg_dual2:reg_d|q1[5]~0                                                                                                                                                                                                                             ; 8       ;
; fz80:Z80|load_d~1                                                                                                                                                                                                                                            ; 8       ;
; fz80:Z80|reg_2:reg_adrl|q[6]~8                                                                                                                                                                                                                               ; 8       ;
; fz80:Z80|reg_pcl:reg_pcl|notload                                                                                                                                                                                                                             ; 8       ;
; fz80:Z80|alu:alu|a1[5]~2                                                                                                                                                                                                                                     ; 8       ;
; fz80:Z80|alu:alu|a1[4]                                                                                                                                                                                                                                       ; 8       ;
; fz80:Z80|reg_quad3:reg_l|qy[7]~0                                                                                                                                                                                                                             ; 8       ;
; fz80:Z80|reg_quad3:reg_l|q0[2]~10                                                                                                                                                                                                                            ; 8       ;
; fz80:Z80|reg_quad3:reg_l|q1[7]~9                                                                                                                                                                                                                             ; 8       ;
; fz80:Z80|reg_quad3:reg_l|qx[7]~2                                                                                                                                                                                                                             ; 8       ;
; fz80:Z80|reg_dual2:reg_e|q0[0]~2                                                                                                                                                                                                                             ; 8       ;
; fz80:Z80|reg_dual2:reg_e|q1[2]~0                                                                                                                                                                                                                             ; 8       ;
; fz80:Z80|load_e~4                                                                                                                                                                                                                                            ; 8       ;
; fz80:Z80|reg_dual2:reg_c|q0[1]~2                                                                                                                                                                                                                             ; 8       ;
; fz80:Z80|reg_dual2:reg_c|q1[0]~0                                                                                                                                                                                                                             ; 8       ;
; fz80:Z80|load_c~1                                                                                                                                                                                                                                            ; 8       ;
; fz80:Z80|asu:asu|a1[4]                                                                                                                                                                                                                                       ; 8       ;
; fz80:Z80|s_or                                                                                                                                                                                                                                                ; 8       ;
; fz80:Z80|alu:alu|a1[1]~0                                                                                                                                                                                                                                     ; 8       ;
; fz80:Z80|inva                                                                                                                                                                                                                                                ; 8       ;
; fz80:Z80|Equal3~0                                                                                                                                                                                                                                            ; 8       ;
; fz80:Z80|Equal4~0                                                                                                                                                                                                                                            ; 8       ;
; fz80:Z80|alu:alu|b1[0]~8                                                                                                                                                                                                                                     ; 8       ;
; alt_ram_32kB:ram|altsyncram:altsyncram_component|altsyncram_2bj1:auto_generated|altsyncram_b1a2:altsyncram1|decode_dra:decode5|w_anode466w[2]                                                                                                                ; 8       ;
; alt_ram_32kB:ram|altsyncram:altsyncram_component|altsyncram_2bj1:auto_generated|altsyncram_b1a2:altsyncram1|decode_dra:decode5|w_anode437w[2]                                                                                                                ; 8       ;
; alt_ram_32kB:ram|altsyncram:altsyncram_component|altsyncram_2bj1:auto_generated|altsyncram_b1a2:altsyncram1|decode_dra:decode5|w_anode458w[2]                                                                                                                ; 8       ;
; alt_ram_32kB:ram|altsyncram:altsyncram_component|altsyncram_2bj1:auto_generated|altsyncram_b1a2:altsyncram1|decode_dra:decode5|w_anode450w[2]                                                                                                                ; 8       ;
; VGA:VGA|O_RAM_ADR[13]                                                                                                                                                                                                                                        ; 8       ;
; fz80:Z80|comb~45                                                                                                                                                                                                                                             ; 8       ;
; fz80:Z80|i_in                                                                                                                                                                                                                                                ; 8       ;
; fz80:Z80|reg_2s:reg_spl|q[6]~6                                                                                                                                                                                                                               ; 8       ;
; fz80:Z80|Equal5~1                                                                                                                                                                                                                                            ; 8       ;
; fz80:Z80|asu:asu|comb~0                                                                                                                                                                                                                                      ; 8       ;
; waitreq~0                                                                                                                                                                                                                                                    ; 8       ;
; fz80:Z80|Mux43~0                                                                                                                                                                                                                                             ; 8       ;
; ukp:ukp|sample~1                                                                                                                                                                                                                                             ; 8       ;
; fz80:Z80|comb~27                                                                                                                                                                                                                                             ; 8       ;
; fz80:Z80|Decoder2~6                                                                                                                                                                                                                                          ; 8       ;
; fz80:Z80|i_ldblock                                                                                                                                                                                                                                           ; 8       ;
; fz80:Z80|imm2~0                                                                                                                                                                                                                                              ; 8       ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|nios2_nios2_oci:the_nios2_nios2_oci|nios2_nios2_ocimem:the_nios2_nios2_ocimem|MonAReg[4]                                                                                                                        ; 8       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                             ; 7       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[2]                                                                                                                                                   ; 7       ;
; sld_hub:auto_hub|Equal9~0                                                                                                                                                                                                                                    ; 7       ;
; sld_hub:auto_hub|node_ena[3]~reg0                                                                                                                                                                                                                            ; 7       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                                                                                                                     ; 7       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                                                                                                                                     ; 7       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                                                                                                                                     ; 7       ;
; VGA:VGA|r_dma_dst_adr[3]~23                                                                                                                                                                                                                                  ; 7       ;
; fz80:Z80|i_daa~2                                                                                                                                                                                                                                             ; 7       ;
; fz80:Z80|seq:seq|s_mr2                                                                                                                                                                                                                                       ; 7       ;
; fz80:Z80|Decoder1~16                                                                                                                                                                                                                                         ; 7       ;
; rtc:rtc|count121:c_month|q[3]                                                                                                                                                                                                                                ; 7       ;
; rtc:rtc|count101:c_day0|q[0]                                                                                                                                                                                                                                 ; 7       ;
; rtc:rtc|count10c:c_hour0|q[1]                                                                                                                                                                                                                                ; 7       ;
; rtc:rtc|count10:c_minute0|q~1                                                                                                                                                                                                                                ; 7       ;
; rtc:rtc|count10:c_minute0|q[0]                                                                                                                                                                                                                               ; 7       ;
; VGA:VGA|r_dma_att_adr[4]~11                                                                                                                                                                                                                                  ; 7       ;
; pc8001_sub_system:SUB_SYSTEM|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_pc8001_sub_system_clock_8_out_to_sdram_s1_module:rdv_fifo_for_pc8001_sub_system_clock_8_out_to_sdram_s1|always1~0                                                                 ; 7       ;
; pc8001_sub_system:SUB_SYSTEM|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                   ; 7       ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|d_writedata[15]                                                                                                                                                                                                 ; 7       ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|d_writedata[14]                                                                                                                                                                                                 ; 7       ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|d_writedata[11]                                                                                                                                                                                                 ; 7       ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|d_writedata[12]                                                                                                                                                                                                 ; 7       ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|d_writedata[13]                                                                                                                                                                                                 ; 7       ;
; pc8001_sub_system:SUB_SYSTEM|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                   ; 7       ;
; pc8001_sub_system:SUB_SYSTEM|epcs_flash_controller:the_epcs_flash_controller|epcs_flash_controller_sub:the_epcs_flash_controller_sub|data_to_cpu[4]~1                                                                                                        ; 7       ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|av_ld_rshift8~0                                                                                                                                                                                                 ; 7       ;
; KEYBOARD:KEYBOARD|PS2:PS2|cur.HALT                                                                                                                                                                                                                           ; 7       ;
; KEYBOARD:KEYBOARD|PS2:PS2|sreg[1]                                                                                                                                                                                                                            ; 7       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|i_count[1]                                                                                                                                                                                                      ; 7       ;
; pc8001_sub_system:SUB_SYSTEM|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_pc8001_sub_system_clock_8_out_to_sdram_s1_module:rdv_fifo_for_pc8001_sub_system_clock_8_out_to_sdram_s1|updated_one_count~3                                                       ; 7       ;
; pc8001_sub_system:SUB_SYSTEM|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_pc8001_sub_system_clock_9_out_to_sdram_s1_module:rdv_fifo_for_pc8001_sub_system_clock_9_out_to_sdram_s1|updated_one_count~3                                                       ; 7       ;
; pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_9_out_arbitrator:the_pc8001_sub_system_clock_9_out|r_2~1                                                                                                                                                ; 7       ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|nios2_nios2_oci:the_nios2_nios2_oci|nios2_nios2_avalon_reg:the_nios2_nios2_avalon_reg|Equal0~2                                                                                                                  ; 7       ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|Equal2~4                                                                                                                                                                                                        ; 7       ;
; VGA:VGA|r_xcurs[6]~1                                                                                                                                                                                                                                         ; 7       ;
; VGA:VGA|always11~6                                                                                                                                                                                                                                           ; 7       ;
; rtc:rtc|count10:c_second0|q~0                                                                                                                                                                                                                                ; 7       ;
; VGA:VGA|r_charactor_vcnt[0]                                                                                                                                                                                                                                  ; 7       ;
; KEYBOARD:KEYBOARD|Selector10~79                                                                                                                                                                                                                              ; 7       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|comb~0                                                                                                                                                                                                          ; 7       ;
; pc8001_sub_system:SUB_SYSTEM|sdram_s1_arbitrator:the_sdram_s1|in_a_write_cycle                                                                                                                                                                               ; 7       ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|R_ctrl_exception                                                                                                                                                                                                ; 7       ;
; pc8001_sub_system:SUB_SYSTEM|mmc_spi:the_mmc_spi|avalonif_mmc:mmc_spi|txddata[7]~0                                                                                                                                                                           ; 7       ;
; CONTREG_8251:CONTREG_8251|r_input_data[1]                                                                                                                                                                                                                    ; 7       ;
; rtc:rtc|count10:c_second0|q[0]                                                                                                                                                                                                                               ; 7       ;
; VGA:VGA|HVGEN:HVGEN|O_H_CNT[0]                                                                                                                                                                                                                               ; 7       ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|nios2_nios2_oci:the_nios2_nios2_oci|nios2_jtag_debug_module_wrapper:the_nios2_jtag_debug_module_wrapper|sld_virtual_jtag_basic:nios2_jtag_debug_module_phy|virtual_state_cdr                                    ; 7       ;
; CONTREG_8251:CONTREG_8251|r_input_data[2]                                                                                                                                                                                                                    ; 7       ;
; pc8001_sub_system:SUB_SYSTEM|epcs_flash_controller:the_epcs_flash_controller|epcs_flash_controller_sub:the_epcs_flash_controller_sub|tx_holding_primed                                                                                                       ; 7       ;
; pc8001_sub_system:SUB_SYSTEM|epcs_flash_controller:the_epcs_flash_controller|epcs_flash_controller_sub:the_epcs_flash_controller_sub|state[4]                                                                                                                ; 7       ;
; pc8001_sub_system:SUB_SYSTEM|epcs_flash_controller:the_epcs_flash_controller|epcs_flash_controller_sub:the_epcs_flash_controller_sub|state[0]                                                                                                                ; 7       ;
; fz80:Z80|alu:alu|b1[6]~29                                                                                                                                                                                                                                    ; 7       ;
; fz80:Z80|alu:alu|tor[1]                                                                                                                                                                                                                                      ; 7       ;
; fz80:Z80|tmp0~1                                                                                                                                                                                                                                              ; 7       ;
; fz80:Z80|asu:asu|a1[1]                                                                                                                                                                                                                                       ; 7       ;
; fz80:Z80|asu:asu|a1[2]                                                                                                                                                                                                                                       ; 7       ;
; fz80:Z80|cv5~0                                                                                                                                                                                                                                               ; 7       ;
; fz80:Z80|alu:alu|b1[1]~13                                                                                                                                                                                                                                    ; 7       ;
; fz80:Z80|rs                                                                                                                                                                                                                                                  ; 7       ;
; fz80:Z80|alu:alu|b1[7]~10                                                                                                                                                                                                                                    ; 7       ;
; fz80:Z80|Mux4~1                                                                                                                                                                                                                                              ; 7       ;
; fz80:Z80|Mux5~1                                                                                                                                                                                                                                              ; 7       ;
; fz80:Z80|Mux7~1                                                                                                                                                                                                                                              ; 7       ;
; fz80:Z80|Mux6~1                                                                                                                                                                                                                                              ; 7       ;
; fz80:Z80|i_neg~1                                                                                                                                                                                                                                             ; 7       ;
; fz80:Z80|sel1_tmp~2                                                                                                                                                                                                                                          ; 7       ;
; alt_ram_32kB:ram|altsyncram:altsyncram_component|altsyncram_2bj1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_incr_addr~0                                                                                                                                ; 7       ;
; fz80:Z80|seq:seq|always0~12                                                                                                                                                                                                                                  ; 7       ;
; fz80:Z80|seq:seq|state~4                                                                                                                                                                                                                                     ; 7       ;
; fz80:Z80|imm2~4                                                                                                                                                                                                                                              ; 7       ;
; fz80:Z80|i_out                                                                                                                                                                                                                                               ; 7       ;
; fz80:Z80|seq:seq|always0~3                                                                                                                                                                                                                                   ; 7       ;
; fz80:Z80|seq:seq|s_imm1                                                                                                                                                                                                                                      ; 7       ;
; fz80:Z80|Equal6~0                                                                                                                                                                                                                                            ; 7       ;
; fz80:Z80|seq:seq|s_mw1                                                                                                                                                                                                                                       ; 7       ;
; fz80:Z80|Equal5~0                                                                                                                                                                                                                                            ; 7       ;
; fz80:Z80|seq:seq|Equal3~5                                                                                                                                                                                                                                    ; 7       ;
; ukp:ukp|state.000                                                                                                                                                                                                                                            ; 7       ;
; fz80:Z80|Mux20~3                                                                                                                                                                                                                                             ; 7       ;
; fz80:Z80|Mux21~3                                                                                                                                                                                                                                             ; 7       ;
; fz80:Z80|i_lddd_nn                                                                                                                                                                                                                                           ; 7       ;
; fz80:Z80|Decoder2~5                                                                                                                                                                                                                                          ; 7       ;
; fz80:Z80|i0                                                                                                                                                                                                                                                  ; 7       ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|W_alu_result[10]                                                                                                                                                                                                ; 7       ;
; alt_ram_32kB:ram|altsyncram:altsyncram_component|altsyncram_2bj1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[14]                                                                                                                               ; 7       ;
; alt_ram_32kB:ram|altsyncram:altsyncram_component|altsyncram_2bj1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[13]                                                                                                                               ; 7       ;
; fz80:Z80|reg_r:reg_r|q[3]~4                                                                                                                                                                                                                                  ; 7       ;
; fz80:Z80|reg_r:reg_r|q[2]~5                                                                                                                                                                                                                                  ; 7       ;
; fz80:Z80|reg_r:reg_r|q[1]~6                                                                                                                                                                                                                                  ; 7       ;
; fz80:Z80|reg_r:reg_r|q[0]~7                                                                                                                                                                                                                                  ; 7       ;
; fz80:Z80|seq:seq|ifd                                                                                                                                                                                                                                         ; 7       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:done                                                                                                                         ; 6       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|clear_signal                                                                                                                                                      ; 6       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|run                                                                                                                                                                                     ; 6       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[0]~12                                                                                                                                                                                                  ; 6       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[0]~11                                                                                                                                                                                                  ; 6       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|clear_signal                                                                                                                                                                                                        ; 6       ;
; sld_hub:auto_hub|node_ena_proc~0                                                                                                                                                                                                                             ; 6       ;
; sld_hub:auto_hub|irf_reg[4][3]                                                                                                                                                                                                                               ; 6       ;
; sld_hub:auto_hub|irf_reg[1][1]                                                                                                                                                                                                                               ; 6       ;
; pc8001_sub_system:SUB_SYSTEM|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                      ; 6       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|m_next~21                                                                                                                                                                                                       ; 6       ;
; VGA:VGA|O_RAM_ADR[14]~34                                                                                                                                                                                                                                     ; 6       ;
; fz80:Z80|reg_f:reg_f|q0[0]~28                                                                                                                                                                                                                                ; 6       ;
; fz80:Z80|reg_f:reg_f|q1[6]~2                                                                                                                                                                                                                                 ; 6       ;
; fz80:Z80|arith8~2                                                                                                                                                                                                                                            ; 6       ;
; fz80:Z80|i_rd~4                                                                                                                                                                                                                                              ; 6       ;
; fz80:Z80|i_cpblock                                                                                                                                                                                                                                           ; 6       ;
; rtc:rtc|cy7                                                                                                                                                                                                                                                  ; 6       ;
; rtc:rtc|count101:c_day0|q[3]~0                                                                                                                                                                                                                               ; 6       ;
; rtc:rtc|cy5~0                                                                                                                                                                                                                                                ; 6       ;
; rtc:rtc|count10c:c_hour0|q[0]                                                                                                                                                                                                                                ; 6       ;
; rtc:rtc|count10c:c_hour0|q[0]~0                                                                                                                                                                                                                              ; 6       ;
; rtc:rtc|count6:c_minute1|q[0]                                                                                                                                                                                                                                ; 6       ;
; pc8001_sub_system:SUB_SYSTEM|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                      ; 6       ;
; pc8001_sub_system:SUB_SYSTEM|cmt_din_s1_arbitrator:the_cmt_din_s1|d1_reasons_to_wait                                                                                                                                                                         ; 6       ;
; pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_3:the_pc8001_sub_system_clock_3|pc8001_sub_system_clock_3_master_FSM:master_FSM|master_read                                                                                                             ; 6       ;
; pc8001_sub_system:SUB_SYSTEM|cmt_gpio_in_s1_arbitrator:the_cmt_gpio_in_s1|d1_reasons_to_wait                                                                                                                                                                 ; 6       ;
; pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_5:the_pc8001_sub_system_clock_5|pc8001_sub_system_clock_5_master_FSM:master_FSM|master_read                                                                                                             ; 6       ;
; rtc:rtc|count10:c_minute0|q[2]~0                                                                                                                                                                                                                             ; 6       ;
; pc8001_sub_system:SUB_SYSTEM|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|t_ena~reg0                                                                                                                                                ; 6       ;
; pc8001_sub_system:SUB_SYSTEM|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|cntr_4n7:count_usedw|counter_reg_bit[0]                                  ; 6       ;
; pc8001_sub_system:SUB_SYSTEM|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|cntr_4n7:count_usedw|counter_reg_bit[0]                                  ; 6       ;
; rtc:rtc|count6:c_second1|q[0]                                                                                                                                                                                                                                ; 6       ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|D_dst_regnum[2]~0                                                                                                                                                                                               ; 6       ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|D_ctrl_b_is_dst~1                                                                                                                                                                                               ; 6       ;
; KEYBOARD:KEYBOARD|PS2:PS2|sreg[2]                                                                                                                                                                                                                            ; 6       ;
; pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_8_out_arbitrator:the_pc8001_sub_system_clock_8_out|r_2~1                                                                                                                                                ; 6       ;
; pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_9_in_arbitrator:the_pc8001_sub_system_clock_9_in|nios2_data_master_granted_pc8001_sub_system_clock_9_in~1                                                                                               ; 6       ;
; pc8001_sub_system:SUB_SYSTEM|jtag_uart_avalon_jtag_slave_arbitrator:the_jtag_uart_avalon_jtag_slave|nios2_data_master_requests_jtag_uart_avalon_jtag_slave~1                                                                                                 ; 6       ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|R_valid                                                                                                                                                                                                         ; 6       ;
; VGA:VGA|r_seq[0]                                                                                                                                                                                                                                             ; 6       ;
; VGA:VGA|r_charactor_vcnt[1]                                                                                                                                                                                                                                  ; 6       ;
; VGA:VGA|r_dma_trans_count[4]                                                                                                                                                                                                                                 ; 6       ;
; VGA:VGA|r_dma_trans_count[5]                                                                                                                                                                                                                                 ; 6       ;
; VGA:VGA|r_dma_trans_count[6]                                                                                                                                                                                                                                 ; 6       ;
; KEYBOARD:KEYBOARD|Selector11~6                                                                                                                                                                                                                               ; 6       ;
; KEYBOARD:KEYBOARD|Selector7~59                                                                                                                                                                                                                               ; 6       ;
; KEYBOARD:KEYBOARD|Selector6~36                                                                                                                                                                                                                               ; 6       ;
; KEYBOARD:KEYBOARD|PS2:PS2|empty                                                                                                                                                                                                                              ; 6       ;
; ukp:ukp|clockgen:clockgen|cnt_b[5]                                                                                                                                                                                                                           ; 6       ;
; ukp:ukp|clockgen:clockgen|cnt_b[4]                                                                                                                                                                                                                           ; 6       ;
; pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_4:the_pc8001_sub_system_clock_4|pc8001_sub_system_clock_4_master_FSM:master_FSM|master_read                                                                                                             ; 6       ;
; pc8001_sub_system:SUB_SYSTEM|cmt_gpio_out_s1_arbitrator:the_cmt_gpio_out_s1|d1_reasons_to_wait                                                                                                                                                               ; 6       ;
; pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_2:the_pc8001_sub_system_clock_2|pc8001_sub_system_clock_2_master_FSM:master_FSM|master_read                                                                                                             ; 6       ;
; pc8001_sub_system:SUB_SYSTEM|cmt_dout_s1_arbitrator:the_cmt_dout_s1|d1_reasons_to_wait                                                                                                                                                                       ; 6       ;
; pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_0:the_pc8001_sub_system_clock_0|pc8001_sub_system_clock_0_master_FSM:master_FSM|master_read                                                                                                             ; 6       ;
; pc8001_sub_system:SUB_SYSTEM|gpio0_s1_arbitrator:the_gpio0_s1|d1_reasons_to_wait                                                                                                                                                                             ; 6       ;
; pc8001_sub_system:SUB_SYSTEM|nios2_jtag_debug_module_arbitrator:the_nios2_jtag_debug_module|nios2_data_master_qualified_request_nios2_jtag_debug_module~0                                                                                                    ; 6       ;
; pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_6:the_pc8001_sub_system_clock_6|pc8001_sub_system_clock_6_master_FSM:master_FSM|master_read                                                                                                             ; 6       ;
; pc8001_sub_system:SUB_SYSTEM|mmc_spi_avalon_slave_0_arbitrator:the_mmc_spi_avalon_slave_0|d1_reasons_to_wait                                                                                                                                                 ; 6       ;
; VGA:VGA|LessThan0~0                                                                                                                                                                                                                                          ; 6       ;
; always3~0                                                                                                                                                                                                                                                    ; 6       ;
; VGA:VGA|HVGEN:HVGEN|O_V_CNT[8]                                                                                                                                                                                                                               ; 6       ;
; KEYBOARD:KEYBOARD|r_kb_shift                                                                                                                                                                                                                                 ; 6       ;
; KEYBOARD:KEYBOARD|r_kb_kana                                                                                                                                                                                                                                  ; 6       ;
; ukp:ukp|bitadr[3]~14                                                                                                                                                                                                                                         ; 6       ;
; alt_ram_32kB:ram|altsyncram:altsyncram_component|altsyncram_2bj1:auto_generated|sld_mod_ram_rom:mgl_prim2|Equal1~0                                                                                                                                           ; 6       ;
; alt_ram_32kB:ram|altsyncram:altsyncram_component|altsyncram_2bj1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|clear_signal                                                                                    ; 6       ;
; pc8001_sub_system:SUB_SYSTEM|epcs_flash_controller:the_epcs_flash_controller|epcs_flash_controller_sub:the_epcs_flash_controller_sub|always11~0                                                                                                              ; 6       ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|F_pc[2]                                                                                                                                                                                                         ; 6       ;
; pc8001_sub_system:SUB_SYSTEM|nios2_jtag_debug_module_arbitrator:the_nios2_jtag_debug_module|nios2_instruction_master_requests_nios2_jtag_debug_module~3                                                                                                      ; 6       ;
; pc8001_sub_system:SUB_SYSTEM|epcs_flash_controller:the_epcs_flash_controller|epcs_flash_controller_sub:the_epcs_flash_controller_sub|Equal9~0                                                                                                                ; 6       ;
; pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_6:the_pc8001_sub_system_clock_6|pc8001_sub_system_clock_6_master_FSM:master_FSM|master_write                                                                                                            ; 6       ;
; pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_reset_pll_peripheral_domain_synch_module:pc8001_sub_system_reset_pll_peripheral_domain_synch|data_out                                                                                                         ; 6       ;
; fz80:Z80|Mux38~4                                                                                                                                                                                                                                             ; 6       ;
; fz80:Z80|Mux36~4                                                                                                                                                                                                                                             ; 6       ;
; fz80:Z80|alu:alu|a1[6]~3                                                                                                                                                                                                                                     ; 6       ;
; fz80:Z80|asu:asu|b1[2]                                                                                                                                                                                                                                       ; 6       ;
; fz80:Z80|asu:asu|b1[4]                                                                                                                                                                                                                                       ; 6       ;
; fz80:Z80|asu:asu|a1[3]                                                                                                                                                                                                                                       ; 6       ;
; fz80:Z80|alu:alu|b1[0]~15                                                                                                                                                                                                                                    ; 6       ;
; fz80:Z80|alu:alu|a1[0]                                                                                                                                                                                                                                       ; 6       ;
; fz80:Z80|Mux25~4                                                                                                                                                                                                                                             ; 6       ;
; fz80:Z80|Mux25~3                                                                                                                                                                                                                                             ; 6       ;
; fz80:Z80|Mux25~2                                                                                                                                                                                                                                             ; 6       ;
; fz80:Z80|Mux25~1                                                                                                                                                                                                                                             ; 6       ;
; fz80:Z80|imm1~1                                                                                                                                                                                                                                              ; 6       ;
; fz80:Z80|seq:seq|Equal13~0                                                                                                                                                                                                                                   ; 6       ;
; fz80:Z80|seq:seq|Equal3~10                                                                                                                                                                                                                                   ; 6       ;
; fz80:Z80|i_djnz~0                                                                                                                                                                                                                                            ; 6       ;
; fz80:Z80|asu:asu|a1[0]                                                                                                                                                                                                                                       ; 6       ;
; fz80:Z80|add16~0                                                                                                                                                                                                                                             ; 6       ;
; ukp:ukp|clockgen:clockgen|cnt[0]                                                                                                                                                                                                                             ; 6       ;
; fz80:Z80|Mux10~4                                                                                                                                                                                                                                             ; 6       ;
; fz80:Z80|reg_pcl:reg_pcl|q[5]                                                                                                                                                                                                                                ; 6       ;
; fz80:Z80|reg_pcl:reg_pcl|q[4]                                                                                                                                                                                                                                ; 6       ;
; fz80:Z80|reg_pcl:reg_pcl|q[2]                                                                                                                                                                                                                                ; 6       ;
; fz80:Z80|Mux22~3                                                                                                                                                                                                                                             ; 6       ;
; fz80:Z80|reg_pcl:reg_pcl|q[1]                                                                                                                                                                                                                                ; 6       ;
; fz80:Z80|reg_pcl:reg_pcl|q[0]                                                                                                                                                                                                                                ; 6       ;
; fz80:Z80|i_ldnndd                                                                                                                                                                                                                                            ; 6       ;
; fz80:Z80|i_neg~0                                                                                                                                                                                                                                             ; 6       ;
; fz80:Z80|sela_tmp~0                                                                                                                                                                                                                                          ; 6       ;
; fz80:Z80|i_rd                                                                                                                                                                                                                                                ; 6       ;
; fz80:Z80|comb~16                                                                                                                                                                                                                                             ; 6       ;
; fz80:Z80|i_halt~0                                                                                                                                                                                                                                            ; 6       ;
; fz80:Z80|i_inblock                                                                                                                                                                                                                                           ; 6       ;
; fz80:Z80|sela_tmp3~0                                                                                                                                                                                                                                         ; 6       ;
; fz80:Z80|reg_quad3:reg_l|q~0                                                                                                                                                                                                                                 ; 6       ;
; rtc:rtc|count121:c_month|q[1]                                                                                                                                                                                                                                ; 6       ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|W_alu_result[8]                                                                                                                                                                                                 ; 6       ;
; alt_ram_32kB:ram|altsyncram:altsyncram_component|altsyncram_2bj1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]                                                                                 ; 6       ;
; alt_ram_32kB:ram|altsyncram:altsyncram_component|altsyncram_2bj1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[1]                                                                                 ; 6       ;
; alt_ram_32kB:ram|altsyncram:altsyncram_component|altsyncram_2bj1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]                                                                                 ; 6       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_3fi:auto_generated|counter_reg_bit[4]~0 ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_afi:auto_generated|counter_reg_bit[4]~0                ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal1~5                                                                                                                                     ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal1~0                                                                                                                                     ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|crc_rom_sr_ena~0                                                                                                                                                                        ; 5       ;
; sld_hub:auto_hub|hub_mode_reg[0]                                                                                                                                                                                                                             ; 5       ;
; sld_hub:auto_hub|node_ena[4]~reg0                                                                                                                                                                                                                            ; 5       ;
; sld_hub:auto_hub|node_ena[1]~reg0                                                                                                                                                                                                                            ; 5       ;
; fz80:Z80|asu:asu|c[7]~36                                                                                                                                                                                                                                     ; 5       ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|av_ld_byte3_data_nxt~30                                                                                                                                                                                         ; 5       ;
; KEYBOARD:KEYBOARD|Selector10~81                                                                                                                                                                                                                              ; 5       ;
; alt_ram_32kB:ram|altsyncram:altsyncram_component|altsyncram_2bj1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]~19                                                                              ; 5       ;
; rtc:rtc|count4c:c_day1|q[0]                                                                                                                                                                                                                                  ; 5       ;
; rtc:rtc|count3c:c_hour1|q[1]                                                                                                                                                                                                                                 ; 5       ;
; rtc:rtc|count10c:c_hour0|q[3]                                                                                                                                                                                                                                ; 5       ;
; pc8001_sub_system:SUB_SYSTEM|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_pc8001_sub_system_clock_8_out_to_sdram_s1_module:rdv_fifo_for_pc8001_sub_system_clock_8_out_to_sdram_s1|full_5                                                                    ; 5       ;
; pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_5:the_pc8001_sub_system_clock_5|master_nativeaddress[0]                                                                                                                                                 ; 5       ;
; pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_5:the_pc8001_sub_system_clock_5|master_nativeaddress[1]                                                                                                                                                 ; 5       ;
; pc8001_sub_system:SUB_SYSTEM|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_pc8001_sub_system_clock_8_out_to_sdram_s1_module:rdv_fifo_for_pc8001_sub_system_clock_8_out_to_sdram_s1|full_4                                                                    ; 5       ;
; pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_5:the_pc8001_sub_system_clock_5|always0~0                                                                                                                                                               ; 5       ;
; pc8001_sub_system:SUB_SYSTEM|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_pc8001_sub_system_clock_8_out_to_sdram_s1_module:rdv_fifo_for_pc8001_sub_system_clock_8_out_to_sdram_s1|full_3                                                                    ; 5       ;
; pc8001_sub_system:SUB_SYSTEM|gpio1_s1_arbitrator:the_gpio1_s1|d1_reasons_to_wait                                                                                                                                                                             ; 5       ;
; pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_1:the_pc8001_sub_system_clock_1|pc8001_sub_system_clock_1_master_FSM:master_FSM|master_read                                                                                                             ; 5       ;
; pc8001_sub_system:SUB_SYSTEM|jtag_uart:the_jtag_uart|fifo_rd~1                                                                                                                                                                                               ; 5       ;
; pc8001_sub_system:SUB_SYSTEM|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_pc8001_sub_system_clock_8_out_to_sdram_s1_module:rdv_fifo_for_pc8001_sub_system_clock_8_out_to_sdram_s1|full_2                                                                    ; 5       ;
; pc8001_sub_system:SUB_SYSTEM|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|cntr_4n7:count_usedw|counter_reg_bit[5]                                  ; 5       ;
; pc8001_sub_system:SUB_SYSTEM|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|cntr_4n7:count_usedw|counter_reg_bit[4]                                  ; 5       ;
; pc8001_sub_system:SUB_SYSTEM|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|cntr_4n7:count_usedw|counter_reg_bit[1]                                  ; 5       ;
; pc8001_sub_system:SUB_SYSTEM|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|cntr_4n7:count_usedw|counter_reg_bit[2]                                  ; 5       ;
; pc8001_sub_system:SUB_SYSTEM|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|cntr_4n7:count_usedw|counter_reg_bit[3]                                  ; 5       ;
; pc8001_sub_system:SUB_SYSTEM|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|cntr_4n7:count_usedw|counter_reg_bit[4]                                  ; 5       ;
; pc8001_sub_system:SUB_SYSTEM|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|cntr_4n7:count_usedw|counter_reg_bit[5]                                  ; 5       ;
; pc8001_sub_system:SUB_SYSTEM|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|cntr_4n7:count_usedw|counter_reg_bit[1]                                  ; 5       ;
; pc8001_sub_system:SUB_SYSTEM|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|cntr_4n7:count_usedw|counter_reg_bit[2]                                  ; 5       ;
; pc8001_sub_system:SUB_SYSTEM|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|cntr_4n7:count_usedw|counter_reg_bit[3]                                  ; 5       ;
; pc8001_sub_system:SUB_SYSTEM|timer_0:the_timer_0|control_wr_strobe                                                                                                                                                                                           ; 5       ;
; pc8001_sub_system:SUB_SYSTEM|epcs_flash_controller:the_epcs_flash_controller|epcs_flash_controller_sub:the_epcs_flash_controller_sub|data_to_cpu[15]~2                                                                                                       ; 5       ;
; pc8001_sub_system:SUB_SYSTEM|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|write_stalled~1                                                                                                                                           ; 5       ;
; pc8001_sub_system:SUB_SYSTEM|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_pc8001_sub_system_clock_8_out_to_sdram_s1_module:rdv_fifo_for_pc8001_sub_system_clock_8_out_to_sdram_s1|full_1                                                                    ; 5       ;
; pc8001_sub_system:SUB_SYSTEM|epcs_flash_controller:the_epcs_flash_controller|epcs_flash_controller_sub:the_epcs_flash_controller_sub|ROE                                                                                                                     ; 5       ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|nios2_nios2_oci:the_nios2_nios2_oci|nios2_nios2_avalon_reg:the_nios2_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                           ; 5       ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|E_arith_result[0]~7                                                                                                                                                                                             ; 5       ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|E_arith_result[1]~6                                                                                                                                                                                             ; 5       ;
; pc8001_sub_system:SUB_SYSTEM|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|jupdate~0                                                                                                                                                 ; 5       ;
; pc8001_sub_system:SUB_SYSTEM|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|td_shift~6                                                                                                                                                ; 5       ;
; pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|i_count[2]                                                                                                                                                                                                      ; 5       ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|hbreak_req~0                                                                                                                                                                                                    ; 5       ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|W_status_reg_pie                                                                                                                                                                                                ; 5       ;
; pc8001_sub_system:SUB_SYSTEM|nios2_jtag_debug_module_arbitrator:the_nios2_jtag_debug_module|nios2_jtag_debug_module_waits_for_read~0                                                                                                                         ; 5       ;
; pc8001_sub_system:SUB_SYSTEM|jtag_uart:the_jtag_uart|always2~0                                                                                                                                                                                               ; 5       ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|D_ctrl_shift_logical~0                                                                                                                                                                                          ; 5       ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|Equal101~2                                                                                                                                                                                                      ; 5       ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|Equal101~0                                                                                                                                                                                                      ; 5       ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|Equal2~0                                                                                                                                                                                                        ; 5       ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|nios2_nios2_oci:the_nios2_nios2_oci|nios2_jtag_debug_module_wrapper:the_nios2_jtag_debug_module_wrapper|nios2_jtag_debug_module_sysclk:the_nios2_jtag_debug_module_sysclk|jdo[35]                               ; 5       ;
; VGA:VGA|r_ycurs[4]~2                                                                                                                                                                                                                                         ; 5       ;
; VGA:VGA|r_crtc_we                                                                                                                                                                                                                                            ; 5       ;
; VGA:VGA|r_seq[2]                                                                                                                                                                                                                                             ; 5       ;
; VGA:VGA|r_charactor_vcnt[2]                                                                                                                                                                                                                                  ; 5       ;
; VGA:VGA|Equal7~1                                                                                                                                                                                                                                             ; 5       ;
; VGA:VGA|r_dma_trans_count[0]                                                                                                                                                                                                                                 ; 5       ;
; KEYBOARD:KEYBOARD|Selector9~5                                                                                                                                                                                                                                ; 5       ;
; KEYBOARD:KEYBOARD|KBTBL_2:KBTBL_2|Decoder0~96                                                                                                                                                                                                                ; 5       ;
; KEYBOARD:KEYBOARD|Selector10~61                                                                                                                                                                                                                              ; 5       ;
; KEYBOARD:KEYBOARD|Selector10~39                                                                                                                                                                                                                              ; 5       ;
; KEYBOARD:KEYBOARD|Selector10~30                                                                                                                                                                                                                              ; 5       ;
; KEYBOARD:KEYBOARD|r_kb_scan_cnt[0]                                                                                                                                                                                                                           ; 5       ;
; KEYBOARD:KEYBOARD|KBTBL_1:KBTBL_1|Equal0~1                                                                                                                                                                                                                   ; 5       ;
; KEYBOARD:KEYBOARD|WideOr11~1                                                                                                                                                                                                                                 ; 5       ;
; KEYBOARD:KEYBOARD|WideOr9~3                                                                                                                                                                                                                                  ; 5       ;
; KEYBOARD:KEYBOARD|WideOr13~1                                                                                                                                                                                                                                 ; 5       ;
; KEYBOARD:KEYBOARD|WideOr5~3                                                                                                                                                                                                                                  ; 5       ;
; KEYBOARD:KEYBOARD|WideOr7~2                                                                                                                                                                                                                                  ; 5       ;
; ukp:ukp|clockgen:clockgen|Equal1~0                                                                                                                                                                                                                           ; 5       ;
; alt_ram_32kB:ram|altsyncram:altsyncram_component|altsyncram_2bj1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]~14                                                                              ; 5       ;
; CONTREG_8251:CONTREG_8251|r_input_data[3]                                                                                                                                                                                                                    ; 5       ;
; pc8001_sub_system:SUB_SYSTEM|sdram_s1_arbitrator:the_sdram_s1|sdram_s1_arb_addend[0]                                                                                                                                                                         ; 5       ;
; pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_8:the_pc8001_sub_system_clock_8|pc8001_sub_system_clock_8_master_FSM:master_FSM|master_read                                                                                                             ; 5       ;
; pc8001_sub_system:SUB_SYSTEM|sdram_s1_arbitrator:the_sdram_s1|sdram_s1_arb_addend[1]                                                                                                                                                                         ; 5       ;
; pc8001_sub_system:SUB_SYSTEM|sdram_s1_arbitrator:the_sdram_s1|pc8001_sub_system_clock_9_out_qualified_request_sdram_s1~0                                                                                                                                     ; 5       ;
; pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_9:the_pc8001_sub_system_clock_9|pc8001_sub_system_clock_9_master_FSM:master_FSM|master_read                                                                                                             ; 5       ;
; pc8001_sub_system:SUB_SYSTEM|nios2_jtag_debug_module_arbitrator:the_nios2_jtag_debug_module|nios2_jtag_debug_module_arb_addend[0]                                                                                                                            ; 5       ;
; pc8001_sub_system:SUB_SYSTEM|nios2_jtag_debug_module_arbitrator:the_nios2_jtag_debug_module|nios2_jtag_debug_module_arb_addend[1]                                                                                                                            ; 5       ;
; pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_clock_8:the_pc8001_sub_system_clock_8|pc8001_sub_system_clock_8_slave_FSM:slave_FSM|slave_state.010                                                                                                           ; 5       ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|E_src1[1]                                                                                                                                                                                                       ; 5       ;
; pc8001_sub_system:SUB_SYSTEM|mmc_spi:the_mmc_spi|avalonif_mmc:mmc_spi|Selector0~1                                                                                                                                                                            ; 5       ;
; cin[0]                                                                                                                                                                                                                                                       ; 5       ;
; VGA:VGA|HVGEN:HVGEN|O_H_CNT[8]                                                                                                                                                                                                                               ; 5       ;
; VGA:VGA|HVGEN:HVGEN|O_H_CNT[5]                                                                                                                                                                                                                               ; 5       ;
; VGA:VGA|HVGEN:HVGEN|O_H_CNT[6]                                                                                                                                                                                                                               ; 5       ;
; VGA:VGA|HVGEN:HVGEN|O_H_CNT[1]                                                                                                                                                                                                                               ; 5       ;
; VGA:VGA|HVGEN:HVGEN|O_H_CNT[2]                                                                                                                                                                                                                               ; 5       ;
; VGA:VGA|HVGEN:HVGEN|O_V_CNT[1]                                                                                                                                                                                                                               ; 5       ;
; VGA:VGA|HVGEN:HVGEN|O_V_CNT[2]                                                                                                                                                                                                                               ; 5       ;
; VGA:VGA|HVGEN:HVGEN|O_V_CNT[3]                                                                                                                                                                                                                               ; 5       ;
; VGA:VGA|HVGEN:HVGEN|O_V_CNT[5]                                                                                                                                                                                                                               ; 5       ;
; VGA:VGA|HVGEN:HVGEN|O_V_CNT[6]                                                                                                                                                                                                                               ; 5       ;
; KEYBOARD:KEYBOARD|r_kb_status[0]                                                                                                                                                                                                                             ; 5       ;
; KEYBOARD:KEYBOARD|w_out_kb_data[6]~4                                                                                                                                                                                                                         ; 5       ;
; pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_reset_pll_sdram_domain_synch_module:pc8001_sub_system_reset_pll_sdram_domain_synch|data_out                                                                                                                   ; 5       ;
; pc8001_sub_system:SUB_SYSTEM|epcs_flash_controller_epcs_control_port_arbitrator:the_epcs_flash_controller_epcs_control_port|epcs_flash_controller_epcs_control_port_arb_addend[0]                                                                            ; 5       ;
; pc8001_sub_system:SUB_SYSTEM|epcs_flash_controller_epcs_control_port_arbitrator:the_epcs_flash_controller_epcs_control_port|epcs_flash_controller_epcs_control_port_arb_addend[1]                                                                            ; 5       ;
; pc8001_sub_system:SUB_SYSTEM|epcs_flash_controller:the_epcs_flash_controller|epcs_flash_controller_sub:the_epcs_flash_controller_sub|wr_strobe                                                                                                               ; 5       ;
; pc8001_sub_system:SUB_SYSTEM|mmc_spi:the_mmc_spi|avalonif_mmc:mmc_spi|Equal2~1                                                                                                                                                                               ; 5       ;
; pc8001_sub_system:SUB_SYSTEM|mmc_spi:the_mmc_spi|avalonif_mmc:mmc_spi|Equal2~0                                                                                                                                                                               ; 5       ;
; fz80:Z80|dec_pc                                                                                                                                                                                                                                              ; 5       ;
; fz80:Z80|Mux35~4                                                                                                                                                                                                                                             ; 5       ;
; fz80:Z80|Mux39~4                                                                                                                                                                                                                                             ; 5       ;
; fz80:Z80|Mux37~4                                                                                                                                                                                                                                             ; 5       ;
; fz80:Z80|q_asu_zero                                                                                                                                                                                                                                          ; 5       ;
; fz80:Z80|load3_pc~0                                                                                                                                                                                                                                          ; 5       ;
; fz80:Z80|alu:alu|co[7]~2                                                                                                                                                                                                                                     ; 5       ;
; fz80:Z80|alu:alu|a1[7]                                                                                                                                                                                                                                       ; 5       ;
; fz80:Z80|asu:asu|b1[1]                                                                                                                                                                                                                                       ; 5       ;
; fz80:Z80|asu:asu|a1[5]                                                                                                                                                                                                                                       ; 5       ;
; fz80:Z80|al~0                                                                                                                                                                                                                                                ; 5       ;
; alt_ram_32kB:ram|altsyncram:altsyncram_component|altsyncram_2bj1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[3]                                                                                                                                ; 5       ;
; alt_ram_32kB:ram|altsyncram:altsyncram_component|altsyncram_2bj1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[4]                                                                                                                                ; 5       ;
; fz80:Z80|Mux3~1                                                                                                                                                                                                                                              ; 5       ;
; alt_ram_32kB:ram|altsyncram:altsyncram_component|altsyncram_2bj1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[2]                                                                                                                                ; 5       ;
; alt_ram_32kB:ram|altsyncram:altsyncram_component|altsyncram_2bj1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[6]                                                                                                                                ; 5       ;
; fz80:Z80|Mux1~1                                                                                                                                                                                                                                              ; 5       ;
; alt_ram_32kB:ram|altsyncram:altsyncram_component|altsyncram_2bj1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[7]                                                                                                                                ; 5       ;
; fz80:Z80|Mux0~1                                                                                                                                                                                                                                              ; 5       ;
; alt_ram_32kB:ram|altsyncram:altsyncram_component|altsyncram_2bj1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[5]                                                                                                                                ; 5       ;
; fz80:Z80|Mux2~1                                                                                                                                                                                                                                              ; 5       ;
; input_data[5]~0                                                                                                                                                                                                                                              ; 5       ;
; alt_ram_32kB:ram|altsyncram:altsyncram_component|altsyncram_2bj1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[1]                                                                                                                                ; 5       ;
; fz80:Z80|disp                                                                                                                                                                                                                                                ; 5       ;
; fz80:Z80|seq:seq|iff2~0                                                                                                                                                                                                                                      ; 5       ;
; fz80:Z80|seq:seq|Equal3~7                                                                                                                                                                                                                                    ; 5       ;
; fz80:Z80|i_push~0                                                                                                                                                                                                                                            ; 5       ;
; fz80:Z80|asu_ci~3                                                                                                                                                                                                                                            ; 5       ;
; ukp:ukp|timing[0]                                                                                                                                                                                                                                            ; 5       ;
; ukp:ukp|always0~0                                                                                                                                                                                                                                            ; 5       ;
; alt_ram_32kB:ram|altsyncram:altsyncram_component|altsyncram_2bj1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[0]                                                                                                                                ; 5       ;
; CONTREG_8251:CONTREG_8251|r_command[2]                                                                                                                                                                                                                       ; 5       ;
; fz80:Z80|reg_pch:reg_pch|q[6]                                                                                                                                                                                                                                ; 5       ;
; fz80:Z80|reg_pch:reg_pch|q[5]                                                                                                                                                                                                                                ; 5       ;
; fz80:Z80|reg_pch:reg_pch|q[4]                                                                                                                                                                                                                                ; 5       ;
; fz80:Z80|reg_pch:reg_pch|q[3]                                                                                                                                                                                                                                ; 5       ;
; fz80:Z80|reg_pch:reg_pch|q[2]                                                                                                                                                                                                                                ; 5       ;
; fz80:Z80|reg_pch:reg_pch|q[1]                                                                                                                                                                                                                                ; 5       ;
; fz80:Z80|reg_pch:reg_pch|q[0]                                                                                                                                                                                                                                ; 5       ;
; fz80:Z80|reg_pcl:reg_pcl|q[7]                                                                                                                                                                                                                                ; 5       ;
; fz80:Z80|reg_pcl:reg_pcl|q[6]                                                                                                                                                                                                                                ; 5       ;
; fz80:Z80|reg_pcl:reg_pcl|q[3]                                                                                                                                                                                                                                ; 5       ;
; fz80:Z80|seq:seq|Equal3~3                                                                                                                                                                                                                                    ; 5       ;
; fz80:Z80|imm1~0                                                                                                                                                                                                                                              ; 5       ;
; fz80:Z80|seq:seq|inst_reg[3]                                                                                                                                                                                                                                 ; 5       ;
; fz80:Z80|seq:seq|Equal3~0                                                                                                                                                                                                                                    ; 5       ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|W_alu_result[9]                                                                                                                                                                                                 ; 5       ;
; pc8001_sub_system:SUB_SYSTEM|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|td_shift[9]                                                                                                                                               ; 5       ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|F_pc[4]                                                                                                                                                                                                         ; 5       ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|E_src1[2]                                                                                                                                                                                                       ; 5       ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|E_src1[3]                                                                                                                                                                                                       ; 5       ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|F_pc[8]                                                                                                                                                                                                         ; 5       ;
; VGA:VGA|r_text_adr[6]                                                                                                                                                                                                                                        ; 5       ;
; VGA:VGA|r_text_adr[4]                                                                                                                                                                                                                                        ; 5       ;
; VGA:VGA|r_text_adr[5]                                                                                                                                                                                                                                        ; 5       ;
; VGA:VGA|r_text_adr[2]                                                                                                                                                                                                                                        ; 5       ;
; VGA:VGA|r_text_adr[3]                                                                                                                                                                                                                                        ; 5       ;
; VGA:VGA|r_text_adr[0]                                                                                                                                                                                                                                        ; 5       ;
; VGA:VGA|r_text_adr[1]                                                                                                                                                                                                                                        ; 5       ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|W_alu_result[11]                                                                                                                                                                                                ; 5       ;
; fz80:Z80|reg_r:reg_r|q[2]                                                                                                                                                                                                                                    ; 5       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                                                                                                                          ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                                        ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; VGA:VGA|alt_vram:ROWBUF|altsyncram:altsyncram_component|altsyncram_25o1:auto_generated|ALTSYNCRAM                                                                                                                                                                             ; AUTO ; Simple Dual Port ; Dual Clocks  ; 512          ; 8            ; 512          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 4096   ; 128                         ; 8                           ; 128                         ; 8                           ; 1024                ; 1    ; None                                       ; M9K_X25_Y13_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
; VGA:VGA|alt_vram_attribute:ATTRIBUTE|altsyncram:altsyncram_component|altsyncram_08o1:auto_generated|ALTSYNCRAM                                                                                                                                                                ; AUTO ; Simple Dual Port ; Dual Clocks  ; 512          ; 16           ; 512          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 8192   ; 128                         ; 16                          ; 128                         ; 16                          ; 2048                ; 1    ; None                                       ; M9K_X25_Y23_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
; VGA:VGA|altshift_taps:r_attbuf_we_rtl_0|shift_taps_ohm:auto_generated|altsyncram_lta1:altsyncram2|ALTSYNCRAM                                                                                                                                                                  ; AUTO ; Simple Dual Port ; Single Clock ; 2            ; 8            ; 2            ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 16     ; 2                           ; 8                           ; 2                           ; 8                           ; 16                  ; 1    ; None                                       ; M9K_X25_Y24_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
; VGA:VGA|cgrom:CGROM|altsyncram:Ram0_rtl_0|altsyncram_9s61:auto_generated|ALTSYNCRAM                                                                                                                                                                                           ; AUTO ; ROM              ; Single Clock ; 2048         ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 16384  ; 2048                        ; 8                           ; --                          ; --                          ; 16384               ; 2    ; db/pc-8001onDE0.rom0_cgrom_6544f0c.hdl.mif ; M9K_X25_Y14_N0, M9K_X25_Y15_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
; alt_ram_32kB:ram|altsyncram:altsyncram_component|altsyncram_2bj1:auto_generated|altsyncram_b1a2:altsyncram1|ALTSYNCRAM                                                                                                                                                        ; AUTO ; True Dual Port   ; Dual Clocks  ; 32768        ; 8            ; 32768        ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 262144 ; 32768                       ; 8                           ; 32768                       ; 8                           ; 262144              ; 32   ; None                                       ; M9K_X13_Y7_N0, M9K_X25_Y11_N0, M9K_X25_Y8_N0, M9K_X13_Y8_N0, M9K_X13_Y9_N0, M9K_X25_Y25_N0, M9K_X13_Y24_N0, M9K_X13_Y18_N0, M9K_X13_Y11_N0, M9K_X25_Y18_N0, M9K_X25_Y26_N0, M9K_X13_Y13_N0, M9K_X25_Y10_N0, M9K_X25_Y3_N0, M9K_X25_Y4_N0, M9K_X25_Y7_N0, M9K_X13_Y22_N0, M9K_X13_Y19_N0, M9K_X13_Y23_N0, M9K_X25_Y17_N0, M9K_X13_Y10_N0, M9K_X25_Y6_N0, M9K_X25_Y5_N0, M9K_X25_Y9_N0, M9K_X25_Y22_N0, M9K_X13_Y3_N0, M9K_X13_Y4_N0, M9K_X25_Y12_N0, M9K_X13_Y20_N0, M9K_X13_Y12_N0, M9K_X13_Y21_N0, M9K_X25_Y16_N0 ;
; pc8001_sub_system:SUB_SYSTEM|epcs_flash_controller:the_epcs_flash_controller|altsyncram:the_boot_copier_rom|altsyncram_3451:auto_generated|ALTSYNCRAM                                                                                                                         ; AUTO ; ROM              ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192   ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1    ; epcs_flash_controller_boot_rom_synth.hex   ; M9K_X25_Y21_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
; pc8001_sub_system:SUB_SYSTEM|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram|altsyncram_i0m1:altsyncram1|ALTSYNCRAM                                                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                       ; M9K_X13_Y17_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
; pc8001_sub_system:SUB_SYSTEM|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram|altsyncram_i0m1:altsyncram1|ALTSYNCRAM                                                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                       ; M9K_X13_Y15_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|nios2_nios2_oci:the_nios2_nios2_oci|nios2_nios2_ocimem:the_nios2_nios2_ocimem|nios2_ociram_lpm_dram_bdp_component_module:nios2_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_9972:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port   ; Single Clock ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192   ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 2    ; nios2_ociram_default_contents.mif          ; M9K_X13_Y14_N0, M9K_X13_Y16_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|nios2_register_bank_a_module:nios2_register_bank_a|altsyncram:the_altsyncram|altsyncram_sef1:auto_generated|ALTSYNCRAM                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; nios2_rf_ram_a.mif                         ; M9K_X25_Y20_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
; pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|nios2_register_bank_b_module:nios2_register_bank_b|altsyncram:the_altsyncram|altsyncram_tef1:auto_generated|ALTSYNCRAM                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; nios2_rf_ram_b.mif                         ; M9K_X25_Y19_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4t14:auto_generated|ALTSYNCRAM                                                                                                                ; AUTO ; Simple Dual Port ; Dual Clocks  ; 512          ; 21           ; 512          ; 21           ; yes                    ; no                      ; yes                    ; no                      ; 10752  ; 512                         ; 21                          ; 512                         ; 21                          ; 10752               ; 2    ; None                                       ; M9K_X13_Y5_N0, M9K_X13_Y6_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
; ukp:ukp|ukprom:ukprom|altsyncram:WideOr7_rtl_0|altsyncram_ofv:auto_generated|ALTSYNCRAM                                                                                                                                                                                       ; AUTO ; ROM              ; Single Clock ; 1024         ; 4            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 4096   ; 1024                        ; 4                           ; --                          ; --                          ; 4096                ; 1    ; pc-8001onDE0.pc80010.rtl.mif               ; M9K_X25_Y1_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |pc8001|ukp:ukp|ukprom:ukprom|altsyncram:WideOr7_rtl_0|altsyncram_ofv:auto_generated|ALTSYNCRAM                                                                                                                                                                  ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(0001) (1) (1) (01)    ;(1001) (11) (9) (09)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(1110) (16) (14) (0E)   ;(1001) (11) (9) (09)   ;(0010) (2) (2) (02)   ;(1000) (10) (8) (08)   ;
;8;(1000) (10) (8) (08)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0001) (1) (1) (01)   ;(1000) (10) (8) (08)   ;(1100) (14) (12) (0C)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;16;(1110) (16) (14) (0E)    ;(1011) (13) (11) (0B)   ;(0100) (4) (4) (04)   ;(0000) (0) (0) (00)   ;(0100) (4) (4) (04)   ;(0001) (1) (1) (01)   ;(1010) (12) (10) (0A)   ;(0000) (0) (0) (00)   ;
;24;(1110) (16) (14) (0E)    ;(1011) (13) (11) (0B)   ;(0110) (6) (6) (06)   ;(0000) (0) (0) (00)   ;(0111) (7) (7) (07)   ;(0001) (1) (1) (01)   ;(1000) (10) (8) (08)   ;(0010) (2) (2) (02)   ;
;32;(1110) (16) (14) (0E)    ;(0100) (4) (4) (04)   ;(0100) (4) (4) (04)   ;(0110) (6) (6) (06)   ;(0110) (6) (6) (06)   ;(0111) (7) (7) (07)   ;(1011) (13) (11) (0B)   ;(1000) (10) (8) (08)   ;
;40;(0000) (0) (0) (00)    ;(1110) (16) (14) (0E)   ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;
;48;(0101) (5) (5) (05)    ;(0101) (5) (5) (05)   ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;(0110) (6) (6) (06)   ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;(0101) (5) (5) (05)   ;
;56;(0110) (6) (6) (06)    ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;
;64;(0110) (6) (6) (06)    ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;
;72;(0101) (5) (5) (05)    ;(0110) (6) (6) (06)   ;(0100) (4) (4) (04)   ;(0100) (4) (4) (04)   ;(0110) (6) (6) (06)   ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;
;80;(0101) (5) (5) (05)    ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;(0101) (5) (5) (05)   ;(0101) (5) (5) (05)   ;(0101) (5) (5) (05)   ;
;88;(0110) (6) (6) (06)    ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;(0101) (5) (5) (05)   ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;
;96;(0110) (6) (6) (06)    ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;
;104;(0110) (6) (6) (06)    ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;
;112;(0101) (5) (5) (05)    ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;
;120;(0101) (5) (5) (05)    ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;
;128;(0101) (5) (5) (05)    ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;
;136;(0101) (5) (5) (05)    ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;
;144;(0101) (5) (5) (05)    ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;
;152;(0101) (5) (5) (05)    ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;(0110) (6) (6) (06)   ;(0110) (6) (6) (06)   ;
;160;(0101) (5) (5) (05)    ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;(0110) (6) (6) (06)   ;(0110) (6) (6) (06)   ;(0110) (6) (6) (06)   ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;
;168;(0101) (5) (5) (05)    ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;(0100) (4) (4) (04)   ;(0100) (4) (4) (04)   ;
;176;(0110) (6) (6) (06)    ;(0110) (6) (6) (06)   ;(0111) (7) (7) (07)   ;(0001) (1) (1) (01)   ;(0000) (0) (0) (00)   ;(0100) (4) (4) (04)   ;(0010) (2) (2) (02)   ;(1101) (15) (13) (0D)   ;
;184;(0001) (1) (1) (01)    ;(1000) (10) (8) (08)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(1000) (10) (8) (08)   ;(1110) (16) (14) (0E)   ;(0010) (2) (2) (02)   ;(1011) (13) (11) (0B)   ;
;192;(1111) (17) (15) (0F)    ;(0010) (2) (2) (02)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;
;200;(0101) (5) (5) (05)    ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;(0101) (5) (5) (05)   ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;(0101) (5) (5) (05)   ;
;208;(0110) (6) (6) (06)    ;(0110) (6) (6) (06)   ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;
;216;(0110) (6) (6) (06)    ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;
;224;(0101) (5) (5) (05)    ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;(0100) (4) (4) (04)   ;(0100) (4) (4) (04)   ;(0110) (6) (6) (06)   ;(0110) (6) (6) (06)   ;
;232;(0111) (7) (7) (07)    ;(0001) (1) (1) (01)   ;(0000) (0) (0) (00)   ;(0100) (4) (4) (04)   ;(0010) (2) (2) (02)   ;(1101) (15) (13) (0D)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;240;(0001) (1) (1) (01)    ;(1000) (10) (8) (08)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(1000) (10) (8) (08)   ;(1100) (14) (12) (0C)   ;(0011) (3) (3) (03)   ;(1011) (13) (11) (0B)   ;
;248;(1101) (15) (13) (0D)    ;(0011) (3) (3) (03)   ;(1010) (12) (10) (0A)   ;(0001) (1) (1) (01)   ;(0011) (3) (3) (03)   ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;
;256;(0110) (6) (6) (06)    ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;
;264;(0110) (6) (6) (06)    ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;(0101) (5) (5) (05)   ;(0101) (5) (5) (05)   ;(0100) (4) (4) (04)   ;(0100) (4) (4) (04)   ;(0110) (6) (6) (06)   ;
;272;(0110) (6) (6) (06)    ;(0111) (7) (7) (07)   ;(1110) (16) (14) (0E)   ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;
;280;(0110) (6) (6) (06)    ;(0101) (5) (5) (05)   ;(0101) (5) (5) (05)   ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;(0110) (6) (6) (06)   ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;
;288;(0101) (5) (5) (05)    ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;
;296;(0110) (6) (6) (06)    ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;
;304;(0110) (6) (6) (06)    ;(0110) (6) (6) (06)   ;(0110) (6) (6) (06)   ;(0100) (4) (4) (04)   ;(0100) (4) (4) (04)   ;(0110) (6) (6) (06)   ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;
;312;(0110) (6) (6) (06)    ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;(0101) (5) (5) (05)   ;(0101) (5) (5) (05)   ;
;320;(0101) (5) (5) (05)    ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;(0101) (5) (5) (05)   ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;
;328;(0101) (5) (5) (05)    ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;(0101) (5) (5) (05)   ;
;336;(0110) (6) (6) (06)    ;(0101) (5) (5) (05)   ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;(0101) (5) (5) (05)   ;
;344;(0110) (6) (6) (06)    ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;
;352;(0110) (6) (6) (06)    ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;
;360;(0110) (6) (6) (06)    ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;
;368;(0110) (6) (6) (06)    ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;
;376;(0110) (6) (6) (06)    ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;
;384;(0110) (6) (6) (06)    ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;(0110) (6) (6) (06)   ;
;392;(0110) (6) (6) (06)    ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;(0110) (6) (6) (06)   ;
;400;(0101) (5) (5) (05)    ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;(0100) (4) (4) (04)   ;
;408;(0100) (4) (4) (04)    ;(0110) (6) (6) (06)   ;(0110) (6) (6) (06)   ;(0111) (7) (7) (07)   ;(0001) (1) (1) (01)   ;(0000) (0) (0) (00)   ;(0100) (4) (4) (04)   ;(0010) (2) (2) (02)   ;
;416;(1101) (15) (13) (0D)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0001) (1) (1) (01)   ;(1000) (10) (8) (08)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;424;(1000) (10) (8) (08)    ;(1001) (11) (9) (09)   ;(0110) (6) (6) (06)   ;(1011) (13) (11) (0B)   ;(1010) (12) (10) (0A)   ;(0110) (6) (6) (06)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;432;(0101) (5) (5) (05)    ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;(0101) (5) (5) (05)   ;
;440;(0101) (5) (5) (05)    ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;(0110) (6) (6) (06)   ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;
;448;(0101) (5) (5) (05)    ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;
;456;(0101) (5) (5) (05)    ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;(0110) (6) (6) (06)   ;(0110) (6) (6) (06)   ;(0110) (6) (6) (06)   ;
;464;(0100) (4) (4) (04)    ;(0100) (4) (4) (04)   ;(0110) (6) (6) (06)   ;(0110) (6) (6) (06)   ;(0111) (7) (7) (07)   ;(0001) (1) (1) (01)   ;(0000) (0) (0) (00)   ;(0100) (4) (4) (04)   ;
;472;(0010) (2) (2) (02)    ;(1101) (15) (13) (0D)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0001) (1) (1) (01)   ;(1000) (10) (8) (08)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;480;(1000) (10) (8) (08)    ;(0111) (7) (7) (07)   ;(0111) (7) (7) (07)   ;(1011) (13) (11) (0B)   ;(1000) (10) (8) (08)   ;(0111) (7) (7) (07)   ;(1010) (12) (10) (0A)   ;(1100) (14) (12) (0C)   ;
;488;(0110) (6) (6) (06)    ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;
;496;(0101) (5) (5) (05)    ;(0110) (6) (6) (06)   ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;(0101) (5) (5) (05)   ;
;504;(0101) (5) (5) (05)    ;(0100) (4) (4) (04)   ;(0100) (4) (4) (04)   ;(0110) (6) (6) (06)   ;(0110) (6) (6) (06)   ;(0111) (7) (7) (07)   ;(1100) (14) (12) (0C)   ;(0001) (1) (1) (01)   ;
;512;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(1011) (13) (11) (0B)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;520;(1000) (10) (8) (08)    ;(1010) (12) (10) (0A)   ;(1001) (11) (9) (09)   ;(0100) (4) (4) (04)   ;(0100) (4) (4) (04)   ;(0110) (6) (6) (06)   ;(0110) (6) (6) (06)   ;(0111) (7) (7) (07)   ;
;528;(1011) (13) (11) (0B)    ;(0001) (1) (1) (01)   ;(0000) (0) (0) (00)   ;(1110) (16) (14) (0E)   ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;
;536;(0101) (5) (5) (05)    ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;(0101) (5) (5) (05)   ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;(0101) (5) (5) (05)   ;
;544;(0110) (6) (6) (06)    ;(0110) (6) (6) (06)   ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;
;552;(0101) (5) (5) (05)    ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;(0110) (6) (6) (06)   ;
;560;(0110) (6) (6) (06)    ;(0101) (5) (5) (05)   ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;(0100) (4) (4) (04)   ;(0100) (4) (4) (04)   ;(0110) (6) (6) (06)   ;(0110) (6) (6) (06)   ;
;568;(0111) (7) (7) (07)    ;(0001) (1) (1) (01)   ;(0000) (0) (0) (00)   ;(0100) (4) (4) (04)   ;(0010) (2) (2) (02)   ;(1101) (15) (13) (0D)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;576;(0001) (1) (1) (01)    ;(1000) (10) (8) (08)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(1000) (10) (8) (08)   ;(0000) (0) (0) (00)   ;(1001) (11) (9) (09)   ;(1011) (13) (11) (0B)   ;
;584;(0001) (1) (1) (01)    ;(1001) (11) (9) (09)   ;(1010) (12) (10) (0A)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;
;592;(0110) (6) (6) (06)    ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;(0101) (5) (5) (05)   ;(0110) (6) (6) (06)   ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;
;600;(0110) (6) (6) (06)    ;(0110) (6) (6) (06)   ;(0101) (5) (5) (05)   ;(0101) (5) (5) (05)   ;(0101) (5) (5) (05)   ;(0100) (4) (4) (04)   ;(0100) (4) (4) (04)   ;(0110) (6) (6) (06)   ;
;608;(0110) (6) (6) (06)    ;(0111) (7) (7) (07)   ;(0001) (1) (1) (01)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(1011) (13) (11) (0B)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;616;(1100) (14) (12) (0C)    ;(0001) (1) (1) (01)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(1011) (13) (11) (0B)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;624;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;632;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;640;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;648;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;656;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;664;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;672;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;680;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;688;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;696;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;704;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;712;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;720;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;728;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;736;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;744;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;752;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;760;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;768;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;776;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;784;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;792;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;800;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;808;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;816;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;824;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;832;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;840;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;848;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;856;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;864;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;872;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;880;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;888;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;896;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;904;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;912;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;920;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;928;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;936;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;944;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;952;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;960;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;968;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;976;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;984;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;992;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;1000;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;1008;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;1016;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;




RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |pc8001|pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|nios2_register_bank_b_module:nios2_register_bank_b|altsyncram:the_altsyncram|altsyncram_tef1:auto_generated|ALTSYNCRAM                                                                                      ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)    ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;
;8;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)    ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;
;16;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)    ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;
;24;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)    ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;




RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |pc8001|pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|nios2_register_bank_a_module:nios2_register_bank_a|altsyncram:the_altsyncram|altsyncram_sef1:auto_generated|ALTSYNCRAM                                                                                      ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)    ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;
;8;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)    ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;
;16;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)    ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;
;24;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)    ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;




RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |pc8001|pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|nios2_nios2_oci:the_nios2_nios2_oci|nios2_nios2_ocimem:the_nios2_nios2_ocimem|nios2_ociram_lpm_dram_bdp_component_module:nios2_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_9972:auto_generated|ALTSYNCRAM ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000000000000010000000100000) (20040) (8224) (2020)    ;(00000000000000000000111000001110) (7016) (3598) (E0E)   ;(00000000000001000000000000000000) (1000000) (262144) (40000)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00100000000000000000000000000000) (-294967296) (536870912) (20000000)   ;(00000000000000000010000000000000) (20000) (8192) (2000)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;8;(00000000001100101110000000111010) (14560072) (3334202) (32E03A)    ;(11001000000000000110000000111010) (1812216886) (-939499462) (-3-7-15-15-9-15-12-6)   ;(00000000000000000000000000000110) (6) (6) (06)   ;(00000000001111111111110000000110) (17776006) (4193286) (3FFC06)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;
;16;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)    ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;
;24;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)    ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;
;32;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)    ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;
;40;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)    ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;
;48;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)    ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;
;56;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)    ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;
;64;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)    ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;
;72;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)    ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;
;80;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)    ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;
;88;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)    ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;
;96;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)    ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;
;104;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)    ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;
;112;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)    ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;
;120;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)    ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;
;128;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)    ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;
;136;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)    ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;
;144;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)    ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;
;152;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)    ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;
;160;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)    ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;
;168;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)    ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;
;176;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)    ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;
;184;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)    ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;
;192;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)    ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;
;200;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)    ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;
;208;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)    ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;
;216;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)    ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;
;224;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)    ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;
;232;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)    ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;
;240;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)    ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;
;248;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)    ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;




RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |pc8001|pc8001_sub_system:SUB_SYSTEM|epcs_flash_controller:the_epcs_flash_controller|altsyncram:the_boot_copier_rom|altsyncram_3451:auto_generated|ALTSYNCRAM                                                                                                    ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000000000010111000000111010) (270072) (94266) (1703A)    ;(00000100110000000000000001110100) (460000164) (79691892) (4C00074)   ;(10011000000000010100100000111010) (1664917238) (-1744746438) (-6-7-15-14-11-7-12-6)   ;(10011100111111111111100000000100) (2142447170) (-1660946428) (-6-3000-7-15-12)   ;(10011000001111111111110100011110) (1682449602) (-1740636898) (-6-7-1200-2-14-2)   ;(00000000000000000010000000111010) (20072) (8250) (203A)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000000000000100101000000110) (45006) (18950) (4A06)   ;
;8;(00000001011111111111111111000100) (137777704) (25165764) (17FFFC4)    ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000000000000001101100000110) (15406) (6918) (1B06)   ;(00110000000001111000100000111010) (1706736776) (805799994) (3007883A)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000000000000001100000000110) (14006) (6150) (1806)   ;(00110000000010011000100000111010) (1707336776) (805931066) (3009883A)   ;(00011000000000000000010000100110) (-1294965250) (402654246) (18000426)   ;
;16;(00011001011111111111111100100110) (-1157189850) (427818790) (197FFF26)    ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000000000000010101000000110) (25006) (10758) (2A06)   ;(00000000001111111111010100000110) (17772406) (4191494) (3FF506)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000000000000000101000000110) (5006) (2566) (A06)   ;(00100000001111101110100000111010) (-277403224) (540993594) (203EE83A)   ;(00000000001111111111111100000110) (17777406) (4194054) (3FFF06)   ;
;24;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)    ;(00000000000000000000011000000110) (3006) (1542) (606)   ;(00000000001111111111111100000110) (17777406) (4194054) (3FFF06)   ;(00000011000000010000000000000100) (300200004) (50397188) (3010004)   ;(10010011000000000000001100110101) (964674631) (-1828715723) (-6-12-15-15-15-12-12-11)   ;(00000010110000001100000000110100) (260140064) (46186548) (2C0C034)   ;(01011000100101101011000000111010) (898046424) (1486270522) (5896B03A)   ;(00000000000000000000011100000110) (3406) (1798) (706)   ;
;32;(10111101110000000000000100000100) (1929706274) (-1111490300) (-4-2-3-15-15-14-15-12)    ;(10010011000000000000001000110111) (964674233) (-1828715977) (-6-12-15-15-15-13-12-9)   ;(01100011000000000000100000001100) (-2142446930) (1660946444) (6300080C)   ;(01100000001111111111110100100110) (1870292798) (1614806310) (603FFD26)   ;(10010000000000000000001100110101) (664674631) (-1879047371) (-6-15-15-15-15-12-12-11)   ;(10111000000000000110100000111010) (1369769942) (-1207932870) (-4-7-15-15-9-7-12-6)   ;(00000000000101111000100000111010) (5704072) (1542202) (17883A)   ;(10111010000000000000000100000100) (1569706274) (-1174404860) (-4-5-15-15-15-14-15-12)   ;
;40;(00000000000011011000100000111010) (3304072) (886842) (D883A)    ;(00000101000000000000000100000100) (500000404) (83886340) (5000104)   ;(01011000000101100001001000111010) (857927424) (1477841466) (5816123A)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000000000000000011000000110) (3006) (1542) (606)   ;(00110010100011001011000000111010) (1948162776) (848080954) (328CB03A)   ;(00110000000011000001011000111010) (1708045776) (806098490) (300C163A)   ;(10100101001111111111111111000100) (-1112516426) (-1522532412) (-5-10-12000-3-12)   ;
;48;(10100000001111111111100100011110) (-1612519694) (-1606420194) (-5-15-1200-6-14-2)    ;(01000000000000000110100000111010) (-2147419576) (1073768506) (4000683A)   ;(00000000000101111000100000111010) (5704072) (1542202) (17883A)   ;(10111101110000000000000100000100) (1929706274) (-1111490300) (-4-2-3-15-15-14-15-12)   ;(10010010010000000000001000110111) (884674233) (-1841298889) (-6-13-11-15-15-13-12-9)   ;(01001010010000000001000000001100) (-927473634) (1245712396) (4A40100C)   ;(01001000001111111111110100100110) (-1129707202) (1212153126) (483FFD26)   ;(10010010110000000000000100110101) (924673631) (-1832910539) (-6-13-3-15-15-14-12-11)   ;
;56;(10010010010000000000001000110111) (884674233) (-1841298889) (-6-13-11-15-15-13-12-9)    ;(01001010010000000010000000001100) (-927463634) (1245716492) (4A40200C)   ;(01001000001111111111110100100110) (-1129707202) (1212153126) (483FFD26)   ;(10010010100000000000000000100011) (904673209) (-1837105117) (-6-13-7-15-15-15-13-13)   ;(10111000000000000110100000111010) (1369769942) (-1207932870) (-4-7-15-15-9-7-12-6)   ;(10111101110000000000000100000100) (1929706274) (-1111490300) (-4-2-3-15-15-14-15-12)   ;(00011001000001111000100000111010) (-1193263224) (419924026) (1907883A)   ;(00011000111111111111111111000100) (-1217189592) (419430340) (18FFFFC4)   ;
;64;(10010010010000000000001000110111) (884674233) (-1841298889) (-6-13-11-15-15-13-12-9)    ;(01001010010000000001000000001100) (-927473634) (1245712396) (4A40100C)   ;(01001000001111111111110100100110) (-1129707202) (1212153126) (483FFD26)   ;(10010000000000000000000100110101) (664673631) (-1879047883) (-6-15-15-15-15-14-12-11)   ;(10010010010000000000001000110111) (884674233) (-1841298889) (-6-13-11-15-15-13-12-9)   ;(01001010010000000010000000001100) (-927463634) (1245716492) (4A40200C)   ;(01001000001111111111110100100110) (-1129707202) (1212153126) (483FFD26)   ;(10010010010000000000000000110111) (884673233) (-1841299401) (-6-13-11-15-15-15-12-9)   ;
;72;(10010000000000000000000100110101) (664673631) (-1879047883) (-6-15-15-15-15-14-12-11)    ;(00100010010000000000000000100101) (-74967251) (574619685) (22400025)   ;(00100001000000000000000001000100) (-194967192) (553648196) (21000044)   ;(00100000111111111111100000011110) (-217193260) (553646110) (20FFF81E)   ;(10010010010000000000001000110111) (884674233) (-1841298889) (-6-13-11-15-15-13-12-9)   ;(01001010010000000010000000001100) (-927463634) (1245716492) (4A40200C)   ;(01001000001111111111110100100110) (-1129707202) (1212153126) (483FFD26)   ;(10010010010000000000000000110111) (884673233) (-1841299401) (-6-13-11-15-15-15-12-9)   ;
;80;(00100010010000000000000000100101) (-74967251) (574619685) (22400025)    ;(10111000000000000110100000111010) (1369769942) (-1207932870) (-4-7-15-15-9-7-12-6)   ;(10111011010000000000000100000100) (1689706274) (-1153433340) (-4-4-11-15-15-14-15-12)   ;(00000000000111001110000000111010) (7160072) (1892410) (1CE03A)   ;(01110100100000001111111111010100) (-2273220) (1954611156) (7480FFD4)   ;(10010100100000000000000001000100) (1104673270) (-1803550652) (-6-11-7-15-15-15-11-12)   ;(00000000100000000000000000000100) (40000004) (8388612) (800004)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;
;88;(00000000001111111100001000000110) (17741006) (4178438) (3FC206)    ;(00000100000000000000100000000100) (400004004) (67110916) (4000804)   ;(00000011100000000011111111000100) (340037704) (58736580) (3803FC4)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000001111111101010100000110) (17752406) (4183302) (3FD506)   ;(01010011100000000010010000011110) (192538388) (1400906782) (5380241E)   ;(10000100001111111111111111000100) (-917549130) (-2076180540) (-7-11-12000-3-12)   ;(10000000001111111111101100011110) (-1317551398) (-2143290594) (-7-15-1200-4-14-2)   ;
;96;(00000100000000000000011001000100) (400003104) (67110468) (4000644)    ;(00000011100000000000000000000100) (340000004) (58720260) (3800004)   ;(00000000100000000000110000000100) (40006004) (8391684) (800C04)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000001111111011101100000110) (17735406) (4176646) (3FBB06)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000001111111011010000000110) (17732006) (4174854) (3FB406)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;
;104;(00000000001111111100100100000110) (17744406) (4180230) (3FC906)    ;(01010010100000000000100000001100) (92520366) (1384122380) (5280080C)   ;(01010000000101001001011010111010) (-142370376) (1343526586) (501496BA)   ;(01110000000111001101000001111010) (-435300772) (1880936570) (701CD07A)   ;(01110010100111001011000000111010) (-195320872) (1922871354) (729CB03A)   ;(10000100001111111111111111000100) (-917549130) (-2076180540) (-7-11-12000-3-12)   ;(10000000001111111111100000011110) (-1317552798) (-2143291362) (-7-15-1200-7-14-2)   ;(00000100000000000000000111000100) (400000704) (67109316) (40001C4)   ;
;112;(00000000100000000000100001000100) (40004104) (8390724) (800844)    ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000001111111010110100000110) (17726406) (4173062) (3FAD06)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000001111111010011000000110) (17723006) (4171270) (3FA606)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000001111111011101100000110) (17735406) (4176646) (3FBB06)   ;(01010010100000000000010000001100) (92518366) (1384121356) (5280040C)   ;
;120;(01010000000101001001011011111010) (-142370276) (1343526650) (501496FA)    ;(01110000000111001101000001111010) (-435300772) (1880936570) (701CD07A)   ;(01110010100111001011000000111010) (-195320872) (1922871354) (729CB03A)   ;(10000100001111111111111111000100) (-917549130) (-2076180540) (-7-11-12000-3-12)   ;(10000000001111111111100000011110) (-1317552798) (-2143291362) (-7-15-1200-7-14-2)   ;(01110000000001011000100000111010) (-441146872) (1879410746) (7005883A)   ;(00000011101111111111111111000100) (357777704) (62914500) (3BFFFC4)   ;(00010011101111111001100000100110) (-1937253250) (331323430) (13BF9826)   ;
;128;(00010000100000000000000111000100) (2040000704) (276824516) (108001C4)    ;(00010000000001001101000011111010) (2001150372) (268751098) (1004D0FA)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000001111111001110000000110) (17716006) (4168710) (3F9C06)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000001111111001010100000110) (17712406) (4166918) (3F9506)   ;(01101000000000000110100000111010) (-1442386872) (1744857146) (6800683A)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;136;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;144;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;152;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;160;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;168;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;176;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;184;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;192;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;200;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;208;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;216;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;224;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;232;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;240;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;248;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;




RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |pc8001|VGA:VGA|cgrom:CGROM|altsyncram:Ram0_rtl_0|altsyncram_9s61:auto_generated|ALTSYNCRAM                                                                                                                                                                      ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;8;(01110000) (160) (112) (70)    ;(01000000) (100) (64) (40)   ;(01110000) (160) (112) (70)   ;(00011010) (32) (26) (1A)   ;(01111010) (172) (122) (7A)   ;(00001110) (16) (14) (0E)   ;(00001010) (12) (10) (0A)   ;(00001010) (12) (10) (0A)   ;
;16;(01110000) (160) (112) (70)    ;(01000000) (100) (64) (40)   ;(01110000) (160) (112) (70)   ;(00010010) (22) (18) (12)   ;(01110100) (164) (116) (74)   ;(00001000) (10) (8) (08)   ;(00010100) (24) (20) (14)   ;(00100010) (42) (34) (22)   ;
;24;(01110000) (160) (112) (70)    ;(01000000) (100) (64) (40)   ;(01110000) (160) (112) (70)   ;(01000010) (102) (66) (42)   ;(01110100) (164) (116) (74)   ;(00001000) (10) (8) (08)   ;(00010100) (24) (20) (14)   ;(00100010) (42) (34) (22)   ;
;32;(01110000) (160) (112) (70)    ;(01000000) (100) (64) (40)   ;(01110000) (160) (112) (70)   ;(01000000) (100) (64) (40)   ;(01111110) (176) (126) (7E)   ;(00000100) (4) (4) (04)   ;(00000100) (4) (4) (04)   ;(00000100) (4) (4) (04)   ;
;40;(11100000) (340) (224) (E0)    ;(10000000) (200) (128) (80)   ;(11100000) (340) (224) (E0)   ;(10001100) (214) (140) (8C)   ;(11110010) (362) (242) (F2)   ;(00010010) (22) (18) (12)   ;(00010010) (22) (18) (12)   ;(00001101) (15) (13) (0D)   ;
;48;(00100000) (40) (32) (20)    ;(01010000) (120) (80) (50)   ;(01110000) (160) (112) (70)   ;(01010010) (122) (82) (52)   ;(01010100) (124) (84) (54)   ;(00011000) (30) (24) (18)   ;(00010100) (24) (20) (14)   ;(00010010) (22) (18) (12)   ;
;56;(01110000) (160) (112) (70)    ;(01001000) (110) (72) (48)   ;(01110000) (160) (112) (70)   ;(01001000) (110) (72) (48)   ;(01110100) (164) (116) (74)   ;(00000100) (4) (4) (04)   ;(00000100) (4) (4) (04)   ;(00000111) (7) (7) (07)   ;
;64;(01110000) (160) (112) (70)    ;(01001000) (110) (72) (48)   ;(01110000) (160) (112) (70)   ;(01001111) (117) (79) (4F)   ;(01110100) (164) (116) (74)   ;(00000111) (7) (7) (07)   ;(00000001) (1) (1) (01)   ;(00000111) (7) (7) (07)   ;
;72;(01010000) (120) (80) (50)    ;(01010000) (120) (80) (50)   ;(01110000) (160) (112) (70)   ;(01010000) (120) (80) (50)   ;(01011110) (136) (94) (5E)   ;(00000100) (4) (4) (04)   ;(00000100) (4) (4) (04)   ;(00000100) (4) (4) (04)   ;
;80;(01000000) (100) (64) (40)    ;(01000000) (100) (64) (40)   ;(01000000) (100) (64) (40)   ;(01001110) (116) (78) (4E)   ;(01111000) (170) (120) (78)   ;(00001100) (14) (12) (0C)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;
;88;(01010000) (120) (80) (50)    ;(01010000) (120) (80) (50)   ;(01110000) (160) (112) (70)   ;(01010000) (120) (80) (50)   ;(01010001) (121) (81) (51)   ;(00011011) (33) (27) (1B)   ;(00010101) (25) (21) (15)   ;(00010001) (21) (17) (11)   ;
;96;(00111100) (74) (60) (3C)    ;(01000000) (100) (64) (40)   ;(01000000) (100) (64) (40)   ;(01000100) (104) (68) (44)   ;(00111000) (70) (56) (38)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(00001111) (17) (15) (0F)   ;
;104;(00111000) (70) (56) (38)    ;(01000000) (100) (64) (40)   ;(01000000) (100) (64) (40)   ;(00111110) (76) (62) (3E)   ;(00001001) (11) (9) (09)   ;(00001110) (16) (14) (0E)   ;(00001010) (12) (10) (0A)   ;(00001001) (11) (9) (09)   ;
;112;(01110000) (160) (112) (70)    ;(01000000) (100) (64) (40)   ;(01110000) (160) (112) (70)   ;(00010000) (20) (16) (10)   ;(01111100) (174) (124) (7C)   ;(00010010) (22) (18) (12)   ;(00010010) (22) (18) (12)   ;(00001100) (14) (12) (0C)   ;
;120;(01110000) (160) (112) (70)    ;(01000000) (100) (64) (40)   ;(01110000) (160) (112) (70)   ;(00010000) (20) (16) (10)   ;(01111110) (176) (126) (7E)   ;(00000100) (4) (4) (04)   ;(00000100) (4) (4) (04)   ;(00001110) (16) (14) (0E)   ;
;128;(01110000) (160) (112) (70)    ;(01001000) (110) (72) (48)   ;(01001000) (110) (72) (48)   ;(01001111) (117) (79) (4F)   ;(01110100) (164) (116) (74)   ;(00000111) (7) (7) (07)   ;(00000100) (4) (4) (04)   ;(00000111) (7) (7) (07)   ;
;136;(01110000) (160) (112) (70)    ;(01001000) (110) (72) (48)   ;(01001000) (110) (72) (48)   ;(01001010) (112) (74) (4A)   ;(01110110) (166) (118) (76)   ;(00000010) (2) (2) (02)   ;(00000010) (2) (2) (02)   ;(00000111) (7) (7) (07)   ;
;144;(01110000) (160) (112) (70)    ;(01001000) (110) (72) (48)   ;(01001000) (110) (72) (48)   ;(01001110) (116) (78) (4E)   ;(01110001) (161) (113) (71)   ;(00000110) (6) (6) (06)   ;(00001000) (10) (8) (08)   ;(00001111) (17) (15) (0F)   ;
;152;(01110000) (160) (112) (70)    ;(01001000) (110) (72) (48)   ;(01001000) (110) (72) (48)   ;(01001111) (117) (79) (4F)   ;(01110001) (161) (113) (71)   ;(00000111) (7) (7) (07)   ;(00000001) (1) (1) (01)   ;(00001111) (17) (15) (0F)   ;
;160;(01110000) (160) (112) (70)    ;(01001000) (110) (72) (48)   ;(01001000) (110) (72) (48)   ;(01001010) (112) (74) (4A)   ;(01110110) (166) (118) (76)   ;(00001010) (12) (10) (0A)   ;(00011111) (37) (31) (1F)   ;(00000010) (2) (2) (02)   ;
;168;(01001000) (110) (72) (48)    ;(01101000) (150) (104) (68)   ;(01011000) (130) (88) (58)   ;(01001001) (111) (73) (49)   ;(01001010) (112) (74) (4A)   ;(00001100) (14) (12) (0C)   ;(00001010) (12) (10) (0A)   ;(00001001) (11) (9) (09)   ;
;176;(01110000) (160) (112) (70)    ;(01000000) (100) (64) (40)   ;(01110000) (160) (112) (70)   ;(00010000) (20) (16) (10)   ;(01111001) (171) (121) (79)   ;(00001101) (15) (13) (0D)   ;(00001011) (13) (11) (0B)   ;(00001001) (11) (9) (09)   ;
;184;(01110000) (160) (112) (70)    ;(01000000) (100) (64) (40)   ;(01110000) (160) (112) (70)   ;(01001110) (116) (78) (4E)   ;(01111001) (171) (121) (79)   ;(00001110) (16) (14) (0E)   ;(00001001) (11) (9) (09)   ;(00001110) (16) (14) (0E)   ;
;192;(00111000) (70) (56) (38)    ;(01000000) (100) (64) (40)   ;(01000000) (100) (64) (40)   ;(00111000) (70) (56) (38)   ;(00001001) (11) (9) (09)   ;(00001101) (15) (13) (0D)   ;(00001011) (13) (11) (0B)   ;(00001001) (11) (9) (09)   ;
;200;(01110000) (160) (112) (70)    ;(01000000) (100) (64) (40)   ;(01110000) (160) (112) (70)   ;(01000000) (100) (64) (40)   ;(01110001) (161) (113) (71)   ;(00011011) (33) (27) (1B)   ;(00010101) (25) (21) (15)   ;(00010001) (21) (17) (11)   ;
;208;(01110000) (160) (112) (70)    ;(01000000) (100) (64) (40)   ;(01110000) (160) (112) (70)   ;(00011100) (34) (28) (1C)   ;(01110010) (162) (114) (72)   ;(00011100) (34) (28) (1C)   ;(00010010) (22) (18) (12)   ;(00011100) (34) (28) (1C)   ;
;216;(01110000) (160) (112) (70)    ;(01000000) (100) (64) (40)   ;(01110000) (160) (112) (70)   ;(01000000) (100) (64) (40)   ;(01111110) (176) (126) (7E)   ;(00010000) (20) (16) (10)   ;(00010000) (20) (16) (10)   ;(00001110) (16) (14) (0E)   ;
;224;(00000000) (0) (0) (00)    ;(00001000) (10) (8) (08)   ;(00000100) (4) (4) (04)   ;(01111110) (176) (126) (7E)   ;(00000100) (4) (4) (04)   ;(00001000) (10) (8) (08)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;232;(00000000) (0) (0) (00)    ;(00010000) (20) (16) (10)   ;(00100000) (40) (32) (20)   ;(01111110) (176) (126) (7E)   ;(00100000) (40) (32) (20)   ;(00010000) (20) (16) (10)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;240;(00000000) (0) (0) (00)    ;(00001000) (10) (8) (08)   ;(00011100) (34) (28) (1C)   ;(00101010) (52) (42) (2A)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(00000000) (0) (0) (00)   ;
;248;(00000000) (0) (0) (00)    ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(00101010) (52) (42) (2A)   ;(00011100) (34) (28) (1C)   ;(00001000) (10) (8) (08)   ;(00000000) (0) (0) (00)   ;
;256;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;264;(00001000) (10) (8) (08)    ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00001000) (10) (8) (08)   ;(00000000) (0) (0) (00)   ;
;272;(00100100) (44) (36) (24)    ;(00100100) (44) (36) (24)   ;(00100100) (44) (36) (24)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;280;(00100100) (44) (36) (24)    ;(00100100) (44) (36) (24)   ;(01111110) (176) (126) (7E)   ;(00100100) (44) (36) (24)   ;(01111110) (176) (126) (7E)   ;(00100100) (44) (36) (24)   ;(00100100) (44) (36) (24)   ;(00000000) (0) (0) (00)   ;
;288;(00001000) (10) (8) (08)    ;(00011110) (36) (30) (1E)   ;(00101000) (50) (40) (28)   ;(00011100) (34) (28) (1C)   ;(00001010) (12) (10) (0A)   ;(00111100) (74) (60) (3C)   ;(00001000) (10) (8) (08)   ;(00000000) (0) (0) (00)   ;
;296;(00000000) (0) (0) (00)    ;(01100010) (142) (98) (62)   ;(01100100) (144) (100) (64)   ;(00001000) (10) (8) (08)   ;(00010000) (20) (16) (10)   ;(00100110) (46) (38) (26)   ;(01000110) (106) (70) (46)   ;(00000000) (0) (0) (00)   ;
;304;(00110000) (60) (48) (30)    ;(01001000) (110) (72) (48)   ;(01001000) (110) (72) (48)   ;(00110000) (60) (48) (30)   ;(01001010) (112) (74) (4A)   ;(01000100) (104) (68) (44)   ;(00111010) (72) (58) (3A)   ;(00000000) (0) (0) (00)   ;
;312;(00000100) (4) (4) (04)    ;(00001000) (10) (8) (08)   ;(00010000) (20) (16) (10)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;320;(00000100) (4) (4) (04)    ;(00001000) (10) (8) (08)   ;(00010000) (20) (16) (10)   ;(00010000) (20) (16) (10)   ;(00010000) (20) (16) (10)   ;(00001000) (10) (8) (08)   ;(00000100) (4) (4) (04)   ;(00000000) (0) (0) (00)   ;
;328;(00100000) (40) (32) (20)    ;(00010000) (20) (16) (10)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(00010000) (20) (16) (10)   ;(00100000) (40) (32) (20)   ;(00000000) (0) (0) (00)   ;
;336;(00001000) (10) (8) (08)    ;(00101010) (52) (42) (2A)   ;(00011100) (34) (28) (1C)   ;(00111110) (76) (62) (3E)   ;(00011100) (34) (28) (1C)   ;(00101010) (52) (42) (2A)   ;(00001000) (10) (8) (08)   ;(00000000) (0) (0) (00)   ;
;344;(00000000) (0) (0) (00)    ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(00111110) (76) (62) (3E)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;352;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(00010000) (20) (16) (10)   ;
;360;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(01111110) (176) (126) (7E)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;368;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;(00000000) (0) (0) (00)   ;
;376;(00000000) (0) (0) (00)    ;(00000010) (2) (2) (02)   ;(00000100) (4) (4) (04)   ;(00001000) (10) (8) (08)   ;(00010000) (20) (16) (10)   ;(00100000) (40) (32) (20)   ;(01000000) (100) (64) (40)   ;(00000000) (0) (0) (00)   ;
;384;(00111100) (74) (60) (3C)    ;(01000010) (102) (66) (42)   ;(01000110) (106) (70) (46)   ;(01011010) (132) (90) (5A)   ;(01100010) (142) (98) (62)   ;(01000010) (102) (66) (42)   ;(00111100) (74) (60) (3C)   ;(00000000) (0) (0) (00)   ;
;392;(00001000) (10) (8) (08)    ;(00011000) (30) (24) (18)   ;(00101000) (50) (40) (28)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(00111110) (76) (62) (3E)   ;(00000000) (0) (0) (00)   ;
;400;(00111100) (74) (60) (3C)    ;(01000010) (102) (66) (42)   ;(00000010) (2) (2) (02)   ;(00001100) (14) (12) (0C)   ;(00110000) (60) (48) (30)   ;(01000000) (100) (64) (40)   ;(01111110) (176) (126) (7E)   ;(00000000) (0) (0) (00)   ;
;408;(00111100) (74) (60) (3C)    ;(01000010) (102) (66) (42)   ;(00000010) (2) (2) (02)   ;(00011100) (34) (28) (1C)   ;(00000010) (2) (2) (02)   ;(01000010) (102) (66) (42)   ;(00111100) (74) (60) (3C)   ;(00000000) (0) (0) (00)   ;
;416;(00000100) (4) (4) (04)    ;(00001100) (14) (12) (0C)   ;(00010100) (24) (20) (14)   ;(00100100) (44) (36) (24)   ;(01111110) (176) (126) (7E)   ;(00000100) (4) (4) (04)   ;(00000100) (4) (4) (04)   ;(00000000) (0) (0) (00)   ;
;424;(01111110) (176) (126) (7E)    ;(01000000) (100) (64) (40)   ;(01111000) (170) (120) (78)   ;(00000100) (4) (4) (04)   ;(00000010) (2) (2) (02)   ;(01000100) (104) (68) (44)   ;(00111000) (70) (56) (38)   ;(00000000) (0) (0) (00)   ;
;432;(00011100) (34) (28) (1C)    ;(00100000) (40) (32) (20)   ;(01000000) (100) (64) (40)   ;(01111100) (174) (124) (7C)   ;(01000010) (102) (66) (42)   ;(01000010) (102) (66) (42)   ;(00111100) (74) (60) (3C)   ;(00000000) (0) (0) (00)   ;
;440;(01111110) (176) (126) (7E)    ;(01000010) (102) (66) (42)   ;(00000100) (4) (4) (04)   ;(00001000) (10) (8) (08)   ;(00010000) (20) (16) (10)   ;(00010000) (20) (16) (10)   ;(00010000) (20) (16) (10)   ;(00000000) (0) (0) (00)   ;
;448;(00111100) (74) (60) (3C)    ;(01000010) (102) (66) (42)   ;(01000010) (102) (66) (42)   ;(00111100) (74) (60) (3C)   ;(01000010) (102) (66) (42)   ;(01000010) (102) (66) (42)   ;(00111100) (74) (60) (3C)   ;(00000000) (0) (0) (00)   ;
;456;(00111100) (74) (60) (3C)    ;(01000010) (102) (66) (42)   ;(01000010) (102) (66) (42)   ;(00111110) (76) (62) (3E)   ;(00000010) (2) (2) (02)   ;(00000100) (4) (4) (04)   ;(00111000) (70) (56) (38)   ;(00000000) (0) (0) (00)   ;
;464;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00001000) (10) (8) (08)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00001000) (10) (8) (08)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;472;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00001000) (10) (8) (08)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(00010000) (20) (16) (10)   ;
;480;(00001110) (16) (14) (0E)    ;(00011000) (30) (24) (18)   ;(00110000) (60) (48) (30)   ;(01100000) (140) (96) (60)   ;(00110000) (60) (48) (30)   ;(00011000) (30) (24) (18)   ;(00001110) (16) (14) (0E)   ;(00000000) (0) (0) (00)   ;
;488;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(01111110) (176) (126) (7E)   ;(00000000) (0) (0) (00)   ;(01111110) (176) (126) (7E)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;496;(01110000) (160) (112) (70)    ;(00011000) (30) (24) (18)   ;(00001100) (14) (12) (0C)   ;(00000110) (6) (6) (06)   ;(00001100) (14) (12) (0C)   ;(00011000) (30) (24) (18)   ;(01110000) (160) (112) (70)   ;(00000000) (0) (0) (00)   ;
;504;(00111100) (74) (60) (3C)    ;(01000010) (102) (66) (42)   ;(00000010) (2) (2) (02)   ;(00001100) (14) (12) (0C)   ;(00010000) (20) (16) (10)   ;(00000000) (0) (0) (00)   ;(00010000) (20) (16) (10)   ;(00000000) (0) (0) (00)   ;
;512;(00011100) (34) (28) (1C)    ;(00100010) (42) (34) (22)   ;(01001010) (112) (74) (4A)   ;(01010110) (126) (86) (56)   ;(01001100) (114) (76) (4C)   ;(00100000) (40) (32) (20)   ;(00011110) (36) (30) (1E)   ;(00000000) (0) (0) (00)   ;
;520;(00011000) (30) (24) (18)    ;(00100100) (44) (36) (24)   ;(01000010) (102) (66) (42)   ;(01111110) (176) (126) (7E)   ;(01000010) (102) (66) (42)   ;(01000010) (102) (66) (42)   ;(01000010) (102) (66) (42)   ;(00000000) (0) (0) (00)   ;
;528;(01111100) (174) (124) (7C)    ;(00100010) (42) (34) (22)   ;(00100010) (42) (34) (22)   ;(00111100) (74) (60) (3C)   ;(00100010) (42) (34) (22)   ;(00100010) (42) (34) (22)   ;(01111100) (174) (124) (7C)   ;(00000000) (0) (0) (00)   ;
;536;(00011100) (34) (28) (1C)    ;(00100010) (42) (34) (22)   ;(01000000) (100) (64) (40)   ;(01000000) (100) (64) (40)   ;(01000000) (100) (64) (40)   ;(00100010) (42) (34) (22)   ;(00011100) (34) (28) (1C)   ;(00000000) (0) (0) (00)   ;
;544;(01111000) (170) (120) (78)    ;(00100100) (44) (36) (24)   ;(00100010) (42) (34) (22)   ;(00100010) (42) (34) (22)   ;(00100010) (42) (34) (22)   ;(00100100) (44) (36) (24)   ;(01111000) (170) (120) (78)   ;(00000000) (0) (0) (00)   ;
;552;(01111110) (176) (126) (7E)    ;(01000000) (100) (64) (40)   ;(01000000) (100) (64) (40)   ;(01111000) (170) (120) (78)   ;(01000000) (100) (64) (40)   ;(01000000) (100) (64) (40)   ;(01111110) (176) (126) (7E)   ;(00000000) (0) (0) (00)   ;
;560;(01111110) (176) (126) (7E)    ;(01000000) (100) (64) (40)   ;(01000000) (100) (64) (40)   ;(01111000) (170) (120) (78)   ;(01000000) (100) (64) (40)   ;(01000000) (100) (64) (40)   ;(01000000) (100) (64) (40)   ;(00000000) (0) (0) (00)   ;
;568;(00011100) (34) (28) (1C)    ;(00100010) (42) (34) (22)   ;(01000000) (100) (64) (40)   ;(01001110) (116) (78) (4E)   ;(01000010) (102) (66) (42)   ;(00100010) (42) (34) (22)   ;(00011100) (34) (28) (1C)   ;(00000000) (0) (0) (00)   ;
;576;(01000010) (102) (66) (42)    ;(01000010) (102) (66) (42)   ;(01000010) (102) (66) (42)   ;(01111110) (176) (126) (7E)   ;(01000010) (102) (66) (42)   ;(01000010) (102) (66) (42)   ;(01000010) (102) (66) (42)   ;(00000000) (0) (0) (00)   ;
;584;(00011100) (34) (28) (1C)    ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(00011100) (34) (28) (1C)   ;(00000000) (0) (0) (00)   ;
;592;(00001110) (16) (14) (0E)    ;(00000100) (4) (4) (04)   ;(00000100) (4) (4) (04)   ;(00000100) (4) (4) (04)   ;(00000100) (4) (4) (04)   ;(01000100) (104) (68) (44)   ;(00111000) (70) (56) (38)   ;(00000000) (0) (0) (00)   ;
;600;(01000010) (102) (66) (42)    ;(01000100) (104) (68) (44)   ;(01001000) (110) (72) (48)   ;(01110000) (160) (112) (70)   ;(01001000) (110) (72) (48)   ;(01000100) (104) (68) (44)   ;(01000010) (102) (66) (42)   ;(00000000) (0) (0) (00)   ;
;608;(01000000) (100) (64) (40)    ;(01000000) (100) (64) (40)   ;(01000000) (100) (64) (40)   ;(01000000) (100) (64) (40)   ;(01000000) (100) (64) (40)   ;(01000000) (100) (64) (40)   ;(01111110) (176) (126) (7E)   ;(00000000) (0) (0) (00)   ;
;616;(01000010) (102) (66) (42)    ;(01100110) (146) (102) (66)   ;(01011010) (132) (90) (5A)   ;(01011010) (132) (90) (5A)   ;(01000010) (102) (66) (42)   ;(01000010) (102) (66) (42)   ;(01000010) (102) (66) (42)   ;(00000000) (0) (0) (00)   ;
;624;(01000010) (102) (66) (42)    ;(01100010) (142) (98) (62)   ;(01010010) (122) (82) (52)   ;(01001010) (112) (74) (4A)   ;(01000110) (106) (70) (46)   ;(01000010) (102) (66) (42)   ;(01000010) (102) (66) (42)   ;(00000000) (0) (0) (00)   ;
;632;(00011000) (30) (24) (18)    ;(00100100) (44) (36) (24)   ;(01000010) (102) (66) (42)   ;(01000010) (102) (66) (42)   ;(01000010) (102) (66) (42)   ;(00100100) (44) (36) (24)   ;(00011000) (30) (24) (18)   ;(00000000) (0) (0) (00)   ;
;640;(01111100) (174) (124) (7C)    ;(01000010) (102) (66) (42)   ;(01000010) (102) (66) (42)   ;(01111100) (174) (124) (7C)   ;(01000000) (100) (64) (40)   ;(01000000) (100) (64) (40)   ;(01000000) (100) (64) (40)   ;(00000000) (0) (0) (00)   ;
;648;(00011000) (30) (24) (18)    ;(00100100) (44) (36) (24)   ;(01000010) (102) (66) (42)   ;(01000010) (102) (66) (42)   ;(01001010) (112) (74) (4A)   ;(00100100) (44) (36) (24)   ;(00011010) (32) (26) (1A)   ;(00000000) (0) (0) (00)   ;
;656;(01111100) (174) (124) (7C)    ;(01000010) (102) (66) (42)   ;(01000010) (102) (66) (42)   ;(01111100) (174) (124) (7C)   ;(01001000) (110) (72) (48)   ;(01000100) (104) (68) (44)   ;(01000010) (102) (66) (42)   ;(00000000) (0) (0) (00)   ;
;664;(00111100) (74) (60) (3C)    ;(01000010) (102) (66) (42)   ;(01000000) (100) (64) (40)   ;(00111100) (74) (60) (3C)   ;(00000010) (2) (2) (02)   ;(01000010) (102) (66) (42)   ;(00111100) (74) (60) (3C)   ;(00000000) (0) (0) (00)   ;
;672;(00111110) (76) (62) (3E)    ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(00000000) (0) (0) (00)   ;
;680;(01000010) (102) (66) (42)    ;(01000010) (102) (66) (42)   ;(01000010) (102) (66) (42)   ;(01000010) (102) (66) (42)   ;(01000010) (102) (66) (42)   ;(01000010) (102) (66) (42)   ;(00111100) (74) (60) (3C)   ;(00000000) (0) (0) (00)   ;
;688;(01000010) (102) (66) (42)    ;(01000010) (102) (66) (42)   ;(01000010) (102) (66) (42)   ;(00100100) (44) (36) (24)   ;(00100100) (44) (36) (24)   ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;(00000000) (0) (0) (00)   ;
;696;(01000010) (102) (66) (42)    ;(01000010) (102) (66) (42)   ;(01000010) (102) (66) (42)   ;(01011010) (132) (90) (5A)   ;(01011010) (132) (90) (5A)   ;(01100110) (146) (102) (66)   ;(01000010) (102) (66) (42)   ;(00000000) (0) (0) (00)   ;
;704;(01000010) (102) (66) (42)    ;(01000010) (102) (66) (42)   ;(00100100) (44) (36) (24)   ;(00011000) (30) (24) (18)   ;(00100100) (44) (36) (24)   ;(01000010) (102) (66) (42)   ;(01000010) (102) (66) (42)   ;(00000000) (0) (0) (00)   ;
;712;(00100010) (42) (34) (22)    ;(00100010) (42) (34) (22)   ;(00100010) (42) (34) (22)   ;(00011100) (34) (28) (1C)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(00000000) (0) (0) (00)   ;
;720;(01111110) (176) (126) (7E)    ;(00000010) (2) (2) (02)   ;(00000100) (4) (4) (04)   ;(00011000) (30) (24) (18)   ;(00100000) (40) (32) (20)   ;(01000000) (100) (64) (40)   ;(01111110) (176) (126) (7E)   ;(00000000) (0) (0) (00)   ;
;728;(00111100) (74) (60) (3C)    ;(00100000) (40) (32) (20)   ;(00100000) (40) (32) (20)   ;(00100000) (40) (32) (20)   ;(00100000) (40) (32) (20)   ;(00100000) (40) (32) (20)   ;(00111100) (74) (60) (3C)   ;(00000000) (0) (0) (00)   ;
;736;(00100010) (42) (34) (22)    ;(00100010) (42) (34) (22)   ;(00010100) (24) (20) (14)   ;(00111110) (76) (62) (3E)   ;(00001000) (10) (8) (08)   ;(00111110) (76) (62) (3E)   ;(00001000) (10) (8) (08)   ;(00000000) (0) (0) (00)   ;
;744;(00111100) (74) (60) (3C)    ;(00000100) (4) (4) (04)   ;(00000100) (4) (4) (04)   ;(00000100) (4) (4) (04)   ;(00000100) (4) (4) (04)   ;(00000100) (4) (4) (04)   ;(00111100) (74) (60) (3C)   ;(00000000) (0) (0) (00)   ;
;752;(00001000) (10) (8) (08)    ;(00010100) (24) (20) (14)   ;(00100010) (42) (34) (22)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;760;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(01111110) (176) (126) (7E)   ;(00000000) (0) (0) (00)   ;
;768;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;776;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00111100) (74) (60) (3C)   ;(00000100) (4) (4) (04)   ;(00111100) (74) (60) (3C)   ;(01000100) (104) (68) (44)   ;(00111010) (72) (58) (3A)   ;(00000000) (0) (0) (00)   ;
;784;(01000000) (100) (64) (40)    ;(01000000) (100) (64) (40)   ;(01011100) (134) (92) (5C)   ;(01100010) (142) (98) (62)   ;(01000010) (102) (66) (42)   ;(01100010) (142) (98) (62)   ;(01011100) (134) (92) (5C)   ;(00000000) (0) (0) (00)   ;
;792;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00111100) (74) (60) (3C)   ;(01000010) (102) (66) (42)   ;(01000000) (100) (64) (40)   ;(01000010) (102) (66) (42)   ;(00111100) (74) (60) (3C)   ;(00000000) (0) (0) (00)   ;
;800;(00000010) (2) (2) (02)    ;(00000010) (2) (2) (02)   ;(00111010) (72) (58) (3A)   ;(01000110) (106) (70) (46)   ;(01000010) (102) (66) (42)   ;(01000110) (106) (70) (46)   ;(00111010) (72) (58) (3A)   ;(00000000) (0) (0) (00)   ;
;808;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00111100) (74) (60) (3C)   ;(01000010) (102) (66) (42)   ;(01111110) (176) (126) (7E)   ;(01000000) (100) (64) (40)   ;(00111100) (74) (60) (3C)   ;(00000000) (0) (0) (00)   ;
;816;(00001100) (14) (12) (0C)    ;(00010010) (22) (18) (12)   ;(00010000) (20) (16) (10)   ;(01111100) (174) (124) (7C)   ;(00010000) (20) (16) (10)   ;(00010000) (20) (16) (10)   ;(00010000) (20) (16) (10)   ;(00000000) (0) (0) (00)   ;
;824;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00111010) (72) (58) (3A)   ;(01000110) (106) (70) (46)   ;(01000110) (106) (70) (46)   ;(00111010) (72) (58) (3A)   ;(00000010) (2) (2) (02)   ;(00111100) (74) (60) (3C)   ;
;832;(01000000) (100) (64) (40)    ;(01000000) (100) (64) (40)   ;(01011100) (134) (92) (5C)   ;(01100010) (142) (98) (62)   ;(01000010) (102) (66) (42)   ;(01000010) (102) (66) (42)   ;(01000010) (102) (66) (42)   ;(00000000) (0) (0) (00)   ;
;840;(00001000) (10) (8) (08)    ;(00000000) (0) (0) (00)   ;(00011000) (30) (24) (18)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(00011100) (34) (28) (1C)   ;(00000000) (0) (0) (00)   ;
;848;(00000100) (4) (4) (04)    ;(00000000) (0) (0) (00)   ;(00001100) (14) (12) (0C)   ;(00000100) (4) (4) (04)   ;(00000100) (4) (4) (04)   ;(00000100) (4) (4) (04)   ;(01000100) (104) (68) (44)   ;(00111000) (70) (56) (38)   ;
;856;(01000000) (100) (64) (40)    ;(01000000) (100) (64) (40)   ;(01000100) (104) (68) (44)   ;(01001000) (110) (72) (48)   ;(01010000) (120) (80) (50)   ;(01101000) (150) (104) (68)   ;(01000100) (104) (68) (44)   ;(00000000) (0) (0) (00)   ;
;864;(00011000) (30) (24) (18)    ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(00011100) (34) (28) (1C)   ;(00000000) (0) (0) (00)   ;
;872;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(01110110) (166) (118) (76)   ;(01001001) (111) (73) (49)   ;(01001001) (111) (73) (49)   ;(01001001) (111) (73) (49)   ;(01001001) (111) (73) (49)   ;(00000000) (0) (0) (00)   ;
;880;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(01011100) (134) (92) (5C)   ;(01100010) (142) (98) (62)   ;(01000010) (102) (66) (42)   ;(01000010) (102) (66) (42)   ;(01000010) (102) (66) (42)   ;(00000000) (0) (0) (00)   ;
;888;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00111100) (74) (60) (3C)   ;(01000010) (102) (66) (42)   ;(01000010) (102) (66) (42)   ;(01000010) (102) (66) (42)   ;(00111100) (74) (60) (3C)   ;(00000000) (0) (0) (00)   ;
;896;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(01011100) (134) (92) (5C)   ;(01100010) (142) (98) (62)   ;(01100010) (142) (98) (62)   ;(01011100) (134) (92) (5C)   ;(01000000) (100) (64) (40)   ;(01000000) (100) (64) (40)   ;
;904;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00111010) (72) (58) (3A)   ;(01000110) (106) (70) (46)   ;(01000110) (106) (70) (46)   ;(00111010) (72) (58) (3A)   ;(00000010) (2) (2) (02)   ;(00000010) (2) (2) (02)   ;
;912;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(01011100) (134) (92) (5C)   ;(01100010) (142) (98) (62)   ;(01000000) (100) (64) (40)   ;(01000000) (100) (64) (40)   ;(01000000) (100) (64) (40)   ;(00000000) (0) (0) (00)   ;
;920;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00111110) (76) (62) (3E)   ;(01000000) (100) (64) (40)   ;(00111100) (74) (60) (3C)   ;(00000010) (2) (2) (02)   ;(01111100) (174) (124) (7C)   ;(00000000) (0) (0) (00)   ;
;928;(00010000) (20) (16) (10)    ;(00010000) (20) (16) (10)   ;(01111100) (174) (124) (7C)   ;(00010000) (20) (16) (10)   ;(00010000) (20) (16) (10)   ;(00010010) (22) (18) (12)   ;(00001100) (14) (12) (0C)   ;(00000000) (0) (0) (00)   ;
;936;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(01000010) (102) (66) (42)   ;(01000010) (102) (66) (42)   ;(01000010) (102) (66) (42)   ;(01000110) (106) (70) (46)   ;(00111010) (72) (58) (3A)   ;(00000000) (0) (0) (00)   ;
;944;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(01000010) (102) (66) (42)   ;(01000010) (102) (66) (42)   ;(01000010) (102) (66) (42)   ;(00100100) (44) (36) (24)   ;(00011000) (30) (24) (18)   ;(00000000) (0) (0) (00)   ;
;952;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(01000001) (101) (65) (41)   ;(01001001) (111) (73) (49)   ;(01001001) (111) (73) (49)   ;(01001001) (111) (73) (49)   ;(00110110) (66) (54) (36)   ;(00000000) (0) (0) (00)   ;
;960;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(01000010) (102) (66) (42)   ;(00100100) (44) (36) (24)   ;(00011000) (30) (24) (18)   ;(00100100) (44) (36) (24)   ;(01000010) (102) (66) (42)   ;(00000000) (0) (0) (00)   ;
;968;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(01000010) (102) (66) (42)   ;(01000010) (102) (66) (42)   ;(01000110) (106) (70) (46)   ;(00111010) (72) (58) (3A)   ;(00000010) (2) (2) (02)   ;(00111100) (74) (60) (3C)   ;
;976;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(01111110) (176) (126) (7E)   ;(00000100) (4) (4) (04)   ;(00011000) (30) (24) (18)   ;(00100000) (40) (32) (20)   ;(01111110) (176) (126) (7E)   ;(00000000) (0) (0) (00)   ;
;984;(00001110) (16) (14) (0E)    ;(00010000) (20) (16) (10)   ;(00010000) (20) (16) (10)   ;(00100000) (40) (32) (20)   ;(00010000) (20) (16) (10)   ;(00010000) (20) (16) (10)   ;(00001110) (16) (14) (0E)   ;(00000000) (0) (0) (00)   ;
;992;(00001000) (10) (8) (08)    ;(00001000) (10) (8) (08)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(00000000) (0) (0) (00)   ;
;1000;(01110000) (160) (112) (70)    ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(00000100) (4) (4) (04)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(01110000) (160) (112) (70)   ;(00000000) (0) (0) (00)   ;
;1008;(00110000) (60) (48) (30)    ;(01001001) (111) (73) (49)   ;(00000110) (6) (6) (06)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1016;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1024;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(11111111) (377) (255) (FF)   ;
;1032;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;
;1040;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;
;1048;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;
;1056;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;
;1064;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;
;1072;(00000000) (0) (0) (00)    ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;
;1080;(11111111) (377) (255) (FF)    ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;
;1088;(10000000) (200) (128) (80)    ;(10000000) (200) (128) (80)   ;(10000000) (200) (128) (80)   ;(10000000) (200) (128) (80)   ;(10000000) (200) (128) (80)   ;(10000000) (200) (128) (80)   ;(10000000) (200) (128) (80)   ;(10000000) (200) (128) (80)   ;
;1096;(11000000) (300) (192) (C0)    ;(11000000) (300) (192) (C0)   ;(11000000) (300) (192) (C0)   ;(11000000) (300) (192) (C0)   ;(11000000) (300) (192) (C0)   ;(11000000) (300) (192) (C0)   ;(11000000) (300) (192) (C0)   ;(11000000) (300) (192) (C0)   ;
;1104;(11100000) (340) (224) (E0)    ;(11100000) (340) (224) (E0)   ;(11100000) (340) (224) (E0)   ;(11100000) (340) (224) (E0)   ;(11100000) (340) (224) (E0)   ;(11100000) (340) (224) (E0)   ;(11100000) (340) (224) (E0)   ;(11100000) (340) (224) (E0)   ;
;1112;(11110000) (360) (240) (F0)    ;(11110000) (360) (240) (F0)   ;(11110000) (360) (240) (F0)   ;(11110000) (360) (240) (F0)   ;(11110000) (360) (240) (F0)   ;(11110000) (360) (240) (F0)   ;(11110000) (360) (240) (F0)   ;(11110000) (360) (240) (F0)   ;
;1120;(11111000) (370) (248) (F8)    ;(11111000) (370) (248) (F8)   ;(11111000) (370) (248) (F8)   ;(11111000) (370) (248) (F8)   ;(11111000) (370) (248) (F8)   ;(11111000) (370) (248) (F8)   ;(11111000) (370) (248) (F8)   ;(11111000) (370) (248) (F8)   ;
;1128;(11111100) (374) (252) (FC)    ;(11111100) (374) (252) (FC)   ;(11111100) (374) (252) (FC)   ;(11111100) (374) (252) (FC)   ;(11111100) (374) (252) (FC)   ;(11111100) (374) (252) (FC)   ;(11111100) (374) (252) (FC)   ;(11111100) (374) (252) (FC)   ;
;1136;(11111110) (376) (254) (FE)    ;(11111110) (376) (254) (FE)   ;(11111110) (376) (254) (FE)   ;(11111110) (376) (254) (FE)   ;(11111110) (376) (254) (FE)   ;(11111110) (376) (254) (FE)   ;(11111110) (376) (254) (FE)   ;(11111110) (376) (254) (FE)   ;
;1144;(00001000) (10) (8) (08)    ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(11111111) (377) (255) (FF)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;
;1152;(00001000) (10) (8) (08)    ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(11111111) (377) (255) (FF)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1160;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(11111111) (377) (255) (FF)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;
;1168;(00001000) (10) (8) (08)    ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(11111000) (370) (248) (F8)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;
;1176;(00001000) (10) (8) (08)    ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(00001111) (17) (15) (0F)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;
;1184;(11111111) (377) (255) (FF)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1192;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(11111111) (377) (255) (FF)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1200;(00001000) (10) (8) (08)    ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;
;1208;(00000001) (1) (1) (01)    ;(00000001) (1) (1) (01)   ;(00000001) (1) (1) (01)   ;(00000001) (1) (1) (01)   ;(00000001) (1) (1) (01)   ;(00000001) (1) (1) (01)   ;(00000001) (1) (1) (01)   ;(00000001) (1) (1) (01)   ;
;1216;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00001111) (17) (15) (0F)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;
;1224;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(11111000) (370) (248) (F8)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;
;1232;(00001000) (10) (8) (08)    ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(00001111) (17) (15) (0F)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1240;(00001000) (10) (8) (08)    ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(11111000) (370) (248) (F8)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1248;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000011) (3) (3) (03)   ;(00000100) (4) (4) (04)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;
;1256;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(11100000) (340) (224) (E0)   ;(00010000) (20) (16) (10)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;
;1264;(00001000) (10) (8) (08)    ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(00000100) (4) (4) (04)   ;(00000011) (3) (3) (03)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1272;(00001000) (10) (8) (08)    ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(00010000) (20) (16) (10)   ;(11100000) (340) (224) (E0)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1280;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1288;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00111000) (70) (56) (38)   ;(00101000) (50) (40) (28)   ;(00111000) (70) (56) (38)   ;(00000000) (0) (0) (00)   ;
;1296;(00011100) (34) (28) (1C)    ;(00010000) (20) (16) (10)   ;(00010000) (20) (16) (10)   ;(00010000) (20) (16) (10)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1304;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(00111000) (70) (56) (38)   ;(00000000) (0) (0) (00)   ;
;1312;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00100000) (40) (32) (20)   ;(00010000) (20) (16) (10)   ;(00001000) (10) (8) (08)   ;(00000000) (0) (0) (00)   ;
;1320;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1328;(00000000) (0) (0) (00)    ;(01111110) (176) (126) (7E)   ;(00000010) (2) (2) (02)   ;(01111110) (176) (126) (7E)   ;(00000010) (2) (2) (02)   ;(00000100) (4) (4) (04)   ;(00111000) (70) (56) (38)   ;(00000000) (0) (0) (00)   ;
;1336;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00111110) (76) (62) (3E)   ;(00000010) (2) (2) (02)   ;(00001100) (14) (12) (0C)   ;(00001000) (10) (8) (08)   ;(00010000) (20) (16) (10)   ;(00000000) (0) (0) (00)   ;
;1344;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000100) (4) (4) (04)   ;(00001000) (10) (8) (08)   ;(00011000) (30) (24) (18)   ;(00101000) (50) (40) (28)   ;(00001000) (10) (8) (08)   ;(00000000) (0) (0) (00)   ;
;1352;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00001000) (10) (8) (08)   ;(00111110) (76) (62) (3E)   ;(00100010) (42) (34) (22)   ;(00000010) (2) (2) (02)   ;(00001100) (14) (12) (0C)   ;(00000000) (0) (0) (00)   ;
;1360;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00111110) (76) (62) (3E)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(00111110) (76) (62) (3E)   ;(00000000) (0) (0) (00)   ;
;1368;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000100) (4) (4) (04)   ;(00111110) (76) (62) (3E)   ;(00001100) (14) (12) (0C)   ;(00010100) (24) (20) (14)   ;(00100100) (44) (36) (24)   ;(00000000) (0) (0) (00)   ;
;1376;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00010000) (20) (16) (10)   ;(00111110) (76) (62) (3E)   ;(00010010) (22) (18) (12)   ;(00010100) (24) (20) (14)   ;(00010000) (20) (16) (10)   ;(00000000) (0) (0) (00)   ;
;1384;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00011100) (34) (28) (1C)   ;(00000100) (4) (4) (04)   ;(00000100) (4) (4) (04)   ;(00111110) (76) (62) (3E)   ;(00000000) (0) (0) (00)   ;
;1392;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00111100) (74) (60) (3C)   ;(00000100) (4) (4) (04)   ;(00111100) (74) (60) (3C)   ;(00000100) (4) (4) (04)   ;(00111100) (74) (60) (3C)   ;(00000000) (0) (0) (00)   ;
;1400;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00101010) (52) (42) (2A)   ;(00101010) (52) (42) (2A)   ;(00000010) (2) (2) (02)   ;(00001100) (14) (12) (0C)   ;(00000000) (0) (0) (00)   ;
;1408;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00111110) (76) (62) (3E)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1416;(01111110) (176) (126) (7E)    ;(00000010) (2) (2) (02)   ;(00000010) (2) (2) (02)   ;(00010100) (24) (20) (14)   ;(00011000) (30) (24) (18)   ;(00010000) (20) (16) (10)   ;(00100000) (40) (32) (20)   ;(00000000) (0) (0) (00)   ;
;1424;(00000010) (2) (2) (02)    ;(00000100) (4) (4) (04)   ;(00001000) (10) (8) (08)   ;(00011000) (30) (24) (18)   ;(00101000) (50) (40) (28)   ;(01001000) (110) (72) (48)   ;(00001000) (10) (8) (08)   ;(00000000) (0) (0) (00)   ;
;1432;(00001000) (10) (8) (08)    ;(01111110) (176) (126) (7E)   ;(01000010) (102) (66) (42)   ;(01000010) (102) (66) (42)   ;(00000010) (2) (2) (02)   ;(00000100) (4) (4) (04)   ;(00111000) (70) (56) (38)   ;(00000000) (0) (0) (00)   ;
;1440;(00000000) (0) (0) (00)    ;(00111110) (76) (62) (3E)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(00111110) (76) (62) (3E)   ;(00000000) (0) (0) (00)   ;
;1448;(00001000) (10) (8) (08)    ;(01111110) (176) (126) (7E)   ;(00001000) (10) (8) (08)   ;(00011000) (30) (24) (18)   ;(00101000) (50) (40) (28)   ;(01001000) (110) (72) (48)   ;(00001000) (10) (8) (08)   ;(00000000) (0) (0) (00)   ;
;1456;(00010000) (20) (16) (10)    ;(01111110) (176) (126) (7E)   ;(00010010) (22) (18) (12)   ;(00010010) (22) (18) (12)   ;(00010010) (22) (18) (12)   ;(00010010) (22) (18) (12)   ;(00100100) (44) (36) (24)   ;(00000000) (0) (0) (00)   ;
;1464;(00001000) (10) (8) (08)    ;(00111110) (76) (62) (3E)   ;(00001000) (10) (8) (08)   ;(00111110) (76) (62) (3E)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(00000000) (0) (0) (00)   ;
;1472;(00011110) (36) (30) (1E)    ;(00100010) (42) (34) (22)   ;(01000010) (102) (66) (42)   ;(00000100) (4) (4) (04)   ;(00001000) (10) (8) (08)   ;(00010000) (20) (16) (10)   ;(01100000) (140) (96) (60)   ;(00000000) (0) (0) (00)   ;
;1480;(00100000) (40) (32) (20)    ;(00111110) (76) (62) (3E)   ;(01001000) (110) (72) (48)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(00010000) (20) (16) (10)   ;(00000000) (0) (0) (00)   ;
;1488;(00000000) (0) (0) (00)    ;(01111110) (176) (126) (7E)   ;(00000010) (2) (2) (02)   ;(00000010) (2) (2) (02)   ;(00000010) (2) (2) (02)   ;(00000010) (2) (2) (02)   ;(01111110) (176) (126) (7E)   ;(00000000) (0) (0) (00)   ;
;1496;(00100100) (44) (36) (24)    ;(01111110) (176) (126) (7E)   ;(00100100) (44) (36) (24)   ;(00100100) (44) (36) (24)   ;(00000100) (4) (4) (04)   ;(00001000) (10) (8) (08)   ;(00010000) (20) (16) (10)   ;(00000000) (0) (0) (00)   ;
;1504;(00000000) (0) (0) (00)    ;(01110000) (160) (112) (70)   ;(00000000) (0) (0) (00)   ;(01110010) (162) (114) (72)   ;(00000010) (2) (2) (02)   ;(00000100) (4) (4) (04)   ;(01111000) (170) (120) (78)   ;(00000000) (0) (0) (00)   ;
;1512;(01111110) (176) (126) (7E)    ;(00000010) (2) (2) (02)   ;(00000100) (4) (4) (04)   ;(00001000) (10) (8) (08)   ;(00011000) (30) (24) (18)   ;(00100100) (44) (36) (24)   ;(01000010) (102) (66) (42)   ;(00000000) (0) (0) (00)   ;
;1520;(00100000) (40) (32) (20)    ;(01111110) (176) (126) (7E)   ;(00100010) (42) (34) (22)   ;(00100100) (44) (36) (24)   ;(00100000) (40) (32) (20)   ;(00100000) (40) (32) (20)   ;(00011110) (36) (30) (1E)   ;(00000000) (0) (0) (00)   ;
;1528;(01000010) (102) (66) (42)    ;(01000010) (102) (66) (42)   ;(00100010) (42) (34) (22)   ;(00000010) (2) (2) (02)   ;(00000100) (4) (4) (04)   ;(00001000) (10) (8) (08)   ;(00110000) (60) (48) (30)   ;(00000000) (0) (0) (00)   ;
;1536;(00011110) (36) (30) (1E)    ;(00100010) (42) (34) (22)   ;(01100010) (142) (98) (62)   ;(00010100) (24) (20) (14)   ;(00001000) (10) (8) (08)   ;(00010000) (20) (16) (10)   ;(01100000) (140) (96) (60)   ;(00000000) (0) (0) (00)   ;
;1544;(00000100) (4) (4) (04)    ;(00111000) (70) (56) (38)   ;(00001000) (10) (8) (08)   ;(01111110) (176) (126) (7E)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(01110000) (160) (112) (70)   ;(00000000) (0) (0) (00)   ;
;1552;(00000000) (0) (0) (00)    ;(01010010) (122) (82) (52)   ;(01010010) (122) (82) (52)   ;(01010010) (122) (82) (52)   ;(00000100) (4) (4) (04)   ;(00001000) (10) (8) (08)   ;(01110000) (160) (112) (70)   ;(00000000) (0) (0) (00)   ;
;1560;(00111100) (74) (60) (3C)    ;(00000000) (0) (0) (00)   ;(01111110) (176) (126) (7E)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(00010000) (20) (16) (10)   ;(00100000) (40) (32) (20)   ;(00000000) (0) (0) (00)   ;
;1568;(00010000) (20) (16) (10)    ;(00010000) (20) (16) (10)   ;(00010000) (20) (16) (10)   ;(00011000) (30) (24) (18)   ;(00010100) (24) (20) (14)   ;(00010000) (20) (16) (10)   ;(00010000) (20) (16) (10)   ;(00000000) (0) (0) (00)   ;
;1576;(00001000) (10) (8) (08)    ;(00001000) (10) (8) (08)   ;(01111110) (176) (126) (7E)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(00010000) (20) (16) (10)   ;(00100000) (40) (32) (20)   ;(00000000) (0) (0) (00)   ;
;1584;(00000000) (0) (0) (00)    ;(00111100) (74) (60) (3C)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(01111110) (176) (126) (7E)   ;(00000000) (0) (0) (00)   ;
;1592;(00000000) (0) (0) (00)    ;(00111110) (76) (62) (3E)   ;(00000010) (2) (2) (02)   ;(00010100) (24) (20) (14)   ;(00001000) (10) (8) (08)   ;(00010100) (24) (20) (14)   ;(00100000) (40) (32) (20)   ;(00000000) (0) (0) (00)   ;
;1600;(00001000) (10) (8) (08)    ;(00111110) (76) (62) (3E)   ;(00000100) (4) (4) (04)   ;(00001000) (10) (8) (08)   ;(00011100) (34) (28) (1C)   ;(00101010) (52) (42) (2A)   ;(00001000) (10) (8) (08)   ;(00000000) (0) (0) (00)   ;
;1608;(00000010) (2) (2) (02)    ;(00000010) (2) (2) (02)   ;(00000010) (2) (2) (02)   ;(00000100) (4) (4) (04)   ;(00001000) (10) (8) (08)   ;(00010000) (20) (16) (10)   ;(00100000) (40) (32) (20)   ;(00000000) (0) (0) (00)   ;
;1616;(00010000) (20) (16) (10)    ;(00001000) (10) (8) (08)   ;(00000100) (4) (4) (04)   ;(01000010) (102) (66) (42)   ;(01000010) (102) (66) (42)   ;(01000010) (102) (66) (42)   ;(01000010) (102) (66) (42)   ;(00000000) (0) (0) (00)   ;
;1624;(01000000) (100) (64) (40)    ;(01000000) (100) (64) (40)   ;(01111110) (176) (126) (7E)   ;(01000000) (100) (64) (40)   ;(01000000) (100) (64) (40)   ;(01000000) (100) (64) (40)   ;(00111110) (76) (62) (3E)   ;(00000000) (0) (0) (00)   ;
;1632;(00000000) (0) (0) (00)    ;(01111110) (176) (126) (7E)   ;(00000010) (2) (2) (02)   ;(00000010) (2) (2) (02)   ;(00000100) (4) (4) (04)   ;(00001000) (10) (8) (08)   ;(00110000) (60) (48) (30)   ;(00000000) (0) (0) (00)   ;
;1640;(00000000) (0) (0) (00)    ;(00010000) (20) (16) (10)   ;(00101000) (50) (40) (28)   ;(01000100) (104) (68) (44)   ;(00000010) (2) (2) (02)   ;(00000010) (2) (2) (02)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1648;(00001000) (10) (8) (08)    ;(00111110) (76) (62) (3E)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(00101010) (52) (42) (2A)   ;(00101010) (52) (42) (2A)   ;(00001000) (10) (8) (08)   ;(00000000) (0) (0) (00)   ;
;1656;(01111110) (176) (126) (7E)    ;(00000010) (2) (2) (02)   ;(00000010) (2) (2) (02)   ;(00000100) (4) (4) (04)   ;(00101000) (50) (40) (28)   ;(00010000) (20) (16) (10)   ;(00001000) (10) (8) (08)   ;(00000000) (0) (0) (00)   ;
;1664;(00000000) (0) (0) (00)    ;(00111100) (74) (60) (3C)   ;(00000000) (0) (0) (00)   ;(00111100) (74) (60) (3C)   ;(00000000) (0) (0) (00)   ;(01111100) (174) (124) (7C)   ;(00000010) (2) (2) (02)   ;(00000000) (0) (0) (00)   ;
;1672;(00000100) (4) (4) (04)    ;(00001000) (10) (8) (08)   ;(00010000) (20) (16) (10)   ;(00100000) (40) (32) (20)   ;(01001000) (110) (72) (48)   ;(01111100) (174) (124) (7C)   ;(00000010) (2) (2) (02)   ;(00000000) (0) (0) (00)   ;
;1680;(00000000) (0) (0) (00)    ;(00000010) (2) (2) (02)   ;(00000010) (2) (2) (02)   ;(00010100) (24) (20) (14)   ;(00001000) (10) (8) (08)   ;(00010100) (24) (20) (14)   ;(01100000) (140) (96) (60)   ;(00000000) (0) (0) (00)   ;
;1688;(00000000) (0) (0) (00)    ;(01111110) (176) (126) (7E)   ;(00010000) (20) (16) (10)   ;(01111110) (176) (126) (7E)   ;(00010000) (20) (16) (10)   ;(00010000) (20) (16) (10)   ;(00011110) (36) (30) (1E)   ;(00000000) (0) (0) (00)   ;
;1696;(00100000) (40) (32) (20)    ;(00100000) (40) (32) (20)   ;(01111110) (176) (126) (7E)   ;(00100010) (42) (34) (22)   ;(00100100) (44) (36) (24)   ;(00100000) (40) (32) (20)   ;(00100000) (40) (32) (20)   ;(00000000) (0) (0) (00)   ;
;1704;(00000000) (0) (0) (00)    ;(00111000) (70) (56) (38)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(01111110) (176) (126) (7E)   ;(00000000) (0) (0) (00)   ;
;1712;(01111110) (176) (126) (7E)    ;(00000010) (2) (2) (02)   ;(00000010) (2) (2) (02)   ;(01111110) (176) (126) (7E)   ;(00000010) (2) (2) (02)   ;(00000010) (2) (2) (02)   ;(01111110) (176) (126) (7E)   ;(00000000) (0) (0) (00)   ;
;1720;(00111100) (74) (60) (3C)    ;(00000000) (0) (0) (00)   ;(01111110) (176) (126) (7E)   ;(00000010) (2) (2) (02)   ;(00000100) (4) (4) (04)   ;(00001000) (10) (8) (08)   ;(00010000) (20) (16) (10)   ;(00000000) (0) (0) (00)   ;
;1728;(01000010) (102) (66) (42)    ;(01000010) (102) (66) (42)   ;(01000010) (102) (66) (42)   ;(01000010) (102) (66) (42)   ;(00000010) (2) (2) (02)   ;(00000100) (4) (4) (04)   ;(00011000) (30) (24) (18)   ;(00000000) (0) (0) (00)   ;
;1736;(00101000) (50) (40) (28)    ;(00101000) (50) (40) (28)   ;(00101000) (50) (40) (28)   ;(00101010) (52) (42) (2A)   ;(00101010) (52) (42) (2A)   ;(00101100) (54) (44) (2C)   ;(01001000) (110) (72) (48)   ;(00000000) (0) (0) (00)   ;
;1744;(00100000) (40) (32) (20)    ;(00100000) (40) (32) (20)   ;(00100000) (40) (32) (20)   ;(00100010) (42) (34) (22)   ;(00100100) (44) (36) (24)   ;(00101000) (50) (40) (28)   ;(00110000) (60) (48) (30)   ;(00000000) (0) (0) (00)   ;
;1752;(00000000) (0) (0) (00)    ;(01111110) (176) (126) (7E)   ;(01000010) (102) (66) (42)   ;(01000010) (102) (66) (42)   ;(01000010) (102) (66) (42)   ;(01000010) (102) (66) (42)   ;(01111110) (176) (126) (7E)   ;(00000000) (0) (0) (00)   ;
;1760;(00000000) (0) (0) (00)    ;(01111110) (176) (126) (7E)   ;(01000010) (102) (66) (42)   ;(01000010) (102) (66) (42)   ;(00000010) (2) (2) (02)   ;(00000100) (4) (4) (04)   ;(00011000) (30) (24) (18)   ;(00000000) (0) (0) (00)   ;
;1768;(00000000) (0) (0) (00)    ;(01110000) (160) (112) (70)   ;(00000010) (2) (2) (02)   ;(00000010) (2) (2) (02)   ;(00000100) (4) (4) (04)   ;(00001000) (10) (8) (08)   ;(01110000) (160) (112) (70)   ;(00000000) (0) (0) (00)   ;
;1776;(00010000) (20) (16) (10)    ;(01001000) (110) (72) (48)   ;(00100000) (40) (32) (20)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1784;(01110000) (160) (112) (70)    ;(01010000) (120) (80) (50)   ;(01110000) (160) (112) (70)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1792;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(11111111) (377) (255) (FF)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(11111111) (377) (255) (FF)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1800;(00001000) (10) (8) (08)    ;(00001000) (10) (8) (08)   ;(00001111) (17) (15) (0F)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(00001111) (17) (15) (0F)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;
;1808;(00001000) (10) (8) (08)    ;(00001000) (10) (8) (08)   ;(11111111) (377) (255) (FF)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(11111111) (377) (255) (FF)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;
;1816;(00001000) (10) (8) (08)    ;(00001000) (10) (8) (08)   ;(11111000) (370) (248) (F8)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(11111000) (370) (248) (F8)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;
;1824;(00000001) (1) (1) (01)    ;(00000011) (3) (3) (03)   ;(00000111) (7) (7) (07)   ;(00001111) (17) (15) (0F)   ;(00011111) (37) (31) (1F)   ;(00111111) (77) (63) (3F)   ;(01111111) (177) (127) (7F)   ;(11111111) (377) (255) (FF)   ;
;1832;(10000000) (200) (128) (80)    ;(11000000) (300) (192) (C0)   ;(11100000) (340) (224) (E0)   ;(11110000) (360) (240) (F0)   ;(11111000) (370) (248) (F8)   ;(11111100) (374) (252) (FC)   ;(11111110) (376) (254) (FE)   ;(11111111) (377) (255) (FF)   ;
;1840;(11111111) (377) (255) (FF)    ;(01111111) (177) (127) (7F)   ;(00111111) (77) (63) (3F)   ;(00011111) (37) (31) (1F)   ;(00001111) (17) (15) (0F)   ;(00000111) (7) (7) (07)   ;(00000011) (3) (3) (03)   ;(00000001) (1) (1) (01)   ;
;1848;(11111111) (377) (255) (FF)    ;(11111110) (376) (254) (FE)   ;(11111100) (374) (252) (FC)   ;(11111000) (370) (248) (F8)   ;(11110000) (360) (240) (F0)   ;(11100000) (340) (224) (E0)   ;(11000000) (300) (192) (C0)   ;(10000000) (200) (128) (80)   ;
;1856;(00001000) (10) (8) (08)    ;(00011100) (34) (28) (1C)   ;(00111110) (76) (62) (3E)   ;(01111111) (177) (127) (7F)   ;(01111111) (177) (127) (7F)   ;(00011100) (34) (28) (1C)   ;(00111110) (76) (62) (3E)   ;(00000000) (0) (0) (00)   ;
;1864;(00110110) (66) (54) (36)    ;(01111111) (177) (127) (7F)   ;(01111111) (177) (127) (7F)   ;(01111111) (177) (127) (7F)   ;(00111110) (76) (62) (3E)   ;(00011100) (34) (28) (1C)   ;(00001000) (10) (8) (08)   ;(00000000) (0) (0) (00)   ;
;1872;(00001000) (10) (8) (08)    ;(00011100) (34) (28) (1C)   ;(00111110) (76) (62) (3E)   ;(01111111) (177) (127) (7F)   ;(00111110) (76) (62) (3E)   ;(00011100) (34) (28) (1C)   ;(00001000) (10) (8) (08)   ;(00000000) (0) (0) (00)   ;
;1880;(00011100) (34) (28) (1C)    ;(00011100) (34) (28) (1C)   ;(01111111) (177) (127) (7F)   ;(01111111) (177) (127) (7F)   ;(01101011) (153) (107) (6B)   ;(00001000) (10) (8) (08)   ;(00111110) (76) (62) (3E)   ;(00000000) (0) (0) (00)   ;
;1888;(00000000) (0) (0) (00)    ;(00111100) (74) (60) (3C)   ;(01111110) (176) (126) (7E)   ;(01111110) (176) (126) (7E)   ;(01111110) (176) (126) (7E)   ;(01111110) (176) (126) (7E)   ;(00111100) (74) (60) (3C)   ;(00000000) (0) (0) (00)   ;
;1896;(00000000) (0) (0) (00)    ;(00111100) (74) (60) (3C)   ;(01000010) (102) (66) (42)   ;(01000010) (102) (66) (42)   ;(01000010) (102) (66) (42)   ;(01000010) (102) (66) (42)   ;(00111100) (74) (60) (3C)   ;(00000000) (0) (0) (00)   ;
;1904;(00000001) (1) (1) (01)    ;(00000010) (2) (2) (02)   ;(00000100) (4) (4) (04)   ;(00001000) (10) (8) (08)   ;(00010000) (20) (16) (10)   ;(00100000) (40) (32) (20)   ;(01000000) (100) (64) (40)   ;(10000000) (200) (128) (80)   ;
;1912;(10000000) (200) (128) (80)    ;(01000000) (100) (64) (40)   ;(00100000) (40) (32) (20)   ;(00010000) (20) (16) (10)   ;(00001000) (10) (8) (08)   ;(00000100) (4) (4) (04)   ;(00000010) (2) (2) (02)   ;(00000001) (1) (1) (01)   ;
;1920;(10000001) (201) (129) (81)    ;(01000010) (102) (66) (42)   ;(00100100) (44) (36) (24)   ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;(00100100) (44) (36) (24)   ;(01000010) (102) (66) (42)   ;(10000001) (201) (129) (81)   ;
;1928;(01111111) (177) (127) (7F)    ;(01001001) (111) (73) (49)   ;(01001001) (111) (73) (49)   ;(01111111) (177) (127) (7F)   ;(01000001) (101) (65) (41)   ;(01000001) (101) (65) (41)   ;(01000001) (101) (65) (41)   ;(00000000) (0) (0) (00)   ;
;1936;(01000000) (100) (64) (40)    ;(01111110) (176) (126) (7E)   ;(01001000) (110) (72) (48)   ;(00111100) (74) (60) (3C)   ;(00101000) (50) (40) (28)   ;(01111110) (176) (126) (7E)   ;(00001000) (10) (8) (08)   ;(00000000) (0) (0) (00)   ;
;1944;(00111111) (77) (63) (3F)    ;(00100001) (41) (33) (21)   ;(00111111) (77) (63) (3F)   ;(00100001) (41) (33) (21)   ;(00111111) (77) (63) (3F)   ;(00100001) (41) (33) (21)   ;(01000001) (101) (65) (41)   ;(00000000) (0) (0) (00)   ;
;1952;(01111111) (177) (127) (7F)    ;(01000001) (101) (65) (41)   ;(01000001) (101) (65) (41)   ;(01111111) (177) (127) (7F)   ;(01000001) (101) (65) (41)   ;(01000001) (101) (65) (41)   ;(01111111) (177) (127) (7F)   ;(00000000) (0) (0) (00)   ;
;1960;(00000100) (4) (4) (04)    ;(11101110) (356) (238) (EE)   ;(10100100) (244) (164) (A4)   ;(11101111) (357) (239) (EF)   ;(10100010) (242) (162) (A2)   ;(11101111) (357) (239) (EF)   ;(00001010) (12) (10) (0A)   ;(00000010) (2) (2) (02)   ;
;1968;(00000000) (0) (0) (00)    ;(00011000) (30) (24) (18)   ;(00100100) (44) (36) (24)   ;(01000010) (102) (66) (42)   ;(00111100) (74) (60) (3C)   ;(00010100) (24) (20) (14)   ;(00100100) (44) (36) (24)   ;(00000000) (0) (0) (00)   ;
;1976;(00111010) (72) (58) (3A)    ;(00010010) (22) (18) (12)   ;(01111111) (177) (127) (7F)   ;(00010111) (27) (23) (17)   ;(00111011) (73) (59) (3B)   ;(01010010) (122) (82) (52)   ;(00010100) (24) (20) (14)   ;(00000000) (0) (0) (00)   ;
;1984;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1992;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2000;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2008;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2016;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2024;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2032;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2040;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;




+-------------------------------------------------------+
; Interconnect Usage Summary                            ;
+----------------------------+--------------------------+
; Interconnect Resource Type ; Usage                    ;
+----------------------------+--------------------------+
; Block interconnects        ; 10,389 / 47,787 ( 22 % ) ;
; C16 interconnects          ; 122 / 1,804 ( 7 % )      ;
; C4 interconnects           ; 6,262 / 31,272 ( 20 % )  ;
; Direct links               ; 1,261 / 47,787 ( 3 % )   ;
; Global clocks              ; 19 / 20 ( 95 % )         ;
; Local interconnects        ; 3,353 / 15,408 ( 22 % )  ;
; R24 interconnects          ; 131 / 1,775 ( 7 % )      ;
; R4 interconnects           ; 6,888 / 41,310 ( 17 % )  ;
+----------------------------+--------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 11.51) ; Number of LABs  (Total = 565) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 43                            ;
; 2                                           ; 62                            ;
; 3                                           ; 21                            ;
; 4                                           ; 11                            ;
; 5                                           ; 13                            ;
; 6                                           ; 12                            ;
; 7                                           ; 10                            ;
; 8                                           ; 9                             ;
; 9                                           ; 8                             ;
; 10                                          ; 8                             ;
; 11                                          ; 4                             ;
; 12                                          ; 6                             ;
; 13                                          ; 6                             ;
; 14                                          ; 10                            ;
; 15                                          ; 7                             ;
; 16                                          ; 335                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.04) ; Number of LABs  (Total = 565) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 262                           ;
; 1 Clock                            ; 381                           ;
; 1 Clock enable                     ; 171                           ;
; 1 Sync. clear                      ; 23                            ;
; 1 Sync. load                       ; 53                            ;
; 2 Async. clears                    ; 90                            ;
; 2 Clock enables                    ; 59                            ;
; 2 Clocks                           ; 111                           ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 17.19) ; Number of LABs  (Total = 565) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 18                            ;
; 2                                            ; 30                            ;
; 3                                            ; 17                            ;
; 4                                            ; 45                            ;
; 5                                            ; 10                            ;
; 6                                            ; 11                            ;
; 7                                            ; 2                             ;
; 8                                            ; 9                             ;
; 9                                            ; 4                             ;
; 10                                           ; 7                             ;
; 11                                           ; 5                             ;
; 12                                           ; 12                            ;
; 13                                           ; 5                             ;
; 14                                           ; 4                             ;
; 15                                           ; 5                             ;
; 16                                           ; 62                            ;
; 17                                           ; 26                            ;
; 18                                           ; 26                            ;
; 19                                           ; 14                            ;
; 20                                           ; 16                            ;
; 21                                           ; 17                            ;
; 22                                           ; 24                            ;
; 23                                           ; 20                            ;
; 24                                           ; 20                            ;
; 25                                           ; 19                            ;
; 26                                           ; 27                            ;
; 27                                           ; 26                            ;
; 28                                           ; 21                            ;
; 29                                           ; 16                            ;
; 30                                           ; 19                            ;
; 31                                           ; 11                            ;
; 32                                           ; 17                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 7.82) ; Number of LABs  (Total = 565) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 91                            ;
; 2                                               ; 46                            ;
; 3                                               ; 25                            ;
; 4                                               ; 25                            ;
; 5                                               ; 27                            ;
; 6                                               ; 30                            ;
; 7                                               ; 25                            ;
; 8                                               ; 41                            ;
; 9                                               ; 32                            ;
; 10                                              ; 38                            ;
; 11                                              ; 35                            ;
; 12                                              ; 31                            ;
; 13                                              ; 30                            ;
; 14                                              ; 27                            ;
; 15                                              ; 11                            ;
; 16                                              ; 35                            ;
; 17                                              ; 4                             ;
; 18                                              ; 2                             ;
; 19                                              ; 1                             ;
; 20                                              ; 2                             ;
; 21                                              ; 1                             ;
; 22                                              ; 1                             ;
; 23                                              ; 2                             ;
; 24                                              ; 2                             ;
; 25                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 15.84) ; Number of LABs  (Total = 565) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 4                             ;
; 2                                            ; 13                            ;
; 3                                            ; 28                            ;
; 4                                            ; 49                            ;
; 5                                            ; 33                            ;
; 6                                            ; 18                            ;
; 7                                            ; 10                            ;
; 8                                            ; 17                            ;
; 9                                            ; 13                            ;
; 10                                           ; 18                            ;
; 11                                           ; 22                            ;
; 12                                           ; 14                            ;
; 13                                           ; 18                            ;
; 14                                           ; 18                            ;
; 15                                           ; 5                             ;
; 16                                           ; 20                            ;
; 17                                           ; 11                            ;
; 18                                           ; 12                            ;
; 19                                           ; 23                            ;
; 20                                           ; 26                            ;
; 21                                           ; 14                            ;
; 22                                           ; 25                            ;
; 23                                           ; 16                            ;
; 24                                           ; 10                            ;
; 25                                           ; 12                            ;
; 26                                           ; 13                            ;
; 27                                           ; 12                            ;
; 28                                           ; 11                            ;
; 29                                           ; 13                            ;
; 30                                           ; 14                            ;
; 31                                           ; 12                            ;
; 32                                           ; 15                            ;
; 33                                           ; 11                            ;
; 34                                           ; 12                            ;
; 35                                           ; 1                             ;
; 36                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 13    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 17    ;
+----------------------------------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                           ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.               ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                   ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                     ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.       ; I/O  ;                   ;
; Pass         ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                     ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.       ; I/O  ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                     ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry assignments found.       ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                       ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                       ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                       ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.       ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.               ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------------+------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 117          ; 36           ; 117          ; 0            ; 0            ; 128       ; 117          ; 0            ; 128       ; 128       ; 0            ; 0            ; 0            ; 4            ; 43           ; 0            ; 0            ; 43           ; 4            ; 0            ; 1            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 128       ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 11           ; 92           ; 11           ; 128          ; 128          ; 0         ; 11           ; 128          ; 0         ; 0         ; 128          ; 128          ; 128          ; 124          ; 85           ; 128          ; 128          ; 85           ; 124          ; 128          ; 127          ; 128          ; 128          ; 128          ; 128          ; 128          ; 128          ; 0         ; 128          ; 128          ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; vtune               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk_out             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ind                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; O_FL_ADDR[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; O_FL_ADDR[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; O_FL_ADDR[2]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; O_FL_ADDR[3]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; O_FL_ADDR[4]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; O_FL_ADDR[5]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; O_FL_ADDR[6]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; O_FL_ADDR[7]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; O_FL_ADDR[8]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; O_FL_ADDR[9]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; O_FL_ADDR[10]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; O_FL_ADDR[11]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; O_FL_ADDR[12]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; O_FL_ADDR[13]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; O_FL_ADDR[14]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; O_FL_ADDR[15]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; O_FL_ADDR[16]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; O_FL_ADDR[17]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; O_FL_ADDR[18]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; O_FL_ADDR[19]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; O_FL_ADDR[20]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; O_FL_ADDR[21]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; O_FL_OE_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; O_FL_CE_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; O_VGA_R[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; O_VGA_R[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; O_VGA_R[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; O_VGA_R[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; O_VGA_G[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; O_VGA_G[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; O_VGA_G[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; O_VGA_G[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; O_VGA_B[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; O_VGA_B[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; O_VGA_B[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; O_VGA_B[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; O_VGA_HS            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; O_VGA_VS            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; O_SD_CLK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; O_SD_CMD            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; O_SD_DAT3           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; O_EPCS_DCLK         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; O_EPCS_CSO_N        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; O_EPCS_ASDO         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; O_DRAM_ADDR[0]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; O_DRAM_ADDR[1]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; O_DRAM_ADDR[2]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; O_DRAM_ADDR[3]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; O_DRAM_ADDR[4]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; O_DRAM_ADDR[5]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; O_DRAM_ADDR[6]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; O_DRAM_ADDR[7]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; O_DRAM_ADDR[8]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; O_DRAM_ADDR[9]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; O_DRAM_ADDR[10]     ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; O_DRAM_ADDR[11]     ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; O_DRAM_BA[0]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; O_DRAM_BA[1]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; O_DRAM_CAS_N        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; O_DRAM_CKE          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; O_DRAM_CLK          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; O_DRAM_CS_N         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; O_DRAM_DQM[0]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; O_DRAM_DQM[1]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; O_DRAM_RAS_N        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; O_DRAM_WE_N         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; beep_out            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; motor               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; O_LED[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; O_LED[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; O_LED[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; O_LED[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; O_LED[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; O_LED[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; O_LED[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; O_LED[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; O_LED[8]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; O_LED[9]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; I_SLIDE_SWITCH[1]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; I_SLIDE_SWITCH[2]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; I_SLIDE_SWITCH[3]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; I_SLIDE_SWITCH[4]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; I_SLIDE_SWITCH[5]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; I_SLIDE_SWITCH[6]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; I_SLIDE_SWITCH[7]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; I_SLIDE_SWITCH[8]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; I_SLIDE_SWITCH[9]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IO_USB_DP           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IO_USB_DM           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IO_PS2_KBCLK        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IO_PS2_KBDAT        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IO_DRAM_DQ[0]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IO_DRAM_DQ[1]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IO_DRAM_DQ[2]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IO_DRAM_DQ[3]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IO_DRAM_DQ[4]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IO_DRAM_DQ[5]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IO_DRAM_DQ[6]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IO_DRAM_DQ[7]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IO_DRAM_DQ[8]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IO_DRAM_DQ[9]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IO_DRAM_DQ[10]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IO_DRAM_DQ[11]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IO_DRAM_DQ[12]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IO_DRAM_DQ[13]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IO_DRAM_DQ[14]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IO_DRAM_DQ[15]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; I_FL_DQ[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; I_FL_DQ[5]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; I_FL_DQ[7]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; I_FL_DQ[6]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; I_FL_DQ[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; I_FL_DQ[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; I_FL_DQ[4]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; I_FL_DQ[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; I_CLK_50M           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; I_nRESET            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; I_SLIDE_SWITCH[0]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; I_EPCS_DATA         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; I_SD_DAT0           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; I_SD_WP_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+----------------------------------------------------------------------------------+
; Fitter Device Options                                                            ;
+------------------------------------------------------------------+---------------+
; Option                                                           ; Setting       ;
+------------------------------------------------------------------+---------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off           ;
; Enable device-wide reset (DEV_CLRn)                              ; Off           ;
; Enable device-wide output enable (DEV_OE)                        ; Off           ;
; Enable INIT_DONE output                                          ; Off           ;
; Configuration scheme                                             ; Active Serial ;
; Error detection CRC                                              ; Off           ;
; Enable open drain on CRC_ERROR pin                               ; Off           ;
; Enable input tri-state on active configuration pins in user mode ; Off           ;
; Configuration Voltage Level                                      ; Auto          ;
; Force Configuration Voltage Level                                ; Off           ;
; nCEO                                                             ; Unreserved    ;
; Data[0]                                                          ; Unreserved    ;
; Data[1]/ASDO                                                     ; Unreserved    ;
; Data[7..2]                                                       ; Unreserved    ;
; FLASH_nCE/nCSO                                                   ; Unreserved    ;
; Other Active Parallel pins                                       ; Unreserved    ;
; DCLK                                                             ; Unreserved    ;
; Base pin-out file on sameframe device                            ; Off           ;
+------------------------------------------------------------------+---------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                   ; Destination Register                                                                                                                                                                 ; Delay Added in ns ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_85j:auto_generated|counter_reg_bit[1] ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4t14:auto_generated|ram_block1a20~portb_address_reg0 ; 0.091             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_85j:auto_generated|counter_reg_bit[2] ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4t14:auto_generated|ram_block1a20~portb_address_reg0 ; 0.091             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_85j:auto_generated|counter_reg_bit[3] ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4t14:auto_generated|ram_block1a20~portb_address_reg0 ; 0.090             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_85j:auto_generated|counter_reg_bit[4] ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4t14:auto_generated|ram_block1a20~portb_address_reg0 ; 0.090             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_85j:auto_generated|counter_reg_bit[5] ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4t14:auto_generated|ram_block1a20~portb_address_reg0 ; 0.090             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_85j:auto_generated|counter_reg_bit[6] ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4t14:auto_generated|ram_block1a20~portb_address_reg0 ; 0.090             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_85j:auto_generated|counter_reg_bit[7] ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4t14:auto_generated|ram_block1a20~portb_address_reg0 ; 0.090             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_85j:auto_generated|counter_reg_bit[8] ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4t14:auto_generated|ram_block1a20~portb_address_reg0 ; 0.090             ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit Fitter
    Info: Version 11.1 Build 216 11/23/2011 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Jun 10 22:08:59 2012
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off pc-8001onDE0 -c pc
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP3C16F484C6 for design "pc"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "pc8001_sub_system:SUB_SYSTEM|sub_system_pll:the_sub_system_pll|sub_system_pll_altpll_mqn2:sd1|pll7" as Cyclone III PLL type
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for pc8001_sub_system:SUB_SYSTEM|sub_system_pll:the_sub_system_pll|sub_system_pll_altpll_mqn2:sd1|wire_pll7_clk[0] port
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 60 degrees (3333 ps) for pc8001_sub_system:SUB_SYSTEM|sub_system_pll:the_sub_system_pll|sub_system_pll_altpll_mqn2:sd1|wire_pll7_clk[1] port
    Info (15099): Implementing clock multiplication of 1, clock division of 5, and phase shift of 0 degrees (0 ps) for pc8001_sub_system:SUB_SYSTEM|sub_system_pll:the_sub_system_pll|sub_system_pll_altpll_mqn2:sd1|wire_pll7_clk[2] port
    Info (15099): Implementing clock multiplication of 4, clock division of 5, and phase shift of 0 degrees (0 ps) for pc8001_sub_system:SUB_SYSTEM|sub_system_pll:the_sub_system_pll|sub_system_pll_altpll_mqn2:sd1|wire_pll7_clk[3] port
Info (15535): Implemented PLL "pll:system_clk|altpll:altpll_component|pll_altpll:auto_generated|pll1" as Cyclone III PLL type
    Info (15099): Implementing clock multiplication of 1, clock division of 2, and phase shift of 0 degrees (0 ps) for pll:system_clk|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[2] port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C40F484C6 is compatible
    Info (176445): Device EP3C55F484C6 is compatible
    Info (176445): Device EP3C80F484C6 is compatible
Info (169141): DATA[0] dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 7 pins of 124 total pins
    Info (169086): Pin vtune not assigned to an exact location on the device
    Info (169086): Pin clk_out not assigned to an exact location on the device
    Info (169086): Pin ind not assigned to an exact location on the device
    Info (169086): Pin beep_out not assigned to an exact location on the device
    Info (169086): Pin O_LED[9] not assigned to an exact location on the device
    Info (169086): Pin IO_USB_DP not assigned to an exact location on the device
    Info (169086): Pin IO_USB_DM not assigned to an exact location on the device
Warning (176125): The input ports of the PLL pll:system_clk|altpll:altpll_component|pll_altpll:auto_generated|pll1 and the PLL pc8001_sub_system:SUB_SYSTEM|sub_system_pll:the_sub_system_pll|sub_system_pll_altpll_mqn2:sd1|pll7 are mismatched, preventing the PLLs to be merged
    Warning (176124): PLL pll:system_clk|altpll:altpll_component|pll_altpll:auto_generated|pll1 and PLL pc8001_sub_system:SUB_SYSTEM|sub_system_pll:the_sub_system_pll|sub_system_pll_altpll_mqn2:sd1|pll7 have different input signals for input port ARESET
Critical Warning (176598): PLL "pll:system_clk|altpll:altpll_component|pll_altpll:auto_generated|pll1" input clock inclk[0] is not fully compensated because it is fed by a remote clock pin "Pin_G21"
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity sld_hub
        Info (332166): create_clock -period 10MHz -name altera_reserved_tck [get_ports {altera_reserved_tck}]
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'rtl/sub_system/nios2.sdc'
Info (332104): Reading SDC File: 'c:/altera/11.1sp1/ip/altera/sopc_builder_ip/altera_avalon_clock_adapter/altera_avalon_clock_adapter.sdc'
Warning (332125): Found combinational loop of 340 nodes
    Warning (332126): Node "Z80|i[4]~7|combout"
    Warning (332126): Node "Z80|comb~26|datac"
    Warning (332126): Node "Z80|comb~26|combout"
    Warning (332126): Node "Z80|selah[0]~0|datab"
    Warning (332126): Node "Z80|selah[0]~0|combout"
    Warning (332126): Node "Z80|selah[0]~1|datac"
    Warning (332126): Node "Z80|selah[0]~1|combout"
    Warning (332126): Node "Z80|Mux8~2|datac"
    Warning (332126): Node "Z80|Mux8~2|combout"
    Warning (332126): Node "Z80|Mux8~3|datac"
    Warning (332126): Node "Z80|Mux8~3|combout"
    Warning (332126): Node "w_ram_ce~1|datac"
    Warning (332126): Node "w_ram_ce~1|combout"
    Warning (332126): Node "w_ram_ce~2|datab"
    Warning (332126): Node "w_ram_ce~2|combout"
    Warning (332126): Node "cpu_data_in[7]~2|datac"
    Warning (332126): Node "cpu_data_in[7]~2|combout"
    Warning (332126): Node "Z80|reg_adrl|q[7]~7|datab"
    Warning (332126): Node "Z80|reg_adrl|q[7]~7|combout"
    Warning (332126): Node "Z80|Decoder0~4|dataa"
    Warning (332126): Node "Z80|Decoder0~4|combout"
    Warning (332126): Node "Z80|selah[1]~2|dataa"
    Warning (332126): Node "Z80|selah[1]~2|combout"
    Warning (332126): Node "Z80|selah[1]~3|datab"
    Warning (332126): Node "Z80|selah[1]~3|combout"
    Warning (332126): Node "Z80|Mux8~2|dataa"
    Warning (332126): Node "Z80|Mux8~0|datac"
    Warning (332126): Node "Z80|Mux8~0|combout"
    Warning (332126): Node "Z80|Mux8~1|datac"
    Warning (332126): Node "Z80|Mux8~1|combout"
    Warning (332126): Node "w_ram_ce~1|datab"
    Warning (332126): Node "Z80|Mux8~3|datab"
    Warning (332126): Node "Z80|i[7]~3|dataa"
    Warning (332126): Node "Z80|i[7]~3|combout"
    Warning (332126): Node "Z80|comb~16|datad"
    Warning (332126): Node "Z80|comb~16|combout"
    Warning (332126): Node "Z80|comb~18|datab"
    Warning (332126): Node "Z80|comb~18|combout"
    Warning (332126): Node "Z80|comb~19|datab"
    Warning (332126): Node "Z80|comb~19|combout"
    Warning (332126): Node "Z80|sela_hl~2|datac"
    Warning (332126): Node "Z80|sela_hl~2|combout"
    Warning (332126): Node "Z80|selal[1]~0|datac"
    Warning (332126): Node "Z80|selal[1]~0|combout"
    Warning (332126): Node "Z80|selah[1]~3|datad"
    Warning (332126): Node "Z80|selal[2]~6|datac"
    Warning (332126): Node "Z80|selal[2]~6|combout"
    Warning (332126): Node "w_ram_ce~1|datad"
    Warning (332126): Node "Z80|i_rs_hl~0|datac"
    Warning (332126): Node "Z80|i_rs_hl~0|combout"
    Warning (332126): Node "Z80|comb~15|datad"
    Warning (332126): Node "Z80|comb~15|combout"
    Warning (332126): Node "Z80|comb~19|dataa"
    Warning (332126): Node "Z80|al_hl~0|dataa"
    Warning (332126): Node "Z80|al_hl~0|combout"
    Warning (332126): Node "Z80|comb~19|datad"
    Warning (332126): Node "Z80|i_setres_hl~0|datab"
    Warning (332126): Node "Z80|i_setres_hl~0|combout"
    Warning (332126): Node "Z80|comb~19|datac"
    Warning (332126): Node "Z80|i_halt~0|datad"
    Warning (332126): Node "Z80|i_halt~0|combout"
    Warning (332126): Node "Z80|comb~14|datab"
    Warning (332126): Node "Z80|comb~14|combout"
    Warning (332126): Node "Z80|sela_hl~2|datab"
    Warning (332126): Node "Z80|i_ldhlr~0|datab"
    Warning (332126): Node "Z80|i_ldhlr~0|combout"
    Warning (332126): Node "Z80|comb~27|datad"
    Warning (332126): Node "Z80|comb~27|combout"
    Warning (332126): Node "Z80|reg_l|q~2|datad"
    Warning (332126): Node "Z80|reg_l|q~2|combout"
    Warning (332126): Node "Z80|reg_h|Mux0~0|dataa"
    Warning (332126): Node "Z80|reg_h|Mux0~0|combout"
    Warning (332126): Node "Z80|reg_h|Mux0~1|datac"
    Warning (332126): Node "Z80|reg_h|Mux0~1|combout"
    Warning (332126): Node "Z80|Mux8~0|datab"
    Warning (332126): Node "Z80|reg_h|Mux0~1|datab"
    Warning (332126): Node "Z80|reg_l|q~1|datad"
    Warning (332126): Node "Z80|reg_l|q~1|combout"
    Warning (332126): Node "Z80|reg_h|Mux0~0|datac"
    Warning (332126): Node "Z80|i_ldrhl~1|datab"
    Warning (332126): Node "Z80|i_ldrhl~1|combout"
    Warning (332126): Node "Z80|comb~27|datac"
    Warning (332126): Node "Z80|comb~13|datac"
    Warning (332126): Node "Z80|comb~13|combout"
    Warning (332126): Node "Z80|i_cpblock|datad"
    Warning (332126): Node "Z80|i_cpblock|combout"
    Warning (332126): Node "Z80|comb~18|datad"
    Warning (332126): Node "Z80|sela_hl~0|datad"
    Warning (332126): Node "Z80|sela_hl~0|combout"
    Warning (332126): Node "Z80|sela_hl~1|datad"
    Warning (332126): Node "Z80|sela_hl~1|combout"
    Warning (332126): Node "Z80|sela_hl~2|dataa"
    Warning (332126): Node "Z80|i_inblock|datab"
    Warning (332126): Node "Z80|i_inblock|combout"
    Warning (332126): Node "Z80|sela_hl~1|dataa"
    Warning (332126): Node "Z80|i_ldblock|dataa"
    Warning (332126): Node "Z80|i_ldblock|combout"
    Warning (332126): Node "Z80|sela_de~0|datab"
    Warning (332126): Node "Z80|sela_de~0|combout"
    Warning (332126): Node "Z80|sela_de~1|dataa"
    Warning (332126): Node "Z80|sela_de~1|combout"
    Warning (332126): Node "Z80|selal[0]~1|datad"
    Warning (332126): Node "Z80|selal[0]~1|combout"
    Warning (332126): Node "Z80|selah[0]~1|datad"
    Warning (332126): Node "Z80|selal[2]~6|dataa"
    Warning (332126): Node "Z80|xy3|datab"
    Warning (332126): Node "Z80|xy3|combout"
    Warning (332126): Node "Z80|selal[2]~5|datad"
    Warning (332126): Node "Z80|selal[2]~5|combout"
    Warning (332126): Node "Z80|selal[2]~6|datad"
    Warning (332126): Node "Z80|hv2~0|datac"
    Warning (332126): Node "Z80|hv2~0|combout"
    Warning (332126): Node "Z80|incdec8|datab"
    Warning (332126): Node "Z80|incdec8|combout"
    Warning (332126): Node "Z80|comb~15|datab"
    Warning (332126): Node "Z80|comb~14|dataa"
    Warning (332126): Node "Z80|i_ldade~2|datad"
    Warning (332126): Node "Z80|i_ldade~2|combout"
    Warning (332126): Node "Z80|sela_de~0|datad"
    Warning (332126): Node "Z80|selah[0]~0|datac"
    Warning (332126): Node "Z80|comb~25|datac"
    Warning (332126): Node "Z80|comb~25|combout"
    Warning (332126): Node "Z80|selah[0]~0|dataa"
    Warning (332126): Node "Z80|selal[2]~4|datac"
    Warning (332126): Node "Z80|selal[2]~4|combout"
    Warning (332126): Node "Z80|selal[2]~6|datab"
    Warning (332126): Node "Z80|sela_de~1|datad"
    Warning (332126): Node "Z80|comb~67|datac"
    Warning (332126): Node "Z80|comb~67|combout"
    Warning (332126): Node "Z80|comb~21|dataa"
    Warning (332126): Node "Z80|comb~21|combout"
    Warning (332126): Node "Z80|comb~24|dataa"
    Warning (332126): Node "Z80|comb~24|combout"
    Warning (332126): Node "Z80|selal[0]~1|datac"
    Warning (332126): Node "Z80|selal[1]~0|datad"
    Warning (332126): Node "Z80|selah[1]~2|datab"
    Warning (332126): Node "Z80|imm2~0|datad"
    Warning (332126): Node "Z80|imm2~0|combout"
    Warning (332126): Node "Z80|comb~23|dataa"
    Warning (332126): Node "Z80|comb~23|combout"
    Warning (332126): Node "Z80|comb~24|datac"
    Warning (332126): Node "Z80|comb~23|datac"
    Warning (332126): Node "Z80|i_ret~2|datab"
    Warning (332126): Node "Z80|i_ret~2|combout"
    Warning (332126): Node "Z80|comb~22|datac"
    Warning (332126): Node "Z80|comb~22|combout"
    Warning (332126): Node "Z80|comb~24|datab"
    Warning (332126): Node "Z80|i_exsphl|datac"
    Warning (332126): Node "Z80|i_exsphl|combout"
    Warning (332126): Node "Z80|comb~22|datab"
    Warning (332126): Node "Z80|comb~17|datad"
    Warning (332126): Node "Z80|comb~17|combout"
    Warning (332126): Node "Z80|i_rd|datab"
    Warning (332126): Node "Z80|i_rd|combout"
    Warning (332126): Node "Z80|comb~18|datac"
    Warning (332126): Node "Z80|i_ldnndd|datab"
    Warning (332126): Node "Z80|i_ldnndd|combout"
    Warning (332126): Node "Z80|comb~25|datad"
    Warning (332126): Node "Z80|selal[2]~3|dataa"
    Warning (332126): Node "Z80|selal[2]~3|combout"
    Warning (332126): Node "Z80|selal[2]~4|dataa"
    Warning (332126): Node "Z80|retin~0|datab"
    Warning (332126): Node "Z80|retin~0|combout"
    Warning (332126): Node "Z80|comb~22|datad"
    Warning (332126): Node "Z80|i_lddd_nn|datac"
    Warning (332126): Node "Z80|i_lddd_nn|combout"
    Warning (332126): Node "Z80|selah[0]~0|datad"
    Warning (332126): Node "cpu_data_in[6]~3|datac"
    Warning (332126): Node "cpu_data_in[6]~3|combout"
    Warning (332126): Node "Z80|reg_adrl|q[6]~6|datab"
    Warning (332126): Node "Z80|reg_adrl|q[6]~6|combout"
    Warning (332126): Node "Z80|i[6]~4|dataa"
    Warning (332126): Node "Z80|i[6]~4|combout"
    Warning (332126): Node "Z80|comb~16|datab"
    Warning (332126): Node "Z80|i_rs_hl~0|datad"
    Warning (332126): Node "Z80|al_hl~0|datad"
    Warning (332126): Node "Z80|i_halt~0|dataa"
    Warning (332126): Node "Z80|Decoder0~4|datad"
    Warning (332126): Node "Z80|comb~13|datad"
    Warning (332126): Node "Z80|hv2~0|datad"
    Warning (332126): Node "Z80|comb~67|datad"
    Warning (332126): Node "Z80|comb~17|datab"
    Warning (332126): Node "cpu_data_in[2]~5|datac"
    Warning (332126): Node "cpu_data_in[2]~5|combout"
    Warning (332126): Node "Z80|reg_adrl|q[2]~2|datab"
    Warning (332126): Node "Z80|reg_adrl|q[2]~2|combout"
    Warning (332126): Node "Z80|i[2]~6|dataa"
    Warning (332126): Node "Z80|i[2]~6|combout"
    Warning (332126): Node "Z80|incdec8|dataa"
    Warning (332126): Node "Z80|i_cpblock|datab"
    Warning (332126): Node "Z80|comb~20|datab"
    Warning (332126): Node "Z80|comb~20|combout"
    Warning (332126): Node "Z80|comb~21|datab"
    Warning (332126): Node "Z80|sela_hl~0|dataa"
    Warning (332126): Node "Z80|i_inblock|datad"
    Warning (332126): Node "Z80|Decoder2~1|dataa"
    Warning (332126): Node "Z80|Decoder2~1|combout"
    Warning (332126): Node "Z80|i_rs_hl~0|datab"
    Warning (332126): Node "Z80|al_hl~0|datab"
    Warning (332126): Node "Z80|i_setres_hl~0|datac"
    Warning (332126): Node "Z80|comb~18|dataa"
    Warning (332126): Node "Z80|comb~14|datac"
    Warning (332126): Node "Z80|i_ldhlr~0|datad"
    Warning (332126): Node "Z80|i_ldrhl~1|dataa"
    Warning (332126): Node "Z80|i_ldblock|datac"
    Warning (332126): Node "Z80|i_neg~0|dataa"
    Warning (332126): Node "Z80|i_neg~0|combout"
    Warning (332126): Node "Z80|imm2~0|datac"
    Warning (332126): Node "Z80|Decoder2~2|datab"
    Warning (332126): Node "Z80|Decoder2~2|combout"
    Warning (332126): Node "Z80|i_rd|datac"
    Warning (332126): Node "Z80|comb~23|datad"
    Warning (332126): Node "Z80|Decoder2~5|datab"
    Warning (332126): Node "Z80|Decoder2~5|combout"
    Warning (332126): Node "Z80|imm2~0|datab"
    Warning (332126): Node "Z80|retin~0|dataa"
    Warning (332126): Node "Z80|Decoder2~7|datac"
    Warning (332126): Node "Z80|Decoder2~7|combout"
    Warning (332126): Node "Z80|selal[2]~3|datac"
    Warning (332126): Node "Z80|i_ldade~2|datac"
    Warning (332126): Node "Z80|Decoder2~3|datac"
    Warning (332126): Node "Z80|Decoder2~3|combout"
    Warning (332126): Node "Z80|selal[2]~3|datab"
    Warning (332126): Node "Z80|i_ret~2|datad"
    Warning (332126): Node "Z80|xy3|datad"
    Warning (332126): Node "Z80|Decoder2~4|datad"
    Warning (332126): Node "Z80|Decoder2~4|combout"
    Warning (332126): Node "Z80|i_ldnndd|dataa"
    Warning (332126): Node "Z80|selah[1]~3|dataa"
    Warning (332126): Node "Z80|i_exsphl|datab"
    Warning (332126): Node "Z80|i_lddd_nn|datab"
    Warning (332126): Node "cpu_data_in[1]~0|datac"
    Warning (332126): Node "cpu_data_in[1]~0|combout"
    Warning (332126): Node "Z80|reg_adrl|q[1]~1|datab"
    Warning (332126): Node "Z80|reg_adrl|q[1]~1|combout"
    Warning (332126): Node "Z80|i[1]~1|dataa"
    Warning (332126): Node "Z80|i[1]~1|combout"
    Warning (332126): Node "Z80|incdec8|datad"
    Warning (332126): Node "Z80|i_cpblock|datac"
    Warning (332126): Node "Z80|comb~20|datad"
    Warning (332126): Node "Z80|sela_hl~0|datac"
    Warning (332126): Node "Z80|i_inblock|dataa"
    Warning (332126): Node "Z80|Decoder2~1|datab"
    Warning (332126): Node "Z80|i_ldblock|datad"
    Warning (332126): Node "Z80|i_neg~0|datad"
    Warning (332126): Node "Z80|Decoder2~2|datac"
    Warning (332126): Node "Z80|Decoder2~5|datad"
    Warning (332126): Node "Z80|Decoder2~7|datad"
    Warning (332126): Node "Z80|i_ldade~2|dataa"
    Warning (332126): Node "Z80|Decoder2~3|datad"
    Warning (332126): Node "Z80|xy3|dataa"
    Warning (332126): Node "Z80|Decoder2~4|datab"
    Warning (332126): Node "cpu_data_in[3]~7|datac"
    Warning (332126): Node "cpu_data_in[3]~7|combout"
    Warning (332126): Node "Z80|reg_adrl|q[3]~3|datab"
    Warning (332126): Node "Z80|reg_adrl|q[3]~3|combout"
    Warning (332126): Node "Z80|i[3]~8|dataa"
    Warning (332126): Node "Z80|i[3]~8|combout"
    Warning (332126): Node "Z80|comb~20|datac"
    Warning (332126): Node "Z80|comb~26|datab"
    Warning (332126): Node "Z80|i_ldnndd|datad"
    Warning (332126): Node "Z80|Decoder1~8|datad"
    Warning (332126): Node "Z80|Decoder1~8|combout"
    Warning (332126): Node "Z80|comb~15|datac"
    Warning (332126): Node "Z80|comb~14|datad"
    Warning (332126): Node "Z80|i_ldhlr~0|dataa"
    Warning (332126): Node "Z80|i_ldrhl~1|datad"
    Warning (332126): Node "Z80|Decoder1~11|datac"
    Warning (332126): Node "Z80|Decoder1~11|combout"
    Warning (332126): Node "Z80|sela_de~0|datac"
    Warning (332126): Node "Z80|selah[1]~2|datad"
    Warning (332126): Node "Z80|Decoder1~12|dataa"
    Warning (332126): Node "Z80|Decoder1~12|combout"
    Warning (332126): Node "Z80|selah[1]~2|datac"
    Warning (332126): Node "Z80|sela_de~1|datac"
    Warning (332126): Node "Z80|Decoder1~9|datac"
    Warning (332126): Node "Z80|Decoder1~9|combout"
    Warning (332126): Node "Z80|comb~25|datab"
    Warning (332126): Node "Z80|i_exsphl|dataa"
    Warning (332126): Node "Z80|Decoder1~10|dataa"
    Warning (332126): Node "Z80|Decoder1~10|combout"
    Warning (332126): Node "Z80|imm2~0|dataa"
    Warning (332126): Node "Z80|i_ret~2|dataa"
    Warning (332126): Node "Z80|i_lddd_nn|dataa"
    Warning (332126): Node "cpu_data_in[4]~6|datac"
    Warning (332126): Node "cpu_data_in[4]~6|combout"
    Warning (332126): Node "Z80|reg_adrl|q[4]~4|datab"
    Warning (332126): Node "Z80|reg_adrl|q[4]~4|combout"
    Warning (332126): Node "Z80|i[4]~7|dataa"
    Warning (332126): Node "cpu_data_in[5]~1|datac"
    Warning (332126): Node "cpu_data_in[5]~1|combout"
    Warning (332126): Node "Z80|reg_adrl|q[5]~5|datab"
    Warning (332126): Node "Z80|reg_adrl|q[5]~5|combout"
    Warning (332126): Node "Z80|Decoder1~15|dataa"
    Warning (332126): Node "Z80|Decoder1~15|combout"
    Warning (332126): Node "Z80|selal[2]~4|datab"
    Warning (332126): Node "Z80|i_ret~2|datac"
    Warning (332126): Node "Z80|comb~66|dataa"
    Warning (332126): Node "Z80|comb~66|combout"
    Warning (332126): Node "Z80|i_rd|dataa"
    Warning (332126): Node "Z80|i[5]~2|dataa"
    Warning (332126): Node "Z80|i[5]~2|combout"
    Warning (332126): Node "Z80|comb~26|dataa"
    Warning (332126): Node "Z80|Decoder1~8|dataa"
    Warning (332126): Node "Z80|Decoder1~11|datad"
    Warning (332126): Node "Z80|Decoder1~12|datad"
    Warning (332126): Node "Z80|comb~13|dataa"
    Warning (332126): Node "Z80|Decoder1~9|dataa"
    Warning (332126): Node "Z80|Decoder1~10|datac"
    Warning (332126): Node "Z80|retin~0|datac"
    Warning (332126): Node "cpu_data_in[0]~4|datac"
    Warning (332126): Node "cpu_data_in[0]~4|combout"
    Warning (332126): Node "Z80|reg_adrl|q[0]~0|datab"
    Warning (332126): Node "Z80|reg_adrl|q[0]~0|combout"
    Warning (332126): Node "Z80|i[0]~5|dataa"
    Warning (332126): Node "Z80|i[0]~5|combout"
    Warning (332126): Node "Z80|i_cpblock|dataa"
    Warning (332126): Node "Z80|comb~20|dataa"
    Warning (332126): Node "Z80|sela_hl~0|datab"
    Warning (332126): Node "Z80|i_inblock|datac"
    Warning (332126): Node "Z80|Decoder2~1|datad"
    Warning (332126): Node "Z80|i_ldblock|datab"
    Warning (332126): Node "Z80|selal[2]~5|dataa"
    Warning (332126): Node "Z80|i_neg~0|datac"
    Warning (332126): Node "Z80|Decoder2~2|dataa"
    Warning (332126): Node "Z80|Decoder2~5|dataa"
    Warning (332126): Node "Z80|Decoder2~7|datab"
    Warning (332126): Node "Z80|i_ldade~2|datab"
    Warning (332126): Node "Z80|Decoder2~3|dataa"
    Warning (332126): Node "Z80|Decoder2~4|dataa"
    Warning (332126): Node "Z80|Mux8~0|dataa"
    Warning (332126): Node "Z80|Mux8~1|datab"
    Warning (332126): Node "Z80|Decoder1~8|datab"
    Warning (332126): Node "Z80|Decoder1~11|dataa"
    Warning (332126): Node "Z80|Decoder1~15|datad"
    Warning (332126): Node "Z80|Decoder1~12|datab"
    Warning (332126): Node "Z80|Decoder1~9|datad"
    Warning (332126): Node "Z80|Decoder1~10|datad"
    Warning (332126): Node "Z80|comb~66|datad"
    Warning (332126): Node "Z80|retin~0|datad"
Critical Warning (332081): Design contains combinational loop of 340 nodes. Estimating the delays through the loop.
Warning (332060): Node: I_CLK_50M was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: ukp:ukp|clockgen:clockgen|carry_a was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: ukp:ukp|clockgen:clockgen|carry_b was determined to be a clock but was found without an associated clock assignment.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: system_clk|altpll_component|auto_generated|pll1|clk[2] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: SUB_SYSTEM|the_sub_system_pll|sd1|pll7|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: SUB_SYSTEM|the_sub_system_pll|sd1|pll7|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: SUB_SYSTEM|the_sub_system_pll|sd1|pll7|clk[2] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: SUB_SYSTEM|the_sub_system_pll|sd1|pll7|clk[3] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Rise) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Fall) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Fall) to altera_reserved_tck (Fall) (setup and hold)
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
Info (176353): Automatically promoted node I_CLK_50M~input (placed in PIN G21 (CLK4, DIFFCLK_2p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G5
Info (176353): Automatically promoted node pc8001_sub_system:SUB_SYSTEM|sub_system_pll:the_sub_system_pll|sub_system_pll_altpll_mqn2:sd1|wire_pll7_clk[0] (placed in counter C0 of PLL_2)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G8
Info (176353): Automatically promoted node pc8001_sub_system:SUB_SYSTEM|sub_system_pll:the_sub_system_pll|sub_system_pll_altpll_mqn2:sd1|wire_pll7_clk[1] (placed in counter C1 of PLL_2)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
Info (176353): Automatically promoted node pc8001_sub_system:SUB_SYSTEM|sub_system_pll:the_sub_system_pll|sub_system_pll_altpll_mqn2:sd1|wire_pll7_clk[2] (placed in counter C2 of PLL_2)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G7
Info (176353): Automatically promoted node pc8001_sub_system:SUB_SYSTEM|sub_system_pll:the_sub_system_pll|sub_system_pll_altpll_mqn2:sd1|wire_pll7_clk[3] (placed in counter C3 of PLL_2)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G6
Info (176353): Automatically promoted node pll:system_clk|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[2] (placed in counter C0 of PLL_4)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_reset_pll_cpu_domain_synch_module:pc8001_sub_system_reset_pll_cpu_domain_synch|data_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|W_rf_wren
        Info (176357): Destination node pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|nios2_nios2_oci:the_nios2_nios2_oci|nios2_nios2_oci_debug:the_nios2_nios2_oci_debug|jtag_break~1
        Info (176357): Destination node pc8001_sub_system:SUB_SYSTEM|nios2:the_nios2|nios2_nios2_oci:the_nios2_nios2_oci|nios2_nios2_oci_debug:the_nios2_nios2_oci_debug|resetlatch~0
Info (176353): Automatically promoted node reset 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node fz80:Z80|reg_2s:reg_spl|q[0]
        Info (176357): Destination node fz80:Z80|seq:seq|ied
        Info (176357): Destination node fz80:Z80|seq:seq|icb
        Info (176357): Destination node fz80:Z80|seq:seq|ifd
        Info (176357): Destination node fz80:Z80|seq:seq|idd
        Info (176357): Destination node fz80:Z80|sel_exx
        Info (176357): Destination node fz80:Z80|reg_2s:reg_spl|q[1]
        Info (176357): Destination node fz80:Z80|reg_2s:reg_spl|q[2]
        Info (176357): Destination node fz80:Z80|reg_2s:reg_spl|q[3]
        Info (176357): Destination node fz80:Z80|reg_2s:reg_spl|q[4]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_reset_pll_sdram_domain_synch_module:pc8001_sub_system_reset_pll_sdram_domain_synch|data_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|active_rnw~1
        Info (176357): Destination node pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|active_cs_n~0
        Info (176357): Destination node pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|i_refs[0]
        Info (176357): Destination node pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|i_refs[2]
        Info (176357): Destination node pc8001_sub_system:SUB_SYSTEM|sdram:the_sdram|i_refs[1]
Info (176353): Automatically promoted node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|reset_all 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset~0
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset
Info (176353): Automatically promoted node pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_reset_pll_io_domain_synch_module:pc8001_sub_system_reset_pll_io_domain_synch|data_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_reset_pll_peripheral_domain_synch_module:pc8001_sub_system_reset_pll_peripheral_domain_synch|data_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node pc8001_sub_system:SUB_SYSTEM|mmc_spi:the_mmc_spi|avalonif_mmc:mmc_spi|divcount[7]~11
        Info (176357): Destination node pc8001_sub_system:SUB_SYSTEM|mmc_spi:the_mmc_spi|avalonif_mmc:mmc_spi|txddata[7]~0
        Info (176357): Destination node pc8001_sub_system:SUB_SYSTEM|mmc_spi:the_mmc_spi|avalonif_mmc:mmc_spi|bitcount[7]~11
        Info (176357): Destination node pc8001_sub_system:SUB_SYSTEM|mmc_spi:the_mmc_spi|avalonif_mmc:mmc_spi|mmc_wp_reg
        Info (176357): Destination node pc8001_sub_system:SUB_SYSTEM|mmc_spi:the_mmc_spi|avalonif_mmc:mmc_spi|rxddata[2]~1
        Info (176357): Destination node pc8001_sub_system:SUB_SYSTEM|mmc_spi:the_mmc_spi|avalonif_mmc:mmc_spi|txddata[0]~3
Info (176353): Automatically promoted node CONTREG_8251:CONTREG_8251|w_reset 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node pc8001_sub_system:SUB_SYSTEM|pc8001_sub_system_reset_clk_0_domain_synch_module:pc8001_sub_system_reset_clk_0_domain_synch|data_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node pc8001_sub_system:SUB_SYSTEM|reset_n_sources~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node VGA:VGA|altshift_taps:r_attbuf_we_rtl_0|shift_taps_ohm:auto_generated|dffe4 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node pc8001_sub_system:SUB_SYSTEM|sub_system_pll:the_sub_system_pll|prev_reset 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node pc8001_sub_system:SUB_SYSTEM|sub_system_pll:the_sub_system_pll|readdata[0]~0
Info (176353): Automatically promoted node ukp:ukp|clockgen:clockgen|ph_sync 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Extra Info (176273): Performing register packing on registers with non-logic cell location assignments
Extra Info (176274): Completed register packing on registers with non-logic cell location assignments
Extra Info (176236): Started Fast Input/Output/OE register processing
Warning (176250): Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (176251): Ignoring some wildcard destinations of fast I/O register assignments
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[9]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[10]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[11]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[12]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[13]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[14]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[15]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[3]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[4]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[5]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[6]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[7]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[8]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Enable Register=ON" to "oe" matches multiple destination nodes -- some destinations are not valid targets for this assignment
Extra Info (176237): Finished Fast Input/Output/OE register processing
Extra Info (176248): Moving registers into I/O cells, Multiplier Blocks, and RAM blocks to improve timing and density
Extra Info (176249): Finished moving registers into I/O cells, Multiplier Blocks, and RAM blocks
Info (176235): Finished register packing
    Extra Info (176218): Packed 8 registers into blocks of type EC
    Extra Info (176218): Packed 16 registers into blocks of type I/O Input Buffer
    Extra Info (176218): Packed 52 registers into blocks of type I/O Output Buffer
    Extra Info (176220): Created 34 register duplicates
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 7 (unused VREF, 3.3V VCCIO, 0 input, 5 output, 2 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has 3.3V VCCIO pins. 29 total pin(s) used --  8 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has 3.3V VCCIO pins. 32 total pin(s) used --  16 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  46 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  41 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has 3.3V VCCIO pins. 7 total pin(s) used --  39 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has 3.3V VCCIO pins. 15 total pin(s) used --  28 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  47 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has 3.3V VCCIO pins. 38 total pin(s) used --  5 pins available
Warning (15064): PLL "pc8001_sub_system:SUB_SYSTEM|sub_system_pll:the_sub_system_pll|sub_system_pll_altpll_mqn2:sd1|pll7" output port clk[1] feeds output pin "O_DRAM_CLK~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:05
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:03
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 16% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 37% of the available device resources in the region that extends from location X21_Y10 to location X30_Y19
Info (170194): Fitter routing operations ending: elapsed time is 00:00:05
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169180): Following 1 pins must use external clamping diodes.
    Info (169178): Pin I_EPCS_DATA uses I/O standard 3.3-V LVTTL at K1
Warning (169177): 43 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone III Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin vtune uses I/O standard 3.3-V LVTTL at P14
    Info (169178): Pin I_SLIDE_SWITCH[1] uses I/O standard 3.3-V LVTTL at H5
    Info (169178): Pin I_SLIDE_SWITCH[2] uses I/O standard 3.3-V LVTTL at H6
    Info (169178): Pin I_SLIDE_SWITCH[3] uses I/O standard 3.3-V LVTTL at G4
    Info (169178): Pin I_SLIDE_SWITCH[4] uses I/O standard 3.3-V LVTTL at G5
    Info (169178): Pin I_SLIDE_SWITCH[5] uses I/O standard 3.3-V LVTTL at J7
    Info (169178): Pin I_SLIDE_SWITCH[6] uses I/O standard 3.3-V LVTTL at H7
    Info (169178): Pin I_SLIDE_SWITCH[7] uses I/O standard 3.3-V LVTTL at E3
    Info (169178): Pin I_SLIDE_SWITCH[8] uses I/O standard 3.3-V LVTTL at E4
    Info (169178): Pin I_SLIDE_SWITCH[9] uses I/O standard 3.3-V LVTTL at D2
    Info (169178): Pin IO_USB_DP uses I/O standard 3.3-V LVTTL at W13
    Info (169178): Pin IO_USB_DM uses I/O standard 3.3-V LVTTL at AA15
    Info (169178): Pin IO_PS2_KBCLK uses I/O standard 3.3-V LVTTL at P22
    Info (169178): Pin IO_PS2_KBDAT uses I/O standard 3.3-V LVTTL at P21
    Info (169178): Pin IO_DRAM_DQ[0] uses I/O standard 3.3-V LVTTL at D10
    Info (169178): Pin IO_DRAM_DQ[1] uses I/O standard 3.3-V LVTTL at G10
    Info (169178): Pin IO_DRAM_DQ[2] uses I/O standard 3.3-V LVTTL at H10
    Info (169178): Pin IO_DRAM_DQ[3] uses I/O standard 3.3-V LVTTL at E9
    Info (169178): Pin IO_DRAM_DQ[4] uses I/O standard 3.3-V LVTTL at F9
    Info (169178): Pin IO_DRAM_DQ[5] uses I/O standard 3.3-V LVTTL at G9
    Info (169178): Pin IO_DRAM_DQ[6] uses I/O standard 3.3-V LVTTL at H9
    Info (169178): Pin IO_DRAM_DQ[7] uses I/O standard 3.3-V LVTTL at F8
    Info (169178): Pin IO_DRAM_DQ[8] uses I/O standard 3.3-V LVTTL at A8
    Info (169178): Pin IO_DRAM_DQ[9] uses I/O standard 3.3-V LVTTL at B9
    Info (169178): Pin IO_DRAM_DQ[10] uses I/O standard 3.3-V LVTTL at A9
    Info (169178): Pin IO_DRAM_DQ[11] uses I/O standard 3.3-V LVTTL at C10
    Info (169178): Pin IO_DRAM_DQ[12] uses I/O standard 3.3-V LVTTL at B10
    Info (169178): Pin IO_DRAM_DQ[13] uses I/O standard 3.3-V LVTTL at A10
    Info (169178): Pin IO_DRAM_DQ[14] uses I/O standard 3.3-V LVTTL at E10
    Info (169178): Pin IO_DRAM_DQ[15] uses I/O standard 3.3-V LVTTL at F10
    Info (169178): Pin I_FL_DQ[1] uses I/O standard 3.3-V LVTTL at P8
    Info (169178): Pin I_FL_DQ[5] uses I/O standard 3.3-V LVTTL at V3
    Info (169178): Pin I_FL_DQ[7] uses I/O standard 3.3-V LVTTL at Y1
    Info (169178): Pin I_FL_DQ[6] uses I/O standard 3.3-V LVTTL at W1
    Info (169178): Pin I_FL_DQ[0] uses I/O standard 3.3-V LVTTL at R7
    Info (169178): Pin I_FL_DQ[2] uses I/O standard 3.3-V LVTTL at R8
    Info (169178): Pin I_FL_DQ[4] uses I/O standard 3.3-V LVTTL at V2
    Info (169178): Pin I_FL_DQ[3] uses I/O standard 3.3-V LVTTL at U1
    Info (169178): Pin I_CLK_50M uses I/O standard 3.3-V LVTTL at G21
    Info (169178): Pin I_nRESET uses I/O standard 3.3-V LVTTL at H2
    Info (169178): Pin I_SLIDE_SWITCH[0] uses I/O standard 3.3-V LVTTL at J6
    Info (169178): Pin I_SD_DAT0 uses I/O standard 3.3-V LVCMOS at AA22
    Info (169178): Pin I_SD_WP_N uses I/O standard 3.3-V LVCMOS at W20
Warning (169203): PCI-clamp diode is not supported in this mode. The following 1 pins must meet the Altera requirements for 3.3V, 3.0V, and 2.5V interfaces if they are connected to devices other than the supported configuration devices. In these cases, Altera recommends termination method as specified in the Application Note 447.
    Info (169178): Pin I_EPCS_DATA uses I/O standard 3.3-V LVTTL at K1
Warning (169064): Following 2 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin IO_PS2_KBCLK has a permanently disabled output enable
    Info (169065): Pin IO_PS2_KBDAT has a permanently disabled output enable
Info: Quartus II 32-bit Fitter was successful. 0 errors, 370 warnings
    Info: Peak virtual memory: 447 megabytes
    Info: Processing ended: Sun Jun 10 22:09:24 2012
    Info: Elapsed time: 00:00:25
    Info: Total CPU time (on all processors): 00:00:25


