{"name":"Verilogsimulation","tagline":"Verilog仿真工具","body":"本软件不是仿真verilog程序的，是verilog之前的c语言仿真使用的，在c语言做verilog仿真时对于每个时钟周期上数据的具体值很难通过printf来观察，本软件提供一种可视化的管理变量的方法，将需要监控的变量进行一些配置即可实时观察该变量在任意时刻是什么值，方便进行AISC设计是的算法实现。\r\n\r\n使用方法：\r\n1.将自己的程序源【C语言实现的算法代码】代码拷贝到工程目录下\r\n\r\n2.右键点工程--->添加--->现有项,将刚刚拷贝的cpp和h文件添加到工程\r\n\r\n3.修改main函数的名称\r\n\r\n4.将所有cpp和h文件添加#include \"stdafx.h\"\r\n\r\n5.编译运行无错误。\r\n\r\n6.配置变量，入口文件是：AISCTest.cpp中的void AISCTest()，在此函数中配置变量和变量信息，配置具体函数在simluationSDK.h中\r\n\r\n7.配置程序入口，入口文件是：AISCTest.cpp中的void func()，在这里调用你们的main函数，请将main函数改名\r\n\r\n8.再次编译运行，无错误。\r\n","google":"c c++ verilog simulation","note":"Don't delete this file! It's used internally to help with page regeneration."}