# Processador MIPS Monociclo

ImplementaÃ§Ã£o de um processador MIPS monociclo (single-cycle) em Verilog, desenvolvido como projeto acadÃªmico de Arquitetura e OrganizaÃ§Ã£o de Computadores.

## ğŸ“‹ Sobre o Projeto

Este repositÃ³rio contÃ©m a implementaÃ§Ã£o completa de um processador MIPS de 32 bits em arquitetura monociclo, onde cada instruÃ§Ã£o Ã© executada em um Ãºnico ciclo de clock. O projeto foi desenvolvido em Verilog e pode ser sintetizado utilizando Quartus Prime da Intel/Altera.

## ğŸ—ï¸ Arquitetura

O processador implementa a arquitetura MIPS clÃ¡ssica com os seguintes componentes principais:

- **Banco de Registradores**: 32 registradores de 32 bits
- **Unidade LÃ³gica e AritmÃ©tica (ALU)**: Executa operaÃ§Ãµes aritmÃ©ticas e lÃ³gicas
- **MemÃ³ria de InstruÃ§Ãµes**: Armazena o programa a ser executado
- **MemÃ³ria de Dados**: Armazena dados durante a execuÃ§Ã£o
- **Unidade de Controle**: Gera sinais de controle para coordenar a operaÃ§Ã£o do processador
- **Program Counter (PC)**: MantÃ©m o endereÃ§o da prÃ³xima instruÃ§Ã£o

## ğŸ”§ InstruÃ§Ãµes Suportadas

O processador suporta as seguintes instruÃ§Ãµes MIPS:

### Tipo R (Registro)
- `add` - AdiÃ§Ã£o
- `sub` - SubtraÃ§Ã£o
- `and` - E lÃ³gico
- `or` - OU lÃ³gico
- `slt` - Set on Less Than
- `nor` - NOR lÃ³gico

### Tipo I (Imediato)
- `lw` - Load Word
- `sw` - Store Word
- `beq` - Branch if Equal
- `addi` - Add Immediate

### Tipo J (Jump)
- `j` - Jump incondicional

## ğŸ“ Estrutura do RepositÃ³rio

```
Processador-Mips-Monociclo/
â”œâ”€â”€ modules/              # MÃ³dulos Verilog dos componentes
â”œâ”€â”€ main_mips.v          # Arquivo principal do processador
â”œâ”€â”€ mips_tb.v            # Testbench para simulaÃ§Ã£o
â”œâ”€â”€ Processador-Mips-Monociclo.qpf   # Arquivo de projeto Quartus
â”œâ”€â”€ Processador-Mips-Monociclo.qsf   # ConfiguraÃ§Ãµes Quartus
â”œâ”€â”€ .gitignore
â”œâ”€â”€ LICENSE
â””â”€â”€ README.md
```

## ğŸš€ Como Utilizar

### PrÃ©-requisitos

- **Quartus Prime** (Intel/Altera) - para sÃ­ntese e simulaÃ§Ã£o
- **ModelSim** ou **Quartus Simulator** - para simulaÃ§Ã£o funcional
- Conhecimento bÃ¡sico de Verilog e arquitetura MIPS

### SimulaÃ§Ã£o

1. Clone o repositÃ³rio:
```bash
git clone https://github.com/emanuelrodrigues2005/Processador-Mips-Monociclo.git
cd Processador-Mips-Monociclo
```

2. Abra o projeto no Quartus Prime:
   - Abra o arquivo `Processador-Mips-Monociclo.qpf`

3. Execute a simulaÃ§Ã£o:
   - Configure o testbench `mips_tb.v`
   - Execute a simulaÃ§Ã£o no ModelSim ou Quartus Simulator
   - Verifique as formas de onda para validar o funcionamento

### SÃ­ntese

1. No Quartus Prime, compile o projeto
2. Verifique os relatÃ³rios de sÃ­ntese para recursos utilizados
3. Programe o dispositivo FPGA (se disponÃ­vel)

## ğŸ” Testbench

O arquivo `mips_tb.v` contÃ©m casos de teste para validar o funcionamento do processador. Ele simula a execuÃ§Ã£o de instruÃ§Ãµes e verifica se os resultados estÃ£o corretos.

## ğŸ“ Conceitos Implementados

- **Caminho de Dados (Datapath)**: Rota por onde os dados fluem no processador
- **Unidade de Controle**: LÃ³gica que coordena as operaÃ§Ãµes
- **Pipeline de InstruÃ§Ã£o**: Busca, decodificaÃ§Ã£o e execuÃ§Ã£o em ciclo Ãºnico
- **Multiplexadores**: SeleÃ§Ã£o de entradas de dados
- **ExtensÃ£o de Sinal**: Para valores imediatos de 16 para 32 bits

## ğŸ‘¥ Contribuidores

- Emanuel Jose TenÃ³rio Rodrigues[emanuelrodrigues2005](https://github.com/emanuelrodrigues2005)
- Gustavo Henrique Evangelista de Souza [HenriqueNoHub](https://github.com/HenriqueNoHub)
- Joao Ricardo De Andrade Ferreira Barbosa [zauns](https://github.com/zauns)
- Heitor Carvalho Santana[Heitor-C-S](https://github.com/Heitor-C-S)

## ğŸ“ LicenÃ§a

Este projeto estÃ¡ sob a licenÃ§a MIT. Veja o arquivo [LICENSE](LICENSE) para mais detalhes.