<!DOCTYPE HTML>
<html lang="en" class="light sidebar-visible" dir="ltr">
    <head>
        <!-- Book generated using mdBook -->
        <meta charset="UTF-8">
        <title>Multi-gigabit transceivers - Project Combine</title>


        <!-- Custom HTML head -->

        <meta name="description" content="">
        <meta name="viewport" content="width=device-width, initial-scale=1">
        <meta name="theme-color" content="#ffffff">

        <link rel="icon" href="../favicon-de23e50b.svg">
        <link rel="shortcut icon" href="../favicon-8114d1fc.png">
        <link rel="stylesheet" href="../css/variables-8adf115d.css">
        <link rel="stylesheet" href="../css/general-2459343d.css">
        <link rel="stylesheet" href="../css/chrome-ae938929.css">

        <!-- Fonts -->
        <link rel="stylesheet" href="../fonts/fonts-9644e21d.css">

        <!-- Highlight.js Stylesheets -->
        <link rel="stylesheet" id="mdbook-highlight-css" href="../highlight-493f70e1.css">
        <link rel="stylesheet" id="mdbook-tomorrow-night-css" href="../tomorrow-night-4c0ae647.css">
        <link rel="stylesheet" id="mdbook-ayu-highlight-css" href="../ayu-highlight-3fdfc3ac.css">

        <!-- Custom theme stylesheets -->
        <link rel="stylesheet" href="../custom-5e178fcf.css">


        <!-- Provide site root and default themes to javascript -->
        <script>
            const path_to_root = "../";
            const default_light_theme = "light";
            const default_dark_theme = "navy";
        </script>
        <!-- Start loading toc.js asap -->
        <script src="../toc-7918e1c1.js"></script>
    </head>
    <body>
    <div id="mdbook-help-container">
        <div id="mdbook-help-popup">
            <h2 class="mdbook-help-title">Keyboard shortcuts</h2>
            <div>
                <p>Press <kbd>←</kbd> or <kbd>→</kbd> to navigate between chapters</p>
                <p>Press <kbd>?</kbd> to show this help</p>
                <p>Press <kbd>Esc</kbd> to hide this help</p>
            </div>
        </div>
    </div>
    <div id="mdbook-body-container">
        <!-- Work around some values being stored in localStorage wrapped in quotes -->
        <script>
            try {
                let theme = localStorage.getItem('mdbook-theme');
                let sidebar = localStorage.getItem('mdbook-sidebar');

                if (theme.startsWith('"') && theme.endsWith('"')) {
                    localStorage.setItem('mdbook-theme', theme.slice(1, theme.length - 1));
                }

                if (sidebar.startsWith('"') && sidebar.endsWith('"')) {
                    localStorage.setItem('mdbook-sidebar', sidebar.slice(1, sidebar.length - 1));
                }
            } catch (e) { }
        </script>

        <!-- Set the theme before any content is loaded, prevents flash -->
        <script>
            const default_theme = window.matchMedia("(prefers-color-scheme: dark)").matches ? default_dark_theme : default_light_theme;
            let theme;
            try { theme = localStorage.getItem('mdbook-theme'); } catch(e) { }
            if (theme === null || theme === undefined) { theme = default_theme; }
            const html = document.documentElement;
            html.classList.remove('light')
            html.classList.add(theme);
            html.classList.add("js");
        </script>

        <input type="checkbox" id="mdbook-sidebar-toggle-anchor" class="hidden">

        <!-- Hide / unhide sidebar before it is displayed -->
        <script>
            let sidebar = null;
            const sidebar_toggle = document.getElementById("mdbook-sidebar-toggle-anchor");
            if (document.body.clientWidth >= 1080) {
                try { sidebar = localStorage.getItem('mdbook-sidebar'); } catch(e) { }
                sidebar = sidebar || 'visible';
            } else {
                sidebar = 'hidden';
                sidebar_toggle.checked = false;
            }
            if (sidebar === 'visible') {
                sidebar_toggle.checked = true;
            } else {
                html.classList.remove('sidebar-visible');
            }
        </script>

        <nav id="mdbook-sidebar" class="sidebar" aria-label="Table of contents">
            <!-- populated by js -->
            <mdbook-sidebar-scrollbox class="sidebar-scrollbox"></mdbook-sidebar-scrollbox>
            <noscript>
                <iframe class="sidebar-iframe-outer" src="../toc.html"></iframe>
            </noscript>
            <div id="mdbook-sidebar-resize-handle" class="sidebar-resize-handle">
                <div class="sidebar-resize-indicator"></div>
            </div>
        </nav>

        <div id="mdbook-page-wrapper" class="page-wrapper">

            <div class="page">
                <div id="mdbook-menu-bar-hover-placeholder"></div>
                <div id="mdbook-menu-bar" class="menu-bar sticky">
                    <div class="left-buttons">
                        <label id="mdbook-sidebar-toggle" class="icon-button" for="mdbook-sidebar-toggle-anchor" title="Toggle Table of Contents" aria-label="Toggle Table of Contents" aria-controls="mdbook-sidebar">
                            <span class=fa-svg><svg xmlns="http://www.w3.org/2000/svg" viewBox="0 0 448 512"><!--! Font Awesome Free 6.2.0 by @fontawesome - https://fontawesome.com License - https://fontawesome.com/license/free (Icons: CC BY 4.0, Fonts: SIL OFL 1.1, Code: MIT License) Copyright 2022 Fonticons, Inc. --><path d="M0 96C0 78.3 14.3 64 32 64H416c17.7 0 32 14.3 32 32s-14.3 32-32 32H32C14.3 128 0 113.7 0 96zM0 256c0-17.7 14.3-32 32-32H416c17.7 0 32 14.3 32 32s-14.3 32-32 32H32c-17.7 0-32-14.3-32-32zM448 416c0 17.7-14.3 32-32 32H32c-17.7 0-32-14.3-32-32s14.3-32 32-32H416c17.7 0 32 14.3 32 32z"/></svg></span>
                        </label>
                        <button id="mdbook-theme-toggle" class="icon-button" type="button" title="Change theme" aria-label="Change theme" aria-haspopup="true" aria-expanded="false" aria-controls="mdbook-theme-list">
                            <span class=fa-svg><svg xmlns="http://www.w3.org/2000/svg" viewBox="0 0 576 512"><!--! Font Awesome Free 6.2.0 by @fontawesome - https://fontawesome.com License - https://fontawesome.com/license/free (Icons: CC BY 4.0, Fonts: SIL OFL 1.1, Code: MIT License) Copyright 2022 Fonticons, Inc. --><path d="M371.3 367.1c27.3-3.9 51.9-19.4 67.2-42.9L600.2 74.1c12.6-19.5 9.4-45.3-7.6-61.2S549.7-4.4 531.1 9.6L294.4 187.2c-24 18-38.2 46.1-38.4 76.1L371.3 367.1zm-19.6 25.4l-116-104.4C175.9 290.3 128 339.6 128 400c0 3.9 .2 7.8 .6 11.6c1.8 17.5-10.2 36.4-27.8 36.4H96c-17.7 0-32 14.3-32 32s14.3 32 32 32H240c61.9 0 112-50.1 112-112c0-2.5-.1-5-.2-7.5z"/></svg></span>
                        </button>
                        <ul id="mdbook-theme-list" class="theme-popup" aria-label="Themes" role="menu">
                            <li role="none"><button role="menuitem" class="theme" id="mdbook-theme-default_theme">Auto</button></li>
                            <li role="none"><button role="menuitem" class="theme" id="mdbook-theme-light">Light</button></li>
                            <li role="none"><button role="menuitem" class="theme" id="mdbook-theme-rust">Rust</button></li>
                            <li role="none"><button role="menuitem" class="theme" id="mdbook-theme-coal">Coal</button></li>
                            <li role="none"><button role="menuitem" class="theme" id="mdbook-theme-navy">Navy</button></li>
                            <li role="none"><button role="menuitem" class="theme" id="mdbook-theme-ayu">Ayu</button></li>
                        </ul>
                    </div>

                    <h1 class="menu-title">Project Combine</h1>

                    <div class="right-buttons">

                    </div>
                </div>


                <!-- Apply ARIA attributes after the sidebar and the sidebar toggle button are added to the DOM -->
                <script>
                    document.getElementById('mdbook-sidebar-toggle').setAttribute('aria-expanded', sidebar === 'visible');
                    document.getElementById('mdbook-sidebar').setAttribute('aria-hidden', sidebar !== 'visible');
                    Array.from(document.querySelectorAll('#mdbook-sidebar a')).forEach(function(link) {
                        link.setAttribute('tabIndex', sidebar === 'visible' ? 0 : -1);
                    });
                </script>

                <div id="mdbook-content" class="content">
                    <main>
                        <h1 id="multi-gigabit-transceivers"><a class="header" href="#multi-gigabit-transceivers">Multi-gigabit transceivers</a></h1>
<p>TODO: document</p>
<h2 id="tile-mgt"><a class="header" href="#tile-mgt">Tile MGT</a></h2>
<p>Cells: 32</p>
<h3 id="switchbox-spec_int"><a class="header" href="#switchbox-spec_int">Switchbox SPEC_INT</a></h3>
<div class="table-wrapper">
<table>
<caption>virtex4 MGT switchbox SPEC_INT muxes MGT_CLK_OUT[0]</caption>
<thead>
<tr><th colspan="3">Bits</th><th colspan="2">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex4-MGT-SPEC_INT-mux-CELL[8].MGT_CLK_OUT[0]-2"><a href="#virtex4-MGT-bit-MAIN[14][19][6]">MAIN[14][19][6]</a></td><td id="virtex4-MGT-SPEC_INT-mux-CELL[8].MGT_CLK_OUT[0]-1"><a href="#virtex4-MGT-bit-MAIN[14][19][5]">MAIN[14][19][5]</a></td><td id="virtex4-MGT-SPEC_INT-mux-CELL[8].MGT_CLK_OUT[0]-0"><a href="#virtex4-MGT-bit-MAIN[14][19][4]">MAIN[14][19][4]</a></td><td>CELL[8].MGT_CLK_OUT[0]</td><td>-</td></tr>

<tr><td id="virtex4-MGT-SPEC_INT-mux-CELL[24].MGT_CLK_OUT[0]-2"><a href="#virtex4-MGT-bit-MAIN[14][19][46]">MAIN[14][19][46]</a></td><td id="virtex4-MGT-SPEC_INT-mux-CELL[24].MGT_CLK_OUT[0]-1"><a href="#virtex4-MGT-bit-MAIN[14][19][45]">MAIN[14][19][45]</a></td><td id="virtex4-MGT-SPEC_INT-mux-CELL[24].MGT_CLK_OUT[0]-0"><a href="#virtex4-MGT-bit-MAIN[14][19][44]">MAIN[14][19][44]</a></td><td>-</td><td>CELL[24].MGT_CLK_OUT[0]</td></tr>

<tr><th colspan="3"></th><th colspan="2">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>off</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>CELL[8].MGT_CLK_OUT_FWDCLK[0]</td><td>CELL[24].MGT_CLK_OUT_FWDCLK[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>CELL[8].MGT_CLK_OUT_FWDCLK[1]</td><td>CELL[24].MGT_CLK_OUT_FWDCLK[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>CELL[8].MGT_CLK_OUT_SYNCLK</td><td>CELL[24].MGT_CLK_OUT_SYNCLK</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex4 MGT switchbox SPEC_INT muxes MGT_CLK_OUT[1]</caption>
<thead>
<tr><th colspan="3">Bits</th><th colspan="2">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex4-MGT-SPEC_INT-mux-CELL[8].MGT_CLK_OUT[1]-2"><a href="#virtex4-MGT-bit-MAIN[14][19][3]">MAIN[14][19][3]</a></td><td id="virtex4-MGT-SPEC_INT-mux-CELL[8].MGT_CLK_OUT[1]-1"><a href="#virtex4-MGT-bit-MAIN[14][19][2]">MAIN[14][19][2]</a></td><td id="virtex4-MGT-SPEC_INT-mux-CELL[8].MGT_CLK_OUT[1]-0"><a href="#virtex4-MGT-bit-MAIN[14][19][1]">MAIN[14][19][1]</a></td><td>CELL[8].MGT_CLK_OUT[1]</td><td>-</td></tr>

<tr><td id="virtex4-MGT-SPEC_INT-mux-CELL[24].MGT_CLK_OUT[1]-2"><a href="#virtex4-MGT-bit-MAIN[14][19][43]">MAIN[14][19][43]</a></td><td id="virtex4-MGT-SPEC_INT-mux-CELL[24].MGT_CLK_OUT[1]-1"><a href="#virtex4-MGT-bit-MAIN[14][19][42]">MAIN[14][19][42]</a></td><td id="virtex4-MGT-SPEC_INT-mux-CELL[24].MGT_CLK_OUT[1]-0"><a href="#virtex4-MGT-bit-MAIN[14][19][41]">MAIN[14][19][41]</a></td><td>-</td><td>CELL[24].MGT_CLK_OUT[1]</td></tr>

<tr><th colspan="3"></th><th colspan="2">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>off</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>CELL[8].MGT_CLK_OUT_FWDCLK[0]</td><td>CELL[24].MGT_CLK_OUT_FWDCLK[0]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>CELL[8].MGT_CLK_OUT_FWDCLK[1]</td><td>CELL[24].MGT_CLK_OUT_FWDCLK[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>CELL[8].MGT_CLK_OUT_SYNCLK</td><td>CELL[24].MGT_CLK_OUT_SYNCLK</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex4 MGT switchbox SPEC_INT muxes MGT_CLK_OUT_SYNCLK</caption>
<thead>
<tr><th colspan="2">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex4-MGT-SPEC_INT-mux-CELL[8].MGT_CLK_OUT_SYNCLK-1"><a href="#virtex4-MGT-bit-MAIN[10][19][75]">MAIN[10][19][75]</a></td><td id="virtex4-MGT-SPEC_INT-mux-CELL[8].MGT_CLK_OUT_SYNCLK-0"><a href="#virtex4-MGT-bit-MAIN[10][19][14]">MAIN[10][19][14]</a></td><td>CELL[8].MGT_CLK_OUT_SYNCLK</td></tr>

<tr><td id="virtex4-MGT-SPEC_INT-mux-CELL[24].MGT_CLK_OUT_SYNCLK-1"><a href="#virtex4-MGT-bit-MAIN[10][19][76]">MAIN[10][19][76]</a></td><td id="virtex4-MGT-SPEC_INT-mux-CELL[24].MGT_CLK_OUT_SYNCLK-0"><a href="#virtex4-MGT-bit-MAIN[10][19][15]">MAIN[10][19][15]</a></td><td>CELL[24].MGT_CLK_OUT_SYNCLK</td></tr>

<tr><th colspan="2"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>CELL[16].OUT_MGT_SYNCLK[0]</td></tr>

<tr><td>0</td><td>1</td><td>off</td></tr>

<tr><td>1</td><td>0</td><td>CELL[16].OUT_MGT_SYNCLK[1]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex4 MGT switchbox SPEC_INT muxes MGT_CLK_OUT_FWDCLK[0]</caption>
<thead>
<tr><th colspan="2">Bits</th><th colspan="2">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex4-MGT-SPEC_INT-mux-CELL[8].MGT_CLK_OUT_FWDCLK[0]-1"><a href="#virtex4-MGT-bit-MAIN[18][19][22]">MAIN[18][19][22]</a></td><td id="virtex4-MGT-SPEC_INT-mux-CELL[8].MGT_CLK_OUT_FWDCLK[0]-0"><a href="#virtex4-MGT-bit-MAIN[18][19][21]">MAIN[18][19][21]</a></td><td>CELL[8].MGT_CLK_OUT_FWDCLK[0]</td><td>-</td></tr>

<tr><td id="virtex4-MGT-SPEC_INT-mux-CELL[24].MGT_CLK_OUT_FWDCLK[0]-1"><a href="#virtex4-MGT-bit-MAIN[18][19][26]">MAIN[18][19][26]</a></td><td id="virtex4-MGT-SPEC_INT-mux-CELL[24].MGT_CLK_OUT_FWDCLK[0]-0"><a href="#virtex4-MGT-bit-MAIN[18][19][25]">MAIN[18][19][25]</a></td><td>-</td><td>CELL[24].MGT_CLK_OUT_FWDCLK[0]</td></tr>

<tr><th colspan="2"></th><th colspan="2">Source</th></tr>

<tr><td>0</td><td>0</td><td>CELL[16].MGT_FWDCLK_S[3]</td><td>CELL[16].MGT_FWDCLK_N[3]</td></tr>

<tr><td>0</td><td>1</td><td>CELL[16].MGT_FWDCLK_S[2]</td><td>CELL[16].MGT_FWDCLK_N[2]</td></tr>

<tr><td>1</td><td>0</td><td>CELL[16].MGT_FWDCLK_S[1]</td><td>CELL[16].MGT_FWDCLK_N[1]</td></tr>

<tr><td>1</td><td>1</td><td>CELL[16].MGT_FWDCLK_S[0]</td><td>CELL[16].MGT_FWDCLK_N[0]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex4 MGT switchbox SPEC_INT muxes MGT_CLK_OUT_FWDCLK[1]</caption>
<thead>
<tr><th colspan="2">Bits</th><th colspan="2">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex4-MGT-SPEC_INT-mux-CELL[8].MGT_CLK_OUT_FWDCLK[1]-1"><a href="#virtex4-MGT-bit-MAIN[18][19][24]">MAIN[18][19][24]</a></td><td id="virtex4-MGT-SPEC_INT-mux-CELL[8].MGT_CLK_OUT_FWDCLK[1]-0"><a href="#virtex4-MGT-bit-MAIN[18][19][23]">MAIN[18][19][23]</a></td><td>CELL[8].MGT_CLK_OUT_FWDCLK[1]</td><td>-</td></tr>

<tr><td id="virtex4-MGT-SPEC_INT-mux-CELL[24].MGT_CLK_OUT_FWDCLK[1]-1"><a href="#virtex4-MGT-bit-MAIN[18][19][28]">MAIN[18][19][28]</a></td><td id="virtex4-MGT-SPEC_INT-mux-CELL[24].MGT_CLK_OUT_FWDCLK[1]-0"><a href="#virtex4-MGT-bit-MAIN[18][19][27]">MAIN[18][19][27]</a></td><td>-</td><td>CELL[24].MGT_CLK_OUT_FWDCLK[1]</td></tr>

<tr><th colspan="2"></th><th colspan="2">Source</th></tr>

<tr><td>0</td><td>0</td><td>CELL[16].MGT_FWDCLK_S[3]</td><td>CELL[16].MGT_FWDCLK_N[3]</td></tr>

<tr><td>0</td><td>1</td><td>CELL[16].MGT_FWDCLK_S[2]</td><td>CELL[16].MGT_FWDCLK_N[2]</td></tr>

<tr><td>1</td><td>0</td><td>CELL[16].MGT_FWDCLK_S[1]</td><td>CELL[16].MGT_FWDCLK_N[1]</td></tr>

<tr><td>1</td><td>1</td><td>CELL[16].MGT_FWDCLK_S[0]</td><td>CELL[16].MGT_FWDCLK_N[0]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex4 MGT switchbox SPEC_INT muxes MGT_FWDCLK_S[0]</caption>
<thead>
<tr><th colspan="3">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex4-MGT-SPEC_INT-mux-CELL[16].MGT_FWDCLK_S[0]-2"><a href="#virtex4-MGT-bit-MAIN[18][19][44]">MAIN[18][19][44]</a></td><td id="virtex4-MGT-SPEC_INT-mux-CELL[16].MGT_FWDCLK_S[0]-1"><a href="#virtex4-MGT-bit-MAIN[18][19][43]">MAIN[18][19][43]</a></td><td id="virtex4-MGT-SPEC_INT-mux-CELL[16].MGT_FWDCLK_S[0]-0"><a href="#virtex4-MGT-bit-MAIN[18][19][42]">MAIN[18][19][42]</a></td><td>CELL[16].MGT_FWDCLK_S[0]</td></tr>

<tr><th colspan="3"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>CELL[16].MGT_FWDCLK_N[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>CELL[16].OUT_MGT_RXPCSHCLKOUT[1]</td></tr>

<tr><td>1</td><td>0</td><td>1</td><td>CELL[16].OUT_MGT_TXPCSHCLKOUT[1]</td></tr>

<tr><td>1</td><td>1</td><td>0</td><td>CELL[16].OUT_MGT_RXPCSHCLKOUT[0]</td></tr>

<tr><td>1</td><td>1</td><td>1</td><td>CELL[16].OUT_MGT_TXPCSHCLKOUT[0]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex4 MGT switchbox SPEC_INT muxes MGT_FWDCLK_S[1]</caption>
<thead>
<tr><th colspan="3">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex4-MGT-SPEC_INT-mux-CELL[16].MGT_FWDCLK_S[1]-2"><a href="#virtex4-MGT-bit-MAIN[18][19][41]">MAIN[18][19][41]</a></td><td id="virtex4-MGT-SPEC_INT-mux-CELL[16].MGT_FWDCLK_S[1]-1"><a href="#virtex4-MGT-bit-MAIN[18][19][36]">MAIN[18][19][36]</a></td><td id="virtex4-MGT-SPEC_INT-mux-CELL[16].MGT_FWDCLK_S[1]-0"><a href="#virtex4-MGT-bit-MAIN[18][19][35]">MAIN[18][19][35]</a></td><td>CELL[16].MGT_FWDCLK_S[1]</td></tr>

<tr><th colspan="3"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>CELL[16].MGT_FWDCLK_N[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>CELL[16].OUT_MGT_RXPCSHCLKOUT[1]</td></tr>

<tr><td>1</td><td>0</td><td>1</td><td>CELL[16].OUT_MGT_TXPCSHCLKOUT[1]</td></tr>

<tr><td>1</td><td>1</td><td>0</td><td>CELL[16].OUT_MGT_RXPCSHCLKOUT[0]</td></tr>

<tr><td>1</td><td>1</td><td>1</td><td>CELL[16].OUT_MGT_TXPCSHCLKOUT[0]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex4 MGT switchbox SPEC_INT muxes MGT_FWDCLK_S[2]</caption>
<thead>
<tr><th colspan="3">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex4-MGT-SPEC_INT-mux-CELL[16].MGT_FWDCLK_S[2]-2"><a href="#virtex4-MGT-bit-MAIN[18][19][34]">MAIN[18][19][34]</a></td><td id="virtex4-MGT-SPEC_INT-mux-CELL[16].MGT_FWDCLK_S[2]-1"><a href="#virtex4-MGT-bit-MAIN[18][19][33]">MAIN[18][19][33]</a></td><td id="virtex4-MGT-SPEC_INT-mux-CELL[16].MGT_FWDCLK_S[2]-0"><a href="#virtex4-MGT-bit-MAIN[18][19][32]">MAIN[18][19][32]</a></td><td>CELL[16].MGT_FWDCLK_S[2]</td></tr>

<tr><th colspan="3"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>CELL[16].MGT_FWDCLK_N[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>CELL[16].OUT_MGT_RXPCSHCLKOUT[1]</td></tr>

<tr><td>1</td><td>0</td><td>1</td><td>CELL[16].OUT_MGT_TXPCSHCLKOUT[1]</td></tr>

<tr><td>1</td><td>1</td><td>0</td><td>CELL[16].OUT_MGT_RXPCSHCLKOUT[0]</td></tr>

<tr><td>1</td><td>1</td><td>1</td><td>CELL[16].OUT_MGT_TXPCSHCLKOUT[0]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex4 MGT switchbox SPEC_INT muxes MGT_FWDCLK_S[3]</caption>
<thead>
<tr><th colspan="3">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex4-MGT-SPEC_INT-mux-CELL[16].MGT_FWDCLK_S[3]-2"><a href="#virtex4-MGT-bit-MAIN[18][19][31]">MAIN[18][19][31]</a></td><td id="virtex4-MGT-SPEC_INT-mux-CELL[16].MGT_FWDCLK_S[3]-1"><a href="#virtex4-MGT-bit-MAIN[18][19][30]">MAIN[18][19][30]</a></td><td id="virtex4-MGT-SPEC_INT-mux-CELL[16].MGT_FWDCLK_S[3]-0"><a href="#virtex4-MGT-bit-MAIN[18][19][29]">MAIN[18][19][29]</a></td><td>CELL[16].MGT_FWDCLK_S[3]</td></tr>

<tr><th colspan="3"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>CELL[16].MGT_FWDCLK_N[3]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>CELL[16].OUT_MGT_RXPCSHCLKOUT[1]</td></tr>

<tr><td>1</td><td>0</td><td>1</td><td>CELL[16].OUT_MGT_TXPCSHCLKOUT[1]</td></tr>

<tr><td>1</td><td>1</td><td>0</td><td>CELL[16].OUT_MGT_RXPCSHCLKOUT[0]</td></tr>

<tr><td>1</td><td>1</td><td>1</td><td>CELL[16].OUT_MGT_TXPCSHCLKOUT[0]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex4 MGT switchbox SPEC_INT muxes MGT_FWDCLK_N[0]</caption>
<thead>
<tr><th colspan="3">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex4-MGT-SPEC_INT-mux-CELL[16].MGT_FWDCLK_N[0]-2"><a href="#virtex4-MGT-bit-MAIN[18][19][56]">MAIN[18][19][56]</a></td><td id="virtex4-MGT-SPEC_INT-mux-CELL[16].MGT_FWDCLK_N[0]-1"><a href="#virtex4-MGT-bit-MAIN[18][19][55]">MAIN[18][19][55]</a></td><td id="virtex4-MGT-SPEC_INT-mux-CELL[16].MGT_FWDCLK_N[0]-0"><a href="#virtex4-MGT-bit-MAIN[18][19][54]">MAIN[18][19][54]</a></td><td>CELL[16].MGT_FWDCLK_N[0]</td></tr>

<tr><th colspan="3"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>CELL[16].MGT_FWDCLK_S[0]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>CELL[16].OUT_MGT_RXPCSHCLKOUT[1]</td></tr>

<tr><td>1</td><td>0</td><td>1</td><td>CELL[16].OUT_MGT_TXPCSHCLKOUT[1]</td></tr>

<tr><td>1</td><td>1</td><td>0</td><td>CELL[16].OUT_MGT_RXPCSHCLKOUT[0]</td></tr>

<tr><td>1</td><td>1</td><td>1</td><td>CELL[16].OUT_MGT_TXPCSHCLKOUT[0]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex4 MGT switchbox SPEC_INT muxes MGT_FWDCLK_N[1]</caption>
<thead>
<tr><th colspan="3">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex4-MGT-SPEC_INT-mux-CELL[16].MGT_FWDCLK_N[1]-2"><a href="#virtex4-MGT-bit-MAIN[18][19][53]">MAIN[18][19][53]</a></td><td id="virtex4-MGT-SPEC_INT-mux-CELL[16].MGT_FWDCLK_N[1]-1"><a href="#virtex4-MGT-bit-MAIN[18][19][52]">MAIN[18][19][52]</a></td><td id="virtex4-MGT-SPEC_INT-mux-CELL[16].MGT_FWDCLK_N[1]-0"><a href="#virtex4-MGT-bit-MAIN[18][19][51]">MAIN[18][19][51]</a></td><td>CELL[16].MGT_FWDCLK_N[1]</td></tr>

<tr><th colspan="3"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>CELL[16].MGT_FWDCLK_S[1]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>CELL[16].OUT_MGT_RXPCSHCLKOUT[1]</td></tr>

<tr><td>1</td><td>0</td><td>1</td><td>CELL[16].OUT_MGT_TXPCSHCLKOUT[1]</td></tr>

<tr><td>1</td><td>1</td><td>0</td><td>CELL[16].OUT_MGT_RXPCSHCLKOUT[0]</td></tr>

<tr><td>1</td><td>1</td><td>1</td><td>CELL[16].OUT_MGT_TXPCSHCLKOUT[0]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex4 MGT switchbox SPEC_INT muxes MGT_FWDCLK_N[2]</caption>
<thead>
<tr><th colspan="3">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex4-MGT-SPEC_INT-mux-CELL[16].MGT_FWDCLK_N[2]-2"><a href="#virtex4-MGT-bit-MAIN[18][19][50]">MAIN[18][19][50]</a></td><td id="virtex4-MGT-SPEC_INT-mux-CELL[16].MGT_FWDCLK_N[2]-1"><a href="#virtex4-MGT-bit-MAIN[18][19][49]">MAIN[18][19][49]</a></td><td id="virtex4-MGT-SPEC_INT-mux-CELL[16].MGT_FWDCLK_N[2]-0"><a href="#virtex4-MGT-bit-MAIN[18][19][48]">MAIN[18][19][48]</a></td><td>CELL[16].MGT_FWDCLK_N[2]</td></tr>

<tr><th colspan="3"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>CELL[16].MGT_FWDCLK_S[2]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>CELL[16].OUT_MGT_RXPCSHCLKOUT[1]</td></tr>

<tr><td>1</td><td>0</td><td>1</td><td>CELL[16].OUT_MGT_TXPCSHCLKOUT[1]</td></tr>

<tr><td>1</td><td>1</td><td>0</td><td>CELL[16].OUT_MGT_RXPCSHCLKOUT[0]</td></tr>

<tr><td>1</td><td>1</td><td>1</td><td>CELL[16].OUT_MGT_TXPCSHCLKOUT[0]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex4 MGT switchbox SPEC_INT muxes MGT_FWDCLK_N[3]</caption>
<thead>
<tr><th colspan="3">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex4-MGT-SPEC_INT-mux-CELL[16].MGT_FWDCLK_N[3]-2"><a href="#virtex4-MGT-bit-MAIN[18][19][47]">MAIN[18][19][47]</a></td><td id="virtex4-MGT-SPEC_INT-mux-CELL[16].MGT_FWDCLK_N[3]-1"><a href="#virtex4-MGT-bit-MAIN[18][19][46]">MAIN[18][19][46]</a></td><td id="virtex4-MGT-SPEC_INT-mux-CELL[16].MGT_FWDCLK_N[3]-0"><a href="#virtex4-MGT-bit-MAIN[18][19][45]">MAIN[18][19][45]</a></td><td>CELL[16].MGT_FWDCLK_N[3]</td></tr>

<tr><th colspan="3"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>CELL[16].MGT_FWDCLK_S[3]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>CELL[16].OUT_MGT_RXPCSHCLKOUT[1]</td></tr>

<tr><td>1</td><td>0</td><td>1</td><td>CELL[16].OUT_MGT_TXPCSHCLKOUT[1]</td></tr>

<tr><td>1</td><td>1</td><td>0</td><td>CELL[16].OUT_MGT_RXPCSHCLKOUT[0]</td></tr>

<tr><td>1</td><td>1</td><td>1</td><td>CELL[16].OUT_MGT_TXPCSHCLKOUT[0]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex4 MGT switchbox SPEC_INT muxes IMUX_MGT_GREFCLK</caption>
<thead>
<tr><th colspan="2">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex4-MGT-SPEC_INT-mux-CELL[16].IMUX_MGT_GREFCLK-1"><a href="#virtex4-MGT-bit-MAIN[18][19][4]">MAIN[18][19][4]</a></td><td id="virtex4-MGT-SPEC_INT-mux-CELL[16].IMUX_MGT_GREFCLK-0"><a href="#virtex4-MGT-bit-MAIN[18][19][8]">MAIN[18][19][8]</a></td><td>CELL[16].IMUX_MGT_GREFCLK</td></tr>

<tr><th colspan="2"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>1</td><td>CELL[16].IMUX_MGT_GREFCLK_PRE[0]</td></tr>

<tr><td>1</td><td>0</td><td>CELL[16].IMUX_MGT_GREFCLK_PRE[1]</td></tr>

<tr><td>1</td><td>1</td><td>off</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex4 MGT switchbox SPEC_INT muxes IMUX_MGT_REFCLK</caption>
<thead>
<tr><th colspan="2">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex4-MGT-SPEC_INT-mux-CELL[16].IMUX_MGT_REFCLK-1"><a href="#virtex4-MGT-bit-MAIN[18][19][3]">MAIN[18][19][3]</a></td><td id="virtex4-MGT-SPEC_INT-mux-CELL[16].IMUX_MGT_REFCLK-0"><a href="#virtex4-MGT-bit-MAIN[18][19][7]">MAIN[18][19][7]</a></td><td>CELL[16].IMUX_MGT_REFCLK</td></tr>

<tr><th colspan="2"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>1</td><td>CELL[16].IMUX_MGT_REFCLK_PRE[0]</td></tr>

<tr><td>1</td><td>0</td><td>CELL[16].IMUX_MGT_REFCLK_PRE[1]</td></tr>

<tr><td>1</td><td>1</td><td>off</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex4 MGT switchbox SPEC_INT muxes IMUX_MGT_GREFCLK_PRE[0]</caption>
<thead>
<tr><th colspan="8">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex4-MGT-SPEC_INT-mux-CELL[16].IMUX_MGT_GREFCLK_PRE[0]-7"><a href="#virtex4-MGT-bit-MAIN[14][19][26]">MAIN[14][19][26]</a></td><td id="virtex4-MGT-SPEC_INT-mux-CELL[16].IMUX_MGT_GREFCLK_PRE[0]-6"><a href="#virtex4-MGT-bit-MAIN[14][19][25]">MAIN[14][19][25]</a></td><td id="virtex4-MGT-SPEC_INT-mux-CELL[16].IMUX_MGT_GREFCLK_PRE[0]-5"><a href="#virtex4-MGT-bit-MAIN[14][19][24]">MAIN[14][19][24]</a></td><td id="virtex4-MGT-SPEC_INT-mux-CELL[16].IMUX_MGT_GREFCLK_PRE[0]-4"><a href="#virtex4-MGT-bit-MAIN[14][19][23]">MAIN[14][19][23]</a></td><td id="virtex4-MGT-SPEC_INT-mux-CELL[16].IMUX_MGT_GREFCLK_PRE[0]-3"><a href="#virtex4-MGT-bit-MAIN[14][19][22]">MAIN[14][19][22]</a></td><td id="virtex4-MGT-SPEC_INT-mux-CELL[16].IMUX_MGT_GREFCLK_PRE[0]-2"><a href="#virtex4-MGT-bit-MAIN[14][19][21]">MAIN[14][19][21]</a></td><td id="virtex4-MGT-SPEC_INT-mux-CELL[16].IMUX_MGT_GREFCLK_PRE[0]-1"><a href="#virtex4-MGT-bit-MAIN[14][19][16]">MAIN[14][19][16]</a></td><td id="virtex4-MGT-SPEC_INT-mux-CELL[16].IMUX_MGT_GREFCLK_PRE[0]-0"><a href="#virtex4-MGT-bit-MAIN[14][19][15]">MAIN[14][19][15]</a></td><td>CELL[16].IMUX_MGT_GREFCLK_PRE[0]</td></tr>

<tr><th colspan="8"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>CELL[8].HCLK_MGT[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>CELL[8].HCLK_MGT[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>CELL[8].HCLK_MGT[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>CELL[8].HCLK_MGT[3]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>CELL[8].HCLK_MGT[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>CELL[8].HCLK_MGT[5]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>CELL[8].HCLK_MGT[6]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>CELL[8].HCLK_MGT[7]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex4 MGT switchbox SPEC_INT muxes IMUX_MGT_GREFCLK_PRE[1]</caption>
<thead>
<tr><th colspan="8">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex4-MGT-SPEC_INT-mux-CELL[16].IMUX_MGT_GREFCLK_PRE[1]-7"><a href="#virtex4-MGT-bit-MAIN[14][19][66]">MAIN[14][19][66]</a></td><td id="virtex4-MGT-SPEC_INT-mux-CELL[16].IMUX_MGT_GREFCLK_PRE[1]-6"><a href="#virtex4-MGT-bit-MAIN[14][19][65]">MAIN[14][19][65]</a></td><td id="virtex4-MGT-SPEC_INT-mux-CELL[16].IMUX_MGT_GREFCLK_PRE[1]-5"><a href="#virtex4-MGT-bit-MAIN[14][19][64]">MAIN[14][19][64]</a></td><td id="virtex4-MGT-SPEC_INT-mux-CELL[16].IMUX_MGT_GREFCLK_PRE[1]-4"><a href="#virtex4-MGT-bit-MAIN[14][19][63]">MAIN[14][19][63]</a></td><td id="virtex4-MGT-SPEC_INT-mux-CELL[16].IMUX_MGT_GREFCLK_PRE[1]-3"><a href="#virtex4-MGT-bit-MAIN[14][19][62]">MAIN[14][19][62]</a></td><td id="virtex4-MGT-SPEC_INT-mux-CELL[16].IMUX_MGT_GREFCLK_PRE[1]-2"><a href="#virtex4-MGT-bit-MAIN[14][19][61]">MAIN[14][19][61]</a></td><td id="virtex4-MGT-SPEC_INT-mux-CELL[16].IMUX_MGT_GREFCLK_PRE[1]-1"><a href="#virtex4-MGT-bit-MAIN[14][19][56]">MAIN[14][19][56]</a></td><td id="virtex4-MGT-SPEC_INT-mux-CELL[16].IMUX_MGT_GREFCLK_PRE[1]-0"><a href="#virtex4-MGT-bit-MAIN[14][19][55]">MAIN[14][19][55]</a></td><td>CELL[16].IMUX_MGT_GREFCLK_PRE[1]</td></tr>

<tr><th colspan="8"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>CELL[24].HCLK_MGT[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>CELL[24].HCLK_MGT[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>CELL[24].HCLK_MGT[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>CELL[24].HCLK_MGT[3]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>CELL[24].HCLK_MGT[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>CELL[24].HCLK_MGT[5]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>CELL[24].HCLK_MGT[6]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>CELL[24].HCLK_MGT[7]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex4 MGT switchbox SPEC_INT muxes IMUX_MGT_REFCLK_PRE[0]</caption>
<thead>
<tr><th colspan="8">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex4-MGT-SPEC_INT-mux-CELL[16].IMUX_MGT_REFCLK_PRE[0]-7"><a href="#virtex4-MGT-bit-MAIN[14][19][14]">MAIN[14][19][14]</a></td><td id="virtex4-MGT-SPEC_INT-mux-CELL[16].IMUX_MGT_REFCLK_PRE[0]-6"><a href="#virtex4-MGT-bit-MAIN[14][19][13]">MAIN[14][19][13]</a></td><td id="virtex4-MGT-SPEC_INT-mux-CELL[16].IMUX_MGT_REFCLK_PRE[0]-5"><a href="#virtex4-MGT-bit-MAIN[14][19][12]">MAIN[14][19][12]</a></td><td id="virtex4-MGT-SPEC_INT-mux-CELL[16].IMUX_MGT_REFCLK_PRE[0]-4"><a href="#virtex4-MGT-bit-MAIN[14][19][11]">MAIN[14][19][11]</a></td><td id="virtex4-MGT-SPEC_INT-mux-CELL[16].IMUX_MGT_REFCLK_PRE[0]-3"><a href="#virtex4-MGT-bit-MAIN[14][19][10]">MAIN[14][19][10]</a></td><td id="virtex4-MGT-SPEC_INT-mux-CELL[16].IMUX_MGT_REFCLK_PRE[0]-2"><a href="#virtex4-MGT-bit-MAIN[14][19][9]">MAIN[14][19][9]</a></td><td id="virtex4-MGT-SPEC_INT-mux-CELL[16].IMUX_MGT_REFCLK_PRE[0]-1"><a href="#virtex4-MGT-bit-MAIN[14][19][8]">MAIN[14][19][8]</a></td><td id="virtex4-MGT-SPEC_INT-mux-CELL[16].IMUX_MGT_REFCLK_PRE[0]-0"><a href="#virtex4-MGT-bit-MAIN[14][19][7]">MAIN[14][19][7]</a></td><td>CELL[16].IMUX_MGT_REFCLK_PRE[0]</td></tr>

<tr><th colspan="8"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>CELL[8].HCLK_MGT[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>CELL[8].HCLK_MGT[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>CELL[8].HCLK_MGT[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>CELL[8].HCLK_MGT[3]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>CELL[8].HCLK_MGT[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>CELL[8].HCLK_MGT[5]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>CELL[8].HCLK_MGT[6]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>CELL[8].HCLK_MGT[7]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex4 MGT switchbox SPEC_INT muxes IMUX_MGT_REFCLK_PRE[1]</caption>
<thead>
<tr><th colspan="8">Bits</th><th colspan="1">Destination</th></tr>

</thead>

<tbody>
<tr><td id="virtex4-MGT-SPEC_INT-mux-CELL[16].IMUX_MGT_REFCLK_PRE[1]-7"><a href="#virtex4-MGT-bit-MAIN[14][19][54]">MAIN[14][19][54]</a></td><td id="virtex4-MGT-SPEC_INT-mux-CELL[16].IMUX_MGT_REFCLK_PRE[1]-6"><a href="#virtex4-MGT-bit-MAIN[14][19][53]">MAIN[14][19][53]</a></td><td id="virtex4-MGT-SPEC_INT-mux-CELL[16].IMUX_MGT_REFCLK_PRE[1]-5"><a href="#virtex4-MGT-bit-MAIN[14][19][52]">MAIN[14][19][52]</a></td><td id="virtex4-MGT-SPEC_INT-mux-CELL[16].IMUX_MGT_REFCLK_PRE[1]-4"><a href="#virtex4-MGT-bit-MAIN[14][19][51]">MAIN[14][19][51]</a></td><td id="virtex4-MGT-SPEC_INT-mux-CELL[16].IMUX_MGT_REFCLK_PRE[1]-3"><a href="#virtex4-MGT-bit-MAIN[14][19][50]">MAIN[14][19][50]</a></td><td id="virtex4-MGT-SPEC_INT-mux-CELL[16].IMUX_MGT_REFCLK_PRE[1]-2"><a href="#virtex4-MGT-bit-MAIN[14][19][49]">MAIN[14][19][49]</a></td><td id="virtex4-MGT-SPEC_INT-mux-CELL[16].IMUX_MGT_REFCLK_PRE[1]-1"><a href="#virtex4-MGT-bit-MAIN[14][19][48]">MAIN[14][19][48]</a></td><td id="virtex4-MGT-SPEC_INT-mux-CELL[16].IMUX_MGT_REFCLK_PRE[1]-0"><a href="#virtex4-MGT-bit-MAIN[14][19][47]">MAIN[14][19][47]</a></td><td>CELL[16].IMUX_MGT_REFCLK_PRE[1]</td></tr>

<tr><th colspan="8"></th><th colspan="1">Source</th></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>off</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>CELL[24].HCLK_MGT[0]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>CELL[24].HCLK_MGT[1]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>CELL[24].HCLK_MGT[2]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>CELL[24].HCLK_MGT[3]</td></tr>

<tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>CELL[24].HCLK_MGT[4]</td></tr>

<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>CELL[24].HCLK_MGT[5]</td></tr>

<tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>CELL[24].HCLK_MGT[6]</td></tr>

<tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>CELL[24].HCLK_MGT[7]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex4 MGT wire support CELL[8].MGT_CLK_OUT_FWDCLK[0], CELL[8].MGT_CLK_OUT_FWDCLK[1], CELL[24].MGT_CLK_OUT_FWDCLK[0], CELL[24].MGT_CLK_OUT_FWDCLK[1]</caption>
<thead>
<tr><th>Bit</th></tr>

</thead>

<tbody>
<tr><td id="virtex4-MGT-SPEC_INT-support-CELL[8].MGT_CLK_OUT_FWDCLK[0]-CELL[8].MGT_CLK_OUT_FWDCLK[1]-CELL[24].MGT_CLK_OUT_FWDCLK[0]-CELL[24].MGT_CLK_OUT_FWDCLK[1]-0"><a href="#virtex4-MGT-bit-MAIN[18][19][16]">MAIN[18][19][16]</a></td></tr>

</tbody>

</table>
</div>

<h3 id="bels-gt11"><a class="header" href="#bels-gt11">Bels GT11</a></h3>
<div class="table-wrapper">
<table>
<caption>virtex4 MGT bel GT11 pins</caption>
<thead>
<tr><th>Pin</th><th>Direction</th><th>GT11[0]</th><th>GT11[1]</th></tr>

</thead>

<tbody>
<tr><td>REFCLK1</td><td>in</td><td>CELL[16].OUT_MGT_SYNCLK[0]</td><td>CELL[16].OUT_MGT_SYNCLK[0]</td></tr>

<tr><td>REFCLK2</td><td>in</td><td>CELL[16].OUT_MGT_SYNCLK[1]</td><td>CELL[16].OUT_MGT_SYNCLK[1]</td></tr>

<tr><td>GREFCLK</td><td>in</td><td>CELL[16].IMUX_MGT_GREFCLK</td><td>CELL[16].IMUX_MGT_GREFCLK</td></tr>

<tr><td>POWERDOWN</td><td>in</td><td>CELL[15].IMUX_IMUX[13]</td><td>CELL[31].IMUX_IMUX[13]</td></tr>

<tr><td>LOOPBACK[0]</td><td>in</td><td>CELL[15].IMUX_IMUX[15]</td><td>CELL[31].IMUX_IMUX[15]</td></tr>

<tr><td>LOOPBACK[1]</td><td>in</td><td>CELL[15].IMUX_IMUX[16]</td><td>CELL[31].IMUX_IMUX[16]</td></tr>

<tr><td>DCLK</td><td>in</td><td>CELL[8].IMUX_CLK_OPTINV[3]</td><td>CELL[24].IMUX_CLK_OPTINV[3]</td></tr>

<tr><td>DEN</td><td>in</td><td>CELL[8].IMUX_CE_OPTINV[0]</td><td>CELL[24].IMUX_CE_OPTINV[0]</td></tr>

<tr><td>DWE</td><td>in</td><td>CELL[8].IMUX_CE_OPTINV[1]</td><td>CELL[24].IMUX_CE_OPTINV[1]</td></tr>

<tr><td>DADDR[0]</td><td>in</td><td>CELL[6].IMUX_IMUX[12]</td><td>CELL[22].IMUX_IMUX[12]</td></tr>

<tr><td>DADDR[1]</td><td>in</td><td>CELL[6].IMUX_IMUX[13]</td><td>CELL[22].IMUX_IMUX[13]</td></tr>

<tr><td>DADDR[2]</td><td>in</td><td>CELL[6].IMUX_IMUX[14]</td><td>CELL[22].IMUX_IMUX[14]</td></tr>

<tr><td>DADDR[3]</td><td>in</td><td>CELL[6].IMUX_IMUX[15]</td><td>CELL[22].IMUX_IMUX[15]</td></tr>

<tr><td>DADDR[4]</td><td>in</td><td>CELL[7].IMUX_IMUX[20]</td><td>CELL[23].IMUX_IMUX[20]</td></tr>

<tr><td>DADDR[5]</td><td>in</td><td>CELL[7].IMUX_IMUX[21]</td><td>CELL[23].IMUX_IMUX[21]</td></tr>

<tr><td>DADDR[6]</td><td>in</td><td>CELL[7].IMUX_IMUX[22]</td><td>CELL[23].IMUX_IMUX[22]</td></tr>

<tr><td>DADDR[7]</td><td>in</td><td>CELL[7].IMUX_IMUX[23]</td><td>CELL[23].IMUX_IMUX[23]</td></tr>

<tr><td>DI[0]</td><td>in</td><td>CELL[7].IMUX_IMUX[12]</td><td>CELL[23].IMUX_IMUX[12]</td></tr>

<tr><td>DI[1]</td><td>in</td><td>CELL[7].IMUX_IMUX[13]</td><td>CELL[23].IMUX_IMUX[13]</td></tr>

<tr><td>DI[2]</td><td>in</td><td>CELL[7].IMUX_IMUX[14]</td><td>CELL[23].IMUX_IMUX[14]</td></tr>

<tr><td>DI[3]</td><td>in</td><td>CELL[7].IMUX_IMUX[15]</td><td>CELL[23].IMUX_IMUX[15]</td></tr>

<tr><td>DI[4]</td><td>in</td><td>CELL[7].IMUX_IMUX[16]</td><td>CELL[23].IMUX_IMUX[16]</td></tr>

<tr><td>DI[5]</td><td>in</td><td>CELL[7].IMUX_IMUX[17]</td><td>CELL[23].IMUX_IMUX[17]</td></tr>

<tr><td>DI[6]</td><td>in</td><td>CELL[7].IMUX_IMUX[18]</td><td>CELL[23].IMUX_IMUX[18]</td></tr>

<tr><td>DI[7]</td><td>in</td><td>CELL[7].IMUX_IMUX[19]</td><td>CELL[23].IMUX_IMUX[19]</td></tr>

<tr><td>DI[8]</td><td>in</td><td>CELL[8].IMUX_IMUX[12]</td><td>CELL[24].IMUX_IMUX[12]</td></tr>

<tr><td>DI[9]</td><td>in</td><td>CELL[8].IMUX_IMUX[13]</td><td>CELL[24].IMUX_IMUX[13]</td></tr>

<tr><td>DI[10]</td><td>in</td><td>CELL[8].IMUX_IMUX[14]</td><td>CELL[24].IMUX_IMUX[14]</td></tr>

<tr><td>DI[11]</td><td>in</td><td>CELL[8].IMUX_IMUX[15]</td><td>CELL[24].IMUX_IMUX[15]</td></tr>

<tr><td>DI[12]</td><td>in</td><td>CELL[8].IMUX_IMUX[20]</td><td>CELL[24].IMUX_IMUX[20]</td></tr>

<tr><td>DI[13]</td><td>in</td><td>CELL[8].IMUX_IMUX[21]</td><td>CELL[24].IMUX_IMUX[21]</td></tr>

<tr><td>DI[14]</td><td>in</td><td>CELL[8].IMUX_IMUX[22]</td><td>CELL[24].IMUX_IMUX[22]</td></tr>

<tr><td>DI[15]</td><td>in</td><td>CELL[8].IMUX_IMUX[23]</td><td>CELL[24].IMUX_IMUX[23]</td></tr>

<tr><td>RXUSRCLK</td><td>in</td><td>CELL[6].IMUX_CLK_OPTINV[0]</td><td>CELL[22].IMUX_CLK_OPTINV[0]</td></tr>

<tr><td>RXUSRCLK2</td><td>in</td><td>CELL[6].IMUX_CLK_OPTINV[1]</td><td>CELL[22].IMUX_CLK_OPTINV[1]</td></tr>

<tr><td>RXRESET</td><td>in</td><td>CELL[0].IMUX_SR_OPTINV[0]</td><td>CELL[16].IMUX_SR_OPTINV[0]</td></tr>

<tr><td>RXPMARESET</td><td>in</td><td>CELL[9].IMUX_SR_OPTINV[0]</td><td>CELL[25].IMUX_SR_OPTINV[0]</td></tr>

<tr><td>RXCLKSTABLE</td><td>in</td><td>CELL[3].IMUX_IMUX[19]</td><td>CELL[19].IMUX_IMUX[19]</td></tr>

<tr><td>RXPOLARITY</td><td>in</td><td>CELL[15].IMUX_IMUX[14]</td><td>CELL[31].IMUX_IMUX[14]</td></tr>

<tr><td>RXSYNC</td><td>in</td><td>CELL[2].IMUX_IMUX[14]</td><td>CELL[18].IMUX_IMUX[14]</td></tr>

<tr><td>RXUSRLOCK</td><td>in</td><td>CELL[10].IMUX_IMUX[12]</td><td>CELL[26].IMUX_IMUX[12]</td></tr>

<tr><td>RXUSRVCOCAL</td><td>in</td><td>CELL[10].IMUX_IMUX[13]</td><td>CELL[26].IMUX_IMUX[13]</td></tr>

<tr><td>RXUSRVCODAC[0]</td><td>in</td><td>CELL[0].IMUX_IMUX[12]</td><td>CELL[16].IMUX_IMUX[12]</td></tr>

<tr><td>RXUSRVCODAC[1]</td><td>in</td><td>CELL[0].IMUX_IMUX[13]</td><td>CELL[16].IMUX_IMUX[13]</td></tr>

<tr><td>RXUSRVCODAC[2]</td><td>in</td><td>CELL[0].IMUX_IMUX[14]</td><td>CELL[16].IMUX_IMUX[14]</td></tr>

<tr><td>RXUSRVCODAC[3]</td><td>in</td><td>CELL[0].IMUX_IMUX[15]</td><td>CELL[16].IMUX_IMUX[15]</td></tr>

<tr><td>RXUSRVCODAC[4]</td><td>in</td><td>CELL[1].IMUX_IMUX[12]</td><td>CELL[17].IMUX_IMUX[12]</td></tr>

<tr><td>RXUSRVCODAC[5]</td><td>in</td><td>CELL[1].IMUX_IMUX[13]</td><td>CELL[17].IMUX_IMUX[13]</td></tr>

<tr><td>RXUSRVCODAC[6]</td><td>in</td><td>CELL[1].IMUX_IMUX[14]</td><td>CELL[17].IMUX_IMUX[14]</td></tr>

<tr><td>RXUSRVCODAC[7]</td><td>in</td><td>CELL[1].IMUX_IMUX[15]</td><td>CELL[17].IMUX_IMUX[15]</td></tr>

<tr><td>RXUSRVCODAC[8]</td><td>in</td><td>CELL[2].IMUX_IMUX[12]</td><td>CELL[18].IMUX_IMUX[12]</td></tr>

<tr><td>RXUSRVCODAC[9]</td><td>in</td><td>CELL[2].IMUX_IMUX[13]</td><td>CELL[18].IMUX_IMUX[13]</td></tr>

<tr><td>RXDATAWIDTH[0]</td><td>in</td><td>CELL[1].IMUX_IMUX[22]</td><td>CELL[17].IMUX_IMUX[22]</td></tr>

<tr><td>RXDATAWIDTH[1]</td><td>in</td><td>CELL[1].IMUX_IMUX[23]</td><td>CELL[17].IMUX_IMUX[23]</td></tr>

<tr><td>RXINTDATAWIDTH[0]</td><td>in</td><td>CELL[1].IMUX_IMUX[18]</td><td>CELL[17].IMUX_IMUX[18]</td></tr>

<tr><td>RXINTDATAWIDTH[1]</td><td>in</td><td>CELL[1].IMUX_IMUX[19]</td><td>CELL[17].IMUX_IMUX[19]</td></tr>

<tr><td>RXDEC8B10BUSE</td><td>in</td><td>CELL[12].IMUX_IMUX[12]</td><td>CELL[28].IMUX_IMUX[12]</td></tr>

<tr><td>RXDEC64B66BUSE</td><td>in</td><td>CELL[12].IMUX_IMUX[13]</td><td>CELL[28].IMUX_IMUX[13]</td></tr>

<tr><td>RXBLOCKSYNC64B66BUSE</td><td>in</td><td>CELL[3].IMUX_IMUX[15]</td><td>CELL[19].IMUX_IMUX[15]</td></tr>

<tr><td>RXDESCRAM64B66BUSE</td><td>in</td><td>CELL[3].IMUX_IMUX[14]</td><td>CELL[19].IMUX_IMUX[14]</td></tr>

<tr><td>RXCOMMADETUSE</td><td>in</td><td>CELL[3].IMUX_IMUX[16]</td><td>CELL[19].IMUX_IMUX[16]</td></tr>

<tr><td>RXIGNOREBTF</td><td>in</td><td>CELL[12].IMUX_IMUX[15]</td><td>CELL[28].IMUX_IMUX[15]</td></tr>

<tr><td>RXSLIDE</td><td>in</td><td>CELL[3].IMUX_IMUX[17]</td><td>CELL[19].IMUX_IMUX[17]</td></tr>

<tr><td>ENMCOMMAALIGN</td><td>in</td><td>CELL[3].IMUX_IMUX[13]</td><td>CELL[19].IMUX_IMUX[13]</td></tr>

<tr><td>ENPCOMMAALIGN</td><td>in</td><td>CELL[3].IMUX_IMUX[12]</td><td>CELL[19].IMUX_IMUX[12]</td></tr>

<tr><td>ENCHANSYNC</td><td>in</td><td>CELL[15].IMUX_IMUX[12]</td><td>CELL[31].IMUX_IMUX[12]</td></tr>

<tr><td>CHBONDI[0]</td><td>in</td><td>CELL[13].IMUX_IMUX[12]</td><td>CELL[29].IMUX_IMUX[12]</td></tr>

<tr><td>CHBONDI[1]</td><td>in</td><td>CELL[13].IMUX_IMUX[13]</td><td>CELL[29].IMUX_IMUX[13]</td></tr>

<tr><td>CHBONDI[2]</td><td>in</td><td>CELL[13].IMUX_IMUX[14]</td><td>CELL[29].IMUX_IMUX[14]</td></tr>

<tr><td>CHBONDI[3]</td><td>in</td><td>CELL[13].IMUX_IMUX[15]</td><td>CELL[29].IMUX_IMUX[15]</td></tr>

<tr><td>CHBONDI[4]</td><td>in</td><td>CELL[13].IMUX_IMUX[16]</td><td>CELL[29].IMUX_IMUX[16]</td></tr>

<tr><td>MGTADCSEL[0]</td><td>in</td><td>CELL[9].IMUX_IMUX[14]</td><td>CELL[25].IMUX_IMUX[14]</td></tr>

<tr><td>MGTADCSEL[1]</td><td>in</td><td>CELL[9].IMUX_IMUX[15]</td><td>CELL[25].IMUX_IMUX[15]</td></tr>

<tr><td>MGTADCSEL[2]</td><td>in</td><td>CELL[9].IMUX_IMUX[16]</td><td>CELL[25].IMUX_IMUX[16]</td></tr>

<tr><td>MGTADCSEL[3]</td><td>in</td><td>CELL[9].IMUX_IMUX[17]</td><td>CELL[25].IMUX_IMUX[17]</td></tr>

<tr><td>MGTADCSEL[4]</td><td>in</td><td>CELL[9].IMUX_IMUX[18]</td><td>CELL[25].IMUX_IMUX[18]</td></tr>

<tr><td>TXUSRCLK</td><td>in</td><td>CELL[6].IMUX_CLK_OPTINV[2]</td><td>CELL[22].IMUX_CLK_OPTINV[2]</td></tr>

<tr><td>TXUSRCLK2</td><td>in</td><td>CELL[6].IMUX_CLK_OPTINV[3]</td><td>CELL[22].IMUX_CLK_OPTINV[3]</td></tr>

<tr><td>TXRESET</td><td>in</td><td>CELL[1].IMUX_SR_OPTINV[0]</td><td>CELL[17].IMUX_SR_OPTINV[0]</td></tr>

<tr><td>TXPMARESET</td><td>in</td><td>CELL[10].IMUX_SR_OPTINV[0]</td><td>CELL[26].IMUX_SR_OPTINV[0]</td></tr>

<tr><td>TXPOLARITY</td><td>in</td><td>CELL[15].IMUX_IMUX[17]</td><td>CELL[31].IMUX_IMUX[17]</td></tr>

<tr><td>TXINHIBIT</td><td>in</td><td>CELL[15].IMUX_IMUX[18]</td><td>CELL[31].IMUX_IMUX[18]</td></tr>

<tr><td>TXCLKSTABLE</td><td>in</td><td>CELL[3].IMUX_IMUX[18]</td><td>CELL[19].IMUX_IMUX[18]</td></tr>

<tr><td>TXENOOB</td><td>in</td><td>CELL[5].IMUX_IMUX[18]</td><td>CELL[21].IMUX_IMUX[18]</td></tr>

<tr><td>TXSYNC</td><td>in</td><td>CELL[11].IMUX_IMUX[12]</td><td>CELL[27].IMUX_IMUX[12]</td></tr>

<tr><td>TXUSRLOCK</td><td>in</td><td>CELL[10].IMUX_IMUX[14]</td><td>CELL[26].IMUX_IMUX[14]</td></tr>

<tr><td>TXUSRVCOCAL</td><td>in</td><td>CELL[10].IMUX_IMUX[15]</td><td>CELL[26].IMUX_IMUX[15]</td></tr>

<tr><td>TXUSRVCODAC[0]</td><td>in</td><td>CELL[4].IMUX_IMUX[12]</td><td>CELL[20].IMUX_IMUX[12]</td></tr>

<tr><td>TXUSRVCODAC[1]</td><td>in</td><td>CELL[4].IMUX_IMUX[13]</td><td>CELL[20].IMUX_IMUX[13]</td></tr>

<tr><td>TXUSRVCODAC[2]</td><td>in</td><td>CELL[4].IMUX_IMUX[14]</td><td>CELL[20].IMUX_IMUX[14]</td></tr>

<tr><td>TXUSRVCODAC[3]</td><td>in</td><td>CELL[4].IMUX_IMUX[15]</td><td>CELL[20].IMUX_IMUX[15]</td></tr>

<tr><td>TXUSRVCODAC[4]</td><td>in</td><td>CELL[5].IMUX_IMUX[12]</td><td>CELL[21].IMUX_IMUX[12]</td></tr>

<tr><td>TXUSRVCODAC[5]</td><td>in</td><td>CELL[5].IMUX_IMUX[13]</td><td>CELL[21].IMUX_IMUX[13]</td></tr>

<tr><td>TXUSRVCODAC[6]</td><td>in</td><td>CELL[5].IMUX_IMUX[14]</td><td>CELL[21].IMUX_IMUX[14]</td></tr>

<tr><td>TXUSRVCODAC[7]</td><td>in</td><td>CELL[5].IMUX_IMUX[15]</td><td>CELL[21].IMUX_IMUX[15]</td></tr>

<tr><td>TXUSRVCODAC[8]</td><td>in</td><td>CELL[6].IMUX_IMUX[20]</td><td>CELL[22].IMUX_IMUX[20]</td></tr>

<tr><td>TXUSRVCODAC[9]</td><td>in</td><td>CELL[6].IMUX_IMUX[21]</td><td>CELL[22].IMUX_IMUX[21]</td></tr>

<tr><td>TXDATAWIDTH[0]</td><td>in</td><td>CELL[1].IMUX_IMUX[20]</td><td>CELL[17].IMUX_IMUX[20]</td></tr>

<tr><td>TXDATAWIDTH[1]</td><td>in</td><td>CELL[1].IMUX_IMUX[21]</td><td>CELL[17].IMUX_IMUX[21]</td></tr>

<tr><td>TXINTDATAWIDTH[0]</td><td>in</td><td>CELL[1].IMUX_IMUX[16]</td><td>CELL[17].IMUX_IMUX[16]</td></tr>

<tr><td>TXINTDATAWIDTH[1]</td><td>in</td><td>CELL[1].IMUX_IMUX[17]</td><td>CELL[17].IMUX_IMUX[17]</td></tr>

<tr><td>TXDATA[0]</td><td>in</td><td>CELL[0].IMUX_IMUX[0]</td><td>CELL[16].IMUX_IMUX[0]</td></tr>

<tr><td>TXDATA[1]</td><td>in</td><td>CELL[0].IMUX_IMUX[1]</td><td>CELL[16].IMUX_IMUX[1]</td></tr>

<tr><td>TXDATA[2]</td><td>in</td><td>CELL[0].IMUX_IMUX[2]</td><td>CELL[16].IMUX_IMUX[2]</td></tr>

<tr><td>TXDATA[3]</td><td>in</td><td>CELL[0].IMUX_IMUX[3]</td><td>CELL[16].IMUX_IMUX[3]</td></tr>

<tr><td>TXDATA[4]</td><td>in</td><td>CELL[1].IMUX_IMUX[0]</td><td>CELL[17].IMUX_IMUX[0]</td></tr>

<tr><td>TXDATA[5]</td><td>in</td><td>CELL[1].IMUX_IMUX[1]</td><td>CELL[17].IMUX_IMUX[1]</td></tr>

<tr><td>TXDATA[6]</td><td>in</td><td>CELL[1].IMUX_IMUX[2]</td><td>CELL[17].IMUX_IMUX[2]</td></tr>

<tr><td>TXDATA[7]</td><td>in</td><td>CELL[1].IMUX_IMUX[3]</td><td>CELL[17].IMUX_IMUX[3]</td></tr>

<tr><td>TXDATA[8]</td><td>in</td><td>CELL[2].IMUX_IMUX[0]</td><td>CELL[18].IMUX_IMUX[0]</td></tr>

<tr><td>TXDATA[9]</td><td>in</td><td>CELL[2].IMUX_IMUX[1]</td><td>CELL[18].IMUX_IMUX[1]</td></tr>

<tr><td>TXDATA[10]</td><td>in</td><td>CELL[2].IMUX_IMUX[2]</td><td>CELL[18].IMUX_IMUX[2]</td></tr>

<tr><td>TXDATA[11]</td><td>in</td><td>CELL[2].IMUX_IMUX[3]</td><td>CELL[18].IMUX_IMUX[3]</td></tr>

<tr><td>TXDATA[12]</td><td>in</td><td>CELL[3].IMUX_IMUX[0]</td><td>CELL[19].IMUX_IMUX[0]</td></tr>

<tr><td>TXDATA[13]</td><td>in</td><td>CELL[3].IMUX_IMUX[1]</td><td>CELL[19].IMUX_IMUX[1]</td></tr>

<tr><td>TXDATA[14]</td><td>in</td><td>CELL[3].IMUX_IMUX[2]</td><td>CELL[19].IMUX_IMUX[2]</td></tr>

<tr><td>TXDATA[15]</td><td>in</td><td>CELL[3].IMUX_IMUX[3]</td><td>CELL[19].IMUX_IMUX[3]</td></tr>

<tr><td>TXDATA[16]</td><td>in</td><td>CELL[4].IMUX_IMUX[0]</td><td>CELL[20].IMUX_IMUX[0]</td></tr>

<tr><td>TXDATA[17]</td><td>in</td><td>CELL[4].IMUX_IMUX[1]</td><td>CELL[20].IMUX_IMUX[1]</td></tr>

<tr><td>TXDATA[18]</td><td>in</td><td>CELL[4].IMUX_IMUX[2]</td><td>CELL[20].IMUX_IMUX[2]</td></tr>

<tr><td>TXDATA[19]</td><td>in</td><td>CELL[4].IMUX_IMUX[3]</td><td>CELL[20].IMUX_IMUX[3]</td></tr>

<tr><td>TXDATA[20]</td><td>in</td><td>CELL[5].IMUX_IMUX[0]</td><td>CELL[21].IMUX_IMUX[0]</td></tr>

<tr><td>TXDATA[21]</td><td>in</td><td>CELL[5].IMUX_IMUX[1]</td><td>CELL[21].IMUX_IMUX[1]</td></tr>

<tr><td>TXDATA[22]</td><td>in</td><td>CELL[5].IMUX_IMUX[2]</td><td>CELL[21].IMUX_IMUX[2]</td></tr>

<tr><td>TXDATA[23]</td><td>in</td><td>CELL[5].IMUX_IMUX[3]</td><td>CELL[21].IMUX_IMUX[3]</td></tr>

<tr><td>TXDATA[24]</td><td>in</td><td>CELL[6].IMUX_IMUX[0]</td><td>CELL[22].IMUX_IMUX[0]</td></tr>

<tr><td>TXDATA[25]</td><td>in</td><td>CELL[6].IMUX_IMUX[1]</td><td>CELL[22].IMUX_IMUX[1]</td></tr>

<tr><td>TXDATA[26]</td><td>in</td><td>CELL[6].IMUX_IMUX[2]</td><td>CELL[22].IMUX_IMUX[2]</td></tr>

<tr><td>TXDATA[27]</td><td>in</td><td>CELL[6].IMUX_IMUX[3]</td><td>CELL[22].IMUX_IMUX[3]</td></tr>

<tr><td>TXDATA[28]</td><td>in</td><td>CELL[7].IMUX_IMUX[0]</td><td>CELL[23].IMUX_IMUX[0]</td></tr>

<tr><td>TXDATA[29]</td><td>in</td><td>CELL[7].IMUX_IMUX[1]</td><td>CELL[23].IMUX_IMUX[1]</td></tr>

<tr><td>TXDATA[30]</td><td>in</td><td>CELL[7].IMUX_IMUX[2]</td><td>CELL[23].IMUX_IMUX[2]</td></tr>

<tr><td>TXDATA[31]</td><td>in</td><td>CELL[7].IMUX_IMUX[3]</td><td>CELL[23].IMUX_IMUX[3]</td></tr>

<tr><td>TXDATA[32]</td><td>in</td><td>CELL[8].IMUX_IMUX[0]</td><td>CELL[24].IMUX_IMUX[0]</td></tr>

<tr><td>TXDATA[33]</td><td>in</td><td>CELL[8].IMUX_IMUX[1]</td><td>CELL[24].IMUX_IMUX[1]</td></tr>

<tr><td>TXDATA[34]</td><td>in</td><td>CELL[8].IMUX_IMUX[2]</td><td>CELL[24].IMUX_IMUX[2]</td></tr>

<tr><td>TXDATA[35]</td><td>in</td><td>CELL[8].IMUX_IMUX[3]</td><td>CELL[24].IMUX_IMUX[3]</td></tr>

<tr><td>TXDATA[36]</td><td>in</td><td>CELL[9].IMUX_IMUX[0]</td><td>CELL[25].IMUX_IMUX[0]</td></tr>

<tr><td>TXDATA[37]</td><td>in</td><td>CELL[9].IMUX_IMUX[1]</td><td>CELL[25].IMUX_IMUX[1]</td></tr>

<tr><td>TXDATA[38]</td><td>in</td><td>CELL[9].IMUX_IMUX[2]</td><td>CELL[25].IMUX_IMUX[2]</td></tr>

<tr><td>TXDATA[39]</td><td>in</td><td>CELL[9].IMUX_IMUX[3]</td><td>CELL[25].IMUX_IMUX[3]</td></tr>

<tr><td>TXDATA[40]</td><td>in</td><td>CELL[10].IMUX_IMUX[0]</td><td>CELL[26].IMUX_IMUX[0]</td></tr>

<tr><td>TXDATA[41]</td><td>in</td><td>CELL[10].IMUX_IMUX[1]</td><td>CELL[26].IMUX_IMUX[1]</td></tr>

<tr><td>TXDATA[42]</td><td>in</td><td>CELL[10].IMUX_IMUX[2]</td><td>CELL[26].IMUX_IMUX[2]</td></tr>

<tr><td>TXDATA[43]</td><td>in</td><td>CELL[10].IMUX_IMUX[3]</td><td>CELL[26].IMUX_IMUX[3]</td></tr>

<tr><td>TXDATA[44]</td><td>in</td><td>CELL[11].IMUX_IMUX[0]</td><td>CELL[27].IMUX_IMUX[0]</td></tr>

<tr><td>TXDATA[45]</td><td>in</td><td>CELL[11].IMUX_IMUX[1]</td><td>CELL[27].IMUX_IMUX[1]</td></tr>

<tr><td>TXDATA[46]</td><td>in</td><td>CELL[11].IMUX_IMUX[2]</td><td>CELL[27].IMUX_IMUX[2]</td></tr>

<tr><td>TXDATA[47]</td><td>in</td><td>CELL[11].IMUX_IMUX[3]</td><td>CELL[27].IMUX_IMUX[3]</td></tr>

<tr><td>TXDATA[48]</td><td>in</td><td>CELL[12].IMUX_IMUX[0]</td><td>CELL[28].IMUX_IMUX[0]</td></tr>

<tr><td>TXDATA[49]</td><td>in</td><td>CELL[12].IMUX_IMUX[1]</td><td>CELL[28].IMUX_IMUX[1]</td></tr>

<tr><td>TXDATA[50]</td><td>in</td><td>CELL[12].IMUX_IMUX[2]</td><td>CELL[28].IMUX_IMUX[2]</td></tr>

<tr><td>TXDATA[51]</td><td>in</td><td>CELL[12].IMUX_IMUX[3]</td><td>CELL[28].IMUX_IMUX[3]</td></tr>

<tr><td>TXDATA[52]</td><td>in</td><td>CELL[13].IMUX_IMUX[0]</td><td>CELL[29].IMUX_IMUX[0]</td></tr>

<tr><td>TXDATA[53]</td><td>in</td><td>CELL[13].IMUX_IMUX[1]</td><td>CELL[29].IMUX_IMUX[1]</td></tr>

<tr><td>TXDATA[54]</td><td>in</td><td>CELL[13].IMUX_IMUX[2]</td><td>CELL[29].IMUX_IMUX[2]</td></tr>

<tr><td>TXDATA[55]</td><td>in</td><td>CELL[13].IMUX_IMUX[3]</td><td>CELL[29].IMUX_IMUX[3]</td></tr>

<tr><td>TXDATA[56]</td><td>in</td><td>CELL[14].IMUX_IMUX[0]</td><td>CELL[30].IMUX_IMUX[0]</td></tr>

<tr><td>TXDATA[57]</td><td>in</td><td>CELL[14].IMUX_IMUX[1]</td><td>CELL[30].IMUX_IMUX[1]</td></tr>

<tr><td>TXDATA[58]</td><td>in</td><td>CELL[14].IMUX_IMUX[2]</td><td>CELL[30].IMUX_IMUX[2]</td></tr>

<tr><td>TXDATA[59]</td><td>in</td><td>CELL[14].IMUX_IMUX[3]</td><td>CELL[30].IMUX_IMUX[3]</td></tr>

<tr><td>TXDATA[60]</td><td>in</td><td>CELL[15].IMUX_IMUX[0]</td><td>CELL[31].IMUX_IMUX[0]</td></tr>

<tr><td>TXDATA[61]</td><td>in</td><td>CELL[15].IMUX_IMUX[1]</td><td>CELL[31].IMUX_IMUX[1]</td></tr>

<tr><td>TXDATA[62]</td><td>in</td><td>CELL[15].IMUX_IMUX[2]</td><td>CELL[31].IMUX_IMUX[2]</td></tr>

<tr><td>TXDATA[63]</td><td>in</td><td>CELL[15].IMUX_IMUX[3]</td><td>CELL[31].IMUX_IMUX[3]</td></tr>

<tr><td>TXBYPASS8B10B[0]</td><td>in</td><td>CELL[0].IMUX_IMUX[16]</td><td>CELL[16].IMUX_IMUX[16]</td></tr>

<tr><td>TXBYPASS8B10B[1]</td><td>in</td><td>CELL[2].IMUX_IMUX[16]</td><td>CELL[18].IMUX_IMUX[16]</td></tr>

<tr><td>TXBYPASS8B10B[2]</td><td>in</td><td>CELL[4].IMUX_IMUX[16]</td><td>CELL[20].IMUX_IMUX[16]</td></tr>

<tr><td>TXBYPASS8B10B[3]</td><td>in</td><td>CELL[6].IMUX_IMUX[16]</td><td>CELL[22].IMUX_IMUX[16]</td></tr>

<tr><td>TXBYPASS8B10B[4]</td><td>in</td><td>CELL[8].IMUX_IMUX[16]</td><td>CELL[24].IMUX_IMUX[16]</td></tr>

<tr><td>TXBYPASS8B10B[5]</td><td>in</td><td>CELL[10].IMUX_IMUX[16]</td><td>CELL[26].IMUX_IMUX[16]</td></tr>

<tr><td>TXBYPASS8B10B[6]</td><td>in</td><td>CELL[12].IMUX_IMUX[16]</td><td>CELL[28].IMUX_IMUX[16]</td></tr>

<tr><td>TXBYPASS8B10B[7]</td><td>in</td><td>CELL[14].IMUX_IMUX[16]</td><td>CELL[30].IMUX_IMUX[16]</td></tr>

<tr><td>TXCHARISK[0]</td><td>in</td><td>CELL[0].IMUX_IMUX[17]</td><td>CELL[16].IMUX_IMUX[17]</td></tr>

<tr><td>TXCHARISK[1]</td><td>in</td><td>CELL[2].IMUX_IMUX[17]</td><td>CELL[18].IMUX_IMUX[17]</td></tr>

<tr><td>TXCHARISK[2]</td><td>in</td><td>CELL[4].IMUX_IMUX[17]</td><td>CELL[20].IMUX_IMUX[17]</td></tr>

<tr><td>TXCHARISK[3]</td><td>in</td><td>CELL[6].IMUX_IMUX[17]</td><td>CELL[22].IMUX_IMUX[17]</td></tr>

<tr><td>TXCHARISK[4]</td><td>in</td><td>CELL[8].IMUX_IMUX[17]</td><td>CELL[24].IMUX_IMUX[17]</td></tr>

<tr><td>TXCHARISK[5]</td><td>in</td><td>CELL[10].IMUX_IMUX[17]</td><td>CELL[26].IMUX_IMUX[17]</td></tr>

<tr><td>TXCHARISK[6]</td><td>in</td><td>CELL[12].IMUX_IMUX[17]</td><td>CELL[28].IMUX_IMUX[17]</td></tr>

<tr><td>TXCHARISK[7]</td><td>in</td><td>CELL[14].IMUX_IMUX[17]</td><td>CELL[30].IMUX_IMUX[17]</td></tr>

<tr><td>TXCHARDISPMODE[0]</td><td>in</td><td>CELL[0].IMUX_IMUX[18]</td><td>CELL[16].IMUX_IMUX[18]</td></tr>

<tr><td>TXCHARDISPMODE[1]</td><td>in</td><td>CELL[2].IMUX_IMUX[18]</td><td>CELL[18].IMUX_IMUX[18]</td></tr>

<tr><td>TXCHARDISPMODE[2]</td><td>in</td><td>CELL[4].IMUX_IMUX[18]</td><td>CELL[20].IMUX_IMUX[18]</td></tr>

<tr><td>TXCHARDISPMODE[3]</td><td>in</td><td>CELL[6].IMUX_IMUX[18]</td><td>CELL[22].IMUX_IMUX[18]</td></tr>

<tr><td>TXCHARDISPMODE[4]</td><td>in</td><td>CELL[8].IMUX_IMUX[18]</td><td>CELL[24].IMUX_IMUX[18]</td></tr>

<tr><td>TXCHARDISPMODE[5]</td><td>in</td><td>CELL[10].IMUX_IMUX[18]</td><td>CELL[26].IMUX_IMUX[18]</td></tr>

<tr><td>TXCHARDISPMODE[6]</td><td>in</td><td>CELL[12].IMUX_IMUX[18]</td><td>CELL[28].IMUX_IMUX[18]</td></tr>

<tr><td>TXCHARDISPMODE[7]</td><td>in</td><td>CELL[14].IMUX_IMUX[18]</td><td>CELL[30].IMUX_IMUX[18]</td></tr>

<tr><td>TXCHARDISPVAL[0]</td><td>in</td><td>CELL[0].IMUX_IMUX[19]</td><td>CELL[16].IMUX_IMUX[19]</td></tr>

<tr><td>TXCHARDISPVAL[1]</td><td>in</td><td>CELL[2].IMUX_IMUX[19]</td><td>CELL[18].IMUX_IMUX[19]</td></tr>

<tr><td>TXCHARDISPVAL[2]</td><td>in</td><td>CELL[4].IMUX_IMUX[19]</td><td>CELL[20].IMUX_IMUX[19]</td></tr>

<tr><td>TXCHARDISPVAL[3]</td><td>in</td><td>CELL[6].IMUX_IMUX[19]</td><td>CELL[22].IMUX_IMUX[19]</td></tr>

<tr><td>TXCHARDISPVAL[4]</td><td>in</td><td>CELL[8].IMUX_IMUX[19]</td><td>CELL[24].IMUX_IMUX[19]</td></tr>

<tr><td>TXCHARDISPVAL[5]</td><td>in</td><td>CELL[10].IMUX_IMUX[19]</td><td>CELL[26].IMUX_IMUX[19]</td></tr>

<tr><td>TXCHARDISPVAL[6]</td><td>in</td><td>CELL[12].IMUX_IMUX[19]</td><td>CELL[28].IMUX_IMUX[19]</td></tr>

<tr><td>TXCHARDISPVAL[7]</td><td>in</td><td>CELL[14].IMUX_IMUX[19]</td><td>CELL[30].IMUX_IMUX[19]</td></tr>

<tr><td>TXENC8B10BUSE</td><td>in</td><td>CELL[14].IMUX_IMUX[12]</td><td>CELL[30].IMUX_IMUX[12]</td></tr>

<tr><td>TXENC64B66BUSE</td><td>in</td><td>CELL[14].IMUX_IMUX[13]</td><td>CELL[30].IMUX_IMUX[13]</td></tr>

<tr><td>TXSCRAM64B66BUSE</td><td>in</td><td>CELL[14].IMUX_IMUX[14]</td><td>CELL[30].IMUX_IMUX[14]</td></tr>

<tr><td>TXGEARBOX64B66BUSE</td><td>in</td><td>CELL[14].IMUX_IMUX[15]</td><td>CELL[30].IMUX_IMUX[15]</td></tr>

<tr><td>RXCRCCLK</td><td>in</td><td>CELL[8].IMUX_CLK_OPTINV[1]</td><td>CELL[24].IMUX_CLK_OPTINV[1]</td></tr>

<tr><td>RXCRCINTCLK</td><td>in</td><td>CELL[7].IMUX_CLK_OPTINV[0]</td><td>CELL[23].IMUX_CLK_OPTINV[0]</td></tr>

<tr><td>RXCRCRESET</td><td>in</td><td>CELL[7].IMUX_SR_OPTINV[0]</td><td>CELL[23].IMUX_SR_OPTINV[0]</td></tr>

<tr><td>RXCRCPD</td><td>in</td><td>CELL[9].IMUX_IMUX[12]</td><td>CELL[25].IMUX_IMUX[12]</td></tr>

<tr><td>RXCRCDATAVALID</td><td>in</td><td>CELL[7].IMUX_CE_OPTINV[0]</td><td>CELL[23].IMUX_CE_OPTINV[0]</td></tr>

<tr><td>RXCRCDATAWIDTH[0]</td><td>in</td><td>CELL[11].IMUX_IMUX[17]</td><td>CELL[27].IMUX_IMUX[17]</td></tr>

<tr><td>RXCRCDATAWIDTH[1]</td><td>in</td><td>CELL[11].IMUX_IMUX[18]</td><td>CELL[27].IMUX_IMUX[18]</td></tr>

<tr><td>RXCRCDATAWIDTH[2]</td><td>in</td><td>CELL[11].IMUX_IMUX[19]</td><td>CELL[27].IMUX_IMUX[19]</td></tr>

<tr><td>RXCRCIN[0]</td><td>in</td><td>CELL[1].IMUX_IMUX[11]</td><td>CELL[17].IMUX_IMUX[11]</td></tr>

<tr><td>RXCRCIN[1]</td><td>in</td><td>CELL[1].IMUX_IMUX[10]</td><td>CELL[17].IMUX_IMUX[10]</td></tr>

<tr><td>RXCRCIN[2]</td><td>in</td><td>CELL[1].IMUX_IMUX[9]</td><td>CELL[17].IMUX_IMUX[9]</td></tr>

<tr><td>RXCRCIN[3]</td><td>in</td><td>CELL[1].IMUX_IMUX[8]</td><td>CELL[17].IMUX_IMUX[8]</td></tr>

<tr><td>RXCRCIN[4]</td><td>in</td><td>CELL[0].IMUX_IMUX[11]</td><td>CELL[16].IMUX_IMUX[11]</td></tr>

<tr><td>RXCRCIN[5]</td><td>in</td><td>CELL[0].IMUX_IMUX[10]</td><td>CELL[16].IMUX_IMUX[10]</td></tr>

<tr><td>RXCRCIN[6]</td><td>in</td><td>CELL[0].IMUX_IMUX[9]</td><td>CELL[16].IMUX_IMUX[9]</td></tr>

<tr><td>RXCRCIN[7]</td><td>in</td><td>CELL[0].IMUX_IMUX[8]</td><td>CELL[16].IMUX_IMUX[8]</td></tr>

<tr><td>RXCRCIN[8]</td><td>in</td><td>CELL[3].IMUX_IMUX[11]</td><td>CELL[19].IMUX_IMUX[11]</td></tr>

<tr><td>RXCRCIN[9]</td><td>in</td><td>CELL[3].IMUX_IMUX[10]</td><td>CELL[19].IMUX_IMUX[10]</td></tr>

<tr><td>RXCRCIN[10]</td><td>in</td><td>CELL[3].IMUX_IMUX[9]</td><td>CELL[19].IMUX_IMUX[9]</td></tr>

<tr><td>RXCRCIN[11]</td><td>in</td><td>CELL[3].IMUX_IMUX[8]</td><td>CELL[19].IMUX_IMUX[8]</td></tr>

<tr><td>RXCRCIN[12]</td><td>in</td><td>CELL[2].IMUX_IMUX[11]</td><td>CELL[18].IMUX_IMUX[11]</td></tr>

<tr><td>RXCRCIN[13]</td><td>in</td><td>CELL[2].IMUX_IMUX[10]</td><td>CELL[18].IMUX_IMUX[10]</td></tr>

<tr><td>RXCRCIN[14]</td><td>in</td><td>CELL[2].IMUX_IMUX[9]</td><td>CELL[18].IMUX_IMUX[9]</td></tr>

<tr><td>RXCRCIN[15]</td><td>in</td><td>CELL[2].IMUX_IMUX[8]</td><td>CELL[18].IMUX_IMUX[8]</td></tr>

<tr><td>RXCRCIN[16]</td><td>in</td><td>CELL[5].IMUX_IMUX[11]</td><td>CELL[21].IMUX_IMUX[11]</td></tr>

<tr><td>RXCRCIN[17]</td><td>in</td><td>CELL[5].IMUX_IMUX[10]</td><td>CELL[21].IMUX_IMUX[10]</td></tr>

<tr><td>RXCRCIN[18]</td><td>in</td><td>CELL[5].IMUX_IMUX[9]</td><td>CELL[21].IMUX_IMUX[9]</td></tr>

<tr><td>RXCRCIN[19]</td><td>in</td><td>CELL[5].IMUX_IMUX[8]</td><td>CELL[21].IMUX_IMUX[8]</td></tr>

<tr><td>RXCRCIN[20]</td><td>in</td><td>CELL[4].IMUX_IMUX[11]</td><td>CELL[20].IMUX_IMUX[11]</td></tr>

<tr><td>RXCRCIN[21]</td><td>in</td><td>CELL[4].IMUX_IMUX[10]</td><td>CELL[20].IMUX_IMUX[10]</td></tr>

<tr><td>RXCRCIN[22]</td><td>in</td><td>CELL[4].IMUX_IMUX[9]</td><td>CELL[20].IMUX_IMUX[9]</td></tr>

<tr><td>RXCRCIN[23]</td><td>in</td><td>CELL[4].IMUX_IMUX[8]</td><td>CELL[20].IMUX_IMUX[8]</td></tr>

<tr><td>RXCRCIN[24]</td><td>in</td><td>CELL[7].IMUX_IMUX[11]</td><td>CELL[23].IMUX_IMUX[11]</td></tr>

<tr><td>RXCRCIN[25]</td><td>in</td><td>CELL[7].IMUX_IMUX[10]</td><td>CELL[23].IMUX_IMUX[10]</td></tr>

<tr><td>RXCRCIN[26]</td><td>in</td><td>CELL[7].IMUX_IMUX[9]</td><td>CELL[23].IMUX_IMUX[9]</td></tr>

<tr><td>RXCRCIN[27]</td><td>in</td><td>CELL[7].IMUX_IMUX[8]</td><td>CELL[23].IMUX_IMUX[8]</td></tr>

<tr><td>RXCRCIN[28]</td><td>in</td><td>CELL[6].IMUX_IMUX[11]</td><td>CELL[22].IMUX_IMUX[11]</td></tr>

<tr><td>RXCRCIN[29]</td><td>in</td><td>CELL[6].IMUX_IMUX[10]</td><td>CELL[22].IMUX_IMUX[10]</td></tr>

<tr><td>RXCRCIN[30]</td><td>in</td><td>CELL[6].IMUX_IMUX[9]</td><td>CELL[22].IMUX_IMUX[9]</td></tr>

<tr><td>RXCRCIN[31]</td><td>in</td><td>CELL[6].IMUX_IMUX[8]</td><td>CELL[22].IMUX_IMUX[8]</td></tr>

<tr><td>RXCRCIN[32]</td><td>in</td><td>CELL[9].IMUX_IMUX[11]</td><td>CELL[25].IMUX_IMUX[11]</td></tr>

<tr><td>RXCRCIN[33]</td><td>in</td><td>CELL[9].IMUX_IMUX[10]</td><td>CELL[25].IMUX_IMUX[10]</td></tr>

<tr><td>RXCRCIN[34]</td><td>in</td><td>CELL[9].IMUX_IMUX[9]</td><td>CELL[25].IMUX_IMUX[9]</td></tr>

<tr><td>RXCRCIN[35]</td><td>in</td><td>CELL[9].IMUX_IMUX[8]</td><td>CELL[25].IMUX_IMUX[8]</td></tr>

<tr><td>RXCRCIN[36]</td><td>in</td><td>CELL[8].IMUX_IMUX[11]</td><td>CELL[24].IMUX_IMUX[11]</td></tr>

<tr><td>RXCRCIN[37]</td><td>in</td><td>CELL[8].IMUX_IMUX[10]</td><td>CELL[24].IMUX_IMUX[10]</td></tr>

<tr><td>RXCRCIN[38]</td><td>in</td><td>CELL[8].IMUX_IMUX[9]</td><td>CELL[24].IMUX_IMUX[9]</td></tr>

<tr><td>RXCRCIN[39]</td><td>in</td><td>CELL[8].IMUX_IMUX[8]</td><td>CELL[24].IMUX_IMUX[8]</td></tr>

<tr><td>RXCRCIN[40]</td><td>in</td><td>CELL[11].IMUX_IMUX[11]</td><td>CELL[27].IMUX_IMUX[11]</td></tr>

<tr><td>RXCRCIN[41]</td><td>in</td><td>CELL[11].IMUX_IMUX[10]</td><td>CELL[27].IMUX_IMUX[10]</td></tr>

<tr><td>RXCRCIN[42]</td><td>in</td><td>CELL[11].IMUX_IMUX[9]</td><td>CELL[27].IMUX_IMUX[9]</td></tr>

<tr><td>RXCRCIN[43]</td><td>in</td><td>CELL[11].IMUX_IMUX[8]</td><td>CELL[27].IMUX_IMUX[8]</td></tr>

<tr><td>RXCRCIN[44]</td><td>in</td><td>CELL[10].IMUX_IMUX[11]</td><td>CELL[26].IMUX_IMUX[11]</td></tr>

<tr><td>RXCRCIN[45]</td><td>in</td><td>CELL[10].IMUX_IMUX[10]</td><td>CELL[26].IMUX_IMUX[10]</td></tr>

<tr><td>RXCRCIN[46]</td><td>in</td><td>CELL[10].IMUX_IMUX[9]</td><td>CELL[26].IMUX_IMUX[9]</td></tr>

<tr><td>RXCRCIN[47]</td><td>in</td><td>CELL[10].IMUX_IMUX[8]</td><td>CELL[26].IMUX_IMUX[8]</td></tr>

<tr><td>RXCRCIN[48]</td><td>in</td><td>CELL[13].IMUX_IMUX[11]</td><td>CELL[29].IMUX_IMUX[11]</td></tr>

<tr><td>RXCRCIN[49]</td><td>in</td><td>CELL[13].IMUX_IMUX[10]</td><td>CELL[29].IMUX_IMUX[10]</td></tr>

<tr><td>RXCRCIN[50]</td><td>in</td><td>CELL[13].IMUX_IMUX[9]</td><td>CELL[29].IMUX_IMUX[9]</td></tr>

<tr><td>RXCRCIN[51]</td><td>in</td><td>CELL[13].IMUX_IMUX[8]</td><td>CELL[29].IMUX_IMUX[8]</td></tr>

<tr><td>RXCRCIN[52]</td><td>in</td><td>CELL[12].IMUX_IMUX[11]</td><td>CELL[28].IMUX_IMUX[11]</td></tr>

<tr><td>RXCRCIN[53]</td><td>in</td><td>CELL[12].IMUX_IMUX[10]</td><td>CELL[28].IMUX_IMUX[10]</td></tr>

<tr><td>RXCRCIN[54]</td><td>in</td><td>CELL[12].IMUX_IMUX[9]</td><td>CELL[28].IMUX_IMUX[9]</td></tr>

<tr><td>RXCRCIN[55]</td><td>in</td><td>CELL[12].IMUX_IMUX[8]</td><td>CELL[28].IMUX_IMUX[8]</td></tr>

<tr><td>RXCRCIN[56]</td><td>in</td><td>CELL[15].IMUX_IMUX[11]</td><td>CELL[31].IMUX_IMUX[11]</td></tr>

<tr><td>RXCRCIN[57]</td><td>in</td><td>CELL[15].IMUX_IMUX[10]</td><td>CELL[31].IMUX_IMUX[10]</td></tr>

<tr><td>RXCRCIN[58]</td><td>in</td><td>CELL[15].IMUX_IMUX[9]</td><td>CELL[31].IMUX_IMUX[9]</td></tr>

<tr><td>RXCRCIN[59]</td><td>in</td><td>CELL[15].IMUX_IMUX[8]</td><td>CELL[31].IMUX_IMUX[8]</td></tr>

<tr><td>RXCRCIN[60]</td><td>in</td><td>CELL[14].IMUX_IMUX[11]</td><td>CELL[30].IMUX_IMUX[11]</td></tr>

<tr><td>RXCRCIN[61]</td><td>in</td><td>CELL[14].IMUX_IMUX[10]</td><td>CELL[30].IMUX_IMUX[10]</td></tr>

<tr><td>RXCRCIN[62]</td><td>in</td><td>CELL[14].IMUX_IMUX[9]</td><td>CELL[30].IMUX_IMUX[9]</td></tr>

<tr><td>RXCRCIN[63]</td><td>in</td><td>CELL[14].IMUX_IMUX[8]</td><td>CELL[30].IMUX_IMUX[8]</td></tr>

<tr><td>RXCRCINIT</td><td>in</td><td>CELL[5].IMUX_IMUX[16]</td><td>CELL[21].IMUX_IMUX[16]</td></tr>

<tr><td>TXCRCCLK</td><td>in</td><td>CELL[8].IMUX_CLK_OPTINV[0]</td><td>CELL[24].IMUX_CLK_OPTINV[0]</td></tr>

<tr><td>TXCRCINTCLK</td><td>in</td><td>CELL[7].IMUX_CLK_OPTINV[1]</td><td>CELL[23].IMUX_CLK_OPTINV[1]</td></tr>

<tr><td>TXCRCRESET</td><td>in</td><td>CELL[8].IMUX_SR_OPTINV[0]</td><td>CELL[24].IMUX_SR_OPTINV[0]</td></tr>

<tr><td>TXCRCPD</td><td>in</td><td>CELL[9].IMUX_IMUX[13]</td><td>CELL[25].IMUX_IMUX[13]</td></tr>

<tr><td>TXCRCDATAVALID</td><td>in</td><td>CELL[7].IMUX_CE_OPTINV[1]</td><td>CELL[23].IMUX_CE_OPTINV[1]</td></tr>

<tr><td>TXCRCDATAWIDTH[0]</td><td>in</td><td>CELL[11].IMUX_IMUX[20]</td><td>CELL[27].IMUX_IMUX[20]</td></tr>

<tr><td>TXCRCDATAWIDTH[1]</td><td>in</td><td>CELL[11].IMUX_IMUX[21]</td><td>CELL[27].IMUX_IMUX[21]</td></tr>

<tr><td>TXCRCDATAWIDTH[2]</td><td>in</td><td>CELL[11].IMUX_IMUX[22]</td><td>CELL[27].IMUX_IMUX[22]</td></tr>

<tr><td>TXCRCIN[0]</td><td>in</td><td>CELL[1].IMUX_IMUX[7]</td><td>CELL[17].IMUX_IMUX[7]</td></tr>

<tr><td>TXCRCIN[1]</td><td>in</td><td>CELL[1].IMUX_IMUX[6]</td><td>CELL[17].IMUX_IMUX[6]</td></tr>

<tr><td>TXCRCIN[2]</td><td>in</td><td>CELL[1].IMUX_IMUX[5]</td><td>CELL[17].IMUX_IMUX[5]</td></tr>

<tr><td>TXCRCIN[3]</td><td>in</td><td>CELL[1].IMUX_IMUX[4]</td><td>CELL[17].IMUX_IMUX[4]</td></tr>

<tr><td>TXCRCIN[4]</td><td>in</td><td>CELL[0].IMUX_IMUX[7]</td><td>CELL[16].IMUX_IMUX[7]</td></tr>

<tr><td>TXCRCIN[5]</td><td>in</td><td>CELL[0].IMUX_IMUX[6]</td><td>CELL[16].IMUX_IMUX[6]</td></tr>

<tr><td>TXCRCIN[6]</td><td>in</td><td>CELL[0].IMUX_IMUX[5]</td><td>CELL[16].IMUX_IMUX[5]</td></tr>

<tr><td>TXCRCIN[7]</td><td>in</td><td>CELL[0].IMUX_IMUX[4]</td><td>CELL[16].IMUX_IMUX[4]</td></tr>

<tr><td>TXCRCIN[8]</td><td>in</td><td>CELL[3].IMUX_IMUX[7]</td><td>CELL[19].IMUX_IMUX[7]</td></tr>

<tr><td>TXCRCIN[9]</td><td>in</td><td>CELL[3].IMUX_IMUX[6]</td><td>CELL[19].IMUX_IMUX[6]</td></tr>

<tr><td>TXCRCIN[10]</td><td>in</td><td>CELL[3].IMUX_IMUX[5]</td><td>CELL[19].IMUX_IMUX[5]</td></tr>

<tr><td>TXCRCIN[11]</td><td>in</td><td>CELL[3].IMUX_IMUX[4]</td><td>CELL[19].IMUX_IMUX[4]</td></tr>

<tr><td>TXCRCIN[12]</td><td>in</td><td>CELL[2].IMUX_IMUX[7]</td><td>CELL[18].IMUX_IMUX[7]</td></tr>

<tr><td>TXCRCIN[13]</td><td>in</td><td>CELL[2].IMUX_IMUX[6]</td><td>CELL[18].IMUX_IMUX[6]</td></tr>

<tr><td>TXCRCIN[14]</td><td>in</td><td>CELL[2].IMUX_IMUX[5]</td><td>CELL[18].IMUX_IMUX[5]</td></tr>

<tr><td>TXCRCIN[15]</td><td>in</td><td>CELL[2].IMUX_IMUX[4]</td><td>CELL[18].IMUX_IMUX[4]</td></tr>

<tr><td>TXCRCIN[16]</td><td>in</td><td>CELL[5].IMUX_IMUX[7]</td><td>CELL[21].IMUX_IMUX[7]</td></tr>

<tr><td>TXCRCIN[17]</td><td>in</td><td>CELL[5].IMUX_IMUX[6]</td><td>CELL[21].IMUX_IMUX[6]</td></tr>

<tr><td>TXCRCIN[18]</td><td>in</td><td>CELL[5].IMUX_IMUX[5]</td><td>CELL[21].IMUX_IMUX[5]</td></tr>

<tr><td>TXCRCIN[19]</td><td>in</td><td>CELL[5].IMUX_IMUX[4]</td><td>CELL[21].IMUX_IMUX[4]</td></tr>

<tr><td>TXCRCIN[20]</td><td>in</td><td>CELL[4].IMUX_IMUX[7]</td><td>CELL[20].IMUX_IMUX[7]</td></tr>

<tr><td>TXCRCIN[21]</td><td>in</td><td>CELL[4].IMUX_IMUX[6]</td><td>CELL[20].IMUX_IMUX[6]</td></tr>

<tr><td>TXCRCIN[22]</td><td>in</td><td>CELL[4].IMUX_IMUX[5]</td><td>CELL[20].IMUX_IMUX[5]</td></tr>

<tr><td>TXCRCIN[23]</td><td>in</td><td>CELL[4].IMUX_IMUX[4]</td><td>CELL[20].IMUX_IMUX[4]</td></tr>

<tr><td>TXCRCIN[24]</td><td>in</td><td>CELL[7].IMUX_IMUX[7]</td><td>CELL[23].IMUX_IMUX[7]</td></tr>

<tr><td>TXCRCIN[25]</td><td>in</td><td>CELL[7].IMUX_IMUX[6]</td><td>CELL[23].IMUX_IMUX[6]</td></tr>

<tr><td>TXCRCIN[26]</td><td>in</td><td>CELL[7].IMUX_IMUX[5]</td><td>CELL[23].IMUX_IMUX[5]</td></tr>

<tr><td>TXCRCIN[27]</td><td>in</td><td>CELL[7].IMUX_IMUX[4]</td><td>CELL[23].IMUX_IMUX[4]</td></tr>

<tr><td>TXCRCIN[28]</td><td>in</td><td>CELL[6].IMUX_IMUX[7]</td><td>CELL[22].IMUX_IMUX[7]</td></tr>

<tr><td>TXCRCIN[29]</td><td>in</td><td>CELL[6].IMUX_IMUX[6]</td><td>CELL[22].IMUX_IMUX[6]</td></tr>

<tr><td>TXCRCIN[30]</td><td>in</td><td>CELL[6].IMUX_IMUX[5]</td><td>CELL[22].IMUX_IMUX[5]</td></tr>

<tr><td>TXCRCIN[31]</td><td>in</td><td>CELL[6].IMUX_IMUX[4]</td><td>CELL[22].IMUX_IMUX[4]</td></tr>

<tr><td>TXCRCIN[32]</td><td>in</td><td>CELL[9].IMUX_IMUX[7]</td><td>CELL[25].IMUX_IMUX[7]</td></tr>

<tr><td>TXCRCIN[33]</td><td>in</td><td>CELL[9].IMUX_IMUX[6]</td><td>CELL[25].IMUX_IMUX[6]</td></tr>

<tr><td>TXCRCIN[34]</td><td>in</td><td>CELL[9].IMUX_IMUX[5]</td><td>CELL[25].IMUX_IMUX[5]</td></tr>

<tr><td>TXCRCIN[35]</td><td>in</td><td>CELL[9].IMUX_IMUX[4]</td><td>CELL[25].IMUX_IMUX[4]</td></tr>

<tr><td>TXCRCIN[36]</td><td>in</td><td>CELL[8].IMUX_IMUX[7]</td><td>CELL[24].IMUX_IMUX[7]</td></tr>

<tr><td>TXCRCIN[37]</td><td>in</td><td>CELL[8].IMUX_IMUX[6]</td><td>CELL[24].IMUX_IMUX[6]</td></tr>

<tr><td>TXCRCIN[38]</td><td>in</td><td>CELL[8].IMUX_IMUX[5]</td><td>CELL[24].IMUX_IMUX[5]</td></tr>

<tr><td>TXCRCIN[39]</td><td>in</td><td>CELL[8].IMUX_IMUX[4]</td><td>CELL[24].IMUX_IMUX[4]</td></tr>

<tr><td>TXCRCIN[40]</td><td>in</td><td>CELL[11].IMUX_IMUX[7]</td><td>CELL[27].IMUX_IMUX[7]</td></tr>

<tr><td>TXCRCIN[41]</td><td>in</td><td>CELL[11].IMUX_IMUX[6]</td><td>CELL[27].IMUX_IMUX[6]</td></tr>

<tr><td>TXCRCIN[42]</td><td>in</td><td>CELL[11].IMUX_IMUX[5]</td><td>CELL[27].IMUX_IMUX[5]</td></tr>

<tr><td>TXCRCIN[43]</td><td>in</td><td>CELL[11].IMUX_IMUX[4]</td><td>CELL[27].IMUX_IMUX[4]</td></tr>

<tr><td>TXCRCIN[44]</td><td>in</td><td>CELL[10].IMUX_IMUX[7]</td><td>CELL[26].IMUX_IMUX[7]</td></tr>

<tr><td>TXCRCIN[45]</td><td>in</td><td>CELL[10].IMUX_IMUX[6]</td><td>CELL[26].IMUX_IMUX[6]</td></tr>

<tr><td>TXCRCIN[46]</td><td>in</td><td>CELL[10].IMUX_IMUX[5]</td><td>CELL[26].IMUX_IMUX[5]</td></tr>

<tr><td>TXCRCIN[47]</td><td>in</td><td>CELL[10].IMUX_IMUX[4]</td><td>CELL[26].IMUX_IMUX[4]</td></tr>

<tr><td>TXCRCIN[48]</td><td>in</td><td>CELL[13].IMUX_IMUX[7]</td><td>CELL[29].IMUX_IMUX[7]</td></tr>

<tr><td>TXCRCIN[49]</td><td>in</td><td>CELL[13].IMUX_IMUX[6]</td><td>CELL[29].IMUX_IMUX[6]</td></tr>

<tr><td>TXCRCIN[50]</td><td>in</td><td>CELL[13].IMUX_IMUX[5]</td><td>CELL[29].IMUX_IMUX[5]</td></tr>

<tr><td>TXCRCIN[51]</td><td>in</td><td>CELL[13].IMUX_IMUX[4]</td><td>CELL[29].IMUX_IMUX[4]</td></tr>

<tr><td>TXCRCIN[52]</td><td>in</td><td>CELL[12].IMUX_IMUX[7]</td><td>CELL[28].IMUX_IMUX[7]</td></tr>

<tr><td>TXCRCIN[53]</td><td>in</td><td>CELL[12].IMUX_IMUX[6]</td><td>CELL[28].IMUX_IMUX[6]</td></tr>

<tr><td>TXCRCIN[54]</td><td>in</td><td>CELL[12].IMUX_IMUX[5]</td><td>CELL[28].IMUX_IMUX[5]</td></tr>

<tr><td>TXCRCIN[55]</td><td>in</td><td>CELL[12].IMUX_IMUX[4]</td><td>CELL[28].IMUX_IMUX[4]</td></tr>

<tr><td>TXCRCIN[56]</td><td>in</td><td>CELL[15].IMUX_IMUX[7]</td><td>CELL[31].IMUX_IMUX[7]</td></tr>

<tr><td>TXCRCIN[57]</td><td>in</td><td>CELL[15].IMUX_IMUX[6]</td><td>CELL[31].IMUX_IMUX[6]</td></tr>

<tr><td>TXCRCIN[58]</td><td>in</td><td>CELL[15].IMUX_IMUX[5]</td><td>CELL[31].IMUX_IMUX[5]</td></tr>

<tr><td>TXCRCIN[59]</td><td>in</td><td>CELL[15].IMUX_IMUX[4]</td><td>CELL[31].IMUX_IMUX[4]</td></tr>

<tr><td>TXCRCIN[60]</td><td>in</td><td>CELL[14].IMUX_IMUX[7]</td><td>CELL[30].IMUX_IMUX[7]</td></tr>

<tr><td>TXCRCIN[61]</td><td>in</td><td>CELL[14].IMUX_IMUX[6]</td><td>CELL[30].IMUX_IMUX[6]</td></tr>

<tr><td>TXCRCIN[62]</td><td>in</td><td>CELL[14].IMUX_IMUX[5]</td><td>CELL[30].IMUX_IMUX[5]</td></tr>

<tr><td>TXCRCIN[63]</td><td>in</td><td>CELL[14].IMUX_IMUX[4]</td><td>CELL[30].IMUX_IMUX[4]</td></tr>

<tr><td>TXCRCINIT</td><td>in</td><td>CELL[5].IMUX_IMUX[17]</td><td>CELL[21].IMUX_IMUX[17]</td></tr>

<tr><td>SCANEN[0]</td><td>in</td><td>CELL[14].IMUX_CE_OPTINV[0]</td><td>CELL[30].IMUX_CE_OPTINV[0]</td></tr>

<tr><td>SCANEN[1]</td><td>in</td><td>CELL[14].IMUX_CE_OPTINV[1]</td><td>CELL[30].IMUX_CE_OPTINV[1]</td></tr>

<tr><td>SCANEN[2]</td><td>in</td><td>CELL[12].IMUX_CE_OPTINV[0]</td><td>CELL[28].IMUX_CE_OPTINV[0]</td></tr>

<tr><td>SCANIN[0]</td><td>in</td><td>CELL[15].IMUX_IMUX[19]</td><td>CELL[31].IMUX_IMUX[19]</td></tr>

<tr><td>SCANIN[1]</td><td>in</td><td>CELL[15].IMUX_IMUX[20]</td><td>CELL[31].IMUX_IMUX[20]</td></tr>

<tr><td>SCANIN[2]</td><td>in</td><td>CELL[15].IMUX_IMUX[21]</td><td>CELL[31].IMUX_IMUX[21]</td></tr>

<tr><td>SCANMODE[0]</td><td>in</td><td>CELL[13].IMUX_CE_OPTINV[0]</td><td>CELL[29].IMUX_CE_OPTINV[0]</td></tr>

<tr><td>SCANMODE[1]</td><td>in</td><td>CELL[13].IMUX_CE_OPTINV[1]</td><td>CELL[29].IMUX_CE_OPTINV[1]</td></tr>

<tr><td>SCANMODE[2]</td><td>in</td><td>CELL[12].IMUX_CE_OPTINV[1]</td><td>CELL[28].IMUX_CE_OPTINV[1]</td></tr>

<tr><td>TESTMEMORY</td><td>in</td><td>CELL[12].IMUX_IMUX[14]</td><td>CELL[28].IMUX_IMUX[14]</td></tr>

<tr><td>RXPCSHCLKOUT</td><td>out</td><td>CELL[16].OUT_MGT_RXPCSHCLKOUT[0]</td><td>CELL[16].OUT_MGT_RXPCSHCLKOUT[1]</td></tr>

<tr><td>TXPCSHCLKOUT</td><td>out</td><td>CELL[16].OUT_MGT_TXPCSHCLKOUT[0]</td><td>CELL[16].OUT_MGT_TXPCSHCLKOUT[1]</td></tr>

<tr><td>DRDY</td><td>out</td><td>CELL[7].OUT_SEC_TMIN[0]</td><td>CELL[23].OUT_SEC_TMIN[0]</td></tr>

<tr><td>DO[0]</td><td>out</td><td>CELL[5].OUT_HALF0_BEL[4], CELL[5].OUT_HALF1_BEL[4]</td><td>CELL[21].OUT_HALF0_BEL[4], CELL[21].OUT_HALF1_BEL[4]</td></tr>

<tr><td>DO[1]</td><td>out</td><td>CELL[5].OUT_HALF0_BEL[5], CELL[5].OUT_HALF1_BEL[5]</td><td>CELL[21].OUT_HALF0_BEL[5], CELL[21].OUT_HALF1_BEL[5]</td></tr>

<tr><td>DO[2]</td><td>out</td><td>CELL[5].OUT_HALF0_BEL[6], CELL[5].OUT_HALF1_BEL[6]</td><td>CELL[21].OUT_HALF0_BEL[6], CELL[21].OUT_HALF1_BEL[6]</td></tr>

<tr><td>DO[3]</td><td>out</td><td>CELL[5].OUT_HALF0_BEL[7], CELL[5].OUT_HALF1_BEL[7]</td><td>CELL[21].OUT_HALF0_BEL[7], CELL[21].OUT_HALF1_BEL[7]</td></tr>

<tr><td>DO[4]</td><td>out</td><td>CELL[5].OUT_BEST_TMIN[4]</td><td>CELL[21].OUT_BEST_TMIN[4]</td></tr>

<tr><td>DO[5]</td><td>out</td><td>CELL[5].OUT_BEST_TMIN[5]</td><td>CELL[21].OUT_BEST_TMIN[5]</td></tr>

<tr><td>DO[6]</td><td>out</td><td>CELL[5].OUT_BEST_TMIN[6]</td><td>CELL[21].OUT_BEST_TMIN[6]</td></tr>

<tr><td>DO[7]</td><td>out</td><td>CELL[5].OUT_BEST_TMIN[7]</td><td>CELL[21].OUT_BEST_TMIN[7]</td></tr>

<tr><td>DO[8]</td><td>out</td><td>CELL[7].OUT_HALF0_BEL[4], CELL[7].OUT_HALF1_BEL[4]</td><td>CELL[23].OUT_HALF0_BEL[4], CELL[23].OUT_HALF1_BEL[4]</td></tr>

<tr><td>DO[9]</td><td>out</td><td>CELL[7].OUT_HALF0_BEL[5], CELL[7].OUT_HALF1_BEL[5]</td><td>CELL[23].OUT_HALF0_BEL[5], CELL[23].OUT_HALF1_BEL[5]</td></tr>

<tr><td>DO[10]</td><td>out</td><td>CELL[7].OUT_HALF0_BEL[6], CELL[7].OUT_HALF1_BEL[6]</td><td>CELL[23].OUT_HALF0_BEL[6], CELL[23].OUT_HALF1_BEL[6]</td></tr>

<tr><td>DO[11]</td><td>out</td><td>CELL[7].OUT_HALF0_BEL[7], CELL[7].OUT_HALF1_BEL[7]</td><td>CELL[23].OUT_HALF0_BEL[7], CELL[23].OUT_HALF1_BEL[7]</td></tr>

<tr><td>DO[12]</td><td>out</td><td>CELL[9].OUT_HALF0_BEL[4], CELL[9].OUT_HALF1_BEL[4]</td><td>CELL[25].OUT_HALF0_BEL[4], CELL[25].OUT_HALF1_BEL[4]</td></tr>

<tr><td>DO[13]</td><td>out</td><td>CELL[9].OUT_HALF0_BEL[5], CELL[9].OUT_HALF1_BEL[5]</td><td>CELL[25].OUT_HALF0_BEL[5], CELL[25].OUT_HALF1_BEL[5]</td></tr>

<tr><td>DO[14]</td><td>out</td><td>CELL[9].OUT_HALF0_BEL[6], CELL[9].OUT_HALF1_BEL[6]</td><td>CELL[25].OUT_HALF0_BEL[6], CELL[25].OUT_HALF1_BEL[6]</td></tr>

<tr><td>DO[15]</td><td>out</td><td>CELL[9].OUT_HALF0_BEL[7], CELL[9].OUT_HALF1_BEL[7]</td><td>CELL[25].OUT_HALF0_BEL[7], CELL[25].OUT_HALF1_BEL[7]</td></tr>

<tr><td>RXRECCLK1</td><td>out</td><td>CELL[7].OUT_BEST_TMIN[4]</td><td>CELL[23].OUT_BEST_TMIN[4]</td></tr>

<tr><td>RXRECCLK2</td><td>out</td><td>CELL[7].OUT_BEST_TMIN[5]</td><td>CELL[23].OUT_BEST_TMIN[5]</td></tr>

<tr><td>RXCALFAIL</td><td>out</td><td>CELL[3].OUT_BEST_TMIN[6]</td><td>CELL[19].OUT_BEST_TMIN[6]</td></tr>

<tr><td>RXENABLECAL</td><td>out</td><td>CELL[15].OUT_SEC_TMIN[1]</td><td>CELL[31].OUT_SEC_TMIN[1]</td></tr>

<tr><td>RXCOARSEST</td><td>out</td><td>CELL[15].OUT_SEC_TMIN[0]</td><td>CELL[31].OUT_SEC_TMIN[0]</td></tr>

<tr><td>RXFCALSTATE[0]</td><td>out</td><td>CELL[14].OUT_HALF0_BEL[4], CELL[14].OUT_HALF1_BEL[4]</td><td>CELL[30].OUT_HALF0_BEL[4], CELL[30].OUT_HALF1_BEL[4]</td></tr>

<tr><td>RXFCALSTATE[1]</td><td>out</td><td>CELL[14].OUT_HALF0_BEL[5], CELL[14].OUT_HALF1_BEL[5]</td><td>CELL[30].OUT_HALF0_BEL[5], CELL[30].OUT_HALF1_BEL[5]</td></tr>

<tr><td>RXFCALSTATE[2]</td><td>out</td><td>CELL[14].OUT_HALF0_BEL[6], CELL[14].OUT_HALF1_BEL[6]</td><td>CELL[30].OUT_HALF0_BEL[6], CELL[30].OUT_HALF1_BEL[6]</td></tr>

<tr><td>RXFDETSTATE[0]</td><td>out</td><td>CELL[13].OUT_SEC_TMIN[0]</td><td>CELL[29].OUT_SEC_TMIN[0]</td></tr>

<tr><td>RXFDETSTATE[1]</td><td>out</td><td>CELL[13].OUT_SEC_TMIN[1]</td><td>CELL[29].OUT_SEC_TMIN[1]</td></tr>

<tr><td>RXFDETSTATE[2]</td><td>out</td><td>CELL[13].OUT_SEC_TMIN[2]</td><td>CELL[29].OUT_SEC_TMIN[2]</td></tr>

<tr><td>RXCYCLELIMIT</td><td>out</td><td>CELL[11].OUT_HALF0_BEL[4], CELL[11].OUT_HALF1_BEL[4]</td><td>CELL[27].OUT_HALF0_BEL[4], CELL[27].OUT_HALF1_BEL[4]</td></tr>

<tr><td>RXLOCK</td><td>out</td><td>CELL[15].OUT_HALF0_BEL[4], CELL[15].OUT_HALF1_BEL[4]</td><td>CELL[31].OUT_HALF0_BEL[4], CELL[31].OUT_HALF1_BEL[4]</td></tr>

<tr><td>RXLOCKUPDATE</td><td>out</td><td>CELL[15].OUT_HALF0_BEL[6], CELL[15].OUT_HALF1_BEL[6]</td><td>CELL[31].OUT_HALF0_BEL[6], CELL[31].OUT_HALF1_BEL[6]</td></tr>

<tr><td>RXSIGDET</td><td>out</td><td>CELL[1].OUT_BEST_TMIN[6]</td><td>CELL[17].OUT_BEST_TMIN[6]</td></tr>

<tr><td>RXVCOHIGH</td><td>out</td><td>CELL[3].OUT_BEST_TMIN[4]</td><td>CELL[19].OUT_BEST_TMIN[4]</td></tr>

<tr><td>RXADCN</td><td>out</td><td>CELL[0].OUT_HALF0_BEL[4], CELL[0].OUT_HALF1_BEL[4]</td><td>CELL[16].OUT_HALF0_BEL[4], CELL[16].OUT_HALF1_BEL[4]</td></tr>

<tr><td>RXADCP</td><td>out</td><td>CELL[1].OUT_BEST_TMIN[7]</td><td>CELL[17].OUT_BEST_TMIN[7]</td></tr>

<tr><td>CDRSTATUS[0]</td><td>out</td><td>CELL[1].OUT_HALF0_BEL[4], CELL[1].OUT_HALF1_BEL[4]</td><td>CELL[17].OUT_HALF0_BEL[4], CELL[17].OUT_HALF1_BEL[4]</td></tr>

<tr><td>CDRSTATUS[1]</td><td>out</td><td>CELL[1].OUT_HALF0_BEL[5], CELL[1].OUT_HALF1_BEL[5]</td><td>CELL[17].OUT_HALF0_BEL[5], CELL[17].OUT_HALF1_BEL[5]</td></tr>

<tr><td>CDRSTATUS[2]</td><td>out</td><td>CELL[1].OUT_HALF0_BEL[6], CELL[1].OUT_HALF1_BEL[6]</td><td>CELL[17].OUT_HALF0_BEL[6], CELL[17].OUT_HALF1_BEL[6]</td></tr>

<tr><td>CDRSTATUS[3]</td><td>out</td><td>CELL[1].OUT_HALF0_BEL[7], CELL[1].OUT_HALF1_BEL[7]</td><td>CELL[17].OUT_HALF0_BEL[7], CELL[17].OUT_HALF1_BEL[7]</td></tr>

<tr><td>CDRSTATUS[4]</td><td>out</td><td>CELL[2].OUT_HALF0_BEL[4], CELL[2].OUT_HALF1_BEL[4]</td><td>CELL[18].OUT_HALF0_BEL[4], CELL[18].OUT_HALF1_BEL[4]</td></tr>

<tr><td>CDRSTATUS[5]</td><td>out</td><td>CELL[2].OUT_HALF0_BEL[5], CELL[2].OUT_HALF1_BEL[5]</td><td>CELL[18].OUT_HALF0_BEL[5], CELL[18].OUT_HALF1_BEL[5]</td></tr>

<tr><td>CDRSTATUS[6]</td><td>out</td><td>CELL[2].OUT_HALF0_BEL[6], CELL[2].OUT_HALF1_BEL[6]</td><td>CELL[18].OUT_HALF0_BEL[6], CELL[18].OUT_HALF1_BEL[6]</td></tr>

<tr><td>CDRSTATUS[7]</td><td>out</td><td>CELL[3].OUT_HALF0_BEL[4], CELL[3].OUT_HALF1_BEL[4]</td><td>CELL[19].OUT_HALF0_BEL[4], CELL[19].OUT_HALF1_BEL[4]</td></tr>

<tr><td>CDRSTATUS[8]</td><td>out</td><td>CELL[3].OUT_HALF0_BEL[5], CELL[3].OUT_HALF1_BEL[5]</td><td>CELL[19].OUT_HALF0_BEL[5], CELL[19].OUT_HALF1_BEL[5]</td></tr>

<tr><td>CDRSTATUS[9]</td><td>out</td><td>CELL[3].OUT_HALF0_BEL[6], CELL[3].OUT_HALF1_BEL[6]</td><td>CELL[19].OUT_HALF0_BEL[6], CELL[19].OUT_HALF1_BEL[6]</td></tr>

<tr><td>CDRSTATUS[10]</td><td>out</td><td>CELL[3].OUT_HALF0_BEL[7], CELL[3].OUT_HALF1_BEL[7]</td><td>CELL[19].OUT_HALF0_BEL[7], CELL[19].OUT_HALF1_BEL[7]</td></tr>

<tr><td>CDRSTATUS[11]</td><td>out</td><td>CELL[4].OUT_HALF0_BEL[4], CELL[4].OUT_HALF1_BEL[4]</td><td>CELL[20].OUT_HALF0_BEL[4], CELL[20].OUT_HALF1_BEL[4]</td></tr>

<tr><td>CDRSTATUS[12]</td><td>out</td><td>CELL[4].OUT_HALF0_BEL[5], CELL[4].OUT_HALF1_BEL[5]</td><td>CELL[20].OUT_HALF0_BEL[5], CELL[20].OUT_HALF1_BEL[5]</td></tr>

<tr><td>CDRSTATUS[13]</td><td>out</td><td>CELL[5].OUT_SEC_TMIN[0]</td><td>CELL[21].OUT_SEC_TMIN[0]</td></tr>

<tr><td>CDRSTATUS[14]</td><td>out</td><td>CELL[5].OUT_SEC_TMIN[1]</td><td>CELL[21].OUT_SEC_TMIN[1]</td></tr>

<tr><td>CDRSTATUS[15]</td><td>out</td><td>CELL[6].OUT_HALF0_BEL[4], CELL[6].OUT_HALF1_BEL[4]</td><td>CELL[22].OUT_HALF0_BEL[4], CELL[22].OUT_HALF1_BEL[4]</td></tr>

<tr><td>CDRSTATUS[16]</td><td>out</td><td>CELL[6].OUT_HALF0_BEL[5], CELL[6].OUT_HALF1_BEL[5]</td><td>CELL[22].OUT_HALF0_BEL[5], CELL[22].OUT_HALF1_BEL[5]</td></tr>

<tr><td>CDRSTATUS[17]</td><td>out</td><td>CELL[8].OUT_HALF0_BEL[4], CELL[8].OUT_HALF1_BEL[4]</td><td>CELL[24].OUT_HALF0_BEL[4], CELL[24].OUT_HALF1_BEL[4]</td></tr>

<tr><td>RXDATA[0]</td><td>out</td><td>CELL[0].OUT_BEST_TMIN[0]</td><td>CELL[16].OUT_BEST_TMIN[0]</td></tr>

<tr><td>RXDATA[1]</td><td>out</td><td>CELL[0].OUT_BEST_TMIN[1]</td><td>CELL[16].OUT_BEST_TMIN[1]</td></tr>

<tr><td>RXDATA[2]</td><td>out</td><td>CELL[0].OUT_BEST_TMIN[2]</td><td>CELL[16].OUT_BEST_TMIN[2]</td></tr>

<tr><td>RXDATA[3]</td><td>out</td><td>CELL[0].OUT_BEST_TMIN[3]</td><td>CELL[16].OUT_BEST_TMIN[3]</td></tr>

<tr><td>RXDATA[4]</td><td>out</td><td>CELL[1].OUT_BEST_TMIN[0]</td><td>CELL[17].OUT_BEST_TMIN[0]</td></tr>

<tr><td>RXDATA[5]</td><td>out</td><td>CELL[1].OUT_BEST_TMIN[1]</td><td>CELL[17].OUT_BEST_TMIN[1]</td></tr>

<tr><td>RXDATA[6]</td><td>out</td><td>CELL[1].OUT_BEST_TMIN[2]</td><td>CELL[17].OUT_BEST_TMIN[2]</td></tr>

<tr><td>RXDATA[7]</td><td>out</td><td>CELL[1].OUT_BEST_TMIN[3]</td><td>CELL[17].OUT_BEST_TMIN[3]</td></tr>

<tr><td>RXDATA[8]</td><td>out</td><td>CELL[2].OUT_BEST_TMIN[0]</td><td>CELL[18].OUT_BEST_TMIN[0]</td></tr>

<tr><td>RXDATA[9]</td><td>out</td><td>CELL[2].OUT_BEST_TMIN[1]</td><td>CELL[18].OUT_BEST_TMIN[1]</td></tr>

<tr><td>RXDATA[10]</td><td>out</td><td>CELL[2].OUT_BEST_TMIN[2]</td><td>CELL[18].OUT_BEST_TMIN[2]</td></tr>

<tr><td>RXDATA[11]</td><td>out</td><td>CELL[2].OUT_BEST_TMIN[3]</td><td>CELL[18].OUT_BEST_TMIN[3]</td></tr>

<tr><td>RXDATA[12]</td><td>out</td><td>CELL[3].OUT_BEST_TMIN[0]</td><td>CELL[19].OUT_BEST_TMIN[0]</td></tr>

<tr><td>RXDATA[13]</td><td>out</td><td>CELL[3].OUT_BEST_TMIN[1]</td><td>CELL[19].OUT_BEST_TMIN[1]</td></tr>

<tr><td>RXDATA[14]</td><td>out</td><td>CELL[3].OUT_BEST_TMIN[2]</td><td>CELL[19].OUT_BEST_TMIN[2]</td></tr>

<tr><td>RXDATA[15]</td><td>out</td><td>CELL[3].OUT_BEST_TMIN[3]</td><td>CELL[19].OUT_BEST_TMIN[3]</td></tr>

<tr><td>RXDATA[16]</td><td>out</td><td>CELL[4].OUT_BEST_TMIN[0]</td><td>CELL[20].OUT_BEST_TMIN[0]</td></tr>

<tr><td>RXDATA[17]</td><td>out</td><td>CELL[4].OUT_BEST_TMIN[1]</td><td>CELL[20].OUT_BEST_TMIN[1]</td></tr>

<tr><td>RXDATA[18]</td><td>out</td><td>CELL[4].OUT_BEST_TMIN[2]</td><td>CELL[20].OUT_BEST_TMIN[2]</td></tr>

<tr><td>RXDATA[19]</td><td>out</td><td>CELL[4].OUT_BEST_TMIN[3]</td><td>CELL[20].OUT_BEST_TMIN[3]</td></tr>

<tr><td>RXDATA[20]</td><td>out</td><td>CELL[5].OUT_BEST_TMIN[0]</td><td>CELL[21].OUT_BEST_TMIN[0]</td></tr>

<tr><td>RXDATA[21]</td><td>out</td><td>CELL[5].OUT_BEST_TMIN[1]</td><td>CELL[21].OUT_BEST_TMIN[1]</td></tr>

<tr><td>RXDATA[22]</td><td>out</td><td>CELL[5].OUT_BEST_TMIN[2]</td><td>CELL[21].OUT_BEST_TMIN[2]</td></tr>

<tr><td>RXDATA[23]</td><td>out</td><td>CELL[5].OUT_BEST_TMIN[3]</td><td>CELL[21].OUT_BEST_TMIN[3]</td></tr>

<tr><td>RXDATA[24]</td><td>out</td><td>CELL[6].OUT_BEST_TMIN[0]</td><td>CELL[22].OUT_BEST_TMIN[0]</td></tr>

<tr><td>RXDATA[25]</td><td>out</td><td>CELL[6].OUT_BEST_TMIN[1]</td><td>CELL[22].OUT_BEST_TMIN[1]</td></tr>

<tr><td>RXDATA[26]</td><td>out</td><td>CELL[6].OUT_BEST_TMIN[2]</td><td>CELL[22].OUT_BEST_TMIN[2]</td></tr>

<tr><td>RXDATA[27]</td><td>out</td><td>CELL[6].OUT_BEST_TMIN[3]</td><td>CELL[22].OUT_BEST_TMIN[3]</td></tr>

<tr><td>RXDATA[28]</td><td>out</td><td>CELL[7].OUT_BEST_TMIN[0]</td><td>CELL[23].OUT_BEST_TMIN[0]</td></tr>

<tr><td>RXDATA[29]</td><td>out</td><td>CELL[7].OUT_BEST_TMIN[1]</td><td>CELL[23].OUT_BEST_TMIN[1]</td></tr>

<tr><td>RXDATA[30]</td><td>out</td><td>CELL[7].OUT_BEST_TMIN[2]</td><td>CELL[23].OUT_BEST_TMIN[2]</td></tr>

<tr><td>RXDATA[31]</td><td>out</td><td>CELL[7].OUT_BEST_TMIN[3]</td><td>CELL[23].OUT_BEST_TMIN[3]</td></tr>

<tr><td>RXDATA[32]</td><td>out</td><td>CELL[8].OUT_BEST_TMIN[0]</td><td>CELL[24].OUT_BEST_TMIN[0]</td></tr>

<tr><td>RXDATA[33]</td><td>out</td><td>CELL[8].OUT_BEST_TMIN[1]</td><td>CELL[24].OUT_BEST_TMIN[1]</td></tr>

<tr><td>RXDATA[34]</td><td>out</td><td>CELL[8].OUT_BEST_TMIN[2]</td><td>CELL[24].OUT_BEST_TMIN[2]</td></tr>

<tr><td>RXDATA[35]</td><td>out</td><td>CELL[8].OUT_BEST_TMIN[3]</td><td>CELL[24].OUT_BEST_TMIN[3]</td></tr>

<tr><td>RXDATA[36]</td><td>out</td><td>CELL[9].OUT_BEST_TMIN[0]</td><td>CELL[25].OUT_BEST_TMIN[0]</td></tr>

<tr><td>RXDATA[37]</td><td>out</td><td>CELL[9].OUT_BEST_TMIN[1]</td><td>CELL[25].OUT_BEST_TMIN[1]</td></tr>

<tr><td>RXDATA[38]</td><td>out</td><td>CELL[9].OUT_BEST_TMIN[2]</td><td>CELL[25].OUT_BEST_TMIN[2]</td></tr>

<tr><td>RXDATA[39]</td><td>out</td><td>CELL[9].OUT_BEST_TMIN[3]</td><td>CELL[25].OUT_BEST_TMIN[3]</td></tr>

<tr><td>RXDATA[40]</td><td>out</td><td>CELL[10].OUT_BEST_TMIN[0]</td><td>CELL[26].OUT_BEST_TMIN[0]</td></tr>

<tr><td>RXDATA[41]</td><td>out</td><td>CELL[10].OUT_BEST_TMIN[1]</td><td>CELL[26].OUT_BEST_TMIN[1]</td></tr>

<tr><td>RXDATA[42]</td><td>out</td><td>CELL[10].OUT_BEST_TMIN[2]</td><td>CELL[26].OUT_BEST_TMIN[2]</td></tr>

<tr><td>RXDATA[43]</td><td>out</td><td>CELL[10].OUT_BEST_TMIN[3]</td><td>CELL[26].OUT_BEST_TMIN[3]</td></tr>

<tr><td>RXDATA[44]</td><td>out</td><td>CELL[11].OUT_BEST_TMIN[0]</td><td>CELL[27].OUT_BEST_TMIN[0]</td></tr>

<tr><td>RXDATA[45]</td><td>out</td><td>CELL[11].OUT_BEST_TMIN[1]</td><td>CELL[27].OUT_BEST_TMIN[1]</td></tr>

<tr><td>RXDATA[46]</td><td>out</td><td>CELL[11].OUT_BEST_TMIN[2]</td><td>CELL[27].OUT_BEST_TMIN[2]</td></tr>

<tr><td>RXDATA[47]</td><td>out</td><td>CELL[11].OUT_BEST_TMIN[3]</td><td>CELL[27].OUT_BEST_TMIN[3]</td></tr>

<tr><td>RXDATA[48]</td><td>out</td><td>CELL[12].OUT_BEST_TMIN[0]</td><td>CELL[28].OUT_BEST_TMIN[0]</td></tr>

<tr><td>RXDATA[49]</td><td>out</td><td>CELL[12].OUT_BEST_TMIN[1]</td><td>CELL[28].OUT_BEST_TMIN[1]</td></tr>

<tr><td>RXDATA[50]</td><td>out</td><td>CELL[12].OUT_BEST_TMIN[2]</td><td>CELL[28].OUT_BEST_TMIN[2]</td></tr>

<tr><td>RXDATA[51]</td><td>out</td><td>CELL[12].OUT_BEST_TMIN[3]</td><td>CELL[28].OUT_BEST_TMIN[3]</td></tr>

<tr><td>RXDATA[52]</td><td>out</td><td>CELL[13].OUT_BEST_TMIN[0]</td><td>CELL[29].OUT_BEST_TMIN[0]</td></tr>

<tr><td>RXDATA[53]</td><td>out</td><td>CELL[13].OUT_BEST_TMIN[1]</td><td>CELL[29].OUT_BEST_TMIN[1]</td></tr>

<tr><td>RXDATA[54]</td><td>out</td><td>CELL[13].OUT_BEST_TMIN[2]</td><td>CELL[29].OUT_BEST_TMIN[2]</td></tr>

<tr><td>RXDATA[55]</td><td>out</td><td>CELL[13].OUT_BEST_TMIN[3]</td><td>CELL[29].OUT_BEST_TMIN[3]</td></tr>

<tr><td>RXDATA[56]</td><td>out</td><td>CELL[14].OUT_BEST_TMIN[0]</td><td>CELL[30].OUT_BEST_TMIN[0]</td></tr>

<tr><td>RXDATA[57]</td><td>out</td><td>CELL[14].OUT_BEST_TMIN[1]</td><td>CELL[30].OUT_BEST_TMIN[1]</td></tr>

<tr><td>RXDATA[58]</td><td>out</td><td>CELL[14].OUT_BEST_TMIN[2]</td><td>CELL[30].OUT_BEST_TMIN[2]</td></tr>

<tr><td>RXDATA[59]</td><td>out</td><td>CELL[14].OUT_BEST_TMIN[3]</td><td>CELL[30].OUT_BEST_TMIN[3]</td></tr>

<tr><td>RXDATA[60]</td><td>out</td><td>CELL[15].OUT_BEST_TMIN[0]</td><td>CELL[31].OUT_BEST_TMIN[0]</td></tr>

<tr><td>RXDATA[61]</td><td>out</td><td>CELL[15].OUT_BEST_TMIN[1]</td><td>CELL[31].OUT_BEST_TMIN[1]</td></tr>

<tr><td>RXDATA[62]</td><td>out</td><td>CELL[15].OUT_BEST_TMIN[2]</td><td>CELL[31].OUT_BEST_TMIN[2]</td></tr>

<tr><td>RXDATA[63]</td><td>out</td><td>CELL[15].OUT_BEST_TMIN[3]</td><td>CELL[31].OUT_BEST_TMIN[3]</td></tr>

<tr><td>RXNOTINTABLE[0]</td><td>out</td><td>CELL[0].OUT_BEST_TMIN[5]</td><td>CELL[16].OUT_BEST_TMIN[5]</td></tr>

<tr><td>RXNOTINTABLE[1]</td><td>out</td><td>CELL[2].OUT_BEST_TMIN[5]</td><td>CELL[18].OUT_BEST_TMIN[5]</td></tr>

<tr><td>RXNOTINTABLE[2]</td><td>out</td><td>CELL[4].OUT_BEST_TMIN[5]</td><td>CELL[20].OUT_BEST_TMIN[5]</td></tr>

<tr><td>RXNOTINTABLE[3]</td><td>out</td><td>CELL[6].OUT_BEST_TMIN[5]</td><td>CELL[22].OUT_BEST_TMIN[5]</td></tr>

<tr><td>RXNOTINTABLE[4]</td><td>out</td><td>CELL[8].OUT_BEST_TMIN[5]</td><td>CELL[24].OUT_BEST_TMIN[5]</td></tr>

<tr><td>RXNOTINTABLE[5]</td><td>out</td><td>CELL[10].OUT_BEST_TMIN[5]</td><td>CELL[26].OUT_BEST_TMIN[5]</td></tr>

<tr><td>RXNOTINTABLE[6]</td><td>out</td><td>CELL[12].OUT_BEST_TMIN[5]</td><td>CELL[28].OUT_BEST_TMIN[5]</td></tr>

<tr><td>RXNOTINTABLE[7]</td><td>out</td><td>CELL[14].OUT_BEST_TMIN[5]</td><td>CELL[30].OUT_BEST_TMIN[5]</td></tr>

<tr><td>RXDISPERR[0]</td><td>out</td><td>CELL[0].OUT_BEST_TMIN[4]</td><td>CELL[16].OUT_BEST_TMIN[4]</td></tr>

<tr><td>RXDISPERR[1]</td><td>out</td><td>CELL[2].OUT_BEST_TMIN[4]</td><td>CELL[18].OUT_BEST_TMIN[4]</td></tr>

<tr><td>RXDISPERR[2]</td><td>out</td><td>CELL[4].OUT_BEST_TMIN[4]</td><td>CELL[20].OUT_BEST_TMIN[4]</td></tr>

<tr><td>RXDISPERR[3]</td><td>out</td><td>CELL[6].OUT_BEST_TMIN[4]</td><td>CELL[22].OUT_BEST_TMIN[4]</td></tr>

<tr><td>RXDISPERR[4]</td><td>out</td><td>CELL[8].OUT_BEST_TMIN[4]</td><td>CELL[24].OUT_BEST_TMIN[4]</td></tr>

<tr><td>RXDISPERR[5]</td><td>out</td><td>CELL[10].OUT_BEST_TMIN[4]</td><td>CELL[26].OUT_BEST_TMIN[4]</td></tr>

<tr><td>RXDISPERR[6]</td><td>out</td><td>CELL[12].OUT_BEST_TMIN[4]</td><td>CELL[28].OUT_BEST_TMIN[4]</td></tr>

<tr><td>RXDISPERR[7]</td><td>out</td><td>CELL[14].OUT_BEST_TMIN[4]</td><td>CELL[30].OUT_BEST_TMIN[4]</td></tr>

<tr><td>RXCHARISK[0]</td><td>out</td><td>CELL[0].OUT_BEST_TMIN[6]</td><td>CELL[16].OUT_BEST_TMIN[6]</td></tr>

<tr><td>RXCHARISK[1]</td><td>out</td><td>CELL[2].OUT_BEST_TMIN[6]</td><td>CELL[18].OUT_BEST_TMIN[6]</td></tr>

<tr><td>RXCHARISK[2]</td><td>out</td><td>CELL[4].OUT_BEST_TMIN[6]</td><td>CELL[20].OUT_BEST_TMIN[6]</td></tr>

<tr><td>RXCHARISK[3]</td><td>out</td><td>CELL[6].OUT_BEST_TMIN[6]</td><td>CELL[22].OUT_BEST_TMIN[6]</td></tr>

<tr><td>RXCHARISK[4]</td><td>out</td><td>CELL[8].OUT_BEST_TMIN[6]</td><td>CELL[24].OUT_BEST_TMIN[6]</td></tr>

<tr><td>RXCHARISK[5]</td><td>out</td><td>CELL[10].OUT_BEST_TMIN[6]</td><td>CELL[26].OUT_BEST_TMIN[6]</td></tr>

<tr><td>RXCHARISK[6]</td><td>out</td><td>CELL[12].OUT_BEST_TMIN[6]</td><td>CELL[28].OUT_BEST_TMIN[6]</td></tr>

<tr><td>RXCHARISK[7]</td><td>out</td><td>CELL[14].OUT_BEST_TMIN[6]</td><td>CELL[30].OUT_BEST_TMIN[6]</td></tr>

<tr><td>RXCHARISCOMMA[0]</td><td>out</td><td>CELL[0].OUT_BEST_TMIN[7]</td><td>CELL[16].OUT_BEST_TMIN[7]</td></tr>

<tr><td>RXCHARISCOMMA[1]</td><td>out</td><td>CELL[2].OUT_BEST_TMIN[7]</td><td>CELL[18].OUT_BEST_TMIN[7]</td></tr>

<tr><td>RXCHARISCOMMA[2]</td><td>out</td><td>CELL[4].OUT_BEST_TMIN[7]</td><td>CELL[20].OUT_BEST_TMIN[7]</td></tr>

<tr><td>RXCHARISCOMMA[3]</td><td>out</td><td>CELL[6].OUT_BEST_TMIN[7]</td><td>CELL[22].OUT_BEST_TMIN[7]</td></tr>

<tr><td>RXCHARISCOMMA[4]</td><td>out</td><td>CELL[8].OUT_BEST_TMIN[7]</td><td>CELL[24].OUT_BEST_TMIN[7]</td></tr>

<tr><td>RXCHARISCOMMA[5]</td><td>out</td><td>CELL[10].OUT_BEST_TMIN[7]</td><td>CELL[26].OUT_BEST_TMIN[7]</td></tr>

<tr><td>RXCHARISCOMMA[6]</td><td>out</td><td>CELL[12].OUT_BEST_TMIN[7]</td><td>CELL[28].OUT_BEST_TMIN[7]</td></tr>

<tr><td>RXCHARISCOMMA[7]</td><td>out</td><td>CELL[14].OUT_BEST_TMIN[7]</td><td>CELL[30].OUT_BEST_TMIN[7]</td></tr>

<tr><td>RXRUNDISP[0]</td><td>out</td><td>CELL[0].OUT_SEC_TMIN[0]</td><td>CELL[16].OUT_SEC_TMIN[0]</td></tr>

<tr><td>RXRUNDISP[1]</td><td>out</td><td>CELL[2].OUT_SEC_TMIN[0]</td><td>CELL[18].OUT_SEC_TMIN[0]</td></tr>

<tr><td>RXRUNDISP[2]</td><td>out</td><td>CELL[4].OUT_SEC_TMIN[0]</td><td>CELL[20].OUT_SEC_TMIN[0]</td></tr>

<tr><td>RXRUNDISP[3]</td><td>out</td><td>CELL[6].OUT_SEC_TMIN[0]</td><td>CELL[22].OUT_SEC_TMIN[0]</td></tr>

<tr><td>RXRUNDISP[4]</td><td>out</td><td>CELL[8].OUT_SEC_TMIN[0]</td><td>CELL[24].OUT_SEC_TMIN[0]</td></tr>

<tr><td>RXRUNDISP[5]</td><td>out</td><td>CELL[10].OUT_SEC_TMIN[0]</td><td>CELL[26].OUT_SEC_TMIN[0]</td></tr>

<tr><td>RXRUNDISP[6]</td><td>out</td><td>CELL[12].OUT_SEC_TMIN[0]</td><td>CELL[28].OUT_SEC_TMIN[0]</td></tr>

<tr><td>RXRUNDISP[7]</td><td>out</td><td>CELL[14].OUT_SEC_TMIN[0]</td><td>CELL[30].OUT_SEC_TMIN[0]</td></tr>

<tr><td>RXCOMMADET</td><td>out</td><td>CELL[9].OUT_BEST_TMIN[5]</td><td>CELL[25].OUT_BEST_TMIN[5]</td></tr>

<tr><td>RXREALIGN</td><td>out</td><td>CELL[9].OUT_BEST_TMIN[4]</td><td>CELL[25].OUT_BEST_TMIN[4]</td></tr>

<tr><td>RXLOSSOFSYNC[0]</td><td>out</td><td>CELL[1].OUT_BEST_TMIN[4]</td><td>CELL[17].OUT_BEST_TMIN[4]</td></tr>

<tr><td>RXLOSSOFSYNC[1]</td><td>out</td><td>CELL[1].OUT_BEST_TMIN[5]</td><td>CELL[17].OUT_BEST_TMIN[5]</td></tr>

<tr><td>RXSTATUS[0]</td><td>out</td><td>CELL[15].OUT_BEST_TMIN[4]</td><td>CELL[31].OUT_BEST_TMIN[4]</td></tr>

<tr><td>RXSTATUS[1]</td><td>out</td><td>CELL[15].OUT_BEST_TMIN[5]</td><td>CELL[31].OUT_BEST_TMIN[5]</td></tr>

<tr><td>RXSTATUS[2]</td><td>out</td><td>CELL[15].OUT_BEST_TMIN[6]</td><td>CELL[31].OUT_BEST_TMIN[6]</td></tr>

<tr><td>RXSTATUS[3]</td><td>out</td><td>CELL[13].OUT_HALF0_BEL[5], CELL[13].OUT_HALF1_BEL[5]</td><td>CELL[29].OUT_HALF0_BEL[5], CELL[29].OUT_HALF1_BEL[5]</td></tr>

<tr><td>RXSTATUS[4]</td><td>out</td><td>CELL[13].OUT_HALF0_BEL[6], CELL[13].OUT_HALF1_BEL[6]</td><td>CELL[29].OUT_HALF0_BEL[6], CELL[29].OUT_HALF1_BEL[6]</td></tr>

<tr><td>RXSTATUS[5]</td><td>out</td><td>CELL[13].OUT_BEST_TMIN[4]</td><td>CELL[29].OUT_BEST_TMIN[4]</td></tr>

<tr><td>RXBUFERR</td><td>out</td><td>CELL[4].OUT_HALF0_BEL[6], CELL[4].OUT_HALF1_BEL[6]</td><td>CELL[20].OUT_HALF0_BEL[6], CELL[20].OUT_HALF1_BEL[6]</td></tr>

<tr><td>CHBONDO[0]</td><td>out</td><td>CELL[11].OUT_BEST_TMIN[4]</td><td>CELL[27].OUT_BEST_TMIN[4]</td></tr>

<tr><td>CHBONDO[1]</td><td>out</td><td>CELL[11].OUT_BEST_TMIN[5]</td><td>CELL[27].OUT_BEST_TMIN[5]</td></tr>

<tr><td>CHBONDO[2]</td><td>out</td><td>CELL[11].OUT_BEST_TMIN[6]</td><td>CELL[27].OUT_BEST_TMIN[6]</td></tr>

<tr><td>CHBONDO[3]</td><td>out</td><td>CELL[11].OUT_BEST_TMIN[7]</td><td>CELL[27].OUT_BEST_TMIN[7]</td></tr>

<tr><td>CHBONDO[4]</td><td>out</td><td>CELL[11].OUT_SEC_TMIN[0]</td><td>CELL[27].OUT_SEC_TMIN[0]</td></tr>

<tr><td>TXOUTCLK1</td><td>out</td><td>CELL[7].OUT_BEST_TMIN[6]</td><td>CELL[23].OUT_BEST_TMIN[6]</td></tr>

<tr><td>TXOUTCLK2</td><td>out</td><td>CELL[7].OUT_BEST_TMIN[7]</td><td>CELL[23].OUT_BEST_TMIN[7]</td></tr>

<tr><td>TXCALFAIL</td><td>out</td><td>CELL[3].OUT_BEST_TMIN[7]</td><td>CELL[19].OUT_BEST_TMIN[7]</td></tr>

<tr><td>TXCYCLELIMIT</td><td>out</td><td>CELL[13].OUT_HALF0_BEL[4], CELL[13].OUT_HALF1_BEL[4]</td><td>CELL[29].OUT_HALF0_BEL[4], CELL[29].OUT_HALF1_BEL[4]</td></tr>

<tr><td>TXCOARSEST</td><td>out</td><td>CELL[12].OUT_HALF0_BEL[4], CELL[12].OUT_HALF1_BEL[4]</td><td>CELL[28].OUT_HALF0_BEL[4], CELL[28].OUT_HALF1_BEL[4]</td></tr>

<tr><td>TXENABLECAL</td><td>out</td><td>CELL[12].OUT_HALF0_BEL[5], CELL[12].OUT_HALF1_BEL[5]</td><td>CELL[28].OUT_HALF0_BEL[5], CELL[28].OUT_HALF1_BEL[5]</td></tr>

<tr><td>TXFCALSTATE[0]</td><td>out</td><td>CELL[10].OUT_HALF0_BEL[4], CELL[10].OUT_HALF1_BEL[4]</td><td>CELL[26].OUT_HALF0_BEL[4], CELL[26].OUT_HALF1_BEL[4]</td></tr>

<tr><td>TXFCALSTATE[1]</td><td>out</td><td>CELL[10].OUT_HALF0_BEL[5], CELL[10].OUT_HALF1_BEL[5]</td><td>CELL[26].OUT_HALF0_BEL[5], CELL[26].OUT_HALF1_BEL[5]</td></tr>

<tr><td>TXFCALSTATE[2]</td><td>out</td><td>CELL[10].OUT_HALF0_BEL[6], CELL[10].OUT_HALF1_BEL[6]</td><td>CELL[26].OUT_HALF0_BEL[6], CELL[26].OUT_HALF1_BEL[6]</td></tr>

<tr><td>TXFDETSTATE[0]</td><td>out</td><td>CELL[9].OUT_SEC_TMIN[0]</td><td>CELL[25].OUT_SEC_TMIN[0]</td></tr>

<tr><td>TXFDETSTATE[1]</td><td>out</td><td>CELL[9].OUT_SEC_TMIN[1]</td><td>CELL[25].OUT_SEC_TMIN[1]</td></tr>

<tr><td>TXFDETSTATE[2]</td><td>out</td><td>CELL[9].OUT_SEC_TMIN[2]</td><td>CELL[25].OUT_SEC_TMIN[2]</td></tr>

<tr><td>TXLOCK</td><td>out</td><td>CELL[15].OUT_HALF0_BEL[5], CELL[15].OUT_HALF1_BEL[5]</td><td>CELL[31].OUT_HALF0_BEL[5], CELL[31].OUT_HALF1_BEL[5]</td></tr>

<tr><td>TXLOCKUPDATE</td><td>out</td><td>CELL[15].OUT_HALF0_BEL[7], CELL[15].OUT_HALF1_BEL[7]</td><td>CELL[31].OUT_HALF0_BEL[7], CELL[31].OUT_HALF1_BEL[7]</td></tr>

<tr><td>TXVCOHIGH</td><td>out</td><td>CELL[3].OUT_BEST_TMIN[5]</td><td>CELL[19].OUT_BEST_TMIN[5]</td></tr>

<tr><td>TXADCN</td><td>out</td><td>CELL[6].OUT_HALF0_BEL[6], CELL[6].OUT_HALF1_BEL[6]</td><td>CELL[22].OUT_HALF0_BEL[6], CELL[22].OUT_HALF1_BEL[6]</td></tr>

<tr><td>TXADCP</td><td>out</td><td>CELL[7].OUT_SEC_TMIN[1]</td><td>CELL[23].OUT_SEC_TMIN[1]</td></tr>

<tr><td>TXKERR[0]</td><td>out</td><td>CELL[0].OUT_SEC_TMIN[2]</td><td>CELL[16].OUT_SEC_TMIN[2]</td></tr>

<tr><td>TXKERR[1]</td><td>out</td><td>CELL[2].OUT_SEC_TMIN[2]</td><td>CELL[18].OUT_SEC_TMIN[2]</td></tr>

<tr><td>TXKERR[2]</td><td>out</td><td>CELL[4].OUT_SEC_TMIN[2]</td><td>CELL[20].OUT_SEC_TMIN[2]</td></tr>

<tr><td>TXKERR[3]</td><td>out</td><td>CELL[6].OUT_SEC_TMIN[2]</td><td>CELL[22].OUT_SEC_TMIN[2]</td></tr>

<tr><td>TXKERR[4]</td><td>out</td><td>CELL[8].OUT_SEC_TMIN[2]</td><td>CELL[24].OUT_SEC_TMIN[2]</td></tr>

<tr><td>TXKERR[5]</td><td>out</td><td>CELL[10].OUT_SEC_TMIN[2]</td><td>CELL[26].OUT_SEC_TMIN[2]</td></tr>

<tr><td>TXKERR[6]</td><td>out</td><td>CELL[12].OUT_SEC_TMIN[2]</td><td>CELL[28].OUT_SEC_TMIN[2]</td></tr>

<tr><td>TXKERR[7]</td><td>out</td><td>CELL[14].OUT_SEC_TMIN[2]</td><td>CELL[30].OUT_SEC_TMIN[2]</td></tr>

<tr><td>TXRUNDISP[0]</td><td>out</td><td>CELL[0].OUT_SEC_TMIN[1]</td><td>CELL[16].OUT_SEC_TMIN[1]</td></tr>

<tr><td>TXRUNDISP[1]</td><td>out</td><td>CELL[2].OUT_SEC_TMIN[1]</td><td>CELL[18].OUT_SEC_TMIN[1]</td></tr>

<tr><td>TXRUNDISP[2]</td><td>out</td><td>CELL[4].OUT_SEC_TMIN[1]</td><td>CELL[20].OUT_SEC_TMIN[1]</td></tr>

<tr><td>TXRUNDISP[3]</td><td>out</td><td>CELL[6].OUT_SEC_TMIN[1]</td><td>CELL[22].OUT_SEC_TMIN[1]</td></tr>

<tr><td>TXRUNDISP[4]</td><td>out</td><td>CELL[8].OUT_SEC_TMIN[1]</td><td>CELL[24].OUT_SEC_TMIN[1]</td></tr>

<tr><td>TXRUNDISP[5]</td><td>out</td><td>CELL[10].OUT_SEC_TMIN[1]</td><td>CELL[26].OUT_SEC_TMIN[1]</td></tr>

<tr><td>TXRUNDISP[6]</td><td>out</td><td>CELL[12].OUT_SEC_TMIN[1]</td><td>CELL[28].OUT_SEC_TMIN[1]</td></tr>

<tr><td>TXRUNDISP[7]</td><td>out</td><td>CELL[14].OUT_SEC_TMIN[1]</td><td>CELL[30].OUT_SEC_TMIN[1]</td></tr>

<tr><td>TXBUFERR</td><td>out</td><td>CELL[13].OUT_BEST_TMIN[5]</td><td>CELL[29].OUT_BEST_TMIN[5]</td></tr>

<tr><td>RXCRCOUT[0]</td><td>out</td><td>CELL[9].OUT_HALF0_BEL[3], CELL[9].OUT_HALF1_BEL[3]</td><td>CELL[25].OUT_HALF0_BEL[3], CELL[25].OUT_HALF1_BEL[3]</td></tr>

<tr><td>RXCRCOUT[1]</td><td>out</td><td>CELL[9].OUT_HALF0_BEL[2], CELL[9].OUT_HALF1_BEL[2]</td><td>CELL[25].OUT_HALF0_BEL[2], CELL[25].OUT_HALF1_BEL[2]</td></tr>

<tr><td>RXCRCOUT[2]</td><td>out</td><td>CELL[9].OUT_HALF0_BEL[1], CELL[9].OUT_HALF1_BEL[1]</td><td>CELL[25].OUT_HALF0_BEL[1], CELL[25].OUT_HALF1_BEL[1]</td></tr>

<tr><td>RXCRCOUT[3]</td><td>out</td><td>CELL[9].OUT_HALF0_BEL[0], CELL[9].OUT_HALF1_BEL[0]</td><td>CELL[25].OUT_HALF0_BEL[0], CELL[25].OUT_HALF1_BEL[0]</td></tr>

<tr><td>RXCRCOUT[4]</td><td>out</td><td>CELL[8].OUT_HALF0_BEL[3], CELL[8].OUT_HALF1_BEL[3]</td><td>CELL[24].OUT_HALF0_BEL[3], CELL[24].OUT_HALF1_BEL[3]</td></tr>

<tr><td>RXCRCOUT[5]</td><td>out</td><td>CELL[8].OUT_HALF0_BEL[2], CELL[8].OUT_HALF1_BEL[2]</td><td>CELL[24].OUT_HALF0_BEL[2], CELL[24].OUT_HALF1_BEL[2]</td></tr>

<tr><td>RXCRCOUT[6]</td><td>out</td><td>CELL[8].OUT_HALF0_BEL[1], CELL[8].OUT_HALF1_BEL[1]</td><td>CELL[24].OUT_HALF0_BEL[1], CELL[24].OUT_HALF1_BEL[1]</td></tr>

<tr><td>RXCRCOUT[7]</td><td>out</td><td>CELL[8].OUT_HALF0_BEL[0], CELL[8].OUT_HALF1_BEL[0]</td><td>CELL[24].OUT_HALF0_BEL[0], CELL[24].OUT_HALF1_BEL[0]</td></tr>

<tr><td>RXCRCOUT[8]</td><td>out</td><td>CELL[11].OUT_HALF0_BEL[3], CELL[11].OUT_HALF1_BEL[3]</td><td>CELL[27].OUT_HALF0_BEL[3], CELL[27].OUT_HALF1_BEL[3]</td></tr>

<tr><td>RXCRCOUT[9]</td><td>out</td><td>CELL[11].OUT_HALF0_BEL[2], CELL[11].OUT_HALF1_BEL[2]</td><td>CELL[27].OUT_HALF0_BEL[2], CELL[27].OUT_HALF1_BEL[2]</td></tr>

<tr><td>RXCRCOUT[10]</td><td>out</td><td>CELL[11].OUT_HALF0_BEL[1], CELL[11].OUT_HALF1_BEL[1]</td><td>CELL[27].OUT_HALF0_BEL[1], CELL[27].OUT_HALF1_BEL[1]</td></tr>

<tr><td>RXCRCOUT[11]</td><td>out</td><td>CELL[11].OUT_HALF0_BEL[0], CELL[11].OUT_HALF1_BEL[0]</td><td>CELL[27].OUT_HALF0_BEL[0], CELL[27].OUT_HALF1_BEL[0]</td></tr>

<tr><td>RXCRCOUT[12]</td><td>out</td><td>CELL[10].OUT_HALF0_BEL[3], CELL[10].OUT_HALF1_BEL[3]</td><td>CELL[26].OUT_HALF0_BEL[3], CELL[26].OUT_HALF1_BEL[3]</td></tr>

<tr><td>RXCRCOUT[13]</td><td>out</td><td>CELL[10].OUT_HALF0_BEL[2], CELL[10].OUT_HALF1_BEL[2]</td><td>CELL[26].OUT_HALF0_BEL[2], CELL[26].OUT_HALF1_BEL[2]</td></tr>

<tr><td>RXCRCOUT[14]</td><td>out</td><td>CELL[10].OUT_HALF0_BEL[1], CELL[10].OUT_HALF1_BEL[1]</td><td>CELL[26].OUT_HALF0_BEL[1], CELL[26].OUT_HALF1_BEL[1]</td></tr>

<tr><td>RXCRCOUT[15]</td><td>out</td><td>CELL[10].OUT_HALF0_BEL[0], CELL[10].OUT_HALF1_BEL[0]</td><td>CELL[26].OUT_HALF0_BEL[0], CELL[26].OUT_HALF1_BEL[0]</td></tr>

<tr><td>RXCRCOUT[16]</td><td>out</td><td>CELL[13].OUT_HALF0_BEL[3], CELL[13].OUT_HALF1_BEL[3]</td><td>CELL[29].OUT_HALF0_BEL[3], CELL[29].OUT_HALF1_BEL[3]</td></tr>

<tr><td>RXCRCOUT[17]</td><td>out</td><td>CELL[13].OUT_HALF0_BEL[2], CELL[13].OUT_HALF1_BEL[2]</td><td>CELL[29].OUT_HALF0_BEL[2], CELL[29].OUT_HALF1_BEL[2]</td></tr>

<tr><td>RXCRCOUT[18]</td><td>out</td><td>CELL[13].OUT_HALF0_BEL[1], CELL[13].OUT_HALF1_BEL[1]</td><td>CELL[29].OUT_HALF0_BEL[1], CELL[29].OUT_HALF1_BEL[1]</td></tr>

<tr><td>RXCRCOUT[19]</td><td>out</td><td>CELL[13].OUT_HALF0_BEL[0], CELL[13].OUT_HALF1_BEL[0]</td><td>CELL[29].OUT_HALF0_BEL[0], CELL[29].OUT_HALF1_BEL[0]</td></tr>

<tr><td>RXCRCOUT[20]</td><td>out</td><td>CELL[12].OUT_HALF0_BEL[3], CELL[12].OUT_HALF1_BEL[3]</td><td>CELL[28].OUT_HALF0_BEL[3], CELL[28].OUT_HALF1_BEL[3]</td></tr>

<tr><td>RXCRCOUT[21]</td><td>out</td><td>CELL[12].OUT_HALF0_BEL[2], CELL[12].OUT_HALF1_BEL[2]</td><td>CELL[28].OUT_HALF0_BEL[2], CELL[28].OUT_HALF1_BEL[2]</td></tr>

<tr><td>RXCRCOUT[22]</td><td>out</td><td>CELL[12].OUT_HALF0_BEL[1], CELL[12].OUT_HALF1_BEL[1]</td><td>CELL[28].OUT_HALF0_BEL[1], CELL[28].OUT_HALF1_BEL[1]</td></tr>

<tr><td>RXCRCOUT[23]</td><td>out</td><td>CELL[12].OUT_HALF0_BEL[0], CELL[12].OUT_HALF1_BEL[0]</td><td>CELL[28].OUT_HALF0_BEL[0], CELL[28].OUT_HALF1_BEL[0]</td></tr>

<tr><td>RXCRCOUT[24]</td><td>out</td><td>CELL[15].OUT_HALF0_BEL[3], CELL[15].OUT_HALF1_BEL[3]</td><td>CELL[31].OUT_HALF0_BEL[3], CELL[31].OUT_HALF1_BEL[3]</td></tr>

<tr><td>RXCRCOUT[25]</td><td>out</td><td>CELL[15].OUT_HALF0_BEL[2], CELL[15].OUT_HALF1_BEL[2]</td><td>CELL[31].OUT_HALF0_BEL[2], CELL[31].OUT_HALF1_BEL[2]</td></tr>

<tr><td>RXCRCOUT[26]</td><td>out</td><td>CELL[15].OUT_HALF0_BEL[1], CELL[15].OUT_HALF1_BEL[1]</td><td>CELL[31].OUT_HALF0_BEL[1], CELL[31].OUT_HALF1_BEL[1]</td></tr>

<tr><td>RXCRCOUT[27]</td><td>out</td><td>CELL[15].OUT_HALF0_BEL[0], CELL[15].OUT_HALF1_BEL[0]</td><td>CELL[31].OUT_HALF0_BEL[0], CELL[31].OUT_HALF1_BEL[0]</td></tr>

<tr><td>RXCRCOUT[28]</td><td>out</td><td>CELL[14].OUT_HALF0_BEL[3], CELL[14].OUT_HALF1_BEL[3]</td><td>CELL[30].OUT_HALF0_BEL[3], CELL[30].OUT_HALF1_BEL[3]</td></tr>

<tr><td>RXCRCOUT[29]</td><td>out</td><td>CELL[14].OUT_HALF0_BEL[2], CELL[14].OUT_HALF1_BEL[2]</td><td>CELL[30].OUT_HALF0_BEL[2], CELL[30].OUT_HALF1_BEL[2]</td></tr>

<tr><td>RXCRCOUT[30]</td><td>out</td><td>CELL[14].OUT_HALF0_BEL[1], CELL[14].OUT_HALF1_BEL[1]</td><td>CELL[30].OUT_HALF0_BEL[1], CELL[30].OUT_HALF1_BEL[1]</td></tr>

<tr><td>RXCRCOUT[31]</td><td>out</td><td>CELL[14].OUT_HALF0_BEL[0], CELL[14].OUT_HALF1_BEL[0]</td><td>CELL[30].OUT_HALF0_BEL[0], CELL[30].OUT_HALF1_BEL[0]</td></tr>

<tr><td>TXCRCOUT[0]</td><td>out</td><td>CELL[1].OUT_HALF0_BEL[3], CELL[1].OUT_HALF1_BEL[3]</td><td>CELL[17].OUT_HALF0_BEL[3], CELL[17].OUT_HALF1_BEL[3]</td></tr>

<tr><td>TXCRCOUT[1]</td><td>out</td><td>CELL[1].OUT_HALF0_BEL[2], CELL[1].OUT_HALF1_BEL[2]</td><td>CELL[17].OUT_HALF0_BEL[2], CELL[17].OUT_HALF1_BEL[2]</td></tr>

<tr><td>TXCRCOUT[2]</td><td>out</td><td>CELL[1].OUT_HALF0_BEL[1], CELL[1].OUT_HALF1_BEL[1]</td><td>CELL[17].OUT_HALF0_BEL[1], CELL[17].OUT_HALF1_BEL[1]</td></tr>

<tr><td>TXCRCOUT[3]</td><td>out</td><td>CELL[1].OUT_HALF0_BEL[0], CELL[1].OUT_HALF1_BEL[0]</td><td>CELL[17].OUT_HALF0_BEL[0], CELL[17].OUT_HALF1_BEL[0]</td></tr>

<tr><td>TXCRCOUT[4]</td><td>out</td><td>CELL[0].OUT_HALF0_BEL[3], CELL[0].OUT_HALF1_BEL[3]</td><td>CELL[16].OUT_HALF0_BEL[3], CELL[16].OUT_HALF1_BEL[3]</td></tr>

<tr><td>TXCRCOUT[5]</td><td>out</td><td>CELL[0].OUT_HALF0_BEL[2], CELL[0].OUT_HALF1_BEL[2]</td><td>CELL[16].OUT_HALF0_BEL[2], CELL[16].OUT_HALF1_BEL[2]</td></tr>

<tr><td>TXCRCOUT[6]</td><td>out</td><td>CELL[0].OUT_HALF0_BEL[1], CELL[0].OUT_HALF1_BEL[1]</td><td>CELL[16].OUT_HALF0_BEL[1], CELL[16].OUT_HALF1_BEL[1]</td></tr>

<tr><td>TXCRCOUT[7]</td><td>out</td><td>CELL[0].OUT_HALF0_BEL[0], CELL[0].OUT_HALF1_BEL[0]</td><td>CELL[16].OUT_HALF0_BEL[0], CELL[16].OUT_HALF1_BEL[0]</td></tr>

<tr><td>TXCRCOUT[8]</td><td>out</td><td>CELL[3].OUT_HALF0_BEL[3], CELL[3].OUT_HALF1_BEL[3]</td><td>CELL[19].OUT_HALF0_BEL[3], CELL[19].OUT_HALF1_BEL[3]</td></tr>

<tr><td>TXCRCOUT[9]</td><td>out</td><td>CELL[3].OUT_HALF0_BEL[2], CELL[3].OUT_HALF1_BEL[2]</td><td>CELL[19].OUT_HALF0_BEL[2], CELL[19].OUT_HALF1_BEL[2]</td></tr>

<tr><td>TXCRCOUT[10]</td><td>out</td><td>CELL[3].OUT_HALF0_BEL[1], CELL[3].OUT_HALF1_BEL[1]</td><td>CELL[19].OUT_HALF0_BEL[1], CELL[19].OUT_HALF1_BEL[1]</td></tr>

<tr><td>TXCRCOUT[11]</td><td>out</td><td>CELL[3].OUT_HALF0_BEL[0], CELL[3].OUT_HALF1_BEL[0]</td><td>CELL[19].OUT_HALF0_BEL[0], CELL[19].OUT_HALF1_BEL[0]</td></tr>

<tr><td>TXCRCOUT[12]</td><td>out</td><td>CELL[2].OUT_HALF0_BEL[3], CELL[2].OUT_HALF1_BEL[3]</td><td>CELL[18].OUT_HALF0_BEL[3], CELL[18].OUT_HALF1_BEL[3]</td></tr>

<tr><td>TXCRCOUT[13]</td><td>out</td><td>CELL[2].OUT_HALF0_BEL[2], CELL[2].OUT_HALF1_BEL[2]</td><td>CELL[18].OUT_HALF0_BEL[2], CELL[18].OUT_HALF1_BEL[2]</td></tr>

<tr><td>TXCRCOUT[14]</td><td>out</td><td>CELL[2].OUT_HALF0_BEL[1], CELL[2].OUT_HALF1_BEL[1]</td><td>CELL[18].OUT_HALF0_BEL[1], CELL[18].OUT_HALF1_BEL[1]</td></tr>

<tr><td>TXCRCOUT[15]</td><td>out</td><td>CELL[2].OUT_HALF0_BEL[0], CELL[2].OUT_HALF1_BEL[0]</td><td>CELL[18].OUT_HALF0_BEL[0], CELL[18].OUT_HALF1_BEL[0]</td></tr>

<tr><td>TXCRCOUT[16]</td><td>out</td><td>CELL[5].OUT_HALF0_BEL[3], CELL[5].OUT_HALF1_BEL[3]</td><td>CELL[21].OUT_HALF0_BEL[3], CELL[21].OUT_HALF1_BEL[3]</td></tr>

<tr><td>TXCRCOUT[17]</td><td>out</td><td>CELL[5].OUT_HALF0_BEL[2], CELL[5].OUT_HALF1_BEL[2]</td><td>CELL[21].OUT_HALF0_BEL[2], CELL[21].OUT_HALF1_BEL[2]</td></tr>

<tr><td>TXCRCOUT[18]</td><td>out</td><td>CELL[5].OUT_HALF0_BEL[1], CELL[5].OUT_HALF1_BEL[1]</td><td>CELL[21].OUT_HALF0_BEL[1], CELL[21].OUT_HALF1_BEL[1]</td></tr>

<tr><td>TXCRCOUT[19]</td><td>out</td><td>CELL[5].OUT_HALF0_BEL[0], CELL[5].OUT_HALF1_BEL[0]</td><td>CELL[21].OUT_HALF0_BEL[0], CELL[21].OUT_HALF1_BEL[0]</td></tr>

<tr><td>TXCRCOUT[20]</td><td>out</td><td>CELL[4].OUT_HALF0_BEL[3], CELL[4].OUT_HALF1_BEL[3]</td><td>CELL[20].OUT_HALF0_BEL[3], CELL[20].OUT_HALF1_BEL[3]</td></tr>

<tr><td>TXCRCOUT[21]</td><td>out</td><td>CELL[4].OUT_HALF0_BEL[2], CELL[4].OUT_HALF1_BEL[2]</td><td>CELL[20].OUT_HALF0_BEL[2], CELL[20].OUT_HALF1_BEL[2]</td></tr>

<tr><td>TXCRCOUT[22]</td><td>out</td><td>CELL[4].OUT_HALF0_BEL[1], CELL[4].OUT_HALF1_BEL[1]</td><td>CELL[20].OUT_HALF0_BEL[1], CELL[20].OUT_HALF1_BEL[1]</td></tr>

<tr><td>TXCRCOUT[23]</td><td>out</td><td>CELL[4].OUT_HALF0_BEL[0], CELL[4].OUT_HALF1_BEL[0]</td><td>CELL[20].OUT_HALF0_BEL[0], CELL[20].OUT_HALF1_BEL[0]</td></tr>

<tr><td>TXCRCOUT[24]</td><td>out</td><td>CELL[7].OUT_HALF0_BEL[3], CELL[7].OUT_HALF1_BEL[3]</td><td>CELL[23].OUT_HALF0_BEL[3], CELL[23].OUT_HALF1_BEL[3]</td></tr>

<tr><td>TXCRCOUT[25]</td><td>out</td><td>CELL[7].OUT_HALF0_BEL[2], CELL[7].OUT_HALF1_BEL[2]</td><td>CELL[23].OUT_HALF0_BEL[2], CELL[23].OUT_HALF1_BEL[2]</td></tr>

<tr><td>TXCRCOUT[26]</td><td>out</td><td>CELL[7].OUT_HALF0_BEL[1], CELL[7].OUT_HALF1_BEL[1]</td><td>CELL[23].OUT_HALF0_BEL[1], CELL[23].OUT_HALF1_BEL[1]</td></tr>

<tr><td>TXCRCOUT[27]</td><td>out</td><td>CELL[7].OUT_HALF0_BEL[0], CELL[7].OUT_HALF1_BEL[0]</td><td>CELL[23].OUT_HALF0_BEL[0], CELL[23].OUT_HALF1_BEL[0]</td></tr>

<tr><td>TXCRCOUT[28]</td><td>out</td><td>CELL[6].OUT_HALF0_BEL[3], CELL[6].OUT_HALF1_BEL[3]</td><td>CELL[22].OUT_HALF0_BEL[3], CELL[22].OUT_HALF1_BEL[3]</td></tr>

<tr><td>TXCRCOUT[29]</td><td>out</td><td>CELL[6].OUT_HALF0_BEL[2], CELL[6].OUT_HALF1_BEL[2]</td><td>CELL[22].OUT_HALF0_BEL[2], CELL[22].OUT_HALF1_BEL[2]</td></tr>

<tr><td>TXCRCOUT[30]</td><td>out</td><td>CELL[6].OUT_HALF0_BEL[1], CELL[6].OUT_HALF1_BEL[1]</td><td>CELL[22].OUT_HALF0_BEL[1], CELL[22].OUT_HALF1_BEL[1]</td></tr>

<tr><td>TXCRCOUT[31]</td><td>out</td><td>CELL[6].OUT_HALF0_BEL[0], CELL[6].OUT_HALF1_BEL[0]</td><td>CELL[22].OUT_HALF0_BEL[0], CELL[22].OUT_HALF1_BEL[0]</td></tr>

<tr><td>SCANOUT[0]</td><td>out</td><td>CELL[13].OUT_BEST_TMIN[6]</td><td>CELL[29].OUT_BEST_TMIN[6]</td></tr>

<tr><td>SCANOUT[1]</td><td>out</td><td>CELL[13].OUT_BEST_TMIN[7]</td><td>CELL[29].OUT_BEST_TMIN[7]</td></tr>

<tr><td>SCANOUT[2]</td><td>out</td><td>CELL[11].OUT_SEC_TMIN[1]</td><td>CELL[27].OUT_SEC_TMIN[1]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex4 MGT bel GT11 attribute bits</caption>
<thead>
<tr><th>Attribute</th><th>GT11[0]</th><th>GT11[1]</th></tr>

</thead>

<tbody>
<tr><td>DRP[0] bit 0</td><td id="virtex4-MGT-GT11[0]-DRP[0][0]"><a href="#virtex4-MGT-bit-MAIN[0][19][1]">MAIN[0][19][1]</a></td><td id="virtex4-MGT-GT11[1]-DRP[0][0]"><a href="#virtex4-MGT-bit-MAIN[16][19][1]">MAIN[16][19][1]</a></td></tr>

<tr><td>DRP[0] bit 1</td><td id="virtex4-MGT-GT11[0]-DRP[0][1]"><a href="#virtex4-MGT-bit-MAIN[0][19][2]">MAIN[0][19][2]</a></td><td id="virtex4-MGT-GT11[1]-DRP[0][1]"><a href="#virtex4-MGT-bit-MAIN[16][19][2]">MAIN[16][19][2]</a></td></tr>

<tr><td>DRP[0] bit 2</td><td id="virtex4-MGT-GT11[0]-DRP[0][2]"><a href="#virtex4-MGT-bit-MAIN[0][19][3]">MAIN[0][19][3]</a></td><td id="virtex4-MGT-GT11[1]-DRP[0][2]"><a href="#virtex4-MGT-bit-MAIN[16][19][3]">MAIN[16][19][3]</a></td></tr>

<tr><td>DRP[0] bit 3</td><td id="virtex4-MGT-GT11[0]-DRP[0][3]"><a href="#virtex4-MGT-bit-MAIN[0][19][4]">MAIN[0][19][4]</a></td><td id="virtex4-MGT-GT11[1]-DRP[0][3]"><a href="#virtex4-MGT-bit-MAIN[16][19][4]">MAIN[16][19][4]</a></td></tr>

<tr><td>DRP[0] bit 4</td><td id="virtex4-MGT-GT11[0]-DRP[0][4]"><a href="#virtex4-MGT-bit-MAIN[0][19][5]">MAIN[0][19][5]</a></td><td id="virtex4-MGT-GT11[1]-DRP[0][4]"><a href="#virtex4-MGT-bit-MAIN[16][19][5]">MAIN[16][19][5]</a></td></tr>

<tr><td>DRP[0] bit 5</td><td id="virtex4-MGT-GT11[0]-DRP[0][5]"><a href="#virtex4-MGT-bit-MAIN[0][19][6]">MAIN[0][19][6]</a></td><td id="virtex4-MGT-GT11[1]-DRP[0][5]"><a href="#virtex4-MGT-bit-MAIN[16][19][6]">MAIN[16][19][6]</a></td></tr>

<tr><td>DRP[0] bit 6</td><td id="virtex4-MGT-GT11[0]-DRP[0][6]"><a href="#virtex4-MGT-bit-MAIN[0][19][7]">MAIN[0][19][7]</a></td><td id="virtex4-MGT-GT11[1]-DRP[0][6]"><a href="#virtex4-MGT-bit-MAIN[16][19][7]">MAIN[16][19][7]</a></td></tr>

<tr><td>DRP[0] bit 7</td><td id="virtex4-MGT-GT11[0]-DRP[0][7]"><a href="#virtex4-MGT-bit-MAIN[0][19][8]">MAIN[0][19][8]</a></td><td id="virtex4-MGT-GT11[1]-DRP[0][7]"><a href="#virtex4-MGT-bit-MAIN[16][19][8]">MAIN[16][19][8]</a></td></tr>

<tr><td>DRP[0] bit 8</td><td id="virtex4-MGT-GT11[0]-DRP[0][8]"><a href="#virtex4-MGT-bit-MAIN[0][19][9]">MAIN[0][19][9]</a></td><td id="virtex4-MGT-GT11[1]-DRP[0][8]"><a href="#virtex4-MGT-bit-MAIN[16][19][9]">MAIN[16][19][9]</a></td></tr>

<tr><td>DRP[0] bit 9</td><td id="virtex4-MGT-GT11[0]-DRP[0][9]"><a href="#virtex4-MGT-bit-MAIN[0][19][10]">MAIN[0][19][10]</a></td><td id="virtex4-MGT-GT11[1]-DRP[0][9]"><a href="#virtex4-MGT-bit-MAIN[16][19][10]">MAIN[16][19][10]</a></td></tr>

<tr><td>DRP[0] bit 10</td><td id="virtex4-MGT-GT11[0]-DRP[0][10]"><a href="#virtex4-MGT-bit-MAIN[0][19][11]">MAIN[0][19][11]</a></td><td id="virtex4-MGT-GT11[1]-DRP[0][10]"><a href="#virtex4-MGT-bit-MAIN[16][19][11]">MAIN[16][19][11]</a></td></tr>

<tr><td>DRP[0] bit 11</td><td id="virtex4-MGT-GT11[0]-DRP[0][11]"><a href="#virtex4-MGT-bit-MAIN[0][19][12]">MAIN[0][19][12]</a></td><td id="virtex4-MGT-GT11[1]-DRP[0][11]"><a href="#virtex4-MGT-bit-MAIN[16][19][12]">MAIN[16][19][12]</a></td></tr>

<tr><td>DRP[0] bit 12</td><td id="virtex4-MGT-GT11[0]-DRP[0][12]"><a href="#virtex4-MGT-bit-MAIN[0][19][13]">MAIN[0][19][13]</a></td><td id="virtex4-MGT-GT11[1]-DRP[0][12]"><a href="#virtex4-MGT-bit-MAIN[16][19][13]">MAIN[16][19][13]</a></td></tr>

<tr><td>DRP[0] bit 13</td><td id="virtex4-MGT-GT11[0]-DRP[0][13]"><a href="#virtex4-MGT-bit-MAIN[0][19][14]">MAIN[0][19][14]</a></td><td id="virtex4-MGT-GT11[1]-DRP[0][13]"><a href="#virtex4-MGT-bit-MAIN[16][19][14]">MAIN[16][19][14]</a></td></tr>

<tr><td>DRP[0] bit 14</td><td id="virtex4-MGT-GT11[0]-DRP[0][14]"><a href="#virtex4-MGT-bit-MAIN[0][19][15]">MAIN[0][19][15]</a></td><td id="virtex4-MGT-GT11[1]-DRP[0][14]"><a href="#virtex4-MGT-bit-MAIN[16][19][15]">MAIN[16][19][15]</a></td></tr>

<tr><td>DRP[0] bit 15</td><td id="virtex4-MGT-GT11[0]-DRP[0][15]"><a href="#virtex4-MGT-bit-MAIN[0][19][16]">MAIN[0][19][16]</a></td><td id="virtex4-MGT-GT11[1]-DRP[0][15]"><a href="#virtex4-MGT-bit-MAIN[16][19][16]">MAIN[16][19][16]</a></td></tr>

<tr><td>DRP[1] bit 0</td><td id="virtex4-MGT-GT11[0]-DRP[1][0]"><a href="#virtex4-MGT-bit-MAIN[2][19][1]">MAIN[2][19][1]</a></td><td id="virtex4-MGT-GT11[1]-DRP[1][0]"><a href="#virtex4-MGT-bit-MAIN[18][19][1]">MAIN[18][19][1]</a></td></tr>

<tr><td>DRP[1] bit 1</td><td id="virtex4-MGT-GT11[0]-DRP[1][1]"><a href="#virtex4-MGT-bit-MAIN[2][19][2]">MAIN[2][19][2]</a></td><td id="virtex4-MGT-GT11[1]-DRP[1][1]"><a href="#virtex4-MGT-bit-MAIN[18][19][2]">MAIN[18][19][2]</a></td></tr>

<tr><td>DRP[1] bit 2</td><td id="virtex4-MGT-GT11[0]-DRP[1][2]"><a href="#virtex4-MGT-bit-MAIN[2][19][3]">MAIN[2][19][3]</a></td><td id="virtex4-MGT-GT11[1]-DRP[1][2]"><a href="#virtex4-MGT-bit-MAIN[18][19][3]">MAIN[18][19][3]</a></td></tr>

<tr><td>DRP[1] bit 3</td><td id="virtex4-MGT-GT11[0]-DRP[1][3]"><a href="#virtex4-MGT-bit-MAIN[2][19][4]">MAIN[2][19][4]</a></td><td id="virtex4-MGT-GT11[1]-DRP[1][3]"><a href="#virtex4-MGT-bit-MAIN[18][19][4]">MAIN[18][19][4]</a></td></tr>

<tr><td>DRP[1] bit 4</td><td id="virtex4-MGT-GT11[0]-DRP[1][4]"><a href="#virtex4-MGT-bit-MAIN[2][19][5]">MAIN[2][19][5]</a></td><td id="virtex4-MGT-GT11[1]-DRP[1][4]"><a href="#virtex4-MGT-bit-MAIN[18][19][5]">MAIN[18][19][5]</a></td></tr>

<tr><td>DRP[1] bit 5</td><td id="virtex4-MGT-GT11[0]-DRP[1][5]"><a href="#virtex4-MGT-bit-MAIN[2][19][6]">MAIN[2][19][6]</a></td><td id="virtex4-MGT-GT11[1]-DRP[1][5]"><a href="#virtex4-MGT-bit-MAIN[18][19][6]">MAIN[18][19][6]</a></td></tr>

<tr><td>DRP[1] bit 6</td><td id="virtex4-MGT-GT11[0]-DRP[1][6]"><a href="#virtex4-MGT-bit-MAIN[2][19][7]">MAIN[2][19][7]</a></td><td id="virtex4-MGT-GT11[1]-DRP[1][6]"><a href="#virtex4-MGT-bit-MAIN[18][19][7]">MAIN[18][19][7]</a></td></tr>

<tr><td>DRP[1] bit 7</td><td id="virtex4-MGT-GT11[0]-DRP[1][7]"><a href="#virtex4-MGT-bit-MAIN[2][19][8]">MAIN[2][19][8]</a></td><td id="virtex4-MGT-GT11[1]-DRP[1][7]"><a href="#virtex4-MGT-bit-MAIN[18][19][8]">MAIN[18][19][8]</a></td></tr>

<tr><td>DRP[1] bit 8</td><td id="virtex4-MGT-GT11[0]-DRP[1][8]"><a href="#virtex4-MGT-bit-MAIN[2][19][9]">MAIN[2][19][9]</a></td><td id="virtex4-MGT-GT11[1]-DRP[1][8]"><a href="#virtex4-MGT-bit-MAIN[18][19][9]">MAIN[18][19][9]</a></td></tr>

<tr><td>DRP[1] bit 9</td><td id="virtex4-MGT-GT11[0]-DRP[1][9]"><a href="#virtex4-MGT-bit-MAIN[2][19][10]">MAIN[2][19][10]</a></td><td id="virtex4-MGT-GT11[1]-DRP[1][9]"><a href="#virtex4-MGT-bit-MAIN[18][19][10]">MAIN[18][19][10]</a></td></tr>

<tr><td>DRP[1] bit 10</td><td id="virtex4-MGT-GT11[0]-DRP[1][10]"><a href="#virtex4-MGT-bit-MAIN[2][19][11]">MAIN[2][19][11]</a></td><td id="virtex4-MGT-GT11[1]-DRP[1][10]"><a href="#virtex4-MGT-bit-MAIN[18][19][11]">MAIN[18][19][11]</a></td></tr>

<tr><td>DRP[1] bit 11</td><td id="virtex4-MGT-GT11[0]-DRP[1][11]"><a href="#virtex4-MGT-bit-MAIN[2][19][12]">MAIN[2][19][12]</a></td><td id="virtex4-MGT-GT11[1]-DRP[1][11]"><a href="#virtex4-MGT-bit-MAIN[18][19][12]">MAIN[18][19][12]</a></td></tr>

<tr><td>DRP[1] bit 12</td><td id="virtex4-MGT-GT11[0]-DRP[1][12]"><a href="#virtex4-MGT-bit-MAIN[2][19][13]">MAIN[2][19][13]</a></td><td id="virtex4-MGT-GT11[1]-DRP[1][12]"><a href="#virtex4-MGT-bit-MAIN[18][19][13]">MAIN[18][19][13]</a></td></tr>

<tr><td>DRP[1] bit 13</td><td id="virtex4-MGT-GT11[0]-DRP[1][13]"><a href="#virtex4-MGT-bit-MAIN[2][19][14]">MAIN[2][19][14]</a></td><td id="virtex4-MGT-GT11[1]-DRP[1][13]"><a href="#virtex4-MGT-bit-MAIN[18][19][14]">MAIN[18][19][14]</a></td></tr>

<tr><td>DRP[1] bit 14</td><td id="virtex4-MGT-GT11[0]-DRP[1][14]"><a href="#virtex4-MGT-bit-MAIN[2][19][15]">MAIN[2][19][15]</a></td><td id="virtex4-MGT-GT11[1]-DRP[1][14]"><a href="#virtex4-MGT-bit-MAIN[18][19][15]">MAIN[18][19][15]</a></td></tr>

<tr><td>DRP[1] bit 15</td><td id="virtex4-MGT-GT11[0]-DRP[1][15]"><a href="#virtex4-MGT-bit-MAIN[2][19][16]">MAIN[2][19][16]</a></td><td id="virtex4-MGT-GT11[1]-DRP[1][15]"><a href="#virtex4-MGT-bit-MAIN[18][19][16]">MAIN[18][19][16]</a></td></tr>

<tr><td>DRP[2] bit 0</td><td id="virtex4-MGT-GT11[0]-DRP[2][0]"><a href="#virtex4-MGT-bit-MAIN[4][19][1]">MAIN[4][19][1]</a></td><td id="virtex4-MGT-GT11[1]-DRP[2][0]"><a href="#virtex4-MGT-bit-MAIN[20][19][1]">MAIN[20][19][1]</a></td></tr>

<tr><td>DRP[2] bit 1</td><td id="virtex4-MGT-GT11[0]-DRP[2][1]"><a href="#virtex4-MGT-bit-MAIN[4][19][2]">MAIN[4][19][2]</a></td><td id="virtex4-MGT-GT11[1]-DRP[2][1]"><a href="#virtex4-MGT-bit-MAIN[20][19][2]">MAIN[20][19][2]</a></td></tr>

<tr><td>DRP[2] bit 2</td><td id="virtex4-MGT-GT11[0]-DRP[2][2]"><a href="#virtex4-MGT-bit-MAIN[4][19][3]">MAIN[4][19][3]</a></td><td id="virtex4-MGT-GT11[1]-DRP[2][2]"><a href="#virtex4-MGT-bit-MAIN[20][19][3]">MAIN[20][19][3]</a></td></tr>

<tr><td>DRP[2] bit 3</td><td id="virtex4-MGT-GT11[0]-DRP[2][3]"><a href="#virtex4-MGT-bit-MAIN[4][19][4]">MAIN[4][19][4]</a></td><td id="virtex4-MGT-GT11[1]-DRP[2][3]"><a href="#virtex4-MGT-bit-MAIN[20][19][4]">MAIN[20][19][4]</a></td></tr>

<tr><td>DRP[2] bit 4</td><td id="virtex4-MGT-GT11[0]-DRP[2][4]"><a href="#virtex4-MGT-bit-MAIN[4][19][5]">MAIN[4][19][5]</a></td><td id="virtex4-MGT-GT11[1]-DRP[2][4]"><a href="#virtex4-MGT-bit-MAIN[20][19][5]">MAIN[20][19][5]</a></td></tr>

<tr><td>DRP[2] bit 5</td><td id="virtex4-MGT-GT11[0]-DRP[2][5]"><a href="#virtex4-MGT-bit-MAIN[4][19][6]">MAIN[4][19][6]</a></td><td id="virtex4-MGT-GT11[1]-DRP[2][5]"><a href="#virtex4-MGT-bit-MAIN[20][19][6]">MAIN[20][19][6]</a></td></tr>

<tr><td>DRP[2] bit 6</td><td id="virtex4-MGT-GT11[0]-DRP[2][6]"><a href="#virtex4-MGT-bit-MAIN[4][19][7]">MAIN[4][19][7]</a></td><td id="virtex4-MGT-GT11[1]-DRP[2][6]"><a href="#virtex4-MGT-bit-MAIN[20][19][7]">MAIN[20][19][7]</a></td></tr>

<tr><td>DRP[2] bit 7</td><td id="virtex4-MGT-GT11[0]-DRP[2][7]"><a href="#virtex4-MGT-bit-MAIN[4][19][8]">MAIN[4][19][8]</a></td><td id="virtex4-MGT-GT11[1]-DRP[2][7]"><a href="#virtex4-MGT-bit-MAIN[20][19][8]">MAIN[20][19][8]</a></td></tr>

<tr><td>DRP[2] bit 8</td><td id="virtex4-MGT-GT11[0]-DRP[2][8]"><a href="#virtex4-MGT-bit-MAIN[4][19][9]">MAIN[4][19][9]</a></td><td id="virtex4-MGT-GT11[1]-DRP[2][8]"><a href="#virtex4-MGT-bit-MAIN[20][19][9]">MAIN[20][19][9]</a></td></tr>

<tr><td>DRP[2] bit 9</td><td id="virtex4-MGT-GT11[0]-DRP[2][9]"><a href="#virtex4-MGT-bit-MAIN[4][19][10]">MAIN[4][19][10]</a></td><td id="virtex4-MGT-GT11[1]-DRP[2][9]"><a href="#virtex4-MGT-bit-MAIN[20][19][10]">MAIN[20][19][10]</a></td></tr>

<tr><td>DRP[2] bit 10</td><td id="virtex4-MGT-GT11[0]-DRP[2][10]"><a href="#virtex4-MGT-bit-MAIN[4][19][11]">MAIN[4][19][11]</a></td><td id="virtex4-MGT-GT11[1]-DRP[2][10]"><a href="#virtex4-MGT-bit-MAIN[20][19][11]">MAIN[20][19][11]</a></td></tr>

<tr><td>DRP[2] bit 11</td><td id="virtex4-MGT-GT11[0]-DRP[2][11]"><a href="#virtex4-MGT-bit-MAIN[4][19][12]">MAIN[4][19][12]</a></td><td id="virtex4-MGT-GT11[1]-DRP[2][11]"><a href="#virtex4-MGT-bit-MAIN[20][19][12]">MAIN[20][19][12]</a></td></tr>

<tr><td>DRP[2] bit 12</td><td id="virtex4-MGT-GT11[0]-DRP[2][12]"><a href="#virtex4-MGT-bit-MAIN[4][19][13]">MAIN[4][19][13]</a></td><td id="virtex4-MGT-GT11[1]-DRP[2][12]"><a href="#virtex4-MGT-bit-MAIN[20][19][13]">MAIN[20][19][13]</a></td></tr>

<tr><td>DRP[2] bit 13</td><td id="virtex4-MGT-GT11[0]-DRP[2][13]"><a href="#virtex4-MGT-bit-MAIN[4][19][14]">MAIN[4][19][14]</a></td><td id="virtex4-MGT-GT11[1]-DRP[2][13]"><a href="#virtex4-MGT-bit-MAIN[20][19][14]">MAIN[20][19][14]</a></td></tr>

<tr><td>DRP[2] bit 14</td><td id="virtex4-MGT-GT11[0]-DRP[2][14]"><a href="#virtex4-MGT-bit-MAIN[4][19][15]">MAIN[4][19][15]</a></td><td id="virtex4-MGT-GT11[1]-DRP[2][14]"><a href="#virtex4-MGT-bit-MAIN[20][19][15]">MAIN[20][19][15]</a></td></tr>

<tr><td>DRP[2] bit 15</td><td id="virtex4-MGT-GT11[0]-DRP[2][15]"><a href="#virtex4-MGT-bit-MAIN[4][19][16]">MAIN[4][19][16]</a></td><td id="virtex4-MGT-GT11[1]-DRP[2][15]"><a href="#virtex4-MGT-bit-MAIN[20][19][16]">MAIN[20][19][16]</a></td></tr>

<tr><td>DRP[3] bit 0</td><td id="virtex4-MGT-GT11[0]-DRP[3][0]"><a href="#virtex4-MGT-bit-MAIN[6][19][1]">MAIN[6][19][1]</a></td><td id="virtex4-MGT-GT11[1]-DRP[3][0]"><a href="#virtex4-MGT-bit-MAIN[22][19][1]">MAIN[22][19][1]</a></td></tr>

<tr><td>DRP[3] bit 1</td><td id="virtex4-MGT-GT11[0]-DRP[3][1]"><a href="#virtex4-MGT-bit-MAIN[6][19][2]">MAIN[6][19][2]</a></td><td id="virtex4-MGT-GT11[1]-DRP[3][1]"><a href="#virtex4-MGT-bit-MAIN[22][19][2]">MAIN[22][19][2]</a></td></tr>

<tr><td>DRP[3] bit 2</td><td id="virtex4-MGT-GT11[0]-DRP[3][2]"><a href="#virtex4-MGT-bit-MAIN[6][19][3]">MAIN[6][19][3]</a></td><td id="virtex4-MGT-GT11[1]-DRP[3][2]"><a href="#virtex4-MGT-bit-MAIN[22][19][3]">MAIN[22][19][3]</a></td></tr>

<tr><td>DRP[3] bit 3</td><td id="virtex4-MGT-GT11[0]-DRP[3][3]"><a href="#virtex4-MGT-bit-MAIN[6][19][4]">MAIN[6][19][4]</a></td><td id="virtex4-MGT-GT11[1]-DRP[3][3]"><a href="#virtex4-MGT-bit-MAIN[22][19][4]">MAIN[22][19][4]</a></td></tr>

<tr><td>DRP[3] bit 4</td><td id="virtex4-MGT-GT11[0]-DRP[3][4]"><a href="#virtex4-MGT-bit-MAIN[6][19][5]">MAIN[6][19][5]</a></td><td id="virtex4-MGT-GT11[1]-DRP[3][4]"><a href="#virtex4-MGT-bit-MAIN[22][19][5]">MAIN[22][19][5]</a></td></tr>

<tr><td>DRP[3] bit 5</td><td id="virtex4-MGT-GT11[0]-DRP[3][5]"><a href="#virtex4-MGT-bit-MAIN[6][19][6]">MAIN[6][19][6]</a></td><td id="virtex4-MGT-GT11[1]-DRP[3][5]"><a href="#virtex4-MGT-bit-MAIN[22][19][6]">MAIN[22][19][6]</a></td></tr>

<tr><td>DRP[3] bit 6</td><td id="virtex4-MGT-GT11[0]-DRP[3][6]"><a href="#virtex4-MGT-bit-MAIN[6][19][7]">MAIN[6][19][7]</a></td><td id="virtex4-MGT-GT11[1]-DRP[3][6]"><a href="#virtex4-MGT-bit-MAIN[22][19][7]">MAIN[22][19][7]</a></td></tr>

<tr><td>DRP[3] bit 7</td><td id="virtex4-MGT-GT11[0]-DRP[3][7]"><a href="#virtex4-MGT-bit-MAIN[6][19][8]">MAIN[6][19][8]</a></td><td id="virtex4-MGT-GT11[1]-DRP[3][7]"><a href="#virtex4-MGT-bit-MAIN[22][19][8]">MAIN[22][19][8]</a></td></tr>

<tr><td>DRP[3] bit 8</td><td id="virtex4-MGT-GT11[0]-DRP[3][8]"><a href="#virtex4-MGT-bit-MAIN[6][19][9]">MAIN[6][19][9]</a></td><td id="virtex4-MGT-GT11[1]-DRP[3][8]"><a href="#virtex4-MGT-bit-MAIN[22][19][9]">MAIN[22][19][9]</a></td></tr>

<tr><td>DRP[3] bit 9</td><td id="virtex4-MGT-GT11[0]-DRP[3][9]"><a href="#virtex4-MGT-bit-MAIN[6][19][10]">MAIN[6][19][10]</a></td><td id="virtex4-MGT-GT11[1]-DRP[3][9]"><a href="#virtex4-MGT-bit-MAIN[22][19][10]">MAIN[22][19][10]</a></td></tr>

<tr><td>DRP[3] bit 10</td><td id="virtex4-MGT-GT11[0]-DRP[3][10]"><a href="#virtex4-MGT-bit-MAIN[6][19][11]">MAIN[6][19][11]</a></td><td id="virtex4-MGT-GT11[1]-DRP[3][10]"><a href="#virtex4-MGT-bit-MAIN[22][19][11]">MAIN[22][19][11]</a></td></tr>

<tr><td>DRP[3] bit 11</td><td id="virtex4-MGT-GT11[0]-DRP[3][11]"><a href="#virtex4-MGT-bit-MAIN[6][19][12]">MAIN[6][19][12]</a></td><td id="virtex4-MGT-GT11[1]-DRP[3][11]"><a href="#virtex4-MGT-bit-MAIN[22][19][12]">MAIN[22][19][12]</a></td></tr>

<tr><td>DRP[3] bit 12</td><td id="virtex4-MGT-GT11[0]-DRP[3][12]"><a href="#virtex4-MGT-bit-MAIN[6][19][13]">MAIN[6][19][13]</a></td><td id="virtex4-MGT-GT11[1]-DRP[3][12]"><a href="#virtex4-MGT-bit-MAIN[22][19][13]">MAIN[22][19][13]</a></td></tr>

<tr><td>DRP[3] bit 13</td><td id="virtex4-MGT-GT11[0]-DRP[3][13]"><a href="#virtex4-MGT-bit-MAIN[6][19][14]">MAIN[6][19][14]</a></td><td id="virtex4-MGT-GT11[1]-DRP[3][13]"><a href="#virtex4-MGT-bit-MAIN[22][19][14]">MAIN[22][19][14]</a></td></tr>

<tr><td>DRP[3] bit 14</td><td id="virtex4-MGT-GT11[0]-DRP[3][14]"><a href="#virtex4-MGT-bit-MAIN[6][19][15]">MAIN[6][19][15]</a></td><td id="virtex4-MGT-GT11[1]-DRP[3][14]"><a href="#virtex4-MGT-bit-MAIN[22][19][15]">MAIN[22][19][15]</a></td></tr>

<tr><td>DRP[3] bit 15</td><td id="virtex4-MGT-GT11[0]-DRP[3][15]"><a href="#virtex4-MGT-bit-MAIN[6][19][16]">MAIN[6][19][16]</a></td><td id="virtex4-MGT-GT11[1]-DRP[3][15]"><a href="#virtex4-MGT-bit-MAIN[22][19][16]">MAIN[22][19][16]</a></td></tr>

<tr><td>DRP[4] bit 0</td><td id="virtex4-MGT-GT11[0]-DRP[4][0]"><a href="#virtex4-MGT-bit-MAIN[8][19][1]">MAIN[8][19][1]</a></td><td id="virtex4-MGT-GT11[1]-DRP[4][0]"><a href="#virtex4-MGT-bit-MAIN[24][19][1]">MAIN[24][19][1]</a></td></tr>

<tr><td>DRP[4] bit 1</td><td id="virtex4-MGT-GT11[0]-DRP[4][1]"><a href="#virtex4-MGT-bit-MAIN[8][19][2]">MAIN[8][19][2]</a></td><td id="virtex4-MGT-GT11[1]-DRP[4][1]"><a href="#virtex4-MGT-bit-MAIN[24][19][2]">MAIN[24][19][2]</a></td></tr>

<tr><td>DRP[4] bit 2</td><td id="virtex4-MGT-GT11[0]-DRP[4][2]"><a href="#virtex4-MGT-bit-MAIN[8][19][3]">MAIN[8][19][3]</a></td><td id="virtex4-MGT-GT11[1]-DRP[4][2]"><a href="#virtex4-MGT-bit-MAIN[24][19][3]">MAIN[24][19][3]</a></td></tr>

<tr><td>DRP[4] bit 3</td><td id="virtex4-MGT-GT11[0]-DRP[4][3]"><a href="#virtex4-MGT-bit-MAIN[8][19][4]">MAIN[8][19][4]</a></td><td id="virtex4-MGT-GT11[1]-DRP[4][3]"><a href="#virtex4-MGT-bit-MAIN[24][19][4]">MAIN[24][19][4]</a></td></tr>

<tr><td>DRP[4] bit 4</td><td id="virtex4-MGT-GT11[0]-DRP[4][4]"><a href="#virtex4-MGT-bit-MAIN[8][19][5]">MAIN[8][19][5]</a></td><td id="virtex4-MGT-GT11[1]-DRP[4][4]"><a href="#virtex4-MGT-bit-MAIN[24][19][5]">MAIN[24][19][5]</a></td></tr>

<tr><td>DRP[4] bit 5</td><td id="virtex4-MGT-GT11[0]-DRP[4][5]"><a href="#virtex4-MGT-bit-MAIN[8][19][6]">MAIN[8][19][6]</a></td><td id="virtex4-MGT-GT11[1]-DRP[4][5]"><a href="#virtex4-MGT-bit-MAIN[24][19][6]">MAIN[24][19][6]</a></td></tr>

<tr><td>DRP[4] bit 6</td><td id="virtex4-MGT-GT11[0]-DRP[4][6]"><a href="#virtex4-MGT-bit-MAIN[8][19][7]">MAIN[8][19][7]</a></td><td id="virtex4-MGT-GT11[1]-DRP[4][6]"><a href="#virtex4-MGT-bit-MAIN[24][19][7]">MAIN[24][19][7]</a></td></tr>

<tr><td>DRP[4] bit 7</td><td id="virtex4-MGT-GT11[0]-DRP[4][7]"><a href="#virtex4-MGT-bit-MAIN[8][19][8]">MAIN[8][19][8]</a></td><td id="virtex4-MGT-GT11[1]-DRP[4][7]"><a href="#virtex4-MGT-bit-MAIN[24][19][8]">MAIN[24][19][8]</a></td></tr>

<tr><td>DRP[4] bit 8</td><td id="virtex4-MGT-GT11[0]-DRP[4][8]"><a href="#virtex4-MGT-bit-MAIN[8][19][9]">MAIN[8][19][9]</a></td><td id="virtex4-MGT-GT11[1]-DRP[4][8]"><a href="#virtex4-MGT-bit-MAIN[24][19][9]">MAIN[24][19][9]</a></td></tr>

<tr><td>DRP[4] bit 9</td><td id="virtex4-MGT-GT11[0]-DRP[4][9]"><a href="#virtex4-MGT-bit-MAIN[8][19][10]">MAIN[8][19][10]</a></td><td id="virtex4-MGT-GT11[1]-DRP[4][9]"><a href="#virtex4-MGT-bit-MAIN[24][19][10]">MAIN[24][19][10]</a></td></tr>

<tr><td>DRP[4] bit 10</td><td id="virtex4-MGT-GT11[0]-DRP[4][10]"><a href="#virtex4-MGT-bit-MAIN[8][19][11]">MAIN[8][19][11]</a></td><td id="virtex4-MGT-GT11[1]-DRP[4][10]"><a href="#virtex4-MGT-bit-MAIN[24][19][11]">MAIN[24][19][11]</a></td></tr>

<tr><td>DRP[4] bit 11</td><td id="virtex4-MGT-GT11[0]-DRP[4][11]"><a href="#virtex4-MGT-bit-MAIN[8][19][12]">MAIN[8][19][12]</a></td><td id="virtex4-MGT-GT11[1]-DRP[4][11]"><a href="#virtex4-MGT-bit-MAIN[24][19][12]">MAIN[24][19][12]</a></td></tr>

<tr><td>DRP[4] bit 12</td><td id="virtex4-MGT-GT11[0]-DRP[4][12]"><a href="#virtex4-MGT-bit-MAIN[8][19][13]">MAIN[8][19][13]</a></td><td id="virtex4-MGT-GT11[1]-DRP[4][12]"><a href="#virtex4-MGT-bit-MAIN[24][19][13]">MAIN[24][19][13]</a></td></tr>

<tr><td>DRP[4] bit 13</td><td id="virtex4-MGT-GT11[0]-DRP[4][13]"><a href="#virtex4-MGT-bit-MAIN[8][19][14]">MAIN[8][19][14]</a></td><td id="virtex4-MGT-GT11[1]-DRP[4][13]"><a href="#virtex4-MGT-bit-MAIN[24][19][14]">MAIN[24][19][14]</a></td></tr>

<tr><td>DRP[4] bit 14</td><td id="virtex4-MGT-GT11[0]-DRP[4][14]"><a href="#virtex4-MGT-bit-MAIN[8][19][15]">MAIN[8][19][15]</a></td><td id="virtex4-MGT-GT11[1]-DRP[4][14]"><a href="#virtex4-MGT-bit-MAIN[24][19][15]">MAIN[24][19][15]</a></td></tr>

<tr><td>DRP[4] bit 15</td><td id="virtex4-MGT-GT11[0]-DRP[4][15]"><a href="#virtex4-MGT-bit-MAIN[8][19][16]">MAIN[8][19][16]</a></td><td id="virtex4-MGT-GT11[1]-DRP[4][15]"><a href="#virtex4-MGT-bit-MAIN[24][19][16]">MAIN[24][19][16]</a></td></tr>

<tr><td>DRP[5] bit 0</td><td id="virtex4-MGT-GT11[0]-DRP[5][0]"><a href="#virtex4-MGT-bit-MAIN[10][19][1]">MAIN[10][19][1]</a></td><td id="virtex4-MGT-GT11[1]-DRP[5][0]"><a href="#virtex4-MGT-bit-MAIN[26][19][1]">MAIN[26][19][1]</a></td></tr>

<tr><td>DRP[5] bit 1</td><td id="virtex4-MGT-GT11[0]-DRP[5][1]"><a href="#virtex4-MGT-bit-MAIN[10][19][2]">MAIN[10][19][2]</a></td><td id="virtex4-MGT-GT11[1]-DRP[5][1]"><a href="#virtex4-MGT-bit-MAIN[26][19][2]">MAIN[26][19][2]</a></td></tr>

<tr><td>DRP[5] bit 2</td><td id="virtex4-MGT-GT11[0]-DRP[5][2]"><a href="#virtex4-MGT-bit-MAIN[10][19][3]">MAIN[10][19][3]</a></td><td id="virtex4-MGT-GT11[1]-DRP[5][2]"><a href="#virtex4-MGT-bit-MAIN[26][19][3]">MAIN[26][19][3]</a></td></tr>

<tr><td>DRP[5] bit 3</td><td id="virtex4-MGT-GT11[0]-DRP[5][3]"><a href="#virtex4-MGT-bit-MAIN[10][19][4]">MAIN[10][19][4]</a></td><td id="virtex4-MGT-GT11[1]-DRP[5][3]"><a href="#virtex4-MGT-bit-MAIN[26][19][4]">MAIN[26][19][4]</a></td></tr>

<tr><td>DRP[5] bit 4</td><td id="virtex4-MGT-GT11[0]-DRP[5][4]"><a href="#virtex4-MGT-bit-MAIN[10][19][5]">MAIN[10][19][5]</a></td><td id="virtex4-MGT-GT11[1]-DRP[5][4]"><a href="#virtex4-MGT-bit-MAIN[26][19][5]">MAIN[26][19][5]</a></td></tr>

<tr><td>DRP[5] bit 5</td><td id="virtex4-MGT-GT11[0]-DRP[5][5]"><a href="#virtex4-MGT-bit-MAIN[10][19][6]">MAIN[10][19][6]</a></td><td id="virtex4-MGT-GT11[1]-DRP[5][5]"><a href="#virtex4-MGT-bit-MAIN[26][19][6]">MAIN[26][19][6]</a></td></tr>

<tr><td>DRP[5] bit 6</td><td id="virtex4-MGT-GT11[0]-DRP[5][6]"><a href="#virtex4-MGT-bit-MAIN[10][19][7]">MAIN[10][19][7]</a></td><td id="virtex4-MGT-GT11[1]-DRP[5][6]"><a href="#virtex4-MGT-bit-MAIN[26][19][7]">MAIN[26][19][7]</a></td></tr>

<tr><td>DRP[5] bit 7</td><td id="virtex4-MGT-GT11[0]-DRP[5][7]"><a href="#virtex4-MGT-bit-MAIN[10][19][8]">MAIN[10][19][8]</a></td><td id="virtex4-MGT-GT11[1]-DRP[5][7]"><a href="#virtex4-MGT-bit-MAIN[26][19][8]">MAIN[26][19][8]</a></td></tr>

<tr><td>DRP[5] bit 8</td><td id="virtex4-MGT-GT11[0]-DRP[5][8]"><a href="#virtex4-MGT-bit-MAIN[10][19][9]">MAIN[10][19][9]</a></td><td id="virtex4-MGT-GT11[1]-DRP[5][8]"><a href="#virtex4-MGT-bit-MAIN[26][19][9]">MAIN[26][19][9]</a></td></tr>

<tr><td>DRP[5] bit 9</td><td id="virtex4-MGT-GT11[0]-DRP[5][9]"><a href="#virtex4-MGT-bit-MAIN[10][19][10]">MAIN[10][19][10]</a></td><td id="virtex4-MGT-GT11[1]-DRP[5][9]"><a href="#virtex4-MGT-bit-MAIN[26][19][10]">MAIN[26][19][10]</a></td></tr>

<tr><td>DRP[5] bit 10</td><td id="virtex4-MGT-GT11[0]-DRP[5][10]"><a href="#virtex4-MGT-bit-MAIN[10][19][11]">MAIN[10][19][11]</a></td><td id="virtex4-MGT-GT11[1]-DRP[5][10]"><a href="#virtex4-MGT-bit-MAIN[26][19][11]">MAIN[26][19][11]</a></td></tr>

<tr><td>DRP[5] bit 11</td><td id="virtex4-MGT-GT11[0]-DRP[5][11]"><a href="#virtex4-MGT-bit-MAIN[10][19][12]">MAIN[10][19][12]</a></td><td id="virtex4-MGT-GT11[1]-DRP[5][11]"><a href="#virtex4-MGT-bit-MAIN[26][19][12]">MAIN[26][19][12]</a></td></tr>

<tr><td>DRP[5] bit 12</td><td id="virtex4-MGT-GT11[0]-DRP[5][12]"><a href="#virtex4-MGT-bit-MAIN[10][19][13]">MAIN[10][19][13]</a></td><td id="virtex4-MGT-GT11[1]-DRP[5][12]"><a href="#virtex4-MGT-bit-MAIN[26][19][13]">MAIN[26][19][13]</a></td></tr>

<tr><td>DRP[5] bit 13</td><td id="virtex4-MGT-GT11[0]-DRP[5][13]"><a href="#virtex4-MGT-bit-MAIN[10][19][14]">MAIN[10][19][14]</a></td><td id="virtex4-MGT-GT11[1]-DRP[5][13]"><a href="#virtex4-MGT-bit-MAIN[26][19][14]">MAIN[26][19][14]</a></td></tr>

<tr><td>DRP[5] bit 14</td><td id="virtex4-MGT-GT11[0]-DRP[5][14]"><a href="#virtex4-MGT-bit-MAIN[10][19][15]">MAIN[10][19][15]</a></td><td id="virtex4-MGT-GT11[1]-DRP[5][14]"><a href="#virtex4-MGT-bit-MAIN[26][19][15]">MAIN[26][19][15]</a></td></tr>

<tr><td>DRP[5] bit 15</td><td id="virtex4-MGT-GT11[0]-DRP[5][15]"><a href="#virtex4-MGT-bit-MAIN[10][19][16]">MAIN[10][19][16]</a></td><td id="virtex4-MGT-GT11[1]-DRP[5][15]"><a href="#virtex4-MGT-bit-MAIN[26][19][16]">MAIN[26][19][16]</a></td></tr>

<tr><td>DRP[6] bit 0</td><td id="virtex4-MGT-GT11[0]-DRP[6][0]"><a href="#virtex4-MGT-bit-MAIN[12][19][1]">MAIN[12][19][1]</a></td><td id="virtex4-MGT-GT11[1]-DRP[6][0]"><a href="#virtex4-MGT-bit-MAIN[28][19][1]">MAIN[28][19][1]</a></td></tr>

<tr><td>DRP[6] bit 1</td><td id="virtex4-MGT-GT11[0]-DRP[6][1]"><a href="#virtex4-MGT-bit-MAIN[12][19][2]">MAIN[12][19][2]</a></td><td id="virtex4-MGT-GT11[1]-DRP[6][1]"><a href="#virtex4-MGT-bit-MAIN[28][19][2]">MAIN[28][19][2]</a></td></tr>

<tr><td>DRP[6] bit 2</td><td id="virtex4-MGT-GT11[0]-DRP[6][2]"><a href="#virtex4-MGT-bit-MAIN[12][19][3]">MAIN[12][19][3]</a></td><td id="virtex4-MGT-GT11[1]-DRP[6][2]"><a href="#virtex4-MGT-bit-MAIN[28][19][3]">MAIN[28][19][3]</a></td></tr>

<tr><td>DRP[6] bit 3</td><td id="virtex4-MGT-GT11[0]-DRP[6][3]"><a href="#virtex4-MGT-bit-MAIN[12][19][4]">MAIN[12][19][4]</a></td><td id="virtex4-MGT-GT11[1]-DRP[6][3]"><a href="#virtex4-MGT-bit-MAIN[28][19][4]">MAIN[28][19][4]</a></td></tr>

<tr><td>DRP[6] bit 4</td><td id="virtex4-MGT-GT11[0]-DRP[6][4]"><a href="#virtex4-MGT-bit-MAIN[12][19][5]">MAIN[12][19][5]</a></td><td id="virtex4-MGT-GT11[1]-DRP[6][4]"><a href="#virtex4-MGT-bit-MAIN[28][19][5]">MAIN[28][19][5]</a></td></tr>

<tr><td>DRP[6] bit 5</td><td id="virtex4-MGT-GT11[0]-DRP[6][5]"><a href="#virtex4-MGT-bit-MAIN[12][19][6]">MAIN[12][19][6]</a></td><td id="virtex4-MGT-GT11[1]-DRP[6][5]"><a href="#virtex4-MGT-bit-MAIN[28][19][6]">MAIN[28][19][6]</a></td></tr>

<tr><td>DRP[6] bit 6</td><td id="virtex4-MGT-GT11[0]-DRP[6][6]"><a href="#virtex4-MGT-bit-MAIN[12][19][7]">MAIN[12][19][7]</a></td><td id="virtex4-MGT-GT11[1]-DRP[6][6]"><a href="#virtex4-MGT-bit-MAIN[28][19][7]">MAIN[28][19][7]</a></td></tr>

<tr><td>DRP[6] bit 7</td><td id="virtex4-MGT-GT11[0]-DRP[6][7]"><a href="#virtex4-MGT-bit-MAIN[12][19][8]">MAIN[12][19][8]</a></td><td id="virtex4-MGT-GT11[1]-DRP[6][7]"><a href="#virtex4-MGT-bit-MAIN[28][19][8]">MAIN[28][19][8]</a></td></tr>

<tr><td>DRP[6] bit 8</td><td id="virtex4-MGT-GT11[0]-DRP[6][8]"><a href="#virtex4-MGT-bit-MAIN[12][19][9]">MAIN[12][19][9]</a></td><td id="virtex4-MGT-GT11[1]-DRP[6][8]"><a href="#virtex4-MGT-bit-MAIN[28][19][9]">MAIN[28][19][9]</a></td></tr>

<tr><td>DRP[6] bit 9</td><td id="virtex4-MGT-GT11[0]-DRP[6][9]"><a href="#virtex4-MGT-bit-MAIN[12][19][10]">MAIN[12][19][10]</a></td><td id="virtex4-MGT-GT11[1]-DRP[6][9]"><a href="#virtex4-MGT-bit-MAIN[28][19][10]">MAIN[28][19][10]</a></td></tr>

<tr><td>DRP[6] bit 10</td><td id="virtex4-MGT-GT11[0]-DRP[6][10]"><a href="#virtex4-MGT-bit-MAIN[12][19][11]">MAIN[12][19][11]</a></td><td id="virtex4-MGT-GT11[1]-DRP[6][10]"><a href="#virtex4-MGT-bit-MAIN[28][19][11]">MAIN[28][19][11]</a></td></tr>

<tr><td>DRP[6] bit 11</td><td id="virtex4-MGT-GT11[0]-DRP[6][11]"><a href="#virtex4-MGT-bit-MAIN[12][19][12]">MAIN[12][19][12]</a></td><td id="virtex4-MGT-GT11[1]-DRP[6][11]"><a href="#virtex4-MGT-bit-MAIN[28][19][12]">MAIN[28][19][12]</a></td></tr>

<tr><td>DRP[6] bit 12</td><td id="virtex4-MGT-GT11[0]-DRP[6][12]"><a href="#virtex4-MGT-bit-MAIN[12][19][13]">MAIN[12][19][13]</a></td><td id="virtex4-MGT-GT11[1]-DRP[6][12]"><a href="#virtex4-MGT-bit-MAIN[28][19][13]">MAIN[28][19][13]</a></td></tr>

<tr><td>DRP[6] bit 13</td><td id="virtex4-MGT-GT11[0]-DRP[6][13]"><a href="#virtex4-MGT-bit-MAIN[12][19][14]">MAIN[12][19][14]</a></td><td id="virtex4-MGT-GT11[1]-DRP[6][13]"><a href="#virtex4-MGT-bit-MAIN[28][19][14]">MAIN[28][19][14]</a></td></tr>

<tr><td>DRP[6] bit 14</td><td id="virtex4-MGT-GT11[0]-DRP[6][14]"><a href="#virtex4-MGT-bit-MAIN[12][19][15]">MAIN[12][19][15]</a></td><td id="virtex4-MGT-GT11[1]-DRP[6][14]"><a href="#virtex4-MGT-bit-MAIN[28][19][15]">MAIN[28][19][15]</a></td></tr>

<tr><td>DRP[6] bit 15</td><td id="virtex4-MGT-GT11[0]-DRP[6][15]"><a href="#virtex4-MGT-bit-MAIN[12][19][16]">MAIN[12][19][16]</a></td><td id="virtex4-MGT-GT11[1]-DRP[6][15]"><a href="#virtex4-MGT-bit-MAIN[28][19][16]">MAIN[28][19][16]</a></td></tr>

<tr><td>DRP[7] bit 0</td><td id="virtex4-MGT-GT11[0]-DRP[7][0]"><a href="#virtex4-MGT-bit-MAIN[14][19][1]">MAIN[14][19][1]</a></td><td id="virtex4-MGT-GT11[1]-DRP[7][0]"><a href="#virtex4-MGT-bit-MAIN[30][19][1]">MAIN[30][19][1]</a></td></tr>

<tr><td>DRP[7] bit 1</td><td id="virtex4-MGT-GT11[0]-DRP[7][1]"><a href="#virtex4-MGT-bit-MAIN[14][19][2]">MAIN[14][19][2]</a></td><td id="virtex4-MGT-GT11[1]-DRP[7][1]"><a href="#virtex4-MGT-bit-MAIN[30][19][2]">MAIN[30][19][2]</a></td></tr>

<tr><td>DRP[7] bit 2</td><td id="virtex4-MGT-GT11[0]-DRP[7][2]"><a href="#virtex4-MGT-bit-MAIN[14][19][3]">MAIN[14][19][3]</a></td><td id="virtex4-MGT-GT11[1]-DRP[7][2]"><a href="#virtex4-MGT-bit-MAIN[30][19][3]">MAIN[30][19][3]</a></td></tr>

<tr><td>DRP[7] bit 3</td><td id="virtex4-MGT-GT11[0]-DRP[7][3]"><a href="#virtex4-MGT-bit-MAIN[14][19][4]">MAIN[14][19][4]</a></td><td id="virtex4-MGT-GT11[1]-DRP[7][3]"><a href="#virtex4-MGT-bit-MAIN[30][19][4]">MAIN[30][19][4]</a></td></tr>

<tr><td>DRP[7] bit 4</td><td id="virtex4-MGT-GT11[0]-DRP[7][4]"><a href="#virtex4-MGT-bit-MAIN[14][19][5]">MAIN[14][19][5]</a></td><td id="virtex4-MGT-GT11[1]-DRP[7][4]"><a href="#virtex4-MGT-bit-MAIN[30][19][5]">MAIN[30][19][5]</a></td></tr>

<tr><td>DRP[7] bit 5</td><td id="virtex4-MGT-GT11[0]-DRP[7][5]"><a href="#virtex4-MGT-bit-MAIN[14][19][6]">MAIN[14][19][6]</a></td><td id="virtex4-MGT-GT11[1]-DRP[7][5]"><a href="#virtex4-MGT-bit-MAIN[30][19][6]">MAIN[30][19][6]</a></td></tr>

<tr><td>DRP[7] bit 6</td><td id="virtex4-MGT-GT11[0]-DRP[7][6]"><a href="#virtex4-MGT-bit-MAIN[14][19][7]">MAIN[14][19][7]</a></td><td id="virtex4-MGT-GT11[1]-DRP[7][6]"><a href="#virtex4-MGT-bit-MAIN[30][19][7]">MAIN[30][19][7]</a></td></tr>

<tr><td>DRP[7] bit 7</td><td id="virtex4-MGT-GT11[0]-DRP[7][7]"><a href="#virtex4-MGT-bit-MAIN[14][19][8]">MAIN[14][19][8]</a></td><td id="virtex4-MGT-GT11[1]-DRP[7][7]"><a href="#virtex4-MGT-bit-MAIN[30][19][8]">MAIN[30][19][8]</a></td></tr>

<tr><td>DRP[7] bit 8</td><td id="virtex4-MGT-GT11[0]-DRP[7][8]"><a href="#virtex4-MGT-bit-MAIN[14][19][9]">MAIN[14][19][9]</a></td><td id="virtex4-MGT-GT11[1]-DRP[7][8]"><a href="#virtex4-MGT-bit-MAIN[30][19][9]">MAIN[30][19][9]</a></td></tr>

<tr><td>DRP[7] bit 9</td><td id="virtex4-MGT-GT11[0]-DRP[7][9]"><a href="#virtex4-MGT-bit-MAIN[14][19][10]">MAIN[14][19][10]</a></td><td id="virtex4-MGT-GT11[1]-DRP[7][9]"><a href="#virtex4-MGT-bit-MAIN[30][19][10]">MAIN[30][19][10]</a></td></tr>

<tr><td>DRP[7] bit 10</td><td id="virtex4-MGT-GT11[0]-DRP[7][10]"><a href="#virtex4-MGT-bit-MAIN[14][19][11]">MAIN[14][19][11]</a></td><td id="virtex4-MGT-GT11[1]-DRP[7][10]"><a href="#virtex4-MGT-bit-MAIN[30][19][11]">MAIN[30][19][11]</a></td></tr>

<tr><td>DRP[7] bit 11</td><td id="virtex4-MGT-GT11[0]-DRP[7][11]"><a href="#virtex4-MGT-bit-MAIN[14][19][12]">MAIN[14][19][12]</a></td><td id="virtex4-MGT-GT11[1]-DRP[7][11]"><a href="#virtex4-MGT-bit-MAIN[30][19][12]">MAIN[30][19][12]</a></td></tr>

<tr><td>DRP[7] bit 12</td><td id="virtex4-MGT-GT11[0]-DRP[7][12]"><a href="#virtex4-MGT-bit-MAIN[14][19][13]">MAIN[14][19][13]</a></td><td id="virtex4-MGT-GT11[1]-DRP[7][12]"><a href="#virtex4-MGT-bit-MAIN[30][19][13]">MAIN[30][19][13]</a></td></tr>

<tr><td>DRP[7] bit 13</td><td id="virtex4-MGT-GT11[0]-DRP[7][13]"><a href="#virtex4-MGT-bit-MAIN[14][19][14]">MAIN[14][19][14]</a></td><td id="virtex4-MGT-GT11[1]-DRP[7][13]"><a href="#virtex4-MGT-bit-MAIN[30][19][14]">MAIN[30][19][14]</a></td></tr>

<tr><td>DRP[7] bit 14</td><td id="virtex4-MGT-GT11[0]-DRP[7][14]"><a href="#virtex4-MGT-bit-MAIN[14][19][15]">MAIN[14][19][15]</a></td><td id="virtex4-MGT-GT11[1]-DRP[7][14]"><a href="#virtex4-MGT-bit-MAIN[30][19][15]">MAIN[30][19][15]</a></td></tr>

<tr><td>DRP[7] bit 15</td><td id="virtex4-MGT-GT11[0]-DRP[7][15]"><a href="#virtex4-MGT-bit-MAIN[14][19][16]">MAIN[14][19][16]</a></td><td id="virtex4-MGT-GT11[1]-DRP[7][15]"><a href="#virtex4-MGT-bit-MAIN[30][19][16]">MAIN[30][19][16]</a></td></tr>

<tr><td>DRP[8] bit 0</td><td id="virtex4-MGT-GT11[0]-DRP[8][0]"><a href="#virtex4-MGT-bit-MAIN[0][19][21]">MAIN[0][19][21]</a></td><td id="virtex4-MGT-GT11[1]-DRP[8][0]"><a href="#virtex4-MGT-bit-MAIN[16][19][21]">MAIN[16][19][21]</a></td></tr>

<tr><td>DRP[8] bit 1</td><td id="virtex4-MGT-GT11[0]-DRP[8][1]"><a href="#virtex4-MGT-bit-MAIN[0][19][22]">MAIN[0][19][22]</a></td><td id="virtex4-MGT-GT11[1]-DRP[8][1]"><a href="#virtex4-MGT-bit-MAIN[16][19][22]">MAIN[16][19][22]</a></td></tr>

<tr><td>DRP[8] bit 2</td><td id="virtex4-MGT-GT11[0]-DRP[8][2]"><a href="#virtex4-MGT-bit-MAIN[0][19][23]">MAIN[0][19][23]</a></td><td id="virtex4-MGT-GT11[1]-DRP[8][2]"><a href="#virtex4-MGT-bit-MAIN[16][19][23]">MAIN[16][19][23]</a></td></tr>

<tr><td>DRP[8] bit 3</td><td id="virtex4-MGT-GT11[0]-DRP[8][3]"><a href="#virtex4-MGT-bit-MAIN[0][19][24]">MAIN[0][19][24]</a></td><td id="virtex4-MGT-GT11[1]-DRP[8][3]"><a href="#virtex4-MGT-bit-MAIN[16][19][24]">MAIN[16][19][24]</a></td></tr>

<tr><td>DRP[8] bit 4</td><td id="virtex4-MGT-GT11[0]-DRP[8][4]"><a href="#virtex4-MGT-bit-MAIN[0][19][25]">MAIN[0][19][25]</a></td><td id="virtex4-MGT-GT11[1]-DRP[8][4]"><a href="#virtex4-MGT-bit-MAIN[16][19][25]">MAIN[16][19][25]</a></td></tr>

<tr><td>DRP[8] bit 5</td><td id="virtex4-MGT-GT11[0]-DRP[8][5]"><a href="#virtex4-MGT-bit-MAIN[0][19][26]">MAIN[0][19][26]</a></td><td id="virtex4-MGT-GT11[1]-DRP[8][5]"><a href="#virtex4-MGT-bit-MAIN[16][19][26]">MAIN[16][19][26]</a></td></tr>

<tr><td>DRP[8] bit 6</td><td id="virtex4-MGT-GT11[0]-DRP[8][6]"><a href="#virtex4-MGT-bit-MAIN[0][19][27]">MAIN[0][19][27]</a></td><td id="virtex4-MGT-GT11[1]-DRP[8][6]"><a href="#virtex4-MGT-bit-MAIN[16][19][27]">MAIN[16][19][27]</a></td></tr>

<tr><td>DRP[8] bit 7</td><td id="virtex4-MGT-GT11[0]-DRP[8][7]"><a href="#virtex4-MGT-bit-MAIN[0][19][28]">MAIN[0][19][28]</a></td><td id="virtex4-MGT-GT11[1]-DRP[8][7]"><a href="#virtex4-MGT-bit-MAIN[16][19][28]">MAIN[16][19][28]</a></td></tr>

<tr><td>DRP[8] bit 8</td><td id="virtex4-MGT-GT11[0]-DRP[8][8]"><a href="#virtex4-MGT-bit-MAIN[0][19][29]">MAIN[0][19][29]</a></td><td id="virtex4-MGT-GT11[1]-DRP[8][8]"><a href="#virtex4-MGT-bit-MAIN[16][19][29]">MAIN[16][19][29]</a></td></tr>

<tr><td>DRP[8] bit 9</td><td id="virtex4-MGT-GT11[0]-DRP[8][9]"><a href="#virtex4-MGT-bit-MAIN[0][19][30]">MAIN[0][19][30]</a></td><td id="virtex4-MGT-GT11[1]-DRP[8][9]"><a href="#virtex4-MGT-bit-MAIN[16][19][30]">MAIN[16][19][30]</a></td></tr>

<tr><td>DRP[8] bit 10</td><td id="virtex4-MGT-GT11[0]-DRP[8][10]"><a href="#virtex4-MGT-bit-MAIN[0][19][31]">MAIN[0][19][31]</a></td><td id="virtex4-MGT-GT11[1]-DRP[8][10]"><a href="#virtex4-MGT-bit-MAIN[16][19][31]">MAIN[16][19][31]</a></td></tr>

<tr><td>DRP[8] bit 11</td><td id="virtex4-MGT-GT11[0]-DRP[8][11]"><a href="#virtex4-MGT-bit-MAIN[0][19][32]">MAIN[0][19][32]</a></td><td id="virtex4-MGT-GT11[1]-DRP[8][11]"><a href="#virtex4-MGT-bit-MAIN[16][19][32]">MAIN[16][19][32]</a></td></tr>

<tr><td>DRP[8] bit 12</td><td id="virtex4-MGT-GT11[0]-DRP[8][12]"><a href="#virtex4-MGT-bit-MAIN[0][19][33]">MAIN[0][19][33]</a></td><td id="virtex4-MGT-GT11[1]-DRP[8][12]"><a href="#virtex4-MGT-bit-MAIN[16][19][33]">MAIN[16][19][33]</a></td></tr>

<tr><td>DRP[8] bit 13</td><td id="virtex4-MGT-GT11[0]-DRP[8][13]"><a href="#virtex4-MGT-bit-MAIN[0][19][34]">MAIN[0][19][34]</a></td><td id="virtex4-MGT-GT11[1]-DRP[8][13]"><a href="#virtex4-MGT-bit-MAIN[16][19][34]">MAIN[16][19][34]</a></td></tr>

<tr><td>DRP[8] bit 14</td><td id="virtex4-MGT-GT11[0]-DRP[8][14]"><a href="#virtex4-MGT-bit-MAIN[0][19][35]">MAIN[0][19][35]</a></td><td id="virtex4-MGT-GT11[1]-DRP[8][14]"><a href="#virtex4-MGT-bit-MAIN[16][19][35]">MAIN[16][19][35]</a></td></tr>

<tr><td>DRP[8] bit 15</td><td id="virtex4-MGT-GT11[0]-DRP[8][15]"><a href="#virtex4-MGT-bit-MAIN[0][19][36]">MAIN[0][19][36]</a></td><td id="virtex4-MGT-GT11[1]-DRP[8][15]"><a href="#virtex4-MGT-bit-MAIN[16][19][36]">MAIN[16][19][36]</a></td></tr>

<tr><td>DRP[9] bit 0</td><td id="virtex4-MGT-GT11[0]-DRP[9][0]"><a href="#virtex4-MGT-bit-MAIN[2][19][21]">MAIN[2][19][21]</a></td><td id="virtex4-MGT-GT11[1]-DRP[9][0]"><a href="#virtex4-MGT-bit-MAIN[18][19][21]">MAIN[18][19][21]</a></td></tr>

<tr><td>DRP[9] bit 1</td><td id="virtex4-MGT-GT11[0]-DRP[9][1]"><a href="#virtex4-MGT-bit-MAIN[2][19][22]">MAIN[2][19][22]</a></td><td id="virtex4-MGT-GT11[1]-DRP[9][1]"><a href="#virtex4-MGT-bit-MAIN[18][19][22]">MAIN[18][19][22]</a></td></tr>

<tr><td>DRP[9] bit 2</td><td id="virtex4-MGT-GT11[0]-DRP[9][2]"><a href="#virtex4-MGT-bit-MAIN[2][19][23]">MAIN[2][19][23]</a></td><td id="virtex4-MGT-GT11[1]-DRP[9][2]"><a href="#virtex4-MGT-bit-MAIN[18][19][23]">MAIN[18][19][23]</a></td></tr>

<tr><td>DRP[9] bit 3</td><td id="virtex4-MGT-GT11[0]-DRP[9][3]"><a href="#virtex4-MGT-bit-MAIN[2][19][24]">MAIN[2][19][24]</a></td><td id="virtex4-MGT-GT11[1]-DRP[9][3]"><a href="#virtex4-MGT-bit-MAIN[18][19][24]">MAIN[18][19][24]</a></td></tr>

<tr><td>DRP[9] bit 4</td><td id="virtex4-MGT-GT11[0]-DRP[9][4]"><a href="#virtex4-MGT-bit-MAIN[2][19][25]">MAIN[2][19][25]</a></td><td id="virtex4-MGT-GT11[1]-DRP[9][4]"><a href="#virtex4-MGT-bit-MAIN[18][19][25]">MAIN[18][19][25]</a></td></tr>

<tr><td>DRP[9] bit 5</td><td id="virtex4-MGT-GT11[0]-DRP[9][5]"><a href="#virtex4-MGT-bit-MAIN[2][19][26]">MAIN[2][19][26]</a></td><td id="virtex4-MGT-GT11[1]-DRP[9][5]"><a href="#virtex4-MGT-bit-MAIN[18][19][26]">MAIN[18][19][26]</a></td></tr>

<tr><td>DRP[9] bit 6</td><td id="virtex4-MGT-GT11[0]-DRP[9][6]"><a href="#virtex4-MGT-bit-MAIN[2][19][27]">MAIN[2][19][27]</a></td><td id="virtex4-MGT-GT11[1]-DRP[9][6]"><a href="#virtex4-MGT-bit-MAIN[18][19][27]">MAIN[18][19][27]</a></td></tr>

<tr><td>DRP[9] bit 7</td><td id="virtex4-MGT-GT11[0]-DRP[9][7]"><a href="#virtex4-MGT-bit-MAIN[2][19][28]">MAIN[2][19][28]</a></td><td id="virtex4-MGT-GT11[1]-DRP[9][7]"><a href="#virtex4-MGT-bit-MAIN[18][19][28]">MAIN[18][19][28]</a></td></tr>

<tr><td>DRP[9] bit 8</td><td id="virtex4-MGT-GT11[0]-DRP[9][8]"><a href="#virtex4-MGT-bit-MAIN[2][19][29]">MAIN[2][19][29]</a></td><td id="virtex4-MGT-GT11[1]-DRP[9][8]"><a href="#virtex4-MGT-bit-MAIN[18][19][29]">MAIN[18][19][29]</a></td></tr>

<tr><td>DRP[9] bit 9</td><td id="virtex4-MGT-GT11[0]-DRP[9][9]"><a href="#virtex4-MGT-bit-MAIN[2][19][30]">MAIN[2][19][30]</a></td><td id="virtex4-MGT-GT11[1]-DRP[9][9]"><a href="#virtex4-MGT-bit-MAIN[18][19][30]">MAIN[18][19][30]</a></td></tr>

<tr><td>DRP[9] bit 10</td><td id="virtex4-MGT-GT11[0]-DRP[9][10]"><a href="#virtex4-MGT-bit-MAIN[2][19][31]">MAIN[2][19][31]</a></td><td id="virtex4-MGT-GT11[1]-DRP[9][10]"><a href="#virtex4-MGT-bit-MAIN[18][19][31]">MAIN[18][19][31]</a></td></tr>

<tr><td>DRP[9] bit 11</td><td id="virtex4-MGT-GT11[0]-DRP[9][11]"><a href="#virtex4-MGT-bit-MAIN[2][19][32]">MAIN[2][19][32]</a></td><td id="virtex4-MGT-GT11[1]-DRP[9][11]"><a href="#virtex4-MGT-bit-MAIN[18][19][32]">MAIN[18][19][32]</a></td></tr>

<tr><td>DRP[9] bit 12</td><td id="virtex4-MGT-GT11[0]-DRP[9][12]"><a href="#virtex4-MGT-bit-MAIN[2][19][33]">MAIN[2][19][33]</a></td><td id="virtex4-MGT-GT11[1]-DRP[9][12]"><a href="#virtex4-MGT-bit-MAIN[18][19][33]">MAIN[18][19][33]</a></td></tr>

<tr><td>DRP[9] bit 13</td><td id="virtex4-MGT-GT11[0]-DRP[9][13]"><a href="#virtex4-MGT-bit-MAIN[2][19][34]">MAIN[2][19][34]</a></td><td id="virtex4-MGT-GT11[1]-DRP[9][13]"><a href="#virtex4-MGT-bit-MAIN[18][19][34]">MAIN[18][19][34]</a></td></tr>

<tr><td>DRP[9] bit 14</td><td id="virtex4-MGT-GT11[0]-DRP[9][14]"><a href="#virtex4-MGT-bit-MAIN[2][19][35]">MAIN[2][19][35]</a></td><td id="virtex4-MGT-GT11[1]-DRP[9][14]"><a href="#virtex4-MGT-bit-MAIN[18][19][35]">MAIN[18][19][35]</a></td></tr>

<tr><td>DRP[9] bit 15</td><td id="virtex4-MGT-GT11[0]-DRP[9][15]"><a href="#virtex4-MGT-bit-MAIN[2][19][36]">MAIN[2][19][36]</a></td><td id="virtex4-MGT-GT11[1]-DRP[9][15]"><a href="#virtex4-MGT-bit-MAIN[18][19][36]">MAIN[18][19][36]</a></td></tr>

<tr><td>DRP[10] bit 0</td><td id="virtex4-MGT-GT11[0]-DRP[10][0]"><a href="#virtex4-MGT-bit-MAIN[4][19][21]">MAIN[4][19][21]</a></td><td id="virtex4-MGT-GT11[1]-DRP[10][0]"><a href="#virtex4-MGT-bit-MAIN[20][19][21]">MAIN[20][19][21]</a></td></tr>

<tr><td>DRP[10] bit 1</td><td id="virtex4-MGT-GT11[0]-DRP[10][1]"><a href="#virtex4-MGT-bit-MAIN[4][19][22]">MAIN[4][19][22]</a></td><td id="virtex4-MGT-GT11[1]-DRP[10][1]"><a href="#virtex4-MGT-bit-MAIN[20][19][22]">MAIN[20][19][22]</a></td></tr>

<tr><td>DRP[10] bit 2</td><td id="virtex4-MGT-GT11[0]-DRP[10][2]"><a href="#virtex4-MGT-bit-MAIN[4][19][23]">MAIN[4][19][23]</a></td><td id="virtex4-MGT-GT11[1]-DRP[10][2]"><a href="#virtex4-MGT-bit-MAIN[20][19][23]">MAIN[20][19][23]</a></td></tr>

<tr><td>DRP[10] bit 3</td><td id="virtex4-MGT-GT11[0]-DRP[10][3]"><a href="#virtex4-MGT-bit-MAIN[4][19][24]">MAIN[4][19][24]</a></td><td id="virtex4-MGT-GT11[1]-DRP[10][3]"><a href="#virtex4-MGT-bit-MAIN[20][19][24]">MAIN[20][19][24]</a></td></tr>

<tr><td>DRP[10] bit 4</td><td id="virtex4-MGT-GT11[0]-DRP[10][4]"><a href="#virtex4-MGT-bit-MAIN[4][19][25]">MAIN[4][19][25]</a></td><td id="virtex4-MGT-GT11[1]-DRP[10][4]"><a href="#virtex4-MGT-bit-MAIN[20][19][25]">MAIN[20][19][25]</a></td></tr>

<tr><td>DRP[10] bit 5</td><td id="virtex4-MGT-GT11[0]-DRP[10][5]"><a href="#virtex4-MGT-bit-MAIN[4][19][26]">MAIN[4][19][26]</a></td><td id="virtex4-MGT-GT11[1]-DRP[10][5]"><a href="#virtex4-MGT-bit-MAIN[20][19][26]">MAIN[20][19][26]</a></td></tr>

<tr><td>DRP[10] bit 6</td><td id="virtex4-MGT-GT11[0]-DRP[10][6]"><a href="#virtex4-MGT-bit-MAIN[4][19][27]">MAIN[4][19][27]</a></td><td id="virtex4-MGT-GT11[1]-DRP[10][6]"><a href="#virtex4-MGT-bit-MAIN[20][19][27]">MAIN[20][19][27]</a></td></tr>

<tr><td>DRP[10] bit 7</td><td id="virtex4-MGT-GT11[0]-DRP[10][7]"><a href="#virtex4-MGT-bit-MAIN[4][19][28]">MAIN[4][19][28]</a></td><td id="virtex4-MGT-GT11[1]-DRP[10][7]"><a href="#virtex4-MGT-bit-MAIN[20][19][28]">MAIN[20][19][28]</a></td></tr>

<tr><td>DRP[10] bit 8</td><td id="virtex4-MGT-GT11[0]-DRP[10][8]"><a href="#virtex4-MGT-bit-MAIN[4][19][29]">MAIN[4][19][29]</a></td><td id="virtex4-MGT-GT11[1]-DRP[10][8]"><a href="#virtex4-MGT-bit-MAIN[20][19][29]">MAIN[20][19][29]</a></td></tr>

<tr><td>DRP[10] bit 9</td><td id="virtex4-MGT-GT11[0]-DRP[10][9]"><a href="#virtex4-MGT-bit-MAIN[4][19][30]">MAIN[4][19][30]</a></td><td id="virtex4-MGT-GT11[1]-DRP[10][9]"><a href="#virtex4-MGT-bit-MAIN[20][19][30]">MAIN[20][19][30]</a></td></tr>

<tr><td>DRP[10] bit 10</td><td id="virtex4-MGT-GT11[0]-DRP[10][10]"><a href="#virtex4-MGT-bit-MAIN[4][19][31]">MAIN[4][19][31]</a></td><td id="virtex4-MGT-GT11[1]-DRP[10][10]"><a href="#virtex4-MGT-bit-MAIN[20][19][31]">MAIN[20][19][31]</a></td></tr>

<tr><td>DRP[10] bit 11</td><td id="virtex4-MGT-GT11[0]-DRP[10][11]"><a href="#virtex4-MGT-bit-MAIN[4][19][32]">MAIN[4][19][32]</a></td><td id="virtex4-MGT-GT11[1]-DRP[10][11]"><a href="#virtex4-MGT-bit-MAIN[20][19][32]">MAIN[20][19][32]</a></td></tr>

<tr><td>DRP[10] bit 12</td><td id="virtex4-MGT-GT11[0]-DRP[10][12]"><a href="#virtex4-MGT-bit-MAIN[4][19][33]">MAIN[4][19][33]</a></td><td id="virtex4-MGT-GT11[1]-DRP[10][12]"><a href="#virtex4-MGT-bit-MAIN[20][19][33]">MAIN[20][19][33]</a></td></tr>

<tr><td>DRP[10] bit 13</td><td id="virtex4-MGT-GT11[0]-DRP[10][13]"><a href="#virtex4-MGT-bit-MAIN[4][19][34]">MAIN[4][19][34]</a></td><td id="virtex4-MGT-GT11[1]-DRP[10][13]"><a href="#virtex4-MGT-bit-MAIN[20][19][34]">MAIN[20][19][34]</a></td></tr>

<tr><td>DRP[10] bit 14</td><td id="virtex4-MGT-GT11[0]-DRP[10][14]"><a href="#virtex4-MGT-bit-MAIN[4][19][35]">MAIN[4][19][35]</a></td><td id="virtex4-MGT-GT11[1]-DRP[10][14]"><a href="#virtex4-MGT-bit-MAIN[20][19][35]">MAIN[20][19][35]</a></td></tr>

<tr><td>DRP[10] bit 15</td><td id="virtex4-MGT-GT11[0]-DRP[10][15]"><a href="#virtex4-MGT-bit-MAIN[4][19][36]">MAIN[4][19][36]</a></td><td id="virtex4-MGT-GT11[1]-DRP[10][15]"><a href="#virtex4-MGT-bit-MAIN[20][19][36]">MAIN[20][19][36]</a></td></tr>

<tr><td>DRP[11] bit 0</td><td id="virtex4-MGT-GT11[0]-DRP[11][0]"><a href="#virtex4-MGT-bit-MAIN[6][19][21]">MAIN[6][19][21]</a></td><td id="virtex4-MGT-GT11[1]-DRP[11][0]"><a href="#virtex4-MGT-bit-MAIN[22][19][21]">MAIN[22][19][21]</a></td></tr>

<tr><td>DRP[11] bit 1</td><td id="virtex4-MGT-GT11[0]-DRP[11][1]"><a href="#virtex4-MGT-bit-MAIN[6][19][22]">MAIN[6][19][22]</a></td><td id="virtex4-MGT-GT11[1]-DRP[11][1]"><a href="#virtex4-MGT-bit-MAIN[22][19][22]">MAIN[22][19][22]</a></td></tr>

<tr><td>DRP[11] bit 2</td><td id="virtex4-MGT-GT11[0]-DRP[11][2]"><a href="#virtex4-MGT-bit-MAIN[6][19][23]">MAIN[6][19][23]</a></td><td id="virtex4-MGT-GT11[1]-DRP[11][2]"><a href="#virtex4-MGT-bit-MAIN[22][19][23]">MAIN[22][19][23]</a></td></tr>

<tr><td>DRP[11] bit 3</td><td id="virtex4-MGT-GT11[0]-DRP[11][3]"><a href="#virtex4-MGT-bit-MAIN[6][19][24]">MAIN[6][19][24]</a></td><td id="virtex4-MGT-GT11[1]-DRP[11][3]"><a href="#virtex4-MGT-bit-MAIN[22][19][24]">MAIN[22][19][24]</a></td></tr>

<tr><td>DRP[11] bit 4</td><td id="virtex4-MGT-GT11[0]-DRP[11][4]"><a href="#virtex4-MGT-bit-MAIN[6][19][25]">MAIN[6][19][25]</a></td><td id="virtex4-MGT-GT11[1]-DRP[11][4]"><a href="#virtex4-MGT-bit-MAIN[22][19][25]">MAIN[22][19][25]</a></td></tr>

<tr><td>DRP[11] bit 5</td><td id="virtex4-MGT-GT11[0]-DRP[11][5]"><a href="#virtex4-MGT-bit-MAIN[6][19][26]">MAIN[6][19][26]</a></td><td id="virtex4-MGT-GT11[1]-DRP[11][5]"><a href="#virtex4-MGT-bit-MAIN[22][19][26]">MAIN[22][19][26]</a></td></tr>

<tr><td>DRP[11] bit 6</td><td id="virtex4-MGT-GT11[0]-DRP[11][6]"><a href="#virtex4-MGT-bit-MAIN[6][19][27]">MAIN[6][19][27]</a></td><td id="virtex4-MGT-GT11[1]-DRP[11][6]"><a href="#virtex4-MGT-bit-MAIN[22][19][27]">MAIN[22][19][27]</a></td></tr>

<tr><td>DRP[11] bit 7</td><td id="virtex4-MGT-GT11[0]-DRP[11][7]"><a href="#virtex4-MGT-bit-MAIN[6][19][28]">MAIN[6][19][28]</a></td><td id="virtex4-MGT-GT11[1]-DRP[11][7]"><a href="#virtex4-MGT-bit-MAIN[22][19][28]">MAIN[22][19][28]</a></td></tr>

<tr><td>DRP[11] bit 8</td><td id="virtex4-MGT-GT11[0]-DRP[11][8]"><a href="#virtex4-MGT-bit-MAIN[6][19][29]">MAIN[6][19][29]</a></td><td id="virtex4-MGT-GT11[1]-DRP[11][8]"><a href="#virtex4-MGT-bit-MAIN[22][19][29]">MAIN[22][19][29]</a></td></tr>

<tr><td>DRP[11] bit 9</td><td id="virtex4-MGT-GT11[0]-DRP[11][9]"><a href="#virtex4-MGT-bit-MAIN[6][19][30]">MAIN[6][19][30]</a></td><td id="virtex4-MGT-GT11[1]-DRP[11][9]"><a href="#virtex4-MGT-bit-MAIN[22][19][30]">MAIN[22][19][30]</a></td></tr>

<tr><td>DRP[11] bit 10</td><td id="virtex4-MGT-GT11[0]-DRP[11][10]"><a href="#virtex4-MGT-bit-MAIN[6][19][31]">MAIN[6][19][31]</a></td><td id="virtex4-MGT-GT11[1]-DRP[11][10]"><a href="#virtex4-MGT-bit-MAIN[22][19][31]">MAIN[22][19][31]</a></td></tr>

<tr><td>DRP[11] bit 11</td><td id="virtex4-MGT-GT11[0]-DRP[11][11]"><a href="#virtex4-MGT-bit-MAIN[6][19][32]">MAIN[6][19][32]</a></td><td id="virtex4-MGT-GT11[1]-DRP[11][11]"><a href="#virtex4-MGT-bit-MAIN[22][19][32]">MAIN[22][19][32]</a></td></tr>

<tr><td>DRP[11] bit 12</td><td id="virtex4-MGT-GT11[0]-DRP[11][12]"><a href="#virtex4-MGT-bit-MAIN[6][19][33]">MAIN[6][19][33]</a></td><td id="virtex4-MGT-GT11[1]-DRP[11][12]"><a href="#virtex4-MGT-bit-MAIN[22][19][33]">MAIN[22][19][33]</a></td></tr>

<tr><td>DRP[11] bit 13</td><td id="virtex4-MGT-GT11[0]-DRP[11][13]"><a href="#virtex4-MGT-bit-MAIN[6][19][34]">MAIN[6][19][34]</a></td><td id="virtex4-MGT-GT11[1]-DRP[11][13]"><a href="#virtex4-MGT-bit-MAIN[22][19][34]">MAIN[22][19][34]</a></td></tr>

<tr><td>DRP[11] bit 14</td><td id="virtex4-MGT-GT11[0]-DRP[11][14]"><a href="#virtex4-MGT-bit-MAIN[6][19][35]">MAIN[6][19][35]</a></td><td id="virtex4-MGT-GT11[1]-DRP[11][14]"><a href="#virtex4-MGT-bit-MAIN[22][19][35]">MAIN[22][19][35]</a></td></tr>

<tr><td>DRP[11] bit 15</td><td id="virtex4-MGT-GT11[0]-DRP[11][15]"><a href="#virtex4-MGT-bit-MAIN[6][19][36]">MAIN[6][19][36]</a></td><td id="virtex4-MGT-GT11[1]-DRP[11][15]"><a href="#virtex4-MGT-bit-MAIN[22][19][36]">MAIN[22][19][36]</a></td></tr>

<tr><td>DRP[12] bit 0</td><td id="virtex4-MGT-GT11[0]-DRP[12][0]"><a href="#virtex4-MGT-bit-MAIN[8][19][21]">MAIN[8][19][21]</a></td><td id="virtex4-MGT-GT11[1]-DRP[12][0]"><a href="#virtex4-MGT-bit-MAIN[24][19][21]">MAIN[24][19][21]</a></td></tr>

<tr><td>DRP[12] bit 1</td><td id="virtex4-MGT-GT11[0]-DRP[12][1]"><a href="#virtex4-MGT-bit-MAIN[8][19][22]">MAIN[8][19][22]</a></td><td id="virtex4-MGT-GT11[1]-DRP[12][1]"><a href="#virtex4-MGT-bit-MAIN[24][19][22]">MAIN[24][19][22]</a></td></tr>

<tr><td>DRP[12] bit 2</td><td id="virtex4-MGT-GT11[0]-DRP[12][2]"><a href="#virtex4-MGT-bit-MAIN[8][19][23]">MAIN[8][19][23]</a></td><td id="virtex4-MGT-GT11[1]-DRP[12][2]"><a href="#virtex4-MGT-bit-MAIN[24][19][23]">MAIN[24][19][23]</a></td></tr>

<tr><td>DRP[12] bit 3</td><td id="virtex4-MGT-GT11[0]-DRP[12][3]"><a href="#virtex4-MGT-bit-MAIN[8][19][24]">MAIN[8][19][24]</a></td><td id="virtex4-MGT-GT11[1]-DRP[12][3]"><a href="#virtex4-MGT-bit-MAIN[24][19][24]">MAIN[24][19][24]</a></td></tr>

<tr><td>DRP[12] bit 4</td><td id="virtex4-MGT-GT11[0]-DRP[12][4]"><a href="#virtex4-MGT-bit-MAIN[8][19][25]">MAIN[8][19][25]</a></td><td id="virtex4-MGT-GT11[1]-DRP[12][4]"><a href="#virtex4-MGT-bit-MAIN[24][19][25]">MAIN[24][19][25]</a></td></tr>

<tr><td>DRP[12] bit 5</td><td id="virtex4-MGT-GT11[0]-DRP[12][5]"><a href="#virtex4-MGT-bit-MAIN[8][19][26]">MAIN[8][19][26]</a></td><td id="virtex4-MGT-GT11[1]-DRP[12][5]"><a href="#virtex4-MGT-bit-MAIN[24][19][26]">MAIN[24][19][26]</a></td></tr>

<tr><td>DRP[12] bit 6</td><td id="virtex4-MGT-GT11[0]-DRP[12][6]"><a href="#virtex4-MGT-bit-MAIN[8][19][27]">MAIN[8][19][27]</a></td><td id="virtex4-MGT-GT11[1]-DRP[12][6]"><a href="#virtex4-MGT-bit-MAIN[24][19][27]">MAIN[24][19][27]</a></td></tr>

<tr><td>DRP[12] bit 7</td><td id="virtex4-MGT-GT11[0]-DRP[12][7]"><a href="#virtex4-MGT-bit-MAIN[8][19][28]">MAIN[8][19][28]</a></td><td id="virtex4-MGT-GT11[1]-DRP[12][7]"><a href="#virtex4-MGT-bit-MAIN[24][19][28]">MAIN[24][19][28]</a></td></tr>

<tr><td>DRP[12] bit 8</td><td id="virtex4-MGT-GT11[0]-DRP[12][8]"><a href="#virtex4-MGT-bit-MAIN[8][19][29]">MAIN[8][19][29]</a></td><td id="virtex4-MGT-GT11[1]-DRP[12][8]"><a href="#virtex4-MGT-bit-MAIN[24][19][29]">MAIN[24][19][29]</a></td></tr>

<tr><td>DRP[12] bit 9</td><td id="virtex4-MGT-GT11[0]-DRP[12][9]"><a href="#virtex4-MGT-bit-MAIN[8][19][30]">MAIN[8][19][30]</a></td><td id="virtex4-MGT-GT11[1]-DRP[12][9]"><a href="#virtex4-MGT-bit-MAIN[24][19][30]">MAIN[24][19][30]</a></td></tr>

<tr><td>DRP[12] bit 10</td><td id="virtex4-MGT-GT11[0]-DRP[12][10]"><a href="#virtex4-MGT-bit-MAIN[8][19][31]">MAIN[8][19][31]</a></td><td id="virtex4-MGT-GT11[1]-DRP[12][10]"><a href="#virtex4-MGT-bit-MAIN[24][19][31]">MAIN[24][19][31]</a></td></tr>

<tr><td>DRP[12] bit 11</td><td id="virtex4-MGT-GT11[0]-DRP[12][11]"><a href="#virtex4-MGT-bit-MAIN[8][19][32]">MAIN[8][19][32]</a></td><td id="virtex4-MGT-GT11[1]-DRP[12][11]"><a href="#virtex4-MGT-bit-MAIN[24][19][32]">MAIN[24][19][32]</a></td></tr>

<tr><td>DRP[12] bit 12</td><td id="virtex4-MGT-GT11[0]-DRP[12][12]"><a href="#virtex4-MGT-bit-MAIN[8][19][33]">MAIN[8][19][33]</a></td><td id="virtex4-MGT-GT11[1]-DRP[12][12]"><a href="#virtex4-MGT-bit-MAIN[24][19][33]">MAIN[24][19][33]</a></td></tr>

<tr><td>DRP[12] bit 13</td><td id="virtex4-MGT-GT11[0]-DRP[12][13]"><a href="#virtex4-MGT-bit-MAIN[8][19][34]">MAIN[8][19][34]</a></td><td id="virtex4-MGT-GT11[1]-DRP[12][13]"><a href="#virtex4-MGT-bit-MAIN[24][19][34]">MAIN[24][19][34]</a></td></tr>

<tr><td>DRP[12] bit 14</td><td id="virtex4-MGT-GT11[0]-DRP[12][14]"><a href="#virtex4-MGT-bit-MAIN[8][19][35]">MAIN[8][19][35]</a></td><td id="virtex4-MGT-GT11[1]-DRP[12][14]"><a href="#virtex4-MGT-bit-MAIN[24][19][35]">MAIN[24][19][35]</a></td></tr>

<tr><td>DRP[12] bit 15</td><td id="virtex4-MGT-GT11[0]-DRP[12][15]"><a href="#virtex4-MGT-bit-MAIN[8][19][36]">MAIN[8][19][36]</a></td><td id="virtex4-MGT-GT11[1]-DRP[12][15]"><a href="#virtex4-MGT-bit-MAIN[24][19][36]">MAIN[24][19][36]</a></td></tr>

<tr><td>DRP[13] bit 0</td><td id="virtex4-MGT-GT11[0]-DRP[13][0]"><a href="#virtex4-MGT-bit-MAIN[10][19][21]">MAIN[10][19][21]</a></td><td id="virtex4-MGT-GT11[1]-DRP[13][0]"><a href="#virtex4-MGT-bit-MAIN[26][19][21]">MAIN[26][19][21]</a></td></tr>

<tr><td>DRP[13] bit 1</td><td id="virtex4-MGT-GT11[0]-DRP[13][1]"><a href="#virtex4-MGT-bit-MAIN[10][19][22]">MAIN[10][19][22]</a></td><td id="virtex4-MGT-GT11[1]-DRP[13][1]"><a href="#virtex4-MGT-bit-MAIN[26][19][22]">MAIN[26][19][22]</a></td></tr>

<tr><td>DRP[13] bit 2</td><td id="virtex4-MGT-GT11[0]-DRP[13][2]"><a href="#virtex4-MGT-bit-MAIN[10][19][23]">MAIN[10][19][23]</a></td><td id="virtex4-MGT-GT11[1]-DRP[13][2]"><a href="#virtex4-MGT-bit-MAIN[26][19][23]">MAIN[26][19][23]</a></td></tr>

<tr><td>DRP[13] bit 3</td><td id="virtex4-MGT-GT11[0]-DRP[13][3]"><a href="#virtex4-MGT-bit-MAIN[10][19][24]">MAIN[10][19][24]</a></td><td id="virtex4-MGT-GT11[1]-DRP[13][3]"><a href="#virtex4-MGT-bit-MAIN[26][19][24]">MAIN[26][19][24]</a></td></tr>

<tr><td>DRP[13] bit 4</td><td id="virtex4-MGT-GT11[0]-DRP[13][4]"><a href="#virtex4-MGT-bit-MAIN[10][19][25]">MAIN[10][19][25]</a></td><td id="virtex4-MGT-GT11[1]-DRP[13][4]"><a href="#virtex4-MGT-bit-MAIN[26][19][25]">MAIN[26][19][25]</a></td></tr>

<tr><td>DRP[13] bit 5</td><td id="virtex4-MGT-GT11[0]-DRP[13][5]"><a href="#virtex4-MGT-bit-MAIN[10][19][26]">MAIN[10][19][26]</a></td><td id="virtex4-MGT-GT11[1]-DRP[13][5]"><a href="#virtex4-MGT-bit-MAIN[26][19][26]">MAIN[26][19][26]</a></td></tr>

<tr><td>DRP[13] bit 6</td><td id="virtex4-MGT-GT11[0]-DRP[13][6]"><a href="#virtex4-MGT-bit-MAIN[10][19][27]">MAIN[10][19][27]</a></td><td id="virtex4-MGT-GT11[1]-DRP[13][6]"><a href="#virtex4-MGT-bit-MAIN[26][19][27]">MAIN[26][19][27]</a></td></tr>

<tr><td>DRP[13] bit 7</td><td id="virtex4-MGT-GT11[0]-DRP[13][7]"><a href="#virtex4-MGT-bit-MAIN[10][19][28]">MAIN[10][19][28]</a></td><td id="virtex4-MGT-GT11[1]-DRP[13][7]"><a href="#virtex4-MGT-bit-MAIN[26][19][28]">MAIN[26][19][28]</a></td></tr>

<tr><td>DRP[13] bit 8</td><td id="virtex4-MGT-GT11[0]-DRP[13][8]"><a href="#virtex4-MGT-bit-MAIN[10][19][29]">MAIN[10][19][29]</a></td><td id="virtex4-MGT-GT11[1]-DRP[13][8]"><a href="#virtex4-MGT-bit-MAIN[26][19][29]">MAIN[26][19][29]</a></td></tr>

<tr><td>DRP[13] bit 9</td><td id="virtex4-MGT-GT11[0]-DRP[13][9]"><a href="#virtex4-MGT-bit-MAIN[10][19][30]">MAIN[10][19][30]</a></td><td id="virtex4-MGT-GT11[1]-DRP[13][9]"><a href="#virtex4-MGT-bit-MAIN[26][19][30]">MAIN[26][19][30]</a></td></tr>

<tr><td>DRP[13] bit 10</td><td id="virtex4-MGT-GT11[0]-DRP[13][10]"><a href="#virtex4-MGT-bit-MAIN[10][19][31]">MAIN[10][19][31]</a></td><td id="virtex4-MGT-GT11[1]-DRP[13][10]"><a href="#virtex4-MGT-bit-MAIN[26][19][31]">MAIN[26][19][31]</a></td></tr>

<tr><td>DRP[13] bit 11</td><td id="virtex4-MGT-GT11[0]-DRP[13][11]"><a href="#virtex4-MGT-bit-MAIN[10][19][32]">MAIN[10][19][32]</a></td><td id="virtex4-MGT-GT11[1]-DRP[13][11]"><a href="#virtex4-MGT-bit-MAIN[26][19][32]">MAIN[26][19][32]</a></td></tr>

<tr><td>DRP[13] bit 12</td><td id="virtex4-MGT-GT11[0]-DRP[13][12]"><a href="#virtex4-MGT-bit-MAIN[10][19][33]">MAIN[10][19][33]</a></td><td id="virtex4-MGT-GT11[1]-DRP[13][12]"><a href="#virtex4-MGT-bit-MAIN[26][19][33]">MAIN[26][19][33]</a></td></tr>

<tr><td>DRP[13] bit 13</td><td id="virtex4-MGT-GT11[0]-DRP[13][13]"><a href="#virtex4-MGT-bit-MAIN[10][19][34]">MAIN[10][19][34]</a></td><td id="virtex4-MGT-GT11[1]-DRP[13][13]"><a href="#virtex4-MGT-bit-MAIN[26][19][34]">MAIN[26][19][34]</a></td></tr>

<tr><td>DRP[13] bit 14</td><td id="virtex4-MGT-GT11[0]-DRP[13][14]"><a href="#virtex4-MGT-bit-MAIN[10][19][35]">MAIN[10][19][35]</a></td><td id="virtex4-MGT-GT11[1]-DRP[13][14]"><a href="#virtex4-MGT-bit-MAIN[26][19][35]">MAIN[26][19][35]</a></td></tr>

<tr><td>DRP[13] bit 15</td><td id="virtex4-MGT-GT11[0]-DRP[13][15]"><a href="#virtex4-MGT-bit-MAIN[10][19][36]">MAIN[10][19][36]</a></td><td id="virtex4-MGT-GT11[1]-DRP[13][15]"><a href="#virtex4-MGT-bit-MAIN[26][19][36]">MAIN[26][19][36]</a></td></tr>

<tr><td>DRP[14] bit 0</td><td id="virtex4-MGT-GT11[0]-DRP[14][0]"><a href="#virtex4-MGT-bit-MAIN[12][19][21]">MAIN[12][19][21]</a></td><td id="virtex4-MGT-GT11[1]-DRP[14][0]"><a href="#virtex4-MGT-bit-MAIN[28][19][21]">MAIN[28][19][21]</a></td></tr>

<tr><td>DRP[14] bit 1</td><td id="virtex4-MGT-GT11[0]-DRP[14][1]"><a href="#virtex4-MGT-bit-MAIN[12][19][22]">MAIN[12][19][22]</a></td><td id="virtex4-MGT-GT11[1]-DRP[14][1]"><a href="#virtex4-MGT-bit-MAIN[28][19][22]">MAIN[28][19][22]</a></td></tr>

<tr><td>DRP[14] bit 2</td><td id="virtex4-MGT-GT11[0]-DRP[14][2]"><a href="#virtex4-MGT-bit-MAIN[12][19][23]">MAIN[12][19][23]</a></td><td id="virtex4-MGT-GT11[1]-DRP[14][2]"><a href="#virtex4-MGT-bit-MAIN[28][19][23]">MAIN[28][19][23]</a></td></tr>

<tr><td>DRP[14] bit 3</td><td id="virtex4-MGT-GT11[0]-DRP[14][3]"><a href="#virtex4-MGT-bit-MAIN[12][19][24]">MAIN[12][19][24]</a></td><td id="virtex4-MGT-GT11[1]-DRP[14][3]"><a href="#virtex4-MGT-bit-MAIN[28][19][24]">MAIN[28][19][24]</a></td></tr>

<tr><td>DRP[14] bit 4</td><td id="virtex4-MGT-GT11[0]-DRP[14][4]"><a href="#virtex4-MGT-bit-MAIN[12][19][25]">MAIN[12][19][25]</a></td><td id="virtex4-MGT-GT11[1]-DRP[14][4]"><a href="#virtex4-MGT-bit-MAIN[28][19][25]">MAIN[28][19][25]</a></td></tr>

<tr><td>DRP[14] bit 5</td><td id="virtex4-MGT-GT11[0]-DRP[14][5]"><a href="#virtex4-MGT-bit-MAIN[12][19][26]">MAIN[12][19][26]</a></td><td id="virtex4-MGT-GT11[1]-DRP[14][5]"><a href="#virtex4-MGT-bit-MAIN[28][19][26]">MAIN[28][19][26]</a></td></tr>

<tr><td>DRP[14] bit 6</td><td id="virtex4-MGT-GT11[0]-DRP[14][6]"><a href="#virtex4-MGT-bit-MAIN[12][19][27]">MAIN[12][19][27]</a></td><td id="virtex4-MGT-GT11[1]-DRP[14][6]"><a href="#virtex4-MGT-bit-MAIN[28][19][27]">MAIN[28][19][27]</a></td></tr>

<tr><td>DRP[14] bit 7</td><td id="virtex4-MGT-GT11[0]-DRP[14][7]"><a href="#virtex4-MGT-bit-MAIN[12][19][28]">MAIN[12][19][28]</a></td><td id="virtex4-MGT-GT11[1]-DRP[14][7]"><a href="#virtex4-MGT-bit-MAIN[28][19][28]">MAIN[28][19][28]</a></td></tr>

<tr><td>DRP[14] bit 8</td><td id="virtex4-MGT-GT11[0]-DRP[14][8]"><a href="#virtex4-MGT-bit-MAIN[12][19][29]">MAIN[12][19][29]</a></td><td id="virtex4-MGT-GT11[1]-DRP[14][8]"><a href="#virtex4-MGT-bit-MAIN[28][19][29]">MAIN[28][19][29]</a></td></tr>

<tr><td>DRP[14] bit 9</td><td id="virtex4-MGT-GT11[0]-DRP[14][9]"><a href="#virtex4-MGT-bit-MAIN[12][19][30]">MAIN[12][19][30]</a></td><td id="virtex4-MGT-GT11[1]-DRP[14][9]"><a href="#virtex4-MGT-bit-MAIN[28][19][30]">MAIN[28][19][30]</a></td></tr>

<tr><td>DRP[14] bit 10</td><td id="virtex4-MGT-GT11[0]-DRP[14][10]"><a href="#virtex4-MGT-bit-MAIN[12][19][31]">MAIN[12][19][31]</a></td><td id="virtex4-MGT-GT11[1]-DRP[14][10]"><a href="#virtex4-MGT-bit-MAIN[28][19][31]">MAIN[28][19][31]</a></td></tr>

<tr><td>DRP[14] bit 11</td><td id="virtex4-MGT-GT11[0]-DRP[14][11]"><a href="#virtex4-MGT-bit-MAIN[12][19][32]">MAIN[12][19][32]</a></td><td id="virtex4-MGT-GT11[1]-DRP[14][11]"><a href="#virtex4-MGT-bit-MAIN[28][19][32]">MAIN[28][19][32]</a></td></tr>

<tr><td>DRP[14] bit 12</td><td id="virtex4-MGT-GT11[0]-DRP[14][12]"><a href="#virtex4-MGT-bit-MAIN[12][19][33]">MAIN[12][19][33]</a></td><td id="virtex4-MGT-GT11[1]-DRP[14][12]"><a href="#virtex4-MGT-bit-MAIN[28][19][33]">MAIN[28][19][33]</a></td></tr>

<tr><td>DRP[14] bit 13</td><td id="virtex4-MGT-GT11[0]-DRP[14][13]"><a href="#virtex4-MGT-bit-MAIN[12][19][34]">MAIN[12][19][34]</a></td><td id="virtex4-MGT-GT11[1]-DRP[14][13]"><a href="#virtex4-MGT-bit-MAIN[28][19][34]">MAIN[28][19][34]</a></td></tr>

<tr><td>DRP[14] bit 14</td><td id="virtex4-MGT-GT11[0]-DRP[14][14]"><a href="#virtex4-MGT-bit-MAIN[12][19][35]">MAIN[12][19][35]</a></td><td id="virtex4-MGT-GT11[1]-DRP[14][14]"><a href="#virtex4-MGT-bit-MAIN[28][19][35]">MAIN[28][19][35]</a></td></tr>

<tr><td>DRP[14] bit 15</td><td id="virtex4-MGT-GT11[0]-DRP[14][15]"><a href="#virtex4-MGT-bit-MAIN[12][19][36]">MAIN[12][19][36]</a></td><td id="virtex4-MGT-GT11[1]-DRP[14][15]"><a href="#virtex4-MGT-bit-MAIN[28][19][36]">MAIN[28][19][36]</a></td></tr>

<tr><td>DRP[15] bit 0</td><td id="virtex4-MGT-GT11[0]-DRP[15][0]"><a href="#virtex4-MGT-bit-MAIN[14][19][21]">MAIN[14][19][21]</a></td><td id="virtex4-MGT-GT11[1]-DRP[15][0]"><a href="#virtex4-MGT-bit-MAIN[30][19][21]">MAIN[30][19][21]</a></td></tr>

<tr><td>DRP[15] bit 1</td><td id="virtex4-MGT-GT11[0]-DRP[15][1]"><a href="#virtex4-MGT-bit-MAIN[14][19][22]">MAIN[14][19][22]</a></td><td id="virtex4-MGT-GT11[1]-DRP[15][1]"><a href="#virtex4-MGT-bit-MAIN[30][19][22]">MAIN[30][19][22]</a></td></tr>

<tr><td>DRP[15] bit 2</td><td id="virtex4-MGT-GT11[0]-DRP[15][2]"><a href="#virtex4-MGT-bit-MAIN[14][19][23]">MAIN[14][19][23]</a></td><td id="virtex4-MGT-GT11[1]-DRP[15][2]"><a href="#virtex4-MGT-bit-MAIN[30][19][23]">MAIN[30][19][23]</a></td></tr>

<tr><td>DRP[15] bit 3</td><td id="virtex4-MGT-GT11[0]-DRP[15][3]"><a href="#virtex4-MGT-bit-MAIN[14][19][24]">MAIN[14][19][24]</a></td><td id="virtex4-MGT-GT11[1]-DRP[15][3]"><a href="#virtex4-MGT-bit-MAIN[30][19][24]">MAIN[30][19][24]</a></td></tr>

<tr><td>DRP[15] bit 4</td><td id="virtex4-MGT-GT11[0]-DRP[15][4]"><a href="#virtex4-MGT-bit-MAIN[14][19][25]">MAIN[14][19][25]</a></td><td id="virtex4-MGT-GT11[1]-DRP[15][4]"><a href="#virtex4-MGT-bit-MAIN[30][19][25]">MAIN[30][19][25]</a></td></tr>

<tr><td>DRP[15] bit 5</td><td id="virtex4-MGT-GT11[0]-DRP[15][5]"><a href="#virtex4-MGT-bit-MAIN[14][19][26]">MAIN[14][19][26]</a></td><td id="virtex4-MGT-GT11[1]-DRP[15][5]"><a href="#virtex4-MGT-bit-MAIN[30][19][26]">MAIN[30][19][26]</a></td></tr>

<tr><td>DRP[15] bit 6</td><td id="virtex4-MGT-GT11[0]-DRP[15][6]"><a href="#virtex4-MGT-bit-MAIN[14][19][27]">MAIN[14][19][27]</a></td><td id="virtex4-MGT-GT11[1]-DRP[15][6]"><a href="#virtex4-MGT-bit-MAIN[30][19][27]">MAIN[30][19][27]</a></td></tr>

<tr><td>DRP[15] bit 7</td><td id="virtex4-MGT-GT11[0]-DRP[15][7]"><a href="#virtex4-MGT-bit-MAIN[14][19][28]">MAIN[14][19][28]</a></td><td id="virtex4-MGT-GT11[1]-DRP[15][7]"><a href="#virtex4-MGT-bit-MAIN[30][19][28]">MAIN[30][19][28]</a></td></tr>

<tr><td>DRP[15] bit 8</td><td id="virtex4-MGT-GT11[0]-DRP[15][8]"><a href="#virtex4-MGT-bit-MAIN[14][19][29]">MAIN[14][19][29]</a></td><td id="virtex4-MGT-GT11[1]-DRP[15][8]"><a href="#virtex4-MGT-bit-MAIN[30][19][29]">MAIN[30][19][29]</a></td></tr>

<tr><td>DRP[15] bit 9</td><td id="virtex4-MGT-GT11[0]-DRP[15][9]"><a href="#virtex4-MGT-bit-MAIN[14][19][30]">MAIN[14][19][30]</a></td><td id="virtex4-MGT-GT11[1]-DRP[15][9]"><a href="#virtex4-MGT-bit-MAIN[30][19][30]">MAIN[30][19][30]</a></td></tr>

<tr><td>DRP[15] bit 10</td><td id="virtex4-MGT-GT11[0]-DRP[15][10]"><a href="#virtex4-MGT-bit-MAIN[14][19][31]">MAIN[14][19][31]</a></td><td id="virtex4-MGT-GT11[1]-DRP[15][10]"><a href="#virtex4-MGT-bit-MAIN[30][19][31]">MAIN[30][19][31]</a></td></tr>

<tr><td>DRP[15] bit 11</td><td id="virtex4-MGT-GT11[0]-DRP[15][11]"><a href="#virtex4-MGT-bit-MAIN[14][19][32]">MAIN[14][19][32]</a></td><td id="virtex4-MGT-GT11[1]-DRP[15][11]"><a href="#virtex4-MGT-bit-MAIN[30][19][32]">MAIN[30][19][32]</a></td></tr>

<tr><td>DRP[15] bit 12</td><td id="virtex4-MGT-GT11[0]-DRP[15][12]"><a href="#virtex4-MGT-bit-MAIN[14][19][33]">MAIN[14][19][33]</a></td><td id="virtex4-MGT-GT11[1]-DRP[15][12]"><a href="#virtex4-MGT-bit-MAIN[30][19][33]">MAIN[30][19][33]</a></td></tr>

<tr><td>DRP[15] bit 13</td><td id="virtex4-MGT-GT11[0]-DRP[15][13]"><a href="#virtex4-MGT-bit-MAIN[14][19][34]">MAIN[14][19][34]</a></td><td id="virtex4-MGT-GT11[1]-DRP[15][13]"><a href="#virtex4-MGT-bit-MAIN[30][19][34]">MAIN[30][19][34]</a></td></tr>

<tr><td>DRP[15] bit 14</td><td id="virtex4-MGT-GT11[0]-DRP[15][14]"><a href="#virtex4-MGT-bit-MAIN[14][19][35]">MAIN[14][19][35]</a></td><td id="virtex4-MGT-GT11[1]-DRP[15][14]"><a href="#virtex4-MGT-bit-MAIN[30][19][35]">MAIN[30][19][35]</a></td></tr>

<tr><td>DRP[15] bit 15</td><td id="virtex4-MGT-GT11[0]-DRP[15][15]"><a href="#virtex4-MGT-bit-MAIN[14][19][36]">MAIN[14][19][36]</a></td><td id="virtex4-MGT-GT11[1]-DRP[15][15]"><a href="#virtex4-MGT-bit-MAIN[30][19][36]">MAIN[30][19][36]</a></td></tr>

<tr><td>DRP[16] bit 0</td><td id="virtex4-MGT-GT11[0]-DRP[16][0]"><a href="#virtex4-MGT-bit-MAIN[0][19][41]">MAIN[0][19][41]</a></td><td id="virtex4-MGT-GT11[1]-DRP[16][0]"><a href="#virtex4-MGT-bit-MAIN[16][19][41]">MAIN[16][19][41]</a></td></tr>

<tr><td>DRP[16] bit 1</td><td id="virtex4-MGT-GT11[0]-DRP[16][1]"><a href="#virtex4-MGT-bit-MAIN[0][19][42]">MAIN[0][19][42]</a></td><td id="virtex4-MGT-GT11[1]-DRP[16][1]"><a href="#virtex4-MGT-bit-MAIN[16][19][42]">MAIN[16][19][42]</a></td></tr>

<tr><td>DRP[16] bit 2</td><td id="virtex4-MGT-GT11[0]-DRP[16][2]"><a href="#virtex4-MGT-bit-MAIN[0][19][43]">MAIN[0][19][43]</a></td><td id="virtex4-MGT-GT11[1]-DRP[16][2]"><a href="#virtex4-MGT-bit-MAIN[16][19][43]">MAIN[16][19][43]</a></td></tr>

<tr><td>DRP[16] bit 3</td><td id="virtex4-MGT-GT11[0]-DRP[16][3]"><a href="#virtex4-MGT-bit-MAIN[0][19][44]">MAIN[0][19][44]</a></td><td id="virtex4-MGT-GT11[1]-DRP[16][3]"><a href="#virtex4-MGT-bit-MAIN[16][19][44]">MAIN[16][19][44]</a></td></tr>

<tr><td>DRP[16] bit 4</td><td id="virtex4-MGT-GT11[0]-DRP[16][4]"><a href="#virtex4-MGT-bit-MAIN[0][19][45]">MAIN[0][19][45]</a></td><td id="virtex4-MGT-GT11[1]-DRP[16][4]"><a href="#virtex4-MGT-bit-MAIN[16][19][45]">MAIN[16][19][45]</a></td></tr>

<tr><td>DRP[16] bit 5</td><td id="virtex4-MGT-GT11[0]-DRP[16][5]"><a href="#virtex4-MGT-bit-MAIN[0][19][46]">MAIN[0][19][46]</a></td><td id="virtex4-MGT-GT11[1]-DRP[16][5]"><a href="#virtex4-MGT-bit-MAIN[16][19][46]">MAIN[16][19][46]</a></td></tr>

<tr><td>DRP[16] bit 6</td><td id="virtex4-MGT-GT11[0]-DRP[16][6]"><a href="#virtex4-MGT-bit-MAIN[0][19][47]">MAIN[0][19][47]</a></td><td id="virtex4-MGT-GT11[1]-DRP[16][6]"><a href="#virtex4-MGT-bit-MAIN[16][19][47]">MAIN[16][19][47]</a></td></tr>

<tr><td>DRP[16] bit 7</td><td id="virtex4-MGT-GT11[0]-DRP[16][7]"><a href="#virtex4-MGT-bit-MAIN[0][19][48]">MAIN[0][19][48]</a></td><td id="virtex4-MGT-GT11[1]-DRP[16][7]"><a href="#virtex4-MGT-bit-MAIN[16][19][48]">MAIN[16][19][48]</a></td></tr>

<tr><td>DRP[16] bit 8</td><td id="virtex4-MGT-GT11[0]-DRP[16][8]"><a href="#virtex4-MGT-bit-MAIN[0][19][49]">MAIN[0][19][49]</a></td><td id="virtex4-MGT-GT11[1]-DRP[16][8]"><a href="#virtex4-MGT-bit-MAIN[16][19][49]">MAIN[16][19][49]</a></td></tr>

<tr><td>DRP[16] bit 9</td><td id="virtex4-MGT-GT11[0]-DRP[16][9]"><a href="#virtex4-MGT-bit-MAIN[0][19][50]">MAIN[0][19][50]</a></td><td id="virtex4-MGT-GT11[1]-DRP[16][9]"><a href="#virtex4-MGT-bit-MAIN[16][19][50]">MAIN[16][19][50]</a></td></tr>

<tr><td>DRP[16] bit 10</td><td id="virtex4-MGT-GT11[0]-DRP[16][10]"><a href="#virtex4-MGT-bit-MAIN[0][19][51]">MAIN[0][19][51]</a></td><td id="virtex4-MGT-GT11[1]-DRP[16][10]"><a href="#virtex4-MGT-bit-MAIN[16][19][51]">MAIN[16][19][51]</a></td></tr>

<tr><td>DRP[16] bit 11</td><td id="virtex4-MGT-GT11[0]-DRP[16][11]"><a href="#virtex4-MGT-bit-MAIN[0][19][52]">MAIN[0][19][52]</a></td><td id="virtex4-MGT-GT11[1]-DRP[16][11]"><a href="#virtex4-MGT-bit-MAIN[16][19][52]">MAIN[16][19][52]</a></td></tr>

<tr><td>DRP[16] bit 12</td><td id="virtex4-MGT-GT11[0]-DRP[16][12]"><a href="#virtex4-MGT-bit-MAIN[0][19][53]">MAIN[0][19][53]</a></td><td id="virtex4-MGT-GT11[1]-DRP[16][12]"><a href="#virtex4-MGT-bit-MAIN[16][19][53]">MAIN[16][19][53]</a></td></tr>

<tr><td>DRP[16] bit 13</td><td id="virtex4-MGT-GT11[0]-DRP[16][13]"><a href="#virtex4-MGT-bit-MAIN[0][19][54]">MAIN[0][19][54]</a></td><td id="virtex4-MGT-GT11[1]-DRP[16][13]"><a href="#virtex4-MGT-bit-MAIN[16][19][54]">MAIN[16][19][54]</a></td></tr>

<tr><td>DRP[16] bit 14</td><td id="virtex4-MGT-GT11[0]-DRP[16][14]"><a href="#virtex4-MGT-bit-MAIN[0][19][55]">MAIN[0][19][55]</a></td><td id="virtex4-MGT-GT11[1]-DRP[16][14]"><a href="#virtex4-MGT-bit-MAIN[16][19][55]">MAIN[16][19][55]</a></td></tr>

<tr><td>DRP[16] bit 15</td><td id="virtex4-MGT-GT11[0]-DRP[16][15]"><a href="#virtex4-MGT-bit-MAIN[0][19][56]">MAIN[0][19][56]</a></td><td id="virtex4-MGT-GT11[1]-DRP[16][15]"><a href="#virtex4-MGT-bit-MAIN[16][19][56]">MAIN[16][19][56]</a></td></tr>

<tr><td>DRP[17] bit 0</td><td id="virtex4-MGT-GT11[0]-DRP[17][0]"><a href="#virtex4-MGT-bit-MAIN[2][19][41]">MAIN[2][19][41]</a></td><td id="virtex4-MGT-GT11[1]-DRP[17][0]"><a href="#virtex4-MGT-bit-MAIN[18][19][41]">MAIN[18][19][41]</a></td></tr>

<tr><td>DRP[17] bit 1</td><td id="virtex4-MGT-GT11[0]-DRP[17][1]"><a href="#virtex4-MGT-bit-MAIN[2][19][42]">MAIN[2][19][42]</a></td><td id="virtex4-MGT-GT11[1]-DRP[17][1]"><a href="#virtex4-MGT-bit-MAIN[18][19][42]">MAIN[18][19][42]</a></td></tr>

<tr><td>DRP[17] bit 2</td><td id="virtex4-MGT-GT11[0]-DRP[17][2]"><a href="#virtex4-MGT-bit-MAIN[2][19][43]">MAIN[2][19][43]</a></td><td id="virtex4-MGT-GT11[1]-DRP[17][2]"><a href="#virtex4-MGT-bit-MAIN[18][19][43]">MAIN[18][19][43]</a></td></tr>

<tr><td>DRP[17] bit 3</td><td id="virtex4-MGT-GT11[0]-DRP[17][3]"><a href="#virtex4-MGT-bit-MAIN[2][19][44]">MAIN[2][19][44]</a></td><td id="virtex4-MGT-GT11[1]-DRP[17][3]"><a href="#virtex4-MGT-bit-MAIN[18][19][44]">MAIN[18][19][44]</a></td></tr>

<tr><td>DRP[17] bit 4</td><td id="virtex4-MGT-GT11[0]-DRP[17][4]"><a href="#virtex4-MGT-bit-MAIN[2][19][45]">MAIN[2][19][45]</a></td><td id="virtex4-MGT-GT11[1]-DRP[17][4]"><a href="#virtex4-MGT-bit-MAIN[18][19][45]">MAIN[18][19][45]</a></td></tr>

<tr><td>DRP[17] bit 5</td><td id="virtex4-MGT-GT11[0]-DRP[17][5]"><a href="#virtex4-MGT-bit-MAIN[2][19][46]">MAIN[2][19][46]</a></td><td id="virtex4-MGT-GT11[1]-DRP[17][5]"><a href="#virtex4-MGT-bit-MAIN[18][19][46]">MAIN[18][19][46]</a></td></tr>

<tr><td>DRP[17] bit 6</td><td id="virtex4-MGT-GT11[0]-DRP[17][6]"><a href="#virtex4-MGT-bit-MAIN[2][19][47]">MAIN[2][19][47]</a></td><td id="virtex4-MGT-GT11[1]-DRP[17][6]"><a href="#virtex4-MGT-bit-MAIN[18][19][47]">MAIN[18][19][47]</a></td></tr>

<tr><td>DRP[17] bit 7</td><td id="virtex4-MGT-GT11[0]-DRP[17][7]"><a href="#virtex4-MGT-bit-MAIN[2][19][48]">MAIN[2][19][48]</a></td><td id="virtex4-MGT-GT11[1]-DRP[17][7]"><a href="#virtex4-MGT-bit-MAIN[18][19][48]">MAIN[18][19][48]</a></td></tr>

<tr><td>DRP[17] bit 8</td><td id="virtex4-MGT-GT11[0]-DRP[17][8]"><a href="#virtex4-MGT-bit-MAIN[2][19][49]">MAIN[2][19][49]</a></td><td id="virtex4-MGT-GT11[1]-DRP[17][8]"><a href="#virtex4-MGT-bit-MAIN[18][19][49]">MAIN[18][19][49]</a></td></tr>

<tr><td>DRP[17] bit 9</td><td id="virtex4-MGT-GT11[0]-DRP[17][9]"><a href="#virtex4-MGT-bit-MAIN[2][19][50]">MAIN[2][19][50]</a></td><td id="virtex4-MGT-GT11[1]-DRP[17][9]"><a href="#virtex4-MGT-bit-MAIN[18][19][50]">MAIN[18][19][50]</a></td></tr>

<tr><td>DRP[17] bit 10</td><td id="virtex4-MGT-GT11[0]-DRP[17][10]"><a href="#virtex4-MGT-bit-MAIN[2][19][51]">MAIN[2][19][51]</a></td><td id="virtex4-MGT-GT11[1]-DRP[17][10]"><a href="#virtex4-MGT-bit-MAIN[18][19][51]">MAIN[18][19][51]</a></td></tr>

<tr><td>DRP[17] bit 11</td><td id="virtex4-MGT-GT11[0]-DRP[17][11]"><a href="#virtex4-MGT-bit-MAIN[2][19][52]">MAIN[2][19][52]</a></td><td id="virtex4-MGT-GT11[1]-DRP[17][11]"><a href="#virtex4-MGT-bit-MAIN[18][19][52]">MAIN[18][19][52]</a></td></tr>

<tr><td>DRP[17] bit 12</td><td id="virtex4-MGT-GT11[0]-DRP[17][12]"><a href="#virtex4-MGT-bit-MAIN[2][19][53]">MAIN[2][19][53]</a></td><td id="virtex4-MGT-GT11[1]-DRP[17][12]"><a href="#virtex4-MGT-bit-MAIN[18][19][53]">MAIN[18][19][53]</a></td></tr>

<tr><td>DRP[17] bit 13</td><td id="virtex4-MGT-GT11[0]-DRP[17][13]"><a href="#virtex4-MGT-bit-MAIN[2][19][54]">MAIN[2][19][54]</a></td><td id="virtex4-MGT-GT11[1]-DRP[17][13]"><a href="#virtex4-MGT-bit-MAIN[18][19][54]">MAIN[18][19][54]</a></td></tr>

<tr><td>DRP[17] bit 14</td><td id="virtex4-MGT-GT11[0]-DRP[17][14]"><a href="#virtex4-MGT-bit-MAIN[2][19][55]">MAIN[2][19][55]</a></td><td id="virtex4-MGT-GT11[1]-DRP[17][14]"><a href="#virtex4-MGT-bit-MAIN[18][19][55]">MAIN[18][19][55]</a></td></tr>

<tr><td>DRP[17] bit 15</td><td id="virtex4-MGT-GT11[0]-DRP[17][15]"><a href="#virtex4-MGT-bit-MAIN[2][19][56]">MAIN[2][19][56]</a></td><td id="virtex4-MGT-GT11[1]-DRP[17][15]"><a href="#virtex4-MGT-bit-MAIN[18][19][56]">MAIN[18][19][56]</a></td></tr>

<tr><td>DRP[18] bit 0</td><td id="virtex4-MGT-GT11[0]-DRP[18][0]"><a href="#virtex4-MGT-bit-MAIN[4][19][41]">MAIN[4][19][41]</a></td><td id="virtex4-MGT-GT11[1]-DRP[18][0]"><a href="#virtex4-MGT-bit-MAIN[20][19][41]">MAIN[20][19][41]</a></td></tr>

<tr><td>DRP[18] bit 1</td><td id="virtex4-MGT-GT11[0]-DRP[18][1]"><a href="#virtex4-MGT-bit-MAIN[4][19][42]">MAIN[4][19][42]</a></td><td id="virtex4-MGT-GT11[1]-DRP[18][1]"><a href="#virtex4-MGT-bit-MAIN[20][19][42]">MAIN[20][19][42]</a></td></tr>

<tr><td>DRP[18] bit 2</td><td id="virtex4-MGT-GT11[0]-DRP[18][2]"><a href="#virtex4-MGT-bit-MAIN[4][19][43]">MAIN[4][19][43]</a></td><td id="virtex4-MGT-GT11[1]-DRP[18][2]"><a href="#virtex4-MGT-bit-MAIN[20][19][43]">MAIN[20][19][43]</a></td></tr>

<tr><td>DRP[18] bit 3</td><td id="virtex4-MGT-GT11[0]-DRP[18][3]"><a href="#virtex4-MGT-bit-MAIN[4][19][44]">MAIN[4][19][44]</a></td><td id="virtex4-MGT-GT11[1]-DRP[18][3]"><a href="#virtex4-MGT-bit-MAIN[20][19][44]">MAIN[20][19][44]</a></td></tr>

<tr><td>DRP[18] bit 4</td><td id="virtex4-MGT-GT11[0]-DRP[18][4]"><a href="#virtex4-MGT-bit-MAIN[4][19][45]">MAIN[4][19][45]</a></td><td id="virtex4-MGT-GT11[1]-DRP[18][4]"><a href="#virtex4-MGT-bit-MAIN[20][19][45]">MAIN[20][19][45]</a></td></tr>

<tr><td>DRP[18] bit 5</td><td id="virtex4-MGT-GT11[0]-DRP[18][5]"><a href="#virtex4-MGT-bit-MAIN[4][19][46]">MAIN[4][19][46]</a></td><td id="virtex4-MGT-GT11[1]-DRP[18][5]"><a href="#virtex4-MGT-bit-MAIN[20][19][46]">MAIN[20][19][46]</a></td></tr>

<tr><td>DRP[18] bit 6</td><td id="virtex4-MGT-GT11[0]-DRP[18][6]"><a href="#virtex4-MGT-bit-MAIN[4][19][47]">MAIN[4][19][47]</a></td><td id="virtex4-MGT-GT11[1]-DRP[18][6]"><a href="#virtex4-MGT-bit-MAIN[20][19][47]">MAIN[20][19][47]</a></td></tr>

<tr><td>DRP[18] bit 7</td><td id="virtex4-MGT-GT11[0]-DRP[18][7]"><a href="#virtex4-MGT-bit-MAIN[4][19][48]">MAIN[4][19][48]</a></td><td id="virtex4-MGT-GT11[1]-DRP[18][7]"><a href="#virtex4-MGT-bit-MAIN[20][19][48]">MAIN[20][19][48]</a></td></tr>

<tr><td>DRP[18] bit 8</td><td id="virtex4-MGT-GT11[0]-DRP[18][8]"><a href="#virtex4-MGT-bit-MAIN[4][19][49]">MAIN[4][19][49]</a></td><td id="virtex4-MGT-GT11[1]-DRP[18][8]"><a href="#virtex4-MGT-bit-MAIN[20][19][49]">MAIN[20][19][49]</a></td></tr>

<tr><td>DRP[18] bit 9</td><td id="virtex4-MGT-GT11[0]-DRP[18][9]"><a href="#virtex4-MGT-bit-MAIN[4][19][50]">MAIN[4][19][50]</a></td><td id="virtex4-MGT-GT11[1]-DRP[18][9]"><a href="#virtex4-MGT-bit-MAIN[20][19][50]">MAIN[20][19][50]</a></td></tr>

<tr><td>DRP[18] bit 10</td><td id="virtex4-MGT-GT11[0]-DRP[18][10]"><a href="#virtex4-MGT-bit-MAIN[4][19][51]">MAIN[4][19][51]</a></td><td id="virtex4-MGT-GT11[1]-DRP[18][10]"><a href="#virtex4-MGT-bit-MAIN[20][19][51]">MAIN[20][19][51]</a></td></tr>

<tr><td>DRP[18] bit 11</td><td id="virtex4-MGT-GT11[0]-DRP[18][11]"><a href="#virtex4-MGT-bit-MAIN[4][19][52]">MAIN[4][19][52]</a></td><td id="virtex4-MGT-GT11[1]-DRP[18][11]"><a href="#virtex4-MGT-bit-MAIN[20][19][52]">MAIN[20][19][52]</a></td></tr>

<tr><td>DRP[18] bit 12</td><td id="virtex4-MGT-GT11[0]-DRP[18][12]"><a href="#virtex4-MGT-bit-MAIN[4][19][53]">MAIN[4][19][53]</a></td><td id="virtex4-MGT-GT11[1]-DRP[18][12]"><a href="#virtex4-MGT-bit-MAIN[20][19][53]">MAIN[20][19][53]</a></td></tr>

<tr><td>DRP[18] bit 13</td><td id="virtex4-MGT-GT11[0]-DRP[18][13]"><a href="#virtex4-MGT-bit-MAIN[4][19][54]">MAIN[4][19][54]</a></td><td id="virtex4-MGT-GT11[1]-DRP[18][13]"><a href="#virtex4-MGT-bit-MAIN[20][19][54]">MAIN[20][19][54]</a></td></tr>

<tr><td>DRP[18] bit 14</td><td id="virtex4-MGT-GT11[0]-DRP[18][14]"><a href="#virtex4-MGT-bit-MAIN[4][19][55]">MAIN[4][19][55]</a></td><td id="virtex4-MGT-GT11[1]-DRP[18][14]"><a href="#virtex4-MGT-bit-MAIN[20][19][55]">MAIN[20][19][55]</a></td></tr>

<tr><td>DRP[18] bit 15</td><td id="virtex4-MGT-GT11[0]-DRP[18][15]"><a href="#virtex4-MGT-bit-MAIN[4][19][56]">MAIN[4][19][56]</a></td><td id="virtex4-MGT-GT11[1]-DRP[18][15]"><a href="#virtex4-MGT-bit-MAIN[20][19][56]">MAIN[20][19][56]</a></td></tr>

<tr><td>DRP[19] bit 0</td><td id="virtex4-MGT-GT11[0]-DRP[19][0]"><a href="#virtex4-MGT-bit-MAIN[6][19][41]">MAIN[6][19][41]</a></td><td id="virtex4-MGT-GT11[1]-DRP[19][0]"><a href="#virtex4-MGT-bit-MAIN[22][19][41]">MAIN[22][19][41]</a></td></tr>

<tr><td>DRP[19] bit 1</td><td id="virtex4-MGT-GT11[0]-DRP[19][1]"><a href="#virtex4-MGT-bit-MAIN[6][19][42]">MAIN[6][19][42]</a></td><td id="virtex4-MGT-GT11[1]-DRP[19][1]"><a href="#virtex4-MGT-bit-MAIN[22][19][42]">MAIN[22][19][42]</a></td></tr>

<tr><td>DRP[19] bit 2</td><td id="virtex4-MGT-GT11[0]-DRP[19][2]"><a href="#virtex4-MGT-bit-MAIN[6][19][43]">MAIN[6][19][43]</a></td><td id="virtex4-MGT-GT11[1]-DRP[19][2]"><a href="#virtex4-MGT-bit-MAIN[22][19][43]">MAIN[22][19][43]</a></td></tr>

<tr><td>DRP[19] bit 3</td><td id="virtex4-MGT-GT11[0]-DRP[19][3]"><a href="#virtex4-MGT-bit-MAIN[6][19][44]">MAIN[6][19][44]</a></td><td id="virtex4-MGT-GT11[1]-DRP[19][3]"><a href="#virtex4-MGT-bit-MAIN[22][19][44]">MAIN[22][19][44]</a></td></tr>

<tr><td>DRP[19] bit 4</td><td id="virtex4-MGT-GT11[0]-DRP[19][4]"><a href="#virtex4-MGT-bit-MAIN[6][19][45]">MAIN[6][19][45]</a></td><td id="virtex4-MGT-GT11[1]-DRP[19][4]"><a href="#virtex4-MGT-bit-MAIN[22][19][45]">MAIN[22][19][45]</a></td></tr>

<tr><td>DRP[19] bit 5</td><td id="virtex4-MGT-GT11[0]-DRP[19][5]"><a href="#virtex4-MGT-bit-MAIN[6][19][46]">MAIN[6][19][46]</a></td><td id="virtex4-MGT-GT11[1]-DRP[19][5]"><a href="#virtex4-MGT-bit-MAIN[22][19][46]">MAIN[22][19][46]</a></td></tr>

<tr><td>DRP[19] bit 6</td><td id="virtex4-MGT-GT11[0]-DRP[19][6]"><a href="#virtex4-MGT-bit-MAIN[6][19][47]">MAIN[6][19][47]</a></td><td id="virtex4-MGT-GT11[1]-DRP[19][6]"><a href="#virtex4-MGT-bit-MAIN[22][19][47]">MAIN[22][19][47]</a></td></tr>

<tr><td>DRP[19] bit 7</td><td id="virtex4-MGT-GT11[0]-DRP[19][7]"><a href="#virtex4-MGT-bit-MAIN[6][19][48]">MAIN[6][19][48]</a></td><td id="virtex4-MGT-GT11[1]-DRP[19][7]"><a href="#virtex4-MGT-bit-MAIN[22][19][48]">MAIN[22][19][48]</a></td></tr>

<tr><td>DRP[19] bit 8</td><td id="virtex4-MGT-GT11[0]-DRP[19][8]"><a href="#virtex4-MGT-bit-MAIN[6][19][49]">MAIN[6][19][49]</a></td><td id="virtex4-MGT-GT11[1]-DRP[19][8]"><a href="#virtex4-MGT-bit-MAIN[22][19][49]">MAIN[22][19][49]</a></td></tr>

<tr><td>DRP[19] bit 9</td><td id="virtex4-MGT-GT11[0]-DRP[19][9]"><a href="#virtex4-MGT-bit-MAIN[6][19][50]">MAIN[6][19][50]</a></td><td id="virtex4-MGT-GT11[1]-DRP[19][9]"><a href="#virtex4-MGT-bit-MAIN[22][19][50]">MAIN[22][19][50]</a></td></tr>

<tr><td>DRP[19] bit 10</td><td id="virtex4-MGT-GT11[0]-DRP[19][10]"><a href="#virtex4-MGT-bit-MAIN[6][19][51]">MAIN[6][19][51]</a></td><td id="virtex4-MGT-GT11[1]-DRP[19][10]"><a href="#virtex4-MGT-bit-MAIN[22][19][51]">MAIN[22][19][51]</a></td></tr>

<tr><td>DRP[19] bit 11</td><td id="virtex4-MGT-GT11[0]-DRP[19][11]"><a href="#virtex4-MGT-bit-MAIN[6][19][52]">MAIN[6][19][52]</a></td><td id="virtex4-MGT-GT11[1]-DRP[19][11]"><a href="#virtex4-MGT-bit-MAIN[22][19][52]">MAIN[22][19][52]</a></td></tr>

<tr><td>DRP[19] bit 12</td><td id="virtex4-MGT-GT11[0]-DRP[19][12]"><a href="#virtex4-MGT-bit-MAIN[6][19][53]">MAIN[6][19][53]</a></td><td id="virtex4-MGT-GT11[1]-DRP[19][12]"><a href="#virtex4-MGT-bit-MAIN[22][19][53]">MAIN[22][19][53]</a></td></tr>

<tr><td>DRP[19] bit 13</td><td id="virtex4-MGT-GT11[0]-DRP[19][13]"><a href="#virtex4-MGT-bit-MAIN[6][19][54]">MAIN[6][19][54]</a></td><td id="virtex4-MGT-GT11[1]-DRP[19][13]"><a href="#virtex4-MGT-bit-MAIN[22][19][54]">MAIN[22][19][54]</a></td></tr>

<tr><td>DRP[19] bit 14</td><td id="virtex4-MGT-GT11[0]-DRP[19][14]"><a href="#virtex4-MGT-bit-MAIN[6][19][55]">MAIN[6][19][55]</a></td><td id="virtex4-MGT-GT11[1]-DRP[19][14]"><a href="#virtex4-MGT-bit-MAIN[22][19][55]">MAIN[22][19][55]</a></td></tr>

<tr><td>DRP[19] bit 15</td><td id="virtex4-MGT-GT11[0]-DRP[19][15]"><a href="#virtex4-MGT-bit-MAIN[6][19][56]">MAIN[6][19][56]</a></td><td id="virtex4-MGT-GT11[1]-DRP[19][15]"><a href="#virtex4-MGT-bit-MAIN[22][19][56]">MAIN[22][19][56]</a></td></tr>

<tr><td>DRP[20] bit 0</td><td id="virtex4-MGT-GT11[0]-DRP[20][0]"><a href="#virtex4-MGT-bit-MAIN[8][19][41]">MAIN[8][19][41]</a></td><td id="virtex4-MGT-GT11[1]-DRP[20][0]"><a href="#virtex4-MGT-bit-MAIN[24][19][41]">MAIN[24][19][41]</a></td></tr>

<tr><td>DRP[20] bit 1</td><td id="virtex4-MGT-GT11[0]-DRP[20][1]"><a href="#virtex4-MGT-bit-MAIN[8][19][42]">MAIN[8][19][42]</a></td><td id="virtex4-MGT-GT11[1]-DRP[20][1]"><a href="#virtex4-MGT-bit-MAIN[24][19][42]">MAIN[24][19][42]</a></td></tr>

<tr><td>DRP[20] bit 2</td><td id="virtex4-MGT-GT11[0]-DRP[20][2]"><a href="#virtex4-MGT-bit-MAIN[8][19][43]">MAIN[8][19][43]</a></td><td id="virtex4-MGT-GT11[1]-DRP[20][2]"><a href="#virtex4-MGT-bit-MAIN[24][19][43]">MAIN[24][19][43]</a></td></tr>

<tr><td>DRP[20] bit 3</td><td id="virtex4-MGT-GT11[0]-DRP[20][3]"><a href="#virtex4-MGT-bit-MAIN[8][19][44]">MAIN[8][19][44]</a></td><td id="virtex4-MGT-GT11[1]-DRP[20][3]"><a href="#virtex4-MGT-bit-MAIN[24][19][44]">MAIN[24][19][44]</a></td></tr>

<tr><td>DRP[20] bit 4</td><td id="virtex4-MGT-GT11[0]-DRP[20][4]"><a href="#virtex4-MGT-bit-MAIN[8][19][45]">MAIN[8][19][45]</a></td><td id="virtex4-MGT-GT11[1]-DRP[20][4]"><a href="#virtex4-MGT-bit-MAIN[24][19][45]">MAIN[24][19][45]</a></td></tr>

<tr><td>DRP[20] bit 5</td><td id="virtex4-MGT-GT11[0]-DRP[20][5]"><a href="#virtex4-MGT-bit-MAIN[8][19][46]">MAIN[8][19][46]</a></td><td id="virtex4-MGT-GT11[1]-DRP[20][5]"><a href="#virtex4-MGT-bit-MAIN[24][19][46]">MAIN[24][19][46]</a></td></tr>

<tr><td>DRP[20] bit 6</td><td id="virtex4-MGT-GT11[0]-DRP[20][6]"><a href="#virtex4-MGT-bit-MAIN[8][19][47]">MAIN[8][19][47]</a></td><td id="virtex4-MGT-GT11[1]-DRP[20][6]"><a href="#virtex4-MGT-bit-MAIN[24][19][47]">MAIN[24][19][47]</a></td></tr>

<tr><td>DRP[20] bit 7</td><td id="virtex4-MGT-GT11[0]-DRP[20][7]"><a href="#virtex4-MGT-bit-MAIN[8][19][48]">MAIN[8][19][48]</a></td><td id="virtex4-MGT-GT11[1]-DRP[20][7]"><a href="#virtex4-MGT-bit-MAIN[24][19][48]">MAIN[24][19][48]</a></td></tr>

<tr><td>DRP[20] bit 8</td><td id="virtex4-MGT-GT11[0]-DRP[20][8]"><a href="#virtex4-MGT-bit-MAIN[8][19][49]">MAIN[8][19][49]</a></td><td id="virtex4-MGT-GT11[1]-DRP[20][8]"><a href="#virtex4-MGT-bit-MAIN[24][19][49]">MAIN[24][19][49]</a></td></tr>

<tr><td>DRP[20] bit 9</td><td id="virtex4-MGT-GT11[0]-DRP[20][9]"><a href="#virtex4-MGT-bit-MAIN[8][19][50]">MAIN[8][19][50]</a></td><td id="virtex4-MGT-GT11[1]-DRP[20][9]"><a href="#virtex4-MGT-bit-MAIN[24][19][50]">MAIN[24][19][50]</a></td></tr>

<tr><td>DRP[20] bit 10</td><td id="virtex4-MGT-GT11[0]-DRP[20][10]"><a href="#virtex4-MGT-bit-MAIN[8][19][51]">MAIN[8][19][51]</a></td><td id="virtex4-MGT-GT11[1]-DRP[20][10]"><a href="#virtex4-MGT-bit-MAIN[24][19][51]">MAIN[24][19][51]</a></td></tr>

<tr><td>DRP[20] bit 11</td><td id="virtex4-MGT-GT11[0]-DRP[20][11]"><a href="#virtex4-MGT-bit-MAIN[8][19][52]">MAIN[8][19][52]</a></td><td id="virtex4-MGT-GT11[1]-DRP[20][11]"><a href="#virtex4-MGT-bit-MAIN[24][19][52]">MAIN[24][19][52]</a></td></tr>

<tr><td>DRP[20] bit 12</td><td id="virtex4-MGT-GT11[0]-DRP[20][12]"><a href="#virtex4-MGT-bit-MAIN[8][19][53]">MAIN[8][19][53]</a></td><td id="virtex4-MGT-GT11[1]-DRP[20][12]"><a href="#virtex4-MGT-bit-MAIN[24][19][53]">MAIN[24][19][53]</a></td></tr>

<tr><td>DRP[20] bit 13</td><td id="virtex4-MGT-GT11[0]-DRP[20][13]"><a href="#virtex4-MGT-bit-MAIN[8][19][54]">MAIN[8][19][54]</a></td><td id="virtex4-MGT-GT11[1]-DRP[20][13]"><a href="#virtex4-MGT-bit-MAIN[24][19][54]">MAIN[24][19][54]</a></td></tr>

<tr><td>DRP[20] bit 14</td><td id="virtex4-MGT-GT11[0]-DRP[20][14]"><a href="#virtex4-MGT-bit-MAIN[8][19][55]">MAIN[8][19][55]</a></td><td id="virtex4-MGT-GT11[1]-DRP[20][14]"><a href="#virtex4-MGT-bit-MAIN[24][19][55]">MAIN[24][19][55]</a></td></tr>

<tr><td>DRP[20] bit 15</td><td id="virtex4-MGT-GT11[0]-DRP[20][15]"><a href="#virtex4-MGT-bit-MAIN[8][19][56]">MAIN[8][19][56]</a></td><td id="virtex4-MGT-GT11[1]-DRP[20][15]"><a href="#virtex4-MGT-bit-MAIN[24][19][56]">MAIN[24][19][56]</a></td></tr>

<tr><td>DRP[21] bit 0</td><td id="virtex4-MGT-GT11[0]-DRP[21][0]"><a href="#virtex4-MGT-bit-MAIN[10][19][41]">MAIN[10][19][41]</a></td><td id="virtex4-MGT-GT11[1]-DRP[21][0]"><a href="#virtex4-MGT-bit-MAIN[26][19][41]">MAIN[26][19][41]</a></td></tr>

<tr><td>DRP[21] bit 1</td><td id="virtex4-MGT-GT11[0]-DRP[21][1]"><a href="#virtex4-MGT-bit-MAIN[10][19][42]">MAIN[10][19][42]</a></td><td id="virtex4-MGT-GT11[1]-DRP[21][1]"><a href="#virtex4-MGT-bit-MAIN[26][19][42]">MAIN[26][19][42]</a></td></tr>

<tr><td>DRP[21] bit 2</td><td id="virtex4-MGT-GT11[0]-DRP[21][2]"><a href="#virtex4-MGT-bit-MAIN[10][19][43]">MAIN[10][19][43]</a></td><td id="virtex4-MGT-GT11[1]-DRP[21][2]"><a href="#virtex4-MGT-bit-MAIN[26][19][43]">MAIN[26][19][43]</a></td></tr>

<tr><td>DRP[21] bit 3</td><td id="virtex4-MGT-GT11[0]-DRP[21][3]"><a href="#virtex4-MGT-bit-MAIN[10][19][44]">MAIN[10][19][44]</a></td><td id="virtex4-MGT-GT11[1]-DRP[21][3]"><a href="#virtex4-MGT-bit-MAIN[26][19][44]">MAIN[26][19][44]</a></td></tr>

<tr><td>DRP[21] bit 4</td><td id="virtex4-MGT-GT11[0]-DRP[21][4]"><a href="#virtex4-MGT-bit-MAIN[10][19][45]">MAIN[10][19][45]</a></td><td id="virtex4-MGT-GT11[1]-DRP[21][4]"><a href="#virtex4-MGT-bit-MAIN[26][19][45]">MAIN[26][19][45]</a></td></tr>

<tr><td>DRP[21] bit 5</td><td id="virtex4-MGT-GT11[0]-DRP[21][5]"><a href="#virtex4-MGT-bit-MAIN[10][19][46]">MAIN[10][19][46]</a></td><td id="virtex4-MGT-GT11[1]-DRP[21][5]"><a href="#virtex4-MGT-bit-MAIN[26][19][46]">MAIN[26][19][46]</a></td></tr>

<tr><td>DRP[21] bit 6</td><td id="virtex4-MGT-GT11[0]-DRP[21][6]"><a href="#virtex4-MGT-bit-MAIN[10][19][47]">MAIN[10][19][47]</a></td><td id="virtex4-MGT-GT11[1]-DRP[21][6]"><a href="#virtex4-MGT-bit-MAIN[26][19][47]">MAIN[26][19][47]</a></td></tr>

<tr><td>DRP[21] bit 7</td><td id="virtex4-MGT-GT11[0]-DRP[21][7]"><a href="#virtex4-MGT-bit-MAIN[10][19][48]">MAIN[10][19][48]</a></td><td id="virtex4-MGT-GT11[1]-DRP[21][7]"><a href="#virtex4-MGT-bit-MAIN[26][19][48]">MAIN[26][19][48]</a></td></tr>

<tr><td>DRP[21] bit 8</td><td id="virtex4-MGT-GT11[0]-DRP[21][8]"><a href="#virtex4-MGT-bit-MAIN[10][19][49]">MAIN[10][19][49]</a></td><td id="virtex4-MGT-GT11[1]-DRP[21][8]"><a href="#virtex4-MGT-bit-MAIN[26][19][49]">MAIN[26][19][49]</a></td></tr>

<tr><td>DRP[21] bit 9</td><td id="virtex4-MGT-GT11[0]-DRP[21][9]"><a href="#virtex4-MGT-bit-MAIN[10][19][50]">MAIN[10][19][50]</a></td><td id="virtex4-MGT-GT11[1]-DRP[21][9]"><a href="#virtex4-MGT-bit-MAIN[26][19][50]">MAIN[26][19][50]</a></td></tr>

<tr><td>DRP[21] bit 10</td><td id="virtex4-MGT-GT11[0]-DRP[21][10]"><a href="#virtex4-MGT-bit-MAIN[10][19][51]">MAIN[10][19][51]</a></td><td id="virtex4-MGT-GT11[1]-DRP[21][10]"><a href="#virtex4-MGT-bit-MAIN[26][19][51]">MAIN[26][19][51]</a></td></tr>

<tr><td>DRP[21] bit 11</td><td id="virtex4-MGT-GT11[0]-DRP[21][11]"><a href="#virtex4-MGT-bit-MAIN[10][19][52]">MAIN[10][19][52]</a></td><td id="virtex4-MGT-GT11[1]-DRP[21][11]"><a href="#virtex4-MGT-bit-MAIN[26][19][52]">MAIN[26][19][52]</a></td></tr>

<tr><td>DRP[21] bit 12</td><td id="virtex4-MGT-GT11[0]-DRP[21][12]"><a href="#virtex4-MGT-bit-MAIN[10][19][53]">MAIN[10][19][53]</a></td><td id="virtex4-MGT-GT11[1]-DRP[21][12]"><a href="#virtex4-MGT-bit-MAIN[26][19][53]">MAIN[26][19][53]</a></td></tr>

<tr><td>DRP[21] bit 13</td><td id="virtex4-MGT-GT11[0]-DRP[21][13]"><a href="#virtex4-MGT-bit-MAIN[10][19][54]">MAIN[10][19][54]</a></td><td id="virtex4-MGT-GT11[1]-DRP[21][13]"><a href="#virtex4-MGT-bit-MAIN[26][19][54]">MAIN[26][19][54]</a></td></tr>

<tr><td>DRP[21] bit 14</td><td id="virtex4-MGT-GT11[0]-DRP[21][14]"><a href="#virtex4-MGT-bit-MAIN[10][19][55]">MAIN[10][19][55]</a></td><td id="virtex4-MGT-GT11[1]-DRP[21][14]"><a href="#virtex4-MGT-bit-MAIN[26][19][55]">MAIN[26][19][55]</a></td></tr>

<tr><td>DRP[21] bit 15</td><td id="virtex4-MGT-GT11[0]-DRP[21][15]"><a href="#virtex4-MGT-bit-MAIN[10][19][56]">MAIN[10][19][56]</a></td><td id="virtex4-MGT-GT11[1]-DRP[21][15]"><a href="#virtex4-MGT-bit-MAIN[26][19][56]">MAIN[26][19][56]</a></td></tr>

<tr><td>DRP[22] bit 0</td><td id="virtex4-MGT-GT11[0]-DRP[22][0]"><a href="#virtex4-MGT-bit-MAIN[12][19][41]">MAIN[12][19][41]</a></td><td id="virtex4-MGT-GT11[1]-DRP[22][0]"><a href="#virtex4-MGT-bit-MAIN[28][19][41]">MAIN[28][19][41]</a></td></tr>

<tr><td>DRP[22] bit 1</td><td id="virtex4-MGT-GT11[0]-DRP[22][1]"><a href="#virtex4-MGT-bit-MAIN[12][19][42]">MAIN[12][19][42]</a></td><td id="virtex4-MGT-GT11[1]-DRP[22][1]"><a href="#virtex4-MGT-bit-MAIN[28][19][42]">MAIN[28][19][42]</a></td></tr>

<tr><td>DRP[22] bit 2</td><td id="virtex4-MGT-GT11[0]-DRP[22][2]"><a href="#virtex4-MGT-bit-MAIN[12][19][43]">MAIN[12][19][43]</a></td><td id="virtex4-MGT-GT11[1]-DRP[22][2]"><a href="#virtex4-MGT-bit-MAIN[28][19][43]">MAIN[28][19][43]</a></td></tr>

<tr><td>DRP[22] bit 3</td><td id="virtex4-MGT-GT11[0]-DRP[22][3]"><a href="#virtex4-MGT-bit-MAIN[12][19][44]">MAIN[12][19][44]</a></td><td id="virtex4-MGT-GT11[1]-DRP[22][3]"><a href="#virtex4-MGT-bit-MAIN[28][19][44]">MAIN[28][19][44]</a></td></tr>

<tr><td>DRP[22] bit 4</td><td id="virtex4-MGT-GT11[0]-DRP[22][4]"><a href="#virtex4-MGT-bit-MAIN[12][19][45]">MAIN[12][19][45]</a></td><td id="virtex4-MGT-GT11[1]-DRP[22][4]"><a href="#virtex4-MGT-bit-MAIN[28][19][45]">MAIN[28][19][45]</a></td></tr>

<tr><td>DRP[22] bit 5</td><td id="virtex4-MGT-GT11[0]-DRP[22][5]"><a href="#virtex4-MGT-bit-MAIN[12][19][46]">MAIN[12][19][46]</a></td><td id="virtex4-MGT-GT11[1]-DRP[22][5]"><a href="#virtex4-MGT-bit-MAIN[28][19][46]">MAIN[28][19][46]</a></td></tr>

<tr><td>DRP[22] bit 6</td><td id="virtex4-MGT-GT11[0]-DRP[22][6]"><a href="#virtex4-MGT-bit-MAIN[12][19][47]">MAIN[12][19][47]</a></td><td id="virtex4-MGT-GT11[1]-DRP[22][6]"><a href="#virtex4-MGT-bit-MAIN[28][19][47]">MAIN[28][19][47]</a></td></tr>

<tr><td>DRP[22] bit 7</td><td id="virtex4-MGT-GT11[0]-DRP[22][7]"><a href="#virtex4-MGT-bit-MAIN[12][19][48]">MAIN[12][19][48]</a></td><td id="virtex4-MGT-GT11[1]-DRP[22][7]"><a href="#virtex4-MGT-bit-MAIN[28][19][48]">MAIN[28][19][48]</a></td></tr>

<tr><td>DRP[22] bit 8</td><td id="virtex4-MGT-GT11[0]-DRP[22][8]"><a href="#virtex4-MGT-bit-MAIN[12][19][49]">MAIN[12][19][49]</a></td><td id="virtex4-MGT-GT11[1]-DRP[22][8]"><a href="#virtex4-MGT-bit-MAIN[28][19][49]">MAIN[28][19][49]</a></td></tr>

<tr><td>DRP[22] bit 9</td><td id="virtex4-MGT-GT11[0]-DRP[22][9]"><a href="#virtex4-MGT-bit-MAIN[12][19][50]">MAIN[12][19][50]</a></td><td id="virtex4-MGT-GT11[1]-DRP[22][9]"><a href="#virtex4-MGT-bit-MAIN[28][19][50]">MAIN[28][19][50]</a></td></tr>

<tr><td>DRP[22] bit 10</td><td id="virtex4-MGT-GT11[0]-DRP[22][10]"><a href="#virtex4-MGT-bit-MAIN[12][19][51]">MAIN[12][19][51]</a></td><td id="virtex4-MGT-GT11[1]-DRP[22][10]"><a href="#virtex4-MGT-bit-MAIN[28][19][51]">MAIN[28][19][51]</a></td></tr>

<tr><td>DRP[22] bit 11</td><td id="virtex4-MGT-GT11[0]-DRP[22][11]"><a href="#virtex4-MGT-bit-MAIN[12][19][52]">MAIN[12][19][52]</a></td><td id="virtex4-MGT-GT11[1]-DRP[22][11]"><a href="#virtex4-MGT-bit-MAIN[28][19][52]">MAIN[28][19][52]</a></td></tr>

<tr><td>DRP[22] bit 12</td><td id="virtex4-MGT-GT11[0]-DRP[22][12]"><a href="#virtex4-MGT-bit-MAIN[12][19][53]">MAIN[12][19][53]</a></td><td id="virtex4-MGT-GT11[1]-DRP[22][12]"><a href="#virtex4-MGT-bit-MAIN[28][19][53]">MAIN[28][19][53]</a></td></tr>

<tr><td>DRP[22] bit 13</td><td id="virtex4-MGT-GT11[0]-DRP[22][13]"><a href="#virtex4-MGT-bit-MAIN[12][19][54]">MAIN[12][19][54]</a></td><td id="virtex4-MGT-GT11[1]-DRP[22][13]"><a href="#virtex4-MGT-bit-MAIN[28][19][54]">MAIN[28][19][54]</a></td></tr>

<tr><td>DRP[22] bit 14</td><td id="virtex4-MGT-GT11[0]-DRP[22][14]"><a href="#virtex4-MGT-bit-MAIN[12][19][55]">MAIN[12][19][55]</a></td><td id="virtex4-MGT-GT11[1]-DRP[22][14]"><a href="#virtex4-MGT-bit-MAIN[28][19][55]">MAIN[28][19][55]</a></td></tr>

<tr><td>DRP[22] bit 15</td><td id="virtex4-MGT-GT11[0]-DRP[22][15]"><a href="#virtex4-MGT-bit-MAIN[12][19][56]">MAIN[12][19][56]</a></td><td id="virtex4-MGT-GT11[1]-DRP[22][15]"><a href="#virtex4-MGT-bit-MAIN[28][19][56]">MAIN[28][19][56]</a></td></tr>

<tr><td>DRP[23] bit 0</td><td id="virtex4-MGT-GT11[0]-DRP[23][0]"><a href="#virtex4-MGT-bit-MAIN[14][19][41]">MAIN[14][19][41]</a></td><td id="virtex4-MGT-GT11[1]-DRP[23][0]"><a href="#virtex4-MGT-bit-MAIN[30][19][41]">MAIN[30][19][41]</a></td></tr>

<tr><td>DRP[23] bit 1</td><td id="virtex4-MGT-GT11[0]-DRP[23][1]"><a href="#virtex4-MGT-bit-MAIN[14][19][42]">MAIN[14][19][42]</a></td><td id="virtex4-MGT-GT11[1]-DRP[23][1]"><a href="#virtex4-MGT-bit-MAIN[30][19][42]">MAIN[30][19][42]</a></td></tr>

<tr><td>DRP[23] bit 2</td><td id="virtex4-MGT-GT11[0]-DRP[23][2]"><a href="#virtex4-MGT-bit-MAIN[14][19][43]">MAIN[14][19][43]</a></td><td id="virtex4-MGT-GT11[1]-DRP[23][2]"><a href="#virtex4-MGT-bit-MAIN[30][19][43]">MAIN[30][19][43]</a></td></tr>

<tr><td>DRP[23] bit 3</td><td id="virtex4-MGT-GT11[0]-DRP[23][3]"><a href="#virtex4-MGT-bit-MAIN[14][19][44]">MAIN[14][19][44]</a></td><td id="virtex4-MGT-GT11[1]-DRP[23][3]"><a href="#virtex4-MGT-bit-MAIN[30][19][44]">MAIN[30][19][44]</a></td></tr>

<tr><td>DRP[23] bit 4</td><td id="virtex4-MGT-GT11[0]-DRP[23][4]"><a href="#virtex4-MGT-bit-MAIN[14][19][45]">MAIN[14][19][45]</a></td><td id="virtex4-MGT-GT11[1]-DRP[23][4]"><a href="#virtex4-MGT-bit-MAIN[30][19][45]">MAIN[30][19][45]</a></td></tr>

<tr><td>DRP[23] bit 5</td><td id="virtex4-MGT-GT11[0]-DRP[23][5]"><a href="#virtex4-MGT-bit-MAIN[14][19][46]">MAIN[14][19][46]</a></td><td id="virtex4-MGT-GT11[1]-DRP[23][5]"><a href="#virtex4-MGT-bit-MAIN[30][19][46]">MAIN[30][19][46]</a></td></tr>

<tr><td>DRP[23] bit 6</td><td id="virtex4-MGT-GT11[0]-DRP[23][6]"><a href="#virtex4-MGT-bit-MAIN[14][19][47]">MAIN[14][19][47]</a></td><td id="virtex4-MGT-GT11[1]-DRP[23][6]"><a href="#virtex4-MGT-bit-MAIN[30][19][47]">MAIN[30][19][47]</a></td></tr>

<tr><td>DRP[23] bit 7</td><td id="virtex4-MGT-GT11[0]-DRP[23][7]"><a href="#virtex4-MGT-bit-MAIN[14][19][48]">MAIN[14][19][48]</a></td><td id="virtex4-MGT-GT11[1]-DRP[23][7]"><a href="#virtex4-MGT-bit-MAIN[30][19][48]">MAIN[30][19][48]</a></td></tr>

<tr><td>DRP[23] bit 8</td><td id="virtex4-MGT-GT11[0]-DRP[23][8]"><a href="#virtex4-MGT-bit-MAIN[14][19][49]">MAIN[14][19][49]</a></td><td id="virtex4-MGT-GT11[1]-DRP[23][8]"><a href="#virtex4-MGT-bit-MAIN[30][19][49]">MAIN[30][19][49]</a></td></tr>

<tr><td>DRP[23] bit 9</td><td id="virtex4-MGT-GT11[0]-DRP[23][9]"><a href="#virtex4-MGT-bit-MAIN[14][19][50]">MAIN[14][19][50]</a></td><td id="virtex4-MGT-GT11[1]-DRP[23][9]"><a href="#virtex4-MGT-bit-MAIN[30][19][50]">MAIN[30][19][50]</a></td></tr>

<tr><td>DRP[23] bit 10</td><td id="virtex4-MGT-GT11[0]-DRP[23][10]"><a href="#virtex4-MGT-bit-MAIN[14][19][51]">MAIN[14][19][51]</a></td><td id="virtex4-MGT-GT11[1]-DRP[23][10]"><a href="#virtex4-MGT-bit-MAIN[30][19][51]">MAIN[30][19][51]</a></td></tr>

<tr><td>DRP[23] bit 11</td><td id="virtex4-MGT-GT11[0]-DRP[23][11]"><a href="#virtex4-MGT-bit-MAIN[14][19][52]">MAIN[14][19][52]</a></td><td id="virtex4-MGT-GT11[1]-DRP[23][11]"><a href="#virtex4-MGT-bit-MAIN[30][19][52]">MAIN[30][19][52]</a></td></tr>

<tr><td>DRP[23] bit 12</td><td id="virtex4-MGT-GT11[0]-DRP[23][12]"><a href="#virtex4-MGT-bit-MAIN[14][19][53]">MAIN[14][19][53]</a></td><td id="virtex4-MGT-GT11[1]-DRP[23][12]"><a href="#virtex4-MGT-bit-MAIN[30][19][53]">MAIN[30][19][53]</a></td></tr>

<tr><td>DRP[23] bit 13</td><td id="virtex4-MGT-GT11[0]-DRP[23][13]"><a href="#virtex4-MGT-bit-MAIN[14][19][54]">MAIN[14][19][54]</a></td><td id="virtex4-MGT-GT11[1]-DRP[23][13]"><a href="#virtex4-MGT-bit-MAIN[30][19][54]">MAIN[30][19][54]</a></td></tr>

<tr><td>DRP[23] bit 14</td><td id="virtex4-MGT-GT11[0]-DRP[23][14]"><a href="#virtex4-MGT-bit-MAIN[14][19][55]">MAIN[14][19][55]</a></td><td id="virtex4-MGT-GT11[1]-DRP[23][14]"><a href="#virtex4-MGT-bit-MAIN[30][19][55]">MAIN[30][19][55]</a></td></tr>

<tr><td>DRP[23] bit 15</td><td id="virtex4-MGT-GT11[0]-DRP[23][15]"><a href="#virtex4-MGT-bit-MAIN[14][19][56]">MAIN[14][19][56]</a></td><td id="virtex4-MGT-GT11[1]-DRP[23][15]"><a href="#virtex4-MGT-bit-MAIN[30][19][56]">MAIN[30][19][56]</a></td></tr>

<tr><td>DRP[24] bit 0</td><td id="virtex4-MGT-GT11[0]-DRP[24][0]"><a href="#virtex4-MGT-bit-MAIN[0][19][61]">MAIN[0][19][61]</a></td><td id="virtex4-MGT-GT11[1]-DRP[24][0]"><a href="#virtex4-MGT-bit-MAIN[16][19][61]">MAIN[16][19][61]</a></td></tr>

<tr><td>DRP[24] bit 1</td><td id="virtex4-MGT-GT11[0]-DRP[24][1]"><a href="#virtex4-MGT-bit-MAIN[0][19][62]">MAIN[0][19][62]</a></td><td id="virtex4-MGT-GT11[1]-DRP[24][1]"><a href="#virtex4-MGT-bit-MAIN[16][19][62]">MAIN[16][19][62]</a></td></tr>

<tr><td>DRP[24] bit 2</td><td id="virtex4-MGT-GT11[0]-DRP[24][2]"><a href="#virtex4-MGT-bit-MAIN[0][19][63]">MAIN[0][19][63]</a></td><td id="virtex4-MGT-GT11[1]-DRP[24][2]"><a href="#virtex4-MGT-bit-MAIN[16][19][63]">MAIN[16][19][63]</a></td></tr>

<tr><td>DRP[24] bit 3</td><td id="virtex4-MGT-GT11[0]-DRP[24][3]"><a href="#virtex4-MGT-bit-MAIN[0][19][64]">MAIN[0][19][64]</a></td><td id="virtex4-MGT-GT11[1]-DRP[24][3]"><a href="#virtex4-MGT-bit-MAIN[16][19][64]">MAIN[16][19][64]</a></td></tr>

<tr><td>DRP[24] bit 4</td><td id="virtex4-MGT-GT11[0]-DRP[24][4]"><a href="#virtex4-MGT-bit-MAIN[0][19][65]">MAIN[0][19][65]</a></td><td id="virtex4-MGT-GT11[1]-DRP[24][4]"><a href="#virtex4-MGT-bit-MAIN[16][19][65]">MAIN[16][19][65]</a></td></tr>

<tr><td>DRP[24] bit 5</td><td id="virtex4-MGT-GT11[0]-DRP[24][5]"><a href="#virtex4-MGT-bit-MAIN[0][19][66]">MAIN[0][19][66]</a></td><td id="virtex4-MGT-GT11[1]-DRP[24][5]"><a href="#virtex4-MGT-bit-MAIN[16][19][66]">MAIN[16][19][66]</a></td></tr>

<tr><td>DRP[24] bit 6</td><td id="virtex4-MGT-GT11[0]-DRP[24][6]"><a href="#virtex4-MGT-bit-MAIN[0][19][67]">MAIN[0][19][67]</a></td><td id="virtex4-MGT-GT11[1]-DRP[24][6]"><a href="#virtex4-MGT-bit-MAIN[16][19][67]">MAIN[16][19][67]</a></td></tr>

<tr><td>DRP[24] bit 7</td><td id="virtex4-MGT-GT11[0]-DRP[24][7]"><a href="#virtex4-MGT-bit-MAIN[0][19][68]">MAIN[0][19][68]</a></td><td id="virtex4-MGT-GT11[1]-DRP[24][7]"><a href="#virtex4-MGT-bit-MAIN[16][19][68]">MAIN[16][19][68]</a></td></tr>

<tr><td>DRP[24] bit 8</td><td id="virtex4-MGT-GT11[0]-DRP[24][8]"><a href="#virtex4-MGT-bit-MAIN[0][19][69]">MAIN[0][19][69]</a></td><td id="virtex4-MGT-GT11[1]-DRP[24][8]"><a href="#virtex4-MGT-bit-MAIN[16][19][69]">MAIN[16][19][69]</a></td></tr>

<tr><td>DRP[24] bit 9</td><td id="virtex4-MGT-GT11[0]-DRP[24][9]"><a href="#virtex4-MGT-bit-MAIN[0][19][70]">MAIN[0][19][70]</a></td><td id="virtex4-MGT-GT11[1]-DRP[24][9]"><a href="#virtex4-MGT-bit-MAIN[16][19][70]">MAIN[16][19][70]</a></td></tr>

<tr><td>DRP[24] bit 10</td><td id="virtex4-MGT-GT11[0]-DRP[24][10]"><a href="#virtex4-MGT-bit-MAIN[0][19][71]">MAIN[0][19][71]</a></td><td id="virtex4-MGT-GT11[1]-DRP[24][10]"><a href="#virtex4-MGT-bit-MAIN[16][19][71]">MAIN[16][19][71]</a></td></tr>

<tr><td>DRP[24] bit 11</td><td id="virtex4-MGT-GT11[0]-DRP[24][11]"><a href="#virtex4-MGT-bit-MAIN[0][19][72]">MAIN[0][19][72]</a></td><td id="virtex4-MGT-GT11[1]-DRP[24][11]"><a href="#virtex4-MGT-bit-MAIN[16][19][72]">MAIN[16][19][72]</a></td></tr>

<tr><td>DRP[24] bit 12</td><td id="virtex4-MGT-GT11[0]-DRP[24][12]"><a href="#virtex4-MGT-bit-MAIN[0][19][73]">MAIN[0][19][73]</a></td><td id="virtex4-MGT-GT11[1]-DRP[24][12]"><a href="#virtex4-MGT-bit-MAIN[16][19][73]">MAIN[16][19][73]</a></td></tr>

<tr><td>DRP[24] bit 13</td><td id="virtex4-MGT-GT11[0]-DRP[24][13]"><a href="#virtex4-MGT-bit-MAIN[0][19][74]">MAIN[0][19][74]</a></td><td id="virtex4-MGT-GT11[1]-DRP[24][13]"><a href="#virtex4-MGT-bit-MAIN[16][19][74]">MAIN[16][19][74]</a></td></tr>

<tr><td>DRP[24] bit 14</td><td id="virtex4-MGT-GT11[0]-DRP[24][14]"><a href="#virtex4-MGT-bit-MAIN[0][19][75]">MAIN[0][19][75]</a></td><td id="virtex4-MGT-GT11[1]-DRP[24][14]"><a href="#virtex4-MGT-bit-MAIN[16][19][75]">MAIN[16][19][75]</a></td></tr>

<tr><td>DRP[24] bit 15</td><td id="virtex4-MGT-GT11[0]-DRP[24][15]"><a href="#virtex4-MGT-bit-MAIN[0][19][76]">MAIN[0][19][76]</a></td><td id="virtex4-MGT-GT11[1]-DRP[24][15]"><a href="#virtex4-MGT-bit-MAIN[16][19][76]">MAIN[16][19][76]</a></td></tr>

<tr><td>DRP[25] bit 0</td><td id="virtex4-MGT-GT11[0]-DRP[25][0]"><a href="#virtex4-MGT-bit-MAIN[2][19][61]">MAIN[2][19][61]</a></td><td id="virtex4-MGT-GT11[1]-DRP[25][0]"><a href="#virtex4-MGT-bit-MAIN[18][19][61]">MAIN[18][19][61]</a></td></tr>

<tr><td>DRP[25] bit 1</td><td id="virtex4-MGT-GT11[0]-DRP[25][1]"><a href="#virtex4-MGT-bit-MAIN[2][19][62]">MAIN[2][19][62]</a></td><td id="virtex4-MGT-GT11[1]-DRP[25][1]"><a href="#virtex4-MGT-bit-MAIN[18][19][62]">MAIN[18][19][62]</a></td></tr>

<tr><td>DRP[25] bit 2</td><td id="virtex4-MGT-GT11[0]-DRP[25][2]"><a href="#virtex4-MGT-bit-MAIN[2][19][63]">MAIN[2][19][63]</a></td><td id="virtex4-MGT-GT11[1]-DRP[25][2]"><a href="#virtex4-MGT-bit-MAIN[18][19][63]">MAIN[18][19][63]</a></td></tr>

<tr><td>DRP[25] bit 3</td><td id="virtex4-MGT-GT11[0]-DRP[25][3]"><a href="#virtex4-MGT-bit-MAIN[2][19][64]">MAIN[2][19][64]</a></td><td id="virtex4-MGT-GT11[1]-DRP[25][3]"><a href="#virtex4-MGT-bit-MAIN[18][19][64]">MAIN[18][19][64]</a></td></tr>

<tr><td>DRP[25] bit 4</td><td id="virtex4-MGT-GT11[0]-DRP[25][4]"><a href="#virtex4-MGT-bit-MAIN[2][19][65]">MAIN[2][19][65]</a></td><td id="virtex4-MGT-GT11[1]-DRP[25][4]"><a href="#virtex4-MGT-bit-MAIN[18][19][65]">MAIN[18][19][65]</a></td></tr>

<tr><td>DRP[25] bit 5</td><td id="virtex4-MGT-GT11[0]-DRP[25][5]"><a href="#virtex4-MGT-bit-MAIN[2][19][66]">MAIN[2][19][66]</a></td><td id="virtex4-MGT-GT11[1]-DRP[25][5]"><a href="#virtex4-MGT-bit-MAIN[18][19][66]">MAIN[18][19][66]</a></td></tr>

<tr><td>DRP[25] bit 6</td><td id="virtex4-MGT-GT11[0]-DRP[25][6]"><a href="#virtex4-MGT-bit-MAIN[2][19][67]">MAIN[2][19][67]</a></td><td id="virtex4-MGT-GT11[1]-DRP[25][6]"><a href="#virtex4-MGT-bit-MAIN[18][19][67]">MAIN[18][19][67]</a></td></tr>

<tr><td>DRP[25] bit 7</td><td id="virtex4-MGT-GT11[0]-DRP[25][7]"><a href="#virtex4-MGT-bit-MAIN[2][19][68]">MAIN[2][19][68]</a></td><td id="virtex4-MGT-GT11[1]-DRP[25][7]"><a href="#virtex4-MGT-bit-MAIN[18][19][68]">MAIN[18][19][68]</a></td></tr>

<tr><td>DRP[25] bit 8</td><td id="virtex4-MGT-GT11[0]-DRP[25][8]"><a href="#virtex4-MGT-bit-MAIN[2][19][69]">MAIN[2][19][69]</a></td><td id="virtex4-MGT-GT11[1]-DRP[25][8]"><a href="#virtex4-MGT-bit-MAIN[18][19][69]">MAIN[18][19][69]</a></td></tr>

<tr><td>DRP[25] bit 9</td><td id="virtex4-MGT-GT11[0]-DRP[25][9]"><a href="#virtex4-MGT-bit-MAIN[2][19][70]">MAIN[2][19][70]</a></td><td id="virtex4-MGT-GT11[1]-DRP[25][9]"><a href="#virtex4-MGT-bit-MAIN[18][19][70]">MAIN[18][19][70]</a></td></tr>

<tr><td>DRP[25] bit 10</td><td id="virtex4-MGT-GT11[0]-DRP[25][10]"><a href="#virtex4-MGT-bit-MAIN[2][19][71]">MAIN[2][19][71]</a></td><td id="virtex4-MGT-GT11[1]-DRP[25][10]"><a href="#virtex4-MGT-bit-MAIN[18][19][71]">MAIN[18][19][71]</a></td></tr>

<tr><td>DRP[25] bit 11</td><td id="virtex4-MGT-GT11[0]-DRP[25][11]"><a href="#virtex4-MGT-bit-MAIN[2][19][72]">MAIN[2][19][72]</a></td><td id="virtex4-MGT-GT11[1]-DRP[25][11]"><a href="#virtex4-MGT-bit-MAIN[18][19][72]">MAIN[18][19][72]</a></td></tr>

<tr><td>DRP[25] bit 12</td><td id="virtex4-MGT-GT11[0]-DRP[25][12]"><a href="#virtex4-MGT-bit-MAIN[2][19][73]">MAIN[2][19][73]</a></td><td id="virtex4-MGT-GT11[1]-DRP[25][12]"><a href="#virtex4-MGT-bit-MAIN[18][19][73]">MAIN[18][19][73]</a></td></tr>

<tr><td>DRP[25] bit 13</td><td id="virtex4-MGT-GT11[0]-DRP[25][13]"><a href="#virtex4-MGT-bit-MAIN[2][19][74]">MAIN[2][19][74]</a></td><td id="virtex4-MGT-GT11[1]-DRP[25][13]"><a href="#virtex4-MGT-bit-MAIN[18][19][74]">MAIN[18][19][74]</a></td></tr>

<tr><td>DRP[25] bit 14</td><td id="virtex4-MGT-GT11[0]-DRP[25][14]"><a href="#virtex4-MGT-bit-MAIN[2][19][75]">MAIN[2][19][75]</a></td><td id="virtex4-MGT-GT11[1]-DRP[25][14]"><a href="#virtex4-MGT-bit-MAIN[18][19][75]">MAIN[18][19][75]</a></td></tr>

<tr><td>DRP[25] bit 15</td><td id="virtex4-MGT-GT11[0]-DRP[25][15]"><a href="#virtex4-MGT-bit-MAIN[2][19][76]">MAIN[2][19][76]</a></td><td id="virtex4-MGT-GT11[1]-DRP[25][15]"><a href="#virtex4-MGT-bit-MAIN[18][19][76]">MAIN[18][19][76]</a></td></tr>

<tr><td>DRP[26] bit 0</td><td id="virtex4-MGT-GT11[0]-DRP[26][0]"><a href="#virtex4-MGT-bit-MAIN[4][19][61]">MAIN[4][19][61]</a></td><td id="virtex4-MGT-GT11[1]-DRP[26][0]"><a href="#virtex4-MGT-bit-MAIN[20][19][61]">MAIN[20][19][61]</a></td></tr>

<tr><td>DRP[26] bit 1</td><td id="virtex4-MGT-GT11[0]-DRP[26][1]"><a href="#virtex4-MGT-bit-MAIN[4][19][62]">MAIN[4][19][62]</a></td><td id="virtex4-MGT-GT11[1]-DRP[26][1]"><a href="#virtex4-MGT-bit-MAIN[20][19][62]">MAIN[20][19][62]</a></td></tr>

<tr><td>DRP[26] bit 2</td><td id="virtex4-MGT-GT11[0]-DRP[26][2]"><a href="#virtex4-MGT-bit-MAIN[4][19][63]">MAIN[4][19][63]</a></td><td id="virtex4-MGT-GT11[1]-DRP[26][2]"><a href="#virtex4-MGT-bit-MAIN[20][19][63]">MAIN[20][19][63]</a></td></tr>

<tr><td>DRP[26] bit 3</td><td id="virtex4-MGT-GT11[0]-DRP[26][3]"><a href="#virtex4-MGT-bit-MAIN[4][19][64]">MAIN[4][19][64]</a></td><td id="virtex4-MGT-GT11[1]-DRP[26][3]"><a href="#virtex4-MGT-bit-MAIN[20][19][64]">MAIN[20][19][64]</a></td></tr>

<tr><td>DRP[26] bit 4</td><td id="virtex4-MGT-GT11[0]-DRP[26][4]"><a href="#virtex4-MGT-bit-MAIN[4][19][65]">MAIN[4][19][65]</a></td><td id="virtex4-MGT-GT11[1]-DRP[26][4]"><a href="#virtex4-MGT-bit-MAIN[20][19][65]">MAIN[20][19][65]</a></td></tr>

<tr><td>DRP[26] bit 5</td><td id="virtex4-MGT-GT11[0]-DRP[26][5]"><a href="#virtex4-MGT-bit-MAIN[4][19][66]">MAIN[4][19][66]</a></td><td id="virtex4-MGT-GT11[1]-DRP[26][5]"><a href="#virtex4-MGT-bit-MAIN[20][19][66]">MAIN[20][19][66]</a></td></tr>

<tr><td>DRP[26] bit 6</td><td id="virtex4-MGT-GT11[0]-DRP[26][6]"><a href="#virtex4-MGT-bit-MAIN[4][19][67]">MAIN[4][19][67]</a></td><td id="virtex4-MGT-GT11[1]-DRP[26][6]"><a href="#virtex4-MGT-bit-MAIN[20][19][67]">MAIN[20][19][67]</a></td></tr>

<tr><td>DRP[26] bit 7</td><td id="virtex4-MGT-GT11[0]-DRP[26][7]"><a href="#virtex4-MGT-bit-MAIN[4][19][68]">MAIN[4][19][68]</a></td><td id="virtex4-MGT-GT11[1]-DRP[26][7]"><a href="#virtex4-MGT-bit-MAIN[20][19][68]">MAIN[20][19][68]</a></td></tr>

<tr><td>DRP[26] bit 8</td><td id="virtex4-MGT-GT11[0]-DRP[26][8]"><a href="#virtex4-MGT-bit-MAIN[4][19][69]">MAIN[4][19][69]</a></td><td id="virtex4-MGT-GT11[1]-DRP[26][8]"><a href="#virtex4-MGT-bit-MAIN[20][19][69]">MAIN[20][19][69]</a></td></tr>

<tr><td>DRP[26] bit 9</td><td id="virtex4-MGT-GT11[0]-DRP[26][9]"><a href="#virtex4-MGT-bit-MAIN[4][19][70]">MAIN[4][19][70]</a></td><td id="virtex4-MGT-GT11[1]-DRP[26][9]"><a href="#virtex4-MGT-bit-MAIN[20][19][70]">MAIN[20][19][70]</a></td></tr>

<tr><td>DRP[26] bit 10</td><td id="virtex4-MGT-GT11[0]-DRP[26][10]"><a href="#virtex4-MGT-bit-MAIN[4][19][71]">MAIN[4][19][71]</a></td><td id="virtex4-MGT-GT11[1]-DRP[26][10]"><a href="#virtex4-MGT-bit-MAIN[20][19][71]">MAIN[20][19][71]</a></td></tr>

<tr><td>DRP[26] bit 11</td><td id="virtex4-MGT-GT11[0]-DRP[26][11]"><a href="#virtex4-MGT-bit-MAIN[4][19][72]">MAIN[4][19][72]</a></td><td id="virtex4-MGT-GT11[1]-DRP[26][11]"><a href="#virtex4-MGT-bit-MAIN[20][19][72]">MAIN[20][19][72]</a></td></tr>

<tr><td>DRP[26] bit 12</td><td id="virtex4-MGT-GT11[0]-DRP[26][12]"><a href="#virtex4-MGT-bit-MAIN[4][19][73]">MAIN[4][19][73]</a></td><td id="virtex4-MGT-GT11[1]-DRP[26][12]"><a href="#virtex4-MGT-bit-MAIN[20][19][73]">MAIN[20][19][73]</a></td></tr>

<tr><td>DRP[26] bit 13</td><td id="virtex4-MGT-GT11[0]-DRP[26][13]"><a href="#virtex4-MGT-bit-MAIN[4][19][74]">MAIN[4][19][74]</a></td><td id="virtex4-MGT-GT11[1]-DRP[26][13]"><a href="#virtex4-MGT-bit-MAIN[20][19][74]">MAIN[20][19][74]</a></td></tr>

<tr><td>DRP[26] bit 14</td><td id="virtex4-MGT-GT11[0]-DRP[26][14]"><a href="#virtex4-MGT-bit-MAIN[4][19][75]">MAIN[4][19][75]</a></td><td id="virtex4-MGT-GT11[1]-DRP[26][14]"><a href="#virtex4-MGT-bit-MAIN[20][19][75]">MAIN[20][19][75]</a></td></tr>

<tr><td>DRP[26] bit 15</td><td id="virtex4-MGT-GT11[0]-DRP[26][15]"><a href="#virtex4-MGT-bit-MAIN[4][19][76]">MAIN[4][19][76]</a></td><td id="virtex4-MGT-GT11[1]-DRP[26][15]"><a href="#virtex4-MGT-bit-MAIN[20][19][76]">MAIN[20][19][76]</a></td></tr>

<tr><td>DRP[27] bit 0</td><td id="virtex4-MGT-GT11[0]-DRP[27][0]"><a href="#virtex4-MGT-bit-MAIN[6][19][61]">MAIN[6][19][61]</a></td><td id="virtex4-MGT-GT11[1]-DRP[27][0]"><a href="#virtex4-MGT-bit-MAIN[22][19][61]">MAIN[22][19][61]</a></td></tr>

<tr><td>DRP[27] bit 1</td><td id="virtex4-MGT-GT11[0]-DRP[27][1]"><a href="#virtex4-MGT-bit-MAIN[6][19][62]">MAIN[6][19][62]</a></td><td id="virtex4-MGT-GT11[1]-DRP[27][1]"><a href="#virtex4-MGT-bit-MAIN[22][19][62]">MAIN[22][19][62]</a></td></tr>

<tr><td>DRP[27] bit 2</td><td id="virtex4-MGT-GT11[0]-DRP[27][2]"><a href="#virtex4-MGT-bit-MAIN[6][19][63]">MAIN[6][19][63]</a></td><td id="virtex4-MGT-GT11[1]-DRP[27][2]"><a href="#virtex4-MGT-bit-MAIN[22][19][63]">MAIN[22][19][63]</a></td></tr>

<tr><td>DRP[27] bit 3</td><td id="virtex4-MGT-GT11[0]-DRP[27][3]"><a href="#virtex4-MGT-bit-MAIN[6][19][64]">MAIN[6][19][64]</a></td><td id="virtex4-MGT-GT11[1]-DRP[27][3]"><a href="#virtex4-MGT-bit-MAIN[22][19][64]">MAIN[22][19][64]</a></td></tr>

<tr><td>DRP[27] bit 4</td><td id="virtex4-MGT-GT11[0]-DRP[27][4]"><a href="#virtex4-MGT-bit-MAIN[6][19][65]">MAIN[6][19][65]</a></td><td id="virtex4-MGT-GT11[1]-DRP[27][4]"><a href="#virtex4-MGT-bit-MAIN[22][19][65]">MAIN[22][19][65]</a></td></tr>

<tr><td>DRP[27] bit 5</td><td id="virtex4-MGT-GT11[0]-DRP[27][5]"><a href="#virtex4-MGT-bit-MAIN[6][19][66]">MAIN[6][19][66]</a></td><td id="virtex4-MGT-GT11[1]-DRP[27][5]"><a href="#virtex4-MGT-bit-MAIN[22][19][66]">MAIN[22][19][66]</a></td></tr>

<tr><td>DRP[27] bit 6</td><td id="virtex4-MGT-GT11[0]-DRP[27][6]"><a href="#virtex4-MGT-bit-MAIN[6][19][67]">MAIN[6][19][67]</a></td><td id="virtex4-MGT-GT11[1]-DRP[27][6]"><a href="#virtex4-MGT-bit-MAIN[22][19][67]">MAIN[22][19][67]</a></td></tr>

<tr><td>DRP[27] bit 7</td><td id="virtex4-MGT-GT11[0]-DRP[27][7]"><a href="#virtex4-MGT-bit-MAIN[6][19][68]">MAIN[6][19][68]</a></td><td id="virtex4-MGT-GT11[1]-DRP[27][7]"><a href="#virtex4-MGT-bit-MAIN[22][19][68]">MAIN[22][19][68]</a></td></tr>

<tr><td>DRP[27] bit 8</td><td id="virtex4-MGT-GT11[0]-DRP[27][8]"><a href="#virtex4-MGT-bit-MAIN[6][19][69]">MAIN[6][19][69]</a></td><td id="virtex4-MGT-GT11[1]-DRP[27][8]"><a href="#virtex4-MGT-bit-MAIN[22][19][69]">MAIN[22][19][69]</a></td></tr>

<tr><td>DRP[27] bit 9</td><td id="virtex4-MGT-GT11[0]-DRP[27][9]"><a href="#virtex4-MGT-bit-MAIN[6][19][70]">MAIN[6][19][70]</a></td><td id="virtex4-MGT-GT11[1]-DRP[27][9]"><a href="#virtex4-MGT-bit-MAIN[22][19][70]">MAIN[22][19][70]</a></td></tr>

<tr><td>DRP[27] bit 10</td><td id="virtex4-MGT-GT11[0]-DRP[27][10]"><a href="#virtex4-MGT-bit-MAIN[6][19][71]">MAIN[6][19][71]</a></td><td id="virtex4-MGT-GT11[1]-DRP[27][10]"><a href="#virtex4-MGT-bit-MAIN[22][19][71]">MAIN[22][19][71]</a></td></tr>

<tr><td>DRP[27] bit 11</td><td id="virtex4-MGT-GT11[0]-DRP[27][11]"><a href="#virtex4-MGT-bit-MAIN[6][19][72]">MAIN[6][19][72]</a></td><td id="virtex4-MGT-GT11[1]-DRP[27][11]"><a href="#virtex4-MGT-bit-MAIN[22][19][72]">MAIN[22][19][72]</a></td></tr>

<tr><td>DRP[27] bit 12</td><td id="virtex4-MGT-GT11[0]-DRP[27][12]"><a href="#virtex4-MGT-bit-MAIN[6][19][73]">MAIN[6][19][73]</a></td><td id="virtex4-MGT-GT11[1]-DRP[27][12]"><a href="#virtex4-MGT-bit-MAIN[22][19][73]">MAIN[22][19][73]</a></td></tr>

<tr><td>DRP[27] bit 13</td><td id="virtex4-MGT-GT11[0]-DRP[27][13]"><a href="#virtex4-MGT-bit-MAIN[6][19][74]">MAIN[6][19][74]</a></td><td id="virtex4-MGT-GT11[1]-DRP[27][13]"><a href="#virtex4-MGT-bit-MAIN[22][19][74]">MAIN[22][19][74]</a></td></tr>

<tr><td>DRP[27] bit 14</td><td id="virtex4-MGT-GT11[0]-DRP[27][14]"><a href="#virtex4-MGT-bit-MAIN[6][19][75]">MAIN[6][19][75]</a></td><td id="virtex4-MGT-GT11[1]-DRP[27][14]"><a href="#virtex4-MGT-bit-MAIN[22][19][75]">MAIN[22][19][75]</a></td></tr>

<tr><td>DRP[27] bit 15</td><td id="virtex4-MGT-GT11[0]-DRP[27][15]"><a href="#virtex4-MGT-bit-MAIN[6][19][76]">MAIN[6][19][76]</a></td><td id="virtex4-MGT-GT11[1]-DRP[27][15]"><a href="#virtex4-MGT-bit-MAIN[22][19][76]">MAIN[22][19][76]</a></td></tr>

<tr><td>DRP[28] bit 0</td><td id="virtex4-MGT-GT11[0]-DRP[28][0]"><a href="#virtex4-MGT-bit-MAIN[8][19][61]">MAIN[8][19][61]</a></td><td id="virtex4-MGT-GT11[1]-DRP[28][0]"><a href="#virtex4-MGT-bit-MAIN[24][19][61]">MAIN[24][19][61]</a></td></tr>

<tr><td>DRP[28] bit 1</td><td id="virtex4-MGT-GT11[0]-DRP[28][1]"><a href="#virtex4-MGT-bit-MAIN[8][19][62]">MAIN[8][19][62]</a></td><td id="virtex4-MGT-GT11[1]-DRP[28][1]"><a href="#virtex4-MGT-bit-MAIN[24][19][62]">MAIN[24][19][62]</a></td></tr>

<tr><td>DRP[28] bit 2</td><td id="virtex4-MGT-GT11[0]-DRP[28][2]"><a href="#virtex4-MGT-bit-MAIN[8][19][63]">MAIN[8][19][63]</a></td><td id="virtex4-MGT-GT11[1]-DRP[28][2]"><a href="#virtex4-MGT-bit-MAIN[24][19][63]">MAIN[24][19][63]</a></td></tr>

<tr><td>DRP[28] bit 3</td><td id="virtex4-MGT-GT11[0]-DRP[28][3]"><a href="#virtex4-MGT-bit-MAIN[8][19][64]">MAIN[8][19][64]</a></td><td id="virtex4-MGT-GT11[1]-DRP[28][3]"><a href="#virtex4-MGT-bit-MAIN[24][19][64]">MAIN[24][19][64]</a></td></tr>

<tr><td>DRP[28] bit 4</td><td id="virtex4-MGT-GT11[0]-DRP[28][4]"><a href="#virtex4-MGT-bit-MAIN[8][19][65]">MAIN[8][19][65]</a></td><td id="virtex4-MGT-GT11[1]-DRP[28][4]"><a href="#virtex4-MGT-bit-MAIN[24][19][65]">MAIN[24][19][65]</a></td></tr>

<tr><td>DRP[28] bit 5</td><td id="virtex4-MGT-GT11[0]-DRP[28][5]"><a href="#virtex4-MGT-bit-MAIN[8][19][66]">MAIN[8][19][66]</a></td><td id="virtex4-MGT-GT11[1]-DRP[28][5]"><a href="#virtex4-MGT-bit-MAIN[24][19][66]">MAIN[24][19][66]</a></td></tr>

<tr><td>DRP[28] bit 6</td><td id="virtex4-MGT-GT11[0]-DRP[28][6]"><a href="#virtex4-MGT-bit-MAIN[8][19][67]">MAIN[8][19][67]</a></td><td id="virtex4-MGT-GT11[1]-DRP[28][6]"><a href="#virtex4-MGT-bit-MAIN[24][19][67]">MAIN[24][19][67]</a></td></tr>

<tr><td>DRP[28] bit 7</td><td id="virtex4-MGT-GT11[0]-DRP[28][7]"><a href="#virtex4-MGT-bit-MAIN[8][19][68]">MAIN[8][19][68]</a></td><td id="virtex4-MGT-GT11[1]-DRP[28][7]"><a href="#virtex4-MGT-bit-MAIN[24][19][68]">MAIN[24][19][68]</a></td></tr>

<tr><td>DRP[28] bit 8</td><td id="virtex4-MGT-GT11[0]-DRP[28][8]"><a href="#virtex4-MGT-bit-MAIN[8][19][69]">MAIN[8][19][69]</a></td><td id="virtex4-MGT-GT11[1]-DRP[28][8]"><a href="#virtex4-MGT-bit-MAIN[24][19][69]">MAIN[24][19][69]</a></td></tr>

<tr><td>DRP[28] bit 9</td><td id="virtex4-MGT-GT11[0]-DRP[28][9]"><a href="#virtex4-MGT-bit-MAIN[8][19][70]">MAIN[8][19][70]</a></td><td id="virtex4-MGT-GT11[1]-DRP[28][9]"><a href="#virtex4-MGT-bit-MAIN[24][19][70]">MAIN[24][19][70]</a></td></tr>

<tr><td>DRP[28] bit 10</td><td id="virtex4-MGT-GT11[0]-DRP[28][10]"><a href="#virtex4-MGT-bit-MAIN[8][19][71]">MAIN[8][19][71]</a></td><td id="virtex4-MGT-GT11[1]-DRP[28][10]"><a href="#virtex4-MGT-bit-MAIN[24][19][71]">MAIN[24][19][71]</a></td></tr>

<tr><td>DRP[28] bit 11</td><td id="virtex4-MGT-GT11[0]-DRP[28][11]"><a href="#virtex4-MGT-bit-MAIN[8][19][72]">MAIN[8][19][72]</a></td><td id="virtex4-MGT-GT11[1]-DRP[28][11]"><a href="#virtex4-MGT-bit-MAIN[24][19][72]">MAIN[24][19][72]</a></td></tr>

<tr><td>DRP[28] bit 12</td><td id="virtex4-MGT-GT11[0]-DRP[28][12]"><a href="#virtex4-MGT-bit-MAIN[8][19][73]">MAIN[8][19][73]</a></td><td id="virtex4-MGT-GT11[1]-DRP[28][12]"><a href="#virtex4-MGT-bit-MAIN[24][19][73]">MAIN[24][19][73]</a></td></tr>

<tr><td>DRP[28] bit 13</td><td id="virtex4-MGT-GT11[0]-DRP[28][13]"><a href="#virtex4-MGT-bit-MAIN[8][19][74]">MAIN[8][19][74]</a></td><td id="virtex4-MGT-GT11[1]-DRP[28][13]"><a href="#virtex4-MGT-bit-MAIN[24][19][74]">MAIN[24][19][74]</a></td></tr>

<tr><td>DRP[28] bit 14</td><td id="virtex4-MGT-GT11[0]-DRP[28][14]"><a href="#virtex4-MGT-bit-MAIN[8][19][75]">MAIN[8][19][75]</a></td><td id="virtex4-MGT-GT11[1]-DRP[28][14]"><a href="#virtex4-MGT-bit-MAIN[24][19][75]">MAIN[24][19][75]</a></td></tr>

<tr><td>DRP[28] bit 15</td><td id="virtex4-MGT-GT11[0]-DRP[28][15]"><a href="#virtex4-MGT-bit-MAIN[8][19][76]">MAIN[8][19][76]</a></td><td id="virtex4-MGT-GT11[1]-DRP[28][15]"><a href="#virtex4-MGT-bit-MAIN[24][19][76]">MAIN[24][19][76]</a></td></tr>

<tr><td>DRP[29] bit 0</td><td id="virtex4-MGT-GT11[0]-DRP[29][0]"><a href="#virtex4-MGT-bit-MAIN[10][19][61]">MAIN[10][19][61]</a></td><td id="virtex4-MGT-GT11[1]-DRP[29][0]"><a href="#virtex4-MGT-bit-MAIN[26][19][61]">MAIN[26][19][61]</a></td></tr>

<tr><td>DRP[29] bit 1</td><td id="virtex4-MGT-GT11[0]-DRP[29][1]"><a href="#virtex4-MGT-bit-MAIN[10][19][62]">MAIN[10][19][62]</a></td><td id="virtex4-MGT-GT11[1]-DRP[29][1]"><a href="#virtex4-MGT-bit-MAIN[26][19][62]">MAIN[26][19][62]</a></td></tr>

<tr><td>DRP[29] bit 2</td><td id="virtex4-MGT-GT11[0]-DRP[29][2]"><a href="#virtex4-MGT-bit-MAIN[10][19][63]">MAIN[10][19][63]</a></td><td id="virtex4-MGT-GT11[1]-DRP[29][2]"><a href="#virtex4-MGT-bit-MAIN[26][19][63]">MAIN[26][19][63]</a></td></tr>

<tr><td>DRP[29] bit 3</td><td id="virtex4-MGT-GT11[0]-DRP[29][3]"><a href="#virtex4-MGT-bit-MAIN[10][19][64]">MAIN[10][19][64]</a></td><td id="virtex4-MGT-GT11[1]-DRP[29][3]"><a href="#virtex4-MGT-bit-MAIN[26][19][64]">MAIN[26][19][64]</a></td></tr>

<tr><td>DRP[29] bit 4</td><td id="virtex4-MGT-GT11[0]-DRP[29][4]"><a href="#virtex4-MGT-bit-MAIN[10][19][65]">MAIN[10][19][65]</a></td><td id="virtex4-MGT-GT11[1]-DRP[29][4]"><a href="#virtex4-MGT-bit-MAIN[26][19][65]">MAIN[26][19][65]</a></td></tr>

<tr><td>DRP[29] bit 5</td><td id="virtex4-MGT-GT11[0]-DRP[29][5]"><a href="#virtex4-MGT-bit-MAIN[10][19][66]">MAIN[10][19][66]</a></td><td id="virtex4-MGT-GT11[1]-DRP[29][5]"><a href="#virtex4-MGT-bit-MAIN[26][19][66]">MAIN[26][19][66]</a></td></tr>

<tr><td>DRP[29] bit 6</td><td id="virtex4-MGT-GT11[0]-DRP[29][6]"><a href="#virtex4-MGT-bit-MAIN[10][19][67]">MAIN[10][19][67]</a></td><td id="virtex4-MGT-GT11[1]-DRP[29][6]"><a href="#virtex4-MGT-bit-MAIN[26][19][67]">MAIN[26][19][67]</a></td></tr>

<tr><td>DRP[29] bit 7</td><td id="virtex4-MGT-GT11[0]-DRP[29][7]"><a href="#virtex4-MGT-bit-MAIN[10][19][68]">MAIN[10][19][68]</a></td><td id="virtex4-MGT-GT11[1]-DRP[29][7]"><a href="#virtex4-MGT-bit-MAIN[26][19][68]">MAIN[26][19][68]</a></td></tr>

<tr><td>DRP[29] bit 8</td><td id="virtex4-MGT-GT11[0]-DRP[29][8]"><a href="#virtex4-MGT-bit-MAIN[10][19][69]">MAIN[10][19][69]</a></td><td id="virtex4-MGT-GT11[1]-DRP[29][8]"><a href="#virtex4-MGT-bit-MAIN[26][19][69]">MAIN[26][19][69]</a></td></tr>

<tr><td>DRP[29] bit 9</td><td id="virtex4-MGT-GT11[0]-DRP[29][9]"><a href="#virtex4-MGT-bit-MAIN[10][19][70]">MAIN[10][19][70]</a></td><td id="virtex4-MGT-GT11[1]-DRP[29][9]"><a href="#virtex4-MGT-bit-MAIN[26][19][70]">MAIN[26][19][70]</a></td></tr>

<tr><td>DRP[29] bit 10</td><td id="virtex4-MGT-GT11[0]-DRP[29][10]"><a href="#virtex4-MGT-bit-MAIN[10][19][71]">MAIN[10][19][71]</a></td><td id="virtex4-MGT-GT11[1]-DRP[29][10]"><a href="#virtex4-MGT-bit-MAIN[26][19][71]">MAIN[26][19][71]</a></td></tr>

<tr><td>DRP[29] bit 11</td><td id="virtex4-MGT-GT11[0]-DRP[29][11]"><a href="#virtex4-MGT-bit-MAIN[10][19][72]">MAIN[10][19][72]</a></td><td id="virtex4-MGT-GT11[1]-DRP[29][11]"><a href="#virtex4-MGT-bit-MAIN[26][19][72]">MAIN[26][19][72]</a></td></tr>

<tr><td>DRP[29] bit 12</td><td id="virtex4-MGT-GT11[0]-DRP[29][12]"><a href="#virtex4-MGT-bit-MAIN[10][19][73]">MAIN[10][19][73]</a></td><td id="virtex4-MGT-GT11[1]-DRP[29][12]"><a href="#virtex4-MGT-bit-MAIN[26][19][73]">MAIN[26][19][73]</a></td></tr>

<tr><td>DRP[29] bit 13</td><td id="virtex4-MGT-GT11[0]-DRP[29][13]"><a href="#virtex4-MGT-bit-MAIN[10][19][74]">MAIN[10][19][74]</a></td><td id="virtex4-MGT-GT11[1]-DRP[29][13]"><a href="#virtex4-MGT-bit-MAIN[26][19][74]">MAIN[26][19][74]</a></td></tr>

<tr><td>DRP[29] bit 14</td><td id="virtex4-MGT-GT11[0]-DRP[29][14]"><a href="#virtex4-MGT-bit-MAIN[10][19][75]">MAIN[10][19][75]</a></td><td id="virtex4-MGT-GT11[1]-DRP[29][14]"><a href="#virtex4-MGT-bit-MAIN[26][19][75]">MAIN[26][19][75]</a></td></tr>

<tr><td>DRP[29] bit 15</td><td id="virtex4-MGT-GT11[0]-DRP[29][15]"><a href="#virtex4-MGT-bit-MAIN[10][19][76]">MAIN[10][19][76]</a></td><td id="virtex4-MGT-GT11[1]-DRP[29][15]"><a href="#virtex4-MGT-bit-MAIN[26][19][76]">MAIN[26][19][76]</a></td></tr>

<tr><td>DRP[30] bit 0</td><td id="virtex4-MGT-GT11[0]-DRP[30][0]"><a href="#virtex4-MGT-bit-MAIN[12][19][61]">MAIN[12][19][61]</a></td><td id="virtex4-MGT-GT11[1]-DRP[30][0]"><a href="#virtex4-MGT-bit-MAIN[28][19][61]">MAIN[28][19][61]</a></td></tr>

<tr><td>DRP[30] bit 1</td><td id="virtex4-MGT-GT11[0]-DRP[30][1]"><a href="#virtex4-MGT-bit-MAIN[12][19][62]">MAIN[12][19][62]</a></td><td id="virtex4-MGT-GT11[1]-DRP[30][1]"><a href="#virtex4-MGT-bit-MAIN[28][19][62]">MAIN[28][19][62]</a></td></tr>

<tr><td>DRP[30] bit 2</td><td id="virtex4-MGT-GT11[0]-DRP[30][2]"><a href="#virtex4-MGT-bit-MAIN[12][19][63]">MAIN[12][19][63]</a></td><td id="virtex4-MGT-GT11[1]-DRP[30][2]"><a href="#virtex4-MGT-bit-MAIN[28][19][63]">MAIN[28][19][63]</a></td></tr>

<tr><td>DRP[30] bit 3</td><td id="virtex4-MGT-GT11[0]-DRP[30][3]"><a href="#virtex4-MGT-bit-MAIN[12][19][64]">MAIN[12][19][64]</a></td><td id="virtex4-MGT-GT11[1]-DRP[30][3]"><a href="#virtex4-MGT-bit-MAIN[28][19][64]">MAIN[28][19][64]</a></td></tr>

<tr><td>DRP[30] bit 4</td><td id="virtex4-MGT-GT11[0]-DRP[30][4]"><a href="#virtex4-MGT-bit-MAIN[12][19][65]">MAIN[12][19][65]</a></td><td id="virtex4-MGT-GT11[1]-DRP[30][4]"><a href="#virtex4-MGT-bit-MAIN[28][19][65]">MAIN[28][19][65]</a></td></tr>

<tr><td>DRP[30] bit 5</td><td id="virtex4-MGT-GT11[0]-DRP[30][5]"><a href="#virtex4-MGT-bit-MAIN[12][19][66]">MAIN[12][19][66]</a></td><td id="virtex4-MGT-GT11[1]-DRP[30][5]"><a href="#virtex4-MGT-bit-MAIN[28][19][66]">MAIN[28][19][66]</a></td></tr>

<tr><td>DRP[30] bit 6</td><td id="virtex4-MGT-GT11[0]-DRP[30][6]"><a href="#virtex4-MGT-bit-MAIN[12][19][67]">MAIN[12][19][67]</a></td><td id="virtex4-MGT-GT11[1]-DRP[30][6]"><a href="#virtex4-MGT-bit-MAIN[28][19][67]">MAIN[28][19][67]</a></td></tr>

<tr><td>DRP[30] bit 7</td><td id="virtex4-MGT-GT11[0]-DRP[30][7]"><a href="#virtex4-MGT-bit-MAIN[12][19][68]">MAIN[12][19][68]</a></td><td id="virtex4-MGT-GT11[1]-DRP[30][7]"><a href="#virtex4-MGT-bit-MAIN[28][19][68]">MAIN[28][19][68]</a></td></tr>

<tr><td>DRP[30] bit 8</td><td id="virtex4-MGT-GT11[0]-DRP[30][8]"><a href="#virtex4-MGT-bit-MAIN[12][19][69]">MAIN[12][19][69]</a></td><td id="virtex4-MGT-GT11[1]-DRP[30][8]"><a href="#virtex4-MGT-bit-MAIN[28][19][69]">MAIN[28][19][69]</a></td></tr>

<tr><td>DRP[30] bit 9</td><td id="virtex4-MGT-GT11[0]-DRP[30][9]"><a href="#virtex4-MGT-bit-MAIN[12][19][70]">MAIN[12][19][70]</a></td><td id="virtex4-MGT-GT11[1]-DRP[30][9]"><a href="#virtex4-MGT-bit-MAIN[28][19][70]">MAIN[28][19][70]</a></td></tr>

<tr><td>DRP[30] bit 10</td><td id="virtex4-MGT-GT11[0]-DRP[30][10]"><a href="#virtex4-MGT-bit-MAIN[12][19][71]">MAIN[12][19][71]</a></td><td id="virtex4-MGT-GT11[1]-DRP[30][10]"><a href="#virtex4-MGT-bit-MAIN[28][19][71]">MAIN[28][19][71]</a></td></tr>

<tr><td>DRP[30] bit 11</td><td id="virtex4-MGT-GT11[0]-DRP[30][11]"><a href="#virtex4-MGT-bit-MAIN[12][19][72]">MAIN[12][19][72]</a></td><td id="virtex4-MGT-GT11[1]-DRP[30][11]"><a href="#virtex4-MGT-bit-MAIN[28][19][72]">MAIN[28][19][72]</a></td></tr>

<tr><td>DRP[30] bit 12</td><td id="virtex4-MGT-GT11[0]-DRP[30][12]"><a href="#virtex4-MGT-bit-MAIN[12][19][73]">MAIN[12][19][73]</a></td><td id="virtex4-MGT-GT11[1]-DRP[30][12]"><a href="#virtex4-MGT-bit-MAIN[28][19][73]">MAIN[28][19][73]</a></td></tr>

<tr><td>DRP[30] bit 13</td><td id="virtex4-MGT-GT11[0]-DRP[30][13]"><a href="#virtex4-MGT-bit-MAIN[12][19][74]">MAIN[12][19][74]</a></td><td id="virtex4-MGT-GT11[1]-DRP[30][13]"><a href="#virtex4-MGT-bit-MAIN[28][19][74]">MAIN[28][19][74]</a></td></tr>

<tr><td>DRP[30] bit 14</td><td id="virtex4-MGT-GT11[0]-DRP[30][14]"><a href="#virtex4-MGT-bit-MAIN[12][19][75]">MAIN[12][19][75]</a></td><td id="virtex4-MGT-GT11[1]-DRP[30][14]"><a href="#virtex4-MGT-bit-MAIN[28][19][75]">MAIN[28][19][75]</a></td></tr>

<tr><td>DRP[30] bit 15</td><td id="virtex4-MGT-GT11[0]-DRP[30][15]"><a href="#virtex4-MGT-bit-MAIN[12][19][76]">MAIN[12][19][76]</a></td><td id="virtex4-MGT-GT11[1]-DRP[30][15]"><a href="#virtex4-MGT-bit-MAIN[28][19][76]">MAIN[28][19][76]</a></td></tr>

<tr><td>DRP[31] bit 0</td><td id="virtex4-MGT-GT11[0]-DRP[31][0]"><a href="#virtex4-MGT-bit-MAIN[14][19][61]">MAIN[14][19][61]</a></td><td id="virtex4-MGT-GT11[1]-DRP[31][0]"><a href="#virtex4-MGT-bit-MAIN[30][19][61]">MAIN[30][19][61]</a></td></tr>

<tr><td>DRP[31] bit 1</td><td id="virtex4-MGT-GT11[0]-DRP[31][1]"><a href="#virtex4-MGT-bit-MAIN[14][19][62]">MAIN[14][19][62]</a></td><td id="virtex4-MGT-GT11[1]-DRP[31][1]"><a href="#virtex4-MGT-bit-MAIN[30][19][62]">MAIN[30][19][62]</a></td></tr>

<tr><td>DRP[31] bit 2</td><td id="virtex4-MGT-GT11[0]-DRP[31][2]"><a href="#virtex4-MGT-bit-MAIN[14][19][63]">MAIN[14][19][63]</a></td><td id="virtex4-MGT-GT11[1]-DRP[31][2]"><a href="#virtex4-MGT-bit-MAIN[30][19][63]">MAIN[30][19][63]</a></td></tr>

<tr><td>DRP[31] bit 3</td><td id="virtex4-MGT-GT11[0]-DRP[31][3]"><a href="#virtex4-MGT-bit-MAIN[14][19][64]">MAIN[14][19][64]</a></td><td id="virtex4-MGT-GT11[1]-DRP[31][3]"><a href="#virtex4-MGT-bit-MAIN[30][19][64]">MAIN[30][19][64]</a></td></tr>

<tr><td>DRP[31] bit 4</td><td id="virtex4-MGT-GT11[0]-DRP[31][4]"><a href="#virtex4-MGT-bit-MAIN[14][19][65]">MAIN[14][19][65]</a></td><td id="virtex4-MGT-GT11[1]-DRP[31][4]"><a href="#virtex4-MGT-bit-MAIN[30][19][65]">MAIN[30][19][65]</a></td></tr>

<tr><td>DRP[31] bit 5</td><td id="virtex4-MGT-GT11[0]-DRP[31][5]"><a href="#virtex4-MGT-bit-MAIN[14][19][66]">MAIN[14][19][66]</a></td><td id="virtex4-MGT-GT11[1]-DRP[31][5]"><a href="#virtex4-MGT-bit-MAIN[30][19][66]">MAIN[30][19][66]</a></td></tr>

<tr><td>DRP[31] bit 6</td><td id="virtex4-MGT-GT11[0]-DRP[31][6]"><a href="#virtex4-MGT-bit-MAIN[14][19][67]">MAIN[14][19][67]</a></td><td id="virtex4-MGT-GT11[1]-DRP[31][6]"><a href="#virtex4-MGT-bit-MAIN[30][19][67]">MAIN[30][19][67]</a></td></tr>

<tr><td>DRP[31] bit 7</td><td id="virtex4-MGT-GT11[0]-DRP[31][7]"><a href="#virtex4-MGT-bit-MAIN[14][19][68]">MAIN[14][19][68]</a></td><td id="virtex4-MGT-GT11[1]-DRP[31][7]"><a href="#virtex4-MGT-bit-MAIN[30][19][68]">MAIN[30][19][68]</a></td></tr>

<tr><td>DRP[31] bit 8</td><td id="virtex4-MGT-GT11[0]-DRP[31][8]"><a href="#virtex4-MGT-bit-MAIN[14][19][69]">MAIN[14][19][69]</a></td><td id="virtex4-MGT-GT11[1]-DRP[31][8]"><a href="#virtex4-MGT-bit-MAIN[30][19][69]">MAIN[30][19][69]</a></td></tr>

<tr><td>DRP[31] bit 9</td><td id="virtex4-MGT-GT11[0]-DRP[31][9]"><a href="#virtex4-MGT-bit-MAIN[14][19][70]">MAIN[14][19][70]</a></td><td id="virtex4-MGT-GT11[1]-DRP[31][9]"><a href="#virtex4-MGT-bit-MAIN[30][19][70]">MAIN[30][19][70]</a></td></tr>

<tr><td>DRP[31] bit 10</td><td id="virtex4-MGT-GT11[0]-DRP[31][10]"><a href="#virtex4-MGT-bit-MAIN[14][19][71]">MAIN[14][19][71]</a></td><td id="virtex4-MGT-GT11[1]-DRP[31][10]"><a href="#virtex4-MGT-bit-MAIN[30][19][71]">MAIN[30][19][71]</a></td></tr>

<tr><td>DRP[31] bit 11</td><td id="virtex4-MGT-GT11[0]-DRP[31][11]"><a href="#virtex4-MGT-bit-MAIN[14][19][72]">MAIN[14][19][72]</a></td><td id="virtex4-MGT-GT11[1]-DRP[31][11]"><a href="#virtex4-MGT-bit-MAIN[30][19][72]">MAIN[30][19][72]</a></td></tr>

<tr><td>DRP[31] bit 12</td><td id="virtex4-MGT-GT11[0]-DRP[31][12]"><a href="#virtex4-MGT-bit-MAIN[14][19][73]">MAIN[14][19][73]</a></td><td id="virtex4-MGT-GT11[1]-DRP[31][12]"><a href="#virtex4-MGT-bit-MAIN[30][19][73]">MAIN[30][19][73]</a></td></tr>

<tr><td>DRP[31] bit 13</td><td id="virtex4-MGT-GT11[0]-DRP[31][13]"><a href="#virtex4-MGT-bit-MAIN[14][19][74]">MAIN[14][19][74]</a></td><td id="virtex4-MGT-GT11[1]-DRP[31][13]"><a href="#virtex4-MGT-bit-MAIN[30][19][74]">MAIN[30][19][74]</a></td></tr>

<tr><td>DRP[31] bit 14</td><td id="virtex4-MGT-GT11[0]-DRP[31][14]"><a href="#virtex4-MGT-bit-MAIN[14][19][75]">MAIN[14][19][75]</a></td><td id="virtex4-MGT-GT11[1]-DRP[31][14]"><a href="#virtex4-MGT-bit-MAIN[30][19][75]">MAIN[30][19][75]</a></td></tr>

<tr><td>DRP[31] bit 15</td><td id="virtex4-MGT-GT11[0]-DRP[31][15]"><a href="#virtex4-MGT-bit-MAIN[14][19][76]">MAIN[14][19][76]</a></td><td id="virtex4-MGT-GT11[1]-DRP[31][15]"><a href="#virtex4-MGT-bit-MAIN[30][19][76]">MAIN[30][19][76]</a></td></tr>

<tr><td>DRP[32] bit 0</td><td id="virtex4-MGT-GT11[0]-DRP[32][0]"><a href="#virtex4-MGT-bit-MAIN[1][19][1]">MAIN[1][19][1]</a></td><td id="virtex4-MGT-GT11[1]-DRP[32][0]"><a href="#virtex4-MGT-bit-MAIN[17][19][1]">MAIN[17][19][1]</a></td></tr>

<tr><td>DRP[32] bit 1</td><td id="virtex4-MGT-GT11[0]-DRP[32][1]"><a href="#virtex4-MGT-bit-MAIN[1][19][2]">MAIN[1][19][2]</a></td><td id="virtex4-MGT-GT11[1]-DRP[32][1]"><a href="#virtex4-MGT-bit-MAIN[17][19][2]">MAIN[17][19][2]</a></td></tr>

<tr><td>DRP[32] bit 2</td><td id="virtex4-MGT-GT11[0]-DRP[32][2]"><a href="#virtex4-MGT-bit-MAIN[1][19][3]">MAIN[1][19][3]</a></td><td id="virtex4-MGT-GT11[1]-DRP[32][2]"><a href="#virtex4-MGT-bit-MAIN[17][19][3]">MAIN[17][19][3]</a></td></tr>

<tr><td>DRP[32] bit 3</td><td id="virtex4-MGT-GT11[0]-DRP[32][3]"><a href="#virtex4-MGT-bit-MAIN[1][19][4]">MAIN[1][19][4]</a></td><td id="virtex4-MGT-GT11[1]-DRP[32][3]"><a href="#virtex4-MGT-bit-MAIN[17][19][4]">MAIN[17][19][4]</a></td></tr>

<tr><td>DRP[32] bit 4</td><td id="virtex4-MGT-GT11[0]-DRP[32][4]"><a href="#virtex4-MGT-bit-MAIN[1][19][5]">MAIN[1][19][5]</a></td><td id="virtex4-MGT-GT11[1]-DRP[32][4]"><a href="#virtex4-MGT-bit-MAIN[17][19][5]">MAIN[17][19][5]</a></td></tr>

<tr><td>DRP[32] bit 5</td><td id="virtex4-MGT-GT11[0]-DRP[32][5]"><a href="#virtex4-MGT-bit-MAIN[1][19][6]">MAIN[1][19][6]</a></td><td id="virtex4-MGT-GT11[1]-DRP[32][5]"><a href="#virtex4-MGT-bit-MAIN[17][19][6]">MAIN[17][19][6]</a></td></tr>

<tr><td>DRP[32] bit 6</td><td id="virtex4-MGT-GT11[0]-DRP[32][6]"><a href="#virtex4-MGT-bit-MAIN[1][19][7]">MAIN[1][19][7]</a></td><td id="virtex4-MGT-GT11[1]-DRP[32][6]"><a href="#virtex4-MGT-bit-MAIN[17][19][7]">MAIN[17][19][7]</a></td></tr>

<tr><td>DRP[32] bit 7</td><td id="virtex4-MGT-GT11[0]-DRP[32][7]"><a href="#virtex4-MGT-bit-MAIN[1][19][8]">MAIN[1][19][8]</a></td><td id="virtex4-MGT-GT11[1]-DRP[32][7]"><a href="#virtex4-MGT-bit-MAIN[17][19][8]">MAIN[17][19][8]</a></td></tr>

<tr><td>DRP[32] bit 8</td><td id="virtex4-MGT-GT11[0]-DRP[32][8]"><a href="#virtex4-MGT-bit-MAIN[1][19][9]">MAIN[1][19][9]</a></td><td id="virtex4-MGT-GT11[1]-DRP[32][8]"><a href="#virtex4-MGT-bit-MAIN[17][19][9]">MAIN[17][19][9]</a></td></tr>

<tr><td>DRP[32] bit 9</td><td id="virtex4-MGT-GT11[0]-DRP[32][9]"><a href="#virtex4-MGT-bit-MAIN[1][19][10]">MAIN[1][19][10]</a></td><td id="virtex4-MGT-GT11[1]-DRP[32][9]"><a href="#virtex4-MGT-bit-MAIN[17][19][10]">MAIN[17][19][10]</a></td></tr>

<tr><td>DRP[32] bit 10</td><td id="virtex4-MGT-GT11[0]-DRP[32][10]"><a href="#virtex4-MGT-bit-MAIN[1][19][11]">MAIN[1][19][11]</a></td><td id="virtex4-MGT-GT11[1]-DRP[32][10]"><a href="#virtex4-MGT-bit-MAIN[17][19][11]">MAIN[17][19][11]</a></td></tr>

<tr><td>DRP[32] bit 11</td><td id="virtex4-MGT-GT11[0]-DRP[32][11]"><a href="#virtex4-MGT-bit-MAIN[1][19][12]">MAIN[1][19][12]</a></td><td id="virtex4-MGT-GT11[1]-DRP[32][11]"><a href="#virtex4-MGT-bit-MAIN[17][19][12]">MAIN[17][19][12]</a></td></tr>

<tr><td>DRP[32] bit 12</td><td id="virtex4-MGT-GT11[0]-DRP[32][12]"><a href="#virtex4-MGT-bit-MAIN[1][19][13]">MAIN[1][19][13]</a></td><td id="virtex4-MGT-GT11[1]-DRP[32][12]"><a href="#virtex4-MGT-bit-MAIN[17][19][13]">MAIN[17][19][13]</a></td></tr>

<tr><td>DRP[32] bit 13</td><td id="virtex4-MGT-GT11[0]-DRP[32][13]"><a href="#virtex4-MGT-bit-MAIN[1][19][14]">MAIN[1][19][14]</a></td><td id="virtex4-MGT-GT11[1]-DRP[32][13]"><a href="#virtex4-MGT-bit-MAIN[17][19][14]">MAIN[17][19][14]</a></td></tr>

<tr><td>DRP[32] bit 14</td><td id="virtex4-MGT-GT11[0]-DRP[32][14]"><a href="#virtex4-MGT-bit-MAIN[1][19][15]">MAIN[1][19][15]</a></td><td id="virtex4-MGT-GT11[1]-DRP[32][14]"><a href="#virtex4-MGT-bit-MAIN[17][19][15]">MAIN[17][19][15]</a></td></tr>

<tr><td>DRP[32] bit 15</td><td id="virtex4-MGT-GT11[0]-DRP[32][15]"><a href="#virtex4-MGT-bit-MAIN[1][19][16]">MAIN[1][19][16]</a></td><td id="virtex4-MGT-GT11[1]-DRP[32][15]"><a href="#virtex4-MGT-bit-MAIN[17][19][16]">MAIN[17][19][16]</a></td></tr>

<tr><td>DRP[33] bit 0</td><td id="virtex4-MGT-GT11[0]-DRP[33][0]"><a href="#virtex4-MGT-bit-MAIN[3][19][1]">MAIN[3][19][1]</a></td><td id="virtex4-MGT-GT11[1]-DRP[33][0]"><a href="#virtex4-MGT-bit-MAIN[19][19][1]">MAIN[19][19][1]</a></td></tr>

<tr><td>DRP[33] bit 1</td><td id="virtex4-MGT-GT11[0]-DRP[33][1]"><a href="#virtex4-MGT-bit-MAIN[3][19][2]">MAIN[3][19][2]</a></td><td id="virtex4-MGT-GT11[1]-DRP[33][1]"><a href="#virtex4-MGT-bit-MAIN[19][19][2]">MAIN[19][19][2]</a></td></tr>

<tr><td>DRP[33] bit 2</td><td id="virtex4-MGT-GT11[0]-DRP[33][2]"><a href="#virtex4-MGT-bit-MAIN[3][19][3]">MAIN[3][19][3]</a></td><td id="virtex4-MGT-GT11[1]-DRP[33][2]"><a href="#virtex4-MGT-bit-MAIN[19][19][3]">MAIN[19][19][3]</a></td></tr>

<tr><td>DRP[33] bit 3</td><td id="virtex4-MGT-GT11[0]-DRP[33][3]"><a href="#virtex4-MGT-bit-MAIN[3][19][4]">MAIN[3][19][4]</a></td><td id="virtex4-MGT-GT11[1]-DRP[33][3]"><a href="#virtex4-MGT-bit-MAIN[19][19][4]">MAIN[19][19][4]</a></td></tr>

<tr><td>DRP[33] bit 4</td><td id="virtex4-MGT-GT11[0]-DRP[33][4]"><a href="#virtex4-MGT-bit-MAIN[3][19][5]">MAIN[3][19][5]</a></td><td id="virtex4-MGT-GT11[1]-DRP[33][4]"><a href="#virtex4-MGT-bit-MAIN[19][19][5]">MAIN[19][19][5]</a></td></tr>

<tr><td>DRP[33] bit 5</td><td id="virtex4-MGT-GT11[0]-DRP[33][5]"><a href="#virtex4-MGT-bit-MAIN[3][19][6]">MAIN[3][19][6]</a></td><td id="virtex4-MGT-GT11[1]-DRP[33][5]"><a href="#virtex4-MGT-bit-MAIN[19][19][6]">MAIN[19][19][6]</a></td></tr>

<tr><td>DRP[33] bit 6</td><td id="virtex4-MGT-GT11[0]-DRP[33][6]"><a href="#virtex4-MGT-bit-MAIN[3][19][7]">MAIN[3][19][7]</a></td><td id="virtex4-MGT-GT11[1]-DRP[33][6]"><a href="#virtex4-MGT-bit-MAIN[19][19][7]">MAIN[19][19][7]</a></td></tr>

<tr><td>DRP[33] bit 7</td><td id="virtex4-MGT-GT11[0]-DRP[33][7]"><a href="#virtex4-MGT-bit-MAIN[3][19][8]">MAIN[3][19][8]</a></td><td id="virtex4-MGT-GT11[1]-DRP[33][7]"><a href="#virtex4-MGT-bit-MAIN[19][19][8]">MAIN[19][19][8]</a></td></tr>

<tr><td>DRP[33] bit 8</td><td id="virtex4-MGT-GT11[0]-DRP[33][8]"><a href="#virtex4-MGT-bit-MAIN[3][19][9]">MAIN[3][19][9]</a></td><td id="virtex4-MGT-GT11[1]-DRP[33][8]"><a href="#virtex4-MGT-bit-MAIN[19][19][9]">MAIN[19][19][9]</a></td></tr>

<tr><td>DRP[33] bit 9</td><td id="virtex4-MGT-GT11[0]-DRP[33][9]"><a href="#virtex4-MGT-bit-MAIN[3][19][10]">MAIN[3][19][10]</a></td><td id="virtex4-MGT-GT11[1]-DRP[33][9]"><a href="#virtex4-MGT-bit-MAIN[19][19][10]">MAIN[19][19][10]</a></td></tr>

<tr><td>DRP[33] bit 10</td><td id="virtex4-MGT-GT11[0]-DRP[33][10]"><a href="#virtex4-MGT-bit-MAIN[3][19][11]">MAIN[3][19][11]</a></td><td id="virtex4-MGT-GT11[1]-DRP[33][10]"><a href="#virtex4-MGT-bit-MAIN[19][19][11]">MAIN[19][19][11]</a></td></tr>

<tr><td>DRP[33] bit 11</td><td id="virtex4-MGT-GT11[0]-DRP[33][11]"><a href="#virtex4-MGT-bit-MAIN[3][19][12]">MAIN[3][19][12]</a></td><td id="virtex4-MGT-GT11[1]-DRP[33][11]"><a href="#virtex4-MGT-bit-MAIN[19][19][12]">MAIN[19][19][12]</a></td></tr>

<tr><td>DRP[33] bit 12</td><td id="virtex4-MGT-GT11[0]-DRP[33][12]"><a href="#virtex4-MGT-bit-MAIN[3][19][13]">MAIN[3][19][13]</a></td><td id="virtex4-MGT-GT11[1]-DRP[33][12]"><a href="#virtex4-MGT-bit-MAIN[19][19][13]">MAIN[19][19][13]</a></td></tr>

<tr><td>DRP[33] bit 13</td><td id="virtex4-MGT-GT11[0]-DRP[33][13]"><a href="#virtex4-MGT-bit-MAIN[3][19][14]">MAIN[3][19][14]</a></td><td id="virtex4-MGT-GT11[1]-DRP[33][13]"><a href="#virtex4-MGT-bit-MAIN[19][19][14]">MAIN[19][19][14]</a></td></tr>

<tr><td>DRP[33] bit 14</td><td id="virtex4-MGT-GT11[0]-DRP[33][14]"><a href="#virtex4-MGT-bit-MAIN[3][19][15]">MAIN[3][19][15]</a></td><td id="virtex4-MGT-GT11[1]-DRP[33][14]"><a href="#virtex4-MGT-bit-MAIN[19][19][15]">MAIN[19][19][15]</a></td></tr>

<tr><td>DRP[33] bit 15</td><td id="virtex4-MGT-GT11[0]-DRP[33][15]"><a href="#virtex4-MGT-bit-MAIN[3][19][16]">MAIN[3][19][16]</a></td><td id="virtex4-MGT-GT11[1]-DRP[33][15]"><a href="#virtex4-MGT-bit-MAIN[19][19][16]">MAIN[19][19][16]</a></td></tr>

<tr><td>DRP[34] bit 0</td><td id="virtex4-MGT-GT11[0]-DRP[34][0]"><a href="#virtex4-MGT-bit-MAIN[5][19][1]">MAIN[5][19][1]</a></td><td id="virtex4-MGT-GT11[1]-DRP[34][0]"><a href="#virtex4-MGT-bit-MAIN[21][19][1]">MAIN[21][19][1]</a></td></tr>

<tr><td>DRP[34] bit 1</td><td id="virtex4-MGT-GT11[0]-DRP[34][1]"><a href="#virtex4-MGT-bit-MAIN[5][19][2]">MAIN[5][19][2]</a></td><td id="virtex4-MGT-GT11[1]-DRP[34][1]"><a href="#virtex4-MGT-bit-MAIN[21][19][2]">MAIN[21][19][2]</a></td></tr>

<tr><td>DRP[34] bit 2</td><td id="virtex4-MGT-GT11[0]-DRP[34][2]"><a href="#virtex4-MGT-bit-MAIN[5][19][3]">MAIN[5][19][3]</a></td><td id="virtex4-MGT-GT11[1]-DRP[34][2]"><a href="#virtex4-MGT-bit-MAIN[21][19][3]">MAIN[21][19][3]</a></td></tr>

<tr><td>DRP[34] bit 3</td><td id="virtex4-MGT-GT11[0]-DRP[34][3]"><a href="#virtex4-MGT-bit-MAIN[5][19][4]">MAIN[5][19][4]</a></td><td id="virtex4-MGT-GT11[1]-DRP[34][3]"><a href="#virtex4-MGT-bit-MAIN[21][19][4]">MAIN[21][19][4]</a></td></tr>

<tr><td>DRP[34] bit 4</td><td id="virtex4-MGT-GT11[0]-DRP[34][4]"><a href="#virtex4-MGT-bit-MAIN[5][19][5]">MAIN[5][19][5]</a></td><td id="virtex4-MGT-GT11[1]-DRP[34][4]"><a href="#virtex4-MGT-bit-MAIN[21][19][5]">MAIN[21][19][5]</a></td></tr>

<tr><td>DRP[34] bit 5</td><td id="virtex4-MGT-GT11[0]-DRP[34][5]"><a href="#virtex4-MGT-bit-MAIN[5][19][6]">MAIN[5][19][6]</a></td><td id="virtex4-MGT-GT11[1]-DRP[34][5]"><a href="#virtex4-MGT-bit-MAIN[21][19][6]">MAIN[21][19][6]</a></td></tr>

<tr><td>DRP[34] bit 6</td><td id="virtex4-MGT-GT11[0]-DRP[34][6]"><a href="#virtex4-MGT-bit-MAIN[5][19][7]">MAIN[5][19][7]</a></td><td id="virtex4-MGT-GT11[1]-DRP[34][6]"><a href="#virtex4-MGT-bit-MAIN[21][19][7]">MAIN[21][19][7]</a></td></tr>

<tr><td>DRP[34] bit 7</td><td id="virtex4-MGT-GT11[0]-DRP[34][7]"><a href="#virtex4-MGT-bit-MAIN[5][19][8]">MAIN[5][19][8]</a></td><td id="virtex4-MGT-GT11[1]-DRP[34][7]"><a href="#virtex4-MGT-bit-MAIN[21][19][8]">MAIN[21][19][8]</a></td></tr>

<tr><td>DRP[34] bit 8</td><td id="virtex4-MGT-GT11[0]-DRP[34][8]"><a href="#virtex4-MGT-bit-MAIN[5][19][9]">MAIN[5][19][9]</a></td><td id="virtex4-MGT-GT11[1]-DRP[34][8]"><a href="#virtex4-MGT-bit-MAIN[21][19][9]">MAIN[21][19][9]</a></td></tr>

<tr><td>DRP[34] bit 9</td><td id="virtex4-MGT-GT11[0]-DRP[34][9]"><a href="#virtex4-MGT-bit-MAIN[5][19][10]">MAIN[5][19][10]</a></td><td id="virtex4-MGT-GT11[1]-DRP[34][9]"><a href="#virtex4-MGT-bit-MAIN[21][19][10]">MAIN[21][19][10]</a></td></tr>

<tr><td>DRP[34] bit 10</td><td id="virtex4-MGT-GT11[0]-DRP[34][10]"><a href="#virtex4-MGT-bit-MAIN[5][19][11]">MAIN[5][19][11]</a></td><td id="virtex4-MGT-GT11[1]-DRP[34][10]"><a href="#virtex4-MGT-bit-MAIN[21][19][11]">MAIN[21][19][11]</a></td></tr>

<tr><td>DRP[34] bit 11</td><td id="virtex4-MGT-GT11[0]-DRP[34][11]"><a href="#virtex4-MGT-bit-MAIN[5][19][12]">MAIN[5][19][12]</a></td><td id="virtex4-MGT-GT11[1]-DRP[34][11]"><a href="#virtex4-MGT-bit-MAIN[21][19][12]">MAIN[21][19][12]</a></td></tr>

<tr><td>DRP[34] bit 12</td><td id="virtex4-MGT-GT11[0]-DRP[34][12]"><a href="#virtex4-MGT-bit-MAIN[5][19][13]">MAIN[5][19][13]</a></td><td id="virtex4-MGT-GT11[1]-DRP[34][12]"><a href="#virtex4-MGT-bit-MAIN[21][19][13]">MAIN[21][19][13]</a></td></tr>

<tr><td>DRP[34] bit 13</td><td id="virtex4-MGT-GT11[0]-DRP[34][13]"><a href="#virtex4-MGT-bit-MAIN[5][19][14]">MAIN[5][19][14]</a></td><td id="virtex4-MGT-GT11[1]-DRP[34][13]"><a href="#virtex4-MGT-bit-MAIN[21][19][14]">MAIN[21][19][14]</a></td></tr>

<tr><td>DRP[34] bit 14</td><td id="virtex4-MGT-GT11[0]-DRP[34][14]"><a href="#virtex4-MGT-bit-MAIN[5][19][15]">MAIN[5][19][15]</a></td><td id="virtex4-MGT-GT11[1]-DRP[34][14]"><a href="#virtex4-MGT-bit-MAIN[21][19][15]">MAIN[21][19][15]</a></td></tr>

<tr><td>DRP[34] bit 15</td><td id="virtex4-MGT-GT11[0]-DRP[34][15]"><a href="#virtex4-MGT-bit-MAIN[5][19][16]">MAIN[5][19][16]</a></td><td id="virtex4-MGT-GT11[1]-DRP[34][15]"><a href="#virtex4-MGT-bit-MAIN[21][19][16]">MAIN[21][19][16]</a></td></tr>

<tr><td>DRP[35] bit 0</td><td id="virtex4-MGT-GT11[0]-DRP[35][0]"><a href="#virtex4-MGT-bit-MAIN[7][19][1]">MAIN[7][19][1]</a></td><td id="virtex4-MGT-GT11[1]-DRP[35][0]"><a href="#virtex4-MGT-bit-MAIN[23][19][1]">MAIN[23][19][1]</a></td></tr>

<tr><td>DRP[35] bit 1</td><td id="virtex4-MGT-GT11[0]-DRP[35][1]"><a href="#virtex4-MGT-bit-MAIN[7][19][2]">MAIN[7][19][2]</a></td><td id="virtex4-MGT-GT11[1]-DRP[35][1]"><a href="#virtex4-MGT-bit-MAIN[23][19][2]">MAIN[23][19][2]</a></td></tr>

<tr><td>DRP[35] bit 2</td><td id="virtex4-MGT-GT11[0]-DRP[35][2]"><a href="#virtex4-MGT-bit-MAIN[7][19][3]">MAIN[7][19][3]</a></td><td id="virtex4-MGT-GT11[1]-DRP[35][2]"><a href="#virtex4-MGT-bit-MAIN[23][19][3]">MAIN[23][19][3]</a></td></tr>

<tr><td>DRP[35] bit 3</td><td id="virtex4-MGT-GT11[0]-DRP[35][3]"><a href="#virtex4-MGT-bit-MAIN[7][19][4]">MAIN[7][19][4]</a></td><td id="virtex4-MGT-GT11[1]-DRP[35][3]"><a href="#virtex4-MGT-bit-MAIN[23][19][4]">MAIN[23][19][4]</a></td></tr>

<tr><td>DRP[35] bit 4</td><td id="virtex4-MGT-GT11[0]-DRP[35][4]"><a href="#virtex4-MGT-bit-MAIN[7][19][5]">MAIN[7][19][5]</a></td><td id="virtex4-MGT-GT11[1]-DRP[35][4]"><a href="#virtex4-MGT-bit-MAIN[23][19][5]">MAIN[23][19][5]</a></td></tr>

<tr><td>DRP[35] bit 5</td><td id="virtex4-MGT-GT11[0]-DRP[35][5]"><a href="#virtex4-MGT-bit-MAIN[7][19][6]">MAIN[7][19][6]</a></td><td id="virtex4-MGT-GT11[1]-DRP[35][5]"><a href="#virtex4-MGT-bit-MAIN[23][19][6]">MAIN[23][19][6]</a></td></tr>

<tr><td>DRP[35] bit 6</td><td id="virtex4-MGT-GT11[0]-DRP[35][6]"><a href="#virtex4-MGT-bit-MAIN[7][19][7]">MAIN[7][19][7]</a></td><td id="virtex4-MGT-GT11[1]-DRP[35][6]"><a href="#virtex4-MGT-bit-MAIN[23][19][7]">MAIN[23][19][7]</a></td></tr>

<tr><td>DRP[35] bit 7</td><td id="virtex4-MGT-GT11[0]-DRP[35][7]"><a href="#virtex4-MGT-bit-MAIN[7][19][8]">MAIN[7][19][8]</a></td><td id="virtex4-MGT-GT11[1]-DRP[35][7]"><a href="#virtex4-MGT-bit-MAIN[23][19][8]">MAIN[23][19][8]</a></td></tr>

<tr><td>DRP[35] bit 8</td><td id="virtex4-MGT-GT11[0]-DRP[35][8]"><a href="#virtex4-MGT-bit-MAIN[7][19][9]">MAIN[7][19][9]</a></td><td id="virtex4-MGT-GT11[1]-DRP[35][8]"><a href="#virtex4-MGT-bit-MAIN[23][19][9]">MAIN[23][19][9]</a></td></tr>

<tr><td>DRP[35] bit 9</td><td id="virtex4-MGT-GT11[0]-DRP[35][9]"><a href="#virtex4-MGT-bit-MAIN[7][19][10]">MAIN[7][19][10]</a></td><td id="virtex4-MGT-GT11[1]-DRP[35][9]"><a href="#virtex4-MGT-bit-MAIN[23][19][10]">MAIN[23][19][10]</a></td></tr>

<tr><td>DRP[35] bit 10</td><td id="virtex4-MGT-GT11[0]-DRP[35][10]"><a href="#virtex4-MGT-bit-MAIN[7][19][11]">MAIN[7][19][11]</a></td><td id="virtex4-MGT-GT11[1]-DRP[35][10]"><a href="#virtex4-MGT-bit-MAIN[23][19][11]">MAIN[23][19][11]</a></td></tr>

<tr><td>DRP[35] bit 11</td><td id="virtex4-MGT-GT11[0]-DRP[35][11]"><a href="#virtex4-MGT-bit-MAIN[7][19][12]">MAIN[7][19][12]</a></td><td id="virtex4-MGT-GT11[1]-DRP[35][11]"><a href="#virtex4-MGT-bit-MAIN[23][19][12]">MAIN[23][19][12]</a></td></tr>

<tr><td>DRP[35] bit 12</td><td id="virtex4-MGT-GT11[0]-DRP[35][12]"><a href="#virtex4-MGT-bit-MAIN[7][19][13]">MAIN[7][19][13]</a></td><td id="virtex4-MGT-GT11[1]-DRP[35][12]"><a href="#virtex4-MGT-bit-MAIN[23][19][13]">MAIN[23][19][13]</a></td></tr>

<tr><td>DRP[35] bit 13</td><td id="virtex4-MGT-GT11[0]-DRP[35][13]"><a href="#virtex4-MGT-bit-MAIN[7][19][14]">MAIN[7][19][14]</a></td><td id="virtex4-MGT-GT11[1]-DRP[35][13]"><a href="#virtex4-MGT-bit-MAIN[23][19][14]">MAIN[23][19][14]</a></td></tr>

<tr><td>DRP[35] bit 14</td><td id="virtex4-MGT-GT11[0]-DRP[35][14]"><a href="#virtex4-MGT-bit-MAIN[7][19][15]">MAIN[7][19][15]</a></td><td id="virtex4-MGT-GT11[1]-DRP[35][14]"><a href="#virtex4-MGT-bit-MAIN[23][19][15]">MAIN[23][19][15]</a></td></tr>

<tr><td>DRP[35] bit 15</td><td id="virtex4-MGT-GT11[0]-DRP[35][15]"><a href="#virtex4-MGT-bit-MAIN[7][19][16]">MAIN[7][19][16]</a></td><td id="virtex4-MGT-GT11[1]-DRP[35][15]"><a href="#virtex4-MGT-bit-MAIN[23][19][16]">MAIN[23][19][16]</a></td></tr>

<tr><td>DRP[36] bit 0</td><td id="virtex4-MGT-GT11[0]-DRP[36][0]"><a href="#virtex4-MGT-bit-MAIN[9][19][1]">MAIN[9][19][1]</a></td><td id="virtex4-MGT-GT11[1]-DRP[36][0]"><a href="#virtex4-MGT-bit-MAIN[25][19][1]">MAIN[25][19][1]</a></td></tr>

<tr><td>DRP[36] bit 1</td><td id="virtex4-MGT-GT11[0]-DRP[36][1]"><a href="#virtex4-MGT-bit-MAIN[9][19][2]">MAIN[9][19][2]</a></td><td id="virtex4-MGT-GT11[1]-DRP[36][1]"><a href="#virtex4-MGT-bit-MAIN[25][19][2]">MAIN[25][19][2]</a></td></tr>

<tr><td>DRP[36] bit 2</td><td id="virtex4-MGT-GT11[0]-DRP[36][2]"><a href="#virtex4-MGT-bit-MAIN[9][19][3]">MAIN[9][19][3]</a></td><td id="virtex4-MGT-GT11[1]-DRP[36][2]"><a href="#virtex4-MGT-bit-MAIN[25][19][3]">MAIN[25][19][3]</a></td></tr>

<tr><td>DRP[36] bit 3</td><td id="virtex4-MGT-GT11[0]-DRP[36][3]"><a href="#virtex4-MGT-bit-MAIN[9][19][4]">MAIN[9][19][4]</a></td><td id="virtex4-MGT-GT11[1]-DRP[36][3]"><a href="#virtex4-MGT-bit-MAIN[25][19][4]">MAIN[25][19][4]</a></td></tr>

<tr><td>DRP[36] bit 4</td><td id="virtex4-MGT-GT11[0]-DRP[36][4]"><a href="#virtex4-MGT-bit-MAIN[9][19][5]">MAIN[9][19][5]</a></td><td id="virtex4-MGT-GT11[1]-DRP[36][4]"><a href="#virtex4-MGT-bit-MAIN[25][19][5]">MAIN[25][19][5]</a></td></tr>

<tr><td>DRP[36] bit 5</td><td id="virtex4-MGT-GT11[0]-DRP[36][5]"><a href="#virtex4-MGT-bit-MAIN[9][19][6]">MAIN[9][19][6]</a></td><td id="virtex4-MGT-GT11[1]-DRP[36][5]"><a href="#virtex4-MGT-bit-MAIN[25][19][6]">MAIN[25][19][6]</a></td></tr>

<tr><td>DRP[36] bit 6</td><td id="virtex4-MGT-GT11[0]-DRP[36][6]"><a href="#virtex4-MGT-bit-MAIN[9][19][7]">MAIN[9][19][7]</a></td><td id="virtex4-MGT-GT11[1]-DRP[36][6]"><a href="#virtex4-MGT-bit-MAIN[25][19][7]">MAIN[25][19][7]</a></td></tr>

<tr><td>DRP[36] bit 7</td><td id="virtex4-MGT-GT11[0]-DRP[36][7]"><a href="#virtex4-MGT-bit-MAIN[9][19][8]">MAIN[9][19][8]</a></td><td id="virtex4-MGT-GT11[1]-DRP[36][7]"><a href="#virtex4-MGT-bit-MAIN[25][19][8]">MAIN[25][19][8]</a></td></tr>

<tr><td>DRP[36] bit 8</td><td id="virtex4-MGT-GT11[0]-DRP[36][8]"><a href="#virtex4-MGT-bit-MAIN[9][19][9]">MAIN[9][19][9]</a></td><td id="virtex4-MGT-GT11[1]-DRP[36][8]"><a href="#virtex4-MGT-bit-MAIN[25][19][9]">MAIN[25][19][9]</a></td></tr>

<tr><td>DRP[36] bit 9</td><td id="virtex4-MGT-GT11[0]-DRP[36][9]"><a href="#virtex4-MGT-bit-MAIN[9][19][10]">MAIN[9][19][10]</a></td><td id="virtex4-MGT-GT11[1]-DRP[36][9]"><a href="#virtex4-MGT-bit-MAIN[25][19][10]">MAIN[25][19][10]</a></td></tr>

<tr><td>DRP[36] bit 10</td><td id="virtex4-MGT-GT11[0]-DRP[36][10]"><a href="#virtex4-MGT-bit-MAIN[9][19][11]">MAIN[9][19][11]</a></td><td id="virtex4-MGT-GT11[1]-DRP[36][10]"><a href="#virtex4-MGT-bit-MAIN[25][19][11]">MAIN[25][19][11]</a></td></tr>

<tr><td>DRP[36] bit 11</td><td id="virtex4-MGT-GT11[0]-DRP[36][11]"><a href="#virtex4-MGT-bit-MAIN[9][19][12]">MAIN[9][19][12]</a></td><td id="virtex4-MGT-GT11[1]-DRP[36][11]"><a href="#virtex4-MGT-bit-MAIN[25][19][12]">MAIN[25][19][12]</a></td></tr>

<tr><td>DRP[36] bit 12</td><td id="virtex4-MGT-GT11[0]-DRP[36][12]"><a href="#virtex4-MGT-bit-MAIN[9][19][13]">MAIN[9][19][13]</a></td><td id="virtex4-MGT-GT11[1]-DRP[36][12]"><a href="#virtex4-MGT-bit-MAIN[25][19][13]">MAIN[25][19][13]</a></td></tr>

<tr><td>DRP[36] bit 13</td><td id="virtex4-MGT-GT11[0]-DRP[36][13]"><a href="#virtex4-MGT-bit-MAIN[9][19][14]">MAIN[9][19][14]</a></td><td id="virtex4-MGT-GT11[1]-DRP[36][13]"><a href="#virtex4-MGT-bit-MAIN[25][19][14]">MAIN[25][19][14]</a></td></tr>

<tr><td>DRP[36] bit 14</td><td id="virtex4-MGT-GT11[0]-DRP[36][14]"><a href="#virtex4-MGT-bit-MAIN[9][19][15]">MAIN[9][19][15]</a></td><td id="virtex4-MGT-GT11[1]-DRP[36][14]"><a href="#virtex4-MGT-bit-MAIN[25][19][15]">MAIN[25][19][15]</a></td></tr>

<tr><td>DRP[36] bit 15</td><td id="virtex4-MGT-GT11[0]-DRP[36][15]"><a href="#virtex4-MGT-bit-MAIN[9][19][16]">MAIN[9][19][16]</a></td><td id="virtex4-MGT-GT11[1]-DRP[36][15]"><a href="#virtex4-MGT-bit-MAIN[25][19][16]">MAIN[25][19][16]</a></td></tr>

<tr><td>DRP[37] bit 0</td><td id="virtex4-MGT-GT11[0]-DRP[37][0]"><a href="#virtex4-MGT-bit-MAIN[11][19][1]">MAIN[11][19][1]</a></td><td id="virtex4-MGT-GT11[1]-DRP[37][0]"><a href="#virtex4-MGT-bit-MAIN[27][19][1]">MAIN[27][19][1]</a></td></tr>

<tr><td>DRP[37] bit 1</td><td id="virtex4-MGT-GT11[0]-DRP[37][1]"><a href="#virtex4-MGT-bit-MAIN[11][19][2]">MAIN[11][19][2]</a></td><td id="virtex4-MGT-GT11[1]-DRP[37][1]"><a href="#virtex4-MGT-bit-MAIN[27][19][2]">MAIN[27][19][2]</a></td></tr>

<tr><td>DRP[37] bit 2</td><td id="virtex4-MGT-GT11[0]-DRP[37][2]"><a href="#virtex4-MGT-bit-MAIN[11][19][3]">MAIN[11][19][3]</a></td><td id="virtex4-MGT-GT11[1]-DRP[37][2]"><a href="#virtex4-MGT-bit-MAIN[27][19][3]">MAIN[27][19][3]</a></td></tr>

<tr><td>DRP[37] bit 3</td><td id="virtex4-MGT-GT11[0]-DRP[37][3]"><a href="#virtex4-MGT-bit-MAIN[11][19][4]">MAIN[11][19][4]</a></td><td id="virtex4-MGT-GT11[1]-DRP[37][3]"><a href="#virtex4-MGT-bit-MAIN[27][19][4]">MAIN[27][19][4]</a></td></tr>

<tr><td>DRP[37] bit 4</td><td id="virtex4-MGT-GT11[0]-DRP[37][4]"><a href="#virtex4-MGT-bit-MAIN[11][19][5]">MAIN[11][19][5]</a></td><td id="virtex4-MGT-GT11[1]-DRP[37][4]"><a href="#virtex4-MGT-bit-MAIN[27][19][5]">MAIN[27][19][5]</a></td></tr>

<tr><td>DRP[37] bit 5</td><td id="virtex4-MGT-GT11[0]-DRP[37][5]"><a href="#virtex4-MGT-bit-MAIN[11][19][6]">MAIN[11][19][6]</a></td><td id="virtex4-MGT-GT11[1]-DRP[37][5]"><a href="#virtex4-MGT-bit-MAIN[27][19][6]">MAIN[27][19][6]</a></td></tr>

<tr><td>DRP[37] bit 6</td><td id="virtex4-MGT-GT11[0]-DRP[37][6]"><a href="#virtex4-MGT-bit-MAIN[11][19][7]">MAIN[11][19][7]</a></td><td id="virtex4-MGT-GT11[1]-DRP[37][6]"><a href="#virtex4-MGT-bit-MAIN[27][19][7]">MAIN[27][19][7]</a></td></tr>

<tr><td>DRP[37] bit 7</td><td id="virtex4-MGT-GT11[0]-DRP[37][7]"><a href="#virtex4-MGT-bit-MAIN[11][19][8]">MAIN[11][19][8]</a></td><td id="virtex4-MGT-GT11[1]-DRP[37][7]"><a href="#virtex4-MGT-bit-MAIN[27][19][8]">MAIN[27][19][8]</a></td></tr>

<tr><td>DRP[37] bit 8</td><td id="virtex4-MGT-GT11[0]-DRP[37][8]"><a href="#virtex4-MGT-bit-MAIN[11][19][9]">MAIN[11][19][9]</a></td><td id="virtex4-MGT-GT11[1]-DRP[37][8]"><a href="#virtex4-MGT-bit-MAIN[27][19][9]">MAIN[27][19][9]</a></td></tr>

<tr><td>DRP[37] bit 9</td><td id="virtex4-MGT-GT11[0]-DRP[37][9]"><a href="#virtex4-MGT-bit-MAIN[11][19][10]">MAIN[11][19][10]</a></td><td id="virtex4-MGT-GT11[1]-DRP[37][9]"><a href="#virtex4-MGT-bit-MAIN[27][19][10]">MAIN[27][19][10]</a></td></tr>

<tr><td>DRP[37] bit 10</td><td id="virtex4-MGT-GT11[0]-DRP[37][10]"><a href="#virtex4-MGT-bit-MAIN[11][19][11]">MAIN[11][19][11]</a></td><td id="virtex4-MGT-GT11[1]-DRP[37][10]"><a href="#virtex4-MGT-bit-MAIN[27][19][11]">MAIN[27][19][11]</a></td></tr>

<tr><td>DRP[37] bit 11</td><td id="virtex4-MGT-GT11[0]-DRP[37][11]"><a href="#virtex4-MGT-bit-MAIN[11][19][12]">MAIN[11][19][12]</a></td><td id="virtex4-MGT-GT11[1]-DRP[37][11]"><a href="#virtex4-MGT-bit-MAIN[27][19][12]">MAIN[27][19][12]</a></td></tr>

<tr><td>DRP[37] bit 12</td><td id="virtex4-MGT-GT11[0]-DRP[37][12]"><a href="#virtex4-MGT-bit-MAIN[11][19][13]">MAIN[11][19][13]</a></td><td id="virtex4-MGT-GT11[1]-DRP[37][12]"><a href="#virtex4-MGT-bit-MAIN[27][19][13]">MAIN[27][19][13]</a></td></tr>

<tr><td>DRP[37] bit 13</td><td id="virtex4-MGT-GT11[0]-DRP[37][13]"><a href="#virtex4-MGT-bit-MAIN[11][19][14]">MAIN[11][19][14]</a></td><td id="virtex4-MGT-GT11[1]-DRP[37][13]"><a href="#virtex4-MGT-bit-MAIN[27][19][14]">MAIN[27][19][14]</a></td></tr>

<tr><td>DRP[37] bit 14</td><td id="virtex4-MGT-GT11[0]-DRP[37][14]"><a href="#virtex4-MGT-bit-MAIN[11][19][15]">MAIN[11][19][15]</a></td><td id="virtex4-MGT-GT11[1]-DRP[37][14]"><a href="#virtex4-MGT-bit-MAIN[27][19][15]">MAIN[27][19][15]</a></td></tr>

<tr><td>DRP[37] bit 15</td><td id="virtex4-MGT-GT11[0]-DRP[37][15]"><a href="#virtex4-MGT-bit-MAIN[11][19][16]">MAIN[11][19][16]</a></td><td id="virtex4-MGT-GT11[1]-DRP[37][15]"><a href="#virtex4-MGT-bit-MAIN[27][19][16]">MAIN[27][19][16]</a></td></tr>

<tr><td>DRP[38] bit 0</td><td id="virtex4-MGT-GT11[0]-DRP[38][0]"><a href="#virtex4-MGT-bit-MAIN[13][19][1]">MAIN[13][19][1]</a></td><td id="virtex4-MGT-GT11[1]-DRP[38][0]"><a href="#virtex4-MGT-bit-MAIN[29][19][1]">MAIN[29][19][1]</a></td></tr>

<tr><td>DRP[38] bit 1</td><td id="virtex4-MGT-GT11[0]-DRP[38][1]"><a href="#virtex4-MGT-bit-MAIN[13][19][2]">MAIN[13][19][2]</a></td><td id="virtex4-MGT-GT11[1]-DRP[38][1]"><a href="#virtex4-MGT-bit-MAIN[29][19][2]">MAIN[29][19][2]</a></td></tr>

<tr><td>DRP[38] bit 2</td><td id="virtex4-MGT-GT11[0]-DRP[38][2]"><a href="#virtex4-MGT-bit-MAIN[13][19][3]">MAIN[13][19][3]</a></td><td id="virtex4-MGT-GT11[1]-DRP[38][2]"><a href="#virtex4-MGT-bit-MAIN[29][19][3]">MAIN[29][19][3]</a></td></tr>

<tr><td>DRP[38] bit 3</td><td id="virtex4-MGT-GT11[0]-DRP[38][3]"><a href="#virtex4-MGT-bit-MAIN[13][19][4]">MAIN[13][19][4]</a></td><td id="virtex4-MGT-GT11[1]-DRP[38][3]"><a href="#virtex4-MGT-bit-MAIN[29][19][4]">MAIN[29][19][4]</a></td></tr>

<tr><td>DRP[38] bit 4</td><td id="virtex4-MGT-GT11[0]-DRP[38][4]"><a href="#virtex4-MGT-bit-MAIN[13][19][5]">MAIN[13][19][5]</a></td><td id="virtex4-MGT-GT11[1]-DRP[38][4]"><a href="#virtex4-MGT-bit-MAIN[29][19][5]">MAIN[29][19][5]</a></td></tr>

<tr><td>DRP[38] bit 5</td><td id="virtex4-MGT-GT11[0]-DRP[38][5]"><a href="#virtex4-MGT-bit-MAIN[13][19][6]">MAIN[13][19][6]</a></td><td id="virtex4-MGT-GT11[1]-DRP[38][5]"><a href="#virtex4-MGT-bit-MAIN[29][19][6]">MAIN[29][19][6]</a></td></tr>

<tr><td>DRP[38] bit 6</td><td id="virtex4-MGT-GT11[0]-DRP[38][6]"><a href="#virtex4-MGT-bit-MAIN[13][19][7]">MAIN[13][19][7]</a></td><td id="virtex4-MGT-GT11[1]-DRP[38][6]"><a href="#virtex4-MGT-bit-MAIN[29][19][7]">MAIN[29][19][7]</a></td></tr>

<tr><td>DRP[38] bit 7</td><td id="virtex4-MGT-GT11[0]-DRP[38][7]"><a href="#virtex4-MGT-bit-MAIN[13][19][8]">MAIN[13][19][8]</a></td><td id="virtex4-MGT-GT11[1]-DRP[38][7]"><a href="#virtex4-MGT-bit-MAIN[29][19][8]">MAIN[29][19][8]</a></td></tr>

<tr><td>DRP[38] bit 8</td><td id="virtex4-MGT-GT11[0]-DRP[38][8]"><a href="#virtex4-MGT-bit-MAIN[13][19][9]">MAIN[13][19][9]</a></td><td id="virtex4-MGT-GT11[1]-DRP[38][8]"><a href="#virtex4-MGT-bit-MAIN[29][19][9]">MAIN[29][19][9]</a></td></tr>

<tr><td>DRP[38] bit 9</td><td id="virtex4-MGT-GT11[0]-DRP[38][9]"><a href="#virtex4-MGT-bit-MAIN[13][19][10]">MAIN[13][19][10]</a></td><td id="virtex4-MGT-GT11[1]-DRP[38][9]"><a href="#virtex4-MGT-bit-MAIN[29][19][10]">MAIN[29][19][10]</a></td></tr>

<tr><td>DRP[38] bit 10</td><td id="virtex4-MGT-GT11[0]-DRP[38][10]"><a href="#virtex4-MGT-bit-MAIN[13][19][11]">MAIN[13][19][11]</a></td><td id="virtex4-MGT-GT11[1]-DRP[38][10]"><a href="#virtex4-MGT-bit-MAIN[29][19][11]">MAIN[29][19][11]</a></td></tr>

<tr><td>DRP[38] bit 11</td><td id="virtex4-MGT-GT11[0]-DRP[38][11]"><a href="#virtex4-MGT-bit-MAIN[13][19][12]">MAIN[13][19][12]</a></td><td id="virtex4-MGT-GT11[1]-DRP[38][11]"><a href="#virtex4-MGT-bit-MAIN[29][19][12]">MAIN[29][19][12]</a></td></tr>

<tr><td>DRP[38] bit 12</td><td id="virtex4-MGT-GT11[0]-DRP[38][12]"><a href="#virtex4-MGT-bit-MAIN[13][19][13]">MAIN[13][19][13]</a></td><td id="virtex4-MGT-GT11[1]-DRP[38][12]"><a href="#virtex4-MGT-bit-MAIN[29][19][13]">MAIN[29][19][13]</a></td></tr>

<tr><td>DRP[38] bit 13</td><td id="virtex4-MGT-GT11[0]-DRP[38][13]"><a href="#virtex4-MGT-bit-MAIN[13][19][14]">MAIN[13][19][14]</a></td><td id="virtex4-MGT-GT11[1]-DRP[38][13]"><a href="#virtex4-MGT-bit-MAIN[29][19][14]">MAIN[29][19][14]</a></td></tr>

<tr><td>DRP[38] bit 14</td><td id="virtex4-MGT-GT11[0]-DRP[38][14]"><a href="#virtex4-MGT-bit-MAIN[13][19][15]">MAIN[13][19][15]</a></td><td id="virtex4-MGT-GT11[1]-DRP[38][14]"><a href="#virtex4-MGT-bit-MAIN[29][19][15]">MAIN[29][19][15]</a></td></tr>

<tr><td>DRP[38] bit 15</td><td id="virtex4-MGT-GT11[0]-DRP[38][15]"><a href="#virtex4-MGT-bit-MAIN[13][19][16]">MAIN[13][19][16]</a></td><td id="virtex4-MGT-GT11[1]-DRP[38][15]"><a href="#virtex4-MGT-bit-MAIN[29][19][16]">MAIN[29][19][16]</a></td></tr>

<tr><td>DRP[39] bit 0</td><td id="virtex4-MGT-GT11[0]-DRP[39][0]"><a href="#virtex4-MGT-bit-MAIN[15][19][1]">MAIN[15][19][1]</a></td><td id="virtex4-MGT-GT11[1]-DRP[39][0]"><a href="#virtex4-MGT-bit-MAIN[31][19][1]">MAIN[31][19][1]</a></td></tr>

<tr><td>DRP[39] bit 1</td><td id="virtex4-MGT-GT11[0]-DRP[39][1]"><a href="#virtex4-MGT-bit-MAIN[15][19][2]">MAIN[15][19][2]</a></td><td id="virtex4-MGT-GT11[1]-DRP[39][1]"><a href="#virtex4-MGT-bit-MAIN[31][19][2]">MAIN[31][19][2]</a></td></tr>

<tr><td>DRP[39] bit 2</td><td id="virtex4-MGT-GT11[0]-DRP[39][2]"><a href="#virtex4-MGT-bit-MAIN[15][19][3]">MAIN[15][19][3]</a></td><td id="virtex4-MGT-GT11[1]-DRP[39][2]"><a href="#virtex4-MGT-bit-MAIN[31][19][3]">MAIN[31][19][3]</a></td></tr>

<tr><td>DRP[39] bit 3</td><td id="virtex4-MGT-GT11[0]-DRP[39][3]"><a href="#virtex4-MGT-bit-MAIN[15][19][4]">MAIN[15][19][4]</a></td><td id="virtex4-MGT-GT11[1]-DRP[39][3]"><a href="#virtex4-MGT-bit-MAIN[31][19][4]">MAIN[31][19][4]</a></td></tr>

<tr><td>DRP[39] bit 4</td><td id="virtex4-MGT-GT11[0]-DRP[39][4]"><a href="#virtex4-MGT-bit-MAIN[15][19][5]">MAIN[15][19][5]</a></td><td id="virtex4-MGT-GT11[1]-DRP[39][4]"><a href="#virtex4-MGT-bit-MAIN[31][19][5]">MAIN[31][19][5]</a></td></tr>

<tr><td>DRP[39] bit 5</td><td id="virtex4-MGT-GT11[0]-DRP[39][5]"><a href="#virtex4-MGT-bit-MAIN[15][19][6]">MAIN[15][19][6]</a></td><td id="virtex4-MGT-GT11[1]-DRP[39][5]"><a href="#virtex4-MGT-bit-MAIN[31][19][6]">MAIN[31][19][6]</a></td></tr>

<tr><td>DRP[39] bit 6</td><td id="virtex4-MGT-GT11[0]-DRP[39][6]"><a href="#virtex4-MGT-bit-MAIN[15][19][7]">MAIN[15][19][7]</a></td><td id="virtex4-MGT-GT11[1]-DRP[39][6]"><a href="#virtex4-MGT-bit-MAIN[31][19][7]">MAIN[31][19][7]</a></td></tr>

<tr><td>DRP[39] bit 7</td><td id="virtex4-MGT-GT11[0]-DRP[39][7]"><a href="#virtex4-MGT-bit-MAIN[15][19][8]">MAIN[15][19][8]</a></td><td id="virtex4-MGT-GT11[1]-DRP[39][7]"><a href="#virtex4-MGT-bit-MAIN[31][19][8]">MAIN[31][19][8]</a></td></tr>

<tr><td>DRP[39] bit 8</td><td id="virtex4-MGT-GT11[0]-DRP[39][8]"><a href="#virtex4-MGT-bit-MAIN[15][19][9]">MAIN[15][19][9]</a></td><td id="virtex4-MGT-GT11[1]-DRP[39][8]"><a href="#virtex4-MGT-bit-MAIN[31][19][9]">MAIN[31][19][9]</a></td></tr>

<tr><td>DRP[39] bit 9</td><td id="virtex4-MGT-GT11[0]-DRP[39][9]"><a href="#virtex4-MGT-bit-MAIN[15][19][10]">MAIN[15][19][10]</a></td><td id="virtex4-MGT-GT11[1]-DRP[39][9]"><a href="#virtex4-MGT-bit-MAIN[31][19][10]">MAIN[31][19][10]</a></td></tr>

<tr><td>DRP[39] bit 10</td><td id="virtex4-MGT-GT11[0]-DRP[39][10]"><a href="#virtex4-MGT-bit-MAIN[15][19][11]">MAIN[15][19][11]</a></td><td id="virtex4-MGT-GT11[1]-DRP[39][10]"><a href="#virtex4-MGT-bit-MAIN[31][19][11]">MAIN[31][19][11]</a></td></tr>

<tr><td>DRP[39] bit 11</td><td id="virtex4-MGT-GT11[0]-DRP[39][11]"><a href="#virtex4-MGT-bit-MAIN[15][19][12]">MAIN[15][19][12]</a></td><td id="virtex4-MGT-GT11[1]-DRP[39][11]"><a href="#virtex4-MGT-bit-MAIN[31][19][12]">MAIN[31][19][12]</a></td></tr>

<tr><td>DRP[39] bit 12</td><td id="virtex4-MGT-GT11[0]-DRP[39][12]"><a href="#virtex4-MGT-bit-MAIN[15][19][13]">MAIN[15][19][13]</a></td><td id="virtex4-MGT-GT11[1]-DRP[39][12]"><a href="#virtex4-MGT-bit-MAIN[31][19][13]">MAIN[31][19][13]</a></td></tr>

<tr><td>DRP[39] bit 13</td><td id="virtex4-MGT-GT11[0]-DRP[39][13]"><a href="#virtex4-MGT-bit-MAIN[15][19][14]">MAIN[15][19][14]</a></td><td id="virtex4-MGT-GT11[1]-DRP[39][13]"><a href="#virtex4-MGT-bit-MAIN[31][19][14]">MAIN[31][19][14]</a></td></tr>

<tr><td>DRP[39] bit 14</td><td id="virtex4-MGT-GT11[0]-DRP[39][14]"><a href="#virtex4-MGT-bit-MAIN[15][19][15]">MAIN[15][19][15]</a></td><td id="virtex4-MGT-GT11[1]-DRP[39][14]"><a href="#virtex4-MGT-bit-MAIN[31][19][15]">MAIN[31][19][15]</a></td></tr>

<tr><td>DRP[39] bit 15</td><td id="virtex4-MGT-GT11[0]-DRP[39][15]"><a href="#virtex4-MGT-bit-MAIN[15][19][16]">MAIN[15][19][16]</a></td><td id="virtex4-MGT-GT11[1]-DRP[39][15]"><a href="#virtex4-MGT-bit-MAIN[31][19][16]">MAIN[31][19][16]</a></td></tr>

<tr><td>DRP[40] bit 0</td><td id="virtex4-MGT-GT11[0]-DRP[40][0]"><a href="#virtex4-MGT-bit-MAIN[1][19][21]">MAIN[1][19][21]</a></td><td id="virtex4-MGT-GT11[1]-DRP[40][0]"><a href="#virtex4-MGT-bit-MAIN[17][19][21]">MAIN[17][19][21]</a></td></tr>

<tr><td>DRP[40] bit 1</td><td id="virtex4-MGT-GT11[0]-DRP[40][1]"><a href="#virtex4-MGT-bit-MAIN[1][19][22]">MAIN[1][19][22]</a></td><td id="virtex4-MGT-GT11[1]-DRP[40][1]"><a href="#virtex4-MGT-bit-MAIN[17][19][22]">MAIN[17][19][22]</a></td></tr>

<tr><td>DRP[40] bit 2</td><td id="virtex4-MGT-GT11[0]-DRP[40][2]"><a href="#virtex4-MGT-bit-MAIN[1][19][23]">MAIN[1][19][23]</a></td><td id="virtex4-MGT-GT11[1]-DRP[40][2]"><a href="#virtex4-MGT-bit-MAIN[17][19][23]">MAIN[17][19][23]</a></td></tr>

<tr><td>DRP[40] bit 3</td><td id="virtex4-MGT-GT11[0]-DRP[40][3]"><a href="#virtex4-MGT-bit-MAIN[1][19][24]">MAIN[1][19][24]</a></td><td id="virtex4-MGT-GT11[1]-DRP[40][3]"><a href="#virtex4-MGT-bit-MAIN[17][19][24]">MAIN[17][19][24]</a></td></tr>

<tr><td>DRP[40] bit 4</td><td id="virtex4-MGT-GT11[0]-DRP[40][4]"><a href="#virtex4-MGT-bit-MAIN[1][19][25]">MAIN[1][19][25]</a></td><td id="virtex4-MGT-GT11[1]-DRP[40][4]"><a href="#virtex4-MGT-bit-MAIN[17][19][25]">MAIN[17][19][25]</a></td></tr>

<tr><td>DRP[40] bit 5</td><td id="virtex4-MGT-GT11[0]-DRP[40][5]"><a href="#virtex4-MGT-bit-MAIN[1][19][26]">MAIN[1][19][26]</a></td><td id="virtex4-MGT-GT11[1]-DRP[40][5]"><a href="#virtex4-MGT-bit-MAIN[17][19][26]">MAIN[17][19][26]</a></td></tr>

<tr><td>DRP[40] bit 6</td><td id="virtex4-MGT-GT11[0]-DRP[40][6]"><a href="#virtex4-MGT-bit-MAIN[1][19][27]">MAIN[1][19][27]</a></td><td id="virtex4-MGT-GT11[1]-DRP[40][6]"><a href="#virtex4-MGT-bit-MAIN[17][19][27]">MAIN[17][19][27]</a></td></tr>

<tr><td>DRP[40] bit 7</td><td id="virtex4-MGT-GT11[0]-DRP[40][7]"><a href="#virtex4-MGT-bit-MAIN[1][19][28]">MAIN[1][19][28]</a></td><td id="virtex4-MGT-GT11[1]-DRP[40][7]"><a href="#virtex4-MGT-bit-MAIN[17][19][28]">MAIN[17][19][28]</a></td></tr>

<tr><td>DRP[40] bit 8</td><td id="virtex4-MGT-GT11[0]-DRP[40][8]"><a href="#virtex4-MGT-bit-MAIN[1][19][29]">MAIN[1][19][29]</a></td><td id="virtex4-MGT-GT11[1]-DRP[40][8]"><a href="#virtex4-MGT-bit-MAIN[17][19][29]">MAIN[17][19][29]</a></td></tr>

<tr><td>DRP[40] bit 9</td><td id="virtex4-MGT-GT11[0]-DRP[40][9]"><a href="#virtex4-MGT-bit-MAIN[1][19][30]">MAIN[1][19][30]</a></td><td id="virtex4-MGT-GT11[1]-DRP[40][9]"><a href="#virtex4-MGT-bit-MAIN[17][19][30]">MAIN[17][19][30]</a></td></tr>

<tr><td>DRP[40] bit 10</td><td id="virtex4-MGT-GT11[0]-DRP[40][10]"><a href="#virtex4-MGT-bit-MAIN[1][19][31]">MAIN[1][19][31]</a></td><td id="virtex4-MGT-GT11[1]-DRP[40][10]"><a href="#virtex4-MGT-bit-MAIN[17][19][31]">MAIN[17][19][31]</a></td></tr>

<tr><td>DRP[40] bit 11</td><td id="virtex4-MGT-GT11[0]-DRP[40][11]"><a href="#virtex4-MGT-bit-MAIN[1][19][32]">MAIN[1][19][32]</a></td><td id="virtex4-MGT-GT11[1]-DRP[40][11]"><a href="#virtex4-MGT-bit-MAIN[17][19][32]">MAIN[17][19][32]</a></td></tr>

<tr><td>DRP[40] bit 12</td><td id="virtex4-MGT-GT11[0]-DRP[40][12]"><a href="#virtex4-MGT-bit-MAIN[1][19][33]">MAIN[1][19][33]</a></td><td id="virtex4-MGT-GT11[1]-DRP[40][12]"><a href="#virtex4-MGT-bit-MAIN[17][19][33]">MAIN[17][19][33]</a></td></tr>

<tr><td>DRP[40] bit 13</td><td id="virtex4-MGT-GT11[0]-DRP[40][13]"><a href="#virtex4-MGT-bit-MAIN[1][19][34]">MAIN[1][19][34]</a></td><td id="virtex4-MGT-GT11[1]-DRP[40][13]"><a href="#virtex4-MGT-bit-MAIN[17][19][34]">MAIN[17][19][34]</a></td></tr>

<tr><td>DRP[40] bit 14</td><td id="virtex4-MGT-GT11[0]-DRP[40][14]"><a href="#virtex4-MGT-bit-MAIN[1][19][35]">MAIN[1][19][35]</a></td><td id="virtex4-MGT-GT11[1]-DRP[40][14]"><a href="#virtex4-MGT-bit-MAIN[17][19][35]">MAIN[17][19][35]</a></td></tr>

<tr><td>DRP[40] bit 15</td><td id="virtex4-MGT-GT11[0]-DRP[40][15]"><a href="#virtex4-MGT-bit-MAIN[1][19][36]">MAIN[1][19][36]</a></td><td id="virtex4-MGT-GT11[1]-DRP[40][15]"><a href="#virtex4-MGT-bit-MAIN[17][19][36]">MAIN[17][19][36]</a></td></tr>

<tr><td>DRP[41] bit 0</td><td id="virtex4-MGT-GT11[0]-DRP[41][0]"><a href="#virtex4-MGT-bit-MAIN[3][19][21]">MAIN[3][19][21]</a></td><td id="virtex4-MGT-GT11[1]-DRP[41][0]"><a href="#virtex4-MGT-bit-MAIN[19][19][21]">MAIN[19][19][21]</a></td></tr>

<tr><td>DRP[41] bit 1</td><td id="virtex4-MGT-GT11[0]-DRP[41][1]"><a href="#virtex4-MGT-bit-MAIN[3][19][22]">MAIN[3][19][22]</a></td><td id="virtex4-MGT-GT11[1]-DRP[41][1]"><a href="#virtex4-MGT-bit-MAIN[19][19][22]">MAIN[19][19][22]</a></td></tr>

<tr><td>DRP[41] bit 2</td><td id="virtex4-MGT-GT11[0]-DRP[41][2]"><a href="#virtex4-MGT-bit-MAIN[3][19][23]">MAIN[3][19][23]</a></td><td id="virtex4-MGT-GT11[1]-DRP[41][2]"><a href="#virtex4-MGT-bit-MAIN[19][19][23]">MAIN[19][19][23]</a></td></tr>

<tr><td>DRP[41] bit 3</td><td id="virtex4-MGT-GT11[0]-DRP[41][3]"><a href="#virtex4-MGT-bit-MAIN[3][19][24]">MAIN[3][19][24]</a></td><td id="virtex4-MGT-GT11[1]-DRP[41][3]"><a href="#virtex4-MGT-bit-MAIN[19][19][24]">MAIN[19][19][24]</a></td></tr>

<tr><td>DRP[41] bit 4</td><td id="virtex4-MGT-GT11[0]-DRP[41][4]"><a href="#virtex4-MGT-bit-MAIN[3][19][25]">MAIN[3][19][25]</a></td><td id="virtex4-MGT-GT11[1]-DRP[41][4]"><a href="#virtex4-MGT-bit-MAIN[19][19][25]">MAIN[19][19][25]</a></td></tr>

<tr><td>DRP[41] bit 5</td><td id="virtex4-MGT-GT11[0]-DRP[41][5]"><a href="#virtex4-MGT-bit-MAIN[3][19][26]">MAIN[3][19][26]</a></td><td id="virtex4-MGT-GT11[1]-DRP[41][5]"><a href="#virtex4-MGT-bit-MAIN[19][19][26]">MAIN[19][19][26]</a></td></tr>

<tr><td>DRP[41] bit 6</td><td id="virtex4-MGT-GT11[0]-DRP[41][6]"><a href="#virtex4-MGT-bit-MAIN[3][19][27]">MAIN[3][19][27]</a></td><td id="virtex4-MGT-GT11[1]-DRP[41][6]"><a href="#virtex4-MGT-bit-MAIN[19][19][27]">MAIN[19][19][27]</a></td></tr>

<tr><td>DRP[41] bit 7</td><td id="virtex4-MGT-GT11[0]-DRP[41][7]"><a href="#virtex4-MGT-bit-MAIN[3][19][28]">MAIN[3][19][28]</a></td><td id="virtex4-MGT-GT11[1]-DRP[41][7]"><a href="#virtex4-MGT-bit-MAIN[19][19][28]">MAIN[19][19][28]</a></td></tr>

<tr><td>DRP[41] bit 8</td><td id="virtex4-MGT-GT11[0]-DRP[41][8]"><a href="#virtex4-MGT-bit-MAIN[3][19][29]">MAIN[3][19][29]</a></td><td id="virtex4-MGT-GT11[1]-DRP[41][8]"><a href="#virtex4-MGT-bit-MAIN[19][19][29]">MAIN[19][19][29]</a></td></tr>

<tr><td>DRP[41] bit 9</td><td id="virtex4-MGT-GT11[0]-DRP[41][9]"><a href="#virtex4-MGT-bit-MAIN[3][19][30]">MAIN[3][19][30]</a></td><td id="virtex4-MGT-GT11[1]-DRP[41][9]"><a href="#virtex4-MGT-bit-MAIN[19][19][30]">MAIN[19][19][30]</a></td></tr>

<tr><td>DRP[41] bit 10</td><td id="virtex4-MGT-GT11[0]-DRP[41][10]"><a href="#virtex4-MGT-bit-MAIN[3][19][31]">MAIN[3][19][31]</a></td><td id="virtex4-MGT-GT11[1]-DRP[41][10]"><a href="#virtex4-MGT-bit-MAIN[19][19][31]">MAIN[19][19][31]</a></td></tr>

<tr><td>DRP[41] bit 11</td><td id="virtex4-MGT-GT11[0]-DRP[41][11]"><a href="#virtex4-MGT-bit-MAIN[3][19][32]">MAIN[3][19][32]</a></td><td id="virtex4-MGT-GT11[1]-DRP[41][11]"><a href="#virtex4-MGT-bit-MAIN[19][19][32]">MAIN[19][19][32]</a></td></tr>

<tr><td>DRP[41] bit 12</td><td id="virtex4-MGT-GT11[0]-DRP[41][12]"><a href="#virtex4-MGT-bit-MAIN[3][19][33]">MAIN[3][19][33]</a></td><td id="virtex4-MGT-GT11[1]-DRP[41][12]"><a href="#virtex4-MGT-bit-MAIN[19][19][33]">MAIN[19][19][33]</a></td></tr>

<tr><td>DRP[41] bit 13</td><td id="virtex4-MGT-GT11[0]-DRP[41][13]"><a href="#virtex4-MGT-bit-MAIN[3][19][34]">MAIN[3][19][34]</a></td><td id="virtex4-MGT-GT11[1]-DRP[41][13]"><a href="#virtex4-MGT-bit-MAIN[19][19][34]">MAIN[19][19][34]</a></td></tr>

<tr><td>DRP[41] bit 14</td><td id="virtex4-MGT-GT11[0]-DRP[41][14]"><a href="#virtex4-MGT-bit-MAIN[3][19][35]">MAIN[3][19][35]</a></td><td id="virtex4-MGT-GT11[1]-DRP[41][14]"><a href="#virtex4-MGT-bit-MAIN[19][19][35]">MAIN[19][19][35]</a></td></tr>

<tr><td>DRP[41] bit 15</td><td id="virtex4-MGT-GT11[0]-DRP[41][15]"><a href="#virtex4-MGT-bit-MAIN[3][19][36]">MAIN[3][19][36]</a></td><td id="virtex4-MGT-GT11[1]-DRP[41][15]"><a href="#virtex4-MGT-bit-MAIN[19][19][36]">MAIN[19][19][36]</a></td></tr>

<tr><td>DRP[42] bit 0</td><td id="virtex4-MGT-GT11[0]-DRP[42][0]"><a href="#virtex4-MGT-bit-MAIN[5][19][21]">MAIN[5][19][21]</a></td><td id="virtex4-MGT-GT11[1]-DRP[42][0]"><a href="#virtex4-MGT-bit-MAIN[21][19][21]">MAIN[21][19][21]</a></td></tr>

<tr><td>DRP[42] bit 1</td><td id="virtex4-MGT-GT11[0]-DRP[42][1]"><a href="#virtex4-MGT-bit-MAIN[5][19][22]">MAIN[5][19][22]</a></td><td id="virtex4-MGT-GT11[1]-DRP[42][1]"><a href="#virtex4-MGT-bit-MAIN[21][19][22]">MAIN[21][19][22]</a></td></tr>

<tr><td>DRP[42] bit 2</td><td id="virtex4-MGT-GT11[0]-DRP[42][2]"><a href="#virtex4-MGT-bit-MAIN[5][19][23]">MAIN[5][19][23]</a></td><td id="virtex4-MGT-GT11[1]-DRP[42][2]"><a href="#virtex4-MGT-bit-MAIN[21][19][23]">MAIN[21][19][23]</a></td></tr>

<tr><td>DRP[42] bit 3</td><td id="virtex4-MGT-GT11[0]-DRP[42][3]"><a href="#virtex4-MGT-bit-MAIN[5][19][24]">MAIN[5][19][24]</a></td><td id="virtex4-MGT-GT11[1]-DRP[42][3]"><a href="#virtex4-MGT-bit-MAIN[21][19][24]">MAIN[21][19][24]</a></td></tr>

<tr><td>DRP[42] bit 4</td><td id="virtex4-MGT-GT11[0]-DRP[42][4]"><a href="#virtex4-MGT-bit-MAIN[5][19][25]">MAIN[5][19][25]</a></td><td id="virtex4-MGT-GT11[1]-DRP[42][4]"><a href="#virtex4-MGT-bit-MAIN[21][19][25]">MAIN[21][19][25]</a></td></tr>

<tr><td>DRP[42] bit 5</td><td id="virtex4-MGT-GT11[0]-DRP[42][5]"><a href="#virtex4-MGT-bit-MAIN[5][19][26]">MAIN[5][19][26]</a></td><td id="virtex4-MGT-GT11[1]-DRP[42][5]"><a href="#virtex4-MGT-bit-MAIN[21][19][26]">MAIN[21][19][26]</a></td></tr>

<tr><td>DRP[42] bit 6</td><td id="virtex4-MGT-GT11[0]-DRP[42][6]"><a href="#virtex4-MGT-bit-MAIN[5][19][27]">MAIN[5][19][27]</a></td><td id="virtex4-MGT-GT11[1]-DRP[42][6]"><a href="#virtex4-MGT-bit-MAIN[21][19][27]">MAIN[21][19][27]</a></td></tr>

<tr><td>DRP[42] bit 7</td><td id="virtex4-MGT-GT11[0]-DRP[42][7]"><a href="#virtex4-MGT-bit-MAIN[5][19][28]">MAIN[5][19][28]</a></td><td id="virtex4-MGT-GT11[1]-DRP[42][7]"><a href="#virtex4-MGT-bit-MAIN[21][19][28]">MAIN[21][19][28]</a></td></tr>

<tr><td>DRP[42] bit 8</td><td id="virtex4-MGT-GT11[0]-DRP[42][8]"><a href="#virtex4-MGT-bit-MAIN[5][19][29]">MAIN[5][19][29]</a></td><td id="virtex4-MGT-GT11[1]-DRP[42][8]"><a href="#virtex4-MGT-bit-MAIN[21][19][29]">MAIN[21][19][29]</a></td></tr>

<tr><td>DRP[42] bit 9</td><td id="virtex4-MGT-GT11[0]-DRP[42][9]"><a href="#virtex4-MGT-bit-MAIN[5][19][30]">MAIN[5][19][30]</a></td><td id="virtex4-MGT-GT11[1]-DRP[42][9]"><a href="#virtex4-MGT-bit-MAIN[21][19][30]">MAIN[21][19][30]</a></td></tr>

<tr><td>DRP[42] bit 10</td><td id="virtex4-MGT-GT11[0]-DRP[42][10]"><a href="#virtex4-MGT-bit-MAIN[5][19][31]">MAIN[5][19][31]</a></td><td id="virtex4-MGT-GT11[1]-DRP[42][10]"><a href="#virtex4-MGT-bit-MAIN[21][19][31]">MAIN[21][19][31]</a></td></tr>

<tr><td>DRP[42] bit 11</td><td id="virtex4-MGT-GT11[0]-DRP[42][11]"><a href="#virtex4-MGT-bit-MAIN[5][19][32]">MAIN[5][19][32]</a></td><td id="virtex4-MGT-GT11[1]-DRP[42][11]"><a href="#virtex4-MGT-bit-MAIN[21][19][32]">MAIN[21][19][32]</a></td></tr>

<tr><td>DRP[42] bit 12</td><td id="virtex4-MGT-GT11[0]-DRP[42][12]"><a href="#virtex4-MGT-bit-MAIN[5][19][33]">MAIN[5][19][33]</a></td><td id="virtex4-MGT-GT11[1]-DRP[42][12]"><a href="#virtex4-MGT-bit-MAIN[21][19][33]">MAIN[21][19][33]</a></td></tr>

<tr><td>DRP[42] bit 13</td><td id="virtex4-MGT-GT11[0]-DRP[42][13]"><a href="#virtex4-MGT-bit-MAIN[5][19][34]">MAIN[5][19][34]</a></td><td id="virtex4-MGT-GT11[1]-DRP[42][13]"><a href="#virtex4-MGT-bit-MAIN[21][19][34]">MAIN[21][19][34]</a></td></tr>

<tr><td>DRP[42] bit 14</td><td id="virtex4-MGT-GT11[0]-DRP[42][14]"><a href="#virtex4-MGT-bit-MAIN[5][19][35]">MAIN[5][19][35]</a></td><td id="virtex4-MGT-GT11[1]-DRP[42][14]"><a href="#virtex4-MGT-bit-MAIN[21][19][35]">MAIN[21][19][35]</a></td></tr>

<tr><td>DRP[42] bit 15</td><td id="virtex4-MGT-GT11[0]-DRP[42][15]"><a href="#virtex4-MGT-bit-MAIN[5][19][36]">MAIN[5][19][36]</a></td><td id="virtex4-MGT-GT11[1]-DRP[42][15]"><a href="#virtex4-MGT-bit-MAIN[21][19][36]">MAIN[21][19][36]</a></td></tr>

<tr><td>DRP[43] bit 0</td><td id="virtex4-MGT-GT11[0]-DRP[43][0]"><a href="#virtex4-MGT-bit-MAIN[7][19][21]">MAIN[7][19][21]</a></td><td id="virtex4-MGT-GT11[1]-DRP[43][0]"><a href="#virtex4-MGT-bit-MAIN[23][19][21]">MAIN[23][19][21]</a></td></tr>

<tr><td>DRP[43] bit 1</td><td id="virtex4-MGT-GT11[0]-DRP[43][1]"><a href="#virtex4-MGT-bit-MAIN[7][19][22]">MAIN[7][19][22]</a></td><td id="virtex4-MGT-GT11[1]-DRP[43][1]"><a href="#virtex4-MGT-bit-MAIN[23][19][22]">MAIN[23][19][22]</a></td></tr>

<tr><td>DRP[43] bit 2</td><td id="virtex4-MGT-GT11[0]-DRP[43][2]"><a href="#virtex4-MGT-bit-MAIN[7][19][23]">MAIN[7][19][23]</a></td><td id="virtex4-MGT-GT11[1]-DRP[43][2]"><a href="#virtex4-MGT-bit-MAIN[23][19][23]">MAIN[23][19][23]</a></td></tr>

<tr><td>DRP[43] bit 3</td><td id="virtex4-MGT-GT11[0]-DRP[43][3]"><a href="#virtex4-MGT-bit-MAIN[7][19][24]">MAIN[7][19][24]</a></td><td id="virtex4-MGT-GT11[1]-DRP[43][3]"><a href="#virtex4-MGT-bit-MAIN[23][19][24]">MAIN[23][19][24]</a></td></tr>

<tr><td>DRP[43] bit 4</td><td id="virtex4-MGT-GT11[0]-DRP[43][4]"><a href="#virtex4-MGT-bit-MAIN[7][19][25]">MAIN[7][19][25]</a></td><td id="virtex4-MGT-GT11[1]-DRP[43][4]"><a href="#virtex4-MGT-bit-MAIN[23][19][25]">MAIN[23][19][25]</a></td></tr>

<tr><td>DRP[43] bit 5</td><td id="virtex4-MGT-GT11[0]-DRP[43][5]"><a href="#virtex4-MGT-bit-MAIN[7][19][26]">MAIN[7][19][26]</a></td><td id="virtex4-MGT-GT11[1]-DRP[43][5]"><a href="#virtex4-MGT-bit-MAIN[23][19][26]">MAIN[23][19][26]</a></td></tr>

<tr><td>DRP[43] bit 6</td><td id="virtex4-MGT-GT11[0]-DRP[43][6]"><a href="#virtex4-MGT-bit-MAIN[7][19][27]">MAIN[7][19][27]</a></td><td id="virtex4-MGT-GT11[1]-DRP[43][6]"><a href="#virtex4-MGT-bit-MAIN[23][19][27]">MAIN[23][19][27]</a></td></tr>

<tr><td>DRP[43] bit 7</td><td id="virtex4-MGT-GT11[0]-DRP[43][7]"><a href="#virtex4-MGT-bit-MAIN[7][19][28]">MAIN[7][19][28]</a></td><td id="virtex4-MGT-GT11[1]-DRP[43][7]"><a href="#virtex4-MGT-bit-MAIN[23][19][28]">MAIN[23][19][28]</a></td></tr>

<tr><td>DRP[43] bit 8</td><td id="virtex4-MGT-GT11[0]-DRP[43][8]"><a href="#virtex4-MGT-bit-MAIN[7][19][29]">MAIN[7][19][29]</a></td><td id="virtex4-MGT-GT11[1]-DRP[43][8]"><a href="#virtex4-MGT-bit-MAIN[23][19][29]">MAIN[23][19][29]</a></td></tr>

<tr><td>DRP[43] bit 9</td><td id="virtex4-MGT-GT11[0]-DRP[43][9]"><a href="#virtex4-MGT-bit-MAIN[7][19][30]">MAIN[7][19][30]</a></td><td id="virtex4-MGT-GT11[1]-DRP[43][9]"><a href="#virtex4-MGT-bit-MAIN[23][19][30]">MAIN[23][19][30]</a></td></tr>

<tr><td>DRP[43] bit 10</td><td id="virtex4-MGT-GT11[0]-DRP[43][10]"><a href="#virtex4-MGT-bit-MAIN[7][19][31]">MAIN[7][19][31]</a></td><td id="virtex4-MGT-GT11[1]-DRP[43][10]"><a href="#virtex4-MGT-bit-MAIN[23][19][31]">MAIN[23][19][31]</a></td></tr>

<tr><td>DRP[43] bit 11</td><td id="virtex4-MGT-GT11[0]-DRP[43][11]"><a href="#virtex4-MGT-bit-MAIN[7][19][32]">MAIN[7][19][32]</a></td><td id="virtex4-MGT-GT11[1]-DRP[43][11]"><a href="#virtex4-MGT-bit-MAIN[23][19][32]">MAIN[23][19][32]</a></td></tr>

<tr><td>DRP[43] bit 12</td><td id="virtex4-MGT-GT11[0]-DRP[43][12]"><a href="#virtex4-MGT-bit-MAIN[7][19][33]">MAIN[7][19][33]</a></td><td id="virtex4-MGT-GT11[1]-DRP[43][12]"><a href="#virtex4-MGT-bit-MAIN[23][19][33]">MAIN[23][19][33]</a></td></tr>

<tr><td>DRP[43] bit 13</td><td id="virtex4-MGT-GT11[0]-DRP[43][13]"><a href="#virtex4-MGT-bit-MAIN[7][19][34]">MAIN[7][19][34]</a></td><td id="virtex4-MGT-GT11[1]-DRP[43][13]"><a href="#virtex4-MGT-bit-MAIN[23][19][34]">MAIN[23][19][34]</a></td></tr>

<tr><td>DRP[43] bit 14</td><td id="virtex4-MGT-GT11[0]-DRP[43][14]"><a href="#virtex4-MGT-bit-MAIN[7][19][35]">MAIN[7][19][35]</a></td><td id="virtex4-MGT-GT11[1]-DRP[43][14]"><a href="#virtex4-MGT-bit-MAIN[23][19][35]">MAIN[23][19][35]</a></td></tr>

<tr><td>DRP[43] bit 15</td><td id="virtex4-MGT-GT11[0]-DRP[43][15]"><a href="#virtex4-MGT-bit-MAIN[7][19][36]">MAIN[7][19][36]</a></td><td id="virtex4-MGT-GT11[1]-DRP[43][15]"><a href="#virtex4-MGT-bit-MAIN[23][19][36]">MAIN[23][19][36]</a></td></tr>

<tr><td>DRP[44] bit 0</td><td id="virtex4-MGT-GT11[0]-DRP[44][0]"><a href="#virtex4-MGT-bit-MAIN[9][19][21]">MAIN[9][19][21]</a></td><td id="virtex4-MGT-GT11[1]-DRP[44][0]"><a href="#virtex4-MGT-bit-MAIN[25][19][21]">MAIN[25][19][21]</a></td></tr>

<tr><td>DRP[44] bit 1</td><td id="virtex4-MGT-GT11[0]-DRP[44][1]"><a href="#virtex4-MGT-bit-MAIN[9][19][22]">MAIN[9][19][22]</a></td><td id="virtex4-MGT-GT11[1]-DRP[44][1]"><a href="#virtex4-MGT-bit-MAIN[25][19][22]">MAIN[25][19][22]</a></td></tr>

<tr><td>DRP[44] bit 2</td><td id="virtex4-MGT-GT11[0]-DRP[44][2]"><a href="#virtex4-MGT-bit-MAIN[9][19][23]">MAIN[9][19][23]</a></td><td id="virtex4-MGT-GT11[1]-DRP[44][2]"><a href="#virtex4-MGT-bit-MAIN[25][19][23]">MAIN[25][19][23]</a></td></tr>

<tr><td>DRP[44] bit 3</td><td id="virtex4-MGT-GT11[0]-DRP[44][3]"><a href="#virtex4-MGT-bit-MAIN[9][19][24]">MAIN[9][19][24]</a></td><td id="virtex4-MGT-GT11[1]-DRP[44][3]"><a href="#virtex4-MGT-bit-MAIN[25][19][24]">MAIN[25][19][24]</a></td></tr>

<tr><td>DRP[44] bit 4</td><td id="virtex4-MGT-GT11[0]-DRP[44][4]"><a href="#virtex4-MGT-bit-MAIN[9][19][25]">MAIN[9][19][25]</a></td><td id="virtex4-MGT-GT11[1]-DRP[44][4]"><a href="#virtex4-MGT-bit-MAIN[25][19][25]">MAIN[25][19][25]</a></td></tr>

<tr><td>DRP[44] bit 5</td><td id="virtex4-MGT-GT11[0]-DRP[44][5]"><a href="#virtex4-MGT-bit-MAIN[9][19][26]">MAIN[9][19][26]</a></td><td id="virtex4-MGT-GT11[1]-DRP[44][5]"><a href="#virtex4-MGT-bit-MAIN[25][19][26]">MAIN[25][19][26]</a></td></tr>

<tr><td>DRP[44] bit 6</td><td id="virtex4-MGT-GT11[0]-DRP[44][6]"><a href="#virtex4-MGT-bit-MAIN[9][19][27]">MAIN[9][19][27]</a></td><td id="virtex4-MGT-GT11[1]-DRP[44][6]"><a href="#virtex4-MGT-bit-MAIN[25][19][27]">MAIN[25][19][27]</a></td></tr>

<tr><td>DRP[44] bit 7</td><td id="virtex4-MGT-GT11[0]-DRP[44][7]"><a href="#virtex4-MGT-bit-MAIN[9][19][28]">MAIN[9][19][28]</a></td><td id="virtex4-MGT-GT11[1]-DRP[44][7]"><a href="#virtex4-MGT-bit-MAIN[25][19][28]">MAIN[25][19][28]</a></td></tr>

<tr><td>DRP[44] bit 8</td><td id="virtex4-MGT-GT11[0]-DRP[44][8]"><a href="#virtex4-MGT-bit-MAIN[9][19][29]">MAIN[9][19][29]</a></td><td id="virtex4-MGT-GT11[1]-DRP[44][8]"><a href="#virtex4-MGT-bit-MAIN[25][19][29]">MAIN[25][19][29]</a></td></tr>

<tr><td>DRP[44] bit 9</td><td id="virtex4-MGT-GT11[0]-DRP[44][9]"><a href="#virtex4-MGT-bit-MAIN[9][19][30]">MAIN[9][19][30]</a></td><td id="virtex4-MGT-GT11[1]-DRP[44][9]"><a href="#virtex4-MGT-bit-MAIN[25][19][30]">MAIN[25][19][30]</a></td></tr>

<tr><td>DRP[44] bit 10</td><td id="virtex4-MGT-GT11[0]-DRP[44][10]"><a href="#virtex4-MGT-bit-MAIN[9][19][31]">MAIN[9][19][31]</a></td><td id="virtex4-MGT-GT11[1]-DRP[44][10]"><a href="#virtex4-MGT-bit-MAIN[25][19][31]">MAIN[25][19][31]</a></td></tr>

<tr><td>DRP[44] bit 11</td><td id="virtex4-MGT-GT11[0]-DRP[44][11]"><a href="#virtex4-MGT-bit-MAIN[9][19][32]">MAIN[9][19][32]</a></td><td id="virtex4-MGT-GT11[1]-DRP[44][11]"><a href="#virtex4-MGT-bit-MAIN[25][19][32]">MAIN[25][19][32]</a></td></tr>

<tr><td>DRP[44] bit 12</td><td id="virtex4-MGT-GT11[0]-DRP[44][12]"><a href="#virtex4-MGT-bit-MAIN[9][19][33]">MAIN[9][19][33]</a></td><td id="virtex4-MGT-GT11[1]-DRP[44][12]"><a href="#virtex4-MGT-bit-MAIN[25][19][33]">MAIN[25][19][33]</a></td></tr>

<tr><td>DRP[44] bit 13</td><td id="virtex4-MGT-GT11[0]-DRP[44][13]"><a href="#virtex4-MGT-bit-MAIN[9][19][34]">MAIN[9][19][34]</a></td><td id="virtex4-MGT-GT11[1]-DRP[44][13]"><a href="#virtex4-MGT-bit-MAIN[25][19][34]">MAIN[25][19][34]</a></td></tr>

<tr><td>DRP[44] bit 14</td><td id="virtex4-MGT-GT11[0]-DRP[44][14]"><a href="#virtex4-MGT-bit-MAIN[9][19][35]">MAIN[9][19][35]</a></td><td id="virtex4-MGT-GT11[1]-DRP[44][14]"><a href="#virtex4-MGT-bit-MAIN[25][19][35]">MAIN[25][19][35]</a></td></tr>

<tr><td>DRP[44] bit 15</td><td id="virtex4-MGT-GT11[0]-DRP[44][15]"><a href="#virtex4-MGT-bit-MAIN[9][19][36]">MAIN[9][19][36]</a></td><td id="virtex4-MGT-GT11[1]-DRP[44][15]"><a href="#virtex4-MGT-bit-MAIN[25][19][36]">MAIN[25][19][36]</a></td></tr>

<tr><td>DRP[45] bit 0</td><td id="virtex4-MGT-GT11[0]-DRP[45][0]"><a href="#virtex4-MGT-bit-MAIN[11][19][21]">MAIN[11][19][21]</a></td><td id="virtex4-MGT-GT11[1]-DRP[45][0]"><a href="#virtex4-MGT-bit-MAIN[27][19][21]">MAIN[27][19][21]</a></td></tr>

<tr><td>DRP[45] bit 1</td><td id="virtex4-MGT-GT11[0]-DRP[45][1]"><a href="#virtex4-MGT-bit-MAIN[11][19][22]">MAIN[11][19][22]</a></td><td id="virtex4-MGT-GT11[1]-DRP[45][1]"><a href="#virtex4-MGT-bit-MAIN[27][19][22]">MAIN[27][19][22]</a></td></tr>

<tr><td>DRP[45] bit 2</td><td id="virtex4-MGT-GT11[0]-DRP[45][2]"><a href="#virtex4-MGT-bit-MAIN[11][19][23]">MAIN[11][19][23]</a></td><td id="virtex4-MGT-GT11[1]-DRP[45][2]"><a href="#virtex4-MGT-bit-MAIN[27][19][23]">MAIN[27][19][23]</a></td></tr>

<tr><td>DRP[45] bit 3</td><td id="virtex4-MGT-GT11[0]-DRP[45][3]"><a href="#virtex4-MGT-bit-MAIN[11][19][24]">MAIN[11][19][24]</a></td><td id="virtex4-MGT-GT11[1]-DRP[45][3]"><a href="#virtex4-MGT-bit-MAIN[27][19][24]">MAIN[27][19][24]</a></td></tr>

<tr><td>DRP[45] bit 4</td><td id="virtex4-MGT-GT11[0]-DRP[45][4]"><a href="#virtex4-MGT-bit-MAIN[11][19][25]">MAIN[11][19][25]</a></td><td id="virtex4-MGT-GT11[1]-DRP[45][4]"><a href="#virtex4-MGT-bit-MAIN[27][19][25]">MAIN[27][19][25]</a></td></tr>

<tr><td>DRP[45] bit 5</td><td id="virtex4-MGT-GT11[0]-DRP[45][5]"><a href="#virtex4-MGT-bit-MAIN[11][19][26]">MAIN[11][19][26]</a></td><td id="virtex4-MGT-GT11[1]-DRP[45][5]"><a href="#virtex4-MGT-bit-MAIN[27][19][26]">MAIN[27][19][26]</a></td></tr>

<tr><td>DRP[45] bit 6</td><td id="virtex4-MGT-GT11[0]-DRP[45][6]"><a href="#virtex4-MGT-bit-MAIN[11][19][27]">MAIN[11][19][27]</a></td><td id="virtex4-MGT-GT11[1]-DRP[45][6]"><a href="#virtex4-MGT-bit-MAIN[27][19][27]">MAIN[27][19][27]</a></td></tr>

<tr><td>DRP[45] bit 7</td><td id="virtex4-MGT-GT11[0]-DRP[45][7]"><a href="#virtex4-MGT-bit-MAIN[11][19][28]">MAIN[11][19][28]</a></td><td id="virtex4-MGT-GT11[1]-DRP[45][7]"><a href="#virtex4-MGT-bit-MAIN[27][19][28]">MAIN[27][19][28]</a></td></tr>

<tr><td>DRP[45] bit 8</td><td id="virtex4-MGT-GT11[0]-DRP[45][8]"><a href="#virtex4-MGT-bit-MAIN[11][19][29]">MAIN[11][19][29]</a></td><td id="virtex4-MGT-GT11[1]-DRP[45][8]"><a href="#virtex4-MGT-bit-MAIN[27][19][29]">MAIN[27][19][29]</a></td></tr>

<tr><td>DRP[45] bit 9</td><td id="virtex4-MGT-GT11[0]-DRP[45][9]"><a href="#virtex4-MGT-bit-MAIN[11][19][30]">MAIN[11][19][30]</a></td><td id="virtex4-MGT-GT11[1]-DRP[45][9]"><a href="#virtex4-MGT-bit-MAIN[27][19][30]">MAIN[27][19][30]</a></td></tr>

<tr><td>DRP[45] bit 10</td><td id="virtex4-MGT-GT11[0]-DRP[45][10]"><a href="#virtex4-MGT-bit-MAIN[11][19][31]">MAIN[11][19][31]</a></td><td id="virtex4-MGT-GT11[1]-DRP[45][10]"><a href="#virtex4-MGT-bit-MAIN[27][19][31]">MAIN[27][19][31]</a></td></tr>

<tr><td>DRP[45] bit 11</td><td id="virtex4-MGT-GT11[0]-DRP[45][11]"><a href="#virtex4-MGT-bit-MAIN[11][19][32]">MAIN[11][19][32]</a></td><td id="virtex4-MGT-GT11[1]-DRP[45][11]"><a href="#virtex4-MGT-bit-MAIN[27][19][32]">MAIN[27][19][32]</a></td></tr>

<tr><td>DRP[45] bit 12</td><td id="virtex4-MGT-GT11[0]-DRP[45][12]"><a href="#virtex4-MGT-bit-MAIN[11][19][33]">MAIN[11][19][33]</a></td><td id="virtex4-MGT-GT11[1]-DRP[45][12]"><a href="#virtex4-MGT-bit-MAIN[27][19][33]">MAIN[27][19][33]</a></td></tr>

<tr><td>DRP[45] bit 13</td><td id="virtex4-MGT-GT11[0]-DRP[45][13]"><a href="#virtex4-MGT-bit-MAIN[11][19][34]">MAIN[11][19][34]</a></td><td id="virtex4-MGT-GT11[1]-DRP[45][13]"><a href="#virtex4-MGT-bit-MAIN[27][19][34]">MAIN[27][19][34]</a></td></tr>

<tr><td>DRP[45] bit 14</td><td id="virtex4-MGT-GT11[0]-DRP[45][14]"><a href="#virtex4-MGT-bit-MAIN[11][19][35]">MAIN[11][19][35]</a></td><td id="virtex4-MGT-GT11[1]-DRP[45][14]"><a href="#virtex4-MGT-bit-MAIN[27][19][35]">MAIN[27][19][35]</a></td></tr>

<tr><td>DRP[45] bit 15</td><td id="virtex4-MGT-GT11[0]-DRP[45][15]"><a href="#virtex4-MGT-bit-MAIN[11][19][36]">MAIN[11][19][36]</a></td><td id="virtex4-MGT-GT11[1]-DRP[45][15]"><a href="#virtex4-MGT-bit-MAIN[27][19][36]">MAIN[27][19][36]</a></td></tr>

<tr><td>DRP[46] bit 0</td><td id="virtex4-MGT-GT11[0]-DRP[46][0]"><a href="#virtex4-MGT-bit-MAIN[13][19][21]">MAIN[13][19][21]</a></td><td id="virtex4-MGT-GT11[1]-DRP[46][0]"><a href="#virtex4-MGT-bit-MAIN[29][19][21]">MAIN[29][19][21]</a></td></tr>

<tr><td>DRP[46] bit 1</td><td id="virtex4-MGT-GT11[0]-DRP[46][1]"><a href="#virtex4-MGT-bit-MAIN[13][19][22]">MAIN[13][19][22]</a></td><td id="virtex4-MGT-GT11[1]-DRP[46][1]"><a href="#virtex4-MGT-bit-MAIN[29][19][22]">MAIN[29][19][22]</a></td></tr>

<tr><td>DRP[46] bit 2</td><td id="virtex4-MGT-GT11[0]-DRP[46][2]"><a href="#virtex4-MGT-bit-MAIN[13][19][23]">MAIN[13][19][23]</a></td><td id="virtex4-MGT-GT11[1]-DRP[46][2]"><a href="#virtex4-MGT-bit-MAIN[29][19][23]">MAIN[29][19][23]</a></td></tr>

<tr><td>DRP[46] bit 3</td><td id="virtex4-MGT-GT11[0]-DRP[46][3]"><a href="#virtex4-MGT-bit-MAIN[13][19][24]">MAIN[13][19][24]</a></td><td id="virtex4-MGT-GT11[1]-DRP[46][3]"><a href="#virtex4-MGT-bit-MAIN[29][19][24]">MAIN[29][19][24]</a></td></tr>

<tr><td>DRP[46] bit 4</td><td id="virtex4-MGT-GT11[0]-DRP[46][4]"><a href="#virtex4-MGT-bit-MAIN[13][19][25]">MAIN[13][19][25]</a></td><td id="virtex4-MGT-GT11[1]-DRP[46][4]"><a href="#virtex4-MGT-bit-MAIN[29][19][25]">MAIN[29][19][25]</a></td></tr>

<tr><td>DRP[46] bit 5</td><td id="virtex4-MGT-GT11[0]-DRP[46][5]"><a href="#virtex4-MGT-bit-MAIN[13][19][26]">MAIN[13][19][26]</a></td><td id="virtex4-MGT-GT11[1]-DRP[46][5]"><a href="#virtex4-MGT-bit-MAIN[29][19][26]">MAIN[29][19][26]</a></td></tr>

<tr><td>DRP[46] bit 6</td><td id="virtex4-MGT-GT11[0]-DRP[46][6]"><a href="#virtex4-MGT-bit-MAIN[13][19][27]">MAIN[13][19][27]</a></td><td id="virtex4-MGT-GT11[1]-DRP[46][6]"><a href="#virtex4-MGT-bit-MAIN[29][19][27]">MAIN[29][19][27]</a></td></tr>

<tr><td>DRP[46] bit 7</td><td id="virtex4-MGT-GT11[0]-DRP[46][7]"><a href="#virtex4-MGT-bit-MAIN[13][19][28]">MAIN[13][19][28]</a></td><td id="virtex4-MGT-GT11[1]-DRP[46][7]"><a href="#virtex4-MGT-bit-MAIN[29][19][28]">MAIN[29][19][28]</a></td></tr>

<tr><td>DRP[46] bit 8</td><td id="virtex4-MGT-GT11[0]-DRP[46][8]"><a href="#virtex4-MGT-bit-MAIN[13][19][29]">MAIN[13][19][29]</a></td><td id="virtex4-MGT-GT11[1]-DRP[46][8]"><a href="#virtex4-MGT-bit-MAIN[29][19][29]">MAIN[29][19][29]</a></td></tr>

<tr><td>DRP[46] bit 9</td><td id="virtex4-MGT-GT11[0]-DRP[46][9]"><a href="#virtex4-MGT-bit-MAIN[13][19][30]">MAIN[13][19][30]</a></td><td id="virtex4-MGT-GT11[1]-DRP[46][9]"><a href="#virtex4-MGT-bit-MAIN[29][19][30]">MAIN[29][19][30]</a></td></tr>

<tr><td>DRP[46] bit 10</td><td id="virtex4-MGT-GT11[0]-DRP[46][10]"><a href="#virtex4-MGT-bit-MAIN[13][19][31]">MAIN[13][19][31]</a></td><td id="virtex4-MGT-GT11[1]-DRP[46][10]"><a href="#virtex4-MGT-bit-MAIN[29][19][31]">MAIN[29][19][31]</a></td></tr>

<tr><td>DRP[46] bit 11</td><td id="virtex4-MGT-GT11[0]-DRP[46][11]"><a href="#virtex4-MGT-bit-MAIN[13][19][32]">MAIN[13][19][32]</a></td><td id="virtex4-MGT-GT11[1]-DRP[46][11]"><a href="#virtex4-MGT-bit-MAIN[29][19][32]">MAIN[29][19][32]</a></td></tr>

<tr><td>DRP[46] bit 12</td><td id="virtex4-MGT-GT11[0]-DRP[46][12]"><a href="#virtex4-MGT-bit-MAIN[13][19][33]">MAIN[13][19][33]</a></td><td id="virtex4-MGT-GT11[1]-DRP[46][12]"><a href="#virtex4-MGT-bit-MAIN[29][19][33]">MAIN[29][19][33]</a></td></tr>

<tr><td>DRP[46] bit 13</td><td id="virtex4-MGT-GT11[0]-DRP[46][13]"><a href="#virtex4-MGT-bit-MAIN[13][19][34]">MAIN[13][19][34]</a></td><td id="virtex4-MGT-GT11[1]-DRP[46][13]"><a href="#virtex4-MGT-bit-MAIN[29][19][34]">MAIN[29][19][34]</a></td></tr>

<tr><td>DRP[46] bit 14</td><td id="virtex4-MGT-GT11[0]-DRP[46][14]"><a href="#virtex4-MGT-bit-MAIN[13][19][35]">MAIN[13][19][35]</a></td><td id="virtex4-MGT-GT11[1]-DRP[46][14]"><a href="#virtex4-MGT-bit-MAIN[29][19][35]">MAIN[29][19][35]</a></td></tr>

<tr><td>DRP[46] bit 15</td><td id="virtex4-MGT-GT11[0]-DRP[46][15]"><a href="#virtex4-MGT-bit-MAIN[13][19][36]">MAIN[13][19][36]</a></td><td id="virtex4-MGT-GT11[1]-DRP[46][15]"><a href="#virtex4-MGT-bit-MAIN[29][19][36]">MAIN[29][19][36]</a></td></tr>

<tr><td>DRP[47] bit 0</td><td id="virtex4-MGT-GT11[0]-DRP[47][0]"><a href="#virtex4-MGT-bit-MAIN[15][19][21]">MAIN[15][19][21]</a></td><td id="virtex4-MGT-GT11[1]-DRP[47][0]"><a href="#virtex4-MGT-bit-MAIN[31][19][21]">MAIN[31][19][21]</a></td></tr>

<tr><td>DRP[47] bit 1</td><td id="virtex4-MGT-GT11[0]-DRP[47][1]"><a href="#virtex4-MGT-bit-MAIN[15][19][22]">MAIN[15][19][22]</a></td><td id="virtex4-MGT-GT11[1]-DRP[47][1]"><a href="#virtex4-MGT-bit-MAIN[31][19][22]">MAIN[31][19][22]</a></td></tr>

<tr><td>DRP[47] bit 2</td><td id="virtex4-MGT-GT11[0]-DRP[47][2]"><a href="#virtex4-MGT-bit-MAIN[15][19][23]">MAIN[15][19][23]</a></td><td id="virtex4-MGT-GT11[1]-DRP[47][2]"><a href="#virtex4-MGT-bit-MAIN[31][19][23]">MAIN[31][19][23]</a></td></tr>

<tr><td>DRP[47] bit 3</td><td id="virtex4-MGT-GT11[0]-DRP[47][3]"><a href="#virtex4-MGT-bit-MAIN[15][19][24]">MAIN[15][19][24]</a></td><td id="virtex4-MGT-GT11[1]-DRP[47][3]"><a href="#virtex4-MGT-bit-MAIN[31][19][24]">MAIN[31][19][24]</a></td></tr>

<tr><td>DRP[47] bit 4</td><td id="virtex4-MGT-GT11[0]-DRP[47][4]"><a href="#virtex4-MGT-bit-MAIN[15][19][25]">MAIN[15][19][25]</a></td><td id="virtex4-MGT-GT11[1]-DRP[47][4]"><a href="#virtex4-MGT-bit-MAIN[31][19][25]">MAIN[31][19][25]</a></td></tr>

<tr><td>DRP[47] bit 5</td><td id="virtex4-MGT-GT11[0]-DRP[47][5]"><a href="#virtex4-MGT-bit-MAIN[15][19][26]">MAIN[15][19][26]</a></td><td id="virtex4-MGT-GT11[1]-DRP[47][5]"><a href="#virtex4-MGT-bit-MAIN[31][19][26]">MAIN[31][19][26]</a></td></tr>

<tr><td>DRP[47] bit 6</td><td id="virtex4-MGT-GT11[0]-DRP[47][6]"><a href="#virtex4-MGT-bit-MAIN[15][19][27]">MAIN[15][19][27]</a></td><td id="virtex4-MGT-GT11[1]-DRP[47][6]"><a href="#virtex4-MGT-bit-MAIN[31][19][27]">MAIN[31][19][27]</a></td></tr>

<tr><td>DRP[47] bit 7</td><td id="virtex4-MGT-GT11[0]-DRP[47][7]"><a href="#virtex4-MGT-bit-MAIN[15][19][28]">MAIN[15][19][28]</a></td><td id="virtex4-MGT-GT11[1]-DRP[47][7]"><a href="#virtex4-MGT-bit-MAIN[31][19][28]">MAIN[31][19][28]</a></td></tr>

<tr><td>DRP[47] bit 8</td><td id="virtex4-MGT-GT11[0]-DRP[47][8]"><a href="#virtex4-MGT-bit-MAIN[15][19][29]">MAIN[15][19][29]</a></td><td id="virtex4-MGT-GT11[1]-DRP[47][8]"><a href="#virtex4-MGT-bit-MAIN[31][19][29]">MAIN[31][19][29]</a></td></tr>

<tr><td>DRP[47] bit 9</td><td id="virtex4-MGT-GT11[0]-DRP[47][9]"><a href="#virtex4-MGT-bit-MAIN[15][19][30]">MAIN[15][19][30]</a></td><td id="virtex4-MGT-GT11[1]-DRP[47][9]"><a href="#virtex4-MGT-bit-MAIN[31][19][30]">MAIN[31][19][30]</a></td></tr>

<tr><td>DRP[47] bit 10</td><td id="virtex4-MGT-GT11[0]-DRP[47][10]"><a href="#virtex4-MGT-bit-MAIN[15][19][31]">MAIN[15][19][31]</a></td><td id="virtex4-MGT-GT11[1]-DRP[47][10]"><a href="#virtex4-MGT-bit-MAIN[31][19][31]">MAIN[31][19][31]</a></td></tr>

<tr><td>DRP[47] bit 11</td><td id="virtex4-MGT-GT11[0]-DRP[47][11]"><a href="#virtex4-MGT-bit-MAIN[15][19][32]">MAIN[15][19][32]</a></td><td id="virtex4-MGT-GT11[1]-DRP[47][11]"><a href="#virtex4-MGT-bit-MAIN[31][19][32]">MAIN[31][19][32]</a></td></tr>

<tr><td>DRP[47] bit 12</td><td id="virtex4-MGT-GT11[0]-DRP[47][12]"><a href="#virtex4-MGT-bit-MAIN[15][19][33]">MAIN[15][19][33]</a></td><td id="virtex4-MGT-GT11[1]-DRP[47][12]"><a href="#virtex4-MGT-bit-MAIN[31][19][33]">MAIN[31][19][33]</a></td></tr>

<tr><td>DRP[47] bit 13</td><td id="virtex4-MGT-GT11[0]-DRP[47][13]"><a href="#virtex4-MGT-bit-MAIN[15][19][34]">MAIN[15][19][34]</a></td><td id="virtex4-MGT-GT11[1]-DRP[47][13]"><a href="#virtex4-MGT-bit-MAIN[31][19][34]">MAIN[31][19][34]</a></td></tr>

<tr><td>DRP[47] bit 14</td><td id="virtex4-MGT-GT11[0]-DRP[47][14]"><a href="#virtex4-MGT-bit-MAIN[15][19][35]">MAIN[15][19][35]</a></td><td id="virtex4-MGT-GT11[1]-DRP[47][14]"><a href="#virtex4-MGT-bit-MAIN[31][19][35]">MAIN[31][19][35]</a></td></tr>

<tr><td>DRP[47] bit 15</td><td id="virtex4-MGT-GT11[0]-DRP[47][15]"><a href="#virtex4-MGT-bit-MAIN[15][19][36]">MAIN[15][19][36]</a></td><td id="virtex4-MGT-GT11[1]-DRP[47][15]"><a href="#virtex4-MGT-bit-MAIN[31][19][36]">MAIN[31][19][36]</a></td></tr>

<tr><td>DRP[48] bit 0</td><td id="virtex4-MGT-GT11[0]-DRP[48][0]"><a href="#virtex4-MGT-bit-MAIN[1][19][41]">MAIN[1][19][41]</a></td><td id="virtex4-MGT-GT11[1]-DRP[48][0]"><a href="#virtex4-MGT-bit-MAIN[17][19][41]">MAIN[17][19][41]</a></td></tr>

<tr><td>DRP[48] bit 1</td><td id="virtex4-MGT-GT11[0]-DRP[48][1]"><a href="#virtex4-MGT-bit-MAIN[1][19][42]">MAIN[1][19][42]</a></td><td id="virtex4-MGT-GT11[1]-DRP[48][1]"><a href="#virtex4-MGT-bit-MAIN[17][19][42]">MAIN[17][19][42]</a></td></tr>

<tr><td>DRP[48] bit 2</td><td id="virtex4-MGT-GT11[0]-DRP[48][2]"><a href="#virtex4-MGT-bit-MAIN[1][19][43]">MAIN[1][19][43]</a></td><td id="virtex4-MGT-GT11[1]-DRP[48][2]"><a href="#virtex4-MGT-bit-MAIN[17][19][43]">MAIN[17][19][43]</a></td></tr>

<tr><td>DRP[48] bit 3</td><td id="virtex4-MGT-GT11[0]-DRP[48][3]"><a href="#virtex4-MGT-bit-MAIN[1][19][44]">MAIN[1][19][44]</a></td><td id="virtex4-MGT-GT11[1]-DRP[48][3]"><a href="#virtex4-MGT-bit-MAIN[17][19][44]">MAIN[17][19][44]</a></td></tr>

<tr><td>DRP[48] bit 4</td><td id="virtex4-MGT-GT11[0]-DRP[48][4]"><a href="#virtex4-MGT-bit-MAIN[1][19][45]">MAIN[1][19][45]</a></td><td id="virtex4-MGT-GT11[1]-DRP[48][4]"><a href="#virtex4-MGT-bit-MAIN[17][19][45]">MAIN[17][19][45]</a></td></tr>

<tr><td>DRP[48] bit 5</td><td id="virtex4-MGT-GT11[0]-DRP[48][5]"><a href="#virtex4-MGT-bit-MAIN[1][19][46]">MAIN[1][19][46]</a></td><td id="virtex4-MGT-GT11[1]-DRP[48][5]"><a href="#virtex4-MGT-bit-MAIN[17][19][46]">MAIN[17][19][46]</a></td></tr>

<tr><td>DRP[48] bit 6</td><td id="virtex4-MGT-GT11[0]-DRP[48][6]"><a href="#virtex4-MGT-bit-MAIN[1][19][47]">MAIN[1][19][47]</a></td><td id="virtex4-MGT-GT11[1]-DRP[48][6]"><a href="#virtex4-MGT-bit-MAIN[17][19][47]">MAIN[17][19][47]</a></td></tr>

<tr><td>DRP[48] bit 7</td><td id="virtex4-MGT-GT11[0]-DRP[48][7]"><a href="#virtex4-MGT-bit-MAIN[1][19][48]">MAIN[1][19][48]</a></td><td id="virtex4-MGT-GT11[1]-DRP[48][7]"><a href="#virtex4-MGT-bit-MAIN[17][19][48]">MAIN[17][19][48]</a></td></tr>

<tr><td>DRP[48] bit 8</td><td id="virtex4-MGT-GT11[0]-DRP[48][8]"><a href="#virtex4-MGT-bit-MAIN[1][19][49]">MAIN[1][19][49]</a></td><td id="virtex4-MGT-GT11[1]-DRP[48][8]"><a href="#virtex4-MGT-bit-MAIN[17][19][49]">MAIN[17][19][49]</a></td></tr>

<tr><td>DRP[48] bit 9</td><td id="virtex4-MGT-GT11[0]-DRP[48][9]"><a href="#virtex4-MGT-bit-MAIN[1][19][50]">MAIN[1][19][50]</a></td><td id="virtex4-MGT-GT11[1]-DRP[48][9]"><a href="#virtex4-MGT-bit-MAIN[17][19][50]">MAIN[17][19][50]</a></td></tr>

<tr><td>DRP[48] bit 10</td><td id="virtex4-MGT-GT11[0]-DRP[48][10]"><a href="#virtex4-MGT-bit-MAIN[1][19][51]">MAIN[1][19][51]</a></td><td id="virtex4-MGT-GT11[1]-DRP[48][10]"><a href="#virtex4-MGT-bit-MAIN[17][19][51]">MAIN[17][19][51]</a></td></tr>

<tr><td>DRP[48] bit 11</td><td id="virtex4-MGT-GT11[0]-DRP[48][11]"><a href="#virtex4-MGT-bit-MAIN[1][19][52]">MAIN[1][19][52]</a></td><td id="virtex4-MGT-GT11[1]-DRP[48][11]"><a href="#virtex4-MGT-bit-MAIN[17][19][52]">MAIN[17][19][52]</a></td></tr>

<tr><td>DRP[48] bit 12</td><td id="virtex4-MGT-GT11[0]-DRP[48][12]"><a href="#virtex4-MGT-bit-MAIN[1][19][53]">MAIN[1][19][53]</a></td><td id="virtex4-MGT-GT11[1]-DRP[48][12]"><a href="#virtex4-MGT-bit-MAIN[17][19][53]">MAIN[17][19][53]</a></td></tr>

<tr><td>DRP[48] bit 13</td><td id="virtex4-MGT-GT11[0]-DRP[48][13]"><a href="#virtex4-MGT-bit-MAIN[1][19][54]">MAIN[1][19][54]</a></td><td id="virtex4-MGT-GT11[1]-DRP[48][13]"><a href="#virtex4-MGT-bit-MAIN[17][19][54]">MAIN[17][19][54]</a></td></tr>

<tr><td>DRP[48] bit 14</td><td id="virtex4-MGT-GT11[0]-DRP[48][14]"><a href="#virtex4-MGT-bit-MAIN[1][19][55]">MAIN[1][19][55]</a></td><td id="virtex4-MGT-GT11[1]-DRP[48][14]"><a href="#virtex4-MGT-bit-MAIN[17][19][55]">MAIN[17][19][55]</a></td></tr>

<tr><td>DRP[48] bit 15</td><td id="virtex4-MGT-GT11[0]-DRP[48][15]"><a href="#virtex4-MGT-bit-MAIN[1][19][56]">MAIN[1][19][56]</a></td><td id="virtex4-MGT-GT11[1]-DRP[48][15]"><a href="#virtex4-MGT-bit-MAIN[17][19][56]">MAIN[17][19][56]</a></td></tr>

<tr><td>DRP[49] bit 0</td><td id="virtex4-MGT-GT11[0]-DRP[49][0]"><a href="#virtex4-MGT-bit-MAIN[3][19][41]">MAIN[3][19][41]</a></td><td id="virtex4-MGT-GT11[1]-DRP[49][0]"><a href="#virtex4-MGT-bit-MAIN[19][19][41]">MAIN[19][19][41]</a></td></tr>

<tr><td>DRP[49] bit 1</td><td id="virtex4-MGT-GT11[0]-DRP[49][1]"><a href="#virtex4-MGT-bit-MAIN[3][19][42]">MAIN[3][19][42]</a></td><td id="virtex4-MGT-GT11[1]-DRP[49][1]"><a href="#virtex4-MGT-bit-MAIN[19][19][42]">MAIN[19][19][42]</a></td></tr>

<tr><td>DRP[49] bit 2</td><td id="virtex4-MGT-GT11[0]-DRP[49][2]"><a href="#virtex4-MGT-bit-MAIN[3][19][43]">MAIN[3][19][43]</a></td><td id="virtex4-MGT-GT11[1]-DRP[49][2]"><a href="#virtex4-MGT-bit-MAIN[19][19][43]">MAIN[19][19][43]</a></td></tr>

<tr><td>DRP[49] bit 3</td><td id="virtex4-MGT-GT11[0]-DRP[49][3]"><a href="#virtex4-MGT-bit-MAIN[3][19][44]">MAIN[3][19][44]</a></td><td id="virtex4-MGT-GT11[1]-DRP[49][3]"><a href="#virtex4-MGT-bit-MAIN[19][19][44]">MAIN[19][19][44]</a></td></tr>

<tr><td>DRP[49] bit 4</td><td id="virtex4-MGT-GT11[0]-DRP[49][4]"><a href="#virtex4-MGT-bit-MAIN[3][19][45]">MAIN[3][19][45]</a></td><td id="virtex4-MGT-GT11[1]-DRP[49][4]"><a href="#virtex4-MGT-bit-MAIN[19][19][45]">MAIN[19][19][45]</a></td></tr>

<tr><td>DRP[49] bit 5</td><td id="virtex4-MGT-GT11[0]-DRP[49][5]"><a href="#virtex4-MGT-bit-MAIN[3][19][46]">MAIN[3][19][46]</a></td><td id="virtex4-MGT-GT11[1]-DRP[49][5]"><a href="#virtex4-MGT-bit-MAIN[19][19][46]">MAIN[19][19][46]</a></td></tr>

<tr><td>DRP[49] bit 6</td><td id="virtex4-MGT-GT11[0]-DRP[49][6]"><a href="#virtex4-MGT-bit-MAIN[3][19][47]">MAIN[3][19][47]</a></td><td id="virtex4-MGT-GT11[1]-DRP[49][6]"><a href="#virtex4-MGT-bit-MAIN[19][19][47]">MAIN[19][19][47]</a></td></tr>

<tr><td>DRP[49] bit 7</td><td id="virtex4-MGT-GT11[0]-DRP[49][7]"><a href="#virtex4-MGT-bit-MAIN[3][19][48]">MAIN[3][19][48]</a></td><td id="virtex4-MGT-GT11[1]-DRP[49][7]"><a href="#virtex4-MGT-bit-MAIN[19][19][48]">MAIN[19][19][48]</a></td></tr>

<tr><td>DRP[49] bit 8</td><td id="virtex4-MGT-GT11[0]-DRP[49][8]"><a href="#virtex4-MGT-bit-MAIN[3][19][49]">MAIN[3][19][49]</a></td><td id="virtex4-MGT-GT11[1]-DRP[49][8]"><a href="#virtex4-MGT-bit-MAIN[19][19][49]">MAIN[19][19][49]</a></td></tr>

<tr><td>DRP[49] bit 9</td><td id="virtex4-MGT-GT11[0]-DRP[49][9]"><a href="#virtex4-MGT-bit-MAIN[3][19][50]">MAIN[3][19][50]</a></td><td id="virtex4-MGT-GT11[1]-DRP[49][9]"><a href="#virtex4-MGT-bit-MAIN[19][19][50]">MAIN[19][19][50]</a></td></tr>

<tr><td>DRP[49] bit 10</td><td id="virtex4-MGT-GT11[0]-DRP[49][10]"><a href="#virtex4-MGT-bit-MAIN[3][19][51]">MAIN[3][19][51]</a></td><td id="virtex4-MGT-GT11[1]-DRP[49][10]"><a href="#virtex4-MGT-bit-MAIN[19][19][51]">MAIN[19][19][51]</a></td></tr>

<tr><td>DRP[49] bit 11</td><td id="virtex4-MGT-GT11[0]-DRP[49][11]"><a href="#virtex4-MGT-bit-MAIN[3][19][52]">MAIN[3][19][52]</a></td><td id="virtex4-MGT-GT11[1]-DRP[49][11]"><a href="#virtex4-MGT-bit-MAIN[19][19][52]">MAIN[19][19][52]</a></td></tr>

<tr><td>DRP[49] bit 12</td><td id="virtex4-MGT-GT11[0]-DRP[49][12]"><a href="#virtex4-MGT-bit-MAIN[3][19][53]">MAIN[3][19][53]</a></td><td id="virtex4-MGT-GT11[1]-DRP[49][12]"><a href="#virtex4-MGT-bit-MAIN[19][19][53]">MAIN[19][19][53]</a></td></tr>

<tr><td>DRP[49] bit 13</td><td id="virtex4-MGT-GT11[0]-DRP[49][13]"><a href="#virtex4-MGT-bit-MAIN[3][19][54]">MAIN[3][19][54]</a></td><td id="virtex4-MGT-GT11[1]-DRP[49][13]"><a href="#virtex4-MGT-bit-MAIN[19][19][54]">MAIN[19][19][54]</a></td></tr>

<tr><td>DRP[49] bit 14</td><td id="virtex4-MGT-GT11[0]-DRP[49][14]"><a href="#virtex4-MGT-bit-MAIN[3][19][55]">MAIN[3][19][55]</a></td><td id="virtex4-MGT-GT11[1]-DRP[49][14]"><a href="#virtex4-MGT-bit-MAIN[19][19][55]">MAIN[19][19][55]</a></td></tr>

<tr><td>DRP[49] bit 15</td><td id="virtex4-MGT-GT11[0]-DRP[49][15]"><a href="#virtex4-MGT-bit-MAIN[3][19][56]">MAIN[3][19][56]</a></td><td id="virtex4-MGT-GT11[1]-DRP[49][15]"><a href="#virtex4-MGT-bit-MAIN[19][19][56]">MAIN[19][19][56]</a></td></tr>

<tr><td>DRP[50] bit 0</td><td id="virtex4-MGT-GT11[0]-DRP[50][0]"><a href="#virtex4-MGT-bit-MAIN[5][19][41]">MAIN[5][19][41]</a></td><td id="virtex4-MGT-GT11[1]-DRP[50][0]"><a href="#virtex4-MGT-bit-MAIN[21][19][41]">MAIN[21][19][41]</a></td></tr>

<tr><td>DRP[50] bit 1</td><td id="virtex4-MGT-GT11[0]-DRP[50][1]"><a href="#virtex4-MGT-bit-MAIN[5][19][42]">MAIN[5][19][42]</a></td><td id="virtex4-MGT-GT11[1]-DRP[50][1]"><a href="#virtex4-MGT-bit-MAIN[21][19][42]">MAIN[21][19][42]</a></td></tr>

<tr><td>DRP[50] bit 2</td><td id="virtex4-MGT-GT11[0]-DRP[50][2]"><a href="#virtex4-MGT-bit-MAIN[5][19][43]">MAIN[5][19][43]</a></td><td id="virtex4-MGT-GT11[1]-DRP[50][2]"><a href="#virtex4-MGT-bit-MAIN[21][19][43]">MAIN[21][19][43]</a></td></tr>

<tr><td>DRP[50] bit 3</td><td id="virtex4-MGT-GT11[0]-DRP[50][3]"><a href="#virtex4-MGT-bit-MAIN[5][19][44]">MAIN[5][19][44]</a></td><td id="virtex4-MGT-GT11[1]-DRP[50][3]"><a href="#virtex4-MGT-bit-MAIN[21][19][44]">MAIN[21][19][44]</a></td></tr>

<tr><td>DRP[50] bit 4</td><td id="virtex4-MGT-GT11[0]-DRP[50][4]"><a href="#virtex4-MGT-bit-MAIN[5][19][45]">MAIN[5][19][45]</a></td><td id="virtex4-MGT-GT11[1]-DRP[50][4]"><a href="#virtex4-MGT-bit-MAIN[21][19][45]">MAIN[21][19][45]</a></td></tr>

<tr><td>DRP[50] bit 5</td><td id="virtex4-MGT-GT11[0]-DRP[50][5]"><a href="#virtex4-MGT-bit-MAIN[5][19][46]">MAIN[5][19][46]</a></td><td id="virtex4-MGT-GT11[1]-DRP[50][5]"><a href="#virtex4-MGT-bit-MAIN[21][19][46]">MAIN[21][19][46]</a></td></tr>

<tr><td>DRP[50] bit 6</td><td id="virtex4-MGT-GT11[0]-DRP[50][6]"><a href="#virtex4-MGT-bit-MAIN[5][19][47]">MAIN[5][19][47]</a></td><td id="virtex4-MGT-GT11[1]-DRP[50][6]"><a href="#virtex4-MGT-bit-MAIN[21][19][47]">MAIN[21][19][47]</a></td></tr>

<tr><td>DRP[50] bit 7</td><td id="virtex4-MGT-GT11[0]-DRP[50][7]"><a href="#virtex4-MGT-bit-MAIN[5][19][48]">MAIN[5][19][48]</a></td><td id="virtex4-MGT-GT11[1]-DRP[50][7]"><a href="#virtex4-MGT-bit-MAIN[21][19][48]">MAIN[21][19][48]</a></td></tr>

<tr><td>DRP[50] bit 8</td><td id="virtex4-MGT-GT11[0]-DRP[50][8]"><a href="#virtex4-MGT-bit-MAIN[5][19][49]">MAIN[5][19][49]</a></td><td id="virtex4-MGT-GT11[1]-DRP[50][8]"><a href="#virtex4-MGT-bit-MAIN[21][19][49]">MAIN[21][19][49]</a></td></tr>

<tr><td>DRP[50] bit 9</td><td id="virtex4-MGT-GT11[0]-DRP[50][9]"><a href="#virtex4-MGT-bit-MAIN[5][19][50]">MAIN[5][19][50]</a></td><td id="virtex4-MGT-GT11[1]-DRP[50][9]"><a href="#virtex4-MGT-bit-MAIN[21][19][50]">MAIN[21][19][50]</a></td></tr>

<tr><td>DRP[50] bit 10</td><td id="virtex4-MGT-GT11[0]-DRP[50][10]"><a href="#virtex4-MGT-bit-MAIN[5][19][51]">MAIN[5][19][51]</a></td><td id="virtex4-MGT-GT11[1]-DRP[50][10]"><a href="#virtex4-MGT-bit-MAIN[21][19][51]">MAIN[21][19][51]</a></td></tr>

<tr><td>DRP[50] bit 11</td><td id="virtex4-MGT-GT11[0]-DRP[50][11]"><a href="#virtex4-MGT-bit-MAIN[5][19][52]">MAIN[5][19][52]</a></td><td id="virtex4-MGT-GT11[1]-DRP[50][11]"><a href="#virtex4-MGT-bit-MAIN[21][19][52]">MAIN[21][19][52]</a></td></tr>

<tr><td>DRP[50] bit 12</td><td id="virtex4-MGT-GT11[0]-DRP[50][12]"><a href="#virtex4-MGT-bit-MAIN[5][19][53]">MAIN[5][19][53]</a></td><td id="virtex4-MGT-GT11[1]-DRP[50][12]"><a href="#virtex4-MGT-bit-MAIN[21][19][53]">MAIN[21][19][53]</a></td></tr>

<tr><td>DRP[50] bit 13</td><td id="virtex4-MGT-GT11[0]-DRP[50][13]"><a href="#virtex4-MGT-bit-MAIN[5][19][54]">MAIN[5][19][54]</a></td><td id="virtex4-MGT-GT11[1]-DRP[50][13]"><a href="#virtex4-MGT-bit-MAIN[21][19][54]">MAIN[21][19][54]</a></td></tr>

<tr><td>DRP[50] bit 14</td><td id="virtex4-MGT-GT11[0]-DRP[50][14]"><a href="#virtex4-MGT-bit-MAIN[5][19][55]">MAIN[5][19][55]</a></td><td id="virtex4-MGT-GT11[1]-DRP[50][14]"><a href="#virtex4-MGT-bit-MAIN[21][19][55]">MAIN[21][19][55]</a></td></tr>

<tr><td>DRP[50] bit 15</td><td id="virtex4-MGT-GT11[0]-DRP[50][15]"><a href="#virtex4-MGT-bit-MAIN[5][19][56]">MAIN[5][19][56]</a></td><td id="virtex4-MGT-GT11[1]-DRP[50][15]"><a href="#virtex4-MGT-bit-MAIN[21][19][56]">MAIN[21][19][56]</a></td></tr>

<tr><td>DRP[51] bit 0</td><td id="virtex4-MGT-GT11[0]-DRP[51][0]"><a href="#virtex4-MGT-bit-MAIN[7][19][41]">MAIN[7][19][41]</a></td><td id="virtex4-MGT-GT11[1]-DRP[51][0]"><a href="#virtex4-MGT-bit-MAIN[23][19][41]">MAIN[23][19][41]</a></td></tr>

<tr><td>DRP[51] bit 1</td><td id="virtex4-MGT-GT11[0]-DRP[51][1]"><a href="#virtex4-MGT-bit-MAIN[7][19][42]">MAIN[7][19][42]</a></td><td id="virtex4-MGT-GT11[1]-DRP[51][1]"><a href="#virtex4-MGT-bit-MAIN[23][19][42]">MAIN[23][19][42]</a></td></tr>

<tr><td>DRP[51] bit 2</td><td id="virtex4-MGT-GT11[0]-DRP[51][2]"><a href="#virtex4-MGT-bit-MAIN[7][19][43]">MAIN[7][19][43]</a></td><td id="virtex4-MGT-GT11[1]-DRP[51][2]"><a href="#virtex4-MGT-bit-MAIN[23][19][43]">MAIN[23][19][43]</a></td></tr>

<tr><td>DRP[51] bit 3</td><td id="virtex4-MGT-GT11[0]-DRP[51][3]"><a href="#virtex4-MGT-bit-MAIN[7][19][44]">MAIN[7][19][44]</a></td><td id="virtex4-MGT-GT11[1]-DRP[51][3]"><a href="#virtex4-MGT-bit-MAIN[23][19][44]">MAIN[23][19][44]</a></td></tr>

<tr><td>DRP[51] bit 4</td><td id="virtex4-MGT-GT11[0]-DRP[51][4]"><a href="#virtex4-MGT-bit-MAIN[7][19][45]">MAIN[7][19][45]</a></td><td id="virtex4-MGT-GT11[1]-DRP[51][4]"><a href="#virtex4-MGT-bit-MAIN[23][19][45]">MAIN[23][19][45]</a></td></tr>

<tr><td>DRP[51] bit 5</td><td id="virtex4-MGT-GT11[0]-DRP[51][5]"><a href="#virtex4-MGT-bit-MAIN[7][19][46]">MAIN[7][19][46]</a></td><td id="virtex4-MGT-GT11[1]-DRP[51][5]"><a href="#virtex4-MGT-bit-MAIN[23][19][46]">MAIN[23][19][46]</a></td></tr>

<tr><td>DRP[51] bit 6</td><td id="virtex4-MGT-GT11[0]-DRP[51][6]"><a href="#virtex4-MGT-bit-MAIN[7][19][47]">MAIN[7][19][47]</a></td><td id="virtex4-MGT-GT11[1]-DRP[51][6]"><a href="#virtex4-MGT-bit-MAIN[23][19][47]">MAIN[23][19][47]</a></td></tr>

<tr><td>DRP[51] bit 7</td><td id="virtex4-MGT-GT11[0]-DRP[51][7]"><a href="#virtex4-MGT-bit-MAIN[7][19][48]">MAIN[7][19][48]</a></td><td id="virtex4-MGT-GT11[1]-DRP[51][7]"><a href="#virtex4-MGT-bit-MAIN[23][19][48]">MAIN[23][19][48]</a></td></tr>

<tr><td>DRP[51] bit 8</td><td id="virtex4-MGT-GT11[0]-DRP[51][8]"><a href="#virtex4-MGT-bit-MAIN[7][19][49]">MAIN[7][19][49]</a></td><td id="virtex4-MGT-GT11[1]-DRP[51][8]"><a href="#virtex4-MGT-bit-MAIN[23][19][49]">MAIN[23][19][49]</a></td></tr>

<tr><td>DRP[51] bit 9</td><td id="virtex4-MGT-GT11[0]-DRP[51][9]"><a href="#virtex4-MGT-bit-MAIN[7][19][50]">MAIN[7][19][50]</a></td><td id="virtex4-MGT-GT11[1]-DRP[51][9]"><a href="#virtex4-MGT-bit-MAIN[23][19][50]">MAIN[23][19][50]</a></td></tr>

<tr><td>DRP[51] bit 10</td><td id="virtex4-MGT-GT11[0]-DRP[51][10]"><a href="#virtex4-MGT-bit-MAIN[7][19][51]">MAIN[7][19][51]</a></td><td id="virtex4-MGT-GT11[1]-DRP[51][10]"><a href="#virtex4-MGT-bit-MAIN[23][19][51]">MAIN[23][19][51]</a></td></tr>

<tr><td>DRP[51] bit 11</td><td id="virtex4-MGT-GT11[0]-DRP[51][11]"><a href="#virtex4-MGT-bit-MAIN[7][19][52]">MAIN[7][19][52]</a></td><td id="virtex4-MGT-GT11[1]-DRP[51][11]"><a href="#virtex4-MGT-bit-MAIN[23][19][52]">MAIN[23][19][52]</a></td></tr>

<tr><td>DRP[51] bit 12</td><td id="virtex4-MGT-GT11[0]-DRP[51][12]"><a href="#virtex4-MGT-bit-MAIN[7][19][53]">MAIN[7][19][53]</a></td><td id="virtex4-MGT-GT11[1]-DRP[51][12]"><a href="#virtex4-MGT-bit-MAIN[23][19][53]">MAIN[23][19][53]</a></td></tr>

<tr><td>DRP[51] bit 13</td><td id="virtex4-MGT-GT11[0]-DRP[51][13]"><a href="#virtex4-MGT-bit-MAIN[7][19][54]">MAIN[7][19][54]</a></td><td id="virtex4-MGT-GT11[1]-DRP[51][13]"><a href="#virtex4-MGT-bit-MAIN[23][19][54]">MAIN[23][19][54]</a></td></tr>

<tr><td>DRP[51] bit 14</td><td id="virtex4-MGT-GT11[0]-DRP[51][14]"><a href="#virtex4-MGT-bit-MAIN[7][19][55]">MAIN[7][19][55]</a></td><td id="virtex4-MGT-GT11[1]-DRP[51][14]"><a href="#virtex4-MGT-bit-MAIN[23][19][55]">MAIN[23][19][55]</a></td></tr>

<tr><td>DRP[51] bit 15</td><td id="virtex4-MGT-GT11[0]-DRP[51][15]"><a href="#virtex4-MGT-bit-MAIN[7][19][56]">MAIN[7][19][56]</a></td><td id="virtex4-MGT-GT11[1]-DRP[51][15]"><a href="#virtex4-MGT-bit-MAIN[23][19][56]">MAIN[23][19][56]</a></td></tr>

<tr><td>DRP[52] bit 0</td><td id="virtex4-MGT-GT11[0]-DRP[52][0]"><a href="#virtex4-MGT-bit-MAIN[9][19][41]">MAIN[9][19][41]</a></td><td id="virtex4-MGT-GT11[1]-DRP[52][0]"><a href="#virtex4-MGT-bit-MAIN[25][19][41]">MAIN[25][19][41]</a></td></tr>

<tr><td>DRP[52] bit 1</td><td id="virtex4-MGT-GT11[0]-DRP[52][1]"><a href="#virtex4-MGT-bit-MAIN[9][19][42]">MAIN[9][19][42]</a></td><td id="virtex4-MGT-GT11[1]-DRP[52][1]"><a href="#virtex4-MGT-bit-MAIN[25][19][42]">MAIN[25][19][42]</a></td></tr>

<tr><td>DRP[52] bit 2</td><td id="virtex4-MGT-GT11[0]-DRP[52][2]"><a href="#virtex4-MGT-bit-MAIN[9][19][43]">MAIN[9][19][43]</a></td><td id="virtex4-MGT-GT11[1]-DRP[52][2]"><a href="#virtex4-MGT-bit-MAIN[25][19][43]">MAIN[25][19][43]</a></td></tr>

<tr><td>DRP[52] bit 3</td><td id="virtex4-MGT-GT11[0]-DRP[52][3]"><a href="#virtex4-MGT-bit-MAIN[9][19][44]">MAIN[9][19][44]</a></td><td id="virtex4-MGT-GT11[1]-DRP[52][3]"><a href="#virtex4-MGT-bit-MAIN[25][19][44]">MAIN[25][19][44]</a></td></tr>

<tr><td>DRP[52] bit 4</td><td id="virtex4-MGT-GT11[0]-DRP[52][4]"><a href="#virtex4-MGT-bit-MAIN[9][19][45]">MAIN[9][19][45]</a></td><td id="virtex4-MGT-GT11[1]-DRP[52][4]"><a href="#virtex4-MGT-bit-MAIN[25][19][45]">MAIN[25][19][45]</a></td></tr>

<tr><td>DRP[52] bit 5</td><td id="virtex4-MGT-GT11[0]-DRP[52][5]"><a href="#virtex4-MGT-bit-MAIN[9][19][46]">MAIN[9][19][46]</a></td><td id="virtex4-MGT-GT11[1]-DRP[52][5]"><a href="#virtex4-MGT-bit-MAIN[25][19][46]">MAIN[25][19][46]</a></td></tr>

<tr><td>DRP[52] bit 6</td><td id="virtex4-MGT-GT11[0]-DRP[52][6]"><a href="#virtex4-MGT-bit-MAIN[9][19][47]">MAIN[9][19][47]</a></td><td id="virtex4-MGT-GT11[1]-DRP[52][6]"><a href="#virtex4-MGT-bit-MAIN[25][19][47]">MAIN[25][19][47]</a></td></tr>

<tr><td>DRP[52] bit 7</td><td id="virtex4-MGT-GT11[0]-DRP[52][7]"><a href="#virtex4-MGT-bit-MAIN[9][19][48]">MAIN[9][19][48]</a></td><td id="virtex4-MGT-GT11[1]-DRP[52][7]"><a href="#virtex4-MGT-bit-MAIN[25][19][48]">MAIN[25][19][48]</a></td></tr>

<tr><td>DRP[52] bit 8</td><td id="virtex4-MGT-GT11[0]-DRP[52][8]"><a href="#virtex4-MGT-bit-MAIN[9][19][49]">MAIN[9][19][49]</a></td><td id="virtex4-MGT-GT11[1]-DRP[52][8]"><a href="#virtex4-MGT-bit-MAIN[25][19][49]">MAIN[25][19][49]</a></td></tr>

<tr><td>DRP[52] bit 9</td><td id="virtex4-MGT-GT11[0]-DRP[52][9]"><a href="#virtex4-MGT-bit-MAIN[9][19][50]">MAIN[9][19][50]</a></td><td id="virtex4-MGT-GT11[1]-DRP[52][9]"><a href="#virtex4-MGT-bit-MAIN[25][19][50]">MAIN[25][19][50]</a></td></tr>

<tr><td>DRP[52] bit 10</td><td id="virtex4-MGT-GT11[0]-DRP[52][10]"><a href="#virtex4-MGT-bit-MAIN[9][19][51]">MAIN[9][19][51]</a></td><td id="virtex4-MGT-GT11[1]-DRP[52][10]"><a href="#virtex4-MGT-bit-MAIN[25][19][51]">MAIN[25][19][51]</a></td></tr>

<tr><td>DRP[52] bit 11</td><td id="virtex4-MGT-GT11[0]-DRP[52][11]"><a href="#virtex4-MGT-bit-MAIN[9][19][52]">MAIN[9][19][52]</a></td><td id="virtex4-MGT-GT11[1]-DRP[52][11]"><a href="#virtex4-MGT-bit-MAIN[25][19][52]">MAIN[25][19][52]</a></td></tr>

<tr><td>DRP[52] bit 12</td><td id="virtex4-MGT-GT11[0]-DRP[52][12]"><a href="#virtex4-MGT-bit-MAIN[9][19][53]">MAIN[9][19][53]</a></td><td id="virtex4-MGT-GT11[1]-DRP[52][12]"><a href="#virtex4-MGT-bit-MAIN[25][19][53]">MAIN[25][19][53]</a></td></tr>

<tr><td>DRP[52] bit 13</td><td id="virtex4-MGT-GT11[0]-DRP[52][13]"><a href="#virtex4-MGT-bit-MAIN[9][19][54]">MAIN[9][19][54]</a></td><td id="virtex4-MGT-GT11[1]-DRP[52][13]"><a href="#virtex4-MGT-bit-MAIN[25][19][54]">MAIN[25][19][54]</a></td></tr>

<tr><td>DRP[52] bit 14</td><td id="virtex4-MGT-GT11[0]-DRP[52][14]"><a href="#virtex4-MGT-bit-MAIN[9][19][55]">MAIN[9][19][55]</a></td><td id="virtex4-MGT-GT11[1]-DRP[52][14]"><a href="#virtex4-MGT-bit-MAIN[25][19][55]">MAIN[25][19][55]</a></td></tr>

<tr><td>DRP[52] bit 15</td><td id="virtex4-MGT-GT11[0]-DRP[52][15]"><a href="#virtex4-MGT-bit-MAIN[9][19][56]">MAIN[9][19][56]</a></td><td id="virtex4-MGT-GT11[1]-DRP[52][15]"><a href="#virtex4-MGT-bit-MAIN[25][19][56]">MAIN[25][19][56]</a></td></tr>

<tr><td>DRP[53] bit 0</td><td id="virtex4-MGT-GT11[0]-DRP[53][0]"><a href="#virtex4-MGT-bit-MAIN[11][19][41]">MAIN[11][19][41]</a></td><td id="virtex4-MGT-GT11[1]-DRP[53][0]"><a href="#virtex4-MGT-bit-MAIN[27][19][41]">MAIN[27][19][41]</a></td></tr>

<tr><td>DRP[53] bit 1</td><td id="virtex4-MGT-GT11[0]-DRP[53][1]"><a href="#virtex4-MGT-bit-MAIN[11][19][42]">MAIN[11][19][42]</a></td><td id="virtex4-MGT-GT11[1]-DRP[53][1]"><a href="#virtex4-MGT-bit-MAIN[27][19][42]">MAIN[27][19][42]</a></td></tr>

<tr><td>DRP[53] bit 2</td><td id="virtex4-MGT-GT11[0]-DRP[53][2]"><a href="#virtex4-MGT-bit-MAIN[11][19][43]">MAIN[11][19][43]</a></td><td id="virtex4-MGT-GT11[1]-DRP[53][2]"><a href="#virtex4-MGT-bit-MAIN[27][19][43]">MAIN[27][19][43]</a></td></tr>

<tr><td>DRP[53] bit 3</td><td id="virtex4-MGT-GT11[0]-DRP[53][3]"><a href="#virtex4-MGT-bit-MAIN[11][19][44]">MAIN[11][19][44]</a></td><td id="virtex4-MGT-GT11[1]-DRP[53][3]"><a href="#virtex4-MGT-bit-MAIN[27][19][44]">MAIN[27][19][44]</a></td></tr>

<tr><td>DRP[53] bit 4</td><td id="virtex4-MGT-GT11[0]-DRP[53][4]"><a href="#virtex4-MGT-bit-MAIN[11][19][45]">MAIN[11][19][45]</a></td><td id="virtex4-MGT-GT11[1]-DRP[53][4]"><a href="#virtex4-MGT-bit-MAIN[27][19][45]">MAIN[27][19][45]</a></td></tr>

<tr><td>DRP[53] bit 5</td><td id="virtex4-MGT-GT11[0]-DRP[53][5]"><a href="#virtex4-MGT-bit-MAIN[11][19][46]">MAIN[11][19][46]</a></td><td id="virtex4-MGT-GT11[1]-DRP[53][5]"><a href="#virtex4-MGT-bit-MAIN[27][19][46]">MAIN[27][19][46]</a></td></tr>

<tr><td>DRP[53] bit 6</td><td id="virtex4-MGT-GT11[0]-DRP[53][6]"><a href="#virtex4-MGT-bit-MAIN[11][19][47]">MAIN[11][19][47]</a></td><td id="virtex4-MGT-GT11[1]-DRP[53][6]"><a href="#virtex4-MGT-bit-MAIN[27][19][47]">MAIN[27][19][47]</a></td></tr>

<tr><td>DRP[53] bit 7</td><td id="virtex4-MGT-GT11[0]-DRP[53][7]"><a href="#virtex4-MGT-bit-MAIN[11][19][48]">MAIN[11][19][48]</a></td><td id="virtex4-MGT-GT11[1]-DRP[53][7]"><a href="#virtex4-MGT-bit-MAIN[27][19][48]">MAIN[27][19][48]</a></td></tr>

<tr><td>DRP[53] bit 8</td><td id="virtex4-MGT-GT11[0]-DRP[53][8]"><a href="#virtex4-MGT-bit-MAIN[11][19][49]">MAIN[11][19][49]</a></td><td id="virtex4-MGT-GT11[1]-DRP[53][8]"><a href="#virtex4-MGT-bit-MAIN[27][19][49]">MAIN[27][19][49]</a></td></tr>

<tr><td>DRP[53] bit 9</td><td id="virtex4-MGT-GT11[0]-DRP[53][9]"><a href="#virtex4-MGT-bit-MAIN[11][19][50]">MAIN[11][19][50]</a></td><td id="virtex4-MGT-GT11[1]-DRP[53][9]"><a href="#virtex4-MGT-bit-MAIN[27][19][50]">MAIN[27][19][50]</a></td></tr>

<tr><td>DRP[53] bit 10</td><td id="virtex4-MGT-GT11[0]-DRP[53][10]"><a href="#virtex4-MGT-bit-MAIN[11][19][51]">MAIN[11][19][51]</a></td><td id="virtex4-MGT-GT11[1]-DRP[53][10]"><a href="#virtex4-MGT-bit-MAIN[27][19][51]">MAIN[27][19][51]</a></td></tr>

<tr><td>DRP[53] bit 11</td><td id="virtex4-MGT-GT11[0]-DRP[53][11]"><a href="#virtex4-MGT-bit-MAIN[11][19][52]">MAIN[11][19][52]</a></td><td id="virtex4-MGT-GT11[1]-DRP[53][11]"><a href="#virtex4-MGT-bit-MAIN[27][19][52]">MAIN[27][19][52]</a></td></tr>

<tr><td>DRP[53] bit 12</td><td id="virtex4-MGT-GT11[0]-DRP[53][12]"><a href="#virtex4-MGT-bit-MAIN[11][19][53]">MAIN[11][19][53]</a></td><td id="virtex4-MGT-GT11[1]-DRP[53][12]"><a href="#virtex4-MGT-bit-MAIN[27][19][53]">MAIN[27][19][53]</a></td></tr>

<tr><td>DRP[53] bit 13</td><td id="virtex4-MGT-GT11[0]-DRP[53][13]"><a href="#virtex4-MGT-bit-MAIN[11][19][54]">MAIN[11][19][54]</a></td><td id="virtex4-MGT-GT11[1]-DRP[53][13]"><a href="#virtex4-MGT-bit-MAIN[27][19][54]">MAIN[27][19][54]</a></td></tr>

<tr><td>DRP[53] bit 14</td><td id="virtex4-MGT-GT11[0]-DRP[53][14]"><a href="#virtex4-MGT-bit-MAIN[11][19][55]">MAIN[11][19][55]</a></td><td id="virtex4-MGT-GT11[1]-DRP[53][14]"><a href="#virtex4-MGT-bit-MAIN[27][19][55]">MAIN[27][19][55]</a></td></tr>

<tr><td>DRP[53] bit 15</td><td id="virtex4-MGT-GT11[0]-DRP[53][15]"><a href="#virtex4-MGT-bit-MAIN[11][19][56]">MAIN[11][19][56]</a></td><td id="virtex4-MGT-GT11[1]-DRP[53][15]"><a href="#virtex4-MGT-bit-MAIN[27][19][56]">MAIN[27][19][56]</a></td></tr>

<tr><td>DRP[54] bit 0</td><td id="virtex4-MGT-GT11[0]-DRP[54][0]"><a href="#virtex4-MGT-bit-MAIN[13][19][41]">MAIN[13][19][41]</a></td><td id="virtex4-MGT-GT11[1]-DRP[54][0]"><a href="#virtex4-MGT-bit-MAIN[29][19][41]">MAIN[29][19][41]</a></td></tr>

<tr><td>DRP[54] bit 1</td><td id="virtex4-MGT-GT11[0]-DRP[54][1]"><a href="#virtex4-MGT-bit-MAIN[13][19][42]">MAIN[13][19][42]</a></td><td id="virtex4-MGT-GT11[1]-DRP[54][1]"><a href="#virtex4-MGT-bit-MAIN[29][19][42]">MAIN[29][19][42]</a></td></tr>

<tr><td>DRP[54] bit 2</td><td id="virtex4-MGT-GT11[0]-DRP[54][2]"><a href="#virtex4-MGT-bit-MAIN[13][19][43]">MAIN[13][19][43]</a></td><td id="virtex4-MGT-GT11[1]-DRP[54][2]"><a href="#virtex4-MGT-bit-MAIN[29][19][43]">MAIN[29][19][43]</a></td></tr>

<tr><td>DRP[54] bit 3</td><td id="virtex4-MGT-GT11[0]-DRP[54][3]"><a href="#virtex4-MGT-bit-MAIN[13][19][44]">MAIN[13][19][44]</a></td><td id="virtex4-MGT-GT11[1]-DRP[54][3]"><a href="#virtex4-MGT-bit-MAIN[29][19][44]">MAIN[29][19][44]</a></td></tr>

<tr><td>DRP[54] bit 4</td><td id="virtex4-MGT-GT11[0]-DRP[54][4]"><a href="#virtex4-MGT-bit-MAIN[13][19][45]">MAIN[13][19][45]</a></td><td id="virtex4-MGT-GT11[1]-DRP[54][4]"><a href="#virtex4-MGT-bit-MAIN[29][19][45]">MAIN[29][19][45]</a></td></tr>

<tr><td>DRP[54] bit 5</td><td id="virtex4-MGT-GT11[0]-DRP[54][5]"><a href="#virtex4-MGT-bit-MAIN[13][19][46]">MAIN[13][19][46]</a></td><td id="virtex4-MGT-GT11[1]-DRP[54][5]"><a href="#virtex4-MGT-bit-MAIN[29][19][46]">MAIN[29][19][46]</a></td></tr>

<tr><td>DRP[54] bit 6</td><td id="virtex4-MGT-GT11[0]-DRP[54][6]"><a href="#virtex4-MGT-bit-MAIN[13][19][47]">MAIN[13][19][47]</a></td><td id="virtex4-MGT-GT11[1]-DRP[54][6]"><a href="#virtex4-MGT-bit-MAIN[29][19][47]">MAIN[29][19][47]</a></td></tr>

<tr><td>DRP[54] bit 7</td><td id="virtex4-MGT-GT11[0]-DRP[54][7]"><a href="#virtex4-MGT-bit-MAIN[13][19][48]">MAIN[13][19][48]</a></td><td id="virtex4-MGT-GT11[1]-DRP[54][7]"><a href="#virtex4-MGT-bit-MAIN[29][19][48]">MAIN[29][19][48]</a></td></tr>

<tr><td>DRP[54] bit 8</td><td id="virtex4-MGT-GT11[0]-DRP[54][8]"><a href="#virtex4-MGT-bit-MAIN[13][19][49]">MAIN[13][19][49]</a></td><td id="virtex4-MGT-GT11[1]-DRP[54][8]"><a href="#virtex4-MGT-bit-MAIN[29][19][49]">MAIN[29][19][49]</a></td></tr>

<tr><td>DRP[54] bit 9</td><td id="virtex4-MGT-GT11[0]-DRP[54][9]"><a href="#virtex4-MGT-bit-MAIN[13][19][50]">MAIN[13][19][50]</a></td><td id="virtex4-MGT-GT11[1]-DRP[54][9]"><a href="#virtex4-MGT-bit-MAIN[29][19][50]">MAIN[29][19][50]</a></td></tr>

<tr><td>DRP[54] bit 10</td><td id="virtex4-MGT-GT11[0]-DRP[54][10]"><a href="#virtex4-MGT-bit-MAIN[13][19][51]">MAIN[13][19][51]</a></td><td id="virtex4-MGT-GT11[1]-DRP[54][10]"><a href="#virtex4-MGT-bit-MAIN[29][19][51]">MAIN[29][19][51]</a></td></tr>

<tr><td>DRP[54] bit 11</td><td id="virtex4-MGT-GT11[0]-DRP[54][11]"><a href="#virtex4-MGT-bit-MAIN[13][19][52]">MAIN[13][19][52]</a></td><td id="virtex4-MGT-GT11[1]-DRP[54][11]"><a href="#virtex4-MGT-bit-MAIN[29][19][52]">MAIN[29][19][52]</a></td></tr>

<tr><td>DRP[54] bit 12</td><td id="virtex4-MGT-GT11[0]-DRP[54][12]"><a href="#virtex4-MGT-bit-MAIN[13][19][53]">MAIN[13][19][53]</a></td><td id="virtex4-MGT-GT11[1]-DRP[54][12]"><a href="#virtex4-MGT-bit-MAIN[29][19][53]">MAIN[29][19][53]</a></td></tr>

<tr><td>DRP[54] bit 13</td><td id="virtex4-MGT-GT11[0]-DRP[54][13]"><a href="#virtex4-MGT-bit-MAIN[13][19][54]">MAIN[13][19][54]</a></td><td id="virtex4-MGT-GT11[1]-DRP[54][13]"><a href="#virtex4-MGT-bit-MAIN[29][19][54]">MAIN[29][19][54]</a></td></tr>

<tr><td>DRP[54] bit 14</td><td id="virtex4-MGT-GT11[0]-DRP[54][14]"><a href="#virtex4-MGT-bit-MAIN[13][19][55]">MAIN[13][19][55]</a></td><td id="virtex4-MGT-GT11[1]-DRP[54][14]"><a href="#virtex4-MGT-bit-MAIN[29][19][55]">MAIN[29][19][55]</a></td></tr>

<tr><td>DRP[54] bit 15</td><td id="virtex4-MGT-GT11[0]-DRP[54][15]"><a href="#virtex4-MGT-bit-MAIN[13][19][56]">MAIN[13][19][56]</a></td><td id="virtex4-MGT-GT11[1]-DRP[54][15]"><a href="#virtex4-MGT-bit-MAIN[29][19][56]">MAIN[29][19][56]</a></td></tr>

<tr><td>DRP[55] bit 0</td><td id="virtex4-MGT-GT11[0]-DRP[55][0]"><a href="#virtex4-MGT-bit-MAIN[15][19][41]">MAIN[15][19][41]</a></td><td id="virtex4-MGT-GT11[1]-DRP[55][0]"><a href="#virtex4-MGT-bit-MAIN[31][19][41]">MAIN[31][19][41]</a></td></tr>

<tr><td>DRP[55] bit 1</td><td id="virtex4-MGT-GT11[0]-DRP[55][1]"><a href="#virtex4-MGT-bit-MAIN[15][19][42]">MAIN[15][19][42]</a></td><td id="virtex4-MGT-GT11[1]-DRP[55][1]"><a href="#virtex4-MGT-bit-MAIN[31][19][42]">MAIN[31][19][42]</a></td></tr>

<tr><td>DRP[55] bit 2</td><td id="virtex4-MGT-GT11[0]-DRP[55][2]"><a href="#virtex4-MGT-bit-MAIN[15][19][43]">MAIN[15][19][43]</a></td><td id="virtex4-MGT-GT11[1]-DRP[55][2]"><a href="#virtex4-MGT-bit-MAIN[31][19][43]">MAIN[31][19][43]</a></td></tr>

<tr><td>DRP[55] bit 3</td><td id="virtex4-MGT-GT11[0]-DRP[55][3]"><a href="#virtex4-MGT-bit-MAIN[15][19][44]">MAIN[15][19][44]</a></td><td id="virtex4-MGT-GT11[1]-DRP[55][3]"><a href="#virtex4-MGT-bit-MAIN[31][19][44]">MAIN[31][19][44]</a></td></tr>

<tr><td>DRP[55] bit 4</td><td id="virtex4-MGT-GT11[0]-DRP[55][4]"><a href="#virtex4-MGT-bit-MAIN[15][19][45]">MAIN[15][19][45]</a></td><td id="virtex4-MGT-GT11[1]-DRP[55][4]"><a href="#virtex4-MGT-bit-MAIN[31][19][45]">MAIN[31][19][45]</a></td></tr>

<tr><td>DRP[55] bit 5</td><td id="virtex4-MGT-GT11[0]-DRP[55][5]"><a href="#virtex4-MGT-bit-MAIN[15][19][46]">MAIN[15][19][46]</a></td><td id="virtex4-MGT-GT11[1]-DRP[55][5]"><a href="#virtex4-MGT-bit-MAIN[31][19][46]">MAIN[31][19][46]</a></td></tr>

<tr><td>DRP[55] bit 6</td><td id="virtex4-MGT-GT11[0]-DRP[55][6]"><a href="#virtex4-MGT-bit-MAIN[15][19][47]">MAIN[15][19][47]</a></td><td id="virtex4-MGT-GT11[1]-DRP[55][6]"><a href="#virtex4-MGT-bit-MAIN[31][19][47]">MAIN[31][19][47]</a></td></tr>

<tr><td>DRP[55] bit 7</td><td id="virtex4-MGT-GT11[0]-DRP[55][7]"><a href="#virtex4-MGT-bit-MAIN[15][19][48]">MAIN[15][19][48]</a></td><td id="virtex4-MGT-GT11[1]-DRP[55][7]"><a href="#virtex4-MGT-bit-MAIN[31][19][48]">MAIN[31][19][48]</a></td></tr>

<tr><td>DRP[55] bit 8</td><td id="virtex4-MGT-GT11[0]-DRP[55][8]"><a href="#virtex4-MGT-bit-MAIN[15][19][49]">MAIN[15][19][49]</a></td><td id="virtex4-MGT-GT11[1]-DRP[55][8]"><a href="#virtex4-MGT-bit-MAIN[31][19][49]">MAIN[31][19][49]</a></td></tr>

<tr><td>DRP[55] bit 9</td><td id="virtex4-MGT-GT11[0]-DRP[55][9]"><a href="#virtex4-MGT-bit-MAIN[15][19][50]">MAIN[15][19][50]</a></td><td id="virtex4-MGT-GT11[1]-DRP[55][9]"><a href="#virtex4-MGT-bit-MAIN[31][19][50]">MAIN[31][19][50]</a></td></tr>

<tr><td>DRP[55] bit 10</td><td id="virtex4-MGT-GT11[0]-DRP[55][10]"><a href="#virtex4-MGT-bit-MAIN[15][19][51]">MAIN[15][19][51]</a></td><td id="virtex4-MGT-GT11[1]-DRP[55][10]"><a href="#virtex4-MGT-bit-MAIN[31][19][51]">MAIN[31][19][51]</a></td></tr>

<tr><td>DRP[55] bit 11</td><td id="virtex4-MGT-GT11[0]-DRP[55][11]"><a href="#virtex4-MGT-bit-MAIN[15][19][52]">MAIN[15][19][52]</a></td><td id="virtex4-MGT-GT11[1]-DRP[55][11]"><a href="#virtex4-MGT-bit-MAIN[31][19][52]">MAIN[31][19][52]</a></td></tr>

<tr><td>DRP[55] bit 12</td><td id="virtex4-MGT-GT11[0]-DRP[55][12]"><a href="#virtex4-MGT-bit-MAIN[15][19][53]">MAIN[15][19][53]</a></td><td id="virtex4-MGT-GT11[1]-DRP[55][12]"><a href="#virtex4-MGT-bit-MAIN[31][19][53]">MAIN[31][19][53]</a></td></tr>

<tr><td>DRP[55] bit 13</td><td id="virtex4-MGT-GT11[0]-DRP[55][13]"><a href="#virtex4-MGT-bit-MAIN[15][19][54]">MAIN[15][19][54]</a></td><td id="virtex4-MGT-GT11[1]-DRP[55][13]"><a href="#virtex4-MGT-bit-MAIN[31][19][54]">MAIN[31][19][54]</a></td></tr>

<tr><td>DRP[55] bit 14</td><td id="virtex4-MGT-GT11[0]-DRP[55][14]"><a href="#virtex4-MGT-bit-MAIN[15][19][55]">MAIN[15][19][55]</a></td><td id="virtex4-MGT-GT11[1]-DRP[55][14]"><a href="#virtex4-MGT-bit-MAIN[31][19][55]">MAIN[31][19][55]</a></td></tr>

<tr><td>DRP[55] bit 15</td><td id="virtex4-MGT-GT11[0]-DRP[55][15]"><a href="#virtex4-MGT-bit-MAIN[15][19][56]">MAIN[15][19][56]</a></td><td id="virtex4-MGT-GT11[1]-DRP[55][15]"><a href="#virtex4-MGT-bit-MAIN[31][19][56]">MAIN[31][19][56]</a></td></tr>

<tr><td>DRP[56] bit 0</td><td id="virtex4-MGT-GT11[0]-DRP[56][0]"><a href="#virtex4-MGT-bit-MAIN[1][19][61]">MAIN[1][19][61]</a></td><td id="virtex4-MGT-GT11[1]-DRP[56][0]"><a href="#virtex4-MGT-bit-MAIN[17][19][61]">MAIN[17][19][61]</a></td></tr>

<tr><td>DRP[56] bit 1</td><td id="virtex4-MGT-GT11[0]-DRP[56][1]"><a href="#virtex4-MGT-bit-MAIN[1][19][62]">MAIN[1][19][62]</a></td><td id="virtex4-MGT-GT11[1]-DRP[56][1]"><a href="#virtex4-MGT-bit-MAIN[17][19][62]">MAIN[17][19][62]</a></td></tr>

<tr><td>DRP[56] bit 2</td><td id="virtex4-MGT-GT11[0]-DRP[56][2]"><a href="#virtex4-MGT-bit-MAIN[1][19][63]">MAIN[1][19][63]</a></td><td id="virtex4-MGT-GT11[1]-DRP[56][2]"><a href="#virtex4-MGT-bit-MAIN[17][19][63]">MAIN[17][19][63]</a></td></tr>

<tr><td>DRP[56] bit 3</td><td id="virtex4-MGT-GT11[0]-DRP[56][3]"><a href="#virtex4-MGT-bit-MAIN[1][19][64]">MAIN[1][19][64]</a></td><td id="virtex4-MGT-GT11[1]-DRP[56][3]"><a href="#virtex4-MGT-bit-MAIN[17][19][64]">MAIN[17][19][64]</a></td></tr>

<tr><td>DRP[56] bit 4</td><td id="virtex4-MGT-GT11[0]-DRP[56][4]"><a href="#virtex4-MGT-bit-MAIN[1][19][65]">MAIN[1][19][65]</a></td><td id="virtex4-MGT-GT11[1]-DRP[56][4]"><a href="#virtex4-MGT-bit-MAIN[17][19][65]">MAIN[17][19][65]</a></td></tr>

<tr><td>DRP[56] bit 5</td><td id="virtex4-MGT-GT11[0]-DRP[56][5]"><a href="#virtex4-MGT-bit-MAIN[1][19][66]">MAIN[1][19][66]</a></td><td id="virtex4-MGT-GT11[1]-DRP[56][5]"><a href="#virtex4-MGT-bit-MAIN[17][19][66]">MAIN[17][19][66]</a></td></tr>

<tr><td>DRP[56] bit 6</td><td id="virtex4-MGT-GT11[0]-DRP[56][6]"><a href="#virtex4-MGT-bit-MAIN[1][19][67]">MAIN[1][19][67]</a></td><td id="virtex4-MGT-GT11[1]-DRP[56][6]"><a href="#virtex4-MGT-bit-MAIN[17][19][67]">MAIN[17][19][67]</a></td></tr>

<tr><td>DRP[56] bit 7</td><td id="virtex4-MGT-GT11[0]-DRP[56][7]"><a href="#virtex4-MGT-bit-MAIN[1][19][68]">MAIN[1][19][68]</a></td><td id="virtex4-MGT-GT11[1]-DRP[56][7]"><a href="#virtex4-MGT-bit-MAIN[17][19][68]">MAIN[17][19][68]</a></td></tr>

<tr><td>DRP[56] bit 8</td><td id="virtex4-MGT-GT11[0]-DRP[56][8]"><a href="#virtex4-MGT-bit-MAIN[1][19][69]">MAIN[1][19][69]</a></td><td id="virtex4-MGT-GT11[1]-DRP[56][8]"><a href="#virtex4-MGT-bit-MAIN[17][19][69]">MAIN[17][19][69]</a></td></tr>

<tr><td>DRP[56] bit 9</td><td id="virtex4-MGT-GT11[0]-DRP[56][9]"><a href="#virtex4-MGT-bit-MAIN[1][19][70]">MAIN[1][19][70]</a></td><td id="virtex4-MGT-GT11[1]-DRP[56][9]"><a href="#virtex4-MGT-bit-MAIN[17][19][70]">MAIN[17][19][70]</a></td></tr>

<tr><td>DRP[56] bit 10</td><td id="virtex4-MGT-GT11[0]-DRP[56][10]"><a href="#virtex4-MGT-bit-MAIN[1][19][71]">MAIN[1][19][71]</a></td><td id="virtex4-MGT-GT11[1]-DRP[56][10]"><a href="#virtex4-MGT-bit-MAIN[17][19][71]">MAIN[17][19][71]</a></td></tr>

<tr><td>DRP[56] bit 11</td><td id="virtex4-MGT-GT11[0]-DRP[56][11]"><a href="#virtex4-MGT-bit-MAIN[1][19][72]">MAIN[1][19][72]</a></td><td id="virtex4-MGT-GT11[1]-DRP[56][11]"><a href="#virtex4-MGT-bit-MAIN[17][19][72]">MAIN[17][19][72]</a></td></tr>

<tr><td>DRP[56] bit 12</td><td id="virtex4-MGT-GT11[0]-DRP[56][12]"><a href="#virtex4-MGT-bit-MAIN[1][19][73]">MAIN[1][19][73]</a></td><td id="virtex4-MGT-GT11[1]-DRP[56][12]"><a href="#virtex4-MGT-bit-MAIN[17][19][73]">MAIN[17][19][73]</a></td></tr>

<tr><td>DRP[56] bit 13</td><td id="virtex4-MGT-GT11[0]-DRP[56][13]"><a href="#virtex4-MGT-bit-MAIN[1][19][74]">MAIN[1][19][74]</a></td><td id="virtex4-MGT-GT11[1]-DRP[56][13]"><a href="#virtex4-MGT-bit-MAIN[17][19][74]">MAIN[17][19][74]</a></td></tr>

<tr><td>DRP[56] bit 14</td><td id="virtex4-MGT-GT11[0]-DRP[56][14]"><a href="#virtex4-MGT-bit-MAIN[1][19][75]">MAIN[1][19][75]</a></td><td id="virtex4-MGT-GT11[1]-DRP[56][14]"><a href="#virtex4-MGT-bit-MAIN[17][19][75]">MAIN[17][19][75]</a></td></tr>

<tr><td>DRP[56] bit 15</td><td id="virtex4-MGT-GT11[0]-DRP[56][15]"><a href="#virtex4-MGT-bit-MAIN[1][19][76]">MAIN[1][19][76]</a></td><td id="virtex4-MGT-GT11[1]-DRP[56][15]"><a href="#virtex4-MGT-bit-MAIN[17][19][76]">MAIN[17][19][76]</a></td></tr>

<tr><td>DRP[57] bit 0</td><td id="virtex4-MGT-GT11[0]-DRP[57][0]"><a href="#virtex4-MGT-bit-MAIN[3][19][61]">MAIN[3][19][61]</a></td><td id="virtex4-MGT-GT11[1]-DRP[57][0]"><a href="#virtex4-MGT-bit-MAIN[19][19][61]">MAIN[19][19][61]</a></td></tr>

<tr><td>DRP[57] bit 1</td><td id="virtex4-MGT-GT11[0]-DRP[57][1]"><a href="#virtex4-MGT-bit-MAIN[3][19][62]">MAIN[3][19][62]</a></td><td id="virtex4-MGT-GT11[1]-DRP[57][1]"><a href="#virtex4-MGT-bit-MAIN[19][19][62]">MAIN[19][19][62]</a></td></tr>

<tr><td>DRP[57] bit 2</td><td id="virtex4-MGT-GT11[0]-DRP[57][2]"><a href="#virtex4-MGT-bit-MAIN[3][19][63]">MAIN[3][19][63]</a></td><td id="virtex4-MGT-GT11[1]-DRP[57][2]"><a href="#virtex4-MGT-bit-MAIN[19][19][63]">MAIN[19][19][63]</a></td></tr>

<tr><td>DRP[57] bit 3</td><td id="virtex4-MGT-GT11[0]-DRP[57][3]"><a href="#virtex4-MGT-bit-MAIN[3][19][64]">MAIN[3][19][64]</a></td><td id="virtex4-MGT-GT11[1]-DRP[57][3]"><a href="#virtex4-MGT-bit-MAIN[19][19][64]">MAIN[19][19][64]</a></td></tr>

<tr><td>DRP[57] bit 4</td><td id="virtex4-MGT-GT11[0]-DRP[57][4]"><a href="#virtex4-MGT-bit-MAIN[3][19][65]">MAIN[3][19][65]</a></td><td id="virtex4-MGT-GT11[1]-DRP[57][4]"><a href="#virtex4-MGT-bit-MAIN[19][19][65]">MAIN[19][19][65]</a></td></tr>

<tr><td>DRP[57] bit 5</td><td id="virtex4-MGT-GT11[0]-DRP[57][5]"><a href="#virtex4-MGT-bit-MAIN[3][19][66]">MAIN[3][19][66]</a></td><td id="virtex4-MGT-GT11[1]-DRP[57][5]"><a href="#virtex4-MGT-bit-MAIN[19][19][66]">MAIN[19][19][66]</a></td></tr>

<tr><td>DRP[57] bit 6</td><td id="virtex4-MGT-GT11[0]-DRP[57][6]"><a href="#virtex4-MGT-bit-MAIN[3][19][67]">MAIN[3][19][67]</a></td><td id="virtex4-MGT-GT11[1]-DRP[57][6]"><a href="#virtex4-MGT-bit-MAIN[19][19][67]">MAIN[19][19][67]</a></td></tr>

<tr><td>DRP[57] bit 7</td><td id="virtex4-MGT-GT11[0]-DRP[57][7]"><a href="#virtex4-MGT-bit-MAIN[3][19][68]">MAIN[3][19][68]</a></td><td id="virtex4-MGT-GT11[1]-DRP[57][7]"><a href="#virtex4-MGT-bit-MAIN[19][19][68]">MAIN[19][19][68]</a></td></tr>

<tr><td>DRP[57] bit 8</td><td id="virtex4-MGT-GT11[0]-DRP[57][8]"><a href="#virtex4-MGT-bit-MAIN[3][19][69]">MAIN[3][19][69]</a></td><td id="virtex4-MGT-GT11[1]-DRP[57][8]"><a href="#virtex4-MGT-bit-MAIN[19][19][69]">MAIN[19][19][69]</a></td></tr>

<tr><td>DRP[57] bit 9</td><td id="virtex4-MGT-GT11[0]-DRP[57][9]"><a href="#virtex4-MGT-bit-MAIN[3][19][70]">MAIN[3][19][70]</a></td><td id="virtex4-MGT-GT11[1]-DRP[57][9]"><a href="#virtex4-MGT-bit-MAIN[19][19][70]">MAIN[19][19][70]</a></td></tr>

<tr><td>DRP[57] bit 10</td><td id="virtex4-MGT-GT11[0]-DRP[57][10]"><a href="#virtex4-MGT-bit-MAIN[3][19][71]">MAIN[3][19][71]</a></td><td id="virtex4-MGT-GT11[1]-DRP[57][10]"><a href="#virtex4-MGT-bit-MAIN[19][19][71]">MAIN[19][19][71]</a></td></tr>

<tr><td>DRP[57] bit 11</td><td id="virtex4-MGT-GT11[0]-DRP[57][11]"><a href="#virtex4-MGT-bit-MAIN[3][19][72]">MAIN[3][19][72]</a></td><td id="virtex4-MGT-GT11[1]-DRP[57][11]"><a href="#virtex4-MGT-bit-MAIN[19][19][72]">MAIN[19][19][72]</a></td></tr>

<tr><td>DRP[57] bit 12</td><td id="virtex4-MGT-GT11[0]-DRP[57][12]"><a href="#virtex4-MGT-bit-MAIN[3][19][73]">MAIN[3][19][73]</a></td><td id="virtex4-MGT-GT11[1]-DRP[57][12]"><a href="#virtex4-MGT-bit-MAIN[19][19][73]">MAIN[19][19][73]</a></td></tr>

<tr><td>DRP[57] bit 13</td><td id="virtex4-MGT-GT11[0]-DRP[57][13]"><a href="#virtex4-MGT-bit-MAIN[3][19][74]">MAIN[3][19][74]</a></td><td id="virtex4-MGT-GT11[1]-DRP[57][13]"><a href="#virtex4-MGT-bit-MAIN[19][19][74]">MAIN[19][19][74]</a></td></tr>

<tr><td>DRP[57] bit 14</td><td id="virtex4-MGT-GT11[0]-DRP[57][14]"><a href="#virtex4-MGT-bit-MAIN[3][19][75]">MAIN[3][19][75]</a></td><td id="virtex4-MGT-GT11[1]-DRP[57][14]"><a href="#virtex4-MGT-bit-MAIN[19][19][75]">MAIN[19][19][75]</a></td></tr>

<tr><td>DRP[57] bit 15</td><td id="virtex4-MGT-GT11[0]-DRP[57][15]"><a href="#virtex4-MGT-bit-MAIN[3][19][76]">MAIN[3][19][76]</a></td><td id="virtex4-MGT-GT11[1]-DRP[57][15]"><a href="#virtex4-MGT-bit-MAIN[19][19][76]">MAIN[19][19][76]</a></td></tr>

<tr><td>DRP[58] bit 0</td><td id="virtex4-MGT-GT11[0]-DRP[58][0]"><a href="#virtex4-MGT-bit-MAIN[5][19][61]">MAIN[5][19][61]</a></td><td id="virtex4-MGT-GT11[1]-DRP[58][0]"><a href="#virtex4-MGT-bit-MAIN[21][19][61]">MAIN[21][19][61]</a></td></tr>

<tr><td>DRP[58] bit 1</td><td id="virtex4-MGT-GT11[0]-DRP[58][1]"><a href="#virtex4-MGT-bit-MAIN[5][19][62]">MAIN[5][19][62]</a></td><td id="virtex4-MGT-GT11[1]-DRP[58][1]"><a href="#virtex4-MGT-bit-MAIN[21][19][62]">MAIN[21][19][62]</a></td></tr>

<tr><td>DRP[58] bit 2</td><td id="virtex4-MGT-GT11[0]-DRP[58][2]"><a href="#virtex4-MGT-bit-MAIN[5][19][63]">MAIN[5][19][63]</a></td><td id="virtex4-MGT-GT11[1]-DRP[58][2]"><a href="#virtex4-MGT-bit-MAIN[21][19][63]">MAIN[21][19][63]</a></td></tr>

<tr><td>DRP[58] bit 3</td><td id="virtex4-MGT-GT11[0]-DRP[58][3]"><a href="#virtex4-MGT-bit-MAIN[5][19][64]">MAIN[5][19][64]</a></td><td id="virtex4-MGT-GT11[1]-DRP[58][3]"><a href="#virtex4-MGT-bit-MAIN[21][19][64]">MAIN[21][19][64]</a></td></tr>

<tr><td>DRP[58] bit 4</td><td id="virtex4-MGT-GT11[0]-DRP[58][4]"><a href="#virtex4-MGT-bit-MAIN[5][19][65]">MAIN[5][19][65]</a></td><td id="virtex4-MGT-GT11[1]-DRP[58][4]"><a href="#virtex4-MGT-bit-MAIN[21][19][65]">MAIN[21][19][65]</a></td></tr>

<tr><td>DRP[58] bit 5</td><td id="virtex4-MGT-GT11[0]-DRP[58][5]"><a href="#virtex4-MGT-bit-MAIN[5][19][66]">MAIN[5][19][66]</a></td><td id="virtex4-MGT-GT11[1]-DRP[58][5]"><a href="#virtex4-MGT-bit-MAIN[21][19][66]">MAIN[21][19][66]</a></td></tr>

<tr><td>DRP[58] bit 6</td><td id="virtex4-MGT-GT11[0]-DRP[58][6]"><a href="#virtex4-MGT-bit-MAIN[5][19][67]">MAIN[5][19][67]</a></td><td id="virtex4-MGT-GT11[1]-DRP[58][6]"><a href="#virtex4-MGT-bit-MAIN[21][19][67]">MAIN[21][19][67]</a></td></tr>

<tr><td>DRP[58] bit 7</td><td id="virtex4-MGT-GT11[0]-DRP[58][7]"><a href="#virtex4-MGT-bit-MAIN[5][19][68]">MAIN[5][19][68]</a></td><td id="virtex4-MGT-GT11[1]-DRP[58][7]"><a href="#virtex4-MGT-bit-MAIN[21][19][68]">MAIN[21][19][68]</a></td></tr>

<tr><td>DRP[58] bit 8</td><td id="virtex4-MGT-GT11[0]-DRP[58][8]"><a href="#virtex4-MGT-bit-MAIN[5][19][69]">MAIN[5][19][69]</a></td><td id="virtex4-MGT-GT11[1]-DRP[58][8]"><a href="#virtex4-MGT-bit-MAIN[21][19][69]">MAIN[21][19][69]</a></td></tr>

<tr><td>DRP[58] bit 9</td><td id="virtex4-MGT-GT11[0]-DRP[58][9]"><a href="#virtex4-MGT-bit-MAIN[5][19][70]">MAIN[5][19][70]</a></td><td id="virtex4-MGT-GT11[1]-DRP[58][9]"><a href="#virtex4-MGT-bit-MAIN[21][19][70]">MAIN[21][19][70]</a></td></tr>

<tr><td>DRP[58] bit 10</td><td id="virtex4-MGT-GT11[0]-DRP[58][10]"><a href="#virtex4-MGT-bit-MAIN[5][19][71]">MAIN[5][19][71]</a></td><td id="virtex4-MGT-GT11[1]-DRP[58][10]"><a href="#virtex4-MGT-bit-MAIN[21][19][71]">MAIN[21][19][71]</a></td></tr>

<tr><td>DRP[58] bit 11</td><td id="virtex4-MGT-GT11[0]-DRP[58][11]"><a href="#virtex4-MGT-bit-MAIN[5][19][72]">MAIN[5][19][72]</a></td><td id="virtex4-MGT-GT11[1]-DRP[58][11]"><a href="#virtex4-MGT-bit-MAIN[21][19][72]">MAIN[21][19][72]</a></td></tr>

<tr><td>DRP[58] bit 12</td><td id="virtex4-MGT-GT11[0]-DRP[58][12]"><a href="#virtex4-MGT-bit-MAIN[5][19][73]">MAIN[5][19][73]</a></td><td id="virtex4-MGT-GT11[1]-DRP[58][12]"><a href="#virtex4-MGT-bit-MAIN[21][19][73]">MAIN[21][19][73]</a></td></tr>

<tr><td>DRP[58] bit 13</td><td id="virtex4-MGT-GT11[0]-DRP[58][13]"><a href="#virtex4-MGT-bit-MAIN[5][19][74]">MAIN[5][19][74]</a></td><td id="virtex4-MGT-GT11[1]-DRP[58][13]"><a href="#virtex4-MGT-bit-MAIN[21][19][74]">MAIN[21][19][74]</a></td></tr>

<tr><td>DRP[58] bit 14</td><td id="virtex4-MGT-GT11[0]-DRP[58][14]"><a href="#virtex4-MGT-bit-MAIN[5][19][75]">MAIN[5][19][75]</a></td><td id="virtex4-MGT-GT11[1]-DRP[58][14]"><a href="#virtex4-MGT-bit-MAIN[21][19][75]">MAIN[21][19][75]</a></td></tr>

<tr><td>DRP[58] bit 15</td><td id="virtex4-MGT-GT11[0]-DRP[58][15]"><a href="#virtex4-MGT-bit-MAIN[5][19][76]">MAIN[5][19][76]</a></td><td id="virtex4-MGT-GT11[1]-DRP[58][15]"><a href="#virtex4-MGT-bit-MAIN[21][19][76]">MAIN[21][19][76]</a></td></tr>

<tr><td>DRP[59] bit 0</td><td id="virtex4-MGT-GT11[0]-DRP[59][0]"><a href="#virtex4-MGT-bit-MAIN[7][19][61]">MAIN[7][19][61]</a></td><td id="virtex4-MGT-GT11[1]-DRP[59][0]"><a href="#virtex4-MGT-bit-MAIN[23][19][61]">MAIN[23][19][61]</a></td></tr>

<tr><td>DRP[59] bit 1</td><td id="virtex4-MGT-GT11[0]-DRP[59][1]"><a href="#virtex4-MGT-bit-MAIN[7][19][62]">MAIN[7][19][62]</a></td><td id="virtex4-MGT-GT11[1]-DRP[59][1]"><a href="#virtex4-MGT-bit-MAIN[23][19][62]">MAIN[23][19][62]</a></td></tr>

<tr><td>DRP[59] bit 2</td><td id="virtex4-MGT-GT11[0]-DRP[59][2]"><a href="#virtex4-MGT-bit-MAIN[7][19][63]">MAIN[7][19][63]</a></td><td id="virtex4-MGT-GT11[1]-DRP[59][2]"><a href="#virtex4-MGT-bit-MAIN[23][19][63]">MAIN[23][19][63]</a></td></tr>

<tr><td>DRP[59] bit 3</td><td id="virtex4-MGT-GT11[0]-DRP[59][3]"><a href="#virtex4-MGT-bit-MAIN[7][19][64]">MAIN[7][19][64]</a></td><td id="virtex4-MGT-GT11[1]-DRP[59][3]"><a href="#virtex4-MGT-bit-MAIN[23][19][64]">MAIN[23][19][64]</a></td></tr>

<tr><td>DRP[59] bit 4</td><td id="virtex4-MGT-GT11[0]-DRP[59][4]"><a href="#virtex4-MGT-bit-MAIN[7][19][65]">MAIN[7][19][65]</a></td><td id="virtex4-MGT-GT11[1]-DRP[59][4]"><a href="#virtex4-MGT-bit-MAIN[23][19][65]">MAIN[23][19][65]</a></td></tr>

<tr><td>DRP[59] bit 5</td><td id="virtex4-MGT-GT11[0]-DRP[59][5]"><a href="#virtex4-MGT-bit-MAIN[7][19][66]">MAIN[7][19][66]</a></td><td id="virtex4-MGT-GT11[1]-DRP[59][5]"><a href="#virtex4-MGT-bit-MAIN[23][19][66]">MAIN[23][19][66]</a></td></tr>

<tr><td>DRP[59] bit 6</td><td id="virtex4-MGT-GT11[0]-DRP[59][6]"><a href="#virtex4-MGT-bit-MAIN[7][19][67]">MAIN[7][19][67]</a></td><td id="virtex4-MGT-GT11[1]-DRP[59][6]"><a href="#virtex4-MGT-bit-MAIN[23][19][67]">MAIN[23][19][67]</a></td></tr>

<tr><td>DRP[59] bit 7</td><td id="virtex4-MGT-GT11[0]-DRP[59][7]"><a href="#virtex4-MGT-bit-MAIN[7][19][68]">MAIN[7][19][68]</a></td><td id="virtex4-MGT-GT11[1]-DRP[59][7]"><a href="#virtex4-MGT-bit-MAIN[23][19][68]">MAIN[23][19][68]</a></td></tr>

<tr><td>DRP[59] bit 8</td><td id="virtex4-MGT-GT11[0]-DRP[59][8]"><a href="#virtex4-MGT-bit-MAIN[7][19][69]">MAIN[7][19][69]</a></td><td id="virtex4-MGT-GT11[1]-DRP[59][8]"><a href="#virtex4-MGT-bit-MAIN[23][19][69]">MAIN[23][19][69]</a></td></tr>

<tr><td>DRP[59] bit 9</td><td id="virtex4-MGT-GT11[0]-DRP[59][9]"><a href="#virtex4-MGT-bit-MAIN[7][19][70]">MAIN[7][19][70]</a></td><td id="virtex4-MGT-GT11[1]-DRP[59][9]"><a href="#virtex4-MGT-bit-MAIN[23][19][70]">MAIN[23][19][70]</a></td></tr>

<tr><td>DRP[59] bit 10</td><td id="virtex4-MGT-GT11[0]-DRP[59][10]"><a href="#virtex4-MGT-bit-MAIN[7][19][71]">MAIN[7][19][71]</a></td><td id="virtex4-MGT-GT11[1]-DRP[59][10]"><a href="#virtex4-MGT-bit-MAIN[23][19][71]">MAIN[23][19][71]</a></td></tr>

<tr><td>DRP[59] bit 11</td><td id="virtex4-MGT-GT11[0]-DRP[59][11]"><a href="#virtex4-MGT-bit-MAIN[7][19][72]">MAIN[7][19][72]</a></td><td id="virtex4-MGT-GT11[1]-DRP[59][11]"><a href="#virtex4-MGT-bit-MAIN[23][19][72]">MAIN[23][19][72]</a></td></tr>

<tr><td>DRP[59] bit 12</td><td id="virtex4-MGT-GT11[0]-DRP[59][12]"><a href="#virtex4-MGT-bit-MAIN[7][19][73]">MAIN[7][19][73]</a></td><td id="virtex4-MGT-GT11[1]-DRP[59][12]"><a href="#virtex4-MGT-bit-MAIN[23][19][73]">MAIN[23][19][73]</a></td></tr>

<tr><td>DRP[59] bit 13</td><td id="virtex4-MGT-GT11[0]-DRP[59][13]"><a href="#virtex4-MGT-bit-MAIN[7][19][74]">MAIN[7][19][74]</a></td><td id="virtex4-MGT-GT11[1]-DRP[59][13]"><a href="#virtex4-MGT-bit-MAIN[23][19][74]">MAIN[23][19][74]</a></td></tr>

<tr><td>DRP[59] bit 14</td><td id="virtex4-MGT-GT11[0]-DRP[59][14]"><a href="#virtex4-MGT-bit-MAIN[7][19][75]">MAIN[7][19][75]</a></td><td id="virtex4-MGT-GT11[1]-DRP[59][14]"><a href="#virtex4-MGT-bit-MAIN[23][19][75]">MAIN[23][19][75]</a></td></tr>

<tr><td>DRP[59] bit 15</td><td id="virtex4-MGT-GT11[0]-DRP[59][15]"><a href="#virtex4-MGT-bit-MAIN[7][19][76]">MAIN[7][19][76]</a></td><td id="virtex4-MGT-GT11[1]-DRP[59][15]"><a href="#virtex4-MGT-bit-MAIN[23][19][76]">MAIN[23][19][76]</a></td></tr>

<tr><td>DRP[60] bit 0</td><td id="virtex4-MGT-GT11[0]-DRP[60][0]"><a href="#virtex4-MGT-bit-MAIN[9][19][61]">MAIN[9][19][61]</a></td><td id="virtex4-MGT-GT11[1]-DRP[60][0]"><a href="#virtex4-MGT-bit-MAIN[25][19][61]">MAIN[25][19][61]</a></td></tr>

<tr><td>DRP[60] bit 1</td><td id="virtex4-MGT-GT11[0]-DRP[60][1]"><a href="#virtex4-MGT-bit-MAIN[9][19][62]">MAIN[9][19][62]</a></td><td id="virtex4-MGT-GT11[1]-DRP[60][1]"><a href="#virtex4-MGT-bit-MAIN[25][19][62]">MAIN[25][19][62]</a></td></tr>

<tr><td>DRP[60] bit 2</td><td id="virtex4-MGT-GT11[0]-DRP[60][2]"><a href="#virtex4-MGT-bit-MAIN[9][19][63]">MAIN[9][19][63]</a></td><td id="virtex4-MGT-GT11[1]-DRP[60][2]"><a href="#virtex4-MGT-bit-MAIN[25][19][63]">MAIN[25][19][63]</a></td></tr>

<tr><td>DRP[60] bit 3</td><td id="virtex4-MGT-GT11[0]-DRP[60][3]"><a href="#virtex4-MGT-bit-MAIN[9][19][64]">MAIN[9][19][64]</a></td><td id="virtex4-MGT-GT11[1]-DRP[60][3]"><a href="#virtex4-MGT-bit-MAIN[25][19][64]">MAIN[25][19][64]</a></td></tr>

<tr><td>DRP[60] bit 4</td><td id="virtex4-MGT-GT11[0]-DRP[60][4]"><a href="#virtex4-MGT-bit-MAIN[9][19][65]">MAIN[9][19][65]</a></td><td id="virtex4-MGT-GT11[1]-DRP[60][4]"><a href="#virtex4-MGT-bit-MAIN[25][19][65]">MAIN[25][19][65]</a></td></tr>

<tr><td>DRP[60] bit 5</td><td id="virtex4-MGT-GT11[0]-DRP[60][5]"><a href="#virtex4-MGT-bit-MAIN[9][19][66]">MAIN[9][19][66]</a></td><td id="virtex4-MGT-GT11[1]-DRP[60][5]"><a href="#virtex4-MGT-bit-MAIN[25][19][66]">MAIN[25][19][66]</a></td></tr>

<tr><td>DRP[60] bit 6</td><td id="virtex4-MGT-GT11[0]-DRP[60][6]"><a href="#virtex4-MGT-bit-MAIN[9][19][67]">MAIN[9][19][67]</a></td><td id="virtex4-MGT-GT11[1]-DRP[60][6]"><a href="#virtex4-MGT-bit-MAIN[25][19][67]">MAIN[25][19][67]</a></td></tr>

<tr><td>DRP[60] bit 7</td><td id="virtex4-MGT-GT11[0]-DRP[60][7]"><a href="#virtex4-MGT-bit-MAIN[9][19][68]">MAIN[9][19][68]</a></td><td id="virtex4-MGT-GT11[1]-DRP[60][7]"><a href="#virtex4-MGT-bit-MAIN[25][19][68]">MAIN[25][19][68]</a></td></tr>

<tr><td>DRP[60] bit 8</td><td id="virtex4-MGT-GT11[0]-DRP[60][8]"><a href="#virtex4-MGT-bit-MAIN[9][19][69]">MAIN[9][19][69]</a></td><td id="virtex4-MGT-GT11[1]-DRP[60][8]"><a href="#virtex4-MGT-bit-MAIN[25][19][69]">MAIN[25][19][69]</a></td></tr>

<tr><td>DRP[60] bit 9</td><td id="virtex4-MGT-GT11[0]-DRP[60][9]"><a href="#virtex4-MGT-bit-MAIN[9][19][70]">MAIN[9][19][70]</a></td><td id="virtex4-MGT-GT11[1]-DRP[60][9]"><a href="#virtex4-MGT-bit-MAIN[25][19][70]">MAIN[25][19][70]</a></td></tr>

<tr><td>DRP[60] bit 10</td><td id="virtex4-MGT-GT11[0]-DRP[60][10]"><a href="#virtex4-MGT-bit-MAIN[9][19][71]">MAIN[9][19][71]</a></td><td id="virtex4-MGT-GT11[1]-DRP[60][10]"><a href="#virtex4-MGT-bit-MAIN[25][19][71]">MAIN[25][19][71]</a></td></tr>

<tr><td>DRP[60] bit 11</td><td id="virtex4-MGT-GT11[0]-DRP[60][11]"><a href="#virtex4-MGT-bit-MAIN[9][19][72]">MAIN[9][19][72]</a></td><td id="virtex4-MGT-GT11[1]-DRP[60][11]"><a href="#virtex4-MGT-bit-MAIN[25][19][72]">MAIN[25][19][72]</a></td></tr>

<tr><td>DRP[60] bit 12</td><td id="virtex4-MGT-GT11[0]-DRP[60][12]"><a href="#virtex4-MGT-bit-MAIN[9][19][73]">MAIN[9][19][73]</a></td><td id="virtex4-MGT-GT11[1]-DRP[60][12]"><a href="#virtex4-MGT-bit-MAIN[25][19][73]">MAIN[25][19][73]</a></td></tr>

<tr><td>DRP[60] bit 13</td><td id="virtex4-MGT-GT11[0]-DRP[60][13]"><a href="#virtex4-MGT-bit-MAIN[9][19][74]">MAIN[9][19][74]</a></td><td id="virtex4-MGT-GT11[1]-DRP[60][13]"><a href="#virtex4-MGT-bit-MAIN[25][19][74]">MAIN[25][19][74]</a></td></tr>

<tr><td>DRP[60] bit 14</td><td id="virtex4-MGT-GT11[0]-DRP[60][14]"><a href="#virtex4-MGT-bit-MAIN[9][19][75]">MAIN[9][19][75]</a></td><td id="virtex4-MGT-GT11[1]-DRP[60][14]"><a href="#virtex4-MGT-bit-MAIN[25][19][75]">MAIN[25][19][75]</a></td></tr>

<tr><td>DRP[60] bit 15</td><td id="virtex4-MGT-GT11[0]-DRP[60][15]"><a href="#virtex4-MGT-bit-MAIN[9][19][76]">MAIN[9][19][76]</a></td><td id="virtex4-MGT-GT11[1]-DRP[60][15]"><a href="#virtex4-MGT-bit-MAIN[25][19][76]">MAIN[25][19][76]</a></td></tr>

<tr><td>DRP[61] bit 0</td><td id="virtex4-MGT-GT11[0]-DRP[61][0]"><a href="#virtex4-MGT-bit-MAIN[11][19][61]">MAIN[11][19][61]</a></td><td id="virtex4-MGT-GT11[1]-DRP[61][0]"><a href="#virtex4-MGT-bit-MAIN[27][19][61]">MAIN[27][19][61]</a></td></tr>

<tr><td>DRP[61] bit 1</td><td id="virtex4-MGT-GT11[0]-DRP[61][1]"><a href="#virtex4-MGT-bit-MAIN[11][19][62]">MAIN[11][19][62]</a></td><td id="virtex4-MGT-GT11[1]-DRP[61][1]"><a href="#virtex4-MGT-bit-MAIN[27][19][62]">MAIN[27][19][62]</a></td></tr>

<tr><td>DRP[61] bit 2</td><td id="virtex4-MGT-GT11[0]-DRP[61][2]"><a href="#virtex4-MGT-bit-MAIN[11][19][63]">MAIN[11][19][63]</a></td><td id="virtex4-MGT-GT11[1]-DRP[61][2]"><a href="#virtex4-MGT-bit-MAIN[27][19][63]">MAIN[27][19][63]</a></td></tr>

<tr><td>DRP[61] bit 3</td><td id="virtex4-MGT-GT11[0]-DRP[61][3]"><a href="#virtex4-MGT-bit-MAIN[11][19][64]">MAIN[11][19][64]</a></td><td id="virtex4-MGT-GT11[1]-DRP[61][3]"><a href="#virtex4-MGT-bit-MAIN[27][19][64]">MAIN[27][19][64]</a></td></tr>

<tr><td>DRP[61] bit 4</td><td id="virtex4-MGT-GT11[0]-DRP[61][4]"><a href="#virtex4-MGT-bit-MAIN[11][19][65]">MAIN[11][19][65]</a></td><td id="virtex4-MGT-GT11[1]-DRP[61][4]"><a href="#virtex4-MGT-bit-MAIN[27][19][65]">MAIN[27][19][65]</a></td></tr>

<tr><td>DRP[61] bit 5</td><td id="virtex4-MGT-GT11[0]-DRP[61][5]"><a href="#virtex4-MGT-bit-MAIN[11][19][66]">MAIN[11][19][66]</a></td><td id="virtex4-MGT-GT11[1]-DRP[61][5]"><a href="#virtex4-MGT-bit-MAIN[27][19][66]">MAIN[27][19][66]</a></td></tr>

<tr><td>DRP[61] bit 6</td><td id="virtex4-MGT-GT11[0]-DRP[61][6]"><a href="#virtex4-MGT-bit-MAIN[11][19][67]">MAIN[11][19][67]</a></td><td id="virtex4-MGT-GT11[1]-DRP[61][6]"><a href="#virtex4-MGT-bit-MAIN[27][19][67]">MAIN[27][19][67]</a></td></tr>

<tr><td>DRP[61] bit 7</td><td id="virtex4-MGT-GT11[0]-DRP[61][7]"><a href="#virtex4-MGT-bit-MAIN[11][19][68]">MAIN[11][19][68]</a></td><td id="virtex4-MGT-GT11[1]-DRP[61][7]"><a href="#virtex4-MGT-bit-MAIN[27][19][68]">MAIN[27][19][68]</a></td></tr>

<tr><td>DRP[61] bit 8</td><td id="virtex4-MGT-GT11[0]-DRP[61][8]"><a href="#virtex4-MGT-bit-MAIN[11][19][69]">MAIN[11][19][69]</a></td><td id="virtex4-MGT-GT11[1]-DRP[61][8]"><a href="#virtex4-MGT-bit-MAIN[27][19][69]">MAIN[27][19][69]</a></td></tr>

<tr><td>DRP[61] bit 9</td><td id="virtex4-MGT-GT11[0]-DRP[61][9]"><a href="#virtex4-MGT-bit-MAIN[11][19][70]">MAIN[11][19][70]</a></td><td id="virtex4-MGT-GT11[1]-DRP[61][9]"><a href="#virtex4-MGT-bit-MAIN[27][19][70]">MAIN[27][19][70]</a></td></tr>

<tr><td>DRP[61] bit 10</td><td id="virtex4-MGT-GT11[0]-DRP[61][10]"><a href="#virtex4-MGT-bit-MAIN[11][19][71]">MAIN[11][19][71]</a></td><td id="virtex4-MGT-GT11[1]-DRP[61][10]"><a href="#virtex4-MGT-bit-MAIN[27][19][71]">MAIN[27][19][71]</a></td></tr>

<tr><td>DRP[61] bit 11</td><td id="virtex4-MGT-GT11[0]-DRP[61][11]"><a href="#virtex4-MGT-bit-MAIN[11][19][72]">MAIN[11][19][72]</a></td><td id="virtex4-MGT-GT11[1]-DRP[61][11]"><a href="#virtex4-MGT-bit-MAIN[27][19][72]">MAIN[27][19][72]</a></td></tr>

<tr><td>DRP[61] bit 12</td><td id="virtex4-MGT-GT11[0]-DRP[61][12]"><a href="#virtex4-MGT-bit-MAIN[11][19][73]">MAIN[11][19][73]</a></td><td id="virtex4-MGT-GT11[1]-DRP[61][12]"><a href="#virtex4-MGT-bit-MAIN[27][19][73]">MAIN[27][19][73]</a></td></tr>

<tr><td>DRP[61] bit 13</td><td id="virtex4-MGT-GT11[0]-DRP[61][13]"><a href="#virtex4-MGT-bit-MAIN[11][19][74]">MAIN[11][19][74]</a></td><td id="virtex4-MGT-GT11[1]-DRP[61][13]"><a href="#virtex4-MGT-bit-MAIN[27][19][74]">MAIN[27][19][74]</a></td></tr>

<tr><td>DRP[61] bit 14</td><td id="virtex4-MGT-GT11[0]-DRP[61][14]"><a href="#virtex4-MGT-bit-MAIN[11][19][75]">MAIN[11][19][75]</a></td><td id="virtex4-MGT-GT11[1]-DRP[61][14]"><a href="#virtex4-MGT-bit-MAIN[27][19][75]">MAIN[27][19][75]</a></td></tr>

<tr><td>DRP[61] bit 15</td><td id="virtex4-MGT-GT11[0]-DRP[61][15]"><a href="#virtex4-MGT-bit-MAIN[11][19][76]">MAIN[11][19][76]</a></td><td id="virtex4-MGT-GT11[1]-DRP[61][15]"><a href="#virtex4-MGT-bit-MAIN[27][19][76]">MAIN[27][19][76]</a></td></tr>

<tr><td>DRP[62] bit 0</td><td id="virtex4-MGT-GT11[0]-DRP[62][0]"><a href="#virtex4-MGT-bit-MAIN[13][19][61]">MAIN[13][19][61]</a></td><td id="virtex4-MGT-GT11[1]-DRP[62][0]"><a href="#virtex4-MGT-bit-MAIN[29][19][61]">MAIN[29][19][61]</a></td></tr>

<tr><td>DRP[62] bit 1</td><td id="virtex4-MGT-GT11[0]-DRP[62][1]"><a href="#virtex4-MGT-bit-MAIN[13][19][62]">MAIN[13][19][62]</a></td><td id="virtex4-MGT-GT11[1]-DRP[62][1]"><a href="#virtex4-MGT-bit-MAIN[29][19][62]">MAIN[29][19][62]</a></td></tr>

<tr><td>DRP[62] bit 2</td><td id="virtex4-MGT-GT11[0]-DRP[62][2]"><a href="#virtex4-MGT-bit-MAIN[13][19][63]">MAIN[13][19][63]</a></td><td id="virtex4-MGT-GT11[1]-DRP[62][2]"><a href="#virtex4-MGT-bit-MAIN[29][19][63]">MAIN[29][19][63]</a></td></tr>

<tr><td>DRP[62] bit 3</td><td id="virtex4-MGT-GT11[0]-DRP[62][3]"><a href="#virtex4-MGT-bit-MAIN[13][19][64]">MAIN[13][19][64]</a></td><td id="virtex4-MGT-GT11[1]-DRP[62][3]"><a href="#virtex4-MGT-bit-MAIN[29][19][64]">MAIN[29][19][64]</a></td></tr>

<tr><td>DRP[62] bit 4</td><td id="virtex4-MGT-GT11[0]-DRP[62][4]"><a href="#virtex4-MGT-bit-MAIN[13][19][65]">MAIN[13][19][65]</a></td><td id="virtex4-MGT-GT11[1]-DRP[62][4]"><a href="#virtex4-MGT-bit-MAIN[29][19][65]">MAIN[29][19][65]</a></td></tr>

<tr><td>DRP[62] bit 5</td><td id="virtex4-MGT-GT11[0]-DRP[62][5]"><a href="#virtex4-MGT-bit-MAIN[13][19][66]">MAIN[13][19][66]</a></td><td id="virtex4-MGT-GT11[1]-DRP[62][5]"><a href="#virtex4-MGT-bit-MAIN[29][19][66]">MAIN[29][19][66]</a></td></tr>

<tr><td>DRP[62] bit 6</td><td id="virtex4-MGT-GT11[0]-DRP[62][6]"><a href="#virtex4-MGT-bit-MAIN[13][19][67]">MAIN[13][19][67]</a></td><td id="virtex4-MGT-GT11[1]-DRP[62][6]"><a href="#virtex4-MGT-bit-MAIN[29][19][67]">MAIN[29][19][67]</a></td></tr>

<tr><td>DRP[62] bit 7</td><td id="virtex4-MGT-GT11[0]-DRP[62][7]"><a href="#virtex4-MGT-bit-MAIN[13][19][68]">MAIN[13][19][68]</a></td><td id="virtex4-MGT-GT11[1]-DRP[62][7]"><a href="#virtex4-MGT-bit-MAIN[29][19][68]">MAIN[29][19][68]</a></td></tr>

<tr><td>DRP[62] bit 8</td><td id="virtex4-MGT-GT11[0]-DRP[62][8]"><a href="#virtex4-MGT-bit-MAIN[13][19][69]">MAIN[13][19][69]</a></td><td id="virtex4-MGT-GT11[1]-DRP[62][8]"><a href="#virtex4-MGT-bit-MAIN[29][19][69]">MAIN[29][19][69]</a></td></tr>

<tr><td>DRP[62] bit 9</td><td id="virtex4-MGT-GT11[0]-DRP[62][9]"><a href="#virtex4-MGT-bit-MAIN[13][19][70]">MAIN[13][19][70]</a></td><td id="virtex4-MGT-GT11[1]-DRP[62][9]"><a href="#virtex4-MGT-bit-MAIN[29][19][70]">MAIN[29][19][70]</a></td></tr>

<tr><td>DRP[62] bit 10</td><td id="virtex4-MGT-GT11[0]-DRP[62][10]"><a href="#virtex4-MGT-bit-MAIN[13][19][71]">MAIN[13][19][71]</a></td><td id="virtex4-MGT-GT11[1]-DRP[62][10]"><a href="#virtex4-MGT-bit-MAIN[29][19][71]">MAIN[29][19][71]</a></td></tr>

<tr><td>DRP[62] bit 11</td><td id="virtex4-MGT-GT11[0]-DRP[62][11]"><a href="#virtex4-MGT-bit-MAIN[13][19][72]">MAIN[13][19][72]</a></td><td id="virtex4-MGT-GT11[1]-DRP[62][11]"><a href="#virtex4-MGT-bit-MAIN[29][19][72]">MAIN[29][19][72]</a></td></tr>

<tr><td>DRP[62] bit 12</td><td id="virtex4-MGT-GT11[0]-DRP[62][12]"><a href="#virtex4-MGT-bit-MAIN[13][19][73]">MAIN[13][19][73]</a></td><td id="virtex4-MGT-GT11[1]-DRP[62][12]"><a href="#virtex4-MGT-bit-MAIN[29][19][73]">MAIN[29][19][73]</a></td></tr>

<tr><td>DRP[62] bit 13</td><td id="virtex4-MGT-GT11[0]-DRP[62][13]"><a href="#virtex4-MGT-bit-MAIN[13][19][74]">MAIN[13][19][74]</a></td><td id="virtex4-MGT-GT11[1]-DRP[62][13]"><a href="#virtex4-MGT-bit-MAIN[29][19][74]">MAIN[29][19][74]</a></td></tr>

<tr><td>DRP[62] bit 14</td><td id="virtex4-MGT-GT11[0]-DRP[62][14]"><a href="#virtex4-MGT-bit-MAIN[13][19][75]">MAIN[13][19][75]</a></td><td id="virtex4-MGT-GT11[1]-DRP[62][14]"><a href="#virtex4-MGT-bit-MAIN[29][19][75]">MAIN[29][19][75]</a></td></tr>

<tr><td>DRP[62] bit 15</td><td id="virtex4-MGT-GT11[0]-DRP[62][15]"><a href="#virtex4-MGT-bit-MAIN[13][19][76]">MAIN[13][19][76]</a></td><td id="virtex4-MGT-GT11[1]-DRP[62][15]"><a href="#virtex4-MGT-bit-MAIN[29][19][76]">MAIN[29][19][76]</a></td></tr>

<tr><td>DRP[63] bit 0</td><td id="virtex4-MGT-GT11[0]-DRP[63][0]"><a href="#virtex4-MGT-bit-MAIN[15][19][61]">MAIN[15][19][61]</a></td><td id="virtex4-MGT-GT11[1]-DRP[63][0]"><a href="#virtex4-MGT-bit-MAIN[31][19][61]">MAIN[31][19][61]</a></td></tr>

<tr><td>DRP[63] bit 1</td><td id="virtex4-MGT-GT11[0]-DRP[63][1]"><a href="#virtex4-MGT-bit-MAIN[15][19][62]">MAIN[15][19][62]</a></td><td id="virtex4-MGT-GT11[1]-DRP[63][1]"><a href="#virtex4-MGT-bit-MAIN[31][19][62]">MAIN[31][19][62]</a></td></tr>

<tr><td>DRP[63] bit 2</td><td id="virtex4-MGT-GT11[0]-DRP[63][2]"><a href="#virtex4-MGT-bit-MAIN[15][19][63]">MAIN[15][19][63]</a></td><td id="virtex4-MGT-GT11[1]-DRP[63][2]"><a href="#virtex4-MGT-bit-MAIN[31][19][63]">MAIN[31][19][63]</a></td></tr>

<tr><td>DRP[63] bit 3</td><td id="virtex4-MGT-GT11[0]-DRP[63][3]"><a href="#virtex4-MGT-bit-MAIN[15][19][64]">MAIN[15][19][64]</a></td><td id="virtex4-MGT-GT11[1]-DRP[63][3]"><a href="#virtex4-MGT-bit-MAIN[31][19][64]">MAIN[31][19][64]</a></td></tr>

<tr><td>DRP[63] bit 4</td><td id="virtex4-MGT-GT11[0]-DRP[63][4]"><a href="#virtex4-MGT-bit-MAIN[15][19][65]">MAIN[15][19][65]</a></td><td id="virtex4-MGT-GT11[1]-DRP[63][4]"><a href="#virtex4-MGT-bit-MAIN[31][19][65]">MAIN[31][19][65]</a></td></tr>

<tr><td>DRP[63] bit 5</td><td id="virtex4-MGT-GT11[0]-DRP[63][5]"><a href="#virtex4-MGT-bit-MAIN[15][19][66]">MAIN[15][19][66]</a></td><td id="virtex4-MGT-GT11[1]-DRP[63][5]"><a href="#virtex4-MGT-bit-MAIN[31][19][66]">MAIN[31][19][66]</a></td></tr>

<tr><td>DRP[63] bit 6</td><td id="virtex4-MGT-GT11[0]-DRP[63][6]"><a href="#virtex4-MGT-bit-MAIN[15][19][67]">MAIN[15][19][67]</a></td><td id="virtex4-MGT-GT11[1]-DRP[63][6]"><a href="#virtex4-MGT-bit-MAIN[31][19][67]">MAIN[31][19][67]</a></td></tr>

<tr><td>DRP[63] bit 7</td><td id="virtex4-MGT-GT11[0]-DRP[63][7]"><a href="#virtex4-MGT-bit-MAIN[15][19][68]">MAIN[15][19][68]</a></td><td id="virtex4-MGT-GT11[1]-DRP[63][7]"><a href="#virtex4-MGT-bit-MAIN[31][19][68]">MAIN[31][19][68]</a></td></tr>

<tr><td>DRP[63] bit 8</td><td id="virtex4-MGT-GT11[0]-DRP[63][8]"><a href="#virtex4-MGT-bit-MAIN[15][19][69]">MAIN[15][19][69]</a></td><td id="virtex4-MGT-GT11[1]-DRP[63][8]"><a href="#virtex4-MGT-bit-MAIN[31][19][69]">MAIN[31][19][69]</a></td></tr>

<tr><td>DRP[63] bit 9</td><td id="virtex4-MGT-GT11[0]-DRP[63][9]"><a href="#virtex4-MGT-bit-MAIN[15][19][70]">MAIN[15][19][70]</a></td><td id="virtex4-MGT-GT11[1]-DRP[63][9]"><a href="#virtex4-MGT-bit-MAIN[31][19][70]">MAIN[31][19][70]</a></td></tr>

<tr><td>DRP[63] bit 10</td><td id="virtex4-MGT-GT11[0]-DRP[63][10]"><a href="#virtex4-MGT-bit-MAIN[15][19][71]">MAIN[15][19][71]</a></td><td id="virtex4-MGT-GT11[1]-DRP[63][10]"><a href="#virtex4-MGT-bit-MAIN[31][19][71]">MAIN[31][19][71]</a></td></tr>

<tr><td>DRP[63] bit 11</td><td id="virtex4-MGT-GT11[0]-DRP[63][11]"><a href="#virtex4-MGT-bit-MAIN[15][19][72]">MAIN[15][19][72]</a></td><td id="virtex4-MGT-GT11[1]-DRP[63][11]"><a href="#virtex4-MGT-bit-MAIN[31][19][72]">MAIN[31][19][72]</a></td></tr>

<tr><td>DRP[63] bit 12</td><td id="virtex4-MGT-GT11[0]-DRP[63][12]"><a href="#virtex4-MGT-bit-MAIN[15][19][73]">MAIN[15][19][73]</a></td><td id="virtex4-MGT-GT11[1]-DRP[63][12]"><a href="#virtex4-MGT-bit-MAIN[31][19][73]">MAIN[31][19][73]</a></td></tr>

<tr><td>DRP[63] bit 13</td><td id="virtex4-MGT-GT11[0]-DRP[63][13]"><a href="#virtex4-MGT-bit-MAIN[15][19][74]">MAIN[15][19][74]</a></td><td id="virtex4-MGT-GT11[1]-DRP[63][13]"><a href="#virtex4-MGT-bit-MAIN[31][19][74]">MAIN[31][19][74]</a></td></tr>

<tr><td>DRP[63] bit 14</td><td id="virtex4-MGT-GT11[0]-DRP[63][14]"><a href="#virtex4-MGT-bit-MAIN[15][19][75]">MAIN[15][19][75]</a></td><td id="virtex4-MGT-GT11[1]-DRP[63][14]"><a href="#virtex4-MGT-bit-MAIN[31][19][75]">MAIN[31][19][75]</a></td></tr>

<tr><td>DRP[63] bit 15</td><td id="virtex4-MGT-GT11[0]-DRP[63][15]"><a href="#virtex4-MGT-bit-MAIN[15][19][76]">MAIN[15][19][76]</a></td><td id="virtex4-MGT-GT11[1]-DRP[63][15]"><a href="#virtex4-MGT-bit-MAIN[31][19][76]">MAIN[31][19][76]</a></td></tr>

<tr><td>DRP_MASK bit 0</td><td id="virtex4-MGT-GT11[0]-DRP_MASK[0]"><a href="#virtex4-MGT-bit-MAIN[0][19][18]">MAIN[0][19][18]</a></td><td id="virtex4-MGT-GT11[1]-DRP_MASK[0]"><a href="#virtex4-MGT-bit-MAIN[16][19][18]">MAIN[16][19][18]</a></td></tr>

<tr><td>DRP_MASK bit 1</td><td id="virtex4-MGT-GT11[0]-DRP_MASK[1]"><a href="#virtex4-MGT-bit-MAIN[2][19][18]">MAIN[2][19][18]</a></td><td id="virtex4-MGT-GT11[1]-DRP_MASK[1]"><a href="#virtex4-MGT-bit-MAIN[18][19][18]">MAIN[18][19][18]</a></td></tr>

<tr><td>DRP_MASK bit 2</td><td id="virtex4-MGT-GT11[0]-DRP_MASK[2]"><a href="#virtex4-MGT-bit-MAIN[4][19][18]">MAIN[4][19][18]</a></td><td id="virtex4-MGT-GT11[1]-DRP_MASK[2]"><a href="#virtex4-MGT-bit-MAIN[20][19][18]">MAIN[20][19][18]</a></td></tr>

<tr><td>DRP_MASK bit 3</td><td id="virtex4-MGT-GT11[0]-DRP_MASK[3]"><a href="#virtex4-MGT-bit-MAIN[6][19][18]">MAIN[6][19][18]</a></td><td id="virtex4-MGT-GT11[1]-DRP_MASK[3]"><a href="#virtex4-MGT-bit-MAIN[22][19][18]">MAIN[22][19][18]</a></td></tr>

<tr><td>DRP_MASK bit 4</td><td id="virtex4-MGT-GT11[0]-DRP_MASK[4]"><a href="#virtex4-MGT-bit-MAIN[8][19][18]">MAIN[8][19][18]</a></td><td id="virtex4-MGT-GT11[1]-DRP_MASK[4]"><a href="#virtex4-MGT-bit-MAIN[24][19][18]">MAIN[24][19][18]</a></td></tr>

<tr><td>DRP_MASK bit 5</td><td id="virtex4-MGT-GT11[0]-DRP_MASK[5]"><a href="#virtex4-MGT-bit-MAIN[10][19][18]">MAIN[10][19][18]</a></td><td id="virtex4-MGT-GT11[1]-DRP_MASK[5]"><a href="#virtex4-MGT-bit-MAIN[26][19][18]">MAIN[26][19][18]</a></td></tr>

<tr><td>DRP_MASK bit 6</td><td id="virtex4-MGT-GT11[0]-DRP_MASK[6]"><a href="#virtex4-MGT-bit-MAIN[12][19][18]">MAIN[12][19][18]</a></td><td id="virtex4-MGT-GT11[1]-DRP_MASK[6]"><a href="#virtex4-MGT-bit-MAIN[28][19][18]">MAIN[28][19][18]</a></td></tr>

<tr><td>DRP_MASK bit 7</td><td id="virtex4-MGT-GT11[0]-DRP_MASK[7]"><a href="#virtex4-MGT-bit-MAIN[14][19][18]">MAIN[14][19][18]</a></td><td id="virtex4-MGT-GT11[1]-DRP_MASK[7]"><a href="#virtex4-MGT-bit-MAIN[30][19][18]">MAIN[30][19][18]</a></td></tr>

<tr><td>DRP_MASK bit 8</td><td id="virtex4-MGT-GT11[0]-DRP_MASK[8]"><a href="#virtex4-MGT-bit-MAIN[0][19][38]">MAIN[0][19][38]</a></td><td id="virtex4-MGT-GT11[1]-DRP_MASK[8]"><a href="#virtex4-MGT-bit-MAIN[16][19][38]">MAIN[16][19][38]</a></td></tr>

<tr><td>DRP_MASK bit 9</td><td id="virtex4-MGT-GT11[0]-DRP_MASK[9]"><a href="#virtex4-MGT-bit-MAIN[2][19][38]">MAIN[2][19][38]</a></td><td id="virtex4-MGT-GT11[1]-DRP_MASK[9]"><a href="#virtex4-MGT-bit-MAIN[18][19][38]">MAIN[18][19][38]</a></td></tr>

<tr><td>DRP_MASK bit 10</td><td id="virtex4-MGT-GT11[0]-DRP_MASK[10]"><a href="#virtex4-MGT-bit-MAIN[4][19][38]">MAIN[4][19][38]</a></td><td id="virtex4-MGT-GT11[1]-DRP_MASK[10]"><a href="#virtex4-MGT-bit-MAIN[20][19][38]">MAIN[20][19][38]</a></td></tr>

<tr><td>DRP_MASK bit 11</td><td id="virtex4-MGT-GT11[0]-DRP_MASK[11]"><a href="#virtex4-MGT-bit-MAIN[6][19][38]">MAIN[6][19][38]</a></td><td id="virtex4-MGT-GT11[1]-DRP_MASK[11]"><a href="#virtex4-MGT-bit-MAIN[22][19][38]">MAIN[22][19][38]</a></td></tr>

<tr><td>DRP_MASK bit 12</td><td id="virtex4-MGT-GT11[0]-DRP_MASK[12]"><a href="#virtex4-MGT-bit-MAIN[8][19][38]">MAIN[8][19][38]</a></td><td id="virtex4-MGT-GT11[1]-DRP_MASK[12]"><a href="#virtex4-MGT-bit-MAIN[24][19][38]">MAIN[24][19][38]</a></td></tr>

<tr><td>DRP_MASK bit 13</td><td id="virtex4-MGT-GT11[0]-DRP_MASK[13]"><a href="#virtex4-MGT-bit-MAIN[10][19][38]">MAIN[10][19][38]</a></td><td id="virtex4-MGT-GT11[1]-DRP_MASK[13]"><a href="#virtex4-MGT-bit-MAIN[26][19][38]">MAIN[26][19][38]</a></td></tr>

<tr><td>DRP_MASK bit 14</td><td id="virtex4-MGT-GT11[0]-DRP_MASK[14]"><a href="#virtex4-MGT-bit-MAIN[12][19][38]">MAIN[12][19][38]</a></td><td id="virtex4-MGT-GT11[1]-DRP_MASK[14]"><a href="#virtex4-MGT-bit-MAIN[28][19][38]">MAIN[28][19][38]</a></td></tr>

<tr><td>DRP_MASK bit 15</td><td id="virtex4-MGT-GT11[0]-DRP_MASK[15]"><a href="#virtex4-MGT-bit-MAIN[14][19][38]">MAIN[14][19][38]</a></td><td id="virtex4-MGT-GT11[1]-DRP_MASK[15]"><a href="#virtex4-MGT-bit-MAIN[30][19][38]">MAIN[30][19][38]</a></td></tr>

<tr><td>DRP_MASK bit 16</td><td id="virtex4-MGT-GT11[0]-DRP_MASK[16]"><a href="#virtex4-MGT-bit-MAIN[0][19][58]">MAIN[0][19][58]</a></td><td id="virtex4-MGT-GT11[1]-DRP_MASK[16]"><a href="#virtex4-MGT-bit-MAIN[16][19][58]">MAIN[16][19][58]</a></td></tr>

<tr><td>DRP_MASK bit 17</td><td id="virtex4-MGT-GT11[0]-DRP_MASK[17]"><a href="#virtex4-MGT-bit-MAIN[2][19][58]">MAIN[2][19][58]</a></td><td id="virtex4-MGT-GT11[1]-DRP_MASK[17]"><a href="#virtex4-MGT-bit-MAIN[18][19][58]">MAIN[18][19][58]</a></td></tr>

<tr><td>DRP_MASK bit 18</td><td id="virtex4-MGT-GT11[0]-DRP_MASK[18]"><a href="#virtex4-MGT-bit-MAIN[4][19][58]">MAIN[4][19][58]</a></td><td id="virtex4-MGT-GT11[1]-DRP_MASK[18]"><a href="#virtex4-MGT-bit-MAIN[20][19][58]">MAIN[20][19][58]</a></td></tr>

<tr><td>DRP_MASK bit 19</td><td id="virtex4-MGT-GT11[0]-DRP_MASK[19]"><a href="#virtex4-MGT-bit-MAIN[6][19][58]">MAIN[6][19][58]</a></td><td id="virtex4-MGT-GT11[1]-DRP_MASK[19]"><a href="#virtex4-MGT-bit-MAIN[22][19][58]">MAIN[22][19][58]</a></td></tr>

<tr><td>DRP_MASK bit 20</td><td id="virtex4-MGT-GT11[0]-DRP_MASK[20]"><a href="#virtex4-MGT-bit-MAIN[8][19][58]">MAIN[8][19][58]</a></td><td id="virtex4-MGT-GT11[1]-DRP_MASK[20]"><a href="#virtex4-MGT-bit-MAIN[24][19][58]">MAIN[24][19][58]</a></td></tr>

<tr><td>DRP_MASK bit 21</td><td id="virtex4-MGT-GT11[0]-DRP_MASK[21]"><a href="#virtex4-MGT-bit-MAIN[10][19][58]">MAIN[10][19][58]</a></td><td id="virtex4-MGT-GT11[1]-DRP_MASK[21]"><a href="#virtex4-MGT-bit-MAIN[26][19][58]">MAIN[26][19][58]</a></td></tr>

<tr><td>DRP_MASK bit 22</td><td id="virtex4-MGT-GT11[0]-DRP_MASK[22]"><a href="#virtex4-MGT-bit-MAIN[12][19][58]">MAIN[12][19][58]</a></td><td id="virtex4-MGT-GT11[1]-DRP_MASK[22]"><a href="#virtex4-MGT-bit-MAIN[28][19][58]">MAIN[28][19][58]</a></td></tr>

<tr><td>DRP_MASK bit 23</td><td id="virtex4-MGT-GT11[0]-DRP_MASK[23]"><a href="#virtex4-MGT-bit-MAIN[14][19][58]">MAIN[14][19][58]</a></td><td id="virtex4-MGT-GT11[1]-DRP_MASK[23]"><a href="#virtex4-MGT-bit-MAIN[30][19][58]">MAIN[30][19][58]</a></td></tr>

<tr><td>DRP_MASK bit 24</td><td id="virtex4-MGT-GT11[0]-DRP_MASK[24]"><a href="#virtex4-MGT-bit-MAIN[0][19][78]">MAIN[0][19][78]</a></td><td id="virtex4-MGT-GT11[1]-DRP_MASK[24]"><a href="#virtex4-MGT-bit-MAIN[16][19][78]">MAIN[16][19][78]</a></td></tr>

<tr><td>DRP_MASK bit 25</td><td id="virtex4-MGT-GT11[0]-DRP_MASK[25]"><a href="#virtex4-MGT-bit-MAIN[2][19][78]">MAIN[2][19][78]</a></td><td id="virtex4-MGT-GT11[1]-DRP_MASK[25]"><a href="#virtex4-MGT-bit-MAIN[18][19][78]">MAIN[18][19][78]</a></td></tr>

<tr><td>DRP_MASK bit 26</td><td id="virtex4-MGT-GT11[0]-DRP_MASK[26]"><a href="#virtex4-MGT-bit-MAIN[4][19][78]">MAIN[4][19][78]</a></td><td id="virtex4-MGT-GT11[1]-DRP_MASK[26]"><a href="#virtex4-MGT-bit-MAIN[20][19][78]">MAIN[20][19][78]</a></td></tr>

<tr><td>DRP_MASK bit 27</td><td id="virtex4-MGT-GT11[0]-DRP_MASK[27]"><a href="#virtex4-MGT-bit-MAIN[6][19][78]">MAIN[6][19][78]</a></td><td id="virtex4-MGT-GT11[1]-DRP_MASK[27]"><a href="#virtex4-MGT-bit-MAIN[22][19][78]">MAIN[22][19][78]</a></td></tr>

<tr><td>DRP_MASK bit 28</td><td id="virtex4-MGT-GT11[0]-DRP_MASK[28]"><a href="#virtex4-MGT-bit-MAIN[8][19][78]">MAIN[8][19][78]</a></td><td id="virtex4-MGT-GT11[1]-DRP_MASK[28]"><a href="#virtex4-MGT-bit-MAIN[24][19][78]">MAIN[24][19][78]</a></td></tr>

<tr><td>DRP_MASK bit 29</td><td id="virtex4-MGT-GT11[0]-DRP_MASK[29]"><a href="#virtex4-MGT-bit-MAIN[10][19][78]">MAIN[10][19][78]</a></td><td id="virtex4-MGT-GT11[1]-DRP_MASK[29]"><a href="#virtex4-MGT-bit-MAIN[26][19][78]">MAIN[26][19][78]</a></td></tr>

<tr><td>DRP_MASK bit 30</td><td id="virtex4-MGT-GT11[0]-DRP_MASK[30]"><a href="#virtex4-MGT-bit-MAIN[12][19][78]">MAIN[12][19][78]</a></td><td id="virtex4-MGT-GT11[1]-DRP_MASK[30]"><a href="#virtex4-MGT-bit-MAIN[28][19][78]">MAIN[28][19][78]</a></td></tr>

<tr><td>DRP_MASK bit 31</td><td id="virtex4-MGT-GT11[0]-DRP_MASK[31]"><a href="#virtex4-MGT-bit-MAIN[14][19][78]">MAIN[14][19][78]</a></td><td id="virtex4-MGT-GT11[1]-DRP_MASK[31]"><a href="#virtex4-MGT-bit-MAIN[30][19][78]">MAIN[30][19][78]</a></td></tr>

<tr><td>DRP_MASK bit 32</td><td id="virtex4-MGT-GT11[0]-DRP_MASK[32]"><a href="#virtex4-MGT-bit-MAIN[1][19][18]">MAIN[1][19][18]</a></td><td id="virtex4-MGT-GT11[1]-DRP_MASK[32]"><a href="#virtex4-MGT-bit-MAIN[17][19][18]">MAIN[17][19][18]</a></td></tr>

<tr><td>DRP_MASK bit 33</td><td id="virtex4-MGT-GT11[0]-DRP_MASK[33]"><a href="#virtex4-MGT-bit-MAIN[3][19][18]">MAIN[3][19][18]</a></td><td id="virtex4-MGT-GT11[1]-DRP_MASK[33]"><a href="#virtex4-MGT-bit-MAIN[19][19][18]">MAIN[19][19][18]</a></td></tr>

<tr><td>DRP_MASK bit 34</td><td id="virtex4-MGT-GT11[0]-DRP_MASK[34]"><a href="#virtex4-MGT-bit-MAIN[5][19][18]">MAIN[5][19][18]</a></td><td id="virtex4-MGT-GT11[1]-DRP_MASK[34]"><a href="#virtex4-MGT-bit-MAIN[21][19][18]">MAIN[21][19][18]</a></td></tr>

<tr><td>DRP_MASK bit 35</td><td id="virtex4-MGT-GT11[0]-DRP_MASK[35]"><a href="#virtex4-MGT-bit-MAIN[7][19][18]">MAIN[7][19][18]</a></td><td id="virtex4-MGT-GT11[1]-DRP_MASK[35]"><a href="#virtex4-MGT-bit-MAIN[23][19][18]">MAIN[23][19][18]</a></td></tr>

<tr><td>DRP_MASK bit 36</td><td id="virtex4-MGT-GT11[0]-DRP_MASK[36]"><a href="#virtex4-MGT-bit-MAIN[9][19][18]">MAIN[9][19][18]</a></td><td id="virtex4-MGT-GT11[1]-DRP_MASK[36]"><a href="#virtex4-MGT-bit-MAIN[25][19][18]">MAIN[25][19][18]</a></td></tr>

<tr><td>DRP_MASK bit 37</td><td id="virtex4-MGT-GT11[0]-DRP_MASK[37]"><a href="#virtex4-MGT-bit-MAIN[11][19][18]">MAIN[11][19][18]</a></td><td id="virtex4-MGT-GT11[1]-DRP_MASK[37]"><a href="#virtex4-MGT-bit-MAIN[27][19][18]">MAIN[27][19][18]</a></td></tr>

<tr><td>DRP_MASK bit 38</td><td id="virtex4-MGT-GT11[0]-DRP_MASK[38]"><a href="#virtex4-MGT-bit-MAIN[13][19][18]">MAIN[13][19][18]</a></td><td id="virtex4-MGT-GT11[1]-DRP_MASK[38]"><a href="#virtex4-MGT-bit-MAIN[29][19][18]">MAIN[29][19][18]</a></td></tr>

<tr><td>DRP_MASK bit 39</td><td id="virtex4-MGT-GT11[0]-DRP_MASK[39]"><a href="#virtex4-MGT-bit-MAIN[15][19][18]">MAIN[15][19][18]</a></td><td id="virtex4-MGT-GT11[1]-DRP_MASK[39]"><a href="#virtex4-MGT-bit-MAIN[31][19][18]">MAIN[31][19][18]</a></td></tr>

<tr><td>DRP_MASK bit 40</td><td id="virtex4-MGT-GT11[0]-DRP_MASK[40]"><a href="#virtex4-MGT-bit-MAIN[1][19][38]">MAIN[1][19][38]</a></td><td id="virtex4-MGT-GT11[1]-DRP_MASK[40]"><a href="#virtex4-MGT-bit-MAIN[17][19][38]">MAIN[17][19][38]</a></td></tr>

<tr><td>DRP_MASK bit 41</td><td id="virtex4-MGT-GT11[0]-DRP_MASK[41]"><a href="#virtex4-MGT-bit-MAIN[3][19][38]">MAIN[3][19][38]</a></td><td id="virtex4-MGT-GT11[1]-DRP_MASK[41]"><a href="#virtex4-MGT-bit-MAIN[19][19][38]">MAIN[19][19][38]</a></td></tr>

<tr><td>DRP_MASK bit 42</td><td id="virtex4-MGT-GT11[0]-DRP_MASK[42]"><a href="#virtex4-MGT-bit-MAIN[5][19][38]">MAIN[5][19][38]</a></td><td id="virtex4-MGT-GT11[1]-DRP_MASK[42]"><a href="#virtex4-MGT-bit-MAIN[21][19][38]">MAIN[21][19][38]</a></td></tr>

<tr><td>DRP_MASK bit 43</td><td id="virtex4-MGT-GT11[0]-DRP_MASK[43]"><a href="#virtex4-MGT-bit-MAIN[7][19][38]">MAIN[7][19][38]</a></td><td id="virtex4-MGT-GT11[1]-DRP_MASK[43]"><a href="#virtex4-MGT-bit-MAIN[23][19][38]">MAIN[23][19][38]</a></td></tr>

<tr><td>DRP_MASK bit 44</td><td id="virtex4-MGT-GT11[0]-DRP_MASK[44]"><a href="#virtex4-MGT-bit-MAIN[9][19][38]">MAIN[9][19][38]</a></td><td id="virtex4-MGT-GT11[1]-DRP_MASK[44]"><a href="#virtex4-MGT-bit-MAIN[25][19][38]">MAIN[25][19][38]</a></td></tr>

<tr><td>DRP_MASK bit 45</td><td id="virtex4-MGT-GT11[0]-DRP_MASK[45]"><a href="#virtex4-MGT-bit-MAIN[11][19][38]">MAIN[11][19][38]</a></td><td id="virtex4-MGT-GT11[1]-DRP_MASK[45]"><a href="#virtex4-MGT-bit-MAIN[27][19][38]">MAIN[27][19][38]</a></td></tr>

<tr><td>DRP_MASK bit 46</td><td id="virtex4-MGT-GT11[0]-DRP_MASK[46]"><a href="#virtex4-MGT-bit-MAIN[13][19][38]">MAIN[13][19][38]</a></td><td id="virtex4-MGT-GT11[1]-DRP_MASK[46]"><a href="#virtex4-MGT-bit-MAIN[29][19][38]">MAIN[29][19][38]</a></td></tr>

<tr><td>DRP_MASK bit 47</td><td id="virtex4-MGT-GT11[0]-DRP_MASK[47]"><a href="#virtex4-MGT-bit-MAIN[15][19][38]">MAIN[15][19][38]</a></td><td id="virtex4-MGT-GT11[1]-DRP_MASK[47]"><a href="#virtex4-MGT-bit-MAIN[31][19][38]">MAIN[31][19][38]</a></td></tr>

<tr><td>DRP_MASK bit 48</td><td id="virtex4-MGT-GT11[0]-DRP_MASK[48]"><a href="#virtex4-MGT-bit-MAIN[1][19][58]">MAIN[1][19][58]</a></td><td id="virtex4-MGT-GT11[1]-DRP_MASK[48]"><a href="#virtex4-MGT-bit-MAIN[17][19][58]">MAIN[17][19][58]</a></td></tr>

<tr><td>DRP_MASK bit 49</td><td id="virtex4-MGT-GT11[0]-DRP_MASK[49]"><a href="#virtex4-MGT-bit-MAIN[3][19][58]">MAIN[3][19][58]</a></td><td id="virtex4-MGT-GT11[1]-DRP_MASK[49]"><a href="#virtex4-MGT-bit-MAIN[19][19][58]">MAIN[19][19][58]</a></td></tr>

<tr><td>DRP_MASK bit 50</td><td id="virtex4-MGT-GT11[0]-DRP_MASK[50]"><a href="#virtex4-MGT-bit-MAIN[5][19][58]">MAIN[5][19][58]</a></td><td id="virtex4-MGT-GT11[1]-DRP_MASK[50]"><a href="#virtex4-MGT-bit-MAIN[21][19][58]">MAIN[21][19][58]</a></td></tr>

<tr><td>DRP_MASK bit 51</td><td id="virtex4-MGT-GT11[0]-DRP_MASK[51]"><a href="#virtex4-MGT-bit-MAIN[7][19][58]">MAIN[7][19][58]</a></td><td id="virtex4-MGT-GT11[1]-DRP_MASK[51]"><a href="#virtex4-MGT-bit-MAIN[23][19][58]">MAIN[23][19][58]</a></td></tr>

<tr><td>DRP_MASK bit 52</td><td id="virtex4-MGT-GT11[0]-DRP_MASK[52]"><a href="#virtex4-MGT-bit-MAIN[9][19][58]">MAIN[9][19][58]</a></td><td id="virtex4-MGT-GT11[1]-DRP_MASK[52]"><a href="#virtex4-MGT-bit-MAIN[25][19][58]">MAIN[25][19][58]</a></td></tr>

<tr><td>DRP_MASK bit 53</td><td id="virtex4-MGT-GT11[0]-DRP_MASK[53]"><a href="#virtex4-MGT-bit-MAIN[11][19][58]">MAIN[11][19][58]</a></td><td id="virtex4-MGT-GT11[1]-DRP_MASK[53]"><a href="#virtex4-MGT-bit-MAIN[27][19][58]">MAIN[27][19][58]</a></td></tr>

<tr><td>DRP_MASK bit 54</td><td id="virtex4-MGT-GT11[0]-DRP_MASK[54]"><a href="#virtex4-MGT-bit-MAIN[13][19][58]">MAIN[13][19][58]</a></td><td id="virtex4-MGT-GT11[1]-DRP_MASK[54]"><a href="#virtex4-MGT-bit-MAIN[29][19][58]">MAIN[29][19][58]</a></td></tr>

<tr><td>DRP_MASK bit 55</td><td id="virtex4-MGT-GT11[0]-DRP_MASK[55]"><a href="#virtex4-MGT-bit-MAIN[15][19][58]">MAIN[15][19][58]</a></td><td id="virtex4-MGT-GT11[1]-DRP_MASK[55]"><a href="#virtex4-MGT-bit-MAIN[31][19][58]">MAIN[31][19][58]</a></td></tr>

<tr><td>DRP_MASK bit 56</td><td id="virtex4-MGT-GT11[0]-DRP_MASK[56]"><a href="#virtex4-MGT-bit-MAIN[1][19][78]">MAIN[1][19][78]</a></td><td id="virtex4-MGT-GT11[1]-DRP_MASK[56]"><a href="#virtex4-MGT-bit-MAIN[17][19][78]">MAIN[17][19][78]</a></td></tr>

<tr><td>DRP_MASK bit 57</td><td id="virtex4-MGT-GT11[0]-DRP_MASK[57]"><a href="#virtex4-MGT-bit-MAIN[3][19][78]">MAIN[3][19][78]</a></td><td id="virtex4-MGT-GT11[1]-DRP_MASK[57]"><a href="#virtex4-MGT-bit-MAIN[19][19][78]">MAIN[19][19][78]</a></td></tr>

<tr><td>DRP_MASK bit 58</td><td id="virtex4-MGT-GT11[0]-DRP_MASK[58]"><a href="#virtex4-MGT-bit-MAIN[5][19][78]">MAIN[5][19][78]</a></td><td id="virtex4-MGT-GT11[1]-DRP_MASK[58]"><a href="#virtex4-MGT-bit-MAIN[21][19][78]">MAIN[21][19][78]</a></td></tr>

<tr><td>DRP_MASK bit 59</td><td id="virtex4-MGT-GT11[0]-DRP_MASK[59]"><a href="#virtex4-MGT-bit-MAIN[7][19][78]">MAIN[7][19][78]</a></td><td id="virtex4-MGT-GT11[1]-DRP_MASK[59]"><a href="#virtex4-MGT-bit-MAIN[23][19][78]">MAIN[23][19][78]</a></td></tr>

<tr><td>DRP_MASK bit 60</td><td id="virtex4-MGT-GT11[0]-DRP_MASK[60]"><a href="#virtex4-MGT-bit-MAIN[9][19][78]">MAIN[9][19][78]</a></td><td id="virtex4-MGT-GT11[1]-DRP_MASK[60]"><a href="#virtex4-MGT-bit-MAIN[25][19][78]">MAIN[25][19][78]</a></td></tr>

<tr><td>DRP_MASK bit 61</td><td id="virtex4-MGT-GT11[0]-DRP_MASK[61]"><a href="#virtex4-MGT-bit-MAIN[11][19][78]">MAIN[11][19][78]</a></td><td id="virtex4-MGT-GT11[1]-DRP_MASK[61]"><a href="#virtex4-MGT-bit-MAIN[27][19][78]">MAIN[27][19][78]</a></td></tr>

<tr><td>DRP_MASK bit 62</td><td id="virtex4-MGT-GT11[0]-DRP_MASK[62]"><a href="#virtex4-MGT-bit-MAIN[13][19][78]">MAIN[13][19][78]</a></td><td id="virtex4-MGT-GT11[1]-DRP_MASK[62]"><a href="#virtex4-MGT-bit-MAIN[29][19][78]">MAIN[29][19][78]</a></td></tr>

<tr><td>DRP_MASK bit 63</td><td id="virtex4-MGT-GT11[0]-DRP_MASK[63]"><a href="#virtex4-MGT-bit-MAIN[15][19][78]">MAIN[15][19][78]</a></td><td id="virtex4-MGT-GT11[1]-DRP_MASK[63]"><a href="#virtex4-MGT-bit-MAIN[31][19][78]">MAIN[31][19][78]</a></td></tr>

<tr><td>AUTO_CAL</td><td id="virtex4-MGT-GT11[0]-AUTO_CAL"><a href="#virtex4-MGT-bit-MAIN[1][19][76]">MAIN[1][19][76]</a></td><td id="virtex4-MGT-GT11[1]-AUTO_CAL"><a href="#virtex4-MGT-bit-MAIN[17][19][76]">MAIN[17][19][76]</a></td></tr>

<tr><td>BYPASS_CAL</td><td id="virtex4-MGT-GT11[0]-BYPASS_CAL"><a href="#virtex4-MGT-bit-MAIN[1][19][56]">MAIN[1][19][56]</a></td><td id="virtex4-MGT-GT11[1]-BYPASS_CAL"><a href="#virtex4-MGT-bit-MAIN[17][19][56]">MAIN[17][19][56]</a></td></tr>

<tr><td>BYPASS_FDET</td><td id="virtex4-MGT-GT11[0]-BYPASS_FDET"><a href="#virtex4-MGT-bit-MAIN[1][19][63]">MAIN[1][19][63]</a></td><td id="virtex4-MGT-GT11[1]-BYPASS_FDET"><a href="#virtex4-MGT-bit-MAIN[17][19][63]">MAIN[17][19][63]</a></td></tr>

<tr><td>CCCB_ARBITRATOR_DISABLE</td><td id="virtex4-MGT-GT11[0]-CCCB_ARBITRATOR_DISABLE"><a href="#virtex4-MGT-bit-MAIN[13][19][66]">MAIN[13][19][66]</a></td><td id="virtex4-MGT-GT11[1]-CCCB_ARBITRATOR_DISABLE"><a href="#virtex4-MGT-bit-MAIN[29][19][66]">MAIN[29][19][66]</a></td></tr>

<tr><td>CHAN_BOND_ONE_SHOT</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_ONE_SHOT"><a href="#virtex4-MGT-bit-MAIN[15][19][69]">MAIN[15][19][69]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_ONE_SHOT"><a href="#virtex4-MGT-bit-MAIN[31][19][69]">MAIN[31][19][69]</a></td></tr>

<tr><td>CHAN_BOND_SEQ_2_USE</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_2_USE"><a href="#virtex4-MGT-bit-MAIN[15][19][70]">MAIN[15][19][70]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_2_USE"><a href="#virtex4-MGT-bit-MAIN[31][19][70]">MAIN[31][19][70]</a></td></tr>

<tr><td>CLK_COR_8B10B_DE</td><td id="virtex4-MGT-GT11[0]-CLK_COR_8B10B_DE"><a href="#virtex4-MGT-bit-MAIN[6][19][15]">MAIN[6][19][15]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_8B10B_DE"><a href="#virtex4-MGT-bit-MAIN[22][19][15]">MAIN[22][19][15]</a></td></tr>

<tr><td>CLK_CORRECT_USE</td><td id="virtex4-MGT-GT11[0]-CLK_CORRECT_USE"><a href="#virtex4-MGT-bit-MAIN[6][19][14]">MAIN[6][19][14]</a></td><td id="virtex4-MGT-GT11[1]-CLK_CORRECT_USE"><a href="#virtex4-MGT-bit-MAIN[22][19][14]">MAIN[22][19][14]</a></td></tr>

<tr><td>CLK_COR_SEQ_2_USE</td><td id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_2_USE"><a href="#virtex4-MGT-bit-MAIN[6][19][9]">MAIN[6][19][9]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_2_USE"><a href="#virtex4-MGT-bit-MAIN[22][19][9]">MAIN[22][19][9]</a></td></tr>

<tr><td>CLK_COR_SEQ_DROP</td><td id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_DROP"><a href="#virtex4-MGT-bit-MAIN[6][19][10]">MAIN[6][19][10]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_DROP"><a href="#virtex4-MGT-bit-MAIN[22][19][10]">MAIN[22][19][10]</a></td></tr>

<tr><td>COMMA32</td><td id="virtex4-MGT-GT11[0]-COMMA32"><a href="#virtex4-MGT-bit-MAIN[4][19][8]">MAIN[4][19][8]</a></td><td id="virtex4-MGT-GT11[1]-COMMA32"><a href="#virtex4-MGT-bit-MAIN[20][19][8]">MAIN[20][19][8]</a></td></tr>

<tr><td>DEC_MCOMMA_DETECT</td><td id="virtex4-MGT-GT11[0]-DEC_MCOMMA_DETECT"><a href="#virtex4-MGT-bit-MAIN[4][19][3]">MAIN[4][19][3]</a></td><td id="virtex4-MGT-GT11[1]-DEC_MCOMMA_DETECT"><a href="#virtex4-MGT-bit-MAIN[20][19][3]">MAIN[20][19][3]</a></td></tr>

<tr><td>DEC_PCOMMA_DETECT</td><td id="virtex4-MGT-GT11[0]-DEC_PCOMMA_DETECT"><a href="#virtex4-MGT-bit-MAIN[4][19][4]">MAIN[4][19][4]</a></td><td id="virtex4-MGT-GT11[1]-DEC_PCOMMA_DETECT"><a href="#virtex4-MGT-bit-MAIN[20][19][4]">MAIN[20][19][4]</a></td></tr>

<tr><td>DEC_VALID_COMMA_ONLY</td><td id="virtex4-MGT-GT11[0]-DEC_VALID_COMMA_ONLY"><a href="#virtex4-MGT-bit-MAIN[4][19][5]">MAIN[4][19][5]</a></td><td id="virtex4-MGT-GT11[1]-DEC_VALID_COMMA_ONLY"><a href="#virtex4-MGT-bit-MAIN[20][19][5]">MAIN[20][19][5]</a></td></tr>

<tr><td>DIGRX_SYNC_MODE</td><td id="virtex4-MGT-GT11[0]-DIGRX_SYNC_MODE"><a href="#virtex4-MGT-bit-MAIN[9][19][63]">MAIN[9][19][63]</a></td><td id="virtex4-MGT-GT11[1]-DIGRX_SYNC_MODE"><a href="#virtex4-MGT-bit-MAIN[25][19][63]">MAIN[25][19][63]</a></td></tr>

<tr><td>ENABLE_DCDR</td><td id="virtex4-MGT-GT11[0]-ENABLE_DCDR"><a href="#virtex4-MGT-bit-MAIN[6][19][50]">MAIN[6][19][50]</a></td><td id="virtex4-MGT-GT11[1]-ENABLE_DCDR"><a href="#virtex4-MGT-bit-MAIN[22][19][50]">MAIN[22][19][50]</a></td></tr>

<tr><td>MCOMMA_DETECT</td><td id="virtex4-MGT-GT11[0]-MCOMMA_DETECT"><a href="#virtex4-MGT-bit-MAIN[4][19][6]">MAIN[4][19][6]</a></td><td id="virtex4-MGT-GT11[1]-MCOMMA_DETECT"><a href="#virtex4-MGT-bit-MAIN[20][19][6]">MAIN[20][19][6]</a></td></tr>

<tr><td>OPPOSITE_SELECT</td><td id="virtex4-MGT-GT11[0]-OPPOSITE_SELECT"><a href="#virtex4-MGT-bit-MAIN[13][19][65]">MAIN[13][19][65]</a></td><td id="virtex4-MGT-GT11[1]-OPPOSITE_SELECT"><a href="#virtex4-MGT-bit-MAIN[29][19][65]">MAIN[29][19][65]</a></td></tr>

<tr><td>PCOMMA_DETECT</td><td id="virtex4-MGT-GT11[0]-PCOMMA_DETECT"><a href="#virtex4-MGT-bit-MAIN[4][19][7]">MAIN[4][19][7]</a></td><td id="virtex4-MGT-GT11[1]-PCOMMA_DETECT"><a href="#virtex4-MGT-bit-MAIN[20][19][7]">MAIN[20][19][7]</a></td></tr>

<tr><td>PCS_BIT_SLIP</td><td id="virtex4-MGT-GT11[0]-PCS_BIT_SLIP"><a href="#virtex4-MGT-bit-MAIN[9][19][64]">MAIN[9][19][64]</a></td><td id="virtex4-MGT-GT11[1]-PCS_BIT_SLIP"><a href="#virtex4-MGT-bit-MAIN[25][19][64]">MAIN[25][19][64]</a></td></tr>

<tr><td>PMA_BIT_SLIP</td><td id="virtex4-MGT-GT11[0]-PMA_BIT_SLIP"><a href="#virtex4-MGT-bit-MAIN[5][19][70]">MAIN[5][19][70]</a></td><td id="virtex4-MGT-GT11[1]-PMA_BIT_SLIP"><a href="#virtex4-MGT-bit-MAIN[28][19][70]">MAIN[28][19][70]</a></td></tr>

<tr><td>POWER_ENABLE</td><td id="virtex4-MGT-GT11[0]-POWER_ENABLE"><a href="#virtex4-MGT-bit-MAIN[13][19][64]">MAIN[13][19][64]</a></td><td id="virtex4-MGT-GT11[1]-POWER_ENABLE"><a href="#virtex4-MGT-bit-MAIN[29][19][64]">MAIN[29][19][64]</a></td></tr>

<tr><td>REPEATER</td><td id="virtex4-MGT-GT11[0]-REPEATER"><a href="#virtex4-MGT-bit-MAIN[6][19][51]">MAIN[6][19][51]</a></td><td id="virtex4-MGT-GT11[1]-REPEATER"><a href="#virtex4-MGT-bit-MAIN[22][19][51]">MAIN[22][19][51]</a></td></tr>

<tr><td>RESERVED_CB1</td><td id="virtex4-MGT-GT11[0]-RESERVED_CB1"><a href="#virtex4-MGT-bit-MAIN[15][19][76]">MAIN[15][19][76]</a></td><td id="virtex4-MGT-GT11[1]-RESERVED_CB1"><a href="#virtex4-MGT-bit-MAIN[31][19][76]">MAIN[31][19][76]</a></td></tr>

<tr><td>RESERVED_CCA</td><td id="virtex4-MGT-GT11[0]-RESERVED_CCA"><a href="#virtex4-MGT-bit-MAIN[9][19][65]">MAIN[9][19][65]</a></td><td id="virtex4-MGT-GT11[1]-RESERVED_CCA"><a href="#virtex4-MGT-bit-MAIN[25][19][65]">MAIN[25][19][65]</a></td></tr>

<tr><td>RESERVED_CCB</td><td id="virtex4-MGT-GT11[0]-RESERVED_CCB"><a href="#virtex4-MGT-bit-MAIN[9][19][72]">MAIN[9][19][72]</a></td><td id="virtex4-MGT-GT11[1]-RESERVED_CCB"><a href="#virtex4-MGT-bit-MAIN[25][19][72]">MAIN[25][19][72]</a></td></tr>

<tr><td>RESERVED_M2</td><td id="virtex4-MGT-GT11[0]-RESERVED_M2"><a href="#virtex4-MGT-bit-MAIN[6][19][16]">MAIN[6][19][16]</a></td><td id="virtex4-MGT-GT11[1]-RESERVED_M2"><a href="#virtex4-MGT-bit-MAIN[22][19][16]">MAIN[22][19][16]</a></td></tr>

<tr><td>RXACTST</td><td id="virtex4-MGT-GT11[0]-RXACTST"><a href="#virtex4-MGT-bit-MAIN[5][19][10]">MAIN[5][19][10]</a></td><td id="virtex4-MGT-GT11[1]-RXACTST"><a href="#virtex4-MGT-bit-MAIN[28][19][10]">MAIN[28][19][10]</a></td></tr>

<tr><td>RXADCADJPD</td><td id="virtex4-MGT-GT11[0]-RXADCADJPD"><a href="#virtex4-MGT-bit-MAIN[2][19][14]">MAIN[2][19][14]</a></td><td id="virtex4-MGT-GT11[1]-RXADCADJPD"><a href="#virtex4-MGT-bit-MAIN[27][19][14]">MAIN[27][19][14]</a></td></tr>

<tr><td>RXAFEPD</td><td id="virtex4-MGT-GT11[0]-RXAFEPD"><a href="#virtex4-MGT-bit-MAIN[5][19][2]">MAIN[5][19][2]</a></td><td id="virtex4-MGT-GT11[1]-RXAFEPD"><a href="#virtex4-MGT-bit-MAIN[28][19][2]">MAIN[28][19][2]</a></td></tr>

<tr><td>RXAFETST</td><td id="virtex4-MGT-GT11[0]-RXAFETST"><a href="#virtex4-MGT-bit-MAIN[5][19][9]">MAIN[5][19][9]</a></td><td id="virtex4-MGT-GT11[1]-RXAFETST"><a href="#virtex4-MGT-bit-MAIN[28][19][9]">MAIN[28][19][9]</a></td></tr>

<tr><td>RXAPD</td><td id="virtex4-MGT-GT11[0]-RXAPD"><a href="#virtex4-MGT-bit-MAIN[2][19][9]">MAIN[2][19][9]</a></td><td id="virtex4-MGT-GT11[1]-RXAPD"><a href="#virtex4-MGT-bit-MAIN[27][19][9]">MAIN[27][19][9]</a></td></tr>

<tr><td>RXAPTST</td><td id="virtex4-MGT-GT11[0]-RXAPTST"><a href="#virtex4-MGT-bit-MAIN[2][19][8]">MAIN[2][19][8]</a></td><td id="virtex4-MGT-GT11[1]-RXAPTST"><a href="#virtex4-MGT-bit-MAIN[27][19][8]">MAIN[27][19][8]</a></td></tr>

<tr><td>RXAUTO_CAL</td><td id="virtex4-MGT-GT11[0]-RXAUTO_CAL"><a href="#virtex4-MGT-bit-MAIN[1][19][36]">MAIN[1][19][36]</a></td><td id="virtex4-MGT-GT11[1]-RXAUTO_CAL"><a href="#virtex4-MGT-bit-MAIN[17][19][36]">MAIN[17][19][36]</a></td></tr>

<tr><td>RXBIASPD</td><td id="virtex4-MGT-GT11[0]-RXBIASPD"><a href="#virtex4-MGT-bit-MAIN[2][19][12]">MAIN[2][19][12]</a></td><td id="virtex4-MGT-GT11[1]-RXBIASPD"><a href="#virtex4-MGT-bit-MAIN[27][19][12]">MAIN[27][19][12]</a></td></tr>

<tr><td>RX_BUFFER_USE</td><td id="virtex4-MGT-GT11[0]-RX_BUFFER_USE"><a href="#virtex4-MGT-bit-MAIN[15][19][74]">MAIN[15][19][74]</a></td><td id="virtex4-MGT-GT11[1]-RX_BUFFER_USE"><a href="#virtex4-MGT-bit-MAIN[31][19][74]">MAIN[31][19][74]</a></td></tr>

<tr><td>RXBY_32</td><td id="virtex4-MGT-GT11[0]-RXBY_32"><a href="#virtex4-MGT-bit-MAIN[6][19][52]">MAIN[6][19][52]</a></td><td id="virtex4-MGT-GT11[1]-RXBY_32"><a href="#virtex4-MGT-bit-MAIN[22][19][52]">MAIN[22][19][52]</a></td></tr>

<tr><td>RXBYPASS_CAL</td><td id="virtex4-MGT-GT11[0]-RXBYPASS_CAL"><a href="#virtex4-MGT-bit-MAIN[1][19][16]">MAIN[1][19][16]</a></td><td id="virtex4-MGT-GT11[1]-RXBYPASS_CAL"><a href="#virtex4-MGT-bit-MAIN[17][19][16]">MAIN[17][19][16]</a></td></tr>

<tr><td>RXBYPASS_FDET</td><td id="virtex4-MGT-GT11[0]-RXBYPASS_FDET"><a href="#virtex4-MGT-bit-MAIN[1][19][23]">MAIN[1][19][23]</a></td><td id="virtex4-MGT-GT11[1]-RXBYPASS_FDET"><a href="#virtex4-MGT-bit-MAIN[17][19][23]">MAIN[17][19][23]</a></td></tr>

<tr><td>RXCLK0_FORCE_PMACLK</td><td id="virtex4-MGT-GT11[0]-RXCLK0_FORCE_PMACLK"><a href="#virtex4-MGT-bit-MAIN[6][19][73]">MAIN[6][19][73]</a></td><td id="virtex4-MGT-GT11[1]-RXCLK0_FORCE_PMACLK"><a href="#virtex4-MGT-bit-MAIN[22][19][73]">MAIN[22][19][73]</a></td></tr>

<tr><td>RXCLK0_INVERT_PMALEAF</td><td id="virtex4-MGT-GT11[0]-RXCLK0_INVERT_PMALEAF"><a href="#virtex4-MGT-bit-MAIN[6][19][7]">MAIN[6][19][7]</a></td><td id="virtex4-MGT-GT11[1]-RXCLK0_INVERT_PMALEAF"><a href="#virtex4-MGT-bit-MAIN[22][19][7]">MAIN[22][19][7]</a></td></tr>

<tr><td>RXCMFPD</td><td id="virtex4-MGT-GT11[0]-RXCMFPD"><a href="#virtex4-MGT-bit-MAIN[2][19][16]">MAIN[2][19][16]</a></td><td id="virtex4-MGT-GT11[1]-RXCMFPD"><a href="#virtex4-MGT-bit-MAIN[27][19][16]">MAIN[27][19][16]</a></td></tr>

<tr><td>RXCMFTST</td><td id="virtex4-MGT-GT11[0]-RXCMFTST"><a href="#virtex4-MGT-bit-MAIN[2][19][7]">MAIN[2][19][7]</a></td><td id="virtex4-MGT-GT11[1]-RXCMFTST"><a href="#virtex4-MGT-bit-MAIN[27][19][7]">MAIN[27][19][7]</a></td></tr>

<tr><td>RXCPSEL</td><td id="virtex4-MGT-GT11[0]-RXCPSEL"><a href="#virtex4-MGT-bit-MAIN[2][19][41]">MAIN[2][19][41]</a></td><td id="virtex4-MGT-GT11[1]-RXCPSEL"><a href="#virtex4-MGT-bit-MAIN[27][19][41]">MAIN[27][19][41]</a></td></tr>

<tr><td>RXCPTST</td><td id="virtex4-MGT-GT11[0]-RXCPTST"><a href="#virtex4-MGT-bit-MAIN[5][19][12]">MAIN[5][19][12]</a></td><td id="virtex4-MGT-GT11[1]-RXCPTST"><a href="#virtex4-MGT-bit-MAIN[28][19][12]">MAIN[28][19][12]</a></td></tr>

<tr><td>RXCRCCLOCKDOUBLE</td><td id="virtex4-MGT-GT11[0]-RXCRCCLOCKDOUBLE"><a href="#virtex4-MGT-bit-MAIN[6][19][61]">MAIN[6][19][61]</a></td><td id="virtex4-MGT-GT11[1]-RXCRCCLOCKDOUBLE"><a href="#virtex4-MGT-bit-MAIN[22][19][61]">MAIN[22][19][61]</a></td></tr>

<tr><td>RXCRCENABLE</td><td id="virtex4-MGT-GT11[0]-RXCRCENABLE"><a href="#virtex4-MGT-bit-MAIN[6][19][64]">MAIN[6][19][64]</a></td><td id="virtex4-MGT-GT11[1]-RXCRCENABLE"><a href="#virtex4-MGT-bit-MAIN[22][19][64]">MAIN[22][19][64]</a></td></tr>

<tr><td>RXCRCINVERTGEN</td><td id="virtex4-MGT-GT11[0]-RXCRCINVERTGEN"><a href="#virtex4-MGT-bit-MAIN[6][19][62]">MAIN[6][19][62]</a></td><td id="virtex4-MGT-GT11[1]-RXCRCINVERTGEN"><a href="#virtex4-MGT-bit-MAIN[22][19][62]">MAIN[22][19][62]</a></td></tr>

<tr><td>RXCRCSAMECLOCK</td><td id="virtex4-MGT-GT11[0]-RXCRCSAMECLOCK"><a href="#virtex4-MGT-bit-MAIN[6][19][63]">MAIN[6][19][63]</a></td><td id="virtex4-MGT-GT11[1]-RXCRCSAMECLOCK"><a href="#virtex4-MGT-bit-MAIN[22][19][63]">MAIN[22][19][63]</a></td></tr>

<tr><td>RXDACSEL</td><td id="virtex4-MGT-GT11[0]-RXDACSEL"><a href="#virtex4-MGT-bit-MAIN[2][19][42]">MAIN[2][19][42]</a></td><td id="virtex4-MGT-GT11[1]-RXDACSEL"><a href="#virtex4-MGT-bit-MAIN[27][19][42]">MAIN[27][19][42]</a></td></tr>

<tr><td>RXDACTST</td><td id="virtex4-MGT-GT11[0]-RXDACTST"><a href="#virtex4-MGT-bit-MAIN[2][19][36]">MAIN[2][19][36]</a></td><td id="virtex4-MGT-GT11[1]-RXDACTST"><a href="#virtex4-MGT-bit-MAIN[27][19][36]">MAIN[27][19][36]</a></td></tr>

<tr><td>RXDCCOUPLE</td><td id="virtex4-MGT-GT11[0]-RXDCCOUPLE"><a href="#virtex4-MGT-bit-MAIN[5][19][27]">MAIN[5][19][27]</a></td><td id="virtex4-MGT-GT11[1]-RXDCCOUPLE"><a href="#virtex4-MGT-bit-MAIN[28][19][27]">MAIN[28][19][27]</a></td></tr>

<tr><td>RXDIGRESET</td><td id="virtex4-MGT-GT11[0]-RXDIGRESET"><a href="#virtex4-MGT-bit-MAIN[5][19][16]">MAIN[5][19][16]</a></td><td id="virtex4-MGT-GT11[1]-RXDIGRESET"><a href="#virtex4-MGT-bit-MAIN[28][19][16]">MAIN[28][19][16]</a></td></tr>

<tr><td>RXDIGRX</td><td id="virtex4-MGT-GT11[0]-RXDIGRX"><a href="#virtex4-MGT-bit-MAIN[2][19][62]">MAIN[2][19][62]</a></td><td id="virtex4-MGT-GT11[1]-RXDIGRX"><a href="#virtex4-MGT-bit-MAIN[27][19][62]">MAIN[27][19][62]</a></td></tr>

<tr><td>RXDIVBUFPD</td><td id="virtex4-MGT-GT11[0]-RXDIVBUFPD"><a href="#virtex4-MGT-bit-MAIN[2][19][10]">MAIN[2][19][10]</a></td><td id="virtex4-MGT-GT11[1]-RXDIVBUFPD"><a href="#virtex4-MGT-bit-MAIN[27][19][10]">MAIN[27][19][10]</a></td></tr>

<tr><td>RXDIVBUFTST</td><td id="virtex4-MGT-GT11[0]-RXDIVBUFTST"><a href="#virtex4-MGT-bit-MAIN[2][19][2]">MAIN[2][19][2]</a></td><td id="virtex4-MGT-GT11[1]-RXDIVBUFTST"><a href="#virtex4-MGT-bit-MAIN[27][19][2]">MAIN[27][19][2]</a></td></tr>

<tr><td>RXDIVPD</td><td id="virtex4-MGT-GT11[0]-RXDIVPD"><a href="#virtex4-MGT-bit-MAIN[2][19][13]">MAIN[2][19][13]</a></td><td id="virtex4-MGT-GT11[1]-RXDIVPD"><a href="#virtex4-MGT-bit-MAIN[27][19][13]">MAIN[27][19][13]</a></td></tr>

<tr><td>RXDIVTST</td><td id="virtex4-MGT-GT11[0]-RXDIVTST"><a href="#virtex4-MGT-bit-MAIN[2][19][5]">MAIN[2][19][5]</a></td><td id="virtex4-MGT-GT11[1]-RXDIVTST"><a href="#virtex4-MGT-bit-MAIN[27][19][5]">MAIN[27][19][5]</a></td></tr>

<tr><td>RXFILTTST</td><td id="virtex4-MGT-GT11[0]-RXFILTTST"><a href="#virtex4-MGT-bit-MAIN[2][19][6]">MAIN[2][19][6]</a></td><td id="virtex4-MGT-GT11[1]-RXFILTTST"><a href="#virtex4-MGT-bit-MAIN[27][19][6]">MAIN[27][19][6]</a></td></tr>

<tr><td>RXLB</td><td id="virtex4-MGT-GT11[0]-RXLB"><a href="#virtex4-MGT-bit-MAIN[5][19][61]">MAIN[5][19][61]</a></td><td id="virtex4-MGT-GT11[1]-RXLB"><a href="#virtex4-MGT-bit-MAIN[28][19][61]">MAIN[28][19][61]</a></td></tr>

<tr><td>RXLKAPD</td><td id="virtex4-MGT-GT11[0]-RXLKAPD"><a href="#virtex4-MGT-bit-MAIN[5][19][6]">MAIN[5][19][6]</a></td><td id="virtex4-MGT-GT11[1]-RXLKAPD"><a href="#virtex4-MGT-bit-MAIN[28][19][6]">MAIN[28][19][6]</a></td></tr>

<tr><td>RXPDDTST</td><td id="virtex4-MGT-GT11[0]-RXPDDTST"><a href="#virtex4-MGT-bit-MAIN[5][19][11]">MAIN[5][19][11]</a></td><td id="virtex4-MGT-GT11[1]-RXPDDTST"><a href="#virtex4-MGT-bit-MAIN[28][19][11]">MAIN[28][19][11]</a></td></tr>

<tr><td>RXPD</td><td id="virtex4-MGT-GT11[0]-RXPD"><a href="#virtex4-MGT-bit-MAIN[5][19][1]">MAIN[5][19][1]</a></td><td id="virtex4-MGT-GT11[1]-RXPD"><a href="#virtex4-MGT-bit-MAIN[28][19][1]">MAIN[28][19][1]</a></td></tr>

<tr><td>RXPFDTST</td><td id="virtex4-MGT-GT11[0]-RXPFDTST"><a href="#virtex4-MGT-bit-MAIN[2][19][4]">MAIN[2][19][4]</a></td><td id="virtex4-MGT-GT11[1]-RXPFDTST"><a href="#virtex4-MGT-bit-MAIN[27][19][4]">MAIN[27][19][4]</a></td></tr>

<tr><td>RXPFDTX</td><td id="virtex4-MGT-GT11[0]-RXPFDTX"><a href="#virtex4-MGT-bit-MAIN[2][19][61]">MAIN[2][19][61]</a></td><td id="virtex4-MGT-GT11[1]-RXPFDTX"><a href="#virtex4-MGT-bit-MAIN[27][19][61]">MAIN[27][19][61]</a></td></tr>

<tr><td>RXQPPD</td><td id="virtex4-MGT-GT11[0]-RXQPPD"><a href="#virtex4-MGT-bit-MAIN[2][19][21]">MAIN[2][19][21]</a></td><td id="virtex4-MGT-GT11[1]-RXQPPD"><a href="#virtex4-MGT-bit-MAIN[27][19][21]">MAIN[27][19][21]</a></td></tr>

<tr><td>RXRCPPD</td><td id="virtex4-MGT-GT11[0]-RXRCPPD"><a href="#virtex4-MGT-bit-MAIN[5][19][4]">MAIN[5][19][4]</a></td><td id="virtex4-MGT-GT11[1]-RXRCPPD"><a href="#virtex4-MGT-bit-MAIN[28][19][4]">MAIN[28][19][4]</a></td></tr>

<tr><td>RXRECCLK1_USE_SYNC</td><td id="virtex4-MGT-GT11[0]-RXRECCLK1_USE_SYNC"><a href="#virtex4-MGT-bit-MAIN[6][19][76]">MAIN[6][19][76]</a></td><td id="virtex4-MGT-GT11[1]-RXRECCLK1_USE_SYNC"><a href="#virtex4-MGT-bit-MAIN[22][19][76]">MAIN[22][19][76]</a></td></tr>

<tr><td>RXRPDPD</td><td id="virtex4-MGT-GT11[0]-RXRPDPD"><a href="#virtex4-MGT-bit-MAIN[5][19][3]">MAIN[5][19][3]</a></td><td id="virtex4-MGT-GT11[1]-RXRPDPD"><a href="#virtex4-MGT-bit-MAIN[28][19][3]">MAIN[28][19][3]</a></td></tr>

<tr><td>RXRSDPD</td><td id="virtex4-MGT-GT11[0]-RXRSDPD"><a href="#virtex4-MGT-bit-MAIN[5][19][5]">MAIN[5][19][5]</a></td><td id="virtex4-MGT-GT11[1]-RXRSDPD"><a href="#virtex4-MGT-bit-MAIN[28][19][5]">MAIN[28][19][5]</a></td></tr>

<tr><td>RXSLOSEL</td><td id="virtex4-MGT-GT11[0]-RXSLOSEL"><a href="#virtex4-MGT-bit-MAIN[2][19][43]">MAIN[2][19][43]</a></td><td id="virtex4-MGT-GT11[1]-RXSLOSEL"><a href="#virtex4-MGT-bit-MAIN[27][19][43]">MAIN[27][19][43]</a></td></tr>

<tr><td>RXTADJ</td><td id="virtex4-MGT-GT11[0]-RXTADJ"><a href="#virtex4-MGT-bit-MAIN[5][19][28]">MAIN[5][19][28]</a></td><td id="virtex4-MGT-GT11[1]-RXTADJ"><a href="#virtex4-MGT-bit-MAIN[28][19][28]">MAIN[28][19][28]</a></td></tr>

<tr><td>RXVCOBUFPD</td><td id="virtex4-MGT-GT11[0]-RXVCOBUFPD"><a href="#virtex4-MGT-bit-MAIN[2][19][11]">MAIN[2][19][11]</a></td><td id="virtex4-MGT-GT11[1]-RXVCOBUFPD"><a href="#virtex4-MGT-bit-MAIN[27][19][11]">MAIN[27][19][11]</a></td></tr>

<tr><td>RXVCOBUFTST</td><td id="virtex4-MGT-GT11[0]-RXVCOBUFTST"><a href="#virtex4-MGT-bit-MAIN[2][19][3]">MAIN[2][19][3]</a></td><td id="virtex4-MGT-GT11[1]-RXVCOBUFTST"><a href="#virtex4-MGT-bit-MAIN[27][19][3]">MAIN[27][19][3]</a></td></tr>

<tr><td>RXVCO_CTRL_ENABLE</td><td id="virtex4-MGT-GT11[0]-RXVCO_CTRL_ENABLE"><a href="#virtex4-MGT-bit-MAIN[1][19][3]">MAIN[1][19][3]</a></td><td id="virtex4-MGT-GT11[1]-RXVCO_CTRL_ENABLE"><a href="#virtex4-MGT-bit-MAIN[17][19][3]">MAIN[17][19][3]</a></td></tr>

<tr><td>RXVCOPD</td><td id="virtex4-MGT-GT11[0]-RXVCOPD"><a href="#virtex4-MGT-bit-MAIN[2][19][15]">MAIN[2][19][15]</a></td><td id="virtex4-MGT-GT11[1]-RXVCOPD"><a href="#virtex4-MGT-bit-MAIN[27][19][15]">MAIN[27][19][15]</a></td></tr>

<tr><td>RXVCOTST</td><td id="virtex4-MGT-GT11[0]-RXVCOTST"><a href="#virtex4-MGT-bit-MAIN[2][19][1]">MAIN[2][19][1]</a></td><td id="virtex4-MGT-GT11[1]-RXVCOTST"><a href="#virtex4-MGT-bit-MAIN[27][19][1]">MAIN[27][19][1]</a></td></tr>

<tr><td>SAMPLE_8X</td><td id="virtex4-MGT-GT11[0]-SAMPLE_8X"><a href="#virtex4-MGT-bit-MAIN[6][19][49]">MAIN[6][19][49]</a></td><td id="virtex4-MGT-GT11[1]-SAMPLE_8X"><a href="#virtex4-MGT-bit-MAIN[22][19][49]">MAIN[22][19][49]</a></td></tr>

<tr><td>TEST_MODE_1</td><td id="virtex4-MGT-GT11[0]-TEST_MODE_1"><a href="#virtex4-MGT-bit-MAIN[13][19][61]">MAIN[13][19][61]</a></td><td id="virtex4-MGT-GT11[1]-TEST_MODE_1"><a href="#virtex4-MGT-bit-MAIN[29][19][61]">MAIN[29][19][61]</a></td></tr>

<tr><td>TEST_MODE_2</td><td id="virtex4-MGT-GT11[0]-TEST_MODE_2"><a href="#virtex4-MGT-bit-MAIN[13][19][62]">MAIN[13][19][62]</a></td><td id="virtex4-MGT-GT11[1]-TEST_MODE_2"><a href="#virtex4-MGT-bit-MAIN[29][19][62]">MAIN[29][19][62]</a></td></tr>

<tr><td>TEST_MODE_3</td><td id="virtex4-MGT-GT11[0]-TEST_MODE_3"><a href="#virtex4-MGT-bit-MAIN[13][19][63]">MAIN[13][19][63]</a></td><td id="virtex4-MGT-GT11[1]-TEST_MODE_3"><a href="#virtex4-MGT-bit-MAIN[29][19][63]">MAIN[29][19][63]</a></td></tr>

<tr><td>TXAREFBIASSEL</td><td id="virtex4-MGT-GT11[0]-TXAREFBIASSEL"><a href="#virtex4-MGT-bit-MAIN[12][19][51]">MAIN[12][19][51]</a></td><td id="virtex4-MGT-GT11[1]-TXAREFBIASSEL"><a href="#virtex4-MGT-bit-MAIN[24][19][51]">MAIN[24][19][51]</a></td></tr>

<tr><td>TX_BUFFER_USE</td><td id="virtex4-MGT-GT11[0]-TX_BUFFER_USE"><a href="#virtex4-MGT-bit-MAIN[15][19][75]">MAIN[15][19][75]</a></td><td id="virtex4-MGT-GT11[1]-TX_BUFFER_USE"><a href="#virtex4-MGT-bit-MAIN[31][19][75]">MAIN[31][19][75]</a></td></tr>

<tr><td>TXCFGENABLE</td><td id="virtex4-MGT-GT11[0]-TXCFGENABLE"><a href="#virtex4-MGT-bit-MAIN[12][19][53]">MAIN[12][19][53]</a></td><td id="virtex4-MGT-GT11[1]-TXCFGENABLE"><a href="#virtex4-MGT-bit-MAIN[24][19][53]">MAIN[24][19][53]</a></td></tr>

<tr><td>TXCLK0_FORCE_PMACLK</td><td id="virtex4-MGT-GT11[0]-TXCLK0_FORCE_PMACLK"><a href="#virtex4-MGT-bit-MAIN[6][19][74]">MAIN[6][19][74]</a></td><td id="virtex4-MGT-GT11[1]-TXCLK0_FORCE_PMACLK"><a href="#virtex4-MGT-bit-MAIN[22][19][74]">MAIN[22][19][74]</a></td></tr>

<tr><td>TXCLK0_INVERT_PMALEAF</td><td id="virtex4-MGT-GT11[0]-TXCLK0_INVERT_PMALEAF"><a href="#virtex4-MGT-bit-MAIN[6][19][8]">MAIN[6][19][8]</a></td><td id="virtex4-MGT-GT11[1]-TXCLK0_INVERT_PMALEAF"><a href="#virtex4-MGT-bit-MAIN[22][19][8]">MAIN[22][19][8]</a></td></tr>

<tr><td>TXCRCCLOCKDOUBLE</td><td id="virtex4-MGT-GT11[0]-TXCRCCLOCKDOUBLE"><a href="#virtex4-MGT-bit-MAIN[6][19][65]">MAIN[6][19][65]</a></td><td id="virtex4-MGT-GT11[1]-TXCRCCLOCKDOUBLE"><a href="#virtex4-MGT-bit-MAIN[22][19][65]">MAIN[22][19][65]</a></td></tr>

<tr><td>TXCRCENABLE</td><td id="virtex4-MGT-GT11[0]-TXCRCENABLE"><a href="#virtex4-MGT-bit-MAIN[6][19][68]">MAIN[6][19][68]</a></td><td id="virtex4-MGT-GT11[1]-TXCRCENABLE"><a href="#virtex4-MGT-bit-MAIN[22][19][68]">MAIN[22][19][68]</a></td></tr>

<tr><td>TXCRCINVERTGEN</td><td id="virtex4-MGT-GT11[0]-TXCRCINVERTGEN"><a href="#virtex4-MGT-bit-MAIN[6][19][66]">MAIN[6][19][66]</a></td><td id="virtex4-MGT-GT11[1]-TXCRCINVERTGEN"><a href="#virtex4-MGT-bit-MAIN[22][19][66]">MAIN[22][19][66]</a></td></tr>

<tr><td>TXCRCSAMECLOCK</td><td id="virtex4-MGT-GT11[0]-TXCRCSAMECLOCK"><a href="#virtex4-MGT-bit-MAIN[6][19][67]">MAIN[6][19][67]</a></td><td id="virtex4-MGT-GT11[1]-TXCRCSAMECLOCK"><a href="#virtex4-MGT-bit-MAIN[22][19][67]">MAIN[22][19][67]</a></td></tr>

<tr><td>TXDIGPD</td><td id="virtex4-MGT-GT11[0]-TXDIGPD"><a href="#virtex4-MGT-bit-MAIN[12][19][65]">MAIN[12][19][65]</a></td><td id="virtex4-MGT-GT11[1]-TXDIGPD"><a href="#virtex4-MGT-bit-MAIN[24][19][65]">MAIN[24][19][65]</a></td></tr>

<tr><td>TXHIGHSIGNALEN</td><td id="virtex4-MGT-GT11[0]-TXHIGHSIGNALEN"><a href="#virtex4-MGT-bit-MAIN[12][19][52]">MAIN[12][19][52]</a></td><td id="virtex4-MGT-GT11[1]-TXHIGHSIGNALEN"><a href="#virtex4-MGT-bit-MAIN[24][19][52]">MAIN[24][19][52]</a></td></tr>

<tr><td>TXLVLSHFTPD</td><td id="virtex4-MGT-GT11[0]-TXLVLSHFTPD"><a href="#virtex4-MGT-bit-MAIN[12][19][72]">MAIN[12][19][72]</a></td><td id="virtex4-MGT-GT11[1]-TXLVLSHFTPD"><a href="#virtex4-MGT-bit-MAIN[24][19][72]">MAIN[24][19][72]</a></td></tr>

<tr><td>TXOUTCLK1_USE_SYNC</td><td id="virtex4-MGT-GT11[0]-TXOUTCLK1_USE_SYNC"><a href="#virtex4-MGT-bit-MAIN[6][19][75]">MAIN[6][19][75]</a></td><td id="virtex4-MGT-GT11[1]-TXOUTCLK1_USE_SYNC"><a href="#virtex4-MGT-bit-MAIN[22][19][75]">MAIN[22][19][75]</a></td></tr>

<tr><td>TXPD</td><td id="virtex4-MGT-GT11[0]-TXPD"><a href="#virtex4-MGT-bit-MAIN[12][19][1]">MAIN[12][19][1]</a></td><td id="virtex4-MGT-GT11[1]-TXPD"><a href="#virtex4-MGT-bit-MAIN[24][19][1]">MAIN[24][19][1]</a></td></tr>

<tr><td>TXPHASESEL</td><td id="virtex4-MGT-GT11[0]-TXPHASESEL"><a href="#virtex4-MGT-bit-MAIN[10][19][4]">MAIN[10][19][4]</a></td><td id="virtex4-MGT-GT11[1]-TXPHASESEL"><a href="#virtex4-MGT-bit-MAIN[10][19][5]">MAIN[10][19][5]</a></td></tr>

<tr><td>TXPOST_TAP_PD</td><td id="virtex4-MGT-GT11[0]-TXPOST_TAP_PD"><a href="#virtex4-MGT-bit-MAIN[12][19][33]">MAIN[12][19][33]</a></td><td id="virtex4-MGT-GT11[1]-TXPOST_TAP_PD"><a href="#virtex4-MGT-bit-MAIN[24][19][33]">MAIN[24][19][33]</a></td></tr>

<tr><td>TXPRE_TAP_PD</td><td id="virtex4-MGT-GT11[0]-TXPRE_TAP_PD"><a href="#virtex4-MGT-bit-MAIN[12][19][68]">MAIN[12][19][68]</a></td><td id="virtex4-MGT-GT11[1]-TXPRE_TAP_PD"><a href="#virtex4-MGT-bit-MAIN[24][19][68]">MAIN[24][19][68]</a></td></tr>

<tr><td>TXSLEWRATE</td><td id="virtex4-MGT-GT11[0]-TXSLEWRATE"><a href="#virtex4-MGT-bit-MAIN[12][19][45]">MAIN[12][19][45]</a></td><td id="virtex4-MGT-GT11[1]-TXSLEWRATE"><a href="#virtex4-MGT-bit-MAIN[24][19][45]">MAIN[24][19][45]</a></td></tr>

<tr><td>VCO_CTRL_ENABLE</td><td id="virtex4-MGT-GT11[0]-VCO_CTRL_ENABLE"><a href="#virtex4-MGT-bit-MAIN[1][19][43]">MAIN[1][19][43]</a></td><td id="virtex4-MGT-GT11[1]-VCO_CTRL_ENABLE"><a href="#virtex4-MGT-bit-MAIN[17][19][43]">MAIN[17][19][43]</a></td></tr>

<tr><td>CLK_COR_SEQ_1_1 bit 0</td><td id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_1_1[0]"><a href="#virtex4-MGT-bit-MAIN[9][19][1]">MAIN[9][19][1]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_1_1[0]"><a href="#virtex4-MGT-bit-MAIN[25][19][1]">MAIN[25][19][1]</a></td></tr>

<tr><td>CLK_COR_SEQ_1_1 bit 1</td><td id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_1_1[1]"><a href="#virtex4-MGT-bit-MAIN[9][19][2]">MAIN[9][19][2]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_1_1[1]"><a href="#virtex4-MGT-bit-MAIN[25][19][2]">MAIN[25][19][2]</a></td></tr>

<tr><td>CLK_COR_SEQ_1_1 bit 2</td><td id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_1_1[2]"><a href="#virtex4-MGT-bit-MAIN[9][19][3]">MAIN[9][19][3]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_1_1[2]"><a href="#virtex4-MGT-bit-MAIN[25][19][3]">MAIN[25][19][3]</a></td></tr>

<tr><td>CLK_COR_SEQ_1_1 bit 3</td><td id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_1_1[3]"><a href="#virtex4-MGT-bit-MAIN[9][19][4]">MAIN[9][19][4]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_1_1[3]"><a href="#virtex4-MGT-bit-MAIN[25][19][4]">MAIN[25][19][4]</a></td></tr>

<tr><td>CLK_COR_SEQ_1_1 bit 4</td><td id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_1_1[4]"><a href="#virtex4-MGT-bit-MAIN[9][19][5]">MAIN[9][19][5]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_1_1[4]"><a href="#virtex4-MGT-bit-MAIN[25][19][5]">MAIN[25][19][5]</a></td></tr>

<tr><td>CLK_COR_SEQ_1_1 bit 5</td><td id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_1_1[5]"><a href="#virtex4-MGT-bit-MAIN[9][19][6]">MAIN[9][19][6]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_1_1[5]"><a href="#virtex4-MGT-bit-MAIN[25][19][6]">MAIN[25][19][6]</a></td></tr>

<tr><td>CLK_COR_SEQ_1_1 bit 6</td><td id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_1_1[6]"><a href="#virtex4-MGT-bit-MAIN[9][19][7]">MAIN[9][19][7]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_1_1[6]"><a href="#virtex4-MGT-bit-MAIN[25][19][7]">MAIN[25][19][7]</a></td></tr>

<tr><td>CLK_COR_SEQ_1_1 bit 7</td><td id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_1_1[7]"><a href="#virtex4-MGT-bit-MAIN[9][19][8]">MAIN[9][19][8]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_1_1[7]"><a href="#virtex4-MGT-bit-MAIN[25][19][8]">MAIN[25][19][8]</a></td></tr>

<tr><td>CLK_COR_SEQ_1_1 bit 8</td><td id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_1_1[8]"><a href="#virtex4-MGT-bit-MAIN[9][19][9]">MAIN[9][19][9]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_1_1[8]"><a href="#virtex4-MGT-bit-MAIN[25][19][9]">MAIN[25][19][9]</a></td></tr>

<tr><td>CLK_COR_SEQ_1_1 bit 9</td><td id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_1_1[9]"><a href="#virtex4-MGT-bit-MAIN[9][19][10]">MAIN[9][19][10]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_1_1[9]"><a href="#virtex4-MGT-bit-MAIN[25][19][10]">MAIN[25][19][10]</a></td></tr>

<tr><td>CLK_COR_SEQ_1_1 bit 10</td><td id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_1_1[10]"><a href="#virtex4-MGT-bit-MAIN[9][19][11]">MAIN[9][19][11]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_1_1[10]"><a href="#virtex4-MGT-bit-MAIN[25][19][11]">MAIN[25][19][11]</a></td></tr>

<tr><td>CLK_COR_SEQ_1_2 bit 0</td><td id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_1_2[0]"><a href="#virtex4-MGT-bit-MAIN[9][19][12]">MAIN[9][19][12]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_1_2[0]"><a href="#virtex4-MGT-bit-MAIN[25][19][12]">MAIN[25][19][12]</a></td></tr>

<tr><td>CLK_COR_SEQ_1_2 bit 1</td><td id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_1_2[1]"><a href="#virtex4-MGT-bit-MAIN[9][19][13]">MAIN[9][19][13]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_1_2[1]"><a href="#virtex4-MGT-bit-MAIN[25][19][13]">MAIN[25][19][13]</a></td></tr>

<tr><td>CLK_COR_SEQ_1_2 bit 2</td><td id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_1_2[2]"><a href="#virtex4-MGT-bit-MAIN[9][19][14]">MAIN[9][19][14]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_1_2[2]"><a href="#virtex4-MGT-bit-MAIN[25][19][14]">MAIN[25][19][14]</a></td></tr>

<tr><td>CLK_COR_SEQ_1_2 bit 3</td><td id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_1_2[3]"><a href="#virtex4-MGT-bit-MAIN[9][19][15]">MAIN[9][19][15]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_1_2[3]"><a href="#virtex4-MGT-bit-MAIN[25][19][15]">MAIN[25][19][15]</a></td></tr>

<tr><td>CLK_COR_SEQ_1_2 bit 4</td><td id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_1_2[4]"><a href="#virtex4-MGT-bit-MAIN[9][19][16]">MAIN[9][19][16]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_1_2[4]"><a href="#virtex4-MGT-bit-MAIN[25][19][16]">MAIN[25][19][16]</a></td></tr>

<tr><td>CLK_COR_SEQ_1_2 bit 5</td><td id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_1_2[5]"><a href="#virtex4-MGT-bit-MAIN[9][19][21]">MAIN[9][19][21]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_1_2[5]"><a href="#virtex4-MGT-bit-MAIN[25][19][21]">MAIN[25][19][21]</a></td></tr>

<tr><td>CLK_COR_SEQ_1_2 bit 6</td><td id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_1_2[6]"><a href="#virtex4-MGT-bit-MAIN[9][19][22]">MAIN[9][19][22]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_1_2[6]"><a href="#virtex4-MGT-bit-MAIN[25][19][22]">MAIN[25][19][22]</a></td></tr>

<tr><td>CLK_COR_SEQ_1_2 bit 7</td><td id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_1_2[7]"><a href="#virtex4-MGT-bit-MAIN[9][19][23]">MAIN[9][19][23]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_1_2[7]"><a href="#virtex4-MGT-bit-MAIN[25][19][23]">MAIN[25][19][23]</a></td></tr>

<tr><td>CLK_COR_SEQ_1_2 bit 8</td><td id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_1_2[8]"><a href="#virtex4-MGT-bit-MAIN[9][19][24]">MAIN[9][19][24]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_1_2[8]"><a href="#virtex4-MGT-bit-MAIN[25][19][24]">MAIN[25][19][24]</a></td></tr>

<tr><td>CLK_COR_SEQ_1_2 bit 9</td><td id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_1_2[9]"><a href="#virtex4-MGT-bit-MAIN[9][19][25]">MAIN[9][19][25]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_1_2[9]"><a href="#virtex4-MGT-bit-MAIN[25][19][25]">MAIN[25][19][25]</a></td></tr>

<tr><td>CLK_COR_SEQ_1_2 bit 10</td><td id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_1_2[10]"><a href="#virtex4-MGT-bit-MAIN[9][19][26]">MAIN[9][19][26]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_1_2[10]"><a href="#virtex4-MGT-bit-MAIN[25][19][26]">MAIN[25][19][26]</a></td></tr>

<tr><td>CLK_COR_SEQ_1_3 bit 0</td><td id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_1_3[0]"><a href="#virtex4-MGT-bit-MAIN[9][19][27]">MAIN[9][19][27]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_1_3[0]"><a href="#virtex4-MGT-bit-MAIN[25][19][27]">MAIN[25][19][27]</a></td></tr>

<tr><td>CLK_COR_SEQ_1_3 bit 1</td><td id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_1_3[1]"><a href="#virtex4-MGT-bit-MAIN[9][19][28]">MAIN[9][19][28]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_1_3[1]"><a href="#virtex4-MGT-bit-MAIN[25][19][28]">MAIN[25][19][28]</a></td></tr>

<tr><td>CLK_COR_SEQ_1_3 bit 2</td><td id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_1_3[2]"><a href="#virtex4-MGT-bit-MAIN[9][19][29]">MAIN[9][19][29]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_1_3[2]"><a href="#virtex4-MGT-bit-MAIN[25][19][29]">MAIN[25][19][29]</a></td></tr>

<tr><td>CLK_COR_SEQ_1_3 bit 3</td><td id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_1_3[3]"><a href="#virtex4-MGT-bit-MAIN[9][19][30]">MAIN[9][19][30]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_1_3[3]"><a href="#virtex4-MGT-bit-MAIN[25][19][30]">MAIN[25][19][30]</a></td></tr>

<tr><td>CLK_COR_SEQ_1_3 bit 4</td><td id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_1_3[4]"><a href="#virtex4-MGT-bit-MAIN[9][19][31]">MAIN[9][19][31]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_1_3[4]"><a href="#virtex4-MGT-bit-MAIN[25][19][31]">MAIN[25][19][31]</a></td></tr>

<tr><td>CLK_COR_SEQ_1_3 bit 5</td><td id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_1_3[5]"><a href="#virtex4-MGT-bit-MAIN[9][19][32]">MAIN[9][19][32]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_1_3[5]"><a href="#virtex4-MGT-bit-MAIN[25][19][32]">MAIN[25][19][32]</a></td></tr>

<tr><td>CLK_COR_SEQ_1_3 bit 6</td><td id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_1_3[6]"><a href="#virtex4-MGT-bit-MAIN[9][19][33]">MAIN[9][19][33]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_1_3[6]"><a href="#virtex4-MGT-bit-MAIN[25][19][33]">MAIN[25][19][33]</a></td></tr>

<tr><td>CLK_COR_SEQ_1_3 bit 7</td><td id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_1_3[7]"><a href="#virtex4-MGT-bit-MAIN[9][19][34]">MAIN[9][19][34]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_1_3[7]"><a href="#virtex4-MGT-bit-MAIN[25][19][34]">MAIN[25][19][34]</a></td></tr>

<tr><td>CLK_COR_SEQ_1_3 bit 8</td><td id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_1_3[8]"><a href="#virtex4-MGT-bit-MAIN[9][19][35]">MAIN[9][19][35]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_1_3[8]"><a href="#virtex4-MGT-bit-MAIN[25][19][35]">MAIN[25][19][35]</a></td></tr>

<tr><td>CLK_COR_SEQ_1_3 bit 9</td><td id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_1_3[9]"><a href="#virtex4-MGT-bit-MAIN[9][19][36]">MAIN[9][19][36]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_1_3[9]"><a href="#virtex4-MGT-bit-MAIN[25][19][36]">MAIN[25][19][36]</a></td></tr>

<tr><td>CLK_COR_SEQ_1_3 bit 10</td><td id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_1_3[10]"><a href="#virtex4-MGT-bit-MAIN[9][19][41]">MAIN[9][19][41]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_1_3[10]"><a href="#virtex4-MGT-bit-MAIN[25][19][41]">MAIN[25][19][41]</a></td></tr>

<tr><td>CLK_COR_SEQ_1_4 bit 0</td><td id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_1_4[0]"><a href="#virtex4-MGT-bit-MAIN[9][19][42]">MAIN[9][19][42]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_1_4[0]"><a href="#virtex4-MGT-bit-MAIN[25][19][42]">MAIN[25][19][42]</a></td></tr>

<tr><td>CLK_COR_SEQ_1_4 bit 1</td><td id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_1_4[1]"><a href="#virtex4-MGT-bit-MAIN[9][19][43]">MAIN[9][19][43]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_1_4[1]"><a href="#virtex4-MGT-bit-MAIN[25][19][43]">MAIN[25][19][43]</a></td></tr>

<tr><td>CLK_COR_SEQ_1_4 bit 2</td><td id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_1_4[2]"><a href="#virtex4-MGT-bit-MAIN[9][19][44]">MAIN[9][19][44]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_1_4[2]"><a href="#virtex4-MGT-bit-MAIN[25][19][44]">MAIN[25][19][44]</a></td></tr>

<tr><td>CLK_COR_SEQ_1_4 bit 3</td><td id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_1_4[3]"><a href="#virtex4-MGT-bit-MAIN[9][19][45]">MAIN[9][19][45]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_1_4[3]"><a href="#virtex4-MGT-bit-MAIN[25][19][45]">MAIN[25][19][45]</a></td></tr>

<tr><td>CLK_COR_SEQ_1_4 bit 4</td><td id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_1_4[4]"><a href="#virtex4-MGT-bit-MAIN[9][19][46]">MAIN[9][19][46]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_1_4[4]"><a href="#virtex4-MGT-bit-MAIN[25][19][46]">MAIN[25][19][46]</a></td></tr>

<tr><td>CLK_COR_SEQ_1_4 bit 5</td><td id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_1_4[5]"><a href="#virtex4-MGT-bit-MAIN[9][19][47]">MAIN[9][19][47]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_1_4[5]"><a href="#virtex4-MGT-bit-MAIN[25][19][47]">MAIN[25][19][47]</a></td></tr>

<tr><td>CLK_COR_SEQ_1_4 bit 6</td><td id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_1_4[6]"><a href="#virtex4-MGT-bit-MAIN[9][19][48]">MAIN[9][19][48]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_1_4[6]"><a href="#virtex4-MGT-bit-MAIN[25][19][48]">MAIN[25][19][48]</a></td></tr>

<tr><td>CLK_COR_SEQ_1_4 bit 7</td><td id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_1_4[7]"><a href="#virtex4-MGT-bit-MAIN[9][19][49]">MAIN[9][19][49]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_1_4[7]"><a href="#virtex4-MGT-bit-MAIN[25][19][49]">MAIN[25][19][49]</a></td></tr>

<tr><td>CLK_COR_SEQ_1_4 bit 8</td><td id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_1_4[8]"><a href="#virtex4-MGT-bit-MAIN[9][19][50]">MAIN[9][19][50]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_1_4[8]"><a href="#virtex4-MGT-bit-MAIN[25][19][50]">MAIN[25][19][50]</a></td></tr>

<tr><td>CLK_COR_SEQ_1_4 bit 9</td><td id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_1_4[9]"><a href="#virtex4-MGT-bit-MAIN[9][19][51]">MAIN[9][19][51]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_1_4[9]"><a href="#virtex4-MGT-bit-MAIN[25][19][51]">MAIN[25][19][51]</a></td></tr>

<tr><td>CLK_COR_SEQ_1_4 bit 10</td><td id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_1_4[10]"><a href="#virtex4-MGT-bit-MAIN[9][19][52]">MAIN[9][19][52]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_1_4[10]"><a href="#virtex4-MGT-bit-MAIN[25][19][52]">MAIN[25][19][52]</a></td></tr>

<tr><td>CLK_COR_SEQ_2_1 bit 0</td><td id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_2_1[0]"><a href="#virtex4-MGT-bit-MAIN[7][19][1]">MAIN[7][19][1]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_2_1[0]"><a href="#virtex4-MGT-bit-MAIN[23][19][1]">MAIN[23][19][1]</a></td></tr>

<tr><td>CLK_COR_SEQ_2_1 bit 1</td><td id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_2_1[1]"><a href="#virtex4-MGT-bit-MAIN[7][19][2]">MAIN[7][19][2]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_2_1[1]"><a href="#virtex4-MGT-bit-MAIN[23][19][2]">MAIN[23][19][2]</a></td></tr>

<tr><td>CLK_COR_SEQ_2_1 bit 2</td><td id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_2_1[2]"><a href="#virtex4-MGT-bit-MAIN[7][19][3]">MAIN[7][19][3]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_2_1[2]"><a href="#virtex4-MGT-bit-MAIN[23][19][3]">MAIN[23][19][3]</a></td></tr>

<tr><td>CLK_COR_SEQ_2_1 bit 3</td><td id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_2_1[3]"><a href="#virtex4-MGT-bit-MAIN[7][19][4]">MAIN[7][19][4]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_2_1[3]"><a href="#virtex4-MGT-bit-MAIN[23][19][4]">MAIN[23][19][4]</a></td></tr>

<tr><td>CLK_COR_SEQ_2_1 bit 4</td><td id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_2_1[4]"><a href="#virtex4-MGT-bit-MAIN[7][19][5]">MAIN[7][19][5]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_2_1[4]"><a href="#virtex4-MGT-bit-MAIN[23][19][5]">MAIN[23][19][5]</a></td></tr>

<tr><td>CLK_COR_SEQ_2_1 bit 5</td><td id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_2_1[5]"><a href="#virtex4-MGT-bit-MAIN[7][19][6]">MAIN[7][19][6]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_2_1[5]"><a href="#virtex4-MGT-bit-MAIN[23][19][6]">MAIN[23][19][6]</a></td></tr>

<tr><td>CLK_COR_SEQ_2_1 bit 6</td><td id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_2_1[6]"><a href="#virtex4-MGT-bit-MAIN[7][19][7]">MAIN[7][19][7]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_2_1[6]"><a href="#virtex4-MGT-bit-MAIN[23][19][7]">MAIN[23][19][7]</a></td></tr>

<tr><td>CLK_COR_SEQ_2_1 bit 7</td><td id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_2_1[7]"><a href="#virtex4-MGT-bit-MAIN[7][19][8]">MAIN[7][19][8]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_2_1[7]"><a href="#virtex4-MGT-bit-MAIN[23][19][8]">MAIN[23][19][8]</a></td></tr>

<tr><td>CLK_COR_SEQ_2_1 bit 8</td><td id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_2_1[8]"><a href="#virtex4-MGT-bit-MAIN[7][19][9]">MAIN[7][19][9]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_2_1[8]"><a href="#virtex4-MGT-bit-MAIN[23][19][9]">MAIN[23][19][9]</a></td></tr>

<tr><td>CLK_COR_SEQ_2_1 bit 9</td><td id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_2_1[9]"><a href="#virtex4-MGT-bit-MAIN[7][19][10]">MAIN[7][19][10]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_2_1[9]"><a href="#virtex4-MGT-bit-MAIN[23][19][10]">MAIN[23][19][10]</a></td></tr>

<tr><td>CLK_COR_SEQ_2_1 bit 10</td><td id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_2_1[10]"><a href="#virtex4-MGT-bit-MAIN[7][19][11]">MAIN[7][19][11]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_2_1[10]"><a href="#virtex4-MGT-bit-MAIN[23][19][11]">MAIN[23][19][11]</a></td></tr>

<tr><td>CLK_COR_SEQ_2_2 bit 0</td><td id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_2_2[0]"><a href="#virtex4-MGT-bit-MAIN[7][19][12]">MAIN[7][19][12]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_2_2[0]"><a href="#virtex4-MGT-bit-MAIN[23][19][12]">MAIN[23][19][12]</a></td></tr>

<tr><td>CLK_COR_SEQ_2_2 bit 1</td><td id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_2_2[1]"><a href="#virtex4-MGT-bit-MAIN[7][19][13]">MAIN[7][19][13]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_2_2[1]"><a href="#virtex4-MGT-bit-MAIN[23][19][13]">MAIN[23][19][13]</a></td></tr>

<tr><td>CLK_COR_SEQ_2_2 bit 2</td><td id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_2_2[2]"><a href="#virtex4-MGT-bit-MAIN[7][19][14]">MAIN[7][19][14]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_2_2[2]"><a href="#virtex4-MGT-bit-MAIN[23][19][14]">MAIN[23][19][14]</a></td></tr>

<tr><td>CLK_COR_SEQ_2_2 bit 3</td><td id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_2_2[3]"><a href="#virtex4-MGT-bit-MAIN[7][19][15]">MAIN[7][19][15]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_2_2[3]"><a href="#virtex4-MGT-bit-MAIN[23][19][15]">MAIN[23][19][15]</a></td></tr>

<tr><td>CLK_COR_SEQ_2_2 bit 4</td><td id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_2_2[4]"><a href="#virtex4-MGT-bit-MAIN[7][19][16]">MAIN[7][19][16]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_2_2[4]"><a href="#virtex4-MGT-bit-MAIN[23][19][16]">MAIN[23][19][16]</a></td></tr>

<tr><td>CLK_COR_SEQ_2_2 bit 5</td><td id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_2_2[5]"><a href="#virtex4-MGT-bit-MAIN[7][19][21]">MAIN[7][19][21]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_2_2[5]"><a href="#virtex4-MGT-bit-MAIN[23][19][21]">MAIN[23][19][21]</a></td></tr>

<tr><td>CLK_COR_SEQ_2_2 bit 6</td><td id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_2_2[6]"><a href="#virtex4-MGT-bit-MAIN[7][19][22]">MAIN[7][19][22]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_2_2[6]"><a href="#virtex4-MGT-bit-MAIN[23][19][22]">MAIN[23][19][22]</a></td></tr>

<tr><td>CLK_COR_SEQ_2_2 bit 7</td><td id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_2_2[7]"><a href="#virtex4-MGT-bit-MAIN[7][19][23]">MAIN[7][19][23]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_2_2[7]"><a href="#virtex4-MGT-bit-MAIN[23][19][23]">MAIN[23][19][23]</a></td></tr>

<tr><td>CLK_COR_SEQ_2_2 bit 8</td><td id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_2_2[8]"><a href="#virtex4-MGT-bit-MAIN[7][19][24]">MAIN[7][19][24]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_2_2[8]"><a href="#virtex4-MGT-bit-MAIN[23][19][24]">MAIN[23][19][24]</a></td></tr>

<tr><td>CLK_COR_SEQ_2_2 bit 9</td><td id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_2_2[9]"><a href="#virtex4-MGT-bit-MAIN[7][19][25]">MAIN[7][19][25]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_2_2[9]"><a href="#virtex4-MGT-bit-MAIN[23][19][25]">MAIN[23][19][25]</a></td></tr>

<tr><td>CLK_COR_SEQ_2_2 bit 10</td><td id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_2_2[10]"><a href="#virtex4-MGT-bit-MAIN[7][19][26]">MAIN[7][19][26]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_2_2[10]"><a href="#virtex4-MGT-bit-MAIN[23][19][26]">MAIN[23][19][26]</a></td></tr>

<tr><td>CLK_COR_SEQ_2_3 bit 0</td><td id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_2_3[0]"><a href="#virtex4-MGT-bit-MAIN[7][19][27]">MAIN[7][19][27]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_2_3[0]"><a href="#virtex4-MGT-bit-MAIN[23][19][27]">MAIN[23][19][27]</a></td></tr>

<tr><td>CLK_COR_SEQ_2_3 bit 1</td><td id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_2_3[1]"><a href="#virtex4-MGT-bit-MAIN[7][19][28]">MAIN[7][19][28]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_2_3[1]"><a href="#virtex4-MGT-bit-MAIN[23][19][28]">MAIN[23][19][28]</a></td></tr>

<tr><td>CLK_COR_SEQ_2_3 bit 2</td><td id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_2_3[2]"><a href="#virtex4-MGT-bit-MAIN[7][19][29]">MAIN[7][19][29]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_2_3[2]"><a href="#virtex4-MGT-bit-MAIN[23][19][29]">MAIN[23][19][29]</a></td></tr>

<tr><td>CLK_COR_SEQ_2_3 bit 3</td><td id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_2_3[3]"><a href="#virtex4-MGT-bit-MAIN[7][19][30]">MAIN[7][19][30]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_2_3[3]"><a href="#virtex4-MGT-bit-MAIN[23][19][30]">MAIN[23][19][30]</a></td></tr>

<tr><td>CLK_COR_SEQ_2_3 bit 4</td><td id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_2_3[4]"><a href="#virtex4-MGT-bit-MAIN[7][19][31]">MAIN[7][19][31]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_2_3[4]"><a href="#virtex4-MGT-bit-MAIN[23][19][31]">MAIN[23][19][31]</a></td></tr>

<tr><td>CLK_COR_SEQ_2_3 bit 5</td><td id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_2_3[5]"><a href="#virtex4-MGT-bit-MAIN[7][19][32]">MAIN[7][19][32]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_2_3[5]"><a href="#virtex4-MGT-bit-MAIN[23][19][32]">MAIN[23][19][32]</a></td></tr>

<tr><td>CLK_COR_SEQ_2_3 bit 6</td><td id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_2_3[6]"><a href="#virtex4-MGT-bit-MAIN[7][19][33]">MAIN[7][19][33]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_2_3[6]"><a href="#virtex4-MGT-bit-MAIN[23][19][33]">MAIN[23][19][33]</a></td></tr>

<tr><td>CLK_COR_SEQ_2_3 bit 7</td><td id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_2_3[7]"><a href="#virtex4-MGT-bit-MAIN[7][19][34]">MAIN[7][19][34]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_2_3[7]"><a href="#virtex4-MGT-bit-MAIN[23][19][34]">MAIN[23][19][34]</a></td></tr>

<tr><td>CLK_COR_SEQ_2_3 bit 8</td><td id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_2_3[8]"><a href="#virtex4-MGT-bit-MAIN[7][19][35]">MAIN[7][19][35]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_2_3[8]"><a href="#virtex4-MGT-bit-MAIN[23][19][35]">MAIN[23][19][35]</a></td></tr>

<tr><td>CLK_COR_SEQ_2_3 bit 9</td><td id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_2_3[9]"><a href="#virtex4-MGT-bit-MAIN[7][19][36]">MAIN[7][19][36]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_2_3[9]"><a href="#virtex4-MGT-bit-MAIN[23][19][36]">MAIN[23][19][36]</a></td></tr>

<tr><td>CLK_COR_SEQ_2_3 bit 10</td><td id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_2_3[10]"><a href="#virtex4-MGT-bit-MAIN[7][19][41]">MAIN[7][19][41]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_2_3[10]"><a href="#virtex4-MGT-bit-MAIN[23][19][41]">MAIN[23][19][41]</a></td></tr>

<tr><td>CLK_COR_SEQ_2_4 bit 0</td><td id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_2_4[0]"><a href="#virtex4-MGT-bit-MAIN[7][19][42]">MAIN[7][19][42]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_2_4[0]"><a href="#virtex4-MGT-bit-MAIN[23][19][42]">MAIN[23][19][42]</a></td></tr>

<tr><td>CLK_COR_SEQ_2_4 bit 1</td><td id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_2_4[1]"><a href="#virtex4-MGT-bit-MAIN[7][19][43]">MAIN[7][19][43]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_2_4[1]"><a href="#virtex4-MGT-bit-MAIN[23][19][43]">MAIN[23][19][43]</a></td></tr>

<tr><td>CLK_COR_SEQ_2_4 bit 2</td><td id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_2_4[2]"><a href="#virtex4-MGT-bit-MAIN[7][19][44]">MAIN[7][19][44]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_2_4[2]"><a href="#virtex4-MGT-bit-MAIN[23][19][44]">MAIN[23][19][44]</a></td></tr>

<tr><td>CLK_COR_SEQ_2_4 bit 3</td><td id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_2_4[3]"><a href="#virtex4-MGT-bit-MAIN[7][19][45]">MAIN[7][19][45]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_2_4[3]"><a href="#virtex4-MGT-bit-MAIN[23][19][45]">MAIN[23][19][45]</a></td></tr>

<tr><td>CLK_COR_SEQ_2_4 bit 4</td><td id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_2_4[4]"><a href="#virtex4-MGT-bit-MAIN[7][19][46]">MAIN[7][19][46]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_2_4[4]"><a href="#virtex4-MGT-bit-MAIN[23][19][46]">MAIN[23][19][46]</a></td></tr>

<tr><td>CLK_COR_SEQ_2_4 bit 5</td><td id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_2_4[5]"><a href="#virtex4-MGT-bit-MAIN[7][19][47]">MAIN[7][19][47]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_2_4[5]"><a href="#virtex4-MGT-bit-MAIN[23][19][47]">MAIN[23][19][47]</a></td></tr>

<tr><td>CLK_COR_SEQ_2_4 bit 6</td><td id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_2_4[6]"><a href="#virtex4-MGT-bit-MAIN[7][19][48]">MAIN[7][19][48]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_2_4[6]"><a href="#virtex4-MGT-bit-MAIN[23][19][48]">MAIN[23][19][48]</a></td></tr>

<tr><td>CLK_COR_SEQ_2_4 bit 7</td><td id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_2_4[7]"><a href="#virtex4-MGT-bit-MAIN[7][19][49]">MAIN[7][19][49]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_2_4[7]"><a href="#virtex4-MGT-bit-MAIN[23][19][49]">MAIN[23][19][49]</a></td></tr>

<tr><td>CLK_COR_SEQ_2_4 bit 8</td><td id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_2_4[8]"><a href="#virtex4-MGT-bit-MAIN[7][19][50]">MAIN[7][19][50]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_2_4[8]"><a href="#virtex4-MGT-bit-MAIN[23][19][50]">MAIN[23][19][50]</a></td></tr>

<tr><td>CLK_COR_SEQ_2_4 bit 9</td><td id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_2_4[9]"><a href="#virtex4-MGT-bit-MAIN[7][19][51]">MAIN[7][19][51]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_2_4[9]"><a href="#virtex4-MGT-bit-MAIN[23][19][51]">MAIN[23][19][51]</a></td></tr>

<tr><td>CLK_COR_SEQ_2_4 bit 10</td><td id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_2_4[10]"><a href="#virtex4-MGT-bit-MAIN[7][19][52]">MAIN[7][19][52]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_2_4[10]"><a href="#virtex4-MGT-bit-MAIN[23][19][52]">MAIN[23][19][52]</a></td></tr>

<tr><td>CHAN_BOND_SEQ_1_1 bit 0</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_1_1[0]"><a href="#virtex4-MGT-bit-MAIN[15][19][1]">MAIN[15][19][1]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_1_1[0]"><a href="#virtex4-MGT-bit-MAIN[31][19][1]">MAIN[31][19][1]</a></td></tr>

<tr><td>CHAN_BOND_SEQ_1_1 bit 1</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_1_1[1]"><a href="#virtex4-MGT-bit-MAIN[15][19][2]">MAIN[15][19][2]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_1_1[1]"><a href="#virtex4-MGT-bit-MAIN[31][19][2]">MAIN[31][19][2]</a></td></tr>

<tr><td>CHAN_BOND_SEQ_1_1 bit 2</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_1_1[2]"><a href="#virtex4-MGT-bit-MAIN[15][19][3]">MAIN[15][19][3]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_1_1[2]"><a href="#virtex4-MGT-bit-MAIN[31][19][3]">MAIN[31][19][3]</a></td></tr>

<tr><td>CHAN_BOND_SEQ_1_1 bit 3</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_1_1[3]"><a href="#virtex4-MGT-bit-MAIN[15][19][4]">MAIN[15][19][4]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_1_1[3]"><a href="#virtex4-MGT-bit-MAIN[31][19][4]">MAIN[31][19][4]</a></td></tr>

<tr><td>CHAN_BOND_SEQ_1_1 bit 4</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_1_1[4]"><a href="#virtex4-MGT-bit-MAIN[15][19][5]">MAIN[15][19][5]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_1_1[4]"><a href="#virtex4-MGT-bit-MAIN[31][19][5]">MAIN[31][19][5]</a></td></tr>

<tr><td>CHAN_BOND_SEQ_1_1 bit 5</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_1_1[5]"><a href="#virtex4-MGT-bit-MAIN[15][19][6]">MAIN[15][19][6]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_1_1[5]"><a href="#virtex4-MGT-bit-MAIN[31][19][6]">MAIN[31][19][6]</a></td></tr>

<tr><td>CHAN_BOND_SEQ_1_1 bit 6</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_1_1[6]"><a href="#virtex4-MGT-bit-MAIN[15][19][7]">MAIN[15][19][7]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_1_1[6]"><a href="#virtex4-MGT-bit-MAIN[31][19][7]">MAIN[31][19][7]</a></td></tr>

<tr><td>CHAN_BOND_SEQ_1_1 bit 7</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_1_1[7]"><a href="#virtex4-MGT-bit-MAIN[15][19][8]">MAIN[15][19][8]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_1_1[7]"><a href="#virtex4-MGT-bit-MAIN[31][19][8]">MAIN[31][19][8]</a></td></tr>

<tr><td>CHAN_BOND_SEQ_1_1 bit 8</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_1_1[8]"><a href="#virtex4-MGT-bit-MAIN[15][19][9]">MAIN[15][19][9]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_1_1[8]"><a href="#virtex4-MGT-bit-MAIN[31][19][9]">MAIN[31][19][9]</a></td></tr>

<tr><td>CHAN_BOND_SEQ_1_1 bit 9</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_1_1[9]"><a href="#virtex4-MGT-bit-MAIN[15][19][10]">MAIN[15][19][10]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_1_1[9]"><a href="#virtex4-MGT-bit-MAIN[31][19][10]">MAIN[31][19][10]</a></td></tr>

<tr><td>CHAN_BOND_SEQ_1_1 bit 10</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_1_1[10]"><a href="#virtex4-MGT-bit-MAIN[15][19][11]">MAIN[15][19][11]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_1_1[10]"><a href="#virtex4-MGT-bit-MAIN[31][19][11]">MAIN[31][19][11]</a></td></tr>

<tr><td>CHAN_BOND_SEQ_1_2 bit 0</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_1_2[0]"><a href="#virtex4-MGT-bit-MAIN[15][19][12]">MAIN[15][19][12]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_1_2[0]"><a href="#virtex4-MGT-bit-MAIN[31][19][12]">MAIN[31][19][12]</a></td></tr>

<tr><td>CHAN_BOND_SEQ_1_2 bit 1</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_1_2[1]"><a href="#virtex4-MGT-bit-MAIN[15][19][13]">MAIN[15][19][13]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_1_2[1]"><a href="#virtex4-MGT-bit-MAIN[31][19][13]">MAIN[31][19][13]</a></td></tr>

<tr><td>CHAN_BOND_SEQ_1_2 bit 2</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_1_2[2]"><a href="#virtex4-MGT-bit-MAIN[15][19][14]">MAIN[15][19][14]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_1_2[2]"><a href="#virtex4-MGT-bit-MAIN[31][19][14]">MAIN[31][19][14]</a></td></tr>

<tr><td>CHAN_BOND_SEQ_1_2 bit 3</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_1_2[3]"><a href="#virtex4-MGT-bit-MAIN[15][19][15]">MAIN[15][19][15]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_1_2[3]"><a href="#virtex4-MGT-bit-MAIN[31][19][15]">MAIN[31][19][15]</a></td></tr>

<tr><td>CHAN_BOND_SEQ_1_2 bit 4</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_1_2[4]"><a href="#virtex4-MGT-bit-MAIN[15][19][16]">MAIN[15][19][16]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_1_2[4]"><a href="#virtex4-MGT-bit-MAIN[31][19][16]">MAIN[31][19][16]</a></td></tr>

<tr><td>CHAN_BOND_SEQ_1_2 bit 5</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_1_2[5]"><a href="#virtex4-MGT-bit-MAIN[15][19][21]">MAIN[15][19][21]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_1_2[5]"><a href="#virtex4-MGT-bit-MAIN[31][19][21]">MAIN[31][19][21]</a></td></tr>

<tr><td>CHAN_BOND_SEQ_1_2 bit 6</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_1_2[6]"><a href="#virtex4-MGT-bit-MAIN[15][19][22]">MAIN[15][19][22]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_1_2[6]"><a href="#virtex4-MGT-bit-MAIN[31][19][22]">MAIN[31][19][22]</a></td></tr>

<tr><td>CHAN_BOND_SEQ_1_2 bit 7</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_1_2[7]"><a href="#virtex4-MGT-bit-MAIN[15][19][23]">MAIN[15][19][23]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_1_2[7]"><a href="#virtex4-MGT-bit-MAIN[31][19][23]">MAIN[31][19][23]</a></td></tr>

<tr><td>CHAN_BOND_SEQ_1_2 bit 8</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_1_2[8]"><a href="#virtex4-MGT-bit-MAIN[15][19][24]">MAIN[15][19][24]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_1_2[8]"><a href="#virtex4-MGT-bit-MAIN[31][19][24]">MAIN[31][19][24]</a></td></tr>

<tr><td>CHAN_BOND_SEQ_1_2 bit 9</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_1_2[9]"><a href="#virtex4-MGT-bit-MAIN[15][19][25]">MAIN[15][19][25]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_1_2[9]"><a href="#virtex4-MGT-bit-MAIN[31][19][25]">MAIN[31][19][25]</a></td></tr>

<tr><td>CHAN_BOND_SEQ_1_2 bit 10</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_1_2[10]"><a href="#virtex4-MGT-bit-MAIN[15][19][26]">MAIN[15][19][26]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_1_2[10]"><a href="#virtex4-MGT-bit-MAIN[31][19][26]">MAIN[31][19][26]</a></td></tr>

<tr><td>CHAN_BOND_SEQ_1_3 bit 0</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_1_3[0]"><a href="#virtex4-MGT-bit-MAIN[15][19][27]">MAIN[15][19][27]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_1_3[0]"><a href="#virtex4-MGT-bit-MAIN[31][19][27]">MAIN[31][19][27]</a></td></tr>

<tr><td>CHAN_BOND_SEQ_1_3 bit 1</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_1_3[1]"><a href="#virtex4-MGT-bit-MAIN[15][19][28]">MAIN[15][19][28]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_1_3[1]"><a href="#virtex4-MGT-bit-MAIN[31][19][28]">MAIN[31][19][28]</a></td></tr>

<tr><td>CHAN_BOND_SEQ_1_3 bit 2</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_1_3[2]"><a href="#virtex4-MGT-bit-MAIN[15][19][29]">MAIN[15][19][29]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_1_3[2]"><a href="#virtex4-MGT-bit-MAIN[31][19][29]">MAIN[31][19][29]</a></td></tr>

<tr><td>CHAN_BOND_SEQ_1_3 bit 3</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_1_3[3]"><a href="#virtex4-MGT-bit-MAIN[15][19][30]">MAIN[15][19][30]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_1_3[3]"><a href="#virtex4-MGT-bit-MAIN[31][19][30]">MAIN[31][19][30]</a></td></tr>

<tr><td>CHAN_BOND_SEQ_1_3 bit 4</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_1_3[4]"><a href="#virtex4-MGT-bit-MAIN[15][19][31]">MAIN[15][19][31]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_1_3[4]"><a href="#virtex4-MGT-bit-MAIN[31][19][31]">MAIN[31][19][31]</a></td></tr>

<tr><td>CHAN_BOND_SEQ_1_3 bit 5</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_1_3[5]"><a href="#virtex4-MGT-bit-MAIN[15][19][32]">MAIN[15][19][32]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_1_3[5]"><a href="#virtex4-MGT-bit-MAIN[31][19][32]">MAIN[31][19][32]</a></td></tr>

<tr><td>CHAN_BOND_SEQ_1_3 bit 6</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_1_3[6]"><a href="#virtex4-MGT-bit-MAIN[15][19][33]">MAIN[15][19][33]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_1_3[6]"><a href="#virtex4-MGT-bit-MAIN[31][19][33]">MAIN[31][19][33]</a></td></tr>

<tr><td>CHAN_BOND_SEQ_1_3 bit 7</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_1_3[7]"><a href="#virtex4-MGT-bit-MAIN[15][19][34]">MAIN[15][19][34]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_1_3[7]"><a href="#virtex4-MGT-bit-MAIN[31][19][34]">MAIN[31][19][34]</a></td></tr>

<tr><td>CHAN_BOND_SEQ_1_3 bit 8</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_1_3[8]"><a href="#virtex4-MGT-bit-MAIN[15][19][35]">MAIN[15][19][35]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_1_3[8]"><a href="#virtex4-MGT-bit-MAIN[31][19][35]">MAIN[31][19][35]</a></td></tr>

<tr><td>CHAN_BOND_SEQ_1_3 bit 9</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_1_3[9]"><a href="#virtex4-MGT-bit-MAIN[15][19][36]">MAIN[15][19][36]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_1_3[9]"><a href="#virtex4-MGT-bit-MAIN[31][19][36]">MAIN[31][19][36]</a></td></tr>

<tr><td>CHAN_BOND_SEQ_1_3 bit 10</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_1_3[10]"><a href="#virtex4-MGT-bit-MAIN[15][19][41]">MAIN[15][19][41]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_1_3[10]"><a href="#virtex4-MGT-bit-MAIN[31][19][41]">MAIN[31][19][41]</a></td></tr>

<tr><td>CHAN_BOND_SEQ_1_4 bit 0</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_1_4[0]"><a href="#virtex4-MGT-bit-MAIN[15][19][42]">MAIN[15][19][42]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_1_4[0]"><a href="#virtex4-MGT-bit-MAIN[31][19][42]">MAIN[31][19][42]</a></td></tr>

<tr><td>CHAN_BOND_SEQ_1_4 bit 1</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_1_4[1]"><a href="#virtex4-MGT-bit-MAIN[15][19][43]">MAIN[15][19][43]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_1_4[1]"><a href="#virtex4-MGT-bit-MAIN[31][19][43]">MAIN[31][19][43]</a></td></tr>

<tr><td>CHAN_BOND_SEQ_1_4 bit 2</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_1_4[2]"><a href="#virtex4-MGT-bit-MAIN[15][19][44]">MAIN[15][19][44]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_1_4[2]"><a href="#virtex4-MGT-bit-MAIN[31][19][44]">MAIN[31][19][44]</a></td></tr>

<tr><td>CHAN_BOND_SEQ_1_4 bit 3</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_1_4[3]"><a href="#virtex4-MGT-bit-MAIN[15][19][45]">MAIN[15][19][45]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_1_4[3]"><a href="#virtex4-MGT-bit-MAIN[31][19][45]">MAIN[31][19][45]</a></td></tr>

<tr><td>CHAN_BOND_SEQ_1_4 bit 4</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_1_4[4]"><a href="#virtex4-MGT-bit-MAIN[15][19][46]">MAIN[15][19][46]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_1_4[4]"><a href="#virtex4-MGT-bit-MAIN[31][19][46]">MAIN[31][19][46]</a></td></tr>

<tr><td>CHAN_BOND_SEQ_1_4 bit 5</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_1_4[5]"><a href="#virtex4-MGT-bit-MAIN[15][19][47]">MAIN[15][19][47]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_1_4[5]"><a href="#virtex4-MGT-bit-MAIN[31][19][47]">MAIN[31][19][47]</a></td></tr>

<tr><td>CHAN_BOND_SEQ_1_4 bit 6</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_1_4[6]"><a href="#virtex4-MGT-bit-MAIN[15][19][48]">MAIN[15][19][48]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_1_4[6]"><a href="#virtex4-MGT-bit-MAIN[31][19][48]">MAIN[31][19][48]</a></td></tr>

<tr><td>CHAN_BOND_SEQ_1_4 bit 7</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_1_4[7]"><a href="#virtex4-MGT-bit-MAIN[15][19][49]">MAIN[15][19][49]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_1_4[7]"><a href="#virtex4-MGT-bit-MAIN[31][19][49]">MAIN[31][19][49]</a></td></tr>

<tr><td>CHAN_BOND_SEQ_1_4 bit 8</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_1_4[8]"><a href="#virtex4-MGT-bit-MAIN[15][19][50]">MAIN[15][19][50]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_1_4[8]"><a href="#virtex4-MGT-bit-MAIN[31][19][50]">MAIN[31][19][50]</a></td></tr>

<tr><td>CHAN_BOND_SEQ_1_4 bit 9</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_1_4[9]"><a href="#virtex4-MGT-bit-MAIN[15][19][51]">MAIN[15][19][51]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_1_4[9]"><a href="#virtex4-MGT-bit-MAIN[31][19][51]">MAIN[31][19][51]</a></td></tr>

<tr><td>CHAN_BOND_SEQ_1_4 bit 10</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_1_4[10]"><a href="#virtex4-MGT-bit-MAIN[15][19][52]">MAIN[15][19][52]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_1_4[10]"><a href="#virtex4-MGT-bit-MAIN[31][19][52]">MAIN[31][19][52]</a></td></tr>

<tr><td>CHAN_BOND_SEQ_2_1 bit 0</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_2_1[0]"><a href="#virtex4-MGT-bit-MAIN[13][19][1]">MAIN[13][19][1]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_2_1[0]"><a href="#virtex4-MGT-bit-MAIN[29][19][1]">MAIN[29][19][1]</a></td></tr>

<tr><td>CHAN_BOND_SEQ_2_1 bit 1</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_2_1[1]"><a href="#virtex4-MGT-bit-MAIN[13][19][2]">MAIN[13][19][2]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_2_1[1]"><a href="#virtex4-MGT-bit-MAIN[29][19][2]">MAIN[29][19][2]</a></td></tr>

<tr><td>CHAN_BOND_SEQ_2_1 bit 2</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_2_1[2]"><a href="#virtex4-MGT-bit-MAIN[13][19][3]">MAIN[13][19][3]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_2_1[2]"><a href="#virtex4-MGT-bit-MAIN[29][19][3]">MAIN[29][19][3]</a></td></tr>

<tr><td>CHAN_BOND_SEQ_2_1 bit 3</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_2_1[3]"><a href="#virtex4-MGT-bit-MAIN[13][19][4]">MAIN[13][19][4]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_2_1[3]"><a href="#virtex4-MGT-bit-MAIN[29][19][4]">MAIN[29][19][4]</a></td></tr>

<tr><td>CHAN_BOND_SEQ_2_1 bit 4</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_2_1[4]"><a href="#virtex4-MGT-bit-MAIN[13][19][5]">MAIN[13][19][5]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_2_1[4]"><a href="#virtex4-MGT-bit-MAIN[29][19][5]">MAIN[29][19][5]</a></td></tr>

<tr><td>CHAN_BOND_SEQ_2_1 bit 5</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_2_1[5]"><a href="#virtex4-MGT-bit-MAIN[13][19][6]">MAIN[13][19][6]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_2_1[5]"><a href="#virtex4-MGT-bit-MAIN[29][19][6]">MAIN[29][19][6]</a></td></tr>

<tr><td>CHAN_BOND_SEQ_2_1 bit 6</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_2_1[6]"><a href="#virtex4-MGT-bit-MAIN[13][19][7]">MAIN[13][19][7]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_2_1[6]"><a href="#virtex4-MGT-bit-MAIN[29][19][7]">MAIN[29][19][7]</a></td></tr>

<tr><td>CHAN_BOND_SEQ_2_1 bit 7</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_2_1[7]"><a href="#virtex4-MGT-bit-MAIN[13][19][8]">MAIN[13][19][8]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_2_1[7]"><a href="#virtex4-MGT-bit-MAIN[29][19][8]">MAIN[29][19][8]</a></td></tr>

<tr><td>CHAN_BOND_SEQ_2_1 bit 8</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_2_1[8]"><a href="#virtex4-MGT-bit-MAIN[13][19][9]">MAIN[13][19][9]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_2_1[8]"><a href="#virtex4-MGT-bit-MAIN[29][19][9]">MAIN[29][19][9]</a></td></tr>

<tr><td>CHAN_BOND_SEQ_2_1 bit 9</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_2_1[9]"><a href="#virtex4-MGT-bit-MAIN[13][19][10]">MAIN[13][19][10]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_2_1[9]"><a href="#virtex4-MGT-bit-MAIN[29][19][10]">MAIN[29][19][10]</a></td></tr>

<tr><td>CHAN_BOND_SEQ_2_1 bit 10</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_2_1[10]"><a href="#virtex4-MGT-bit-MAIN[13][19][11]">MAIN[13][19][11]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_2_1[10]"><a href="#virtex4-MGT-bit-MAIN[29][19][11]">MAIN[29][19][11]</a></td></tr>

<tr><td>CHAN_BOND_SEQ_2_2 bit 0</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_2_2[0]"><a href="#virtex4-MGT-bit-MAIN[13][19][12]">MAIN[13][19][12]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_2_2[0]"><a href="#virtex4-MGT-bit-MAIN[29][19][12]">MAIN[29][19][12]</a></td></tr>

<tr><td>CHAN_BOND_SEQ_2_2 bit 1</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_2_2[1]"><a href="#virtex4-MGT-bit-MAIN[13][19][13]">MAIN[13][19][13]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_2_2[1]"><a href="#virtex4-MGT-bit-MAIN[29][19][13]">MAIN[29][19][13]</a></td></tr>

<tr><td>CHAN_BOND_SEQ_2_2 bit 2</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_2_2[2]"><a href="#virtex4-MGT-bit-MAIN[13][19][14]">MAIN[13][19][14]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_2_2[2]"><a href="#virtex4-MGT-bit-MAIN[29][19][14]">MAIN[29][19][14]</a></td></tr>

<tr><td>CHAN_BOND_SEQ_2_2 bit 3</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_2_2[3]"><a href="#virtex4-MGT-bit-MAIN[13][19][15]">MAIN[13][19][15]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_2_2[3]"><a href="#virtex4-MGT-bit-MAIN[29][19][15]">MAIN[29][19][15]</a></td></tr>

<tr><td>CHAN_BOND_SEQ_2_2 bit 4</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_2_2[4]"><a href="#virtex4-MGT-bit-MAIN[13][19][16]">MAIN[13][19][16]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_2_2[4]"><a href="#virtex4-MGT-bit-MAIN[29][19][16]">MAIN[29][19][16]</a></td></tr>

<tr><td>CHAN_BOND_SEQ_2_2 bit 5</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_2_2[5]"><a href="#virtex4-MGT-bit-MAIN[13][19][21]">MAIN[13][19][21]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_2_2[5]"><a href="#virtex4-MGT-bit-MAIN[29][19][21]">MAIN[29][19][21]</a></td></tr>

<tr><td>CHAN_BOND_SEQ_2_2 bit 6</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_2_2[6]"><a href="#virtex4-MGT-bit-MAIN[13][19][22]">MAIN[13][19][22]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_2_2[6]"><a href="#virtex4-MGT-bit-MAIN[29][19][22]">MAIN[29][19][22]</a></td></tr>

<tr><td>CHAN_BOND_SEQ_2_2 bit 7</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_2_2[7]"><a href="#virtex4-MGT-bit-MAIN[13][19][23]">MAIN[13][19][23]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_2_2[7]"><a href="#virtex4-MGT-bit-MAIN[29][19][23]">MAIN[29][19][23]</a></td></tr>

<tr><td>CHAN_BOND_SEQ_2_2 bit 8</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_2_2[8]"><a href="#virtex4-MGT-bit-MAIN[13][19][24]">MAIN[13][19][24]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_2_2[8]"><a href="#virtex4-MGT-bit-MAIN[29][19][24]">MAIN[29][19][24]</a></td></tr>

<tr><td>CHAN_BOND_SEQ_2_2 bit 9</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_2_2[9]"><a href="#virtex4-MGT-bit-MAIN[13][19][25]">MAIN[13][19][25]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_2_2[9]"><a href="#virtex4-MGT-bit-MAIN[29][19][25]">MAIN[29][19][25]</a></td></tr>

<tr><td>CHAN_BOND_SEQ_2_2 bit 10</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_2_2[10]"><a href="#virtex4-MGT-bit-MAIN[13][19][26]">MAIN[13][19][26]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_2_2[10]"><a href="#virtex4-MGT-bit-MAIN[29][19][26]">MAIN[29][19][26]</a></td></tr>

<tr><td>CHAN_BOND_SEQ_2_3 bit 0</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_2_3[0]"><a href="#virtex4-MGT-bit-MAIN[13][19][27]">MAIN[13][19][27]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_2_3[0]"><a href="#virtex4-MGT-bit-MAIN[29][19][27]">MAIN[29][19][27]</a></td></tr>

<tr><td>CHAN_BOND_SEQ_2_3 bit 1</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_2_3[1]"><a href="#virtex4-MGT-bit-MAIN[13][19][28]">MAIN[13][19][28]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_2_3[1]"><a href="#virtex4-MGT-bit-MAIN[29][19][28]">MAIN[29][19][28]</a></td></tr>

<tr><td>CHAN_BOND_SEQ_2_3 bit 2</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_2_3[2]"><a href="#virtex4-MGT-bit-MAIN[13][19][29]">MAIN[13][19][29]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_2_3[2]"><a href="#virtex4-MGT-bit-MAIN[29][19][29]">MAIN[29][19][29]</a></td></tr>

<tr><td>CHAN_BOND_SEQ_2_3 bit 3</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_2_3[3]"><a href="#virtex4-MGT-bit-MAIN[13][19][30]">MAIN[13][19][30]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_2_3[3]"><a href="#virtex4-MGT-bit-MAIN[29][19][30]">MAIN[29][19][30]</a></td></tr>

<tr><td>CHAN_BOND_SEQ_2_3 bit 4</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_2_3[4]"><a href="#virtex4-MGT-bit-MAIN[13][19][31]">MAIN[13][19][31]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_2_3[4]"><a href="#virtex4-MGT-bit-MAIN[29][19][31]">MAIN[29][19][31]</a></td></tr>

<tr><td>CHAN_BOND_SEQ_2_3 bit 5</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_2_3[5]"><a href="#virtex4-MGT-bit-MAIN[13][19][32]">MAIN[13][19][32]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_2_3[5]"><a href="#virtex4-MGT-bit-MAIN[29][19][32]">MAIN[29][19][32]</a></td></tr>

<tr><td>CHAN_BOND_SEQ_2_3 bit 6</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_2_3[6]"><a href="#virtex4-MGT-bit-MAIN[13][19][33]">MAIN[13][19][33]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_2_3[6]"><a href="#virtex4-MGT-bit-MAIN[29][19][33]">MAIN[29][19][33]</a></td></tr>

<tr><td>CHAN_BOND_SEQ_2_3 bit 7</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_2_3[7]"><a href="#virtex4-MGT-bit-MAIN[13][19][34]">MAIN[13][19][34]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_2_3[7]"><a href="#virtex4-MGT-bit-MAIN[29][19][34]">MAIN[29][19][34]</a></td></tr>

<tr><td>CHAN_BOND_SEQ_2_3 bit 8</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_2_3[8]"><a href="#virtex4-MGT-bit-MAIN[13][19][35]">MAIN[13][19][35]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_2_3[8]"><a href="#virtex4-MGT-bit-MAIN[29][19][35]">MAIN[29][19][35]</a></td></tr>

<tr><td>CHAN_BOND_SEQ_2_3 bit 9</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_2_3[9]"><a href="#virtex4-MGT-bit-MAIN[13][19][36]">MAIN[13][19][36]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_2_3[9]"><a href="#virtex4-MGT-bit-MAIN[29][19][36]">MAIN[29][19][36]</a></td></tr>

<tr><td>CHAN_BOND_SEQ_2_3 bit 10</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_2_3[10]"><a href="#virtex4-MGT-bit-MAIN[13][19][41]">MAIN[13][19][41]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_2_3[10]"><a href="#virtex4-MGT-bit-MAIN[29][19][41]">MAIN[29][19][41]</a></td></tr>

<tr><td>CHAN_BOND_SEQ_2_4 bit 0</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_2_4[0]"><a href="#virtex4-MGT-bit-MAIN[13][19][42]">MAIN[13][19][42]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_2_4[0]"><a href="#virtex4-MGT-bit-MAIN[29][19][42]">MAIN[29][19][42]</a></td></tr>

<tr><td>CHAN_BOND_SEQ_2_4 bit 1</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_2_4[1]"><a href="#virtex4-MGT-bit-MAIN[13][19][43]">MAIN[13][19][43]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_2_4[1]"><a href="#virtex4-MGT-bit-MAIN[29][19][43]">MAIN[29][19][43]</a></td></tr>

<tr><td>CHAN_BOND_SEQ_2_4 bit 2</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_2_4[2]"><a href="#virtex4-MGT-bit-MAIN[13][19][44]">MAIN[13][19][44]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_2_4[2]"><a href="#virtex4-MGT-bit-MAIN[29][19][44]">MAIN[29][19][44]</a></td></tr>

<tr><td>CHAN_BOND_SEQ_2_4 bit 3</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_2_4[3]"><a href="#virtex4-MGT-bit-MAIN[13][19][45]">MAIN[13][19][45]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_2_4[3]"><a href="#virtex4-MGT-bit-MAIN[29][19][45]">MAIN[29][19][45]</a></td></tr>

<tr><td>CHAN_BOND_SEQ_2_4 bit 4</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_2_4[4]"><a href="#virtex4-MGT-bit-MAIN[13][19][46]">MAIN[13][19][46]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_2_4[4]"><a href="#virtex4-MGT-bit-MAIN[29][19][46]">MAIN[29][19][46]</a></td></tr>

<tr><td>CHAN_BOND_SEQ_2_4 bit 5</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_2_4[5]"><a href="#virtex4-MGT-bit-MAIN[13][19][47]">MAIN[13][19][47]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_2_4[5]"><a href="#virtex4-MGT-bit-MAIN[29][19][47]">MAIN[29][19][47]</a></td></tr>

<tr><td>CHAN_BOND_SEQ_2_4 bit 6</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_2_4[6]"><a href="#virtex4-MGT-bit-MAIN[13][19][48]">MAIN[13][19][48]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_2_4[6]"><a href="#virtex4-MGT-bit-MAIN[29][19][48]">MAIN[29][19][48]</a></td></tr>

<tr><td>CHAN_BOND_SEQ_2_4 bit 7</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_2_4[7]"><a href="#virtex4-MGT-bit-MAIN[13][19][49]">MAIN[13][19][49]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_2_4[7]"><a href="#virtex4-MGT-bit-MAIN[29][19][49]">MAIN[29][19][49]</a></td></tr>

<tr><td>CHAN_BOND_SEQ_2_4 bit 8</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_2_4[8]"><a href="#virtex4-MGT-bit-MAIN[13][19][50]">MAIN[13][19][50]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_2_4[8]"><a href="#virtex4-MGT-bit-MAIN[29][19][50]">MAIN[29][19][50]</a></td></tr>

<tr><td>CHAN_BOND_SEQ_2_4 bit 9</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_2_4[9]"><a href="#virtex4-MGT-bit-MAIN[13][19][51]">MAIN[13][19][51]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_2_4[9]"><a href="#virtex4-MGT-bit-MAIN[29][19][51]">MAIN[29][19][51]</a></td></tr>

<tr><td>CHAN_BOND_SEQ_2_4 bit 10</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_2_4[10]"><a href="#virtex4-MGT-bit-MAIN[13][19][52]">MAIN[13][19][52]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_2_4[10]"><a href="#virtex4-MGT-bit-MAIN[29][19][52]">MAIN[29][19][52]</a></td></tr>

<tr><td>CLK_COR_SEQ_1_MASK bit 0</td><td id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_1_MASK[0]"><a href="#virtex4-MGT-bit-MAIN[9][19][53]">MAIN[9][19][53]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_1_MASK[0]"><a href="#virtex4-MGT-bit-MAIN[25][19][53]">MAIN[25][19][53]</a></td></tr>

<tr><td>CLK_COR_SEQ_1_MASK bit 1</td><td id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_1_MASK[1]"><a href="#virtex4-MGT-bit-MAIN[9][19][54]">MAIN[9][19][54]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_1_MASK[1]"><a href="#virtex4-MGT-bit-MAIN[25][19][54]">MAIN[25][19][54]</a></td></tr>

<tr><td>CLK_COR_SEQ_1_MASK bit 2</td><td id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_1_MASK[2]"><a href="#virtex4-MGT-bit-MAIN[9][19][55]">MAIN[9][19][55]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_1_MASK[2]"><a href="#virtex4-MGT-bit-MAIN[25][19][55]">MAIN[25][19][55]</a></td></tr>

<tr><td>CLK_COR_SEQ_1_MASK bit 3</td><td id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_1_MASK[3]"><a href="#virtex4-MGT-bit-MAIN[9][19][56]">MAIN[9][19][56]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_1_MASK[3]"><a href="#virtex4-MGT-bit-MAIN[25][19][56]">MAIN[25][19][56]</a></td></tr>

<tr><td>CLK_COR_SEQ_2_MASK bit 0</td><td id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_2_MASK[0]"><a href="#virtex4-MGT-bit-MAIN[7][19][53]">MAIN[7][19][53]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_2_MASK[0]"><a href="#virtex4-MGT-bit-MAIN[23][19][53]">MAIN[23][19][53]</a></td></tr>

<tr><td>CLK_COR_SEQ_2_MASK bit 1</td><td id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_2_MASK[1]"><a href="#virtex4-MGT-bit-MAIN[7][19][54]">MAIN[7][19][54]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_2_MASK[1]"><a href="#virtex4-MGT-bit-MAIN[23][19][54]">MAIN[23][19][54]</a></td></tr>

<tr><td>CLK_COR_SEQ_2_MASK bit 2</td><td id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_2_MASK[2]"><a href="#virtex4-MGT-bit-MAIN[7][19][55]">MAIN[7][19][55]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_2_MASK[2]"><a href="#virtex4-MGT-bit-MAIN[23][19][55]">MAIN[23][19][55]</a></td></tr>

<tr><td>CLK_COR_SEQ_2_MASK bit 3</td><td id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_2_MASK[3]"><a href="#virtex4-MGT-bit-MAIN[7][19][56]">MAIN[7][19][56]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_2_MASK[3]"><a href="#virtex4-MGT-bit-MAIN[23][19][56]">MAIN[23][19][56]</a></td></tr>

<tr><td>CHAN_BOND_SEQ_1_MASK bit 0</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_1_MASK[0]"><a href="#virtex4-MGT-bit-MAIN[15][19][53]">MAIN[15][19][53]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_1_MASK[0]"><a href="#virtex4-MGT-bit-MAIN[31][19][53]">MAIN[31][19][53]</a></td></tr>

<tr><td>CHAN_BOND_SEQ_1_MASK bit 1</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_1_MASK[1]"><a href="#virtex4-MGT-bit-MAIN[15][19][54]">MAIN[15][19][54]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_1_MASK[1]"><a href="#virtex4-MGT-bit-MAIN[31][19][54]">MAIN[31][19][54]</a></td></tr>

<tr><td>CHAN_BOND_SEQ_1_MASK bit 2</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_1_MASK[2]"><a href="#virtex4-MGT-bit-MAIN[15][19][55]">MAIN[15][19][55]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_1_MASK[2]"><a href="#virtex4-MGT-bit-MAIN[31][19][55]">MAIN[31][19][55]</a></td></tr>

<tr><td>CHAN_BOND_SEQ_1_MASK bit 3</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_1_MASK[3]"><a href="#virtex4-MGT-bit-MAIN[15][19][56]">MAIN[15][19][56]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_1_MASK[3]"><a href="#virtex4-MGT-bit-MAIN[31][19][56]">MAIN[31][19][56]</a></td></tr>

<tr><td>CHAN_BOND_SEQ_2_MASK bit 0</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_2_MASK[0]"><a href="#virtex4-MGT-bit-MAIN[13][19][53]">MAIN[13][19][53]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_2_MASK[0]"><a href="#virtex4-MGT-bit-MAIN[29][19][53]">MAIN[29][19][53]</a></td></tr>

<tr><td>CHAN_BOND_SEQ_2_MASK bit 1</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_2_MASK[1]"><a href="#virtex4-MGT-bit-MAIN[13][19][54]">MAIN[13][19][54]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_2_MASK[1]"><a href="#virtex4-MGT-bit-MAIN[29][19][54]">MAIN[29][19][54]</a></td></tr>

<tr><td>CHAN_BOND_SEQ_2_MASK bit 2</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_2_MASK[2]"><a href="#virtex4-MGT-bit-MAIN[13][19][55]">MAIN[13][19][55]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_2_MASK[2]"><a href="#virtex4-MGT-bit-MAIN[29][19][55]">MAIN[29][19][55]</a></td></tr>

<tr><td>CHAN_BOND_SEQ_2_MASK bit 3</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_2_MASK[3]"><a href="#virtex4-MGT-bit-MAIN[13][19][56]">MAIN[13][19][56]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_2_MASK[3]"><a href="#virtex4-MGT-bit-MAIN[29][19][56]">MAIN[29][19][56]</a></td></tr>

<tr><td>CHAN_BOND_TUNE bit 0</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_TUNE[0]"><a href="#virtex4-MGT-bit-MAIN[13][19][69]">MAIN[13][19][69]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_TUNE[0]"><a href="#virtex4-MGT-bit-MAIN[29][19][69]">MAIN[29][19][69]</a></td></tr>

<tr><td>CHAN_BOND_TUNE bit 1</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_TUNE[1]"><a href="#virtex4-MGT-bit-MAIN[13][19][70]">MAIN[13][19][70]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_TUNE[1]"><a href="#virtex4-MGT-bit-MAIN[29][19][70]">MAIN[29][19][70]</a></td></tr>

<tr><td>CHAN_BOND_TUNE bit 2</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_TUNE[2]"><a href="#virtex4-MGT-bit-MAIN[13][19][71]">MAIN[13][19][71]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_TUNE[2]"><a href="#virtex4-MGT-bit-MAIN[29][19][71]">MAIN[29][19][71]</a></td></tr>

<tr><td>CHAN_BOND_TUNE bit 3</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_TUNE[3]"><a href="#virtex4-MGT-bit-MAIN[13][19][72]">MAIN[13][19][72]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_TUNE[3]"><a href="#virtex4-MGT-bit-MAIN[29][19][72]">MAIN[29][19][72]</a></td></tr>

<tr><td>CHAN_BOND_TUNE bit 4</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_TUNE[4]"><a href="#virtex4-MGT-bit-MAIN[13][19][73]">MAIN[13][19][73]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_TUNE[4]"><a href="#virtex4-MGT-bit-MAIN[29][19][73]">MAIN[29][19][73]</a></td></tr>

<tr><td>CHAN_BOND_TUNE bit 5</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_TUNE[5]"><a href="#virtex4-MGT-bit-MAIN[13][19][74]">MAIN[13][19][74]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_TUNE[5]"><a href="#virtex4-MGT-bit-MAIN[29][19][74]">MAIN[29][19][74]</a></td></tr>

<tr><td>CHAN_BOND_TUNE bit 6</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_TUNE[6]"><a href="#virtex4-MGT-bit-MAIN[13][19][75]">MAIN[13][19][75]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_TUNE[6]"><a href="#virtex4-MGT-bit-MAIN[29][19][75]">MAIN[29][19][75]</a></td></tr>

<tr><td>CHAN_BOND_TUNE bit 7</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_TUNE[7]"><a href="#virtex4-MGT-bit-MAIN[13][19][76]">MAIN[13][19][76]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_TUNE[7]"><a href="#virtex4-MGT-bit-MAIN[29][19][76]">MAIN[29][19][76]</a></td></tr>

<tr><td>CYCLE_LIMIT_SEL bit 0</td><td id="virtex4-MGT-GT11[0]-CYCLE_LIMIT_SEL[0]"><a href="#virtex4-MGT-bit-MAIN[1][19][41]">MAIN[1][19][41]</a></td><td id="virtex4-MGT-GT11[1]-CYCLE_LIMIT_SEL[0]"><a href="#virtex4-MGT-bit-MAIN[17][19][41]">MAIN[17][19][41]</a></td></tr>

<tr><td>CYCLE_LIMIT_SEL bit 1</td><td id="virtex4-MGT-GT11[0]-CYCLE_LIMIT_SEL[1]"><a href="#virtex4-MGT-bit-MAIN[1][19][42]">MAIN[1][19][42]</a></td><td id="virtex4-MGT-GT11[1]-CYCLE_LIMIT_SEL[1]"><a href="#virtex4-MGT-bit-MAIN[17][19][42]">MAIN[17][19][42]</a></td></tr>

<tr><td>RXCYCLE_LIMIT_SEL bit 0</td><td id="virtex4-MGT-GT11[0]-RXCYCLE_LIMIT_SEL[0]"><a href="#virtex4-MGT-bit-MAIN[1][19][1]">MAIN[1][19][1]</a></td><td id="virtex4-MGT-GT11[1]-RXCYCLE_LIMIT_SEL[0]"><a href="#virtex4-MGT-bit-MAIN[17][19][1]">MAIN[17][19][1]</a></td></tr>

<tr><td>RXCYCLE_LIMIT_SEL bit 1</td><td id="virtex4-MGT-GT11[0]-RXCYCLE_LIMIT_SEL[1]"><a href="#virtex4-MGT-bit-MAIN[1][19][2]">MAIN[1][19][2]</a></td><td id="virtex4-MGT-GT11[1]-RXCYCLE_LIMIT_SEL[1]"><a href="#virtex4-MGT-bit-MAIN[17][19][2]">MAIN[17][19][2]</a></td></tr>

<tr><td>DCDR_FILTER bit 0</td><td id="virtex4-MGT-GT11[0]-DCDR_FILTER[0]"><a href="#virtex4-MGT-bit-MAIN[6][19][46]">MAIN[6][19][46]</a></td><td id="virtex4-MGT-GT11[1]-DCDR_FILTER[0]"><a href="#virtex4-MGT-bit-MAIN[22][19][46]">MAIN[22][19][46]</a></td></tr>

<tr><td>DCDR_FILTER bit 1</td><td id="virtex4-MGT-GT11[0]-DCDR_FILTER[1]"><a href="#virtex4-MGT-bit-MAIN[6][19][47]">MAIN[6][19][47]</a></td><td id="virtex4-MGT-GT11[1]-DCDR_FILTER[1]"><a href="#virtex4-MGT-bit-MAIN[22][19][47]">MAIN[22][19][47]</a></td></tr>

<tr><td>DCDR_FILTER bit 2</td><td id="virtex4-MGT-GT11[0]-DCDR_FILTER[2]"><a href="#virtex4-MGT-bit-MAIN[6][19][48]">MAIN[6][19][48]</a></td><td id="virtex4-MGT-GT11[1]-DCDR_FILTER[2]"><a href="#virtex4-MGT-bit-MAIN[22][19][48]">MAIN[22][19][48]</a></td></tr>

<tr><td>DIGRX_FWDCLK bit 0</td><td id="virtex4-MGT-GT11[0]-DIGRX_FWDCLK[0]"><a href="#virtex4-MGT-bit-MAIN[9][19][61]">MAIN[9][19][61]</a></td><td id="virtex4-MGT-GT11[1]-DIGRX_FWDCLK[0]"><a href="#virtex4-MGT-bit-MAIN[25][19][61]">MAIN[25][19][61]</a></td></tr>

<tr><td>DIGRX_FWDCLK bit 1</td><td id="virtex4-MGT-GT11[0]-DIGRX_FWDCLK[1]"><a href="#virtex4-MGT-bit-MAIN[9][19][62]">MAIN[9][19][62]</a></td><td id="virtex4-MGT-GT11[1]-DIGRX_FWDCLK[1]"><a href="#virtex4-MGT-bit-MAIN[25][19][62]">MAIN[25][19][62]</a></td></tr>

<tr><td>FDET_HYS_CAL bit 0</td><td id="virtex4-MGT-GT11[0]-FDET_HYS_CAL[0]"><a href="#virtex4-MGT-bit-MAIN[1][19][53]">MAIN[1][19][53]</a></td><td id="virtex4-MGT-GT11[1]-FDET_HYS_CAL[0]"><a href="#virtex4-MGT-bit-MAIN[17][19][53]">MAIN[17][19][53]</a></td></tr>

<tr><td>FDET_HYS_CAL bit 1</td><td id="virtex4-MGT-GT11[0]-FDET_HYS_CAL[1]"><a href="#virtex4-MGT-bit-MAIN[1][19][54]">MAIN[1][19][54]</a></td><td id="virtex4-MGT-GT11[1]-FDET_HYS_CAL[1]"><a href="#virtex4-MGT-bit-MAIN[17][19][54]">MAIN[17][19][54]</a></td></tr>

<tr><td>FDET_HYS_CAL bit 2</td><td id="virtex4-MGT-GT11[0]-FDET_HYS_CAL[2]"><a href="#virtex4-MGT-bit-MAIN[1][19][55]">MAIN[1][19][55]</a></td><td id="virtex4-MGT-GT11[1]-FDET_HYS_CAL[2]"><a href="#virtex4-MGT-bit-MAIN[17][19][55]">MAIN[17][19][55]</a></td></tr>

<tr><td>FDET_HYS_SEL bit 0</td><td id="virtex4-MGT-GT11[0]-FDET_HYS_SEL[0]"><a href="#virtex4-MGT-bit-MAIN[1][19][47]">MAIN[1][19][47]</a></td><td id="virtex4-MGT-GT11[1]-FDET_HYS_SEL[0]"><a href="#virtex4-MGT-bit-MAIN[17][19][47]">MAIN[17][19][47]</a></td></tr>

<tr><td>FDET_HYS_SEL bit 1</td><td id="virtex4-MGT-GT11[0]-FDET_HYS_SEL[1]"><a href="#virtex4-MGT-bit-MAIN[1][19][48]">MAIN[1][19][48]</a></td><td id="virtex4-MGT-GT11[1]-FDET_HYS_SEL[1]"><a href="#virtex4-MGT-bit-MAIN[17][19][48]">MAIN[17][19][48]</a></td></tr>

<tr><td>FDET_HYS_SEL bit 2</td><td id="virtex4-MGT-GT11[0]-FDET_HYS_SEL[2]"><a href="#virtex4-MGT-bit-MAIN[1][19][49]">MAIN[1][19][49]</a></td><td id="virtex4-MGT-GT11[1]-FDET_HYS_SEL[2]"><a href="#virtex4-MGT-bit-MAIN[17][19][49]">MAIN[17][19][49]</a></td></tr>

<tr><td>FDET_LCK_CAL bit 0</td><td id="virtex4-MGT-GT11[0]-FDET_LCK_CAL[0]"><a href="#virtex4-MGT-bit-MAIN[1][19][50]">MAIN[1][19][50]</a></td><td id="virtex4-MGT-GT11[1]-FDET_LCK_CAL[0]"><a href="#virtex4-MGT-bit-MAIN[17][19][50]">MAIN[17][19][50]</a></td></tr>

<tr><td>FDET_LCK_CAL bit 1</td><td id="virtex4-MGT-GT11[0]-FDET_LCK_CAL[1]"><a href="#virtex4-MGT-bit-MAIN[1][19][51]">MAIN[1][19][51]</a></td><td id="virtex4-MGT-GT11[1]-FDET_LCK_CAL[1]"><a href="#virtex4-MGT-bit-MAIN[17][19][51]">MAIN[17][19][51]</a></td></tr>

<tr><td>FDET_LCK_CAL bit 2</td><td id="virtex4-MGT-GT11[0]-FDET_LCK_CAL[2]"><a href="#virtex4-MGT-bit-MAIN[1][19][52]">MAIN[1][19][52]</a></td><td id="virtex4-MGT-GT11[1]-FDET_LCK_CAL[2]"><a href="#virtex4-MGT-bit-MAIN[17][19][52]">MAIN[17][19][52]</a></td></tr>

<tr><td>FDET_LCK_SEL bit 0</td><td id="virtex4-MGT-GT11[0]-FDET_LCK_SEL[0]"><a href="#virtex4-MGT-bit-MAIN[1][19][44]">MAIN[1][19][44]</a></td><td id="virtex4-MGT-GT11[1]-FDET_LCK_SEL[0]"><a href="#virtex4-MGT-bit-MAIN[17][19][44]">MAIN[17][19][44]</a></td></tr>

<tr><td>FDET_LCK_SEL bit 1</td><td id="virtex4-MGT-GT11[0]-FDET_LCK_SEL[1]"><a href="#virtex4-MGT-bit-MAIN[1][19][45]">MAIN[1][19][45]</a></td><td id="virtex4-MGT-GT11[1]-FDET_LCK_SEL[1]"><a href="#virtex4-MGT-bit-MAIN[17][19][45]">MAIN[17][19][45]</a></td></tr>

<tr><td>FDET_LCK_SEL bit 2</td><td id="virtex4-MGT-GT11[0]-FDET_LCK_SEL[2]"><a href="#virtex4-MGT-bit-MAIN[1][19][46]">MAIN[1][19][46]</a></td><td id="virtex4-MGT-GT11[1]-FDET_LCK_SEL[2]"><a href="#virtex4-MGT-bit-MAIN[17][19][46]">MAIN[17][19][46]</a></td></tr>

<tr><td>LOOPCAL_WAIT bit 0</td><td id="virtex4-MGT-GT11[0]-LOOPCAL_WAIT[0]"><a href="#virtex4-MGT-bit-MAIN[1][19][61]">MAIN[1][19][61]</a></td><td id="virtex4-MGT-GT11[1]-LOOPCAL_WAIT[0]"><a href="#virtex4-MGT-bit-MAIN[17][19][61]">MAIN[17][19][61]</a></td></tr>

<tr><td>LOOPCAL_WAIT bit 1</td><td id="virtex4-MGT-GT11[0]-LOOPCAL_WAIT[1]"><a href="#virtex4-MGT-bit-MAIN[1][19][62]">MAIN[1][19][62]</a></td><td id="virtex4-MGT-GT11[1]-LOOPCAL_WAIT[1]"><a href="#virtex4-MGT-bit-MAIN[17][19][62]">MAIN[17][19][62]</a></td></tr>

<tr><td>RXAFEEQ bit 0</td><td id="virtex4-MGT-GT11[0]-RXAFEEQ[0]"><a href="#virtex4-MGT-bit-MAIN[5][19][41]">MAIN[5][19][41]</a></td><td id="virtex4-MGT-GT11[1]-RXAFEEQ[0]"><a href="#virtex4-MGT-bit-MAIN[28][19][41]">MAIN[28][19][41]</a></td></tr>

<tr><td>RXAFEEQ bit 1</td><td id="virtex4-MGT-GT11[0]-RXAFEEQ[1]"><a href="#virtex4-MGT-bit-MAIN[5][19][42]">MAIN[5][19][42]</a></td><td id="virtex4-MGT-GT11[1]-RXAFEEQ[1]"><a href="#virtex4-MGT-bit-MAIN[28][19][42]">MAIN[28][19][42]</a></td></tr>

<tr><td>RXAFEEQ bit 2</td><td id="virtex4-MGT-GT11[0]-RXAFEEQ[2]"><a href="#virtex4-MGT-bit-MAIN[5][19][43]">MAIN[5][19][43]</a></td><td id="virtex4-MGT-GT11[1]-RXAFEEQ[2]"><a href="#virtex4-MGT-bit-MAIN[28][19][43]">MAIN[28][19][43]</a></td></tr>

<tr><td>RXAFEEQ bit 3</td><td id="virtex4-MGT-GT11[0]-RXAFEEQ[3]"><a href="#virtex4-MGT-bit-MAIN[5][19][44]">MAIN[5][19][44]</a></td><td id="virtex4-MGT-GT11[1]-RXAFEEQ[3]"><a href="#virtex4-MGT-bit-MAIN[28][19][44]">MAIN[28][19][44]</a></td></tr>

<tr><td>RXAFEEQ bit 4</td><td id="virtex4-MGT-GT11[0]-RXAFEEQ[4]"><a href="#virtex4-MGT-bit-MAIN[5][19][45]">MAIN[5][19][45]</a></td><td id="virtex4-MGT-GT11[1]-RXAFEEQ[4]"><a href="#virtex4-MGT-bit-MAIN[28][19][45]">MAIN[28][19][45]</a></td></tr>

<tr><td>RXAFEEQ bit 5</td><td id="virtex4-MGT-GT11[0]-RXAFEEQ[5]"><a href="#virtex4-MGT-bit-MAIN[5][19][46]">MAIN[5][19][46]</a></td><td id="virtex4-MGT-GT11[1]-RXAFEEQ[5]"><a href="#virtex4-MGT-bit-MAIN[28][19][46]">MAIN[28][19][46]</a></td></tr>

<tr><td>RXAFEEQ bit 6</td><td id="virtex4-MGT-GT11[0]-RXAFEEQ[6]"><a href="#virtex4-MGT-bit-MAIN[5][19][47]">MAIN[5][19][47]</a></td><td id="virtex4-MGT-GT11[1]-RXAFEEQ[6]"><a href="#virtex4-MGT-bit-MAIN[28][19][47]">MAIN[28][19][47]</a></td></tr>

<tr><td>RXAFEEQ bit 7</td><td id="virtex4-MGT-GT11[0]-RXAFEEQ[7]"><a href="#virtex4-MGT-bit-MAIN[5][19][48]">MAIN[5][19][48]</a></td><td id="virtex4-MGT-GT11[1]-RXAFEEQ[7]"><a href="#virtex4-MGT-bit-MAIN[28][19][48]">MAIN[28][19][48]</a></td></tr>

<tr><td>RXAFEEQ bit 8</td><td id="virtex4-MGT-GT11[0]-RXAFEEQ[8]"><a href="#virtex4-MGT-bit-MAIN[5][19][49]">MAIN[5][19][49]</a></td><td id="virtex4-MGT-GT11[1]-RXAFEEQ[8]"><a href="#virtex4-MGT-bit-MAIN[28][19][49]">MAIN[28][19][49]</a></td></tr>

<tr><td>RXASYNCDIVIDE bit 0</td><td id="virtex4-MGT-GT11[0]-RXASYNCDIVIDE[0]"><a href="#virtex4-MGT-bit-MAIN[5][19][68]">MAIN[5][19][68]</a></td><td id="virtex4-MGT-GT11[1]-RXASYNCDIVIDE[0]"><a href="#virtex4-MGT-bit-MAIN[28][19][68]">MAIN[28][19][68]</a></td></tr>

<tr><td>RXASYNCDIVIDE bit 1</td><td id="virtex4-MGT-GT11[0]-RXASYNCDIVIDE[1]"><a href="#virtex4-MGT-bit-MAIN[5][19][69]">MAIN[5][19][69]</a></td><td id="virtex4-MGT-GT11[1]-RXASYNCDIVIDE[1]"><a href="#virtex4-MGT-bit-MAIN[28][19][69]">MAIN[28][19][69]</a></td></tr>

<tr><td>RXCDRLOS bit 0</td><td id="virtex4-MGT-GT11[0]-RXCDRLOS[0]"><a href="#virtex4-MGT-bit-MAIN[5][19][29]">MAIN[5][19][29]</a></td><td id="virtex4-MGT-GT11[1]-RXCDRLOS[0]"><a href="#virtex4-MGT-bit-MAIN[28][19][29]">MAIN[28][19][29]</a></td></tr>

<tr><td>RXCDRLOS bit 1</td><td id="virtex4-MGT-GT11[0]-RXCDRLOS[1]"><a href="#virtex4-MGT-bit-MAIN[5][19][30]">MAIN[5][19][30]</a></td><td id="virtex4-MGT-GT11[1]-RXCDRLOS[1]"><a href="#virtex4-MGT-bit-MAIN[28][19][30]">MAIN[28][19][30]</a></td></tr>

<tr><td>RXCDRLOS bit 2</td><td id="virtex4-MGT-GT11[0]-RXCDRLOS[2]"><a href="#virtex4-MGT-bit-MAIN[5][19][31]">MAIN[5][19][31]</a></td><td id="virtex4-MGT-GT11[1]-RXCDRLOS[2]"><a href="#virtex4-MGT-bit-MAIN[28][19][31]">MAIN[28][19][31]</a></td></tr>

<tr><td>RXCDRLOS bit 3</td><td id="virtex4-MGT-GT11[0]-RXCDRLOS[3]"><a href="#virtex4-MGT-bit-MAIN[5][19][32]">MAIN[5][19][32]</a></td><td id="virtex4-MGT-GT11[1]-RXCDRLOS[3]"><a href="#virtex4-MGT-bit-MAIN[28][19][32]">MAIN[28][19][32]</a></td></tr>

<tr><td>RXCDRLOS bit 4</td><td id="virtex4-MGT-GT11[0]-RXCDRLOS[4]"><a href="#virtex4-MGT-bit-MAIN[5][19][33]">MAIN[5][19][33]</a></td><td id="virtex4-MGT-GT11[1]-RXCDRLOS[4]"><a href="#virtex4-MGT-bit-MAIN[28][19][33]">MAIN[28][19][33]</a></td></tr>

<tr><td>RXCDRLOS bit 5</td><td id="virtex4-MGT-GT11[0]-RXCDRLOS[5]"><a href="#virtex4-MGT-bit-MAIN[5][19][34]">MAIN[5][19][34]</a></td><td id="virtex4-MGT-GT11[1]-RXCDRLOS[5]"><a href="#virtex4-MGT-bit-MAIN[28][19][34]">MAIN[28][19][34]</a></td></tr>

<tr><td>RXCLKMODE bit 0</td><td id="virtex4-MGT-GT11[0]-RXCLKMODE[0]"><a href="#virtex4-MGT-bit-MAIN[5][19][62]">MAIN[5][19][62]</a></td><td id="virtex4-MGT-GT11[1]-RXCLKMODE[0]"><a href="#virtex4-MGT-bit-MAIN[28][19][62]">MAIN[28][19][62]</a></td></tr>

<tr><td>RXCLKMODE bit 1</td><td id="virtex4-MGT-GT11[0]-RXCLKMODE[1]"><a href="#virtex4-MGT-bit-MAIN[5][19][63]">MAIN[5][19][63]</a></td><td id="virtex4-MGT-GT11[1]-RXCLKMODE[1]"><a href="#virtex4-MGT-bit-MAIN[28][19][63]">MAIN[28][19][63]</a></td></tr>

<tr><td>RXCLKMODE bit 2</td><td id="virtex4-MGT-GT11[0]-RXCLKMODE[2]"><a href="#virtex4-MGT-bit-MAIN[5][19][64]">MAIN[5][19][64]</a></td><td id="virtex4-MGT-GT11[1]-RXCLKMODE[2]"><a href="#virtex4-MGT-bit-MAIN[28][19][64]">MAIN[28][19][64]</a></td></tr>

<tr><td>RXCLKMODE bit 3</td><td id="virtex4-MGT-GT11[0]-RXCLKMODE[3]"><a href="#virtex4-MGT-bit-MAIN[5][19][65]">MAIN[5][19][65]</a></td><td id="virtex4-MGT-GT11[1]-RXCLKMODE[3]"><a href="#virtex4-MGT-bit-MAIN[28][19][65]">MAIN[28][19][65]</a></td></tr>

<tr><td>RXCLKMODE bit 4</td><td id="virtex4-MGT-GT11[0]-RXCLKMODE[4]"><a href="#virtex4-MGT-bit-MAIN[5][19][66]">MAIN[5][19][66]</a></td><td id="virtex4-MGT-GT11[1]-RXCLKMODE[4]"><a href="#virtex4-MGT-bit-MAIN[28][19][66]">MAIN[28][19][66]</a></td></tr>

<tr><td>RXCLKMODE bit 5</td><td id="virtex4-MGT-GT11[0]-RXCLKMODE[5]"><a href="#virtex4-MGT-bit-MAIN[5][19][67]">MAIN[5][19][67]</a></td><td id="virtex4-MGT-GT11[1]-RXCLKMODE[5]"><a href="#virtex4-MGT-bit-MAIN[28][19][67]">MAIN[28][19][67]</a></td></tr>

<tr><td>RXCLMODE bit 0</td><td id="virtex4-MGT-GT11[0]-RXCLMODE[0]"><a href="#virtex4-MGT-bit-MAIN[2][19][67]">MAIN[2][19][67]</a></td><td id="virtex4-MGT-GT11[1]-RXCLMODE[0]"><a href="#virtex4-MGT-bit-MAIN[27][19][67]">MAIN[27][19][67]</a></td></tr>

<tr><td>RXCLMODE bit 1</td><td id="virtex4-MGT-GT11[0]-RXCLMODE[1]"><a href="#virtex4-MGT-bit-MAIN[2][19][68]">MAIN[2][19][68]</a></td><td id="virtex4-MGT-GT11[1]-RXCLMODE[1]"><a href="#virtex4-MGT-bit-MAIN[27][19][68]">MAIN[27][19][68]</a></td></tr>

<tr><td>RXCMADJ bit 0</td><td id="virtex4-MGT-GT11[0]-RXCMADJ[0]"><a href="#virtex4-MGT-bit-MAIN[5][19][35]">MAIN[5][19][35]</a></td><td id="virtex4-MGT-GT11[1]-RXCMADJ[0]"><a href="#virtex4-MGT-bit-MAIN[28][19][35]">MAIN[28][19][35]</a></td></tr>

<tr><td>RXCMADJ bit 1</td><td id="virtex4-MGT-GT11[0]-RXCMADJ[1]"><a href="#virtex4-MGT-bit-MAIN[5][19][36]">MAIN[5][19][36]</a></td><td id="virtex4-MGT-GT11[1]-RXCMADJ[1]"><a href="#virtex4-MGT-bit-MAIN[28][19][36]">MAIN[28][19][36]</a></td></tr>

<tr><td>RXDATA_SEL bit 0</td><td id="virtex4-MGT-GT11[0]-RXDATA_SEL[0]"><a href="#virtex4-MGT-bit-MAIN[9][19][75]">MAIN[9][19][75]</a></td><td id="virtex4-MGT-GT11[1]-RXDATA_SEL[0]"><a href="#virtex4-MGT-bit-MAIN[25][19][75]">MAIN[25][19][75]</a></td></tr>

<tr><td>RXDATA_SEL bit 1</td><td id="virtex4-MGT-GT11[0]-RXDATA_SEL[1]"><a href="#virtex4-MGT-bit-MAIN[9][19][76]">MAIN[9][19][76]</a></td><td id="virtex4-MGT-GT11[1]-RXDATA_SEL[1]"><a href="#virtex4-MGT-bit-MAIN[25][19][76]">MAIN[25][19][76]</a></td></tr>

<tr><td>RXFDET_HYS_CAL bit 0</td><td id="virtex4-MGT-GT11[0]-RXFDET_HYS_CAL[0]"><a href="#virtex4-MGT-bit-MAIN[1][19][13]">MAIN[1][19][13]</a></td><td id="virtex4-MGT-GT11[1]-RXFDET_HYS_CAL[0]"><a href="#virtex4-MGT-bit-MAIN[17][19][13]">MAIN[17][19][13]</a></td></tr>

<tr><td>RXFDET_HYS_CAL bit 1</td><td id="virtex4-MGT-GT11[0]-RXFDET_HYS_CAL[1]"><a href="#virtex4-MGT-bit-MAIN[1][19][14]">MAIN[1][19][14]</a></td><td id="virtex4-MGT-GT11[1]-RXFDET_HYS_CAL[1]"><a href="#virtex4-MGT-bit-MAIN[17][19][14]">MAIN[17][19][14]</a></td></tr>

<tr><td>RXFDET_HYS_CAL bit 2</td><td id="virtex4-MGT-GT11[0]-RXFDET_HYS_CAL[2]"><a href="#virtex4-MGT-bit-MAIN[1][19][15]">MAIN[1][19][15]</a></td><td id="virtex4-MGT-GT11[1]-RXFDET_HYS_CAL[2]"><a href="#virtex4-MGT-bit-MAIN[17][19][15]">MAIN[17][19][15]</a></td></tr>

<tr><td>RXFDET_HYS_SEL bit 0</td><td id="virtex4-MGT-GT11[0]-RXFDET_HYS_SEL[0]"><a href="#virtex4-MGT-bit-MAIN[1][19][7]">MAIN[1][19][7]</a></td><td id="virtex4-MGT-GT11[1]-RXFDET_HYS_SEL[0]"><a href="#virtex4-MGT-bit-MAIN[17][19][7]">MAIN[17][19][7]</a></td></tr>

<tr><td>RXFDET_HYS_SEL bit 1</td><td id="virtex4-MGT-GT11[0]-RXFDET_HYS_SEL[1]"><a href="#virtex4-MGT-bit-MAIN[1][19][8]">MAIN[1][19][8]</a></td><td id="virtex4-MGT-GT11[1]-RXFDET_HYS_SEL[1]"><a href="#virtex4-MGT-bit-MAIN[17][19][8]">MAIN[17][19][8]</a></td></tr>

<tr><td>RXFDET_HYS_SEL bit 2</td><td id="virtex4-MGT-GT11[0]-RXFDET_HYS_SEL[2]"><a href="#virtex4-MGT-bit-MAIN[1][19][9]">MAIN[1][19][9]</a></td><td id="virtex4-MGT-GT11[1]-RXFDET_HYS_SEL[2]"><a href="#virtex4-MGT-bit-MAIN[17][19][9]">MAIN[17][19][9]</a></td></tr>

<tr><td>RXFDET_LCK_CAL bit 0</td><td id="virtex4-MGT-GT11[0]-RXFDET_LCK_CAL[0]"><a href="#virtex4-MGT-bit-MAIN[1][19][10]">MAIN[1][19][10]</a></td><td id="virtex4-MGT-GT11[1]-RXFDET_LCK_CAL[0]"><a href="#virtex4-MGT-bit-MAIN[17][19][10]">MAIN[17][19][10]</a></td></tr>

<tr><td>RXFDET_LCK_CAL bit 1</td><td id="virtex4-MGT-GT11[0]-RXFDET_LCK_CAL[1]"><a href="#virtex4-MGT-bit-MAIN[1][19][11]">MAIN[1][19][11]</a></td><td id="virtex4-MGT-GT11[1]-RXFDET_LCK_CAL[1]"><a href="#virtex4-MGT-bit-MAIN[17][19][11]">MAIN[17][19][11]</a></td></tr>

<tr><td>RXFDET_LCK_CAL bit 2</td><td id="virtex4-MGT-GT11[0]-RXFDET_LCK_CAL[2]"><a href="#virtex4-MGT-bit-MAIN[1][19][12]">MAIN[1][19][12]</a></td><td id="virtex4-MGT-GT11[1]-RXFDET_LCK_CAL[2]"><a href="#virtex4-MGT-bit-MAIN[17][19][12]">MAIN[17][19][12]</a></td></tr>

<tr><td>RXFDET_LCK_SEL bit 0</td><td id="virtex4-MGT-GT11[0]-RXFDET_LCK_SEL[0]"><a href="#virtex4-MGT-bit-MAIN[1][19][4]">MAIN[1][19][4]</a></td><td id="virtex4-MGT-GT11[1]-RXFDET_LCK_SEL[0]"><a href="#virtex4-MGT-bit-MAIN[17][19][4]">MAIN[17][19][4]</a></td></tr>

<tr><td>RXFDET_LCK_SEL bit 1</td><td id="virtex4-MGT-GT11[0]-RXFDET_LCK_SEL[1]"><a href="#virtex4-MGT-bit-MAIN[1][19][5]">MAIN[1][19][5]</a></td><td id="virtex4-MGT-GT11[1]-RXFDET_LCK_SEL[1]"><a href="#virtex4-MGT-bit-MAIN[17][19][5]">MAIN[17][19][5]</a></td></tr>

<tr><td>RXFDET_LCK_SEL bit 2</td><td id="virtex4-MGT-GT11[0]-RXFDET_LCK_SEL[2]"><a href="#virtex4-MGT-bit-MAIN[1][19][6]">MAIN[1][19][6]</a></td><td id="virtex4-MGT-GT11[1]-RXFDET_LCK_SEL[2]"><a href="#virtex4-MGT-bit-MAIN[17][19][6]">MAIN[17][19][6]</a></td></tr>

<tr><td>RXFECONTROL1 bit 0</td><td id="virtex4-MGT-GT11[0]-RXFECONTROL1[0]"><a href="#virtex4-MGT-bit-MAIN[5][19][7]">MAIN[5][19][7]</a></td><td id="virtex4-MGT-GT11[1]-RXFECONTROL1[0]"><a href="#virtex4-MGT-bit-MAIN[28][19][7]">MAIN[28][19][7]</a></td></tr>

<tr><td>RXFECONTROL1 bit 1</td><td id="virtex4-MGT-GT11[0]-RXFECONTROL1[1]"><a href="#virtex4-MGT-bit-MAIN[5][19][8]">MAIN[5][19][8]</a></td><td id="virtex4-MGT-GT11[1]-RXFECONTROL1[1]"><a href="#virtex4-MGT-bit-MAIN[28][19][8]">MAIN[28][19][8]</a></td></tr>

<tr><td>RXFECONTROL2 bit 0</td><td id="virtex4-MGT-GT11[0]-RXFECONTROL2[0]"><a href="#virtex4-MGT-bit-MAIN[5][19][13]">MAIN[5][19][13]</a></td><td id="virtex4-MGT-GT11[1]-RXFECONTROL2[0]"><a href="#virtex4-MGT-bit-MAIN[28][19][13]">MAIN[28][19][13]</a></td></tr>

<tr><td>RXFECONTROL2 bit 1</td><td id="virtex4-MGT-GT11[0]-RXFECONTROL2[1]"><a href="#virtex4-MGT-bit-MAIN[5][19][14]">MAIN[5][19][14]</a></td><td id="virtex4-MGT-GT11[1]-RXFECONTROL2[1]"><a href="#virtex4-MGT-bit-MAIN[28][19][14]">MAIN[28][19][14]</a></td></tr>

<tr><td>RXFECONTROL2 bit 2</td><td id="virtex4-MGT-GT11[0]-RXFECONTROL2[2]"><a href="#virtex4-MGT-bit-MAIN[5][19][15]">MAIN[5][19][15]</a></td><td id="virtex4-MGT-GT11[1]-RXFECONTROL2[2]"><a href="#virtex4-MGT-bit-MAIN[28][19][15]">MAIN[28][19][15]</a></td></tr>

<tr><td>RXFETUNE bit 0</td><td id="virtex4-MGT-GT11[0]-RXFETUNE[0]"><a href="#virtex4-MGT-bit-MAIN[5][19][55]">MAIN[5][19][55]</a></td><td id="virtex4-MGT-GT11[1]-RXFETUNE[0]"><a href="#virtex4-MGT-bit-MAIN[28][19][55]">MAIN[28][19][55]</a></td></tr>

<tr><td>RXFETUNE bit 1</td><td id="virtex4-MGT-GT11[0]-RXFETUNE[1]"><a href="#virtex4-MGT-bit-MAIN[5][19][56]">MAIN[5][19][56]</a></td><td id="virtex4-MGT-GT11[1]-RXFETUNE[1]"><a href="#virtex4-MGT-bit-MAIN[28][19][56]">MAIN[28][19][56]</a></td></tr>

<tr><td>RXLKADJ bit 0</td><td id="virtex4-MGT-GT11[0]-RXLKADJ[0]"><a href="#virtex4-MGT-bit-MAIN[5][19][21]">MAIN[5][19][21]</a></td><td id="virtex4-MGT-GT11[1]-RXLKADJ[0]"><a href="#virtex4-MGT-bit-MAIN[28][19][21]">MAIN[28][19][21]</a></td></tr>

<tr><td>RXLKADJ bit 1</td><td id="virtex4-MGT-GT11[0]-RXLKADJ[1]"><a href="#virtex4-MGT-bit-MAIN[5][19][22]">MAIN[5][19][22]</a></td><td id="virtex4-MGT-GT11[1]-RXLKADJ[1]"><a href="#virtex4-MGT-bit-MAIN[28][19][22]">MAIN[28][19][22]</a></td></tr>

<tr><td>RXLKADJ bit 2</td><td id="virtex4-MGT-GT11[0]-RXLKADJ[2]"><a href="#virtex4-MGT-bit-MAIN[5][19][23]">MAIN[5][19][23]</a></td><td id="virtex4-MGT-GT11[1]-RXLKADJ[2]"><a href="#virtex4-MGT-bit-MAIN[28][19][23]">MAIN[28][19][23]</a></td></tr>

<tr><td>RXLKADJ bit 3</td><td id="virtex4-MGT-GT11[0]-RXLKADJ[3]"><a href="#virtex4-MGT-bit-MAIN[5][19][24]">MAIN[5][19][24]</a></td><td id="virtex4-MGT-GT11[1]-RXLKADJ[3]"><a href="#virtex4-MGT-bit-MAIN[28][19][24]">MAIN[28][19][24]</a></td></tr>

<tr><td>RXLKADJ bit 4</td><td id="virtex4-MGT-GT11[0]-RXLKADJ[4]"><a href="#virtex4-MGT-bit-MAIN[5][19][25]">MAIN[5][19][25]</a></td><td id="virtex4-MGT-GT11[1]-RXLKADJ[4]"><a href="#virtex4-MGT-bit-MAIN[28][19][25]">MAIN[28][19][25]</a></td></tr>

<tr><td>RXLOOPCAL_WAIT bit 0</td><td id="virtex4-MGT-GT11[0]-RXLOOPCAL_WAIT[0]"><a href="#virtex4-MGT-bit-MAIN[1][19][21]">MAIN[1][19][21]</a></td><td id="virtex4-MGT-GT11[1]-RXLOOPCAL_WAIT[0]"><a href="#virtex4-MGT-bit-MAIN[17][19][21]">MAIN[17][19][21]</a></td></tr>

<tr><td>RXLOOPCAL_WAIT bit 1</td><td id="virtex4-MGT-GT11[0]-RXLOOPCAL_WAIT[1]"><a href="#virtex4-MGT-bit-MAIN[1][19][22]">MAIN[1][19][22]</a></td><td id="virtex4-MGT-GT11[1]-RXLOOPCAL_WAIT[1]"><a href="#virtex4-MGT-bit-MAIN[17][19][22]">MAIN[17][19][22]</a></td></tr>

<tr><td>RXLOOPFILT bit 0</td><td id="virtex4-MGT-GT11[0]-RXLOOPFILT[0]"><a href="#virtex4-MGT-bit-MAIN[2][19][63]">MAIN[2][19][63]</a></td><td id="virtex4-MGT-GT11[1]-RXLOOPFILT[0]"><a href="#virtex4-MGT-bit-MAIN[27][19][63]">MAIN[27][19][63]</a></td></tr>

<tr><td>RXLOOPFILT bit 1</td><td id="virtex4-MGT-GT11[0]-RXLOOPFILT[1]"><a href="#virtex4-MGT-bit-MAIN[2][19][64]">MAIN[2][19][64]</a></td><td id="virtex4-MGT-GT11[1]-RXLOOPFILT[1]"><a href="#virtex4-MGT-bit-MAIN[27][19][64]">MAIN[27][19][64]</a></td></tr>

<tr><td>RXLOOPFILT bit 2</td><td id="virtex4-MGT-GT11[0]-RXLOOPFILT[2]"><a href="#virtex4-MGT-bit-MAIN[2][19][65]">MAIN[2][19][65]</a></td><td id="virtex4-MGT-GT11[1]-RXLOOPFILT[2]"><a href="#virtex4-MGT-bit-MAIN[27][19][65]">MAIN[27][19][65]</a></td></tr>

<tr><td>RXLOOPFILT bit 3</td><td id="virtex4-MGT-GT11[0]-RXLOOPFILT[3]"><a href="#virtex4-MGT-bit-MAIN[2][19][66]">MAIN[2][19][66]</a></td><td id="virtex4-MGT-GT11[1]-RXLOOPFILT[3]"><a href="#virtex4-MGT-bit-MAIN[27][19][66]">MAIN[27][19][66]</a></td></tr>

<tr><td>RXMODE bit 0</td><td id="virtex4-MGT-GT11[0]-RXMODE[0]"><a href="#virtex4-MGT-bit-MAIN[5][19][71]">MAIN[5][19][71]</a></td><td id="virtex4-MGT-GT11[1]-RXMODE[0]"><a href="#virtex4-MGT-bit-MAIN[28][19][71]">MAIN[28][19][71]</a></td></tr>

<tr><td>RXMODE bit 1</td><td id="virtex4-MGT-GT11[0]-RXMODE[1]"><a href="#virtex4-MGT-bit-MAIN[5][19][72]">MAIN[5][19][72]</a></td><td id="virtex4-MGT-GT11[1]-RXMODE[1]"><a href="#virtex4-MGT-bit-MAIN[28][19][72]">MAIN[28][19][72]</a></td></tr>

<tr><td>RXMODE bit 2</td><td id="virtex4-MGT-GT11[0]-RXMODE[2]"><a href="#virtex4-MGT-bit-MAIN[5][19][73]">MAIN[5][19][73]</a></td><td id="virtex4-MGT-GT11[1]-RXMODE[2]"><a href="#virtex4-MGT-bit-MAIN[28][19][73]">MAIN[28][19][73]</a></td></tr>

<tr><td>RXMODE bit 3</td><td id="virtex4-MGT-GT11[0]-RXMODE[3]"><a href="#virtex4-MGT-bit-MAIN[5][19][74]">MAIN[5][19][74]</a></td><td id="virtex4-MGT-GT11[1]-RXMODE[3]"><a href="#virtex4-MGT-bit-MAIN[28][19][74]">MAIN[28][19][74]</a></td></tr>

<tr><td>RXMODE bit 4</td><td id="virtex4-MGT-GT11[0]-RXMODE[4]"><a href="#virtex4-MGT-bit-MAIN[5][19][75]">MAIN[5][19][75]</a></td><td id="virtex4-MGT-GT11[1]-RXMODE[4]"><a href="#virtex4-MGT-bit-MAIN[28][19][75]">MAIN[28][19][75]</a></td></tr>

<tr><td>RXMODE bit 5</td><td id="virtex4-MGT-GT11[0]-RXMODE[5]"><a href="#virtex4-MGT-bit-MAIN[5][19][76]">MAIN[5][19][76]</a></td><td id="virtex4-MGT-GT11[1]-RXMODE[5]"><a href="#virtex4-MGT-bit-MAIN[28][19][76]">MAIN[28][19][76]</a></td></tr>

<tr><td>RXRCPADJ bit 0</td><td id="virtex4-MGT-GT11[0]-RXRCPADJ[0]"><a href="#virtex4-MGT-bit-MAIN[5][19][52]">MAIN[5][19][52]</a></td><td id="virtex4-MGT-GT11[1]-RXRCPADJ[0]"><a href="#virtex4-MGT-bit-MAIN[28][19][52]">MAIN[28][19][52]</a></td></tr>

<tr><td>RXRCPADJ bit 1</td><td id="virtex4-MGT-GT11[0]-RXRCPADJ[1]"><a href="#virtex4-MGT-bit-MAIN[5][19][53]">MAIN[5][19][53]</a></td><td id="virtex4-MGT-GT11[1]-RXRCPADJ[1]"><a href="#virtex4-MGT-bit-MAIN[28][19][53]">MAIN[28][19][53]</a></td></tr>

<tr><td>RXRCPADJ bit 2</td><td id="virtex4-MGT-GT11[0]-RXRCPADJ[2]"><a href="#virtex4-MGT-bit-MAIN[5][19][54]">MAIN[5][19][54]</a></td><td id="virtex4-MGT-GT11[1]-RXRCPADJ[2]"><a href="#virtex4-MGT-bit-MAIN[28][19][54]">MAIN[28][19][54]</a></td></tr>

<tr><td>RXRIBADJ bit 0</td><td id="virtex4-MGT-GT11[0]-RXRIBADJ[0]"><a href="#virtex4-MGT-bit-MAIN[5][19][50]">MAIN[5][19][50]</a></td><td id="virtex4-MGT-GT11[1]-RXRIBADJ[0]"><a href="#virtex4-MGT-bit-MAIN[28][19][50]">MAIN[28][19][50]</a></td></tr>

<tr><td>RXRIBADJ bit 1</td><td id="virtex4-MGT-GT11[0]-RXRIBADJ[1]"><a href="#virtex4-MGT-bit-MAIN[5][19][51]">MAIN[5][19][51]</a></td><td id="virtex4-MGT-GT11[1]-RXRIBADJ[1]"><a href="#virtex4-MGT-bit-MAIN[28][19][51]">MAIN[28][19][51]</a></td></tr>

<tr><td>RXSLOWDOWN_CAL bit 0</td><td id="virtex4-MGT-GT11[0]-RXSLOWDOWN_CAL[0]"><a href="#virtex4-MGT-bit-MAIN[1][19][24]">MAIN[1][19][24]</a></td><td id="virtex4-MGT-GT11[1]-RXSLOWDOWN_CAL[0]"><a href="#virtex4-MGT-bit-MAIN[17][19][24]">MAIN[17][19][24]</a></td></tr>

<tr><td>RXSLOWDOWN_CAL bit 1</td><td id="virtex4-MGT-GT11[0]-RXSLOWDOWN_CAL[1]"><a href="#virtex4-MGT-bit-MAIN[1][19][25]">MAIN[1][19][25]</a></td><td id="virtex4-MGT-GT11[1]-RXSLOWDOWN_CAL[1]"><a href="#virtex4-MGT-bit-MAIN[17][19][25]">MAIN[17][19][25]</a></td></tr>

<tr><td>RXVCODAC_INIT bit 0</td><td id="virtex4-MGT-GT11[0]-RXVCODAC_INIT[0]"><a href="#virtex4-MGT-bit-MAIN[1][19][26]">MAIN[1][19][26]</a></td><td id="virtex4-MGT-GT11[1]-RXVCODAC_INIT[0]"><a href="#virtex4-MGT-bit-MAIN[17][19][26]">MAIN[17][19][26]</a></td></tr>

<tr><td>RXVCODAC_INIT bit 1</td><td id="virtex4-MGT-GT11[0]-RXVCODAC_INIT[1]"><a href="#virtex4-MGT-bit-MAIN[1][19][27]">MAIN[1][19][27]</a></td><td id="virtex4-MGT-GT11[1]-RXVCODAC_INIT[1]"><a href="#virtex4-MGT-bit-MAIN[17][19][27]">MAIN[17][19][27]</a></td></tr>

<tr><td>RXVCODAC_INIT bit 2</td><td id="virtex4-MGT-GT11[0]-RXVCODAC_INIT[2]"><a href="#virtex4-MGT-bit-MAIN[1][19][28]">MAIN[1][19][28]</a></td><td id="virtex4-MGT-GT11[1]-RXVCODAC_INIT[2]"><a href="#virtex4-MGT-bit-MAIN[17][19][28]">MAIN[17][19][28]</a></td></tr>

<tr><td>RXVCODAC_INIT bit 3</td><td id="virtex4-MGT-GT11[0]-RXVCODAC_INIT[3]"><a href="#virtex4-MGT-bit-MAIN[1][19][29]">MAIN[1][19][29]</a></td><td id="virtex4-MGT-GT11[1]-RXVCODAC_INIT[3]"><a href="#virtex4-MGT-bit-MAIN[17][19][29]">MAIN[17][19][29]</a></td></tr>

<tr><td>RXVCODAC_INIT bit 4</td><td id="virtex4-MGT-GT11[0]-RXVCODAC_INIT[4]"><a href="#virtex4-MGT-bit-MAIN[1][19][30]">MAIN[1][19][30]</a></td><td id="virtex4-MGT-GT11[1]-RXVCODAC_INIT[4]"><a href="#virtex4-MGT-bit-MAIN[17][19][30]">MAIN[17][19][30]</a></td></tr>

<tr><td>RXVCODAC_INIT bit 5</td><td id="virtex4-MGT-GT11[0]-RXVCODAC_INIT[5]"><a href="#virtex4-MGT-bit-MAIN[1][19][31]">MAIN[1][19][31]</a></td><td id="virtex4-MGT-GT11[1]-RXVCODAC_INIT[5]"><a href="#virtex4-MGT-bit-MAIN[17][19][31]">MAIN[17][19][31]</a></td></tr>

<tr><td>RXVCODAC_INIT bit 6</td><td id="virtex4-MGT-GT11[0]-RXVCODAC_INIT[6]"><a href="#virtex4-MGT-bit-MAIN[1][19][32]">MAIN[1][19][32]</a></td><td id="virtex4-MGT-GT11[1]-RXVCODAC_INIT[6]"><a href="#virtex4-MGT-bit-MAIN[17][19][32]">MAIN[17][19][32]</a></td></tr>

<tr><td>RXVCODAC_INIT bit 7</td><td id="virtex4-MGT-GT11[0]-RXVCODAC_INIT[7]"><a href="#virtex4-MGT-bit-MAIN[1][19][33]">MAIN[1][19][33]</a></td><td id="virtex4-MGT-GT11[1]-RXVCODAC_INIT[7]"><a href="#virtex4-MGT-bit-MAIN[17][19][33]">MAIN[17][19][33]</a></td></tr>

<tr><td>RXVCODAC_INIT bit 8</td><td id="virtex4-MGT-GT11[0]-RXVCODAC_INIT[8]"><a href="#virtex4-MGT-bit-MAIN[1][19][34]">MAIN[1][19][34]</a></td><td id="virtex4-MGT-GT11[1]-RXVCODAC_INIT[8]"><a href="#virtex4-MGT-bit-MAIN[17][19][34]">MAIN[17][19][34]</a></td></tr>

<tr><td>RXVCODAC_INIT bit 9</td><td id="virtex4-MGT-GT11[0]-RXVCODAC_INIT[9]"><a href="#virtex4-MGT-bit-MAIN[1][19][35]">MAIN[1][19][35]</a></td><td id="virtex4-MGT-GT11[1]-RXVCODAC_INIT[9]"><a href="#virtex4-MGT-bit-MAIN[17][19][35]">MAIN[17][19][35]</a></td></tr>

<tr><td>RX_CLOCK_DIVIDER bit 0</td><td id="virtex4-MGT-GT11[0]-RX_CLOCK_DIVIDER[0]"><a href="#virtex4-MGT-bit-MAIN[6][19][69]">MAIN[6][19][69]</a></td><td id="virtex4-MGT-GT11[1]-RX_CLOCK_DIVIDER[0]"><a href="#virtex4-MGT-bit-MAIN[22][19][69]">MAIN[22][19][69]</a></td></tr>

<tr><td>RX_CLOCK_DIVIDER bit 1</td><td id="virtex4-MGT-GT11[0]-RX_CLOCK_DIVIDER[1]"><a href="#virtex4-MGT-bit-MAIN[6][19][70]">MAIN[6][19][70]</a></td><td id="virtex4-MGT-GT11[1]-RX_CLOCK_DIVIDER[1]"><a href="#virtex4-MGT-bit-MAIN[22][19][70]">MAIN[22][19][70]</a></td></tr>

<tr><td>SLOWDOWN_CAL bit 0</td><td id="virtex4-MGT-GT11[0]-SLOWDOWN_CAL[0]"><a href="#virtex4-MGT-bit-MAIN[1][19][64]">MAIN[1][19][64]</a></td><td id="virtex4-MGT-GT11[1]-SLOWDOWN_CAL[0]"><a href="#virtex4-MGT-bit-MAIN[17][19][64]">MAIN[17][19][64]</a></td></tr>

<tr><td>SLOWDOWN_CAL bit 1</td><td id="virtex4-MGT-GT11[0]-SLOWDOWN_CAL[1]"><a href="#virtex4-MGT-bit-MAIN[1][19][65]">MAIN[1][19][65]</a></td><td id="virtex4-MGT-GT11[1]-SLOWDOWN_CAL[1]"><a href="#virtex4-MGT-bit-MAIN[17][19][65]">MAIN[17][19][65]</a></td></tr>

<tr><td>TXASYNCDIVIDE bit 0</td><td id="virtex4-MGT-GT11[0]-TXASYNCDIVIDE[0]"><a href="#virtex4-MGT-bit-MAIN[12][19][34]">MAIN[12][19][34]</a></td><td id="virtex4-MGT-GT11[1]-TXASYNCDIVIDE[0]"><a href="#virtex4-MGT-bit-MAIN[24][19][34]">MAIN[24][19][34]</a></td></tr>

<tr><td>TXASYNCDIVIDE bit 1</td><td id="virtex4-MGT-GT11[0]-TXASYNCDIVIDE[1]"><a href="#virtex4-MGT-bit-MAIN[12][19][46]">MAIN[12][19][46]</a></td><td id="virtex4-MGT-GT11[1]-TXASYNCDIVIDE[1]"><a href="#virtex4-MGT-bit-MAIN[24][19][46]">MAIN[24][19][46]</a></td></tr>

<tr><td>TXCLKMODE bit 0</td><td id="virtex4-MGT-GT11[0]-TXCLKMODE[0]"><a href="#virtex4-MGT-bit-MAIN[12][19][61]">MAIN[12][19][61]</a></td><td id="virtex4-MGT-GT11[1]-TXCLKMODE[0]"><a href="#virtex4-MGT-bit-MAIN[24][19][61]">MAIN[24][19][61]</a></td></tr>

<tr><td>TXCLKMODE bit 1</td><td id="virtex4-MGT-GT11[0]-TXCLKMODE[1]"><a href="#virtex4-MGT-bit-MAIN[12][19][62]">MAIN[12][19][62]</a></td><td id="virtex4-MGT-GT11[1]-TXCLKMODE[1]"><a href="#virtex4-MGT-bit-MAIN[24][19][62]">MAIN[24][19][62]</a></td></tr>

<tr><td>TXCLKMODE bit 2</td><td id="virtex4-MGT-GT11[0]-TXCLKMODE[2]"><a href="#virtex4-MGT-bit-MAIN[12][19][63]">MAIN[12][19][63]</a></td><td id="virtex4-MGT-GT11[1]-TXCLKMODE[2]"><a href="#virtex4-MGT-bit-MAIN[24][19][63]">MAIN[24][19][63]</a></td></tr>

<tr><td>TXCLKMODE bit 3</td><td id="virtex4-MGT-GT11[0]-TXCLKMODE[3]"><a href="#virtex4-MGT-bit-MAIN[12][19][64]">MAIN[12][19][64]</a></td><td id="virtex4-MGT-GT11[1]-TXCLKMODE[3]"><a href="#virtex4-MGT-bit-MAIN[24][19][64]">MAIN[24][19][64]</a></td></tr>

<tr><td>TXDATA_SEL bit 0</td><td id="virtex4-MGT-GT11[0]-TXDATA_SEL[0]"><a href="#virtex4-MGT-bit-MAIN[9][19][73]">MAIN[9][19][73]</a></td><td id="virtex4-MGT-GT11[1]-TXDATA_SEL[0]"><a href="#virtex4-MGT-bit-MAIN[25][19][73]">MAIN[25][19][73]</a></td></tr>

<tr><td>TXDATA_SEL bit 1</td><td id="virtex4-MGT-GT11[0]-TXDATA_SEL[1]"><a href="#virtex4-MGT-bit-MAIN[9][19][74]">MAIN[9][19][74]</a></td><td id="virtex4-MGT-GT11[1]-TXDATA_SEL[1]"><a href="#virtex4-MGT-bit-MAIN[25][19][74]">MAIN[25][19][74]</a></td></tr>

<tr><td>TXDAT_PRDRV_DAC bit 0</td><td id="virtex4-MGT-GT11[0]-TXDAT_PRDRV_DAC[0]"><a href="#virtex4-MGT-bit-MAIN[12][19][35]">MAIN[12][19][35]</a></td><td id="virtex4-MGT-GT11[1]-TXDAT_PRDRV_DAC[0]"><a href="#virtex4-MGT-bit-MAIN[24][19][35]">MAIN[24][19][35]</a></td></tr>

<tr><td>TXDAT_PRDRV_DAC bit 1</td><td id="virtex4-MGT-GT11[0]-TXDAT_PRDRV_DAC[1]"><a href="#virtex4-MGT-bit-MAIN[12][19][36]">MAIN[12][19][36]</a></td><td id="virtex4-MGT-GT11[1]-TXDAT_PRDRV_DAC[1]"><a href="#virtex4-MGT-bit-MAIN[24][19][36]">MAIN[24][19][36]</a></td></tr>

<tr><td>TXDAT_PRDRV_DAC bit 2</td><td id="virtex4-MGT-GT11[0]-TXDAT_PRDRV_DAC[2]"><a href="#virtex4-MGT-bit-MAIN[12][19][41]">MAIN[12][19][41]</a></td><td id="virtex4-MGT-GT11[1]-TXDAT_PRDRV_DAC[2]"><a href="#virtex4-MGT-bit-MAIN[24][19][41]">MAIN[24][19][41]</a></td></tr>

<tr><td>TXDAT_TAP_DAC bit 0</td><td id="virtex4-MGT-GT11[0]-TXDAT_TAP_DAC[0]"><a href="#virtex4-MGT-bit-MAIN[12][19][21]">MAIN[12][19][21]</a></td><td id="virtex4-MGT-GT11[1]-TXDAT_TAP_DAC[0]"><a href="#virtex4-MGT-bit-MAIN[24][19][21]">MAIN[24][19][21]</a></td></tr>

<tr><td>TXDAT_TAP_DAC bit 1</td><td id="virtex4-MGT-GT11[0]-TXDAT_TAP_DAC[1]"><a href="#virtex4-MGT-bit-MAIN[12][19][22]">MAIN[12][19][22]</a></td><td id="virtex4-MGT-GT11[1]-TXDAT_TAP_DAC[1]"><a href="#virtex4-MGT-bit-MAIN[24][19][22]">MAIN[24][19][22]</a></td></tr>

<tr><td>TXDAT_TAP_DAC bit 2</td><td id="virtex4-MGT-GT11[0]-TXDAT_TAP_DAC[2]"><a href="#virtex4-MGT-bit-MAIN[12][19][23]">MAIN[12][19][23]</a></td><td id="virtex4-MGT-GT11[1]-TXDAT_TAP_DAC[2]"><a href="#virtex4-MGT-bit-MAIN[24][19][23]">MAIN[24][19][23]</a></td></tr>

<tr><td>TXDAT_TAP_DAC bit 3</td><td id="virtex4-MGT-GT11[0]-TXDAT_TAP_DAC[3]"><a href="#virtex4-MGT-bit-MAIN[12][19][24]">MAIN[12][19][24]</a></td><td id="virtex4-MGT-GT11[1]-TXDAT_TAP_DAC[3]"><a href="#virtex4-MGT-bit-MAIN[24][19][24]">MAIN[24][19][24]</a></td></tr>

<tr><td>TXDAT_TAP_DAC bit 4</td><td id="virtex4-MGT-GT11[0]-TXDAT_TAP_DAC[4]"><a href="#virtex4-MGT-bit-MAIN[12][19][25]">MAIN[12][19][25]</a></td><td id="virtex4-MGT-GT11[1]-TXDAT_TAP_DAC[4]"><a href="#virtex4-MGT-bit-MAIN[24][19][25]">MAIN[24][19][25]</a></td></tr>

<tr><td>TXLNDR_TST1 bit 0</td><td id="virtex4-MGT-GT11[0]-TXLNDR_TST1[0]"><a href="#virtex4-MGT-bit-MAIN[12][19][73]">MAIN[12][19][73]</a></td><td id="virtex4-MGT-GT11[1]-TXLNDR_TST1[0]"><a href="#virtex4-MGT-bit-MAIN[24][19][73]">MAIN[24][19][73]</a></td></tr>

<tr><td>TXLNDR_TST1 bit 1</td><td id="virtex4-MGT-GT11[0]-TXLNDR_TST1[1]"><a href="#virtex4-MGT-bit-MAIN[12][19][74]">MAIN[12][19][74]</a></td><td id="virtex4-MGT-GT11[1]-TXLNDR_TST1[1]"><a href="#virtex4-MGT-bit-MAIN[24][19][74]">MAIN[24][19][74]</a></td></tr>

<tr><td>TXLNDR_TST1 bit 2</td><td id="virtex4-MGT-GT11[0]-TXLNDR_TST1[2]"><a href="#virtex4-MGT-bit-MAIN[12][19][75]">MAIN[12][19][75]</a></td><td id="virtex4-MGT-GT11[1]-TXLNDR_TST1[2]"><a href="#virtex4-MGT-bit-MAIN[24][19][75]">MAIN[24][19][75]</a></td></tr>

<tr><td>TXLNDR_TST1 bit 3</td><td id="virtex4-MGT-GT11[0]-TXLNDR_TST1[3]"><a href="#virtex4-MGT-bit-MAIN[12][19][76]">MAIN[12][19][76]</a></td><td id="virtex4-MGT-GT11[1]-TXLNDR_TST1[3]"><a href="#virtex4-MGT-bit-MAIN[24][19][76]">MAIN[24][19][76]</a></td></tr>

<tr><td>TXLNDR_TST2 bit 0</td><td id="virtex4-MGT-GT11[0]-TXLNDR_TST2[0]"><a href="#virtex4-MGT-bit-MAIN[12][19][26]">MAIN[12][19][26]</a></td><td id="virtex4-MGT-GT11[1]-TXLNDR_TST2[0]"><a href="#virtex4-MGT-bit-MAIN[24][19][26]">MAIN[24][19][26]</a></td></tr>

<tr><td>TXLNDR_TST2 bit 1</td><td id="virtex4-MGT-GT11[0]-TXLNDR_TST2[1]"><a href="#virtex4-MGT-bit-MAIN[12][19][27]">MAIN[12][19][27]</a></td><td id="virtex4-MGT-GT11[1]-TXLNDR_TST2[1]"><a href="#virtex4-MGT-bit-MAIN[24][19][27]">MAIN[24][19][27]</a></td></tr>

<tr><td>TXPOST_PRDRV_DAC bit 0</td><td id="virtex4-MGT-GT11[0]-TXPOST_PRDRV_DAC[0]"><a href="#virtex4-MGT-bit-MAIN[12][19][42]">MAIN[12][19][42]</a></td><td id="virtex4-MGT-GT11[1]-TXPOST_PRDRV_DAC[0]"><a href="#virtex4-MGT-bit-MAIN[24][19][42]">MAIN[24][19][42]</a></td></tr>

<tr><td>TXPOST_PRDRV_DAC bit 1</td><td id="virtex4-MGT-GT11[0]-TXPOST_PRDRV_DAC[1]"><a href="#virtex4-MGT-bit-MAIN[12][19][43]">MAIN[12][19][43]</a></td><td id="virtex4-MGT-GT11[1]-TXPOST_PRDRV_DAC[1]"><a href="#virtex4-MGT-bit-MAIN[24][19][43]">MAIN[24][19][43]</a></td></tr>

<tr><td>TXPOST_PRDRV_DAC bit 2</td><td id="virtex4-MGT-GT11[0]-TXPOST_PRDRV_DAC[2]"><a href="#virtex4-MGT-bit-MAIN[12][19][44]">MAIN[12][19][44]</a></td><td id="virtex4-MGT-GT11[1]-TXPOST_PRDRV_DAC[2]"><a href="#virtex4-MGT-bit-MAIN[24][19][44]">MAIN[24][19][44]</a></td></tr>

<tr><td>TXPOST_TAP_DAC bit 0</td><td id="virtex4-MGT-GT11[0]-TXPOST_TAP_DAC[0]"><a href="#virtex4-MGT-bit-MAIN[12][19][28]">MAIN[12][19][28]</a></td><td id="virtex4-MGT-GT11[1]-TXPOST_TAP_DAC[0]"><a href="#virtex4-MGT-bit-MAIN[24][19][28]">MAIN[24][19][28]</a></td></tr>

<tr><td>TXPOST_TAP_DAC bit 1</td><td id="virtex4-MGT-GT11[0]-TXPOST_TAP_DAC[1]"><a href="#virtex4-MGT-bit-MAIN[12][19][29]">MAIN[12][19][29]</a></td><td id="virtex4-MGT-GT11[1]-TXPOST_TAP_DAC[1]"><a href="#virtex4-MGT-bit-MAIN[24][19][29]">MAIN[24][19][29]</a></td></tr>

<tr><td>TXPOST_TAP_DAC bit 2</td><td id="virtex4-MGT-GT11[0]-TXPOST_TAP_DAC[2]"><a href="#virtex4-MGT-bit-MAIN[12][19][30]">MAIN[12][19][30]</a></td><td id="virtex4-MGT-GT11[1]-TXPOST_TAP_DAC[2]"><a href="#virtex4-MGT-bit-MAIN[24][19][30]">MAIN[24][19][30]</a></td></tr>

<tr><td>TXPOST_TAP_DAC bit 3</td><td id="virtex4-MGT-GT11[0]-TXPOST_TAP_DAC[3]"><a href="#virtex4-MGT-bit-MAIN[12][19][31]">MAIN[12][19][31]</a></td><td id="virtex4-MGT-GT11[1]-TXPOST_TAP_DAC[3]"><a href="#virtex4-MGT-bit-MAIN[24][19][31]">MAIN[24][19][31]</a></td></tr>

<tr><td>TXPOST_TAP_DAC bit 4</td><td id="virtex4-MGT-GT11[0]-TXPOST_TAP_DAC[4]"><a href="#virtex4-MGT-bit-MAIN[12][19][32]">MAIN[12][19][32]</a></td><td id="virtex4-MGT-GT11[1]-TXPOST_TAP_DAC[4]"><a href="#virtex4-MGT-bit-MAIN[24][19][32]">MAIN[24][19][32]</a></td></tr>

<tr><td>TXPRE_PRDRV_DAC bit 0</td><td id="virtex4-MGT-GT11[0]-TXPRE_PRDRV_DAC[0]"><a href="#virtex4-MGT-bit-MAIN[12][19][69]">MAIN[12][19][69]</a></td><td id="virtex4-MGT-GT11[1]-TXPRE_PRDRV_DAC[0]"><a href="#virtex4-MGT-bit-MAIN[24][19][69]">MAIN[24][19][69]</a></td></tr>

<tr><td>TXPRE_PRDRV_DAC bit 1</td><td id="virtex4-MGT-GT11[0]-TXPRE_PRDRV_DAC[1]"><a href="#virtex4-MGT-bit-MAIN[12][19][70]">MAIN[12][19][70]</a></td><td id="virtex4-MGT-GT11[1]-TXPRE_PRDRV_DAC[1]"><a href="#virtex4-MGT-bit-MAIN[24][19][70]">MAIN[24][19][70]</a></td></tr>

<tr><td>TXPRE_PRDRV_DAC bit 2</td><td id="virtex4-MGT-GT11[0]-TXPRE_PRDRV_DAC[2]"><a href="#virtex4-MGT-bit-MAIN[12][19][71]">MAIN[12][19][71]</a></td><td id="virtex4-MGT-GT11[1]-TXPRE_PRDRV_DAC[2]"><a href="#virtex4-MGT-bit-MAIN[24][19][71]">MAIN[24][19][71]</a></td></tr>

<tr><td>TXPRE_TAP_DAC bit 0</td><td id="virtex4-MGT-GT11[0]-TXPRE_TAP_DAC[0]"><a href="#virtex4-MGT-bit-MAIN[12][19][54]">MAIN[12][19][54]</a></td><td id="virtex4-MGT-GT11[1]-TXPRE_TAP_DAC[0]"><a href="#virtex4-MGT-bit-MAIN[24][19][54]">MAIN[24][19][54]</a></td></tr>

<tr><td>TXPRE_TAP_DAC bit 1</td><td id="virtex4-MGT-GT11[0]-TXPRE_TAP_DAC[1]"><a href="#virtex4-MGT-bit-MAIN[12][19][55]">MAIN[12][19][55]</a></td><td id="virtex4-MGT-GT11[1]-TXPRE_TAP_DAC[1]"><a href="#virtex4-MGT-bit-MAIN[24][19][55]">MAIN[24][19][55]</a></td></tr>

<tr><td>TXPRE_TAP_DAC bit 2</td><td id="virtex4-MGT-GT11[0]-TXPRE_TAP_DAC[2]"><a href="#virtex4-MGT-bit-MAIN[12][19][56]">MAIN[12][19][56]</a></td><td id="virtex4-MGT-GT11[1]-TXPRE_TAP_DAC[2]"><a href="#virtex4-MGT-bit-MAIN[24][19][56]">MAIN[24][19][56]</a></td></tr>

<tr><td>TXPRE_TAP_DAC bit 3</td><td id="virtex4-MGT-GT11[0]-TXPRE_TAP_DAC[3]"><a href="#virtex4-MGT-bit-MAIN[12][19][66]">MAIN[12][19][66]</a></td><td id="virtex4-MGT-GT11[1]-TXPRE_TAP_DAC[3]"><a href="#virtex4-MGT-bit-MAIN[24][19][66]">MAIN[24][19][66]</a></td></tr>

<tr><td>TXPRE_TAP_DAC bit 4</td><td id="virtex4-MGT-GT11[0]-TXPRE_TAP_DAC[4]"><a href="#virtex4-MGT-bit-MAIN[12][19][67]">MAIN[12][19][67]</a></td><td id="virtex4-MGT-GT11[1]-TXPRE_TAP_DAC[4]"><a href="#virtex4-MGT-bit-MAIN[24][19][67]">MAIN[24][19][67]</a></td></tr>

<tr><td>TXTERMTRIM bit 0</td><td id="virtex4-MGT-GT11[0]-TXTERMTRIM[0]"><a href="#virtex4-MGT-bit-MAIN[12][19][47]">MAIN[12][19][47]</a></td><td id="virtex4-MGT-GT11[1]-TXTERMTRIM[0]"><a href="#virtex4-MGT-bit-MAIN[24][19][47]">MAIN[24][19][47]</a></td></tr>

<tr><td>TXTERMTRIM bit 1</td><td id="virtex4-MGT-GT11[0]-TXTERMTRIM[1]"><a href="#virtex4-MGT-bit-MAIN[12][19][48]">MAIN[12][19][48]</a></td><td id="virtex4-MGT-GT11[1]-TXTERMTRIM[1]"><a href="#virtex4-MGT-bit-MAIN[24][19][48]">MAIN[24][19][48]</a></td></tr>

<tr><td>TXTERMTRIM bit 2</td><td id="virtex4-MGT-GT11[0]-TXTERMTRIM[2]"><a href="#virtex4-MGT-bit-MAIN[12][19][49]">MAIN[12][19][49]</a></td><td id="virtex4-MGT-GT11[1]-TXTERMTRIM[2]"><a href="#virtex4-MGT-bit-MAIN[24][19][49]">MAIN[24][19][49]</a></td></tr>

<tr><td>TXTERMTRIM bit 3</td><td id="virtex4-MGT-GT11[0]-TXTERMTRIM[3]"><a href="#virtex4-MGT-bit-MAIN[12][19][50]">MAIN[12][19][50]</a></td><td id="virtex4-MGT-GT11[1]-TXTERMTRIM[3]"><a href="#virtex4-MGT-bit-MAIN[24][19][50]">MAIN[24][19][50]</a></td></tr>

<tr><td>TX_CLOCK_DIVIDER bit 0</td><td id="virtex4-MGT-GT11[0]-TX_CLOCK_DIVIDER[0]"><a href="#virtex4-MGT-bit-MAIN[6][19][71]">MAIN[6][19][71]</a></td><td id="virtex4-MGT-GT11[1]-TX_CLOCK_DIVIDER[0]"><a href="#virtex4-MGT-bit-MAIN[22][19][71]">MAIN[22][19][71]</a></td></tr>

<tr><td>TX_CLOCK_DIVIDER bit 1</td><td id="virtex4-MGT-GT11[0]-TX_CLOCK_DIVIDER[1]"><a href="#virtex4-MGT-bit-MAIN[6][19][72]">MAIN[6][19][72]</a></td><td id="virtex4-MGT-GT11[1]-TX_CLOCK_DIVIDER[1]"><a href="#virtex4-MGT-bit-MAIN[22][19][72]">MAIN[22][19][72]</a></td></tr>

<tr><td>VCODAC_INIT bit 0</td><td id="virtex4-MGT-GT11[0]-VCODAC_INIT[0]"><a href="#virtex4-MGT-bit-MAIN[1][19][66]">MAIN[1][19][66]</a></td><td id="virtex4-MGT-GT11[1]-VCODAC_INIT[0]"><a href="#virtex4-MGT-bit-MAIN[17][19][66]">MAIN[17][19][66]</a></td></tr>

<tr><td>VCODAC_INIT bit 1</td><td id="virtex4-MGT-GT11[0]-VCODAC_INIT[1]"><a href="#virtex4-MGT-bit-MAIN[1][19][67]">MAIN[1][19][67]</a></td><td id="virtex4-MGT-GT11[1]-VCODAC_INIT[1]"><a href="#virtex4-MGT-bit-MAIN[17][19][67]">MAIN[17][19][67]</a></td></tr>

<tr><td>VCODAC_INIT bit 2</td><td id="virtex4-MGT-GT11[0]-VCODAC_INIT[2]"><a href="#virtex4-MGT-bit-MAIN[1][19][68]">MAIN[1][19][68]</a></td><td id="virtex4-MGT-GT11[1]-VCODAC_INIT[2]"><a href="#virtex4-MGT-bit-MAIN[17][19][68]">MAIN[17][19][68]</a></td></tr>

<tr><td>VCODAC_INIT bit 3</td><td id="virtex4-MGT-GT11[0]-VCODAC_INIT[3]"><a href="#virtex4-MGT-bit-MAIN[1][19][69]">MAIN[1][19][69]</a></td><td id="virtex4-MGT-GT11[1]-VCODAC_INIT[3]"><a href="#virtex4-MGT-bit-MAIN[17][19][69]">MAIN[17][19][69]</a></td></tr>

<tr><td>VCODAC_INIT bit 4</td><td id="virtex4-MGT-GT11[0]-VCODAC_INIT[4]"><a href="#virtex4-MGT-bit-MAIN[1][19][70]">MAIN[1][19][70]</a></td><td id="virtex4-MGT-GT11[1]-VCODAC_INIT[4]"><a href="#virtex4-MGT-bit-MAIN[17][19][70]">MAIN[17][19][70]</a></td></tr>

<tr><td>VCODAC_INIT bit 5</td><td id="virtex4-MGT-GT11[0]-VCODAC_INIT[5]"><a href="#virtex4-MGT-bit-MAIN[1][19][71]">MAIN[1][19][71]</a></td><td id="virtex4-MGT-GT11[1]-VCODAC_INIT[5]"><a href="#virtex4-MGT-bit-MAIN[17][19][71]">MAIN[17][19][71]</a></td></tr>

<tr><td>VCODAC_INIT bit 6</td><td id="virtex4-MGT-GT11[0]-VCODAC_INIT[6]"><a href="#virtex4-MGT-bit-MAIN[1][19][72]">MAIN[1][19][72]</a></td><td id="virtex4-MGT-GT11[1]-VCODAC_INIT[6]"><a href="#virtex4-MGT-bit-MAIN[17][19][72]">MAIN[17][19][72]</a></td></tr>

<tr><td>VCODAC_INIT bit 7</td><td id="virtex4-MGT-GT11[0]-VCODAC_INIT[7]"><a href="#virtex4-MGT-bit-MAIN[1][19][73]">MAIN[1][19][73]</a></td><td id="virtex4-MGT-GT11[1]-VCODAC_INIT[7]"><a href="#virtex4-MGT-bit-MAIN[17][19][73]">MAIN[17][19][73]</a></td></tr>

<tr><td>VCODAC_INIT bit 8</td><td id="virtex4-MGT-GT11[0]-VCODAC_INIT[8]"><a href="#virtex4-MGT-bit-MAIN[1][19][74]">MAIN[1][19][74]</a></td><td id="virtex4-MGT-GT11[1]-VCODAC_INIT[8]"><a href="#virtex4-MGT-bit-MAIN[17][19][74]">MAIN[17][19][74]</a></td></tr>

<tr><td>VCODAC_INIT bit 9</td><td id="virtex4-MGT-GT11[0]-VCODAC_INIT[9]"><a href="#virtex4-MGT-bit-MAIN[1][19][75]">MAIN[1][19][75]</a></td><td id="virtex4-MGT-GT11[1]-VCODAC_INIT[9]"><a href="#virtex4-MGT-bit-MAIN[17][19][75]">MAIN[17][19][75]</a></td></tr>

<tr><td>COMMA_10B_MASK bit 0</td><td id="virtex4-MGT-GT11[0]-COMMA_10B_MASK[0]"><a href="#virtex4-MGT-bit-MAIN[4][19][41]">MAIN[4][19][41]</a></td><td id="virtex4-MGT-GT11[1]-COMMA_10B_MASK[0]"><a href="#virtex4-MGT-bit-MAIN[20][19][41]">MAIN[20][19][41]</a></td></tr>

<tr><td>COMMA_10B_MASK bit 1</td><td id="virtex4-MGT-GT11[0]-COMMA_10B_MASK[1]"><a href="#virtex4-MGT-bit-MAIN[4][19][42]">MAIN[4][19][42]</a></td><td id="virtex4-MGT-GT11[1]-COMMA_10B_MASK[1]"><a href="#virtex4-MGT-bit-MAIN[20][19][42]">MAIN[20][19][42]</a></td></tr>

<tr><td>COMMA_10B_MASK bit 2</td><td id="virtex4-MGT-GT11[0]-COMMA_10B_MASK[2]"><a href="#virtex4-MGT-bit-MAIN[4][19][43]">MAIN[4][19][43]</a></td><td id="virtex4-MGT-GT11[1]-COMMA_10B_MASK[2]"><a href="#virtex4-MGT-bit-MAIN[20][19][43]">MAIN[20][19][43]</a></td></tr>

<tr><td>COMMA_10B_MASK bit 3</td><td id="virtex4-MGT-GT11[0]-COMMA_10B_MASK[3]"><a href="#virtex4-MGT-bit-MAIN[4][19][44]">MAIN[4][19][44]</a></td><td id="virtex4-MGT-GT11[1]-COMMA_10B_MASK[3]"><a href="#virtex4-MGT-bit-MAIN[20][19][44]">MAIN[20][19][44]</a></td></tr>

<tr><td>COMMA_10B_MASK bit 4</td><td id="virtex4-MGT-GT11[0]-COMMA_10B_MASK[4]"><a href="#virtex4-MGT-bit-MAIN[4][19][45]">MAIN[4][19][45]</a></td><td id="virtex4-MGT-GT11[1]-COMMA_10B_MASK[4]"><a href="#virtex4-MGT-bit-MAIN[20][19][45]">MAIN[20][19][45]</a></td></tr>

<tr><td>COMMA_10B_MASK bit 5</td><td id="virtex4-MGT-GT11[0]-COMMA_10B_MASK[5]"><a href="#virtex4-MGT-bit-MAIN[4][19][46]">MAIN[4][19][46]</a></td><td id="virtex4-MGT-GT11[1]-COMMA_10B_MASK[5]"><a href="#virtex4-MGT-bit-MAIN[20][19][46]">MAIN[20][19][46]</a></td></tr>

<tr><td>COMMA_10B_MASK bit 6</td><td id="virtex4-MGT-GT11[0]-COMMA_10B_MASK[6]"><a href="#virtex4-MGT-bit-MAIN[4][19][47]">MAIN[4][19][47]</a></td><td id="virtex4-MGT-GT11[1]-COMMA_10B_MASK[6]"><a href="#virtex4-MGT-bit-MAIN[20][19][47]">MAIN[20][19][47]</a></td></tr>

<tr><td>COMMA_10B_MASK bit 7</td><td id="virtex4-MGT-GT11[0]-COMMA_10B_MASK[7]"><a href="#virtex4-MGT-bit-MAIN[4][19][48]">MAIN[4][19][48]</a></td><td id="virtex4-MGT-GT11[1]-COMMA_10B_MASK[7]"><a href="#virtex4-MGT-bit-MAIN[20][19][48]">MAIN[20][19][48]</a></td></tr>

<tr><td>COMMA_10B_MASK bit 8</td><td id="virtex4-MGT-GT11[0]-COMMA_10B_MASK[8]"><a href="#virtex4-MGT-bit-MAIN[4][19][49]">MAIN[4][19][49]</a></td><td id="virtex4-MGT-GT11[1]-COMMA_10B_MASK[8]"><a href="#virtex4-MGT-bit-MAIN[20][19][49]">MAIN[20][19][49]</a></td></tr>

<tr><td>COMMA_10B_MASK bit 9</td><td id="virtex4-MGT-GT11[0]-COMMA_10B_MASK[9]"><a href="#virtex4-MGT-bit-MAIN[4][19][50]">MAIN[4][19][50]</a></td><td id="virtex4-MGT-GT11[1]-COMMA_10B_MASK[9]"><a href="#virtex4-MGT-bit-MAIN[20][19][50]">MAIN[20][19][50]</a></td></tr>

<tr><td>RESERVED_CM bit 0</td><td id="virtex4-MGT-GT11[0]-RESERVED_CM[0]"><a href="#virtex4-MGT-bit-MAIN[4][19][9]">MAIN[4][19][9]</a></td><td id="virtex4-MGT-GT11[1]-RESERVED_CM[0]"><a href="#virtex4-MGT-bit-MAIN[20][19][9]">MAIN[20][19][9]</a></td></tr>

<tr><td>RESERVED_CM bit 1</td><td id="virtex4-MGT-GT11[0]-RESERVED_CM[1]"><a href="#virtex4-MGT-bit-MAIN[4][19][10]">MAIN[4][19][10]</a></td><td id="virtex4-MGT-GT11[1]-RESERVED_CM[1]"><a href="#virtex4-MGT-bit-MAIN[20][19][10]">MAIN[20][19][10]</a></td></tr>

<tr><td>RESERVED_CM bit 2</td><td id="virtex4-MGT-GT11[0]-RESERVED_CM[2]"><a href="#virtex4-MGT-bit-MAIN[4][19][11]">MAIN[4][19][11]</a></td><td id="virtex4-MGT-GT11[1]-RESERVED_CM[2]"><a href="#virtex4-MGT-bit-MAIN[20][19][11]">MAIN[20][19][11]</a></td></tr>

<tr><td>RESERVED_CM bit 3</td><td id="virtex4-MGT-GT11[0]-RESERVED_CM[3]"><a href="#virtex4-MGT-bit-MAIN[4][19][12]">MAIN[4][19][12]</a></td><td id="virtex4-MGT-GT11[1]-RESERVED_CM[3]"><a href="#virtex4-MGT-bit-MAIN[20][19][12]">MAIN[20][19][12]</a></td></tr>

<tr><td>RESERVED_CM bit 4</td><td id="virtex4-MGT-GT11[0]-RESERVED_CM[4]"><a href="#virtex4-MGT-bit-MAIN[4][19][13]">MAIN[4][19][13]</a></td><td id="virtex4-MGT-GT11[1]-RESERVED_CM[4]"><a href="#virtex4-MGT-bit-MAIN[20][19][13]">MAIN[20][19][13]</a></td></tr>

<tr><td>RESERVED_CM bit 5</td><td id="virtex4-MGT-GT11[0]-RESERVED_CM[5]"><a href="#virtex4-MGT-bit-MAIN[4][19][14]">MAIN[4][19][14]</a></td><td id="virtex4-MGT-GT11[1]-RESERVED_CM[5]"><a href="#virtex4-MGT-bit-MAIN[20][19][14]">MAIN[20][19][14]</a></td></tr>

<tr><td>RESERVED_CM bit 6</td><td id="virtex4-MGT-GT11[0]-RESERVED_CM[6]"><a href="#virtex4-MGT-bit-MAIN[4][19][15]">MAIN[4][19][15]</a></td><td id="virtex4-MGT-GT11[1]-RESERVED_CM[6]"><a href="#virtex4-MGT-bit-MAIN[20][19][15]">MAIN[20][19][15]</a></td></tr>

<tr><td>RESERVED_CM bit 7</td><td id="virtex4-MGT-GT11[0]-RESERVED_CM[7]"><a href="#virtex4-MGT-bit-MAIN[4][19][16]">MAIN[4][19][16]</a></td><td id="virtex4-MGT-GT11[1]-RESERVED_CM[7]"><a href="#virtex4-MGT-bit-MAIN[20][19][16]">MAIN[20][19][16]</a></td></tr>

<tr><td>RESERVED_CM bit 8</td><td id="virtex4-MGT-GT11[0]-RESERVED_CM[8]"><a href="#virtex4-MGT-bit-MAIN[4][19][21]">MAIN[4][19][21]</a></td><td id="virtex4-MGT-GT11[1]-RESERVED_CM[8]"><a href="#virtex4-MGT-bit-MAIN[20][19][21]">MAIN[20][19][21]</a></td></tr>

<tr><td>RESERVED_CM bit 9</td><td id="virtex4-MGT-GT11[0]-RESERVED_CM[9]"><a href="#virtex4-MGT-bit-MAIN[4][19][22]">MAIN[4][19][22]</a></td><td id="virtex4-MGT-GT11[1]-RESERVED_CM[9]"><a href="#virtex4-MGT-bit-MAIN[20][19][22]">MAIN[20][19][22]</a></td></tr>

<tr><td>RESERVED_CM bit 10</td><td id="virtex4-MGT-GT11[0]-RESERVED_CM[10]"><a href="#virtex4-MGT-bit-MAIN[4][19][23]">MAIN[4][19][23]</a></td><td id="virtex4-MGT-GT11[1]-RESERVED_CM[10]"><a href="#virtex4-MGT-bit-MAIN[20][19][23]">MAIN[20][19][23]</a></td></tr>

<tr><td>RESERVED_CM bit 11</td><td id="virtex4-MGT-GT11[0]-RESERVED_CM[11]"><a href="#virtex4-MGT-bit-MAIN[4][19][24]">MAIN[4][19][24]</a></td><td id="virtex4-MGT-GT11[1]-RESERVED_CM[11]"><a href="#virtex4-MGT-bit-MAIN[20][19][24]">MAIN[20][19][24]</a></td></tr>

<tr><td>RESERVED_CM bit 12</td><td id="virtex4-MGT-GT11[0]-RESERVED_CM[12]"><a href="#virtex4-MGT-bit-MAIN[4][19][25]">MAIN[4][19][25]</a></td><td id="virtex4-MGT-GT11[1]-RESERVED_CM[12]"><a href="#virtex4-MGT-bit-MAIN[20][19][25]">MAIN[20][19][25]</a></td></tr>

<tr><td>RESERVED_CM bit 13</td><td id="virtex4-MGT-GT11[0]-RESERVED_CM[13]"><a href="#virtex4-MGT-bit-MAIN[4][19][26]">MAIN[4][19][26]</a></td><td id="virtex4-MGT-GT11[1]-RESERVED_CM[13]"><a href="#virtex4-MGT-bit-MAIN[20][19][26]">MAIN[20][19][26]</a></td></tr>

<tr><td>RESERVED_CM bit 14</td><td id="virtex4-MGT-GT11[0]-RESERVED_CM[14]"><a href="#virtex4-MGT-bit-MAIN[4][19][27]">MAIN[4][19][27]</a></td><td id="virtex4-MGT-GT11[1]-RESERVED_CM[14]"><a href="#virtex4-MGT-bit-MAIN[20][19][27]">MAIN[20][19][27]</a></td></tr>

<tr><td>RESERVED_CM bit 15</td><td id="virtex4-MGT-GT11[0]-RESERVED_CM[15]"><a href="#virtex4-MGT-bit-MAIN[4][19][28]">MAIN[4][19][28]</a></td><td id="virtex4-MGT-GT11[1]-RESERVED_CM[15]"><a href="#virtex4-MGT-bit-MAIN[20][19][28]">MAIN[20][19][28]</a></td></tr>

<tr><td>RESERVED_CM bit 16</td><td id="virtex4-MGT-GT11[0]-RESERVED_CM[16]"><a href="#virtex4-MGT-bit-MAIN[4][19][29]">MAIN[4][19][29]</a></td><td id="virtex4-MGT-GT11[1]-RESERVED_CM[16]"><a href="#virtex4-MGT-bit-MAIN[20][19][29]">MAIN[20][19][29]</a></td></tr>

<tr><td>RESERVED_CM bit 17</td><td id="virtex4-MGT-GT11[0]-RESERVED_CM[17]"><a href="#virtex4-MGT-bit-MAIN[4][19][30]">MAIN[4][19][30]</a></td><td id="virtex4-MGT-GT11[1]-RESERVED_CM[17]"><a href="#virtex4-MGT-bit-MAIN[20][19][30]">MAIN[20][19][30]</a></td></tr>

<tr><td>RESERVED_CM bit 18</td><td id="virtex4-MGT-GT11[0]-RESERVED_CM[18]"><a href="#virtex4-MGT-bit-MAIN[4][19][31]">MAIN[4][19][31]</a></td><td id="virtex4-MGT-GT11[1]-RESERVED_CM[18]"><a href="#virtex4-MGT-bit-MAIN[20][19][31]">MAIN[20][19][31]</a></td></tr>

<tr><td>RESERVED_CM bit 19</td><td id="virtex4-MGT-GT11[0]-RESERVED_CM[19]"><a href="#virtex4-MGT-bit-MAIN[4][19][32]">MAIN[4][19][32]</a></td><td id="virtex4-MGT-GT11[1]-RESERVED_CM[19]"><a href="#virtex4-MGT-bit-MAIN[20][19][32]">MAIN[20][19][32]</a></td></tr>

<tr><td>RESERVED_CM bit 20</td><td id="virtex4-MGT-GT11[0]-RESERVED_CM[20]"><a href="#virtex4-MGT-bit-MAIN[4][19][33]">MAIN[4][19][33]</a></td><td id="virtex4-MGT-GT11[1]-RESERVED_CM[20]"><a href="#virtex4-MGT-bit-MAIN[20][19][33]">MAIN[20][19][33]</a></td></tr>

<tr><td>RESERVED_CM bit 21</td><td id="virtex4-MGT-GT11[0]-RESERVED_CM[21]"><a href="#virtex4-MGT-bit-MAIN[4][19][34]">MAIN[4][19][34]</a></td><td id="virtex4-MGT-GT11[1]-RESERVED_CM[21]"><a href="#virtex4-MGT-bit-MAIN[20][19][34]">MAIN[20][19][34]</a></td></tr>

<tr><td>RESERVED_CM bit 22</td><td id="virtex4-MGT-GT11[0]-RESERVED_CM[22]"><a href="#virtex4-MGT-bit-MAIN[4][19][35]">MAIN[4][19][35]</a></td><td id="virtex4-MGT-GT11[1]-RESERVED_CM[22]"><a href="#virtex4-MGT-bit-MAIN[20][19][35]">MAIN[20][19][35]</a></td></tr>

<tr><td>RESERVED_CM bit 23</td><td id="virtex4-MGT-GT11[0]-RESERVED_CM[23]"><a href="#virtex4-MGT-bit-MAIN[4][19][36]">MAIN[4][19][36]</a></td><td id="virtex4-MGT-GT11[1]-RESERVED_CM[23]"><a href="#virtex4-MGT-bit-MAIN[20][19][36]">MAIN[20][19][36]</a></td></tr>

<tr><td>RESERVED_CM2 bit 0</td><td id="virtex4-MGT-GT11[0]-RESERVED_CM2[0]"><a href="#virtex4-MGT-bit-MAIN[4][19][51]">MAIN[4][19][51]</a></td><td id="virtex4-MGT-GT11[1]-RESERVED_CM2[0]"><a href="#virtex4-MGT-bit-MAIN[20][19][51]">MAIN[20][19][51]</a></td></tr>

<tr><td>RESERVED_CM2 bit 1</td><td id="virtex4-MGT-GT11[0]-RESERVED_CM2[1]"><a href="#virtex4-MGT-bit-MAIN[4][19][52]">MAIN[4][19][52]</a></td><td id="virtex4-MGT-GT11[1]-RESERVED_CM2[1]"><a href="#virtex4-MGT-bit-MAIN[20][19][52]">MAIN[20][19][52]</a></td></tr>

<tr><td>RESERVED_CM2 bit 2</td><td id="virtex4-MGT-GT11[0]-RESERVED_CM2[2]"><a href="#virtex4-MGT-bit-MAIN[4][19][53]">MAIN[4][19][53]</a></td><td id="virtex4-MGT-GT11[1]-RESERVED_CM2[2]"><a href="#virtex4-MGT-bit-MAIN[20][19][53]">MAIN[20][19][53]</a></td></tr>

<tr><td>RESERVED_CM2 bit 3</td><td id="virtex4-MGT-GT11[0]-RESERVED_CM2[3]"><a href="#virtex4-MGT-bit-MAIN[4][19][54]">MAIN[4][19][54]</a></td><td id="virtex4-MGT-GT11[1]-RESERVED_CM2[3]"><a href="#virtex4-MGT-bit-MAIN[20][19][54]">MAIN[20][19][54]</a></td></tr>

<tr><td>RESERVED_CM2 bit 4</td><td id="virtex4-MGT-GT11[0]-RESERVED_CM2[4]"><a href="#virtex4-MGT-bit-MAIN[4][19][55]">MAIN[4][19][55]</a></td><td id="virtex4-MGT-GT11[1]-RESERVED_CM2[4]"><a href="#virtex4-MGT-bit-MAIN[20][19][55]">MAIN[20][19][55]</a></td></tr>

<tr><td>RESERVED_CM2 bit 5</td><td id="virtex4-MGT-GT11[0]-RESERVED_CM2[5]"><a href="#virtex4-MGT-bit-MAIN[4][19][56]">MAIN[4][19][56]</a></td><td id="virtex4-MGT-GT11[1]-RESERVED_CM2[5]"><a href="#virtex4-MGT-bit-MAIN[20][19][56]">MAIN[20][19][56]</a></td></tr>

<tr><td>RESERVED_CM2 bit 6</td><td id="virtex4-MGT-GT11[0]-RESERVED_CM2[6]"><a href="#virtex4-MGT-bit-MAIN[4][19][61]">MAIN[4][19][61]</a></td><td id="virtex4-MGT-GT11[1]-RESERVED_CM2[6]"><a href="#virtex4-MGT-bit-MAIN[20][19][61]">MAIN[20][19][61]</a></td></tr>

<tr><td>RESERVED_CM2 bit 7</td><td id="virtex4-MGT-GT11[0]-RESERVED_CM2[7]"><a href="#virtex4-MGT-bit-MAIN[4][19][62]">MAIN[4][19][62]</a></td><td id="virtex4-MGT-GT11[1]-RESERVED_CM2[7]"><a href="#virtex4-MGT-bit-MAIN[20][19][62]">MAIN[20][19][62]</a></td></tr>

<tr><td>RESERVED_CM2 bit 8</td><td id="virtex4-MGT-GT11[0]-RESERVED_CM2[8]"><a href="#virtex4-MGT-bit-MAIN[4][19][63]">MAIN[4][19][63]</a></td><td id="virtex4-MGT-GT11[1]-RESERVED_CM2[8]"><a href="#virtex4-MGT-bit-MAIN[20][19][63]">MAIN[20][19][63]</a></td></tr>

<tr><td>RESERVED_CM2 bit 9</td><td id="virtex4-MGT-GT11[0]-RESERVED_CM2[9]"><a href="#virtex4-MGT-bit-MAIN[4][19][64]">MAIN[4][19][64]</a></td><td id="virtex4-MGT-GT11[1]-RESERVED_CM2[9]"><a href="#virtex4-MGT-bit-MAIN[20][19][64]">MAIN[20][19][64]</a></td></tr>

<tr><td>RESERVED_CM2 bit 10</td><td id="virtex4-MGT-GT11[0]-RESERVED_CM2[10]"><a href="#virtex4-MGT-bit-MAIN[4][19][65]">MAIN[4][19][65]</a></td><td id="virtex4-MGT-GT11[1]-RESERVED_CM2[10]"><a href="#virtex4-MGT-bit-MAIN[20][19][65]">MAIN[20][19][65]</a></td></tr>

<tr><td>RESERVED_CM2 bit 11</td><td id="virtex4-MGT-GT11[0]-RESERVED_CM2[11]"><a href="#virtex4-MGT-bit-MAIN[4][19][66]">MAIN[4][19][66]</a></td><td id="virtex4-MGT-GT11[1]-RESERVED_CM2[11]"><a href="#virtex4-MGT-bit-MAIN[20][19][66]">MAIN[20][19][66]</a></td></tr>

<tr><td>RESERVED_CM2 bit 12</td><td id="virtex4-MGT-GT11[0]-RESERVED_CM2[12]"><a href="#virtex4-MGT-bit-MAIN[4][19][67]">MAIN[4][19][67]</a></td><td id="virtex4-MGT-GT11[1]-RESERVED_CM2[12]"><a href="#virtex4-MGT-bit-MAIN[20][19][67]">MAIN[20][19][67]</a></td></tr>

<tr><td>RESERVED_CM2 bit 13</td><td id="virtex4-MGT-GT11[0]-RESERVED_CM2[13]"><a href="#virtex4-MGT-bit-MAIN[4][19][68]">MAIN[4][19][68]</a></td><td id="virtex4-MGT-GT11[1]-RESERVED_CM2[13]"><a href="#virtex4-MGT-bit-MAIN[20][19][68]">MAIN[20][19][68]</a></td></tr>

<tr><td>RESERVED_CM2 bit 14</td><td id="virtex4-MGT-GT11[0]-RESERVED_CM2[14]"><a href="#virtex4-MGT-bit-MAIN[4][19][69]">MAIN[4][19][69]</a></td><td id="virtex4-MGT-GT11[1]-RESERVED_CM2[14]"><a href="#virtex4-MGT-bit-MAIN[20][19][69]">MAIN[20][19][69]</a></td></tr>

<tr><td>RESERVED_CM2 bit 15</td><td id="virtex4-MGT-GT11[0]-RESERVED_CM2[15]"><a href="#virtex4-MGT-bit-MAIN[4][19][70]">MAIN[4][19][70]</a></td><td id="virtex4-MGT-GT11[1]-RESERVED_CM2[15]"><a href="#virtex4-MGT-bit-MAIN[20][19][70]">MAIN[20][19][70]</a></td></tr>

<tr><td>RESERVED_CM2 bit 16</td><td id="virtex4-MGT-GT11[0]-RESERVED_CM2[16]"><a href="#virtex4-MGT-bit-MAIN[4][19][71]">MAIN[4][19][71]</a></td><td id="virtex4-MGT-GT11[1]-RESERVED_CM2[16]"><a href="#virtex4-MGT-bit-MAIN[20][19][71]">MAIN[20][19][71]</a></td></tr>

<tr><td>RESERVED_CM2 bit 17</td><td id="virtex4-MGT-GT11[0]-RESERVED_CM2[17]"><a href="#virtex4-MGT-bit-MAIN[4][19][72]">MAIN[4][19][72]</a></td><td id="virtex4-MGT-GT11[1]-RESERVED_CM2[17]"><a href="#virtex4-MGT-bit-MAIN[20][19][72]">MAIN[20][19][72]</a></td></tr>

<tr><td>RESERVED_CM2 bit 18</td><td id="virtex4-MGT-GT11[0]-RESERVED_CM2[18]"><a href="#virtex4-MGT-bit-MAIN[4][19][73]">MAIN[4][19][73]</a></td><td id="virtex4-MGT-GT11[1]-RESERVED_CM2[18]"><a href="#virtex4-MGT-bit-MAIN[20][19][73]">MAIN[20][19][73]</a></td></tr>

<tr><td>RESERVED_CM2 bit 19</td><td id="virtex4-MGT-GT11[0]-RESERVED_CM2[19]"><a href="#virtex4-MGT-bit-MAIN[4][19][74]">MAIN[4][19][74]</a></td><td id="virtex4-MGT-GT11[1]-RESERVED_CM2[19]"><a href="#virtex4-MGT-bit-MAIN[20][19][74]">MAIN[20][19][74]</a></td></tr>

<tr><td>RESERVED_CM2 bit 20</td><td id="virtex4-MGT-GT11[0]-RESERVED_CM2[20]"><a href="#virtex4-MGT-bit-MAIN[4][19][75]">MAIN[4][19][75]</a></td><td id="virtex4-MGT-GT11[1]-RESERVED_CM2[20]"><a href="#virtex4-MGT-bit-MAIN[20][19][75]">MAIN[20][19][75]</a></td></tr>

<tr><td>RESERVED_CM2 bit 21</td><td id="virtex4-MGT-GT11[0]-RESERVED_CM2[21]"><a href="#virtex4-MGT-bit-MAIN[4][19][76]">MAIN[4][19][76]</a></td><td id="virtex4-MGT-GT11[1]-RESERVED_CM2[21]"><a href="#virtex4-MGT-bit-MAIN[20][19][76]">MAIN[20][19][76]</a></td></tr>

<tr><td>RXCRCINITVAL bit 0</td><td id="virtex4-MGT-GT11[0]-RXCRCINITVAL[0]"><a href="#virtex4-MGT-bit-MAIN[0][19][1]">MAIN[0][19][1]</a></td><td id="virtex4-MGT-GT11[1]-RXCRCINITVAL[0]"><a href="#virtex4-MGT-bit-MAIN[16][19][1]">MAIN[16][19][1]</a></td></tr>

<tr><td>RXCRCINITVAL bit 1</td><td id="virtex4-MGT-GT11[0]-RXCRCINITVAL[1]"><a href="#virtex4-MGT-bit-MAIN[0][19][2]">MAIN[0][19][2]</a></td><td id="virtex4-MGT-GT11[1]-RXCRCINITVAL[1]"><a href="#virtex4-MGT-bit-MAIN[16][19][2]">MAIN[16][19][2]</a></td></tr>

<tr><td>RXCRCINITVAL bit 2</td><td id="virtex4-MGT-GT11[0]-RXCRCINITVAL[2]"><a href="#virtex4-MGT-bit-MAIN[0][19][3]">MAIN[0][19][3]</a></td><td id="virtex4-MGT-GT11[1]-RXCRCINITVAL[2]"><a href="#virtex4-MGT-bit-MAIN[16][19][3]">MAIN[16][19][3]</a></td></tr>

<tr><td>RXCRCINITVAL bit 3</td><td id="virtex4-MGT-GT11[0]-RXCRCINITVAL[3]"><a href="#virtex4-MGT-bit-MAIN[0][19][4]">MAIN[0][19][4]</a></td><td id="virtex4-MGT-GT11[1]-RXCRCINITVAL[3]"><a href="#virtex4-MGT-bit-MAIN[16][19][4]">MAIN[16][19][4]</a></td></tr>

<tr><td>RXCRCINITVAL bit 4</td><td id="virtex4-MGT-GT11[0]-RXCRCINITVAL[4]"><a href="#virtex4-MGT-bit-MAIN[0][19][5]">MAIN[0][19][5]</a></td><td id="virtex4-MGT-GT11[1]-RXCRCINITVAL[4]"><a href="#virtex4-MGT-bit-MAIN[16][19][5]">MAIN[16][19][5]</a></td></tr>

<tr><td>RXCRCINITVAL bit 5</td><td id="virtex4-MGT-GT11[0]-RXCRCINITVAL[5]"><a href="#virtex4-MGT-bit-MAIN[0][19][6]">MAIN[0][19][6]</a></td><td id="virtex4-MGT-GT11[1]-RXCRCINITVAL[5]"><a href="#virtex4-MGT-bit-MAIN[16][19][6]">MAIN[16][19][6]</a></td></tr>

<tr><td>RXCRCINITVAL bit 6</td><td id="virtex4-MGT-GT11[0]-RXCRCINITVAL[6]"><a href="#virtex4-MGT-bit-MAIN[0][19][7]">MAIN[0][19][7]</a></td><td id="virtex4-MGT-GT11[1]-RXCRCINITVAL[6]"><a href="#virtex4-MGT-bit-MAIN[16][19][7]">MAIN[16][19][7]</a></td></tr>

<tr><td>RXCRCINITVAL bit 7</td><td id="virtex4-MGT-GT11[0]-RXCRCINITVAL[7]"><a href="#virtex4-MGT-bit-MAIN[0][19][8]">MAIN[0][19][8]</a></td><td id="virtex4-MGT-GT11[1]-RXCRCINITVAL[7]"><a href="#virtex4-MGT-bit-MAIN[16][19][8]">MAIN[16][19][8]</a></td></tr>

<tr><td>RXCRCINITVAL bit 8</td><td id="virtex4-MGT-GT11[0]-RXCRCINITVAL[8]"><a href="#virtex4-MGT-bit-MAIN[0][19][9]">MAIN[0][19][9]</a></td><td id="virtex4-MGT-GT11[1]-RXCRCINITVAL[8]"><a href="#virtex4-MGT-bit-MAIN[16][19][9]">MAIN[16][19][9]</a></td></tr>

<tr><td>RXCRCINITVAL bit 9</td><td id="virtex4-MGT-GT11[0]-RXCRCINITVAL[9]"><a href="#virtex4-MGT-bit-MAIN[0][19][10]">MAIN[0][19][10]</a></td><td id="virtex4-MGT-GT11[1]-RXCRCINITVAL[9]"><a href="#virtex4-MGT-bit-MAIN[16][19][10]">MAIN[16][19][10]</a></td></tr>

<tr><td>RXCRCINITVAL bit 10</td><td id="virtex4-MGT-GT11[0]-RXCRCINITVAL[10]"><a href="#virtex4-MGT-bit-MAIN[0][19][11]">MAIN[0][19][11]</a></td><td id="virtex4-MGT-GT11[1]-RXCRCINITVAL[10]"><a href="#virtex4-MGT-bit-MAIN[16][19][11]">MAIN[16][19][11]</a></td></tr>

<tr><td>RXCRCINITVAL bit 11</td><td id="virtex4-MGT-GT11[0]-RXCRCINITVAL[11]"><a href="#virtex4-MGT-bit-MAIN[0][19][12]">MAIN[0][19][12]</a></td><td id="virtex4-MGT-GT11[1]-RXCRCINITVAL[11]"><a href="#virtex4-MGT-bit-MAIN[16][19][12]">MAIN[16][19][12]</a></td></tr>

<tr><td>RXCRCINITVAL bit 12</td><td id="virtex4-MGT-GT11[0]-RXCRCINITVAL[12]"><a href="#virtex4-MGT-bit-MAIN[0][19][13]">MAIN[0][19][13]</a></td><td id="virtex4-MGT-GT11[1]-RXCRCINITVAL[12]"><a href="#virtex4-MGT-bit-MAIN[16][19][13]">MAIN[16][19][13]</a></td></tr>

<tr><td>RXCRCINITVAL bit 13</td><td id="virtex4-MGT-GT11[0]-RXCRCINITVAL[13]"><a href="#virtex4-MGT-bit-MAIN[0][19][14]">MAIN[0][19][14]</a></td><td id="virtex4-MGT-GT11[1]-RXCRCINITVAL[13]"><a href="#virtex4-MGT-bit-MAIN[16][19][14]">MAIN[16][19][14]</a></td></tr>

<tr><td>RXCRCINITVAL bit 14</td><td id="virtex4-MGT-GT11[0]-RXCRCINITVAL[14]"><a href="#virtex4-MGT-bit-MAIN[0][19][15]">MAIN[0][19][15]</a></td><td id="virtex4-MGT-GT11[1]-RXCRCINITVAL[14]"><a href="#virtex4-MGT-bit-MAIN[16][19][15]">MAIN[16][19][15]</a></td></tr>

<tr><td>RXCRCINITVAL bit 15</td><td id="virtex4-MGT-GT11[0]-RXCRCINITVAL[15]"><a href="#virtex4-MGT-bit-MAIN[0][19][16]">MAIN[0][19][16]</a></td><td id="virtex4-MGT-GT11[1]-RXCRCINITVAL[15]"><a href="#virtex4-MGT-bit-MAIN[16][19][16]">MAIN[16][19][16]</a></td></tr>

<tr><td>RXCRCINITVAL bit 16</td><td id="virtex4-MGT-GT11[0]-RXCRCINITVAL[16]"><a href="#virtex4-MGT-bit-MAIN[0][19][21]">MAIN[0][19][21]</a></td><td id="virtex4-MGT-GT11[1]-RXCRCINITVAL[16]"><a href="#virtex4-MGT-bit-MAIN[16][19][21]">MAIN[16][19][21]</a></td></tr>

<tr><td>RXCRCINITVAL bit 17</td><td id="virtex4-MGT-GT11[0]-RXCRCINITVAL[17]"><a href="#virtex4-MGT-bit-MAIN[0][19][22]">MAIN[0][19][22]</a></td><td id="virtex4-MGT-GT11[1]-RXCRCINITVAL[17]"><a href="#virtex4-MGT-bit-MAIN[16][19][22]">MAIN[16][19][22]</a></td></tr>

<tr><td>RXCRCINITVAL bit 18</td><td id="virtex4-MGT-GT11[0]-RXCRCINITVAL[18]"><a href="#virtex4-MGT-bit-MAIN[0][19][23]">MAIN[0][19][23]</a></td><td id="virtex4-MGT-GT11[1]-RXCRCINITVAL[18]"><a href="#virtex4-MGT-bit-MAIN[16][19][23]">MAIN[16][19][23]</a></td></tr>

<tr><td>RXCRCINITVAL bit 19</td><td id="virtex4-MGT-GT11[0]-RXCRCINITVAL[19]"><a href="#virtex4-MGT-bit-MAIN[0][19][24]">MAIN[0][19][24]</a></td><td id="virtex4-MGT-GT11[1]-RXCRCINITVAL[19]"><a href="#virtex4-MGT-bit-MAIN[16][19][24]">MAIN[16][19][24]</a></td></tr>

<tr><td>RXCRCINITVAL bit 20</td><td id="virtex4-MGT-GT11[0]-RXCRCINITVAL[20]"><a href="#virtex4-MGT-bit-MAIN[0][19][25]">MAIN[0][19][25]</a></td><td id="virtex4-MGT-GT11[1]-RXCRCINITVAL[20]"><a href="#virtex4-MGT-bit-MAIN[16][19][25]">MAIN[16][19][25]</a></td></tr>

<tr><td>RXCRCINITVAL bit 21</td><td id="virtex4-MGT-GT11[0]-RXCRCINITVAL[21]"><a href="#virtex4-MGT-bit-MAIN[0][19][26]">MAIN[0][19][26]</a></td><td id="virtex4-MGT-GT11[1]-RXCRCINITVAL[21]"><a href="#virtex4-MGT-bit-MAIN[16][19][26]">MAIN[16][19][26]</a></td></tr>

<tr><td>RXCRCINITVAL bit 22</td><td id="virtex4-MGT-GT11[0]-RXCRCINITVAL[22]"><a href="#virtex4-MGT-bit-MAIN[0][19][27]">MAIN[0][19][27]</a></td><td id="virtex4-MGT-GT11[1]-RXCRCINITVAL[22]"><a href="#virtex4-MGT-bit-MAIN[16][19][27]">MAIN[16][19][27]</a></td></tr>

<tr><td>RXCRCINITVAL bit 23</td><td id="virtex4-MGT-GT11[0]-RXCRCINITVAL[23]"><a href="#virtex4-MGT-bit-MAIN[0][19][28]">MAIN[0][19][28]</a></td><td id="virtex4-MGT-GT11[1]-RXCRCINITVAL[23]"><a href="#virtex4-MGT-bit-MAIN[16][19][28]">MAIN[16][19][28]</a></td></tr>

<tr><td>RXCRCINITVAL bit 24</td><td id="virtex4-MGT-GT11[0]-RXCRCINITVAL[24]"><a href="#virtex4-MGT-bit-MAIN[0][19][29]">MAIN[0][19][29]</a></td><td id="virtex4-MGT-GT11[1]-RXCRCINITVAL[24]"><a href="#virtex4-MGT-bit-MAIN[16][19][29]">MAIN[16][19][29]</a></td></tr>

<tr><td>RXCRCINITVAL bit 25</td><td id="virtex4-MGT-GT11[0]-RXCRCINITVAL[25]"><a href="#virtex4-MGT-bit-MAIN[0][19][30]">MAIN[0][19][30]</a></td><td id="virtex4-MGT-GT11[1]-RXCRCINITVAL[25]"><a href="#virtex4-MGT-bit-MAIN[16][19][30]">MAIN[16][19][30]</a></td></tr>

<tr><td>RXCRCINITVAL bit 26</td><td id="virtex4-MGT-GT11[0]-RXCRCINITVAL[26]"><a href="#virtex4-MGT-bit-MAIN[0][19][31]">MAIN[0][19][31]</a></td><td id="virtex4-MGT-GT11[1]-RXCRCINITVAL[26]"><a href="#virtex4-MGT-bit-MAIN[16][19][31]">MAIN[16][19][31]</a></td></tr>

<tr><td>RXCRCINITVAL bit 27</td><td id="virtex4-MGT-GT11[0]-RXCRCINITVAL[27]"><a href="#virtex4-MGT-bit-MAIN[0][19][32]">MAIN[0][19][32]</a></td><td id="virtex4-MGT-GT11[1]-RXCRCINITVAL[27]"><a href="#virtex4-MGT-bit-MAIN[16][19][32]">MAIN[16][19][32]</a></td></tr>

<tr><td>RXCRCINITVAL bit 28</td><td id="virtex4-MGT-GT11[0]-RXCRCINITVAL[28]"><a href="#virtex4-MGT-bit-MAIN[0][19][33]">MAIN[0][19][33]</a></td><td id="virtex4-MGT-GT11[1]-RXCRCINITVAL[28]"><a href="#virtex4-MGT-bit-MAIN[16][19][33]">MAIN[16][19][33]</a></td></tr>

<tr><td>RXCRCINITVAL bit 29</td><td id="virtex4-MGT-GT11[0]-RXCRCINITVAL[29]"><a href="#virtex4-MGT-bit-MAIN[0][19][34]">MAIN[0][19][34]</a></td><td id="virtex4-MGT-GT11[1]-RXCRCINITVAL[29]"><a href="#virtex4-MGT-bit-MAIN[16][19][34]">MAIN[16][19][34]</a></td></tr>

<tr><td>RXCRCINITVAL bit 30</td><td id="virtex4-MGT-GT11[0]-RXCRCINITVAL[30]"><a href="#virtex4-MGT-bit-MAIN[0][19][35]">MAIN[0][19][35]</a></td><td id="virtex4-MGT-GT11[1]-RXCRCINITVAL[30]"><a href="#virtex4-MGT-bit-MAIN[16][19][35]">MAIN[16][19][35]</a></td></tr>

<tr><td>RXCRCINITVAL bit 31</td><td id="virtex4-MGT-GT11[0]-RXCRCINITVAL[31]"><a href="#virtex4-MGT-bit-MAIN[0][19][36]">MAIN[0][19][36]</a></td><td id="virtex4-MGT-GT11[1]-RXCRCINITVAL[31]"><a href="#virtex4-MGT-bit-MAIN[16][19][36]">MAIN[16][19][36]</a></td></tr>

<tr><td>RXCTRL1 bit 0</td><td id="virtex4-MGT-GT11[0]-RXCTRL1[0]"><a href="#virtex4-MGT-bit-MAIN[2][19][22]">MAIN[2][19][22]</a></td><td id="virtex4-MGT-GT11[1]-RXCTRL1[0]"><a href="#virtex4-MGT-bit-MAIN[27][19][22]">MAIN[27][19][22]</a></td></tr>

<tr><td>RXCTRL1 bit 1</td><td id="virtex4-MGT-GT11[0]-RXCTRL1[1]"><a href="#virtex4-MGT-bit-MAIN[2][19][23]">MAIN[2][19][23]</a></td><td id="virtex4-MGT-GT11[1]-RXCTRL1[1]"><a href="#virtex4-MGT-bit-MAIN[27][19][23]">MAIN[27][19][23]</a></td></tr>

<tr><td>RXCTRL1 bit 2</td><td id="virtex4-MGT-GT11[0]-RXCTRL1[2]"><a href="#virtex4-MGT-bit-MAIN[2][19][24]">MAIN[2][19][24]</a></td><td id="virtex4-MGT-GT11[1]-RXCTRL1[2]"><a href="#virtex4-MGT-bit-MAIN[27][19][24]">MAIN[27][19][24]</a></td></tr>

<tr><td>RXCTRL1 bit 3</td><td id="virtex4-MGT-GT11[0]-RXCTRL1[3]"><a href="#virtex4-MGT-bit-MAIN[2][19][25]">MAIN[2][19][25]</a></td><td id="virtex4-MGT-GT11[1]-RXCTRL1[3]"><a href="#virtex4-MGT-bit-MAIN[27][19][25]">MAIN[27][19][25]</a></td></tr>

<tr><td>RXCTRL1 bit 4</td><td id="virtex4-MGT-GT11[0]-RXCTRL1[4]"><a href="#virtex4-MGT-bit-MAIN[2][19][26]">MAIN[2][19][26]</a></td><td id="virtex4-MGT-GT11[1]-RXCTRL1[4]"><a href="#virtex4-MGT-bit-MAIN[27][19][26]">MAIN[27][19][26]</a></td></tr>

<tr><td>RXCTRL1 bit 5</td><td id="virtex4-MGT-GT11[0]-RXCTRL1[5]"><a href="#virtex4-MGT-bit-MAIN[2][19][27]">MAIN[2][19][27]</a></td><td id="virtex4-MGT-GT11[1]-RXCTRL1[5]"><a href="#virtex4-MGT-bit-MAIN[27][19][27]">MAIN[27][19][27]</a></td></tr>

<tr><td>RXCTRL1 bit 6</td><td id="virtex4-MGT-GT11[0]-RXCTRL1[6]"><a href="#virtex4-MGT-bit-MAIN[2][19][28]">MAIN[2][19][28]</a></td><td id="virtex4-MGT-GT11[1]-RXCTRL1[6]"><a href="#virtex4-MGT-bit-MAIN[27][19][28]">MAIN[27][19][28]</a></td></tr>

<tr><td>RXCTRL1 bit 7</td><td id="virtex4-MGT-GT11[0]-RXCTRL1[7]"><a href="#virtex4-MGT-bit-MAIN[2][19][29]">MAIN[2][19][29]</a></td><td id="virtex4-MGT-GT11[1]-RXCTRL1[7]"><a href="#virtex4-MGT-bit-MAIN[27][19][29]">MAIN[27][19][29]</a></td></tr>

<tr><td>RXCTRL1 bit 8</td><td id="virtex4-MGT-GT11[0]-RXCTRL1[8]"><a href="#virtex4-MGT-bit-MAIN[2][19][30]">MAIN[2][19][30]</a></td><td id="virtex4-MGT-GT11[1]-RXCTRL1[8]"><a href="#virtex4-MGT-bit-MAIN[27][19][30]">MAIN[27][19][30]</a></td></tr>

<tr><td>RXCTRL1 bit 9</td><td id="virtex4-MGT-GT11[0]-RXCTRL1[9]"><a href="#virtex4-MGT-bit-MAIN[2][19][31]">MAIN[2][19][31]</a></td><td id="virtex4-MGT-GT11[1]-RXCTRL1[9]"><a href="#virtex4-MGT-bit-MAIN[27][19][31]">MAIN[27][19][31]</a></td></tr>

<tr><td>RXEQ bit 0</td><td id="virtex4-MGT-GT11[0]-RXEQ[0]"><a href="#virtex4-MGT-bit-MAIN[8][19][1]">MAIN[8][19][1]</a></td><td id="virtex4-MGT-GT11[1]-RXEQ[0]"><a href="#virtex4-MGT-bit-MAIN[30][19][1]">MAIN[30][19][1]</a></td></tr>

<tr><td>RXEQ bit 1</td><td id="virtex4-MGT-GT11[0]-RXEQ[1]"><a href="#virtex4-MGT-bit-MAIN[8][19][2]">MAIN[8][19][2]</a></td><td id="virtex4-MGT-GT11[1]-RXEQ[1]"><a href="#virtex4-MGT-bit-MAIN[30][19][2]">MAIN[30][19][2]</a></td></tr>

<tr><td>RXEQ bit 2</td><td id="virtex4-MGT-GT11[0]-RXEQ[2]"><a href="#virtex4-MGT-bit-MAIN[8][19][3]">MAIN[8][19][3]</a></td><td id="virtex4-MGT-GT11[1]-RXEQ[2]"><a href="#virtex4-MGT-bit-MAIN[30][19][3]">MAIN[30][19][3]</a></td></tr>

<tr><td>RXEQ bit 3</td><td id="virtex4-MGT-GT11[0]-RXEQ[3]"><a href="#virtex4-MGT-bit-MAIN[8][19][4]">MAIN[8][19][4]</a></td><td id="virtex4-MGT-GT11[1]-RXEQ[3]"><a href="#virtex4-MGT-bit-MAIN[30][19][4]">MAIN[30][19][4]</a></td></tr>

<tr><td>RXEQ bit 4</td><td id="virtex4-MGT-GT11[0]-RXEQ[4]"><a href="#virtex4-MGT-bit-MAIN[8][19][5]">MAIN[8][19][5]</a></td><td id="virtex4-MGT-GT11[1]-RXEQ[4]"><a href="#virtex4-MGT-bit-MAIN[30][19][5]">MAIN[30][19][5]</a></td></tr>

<tr><td>RXEQ bit 5</td><td id="virtex4-MGT-GT11[0]-RXEQ[5]"><a href="#virtex4-MGT-bit-MAIN[8][19][6]">MAIN[8][19][6]</a></td><td id="virtex4-MGT-GT11[1]-RXEQ[5]"><a href="#virtex4-MGT-bit-MAIN[30][19][6]">MAIN[30][19][6]</a></td></tr>

<tr><td>RXEQ bit 6</td><td id="virtex4-MGT-GT11[0]-RXEQ[6]"><a href="#virtex4-MGT-bit-MAIN[8][19][7]">MAIN[8][19][7]</a></td><td id="virtex4-MGT-GT11[1]-RXEQ[6]"><a href="#virtex4-MGT-bit-MAIN[30][19][7]">MAIN[30][19][7]</a></td></tr>

<tr><td>RXEQ bit 7</td><td id="virtex4-MGT-GT11[0]-RXEQ[7]"><a href="#virtex4-MGT-bit-MAIN[8][19][8]">MAIN[8][19][8]</a></td><td id="virtex4-MGT-GT11[1]-RXEQ[7]"><a href="#virtex4-MGT-bit-MAIN[30][19][8]">MAIN[30][19][8]</a></td></tr>

<tr><td>RXEQ bit 8</td><td id="virtex4-MGT-GT11[0]-RXEQ[8]"><a href="#virtex4-MGT-bit-MAIN[8][19][9]">MAIN[8][19][9]</a></td><td id="virtex4-MGT-GT11[1]-RXEQ[8]"><a href="#virtex4-MGT-bit-MAIN[30][19][9]">MAIN[30][19][9]</a></td></tr>

<tr><td>RXEQ bit 9</td><td id="virtex4-MGT-GT11[0]-RXEQ[9]"><a href="#virtex4-MGT-bit-MAIN[8][19][10]">MAIN[8][19][10]</a></td><td id="virtex4-MGT-GT11[1]-RXEQ[9]"><a href="#virtex4-MGT-bit-MAIN[30][19][10]">MAIN[30][19][10]</a></td></tr>

<tr><td>RXEQ bit 10</td><td id="virtex4-MGT-GT11[0]-RXEQ[10]"><a href="#virtex4-MGT-bit-MAIN[8][19][11]">MAIN[8][19][11]</a></td><td id="virtex4-MGT-GT11[1]-RXEQ[10]"><a href="#virtex4-MGT-bit-MAIN[30][19][11]">MAIN[30][19][11]</a></td></tr>

<tr><td>RXEQ bit 11</td><td id="virtex4-MGT-GT11[0]-RXEQ[11]"><a href="#virtex4-MGT-bit-MAIN[8][19][12]">MAIN[8][19][12]</a></td><td id="virtex4-MGT-GT11[1]-RXEQ[11]"><a href="#virtex4-MGT-bit-MAIN[30][19][12]">MAIN[30][19][12]</a></td></tr>

<tr><td>RXEQ bit 12</td><td id="virtex4-MGT-GT11[0]-RXEQ[12]"><a href="#virtex4-MGT-bit-MAIN[8][19][13]">MAIN[8][19][13]</a></td><td id="virtex4-MGT-GT11[1]-RXEQ[12]"><a href="#virtex4-MGT-bit-MAIN[30][19][13]">MAIN[30][19][13]</a></td></tr>

<tr><td>RXEQ bit 13</td><td id="virtex4-MGT-GT11[0]-RXEQ[13]"><a href="#virtex4-MGT-bit-MAIN[8][19][14]">MAIN[8][19][14]</a></td><td id="virtex4-MGT-GT11[1]-RXEQ[13]"><a href="#virtex4-MGT-bit-MAIN[30][19][14]">MAIN[30][19][14]</a></td></tr>

<tr><td>RXEQ bit 14</td><td id="virtex4-MGT-GT11[0]-RXEQ[14]"><a href="#virtex4-MGT-bit-MAIN[8][19][15]">MAIN[8][19][15]</a></td><td id="virtex4-MGT-GT11[1]-RXEQ[14]"><a href="#virtex4-MGT-bit-MAIN[30][19][15]">MAIN[30][19][15]</a></td></tr>

<tr><td>RXEQ bit 15</td><td id="virtex4-MGT-GT11[0]-RXEQ[15]"><a href="#virtex4-MGT-bit-MAIN[8][19][16]">MAIN[8][19][16]</a></td><td id="virtex4-MGT-GT11[1]-RXEQ[15]"><a href="#virtex4-MGT-bit-MAIN[30][19][16]">MAIN[30][19][16]</a></td></tr>

<tr><td>RXEQ bit 16</td><td id="virtex4-MGT-GT11[0]-RXEQ[16]"><a href="#virtex4-MGT-bit-MAIN[8][19][21]">MAIN[8][19][21]</a></td><td id="virtex4-MGT-GT11[1]-RXEQ[16]"><a href="#virtex4-MGT-bit-MAIN[30][19][21]">MAIN[30][19][21]</a></td></tr>

<tr><td>RXEQ bit 17</td><td id="virtex4-MGT-GT11[0]-RXEQ[17]"><a href="#virtex4-MGT-bit-MAIN[8][19][22]">MAIN[8][19][22]</a></td><td id="virtex4-MGT-GT11[1]-RXEQ[17]"><a href="#virtex4-MGT-bit-MAIN[30][19][22]">MAIN[30][19][22]</a></td></tr>

<tr><td>RXEQ bit 18</td><td id="virtex4-MGT-GT11[0]-RXEQ[18]"><a href="#virtex4-MGT-bit-MAIN[8][19][23]">MAIN[8][19][23]</a></td><td id="virtex4-MGT-GT11[1]-RXEQ[18]"><a href="#virtex4-MGT-bit-MAIN[30][19][23]">MAIN[30][19][23]</a></td></tr>

<tr><td>RXEQ bit 19</td><td id="virtex4-MGT-GT11[0]-RXEQ[19]"><a href="#virtex4-MGT-bit-MAIN[8][19][24]">MAIN[8][19][24]</a></td><td id="virtex4-MGT-GT11[1]-RXEQ[19]"><a href="#virtex4-MGT-bit-MAIN[30][19][24]">MAIN[30][19][24]</a></td></tr>

<tr><td>RXEQ bit 20</td><td id="virtex4-MGT-GT11[0]-RXEQ[20]"><a href="#virtex4-MGT-bit-MAIN[8][19][25]">MAIN[8][19][25]</a></td><td id="virtex4-MGT-GT11[1]-RXEQ[20]"><a href="#virtex4-MGT-bit-MAIN[30][19][25]">MAIN[30][19][25]</a></td></tr>

<tr><td>RXEQ bit 21</td><td id="virtex4-MGT-GT11[0]-RXEQ[21]"><a href="#virtex4-MGT-bit-MAIN[8][19][26]">MAIN[8][19][26]</a></td><td id="virtex4-MGT-GT11[1]-RXEQ[21]"><a href="#virtex4-MGT-bit-MAIN[30][19][26]">MAIN[30][19][26]</a></td></tr>

<tr><td>RXEQ bit 22</td><td id="virtex4-MGT-GT11[0]-RXEQ[22]"><a href="#virtex4-MGT-bit-MAIN[8][19][27]">MAIN[8][19][27]</a></td><td id="virtex4-MGT-GT11[1]-RXEQ[22]"><a href="#virtex4-MGT-bit-MAIN[30][19][27]">MAIN[30][19][27]</a></td></tr>

<tr><td>RXEQ bit 23</td><td id="virtex4-MGT-GT11[0]-RXEQ[23]"><a href="#virtex4-MGT-bit-MAIN[8][19][28]">MAIN[8][19][28]</a></td><td id="virtex4-MGT-GT11[1]-RXEQ[23]"><a href="#virtex4-MGT-bit-MAIN[30][19][28]">MAIN[30][19][28]</a></td></tr>

<tr><td>RXEQ bit 24</td><td id="virtex4-MGT-GT11[0]-RXEQ[24]"><a href="#virtex4-MGT-bit-MAIN[8][19][29]">MAIN[8][19][29]</a></td><td id="virtex4-MGT-GT11[1]-RXEQ[24]"><a href="#virtex4-MGT-bit-MAIN[30][19][29]">MAIN[30][19][29]</a></td></tr>

<tr><td>RXEQ bit 25</td><td id="virtex4-MGT-GT11[0]-RXEQ[25]"><a href="#virtex4-MGT-bit-MAIN[8][19][30]">MAIN[8][19][30]</a></td><td id="virtex4-MGT-GT11[1]-RXEQ[25]"><a href="#virtex4-MGT-bit-MAIN[30][19][30]">MAIN[30][19][30]</a></td></tr>

<tr><td>RXEQ bit 26</td><td id="virtex4-MGT-GT11[0]-RXEQ[26]"><a href="#virtex4-MGT-bit-MAIN[8][19][31]">MAIN[8][19][31]</a></td><td id="virtex4-MGT-GT11[1]-RXEQ[26]"><a href="#virtex4-MGT-bit-MAIN[30][19][31]">MAIN[30][19][31]</a></td></tr>

<tr><td>RXEQ bit 27</td><td id="virtex4-MGT-GT11[0]-RXEQ[27]"><a href="#virtex4-MGT-bit-MAIN[8][19][32]">MAIN[8][19][32]</a></td><td id="virtex4-MGT-GT11[1]-RXEQ[27]"><a href="#virtex4-MGT-bit-MAIN[30][19][32]">MAIN[30][19][32]</a></td></tr>

<tr><td>RXEQ bit 28</td><td id="virtex4-MGT-GT11[0]-RXEQ[28]"><a href="#virtex4-MGT-bit-MAIN[8][19][33]">MAIN[8][19][33]</a></td><td id="virtex4-MGT-GT11[1]-RXEQ[28]"><a href="#virtex4-MGT-bit-MAIN[30][19][33]">MAIN[30][19][33]</a></td></tr>

<tr><td>RXEQ bit 29</td><td id="virtex4-MGT-GT11[0]-RXEQ[29]"><a href="#virtex4-MGT-bit-MAIN[8][19][34]">MAIN[8][19][34]</a></td><td id="virtex4-MGT-GT11[1]-RXEQ[29]"><a href="#virtex4-MGT-bit-MAIN[30][19][34]">MAIN[30][19][34]</a></td></tr>

<tr><td>RXEQ bit 30</td><td id="virtex4-MGT-GT11[0]-RXEQ[30]"><a href="#virtex4-MGT-bit-MAIN[8][19][35]">MAIN[8][19][35]</a></td><td id="virtex4-MGT-GT11[1]-RXEQ[30]"><a href="#virtex4-MGT-bit-MAIN[30][19][35]">MAIN[30][19][35]</a></td></tr>

<tr><td>RXEQ bit 31</td><td id="virtex4-MGT-GT11[0]-RXEQ[31]"><a href="#virtex4-MGT-bit-MAIN[8][19][36]">MAIN[8][19][36]</a></td><td id="virtex4-MGT-GT11[1]-RXEQ[31]"><a href="#virtex4-MGT-bit-MAIN[30][19][36]">MAIN[30][19][36]</a></td></tr>

<tr><td>RXEQ bit 32</td><td id="virtex4-MGT-GT11[0]-RXEQ[32]"><a href="#virtex4-MGT-bit-MAIN[8][19][41]">MAIN[8][19][41]</a></td><td id="virtex4-MGT-GT11[1]-RXEQ[32]"><a href="#virtex4-MGT-bit-MAIN[30][19][41]">MAIN[30][19][41]</a></td></tr>

<tr><td>RXEQ bit 33</td><td id="virtex4-MGT-GT11[0]-RXEQ[33]"><a href="#virtex4-MGT-bit-MAIN[8][19][42]">MAIN[8][19][42]</a></td><td id="virtex4-MGT-GT11[1]-RXEQ[33]"><a href="#virtex4-MGT-bit-MAIN[30][19][42]">MAIN[30][19][42]</a></td></tr>

<tr><td>RXEQ bit 34</td><td id="virtex4-MGT-GT11[0]-RXEQ[34]"><a href="#virtex4-MGT-bit-MAIN[8][19][43]">MAIN[8][19][43]</a></td><td id="virtex4-MGT-GT11[1]-RXEQ[34]"><a href="#virtex4-MGT-bit-MAIN[30][19][43]">MAIN[30][19][43]</a></td></tr>

<tr><td>RXEQ bit 35</td><td id="virtex4-MGT-GT11[0]-RXEQ[35]"><a href="#virtex4-MGT-bit-MAIN[8][19][44]">MAIN[8][19][44]</a></td><td id="virtex4-MGT-GT11[1]-RXEQ[35]"><a href="#virtex4-MGT-bit-MAIN[30][19][44]">MAIN[30][19][44]</a></td></tr>

<tr><td>RXEQ bit 36</td><td id="virtex4-MGT-GT11[0]-RXEQ[36]"><a href="#virtex4-MGT-bit-MAIN[8][19][45]">MAIN[8][19][45]</a></td><td id="virtex4-MGT-GT11[1]-RXEQ[36]"><a href="#virtex4-MGT-bit-MAIN[30][19][45]">MAIN[30][19][45]</a></td></tr>

<tr><td>RXEQ bit 37</td><td id="virtex4-MGT-GT11[0]-RXEQ[37]"><a href="#virtex4-MGT-bit-MAIN[8][19][46]">MAIN[8][19][46]</a></td><td id="virtex4-MGT-GT11[1]-RXEQ[37]"><a href="#virtex4-MGT-bit-MAIN[30][19][46]">MAIN[30][19][46]</a></td></tr>

<tr><td>RXEQ bit 38</td><td id="virtex4-MGT-GT11[0]-RXEQ[38]"><a href="#virtex4-MGT-bit-MAIN[8][19][47]">MAIN[8][19][47]</a></td><td id="virtex4-MGT-GT11[1]-RXEQ[38]"><a href="#virtex4-MGT-bit-MAIN[30][19][47]">MAIN[30][19][47]</a></td></tr>

<tr><td>RXEQ bit 39</td><td id="virtex4-MGT-GT11[0]-RXEQ[39]"><a href="#virtex4-MGT-bit-MAIN[8][19][48]">MAIN[8][19][48]</a></td><td id="virtex4-MGT-GT11[1]-RXEQ[39]"><a href="#virtex4-MGT-bit-MAIN[30][19][48]">MAIN[30][19][48]</a></td></tr>

<tr><td>RXEQ bit 40</td><td id="virtex4-MGT-GT11[0]-RXEQ[40]"><a href="#virtex4-MGT-bit-MAIN[8][19][49]">MAIN[8][19][49]</a></td><td id="virtex4-MGT-GT11[1]-RXEQ[40]"><a href="#virtex4-MGT-bit-MAIN[30][19][49]">MAIN[30][19][49]</a></td></tr>

<tr><td>RXEQ bit 41</td><td id="virtex4-MGT-GT11[0]-RXEQ[41]"><a href="#virtex4-MGT-bit-MAIN[8][19][50]">MAIN[8][19][50]</a></td><td id="virtex4-MGT-GT11[1]-RXEQ[41]"><a href="#virtex4-MGT-bit-MAIN[30][19][50]">MAIN[30][19][50]</a></td></tr>

<tr><td>RXEQ bit 42</td><td id="virtex4-MGT-GT11[0]-RXEQ[42]"><a href="#virtex4-MGT-bit-MAIN[8][19][51]">MAIN[8][19][51]</a></td><td id="virtex4-MGT-GT11[1]-RXEQ[42]"><a href="#virtex4-MGT-bit-MAIN[30][19][51]">MAIN[30][19][51]</a></td></tr>

<tr><td>RXEQ bit 43</td><td id="virtex4-MGT-GT11[0]-RXEQ[43]"><a href="#virtex4-MGT-bit-MAIN[8][19][52]">MAIN[8][19][52]</a></td><td id="virtex4-MGT-GT11[1]-RXEQ[43]"><a href="#virtex4-MGT-bit-MAIN[30][19][52]">MAIN[30][19][52]</a></td></tr>

<tr><td>RXEQ bit 44</td><td id="virtex4-MGT-GT11[0]-RXEQ[44]"><a href="#virtex4-MGT-bit-MAIN[8][19][53]">MAIN[8][19][53]</a></td><td id="virtex4-MGT-GT11[1]-RXEQ[44]"><a href="#virtex4-MGT-bit-MAIN[30][19][53]">MAIN[30][19][53]</a></td></tr>

<tr><td>RXEQ bit 45</td><td id="virtex4-MGT-GT11[0]-RXEQ[45]"><a href="#virtex4-MGT-bit-MAIN[8][19][54]">MAIN[8][19][54]</a></td><td id="virtex4-MGT-GT11[1]-RXEQ[45]"><a href="#virtex4-MGT-bit-MAIN[30][19][54]">MAIN[30][19][54]</a></td></tr>

<tr><td>RXEQ bit 46</td><td id="virtex4-MGT-GT11[0]-RXEQ[46]"><a href="#virtex4-MGT-bit-MAIN[8][19][55]">MAIN[8][19][55]</a></td><td id="virtex4-MGT-GT11[1]-RXEQ[46]"><a href="#virtex4-MGT-bit-MAIN[30][19][55]">MAIN[30][19][55]</a></td></tr>

<tr><td>RXEQ bit 47</td><td id="virtex4-MGT-GT11[0]-RXEQ[47]"><a href="#virtex4-MGT-bit-MAIN[8][19][56]">MAIN[8][19][56]</a></td><td id="virtex4-MGT-GT11[1]-RXEQ[47]"><a href="#virtex4-MGT-bit-MAIN[30][19][56]">MAIN[30][19][56]</a></td></tr>

<tr><td>RXEQ bit 48</td><td id="virtex4-MGT-GT11[0]-RXEQ[48]"><a href="#virtex4-MGT-bit-MAIN[8][19][61]">MAIN[8][19][61]</a></td><td id="virtex4-MGT-GT11[1]-RXEQ[48]"><a href="#virtex4-MGT-bit-MAIN[30][19][61]">MAIN[30][19][61]</a></td></tr>

<tr><td>RXEQ bit 49</td><td id="virtex4-MGT-GT11[0]-RXEQ[49]"><a href="#virtex4-MGT-bit-MAIN[8][19][62]">MAIN[8][19][62]</a></td><td id="virtex4-MGT-GT11[1]-RXEQ[49]"><a href="#virtex4-MGT-bit-MAIN[30][19][62]">MAIN[30][19][62]</a></td></tr>

<tr><td>RXEQ bit 50</td><td id="virtex4-MGT-GT11[0]-RXEQ[50]"><a href="#virtex4-MGT-bit-MAIN[8][19][63]">MAIN[8][19][63]</a></td><td id="virtex4-MGT-GT11[1]-RXEQ[50]"><a href="#virtex4-MGT-bit-MAIN[30][19][63]">MAIN[30][19][63]</a></td></tr>

<tr><td>RXEQ bit 51</td><td id="virtex4-MGT-GT11[0]-RXEQ[51]"><a href="#virtex4-MGT-bit-MAIN[8][19][64]">MAIN[8][19][64]</a></td><td id="virtex4-MGT-GT11[1]-RXEQ[51]"><a href="#virtex4-MGT-bit-MAIN[30][19][64]">MAIN[30][19][64]</a></td></tr>

<tr><td>RXEQ bit 52</td><td id="virtex4-MGT-GT11[0]-RXEQ[52]"><a href="#virtex4-MGT-bit-MAIN[8][19][65]">MAIN[8][19][65]</a></td><td id="virtex4-MGT-GT11[1]-RXEQ[52]"><a href="#virtex4-MGT-bit-MAIN[30][19][65]">MAIN[30][19][65]</a></td></tr>

<tr><td>RXEQ bit 53</td><td id="virtex4-MGT-GT11[0]-RXEQ[53]"><a href="#virtex4-MGT-bit-MAIN[8][19][66]">MAIN[8][19][66]</a></td><td id="virtex4-MGT-GT11[1]-RXEQ[53]"><a href="#virtex4-MGT-bit-MAIN[30][19][66]">MAIN[30][19][66]</a></td></tr>

<tr><td>RXEQ bit 54</td><td id="virtex4-MGT-GT11[0]-RXEQ[54]"><a href="#virtex4-MGT-bit-MAIN[8][19][67]">MAIN[8][19][67]</a></td><td id="virtex4-MGT-GT11[1]-RXEQ[54]"><a href="#virtex4-MGT-bit-MAIN[30][19][67]">MAIN[30][19][67]</a></td></tr>

<tr><td>RXEQ bit 55</td><td id="virtex4-MGT-GT11[0]-RXEQ[55]"><a href="#virtex4-MGT-bit-MAIN[8][19][68]">MAIN[8][19][68]</a></td><td id="virtex4-MGT-GT11[1]-RXEQ[55]"><a href="#virtex4-MGT-bit-MAIN[30][19][68]">MAIN[30][19][68]</a></td></tr>

<tr><td>RXEQ bit 56</td><td id="virtex4-MGT-GT11[0]-RXEQ[56]"><a href="#virtex4-MGT-bit-MAIN[8][19][69]">MAIN[8][19][69]</a></td><td id="virtex4-MGT-GT11[1]-RXEQ[56]"><a href="#virtex4-MGT-bit-MAIN[30][19][69]">MAIN[30][19][69]</a></td></tr>

<tr><td>RXEQ bit 57</td><td id="virtex4-MGT-GT11[0]-RXEQ[57]"><a href="#virtex4-MGT-bit-MAIN[8][19][70]">MAIN[8][19][70]</a></td><td id="virtex4-MGT-GT11[1]-RXEQ[57]"><a href="#virtex4-MGT-bit-MAIN[30][19][70]">MAIN[30][19][70]</a></td></tr>

<tr><td>RXEQ bit 58</td><td id="virtex4-MGT-GT11[0]-RXEQ[58]"><a href="#virtex4-MGT-bit-MAIN[8][19][71]">MAIN[8][19][71]</a></td><td id="virtex4-MGT-GT11[1]-RXEQ[58]"><a href="#virtex4-MGT-bit-MAIN[30][19][71]">MAIN[30][19][71]</a></td></tr>

<tr><td>RXEQ bit 59</td><td id="virtex4-MGT-GT11[0]-RXEQ[59]"><a href="#virtex4-MGT-bit-MAIN[8][19][72]">MAIN[8][19][72]</a></td><td id="virtex4-MGT-GT11[1]-RXEQ[59]"><a href="#virtex4-MGT-bit-MAIN[30][19][72]">MAIN[30][19][72]</a></td></tr>

<tr><td>RXEQ bit 60</td><td id="virtex4-MGT-GT11[0]-RXEQ[60]"><a href="#virtex4-MGT-bit-MAIN[8][19][73]">MAIN[8][19][73]</a></td><td id="virtex4-MGT-GT11[1]-RXEQ[60]"><a href="#virtex4-MGT-bit-MAIN[30][19][73]">MAIN[30][19][73]</a></td></tr>

<tr><td>RXEQ bit 61</td><td id="virtex4-MGT-GT11[0]-RXEQ[61]"><a href="#virtex4-MGT-bit-MAIN[8][19][74]">MAIN[8][19][74]</a></td><td id="virtex4-MGT-GT11[1]-RXEQ[61]"><a href="#virtex4-MGT-bit-MAIN[30][19][74]">MAIN[30][19][74]</a></td></tr>

<tr><td>RXEQ bit 62</td><td id="virtex4-MGT-GT11[0]-RXEQ[62]"><a href="#virtex4-MGT-bit-MAIN[8][19][75]">MAIN[8][19][75]</a></td><td id="virtex4-MGT-GT11[1]-RXEQ[62]"><a href="#virtex4-MGT-bit-MAIN[30][19][75]">MAIN[30][19][75]</a></td></tr>

<tr><td>RXEQ bit 63</td><td id="virtex4-MGT-GT11[0]-RXEQ[63]"><a href="#virtex4-MGT-bit-MAIN[8][19][76]">MAIN[8][19][76]</a></td><td id="virtex4-MGT-GT11[1]-RXEQ[63]"><a href="#virtex4-MGT-bit-MAIN[30][19][76]">MAIN[30][19][76]</a></td></tr>

<tr><td>RXTUNE bit 0</td><td id="virtex4-MGT-GT11[0]-RXTUNE[0]"><a href="#virtex4-MGT-bit-MAIN[2][19][44]">MAIN[2][19][44]</a></td><td id="virtex4-MGT-GT11[1]-RXTUNE[0]"><a href="#virtex4-MGT-bit-MAIN[27][19][44]">MAIN[27][19][44]</a></td></tr>

<tr><td>RXTUNE bit 1</td><td id="virtex4-MGT-GT11[0]-RXTUNE[1]"><a href="#virtex4-MGT-bit-MAIN[2][19][45]">MAIN[2][19][45]</a></td><td id="virtex4-MGT-GT11[1]-RXTUNE[1]"><a href="#virtex4-MGT-bit-MAIN[27][19][45]">MAIN[27][19][45]</a></td></tr>

<tr><td>RXTUNE bit 2</td><td id="virtex4-MGT-GT11[0]-RXTUNE[2]"><a href="#virtex4-MGT-bit-MAIN[2][19][46]">MAIN[2][19][46]</a></td><td id="virtex4-MGT-GT11[1]-RXTUNE[2]"><a href="#virtex4-MGT-bit-MAIN[27][19][46]">MAIN[27][19][46]</a></td></tr>

<tr><td>RXTUNE bit 3</td><td id="virtex4-MGT-GT11[0]-RXTUNE[3]"><a href="#virtex4-MGT-bit-MAIN[2][19][47]">MAIN[2][19][47]</a></td><td id="virtex4-MGT-GT11[1]-RXTUNE[3]"><a href="#virtex4-MGT-bit-MAIN[27][19][47]">MAIN[27][19][47]</a></td></tr>

<tr><td>RXTUNE bit 4</td><td id="virtex4-MGT-GT11[0]-RXTUNE[4]"><a href="#virtex4-MGT-bit-MAIN[2][19][48]">MAIN[2][19][48]</a></td><td id="virtex4-MGT-GT11[1]-RXTUNE[4]"><a href="#virtex4-MGT-bit-MAIN[27][19][48]">MAIN[27][19][48]</a></td></tr>

<tr><td>RXTUNE bit 5</td><td id="virtex4-MGT-GT11[0]-RXTUNE[5]"><a href="#virtex4-MGT-bit-MAIN[2][19][49]">MAIN[2][19][49]</a></td><td id="virtex4-MGT-GT11[1]-RXTUNE[5]"><a href="#virtex4-MGT-bit-MAIN[27][19][49]">MAIN[27][19][49]</a></td></tr>

<tr><td>RXTUNE bit 6</td><td id="virtex4-MGT-GT11[0]-RXTUNE[6]"><a href="#virtex4-MGT-bit-MAIN[2][19][50]">MAIN[2][19][50]</a></td><td id="virtex4-MGT-GT11[1]-RXTUNE[6]"><a href="#virtex4-MGT-bit-MAIN[27][19][50]">MAIN[27][19][50]</a></td></tr>

<tr><td>RXTUNE bit 7</td><td id="virtex4-MGT-GT11[0]-RXTUNE[7]"><a href="#virtex4-MGT-bit-MAIN[2][19][51]">MAIN[2][19][51]</a></td><td id="virtex4-MGT-GT11[1]-RXTUNE[7]"><a href="#virtex4-MGT-bit-MAIN[27][19][51]">MAIN[27][19][51]</a></td></tr>

<tr><td>RXTUNE bit 8</td><td id="virtex4-MGT-GT11[0]-RXTUNE[8]"><a href="#virtex4-MGT-bit-MAIN[2][19][52]">MAIN[2][19][52]</a></td><td id="virtex4-MGT-GT11[1]-RXTUNE[8]"><a href="#virtex4-MGT-bit-MAIN[27][19][52]">MAIN[27][19][52]</a></td></tr>

<tr><td>RXTUNE bit 9</td><td id="virtex4-MGT-GT11[0]-RXTUNE[9]"><a href="#virtex4-MGT-bit-MAIN[2][19][53]">MAIN[2][19][53]</a></td><td id="virtex4-MGT-GT11[1]-RXTUNE[9]"><a href="#virtex4-MGT-bit-MAIN[27][19][53]">MAIN[27][19][53]</a></td></tr>

<tr><td>RXTUNE bit 10</td><td id="virtex4-MGT-GT11[0]-RXTUNE[10]"><a href="#virtex4-MGT-bit-MAIN[2][19][54]">MAIN[2][19][54]</a></td><td id="virtex4-MGT-GT11[1]-RXTUNE[10]"><a href="#virtex4-MGT-bit-MAIN[27][19][54]">MAIN[27][19][54]</a></td></tr>

<tr><td>RXTUNE bit 11</td><td id="virtex4-MGT-GT11[0]-RXTUNE[11]"><a href="#virtex4-MGT-bit-MAIN[2][19][55]">MAIN[2][19][55]</a></td><td id="virtex4-MGT-GT11[1]-RXTUNE[11]"><a href="#virtex4-MGT-bit-MAIN[27][19][55]">MAIN[27][19][55]</a></td></tr>

<tr><td>RXTUNE bit 12</td><td id="virtex4-MGT-GT11[0]-RXTUNE[12]"><a href="#virtex4-MGT-bit-MAIN[2][19][56]">MAIN[2][19][56]</a></td><td id="virtex4-MGT-GT11[1]-RXTUNE[12]"><a href="#virtex4-MGT-bit-MAIN[27][19][56]">MAIN[27][19][56]</a></td></tr>

<tr><td>TXCRCINITVAL bit 0</td><td id="virtex4-MGT-GT11[0]-TXCRCINITVAL[0]"><a href="#virtex4-MGT-bit-MAIN[0][19][41]">MAIN[0][19][41]</a></td><td id="virtex4-MGT-GT11[1]-TXCRCINITVAL[0]"><a href="#virtex4-MGT-bit-MAIN[16][19][41]">MAIN[16][19][41]</a></td></tr>

<tr><td>TXCRCINITVAL bit 1</td><td id="virtex4-MGT-GT11[0]-TXCRCINITVAL[1]"><a href="#virtex4-MGT-bit-MAIN[0][19][42]">MAIN[0][19][42]</a></td><td id="virtex4-MGT-GT11[1]-TXCRCINITVAL[1]"><a href="#virtex4-MGT-bit-MAIN[16][19][42]">MAIN[16][19][42]</a></td></tr>

<tr><td>TXCRCINITVAL bit 2</td><td id="virtex4-MGT-GT11[0]-TXCRCINITVAL[2]"><a href="#virtex4-MGT-bit-MAIN[0][19][43]">MAIN[0][19][43]</a></td><td id="virtex4-MGT-GT11[1]-TXCRCINITVAL[2]"><a href="#virtex4-MGT-bit-MAIN[16][19][43]">MAIN[16][19][43]</a></td></tr>

<tr><td>TXCRCINITVAL bit 3</td><td id="virtex4-MGT-GT11[0]-TXCRCINITVAL[3]"><a href="#virtex4-MGT-bit-MAIN[0][19][44]">MAIN[0][19][44]</a></td><td id="virtex4-MGT-GT11[1]-TXCRCINITVAL[3]"><a href="#virtex4-MGT-bit-MAIN[16][19][44]">MAIN[16][19][44]</a></td></tr>

<tr><td>TXCRCINITVAL bit 4</td><td id="virtex4-MGT-GT11[0]-TXCRCINITVAL[4]"><a href="#virtex4-MGT-bit-MAIN[0][19][45]">MAIN[0][19][45]</a></td><td id="virtex4-MGT-GT11[1]-TXCRCINITVAL[4]"><a href="#virtex4-MGT-bit-MAIN[16][19][45]">MAIN[16][19][45]</a></td></tr>

<tr><td>TXCRCINITVAL bit 5</td><td id="virtex4-MGT-GT11[0]-TXCRCINITVAL[5]"><a href="#virtex4-MGT-bit-MAIN[0][19][46]">MAIN[0][19][46]</a></td><td id="virtex4-MGT-GT11[1]-TXCRCINITVAL[5]"><a href="#virtex4-MGT-bit-MAIN[16][19][46]">MAIN[16][19][46]</a></td></tr>

<tr><td>TXCRCINITVAL bit 6</td><td id="virtex4-MGT-GT11[0]-TXCRCINITVAL[6]"><a href="#virtex4-MGT-bit-MAIN[0][19][47]">MAIN[0][19][47]</a></td><td id="virtex4-MGT-GT11[1]-TXCRCINITVAL[6]"><a href="#virtex4-MGT-bit-MAIN[16][19][47]">MAIN[16][19][47]</a></td></tr>

<tr><td>TXCRCINITVAL bit 7</td><td id="virtex4-MGT-GT11[0]-TXCRCINITVAL[7]"><a href="#virtex4-MGT-bit-MAIN[0][19][48]">MAIN[0][19][48]</a></td><td id="virtex4-MGT-GT11[1]-TXCRCINITVAL[7]"><a href="#virtex4-MGT-bit-MAIN[16][19][48]">MAIN[16][19][48]</a></td></tr>

<tr><td>TXCRCINITVAL bit 8</td><td id="virtex4-MGT-GT11[0]-TXCRCINITVAL[8]"><a href="#virtex4-MGT-bit-MAIN[0][19][49]">MAIN[0][19][49]</a></td><td id="virtex4-MGT-GT11[1]-TXCRCINITVAL[8]"><a href="#virtex4-MGT-bit-MAIN[16][19][49]">MAIN[16][19][49]</a></td></tr>

<tr><td>TXCRCINITVAL bit 9</td><td id="virtex4-MGT-GT11[0]-TXCRCINITVAL[9]"><a href="#virtex4-MGT-bit-MAIN[0][19][50]">MAIN[0][19][50]</a></td><td id="virtex4-MGT-GT11[1]-TXCRCINITVAL[9]"><a href="#virtex4-MGT-bit-MAIN[16][19][50]">MAIN[16][19][50]</a></td></tr>

<tr><td>TXCRCINITVAL bit 10</td><td id="virtex4-MGT-GT11[0]-TXCRCINITVAL[10]"><a href="#virtex4-MGT-bit-MAIN[0][19][51]">MAIN[0][19][51]</a></td><td id="virtex4-MGT-GT11[1]-TXCRCINITVAL[10]"><a href="#virtex4-MGT-bit-MAIN[16][19][51]">MAIN[16][19][51]</a></td></tr>

<tr><td>TXCRCINITVAL bit 11</td><td id="virtex4-MGT-GT11[0]-TXCRCINITVAL[11]"><a href="#virtex4-MGT-bit-MAIN[0][19][52]">MAIN[0][19][52]</a></td><td id="virtex4-MGT-GT11[1]-TXCRCINITVAL[11]"><a href="#virtex4-MGT-bit-MAIN[16][19][52]">MAIN[16][19][52]</a></td></tr>

<tr><td>TXCRCINITVAL bit 12</td><td id="virtex4-MGT-GT11[0]-TXCRCINITVAL[12]"><a href="#virtex4-MGT-bit-MAIN[0][19][53]">MAIN[0][19][53]</a></td><td id="virtex4-MGT-GT11[1]-TXCRCINITVAL[12]"><a href="#virtex4-MGT-bit-MAIN[16][19][53]">MAIN[16][19][53]</a></td></tr>

<tr><td>TXCRCINITVAL bit 13</td><td id="virtex4-MGT-GT11[0]-TXCRCINITVAL[13]"><a href="#virtex4-MGT-bit-MAIN[0][19][54]">MAIN[0][19][54]</a></td><td id="virtex4-MGT-GT11[1]-TXCRCINITVAL[13]"><a href="#virtex4-MGT-bit-MAIN[16][19][54]">MAIN[16][19][54]</a></td></tr>

<tr><td>TXCRCINITVAL bit 14</td><td id="virtex4-MGT-GT11[0]-TXCRCINITVAL[14]"><a href="#virtex4-MGT-bit-MAIN[0][19][55]">MAIN[0][19][55]</a></td><td id="virtex4-MGT-GT11[1]-TXCRCINITVAL[14]"><a href="#virtex4-MGT-bit-MAIN[16][19][55]">MAIN[16][19][55]</a></td></tr>

<tr><td>TXCRCINITVAL bit 15</td><td id="virtex4-MGT-GT11[0]-TXCRCINITVAL[15]"><a href="#virtex4-MGT-bit-MAIN[0][19][56]">MAIN[0][19][56]</a></td><td id="virtex4-MGT-GT11[1]-TXCRCINITVAL[15]"><a href="#virtex4-MGT-bit-MAIN[16][19][56]">MAIN[16][19][56]</a></td></tr>

<tr><td>TXCRCINITVAL bit 16</td><td id="virtex4-MGT-GT11[0]-TXCRCINITVAL[16]"><a href="#virtex4-MGT-bit-MAIN[0][19][61]">MAIN[0][19][61]</a></td><td id="virtex4-MGT-GT11[1]-TXCRCINITVAL[16]"><a href="#virtex4-MGT-bit-MAIN[16][19][61]">MAIN[16][19][61]</a></td></tr>

<tr><td>TXCRCINITVAL bit 17</td><td id="virtex4-MGT-GT11[0]-TXCRCINITVAL[17]"><a href="#virtex4-MGT-bit-MAIN[0][19][62]">MAIN[0][19][62]</a></td><td id="virtex4-MGT-GT11[1]-TXCRCINITVAL[17]"><a href="#virtex4-MGT-bit-MAIN[16][19][62]">MAIN[16][19][62]</a></td></tr>

<tr><td>TXCRCINITVAL bit 18</td><td id="virtex4-MGT-GT11[0]-TXCRCINITVAL[18]"><a href="#virtex4-MGT-bit-MAIN[0][19][63]">MAIN[0][19][63]</a></td><td id="virtex4-MGT-GT11[1]-TXCRCINITVAL[18]"><a href="#virtex4-MGT-bit-MAIN[16][19][63]">MAIN[16][19][63]</a></td></tr>

<tr><td>TXCRCINITVAL bit 19</td><td id="virtex4-MGT-GT11[0]-TXCRCINITVAL[19]"><a href="#virtex4-MGT-bit-MAIN[0][19][64]">MAIN[0][19][64]</a></td><td id="virtex4-MGT-GT11[1]-TXCRCINITVAL[19]"><a href="#virtex4-MGT-bit-MAIN[16][19][64]">MAIN[16][19][64]</a></td></tr>

<tr><td>TXCRCINITVAL bit 20</td><td id="virtex4-MGT-GT11[0]-TXCRCINITVAL[20]"><a href="#virtex4-MGT-bit-MAIN[0][19][65]">MAIN[0][19][65]</a></td><td id="virtex4-MGT-GT11[1]-TXCRCINITVAL[20]"><a href="#virtex4-MGT-bit-MAIN[16][19][65]">MAIN[16][19][65]</a></td></tr>

<tr><td>TXCRCINITVAL bit 21</td><td id="virtex4-MGT-GT11[0]-TXCRCINITVAL[21]"><a href="#virtex4-MGT-bit-MAIN[0][19][66]">MAIN[0][19][66]</a></td><td id="virtex4-MGT-GT11[1]-TXCRCINITVAL[21]"><a href="#virtex4-MGT-bit-MAIN[16][19][66]">MAIN[16][19][66]</a></td></tr>

<tr><td>TXCRCINITVAL bit 22</td><td id="virtex4-MGT-GT11[0]-TXCRCINITVAL[22]"><a href="#virtex4-MGT-bit-MAIN[0][19][67]">MAIN[0][19][67]</a></td><td id="virtex4-MGT-GT11[1]-TXCRCINITVAL[22]"><a href="#virtex4-MGT-bit-MAIN[16][19][67]">MAIN[16][19][67]</a></td></tr>

<tr><td>TXCRCINITVAL bit 23</td><td id="virtex4-MGT-GT11[0]-TXCRCINITVAL[23]"><a href="#virtex4-MGT-bit-MAIN[0][19][68]">MAIN[0][19][68]</a></td><td id="virtex4-MGT-GT11[1]-TXCRCINITVAL[23]"><a href="#virtex4-MGT-bit-MAIN[16][19][68]">MAIN[16][19][68]</a></td></tr>

<tr><td>TXCRCINITVAL bit 24</td><td id="virtex4-MGT-GT11[0]-TXCRCINITVAL[24]"><a href="#virtex4-MGT-bit-MAIN[0][19][69]">MAIN[0][19][69]</a></td><td id="virtex4-MGT-GT11[1]-TXCRCINITVAL[24]"><a href="#virtex4-MGT-bit-MAIN[16][19][69]">MAIN[16][19][69]</a></td></tr>

<tr><td>TXCRCINITVAL bit 25</td><td id="virtex4-MGT-GT11[0]-TXCRCINITVAL[25]"><a href="#virtex4-MGT-bit-MAIN[0][19][70]">MAIN[0][19][70]</a></td><td id="virtex4-MGT-GT11[1]-TXCRCINITVAL[25]"><a href="#virtex4-MGT-bit-MAIN[16][19][70]">MAIN[16][19][70]</a></td></tr>

<tr><td>TXCRCINITVAL bit 26</td><td id="virtex4-MGT-GT11[0]-TXCRCINITVAL[26]"><a href="#virtex4-MGT-bit-MAIN[0][19][71]">MAIN[0][19][71]</a></td><td id="virtex4-MGT-GT11[1]-TXCRCINITVAL[26]"><a href="#virtex4-MGT-bit-MAIN[16][19][71]">MAIN[16][19][71]</a></td></tr>

<tr><td>TXCRCINITVAL bit 27</td><td id="virtex4-MGT-GT11[0]-TXCRCINITVAL[27]"><a href="#virtex4-MGT-bit-MAIN[0][19][72]">MAIN[0][19][72]</a></td><td id="virtex4-MGT-GT11[1]-TXCRCINITVAL[27]"><a href="#virtex4-MGT-bit-MAIN[16][19][72]">MAIN[16][19][72]</a></td></tr>

<tr><td>TXCRCINITVAL bit 28</td><td id="virtex4-MGT-GT11[0]-TXCRCINITVAL[28]"><a href="#virtex4-MGT-bit-MAIN[0][19][73]">MAIN[0][19][73]</a></td><td id="virtex4-MGT-GT11[1]-TXCRCINITVAL[28]"><a href="#virtex4-MGT-bit-MAIN[16][19][73]">MAIN[16][19][73]</a></td></tr>

<tr><td>TXCRCINITVAL bit 29</td><td id="virtex4-MGT-GT11[0]-TXCRCINITVAL[29]"><a href="#virtex4-MGT-bit-MAIN[0][19][74]">MAIN[0][19][74]</a></td><td id="virtex4-MGT-GT11[1]-TXCRCINITVAL[29]"><a href="#virtex4-MGT-bit-MAIN[16][19][74]">MAIN[16][19][74]</a></td></tr>

<tr><td>TXCRCINITVAL bit 30</td><td id="virtex4-MGT-GT11[0]-TXCRCINITVAL[30]"><a href="#virtex4-MGT-bit-MAIN[0][19][75]">MAIN[0][19][75]</a></td><td id="virtex4-MGT-GT11[1]-TXCRCINITVAL[30]"><a href="#virtex4-MGT-bit-MAIN[16][19][75]">MAIN[16][19][75]</a></td></tr>

<tr><td>TXCRCINITVAL bit 31</td><td id="virtex4-MGT-GT11[0]-TXCRCINITVAL[31]"><a href="#virtex4-MGT-bit-MAIN[0][19][76]">MAIN[0][19][76]</a></td><td id="virtex4-MGT-GT11[1]-TXCRCINITVAL[31]"><a href="#virtex4-MGT-bit-MAIN[16][19][76]">MAIN[16][19][76]</a></td></tr>

<tr><td>TXLNDR_TST3 bit 0</td><td id="virtex4-MGT-GT11[0]-TXLNDR_TST3[0]"><a href="#virtex4-MGT-bit-MAIN[12][19][2]">MAIN[12][19][2]</a></td><td id="virtex4-MGT-GT11[1]-TXLNDR_TST3[0]"><a href="#virtex4-MGT-bit-MAIN[24][19][2]">MAIN[24][19][2]</a></td></tr>

<tr><td>TXLNDR_TST3 bit 1</td><td id="virtex4-MGT-GT11[0]-TXLNDR_TST3[1]"><a href="#virtex4-MGT-bit-MAIN[12][19][3]">MAIN[12][19][3]</a></td><td id="virtex4-MGT-GT11[1]-TXLNDR_TST3[1]"><a href="#virtex4-MGT-bit-MAIN[24][19][3]">MAIN[24][19][3]</a></td></tr>

<tr><td>TXLNDR_TST3 bit 2</td><td id="virtex4-MGT-GT11[0]-TXLNDR_TST3[2]"><a href="#virtex4-MGT-bit-MAIN[12][19][4]">MAIN[12][19][4]</a></td><td id="virtex4-MGT-GT11[1]-TXLNDR_TST3[2]"><a href="#virtex4-MGT-bit-MAIN[24][19][4]">MAIN[24][19][4]</a></td></tr>

<tr><td>TXLNDR_TST3 bit 3</td><td id="virtex4-MGT-GT11[0]-TXLNDR_TST3[3]"><a href="#virtex4-MGT-bit-MAIN[12][19][5]">MAIN[12][19][5]</a></td><td id="virtex4-MGT-GT11[1]-TXLNDR_TST3[3]"><a href="#virtex4-MGT-bit-MAIN[24][19][5]">MAIN[24][19][5]</a></td></tr>

<tr><td>TXLNDR_TST3 bit 4</td><td id="virtex4-MGT-GT11[0]-TXLNDR_TST3[4]"><a href="#virtex4-MGT-bit-MAIN[12][19][6]">MAIN[12][19][6]</a></td><td id="virtex4-MGT-GT11[1]-TXLNDR_TST3[4]"><a href="#virtex4-MGT-bit-MAIN[24][19][6]">MAIN[24][19][6]</a></td></tr>

<tr><td>TXLNDR_TST3 bit 5</td><td id="virtex4-MGT-GT11[0]-TXLNDR_TST3[5]"><a href="#virtex4-MGT-bit-MAIN[12][19][7]">MAIN[12][19][7]</a></td><td id="virtex4-MGT-GT11[1]-TXLNDR_TST3[5]"><a href="#virtex4-MGT-bit-MAIN[24][19][7]">MAIN[24][19][7]</a></td></tr>

<tr><td>TXLNDR_TST3 bit 6</td><td id="virtex4-MGT-GT11[0]-TXLNDR_TST3[6]"><a href="#virtex4-MGT-bit-MAIN[12][19][8]">MAIN[12][19][8]</a></td><td id="virtex4-MGT-GT11[1]-TXLNDR_TST3[6]"><a href="#virtex4-MGT-bit-MAIN[24][19][8]">MAIN[24][19][8]</a></td></tr>

<tr><td>TXLNDR_TST3 bit 7</td><td id="virtex4-MGT-GT11[0]-TXLNDR_TST3[7]"><a href="#virtex4-MGT-bit-MAIN[12][19][9]">MAIN[12][19][9]</a></td><td id="virtex4-MGT-GT11[1]-TXLNDR_TST3[7]"><a href="#virtex4-MGT-bit-MAIN[24][19][9]">MAIN[24][19][9]</a></td></tr>

<tr><td>TXLNDR_TST3 bit 8</td><td id="virtex4-MGT-GT11[0]-TXLNDR_TST3[8]"><a href="#virtex4-MGT-bit-MAIN[12][19][10]">MAIN[12][19][10]</a></td><td id="virtex4-MGT-GT11[1]-TXLNDR_TST3[8]"><a href="#virtex4-MGT-bit-MAIN[24][19][10]">MAIN[24][19][10]</a></td></tr>

<tr><td>TXLNDR_TST3 bit 9</td><td id="virtex4-MGT-GT11[0]-TXLNDR_TST3[9]"><a href="#virtex4-MGT-bit-MAIN[12][19][11]">MAIN[12][19][11]</a></td><td id="virtex4-MGT-GT11[1]-TXLNDR_TST3[9]"><a href="#virtex4-MGT-bit-MAIN[24][19][11]">MAIN[24][19][11]</a></td></tr>

<tr><td>TXLNDR_TST3 bit 10</td><td id="virtex4-MGT-GT11[0]-TXLNDR_TST3[10]"><a href="#virtex4-MGT-bit-MAIN[12][19][12]">MAIN[12][19][12]</a></td><td id="virtex4-MGT-GT11[1]-TXLNDR_TST3[10]"><a href="#virtex4-MGT-bit-MAIN[24][19][12]">MAIN[24][19][12]</a></td></tr>

<tr><td>TXLNDR_TST3 bit 11</td><td id="virtex4-MGT-GT11[0]-TXLNDR_TST3[11]"><a href="#virtex4-MGT-bit-MAIN[12][19][13]">MAIN[12][19][13]</a></td><td id="virtex4-MGT-GT11[1]-TXLNDR_TST3[11]"><a href="#virtex4-MGT-bit-MAIN[24][19][13]">MAIN[24][19][13]</a></td></tr>

<tr><td>TXLNDR_TST3 bit 12</td><td id="virtex4-MGT-GT11[0]-TXLNDR_TST3[12]"><a href="#virtex4-MGT-bit-MAIN[12][19][14]">MAIN[12][19][14]</a></td><td id="virtex4-MGT-GT11[1]-TXLNDR_TST3[12]"><a href="#virtex4-MGT-bit-MAIN[24][19][14]">MAIN[24][19][14]</a></td></tr>

<tr><td>TXLNDR_TST3 bit 13</td><td id="virtex4-MGT-GT11[0]-TXLNDR_TST3[13]"><a href="#virtex4-MGT-bit-MAIN[12][19][15]">MAIN[12][19][15]</a></td><td id="virtex4-MGT-GT11[1]-TXLNDR_TST3[13]"><a href="#virtex4-MGT-bit-MAIN[24][19][15]">MAIN[24][19][15]</a></td></tr>

<tr><td>TXLNDR_TST3 bit 14</td><td id="virtex4-MGT-GT11[0]-TXLNDR_TST3[14]"><a href="#virtex4-MGT-bit-MAIN[12][19][16]">MAIN[12][19][16]</a></td><td id="virtex4-MGT-GT11[1]-TXLNDR_TST3[14]"><a href="#virtex4-MGT-bit-MAIN[24][19][16]">MAIN[24][19][16]</a></td></tr>

<tr><td>CHAN_BOND_LIMIT bit 0</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_LIMIT[0]"><a href="#virtex4-MGT-bit-MAIN[15][19][61]">MAIN[15][19][61]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_LIMIT[0]"><a href="#virtex4-MGT-bit-MAIN[31][19][61]">MAIN[31][19][61]</a></td></tr>

<tr><td>CHAN_BOND_LIMIT bit 1</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_LIMIT[1]"><a href="#virtex4-MGT-bit-MAIN[15][19][62]">MAIN[15][19][62]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_LIMIT[1]"><a href="#virtex4-MGT-bit-MAIN[31][19][62]">MAIN[31][19][62]</a></td></tr>

<tr><td>CHAN_BOND_LIMIT bit 2</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_LIMIT[2]"><a href="#virtex4-MGT-bit-MAIN[15][19][63]">MAIN[15][19][63]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_LIMIT[2]"><a href="#virtex4-MGT-bit-MAIN[31][19][63]">MAIN[31][19][63]</a></td></tr>

<tr><td>CHAN_BOND_LIMIT bit 3</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_LIMIT[3]"><a href="#virtex4-MGT-bit-MAIN[15][19][64]">MAIN[15][19][64]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_LIMIT[3]"><a href="#virtex4-MGT-bit-MAIN[31][19][64]">MAIN[31][19][64]</a></td></tr>

<tr><td>CHAN_BOND_LIMIT bit 4</td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_LIMIT[4]"><a href="#virtex4-MGT-bit-MAIN[15][19][65]">MAIN[15][19][65]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_LIMIT[4]"><a href="#virtex4-MGT-bit-MAIN[31][19][65]">MAIN[31][19][65]</a></td></tr>

<tr><td>CLK_COR_MIN_LAT bit 0</td><td id="virtex4-MGT-GT11[0]-CLK_COR_MIN_LAT[0]"><a href="#virtex4-MGT-bit-MAIN[9][19][66]">MAIN[9][19][66]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_MIN_LAT[0]"><a href="#virtex4-MGT-bit-MAIN[25][19][66]">MAIN[25][19][66]</a></td></tr>

<tr><td>CLK_COR_MIN_LAT bit 1</td><td id="virtex4-MGT-GT11[0]-CLK_COR_MIN_LAT[1]"><a href="#virtex4-MGT-bit-MAIN[9][19][67]">MAIN[9][19][67]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_MIN_LAT[1]"><a href="#virtex4-MGT-bit-MAIN[25][19][67]">MAIN[25][19][67]</a></td></tr>

<tr><td>CLK_COR_MIN_LAT bit 2</td><td id="virtex4-MGT-GT11[0]-CLK_COR_MIN_LAT[2]"><a href="#virtex4-MGT-bit-MAIN[9][19][68]">MAIN[9][19][68]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_MIN_LAT[2]"><a href="#virtex4-MGT-bit-MAIN[25][19][68]">MAIN[25][19][68]</a></td></tr>

<tr><td>CLK_COR_MIN_LAT bit 3</td><td id="virtex4-MGT-GT11[0]-CLK_COR_MIN_LAT[3]"><a href="#virtex4-MGT-bit-MAIN[9][19][69]">MAIN[9][19][69]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_MIN_LAT[3]"><a href="#virtex4-MGT-bit-MAIN[25][19][69]">MAIN[25][19][69]</a></td></tr>

<tr><td>CLK_COR_MIN_LAT bit 4</td><td id="virtex4-MGT-GT11[0]-CLK_COR_MIN_LAT[4]"><a href="#virtex4-MGT-bit-MAIN[9][19][70]">MAIN[9][19][70]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_MIN_LAT[4]"><a href="#virtex4-MGT-bit-MAIN[25][19][70]">MAIN[25][19][70]</a></td></tr>

<tr><td>CLK_COR_MIN_LAT bit 5</td><td id="virtex4-MGT-GT11[0]-CLK_COR_MIN_LAT[5]"><a href="#virtex4-MGT-bit-MAIN[9][19][71]">MAIN[9][19][71]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_MIN_LAT[5]"><a href="#virtex4-MGT-bit-MAIN[25][19][71]">MAIN[25][19][71]</a></td></tr>

<tr><td>CLK_COR_MAX_LAT bit 0</td><td id="virtex4-MGT-GT11[0]-CLK_COR_MAX_LAT[0]"><a href="#virtex4-MGT-bit-MAIN[6][19][1]">MAIN[6][19][1]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_MAX_LAT[0]"><a href="#virtex4-MGT-bit-MAIN[22][19][1]">MAIN[22][19][1]</a></td></tr>

<tr><td>CLK_COR_MAX_LAT bit 1</td><td id="virtex4-MGT-GT11[0]-CLK_COR_MAX_LAT[1]"><a href="#virtex4-MGT-bit-MAIN[6][19][2]">MAIN[6][19][2]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_MAX_LAT[1]"><a href="#virtex4-MGT-bit-MAIN[22][19][2]">MAIN[22][19][2]</a></td></tr>

<tr><td>CLK_COR_MAX_LAT bit 2</td><td id="virtex4-MGT-GT11[0]-CLK_COR_MAX_LAT[2]"><a href="#virtex4-MGT-bit-MAIN[6][19][3]">MAIN[6][19][3]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_MAX_LAT[2]"><a href="#virtex4-MGT-bit-MAIN[22][19][3]">MAIN[22][19][3]</a></td></tr>

<tr><td>CLK_COR_MAX_LAT bit 3</td><td id="virtex4-MGT-GT11[0]-CLK_COR_MAX_LAT[3]"><a href="#virtex4-MGT-bit-MAIN[6][19][4]">MAIN[6][19][4]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_MAX_LAT[3]"><a href="#virtex4-MGT-bit-MAIN[22][19][4]">MAIN[22][19][4]</a></td></tr>

<tr><td>CLK_COR_MAX_LAT bit 4</td><td id="virtex4-MGT-GT11[0]-CLK_COR_MAX_LAT[4]"><a href="#virtex4-MGT-bit-MAIN[6][19][5]">MAIN[6][19][5]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_MAX_LAT[4]"><a href="#virtex4-MGT-bit-MAIN[22][19][5]">MAIN[22][19][5]</a></td></tr>

<tr><td>CLK_COR_MAX_LAT bit 5</td><td id="virtex4-MGT-GT11[0]-CLK_COR_MAX_LAT[5]"><a href="#virtex4-MGT-bit-MAIN[6][19][6]">MAIN[6][19][6]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_MAX_LAT[5]"><a href="#virtex4-MGT-bit-MAIN[22][19][6]">MAIN[22][19][6]</a></td></tr>

<tr><td>SH_INVALID_CNT_MAX bit 0</td><td id="virtex4-MGT-GT11[0]-SH_INVALID_CNT_MAX[0]"><a href="#virtex4-MGT-bit-MAIN[6][19][29]">MAIN[6][19][29]</a></td><td id="virtex4-MGT-GT11[1]-SH_INVALID_CNT_MAX[0]"><a href="#virtex4-MGT-bit-MAIN[22][19][29]">MAIN[22][19][29]</a></td></tr>

<tr><td>SH_INVALID_CNT_MAX bit 1</td><td id="virtex4-MGT-GT11[0]-SH_INVALID_CNT_MAX[1]"><a href="#virtex4-MGT-bit-MAIN[6][19][30]">MAIN[6][19][30]</a></td><td id="virtex4-MGT-GT11[1]-SH_INVALID_CNT_MAX[1]"><a href="#virtex4-MGT-bit-MAIN[22][19][30]">MAIN[22][19][30]</a></td></tr>

<tr><td>SH_INVALID_CNT_MAX bit 2</td><td id="virtex4-MGT-GT11[0]-SH_INVALID_CNT_MAX[2]"><a href="#virtex4-MGT-bit-MAIN[6][19][31]">MAIN[6][19][31]</a></td><td id="virtex4-MGT-GT11[1]-SH_INVALID_CNT_MAX[2]"><a href="#virtex4-MGT-bit-MAIN[22][19][31]">MAIN[22][19][31]</a></td></tr>

<tr><td>SH_INVALID_CNT_MAX bit 3</td><td id="virtex4-MGT-GT11[0]-SH_INVALID_CNT_MAX[3]"><a href="#virtex4-MGT-bit-MAIN[6][19][32]">MAIN[6][19][32]</a></td><td id="virtex4-MGT-GT11[1]-SH_INVALID_CNT_MAX[3]"><a href="#virtex4-MGT-bit-MAIN[22][19][32]">MAIN[22][19][32]</a></td></tr>

<tr><td>SH_INVALID_CNT_MAX bit 4</td><td id="virtex4-MGT-GT11[0]-SH_INVALID_CNT_MAX[4]"><a href="#virtex4-MGT-bit-MAIN[6][19][33]">MAIN[6][19][33]</a></td><td id="virtex4-MGT-GT11[1]-SH_INVALID_CNT_MAX[4]"><a href="#virtex4-MGT-bit-MAIN[22][19][33]">MAIN[22][19][33]</a></td></tr>

<tr><td>SH_INVALID_CNT_MAX bit 5</td><td id="virtex4-MGT-GT11[0]-SH_INVALID_CNT_MAX[5]"><a href="#virtex4-MGT-bit-MAIN[6][19][34]">MAIN[6][19][34]</a></td><td id="virtex4-MGT-GT11[1]-SH_INVALID_CNT_MAX[5]"><a href="#virtex4-MGT-bit-MAIN[22][19][34]">MAIN[22][19][34]</a></td></tr>

<tr><td>SH_INVALID_CNT_MAX bit 6</td><td id="virtex4-MGT-GT11[0]-SH_INVALID_CNT_MAX[6]"><a href="#virtex4-MGT-bit-MAIN[6][19][35]">MAIN[6][19][35]</a></td><td id="virtex4-MGT-GT11[1]-SH_INVALID_CNT_MAX[6]"><a href="#virtex4-MGT-bit-MAIN[22][19][35]">MAIN[22][19][35]</a></td></tr>

<tr><td>SH_INVALID_CNT_MAX bit 7</td><td id="virtex4-MGT-GT11[0]-SH_INVALID_CNT_MAX[7]"><a href="#virtex4-MGT-bit-MAIN[6][19][36]">MAIN[6][19][36]</a></td><td id="virtex4-MGT-GT11[1]-SH_INVALID_CNT_MAX[7]"><a href="#virtex4-MGT-bit-MAIN[22][19][36]">MAIN[22][19][36]</a></td></tr>

<tr><td>SH_CNT_MAX bit 0</td><td id="virtex4-MGT-GT11[0]-SH_CNT_MAX[0]"><a href="#virtex4-MGT-bit-MAIN[6][19][21]">MAIN[6][19][21]</a></td><td id="virtex4-MGT-GT11[1]-SH_CNT_MAX[0]"><a href="#virtex4-MGT-bit-MAIN[22][19][21]">MAIN[22][19][21]</a></td></tr>

<tr><td>SH_CNT_MAX bit 1</td><td id="virtex4-MGT-GT11[0]-SH_CNT_MAX[1]"><a href="#virtex4-MGT-bit-MAIN[6][19][22]">MAIN[6][19][22]</a></td><td id="virtex4-MGT-GT11[1]-SH_CNT_MAX[1]"><a href="#virtex4-MGT-bit-MAIN[22][19][22]">MAIN[22][19][22]</a></td></tr>

<tr><td>SH_CNT_MAX bit 2</td><td id="virtex4-MGT-GT11[0]-SH_CNT_MAX[2]"><a href="#virtex4-MGT-bit-MAIN[6][19][23]">MAIN[6][19][23]</a></td><td id="virtex4-MGT-GT11[1]-SH_CNT_MAX[2]"><a href="#virtex4-MGT-bit-MAIN[22][19][23]">MAIN[22][19][23]</a></td></tr>

<tr><td>SH_CNT_MAX bit 3</td><td id="virtex4-MGT-GT11[0]-SH_CNT_MAX[3]"><a href="#virtex4-MGT-bit-MAIN[6][19][24]">MAIN[6][19][24]</a></td><td id="virtex4-MGT-GT11[1]-SH_CNT_MAX[3]"><a href="#virtex4-MGT-bit-MAIN[22][19][24]">MAIN[22][19][24]</a></td></tr>

<tr><td>SH_CNT_MAX bit 4</td><td id="virtex4-MGT-GT11[0]-SH_CNT_MAX[4]"><a href="#virtex4-MGT-bit-MAIN[6][19][25]">MAIN[6][19][25]</a></td><td id="virtex4-MGT-GT11[1]-SH_CNT_MAX[4]"><a href="#virtex4-MGT-bit-MAIN[22][19][25]">MAIN[22][19][25]</a></td></tr>

<tr><td>SH_CNT_MAX bit 5</td><td id="virtex4-MGT-GT11[0]-SH_CNT_MAX[5]"><a href="#virtex4-MGT-bit-MAIN[6][19][26]">MAIN[6][19][26]</a></td><td id="virtex4-MGT-GT11[1]-SH_CNT_MAX[5]"><a href="#virtex4-MGT-bit-MAIN[22][19][26]">MAIN[22][19][26]</a></td></tr>

<tr><td>SH_CNT_MAX bit 6</td><td id="virtex4-MGT-GT11[0]-SH_CNT_MAX[6]"><a href="#virtex4-MGT-bit-MAIN[6][19][27]">MAIN[6][19][27]</a></td><td id="virtex4-MGT-GT11[1]-SH_CNT_MAX[6]"><a href="#virtex4-MGT-bit-MAIN[22][19][27]">MAIN[22][19][27]</a></td></tr>

<tr><td>SH_CNT_MAX bit 7</td><td id="virtex4-MGT-GT11[0]-SH_CNT_MAX[7]"><a href="#virtex4-MGT-bit-MAIN[6][19][28]">MAIN[6][19][28]</a></td><td id="virtex4-MGT-GT11[1]-SH_CNT_MAX[7]"><a href="#virtex4-MGT-bit-MAIN[22][19][28]">MAIN[22][19][28]</a></td></tr>

<tr><td>MCOMMA_VALUE bit 0</td><td id="virtex4-MGT-GT11[0]-MCOMMA_VALUE[0]"><a href="#virtex4-MGT-bit-MAIN[3][19][1]">MAIN[3][19][1]</a></td><td id="virtex4-MGT-GT11[1]-MCOMMA_VALUE[0]"><a href="#virtex4-MGT-bit-MAIN[19][19][1]">MAIN[19][19][1]</a></td></tr>

<tr><td>MCOMMA_VALUE bit 1</td><td id="virtex4-MGT-GT11[0]-MCOMMA_VALUE[1]"><a href="#virtex4-MGT-bit-MAIN[3][19][2]">MAIN[3][19][2]</a></td><td id="virtex4-MGT-GT11[1]-MCOMMA_VALUE[1]"><a href="#virtex4-MGT-bit-MAIN[19][19][2]">MAIN[19][19][2]</a></td></tr>

<tr><td>MCOMMA_VALUE bit 2</td><td id="virtex4-MGT-GT11[0]-MCOMMA_VALUE[2]"><a href="#virtex4-MGT-bit-MAIN[3][19][3]">MAIN[3][19][3]</a></td><td id="virtex4-MGT-GT11[1]-MCOMMA_VALUE[2]"><a href="#virtex4-MGT-bit-MAIN[19][19][3]">MAIN[19][19][3]</a></td></tr>

<tr><td>MCOMMA_VALUE bit 3</td><td id="virtex4-MGT-GT11[0]-MCOMMA_VALUE[3]"><a href="#virtex4-MGT-bit-MAIN[3][19][4]">MAIN[3][19][4]</a></td><td id="virtex4-MGT-GT11[1]-MCOMMA_VALUE[3]"><a href="#virtex4-MGT-bit-MAIN[19][19][4]">MAIN[19][19][4]</a></td></tr>

<tr><td>MCOMMA_VALUE bit 4</td><td id="virtex4-MGT-GT11[0]-MCOMMA_VALUE[4]"><a href="#virtex4-MGT-bit-MAIN[3][19][5]">MAIN[3][19][5]</a></td><td id="virtex4-MGT-GT11[1]-MCOMMA_VALUE[4]"><a href="#virtex4-MGT-bit-MAIN[19][19][5]">MAIN[19][19][5]</a></td></tr>

<tr><td>MCOMMA_VALUE bit 5</td><td id="virtex4-MGT-GT11[0]-MCOMMA_VALUE[5]"><a href="#virtex4-MGT-bit-MAIN[3][19][6]">MAIN[3][19][6]</a></td><td id="virtex4-MGT-GT11[1]-MCOMMA_VALUE[5]"><a href="#virtex4-MGT-bit-MAIN[19][19][6]">MAIN[19][19][6]</a></td></tr>

<tr><td>MCOMMA_VALUE bit 6</td><td id="virtex4-MGT-GT11[0]-MCOMMA_VALUE[6]"><a href="#virtex4-MGT-bit-MAIN[3][19][7]">MAIN[3][19][7]</a></td><td id="virtex4-MGT-GT11[1]-MCOMMA_VALUE[6]"><a href="#virtex4-MGT-bit-MAIN[19][19][7]">MAIN[19][19][7]</a></td></tr>

<tr><td>MCOMMA_VALUE bit 7</td><td id="virtex4-MGT-GT11[0]-MCOMMA_VALUE[7]"><a href="#virtex4-MGT-bit-MAIN[3][19][8]">MAIN[3][19][8]</a></td><td id="virtex4-MGT-GT11[1]-MCOMMA_VALUE[7]"><a href="#virtex4-MGT-bit-MAIN[19][19][8]">MAIN[19][19][8]</a></td></tr>

<tr><td>MCOMMA_VALUE bit 8</td><td id="virtex4-MGT-GT11[0]-MCOMMA_VALUE[8]"><a href="#virtex4-MGT-bit-MAIN[3][19][9]">MAIN[3][19][9]</a></td><td id="virtex4-MGT-GT11[1]-MCOMMA_VALUE[8]"><a href="#virtex4-MGT-bit-MAIN[19][19][9]">MAIN[19][19][9]</a></td></tr>

<tr><td>MCOMMA_VALUE bit 9</td><td id="virtex4-MGT-GT11[0]-MCOMMA_VALUE[9]"><a href="#virtex4-MGT-bit-MAIN[3][19][10]">MAIN[3][19][10]</a></td><td id="virtex4-MGT-GT11[1]-MCOMMA_VALUE[9]"><a href="#virtex4-MGT-bit-MAIN[19][19][10]">MAIN[19][19][10]</a></td></tr>

<tr><td>MCOMMA_VALUE bit 10</td><td id="virtex4-MGT-GT11[0]-MCOMMA_VALUE[10]"><a href="#virtex4-MGT-bit-MAIN[3][19][11]">MAIN[3][19][11]</a></td><td id="virtex4-MGT-GT11[1]-MCOMMA_VALUE[10]"><a href="#virtex4-MGT-bit-MAIN[19][19][11]">MAIN[19][19][11]</a></td></tr>

<tr><td>MCOMMA_VALUE bit 11</td><td id="virtex4-MGT-GT11[0]-MCOMMA_VALUE[11]"><a href="#virtex4-MGT-bit-MAIN[3][19][12]">MAIN[3][19][12]</a></td><td id="virtex4-MGT-GT11[1]-MCOMMA_VALUE[11]"><a href="#virtex4-MGT-bit-MAIN[19][19][12]">MAIN[19][19][12]</a></td></tr>

<tr><td>MCOMMA_VALUE bit 12</td><td id="virtex4-MGT-GT11[0]-MCOMMA_VALUE[12]"><a href="#virtex4-MGT-bit-MAIN[3][19][13]">MAIN[3][19][13]</a></td><td id="virtex4-MGT-GT11[1]-MCOMMA_VALUE[12]"><a href="#virtex4-MGT-bit-MAIN[19][19][13]">MAIN[19][19][13]</a></td></tr>

<tr><td>MCOMMA_VALUE bit 13</td><td id="virtex4-MGT-GT11[0]-MCOMMA_VALUE[13]"><a href="#virtex4-MGT-bit-MAIN[3][19][14]">MAIN[3][19][14]</a></td><td id="virtex4-MGT-GT11[1]-MCOMMA_VALUE[13]"><a href="#virtex4-MGT-bit-MAIN[19][19][14]">MAIN[19][19][14]</a></td></tr>

<tr><td>MCOMMA_VALUE bit 14</td><td id="virtex4-MGT-GT11[0]-MCOMMA_VALUE[14]"><a href="#virtex4-MGT-bit-MAIN[3][19][15]">MAIN[3][19][15]</a></td><td id="virtex4-MGT-GT11[1]-MCOMMA_VALUE[14]"><a href="#virtex4-MGT-bit-MAIN[19][19][15]">MAIN[19][19][15]</a></td></tr>

<tr><td>MCOMMA_VALUE bit 15</td><td id="virtex4-MGT-GT11[0]-MCOMMA_VALUE[15]"><a href="#virtex4-MGT-bit-MAIN[3][19][16]">MAIN[3][19][16]</a></td><td id="virtex4-MGT-GT11[1]-MCOMMA_VALUE[15]"><a href="#virtex4-MGT-bit-MAIN[19][19][16]">MAIN[19][19][16]</a></td></tr>

<tr><td>MCOMMA_VALUE bit 16</td><td id="virtex4-MGT-GT11[0]-MCOMMA_VALUE[16]"><a href="#virtex4-MGT-bit-MAIN[3][19][21]">MAIN[3][19][21]</a></td><td id="virtex4-MGT-GT11[1]-MCOMMA_VALUE[16]"><a href="#virtex4-MGT-bit-MAIN[19][19][21]">MAIN[19][19][21]</a></td></tr>

<tr><td>MCOMMA_VALUE bit 17</td><td id="virtex4-MGT-GT11[0]-MCOMMA_VALUE[17]"><a href="#virtex4-MGT-bit-MAIN[3][19][22]">MAIN[3][19][22]</a></td><td id="virtex4-MGT-GT11[1]-MCOMMA_VALUE[17]"><a href="#virtex4-MGT-bit-MAIN[19][19][22]">MAIN[19][19][22]</a></td></tr>

<tr><td>MCOMMA_VALUE bit 18</td><td id="virtex4-MGT-GT11[0]-MCOMMA_VALUE[18]"><a href="#virtex4-MGT-bit-MAIN[3][19][23]">MAIN[3][19][23]</a></td><td id="virtex4-MGT-GT11[1]-MCOMMA_VALUE[18]"><a href="#virtex4-MGT-bit-MAIN[19][19][23]">MAIN[19][19][23]</a></td></tr>

<tr><td>MCOMMA_VALUE bit 19</td><td id="virtex4-MGT-GT11[0]-MCOMMA_VALUE[19]"><a href="#virtex4-MGT-bit-MAIN[3][19][24]">MAIN[3][19][24]</a></td><td id="virtex4-MGT-GT11[1]-MCOMMA_VALUE[19]"><a href="#virtex4-MGT-bit-MAIN[19][19][24]">MAIN[19][19][24]</a></td></tr>

<tr><td>MCOMMA_VALUE bit 20</td><td id="virtex4-MGT-GT11[0]-MCOMMA_VALUE[20]"><a href="#virtex4-MGT-bit-MAIN[3][19][25]">MAIN[3][19][25]</a></td><td id="virtex4-MGT-GT11[1]-MCOMMA_VALUE[20]"><a href="#virtex4-MGT-bit-MAIN[19][19][25]">MAIN[19][19][25]</a></td></tr>

<tr><td>MCOMMA_VALUE bit 21</td><td id="virtex4-MGT-GT11[0]-MCOMMA_VALUE[21]"><a href="#virtex4-MGT-bit-MAIN[3][19][26]">MAIN[3][19][26]</a></td><td id="virtex4-MGT-GT11[1]-MCOMMA_VALUE[21]"><a href="#virtex4-MGT-bit-MAIN[19][19][26]">MAIN[19][19][26]</a></td></tr>

<tr><td>MCOMMA_VALUE bit 22</td><td id="virtex4-MGT-GT11[0]-MCOMMA_VALUE[22]"><a href="#virtex4-MGT-bit-MAIN[3][19][27]">MAIN[3][19][27]</a></td><td id="virtex4-MGT-GT11[1]-MCOMMA_VALUE[22]"><a href="#virtex4-MGT-bit-MAIN[19][19][27]">MAIN[19][19][27]</a></td></tr>

<tr><td>MCOMMA_VALUE bit 23</td><td id="virtex4-MGT-GT11[0]-MCOMMA_VALUE[23]"><a href="#virtex4-MGT-bit-MAIN[3][19][28]">MAIN[3][19][28]</a></td><td id="virtex4-MGT-GT11[1]-MCOMMA_VALUE[23]"><a href="#virtex4-MGT-bit-MAIN[19][19][28]">MAIN[19][19][28]</a></td></tr>

<tr><td>MCOMMA_VALUE bit 24</td><td id="virtex4-MGT-GT11[0]-MCOMMA_VALUE[24]"><a href="#virtex4-MGT-bit-MAIN[3][19][29]">MAIN[3][19][29]</a></td><td id="virtex4-MGT-GT11[1]-MCOMMA_VALUE[24]"><a href="#virtex4-MGT-bit-MAIN[19][19][29]">MAIN[19][19][29]</a></td></tr>

<tr><td>MCOMMA_VALUE bit 25</td><td id="virtex4-MGT-GT11[0]-MCOMMA_VALUE[25]"><a href="#virtex4-MGT-bit-MAIN[3][19][30]">MAIN[3][19][30]</a></td><td id="virtex4-MGT-GT11[1]-MCOMMA_VALUE[25]"><a href="#virtex4-MGT-bit-MAIN[19][19][30]">MAIN[19][19][30]</a></td></tr>

<tr><td>MCOMMA_VALUE bit 26</td><td id="virtex4-MGT-GT11[0]-MCOMMA_VALUE[26]"><a href="#virtex4-MGT-bit-MAIN[3][19][31]">MAIN[3][19][31]</a></td><td id="virtex4-MGT-GT11[1]-MCOMMA_VALUE[26]"><a href="#virtex4-MGT-bit-MAIN[19][19][31]">MAIN[19][19][31]</a></td></tr>

<tr><td>MCOMMA_VALUE bit 27</td><td id="virtex4-MGT-GT11[0]-MCOMMA_VALUE[27]"><a href="#virtex4-MGT-bit-MAIN[3][19][32]">MAIN[3][19][32]</a></td><td id="virtex4-MGT-GT11[1]-MCOMMA_VALUE[27]"><a href="#virtex4-MGT-bit-MAIN[19][19][32]">MAIN[19][19][32]</a></td></tr>

<tr><td>MCOMMA_VALUE bit 28</td><td id="virtex4-MGT-GT11[0]-MCOMMA_VALUE[28]"><a href="#virtex4-MGT-bit-MAIN[3][19][33]">MAIN[3][19][33]</a></td><td id="virtex4-MGT-GT11[1]-MCOMMA_VALUE[28]"><a href="#virtex4-MGT-bit-MAIN[19][19][33]">MAIN[19][19][33]</a></td></tr>

<tr><td>MCOMMA_VALUE bit 29</td><td id="virtex4-MGT-GT11[0]-MCOMMA_VALUE[29]"><a href="#virtex4-MGT-bit-MAIN[3][19][34]">MAIN[3][19][34]</a></td><td id="virtex4-MGT-GT11[1]-MCOMMA_VALUE[29]"><a href="#virtex4-MGT-bit-MAIN[19][19][34]">MAIN[19][19][34]</a></td></tr>

<tr><td>MCOMMA_VALUE bit 30</td><td id="virtex4-MGT-GT11[0]-MCOMMA_VALUE[30]"><a href="#virtex4-MGT-bit-MAIN[3][19][35]">MAIN[3][19][35]</a></td><td id="virtex4-MGT-GT11[1]-MCOMMA_VALUE[30]"><a href="#virtex4-MGT-bit-MAIN[19][19][35]">MAIN[19][19][35]</a></td></tr>

<tr><td>MCOMMA_VALUE bit 31</td><td id="virtex4-MGT-GT11[0]-MCOMMA_VALUE[31]"><a href="#virtex4-MGT-bit-MAIN[3][19][36]">MAIN[3][19][36]</a></td><td id="virtex4-MGT-GT11[1]-MCOMMA_VALUE[31]"><a href="#virtex4-MGT-bit-MAIN[19][19][36]">MAIN[19][19][36]</a></td></tr>

<tr><td>PCOMMA_VALUE bit 0</td><td id="virtex4-MGT-GT11[0]-PCOMMA_VALUE[0]"><a href="#virtex4-MGT-bit-MAIN[3][19][41]">MAIN[3][19][41]</a></td><td id="virtex4-MGT-GT11[1]-PCOMMA_VALUE[0]"><a href="#virtex4-MGT-bit-MAIN[19][19][41]">MAIN[19][19][41]</a></td></tr>

<tr><td>PCOMMA_VALUE bit 1</td><td id="virtex4-MGT-GT11[0]-PCOMMA_VALUE[1]"><a href="#virtex4-MGT-bit-MAIN[3][19][42]">MAIN[3][19][42]</a></td><td id="virtex4-MGT-GT11[1]-PCOMMA_VALUE[1]"><a href="#virtex4-MGT-bit-MAIN[19][19][42]">MAIN[19][19][42]</a></td></tr>

<tr><td>PCOMMA_VALUE bit 2</td><td id="virtex4-MGT-GT11[0]-PCOMMA_VALUE[2]"><a href="#virtex4-MGT-bit-MAIN[3][19][43]">MAIN[3][19][43]</a></td><td id="virtex4-MGT-GT11[1]-PCOMMA_VALUE[2]"><a href="#virtex4-MGT-bit-MAIN[19][19][43]">MAIN[19][19][43]</a></td></tr>

<tr><td>PCOMMA_VALUE bit 3</td><td id="virtex4-MGT-GT11[0]-PCOMMA_VALUE[3]"><a href="#virtex4-MGT-bit-MAIN[3][19][44]">MAIN[3][19][44]</a></td><td id="virtex4-MGT-GT11[1]-PCOMMA_VALUE[3]"><a href="#virtex4-MGT-bit-MAIN[19][19][44]">MAIN[19][19][44]</a></td></tr>

<tr><td>PCOMMA_VALUE bit 4</td><td id="virtex4-MGT-GT11[0]-PCOMMA_VALUE[4]"><a href="#virtex4-MGT-bit-MAIN[3][19][45]">MAIN[3][19][45]</a></td><td id="virtex4-MGT-GT11[1]-PCOMMA_VALUE[4]"><a href="#virtex4-MGT-bit-MAIN[19][19][45]">MAIN[19][19][45]</a></td></tr>

<tr><td>PCOMMA_VALUE bit 5</td><td id="virtex4-MGT-GT11[0]-PCOMMA_VALUE[5]"><a href="#virtex4-MGT-bit-MAIN[3][19][46]">MAIN[3][19][46]</a></td><td id="virtex4-MGT-GT11[1]-PCOMMA_VALUE[5]"><a href="#virtex4-MGT-bit-MAIN[19][19][46]">MAIN[19][19][46]</a></td></tr>

<tr><td>PCOMMA_VALUE bit 6</td><td id="virtex4-MGT-GT11[0]-PCOMMA_VALUE[6]"><a href="#virtex4-MGT-bit-MAIN[3][19][47]">MAIN[3][19][47]</a></td><td id="virtex4-MGT-GT11[1]-PCOMMA_VALUE[6]"><a href="#virtex4-MGT-bit-MAIN[19][19][47]">MAIN[19][19][47]</a></td></tr>

<tr><td>PCOMMA_VALUE bit 7</td><td id="virtex4-MGT-GT11[0]-PCOMMA_VALUE[7]"><a href="#virtex4-MGT-bit-MAIN[3][19][48]">MAIN[3][19][48]</a></td><td id="virtex4-MGT-GT11[1]-PCOMMA_VALUE[7]"><a href="#virtex4-MGT-bit-MAIN[19][19][48]">MAIN[19][19][48]</a></td></tr>

<tr><td>PCOMMA_VALUE bit 8</td><td id="virtex4-MGT-GT11[0]-PCOMMA_VALUE[8]"><a href="#virtex4-MGT-bit-MAIN[3][19][49]">MAIN[3][19][49]</a></td><td id="virtex4-MGT-GT11[1]-PCOMMA_VALUE[8]"><a href="#virtex4-MGT-bit-MAIN[19][19][49]">MAIN[19][19][49]</a></td></tr>

<tr><td>PCOMMA_VALUE bit 9</td><td id="virtex4-MGT-GT11[0]-PCOMMA_VALUE[9]"><a href="#virtex4-MGT-bit-MAIN[3][19][50]">MAIN[3][19][50]</a></td><td id="virtex4-MGT-GT11[1]-PCOMMA_VALUE[9]"><a href="#virtex4-MGT-bit-MAIN[19][19][50]">MAIN[19][19][50]</a></td></tr>

<tr><td>PCOMMA_VALUE bit 10</td><td id="virtex4-MGT-GT11[0]-PCOMMA_VALUE[10]"><a href="#virtex4-MGT-bit-MAIN[3][19][51]">MAIN[3][19][51]</a></td><td id="virtex4-MGT-GT11[1]-PCOMMA_VALUE[10]"><a href="#virtex4-MGT-bit-MAIN[19][19][51]">MAIN[19][19][51]</a></td></tr>

<tr><td>PCOMMA_VALUE bit 11</td><td id="virtex4-MGT-GT11[0]-PCOMMA_VALUE[11]"><a href="#virtex4-MGT-bit-MAIN[3][19][52]">MAIN[3][19][52]</a></td><td id="virtex4-MGT-GT11[1]-PCOMMA_VALUE[11]"><a href="#virtex4-MGT-bit-MAIN[19][19][52]">MAIN[19][19][52]</a></td></tr>

<tr><td>PCOMMA_VALUE bit 12</td><td id="virtex4-MGT-GT11[0]-PCOMMA_VALUE[12]"><a href="#virtex4-MGT-bit-MAIN[3][19][53]">MAIN[3][19][53]</a></td><td id="virtex4-MGT-GT11[1]-PCOMMA_VALUE[12]"><a href="#virtex4-MGT-bit-MAIN[19][19][53]">MAIN[19][19][53]</a></td></tr>

<tr><td>PCOMMA_VALUE bit 13</td><td id="virtex4-MGT-GT11[0]-PCOMMA_VALUE[13]"><a href="#virtex4-MGT-bit-MAIN[3][19][54]">MAIN[3][19][54]</a></td><td id="virtex4-MGT-GT11[1]-PCOMMA_VALUE[13]"><a href="#virtex4-MGT-bit-MAIN[19][19][54]">MAIN[19][19][54]</a></td></tr>

<tr><td>PCOMMA_VALUE bit 14</td><td id="virtex4-MGT-GT11[0]-PCOMMA_VALUE[14]"><a href="#virtex4-MGT-bit-MAIN[3][19][55]">MAIN[3][19][55]</a></td><td id="virtex4-MGT-GT11[1]-PCOMMA_VALUE[14]"><a href="#virtex4-MGT-bit-MAIN[19][19][55]">MAIN[19][19][55]</a></td></tr>

<tr><td>PCOMMA_VALUE bit 15</td><td id="virtex4-MGT-GT11[0]-PCOMMA_VALUE[15]"><a href="#virtex4-MGT-bit-MAIN[3][19][56]">MAIN[3][19][56]</a></td><td id="virtex4-MGT-GT11[1]-PCOMMA_VALUE[15]"><a href="#virtex4-MGT-bit-MAIN[19][19][56]">MAIN[19][19][56]</a></td></tr>

<tr><td>PCOMMA_VALUE bit 16</td><td id="virtex4-MGT-GT11[0]-PCOMMA_VALUE[16]"><a href="#virtex4-MGT-bit-MAIN[3][19][61]">MAIN[3][19][61]</a></td><td id="virtex4-MGT-GT11[1]-PCOMMA_VALUE[16]"><a href="#virtex4-MGT-bit-MAIN[19][19][61]">MAIN[19][19][61]</a></td></tr>

<tr><td>PCOMMA_VALUE bit 17</td><td id="virtex4-MGT-GT11[0]-PCOMMA_VALUE[17]"><a href="#virtex4-MGT-bit-MAIN[3][19][62]">MAIN[3][19][62]</a></td><td id="virtex4-MGT-GT11[1]-PCOMMA_VALUE[17]"><a href="#virtex4-MGT-bit-MAIN[19][19][62]">MAIN[19][19][62]</a></td></tr>

<tr><td>PCOMMA_VALUE bit 18</td><td id="virtex4-MGT-GT11[0]-PCOMMA_VALUE[18]"><a href="#virtex4-MGT-bit-MAIN[3][19][63]">MAIN[3][19][63]</a></td><td id="virtex4-MGT-GT11[1]-PCOMMA_VALUE[18]"><a href="#virtex4-MGT-bit-MAIN[19][19][63]">MAIN[19][19][63]</a></td></tr>

<tr><td>PCOMMA_VALUE bit 19</td><td id="virtex4-MGT-GT11[0]-PCOMMA_VALUE[19]"><a href="#virtex4-MGT-bit-MAIN[3][19][64]">MAIN[3][19][64]</a></td><td id="virtex4-MGT-GT11[1]-PCOMMA_VALUE[19]"><a href="#virtex4-MGT-bit-MAIN[19][19][64]">MAIN[19][19][64]</a></td></tr>

<tr><td>PCOMMA_VALUE bit 20</td><td id="virtex4-MGT-GT11[0]-PCOMMA_VALUE[20]"><a href="#virtex4-MGT-bit-MAIN[3][19][65]">MAIN[3][19][65]</a></td><td id="virtex4-MGT-GT11[1]-PCOMMA_VALUE[20]"><a href="#virtex4-MGT-bit-MAIN[19][19][65]">MAIN[19][19][65]</a></td></tr>

<tr><td>PCOMMA_VALUE bit 21</td><td id="virtex4-MGT-GT11[0]-PCOMMA_VALUE[21]"><a href="#virtex4-MGT-bit-MAIN[3][19][66]">MAIN[3][19][66]</a></td><td id="virtex4-MGT-GT11[1]-PCOMMA_VALUE[21]"><a href="#virtex4-MGT-bit-MAIN[19][19][66]">MAIN[19][19][66]</a></td></tr>

<tr><td>PCOMMA_VALUE bit 22</td><td id="virtex4-MGT-GT11[0]-PCOMMA_VALUE[22]"><a href="#virtex4-MGT-bit-MAIN[3][19][67]">MAIN[3][19][67]</a></td><td id="virtex4-MGT-GT11[1]-PCOMMA_VALUE[22]"><a href="#virtex4-MGT-bit-MAIN[19][19][67]">MAIN[19][19][67]</a></td></tr>

<tr><td>PCOMMA_VALUE bit 23</td><td id="virtex4-MGT-GT11[0]-PCOMMA_VALUE[23]"><a href="#virtex4-MGT-bit-MAIN[3][19][68]">MAIN[3][19][68]</a></td><td id="virtex4-MGT-GT11[1]-PCOMMA_VALUE[23]"><a href="#virtex4-MGT-bit-MAIN[19][19][68]">MAIN[19][19][68]</a></td></tr>

<tr><td>PCOMMA_VALUE bit 24</td><td id="virtex4-MGT-GT11[0]-PCOMMA_VALUE[24]"><a href="#virtex4-MGT-bit-MAIN[3][19][69]">MAIN[3][19][69]</a></td><td id="virtex4-MGT-GT11[1]-PCOMMA_VALUE[24]"><a href="#virtex4-MGT-bit-MAIN[19][19][69]">MAIN[19][19][69]</a></td></tr>

<tr><td>PCOMMA_VALUE bit 25</td><td id="virtex4-MGT-GT11[0]-PCOMMA_VALUE[25]"><a href="#virtex4-MGT-bit-MAIN[3][19][70]">MAIN[3][19][70]</a></td><td id="virtex4-MGT-GT11[1]-PCOMMA_VALUE[25]"><a href="#virtex4-MGT-bit-MAIN[19][19][70]">MAIN[19][19][70]</a></td></tr>

<tr><td>PCOMMA_VALUE bit 26</td><td id="virtex4-MGT-GT11[0]-PCOMMA_VALUE[26]"><a href="#virtex4-MGT-bit-MAIN[3][19][71]">MAIN[3][19][71]</a></td><td id="virtex4-MGT-GT11[1]-PCOMMA_VALUE[26]"><a href="#virtex4-MGT-bit-MAIN[19][19][71]">MAIN[19][19][71]</a></td></tr>

<tr><td>PCOMMA_VALUE bit 27</td><td id="virtex4-MGT-GT11[0]-PCOMMA_VALUE[27]"><a href="#virtex4-MGT-bit-MAIN[3][19][72]">MAIN[3][19][72]</a></td><td id="virtex4-MGT-GT11[1]-PCOMMA_VALUE[27]"><a href="#virtex4-MGT-bit-MAIN[19][19][72]">MAIN[19][19][72]</a></td></tr>

<tr><td>PCOMMA_VALUE bit 28</td><td id="virtex4-MGT-GT11[0]-PCOMMA_VALUE[28]"><a href="#virtex4-MGT-bit-MAIN[3][19][73]">MAIN[3][19][73]</a></td><td id="virtex4-MGT-GT11[1]-PCOMMA_VALUE[28]"><a href="#virtex4-MGT-bit-MAIN[19][19][73]">MAIN[19][19][73]</a></td></tr>

<tr><td>PCOMMA_VALUE bit 29</td><td id="virtex4-MGT-GT11[0]-PCOMMA_VALUE[29]"><a href="#virtex4-MGT-bit-MAIN[3][19][74]">MAIN[3][19][74]</a></td><td id="virtex4-MGT-GT11[1]-PCOMMA_VALUE[29]"><a href="#virtex4-MGT-bit-MAIN[19][19][74]">MAIN[19][19][74]</a></td></tr>

<tr><td>PCOMMA_VALUE bit 30</td><td id="virtex4-MGT-GT11[0]-PCOMMA_VALUE[30]"><a href="#virtex4-MGT-bit-MAIN[3][19][75]">MAIN[3][19][75]</a></td><td id="virtex4-MGT-GT11[1]-PCOMMA_VALUE[30]"><a href="#virtex4-MGT-bit-MAIN[19][19][75]">MAIN[19][19][75]</a></td></tr>

<tr><td>PCOMMA_VALUE bit 31</td><td id="virtex4-MGT-GT11[0]-PCOMMA_VALUE[31]"><a href="#virtex4-MGT-bit-MAIN[3][19][76]">MAIN[3][19][76]</a></td><td id="virtex4-MGT-GT11[1]-PCOMMA_VALUE[31]"><a href="#virtex4-MGT-bit-MAIN[19][19][76]">MAIN[19][19][76]</a></td></tr>

<tr><td>ALIGN_COMMA_WORD</td><td><a href="#virtex4-MGT-GT11[0]-ALIGN_COMMA_WORD">[enum: GT11_ALIGN_COMMA_WORD]</a></td><td><a href="#virtex4-MGT-GT11[1]-ALIGN_COMMA_WORD">[enum: GT11_ALIGN_COMMA_WORD]</a></td></tr>

<tr><td>CHAN_BOND_MODE</td><td><a href="#virtex4-MGT-GT11[0]-CHAN_BOND_MODE">[enum: GT11_CHAN_BOND_MODE]</a></td><td><a href="#virtex4-MGT-GT11[1]-CHAN_BOND_MODE">[enum: GT11_CHAN_BOND_MODE]</a></td></tr>

<tr><td>CHAN_BOND_SEQ_LEN</td><td><a href="#virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_LEN">[enum: GT11_CHAN_BOND_SEQ_LEN]</a></td><td><a href="#virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_LEN">[enum: GT11_CHAN_BOND_SEQ_LEN]</a></td></tr>

<tr><td>CLK_COR_SEQ_LEN</td><td><a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_LEN">[enum: GT11_CLK_COR_SEQ_LEN]</a></td><td><a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_LEN">[enum: GT11_CLK_COR_SEQ_LEN]</a></td></tr>

<tr><td>RXFDCAL_CLOCK_DIVIDE</td><td><a href="#virtex4-MGT-GT11[0]-RXFDCAL_CLOCK_DIVIDE">[enum: GT11_FDCAL_CLOCK_DIVIDE]</a></td><td><a href="#virtex4-MGT-GT11[1]-RXFDCAL_CLOCK_DIVIDE">[enum: GT11_FDCAL_CLOCK_DIVIDE]</a></td></tr>

<tr><td>RX_LOS_INVALID_INCR</td><td><a href="#virtex4-MGT-GT11[0]-RX_LOS_INVALID_INCR">[enum: GT11_RX_LOS_INVALID_INCR]</a></td><td><a href="#virtex4-MGT-GT11[1]-RX_LOS_INVALID_INCR">[enum: GT11_RX_LOS_INVALID_INCR]</a></td></tr>

<tr><td>RX_LOS_THRESHOLD</td><td><a href="#virtex4-MGT-GT11[0]-RX_LOS_THRESHOLD">[enum: GT11_RX_LOS_THRESHOLD]</a></td><td><a href="#virtex4-MGT-GT11[1]-RX_LOS_THRESHOLD">[enum: GT11_RX_LOS_THRESHOLD]</a></td></tr>

<tr><td>RXOUTDIV2SEL</td><td><a href="#virtex4-MGT-GT11[0]-RXOUTDIV2SEL">[enum: GT11_RXTXOUTDIV2SEL]</a></td><td><a href="#virtex4-MGT-GT11[1]-RXOUTDIV2SEL">[enum: GT11_RXTXOUTDIV2SEL]</a></td></tr>

<tr><td>RXPLLNDIVSEL</td><td><a href="#virtex4-MGT-GT11[0]-RXPLLNDIVSEL">[enum: GT11_PLLNDIVSEL]</a></td><td><a href="#virtex4-MGT-GT11[1]-RXPLLNDIVSEL">[enum: GT11_PLLNDIVSEL]</a></td></tr>

<tr><td>RXPMACLKSEL</td><td><a href="#virtex4-MGT-GT11[0]-RXPMACLKSEL">[enum: GT11_PMACLKSEL]</a></td><td><a href="#virtex4-MGT-GT11[1]-RXPMACLKSEL">[enum: GT11_PMACLKSEL]</a></td></tr>

<tr><td>RXUSRDIVISOR</td><td><a href="#virtex4-MGT-GT11[0]-RXUSRDIVISOR">[enum: GT11_RXUSRDIVISOR]</a></td><td><a href="#virtex4-MGT-GT11[1]-RXUSRDIVISOR">[enum: GT11_RXUSRDIVISOR]</a></td></tr>

<tr><td>TXFDCAL_CLOCK_DIVIDE</td><td><a href="#virtex4-MGT-GT11[0]-TXFDCAL_CLOCK_DIVIDE">[enum: GT11_FDCAL_CLOCK_DIVIDE]</a></td><td><a href="#virtex4-MGT-GT11[1]-TXFDCAL_CLOCK_DIVIDE">[enum: GT11_FDCAL_CLOCK_DIVIDE]</a></td></tr>

<tr><td>TXOUTDIV2SEL</td><td><a href="#virtex4-MGT-GT11[0]-TXOUTDIV2SEL">[enum: GT11_RXTXOUTDIV2SEL]</a></td><td><a href="#virtex4-MGT-GT11[1]-TXOUTDIV2SEL">[enum: GT11_RXTXOUTDIV2SEL]</a></td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex4 MGT enum GT11_ALIGN_COMMA_WORD</caption>
<thead>
<tr id="virtex4-MGT-GT11[0]-ALIGN_COMMA_WORD"><th>GT11[0].ALIGN_COMMA_WORD</th><td id="virtex4-MGT-GT11[0]-ALIGN_COMMA_WORD[1]"><a href="#virtex4-MGT-bit-MAIN[4][19][2]">MAIN[4][19][2]</a></td><td id="virtex4-MGT-GT11[0]-ALIGN_COMMA_WORD[0]"><a href="#virtex4-MGT-bit-MAIN[4][19][1]">MAIN[4][19][1]</a></td></tr>

<tr id="virtex4-MGT-GT11[1]-ALIGN_COMMA_WORD"><th>GT11[1].ALIGN_COMMA_WORD</th><td id="virtex4-MGT-GT11[1]-ALIGN_COMMA_WORD[1]"><a href="#virtex4-MGT-bit-MAIN[20][19][2]">MAIN[20][19][2]</a></td><td id="virtex4-MGT-GT11[1]-ALIGN_COMMA_WORD[0]"><a href="#virtex4-MGT-bit-MAIN[20][19][1]">MAIN[20][19][1]</a></td></tr>

</thead>

<tbody>
<tr><td>_1</td><td>0</td><td>0</td></tr>

<tr><td>_2</td><td>0</td><td>1</td></tr>

<tr><td>_4</td><td>1</td><td>0</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex4 MGT enum GT11_CHAN_BOND_MODE</caption>
<thead>
<tr id="virtex4-MGT-GT11[0]-CHAN_BOND_MODE"><th>GT11[0].CHAN_BOND_MODE</th><td id="virtex4-MGT-GT11[0]-CHAN_BOND_MODE[1]"><a href="#virtex4-MGT-bit-MAIN[15][19][68]">MAIN[15][19][68]</a></td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_MODE[0]"><a href="#virtex4-MGT-bit-MAIN[15][19][67]">MAIN[15][19][67]</a></td></tr>

<tr id="virtex4-MGT-GT11[1]-CHAN_BOND_MODE"><th>GT11[1].CHAN_BOND_MODE</th><td id="virtex4-MGT-GT11[1]-CHAN_BOND_MODE[1]"><a href="#virtex4-MGT-bit-MAIN[31][19][68]">MAIN[31][19][68]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_MODE[0]"><a href="#virtex4-MGT-bit-MAIN[31][19][67]">MAIN[31][19][67]</a></td></tr>

</thead>

<tbody>
<tr><td>NONE</td><td>0</td><td>0</td></tr>

<tr><td>MASTER</td><td>0</td><td>1</td></tr>

<tr><td>SLAVE_1_HOP</td><td>1</td><td>0</td></tr>

<tr><td>SLAVE_2_HOPS</td><td>1</td><td>1</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex4 MGT enum GT11_CHAN_BOND_SEQ_LEN</caption>
<thead>
<tr id="virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_LEN"><th>GT11[0].CHAN_BOND_SEQ_LEN</th><td id="virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_LEN[2]"><a href="#virtex4-MGT-bit-MAIN[15][19][73]">MAIN[15][19][73]</a></td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_LEN[1]"><a href="#virtex4-MGT-bit-MAIN[15][19][72]">MAIN[15][19][72]</a></td><td id="virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_LEN[0]"><a href="#virtex4-MGT-bit-MAIN[15][19][71]">MAIN[15][19][71]</a></td></tr>

<tr id="virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_LEN"><th>GT11[1].CHAN_BOND_SEQ_LEN</th><td id="virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_LEN[2]"><a href="#virtex4-MGT-bit-MAIN[31][19][73]">MAIN[31][19][73]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_LEN[1]"><a href="#virtex4-MGT-bit-MAIN[31][19][72]">MAIN[31][19][72]</a></td><td id="virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_LEN[0]"><a href="#virtex4-MGT-bit-MAIN[31][19][71]">MAIN[31][19][71]</a></td></tr>

</thead>

<tbody>
<tr><td>_1</td><td>0</td><td>0</td><td>0</td></tr>

<tr><td>_2</td><td>0</td><td>0</td><td>1</td></tr>

<tr><td>_3</td><td>0</td><td>1</td><td>0</td></tr>

<tr><td>_4</td><td>0</td><td>1</td><td>1</td></tr>

<tr><td>_8</td><td>1</td><td>1</td><td>1</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex4 MGT enum GT11_CLK_COR_SEQ_LEN</caption>
<thead>
<tr id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_LEN"><th>GT11[0].CLK_COR_SEQ_LEN</th><td id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_LEN[2]"><a href="#virtex4-MGT-bit-MAIN[6][19][13]">MAIN[6][19][13]</a></td><td id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_LEN[1]"><a href="#virtex4-MGT-bit-MAIN[6][19][12]">MAIN[6][19][12]</a></td><td id="virtex4-MGT-GT11[0]-CLK_COR_SEQ_LEN[0]"><a href="#virtex4-MGT-bit-MAIN[6][19][11]">MAIN[6][19][11]</a></td></tr>

<tr id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_LEN"><th>GT11[1].CLK_COR_SEQ_LEN</th><td id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_LEN[2]"><a href="#virtex4-MGT-bit-MAIN[22][19][13]">MAIN[22][19][13]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_LEN[1]"><a href="#virtex4-MGT-bit-MAIN[22][19][12]">MAIN[22][19][12]</a></td><td id="virtex4-MGT-GT11[1]-CLK_COR_SEQ_LEN[0]"><a href="#virtex4-MGT-bit-MAIN[22][19][11]">MAIN[22][19][11]</a></td></tr>

</thead>

<tbody>
<tr><td>_1</td><td>0</td><td>0</td><td>0</td></tr>

<tr><td>_2</td><td>0</td><td>0</td><td>1</td></tr>

<tr><td>_3</td><td>0</td><td>1</td><td>0</td></tr>

<tr><td>_4</td><td>0</td><td>1</td><td>1</td></tr>

<tr><td>_8</td><td>1</td><td>1</td><td>1</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex4 MGT enum GT11_FDCAL_CLOCK_DIVIDE</caption>
<thead>
<tr id="virtex4-MGT-GT11[0]-RXFDCAL_CLOCK_DIVIDE"><th>GT11[0].RXFDCAL_CLOCK_DIVIDE</th><td id="virtex4-MGT-GT11[0]-RXFDCAL_CLOCK_DIVIDE[1]"><a href="#virtex4-MGT-bit-MAIN[6][19][56]">MAIN[6][19][56]</a></td><td id="virtex4-MGT-GT11[0]-RXFDCAL_CLOCK_DIVIDE[0]"><a href="#virtex4-MGT-bit-MAIN[6][19][55]">MAIN[6][19][55]</a></td></tr>

<tr id="virtex4-MGT-GT11[1]-RXFDCAL_CLOCK_DIVIDE"><th>GT11[1].RXFDCAL_CLOCK_DIVIDE</th><td id="virtex4-MGT-GT11[1]-RXFDCAL_CLOCK_DIVIDE[1]"><a href="#virtex4-MGT-bit-MAIN[22][19][56]">MAIN[22][19][56]</a></td><td id="virtex4-MGT-GT11[1]-RXFDCAL_CLOCK_DIVIDE[0]"><a href="#virtex4-MGT-bit-MAIN[22][19][55]">MAIN[22][19][55]</a></td></tr>

<tr id="virtex4-MGT-GT11[0]-TXFDCAL_CLOCK_DIVIDE"><th>GT11[0].TXFDCAL_CLOCK_DIVIDE</th><td id="virtex4-MGT-GT11[0]-TXFDCAL_CLOCK_DIVIDE[1]"><a href="#virtex4-MGT-bit-MAIN[6][19][54]">MAIN[6][19][54]</a></td><td id="virtex4-MGT-GT11[0]-TXFDCAL_CLOCK_DIVIDE[0]"><a href="#virtex4-MGT-bit-MAIN[6][19][53]">MAIN[6][19][53]</a></td></tr>

<tr id="virtex4-MGT-GT11[1]-TXFDCAL_CLOCK_DIVIDE"><th>GT11[1].TXFDCAL_CLOCK_DIVIDE</th><td id="virtex4-MGT-GT11[1]-TXFDCAL_CLOCK_DIVIDE[1]"><a href="#virtex4-MGT-bit-MAIN[22][19][54]">MAIN[22][19][54]</a></td><td id="virtex4-MGT-GT11[1]-TXFDCAL_CLOCK_DIVIDE[0]"><a href="#virtex4-MGT-bit-MAIN[22][19][53]">MAIN[22][19][53]</a></td></tr>

</thead>

<tbody>
<tr><td>TWO</td><td>0</td><td>1</td></tr>

<tr><td>NONE</td><td>0</td><td>0</td></tr>

<tr><td>FOUR</td><td>1</td><td>0</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex4 MGT enum GT11_RX_LOS_INVALID_INCR</caption>
<thead>
<tr id="virtex4-MGT-GT11[0]-RX_LOS_INVALID_INCR"><th>GT11[0].RX_LOS_INVALID_INCR</th><td id="virtex4-MGT-GT11[0]-RX_LOS_INVALID_INCR[7]"><a href="#virtex4-MGT-bit-MAIN[7][19][68]">MAIN[7][19][68]</a></td><td id="virtex4-MGT-GT11[0]-RX_LOS_INVALID_INCR[6]"><a href="#virtex4-MGT-bit-MAIN[7][19][67]">MAIN[7][19][67]</a></td><td id="virtex4-MGT-GT11[0]-RX_LOS_INVALID_INCR[5]"><a href="#virtex4-MGT-bit-MAIN[7][19][66]">MAIN[7][19][66]</a></td><td id="virtex4-MGT-GT11[0]-RX_LOS_INVALID_INCR[4]"><a href="#virtex4-MGT-bit-MAIN[7][19][65]">MAIN[7][19][65]</a></td><td id="virtex4-MGT-GT11[0]-RX_LOS_INVALID_INCR[3]"><a href="#virtex4-MGT-bit-MAIN[7][19][64]">MAIN[7][19][64]</a></td><td id="virtex4-MGT-GT11[0]-RX_LOS_INVALID_INCR[2]"><a href="#virtex4-MGT-bit-MAIN[7][19][63]">MAIN[7][19][63]</a></td><td id="virtex4-MGT-GT11[0]-RX_LOS_INVALID_INCR[1]"><a href="#virtex4-MGT-bit-MAIN[7][19][62]">MAIN[7][19][62]</a></td><td id="virtex4-MGT-GT11[0]-RX_LOS_INVALID_INCR[0]"><a href="#virtex4-MGT-bit-MAIN[7][19][61]">MAIN[7][19][61]</a></td></tr>

<tr id="virtex4-MGT-GT11[1]-RX_LOS_INVALID_INCR"><th>GT11[1].RX_LOS_INVALID_INCR</th><td id="virtex4-MGT-GT11[1]-RX_LOS_INVALID_INCR[7]"><a href="#virtex4-MGT-bit-MAIN[23][19][68]">MAIN[23][19][68]</a></td><td id="virtex4-MGT-GT11[1]-RX_LOS_INVALID_INCR[6]"><a href="#virtex4-MGT-bit-MAIN[23][19][67]">MAIN[23][19][67]</a></td><td id="virtex4-MGT-GT11[1]-RX_LOS_INVALID_INCR[5]"><a href="#virtex4-MGT-bit-MAIN[23][19][66]">MAIN[23][19][66]</a></td><td id="virtex4-MGT-GT11[1]-RX_LOS_INVALID_INCR[4]"><a href="#virtex4-MGT-bit-MAIN[23][19][65]">MAIN[23][19][65]</a></td><td id="virtex4-MGT-GT11[1]-RX_LOS_INVALID_INCR[3]"><a href="#virtex4-MGT-bit-MAIN[23][19][64]">MAIN[23][19][64]</a></td><td id="virtex4-MGT-GT11[1]-RX_LOS_INVALID_INCR[2]"><a href="#virtex4-MGT-bit-MAIN[23][19][63]">MAIN[23][19][63]</a></td><td id="virtex4-MGT-GT11[1]-RX_LOS_INVALID_INCR[1]"><a href="#virtex4-MGT-bit-MAIN[23][19][62]">MAIN[23][19][62]</a></td><td id="virtex4-MGT-GT11[1]-RX_LOS_INVALID_INCR[0]"><a href="#virtex4-MGT-bit-MAIN[23][19][61]">MAIN[23][19][61]</a></td></tr>

</thead>

<tbody>
<tr><td>_1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td></tr>

<tr><td>_2</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td></tr>

<tr><td>_4</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td></tr>

<tr><td>_8</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td></tr>

<tr><td>_16</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td></tr>

<tr><td>_32</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td></tr>

<tr><td>_64</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td></tr>

<tr><td>_128</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex4 MGT enum GT11_RX_LOS_THRESHOLD</caption>
<thead>
<tr id="virtex4-MGT-GT11[0]-RX_LOS_THRESHOLD"><th>GT11[0].RX_LOS_THRESHOLD</th><td id="virtex4-MGT-GT11[0]-RX_LOS_THRESHOLD[7]"><a href="#virtex4-MGT-bit-MAIN[7][19][76]">MAIN[7][19][76]</a></td><td id="virtex4-MGT-GT11[0]-RX_LOS_THRESHOLD[6]"><a href="#virtex4-MGT-bit-MAIN[7][19][75]">MAIN[7][19][75]</a></td><td id="virtex4-MGT-GT11[0]-RX_LOS_THRESHOLD[5]"><a href="#virtex4-MGT-bit-MAIN[7][19][74]">MAIN[7][19][74]</a></td><td id="virtex4-MGT-GT11[0]-RX_LOS_THRESHOLD[4]"><a href="#virtex4-MGT-bit-MAIN[7][19][73]">MAIN[7][19][73]</a></td><td id="virtex4-MGT-GT11[0]-RX_LOS_THRESHOLD[3]"><a href="#virtex4-MGT-bit-MAIN[7][19][72]">MAIN[7][19][72]</a></td><td id="virtex4-MGT-GT11[0]-RX_LOS_THRESHOLD[2]"><a href="#virtex4-MGT-bit-MAIN[7][19][71]">MAIN[7][19][71]</a></td><td id="virtex4-MGT-GT11[0]-RX_LOS_THRESHOLD[1]"><a href="#virtex4-MGT-bit-MAIN[7][19][70]">MAIN[7][19][70]</a></td><td id="virtex4-MGT-GT11[0]-RX_LOS_THRESHOLD[0]"><a href="#virtex4-MGT-bit-MAIN[7][19][69]">MAIN[7][19][69]</a></td></tr>

<tr id="virtex4-MGT-GT11[1]-RX_LOS_THRESHOLD"><th>GT11[1].RX_LOS_THRESHOLD</th><td id="virtex4-MGT-GT11[1]-RX_LOS_THRESHOLD[7]"><a href="#virtex4-MGT-bit-MAIN[23][19][76]">MAIN[23][19][76]</a></td><td id="virtex4-MGT-GT11[1]-RX_LOS_THRESHOLD[6]"><a href="#virtex4-MGT-bit-MAIN[23][19][75]">MAIN[23][19][75]</a></td><td id="virtex4-MGT-GT11[1]-RX_LOS_THRESHOLD[5]"><a href="#virtex4-MGT-bit-MAIN[23][19][74]">MAIN[23][19][74]</a></td><td id="virtex4-MGT-GT11[1]-RX_LOS_THRESHOLD[4]"><a href="#virtex4-MGT-bit-MAIN[23][19][73]">MAIN[23][19][73]</a></td><td id="virtex4-MGT-GT11[1]-RX_LOS_THRESHOLD[3]"><a href="#virtex4-MGT-bit-MAIN[23][19][72]">MAIN[23][19][72]</a></td><td id="virtex4-MGT-GT11[1]-RX_LOS_THRESHOLD[2]"><a href="#virtex4-MGT-bit-MAIN[23][19][71]">MAIN[23][19][71]</a></td><td id="virtex4-MGT-GT11[1]-RX_LOS_THRESHOLD[1]"><a href="#virtex4-MGT-bit-MAIN[23][19][70]">MAIN[23][19][70]</a></td><td id="virtex4-MGT-GT11[1]-RX_LOS_THRESHOLD[0]"><a href="#virtex4-MGT-bit-MAIN[23][19][69]">MAIN[23][19][69]</a></td></tr>

</thead>

<tbody>
<tr><td>_4</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td></tr>

<tr><td>_8</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td></tr>

<tr><td>_16</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td></tr>

<tr><td>_32</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td></tr>

<tr><td>_64</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td></tr>

<tr><td>_128</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td></tr>

<tr><td>_256</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td></tr>

<tr><td>_512</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex4 MGT enum GT11_RXTXOUTDIV2SEL</caption>
<thead>
<tr id="virtex4-MGT-GT11[0]-RXOUTDIV2SEL"><th>GT11[0].RXOUTDIV2SEL</th><td id="virtex4-MGT-GT11[0]-RXOUTDIV2SEL[5]"><a href="#virtex4-MGT-bit-MAIN[2][19][75]">MAIN[2][19][75]</a></td><td id="virtex4-MGT-GT11[0]-RXOUTDIV2SEL[4]"><a href="#virtex4-MGT-bit-MAIN[2][19][74]">MAIN[2][19][74]</a></td><td id="virtex4-MGT-GT11[0]-RXOUTDIV2SEL[3]"><a href="#virtex4-MGT-bit-MAIN[2][19][73]">MAIN[2][19][73]</a></td><td id="virtex4-MGT-GT11[0]-RXOUTDIV2SEL[2]"><a href="#virtex4-MGT-bit-MAIN[2][19][34]">MAIN[2][19][34]</a></td><td id="virtex4-MGT-GT11[0]-RXOUTDIV2SEL[1]"><a href="#virtex4-MGT-bit-MAIN[2][19][33]">MAIN[2][19][33]</a></td><td id="virtex4-MGT-GT11[0]-RXOUTDIV2SEL[0]"><a href="#virtex4-MGT-bit-MAIN[2][19][32]">MAIN[2][19][32]</a></td></tr>

<tr id="virtex4-MGT-GT11[1]-RXOUTDIV2SEL"><th>GT11[1].RXOUTDIV2SEL</th><td id="virtex4-MGT-GT11[1]-RXOUTDIV2SEL[5]"><a href="#virtex4-MGT-bit-MAIN[27][19][75]">MAIN[27][19][75]</a></td><td id="virtex4-MGT-GT11[1]-RXOUTDIV2SEL[4]"><a href="#virtex4-MGT-bit-MAIN[27][19][74]">MAIN[27][19][74]</a></td><td id="virtex4-MGT-GT11[1]-RXOUTDIV2SEL[3]"><a href="#virtex4-MGT-bit-MAIN[27][19][73]">MAIN[27][19][73]</a></td><td id="virtex4-MGT-GT11[1]-RXOUTDIV2SEL[2]"><a href="#virtex4-MGT-bit-MAIN[27][19][34]">MAIN[27][19][34]</a></td><td id="virtex4-MGT-GT11[1]-RXOUTDIV2SEL[1]"><a href="#virtex4-MGT-bit-MAIN[27][19][33]">MAIN[27][19][33]</a></td><td id="virtex4-MGT-GT11[1]-RXOUTDIV2SEL[0]"><a href="#virtex4-MGT-bit-MAIN[27][19][32]">MAIN[27][19][32]</a></td></tr>

</thead>

<tbody>
<tr><td>_1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td></tr>

<tr><td>_2</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td></tr>

<tr><td>_4</td><td>0</td><td>1</td><td>1</td><td>0</td><td>1</td><td>1</td></tr>

<tr><td>_8</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td></tr>

<tr><td>_16</td><td>1</td><td>0</td><td>1</td><td>1</td><td>0</td><td>1</td></tr>

<tr><td>_32</td><td>1</td><td>1</td><td>0</td><td>1</td><td>1</td><td>0</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex4 MGT enum GT11_PLLNDIVSEL</caption>
<thead>
<tr id="virtex4-MGT-GT11[0]-RXPLLNDIVSEL"><th>GT11[0].RXPLLNDIVSEL</th><td id="virtex4-MGT-GT11[0]-RXPLLNDIVSEL[2]"><a href="#virtex4-MGT-bit-MAIN[2][19][72]">MAIN[2][19][72]</a></td><td id="virtex4-MGT-GT11[0]-RXPLLNDIVSEL[1]"><a href="#virtex4-MGT-bit-MAIN[2][19][71]">MAIN[2][19][71]</a></td><td id="virtex4-MGT-GT11[0]-RXPLLNDIVSEL[0]"><a href="#virtex4-MGT-bit-MAIN[2][19][70]">MAIN[2][19][70]</a></td></tr>

<tr id="virtex4-MGT-GT11[1]-RXPLLNDIVSEL"><th>GT11[1].RXPLLNDIVSEL</th><td id="virtex4-MGT-GT11[1]-RXPLLNDIVSEL[2]"><a href="#virtex4-MGT-bit-MAIN[27][19][72]">MAIN[27][19][72]</a></td><td id="virtex4-MGT-GT11[1]-RXPLLNDIVSEL[1]"><a href="#virtex4-MGT-bit-MAIN[27][19][71]">MAIN[27][19][71]</a></td><td id="virtex4-MGT-GT11[1]-RXPLLNDIVSEL[0]"><a href="#virtex4-MGT-bit-MAIN[27][19][70]">MAIN[27][19][70]</a></td></tr>

</thead>

<tbody>
<tr><td>_8</td><td>0</td><td>0</td><td>0</td></tr>

<tr><td>_10</td><td>0</td><td>0</td><td>1</td></tr>

<tr><td>_16</td><td>0</td><td>1</td><td>0</td></tr>

<tr><td>_20</td><td>0</td><td>1</td><td>1</td></tr>

<tr><td>_32</td><td>1</td><td>0</td><td>0</td></tr>

<tr><td>_40</td><td>1</td><td>0</td><td>1</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex4 MGT enum GT11_PMACLKSEL</caption>
<thead>
<tr id="virtex4-MGT-GT11[0]-RXPMACLKSEL"><th>GT11[0].RXPMACLKSEL</th><td id="virtex4-MGT-GT11[0]-RXPMACLKSEL[1]"><a href="#virtex4-MGT-bit-MAIN[10][19][72]">MAIN[10][19][72]</a></td><td id="virtex4-MGT-GT11[0]-RXPMACLKSEL[0]"><a href="#virtex4-MGT-bit-MAIN[10][19][71]">MAIN[10][19][71]</a></td></tr>

<tr id="virtex4-MGT-GT11[1]-RXPMACLKSEL"><th>GT11[1].RXPMACLKSEL</th><td id="virtex4-MGT-GT11[1]-RXPMACLKSEL[1]"><a href="#virtex4-MGT-bit-MAIN[10][19][74]">MAIN[10][19][74]</a></td><td id="virtex4-MGT-GT11[1]-RXPMACLKSEL[0]"><a href="#virtex4-MGT-bit-MAIN[10][19][73]">MAIN[10][19][73]</a></td></tr>

</thead>

<tbody>
<tr><td>REFCLK1</td><td>0</td><td>0</td></tr>

<tr><td>REFCLK2</td><td>0</td><td>1</td></tr>

<tr><td>GREFCLK</td><td>1</td><td>0</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex4 MGT enum GT11_RXUSRDIVISOR</caption>
<thead>
<tr id="virtex4-MGT-GT11[0]-RXUSRDIVISOR"><th>GT11[0].RXUSRDIVISOR</th><td id="virtex4-MGT-GT11[0]-RXUSRDIVISOR[4]"><a href="#virtex4-MGT-bit-MAIN[6][19][45]">MAIN[6][19][45]</a></td><td id="virtex4-MGT-GT11[0]-RXUSRDIVISOR[3]"><a href="#virtex4-MGT-bit-MAIN[6][19][44]">MAIN[6][19][44]</a></td><td id="virtex4-MGT-GT11[0]-RXUSRDIVISOR[2]"><a href="#virtex4-MGT-bit-MAIN[6][19][43]">MAIN[6][19][43]</a></td><td id="virtex4-MGT-GT11[0]-RXUSRDIVISOR[1]"><a href="#virtex4-MGT-bit-MAIN[6][19][42]">MAIN[6][19][42]</a></td><td id="virtex4-MGT-GT11[0]-RXUSRDIVISOR[0]"><a href="#virtex4-MGT-bit-MAIN[6][19][41]">MAIN[6][19][41]</a></td></tr>

<tr id="virtex4-MGT-GT11[1]-RXUSRDIVISOR"><th>GT11[1].RXUSRDIVISOR</th><td id="virtex4-MGT-GT11[1]-RXUSRDIVISOR[4]"><a href="#virtex4-MGT-bit-MAIN[22][19][45]">MAIN[22][19][45]</a></td><td id="virtex4-MGT-GT11[1]-RXUSRDIVISOR[3]"><a href="#virtex4-MGT-bit-MAIN[22][19][44]">MAIN[22][19][44]</a></td><td id="virtex4-MGT-GT11[1]-RXUSRDIVISOR[2]"><a href="#virtex4-MGT-bit-MAIN[22][19][43]">MAIN[22][19][43]</a></td><td id="virtex4-MGT-GT11[1]-RXUSRDIVISOR[1]"><a href="#virtex4-MGT-bit-MAIN[22][19][42]">MAIN[22][19][42]</a></td><td id="virtex4-MGT-GT11[1]-RXUSRDIVISOR[0]"><a href="#virtex4-MGT-bit-MAIN[22][19][41]">MAIN[22][19][41]</a></td></tr>

</thead>

<tbody>
<tr><td>_1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td></tr>

<tr><td>_2</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td></tr>

<tr><td>_4</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td></tr>

<tr><td>_8</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td></tr>

<tr><td>_16</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex4 MGT enum GT11_RXTXOUTDIV2SEL</caption>
<thead>
<tr id="virtex4-MGT-GT11[0]-TXOUTDIV2SEL"><th>GT11[0].TXOUTDIV2SEL</th><td id="virtex4-MGT-GT11[0]-TXOUTDIV2SEL[2]"><a href="#virtex4-MGT-bit-MAIN[21][19][34]">MAIN[21][19][34]</a></td><td id="virtex4-MGT-GT11[0]-TXOUTDIV2SEL[1]"><a href="#virtex4-MGT-bit-MAIN[21][19][33]">MAIN[21][19][33]</a></td><td id="virtex4-MGT-GT11[0]-TXOUTDIV2SEL[0]"><a href="#virtex4-MGT-bit-MAIN[21][19][32]">MAIN[21][19][32]</a></td></tr>

<tr id="virtex4-MGT-GT11[1]-TXOUTDIV2SEL"><th>GT11[1].TXOUTDIV2SEL</th><td id="virtex4-MGT-GT11[1]-TXOUTDIV2SEL[2]"><a href="#virtex4-MGT-bit-MAIN[21][19][75]">MAIN[21][19][75]</a></td><td id="virtex4-MGT-GT11[1]-TXOUTDIV2SEL[1]"><a href="#virtex4-MGT-bit-MAIN[21][19][74]">MAIN[21][19][74]</a></td><td id="virtex4-MGT-GT11[1]-TXOUTDIV2SEL[0]"><a href="#virtex4-MGT-bit-MAIN[21][19][73]">MAIN[21][19][73]</a></td></tr>

</thead>

<tbody>
<tr><td>_1</td><td>0</td><td>0</td><td>1</td></tr>

<tr><td>_2</td><td>0</td><td>1</td><td>0</td></tr>

<tr><td>_4</td><td>0</td><td>1</td><td>1</td></tr>

<tr><td>_8</td><td>1</td><td>0</td><td>0</td></tr>

<tr><td>_16</td><td>1</td><td>0</td><td>1</td></tr>

<tr><td>_32</td><td>1</td><td>1</td><td>0</td></tr>

</tbody>

</table>
</div>

<h3 id="bels-gt11clk"><a class="header" href="#bels-gt11clk">Bels GT11CLK</a></h3>
<div class="table-wrapper">
<table>
<caption>virtex4 MGT bel GT11CLK pins</caption>
<thead>
<tr><th>Pin</th><th>Direction</th><th>GT11CLK</th></tr>

</thead>

<tbody>
<tr><td>REFCLK</td><td>in</td><td>CELL[16].IMUX_MGT_REFCLK</td></tr>

<tr><td>SYNCLK1</td><td>out</td><td>CELL[16].OUT_MGT_SYNCLK[0]</td></tr>

<tr><td>SYNCLK2</td><td>out</td><td>CELL[16].OUT_MGT_SYNCLK[1]</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex4 MGT bel GT11CLK attribute bits</caption>
<thead>
<tr><th>Attribute</th><th>GT11CLK</th></tr>

</thead>

<tbody>
<tr><td>TXADCADJPD</td><td id="virtex4-MGT-GT11CLK-TXADCADJPD"><a href="#virtex4-MGT-bit-MAIN[21][19][14]">MAIN[21][19][14]</a></td></tr>

<tr><td>TXAPTST</td><td id="virtex4-MGT-GT11CLK-TXAPTST"><a href="#virtex4-MGT-bit-MAIN[21][19][8]">MAIN[21][19][8]</a></td></tr>

<tr><td>TXAPD</td><td id="virtex4-MGT-GT11CLK-TXAPD"><a href="#virtex4-MGT-bit-MAIN[21][19][9]">MAIN[21][19][9]</a></td></tr>

<tr><td>TXBIASPD</td><td id="virtex4-MGT-GT11CLK-TXBIASPD"><a href="#virtex4-MGT-bit-MAIN[21][19][12]">MAIN[21][19][12]</a></td></tr>

<tr><td>TXCMFPD</td><td id="virtex4-MGT-GT11CLK-TXCMFPD"><a href="#virtex4-MGT-bit-MAIN[21][19][16]">MAIN[21][19][16]</a></td></tr>

<tr><td>TXCMFTST</td><td id="virtex4-MGT-GT11CLK-TXCMFTST"><a href="#virtex4-MGT-bit-MAIN[21][19][7]">MAIN[21][19][7]</a></td></tr>

<tr><td>TXCPSEL</td><td id="virtex4-MGT-GT11CLK-TXCPSEL"><a href="#virtex4-MGT-bit-MAIN[21][19][41]">MAIN[21][19][41]</a></td></tr>

<tr><td>TXDIVPD</td><td id="virtex4-MGT-GT11CLK-TXDIVPD"><a href="#virtex4-MGT-bit-MAIN[21][19][13]">MAIN[21][19][13]</a></td></tr>

<tr><td>TXDIVTST</td><td id="virtex4-MGT-GT11CLK-TXDIVTST"><a href="#virtex4-MGT-bit-MAIN[21][19][5]">MAIN[21][19][5]</a></td></tr>

<tr><td>TXDIVBUFPD</td><td id="virtex4-MGT-GT11CLK-TXDIVBUFPD"><a href="#virtex4-MGT-bit-MAIN[21][19][10]">MAIN[21][19][10]</a></td></tr>

<tr><td>TXDIVBUFTST</td><td id="virtex4-MGT-GT11CLK-TXDIVBUFTST"><a href="#virtex4-MGT-bit-MAIN[21][19][2]">MAIN[21][19][2]</a></td></tr>

<tr><td>TXDIGRX</td><td id="virtex4-MGT-GT11CLK-TXDIGRX"><a href="#virtex4-MGT-bit-MAIN[21][19][62]">MAIN[21][19][62]</a></td></tr>

<tr><td>TXDACTST</td><td id="virtex4-MGT-GT11CLK-TXDACTST"><a href="#virtex4-MGT-bit-MAIN[21][19][36]">MAIN[21][19][36]</a></td></tr>

<tr><td>TXDACSEL</td><td id="virtex4-MGT-GT11CLK-TXDACSEL"><a href="#virtex4-MGT-bit-MAIN[21][19][42]">MAIN[21][19][42]</a></td></tr>

<tr><td>TXFILTTST</td><td id="virtex4-MGT-GT11CLK-TXFILTTST"><a href="#virtex4-MGT-bit-MAIN[21][19][6]">MAIN[21][19][6]</a></td></tr>

<tr><td>TXPFDTST</td><td id="virtex4-MGT-GT11CLK-TXPFDTST"><a href="#virtex4-MGT-bit-MAIN[21][19][4]">MAIN[21][19][4]</a></td></tr>

<tr><td>TXPFDTX</td><td id="virtex4-MGT-GT11CLK-TXPFDTX"><a href="#virtex4-MGT-bit-MAIN[21][19][61]">MAIN[21][19][61]</a></td></tr>

<tr><td>TXQPPD</td><td id="virtex4-MGT-GT11CLK-TXQPPD"><a href="#virtex4-MGT-bit-MAIN[21][19][21]">MAIN[21][19][21]</a></td></tr>

<tr><td>TXSLOSEL</td><td id="virtex4-MGT-GT11CLK-TXSLOSEL"><a href="#virtex4-MGT-bit-MAIN[21][19][43]">MAIN[21][19][43]</a></td></tr>

<tr><td>TXVCOBUFPD</td><td id="virtex4-MGT-GT11CLK-TXVCOBUFPD"><a href="#virtex4-MGT-bit-MAIN[21][19][11]">MAIN[21][19][11]</a></td></tr>

<tr><td>TXVCOBUFTST</td><td id="virtex4-MGT-GT11CLK-TXVCOBUFTST"><a href="#virtex4-MGT-bit-MAIN[21][19][3]">MAIN[21][19][3]</a></td></tr>

<tr><td>TXVCOPD</td><td id="virtex4-MGT-GT11CLK-TXVCOPD"><a href="#virtex4-MGT-bit-MAIN[21][19][15]">MAIN[21][19][15]</a></td></tr>

<tr><td>TXVCOTST</td><td id="virtex4-MGT-GT11CLK-TXVCOTST"><a href="#virtex4-MGT-bit-MAIN[21][19][1]">MAIN[21][19][1]</a></td></tr>

<tr><td>NATBENABLE</td><td id="virtex4-MGT-GT11CLK-NATBENABLE"><a href="#virtex4-MGT-bit-MAIN[10][19][12]">MAIN[10][19][12]</a></td></tr>

<tr><td>ATBENABLE</td><td id="virtex4-MGT-GT11CLK-ATBENABLE"><a href="#virtex4-MGT-bit-MAIN[10][19][16]">MAIN[10][19][16]</a></td></tr>

<tr><td>ATBBUMPEN</td><td id="virtex4-MGT-GT11CLK-ATBBUMPEN"><a href="#virtex4-MGT-bit-MAIN[10][19][13]">MAIN[10][19][13]</a></td></tr>

<tr><td>BIASRESSEL</td><td id="virtex4-MGT-GT11CLK-BIASRESSEL"><a href="#virtex4-MGT-bit-MAIN[10][19][29]">MAIN[10][19][29]</a></td></tr>

<tr><td>PMATUNE</td><td id="virtex4-MGT-GT11CLK-PMATUNE"><a href="#virtex4-MGT-bit-MAIN[10][19][56]">MAIN[10][19][56]</a></td></tr>

<tr><td>PMABIASPD</td><td id="virtex4-MGT-GT11CLK-PMABIASPD"><a href="#virtex4-MGT-bit-MAIN[10][19][21]">MAIN[10][19][21]</a></td></tr>

<tr><td>PMACOREPWRENABLE</td><td id="virtex4-MGT-GT11CLK-PMACOREPWRENABLE"><a href="#virtex4-MGT-bit-MAIN[10][19][1]">MAIN[10][19][1]</a></td></tr>

<tr><td>PMACTRL</td><td id="virtex4-MGT-GT11CLK-PMACTRL"><a href="#virtex4-MGT-bit-MAIN[10][19][3]">MAIN[10][19][3]</a></td></tr>

<tr><td>VREFSELECT</td><td id="virtex4-MGT-GT11CLK-VREFSELECT"><a href="#virtex4-MGT-bit-MAIN[10][19][24]">MAIN[10][19][24]</a></td></tr>

<tr><td>BANDGAPSEL</td><td id="virtex4-MGT-GT11CLK-BANDGAPSEL"><a href="#virtex4-MGT-bit-MAIN[10][19][36]">MAIN[10][19][36]</a></td></tr>

<tr><td>IREFBIASMODE bit 0</td><td id="virtex4-MGT-GT11CLK-IREFBIASMODE[0]"><a href="#virtex4-MGT-bit-MAIN[10][19][30]">MAIN[10][19][30]</a></td></tr>

<tr><td>IREFBIASMODE bit 1</td><td id="virtex4-MGT-GT11CLK-IREFBIASMODE[1]"><a href="#virtex4-MGT-bit-MAIN[10][19][31]">MAIN[10][19][31]</a></td></tr>

<tr><td>PMAIREFTRIM bit 0</td><td id="virtex4-MGT-GT11CLK-PMAIREFTRIM[0]"><a href="#virtex4-MGT-bit-MAIN[10][19][32]">MAIN[10][19][32]</a></td></tr>

<tr><td>PMAIREFTRIM bit 1</td><td id="virtex4-MGT-GT11CLK-PMAIREFTRIM[1]"><a href="#virtex4-MGT-bit-MAIN[10][19][33]">MAIN[10][19][33]</a></td></tr>

<tr><td>PMAIREFTRIM bit 2</td><td id="virtex4-MGT-GT11CLK-PMAIREFTRIM[2]"><a href="#virtex4-MGT-bit-MAIN[10][19][34]">MAIN[10][19][34]</a></td></tr>

<tr><td>PMAIREFTRIM bit 3</td><td id="virtex4-MGT-GT11CLK-PMAIREFTRIM[3]"><a href="#virtex4-MGT-bit-MAIN[10][19][35]">MAIN[10][19][35]</a></td></tr>

<tr><td>PMAVBGCTRL bit 0</td><td id="virtex4-MGT-GT11CLK-PMAVBGCTRL[0]"><a href="#virtex4-MGT-bit-MAIN[10][19][41]">MAIN[10][19][41]</a></td></tr>

<tr><td>PMAVBGCTRL bit 1</td><td id="virtex4-MGT-GT11CLK-PMAVBGCTRL[1]"><a href="#virtex4-MGT-bit-MAIN[10][19][42]">MAIN[10][19][42]</a></td></tr>

<tr><td>PMAVBGCTRL bit 2</td><td id="virtex4-MGT-GT11CLK-PMAVBGCTRL[2]"><a href="#virtex4-MGT-bit-MAIN[10][19][43]">MAIN[10][19][43]</a></td></tr>

<tr><td>PMAVBGCTRL bit 3</td><td id="virtex4-MGT-GT11CLK-PMAVBGCTRL[3]"><a href="#virtex4-MGT-bit-MAIN[10][19][44]">MAIN[10][19][44]</a></td></tr>

<tr><td>PMAVBGCTRL bit 4</td><td id="virtex4-MGT-GT11CLK-PMAVBGCTRL[4]"><a href="#virtex4-MGT-bit-MAIN[10][19][45]">MAIN[10][19][45]</a></td></tr>

<tr><td>PMAVREFTRIM bit 0</td><td id="virtex4-MGT-GT11CLK-PMAVREFTRIM[0]"><a href="#virtex4-MGT-bit-MAIN[10][19][25]">MAIN[10][19][25]</a></td></tr>

<tr><td>PMAVREFTRIM bit 1</td><td id="virtex4-MGT-GT11CLK-PMAVREFTRIM[1]"><a href="#virtex4-MGT-bit-MAIN[10][19][26]">MAIN[10][19][26]</a></td></tr>

<tr><td>PMAVREFTRIM bit 2</td><td id="virtex4-MGT-GT11CLK-PMAVREFTRIM[2]"><a href="#virtex4-MGT-bit-MAIN[10][19][27]">MAIN[10][19][27]</a></td></tr>

<tr><td>PMAVREFTRIM bit 3</td><td id="virtex4-MGT-GT11CLK-PMAVREFTRIM[3]"><a href="#virtex4-MGT-bit-MAIN[10][19][28]">MAIN[10][19][28]</a></td></tr>

<tr><td>RXAREGCTRL bit 0</td><td id="virtex4-MGT-GT11CLK-RXAREGCTRL[0]"><a href="#virtex4-MGT-bit-MAIN[10][19][46]">MAIN[10][19][46]</a></td></tr>

<tr><td>RXAREGCTRL bit 1</td><td id="virtex4-MGT-GT11CLK-RXAREGCTRL[1]"><a href="#virtex4-MGT-bit-MAIN[10][19][47]">MAIN[10][19][47]</a></td></tr>

<tr><td>RXAREGCTRL bit 2</td><td id="virtex4-MGT-GT11CLK-RXAREGCTRL[2]"><a href="#virtex4-MGT-bit-MAIN[10][19][48]">MAIN[10][19][48]</a></td></tr>

<tr><td>RXAREGCTRL bit 3</td><td id="virtex4-MGT-GT11CLK-RXAREGCTRL[3]"><a href="#virtex4-MGT-bit-MAIN[10][19][49]">MAIN[10][19][49]</a></td></tr>

<tr><td>RXAREGCTRL bit 4</td><td id="virtex4-MGT-GT11CLK-RXAREGCTRL[4]"><a href="#virtex4-MGT-bit-MAIN[10][19][50]">MAIN[10][19][50]</a></td></tr>

<tr><td>TXCLMODE bit 0</td><td id="virtex4-MGT-GT11CLK-TXCLMODE[0]"><a href="#virtex4-MGT-bit-MAIN[21][19][67]">MAIN[21][19][67]</a></td></tr>

<tr><td>TXCLMODE bit 1</td><td id="virtex4-MGT-GT11CLK-TXCLMODE[1]"><a href="#virtex4-MGT-bit-MAIN[21][19][68]">MAIN[21][19][68]</a></td></tr>

<tr><td>TXLOOPFILT bit 0</td><td id="virtex4-MGT-GT11CLK-TXLOOPFILT[0]"><a href="#virtex4-MGT-bit-MAIN[21][19][63]">MAIN[21][19][63]</a></td></tr>

<tr><td>TXLOOPFILT bit 1</td><td id="virtex4-MGT-GT11CLK-TXLOOPFILT[1]"><a href="#virtex4-MGT-bit-MAIN[21][19][64]">MAIN[21][19][64]</a></td></tr>

<tr><td>TXLOOPFILT bit 2</td><td id="virtex4-MGT-GT11CLK-TXLOOPFILT[2]"><a href="#virtex4-MGT-bit-MAIN[21][19][65]">MAIN[21][19][65]</a></td></tr>

<tr><td>TXLOOPFILT bit 3</td><td id="virtex4-MGT-GT11CLK-TXLOOPFILT[3]"><a href="#virtex4-MGT-bit-MAIN[21][19][66]">MAIN[21][19][66]</a></td></tr>

<tr><td>TXREGCTRL bit 0</td><td id="virtex4-MGT-GT11CLK-TXREGCTRL[0]"><a href="#virtex4-MGT-bit-MAIN[10][19][51]">MAIN[10][19][51]</a></td></tr>

<tr><td>TXREGCTRL bit 1</td><td id="virtex4-MGT-GT11CLK-TXREGCTRL[1]"><a href="#virtex4-MGT-bit-MAIN[10][19][52]">MAIN[10][19][52]</a></td></tr>

<tr><td>TXREGCTRL bit 2</td><td id="virtex4-MGT-GT11CLK-TXREGCTRL[2]"><a href="#virtex4-MGT-bit-MAIN[10][19][53]">MAIN[10][19][53]</a></td></tr>

<tr><td>TXREGCTRL bit 3</td><td id="virtex4-MGT-GT11CLK-TXREGCTRL[3]"><a href="#virtex4-MGT-bit-MAIN[10][19][54]">MAIN[10][19][54]</a></td></tr>

<tr><td>TXREGCTRL bit 4</td><td id="virtex4-MGT-GT11CLK-TXREGCTRL[4]"><a href="#virtex4-MGT-bit-MAIN[10][19][55]">MAIN[10][19][55]</a></td></tr>

<tr><td>VREFBIASMODE bit 0</td><td id="virtex4-MGT-GT11CLK-VREFBIASMODE[0]"><a href="#virtex4-MGT-bit-MAIN[10][19][22]">MAIN[10][19][22]</a></td></tr>

<tr><td>VREFBIASMODE bit 1</td><td id="virtex4-MGT-GT11CLK-VREFBIASMODE[1]"><a href="#virtex4-MGT-bit-MAIN[10][19][23]">MAIN[10][19][23]</a></td></tr>

<tr><td>ATBSEL bit 0</td><td id="virtex4-MGT-GT11CLK-ATBSEL[0]"><a href="#virtex4-MGT-bit-MAIN[11][19][1]">MAIN[11][19][1]</a></td></tr>

<tr><td>ATBSEL bit 1</td><td id="virtex4-MGT-GT11CLK-ATBSEL[1]"><a href="#virtex4-MGT-bit-MAIN[11][19][2]">MAIN[11][19][2]</a></td></tr>

<tr><td>ATBSEL bit 2</td><td id="virtex4-MGT-GT11CLK-ATBSEL[2]"><a href="#virtex4-MGT-bit-MAIN[11][19][3]">MAIN[11][19][3]</a></td></tr>

<tr><td>ATBSEL bit 3</td><td id="virtex4-MGT-GT11CLK-ATBSEL[3]"><a href="#virtex4-MGT-bit-MAIN[11][19][4]">MAIN[11][19][4]</a></td></tr>

<tr><td>ATBSEL bit 4</td><td id="virtex4-MGT-GT11CLK-ATBSEL[4]"><a href="#virtex4-MGT-bit-MAIN[11][19][5]">MAIN[11][19][5]</a></td></tr>

<tr><td>ATBSEL bit 5</td><td id="virtex4-MGT-GT11CLK-ATBSEL[5]"><a href="#virtex4-MGT-bit-MAIN[11][19][6]">MAIN[11][19][6]</a></td></tr>

<tr><td>ATBSEL bit 6</td><td id="virtex4-MGT-GT11CLK-ATBSEL[6]"><a href="#virtex4-MGT-bit-MAIN[11][19][7]">MAIN[11][19][7]</a></td></tr>

<tr><td>ATBSEL bit 7</td><td id="virtex4-MGT-GT11CLK-ATBSEL[7]"><a href="#virtex4-MGT-bit-MAIN[11][19][8]">MAIN[11][19][8]</a></td></tr>

<tr><td>ATBSEL bit 8</td><td id="virtex4-MGT-GT11CLK-ATBSEL[8]"><a href="#virtex4-MGT-bit-MAIN[11][19][9]">MAIN[11][19][9]</a></td></tr>

<tr><td>ATBSEL bit 9</td><td id="virtex4-MGT-GT11CLK-ATBSEL[9]"><a href="#virtex4-MGT-bit-MAIN[11][19][10]">MAIN[11][19][10]</a></td></tr>

<tr><td>ATBSEL bit 10</td><td id="virtex4-MGT-GT11CLK-ATBSEL[10]"><a href="#virtex4-MGT-bit-MAIN[11][19][11]">MAIN[11][19][11]</a></td></tr>

<tr><td>ATBSEL bit 11</td><td id="virtex4-MGT-GT11CLK-ATBSEL[11]"><a href="#virtex4-MGT-bit-MAIN[11][19][12]">MAIN[11][19][12]</a></td></tr>

<tr><td>ATBSEL bit 12</td><td id="virtex4-MGT-GT11CLK-ATBSEL[12]"><a href="#virtex4-MGT-bit-MAIN[11][19][13]">MAIN[11][19][13]</a></td></tr>

<tr><td>ATBSEL bit 13</td><td id="virtex4-MGT-GT11CLK-ATBSEL[13]"><a href="#virtex4-MGT-bit-MAIN[11][19][14]">MAIN[11][19][14]</a></td></tr>

<tr><td>ATBSEL bit 14</td><td id="virtex4-MGT-GT11CLK-ATBSEL[14]"><a href="#virtex4-MGT-bit-MAIN[11][19][15]">MAIN[11][19][15]</a></td></tr>

<tr><td>ATBSEL bit 15</td><td id="virtex4-MGT-GT11CLK-ATBSEL[15]"><a href="#virtex4-MGT-bit-MAIN[11][19][16]">MAIN[11][19][16]</a></td></tr>

<tr><td>ATBSEL bit 16</td><td id="virtex4-MGT-GT11CLK-ATBSEL[16]"><a href="#virtex4-MGT-bit-MAIN[11][19][21]">MAIN[11][19][21]</a></td></tr>

<tr><td>ATBSEL bit 17</td><td id="virtex4-MGT-GT11CLK-ATBSEL[17]"><a href="#virtex4-MGT-bit-MAIN[11][19][22]">MAIN[11][19][22]</a></td></tr>

<tr><td>PMACFG2SPARE bit 0</td><td id="virtex4-MGT-GT11CLK-PMACFG2SPARE[0]"><a href="#virtex4-MGT-bit-MAIN[11][19][23]">MAIN[11][19][23]</a></td></tr>

<tr><td>PMACFG2SPARE bit 1</td><td id="virtex4-MGT-GT11CLK-PMACFG2SPARE[1]"><a href="#virtex4-MGT-bit-MAIN[11][19][24]">MAIN[11][19][24]</a></td></tr>

<tr><td>PMACFG2SPARE bit 2</td><td id="virtex4-MGT-GT11CLK-PMACFG2SPARE[2]"><a href="#virtex4-MGT-bit-MAIN[11][19][25]">MAIN[11][19][25]</a></td></tr>

<tr><td>PMACFG2SPARE bit 3</td><td id="virtex4-MGT-GT11CLK-PMACFG2SPARE[3]"><a href="#virtex4-MGT-bit-MAIN[11][19][26]">MAIN[11][19][26]</a></td></tr>

<tr><td>PMACFG2SPARE bit 4</td><td id="virtex4-MGT-GT11CLK-PMACFG2SPARE[4]"><a href="#virtex4-MGT-bit-MAIN[11][19][27]">MAIN[11][19][27]</a></td></tr>

<tr><td>PMACFG2SPARE bit 5</td><td id="virtex4-MGT-GT11CLK-PMACFG2SPARE[5]"><a href="#virtex4-MGT-bit-MAIN[11][19][28]">MAIN[11][19][28]</a></td></tr>

<tr><td>PMACFG2SPARE bit 6</td><td id="virtex4-MGT-GT11CLK-PMACFG2SPARE[6]"><a href="#virtex4-MGT-bit-MAIN[11][19][29]">MAIN[11][19][29]</a></td></tr>

<tr><td>PMACFG2SPARE bit 7</td><td id="virtex4-MGT-GT11CLK-PMACFG2SPARE[7]"><a href="#virtex4-MGT-bit-MAIN[11][19][30]">MAIN[11][19][30]</a></td></tr>

<tr><td>PMACFG2SPARE bit 8</td><td id="virtex4-MGT-GT11CLK-PMACFG2SPARE[8]"><a href="#virtex4-MGT-bit-MAIN[11][19][31]">MAIN[11][19][31]</a></td></tr>

<tr><td>PMACFG2SPARE bit 9</td><td id="virtex4-MGT-GT11CLK-PMACFG2SPARE[9]"><a href="#virtex4-MGT-bit-MAIN[11][19][32]">MAIN[11][19][32]</a></td></tr>

<tr><td>PMACFG2SPARE bit 10</td><td id="virtex4-MGT-GT11CLK-PMACFG2SPARE[10]"><a href="#virtex4-MGT-bit-MAIN[11][19][33]">MAIN[11][19][33]</a></td></tr>

<tr><td>PMACFG2SPARE bit 11</td><td id="virtex4-MGT-GT11CLK-PMACFG2SPARE[11]"><a href="#virtex4-MGT-bit-MAIN[11][19][34]">MAIN[11][19][34]</a></td></tr>

<tr><td>PMACFG2SPARE bit 12</td><td id="virtex4-MGT-GT11CLK-PMACFG2SPARE[12]"><a href="#virtex4-MGT-bit-MAIN[11][19][35]">MAIN[11][19][35]</a></td></tr>

<tr><td>PMACFG2SPARE bit 13</td><td id="virtex4-MGT-GT11CLK-PMACFG2SPARE[13]"><a href="#virtex4-MGT-bit-MAIN[11][19][36]">MAIN[11][19][36]</a></td></tr>

<tr><td>PMACFG2SPARE bit 14</td><td id="virtex4-MGT-GT11CLK-PMACFG2SPARE[14]"><a href="#virtex4-MGT-bit-MAIN[11][19][41]">MAIN[11][19][41]</a></td></tr>

<tr><td>PMACFG2SPARE bit 15</td><td id="virtex4-MGT-GT11CLK-PMACFG2SPARE[15]"><a href="#virtex4-MGT-bit-MAIN[11][19][42]">MAIN[11][19][42]</a></td></tr>

<tr><td>PMACFG2SPARE bit 16</td><td id="virtex4-MGT-GT11CLK-PMACFG2SPARE[16]"><a href="#virtex4-MGT-bit-MAIN[11][19][43]">MAIN[11][19][43]</a></td></tr>

<tr><td>PMACFG2SPARE bit 17</td><td id="virtex4-MGT-GT11CLK-PMACFG2SPARE[17]"><a href="#virtex4-MGT-bit-MAIN[11][19][44]">MAIN[11][19][44]</a></td></tr>

<tr><td>PMACFG2SPARE bit 18</td><td id="virtex4-MGT-GT11CLK-PMACFG2SPARE[18]"><a href="#virtex4-MGT-bit-MAIN[11][19][45]">MAIN[11][19][45]</a></td></tr>

<tr><td>PMACFG2SPARE bit 19</td><td id="virtex4-MGT-GT11CLK-PMACFG2SPARE[19]"><a href="#virtex4-MGT-bit-MAIN[11][19][46]">MAIN[11][19][46]</a></td></tr>

<tr><td>PMACFG2SPARE bit 20</td><td id="virtex4-MGT-GT11CLK-PMACFG2SPARE[20]"><a href="#virtex4-MGT-bit-MAIN[11][19][47]">MAIN[11][19][47]</a></td></tr>

<tr><td>PMACFG2SPARE bit 21</td><td id="virtex4-MGT-GT11CLK-PMACFG2SPARE[21]"><a href="#virtex4-MGT-bit-MAIN[11][19][48]">MAIN[11][19][48]</a></td></tr>

<tr><td>PMACFG2SPARE bit 22</td><td id="virtex4-MGT-GT11CLK-PMACFG2SPARE[22]"><a href="#virtex4-MGT-bit-MAIN[11][19][49]">MAIN[11][19][49]</a></td></tr>

<tr><td>PMACFG2SPARE bit 23</td><td id="virtex4-MGT-GT11CLK-PMACFG2SPARE[23]"><a href="#virtex4-MGT-bit-MAIN[11][19][50]">MAIN[11][19][50]</a></td></tr>

<tr><td>PMACFG2SPARE bit 24</td><td id="virtex4-MGT-GT11CLK-PMACFG2SPARE[24]"><a href="#virtex4-MGT-bit-MAIN[11][19][51]">MAIN[11][19][51]</a></td></tr>

<tr><td>PMACFG2SPARE bit 25</td><td id="virtex4-MGT-GT11CLK-PMACFG2SPARE[25]"><a href="#virtex4-MGT-bit-MAIN[11][19][52]">MAIN[11][19][52]</a></td></tr>

<tr><td>PMACFG2SPARE bit 26</td><td id="virtex4-MGT-GT11CLK-PMACFG2SPARE[26]"><a href="#virtex4-MGT-bit-MAIN[11][19][53]">MAIN[11][19][53]</a></td></tr>

<tr><td>PMACFG2SPARE bit 27</td><td id="virtex4-MGT-GT11CLK-PMACFG2SPARE[27]"><a href="#virtex4-MGT-bit-MAIN[11][19][54]">MAIN[11][19][54]</a></td></tr>

<tr><td>PMACFG2SPARE bit 28</td><td id="virtex4-MGT-GT11CLK-PMACFG2SPARE[28]"><a href="#virtex4-MGT-bit-MAIN[11][19][55]">MAIN[11][19][55]</a></td></tr>

<tr><td>PMACFG2SPARE bit 29</td><td id="virtex4-MGT-GT11CLK-PMACFG2SPARE[29]"><a href="#virtex4-MGT-bit-MAIN[11][19][56]">MAIN[11][19][56]</a></td></tr>

<tr><td>PMACFG2SPARE bit 30</td><td id="virtex4-MGT-GT11CLK-PMACFG2SPARE[30]"><a href="#virtex4-MGT-bit-MAIN[11][19][61]">MAIN[11][19][61]</a></td></tr>

<tr><td>PMACFG2SPARE bit 31</td><td id="virtex4-MGT-GT11CLK-PMACFG2SPARE[31]"><a href="#virtex4-MGT-bit-MAIN[11][19][62]">MAIN[11][19][62]</a></td></tr>

<tr><td>PMACFG2SPARE bit 32</td><td id="virtex4-MGT-GT11CLK-PMACFG2SPARE[32]"><a href="#virtex4-MGT-bit-MAIN[11][19][63]">MAIN[11][19][63]</a></td></tr>

<tr><td>PMACFG2SPARE bit 33</td><td id="virtex4-MGT-GT11CLK-PMACFG2SPARE[33]"><a href="#virtex4-MGT-bit-MAIN[11][19][64]">MAIN[11][19][64]</a></td></tr>

<tr><td>PMACFG2SPARE bit 34</td><td id="virtex4-MGT-GT11CLK-PMACFG2SPARE[34]"><a href="#virtex4-MGT-bit-MAIN[11][19][65]">MAIN[11][19][65]</a></td></tr>

<tr><td>PMACFG2SPARE bit 35</td><td id="virtex4-MGT-GT11CLK-PMACFG2SPARE[35]"><a href="#virtex4-MGT-bit-MAIN[11][19][66]">MAIN[11][19][66]</a></td></tr>

<tr><td>PMACFG2SPARE bit 36</td><td id="virtex4-MGT-GT11CLK-PMACFG2SPARE[36]"><a href="#virtex4-MGT-bit-MAIN[11][19][67]">MAIN[11][19][67]</a></td></tr>

<tr><td>PMACFG2SPARE bit 37</td><td id="virtex4-MGT-GT11CLK-PMACFG2SPARE[37]"><a href="#virtex4-MGT-bit-MAIN[11][19][68]">MAIN[11][19][68]</a></td></tr>

<tr><td>PMACFG2SPARE bit 38</td><td id="virtex4-MGT-GT11CLK-PMACFG2SPARE[38]"><a href="#virtex4-MGT-bit-MAIN[11][19][69]">MAIN[11][19][69]</a></td></tr>

<tr><td>PMACFG2SPARE bit 39</td><td id="virtex4-MGT-GT11CLK-PMACFG2SPARE[39]"><a href="#virtex4-MGT-bit-MAIN[11][19][70]">MAIN[11][19][70]</a></td></tr>

<tr><td>PMACFG2SPARE bit 40</td><td id="virtex4-MGT-GT11CLK-PMACFG2SPARE[40]"><a href="#virtex4-MGT-bit-MAIN[11][19][71]">MAIN[11][19][71]</a></td></tr>

<tr><td>PMACFG2SPARE bit 41</td><td id="virtex4-MGT-GT11CLK-PMACFG2SPARE[41]"><a href="#virtex4-MGT-bit-MAIN[11][19][72]">MAIN[11][19][72]</a></td></tr>

<tr><td>PMACFG2SPARE bit 42</td><td id="virtex4-MGT-GT11CLK-PMACFG2SPARE[42]"><a href="#virtex4-MGT-bit-MAIN[11][19][73]">MAIN[11][19][73]</a></td></tr>

<tr><td>PMACFG2SPARE bit 43</td><td id="virtex4-MGT-GT11CLK-PMACFG2SPARE[43]"><a href="#virtex4-MGT-bit-MAIN[11][19][74]">MAIN[11][19][74]</a></td></tr>

<tr><td>PMACFG2SPARE bit 44</td><td id="virtex4-MGT-GT11CLK-PMACFG2SPARE[44]"><a href="#virtex4-MGT-bit-MAIN[11][19][75]">MAIN[11][19][75]</a></td></tr>

<tr><td>PMACFG2SPARE bit 45</td><td id="virtex4-MGT-GT11CLK-PMACFG2SPARE[45]"><a href="#virtex4-MGT-bit-MAIN[11][19][76]">MAIN[11][19][76]</a></td></tr>

<tr><td>TXCTRL1 bit 0</td><td id="virtex4-MGT-GT11CLK-TXCTRL1[0]"><a href="#virtex4-MGT-bit-MAIN[21][19][22]">MAIN[21][19][22]</a></td></tr>

<tr><td>TXCTRL1 bit 1</td><td id="virtex4-MGT-GT11CLK-TXCTRL1[1]"><a href="#virtex4-MGT-bit-MAIN[21][19][23]">MAIN[21][19][23]</a></td></tr>

<tr><td>TXCTRL1 bit 2</td><td id="virtex4-MGT-GT11CLK-TXCTRL1[2]"><a href="#virtex4-MGT-bit-MAIN[21][19][24]">MAIN[21][19][24]</a></td></tr>

<tr><td>TXCTRL1 bit 3</td><td id="virtex4-MGT-GT11CLK-TXCTRL1[3]"><a href="#virtex4-MGT-bit-MAIN[21][19][25]">MAIN[21][19][25]</a></td></tr>

<tr><td>TXCTRL1 bit 4</td><td id="virtex4-MGT-GT11CLK-TXCTRL1[4]"><a href="#virtex4-MGT-bit-MAIN[21][19][26]">MAIN[21][19][26]</a></td></tr>

<tr><td>TXCTRL1 bit 5</td><td id="virtex4-MGT-GT11CLK-TXCTRL1[5]"><a href="#virtex4-MGT-bit-MAIN[21][19][27]">MAIN[21][19][27]</a></td></tr>

<tr><td>TXCTRL1 bit 6</td><td id="virtex4-MGT-GT11CLK-TXCTRL1[6]"><a href="#virtex4-MGT-bit-MAIN[21][19][28]">MAIN[21][19][28]</a></td></tr>

<tr><td>TXCTRL1 bit 7</td><td id="virtex4-MGT-GT11CLK-TXCTRL1[7]"><a href="#virtex4-MGT-bit-MAIN[21][19][29]">MAIN[21][19][29]</a></td></tr>

<tr><td>TXCTRL1 bit 8</td><td id="virtex4-MGT-GT11CLK-TXCTRL1[8]"><a href="#virtex4-MGT-bit-MAIN[21][19][30]">MAIN[21][19][30]</a></td></tr>

<tr><td>TXCTRL1 bit 9</td><td id="virtex4-MGT-GT11CLK-TXCTRL1[9]"><a href="#virtex4-MGT-bit-MAIN[21][19][31]">MAIN[21][19][31]</a></td></tr>

<tr><td>TXTUNE bit 0</td><td id="virtex4-MGT-GT11CLK-TXTUNE[0]"><a href="#virtex4-MGT-bit-MAIN[21][19][44]">MAIN[21][19][44]</a></td></tr>

<tr><td>TXTUNE bit 1</td><td id="virtex4-MGT-GT11CLK-TXTUNE[1]"><a href="#virtex4-MGT-bit-MAIN[21][19][45]">MAIN[21][19][45]</a></td></tr>

<tr><td>TXTUNE bit 2</td><td id="virtex4-MGT-GT11CLK-TXTUNE[2]"><a href="#virtex4-MGT-bit-MAIN[21][19][46]">MAIN[21][19][46]</a></td></tr>

<tr><td>TXTUNE bit 3</td><td id="virtex4-MGT-GT11CLK-TXTUNE[3]"><a href="#virtex4-MGT-bit-MAIN[21][19][47]">MAIN[21][19][47]</a></td></tr>

<tr><td>TXTUNE bit 4</td><td id="virtex4-MGT-GT11CLK-TXTUNE[4]"><a href="#virtex4-MGT-bit-MAIN[21][19][48]">MAIN[21][19][48]</a></td></tr>

<tr><td>TXTUNE bit 5</td><td id="virtex4-MGT-GT11CLK-TXTUNE[5]"><a href="#virtex4-MGT-bit-MAIN[21][19][49]">MAIN[21][19][49]</a></td></tr>

<tr><td>TXTUNE bit 6</td><td id="virtex4-MGT-GT11CLK-TXTUNE[6]"><a href="#virtex4-MGT-bit-MAIN[21][19][50]">MAIN[21][19][50]</a></td></tr>

<tr><td>TXTUNE bit 7</td><td id="virtex4-MGT-GT11CLK-TXTUNE[7]"><a href="#virtex4-MGT-bit-MAIN[21][19][51]">MAIN[21][19][51]</a></td></tr>

<tr><td>TXTUNE bit 8</td><td id="virtex4-MGT-GT11CLK-TXTUNE[8]"><a href="#virtex4-MGT-bit-MAIN[21][19][52]">MAIN[21][19][52]</a></td></tr>

<tr><td>TXTUNE bit 9</td><td id="virtex4-MGT-GT11CLK-TXTUNE[9]"><a href="#virtex4-MGT-bit-MAIN[21][19][53]">MAIN[21][19][53]</a></td></tr>

<tr><td>TXTUNE bit 10</td><td id="virtex4-MGT-GT11CLK-TXTUNE[10]"><a href="#virtex4-MGT-bit-MAIN[21][19][54]">MAIN[21][19][54]</a></td></tr>

<tr><td>TXTUNE bit 11</td><td id="virtex4-MGT-GT11CLK-TXTUNE[11]"><a href="#virtex4-MGT-bit-MAIN[21][19][55]">MAIN[21][19][55]</a></td></tr>

<tr><td>TXTUNE bit 12</td><td id="virtex4-MGT-GT11CLK-TXTUNE[12]"><a href="#virtex4-MGT-bit-MAIN[21][19][56]">MAIN[21][19][56]</a></td></tr>

<tr><td>TXABPMACLKSEL</td><td><a href="#virtex4-MGT-GT11CLK-TXABPMACLKSEL">[enum: GT11_PMACLKSEL]</a></td></tr>

<tr><td>TXPLLNDIVSEL</td><td><a href="#virtex4-MGT-GT11CLK-TXPLLNDIVSEL">[enum: GT11_PLLNDIVSEL]</a></td></tr>

<tr><td>REFCLKSEL</td><td><a href="#virtex4-MGT-GT11CLK-REFCLKSEL">[enum: GT11_REFCLKSEL]</a></td></tr>

<tr><td>SYNCLK1_DRIVE</td><td><a href="#virtex4-MGT-GT11CLK-SYNCLK1_DRIVE">[enum: GT11_SYNCLK_DRIVE]</a></td></tr>

<tr><td>SYNCLK2_DRIVE</td><td><a href="#virtex4-MGT-GT11CLK-SYNCLK2_DRIVE">[enum: GT11_SYNCLK_DRIVE]</a></td></tr>

<tr><td>SYNCLK_DRIVE_ENABLE</td><td id="virtex4-MGT-GT11CLK-SYNCLK_DRIVE_ENABLE"><a href="#virtex4-MGT-bit-MAIN[10][19][7]">!MAIN[10][19][7]</a></td></tr>

<tr><td>SYNCLK_ENABLE</td><td id="virtex4-MGT-GT11CLK-SYNCLK_ENABLE"><a href="#virtex4-MGT-bit-MAIN[10][19][2]">MAIN[10][19][2]</a></td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex4 MGT enum GT11_PMACLKSEL</caption>
<thead>
<tr id="virtex4-MGT-GT11CLK-TXABPMACLKSEL"><th>GT11CLK.TXABPMACLKSEL</th><td id="virtex4-MGT-GT11CLK-TXABPMACLKSEL[1]"><a href="#virtex4-MGT-bit-MAIN[10][19][70]">MAIN[10][19][70]</a></td><td id="virtex4-MGT-GT11CLK-TXABPMACLKSEL[0]"><a href="#virtex4-MGT-bit-MAIN[10][19][69]">MAIN[10][19][69]</a></td></tr>

</thead>

<tbody>
<tr><td>REFCLK1</td><td>0</td><td>0</td></tr>

<tr><td>REFCLK2</td><td>0</td><td>1</td></tr>

<tr><td>GREFCLK</td><td>1</td><td>0</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex4 MGT enum GT11_PLLNDIVSEL</caption>
<thead>
<tr id="virtex4-MGT-GT11CLK-TXPLLNDIVSEL"><th>GT11CLK.TXPLLNDIVSEL</th><td id="virtex4-MGT-GT11CLK-TXPLLNDIVSEL[2]"><a href="#virtex4-MGT-bit-MAIN[21][19][72]">MAIN[21][19][72]</a></td><td id="virtex4-MGT-GT11CLK-TXPLLNDIVSEL[1]"><a href="#virtex4-MGT-bit-MAIN[21][19][71]">MAIN[21][19][71]</a></td><td id="virtex4-MGT-GT11CLK-TXPLLNDIVSEL[0]"><a href="#virtex4-MGT-bit-MAIN[21][19][70]">MAIN[21][19][70]</a></td></tr>

</thead>

<tbody>
<tr><td>_8</td><td>0</td><td>0</td><td>0</td></tr>

<tr><td>_10</td><td>0</td><td>0</td><td>1</td></tr>

<tr><td>_16</td><td>0</td><td>1</td><td>0</td></tr>

<tr><td>_20</td><td>0</td><td>1</td><td>1</td></tr>

<tr><td>_32</td><td>1</td><td>0</td><td>0</td></tr>

<tr><td>_40</td><td>1</td><td>0</td><td>1</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex4 MGT enum GT11_REFCLKSEL</caption>
<thead>
<tr id="virtex4-MGT-GT11CLK-REFCLKSEL"><th>GT11CLK.REFCLKSEL</th><td id="virtex4-MGT-GT11CLK-REFCLKSEL[3]"><a href="#virtex4-MGT-bit-MAIN[10][19][62]">MAIN[10][19][62]</a></td><td id="virtex4-MGT-GT11CLK-REFCLKSEL[2]"><a href="#virtex4-MGT-bit-MAIN[10][19][61]">MAIN[10][19][61]</a></td><td id="virtex4-MGT-GT11CLK-REFCLKSEL[1]"><a href="#virtex4-MGT-bit-MAIN[10][19][11]">MAIN[10][19][11]</a></td><td id="virtex4-MGT-GT11CLK-REFCLKSEL[0]"><a href="#virtex4-MGT-bit-MAIN[10][19][6]">MAIN[10][19][6]</a></td></tr>

</thead>

<tbody>
<tr><td>SYNCLK1IN</td><td>0</td><td>0</td><td>0</td><td>0</td></tr>

<tr><td>SYNCLK2IN</td><td>0</td><td>1</td><td>0</td><td>0</td></tr>

<tr><td>RXBCLK</td><td>1</td><td>0</td><td>0</td><td>0</td></tr>

<tr><td>REFCLK</td><td>1</td><td>1</td><td>0</td><td>0</td></tr>

<tr><td>MGTCLK</td><td>1</td><td>1</td><td>1</td><td>1</td></tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex4 MGT enum GT11_SYNCLK_DRIVE</caption>
<thead>
<tr id="virtex4-MGT-GT11CLK-SYNCLK1_DRIVE"><th>GT11CLK.SYNCLK1_DRIVE</th><td id="virtex4-MGT-GT11CLK-SYNCLK1_DRIVE[2]"><a href="#virtex4-MGT-bit-MAIN[10][19][65]">MAIN[10][19][65]</a></td><td id="virtex4-MGT-GT11CLK-SYNCLK1_DRIVE[1]"><a href="#virtex4-MGT-bit-MAIN[10][19][64]">MAIN[10][19][64]</a></td><td id="virtex4-MGT-GT11CLK-SYNCLK1_DRIVE[0]"><a href="#virtex4-MGT-bit-MAIN[10][19][63]">MAIN[10][19][63]</a></td></tr>

<tr id="virtex4-MGT-GT11CLK-SYNCLK2_DRIVE"><th>GT11CLK.SYNCLK2_DRIVE</th><td id="virtex4-MGT-GT11CLK-SYNCLK2_DRIVE[2]"><a href="#virtex4-MGT-bit-MAIN[10][19][68]">MAIN[10][19][68]</a></td><td id="virtex4-MGT-GT11CLK-SYNCLK2_DRIVE[1]"><a href="#virtex4-MGT-bit-MAIN[10][19][67]">MAIN[10][19][67]</a></td><td id="virtex4-MGT-GT11CLK-SYNCLK2_DRIVE[0]"><a href="#virtex4-MGT-bit-MAIN[10][19][66]">MAIN[10][19][66]</a></td></tr>

</thead>

<tbody>
<tr><td>NONE</td><td>0</td><td>0</td><td>0</td></tr>

<tr><td>BUF_UP</td><td>0</td><td>0</td><td>1</td></tr>

<tr><td>BUF_DOWN</td><td>0</td><td>1</td><td>0</td></tr>

<tr><td>DRIVE_UP</td><td>1</td><td>0</td><td>1</td></tr>

<tr><td>DRIVE_DOWN</td><td>1</td><td>1</td><td>0</td></tr>

<tr><td>DRIVE_BOTH</td><td>1</td><td>1</td><td>1</td></tr>

</tbody>

</table>
</div>

<h3 id="bel-wires"><a class="header" href="#bel-wires">Bel wires</a></h3>
<div class="table-wrapper">
<table>
<caption>virtex4 MGT bel wires</caption>
<thead>
<tr><th>Wire</th><th>Pins</th></tr>

</thead>

<tbody>
<tr><td>CELL[0].IMUX_SR_OPTINV[0]</td><td>GT11[0].RXRESET</td></tr>

<tr><td>CELL[0].IMUX_IMUX[0]</td><td>GT11[0].TXDATA[0]</td></tr>

<tr><td>CELL[0].IMUX_IMUX[1]</td><td>GT11[0].TXDATA[1]</td></tr>

<tr><td>CELL[0].IMUX_IMUX[2]</td><td>GT11[0].TXDATA[2]</td></tr>

<tr><td>CELL[0].IMUX_IMUX[3]</td><td>GT11[0].TXDATA[3]</td></tr>

<tr><td>CELL[0].IMUX_IMUX[4]</td><td>GT11[0].TXCRCIN[7]</td></tr>

<tr><td>CELL[0].IMUX_IMUX[5]</td><td>GT11[0].TXCRCIN[6]</td></tr>

<tr><td>CELL[0].IMUX_IMUX[6]</td><td>GT11[0].TXCRCIN[5]</td></tr>

<tr><td>CELL[0].IMUX_IMUX[7]</td><td>GT11[0].TXCRCIN[4]</td></tr>

<tr><td>CELL[0].IMUX_IMUX[8]</td><td>GT11[0].RXCRCIN[7]</td></tr>

<tr><td>CELL[0].IMUX_IMUX[9]</td><td>GT11[0].RXCRCIN[6]</td></tr>

<tr><td>CELL[0].IMUX_IMUX[10]</td><td>GT11[0].RXCRCIN[5]</td></tr>

<tr><td>CELL[0].IMUX_IMUX[11]</td><td>GT11[0].RXCRCIN[4]</td></tr>

<tr><td>CELL[0].IMUX_IMUX[12]</td><td>GT11[0].RXUSRVCODAC[0]</td></tr>

<tr><td>CELL[0].IMUX_IMUX[13]</td><td>GT11[0].RXUSRVCODAC[1]</td></tr>

<tr><td>CELL[0].IMUX_IMUX[14]</td><td>GT11[0].RXUSRVCODAC[2]</td></tr>

<tr><td>CELL[0].IMUX_IMUX[15]</td><td>GT11[0].RXUSRVCODAC[3]</td></tr>

<tr><td>CELL[0].IMUX_IMUX[16]</td><td>GT11[0].TXBYPASS8B10B[0]</td></tr>

<tr><td>CELL[0].IMUX_IMUX[17]</td><td>GT11[0].TXCHARISK[0]</td></tr>

<tr><td>CELL[0].IMUX_IMUX[18]</td><td>GT11[0].TXCHARDISPMODE[0]</td></tr>

<tr><td>CELL[0].IMUX_IMUX[19]</td><td>GT11[0].TXCHARDISPVAL[0]</td></tr>

<tr><td>CELL[0].OUT_BEST_TMIN[0]</td><td>GT11[0].RXDATA[0]</td></tr>

<tr><td>CELL[0].OUT_BEST_TMIN[1]</td><td>GT11[0].RXDATA[1]</td></tr>

<tr><td>CELL[0].OUT_BEST_TMIN[2]</td><td>GT11[0].RXDATA[2]</td></tr>

<tr><td>CELL[0].OUT_BEST_TMIN[3]</td><td>GT11[0].RXDATA[3]</td></tr>

<tr><td>CELL[0].OUT_BEST_TMIN[4]</td><td>GT11[0].RXDISPERR[0]</td></tr>

<tr><td>CELL[0].OUT_BEST_TMIN[5]</td><td>GT11[0].RXNOTINTABLE[0]</td></tr>

<tr><td>CELL[0].OUT_BEST_TMIN[6]</td><td>GT11[0].RXCHARISK[0]</td></tr>

<tr><td>CELL[0].OUT_BEST_TMIN[7]</td><td>GT11[0].RXCHARISCOMMA[0]</td></tr>

<tr><td>CELL[0].OUT_SEC_TMIN[0]</td><td>GT11[0].RXRUNDISP[0]</td></tr>

<tr><td>CELL[0].OUT_SEC_TMIN[1]</td><td>GT11[0].TXRUNDISP[0]</td></tr>

<tr><td>CELL[0].OUT_SEC_TMIN[2]</td><td>GT11[0].TXKERR[0]</td></tr>

<tr><td>CELL[0].OUT_HALF0_BEL[0]</td><td>GT11[0].TXCRCOUT[7]</td></tr>

<tr><td>CELL[0].OUT_HALF0_BEL[1]</td><td>GT11[0].TXCRCOUT[6]</td></tr>

<tr><td>CELL[0].OUT_HALF0_BEL[2]</td><td>GT11[0].TXCRCOUT[5]</td></tr>

<tr><td>CELL[0].OUT_HALF0_BEL[3]</td><td>GT11[0].TXCRCOUT[4]</td></tr>

<tr><td>CELL[0].OUT_HALF0_BEL[4]</td><td>GT11[0].RXADCN</td></tr>

<tr><td>CELL[0].OUT_HALF1_BEL[0]</td><td>GT11[0].TXCRCOUT[7]</td></tr>

<tr><td>CELL[0].OUT_HALF1_BEL[1]</td><td>GT11[0].TXCRCOUT[6]</td></tr>

<tr><td>CELL[0].OUT_HALF1_BEL[2]</td><td>GT11[0].TXCRCOUT[5]</td></tr>

<tr><td>CELL[0].OUT_HALF1_BEL[3]</td><td>GT11[0].TXCRCOUT[4]</td></tr>

<tr><td>CELL[0].OUT_HALF1_BEL[4]</td><td>GT11[0].RXADCN</td></tr>

<tr><td>CELL[1].IMUX_SR_OPTINV[0]</td><td>GT11[0].TXRESET</td></tr>

<tr><td>CELL[1].IMUX_IMUX[0]</td><td>GT11[0].TXDATA[4]</td></tr>

<tr><td>CELL[1].IMUX_IMUX[1]</td><td>GT11[0].TXDATA[5]</td></tr>

<tr><td>CELL[1].IMUX_IMUX[2]</td><td>GT11[0].TXDATA[6]</td></tr>

<tr><td>CELL[1].IMUX_IMUX[3]</td><td>GT11[0].TXDATA[7]</td></tr>

<tr><td>CELL[1].IMUX_IMUX[4]</td><td>GT11[0].TXCRCIN[3]</td></tr>

<tr><td>CELL[1].IMUX_IMUX[5]</td><td>GT11[0].TXCRCIN[2]</td></tr>

<tr><td>CELL[1].IMUX_IMUX[6]</td><td>GT11[0].TXCRCIN[1]</td></tr>

<tr><td>CELL[1].IMUX_IMUX[7]</td><td>GT11[0].TXCRCIN[0]</td></tr>

<tr><td>CELL[1].IMUX_IMUX[8]</td><td>GT11[0].RXCRCIN[3]</td></tr>

<tr><td>CELL[1].IMUX_IMUX[9]</td><td>GT11[0].RXCRCIN[2]</td></tr>

<tr><td>CELL[1].IMUX_IMUX[10]</td><td>GT11[0].RXCRCIN[1]</td></tr>

<tr><td>CELL[1].IMUX_IMUX[11]</td><td>GT11[0].RXCRCIN[0]</td></tr>

<tr><td>CELL[1].IMUX_IMUX[12]</td><td>GT11[0].RXUSRVCODAC[4]</td></tr>

<tr><td>CELL[1].IMUX_IMUX[13]</td><td>GT11[0].RXUSRVCODAC[5]</td></tr>

<tr><td>CELL[1].IMUX_IMUX[14]</td><td>GT11[0].RXUSRVCODAC[6]</td></tr>

<tr><td>CELL[1].IMUX_IMUX[15]</td><td>GT11[0].RXUSRVCODAC[7]</td></tr>

<tr><td>CELL[1].IMUX_IMUX[16]</td><td>GT11[0].TXINTDATAWIDTH[0]</td></tr>

<tr><td>CELL[1].IMUX_IMUX[17]</td><td>GT11[0].TXINTDATAWIDTH[1]</td></tr>

<tr><td>CELL[1].IMUX_IMUX[18]</td><td>GT11[0].RXINTDATAWIDTH[0]</td></tr>

<tr><td>CELL[1].IMUX_IMUX[19]</td><td>GT11[0].RXINTDATAWIDTH[1]</td></tr>

<tr><td>CELL[1].IMUX_IMUX[20]</td><td>GT11[0].TXDATAWIDTH[0]</td></tr>

<tr><td>CELL[1].IMUX_IMUX[21]</td><td>GT11[0].TXDATAWIDTH[1]</td></tr>

<tr><td>CELL[1].IMUX_IMUX[22]</td><td>GT11[0].RXDATAWIDTH[0]</td></tr>

<tr><td>CELL[1].IMUX_IMUX[23]</td><td>GT11[0].RXDATAWIDTH[1]</td></tr>

<tr><td>CELL[1].OUT_BEST_TMIN[0]</td><td>GT11[0].RXDATA[4]</td></tr>

<tr><td>CELL[1].OUT_BEST_TMIN[1]</td><td>GT11[0].RXDATA[5]</td></tr>

<tr><td>CELL[1].OUT_BEST_TMIN[2]</td><td>GT11[0].RXDATA[6]</td></tr>

<tr><td>CELL[1].OUT_BEST_TMIN[3]</td><td>GT11[0].RXDATA[7]</td></tr>

<tr><td>CELL[1].OUT_BEST_TMIN[4]</td><td>GT11[0].RXLOSSOFSYNC[0]</td></tr>

<tr><td>CELL[1].OUT_BEST_TMIN[5]</td><td>GT11[0].RXLOSSOFSYNC[1]</td></tr>

<tr><td>CELL[1].OUT_BEST_TMIN[6]</td><td>GT11[0].RXSIGDET</td></tr>

<tr><td>CELL[1].OUT_BEST_TMIN[7]</td><td>GT11[0].RXADCP</td></tr>

<tr><td>CELL[1].OUT_HALF0_BEL[0]</td><td>GT11[0].TXCRCOUT[3]</td></tr>

<tr><td>CELL[1].OUT_HALF0_BEL[1]</td><td>GT11[0].TXCRCOUT[2]</td></tr>

<tr><td>CELL[1].OUT_HALF0_BEL[2]</td><td>GT11[0].TXCRCOUT[1]</td></tr>

<tr><td>CELL[1].OUT_HALF0_BEL[3]</td><td>GT11[0].TXCRCOUT[0]</td></tr>

<tr><td>CELL[1].OUT_HALF0_BEL[4]</td><td>GT11[0].CDRSTATUS[0]</td></tr>

<tr><td>CELL[1].OUT_HALF0_BEL[5]</td><td>GT11[0].CDRSTATUS[1]</td></tr>

<tr><td>CELL[1].OUT_HALF0_BEL[6]</td><td>GT11[0].CDRSTATUS[2]</td></tr>

<tr><td>CELL[1].OUT_HALF0_BEL[7]</td><td>GT11[0].CDRSTATUS[3]</td></tr>

<tr><td>CELL[1].OUT_HALF1_BEL[0]</td><td>GT11[0].TXCRCOUT[3]</td></tr>

<tr><td>CELL[1].OUT_HALF1_BEL[1]</td><td>GT11[0].TXCRCOUT[2]</td></tr>

<tr><td>CELL[1].OUT_HALF1_BEL[2]</td><td>GT11[0].TXCRCOUT[1]</td></tr>

<tr><td>CELL[1].OUT_HALF1_BEL[3]</td><td>GT11[0].TXCRCOUT[0]</td></tr>

<tr><td>CELL[1].OUT_HALF1_BEL[4]</td><td>GT11[0].CDRSTATUS[0]</td></tr>

<tr><td>CELL[1].OUT_HALF1_BEL[5]</td><td>GT11[0].CDRSTATUS[1]</td></tr>

<tr><td>CELL[1].OUT_HALF1_BEL[6]</td><td>GT11[0].CDRSTATUS[2]</td></tr>

<tr><td>CELL[1].OUT_HALF1_BEL[7]</td><td>GT11[0].CDRSTATUS[3]</td></tr>

<tr><td>CELL[2].IMUX_IMUX[0]</td><td>GT11[0].TXDATA[8]</td></tr>

<tr><td>CELL[2].IMUX_IMUX[1]</td><td>GT11[0].TXDATA[9]</td></tr>

<tr><td>CELL[2].IMUX_IMUX[2]</td><td>GT11[0].TXDATA[10]</td></tr>

<tr><td>CELL[2].IMUX_IMUX[3]</td><td>GT11[0].TXDATA[11]</td></tr>

<tr><td>CELL[2].IMUX_IMUX[4]</td><td>GT11[0].TXCRCIN[15]</td></tr>

<tr><td>CELL[2].IMUX_IMUX[5]</td><td>GT11[0].TXCRCIN[14]</td></tr>

<tr><td>CELL[2].IMUX_IMUX[6]</td><td>GT11[0].TXCRCIN[13]</td></tr>

<tr><td>CELL[2].IMUX_IMUX[7]</td><td>GT11[0].TXCRCIN[12]</td></tr>

<tr><td>CELL[2].IMUX_IMUX[8]</td><td>GT11[0].RXCRCIN[15]</td></tr>

<tr><td>CELL[2].IMUX_IMUX[9]</td><td>GT11[0].RXCRCIN[14]</td></tr>

<tr><td>CELL[2].IMUX_IMUX[10]</td><td>GT11[0].RXCRCIN[13]</td></tr>

<tr><td>CELL[2].IMUX_IMUX[11]</td><td>GT11[0].RXCRCIN[12]</td></tr>

<tr><td>CELL[2].IMUX_IMUX[12]</td><td>GT11[0].RXUSRVCODAC[8]</td></tr>

<tr><td>CELL[2].IMUX_IMUX[13]</td><td>GT11[0].RXUSRVCODAC[9]</td></tr>

<tr><td>CELL[2].IMUX_IMUX[14]</td><td>GT11[0].RXSYNC</td></tr>

<tr><td>CELL[2].IMUX_IMUX[16]</td><td>GT11[0].TXBYPASS8B10B[1]</td></tr>

<tr><td>CELL[2].IMUX_IMUX[17]</td><td>GT11[0].TXCHARISK[1]</td></tr>

<tr><td>CELL[2].IMUX_IMUX[18]</td><td>GT11[0].TXCHARDISPMODE[1]</td></tr>

<tr><td>CELL[2].IMUX_IMUX[19]</td><td>GT11[0].TXCHARDISPVAL[1]</td></tr>

<tr><td>CELL[2].OUT_BEST_TMIN[0]</td><td>GT11[0].RXDATA[8]</td></tr>

<tr><td>CELL[2].OUT_BEST_TMIN[1]</td><td>GT11[0].RXDATA[9]</td></tr>

<tr><td>CELL[2].OUT_BEST_TMIN[2]</td><td>GT11[0].RXDATA[10]</td></tr>

<tr><td>CELL[2].OUT_BEST_TMIN[3]</td><td>GT11[0].RXDATA[11]</td></tr>

<tr><td>CELL[2].OUT_BEST_TMIN[4]</td><td>GT11[0].RXDISPERR[1]</td></tr>

<tr><td>CELL[2].OUT_BEST_TMIN[5]</td><td>GT11[0].RXNOTINTABLE[1]</td></tr>

<tr><td>CELL[2].OUT_BEST_TMIN[6]</td><td>GT11[0].RXCHARISK[1]</td></tr>

<tr><td>CELL[2].OUT_BEST_TMIN[7]</td><td>GT11[0].RXCHARISCOMMA[1]</td></tr>

<tr><td>CELL[2].OUT_SEC_TMIN[0]</td><td>GT11[0].RXRUNDISP[1]</td></tr>

<tr><td>CELL[2].OUT_SEC_TMIN[1]</td><td>GT11[0].TXRUNDISP[1]</td></tr>

<tr><td>CELL[2].OUT_SEC_TMIN[2]</td><td>GT11[0].TXKERR[1]</td></tr>

<tr><td>CELL[2].OUT_HALF0_BEL[0]</td><td>GT11[0].TXCRCOUT[15]</td></tr>

<tr><td>CELL[2].OUT_HALF0_BEL[1]</td><td>GT11[0].TXCRCOUT[14]</td></tr>

<tr><td>CELL[2].OUT_HALF0_BEL[2]</td><td>GT11[0].TXCRCOUT[13]</td></tr>

<tr><td>CELL[2].OUT_HALF0_BEL[3]</td><td>GT11[0].TXCRCOUT[12]</td></tr>

<tr><td>CELL[2].OUT_HALF0_BEL[4]</td><td>GT11[0].CDRSTATUS[4]</td></tr>

<tr><td>CELL[2].OUT_HALF0_BEL[5]</td><td>GT11[0].CDRSTATUS[5]</td></tr>

<tr><td>CELL[2].OUT_HALF0_BEL[6]</td><td>GT11[0].CDRSTATUS[6]</td></tr>

<tr><td>CELL[2].OUT_HALF1_BEL[0]</td><td>GT11[0].TXCRCOUT[15]</td></tr>

<tr><td>CELL[2].OUT_HALF1_BEL[1]</td><td>GT11[0].TXCRCOUT[14]</td></tr>

<tr><td>CELL[2].OUT_HALF1_BEL[2]</td><td>GT11[0].TXCRCOUT[13]</td></tr>

<tr><td>CELL[2].OUT_HALF1_BEL[3]</td><td>GT11[0].TXCRCOUT[12]</td></tr>

<tr><td>CELL[2].OUT_HALF1_BEL[4]</td><td>GT11[0].CDRSTATUS[4]</td></tr>

<tr><td>CELL[2].OUT_HALF1_BEL[5]</td><td>GT11[0].CDRSTATUS[5]</td></tr>

<tr><td>CELL[2].OUT_HALF1_BEL[6]</td><td>GT11[0].CDRSTATUS[6]</td></tr>

<tr><td>CELL[3].IMUX_IMUX[0]</td><td>GT11[0].TXDATA[12]</td></tr>

<tr><td>CELL[3].IMUX_IMUX[1]</td><td>GT11[0].TXDATA[13]</td></tr>

<tr><td>CELL[3].IMUX_IMUX[2]</td><td>GT11[0].TXDATA[14]</td></tr>

<tr><td>CELL[3].IMUX_IMUX[3]</td><td>GT11[0].TXDATA[15]</td></tr>

<tr><td>CELL[3].IMUX_IMUX[4]</td><td>GT11[0].TXCRCIN[11]</td></tr>

<tr><td>CELL[3].IMUX_IMUX[5]</td><td>GT11[0].TXCRCIN[10]</td></tr>

<tr><td>CELL[3].IMUX_IMUX[6]</td><td>GT11[0].TXCRCIN[9]</td></tr>

<tr><td>CELL[3].IMUX_IMUX[7]</td><td>GT11[0].TXCRCIN[8]</td></tr>

<tr><td>CELL[3].IMUX_IMUX[8]</td><td>GT11[0].RXCRCIN[11]</td></tr>

<tr><td>CELL[3].IMUX_IMUX[9]</td><td>GT11[0].RXCRCIN[10]</td></tr>

<tr><td>CELL[3].IMUX_IMUX[10]</td><td>GT11[0].RXCRCIN[9]</td></tr>

<tr><td>CELL[3].IMUX_IMUX[11]</td><td>GT11[0].RXCRCIN[8]</td></tr>

<tr><td>CELL[3].IMUX_IMUX[12]</td><td>GT11[0].ENPCOMMAALIGN</td></tr>

<tr><td>CELL[3].IMUX_IMUX[13]</td><td>GT11[0].ENMCOMMAALIGN</td></tr>

<tr><td>CELL[3].IMUX_IMUX[14]</td><td>GT11[0].RXDESCRAM64B66BUSE</td></tr>

<tr><td>CELL[3].IMUX_IMUX[15]</td><td>GT11[0].RXBLOCKSYNC64B66BUSE</td></tr>

<tr><td>CELL[3].IMUX_IMUX[16]</td><td>GT11[0].RXCOMMADETUSE</td></tr>

<tr><td>CELL[3].IMUX_IMUX[17]</td><td>GT11[0].RXSLIDE</td></tr>

<tr><td>CELL[3].IMUX_IMUX[18]</td><td>GT11[0].TXCLKSTABLE</td></tr>

<tr><td>CELL[3].IMUX_IMUX[19]</td><td>GT11[0].RXCLKSTABLE</td></tr>

<tr><td>CELL[3].OUT_BEST_TMIN[0]</td><td>GT11[0].RXDATA[12]</td></tr>

<tr><td>CELL[3].OUT_BEST_TMIN[1]</td><td>GT11[0].RXDATA[13]</td></tr>

<tr><td>CELL[3].OUT_BEST_TMIN[2]</td><td>GT11[0].RXDATA[14]</td></tr>

<tr><td>CELL[3].OUT_BEST_TMIN[3]</td><td>GT11[0].RXDATA[15]</td></tr>

<tr><td>CELL[3].OUT_BEST_TMIN[4]</td><td>GT11[0].RXVCOHIGH</td></tr>

<tr><td>CELL[3].OUT_BEST_TMIN[5]</td><td>GT11[0].TXVCOHIGH</td></tr>

<tr><td>CELL[3].OUT_BEST_TMIN[6]</td><td>GT11[0].RXCALFAIL</td></tr>

<tr><td>CELL[3].OUT_BEST_TMIN[7]</td><td>GT11[0].TXCALFAIL</td></tr>

<tr><td>CELL[3].OUT_HALF0_BEL[0]</td><td>GT11[0].TXCRCOUT[11]</td></tr>

<tr><td>CELL[3].OUT_HALF0_BEL[1]</td><td>GT11[0].TXCRCOUT[10]</td></tr>

<tr><td>CELL[3].OUT_HALF0_BEL[2]</td><td>GT11[0].TXCRCOUT[9]</td></tr>

<tr><td>CELL[3].OUT_HALF0_BEL[3]</td><td>GT11[0].TXCRCOUT[8]</td></tr>

<tr><td>CELL[3].OUT_HALF0_BEL[4]</td><td>GT11[0].CDRSTATUS[7]</td></tr>

<tr><td>CELL[3].OUT_HALF0_BEL[5]</td><td>GT11[0].CDRSTATUS[8]</td></tr>

<tr><td>CELL[3].OUT_HALF0_BEL[6]</td><td>GT11[0].CDRSTATUS[9]</td></tr>

<tr><td>CELL[3].OUT_HALF0_BEL[7]</td><td>GT11[0].CDRSTATUS[10]</td></tr>

<tr><td>CELL[3].OUT_HALF1_BEL[0]</td><td>GT11[0].TXCRCOUT[11]</td></tr>

<tr><td>CELL[3].OUT_HALF1_BEL[1]</td><td>GT11[0].TXCRCOUT[10]</td></tr>

<tr><td>CELL[3].OUT_HALF1_BEL[2]</td><td>GT11[0].TXCRCOUT[9]</td></tr>

<tr><td>CELL[3].OUT_HALF1_BEL[3]</td><td>GT11[0].TXCRCOUT[8]</td></tr>

<tr><td>CELL[3].OUT_HALF1_BEL[4]</td><td>GT11[0].CDRSTATUS[7]</td></tr>

<tr><td>CELL[3].OUT_HALF1_BEL[5]</td><td>GT11[0].CDRSTATUS[8]</td></tr>

<tr><td>CELL[3].OUT_HALF1_BEL[6]</td><td>GT11[0].CDRSTATUS[9]</td></tr>

<tr><td>CELL[3].OUT_HALF1_BEL[7]</td><td>GT11[0].CDRSTATUS[10]</td></tr>

<tr><td>CELL[4].IMUX_IMUX[0]</td><td>GT11[0].TXDATA[16]</td></tr>

<tr><td>CELL[4].IMUX_IMUX[1]</td><td>GT11[0].TXDATA[17]</td></tr>

<tr><td>CELL[4].IMUX_IMUX[2]</td><td>GT11[0].TXDATA[18]</td></tr>

<tr><td>CELL[4].IMUX_IMUX[3]</td><td>GT11[0].TXDATA[19]</td></tr>

<tr><td>CELL[4].IMUX_IMUX[4]</td><td>GT11[0].TXCRCIN[23]</td></tr>

<tr><td>CELL[4].IMUX_IMUX[5]</td><td>GT11[0].TXCRCIN[22]</td></tr>

<tr><td>CELL[4].IMUX_IMUX[6]</td><td>GT11[0].TXCRCIN[21]</td></tr>

<tr><td>CELL[4].IMUX_IMUX[7]</td><td>GT11[0].TXCRCIN[20]</td></tr>

<tr><td>CELL[4].IMUX_IMUX[8]</td><td>GT11[0].RXCRCIN[23]</td></tr>

<tr><td>CELL[4].IMUX_IMUX[9]</td><td>GT11[0].RXCRCIN[22]</td></tr>

<tr><td>CELL[4].IMUX_IMUX[10]</td><td>GT11[0].RXCRCIN[21]</td></tr>

<tr><td>CELL[4].IMUX_IMUX[11]</td><td>GT11[0].RXCRCIN[20]</td></tr>

<tr><td>CELL[4].IMUX_IMUX[12]</td><td>GT11[0].TXUSRVCODAC[0]</td></tr>

<tr><td>CELL[4].IMUX_IMUX[13]</td><td>GT11[0].TXUSRVCODAC[1]</td></tr>

<tr><td>CELL[4].IMUX_IMUX[14]</td><td>GT11[0].TXUSRVCODAC[2]</td></tr>

<tr><td>CELL[4].IMUX_IMUX[15]</td><td>GT11[0].TXUSRVCODAC[3]</td></tr>

<tr><td>CELL[4].IMUX_IMUX[16]</td><td>GT11[0].TXBYPASS8B10B[2]</td></tr>

<tr><td>CELL[4].IMUX_IMUX[17]</td><td>GT11[0].TXCHARISK[2]</td></tr>

<tr><td>CELL[4].IMUX_IMUX[18]</td><td>GT11[0].TXCHARDISPMODE[2]</td></tr>

<tr><td>CELL[4].IMUX_IMUX[19]</td><td>GT11[0].TXCHARDISPVAL[2]</td></tr>

<tr><td>CELL[4].OUT_BEST_TMIN[0]</td><td>GT11[0].RXDATA[16]</td></tr>

<tr><td>CELL[4].OUT_BEST_TMIN[1]</td><td>GT11[0].RXDATA[17]</td></tr>

<tr><td>CELL[4].OUT_BEST_TMIN[2]</td><td>GT11[0].RXDATA[18]</td></tr>

<tr><td>CELL[4].OUT_BEST_TMIN[3]</td><td>GT11[0].RXDATA[19]</td></tr>

<tr><td>CELL[4].OUT_BEST_TMIN[4]</td><td>GT11[0].RXDISPERR[2]</td></tr>

<tr><td>CELL[4].OUT_BEST_TMIN[5]</td><td>GT11[0].RXNOTINTABLE[2]</td></tr>

<tr><td>CELL[4].OUT_BEST_TMIN[6]</td><td>GT11[0].RXCHARISK[2]</td></tr>

<tr><td>CELL[4].OUT_BEST_TMIN[7]</td><td>GT11[0].RXCHARISCOMMA[2]</td></tr>

<tr><td>CELL[4].OUT_SEC_TMIN[0]</td><td>GT11[0].RXRUNDISP[2]</td></tr>

<tr><td>CELL[4].OUT_SEC_TMIN[1]</td><td>GT11[0].TXRUNDISP[2]</td></tr>

<tr><td>CELL[4].OUT_SEC_TMIN[2]</td><td>GT11[0].TXKERR[2]</td></tr>

<tr><td>CELL[4].OUT_HALF0_BEL[0]</td><td>GT11[0].TXCRCOUT[23]</td></tr>

<tr><td>CELL[4].OUT_HALF0_BEL[1]</td><td>GT11[0].TXCRCOUT[22]</td></tr>

<tr><td>CELL[4].OUT_HALF0_BEL[2]</td><td>GT11[0].TXCRCOUT[21]</td></tr>

<tr><td>CELL[4].OUT_HALF0_BEL[3]</td><td>GT11[0].TXCRCOUT[20]</td></tr>

<tr><td>CELL[4].OUT_HALF0_BEL[4]</td><td>GT11[0].CDRSTATUS[11]</td></tr>

<tr><td>CELL[4].OUT_HALF0_BEL[5]</td><td>GT11[0].CDRSTATUS[12]</td></tr>

<tr><td>CELL[4].OUT_HALF0_BEL[6]</td><td>GT11[0].RXBUFERR</td></tr>

<tr><td>CELL[4].OUT_HALF1_BEL[0]</td><td>GT11[0].TXCRCOUT[23]</td></tr>

<tr><td>CELL[4].OUT_HALF1_BEL[1]</td><td>GT11[0].TXCRCOUT[22]</td></tr>

<tr><td>CELL[4].OUT_HALF1_BEL[2]</td><td>GT11[0].TXCRCOUT[21]</td></tr>

<tr><td>CELL[4].OUT_HALF1_BEL[3]</td><td>GT11[0].TXCRCOUT[20]</td></tr>

<tr><td>CELL[4].OUT_HALF1_BEL[4]</td><td>GT11[0].CDRSTATUS[11]</td></tr>

<tr><td>CELL[4].OUT_HALF1_BEL[5]</td><td>GT11[0].CDRSTATUS[12]</td></tr>

<tr><td>CELL[4].OUT_HALF1_BEL[6]</td><td>GT11[0].RXBUFERR</td></tr>

<tr><td>CELL[5].IMUX_IMUX[0]</td><td>GT11[0].TXDATA[20]</td></tr>

<tr><td>CELL[5].IMUX_IMUX[1]</td><td>GT11[0].TXDATA[21]</td></tr>

<tr><td>CELL[5].IMUX_IMUX[2]</td><td>GT11[0].TXDATA[22]</td></tr>

<tr><td>CELL[5].IMUX_IMUX[3]</td><td>GT11[0].TXDATA[23]</td></tr>

<tr><td>CELL[5].IMUX_IMUX[4]</td><td>GT11[0].TXCRCIN[19]</td></tr>

<tr><td>CELL[5].IMUX_IMUX[5]</td><td>GT11[0].TXCRCIN[18]</td></tr>

<tr><td>CELL[5].IMUX_IMUX[6]</td><td>GT11[0].TXCRCIN[17]</td></tr>

<tr><td>CELL[5].IMUX_IMUX[7]</td><td>GT11[0].TXCRCIN[16]</td></tr>

<tr><td>CELL[5].IMUX_IMUX[8]</td><td>GT11[0].RXCRCIN[19]</td></tr>

<tr><td>CELL[5].IMUX_IMUX[9]</td><td>GT11[0].RXCRCIN[18]</td></tr>

<tr><td>CELL[5].IMUX_IMUX[10]</td><td>GT11[0].RXCRCIN[17]</td></tr>

<tr><td>CELL[5].IMUX_IMUX[11]</td><td>GT11[0].RXCRCIN[16]</td></tr>

<tr><td>CELL[5].IMUX_IMUX[12]</td><td>GT11[0].TXUSRVCODAC[4]</td></tr>

<tr><td>CELL[5].IMUX_IMUX[13]</td><td>GT11[0].TXUSRVCODAC[5]</td></tr>

<tr><td>CELL[5].IMUX_IMUX[14]</td><td>GT11[0].TXUSRVCODAC[6]</td></tr>

<tr><td>CELL[5].IMUX_IMUX[15]</td><td>GT11[0].TXUSRVCODAC[7]</td></tr>

<tr><td>CELL[5].IMUX_IMUX[16]</td><td>GT11[0].RXCRCINIT</td></tr>

<tr><td>CELL[5].IMUX_IMUX[17]</td><td>GT11[0].TXCRCINIT</td></tr>

<tr><td>CELL[5].IMUX_IMUX[18]</td><td>GT11[0].TXENOOB</td></tr>

<tr><td>CELL[5].OUT_BEST_TMIN[0]</td><td>GT11[0].RXDATA[20]</td></tr>

<tr><td>CELL[5].OUT_BEST_TMIN[1]</td><td>GT11[0].RXDATA[21]</td></tr>

<tr><td>CELL[5].OUT_BEST_TMIN[2]</td><td>GT11[0].RXDATA[22]</td></tr>

<tr><td>CELL[5].OUT_BEST_TMIN[3]</td><td>GT11[0].RXDATA[23]</td></tr>

<tr><td>CELL[5].OUT_BEST_TMIN[4]</td><td>GT11[0].DO[4]</td></tr>

<tr><td>CELL[5].OUT_BEST_TMIN[5]</td><td>GT11[0].DO[5]</td></tr>

<tr><td>CELL[5].OUT_BEST_TMIN[6]</td><td>GT11[0].DO[6]</td></tr>

<tr><td>CELL[5].OUT_BEST_TMIN[7]</td><td>GT11[0].DO[7]</td></tr>

<tr><td>CELL[5].OUT_SEC_TMIN[0]</td><td>GT11[0].CDRSTATUS[13]</td></tr>

<tr><td>CELL[5].OUT_SEC_TMIN[1]</td><td>GT11[0].CDRSTATUS[14]</td></tr>

<tr><td>CELL[5].OUT_HALF0_BEL[0]</td><td>GT11[0].TXCRCOUT[19]</td></tr>

<tr><td>CELL[5].OUT_HALF0_BEL[1]</td><td>GT11[0].TXCRCOUT[18]</td></tr>

<tr><td>CELL[5].OUT_HALF0_BEL[2]</td><td>GT11[0].TXCRCOUT[17]</td></tr>

<tr><td>CELL[5].OUT_HALF0_BEL[3]</td><td>GT11[0].TXCRCOUT[16]</td></tr>

<tr><td>CELL[5].OUT_HALF0_BEL[4]</td><td>GT11[0].DO[0]</td></tr>

<tr><td>CELL[5].OUT_HALF0_BEL[5]</td><td>GT11[0].DO[1]</td></tr>

<tr><td>CELL[5].OUT_HALF0_BEL[6]</td><td>GT11[0].DO[2]</td></tr>

<tr><td>CELL[5].OUT_HALF0_BEL[7]</td><td>GT11[0].DO[3]</td></tr>

<tr><td>CELL[5].OUT_HALF1_BEL[0]</td><td>GT11[0].TXCRCOUT[19]</td></tr>

<tr><td>CELL[5].OUT_HALF1_BEL[1]</td><td>GT11[0].TXCRCOUT[18]</td></tr>

<tr><td>CELL[5].OUT_HALF1_BEL[2]</td><td>GT11[0].TXCRCOUT[17]</td></tr>

<tr><td>CELL[5].OUT_HALF1_BEL[3]</td><td>GT11[0].TXCRCOUT[16]</td></tr>

<tr><td>CELL[5].OUT_HALF1_BEL[4]</td><td>GT11[0].DO[0]</td></tr>

<tr><td>CELL[5].OUT_HALF1_BEL[5]</td><td>GT11[0].DO[1]</td></tr>

<tr><td>CELL[5].OUT_HALF1_BEL[6]</td><td>GT11[0].DO[2]</td></tr>

<tr><td>CELL[5].OUT_HALF1_BEL[7]</td><td>GT11[0].DO[3]</td></tr>

<tr><td>CELL[6].IMUX_CLK_OPTINV[0]</td><td>GT11[0].RXUSRCLK</td></tr>

<tr><td>CELL[6].IMUX_CLK_OPTINV[1]</td><td>GT11[0].RXUSRCLK2</td></tr>

<tr><td>CELL[6].IMUX_CLK_OPTINV[2]</td><td>GT11[0].TXUSRCLK</td></tr>

<tr><td>CELL[6].IMUX_CLK_OPTINV[3]</td><td>GT11[0].TXUSRCLK2</td></tr>

<tr><td>CELL[6].IMUX_IMUX[0]</td><td>GT11[0].TXDATA[24]</td></tr>

<tr><td>CELL[6].IMUX_IMUX[1]</td><td>GT11[0].TXDATA[25]</td></tr>

<tr><td>CELL[6].IMUX_IMUX[2]</td><td>GT11[0].TXDATA[26]</td></tr>

<tr><td>CELL[6].IMUX_IMUX[3]</td><td>GT11[0].TXDATA[27]</td></tr>

<tr><td>CELL[6].IMUX_IMUX[4]</td><td>GT11[0].TXCRCIN[31]</td></tr>

<tr><td>CELL[6].IMUX_IMUX[5]</td><td>GT11[0].TXCRCIN[30]</td></tr>

<tr><td>CELL[6].IMUX_IMUX[6]</td><td>GT11[0].TXCRCIN[29]</td></tr>

<tr><td>CELL[6].IMUX_IMUX[7]</td><td>GT11[0].TXCRCIN[28]</td></tr>

<tr><td>CELL[6].IMUX_IMUX[8]</td><td>GT11[0].RXCRCIN[31]</td></tr>

<tr><td>CELL[6].IMUX_IMUX[9]</td><td>GT11[0].RXCRCIN[30]</td></tr>

<tr><td>CELL[6].IMUX_IMUX[10]</td><td>GT11[0].RXCRCIN[29]</td></tr>

<tr><td>CELL[6].IMUX_IMUX[11]</td><td>GT11[0].RXCRCIN[28]</td></tr>

<tr><td>CELL[6].IMUX_IMUX[12]</td><td>GT11[0].DADDR[0]</td></tr>

<tr><td>CELL[6].IMUX_IMUX[13]</td><td>GT11[0].DADDR[1]</td></tr>

<tr><td>CELL[6].IMUX_IMUX[14]</td><td>GT11[0].DADDR[2]</td></tr>

<tr><td>CELL[6].IMUX_IMUX[15]</td><td>GT11[0].DADDR[3]</td></tr>

<tr><td>CELL[6].IMUX_IMUX[16]</td><td>GT11[0].TXBYPASS8B10B[3]</td></tr>

<tr><td>CELL[6].IMUX_IMUX[17]</td><td>GT11[0].TXCHARISK[3]</td></tr>

<tr><td>CELL[6].IMUX_IMUX[18]</td><td>GT11[0].TXCHARDISPMODE[3]</td></tr>

<tr><td>CELL[6].IMUX_IMUX[19]</td><td>GT11[0].TXCHARDISPVAL[3]</td></tr>

<tr><td>CELL[6].IMUX_IMUX[20]</td><td>GT11[0].TXUSRVCODAC[8]</td></tr>

<tr><td>CELL[6].IMUX_IMUX[21]</td><td>GT11[0].TXUSRVCODAC[9]</td></tr>

<tr><td>CELL[6].OUT_BEST_TMIN[0]</td><td>GT11[0].RXDATA[24]</td></tr>

<tr><td>CELL[6].OUT_BEST_TMIN[1]</td><td>GT11[0].RXDATA[25]</td></tr>

<tr><td>CELL[6].OUT_BEST_TMIN[2]</td><td>GT11[0].RXDATA[26]</td></tr>

<tr><td>CELL[6].OUT_BEST_TMIN[3]</td><td>GT11[0].RXDATA[27]</td></tr>

<tr><td>CELL[6].OUT_BEST_TMIN[4]</td><td>GT11[0].RXDISPERR[3]</td></tr>

<tr><td>CELL[6].OUT_BEST_TMIN[5]</td><td>GT11[0].RXNOTINTABLE[3]</td></tr>

<tr><td>CELL[6].OUT_BEST_TMIN[6]</td><td>GT11[0].RXCHARISK[3]</td></tr>

<tr><td>CELL[6].OUT_BEST_TMIN[7]</td><td>GT11[0].RXCHARISCOMMA[3]</td></tr>

<tr><td>CELL[6].OUT_SEC_TMIN[0]</td><td>GT11[0].RXRUNDISP[3]</td></tr>

<tr><td>CELL[6].OUT_SEC_TMIN[1]</td><td>GT11[0].TXRUNDISP[3]</td></tr>

<tr><td>CELL[6].OUT_SEC_TMIN[2]</td><td>GT11[0].TXKERR[3]</td></tr>

<tr><td>CELL[6].OUT_HALF0_BEL[0]</td><td>GT11[0].TXCRCOUT[31]</td></tr>

<tr><td>CELL[6].OUT_HALF0_BEL[1]</td><td>GT11[0].TXCRCOUT[30]</td></tr>

<tr><td>CELL[6].OUT_HALF0_BEL[2]</td><td>GT11[0].TXCRCOUT[29]</td></tr>

<tr><td>CELL[6].OUT_HALF0_BEL[3]</td><td>GT11[0].TXCRCOUT[28]</td></tr>

<tr><td>CELL[6].OUT_HALF0_BEL[4]</td><td>GT11[0].CDRSTATUS[15]</td></tr>

<tr><td>CELL[6].OUT_HALF0_BEL[5]</td><td>GT11[0].CDRSTATUS[16]</td></tr>

<tr><td>CELL[6].OUT_HALF0_BEL[6]</td><td>GT11[0].TXADCN</td></tr>

<tr><td>CELL[6].OUT_HALF1_BEL[0]</td><td>GT11[0].TXCRCOUT[31]</td></tr>

<tr><td>CELL[6].OUT_HALF1_BEL[1]</td><td>GT11[0].TXCRCOUT[30]</td></tr>

<tr><td>CELL[6].OUT_HALF1_BEL[2]</td><td>GT11[0].TXCRCOUT[29]</td></tr>

<tr><td>CELL[6].OUT_HALF1_BEL[3]</td><td>GT11[0].TXCRCOUT[28]</td></tr>

<tr><td>CELL[6].OUT_HALF1_BEL[4]</td><td>GT11[0].CDRSTATUS[15]</td></tr>

<tr><td>CELL[6].OUT_HALF1_BEL[5]</td><td>GT11[0].CDRSTATUS[16]</td></tr>

<tr><td>CELL[6].OUT_HALF1_BEL[6]</td><td>GT11[0].TXADCN</td></tr>

<tr><td>CELL[7].IMUX_SR_OPTINV[0]</td><td>GT11[0].RXCRCRESET</td></tr>

<tr><td>CELL[7].IMUX_CLK_OPTINV[0]</td><td>GT11[0].RXCRCINTCLK</td></tr>

<tr><td>CELL[7].IMUX_CLK_OPTINV[1]</td><td>GT11[0].TXCRCINTCLK</td></tr>

<tr><td>CELL[7].IMUX_CE_OPTINV[0]</td><td>GT11[0].RXCRCDATAVALID</td></tr>

<tr><td>CELL[7].IMUX_CE_OPTINV[1]</td><td>GT11[0].TXCRCDATAVALID</td></tr>

<tr><td>CELL[7].IMUX_IMUX[0]</td><td>GT11[0].TXDATA[28]</td></tr>

<tr><td>CELL[7].IMUX_IMUX[1]</td><td>GT11[0].TXDATA[29]</td></tr>

<tr><td>CELL[7].IMUX_IMUX[2]</td><td>GT11[0].TXDATA[30]</td></tr>

<tr><td>CELL[7].IMUX_IMUX[3]</td><td>GT11[0].TXDATA[31]</td></tr>

<tr><td>CELL[7].IMUX_IMUX[4]</td><td>GT11[0].TXCRCIN[27]</td></tr>

<tr><td>CELL[7].IMUX_IMUX[5]</td><td>GT11[0].TXCRCIN[26]</td></tr>

<tr><td>CELL[7].IMUX_IMUX[6]</td><td>GT11[0].TXCRCIN[25]</td></tr>

<tr><td>CELL[7].IMUX_IMUX[7]</td><td>GT11[0].TXCRCIN[24]</td></tr>

<tr><td>CELL[7].IMUX_IMUX[8]</td><td>GT11[0].RXCRCIN[27]</td></tr>

<tr><td>CELL[7].IMUX_IMUX[9]</td><td>GT11[0].RXCRCIN[26]</td></tr>

<tr><td>CELL[7].IMUX_IMUX[10]</td><td>GT11[0].RXCRCIN[25]</td></tr>

<tr><td>CELL[7].IMUX_IMUX[11]</td><td>GT11[0].RXCRCIN[24]</td></tr>

<tr><td>CELL[7].IMUX_IMUX[12]</td><td>GT11[0].DI[0]</td></tr>

<tr><td>CELL[7].IMUX_IMUX[13]</td><td>GT11[0].DI[1]</td></tr>

<tr><td>CELL[7].IMUX_IMUX[14]</td><td>GT11[0].DI[2]</td></tr>

<tr><td>CELL[7].IMUX_IMUX[15]</td><td>GT11[0].DI[3]</td></tr>

<tr><td>CELL[7].IMUX_IMUX[16]</td><td>GT11[0].DI[4]</td></tr>

<tr><td>CELL[7].IMUX_IMUX[17]</td><td>GT11[0].DI[5]</td></tr>

<tr><td>CELL[7].IMUX_IMUX[18]</td><td>GT11[0].DI[6]</td></tr>

<tr><td>CELL[7].IMUX_IMUX[19]</td><td>GT11[0].DI[7]</td></tr>

<tr><td>CELL[7].IMUX_IMUX[20]</td><td>GT11[0].DADDR[4]</td></tr>

<tr><td>CELL[7].IMUX_IMUX[21]</td><td>GT11[0].DADDR[5]</td></tr>

<tr><td>CELL[7].IMUX_IMUX[22]</td><td>GT11[0].DADDR[6]</td></tr>

<tr><td>CELL[7].IMUX_IMUX[23]</td><td>GT11[0].DADDR[7]</td></tr>

<tr><td>CELL[7].OUT_BEST_TMIN[0]</td><td>GT11[0].RXDATA[28]</td></tr>

<tr><td>CELL[7].OUT_BEST_TMIN[1]</td><td>GT11[0].RXDATA[29]</td></tr>

<tr><td>CELL[7].OUT_BEST_TMIN[2]</td><td>GT11[0].RXDATA[30]</td></tr>

<tr><td>CELL[7].OUT_BEST_TMIN[3]</td><td>GT11[0].RXDATA[31]</td></tr>

<tr><td>CELL[7].OUT_BEST_TMIN[4]</td><td>GT11[0].RXRECCLK1</td></tr>

<tr><td>CELL[7].OUT_BEST_TMIN[5]</td><td>GT11[0].RXRECCLK2</td></tr>

<tr><td>CELL[7].OUT_BEST_TMIN[6]</td><td>GT11[0].TXOUTCLK1</td></tr>

<tr><td>CELL[7].OUT_BEST_TMIN[7]</td><td>GT11[0].TXOUTCLK2</td></tr>

<tr><td>CELL[7].OUT_SEC_TMIN[0]</td><td>GT11[0].DRDY</td></tr>

<tr><td>CELL[7].OUT_SEC_TMIN[1]</td><td>GT11[0].TXADCP</td></tr>

<tr><td>CELL[7].OUT_HALF0_BEL[0]</td><td>GT11[0].TXCRCOUT[27]</td></tr>

<tr><td>CELL[7].OUT_HALF0_BEL[1]</td><td>GT11[0].TXCRCOUT[26]</td></tr>

<tr><td>CELL[7].OUT_HALF0_BEL[2]</td><td>GT11[0].TXCRCOUT[25]</td></tr>

<tr><td>CELL[7].OUT_HALF0_BEL[3]</td><td>GT11[0].TXCRCOUT[24]</td></tr>

<tr><td>CELL[7].OUT_HALF0_BEL[4]</td><td>GT11[0].DO[8]</td></tr>

<tr><td>CELL[7].OUT_HALF0_BEL[5]</td><td>GT11[0].DO[9]</td></tr>

<tr><td>CELL[7].OUT_HALF0_BEL[6]</td><td>GT11[0].DO[10]</td></tr>

<tr><td>CELL[7].OUT_HALF0_BEL[7]</td><td>GT11[0].DO[11]</td></tr>

<tr><td>CELL[7].OUT_HALF1_BEL[0]</td><td>GT11[0].TXCRCOUT[27]</td></tr>

<tr><td>CELL[7].OUT_HALF1_BEL[1]</td><td>GT11[0].TXCRCOUT[26]</td></tr>

<tr><td>CELL[7].OUT_HALF1_BEL[2]</td><td>GT11[0].TXCRCOUT[25]</td></tr>

<tr><td>CELL[7].OUT_HALF1_BEL[3]</td><td>GT11[0].TXCRCOUT[24]</td></tr>

<tr><td>CELL[7].OUT_HALF1_BEL[4]</td><td>GT11[0].DO[8]</td></tr>

<tr><td>CELL[7].OUT_HALF1_BEL[5]</td><td>GT11[0].DO[9]</td></tr>

<tr><td>CELL[7].OUT_HALF1_BEL[6]</td><td>GT11[0].DO[10]</td></tr>

<tr><td>CELL[7].OUT_HALF1_BEL[7]</td><td>GT11[0].DO[11]</td></tr>

<tr><td>CELL[8].IMUX_SR_OPTINV[0]</td><td>GT11[0].TXCRCRESET</td></tr>

<tr><td>CELL[8].IMUX_CLK_OPTINV[0]</td><td>GT11[0].TXCRCCLK</td></tr>

<tr><td>CELL[8].IMUX_CLK_OPTINV[1]</td><td>GT11[0].RXCRCCLK</td></tr>

<tr><td>CELL[8].IMUX_CLK_OPTINV[3]</td><td>GT11[0].DCLK</td></tr>

<tr><td>CELL[8].IMUX_CE_OPTINV[0]</td><td>GT11[0].DEN</td></tr>

<tr><td>CELL[8].IMUX_CE_OPTINV[1]</td><td>GT11[0].DWE</td></tr>

<tr><td>CELL[8].IMUX_IMUX[0]</td><td>GT11[0].TXDATA[32]</td></tr>

<tr><td>CELL[8].IMUX_IMUX[1]</td><td>GT11[0].TXDATA[33]</td></tr>

<tr><td>CELL[8].IMUX_IMUX[2]</td><td>GT11[0].TXDATA[34]</td></tr>

<tr><td>CELL[8].IMUX_IMUX[3]</td><td>GT11[0].TXDATA[35]</td></tr>

<tr><td>CELL[8].IMUX_IMUX[4]</td><td>GT11[0].TXCRCIN[39]</td></tr>

<tr><td>CELL[8].IMUX_IMUX[5]</td><td>GT11[0].TXCRCIN[38]</td></tr>

<tr><td>CELL[8].IMUX_IMUX[6]</td><td>GT11[0].TXCRCIN[37]</td></tr>

<tr><td>CELL[8].IMUX_IMUX[7]</td><td>GT11[0].TXCRCIN[36]</td></tr>

<tr><td>CELL[8].IMUX_IMUX[8]</td><td>GT11[0].RXCRCIN[39]</td></tr>

<tr><td>CELL[8].IMUX_IMUX[9]</td><td>GT11[0].RXCRCIN[38]</td></tr>

<tr><td>CELL[8].IMUX_IMUX[10]</td><td>GT11[0].RXCRCIN[37]</td></tr>

<tr><td>CELL[8].IMUX_IMUX[11]</td><td>GT11[0].RXCRCIN[36]</td></tr>

<tr><td>CELL[8].IMUX_IMUX[12]</td><td>GT11[0].DI[8]</td></tr>

<tr><td>CELL[8].IMUX_IMUX[13]</td><td>GT11[0].DI[9]</td></tr>

<tr><td>CELL[8].IMUX_IMUX[14]</td><td>GT11[0].DI[10]</td></tr>

<tr><td>CELL[8].IMUX_IMUX[15]</td><td>GT11[0].DI[11]</td></tr>

<tr><td>CELL[8].IMUX_IMUX[16]</td><td>GT11[0].TXBYPASS8B10B[4]</td></tr>

<tr><td>CELL[8].IMUX_IMUX[17]</td><td>GT11[0].TXCHARISK[4]</td></tr>

<tr><td>CELL[8].IMUX_IMUX[18]</td><td>GT11[0].TXCHARDISPMODE[4]</td></tr>

<tr><td>CELL[8].IMUX_IMUX[19]</td><td>GT11[0].TXCHARDISPVAL[4]</td></tr>

<tr><td>CELL[8].IMUX_IMUX[20]</td><td>GT11[0].DI[12]</td></tr>

<tr><td>CELL[8].IMUX_IMUX[21]</td><td>GT11[0].DI[13]</td></tr>

<tr><td>CELL[8].IMUX_IMUX[22]</td><td>GT11[0].DI[14]</td></tr>

<tr><td>CELL[8].IMUX_IMUX[23]</td><td>GT11[0].DI[15]</td></tr>

<tr><td>CELL[8].OUT_BEST_TMIN[0]</td><td>GT11[0].RXDATA[32]</td></tr>

<tr><td>CELL[8].OUT_BEST_TMIN[1]</td><td>GT11[0].RXDATA[33]</td></tr>

<tr><td>CELL[8].OUT_BEST_TMIN[2]</td><td>GT11[0].RXDATA[34]</td></tr>

<tr><td>CELL[8].OUT_BEST_TMIN[3]</td><td>GT11[0].RXDATA[35]</td></tr>

<tr><td>CELL[8].OUT_BEST_TMIN[4]</td><td>GT11[0].RXDISPERR[4]</td></tr>

<tr><td>CELL[8].OUT_BEST_TMIN[5]</td><td>GT11[0].RXNOTINTABLE[4]</td></tr>

<tr><td>CELL[8].OUT_BEST_TMIN[6]</td><td>GT11[0].RXCHARISK[4]</td></tr>

<tr><td>CELL[8].OUT_BEST_TMIN[7]</td><td>GT11[0].RXCHARISCOMMA[4]</td></tr>

<tr><td>CELL[8].OUT_SEC_TMIN[0]</td><td>GT11[0].RXRUNDISP[4]</td></tr>

<tr><td>CELL[8].OUT_SEC_TMIN[1]</td><td>GT11[0].TXRUNDISP[4]</td></tr>

<tr><td>CELL[8].OUT_SEC_TMIN[2]</td><td>GT11[0].TXKERR[4]</td></tr>

<tr><td>CELL[8].OUT_HALF0_BEL[0]</td><td>GT11[0].RXCRCOUT[7]</td></tr>

<tr><td>CELL[8].OUT_HALF0_BEL[1]</td><td>GT11[0].RXCRCOUT[6]</td></tr>

<tr><td>CELL[8].OUT_HALF0_BEL[2]</td><td>GT11[0].RXCRCOUT[5]</td></tr>

<tr><td>CELL[8].OUT_HALF0_BEL[3]</td><td>GT11[0].RXCRCOUT[4]</td></tr>

<tr><td>CELL[8].OUT_HALF0_BEL[4]</td><td>GT11[0].CDRSTATUS[17]</td></tr>

<tr><td>CELL[8].OUT_HALF1_BEL[0]</td><td>GT11[0].RXCRCOUT[7]</td></tr>

<tr><td>CELL[8].OUT_HALF1_BEL[1]</td><td>GT11[0].RXCRCOUT[6]</td></tr>

<tr><td>CELL[8].OUT_HALF1_BEL[2]</td><td>GT11[0].RXCRCOUT[5]</td></tr>

<tr><td>CELL[8].OUT_HALF1_BEL[3]</td><td>GT11[0].RXCRCOUT[4]</td></tr>

<tr><td>CELL[8].OUT_HALF1_BEL[4]</td><td>GT11[0].CDRSTATUS[17]</td></tr>

<tr><td>CELL[9].IMUX_SR_OPTINV[0]</td><td>GT11[0].RXPMARESET</td></tr>

<tr><td>CELL[9].IMUX_IMUX[0]</td><td>GT11[0].TXDATA[36]</td></tr>

<tr><td>CELL[9].IMUX_IMUX[1]</td><td>GT11[0].TXDATA[37]</td></tr>

<tr><td>CELL[9].IMUX_IMUX[2]</td><td>GT11[0].TXDATA[38]</td></tr>

<tr><td>CELL[9].IMUX_IMUX[3]</td><td>GT11[0].TXDATA[39]</td></tr>

<tr><td>CELL[9].IMUX_IMUX[4]</td><td>GT11[0].TXCRCIN[35]</td></tr>

<tr><td>CELL[9].IMUX_IMUX[5]</td><td>GT11[0].TXCRCIN[34]</td></tr>

<tr><td>CELL[9].IMUX_IMUX[6]</td><td>GT11[0].TXCRCIN[33]</td></tr>

<tr><td>CELL[9].IMUX_IMUX[7]</td><td>GT11[0].TXCRCIN[32]</td></tr>

<tr><td>CELL[9].IMUX_IMUX[8]</td><td>GT11[0].RXCRCIN[35]</td></tr>

<tr><td>CELL[9].IMUX_IMUX[9]</td><td>GT11[0].RXCRCIN[34]</td></tr>

<tr><td>CELL[9].IMUX_IMUX[10]</td><td>GT11[0].RXCRCIN[33]</td></tr>

<tr><td>CELL[9].IMUX_IMUX[11]</td><td>GT11[0].RXCRCIN[32]</td></tr>

<tr><td>CELL[9].IMUX_IMUX[12]</td><td>GT11[0].RXCRCPD</td></tr>

<tr><td>CELL[9].IMUX_IMUX[13]</td><td>GT11[0].TXCRCPD</td></tr>

<tr><td>CELL[9].IMUX_IMUX[14]</td><td>GT11[0].MGTADCSEL[0]</td></tr>

<tr><td>CELL[9].IMUX_IMUX[15]</td><td>GT11[0].MGTADCSEL[1]</td></tr>

<tr><td>CELL[9].IMUX_IMUX[16]</td><td>GT11[0].MGTADCSEL[2]</td></tr>

<tr><td>CELL[9].IMUX_IMUX[17]</td><td>GT11[0].MGTADCSEL[3]</td></tr>

<tr><td>CELL[9].IMUX_IMUX[18]</td><td>GT11[0].MGTADCSEL[4]</td></tr>

<tr><td>CELL[9].OUT_BEST_TMIN[0]</td><td>GT11[0].RXDATA[36]</td></tr>

<tr><td>CELL[9].OUT_BEST_TMIN[1]</td><td>GT11[0].RXDATA[37]</td></tr>

<tr><td>CELL[9].OUT_BEST_TMIN[2]</td><td>GT11[0].RXDATA[38]</td></tr>

<tr><td>CELL[9].OUT_BEST_TMIN[3]</td><td>GT11[0].RXDATA[39]</td></tr>

<tr><td>CELL[9].OUT_BEST_TMIN[4]</td><td>GT11[0].RXREALIGN</td></tr>

<tr><td>CELL[9].OUT_BEST_TMIN[5]</td><td>GT11[0].RXCOMMADET</td></tr>

<tr><td>CELL[9].OUT_SEC_TMIN[0]</td><td>GT11[0].TXFDETSTATE[0]</td></tr>

<tr><td>CELL[9].OUT_SEC_TMIN[1]</td><td>GT11[0].TXFDETSTATE[1]</td></tr>

<tr><td>CELL[9].OUT_SEC_TMIN[2]</td><td>GT11[0].TXFDETSTATE[2]</td></tr>

<tr><td>CELL[9].OUT_HALF0_BEL[0]</td><td>GT11[0].RXCRCOUT[3]</td></tr>

<tr><td>CELL[9].OUT_HALF0_BEL[1]</td><td>GT11[0].RXCRCOUT[2]</td></tr>

<tr><td>CELL[9].OUT_HALF0_BEL[2]</td><td>GT11[0].RXCRCOUT[1]</td></tr>

<tr><td>CELL[9].OUT_HALF0_BEL[3]</td><td>GT11[0].RXCRCOUT[0]</td></tr>

<tr><td>CELL[9].OUT_HALF0_BEL[4]</td><td>GT11[0].DO[12]</td></tr>

<tr><td>CELL[9].OUT_HALF0_BEL[5]</td><td>GT11[0].DO[13]</td></tr>

<tr><td>CELL[9].OUT_HALF0_BEL[6]</td><td>GT11[0].DO[14]</td></tr>

<tr><td>CELL[9].OUT_HALF0_BEL[7]</td><td>GT11[0].DO[15]</td></tr>

<tr><td>CELL[9].OUT_HALF1_BEL[0]</td><td>GT11[0].RXCRCOUT[3]</td></tr>

<tr><td>CELL[9].OUT_HALF1_BEL[1]</td><td>GT11[0].RXCRCOUT[2]</td></tr>

<tr><td>CELL[9].OUT_HALF1_BEL[2]</td><td>GT11[0].RXCRCOUT[1]</td></tr>

<tr><td>CELL[9].OUT_HALF1_BEL[3]</td><td>GT11[0].RXCRCOUT[0]</td></tr>

<tr><td>CELL[9].OUT_HALF1_BEL[4]</td><td>GT11[0].DO[12]</td></tr>

<tr><td>CELL[9].OUT_HALF1_BEL[5]</td><td>GT11[0].DO[13]</td></tr>

<tr><td>CELL[9].OUT_HALF1_BEL[6]</td><td>GT11[0].DO[14]</td></tr>

<tr><td>CELL[9].OUT_HALF1_BEL[7]</td><td>GT11[0].DO[15]</td></tr>

<tr><td>CELL[10].IMUX_SR_OPTINV[0]</td><td>GT11[0].TXPMARESET</td></tr>

<tr><td>CELL[10].IMUX_IMUX[0]</td><td>GT11[0].TXDATA[40]</td></tr>

<tr><td>CELL[10].IMUX_IMUX[1]</td><td>GT11[0].TXDATA[41]</td></tr>

<tr><td>CELL[10].IMUX_IMUX[2]</td><td>GT11[0].TXDATA[42]</td></tr>

<tr><td>CELL[10].IMUX_IMUX[3]</td><td>GT11[0].TXDATA[43]</td></tr>

<tr><td>CELL[10].IMUX_IMUX[4]</td><td>GT11[0].TXCRCIN[47]</td></tr>

<tr><td>CELL[10].IMUX_IMUX[5]</td><td>GT11[0].TXCRCIN[46]</td></tr>

<tr><td>CELL[10].IMUX_IMUX[6]</td><td>GT11[0].TXCRCIN[45]</td></tr>

<tr><td>CELL[10].IMUX_IMUX[7]</td><td>GT11[0].TXCRCIN[44]</td></tr>

<tr><td>CELL[10].IMUX_IMUX[8]</td><td>GT11[0].RXCRCIN[47]</td></tr>

<tr><td>CELL[10].IMUX_IMUX[9]</td><td>GT11[0].RXCRCIN[46]</td></tr>

<tr><td>CELL[10].IMUX_IMUX[10]</td><td>GT11[0].RXCRCIN[45]</td></tr>

<tr><td>CELL[10].IMUX_IMUX[11]</td><td>GT11[0].RXCRCIN[44]</td></tr>

<tr><td>CELL[10].IMUX_IMUX[12]</td><td>GT11[0].RXUSRLOCK</td></tr>

<tr><td>CELL[10].IMUX_IMUX[13]</td><td>GT11[0].RXUSRVCOCAL</td></tr>

<tr><td>CELL[10].IMUX_IMUX[14]</td><td>GT11[0].TXUSRLOCK</td></tr>

<tr><td>CELL[10].IMUX_IMUX[15]</td><td>GT11[0].TXUSRVCOCAL</td></tr>

<tr><td>CELL[10].IMUX_IMUX[16]</td><td>GT11[0].TXBYPASS8B10B[5]</td></tr>

<tr><td>CELL[10].IMUX_IMUX[17]</td><td>GT11[0].TXCHARISK[5]</td></tr>

<tr><td>CELL[10].IMUX_IMUX[18]</td><td>GT11[0].TXCHARDISPMODE[5]</td></tr>

<tr><td>CELL[10].IMUX_IMUX[19]</td><td>GT11[0].TXCHARDISPVAL[5]</td></tr>

<tr><td>CELL[10].OUT_BEST_TMIN[0]</td><td>GT11[0].RXDATA[40]</td></tr>

<tr><td>CELL[10].OUT_BEST_TMIN[1]</td><td>GT11[0].RXDATA[41]</td></tr>

<tr><td>CELL[10].OUT_BEST_TMIN[2]</td><td>GT11[0].RXDATA[42]</td></tr>

<tr><td>CELL[10].OUT_BEST_TMIN[3]</td><td>GT11[0].RXDATA[43]</td></tr>

<tr><td>CELL[10].OUT_BEST_TMIN[4]</td><td>GT11[0].RXDISPERR[5]</td></tr>

<tr><td>CELL[10].OUT_BEST_TMIN[5]</td><td>GT11[0].RXNOTINTABLE[5]</td></tr>

<tr><td>CELL[10].OUT_BEST_TMIN[6]</td><td>GT11[0].RXCHARISK[5]</td></tr>

<tr><td>CELL[10].OUT_BEST_TMIN[7]</td><td>GT11[0].RXCHARISCOMMA[5]</td></tr>

<tr><td>CELL[10].OUT_SEC_TMIN[0]</td><td>GT11[0].RXRUNDISP[5]</td></tr>

<tr><td>CELL[10].OUT_SEC_TMIN[1]</td><td>GT11[0].TXRUNDISP[5]</td></tr>

<tr><td>CELL[10].OUT_SEC_TMIN[2]</td><td>GT11[0].TXKERR[5]</td></tr>

<tr><td>CELL[10].OUT_HALF0_BEL[0]</td><td>GT11[0].RXCRCOUT[15]</td></tr>

<tr><td>CELL[10].OUT_HALF0_BEL[1]</td><td>GT11[0].RXCRCOUT[14]</td></tr>

<tr><td>CELL[10].OUT_HALF0_BEL[2]</td><td>GT11[0].RXCRCOUT[13]</td></tr>

<tr><td>CELL[10].OUT_HALF0_BEL[3]</td><td>GT11[0].RXCRCOUT[12]</td></tr>

<tr><td>CELL[10].OUT_HALF0_BEL[4]</td><td>GT11[0].TXFCALSTATE[0]</td></tr>

<tr><td>CELL[10].OUT_HALF0_BEL[5]</td><td>GT11[0].TXFCALSTATE[1]</td></tr>

<tr><td>CELL[10].OUT_HALF0_BEL[6]</td><td>GT11[0].TXFCALSTATE[2]</td></tr>

<tr><td>CELL[10].OUT_HALF1_BEL[0]</td><td>GT11[0].RXCRCOUT[15]</td></tr>

<tr><td>CELL[10].OUT_HALF1_BEL[1]</td><td>GT11[0].RXCRCOUT[14]</td></tr>

<tr><td>CELL[10].OUT_HALF1_BEL[2]</td><td>GT11[0].RXCRCOUT[13]</td></tr>

<tr><td>CELL[10].OUT_HALF1_BEL[3]</td><td>GT11[0].RXCRCOUT[12]</td></tr>

<tr><td>CELL[10].OUT_HALF1_BEL[4]</td><td>GT11[0].TXFCALSTATE[0]</td></tr>

<tr><td>CELL[10].OUT_HALF1_BEL[5]</td><td>GT11[0].TXFCALSTATE[1]</td></tr>

<tr><td>CELL[10].OUT_HALF1_BEL[6]</td><td>GT11[0].TXFCALSTATE[2]</td></tr>

<tr><td>CELL[11].IMUX_IMUX[0]</td><td>GT11[0].TXDATA[44]</td></tr>

<tr><td>CELL[11].IMUX_IMUX[1]</td><td>GT11[0].TXDATA[45]</td></tr>

<tr><td>CELL[11].IMUX_IMUX[2]</td><td>GT11[0].TXDATA[46]</td></tr>

<tr><td>CELL[11].IMUX_IMUX[3]</td><td>GT11[0].TXDATA[47]</td></tr>

<tr><td>CELL[11].IMUX_IMUX[4]</td><td>GT11[0].TXCRCIN[43]</td></tr>

<tr><td>CELL[11].IMUX_IMUX[5]</td><td>GT11[0].TXCRCIN[42]</td></tr>

<tr><td>CELL[11].IMUX_IMUX[6]</td><td>GT11[0].TXCRCIN[41]</td></tr>

<tr><td>CELL[11].IMUX_IMUX[7]</td><td>GT11[0].TXCRCIN[40]</td></tr>

<tr><td>CELL[11].IMUX_IMUX[8]</td><td>GT11[0].RXCRCIN[43]</td></tr>

<tr><td>CELL[11].IMUX_IMUX[9]</td><td>GT11[0].RXCRCIN[42]</td></tr>

<tr><td>CELL[11].IMUX_IMUX[10]</td><td>GT11[0].RXCRCIN[41]</td></tr>

<tr><td>CELL[11].IMUX_IMUX[11]</td><td>GT11[0].RXCRCIN[40]</td></tr>

<tr><td>CELL[11].IMUX_IMUX[12]</td><td>GT11[0].TXSYNC</td></tr>

<tr><td>CELL[11].IMUX_IMUX[17]</td><td>GT11[0].RXCRCDATAWIDTH[0]</td></tr>

<tr><td>CELL[11].IMUX_IMUX[18]</td><td>GT11[0].RXCRCDATAWIDTH[1]</td></tr>

<tr><td>CELL[11].IMUX_IMUX[19]</td><td>GT11[0].RXCRCDATAWIDTH[2]</td></tr>

<tr><td>CELL[11].IMUX_IMUX[20]</td><td>GT11[0].TXCRCDATAWIDTH[0]</td></tr>

<tr><td>CELL[11].IMUX_IMUX[21]</td><td>GT11[0].TXCRCDATAWIDTH[1]</td></tr>

<tr><td>CELL[11].IMUX_IMUX[22]</td><td>GT11[0].TXCRCDATAWIDTH[2]</td></tr>

<tr><td>CELL[11].OUT_BEST_TMIN[0]</td><td>GT11[0].RXDATA[44]</td></tr>

<tr><td>CELL[11].OUT_BEST_TMIN[1]</td><td>GT11[0].RXDATA[45]</td></tr>

<tr><td>CELL[11].OUT_BEST_TMIN[2]</td><td>GT11[0].RXDATA[46]</td></tr>

<tr><td>CELL[11].OUT_BEST_TMIN[3]</td><td>GT11[0].RXDATA[47]</td></tr>

<tr><td>CELL[11].OUT_BEST_TMIN[4]</td><td>GT11[0].CHBONDO[0]</td></tr>

<tr><td>CELL[11].OUT_BEST_TMIN[5]</td><td>GT11[0].CHBONDO[1]</td></tr>

<tr><td>CELL[11].OUT_BEST_TMIN[6]</td><td>GT11[0].CHBONDO[2]</td></tr>

<tr><td>CELL[11].OUT_BEST_TMIN[7]</td><td>GT11[0].CHBONDO[3]</td></tr>

<tr><td>CELL[11].OUT_SEC_TMIN[0]</td><td>GT11[0].CHBONDO[4]</td></tr>

<tr><td>CELL[11].OUT_SEC_TMIN[1]</td><td>GT11[0].SCANOUT[2]</td></tr>

<tr><td>CELL[11].OUT_HALF0_BEL[0]</td><td>GT11[0].RXCRCOUT[11]</td></tr>

<tr><td>CELL[11].OUT_HALF0_BEL[1]</td><td>GT11[0].RXCRCOUT[10]</td></tr>

<tr><td>CELL[11].OUT_HALF0_BEL[2]</td><td>GT11[0].RXCRCOUT[9]</td></tr>

<tr><td>CELL[11].OUT_HALF0_BEL[3]</td><td>GT11[0].RXCRCOUT[8]</td></tr>

<tr><td>CELL[11].OUT_HALF0_BEL[4]</td><td>GT11[0].RXCYCLELIMIT</td></tr>

<tr><td>CELL[11].OUT_HALF1_BEL[0]</td><td>GT11[0].RXCRCOUT[11]</td></tr>

<tr><td>CELL[11].OUT_HALF1_BEL[1]</td><td>GT11[0].RXCRCOUT[10]</td></tr>

<tr><td>CELL[11].OUT_HALF1_BEL[2]</td><td>GT11[0].RXCRCOUT[9]</td></tr>

<tr><td>CELL[11].OUT_HALF1_BEL[3]</td><td>GT11[0].RXCRCOUT[8]</td></tr>

<tr><td>CELL[11].OUT_HALF1_BEL[4]</td><td>GT11[0].RXCYCLELIMIT</td></tr>

<tr><td>CELL[12].IMUX_CE_OPTINV[0]</td><td>GT11[0].SCANEN[2]</td></tr>

<tr><td>CELL[12].IMUX_CE_OPTINV[1]</td><td>GT11[0].SCANMODE[2]</td></tr>

<tr><td>CELL[12].IMUX_IMUX[0]</td><td>GT11[0].TXDATA[48]</td></tr>

<tr><td>CELL[12].IMUX_IMUX[1]</td><td>GT11[0].TXDATA[49]</td></tr>

<tr><td>CELL[12].IMUX_IMUX[2]</td><td>GT11[0].TXDATA[50]</td></tr>

<tr><td>CELL[12].IMUX_IMUX[3]</td><td>GT11[0].TXDATA[51]</td></tr>

<tr><td>CELL[12].IMUX_IMUX[4]</td><td>GT11[0].TXCRCIN[55]</td></tr>

<tr><td>CELL[12].IMUX_IMUX[5]</td><td>GT11[0].TXCRCIN[54]</td></tr>

<tr><td>CELL[12].IMUX_IMUX[6]</td><td>GT11[0].TXCRCIN[53]</td></tr>

<tr><td>CELL[12].IMUX_IMUX[7]</td><td>GT11[0].TXCRCIN[52]</td></tr>

<tr><td>CELL[12].IMUX_IMUX[8]</td><td>GT11[0].RXCRCIN[55]</td></tr>

<tr><td>CELL[12].IMUX_IMUX[9]</td><td>GT11[0].RXCRCIN[54]</td></tr>

<tr><td>CELL[12].IMUX_IMUX[10]</td><td>GT11[0].RXCRCIN[53]</td></tr>

<tr><td>CELL[12].IMUX_IMUX[11]</td><td>GT11[0].RXCRCIN[52]</td></tr>

<tr><td>CELL[12].IMUX_IMUX[12]</td><td>GT11[0].RXDEC8B10BUSE</td></tr>

<tr><td>CELL[12].IMUX_IMUX[13]</td><td>GT11[0].RXDEC64B66BUSE</td></tr>

<tr><td>CELL[12].IMUX_IMUX[14]</td><td>GT11[0].TESTMEMORY</td></tr>

<tr><td>CELL[12].IMUX_IMUX[15]</td><td>GT11[0].RXIGNOREBTF</td></tr>

<tr><td>CELL[12].IMUX_IMUX[16]</td><td>GT11[0].TXBYPASS8B10B[6]</td></tr>

<tr><td>CELL[12].IMUX_IMUX[17]</td><td>GT11[0].TXCHARISK[6]</td></tr>

<tr><td>CELL[12].IMUX_IMUX[18]</td><td>GT11[0].TXCHARDISPMODE[6]</td></tr>

<tr><td>CELL[12].IMUX_IMUX[19]</td><td>GT11[0].TXCHARDISPVAL[6]</td></tr>

<tr><td>CELL[12].OUT_BEST_TMIN[0]</td><td>GT11[0].RXDATA[48]</td></tr>

<tr><td>CELL[12].OUT_BEST_TMIN[1]</td><td>GT11[0].RXDATA[49]</td></tr>

<tr><td>CELL[12].OUT_BEST_TMIN[2]</td><td>GT11[0].RXDATA[50]</td></tr>

<tr><td>CELL[12].OUT_BEST_TMIN[3]</td><td>GT11[0].RXDATA[51]</td></tr>

<tr><td>CELL[12].OUT_BEST_TMIN[4]</td><td>GT11[0].RXDISPERR[6]</td></tr>

<tr><td>CELL[12].OUT_BEST_TMIN[5]</td><td>GT11[0].RXNOTINTABLE[6]</td></tr>

<tr><td>CELL[12].OUT_BEST_TMIN[6]</td><td>GT11[0].RXCHARISK[6]</td></tr>

<tr><td>CELL[12].OUT_BEST_TMIN[7]</td><td>GT11[0].RXCHARISCOMMA[6]</td></tr>

<tr><td>CELL[12].OUT_SEC_TMIN[0]</td><td>GT11[0].RXRUNDISP[6]</td></tr>

<tr><td>CELL[12].OUT_SEC_TMIN[1]</td><td>GT11[0].TXRUNDISP[6]</td></tr>

<tr><td>CELL[12].OUT_SEC_TMIN[2]</td><td>GT11[0].TXKERR[6]</td></tr>

<tr><td>CELL[12].OUT_HALF0_BEL[0]</td><td>GT11[0].RXCRCOUT[23]</td></tr>

<tr><td>CELL[12].OUT_HALF0_BEL[1]</td><td>GT11[0].RXCRCOUT[22]</td></tr>

<tr><td>CELL[12].OUT_HALF0_BEL[2]</td><td>GT11[0].RXCRCOUT[21]</td></tr>

<tr><td>CELL[12].OUT_HALF0_BEL[3]</td><td>GT11[0].RXCRCOUT[20]</td></tr>

<tr><td>CELL[12].OUT_HALF0_BEL[4]</td><td>GT11[0].TXCOARSEST</td></tr>

<tr><td>CELL[12].OUT_HALF0_BEL[5]</td><td>GT11[0].TXENABLECAL</td></tr>

<tr><td>CELL[12].OUT_HALF1_BEL[0]</td><td>GT11[0].RXCRCOUT[23]</td></tr>

<tr><td>CELL[12].OUT_HALF1_BEL[1]</td><td>GT11[0].RXCRCOUT[22]</td></tr>

<tr><td>CELL[12].OUT_HALF1_BEL[2]</td><td>GT11[0].RXCRCOUT[21]</td></tr>

<tr><td>CELL[12].OUT_HALF1_BEL[3]</td><td>GT11[0].RXCRCOUT[20]</td></tr>

<tr><td>CELL[12].OUT_HALF1_BEL[4]</td><td>GT11[0].TXCOARSEST</td></tr>

<tr><td>CELL[12].OUT_HALF1_BEL[5]</td><td>GT11[0].TXENABLECAL</td></tr>

<tr><td>CELL[13].IMUX_CE_OPTINV[0]</td><td>GT11[0].SCANMODE[0]</td></tr>

<tr><td>CELL[13].IMUX_CE_OPTINV[1]</td><td>GT11[0].SCANMODE[1]</td></tr>

<tr><td>CELL[13].IMUX_IMUX[0]</td><td>GT11[0].TXDATA[52]</td></tr>

<tr><td>CELL[13].IMUX_IMUX[1]</td><td>GT11[0].TXDATA[53]</td></tr>

<tr><td>CELL[13].IMUX_IMUX[2]</td><td>GT11[0].TXDATA[54]</td></tr>

<tr><td>CELL[13].IMUX_IMUX[3]</td><td>GT11[0].TXDATA[55]</td></tr>

<tr><td>CELL[13].IMUX_IMUX[4]</td><td>GT11[0].TXCRCIN[51]</td></tr>

<tr><td>CELL[13].IMUX_IMUX[5]</td><td>GT11[0].TXCRCIN[50]</td></tr>

<tr><td>CELL[13].IMUX_IMUX[6]</td><td>GT11[0].TXCRCIN[49]</td></tr>

<tr><td>CELL[13].IMUX_IMUX[7]</td><td>GT11[0].TXCRCIN[48]</td></tr>

<tr><td>CELL[13].IMUX_IMUX[8]</td><td>GT11[0].RXCRCIN[51]</td></tr>

<tr><td>CELL[13].IMUX_IMUX[9]</td><td>GT11[0].RXCRCIN[50]</td></tr>

<tr><td>CELL[13].IMUX_IMUX[10]</td><td>GT11[0].RXCRCIN[49]</td></tr>

<tr><td>CELL[13].IMUX_IMUX[11]</td><td>GT11[0].RXCRCIN[48]</td></tr>

<tr><td>CELL[13].IMUX_IMUX[12]</td><td>GT11[0].CHBONDI[0]</td></tr>

<tr><td>CELL[13].IMUX_IMUX[13]</td><td>GT11[0].CHBONDI[1]</td></tr>

<tr><td>CELL[13].IMUX_IMUX[14]</td><td>GT11[0].CHBONDI[2]</td></tr>

<tr><td>CELL[13].IMUX_IMUX[15]</td><td>GT11[0].CHBONDI[3]</td></tr>

<tr><td>CELL[13].IMUX_IMUX[16]</td><td>GT11[0].CHBONDI[4]</td></tr>

<tr><td>CELL[13].OUT_BEST_TMIN[0]</td><td>GT11[0].RXDATA[52]</td></tr>

<tr><td>CELL[13].OUT_BEST_TMIN[1]</td><td>GT11[0].RXDATA[53]</td></tr>

<tr><td>CELL[13].OUT_BEST_TMIN[2]</td><td>GT11[0].RXDATA[54]</td></tr>

<tr><td>CELL[13].OUT_BEST_TMIN[3]</td><td>GT11[0].RXDATA[55]</td></tr>

<tr><td>CELL[13].OUT_BEST_TMIN[4]</td><td>GT11[0].RXSTATUS[5]</td></tr>

<tr><td>CELL[13].OUT_BEST_TMIN[5]</td><td>GT11[0].TXBUFERR</td></tr>

<tr><td>CELL[13].OUT_BEST_TMIN[6]</td><td>GT11[0].SCANOUT[0]</td></tr>

<tr><td>CELL[13].OUT_BEST_TMIN[7]</td><td>GT11[0].SCANOUT[1]</td></tr>

<tr><td>CELL[13].OUT_SEC_TMIN[0]</td><td>GT11[0].RXFDETSTATE[0]</td></tr>

<tr><td>CELL[13].OUT_SEC_TMIN[1]</td><td>GT11[0].RXFDETSTATE[1]</td></tr>

<tr><td>CELL[13].OUT_SEC_TMIN[2]</td><td>GT11[0].RXFDETSTATE[2]</td></tr>

<tr><td>CELL[13].OUT_HALF0_BEL[0]</td><td>GT11[0].RXCRCOUT[19]</td></tr>

<tr><td>CELL[13].OUT_HALF0_BEL[1]</td><td>GT11[0].RXCRCOUT[18]</td></tr>

<tr><td>CELL[13].OUT_HALF0_BEL[2]</td><td>GT11[0].RXCRCOUT[17]</td></tr>

<tr><td>CELL[13].OUT_HALF0_BEL[3]</td><td>GT11[0].RXCRCOUT[16]</td></tr>

<tr><td>CELL[13].OUT_HALF0_BEL[4]</td><td>GT11[0].TXCYCLELIMIT</td></tr>

<tr><td>CELL[13].OUT_HALF0_BEL[5]</td><td>GT11[0].RXSTATUS[3]</td></tr>

<tr><td>CELL[13].OUT_HALF0_BEL[6]</td><td>GT11[0].RXSTATUS[4]</td></tr>

<tr><td>CELL[13].OUT_HALF1_BEL[0]</td><td>GT11[0].RXCRCOUT[19]</td></tr>

<tr><td>CELL[13].OUT_HALF1_BEL[1]</td><td>GT11[0].RXCRCOUT[18]</td></tr>

<tr><td>CELL[13].OUT_HALF1_BEL[2]</td><td>GT11[0].RXCRCOUT[17]</td></tr>

<tr><td>CELL[13].OUT_HALF1_BEL[3]</td><td>GT11[0].RXCRCOUT[16]</td></tr>

<tr><td>CELL[13].OUT_HALF1_BEL[4]</td><td>GT11[0].TXCYCLELIMIT</td></tr>

<tr><td>CELL[13].OUT_HALF1_BEL[5]</td><td>GT11[0].RXSTATUS[3]</td></tr>

<tr><td>CELL[13].OUT_HALF1_BEL[6]</td><td>GT11[0].RXSTATUS[4]</td></tr>

<tr><td>CELL[14].IMUX_CE_OPTINV[0]</td><td>GT11[0].SCANEN[0]</td></tr>

<tr><td>CELL[14].IMUX_CE_OPTINV[1]</td><td>GT11[0].SCANEN[1]</td></tr>

<tr><td>CELL[14].IMUX_IMUX[0]</td><td>GT11[0].TXDATA[56]</td></tr>

<tr><td>CELL[14].IMUX_IMUX[1]</td><td>GT11[0].TXDATA[57]</td></tr>

<tr><td>CELL[14].IMUX_IMUX[2]</td><td>GT11[0].TXDATA[58]</td></tr>

<tr><td>CELL[14].IMUX_IMUX[3]</td><td>GT11[0].TXDATA[59]</td></tr>

<tr><td>CELL[14].IMUX_IMUX[4]</td><td>GT11[0].TXCRCIN[63]</td></tr>

<tr><td>CELL[14].IMUX_IMUX[5]</td><td>GT11[0].TXCRCIN[62]</td></tr>

<tr><td>CELL[14].IMUX_IMUX[6]</td><td>GT11[0].TXCRCIN[61]</td></tr>

<tr><td>CELL[14].IMUX_IMUX[7]</td><td>GT11[0].TXCRCIN[60]</td></tr>

<tr><td>CELL[14].IMUX_IMUX[8]</td><td>GT11[0].RXCRCIN[63]</td></tr>

<tr><td>CELL[14].IMUX_IMUX[9]</td><td>GT11[0].RXCRCIN[62]</td></tr>

<tr><td>CELL[14].IMUX_IMUX[10]</td><td>GT11[0].RXCRCIN[61]</td></tr>

<tr><td>CELL[14].IMUX_IMUX[11]</td><td>GT11[0].RXCRCIN[60]</td></tr>

<tr><td>CELL[14].IMUX_IMUX[12]</td><td>GT11[0].TXENC8B10BUSE</td></tr>

<tr><td>CELL[14].IMUX_IMUX[13]</td><td>GT11[0].TXENC64B66BUSE</td></tr>

<tr><td>CELL[14].IMUX_IMUX[14]</td><td>GT11[0].TXSCRAM64B66BUSE</td></tr>

<tr><td>CELL[14].IMUX_IMUX[15]</td><td>GT11[0].TXGEARBOX64B66BUSE</td></tr>

<tr><td>CELL[14].IMUX_IMUX[16]</td><td>GT11[0].TXBYPASS8B10B[7]</td></tr>

<tr><td>CELL[14].IMUX_IMUX[17]</td><td>GT11[0].TXCHARISK[7]</td></tr>

<tr><td>CELL[14].IMUX_IMUX[18]</td><td>GT11[0].TXCHARDISPMODE[7]</td></tr>

<tr><td>CELL[14].IMUX_IMUX[19]</td><td>GT11[0].TXCHARDISPVAL[7]</td></tr>

<tr><td>CELL[14].OUT_BEST_TMIN[0]</td><td>GT11[0].RXDATA[56]</td></tr>

<tr><td>CELL[14].OUT_BEST_TMIN[1]</td><td>GT11[0].RXDATA[57]</td></tr>

<tr><td>CELL[14].OUT_BEST_TMIN[2]</td><td>GT11[0].RXDATA[58]</td></tr>

<tr><td>CELL[14].OUT_BEST_TMIN[3]</td><td>GT11[0].RXDATA[59]</td></tr>

<tr><td>CELL[14].OUT_BEST_TMIN[4]</td><td>GT11[0].RXDISPERR[7]</td></tr>

<tr><td>CELL[14].OUT_BEST_TMIN[5]</td><td>GT11[0].RXNOTINTABLE[7]</td></tr>

<tr><td>CELL[14].OUT_BEST_TMIN[6]</td><td>GT11[0].RXCHARISK[7]</td></tr>

<tr><td>CELL[14].OUT_BEST_TMIN[7]</td><td>GT11[0].RXCHARISCOMMA[7]</td></tr>

<tr><td>CELL[14].OUT_SEC_TMIN[0]</td><td>GT11[0].RXRUNDISP[7]</td></tr>

<tr><td>CELL[14].OUT_SEC_TMIN[1]</td><td>GT11[0].TXRUNDISP[7]</td></tr>

<tr><td>CELL[14].OUT_SEC_TMIN[2]</td><td>GT11[0].TXKERR[7]</td></tr>

<tr><td>CELL[14].OUT_HALF0_BEL[0]</td><td>GT11[0].RXCRCOUT[31]</td></tr>

<tr><td>CELL[14].OUT_HALF0_BEL[1]</td><td>GT11[0].RXCRCOUT[30]</td></tr>

<tr><td>CELL[14].OUT_HALF0_BEL[2]</td><td>GT11[0].RXCRCOUT[29]</td></tr>

<tr><td>CELL[14].OUT_HALF0_BEL[3]</td><td>GT11[0].RXCRCOUT[28]</td></tr>

<tr><td>CELL[14].OUT_HALF0_BEL[4]</td><td>GT11[0].RXFCALSTATE[0]</td></tr>

<tr><td>CELL[14].OUT_HALF0_BEL[5]</td><td>GT11[0].RXFCALSTATE[1]</td></tr>

<tr><td>CELL[14].OUT_HALF0_BEL[6]</td><td>GT11[0].RXFCALSTATE[2]</td></tr>

<tr><td>CELL[14].OUT_HALF1_BEL[0]</td><td>GT11[0].RXCRCOUT[31]</td></tr>

<tr><td>CELL[14].OUT_HALF1_BEL[1]</td><td>GT11[0].RXCRCOUT[30]</td></tr>

<tr><td>CELL[14].OUT_HALF1_BEL[2]</td><td>GT11[0].RXCRCOUT[29]</td></tr>

<tr><td>CELL[14].OUT_HALF1_BEL[3]</td><td>GT11[0].RXCRCOUT[28]</td></tr>

<tr><td>CELL[14].OUT_HALF1_BEL[4]</td><td>GT11[0].RXFCALSTATE[0]</td></tr>

<tr><td>CELL[14].OUT_HALF1_BEL[5]</td><td>GT11[0].RXFCALSTATE[1]</td></tr>

<tr><td>CELL[14].OUT_HALF1_BEL[6]</td><td>GT11[0].RXFCALSTATE[2]</td></tr>

<tr><td>CELL[15].IMUX_IMUX[0]</td><td>GT11[0].TXDATA[60]</td></tr>

<tr><td>CELL[15].IMUX_IMUX[1]</td><td>GT11[0].TXDATA[61]</td></tr>

<tr><td>CELL[15].IMUX_IMUX[2]</td><td>GT11[0].TXDATA[62]</td></tr>

<tr><td>CELL[15].IMUX_IMUX[3]</td><td>GT11[0].TXDATA[63]</td></tr>

<tr><td>CELL[15].IMUX_IMUX[4]</td><td>GT11[0].TXCRCIN[59]</td></tr>

<tr><td>CELL[15].IMUX_IMUX[5]</td><td>GT11[0].TXCRCIN[58]</td></tr>

<tr><td>CELL[15].IMUX_IMUX[6]</td><td>GT11[0].TXCRCIN[57]</td></tr>

<tr><td>CELL[15].IMUX_IMUX[7]</td><td>GT11[0].TXCRCIN[56]</td></tr>

<tr><td>CELL[15].IMUX_IMUX[8]</td><td>GT11[0].RXCRCIN[59]</td></tr>

<tr><td>CELL[15].IMUX_IMUX[9]</td><td>GT11[0].RXCRCIN[58]</td></tr>

<tr><td>CELL[15].IMUX_IMUX[10]</td><td>GT11[0].RXCRCIN[57]</td></tr>

<tr><td>CELL[15].IMUX_IMUX[11]</td><td>GT11[0].RXCRCIN[56]</td></tr>

<tr><td>CELL[15].IMUX_IMUX[12]</td><td>GT11[0].ENCHANSYNC</td></tr>

<tr><td>CELL[15].IMUX_IMUX[13]</td><td>GT11[0].POWERDOWN</td></tr>

<tr><td>CELL[15].IMUX_IMUX[14]</td><td>GT11[0].RXPOLARITY</td></tr>

<tr><td>CELL[15].IMUX_IMUX[15]</td><td>GT11[0].LOOPBACK[0]</td></tr>

<tr><td>CELL[15].IMUX_IMUX[16]</td><td>GT11[0].LOOPBACK[1]</td></tr>

<tr><td>CELL[15].IMUX_IMUX[17]</td><td>GT11[0].TXPOLARITY</td></tr>

<tr><td>CELL[15].IMUX_IMUX[18]</td><td>GT11[0].TXINHIBIT</td></tr>

<tr><td>CELL[15].IMUX_IMUX[19]</td><td>GT11[0].SCANIN[0]</td></tr>

<tr><td>CELL[15].IMUX_IMUX[20]</td><td>GT11[0].SCANIN[1]</td></tr>

<tr><td>CELL[15].IMUX_IMUX[21]</td><td>GT11[0].SCANIN[2]</td></tr>

<tr><td>CELL[15].OUT_BEST_TMIN[0]</td><td>GT11[0].RXDATA[60]</td></tr>

<tr><td>CELL[15].OUT_BEST_TMIN[1]</td><td>GT11[0].RXDATA[61]</td></tr>

<tr><td>CELL[15].OUT_BEST_TMIN[2]</td><td>GT11[0].RXDATA[62]</td></tr>

<tr><td>CELL[15].OUT_BEST_TMIN[3]</td><td>GT11[0].RXDATA[63]</td></tr>

<tr><td>CELL[15].OUT_BEST_TMIN[4]</td><td>GT11[0].RXSTATUS[0]</td></tr>

<tr><td>CELL[15].OUT_BEST_TMIN[5]</td><td>GT11[0].RXSTATUS[1]</td></tr>

<tr><td>CELL[15].OUT_BEST_TMIN[6]</td><td>GT11[0].RXSTATUS[2]</td></tr>

<tr><td>CELL[15].OUT_SEC_TMIN[0]</td><td>GT11[0].RXCOARSEST</td></tr>

<tr><td>CELL[15].OUT_SEC_TMIN[1]</td><td>GT11[0].RXENABLECAL</td></tr>

<tr><td>CELL[15].OUT_HALF0_BEL[0]</td><td>GT11[0].RXCRCOUT[27]</td></tr>

<tr><td>CELL[15].OUT_HALF0_BEL[1]</td><td>GT11[0].RXCRCOUT[26]</td></tr>

<tr><td>CELL[15].OUT_HALF0_BEL[2]</td><td>GT11[0].RXCRCOUT[25]</td></tr>

<tr><td>CELL[15].OUT_HALF0_BEL[3]</td><td>GT11[0].RXCRCOUT[24]</td></tr>

<tr><td>CELL[15].OUT_HALF0_BEL[4]</td><td>GT11[0].RXLOCK</td></tr>

<tr><td>CELL[15].OUT_HALF0_BEL[5]</td><td>GT11[0].TXLOCK</td></tr>

<tr><td>CELL[15].OUT_HALF0_BEL[6]</td><td>GT11[0].RXLOCKUPDATE</td></tr>

<tr><td>CELL[15].OUT_HALF0_BEL[7]</td><td>GT11[0].TXLOCKUPDATE</td></tr>

<tr><td>CELL[15].OUT_HALF1_BEL[0]</td><td>GT11[0].RXCRCOUT[27]</td></tr>

<tr><td>CELL[15].OUT_HALF1_BEL[1]</td><td>GT11[0].RXCRCOUT[26]</td></tr>

<tr><td>CELL[15].OUT_HALF1_BEL[2]</td><td>GT11[0].RXCRCOUT[25]</td></tr>

<tr><td>CELL[15].OUT_HALF1_BEL[3]</td><td>GT11[0].RXCRCOUT[24]</td></tr>

<tr><td>CELL[15].OUT_HALF1_BEL[4]</td><td>GT11[0].RXLOCK</td></tr>

<tr><td>CELL[15].OUT_HALF1_BEL[5]</td><td>GT11[0].TXLOCK</td></tr>

<tr><td>CELL[15].OUT_HALF1_BEL[6]</td><td>GT11[0].RXLOCKUPDATE</td></tr>

<tr><td>CELL[15].OUT_HALF1_BEL[7]</td><td>GT11[0].TXLOCKUPDATE</td></tr>

<tr><td>CELL[16].IMUX_SR_OPTINV[0]</td><td>GT11[1].RXRESET</td></tr>

<tr><td>CELL[16].IMUX_IMUX[0]</td><td>GT11[1].TXDATA[0]</td></tr>

<tr><td>CELL[16].IMUX_IMUX[1]</td><td>GT11[1].TXDATA[1]</td></tr>

<tr><td>CELL[16].IMUX_IMUX[2]</td><td>GT11[1].TXDATA[2]</td></tr>

<tr><td>CELL[16].IMUX_IMUX[3]</td><td>GT11[1].TXDATA[3]</td></tr>

<tr><td>CELL[16].IMUX_IMUX[4]</td><td>GT11[1].TXCRCIN[7]</td></tr>

<tr><td>CELL[16].IMUX_IMUX[5]</td><td>GT11[1].TXCRCIN[6]</td></tr>

<tr><td>CELL[16].IMUX_IMUX[6]</td><td>GT11[1].TXCRCIN[5]</td></tr>

<tr><td>CELL[16].IMUX_IMUX[7]</td><td>GT11[1].TXCRCIN[4]</td></tr>

<tr><td>CELL[16].IMUX_IMUX[8]</td><td>GT11[1].RXCRCIN[7]</td></tr>

<tr><td>CELL[16].IMUX_IMUX[9]</td><td>GT11[1].RXCRCIN[6]</td></tr>

<tr><td>CELL[16].IMUX_IMUX[10]</td><td>GT11[1].RXCRCIN[5]</td></tr>

<tr><td>CELL[16].IMUX_IMUX[11]</td><td>GT11[1].RXCRCIN[4]</td></tr>

<tr><td>CELL[16].IMUX_IMUX[12]</td><td>GT11[1].RXUSRVCODAC[0]</td></tr>

<tr><td>CELL[16].IMUX_IMUX[13]</td><td>GT11[1].RXUSRVCODAC[1]</td></tr>

<tr><td>CELL[16].IMUX_IMUX[14]</td><td>GT11[1].RXUSRVCODAC[2]</td></tr>

<tr><td>CELL[16].IMUX_IMUX[15]</td><td>GT11[1].RXUSRVCODAC[3]</td></tr>

<tr><td>CELL[16].IMUX_IMUX[16]</td><td>GT11[1].TXBYPASS8B10B[0]</td></tr>

<tr><td>CELL[16].IMUX_IMUX[17]</td><td>GT11[1].TXCHARISK[0]</td></tr>

<tr><td>CELL[16].IMUX_IMUX[18]</td><td>GT11[1].TXCHARDISPMODE[0]</td></tr>

<tr><td>CELL[16].IMUX_IMUX[19]</td><td>GT11[1].TXCHARDISPVAL[0]</td></tr>

<tr><td>CELL[16].OUT_BEST_TMIN[0]</td><td>GT11[1].RXDATA[0]</td></tr>

<tr><td>CELL[16].OUT_BEST_TMIN[1]</td><td>GT11[1].RXDATA[1]</td></tr>

<tr><td>CELL[16].OUT_BEST_TMIN[2]</td><td>GT11[1].RXDATA[2]</td></tr>

<tr><td>CELL[16].OUT_BEST_TMIN[3]</td><td>GT11[1].RXDATA[3]</td></tr>

<tr><td>CELL[16].OUT_BEST_TMIN[4]</td><td>GT11[1].RXDISPERR[0]</td></tr>

<tr><td>CELL[16].OUT_BEST_TMIN[5]</td><td>GT11[1].RXNOTINTABLE[0]</td></tr>

<tr><td>CELL[16].OUT_BEST_TMIN[6]</td><td>GT11[1].RXCHARISK[0]</td></tr>

<tr><td>CELL[16].OUT_BEST_TMIN[7]</td><td>GT11[1].RXCHARISCOMMA[0]</td></tr>

<tr><td>CELL[16].OUT_SEC_TMIN[0]</td><td>GT11[1].RXRUNDISP[0]</td></tr>

<tr><td>CELL[16].OUT_SEC_TMIN[1]</td><td>GT11[1].TXRUNDISP[0]</td></tr>

<tr><td>CELL[16].OUT_SEC_TMIN[2]</td><td>GT11[1].TXKERR[0]</td></tr>

<tr><td>CELL[16].OUT_HALF0_BEL[0]</td><td>GT11[1].TXCRCOUT[7]</td></tr>

<tr><td>CELL[16].OUT_HALF0_BEL[1]</td><td>GT11[1].TXCRCOUT[6]</td></tr>

<tr><td>CELL[16].OUT_HALF0_BEL[2]</td><td>GT11[1].TXCRCOUT[5]</td></tr>

<tr><td>CELL[16].OUT_HALF0_BEL[3]</td><td>GT11[1].TXCRCOUT[4]</td></tr>

<tr><td>CELL[16].OUT_HALF0_BEL[4]</td><td>GT11[1].RXADCN</td></tr>

<tr><td>CELL[16].OUT_HALF1_BEL[0]</td><td>GT11[1].TXCRCOUT[7]</td></tr>

<tr><td>CELL[16].OUT_HALF1_BEL[1]</td><td>GT11[1].TXCRCOUT[6]</td></tr>

<tr><td>CELL[16].OUT_HALF1_BEL[2]</td><td>GT11[1].TXCRCOUT[5]</td></tr>

<tr><td>CELL[16].OUT_HALF1_BEL[3]</td><td>GT11[1].TXCRCOUT[4]</td></tr>

<tr><td>CELL[16].OUT_HALF1_BEL[4]</td><td>GT11[1].RXADCN</td></tr>

<tr><td>CELL[16].IMUX_MGT_GREFCLK</td><td>GT11[0].GREFCLK, GT11[1].GREFCLK</td></tr>

<tr><td>CELL[16].IMUX_MGT_REFCLK</td><td>GT11CLK.REFCLK</td></tr>

<tr><td>CELL[16].OUT_MGT_SYNCLK[0]</td><td>GT11[0].REFCLK1, GT11[1].REFCLK1, GT11CLK.SYNCLK1</td></tr>

<tr><td>CELL[16].OUT_MGT_SYNCLK[1]</td><td>GT11[0].REFCLK2, GT11[1].REFCLK2, GT11CLK.SYNCLK2</td></tr>

<tr><td>CELL[16].OUT_MGT_RXPCSHCLKOUT[0]</td><td>GT11[0].RXPCSHCLKOUT</td></tr>

<tr><td>CELL[16].OUT_MGT_RXPCSHCLKOUT[1]</td><td>GT11[1].RXPCSHCLKOUT</td></tr>

<tr><td>CELL[16].OUT_MGT_TXPCSHCLKOUT[0]</td><td>GT11[0].TXPCSHCLKOUT</td></tr>

<tr><td>CELL[16].OUT_MGT_TXPCSHCLKOUT[1]</td><td>GT11[1].TXPCSHCLKOUT</td></tr>

<tr><td>CELL[17].IMUX_SR_OPTINV[0]</td><td>GT11[1].TXRESET</td></tr>

<tr><td>CELL[17].IMUX_IMUX[0]</td><td>GT11[1].TXDATA[4]</td></tr>

<tr><td>CELL[17].IMUX_IMUX[1]</td><td>GT11[1].TXDATA[5]</td></tr>

<tr><td>CELL[17].IMUX_IMUX[2]</td><td>GT11[1].TXDATA[6]</td></tr>

<tr><td>CELL[17].IMUX_IMUX[3]</td><td>GT11[1].TXDATA[7]</td></tr>

<tr><td>CELL[17].IMUX_IMUX[4]</td><td>GT11[1].TXCRCIN[3]</td></tr>

<tr><td>CELL[17].IMUX_IMUX[5]</td><td>GT11[1].TXCRCIN[2]</td></tr>

<tr><td>CELL[17].IMUX_IMUX[6]</td><td>GT11[1].TXCRCIN[1]</td></tr>

<tr><td>CELL[17].IMUX_IMUX[7]</td><td>GT11[1].TXCRCIN[0]</td></tr>

<tr><td>CELL[17].IMUX_IMUX[8]</td><td>GT11[1].RXCRCIN[3]</td></tr>

<tr><td>CELL[17].IMUX_IMUX[9]</td><td>GT11[1].RXCRCIN[2]</td></tr>

<tr><td>CELL[17].IMUX_IMUX[10]</td><td>GT11[1].RXCRCIN[1]</td></tr>

<tr><td>CELL[17].IMUX_IMUX[11]</td><td>GT11[1].RXCRCIN[0]</td></tr>

<tr><td>CELL[17].IMUX_IMUX[12]</td><td>GT11[1].RXUSRVCODAC[4]</td></tr>

<tr><td>CELL[17].IMUX_IMUX[13]</td><td>GT11[1].RXUSRVCODAC[5]</td></tr>

<tr><td>CELL[17].IMUX_IMUX[14]</td><td>GT11[1].RXUSRVCODAC[6]</td></tr>

<tr><td>CELL[17].IMUX_IMUX[15]</td><td>GT11[1].RXUSRVCODAC[7]</td></tr>

<tr><td>CELL[17].IMUX_IMUX[16]</td><td>GT11[1].TXINTDATAWIDTH[0]</td></tr>

<tr><td>CELL[17].IMUX_IMUX[17]</td><td>GT11[1].TXINTDATAWIDTH[1]</td></tr>

<tr><td>CELL[17].IMUX_IMUX[18]</td><td>GT11[1].RXINTDATAWIDTH[0]</td></tr>

<tr><td>CELL[17].IMUX_IMUX[19]</td><td>GT11[1].RXINTDATAWIDTH[1]</td></tr>

<tr><td>CELL[17].IMUX_IMUX[20]</td><td>GT11[1].TXDATAWIDTH[0]</td></tr>

<tr><td>CELL[17].IMUX_IMUX[21]</td><td>GT11[1].TXDATAWIDTH[1]</td></tr>

<tr><td>CELL[17].IMUX_IMUX[22]</td><td>GT11[1].RXDATAWIDTH[0]</td></tr>

<tr><td>CELL[17].IMUX_IMUX[23]</td><td>GT11[1].RXDATAWIDTH[1]</td></tr>

<tr><td>CELL[17].OUT_BEST_TMIN[0]</td><td>GT11[1].RXDATA[4]</td></tr>

<tr><td>CELL[17].OUT_BEST_TMIN[1]</td><td>GT11[1].RXDATA[5]</td></tr>

<tr><td>CELL[17].OUT_BEST_TMIN[2]</td><td>GT11[1].RXDATA[6]</td></tr>

<tr><td>CELL[17].OUT_BEST_TMIN[3]</td><td>GT11[1].RXDATA[7]</td></tr>

<tr><td>CELL[17].OUT_BEST_TMIN[4]</td><td>GT11[1].RXLOSSOFSYNC[0]</td></tr>

<tr><td>CELL[17].OUT_BEST_TMIN[5]</td><td>GT11[1].RXLOSSOFSYNC[1]</td></tr>

<tr><td>CELL[17].OUT_BEST_TMIN[6]</td><td>GT11[1].RXSIGDET</td></tr>

<tr><td>CELL[17].OUT_BEST_TMIN[7]</td><td>GT11[1].RXADCP</td></tr>

<tr><td>CELL[17].OUT_HALF0_BEL[0]</td><td>GT11[1].TXCRCOUT[3]</td></tr>

<tr><td>CELL[17].OUT_HALF0_BEL[1]</td><td>GT11[1].TXCRCOUT[2]</td></tr>

<tr><td>CELL[17].OUT_HALF0_BEL[2]</td><td>GT11[1].TXCRCOUT[1]</td></tr>

<tr><td>CELL[17].OUT_HALF0_BEL[3]</td><td>GT11[1].TXCRCOUT[0]</td></tr>

<tr><td>CELL[17].OUT_HALF0_BEL[4]</td><td>GT11[1].CDRSTATUS[0]</td></tr>

<tr><td>CELL[17].OUT_HALF0_BEL[5]</td><td>GT11[1].CDRSTATUS[1]</td></tr>

<tr><td>CELL[17].OUT_HALF0_BEL[6]</td><td>GT11[1].CDRSTATUS[2]</td></tr>

<tr><td>CELL[17].OUT_HALF0_BEL[7]</td><td>GT11[1].CDRSTATUS[3]</td></tr>

<tr><td>CELL[17].OUT_HALF1_BEL[0]</td><td>GT11[1].TXCRCOUT[3]</td></tr>

<tr><td>CELL[17].OUT_HALF1_BEL[1]</td><td>GT11[1].TXCRCOUT[2]</td></tr>

<tr><td>CELL[17].OUT_HALF1_BEL[2]</td><td>GT11[1].TXCRCOUT[1]</td></tr>

<tr><td>CELL[17].OUT_HALF1_BEL[3]</td><td>GT11[1].TXCRCOUT[0]</td></tr>

<tr><td>CELL[17].OUT_HALF1_BEL[4]</td><td>GT11[1].CDRSTATUS[0]</td></tr>

<tr><td>CELL[17].OUT_HALF1_BEL[5]</td><td>GT11[1].CDRSTATUS[1]</td></tr>

<tr><td>CELL[17].OUT_HALF1_BEL[6]</td><td>GT11[1].CDRSTATUS[2]</td></tr>

<tr><td>CELL[17].OUT_HALF1_BEL[7]</td><td>GT11[1].CDRSTATUS[3]</td></tr>

<tr><td>CELL[18].IMUX_IMUX[0]</td><td>GT11[1].TXDATA[8]</td></tr>

<tr><td>CELL[18].IMUX_IMUX[1]</td><td>GT11[1].TXDATA[9]</td></tr>

<tr><td>CELL[18].IMUX_IMUX[2]</td><td>GT11[1].TXDATA[10]</td></tr>

<tr><td>CELL[18].IMUX_IMUX[3]</td><td>GT11[1].TXDATA[11]</td></tr>

<tr><td>CELL[18].IMUX_IMUX[4]</td><td>GT11[1].TXCRCIN[15]</td></tr>

<tr><td>CELL[18].IMUX_IMUX[5]</td><td>GT11[1].TXCRCIN[14]</td></tr>

<tr><td>CELL[18].IMUX_IMUX[6]</td><td>GT11[1].TXCRCIN[13]</td></tr>

<tr><td>CELL[18].IMUX_IMUX[7]</td><td>GT11[1].TXCRCIN[12]</td></tr>

<tr><td>CELL[18].IMUX_IMUX[8]</td><td>GT11[1].RXCRCIN[15]</td></tr>

<tr><td>CELL[18].IMUX_IMUX[9]</td><td>GT11[1].RXCRCIN[14]</td></tr>

<tr><td>CELL[18].IMUX_IMUX[10]</td><td>GT11[1].RXCRCIN[13]</td></tr>

<tr><td>CELL[18].IMUX_IMUX[11]</td><td>GT11[1].RXCRCIN[12]</td></tr>

<tr><td>CELL[18].IMUX_IMUX[12]</td><td>GT11[1].RXUSRVCODAC[8]</td></tr>

<tr><td>CELL[18].IMUX_IMUX[13]</td><td>GT11[1].RXUSRVCODAC[9]</td></tr>

<tr><td>CELL[18].IMUX_IMUX[14]</td><td>GT11[1].RXSYNC</td></tr>

<tr><td>CELL[18].IMUX_IMUX[16]</td><td>GT11[1].TXBYPASS8B10B[1]</td></tr>

<tr><td>CELL[18].IMUX_IMUX[17]</td><td>GT11[1].TXCHARISK[1]</td></tr>

<tr><td>CELL[18].IMUX_IMUX[18]</td><td>GT11[1].TXCHARDISPMODE[1]</td></tr>

<tr><td>CELL[18].IMUX_IMUX[19]</td><td>GT11[1].TXCHARDISPVAL[1]</td></tr>

<tr><td>CELL[18].OUT_BEST_TMIN[0]</td><td>GT11[1].RXDATA[8]</td></tr>

<tr><td>CELL[18].OUT_BEST_TMIN[1]</td><td>GT11[1].RXDATA[9]</td></tr>

<tr><td>CELL[18].OUT_BEST_TMIN[2]</td><td>GT11[1].RXDATA[10]</td></tr>

<tr><td>CELL[18].OUT_BEST_TMIN[3]</td><td>GT11[1].RXDATA[11]</td></tr>

<tr><td>CELL[18].OUT_BEST_TMIN[4]</td><td>GT11[1].RXDISPERR[1]</td></tr>

<tr><td>CELL[18].OUT_BEST_TMIN[5]</td><td>GT11[1].RXNOTINTABLE[1]</td></tr>

<tr><td>CELL[18].OUT_BEST_TMIN[6]</td><td>GT11[1].RXCHARISK[1]</td></tr>

<tr><td>CELL[18].OUT_BEST_TMIN[7]</td><td>GT11[1].RXCHARISCOMMA[1]</td></tr>

<tr><td>CELL[18].OUT_SEC_TMIN[0]</td><td>GT11[1].RXRUNDISP[1]</td></tr>

<tr><td>CELL[18].OUT_SEC_TMIN[1]</td><td>GT11[1].TXRUNDISP[1]</td></tr>

<tr><td>CELL[18].OUT_SEC_TMIN[2]</td><td>GT11[1].TXKERR[1]</td></tr>

<tr><td>CELL[18].OUT_HALF0_BEL[0]</td><td>GT11[1].TXCRCOUT[15]</td></tr>

<tr><td>CELL[18].OUT_HALF0_BEL[1]</td><td>GT11[1].TXCRCOUT[14]</td></tr>

<tr><td>CELL[18].OUT_HALF0_BEL[2]</td><td>GT11[1].TXCRCOUT[13]</td></tr>

<tr><td>CELL[18].OUT_HALF0_BEL[3]</td><td>GT11[1].TXCRCOUT[12]</td></tr>

<tr><td>CELL[18].OUT_HALF0_BEL[4]</td><td>GT11[1].CDRSTATUS[4]</td></tr>

<tr><td>CELL[18].OUT_HALF0_BEL[5]</td><td>GT11[1].CDRSTATUS[5]</td></tr>

<tr><td>CELL[18].OUT_HALF0_BEL[6]</td><td>GT11[1].CDRSTATUS[6]</td></tr>

<tr><td>CELL[18].OUT_HALF1_BEL[0]</td><td>GT11[1].TXCRCOUT[15]</td></tr>

<tr><td>CELL[18].OUT_HALF1_BEL[1]</td><td>GT11[1].TXCRCOUT[14]</td></tr>

<tr><td>CELL[18].OUT_HALF1_BEL[2]</td><td>GT11[1].TXCRCOUT[13]</td></tr>

<tr><td>CELL[18].OUT_HALF1_BEL[3]</td><td>GT11[1].TXCRCOUT[12]</td></tr>

<tr><td>CELL[18].OUT_HALF1_BEL[4]</td><td>GT11[1].CDRSTATUS[4]</td></tr>

<tr><td>CELL[18].OUT_HALF1_BEL[5]</td><td>GT11[1].CDRSTATUS[5]</td></tr>

<tr><td>CELL[18].OUT_HALF1_BEL[6]</td><td>GT11[1].CDRSTATUS[6]</td></tr>

<tr><td>CELL[19].IMUX_IMUX[0]</td><td>GT11[1].TXDATA[12]</td></tr>

<tr><td>CELL[19].IMUX_IMUX[1]</td><td>GT11[1].TXDATA[13]</td></tr>

<tr><td>CELL[19].IMUX_IMUX[2]</td><td>GT11[1].TXDATA[14]</td></tr>

<tr><td>CELL[19].IMUX_IMUX[3]</td><td>GT11[1].TXDATA[15]</td></tr>

<tr><td>CELL[19].IMUX_IMUX[4]</td><td>GT11[1].TXCRCIN[11]</td></tr>

<tr><td>CELL[19].IMUX_IMUX[5]</td><td>GT11[1].TXCRCIN[10]</td></tr>

<tr><td>CELL[19].IMUX_IMUX[6]</td><td>GT11[1].TXCRCIN[9]</td></tr>

<tr><td>CELL[19].IMUX_IMUX[7]</td><td>GT11[1].TXCRCIN[8]</td></tr>

<tr><td>CELL[19].IMUX_IMUX[8]</td><td>GT11[1].RXCRCIN[11]</td></tr>

<tr><td>CELL[19].IMUX_IMUX[9]</td><td>GT11[1].RXCRCIN[10]</td></tr>

<tr><td>CELL[19].IMUX_IMUX[10]</td><td>GT11[1].RXCRCIN[9]</td></tr>

<tr><td>CELL[19].IMUX_IMUX[11]</td><td>GT11[1].RXCRCIN[8]</td></tr>

<tr><td>CELL[19].IMUX_IMUX[12]</td><td>GT11[1].ENPCOMMAALIGN</td></tr>

<tr><td>CELL[19].IMUX_IMUX[13]</td><td>GT11[1].ENMCOMMAALIGN</td></tr>

<tr><td>CELL[19].IMUX_IMUX[14]</td><td>GT11[1].RXDESCRAM64B66BUSE</td></tr>

<tr><td>CELL[19].IMUX_IMUX[15]</td><td>GT11[1].RXBLOCKSYNC64B66BUSE</td></tr>

<tr><td>CELL[19].IMUX_IMUX[16]</td><td>GT11[1].RXCOMMADETUSE</td></tr>

<tr><td>CELL[19].IMUX_IMUX[17]</td><td>GT11[1].RXSLIDE</td></tr>

<tr><td>CELL[19].IMUX_IMUX[18]</td><td>GT11[1].TXCLKSTABLE</td></tr>

<tr><td>CELL[19].IMUX_IMUX[19]</td><td>GT11[1].RXCLKSTABLE</td></tr>

<tr><td>CELL[19].OUT_BEST_TMIN[0]</td><td>GT11[1].RXDATA[12]</td></tr>

<tr><td>CELL[19].OUT_BEST_TMIN[1]</td><td>GT11[1].RXDATA[13]</td></tr>

<tr><td>CELL[19].OUT_BEST_TMIN[2]</td><td>GT11[1].RXDATA[14]</td></tr>

<tr><td>CELL[19].OUT_BEST_TMIN[3]</td><td>GT11[1].RXDATA[15]</td></tr>

<tr><td>CELL[19].OUT_BEST_TMIN[4]</td><td>GT11[1].RXVCOHIGH</td></tr>

<tr><td>CELL[19].OUT_BEST_TMIN[5]</td><td>GT11[1].TXVCOHIGH</td></tr>

<tr><td>CELL[19].OUT_BEST_TMIN[6]</td><td>GT11[1].RXCALFAIL</td></tr>

<tr><td>CELL[19].OUT_BEST_TMIN[7]</td><td>GT11[1].TXCALFAIL</td></tr>

<tr><td>CELL[19].OUT_HALF0_BEL[0]</td><td>GT11[1].TXCRCOUT[11]</td></tr>

<tr><td>CELL[19].OUT_HALF0_BEL[1]</td><td>GT11[1].TXCRCOUT[10]</td></tr>

<tr><td>CELL[19].OUT_HALF0_BEL[2]</td><td>GT11[1].TXCRCOUT[9]</td></tr>

<tr><td>CELL[19].OUT_HALF0_BEL[3]</td><td>GT11[1].TXCRCOUT[8]</td></tr>

<tr><td>CELL[19].OUT_HALF0_BEL[4]</td><td>GT11[1].CDRSTATUS[7]</td></tr>

<tr><td>CELL[19].OUT_HALF0_BEL[5]</td><td>GT11[1].CDRSTATUS[8]</td></tr>

<tr><td>CELL[19].OUT_HALF0_BEL[6]</td><td>GT11[1].CDRSTATUS[9]</td></tr>

<tr><td>CELL[19].OUT_HALF0_BEL[7]</td><td>GT11[1].CDRSTATUS[10]</td></tr>

<tr><td>CELL[19].OUT_HALF1_BEL[0]</td><td>GT11[1].TXCRCOUT[11]</td></tr>

<tr><td>CELL[19].OUT_HALF1_BEL[1]</td><td>GT11[1].TXCRCOUT[10]</td></tr>

<tr><td>CELL[19].OUT_HALF1_BEL[2]</td><td>GT11[1].TXCRCOUT[9]</td></tr>

<tr><td>CELL[19].OUT_HALF1_BEL[3]</td><td>GT11[1].TXCRCOUT[8]</td></tr>

<tr><td>CELL[19].OUT_HALF1_BEL[4]</td><td>GT11[1].CDRSTATUS[7]</td></tr>

<tr><td>CELL[19].OUT_HALF1_BEL[5]</td><td>GT11[1].CDRSTATUS[8]</td></tr>

<tr><td>CELL[19].OUT_HALF1_BEL[6]</td><td>GT11[1].CDRSTATUS[9]</td></tr>

<tr><td>CELL[19].OUT_HALF1_BEL[7]</td><td>GT11[1].CDRSTATUS[10]</td></tr>

<tr><td>CELL[20].IMUX_IMUX[0]</td><td>GT11[1].TXDATA[16]</td></tr>

<tr><td>CELL[20].IMUX_IMUX[1]</td><td>GT11[1].TXDATA[17]</td></tr>

<tr><td>CELL[20].IMUX_IMUX[2]</td><td>GT11[1].TXDATA[18]</td></tr>

<tr><td>CELL[20].IMUX_IMUX[3]</td><td>GT11[1].TXDATA[19]</td></tr>

<tr><td>CELL[20].IMUX_IMUX[4]</td><td>GT11[1].TXCRCIN[23]</td></tr>

<tr><td>CELL[20].IMUX_IMUX[5]</td><td>GT11[1].TXCRCIN[22]</td></tr>

<tr><td>CELL[20].IMUX_IMUX[6]</td><td>GT11[1].TXCRCIN[21]</td></tr>

<tr><td>CELL[20].IMUX_IMUX[7]</td><td>GT11[1].TXCRCIN[20]</td></tr>

<tr><td>CELL[20].IMUX_IMUX[8]</td><td>GT11[1].RXCRCIN[23]</td></tr>

<tr><td>CELL[20].IMUX_IMUX[9]</td><td>GT11[1].RXCRCIN[22]</td></tr>

<tr><td>CELL[20].IMUX_IMUX[10]</td><td>GT11[1].RXCRCIN[21]</td></tr>

<tr><td>CELL[20].IMUX_IMUX[11]</td><td>GT11[1].RXCRCIN[20]</td></tr>

<tr><td>CELL[20].IMUX_IMUX[12]</td><td>GT11[1].TXUSRVCODAC[0]</td></tr>

<tr><td>CELL[20].IMUX_IMUX[13]</td><td>GT11[1].TXUSRVCODAC[1]</td></tr>

<tr><td>CELL[20].IMUX_IMUX[14]</td><td>GT11[1].TXUSRVCODAC[2]</td></tr>

<tr><td>CELL[20].IMUX_IMUX[15]</td><td>GT11[1].TXUSRVCODAC[3]</td></tr>

<tr><td>CELL[20].IMUX_IMUX[16]</td><td>GT11[1].TXBYPASS8B10B[2]</td></tr>

<tr><td>CELL[20].IMUX_IMUX[17]</td><td>GT11[1].TXCHARISK[2]</td></tr>

<tr><td>CELL[20].IMUX_IMUX[18]</td><td>GT11[1].TXCHARDISPMODE[2]</td></tr>

<tr><td>CELL[20].IMUX_IMUX[19]</td><td>GT11[1].TXCHARDISPVAL[2]</td></tr>

<tr><td>CELL[20].OUT_BEST_TMIN[0]</td><td>GT11[1].RXDATA[16]</td></tr>

<tr><td>CELL[20].OUT_BEST_TMIN[1]</td><td>GT11[1].RXDATA[17]</td></tr>

<tr><td>CELL[20].OUT_BEST_TMIN[2]</td><td>GT11[1].RXDATA[18]</td></tr>

<tr><td>CELL[20].OUT_BEST_TMIN[3]</td><td>GT11[1].RXDATA[19]</td></tr>

<tr><td>CELL[20].OUT_BEST_TMIN[4]</td><td>GT11[1].RXDISPERR[2]</td></tr>

<tr><td>CELL[20].OUT_BEST_TMIN[5]</td><td>GT11[1].RXNOTINTABLE[2]</td></tr>

<tr><td>CELL[20].OUT_BEST_TMIN[6]</td><td>GT11[1].RXCHARISK[2]</td></tr>

<tr><td>CELL[20].OUT_BEST_TMIN[7]</td><td>GT11[1].RXCHARISCOMMA[2]</td></tr>

<tr><td>CELL[20].OUT_SEC_TMIN[0]</td><td>GT11[1].RXRUNDISP[2]</td></tr>

<tr><td>CELL[20].OUT_SEC_TMIN[1]</td><td>GT11[1].TXRUNDISP[2]</td></tr>

<tr><td>CELL[20].OUT_SEC_TMIN[2]</td><td>GT11[1].TXKERR[2]</td></tr>

<tr><td>CELL[20].OUT_HALF0_BEL[0]</td><td>GT11[1].TXCRCOUT[23]</td></tr>

<tr><td>CELL[20].OUT_HALF0_BEL[1]</td><td>GT11[1].TXCRCOUT[22]</td></tr>

<tr><td>CELL[20].OUT_HALF0_BEL[2]</td><td>GT11[1].TXCRCOUT[21]</td></tr>

<tr><td>CELL[20].OUT_HALF0_BEL[3]</td><td>GT11[1].TXCRCOUT[20]</td></tr>

<tr><td>CELL[20].OUT_HALF0_BEL[4]</td><td>GT11[1].CDRSTATUS[11]</td></tr>

<tr><td>CELL[20].OUT_HALF0_BEL[5]</td><td>GT11[1].CDRSTATUS[12]</td></tr>

<tr><td>CELL[20].OUT_HALF0_BEL[6]</td><td>GT11[1].RXBUFERR</td></tr>

<tr><td>CELL[20].OUT_HALF1_BEL[0]</td><td>GT11[1].TXCRCOUT[23]</td></tr>

<tr><td>CELL[20].OUT_HALF1_BEL[1]</td><td>GT11[1].TXCRCOUT[22]</td></tr>

<tr><td>CELL[20].OUT_HALF1_BEL[2]</td><td>GT11[1].TXCRCOUT[21]</td></tr>

<tr><td>CELL[20].OUT_HALF1_BEL[3]</td><td>GT11[1].TXCRCOUT[20]</td></tr>

<tr><td>CELL[20].OUT_HALF1_BEL[4]</td><td>GT11[1].CDRSTATUS[11]</td></tr>

<tr><td>CELL[20].OUT_HALF1_BEL[5]</td><td>GT11[1].CDRSTATUS[12]</td></tr>

<tr><td>CELL[20].OUT_HALF1_BEL[6]</td><td>GT11[1].RXBUFERR</td></tr>

<tr><td>CELL[21].IMUX_IMUX[0]</td><td>GT11[1].TXDATA[20]</td></tr>

<tr><td>CELL[21].IMUX_IMUX[1]</td><td>GT11[1].TXDATA[21]</td></tr>

<tr><td>CELL[21].IMUX_IMUX[2]</td><td>GT11[1].TXDATA[22]</td></tr>

<tr><td>CELL[21].IMUX_IMUX[3]</td><td>GT11[1].TXDATA[23]</td></tr>

<tr><td>CELL[21].IMUX_IMUX[4]</td><td>GT11[1].TXCRCIN[19]</td></tr>

<tr><td>CELL[21].IMUX_IMUX[5]</td><td>GT11[1].TXCRCIN[18]</td></tr>

<tr><td>CELL[21].IMUX_IMUX[6]</td><td>GT11[1].TXCRCIN[17]</td></tr>

<tr><td>CELL[21].IMUX_IMUX[7]</td><td>GT11[1].TXCRCIN[16]</td></tr>

<tr><td>CELL[21].IMUX_IMUX[8]</td><td>GT11[1].RXCRCIN[19]</td></tr>

<tr><td>CELL[21].IMUX_IMUX[9]</td><td>GT11[1].RXCRCIN[18]</td></tr>

<tr><td>CELL[21].IMUX_IMUX[10]</td><td>GT11[1].RXCRCIN[17]</td></tr>

<tr><td>CELL[21].IMUX_IMUX[11]</td><td>GT11[1].RXCRCIN[16]</td></tr>

<tr><td>CELL[21].IMUX_IMUX[12]</td><td>GT11[1].TXUSRVCODAC[4]</td></tr>

<tr><td>CELL[21].IMUX_IMUX[13]</td><td>GT11[1].TXUSRVCODAC[5]</td></tr>

<tr><td>CELL[21].IMUX_IMUX[14]</td><td>GT11[1].TXUSRVCODAC[6]</td></tr>

<tr><td>CELL[21].IMUX_IMUX[15]</td><td>GT11[1].TXUSRVCODAC[7]</td></tr>

<tr><td>CELL[21].IMUX_IMUX[16]</td><td>GT11[1].RXCRCINIT</td></tr>

<tr><td>CELL[21].IMUX_IMUX[17]</td><td>GT11[1].TXCRCINIT</td></tr>

<tr><td>CELL[21].IMUX_IMUX[18]</td><td>GT11[1].TXENOOB</td></tr>

<tr><td>CELL[21].OUT_BEST_TMIN[0]</td><td>GT11[1].RXDATA[20]</td></tr>

<tr><td>CELL[21].OUT_BEST_TMIN[1]</td><td>GT11[1].RXDATA[21]</td></tr>

<tr><td>CELL[21].OUT_BEST_TMIN[2]</td><td>GT11[1].RXDATA[22]</td></tr>

<tr><td>CELL[21].OUT_BEST_TMIN[3]</td><td>GT11[1].RXDATA[23]</td></tr>

<tr><td>CELL[21].OUT_BEST_TMIN[4]</td><td>GT11[1].DO[4]</td></tr>

<tr><td>CELL[21].OUT_BEST_TMIN[5]</td><td>GT11[1].DO[5]</td></tr>

<tr><td>CELL[21].OUT_BEST_TMIN[6]</td><td>GT11[1].DO[6]</td></tr>

<tr><td>CELL[21].OUT_BEST_TMIN[7]</td><td>GT11[1].DO[7]</td></tr>

<tr><td>CELL[21].OUT_SEC_TMIN[0]</td><td>GT11[1].CDRSTATUS[13]</td></tr>

<tr><td>CELL[21].OUT_SEC_TMIN[1]</td><td>GT11[1].CDRSTATUS[14]</td></tr>

<tr><td>CELL[21].OUT_HALF0_BEL[0]</td><td>GT11[1].TXCRCOUT[19]</td></tr>

<tr><td>CELL[21].OUT_HALF0_BEL[1]</td><td>GT11[1].TXCRCOUT[18]</td></tr>

<tr><td>CELL[21].OUT_HALF0_BEL[2]</td><td>GT11[1].TXCRCOUT[17]</td></tr>

<tr><td>CELL[21].OUT_HALF0_BEL[3]</td><td>GT11[1].TXCRCOUT[16]</td></tr>

<tr><td>CELL[21].OUT_HALF0_BEL[4]</td><td>GT11[1].DO[0]</td></tr>

<tr><td>CELL[21].OUT_HALF0_BEL[5]</td><td>GT11[1].DO[1]</td></tr>

<tr><td>CELL[21].OUT_HALF0_BEL[6]</td><td>GT11[1].DO[2]</td></tr>

<tr><td>CELL[21].OUT_HALF0_BEL[7]</td><td>GT11[1].DO[3]</td></tr>

<tr><td>CELL[21].OUT_HALF1_BEL[0]</td><td>GT11[1].TXCRCOUT[19]</td></tr>

<tr><td>CELL[21].OUT_HALF1_BEL[1]</td><td>GT11[1].TXCRCOUT[18]</td></tr>

<tr><td>CELL[21].OUT_HALF1_BEL[2]</td><td>GT11[1].TXCRCOUT[17]</td></tr>

<tr><td>CELL[21].OUT_HALF1_BEL[3]</td><td>GT11[1].TXCRCOUT[16]</td></tr>

<tr><td>CELL[21].OUT_HALF1_BEL[4]</td><td>GT11[1].DO[0]</td></tr>

<tr><td>CELL[21].OUT_HALF1_BEL[5]</td><td>GT11[1].DO[1]</td></tr>

<tr><td>CELL[21].OUT_HALF1_BEL[6]</td><td>GT11[1].DO[2]</td></tr>

<tr><td>CELL[21].OUT_HALF1_BEL[7]</td><td>GT11[1].DO[3]</td></tr>

<tr><td>CELL[22].IMUX_CLK_OPTINV[0]</td><td>GT11[1].RXUSRCLK</td></tr>

<tr><td>CELL[22].IMUX_CLK_OPTINV[1]</td><td>GT11[1].RXUSRCLK2</td></tr>

<tr><td>CELL[22].IMUX_CLK_OPTINV[2]</td><td>GT11[1].TXUSRCLK</td></tr>

<tr><td>CELL[22].IMUX_CLK_OPTINV[3]</td><td>GT11[1].TXUSRCLK2</td></tr>

<tr><td>CELL[22].IMUX_IMUX[0]</td><td>GT11[1].TXDATA[24]</td></tr>

<tr><td>CELL[22].IMUX_IMUX[1]</td><td>GT11[1].TXDATA[25]</td></tr>

<tr><td>CELL[22].IMUX_IMUX[2]</td><td>GT11[1].TXDATA[26]</td></tr>

<tr><td>CELL[22].IMUX_IMUX[3]</td><td>GT11[1].TXDATA[27]</td></tr>

<tr><td>CELL[22].IMUX_IMUX[4]</td><td>GT11[1].TXCRCIN[31]</td></tr>

<tr><td>CELL[22].IMUX_IMUX[5]</td><td>GT11[1].TXCRCIN[30]</td></tr>

<tr><td>CELL[22].IMUX_IMUX[6]</td><td>GT11[1].TXCRCIN[29]</td></tr>

<tr><td>CELL[22].IMUX_IMUX[7]</td><td>GT11[1].TXCRCIN[28]</td></tr>

<tr><td>CELL[22].IMUX_IMUX[8]</td><td>GT11[1].RXCRCIN[31]</td></tr>

<tr><td>CELL[22].IMUX_IMUX[9]</td><td>GT11[1].RXCRCIN[30]</td></tr>

<tr><td>CELL[22].IMUX_IMUX[10]</td><td>GT11[1].RXCRCIN[29]</td></tr>

<tr><td>CELL[22].IMUX_IMUX[11]</td><td>GT11[1].RXCRCIN[28]</td></tr>

<tr><td>CELL[22].IMUX_IMUX[12]</td><td>GT11[1].DADDR[0]</td></tr>

<tr><td>CELL[22].IMUX_IMUX[13]</td><td>GT11[1].DADDR[1]</td></tr>

<tr><td>CELL[22].IMUX_IMUX[14]</td><td>GT11[1].DADDR[2]</td></tr>

<tr><td>CELL[22].IMUX_IMUX[15]</td><td>GT11[1].DADDR[3]</td></tr>

<tr><td>CELL[22].IMUX_IMUX[16]</td><td>GT11[1].TXBYPASS8B10B[3]</td></tr>

<tr><td>CELL[22].IMUX_IMUX[17]</td><td>GT11[1].TXCHARISK[3]</td></tr>

<tr><td>CELL[22].IMUX_IMUX[18]</td><td>GT11[1].TXCHARDISPMODE[3]</td></tr>

<tr><td>CELL[22].IMUX_IMUX[19]</td><td>GT11[1].TXCHARDISPVAL[3]</td></tr>

<tr><td>CELL[22].IMUX_IMUX[20]</td><td>GT11[1].TXUSRVCODAC[8]</td></tr>

<tr><td>CELL[22].IMUX_IMUX[21]</td><td>GT11[1].TXUSRVCODAC[9]</td></tr>

<tr><td>CELL[22].OUT_BEST_TMIN[0]</td><td>GT11[1].RXDATA[24]</td></tr>

<tr><td>CELL[22].OUT_BEST_TMIN[1]</td><td>GT11[1].RXDATA[25]</td></tr>

<tr><td>CELL[22].OUT_BEST_TMIN[2]</td><td>GT11[1].RXDATA[26]</td></tr>

<tr><td>CELL[22].OUT_BEST_TMIN[3]</td><td>GT11[1].RXDATA[27]</td></tr>

<tr><td>CELL[22].OUT_BEST_TMIN[4]</td><td>GT11[1].RXDISPERR[3]</td></tr>

<tr><td>CELL[22].OUT_BEST_TMIN[5]</td><td>GT11[1].RXNOTINTABLE[3]</td></tr>

<tr><td>CELL[22].OUT_BEST_TMIN[6]</td><td>GT11[1].RXCHARISK[3]</td></tr>

<tr><td>CELL[22].OUT_BEST_TMIN[7]</td><td>GT11[1].RXCHARISCOMMA[3]</td></tr>

<tr><td>CELL[22].OUT_SEC_TMIN[0]</td><td>GT11[1].RXRUNDISP[3]</td></tr>

<tr><td>CELL[22].OUT_SEC_TMIN[1]</td><td>GT11[1].TXRUNDISP[3]</td></tr>

<tr><td>CELL[22].OUT_SEC_TMIN[2]</td><td>GT11[1].TXKERR[3]</td></tr>

<tr><td>CELL[22].OUT_HALF0_BEL[0]</td><td>GT11[1].TXCRCOUT[31]</td></tr>

<tr><td>CELL[22].OUT_HALF0_BEL[1]</td><td>GT11[1].TXCRCOUT[30]</td></tr>

<tr><td>CELL[22].OUT_HALF0_BEL[2]</td><td>GT11[1].TXCRCOUT[29]</td></tr>

<tr><td>CELL[22].OUT_HALF0_BEL[3]</td><td>GT11[1].TXCRCOUT[28]</td></tr>

<tr><td>CELL[22].OUT_HALF0_BEL[4]</td><td>GT11[1].CDRSTATUS[15]</td></tr>

<tr><td>CELL[22].OUT_HALF0_BEL[5]</td><td>GT11[1].CDRSTATUS[16]</td></tr>

<tr><td>CELL[22].OUT_HALF0_BEL[6]</td><td>GT11[1].TXADCN</td></tr>

<tr><td>CELL[22].OUT_HALF1_BEL[0]</td><td>GT11[1].TXCRCOUT[31]</td></tr>

<tr><td>CELL[22].OUT_HALF1_BEL[1]</td><td>GT11[1].TXCRCOUT[30]</td></tr>

<tr><td>CELL[22].OUT_HALF1_BEL[2]</td><td>GT11[1].TXCRCOUT[29]</td></tr>

<tr><td>CELL[22].OUT_HALF1_BEL[3]</td><td>GT11[1].TXCRCOUT[28]</td></tr>

<tr><td>CELL[22].OUT_HALF1_BEL[4]</td><td>GT11[1].CDRSTATUS[15]</td></tr>

<tr><td>CELL[22].OUT_HALF1_BEL[5]</td><td>GT11[1].CDRSTATUS[16]</td></tr>

<tr><td>CELL[22].OUT_HALF1_BEL[6]</td><td>GT11[1].TXADCN</td></tr>

<tr><td>CELL[23].IMUX_SR_OPTINV[0]</td><td>GT11[1].RXCRCRESET</td></tr>

<tr><td>CELL[23].IMUX_CLK_OPTINV[0]</td><td>GT11[1].RXCRCINTCLK</td></tr>

<tr><td>CELL[23].IMUX_CLK_OPTINV[1]</td><td>GT11[1].TXCRCINTCLK</td></tr>

<tr><td>CELL[23].IMUX_CE_OPTINV[0]</td><td>GT11[1].RXCRCDATAVALID</td></tr>

<tr><td>CELL[23].IMUX_CE_OPTINV[1]</td><td>GT11[1].TXCRCDATAVALID</td></tr>

<tr><td>CELL[23].IMUX_IMUX[0]</td><td>GT11[1].TXDATA[28]</td></tr>

<tr><td>CELL[23].IMUX_IMUX[1]</td><td>GT11[1].TXDATA[29]</td></tr>

<tr><td>CELL[23].IMUX_IMUX[2]</td><td>GT11[1].TXDATA[30]</td></tr>

<tr><td>CELL[23].IMUX_IMUX[3]</td><td>GT11[1].TXDATA[31]</td></tr>

<tr><td>CELL[23].IMUX_IMUX[4]</td><td>GT11[1].TXCRCIN[27]</td></tr>

<tr><td>CELL[23].IMUX_IMUX[5]</td><td>GT11[1].TXCRCIN[26]</td></tr>

<tr><td>CELL[23].IMUX_IMUX[6]</td><td>GT11[1].TXCRCIN[25]</td></tr>

<tr><td>CELL[23].IMUX_IMUX[7]</td><td>GT11[1].TXCRCIN[24]</td></tr>

<tr><td>CELL[23].IMUX_IMUX[8]</td><td>GT11[1].RXCRCIN[27]</td></tr>

<tr><td>CELL[23].IMUX_IMUX[9]</td><td>GT11[1].RXCRCIN[26]</td></tr>

<tr><td>CELL[23].IMUX_IMUX[10]</td><td>GT11[1].RXCRCIN[25]</td></tr>

<tr><td>CELL[23].IMUX_IMUX[11]</td><td>GT11[1].RXCRCIN[24]</td></tr>

<tr><td>CELL[23].IMUX_IMUX[12]</td><td>GT11[1].DI[0]</td></tr>

<tr><td>CELL[23].IMUX_IMUX[13]</td><td>GT11[1].DI[1]</td></tr>

<tr><td>CELL[23].IMUX_IMUX[14]</td><td>GT11[1].DI[2]</td></tr>

<tr><td>CELL[23].IMUX_IMUX[15]</td><td>GT11[1].DI[3]</td></tr>

<tr><td>CELL[23].IMUX_IMUX[16]</td><td>GT11[1].DI[4]</td></tr>

<tr><td>CELL[23].IMUX_IMUX[17]</td><td>GT11[1].DI[5]</td></tr>

<tr><td>CELL[23].IMUX_IMUX[18]</td><td>GT11[1].DI[6]</td></tr>

<tr><td>CELL[23].IMUX_IMUX[19]</td><td>GT11[1].DI[7]</td></tr>

<tr><td>CELL[23].IMUX_IMUX[20]</td><td>GT11[1].DADDR[4]</td></tr>

<tr><td>CELL[23].IMUX_IMUX[21]</td><td>GT11[1].DADDR[5]</td></tr>

<tr><td>CELL[23].IMUX_IMUX[22]</td><td>GT11[1].DADDR[6]</td></tr>

<tr><td>CELL[23].IMUX_IMUX[23]</td><td>GT11[1].DADDR[7]</td></tr>

<tr><td>CELL[23].OUT_BEST_TMIN[0]</td><td>GT11[1].RXDATA[28]</td></tr>

<tr><td>CELL[23].OUT_BEST_TMIN[1]</td><td>GT11[1].RXDATA[29]</td></tr>

<tr><td>CELL[23].OUT_BEST_TMIN[2]</td><td>GT11[1].RXDATA[30]</td></tr>

<tr><td>CELL[23].OUT_BEST_TMIN[3]</td><td>GT11[1].RXDATA[31]</td></tr>

<tr><td>CELL[23].OUT_BEST_TMIN[4]</td><td>GT11[1].RXRECCLK1</td></tr>

<tr><td>CELL[23].OUT_BEST_TMIN[5]</td><td>GT11[1].RXRECCLK2</td></tr>

<tr><td>CELL[23].OUT_BEST_TMIN[6]</td><td>GT11[1].TXOUTCLK1</td></tr>

<tr><td>CELL[23].OUT_BEST_TMIN[7]</td><td>GT11[1].TXOUTCLK2</td></tr>

<tr><td>CELL[23].OUT_SEC_TMIN[0]</td><td>GT11[1].DRDY</td></tr>

<tr><td>CELL[23].OUT_SEC_TMIN[1]</td><td>GT11[1].TXADCP</td></tr>

<tr><td>CELL[23].OUT_HALF0_BEL[0]</td><td>GT11[1].TXCRCOUT[27]</td></tr>

<tr><td>CELL[23].OUT_HALF0_BEL[1]</td><td>GT11[1].TXCRCOUT[26]</td></tr>

<tr><td>CELL[23].OUT_HALF0_BEL[2]</td><td>GT11[1].TXCRCOUT[25]</td></tr>

<tr><td>CELL[23].OUT_HALF0_BEL[3]</td><td>GT11[1].TXCRCOUT[24]</td></tr>

<tr><td>CELL[23].OUT_HALF0_BEL[4]</td><td>GT11[1].DO[8]</td></tr>

<tr><td>CELL[23].OUT_HALF0_BEL[5]</td><td>GT11[1].DO[9]</td></tr>

<tr><td>CELL[23].OUT_HALF0_BEL[6]</td><td>GT11[1].DO[10]</td></tr>

<tr><td>CELL[23].OUT_HALF0_BEL[7]</td><td>GT11[1].DO[11]</td></tr>

<tr><td>CELL[23].OUT_HALF1_BEL[0]</td><td>GT11[1].TXCRCOUT[27]</td></tr>

<tr><td>CELL[23].OUT_HALF1_BEL[1]</td><td>GT11[1].TXCRCOUT[26]</td></tr>

<tr><td>CELL[23].OUT_HALF1_BEL[2]</td><td>GT11[1].TXCRCOUT[25]</td></tr>

<tr><td>CELL[23].OUT_HALF1_BEL[3]</td><td>GT11[1].TXCRCOUT[24]</td></tr>

<tr><td>CELL[23].OUT_HALF1_BEL[4]</td><td>GT11[1].DO[8]</td></tr>

<tr><td>CELL[23].OUT_HALF1_BEL[5]</td><td>GT11[1].DO[9]</td></tr>

<tr><td>CELL[23].OUT_HALF1_BEL[6]</td><td>GT11[1].DO[10]</td></tr>

<tr><td>CELL[23].OUT_HALF1_BEL[7]</td><td>GT11[1].DO[11]</td></tr>

<tr><td>CELL[24].IMUX_SR_OPTINV[0]</td><td>GT11[1].TXCRCRESET</td></tr>

<tr><td>CELL[24].IMUX_CLK_OPTINV[0]</td><td>GT11[1].TXCRCCLK</td></tr>

<tr><td>CELL[24].IMUX_CLK_OPTINV[1]</td><td>GT11[1].RXCRCCLK</td></tr>

<tr><td>CELL[24].IMUX_CLK_OPTINV[3]</td><td>GT11[1].DCLK</td></tr>

<tr><td>CELL[24].IMUX_CE_OPTINV[0]</td><td>GT11[1].DEN</td></tr>

<tr><td>CELL[24].IMUX_CE_OPTINV[1]</td><td>GT11[1].DWE</td></tr>

<tr><td>CELL[24].IMUX_IMUX[0]</td><td>GT11[1].TXDATA[32]</td></tr>

<tr><td>CELL[24].IMUX_IMUX[1]</td><td>GT11[1].TXDATA[33]</td></tr>

<tr><td>CELL[24].IMUX_IMUX[2]</td><td>GT11[1].TXDATA[34]</td></tr>

<tr><td>CELL[24].IMUX_IMUX[3]</td><td>GT11[1].TXDATA[35]</td></tr>

<tr><td>CELL[24].IMUX_IMUX[4]</td><td>GT11[1].TXCRCIN[39]</td></tr>

<tr><td>CELL[24].IMUX_IMUX[5]</td><td>GT11[1].TXCRCIN[38]</td></tr>

<tr><td>CELL[24].IMUX_IMUX[6]</td><td>GT11[1].TXCRCIN[37]</td></tr>

<tr><td>CELL[24].IMUX_IMUX[7]</td><td>GT11[1].TXCRCIN[36]</td></tr>

<tr><td>CELL[24].IMUX_IMUX[8]</td><td>GT11[1].RXCRCIN[39]</td></tr>

<tr><td>CELL[24].IMUX_IMUX[9]</td><td>GT11[1].RXCRCIN[38]</td></tr>

<tr><td>CELL[24].IMUX_IMUX[10]</td><td>GT11[1].RXCRCIN[37]</td></tr>

<tr><td>CELL[24].IMUX_IMUX[11]</td><td>GT11[1].RXCRCIN[36]</td></tr>

<tr><td>CELL[24].IMUX_IMUX[12]</td><td>GT11[1].DI[8]</td></tr>

<tr><td>CELL[24].IMUX_IMUX[13]</td><td>GT11[1].DI[9]</td></tr>

<tr><td>CELL[24].IMUX_IMUX[14]</td><td>GT11[1].DI[10]</td></tr>

<tr><td>CELL[24].IMUX_IMUX[15]</td><td>GT11[1].DI[11]</td></tr>

<tr><td>CELL[24].IMUX_IMUX[16]</td><td>GT11[1].TXBYPASS8B10B[4]</td></tr>

<tr><td>CELL[24].IMUX_IMUX[17]</td><td>GT11[1].TXCHARISK[4]</td></tr>

<tr><td>CELL[24].IMUX_IMUX[18]</td><td>GT11[1].TXCHARDISPMODE[4]</td></tr>

<tr><td>CELL[24].IMUX_IMUX[19]</td><td>GT11[1].TXCHARDISPVAL[4]</td></tr>

<tr><td>CELL[24].IMUX_IMUX[20]</td><td>GT11[1].DI[12]</td></tr>

<tr><td>CELL[24].IMUX_IMUX[21]</td><td>GT11[1].DI[13]</td></tr>

<tr><td>CELL[24].IMUX_IMUX[22]</td><td>GT11[1].DI[14]</td></tr>

<tr><td>CELL[24].IMUX_IMUX[23]</td><td>GT11[1].DI[15]</td></tr>

<tr><td>CELL[24].OUT_BEST_TMIN[0]</td><td>GT11[1].RXDATA[32]</td></tr>

<tr><td>CELL[24].OUT_BEST_TMIN[1]</td><td>GT11[1].RXDATA[33]</td></tr>

<tr><td>CELL[24].OUT_BEST_TMIN[2]</td><td>GT11[1].RXDATA[34]</td></tr>

<tr><td>CELL[24].OUT_BEST_TMIN[3]</td><td>GT11[1].RXDATA[35]</td></tr>

<tr><td>CELL[24].OUT_BEST_TMIN[4]</td><td>GT11[1].RXDISPERR[4]</td></tr>

<tr><td>CELL[24].OUT_BEST_TMIN[5]</td><td>GT11[1].RXNOTINTABLE[4]</td></tr>

<tr><td>CELL[24].OUT_BEST_TMIN[6]</td><td>GT11[1].RXCHARISK[4]</td></tr>

<tr><td>CELL[24].OUT_BEST_TMIN[7]</td><td>GT11[1].RXCHARISCOMMA[4]</td></tr>

<tr><td>CELL[24].OUT_SEC_TMIN[0]</td><td>GT11[1].RXRUNDISP[4]</td></tr>

<tr><td>CELL[24].OUT_SEC_TMIN[1]</td><td>GT11[1].TXRUNDISP[4]</td></tr>

<tr><td>CELL[24].OUT_SEC_TMIN[2]</td><td>GT11[1].TXKERR[4]</td></tr>

<tr><td>CELL[24].OUT_HALF0_BEL[0]</td><td>GT11[1].RXCRCOUT[7]</td></tr>

<tr><td>CELL[24].OUT_HALF0_BEL[1]</td><td>GT11[1].RXCRCOUT[6]</td></tr>

<tr><td>CELL[24].OUT_HALF0_BEL[2]</td><td>GT11[1].RXCRCOUT[5]</td></tr>

<tr><td>CELL[24].OUT_HALF0_BEL[3]</td><td>GT11[1].RXCRCOUT[4]</td></tr>

<tr><td>CELL[24].OUT_HALF0_BEL[4]</td><td>GT11[1].CDRSTATUS[17]</td></tr>

<tr><td>CELL[24].OUT_HALF1_BEL[0]</td><td>GT11[1].RXCRCOUT[7]</td></tr>

<tr><td>CELL[24].OUT_HALF1_BEL[1]</td><td>GT11[1].RXCRCOUT[6]</td></tr>

<tr><td>CELL[24].OUT_HALF1_BEL[2]</td><td>GT11[1].RXCRCOUT[5]</td></tr>

<tr><td>CELL[24].OUT_HALF1_BEL[3]</td><td>GT11[1].RXCRCOUT[4]</td></tr>

<tr><td>CELL[24].OUT_HALF1_BEL[4]</td><td>GT11[1].CDRSTATUS[17]</td></tr>

<tr><td>CELL[25].IMUX_SR_OPTINV[0]</td><td>GT11[1].RXPMARESET</td></tr>

<tr><td>CELL[25].IMUX_IMUX[0]</td><td>GT11[1].TXDATA[36]</td></tr>

<tr><td>CELL[25].IMUX_IMUX[1]</td><td>GT11[1].TXDATA[37]</td></tr>

<tr><td>CELL[25].IMUX_IMUX[2]</td><td>GT11[1].TXDATA[38]</td></tr>

<tr><td>CELL[25].IMUX_IMUX[3]</td><td>GT11[1].TXDATA[39]</td></tr>

<tr><td>CELL[25].IMUX_IMUX[4]</td><td>GT11[1].TXCRCIN[35]</td></tr>

<tr><td>CELL[25].IMUX_IMUX[5]</td><td>GT11[1].TXCRCIN[34]</td></tr>

<tr><td>CELL[25].IMUX_IMUX[6]</td><td>GT11[1].TXCRCIN[33]</td></tr>

<tr><td>CELL[25].IMUX_IMUX[7]</td><td>GT11[1].TXCRCIN[32]</td></tr>

<tr><td>CELL[25].IMUX_IMUX[8]</td><td>GT11[1].RXCRCIN[35]</td></tr>

<tr><td>CELL[25].IMUX_IMUX[9]</td><td>GT11[1].RXCRCIN[34]</td></tr>

<tr><td>CELL[25].IMUX_IMUX[10]</td><td>GT11[1].RXCRCIN[33]</td></tr>

<tr><td>CELL[25].IMUX_IMUX[11]</td><td>GT11[1].RXCRCIN[32]</td></tr>

<tr><td>CELL[25].IMUX_IMUX[12]</td><td>GT11[1].RXCRCPD</td></tr>

<tr><td>CELL[25].IMUX_IMUX[13]</td><td>GT11[1].TXCRCPD</td></tr>

<tr><td>CELL[25].IMUX_IMUX[14]</td><td>GT11[1].MGTADCSEL[0]</td></tr>

<tr><td>CELL[25].IMUX_IMUX[15]</td><td>GT11[1].MGTADCSEL[1]</td></tr>

<tr><td>CELL[25].IMUX_IMUX[16]</td><td>GT11[1].MGTADCSEL[2]</td></tr>

<tr><td>CELL[25].IMUX_IMUX[17]</td><td>GT11[1].MGTADCSEL[3]</td></tr>

<tr><td>CELL[25].IMUX_IMUX[18]</td><td>GT11[1].MGTADCSEL[4]</td></tr>

<tr><td>CELL[25].OUT_BEST_TMIN[0]</td><td>GT11[1].RXDATA[36]</td></tr>

<tr><td>CELL[25].OUT_BEST_TMIN[1]</td><td>GT11[1].RXDATA[37]</td></tr>

<tr><td>CELL[25].OUT_BEST_TMIN[2]</td><td>GT11[1].RXDATA[38]</td></tr>

<tr><td>CELL[25].OUT_BEST_TMIN[3]</td><td>GT11[1].RXDATA[39]</td></tr>

<tr><td>CELL[25].OUT_BEST_TMIN[4]</td><td>GT11[1].RXREALIGN</td></tr>

<tr><td>CELL[25].OUT_BEST_TMIN[5]</td><td>GT11[1].RXCOMMADET</td></tr>

<tr><td>CELL[25].OUT_SEC_TMIN[0]</td><td>GT11[1].TXFDETSTATE[0]</td></tr>

<tr><td>CELL[25].OUT_SEC_TMIN[1]</td><td>GT11[1].TXFDETSTATE[1]</td></tr>

<tr><td>CELL[25].OUT_SEC_TMIN[2]</td><td>GT11[1].TXFDETSTATE[2]</td></tr>

<tr><td>CELL[25].OUT_HALF0_BEL[0]</td><td>GT11[1].RXCRCOUT[3]</td></tr>

<tr><td>CELL[25].OUT_HALF0_BEL[1]</td><td>GT11[1].RXCRCOUT[2]</td></tr>

<tr><td>CELL[25].OUT_HALF0_BEL[2]</td><td>GT11[1].RXCRCOUT[1]</td></tr>

<tr><td>CELL[25].OUT_HALF0_BEL[3]</td><td>GT11[1].RXCRCOUT[0]</td></tr>

<tr><td>CELL[25].OUT_HALF0_BEL[4]</td><td>GT11[1].DO[12]</td></tr>

<tr><td>CELL[25].OUT_HALF0_BEL[5]</td><td>GT11[1].DO[13]</td></tr>

<tr><td>CELL[25].OUT_HALF0_BEL[6]</td><td>GT11[1].DO[14]</td></tr>

<tr><td>CELL[25].OUT_HALF0_BEL[7]</td><td>GT11[1].DO[15]</td></tr>

<tr><td>CELL[25].OUT_HALF1_BEL[0]</td><td>GT11[1].RXCRCOUT[3]</td></tr>

<tr><td>CELL[25].OUT_HALF1_BEL[1]</td><td>GT11[1].RXCRCOUT[2]</td></tr>

<tr><td>CELL[25].OUT_HALF1_BEL[2]</td><td>GT11[1].RXCRCOUT[1]</td></tr>

<tr><td>CELL[25].OUT_HALF1_BEL[3]</td><td>GT11[1].RXCRCOUT[0]</td></tr>

<tr><td>CELL[25].OUT_HALF1_BEL[4]</td><td>GT11[1].DO[12]</td></tr>

<tr><td>CELL[25].OUT_HALF1_BEL[5]</td><td>GT11[1].DO[13]</td></tr>

<tr><td>CELL[25].OUT_HALF1_BEL[6]</td><td>GT11[1].DO[14]</td></tr>

<tr><td>CELL[25].OUT_HALF1_BEL[7]</td><td>GT11[1].DO[15]</td></tr>

<tr><td>CELL[26].IMUX_SR_OPTINV[0]</td><td>GT11[1].TXPMARESET</td></tr>

<tr><td>CELL[26].IMUX_IMUX[0]</td><td>GT11[1].TXDATA[40]</td></tr>

<tr><td>CELL[26].IMUX_IMUX[1]</td><td>GT11[1].TXDATA[41]</td></tr>

<tr><td>CELL[26].IMUX_IMUX[2]</td><td>GT11[1].TXDATA[42]</td></tr>

<tr><td>CELL[26].IMUX_IMUX[3]</td><td>GT11[1].TXDATA[43]</td></tr>

<tr><td>CELL[26].IMUX_IMUX[4]</td><td>GT11[1].TXCRCIN[47]</td></tr>

<tr><td>CELL[26].IMUX_IMUX[5]</td><td>GT11[1].TXCRCIN[46]</td></tr>

<tr><td>CELL[26].IMUX_IMUX[6]</td><td>GT11[1].TXCRCIN[45]</td></tr>

<tr><td>CELL[26].IMUX_IMUX[7]</td><td>GT11[1].TXCRCIN[44]</td></tr>

<tr><td>CELL[26].IMUX_IMUX[8]</td><td>GT11[1].RXCRCIN[47]</td></tr>

<tr><td>CELL[26].IMUX_IMUX[9]</td><td>GT11[1].RXCRCIN[46]</td></tr>

<tr><td>CELL[26].IMUX_IMUX[10]</td><td>GT11[1].RXCRCIN[45]</td></tr>

<tr><td>CELL[26].IMUX_IMUX[11]</td><td>GT11[1].RXCRCIN[44]</td></tr>

<tr><td>CELL[26].IMUX_IMUX[12]</td><td>GT11[1].RXUSRLOCK</td></tr>

<tr><td>CELL[26].IMUX_IMUX[13]</td><td>GT11[1].RXUSRVCOCAL</td></tr>

<tr><td>CELL[26].IMUX_IMUX[14]</td><td>GT11[1].TXUSRLOCK</td></tr>

<tr><td>CELL[26].IMUX_IMUX[15]</td><td>GT11[1].TXUSRVCOCAL</td></tr>

<tr><td>CELL[26].IMUX_IMUX[16]</td><td>GT11[1].TXBYPASS8B10B[5]</td></tr>

<tr><td>CELL[26].IMUX_IMUX[17]</td><td>GT11[1].TXCHARISK[5]</td></tr>

<tr><td>CELL[26].IMUX_IMUX[18]</td><td>GT11[1].TXCHARDISPMODE[5]</td></tr>

<tr><td>CELL[26].IMUX_IMUX[19]</td><td>GT11[1].TXCHARDISPVAL[5]</td></tr>

<tr><td>CELL[26].OUT_BEST_TMIN[0]</td><td>GT11[1].RXDATA[40]</td></tr>

<tr><td>CELL[26].OUT_BEST_TMIN[1]</td><td>GT11[1].RXDATA[41]</td></tr>

<tr><td>CELL[26].OUT_BEST_TMIN[2]</td><td>GT11[1].RXDATA[42]</td></tr>

<tr><td>CELL[26].OUT_BEST_TMIN[3]</td><td>GT11[1].RXDATA[43]</td></tr>

<tr><td>CELL[26].OUT_BEST_TMIN[4]</td><td>GT11[1].RXDISPERR[5]</td></tr>

<tr><td>CELL[26].OUT_BEST_TMIN[5]</td><td>GT11[1].RXNOTINTABLE[5]</td></tr>

<tr><td>CELL[26].OUT_BEST_TMIN[6]</td><td>GT11[1].RXCHARISK[5]</td></tr>

<tr><td>CELL[26].OUT_BEST_TMIN[7]</td><td>GT11[1].RXCHARISCOMMA[5]</td></tr>

<tr><td>CELL[26].OUT_SEC_TMIN[0]</td><td>GT11[1].RXRUNDISP[5]</td></tr>

<tr><td>CELL[26].OUT_SEC_TMIN[1]</td><td>GT11[1].TXRUNDISP[5]</td></tr>

<tr><td>CELL[26].OUT_SEC_TMIN[2]</td><td>GT11[1].TXKERR[5]</td></tr>

<tr><td>CELL[26].OUT_HALF0_BEL[0]</td><td>GT11[1].RXCRCOUT[15]</td></tr>

<tr><td>CELL[26].OUT_HALF0_BEL[1]</td><td>GT11[1].RXCRCOUT[14]</td></tr>

<tr><td>CELL[26].OUT_HALF0_BEL[2]</td><td>GT11[1].RXCRCOUT[13]</td></tr>

<tr><td>CELL[26].OUT_HALF0_BEL[3]</td><td>GT11[1].RXCRCOUT[12]</td></tr>

<tr><td>CELL[26].OUT_HALF0_BEL[4]</td><td>GT11[1].TXFCALSTATE[0]</td></tr>

<tr><td>CELL[26].OUT_HALF0_BEL[5]</td><td>GT11[1].TXFCALSTATE[1]</td></tr>

<tr><td>CELL[26].OUT_HALF0_BEL[6]</td><td>GT11[1].TXFCALSTATE[2]</td></tr>

<tr><td>CELL[26].OUT_HALF1_BEL[0]</td><td>GT11[1].RXCRCOUT[15]</td></tr>

<tr><td>CELL[26].OUT_HALF1_BEL[1]</td><td>GT11[1].RXCRCOUT[14]</td></tr>

<tr><td>CELL[26].OUT_HALF1_BEL[2]</td><td>GT11[1].RXCRCOUT[13]</td></tr>

<tr><td>CELL[26].OUT_HALF1_BEL[3]</td><td>GT11[1].RXCRCOUT[12]</td></tr>

<tr><td>CELL[26].OUT_HALF1_BEL[4]</td><td>GT11[1].TXFCALSTATE[0]</td></tr>

<tr><td>CELL[26].OUT_HALF1_BEL[5]</td><td>GT11[1].TXFCALSTATE[1]</td></tr>

<tr><td>CELL[26].OUT_HALF1_BEL[6]</td><td>GT11[1].TXFCALSTATE[2]</td></tr>

<tr><td>CELL[27].IMUX_IMUX[0]</td><td>GT11[1].TXDATA[44]</td></tr>

<tr><td>CELL[27].IMUX_IMUX[1]</td><td>GT11[1].TXDATA[45]</td></tr>

<tr><td>CELL[27].IMUX_IMUX[2]</td><td>GT11[1].TXDATA[46]</td></tr>

<tr><td>CELL[27].IMUX_IMUX[3]</td><td>GT11[1].TXDATA[47]</td></tr>

<tr><td>CELL[27].IMUX_IMUX[4]</td><td>GT11[1].TXCRCIN[43]</td></tr>

<tr><td>CELL[27].IMUX_IMUX[5]</td><td>GT11[1].TXCRCIN[42]</td></tr>

<tr><td>CELL[27].IMUX_IMUX[6]</td><td>GT11[1].TXCRCIN[41]</td></tr>

<tr><td>CELL[27].IMUX_IMUX[7]</td><td>GT11[1].TXCRCIN[40]</td></tr>

<tr><td>CELL[27].IMUX_IMUX[8]</td><td>GT11[1].RXCRCIN[43]</td></tr>

<tr><td>CELL[27].IMUX_IMUX[9]</td><td>GT11[1].RXCRCIN[42]</td></tr>

<tr><td>CELL[27].IMUX_IMUX[10]</td><td>GT11[1].RXCRCIN[41]</td></tr>

<tr><td>CELL[27].IMUX_IMUX[11]</td><td>GT11[1].RXCRCIN[40]</td></tr>

<tr><td>CELL[27].IMUX_IMUX[12]</td><td>GT11[1].TXSYNC</td></tr>

<tr><td>CELL[27].IMUX_IMUX[17]</td><td>GT11[1].RXCRCDATAWIDTH[0]</td></tr>

<tr><td>CELL[27].IMUX_IMUX[18]</td><td>GT11[1].RXCRCDATAWIDTH[1]</td></tr>

<tr><td>CELL[27].IMUX_IMUX[19]</td><td>GT11[1].RXCRCDATAWIDTH[2]</td></tr>

<tr><td>CELL[27].IMUX_IMUX[20]</td><td>GT11[1].TXCRCDATAWIDTH[0]</td></tr>

<tr><td>CELL[27].IMUX_IMUX[21]</td><td>GT11[1].TXCRCDATAWIDTH[1]</td></tr>

<tr><td>CELL[27].IMUX_IMUX[22]</td><td>GT11[1].TXCRCDATAWIDTH[2]</td></tr>

<tr><td>CELL[27].OUT_BEST_TMIN[0]</td><td>GT11[1].RXDATA[44]</td></tr>

<tr><td>CELL[27].OUT_BEST_TMIN[1]</td><td>GT11[1].RXDATA[45]</td></tr>

<tr><td>CELL[27].OUT_BEST_TMIN[2]</td><td>GT11[1].RXDATA[46]</td></tr>

<tr><td>CELL[27].OUT_BEST_TMIN[3]</td><td>GT11[1].RXDATA[47]</td></tr>

<tr><td>CELL[27].OUT_BEST_TMIN[4]</td><td>GT11[1].CHBONDO[0]</td></tr>

<tr><td>CELL[27].OUT_BEST_TMIN[5]</td><td>GT11[1].CHBONDO[1]</td></tr>

<tr><td>CELL[27].OUT_BEST_TMIN[6]</td><td>GT11[1].CHBONDO[2]</td></tr>

<tr><td>CELL[27].OUT_BEST_TMIN[7]</td><td>GT11[1].CHBONDO[3]</td></tr>

<tr><td>CELL[27].OUT_SEC_TMIN[0]</td><td>GT11[1].CHBONDO[4]</td></tr>

<tr><td>CELL[27].OUT_SEC_TMIN[1]</td><td>GT11[1].SCANOUT[2]</td></tr>

<tr><td>CELL[27].OUT_HALF0_BEL[0]</td><td>GT11[1].RXCRCOUT[11]</td></tr>

<tr><td>CELL[27].OUT_HALF0_BEL[1]</td><td>GT11[1].RXCRCOUT[10]</td></tr>

<tr><td>CELL[27].OUT_HALF0_BEL[2]</td><td>GT11[1].RXCRCOUT[9]</td></tr>

<tr><td>CELL[27].OUT_HALF0_BEL[3]</td><td>GT11[1].RXCRCOUT[8]</td></tr>

<tr><td>CELL[27].OUT_HALF0_BEL[4]</td><td>GT11[1].RXCYCLELIMIT</td></tr>

<tr><td>CELL[27].OUT_HALF1_BEL[0]</td><td>GT11[1].RXCRCOUT[11]</td></tr>

<tr><td>CELL[27].OUT_HALF1_BEL[1]</td><td>GT11[1].RXCRCOUT[10]</td></tr>

<tr><td>CELL[27].OUT_HALF1_BEL[2]</td><td>GT11[1].RXCRCOUT[9]</td></tr>

<tr><td>CELL[27].OUT_HALF1_BEL[3]</td><td>GT11[1].RXCRCOUT[8]</td></tr>

<tr><td>CELL[27].OUT_HALF1_BEL[4]</td><td>GT11[1].RXCYCLELIMIT</td></tr>

<tr><td>CELL[28].IMUX_CE_OPTINV[0]</td><td>GT11[1].SCANEN[2]</td></tr>

<tr><td>CELL[28].IMUX_CE_OPTINV[1]</td><td>GT11[1].SCANMODE[2]</td></tr>

<tr><td>CELL[28].IMUX_IMUX[0]</td><td>GT11[1].TXDATA[48]</td></tr>

<tr><td>CELL[28].IMUX_IMUX[1]</td><td>GT11[1].TXDATA[49]</td></tr>

<tr><td>CELL[28].IMUX_IMUX[2]</td><td>GT11[1].TXDATA[50]</td></tr>

<tr><td>CELL[28].IMUX_IMUX[3]</td><td>GT11[1].TXDATA[51]</td></tr>

<tr><td>CELL[28].IMUX_IMUX[4]</td><td>GT11[1].TXCRCIN[55]</td></tr>

<tr><td>CELL[28].IMUX_IMUX[5]</td><td>GT11[1].TXCRCIN[54]</td></tr>

<tr><td>CELL[28].IMUX_IMUX[6]</td><td>GT11[1].TXCRCIN[53]</td></tr>

<tr><td>CELL[28].IMUX_IMUX[7]</td><td>GT11[1].TXCRCIN[52]</td></tr>

<tr><td>CELL[28].IMUX_IMUX[8]</td><td>GT11[1].RXCRCIN[55]</td></tr>

<tr><td>CELL[28].IMUX_IMUX[9]</td><td>GT11[1].RXCRCIN[54]</td></tr>

<tr><td>CELL[28].IMUX_IMUX[10]</td><td>GT11[1].RXCRCIN[53]</td></tr>

<tr><td>CELL[28].IMUX_IMUX[11]</td><td>GT11[1].RXCRCIN[52]</td></tr>

<tr><td>CELL[28].IMUX_IMUX[12]</td><td>GT11[1].RXDEC8B10BUSE</td></tr>

<tr><td>CELL[28].IMUX_IMUX[13]</td><td>GT11[1].RXDEC64B66BUSE</td></tr>

<tr><td>CELL[28].IMUX_IMUX[14]</td><td>GT11[1].TESTMEMORY</td></tr>

<tr><td>CELL[28].IMUX_IMUX[15]</td><td>GT11[1].RXIGNOREBTF</td></tr>

<tr><td>CELL[28].IMUX_IMUX[16]</td><td>GT11[1].TXBYPASS8B10B[6]</td></tr>

<tr><td>CELL[28].IMUX_IMUX[17]</td><td>GT11[1].TXCHARISK[6]</td></tr>

<tr><td>CELL[28].IMUX_IMUX[18]</td><td>GT11[1].TXCHARDISPMODE[6]</td></tr>

<tr><td>CELL[28].IMUX_IMUX[19]</td><td>GT11[1].TXCHARDISPVAL[6]</td></tr>

<tr><td>CELL[28].OUT_BEST_TMIN[0]</td><td>GT11[1].RXDATA[48]</td></tr>

<tr><td>CELL[28].OUT_BEST_TMIN[1]</td><td>GT11[1].RXDATA[49]</td></tr>

<tr><td>CELL[28].OUT_BEST_TMIN[2]</td><td>GT11[1].RXDATA[50]</td></tr>

<tr><td>CELL[28].OUT_BEST_TMIN[3]</td><td>GT11[1].RXDATA[51]</td></tr>

<tr><td>CELL[28].OUT_BEST_TMIN[4]</td><td>GT11[1].RXDISPERR[6]</td></tr>

<tr><td>CELL[28].OUT_BEST_TMIN[5]</td><td>GT11[1].RXNOTINTABLE[6]</td></tr>

<tr><td>CELL[28].OUT_BEST_TMIN[6]</td><td>GT11[1].RXCHARISK[6]</td></tr>

<tr><td>CELL[28].OUT_BEST_TMIN[7]</td><td>GT11[1].RXCHARISCOMMA[6]</td></tr>

<tr><td>CELL[28].OUT_SEC_TMIN[0]</td><td>GT11[1].RXRUNDISP[6]</td></tr>

<tr><td>CELL[28].OUT_SEC_TMIN[1]</td><td>GT11[1].TXRUNDISP[6]</td></tr>

<tr><td>CELL[28].OUT_SEC_TMIN[2]</td><td>GT11[1].TXKERR[6]</td></tr>

<tr><td>CELL[28].OUT_HALF0_BEL[0]</td><td>GT11[1].RXCRCOUT[23]</td></tr>

<tr><td>CELL[28].OUT_HALF0_BEL[1]</td><td>GT11[1].RXCRCOUT[22]</td></tr>

<tr><td>CELL[28].OUT_HALF0_BEL[2]</td><td>GT11[1].RXCRCOUT[21]</td></tr>

<tr><td>CELL[28].OUT_HALF0_BEL[3]</td><td>GT11[1].RXCRCOUT[20]</td></tr>

<tr><td>CELL[28].OUT_HALF0_BEL[4]</td><td>GT11[1].TXCOARSEST</td></tr>

<tr><td>CELL[28].OUT_HALF0_BEL[5]</td><td>GT11[1].TXENABLECAL</td></tr>

<tr><td>CELL[28].OUT_HALF1_BEL[0]</td><td>GT11[1].RXCRCOUT[23]</td></tr>

<tr><td>CELL[28].OUT_HALF1_BEL[1]</td><td>GT11[1].RXCRCOUT[22]</td></tr>

<tr><td>CELL[28].OUT_HALF1_BEL[2]</td><td>GT11[1].RXCRCOUT[21]</td></tr>

<tr><td>CELL[28].OUT_HALF1_BEL[3]</td><td>GT11[1].RXCRCOUT[20]</td></tr>

<tr><td>CELL[28].OUT_HALF1_BEL[4]</td><td>GT11[1].TXCOARSEST</td></tr>

<tr><td>CELL[28].OUT_HALF1_BEL[5]</td><td>GT11[1].TXENABLECAL</td></tr>

<tr><td>CELL[29].IMUX_CE_OPTINV[0]</td><td>GT11[1].SCANMODE[0]</td></tr>

<tr><td>CELL[29].IMUX_CE_OPTINV[1]</td><td>GT11[1].SCANMODE[1]</td></tr>

<tr><td>CELL[29].IMUX_IMUX[0]</td><td>GT11[1].TXDATA[52]</td></tr>

<tr><td>CELL[29].IMUX_IMUX[1]</td><td>GT11[1].TXDATA[53]</td></tr>

<tr><td>CELL[29].IMUX_IMUX[2]</td><td>GT11[1].TXDATA[54]</td></tr>

<tr><td>CELL[29].IMUX_IMUX[3]</td><td>GT11[1].TXDATA[55]</td></tr>

<tr><td>CELL[29].IMUX_IMUX[4]</td><td>GT11[1].TXCRCIN[51]</td></tr>

<tr><td>CELL[29].IMUX_IMUX[5]</td><td>GT11[1].TXCRCIN[50]</td></tr>

<tr><td>CELL[29].IMUX_IMUX[6]</td><td>GT11[1].TXCRCIN[49]</td></tr>

<tr><td>CELL[29].IMUX_IMUX[7]</td><td>GT11[1].TXCRCIN[48]</td></tr>

<tr><td>CELL[29].IMUX_IMUX[8]</td><td>GT11[1].RXCRCIN[51]</td></tr>

<tr><td>CELL[29].IMUX_IMUX[9]</td><td>GT11[1].RXCRCIN[50]</td></tr>

<tr><td>CELL[29].IMUX_IMUX[10]</td><td>GT11[1].RXCRCIN[49]</td></tr>

<tr><td>CELL[29].IMUX_IMUX[11]</td><td>GT11[1].RXCRCIN[48]</td></tr>

<tr><td>CELL[29].IMUX_IMUX[12]</td><td>GT11[1].CHBONDI[0]</td></tr>

<tr><td>CELL[29].IMUX_IMUX[13]</td><td>GT11[1].CHBONDI[1]</td></tr>

<tr><td>CELL[29].IMUX_IMUX[14]</td><td>GT11[1].CHBONDI[2]</td></tr>

<tr><td>CELL[29].IMUX_IMUX[15]</td><td>GT11[1].CHBONDI[3]</td></tr>

<tr><td>CELL[29].IMUX_IMUX[16]</td><td>GT11[1].CHBONDI[4]</td></tr>

<tr><td>CELL[29].OUT_BEST_TMIN[0]</td><td>GT11[1].RXDATA[52]</td></tr>

<tr><td>CELL[29].OUT_BEST_TMIN[1]</td><td>GT11[1].RXDATA[53]</td></tr>

<tr><td>CELL[29].OUT_BEST_TMIN[2]</td><td>GT11[1].RXDATA[54]</td></tr>

<tr><td>CELL[29].OUT_BEST_TMIN[3]</td><td>GT11[1].RXDATA[55]</td></tr>

<tr><td>CELL[29].OUT_BEST_TMIN[4]</td><td>GT11[1].RXSTATUS[5]</td></tr>

<tr><td>CELL[29].OUT_BEST_TMIN[5]</td><td>GT11[1].TXBUFERR</td></tr>

<tr><td>CELL[29].OUT_BEST_TMIN[6]</td><td>GT11[1].SCANOUT[0]</td></tr>

<tr><td>CELL[29].OUT_BEST_TMIN[7]</td><td>GT11[1].SCANOUT[1]</td></tr>

<tr><td>CELL[29].OUT_SEC_TMIN[0]</td><td>GT11[1].RXFDETSTATE[0]</td></tr>

<tr><td>CELL[29].OUT_SEC_TMIN[1]</td><td>GT11[1].RXFDETSTATE[1]</td></tr>

<tr><td>CELL[29].OUT_SEC_TMIN[2]</td><td>GT11[1].RXFDETSTATE[2]</td></tr>

<tr><td>CELL[29].OUT_HALF0_BEL[0]</td><td>GT11[1].RXCRCOUT[19]</td></tr>

<tr><td>CELL[29].OUT_HALF0_BEL[1]</td><td>GT11[1].RXCRCOUT[18]</td></tr>

<tr><td>CELL[29].OUT_HALF0_BEL[2]</td><td>GT11[1].RXCRCOUT[17]</td></tr>

<tr><td>CELL[29].OUT_HALF0_BEL[3]</td><td>GT11[1].RXCRCOUT[16]</td></tr>

<tr><td>CELL[29].OUT_HALF0_BEL[4]</td><td>GT11[1].TXCYCLELIMIT</td></tr>

<tr><td>CELL[29].OUT_HALF0_BEL[5]</td><td>GT11[1].RXSTATUS[3]</td></tr>

<tr><td>CELL[29].OUT_HALF0_BEL[6]</td><td>GT11[1].RXSTATUS[4]</td></tr>

<tr><td>CELL[29].OUT_HALF1_BEL[0]</td><td>GT11[1].RXCRCOUT[19]</td></tr>

<tr><td>CELL[29].OUT_HALF1_BEL[1]</td><td>GT11[1].RXCRCOUT[18]</td></tr>

<tr><td>CELL[29].OUT_HALF1_BEL[2]</td><td>GT11[1].RXCRCOUT[17]</td></tr>

<tr><td>CELL[29].OUT_HALF1_BEL[3]</td><td>GT11[1].RXCRCOUT[16]</td></tr>

<tr><td>CELL[29].OUT_HALF1_BEL[4]</td><td>GT11[1].TXCYCLELIMIT</td></tr>

<tr><td>CELL[29].OUT_HALF1_BEL[5]</td><td>GT11[1].RXSTATUS[3]</td></tr>

<tr><td>CELL[29].OUT_HALF1_BEL[6]</td><td>GT11[1].RXSTATUS[4]</td></tr>

<tr><td>CELL[30].IMUX_CE_OPTINV[0]</td><td>GT11[1].SCANEN[0]</td></tr>

<tr><td>CELL[30].IMUX_CE_OPTINV[1]</td><td>GT11[1].SCANEN[1]</td></tr>

<tr><td>CELL[30].IMUX_IMUX[0]</td><td>GT11[1].TXDATA[56]</td></tr>

<tr><td>CELL[30].IMUX_IMUX[1]</td><td>GT11[1].TXDATA[57]</td></tr>

<tr><td>CELL[30].IMUX_IMUX[2]</td><td>GT11[1].TXDATA[58]</td></tr>

<tr><td>CELL[30].IMUX_IMUX[3]</td><td>GT11[1].TXDATA[59]</td></tr>

<tr><td>CELL[30].IMUX_IMUX[4]</td><td>GT11[1].TXCRCIN[63]</td></tr>

<tr><td>CELL[30].IMUX_IMUX[5]</td><td>GT11[1].TXCRCIN[62]</td></tr>

<tr><td>CELL[30].IMUX_IMUX[6]</td><td>GT11[1].TXCRCIN[61]</td></tr>

<tr><td>CELL[30].IMUX_IMUX[7]</td><td>GT11[1].TXCRCIN[60]</td></tr>

<tr><td>CELL[30].IMUX_IMUX[8]</td><td>GT11[1].RXCRCIN[63]</td></tr>

<tr><td>CELL[30].IMUX_IMUX[9]</td><td>GT11[1].RXCRCIN[62]</td></tr>

<tr><td>CELL[30].IMUX_IMUX[10]</td><td>GT11[1].RXCRCIN[61]</td></tr>

<tr><td>CELL[30].IMUX_IMUX[11]</td><td>GT11[1].RXCRCIN[60]</td></tr>

<tr><td>CELL[30].IMUX_IMUX[12]</td><td>GT11[1].TXENC8B10BUSE</td></tr>

<tr><td>CELL[30].IMUX_IMUX[13]</td><td>GT11[1].TXENC64B66BUSE</td></tr>

<tr><td>CELL[30].IMUX_IMUX[14]</td><td>GT11[1].TXSCRAM64B66BUSE</td></tr>

<tr><td>CELL[30].IMUX_IMUX[15]</td><td>GT11[1].TXGEARBOX64B66BUSE</td></tr>

<tr><td>CELL[30].IMUX_IMUX[16]</td><td>GT11[1].TXBYPASS8B10B[7]</td></tr>

<tr><td>CELL[30].IMUX_IMUX[17]</td><td>GT11[1].TXCHARISK[7]</td></tr>

<tr><td>CELL[30].IMUX_IMUX[18]</td><td>GT11[1].TXCHARDISPMODE[7]</td></tr>

<tr><td>CELL[30].IMUX_IMUX[19]</td><td>GT11[1].TXCHARDISPVAL[7]</td></tr>

<tr><td>CELL[30].OUT_BEST_TMIN[0]</td><td>GT11[1].RXDATA[56]</td></tr>

<tr><td>CELL[30].OUT_BEST_TMIN[1]</td><td>GT11[1].RXDATA[57]</td></tr>

<tr><td>CELL[30].OUT_BEST_TMIN[2]</td><td>GT11[1].RXDATA[58]</td></tr>

<tr><td>CELL[30].OUT_BEST_TMIN[3]</td><td>GT11[1].RXDATA[59]</td></tr>

<tr><td>CELL[30].OUT_BEST_TMIN[4]</td><td>GT11[1].RXDISPERR[7]</td></tr>

<tr><td>CELL[30].OUT_BEST_TMIN[5]</td><td>GT11[1].RXNOTINTABLE[7]</td></tr>

<tr><td>CELL[30].OUT_BEST_TMIN[6]</td><td>GT11[1].RXCHARISK[7]</td></tr>

<tr><td>CELL[30].OUT_BEST_TMIN[7]</td><td>GT11[1].RXCHARISCOMMA[7]</td></tr>

<tr><td>CELL[30].OUT_SEC_TMIN[0]</td><td>GT11[1].RXRUNDISP[7]</td></tr>

<tr><td>CELL[30].OUT_SEC_TMIN[1]</td><td>GT11[1].TXRUNDISP[7]</td></tr>

<tr><td>CELL[30].OUT_SEC_TMIN[2]</td><td>GT11[1].TXKERR[7]</td></tr>

<tr><td>CELL[30].OUT_HALF0_BEL[0]</td><td>GT11[1].RXCRCOUT[31]</td></tr>

<tr><td>CELL[30].OUT_HALF0_BEL[1]</td><td>GT11[1].RXCRCOUT[30]</td></tr>

<tr><td>CELL[30].OUT_HALF0_BEL[2]</td><td>GT11[1].RXCRCOUT[29]</td></tr>

<tr><td>CELL[30].OUT_HALF0_BEL[3]</td><td>GT11[1].RXCRCOUT[28]</td></tr>

<tr><td>CELL[30].OUT_HALF0_BEL[4]</td><td>GT11[1].RXFCALSTATE[0]</td></tr>

<tr><td>CELL[30].OUT_HALF0_BEL[5]</td><td>GT11[1].RXFCALSTATE[1]</td></tr>

<tr><td>CELL[30].OUT_HALF0_BEL[6]</td><td>GT11[1].RXFCALSTATE[2]</td></tr>

<tr><td>CELL[30].OUT_HALF1_BEL[0]</td><td>GT11[1].RXCRCOUT[31]</td></tr>

<tr><td>CELL[30].OUT_HALF1_BEL[1]</td><td>GT11[1].RXCRCOUT[30]</td></tr>

<tr><td>CELL[30].OUT_HALF1_BEL[2]</td><td>GT11[1].RXCRCOUT[29]</td></tr>

<tr><td>CELL[30].OUT_HALF1_BEL[3]</td><td>GT11[1].RXCRCOUT[28]</td></tr>

<tr><td>CELL[30].OUT_HALF1_BEL[4]</td><td>GT11[1].RXFCALSTATE[0]</td></tr>

<tr><td>CELL[30].OUT_HALF1_BEL[5]</td><td>GT11[1].RXFCALSTATE[1]</td></tr>

<tr><td>CELL[30].OUT_HALF1_BEL[6]</td><td>GT11[1].RXFCALSTATE[2]</td></tr>

<tr><td>CELL[31].IMUX_IMUX[0]</td><td>GT11[1].TXDATA[60]</td></tr>

<tr><td>CELL[31].IMUX_IMUX[1]</td><td>GT11[1].TXDATA[61]</td></tr>

<tr><td>CELL[31].IMUX_IMUX[2]</td><td>GT11[1].TXDATA[62]</td></tr>

<tr><td>CELL[31].IMUX_IMUX[3]</td><td>GT11[1].TXDATA[63]</td></tr>

<tr><td>CELL[31].IMUX_IMUX[4]</td><td>GT11[1].TXCRCIN[59]</td></tr>

<tr><td>CELL[31].IMUX_IMUX[5]</td><td>GT11[1].TXCRCIN[58]</td></tr>

<tr><td>CELL[31].IMUX_IMUX[6]</td><td>GT11[1].TXCRCIN[57]</td></tr>

<tr><td>CELL[31].IMUX_IMUX[7]</td><td>GT11[1].TXCRCIN[56]</td></tr>

<tr><td>CELL[31].IMUX_IMUX[8]</td><td>GT11[1].RXCRCIN[59]</td></tr>

<tr><td>CELL[31].IMUX_IMUX[9]</td><td>GT11[1].RXCRCIN[58]</td></tr>

<tr><td>CELL[31].IMUX_IMUX[10]</td><td>GT11[1].RXCRCIN[57]</td></tr>

<tr><td>CELL[31].IMUX_IMUX[11]</td><td>GT11[1].RXCRCIN[56]</td></tr>

<tr><td>CELL[31].IMUX_IMUX[12]</td><td>GT11[1].ENCHANSYNC</td></tr>

<tr><td>CELL[31].IMUX_IMUX[13]</td><td>GT11[1].POWERDOWN</td></tr>

<tr><td>CELL[31].IMUX_IMUX[14]</td><td>GT11[1].RXPOLARITY</td></tr>

<tr><td>CELL[31].IMUX_IMUX[15]</td><td>GT11[1].LOOPBACK[0]</td></tr>

<tr><td>CELL[31].IMUX_IMUX[16]</td><td>GT11[1].LOOPBACK[1]</td></tr>

<tr><td>CELL[31].IMUX_IMUX[17]</td><td>GT11[1].TXPOLARITY</td></tr>

<tr><td>CELL[31].IMUX_IMUX[18]</td><td>GT11[1].TXINHIBIT</td></tr>

<tr><td>CELL[31].IMUX_IMUX[19]</td><td>GT11[1].SCANIN[0]</td></tr>

<tr><td>CELL[31].IMUX_IMUX[20]</td><td>GT11[1].SCANIN[1]</td></tr>

<tr><td>CELL[31].IMUX_IMUX[21]</td><td>GT11[1].SCANIN[2]</td></tr>

<tr><td>CELL[31].OUT_BEST_TMIN[0]</td><td>GT11[1].RXDATA[60]</td></tr>

<tr><td>CELL[31].OUT_BEST_TMIN[1]</td><td>GT11[1].RXDATA[61]</td></tr>

<tr><td>CELL[31].OUT_BEST_TMIN[2]</td><td>GT11[1].RXDATA[62]</td></tr>

<tr><td>CELL[31].OUT_BEST_TMIN[3]</td><td>GT11[1].RXDATA[63]</td></tr>

<tr><td>CELL[31].OUT_BEST_TMIN[4]</td><td>GT11[1].RXSTATUS[0]</td></tr>

<tr><td>CELL[31].OUT_BEST_TMIN[5]</td><td>GT11[1].RXSTATUS[1]</td></tr>

<tr><td>CELL[31].OUT_BEST_TMIN[6]</td><td>GT11[1].RXSTATUS[2]</td></tr>

<tr><td>CELL[31].OUT_SEC_TMIN[0]</td><td>GT11[1].RXCOARSEST</td></tr>

<tr><td>CELL[31].OUT_SEC_TMIN[1]</td><td>GT11[1].RXENABLECAL</td></tr>

<tr><td>CELL[31].OUT_HALF0_BEL[0]</td><td>GT11[1].RXCRCOUT[27]</td></tr>

<tr><td>CELL[31].OUT_HALF0_BEL[1]</td><td>GT11[1].RXCRCOUT[26]</td></tr>

<tr><td>CELL[31].OUT_HALF0_BEL[2]</td><td>GT11[1].RXCRCOUT[25]</td></tr>

<tr><td>CELL[31].OUT_HALF0_BEL[3]</td><td>GT11[1].RXCRCOUT[24]</td></tr>

<tr><td>CELL[31].OUT_HALF0_BEL[4]</td><td>GT11[1].RXLOCK</td></tr>

<tr><td>CELL[31].OUT_HALF0_BEL[5]</td><td>GT11[1].TXLOCK</td></tr>

<tr><td>CELL[31].OUT_HALF0_BEL[6]</td><td>GT11[1].RXLOCKUPDATE</td></tr>

<tr><td>CELL[31].OUT_HALF0_BEL[7]</td><td>GT11[1].TXLOCKUPDATE</td></tr>

<tr><td>CELL[31].OUT_HALF1_BEL[0]</td><td>GT11[1].RXCRCOUT[27]</td></tr>

<tr><td>CELL[31].OUT_HALF1_BEL[1]</td><td>GT11[1].RXCRCOUT[26]</td></tr>

<tr><td>CELL[31].OUT_HALF1_BEL[2]</td><td>GT11[1].RXCRCOUT[25]</td></tr>

<tr><td>CELL[31].OUT_HALF1_BEL[3]</td><td>GT11[1].RXCRCOUT[24]</td></tr>

<tr><td>CELL[31].OUT_HALF1_BEL[4]</td><td>GT11[1].RXLOCK</td></tr>

<tr><td>CELL[31].OUT_HALF1_BEL[5]</td><td>GT11[1].TXLOCK</td></tr>

<tr><td>CELL[31].OUT_HALF1_BEL[6]</td><td>GT11[1].RXLOCKUPDATE</td></tr>

<tr><td>CELL[31].OUT_HALF1_BEL[7]</td><td>GT11[1].TXLOCKUPDATE</td></tr>

</tbody>

</table>
</div>

<h3 id="bitstream"><a class="header" href="#bitstream">Bitstream</a></h3>
<div class="table-wrapper">
<table>
<caption>virtex4 MGT rect MAIN[0]</caption>
<thead>
<tr><th rowspan="2">Bit</th><th colspan="20">Frame</th></tr>

<tr>
<th>F0</th>
<th>F1</th>
<th>F2</th>
<th>F3</th>
<th>F4</th>
<th>F5</th>
<th>F6</th>
<th>F7</th>
<th>F8</th>
<th>F9</th>
<th>F10</th>
<th>F11</th>
<th>F12</th>
<th>F13</th>
<th>F14</th>
<th>F15</th>
<th>F16</th>
<th>F17</th>
<th>F18</th>
<th>F19</th>
</tr>

</thead>

<tbody>
<tr><td>B79</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B78</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[0][19][78]" title="MAIN[0][19][78]">
<a href="#virtex4-MGT-GT11[0]-DRP_MASK[24]">GT11[0]:  DRP_MASK bit 24</a>
</td>
</tr>

<tr><td>B77</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B76</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[0][19][76]" title="MAIN[0][19][76]">
<a href="#virtex4-MGT-GT11[0]-DRP[24][15]">GT11[0]:  DRP[24] bit 15</a>
<a href="#virtex4-MGT-GT11[0]-TXCRCINITVAL[31]">GT11[0]:  TXCRCINITVAL bit 31</a>
</td>
</tr>

<tr><td>B75</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[0][19][75]" title="MAIN[0][19][75]">
<a href="#virtex4-MGT-GT11[0]-DRP[24][14]">GT11[0]:  DRP[24] bit 14</a>
<a href="#virtex4-MGT-GT11[0]-TXCRCINITVAL[30]">GT11[0]:  TXCRCINITVAL bit 30</a>
</td>
</tr>

<tr><td>B74</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[0][19][74]" title="MAIN[0][19][74]">
<a href="#virtex4-MGT-GT11[0]-DRP[24][13]">GT11[0]:  DRP[24] bit 13</a>
<a href="#virtex4-MGT-GT11[0]-TXCRCINITVAL[29]">GT11[0]:  TXCRCINITVAL bit 29</a>
</td>
</tr>

<tr><td>B73</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[0][19][73]" title="MAIN[0][19][73]">
<a href="#virtex4-MGT-GT11[0]-DRP[24][12]">GT11[0]:  DRP[24] bit 12</a>
<a href="#virtex4-MGT-GT11[0]-TXCRCINITVAL[28]">GT11[0]:  TXCRCINITVAL bit 28</a>
</td>
</tr>

<tr><td>B72</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[0][19][72]" title="MAIN[0][19][72]">
<a href="#virtex4-MGT-GT11[0]-DRP[24][11]">GT11[0]:  DRP[24] bit 11</a>
<a href="#virtex4-MGT-GT11[0]-TXCRCINITVAL[27]">GT11[0]:  TXCRCINITVAL bit 27</a>
</td>
</tr>

<tr><td>B71</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[0][19][71]" title="MAIN[0][19][71]">
<a href="#virtex4-MGT-GT11[0]-DRP[24][10]">GT11[0]:  DRP[24] bit 10</a>
<a href="#virtex4-MGT-GT11[0]-TXCRCINITVAL[26]">GT11[0]:  TXCRCINITVAL bit 26</a>
</td>
</tr>

<tr><td>B70</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[0][19][70]" title="MAIN[0][19][70]">
<a href="#virtex4-MGT-GT11[0]-DRP[24][9]">GT11[0]:  DRP[24] bit 9</a>
<a href="#virtex4-MGT-GT11[0]-TXCRCINITVAL[25]">GT11[0]:  TXCRCINITVAL bit 25</a>
</td>
</tr>

<tr><td>B69</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[0][19][69]" title="MAIN[0][19][69]">
<a href="#virtex4-MGT-GT11[0]-DRP[24][8]">GT11[0]:  DRP[24] bit 8</a>
<a href="#virtex4-MGT-GT11[0]-TXCRCINITVAL[24]">GT11[0]:  TXCRCINITVAL bit 24</a>
</td>
</tr>

<tr><td>B68</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[0][19][68]" title="MAIN[0][19][68]">
<a href="#virtex4-MGT-GT11[0]-DRP[24][7]">GT11[0]:  DRP[24] bit 7</a>
<a href="#virtex4-MGT-GT11[0]-TXCRCINITVAL[23]">GT11[0]:  TXCRCINITVAL bit 23</a>
</td>
</tr>

<tr><td>B67</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[0][19][67]" title="MAIN[0][19][67]">
<a href="#virtex4-MGT-GT11[0]-DRP[24][6]">GT11[0]:  DRP[24] bit 6</a>
<a href="#virtex4-MGT-GT11[0]-TXCRCINITVAL[22]">GT11[0]:  TXCRCINITVAL bit 22</a>
</td>
</tr>

<tr><td>B66</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[0][19][66]" title="MAIN[0][19][66]">
<a href="#virtex4-MGT-GT11[0]-DRP[24][5]">GT11[0]:  DRP[24] bit 5</a>
<a href="#virtex4-MGT-GT11[0]-TXCRCINITVAL[21]">GT11[0]:  TXCRCINITVAL bit 21</a>
</td>
</tr>

<tr><td>B65</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[0][19][65]" title="MAIN[0][19][65]">
<a href="#virtex4-MGT-GT11[0]-DRP[24][4]">GT11[0]:  DRP[24] bit 4</a>
<a href="#virtex4-MGT-GT11[0]-TXCRCINITVAL[20]">GT11[0]:  TXCRCINITVAL bit 20</a>
</td>
</tr>

<tr><td>B64</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[0][19][64]" title="MAIN[0][19][64]">
<a href="#virtex4-MGT-GT11[0]-DRP[24][3]">GT11[0]:  DRP[24] bit 3</a>
<a href="#virtex4-MGT-GT11[0]-TXCRCINITVAL[19]">GT11[0]:  TXCRCINITVAL bit 19</a>
</td>
</tr>

<tr><td>B63</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[0][19][63]" title="MAIN[0][19][63]">
<a href="#virtex4-MGT-GT11[0]-DRP[24][2]">GT11[0]:  DRP[24] bit 2</a>
<a href="#virtex4-MGT-GT11[0]-TXCRCINITVAL[18]">GT11[0]:  TXCRCINITVAL bit 18</a>
</td>
</tr>

<tr><td>B62</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[0][19][62]" title="MAIN[0][19][62]">
<a href="#virtex4-MGT-GT11[0]-DRP[24][1]">GT11[0]:  DRP[24] bit 1</a>
<a href="#virtex4-MGT-GT11[0]-TXCRCINITVAL[17]">GT11[0]:  TXCRCINITVAL bit 17</a>
</td>
</tr>

<tr><td>B61</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[0][19][61]" title="MAIN[0][19][61]">
<a href="#virtex4-MGT-GT11[0]-DRP[24][0]">GT11[0]:  DRP[24] bit 0</a>
<a href="#virtex4-MGT-GT11[0]-TXCRCINITVAL[16]">GT11[0]:  TXCRCINITVAL bit 16</a>
</td>
</tr>

<tr><td>B60</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B59</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B58</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[0][19][58]" title="MAIN[0][19][58]">
<a href="#virtex4-MGT-GT11[0]-DRP_MASK[16]">GT11[0]:  DRP_MASK bit 16</a>
</td>
</tr>

<tr><td>B57</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B56</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[0][19][56]" title="MAIN[0][19][56]">
<a href="#virtex4-MGT-GT11[0]-DRP[16][15]">GT11[0]:  DRP[16] bit 15</a>
<a href="#virtex4-MGT-GT11[0]-TXCRCINITVAL[15]">GT11[0]:  TXCRCINITVAL bit 15</a>
</td>
</tr>

<tr><td>B55</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[0][19][55]" title="MAIN[0][19][55]">
<a href="#virtex4-MGT-GT11[0]-DRP[16][14]">GT11[0]:  DRP[16] bit 14</a>
<a href="#virtex4-MGT-GT11[0]-TXCRCINITVAL[14]">GT11[0]:  TXCRCINITVAL bit 14</a>
</td>
</tr>

<tr><td>B54</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[0][19][54]" title="MAIN[0][19][54]">
<a href="#virtex4-MGT-GT11[0]-DRP[16][13]">GT11[0]:  DRP[16] bit 13</a>
<a href="#virtex4-MGT-GT11[0]-TXCRCINITVAL[13]">GT11[0]:  TXCRCINITVAL bit 13</a>
</td>
</tr>

<tr><td>B53</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[0][19][53]" title="MAIN[0][19][53]">
<a href="#virtex4-MGT-GT11[0]-DRP[16][12]">GT11[0]:  DRP[16] bit 12</a>
<a href="#virtex4-MGT-GT11[0]-TXCRCINITVAL[12]">GT11[0]:  TXCRCINITVAL bit 12</a>
</td>
</tr>

<tr><td>B52</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[0][19][52]" title="MAIN[0][19][52]">
<a href="#virtex4-MGT-GT11[0]-DRP[16][11]">GT11[0]:  DRP[16] bit 11</a>
<a href="#virtex4-MGT-GT11[0]-TXCRCINITVAL[11]">GT11[0]:  TXCRCINITVAL bit 11</a>
</td>
</tr>

<tr><td>B51</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[0][19][51]" title="MAIN[0][19][51]">
<a href="#virtex4-MGT-GT11[0]-DRP[16][10]">GT11[0]:  DRP[16] bit 10</a>
<a href="#virtex4-MGT-GT11[0]-TXCRCINITVAL[10]">GT11[0]:  TXCRCINITVAL bit 10</a>
</td>
</tr>

<tr><td>B50</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[0][19][50]" title="MAIN[0][19][50]">
<a href="#virtex4-MGT-GT11[0]-DRP[16][9]">GT11[0]:  DRP[16] bit 9</a>
<a href="#virtex4-MGT-GT11[0]-TXCRCINITVAL[9]">GT11[0]:  TXCRCINITVAL bit 9</a>
</td>
</tr>

<tr><td>B49</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[0][19][49]" title="MAIN[0][19][49]">
<a href="#virtex4-MGT-GT11[0]-DRP[16][8]">GT11[0]:  DRP[16] bit 8</a>
<a href="#virtex4-MGT-GT11[0]-TXCRCINITVAL[8]">GT11[0]:  TXCRCINITVAL bit 8</a>
</td>
</tr>

<tr><td>B48</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[0][19][48]" title="MAIN[0][19][48]">
<a href="#virtex4-MGT-GT11[0]-DRP[16][7]">GT11[0]:  DRP[16] bit 7</a>
<a href="#virtex4-MGT-GT11[0]-TXCRCINITVAL[7]">GT11[0]:  TXCRCINITVAL bit 7</a>
</td>
</tr>

<tr><td>B47</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[0][19][47]" title="MAIN[0][19][47]">
<a href="#virtex4-MGT-GT11[0]-DRP[16][6]">GT11[0]:  DRP[16] bit 6</a>
<a href="#virtex4-MGT-GT11[0]-TXCRCINITVAL[6]">GT11[0]:  TXCRCINITVAL bit 6</a>
</td>
</tr>

<tr><td>B46</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[0][19][46]" title="MAIN[0][19][46]">
<a href="#virtex4-MGT-GT11[0]-DRP[16][5]">GT11[0]:  DRP[16] bit 5</a>
<a href="#virtex4-MGT-GT11[0]-TXCRCINITVAL[5]">GT11[0]:  TXCRCINITVAL bit 5</a>
</td>
</tr>

<tr><td>B45</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[0][19][45]" title="MAIN[0][19][45]">
<a href="#virtex4-MGT-GT11[0]-DRP[16][4]">GT11[0]:  DRP[16] bit 4</a>
<a href="#virtex4-MGT-GT11[0]-TXCRCINITVAL[4]">GT11[0]:  TXCRCINITVAL bit 4</a>
</td>
</tr>

<tr><td>B44</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[0][19][44]" title="MAIN[0][19][44]">
<a href="#virtex4-MGT-GT11[0]-DRP[16][3]">GT11[0]:  DRP[16] bit 3</a>
<a href="#virtex4-MGT-GT11[0]-TXCRCINITVAL[3]">GT11[0]:  TXCRCINITVAL bit 3</a>
</td>
</tr>

<tr><td>B43</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[0][19][43]" title="MAIN[0][19][43]">
<a href="#virtex4-MGT-GT11[0]-DRP[16][2]">GT11[0]:  DRP[16] bit 2</a>
<a href="#virtex4-MGT-GT11[0]-TXCRCINITVAL[2]">GT11[0]:  TXCRCINITVAL bit 2</a>
</td>
</tr>

<tr><td>B42</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[0][19][42]" title="MAIN[0][19][42]">
<a href="#virtex4-MGT-GT11[0]-DRP[16][1]">GT11[0]:  DRP[16] bit 1</a>
<a href="#virtex4-MGT-GT11[0]-TXCRCINITVAL[1]">GT11[0]:  TXCRCINITVAL bit 1</a>
</td>
</tr>

<tr><td>B41</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[0][19][41]" title="MAIN[0][19][41]">
<a href="#virtex4-MGT-GT11[0]-DRP[16][0]">GT11[0]:  DRP[16] bit 0</a>
<a href="#virtex4-MGT-GT11[0]-TXCRCINITVAL[0]">GT11[0]:  TXCRCINITVAL bit 0</a>
</td>
</tr>

<tr><td>B40</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B39</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B38</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[0][19][38]" title="MAIN[0][19][38]">
<a href="#virtex4-MGT-GT11[0]-DRP_MASK[8]">GT11[0]:  DRP_MASK bit 8</a>
</td>
</tr>

<tr><td>B37</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B36</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[0][19][36]" title="MAIN[0][19][36]">
<a href="#virtex4-MGT-GT11[0]-DRP[8][15]">GT11[0]:  DRP[8] bit 15</a>
<a href="#virtex4-MGT-GT11[0]-RXCRCINITVAL[31]">GT11[0]:  RXCRCINITVAL bit 31</a>
</td>
</tr>

<tr><td>B35</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[0][19][35]" title="MAIN[0][19][35]">
<a href="#virtex4-MGT-GT11[0]-DRP[8][14]">GT11[0]:  DRP[8] bit 14</a>
<a href="#virtex4-MGT-GT11[0]-RXCRCINITVAL[30]">GT11[0]:  RXCRCINITVAL bit 30</a>
</td>
</tr>

<tr><td>B34</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[0][19][34]" title="MAIN[0][19][34]">
<a href="#virtex4-MGT-GT11[0]-DRP[8][13]">GT11[0]:  DRP[8] bit 13</a>
<a href="#virtex4-MGT-GT11[0]-RXCRCINITVAL[29]">GT11[0]:  RXCRCINITVAL bit 29</a>
</td>
</tr>

<tr><td>B33</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[0][19][33]" title="MAIN[0][19][33]">
<a href="#virtex4-MGT-GT11[0]-DRP[8][12]">GT11[0]:  DRP[8] bit 12</a>
<a href="#virtex4-MGT-GT11[0]-RXCRCINITVAL[28]">GT11[0]:  RXCRCINITVAL bit 28</a>
</td>
</tr>

<tr><td>B32</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[0][19][32]" title="MAIN[0][19][32]">
<a href="#virtex4-MGT-GT11[0]-DRP[8][11]">GT11[0]:  DRP[8] bit 11</a>
<a href="#virtex4-MGT-GT11[0]-RXCRCINITVAL[27]">GT11[0]:  RXCRCINITVAL bit 27</a>
</td>
</tr>

<tr><td>B31</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[0][19][31]" title="MAIN[0][19][31]">
<a href="#virtex4-MGT-GT11[0]-DRP[8][10]">GT11[0]:  DRP[8] bit 10</a>
<a href="#virtex4-MGT-GT11[0]-RXCRCINITVAL[26]">GT11[0]:  RXCRCINITVAL bit 26</a>
</td>
</tr>

<tr><td>B30</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[0][19][30]" title="MAIN[0][19][30]">
<a href="#virtex4-MGT-GT11[0]-DRP[8][9]">GT11[0]:  DRP[8] bit 9</a>
<a href="#virtex4-MGT-GT11[0]-RXCRCINITVAL[25]">GT11[0]:  RXCRCINITVAL bit 25</a>
</td>
</tr>

<tr><td>B29</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[0][19][29]" title="MAIN[0][19][29]">
<a href="#virtex4-MGT-GT11[0]-DRP[8][8]">GT11[0]:  DRP[8] bit 8</a>
<a href="#virtex4-MGT-GT11[0]-RXCRCINITVAL[24]">GT11[0]:  RXCRCINITVAL bit 24</a>
</td>
</tr>

<tr><td>B28</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[0][19][28]" title="MAIN[0][19][28]">
<a href="#virtex4-MGT-GT11[0]-DRP[8][7]">GT11[0]:  DRP[8] bit 7</a>
<a href="#virtex4-MGT-GT11[0]-RXCRCINITVAL[23]">GT11[0]:  RXCRCINITVAL bit 23</a>
</td>
</tr>

<tr><td>B27</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[0][19][27]" title="MAIN[0][19][27]">
<a href="#virtex4-MGT-GT11[0]-DRP[8][6]">GT11[0]:  DRP[8] bit 6</a>
<a href="#virtex4-MGT-GT11[0]-RXCRCINITVAL[22]">GT11[0]:  RXCRCINITVAL bit 22</a>
</td>
</tr>

<tr><td>B26</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[0][19][26]" title="MAIN[0][19][26]">
<a href="#virtex4-MGT-GT11[0]-DRP[8][5]">GT11[0]:  DRP[8] bit 5</a>
<a href="#virtex4-MGT-GT11[0]-RXCRCINITVAL[21]">GT11[0]:  RXCRCINITVAL bit 21</a>
</td>
</tr>

<tr><td>B25</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[0][19][25]" title="MAIN[0][19][25]">
<a href="#virtex4-MGT-GT11[0]-DRP[8][4]">GT11[0]:  DRP[8] bit 4</a>
<a href="#virtex4-MGT-GT11[0]-RXCRCINITVAL[20]">GT11[0]:  RXCRCINITVAL bit 20</a>
</td>
</tr>

<tr><td>B24</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[0][19][24]" title="MAIN[0][19][24]">
<a href="#virtex4-MGT-GT11[0]-DRP[8][3]">GT11[0]:  DRP[8] bit 3</a>
<a href="#virtex4-MGT-GT11[0]-RXCRCINITVAL[19]">GT11[0]:  RXCRCINITVAL bit 19</a>
</td>
</tr>

<tr><td>B23</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[0][19][23]" title="MAIN[0][19][23]">
<a href="#virtex4-MGT-GT11[0]-DRP[8][2]">GT11[0]:  DRP[8] bit 2</a>
<a href="#virtex4-MGT-GT11[0]-RXCRCINITVAL[18]">GT11[0]:  RXCRCINITVAL bit 18</a>
</td>
</tr>

<tr><td>B22</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[0][19][22]" title="MAIN[0][19][22]">
<a href="#virtex4-MGT-GT11[0]-DRP[8][1]">GT11[0]:  DRP[8] bit 1</a>
<a href="#virtex4-MGT-GT11[0]-RXCRCINITVAL[17]">GT11[0]:  RXCRCINITVAL bit 17</a>
</td>
</tr>

<tr><td>B21</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[0][19][21]" title="MAIN[0][19][21]">
<a href="#virtex4-MGT-GT11[0]-DRP[8][0]">GT11[0]:  DRP[8] bit 0</a>
<a href="#virtex4-MGT-GT11[0]-RXCRCINITVAL[16]">GT11[0]:  RXCRCINITVAL bit 16</a>
</td>
</tr>

<tr><td>B20</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B19</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B18</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[0][19][18]" title="MAIN[0][19][18]">
<a href="#virtex4-MGT-GT11[0]-DRP_MASK[0]">GT11[0]:  DRP_MASK bit 0</a>
</td>
</tr>

<tr><td>B17</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B16</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[0][19][16]" title="MAIN[0][19][16]">
<a href="#virtex4-MGT-GT11[0]-DRP[0][15]">GT11[0]:  DRP[0] bit 15</a>
<a href="#virtex4-MGT-GT11[0]-RXCRCINITVAL[15]">GT11[0]:  RXCRCINITVAL bit 15</a>
</td>
</tr>

<tr><td>B15</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[0][19][15]" title="MAIN[0][19][15]">
<a href="#virtex4-MGT-GT11[0]-DRP[0][14]">GT11[0]:  DRP[0] bit 14</a>
<a href="#virtex4-MGT-GT11[0]-RXCRCINITVAL[14]">GT11[0]:  RXCRCINITVAL bit 14</a>
</td>
</tr>

<tr><td>B14</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[0][19][14]" title="MAIN[0][19][14]">
<a href="#virtex4-MGT-GT11[0]-DRP[0][13]">GT11[0]:  DRP[0] bit 13</a>
<a href="#virtex4-MGT-GT11[0]-RXCRCINITVAL[13]">GT11[0]:  RXCRCINITVAL bit 13</a>
</td>
</tr>

<tr><td>B13</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[0][19][13]" title="MAIN[0][19][13]">
<a href="#virtex4-MGT-GT11[0]-DRP[0][12]">GT11[0]:  DRP[0] bit 12</a>
<a href="#virtex4-MGT-GT11[0]-RXCRCINITVAL[12]">GT11[0]:  RXCRCINITVAL bit 12</a>
</td>
</tr>

<tr><td>B12</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[0][19][12]" title="MAIN[0][19][12]">
<a href="#virtex4-MGT-GT11[0]-DRP[0][11]">GT11[0]:  DRP[0] bit 11</a>
<a href="#virtex4-MGT-GT11[0]-RXCRCINITVAL[11]">GT11[0]:  RXCRCINITVAL bit 11</a>
</td>
</tr>

<tr><td>B11</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[0][19][11]" title="MAIN[0][19][11]">
<a href="#virtex4-MGT-GT11[0]-DRP[0][10]">GT11[0]:  DRP[0] bit 10</a>
<a href="#virtex4-MGT-GT11[0]-RXCRCINITVAL[10]">GT11[0]:  RXCRCINITVAL bit 10</a>
</td>
</tr>

<tr><td>B10</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[0][19][10]" title="MAIN[0][19][10]">
<a href="#virtex4-MGT-GT11[0]-DRP[0][9]">GT11[0]:  DRP[0] bit 9</a>
<a href="#virtex4-MGT-GT11[0]-RXCRCINITVAL[9]">GT11[0]:  RXCRCINITVAL bit 9</a>
</td>
</tr>

<tr><td>B9</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[0][19][9]" title="MAIN[0][19][9]">
<a href="#virtex4-MGT-GT11[0]-DRP[0][8]">GT11[0]:  DRP[0] bit 8</a>
<a href="#virtex4-MGT-GT11[0]-RXCRCINITVAL[8]">GT11[0]:  RXCRCINITVAL bit 8</a>
</td>
</tr>

<tr><td>B8</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[0][19][8]" title="MAIN[0][19][8]">
<a href="#virtex4-MGT-GT11[0]-DRP[0][7]">GT11[0]:  DRP[0] bit 7</a>
<a href="#virtex4-MGT-GT11[0]-RXCRCINITVAL[7]">GT11[0]:  RXCRCINITVAL bit 7</a>
</td>
</tr>

<tr><td>B7</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[0][19][7]" title="MAIN[0][19][7]">
<a href="#virtex4-MGT-GT11[0]-DRP[0][6]">GT11[0]:  DRP[0] bit 6</a>
<a href="#virtex4-MGT-GT11[0]-RXCRCINITVAL[6]">GT11[0]:  RXCRCINITVAL bit 6</a>
</td>
</tr>

<tr><td>B6</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[0][19][6]" title="MAIN[0][19][6]">
<a href="#virtex4-MGT-GT11[0]-DRP[0][5]">GT11[0]:  DRP[0] bit 5</a>
<a href="#virtex4-MGT-GT11[0]-RXCRCINITVAL[5]">GT11[0]:  RXCRCINITVAL bit 5</a>
</td>
</tr>

<tr><td>B5</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[0][19][5]" title="MAIN[0][19][5]">
<a href="#virtex4-MGT-GT11[0]-DRP[0][4]">GT11[0]:  DRP[0] bit 4</a>
<a href="#virtex4-MGT-GT11[0]-RXCRCINITVAL[4]">GT11[0]:  RXCRCINITVAL bit 4</a>
</td>
</tr>

<tr><td>B4</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[0][19][4]" title="MAIN[0][19][4]">
<a href="#virtex4-MGT-GT11[0]-DRP[0][3]">GT11[0]:  DRP[0] bit 3</a>
<a href="#virtex4-MGT-GT11[0]-RXCRCINITVAL[3]">GT11[0]:  RXCRCINITVAL bit 3</a>
</td>
</tr>

<tr><td>B3</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[0][19][3]" title="MAIN[0][19][3]">
<a href="#virtex4-MGT-GT11[0]-DRP[0][2]">GT11[0]:  DRP[0] bit 2</a>
<a href="#virtex4-MGT-GT11[0]-RXCRCINITVAL[2]">GT11[0]:  RXCRCINITVAL bit 2</a>
</td>
</tr>

<tr><td>B2</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[0][19][2]" title="MAIN[0][19][2]">
<a href="#virtex4-MGT-GT11[0]-DRP[0][1]">GT11[0]:  DRP[0] bit 1</a>
<a href="#virtex4-MGT-GT11[0]-RXCRCINITVAL[1]">GT11[0]:  RXCRCINITVAL bit 1</a>
</td>
</tr>

<tr><td>B1</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[0][19][1]" title="MAIN[0][19][1]">
<a href="#virtex4-MGT-GT11[0]-DRP[0][0]">GT11[0]:  DRP[0] bit 0</a>
<a href="#virtex4-MGT-GT11[0]-RXCRCINITVAL[0]">GT11[0]:  RXCRCINITVAL bit 0</a>
</td>
</tr>

<tr><td>B0</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex4 MGT rect MAIN[1]</caption>
<thead>
<tr><th rowspan="2">Bit</th><th colspan="20">Frame</th></tr>

<tr>
<th>F0</th>
<th>F1</th>
<th>F2</th>
<th>F3</th>
<th>F4</th>
<th>F5</th>
<th>F6</th>
<th>F7</th>
<th>F8</th>
<th>F9</th>
<th>F10</th>
<th>F11</th>
<th>F12</th>
<th>F13</th>
<th>F14</th>
<th>F15</th>
<th>F16</th>
<th>F17</th>
<th>F18</th>
<th>F19</th>
</tr>

</thead>

<tbody>
<tr><td>B79</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B78</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[1][19][78]" title="MAIN[1][19][78]">
<a href="#virtex4-MGT-GT11[0]-DRP_MASK[56]">GT11[0]:  DRP_MASK bit 56</a>
</td>
</tr>

<tr><td>B77</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B76</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[1][19][76]" title="MAIN[1][19][76]">
<a href="#virtex4-MGT-GT11[0]-DRP[56][15]">GT11[0]:  DRP[56] bit 15</a>
<a href="#virtex4-MGT-GT11[0]-AUTO_CAL">GT11[0]:  AUTO_CAL</a>
</td>
</tr>

<tr><td>B75</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[1][19][75]" title="MAIN[1][19][75]">
<a href="#virtex4-MGT-GT11[0]-DRP[56][14]">GT11[0]:  DRP[56] bit 14</a>
<a href="#virtex4-MGT-GT11[0]-VCODAC_INIT[9]">GT11[0]:  VCODAC_INIT bit 9</a>
</td>
</tr>

<tr><td>B74</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[1][19][74]" title="MAIN[1][19][74]">
<a href="#virtex4-MGT-GT11[0]-DRP[56][13]">GT11[0]:  DRP[56] bit 13</a>
<a href="#virtex4-MGT-GT11[0]-VCODAC_INIT[8]">GT11[0]:  VCODAC_INIT bit 8</a>
</td>
</tr>

<tr><td>B73</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[1][19][73]" title="MAIN[1][19][73]">
<a href="#virtex4-MGT-GT11[0]-DRP[56][12]">GT11[0]:  DRP[56] bit 12</a>
<a href="#virtex4-MGT-GT11[0]-VCODAC_INIT[7]">GT11[0]:  VCODAC_INIT bit 7</a>
</td>
</tr>

<tr><td>B72</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[1][19][72]" title="MAIN[1][19][72]">
<a href="#virtex4-MGT-GT11[0]-DRP[56][11]">GT11[0]:  DRP[56] bit 11</a>
<a href="#virtex4-MGT-GT11[0]-VCODAC_INIT[6]">GT11[0]:  VCODAC_INIT bit 6</a>
</td>
</tr>

<tr><td>B71</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[1][19][71]" title="MAIN[1][19][71]">
<a href="#virtex4-MGT-GT11[0]-DRP[56][10]">GT11[0]:  DRP[56] bit 10</a>
<a href="#virtex4-MGT-GT11[0]-VCODAC_INIT[5]">GT11[0]:  VCODAC_INIT bit 5</a>
</td>
</tr>

<tr><td>B70</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[1][19][70]" title="MAIN[1][19][70]">
<a href="#virtex4-MGT-GT11[0]-DRP[56][9]">GT11[0]:  DRP[56] bit 9</a>
<a href="#virtex4-MGT-GT11[0]-VCODAC_INIT[4]">GT11[0]:  VCODAC_INIT bit 4</a>
</td>
</tr>

<tr><td>B69</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[1][19][69]" title="MAIN[1][19][69]">
<a href="#virtex4-MGT-GT11[0]-DRP[56][8]">GT11[0]:  DRP[56] bit 8</a>
<a href="#virtex4-MGT-GT11[0]-VCODAC_INIT[3]">GT11[0]:  VCODAC_INIT bit 3</a>
</td>
</tr>

<tr><td>B68</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[1][19][68]" title="MAIN[1][19][68]">
<a href="#virtex4-MGT-GT11[0]-DRP[56][7]">GT11[0]:  DRP[56] bit 7</a>
<a href="#virtex4-MGT-GT11[0]-VCODAC_INIT[2]">GT11[0]:  VCODAC_INIT bit 2</a>
</td>
</tr>

<tr><td>B67</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[1][19][67]" title="MAIN[1][19][67]">
<a href="#virtex4-MGT-GT11[0]-DRP[56][6]">GT11[0]:  DRP[56] bit 6</a>
<a href="#virtex4-MGT-GT11[0]-VCODAC_INIT[1]">GT11[0]:  VCODAC_INIT bit 1</a>
</td>
</tr>

<tr><td>B66</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[1][19][66]" title="MAIN[1][19][66]">
<a href="#virtex4-MGT-GT11[0]-DRP[56][5]">GT11[0]:  DRP[56] bit 5</a>
<a href="#virtex4-MGT-GT11[0]-VCODAC_INIT[0]">GT11[0]:  VCODAC_INIT bit 0</a>
</td>
</tr>

<tr><td>B65</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[1][19][65]" title="MAIN[1][19][65]">
<a href="#virtex4-MGT-GT11[0]-DRP[56][4]">GT11[0]:  DRP[56] bit 4</a>
<a href="#virtex4-MGT-GT11[0]-SLOWDOWN_CAL[1]">GT11[0]:  SLOWDOWN_CAL bit 1</a>
</td>
</tr>

<tr><td>B64</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[1][19][64]" title="MAIN[1][19][64]">
<a href="#virtex4-MGT-GT11[0]-DRP[56][3]">GT11[0]:  DRP[56] bit 3</a>
<a href="#virtex4-MGT-GT11[0]-SLOWDOWN_CAL[0]">GT11[0]:  SLOWDOWN_CAL bit 0</a>
</td>
</tr>

<tr><td>B63</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[1][19][63]" title="MAIN[1][19][63]">
<a href="#virtex4-MGT-GT11[0]-DRP[56][2]">GT11[0]:  DRP[56] bit 2</a>
<a href="#virtex4-MGT-GT11[0]-BYPASS_FDET">GT11[0]:  BYPASS_FDET</a>
</td>
</tr>

<tr><td>B62</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[1][19][62]" title="MAIN[1][19][62]">
<a href="#virtex4-MGT-GT11[0]-DRP[56][1]">GT11[0]:  DRP[56] bit 1</a>
<a href="#virtex4-MGT-GT11[0]-LOOPCAL_WAIT[1]">GT11[0]:  LOOPCAL_WAIT bit 1</a>
</td>
</tr>

<tr><td>B61</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[1][19][61]" title="MAIN[1][19][61]">
<a href="#virtex4-MGT-GT11[0]-DRP[56][0]">GT11[0]:  DRP[56] bit 0</a>
<a href="#virtex4-MGT-GT11[0]-LOOPCAL_WAIT[0]">GT11[0]:  LOOPCAL_WAIT bit 0</a>
</td>
</tr>

<tr><td>B60</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B59</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B58</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[1][19][58]" title="MAIN[1][19][58]">
<a href="#virtex4-MGT-GT11[0]-DRP_MASK[48]">GT11[0]:  DRP_MASK bit 48</a>
</td>
</tr>

<tr><td>B57</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B56</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[1][19][56]" title="MAIN[1][19][56]">
<a href="#virtex4-MGT-GT11[0]-DRP[48][15]">GT11[0]:  DRP[48] bit 15</a>
<a href="#virtex4-MGT-GT11[0]-BYPASS_CAL">GT11[0]:  BYPASS_CAL</a>
</td>
</tr>

<tr><td>B55</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[1][19][55]" title="MAIN[1][19][55]">
<a href="#virtex4-MGT-GT11[0]-DRP[48][14]">GT11[0]:  DRP[48] bit 14</a>
<a href="#virtex4-MGT-GT11[0]-FDET_HYS_CAL[2]">GT11[0]:  FDET_HYS_CAL bit 2</a>
</td>
</tr>

<tr><td>B54</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[1][19][54]" title="MAIN[1][19][54]">
<a href="#virtex4-MGT-GT11[0]-DRP[48][13]">GT11[0]:  DRP[48] bit 13</a>
<a href="#virtex4-MGT-GT11[0]-FDET_HYS_CAL[1]">GT11[0]:  FDET_HYS_CAL bit 1</a>
</td>
</tr>

<tr><td>B53</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[1][19][53]" title="MAIN[1][19][53]">
<a href="#virtex4-MGT-GT11[0]-DRP[48][12]">GT11[0]:  DRP[48] bit 12</a>
<a href="#virtex4-MGT-GT11[0]-FDET_HYS_CAL[0]">GT11[0]:  FDET_HYS_CAL bit 0</a>
</td>
</tr>

<tr><td>B52</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[1][19][52]" title="MAIN[1][19][52]">
<a href="#virtex4-MGT-GT11[0]-DRP[48][11]">GT11[0]:  DRP[48] bit 11</a>
<a href="#virtex4-MGT-GT11[0]-FDET_LCK_CAL[2]">GT11[0]:  FDET_LCK_CAL bit 2</a>
</td>
</tr>

<tr><td>B51</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[1][19][51]" title="MAIN[1][19][51]">
<a href="#virtex4-MGT-GT11[0]-DRP[48][10]">GT11[0]:  DRP[48] bit 10</a>
<a href="#virtex4-MGT-GT11[0]-FDET_LCK_CAL[1]">GT11[0]:  FDET_LCK_CAL bit 1</a>
</td>
</tr>

<tr><td>B50</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[1][19][50]" title="MAIN[1][19][50]">
<a href="#virtex4-MGT-GT11[0]-DRP[48][9]">GT11[0]:  DRP[48] bit 9</a>
<a href="#virtex4-MGT-GT11[0]-FDET_LCK_CAL[0]">GT11[0]:  FDET_LCK_CAL bit 0</a>
</td>
</tr>

<tr><td>B49</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[1][19][49]" title="MAIN[1][19][49]">
<a href="#virtex4-MGT-GT11[0]-DRP[48][8]">GT11[0]:  DRP[48] bit 8</a>
<a href="#virtex4-MGT-GT11[0]-FDET_HYS_SEL[2]">GT11[0]:  FDET_HYS_SEL bit 2</a>
</td>
</tr>

<tr><td>B48</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[1][19][48]" title="MAIN[1][19][48]">
<a href="#virtex4-MGT-GT11[0]-DRP[48][7]">GT11[0]:  DRP[48] bit 7</a>
<a href="#virtex4-MGT-GT11[0]-FDET_HYS_SEL[1]">GT11[0]:  FDET_HYS_SEL bit 1</a>
</td>
</tr>

<tr><td>B47</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[1][19][47]" title="MAIN[1][19][47]">
<a href="#virtex4-MGT-GT11[0]-DRP[48][6]">GT11[0]:  DRP[48] bit 6</a>
<a href="#virtex4-MGT-GT11[0]-FDET_HYS_SEL[0]">GT11[0]:  FDET_HYS_SEL bit 0</a>
</td>
</tr>

<tr><td>B46</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[1][19][46]" title="MAIN[1][19][46]">
<a href="#virtex4-MGT-GT11[0]-DRP[48][5]">GT11[0]:  DRP[48] bit 5</a>
<a href="#virtex4-MGT-GT11[0]-FDET_LCK_SEL[2]">GT11[0]:  FDET_LCK_SEL bit 2</a>
</td>
</tr>

<tr><td>B45</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[1][19][45]" title="MAIN[1][19][45]">
<a href="#virtex4-MGT-GT11[0]-DRP[48][4]">GT11[0]:  DRP[48] bit 4</a>
<a href="#virtex4-MGT-GT11[0]-FDET_LCK_SEL[1]">GT11[0]:  FDET_LCK_SEL bit 1</a>
</td>
</tr>

<tr><td>B44</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[1][19][44]" title="MAIN[1][19][44]">
<a href="#virtex4-MGT-GT11[0]-DRP[48][3]">GT11[0]:  DRP[48] bit 3</a>
<a href="#virtex4-MGT-GT11[0]-FDET_LCK_SEL[0]">GT11[0]:  FDET_LCK_SEL bit 0</a>
</td>
</tr>

<tr><td>B43</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[1][19][43]" title="MAIN[1][19][43]">
<a href="#virtex4-MGT-GT11[0]-DRP[48][2]">GT11[0]:  DRP[48] bit 2</a>
<a href="#virtex4-MGT-GT11[0]-VCO_CTRL_ENABLE">GT11[0]:  VCO_CTRL_ENABLE</a>
</td>
</tr>

<tr><td>B42</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[1][19][42]" title="MAIN[1][19][42]">
<a href="#virtex4-MGT-GT11[0]-DRP[48][1]">GT11[0]:  DRP[48] bit 1</a>
<a href="#virtex4-MGT-GT11[0]-CYCLE_LIMIT_SEL[1]">GT11[0]:  CYCLE_LIMIT_SEL bit 1</a>
</td>
</tr>

<tr><td>B41</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[1][19][41]" title="MAIN[1][19][41]">
<a href="#virtex4-MGT-GT11[0]-DRP[48][0]">GT11[0]:  DRP[48] bit 0</a>
<a href="#virtex4-MGT-GT11[0]-CYCLE_LIMIT_SEL[0]">GT11[0]:  CYCLE_LIMIT_SEL bit 0</a>
</td>
</tr>

<tr><td>B40</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B39</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B38</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[1][19][38]" title="MAIN[1][19][38]">
<a href="#virtex4-MGT-GT11[0]-DRP_MASK[40]">GT11[0]:  DRP_MASK bit 40</a>
</td>
</tr>

<tr><td>B37</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B36</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[1][19][36]" title="MAIN[1][19][36]">
<a href="#virtex4-MGT-GT11[0]-DRP[40][15]">GT11[0]:  DRP[40] bit 15</a>
<a href="#virtex4-MGT-GT11[0]-RXAUTO_CAL">GT11[0]:  RXAUTO_CAL</a>
</td>
</tr>

<tr><td>B35</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[1][19][35]" title="MAIN[1][19][35]">
<a href="#virtex4-MGT-GT11[0]-DRP[40][14]">GT11[0]:  DRP[40] bit 14</a>
<a href="#virtex4-MGT-GT11[0]-RXVCODAC_INIT[9]">GT11[0]:  RXVCODAC_INIT bit 9</a>
</td>
</tr>

<tr><td>B34</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[1][19][34]" title="MAIN[1][19][34]">
<a href="#virtex4-MGT-GT11[0]-DRP[40][13]">GT11[0]:  DRP[40] bit 13</a>
<a href="#virtex4-MGT-GT11[0]-RXVCODAC_INIT[8]">GT11[0]:  RXVCODAC_INIT bit 8</a>
</td>
</tr>

<tr><td>B33</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[1][19][33]" title="MAIN[1][19][33]">
<a href="#virtex4-MGT-GT11[0]-DRP[40][12]">GT11[0]:  DRP[40] bit 12</a>
<a href="#virtex4-MGT-GT11[0]-RXVCODAC_INIT[7]">GT11[0]:  RXVCODAC_INIT bit 7</a>
</td>
</tr>

<tr><td>B32</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[1][19][32]" title="MAIN[1][19][32]">
<a href="#virtex4-MGT-GT11[0]-DRP[40][11]">GT11[0]:  DRP[40] bit 11</a>
<a href="#virtex4-MGT-GT11[0]-RXVCODAC_INIT[6]">GT11[0]:  RXVCODAC_INIT bit 6</a>
</td>
</tr>

<tr><td>B31</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[1][19][31]" title="MAIN[1][19][31]">
<a href="#virtex4-MGT-GT11[0]-DRP[40][10]">GT11[0]:  DRP[40] bit 10</a>
<a href="#virtex4-MGT-GT11[0]-RXVCODAC_INIT[5]">GT11[0]:  RXVCODAC_INIT bit 5</a>
</td>
</tr>

<tr><td>B30</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[1][19][30]" title="MAIN[1][19][30]">
<a href="#virtex4-MGT-GT11[0]-DRP[40][9]">GT11[0]:  DRP[40] bit 9</a>
<a href="#virtex4-MGT-GT11[0]-RXVCODAC_INIT[4]">GT11[0]:  RXVCODAC_INIT bit 4</a>
</td>
</tr>

<tr><td>B29</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[1][19][29]" title="MAIN[1][19][29]">
<a href="#virtex4-MGT-GT11[0]-DRP[40][8]">GT11[0]:  DRP[40] bit 8</a>
<a href="#virtex4-MGT-GT11[0]-RXVCODAC_INIT[3]">GT11[0]:  RXVCODAC_INIT bit 3</a>
</td>
</tr>

<tr><td>B28</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[1][19][28]" title="MAIN[1][19][28]">
<a href="#virtex4-MGT-GT11[0]-DRP[40][7]">GT11[0]:  DRP[40] bit 7</a>
<a href="#virtex4-MGT-GT11[0]-RXVCODAC_INIT[2]">GT11[0]:  RXVCODAC_INIT bit 2</a>
</td>
</tr>

<tr><td>B27</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[1][19][27]" title="MAIN[1][19][27]">
<a href="#virtex4-MGT-GT11[0]-DRP[40][6]">GT11[0]:  DRP[40] bit 6</a>
<a href="#virtex4-MGT-GT11[0]-RXVCODAC_INIT[1]">GT11[0]:  RXVCODAC_INIT bit 1</a>
</td>
</tr>

<tr><td>B26</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[1][19][26]" title="MAIN[1][19][26]">
<a href="#virtex4-MGT-GT11[0]-DRP[40][5]">GT11[0]:  DRP[40] bit 5</a>
<a href="#virtex4-MGT-GT11[0]-RXVCODAC_INIT[0]">GT11[0]:  RXVCODAC_INIT bit 0</a>
</td>
</tr>

<tr><td>B25</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[1][19][25]" title="MAIN[1][19][25]">
<a href="#virtex4-MGT-GT11[0]-DRP[40][4]">GT11[0]:  DRP[40] bit 4</a>
<a href="#virtex4-MGT-GT11[0]-RXSLOWDOWN_CAL[1]">GT11[0]:  RXSLOWDOWN_CAL bit 1</a>
</td>
</tr>

<tr><td>B24</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[1][19][24]" title="MAIN[1][19][24]">
<a href="#virtex4-MGT-GT11[0]-DRP[40][3]">GT11[0]:  DRP[40] bit 3</a>
<a href="#virtex4-MGT-GT11[0]-RXSLOWDOWN_CAL[0]">GT11[0]:  RXSLOWDOWN_CAL bit 0</a>
</td>
</tr>

<tr><td>B23</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[1][19][23]" title="MAIN[1][19][23]">
<a href="#virtex4-MGT-GT11[0]-DRP[40][2]">GT11[0]:  DRP[40] bit 2</a>
<a href="#virtex4-MGT-GT11[0]-RXBYPASS_FDET">GT11[0]:  RXBYPASS_FDET</a>
</td>
</tr>

<tr><td>B22</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[1][19][22]" title="MAIN[1][19][22]">
<a href="#virtex4-MGT-GT11[0]-DRP[40][1]">GT11[0]:  DRP[40] bit 1</a>
<a href="#virtex4-MGT-GT11[0]-RXLOOPCAL_WAIT[1]">GT11[0]:  RXLOOPCAL_WAIT bit 1</a>
</td>
</tr>

<tr><td>B21</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[1][19][21]" title="MAIN[1][19][21]">
<a href="#virtex4-MGT-GT11[0]-DRP[40][0]">GT11[0]:  DRP[40] bit 0</a>
<a href="#virtex4-MGT-GT11[0]-RXLOOPCAL_WAIT[0]">GT11[0]:  RXLOOPCAL_WAIT bit 0</a>
</td>
</tr>

<tr><td>B20</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B19</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B18</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[1][19][18]" title="MAIN[1][19][18]">
<a href="#virtex4-MGT-GT11[0]-DRP_MASK[32]">GT11[0]:  DRP_MASK bit 32</a>
</td>
</tr>

<tr><td>B17</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B16</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[1][19][16]" title="MAIN[1][19][16]">
<a href="#virtex4-MGT-GT11[0]-DRP[32][15]">GT11[0]:  DRP[32] bit 15</a>
<a href="#virtex4-MGT-GT11[0]-RXBYPASS_CAL">GT11[0]:  RXBYPASS_CAL</a>
</td>
</tr>

<tr><td>B15</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[1][19][15]" title="MAIN[1][19][15]">
<a href="#virtex4-MGT-GT11[0]-DRP[32][14]">GT11[0]:  DRP[32] bit 14</a>
<a href="#virtex4-MGT-GT11[0]-RXFDET_HYS_CAL[2]">GT11[0]:  RXFDET_HYS_CAL bit 2</a>
</td>
</tr>

<tr><td>B14</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[1][19][14]" title="MAIN[1][19][14]">
<a href="#virtex4-MGT-GT11[0]-DRP[32][13]">GT11[0]:  DRP[32] bit 13</a>
<a href="#virtex4-MGT-GT11[0]-RXFDET_HYS_CAL[1]">GT11[0]:  RXFDET_HYS_CAL bit 1</a>
</td>
</tr>

<tr><td>B13</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[1][19][13]" title="MAIN[1][19][13]">
<a href="#virtex4-MGT-GT11[0]-DRP[32][12]">GT11[0]:  DRP[32] bit 12</a>
<a href="#virtex4-MGT-GT11[0]-RXFDET_HYS_CAL[0]">GT11[0]:  RXFDET_HYS_CAL bit 0</a>
</td>
</tr>

<tr><td>B12</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[1][19][12]" title="MAIN[1][19][12]">
<a href="#virtex4-MGT-GT11[0]-DRP[32][11]">GT11[0]:  DRP[32] bit 11</a>
<a href="#virtex4-MGT-GT11[0]-RXFDET_LCK_CAL[2]">GT11[0]:  RXFDET_LCK_CAL bit 2</a>
</td>
</tr>

<tr><td>B11</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[1][19][11]" title="MAIN[1][19][11]">
<a href="#virtex4-MGT-GT11[0]-DRP[32][10]">GT11[0]:  DRP[32] bit 10</a>
<a href="#virtex4-MGT-GT11[0]-RXFDET_LCK_CAL[1]">GT11[0]:  RXFDET_LCK_CAL bit 1</a>
</td>
</tr>

<tr><td>B10</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[1][19][10]" title="MAIN[1][19][10]">
<a href="#virtex4-MGT-GT11[0]-DRP[32][9]">GT11[0]:  DRP[32] bit 9</a>
<a href="#virtex4-MGT-GT11[0]-RXFDET_LCK_CAL[0]">GT11[0]:  RXFDET_LCK_CAL bit 0</a>
</td>
</tr>

<tr><td>B9</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[1][19][9]" title="MAIN[1][19][9]">
<a href="#virtex4-MGT-GT11[0]-DRP[32][8]">GT11[0]:  DRP[32] bit 8</a>
<a href="#virtex4-MGT-GT11[0]-RXFDET_HYS_SEL[2]">GT11[0]:  RXFDET_HYS_SEL bit 2</a>
</td>
</tr>

<tr><td>B8</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[1][19][8]" title="MAIN[1][19][8]">
<a href="#virtex4-MGT-GT11[0]-DRP[32][7]">GT11[0]:  DRP[32] bit 7</a>
<a href="#virtex4-MGT-GT11[0]-RXFDET_HYS_SEL[1]">GT11[0]:  RXFDET_HYS_SEL bit 1</a>
</td>
</tr>

<tr><td>B7</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[1][19][7]" title="MAIN[1][19][7]">
<a href="#virtex4-MGT-GT11[0]-DRP[32][6]">GT11[0]:  DRP[32] bit 6</a>
<a href="#virtex4-MGT-GT11[0]-RXFDET_HYS_SEL[0]">GT11[0]:  RXFDET_HYS_SEL bit 0</a>
</td>
</tr>

<tr><td>B6</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[1][19][6]" title="MAIN[1][19][6]">
<a href="#virtex4-MGT-GT11[0]-DRP[32][5]">GT11[0]:  DRP[32] bit 5</a>
<a href="#virtex4-MGT-GT11[0]-RXFDET_LCK_SEL[2]">GT11[0]:  RXFDET_LCK_SEL bit 2</a>
</td>
</tr>

<tr><td>B5</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[1][19][5]" title="MAIN[1][19][5]">
<a href="#virtex4-MGT-GT11[0]-DRP[32][4]">GT11[0]:  DRP[32] bit 4</a>
<a href="#virtex4-MGT-GT11[0]-RXFDET_LCK_SEL[1]">GT11[0]:  RXFDET_LCK_SEL bit 1</a>
</td>
</tr>

<tr><td>B4</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[1][19][4]" title="MAIN[1][19][4]">
<a href="#virtex4-MGT-GT11[0]-DRP[32][3]">GT11[0]:  DRP[32] bit 3</a>
<a href="#virtex4-MGT-GT11[0]-RXFDET_LCK_SEL[0]">GT11[0]:  RXFDET_LCK_SEL bit 0</a>
</td>
</tr>

<tr><td>B3</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[1][19][3]" title="MAIN[1][19][3]">
<a href="#virtex4-MGT-GT11[0]-DRP[32][2]">GT11[0]:  DRP[32] bit 2</a>
<a href="#virtex4-MGT-GT11[0]-RXVCO_CTRL_ENABLE">GT11[0]:  RXVCO_CTRL_ENABLE</a>
</td>
</tr>

<tr><td>B2</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[1][19][2]" title="MAIN[1][19][2]">
<a href="#virtex4-MGT-GT11[0]-DRP[32][1]">GT11[0]:  DRP[32] bit 1</a>
<a href="#virtex4-MGT-GT11[0]-RXCYCLE_LIMIT_SEL[1]">GT11[0]:  RXCYCLE_LIMIT_SEL bit 1</a>
</td>
</tr>

<tr><td>B1</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[1][19][1]" title="MAIN[1][19][1]">
<a href="#virtex4-MGT-GT11[0]-DRP[32][0]">GT11[0]:  DRP[32] bit 0</a>
<a href="#virtex4-MGT-GT11[0]-RXCYCLE_LIMIT_SEL[0]">GT11[0]:  RXCYCLE_LIMIT_SEL bit 0</a>
</td>
</tr>

<tr><td>B0</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex4 MGT rect MAIN[2]</caption>
<thead>
<tr><th rowspan="2">Bit</th><th colspan="20">Frame</th></tr>

<tr>
<th>F0</th>
<th>F1</th>
<th>F2</th>
<th>F3</th>
<th>F4</th>
<th>F5</th>
<th>F6</th>
<th>F7</th>
<th>F8</th>
<th>F9</th>
<th>F10</th>
<th>F11</th>
<th>F12</th>
<th>F13</th>
<th>F14</th>
<th>F15</th>
<th>F16</th>
<th>F17</th>
<th>F18</th>
<th>F19</th>
</tr>

</thead>

<tbody>
<tr><td>B79</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B78</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[2][19][78]" title="MAIN[2][19][78]">
<a href="#virtex4-MGT-GT11[0]-DRP_MASK[25]">GT11[0]:  DRP_MASK bit 25</a>
</td>
</tr>

<tr><td>B77</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B76</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[2][19][76]" title="MAIN[2][19][76]">
<a href="#virtex4-MGT-GT11[0]-DRP[25][15]">GT11[0]:  DRP[25] bit 15</a>
</td>
</tr>

<tr><td>B75</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[2][19][75]" title="MAIN[2][19][75]">
<a href="#virtex4-MGT-GT11[0]-DRP[25][14]">GT11[0]:  DRP[25] bit 14</a>
<a href="#virtex4-MGT-GT11[0]-RXOUTDIV2SEL[5]">GT11[0]:  RXOUTDIV2SEL bit 5</a>
</td>
</tr>

<tr><td>B74</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[2][19][74]" title="MAIN[2][19][74]">
<a href="#virtex4-MGT-GT11[0]-DRP[25][13]">GT11[0]:  DRP[25] bit 13</a>
<a href="#virtex4-MGT-GT11[0]-RXOUTDIV2SEL[4]">GT11[0]:  RXOUTDIV2SEL bit 4</a>
</td>
</tr>

<tr><td>B73</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[2][19][73]" title="MAIN[2][19][73]">
<a href="#virtex4-MGT-GT11[0]-DRP[25][12]">GT11[0]:  DRP[25] bit 12</a>
<a href="#virtex4-MGT-GT11[0]-RXOUTDIV2SEL[3]">GT11[0]:  RXOUTDIV2SEL bit 3</a>
</td>
</tr>

<tr><td>B72</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[2][19][72]" title="MAIN[2][19][72]">
<a href="#virtex4-MGT-GT11[0]-DRP[25][11]">GT11[0]:  DRP[25] bit 11</a>
<a href="#virtex4-MGT-GT11[0]-RXPLLNDIVSEL[2]">GT11[0]:  RXPLLNDIVSEL bit 2</a>
</td>
</tr>

<tr><td>B71</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[2][19][71]" title="MAIN[2][19][71]">
<a href="#virtex4-MGT-GT11[0]-DRP[25][10]">GT11[0]:  DRP[25] bit 10</a>
<a href="#virtex4-MGT-GT11[0]-RXPLLNDIVSEL[1]">GT11[0]:  RXPLLNDIVSEL bit 1</a>
</td>
</tr>

<tr><td>B70</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[2][19][70]" title="MAIN[2][19][70]">
<a href="#virtex4-MGT-GT11[0]-DRP[25][9]">GT11[0]:  DRP[25] bit 9</a>
<a href="#virtex4-MGT-GT11[0]-RXPLLNDIVSEL[0]">GT11[0]:  RXPLLNDIVSEL bit 0</a>
</td>
</tr>

<tr><td>B69</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[2][19][69]" title="MAIN[2][19][69]">
<a href="#virtex4-MGT-GT11[0]-DRP[25][8]">GT11[0]:  DRP[25] bit 8</a>
</td>
</tr>

<tr><td>B68</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[2][19][68]" title="MAIN[2][19][68]">
<a href="#virtex4-MGT-GT11[0]-DRP[25][7]">GT11[0]:  DRP[25] bit 7</a>
<a href="#virtex4-MGT-GT11[0]-RXCLMODE[1]">GT11[0]:  RXCLMODE bit 1</a>
</td>
</tr>

<tr><td>B67</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[2][19][67]" title="MAIN[2][19][67]">
<a href="#virtex4-MGT-GT11[0]-DRP[25][6]">GT11[0]:  DRP[25] bit 6</a>
<a href="#virtex4-MGT-GT11[0]-RXCLMODE[0]">GT11[0]:  RXCLMODE bit 0</a>
</td>
</tr>

<tr><td>B66</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[2][19][66]" title="MAIN[2][19][66]">
<a href="#virtex4-MGT-GT11[0]-DRP[25][5]">GT11[0]:  DRP[25] bit 5</a>
<a href="#virtex4-MGT-GT11[0]-RXLOOPFILT[3]">GT11[0]:  RXLOOPFILT bit 3</a>
</td>
</tr>

<tr><td>B65</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[2][19][65]" title="MAIN[2][19][65]">
<a href="#virtex4-MGT-GT11[0]-DRP[25][4]">GT11[0]:  DRP[25] bit 4</a>
<a href="#virtex4-MGT-GT11[0]-RXLOOPFILT[2]">GT11[0]:  RXLOOPFILT bit 2</a>
</td>
</tr>

<tr><td>B64</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[2][19][64]" title="MAIN[2][19][64]">
<a href="#virtex4-MGT-GT11[0]-DRP[25][3]">GT11[0]:  DRP[25] bit 3</a>
<a href="#virtex4-MGT-GT11[0]-RXLOOPFILT[1]">GT11[0]:  RXLOOPFILT bit 1</a>
</td>
</tr>

<tr><td>B63</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[2][19][63]" title="MAIN[2][19][63]">
<a href="#virtex4-MGT-GT11[0]-DRP[25][2]">GT11[0]:  DRP[25] bit 2</a>
<a href="#virtex4-MGT-GT11[0]-RXLOOPFILT[0]">GT11[0]:  RXLOOPFILT bit 0</a>
</td>
</tr>

<tr><td>B62</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[2][19][62]" title="MAIN[2][19][62]">
<a href="#virtex4-MGT-GT11[0]-DRP[25][1]">GT11[0]:  DRP[25] bit 1</a>
<a href="#virtex4-MGT-GT11[0]-RXDIGRX">GT11[0]:  RXDIGRX</a>
</td>
</tr>

<tr><td>B61</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[2][19][61]" title="MAIN[2][19][61]">
<a href="#virtex4-MGT-GT11[0]-DRP[25][0]">GT11[0]:  DRP[25] bit 0</a>
<a href="#virtex4-MGT-GT11[0]-RXPFDTX">GT11[0]:  RXPFDTX</a>
</td>
</tr>

<tr><td>B60</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B59</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B58</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[2][19][58]" title="MAIN[2][19][58]">
<a href="#virtex4-MGT-GT11[0]-DRP_MASK[17]">GT11[0]:  DRP_MASK bit 17</a>
</td>
</tr>

<tr><td>B57</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B56</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[2][19][56]" title="MAIN[2][19][56]">
<a href="#virtex4-MGT-GT11[0]-DRP[17][15]">GT11[0]:  DRP[17] bit 15</a>
<a href="#virtex4-MGT-GT11[0]-RXTUNE[12]">GT11[0]:  RXTUNE bit 12</a>
</td>
</tr>

<tr><td>B55</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[2][19][55]" title="MAIN[2][19][55]">
<a href="#virtex4-MGT-GT11[0]-DRP[17][14]">GT11[0]:  DRP[17] bit 14</a>
<a href="#virtex4-MGT-GT11[0]-RXTUNE[11]">GT11[0]:  RXTUNE bit 11</a>
</td>
</tr>

<tr><td>B54</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[2][19][54]" title="MAIN[2][19][54]">
<a href="#virtex4-MGT-GT11[0]-DRP[17][13]">GT11[0]:  DRP[17] bit 13</a>
<a href="#virtex4-MGT-GT11[0]-RXTUNE[10]">GT11[0]:  RXTUNE bit 10</a>
</td>
</tr>

<tr><td>B53</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[2][19][53]" title="MAIN[2][19][53]">
<a href="#virtex4-MGT-GT11[0]-DRP[17][12]">GT11[0]:  DRP[17] bit 12</a>
<a href="#virtex4-MGT-GT11[0]-RXTUNE[9]">GT11[0]:  RXTUNE bit 9</a>
</td>
</tr>

<tr><td>B52</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[2][19][52]" title="MAIN[2][19][52]">
<a href="#virtex4-MGT-GT11[0]-DRP[17][11]">GT11[0]:  DRP[17] bit 11</a>
<a href="#virtex4-MGT-GT11[0]-RXTUNE[8]">GT11[0]:  RXTUNE bit 8</a>
</td>
</tr>

<tr><td>B51</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[2][19][51]" title="MAIN[2][19][51]">
<a href="#virtex4-MGT-GT11[0]-DRP[17][10]">GT11[0]:  DRP[17] bit 10</a>
<a href="#virtex4-MGT-GT11[0]-RXTUNE[7]">GT11[0]:  RXTUNE bit 7</a>
</td>
</tr>

<tr><td>B50</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[2][19][50]" title="MAIN[2][19][50]">
<a href="#virtex4-MGT-GT11[0]-DRP[17][9]">GT11[0]:  DRP[17] bit 9</a>
<a href="#virtex4-MGT-GT11[0]-RXTUNE[6]">GT11[0]:  RXTUNE bit 6</a>
</td>
</tr>

<tr><td>B49</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[2][19][49]" title="MAIN[2][19][49]">
<a href="#virtex4-MGT-GT11[0]-DRP[17][8]">GT11[0]:  DRP[17] bit 8</a>
<a href="#virtex4-MGT-GT11[0]-RXTUNE[5]">GT11[0]:  RXTUNE bit 5</a>
</td>
</tr>

<tr><td>B48</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[2][19][48]" title="MAIN[2][19][48]">
<a href="#virtex4-MGT-GT11[0]-DRP[17][7]">GT11[0]:  DRP[17] bit 7</a>
<a href="#virtex4-MGT-GT11[0]-RXTUNE[4]">GT11[0]:  RXTUNE bit 4</a>
</td>
</tr>

<tr><td>B47</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[2][19][47]" title="MAIN[2][19][47]">
<a href="#virtex4-MGT-GT11[0]-DRP[17][6]">GT11[0]:  DRP[17] bit 6</a>
<a href="#virtex4-MGT-GT11[0]-RXTUNE[3]">GT11[0]:  RXTUNE bit 3</a>
</td>
</tr>

<tr><td>B46</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[2][19][46]" title="MAIN[2][19][46]">
<a href="#virtex4-MGT-GT11[0]-DRP[17][5]">GT11[0]:  DRP[17] bit 5</a>
<a href="#virtex4-MGT-GT11[0]-RXTUNE[2]">GT11[0]:  RXTUNE bit 2</a>
</td>
</tr>

<tr><td>B45</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[2][19][45]" title="MAIN[2][19][45]">
<a href="#virtex4-MGT-GT11[0]-DRP[17][4]">GT11[0]:  DRP[17] bit 4</a>
<a href="#virtex4-MGT-GT11[0]-RXTUNE[1]">GT11[0]:  RXTUNE bit 1</a>
</td>
</tr>

<tr><td>B44</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[2][19][44]" title="MAIN[2][19][44]">
<a href="#virtex4-MGT-GT11[0]-DRP[17][3]">GT11[0]:  DRP[17] bit 3</a>
<a href="#virtex4-MGT-GT11[0]-RXTUNE[0]">GT11[0]:  RXTUNE bit 0</a>
</td>
</tr>

<tr><td>B43</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[2][19][43]" title="MAIN[2][19][43]">
<a href="#virtex4-MGT-GT11[0]-DRP[17][2]">GT11[0]:  DRP[17] bit 2</a>
<a href="#virtex4-MGT-GT11[0]-RXSLOSEL">GT11[0]:  RXSLOSEL</a>
</td>
</tr>

<tr><td>B42</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[2][19][42]" title="MAIN[2][19][42]">
<a href="#virtex4-MGT-GT11[0]-DRP[17][1]">GT11[0]:  DRP[17] bit 1</a>
<a href="#virtex4-MGT-GT11[0]-RXDACSEL">GT11[0]:  RXDACSEL</a>
</td>
</tr>

<tr><td>B41</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[2][19][41]" title="MAIN[2][19][41]">
<a href="#virtex4-MGT-GT11[0]-DRP[17][0]">GT11[0]:  DRP[17] bit 0</a>
<a href="#virtex4-MGT-GT11[0]-RXCPSEL">GT11[0]:  RXCPSEL</a>
</td>
</tr>

<tr><td>B40</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B39</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B38</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[2][19][38]" title="MAIN[2][19][38]">
<a href="#virtex4-MGT-GT11[0]-DRP_MASK[9]">GT11[0]:  DRP_MASK bit 9</a>
</td>
</tr>

<tr><td>B37</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B36</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[2][19][36]" title="MAIN[2][19][36]">
<a href="#virtex4-MGT-GT11[0]-DRP[9][15]">GT11[0]:  DRP[9] bit 15</a>
<a href="#virtex4-MGT-GT11[0]-RXDACTST">GT11[0]:  RXDACTST</a>
</td>
</tr>

<tr><td>B35</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[2][19][35]" title="MAIN[2][19][35]">
<a href="#virtex4-MGT-GT11[0]-DRP[9][14]">GT11[0]:  DRP[9] bit 14</a>
</td>
</tr>

<tr><td>B34</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[2][19][34]" title="MAIN[2][19][34]">
<a href="#virtex4-MGT-GT11[0]-DRP[9][13]">GT11[0]:  DRP[9] bit 13</a>
<a href="#virtex4-MGT-GT11[0]-RXOUTDIV2SEL[2]">GT11[0]:  RXOUTDIV2SEL bit 2</a>
</td>
</tr>

<tr><td>B33</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[2][19][33]" title="MAIN[2][19][33]">
<a href="#virtex4-MGT-GT11[0]-DRP[9][12]">GT11[0]:  DRP[9] bit 12</a>
<a href="#virtex4-MGT-GT11[0]-RXOUTDIV2SEL[1]">GT11[0]:  RXOUTDIV2SEL bit 1</a>
</td>
</tr>

<tr><td>B32</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[2][19][32]" title="MAIN[2][19][32]">
<a href="#virtex4-MGT-GT11[0]-DRP[9][11]">GT11[0]:  DRP[9] bit 11</a>
<a href="#virtex4-MGT-GT11[0]-RXOUTDIV2SEL[0]">GT11[0]:  RXOUTDIV2SEL bit 0</a>
</td>
</tr>

<tr><td>B31</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[2][19][31]" title="MAIN[2][19][31]">
<a href="#virtex4-MGT-GT11[0]-DRP[9][10]">GT11[0]:  DRP[9] bit 10</a>
<a href="#virtex4-MGT-GT11[0]-RXCTRL1[9]">GT11[0]:  RXCTRL1 bit 9</a>
</td>
</tr>

<tr><td>B30</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[2][19][30]" title="MAIN[2][19][30]">
<a href="#virtex4-MGT-GT11[0]-DRP[9][9]">GT11[0]:  DRP[9] bit 9</a>
<a href="#virtex4-MGT-GT11[0]-RXCTRL1[8]">GT11[0]:  RXCTRL1 bit 8</a>
</td>
</tr>

<tr><td>B29</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[2][19][29]" title="MAIN[2][19][29]">
<a href="#virtex4-MGT-GT11[0]-DRP[9][8]">GT11[0]:  DRP[9] bit 8</a>
<a href="#virtex4-MGT-GT11[0]-RXCTRL1[7]">GT11[0]:  RXCTRL1 bit 7</a>
</td>
</tr>

<tr><td>B28</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[2][19][28]" title="MAIN[2][19][28]">
<a href="#virtex4-MGT-GT11[0]-DRP[9][7]">GT11[0]:  DRP[9] bit 7</a>
<a href="#virtex4-MGT-GT11[0]-RXCTRL1[6]">GT11[0]:  RXCTRL1 bit 6</a>
</td>
</tr>

<tr><td>B27</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[2][19][27]" title="MAIN[2][19][27]">
<a href="#virtex4-MGT-GT11[0]-DRP[9][6]">GT11[0]:  DRP[9] bit 6</a>
<a href="#virtex4-MGT-GT11[0]-RXCTRL1[5]">GT11[0]:  RXCTRL1 bit 5</a>
</td>
</tr>

<tr><td>B26</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[2][19][26]" title="MAIN[2][19][26]">
<a href="#virtex4-MGT-GT11[0]-DRP[9][5]">GT11[0]:  DRP[9] bit 5</a>
<a href="#virtex4-MGT-GT11[0]-RXCTRL1[4]">GT11[0]:  RXCTRL1 bit 4</a>
</td>
</tr>

<tr><td>B25</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[2][19][25]" title="MAIN[2][19][25]">
<a href="#virtex4-MGT-GT11[0]-DRP[9][4]">GT11[0]:  DRP[9] bit 4</a>
<a href="#virtex4-MGT-GT11[0]-RXCTRL1[3]">GT11[0]:  RXCTRL1 bit 3</a>
</td>
</tr>

<tr><td>B24</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[2][19][24]" title="MAIN[2][19][24]">
<a href="#virtex4-MGT-GT11[0]-DRP[9][3]">GT11[0]:  DRP[9] bit 3</a>
<a href="#virtex4-MGT-GT11[0]-RXCTRL1[2]">GT11[0]:  RXCTRL1 bit 2</a>
</td>
</tr>

<tr><td>B23</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[2][19][23]" title="MAIN[2][19][23]">
<a href="#virtex4-MGT-GT11[0]-DRP[9][2]">GT11[0]:  DRP[9] bit 2</a>
<a href="#virtex4-MGT-GT11[0]-RXCTRL1[1]">GT11[0]:  RXCTRL1 bit 1</a>
</td>
</tr>

<tr><td>B22</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[2][19][22]" title="MAIN[2][19][22]">
<a href="#virtex4-MGT-GT11[0]-DRP[9][1]">GT11[0]:  DRP[9] bit 1</a>
<a href="#virtex4-MGT-GT11[0]-RXCTRL1[0]">GT11[0]:  RXCTRL1 bit 0</a>
</td>
</tr>

<tr><td>B21</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[2][19][21]" title="MAIN[2][19][21]">
<a href="#virtex4-MGT-GT11[0]-DRP[9][0]">GT11[0]:  DRP[9] bit 0</a>
<a href="#virtex4-MGT-GT11[0]-RXQPPD">GT11[0]:  RXQPPD</a>
</td>
</tr>

<tr><td>B20</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B19</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B18</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[2][19][18]" title="MAIN[2][19][18]">
<a href="#virtex4-MGT-GT11[0]-DRP_MASK[1]">GT11[0]:  DRP_MASK bit 1</a>
</td>
</tr>

<tr><td>B17</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B16</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[2][19][16]" title="MAIN[2][19][16]">
<a href="#virtex4-MGT-GT11[0]-DRP[1][15]">GT11[0]:  DRP[1] bit 15</a>
<a href="#virtex4-MGT-GT11[0]-RXCMFPD">GT11[0]:  RXCMFPD</a>
</td>
</tr>

<tr><td>B15</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[2][19][15]" title="MAIN[2][19][15]">
<a href="#virtex4-MGT-GT11[0]-DRP[1][14]">GT11[0]:  DRP[1] bit 14</a>
<a href="#virtex4-MGT-GT11[0]-RXVCOPD">GT11[0]:  RXVCOPD</a>
</td>
</tr>

<tr><td>B14</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[2][19][14]" title="MAIN[2][19][14]">
<a href="#virtex4-MGT-GT11[0]-DRP[1][13]">GT11[0]:  DRP[1] bit 13</a>
<a href="#virtex4-MGT-GT11[0]-RXADCADJPD">GT11[0]:  RXADCADJPD</a>
</td>
</tr>

<tr><td>B13</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[2][19][13]" title="MAIN[2][19][13]">
<a href="#virtex4-MGT-GT11[0]-DRP[1][12]">GT11[0]:  DRP[1] bit 12</a>
<a href="#virtex4-MGT-GT11[0]-RXDIVPD">GT11[0]:  RXDIVPD</a>
</td>
</tr>

<tr><td>B12</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[2][19][12]" title="MAIN[2][19][12]">
<a href="#virtex4-MGT-GT11[0]-DRP[1][11]">GT11[0]:  DRP[1] bit 11</a>
<a href="#virtex4-MGT-GT11[0]-RXBIASPD">GT11[0]:  RXBIASPD</a>
</td>
</tr>

<tr><td>B11</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[2][19][11]" title="MAIN[2][19][11]">
<a href="#virtex4-MGT-GT11[0]-DRP[1][10]">GT11[0]:  DRP[1] bit 10</a>
<a href="#virtex4-MGT-GT11[0]-RXVCOBUFPD">GT11[0]:  RXVCOBUFPD</a>
</td>
</tr>

<tr><td>B10</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[2][19][10]" title="MAIN[2][19][10]">
<a href="#virtex4-MGT-GT11[0]-DRP[1][9]">GT11[0]:  DRP[1] bit 9</a>
<a href="#virtex4-MGT-GT11[0]-RXDIVBUFPD">GT11[0]:  RXDIVBUFPD</a>
</td>
</tr>

<tr><td>B9</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[2][19][9]" title="MAIN[2][19][9]">
<a href="#virtex4-MGT-GT11[0]-DRP[1][8]">GT11[0]:  DRP[1] bit 8</a>
<a href="#virtex4-MGT-GT11[0]-RXAPD">GT11[0]:  RXAPD</a>
</td>
</tr>

<tr><td>B8</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[2][19][8]" title="MAIN[2][19][8]">
<a href="#virtex4-MGT-GT11[0]-DRP[1][7]">GT11[0]:  DRP[1] bit 7</a>
<a href="#virtex4-MGT-GT11[0]-RXAPTST">GT11[0]:  RXAPTST</a>
</td>
</tr>

<tr><td>B7</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[2][19][7]" title="MAIN[2][19][7]">
<a href="#virtex4-MGT-GT11[0]-DRP[1][6]">GT11[0]:  DRP[1] bit 6</a>
<a href="#virtex4-MGT-GT11[0]-RXCMFTST">GT11[0]:  RXCMFTST</a>
</td>
</tr>

<tr><td>B6</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[2][19][6]" title="MAIN[2][19][6]">
<a href="#virtex4-MGT-GT11[0]-DRP[1][5]">GT11[0]:  DRP[1] bit 5</a>
<a href="#virtex4-MGT-GT11[0]-RXFILTTST">GT11[0]:  RXFILTTST</a>
</td>
</tr>

<tr><td>B5</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[2][19][5]" title="MAIN[2][19][5]">
<a href="#virtex4-MGT-GT11[0]-DRP[1][4]">GT11[0]:  DRP[1] bit 4</a>
<a href="#virtex4-MGT-GT11[0]-RXDIVTST">GT11[0]:  RXDIVTST</a>
</td>
</tr>

<tr><td>B4</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[2][19][4]" title="MAIN[2][19][4]">
<a href="#virtex4-MGT-GT11[0]-DRP[1][3]">GT11[0]:  DRP[1] bit 3</a>
<a href="#virtex4-MGT-GT11[0]-RXPFDTST">GT11[0]:  RXPFDTST</a>
</td>
</tr>

<tr><td>B3</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[2][19][3]" title="MAIN[2][19][3]">
<a href="#virtex4-MGT-GT11[0]-DRP[1][2]">GT11[0]:  DRP[1] bit 2</a>
<a href="#virtex4-MGT-GT11[0]-RXVCOBUFTST">GT11[0]:  RXVCOBUFTST</a>
</td>
</tr>

<tr><td>B2</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[2][19][2]" title="MAIN[2][19][2]">
<a href="#virtex4-MGT-GT11[0]-DRP[1][1]">GT11[0]:  DRP[1] bit 1</a>
<a href="#virtex4-MGT-GT11[0]-RXDIVBUFTST">GT11[0]:  RXDIVBUFTST</a>
</td>
</tr>

<tr><td>B1</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[2][19][1]" title="MAIN[2][19][1]">
<a href="#virtex4-MGT-GT11[0]-DRP[1][0]">GT11[0]:  DRP[1] bit 0</a>
<a href="#virtex4-MGT-GT11[0]-RXVCOTST">GT11[0]:  RXVCOTST</a>
</td>
</tr>

<tr><td>B0</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex4 MGT rect MAIN[3]</caption>
<thead>
<tr><th rowspan="2">Bit</th><th colspan="20">Frame</th></tr>

<tr>
<th>F0</th>
<th>F1</th>
<th>F2</th>
<th>F3</th>
<th>F4</th>
<th>F5</th>
<th>F6</th>
<th>F7</th>
<th>F8</th>
<th>F9</th>
<th>F10</th>
<th>F11</th>
<th>F12</th>
<th>F13</th>
<th>F14</th>
<th>F15</th>
<th>F16</th>
<th>F17</th>
<th>F18</th>
<th>F19</th>
</tr>

</thead>

<tbody>
<tr><td>B79</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B78</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[3][19][78]" title="MAIN[3][19][78]">
<a href="#virtex4-MGT-GT11[0]-DRP_MASK[57]">GT11[0]:  DRP_MASK bit 57</a>
</td>
</tr>

<tr><td>B77</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B76</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[3][19][76]" title="MAIN[3][19][76]">
<a href="#virtex4-MGT-GT11[0]-DRP[57][15]">GT11[0]:  DRP[57] bit 15</a>
<a href="#virtex4-MGT-GT11[0]-PCOMMA_VALUE[31]">GT11[0]:  PCOMMA_VALUE bit 31</a>
</td>
</tr>

<tr><td>B75</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[3][19][75]" title="MAIN[3][19][75]">
<a href="#virtex4-MGT-GT11[0]-DRP[57][14]">GT11[0]:  DRP[57] bit 14</a>
<a href="#virtex4-MGT-GT11[0]-PCOMMA_VALUE[30]">GT11[0]:  PCOMMA_VALUE bit 30</a>
</td>
</tr>

<tr><td>B74</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[3][19][74]" title="MAIN[3][19][74]">
<a href="#virtex4-MGT-GT11[0]-DRP[57][13]">GT11[0]:  DRP[57] bit 13</a>
<a href="#virtex4-MGT-GT11[0]-PCOMMA_VALUE[29]">GT11[0]:  PCOMMA_VALUE bit 29</a>
</td>
</tr>

<tr><td>B73</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[3][19][73]" title="MAIN[3][19][73]">
<a href="#virtex4-MGT-GT11[0]-DRP[57][12]">GT11[0]:  DRP[57] bit 12</a>
<a href="#virtex4-MGT-GT11[0]-PCOMMA_VALUE[28]">GT11[0]:  PCOMMA_VALUE bit 28</a>
</td>
</tr>

<tr><td>B72</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[3][19][72]" title="MAIN[3][19][72]">
<a href="#virtex4-MGT-GT11[0]-DRP[57][11]">GT11[0]:  DRP[57] bit 11</a>
<a href="#virtex4-MGT-GT11[0]-PCOMMA_VALUE[27]">GT11[0]:  PCOMMA_VALUE bit 27</a>
</td>
</tr>

<tr><td>B71</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[3][19][71]" title="MAIN[3][19][71]">
<a href="#virtex4-MGT-GT11[0]-DRP[57][10]">GT11[0]:  DRP[57] bit 10</a>
<a href="#virtex4-MGT-GT11[0]-PCOMMA_VALUE[26]">GT11[0]:  PCOMMA_VALUE bit 26</a>
</td>
</tr>

<tr><td>B70</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[3][19][70]" title="MAIN[3][19][70]">
<a href="#virtex4-MGT-GT11[0]-DRP[57][9]">GT11[0]:  DRP[57] bit 9</a>
<a href="#virtex4-MGT-GT11[0]-PCOMMA_VALUE[25]">GT11[0]:  PCOMMA_VALUE bit 25</a>
</td>
</tr>

<tr><td>B69</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[3][19][69]" title="MAIN[3][19][69]">
<a href="#virtex4-MGT-GT11[0]-DRP[57][8]">GT11[0]:  DRP[57] bit 8</a>
<a href="#virtex4-MGT-GT11[0]-PCOMMA_VALUE[24]">GT11[0]:  PCOMMA_VALUE bit 24</a>
</td>
</tr>

<tr><td>B68</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[3][19][68]" title="MAIN[3][19][68]">
<a href="#virtex4-MGT-GT11[0]-DRP[57][7]">GT11[0]:  DRP[57] bit 7</a>
<a href="#virtex4-MGT-GT11[0]-PCOMMA_VALUE[23]">GT11[0]:  PCOMMA_VALUE bit 23</a>
</td>
</tr>

<tr><td>B67</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[3][19][67]" title="MAIN[3][19][67]">
<a href="#virtex4-MGT-GT11[0]-DRP[57][6]">GT11[0]:  DRP[57] bit 6</a>
<a href="#virtex4-MGT-GT11[0]-PCOMMA_VALUE[22]">GT11[0]:  PCOMMA_VALUE bit 22</a>
</td>
</tr>

<tr><td>B66</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[3][19][66]" title="MAIN[3][19][66]">
<a href="#virtex4-MGT-GT11[0]-DRP[57][5]">GT11[0]:  DRP[57] bit 5</a>
<a href="#virtex4-MGT-GT11[0]-PCOMMA_VALUE[21]">GT11[0]:  PCOMMA_VALUE bit 21</a>
</td>
</tr>

<tr><td>B65</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[3][19][65]" title="MAIN[3][19][65]">
<a href="#virtex4-MGT-GT11[0]-DRP[57][4]">GT11[0]:  DRP[57] bit 4</a>
<a href="#virtex4-MGT-GT11[0]-PCOMMA_VALUE[20]">GT11[0]:  PCOMMA_VALUE bit 20</a>
</td>
</tr>

<tr><td>B64</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[3][19][64]" title="MAIN[3][19][64]">
<a href="#virtex4-MGT-GT11[0]-DRP[57][3]">GT11[0]:  DRP[57] bit 3</a>
<a href="#virtex4-MGT-GT11[0]-PCOMMA_VALUE[19]">GT11[0]:  PCOMMA_VALUE bit 19</a>
</td>
</tr>

<tr><td>B63</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[3][19][63]" title="MAIN[3][19][63]">
<a href="#virtex4-MGT-GT11[0]-DRP[57][2]">GT11[0]:  DRP[57] bit 2</a>
<a href="#virtex4-MGT-GT11[0]-PCOMMA_VALUE[18]">GT11[0]:  PCOMMA_VALUE bit 18</a>
</td>
</tr>

<tr><td>B62</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[3][19][62]" title="MAIN[3][19][62]">
<a href="#virtex4-MGT-GT11[0]-DRP[57][1]">GT11[0]:  DRP[57] bit 1</a>
<a href="#virtex4-MGT-GT11[0]-PCOMMA_VALUE[17]">GT11[0]:  PCOMMA_VALUE bit 17</a>
</td>
</tr>

<tr><td>B61</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[3][19][61]" title="MAIN[3][19][61]">
<a href="#virtex4-MGT-GT11[0]-DRP[57][0]">GT11[0]:  DRP[57] bit 0</a>
<a href="#virtex4-MGT-GT11[0]-PCOMMA_VALUE[16]">GT11[0]:  PCOMMA_VALUE bit 16</a>
</td>
</tr>

<tr><td>B60</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B59</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B58</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[3][19][58]" title="MAIN[3][19][58]">
<a href="#virtex4-MGT-GT11[0]-DRP_MASK[49]">GT11[0]:  DRP_MASK bit 49</a>
</td>
</tr>

<tr><td>B57</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B56</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[3][19][56]" title="MAIN[3][19][56]">
<a href="#virtex4-MGT-GT11[0]-DRP[49][15]">GT11[0]:  DRP[49] bit 15</a>
<a href="#virtex4-MGT-GT11[0]-PCOMMA_VALUE[15]">GT11[0]:  PCOMMA_VALUE bit 15</a>
</td>
</tr>

<tr><td>B55</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[3][19][55]" title="MAIN[3][19][55]">
<a href="#virtex4-MGT-GT11[0]-DRP[49][14]">GT11[0]:  DRP[49] bit 14</a>
<a href="#virtex4-MGT-GT11[0]-PCOMMA_VALUE[14]">GT11[0]:  PCOMMA_VALUE bit 14</a>
</td>
</tr>

<tr><td>B54</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[3][19][54]" title="MAIN[3][19][54]">
<a href="#virtex4-MGT-GT11[0]-DRP[49][13]">GT11[0]:  DRP[49] bit 13</a>
<a href="#virtex4-MGT-GT11[0]-PCOMMA_VALUE[13]">GT11[0]:  PCOMMA_VALUE bit 13</a>
</td>
</tr>

<tr><td>B53</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[3][19][53]" title="MAIN[3][19][53]">
<a href="#virtex4-MGT-GT11[0]-DRP[49][12]">GT11[0]:  DRP[49] bit 12</a>
<a href="#virtex4-MGT-GT11[0]-PCOMMA_VALUE[12]">GT11[0]:  PCOMMA_VALUE bit 12</a>
</td>
</tr>

<tr><td>B52</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[3][19][52]" title="MAIN[3][19][52]">
<a href="#virtex4-MGT-GT11[0]-DRP[49][11]">GT11[0]:  DRP[49] bit 11</a>
<a href="#virtex4-MGT-GT11[0]-PCOMMA_VALUE[11]">GT11[0]:  PCOMMA_VALUE bit 11</a>
</td>
</tr>

<tr><td>B51</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[3][19][51]" title="MAIN[3][19][51]">
<a href="#virtex4-MGT-GT11[0]-DRP[49][10]">GT11[0]:  DRP[49] bit 10</a>
<a href="#virtex4-MGT-GT11[0]-PCOMMA_VALUE[10]">GT11[0]:  PCOMMA_VALUE bit 10</a>
</td>
</tr>

<tr><td>B50</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[3][19][50]" title="MAIN[3][19][50]">
<a href="#virtex4-MGT-GT11[0]-DRP[49][9]">GT11[0]:  DRP[49] bit 9</a>
<a href="#virtex4-MGT-GT11[0]-PCOMMA_VALUE[9]">GT11[0]:  PCOMMA_VALUE bit 9</a>
</td>
</tr>

<tr><td>B49</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[3][19][49]" title="MAIN[3][19][49]">
<a href="#virtex4-MGT-GT11[0]-DRP[49][8]">GT11[0]:  DRP[49] bit 8</a>
<a href="#virtex4-MGT-GT11[0]-PCOMMA_VALUE[8]">GT11[0]:  PCOMMA_VALUE bit 8</a>
</td>
</tr>

<tr><td>B48</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[3][19][48]" title="MAIN[3][19][48]">
<a href="#virtex4-MGT-GT11[0]-DRP[49][7]">GT11[0]:  DRP[49] bit 7</a>
<a href="#virtex4-MGT-GT11[0]-PCOMMA_VALUE[7]">GT11[0]:  PCOMMA_VALUE bit 7</a>
</td>
</tr>

<tr><td>B47</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[3][19][47]" title="MAIN[3][19][47]">
<a href="#virtex4-MGT-GT11[0]-DRP[49][6]">GT11[0]:  DRP[49] bit 6</a>
<a href="#virtex4-MGT-GT11[0]-PCOMMA_VALUE[6]">GT11[0]:  PCOMMA_VALUE bit 6</a>
</td>
</tr>

<tr><td>B46</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[3][19][46]" title="MAIN[3][19][46]">
<a href="#virtex4-MGT-GT11[0]-DRP[49][5]">GT11[0]:  DRP[49] bit 5</a>
<a href="#virtex4-MGT-GT11[0]-PCOMMA_VALUE[5]">GT11[0]:  PCOMMA_VALUE bit 5</a>
</td>
</tr>

<tr><td>B45</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[3][19][45]" title="MAIN[3][19][45]">
<a href="#virtex4-MGT-GT11[0]-DRP[49][4]">GT11[0]:  DRP[49] bit 4</a>
<a href="#virtex4-MGT-GT11[0]-PCOMMA_VALUE[4]">GT11[0]:  PCOMMA_VALUE bit 4</a>
</td>
</tr>

<tr><td>B44</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[3][19][44]" title="MAIN[3][19][44]">
<a href="#virtex4-MGT-GT11[0]-DRP[49][3]">GT11[0]:  DRP[49] bit 3</a>
<a href="#virtex4-MGT-GT11[0]-PCOMMA_VALUE[3]">GT11[0]:  PCOMMA_VALUE bit 3</a>
</td>
</tr>

<tr><td>B43</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[3][19][43]" title="MAIN[3][19][43]">
<a href="#virtex4-MGT-GT11[0]-DRP[49][2]">GT11[0]:  DRP[49] bit 2</a>
<a href="#virtex4-MGT-GT11[0]-PCOMMA_VALUE[2]">GT11[0]:  PCOMMA_VALUE bit 2</a>
</td>
</tr>

<tr><td>B42</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[3][19][42]" title="MAIN[3][19][42]">
<a href="#virtex4-MGT-GT11[0]-DRP[49][1]">GT11[0]:  DRP[49] bit 1</a>
<a href="#virtex4-MGT-GT11[0]-PCOMMA_VALUE[1]">GT11[0]:  PCOMMA_VALUE bit 1</a>
</td>
</tr>

<tr><td>B41</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[3][19][41]" title="MAIN[3][19][41]">
<a href="#virtex4-MGT-GT11[0]-DRP[49][0]">GT11[0]:  DRP[49] bit 0</a>
<a href="#virtex4-MGT-GT11[0]-PCOMMA_VALUE[0]">GT11[0]:  PCOMMA_VALUE bit 0</a>
</td>
</tr>

<tr><td>B40</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B39</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B38</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[3][19][38]" title="MAIN[3][19][38]">
<a href="#virtex4-MGT-GT11[0]-DRP_MASK[41]">GT11[0]:  DRP_MASK bit 41</a>
</td>
</tr>

<tr><td>B37</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B36</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[3][19][36]" title="MAIN[3][19][36]">
<a href="#virtex4-MGT-GT11[0]-DRP[41][15]">GT11[0]:  DRP[41] bit 15</a>
<a href="#virtex4-MGT-GT11[0]-MCOMMA_VALUE[31]">GT11[0]:  MCOMMA_VALUE bit 31</a>
</td>
</tr>

<tr><td>B35</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[3][19][35]" title="MAIN[3][19][35]">
<a href="#virtex4-MGT-GT11[0]-DRP[41][14]">GT11[0]:  DRP[41] bit 14</a>
<a href="#virtex4-MGT-GT11[0]-MCOMMA_VALUE[30]">GT11[0]:  MCOMMA_VALUE bit 30</a>
</td>
</tr>

<tr><td>B34</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[3][19][34]" title="MAIN[3][19][34]">
<a href="#virtex4-MGT-GT11[0]-DRP[41][13]">GT11[0]:  DRP[41] bit 13</a>
<a href="#virtex4-MGT-GT11[0]-MCOMMA_VALUE[29]">GT11[0]:  MCOMMA_VALUE bit 29</a>
</td>
</tr>

<tr><td>B33</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[3][19][33]" title="MAIN[3][19][33]">
<a href="#virtex4-MGT-GT11[0]-DRP[41][12]">GT11[0]:  DRP[41] bit 12</a>
<a href="#virtex4-MGT-GT11[0]-MCOMMA_VALUE[28]">GT11[0]:  MCOMMA_VALUE bit 28</a>
</td>
</tr>

<tr><td>B32</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[3][19][32]" title="MAIN[3][19][32]">
<a href="#virtex4-MGT-GT11[0]-DRP[41][11]">GT11[0]:  DRP[41] bit 11</a>
<a href="#virtex4-MGT-GT11[0]-MCOMMA_VALUE[27]">GT11[0]:  MCOMMA_VALUE bit 27</a>
</td>
</tr>

<tr><td>B31</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[3][19][31]" title="MAIN[3][19][31]">
<a href="#virtex4-MGT-GT11[0]-DRP[41][10]">GT11[0]:  DRP[41] bit 10</a>
<a href="#virtex4-MGT-GT11[0]-MCOMMA_VALUE[26]">GT11[0]:  MCOMMA_VALUE bit 26</a>
</td>
</tr>

<tr><td>B30</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[3][19][30]" title="MAIN[3][19][30]">
<a href="#virtex4-MGT-GT11[0]-DRP[41][9]">GT11[0]:  DRP[41] bit 9</a>
<a href="#virtex4-MGT-GT11[0]-MCOMMA_VALUE[25]">GT11[0]:  MCOMMA_VALUE bit 25</a>
</td>
</tr>

<tr><td>B29</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[3][19][29]" title="MAIN[3][19][29]">
<a href="#virtex4-MGT-GT11[0]-DRP[41][8]">GT11[0]:  DRP[41] bit 8</a>
<a href="#virtex4-MGT-GT11[0]-MCOMMA_VALUE[24]">GT11[0]:  MCOMMA_VALUE bit 24</a>
</td>
</tr>

<tr><td>B28</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[3][19][28]" title="MAIN[3][19][28]">
<a href="#virtex4-MGT-GT11[0]-DRP[41][7]">GT11[0]:  DRP[41] bit 7</a>
<a href="#virtex4-MGT-GT11[0]-MCOMMA_VALUE[23]">GT11[0]:  MCOMMA_VALUE bit 23</a>
</td>
</tr>

<tr><td>B27</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[3][19][27]" title="MAIN[3][19][27]">
<a href="#virtex4-MGT-GT11[0]-DRP[41][6]">GT11[0]:  DRP[41] bit 6</a>
<a href="#virtex4-MGT-GT11[0]-MCOMMA_VALUE[22]">GT11[0]:  MCOMMA_VALUE bit 22</a>
</td>
</tr>

<tr><td>B26</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[3][19][26]" title="MAIN[3][19][26]">
<a href="#virtex4-MGT-GT11[0]-DRP[41][5]">GT11[0]:  DRP[41] bit 5</a>
<a href="#virtex4-MGT-GT11[0]-MCOMMA_VALUE[21]">GT11[0]:  MCOMMA_VALUE bit 21</a>
</td>
</tr>

<tr><td>B25</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[3][19][25]" title="MAIN[3][19][25]">
<a href="#virtex4-MGT-GT11[0]-DRP[41][4]">GT11[0]:  DRP[41] bit 4</a>
<a href="#virtex4-MGT-GT11[0]-MCOMMA_VALUE[20]">GT11[0]:  MCOMMA_VALUE bit 20</a>
</td>
</tr>

<tr><td>B24</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[3][19][24]" title="MAIN[3][19][24]">
<a href="#virtex4-MGT-GT11[0]-DRP[41][3]">GT11[0]:  DRP[41] bit 3</a>
<a href="#virtex4-MGT-GT11[0]-MCOMMA_VALUE[19]">GT11[0]:  MCOMMA_VALUE bit 19</a>
</td>
</tr>

<tr><td>B23</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[3][19][23]" title="MAIN[3][19][23]">
<a href="#virtex4-MGT-GT11[0]-DRP[41][2]">GT11[0]:  DRP[41] bit 2</a>
<a href="#virtex4-MGT-GT11[0]-MCOMMA_VALUE[18]">GT11[0]:  MCOMMA_VALUE bit 18</a>
</td>
</tr>

<tr><td>B22</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[3][19][22]" title="MAIN[3][19][22]">
<a href="#virtex4-MGT-GT11[0]-DRP[41][1]">GT11[0]:  DRP[41] bit 1</a>
<a href="#virtex4-MGT-GT11[0]-MCOMMA_VALUE[17]">GT11[0]:  MCOMMA_VALUE bit 17</a>
</td>
</tr>

<tr><td>B21</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[3][19][21]" title="MAIN[3][19][21]">
<a href="#virtex4-MGT-GT11[0]-DRP[41][0]">GT11[0]:  DRP[41] bit 0</a>
<a href="#virtex4-MGT-GT11[0]-MCOMMA_VALUE[16]">GT11[0]:  MCOMMA_VALUE bit 16</a>
</td>
</tr>

<tr><td>B20</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B19</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B18</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[3][19][18]" title="MAIN[3][19][18]">
<a href="#virtex4-MGT-GT11[0]-DRP_MASK[33]">GT11[0]:  DRP_MASK bit 33</a>
</td>
</tr>

<tr><td>B17</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B16</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[3][19][16]" title="MAIN[3][19][16]">
<a href="#virtex4-MGT-GT11[0]-DRP[33][15]">GT11[0]:  DRP[33] bit 15</a>
<a href="#virtex4-MGT-GT11[0]-MCOMMA_VALUE[15]">GT11[0]:  MCOMMA_VALUE bit 15</a>
</td>
</tr>

<tr><td>B15</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[3][19][15]" title="MAIN[3][19][15]">
<a href="#virtex4-MGT-GT11[0]-DRP[33][14]">GT11[0]:  DRP[33] bit 14</a>
<a href="#virtex4-MGT-GT11[0]-MCOMMA_VALUE[14]">GT11[0]:  MCOMMA_VALUE bit 14</a>
</td>
</tr>

<tr><td>B14</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[3][19][14]" title="MAIN[3][19][14]">
<a href="#virtex4-MGT-GT11[0]-DRP[33][13]">GT11[0]:  DRP[33] bit 13</a>
<a href="#virtex4-MGT-GT11[0]-MCOMMA_VALUE[13]">GT11[0]:  MCOMMA_VALUE bit 13</a>
</td>
</tr>

<tr><td>B13</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[3][19][13]" title="MAIN[3][19][13]">
<a href="#virtex4-MGT-GT11[0]-DRP[33][12]">GT11[0]:  DRP[33] bit 12</a>
<a href="#virtex4-MGT-GT11[0]-MCOMMA_VALUE[12]">GT11[0]:  MCOMMA_VALUE bit 12</a>
</td>
</tr>

<tr><td>B12</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[3][19][12]" title="MAIN[3][19][12]">
<a href="#virtex4-MGT-GT11[0]-DRP[33][11]">GT11[0]:  DRP[33] bit 11</a>
<a href="#virtex4-MGT-GT11[0]-MCOMMA_VALUE[11]">GT11[0]:  MCOMMA_VALUE bit 11</a>
</td>
</tr>

<tr><td>B11</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[3][19][11]" title="MAIN[3][19][11]">
<a href="#virtex4-MGT-GT11[0]-DRP[33][10]">GT11[0]:  DRP[33] bit 10</a>
<a href="#virtex4-MGT-GT11[0]-MCOMMA_VALUE[10]">GT11[0]:  MCOMMA_VALUE bit 10</a>
</td>
</tr>

<tr><td>B10</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[3][19][10]" title="MAIN[3][19][10]">
<a href="#virtex4-MGT-GT11[0]-DRP[33][9]">GT11[0]:  DRP[33] bit 9</a>
<a href="#virtex4-MGT-GT11[0]-MCOMMA_VALUE[9]">GT11[0]:  MCOMMA_VALUE bit 9</a>
</td>
</tr>

<tr><td>B9</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[3][19][9]" title="MAIN[3][19][9]">
<a href="#virtex4-MGT-GT11[0]-DRP[33][8]">GT11[0]:  DRP[33] bit 8</a>
<a href="#virtex4-MGT-GT11[0]-MCOMMA_VALUE[8]">GT11[0]:  MCOMMA_VALUE bit 8</a>
</td>
</tr>

<tr><td>B8</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[3][19][8]" title="MAIN[3][19][8]">
<a href="#virtex4-MGT-GT11[0]-DRP[33][7]">GT11[0]:  DRP[33] bit 7</a>
<a href="#virtex4-MGT-GT11[0]-MCOMMA_VALUE[7]">GT11[0]:  MCOMMA_VALUE bit 7</a>
</td>
</tr>

<tr><td>B7</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[3][19][7]" title="MAIN[3][19][7]">
<a href="#virtex4-MGT-GT11[0]-DRP[33][6]">GT11[0]:  DRP[33] bit 6</a>
<a href="#virtex4-MGT-GT11[0]-MCOMMA_VALUE[6]">GT11[0]:  MCOMMA_VALUE bit 6</a>
</td>
</tr>

<tr><td>B6</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[3][19][6]" title="MAIN[3][19][6]">
<a href="#virtex4-MGT-GT11[0]-DRP[33][5]">GT11[0]:  DRP[33] bit 5</a>
<a href="#virtex4-MGT-GT11[0]-MCOMMA_VALUE[5]">GT11[0]:  MCOMMA_VALUE bit 5</a>
</td>
</tr>

<tr><td>B5</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[3][19][5]" title="MAIN[3][19][5]">
<a href="#virtex4-MGT-GT11[0]-DRP[33][4]">GT11[0]:  DRP[33] bit 4</a>
<a href="#virtex4-MGT-GT11[0]-MCOMMA_VALUE[4]">GT11[0]:  MCOMMA_VALUE bit 4</a>
</td>
</tr>

<tr><td>B4</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[3][19][4]" title="MAIN[3][19][4]">
<a href="#virtex4-MGT-GT11[0]-DRP[33][3]">GT11[0]:  DRP[33] bit 3</a>
<a href="#virtex4-MGT-GT11[0]-MCOMMA_VALUE[3]">GT11[0]:  MCOMMA_VALUE bit 3</a>
</td>
</tr>

<tr><td>B3</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[3][19][3]" title="MAIN[3][19][3]">
<a href="#virtex4-MGT-GT11[0]-DRP[33][2]">GT11[0]:  DRP[33] bit 2</a>
<a href="#virtex4-MGT-GT11[0]-MCOMMA_VALUE[2]">GT11[0]:  MCOMMA_VALUE bit 2</a>
</td>
</tr>

<tr><td>B2</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[3][19][2]" title="MAIN[3][19][2]">
<a href="#virtex4-MGT-GT11[0]-DRP[33][1]">GT11[0]:  DRP[33] bit 1</a>
<a href="#virtex4-MGT-GT11[0]-MCOMMA_VALUE[1]">GT11[0]:  MCOMMA_VALUE bit 1</a>
</td>
</tr>

<tr><td>B1</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[3][19][1]" title="MAIN[3][19][1]">
<a href="#virtex4-MGT-GT11[0]-DRP[33][0]">GT11[0]:  DRP[33] bit 0</a>
<a href="#virtex4-MGT-GT11[0]-MCOMMA_VALUE[0]">GT11[0]:  MCOMMA_VALUE bit 0</a>
</td>
</tr>

<tr><td>B0</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex4 MGT rect MAIN[4]</caption>
<thead>
<tr><th rowspan="2">Bit</th><th colspan="20">Frame</th></tr>

<tr>
<th>F0</th>
<th>F1</th>
<th>F2</th>
<th>F3</th>
<th>F4</th>
<th>F5</th>
<th>F6</th>
<th>F7</th>
<th>F8</th>
<th>F9</th>
<th>F10</th>
<th>F11</th>
<th>F12</th>
<th>F13</th>
<th>F14</th>
<th>F15</th>
<th>F16</th>
<th>F17</th>
<th>F18</th>
<th>F19</th>
</tr>

</thead>

<tbody>
<tr><td>B79</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B78</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[4][19][78]" title="MAIN[4][19][78]">
<a href="#virtex4-MGT-GT11[0]-DRP_MASK[26]">GT11[0]:  DRP_MASK bit 26</a>
</td>
</tr>

<tr><td>B77</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B76</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[4][19][76]" title="MAIN[4][19][76]">
<a href="#virtex4-MGT-GT11[0]-DRP[26][15]">GT11[0]:  DRP[26] bit 15</a>
<a href="#virtex4-MGT-GT11[0]-RESERVED_CM2[21]">GT11[0]:  RESERVED_CM2 bit 21</a>
</td>
</tr>

<tr><td>B75</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[4][19][75]" title="MAIN[4][19][75]">
<a href="#virtex4-MGT-GT11[0]-DRP[26][14]">GT11[0]:  DRP[26] bit 14</a>
<a href="#virtex4-MGT-GT11[0]-RESERVED_CM2[20]">GT11[0]:  RESERVED_CM2 bit 20</a>
</td>
</tr>

<tr><td>B74</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[4][19][74]" title="MAIN[4][19][74]">
<a href="#virtex4-MGT-GT11[0]-DRP[26][13]">GT11[0]:  DRP[26] bit 13</a>
<a href="#virtex4-MGT-GT11[0]-RESERVED_CM2[19]">GT11[0]:  RESERVED_CM2 bit 19</a>
</td>
</tr>

<tr><td>B73</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[4][19][73]" title="MAIN[4][19][73]">
<a href="#virtex4-MGT-GT11[0]-DRP[26][12]">GT11[0]:  DRP[26] bit 12</a>
<a href="#virtex4-MGT-GT11[0]-RESERVED_CM2[18]">GT11[0]:  RESERVED_CM2 bit 18</a>
</td>
</tr>

<tr><td>B72</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[4][19][72]" title="MAIN[4][19][72]">
<a href="#virtex4-MGT-GT11[0]-DRP[26][11]">GT11[0]:  DRP[26] bit 11</a>
<a href="#virtex4-MGT-GT11[0]-RESERVED_CM2[17]">GT11[0]:  RESERVED_CM2 bit 17</a>
</td>
</tr>

<tr><td>B71</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[4][19][71]" title="MAIN[4][19][71]">
<a href="#virtex4-MGT-GT11[0]-DRP[26][10]">GT11[0]:  DRP[26] bit 10</a>
<a href="#virtex4-MGT-GT11[0]-RESERVED_CM2[16]">GT11[0]:  RESERVED_CM2 bit 16</a>
</td>
</tr>

<tr><td>B70</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[4][19][70]" title="MAIN[4][19][70]">
<a href="#virtex4-MGT-GT11[0]-DRP[26][9]">GT11[0]:  DRP[26] bit 9</a>
<a href="#virtex4-MGT-GT11[0]-RESERVED_CM2[15]">GT11[0]:  RESERVED_CM2 bit 15</a>
</td>
</tr>

<tr><td>B69</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[4][19][69]" title="MAIN[4][19][69]">
<a href="#virtex4-MGT-GT11[0]-DRP[26][8]">GT11[0]:  DRP[26] bit 8</a>
<a href="#virtex4-MGT-GT11[0]-RESERVED_CM2[14]">GT11[0]:  RESERVED_CM2 bit 14</a>
</td>
</tr>

<tr><td>B68</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[4][19][68]" title="MAIN[4][19][68]">
<a href="#virtex4-MGT-GT11[0]-DRP[26][7]">GT11[0]:  DRP[26] bit 7</a>
<a href="#virtex4-MGT-GT11[0]-RESERVED_CM2[13]">GT11[0]:  RESERVED_CM2 bit 13</a>
</td>
</tr>

<tr><td>B67</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[4][19][67]" title="MAIN[4][19][67]">
<a href="#virtex4-MGT-GT11[0]-DRP[26][6]">GT11[0]:  DRP[26] bit 6</a>
<a href="#virtex4-MGT-GT11[0]-RESERVED_CM2[12]">GT11[0]:  RESERVED_CM2 bit 12</a>
</td>
</tr>

<tr><td>B66</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[4][19][66]" title="MAIN[4][19][66]">
<a href="#virtex4-MGT-GT11[0]-DRP[26][5]">GT11[0]:  DRP[26] bit 5</a>
<a href="#virtex4-MGT-GT11[0]-RESERVED_CM2[11]">GT11[0]:  RESERVED_CM2 bit 11</a>
</td>
</tr>

<tr><td>B65</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[4][19][65]" title="MAIN[4][19][65]">
<a href="#virtex4-MGT-GT11[0]-DRP[26][4]">GT11[0]:  DRP[26] bit 4</a>
<a href="#virtex4-MGT-GT11[0]-RESERVED_CM2[10]">GT11[0]:  RESERVED_CM2 bit 10</a>
</td>
</tr>

<tr><td>B64</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[4][19][64]" title="MAIN[4][19][64]">
<a href="#virtex4-MGT-GT11[0]-DRP[26][3]">GT11[0]:  DRP[26] bit 3</a>
<a href="#virtex4-MGT-GT11[0]-RESERVED_CM2[9]">GT11[0]:  RESERVED_CM2 bit 9</a>
</td>
</tr>

<tr><td>B63</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[4][19][63]" title="MAIN[4][19][63]">
<a href="#virtex4-MGT-GT11[0]-DRP[26][2]">GT11[0]:  DRP[26] bit 2</a>
<a href="#virtex4-MGT-GT11[0]-RESERVED_CM2[8]">GT11[0]:  RESERVED_CM2 bit 8</a>
</td>
</tr>

<tr><td>B62</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[4][19][62]" title="MAIN[4][19][62]">
<a href="#virtex4-MGT-GT11[0]-DRP[26][1]">GT11[0]:  DRP[26] bit 1</a>
<a href="#virtex4-MGT-GT11[0]-RESERVED_CM2[7]">GT11[0]:  RESERVED_CM2 bit 7</a>
</td>
</tr>

<tr><td>B61</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[4][19][61]" title="MAIN[4][19][61]">
<a href="#virtex4-MGT-GT11[0]-DRP[26][0]">GT11[0]:  DRP[26] bit 0</a>
<a href="#virtex4-MGT-GT11[0]-RESERVED_CM2[6]">GT11[0]:  RESERVED_CM2 bit 6</a>
</td>
</tr>

<tr><td>B60</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B59</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B58</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[4][19][58]" title="MAIN[4][19][58]">
<a href="#virtex4-MGT-GT11[0]-DRP_MASK[18]">GT11[0]:  DRP_MASK bit 18</a>
</td>
</tr>

<tr><td>B57</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B56</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[4][19][56]" title="MAIN[4][19][56]">
<a href="#virtex4-MGT-GT11[0]-DRP[18][15]">GT11[0]:  DRP[18] bit 15</a>
<a href="#virtex4-MGT-GT11[0]-RESERVED_CM2[5]">GT11[0]:  RESERVED_CM2 bit 5</a>
</td>
</tr>

<tr><td>B55</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[4][19][55]" title="MAIN[4][19][55]">
<a href="#virtex4-MGT-GT11[0]-DRP[18][14]">GT11[0]:  DRP[18] bit 14</a>
<a href="#virtex4-MGT-GT11[0]-RESERVED_CM2[4]">GT11[0]:  RESERVED_CM2 bit 4</a>
</td>
</tr>

<tr><td>B54</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[4][19][54]" title="MAIN[4][19][54]">
<a href="#virtex4-MGT-GT11[0]-DRP[18][13]">GT11[0]:  DRP[18] bit 13</a>
<a href="#virtex4-MGT-GT11[0]-RESERVED_CM2[3]">GT11[0]:  RESERVED_CM2 bit 3</a>
</td>
</tr>

<tr><td>B53</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[4][19][53]" title="MAIN[4][19][53]">
<a href="#virtex4-MGT-GT11[0]-DRP[18][12]">GT11[0]:  DRP[18] bit 12</a>
<a href="#virtex4-MGT-GT11[0]-RESERVED_CM2[2]">GT11[0]:  RESERVED_CM2 bit 2</a>
</td>
</tr>

<tr><td>B52</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[4][19][52]" title="MAIN[4][19][52]">
<a href="#virtex4-MGT-GT11[0]-DRP[18][11]">GT11[0]:  DRP[18] bit 11</a>
<a href="#virtex4-MGT-GT11[0]-RESERVED_CM2[1]">GT11[0]:  RESERVED_CM2 bit 1</a>
</td>
</tr>

<tr><td>B51</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[4][19][51]" title="MAIN[4][19][51]">
<a href="#virtex4-MGT-GT11[0]-DRP[18][10]">GT11[0]:  DRP[18] bit 10</a>
<a href="#virtex4-MGT-GT11[0]-RESERVED_CM2[0]">GT11[0]:  RESERVED_CM2 bit 0</a>
</td>
</tr>

<tr><td>B50</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[4][19][50]" title="MAIN[4][19][50]">
<a href="#virtex4-MGT-GT11[0]-DRP[18][9]">GT11[0]:  DRP[18] bit 9</a>
<a href="#virtex4-MGT-GT11[0]-COMMA_10B_MASK[9]">GT11[0]:  COMMA_10B_MASK bit 9</a>
</td>
</tr>

<tr><td>B49</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[4][19][49]" title="MAIN[4][19][49]">
<a href="#virtex4-MGT-GT11[0]-DRP[18][8]">GT11[0]:  DRP[18] bit 8</a>
<a href="#virtex4-MGT-GT11[0]-COMMA_10B_MASK[8]">GT11[0]:  COMMA_10B_MASK bit 8</a>
</td>
</tr>

<tr><td>B48</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[4][19][48]" title="MAIN[4][19][48]">
<a href="#virtex4-MGT-GT11[0]-DRP[18][7]">GT11[0]:  DRP[18] bit 7</a>
<a href="#virtex4-MGT-GT11[0]-COMMA_10B_MASK[7]">GT11[0]:  COMMA_10B_MASK bit 7</a>
</td>
</tr>

<tr><td>B47</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[4][19][47]" title="MAIN[4][19][47]">
<a href="#virtex4-MGT-GT11[0]-DRP[18][6]">GT11[0]:  DRP[18] bit 6</a>
<a href="#virtex4-MGT-GT11[0]-COMMA_10B_MASK[6]">GT11[0]:  COMMA_10B_MASK bit 6</a>
</td>
</tr>

<tr><td>B46</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[4][19][46]" title="MAIN[4][19][46]">
<a href="#virtex4-MGT-GT11[0]-DRP[18][5]">GT11[0]:  DRP[18] bit 5</a>
<a href="#virtex4-MGT-GT11[0]-COMMA_10B_MASK[5]">GT11[0]:  COMMA_10B_MASK bit 5</a>
</td>
</tr>

<tr><td>B45</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[4][19][45]" title="MAIN[4][19][45]">
<a href="#virtex4-MGT-GT11[0]-DRP[18][4]">GT11[0]:  DRP[18] bit 4</a>
<a href="#virtex4-MGT-GT11[0]-COMMA_10B_MASK[4]">GT11[0]:  COMMA_10B_MASK bit 4</a>
</td>
</tr>

<tr><td>B44</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[4][19][44]" title="MAIN[4][19][44]">
<a href="#virtex4-MGT-GT11[0]-DRP[18][3]">GT11[0]:  DRP[18] bit 3</a>
<a href="#virtex4-MGT-GT11[0]-COMMA_10B_MASK[3]">GT11[0]:  COMMA_10B_MASK bit 3</a>
</td>
</tr>

<tr><td>B43</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[4][19][43]" title="MAIN[4][19][43]">
<a href="#virtex4-MGT-GT11[0]-DRP[18][2]">GT11[0]:  DRP[18] bit 2</a>
<a href="#virtex4-MGT-GT11[0]-COMMA_10B_MASK[2]">GT11[0]:  COMMA_10B_MASK bit 2</a>
</td>
</tr>

<tr><td>B42</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[4][19][42]" title="MAIN[4][19][42]">
<a href="#virtex4-MGT-GT11[0]-DRP[18][1]">GT11[0]:  DRP[18] bit 1</a>
<a href="#virtex4-MGT-GT11[0]-COMMA_10B_MASK[1]">GT11[0]:  COMMA_10B_MASK bit 1</a>
</td>
</tr>

<tr><td>B41</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[4][19][41]" title="MAIN[4][19][41]">
<a href="#virtex4-MGT-GT11[0]-DRP[18][0]">GT11[0]:  DRP[18] bit 0</a>
<a href="#virtex4-MGT-GT11[0]-COMMA_10B_MASK[0]">GT11[0]:  COMMA_10B_MASK bit 0</a>
</td>
</tr>

<tr><td>B40</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B39</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B38</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[4][19][38]" title="MAIN[4][19][38]">
<a href="#virtex4-MGT-GT11[0]-DRP_MASK[10]">GT11[0]:  DRP_MASK bit 10</a>
</td>
</tr>

<tr><td>B37</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B36</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[4][19][36]" title="MAIN[4][19][36]">
<a href="#virtex4-MGT-GT11[0]-DRP[10][15]">GT11[0]:  DRP[10] bit 15</a>
<a href="#virtex4-MGT-GT11[0]-RESERVED_CM[23]">GT11[0]:  RESERVED_CM bit 23</a>
</td>
</tr>

<tr><td>B35</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[4][19][35]" title="MAIN[4][19][35]">
<a href="#virtex4-MGT-GT11[0]-DRP[10][14]">GT11[0]:  DRP[10] bit 14</a>
<a href="#virtex4-MGT-GT11[0]-RESERVED_CM[22]">GT11[0]:  RESERVED_CM bit 22</a>
</td>
</tr>

<tr><td>B34</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[4][19][34]" title="MAIN[4][19][34]">
<a href="#virtex4-MGT-GT11[0]-DRP[10][13]">GT11[0]:  DRP[10] bit 13</a>
<a href="#virtex4-MGT-GT11[0]-RESERVED_CM[21]">GT11[0]:  RESERVED_CM bit 21</a>
</td>
</tr>

<tr><td>B33</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[4][19][33]" title="MAIN[4][19][33]">
<a href="#virtex4-MGT-GT11[0]-DRP[10][12]">GT11[0]:  DRP[10] bit 12</a>
<a href="#virtex4-MGT-GT11[0]-RESERVED_CM[20]">GT11[0]:  RESERVED_CM bit 20</a>
</td>
</tr>

<tr><td>B32</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[4][19][32]" title="MAIN[4][19][32]">
<a href="#virtex4-MGT-GT11[0]-DRP[10][11]">GT11[0]:  DRP[10] bit 11</a>
<a href="#virtex4-MGT-GT11[0]-RESERVED_CM[19]">GT11[0]:  RESERVED_CM bit 19</a>
</td>
</tr>

<tr><td>B31</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[4][19][31]" title="MAIN[4][19][31]">
<a href="#virtex4-MGT-GT11[0]-DRP[10][10]">GT11[0]:  DRP[10] bit 10</a>
<a href="#virtex4-MGT-GT11[0]-RESERVED_CM[18]">GT11[0]:  RESERVED_CM bit 18</a>
</td>
</tr>

<tr><td>B30</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[4][19][30]" title="MAIN[4][19][30]">
<a href="#virtex4-MGT-GT11[0]-DRP[10][9]">GT11[0]:  DRP[10] bit 9</a>
<a href="#virtex4-MGT-GT11[0]-RESERVED_CM[17]">GT11[0]:  RESERVED_CM bit 17</a>
</td>
</tr>

<tr><td>B29</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[4][19][29]" title="MAIN[4][19][29]">
<a href="#virtex4-MGT-GT11[0]-DRP[10][8]">GT11[0]:  DRP[10] bit 8</a>
<a href="#virtex4-MGT-GT11[0]-RESERVED_CM[16]">GT11[0]:  RESERVED_CM bit 16</a>
</td>
</tr>

<tr><td>B28</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[4][19][28]" title="MAIN[4][19][28]">
<a href="#virtex4-MGT-GT11[0]-DRP[10][7]">GT11[0]:  DRP[10] bit 7</a>
<a href="#virtex4-MGT-GT11[0]-RESERVED_CM[15]">GT11[0]:  RESERVED_CM bit 15</a>
</td>
</tr>

<tr><td>B27</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[4][19][27]" title="MAIN[4][19][27]">
<a href="#virtex4-MGT-GT11[0]-DRP[10][6]">GT11[0]:  DRP[10] bit 6</a>
<a href="#virtex4-MGT-GT11[0]-RESERVED_CM[14]">GT11[0]:  RESERVED_CM bit 14</a>
</td>
</tr>

<tr><td>B26</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[4][19][26]" title="MAIN[4][19][26]">
<a href="#virtex4-MGT-GT11[0]-DRP[10][5]">GT11[0]:  DRP[10] bit 5</a>
<a href="#virtex4-MGT-GT11[0]-RESERVED_CM[13]">GT11[0]:  RESERVED_CM bit 13</a>
</td>
</tr>

<tr><td>B25</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[4][19][25]" title="MAIN[4][19][25]">
<a href="#virtex4-MGT-GT11[0]-DRP[10][4]">GT11[0]:  DRP[10] bit 4</a>
<a href="#virtex4-MGT-GT11[0]-RESERVED_CM[12]">GT11[0]:  RESERVED_CM bit 12</a>
</td>
</tr>

<tr><td>B24</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[4][19][24]" title="MAIN[4][19][24]">
<a href="#virtex4-MGT-GT11[0]-DRP[10][3]">GT11[0]:  DRP[10] bit 3</a>
<a href="#virtex4-MGT-GT11[0]-RESERVED_CM[11]">GT11[0]:  RESERVED_CM bit 11</a>
</td>
</tr>

<tr><td>B23</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[4][19][23]" title="MAIN[4][19][23]">
<a href="#virtex4-MGT-GT11[0]-DRP[10][2]">GT11[0]:  DRP[10] bit 2</a>
<a href="#virtex4-MGT-GT11[0]-RESERVED_CM[10]">GT11[0]:  RESERVED_CM bit 10</a>
</td>
</tr>

<tr><td>B22</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[4][19][22]" title="MAIN[4][19][22]">
<a href="#virtex4-MGT-GT11[0]-DRP[10][1]">GT11[0]:  DRP[10] bit 1</a>
<a href="#virtex4-MGT-GT11[0]-RESERVED_CM[9]">GT11[0]:  RESERVED_CM bit 9</a>
</td>
</tr>

<tr><td>B21</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[4][19][21]" title="MAIN[4][19][21]">
<a href="#virtex4-MGT-GT11[0]-DRP[10][0]">GT11[0]:  DRP[10] bit 0</a>
<a href="#virtex4-MGT-GT11[0]-RESERVED_CM[8]">GT11[0]:  RESERVED_CM bit 8</a>
</td>
</tr>

<tr><td>B20</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B19</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B18</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[4][19][18]" title="MAIN[4][19][18]">
<a href="#virtex4-MGT-GT11[0]-DRP_MASK[2]">GT11[0]:  DRP_MASK bit 2</a>
</td>
</tr>

<tr><td>B17</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B16</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[4][19][16]" title="MAIN[4][19][16]">
<a href="#virtex4-MGT-GT11[0]-DRP[2][15]">GT11[0]:  DRP[2] bit 15</a>
<a href="#virtex4-MGT-GT11[0]-RESERVED_CM[7]">GT11[0]:  RESERVED_CM bit 7</a>
</td>
</tr>

<tr><td>B15</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[4][19][15]" title="MAIN[4][19][15]">
<a href="#virtex4-MGT-GT11[0]-DRP[2][14]">GT11[0]:  DRP[2] bit 14</a>
<a href="#virtex4-MGT-GT11[0]-RESERVED_CM[6]">GT11[0]:  RESERVED_CM bit 6</a>
</td>
</tr>

<tr><td>B14</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[4][19][14]" title="MAIN[4][19][14]">
<a href="#virtex4-MGT-GT11[0]-DRP[2][13]">GT11[0]:  DRP[2] bit 13</a>
<a href="#virtex4-MGT-GT11[0]-RESERVED_CM[5]">GT11[0]:  RESERVED_CM bit 5</a>
</td>
</tr>

<tr><td>B13</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[4][19][13]" title="MAIN[4][19][13]">
<a href="#virtex4-MGT-GT11[0]-DRP[2][12]">GT11[0]:  DRP[2] bit 12</a>
<a href="#virtex4-MGT-GT11[0]-RESERVED_CM[4]">GT11[0]:  RESERVED_CM bit 4</a>
</td>
</tr>

<tr><td>B12</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[4][19][12]" title="MAIN[4][19][12]">
<a href="#virtex4-MGT-GT11[0]-DRP[2][11]">GT11[0]:  DRP[2] bit 11</a>
<a href="#virtex4-MGT-GT11[0]-RESERVED_CM[3]">GT11[0]:  RESERVED_CM bit 3</a>
</td>
</tr>

<tr><td>B11</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[4][19][11]" title="MAIN[4][19][11]">
<a href="#virtex4-MGT-GT11[0]-DRP[2][10]">GT11[0]:  DRP[2] bit 10</a>
<a href="#virtex4-MGT-GT11[0]-RESERVED_CM[2]">GT11[0]:  RESERVED_CM bit 2</a>
</td>
</tr>

<tr><td>B10</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[4][19][10]" title="MAIN[4][19][10]">
<a href="#virtex4-MGT-GT11[0]-DRP[2][9]">GT11[0]:  DRP[2] bit 9</a>
<a href="#virtex4-MGT-GT11[0]-RESERVED_CM[1]">GT11[0]:  RESERVED_CM bit 1</a>
</td>
</tr>

<tr><td>B9</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[4][19][9]" title="MAIN[4][19][9]">
<a href="#virtex4-MGT-GT11[0]-DRP[2][8]">GT11[0]:  DRP[2] bit 8</a>
<a href="#virtex4-MGT-GT11[0]-RESERVED_CM[0]">GT11[0]:  RESERVED_CM bit 0</a>
</td>
</tr>

<tr><td>B8</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[4][19][8]" title="MAIN[4][19][8]">
<a href="#virtex4-MGT-GT11[0]-DRP[2][7]">GT11[0]:  DRP[2] bit 7</a>
<a href="#virtex4-MGT-GT11[0]-COMMA32">GT11[0]:  COMMA32</a>
</td>
</tr>

<tr><td>B7</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[4][19][7]" title="MAIN[4][19][7]">
<a href="#virtex4-MGT-GT11[0]-DRP[2][6]">GT11[0]:  DRP[2] bit 6</a>
<a href="#virtex4-MGT-GT11[0]-PCOMMA_DETECT">GT11[0]:  PCOMMA_DETECT</a>
</td>
</tr>

<tr><td>B6</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[4][19][6]" title="MAIN[4][19][6]">
<a href="#virtex4-MGT-GT11[0]-DRP[2][5]">GT11[0]:  DRP[2] bit 5</a>
<a href="#virtex4-MGT-GT11[0]-MCOMMA_DETECT">GT11[0]:  MCOMMA_DETECT</a>
</td>
</tr>

<tr><td>B5</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[4][19][5]" title="MAIN[4][19][5]">
<a href="#virtex4-MGT-GT11[0]-DRP[2][4]">GT11[0]:  DRP[2] bit 4</a>
<a href="#virtex4-MGT-GT11[0]-DEC_VALID_COMMA_ONLY">GT11[0]:  DEC_VALID_COMMA_ONLY</a>
</td>
</tr>

<tr><td>B4</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[4][19][4]" title="MAIN[4][19][4]">
<a href="#virtex4-MGT-GT11[0]-DRP[2][3]">GT11[0]:  DRP[2] bit 3</a>
<a href="#virtex4-MGT-GT11[0]-DEC_PCOMMA_DETECT">GT11[0]:  DEC_PCOMMA_DETECT</a>
</td>
</tr>

<tr><td>B3</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[4][19][3]" title="MAIN[4][19][3]">
<a href="#virtex4-MGT-GT11[0]-DRP[2][2]">GT11[0]:  DRP[2] bit 2</a>
<a href="#virtex4-MGT-GT11[0]-DEC_MCOMMA_DETECT">GT11[0]:  DEC_MCOMMA_DETECT</a>
</td>
</tr>

<tr><td>B2</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[4][19][2]" title="MAIN[4][19][2]">
<a href="#virtex4-MGT-GT11[0]-DRP[2][1]">GT11[0]:  DRP[2] bit 1</a>
<a href="#virtex4-MGT-GT11[0]-ALIGN_COMMA_WORD[1]">GT11[0]:  ALIGN_COMMA_WORD bit 1</a>
</td>
</tr>

<tr><td>B1</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[4][19][1]" title="MAIN[4][19][1]">
<a href="#virtex4-MGT-GT11[0]-DRP[2][0]">GT11[0]:  DRP[2] bit 0</a>
<a href="#virtex4-MGT-GT11[0]-ALIGN_COMMA_WORD[0]">GT11[0]:  ALIGN_COMMA_WORD bit 0</a>
</td>
</tr>

<tr><td>B0</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex4 MGT rect MAIN[5]</caption>
<thead>
<tr><th rowspan="2">Bit</th><th colspan="20">Frame</th></tr>

<tr>
<th>F0</th>
<th>F1</th>
<th>F2</th>
<th>F3</th>
<th>F4</th>
<th>F5</th>
<th>F6</th>
<th>F7</th>
<th>F8</th>
<th>F9</th>
<th>F10</th>
<th>F11</th>
<th>F12</th>
<th>F13</th>
<th>F14</th>
<th>F15</th>
<th>F16</th>
<th>F17</th>
<th>F18</th>
<th>F19</th>
</tr>

</thead>

<tbody>
<tr><td>B79</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B78</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[5][19][78]" title="MAIN[5][19][78]">
<a href="#virtex4-MGT-GT11[0]-DRP_MASK[58]">GT11[0]:  DRP_MASK bit 58</a>
</td>
</tr>

<tr><td>B77</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B76</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[5][19][76]" title="MAIN[5][19][76]">
<a href="#virtex4-MGT-GT11[0]-DRP[58][15]">GT11[0]:  DRP[58] bit 15</a>
<a href="#virtex4-MGT-GT11[0]-RXMODE[5]">GT11[0]:  RXMODE bit 5</a>
</td>
</tr>

<tr><td>B75</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[5][19][75]" title="MAIN[5][19][75]">
<a href="#virtex4-MGT-GT11[0]-DRP[58][14]">GT11[0]:  DRP[58] bit 14</a>
<a href="#virtex4-MGT-GT11[0]-RXMODE[4]">GT11[0]:  RXMODE bit 4</a>
</td>
</tr>

<tr><td>B74</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[5][19][74]" title="MAIN[5][19][74]">
<a href="#virtex4-MGT-GT11[0]-DRP[58][13]">GT11[0]:  DRP[58] bit 13</a>
<a href="#virtex4-MGT-GT11[0]-RXMODE[3]">GT11[0]:  RXMODE bit 3</a>
</td>
</tr>

<tr><td>B73</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[5][19][73]" title="MAIN[5][19][73]">
<a href="#virtex4-MGT-GT11[0]-DRP[58][12]">GT11[0]:  DRP[58] bit 12</a>
<a href="#virtex4-MGT-GT11[0]-RXMODE[2]">GT11[0]:  RXMODE bit 2</a>
</td>
</tr>

<tr><td>B72</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[5][19][72]" title="MAIN[5][19][72]">
<a href="#virtex4-MGT-GT11[0]-DRP[58][11]">GT11[0]:  DRP[58] bit 11</a>
<a href="#virtex4-MGT-GT11[0]-RXMODE[1]">GT11[0]:  RXMODE bit 1</a>
</td>
</tr>

<tr><td>B71</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[5][19][71]" title="MAIN[5][19][71]">
<a href="#virtex4-MGT-GT11[0]-DRP[58][10]">GT11[0]:  DRP[58] bit 10</a>
<a href="#virtex4-MGT-GT11[0]-RXMODE[0]">GT11[0]:  RXMODE bit 0</a>
</td>
</tr>

<tr><td>B70</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[5][19][70]" title="MAIN[5][19][70]">
<a href="#virtex4-MGT-GT11[0]-DRP[58][9]">GT11[0]:  DRP[58] bit 9</a>
<a href="#virtex4-MGT-GT11[0]-PMA_BIT_SLIP">GT11[0]:  PMA_BIT_SLIP</a>
</td>
</tr>

<tr><td>B69</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[5][19][69]" title="MAIN[5][19][69]">
<a href="#virtex4-MGT-GT11[0]-DRP[58][8]">GT11[0]:  DRP[58] bit 8</a>
<a href="#virtex4-MGT-GT11[0]-RXASYNCDIVIDE[1]">GT11[0]:  RXASYNCDIVIDE bit 1</a>
</td>
</tr>

<tr><td>B68</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[5][19][68]" title="MAIN[5][19][68]">
<a href="#virtex4-MGT-GT11[0]-DRP[58][7]">GT11[0]:  DRP[58] bit 7</a>
<a href="#virtex4-MGT-GT11[0]-RXASYNCDIVIDE[0]">GT11[0]:  RXASYNCDIVIDE bit 0</a>
</td>
</tr>

<tr><td>B67</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[5][19][67]" title="MAIN[5][19][67]">
<a href="#virtex4-MGT-GT11[0]-DRP[58][6]">GT11[0]:  DRP[58] bit 6</a>
<a href="#virtex4-MGT-GT11[0]-RXCLKMODE[5]">GT11[0]:  RXCLKMODE bit 5</a>
</td>
</tr>

<tr><td>B66</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[5][19][66]" title="MAIN[5][19][66]">
<a href="#virtex4-MGT-GT11[0]-DRP[58][5]">GT11[0]:  DRP[58] bit 5</a>
<a href="#virtex4-MGT-GT11[0]-RXCLKMODE[4]">GT11[0]:  RXCLKMODE bit 4</a>
</td>
</tr>

<tr><td>B65</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[5][19][65]" title="MAIN[5][19][65]">
<a href="#virtex4-MGT-GT11[0]-DRP[58][4]">GT11[0]:  DRP[58] bit 4</a>
<a href="#virtex4-MGT-GT11[0]-RXCLKMODE[3]">GT11[0]:  RXCLKMODE bit 3</a>
</td>
</tr>

<tr><td>B64</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[5][19][64]" title="MAIN[5][19][64]">
<a href="#virtex4-MGT-GT11[0]-DRP[58][3]">GT11[0]:  DRP[58] bit 3</a>
<a href="#virtex4-MGT-GT11[0]-RXCLKMODE[2]">GT11[0]:  RXCLKMODE bit 2</a>
</td>
</tr>

<tr><td>B63</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[5][19][63]" title="MAIN[5][19][63]">
<a href="#virtex4-MGT-GT11[0]-DRP[58][2]">GT11[0]:  DRP[58] bit 2</a>
<a href="#virtex4-MGT-GT11[0]-RXCLKMODE[1]">GT11[0]:  RXCLKMODE bit 1</a>
</td>
</tr>

<tr><td>B62</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[5][19][62]" title="MAIN[5][19][62]">
<a href="#virtex4-MGT-GT11[0]-DRP[58][1]">GT11[0]:  DRP[58] bit 1</a>
<a href="#virtex4-MGT-GT11[0]-RXCLKMODE[0]">GT11[0]:  RXCLKMODE bit 0</a>
</td>
</tr>

<tr><td>B61</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[5][19][61]" title="MAIN[5][19][61]">
<a href="#virtex4-MGT-GT11[0]-DRP[58][0]">GT11[0]:  DRP[58] bit 0</a>
<a href="#virtex4-MGT-GT11[0]-RXLB">GT11[0]:  RXLB</a>
</td>
</tr>

<tr><td>B60</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B59</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B58</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[5][19][58]" title="MAIN[5][19][58]">
<a href="#virtex4-MGT-GT11[0]-DRP_MASK[50]">GT11[0]:  DRP_MASK bit 50</a>
</td>
</tr>

<tr><td>B57</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B56</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[5][19][56]" title="MAIN[5][19][56]">
<a href="#virtex4-MGT-GT11[0]-DRP[50][15]">GT11[0]:  DRP[50] bit 15</a>
<a href="#virtex4-MGT-GT11[0]-RXFETUNE[1]">GT11[0]:  RXFETUNE bit 1</a>
</td>
</tr>

<tr><td>B55</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[5][19][55]" title="MAIN[5][19][55]">
<a href="#virtex4-MGT-GT11[0]-DRP[50][14]">GT11[0]:  DRP[50] bit 14</a>
<a href="#virtex4-MGT-GT11[0]-RXFETUNE[0]">GT11[0]:  RXFETUNE bit 0</a>
</td>
</tr>

<tr><td>B54</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[5][19][54]" title="MAIN[5][19][54]">
<a href="#virtex4-MGT-GT11[0]-DRP[50][13]">GT11[0]:  DRP[50] bit 13</a>
<a href="#virtex4-MGT-GT11[0]-RXRCPADJ[2]">GT11[0]:  RXRCPADJ bit 2</a>
</td>
</tr>

<tr><td>B53</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[5][19][53]" title="MAIN[5][19][53]">
<a href="#virtex4-MGT-GT11[0]-DRP[50][12]">GT11[0]:  DRP[50] bit 12</a>
<a href="#virtex4-MGT-GT11[0]-RXRCPADJ[1]">GT11[0]:  RXRCPADJ bit 1</a>
</td>
</tr>

<tr><td>B52</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[5][19][52]" title="MAIN[5][19][52]">
<a href="#virtex4-MGT-GT11[0]-DRP[50][11]">GT11[0]:  DRP[50] bit 11</a>
<a href="#virtex4-MGT-GT11[0]-RXRCPADJ[0]">GT11[0]:  RXRCPADJ bit 0</a>
</td>
</tr>

<tr><td>B51</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[5][19][51]" title="MAIN[5][19][51]">
<a href="#virtex4-MGT-GT11[0]-DRP[50][10]">GT11[0]:  DRP[50] bit 10</a>
<a href="#virtex4-MGT-GT11[0]-RXRIBADJ[1]">GT11[0]:  RXRIBADJ bit 1</a>
</td>
</tr>

<tr><td>B50</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[5][19][50]" title="MAIN[5][19][50]">
<a href="#virtex4-MGT-GT11[0]-DRP[50][9]">GT11[0]:  DRP[50] bit 9</a>
<a href="#virtex4-MGT-GT11[0]-RXRIBADJ[0]">GT11[0]:  RXRIBADJ bit 0</a>
</td>
</tr>

<tr><td>B49</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[5][19][49]" title="MAIN[5][19][49]">
<a href="#virtex4-MGT-GT11[0]-DRP[50][8]">GT11[0]:  DRP[50] bit 8</a>
<a href="#virtex4-MGT-GT11[0]-RXAFEEQ[8]">GT11[0]:  RXAFEEQ bit 8</a>
</td>
</tr>

<tr><td>B48</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[5][19][48]" title="MAIN[5][19][48]">
<a href="#virtex4-MGT-GT11[0]-DRP[50][7]">GT11[0]:  DRP[50] bit 7</a>
<a href="#virtex4-MGT-GT11[0]-RXAFEEQ[7]">GT11[0]:  RXAFEEQ bit 7</a>
</td>
</tr>

<tr><td>B47</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[5][19][47]" title="MAIN[5][19][47]">
<a href="#virtex4-MGT-GT11[0]-DRP[50][6]">GT11[0]:  DRP[50] bit 6</a>
<a href="#virtex4-MGT-GT11[0]-RXAFEEQ[6]">GT11[0]:  RXAFEEQ bit 6</a>
</td>
</tr>

<tr><td>B46</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[5][19][46]" title="MAIN[5][19][46]">
<a href="#virtex4-MGT-GT11[0]-DRP[50][5]">GT11[0]:  DRP[50] bit 5</a>
<a href="#virtex4-MGT-GT11[0]-RXAFEEQ[5]">GT11[0]:  RXAFEEQ bit 5</a>
</td>
</tr>

<tr><td>B45</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[5][19][45]" title="MAIN[5][19][45]">
<a href="#virtex4-MGT-GT11[0]-DRP[50][4]">GT11[0]:  DRP[50] bit 4</a>
<a href="#virtex4-MGT-GT11[0]-RXAFEEQ[4]">GT11[0]:  RXAFEEQ bit 4</a>
</td>
</tr>

<tr><td>B44</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[5][19][44]" title="MAIN[5][19][44]">
<a href="#virtex4-MGT-GT11[0]-DRP[50][3]">GT11[0]:  DRP[50] bit 3</a>
<a href="#virtex4-MGT-GT11[0]-RXAFEEQ[3]">GT11[0]:  RXAFEEQ bit 3</a>
</td>
</tr>

<tr><td>B43</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[5][19][43]" title="MAIN[5][19][43]">
<a href="#virtex4-MGT-GT11[0]-DRP[50][2]">GT11[0]:  DRP[50] bit 2</a>
<a href="#virtex4-MGT-GT11[0]-RXAFEEQ[2]">GT11[0]:  RXAFEEQ bit 2</a>
</td>
</tr>

<tr><td>B42</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[5][19][42]" title="MAIN[5][19][42]">
<a href="#virtex4-MGT-GT11[0]-DRP[50][1]">GT11[0]:  DRP[50] bit 1</a>
<a href="#virtex4-MGT-GT11[0]-RXAFEEQ[1]">GT11[0]:  RXAFEEQ bit 1</a>
</td>
</tr>

<tr><td>B41</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[5][19][41]" title="MAIN[5][19][41]">
<a href="#virtex4-MGT-GT11[0]-DRP[50][0]">GT11[0]:  DRP[50] bit 0</a>
<a href="#virtex4-MGT-GT11[0]-RXAFEEQ[0]">GT11[0]:  RXAFEEQ bit 0</a>
</td>
</tr>

<tr><td>B40</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B39</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B38</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[5][19][38]" title="MAIN[5][19][38]">
<a href="#virtex4-MGT-GT11[0]-DRP_MASK[42]">GT11[0]:  DRP_MASK bit 42</a>
</td>
</tr>

<tr><td>B37</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B36</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[5][19][36]" title="MAIN[5][19][36]">
<a href="#virtex4-MGT-GT11[0]-DRP[42][15]">GT11[0]:  DRP[42] bit 15</a>
<a href="#virtex4-MGT-GT11[0]-RXCMADJ[1]">GT11[0]:  RXCMADJ bit 1</a>
</td>
</tr>

<tr><td>B35</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[5][19][35]" title="MAIN[5][19][35]">
<a href="#virtex4-MGT-GT11[0]-DRP[42][14]">GT11[0]:  DRP[42] bit 14</a>
<a href="#virtex4-MGT-GT11[0]-RXCMADJ[0]">GT11[0]:  RXCMADJ bit 0</a>
</td>
</tr>

<tr><td>B34</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[5][19][34]" title="MAIN[5][19][34]">
<a href="#virtex4-MGT-GT11[0]-DRP[42][13]">GT11[0]:  DRP[42] bit 13</a>
<a href="#virtex4-MGT-GT11[0]-RXCDRLOS[5]">GT11[0]:  RXCDRLOS bit 5</a>
</td>
</tr>

<tr><td>B33</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[5][19][33]" title="MAIN[5][19][33]">
<a href="#virtex4-MGT-GT11[0]-DRP[42][12]">GT11[0]:  DRP[42] bit 12</a>
<a href="#virtex4-MGT-GT11[0]-RXCDRLOS[4]">GT11[0]:  RXCDRLOS bit 4</a>
</td>
</tr>

<tr><td>B32</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[5][19][32]" title="MAIN[5][19][32]">
<a href="#virtex4-MGT-GT11[0]-DRP[42][11]">GT11[0]:  DRP[42] bit 11</a>
<a href="#virtex4-MGT-GT11[0]-RXCDRLOS[3]">GT11[0]:  RXCDRLOS bit 3</a>
</td>
</tr>

<tr><td>B31</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[5][19][31]" title="MAIN[5][19][31]">
<a href="#virtex4-MGT-GT11[0]-DRP[42][10]">GT11[0]:  DRP[42] bit 10</a>
<a href="#virtex4-MGT-GT11[0]-RXCDRLOS[2]">GT11[0]:  RXCDRLOS bit 2</a>
</td>
</tr>

<tr><td>B30</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[5][19][30]" title="MAIN[5][19][30]">
<a href="#virtex4-MGT-GT11[0]-DRP[42][9]">GT11[0]:  DRP[42] bit 9</a>
<a href="#virtex4-MGT-GT11[0]-RXCDRLOS[1]">GT11[0]:  RXCDRLOS bit 1</a>
</td>
</tr>

<tr><td>B29</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[5][19][29]" title="MAIN[5][19][29]">
<a href="#virtex4-MGT-GT11[0]-DRP[42][8]">GT11[0]:  DRP[42] bit 8</a>
<a href="#virtex4-MGT-GT11[0]-RXCDRLOS[0]">GT11[0]:  RXCDRLOS bit 0</a>
</td>
</tr>

<tr><td>B28</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[5][19][28]" title="MAIN[5][19][28]">
<a href="#virtex4-MGT-GT11[0]-DRP[42][7]">GT11[0]:  DRP[42] bit 7</a>
<a href="#virtex4-MGT-GT11[0]-RXTADJ">GT11[0]:  RXTADJ</a>
</td>
</tr>

<tr><td>B27</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[5][19][27]" title="MAIN[5][19][27]">
<a href="#virtex4-MGT-GT11[0]-DRP[42][6]">GT11[0]:  DRP[42] bit 6</a>
<a href="#virtex4-MGT-GT11[0]-RXDCCOUPLE">GT11[0]:  RXDCCOUPLE</a>
</td>
</tr>

<tr><td>B26</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[5][19][26]" title="MAIN[5][19][26]">
<a href="#virtex4-MGT-GT11[0]-DRP[42][5]">GT11[0]:  DRP[42] bit 5</a>
</td>
</tr>

<tr><td>B25</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[5][19][25]" title="MAIN[5][19][25]">
<a href="#virtex4-MGT-GT11[0]-DRP[42][4]">GT11[0]:  DRP[42] bit 4</a>
<a href="#virtex4-MGT-GT11[0]-RXLKADJ[4]">GT11[0]:  RXLKADJ bit 4</a>
</td>
</tr>

<tr><td>B24</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[5][19][24]" title="MAIN[5][19][24]">
<a href="#virtex4-MGT-GT11[0]-DRP[42][3]">GT11[0]:  DRP[42] bit 3</a>
<a href="#virtex4-MGT-GT11[0]-RXLKADJ[3]">GT11[0]:  RXLKADJ bit 3</a>
</td>
</tr>

<tr><td>B23</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[5][19][23]" title="MAIN[5][19][23]">
<a href="#virtex4-MGT-GT11[0]-DRP[42][2]">GT11[0]:  DRP[42] bit 2</a>
<a href="#virtex4-MGT-GT11[0]-RXLKADJ[2]">GT11[0]:  RXLKADJ bit 2</a>
</td>
</tr>

<tr><td>B22</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[5][19][22]" title="MAIN[5][19][22]">
<a href="#virtex4-MGT-GT11[0]-DRP[42][1]">GT11[0]:  DRP[42] bit 1</a>
<a href="#virtex4-MGT-GT11[0]-RXLKADJ[1]">GT11[0]:  RXLKADJ bit 1</a>
</td>
</tr>

<tr><td>B21</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[5][19][21]" title="MAIN[5][19][21]">
<a href="#virtex4-MGT-GT11[0]-DRP[42][0]">GT11[0]:  DRP[42] bit 0</a>
<a href="#virtex4-MGT-GT11[0]-RXLKADJ[0]">GT11[0]:  RXLKADJ bit 0</a>
</td>
</tr>

<tr><td>B20</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B19</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B18</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[5][19][18]" title="MAIN[5][19][18]">
<a href="#virtex4-MGT-GT11[0]-DRP_MASK[34]">GT11[0]:  DRP_MASK bit 34</a>
</td>
</tr>

<tr><td>B17</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B16</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[5][19][16]" title="MAIN[5][19][16]">
<a href="#virtex4-MGT-GT11[0]-DRP[34][15]">GT11[0]:  DRP[34] bit 15</a>
<a href="#virtex4-MGT-GT11[0]-RXDIGRESET">GT11[0]:  RXDIGRESET</a>
</td>
</tr>

<tr><td>B15</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[5][19][15]" title="MAIN[5][19][15]">
<a href="#virtex4-MGT-GT11[0]-DRP[34][14]">GT11[0]:  DRP[34] bit 14</a>
<a href="#virtex4-MGT-GT11[0]-RXFECONTROL2[2]">GT11[0]:  RXFECONTROL2 bit 2</a>
</td>
</tr>

<tr><td>B14</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[5][19][14]" title="MAIN[5][19][14]">
<a href="#virtex4-MGT-GT11[0]-DRP[34][13]">GT11[0]:  DRP[34] bit 13</a>
<a href="#virtex4-MGT-GT11[0]-RXFECONTROL2[1]">GT11[0]:  RXFECONTROL2 bit 1</a>
</td>
</tr>

<tr><td>B13</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[5][19][13]" title="MAIN[5][19][13]">
<a href="#virtex4-MGT-GT11[0]-DRP[34][12]">GT11[0]:  DRP[34] bit 12</a>
<a href="#virtex4-MGT-GT11[0]-RXFECONTROL2[0]">GT11[0]:  RXFECONTROL2 bit 0</a>
</td>
</tr>

<tr><td>B12</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[5][19][12]" title="MAIN[5][19][12]">
<a href="#virtex4-MGT-GT11[0]-DRP[34][11]">GT11[0]:  DRP[34] bit 11</a>
<a href="#virtex4-MGT-GT11[0]-RXCPTST">GT11[0]:  RXCPTST</a>
</td>
</tr>

<tr><td>B11</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[5][19][11]" title="MAIN[5][19][11]">
<a href="#virtex4-MGT-GT11[0]-DRP[34][10]">GT11[0]:  DRP[34] bit 10</a>
<a href="#virtex4-MGT-GT11[0]-RXPDDTST">GT11[0]:  RXPDDTST</a>
</td>
</tr>

<tr><td>B10</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[5][19][10]" title="MAIN[5][19][10]">
<a href="#virtex4-MGT-GT11[0]-DRP[34][9]">GT11[0]:  DRP[34] bit 9</a>
<a href="#virtex4-MGT-GT11[0]-RXACTST">GT11[0]:  RXACTST</a>
</td>
</tr>

<tr><td>B9</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[5][19][9]" title="MAIN[5][19][9]">
<a href="#virtex4-MGT-GT11[0]-DRP[34][8]">GT11[0]:  DRP[34] bit 8</a>
<a href="#virtex4-MGT-GT11[0]-RXAFETST">GT11[0]:  RXAFETST</a>
</td>
</tr>

<tr><td>B8</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[5][19][8]" title="MAIN[5][19][8]">
<a href="#virtex4-MGT-GT11[0]-DRP[34][7]">GT11[0]:  DRP[34] bit 7</a>
<a href="#virtex4-MGT-GT11[0]-RXFECONTROL1[1]">GT11[0]:  RXFECONTROL1 bit 1</a>
</td>
</tr>

<tr><td>B7</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[5][19][7]" title="MAIN[5][19][7]">
<a href="#virtex4-MGT-GT11[0]-DRP[34][6]">GT11[0]:  DRP[34] bit 6</a>
<a href="#virtex4-MGT-GT11[0]-RXFECONTROL1[0]">GT11[0]:  RXFECONTROL1 bit 0</a>
</td>
</tr>

<tr><td>B6</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[5][19][6]" title="MAIN[5][19][6]">
<a href="#virtex4-MGT-GT11[0]-DRP[34][5]">GT11[0]:  DRP[34] bit 5</a>
<a href="#virtex4-MGT-GT11[0]-RXLKAPD">GT11[0]:  RXLKAPD</a>
</td>
</tr>

<tr><td>B5</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[5][19][5]" title="MAIN[5][19][5]">
<a href="#virtex4-MGT-GT11[0]-DRP[34][4]">GT11[0]:  DRP[34] bit 4</a>
<a href="#virtex4-MGT-GT11[0]-RXRSDPD">GT11[0]:  RXRSDPD</a>
</td>
</tr>

<tr><td>B4</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[5][19][4]" title="MAIN[5][19][4]">
<a href="#virtex4-MGT-GT11[0]-DRP[34][3]">GT11[0]:  DRP[34] bit 3</a>
<a href="#virtex4-MGT-GT11[0]-RXRCPPD">GT11[0]:  RXRCPPD</a>
</td>
</tr>

<tr><td>B3</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[5][19][3]" title="MAIN[5][19][3]">
<a href="#virtex4-MGT-GT11[0]-DRP[34][2]">GT11[0]:  DRP[34] bit 2</a>
<a href="#virtex4-MGT-GT11[0]-RXRPDPD">GT11[0]:  RXRPDPD</a>
</td>
</tr>

<tr><td>B2</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[5][19][2]" title="MAIN[5][19][2]">
<a href="#virtex4-MGT-GT11[0]-DRP[34][1]">GT11[0]:  DRP[34] bit 1</a>
<a href="#virtex4-MGT-GT11[0]-RXAFEPD">GT11[0]:  RXAFEPD</a>
</td>
</tr>

<tr><td>B1</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[5][19][1]" title="MAIN[5][19][1]">
<a href="#virtex4-MGT-GT11[0]-DRP[34][0]">GT11[0]:  DRP[34] bit 0</a>
<a href="#virtex4-MGT-GT11[0]-RXPD">GT11[0]:  RXPD</a>
</td>
</tr>

<tr><td>B0</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex4 MGT rect MAIN[6]</caption>
<thead>
<tr><th rowspan="2">Bit</th><th colspan="20">Frame</th></tr>

<tr>
<th>F0</th>
<th>F1</th>
<th>F2</th>
<th>F3</th>
<th>F4</th>
<th>F5</th>
<th>F6</th>
<th>F7</th>
<th>F8</th>
<th>F9</th>
<th>F10</th>
<th>F11</th>
<th>F12</th>
<th>F13</th>
<th>F14</th>
<th>F15</th>
<th>F16</th>
<th>F17</th>
<th>F18</th>
<th>F19</th>
</tr>

</thead>

<tbody>
<tr><td>B79</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B78</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[6][19][78]" title="MAIN[6][19][78]">
<a href="#virtex4-MGT-GT11[0]-DRP_MASK[27]">GT11[0]:  DRP_MASK bit 27</a>
</td>
</tr>

<tr><td>B77</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B76</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[6][19][76]" title="MAIN[6][19][76]">
<a href="#virtex4-MGT-GT11[0]-DRP[27][15]">GT11[0]:  DRP[27] bit 15</a>
<a href="#virtex4-MGT-GT11[0]-RXRECCLK1_USE_SYNC">GT11[0]:  RXRECCLK1_USE_SYNC</a>
</td>
</tr>

<tr><td>B75</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[6][19][75]" title="MAIN[6][19][75]">
<a href="#virtex4-MGT-GT11[0]-DRP[27][14]">GT11[0]:  DRP[27] bit 14</a>
<a href="#virtex4-MGT-GT11[0]-TXOUTCLK1_USE_SYNC">GT11[0]:  TXOUTCLK1_USE_SYNC</a>
</td>
</tr>

<tr><td>B74</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[6][19][74]" title="MAIN[6][19][74]">
<a href="#virtex4-MGT-GT11[0]-DRP[27][13]">GT11[0]:  DRP[27] bit 13</a>
<a href="#virtex4-MGT-GT11[0]-TXCLK0_FORCE_PMACLK">GT11[0]:  TXCLK0_FORCE_PMACLK</a>
</td>
</tr>

<tr><td>B73</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[6][19][73]" title="MAIN[6][19][73]">
<a href="#virtex4-MGT-GT11[0]-DRP[27][12]">GT11[0]:  DRP[27] bit 12</a>
<a href="#virtex4-MGT-GT11[0]-RXCLK0_FORCE_PMACLK">GT11[0]:  RXCLK0_FORCE_PMACLK</a>
</td>
</tr>

<tr><td>B72</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[6][19][72]" title="MAIN[6][19][72]">
<a href="#virtex4-MGT-GT11[0]-DRP[27][11]">GT11[0]:  DRP[27] bit 11</a>
<a href="#virtex4-MGT-GT11[0]-TX_CLOCK_DIVIDER[1]">GT11[0]:  TX_CLOCK_DIVIDER bit 1</a>
</td>
</tr>

<tr><td>B71</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[6][19][71]" title="MAIN[6][19][71]">
<a href="#virtex4-MGT-GT11[0]-DRP[27][10]">GT11[0]:  DRP[27] bit 10</a>
<a href="#virtex4-MGT-GT11[0]-TX_CLOCK_DIVIDER[0]">GT11[0]:  TX_CLOCK_DIVIDER bit 0</a>
</td>
</tr>

<tr><td>B70</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[6][19][70]" title="MAIN[6][19][70]">
<a href="#virtex4-MGT-GT11[0]-DRP[27][9]">GT11[0]:  DRP[27] bit 9</a>
<a href="#virtex4-MGT-GT11[0]-RX_CLOCK_DIVIDER[1]">GT11[0]:  RX_CLOCK_DIVIDER bit 1</a>
</td>
</tr>

<tr><td>B69</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[6][19][69]" title="MAIN[6][19][69]">
<a href="#virtex4-MGT-GT11[0]-DRP[27][8]">GT11[0]:  DRP[27] bit 8</a>
<a href="#virtex4-MGT-GT11[0]-RX_CLOCK_DIVIDER[0]">GT11[0]:  RX_CLOCK_DIVIDER bit 0</a>
</td>
</tr>

<tr><td>B68</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[6][19][68]" title="MAIN[6][19][68]">
<a href="#virtex4-MGT-GT11[0]-DRP[27][7]">GT11[0]:  DRP[27] bit 7</a>
<a href="#virtex4-MGT-GT11[0]-TXCRCENABLE">GT11[0]:  TXCRCENABLE</a>
</td>
</tr>

<tr><td>B67</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[6][19][67]" title="MAIN[6][19][67]">
<a href="#virtex4-MGT-GT11[0]-DRP[27][6]">GT11[0]:  DRP[27] bit 6</a>
<a href="#virtex4-MGT-GT11[0]-TXCRCSAMECLOCK">GT11[0]:  TXCRCSAMECLOCK</a>
</td>
</tr>

<tr><td>B66</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[6][19][66]" title="MAIN[6][19][66]">
<a href="#virtex4-MGT-GT11[0]-DRP[27][5]">GT11[0]:  DRP[27] bit 5</a>
<a href="#virtex4-MGT-GT11[0]-TXCRCINVERTGEN">GT11[0]:  TXCRCINVERTGEN</a>
</td>
</tr>

<tr><td>B65</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[6][19][65]" title="MAIN[6][19][65]">
<a href="#virtex4-MGT-GT11[0]-DRP[27][4]">GT11[0]:  DRP[27] bit 4</a>
<a href="#virtex4-MGT-GT11[0]-TXCRCCLOCKDOUBLE">GT11[0]:  TXCRCCLOCKDOUBLE</a>
</td>
</tr>

<tr><td>B64</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[6][19][64]" title="MAIN[6][19][64]">
<a href="#virtex4-MGT-GT11[0]-DRP[27][3]">GT11[0]:  DRP[27] bit 3</a>
<a href="#virtex4-MGT-GT11[0]-RXCRCENABLE">GT11[0]:  RXCRCENABLE</a>
</td>
</tr>

<tr><td>B63</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[6][19][63]" title="MAIN[6][19][63]">
<a href="#virtex4-MGT-GT11[0]-DRP[27][2]">GT11[0]:  DRP[27] bit 2</a>
<a href="#virtex4-MGT-GT11[0]-RXCRCSAMECLOCK">GT11[0]:  RXCRCSAMECLOCK</a>
</td>
</tr>

<tr><td>B62</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[6][19][62]" title="MAIN[6][19][62]">
<a href="#virtex4-MGT-GT11[0]-DRP[27][1]">GT11[0]:  DRP[27] bit 1</a>
<a href="#virtex4-MGT-GT11[0]-RXCRCINVERTGEN">GT11[0]:  RXCRCINVERTGEN</a>
</td>
</tr>

<tr><td>B61</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[6][19][61]" title="MAIN[6][19][61]">
<a href="#virtex4-MGT-GT11[0]-DRP[27][0]">GT11[0]:  DRP[27] bit 0</a>
<a href="#virtex4-MGT-GT11[0]-RXCRCCLOCKDOUBLE">GT11[0]:  RXCRCCLOCKDOUBLE</a>
</td>
</tr>

<tr><td>B60</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B59</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B58</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[6][19][58]" title="MAIN[6][19][58]">
<a href="#virtex4-MGT-GT11[0]-DRP_MASK[19]">GT11[0]:  DRP_MASK bit 19</a>
</td>
</tr>

<tr><td>B57</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B56</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[6][19][56]" title="MAIN[6][19][56]">
<a href="#virtex4-MGT-GT11[0]-DRP[19][15]">GT11[0]:  DRP[19] bit 15</a>
<a href="#virtex4-MGT-GT11[0]-RXFDCAL_CLOCK_DIVIDE[1]">GT11[0]:  RXFDCAL_CLOCK_DIVIDE bit 1</a>
</td>
</tr>

<tr><td>B55</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[6][19][55]" title="MAIN[6][19][55]">
<a href="#virtex4-MGT-GT11[0]-DRP[19][14]">GT11[0]:  DRP[19] bit 14</a>
<a href="#virtex4-MGT-GT11[0]-RXFDCAL_CLOCK_DIVIDE[0]">GT11[0]:  RXFDCAL_CLOCK_DIVIDE bit 0</a>
</td>
</tr>

<tr><td>B54</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[6][19][54]" title="MAIN[6][19][54]">
<a href="#virtex4-MGT-GT11[0]-DRP[19][13]">GT11[0]:  DRP[19] bit 13</a>
<a href="#virtex4-MGT-GT11[0]-TXFDCAL_CLOCK_DIVIDE[1]">GT11[0]:  TXFDCAL_CLOCK_DIVIDE bit 1</a>
</td>
</tr>

<tr><td>B53</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[6][19][53]" title="MAIN[6][19][53]">
<a href="#virtex4-MGT-GT11[0]-DRP[19][12]">GT11[0]:  DRP[19] bit 12</a>
<a href="#virtex4-MGT-GT11[0]-TXFDCAL_CLOCK_DIVIDE[0]">GT11[0]:  TXFDCAL_CLOCK_DIVIDE bit 0</a>
</td>
</tr>

<tr><td>B52</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[6][19][52]" title="MAIN[6][19][52]">
<a href="#virtex4-MGT-GT11[0]-DRP[19][11]">GT11[0]:  DRP[19] bit 11</a>
<a href="#virtex4-MGT-GT11[0]-RXBY_32">GT11[0]:  RXBY_32</a>
</td>
</tr>

<tr><td>B51</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[6][19][51]" title="MAIN[6][19][51]">
<a href="#virtex4-MGT-GT11[0]-DRP[19][10]">GT11[0]:  DRP[19] bit 10</a>
<a href="#virtex4-MGT-GT11[0]-REPEATER">GT11[0]:  REPEATER</a>
</td>
</tr>

<tr><td>B50</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[6][19][50]" title="MAIN[6][19][50]">
<a href="#virtex4-MGT-GT11[0]-DRP[19][9]">GT11[0]:  DRP[19] bit 9</a>
<a href="#virtex4-MGT-GT11[0]-ENABLE_DCDR">GT11[0]:  ENABLE_DCDR</a>
</td>
</tr>

<tr><td>B49</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[6][19][49]" title="MAIN[6][19][49]">
<a href="#virtex4-MGT-GT11[0]-DRP[19][8]">GT11[0]:  DRP[19] bit 8</a>
<a href="#virtex4-MGT-GT11[0]-SAMPLE_8X">GT11[0]:  SAMPLE_8X</a>
</td>
</tr>

<tr><td>B48</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[6][19][48]" title="MAIN[6][19][48]">
<a href="#virtex4-MGT-GT11[0]-DRP[19][7]">GT11[0]:  DRP[19] bit 7</a>
<a href="#virtex4-MGT-GT11[0]-DCDR_FILTER[2]">GT11[0]:  DCDR_FILTER bit 2</a>
</td>
</tr>

<tr><td>B47</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[6][19][47]" title="MAIN[6][19][47]">
<a href="#virtex4-MGT-GT11[0]-DRP[19][6]">GT11[0]:  DRP[19] bit 6</a>
<a href="#virtex4-MGT-GT11[0]-DCDR_FILTER[1]">GT11[0]:  DCDR_FILTER bit 1</a>
</td>
</tr>

<tr><td>B46</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[6][19][46]" title="MAIN[6][19][46]">
<a href="#virtex4-MGT-GT11[0]-DRP[19][5]">GT11[0]:  DRP[19] bit 5</a>
<a href="#virtex4-MGT-GT11[0]-DCDR_FILTER[0]">GT11[0]:  DCDR_FILTER bit 0</a>
</td>
</tr>

<tr><td>B45</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[6][19][45]" title="MAIN[6][19][45]">
<a href="#virtex4-MGT-GT11[0]-DRP[19][4]">GT11[0]:  DRP[19] bit 4</a>
<a href="#virtex4-MGT-GT11[0]-RXUSRDIVISOR[4]">GT11[0]:  RXUSRDIVISOR bit 4</a>
</td>
</tr>

<tr><td>B44</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[6][19][44]" title="MAIN[6][19][44]">
<a href="#virtex4-MGT-GT11[0]-DRP[19][3]">GT11[0]:  DRP[19] bit 3</a>
<a href="#virtex4-MGT-GT11[0]-RXUSRDIVISOR[3]">GT11[0]:  RXUSRDIVISOR bit 3</a>
</td>
</tr>

<tr><td>B43</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[6][19][43]" title="MAIN[6][19][43]">
<a href="#virtex4-MGT-GT11[0]-DRP[19][2]">GT11[0]:  DRP[19] bit 2</a>
<a href="#virtex4-MGT-GT11[0]-RXUSRDIVISOR[2]">GT11[0]:  RXUSRDIVISOR bit 2</a>
</td>
</tr>

<tr><td>B42</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[6][19][42]" title="MAIN[6][19][42]">
<a href="#virtex4-MGT-GT11[0]-DRP[19][1]">GT11[0]:  DRP[19] bit 1</a>
<a href="#virtex4-MGT-GT11[0]-RXUSRDIVISOR[1]">GT11[0]:  RXUSRDIVISOR bit 1</a>
</td>
</tr>

<tr><td>B41</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[6][19][41]" title="MAIN[6][19][41]">
<a href="#virtex4-MGT-GT11[0]-DRP[19][0]">GT11[0]:  DRP[19] bit 0</a>
<a href="#virtex4-MGT-GT11[0]-RXUSRDIVISOR[0]">GT11[0]:  RXUSRDIVISOR bit 0</a>
</td>
</tr>

<tr><td>B40</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B39</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B38</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[6][19][38]" title="MAIN[6][19][38]">
<a href="#virtex4-MGT-GT11[0]-DRP_MASK[11]">GT11[0]:  DRP_MASK bit 11</a>
</td>
</tr>

<tr><td>B37</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B36</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[6][19][36]" title="MAIN[6][19][36]">
<a href="#virtex4-MGT-GT11[0]-DRP[11][15]">GT11[0]:  DRP[11] bit 15</a>
<a href="#virtex4-MGT-GT11[0]-SH_INVALID_CNT_MAX[7]">GT11[0]:  SH_INVALID_CNT_MAX bit 7</a>
</td>
</tr>

<tr><td>B35</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[6][19][35]" title="MAIN[6][19][35]">
<a href="#virtex4-MGT-GT11[0]-DRP[11][14]">GT11[0]:  DRP[11] bit 14</a>
<a href="#virtex4-MGT-GT11[0]-SH_INVALID_CNT_MAX[6]">GT11[0]:  SH_INVALID_CNT_MAX bit 6</a>
</td>
</tr>

<tr><td>B34</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[6][19][34]" title="MAIN[6][19][34]">
<a href="#virtex4-MGT-GT11[0]-DRP[11][13]">GT11[0]:  DRP[11] bit 13</a>
<a href="#virtex4-MGT-GT11[0]-SH_INVALID_CNT_MAX[5]">GT11[0]:  SH_INVALID_CNT_MAX bit 5</a>
</td>
</tr>

<tr><td>B33</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[6][19][33]" title="MAIN[6][19][33]">
<a href="#virtex4-MGT-GT11[0]-DRP[11][12]">GT11[0]:  DRP[11] bit 12</a>
<a href="#virtex4-MGT-GT11[0]-SH_INVALID_CNT_MAX[4]">GT11[0]:  SH_INVALID_CNT_MAX bit 4</a>
</td>
</tr>

<tr><td>B32</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[6][19][32]" title="MAIN[6][19][32]">
<a href="#virtex4-MGT-GT11[0]-DRP[11][11]">GT11[0]:  DRP[11] bit 11</a>
<a href="#virtex4-MGT-GT11[0]-SH_INVALID_CNT_MAX[3]">GT11[0]:  SH_INVALID_CNT_MAX bit 3</a>
</td>
</tr>

<tr><td>B31</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[6][19][31]" title="MAIN[6][19][31]">
<a href="#virtex4-MGT-GT11[0]-DRP[11][10]">GT11[0]:  DRP[11] bit 10</a>
<a href="#virtex4-MGT-GT11[0]-SH_INVALID_CNT_MAX[2]">GT11[0]:  SH_INVALID_CNT_MAX bit 2</a>
</td>
</tr>

<tr><td>B30</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[6][19][30]" title="MAIN[6][19][30]">
<a href="#virtex4-MGT-GT11[0]-DRP[11][9]">GT11[0]:  DRP[11] bit 9</a>
<a href="#virtex4-MGT-GT11[0]-SH_INVALID_CNT_MAX[1]">GT11[0]:  SH_INVALID_CNT_MAX bit 1</a>
</td>
</tr>

<tr><td>B29</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[6][19][29]" title="MAIN[6][19][29]">
<a href="#virtex4-MGT-GT11[0]-DRP[11][8]">GT11[0]:  DRP[11] bit 8</a>
<a href="#virtex4-MGT-GT11[0]-SH_INVALID_CNT_MAX[0]">GT11[0]:  SH_INVALID_CNT_MAX bit 0</a>
</td>
</tr>

<tr><td>B28</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[6][19][28]" title="MAIN[6][19][28]">
<a href="#virtex4-MGT-GT11[0]-DRP[11][7]">GT11[0]:  DRP[11] bit 7</a>
<a href="#virtex4-MGT-GT11[0]-SH_CNT_MAX[7]">GT11[0]:  SH_CNT_MAX bit 7</a>
</td>
</tr>

<tr><td>B27</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[6][19][27]" title="MAIN[6][19][27]">
<a href="#virtex4-MGT-GT11[0]-DRP[11][6]">GT11[0]:  DRP[11] bit 6</a>
<a href="#virtex4-MGT-GT11[0]-SH_CNT_MAX[6]">GT11[0]:  SH_CNT_MAX bit 6</a>
</td>
</tr>

<tr><td>B26</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[6][19][26]" title="MAIN[6][19][26]">
<a href="#virtex4-MGT-GT11[0]-DRP[11][5]">GT11[0]:  DRP[11] bit 5</a>
<a href="#virtex4-MGT-GT11[0]-SH_CNT_MAX[5]">GT11[0]:  SH_CNT_MAX bit 5</a>
</td>
</tr>

<tr><td>B25</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[6][19][25]" title="MAIN[6][19][25]">
<a href="#virtex4-MGT-GT11[0]-DRP[11][4]">GT11[0]:  DRP[11] bit 4</a>
<a href="#virtex4-MGT-GT11[0]-SH_CNT_MAX[4]">GT11[0]:  SH_CNT_MAX bit 4</a>
</td>
</tr>

<tr><td>B24</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[6][19][24]" title="MAIN[6][19][24]">
<a href="#virtex4-MGT-GT11[0]-DRP[11][3]">GT11[0]:  DRP[11] bit 3</a>
<a href="#virtex4-MGT-GT11[0]-SH_CNT_MAX[3]">GT11[0]:  SH_CNT_MAX bit 3</a>
</td>
</tr>

<tr><td>B23</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[6][19][23]" title="MAIN[6][19][23]">
<a href="#virtex4-MGT-GT11[0]-DRP[11][2]">GT11[0]:  DRP[11] bit 2</a>
<a href="#virtex4-MGT-GT11[0]-SH_CNT_MAX[2]">GT11[0]:  SH_CNT_MAX bit 2</a>
</td>
</tr>

<tr><td>B22</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[6][19][22]" title="MAIN[6][19][22]">
<a href="#virtex4-MGT-GT11[0]-DRP[11][1]">GT11[0]:  DRP[11] bit 1</a>
<a href="#virtex4-MGT-GT11[0]-SH_CNT_MAX[1]">GT11[0]:  SH_CNT_MAX bit 1</a>
</td>
</tr>

<tr><td>B21</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[6][19][21]" title="MAIN[6][19][21]">
<a href="#virtex4-MGT-GT11[0]-DRP[11][0]">GT11[0]:  DRP[11] bit 0</a>
<a href="#virtex4-MGT-GT11[0]-SH_CNT_MAX[0]">GT11[0]:  SH_CNT_MAX bit 0</a>
</td>
</tr>

<tr><td>B20</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B19</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B18</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[6][19][18]" title="MAIN[6][19][18]">
<a href="#virtex4-MGT-GT11[0]-DRP_MASK[3]">GT11[0]:  DRP_MASK bit 3</a>
</td>
</tr>

<tr><td>B17</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B16</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[6][19][16]" title="MAIN[6][19][16]">
<a href="#virtex4-MGT-GT11[0]-DRP[3][15]">GT11[0]:  DRP[3] bit 15</a>
<a href="#virtex4-MGT-GT11[0]-RESERVED_M2">GT11[0]:  RESERVED_M2</a>
</td>
</tr>

<tr><td>B15</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[6][19][15]" title="MAIN[6][19][15]">
<a href="#virtex4-MGT-GT11[0]-DRP[3][14]">GT11[0]:  DRP[3] bit 14</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_8B10B_DE">GT11[0]:  CLK_COR_8B10B_DE</a>
</td>
</tr>

<tr><td>B14</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[6][19][14]" title="MAIN[6][19][14]">
<a href="#virtex4-MGT-GT11[0]-DRP[3][13]">GT11[0]:  DRP[3] bit 13</a>
<a href="#virtex4-MGT-GT11[0]-CLK_CORRECT_USE">GT11[0]:  CLK_CORRECT_USE</a>
</td>
</tr>

<tr><td>B13</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[6][19][13]" title="MAIN[6][19][13]">
<a href="#virtex4-MGT-GT11[0]-DRP[3][12]">GT11[0]:  DRP[3] bit 12</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_LEN[2]">GT11[0]:  CLK_COR_SEQ_LEN bit 2</a>
</td>
</tr>

<tr><td>B12</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[6][19][12]" title="MAIN[6][19][12]">
<a href="#virtex4-MGT-GT11[0]-DRP[3][11]">GT11[0]:  DRP[3] bit 11</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_LEN[1]">GT11[0]:  CLK_COR_SEQ_LEN bit 1</a>
</td>
</tr>

<tr><td>B11</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[6][19][11]" title="MAIN[6][19][11]">
<a href="#virtex4-MGT-GT11[0]-DRP[3][10]">GT11[0]:  DRP[3] bit 10</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_LEN[0]">GT11[0]:  CLK_COR_SEQ_LEN bit 0</a>
</td>
</tr>

<tr><td>B10</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[6][19][10]" title="MAIN[6][19][10]">
<a href="#virtex4-MGT-GT11[0]-DRP[3][9]">GT11[0]:  DRP[3] bit 9</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_DROP">GT11[0]:  CLK_COR_SEQ_DROP</a>
</td>
</tr>

<tr><td>B9</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[6][19][9]" title="MAIN[6][19][9]">
<a href="#virtex4-MGT-GT11[0]-DRP[3][8]">GT11[0]:  DRP[3] bit 8</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_2_USE">GT11[0]:  CLK_COR_SEQ_2_USE</a>
</td>
</tr>

<tr><td>B8</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[6][19][8]" title="MAIN[6][19][8]">
<a href="#virtex4-MGT-GT11[0]-DRP[3][7]">GT11[0]:  DRP[3] bit 7</a>
<a href="#virtex4-MGT-GT11[0]-TXCLK0_INVERT_PMALEAF">GT11[0]:  TXCLK0_INVERT_PMALEAF</a>
</td>
</tr>

<tr><td>B7</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[6][19][7]" title="MAIN[6][19][7]">
<a href="#virtex4-MGT-GT11[0]-DRP[3][6]">GT11[0]:  DRP[3] bit 6</a>
<a href="#virtex4-MGT-GT11[0]-RXCLK0_INVERT_PMALEAF">GT11[0]:  RXCLK0_INVERT_PMALEAF</a>
</td>
</tr>

<tr><td>B6</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[6][19][6]" title="MAIN[6][19][6]">
<a href="#virtex4-MGT-GT11[0]-DRP[3][5]">GT11[0]:  DRP[3] bit 5</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_MAX_LAT[5]">GT11[0]:  CLK_COR_MAX_LAT bit 5</a>
</td>
</tr>

<tr><td>B5</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[6][19][5]" title="MAIN[6][19][5]">
<a href="#virtex4-MGT-GT11[0]-DRP[3][4]">GT11[0]:  DRP[3] bit 4</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_MAX_LAT[4]">GT11[0]:  CLK_COR_MAX_LAT bit 4</a>
</td>
</tr>

<tr><td>B4</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[6][19][4]" title="MAIN[6][19][4]">
<a href="#virtex4-MGT-GT11[0]-DRP[3][3]">GT11[0]:  DRP[3] bit 3</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_MAX_LAT[3]">GT11[0]:  CLK_COR_MAX_LAT bit 3</a>
</td>
</tr>

<tr><td>B3</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[6][19][3]" title="MAIN[6][19][3]">
<a href="#virtex4-MGT-GT11[0]-DRP[3][2]">GT11[0]:  DRP[3] bit 2</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_MAX_LAT[2]">GT11[0]:  CLK_COR_MAX_LAT bit 2</a>
</td>
</tr>

<tr><td>B2</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[6][19][2]" title="MAIN[6][19][2]">
<a href="#virtex4-MGT-GT11[0]-DRP[3][1]">GT11[0]:  DRP[3] bit 1</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_MAX_LAT[1]">GT11[0]:  CLK_COR_MAX_LAT bit 1</a>
</td>
</tr>

<tr><td>B1</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[6][19][1]" title="MAIN[6][19][1]">
<a href="#virtex4-MGT-GT11[0]-DRP[3][0]">GT11[0]:  DRP[3] bit 0</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_MAX_LAT[0]">GT11[0]:  CLK_COR_MAX_LAT bit 0</a>
</td>
</tr>

<tr><td>B0</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex4 MGT rect MAIN[7]</caption>
<thead>
<tr><th rowspan="2">Bit</th><th colspan="20">Frame</th></tr>

<tr>
<th>F0</th>
<th>F1</th>
<th>F2</th>
<th>F3</th>
<th>F4</th>
<th>F5</th>
<th>F6</th>
<th>F7</th>
<th>F8</th>
<th>F9</th>
<th>F10</th>
<th>F11</th>
<th>F12</th>
<th>F13</th>
<th>F14</th>
<th>F15</th>
<th>F16</th>
<th>F17</th>
<th>F18</th>
<th>F19</th>
</tr>

</thead>

<tbody>
<tr><td>B79</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B78</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[7][19][78]" title="MAIN[7][19][78]">
<a href="#virtex4-MGT-GT11[0]-DRP_MASK[59]">GT11[0]:  DRP_MASK bit 59</a>
</td>
</tr>

<tr><td>B77</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B76</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[7][19][76]" title="MAIN[7][19][76]">
<a href="#virtex4-MGT-GT11[0]-DRP[59][15]">GT11[0]:  DRP[59] bit 15</a>
<a href="#virtex4-MGT-GT11[0]-RX_LOS_THRESHOLD[7]">GT11[0]:  RX_LOS_THRESHOLD bit 7</a>
</td>
</tr>

<tr><td>B75</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[7][19][75]" title="MAIN[7][19][75]">
<a href="#virtex4-MGT-GT11[0]-DRP[59][14]">GT11[0]:  DRP[59] bit 14</a>
<a href="#virtex4-MGT-GT11[0]-RX_LOS_THRESHOLD[6]">GT11[0]:  RX_LOS_THRESHOLD bit 6</a>
</td>
</tr>

<tr><td>B74</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[7][19][74]" title="MAIN[7][19][74]">
<a href="#virtex4-MGT-GT11[0]-DRP[59][13]">GT11[0]:  DRP[59] bit 13</a>
<a href="#virtex4-MGT-GT11[0]-RX_LOS_THRESHOLD[5]">GT11[0]:  RX_LOS_THRESHOLD bit 5</a>
</td>
</tr>

<tr><td>B73</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[7][19][73]" title="MAIN[7][19][73]">
<a href="#virtex4-MGT-GT11[0]-DRP[59][12]">GT11[0]:  DRP[59] bit 12</a>
<a href="#virtex4-MGT-GT11[0]-RX_LOS_THRESHOLD[4]">GT11[0]:  RX_LOS_THRESHOLD bit 4</a>
</td>
</tr>

<tr><td>B72</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[7][19][72]" title="MAIN[7][19][72]">
<a href="#virtex4-MGT-GT11[0]-DRP[59][11]">GT11[0]:  DRP[59] bit 11</a>
<a href="#virtex4-MGT-GT11[0]-RX_LOS_THRESHOLD[3]">GT11[0]:  RX_LOS_THRESHOLD bit 3</a>
</td>
</tr>

<tr><td>B71</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[7][19][71]" title="MAIN[7][19][71]">
<a href="#virtex4-MGT-GT11[0]-DRP[59][10]">GT11[0]:  DRP[59] bit 10</a>
<a href="#virtex4-MGT-GT11[0]-RX_LOS_THRESHOLD[2]">GT11[0]:  RX_LOS_THRESHOLD bit 2</a>
</td>
</tr>

<tr><td>B70</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[7][19][70]" title="MAIN[7][19][70]">
<a href="#virtex4-MGT-GT11[0]-DRP[59][9]">GT11[0]:  DRP[59] bit 9</a>
<a href="#virtex4-MGT-GT11[0]-RX_LOS_THRESHOLD[1]">GT11[0]:  RX_LOS_THRESHOLD bit 1</a>
</td>
</tr>

<tr><td>B69</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[7][19][69]" title="MAIN[7][19][69]">
<a href="#virtex4-MGT-GT11[0]-DRP[59][8]">GT11[0]:  DRP[59] bit 8</a>
<a href="#virtex4-MGT-GT11[0]-RX_LOS_THRESHOLD[0]">GT11[0]:  RX_LOS_THRESHOLD bit 0</a>
</td>
</tr>

<tr><td>B68</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[7][19][68]" title="MAIN[7][19][68]">
<a href="#virtex4-MGT-GT11[0]-DRP[59][7]">GT11[0]:  DRP[59] bit 7</a>
<a href="#virtex4-MGT-GT11[0]-RX_LOS_INVALID_INCR[7]">GT11[0]:  RX_LOS_INVALID_INCR bit 7</a>
</td>
</tr>

<tr><td>B67</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[7][19][67]" title="MAIN[7][19][67]">
<a href="#virtex4-MGT-GT11[0]-DRP[59][6]">GT11[0]:  DRP[59] bit 6</a>
<a href="#virtex4-MGT-GT11[0]-RX_LOS_INVALID_INCR[6]">GT11[0]:  RX_LOS_INVALID_INCR bit 6</a>
</td>
</tr>

<tr><td>B66</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[7][19][66]" title="MAIN[7][19][66]">
<a href="#virtex4-MGT-GT11[0]-DRP[59][5]">GT11[0]:  DRP[59] bit 5</a>
<a href="#virtex4-MGT-GT11[0]-RX_LOS_INVALID_INCR[5]">GT11[0]:  RX_LOS_INVALID_INCR bit 5</a>
</td>
</tr>

<tr><td>B65</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[7][19][65]" title="MAIN[7][19][65]">
<a href="#virtex4-MGT-GT11[0]-DRP[59][4]">GT11[0]:  DRP[59] bit 4</a>
<a href="#virtex4-MGT-GT11[0]-RX_LOS_INVALID_INCR[4]">GT11[0]:  RX_LOS_INVALID_INCR bit 4</a>
</td>
</tr>

<tr><td>B64</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[7][19][64]" title="MAIN[7][19][64]">
<a href="#virtex4-MGT-GT11[0]-DRP[59][3]">GT11[0]:  DRP[59] bit 3</a>
<a href="#virtex4-MGT-GT11[0]-RX_LOS_INVALID_INCR[3]">GT11[0]:  RX_LOS_INVALID_INCR bit 3</a>
</td>
</tr>

<tr><td>B63</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[7][19][63]" title="MAIN[7][19][63]">
<a href="#virtex4-MGT-GT11[0]-DRP[59][2]">GT11[0]:  DRP[59] bit 2</a>
<a href="#virtex4-MGT-GT11[0]-RX_LOS_INVALID_INCR[2]">GT11[0]:  RX_LOS_INVALID_INCR bit 2</a>
</td>
</tr>

<tr><td>B62</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[7][19][62]" title="MAIN[7][19][62]">
<a href="#virtex4-MGT-GT11[0]-DRP[59][1]">GT11[0]:  DRP[59] bit 1</a>
<a href="#virtex4-MGT-GT11[0]-RX_LOS_INVALID_INCR[1]">GT11[0]:  RX_LOS_INVALID_INCR bit 1</a>
</td>
</tr>

<tr><td>B61</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[7][19][61]" title="MAIN[7][19][61]">
<a href="#virtex4-MGT-GT11[0]-DRP[59][0]">GT11[0]:  DRP[59] bit 0</a>
<a href="#virtex4-MGT-GT11[0]-RX_LOS_INVALID_INCR[0]">GT11[0]:  RX_LOS_INVALID_INCR bit 0</a>
</td>
</tr>

<tr><td>B60</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B59</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B58</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[7][19][58]" title="MAIN[7][19][58]">
<a href="#virtex4-MGT-GT11[0]-DRP_MASK[51]">GT11[0]:  DRP_MASK bit 51</a>
</td>
</tr>

<tr><td>B57</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B56</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[7][19][56]" title="MAIN[7][19][56]">
<a href="#virtex4-MGT-GT11[0]-DRP[51][15]">GT11[0]:  DRP[51] bit 15</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_2_MASK[3]">GT11[0]:  CLK_COR_SEQ_2_MASK bit 3</a>
</td>
</tr>

<tr><td>B55</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[7][19][55]" title="MAIN[7][19][55]">
<a href="#virtex4-MGT-GT11[0]-DRP[51][14]">GT11[0]:  DRP[51] bit 14</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_2_MASK[2]">GT11[0]:  CLK_COR_SEQ_2_MASK bit 2</a>
</td>
</tr>

<tr><td>B54</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[7][19][54]" title="MAIN[7][19][54]">
<a href="#virtex4-MGT-GT11[0]-DRP[51][13]">GT11[0]:  DRP[51] bit 13</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_2_MASK[1]">GT11[0]:  CLK_COR_SEQ_2_MASK bit 1</a>
</td>
</tr>

<tr><td>B53</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[7][19][53]" title="MAIN[7][19][53]">
<a href="#virtex4-MGT-GT11[0]-DRP[51][12]">GT11[0]:  DRP[51] bit 12</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_2_MASK[0]">GT11[0]:  CLK_COR_SEQ_2_MASK bit 0</a>
</td>
</tr>

<tr><td>B52</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[7][19][52]" title="MAIN[7][19][52]">
<a href="#virtex4-MGT-GT11[0]-DRP[51][11]">GT11[0]:  DRP[51] bit 11</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_2_4[10]">GT11[0]:  CLK_COR_SEQ_2_4 bit 10</a>
</td>
</tr>

<tr><td>B51</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[7][19][51]" title="MAIN[7][19][51]">
<a href="#virtex4-MGT-GT11[0]-DRP[51][10]">GT11[0]:  DRP[51] bit 10</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_2_4[9]">GT11[0]:  CLK_COR_SEQ_2_4 bit 9</a>
</td>
</tr>

<tr><td>B50</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[7][19][50]" title="MAIN[7][19][50]">
<a href="#virtex4-MGT-GT11[0]-DRP[51][9]">GT11[0]:  DRP[51] bit 9</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_2_4[8]">GT11[0]:  CLK_COR_SEQ_2_4 bit 8</a>
</td>
</tr>

<tr><td>B49</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[7][19][49]" title="MAIN[7][19][49]">
<a href="#virtex4-MGT-GT11[0]-DRP[51][8]">GT11[0]:  DRP[51] bit 8</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_2_4[7]">GT11[0]:  CLK_COR_SEQ_2_4 bit 7</a>
</td>
</tr>

<tr><td>B48</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[7][19][48]" title="MAIN[7][19][48]">
<a href="#virtex4-MGT-GT11[0]-DRP[51][7]">GT11[0]:  DRP[51] bit 7</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_2_4[6]">GT11[0]:  CLK_COR_SEQ_2_4 bit 6</a>
</td>
</tr>

<tr><td>B47</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[7][19][47]" title="MAIN[7][19][47]">
<a href="#virtex4-MGT-GT11[0]-DRP[51][6]">GT11[0]:  DRP[51] bit 6</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_2_4[5]">GT11[0]:  CLK_COR_SEQ_2_4 bit 5</a>
</td>
</tr>

<tr><td>B46</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[7][19][46]" title="MAIN[7][19][46]">
<a href="#virtex4-MGT-GT11[0]-DRP[51][5]">GT11[0]:  DRP[51] bit 5</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_2_4[4]">GT11[0]:  CLK_COR_SEQ_2_4 bit 4</a>
</td>
</tr>

<tr><td>B45</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[7][19][45]" title="MAIN[7][19][45]">
<a href="#virtex4-MGT-GT11[0]-DRP[51][4]">GT11[0]:  DRP[51] bit 4</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_2_4[3]">GT11[0]:  CLK_COR_SEQ_2_4 bit 3</a>
</td>
</tr>

<tr><td>B44</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[7][19][44]" title="MAIN[7][19][44]">
<a href="#virtex4-MGT-GT11[0]-DRP[51][3]">GT11[0]:  DRP[51] bit 3</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_2_4[2]">GT11[0]:  CLK_COR_SEQ_2_4 bit 2</a>
</td>
</tr>

<tr><td>B43</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[7][19][43]" title="MAIN[7][19][43]">
<a href="#virtex4-MGT-GT11[0]-DRP[51][2]">GT11[0]:  DRP[51] bit 2</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_2_4[1]">GT11[0]:  CLK_COR_SEQ_2_4 bit 1</a>
</td>
</tr>

<tr><td>B42</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[7][19][42]" title="MAIN[7][19][42]">
<a href="#virtex4-MGT-GT11[0]-DRP[51][1]">GT11[0]:  DRP[51] bit 1</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_2_4[0]">GT11[0]:  CLK_COR_SEQ_2_4 bit 0</a>
</td>
</tr>

<tr><td>B41</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[7][19][41]" title="MAIN[7][19][41]">
<a href="#virtex4-MGT-GT11[0]-DRP[51][0]">GT11[0]:  DRP[51] bit 0</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_2_3[10]">GT11[0]:  CLK_COR_SEQ_2_3 bit 10</a>
</td>
</tr>

<tr><td>B40</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B39</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B38</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[7][19][38]" title="MAIN[7][19][38]">
<a href="#virtex4-MGT-GT11[0]-DRP_MASK[43]">GT11[0]:  DRP_MASK bit 43</a>
</td>
</tr>

<tr><td>B37</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B36</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[7][19][36]" title="MAIN[7][19][36]">
<a href="#virtex4-MGT-GT11[0]-DRP[43][15]">GT11[0]:  DRP[43] bit 15</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_2_3[9]">GT11[0]:  CLK_COR_SEQ_2_3 bit 9</a>
</td>
</tr>

<tr><td>B35</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[7][19][35]" title="MAIN[7][19][35]">
<a href="#virtex4-MGT-GT11[0]-DRP[43][14]">GT11[0]:  DRP[43] bit 14</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_2_3[8]">GT11[0]:  CLK_COR_SEQ_2_3 bit 8</a>
</td>
</tr>

<tr><td>B34</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[7][19][34]" title="MAIN[7][19][34]">
<a href="#virtex4-MGT-GT11[0]-DRP[43][13]">GT11[0]:  DRP[43] bit 13</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_2_3[7]">GT11[0]:  CLK_COR_SEQ_2_3 bit 7</a>
</td>
</tr>

<tr><td>B33</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[7][19][33]" title="MAIN[7][19][33]">
<a href="#virtex4-MGT-GT11[0]-DRP[43][12]">GT11[0]:  DRP[43] bit 12</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_2_3[6]">GT11[0]:  CLK_COR_SEQ_2_3 bit 6</a>
</td>
</tr>

<tr><td>B32</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[7][19][32]" title="MAIN[7][19][32]">
<a href="#virtex4-MGT-GT11[0]-DRP[43][11]">GT11[0]:  DRP[43] bit 11</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_2_3[5]">GT11[0]:  CLK_COR_SEQ_2_3 bit 5</a>
</td>
</tr>

<tr><td>B31</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[7][19][31]" title="MAIN[7][19][31]">
<a href="#virtex4-MGT-GT11[0]-DRP[43][10]">GT11[0]:  DRP[43] bit 10</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_2_3[4]">GT11[0]:  CLK_COR_SEQ_2_3 bit 4</a>
</td>
</tr>

<tr><td>B30</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[7][19][30]" title="MAIN[7][19][30]">
<a href="#virtex4-MGT-GT11[0]-DRP[43][9]">GT11[0]:  DRP[43] bit 9</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_2_3[3]">GT11[0]:  CLK_COR_SEQ_2_3 bit 3</a>
</td>
</tr>

<tr><td>B29</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[7][19][29]" title="MAIN[7][19][29]">
<a href="#virtex4-MGT-GT11[0]-DRP[43][8]">GT11[0]:  DRP[43] bit 8</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_2_3[2]">GT11[0]:  CLK_COR_SEQ_2_3 bit 2</a>
</td>
</tr>

<tr><td>B28</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[7][19][28]" title="MAIN[7][19][28]">
<a href="#virtex4-MGT-GT11[0]-DRP[43][7]">GT11[0]:  DRP[43] bit 7</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_2_3[1]">GT11[0]:  CLK_COR_SEQ_2_3 bit 1</a>
</td>
</tr>

<tr><td>B27</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[7][19][27]" title="MAIN[7][19][27]">
<a href="#virtex4-MGT-GT11[0]-DRP[43][6]">GT11[0]:  DRP[43] bit 6</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_2_3[0]">GT11[0]:  CLK_COR_SEQ_2_3 bit 0</a>
</td>
</tr>

<tr><td>B26</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[7][19][26]" title="MAIN[7][19][26]">
<a href="#virtex4-MGT-GT11[0]-DRP[43][5]">GT11[0]:  DRP[43] bit 5</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_2_2[10]">GT11[0]:  CLK_COR_SEQ_2_2 bit 10</a>
</td>
</tr>

<tr><td>B25</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[7][19][25]" title="MAIN[7][19][25]">
<a href="#virtex4-MGT-GT11[0]-DRP[43][4]">GT11[0]:  DRP[43] bit 4</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_2_2[9]">GT11[0]:  CLK_COR_SEQ_2_2 bit 9</a>
</td>
</tr>

<tr><td>B24</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[7][19][24]" title="MAIN[7][19][24]">
<a href="#virtex4-MGT-GT11[0]-DRP[43][3]">GT11[0]:  DRP[43] bit 3</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_2_2[8]">GT11[0]:  CLK_COR_SEQ_2_2 bit 8</a>
</td>
</tr>

<tr><td>B23</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[7][19][23]" title="MAIN[7][19][23]">
<a href="#virtex4-MGT-GT11[0]-DRP[43][2]">GT11[0]:  DRP[43] bit 2</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_2_2[7]">GT11[0]:  CLK_COR_SEQ_2_2 bit 7</a>
</td>
</tr>

<tr><td>B22</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[7][19][22]" title="MAIN[7][19][22]">
<a href="#virtex4-MGT-GT11[0]-DRP[43][1]">GT11[0]:  DRP[43] bit 1</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_2_2[6]">GT11[0]:  CLK_COR_SEQ_2_2 bit 6</a>
</td>
</tr>

<tr><td>B21</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[7][19][21]" title="MAIN[7][19][21]">
<a href="#virtex4-MGT-GT11[0]-DRP[43][0]">GT11[0]:  DRP[43] bit 0</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_2_2[5]">GT11[0]:  CLK_COR_SEQ_2_2 bit 5</a>
</td>
</tr>

<tr><td>B20</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B19</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B18</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[7][19][18]" title="MAIN[7][19][18]">
<a href="#virtex4-MGT-GT11[0]-DRP_MASK[35]">GT11[0]:  DRP_MASK bit 35</a>
</td>
</tr>

<tr><td>B17</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B16</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[7][19][16]" title="MAIN[7][19][16]">
<a href="#virtex4-MGT-GT11[0]-DRP[35][15]">GT11[0]:  DRP[35] bit 15</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_2_2[4]">GT11[0]:  CLK_COR_SEQ_2_2 bit 4</a>
</td>
</tr>

<tr><td>B15</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[7][19][15]" title="MAIN[7][19][15]">
<a href="#virtex4-MGT-GT11[0]-DRP[35][14]">GT11[0]:  DRP[35] bit 14</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_2_2[3]">GT11[0]:  CLK_COR_SEQ_2_2 bit 3</a>
</td>
</tr>

<tr><td>B14</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[7][19][14]" title="MAIN[7][19][14]">
<a href="#virtex4-MGT-GT11[0]-DRP[35][13]">GT11[0]:  DRP[35] bit 13</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_2_2[2]">GT11[0]:  CLK_COR_SEQ_2_2 bit 2</a>
</td>
</tr>

<tr><td>B13</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[7][19][13]" title="MAIN[7][19][13]">
<a href="#virtex4-MGT-GT11[0]-DRP[35][12]">GT11[0]:  DRP[35] bit 12</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_2_2[1]">GT11[0]:  CLK_COR_SEQ_2_2 bit 1</a>
</td>
</tr>

<tr><td>B12</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[7][19][12]" title="MAIN[7][19][12]">
<a href="#virtex4-MGT-GT11[0]-DRP[35][11]">GT11[0]:  DRP[35] bit 11</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_2_2[0]">GT11[0]:  CLK_COR_SEQ_2_2 bit 0</a>
</td>
</tr>

<tr><td>B11</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[7][19][11]" title="MAIN[7][19][11]">
<a href="#virtex4-MGT-GT11[0]-DRP[35][10]">GT11[0]:  DRP[35] bit 10</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_2_1[10]">GT11[0]:  CLK_COR_SEQ_2_1 bit 10</a>
</td>
</tr>

<tr><td>B10</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[7][19][10]" title="MAIN[7][19][10]">
<a href="#virtex4-MGT-GT11[0]-DRP[35][9]">GT11[0]:  DRP[35] bit 9</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_2_1[9]">GT11[0]:  CLK_COR_SEQ_2_1 bit 9</a>
</td>
</tr>

<tr><td>B9</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[7][19][9]" title="MAIN[7][19][9]">
<a href="#virtex4-MGT-GT11[0]-DRP[35][8]">GT11[0]:  DRP[35] bit 8</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_2_1[8]">GT11[0]:  CLK_COR_SEQ_2_1 bit 8</a>
</td>
</tr>

<tr><td>B8</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[7][19][8]" title="MAIN[7][19][8]">
<a href="#virtex4-MGT-GT11[0]-DRP[35][7]">GT11[0]:  DRP[35] bit 7</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_2_1[7]">GT11[0]:  CLK_COR_SEQ_2_1 bit 7</a>
</td>
</tr>

<tr><td>B7</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[7][19][7]" title="MAIN[7][19][7]">
<a href="#virtex4-MGT-GT11[0]-DRP[35][6]">GT11[0]:  DRP[35] bit 6</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_2_1[6]">GT11[0]:  CLK_COR_SEQ_2_1 bit 6</a>
</td>
</tr>

<tr><td>B6</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[7][19][6]" title="MAIN[7][19][6]">
<a href="#virtex4-MGT-GT11[0]-DRP[35][5]">GT11[0]:  DRP[35] bit 5</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_2_1[5]">GT11[0]:  CLK_COR_SEQ_2_1 bit 5</a>
</td>
</tr>

<tr><td>B5</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[7][19][5]" title="MAIN[7][19][5]">
<a href="#virtex4-MGT-GT11[0]-DRP[35][4]">GT11[0]:  DRP[35] bit 4</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_2_1[4]">GT11[0]:  CLK_COR_SEQ_2_1 bit 4</a>
</td>
</tr>

<tr><td>B4</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[7][19][4]" title="MAIN[7][19][4]">
<a href="#virtex4-MGT-GT11[0]-DRP[35][3]">GT11[0]:  DRP[35] bit 3</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_2_1[3]">GT11[0]:  CLK_COR_SEQ_2_1 bit 3</a>
</td>
</tr>

<tr><td>B3</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[7][19][3]" title="MAIN[7][19][3]">
<a href="#virtex4-MGT-GT11[0]-DRP[35][2]">GT11[0]:  DRP[35] bit 2</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_2_1[2]">GT11[0]:  CLK_COR_SEQ_2_1 bit 2</a>
</td>
</tr>

<tr><td>B2</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[7][19][2]" title="MAIN[7][19][2]">
<a href="#virtex4-MGT-GT11[0]-DRP[35][1]">GT11[0]:  DRP[35] bit 1</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_2_1[1]">GT11[0]:  CLK_COR_SEQ_2_1 bit 1</a>
</td>
</tr>

<tr><td>B1</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[7][19][1]" title="MAIN[7][19][1]">
<a href="#virtex4-MGT-GT11[0]-DRP[35][0]">GT11[0]:  DRP[35] bit 0</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_2_1[0]">GT11[0]:  CLK_COR_SEQ_2_1 bit 0</a>
</td>
</tr>

<tr><td>B0</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex4 MGT rect MAIN[8]</caption>
<thead>
<tr><th rowspan="2">Bit</th><th colspan="20">Frame</th></tr>

<tr>
<th>F0</th>
<th>F1</th>
<th>F2</th>
<th>F3</th>
<th>F4</th>
<th>F5</th>
<th>F6</th>
<th>F7</th>
<th>F8</th>
<th>F9</th>
<th>F10</th>
<th>F11</th>
<th>F12</th>
<th>F13</th>
<th>F14</th>
<th>F15</th>
<th>F16</th>
<th>F17</th>
<th>F18</th>
<th>F19</th>
</tr>

</thead>

<tbody>
<tr><td>B79</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B78</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[8][19][78]" title="MAIN[8][19][78]">
<a href="#virtex4-MGT-GT11[0]-DRP_MASK[28]">GT11[0]:  DRP_MASK bit 28</a>
</td>
</tr>

<tr><td>B77</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B76</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[8][19][76]" title="MAIN[8][19][76]">
<a href="#virtex4-MGT-GT11[0]-DRP[28][15]">GT11[0]:  DRP[28] bit 15</a>
<a href="#virtex4-MGT-GT11[0]-RXEQ[63]">GT11[0]:  RXEQ bit 63</a>
</td>
</tr>

<tr><td>B75</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[8][19][75]" title="MAIN[8][19][75]">
<a href="#virtex4-MGT-GT11[0]-DRP[28][14]">GT11[0]:  DRP[28] bit 14</a>
<a href="#virtex4-MGT-GT11[0]-RXEQ[62]">GT11[0]:  RXEQ bit 62</a>
</td>
</tr>

<tr><td>B74</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[8][19][74]" title="MAIN[8][19][74]">
<a href="#virtex4-MGT-GT11[0]-DRP[28][13]">GT11[0]:  DRP[28] bit 13</a>
<a href="#virtex4-MGT-GT11[0]-RXEQ[61]">GT11[0]:  RXEQ bit 61</a>
</td>
</tr>

<tr><td>B73</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[8][19][73]" title="MAIN[8][19][73]">
<a href="#virtex4-MGT-GT11[0]-DRP[28][12]">GT11[0]:  DRP[28] bit 12</a>
<a href="#virtex4-MGT-GT11[0]-RXEQ[60]">GT11[0]:  RXEQ bit 60</a>
</td>
</tr>

<tr><td>B72</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[8][19][72]" title="MAIN[8][19][72]">
<a href="#virtex4-MGT-GT11[0]-DRP[28][11]">GT11[0]:  DRP[28] bit 11</a>
<a href="#virtex4-MGT-GT11[0]-RXEQ[59]">GT11[0]:  RXEQ bit 59</a>
</td>
</tr>

<tr><td>B71</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[8][19][71]" title="MAIN[8][19][71]">
<a href="#virtex4-MGT-GT11[0]-DRP[28][10]">GT11[0]:  DRP[28] bit 10</a>
<a href="#virtex4-MGT-GT11[0]-RXEQ[58]">GT11[0]:  RXEQ bit 58</a>
</td>
</tr>

<tr><td>B70</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[8][19][70]" title="MAIN[8][19][70]">
<a href="#virtex4-MGT-GT11[0]-DRP[28][9]">GT11[0]:  DRP[28] bit 9</a>
<a href="#virtex4-MGT-GT11[0]-RXEQ[57]">GT11[0]:  RXEQ bit 57</a>
</td>
</tr>

<tr><td>B69</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[8][19][69]" title="MAIN[8][19][69]">
<a href="#virtex4-MGT-GT11[0]-DRP[28][8]">GT11[0]:  DRP[28] bit 8</a>
<a href="#virtex4-MGT-GT11[0]-RXEQ[56]">GT11[0]:  RXEQ bit 56</a>
</td>
</tr>

<tr><td>B68</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[8][19][68]" title="MAIN[8][19][68]">
<a href="#virtex4-MGT-GT11[0]-DRP[28][7]">GT11[0]:  DRP[28] bit 7</a>
<a href="#virtex4-MGT-GT11[0]-RXEQ[55]">GT11[0]:  RXEQ bit 55</a>
</td>
</tr>

<tr><td>B67</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[8][19][67]" title="MAIN[8][19][67]">
<a href="#virtex4-MGT-GT11[0]-DRP[28][6]">GT11[0]:  DRP[28] bit 6</a>
<a href="#virtex4-MGT-GT11[0]-RXEQ[54]">GT11[0]:  RXEQ bit 54</a>
</td>
</tr>

<tr><td>B66</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[8][19][66]" title="MAIN[8][19][66]">
<a href="#virtex4-MGT-GT11[0]-DRP[28][5]">GT11[0]:  DRP[28] bit 5</a>
<a href="#virtex4-MGT-GT11[0]-RXEQ[53]">GT11[0]:  RXEQ bit 53</a>
</td>
</tr>

<tr><td>B65</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[8][19][65]" title="MAIN[8][19][65]">
<a href="#virtex4-MGT-GT11[0]-DRP[28][4]">GT11[0]:  DRP[28] bit 4</a>
<a href="#virtex4-MGT-GT11[0]-RXEQ[52]">GT11[0]:  RXEQ bit 52</a>
</td>
</tr>

<tr><td>B64</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[8][19][64]" title="MAIN[8][19][64]">
<a href="#virtex4-MGT-GT11[0]-DRP[28][3]">GT11[0]:  DRP[28] bit 3</a>
<a href="#virtex4-MGT-GT11[0]-RXEQ[51]">GT11[0]:  RXEQ bit 51</a>
</td>
</tr>

<tr><td>B63</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[8][19][63]" title="MAIN[8][19][63]">
<a href="#virtex4-MGT-GT11[0]-DRP[28][2]">GT11[0]:  DRP[28] bit 2</a>
<a href="#virtex4-MGT-GT11[0]-RXEQ[50]">GT11[0]:  RXEQ bit 50</a>
</td>
</tr>

<tr><td>B62</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[8][19][62]" title="MAIN[8][19][62]">
<a href="#virtex4-MGT-GT11[0]-DRP[28][1]">GT11[0]:  DRP[28] bit 1</a>
<a href="#virtex4-MGT-GT11[0]-RXEQ[49]">GT11[0]:  RXEQ bit 49</a>
</td>
</tr>

<tr><td>B61</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[8][19][61]" title="MAIN[8][19][61]">
<a href="#virtex4-MGT-GT11[0]-DRP[28][0]">GT11[0]:  DRP[28] bit 0</a>
<a href="#virtex4-MGT-GT11[0]-RXEQ[48]">GT11[0]:  RXEQ bit 48</a>
</td>
</tr>

<tr><td>B60</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B59</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B58</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[8][19][58]" title="MAIN[8][19][58]">
<a href="#virtex4-MGT-GT11[0]-DRP_MASK[20]">GT11[0]:  DRP_MASK bit 20</a>
</td>
</tr>

<tr><td>B57</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B56</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[8][19][56]" title="MAIN[8][19][56]">
<a href="#virtex4-MGT-GT11[0]-DRP[20][15]">GT11[0]:  DRP[20] bit 15</a>
<a href="#virtex4-MGT-GT11[0]-RXEQ[47]">GT11[0]:  RXEQ bit 47</a>
</td>
</tr>

<tr><td>B55</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[8][19][55]" title="MAIN[8][19][55]">
<a href="#virtex4-MGT-GT11[0]-DRP[20][14]">GT11[0]:  DRP[20] bit 14</a>
<a href="#virtex4-MGT-GT11[0]-RXEQ[46]">GT11[0]:  RXEQ bit 46</a>
</td>
</tr>

<tr><td>B54</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[8][19][54]" title="MAIN[8][19][54]">
<a href="#virtex4-MGT-GT11[0]-DRP[20][13]">GT11[0]:  DRP[20] bit 13</a>
<a href="#virtex4-MGT-GT11[0]-RXEQ[45]">GT11[0]:  RXEQ bit 45</a>
</td>
</tr>

<tr><td>B53</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[8][19][53]" title="MAIN[8][19][53]">
<a href="#virtex4-MGT-GT11[0]-DRP[20][12]">GT11[0]:  DRP[20] bit 12</a>
<a href="#virtex4-MGT-GT11[0]-RXEQ[44]">GT11[0]:  RXEQ bit 44</a>
</td>
</tr>

<tr><td>B52</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[8][19][52]" title="MAIN[8][19][52]">
<a href="#virtex4-MGT-GT11[0]-DRP[20][11]">GT11[0]:  DRP[20] bit 11</a>
<a href="#virtex4-MGT-GT11[0]-RXEQ[43]">GT11[0]:  RXEQ bit 43</a>
</td>
</tr>

<tr><td>B51</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[8][19][51]" title="MAIN[8][19][51]">
<a href="#virtex4-MGT-GT11[0]-DRP[20][10]">GT11[0]:  DRP[20] bit 10</a>
<a href="#virtex4-MGT-GT11[0]-RXEQ[42]">GT11[0]:  RXEQ bit 42</a>
</td>
</tr>

<tr><td>B50</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[8][19][50]" title="MAIN[8][19][50]">
<a href="#virtex4-MGT-GT11[0]-DRP[20][9]">GT11[0]:  DRP[20] bit 9</a>
<a href="#virtex4-MGT-GT11[0]-RXEQ[41]">GT11[0]:  RXEQ bit 41</a>
</td>
</tr>

<tr><td>B49</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[8][19][49]" title="MAIN[8][19][49]">
<a href="#virtex4-MGT-GT11[0]-DRP[20][8]">GT11[0]:  DRP[20] bit 8</a>
<a href="#virtex4-MGT-GT11[0]-RXEQ[40]">GT11[0]:  RXEQ bit 40</a>
</td>
</tr>

<tr><td>B48</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[8][19][48]" title="MAIN[8][19][48]">
<a href="#virtex4-MGT-GT11[0]-DRP[20][7]">GT11[0]:  DRP[20] bit 7</a>
<a href="#virtex4-MGT-GT11[0]-RXEQ[39]">GT11[0]:  RXEQ bit 39</a>
</td>
</tr>

<tr><td>B47</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[8][19][47]" title="MAIN[8][19][47]">
<a href="#virtex4-MGT-GT11[0]-DRP[20][6]">GT11[0]:  DRP[20] bit 6</a>
<a href="#virtex4-MGT-GT11[0]-RXEQ[38]">GT11[0]:  RXEQ bit 38</a>
</td>
</tr>

<tr><td>B46</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[8][19][46]" title="MAIN[8][19][46]">
<a href="#virtex4-MGT-GT11[0]-DRP[20][5]">GT11[0]:  DRP[20] bit 5</a>
<a href="#virtex4-MGT-GT11[0]-RXEQ[37]">GT11[0]:  RXEQ bit 37</a>
</td>
</tr>

<tr><td>B45</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[8][19][45]" title="MAIN[8][19][45]">
<a href="#virtex4-MGT-GT11[0]-DRP[20][4]">GT11[0]:  DRP[20] bit 4</a>
<a href="#virtex4-MGT-GT11[0]-RXEQ[36]">GT11[0]:  RXEQ bit 36</a>
</td>
</tr>

<tr><td>B44</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[8][19][44]" title="MAIN[8][19][44]">
<a href="#virtex4-MGT-GT11[0]-DRP[20][3]">GT11[0]:  DRP[20] bit 3</a>
<a href="#virtex4-MGT-GT11[0]-RXEQ[35]">GT11[0]:  RXEQ bit 35</a>
</td>
</tr>

<tr><td>B43</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[8][19][43]" title="MAIN[8][19][43]">
<a href="#virtex4-MGT-GT11[0]-DRP[20][2]">GT11[0]:  DRP[20] bit 2</a>
<a href="#virtex4-MGT-GT11[0]-RXEQ[34]">GT11[0]:  RXEQ bit 34</a>
</td>
</tr>

<tr><td>B42</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[8][19][42]" title="MAIN[8][19][42]">
<a href="#virtex4-MGT-GT11[0]-DRP[20][1]">GT11[0]:  DRP[20] bit 1</a>
<a href="#virtex4-MGT-GT11[0]-RXEQ[33]">GT11[0]:  RXEQ bit 33</a>
</td>
</tr>

<tr><td>B41</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[8][19][41]" title="MAIN[8][19][41]">
<a href="#virtex4-MGT-GT11[0]-DRP[20][0]">GT11[0]:  DRP[20] bit 0</a>
<a href="#virtex4-MGT-GT11[0]-RXEQ[32]">GT11[0]:  RXEQ bit 32</a>
</td>
</tr>

<tr><td>B40</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B39</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B38</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[8][19][38]" title="MAIN[8][19][38]">
<a href="#virtex4-MGT-GT11[0]-DRP_MASK[12]">GT11[0]:  DRP_MASK bit 12</a>
</td>
</tr>

<tr><td>B37</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B36</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[8][19][36]" title="MAIN[8][19][36]">
<a href="#virtex4-MGT-GT11[0]-DRP[12][15]">GT11[0]:  DRP[12] bit 15</a>
<a href="#virtex4-MGT-GT11[0]-RXEQ[31]">GT11[0]:  RXEQ bit 31</a>
</td>
</tr>

<tr><td>B35</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[8][19][35]" title="MAIN[8][19][35]">
<a href="#virtex4-MGT-GT11[0]-DRP[12][14]">GT11[0]:  DRP[12] bit 14</a>
<a href="#virtex4-MGT-GT11[0]-RXEQ[30]">GT11[0]:  RXEQ bit 30</a>
</td>
</tr>

<tr><td>B34</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[8][19][34]" title="MAIN[8][19][34]">
<a href="#virtex4-MGT-GT11[0]-DRP[12][13]">GT11[0]:  DRP[12] bit 13</a>
<a href="#virtex4-MGT-GT11[0]-RXEQ[29]">GT11[0]:  RXEQ bit 29</a>
</td>
</tr>

<tr><td>B33</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[8][19][33]" title="MAIN[8][19][33]">
<a href="#virtex4-MGT-GT11[0]-DRP[12][12]">GT11[0]:  DRP[12] bit 12</a>
<a href="#virtex4-MGT-GT11[0]-RXEQ[28]">GT11[0]:  RXEQ bit 28</a>
</td>
</tr>

<tr><td>B32</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[8][19][32]" title="MAIN[8][19][32]">
<a href="#virtex4-MGT-GT11[0]-DRP[12][11]">GT11[0]:  DRP[12] bit 11</a>
<a href="#virtex4-MGT-GT11[0]-RXEQ[27]">GT11[0]:  RXEQ bit 27</a>
</td>
</tr>

<tr><td>B31</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[8][19][31]" title="MAIN[8][19][31]">
<a href="#virtex4-MGT-GT11[0]-DRP[12][10]">GT11[0]:  DRP[12] bit 10</a>
<a href="#virtex4-MGT-GT11[0]-RXEQ[26]">GT11[0]:  RXEQ bit 26</a>
</td>
</tr>

<tr><td>B30</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[8][19][30]" title="MAIN[8][19][30]">
<a href="#virtex4-MGT-GT11[0]-DRP[12][9]">GT11[0]:  DRP[12] bit 9</a>
<a href="#virtex4-MGT-GT11[0]-RXEQ[25]">GT11[0]:  RXEQ bit 25</a>
</td>
</tr>

<tr><td>B29</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[8][19][29]" title="MAIN[8][19][29]">
<a href="#virtex4-MGT-GT11[0]-DRP[12][8]">GT11[0]:  DRP[12] bit 8</a>
<a href="#virtex4-MGT-GT11[0]-RXEQ[24]">GT11[0]:  RXEQ bit 24</a>
</td>
</tr>

<tr><td>B28</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[8][19][28]" title="MAIN[8][19][28]">
<a href="#virtex4-MGT-GT11[0]-DRP[12][7]">GT11[0]:  DRP[12] bit 7</a>
<a href="#virtex4-MGT-GT11[0]-RXEQ[23]">GT11[0]:  RXEQ bit 23</a>
</td>
</tr>

<tr><td>B27</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[8][19][27]" title="MAIN[8][19][27]">
<a href="#virtex4-MGT-GT11[0]-DRP[12][6]">GT11[0]:  DRP[12] bit 6</a>
<a href="#virtex4-MGT-GT11[0]-RXEQ[22]">GT11[0]:  RXEQ bit 22</a>
</td>
</tr>

<tr><td>B26</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[8][19][26]" title="MAIN[8][19][26]">
<a href="#virtex4-MGT-GT11[0]-DRP[12][5]">GT11[0]:  DRP[12] bit 5</a>
<a href="#virtex4-MGT-GT11[0]-RXEQ[21]">GT11[0]:  RXEQ bit 21</a>
</td>
</tr>

<tr><td>B25</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[8][19][25]" title="MAIN[8][19][25]">
<a href="#virtex4-MGT-GT11[0]-DRP[12][4]">GT11[0]:  DRP[12] bit 4</a>
<a href="#virtex4-MGT-GT11[0]-RXEQ[20]">GT11[0]:  RXEQ bit 20</a>
</td>
</tr>

<tr><td>B24</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[8][19][24]" title="MAIN[8][19][24]">
<a href="#virtex4-MGT-GT11[0]-DRP[12][3]">GT11[0]:  DRP[12] bit 3</a>
<a href="#virtex4-MGT-GT11[0]-RXEQ[19]">GT11[0]:  RXEQ bit 19</a>
</td>
</tr>

<tr><td>B23</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[8][19][23]" title="MAIN[8][19][23]">
<a href="#virtex4-MGT-GT11[0]-DRP[12][2]">GT11[0]:  DRP[12] bit 2</a>
<a href="#virtex4-MGT-GT11[0]-RXEQ[18]">GT11[0]:  RXEQ bit 18</a>
</td>
</tr>

<tr><td>B22</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[8][19][22]" title="MAIN[8][19][22]">
<a href="#virtex4-MGT-GT11[0]-DRP[12][1]">GT11[0]:  DRP[12] bit 1</a>
<a href="#virtex4-MGT-GT11[0]-RXEQ[17]">GT11[0]:  RXEQ bit 17</a>
</td>
</tr>

<tr><td>B21</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[8][19][21]" title="MAIN[8][19][21]">
<a href="#virtex4-MGT-GT11[0]-DRP[12][0]">GT11[0]:  DRP[12] bit 0</a>
<a href="#virtex4-MGT-GT11[0]-RXEQ[16]">GT11[0]:  RXEQ bit 16</a>
</td>
</tr>

<tr><td>B20</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B19</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B18</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[8][19][18]" title="MAIN[8][19][18]">
<a href="#virtex4-MGT-GT11[0]-DRP_MASK[4]">GT11[0]:  DRP_MASK bit 4</a>
</td>
</tr>

<tr><td>B17</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B16</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[8][19][16]" title="MAIN[8][19][16]">
<a href="#virtex4-MGT-GT11[0]-DRP[4][15]">GT11[0]:  DRP[4] bit 15</a>
<a href="#virtex4-MGT-GT11[0]-RXEQ[15]">GT11[0]:  RXEQ bit 15</a>
</td>
</tr>

<tr><td>B15</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[8][19][15]" title="MAIN[8][19][15]">
<a href="#virtex4-MGT-GT11[0]-DRP[4][14]">GT11[0]:  DRP[4] bit 14</a>
<a href="#virtex4-MGT-GT11[0]-RXEQ[14]">GT11[0]:  RXEQ bit 14</a>
</td>
</tr>

<tr><td>B14</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[8][19][14]" title="MAIN[8][19][14]">
<a href="#virtex4-MGT-GT11[0]-DRP[4][13]">GT11[0]:  DRP[4] bit 13</a>
<a href="#virtex4-MGT-GT11[0]-RXEQ[13]">GT11[0]:  RXEQ bit 13</a>
</td>
</tr>

<tr><td>B13</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[8][19][13]" title="MAIN[8][19][13]">
<a href="#virtex4-MGT-GT11[0]-DRP[4][12]">GT11[0]:  DRP[4] bit 12</a>
<a href="#virtex4-MGT-GT11[0]-RXEQ[12]">GT11[0]:  RXEQ bit 12</a>
</td>
</tr>

<tr><td>B12</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[8][19][12]" title="MAIN[8][19][12]">
<a href="#virtex4-MGT-GT11[0]-DRP[4][11]">GT11[0]:  DRP[4] bit 11</a>
<a href="#virtex4-MGT-GT11[0]-RXEQ[11]">GT11[0]:  RXEQ bit 11</a>
</td>
</tr>

<tr><td>B11</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[8][19][11]" title="MAIN[8][19][11]">
<a href="#virtex4-MGT-GT11[0]-DRP[4][10]">GT11[0]:  DRP[4] bit 10</a>
<a href="#virtex4-MGT-GT11[0]-RXEQ[10]">GT11[0]:  RXEQ bit 10</a>
</td>
</tr>

<tr><td>B10</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[8][19][10]" title="MAIN[8][19][10]">
<a href="#virtex4-MGT-GT11[0]-DRP[4][9]">GT11[0]:  DRP[4] bit 9</a>
<a href="#virtex4-MGT-GT11[0]-RXEQ[9]">GT11[0]:  RXEQ bit 9</a>
</td>
</tr>

<tr><td>B9</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[8][19][9]" title="MAIN[8][19][9]">
<a href="#virtex4-MGT-GT11[0]-DRP[4][8]">GT11[0]:  DRP[4] bit 8</a>
<a href="#virtex4-MGT-GT11[0]-RXEQ[8]">GT11[0]:  RXEQ bit 8</a>
</td>
</tr>

<tr><td>B8</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[8][19][8]" title="MAIN[8][19][8]">
<a href="#virtex4-MGT-GT11[0]-DRP[4][7]">GT11[0]:  DRP[4] bit 7</a>
<a href="#virtex4-MGT-GT11[0]-RXEQ[7]">GT11[0]:  RXEQ bit 7</a>
</td>
</tr>

<tr><td>B7</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[8][19][7]" title="MAIN[8][19][7]">
<a href="#virtex4-MGT-GT11[0]-DRP[4][6]">GT11[0]:  DRP[4] bit 6</a>
<a href="#virtex4-MGT-GT11[0]-RXEQ[6]">GT11[0]:  RXEQ bit 6</a>
</td>
</tr>

<tr><td>B6</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[8][19][6]" title="MAIN[8][19][6]">
<a href="#virtex4-MGT-GT11[0]-DRP[4][5]">GT11[0]:  DRP[4] bit 5</a>
<a href="#virtex4-MGT-GT11[0]-RXEQ[5]">GT11[0]:  RXEQ bit 5</a>
</td>
</tr>

<tr><td>B5</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[8][19][5]" title="MAIN[8][19][5]">
<a href="#virtex4-MGT-GT11[0]-DRP[4][4]">GT11[0]:  DRP[4] bit 4</a>
<a href="#virtex4-MGT-GT11[0]-RXEQ[4]">GT11[0]:  RXEQ bit 4</a>
</td>
</tr>

<tr><td>B4</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[8][19][4]" title="MAIN[8][19][4]">
<a href="#virtex4-MGT-GT11[0]-DRP[4][3]">GT11[0]:  DRP[4] bit 3</a>
<a href="#virtex4-MGT-GT11[0]-RXEQ[3]">GT11[0]:  RXEQ bit 3</a>
</td>
</tr>

<tr><td>B3</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[8][19][3]" title="MAIN[8][19][3]">
<a href="#virtex4-MGT-GT11[0]-DRP[4][2]">GT11[0]:  DRP[4] bit 2</a>
<a href="#virtex4-MGT-GT11[0]-RXEQ[2]">GT11[0]:  RXEQ bit 2</a>
</td>
</tr>

<tr><td>B2</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[8][19][2]" title="MAIN[8][19][2]">
<a href="#virtex4-MGT-GT11[0]-DRP[4][1]">GT11[0]:  DRP[4] bit 1</a>
<a href="#virtex4-MGT-GT11[0]-RXEQ[1]">GT11[0]:  RXEQ bit 1</a>
</td>
</tr>

<tr><td>B1</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[8][19][1]" title="MAIN[8][19][1]">
<a href="#virtex4-MGT-GT11[0]-DRP[4][0]">GT11[0]:  DRP[4] bit 0</a>
<a href="#virtex4-MGT-GT11[0]-RXEQ[0]">GT11[0]:  RXEQ bit 0</a>
</td>
</tr>

<tr><td>B0</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex4 MGT rect MAIN[9]</caption>
<thead>
<tr><th rowspan="2">Bit</th><th colspan="20">Frame</th></tr>

<tr>
<th>F0</th>
<th>F1</th>
<th>F2</th>
<th>F3</th>
<th>F4</th>
<th>F5</th>
<th>F6</th>
<th>F7</th>
<th>F8</th>
<th>F9</th>
<th>F10</th>
<th>F11</th>
<th>F12</th>
<th>F13</th>
<th>F14</th>
<th>F15</th>
<th>F16</th>
<th>F17</th>
<th>F18</th>
<th>F19</th>
</tr>

</thead>

<tbody>
<tr><td>B79</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B78</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[9][19][78]" title="MAIN[9][19][78]">
<a href="#virtex4-MGT-GT11[0]-DRP_MASK[60]">GT11[0]:  DRP_MASK bit 60</a>
</td>
</tr>

<tr><td>B77</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B76</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[9][19][76]" title="MAIN[9][19][76]">
<a href="#virtex4-MGT-GT11[0]-DRP[60][15]">GT11[0]:  DRP[60] bit 15</a>
<a href="#virtex4-MGT-GT11[0]-RXDATA_SEL[1]">GT11[0]:  RXDATA_SEL bit 1</a>
</td>
</tr>

<tr><td>B75</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[9][19][75]" title="MAIN[9][19][75]">
<a href="#virtex4-MGT-GT11[0]-DRP[60][14]">GT11[0]:  DRP[60] bit 14</a>
<a href="#virtex4-MGT-GT11[0]-RXDATA_SEL[0]">GT11[0]:  RXDATA_SEL bit 0</a>
</td>
</tr>

<tr><td>B74</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[9][19][74]" title="MAIN[9][19][74]">
<a href="#virtex4-MGT-GT11[0]-DRP[60][13]">GT11[0]:  DRP[60] bit 13</a>
<a href="#virtex4-MGT-GT11[0]-TXDATA_SEL[1]">GT11[0]:  TXDATA_SEL bit 1</a>
</td>
</tr>

<tr><td>B73</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[9][19][73]" title="MAIN[9][19][73]">
<a href="#virtex4-MGT-GT11[0]-DRP[60][12]">GT11[0]:  DRP[60] bit 12</a>
<a href="#virtex4-MGT-GT11[0]-TXDATA_SEL[0]">GT11[0]:  TXDATA_SEL bit 0</a>
</td>
</tr>

<tr><td>B72</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[9][19][72]" title="MAIN[9][19][72]">
<a href="#virtex4-MGT-GT11[0]-DRP[60][11]">GT11[0]:  DRP[60] bit 11</a>
<a href="#virtex4-MGT-GT11[0]-RESERVED_CCB">GT11[0]:  RESERVED_CCB</a>
</td>
</tr>

<tr><td>B71</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[9][19][71]" title="MAIN[9][19][71]">
<a href="#virtex4-MGT-GT11[0]-DRP[60][10]">GT11[0]:  DRP[60] bit 10</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_MIN_LAT[5]">GT11[0]:  CLK_COR_MIN_LAT bit 5</a>
</td>
</tr>

<tr><td>B70</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[9][19][70]" title="MAIN[9][19][70]">
<a href="#virtex4-MGT-GT11[0]-DRP[60][9]">GT11[0]:  DRP[60] bit 9</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_MIN_LAT[4]">GT11[0]:  CLK_COR_MIN_LAT bit 4</a>
</td>
</tr>

<tr><td>B69</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[9][19][69]" title="MAIN[9][19][69]">
<a href="#virtex4-MGT-GT11[0]-DRP[60][8]">GT11[0]:  DRP[60] bit 8</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_MIN_LAT[3]">GT11[0]:  CLK_COR_MIN_LAT bit 3</a>
</td>
</tr>

<tr><td>B68</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[9][19][68]" title="MAIN[9][19][68]">
<a href="#virtex4-MGT-GT11[0]-DRP[60][7]">GT11[0]:  DRP[60] bit 7</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_MIN_LAT[2]">GT11[0]:  CLK_COR_MIN_LAT bit 2</a>
</td>
</tr>

<tr><td>B67</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[9][19][67]" title="MAIN[9][19][67]">
<a href="#virtex4-MGT-GT11[0]-DRP[60][6]">GT11[0]:  DRP[60] bit 6</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_MIN_LAT[1]">GT11[0]:  CLK_COR_MIN_LAT bit 1</a>
</td>
</tr>

<tr><td>B66</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[9][19][66]" title="MAIN[9][19][66]">
<a href="#virtex4-MGT-GT11[0]-DRP[60][5]">GT11[0]:  DRP[60] bit 5</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_MIN_LAT[0]">GT11[0]:  CLK_COR_MIN_LAT bit 0</a>
</td>
</tr>

<tr><td>B65</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[9][19][65]" title="MAIN[9][19][65]">
<a href="#virtex4-MGT-GT11[0]-DRP[60][4]">GT11[0]:  DRP[60] bit 4</a>
<a href="#virtex4-MGT-GT11[0]-RESERVED_CCA">GT11[0]:  RESERVED_CCA</a>
</td>
</tr>

<tr><td>B64</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[9][19][64]" title="MAIN[9][19][64]">
<a href="#virtex4-MGT-GT11[0]-DRP[60][3]">GT11[0]:  DRP[60] bit 3</a>
<a href="#virtex4-MGT-GT11[0]-PCS_BIT_SLIP">GT11[0]:  PCS_BIT_SLIP</a>
</td>
</tr>

<tr><td>B63</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[9][19][63]" title="MAIN[9][19][63]">
<a href="#virtex4-MGT-GT11[0]-DRP[60][2]">GT11[0]:  DRP[60] bit 2</a>
<a href="#virtex4-MGT-GT11[0]-DIGRX_SYNC_MODE">GT11[0]:  DIGRX_SYNC_MODE</a>
</td>
</tr>

<tr><td>B62</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[9][19][62]" title="MAIN[9][19][62]">
<a href="#virtex4-MGT-GT11[0]-DRP[60][1]">GT11[0]:  DRP[60] bit 1</a>
<a href="#virtex4-MGT-GT11[0]-DIGRX_FWDCLK[1]">GT11[0]:  DIGRX_FWDCLK bit 1</a>
</td>
</tr>

<tr><td>B61</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[9][19][61]" title="MAIN[9][19][61]">
<a href="#virtex4-MGT-GT11[0]-DRP[60][0]">GT11[0]:  DRP[60] bit 0</a>
<a href="#virtex4-MGT-GT11[0]-DIGRX_FWDCLK[0]">GT11[0]:  DIGRX_FWDCLK bit 0</a>
</td>
</tr>

<tr><td>B60</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B59</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B58</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[9][19][58]" title="MAIN[9][19][58]">
<a href="#virtex4-MGT-GT11[0]-DRP_MASK[52]">GT11[0]:  DRP_MASK bit 52</a>
</td>
</tr>

<tr><td>B57</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B56</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[9][19][56]" title="MAIN[9][19][56]">
<a href="#virtex4-MGT-GT11[0]-DRP[52][15]">GT11[0]:  DRP[52] bit 15</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_1_MASK[3]">GT11[0]:  CLK_COR_SEQ_1_MASK bit 3</a>
</td>
</tr>

<tr><td>B55</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[9][19][55]" title="MAIN[9][19][55]">
<a href="#virtex4-MGT-GT11[0]-DRP[52][14]">GT11[0]:  DRP[52] bit 14</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_1_MASK[2]">GT11[0]:  CLK_COR_SEQ_1_MASK bit 2</a>
</td>
</tr>

<tr><td>B54</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[9][19][54]" title="MAIN[9][19][54]">
<a href="#virtex4-MGT-GT11[0]-DRP[52][13]">GT11[0]:  DRP[52] bit 13</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_1_MASK[1]">GT11[0]:  CLK_COR_SEQ_1_MASK bit 1</a>
</td>
</tr>

<tr><td>B53</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[9][19][53]" title="MAIN[9][19][53]">
<a href="#virtex4-MGT-GT11[0]-DRP[52][12]">GT11[0]:  DRP[52] bit 12</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_1_MASK[0]">GT11[0]:  CLK_COR_SEQ_1_MASK bit 0</a>
</td>
</tr>

<tr><td>B52</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[9][19][52]" title="MAIN[9][19][52]">
<a href="#virtex4-MGT-GT11[0]-DRP[52][11]">GT11[0]:  DRP[52] bit 11</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_1_4[10]">GT11[0]:  CLK_COR_SEQ_1_4 bit 10</a>
</td>
</tr>

<tr><td>B51</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[9][19][51]" title="MAIN[9][19][51]">
<a href="#virtex4-MGT-GT11[0]-DRP[52][10]">GT11[0]:  DRP[52] bit 10</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_1_4[9]">GT11[0]:  CLK_COR_SEQ_1_4 bit 9</a>
</td>
</tr>

<tr><td>B50</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[9][19][50]" title="MAIN[9][19][50]">
<a href="#virtex4-MGT-GT11[0]-DRP[52][9]">GT11[0]:  DRP[52] bit 9</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_1_4[8]">GT11[0]:  CLK_COR_SEQ_1_4 bit 8</a>
</td>
</tr>

<tr><td>B49</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[9][19][49]" title="MAIN[9][19][49]">
<a href="#virtex4-MGT-GT11[0]-DRP[52][8]">GT11[0]:  DRP[52] bit 8</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_1_4[7]">GT11[0]:  CLK_COR_SEQ_1_4 bit 7</a>
</td>
</tr>

<tr><td>B48</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[9][19][48]" title="MAIN[9][19][48]">
<a href="#virtex4-MGT-GT11[0]-DRP[52][7]">GT11[0]:  DRP[52] bit 7</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_1_4[6]">GT11[0]:  CLK_COR_SEQ_1_4 bit 6</a>
</td>
</tr>

<tr><td>B47</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[9][19][47]" title="MAIN[9][19][47]">
<a href="#virtex4-MGT-GT11[0]-DRP[52][6]">GT11[0]:  DRP[52] bit 6</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_1_4[5]">GT11[0]:  CLK_COR_SEQ_1_4 bit 5</a>
</td>
</tr>

<tr><td>B46</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[9][19][46]" title="MAIN[9][19][46]">
<a href="#virtex4-MGT-GT11[0]-DRP[52][5]">GT11[0]:  DRP[52] bit 5</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_1_4[4]">GT11[0]:  CLK_COR_SEQ_1_4 bit 4</a>
</td>
</tr>

<tr><td>B45</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[9][19][45]" title="MAIN[9][19][45]">
<a href="#virtex4-MGT-GT11[0]-DRP[52][4]">GT11[0]:  DRP[52] bit 4</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_1_4[3]">GT11[0]:  CLK_COR_SEQ_1_4 bit 3</a>
</td>
</tr>

<tr><td>B44</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[9][19][44]" title="MAIN[9][19][44]">
<a href="#virtex4-MGT-GT11[0]-DRP[52][3]">GT11[0]:  DRP[52] bit 3</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_1_4[2]">GT11[0]:  CLK_COR_SEQ_1_4 bit 2</a>
</td>
</tr>

<tr><td>B43</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[9][19][43]" title="MAIN[9][19][43]">
<a href="#virtex4-MGT-GT11[0]-DRP[52][2]">GT11[0]:  DRP[52] bit 2</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_1_4[1]">GT11[0]:  CLK_COR_SEQ_1_4 bit 1</a>
</td>
</tr>

<tr><td>B42</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[9][19][42]" title="MAIN[9][19][42]">
<a href="#virtex4-MGT-GT11[0]-DRP[52][1]">GT11[0]:  DRP[52] bit 1</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_1_4[0]">GT11[0]:  CLK_COR_SEQ_1_4 bit 0</a>
</td>
</tr>

<tr><td>B41</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[9][19][41]" title="MAIN[9][19][41]">
<a href="#virtex4-MGT-GT11[0]-DRP[52][0]">GT11[0]:  DRP[52] bit 0</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_1_3[10]">GT11[0]:  CLK_COR_SEQ_1_3 bit 10</a>
</td>
</tr>

<tr><td>B40</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B39</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B38</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[9][19][38]" title="MAIN[9][19][38]">
<a href="#virtex4-MGT-GT11[0]-DRP_MASK[44]">GT11[0]:  DRP_MASK bit 44</a>
</td>
</tr>

<tr><td>B37</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B36</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[9][19][36]" title="MAIN[9][19][36]">
<a href="#virtex4-MGT-GT11[0]-DRP[44][15]">GT11[0]:  DRP[44] bit 15</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_1_3[9]">GT11[0]:  CLK_COR_SEQ_1_3 bit 9</a>
</td>
</tr>

<tr><td>B35</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[9][19][35]" title="MAIN[9][19][35]">
<a href="#virtex4-MGT-GT11[0]-DRP[44][14]">GT11[0]:  DRP[44] bit 14</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_1_3[8]">GT11[0]:  CLK_COR_SEQ_1_3 bit 8</a>
</td>
</tr>

<tr><td>B34</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[9][19][34]" title="MAIN[9][19][34]">
<a href="#virtex4-MGT-GT11[0]-DRP[44][13]">GT11[0]:  DRP[44] bit 13</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_1_3[7]">GT11[0]:  CLK_COR_SEQ_1_3 bit 7</a>
</td>
</tr>

<tr><td>B33</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[9][19][33]" title="MAIN[9][19][33]">
<a href="#virtex4-MGT-GT11[0]-DRP[44][12]">GT11[0]:  DRP[44] bit 12</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_1_3[6]">GT11[0]:  CLK_COR_SEQ_1_3 bit 6</a>
</td>
</tr>

<tr><td>B32</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[9][19][32]" title="MAIN[9][19][32]">
<a href="#virtex4-MGT-GT11[0]-DRP[44][11]">GT11[0]:  DRP[44] bit 11</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_1_3[5]">GT11[0]:  CLK_COR_SEQ_1_3 bit 5</a>
</td>
</tr>

<tr><td>B31</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[9][19][31]" title="MAIN[9][19][31]">
<a href="#virtex4-MGT-GT11[0]-DRP[44][10]">GT11[0]:  DRP[44] bit 10</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_1_3[4]">GT11[0]:  CLK_COR_SEQ_1_3 bit 4</a>
</td>
</tr>

<tr><td>B30</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[9][19][30]" title="MAIN[9][19][30]">
<a href="#virtex4-MGT-GT11[0]-DRP[44][9]">GT11[0]:  DRP[44] bit 9</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_1_3[3]">GT11[0]:  CLK_COR_SEQ_1_3 bit 3</a>
</td>
</tr>

<tr><td>B29</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[9][19][29]" title="MAIN[9][19][29]">
<a href="#virtex4-MGT-GT11[0]-DRP[44][8]">GT11[0]:  DRP[44] bit 8</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_1_3[2]">GT11[0]:  CLK_COR_SEQ_1_3 bit 2</a>
</td>
</tr>

<tr><td>B28</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[9][19][28]" title="MAIN[9][19][28]">
<a href="#virtex4-MGT-GT11[0]-DRP[44][7]">GT11[0]:  DRP[44] bit 7</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_1_3[1]">GT11[0]:  CLK_COR_SEQ_1_3 bit 1</a>
</td>
</tr>

<tr><td>B27</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[9][19][27]" title="MAIN[9][19][27]">
<a href="#virtex4-MGT-GT11[0]-DRP[44][6]">GT11[0]:  DRP[44] bit 6</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_1_3[0]">GT11[0]:  CLK_COR_SEQ_1_3 bit 0</a>
</td>
</tr>

<tr><td>B26</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[9][19][26]" title="MAIN[9][19][26]">
<a href="#virtex4-MGT-GT11[0]-DRP[44][5]">GT11[0]:  DRP[44] bit 5</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_1_2[10]">GT11[0]:  CLK_COR_SEQ_1_2 bit 10</a>
</td>
</tr>

<tr><td>B25</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[9][19][25]" title="MAIN[9][19][25]">
<a href="#virtex4-MGT-GT11[0]-DRP[44][4]">GT11[0]:  DRP[44] bit 4</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_1_2[9]">GT11[0]:  CLK_COR_SEQ_1_2 bit 9</a>
</td>
</tr>

<tr><td>B24</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[9][19][24]" title="MAIN[9][19][24]">
<a href="#virtex4-MGT-GT11[0]-DRP[44][3]">GT11[0]:  DRP[44] bit 3</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_1_2[8]">GT11[0]:  CLK_COR_SEQ_1_2 bit 8</a>
</td>
</tr>

<tr><td>B23</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[9][19][23]" title="MAIN[9][19][23]">
<a href="#virtex4-MGT-GT11[0]-DRP[44][2]">GT11[0]:  DRP[44] bit 2</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_1_2[7]">GT11[0]:  CLK_COR_SEQ_1_2 bit 7</a>
</td>
</tr>

<tr><td>B22</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[9][19][22]" title="MAIN[9][19][22]">
<a href="#virtex4-MGT-GT11[0]-DRP[44][1]">GT11[0]:  DRP[44] bit 1</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_1_2[6]">GT11[0]:  CLK_COR_SEQ_1_2 bit 6</a>
</td>
</tr>

<tr><td>B21</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[9][19][21]" title="MAIN[9][19][21]">
<a href="#virtex4-MGT-GT11[0]-DRP[44][0]">GT11[0]:  DRP[44] bit 0</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_1_2[5]">GT11[0]:  CLK_COR_SEQ_1_2 bit 5</a>
</td>
</tr>

<tr><td>B20</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B19</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B18</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[9][19][18]" title="MAIN[9][19][18]">
<a href="#virtex4-MGT-GT11[0]-DRP_MASK[36]">GT11[0]:  DRP_MASK bit 36</a>
</td>
</tr>

<tr><td>B17</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B16</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[9][19][16]" title="MAIN[9][19][16]">
<a href="#virtex4-MGT-GT11[0]-DRP[36][15]">GT11[0]:  DRP[36] bit 15</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_1_2[4]">GT11[0]:  CLK_COR_SEQ_1_2 bit 4</a>
</td>
</tr>

<tr><td>B15</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[9][19][15]" title="MAIN[9][19][15]">
<a href="#virtex4-MGT-GT11[0]-DRP[36][14]">GT11[0]:  DRP[36] bit 14</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_1_2[3]">GT11[0]:  CLK_COR_SEQ_1_2 bit 3</a>
</td>
</tr>

<tr><td>B14</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[9][19][14]" title="MAIN[9][19][14]">
<a href="#virtex4-MGT-GT11[0]-DRP[36][13]">GT11[0]:  DRP[36] bit 13</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_1_2[2]">GT11[0]:  CLK_COR_SEQ_1_2 bit 2</a>
</td>
</tr>

<tr><td>B13</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[9][19][13]" title="MAIN[9][19][13]">
<a href="#virtex4-MGT-GT11[0]-DRP[36][12]">GT11[0]:  DRP[36] bit 12</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_1_2[1]">GT11[0]:  CLK_COR_SEQ_1_2 bit 1</a>
</td>
</tr>

<tr><td>B12</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[9][19][12]" title="MAIN[9][19][12]">
<a href="#virtex4-MGT-GT11[0]-DRP[36][11]">GT11[0]:  DRP[36] bit 11</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_1_2[0]">GT11[0]:  CLK_COR_SEQ_1_2 bit 0</a>
</td>
</tr>

<tr><td>B11</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[9][19][11]" title="MAIN[9][19][11]">
<a href="#virtex4-MGT-GT11[0]-DRP[36][10]">GT11[0]:  DRP[36] bit 10</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_1_1[10]">GT11[0]:  CLK_COR_SEQ_1_1 bit 10</a>
</td>
</tr>

<tr><td>B10</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[9][19][10]" title="MAIN[9][19][10]">
<a href="#virtex4-MGT-GT11[0]-DRP[36][9]">GT11[0]:  DRP[36] bit 9</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_1_1[9]">GT11[0]:  CLK_COR_SEQ_1_1 bit 9</a>
</td>
</tr>

<tr><td>B9</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[9][19][9]" title="MAIN[9][19][9]">
<a href="#virtex4-MGT-GT11[0]-DRP[36][8]">GT11[0]:  DRP[36] bit 8</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_1_1[8]">GT11[0]:  CLK_COR_SEQ_1_1 bit 8</a>
</td>
</tr>

<tr><td>B8</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[9][19][8]" title="MAIN[9][19][8]">
<a href="#virtex4-MGT-GT11[0]-DRP[36][7]">GT11[0]:  DRP[36] bit 7</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_1_1[7]">GT11[0]:  CLK_COR_SEQ_1_1 bit 7</a>
</td>
</tr>

<tr><td>B7</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[9][19][7]" title="MAIN[9][19][7]">
<a href="#virtex4-MGT-GT11[0]-DRP[36][6]">GT11[0]:  DRP[36] bit 6</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_1_1[6]">GT11[0]:  CLK_COR_SEQ_1_1 bit 6</a>
</td>
</tr>

<tr><td>B6</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[9][19][6]" title="MAIN[9][19][6]">
<a href="#virtex4-MGT-GT11[0]-DRP[36][5]">GT11[0]:  DRP[36] bit 5</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_1_1[5]">GT11[0]:  CLK_COR_SEQ_1_1 bit 5</a>
</td>
</tr>

<tr><td>B5</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[9][19][5]" title="MAIN[9][19][5]">
<a href="#virtex4-MGT-GT11[0]-DRP[36][4]">GT11[0]:  DRP[36] bit 4</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_1_1[4]">GT11[0]:  CLK_COR_SEQ_1_1 bit 4</a>
</td>
</tr>

<tr><td>B4</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[9][19][4]" title="MAIN[9][19][4]">
<a href="#virtex4-MGT-GT11[0]-DRP[36][3]">GT11[0]:  DRP[36] bit 3</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_1_1[3]">GT11[0]:  CLK_COR_SEQ_1_1 bit 3</a>
</td>
</tr>

<tr><td>B3</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[9][19][3]" title="MAIN[9][19][3]">
<a href="#virtex4-MGT-GT11[0]-DRP[36][2]">GT11[0]:  DRP[36] bit 2</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_1_1[2]">GT11[0]:  CLK_COR_SEQ_1_1 bit 2</a>
</td>
</tr>

<tr><td>B2</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[9][19][2]" title="MAIN[9][19][2]">
<a href="#virtex4-MGT-GT11[0]-DRP[36][1]">GT11[0]:  DRP[36] bit 1</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_1_1[1]">GT11[0]:  CLK_COR_SEQ_1_1 bit 1</a>
</td>
</tr>

<tr><td>B1</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[9][19][1]" title="MAIN[9][19][1]">
<a href="#virtex4-MGT-GT11[0]-DRP[36][0]">GT11[0]:  DRP[36] bit 0</a>
<a href="#virtex4-MGT-GT11[0]-CLK_COR_SEQ_1_1[0]">GT11[0]:  CLK_COR_SEQ_1_1 bit 0</a>
</td>
</tr>

<tr><td>B0</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex4 MGT rect MAIN[10]</caption>
<thead>
<tr><th rowspan="2">Bit</th><th colspan="20">Frame</th></tr>

<tr>
<th>F0</th>
<th>F1</th>
<th>F2</th>
<th>F3</th>
<th>F4</th>
<th>F5</th>
<th>F6</th>
<th>F7</th>
<th>F8</th>
<th>F9</th>
<th>F10</th>
<th>F11</th>
<th>F12</th>
<th>F13</th>
<th>F14</th>
<th>F15</th>
<th>F16</th>
<th>F17</th>
<th>F18</th>
<th>F19</th>
</tr>

</thead>

<tbody>
<tr><td>B79</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B78</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[10][19][78]" title="MAIN[10][19][78]">
<a href="#virtex4-MGT-GT11[0]-DRP_MASK[29]">GT11[0]:  DRP_MASK bit 29</a>
</td>
</tr>

<tr><td>B77</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B76</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[10][19][76]" title="MAIN[10][19][76]">
<a href="#virtex4-MGT-SPEC_INT-mux-CELL[24].MGT_CLK_OUT_SYNCLK-1">SPEC_INT: mux CELL[24].MGT_CLK_OUT_SYNCLK bit 1</a>
<a href="#virtex4-MGT-GT11[0]-DRP[29][15]">GT11[0]:  DRP[29] bit 15</a>
</td>
</tr>

<tr><td>B75</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[10][19][75]" title="MAIN[10][19][75]">
<a href="#virtex4-MGT-SPEC_INT-mux-CELL[8].MGT_CLK_OUT_SYNCLK-1">SPEC_INT: mux CELL[8].MGT_CLK_OUT_SYNCLK bit 1</a>
<a href="#virtex4-MGT-GT11[0]-DRP[29][14]">GT11[0]:  DRP[29] bit 14</a>
</td>
</tr>

<tr><td>B74</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[10][19][74]" title="MAIN[10][19][74]">
<a href="#virtex4-MGT-GT11[0]-DRP[29][13]">GT11[0]:  DRP[29] bit 13</a>
<a href="#virtex4-MGT-GT11[1]-RXPMACLKSEL[1]">GT11[1]:  RXPMACLKSEL bit 1</a>
</td>
</tr>

<tr><td>B73</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[10][19][73]" title="MAIN[10][19][73]">
<a href="#virtex4-MGT-GT11[0]-DRP[29][12]">GT11[0]:  DRP[29] bit 12</a>
<a href="#virtex4-MGT-GT11[1]-RXPMACLKSEL[0]">GT11[1]:  RXPMACLKSEL bit 0</a>
</td>
</tr>

<tr><td>B72</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[10][19][72]" title="MAIN[10][19][72]">
<a href="#virtex4-MGT-GT11[0]-DRP[29][11]">GT11[0]:  DRP[29] bit 11</a>
<a href="#virtex4-MGT-GT11[0]-RXPMACLKSEL[1]">GT11[0]:  RXPMACLKSEL bit 1</a>
</td>
</tr>

<tr><td>B71</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[10][19][71]" title="MAIN[10][19][71]">
<a href="#virtex4-MGT-GT11[0]-DRP[29][10]">GT11[0]:  DRP[29] bit 10</a>
<a href="#virtex4-MGT-GT11[0]-RXPMACLKSEL[0]">GT11[0]:  RXPMACLKSEL bit 0</a>
</td>
</tr>

<tr><td>B70</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[10][19][70]" title="MAIN[10][19][70]">
<a href="#virtex4-MGT-GT11[0]-DRP[29][9]">GT11[0]:  DRP[29] bit 9</a>
<a href="#virtex4-MGT-GT11CLK-TXABPMACLKSEL[1]">GT11CLK:  TXABPMACLKSEL bit 1</a>
</td>
</tr>

<tr><td>B69</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[10][19][69]" title="MAIN[10][19][69]">
<a href="#virtex4-MGT-GT11[0]-DRP[29][8]">GT11[0]:  DRP[29] bit 8</a>
<a href="#virtex4-MGT-GT11CLK-TXABPMACLKSEL[0]">GT11CLK:  TXABPMACLKSEL bit 0</a>
</td>
</tr>

<tr><td>B68</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[10][19][68]" title="MAIN[10][19][68]">
<a href="#virtex4-MGT-GT11[0]-DRP[29][7]">GT11[0]:  DRP[29] bit 7</a>
<a href="#virtex4-MGT-GT11CLK-SYNCLK2_DRIVE[2]">GT11CLK:  SYNCLK2_DRIVE bit 2</a>
</td>
</tr>

<tr><td>B67</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[10][19][67]" title="MAIN[10][19][67]">
<a href="#virtex4-MGT-GT11[0]-DRP[29][6]">GT11[0]:  DRP[29] bit 6</a>
<a href="#virtex4-MGT-GT11CLK-SYNCLK2_DRIVE[1]">GT11CLK:  SYNCLK2_DRIVE bit 1</a>
</td>
</tr>

<tr><td>B66</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[10][19][66]" title="MAIN[10][19][66]">
<a href="#virtex4-MGT-GT11[0]-DRP[29][5]">GT11[0]:  DRP[29] bit 5</a>
<a href="#virtex4-MGT-GT11CLK-SYNCLK2_DRIVE[0]">GT11CLK:  SYNCLK2_DRIVE bit 0</a>
</td>
</tr>

<tr><td>B65</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[10][19][65]" title="MAIN[10][19][65]">
<a href="#virtex4-MGT-GT11[0]-DRP[29][4]">GT11[0]:  DRP[29] bit 4</a>
<a href="#virtex4-MGT-GT11CLK-SYNCLK1_DRIVE[2]">GT11CLK:  SYNCLK1_DRIVE bit 2</a>
</td>
</tr>

<tr><td>B64</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[10][19][64]" title="MAIN[10][19][64]">
<a href="#virtex4-MGT-GT11[0]-DRP[29][3]">GT11[0]:  DRP[29] bit 3</a>
<a href="#virtex4-MGT-GT11CLK-SYNCLK1_DRIVE[1]">GT11CLK:  SYNCLK1_DRIVE bit 1</a>
</td>
</tr>

<tr><td>B63</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[10][19][63]" title="MAIN[10][19][63]">
<a href="#virtex4-MGT-GT11[0]-DRP[29][2]">GT11[0]:  DRP[29] bit 2</a>
<a href="#virtex4-MGT-GT11CLK-SYNCLK1_DRIVE[0]">GT11CLK:  SYNCLK1_DRIVE bit 0</a>
</td>
</tr>

<tr><td>B62</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[10][19][62]" title="MAIN[10][19][62]">
<a href="#virtex4-MGT-GT11[0]-DRP[29][1]">GT11[0]:  DRP[29] bit 1</a>
<a href="#virtex4-MGT-GT11CLK-REFCLKSEL[3]">GT11CLK:  REFCLKSEL bit 3</a>
</td>
</tr>

<tr><td>B61</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[10][19][61]" title="MAIN[10][19][61]">
<a href="#virtex4-MGT-GT11[0]-DRP[29][0]">GT11[0]:  DRP[29] bit 0</a>
<a href="#virtex4-MGT-GT11CLK-REFCLKSEL[2]">GT11CLK:  REFCLKSEL bit 2</a>
</td>
</tr>

<tr><td>B60</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B59</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B58</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[10][19][58]" title="MAIN[10][19][58]">
<a href="#virtex4-MGT-GT11[0]-DRP_MASK[21]">GT11[0]:  DRP_MASK bit 21</a>
</td>
</tr>

<tr><td>B57</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B56</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[10][19][56]" title="MAIN[10][19][56]">
<a href="#virtex4-MGT-GT11[0]-DRP[21][15]">GT11[0]:  DRP[21] bit 15</a>
<a href="#virtex4-MGT-GT11CLK-PMATUNE">GT11CLK:  PMATUNE</a>
</td>
</tr>

<tr><td>B55</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[10][19][55]" title="MAIN[10][19][55]">
<a href="#virtex4-MGT-GT11[0]-DRP[21][14]">GT11[0]:  DRP[21] bit 14</a>
<a href="#virtex4-MGT-GT11CLK-TXREGCTRL[4]">GT11CLK:  TXREGCTRL bit 4</a>
</td>
</tr>

<tr><td>B54</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[10][19][54]" title="MAIN[10][19][54]">
<a href="#virtex4-MGT-GT11[0]-DRP[21][13]">GT11[0]:  DRP[21] bit 13</a>
<a href="#virtex4-MGT-GT11CLK-TXREGCTRL[3]">GT11CLK:  TXREGCTRL bit 3</a>
</td>
</tr>

<tr><td>B53</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[10][19][53]" title="MAIN[10][19][53]">
<a href="#virtex4-MGT-GT11[0]-DRP[21][12]">GT11[0]:  DRP[21] bit 12</a>
<a href="#virtex4-MGT-GT11CLK-TXREGCTRL[2]">GT11CLK:  TXREGCTRL bit 2</a>
</td>
</tr>

<tr><td>B52</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[10][19][52]" title="MAIN[10][19][52]">
<a href="#virtex4-MGT-GT11[0]-DRP[21][11]">GT11[0]:  DRP[21] bit 11</a>
<a href="#virtex4-MGT-GT11CLK-TXREGCTRL[1]">GT11CLK:  TXREGCTRL bit 1</a>
</td>
</tr>

<tr><td>B51</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[10][19][51]" title="MAIN[10][19][51]">
<a href="#virtex4-MGT-GT11[0]-DRP[21][10]">GT11[0]:  DRP[21] bit 10</a>
<a href="#virtex4-MGT-GT11CLK-TXREGCTRL[0]">GT11CLK:  TXREGCTRL bit 0</a>
</td>
</tr>

<tr><td>B50</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[10][19][50]" title="MAIN[10][19][50]">
<a href="#virtex4-MGT-GT11[0]-DRP[21][9]">GT11[0]:  DRP[21] bit 9</a>
<a href="#virtex4-MGT-GT11CLK-RXAREGCTRL[4]">GT11CLK:  RXAREGCTRL bit 4</a>
</td>
</tr>

<tr><td>B49</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[10][19][49]" title="MAIN[10][19][49]">
<a href="#virtex4-MGT-GT11[0]-DRP[21][8]">GT11[0]:  DRP[21] bit 8</a>
<a href="#virtex4-MGT-GT11CLK-RXAREGCTRL[3]">GT11CLK:  RXAREGCTRL bit 3</a>
</td>
</tr>

<tr><td>B48</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[10][19][48]" title="MAIN[10][19][48]">
<a href="#virtex4-MGT-GT11[0]-DRP[21][7]">GT11[0]:  DRP[21] bit 7</a>
<a href="#virtex4-MGT-GT11CLK-RXAREGCTRL[2]">GT11CLK:  RXAREGCTRL bit 2</a>
</td>
</tr>

<tr><td>B47</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[10][19][47]" title="MAIN[10][19][47]">
<a href="#virtex4-MGT-GT11[0]-DRP[21][6]">GT11[0]:  DRP[21] bit 6</a>
<a href="#virtex4-MGT-GT11CLK-RXAREGCTRL[1]">GT11CLK:  RXAREGCTRL bit 1</a>
</td>
</tr>

<tr><td>B46</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[10][19][46]" title="MAIN[10][19][46]">
<a href="#virtex4-MGT-GT11[0]-DRP[21][5]">GT11[0]:  DRP[21] bit 5</a>
<a href="#virtex4-MGT-GT11CLK-RXAREGCTRL[0]">GT11CLK:  RXAREGCTRL bit 0</a>
</td>
</tr>

<tr><td>B45</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[10][19][45]" title="MAIN[10][19][45]">
<a href="#virtex4-MGT-GT11[0]-DRP[21][4]">GT11[0]:  DRP[21] bit 4</a>
<a href="#virtex4-MGT-GT11CLK-PMAVBGCTRL[4]">GT11CLK:  PMAVBGCTRL bit 4</a>
</td>
</tr>

<tr><td>B44</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[10][19][44]" title="MAIN[10][19][44]">
<a href="#virtex4-MGT-GT11[0]-DRP[21][3]">GT11[0]:  DRP[21] bit 3</a>
<a href="#virtex4-MGT-GT11CLK-PMAVBGCTRL[3]">GT11CLK:  PMAVBGCTRL bit 3</a>
</td>
</tr>

<tr><td>B43</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[10][19][43]" title="MAIN[10][19][43]">
<a href="#virtex4-MGT-GT11[0]-DRP[21][2]">GT11[0]:  DRP[21] bit 2</a>
<a href="#virtex4-MGT-GT11CLK-PMAVBGCTRL[2]">GT11CLK:  PMAVBGCTRL bit 2</a>
</td>
</tr>

<tr><td>B42</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[10][19][42]" title="MAIN[10][19][42]">
<a href="#virtex4-MGT-GT11[0]-DRP[21][1]">GT11[0]:  DRP[21] bit 1</a>
<a href="#virtex4-MGT-GT11CLK-PMAVBGCTRL[1]">GT11CLK:  PMAVBGCTRL bit 1</a>
</td>
</tr>

<tr><td>B41</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[10][19][41]" title="MAIN[10][19][41]">
<a href="#virtex4-MGT-GT11[0]-DRP[21][0]">GT11[0]:  DRP[21] bit 0</a>
<a href="#virtex4-MGT-GT11CLK-PMAVBGCTRL[0]">GT11CLK:  PMAVBGCTRL bit 0</a>
</td>
</tr>

<tr><td>B40</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B39</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B38</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[10][19][38]" title="MAIN[10][19][38]">
<a href="#virtex4-MGT-GT11[0]-DRP_MASK[13]">GT11[0]:  DRP_MASK bit 13</a>
</td>
</tr>

<tr><td>B37</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B36</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[10][19][36]" title="MAIN[10][19][36]">
<a href="#virtex4-MGT-GT11[0]-DRP[13][15]">GT11[0]:  DRP[13] bit 15</a>
<a href="#virtex4-MGT-GT11CLK-BANDGAPSEL">GT11CLK:  BANDGAPSEL</a>
</td>
</tr>

<tr><td>B35</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[10][19][35]" title="MAIN[10][19][35]">
<a href="#virtex4-MGT-GT11[0]-DRP[13][14]">GT11[0]:  DRP[13] bit 14</a>
<a href="#virtex4-MGT-GT11CLK-PMAIREFTRIM[3]">GT11CLK:  PMAIREFTRIM bit 3</a>
</td>
</tr>

<tr><td>B34</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[10][19][34]" title="MAIN[10][19][34]">
<a href="#virtex4-MGT-GT11[0]-DRP[13][13]">GT11[0]:  DRP[13] bit 13</a>
<a href="#virtex4-MGT-GT11CLK-PMAIREFTRIM[2]">GT11CLK:  PMAIREFTRIM bit 2</a>
</td>
</tr>

<tr><td>B33</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[10][19][33]" title="MAIN[10][19][33]">
<a href="#virtex4-MGT-GT11[0]-DRP[13][12]">GT11[0]:  DRP[13] bit 12</a>
<a href="#virtex4-MGT-GT11CLK-PMAIREFTRIM[1]">GT11CLK:  PMAIREFTRIM bit 1</a>
</td>
</tr>

<tr><td>B32</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[10][19][32]" title="MAIN[10][19][32]">
<a href="#virtex4-MGT-GT11[0]-DRP[13][11]">GT11[0]:  DRP[13] bit 11</a>
<a href="#virtex4-MGT-GT11CLK-PMAIREFTRIM[0]">GT11CLK:  PMAIREFTRIM bit 0</a>
</td>
</tr>

<tr><td>B31</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[10][19][31]" title="MAIN[10][19][31]">
<a href="#virtex4-MGT-GT11[0]-DRP[13][10]">GT11[0]:  DRP[13] bit 10</a>
<a href="#virtex4-MGT-GT11CLK-IREFBIASMODE[1]">GT11CLK:  IREFBIASMODE bit 1</a>
</td>
</tr>

<tr><td>B30</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[10][19][30]" title="MAIN[10][19][30]">
<a href="#virtex4-MGT-GT11[0]-DRP[13][9]">GT11[0]:  DRP[13] bit 9</a>
<a href="#virtex4-MGT-GT11CLK-IREFBIASMODE[0]">GT11CLK:  IREFBIASMODE bit 0</a>
</td>
</tr>

<tr><td>B29</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[10][19][29]" title="MAIN[10][19][29]">
<a href="#virtex4-MGT-GT11[0]-DRP[13][8]">GT11[0]:  DRP[13] bit 8</a>
<a href="#virtex4-MGT-GT11CLK-BIASRESSEL">GT11CLK:  BIASRESSEL</a>
</td>
</tr>

<tr><td>B28</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[10][19][28]" title="MAIN[10][19][28]">
<a href="#virtex4-MGT-GT11[0]-DRP[13][7]">GT11[0]:  DRP[13] bit 7</a>
<a href="#virtex4-MGT-GT11CLK-PMAVREFTRIM[3]">GT11CLK:  PMAVREFTRIM bit 3</a>
</td>
</tr>

<tr><td>B27</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[10][19][27]" title="MAIN[10][19][27]">
<a href="#virtex4-MGT-GT11[0]-DRP[13][6]">GT11[0]:  DRP[13] bit 6</a>
<a href="#virtex4-MGT-GT11CLK-PMAVREFTRIM[2]">GT11CLK:  PMAVREFTRIM bit 2</a>
</td>
</tr>

<tr><td>B26</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[10][19][26]" title="MAIN[10][19][26]">
<a href="#virtex4-MGT-GT11[0]-DRP[13][5]">GT11[0]:  DRP[13] bit 5</a>
<a href="#virtex4-MGT-GT11CLK-PMAVREFTRIM[1]">GT11CLK:  PMAVREFTRIM bit 1</a>
</td>
</tr>

<tr><td>B25</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[10][19][25]" title="MAIN[10][19][25]">
<a href="#virtex4-MGT-GT11[0]-DRP[13][4]">GT11[0]:  DRP[13] bit 4</a>
<a href="#virtex4-MGT-GT11CLK-PMAVREFTRIM[0]">GT11CLK:  PMAVREFTRIM bit 0</a>
</td>
</tr>

<tr><td>B24</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[10][19][24]" title="MAIN[10][19][24]">
<a href="#virtex4-MGT-GT11[0]-DRP[13][3]">GT11[0]:  DRP[13] bit 3</a>
<a href="#virtex4-MGT-GT11CLK-VREFSELECT">GT11CLK:  VREFSELECT</a>
</td>
</tr>

<tr><td>B23</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[10][19][23]" title="MAIN[10][19][23]">
<a href="#virtex4-MGT-GT11[0]-DRP[13][2]">GT11[0]:  DRP[13] bit 2</a>
<a href="#virtex4-MGT-GT11CLK-VREFBIASMODE[1]">GT11CLK:  VREFBIASMODE bit 1</a>
</td>
</tr>

<tr><td>B22</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[10][19][22]" title="MAIN[10][19][22]">
<a href="#virtex4-MGT-GT11[0]-DRP[13][1]">GT11[0]:  DRP[13] bit 1</a>
<a href="#virtex4-MGT-GT11CLK-VREFBIASMODE[0]">GT11CLK:  VREFBIASMODE bit 0</a>
</td>
</tr>

<tr><td>B21</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[10][19][21]" title="MAIN[10][19][21]">
<a href="#virtex4-MGT-GT11[0]-DRP[13][0]">GT11[0]:  DRP[13] bit 0</a>
<a href="#virtex4-MGT-GT11CLK-PMABIASPD">GT11CLK:  PMABIASPD</a>
</td>
</tr>

<tr><td>B20</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B19</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B18</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[10][19][18]" title="MAIN[10][19][18]">
<a href="#virtex4-MGT-GT11[0]-DRP_MASK[5]">GT11[0]:  DRP_MASK bit 5</a>
</td>
</tr>

<tr><td>B17</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B16</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[10][19][16]" title="MAIN[10][19][16]">
<a href="#virtex4-MGT-GT11[0]-DRP[5][15]">GT11[0]:  DRP[5] bit 15</a>
<a href="#virtex4-MGT-GT11CLK-ATBENABLE">GT11CLK:  ATBENABLE</a>
</td>
</tr>

<tr><td>B15</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[10][19][15]" title="MAIN[10][19][15]">
<a href="#virtex4-MGT-SPEC_INT-mux-CELL[24].MGT_CLK_OUT_SYNCLK-0">SPEC_INT: mux CELL[24].MGT_CLK_OUT_SYNCLK bit 0</a>
<a href="#virtex4-MGT-GT11[0]-DRP[5][14]">GT11[0]:  DRP[5] bit 14</a>
</td>
</tr>

<tr><td>B14</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[10][19][14]" title="MAIN[10][19][14]">
<a href="#virtex4-MGT-SPEC_INT-mux-CELL[8].MGT_CLK_OUT_SYNCLK-0">SPEC_INT: mux CELL[8].MGT_CLK_OUT_SYNCLK bit 0</a>
<a href="#virtex4-MGT-GT11[0]-DRP[5][13]">GT11[0]:  DRP[5] bit 13</a>
</td>
</tr>

<tr><td>B13</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[10][19][13]" title="MAIN[10][19][13]">
<a href="#virtex4-MGT-GT11[0]-DRP[5][12]">GT11[0]:  DRP[5] bit 12</a>
<a href="#virtex4-MGT-GT11CLK-ATBBUMPEN">GT11CLK:  ATBBUMPEN</a>
</td>
</tr>

<tr><td>B12</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[10][19][12]" title="MAIN[10][19][12]">
<a href="#virtex4-MGT-GT11[0]-DRP[5][11]">GT11[0]:  DRP[5] bit 11</a>
<a href="#virtex4-MGT-GT11CLK-NATBENABLE">GT11CLK:  NATBENABLE</a>
</td>
</tr>

<tr><td>B11</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[10][19][11]" title="MAIN[10][19][11]">
<a href="#virtex4-MGT-GT11[0]-DRP[5][10]">GT11[0]:  DRP[5] bit 10</a>
<a href="#virtex4-MGT-GT11CLK-REFCLKSEL[1]">GT11CLK:  REFCLKSEL bit 1</a>
</td>
</tr>

<tr><td>B10</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[10][19][10]" title="MAIN[10][19][10]">
<a href="#virtex4-MGT-GT11[0]-DRP[5][9]">GT11[0]:  DRP[5] bit 9</a>
</td>
</tr>

<tr><td>B9</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[10][19][9]" title="MAIN[10][19][9]">
<a href="#virtex4-MGT-GT11[0]-DRP[5][8]">GT11[0]:  DRP[5] bit 8</a>
</td>
</tr>

<tr><td>B8</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[10][19][8]" title="MAIN[10][19][8]">
<a href="#virtex4-MGT-GT11[0]-DRP[5][7]">GT11[0]:  DRP[5] bit 7</a>
</td>
</tr>

<tr><td>B7</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[10][19][7]" title="MAIN[10][19][7]">
<a href="#virtex4-MGT-GT11[0]-DRP[5][6]">GT11[0]:  DRP[5] bit 6</a>
<a href="#virtex4-MGT-GT11CLK-SYNCLK_DRIVE_ENABLE">GT11CLK: ! SYNCLK_DRIVE_ENABLE</a>
</td>
</tr>

<tr><td>B6</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[10][19][6]" title="MAIN[10][19][6]">
<a href="#virtex4-MGT-GT11[0]-DRP[5][5]">GT11[0]:  DRP[5] bit 5</a>
<a href="#virtex4-MGT-GT11CLK-REFCLKSEL[0]">GT11CLK:  REFCLKSEL bit 0</a>
</td>
</tr>

<tr><td>B5</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[10][19][5]" title="MAIN[10][19][5]">
<a href="#virtex4-MGT-GT11[0]-DRP[5][4]">GT11[0]:  DRP[5] bit 4</a>
<a href="#virtex4-MGT-GT11[1]-TXPHASESEL">GT11[1]:  TXPHASESEL</a>
</td>
</tr>

<tr><td>B4</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[10][19][4]" title="MAIN[10][19][4]">
<a href="#virtex4-MGT-GT11[0]-DRP[5][3]">GT11[0]:  DRP[5] bit 3</a>
<a href="#virtex4-MGT-GT11[0]-TXPHASESEL">GT11[0]:  TXPHASESEL</a>
</td>
</tr>

<tr><td>B3</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[10][19][3]" title="MAIN[10][19][3]">
<a href="#virtex4-MGT-GT11[0]-DRP[5][2]">GT11[0]:  DRP[5] bit 2</a>
<a href="#virtex4-MGT-GT11CLK-PMACTRL">GT11CLK:  PMACTRL</a>
</td>
</tr>

<tr><td>B2</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[10][19][2]" title="MAIN[10][19][2]">
<a href="#virtex4-MGT-GT11[0]-DRP[5][1]">GT11[0]:  DRP[5] bit 1</a>
<a href="#virtex4-MGT-GT11CLK-SYNCLK_ENABLE">GT11CLK:  SYNCLK_ENABLE</a>
</td>
</tr>

<tr><td>B1</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[10][19][1]" title="MAIN[10][19][1]">
<a href="#virtex4-MGT-GT11[0]-DRP[5][0]">GT11[0]:  DRP[5] bit 0</a>
<a href="#virtex4-MGT-GT11CLK-PMACOREPWRENABLE">GT11CLK:  PMACOREPWRENABLE</a>
</td>
</tr>

<tr><td>B0</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex4 MGT rect MAIN[11]</caption>
<thead>
<tr><th rowspan="2">Bit</th><th colspan="20">Frame</th></tr>

<tr>
<th>F0</th>
<th>F1</th>
<th>F2</th>
<th>F3</th>
<th>F4</th>
<th>F5</th>
<th>F6</th>
<th>F7</th>
<th>F8</th>
<th>F9</th>
<th>F10</th>
<th>F11</th>
<th>F12</th>
<th>F13</th>
<th>F14</th>
<th>F15</th>
<th>F16</th>
<th>F17</th>
<th>F18</th>
<th>F19</th>
</tr>

</thead>

<tbody>
<tr><td>B79</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B78</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[11][19][78]" title="MAIN[11][19][78]">
<a href="#virtex4-MGT-GT11[0]-DRP_MASK[61]">GT11[0]:  DRP_MASK bit 61</a>
</td>
</tr>

<tr><td>B77</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B76</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[11][19][76]" title="MAIN[11][19][76]">
<a href="#virtex4-MGT-GT11[0]-DRP[61][15]">GT11[0]:  DRP[61] bit 15</a>
<a href="#virtex4-MGT-GT11CLK-PMACFG2SPARE[45]">GT11CLK:  PMACFG2SPARE bit 45</a>
</td>
</tr>

<tr><td>B75</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[11][19][75]" title="MAIN[11][19][75]">
<a href="#virtex4-MGT-GT11[0]-DRP[61][14]">GT11[0]:  DRP[61] bit 14</a>
<a href="#virtex4-MGT-GT11CLK-PMACFG2SPARE[44]">GT11CLK:  PMACFG2SPARE bit 44</a>
</td>
</tr>

<tr><td>B74</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[11][19][74]" title="MAIN[11][19][74]">
<a href="#virtex4-MGT-GT11[0]-DRP[61][13]">GT11[0]:  DRP[61] bit 13</a>
<a href="#virtex4-MGT-GT11CLK-PMACFG2SPARE[43]">GT11CLK:  PMACFG2SPARE bit 43</a>
</td>
</tr>

<tr><td>B73</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[11][19][73]" title="MAIN[11][19][73]">
<a href="#virtex4-MGT-GT11[0]-DRP[61][12]">GT11[0]:  DRP[61] bit 12</a>
<a href="#virtex4-MGT-GT11CLK-PMACFG2SPARE[42]">GT11CLK:  PMACFG2SPARE bit 42</a>
</td>
</tr>

<tr><td>B72</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[11][19][72]" title="MAIN[11][19][72]">
<a href="#virtex4-MGT-GT11[0]-DRP[61][11]">GT11[0]:  DRP[61] bit 11</a>
<a href="#virtex4-MGT-GT11CLK-PMACFG2SPARE[41]">GT11CLK:  PMACFG2SPARE bit 41</a>
</td>
</tr>

<tr><td>B71</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[11][19][71]" title="MAIN[11][19][71]">
<a href="#virtex4-MGT-GT11[0]-DRP[61][10]">GT11[0]:  DRP[61] bit 10</a>
<a href="#virtex4-MGT-GT11CLK-PMACFG2SPARE[40]">GT11CLK:  PMACFG2SPARE bit 40</a>
</td>
</tr>

<tr><td>B70</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[11][19][70]" title="MAIN[11][19][70]">
<a href="#virtex4-MGT-GT11[0]-DRP[61][9]">GT11[0]:  DRP[61] bit 9</a>
<a href="#virtex4-MGT-GT11CLK-PMACFG2SPARE[39]">GT11CLK:  PMACFG2SPARE bit 39</a>
</td>
</tr>

<tr><td>B69</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[11][19][69]" title="MAIN[11][19][69]">
<a href="#virtex4-MGT-GT11[0]-DRP[61][8]">GT11[0]:  DRP[61] bit 8</a>
<a href="#virtex4-MGT-GT11CLK-PMACFG2SPARE[38]">GT11CLK:  PMACFG2SPARE bit 38</a>
</td>
</tr>

<tr><td>B68</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[11][19][68]" title="MAIN[11][19][68]">
<a href="#virtex4-MGT-GT11[0]-DRP[61][7]">GT11[0]:  DRP[61] bit 7</a>
<a href="#virtex4-MGT-GT11CLK-PMACFG2SPARE[37]">GT11CLK:  PMACFG2SPARE bit 37</a>
</td>
</tr>

<tr><td>B67</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[11][19][67]" title="MAIN[11][19][67]">
<a href="#virtex4-MGT-GT11[0]-DRP[61][6]">GT11[0]:  DRP[61] bit 6</a>
<a href="#virtex4-MGT-GT11CLK-PMACFG2SPARE[36]">GT11CLK:  PMACFG2SPARE bit 36</a>
</td>
</tr>

<tr><td>B66</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[11][19][66]" title="MAIN[11][19][66]">
<a href="#virtex4-MGT-GT11[0]-DRP[61][5]">GT11[0]:  DRP[61] bit 5</a>
<a href="#virtex4-MGT-GT11CLK-PMACFG2SPARE[35]">GT11CLK:  PMACFG2SPARE bit 35</a>
</td>
</tr>

<tr><td>B65</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[11][19][65]" title="MAIN[11][19][65]">
<a href="#virtex4-MGT-GT11[0]-DRP[61][4]">GT11[0]:  DRP[61] bit 4</a>
<a href="#virtex4-MGT-GT11CLK-PMACFG2SPARE[34]">GT11CLK:  PMACFG2SPARE bit 34</a>
</td>
</tr>

<tr><td>B64</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[11][19][64]" title="MAIN[11][19][64]">
<a href="#virtex4-MGT-GT11[0]-DRP[61][3]">GT11[0]:  DRP[61] bit 3</a>
<a href="#virtex4-MGT-GT11CLK-PMACFG2SPARE[33]">GT11CLK:  PMACFG2SPARE bit 33</a>
</td>
</tr>

<tr><td>B63</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[11][19][63]" title="MAIN[11][19][63]">
<a href="#virtex4-MGT-GT11[0]-DRP[61][2]">GT11[0]:  DRP[61] bit 2</a>
<a href="#virtex4-MGT-GT11CLK-PMACFG2SPARE[32]">GT11CLK:  PMACFG2SPARE bit 32</a>
</td>
</tr>

<tr><td>B62</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[11][19][62]" title="MAIN[11][19][62]">
<a href="#virtex4-MGT-GT11[0]-DRP[61][1]">GT11[0]:  DRP[61] bit 1</a>
<a href="#virtex4-MGT-GT11CLK-PMACFG2SPARE[31]">GT11CLK:  PMACFG2SPARE bit 31</a>
</td>
</tr>

<tr><td>B61</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[11][19][61]" title="MAIN[11][19][61]">
<a href="#virtex4-MGT-GT11[0]-DRP[61][0]">GT11[0]:  DRP[61] bit 0</a>
<a href="#virtex4-MGT-GT11CLK-PMACFG2SPARE[30]">GT11CLK:  PMACFG2SPARE bit 30</a>
</td>
</tr>

<tr><td>B60</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B59</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B58</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[11][19][58]" title="MAIN[11][19][58]">
<a href="#virtex4-MGT-GT11[0]-DRP_MASK[53]">GT11[0]:  DRP_MASK bit 53</a>
</td>
</tr>

<tr><td>B57</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B56</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[11][19][56]" title="MAIN[11][19][56]">
<a href="#virtex4-MGT-GT11[0]-DRP[53][15]">GT11[0]:  DRP[53] bit 15</a>
<a href="#virtex4-MGT-GT11CLK-PMACFG2SPARE[29]">GT11CLK:  PMACFG2SPARE bit 29</a>
</td>
</tr>

<tr><td>B55</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[11][19][55]" title="MAIN[11][19][55]">
<a href="#virtex4-MGT-GT11[0]-DRP[53][14]">GT11[0]:  DRP[53] bit 14</a>
<a href="#virtex4-MGT-GT11CLK-PMACFG2SPARE[28]">GT11CLK:  PMACFG2SPARE bit 28</a>
</td>
</tr>

<tr><td>B54</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[11][19][54]" title="MAIN[11][19][54]">
<a href="#virtex4-MGT-GT11[0]-DRP[53][13]">GT11[0]:  DRP[53] bit 13</a>
<a href="#virtex4-MGT-GT11CLK-PMACFG2SPARE[27]">GT11CLK:  PMACFG2SPARE bit 27</a>
</td>
</tr>

<tr><td>B53</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[11][19][53]" title="MAIN[11][19][53]">
<a href="#virtex4-MGT-GT11[0]-DRP[53][12]">GT11[0]:  DRP[53] bit 12</a>
<a href="#virtex4-MGT-GT11CLK-PMACFG2SPARE[26]">GT11CLK:  PMACFG2SPARE bit 26</a>
</td>
</tr>

<tr><td>B52</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[11][19][52]" title="MAIN[11][19][52]">
<a href="#virtex4-MGT-GT11[0]-DRP[53][11]">GT11[0]:  DRP[53] bit 11</a>
<a href="#virtex4-MGT-GT11CLK-PMACFG2SPARE[25]">GT11CLK:  PMACFG2SPARE bit 25</a>
</td>
</tr>

<tr><td>B51</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[11][19][51]" title="MAIN[11][19][51]">
<a href="#virtex4-MGT-GT11[0]-DRP[53][10]">GT11[0]:  DRP[53] bit 10</a>
<a href="#virtex4-MGT-GT11CLK-PMACFG2SPARE[24]">GT11CLK:  PMACFG2SPARE bit 24</a>
</td>
</tr>

<tr><td>B50</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[11][19][50]" title="MAIN[11][19][50]">
<a href="#virtex4-MGT-GT11[0]-DRP[53][9]">GT11[0]:  DRP[53] bit 9</a>
<a href="#virtex4-MGT-GT11CLK-PMACFG2SPARE[23]">GT11CLK:  PMACFG2SPARE bit 23</a>
</td>
</tr>

<tr><td>B49</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[11][19][49]" title="MAIN[11][19][49]">
<a href="#virtex4-MGT-GT11[0]-DRP[53][8]">GT11[0]:  DRP[53] bit 8</a>
<a href="#virtex4-MGT-GT11CLK-PMACFG2SPARE[22]">GT11CLK:  PMACFG2SPARE bit 22</a>
</td>
</tr>

<tr><td>B48</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[11][19][48]" title="MAIN[11][19][48]">
<a href="#virtex4-MGT-GT11[0]-DRP[53][7]">GT11[0]:  DRP[53] bit 7</a>
<a href="#virtex4-MGT-GT11CLK-PMACFG2SPARE[21]">GT11CLK:  PMACFG2SPARE bit 21</a>
</td>
</tr>

<tr><td>B47</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[11][19][47]" title="MAIN[11][19][47]">
<a href="#virtex4-MGT-GT11[0]-DRP[53][6]">GT11[0]:  DRP[53] bit 6</a>
<a href="#virtex4-MGT-GT11CLK-PMACFG2SPARE[20]">GT11CLK:  PMACFG2SPARE bit 20</a>
</td>
</tr>

<tr><td>B46</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[11][19][46]" title="MAIN[11][19][46]">
<a href="#virtex4-MGT-GT11[0]-DRP[53][5]">GT11[0]:  DRP[53] bit 5</a>
<a href="#virtex4-MGT-GT11CLK-PMACFG2SPARE[19]">GT11CLK:  PMACFG2SPARE bit 19</a>
</td>
</tr>

<tr><td>B45</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[11][19][45]" title="MAIN[11][19][45]">
<a href="#virtex4-MGT-GT11[0]-DRP[53][4]">GT11[0]:  DRP[53] bit 4</a>
<a href="#virtex4-MGT-GT11CLK-PMACFG2SPARE[18]">GT11CLK:  PMACFG2SPARE bit 18</a>
</td>
</tr>

<tr><td>B44</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[11][19][44]" title="MAIN[11][19][44]">
<a href="#virtex4-MGT-GT11[0]-DRP[53][3]">GT11[0]:  DRP[53] bit 3</a>
<a href="#virtex4-MGT-GT11CLK-PMACFG2SPARE[17]">GT11CLK:  PMACFG2SPARE bit 17</a>
</td>
</tr>

<tr><td>B43</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[11][19][43]" title="MAIN[11][19][43]">
<a href="#virtex4-MGT-GT11[0]-DRP[53][2]">GT11[0]:  DRP[53] bit 2</a>
<a href="#virtex4-MGT-GT11CLK-PMACFG2SPARE[16]">GT11CLK:  PMACFG2SPARE bit 16</a>
</td>
</tr>

<tr><td>B42</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[11][19][42]" title="MAIN[11][19][42]">
<a href="#virtex4-MGT-GT11[0]-DRP[53][1]">GT11[0]:  DRP[53] bit 1</a>
<a href="#virtex4-MGT-GT11CLK-PMACFG2SPARE[15]">GT11CLK:  PMACFG2SPARE bit 15</a>
</td>
</tr>

<tr><td>B41</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[11][19][41]" title="MAIN[11][19][41]">
<a href="#virtex4-MGT-GT11[0]-DRP[53][0]">GT11[0]:  DRP[53] bit 0</a>
<a href="#virtex4-MGT-GT11CLK-PMACFG2SPARE[14]">GT11CLK:  PMACFG2SPARE bit 14</a>
</td>
</tr>

<tr><td>B40</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B39</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B38</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[11][19][38]" title="MAIN[11][19][38]">
<a href="#virtex4-MGT-GT11[0]-DRP_MASK[45]">GT11[0]:  DRP_MASK bit 45</a>
</td>
</tr>

<tr><td>B37</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B36</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[11][19][36]" title="MAIN[11][19][36]">
<a href="#virtex4-MGT-GT11[0]-DRP[45][15]">GT11[0]:  DRP[45] bit 15</a>
<a href="#virtex4-MGT-GT11CLK-PMACFG2SPARE[13]">GT11CLK:  PMACFG2SPARE bit 13</a>
</td>
</tr>

<tr><td>B35</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[11][19][35]" title="MAIN[11][19][35]">
<a href="#virtex4-MGT-GT11[0]-DRP[45][14]">GT11[0]:  DRP[45] bit 14</a>
<a href="#virtex4-MGT-GT11CLK-PMACFG2SPARE[12]">GT11CLK:  PMACFG2SPARE bit 12</a>
</td>
</tr>

<tr><td>B34</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[11][19][34]" title="MAIN[11][19][34]">
<a href="#virtex4-MGT-GT11[0]-DRP[45][13]">GT11[0]:  DRP[45] bit 13</a>
<a href="#virtex4-MGT-GT11CLK-PMACFG2SPARE[11]">GT11CLK:  PMACFG2SPARE bit 11</a>
</td>
</tr>

<tr><td>B33</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[11][19][33]" title="MAIN[11][19][33]">
<a href="#virtex4-MGT-GT11[0]-DRP[45][12]">GT11[0]:  DRP[45] bit 12</a>
<a href="#virtex4-MGT-GT11CLK-PMACFG2SPARE[10]">GT11CLK:  PMACFG2SPARE bit 10</a>
</td>
</tr>

<tr><td>B32</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[11][19][32]" title="MAIN[11][19][32]">
<a href="#virtex4-MGT-GT11[0]-DRP[45][11]">GT11[0]:  DRP[45] bit 11</a>
<a href="#virtex4-MGT-GT11CLK-PMACFG2SPARE[9]">GT11CLK:  PMACFG2SPARE bit 9</a>
</td>
</tr>

<tr><td>B31</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[11][19][31]" title="MAIN[11][19][31]">
<a href="#virtex4-MGT-GT11[0]-DRP[45][10]">GT11[0]:  DRP[45] bit 10</a>
<a href="#virtex4-MGT-GT11CLK-PMACFG2SPARE[8]">GT11CLK:  PMACFG2SPARE bit 8</a>
</td>
</tr>

<tr><td>B30</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[11][19][30]" title="MAIN[11][19][30]">
<a href="#virtex4-MGT-GT11[0]-DRP[45][9]">GT11[0]:  DRP[45] bit 9</a>
<a href="#virtex4-MGT-GT11CLK-PMACFG2SPARE[7]">GT11CLK:  PMACFG2SPARE bit 7</a>
</td>
</tr>

<tr><td>B29</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[11][19][29]" title="MAIN[11][19][29]">
<a href="#virtex4-MGT-GT11[0]-DRP[45][8]">GT11[0]:  DRP[45] bit 8</a>
<a href="#virtex4-MGT-GT11CLK-PMACFG2SPARE[6]">GT11CLK:  PMACFG2SPARE bit 6</a>
</td>
</tr>

<tr><td>B28</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[11][19][28]" title="MAIN[11][19][28]">
<a href="#virtex4-MGT-GT11[0]-DRP[45][7]">GT11[0]:  DRP[45] bit 7</a>
<a href="#virtex4-MGT-GT11CLK-PMACFG2SPARE[5]">GT11CLK:  PMACFG2SPARE bit 5</a>
</td>
</tr>

<tr><td>B27</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[11][19][27]" title="MAIN[11][19][27]">
<a href="#virtex4-MGT-GT11[0]-DRP[45][6]">GT11[0]:  DRP[45] bit 6</a>
<a href="#virtex4-MGT-GT11CLK-PMACFG2SPARE[4]">GT11CLK:  PMACFG2SPARE bit 4</a>
</td>
</tr>

<tr><td>B26</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[11][19][26]" title="MAIN[11][19][26]">
<a href="#virtex4-MGT-GT11[0]-DRP[45][5]">GT11[0]:  DRP[45] bit 5</a>
<a href="#virtex4-MGT-GT11CLK-PMACFG2SPARE[3]">GT11CLK:  PMACFG2SPARE bit 3</a>
</td>
</tr>

<tr><td>B25</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[11][19][25]" title="MAIN[11][19][25]">
<a href="#virtex4-MGT-GT11[0]-DRP[45][4]">GT11[0]:  DRP[45] bit 4</a>
<a href="#virtex4-MGT-GT11CLK-PMACFG2SPARE[2]">GT11CLK:  PMACFG2SPARE bit 2</a>
</td>
</tr>

<tr><td>B24</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[11][19][24]" title="MAIN[11][19][24]">
<a href="#virtex4-MGT-GT11[0]-DRP[45][3]">GT11[0]:  DRP[45] bit 3</a>
<a href="#virtex4-MGT-GT11CLK-PMACFG2SPARE[1]">GT11CLK:  PMACFG2SPARE bit 1</a>
</td>
</tr>

<tr><td>B23</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[11][19][23]" title="MAIN[11][19][23]">
<a href="#virtex4-MGT-GT11[0]-DRP[45][2]">GT11[0]:  DRP[45] bit 2</a>
<a href="#virtex4-MGT-GT11CLK-PMACFG2SPARE[0]">GT11CLK:  PMACFG2SPARE bit 0</a>
</td>
</tr>

<tr><td>B22</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[11][19][22]" title="MAIN[11][19][22]">
<a href="#virtex4-MGT-GT11[0]-DRP[45][1]">GT11[0]:  DRP[45] bit 1</a>
<a href="#virtex4-MGT-GT11CLK-ATBSEL[17]">GT11CLK:  ATBSEL bit 17</a>
</td>
</tr>

<tr><td>B21</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[11][19][21]" title="MAIN[11][19][21]">
<a href="#virtex4-MGT-GT11[0]-DRP[45][0]">GT11[0]:  DRP[45] bit 0</a>
<a href="#virtex4-MGT-GT11CLK-ATBSEL[16]">GT11CLK:  ATBSEL bit 16</a>
</td>
</tr>

<tr><td>B20</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B19</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B18</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[11][19][18]" title="MAIN[11][19][18]">
<a href="#virtex4-MGT-GT11[0]-DRP_MASK[37]">GT11[0]:  DRP_MASK bit 37</a>
</td>
</tr>

<tr><td>B17</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B16</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[11][19][16]" title="MAIN[11][19][16]">
<a href="#virtex4-MGT-GT11[0]-DRP[37][15]">GT11[0]:  DRP[37] bit 15</a>
<a href="#virtex4-MGT-GT11CLK-ATBSEL[15]">GT11CLK:  ATBSEL bit 15</a>
</td>
</tr>

<tr><td>B15</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[11][19][15]" title="MAIN[11][19][15]">
<a href="#virtex4-MGT-GT11[0]-DRP[37][14]">GT11[0]:  DRP[37] bit 14</a>
<a href="#virtex4-MGT-GT11CLK-ATBSEL[14]">GT11CLK:  ATBSEL bit 14</a>
</td>
</tr>

<tr><td>B14</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[11][19][14]" title="MAIN[11][19][14]">
<a href="#virtex4-MGT-GT11[0]-DRP[37][13]">GT11[0]:  DRP[37] bit 13</a>
<a href="#virtex4-MGT-GT11CLK-ATBSEL[13]">GT11CLK:  ATBSEL bit 13</a>
</td>
</tr>

<tr><td>B13</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[11][19][13]" title="MAIN[11][19][13]">
<a href="#virtex4-MGT-GT11[0]-DRP[37][12]">GT11[0]:  DRP[37] bit 12</a>
<a href="#virtex4-MGT-GT11CLK-ATBSEL[12]">GT11CLK:  ATBSEL bit 12</a>
</td>
</tr>

<tr><td>B12</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[11][19][12]" title="MAIN[11][19][12]">
<a href="#virtex4-MGT-GT11[0]-DRP[37][11]">GT11[0]:  DRP[37] bit 11</a>
<a href="#virtex4-MGT-GT11CLK-ATBSEL[11]">GT11CLK:  ATBSEL bit 11</a>
</td>
</tr>

<tr><td>B11</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[11][19][11]" title="MAIN[11][19][11]">
<a href="#virtex4-MGT-GT11[0]-DRP[37][10]">GT11[0]:  DRP[37] bit 10</a>
<a href="#virtex4-MGT-GT11CLK-ATBSEL[10]">GT11CLK:  ATBSEL bit 10</a>
</td>
</tr>

<tr><td>B10</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[11][19][10]" title="MAIN[11][19][10]">
<a href="#virtex4-MGT-GT11[0]-DRP[37][9]">GT11[0]:  DRP[37] bit 9</a>
<a href="#virtex4-MGT-GT11CLK-ATBSEL[9]">GT11CLK:  ATBSEL bit 9</a>
</td>
</tr>

<tr><td>B9</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[11][19][9]" title="MAIN[11][19][9]">
<a href="#virtex4-MGT-GT11[0]-DRP[37][8]">GT11[0]:  DRP[37] bit 8</a>
<a href="#virtex4-MGT-GT11CLK-ATBSEL[8]">GT11CLK:  ATBSEL bit 8</a>
</td>
</tr>

<tr><td>B8</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[11][19][8]" title="MAIN[11][19][8]">
<a href="#virtex4-MGT-GT11[0]-DRP[37][7]">GT11[0]:  DRP[37] bit 7</a>
<a href="#virtex4-MGT-GT11CLK-ATBSEL[7]">GT11CLK:  ATBSEL bit 7</a>
</td>
</tr>

<tr><td>B7</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[11][19][7]" title="MAIN[11][19][7]">
<a href="#virtex4-MGT-GT11[0]-DRP[37][6]">GT11[0]:  DRP[37] bit 6</a>
<a href="#virtex4-MGT-GT11CLK-ATBSEL[6]">GT11CLK:  ATBSEL bit 6</a>
</td>
</tr>

<tr><td>B6</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[11][19][6]" title="MAIN[11][19][6]">
<a href="#virtex4-MGT-GT11[0]-DRP[37][5]">GT11[0]:  DRP[37] bit 5</a>
<a href="#virtex4-MGT-GT11CLK-ATBSEL[5]">GT11CLK:  ATBSEL bit 5</a>
</td>
</tr>

<tr><td>B5</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[11][19][5]" title="MAIN[11][19][5]">
<a href="#virtex4-MGT-GT11[0]-DRP[37][4]">GT11[0]:  DRP[37] bit 4</a>
<a href="#virtex4-MGT-GT11CLK-ATBSEL[4]">GT11CLK:  ATBSEL bit 4</a>
</td>
</tr>

<tr><td>B4</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[11][19][4]" title="MAIN[11][19][4]">
<a href="#virtex4-MGT-GT11[0]-DRP[37][3]">GT11[0]:  DRP[37] bit 3</a>
<a href="#virtex4-MGT-GT11CLK-ATBSEL[3]">GT11CLK:  ATBSEL bit 3</a>
</td>
</tr>

<tr><td>B3</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[11][19][3]" title="MAIN[11][19][3]">
<a href="#virtex4-MGT-GT11[0]-DRP[37][2]">GT11[0]:  DRP[37] bit 2</a>
<a href="#virtex4-MGT-GT11CLK-ATBSEL[2]">GT11CLK:  ATBSEL bit 2</a>
</td>
</tr>

<tr><td>B2</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[11][19][2]" title="MAIN[11][19][2]">
<a href="#virtex4-MGT-GT11[0]-DRP[37][1]">GT11[0]:  DRP[37] bit 1</a>
<a href="#virtex4-MGT-GT11CLK-ATBSEL[1]">GT11CLK:  ATBSEL bit 1</a>
</td>
</tr>

<tr><td>B1</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[11][19][1]" title="MAIN[11][19][1]">
<a href="#virtex4-MGT-GT11[0]-DRP[37][0]">GT11[0]:  DRP[37] bit 0</a>
<a href="#virtex4-MGT-GT11CLK-ATBSEL[0]">GT11CLK:  ATBSEL bit 0</a>
</td>
</tr>

<tr><td>B0</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex4 MGT rect MAIN[12]</caption>
<thead>
<tr><th rowspan="2">Bit</th><th colspan="20">Frame</th></tr>

<tr>
<th>F0</th>
<th>F1</th>
<th>F2</th>
<th>F3</th>
<th>F4</th>
<th>F5</th>
<th>F6</th>
<th>F7</th>
<th>F8</th>
<th>F9</th>
<th>F10</th>
<th>F11</th>
<th>F12</th>
<th>F13</th>
<th>F14</th>
<th>F15</th>
<th>F16</th>
<th>F17</th>
<th>F18</th>
<th>F19</th>
</tr>

</thead>

<tbody>
<tr><td>B79</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B78</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[12][19][78]" title="MAIN[12][19][78]">
<a href="#virtex4-MGT-GT11[0]-DRP_MASK[30]">GT11[0]:  DRP_MASK bit 30</a>
</td>
</tr>

<tr><td>B77</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B76</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[12][19][76]" title="MAIN[12][19][76]">
<a href="#virtex4-MGT-GT11[0]-DRP[30][15]">GT11[0]:  DRP[30] bit 15</a>
<a href="#virtex4-MGT-GT11[0]-TXLNDR_TST1[3]">GT11[0]:  TXLNDR_TST1 bit 3</a>
</td>
</tr>

<tr><td>B75</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[12][19][75]" title="MAIN[12][19][75]">
<a href="#virtex4-MGT-GT11[0]-DRP[30][14]">GT11[0]:  DRP[30] bit 14</a>
<a href="#virtex4-MGT-GT11[0]-TXLNDR_TST1[2]">GT11[0]:  TXLNDR_TST1 bit 2</a>
</td>
</tr>

<tr><td>B74</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[12][19][74]" title="MAIN[12][19][74]">
<a href="#virtex4-MGT-GT11[0]-DRP[30][13]">GT11[0]:  DRP[30] bit 13</a>
<a href="#virtex4-MGT-GT11[0]-TXLNDR_TST1[1]">GT11[0]:  TXLNDR_TST1 bit 1</a>
</td>
</tr>

<tr><td>B73</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[12][19][73]" title="MAIN[12][19][73]">
<a href="#virtex4-MGT-GT11[0]-DRP[30][12]">GT11[0]:  DRP[30] bit 12</a>
<a href="#virtex4-MGT-GT11[0]-TXLNDR_TST1[0]">GT11[0]:  TXLNDR_TST1 bit 0</a>
</td>
</tr>

<tr><td>B72</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[12][19][72]" title="MAIN[12][19][72]">
<a href="#virtex4-MGT-GT11[0]-DRP[30][11]">GT11[0]:  DRP[30] bit 11</a>
<a href="#virtex4-MGT-GT11[0]-TXLVLSHFTPD">GT11[0]:  TXLVLSHFTPD</a>
</td>
</tr>

<tr><td>B71</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[12][19][71]" title="MAIN[12][19][71]">
<a href="#virtex4-MGT-GT11[0]-DRP[30][10]">GT11[0]:  DRP[30] bit 10</a>
<a href="#virtex4-MGT-GT11[0]-TXPRE_PRDRV_DAC[2]">GT11[0]:  TXPRE_PRDRV_DAC bit 2</a>
</td>
</tr>

<tr><td>B70</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[12][19][70]" title="MAIN[12][19][70]">
<a href="#virtex4-MGT-GT11[0]-DRP[30][9]">GT11[0]:  DRP[30] bit 9</a>
<a href="#virtex4-MGT-GT11[0]-TXPRE_PRDRV_DAC[1]">GT11[0]:  TXPRE_PRDRV_DAC bit 1</a>
</td>
</tr>

<tr><td>B69</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[12][19][69]" title="MAIN[12][19][69]">
<a href="#virtex4-MGT-GT11[0]-DRP[30][8]">GT11[0]:  DRP[30] bit 8</a>
<a href="#virtex4-MGT-GT11[0]-TXPRE_PRDRV_DAC[0]">GT11[0]:  TXPRE_PRDRV_DAC bit 0</a>
</td>
</tr>

<tr><td>B68</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[12][19][68]" title="MAIN[12][19][68]">
<a href="#virtex4-MGT-GT11[0]-DRP[30][7]">GT11[0]:  DRP[30] bit 7</a>
<a href="#virtex4-MGT-GT11[0]-TXPRE_TAP_PD">GT11[0]:  TXPRE_TAP_PD</a>
</td>
</tr>

<tr><td>B67</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[12][19][67]" title="MAIN[12][19][67]">
<a href="#virtex4-MGT-GT11[0]-DRP[30][6]">GT11[0]:  DRP[30] bit 6</a>
<a href="#virtex4-MGT-GT11[0]-TXPRE_TAP_DAC[4]">GT11[0]:  TXPRE_TAP_DAC bit 4</a>
</td>
</tr>

<tr><td>B66</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[12][19][66]" title="MAIN[12][19][66]">
<a href="#virtex4-MGT-GT11[0]-DRP[30][5]">GT11[0]:  DRP[30] bit 5</a>
<a href="#virtex4-MGT-GT11[0]-TXPRE_TAP_DAC[3]">GT11[0]:  TXPRE_TAP_DAC bit 3</a>
</td>
</tr>

<tr><td>B65</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[12][19][65]" title="MAIN[12][19][65]">
<a href="#virtex4-MGT-GT11[0]-DRP[30][4]">GT11[0]:  DRP[30] bit 4</a>
<a href="#virtex4-MGT-GT11[0]-TXDIGPD">GT11[0]:  TXDIGPD</a>
</td>
</tr>

<tr><td>B64</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[12][19][64]" title="MAIN[12][19][64]">
<a href="#virtex4-MGT-GT11[0]-DRP[30][3]">GT11[0]:  DRP[30] bit 3</a>
<a href="#virtex4-MGT-GT11[0]-TXCLKMODE[3]">GT11[0]:  TXCLKMODE bit 3</a>
</td>
</tr>

<tr><td>B63</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[12][19][63]" title="MAIN[12][19][63]">
<a href="#virtex4-MGT-GT11[0]-DRP[30][2]">GT11[0]:  DRP[30] bit 2</a>
<a href="#virtex4-MGT-GT11[0]-TXCLKMODE[2]">GT11[0]:  TXCLKMODE bit 2</a>
</td>
</tr>

<tr><td>B62</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[12][19][62]" title="MAIN[12][19][62]">
<a href="#virtex4-MGT-GT11[0]-DRP[30][1]">GT11[0]:  DRP[30] bit 1</a>
<a href="#virtex4-MGT-GT11[0]-TXCLKMODE[1]">GT11[0]:  TXCLKMODE bit 1</a>
</td>
</tr>

<tr><td>B61</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[12][19][61]" title="MAIN[12][19][61]">
<a href="#virtex4-MGT-GT11[0]-DRP[30][0]">GT11[0]:  DRP[30] bit 0</a>
<a href="#virtex4-MGT-GT11[0]-TXCLKMODE[0]">GT11[0]:  TXCLKMODE bit 0</a>
</td>
</tr>

<tr><td>B60</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B59</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B58</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[12][19][58]" title="MAIN[12][19][58]">
<a href="#virtex4-MGT-GT11[0]-DRP_MASK[22]">GT11[0]:  DRP_MASK bit 22</a>
</td>
</tr>

<tr><td>B57</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B56</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[12][19][56]" title="MAIN[12][19][56]">
<a href="#virtex4-MGT-GT11[0]-DRP[22][15]">GT11[0]:  DRP[22] bit 15</a>
<a href="#virtex4-MGT-GT11[0]-TXPRE_TAP_DAC[2]">GT11[0]:  TXPRE_TAP_DAC bit 2</a>
</td>
</tr>

<tr><td>B55</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[12][19][55]" title="MAIN[12][19][55]">
<a href="#virtex4-MGT-GT11[0]-DRP[22][14]">GT11[0]:  DRP[22] bit 14</a>
<a href="#virtex4-MGT-GT11[0]-TXPRE_TAP_DAC[1]">GT11[0]:  TXPRE_TAP_DAC bit 1</a>
</td>
</tr>

<tr><td>B54</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[12][19][54]" title="MAIN[12][19][54]">
<a href="#virtex4-MGT-GT11[0]-DRP[22][13]">GT11[0]:  DRP[22] bit 13</a>
<a href="#virtex4-MGT-GT11[0]-TXPRE_TAP_DAC[0]">GT11[0]:  TXPRE_TAP_DAC bit 0</a>
</td>
</tr>

<tr><td>B53</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[12][19][53]" title="MAIN[12][19][53]">
<a href="#virtex4-MGT-GT11[0]-DRP[22][12]">GT11[0]:  DRP[22] bit 12</a>
<a href="#virtex4-MGT-GT11[0]-TXCFGENABLE">GT11[0]:  TXCFGENABLE</a>
</td>
</tr>

<tr><td>B52</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[12][19][52]" title="MAIN[12][19][52]">
<a href="#virtex4-MGT-GT11[0]-DRP[22][11]">GT11[0]:  DRP[22] bit 11</a>
<a href="#virtex4-MGT-GT11[0]-TXHIGHSIGNALEN">GT11[0]:  TXHIGHSIGNALEN</a>
</td>
</tr>

<tr><td>B51</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[12][19][51]" title="MAIN[12][19][51]">
<a href="#virtex4-MGT-GT11[0]-DRP[22][10]">GT11[0]:  DRP[22] bit 10</a>
<a href="#virtex4-MGT-GT11[0]-TXAREFBIASSEL">GT11[0]:  TXAREFBIASSEL</a>
</td>
</tr>

<tr><td>B50</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[12][19][50]" title="MAIN[12][19][50]">
<a href="#virtex4-MGT-GT11[0]-DRP[22][9]">GT11[0]:  DRP[22] bit 9</a>
<a href="#virtex4-MGT-GT11[0]-TXTERMTRIM[3]">GT11[0]:  TXTERMTRIM bit 3</a>
</td>
</tr>

<tr><td>B49</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[12][19][49]" title="MAIN[12][19][49]">
<a href="#virtex4-MGT-GT11[0]-DRP[22][8]">GT11[0]:  DRP[22] bit 8</a>
<a href="#virtex4-MGT-GT11[0]-TXTERMTRIM[2]">GT11[0]:  TXTERMTRIM bit 2</a>
</td>
</tr>

<tr><td>B48</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[12][19][48]" title="MAIN[12][19][48]">
<a href="#virtex4-MGT-GT11[0]-DRP[22][7]">GT11[0]:  DRP[22] bit 7</a>
<a href="#virtex4-MGT-GT11[0]-TXTERMTRIM[1]">GT11[0]:  TXTERMTRIM bit 1</a>
</td>
</tr>

<tr><td>B47</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[12][19][47]" title="MAIN[12][19][47]">
<a href="#virtex4-MGT-GT11[0]-DRP[22][6]">GT11[0]:  DRP[22] bit 6</a>
<a href="#virtex4-MGT-GT11[0]-TXTERMTRIM[0]">GT11[0]:  TXTERMTRIM bit 0</a>
</td>
</tr>

<tr><td>B46</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[12][19][46]" title="MAIN[12][19][46]">
<a href="#virtex4-MGT-GT11[0]-DRP[22][5]">GT11[0]:  DRP[22] bit 5</a>
<a href="#virtex4-MGT-GT11[0]-TXASYNCDIVIDE[1]">GT11[0]:  TXASYNCDIVIDE bit 1</a>
</td>
</tr>

<tr><td>B45</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[12][19][45]" title="MAIN[12][19][45]">
<a href="#virtex4-MGT-GT11[0]-DRP[22][4]">GT11[0]:  DRP[22] bit 4</a>
<a href="#virtex4-MGT-GT11[0]-TXSLEWRATE">GT11[0]:  TXSLEWRATE</a>
</td>
</tr>

<tr><td>B44</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[12][19][44]" title="MAIN[12][19][44]">
<a href="#virtex4-MGT-GT11[0]-DRP[22][3]">GT11[0]:  DRP[22] bit 3</a>
<a href="#virtex4-MGT-GT11[0]-TXPOST_PRDRV_DAC[2]">GT11[0]:  TXPOST_PRDRV_DAC bit 2</a>
</td>
</tr>

<tr><td>B43</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[12][19][43]" title="MAIN[12][19][43]">
<a href="#virtex4-MGT-GT11[0]-DRP[22][2]">GT11[0]:  DRP[22] bit 2</a>
<a href="#virtex4-MGT-GT11[0]-TXPOST_PRDRV_DAC[1]">GT11[0]:  TXPOST_PRDRV_DAC bit 1</a>
</td>
</tr>

<tr><td>B42</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[12][19][42]" title="MAIN[12][19][42]">
<a href="#virtex4-MGT-GT11[0]-DRP[22][1]">GT11[0]:  DRP[22] bit 1</a>
<a href="#virtex4-MGT-GT11[0]-TXPOST_PRDRV_DAC[0]">GT11[0]:  TXPOST_PRDRV_DAC bit 0</a>
</td>
</tr>

<tr><td>B41</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[12][19][41]" title="MAIN[12][19][41]">
<a href="#virtex4-MGT-GT11[0]-DRP[22][0]">GT11[0]:  DRP[22] bit 0</a>
<a href="#virtex4-MGT-GT11[0]-TXDAT_PRDRV_DAC[2]">GT11[0]:  TXDAT_PRDRV_DAC bit 2</a>
</td>
</tr>

<tr><td>B40</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B39</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B38</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[12][19][38]" title="MAIN[12][19][38]">
<a href="#virtex4-MGT-GT11[0]-DRP_MASK[14]">GT11[0]:  DRP_MASK bit 14</a>
</td>
</tr>

<tr><td>B37</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B36</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[12][19][36]" title="MAIN[12][19][36]">
<a href="#virtex4-MGT-GT11[0]-DRP[14][15]">GT11[0]:  DRP[14] bit 15</a>
<a href="#virtex4-MGT-GT11[0]-TXDAT_PRDRV_DAC[1]">GT11[0]:  TXDAT_PRDRV_DAC bit 1</a>
</td>
</tr>

<tr><td>B35</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[12][19][35]" title="MAIN[12][19][35]">
<a href="#virtex4-MGT-GT11[0]-DRP[14][14]">GT11[0]:  DRP[14] bit 14</a>
<a href="#virtex4-MGT-GT11[0]-TXDAT_PRDRV_DAC[0]">GT11[0]:  TXDAT_PRDRV_DAC bit 0</a>
</td>
</tr>

<tr><td>B34</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[12][19][34]" title="MAIN[12][19][34]">
<a href="#virtex4-MGT-GT11[0]-DRP[14][13]">GT11[0]:  DRP[14] bit 13</a>
<a href="#virtex4-MGT-GT11[0]-TXASYNCDIVIDE[0]">GT11[0]:  TXASYNCDIVIDE bit 0</a>
</td>
</tr>

<tr><td>B33</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[12][19][33]" title="MAIN[12][19][33]">
<a href="#virtex4-MGT-GT11[0]-DRP[14][12]">GT11[0]:  DRP[14] bit 12</a>
<a href="#virtex4-MGT-GT11[0]-TXPOST_TAP_PD">GT11[0]:  TXPOST_TAP_PD</a>
</td>
</tr>

<tr><td>B32</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[12][19][32]" title="MAIN[12][19][32]">
<a href="#virtex4-MGT-GT11[0]-DRP[14][11]">GT11[0]:  DRP[14] bit 11</a>
<a href="#virtex4-MGT-GT11[0]-TXPOST_TAP_DAC[4]">GT11[0]:  TXPOST_TAP_DAC bit 4</a>
</td>
</tr>

<tr><td>B31</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[12][19][31]" title="MAIN[12][19][31]">
<a href="#virtex4-MGT-GT11[0]-DRP[14][10]">GT11[0]:  DRP[14] bit 10</a>
<a href="#virtex4-MGT-GT11[0]-TXPOST_TAP_DAC[3]">GT11[0]:  TXPOST_TAP_DAC bit 3</a>
</td>
</tr>

<tr><td>B30</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[12][19][30]" title="MAIN[12][19][30]">
<a href="#virtex4-MGT-GT11[0]-DRP[14][9]">GT11[0]:  DRP[14] bit 9</a>
<a href="#virtex4-MGT-GT11[0]-TXPOST_TAP_DAC[2]">GT11[0]:  TXPOST_TAP_DAC bit 2</a>
</td>
</tr>

<tr><td>B29</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[12][19][29]" title="MAIN[12][19][29]">
<a href="#virtex4-MGT-GT11[0]-DRP[14][8]">GT11[0]:  DRP[14] bit 8</a>
<a href="#virtex4-MGT-GT11[0]-TXPOST_TAP_DAC[1]">GT11[0]:  TXPOST_TAP_DAC bit 1</a>
</td>
</tr>

<tr><td>B28</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[12][19][28]" title="MAIN[12][19][28]">
<a href="#virtex4-MGT-GT11[0]-DRP[14][7]">GT11[0]:  DRP[14] bit 7</a>
<a href="#virtex4-MGT-GT11[0]-TXPOST_TAP_DAC[0]">GT11[0]:  TXPOST_TAP_DAC bit 0</a>
</td>
</tr>

<tr><td>B27</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[12][19][27]" title="MAIN[12][19][27]">
<a href="#virtex4-MGT-GT11[0]-DRP[14][6]">GT11[0]:  DRP[14] bit 6</a>
<a href="#virtex4-MGT-GT11[0]-TXLNDR_TST2[1]">GT11[0]:  TXLNDR_TST2 bit 1</a>
</td>
</tr>

<tr><td>B26</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[12][19][26]" title="MAIN[12][19][26]">
<a href="#virtex4-MGT-GT11[0]-DRP[14][5]">GT11[0]:  DRP[14] bit 5</a>
<a href="#virtex4-MGT-GT11[0]-TXLNDR_TST2[0]">GT11[0]:  TXLNDR_TST2 bit 0</a>
</td>
</tr>

<tr><td>B25</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[12][19][25]" title="MAIN[12][19][25]">
<a href="#virtex4-MGT-GT11[0]-DRP[14][4]">GT11[0]:  DRP[14] bit 4</a>
<a href="#virtex4-MGT-GT11[0]-TXDAT_TAP_DAC[4]">GT11[0]:  TXDAT_TAP_DAC bit 4</a>
</td>
</tr>

<tr><td>B24</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[12][19][24]" title="MAIN[12][19][24]">
<a href="#virtex4-MGT-GT11[0]-DRP[14][3]">GT11[0]:  DRP[14] bit 3</a>
<a href="#virtex4-MGT-GT11[0]-TXDAT_TAP_DAC[3]">GT11[0]:  TXDAT_TAP_DAC bit 3</a>
</td>
</tr>

<tr><td>B23</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[12][19][23]" title="MAIN[12][19][23]">
<a href="#virtex4-MGT-GT11[0]-DRP[14][2]">GT11[0]:  DRP[14] bit 2</a>
<a href="#virtex4-MGT-GT11[0]-TXDAT_TAP_DAC[2]">GT11[0]:  TXDAT_TAP_DAC bit 2</a>
</td>
</tr>

<tr><td>B22</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[12][19][22]" title="MAIN[12][19][22]">
<a href="#virtex4-MGT-GT11[0]-DRP[14][1]">GT11[0]:  DRP[14] bit 1</a>
<a href="#virtex4-MGT-GT11[0]-TXDAT_TAP_DAC[1]">GT11[0]:  TXDAT_TAP_DAC bit 1</a>
</td>
</tr>

<tr><td>B21</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[12][19][21]" title="MAIN[12][19][21]">
<a href="#virtex4-MGT-GT11[0]-DRP[14][0]">GT11[0]:  DRP[14] bit 0</a>
<a href="#virtex4-MGT-GT11[0]-TXDAT_TAP_DAC[0]">GT11[0]:  TXDAT_TAP_DAC bit 0</a>
</td>
</tr>

<tr><td>B20</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B19</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B18</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[12][19][18]" title="MAIN[12][19][18]">
<a href="#virtex4-MGT-GT11[0]-DRP_MASK[6]">GT11[0]:  DRP_MASK bit 6</a>
</td>
</tr>

<tr><td>B17</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B16</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[12][19][16]" title="MAIN[12][19][16]">
<a href="#virtex4-MGT-GT11[0]-DRP[6][15]">GT11[0]:  DRP[6] bit 15</a>
<a href="#virtex4-MGT-GT11[0]-TXLNDR_TST3[14]">GT11[0]:  TXLNDR_TST3 bit 14</a>
</td>
</tr>

<tr><td>B15</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[12][19][15]" title="MAIN[12][19][15]">
<a href="#virtex4-MGT-GT11[0]-DRP[6][14]">GT11[0]:  DRP[6] bit 14</a>
<a href="#virtex4-MGT-GT11[0]-TXLNDR_TST3[13]">GT11[0]:  TXLNDR_TST3 bit 13</a>
</td>
</tr>

<tr><td>B14</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[12][19][14]" title="MAIN[12][19][14]">
<a href="#virtex4-MGT-GT11[0]-DRP[6][13]">GT11[0]:  DRP[6] bit 13</a>
<a href="#virtex4-MGT-GT11[0]-TXLNDR_TST3[12]">GT11[0]:  TXLNDR_TST3 bit 12</a>
</td>
</tr>

<tr><td>B13</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[12][19][13]" title="MAIN[12][19][13]">
<a href="#virtex4-MGT-GT11[0]-DRP[6][12]">GT11[0]:  DRP[6] bit 12</a>
<a href="#virtex4-MGT-GT11[0]-TXLNDR_TST3[11]">GT11[0]:  TXLNDR_TST3 bit 11</a>
</td>
</tr>

<tr><td>B12</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[12][19][12]" title="MAIN[12][19][12]">
<a href="#virtex4-MGT-GT11[0]-DRP[6][11]">GT11[0]:  DRP[6] bit 11</a>
<a href="#virtex4-MGT-GT11[0]-TXLNDR_TST3[10]">GT11[0]:  TXLNDR_TST3 bit 10</a>
</td>
</tr>

<tr><td>B11</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[12][19][11]" title="MAIN[12][19][11]">
<a href="#virtex4-MGT-GT11[0]-DRP[6][10]">GT11[0]:  DRP[6] bit 10</a>
<a href="#virtex4-MGT-GT11[0]-TXLNDR_TST3[9]">GT11[0]:  TXLNDR_TST3 bit 9</a>
</td>
</tr>

<tr><td>B10</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[12][19][10]" title="MAIN[12][19][10]">
<a href="#virtex4-MGT-GT11[0]-DRP[6][9]">GT11[0]:  DRP[6] bit 9</a>
<a href="#virtex4-MGT-GT11[0]-TXLNDR_TST3[8]">GT11[0]:  TXLNDR_TST3 bit 8</a>
</td>
</tr>

<tr><td>B9</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[12][19][9]" title="MAIN[12][19][9]">
<a href="#virtex4-MGT-GT11[0]-DRP[6][8]">GT11[0]:  DRP[6] bit 8</a>
<a href="#virtex4-MGT-GT11[0]-TXLNDR_TST3[7]">GT11[0]:  TXLNDR_TST3 bit 7</a>
</td>
</tr>

<tr><td>B8</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[12][19][8]" title="MAIN[12][19][8]">
<a href="#virtex4-MGT-GT11[0]-DRP[6][7]">GT11[0]:  DRP[6] bit 7</a>
<a href="#virtex4-MGT-GT11[0]-TXLNDR_TST3[6]">GT11[0]:  TXLNDR_TST3 bit 6</a>
</td>
</tr>

<tr><td>B7</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[12][19][7]" title="MAIN[12][19][7]">
<a href="#virtex4-MGT-GT11[0]-DRP[6][6]">GT11[0]:  DRP[6] bit 6</a>
<a href="#virtex4-MGT-GT11[0]-TXLNDR_TST3[5]">GT11[0]:  TXLNDR_TST3 bit 5</a>
</td>
</tr>

<tr><td>B6</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[12][19][6]" title="MAIN[12][19][6]">
<a href="#virtex4-MGT-GT11[0]-DRP[6][5]">GT11[0]:  DRP[6] bit 5</a>
<a href="#virtex4-MGT-GT11[0]-TXLNDR_TST3[4]">GT11[0]:  TXLNDR_TST3 bit 4</a>
</td>
</tr>

<tr><td>B5</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[12][19][5]" title="MAIN[12][19][5]">
<a href="#virtex4-MGT-GT11[0]-DRP[6][4]">GT11[0]:  DRP[6] bit 4</a>
<a href="#virtex4-MGT-GT11[0]-TXLNDR_TST3[3]">GT11[0]:  TXLNDR_TST3 bit 3</a>
</td>
</tr>

<tr><td>B4</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[12][19][4]" title="MAIN[12][19][4]">
<a href="#virtex4-MGT-GT11[0]-DRP[6][3]">GT11[0]:  DRP[6] bit 3</a>
<a href="#virtex4-MGT-GT11[0]-TXLNDR_TST3[2]">GT11[0]:  TXLNDR_TST3 bit 2</a>
</td>
</tr>

<tr><td>B3</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[12][19][3]" title="MAIN[12][19][3]">
<a href="#virtex4-MGT-GT11[0]-DRP[6][2]">GT11[0]:  DRP[6] bit 2</a>
<a href="#virtex4-MGT-GT11[0]-TXLNDR_TST3[1]">GT11[0]:  TXLNDR_TST3 bit 1</a>
</td>
</tr>

<tr><td>B2</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[12][19][2]" title="MAIN[12][19][2]">
<a href="#virtex4-MGT-GT11[0]-DRP[6][1]">GT11[0]:  DRP[6] bit 1</a>
<a href="#virtex4-MGT-GT11[0]-TXLNDR_TST3[0]">GT11[0]:  TXLNDR_TST3 bit 0</a>
</td>
</tr>

<tr><td>B1</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[12][19][1]" title="MAIN[12][19][1]">
<a href="#virtex4-MGT-GT11[0]-DRP[6][0]">GT11[0]:  DRP[6] bit 0</a>
<a href="#virtex4-MGT-GT11[0]-TXPD">GT11[0]:  TXPD</a>
</td>
</tr>

<tr><td>B0</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex4 MGT rect MAIN[13]</caption>
<thead>
<tr><th rowspan="2">Bit</th><th colspan="20">Frame</th></tr>

<tr>
<th>F0</th>
<th>F1</th>
<th>F2</th>
<th>F3</th>
<th>F4</th>
<th>F5</th>
<th>F6</th>
<th>F7</th>
<th>F8</th>
<th>F9</th>
<th>F10</th>
<th>F11</th>
<th>F12</th>
<th>F13</th>
<th>F14</th>
<th>F15</th>
<th>F16</th>
<th>F17</th>
<th>F18</th>
<th>F19</th>
</tr>

</thead>

<tbody>
<tr><td>B79</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B78</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[13][19][78]" title="MAIN[13][19][78]">
<a href="#virtex4-MGT-GT11[0]-DRP_MASK[62]">GT11[0]:  DRP_MASK bit 62</a>
</td>
</tr>

<tr><td>B77</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B76</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[13][19][76]" title="MAIN[13][19][76]">
<a href="#virtex4-MGT-GT11[0]-DRP[62][15]">GT11[0]:  DRP[62] bit 15</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_TUNE[7]">GT11[0]:  CHAN_BOND_TUNE bit 7</a>
</td>
</tr>

<tr><td>B75</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[13][19][75]" title="MAIN[13][19][75]">
<a href="#virtex4-MGT-GT11[0]-DRP[62][14]">GT11[0]:  DRP[62] bit 14</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_TUNE[6]">GT11[0]:  CHAN_BOND_TUNE bit 6</a>
</td>
</tr>

<tr><td>B74</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[13][19][74]" title="MAIN[13][19][74]">
<a href="#virtex4-MGT-GT11[0]-DRP[62][13]">GT11[0]:  DRP[62] bit 13</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_TUNE[5]">GT11[0]:  CHAN_BOND_TUNE bit 5</a>
</td>
</tr>

<tr><td>B73</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[13][19][73]" title="MAIN[13][19][73]">
<a href="#virtex4-MGT-GT11[0]-DRP[62][12]">GT11[0]:  DRP[62] bit 12</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_TUNE[4]">GT11[0]:  CHAN_BOND_TUNE bit 4</a>
</td>
</tr>

<tr><td>B72</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[13][19][72]" title="MAIN[13][19][72]">
<a href="#virtex4-MGT-GT11[0]-DRP[62][11]">GT11[0]:  DRP[62] bit 11</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_TUNE[3]">GT11[0]:  CHAN_BOND_TUNE bit 3</a>
</td>
</tr>

<tr><td>B71</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[13][19][71]" title="MAIN[13][19][71]">
<a href="#virtex4-MGT-GT11[0]-DRP[62][10]">GT11[0]:  DRP[62] bit 10</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_TUNE[2]">GT11[0]:  CHAN_BOND_TUNE bit 2</a>
</td>
</tr>

<tr><td>B70</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[13][19][70]" title="MAIN[13][19][70]">
<a href="#virtex4-MGT-GT11[0]-DRP[62][9]">GT11[0]:  DRP[62] bit 9</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_TUNE[1]">GT11[0]:  CHAN_BOND_TUNE bit 1</a>
</td>
</tr>

<tr><td>B69</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[13][19][69]" title="MAIN[13][19][69]">
<a href="#virtex4-MGT-GT11[0]-DRP[62][8]">GT11[0]:  DRP[62] bit 8</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_TUNE[0]">GT11[0]:  CHAN_BOND_TUNE bit 0</a>
</td>
</tr>

<tr><td>B68</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[13][19][68]" title="MAIN[13][19][68]">
<a href="#virtex4-MGT-GT11[0]-DRP[62][7]">GT11[0]:  DRP[62] bit 7</a>
</td>
</tr>

<tr><td>B67</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[13][19][67]" title="MAIN[13][19][67]">
<a href="#virtex4-MGT-GT11[0]-DRP[62][6]">GT11[0]:  DRP[62] bit 6</a>
</td>
</tr>

<tr><td>B66</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[13][19][66]" title="MAIN[13][19][66]">
<a href="#virtex4-MGT-GT11[0]-DRP[62][5]">GT11[0]:  DRP[62] bit 5</a>
<a href="#virtex4-MGT-GT11[0]-CCCB_ARBITRATOR_DISABLE">GT11[0]:  CCCB_ARBITRATOR_DISABLE</a>
</td>
</tr>

<tr><td>B65</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[13][19][65]" title="MAIN[13][19][65]">
<a href="#virtex4-MGT-GT11[0]-DRP[62][4]">GT11[0]:  DRP[62] bit 4</a>
<a href="#virtex4-MGT-GT11[0]-OPPOSITE_SELECT">GT11[0]:  OPPOSITE_SELECT</a>
</td>
</tr>

<tr><td>B64</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[13][19][64]" title="MAIN[13][19][64]">
<a href="#virtex4-MGT-GT11[0]-DRP[62][3]">GT11[0]:  DRP[62] bit 3</a>
<a href="#virtex4-MGT-GT11[0]-POWER_ENABLE">GT11[0]:  POWER_ENABLE</a>
</td>
</tr>

<tr><td>B63</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[13][19][63]" title="MAIN[13][19][63]">
<a href="#virtex4-MGT-GT11[0]-DRP[62][2]">GT11[0]:  DRP[62] bit 2</a>
<a href="#virtex4-MGT-GT11[0]-TEST_MODE_3">GT11[0]:  TEST_MODE_3</a>
</td>
</tr>

<tr><td>B62</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[13][19][62]" title="MAIN[13][19][62]">
<a href="#virtex4-MGT-GT11[0]-DRP[62][1]">GT11[0]:  DRP[62] bit 1</a>
<a href="#virtex4-MGT-GT11[0]-TEST_MODE_2">GT11[0]:  TEST_MODE_2</a>
</td>
</tr>

<tr><td>B61</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[13][19][61]" title="MAIN[13][19][61]">
<a href="#virtex4-MGT-GT11[0]-DRP[62][0]">GT11[0]:  DRP[62] bit 0</a>
<a href="#virtex4-MGT-GT11[0]-TEST_MODE_1">GT11[0]:  TEST_MODE_1</a>
</td>
</tr>

<tr><td>B60</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B59</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B58</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[13][19][58]" title="MAIN[13][19][58]">
<a href="#virtex4-MGT-GT11[0]-DRP_MASK[54]">GT11[0]:  DRP_MASK bit 54</a>
</td>
</tr>

<tr><td>B57</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B56</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[13][19][56]" title="MAIN[13][19][56]">
<a href="#virtex4-MGT-GT11[0]-DRP[54][15]">GT11[0]:  DRP[54] bit 15</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_2_MASK[3]">GT11[0]:  CHAN_BOND_SEQ_2_MASK bit 3</a>
</td>
</tr>

<tr><td>B55</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[13][19][55]" title="MAIN[13][19][55]">
<a href="#virtex4-MGT-GT11[0]-DRP[54][14]">GT11[0]:  DRP[54] bit 14</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_2_MASK[2]">GT11[0]:  CHAN_BOND_SEQ_2_MASK bit 2</a>
</td>
</tr>

<tr><td>B54</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[13][19][54]" title="MAIN[13][19][54]">
<a href="#virtex4-MGT-GT11[0]-DRP[54][13]">GT11[0]:  DRP[54] bit 13</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_2_MASK[1]">GT11[0]:  CHAN_BOND_SEQ_2_MASK bit 1</a>
</td>
</tr>

<tr><td>B53</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[13][19][53]" title="MAIN[13][19][53]">
<a href="#virtex4-MGT-GT11[0]-DRP[54][12]">GT11[0]:  DRP[54] bit 12</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_2_MASK[0]">GT11[0]:  CHAN_BOND_SEQ_2_MASK bit 0</a>
</td>
</tr>

<tr><td>B52</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[13][19][52]" title="MAIN[13][19][52]">
<a href="#virtex4-MGT-GT11[0]-DRP[54][11]">GT11[0]:  DRP[54] bit 11</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_2_4[10]">GT11[0]:  CHAN_BOND_SEQ_2_4 bit 10</a>
</td>
</tr>

<tr><td>B51</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[13][19][51]" title="MAIN[13][19][51]">
<a href="#virtex4-MGT-GT11[0]-DRP[54][10]">GT11[0]:  DRP[54] bit 10</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_2_4[9]">GT11[0]:  CHAN_BOND_SEQ_2_4 bit 9</a>
</td>
</tr>

<tr><td>B50</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[13][19][50]" title="MAIN[13][19][50]">
<a href="#virtex4-MGT-GT11[0]-DRP[54][9]">GT11[0]:  DRP[54] bit 9</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_2_4[8]">GT11[0]:  CHAN_BOND_SEQ_2_4 bit 8</a>
</td>
</tr>

<tr><td>B49</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[13][19][49]" title="MAIN[13][19][49]">
<a href="#virtex4-MGT-GT11[0]-DRP[54][8]">GT11[0]:  DRP[54] bit 8</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_2_4[7]">GT11[0]:  CHAN_BOND_SEQ_2_4 bit 7</a>
</td>
</tr>

<tr><td>B48</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[13][19][48]" title="MAIN[13][19][48]">
<a href="#virtex4-MGT-GT11[0]-DRP[54][7]">GT11[0]:  DRP[54] bit 7</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_2_4[6]">GT11[0]:  CHAN_BOND_SEQ_2_4 bit 6</a>
</td>
</tr>

<tr><td>B47</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[13][19][47]" title="MAIN[13][19][47]">
<a href="#virtex4-MGT-GT11[0]-DRP[54][6]">GT11[0]:  DRP[54] bit 6</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_2_4[5]">GT11[0]:  CHAN_BOND_SEQ_2_4 bit 5</a>
</td>
</tr>

<tr><td>B46</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[13][19][46]" title="MAIN[13][19][46]">
<a href="#virtex4-MGT-GT11[0]-DRP[54][5]">GT11[0]:  DRP[54] bit 5</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_2_4[4]">GT11[0]:  CHAN_BOND_SEQ_2_4 bit 4</a>
</td>
</tr>

<tr><td>B45</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[13][19][45]" title="MAIN[13][19][45]">
<a href="#virtex4-MGT-GT11[0]-DRP[54][4]">GT11[0]:  DRP[54] bit 4</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_2_4[3]">GT11[0]:  CHAN_BOND_SEQ_2_4 bit 3</a>
</td>
</tr>

<tr><td>B44</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[13][19][44]" title="MAIN[13][19][44]">
<a href="#virtex4-MGT-GT11[0]-DRP[54][3]">GT11[0]:  DRP[54] bit 3</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_2_4[2]">GT11[0]:  CHAN_BOND_SEQ_2_4 bit 2</a>
</td>
</tr>

<tr><td>B43</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[13][19][43]" title="MAIN[13][19][43]">
<a href="#virtex4-MGT-GT11[0]-DRP[54][2]">GT11[0]:  DRP[54] bit 2</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_2_4[1]">GT11[0]:  CHAN_BOND_SEQ_2_4 bit 1</a>
</td>
</tr>

<tr><td>B42</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[13][19][42]" title="MAIN[13][19][42]">
<a href="#virtex4-MGT-GT11[0]-DRP[54][1]">GT11[0]:  DRP[54] bit 1</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_2_4[0]">GT11[0]:  CHAN_BOND_SEQ_2_4 bit 0</a>
</td>
</tr>

<tr><td>B41</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[13][19][41]" title="MAIN[13][19][41]">
<a href="#virtex4-MGT-GT11[0]-DRP[54][0]">GT11[0]:  DRP[54] bit 0</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_2_3[10]">GT11[0]:  CHAN_BOND_SEQ_2_3 bit 10</a>
</td>
</tr>

<tr><td>B40</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B39</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B38</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[13][19][38]" title="MAIN[13][19][38]">
<a href="#virtex4-MGT-GT11[0]-DRP_MASK[46]">GT11[0]:  DRP_MASK bit 46</a>
</td>
</tr>

<tr><td>B37</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B36</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[13][19][36]" title="MAIN[13][19][36]">
<a href="#virtex4-MGT-GT11[0]-DRP[46][15]">GT11[0]:  DRP[46] bit 15</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_2_3[9]">GT11[0]:  CHAN_BOND_SEQ_2_3 bit 9</a>
</td>
</tr>

<tr><td>B35</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[13][19][35]" title="MAIN[13][19][35]">
<a href="#virtex4-MGT-GT11[0]-DRP[46][14]">GT11[0]:  DRP[46] bit 14</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_2_3[8]">GT11[0]:  CHAN_BOND_SEQ_2_3 bit 8</a>
</td>
</tr>

<tr><td>B34</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[13][19][34]" title="MAIN[13][19][34]">
<a href="#virtex4-MGT-GT11[0]-DRP[46][13]">GT11[0]:  DRP[46] bit 13</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_2_3[7]">GT11[0]:  CHAN_BOND_SEQ_2_3 bit 7</a>
</td>
</tr>

<tr><td>B33</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[13][19][33]" title="MAIN[13][19][33]">
<a href="#virtex4-MGT-GT11[0]-DRP[46][12]">GT11[0]:  DRP[46] bit 12</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_2_3[6]">GT11[0]:  CHAN_BOND_SEQ_2_3 bit 6</a>
</td>
</tr>

<tr><td>B32</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[13][19][32]" title="MAIN[13][19][32]">
<a href="#virtex4-MGT-GT11[0]-DRP[46][11]">GT11[0]:  DRP[46] bit 11</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_2_3[5]">GT11[0]:  CHAN_BOND_SEQ_2_3 bit 5</a>
</td>
</tr>

<tr><td>B31</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[13][19][31]" title="MAIN[13][19][31]">
<a href="#virtex4-MGT-GT11[0]-DRP[46][10]">GT11[0]:  DRP[46] bit 10</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_2_3[4]">GT11[0]:  CHAN_BOND_SEQ_2_3 bit 4</a>
</td>
</tr>

<tr><td>B30</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[13][19][30]" title="MAIN[13][19][30]">
<a href="#virtex4-MGT-GT11[0]-DRP[46][9]">GT11[0]:  DRP[46] bit 9</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_2_3[3]">GT11[0]:  CHAN_BOND_SEQ_2_3 bit 3</a>
</td>
</tr>

<tr><td>B29</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[13][19][29]" title="MAIN[13][19][29]">
<a href="#virtex4-MGT-GT11[0]-DRP[46][8]">GT11[0]:  DRP[46] bit 8</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_2_3[2]">GT11[0]:  CHAN_BOND_SEQ_2_3 bit 2</a>
</td>
</tr>

<tr><td>B28</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[13][19][28]" title="MAIN[13][19][28]">
<a href="#virtex4-MGT-GT11[0]-DRP[46][7]">GT11[0]:  DRP[46] bit 7</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_2_3[1]">GT11[0]:  CHAN_BOND_SEQ_2_3 bit 1</a>
</td>
</tr>

<tr><td>B27</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[13][19][27]" title="MAIN[13][19][27]">
<a href="#virtex4-MGT-GT11[0]-DRP[46][6]">GT11[0]:  DRP[46] bit 6</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_2_3[0]">GT11[0]:  CHAN_BOND_SEQ_2_3 bit 0</a>
</td>
</tr>

<tr><td>B26</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[13][19][26]" title="MAIN[13][19][26]">
<a href="#virtex4-MGT-GT11[0]-DRP[46][5]">GT11[0]:  DRP[46] bit 5</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_2_2[10]">GT11[0]:  CHAN_BOND_SEQ_2_2 bit 10</a>
</td>
</tr>

<tr><td>B25</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[13][19][25]" title="MAIN[13][19][25]">
<a href="#virtex4-MGT-GT11[0]-DRP[46][4]">GT11[0]:  DRP[46] bit 4</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_2_2[9]">GT11[0]:  CHAN_BOND_SEQ_2_2 bit 9</a>
</td>
</tr>

<tr><td>B24</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[13][19][24]" title="MAIN[13][19][24]">
<a href="#virtex4-MGT-GT11[0]-DRP[46][3]">GT11[0]:  DRP[46] bit 3</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_2_2[8]">GT11[0]:  CHAN_BOND_SEQ_2_2 bit 8</a>
</td>
</tr>

<tr><td>B23</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[13][19][23]" title="MAIN[13][19][23]">
<a href="#virtex4-MGT-GT11[0]-DRP[46][2]">GT11[0]:  DRP[46] bit 2</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_2_2[7]">GT11[0]:  CHAN_BOND_SEQ_2_2 bit 7</a>
</td>
</tr>

<tr><td>B22</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[13][19][22]" title="MAIN[13][19][22]">
<a href="#virtex4-MGT-GT11[0]-DRP[46][1]">GT11[0]:  DRP[46] bit 1</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_2_2[6]">GT11[0]:  CHAN_BOND_SEQ_2_2 bit 6</a>
</td>
</tr>

<tr><td>B21</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[13][19][21]" title="MAIN[13][19][21]">
<a href="#virtex4-MGT-GT11[0]-DRP[46][0]">GT11[0]:  DRP[46] bit 0</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_2_2[5]">GT11[0]:  CHAN_BOND_SEQ_2_2 bit 5</a>
</td>
</tr>

<tr><td>B20</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B19</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B18</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[13][19][18]" title="MAIN[13][19][18]">
<a href="#virtex4-MGT-GT11[0]-DRP_MASK[38]">GT11[0]:  DRP_MASK bit 38</a>
</td>
</tr>

<tr><td>B17</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B16</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[13][19][16]" title="MAIN[13][19][16]">
<a href="#virtex4-MGT-GT11[0]-DRP[38][15]">GT11[0]:  DRP[38] bit 15</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_2_2[4]">GT11[0]:  CHAN_BOND_SEQ_2_2 bit 4</a>
</td>
</tr>

<tr><td>B15</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[13][19][15]" title="MAIN[13][19][15]">
<a href="#virtex4-MGT-GT11[0]-DRP[38][14]">GT11[0]:  DRP[38] bit 14</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_2_2[3]">GT11[0]:  CHAN_BOND_SEQ_2_2 bit 3</a>
</td>
</tr>

<tr><td>B14</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[13][19][14]" title="MAIN[13][19][14]">
<a href="#virtex4-MGT-GT11[0]-DRP[38][13]">GT11[0]:  DRP[38] bit 13</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_2_2[2]">GT11[0]:  CHAN_BOND_SEQ_2_2 bit 2</a>
</td>
</tr>

<tr><td>B13</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[13][19][13]" title="MAIN[13][19][13]">
<a href="#virtex4-MGT-GT11[0]-DRP[38][12]">GT11[0]:  DRP[38] bit 12</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_2_2[1]">GT11[0]:  CHAN_BOND_SEQ_2_2 bit 1</a>
</td>
</tr>

<tr><td>B12</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[13][19][12]" title="MAIN[13][19][12]">
<a href="#virtex4-MGT-GT11[0]-DRP[38][11]">GT11[0]:  DRP[38] bit 11</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_2_2[0]">GT11[0]:  CHAN_BOND_SEQ_2_2 bit 0</a>
</td>
</tr>

<tr><td>B11</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[13][19][11]" title="MAIN[13][19][11]">
<a href="#virtex4-MGT-GT11[0]-DRP[38][10]">GT11[0]:  DRP[38] bit 10</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_2_1[10]">GT11[0]:  CHAN_BOND_SEQ_2_1 bit 10</a>
</td>
</tr>

<tr><td>B10</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[13][19][10]" title="MAIN[13][19][10]">
<a href="#virtex4-MGT-GT11[0]-DRP[38][9]">GT11[0]:  DRP[38] bit 9</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_2_1[9]">GT11[0]:  CHAN_BOND_SEQ_2_1 bit 9</a>
</td>
</tr>

<tr><td>B9</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[13][19][9]" title="MAIN[13][19][9]">
<a href="#virtex4-MGT-GT11[0]-DRP[38][8]">GT11[0]:  DRP[38] bit 8</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_2_1[8]">GT11[0]:  CHAN_BOND_SEQ_2_1 bit 8</a>
</td>
</tr>

<tr><td>B8</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[13][19][8]" title="MAIN[13][19][8]">
<a href="#virtex4-MGT-GT11[0]-DRP[38][7]">GT11[0]:  DRP[38] bit 7</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_2_1[7]">GT11[0]:  CHAN_BOND_SEQ_2_1 bit 7</a>
</td>
</tr>

<tr><td>B7</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[13][19][7]" title="MAIN[13][19][7]">
<a href="#virtex4-MGT-GT11[0]-DRP[38][6]">GT11[0]:  DRP[38] bit 6</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_2_1[6]">GT11[0]:  CHAN_BOND_SEQ_2_1 bit 6</a>
</td>
</tr>

<tr><td>B6</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[13][19][6]" title="MAIN[13][19][6]">
<a href="#virtex4-MGT-GT11[0]-DRP[38][5]">GT11[0]:  DRP[38] bit 5</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_2_1[5]">GT11[0]:  CHAN_BOND_SEQ_2_1 bit 5</a>
</td>
</tr>

<tr><td>B5</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[13][19][5]" title="MAIN[13][19][5]">
<a href="#virtex4-MGT-GT11[0]-DRP[38][4]">GT11[0]:  DRP[38] bit 4</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_2_1[4]">GT11[0]:  CHAN_BOND_SEQ_2_1 bit 4</a>
</td>
</tr>

<tr><td>B4</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[13][19][4]" title="MAIN[13][19][4]">
<a href="#virtex4-MGT-GT11[0]-DRP[38][3]">GT11[0]:  DRP[38] bit 3</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_2_1[3]">GT11[0]:  CHAN_BOND_SEQ_2_1 bit 3</a>
</td>
</tr>

<tr><td>B3</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[13][19][3]" title="MAIN[13][19][3]">
<a href="#virtex4-MGT-GT11[0]-DRP[38][2]">GT11[0]:  DRP[38] bit 2</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_2_1[2]">GT11[0]:  CHAN_BOND_SEQ_2_1 bit 2</a>
</td>
</tr>

<tr><td>B2</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[13][19][2]" title="MAIN[13][19][2]">
<a href="#virtex4-MGT-GT11[0]-DRP[38][1]">GT11[0]:  DRP[38] bit 1</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_2_1[1]">GT11[0]:  CHAN_BOND_SEQ_2_1 bit 1</a>
</td>
</tr>

<tr><td>B1</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[13][19][1]" title="MAIN[13][19][1]">
<a href="#virtex4-MGT-GT11[0]-DRP[38][0]">GT11[0]:  DRP[38] bit 0</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_2_1[0]">GT11[0]:  CHAN_BOND_SEQ_2_1 bit 0</a>
</td>
</tr>

<tr><td>B0</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex4 MGT rect MAIN[14]</caption>
<thead>
<tr><th rowspan="2">Bit</th><th colspan="20">Frame</th></tr>

<tr>
<th>F0</th>
<th>F1</th>
<th>F2</th>
<th>F3</th>
<th>F4</th>
<th>F5</th>
<th>F6</th>
<th>F7</th>
<th>F8</th>
<th>F9</th>
<th>F10</th>
<th>F11</th>
<th>F12</th>
<th>F13</th>
<th>F14</th>
<th>F15</th>
<th>F16</th>
<th>F17</th>
<th>F18</th>
<th>F19</th>
</tr>

</thead>

<tbody>
<tr><td>B79</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B78</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[14][19][78]" title="MAIN[14][19][78]">
<a href="#virtex4-MGT-GT11[0]-DRP_MASK[31]">GT11[0]:  DRP_MASK bit 31</a>
</td>
</tr>

<tr><td>B77</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B76</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[14][19][76]" title="MAIN[14][19][76]">
<a href="#virtex4-MGT-GT11[0]-DRP[31][15]">GT11[0]:  DRP[31] bit 15</a>
</td>
</tr>

<tr><td>B75</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[14][19][75]" title="MAIN[14][19][75]">
<a href="#virtex4-MGT-GT11[0]-DRP[31][14]">GT11[0]:  DRP[31] bit 14</a>
</td>
</tr>

<tr><td>B74</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[14][19][74]" title="MAIN[14][19][74]">
<a href="#virtex4-MGT-GT11[0]-DRP[31][13]">GT11[0]:  DRP[31] bit 13</a>
</td>
</tr>

<tr><td>B73</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[14][19][73]" title="MAIN[14][19][73]">
<a href="#virtex4-MGT-GT11[0]-DRP[31][12]">GT11[0]:  DRP[31] bit 12</a>
</td>
</tr>

<tr><td>B72</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[14][19][72]" title="MAIN[14][19][72]">
<a href="#virtex4-MGT-GT11[0]-DRP[31][11]">GT11[0]:  DRP[31] bit 11</a>
</td>
</tr>

<tr><td>B71</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[14][19][71]" title="MAIN[14][19][71]">
<a href="#virtex4-MGT-GT11[0]-DRP[31][10]">GT11[0]:  DRP[31] bit 10</a>
</td>
</tr>

<tr><td>B70</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[14][19][70]" title="MAIN[14][19][70]">
<a href="#virtex4-MGT-GT11[0]-DRP[31][9]">GT11[0]:  DRP[31] bit 9</a>
</td>
</tr>

<tr><td>B69</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[14][19][69]" title="MAIN[14][19][69]">
<a href="#virtex4-MGT-GT11[0]-DRP[31][8]">GT11[0]:  DRP[31] bit 8</a>
</td>
</tr>

<tr><td>B68</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[14][19][68]" title="MAIN[14][19][68]">
<a href="#virtex4-MGT-GT11[0]-DRP[31][7]">GT11[0]:  DRP[31] bit 7</a>
</td>
</tr>

<tr><td>B67</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[14][19][67]" title="MAIN[14][19][67]">
<a href="#virtex4-MGT-GT11[0]-DRP[31][6]">GT11[0]:  DRP[31] bit 6</a>
</td>
</tr>

<tr><td>B66</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[14][19][66]" title="MAIN[14][19][66]">
<a href="#virtex4-MGT-SPEC_INT-mux-CELL[16].IMUX_MGT_GREFCLK_PRE[1]-7">SPEC_INT: mux CELL[16].IMUX_MGT_GREFCLK_PRE[1] bit 7</a>
<a href="#virtex4-MGT-GT11[0]-DRP[31][5]">GT11[0]:  DRP[31] bit 5</a>
</td>
</tr>

<tr><td>B65</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[14][19][65]" title="MAIN[14][19][65]">
<a href="#virtex4-MGT-SPEC_INT-mux-CELL[16].IMUX_MGT_GREFCLK_PRE[1]-6">SPEC_INT: mux CELL[16].IMUX_MGT_GREFCLK_PRE[1] bit 6</a>
<a href="#virtex4-MGT-GT11[0]-DRP[31][4]">GT11[0]:  DRP[31] bit 4</a>
</td>
</tr>

<tr><td>B64</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[14][19][64]" title="MAIN[14][19][64]">
<a href="#virtex4-MGT-SPEC_INT-mux-CELL[16].IMUX_MGT_GREFCLK_PRE[1]-5">SPEC_INT: mux CELL[16].IMUX_MGT_GREFCLK_PRE[1] bit 5</a>
<a href="#virtex4-MGT-GT11[0]-DRP[31][3]">GT11[0]:  DRP[31] bit 3</a>
</td>
</tr>

<tr><td>B63</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[14][19][63]" title="MAIN[14][19][63]">
<a href="#virtex4-MGT-SPEC_INT-mux-CELL[16].IMUX_MGT_GREFCLK_PRE[1]-4">SPEC_INT: mux CELL[16].IMUX_MGT_GREFCLK_PRE[1] bit 4</a>
<a href="#virtex4-MGT-GT11[0]-DRP[31][2]">GT11[0]:  DRP[31] bit 2</a>
</td>
</tr>

<tr><td>B62</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[14][19][62]" title="MAIN[14][19][62]">
<a href="#virtex4-MGT-SPEC_INT-mux-CELL[16].IMUX_MGT_GREFCLK_PRE[1]-3">SPEC_INT: mux CELL[16].IMUX_MGT_GREFCLK_PRE[1] bit 3</a>
<a href="#virtex4-MGT-GT11[0]-DRP[31][1]">GT11[0]:  DRP[31] bit 1</a>
</td>
</tr>

<tr><td>B61</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[14][19][61]" title="MAIN[14][19][61]">
<a href="#virtex4-MGT-SPEC_INT-mux-CELL[16].IMUX_MGT_GREFCLK_PRE[1]-2">SPEC_INT: mux CELL[16].IMUX_MGT_GREFCLK_PRE[1] bit 2</a>
<a href="#virtex4-MGT-GT11[0]-DRP[31][0]">GT11[0]:  DRP[31] bit 0</a>
</td>
</tr>

<tr><td>B60</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B59</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B58</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[14][19][58]" title="MAIN[14][19][58]">
<a href="#virtex4-MGT-GT11[0]-DRP_MASK[23]">GT11[0]:  DRP_MASK bit 23</a>
</td>
</tr>

<tr><td>B57</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B56</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[14][19][56]" title="MAIN[14][19][56]">
<a href="#virtex4-MGT-SPEC_INT-mux-CELL[16].IMUX_MGT_GREFCLK_PRE[1]-1">SPEC_INT: mux CELL[16].IMUX_MGT_GREFCLK_PRE[1] bit 1</a>
<a href="#virtex4-MGT-GT11[0]-DRP[23][15]">GT11[0]:  DRP[23] bit 15</a>
</td>
</tr>

<tr><td>B55</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[14][19][55]" title="MAIN[14][19][55]">
<a href="#virtex4-MGT-SPEC_INT-mux-CELL[16].IMUX_MGT_GREFCLK_PRE[1]-0">SPEC_INT: mux CELL[16].IMUX_MGT_GREFCLK_PRE[1] bit 0</a>
<a href="#virtex4-MGT-GT11[0]-DRP[23][14]">GT11[0]:  DRP[23] bit 14</a>
</td>
</tr>

<tr><td>B54</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[14][19][54]" title="MAIN[14][19][54]">
<a href="#virtex4-MGT-SPEC_INT-mux-CELL[16].IMUX_MGT_REFCLK_PRE[1]-7">SPEC_INT: mux CELL[16].IMUX_MGT_REFCLK_PRE[1] bit 7</a>
<a href="#virtex4-MGT-GT11[0]-DRP[23][13]">GT11[0]:  DRP[23] bit 13</a>
</td>
</tr>

<tr><td>B53</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[14][19][53]" title="MAIN[14][19][53]">
<a href="#virtex4-MGT-SPEC_INT-mux-CELL[16].IMUX_MGT_REFCLK_PRE[1]-6">SPEC_INT: mux CELL[16].IMUX_MGT_REFCLK_PRE[1] bit 6</a>
<a href="#virtex4-MGT-GT11[0]-DRP[23][12]">GT11[0]:  DRP[23] bit 12</a>
</td>
</tr>

<tr><td>B52</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[14][19][52]" title="MAIN[14][19][52]">
<a href="#virtex4-MGT-SPEC_INT-mux-CELL[16].IMUX_MGT_REFCLK_PRE[1]-5">SPEC_INT: mux CELL[16].IMUX_MGT_REFCLK_PRE[1] bit 5</a>
<a href="#virtex4-MGT-GT11[0]-DRP[23][11]">GT11[0]:  DRP[23] bit 11</a>
</td>
</tr>

<tr><td>B51</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[14][19][51]" title="MAIN[14][19][51]">
<a href="#virtex4-MGT-SPEC_INT-mux-CELL[16].IMUX_MGT_REFCLK_PRE[1]-4">SPEC_INT: mux CELL[16].IMUX_MGT_REFCLK_PRE[1] bit 4</a>
<a href="#virtex4-MGT-GT11[0]-DRP[23][10]">GT11[0]:  DRP[23] bit 10</a>
</td>
</tr>

<tr><td>B50</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[14][19][50]" title="MAIN[14][19][50]">
<a href="#virtex4-MGT-SPEC_INT-mux-CELL[16].IMUX_MGT_REFCLK_PRE[1]-3">SPEC_INT: mux CELL[16].IMUX_MGT_REFCLK_PRE[1] bit 3</a>
<a href="#virtex4-MGT-GT11[0]-DRP[23][9]">GT11[0]:  DRP[23] bit 9</a>
</td>
</tr>

<tr><td>B49</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[14][19][49]" title="MAIN[14][19][49]">
<a href="#virtex4-MGT-SPEC_INT-mux-CELL[16].IMUX_MGT_REFCLK_PRE[1]-2">SPEC_INT: mux CELL[16].IMUX_MGT_REFCLK_PRE[1] bit 2</a>
<a href="#virtex4-MGT-GT11[0]-DRP[23][8]">GT11[0]:  DRP[23] bit 8</a>
</td>
</tr>

<tr><td>B48</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[14][19][48]" title="MAIN[14][19][48]">
<a href="#virtex4-MGT-SPEC_INT-mux-CELL[16].IMUX_MGT_REFCLK_PRE[1]-1">SPEC_INT: mux CELL[16].IMUX_MGT_REFCLK_PRE[1] bit 1</a>
<a href="#virtex4-MGT-GT11[0]-DRP[23][7]">GT11[0]:  DRP[23] bit 7</a>
</td>
</tr>

<tr><td>B47</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[14][19][47]" title="MAIN[14][19][47]">
<a href="#virtex4-MGT-SPEC_INT-mux-CELL[16].IMUX_MGT_REFCLK_PRE[1]-0">SPEC_INT: mux CELL[16].IMUX_MGT_REFCLK_PRE[1] bit 0</a>
<a href="#virtex4-MGT-GT11[0]-DRP[23][6]">GT11[0]:  DRP[23] bit 6</a>
</td>
</tr>

<tr><td>B46</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[14][19][46]" title="MAIN[14][19][46]">
<a href="#virtex4-MGT-SPEC_INT-mux-CELL[24].MGT_CLK_OUT[0]-2">SPEC_INT: mux CELL[24].MGT_CLK_OUT[0] bit 2</a>
<a href="#virtex4-MGT-GT11[0]-DRP[23][5]">GT11[0]:  DRP[23] bit 5</a>
</td>
</tr>

<tr><td>B45</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[14][19][45]" title="MAIN[14][19][45]">
<a href="#virtex4-MGT-SPEC_INT-mux-CELL[24].MGT_CLK_OUT[0]-1">SPEC_INT: mux CELL[24].MGT_CLK_OUT[0] bit 1</a>
<a href="#virtex4-MGT-GT11[0]-DRP[23][4]">GT11[0]:  DRP[23] bit 4</a>
</td>
</tr>

<tr><td>B44</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[14][19][44]" title="MAIN[14][19][44]">
<a href="#virtex4-MGT-SPEC_INT-mux-CELL[24].MGT_CLK_OUT[0]-0">SPEC_INT: mux CELL[24].MGT_CLK_OUT[0] bit 0</a>
<a href="#virtex4-MGT-GT11[0]-DRP[23][3]">GT11[0]:  DRP[23] bit 3</a>
</td>
</tr>

<tr><td>B43</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[14][19][43]" title="MAIN[14][19][43]">
<a href="#virtex4-MGT-SPEC_INT-mux-CELL[24].MGT_CLK_OUT[1]-2">SPEC_INT: mux CELL[24].MGT_CLK_OUT[1] bit 2</a>
<a href="#virtex4-MGT-GT11[0]-DRP[23][2]">GT11[0]:  DRP[23] bit 2</a>
</td>
</tr>

<tr><td>B42</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[14][19][42]" title="MAIN[14][19][42]">
<a href="#virtex4-MGT-SPEC_INT-mux-CELL[24].MGT_CLK_OUT[1]-1">SPEC_INT: mux CELL[24].MGT_CLK_OUT[1] bit 1</a>
<a href="#virtex4-MGT-GT11[0]-DRP[23][1]">GT11[0]:  DRP[23] bit 1</a>
</td>
</tr>

<tr><td>B41</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[14][19][41]" title="MAIN[14][19][41]">
<a href="#virtex4-MGT-SPEC_INT-mux-CELL[24].MGT_CLK_OUT[1]-0">SPEC_INT: mux CELL[24].MGT_CLK_OUT[1] bit 0</a>
<a href="#virtex4-MGT-GT11[0]-DRP[23][0]">GT11[0]:  DRP[23] bit 0</a>
</td>
</tr>

<tr><td>B40</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B39</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B38</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[14][19][38]" title="MAIN[14][19][38]">
<a href="#virtex4-MGT-GT11[0]-DRP_MASK[15]">GT11[0]:  DRP_MASK bit 15</a>
</td>
</tr>

<tr><td>B37</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B36</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[14][19][36]" title="MAIN[14][19][36]">
<a href="#virtex4-MGT-GT11[0]-DRP[15][15]">GT11[0]:  DRP[15] bit 15</a>
</td>
</tr>

<tr><td>B35</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[14][19][35]" title="MAIN[14][19][35]">
<a href="#virtex4-MGT-GT11[0]-DRP[15][14]">GT11[0]:  DRP[15] bit 14</a>
</td>
</tr>

<tr><td>B34</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[14][19][34]" title="MAIN[14][19][34]">
<a href="#virtex4-MGT-GT11[0]-DRP[15][13]">GT11[0]:  DRP[15] bit 13</a>
</td>
</tr>

<tr><td>B33</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[14][19][33]" title="MAIN[14][19][33]">
<a href="#virtex4-MGT-GT11[0]-DRP[15][12]">GT11[0]:  DRP[15] bit 12</a>
</td>
</tr>

<tr><td>B32</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[14][19][32]" title="MAIN[14][19][32]">
<a href="#virtex4-MGT-GT11[0]-DRP[15][11]">GT11[0]:  DRP[15] bit 11</a>
</td>
</tr>

<tr><td>B31</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[14][19][31]" title="MAIN[14][19][31]">
<a href="#virtex4-MGT-GT11[0]-DRP[15][10]">GT11[0]:  DRP[15] bit 10</a>
</td>
</tr>

<tr><td>B30</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[14][19][30]" title="MAIN[14][19][30]">
<a href="#virtex4-MGT-GT11[0]-DRP[15][9]">GT11[0]:  DRP[15] bit 9</a>
</td>
</tr>

<tr><td>B29</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[14][19][29]" title="MAIN[14][19][29]">
<a href="#virtex4-MGT-GT11[0]-DRP[15][8]">GT11[0]:  DRP[15] bit 8</a>
</td>
</tr>

<tr><td>B28</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[14][19][28]" title="MAIN[14][19][28]">
<a href="#virtex4-MGT-GT11[0]-DRP[15][7]">GT11[0]:  DRP[15] bit 7</a>
</td>
</tr>

<tr><td>B27</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[14][19][27]" title="MAIN[14][19][27]">
<a href="#virtex4-MGT-GT11[0]-DRP[15][6]">GT11[0]:  DRP[15] bit 6</a>
</td>
</tr>

<tr><td>B26</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[14][19][26]" title="MAIN[14][19][26]">
<a href="#virtex4-MGT-SPEC_INT-mux-CELL[16].IMUX_MGT_GREFCLK_PRE[0]-7">SPEC_INT: mux CELL[16].IMUX_MGT_GREFCLK_PRE[0] bit 7</a>
<a href="#virtex4-MGT-GT11[0]-DRP[15][5]">GT11[0]:  DRP[15] bit 5</a>
</td>
</tr>

<tr><td>B25</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[14][19][25]" title="MAIN[14][19][25]">
<a href="#virtex4-MGT-SPEC_INT-mux-CELL[16].IMUX_MGT_GREFCLK_PRE[0]-6">SPEC_INT: mux CELL[16].IMUX_MGT_GREFCLK_PRE[0] bit 6</a>
<a href="#virtex4-MGT-GT11[0]-DRP[15][4]">GT11[0]:  DRP[15] bit 4</a>
</td>
</tr>

<tr><td>B24</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[14][19][24]" title="MAIN[14][19][24]">
<a href="#virtex4-MGT-SPEC_INT-mux-CELL[16].IMUX_MGT_GREFCLK_PRE[0]-5">SPEC_INT: mux CELL[16].IMUX_MGT_GREFCLK_PRE[0] bit 5</a>
<a href="#virtex4-MGT-GT11[0]-DRP[15][3]">GT11[0]:  DRP[15] bit 3</a>
</td>
</tr>

<tr><td>B23</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[14][19][23]" title="MAIN[14][19][23]">
<a href="#virtex4-MGT-SPEC_INT-mux-CELL[16].IMUX_MGT_GREFCLK_PRE[0]-4">SPEC_INT: mux CELL[16].IMUX_MGT_GREFCLK_PRE[0] bit 4</a>
<a href="#virtex4-MGT-GT11[0]-DRP[15][2]">GT11[0]:  DRP[15] bit 2</a>
</td>
</tr>

<tr><td>B22</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[14][19][22]" title="MAIN[14][19][22]">
<a href="#virtex4-MGT-SPEC_INT-mux-CELL[16].IMUX_MGT_GREFCLK_PRE[0]-3">SPEC_INT: mux CELL[16].IMUX_MGT_GREFCLK_PRE[0] bit 3</a>
<a href="#virtex4-MGT-GT11[0]-DRP[15][1]">GT11[0]:  DRP[15] bit 1</a>
</td>
</tr>

<tr><td>B21</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[14][19][21]" title="MAIN[14][19][21]">
<a href="#virtex4-MGT-SPEC_INT-mux-CELL[16].IMUX_MGT_GREFCLK_PRE[0]-2">SPEC_INT: mux CELL[16].IMUX_MGT_GREFCLK_PRE[0] bit 2</a>
<a href="#virtex4-MGT-GT11[0]-DRP[15][0]">GT11[0]:  DRP[15] bit 0</a>
</td>
</tr>

<tr><td>B20</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B19</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B18</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[14][19][18]" title="MAIN[14][19][18]">
<a href="#virtex4-MGT-GT11[0]-DRP_MASK[7]">GT11[0]:  DRP_MASK bit 7</a>
</td>
</tr>

<tr><td>B17</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B16</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[14][19][16]" title="MAIN[14][19][16]">
<a href="#virtex4-MGT-SPEC_INT-mux-CELL[16].IMUX_MGT_GREFCLK_PRE[0]-1">SPEC_INT: mux CELL[16].IMUX_MGT_GREFCLK_PRE[0] bit 1</a>
<a href="#virtex4-MGT-GT11[0]-DRP[7][15]">GT11[0]:  DRP[7] bit 15</a>
</td>
</tr>

<tr><td>B15</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[14][19][15]" title="MAIN[14][19][15]">
<a href="#virtex4-MGT-SPEC_INT-mux-CELL[16].IMUX_MGT_GREFCLK_PRE[0]-0">SPEC_INT: mux CELL[16].IMUX_MGT_GREFCLK_PRE[0] bit 0</a>
<a href="#virtex4-MGT-GT11[0]-DRP[7][14]">GT11[0]:  DRP[7] bit 14</a>
</td>
</tr>

<tr><td>B14</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[14][19][14]" title="MAIN[14][19][14]">
<a href="#virtex4-MGT-SPEC_INT-mux-CELL[16].IMUX_MGT_REFCLK_PRE[0]-7">SPEC_INT: mux CELL[16].IMUX_MGT_REFCLK_PRE[0] bit 7</a>
<a href="#virtex4-MGT-GT11[0]-DRP[7][13]">GT11[0]:  DRP[7] bit 13</a>
</td>
</tr>

<tr><td>B13</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[14][19][13]" title="MAIN[14][19][13]">
<a href="#virtex4-MGT-SPEC_INT-mux-CELL[16].IMUX_MGT_REFCLK_PRE[0]-6">SPEC_INT: mux CELL[16].IMUX_MGT_REFCLK_PRE[0] bit 6</a>
<a href="#virtex4-MGT-GT11[0]-DRP[7][12]">GT11[0]:  DRP[7] bit 12</a>
</td>
</tr>

<tr><td>B12</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[14][19][12]" title="MAIN[14][19][12]">
<a href="#virtex4-MGT-SPEC_INT-mux-CELL[16].IMUX_MGT_REFCLK_PRE[0]-5">SPEC_INT: mux CELL[16].IMUX_MGT_REFCLK_PRE[0] bit 5</a>
<a href="#virtex4-MGT-GT11[0]-DRP[7][11]">GT11[0]:  DRP[7] bit 11</a>
</td>
</tr>

<tr><td>B11</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[14][19][11]" title="MAIN[14][19][11]">
<a href="#virtex4-MGT-SPEC_INT-mux-CELL[16].IMUX_MGT_REFCLK_PRE[0]-4">SPEC_INT: mux CELL[16].IMUX_MGT_REFCLK_PRE[0] bit 4</a>
<a href="#virtex4-MGT-GT11[0]-DRP[7][10]">GT11[0]:  DRP[7] bit 10</a>
</td>
</tr>

<tr><td>B10</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[14][19][10]" title="MAIN[14][19][10]">
<a href="#virtex4-MGT-SPEC_INT-mux-CELL[16].IMUX_MGT_REFCLK_PRE[0]-3">SPEC_INT: mux CELL[16].IMUX_MGT_REFCLK_PRE[0] bit 3</a>
<a href="#virtex4-MGT-GT11[0]-DRP[7][9]">GT11[0]:  DRP[7] bit 9</a>
</td>
</tr>

<tr><td>B9</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[14][19][9]" title="MAIN[14][19][9]">
<a href="#virtex4-MGT-SPEC_INT-mux-CELL[16].IMUX_MGT_REFCLK_PRE[0]-2">SPEC_INT: mux CELL[16].IMUX_MGT_REFCLK_PRE[0] bit 2</a>
<a href="#virtex4-MGT-GT11[0]-DRP[7][8]">GT11[0]:  DRP[7] bit 8</a>
</td>
</tr>

<tr><td>B8</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[14][19][8]" title="MAIN[14][19][8]">
<a href="#virtex4-MGT-SPEC_INT-mux-CELL[16].IMUX_MGT_REFCLK_PRE[0]-1">SPEC_INT: mux CELL[16].IMUX_MGT_REFCLK_PRE[0] bit 1</a>
<a href="#virtex4-MGT-GT11[0]-DRP[7][7]">GT11[0]:  DRP[7] bit 7</a>
</td>
</tr>

<tr><td>B7</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[14][19][7]" title="MAIN[14][19][7]">
<a href="#virtex4-MGT-SPEC_INT-mux-CELL[16].IMUX_MGT_REFCLK_PRE[0]-0">SPEC_INT: mux CELL[16].IMUX_MGT_REFCLK_PRE[0] bit 0</a>
<a href="#virtex4-MGT-GT11[0]-DRP[7][6]">GT11[0]:  DRP[7] bit 6</a>
</td>
</tr>

<tr><td>B6</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[14][19][6]" title="MAIN[14][19][6]">
<a href="#virtex4-MGT-SPEC_INT-mux-CELL[8].MGT_CLK_OUT[0]-2">SPEC_INT: mux CELL[8].MGT_CLK_OUT[0] bit 2</a>
<a href="#virtex4-MGT-GT11[0]-DRP[7][5]">GT11[0]:  DRP[7] bit 5</a>
</td>
</tr>

<tr><td>B5</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[14][19][5]" title="MAIN[14][19][5]">
<a href="#virtex4-MGT-SPEC_INT-mux-CELL[8].MGT_CLK_OUT[0]-1">SPEC_INT: mux CELL[8].MGT_CLK_OUT[0] bit 1</a>
<a href="#virtex4-MGT-GT11[0]-DRP[7][4]">GT11[0]:  DRP[7] bit 4</a>
</td>
</tr>

<tr><td>B4</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[14][19][4]" title="MAIN[14][19][4]">
<a href="#virtex4-MGT-SPEC_INT-mux-CELL[8].MGT_CLK_OUT[0]-0">SPEC_INT: mux CELL[8].MGT_CLK_OUT[0] bit 0</a>
<a href="#virtex4-MGT-GT11[0]-DRP[7][3]">GT11[0]:  DRP[7] bit 3</a>
</td>
</tr>

<tr><td>B3</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[14][19][3]" title="MAIN[14][19][3]">
<a href="#virtex4-MGT-SPEC_INT-mux-CELL[8].MGT_CLK_OUT[1]-2">SPEC_INT: mux CELL[8].MGT_CLK_OUT[1] bit 2</a>
<a href="#virtex4-MGT-GT11[0]-DRP[7][2]">GT11[0]:  DRP[7] bit 2</a>
</td>
</tr>

<tr><td>B2</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[14][19][2]" title="MAIN[14][19][2]">
<a href="#virtex4-MGT-SPEC_INT-mux-CELL[8].MGT_CLK_OUT[1]-1">SPEC_INT: mux CELL[8].MGT_CLK_OUT[1] bit 1</a>
<a href="#virtex4-MGT-GT11[0]-DRP[7][1]">GT11[0]:  DRP[7] bit 1</a>
</td>
</tr>

<tr><td>B1</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[14][19][1]" title="MAIN[14][19][1]">
<a href="#virtex4-MGT-SPEC_INT-mux-CELL[8].MGT_CLK_OUT[1]-0">SPEC_INT: mux CELL[8].MGT_CLK_OUT[1] bit 0</a>
<a href="#virtex4-MGT-GT11[0]-DRP[7][0]">GT11[0]:  DRP[7] bit 0</a>
</td>
</tr>

<tr><td>B0</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex4 MGT rect MAIN[15]</caption>
<thead>
<tr><th rowspan="2">Bit</th><th colspan="20">Frame</th></tr>

<tr>
<th>F0</th>
<th>F1</th>
<th>F2</th>
<th>F3</th>
<th>F4</th>
<th>F5</th>
<th>F6</th>
<th>F7</th>
<th>F8</th>
<th>F9</th>
<th>F10</th>
<th>F11</th>
<th>F12</th>
<th>F13</th>
<th>F14</th>
<th>F15</th>
<th>F16</th>
<th>F17</th>
<th>F18</th>
<th>F19</th>
</tr>

</thead>

<tbody>
<tr><td>B79</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B78</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[15][19][78]" title="MAIN[15][19][78]">
<a href="#virtex4-MGT-GT11[0]-DRP_MASK[63]">GT11[0]:  DRP_MASK bit 63</a>
</td>
</tr>

<tr><td>B77</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B76</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[15][19][76]" title="MAIN[15][19][76]">
<a href="#virtex4-MGT-GT11[0]-DRP[63][15]">GT11[0]:  DRP[63] bit 15</a>
<a href="#virtex4-MGT-GT11[0]-RESERVED_CB1">GT11[0]:  RESERVED_CB1</a>
</td>
</tr>

<tr><td>B75</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[15][19][75]" title="MAIN[15][19][75]">
<a href="#virtex4-MGT-GT11[0]-DRP[63][14]">GT11[0]:  DRP[63] bit 14</a>
<a href="#virtex4-MGT-GT11[0]-TX_BUFFER_USE">GT11[0]:  TX_BUFFER_USE</a>
</td>
</tr>

<tr><td>B74</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[15][19][74]" title="MAIN[15][19][74]">
<a href="#virtex4-MGT-GT11[0]-DRP[63][13]">GT11[0]:  DRP[63] bit 13</a>
<a href="#virtex4-MGT-GT11[0]-RX_BUFFER_USE">GT11[0]:  RX_BUFFER_USE</a>
</td>
</tr>

<tr><td>B73</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[15][19][73]" title="MAIN[15][19][73]">
<a href="#virtex4-MGT-GT11[0]-DRP[63][12]">GT11[0]:  DRP[63] bit 12</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_LEN[2]">GT11[0]:  CHAN_BOND_SEQ_LEN bit 2</a>
</td>
</tr>

<tr><td>B72</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[15][19][72]" title="MAIN[15][19][72]">
<a href="#virtex4-MGT-GT11[0]-DRP[63][11]">GT11[0]:  DRP[63] bit 11</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_LEN[1]">GT11[0]:  CHAN_BOND_SEQ_LEN bit 1</a>
</td>
</tr>

<tr><td>B71</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[15][19][71]" title="MAIN[15][19][71]">
<a href="#virtex4-MGT-GT11[0]-DRP[63][10]">GT11[0]:  DRP[63] bit 10</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_LEN[0]">GT11[0]:  CHAN_BOND_SEQ_LEN bit 0</a>
</td>
</tr>

<tr><td>B70</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[15][19][70]" title="MAIN[15][19][70]">
<a href="#virtex4-MGT-GT11[0]-DRP[63][9]">GT11[0]:  DRP[63] bit 9</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_2_USE">GT11[0]:  CHAN_BOND_SEQ_2_USE</a>
</td>
</tr>

<tr><td>B69</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[15][19][69]" title="MAIN[15][19][69]">
<a href="#virtex4-MGT-GT11[0]-DRP[63][8]">GT11[0]:  DRP[63] bit 8</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_ONE_SHOT">GT11[0]:  CHAN_BOND_ONE_SHOT</a>
</td>
</tr>

<tr><td>B68</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[15][19][68]" title="MAIN[15][19][68]">
<a href="#virtex4-MGT-GT11[0]-DRP[63][7]">GT11[0]:  DRP[63] bit 7</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_MODE[1]">GT11[0]:  CHAN_BOND_MODE bit 1</a>
</td>
</tr>

<tr><td>B67</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[15][19][67]" title="MAIN[15][19][67]">
<a href="#virtex4-MGT-GT11[0]-DRP[63][6]">GT11[0]:  DRP[63] bit 6</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_MODE[0]">GT11[0]:  CHAN_BOND_MODE bit 0</a>
</td>
</tr>

<tr><td>B66</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[15][19][66]" title="MAIN[15][19][66]">
<a href="#virtex4-MGT-GT11[0]-DRP[63][5]">GT11[0]:  DRP[63] bit 5</a>
</td>
</tr>

<tr><td>B65</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[15][19][65]" title="MAIN[15][19][65]">
<a href="#virtex4-MGT-GT11[0]-DRP[63][4]">GT11[0]:  DRP[63] bit 4</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_LIMIT[4]">GT11[0]:  CHAN_BOND_LIMIT bit 4</a>
</td>
</tr>

<tr><td>B64</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[15][19][64]" title="MAIN[15][19][64]">
<a href="#virtex4-MGT-GT11[0]-DRP[63][3]">GT11[0]:  DRP[63] bit 3</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_LIMIT[3]">GT11[0]:  CHAN_BOND_LIMIT bit 3</a>
</td>
</tr>

<tr><td>B63</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[15][19][63]" title="MAIN[15][19][63]">
<a href="#virtex4-MGT-GT11[0]-DRP[63][2]">GT11[0]:  DRP[63] bit 2</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_LIMIT[2]">GT11[0]:  CHAN_BOND_LIMIT bit 2</a>
</td>
</tr>

<tr><td>B62</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[15][19][62]" title="MAIN[15][19][62]">
<a href="#virtex4-MGT-GT11[0]-DRP[63][1]">GT11[0]:  DRP[63] bit 1</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_LIMIT[1]">GT11[0]:  CHAN_BOND_LIMIT bit 1</a>
</td>
</tr>

<tr><td>B61</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[15][19][61]" title="MAIN[15][19][61]">
<a href="#virtex4-MGT-GT11[0]-DRP[63][0]">GT11[0]:  DRP[63] bit 0</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_LIMIT[0]">GT11[0]:  CHAN_BOND_LIMIT bit 0</a>
</td>
</tr>

<tr><td>B60</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B59</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B58</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[15][19][58]" title="MAIN[15][19][58]">
<a href="#virtex4-MGT-GT11[0]-DRP_MASK[55]">GT11[0]:  DRP_MASK bit 55</a>
</td>
</tr>

<tr><td>B57</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B56</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[15][19][56]" title="MAIN[15][19][56]">
<a href="#virtex4-MGT-GT11[0]-DRP[55][15]">GT11[0]:  DRP[55] bit 15</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_1_MASK[3]">GT11[0]:  CHAN_BOND_SEQ_1_MASK bit 3</a>
</td>
</tr>

<tr><td>B55</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[15][19][55]" title="MAIN[15][19][55]">
<a href="#virtex4-MGT-GT11[0]-DRP[55][14]">GT11[0]:  DRP[55] bit 14</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_1_MASK[2]">GT11[0]:  CHAN_BOND_SEQ_1_MASK bit 2</a>
</td>
</tr>

<tr><td>B54</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[15][19][54]" title="MAIN[15][19][54]">
<a href="#virtex4-MGT-GT11[0]-DRP[55][13]">GT11[0]:  DRP[55] bit 13</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_1_MASK[1]">GT11[0]:  CHAN_BOND_SEQ_1_MASK bit 1</a>
</td>
</tr>

<tr><td>B53</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[15][19][53]" title="MAIN[15][19][53]">
<a href="#virtex4-MGT-GT11[0]-DRP[55][12]">GT11[0]:  DRP[55] bit 12</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_1_MASK[0]">GT11[0]:  CHAN_BOND_SEQ_1_MASK bit 0</a>
</td>
</tr>

<tr><td>B52</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[15][19][52]" title="MAIN[15][19][52]">
<a href="#virtex4-MGT-GT11[0]-DRP[55][11]">GT11[0]:  DRP[55] bit 11</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_1_4[10]">GT11[0]:  CHAN_BOND_SEQ_1_4 bit 10</a>
</td>
</tr>

<tr><td>B51</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[15][19][51]" title="MAIN[15][19][51]">
<a href="#virtex4-MGT-GT11[0]-DRP[55][10]">GT11[0]:  DRP[55] bit 10</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_1_4[9]">GT11[0]:  CHAN_BOND_SEQ_1_4 bit 9</a>
</td>
</tr>

<tr><td>B50</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[15][19][50]" title="MAIN[15][19][50]">
<a href="#virtex4-MGT-GT11[0]-DRP[55][9]">GT11[0]:  DRP[55] bit 9</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_1_4[8]">GT11[0]:  CHAN_BOND_SEQ_1_4 bit 8</a>
</td>
</tr>

<tr><td>B49</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[15][19][49]" title="MAIN[15][19][49]">
<a href="#virtex4-MGT-GT11[0]-DRP[55][8]">GT11[0]:  DRP[55] bit 8</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_1_4[7]">GT11[0]:  CHAN_BOND_SEQ_1_4 bit 7</a>
</td>
</tr>

<tr><td>B48</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[15][19][48]" title="MAIN[15][19][48]">
<a href="#virtex4-MGT-GT11[0]-DRP[55][7]">GT11[0]:  DRP[55] bit 7</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_1_4[6]">GT11[0]:  CHAN_BOND_SEQ_1_4 bit 6</a>
</td>
</tr>

<tr><td>B47</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[15][19][47]" title="MAIN[15][19][47]">
<a href="#virtex4-MGT-GT11[0]-DRP[55][6]">GT11[0]:  DRP[55] bit 6</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_1_4[5]">GT11[0]:  CHAN_BOND_SEQ_1_4 bit 5</a>
</td>
</tr>

<tr><td>B46</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[15][19][46]" title="MAIN[15][19][46]">
<a href="#virtex4-MGT-GT11[0]-DRP[55][5]">GT11[0]:  DRP[55] bit 5</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_1_4[4]">GT11[0]:  CHAN_BOND_SEQ_1_4 bit 4</a>
</td>
</tr>

<tr><td>B45</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[15][19][45]" title="MAIN[15][19][45]">
<a href="#virtex4-MGT-GT11[0]-DRP[55][4]">GT11[0]:  DRP[55] bit 4</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_1_4[3]">GT11[0]:  CHAN_BOND_SEQ_1_4 bit 3</a>
</td>
</tr>

<tr><td>B44</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[15][19][44]" title="MAIN[15][19][44]">
<a href="#virtex4-MGT-GT11[0]-DRP[55][3]">GT11[0]:  DRP[55] bit 3</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_1_4[2]">GT11[0]:  CHAN_BOND_SEQ_1_4 bit 2</a>
</td>
</tr>

<tr><td>B43</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[15][19][43]" title="MAIN[15][19][43]">
<a href="#virtex4-MGT-GT11[0]-DRP[55][2]">GT11[0]:  DRP[55] bit 2</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_1_4[1]">GT11[0]:  CHAN_BOND_SEQ_1_4 bit 1</a>
</td>
</tr>

<tr><td>B42</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[15][19][42]" title="MAIN[15][19][42]">
<a href="#virtex4-MGT-GT11[0]-DRP[55][1]">GT11[0]:  DRP[55] bit 1</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_1_4[0]">GT11[0]:  CHAN_BOND_SEQ_1_4 bit 0</a>
</td>
</tr>

<tr><td>B41</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[15][19][41]" title="MAIN[15][19][41]">
<a href="#virtex4-MGT-GT11[0]-DRP[55][0]">GT11[0]:  DRP[55] bit 0</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_1_3[10]">GT11[0]:  CHAN_BOND_SEQ_1_3 bit 10</a>
</td>
</tr>

<tr><td>B40</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B39</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B38</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[15][19][38]" title="MAIN[15][19][38]">
<a href="#virtex4-MGT-GT11[0]-DRP_MASK[47]">GT11[0]:  DRP_MASK bit 47</a>
</td>
</tr>

<tr><td>B37</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B36</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[15][19][36]" title="MAIN[15][19][36]">
<a href="#virtex4-MGT-GT11[0]-DRP[47][15]">GT11[0]:  DRP[47] bit 15</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_1_3[9]">GT11[0]:  CHAN_BOND_SEQ_1_3 bit 9</a>
</td>
</tr>

<tr><td>B35</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[15][19][35]" title="MAIN[15][19][35]">
<a href="#virtex4-MGT-GT11[0]-DRP[47][14]">GT11[0]:  DRP[47] bit 14</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_1_3[8]">GT11[0]:  CHAN_BOND_SEQ_1_3 bit 8</a>
</td>
</tr>

<tr><td>B34</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[15][19][34]" title="MAIN[15][19][34]">
<a href="#virtex4-MGT-GT11[0]-DRP[47][13]">GT11[0]:  DRP[47] bit 13</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_1_3[7]">GT11[0]:  CHAN_BOND_SEQ_1_3 bit 7</a>
</td>
</tr>

<tr><td>B33</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[15][19][33]" title="MAIN[15][19][33]">
<a href="#virtex4-MGT-GT11[0]-DRP[47][12]">GT11[0]:  DRP[47] bit 12</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_1_3[6]">GT11[0]:  CHAN_BOND_SEQ_1_3 bit 6</a>
</td>
</tr>

<tr><td>B32</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[15][19][32]" title="MAIN[15][19][32]">
<a href="#virtex4-MGT-GT11[0]-DRP[47][11]">GT11[0]:  DRP[47] bit 11</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_1_3[5]">GT11[0]:  CHAN_BOND_SEQ_1_3 bit 5</a>
</td>
</tr>

<tr><td>B31</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[15][19][31]" title="MAIN[15][19][31]">
<a href="#virtex4-MGT-GT11[0]-DRP[47][10]">GT11[0]:  DRP[47] bit 10</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_1_3[4]">GT11[0]:  CHAN_BOND_SEQ_1_3 bit 4</a>
</td>
</tr>

<tr><td>B30</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[15][19][30]" title="MAIN[15][19][30]">
<a href="#virtex4-MGT-GT11[0]-DRP[47][9]">GT11[0]:  DRP[47] bit 9</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_1_3[3]">GT11[0]:  CHAN_BOND_SEQ_1_3 bit 3</a>
</td>
</tr>

<tr><td>B29</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[15][19][29]" title="MAIN[15][19][29]">
<a href="#virtex4-MGT-GT11[0]-DRP[47][8]">GT11[0]:  DRP[47] bit 8</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_1_3[2]">GT11[0]:  CHAN_BOND_SEQ_1_3 bit 2</a>
</td>
</tr>

<tr><td>B28</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[15][19][28]" title="MAIN[15][19][28]">
<a href="#virtex4-MGT-GT11[0]-DRP[47][7]">GT11[0]:  DRP[47] bit 7</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_1_3[1]">GT11[0]:  CHAN_BOND_SEQ_1_3 bit 1</a>
</td>
</tr>

<tr><td>B27</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[15][19][27]" title="MAIN[15][19][27]">
<a href="#virtex4-MGT-GT11[0]-DRP[47][6]">GT11[0]:  DRP[47] bit 6</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_1_3[0]">GT11[0]:  CHAN_BOND_SEQ_1_3 bit 0</a>
</td>
</tr>

<tr><td>B26</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[15][19][26]" title="MAIN[15][19][26]">
<a href="#virtex4-MGT-GT11[0]-DRP[47][5]">GT11[0]:  DRP[47] bit 5</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_1_2[10]">GT11[0]:  CHAN_BOND_SEQ_1_2 bit 10</a>
</td>
</tr>

<tr><td>B25</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[15][19][25]" title="MAIN[15][19][25]">
<a href="#virtex4-MGT-GT11[0]-DRP[47][4]">GT11[0]:  DRP[47] bit 4</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_1_2[9]">GT11[0]:  CHAN_BOND_SEQ_1_2 bit 9</a>
</td>
</tr>

<tr><td>B24</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[15][19][24]" title="MAIN[15][19][24]">
<a href="#virtex4-MGT-GT11[0]-DRP[47][3]">GT11[0]:  DRP[47] bit 3</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_1_2[8]">GT11[0]:  CHAN_BOND_SEQ_1_2 bit 8</a>
</td>
</tr>

<tr><td>B23</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[15][19][23]" title="MAIN[15][19][23]">
<a href="#virtex4-MGT-GT11[0]-DRP[47][2]">GT11[0]:  DRP[47] bit 2</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_1_2[7]">GT11[0]:  CHAN_BOND_SEQ_1_2 bit 7</a>
</td>
</tr>

<tr><td>B22</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[15][19][22]" title="MAIN[15][19][22]">
<a href="#virtex4-MGT-GT11[0]-DRP[47][1]">GT11[0]:  DRP[47] bit 1</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_1_2[6]">GT11[0]:  CHAN_BOND_SEQ_1_2 bit 6</a>
</td>
</tr>

<tr><td>B21</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[15][19][21]" title="MAIN[15][19][21]">
<a href="#virtex4-MGT-GT11[0]-DRP[47][0]">GT11[0]:  DRP[47] bit 0</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_1_2[5]">GT11[0]:  CHAN_BOND_SEQ_1_2 bit 5</a>
</td>
</tr>

<tr><td>B20</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B19</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B18</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[15][19][18]" title="MAIN[15][19][18]">
<a href="#virtex4-MGT-GT11[0]-DRP_MASK[39]">GT11[0]:  DRP_MASK bit 39</a>
</td>
</tr>

<tr><td>B17</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B16</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[15][19][16]" title="MAIN[15][19][16]">
<a href="#virtex4-MGT-GT11[0]-DRP[39][15]">GT11[0]:  DRP[39] bit 15</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_1_2[4]">GT11[0]:  CHAN_BOND_SEQ_1_2 bit 4</a>
</td>
</tr>

<tr><td>B15</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[15][19][15]" title="MAIN[15][19][15]">
<a href="#virtex4-MGT-GT11[0]-DRP[39][14]">GT11[0]:  DRP[39] bit 14</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_1_2[3]">GT11[0]:  CHAN_BOND_SEQ_1_2 bit 3</a>
</td>
</tr>

<tr><td>B14</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[15][19][14]" title="MAIN[15][19][14]">
<a href="#virtex4-MGT-GT11[0]-DRP[39][13]">GT11[0]:  DRP[39] bit 13</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_1_2[2]">GT11[0]:  CHAN_BOND_SEQ_1_2 bit 2</a>
</td>
</tr>

<tr><td>B13</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[15][19][13]" title="MAIN[15][19][13]">
<a href="#virtex4-MGT-GT11[0]-DRP[39][12]">GT11[0]:  DRP[39] bit 12</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_1_2[1]">GT11[0]:  CHAN_BOND_SEQ_1_2 bit 1</a>
</td>
</tr>

<tr><td>B12</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[15][19][12]" title="MAIN[15][19][12]">
<a href="#virtex4-MGT-GT11[0]-DRP[39][11]">GT11[0]:  DRP[39] bit 11</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_1_2[0]">GT11[0]:  CHAN_BOND_SEQ_1_2 bit 0</a>
</td>
</tr>

<tr><td>B11</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[15][19][11]" title="MAIN[15][19][11]">
<a href="#virtex4-MGT-GT11[0]-DRP[39][10]">GT11[0]:  DRP[39] bit 10</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_1_1[10]">GT11[0]:  CHAN_BOND_SEQ_1_1 bit 10</a>
</td>
</tr>

<tr><td>B10</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[15][19][10]" title="MAIN[15][19][10]">
<a href="#virtex4-MGT-GT11[0]-DRP[39][9]">GT11[0]:  DRP[39] bit 9</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_1_1[9]">GT11[0]:  CHAN_BOND_SEQ_1_1 bit 9</a>
</td>
</tr>

<tr><td>B9</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[15][19][9]" title="MAIN[15][19][9]">
<a href="#virtex4-MGT-GT11[0]-DRP[39][8]">GT11[0]:  DRP[39] bit 8</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_1_1[8]">GT11[0]:  CHAN_BOND_SEQ_1_1 bit 8</a>
</td>
</tr>

<tr><td>B8</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[15][19][8]" title="MAIN[15][19][8]">
<a href="#virtex4-MGT-GT11[0]-DRP[39][7]">GT11[0]:  DRP[39] bit 7</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_1_1[7]">GT11[0]:  CHAN_BOND_SEQ_1_1 bit 7</a>
</td>
</tr>

<tr><td>B7</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[15][19][7]" title="MAIN[15][19][7]">
<a href="#virtex4-MGT-GT11[0]-DRP[39][6]">GT11[0]:  DRP[39] bit 6</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_1_1[6]">GT11[0]:  CHAN_BOND_SEQ_1_1 bit 6</a>
</td>
</tr>

<tr><td>B6</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[15][19][6]" title="MAIN[15][19][6]">
<a href="#virtex4-MGT-GT11[0]-DRP[39][5]">GT11[0]:  DRP[39] bit 5</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_1_1[5]">GT11[0]:  CHAN_BOND_SEQ_1_1 bit 5</a>
</td>
</tr>

<tr><td>B5</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[15][19][5]" title="MAIN[15][19][5]">
<a href="#virtex4-MGT-GT11[0]-DRP[39][4]">GT11[0]:  DRP[39] bit 4</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_1_1[4]">GT11[0]:  CHAN_BOND_SEQ_1_1 bit 4</a>
</td>
</tr>

<tr><td>B4</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[15][19][4]" title="MAIN[15][19][4]">
<a href="#virtex4-MGT-GT11[0]-DRP[39][3]">GT11[0]:  DRP[39] bit 3</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_1_1[3]">GT11[0]:  CHAN_BOND_SEQ_1_1 bit 3</a>
</td>
</tr>

<tr><td>B3</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[15][19][3]" title="MAIN[15][19][3]">
<a href="#virtex4-MGT-GT11[0]-DRP[39][2]">GT11[0]:  DRP[39] bit 2</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_1_1[2]">GT11[0]:  CHAN_BOND_SEQ_1_1 bit 2</a>
</td>
</tr>

<tr><td>B2</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[15][19][2]" title="MAIN[15][19][2]">
<a href="#virtex4-MGT-GT11[0]-DRP[39][1]">GT11[0]:  DRP[39] bit 1</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_1_1[1]">GT11[0]:  CHAN_BOND_SEQ_1_1 bit 1</a>
</td>
</tr>

<tr><td>B1</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[15][19][1]" title="MAIN[15][19][1]">
<a href="#virtex4-MGT-GT11[0]-DRP[39][0]">GT11[0]:  DRP[39] bit 0</a>
<a href="#virtex4-MGT-GT11[0]-CHAN_BOND_SEQ_1_1[0]">GT11[0]:  CHAN_BOND_SEQ_1_1 bit 0</a>
</td>
</tr>

<tr><td>B0</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex4 MGT rect MAIN[16]</caption>
<thead>
<tr><th rowspan="2">Bit</th><th colspan="20">Frame</th></tr>

<tr>
<th>F0</th>
<th>F1</th>
<th>F2</th>
<th>F3</th>
<th>F4</th>
<th>F5</th>
<th>F6</th>
<th>F7</th>
<th>F8</th>
<th>F9</th>
<th>F10</th>
<th>F11</th>
<th>F12</th>
<th>F13</th>
<th>F14</th>
<th>F15</th>
<th>F16</th>
<th>F17</th>
<th>F18</th>
<th>F19</th>
</tr>

</thead>

<tbody>
<tr><td>B79</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B78</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[16][19][78]" title="MAIN[16][19][78]">
<a href="#virtex4-MGT-GT11[1]-DRP_MASK[24]">GT11[1]:  DRP_MASK bit 24</a>
</td>
</tr>

<tr><td>B77</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B76</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[16][19][76]" title="MAIN[16][19][76]">
<a href="#virtex4-MGT-GT11[1]-DRP[24][15]">GT11[1]:  DRP[24] bit 15</a>
<a href="#virtex4-MGT-GT11[1]-TXCRCINITVAL[31]">GT11[1]:  TXCRCINITVAL bit 31</a>
</td>
</tr>

<tr><td>B75</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[16][19][75]" title="MAIN[16][19][75]">
<a href="#virtex4-MGT-GT11[1]-DRP[24][14]">GT11[1]:  DRP[24] bit 14</a>
<a href="#virtex4-MGT-GT11[1]-TXCRCINITVAL[30]">GT11[1]:  TXCRCINITVAL bit 30</a>
</td>
</tr>

<tr><td>B74</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[16][19][74]" title="MAIN[16][19][74]">
<a href="#virtex4-MGT-GT11[1]-DRP[24][13]">GT11[1]:  DRP[24] bit 13</a>
<a href="#virtex4-MGT-GT11[1]-TXCRCINITVAL[29]">GT11[1]:  TXCRCINITVAL bit 29</a>
</td>
</tr>

<tr><td>B73</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[16][19][73]" title="MAIN[16][19][73]">
<a href="#virtex4-MGT-GT11[1]-DRP[24][12]">GT11[1]:  DRP[24] bit 12</a>
<a href="#virtex4-MGT-GT11[1]-TXCRCINITVAL[28]">GT11[1]:  TXCRCINITVAL bit 28</a>
</td>
</tr>

<tr><td>B72</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[16][19][72]" title="MAIN[16][19][72]">
<a href="#virtex4-MGT-GT11[1]-DRP[24][11]">GT11[1]:  DRP[24] bit 11</a>
<a href="#virtex4-MGT-GT11[1]-TXCRCINITVAL[27]">GT11[1]:  TXCRCINITVAL bit 27</a>
</td>
</tr>

<tr><td>B71</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[16][19][71]" title="MAIN[16][19][71]">
<a href="#virtex4-MGT-GT11[1]-DRP[24][10]">GT11[1]:  DRP[24] bit 10</a>
<a href="#virtex4-MGT-GT11[1]-TXCRCINITVAL[26]">GT11[1]:  TXCRCINITVAL bit 26</a>
</td>
</tr>

<tr><td>B70</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[16][19][70]" title="MAIN[16][19][70]">
<a href="#virtex4-MGT-GT11[1]-DRP[24][9]">GT11[1]:  DRP[24] bit 9</a>
<a href="#virtex4-MGT-GT11[1]-TXCRCINITVAL[25]">GT11[1]:  TXCRCINITVAL bit 25</a>
</td>
</tr>

<tr><td>B69</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[16][19][69]" title="MAIN[16][19][69]">
<a href="#virtex4-MGT-GT11[1]-DRP[24][8]">GT11[1]:  DRP[24] bit 8</a>
<a href="#virtex4-MGT-GT11[1]-TXCRCINITVAL[24]">GT11[1]:  TXCRCINITVAL bit 24</a>
</td>
</tr>

<tr><td>B68</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[16][19][68]" title="MAIN[16][19][68]">
<a href="#virtex4-MGT-GT11[1]-DRP[24][7]">GT11[1]:  DRP[24] bit 7</a>
<a href="#virtex4-MGT-GT11[1]-TXCRCINITVAL[23]">GT11[1]:  TXCRCINITVAL bit 23</a>
</td>
</tr>

<tr><td>B67</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[16][19][67]" title="MAIN[16][19][67]">
<a href="#virtex4-MGT-GT11[1]-DRP[24][6]">GT11[1]:  DRP[24] bit 6</a>
<a href="#virtex4-MGT-GT11[1]-TXCRCINITVAL[22]">GT11[1]:  TXCRCINITVAL bit 22</a>
</td>
</tr>

<tr><td>B66</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[16][19][66]" title="MAIN[16][19][66]">
<a href="#virtex4-MGT-GT11[1]-DRP[24][5]">GT11[1]:  DRP[24] bit 5</a>
<a href="#virtex4-MGT-GT11[1]-TXCRCINITVAL[21]">GT11[1]:  TXCRCINITVAL bit 21</a>
</td>
</tr>

<tr><td>B65</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[16][19][65]" title="MAIN[16][19][65]">
<a href="#virtex4-MGT-GT11[1]-DRP[24][4]">GT11[1]:  DRP[24] bit 4</a>
<a href="#virtex4-MGT-GT11[1]-TXCRCINITVAL[20]">GT11[1]:  TXCRCINITVAL bit 20</a>
</td>
</tr>

<tr><td>B64</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[16][19][64]" title="MAIN[16][19][64]">
<a href="#virtex4-MGT-GT11[1]-DRP[24][3]">GT11[1]:  DRP[24] bit 3</a>
<a href="#virtex4-MGT-GT11[1]-TXCRCINITVAL[19]">GT11[1]:  TXCRCINITVAL bit 19</a>
</td>
</tr>

<tr><td>B63</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[16][19][63]" title="MAIN[16][19][63]">
<a href="#virtex4-MGT-GT11[1]-DRP[24][2]">GT11[1]:  DRP[24] bit 2</a>
<a href="#virtex4-MGT-GT11[1]-TXCRCINITVAL[18]">GT11[1]:  TXCRCINITVAL bit 18</a>
</td>
</tr>

<tr><td>B62</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[16][19][62]" title="MAIN[16][19][62]">
<a href="#virtex4-MGT-GT11[1]-DRP[24][1]">GT11[1]:  DRP[24] bit 1</a>
<a href="#virtex4-MGT-GT11[1]-TXCRCINITVAL[17]">GT11[1]:  TXCRCINITVAL bit 17</a>
</td>
</tr>

<tr><td>B61</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[16][19][61]" title="MAIN[16][19][61]">
<a href="#virtex4-MGT-GT11[1]-DRP[24][0]">GT11[1]:  DRP[24] bit 0</a>
<a href="#virtex4-MGT-GT11[1]-TXCRCINITVAL[16]">GT11[1]:  TXCRCINITVAL bit 16</a>
</td>
</tr>

<tr><td>B60</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B59</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B58</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[16][19][58]" title="MAIN[16][19][58]">
<a href="#virtex4-MGT-GT11[1]-DRP_MASK[16]">GT11[1]:  DRP_MASK bit 16</a>
</td>
</tr>

<tr><td>B57</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B56</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[16][19][56]" title="MAIN[16][19][56]">
<a href="#virtex4-MGT-GT11[1]-DRP[16][15]">GT11[1]:  DRP[16] bit 15</a>
<a href="#virtex4-MGT-GT11[1]-TXCRCINITVAL[15]">GT11[1]:  TXCRCINITVAL bit 15</a>
</td>
</tr>

<tr><td>B55</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[16][19][55]" title="MAIN[16][19][55]">
<a href="#virtex4-MGT-GT11[1]-DRP[16][14]">GT11[1]:  DRP[16] bit 14</a>
<a href="#virtex4-MGT-GT11[1]-TXCRCINITVAL[14]">GT11[1]:  TXCRCINITVAL bit 14</a>
</td>
</tr>

<tr><td>B54</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[16][19][54]" title="MAIN[16][19][54]">
<a href="#virtex4-MGT-GT11[1]-DRP[16][13]">GT11[1]:  DRP[16] bit 13</a>
<a href="#virtex4-MGT-GT11[1]-TXCRCINITVAL[13]">GT11[1]:  TXCRCINITVAL bit 13</a>
</td>
</tr>

<tr><td>B53</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[16][19][53]" title="MAIN[16][19][53]">
<a href="#virtex4-MGT-GT11[1]-DRP[16][12]">GT11[1]:  DRP[16] bit 12</a>
<a href="#virtex4-MGT-GT11[1]-TXCRCINITVAL[12]">GT11[1]:  TXCRCINITVAL bit 12</a>
</td>
</tr>

<tr><td>B52</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[16][19][52]" title="MAIN[16][19][52]">
<a href="#virtex4-MGT-GT11[1]-DRP[16][11]">GT11[1]:  DRP[16] bit 11</a>
<a href="#virtex4-MGT-GT11[1]-TXCRCINITVAL[11]">GT11[1]:  TXCRCINITVAL bit 11</a>
</td>
</tr>

<tr><td>B51</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[16][19][51]" title="MAIN[16][19][51]">
<a href="#virtex4-MGT-GT11[1]-DRP[16][10]">GT11[1]:  DRP[16] bit 10</a>
<a href="#virtex4-MGT-GT11[1]-TXCRCINITVAL[10]">GT11[1]:  TXCRCINITVAL bit 10</a>
</td>
</tr>

<tr><td>B50</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[16][19][50]" title="MAIN[16][19][50]">
<a href="#virtex4-MGT-GT11[1]-DRP[16][9]">GT11[1]:  DRP[16] bit 9</a>
<a href="#virtex4-MGT-GT11[1]-TXCRCINITVAL[9]">GT11[1]:  TXCRCINITVAL bit 9</a>
</td>
</tr>

<tr><td>B49</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[16][19][49]" title="MAIN[16][19][49]">
<a href="#virtex4-MGT-GT11[1]-DRP[16][8]">GT11[1]:  DRP[16] bit 8</a>
<a href="#virtex4-MGT-GT11[1]-TXCRCINITVAL[8]">GT11[1]:  TXCRCINITVAL bit 8</a>
</td>
</tr>

<tr><td>B48</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[16][19][48]" title="MAIN[16][19][48]">
<a href="#virtex4-MGT-GT11[1]-DRP[16][7]">GT11[1]:  DRP[16] bit 7</a>
<a href="#virtex4-MGT-GT11[1]-TXCRCINITVAL[7]">GT11[1]:  TXCRCINITVAL bit 7</a>
</td>
</tr>

<tr><td>B47</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[16][19][47]" title="MAIN[16][19][47]">
<a href="#virtex4-MGT-GT11[1]-DRP[16][6]">GT11[1]:  DRP[16] bit 6</a>
<a href="#virtex4-MGT-GT11[1]-TXCRCINITVAL[6]">GT11[1]:  TXCRCINITVAL bit 6</a>
</td>
</tr>

<tr><td>B46</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[16][19][46]" title="MAIN[16][19][46]">
<a href="#virtex4-MGT-GT11[1]-DRP[16][5]">GT11[1]:  DRP[16] bit 5</a>
<a href="#virtex4-MGT-GT11[1]-TXCRCINITVAL[5]">GT11[1]:  TXCRCINITVAL bit 5</a>
</td>
</tr>

<tr><td>B45</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[16][19][45]" title="MAIN[16][19][45]">
<a href="#virtex4-MGT-GT11[1]-DRP[16][4]">GT11[1]:  DRP[16] bit 4</a>
<a href="#virtex4-MGT-GT11[1]-TXCRCINITVAL[4]">GT11[1]:  TXCRCINITVAL bit 4</a>
</td>
</tr>

<tr><td>B44</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[16][19][44]" title="MAIN[16][19][44]">
<a href="#virtex4-MGT-GT11[1]-DRP[16][3]">GT11[1]:  DRP[16] bit 3</a>
<a href="#virtex4-MGT-GT11[1]-TXCRCINITVAL[3]">GT11[1]:  TXCRCINITVAL bit 3</a>
</td>
</tr>

<tr><td>B43</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[16][19][43]" title="MAIN[16][19][43]">
<a href="#virtex4-MGT-GT11[1]-DRP[16][2]">GT11[1]:  DRP[16] bit 2</a>
<a href="#virtex4-MGT-GT11[1]-TXCRCINITVAL[2]">GT11[1]:  TXCRCINITVAL bit 2</a>
</td>
</tr>

<tr><td>B42</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[16][19][42]" title="MAIN[16][19][42]">
<a href="#virtex4-MGT-GT11[1]-DRP[16][1]">GT11[1]:  DRP[16] bit 1</a>
<a href="#virtex4-MGT-GT11[1]-TXCRCINITVAL[1]">GT11[1]:  TXCRCINITVAL bit 1</a>
</td>
</tr>

<tr><td>B41</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[16][19][41]" title="MAIN[16][19][41]">
<a href="#virtex4-MGT-GT11[1]-DRP[16][0]">GT11[1]:  DRP[16] bit 0</a>
<a href="#virtex4-MGT-GT11[1]-TXCRCINITVAL[0]">GT11[1]:  TXCRCINITVAL bit 0</a>
</td>
</tr>

<tr><td>B40</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B39</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B38</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[16][19][38]" title="MAIN[16][19][38]">
<a href="#virtex4-MGT-GT11[1]-DRP_MASK[8]">GT11[1]:  DRP_MASK bit 8</a>
</td>
</tr>

<tr><td>B37</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B36</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[16][19][36]" title="MAIN[16][19][36]">
<a href="#virtex4-MGT-GT11[1]-DRP[8][15]">GT11[1]:  DRP[8] bit 15</a>
<a href="#virtex4-MGT-GT11[1]-RXCRCINITVAL[31]">GT11[1]:  RXCRCINITVAL bit 31</a>
</td>
</tr>

<tr><td>B35</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[16][19][35]" title="MAIN[16][19][35]">
<a href="#virtex4-MGT-GT11[1]-DRP[8][14]">GT11[1]:  DRP[8] bit 14</a>
<a href="#virtex4-MGT-GT11[1]-RXCRCINITVAL[30]">GT11[1]:  RXCRCINITVAL bit 30</a>
</td>
</tr>

<tr><td>B34</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[16][19][34]" title="MAIN[16][19][34]">
<a href="#virtex4-MGT-GT11[1]-DRP[8][13]">GT11[1]:  DRP[8] bit 13</a>
<a href="#virtex4-MGT-GT11[1]-RXCRCINITVAL[29]">GT11[1]:  RXCRCINITVAL bit 29</a>
</td>
</tr>

<tr><td>B33</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[16][19][33]" title="MAIN[16][19][33]">
<a href="#virtex4-MGT-GT11[1]-DRP[8][12]">GT11[1]:  DRP[8] bit 12</a>
<a href="#virtex4-MGT-GT11[1]-RXCRCINITVAL[28]">GT11[1]:  RXCRCINITVAL bit 28</a>
</td>
</tr>

<tr><td>B32</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[16][19][32]" title="MAIN[16][19][32]">
<a href="#virtex4-MGT-GT11[1]-DRP[8][11]">GT11[1]:  DRP[8] bit 11</a>
<a href="#virtex4-MGT-GT11[1]-RXCRCINITVAL[27]">GT11[1]:  RXCRCINITVAL bit 27</a>
</td>
</tr>

<tr><td>B31</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[16][19][31]" title="MAIN[16][19][31]">
<a href="#virtex4-MGT-GT11[1]-DRP[8][10]">GT11[1]:  DRP[8] bit 10</a>
<a href="#virtex4-MGT-GT11[1]-RXCRCINITVAL[26]">GT11[1]:  RXCRCINITVAL bit 26</a>
</td>
</tr>

<tr><td>B30</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[16][19][30]" title="MAIN[16][19][30]">
<a href="#virtex4-MGT-GT11[1]-DRP[8][9]">GT11[1]:  DRP[8] bit 9</a>
<a href="#virtex4-MGT-GT11[1]-RXCRCINITVAL[25]">GT11[1]:  RXCRCINITVAL bit 25</a>
</td>
</tr>

<tr><td>B29</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[16][19][29]" title="MAIN[16][19][29]">
<a href="#virtex4-MGT-GT11[1]-DRP[8][8]">GT11[1]:  DRP[8] bit 8</a>
<a href="#virtex4-MGT-GT11[1]-RXCRCINITVAL[24]">GT11[1]:  RXCRCINITVAL bit 24</a>
</td>
</tr>

<tr><td>B28</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[16][19][28]" title="MAIN[16][19][28]">
<a href="#virtex4-MGT-GT11[1]-DRP[8][7]">GT11[1]:  DRP[8] bit 7</a>
<a href="#virtex4-MGT-GT11[1]-RXCRCINITVAL[23]">GT11[1]:  RXCRCINITVAL bit 23</a>
</td>
</tr>

<tr><td>B27</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[16][19][27]" title="MAIN[16][19][27]">
<a href="#virtex4-MGT-GT11[1]-DRP[8][6]">GT11[1]:  DRP[8] bit 6</a>
<a href="#virtex4-MGT-GT11[1]-RXCRCINITVAL[22]">GT11[1]:  RXCRCINITVAL bit 22</a>
</td>
</tr>

<tr><td>B26</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[16][19][26]" title="MAIN[16][19][26]">
<a href="#virtex4-MGT-GT11[1]-DRP[8][5]">GT11[1]:  DRP[8] bit 5</a>
<a href="#virtex4-MGT-GT11[1]-RXCRCINITVAL[21]">GT11[1]:  RXCRCINITVAL bit 21</a>
</td>
</tr>

<tr><td>B25</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[16][19][25]" title="MAIN[16][19][25]">
<a href="#virtex4-MGT-GT11[1]-DRP[8][4]">GT11[1]:  DRP[8] bit 4</a>
<a href="#virtex4-MGT-GT11[1]-RXCRCINITVAL[20]">GT11[1]:  RXCRCINITVAL bit 20</a>
</td>
</tr>

<tr><td>B24</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[16][19][24]" title="MAIN[16][19][24]">
<a href="#virtex4-MGT-GT11[1]-DRP[8][3]">GT11[1]:  DRP[8] bit 3</a>
<a href="#virtex4-MGT-GT11[1]-RXCRCINITVAL[19]">GT11[1]:  RXCRCINITVAL bit 19</a>
</td>
</tr>

<tr><td>B23</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[16][19][23]" title="MAIN[16][19][23]">
<a href="#virtex4-MGT-GT11[1]-DRP[8][2]">GT11[1]:  DRP[8] bit 2</a>
<a href="#virtex4-MGT-GT11[1]-RXCRCINITVAL[18]">GT11[1]:  RXCRCINITVAL bit 18</a>
</td>
</tr>

<tr><td>B22</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[16][19][22]" title="MAIN[16][19][22]">
<a href="#virtex4-MGT-GT11[1]-DRP[8][1]">GT11[1]:  DRP[8] bit 1</a>
<a href="#virtex4-MGT-GT11[1]-RXCRCINITVAL[17]">GT11[1]:  RXCRCINITVAL bit 17</a>
</td>
</tr>

<tr><td>B21</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[16][19][21]" title="MAIN[16][19][21]">
<a href="#virtex4-MGT-GT11[1]-DRP[8][0]">GT11[1]:  DRP[8] bit 0</a>
<a href="#virtex4-MGT-GT11[1]-RXCRCINITVAL[16]">GT11[1]:  RXCRCINITVAL bit 16</a>
</td>
</tr>

<tr><td>B20</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B19</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B18</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[16][19][18]" title="MAIN[16][19][18]">
<a href="#virtex4-MGT-GT11[1]-DRP_MASK[0]">GT11[1]:  DRP_MASK bit 0</a>
</td>
</tr>

<tr><td>B17</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B16</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[16][19][16]" title="MAIN[16][19][16]">
<a href="#virtex4-MGT-GT11[1]-DRP[0][15]">GT11[1]:  DRP[0] bit 15</a>
<a href="#virtex4-MGT-GT11[1]-RXCRCINITVAL[15]">GT11[1]:  RXCRCINITVAL bit 15</a>
</td>
</tr>

<tr><td>B15</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[16][19][15]" title="MAIN[16][19][15]">
<a href="#virtex4-MGT-GT11[1]-DRP[0][14]">GT11[1]:  DRP[0] bit 14</a>
<a href="#virtex4-MGT-GT11[1]-RXCRCINITVAL[14]">GT11[1]:  RXCRCINITVAL bit 14</a>
</td>
</tr>

<tr><td>B14</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[16][19][14]" title="MAIN[16][19][14]">
<a href="#virtex4-MGT-GT11[1]-DRP[0][13]">GT11[1]:  DRP[0] bit 13</a>
<a href="#virtex4-MGT-GT11[1]-RXCRCINITVAL[13]">GT11[1]:  RXCRCINITVAL bit 13</a>
</td>
</tr>

<tr><td>B13</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[16][19][13]" title="MAIN[16][19][13]">
<a href="#virtex4-MGT-GT11[1]-DRP[0][12]">GT11[1]:  DRP[0] bit 12</a>
<a href="#virtex4-MGT-GT11[1]-RXCRCINITVAL[12]">GT11[1]:  RXCRCINITVAL bit 12</a>
</td>
</tr>

<tr><td>B12</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[16][19][12]" title="MAIN[16][19][12]">
<a href="#virtex4-MGT-GT11[1]-DRP[0][11]">GT11[1]:  DRP[0] bit 11</a>
<a href="#virtex4-MGT-GT11[1]-RXCRCINITVAL[11]">GT11[1]:  RXCRCINITVAL bit 11</a>
</td>
</tr>

<tr><td>B11</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[16][19][11]" title="MAIN[16][19][11]">
<a href="#virtex4-MGT-GT11[1]-DRP[0][10]">GT11[1]:  DRP[0] bit 10</a>
<a href="#virtex4-MGT-GT11[1]-RXCRCINITVAL[10]">GT11[1]:  RXCRCINITVAL bit 10</a>
</td>
</tr>

<tr><td>B10</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[16][19][10]" title="MAIN[16][19][10]">
<a href="#virtex4-MGT-GT11[1]-DRP[0][9]">GT11[1]:  DRP[0] bit 9</a>
<a href="#virtex4-MGT-GT11[1]-RXCRCINITVAL[9]">GT11[1]:  RXCRCINITVAL bit 9</a>
</td>
</tr>

<tr><td>B9</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[16][19][9]" title="MAIN[16][19][9]">
<a href="#virtex4-MGT-GT11[1]-DRP[0][8]">GT11[1]:  DRP[0] bit 8</a>
<a href="#virtex4-MGT-GT11[1]-RXCRCINITVAL[8]">GT11[1]:  RXCRCINITVAL bit 8</a>
</td>
</tr>

<tr><td>B8</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[16][19][8]" title="MAIN[16][19][8]">
<a href="#virtex4-MGT-GT11[1]-DRP[0][7]">GT11[1]:  DRP[0] bit 7</a>
<a href="#virtex4-MGT-GT11[1]-RXCRCINITVAL[7]">GT11[1]:  RXCRCINITVAL bit 7</a>
</td>
</tr>

<tr><td>B7</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[16][19][7]" title="MAIN[16][19][7]">
<a href="#virtex4-MGT-GT11[1]-DRP[0][6]">GT11[1]:  DRP[0] bit 6</a>
<a href="#virtex4-MGT-GT11[1]-RXCRCINITVAL[6]">GT11[1]:  RXCRCINITVAL bit 6</a>
</td>
</tr>

<tr><td>B6</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[16][19][6]" title="MAIN[16][19][6]">
<a href="#virtex4-MGT-GT11[1]-DRP[0][5]">GT11[1]:  DRP[0] bit 5</a>
<a href="#virtex4-MGT-GT11[1]-RXCRCINITVAL[5]">GT11[1]:  RXCRCINITVAL bit 5</a>
</td>
</tr>

<tr><td>B5</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[16][19][5]" title="MAIN[16][19][5]">
<a href="#virtex4-MGT-GT11[1]-DRP[0][4]">GT11[1]:  DRP[0] bit 4</a>
<a href="#virtex4-MGT-GT11[1]-RXCRCINITVAL[4]">GT11[1]:  RXCRCINITVAL bit 4</a>
</td>
</tr>

<tr><td>B4</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[16][19][4]" title="MAIN[16][19][4]">
<a href="#virtex4-MGT-GT11[1]-DRP[0][3]">GT11[1]:  DRP[0] bit 3</a>
<a href="#virtex4-MGT-GT11[1]-RXCRCINITVAL[3]">GT11[1]:  RXCRCINITVAL bit 3</a>
</td>
</tr>

<tr><td>B3</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[16][19][3]" title="MAIN[16][19][3]">
<a href="#virtex4-MGT-GT11[1]-DRP[0][2]">GT11[1]:  DRP[0] bit 2</a>
<a href="#virtex4-MGT-GT11[1]-RXCRCINITVAL[2]">GT11[1]:  RXCRCINITVAL bit 2</a>
</td>
</tr>

<tr><td>B2</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[16][19][2]" title="MAIN[16][19][2]">
<a href="#virtex4-MGT-GT11[1]-DRP[0][1]">GT11[1]:  DRP[0] bit 1</a>
<a href="#virtex4-MGT-GT11[1]-RXCRCINITVAL[1]">GT11[1]:  RXCRCINITVAL bit 1</a>
</td>
</tr>

<tr><td>B1</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[16][19][1]" title="MAIN[16][19][1]">
<a href="#virtex4-MGT-GT11[1]-DRP[0][0]">GT11[1]:  DRP[0] bit 0</a>
<a href="#virtex4-MGT-GT11[1]-RXCRCINITVAL[0]">GT11[1]:  RXCRCINITVAL bit 0</a>
</td>
</tr>

<tr><td>B0</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex4 MGT rect MAIN[17]</caption>
<thead>
<tr><th rowspan="2">Bit</th><th colspan="20">Frame</th></tr>

<tr>
<th>F0</th>
<th>F1</th>
<th>F2</th>
<th>F3</th>
<th>F4</th>
<th>F5</th>
<th>F6</th>
<th>F7</th>
<th>F8</th>
<th>F9</th>
<th>F10</th>
<th>F11</th>
<th>F12</th>
<th>F13</th>
<th>F14</th>
<th>F15</th>
<th>F16</th>
<th>F17</th>
<th>F18</th>
<th>F19</th>
</tr>

</thead>

<tbody>
<tr><td>B79</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B78</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[17][19][78]" title="MAIN[17][19][78]">
<a href="#virtex4-MGT-GT11[1]-DRP_MASK[56]">GT11[1]:  DRP_MASK bit 56</a>
</td>
</tr>

<tr><td>B77</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B76</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[17][19][76]" title="MAIN[17][19][76]">
<a href="#virtex4-MGT-GT11[1]-DRP[56][15]">GT11[1]:  DRP[56] bit 15</a>
<a href="#virtex4-MGT-GT11[1]-AUTO_CAL">GT11[1]:  AUTO_CAL</a>
</td>
</tr>

<tr><td>B75</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[17][19][75]" title="MAIN[17][19][75]">
<a href="#virtex4-MGT-GT11[1]-DRP[56][14]">GT11[1]:  DRP[56] bit 14</a>
<a href="#virtex4-MGT-GT11[1]-VCODAC_INIT[9]">GT11[1]:  VCODAC_INIT bit 9</a>
</td>
</tr>

<tr><td>B74</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[17][19][74]" title="MAIN[17][19][74]">
<a href="#virtex4-MGT-GT11[1]-DRP[56][13]">GT11[1]:  DRP[56] bit 13</a>
<a href="#virtex4-MGT-GT11[1]-VCODAC_INIT[8]">GT11[1]:  VCODAC_INIT bit 8</a>
</td>
</tr>

<tr><td>B73</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[17][19][73]" title="MAIN[17][19][73]">
<a href="#virtex4-MGT-GT11[1]-DRP[56][12]">GT11[1]:  DRP[56] bit 12</a>
<a href="#virtex4-MGT-GT11[1]-VCODAC_INIT[7]">GT11[1]:  VCODAC_INIT bit 7</a>
</td>
</tr>

<tr><td>B72</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[17][19][72]" title="MAIN[17][19][72]">
<a href="#virtex4-MGT-GT11[1]-DRP[56][11]">GT11[1]:  DRP[56] bit 11</a>
<a href="#virtex4-MGT-GT11[1]-VCODAC_INIT[6]">GT11[1]:  VCODAC_INIT bit 6</a>
</td>
</tr>

<tr><td>B71</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[17][19][71]" title="MAIN[17][19][71]">
<a href="#virtex4-MGT-GT11[1]-DRP[56][10]">GT11[1]:  DRP[56] bit 10</a>
<a href="#virtex4-MGT-GT11[1]-VCODAC_INIT[5]">GT11[1]:  VCODAC_INIT bit 5</a>
</td>
</tr>

<tr><td>B70</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[17][19][70]" title="MAIN[17][19][70]">
<a href="#virtex4-MGT-GT11[1]-DRP[56][9]">GT11[1]:  DRP[56] bit 9</a>
<a href="#virtex4-MGT-GT11[1]-VCODAC_INIT[4]">GT11[1]:  VCODAC_INIT bit 4</a>
</td>
</tr>

<tr><td>B69</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[17][19][69]" title="MAIN[17][19][69]">
<a href="#virtex4-MGT-GT11[1]-DRP[56][8]">GT11[1]:  DRP[56] bit 8</a>
<a href="#virtex4-MGT-GT11[1]-VCODAC_INIT[3]">GT11[1]:  VCODAC_INIT bit 3</a>
</td>
</tr>

<tr><td>B68</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[17][19][68]" title="MAIN[17][19][68]">
<a href="#virtex4-MGT-GT11[1]-DRP[56][7]">GT11[1]:  DRP[56] bit 7</a>
<a href="#virtex4-MGT-GT11[1]-VCODAC_INIT[2]">GT11[1]:  VCODAC_INIT bit 2</a>
</td>
</tr>

<tr><td>B67</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[17][19][67]" title="MAIN[17][19][67]">
<a href="#virtex4-MGT-GT11[1]-DRP[56][6]">GT11[1]:  DRP[56] bit 6</a>
<a href="#virtex4-MGT-GT11[1]-VCODAC_INIT[1]">GT11[1]:  VCODAC_INIT bit 1</a>
</td>
</tr>

<tr><td>B66</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[17][19][66]" title="MAIN[17][19][66]">
<a href="#virtex4-MGT-GT11[1]-DRP[56][5]">GT11[1]:  DRP[56] bit 5</a>
<a href="#virtex4-MGT-GT11[1]-VCODAC_INIT[0]">GT11[1]:  VCODAC_INIT bit 0</a>
</td>
</tr>

<tr><td>B65</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[17][19][65]" title="MAIN[17][19][65]">
<a href="#virtex4-MGT-GT11[1]-DRP[56][4]">GT11[1]:  DRP[56] bit 4</a>
<a href="#virtex4-MGT-GT11[1]-SLOWDOWN_CAL[1]">GT11[1]:  SLOWDOWN_CAL bit 1</a>
</td>
</tr>

<tr><td>B64</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[17][19][64]" title="MAIN[17][19][64]">
<a href="#virtex4-MGT-GT11[1]-DRP[56][3]">GT11[1]:  DRP[56] bit 3</a>
<a href="#virtex4-MGT-GT11[1]-SLOWDOWN_CAL[0]">GT11[1]:  SLOWDOWN_CAL bit 0</a>
</td>
</tr>

<tr><td>B63</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[17][19][63]" title="MAIN[17][19][63]">
<a href="#virtex4-MGT-GT11[1]-DRP[56][2]">GT11[1]:  DRP[56] bit 2</a>
<a href="#virtex4-MGT-GT11[1]-BYPASS_FDET">GT11[1]:  BYPASS_FDET</a>
</td>
</tr>

<tr><td>B62</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[17][19][62]" title="MAIN[17][19][62]">
<a href="#virtex4-MGT-GT11[1]-DRP[56][1]">GT11[1]:  DRP[56] bit 1</a>
<a href="#virtex4-MGT-GT11[1]-LOOPCAL_WAIT[1]">GT11[1]:  LOOPCAL_WAIT bit 1</a>
</td>
</tr>

<tr><td>B61</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[17][19][61]" title="MAIN[17][19][61]">
<a href="#virtex4-MGT-GT11[1]-DRP[56][0]">GT11[1]:  DRP[56] bit 0</a>
<a href="#virtex4-MGT-GT11[1]-LOOPCAL_WAIT[0]">GT11[1]:  LOOPCAL_WAIT bit 0</a>
</td>
</tr>

<tr><td>B60</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B59</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B58</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[17][19][58]" title="MAIN[17][19][58]">
<a href="#virtex4-MGT-GT11[1]-DRP_MASK[48]">GT11[1]:  DRP_MASK bit 48</a>
</td>
</tr>

<tr><td>B57</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B56</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[17][19][56]" title="MAIN[17][19][56]">
<a href="#virtex4-MGT-GT11[1]-DRP[48][15]">GT11[1]:  DRP[48] bit 15</a>
<a href="#virtex4-MGT-GT11[1]-BYPASS_CAL">GT11[1]:  BYPASS_CAL</a>
</td>
</tr>

<tr><td>B55</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[17][19][55]" title="MAIN[17][19][55]">
<a href="#virtex4-MGT-GT11[1]-DRP[48][14]">GT11[1]:  DRP[48] bit 14</a>
<a href="#virtex4-MGT-GT11[1]-FDET_HYS_CAL[2]">GT11[1]:  FDET_HYS_CAL bit 2</a>
</td>
</tr>

<tr><td>B54</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[17][19][54]" title="MAIN[17][19][54]">
<a href="#virtex4-MGT-GT11[1]-DRP[48][13]">GT11[1]:  DRP[48] bit 13</a>
<a href="#virtex4-MGT-GT11[1]-FDET_HYS_CAL[1]">GT11[1]:  FDET_HYS_CAL bit 1</a>
</td>
</tr>

<tr><td>B53</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[17][19][53]" title="MAIN[17][19][53]">
<a href="#virtex4-MGT-GT11[1]-DRP[48][12]">GT11[1]:  DRP[48] bit 12</a>
<a href="#virtex4-MGT-GT11[1]-FDET_HYS_CAL[0]">GT11[1]:  FDET_HYS_CAL bit 0</a>
</td>
</tr>

<tr><td>B52</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[17][19][52]" title="MAIN[17][19][52]">
<a href="#virtex4-MGT-GT11[1]-DRP[48][11]">GT11[1]:  DRP[48] bit 11</a>
<a href="#virtex4-MGT-GT11[1]-FDET_LCK_CAL[2]">GT11[1]:  FDET_LCK_CAL bit 2</a>
</td>
</tr>

<tr><td>B51</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[17][19][51]" title="MAIN[17][19][51]">
<a href="#virtex4-MGT-GT11[1]-DRP[48][10]">GT11[1]:  DRP[48] bit 10</a>
<a href="#virtex4-MGT-GT11[1]-FDET_LCK_CAL[1]">GT11[1]:  FDET_LCK_CAL bit 1</a>
</td>
</tr>

<tr><td>B50</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[17][19][50]" title="MAIN[17][19][50]">
<a href="#virtex4-MGT-GT11[1]-DRP[48][9]">GT11[1]:  DRP[48] bit 9</a>
<a href="#virtex4-MGT-GT11[1]-FDET_LCK_CAL[0]">GT11[1]:  FDET_LCK_CAL bit 0</a>
</td>
</tr>

<tr><td>B49</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[17][19][49]" title="MAIN[17][19][49]">
<a href="#virtex4-MGT-GT11[1]-DRP[48][8]">GT11[1]:  DRP[48] bit 8</a>
<a href="#virtex4-MGT-GT11[1]-FDET_HYS_SEL[2]">GT11[1]:  FDET_HYS_SEL bit 2</a>
</td>
</tr>

<tr><td>B48</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[17][19][48]" title="MAIN[17][19][48]">
<a href="#virtex4-MGT-GT11[1]-DRP[48][7]">GT11[1]:  DRP[48] bit 7</a>
<a href="#virtex4-MGT-GT11[1]-FDET_HYS_SEL[1]">GT11[1]:  FDET_HYS_SEL bit 1</a>
</td>
</tr>

<tr><td>B47</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[17][19][47]" title="MAIN[17][19][47]">
<a href="#virtex4-MGT-GT11[1]-DRP[48][6]">GT11[1]:  DRP[48] bit 6</a>
<a href="#virtex4-MGT-GT11[1]-FDET_HYS_SEL[0]">GT11[1]:  FDET_HYS_SEL bit 0</a>
</td>
</tr>

<tr><td>B46</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[17][19][46]" title="MAIN[17][19][46]">
<a href="#virtex4-MGT-GT11[1]-DRP[48][5]">GT11[1]:  DRP[48] bit 5</a>
<a href="#virtex4-MGT-GT11[1]-FDET_LCK_SEL[2]">GT11[1]:  FDET_LCK_SEL bit 2</a>
</td>
</tr>

<tr><td>B45</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[17][19][45]" title="MAIN[17][19][45]">
<a href="#virtex4-MGT-GT11[1]-DRP[48][4]">GT11[1]:  DRP[48] bit 4</a>
<a href="#virtex4-MGT-GT11[1]-FDET_LCK_SEL[1]">GT11[1]:  FDET_LCK_SEL bit 1</a>
</td>
</tr>

<tr><td>B44</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[17][19][44]" title="MAIN[17][19][44]">
<a href="#virtex4-MGT-GT11[1]-DRP[48][3]">GT11[1]:  DRP[48] bit 3</a>
<a href="#virtex4-MGT-GT11[1]-FDET_LCK_SEL[0]">GT11[1]:  FDET_LCK_SEL bit 0</a>
</td>
</tr>

<tr><td>B43</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[17][19][43]" title="MAIN[17][19][43]">
<a href="#virtex4-MGT-GT11[1]-DRP[48][2]">GT11[1]:  DRP[48] bit 2</a>
<a href="#virtex4-MGT-GT11[1]-VCO_CTRL_ENABLE">GT11[1]:  VCO_CTRL_ENABLE</a>
</td>
</tr>

<tr><td>B42</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[17][19][42]" title="MAIN[17][19][42]">
<a href="#virtex4-MGT-GT11[1]-DRP[48][1]">GT11[1]:  DRP[48] bit 1</a>
<a href="#virtex4-MGT-GT11[1]-CYCLE_LIMIT_SEL[1]">GT11[1]:  CYCLE_LIMIT_SEL bit 1</a>
</td>
</tr>

<tr><td>B41</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[17][19][41]" title="MAIN[17][19][41]">
<a href="#virtex4-MGT-GT11[1]-DRP[48][0]">GT11[1]:  DRP[48] bit 0</a>
<a href="#virtex4-MGT-GT11[1]-CYCLE_LIMIT_SEL[0]">GT11[1]:  CYCLE_LIMIT_SEL bit 0</a>
</td>
</tr>

<tr><td>B40</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B39</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B38</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[17][19][38]" title="MAIN[17][19][38]">
<a href="#virtex4-MGT-GT11[1]-DRP_MASK[40]">GT11[1]:  DRP_MASK bit 40</a>
</td>
</tr>

<tr><td>B37</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B36</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[17][19][36]" title="MAIN[17][19][36]">
<a href="#virtex4-MGT-GT11[1]-DRP[40][15]">GT11[1]:  DRP[40] bit 15</a>
<a href="#virtex4-MGT-GT11[1]-RXAUTO_CAL">GT11[1]:  RXAUTO_CAL</a>
</td>
</tr>

<tr><td>B35</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[17][19][35]" title="MAIN[17][19][35]">
<a href="#virtex4-MGT-GT11[1]-DRP[40][14]">GT11[1]:  DRP[40] bit 14</a>
<a href="#virtex4-MGT-GT11[1]-RXVCODAC_INIT[9]">GT11[1]:  RXVCODAC_INIT bit 9</a>
</td>
</tr>

<tr><td>B34</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[17][19][34]" title="MAIN[17][19][34]">
<a href="#virtex4-MGT-GT11[1]-DRP[40][13]">GT11[1]:  DRP[40] bit 13</a>
<a href="#virtex4-MGT-GT11[1]-RXVCODAC_INIT[8]">GT11[1]:  RXVCODAC_INIT bit 8</a>
</td>
</tr>

<tr><td>B33</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[17][19][33]" title="MAIN[17][19][33]">
<a href="#virtex4-MGT-GT11[1]-DRP[40][12]">GT11[1]:  DRP[40] bit 12</a>
<a href="#virtex4-MGT-GT11[1]-RXVCODAC_INIT[7]">GT11[1]:  RXVCODAC_INIT bit 7</a>
</td>
</tr>

<tr><td>B32</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[17][19][32]" title="MAIN[17][19][32]">
<a href="#virtex4-MGT-GT11[1]-DRP[40][11]">GT11[1]:  DRP[40] bit 11</a>
<a href="#virtex4-MGT-GT11[1]-RXVCODAC_INIT[6]">GT11[1]:  RXVCODAC_INIT bit 6</a>
</td>
</tr>

<tr><td>B31</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[17][19][31]" title="MAIN[17][19][31]">
<a href="#virtex4-MGT-GT11[1]-DRP[40][10]">GT11[1]:  DRP[40] bit 10</a>
<a href="#virtex4-MGT-GT11[1]-RXVCODAC_INIT[5]">GT11[1]:  RXVCODAC_INIT bit 5</a>
</td>
</tr>

<tr><td>B30</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[17][19][30]" title="MAIN[17][19][30]">
<a href="#virtex4-MGT-GT11[1]-DRP[40][9]">GT11[1]:  DRP[40] bit 9</a>
<a href="#virtex4-MGT-GT11[1]-RXVCODAC_INIT[4]">GT11[1]:  RXVCODAC_INIT bit 4</a>
</td>
</tr>

<tr><td>B29</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[17][19][29]" title="MAIN[17][19][29]">
<a href="#virtex4-MGT-GT11[1]-DRP[40][8]">GT11[1]:  DRP[40] bit 8</a>
<a href="#virtex4-MGT-GT11[1]-RXVCODAC_INIT[3]">GT11[1]:  RXVCODAC_INIT bit 3</a>
</td>
</tr>

<tr><td>B28</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[17][19][28]" title="MAIN[17][19][28]">
<a href="#virtex4-MGT-GT11[1]-DRP[40][7]">GT11[1]:  DRP[40] bit 7</a>
<a href="#virtex4-MGT-GT11[1]-RXVCODAC_INIT[2]">GT11[1]:  RXVCODAC_INIT bit 2</a>
</td>
</tr>

<tr><td>B27</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[17][19][27]" title="MAIN[17][19][27]">
<a href="#virtex4-MGT-GT11[1]-DRP[40][6]">GT11[1]:  DRP[40] bit 6</a>
<a href="#virtex4-MGT-GT11[1]-RXVCODAC_INIT[1]">GT11[1]:  RXVCODAC_INIT bit 1</a>
</td>
</tr>

<tr><td>B26</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[17][19][26]" title="MAIN[17][19][26]">
<a href="#virtex4-MGT-GT11[1]-DRP[40][5]">GT11[1]:  DRP[40] bit 5</a>
<a href="#virtex4-MGT-GT11[1]-RXVCODAC_INIT[0]">GT11[1]:  RXVCODAC_INIT bit 0</a>
</td>
</tr>

<tr><td>B25</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[17][19][25]" title="MAIN[17][19][25]">
<a href="#virtex4-MGT-GT11[1]-DRP[40][4]">GT11[1]:  DRP[40] bit 4</a>
<a href="#virtex4-MGT-GT11[1]-RXSLOWDOWN_CAL[1]">GT11[1]:  RXSLOWDOWN_CAL bit 1</a>
</td>
</tr>

<tr><td>B24</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[17][19][24]" title="MAIN[17][19][24]">
<a href="#virtex4-MGT-GT11[1]-DRP[40][3]">GT11[1]:  DRP[40] bit 3</a>
<a href="#virtex4-MGT-GT11[1]-RXSLOWDOWN_CAL[0]">GT11[1]:  RXSLOWDOWN_CAL bit 0</a>
</td>
</tr>

<tr><td>B23</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[17][19][23]" title="MAIN[17][19][23]">
<a href="#virtex4-MGT-GT11[1]-DRP[40][2]">GT11[1]:  DRP[40] bit 2</a>
<a href="#virtex4-MGT-GT11[1]-RXBYPASS_FDET">GT11[1]:  RXBYPASS_FDET</a>
</td>
</tr>

<tr><td>B22</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[17][19][22]" title="MAIN[17][19][22]">
<a href="#virtex4-MGT-GT11[1]-DRP[40][1]">GT11[1]:  DRP[40] bit 1</a>
<a href="#virtex4-MGT-GT11[1]-RXLOOPCAL_WAIT[1]">GT11[1]:  RXLOOPCAL_WAIT bit 1</a>
</td>
</tr>

<tr><td>B21</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[17][19][21]" title="MAIN[17][19][21]">
<a href="#virtex4-MGT-GT11[1]-DRP[40][0]">GT11[1]:  DRP[40] bit 0</a>
<a href="#virtex4-MGT-GT11[1]-RXLOOPCAL_WAIT[0]">GT11[1]:  RXLOOPCAL_WAIT bit 0</a>
</td>
</tr>

<tr><td>B20</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B19</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B18</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[17][19][18]" title="MAIN[17][19][18]">
<a href="#virtex4-MGT-GT11[1]-DRP_MASK[32]">GT11[1]:  DRP_MASK bit 32</a>
</td>
</tr>

<tr><td>B17</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B16</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[17][19][16]" title="MAIN[17][19][16]">
<a href="#virtex4-MGT-GT11[1]-DRP[32][15]">GT11[1]:  DRP[32] bit 15</a>
<a href="#virtex4-MGT-GT11[1]-RXBYPASS_CAL">GT11[1]:  RXBYPASS_CAL</a>
</td>
</tr>

<tr><td>B15</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[17][19][15]" title="MAIN[17][19][15]">
<a href="#virtex4-MGT-GT11[1]-DRP[32][14]">GT11[1]:  DRP[32] bit 14</a>
<a href="#virtex4-MGT-GT11[1]-RXFDET_HYS_CAL[2]">GT11[1]:  RXFDET_HYS_CAL bit 2</a>
</td>
</tr>

<tr><td>B14</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[17][19][14]" title="MAIN[17][19][14]">
<a href="#virtex4-MGT-GT11[1]-DRP[32][13]">GT11[1]:  DRP[32] bit 13</a>
<a href="#virtex4-MGT-GT11[1]-RXFDET_HYS_CAL[1]">GT11[1]:  RXFDET_HYS_CAL bit 1</a>
</td>
</tr>

<tr><td>B13</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[17][19][13]" title="MAIN[17][19][13]">
<a href="#virtex4-MGT-GT11[1]-DRP[32][12]">GT11[1]:  DRP[32] bit 12</a>
<a href="#virtex4-MGT-GT11[1]-RXFDET_HYS_CAL[0]">GT11[1]:  RXFDET_HYS_CAL bit 0</a>
</td>
</tr>

<tr><td>B12</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[17][19][12]" title="MAIN[17][19][12]">
<a href="#virtex4-MGT-GT11[1]-DRP[32][11]">GT11[1]:  DRP[32] bit 11</a>
<a href="#virtex4-MGT-GT11[1]-RXFDET_LCK_CAL[2]">GT11[1]:  RXFDET_LCK_CAL bit 2</a>
</td>
</tr>

<tr><td>B11</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[17][19][11]" title="MAIN[17][19][11]">
<a href="#virtex4-MGT-GT11[1]-DRP[32][10]">GT11[1]:  DRP[32] bit 10</a>
<a href="#virtex4-MGT-GT11[1]-RXFDET_LCK_CAL[1]">GT11[1]:  RXFDET_LCK_CAL bit 1</a>
</td>
</tr>

<tr><td>B10</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[17][19][10]" title="MAIN[17][19][10]">
<a href="#virtex4-MGT-GT11[1]-DRP[32][9]">GT11[1]:  DRP[32] bit 9</a>
<a href="#virtex4-MGT-GT11[1]-RXFDET_LCK_CAL[0]">GT11[1]:  RXFDET_LCK_CAL bit 0</a>
</td>
</tr>

<tr><td>B9</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[17][19][9]" title="MAIN[17][19][9]">
<a href="#virtex4-MGT-GT11[1]-DRP[32][8]">GT11[1]:  DRP[32] bit 8</a>
<a href="#virtex4-MGT-GT11[1]-RXFDET_HYS_SEL[2]">GT11[1]:  RXFDET_HYS_SEL bit 2</a>
</td>
</tr>

<tr><td>B8</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[17][19][8]" title="MAIN[17][19][8]">
<a href="#virtex4-MGT-GT11[1]-DRP[32][7]">GT11[1]:  DRP[32] bit 7</a>
<a href="#virtex4-MGT-GT11[1]-RXFDET_HYS_SEL[1]">GT11[1]:  RXFDET_HYS_SEL bit 1</a>
</td>
</tr>

<tr><td>B7</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[17][19][7]" title="MAIN[17][19][7]">
<a href="#virtex4-MGT-GT11[1]-DRP[32][6]">GT11[1]:  DRP[32] bit 6</a>
<a href="#virtex4-MGT-GT11[1]-RXFDET_HYS_SEL[0]">GT11[1]:  RXFDET_HYS_SEL bit 0</a>
</td>
</tr>

<tr><td>B6</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[17][19][6]" title="MAIN[17][19][6]">
<a href="#virtex4-MGT-GT11[1]-DRP[32][5]">GT11[1]:  DRP[32] bit 5</a>
<a href="#virtex4-MGT-GT11[1]-RXFDET_LCK_SEL[2]">GT11[1]:  RXFDET_LCK_SEL bit 2</a>
</td>
</tr>

<tr><td>B5</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[17][19][5]" title="MAIN[17][19][5]">
<a href="#virtex4-MGT-GT11[1]-DRP[32][4]">GT11[1]:  DRP[32] bit 4</a>
<a href="#virtex4-MGT-GT11[1]-RXFDET_LCK_SEL[1]">GT11[1]:  RXFDET_LCK_SEL bit 1</a>
</td>
</tr>

<tr><td>B4</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[17][19][4]" title="MAIN[17][19][4]">
<a href="#virtex4-MGT-GT11[1]-DRP[32][3]">GT11[1]:  DRP[32] bit 3</a>
<a href="#virtex4-MGT-GT11[1]-RXFDET_LCK_SEL[0]">GT11[1]:  RXFDET_LCK_SEL bit 0</a>
</td>
</tr>

<tr><td>B3</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[17][19][3]" title="MAIN[17][19][3]">
<a href="#virtex4-MGT-GT11[1]-DRP[32][2]">GT11[1]:  DRP[32] bit 2</a>
<a href="#virtex4-MGT-GT11[1]-RXVCO_CTRL_ENABLE">GT11[1]:  RXVCO_CTRL_ENABLE</a>
</td>
</tr>

<tr><td>B2</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[17][19][2]" title="MAIN[17][19][2]">
<a href="#virtex4-MGT-GT11[1]-DRP[32][1]">GT11[1]:  DRP[32] bit 1</a>
<a href="#virtex4-MGT-GT11[1]-RXCYCLE_LIMIT_SEL[1]">GT11[1]:  RXCYCLE_LIMIT_SEL bit 1</a>
</td>
</tr>

<tr><td>B1</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[17][19][1]" title="MAIN[17][19][1]">
<a href="#virtex4-MGT-GT11[1]-DRP[32][0]">GT11[1]:  DRP[32] bit 0</a>
<a href="#virtex4-MGT-GT11[1]-RXCYCLE_LIMIT_SEL[0]">GT11[1]:  RXCYCLE_LIMIT_SEL bit 0</a>
</td>
</tr>

<tr><td>B0</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex4 MGT rect MAIN[18]</caption>
<thead>
<tr><th rowspan="2">Bit</th><th colspan="20">Frame</th></tr>

<tr>
<th>F0</th>
<th>F1</th>
<th>F2</th>
<th>F3</th>
<th>F4</th>
<th>F5</th>
<th>F6</th>
<th>F7</th>
<th>F8</th>
<th>F9</th>
<th>F10</th>
<th>F11</th>
<th>F12</th>
<th>F13</th>
<th>F14</th>
<th>F15</th>
<th>F16</th>
<th>F17</th>
<th>F18</th>
<th>F19</th>
</tr>

</thead>

<tbody>
<tr><td>B79</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B78</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[18][19][78]" title="MAIN[18][19][78]">
<a href="#virtex4-MGT-GT11[1]-DRP_MASK[25]">GT11[1]:  DRP_MASK bit 25</a>
</td>
</tr>

<tr><td>B77</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B76</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[18][19][76]" title="MAIN[18][19][76]">
<a href="#virtex4-MGT-GT11[1]-DRP[25][15]">GT11[1]:  DRP[25] bit 15</a>
</td>
</tr>

<tr><td>B75</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[18][19][75]" title="MAIN[18][19][75]">
<a href="#virtex4-MGT-GT11[1]-DRP[25][14]">GT11[1]:  DRP[25] bit 14</a>
</td>
</tr>

<tr><td>B74</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[18][19][74]" title="MAIN[18][19][74]">
<a href="#virtex4-MGT-GT11[1]-DRP[25][13]">GT11[1]:  DRP[25] bit 13</a>
</td>
</tr>

<tr><td>B73</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[18][19][73]" title="MAIN[18][19][73]">
<a href="#virtex4-MGT-GT11[1]-DRP[25][12]">GT11[1]:  DRP[25] bit 12</a>
</td>
</tr>

<tr><td>B72</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[18][19][72]" title="MAIN[18][19][72]">
<a href="#virtex4-MGT-GT11[1]-DRP[25][11]">GT11[1]:  DRP[25] bit 11</a>
</td>
</tr>

<tr><td>B71</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[18][19][71]" title="MAIN[18][19][71]">
<a href="#virtex4-MGT-GT11[1]-DRP[25][10]">GT11[1]:  DRP[25] bit 10</a>
</td>
</tr>

<tr><td>B70</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[18][19][70]" title="MAIN[18][19][70]">
<a href="#virtex4-MGT-GT11[1]-DRP[25][9]">GT11[1]:  DRP[25] bit 9</a>
</td>
</tr>

<tr><td>B69</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[18][19][69]" title="MAIN[18][19][69]">
<a href="#virtex4-MGT-GT11[1]-DRP[25][8]">GT11[1]:  DRP[25] bit 8</a>
</td>
</tr>

<tr><td>B68</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[18][19][68]" title="MAIN[18][19][68]">
<a href="#virtex4-MGT-GT11[1]-DRP[25][7]">GT11[1]:  DRP[25] bit 7</a>
</td>
</tr>

<tr><td>B67</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[18][19][67]" title="MAIN[18][19][67]">
<a href="#virtex4-MGT-GT11[1]-DRP[25][6]">GT11[1]:  DRP[25] bit 6</a>
</td>
</tr>

<tr><td>B66</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[18][19][66]" title="MAIN[18][19][66]">
<a href="#virtex4-MGT-GT11[1]-DRP[25][5]">GT11[1]:  DRP[25] bit 5</a>
</td>
</tr>

<tr><td>B65</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[18][19][65]" title="MAIN[18][19][65]">
<a href="#virtex4-MGT-GT11[1]-DRP[25][4]">GT11[1]:  DRP[25] bit 4</a>
</td>
</tr>

<tr><td>B64</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[18][19][64]" title="MAIN[18][19][64]">
<a href="#virtex4-MGT-GT11[1]-DRP[25][3]">GT11[1]:  DRP[25] bit 3</a>
</td>
</tr>

<tr><td>B63</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[18][19][63]" title="MAIN[18][19][63]">
<a href="#virtex4-MGT-GT11[1]-DRP[25][2]">GT11[1]:  DRP[25] bit 2</a>
</td>
</tr>

<tr><td>B62</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[18][19][62]" title="MAIN[18][19][62]">
<a href="#virtex4-MGT-GT11[1]-DRP[25][1]">GT11[1]:  DRP[25] bit 1</a>
</td>
</tr>

<tr><td>B61</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[18][19][61]" title="MAIN[18][19][61]">
<a href="#virtex4-MGT-GT11[1]-DRP[25][0]">GT11[1]:  DRP[25] bit 0</a>
</td>
</tr>

<tr><td>B60</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B59</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B58</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[18][19][58]" title="MAIN[18][19][58]">
<a href="#virtex4-MGT-GT11[1]-DRP_MASK[17]">GT11[1]:  DRP_MASK bit 17</a>
</td>
</tr>

<tr><td>B57</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B56</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[18][19][56]" title="MAIN[18][19][56]">
<a href="#virtex4-MGT-SPEC_INT-mux-CELL[16].MGT_FWDCLK_N[0]-2">SPEC_INT: mux CELL[16].MGT_FWDCLK_N[0] bit 2</a>
<a href="#virtex4-MGT-GT11[1]-DRP[17][15]">GT11[1]:  DRP[17] bit 15</a>
</td>
</tr>

<tr><td>B55</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[18][19][55]" title="MAIN[18][19][55]">
<a href="#virtex4-MGT-SPEC_INT-mux-CELL[16].MGT_FWDCLK_N[0]-1">SPEC_INT: mux CELL[16].MGT_FWDCLK_N[0] bit 1</a>
<a href="#virtex4-MGT-GT11[1]-DRP[17][14]">GT11[1]:  DRP[17] bit 14</a>
</td>
</tr>

<tr><td>B54</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[18][19][54]" title="MAIN[18][19][54]">
<a href="#virtex4-MGT-SPEC_INT-mux-CELL[16].MGT_FWDCLK_N[0]-0">SPEC_INT: mux CELL[16].MGT_FWDCLK_N[0] bit 0</a>
<a href="#virtex4-MGT-GT11[1]-DRP[17][13]">GT11[1]:  DRP[17] bit 13</a>
</td>
</tr>

<tr><td>B53</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[18][19][53]" title="MAIN[18][19][53]">
<a href="#virtex4-MGT-SPEC_INT-mux-CELL[16].MGT_FWDCLK_N[1]-2">SPEC_INT: mux CELL[16].MGT_FWDCLK_N[1] bit 2</a>
<a href="#virtex4-MGT-GT11[1]-DRP[17][12]">GT11[1]:  DRP[17] bit 12</a>
</td>
</tr>

<tr><td>B52</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[18][19][52]" title="MAIN[18][19][52]">
<a href="#virtex4-MGT-SPEC_INT-mux-CELL[16].MGT_FWDCLK_N[1]-1">SPEC_INT: mux CELL[16].MGT_FWDCLK_N[1] bit 1</a>
<a href="#virtex4-MGT-GT11[1]-DRP[17][11]">GT11[1]:  DRP[17] bit 11</a>
</td>
</tr>

<tr><td>B51</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[18][19][51]" title="MAIN[18][19][51]">
<a href="#virtex4-MGT-SPEC_INT-mux-CELL[16].MGT_FWDCLK_N[1]-0">SPEC_INT: mux CELL[16].MGT_FWDCLK_N[1] bit 0</a>
<a href="#virtex4-MGT-GT11[1]-DRP[17][10]">GT11[1]:  DRP[17] bit 10</a>
</td>
</tr>

<tr><td>B50</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[18][19][50]" title="MAIN[18][19][50]">
<a href="#virtex4-MGT-SPEC_INT-mux-CELL[16].MGT_FWDCLK_N[2]-2">SPEC_INT: mux CELL[16].MGT_FWDCLK_N[2] bit 2</a>
<a href="#virtex4-MGT-GT11[1]-DRP[17][9]">GT11[1]:  DRP[17] bit 9</a>
</td>
</tr>

<tr><td>B49</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[18][19][49]" title="MAIN[18][19][49]">
<a href="#virtex4-MGT-SPEC_INT-mux-CELL[16].MGT_FWDCLK_N[2]-1">SPEC_INT: mux CELL[16].MGT_FWDCLK_N[2] bit 1</a>
<a href="#virtex4-MGT-GT11[1]-DRP[17][8]">GT11[1]:  DRP[17] bit 8</a>
</td>
</tr>

<tr><td>B48</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[18][19][48]" title="MAIN[18][19][48]">
<a href="#virtex4-MGT-SPEC_INT-mux-CELL[16].MGT_FWDCLK_N[2]-0">SPEC_INT: mux CELL[16].MGT_FWDCLK_N[2] bit 0</a>
<a href="#virtex4-MGT-GT11[1]-DRP[17][7]">GT11[1]:  DRP[17] bit 7</a>
</td>
</tr>

<tr><td>B47</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[18][19][47]" title="MAIN[18][19][47]">
<a href="#virtex4-MGT-SPEC_INT-mux-CELL[16].MGT_FWDCLK_N[3]-2">SPEC_INT: mux CELL[16].MGT_FWDCLK_N[3] bit 2</a>
<a href="#virtex4-MGT-GT11[1]-DRP[17][6]">GT11[1]:  DRP[17] bit 6</a>
</td>
</tr>

<tr><td>B46</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[18][19][46]" title="MAIN[18][19][46]">
<a href="#virtex4-MGT-SPEC_INT-mux-CELL[16].MGT_FWDCLK_N[3]-1">SPEC_INT: mux CELL[16].MGT_FWDCLK_N[3] bit 1</a>
<a href="#virtex4-MGT-GT11[1]-DRP[17][5]">GT11[1]:  DRP[17] bit 5</a>
</td>
</tr>

<tr><td>B45</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[18][19][45]" title="MAIN[18][19][45]">
<a href="#virtex4-MGT-SPEC_INT-mux-CELL[16].MGT_FWDCLK_N[3]-0">SPEC_INT: mux CELL[16].MGT_FWDCLK_N[3] bit 0</a>
<a href="#virtex4-MGT-GT11[1]-DRP[17][4]">GT11[1]:  DRP[17] bit 4</a>
</td>
</tr>

<tr><td>B44</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[18][19][44]" title="MAIN[18][19][44]">
<a href="#virtex4-MGT-SPEC_INT-mux-CELL[16].MGT_FWDCLK_S[0]-2">SPEC_INT: mux CELL[16].MGT_FWDCLK_S[0] bit 2</a>
<a href="#virtex4-MGT-GT11[1]-DRP[17][3]">GT11[1]:  DRP[17] bit 3</a>
</td>
</tr>

<tr><td>B43</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[18][19][43]" title="MAIN[18][19][43]">
<a href="#virtex4-MGT-SPEC_INT-mux-CELL[16].MGT_FWDCLK_S[0]-1">SPEC_INT: mux CELL[16].MGT_FWDCLK_S[0] bit 1</a>
<a href="#virtex4-MGT-GT11[1]-DRP[17][2]">GT11[1]:  DRP[17] bit 2</a>
</td>
</tr>

<tr><td>B42</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[18][19][42]" title="MAIN[18][19][42]">
<a href="#virtex4-MGT-SPEC_INT-mux-CELL[16].MGT_FWDCLK_S[0]-0">SPEC_INT: mux CELL[16].MGT_FWDCLK_S[0] bit 0</a>
<a href="#virtex4-MGT-GT11[1]-DRP[17][1]">GT11[1]:  DRP[17] bit 1</a>
</td>
</tr>

<tr><td>B41</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[18][19][41]" title="MAIN[18][19][41]">
<a href="#virtex4-MGT-SPEC_INT-mux-CELL[16].MGT_FWDCLK_S[1]-2">SPEC_INT: mux CELL[16].MGT_FWDCLK_S[1] bit 2</a>
<a href="#virtex4-MGT-GT11[1]-DRP[17][0]">GT11[1]:  DRP[17] bit 0</a>
</td>
</tr>

<tr><td>B40</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B39</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B38</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[18][19][38]" title="MAIN[18][19][38]">
<a href="#virtex4-MGT-GT11[1]-DRP_MASK[9]">GT11[1]:  DRP_MASK bit 9</a>
</td>
</tr>

<tr><td>B37</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B36</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[18][19][36]" title="MAIN[18][19][36]">
<a href="#virtex4-MGT-SPEC_INT-mux-CELL[16].MGT_FWDCLK_S[1]-1">SPEC_INT: mux CELL[16].MGT_FWDCLK_S[1] bit 1</a>
<a href="#virtex4-MGT-GT11[1]-DRP[9][15]">GT11[1]:  DRP[9] bit 15</a>
</td>
</tr>

<tr><td>B35</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[18][19][35]" title="MAIN[18][19][35]">
<a href="#virtex4-MGT-SPEC_INT-mux-CELL[16].MGT_FWDCLK_S[1]-0">SPEC_INT: mux CELL[16].MGT_FWDCLK_S[1] bit 0</a>
<a href="#virtex4-MGT-GT11[1]-DRP[9][14]">GT11[1]:  DRP[9] bit 14</a>
</td>
</tr>

<tr><td>B34</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[18][19][34]" title="MAIN[18][19][34]">
<a href="#virtex4-MGT-SPEC_INT-mux-CELL[16].MGT_FWDCLK_S[2]-2">SPEC_INT: mux CELL[16].MGT_FWDCLK_S[2] bit 2</a>
<a href="#virtex4-MGT-GT11[1]-DRP[9][13]">GT11[1]:  DRP[9] bit 13</a>
</td>
</tr>

<tr><td>B33</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[18][19][33]" title="MAIN[18][19][33]">
<a href="#virtex4-MGT-SPEC_INT-mux-CELL[16].MGT_FWDCLK_S[2]-1">SPEC_INT: mux CELL[16].MGT_FWDCLK_S[2] bit 1</a>
<a href="#virtex4-MGT-GT11[1]-DRP[9][12]">GT11[1]:  DRP[9] bit 12</a>
</td>
</tr>

<tr><td>B32</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[18][19][32]" title="MAIN[18][19][32]">
<a href="#virtex4-MGT-SPEC_INT-mux-CELL[16].MGT_FWDCLK_S[2]-0">SPEC_INT: mux CELL[16].MGT_FWDCLK_S[2] bit 0</a>
<a href="#virtex4-MGT-GT11[1]-DRP[9][11]">GT11[1]:  DRP[9] bit 11</a>
</td>
</tr>

<tr><td>B31</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[18][19][31]" title="MAIN[18][19][31]">
<a href="#virtex4-MGT-SPEC_INT-mux-CELL[16].MGT_FWDCLK_S[3]-2">SPEC_INT: mux CELL[16].MGT_FWDCLK_S[3] bit 2</a>
<a href="#virtex4-MGT-GT11[1]-DRP[9][10]">GT11[1]:  DRP[9] bit 10</a>
</td>
</tr>

<tr><td>B30</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[18][19][30]" title="MAIN[18][19][30]">
<a href="#virtex4-MGT-SPEC_INT-mux-CELL[16].MGT_FWDCLK_S[3]-1">SPEC_INT: mux CELL[16].MGT_FWDCLK_S[3] bit 1</a>
<a href="#virtex4-MGT-GT11[1]-DRP[9][9]">GT11[1]:  DRP[9] bit 9</a>
</td>
</tr>

<tr><td>B29</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[18][19][29]" title="MAIN[18][19][29]">
<a href="#virtex4-MGT-SPEC_INT-mux-CELL[16].MGT_FWDCLK_S[3]-0">SPEC_INT: mux CELL[16].MGT_FWDCLK_S[3] bit 0</a>
<a href="#virtex4-MGT-GT11[1]-DRP[9][8]">GT11[1]:  DRP[9] bit 8</a>
</td>
</tr>

<tr><td>B28</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[18][19][28]" title="MAIN[18][19][28]">
<a href="#virtex4-MGT-SPEC_INT-mux-CELL[24].MGT_CLK_OUT_FWDCLK[1]-1">SPEC_INT: mux CELL[24].MGT_CLK_OUT_FWDCLK[1] bit 1</a>
<a href="#virtex4-MGT-GT11[1]-DRP[9][7]">GT11[1]:  DRP[9] bit 7</a>
</td>
</tr>

<tr><td>B27</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[18][19][27]" title="MAIN[18][19][27]">
<a href="#virtex4-MGT-SPEC_INT-mux-CELL[24].MGT_CLK_OUT_FWDCLK[1]-0">SPEC_INT: mux CELL[24].MGT_CLK_OUT_FWDCLK[1] bit 0</a>
<a href="#virtex4-MGT-GT11[1]-DRP[9][6]">GT11[1]:  DRP[9] bit 6</a>
</td>
</tr>

<tr><td>B26</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[18][19][26]" title="MAIN[18][19][26]">
<a href="#virtex4-MGT-SPEC_INT-mux-CELL[24].MGT_CLK_OUT_FWDCLK[0]-1">SPEC_INT: mux CELL[24].MGT_CLK_OUT_FWDCLK[0] bit 1</a>
<a href="#virtex4-MGT-GT11[1]-DRP[9][5]">GT11[1]:  DRP[9] bit 5</a>
</td>
</tr>

<tr><td>B25</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[18][19][25]" title="MAIN[18][19][25]">
<a href="#virtex4-MGT-SPEC_INT-mux-CELL[24].MGT_CLK_OUT_FWDCLK[0]-0">SPEC_INT: mux CELL[24].MGT_CLK_OUT_FWDCLK[0] bit 0</a>
<a href="#virtex4-MGT-GT11[1]-DRP[9][4]">GT11[1]:  DRP[9] bit 4</a>
</td>
</tr>

<tr><td>B24</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[18][19][24]" title="MAIN[18][19][24]">
<a href="#virtex4-MGT-SPEC_INT-mux-CELL[8].MGT_CLK_OUT_FWDCLK[1]-1">SPEC_INT: mux CELL[8].MGT_CLK_OUT_FWDCLK[1] bit 1</a>
<a href="#virtex4-MGT-GT11[1]-DRP[9][3]">GT11[1]:  DRP[9] bit 3</a>
</td>
</tr>

<tr><td>B23</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[18][19][23]" title="MAIN[18][19][23]">
<a href="#virtex4-MGT-SPEC_INT-mux-CELL[8].MGT_CLK_OUT_FWDCLK[1]-0">SPEC_INT: mux CELL[8].MGT_CLK_OUT_FWDCLK[1] bit 0</a>
<a href="#virtex4-MGT-GT11[1]-DRP[9][2]">GT11[1]:  DRP[9] bit 2</a>
</td>
</tr>

<tr><td>B22</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[18][19][22]" title="MAIN[18][19][22]">
<a href="#virtex4-MGT-SPEC_INT-mux-CELL[8].MGT_CLK_OUT_FWDCLK[0]-1">SPEC_INT: mux CELL[8].MGT_CLK_OUT_FWDCLK[0] bit 1</a>
<a href="#virtex4-MGT-GT11[1]-DRP[9][1]">GT11[1]:  DRP[9] bit 1</a>
</td>
</tr>

<tr><td>B21</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[18][19][21]" title="MAIN[18][19][21]">
<a href="#virtex4-MGT-SPEC_INT-mux-CELL[8].MGT_CLK_OUT_FWDCLK[0]-0">SPEC_INT: mux CELL[8].MGT_CLK_OUT_FWDCLK[0] bit 0</a>
<a href="#virtex4-MGT-GT11[1]-DRP[9][0]">GT11[1]:  DRP[9] bit 0</a>
</td>
</tr>

<tr><td>B20</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B19</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B18</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[18][19][18]" title="MAIN[18][19][18]">
<a href="#virtex4-MGT-GT11[1]-DRP_MASK[1]">GT11[1]:  DRP_MASK bit 1</a>
</td>
</tr>

<tr><td>B17</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B16</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[18][19][16]" title="MAIN[18][19][16]">
<a href="#virtex4-MGT-SPEC_INT-support-CELL[8].MGT_CLK_OUT_FWDCLK[0]-CELL[8].MGT_CLK_OUT_FWDCLK[1]-CELL[24].MGT_CLK_OUT_FWDCLK[0]-CELL[24].MGT_CLK_OUT_FWDCLK[1]-0">SPEC_INT: wire support (CELL[8].MGT_CLK_OUT_FWDCLK[0], CELL[8].MGT_CLK_OUT_FWDCLK[1], CELL[24].MGT_CLK_OUT_FWDCLK[0], CELL[24].MGT_CLK_OUT_FWDCLK[1]) bit 0</a>
<a href="#virtex4-MGT-GT11[1]-DRP[1][15]">GT11[1]:  DRP[1] bit 15</a>
</td>
</tr>

<tr><td>B15</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[18][19][15]" title="MAIN[18][19][15]">
<a href="#virtex4-MGT-GT11[1]-DRP[1][14]">GT11[1]:  DRP[1] bit 14</a>
</td>
</tr>

<tr><td>B14</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[18][19][14]" title="MAIN[18][19][14]">
<a href="#virtex4-MGT-GT11[1]-DRP[1][13]">GT11[1]:  DRP[1] bit 13</a>
</td>
</tr>

<tr><td>B13</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[18][19][13]" title="MAIN[18][19][13]">
<a href="#virtex4-MGT-GT11[1]-DRP[1][12]">GT11[1]:  DRP[1] bit 12</a>
</td>
</tr>

<tr><td>B12</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[18][19][12]" title="MAIN[18][19][12]">
<a href="#virtex4-MGT-GT11[1]-DRP[1][11]">GT11[1]:  DRP[1] bit 11</a>
</td>
</tr>

<tr><td>B11</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[18][19][11]" title="MAIN[18][19][11]">
<a href="#virtex4-MGT-GT11[1]-DRP[1][10]">GT11[1]:  DRP[1] bit 10</a>
</td>
</tr>

<tr><td>B10</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[18][19][10]" title="MAIN[18][19][10]">
<a href="#virtex4-MGT-GT11[1]-DRP[1][9]">GT11[1]:  DRP[1] bit 9</a>
</td>
</tr>

<tr><td>B9</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[18][19][9]" title="MAIN[18][19][9]">
<a href="#virtex4-MGT-GT11[1]-DRP[1][8]">GT11[1]:  DRP[1] bit 8</a>
</td>
</tr>

<tr><td>B8</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[18][19][8]" title="MAIN[18][19][8]">
<a href="#virtex4-MGT-SPEC_INT-mux-CELL[16].IMUX_MGT_GREFCLK-0">SPEC_INT: mux CELL[16].IMUX_MGT_GREFCLK bit 0</a>
<a href="#virtex4-MGT-GT11[1]-DRP[1][7]">GT11[1]:  DRP[1] bit 7</a>
</td>
</tr>

<tr><td>B7</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[18][19][7]" title="MAIN[18][19][7]">
<a href="#virtex4-MGT-SPEC_INT-mux-CELL[16].IMUX_MGT_REFCLK-0">SPEC_INT: mux CELL[16].IMUX_MGT_REFCLK bit 0</a>
<a href="#virtex4-MGT-GT11[1]-DRP[1][6]">GT11[1]:  DRP[1] bit 6</a>
</td>
</tr>

<tr><td>B6</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[18][19][6]" title="MAIN[18][19][6]">
<a href="#virtex4-MGT-GT11[1]-DRP[1][5]">GT11[1]:  DRP[1] bit 5</a>
</td>
</tr>

<tr><td>B5</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[18][19][5]" title="MAIN[18][19][5]">
<a href="#virtex4-MGT-GT11[1]-DRP[1][4]">GT11[1]:  DRP[1] bit 4</a>
</td>
</tr>

<tr><td>B4</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[18][19][4]" title="MAIN[18][19][4]">
<a href="#virtex4-MGT-SPEC_INT-mux-CELL[16].IMUX_MGT_GREFCLK-1">SPEC_INT: mux CELL[16].IMUX_MGT_GREFCLK bit 1</a>
<a href="#virtex4-MGT-GT11[1]-DRP[1][3]">GT11[1]:  DRP[1] bit 3</a>
</td>
</tr>

<tr><td>B3</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[18][19][3]" title="MAIN[18][19][3]">
<a href="#virtex4-MGT-SPEC_INT-mux-CELL[16].IMUX_MGT_REFCLK-1">SPEC_INT: mux CELL[16].IMUX_MGT_REFCLK bit 1</a>
<a href="#virtex4-MGT-GT11[1]-DRP[1][2]">GT11[1]:  DRP[1] bit 2</a>
</td>
</tr>

<tr><td>B2</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[18][19][2]" title="MAIN[18][19][2]">
<a href="#virtex4-MGT-GT11[1]-DRP[1][1]">GT11[1]:  DRP[1] bit 1</a>
</td>
</tr>

<tr><td>B1</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[18][19][1]" title="MAIN[18][19][1]">
<a href="#virtex4-MGT-GT11[1]-DRP[1][0]">GT11[1]:  DRP[1] bit 0</a>
</td>
</tr>

<tr><td>B0</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex4 MGT rect MAIN[19]</caption>
<thead>
<tr><th rowspan="2">Bit</th><th colspan="20">Frame</th></tr>

<tr>
<th>F0</th>
<th>F1</th>
<th>F2</th>
<th>F3</th>
<th>F4</th>
<th>F5</th>
<th>F6</th>
<th>F7</th>
<th>F8</th>
<th>F9</th>
<th>F10</th>
<th>F11</th>
<th>F12</th>
<th>F13</th>
<th>F14</th>
<th>F15</th>
<th>F16</th>
<th>F17</th>
<th>F18</th>
<th>F19</th>
</tr>

</thead>

<tbody>
<tr><td>B79</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B78</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[19][19][78]" title="MAIN[19][19][78]">
<a href="#virtex4-MGT-GT11[1]-DRP_MASK[57]">GT11[1]:  DRP_MASK bit 57</a>
</td>
</tr>

<tr><td>B77</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B76</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[19][19][76]" title="MAIN[19][19][76]">
<a href="#virtex4-MGT-GT11[1]-DRP[57][15]">GT11[1]:  DRP[57] bit 15</a>
<a href="#virtex4-MGT-GT11[1]-PCOMMA_VALUE[31]">GT11[1]:  PCOMMA_VALUE bit 31</a>
</td>
</tr>

<tr><td>B75</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[19][19][75]" title="MAIN[19][19][75]">
<a href="#virtex4-MGT-GT11[1]-DRP[57][14]">GT11[1]:  DRP[57] bit 14</a>
<a href="#virtex4-MGT-GT11[1]-PCOMMA_VALUE[30]">GT11[1]:  PCOMMA_VALUE bit 30</a>
</td>
</tr>

<tr><td>B74</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[19][19][74]" title="MAIN[19][19][74]">
<a href="#virtex4-MGT-GT11[1]-DRP[57][13]">GT11[1]:  DRP[57] bit 13</a>
<a href="#virtex4-MGT-GT11[1]-PCOMMA_VALUE[29]">GT11[1]:  PCOMMA_VALUE bit 29</a>
</td>
</tr>

<tr><td>B73</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[19][19][73]" title="MAIN[19][19][73]">
<a href="#virtex4-MGT-GT11[1]-DRP[57][12]">GT11[1]:  DRP[57] bit 12</a>
<a href="#virtex4-MGT-GT11[1]-PCOMMA_VALUE[28]">GT11[1]:  PCOMMA_VALUE bit 28</a>
</td>
</tr>

<tr><td>B72</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[19][19][72]" title="MAIN[19][19][72]">
<a href="#virtex4-MGT-GT11[1]-DRP[57][11]">GT11[1]:  DRP[57] bit 11</a>
<a href="#virtex4-MGT-GT11[1]-PCOMMA_VALUE[27]">GT11[1]:  PCOMMA_VALUE bit 27</a>
</td>
</tr>

<tr><td>B71</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[19][19][71]" title="MAIN[19][19][71]">
<a href="#virtex4-MGT-GT11[1]-DRP[57][10]">GT11[1]:  DRP[57] bit 10</a>
<a href="#virtex4-MGT-GT11[1]-PCOMMA_VALUE[26]">GT11[1]:  PCOMMA_VALUE bit 26</a>
</td>
</tr>

<tr><td>B70</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[19][19][70]" title="MAIN[19][19][70]">
<a href="#virtex4-MGT-GT11[1]-DRP[57][9]">GT11[1]:  DRP[57] bit 9</a>
<a href="#virtex4-MGT-GT11[1]-PCOMMA_VALUE[25]">GT11[1]:  PCOMMA_VALUE bit 25</a>
</td>
</tr>

<tr><td>B69</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[19][19][69]" title="MAIN[19][19][69]">
<a href="#virtex4-MGT-GT11[1]-DRP[57][8]">GT11[1]:  DRP[57] bit 8</a>
<a href="#virtex4-MGT-GT11[1]-PCOMMA_VALUE[24]">GT11[1]:  PCOMMA_VALUE bit 24</a>
</td>
</tr>

<tr><td>B68</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[19][19][68]" title="MAIN[19][19][68]">
<a href="#virtex4-MGT-GT11[1]-DRP[57][7]">GT11[1]:  DRP[57] bit 7</a>
<a href="#virtex4-MGT-GT11[1]-PCOMMA_VALUE[23]">GT11[1]:  PCOMMA_VALUE bit 23</a>
</td>
</tr>

<tr><td>B67</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[19][19][67]" title="MAIN[19][19][67]">
<a href="#virtex4-MGT-GT11[1]-DRP[57][6]">GT11[1]:  DRP[57] bit 6</a>
<a href="#virtex4-MGT-GT11[1]-PCOMMA_VALUE[22]">GT11[1]:  PCOMMA_VALUE bit 22</a>
</td>
</tr>

<tr><td>B66</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[19][19][66]" title="MAIN[19][19][66]">
<a href="#virtex4-MGT-GT11[1]-DRP[57][5]">GT11[1]:  DRP[57] bit 5</a>
<a href="#virtex4-MGT-GT11[1]-PCOMMA_VALUE[21]">GT11[1]:  PCOMMA_VALUE bit 21</a>
</td>
</tr>

<tr><td>B65</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[19][19][65]" title="MAIN[19][19][65]">
<a href="#virtex4-MGT-GT11[1]-DRP[57][4]">GT11[1]:  DRP[57] bit 4</a>
<a href="#virtex4-MGT-GT11[1]-PCOMMA_VALUE[20]">GT11[1]:  PCOMMA_VALUE bit 20</a>
</td>
</tr>

<tr><td>B64</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[19][19][64]" title="MAIN[19][19][64]">
<a href="#virtex4-MGT-GT11[1]-DRP[57][3]">GT11[1]:  DRP[57] bit 3</a>
<a href="#virtex4-MGT-GT11[1]-PCOMMA_VALUE[19]">GT11[1]:  PCOMMA_VALUE bit 19</a>
</td>
</tr>

<tr><td>B63</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[19][19][63]" title="MAIN[19][19][63]">
<a href="#virtex4-MGT-GT11[1]-DRP[57][2]">GT11[1]:  DRP[57] bit 2</a>
<a href="#virtex4-MGT-GT11[1]-PCOMMA_VALUE[18]">GT11[1]:  PCOMMA_VALUE bit 18</a>
</td>
</tr>

<tr><td>B62</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[19][19][62]" title="MAIN[19][19][62]">
<a href="#virtex4-MGT-GT11[1]-DRP[57][1]">GT11[1]:  DRP[57] bit 1</a>
<a href="#virtex4-MGT-GT11[1]-PCOMMA_VALUE[17]">GT11[1]:  PCOMMA_VALUE bit 17</a>
</td>
</tr>

<tr><td>B61</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[19][19][61]" title="MAIN[19][19][61]">
<a href="#virtex4-MGT-GT11[1]-DRP[57][0]">GT11[1]:  DRP[57] bit 0</a>
<a href="#virtex4-MGT-GT11[1]-PCOMMA_VALUE[16]">GT11[1]:  PCOMMA_VALUE bit 16</a>
</td>
</tr>

<tr><td>B60</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B59</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B58</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[19][19][58]" title="MAIN[19][19][58]">
<a href="#virtex4-MGT-GT11[1]-DRP_MASK[49]">GT11[1]:  DRP_MASK bit 49</a>
</td>
</tr>

<tr><td>B57</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B56</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[19][19][56]" title="MAIN[19][19][56]">
<a href="#virtex4-MGT-GT11[1]-DRP[49][15]">GT11[1]:  DRP[49] bit 15</a>
<a href="#virtex4-MGT-GT11[1]-PCOMMA_VALUE[15]">GT11[1]:  PCOMMA_VALUE bit 15</a>
</td>
</tr>

<tr><td>B55</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[19][19][55]" title="MAIN[19][19][55]">
<a href="#virtex4-MGT-GT11[1]-DRP[49][14]">GT11[1]:  DRP[49] bit 14</a>
<a href="#virtex4-MGT-GT11[1]-PCOMMA_VALUE[14]">GT11[1]:  PCOMMA_VALUE bit 14</a>
</td>
</tr>

<tr><td>B54</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[19][19][54]" title="MAIN[19][19][54]">
<a href="#virtex4-MGT-GT11[1]-DRP[49][13]">GT11[1]:  DRP[49] bit 13</a>
<a href="#virtex4-MGT-GT11[1]-PCOMMA_VALUE[13]">GT11[1]:  PCOMMA_VALUE bit 13</a>
</td>
</tr>

<tr><td>B53</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[19][19][53]" title="MAIN[19][19][53]">
<a href="#virtex4-MGT-GT11[1]-DRP[49][12]">GT11[1]:  DRP[49] bit 12</a>
<a href="#virtex4-MGT-GT11[1]-PCOMMA_VALUE[12]">GT11[1]:  PCOMMA_VALUE bit 12</a>
</td>
</tr>

<tr><td>B52</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[19][19][52]" title="MAIN[19][19][52]">
<a href="#virtex4-MGT-GT11[1]-DRP[49][11]">GT11[1]:  DRP[49] bit 11</a>
<a href="#virtex4-MGT-GT11[1]-PCOMMA_VALUE[11]">GT11[1]:  PCOMMA_VALUE bit 11</a>
</td>
</tr>

<tr><td>B51</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[19][19][51]" title="MAIN[19][19][51]">
<a href="#virtex4-MGT-GT11[1]-DRP[49][10]">GT11[1]:  DRP[49] bit 10</a>
<a href="#virtex4-MGT-GT11[1]-PCOMMA_VALUE[10]">GT11[1]:  PCOMMA_VALUE bit 10</a>
</td>
</tr>

<tr><td>B50</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[19][19][50]" title="MAIN[19][19][50]">
<a href="#virtex4-MGT-GT11[1]-DRP[49][9]">GT11[1]:  DRP[49] bit 9</a>
<a href="#virtex4-MGT-GT11[1]-PCOMMA_VALUE[9]">GT11[1]:  PCOMMA_VALUE bit 9</a>
</td>
</tr>

<tr><td>B49</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[19][19][49]" title="MAIN[19][19][49]">
<a href="#virtex4-MGT-GT11[1]-DRP[49][8]">GT11[1]:  DRP[49] bit 8</a>
<a href="#virtex4-MGT-GT11[1]-PCOMMA_VALUE[8]">GT11[1]:  PCOMMA_VALUE bit 8</a>
</td>
</tr>

<tr><td>B48</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[19][19][48]" title="MAIN[19][19][48]">
<a href="#virtex4-MGT-GT11[1]-DRP[49][7]">GT11[1]:  DRP[49] bit 7</a>
<a href="#virtex4-MGT-GT11[1]-PCOMMA_VALUE[7]">GT11[1]:  PCOMMA_VALUE bit 7</a>
</td>
</tr>

<tr><td>B47</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[19][19][47]" title="MAIN[19][19][47]">
<a href="#virtex4-MGT-GT11[1]-DRP[49][6]">GT11[1]:  DRP[49] bit 6</a>
<a href="#virtex4-MGT-GT11[1]-PCOMMA_VALUE[6]">GT11[1]:  PCOMMA_VALUE bit 6</a>
</td>
</tr>

<tr><td>B46</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[19][19][46]" title="MAIN[19][19][46]">
<a href="#virtex4-MGT-GT11[1]-DRP[49][5]">GT11[1]:  DRP[49] bit 5</a>
<a href="#virtex4-MGT-GT11[1]-PCOMMA_VALUE[5]">GT11[1]:  PCOMMA_VALUE bit 5</a>
</td>
</tr>

<tr><td>B45</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[19][19][45]" title="MAIN[19][19][45]">
<a href="#virtex4-MGT-GT11[1]-DRP[49][4]">GT11[1]:  DRP[49] bit 4</a>
<a href="#virtex4-MGT-GT11[1]-PCOMMA_VALUE[4]">GT11[1]:  PCOMMA_VALUE bit 4</a>
</td>
</tr>

<tr><td>B44</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[19][19][44]" title="MAIN[19][19][44]">
<a href="#virtex4-MGT-GT11[1]-DRP[49][3]">GT11[1]:  DRP[49] bit 3</a>
<a href="#virtex4-MGT-GT11[1]-PCOMMA_VALUE[3]">GT11[1]:  PCOMMA_VALUE bit 3</a>
</td>
</tr>

<tr><td>B43</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[19][19][43]" title="MAIN[19][19][43]">
<a href="#virtex4-MGT-GT11[1]-DRP[49][2]">GT11[1]:  DRP[49] bit 2</a>
<a href="#virtex4-MGT-GT11[1]-PCOMMA_VALUE[2]">GT11[1]:  PCOMMA_VALUE bit 2</a>
</td>
</tr>

<tr><td>B42</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[19][19][42]" title="MAIN[19][19][42]">
<a href="#virtex4-MGT-GT11[1]-DRP[49][1]">GT11[1]:  DRP[49] bit 1</a>
<a href="#virtex4-MGT-GT11[1]-PCOMMA_VALUE[1]">GT11[1]:  PCOMMA_VALUE bit 1</a>
</td>
</tr>

<tr><td>B41</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[19][19][41]" title="MAIN[19][19][41]">
<a href="#virtex4-MGT-GT11[1]-DRP[49][0]">GT11[1]:  DRP[49] bit 0</a>
<a href="#virtex4-MGT-GT11[1]-PCOMMA_VALUE[0]">GT11[1]:  PCOMMA_VALUE bit 0</a>
</td>
</tr>

<tr><td>B40</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B39</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B38</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[19][19][38]" title="MAIN[19][19][38]">
<a href="#virtex4-MGT-GT11[1]-DRP_MASK[41]">GT11[1]:  DRP_MASK bit 41</a>
</td>
</tr>

<tr><td>B37</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B36</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[19][19][36]" title="MAIN[19][19][36]">
<a href="#virtex4-MGT-GT11[1]-DRP[41][15]">GT11[1]:  DRP[41] bit 15</a>
<a href="#virtex4-MGT-GT11[1]-MCOMMA_VALUE[31]">GT11[1]:  MCOMMA_VALUE bit 31</a>
</td>
</tr>

<tr><td>B35</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[19][19][35]" title="MAIN[19][19][35]">
<a href="#virtex4-MGT-GT11[1]-DRP[41][14]">GT11[1]:  DRP[41] bit 14</a>
<a href="#virtex4-MGT-GT11[1]-MCOMMA_VALUE[30]">GT11[1]:  MCOMMA_VALUE bit 30</a>
</td>
</tr>

<tr><td>B34</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[19][19][34]" title="MAIN[19][19][34]">
<a href="#virtex4-MGT-GT11[1]-DRP[41][13]">GT11[1]:  DRP[41] bit 13</a>
<a href="#virtex4-MGT-GT11[1]-MCOMMA_VALUE[29]">GT11[1]:  MCOMMA_VALUE bit 29</a>
</td>
</tr>

<tr><td>B33</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[19][19][33]" title="MAIN[19][19][33]">
<a href="#virtex4-MGT-GT11[1]-DRP[41][12]">GT11[1]:  DRP[41] bit 12</a>
<a href="#virtex4-MGT-GT11[1]-MCOMMA_VALUE[28]">GT11[1]:  MCOMMA_VALUE bit 28</a>
</td>
</tr>

<tr><td>B32</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[19][19][32]" title="MAIN[19][19][32]">
<a href="#virtex4-MGT-GT11[1]-DRP[41][11]">GT11[1]:  DRP[41] bit 11</a>
<a href="#virtex4-MGT-GT11[1]-MCOMMA_VALUE[27]">GT11[1]:  MCOMMA_VALUE bit 27</a>
</td>
</tr>

<tr><td>B31</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[19][19][31]" title="MAIN[19][19][31]">
<a href="#virtex4-MGT-GT11[1]-DRP[41][10]">GT11[1]:  DRP[41] bit 10</a>
<a href="#virtex4-MGT-GT11[1]-MCOMMA_VALUE[26]">GT11[1]:  MCOMMA_VALUE bit 26</a>
</td>
</tr>

<tr><td>B30</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[19][19][30]" title="MAIN[19][19][30]">
<a href="#virtex4-MGT-GT11[1]-DRP[41][9]">GT11[1]:  DRP[41] bit 9</a>
<a href="#virtex4-MGT-GT11[1]-MCOMMA_VALUE[25]">GT11[1]:  MCOMMA_VALUE bit 25</a>
</td>
</tr>

<tr><td>B29</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[19][19][29]" title="MAIN[19][19][29]">
<a href="#virtex4-MGT-GT11[1]-DRP[41][8]">GT11[1]:  DRP[41] bit 8</a>
<a href="#virtex4-MGT-GT11[1]-MCOMMA_VALUE[24]">GT11[1]:  MCOMMA_VALUE bit 24</a>
</td>
</tr>

<tr><td>B28</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[19][19][28]" title="MAIN[19][19][28]">
<a href="#virtex4-MGT-GT11[1]-DRP[41][7]">GT11[1]:  DRP[41] bit 7</a>
<a href="#virtex4-MGT-GT11[1]-MCOMMA_VALUE[23]">GT11[1]:  MCOMMA_VALUE bit 23</a>
</td>
</tr>

<tr><td>B27</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[19][19][27]" title="MAIN[19][19][27]">
<a href="#virtex4-MGT-GT11[1]-DRP[41][6]">GT11[1]:  DRP[41] bit 6</a>
<a href="#virtex4-MGT-GT11[1]-MCOMMA_VALUE[22]">GT11[1]:  MCOMMA_VALUE bit 22</a>
</td>
</tr>

<tr><td>B26</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[19][19][26]" title="MAIN[19][19][26]">
<a href="#virtex4-MGT-GT11[1]-DRP[41][5]">GT11[1]:  DRP[41] bit 5</a>
<a href="#virtex4-MGT-GT11[1]-MCOMMA_VALUE[21]">GT11[1]:  MCOMMA_VALUE bit 21</a>
</td>
</tr>

<tr><td>B25</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[19][19][25]" title="MAIN[19][19][25]">
<a href="#virtex4-MGT-GT11[1]-DRP[41][4]">GT11[1]:  DRP[41] bit 4</a>
<a href="#virtex4-MGT-GT11[1]-MCOMMA_VALUE[20]">GT11[1]:  MCOMMA_VALUE bit 20</a>
</td>
</tr>

<tr><td>B24</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[19][19][24]" title="MAIN[19][19][24]">
<a href="#virtex4-MGT-GT11[1]-DRP[41][3]">GT11[1]:  DRP[41] bit 3</a>
<a href="#virtex4-MGT-GT11[1]-MCOMMA_VALUE[19]">GT11[1]:  MCOMMA_VALUE bit 19</a>
</td>
</tr>

<tr><td>B23</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[19][19][23]" title="MAIN[19][19][23]">
<a href="#virtex4-MGT-GT11[1]-DRP[41][2]">GT11[1]:  DRP[41] bit 2</a>
<a href="#virtex4-MGT-GT11[1]-MCOMMA_VALUE[18]">GT11[1]:  MCOMMA_VALUE bit 18</a>
</td>
</tr>

<tr><td>B22</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[19][19][22]" title="MAIN[19][19][22]">
<a href="#virtex4-MGT-GT11[1]-DRP[41][1]">GT11[1]:  DRP[41] bit 1</a>
<a href="#virtex4-MGT-GT11[1]-MCOMMA_VALUE[17]">GT11[1]:  MCOMMA_VALUE bit 17</a>
</td>
</tr>

<tr><td>B21</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[19][19][21]" title="MAIN[19][19][21]">
<a href="#virtex4-MGT-GT11[1]-DRP[41][0]">GT11[1]:  DRP[41] bit 0</a>
<a href="#virtex4-MGT-GT11[1]-MCOMMA_VALUE[16]">GT11[1]:  MCOMMA_VALUE bit 16</a>
</td>
</tr>

<tr><td>B20</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B19</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B18</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[19][19][18]" title="MAIN[19][19][18]">
<a href="#virtex4-MGT-GT11[1]-DRP_MASK[33]">GT11[1]:  DRP_MASK bit 33</a>
</td>
</tr>

<tr><td>B17</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B16</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[19][19][16]" title="MAIN[19][19][16]">
<a href="#virtex4-MGT-GT11[1]-DRP[33][15]">GT11[1]:  DRP[33] bit 15</a>
<a href="#virtex4-MGT-GT11[1]-MCOMMA_VALUE[15]">GT11[1]:  MCOMMA_VALUE bit 15</a>
</td>
</tr>

<tr><td>B15</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[19][19][15]" title="MAIN[19][19][15]">
<a href="#virtex4-MGT-GT11[1]-DRP[33][14]">GT11[1]:  DRP[33] bit 14</a>
<a href="#virtex4-MGT-GT11[1]-MCOMMA_VALUE[14]">GT11[1]:  MCOMMA_VALUE bit 14</a>
</td>
</tr>

<tr><td>B14</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[19][19][14]" title="MAIN[19][19][14]">
<a href="#virtex4-MGT-GT11[1]-DRP[33][13]">GT11[1]:  DRP[33] bit 13</a>
<a href="#virtex4-MGT-GT11[1]-MCOMMA_VALUE[13]">GT11[1]:  MCOMMA_VALUE bit 13</a>
</td>
</tr>

<tr><td>B13</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[19][19][13]" title="MAIN[19][19][13]">
<a href="#virtex4-MGT-GT11[1]-DRP[33][12]">GT11[1]:  DRP[33] bit 12</a>
<a href="#virtex4-MGT-GT11[1]-MCOMMA_VALUE[12]">GT11[1]:  MCOMMA_VALUE bit 12</a>
</td>
</tr>

<tr><td>B12</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[19][19][12]" title="MAIN[19][19][12]">
<a href="#virtex4-MGT-GT11[1]-DRP[33][11]">GT11[1]:  DRP[33] bit 11</a>
<a href="#virtex4-MGT-GT11[1]-MCOMMA_VALUE[11]">GT11[1]:  MCOMMA_VALUE bit 11</a>
</td>
</tr>

<tr><td>B11</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[19][19][11]" title="MAIN[19][19][11]">
<a href="#virtex4-MGT-GT11[1]-DRP[33][10]">GT11[1]:  DRP[33] bit 10</a>
<a href="#virtex4-MGT-GT11[1]-MCOMMA_VALUE[10]">GT11[1]:  MCOMMA_VALUE bit 10</a>
</td>
</tr>

<tr><td>B10</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[19][19][10]" title="MAIN[19][19][10]">
<a href="#virtex4-MGT-GT11[1]-DRP[33][9]">GT11[1]:  DRP[33] bit 9</a>
<a href="#virtex4-MGT-GT11[1]-MCOMMA_VALUE[9]">GT11[1]:  MCOMMA_VALUE bit 9</a>
</td>
</tr>

<tr><td>B9</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[19][19][9]" title="MAIN[19][19][9]">
<a href="#virtex4-MGT-GT11[1]-DRP[33][8]">GT11[1]:  DRP[33] bit 8</a>
<a href="#virtex4-MGT-GT11[1]-MCOMMA_VALUE[8]">GT11[1]:  MCOMMA_VALUE bit 8</a>
</td>
</tr>

<tr><td>B8</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[19][19][8]" title="MAIN[19][19][8]">
<a href="#virtex4-MGT-GT11[1]-DRP[33][7]">GT11[1]:  DRP[33] bit 7</a>
<a href="#virtex4-MGT-GT11[1]-MCOMMA_VALUE[7]">GT11[1]:  MCOMMA_VALUE bit 7</a>
</td>
</tr>

<tr><td>B7</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[19][19][7]" title="MAIN[19][19][7]">
<a href="#virtex4-MGT-GT11[1]-DRP[33][6]">GT11[1]:  DRP[33] bit 6</a>
<a href="#virtex4-MGT-GT11[1]-MCOMMA_VALUE[6]">GT11[1]:  MCOMMA_VALUE bit 6</a>
</td>
</tr>

<tr><td>B6</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[19][19][6]" title="MAIN[19][19][6]">
<a href="#virtex4-MGT-GT11[1]-DRP[33][5]">GT11[1]:  DRP[33] bit 5</a>
<a href="#virtex4-MGT-GT11[1]-MCOMMA_VALUE[5]">GT11[1]:  MCOMMA_VALUE bit 5</a>
</td>
</tr>

<tr><td>B5</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[19][19][5]" title="MAIN[19][19][5]">
<a href="#virtex4-MGT-GT11[1]-DRP[33][4]">GT11[1]:  DRP[33] bit 4</a>
<a href="#virtex4-MGT-GT11[1]-MCOMMA_VALUE[4]">GT11[1]:  MCOMMA_VALUE bit 4</a>
</td>
</tr>

<tr><td>B4</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[19][19][4]" title="MAIN[19][19][4]">
<a href="#virtex4-MGT-GT11[1]-DRP[33][3]">GT11[1]:  DRP[33] bit 3</a>
<a href="#virtex4-MGT-GT11[1]-MCOMMA_VALUE[3]">GT11[1]:  MCOMMA_VALUE bit 3</a>
</td>
</tr>

<tr><td>B3</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[19][19][3]" title="MAIN[19][19][3]">
<a href="#virtex4-MGT-GT11[1]-DRP[33][2]">GT11[1]:  DRP[33] bit 2</a>
<a href="#virtex4-MGT-GT11[1]-MCOMMA_VALUE[2]">GT11[1]:  MCOMMA_VALUE bit 2</a>
</td>
</tr>

<tr><td>B2</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[19][19][2]" title="MAIN[19][19][2]">
<a href="#virtex4-MGT-GT11[1]-DRP[33][1]">GT11[1]:  DRP[33] bit 1</a>
<a href="#virtex4-MGT-GT11[1]-MCOMMA_VALUE[1]">GT11[1]:  MCOMMA_VALUE bit 1</a>
</td>
</tr>

<tr><td>B1</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[19][19][1]" title="MAIN[19][19][1]">
<a href="#virtex4-MGT-GT11[1]-DRP[33][0]">GT11[1]:  DRP[33] bit 0</a>
<a href="#virtex4-MGT-GT11[1]-MCOMMA_VALUE[0]">GT11[1]:  MCOMMA_VALUE bit 0</a>
</td>
</tr>

<tr><td>B0</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex4 MGT rect MAIN[20]</caption>
<thead>
<tr><th rowspan="2">Bit</th><th colspan="20">Frame</th></tr>

<tr>
<th>F0</th>
<th>F1</th>
<th>F2</th>
<th>F3</th>
<th>F4</th>
<th>F5</th>
<th>F6</th>
<th>F7</th>
<th>F8</th>
<th>F9</th>
<th>F10</th>
<th>F11</th>
<th>F12</th>
<th>F13</th>
<th>F14</th>
<th>F15</th>
<th>F16</th>
<th>F17</th>
<th>F18</th>
<th>F19</th>
</tr>

</thead>

<tbody>
<tr><td>B79</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B78</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[20][19][78]" title="MAIN[20][19][78]">
<a href="#virtex4-MGT-GT11[1]-DRP_MASK[26]">GT11[1]:  DRP_MASK bit 26</a>
</td>
</tr>

<tr><td>B77</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B76</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[20][19][76]" title="MAIN[20][19][76]">
<a href="#virtex4-MGT-GT11[1]-DRP[26][15]">GT11[1]:  DRP[26] bit 15</a>
<a href="#virtex4-MGT-GT11[1]-RESERVED_CM2[21]">GT11[1]:  RESERVED_CM2 bit 21</a>
</td>
</tr>

<tr><td>B75</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[20][19][75]" title="MAIN[20][19][75]">
<a href="#virtex4-MGT-GT11[1]-DRP[26][14]">GT11[1]:  DRP[26] bit 14</a>
<a href="#virtex4-MGT-GT11[1]-RESERVED_CM2[20]">GT11[1]:  RESERVED_CM2 bit 20</a>
</td>
</tr>

<tr><td>B74</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[20][19][74]" title="MAIN[20][19][74]">
<a href="#virtex4-MGT-GT11[1]-DRP[26][13]">GT11[1]:  DRP[26] bit 13</a>
<a href="#virtex4-MGT-GT11[1]-RESERVED_CM2[19]">GT11[1]:  RESERVED_CM2 bit 19</a>
</td>
</tr>

<tr><td>B73</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[20][19][73]" title="MAIN[20][19][73]">
<a href="#virtex4-MGT-GT11[1]-DRP[26][12]">GT11[1]:  DRP[26] bit 12</a>
<a href="#virtex4-MGT-GT11[1]-RESERVED_CM2[18]">GT11[1]:  RESERVED_CM2 bit 18</a>
</td>
</tr>

<tr><td>B72</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[20][19][72]" title="MAIN[20][19][72]">
<a href="#virtex4-MGT-GT11[1]-DRP[26][11]">GT11[1]:  DRP[26] bit 11</a>
<a href="#virtex4-MGT-GT11[1]-RESERVED_CM2[17]">GT11[1]:  RESERVED_CM2 bit 17</a>
</td>
</tr>

<tr><td>B71</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[20][19][71]" title="MAIN[20][19][71]">
<a href="#virtex4-MGT-GT11[1]-DRP[26][10]">GT11[1]:  DRP[26] bit 10</a>
<a href="#virtex4-MGT-GT11[1]-RESERVED_CM2[16]">GT11[1]:  RESERVED_CM2 bit 16</a>
</td>
</tr>

<tr><td>B70</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[20][19][70]" title="MAIN[20][19][70]">
<a href="#virtex4-MGT-GT11[1]-DRP[26][9]">GT11[1]:  DRP[26] bit 9</a>
<a href="#virtex4-MGT-GT11[1]-RESERVED_CM2[15]">GT11[1]:  RESERVED_CM2 bit 15</a>
</td>
</tr>

<tr><td>B69</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[20][19][69]" title="MAIN[20][19][69]">
<a href="#virtex4-MGT-GT11[1]-DRP[26][8]">GT11[1]:  DRP[26] bit 8</a>
<a href="#virtex4-MGT-GT11[1]-RESERVED_CM2[14]">GT11[1]:  RESERVED_CM2 bit 14</a>
</td>
</tr>

<tr><td>B68</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[20][19][68]" title="MAIN[20][19][68]">
<a href="#virtex4-MGT-GT11[1]-DRP[26][7]">GT11[1]:  DRP[26] bit 7</a>
<a href="#virtex4-MGT-GT11[1]-RESERVED_CM2[13]">GT11[1]:  RESERVED_CM2 bit 13</a>
</td>
</tr>

<tr><td>B67</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[20][19][67]" title="MAIN[20][19][67]">
<a href="#virtex4-MGT-GT11[1]-DRP[26][6]">GT11[1]:  DRP[26] bit 6</a>
<a href="#virtex4-MGT-GT11[1]-RESERVED_CM2[12]">GT11[1]:  RESERVED_CM2 bit 12</a>
</td>
</tr>

<tr><td>B66</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[20][19][66]" title="MAIN[20][19][66]">
<a href="#virtex4-MGT-GT11[1]-DRP[26][5]">GT11[1]:  DRP[26] bit 5</a>
<a href="#virtex4-MGT-GT11[1]-RESERVED_CM2[11]">GT11[1]:  RESERVED_CM2 bit 11</a>
</td>
</tr>

<tr><td>B65</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[20][19][65]" title="MAIN[20][19][65]">
<a href="#virtex4-MGT-GT11[1]-DRP[26][4]">GT11[1]:  DRP[26] bit 4</a>
<a href="#virtex4-MGT-GT11[1]-RESERVED_CM2[10]">GT11[1]:  RESERVED_CM2 bit 10</a>
</td>
</tr>

<tr><td>B64</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[20][19][64]" title="MAIN[20][19][64]">
<a href="#virtex4-MGT-GT11[1]-DRP[26][3]">GT11[1]:  DRP[26] bit 3</a>
<a href="#virtex4-MGT-GT11[1]-RESERVED_CM2[9]">GT11[1]:  RESERVED_CM2 bit 9</a>
</td>
</tr>

<tr><td>B63</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[20][19][63]" title="MAIN[20][19][63]">
<a href="#virtex4-MGT-GT11[1]-DRP[26][2]">GT11[1]:  DRP[26] bit 2</a>
<a href="#virtex4-MGT-GT11[1]-RESERVED_CM2[8]">GT11[1]:  RESERVED_CM2 bit 8</a>
</td>
</tr>

<tr><td>B62</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[20][19][62]" title="MAIN[20][19][62]">
<a href="#virtex4-MGT-GT11[1]-DRP[26][1]">GT11[1]:  DRP[26] bit 1</a>
<a href="#virtex4-MGT-GT11[1]-RESERVED_CM2[7]">GT11[1]:  RESERVED_CM2 bit 7</a>
</td>
</tr>

<tr><td>B61</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[20][19][61]" title="MAIN[20][19][61]">
<a href="#virtex4-MGT-GT11[1]-DRP[26][0]">GT11[1]:  DRP[26] bit 0</a>
<a href="#virtex4-MGT-GT11[1]-RESERVED_CM2[6]">GT11[1]:  RESERVED_CM2 bit 6</a>
</td>
</tr>

<tr><td>B60</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B59</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B58</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[20][19][58]" title="MAIN[20][19][58]">
<a href="#virtex4-MGT-GT11[1]-DRP_MASK[18]">GT11[1]:  DRP_MASK bit 18</a>
</td>
</tr>

<tr><td>B57</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B56</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[20][19][56]" title="MAIN[20][19][56]">
<a href="#virtex4-MGT-GT11[1]-DRP[18][15]">GT11[1]:  DRP[18] bit 15</a>
<a href="#virtex4-MGT-GT11[1]-RESERVED_CM2[5]">GT11[1]:  RESERVED_CM2 bit 5</a>
</td>
</tr>

<tr><td>B55</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[20][19][55]" title="MAIN[20][19][55]">
<a href="#virtex4-MGT-GT11[1]-DRP[18][14]">GT11[1]:  DRP[18] bit 14</a>
<a href="#virtex4-MGT-GT11[1]-RESERVED_CM2[4]">GT11[1]:  RESERVED_CM2 bit 4</a>
</td>
</tr>

<tr><td>B54</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[20][19][54]" title="MAIN[20][19][54]">
<a href="#virtex4-MGT-GT11[1]-DRP[18][13]">GT11[1]:  DRP[18] bit 13</a>
<a href="#virtex4-MGT-GT11[1]-RESERVED_CM2[3]">GT11[1]:  RESERVED_CM2 bit 3</a>
</td>
</tr>

<tr><td>B53</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[20][19][53]" title="MAIN[20][19][53]">
<a href="#virtex4-MGT-GT11[1]-DRP[18][12]">GT11[1]:  DRP[18] bit 12</a>
<a href="#virtex4-MGT-GT11[1]-RESERVED_CM2[2]">GT11[1]:  RESERVED_CM2 bit 2</a>
</td>
</tr>

<tr><td>B52</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[20][19][52]" title="MAIN[20][19][52]">
<a href="#virtex4-MGT-GT11[1]-DRP[18][11]">GT11[1]:  DRP[18] bit 11</a>
<a href="#virtex4-MGT-GT11[1]-RESERVED_CM2[1]">GT11[1]:  RESERVED_CM2 bit 1</a>
</td>
</tr>

<tr><td>B51</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[20][19][51]" title="MAIN[20][19][51]">
<a href="#virtex4-MGT-GT11[1]-DRP[18][10]">GT11[1]:  DRP[18] bit 10</a>
<a href="#virtex4-MGT-GT11[1]-RESERVED_CM2[0]">GT11[1]:  RESERVED_CM2 bit 0</a>
</td>
</tr>

<tr><td>B50</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[20][19][50]" title="MAIN[20][19][50]">
<a href="#virtex4-MGT-GT11[1]-DRP[18][9]">GT11[1]:  DRP[18] bit 9</a>
<a href="#virtex4-MGT-GT11[1]-COMMA_10B_MASK[9]">GT11[1]:  COMMA_10B_MASK bit 9</a>
</td>
</tr>

<tr><td>B49</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[20][19][49]" title="MAIN[20][19][49]">
<a href="#virtex4-MGT-GT11[1]-DRP[18][8]">GT11[1]:  DRP[18] bit 8</a>
<a href="#virtex4-MGT-GT11[1]-COMMA_10B_MASK[8]">GT11[1]:  COMMA_10B_MASK bit 8</a>
</td>
</tr>

<tr><td>B48</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[20][19][48]" title="MAIN[20][19][48]">
<a href="#virtex4-MGT-GT11[1]-DRP[18][7]">GT11[1]:  DRP[18] bit 7</a>
<a href="#virtex4-MGT-GT11[1]-COMMA_10B_MASK[7]">GT11[1]:  COMMA_10B_MASK bit 7</a>
</td>
</tr>

<tr><td>B47</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[20][19][47]" title="MAIN[20][19][47]">
<a href="#virtex4-MGT-GT11[1]-DRP[18][6]">GT11[1]:  DRP[18] bit 6</a>
<a href="#virtex4-MGT-GT11[1]-COMMA_10B_MASK[6]">GT11[1]:  COMMA_10B_MASK bit 6</a>
</td>
</tr>

<tr><td>B46</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[20][19][46]" title="MAIN[20][19][46]">
<a href="#virtex4-MGT-GT11[1]-DRP[18][5]">GT11[1]:  DRP[18] bit 5</a>
<a href="#virtex4-MGT-GT11[1]-COMMA_10B_MASK[5]">GT11[1]:  COMMA_10B_MASK bit 5</a>
</td>
</tr>

<tr><td>B45</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[20][19][45]" title="MAIN[20][19][45]">
<a href="#virtex4-MGT-GT11[1]-DRP[18][4]">GT11[1]:  DRP[18] bit 4</a>
<a href="#virtex4-MGT-GT11[1]-COMMA_10B_MASK[4]">GT11[1]:  COMMA_10B_MASK bit 4</a>
</td>
</tr>

<tr><td>B44</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[20][19][44]" title="MAIN[20][19][44]">
<a href="#virtex4-MGT-GT11[1]-DRP[18][3]">GT11[1]:  DRP[18] bit 3</a>
<a href="#virtex4-MGT-GT11[1]-COMMA_10B_MASK[3]">GT11[1]:  COMMA_10B_MASK bit 3</a>
</td>
</tr>

<tr><td>B43</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[20][19][43]" title="MAIN[20][19][43]">
<a href="#virtex4-MGT-GT11[1]-DRP[18][2]">GT11[1]:  DRP[18] bit 2</a>
<a href="#virtex4-MGT-GT11[1]-COMMA_10B_MASK[2]">GT11[1]:  COMMA_10B_MASK bit 2</a>
</td>
</tr>

<tr><td>B42</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[20][19][42]" title="MAIN[20][19][42]">
<a href="#virtex4-MGT-GT11[1]-DRP[18][1]">GT11[1]:  DRP[18] bit 1</a>
<a href="#virtex4-MGT-GT11[1]-COMMA_10B_MASK[1]">GT11[1]:  COMMA_10B_MASK bit 1</a>
</td>
</tr>

<tr><td>B41</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[20][19][41]" title="MAIN[20][19][41]">
<a href="#virtex4-MGT-GT11[1]-DRP[18][0]">GT11[1]:  DRP[18] bit 0</a>
<a href="#virtex4-MGT-GT11[1]-COMMA_10B_MASK[0]">GT11[1]:  COMMA_10B_MASK bit 0</a>
</td>
</tr>

<tr><td>B40</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B39</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B38</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[20][19][38]" title="MAIN[20][19][38]">
<a href="#virtex4-MGT-GT11[1]-DRP_MASK[10]">GT11[1]:  DRP_MASK bit 10</a>
</td>
</tr>

<tr><td>B37</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B36</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[20][19][36]" title="MAIN[20][19][36]">
<a href="#virtex4-MGT-GT11[1]-DRP[10][15]">GT11[1]:  DRP[10] bit 15</a>
<a href="#virtex4-MGT-GT11[1]-RESERVED_CM[23]">GT11[1]:  RESERVED_CM bit 23</a>
</td>
</tr>

<tr><td>B35</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[20][19][35]" title="MAIN[20][19][35]">
<a href="#virtex4-MGT-GT11[1]-DRP[10][14]">GT11[1]:  DRP[10] bit 14</a>
<a href="#virtex4-MGT-GT11[1]-RESERVED_CM[22]">GT11[1]:  RESERVED_CM bit 22</a>
</td>
</tr>

<tr><td>B34</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[20][19][34]" title="MAIN[20][19][34]">
<a href="#virtex4-MGT-GT11[1]-DRP[10][13]">GT11[1]:  DRP[10] bit 13</a>
<a href="#virtex4-MGT-GT11[1]-RESERVED_CM[21]">GT11[1]:  RESERVED_CM bit 21</a>
</td>
</tr>

<tr><td>B33</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[20][19][33]" title="MAIN[20][19][33]">
<a href="#virtex4-MGT-GT11[1]-DRP[10][12]">GT11[1]:  DRP[10] bit 12</a>
<a href="#virtex4-MGT-GT11[1]-RESERVED_CM[20]">GT11[1]:  RESERVED_CM bit 20</a>
</td>
</tr>

<tr><td>B32</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[20][19][32]" title="MAIN[20][19][32]">
<a href="#virtex4-MGT-GT11[1]-DRP[10][11]">GT11[1]:  DRP[10] bit 11</a>
<a href="#virtex4-MGT-GT11[1]-RESERVED_CM[19]">GT11[1]:  RESERVED_CM bit 19</a>
</td>
</tr>

<tr><td>B31</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[20][19][31]" title="MAIN[20][19][31]">
<a href="#virtex4-MGT-GT11[1]-DRP[10][10]">GT11[1]:  DRP[10] bit 10</a>
<a href="#virtex4-MGT-GT11[1]-RESERVED_CM[18]">GT11[1]:  RESERVED_CM bit 18</a>
</td>
</tr>

<tr><td>B30</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[20][19][30]" title="MAIN[20][19][30]">
<a href="#virtex4-MGT-GT11[1]-DRP[10][9]">GT11[1]:  DRP[10] bit 9</a>
<a href="#virtex4-MGT-GT11[1]-RESERVED_CM[17]">GT11[1]:  RESERVED_CM bit 17</a>
</td>
</tr>

<tr><td>B29</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[20][19][29]" title="MAIN[20][19][29]">
<a href="#virtex4-MGT-GT11[1]-DRP[10][8]">GT11[1]:  DRP[10] bit 8</a>
<a href="#virtex4-MGT-GT11[1]-RESERVED_CM[16]">GT11[1]:  RESERVED_CM bit 16</a>
</td>
</tr>

<tr><td>B28</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[20][19][28]" title="MAIN[20][19][28]">
<a href="#virtex4-MGT-GT11[1]-DRP[10][7]">GT11[1]:  DRP[10] bit 7</a>
<a href="#virtex4-MGT-GT11[1]-RESERVED_CM[15]">GT11[1]:  RESERVED_CM bit 15</a>
</td>
</tr>

<tr><td>B27</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[20][19][27]" title="MAIN[20][19][27]">
<a href="#virtex4-MGT-GT11[1]-DRP[10][6]">GT11[1]:  DRP[10] bit 6</a>
<a href="#virtex4-MGT-GT11[1]-RESERVED_CM[14]">GT11[1]:  RESERVED_CM bit 14</a>
</td>
</tr>

<tr><td>B26</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[20][19][26]" title="MAIN[20][19][26]">
<a href="#virtex4-MGT-GT11[1]-DRP[10][5]">GT11[1]:  DRP[10] bit 5</a>
<a href="#virtex4-MGT-GT11[1]-RESERVED_CM[13]">GT11[1]:  RESERVED_CM bit 13</a>
</td>
</tr>

<tr><td>B25</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[20][19][25]" title="MAIN[20][19][25]">
<a href="#virtex4-MGT-GT11[1]-DRP[10][4]">GT11[1]:  DRP[10] bit 4</a>
<a href="#virtex4-MGT-GT11[1]-RESERVED_CM[12]">GT11[1]:  RESERVED_CM bit 12</a>
</td>
</tr>

<tr><td>B24</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[20][19][24]" title="MAIN[20][19][24]">
<a href="#virtex4-MGT-GT11[1]-DRP[10][3]">GT11[1]:  DRP[10] bit 3</a>
<a href="#virtex4-MGT-GT11[1]-RESERVED_CM[11]">GT11[1]:  RESERVED_CM bit 11</a>
</td>
</tr>

<tr><td>B23</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[20][19][23]" title="MAIN[20][19][23]">
<a href="#virtex4-MGT-GT11[1]-DRP[10][2]">GT11[1]:  DRP[10] bit 2</a>
<a href="#virtex4-MGT-GT11[1]-RESERVED_CM[10]">GT11[1]:  RESERVED_CM bit 10</a>
</td>
</tr>

<tr><td>B22</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[20][19][22]" title="MAIN[20][19][22]">
<a href="#virtex4-MGT-GT11[1]-DRP[10][1]">GT11[1]:  DRP[10] bit 1</a>
<a href="#virtex4-MGT-GT11[1]-RESERVED_CM[9]">GT11[1]:  RESERVED_CM bit 9</a>
</td>
</tr>

<tr><td>B21</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[20][19][21]" title="MAIN[20][19][21]">
<a href="#virtex4-MGT-GT11[1]-DRP[10][0]">GT11[1]:  DRP[10] bit 0</a>
<a href="#virtex4-MGT-GT11[1]-RESERVED_CM[8]">GT11[1]:  RESERVED_CM bit 8</a>
</td>
</tr>

<tr><td>B20</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B19</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B18</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[20][19][18]" title="MAIN[20][19][18]">
<a href="#virtex4-MGT-GT11[1]-DRP_MASK[2]">GT11[1]:  DRP_MASK bit 2</a>
</td>
</tr>

<tr><td>B17</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B16</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[20][19][16]" title="MAIN[20][19][16]">
<a href="#virtex4-MGT-GT11[1]-DRP[2][15]">GT11[1]:  DRP[2] bit 15</a>
<a href="#virtex4-MGT-GT11[1]-RESERVED_CM[7]">GT11[1]:  RESERVED_CM bit 7</a>
</td>
</tr>

<tr><td>B15</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[20][19][15]" title="MAIN[20][19][15]">
<a href="#virtex4-MGT-GT11[1]-DRP[2][14]">GT11[1]:  DRP[2] bit 14</a>
<a href="#virtex4-MGT-GT11[1]-RESERVED_CM[6]">GT11[1]:  RESERVED_CM bit 6</a>
</td>
</tr>

<tr><td>B14</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[20][19][14]" title="MAIN[20][19][14]">
<a href="#virtex4-MGT-GT11[1]-DRP[2][13]">GT11[1]:  DRP[2] bit 13</a>
<a href="#virtex4-MGT-GT11[1]-RESERVED_CM[5]">GT11[1]:  RESERVED_CM bit 5</a>
</td>
</tr>

<tr><td>B13</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[20][19][13]" title="MAIN[20][19][13]">
<a href="#virtex4-MGT-GT11[1]-DRP[2][12]">GT11[1]:  DRP[2] bit 12</a>
<a href="#virtex4-MGT-GT11[1]-RESERVED_CM[4]">GT11[1]:  RESERVED_CM bit 4</a>
</td>
</tr>

<tr><td>B12</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[20][19][12]" title="MAIN[20][19][12]">
<a href="#virtex4-MGT-GT11[1]-DRP[2][11]">GT11[1]:  DRP[2] bit 11</a>
<a href="#virtex4-MGT-GT11[1]-RESERVED_CM[3]">GT11[1]:  RESERVED_CM bit 3</a>
</td>
</tr>

<tr><td>B11</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[20][19][11]" title="MAIN[20][19][11]">
<a href="#virtex4-MGT-GT11[1]-DRP[2][10]">GT11[1]:  DRP[2] bit 10</a>
<a href="#virtex4-MGT-GT11[1]-RESERVED_CM[2]">GT11[1]:  RESERVED_CM bit 2</a>
</td>
</tr>

<tr><td>B10</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[20][19][10]" title="MAIN[20][19][10]">
<a href="#virtex4-MGT-GT11[1]-DRP[2][9]">GT11[1]:  DRP[2] bit 9</a>
<a href="#virtex4-MGT-GT11[1]-RESERVED_CM[1]">GT11[1]:  RESERVED_CM bit 1</a>
</td>
</tr>

<tr><td>B9</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[20][19][9]" title="MAIN[20][19][9]">
<a href="#virtex4-MGT-GT11[1]-DRP[2][8]">GT11[1]:  DRP[2] bit 8</a>
<a href="#virtex4-MGT-GT11[1]-RESERVED_CM[0]">GT11[1]:  RESERVED_CM bit 0</a>
</td>
</tr>

<tr><td>B8</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[20][19][8]" title="MAIN[20][19][8]">
<a href="#virtex4-MGT-GT11[1]-DRP[2][7]">GT11[1]:  DRP[2] bit 7</a>
<a href="#virtex4-MGT-GT11[1]-COMMA32">GT11[1]:  COMMA32</a>
</td>
</tr>

<tr><td>B7</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[20][19][7]" title="MAIN[20][19][7]">
<a href="#virtex4-MGT-GT11[1]-DRP[2][6]">GT11[1]:  DRP[2] bit 6</a>
<a href="#virtex4-MGT-GT11[1]-PCOMMA_DETECT">GT11[1]:  PCOMMA_DETECT</a>
</td>
</tr>

<tr><td>B6</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[20][19][6]" title="MAIN[20][19][6]">
<a href="#virtex4-MGT-GT11[1]-DRP[2][5]">GT11[1]:  DRP[2] bit 5</a>
<a href="#virtex4-MGT-GT11[1]-MCOMMA_DETECT">GT11[1]:  MCOMMA_DETECT</a>
</td>
</tr>

<tr><td>B5</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[20][19][5]" title="MAIN[20][19][5]">
<a href="#virtex4-MGT-GT11[1]-DRP[2][4]">GT11[1]:  DRP[2] bit 4</a>
<a href="#virtex4-MGT-GT11[1]-DEC_VALID_COMMA_ONLY">GT11[1]:  DEC_VALID_COMMA_ONLY</a>
</td>
</tr>

<tr><td>B4</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[20][19][4]" title="MAIN[20][19][4]">
<a href="#virtex4-MGT-GT11[1]-DRP[2][3]">GT11[1]:  DRP[2] bit 3</a>
<a href="#virtex4-MGT-GT11[1]-DEC_PCOMMA_DETECT">GT11[1]:  DEC_PCOMMA_DETECT</a>
</td>
</tr>

<tr><td>B3</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[20][19][3]" title="MAIN[20][19][3]">
<a href="#virtex4-MGT-GT11[1]-DRP[2][2]">GT11[1]:  DRP[2] bit 2</a>
<a href="#virtex4-MGT-GT11[1]-DEC_MCOMMA_DETECT">GT11[1]:  DEC_MCOMMA_DETECT</a>
</td>
</tr>

<tr><td>B2</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[20][19][2]" title="MAIN[20][19][2]">
<a href="#virtex4-MGT-GT11[1]-DRP[2][1]">GT11[1]:  DRP[2] bit 1</a>
<a href="#virtex4-MGT-GT11[1]-ALIGN_COMMA_WORD[1]">GT11[1]:  ALIGN_COMMA_WORD bit 1</a>
</td>
</tr>

<tr><td>B1</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[20][19][1]" title="MAIN[20][19][1]">
<a href="#virtex4-MGT-GT11[1]-DRP[2][0]">GT11[1]:  DRP[2] bit 0</a>
<a href="#virtex4-MGT-GT11[1]-ALIGN_COMMA_WORD[0]">GT11[1]:  ALIGN_COMMA_WORD bit 0</a>
</td>
</tr>

<tr><td>B0</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex4 MGT rect MAIN[21]</caption>
<thead>
<tr><th rowspan="2">Bit</th><th colspan="20">Frame</th></tr>

<tr>
<th>F0</th>
<th>F1</th>
<th>F2</th>
<th>F3</th>
<th>F4</th>
<th>F5</th>
<th>F6</th>
<th>F7</th>
<th>F8</th>
<th>F9</th>
<th>F10</th>
<th>F11</th>
<th>F12</th>
<th>F13</th>
<th>F14</th>
<th>F15</th>
<th>F16</th>
<th>F17</th>
<th>F18</th>
<th>F19</th>
</tr>

</thead>

<tbody>
<tr><td>B79</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B78</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[21][19][78]" title="MAIN[21][19][78]">
<a href="#virtex4-MGT-GT11[1]-DRP_MASK[58]">GT11[1]:  DRP_MASK bit 58</a>
</td>
</tr>

<tr><td>B77</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B76</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[21][19][76]" title="MAIN[21][19][76]">
<a href="#virtex4-MGT-GT11[1]-DRP[58][15]">GT11[1]:  DRP[58] bit 15</a>
</td>
</tr>

<tr><td>B75</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[21][19][75]" title="MAIN[21][19][75]">
<a href="#virtex4-MGT-GT11[1]-DRP[58][14]">GT11[1]:  DRP[58] bit 14</a>
<a href="#virtex4-MGT-GT11[1]-TXOUTDIV2SEL[2]">GT11[1]:  TXOUTDIV2SEL bit 2</a>
</td>
</tr>

<tr><td>B74</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[21][19][74]" title="MAIN[21][19][74]">
<a href="#virtex4-MGT-GT11[1]-DRP[58][13]">GT11[1]:  DRP[58] bit 13</a>
<a href="#virtex4-MGT-GT11[1]-TXOUTDIV2SEL[1]">GT11[1]:  TXOUTDIV2SEL bit 1</a>
</td>
</tr>

<tr><td>B73</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[21][19][73]" title="MAIN[21][19][73]">
<a href="#virtex4-MGT-GT11[1]-DRP[58][12]">GT11[1]:  DRP[58] bit 12</a>
<a href="#virtex4-MGT-GT11[1]-TXOUTDIV2SEL[0]">GT11[1]:  TXOUTDIV2SEL bit 0</a>
</td>
</tr>

<tr><td>B72</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[21][19][72]" title="MAIN[21][19][72]">
<a href="#virtex4-MGT-GT11[1]-DRP[58][11]">GT11[1]:  DRP[58] bit 11</a>
<a href="#virtex4-MGT-GT11CLK-TXPLLNDIVSEL[2]">GT11CLK:  TXPLLNDIVSEL bit 2</a>
</td>
</tr>

<tr><td>B71</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[21][19][71]" title="MAIN[21][19][71]">
<a href="#virtex4-MGT-GT11[1]-DRP[58][10]">GT11[1]:  DRP[58] bit 10</a>
<a href="#virtex4-MGT-GT11CLK-TXPLLNDIVSEL[1]">GT11CLK:  TXPLLNDIVSEL bit 1</a>
</td>
</tr>

<tr><td>B70</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[21][19][70]" title="MAIN[21][19][70]">
<a href="#virtex4-MGT-GT11[1]-DRP[58][9]">GT11[1]:  DRP[58] bit 9</a>
<a href="#virtex4-MGT-GT11CLK-TXPLLNDIVSEL[0]">GT11CLK:  TXPLLNDIVSEL bit 0</a>
</td>
</tr>

<tr><td>B69</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[21][19][69]" title="MAIN[21][19][69]">
<a href="#virtex4-MGT-GT11[1]-DRP[58][8]">GT11[1]:  DRP[58] bit 8</a>
</td>
</tr>

<tr><td>B68</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[21][19][68]" title="MAIN[21][19][68]">
<a href="#virtex4-MGT-GT11[1]-DRP[58][7]">GT11[1]:  DRP[58] bit 7</a>
<a href="#virtex4-MGT-GT11CLK-TXCLMODE[1]">GT11CLK:  TXCLMODE bit 1</a>
</td>
</tr>

<tr><td>B67</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[21][19][67]" title="MAIN[21][19][67]">
<a href="#virtex4-MGT-GT11[1]-DRP[58][6]">GT11[1]:  DRP[58] bit 6</a>
<a href="#virtex4-MGT-GT11CLK-TXCLMODE[0]">GT11CLK:  TXCLMODE bit 0</a>
</td>
</tr>

<tr><td>B66</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[21][19][66]" title="MAIN[21][19][66]">
<a href="#virtex4-MGT-GT11[1]-DRP[58][5]">GT11[1]:  DRP[58] bit 5</a>
<a href="#virtex4-MGT-GT11CLK-TXLOOPFILT[3]">GT11CLK:  TXLOOPFILT bit 3</a>
</td>
</tr>

<tr><td>B65</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[21][19][65]" title="MAIN[21][19][65]">
<a href="#virtex4-MGT-GT11[1]-DRP[58][4]">GT11[1]:  DRP[58] bit 4</a>
<a href="#virtex4-MGT-GT11CLK-TXLOOPFILT[2]">GT11CLK:  TXLOOPFILT bit 2</a>
</td>
</tr>

<tr><td>B64</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[21][19][64]" title="MAIN[21][19][64]">
<a href="#virtex4-MGT-GT11[1]-DRP[58][3]">GT11[1]:  DRP[58] bit 3</a>
<a href="#virtex4-MGT-GT11CLK-TXLOOPFILT[1]">GT11CLK:  TXLOOPFILT bit 1</a>
</td>
</tr>

<tr><td>B63</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[21][19][63]" title="MAIN[21][19][63]">
<a href="#virtex4-MGT-GT11[1]-DRP[58][2]">GT11[1]:  DRP[58] bit 2</a>
<a href="#virtex4-MGT-GT11CLK-TXLOOPFILT[0]">GT11CLK:  TXLOOPFILT bit 0</a>
</td>
</tr>

<tr><td>B62</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[21][19][62]" title="MAIN[21][19][62]">
<a href="#virtex4-MGT-GT11[1]-DRP[58][1]">GT11[1]:  DRP[58] bit 1</a>
<a href="#virtex4-MGT-GT11CLK-TXDIGRX">GT11CLK:  TXDIGRX</a>
</td>
</tr>

<tr><td>B61</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[21][19][61]" title="MAIN[21][19][61]">
<a href="#virtex4-MGT-GT11[1]-DRP[58][0]">GT11[1]:  DRP[58] bit 0</a>
<a href="#virtex4-MGT-GT11CLK-TXPFDTX">GT11CLK:  TXPFDTX</a>
</td>
</tr>

<tr><td>B60</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B59</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B58</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[21][19][58]" title="MAIN[21][19][58]">
<a href="#virtex4-MGT-GT11[1]-DRP_MASK[50]">GT11[1]:  DRP_MASK bit 50</a>
</td>
</tr>

<tr><td>B57</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B56</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[21][19][56]" title="MAIN[21][19][56]">
<a href="#virtex4-MGT-GT11[1]-DRP[50][15]">GT11[1]:  DRP[50] bit 15</a>
<a href="#virtex4-MGT-GT11CLK-TXTUNE[12]">GT11CLK:  TXTUNE bit 12</a>
</td>
</tr>

<tr><td>B55</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[21][19][55]" title="MAIN[21][19][55]">
<a href="#virtex4-MGT-GT11[1]-DRP[50][14]">GT11[1]:  DRP[50] bit 14</a>
<a href="#virtex4-MGT-GT11CLK-TXTUNE[11]">GT11CLK:  TXTUNE bit 11</a>
</td>
</tr>

<tr><td>B54</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[21][19][54]" title="MAIN[21][19][54]">
<a href="#virtex4-MGT-GT11[1]-DRP[50][13]">GT11[1]:  DRP[50] bit 13</a>
<a href="#virtex4-MGT-GT11CLK-TXTUNE[10]">GT11CLK:  TXTUNE bit 10</a>
</td>
</tr>

<tr><td>B53</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[21][19][53]" title="MAIN[21][19][53]">
<a href="#virtex4-MGT-GT11[1]-DRP[50][12]">GT11[1]:  DRP[50] bit 12</a>
<a href="#virtex4-MGT-GT11CLK-TXTUNE[9]">GT11CLK:  TXTUNE bit 9</a>
</td>
</tr>

<tr><td>B52</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[21][19][52]" title="MAIN[21][19][52]">
<a href="#virtex4-MGT-GT11[1]-DRP[50][11]">GT11[1]:  DRP[50] bit 11</a>
<a href="#virtex4-MGT-GT11CLK-TXTUNE[8]">GT11CLK:  TXTUNE bit 8</a>
</td>
</tr>

<tr><td>B51</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[21][19][51]" title="MAIN[21][19][51]">
<a href="#virtex4-MGT-GT11[1]-DRP[50][10]">GT11[1]:  DRP[50] bit 10</a>
<a href="#virtex4-MGT-GT11CLK-TXTUNE[7]">GT11CLK:  TXTUNE bit 7</a>
</td>
</tr>

<tr><td>B50</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[21][19][50]" title="MAIN[21][19][50]">
<a href="#virtex4-MGT-GT11[1]-DRP[50][9]">GT11[1]:  DRP[50] bit 9</a>
<a href="#virtex4-MGT-GT11CLK-TXTUNE[6]">GT11CLK:  TXTUNE bit 6</a>
</td>
</tr>

<tr><td>B49</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[21][19][49]" title="MAIN[21][19][49]">
<a href="#virtex4-MGT-GT11[1]-DRP[50][8]">GT11[1]:  DRP[50] bit 8</a>
<a href="#virtex4-MGT-GT11CLK-TXTUNE[5]">GT11CLK:  TXTUNE bit 5</a>
</td>
</tr>

<tr><td>B48</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[21][19][48]" title="MAIN[21][19][48]">
<a href="#virtex4-MGT-GT11[1]-DRP[50][7]">GT11[1]:  DRP[50] bit 7</a>
<a href="#virtex4-MGT-GT11CLK-TXTUNE[4]">GT11CLK:  TXTUNE bit 4</a>
</td>
</tr>

<tr><td>B47</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[21][19][47]" title="MAIN[21][19][47]">
<a href="#virtex4-MGT-GT11[1]-DRP[50][6]">GT11[1]:  DRP[50] bit 6</a>
<a href="#virtex4-MGT-GT11CLK-TXTUNE[3]">GT11CLK:  TXTUNE bit 3</a>
</td>
</tr>

<tr><td>B46</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[21][19][46]" title="MAIN[21][19][46]">
<a href="#virtex4-MGT-GT11[1]-DRP[50][5]">GT11[1]:  DRP[50] bit 5</a>
<a href="#virtex4-MGT-GT11CLK-TXTUNE[2]">GT11CLK:  TXTUNE bit 2</a>
</td>
</tr>

<tr><td>B45</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[21][19][45]" title="MAIN[21][19][45]">
<a href="#virtex4-MGT-GT11[1]-DRP[50][4]">GT11[1]:  DRP[50] bit 4</a>
<a href="#virtex4-MGT-GT11CLK-TXTUNE[1]">GT11CLK:  TXTUNE bit 1</a>
</td>
</tr>

<tr><td>B44</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[21][19][44]" title="MAIN[21][19][44]">
<a href="#virtex4-MGT-GT11[1]-DRP[50][3]">GT11[1]:  DRP[50] bit 3</a>
<a href="#virtex4-MGT-GT11CLK-TXTUNE[0]">GT11CLK:  TXTUNE bit 0</a>
</td>
</tr>

<tr><td>B43</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[21][19][43]" title="MAIN[21][19][43]">
<a href="#virtex4-MGT-GT11[1]-DRP[50][2]">GT11[1]:  DRP[50] bit 2</a>
<a href="#virtex4-MGT-GT11CLK-TXSLOSEL">GT11CLK:  TXSLOSEL</a>
</td>
</tr>

<tr><td>B42</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[21][19][42]" title="MAIN[21][19][42]">
<a href="#virtex4-MGT-GT11[1]-DRP[50][1]">GT11[1]:  DRP[50] bit 1</a>
<a href="#virtex4-MGT-GT11CLK-TXDACSEL">GT11CLK:  TXDACSEL</a>
</td>
</tr>

<tr><td>B41</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[21][19][41]" title="MAIN[21][19][41]">
<a href="#virtex4-MGT-GT11[1]-DRP[50][0]">GT11[1]:  DRP[50] bit 0</a>
<a href="#virtex4-MGT-GT11CLK-TXCPSEL">GT11CLK:  TXCPSEL</a>
</td>
</tr>

<tr><td>B40</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B39</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B38</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[21][19][38]" title="MAIN[21][19][38]">
<a href="#virtex4-MGT-GT11[1]-DRP_MASK[42]">GT11[1]:  DRP_MASK bit 42</a>
</td>
</tr>

<tr><td>B37</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B36</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[21][19][36]" title="MAIN[21][19][36]">
<a href="#virtex4-MGT-GT11[1]-DRP[42][15]">GT11[1]:  DRP[42] bit 15</a>
<a href="#virtex4-MGT-GT11CLK-TXDACTST">GT11CLK:  TXDACTST</a>
</td>
</tr>

<tr><td>B35</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[21][19][35]" title="MAIN[21][19][35]">
<a href="#virtex4-MGT-GT11[1]-DRP[42][14]">GT11[1]:  DRP[42] bit 14</a>
</td>
</tr>

<tr><td>B34</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[21][19][34]" title="MAIN[21][19][34]">
<a href="#virtex4-MGT-GT11[1]-DRP[42][13]">GT11[1]:  DRP[42] bit 13</a>
<a href="#virtex4-MGT-GT11[0]-TXOUTDIV2SEL[2]">GT11[0]:  TXOUTDIV2SEL bit 2</a>
</td>
</tr>

<tr><td>B33</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[21][19][33]" title="MAIN[21][19][33]">
<a href="#virtex4-MGT-GT11[1]-DRP[42][12]">GT11[1]:  DRP[42] bit 12</a>
<a href="#virtex4-MGT-GT11[0]-TXOUTDIV2SEL[1]">GT11[0]:  TXOUTDIV2SEL bit 1</a>
</td>
</tr>

<tr><td>B32</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[21][19][32]" title="MAIN[21][19][32]">
<a href="#virtex4-MGT-GT11[1]-DRP[42][11]">GT11[1]:  DRP[42] bit 11</a>
<a href="#virtex4-MGT-GT11[0]-TXOUTDIV2SEL[0]">GT11[0]:  TXOUTDIV2SEL bit 0</a>
</td>
</tr>

<tr><td>B31</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[21][19][31]" title="MAIN[21][19][31]">
<a href="#virtex4-MGT-GT11[1]-DRP[42][10]">GT11[1]:  DRP[42] bit 10</a>
<a href="#virtex4-MGT-GT11CLK-TXCTRL1[9]">GT11CLK:  TXCTRL1 bit 9</a>
</td>
</tr>

<tr><td>B30</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[21][19][30]" title="MAIN[21][19][30]">
<a href="#virtex4-MGT-GT11[1]-DRP[42][9]">GT11[1]:  DRP[42] bit 9</a>
<a href="#virtex4-MGT-GT11CLK-TXCTRL1[8]">GT11CLK:  TXCTRL1 bit 8</a>
</td>
</tr>

<tr><td>B29</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[21][19][29]" title="MAIN[21][19][29]">
<a href="#virtex4-MGT-GT11[1]-DRP[42][8]">GT11[1]:  DRP[42] bit 8</a>
<a href="#virtex4-MGT-GT11CLK-TXCTRL1[7]">GT11CLK:  TXCTRL1 bit 7</a>
</td>
</tr>

<tr><td>B28</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[21][19][28]" title="MAIN[21][19][28]">
<a href="#virtex4-MGT-GT11[1]-DRP[42][7]">GT11[1]:  DRP[42] bit 7</a>
<a href="#virtex4-MGT-GT11CLK-TXCTRL1[6]">GT11CLK:  TXCTRL1 bit 6</a>
</td>
</tr>

<tr><td>B27</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[21][19][27]" title="MAIN[21][19][27]">
<a href="#virtex4-MGT-GT11[1]-DRP[42][6]">GT11[1]:  DRP[42] bit 6</a>
<a href="#virtex4-MGT-GT11CLK-TXCTRL1[5]">GT11CLK:  TXCTRL1 bit 5</a>
</td>
</tr>

<tr><td>B26</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[21][19][26]" title="MAIN[21][19][26]">
<a href="#virtex4-MGT-GT11[1]-DRP[42][5]">GT11[1]:  DRP[42] bit 5</a>
<a href="#virtex4-MGT-GT11CLK-TXCTRL1[4]">GT11CLK:  TXCTRL1 bit 4</a>
</td>
</tr>

<tr><td>B25</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[21][19][25]" title="MAIN[21][19][25]">
<a href="#virtex4-MGT-GT11[1]-DRP[42][4]">GT11[1]:  DRP[42] bit 4</a>
<a href="#virtex4-MGT-GT11CLK-TXCTRL1[3]">GT11CLK:  TXCTRL1 bit 3</a>
</td>
</tr>

<tr><td>B24</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[21][19][24]" title="MAIN[21][19][24]">
<a href="#virtex4-MGT-GT11[1]-DRP[42][3]">GT11[1]:  DRP[42] bit 3</a>
<a href="#virtex4-MGT-GT11CLK-TXCTRL1[2]">GT11CLK:  TXCTRL1 bit 2</a>
</td>
</tr>

<tr><td>B23</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[21][19][23]" title="MAIN[21][19][23]">
<a href="#virtex4-MGT-GT11[1]-DRP[42][2]">GT11[1]:  DRP[42] bit 2</a>
<a href="#virtex4-MGT-GT11CLK-TXCTRL1[1]">GT11CLK:  TXCTRL1 bit 1</a>
</td>
</tr>

<tr><td>B22</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[21][19][22]" title="MAIN[21][19][22]">
<a href="#virtex4-MGT-GT11[1]-DRP[42][1]">GT11[1]:  DRP[42] bit 1</a>
<a href="#virtex4-MGT-GT11CLK-TXCTRL1[0]">GT11CLK:  TXCTRL1 bit 0</a>
</td>
</tr>

<tr><td>B21</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[21][19][21]" title="MAIN[21][19][21]">
<a href="#virtex4-MGT-GT11[1]-DRP[42][0]">GT11[1]:  DRP[42] bit 0</a>
<a href="#virtex4-MGT-GT11CLK-TXQPPD">GT11CLK:  TXQPPD</a>
</td>
</tr>

<tr><td>B20</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B19</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B18</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[21][19][18]" title="MAIN[21][19][18]">
<a href="#virtex4-MGT-GT11[1]-DRP_MASK[34]">GT11[1]:  DRP_MASK bit 34</a>
</td>
</tr>

<tr><td>B17</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B16</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[21][19][16]" title="MAIN[21][19][16]">
<a href="#virtex4-MGT-GT11[1]-DRP[34][15]">GT11[1]:  DRP[34] bit 15</a>
<a href="#virtex4-MGT-GT11CLK-TXCMFPD">GT11CLK:  TXCMFPD</a>
</td>
</tr>

<tr><td>B15</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[21][19][15]" title="MAIN[21][19][15]">
<a href="#virtex4-MGT-GT11[1]-DRP[34][14]">GT11[1]:  DRP[34] bit 14</a>
<a href="#virtex4-MGT-GT11CLK-TXVCOPD">GT11CLK:  TXVCOPD</a>
</td>
</tr>

<tr><td>B14</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[21][19][14]" title="MAIN[21][19][14]">
<a href="#virtex4-MGT-GT11[1]-DRP[34][13]">GT11[1]:  DRP[34] bit 13</a>
<a href="#virtex4-MGT-GT11CLK-TXADCADJPD">GT11CLK:  TXADCADJPD</a>
</td>
</tr>

<tr><td>B13</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[21][19][13]" title="MAIN[21][19][13]">
<a href="#virtex4-MGT-GT11[1]-DRP[34][12]">GT11[1]:  DRP[34] bit 12</a>
<a href="#virtex4-MGT-GT11CLK-TXDIVPD">GT11CLK:  TXDIVPD</a>
</td>
</tr>

<tr><td>B12</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[21][19][12]" title="MAIN[21][19][12]">
<a href="#virtex4-MGT-GT11[1]-DRP[34][11]">GT11[1]:  DRP[34] bit 11</a>
<a href="#virtex4-MGT-GT11CLK-TXBIASPD">GT11CLK:  TXBIASPD</a>
</td>
</tr>

<tr><td>B11</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[21][19][11]" title="MAIN[21][19][11]">
<a href="#virtex4-MGT-GT11[1]-DRP[34][10]">GT11[1]:  DRP[34] bit 10</a>
<a href="#virtex4-MGT-GT11CLK-TXVCOBUFPD">GT11CLK:  TXVCOBUFPD</a>
</td>
</tr>

<tr><td>B10</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[21][19][10]" title="MAIN[21][19][10]">
<a href="#virtex4-MGT-GT11[1]-DRP[34][9]">GT11[1]:  DRP[34] bit 9</a>
<a href="#virtex4-MGT-GT11CLK-TXDIVBUFPD">GT11CLK:  TXDIVBUFPD</a>
</td>
</tr>

<tr><td>B9</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[21][19][9]" title="MAIN[21][19][9]">
<a href="#virtex4-MGT-GT11[1]-DRP[34][8]">GT11[1]:  DRP[34] bit 8</a>
<a href="#virtex4-MGT-GT11CLK-TXAPD">GT11CLK:  TXAPD</a>
</td>
</tr>

<tr><td>B8</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[21][19][8]" title="MAIN[21][19][8]">
<a href="#virtex4-MGT-GT11[1]-DRP[34][7]">GT11[1]:  DRP[34] bit 7</a>
<a href="#virtex4-MGT-GT11CLK-TXAPTST">GT11CLK:  TXAPTST</a>
</td>
</tr>

<tr><td>B7</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[21][19][7]" title="MAIN[21][19][7]">
<a href="#virtex4-MGT-GT11[1]-DRP[34][6]">GT11[1]:  DRP[34] bit 6</a>
<a href="#virtex4-MGT-GT11CLK-TXCMFTST">GT11CLK:  TXCMFTST</a>
</td>
</tr>

<tr><td>B6</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[21][19][6]" title="MAIN[21][19][6]">
<a href="#virtex4-MGT-GT11[1]-DRP[34][5]">GT11[1]:  DRP[34] bit 5</a>
<a href="#virtex4-MGT-GT11CLK-TXFILTTST">GT11CLK:  TXFILTTST</a>
</td>
</tr>

<tr><td>B5</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[21][19][5]" title="MAIN[21][19][5]">
<a href="#virtex4-MGT-GT11[1]-DRP[34][4]">GT11[1]:  DRP[34] bit 4</a>
<a href="#virtex4-MGT-GT11CLK-TXDIVTST">GT11CLK:  TXDIVTST</a>
</td>
</tr>

<tr><td>B4</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[21][19][4]" title="MAIN[21][19][4]">
<a href="#virtex4-MGT-GT11[1]-DRP[34][3]">GT11[1]:  DRP[34] bit 3</a>
<a href="#virtex4-MGT-GT11CLK-TXPFDTST">GT11CLK:  TXPFDTST</a>
</td>
</tr>

<tr><td>B3</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[21][19][3]" title="MAIN[21][19][3]">
<a href="#virtex4-MGT-GT11[1]-DRP[34][2]">GT11[1]:  DRP[34] bit 2</a>
<a href="#virtex4-MGT-GT11CLK-TXVCOBUFTST">GT11CLK:  TXVCOBUFTST</a>
</td>
</tr>

<tr><td>B2</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[21][19][2]" title="MAIN[21][19][2]">
<a href="#virtex4-MGT-GT11[1]-DRP[34][1]">GT11[1]:  DRP[34] bit 1</a>
<a href="#virtex4-MGT-GT11CLK-TXDIVBUFTST">GT11CLK:  TXDIVBUFTST</a>
</td>
</tr>

<tr><td>B1</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[21][19][1]" title="MAIN[21][19][1]">
<a href="#virtex4-MGT-GT11[1]-DRP[34][0]">GT11[1]:  DRP[34] bit 0</a>
<a href="#virtex4-MGT-GT11CLK-TXVCOTST">GT11CLK:  TXVCOTST</a>
</td>
</tr>

<tr><td>B0</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex4 MGT rect MAIN[22]</caption>
<thead>
<tr><th rowspan="2">Bit</th><th colspan="20">Frame</th></tr>

<tr>
<th>F0</th>
<th>F1</th>
<th>F2</th>
<th>F3</th>
<th>F4</th>
<th>F5</th>
<th>F6</th>
<th>F7</th>
<th>F8</th>
<th>F9</th>
<th>F10</th>
<th>F11</th>
<th>F12</th>
<th>F13</th>
<th>F14</th>
<th>F15</th>
<th>F16</th>
<th>F17</th>
<th>F18</th>
<th>F19</th>
</tr>

</thead>

<tbody>
<tr><td>B79</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B78</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[22][19][78]" title="MAIN[22][19][78]">
<a href="#virtex4-MGT-GT11[1]-DRP_MASK[27]">GT11[1]:  DRP_MASK bit 27</a>
</td>
</tr>

<tr><td>B77</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B76</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[22][19][76]" title="MAIN[22][19][76]">
<a href="#virtex4-MGT-GT11[1]-DRP[27][15]">GT11[1]:  DRP[27] bit 15</a>
<a href="#virtex4-MGT-GT11[1]-RXRECCLK1_USE_SYNC">GT11[1]:  RXRECCLK1_USE_SYNC</a>
</td>
</tr>

<tr><td>B75</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[22][19][75]" title="MAIN[22][19][75]">
<a href="#virtex4-MGT-GT11[1]-DRP[27][14]">GT11[1]:  DRP[27] bit 14</a>
<a href="#virtex4-MGT-GT11[1]-TXOUTCLK1_USE_SYNC">GT11[1]:  TXOUTCLK1_USE_SYNC</a>
</td>
</tr>

<tr><td>B74</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[22][19][74]" title="MAIN[22][19][74]">
<a href="#virtex4-MGT-GT11[1]-DRP[27][13]">GT11[1]:  DRP[27] bit 13</a>
<a href="#virtex4-MGT-GT11[1]-TXCLK0_FORCE_PMACLK">GT11[1]:  TXCLK0_FORCE_PMACLK</a>
</td>
</tr>

<tr><td>B73</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[22][19][73]" title="MAIN[22][19][73]">
<a href="#virtex4-MGT-GT11[1]-DRP[27][12]">GT11[1]:  DRP[27] bit 12</a>
<a href="#virtex4-MGT-GT11[1]-RXCLK0_FORCE_PMACLK">GT11[1]:  RXCLK0_FORCE_PMACLK</a>
</td>
</tr>

<tr><td>B72</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[22][19][72]" title="MAIN[22][19][72]">
<a href="#virtex4-MGT-GT11[1]-DRP[27][11]">GT11[1]:  DRP[27] bit 11</a>
<a href="#virtex4-MGT-GT11[1]-TX_CLOCK_DIVIDER[1]">GT11[1]:  TX_CLOCK_DIVIDER bit 1</a>
</td>
</tr>

<tr><td>B71</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[22][19][71]" title="MAIN[22][19][71]">
<a href="#virtex4-MGT-GT11[1]-DRP[27][10]">GT11[1]:  DRP[27] bit 10</a>
<a href="#virtex4-MGT-GT11[1]-TX_CLOCK_DIVIDER[0]">GT11[1]:  TX_CLOCK_DIVIDER bit 0</a>
</td>
</tr>

<tr><td>B70</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[22][19][70]" title="MAIN[22][19][70]">
<a href="#virtex4-MGT-GT11[1]-DRP[27][9]">GT11[1]:  DRP[27] bit 9</a>
<a href="#virtex4-MGT-GT11[1]-RX_CLOCK_DIVIDER[1]">GT11[1]:  RX_CLOCK_DIVIDER bit 1</a>
</td>
</tr>

<tr><td>B69</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[22][19][69]" title="MAIN[22][19][69]">
<a href="#virtex4-MGT-GT11[1]-DRP[27][8]">GT11[1]:  DRP[27] bit 8</a>
<a href="#virtex4-MGT-GT11[1]-RX_CLOCK_DIVIDER[0]">GT11[1]:  RX_CLOCK_DIVIDER bit 0</a>
</td>
</tr>

<tr><td>B68</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[22][19][68]" title="MAIN[22][19][68]">
<a href="#virtex4-MGT-GT11[1]-DRP[27][7]">GT11[1]:  DRP[27] bit 7</a>
<a href="#virtex4-MGT-GT11[1]-TXCRCENABLE">GT11[1]:  TXCRCENABLE</a>
</td>
</tr>

<tr><td>B67</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[22][19][67]" title="MAIN[22][19][67]">
<a href="#virtex4-MGT-GT11[1]-DRP[27][6]">GT11[1]:  DRP[27] bit 6</a>
<a href="#virtex4-MGT-GT11[1]-TXCRCSAMECLOCK">GT11[1]:  TXCRCSAMECLOCK</a>
</td>
</tr>

<tr><td>B66</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[22][19][66]" title="MAIN[22][19][66]">
<a href="#virtex4-MGT-GT11[1]-DRP[27][5]">GT11[1]:  DRP[27] bit 5</a>
<a href="#virtex4-MGT-GT11[1]-TXCRCINVERTGEN">GT11[1]:  TXCRCINVERTGEN</a>
</td>
</tr>

<tr><td>B65</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[22][19][65]" title="MAIN[22][19][65]">
<a href="#virtex4-MGT-GT11[1]-DRP[27][4]">GT11[1]:  DRP[27] bit 4</a>
<a href="#virtex4-MGT-GT11[1]-TXCRCCLOCKDOUBLE">GT11[1]:  TXCRCCLOCKDOUBLE</a>
</td>
</tr>

<tr><td>B64</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[22][19][64]" title="MAIN[22][19][64]">
<a href="#virtex4-MGT-GT11[1]-DRP[27][3]">GT11[1]:  DRP[27] bit 3</a>
<a href="#virtex4-MGT-GT11[1]-RXCRCENABLE">GT11[1]:  RXCRCENABLE</a>
</td>
</tr>

<tr><td>B63</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[22][19][63]" title="MAIN[22][19][63]">
<a href="#virtex4-MGT-GT11[1]-DRP[27][2]">GT11[1]:  DRP[27] bit 2</a>
<a href="#virtex4-MGT-GT11[1]-RXCRCSAMECLOCK">GT11[1]:  RXCRCSAMECLOCK</a>
</td>
</tr>

<tr><td>B62</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[22][19][62]" title="MAIN[22][19][62]">
<a href="#virtex4-MGT-GT11[1]-DRP[27][1]">GT11[1]:  DRP[27] bit 1</a>
<a href="#virtex4-MGT-GT11[1]-RXCRCINVERTGEN">GT11[1]:  RXCRCINVERTGEN</a>
</td>
</tr>

<tr><td>B61</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[22][19][61]" title="MAIN[22][19][61]">
<a href="#virtex4-MGT-GT11[1]-DRP[27][0]">GT11[1]:  DRP[27] bit 0</a>
<a href="#virtex4-MGT-GT11[1]-RXCRCCLOCKDOUBLE">GT11[1]:  RXCRCCLOCKDOUBLE</a>
</td>
</tr>

<tr><td>B60</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B59</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B58</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[22][19][58]" title="MAIN[22][19][58]">
<a href="#virtex4-MGT-GT11[1]-DRP_MASK[19]">GT11[1]:  DRP_MASK bit 19</a>
</td>
</tr>

<tr><td>B57</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B56</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[22][19][56]" title="MAIN[22][19][56]">
<a href="#virtex4-MGT-GT11[1]-DRP[19][15]">GT11[1]:  DRP[19] bit 15</a>
<a href="#virtex4-MGT-GT11[1]-RXFDCAL_CLOCK_DIVIDE[1]">GT11[1]:  RXFDCAL_CLOCK_DIVIDE bit 1</a>
</td>
</tr>

<tr><td>B55</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[22][19][55]" title="MAIN[22][19][55]">
<a href="#virtex4-MGT-GT11[1]-DRP[19][14]">GT11[1]:  DRP[19] bit 14</a>
<a href="#virtex4-MGT-GT11[1]-RXFDCAL_CLOCK_DIVIDE[0]">GT11[1]:  RXFDCAL_CLOCK_DIVIDE bit 0</a>
</td>
</tr>

<tr><td>B54</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[22][19][54]" title="MAIN[22][19][54]">
<a href="#virtex4-MGT-GT11[1]-DRP[19][13]">GT11[1]:  DRP[19] bit 13</a>
<a href="#virtex4-MGT-GT11[1]-TXFDCAL_CLOCK_DIVIDE[1]">GT11[1]:  TXFDCAL_CLOCK_DIVIDE bit 1</a>
</td>
</tr>

<tr><td>B53</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[22][19][53]" title="MAIN[22][19][53]">
<a href="#virtex4-MGT-GT11[1]-DRP[19][12]">GT11[1]:  DRP[19] bit 12</a>
<a href="#virtex4-MGT-GT11[1]-TXFDCAL_CLOCK_DIVIDE[0]">GT11[1]:  TXFDCAL_CLOCK_DIVIDE bit 0</a>
</td>
</tr>

<tr><td>B52</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[22][19][52]" title="MAIN[22][19][52]">
<a href="#virtex4-MGT-GT11[1]-DRP[19][11]">GT11[1]:  DRP[19] bit 11</a>
<a href="#virtex4-MGT-GT11[1]-RXBY_32">GT11[1]:  RXBY_32</a>
</td>
</tr>

<tr><td>B51</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[22][19][51]" title="MAIN[22][19][51]">
<a href="#virtex4-MGT-GT11[1]-DRP[19][10]">GT11[1]:  DRP[19] bit 10</a>
<a href="#virtex4-MGT-GT11[1]-REPEATER">GT11[1]:  REPEATER</a>
</td>
</tr>

<tr><td>B50</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[22][19][50]" title="MAIN[22][19][50]">
<a href="#virtex4-MGT-GT11[1]-DRP[19][9]">GT11[1]:  DRP[19] bit 9</a>
<a href="#virtex4-MGT-GT11[1]-ENABLE_DCDR">GT11[1]:  ENABLE_DCDR</a>
</td>
</tr>

<tr><td>B49</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[22][19][49]" title="MAIN[22][19][49]">
<a href="#virtex4-MGT-GT11[1]-DRP[19][8]">GT11[1]:  DRP[19] bit 8</a>
<a href="#virtex4-MGT-GT11[1]-SAMPLE_8X">GT11[1]:  SAMPLE_8X</a>
</td>
</tr>

<tr><td>B48</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[22][19][48]" title="MAIN[22][19][48]">
<a href="#virtex4-MGT-GT11[1]-DRP[19][7]">GT11[1]:  DRP[19] bit 7</a>
<a href="#virtex4-MGT-GT11[1]-DCDR_FILTER[2]">GT11[1]:  DCDR_FILTER bit 2</a>
</td>
</tr>

<tr><td>B47</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[22][19][47]" title="MAIN[22][19][47]">
<a href="#virtex4-MGT-GT11[1]-DRP[19][6]">GT11[1]:  DRP[19] bit 6</a>
<a href="#virtex4-MGT-GT11[1]-DCDR_FILTER[1]">GT11[1]:  DCDR_FILTER bit 1</a>
</td>
</tr>

<tr><td>B46</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[22][19][46]" title="MAIN[22][19][46]">
<a href="#virtex4-MGT-GT11[1]-DRP[19][5]">GT11[1]:  DRP[19] bit 5</a>
<a href="#virtex4-MGT-GT11[1]-DCDR_FILTER[0]">GT11[1]:  DCDR_FILTER bit 0</a>
</td>
</tr>

<tr><td>B45</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[22][19][45]" title="MAIN[22][19][45]">
<a href="#virtex4-MGT-GT11[1]-DRP[19][4]">GT11[1]:  DRP[19] bit 4</a>
<a href="#virtex4-MGT-GT11[1]-RXUSRDIVISOR[4]">GT11[1]:  RXUSRDIVISOR bit 4</a>
</td>
</tr>

<tr><td>B44</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[22][19][44]" title="MAIN[22][19][44]">
<a href="#virtex4-MGT-GT11[1]-DRP[19][3]">GT11[1]:  DRP[19] bit 3</a>
<a href="#virtex4-MGT-GT11[1]-RXUSRDIVISOR[3]">GT11[1]:  RXUSRDIVISOR bit 3</a>
</td>
</tr>

<tr><td>B43</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[22][19][43]" title="MAIN[22][19][43]">
<a href="#virtex4-MGT-GT11[1]-DRP[19][2]">GT11[1]:  DRP[19] bit 2</a>
<a href="#virtex4-MGT-GT11[1]-RXUSRDIVISOR[2]">GT11[1]:  RXUSRDIVISOR bit 2</a>
</td>
</tr>

<tr><td>B42</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[22][19][42]" title="MAIN[22][19][42]">
<a href="#virtex4-MGT-GT11[1]-DRP[19][1]">GT11[1]:  DRP[19] bit 1</a>
<a href="#virtex4-MGT-GT11[1]-RXUSRDIVISOR[1]">GT11[1]:  RXUSRDIVISOR bit 1</a>
</td>
</tr>

<tr><td>B41</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[22][19][41]" title="MAIN[22][19][41]">
<a href="#virtex4-MGT-GT11[1]-DRP[19][0]">GT11[1]:  DRP[19] bit 0</a>
<a href="#virtex4-MGT-GT11[1]-RXUSRDIVISOR[0]">GT11[1]:  RXUSRDIVISOR bit 0</a>
</td>
</tr>

<tr><td>B40</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B39</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B38</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[22][19][38]" title="MAIN[22][19][38]">
<a href="#virtex4-MGT-GT11[1]-DRP_MASK[11]">GT11[1]:  DRP_MASK bit 11</a>
</td>
</tr>

<tr><td>B37</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B36</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[22][19][36]" title="MAIN[22][19][36]">
<a href="#virtex4-MGT-GT11[1]-DRP[11][15]">GT11[1]:  DRP[11] bit 15</a>
<a href="#virtex4-MGT-GT11[1]-SH_INVALID_CNT_MAX[7]">GT11[1]:  SH_INVALID_CNT_MAX bit 7</a>
</td>
</tr>

<tr><td>B35</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[22][19][35]" title="MAIN[22][19][35]">
<a href="#virtex4-MGT-GT11[1]-DRP[11][14]">GT11[1]:  DRP[11] bit 14</a>
<a href="#virtex4-MGT-GT11[1]-SH_INVALID_CNT_MAX[6]">GT11[1]:  SH_INVALID_CNT_MAX bit 6</a>
</td>
</tr>

<tr><td>B34</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[22][19][34]" title="MAIN[22][19][34]">
<a href="#virtex4-MGT-GT11[1]-DRP[11][13]">GT11[1]:  DRP[11] bit 13</a>
<a href="#virtex4-MGT-GT11[1]-SH_INVALID_CNT_MAX[5]">GT11[1]:  SH_INVALID_CNT_MAX bit 5</a>
</td>
</tr>

<tr><td>B33</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[22][19][33]" title="MAIN[22][19][33]">
<a href="#virtex4-MGT-GT11[1]-DRP[11][12]">GT11[1]:  DRP[11] bit 12</a>
<a href="#virtex4-MGT-GT11[1]-SH_INVALID_CNT_MAX[4]">GT11[1]:  SH_INVALID_CNT_MAX bit 4</a>
</td>
</tr>

<tr><td>B32</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[22][19][32]" title="MAIN[22][19][32]">
<a href="#virtex4-MGT-GT11[1]-DRP[11][11]">GT11[1]:  DRP[11] bit 11</a>
<a href="#virtex4-MGT-GT11[1]-SH_INVALID_CNT_MAX[3]">GT11[1]:  SH_INVALID_CNT_MAX bit 3</a>
</td>
</tr>

<tr><td>B31</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[22][19][31]" title="MAIN[22][19][31]">
<a href="#virtex4-MGT-GT11[1]-DRP[11][10]">GT11[1]:  DRP[11] bit 10</a>
<a href="#virtex4-MGT-GT11[1]-SH_INVALID_CNT_MAX[2]">GT11[1]:  SH_INVALID_CNT_MAX bit 2</a>
</td>
</tr>

<tr><td>B30</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[22][19][30]" title="MAIN[22][19][30]">
<a href="#virtex4-MGT-GT11[1]-DRP[11][9]">GT11[1]:  DRP[11] bit 9</a>
<a href="#virtex4-MGT-GT11[1]-SH_INVALID_CNT_MAX[1]">GT11[1]:  SH_INVALID_CNT_MAX bit 1</a>
</td>
</tr>

<tr><td>B29</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[22][19][29]" title="MAIN[22][19][29]">
<a href="#virtex4-MGT-GT11[1]-DRP[11][8]">GT11[1]:  DRP[11] bit 8</a>
<a href="#virtex4-MGT-GT11[1]-SH_INVALID_CNT_MAX[0]">GT11[1]:  SH_INVALID_CNT_MAX bit 0</a>
</td>
</tr>

<tr><td>B28</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[22][19][28]" title="MAIN[22][19][28]">
<a href="#virtex4-MGT-GT11[1]-DRP[11][7]">GT11[1]:  DRP[11] bit 7</a>
<a href="#virtex4-MGT-GT11[1]-SH_CNT_MAX[7]">GT11[1]:  SH_CNT_MAX bit 7</a>
</td>
</tr>

<tr><td>B27</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[22][19][27]" title="MAIN[22][19][27]">
<a href="#virtex4-MGT-GT11[1]-DRP[11][6]">GT11[1]:  DRP[11] bit 6</a>
<a href="#virtex4-MGT-GT11[1]-SH_CNT_MAX[6]">GT11[1]:  SH_CNT_MAX bit 6</a>
</td>
</tr>

<tr><td>B26</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[22][19][26]" title="MAIN[22][19][26]">
<a href="#virtex4-MGT-GT11[1]-DRP[11][5]">GT11[1]:  DRP[11] bit 5</a>
<a href="#virtex4-MGT-GT11[1]-SH_CNT_MAX[5]">GT11[1]:  SH_CNT_MAX bit 5</a>
</td>
</tr>

<tr><td>B25</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[22][19][25]" title="MAIN[22][19][25]">
<a href="#virtex4-MGT-GT11[1]-DRP[11][4]">GT11[1]:  DRP[11] bit 4</a>
<a href="#virtex4-MGT-GT11[1]-SH_CNT_MAX[4]">GT11[1]:  SH_CNT_MAX bit 4</a>
</td>
</tr>

<tr><td>B24</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[22][19][24]" title="MAIN[22][19][24]">
<a href="#virtex4-MGT-GT11[1]-DRP[11][3]">GT11[1]:  DRP[11] bit 3</a>
<a href="#virtex4-MGT-GT11[1]-SH_CNT_MAX[3]">GT11[1]:  SH_CNT_MAX bit 3</a>
</td>
</tr>

<tr><td>B23</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[22][19][23]" title="MAIN[22][19][23]">
<a href="#virtex4-MGT-GT11[1]-DRP[11][2]">GT11[1]:  DRP[11] bit 2</a>
<a href="#virtex4-MGT-GT11[1]-SH_CNT_MAX[2]">GT11[1]:  SH_CNT_MAX bit 2</a>
</td>
</tr>

<tr><td>B22</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[22][19][22]" title="MAIN[22][19][22]">
<a href="#virtex4-MGT-GT11[1]-DRP[11][1]">GT11[1]:  DRP[11] bit 1</a>
<a href="#virtex4-MGT-GT11[1]-SH_CNT_MAX[1]">GT11[1]:  SH_CNT_MAX bit 1</a>
</td>
</tr>

<tr><td>B21</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[22][19][21]" title="MAIN[22][19][21]">
<a href="#virtex4-MGT-GT11[1]-DRP[11][0]">GT11[1]:  DRP[11] bit 0</a>
<a href="#virtex4-MGT-GT11[1]-SH_CNT_MAX[0]">GT11[1]:  SH_CNT_MAX bit 0</a>
</td>
</tr>

<tr><td>B20</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B19</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B18</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[22][19][18]" title="MAIN[22][19][18]">
<a href="#virtex4-MGT-GT11[1]-DRP_MASK[3]">GT11[1]:  DRP_MASK bit 3</a>
</td>
</tr>

<tr><td>B17</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B16</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[22][19][16]" title="MAIN[22][19][16]">
<a href="#virtex4-MGT-GT11[1]-DRP[3][15]">GT11[1]:  DRP[3] bit 15</a>
<a href="#virtex4-MGT-GT11[1]-RESERVED_M2">GT11[1]:  RESERVED_M2</a>
</td>
</tr>

<tr><td>B15</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[22][19][15]" title="MAIN[22][19][15]">
<a href="#virtex4-MGT-GT11[1]-DRP[3][14]">GT11[1]:  DRP[3] bit 14</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_8B10B_DE">GT11[1]:  CLK_COR_8B10B_DE</a>
</td>
</tr>

<tr><td>B14</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[22][19][14]" title="MAIN[22][19][14]">
<a href="#virtex4-MGT-GT11[1]-DRP[3][13]">GT11[1]:  DRP[3] bit 13</a>
<a href="#virtex4-MGT-GT11[1]-CLK_CORRECT_USE">GT11[1]:  CLK_CORRECT_USE</a>
</td>
</tr>

<tr><td>B13</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[22][19][13]" title="MAIN[22][19][13]">
<a href="#virtex4-MGT-GT11[1]-DRP[3][12]">GT11[1]:  DRP[3] bit 12</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_LEN[2]">GT11[1]:  CLK_COR_SEQ_LEN bit 2</a>
</td>
</tr>

<tr><td>B12</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[22][19][12]" title="MAIN[22][19][12]">
<a href="#virtex4-MGT-GT11[1]-DRP[3][11]">GT11[1]:  DRP[3] bit 11</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_LEN[1]">GT11[1]:  CLK_COR_SEQ_LEN bit 1</a>
</td>
</tr>

<tr><td>B11</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[22][19][11]" title="MAIN[22][19][11]">
<a href="#virtex4-MGT-GT11[1]-DRP[3][10]">GT11[1]:  DRP[3] bit 10</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_LEN[0]">GT11[1]:  CLK_COR_SEQ_LEN bit 0</a>
</td>
</tr>

<tr><td>B10</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[22][19][10]" title="MAIN[22][19][10]">
<a href="#virtex4-MGT-GT11[1]-DRP[3][9]">GT11[1]:  DRP[3] bit 9</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_DROP">GT11[1]:  CLK_COR_SEQ_DROP</a>
</td>
</tr>

<tr><td>B9</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[22][19][9]" title="MAIN[22][19][9]">
<a href="#virtex4-MGT-GT11[1]-DRP[3][8]">GT11[1]:  DRP[3] bit 8</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_2_USE">GT11[1]:  CLK_COR_SEQ_2_USE</a>
</td>
</tr>

<tr><td>B8</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[22][19][8]" title="MAIN[22][19][8]">
<a href="#virtex4-MGT-GT11[1]-DRP[3][7]">GT11[1]:  DRP[3] bit 7</a>
<a href="#virtex4-MGT-GT11[1]-TXCLK0_INVERT_PMALEAF">GT11[1]:  TXCLK0_INVERT_PMALEAF</a>
</td>
</tr>

<tr><td>B7</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[22][19][7]" title="MAIN[22][19][7]">
<a href="#virtex4-MGT-GT11[1]-DRP[3][6]">GT11[1]:  DRP[3] bit 6</a>
<a href="#virtex4-MGT-GT11[1]-RXCLK0_INVERT_PMALEAF">GT11[1]:  RXCLK0_INVERT_PMALEAF</a>
</td>
</tr>

<tr><td>B6</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[22][19][6]" title="MAIN[22][19][6]">
<a href="#virtex4-MGT-GT11[1]-DRP[3][5]">GT11[1]:  DRP[3] bit 5</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_MAX_LAT[5]">GT11[1]:  CLK_COR_MAX_LAT bit 5</a>
</td>
</tr>

<tr><td>B5</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[22][19][5]" title="MAIN[22][19][5]">
<a href="#virtex4-MGT-GT11[1]-DRP[3][4]">GT11[1]:  DRP[3] bit 4</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_MAX_LAT[4]">GT11[1]:  CLK_COR_MAX_LAT bit 4</a>
</td>
</tr>

<tr><td>B4</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[22][19][4]" title="MAIN[22][19][4]">
<a href="#virtex4-MGT-GT11[1]-DRP[3][3]">GT11[1]:  DRP[3] bit 3</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_MAX_LAT[3]">GT11[1]:  CLK_COR_MAX_LAT bit 3</a>
</td>
</tr>

<tr><td>B3</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[22][19][3]" title="MAIN[22][19][3]">
<a href="#virtex4-MGT-GT11[1]-DRP[3][2]">GT11[1]:  DRP[3] bit 2</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_MAX_LAT[2]">GT11[1]:  CLK_COR_MAX_LAT bit 2</a>
</td>
</tr>

<tr><td>B2</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[22][19][2]" title="MAIN[22][19][2]">
<a href="#virtex4-MGT-GT11[1]-DRP[3][1]">GT11[1]:  DRP[3] bit 1</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_MAX_LAT[1]">GT11[1]:  CLK_COR_MAX_LAT bit 1</a>
</td>
</tr>

<tr><td>B1</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[22][19][1]" title="MAIN[22][19][1]">
<a href="#virtex4-MGT-GT11[1]-DRP[3][0]">GT11[1]:  DRP[3] bit 0</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_MAX_LAT[0]">GT11[1]:  CLK_COR_MAX_LAT bit 0</a>
</td>
</tr>

<tr><td>B0</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex4 MGT rect MAIN[23]</caption>
<thead>
<tr><th rowspan="2">Bit</th><th colspan="20">Frame</th></tr>

<tr>
<th>F0</th>
<th>F1</th>
<th>F2</th>
<th>F3</th>
<th>F4</th>
<th>F5</th>
<th>F6</th>
<th>F7</th>
<th>F8</th>
<th>F9</th>
<th>F10</th>
<th>F11</th>
<th>F12</th>
<th>F13</th>
<th>F14</th>
<th>F15</th>
<th>F16</th>
<th>F17</th>
<th>F18</th>
<th>F19</th>
</tr>

</thead>

<tbody>
<tr><td>B79</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B78</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[23][19][78]" title="MAIN[23][19][78]">
<a href="#virtex4-MGT-GT11[1]-DRP_MASK[59]">GT11[1]:  DRP_MASK bit 59</a>
</td>
</tr>

<tr><td>B77</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B76</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[23][19][76]" title="MAIN[23][19][76]">
<a href="#virtex4-MGT-GT11[1]-DRP[59][15]">GT11[1]:  DRP[59] bit 15</a>
<a href="#virtex4-MGT-GT11[1]-RX_LOS_THRESHOLD[7]">GT11[1]:  RX_LOS_THRESHOLD bit 7</a>
</td>
</tr>

<tr><td>B75</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[23][19][75]" title="MAIN[23][19][75]">
<a href="#virtex4-MGT-GT11[1]-DRP[59][14]">GT11[1]:  DRP[59] bit 14</a>
<a href="#virtex4-MGT-GT11[1]-RX_LOS_THRESHOLD[6]">GT11[1]:  RX_LOS_THRESHOLD bit 6</a>
</td>
</tr>

<tr><td>B74</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[23][19][74]" title="MAIN[23][19][74]">
<a href="#virtex4-MGT-GT11[1]-DRP[59][13]">GT11[1]:  DRP[59] bit 13</a>
<a href="#virtex4-MGT-GT11[1]-RX_LOS_THRESHOLD[5]">GT11[1]:  RX_LOS_THRESHOLD bit 5</a>
</td>
</tr>

<tr><td>B73</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[23][19][73]" title="MAIN[23][19][73]">
<a href="#virtex4-MGT-GT11[1]-DRP[59][12]">GT11[1]:  DRP[59] bit 12</a>
<a href="#virtex4-MGT-GT11[1]-RX_LOS_THRESHOLD[4]">GT11[1]:  RX_LOS_THRESHOLD bit 4</a>
</td>
</tr>

<tr><td>B72</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[23][19][72]" title="MAIN[23][19][72]">
<a href="#virtex4-MGT-GT11[1]-DRP[59][11]">GT11[1]:  DRP[59] bit 11</a>
<a href="#virtex4-MGT-GT11[1]-RX_LOS_THRESHOLD[3]">GT11[1]:  RX_LOS_THRESHOLD bit 3</a>
</td>
</tr>

<tr><td>B71</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[23][19][71]" title="MAIN[23][19][71]">
<a href="#virtex4-MGT-GT11[1]-DRP[59][10]">GT11[1]:  DRP[59] bit 10</a>
<a href="#virtex4-MGT-GT11[1]-RX_LOS_THRESHOLD[2]">GT11[1]:  RX_LOS_THRESHOLD bit 2</a>
</td>
</tr>

<tr><td>B70</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[23][19][70]" title="MAIN[23][19][70]">
<a href="#virtex4-MGT-GT11[1]-DRP[59][9]">GT11[1]:  DRP[59] bit 9</a>
<a href="#virtex4-MGT-GT11[1]-RX_LOS_THRESHOLD[1]">GT11[1]:  RX_LOS_THRESHOLD bit 1</a>
</td>
</tr>

<tr><td>B69</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[23][19][69]" title="MAIN[23][19][69]">
<a href="#virtex4-MGT-GT11[1]-DRP[59][8]">GT11[1]:  DRP[59] bit 8</a>
<a href="#virtex4-MGT-GT11[1]-RX_LOS_THRESHOLD[0]">GT11[1]:  RX_LOS_THRESHOLD bit 0</a>
</td>
</tr>

<tr><td>B68</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[23][19][68]" title="MAIN[23][19][68]">
<a href="#virtex4-MGT-GT11[1]-DRP[59][7]">GT11[1]:  DRP[59] bit 7</a>
<a href="#virtex4-MGT-GT11[1]-RX_LOS_INVALID_INCR[7]">GT11[1]:  RX_LOS_INVALID_INCR bit 7</a>
</td>
</tr>

<tr><td>B67</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[23][19][67]" title="MAIN[23][19][67]">
<a href="#virtex4-MGT-GT11[1]-DRP[59][6]">GT11[1]:  DRP[59] bit 6</a>
<a href="#virtex4-MGT-GT11[1]-RX_LOS_INVALID_INCR[6]">GT11[1]:  RX_LOS_INVALID_INCR bit 6</a>
</td>
</tr>

<tr><td>B66</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[23][19][66]" title="MAIN[23][19][66]">
<a href="#virtex4-MGT-GT11[1]-DRP[59][5]">GT11[1]:  DRP[59] bit 5</a>
<a href="#virtex4-MGT-GT11[1]-RX_LOS_INVALID_INCR[5]">GT11[1]:  RX_LOS_INVALID_INCR bit 5</a>
</td>
</tr>

<tr><td>B65</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[23][19][65]" title="MAIN[23][19][65]">
<a href="#virtex4-MGT-GT11[1]-DRP[59][4]">GT11[1]:  DRP[59] bit 4</a>
<a href="#virtex4-MGT-GT11[1]-RX_LOS_INVALID_INCR[4]">GT11[1]:  RX_LOS_INVALID_INCR bit 4</a>
</td>
</tr>

<tr><td>B64</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[23][19][64]" title="MAIN[23][19][64]">
<a href="#virtex4-MGT-GT11[1]-DRP[59][3]">GT11[1]:  DRP[59] bit 3</a>
<a href="#virtex4-MGT-GT11[1]-RX_LOS_INVALID_INCR[3]">GT11[1]:  RX_LOS_INVALID_INCR bit 3</a>
</td>
</tr>

<tr><td>B63</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[23][19][63]" title="MAIN[23][19][63]">
<a href="#virtex4-MGT-GT11[1]-DRP[59][2]">GT11[1]:  DRP[59] bit 2</a>
<a href="#virtex4-MGT-GT11[1]-RX_LOS_INVALID_INCR[2]">GT11[1]:  RX_LOS_INVALID_INCR bit 2</a>
</td>
</tr>

<tr><td>B62</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[23][19][62]" title="MAIN[23][19][62]">
<a href="#virtex4-MGT-GT11[1]-DRP[59][1]">GT11[1]:  DRP[59] bit 1</a>
<a href="#virtex4-MGT-GT11[1]-RX_LOS_INVALID_INCR[1]">GT11[1]:  RX_LOS_INVALID_INCR bit 1</a>
</td>
</tr>

<tr><td>B61</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[23][19][61]" title="MAIN[23][19][61]">
<a href="#virtex4-MGT-GT11[1]-DRP[59][0]">GT11[1]:  DRP[59] bit 0</a>
<a href="#virtex4-MGT-GT11[1]-RX_LOS_INVALID_INCR[0]">GT11[1]:  RX_LOS_INVALID_INCR bit 0</a>
</td>
</tr>

<tr><td>B60</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B59</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B58</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[23][19][58]" title="MAIN[23][19][58]">
<a href="#virtex4-MGT-GT11[1]-DRP_MASK[51]">GT11[1]:  DRP_MASK bit 51</a>
</td>
</tr>

<tr><td>B57</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B56</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[23][19][56]" title="MAIN[23][19][56]">
<a href="#virtex4-MGT-GT11[1]-DRP[51][15]">GT11[1]:  DRP[51] bit 15</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_2_MASK[3]">GT11[1]:  CLK_COR_SEQ_2_MASK bit 3</a>
</td>
</tr>

<tr><td>B55</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[23][19][55]" title="MAIN[23][19][55]">
<a href="#virtex4-MGT-GT11[1]-DRP[51][14]">GT11[1]:  DRP[51] bit 14</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_2_MASK[2]">GT11[1]:  CLK_COR_SEQ_2_MASK bit 2</a>
</td>
</tr>

<tr><td>B54</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[23][19][54]" title="MAIN[23][19][54]">
<a href="#virtex4-MGT-GT11[1]-DRP[51][13]">GT11[1]:  DRP[51] bit 13</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_2_MASK[1]">GT11[1]:  CLK_COR_SEQ_2_MASK bit 1</a>
</td>
</tr>

<tr><td>B53</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[23][19][53]" title="MAIN[23][19][53]">
<a href="#virtex4-MGT-GT11[1]-DRP[51][12]">GT11[1]:  DRP[51] bit 12</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_2_MASK[0]">GT11[1]:  CLK_COR_SEQ_2_MASK bit 0</a>
</td>
</tr>

<tr><td>B52</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[23][19][52]" title="MAIN[23][19][52]">
<a href="#virtex4-MGT-GT11[1]-DRP[51][11]">GT11[1]:  DRP[51] bit 11</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_2_4[10]">GT11[1]:  CLK_COR_SEQ_2_4 bit 10</a>
</td>
</tr>

<tr><td>B51</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[23][19][51]" title="MAIN[23][19][51]">
<a href="#virtex4-MGT-GT11[1]-DRP[51][10]">GT11[1]:  DRP[51] bit 10</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_2_4[9]">GT11[1]:  CLK_COR_SEQ_2_4 bit 9</a>
</td>
</tr>

<tr><td>B50</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[23][19][50]" title="MAIN[23][19][50]">
<a href="#virtex4-MGT-GT11[1]-DRP[51][9]">GT11[1]:  DRP[51] bit 9</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_2_4[8]">GT11[1]:  CLK_COR_SEQ_2_4 bit 8</a>
</td>
</tr>

<tr><td>B49</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[23][19][49]" title="MAIN[23][19][49]">
<a href="#virtex4-MGT-GT11[1]-DRP[51][8]">GT11[1]:  DRP[51] bit 8</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_2_4[7]">GT11[1]:  CLK_COR_SEQ_2_4 bit 7</a>
</td>
</tr>

<tr><td>B48</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[23][19][48]" title="MAIN[23][19][48]">
<a href="#virtex4-MGT-GT11[1]-DRP[51][7]">GT11[1]:  DRP[51] bit 7</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_2_4[6]">GT11[1]:  CLK_COR_SEQ_2_4 bit 6</a>
</td>
</tr>

<tr><td>B47</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[23][19][47]" title="MAIN[23][19][47]">
<a href="#virtex4-MGT-GT11[1]-DRP[51][6]">GT11[1]:  DRP[51] bit 6</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_2_4[5]">GT11[1]:  CLK_COR_SEQ_2_4 bit 5</a>
</td>
</tr>

<tr><td>B46</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[23][19][46]" title="MAIN[23][19][46]">
<a href="#virtex4-MGT-GT11[1]-DRP[51][5]">GT11[1]:  DRP[51] bit 5</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_2_4[4]">GT11[1]:  CLK_COR_SEQ_2_4 bit 4</a>
</td>
</tr>

<tr><td>B45</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[23][19][45]" title="MAIN[23][19][45]">
<a href="#virtex4-MGT-GT11[1]-DRP[51][4]">GT11[1]:  DRP[51] bit 4</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_2_4[3]">GT11[1]:  CLK_COR_SEQ_2_4 bit 3</a>
</td>
</tr>

<tr><td>B44</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[23][19][44]" title="MAIN[23][19][44]">
<a href="#virtex4-MGT-GT11[1]-DRP[51][3]">GT11[1]:  DRP[51] bit 3</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_2_4[2]">GT11[1]:  CLK_COR_SEQ_2_4 bit 2</a>
</td>
</tr>

<tr><td>B43</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[23][19][43]" title="MAIN[23][19][43]">
<a href="#virtex4-MGT-GT11[1]-DRP[51][2]">GT11[1]:  DRP[51] bit 2</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_2_4[1]">GT11[1]:  CLK_COR_SEQ_2_4 bit 1</a>
</td>
</tr>

<tr><td>B42</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[23][19][42]" title="MAIN[23][19][42]">
<a href="#virtex4-MGT-GT11[1]-DRP[51][1]">GT11[1]:  DRP[51] bit 1</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_2_4[0]">GT11[1]:  CLK_COR_SEQ_2_4 bit 0</a>
</td>
</tr>

<tr><td>B41</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[23][19][41]" title="MAIN[23][19][41]">
<a href="#virtex4-MGT-GT11[1]-DRP[51][0]">GT11[1]:  DRP[51] bit 0</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_2_3[10]">GT11[1]:  CLK_COR_SEQ_2_3 bit 10</a>
</td>
</tr>

<tr><td>B40</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B39</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B38</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[23][19][38]" title="MAIN[23][19][38]">
<a href="#virtex4-MGT-GT11[1]-DRP_MASK[43]">GT11[1]:  DRP_MASK bit 43</a>
</td>
</tr>

<tr><td>B37</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B36</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[23][19][36]" title="MAIN[23][19][36]">
<a href="#virtex4-MGT-GT11[1]-DRP[43][15]">GT11[1]:  DRP[43] bit 15</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_2_3[9]">GT11[1]:  CLK_COR_SEQ_2_3 bit 9</a>
</td>
</tr>

<tr><td>B35</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[23][19][35]" title="MAIN[23][19][35]">
<a href="#virtex4-MGT-GT11[1]-DRP[43][14]">GT11[1]:  DRP[43] bit 14</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_2_3[8]">GT11[1]:  CLK_COR_SEQ_2_3 bit 8</a>
</td>
</tr>

<tr><td>B34</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[23][19][34]" title="MAIN[23][19][34]">
<a href="#virtex4-MGT-GT11[1]-DRP[43][13]">GT11[1]:  DRP[43] bit 13</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_2_3[7]">GT11[1]:  CLK_COR_SEQ_2_3 bit 7</a>
</td>
</tr>

<tr><td>B33</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[23][19][33]" title="MAIN[23][19][33]">
<a href="#virtex4-MGT-GT11[1]-DRP[43][12]">GT11[1]:  DRP[43] bit 12</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_2_3[6]">GT11[1]:  CLK_COR_SEQ_2_3 bit 6</a>
</td>
</tr>

<tr><td>B32</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[23][19][32]" title="MAIN[23][19][32]">
<a href="#virtex4-MGT-GT11[1]-DRP[43][11]">GT11[1]:  DRP[43] bit 11</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_2_3[5]">GT11[1]:  CLK_COR_SEQ_2_3 bit 5</a>
</td>
</tr>

<tr><td>B31</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[23][19][31]" title="MAIN[23][19][31]">
<a href="#virtex4-MGT-GT11[1]-DRP[43][10]">GT11[1]:  DRP[43] bit 10</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_2_3[4]">GT11[1]:  CLK_COR_SEQ_2_3 bit 4</a>
</td>
</tr>

<tr><td>B30</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[23][19][30]" title="MAIN[23][19][30]">
<a href="#virtex4-MGT-GT11[1]-DRP[43][9]">GT11[1]:  DRP[43] bit 9</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_2_3[3]">GT11[1]:  CLK_COR_SEQ_2_3 bit 3</a>
</td>
</tr>

<tr><td>B29</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[23][19][29]" title="MAIN[23][19][29]">
<a href="#virtex4-MGT-GT11[1]-DRP[43][8]">GT11[1]:  DRP[43] bit 8</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_2_3[2]">GT11[1]:  CLK_COR_SEQ_2_3 bit 2</a>
</td>
</tr>

<tr><td>B28</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[23][19][28]" title="MAIN[23][19][28]">
<a href="#virtex4-MGT-GT11[1]-DRP[43][7]">GT11[1]:  DRP[43] bit 7</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_2_3[1]">GT11[1]:  CLK_COR_SEQ_2_3 bit 1</a>
</td>
</tr>

<tr><td>B27</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[23][19][27]" title="MAIN[23][19][27]">
<a href="#virtex4-MGT-GT11[1]-DRP[43][6]">GT11[1]:  DRP[43] bit 6</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_2_3[0]">GT11[1]:  CLK_COR_SEQ_2_3 bit 0</a>
</td>
</tr>

<tr><td>B26</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[23][19][26]" title="MAIN[23][19][26]">
<a href="#virtex4-MGT-GT11[1]-DRP[43][5]">GT11[1]:  DRP[43] bit 5</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_2_2[10]">GT11[1]:  CLK_COR_SEQ_2_2 bit 10</a>
</td>
</tr>

<tr><td>B25</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[23][19][25]" title="MAIN[23][19][25]">
<a href="#virtex4-MGT-GT11[1]-DRP[43][4]">GT11[1]:  DRP[43] bit 4</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_2_2[9]">GT11[1]:  CLK_COR_SEQ_2_2 bit 9</a>
</td>
</tr>

<tr><td>B24</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[23][19][24]" title="MAIN[23][19][24]">
<a href="#virtex4-MGT-GT11[1]-DRP[43][3]">GT11[1]:  DRP[43] bit 3</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_2_2[8]">GT11[1]:  CLK_COR_SEQ_2_2 bit 8</a>
</td>
</tr>

<tr><td>B23</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[23][19][23]" title="MAIN[23][19][23]">
<a href="#virtex4-MGT-GT11[1]-DRP[43][2]">GT11[1]:  DRP[43] bit 2</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_2_2[7]">GT11[1]:  CLK_COR_SEQ_2_2 bit 7</a>
</td>
</tr>

<tr><td>B22</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[23][19][22]" title="MAIN[23][19][22]">
<a href="#virtex4-MGT-GT11[1]-DRP[43][1]">GT11[1]:  DRP[43] bit 1</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_2_2[6]">GT11[1]:  CLK_COR_SEQ_2_2 bit 6</a>
</td>
</tr>

<tr><td>B21</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[23][19][21]" title="MAIN[23][19][21]">
<a href="#virtex4-MGT-GT11[1]-DRP[43][0]">GT11[1]:  DRP[43] bit 0</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_2_2[5]">GT11[1]:  CLK_COR_SEQ_2_2 bit 5</a>
</td>
</tr>

<tr><td>B20</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B19</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B18</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[23][19][18]" title="MAIN[23][19][18]">
<a href="#virtex4-MGT-GT11[1]-DRP_MASK[35]">GT11[1]:  DRP_MASK bit 35</a>
</td>
</tr>

<tr><td>B17</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B16</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[23][19][16]" title="MAIN[23][19][16]">
<a href="#virtex4-MGT-GT11[1]-DRP[35][15]">GT11[1]:  DRP[35] bit 15</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_2_2[4]">GT11[1]:  CLK_COR_SEQ_2_2 bit 4</a>
</td>
</tr>

<tr><td>B15</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[23][19][15]" title="MAIN[23][19][15]">
<a href="#virtex4-MGT-GT11[1]-DRP[35][14]">GT11[1]:  DRP[35] bit 14</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_2_2[3]">GT11[1]:  CLK_COR_SEQ_2_2 bit 3</a>
</td>
</tr>

<tr><td>B14</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[23][19][14]" title="MAIN[23][19][14]">
<a href="#virtex4-MGT-GT11[1]-DRP[35][13]">GT11[1]:  DRP[35] bit 13</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_2_2[2]">GT11[1]:  CLK_COR_SEQ_2_2 bit 2</a>
</td>
</tr>

<tr><td>B13</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[23][19][13]" title="MAIN[23][19][13]">
<a href="#virtex4-MGT-GT11[1]-DRP[35][12]">GT11[1]:  DRP[35] bit 12</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_2_2[1]">GT11[1]:  CLK_COR_SEQ_2_2 bit 1</a>
</td>
</tr>

<tr><td>B12</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[23][19][12]" title="MAIN[23][19][12]">
<a href="#virtex4-MGT-GT11[1]-DRP[35][11]">GT11[1]:  DRP[35] bit 11</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_2_2[0]">GT11[1]:  CLK_COR_SEQ_2_2 bit 0</a>
</td>
</tr>

<tr><td>B11</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[23][19][11]" title="MAIN[23][19][11]">
<a href="#virtex4-MGT-GT11[1]-DRP[35][10]">GT11[1]:  DRP[35] bit 10</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_2_1[10]">GT11[1]:  CLK_COR_SEQ_2_1 bit 10</a>
</td>
</tr>

<tr><td>B10</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[23][19][10]" title="MAIN[23][19][10]">
<a href="#virtex4-MGT-GT11[1]-DRP[35][9]">GT11[1]:  DRP[35] bit 9</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_2_1[9]">GT11[1]:  CLK_COR_SEQ_2_1 bit 9</a>
</td>
</tr>

<tr><td>B9</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[23][19][9]" title="MAIN[23][19][9]">
<a href="#virtex4-MGT-GT11[1]-DRP[35][8]">GT11[1]:  DRP[35] bit 8</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_2_1[8]">GT11[1]:  CLK_COR_SEQ_2_1 bit 8</a>
</td>
</tr>

<tr><td>B8</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[23][19][8]" title="MAIN[23][19][8]">
<a href="#virtex4-MGT-GT11[1]-DRP[35][7]">GT11[1]:  DRP[35] bit 7</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_2_1[7]">GT11[1]:  CLK_COR_SEQ_2_1 bit 7</a>
</td>
</tr>

<tr><td>B7</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[23][19][7]" title="MAIN[23][19][7]">
<a href="#virtex4-MGT-GT11[1]-DRP[35][6]">GT11[1]:  DRP[35] bit 6</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_2_1[6]">GT11[1]:  CLK_COR_SEQ_2_1 bit 6</a>
</td>
</tr>

<tr><td>B6</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[23][19][6]" title="MAIN[23][19][6]">
<a href="#virtex4-MGT-GT11[1]-DRP[35][5]">GT11[1]:  DRP[35] bit 5</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_2_1[5]">GT11[1]:  CLK_COR_SEQ_2_1 bit 5</a>
</td>
</tr>

<tr><td>B5</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[23][19][5]" title="MAIN[23][19][5]">
<a href="#virtex4-MGT-GT11[1]-DRP[35][4]">GT11[1]:  DRP[35] bit 4</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_2_1[4]">GT11[1]:  CLK_COR_SEQ_2_1 bit 4</a>
</td>
</tr>

<tr><td>B4</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[23][19][4]" title="MAIN[23][19][4]">
<a href="#virtex4-MGT-GT11[1]-DRP[35][3]">GT11[1]:  DRP[35] bit 3</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_2_1[3]">GT11[1]:  CLK_COR_SEQ_2_1 bit 3</a>
</td>
</tr>

<tr><td>B3</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[23][19][3]" title="MAIN[23][19][3]">
<a href="#virtex4-MGT-GT11[1]-DRP[35][2]">GT11[1]:  DRP[35] bit 2</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_2_1[2]">GT11[1]:  CLK_COR_SEQ_2_1 bit 2</a>
</td>
</tr>

<tr><td>B2</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[23][19][2]" title="MAIN[23][19][2]">
<a href="#virtex4-MGT-GT11[1]-DRP[35][1]">GT11[1]:  DRP[35] bit 1</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_2_1[1]">GT11[1]:  CLK_COR_SEQ_2_1 bit 1</a>
</td>
</tr>

<tr><td>B1</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[23][19][1]" title="MAIN[23][19][1]">
<a href="#virtex4-MGT-GT11[1]-DRP[35][0]">GT11[1]:  DRP[35] bit 0</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_2_1[0]">GT11[1]:  CLK_COR_SEQ_2_1 bit 0</a>
</td>
</tr>

<tr><td>B0</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex4 MGT rect MAIN[24]</caption>
<thead>
<tr><th rowspan="2">Bit</th><th colspan="20">Frame</th></tr>

<tr>
<th>F0</th>
<th>F1</th>
<th>F2</th>
<th>F3</th>
<th>F4</th>
<th>F5</th>
<th>F6</th>
<th>F7</th>
<th>F8</th>
<th>F9</th>
<th>F10</th>
<th>F11</th>
<th>F12</th>
<th>F13</th>
<th>F14</th>
<th>F15</th>
<th>F16</th>
<th>F17</th>
<th>F18</th>
<th>F19</th>
</tr>

</thead>

<tbody>
<tr><td>B79</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B78</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[24][19][78]" title="MAIN[24][19][78]">
<a href="#virtex4-MGT-GT11[1]-DRP_MASK[28]">GT11[1]:  DRP_MASK bit 28</a>
</td>
</tr>

<tr><td>B77</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B76</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[24][19][76]" title="MAIN[24][19][76]">
<a href="#virtex4-MGT-GT11[1]-DRP[28][15]">GT11[1]:  DRP[28] bit 15</a>
<a href="#virtex4-MGT-GT11[1]-TXLNDR_TST1[3]">GT11[1]:  TXLNDR_TST1 bit 3</a>
</td>
</tr>

<tr><td>B75</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[24][19][75]" title="MAIN[24][19][75]">
<a href="#virtex4-MGT-GT11[1]-DRP[28][14]">GT11[1]:  DRP[28] bit 14</a>
<a href="#virtex4-MGT-GT11[1]-TXLNDR_TST1[2]">GT11[1]:  TXLNDR_TST1 bit 2</a>
</td>
</tr>

<tr><td>B74</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[24][19][74]" title="MAIN[24][19][74]">
<a href="#virtex4-MGT-GT11[1]-DRP[28][13]">GT11[1]:  DRP[28] bit 13</a>
<a href="#virtex4-MGT-GT11[1]-TXLNDR_TST1[1]">GT11[1]:  TXLNDR_TST1 bit 1</a>
</td>
</tr>

<tr><td>B73</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[24][19][73]" title="MAIN[24][19][73]">
<a href="#virtex4-MGT-GT11[1]-DRP[28][12]">GT11[1]:  DRP[28] bit 12</a>
<a href="#virtex4-MGT-GT11[1]-TXLNDR_TST1[0]">GT11[1]:  TXLNDR_TST1 bit 0</a>
</td>
</tr>

<tr><td>B72</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[24][19][72]" title="MAIN[24][19][72]">
<a href="#virtex4-MGT-GT11[1]-DRP[28][11]">GT11[1]:  DRP[28] bit 11</a>
<a href="#virtex4-MGT-GT11[1]-TXLVLSHFTPD">GT11[1]:  TXLVLSHFTPD</a>
</td>
</tr>

<tr><td>B71</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[24][19][71]" title="MAIN[24][19][71]">
<a href="#virtex4-MGT-GT11[1]-DRP[28][10]">GT11[1]:  DRP[28] bit 10</a>
<a href="#virtex4-MGT-GT11[1]-TXPRE_PRDRV_DAC[2]">GT11[1]:  TXPRE_PRDRV_DAC bit 2</a>
</td>
</tr>

<tr><td>B70</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[24][19][70]" title="MAIN[24][19][70]">
<a href="#virtex4-MGT-GT11[1]-DRP[28][9]">GT11[1]:  DRP[28] bit 9</a>
<a href="#virtex4-MGT-GT11[1]-TXPRE_PRDRV_DAC[1]">GT11[1]:  TXPRE_PRDRV_DAC bit 1</a>
</td>
</tr>

<tr><td>B69</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[24][19][69]" title="MAIN[24][19][69]">
<a href="#virtex4-MGT-GT11[1]-DRP[28][8]">GT11[1]:  DRP[28] bit 8</a>
<a href="#virtex4-MGT-GT11[1]-TXPRE_PRDRV_DAC[0]">GT11[1]:  TXPRE_PRDRV_DAC bit 0</a>
</td>
</tr>

<tr><td>B68</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[24][19][68]" title="MAIN[24][19][68]">
<a href="#virtex4-MGT-GT11[1]-DRP[28][7]">GT11[1]:  DRP[28] bit 7</a>
<a href="#virtex4-MGT-GT11[1]-TXPRE_TAP_PD">GT11[1]:  TXPRE_TAP_PD</a>
</td>
</tr>

<tr><td>B67</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[24][19][67]" title="MAIN[24][19][67]">
<a href="#virtex4-MGT-GT11[1]-DRP[28][6]">GT11[1]:  DRP[28] bit 6</a>
<a href="#virtex4-MGT-GT11[1]-TXPRE_TAP_DAC[4]">GT11[1]:  TXPRE_TAP_DAC bit 4</a>
</td>
</tr>

<tr><td>B66</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[24][19][66]" title="MAIN[24][19][66]">
<a href="#virtex4-MGT-GT11[1]-DRP[28][5]">GT11[1]:  DRP[28] bit 5</a>
<a href="#virtex4-MGT-GT11[1]-TXPRE_TAP_DAC[3]">GT11[1]:  TXPRE_TAP_DAC bit 3</a>
</td>
</tr>

<tr><td>B65</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[24][19][65]" title="MAIN[24][19][65]">
<a href="#virtex4-MGT-GT11[1]-DRP[28][4]">GT11[1]:  DRP[28] bit 4</a>
<a href="#virtex4-MGT-GT11[1]-TXDIGPD">GT11[1]:  TXDIGPD</a>
</td>
</tr>

<tr><td>B64</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[24][19][64]" title="MAIN[24][19][64]">
<a href="#virtex4-MGT-GT11[1]-DRP[28][3]">GT11[1]:  DRP[28] bit 3</a>
<a href="#virtex4-MGT-GT11[1]-TXCLKMODE[3]">GT11[1]:  TXCLKMODE bit 3</a>
</td>
</tr>

<tr><td>B63</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[24][19][63]" title="MAIN[24][19][63]">
<a href="#virtex4-MGT-GT11[1]-DRP[28][2]">GT11[1]:  DRP[28] bit 2</a>
<a href="#virtex4-MGT-GT11[1]-TXCLKMODE[2]">GT11[1]:  TXCLKMODE bit 2</a>
</td>
</tr>

<tr><td>B62</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[24][19][62]" title="MAIN[24][19][62]">
<a href="#virtex4-MGT-GT11[1]-DRP[28][1]">GT11[1]:  DRP[28] bit 1</a>
<a href="#virtex4-MGT-GT11[1]-TXCLKMODE[1]">GT11[1]:  TXCLKMODE bit 1</a>
</td>
</tr>

<tr><td>B61</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[24][19][61]" title="MAIN[24][19][61]">
<a href="#virtex4-MGT-GT11[1]-DRP[28][0]">GT11[1]:  DRP[28] bit 0</a>
<a href="#virtex4-MGT-GT11[1]-TXCLKMODE[0]">GT11[1]:  TXCLKMODE bit 0</a>
</td>
</tr>

<tr><td>B60</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B59</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B58</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[24][19][58]" title="MAIN[24][19][58]">
<a href="#virtex4-MGT-GT11[1]-DRP_MASK[20]">GT11[1]:  DRP_MASK bit 20</a>
</td>
</tr>

<tr><td>B57</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B56</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[24][19][56]" title="MAIN[24][19][56]">
<a href="#virtex4-MGT-GT11[1]-DRP[20][15]">GT11[1]:  DRP[20] bit 15</a>
<a href="#virtex4-MGT-GT11[1]-TXPRE_TAP_DAC[2]">GT11[1]:  TXPRE_TAP_DAC bit 2</a>
</td>
</tr>

<tr><td>B55</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[24][19][55]" title="MAIN[24][19][55]">
<a href="#virtex4-MGT-GT11[1]-DRP[20][14]">GT11[1]:  DRP[20] bit 14</a>
<a href="#virtex4-MGT-GT11[1]-TXPRE_TAP_DAC[1]">GT11[1]:  TXPRE_TAP_DAC bit 1</a>
</td>
</tr>

<tr><td>B54</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[24][19][54]" title="MAIN[24][19][54]">
<a href="#virtex4-MGT-GT11[1]-DRP[20][13]">GT11[1]:  DRP[20] bit 13</a>
<a href="#virtex4-MGT-GT11[1]-TXPRE_TAP_DAC[0]">GT11[1]:  TXPRE_TAP_DAC bit 0</a>
</td>
</tr>

<tr><td>B53</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[24][19][53]" title="MAIN[24][19][53]">
<a href="#virtex4-MGT-GT11[1]-DRP[20][12]">GT11[1]:  DRP[20] bit 12</a>
<a href="#virtex4-MGT-GT11[1]-TXCFGENABLE">GT11[1]:  TXCFGENABLE</a>
</td>
</tr>

<tr><td>B52</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[24][19][52]" title="MAIN[24][19][52]">
<a href="#virtex4-MGT-GT11[1]-DRP[20][11]">GT11[1]:  DRP[20] bit 11</a>
<a href="#virtex4-MGT-GT11[1]-TXHIGHSIGNALEN">GT11[1]:  TXHIGHSIGNALEN</a>
</td>
</tr>

<tr><td>B51</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[24][19][51]" title="MAIN[24][19][51]">
<a href="#virtex4-MGT-GT11[1]-DRP[20][10]">GT11[1]:  DRP[20] bit 10</a>
<a href="#virtex4-MGT-GT11[1]-TXAREFBIASSEL">GT11[1]:  TXAREFBIASSEL</a>
</td>
</tr>

<tr><td>B50</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[24][19][50]" title="MAIN[24][19][50]">
<a href="#virtex4-MGT-GT11[1]-DRP[20][9]">GT11[1]:  DRP[20] bit 9</a>
<a href="#virtex4-MGT-GT11[1]-TXTERMTRIM[3]">GT11[1]:  TXTERMTRIM bit 3</a>
</td>
</tr>

<tr><td>B49</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[24][19][49]" title="MAIN[24][19][49]">
<a href="#virtex4-MGT-GT11[1]-DRP[20][8]">GT11[1]:  DRP[20] bit 8</a>
<a href="#virtex4-MGT-GT11[1]-TXTERMTRIM[2]">GT11[1]:  TXTERMTRIM bit 2</a>
</td>
</tr>

<tr><td>B48</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[24][19][48]" title="MAIN[24][19][48]">
<a href="#virtex4-MGT-GT11[1]-DRP[20][7]">GT11[1]:  DRP[20] bit 7</a>
<a href="#virtex4-MGT-GT11[1]-TXTERMTRIM[1]">GT11[1]:  TXTERMTRIM bit 1</a>
</td>
</tr>

<tr><td>B47</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[24][19][47]" title="MAIN[24][19][47]">
<a href="#virtex4-MGT-GT11[1]-DRP[20][6]">GT11[1]:  DRP[20] bit 6</a>
<a href="#virtex4-MGT-GT11[1]-TXTERMTRIM[0]">GT11[1]:  TXTERMTRIM bit 0</a>
</td>
</tr>

<tr><td>B46</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[24][19][46]" title="MAIN[24][19][46]">
<a href="#virtex4-MGT-GT11[1]-DRP[20][5]">GT11[1]:  DRP[20] bit 5</a>
<a href="#virtex4-MGT-GT11[1]-TXASYNCDIVIDE[1]">GT11[1]:  TXASYNCDIVIDE bit 1</a>
</td>
</tr>

<tr><td>B45</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[24][19][45]" title="MAIN[24][19][45]">
<a href="#virtex4-MGT-GT11[1]-DRP[20][4]">GT11[1]:  DRP[20] bit 4</a>
<a href="#virtex4-MGT-GT11[1]-TXSLEWRATE">GT11[1]:  TXSLEWRATE</a>
</td>
</tr>

<tr><td>B44</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[24][19][44]" title="MAIN[24][19][44]">
<a href="#virtex4-MGT-GT11[1]-DRP[20][3]">GT11[1]:  DRP[20] bit 3</a>
<a href="#virtex4-MGT-GT11[1]-TXPOST_PRDRV_DAC[2]">GT11[1]:  TXPOST_PRDRV_DAC bit 2</a>
</td>
</tr>

<tr><td>B43</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[24][19][43]" title="MAIN[24][19][43]">
<a href="#virtex4-MGT-GT11[1]-DRP[20][2]">GT11[1]:  DRP[20] bit 2</a>
<a href="#virtex4-MGT-GT11[1]-TXPOST_PRDRV_DAC[1]">GT11[1]:  TXPOST_PRDRV_DAC bit 1</a>
</td>
</tr>

<tr><td>B42</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[24][19][42]" title="MAIN[24][19][42]">
<a href="#virtex4-MGT-GT11[1]-DRP[20][1]">GT11[1]:  DRP[20] bit 1</a>
<a href="#virtex4-MGT-GT11[1]-TXPOST_PRDRV_DAC[0]">GT11[1]:  TXPOST_PRDRV_DAC bit 0</a>
</td>
</tr>

<tr><td>B41</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[24][19][41]" title="MAIN[24][19][41]">
<a href="#virtex4-MGT-GT11[1]-DRP[20][0]">GT11[1]:  DRP[20] bit 0</a>
<a href="#virtex4-MGT-GT11[1]-TXDAT_PRDRV_DAC[2]">GT11[1]:  TXDAT_PRDRV_DAC bit 2</a>
</td>
</tr>

<tr><td>B40</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B39</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B38</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[24][19][38]" title="MAIN[24][19][38]">
<a href="#virtex4-MGT-GT11[1]-DRP_MASK[12]">GT11[1]:  DRP_MASK bit 12</a>
</td>
</tr>

<tr><td>B37</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B36</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[24][19][36]" title="MAIN[24][19][36]">
<a href="#virtex4-MGT-GT11[1]-DRP[12][15]">GT11[1]:  DRP[12] bit 15</a>
<a href="#virtex4-MGT-GT11[1]-TXDAT_PRDRV_DAC[1]">GT11[1]:  TXDAT_PRDRV_DAC bit 1</a>
</td>
</tr>

<tr><td>B35</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[24][19][35]" title="MAIN[24][19][35]">
<a href="#virtex4-MGT-GT11[1]-DRP[12][14]">GT11[1]:  DRP[12] bit 14</a>
<a href="#virtex4-MGT-GT11[1]-TXDAT_PRDRV_DAC[0]">GT11[1]:  TXDAT_PRDRV_DAC bit 0</a>
</td>
</tr>

<tr><td>B34</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[24][19][34]" title="MAIN[24][19][34]">
<a href="#virtex4-MGT-GT11[1]-DRP[12][13]">GT11[1]:  DRP[12] bit 13</a>
<a href="#virtex4-MGT-GT11[1]-TXASYNCDIVIDE[0]">GT11[1]:  TXASYNCDIVIDE bit 0</a>
</td>
</tr>

<tr><td>B33</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[24][19][33]" title="MAIN[24][19][33]">
<a href="#virtex4-MGT-GT11[1]-DRP[12][12]">GT11[1]:  DRP[12] bit 12</a>
<a href="#virtex4-MGT-GT11[1]-TXPOST_TAP_PD">GT11[1]:  TXPOST_TAP_PD</a>
</td>
</tr>

<tr><td>B32</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[24][19][32]" title="MAIN[24][19][32]">
<a href="#virtex4-MGT-GT11[1]-DRP[12][11]">GT11[1]:  DRP[12] bit 11</a>
<a href="#virtex4-MGT-GT11[1]-TXPOST_TAP_DAC[4]">GT11[1]:  TXPOST_TAP_DAC bit 4</a>
</td>
</tr>

<tr><td>B31</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[24][19][31]" title="MAIN[24][19][31]">
<a href="#virtex4-MGT-GT11[1]-DRP[12][10]">GT11[1]:  DRP[12] bit 10</a>
<a href="#virtex4-MGT-GT11[1]-TXPOST_TAP_DAC[3]">GT11[1]:  TXPOST_TAP_DAC bit 3</a>
</td>
</tr>

<tr><td>B30</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[24][19][30]" title="MAIN[24][19][30]">
<a href="#virtex4-MGT-GT11[1]-DRP[12][9]">GT11[1]:  DRP[12] bit 9</a>
<a href="#virtex4-MGT-GT11[1]-TXPOST_TAP_DAC[2]">GT11[1]:  TXPOST_TAP_DAC bit 2</a>
</td>
</tr>

<tr><td>B29</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[24][19][29]" title="MAIN[24][19][29]">
<a href="#virtex4-MGT-GT11[1]-DRP[12][8]">GT11[1]:  DRP[12] bit 8</a>
<a href="#virtex4-MGT-GT11[1]-TXPOST_TAP_DAC[1]">GT11[1]:  TXPOST_TAP_DAC bit 1</a>
</td>
</tr>

<tr><td>B28</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[24][19][28]" title="MAIN[24][19][28]">
<a href="#virtex4-MGT-GT11[1]-DRP[12][7]">GT11[1]:  DRP[12] bit 7</a>
<a href="#virtex4-MGT-GT11[1]-TXPOST_TAP_DAC[0]">GT11[1]:  TXPOST_TAP_DAC bit 0</a>
</td>
</tr>

<tr><td>B27</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[24][19][27]" title="MAIN[24][19][27]">
<a href="#virtex4-MGT-GT11[1]-DRP[12][6]">GT11[1]:  DRP[12] bit 6</a>
<a href="#virtex4-MGT-GT11[1]-TXLNDR_TST2[1]">GT11[1]:  TXLNDR_TST2 bit 1</a>
</td>
</tr>

<tr><td>B26</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[24][19][26]" title="MAIN[24][19][26]">
<a href="#virtex4-MGT-GT11[1]-DRP[12][5]">GT11[1]:  DRP[12] bit 5</a>
<a href="#virtex4-MGT-GT11[1]-TXLNDR_TST2[0]">GT11[1]:  TXLNDR_TST2 bit 0</a>
</td>
</tr>

<tr><td>B25</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[24][19][25]" title="MAIN[24][19][25]">
<a href="#virtex4-MGT-GT11[1]-DRP[12][4]">GT11[1]:  DRP[12] bit 4</a>
<a href="#virtex4-MGT-GT11[1]-TXDAT_TAP_DAC[4]">GT11[1]:  TXDAT_TAP_DAC bit 4</a>
</td>
</tr>

<tr><td>B24</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[24][19][24]" title="MAIN[24][19][24]">
<a href="#virtex4-MGT-GT11[1]-DRP[12][3]">GT11[1]:  DRP[12] bit 3</a>
<a href="#virtex4-MGT-GT11[1]-TXDAT_TAP_DAC[3]">GT11[1]:  TXDAT_TAP_DAC bit 3</a>
</td>
</tr>

<tr><td>B23</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[24][19][23]" title="MAIN[24][19][23]">
<a href="#virtex4-MGT-GT11[1]-DRP[12][2]">GT11[1]:  DRP[12] bit 2</a>
<a href="#virtex4-MGT-GT11[1]-TXDAT_TAP_DAC[2]">GT11[1]:  TXDAT_TAP_DAC bit 2</a>
</td>
</tr>

<tr><td>B22</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[24][19][22]" title="MAIN[24][19][22]">
<a href="#virtex4-MGT-GT11[1]-DRP[12][1]">GT11[1]:  DRP[12] bit 1</a>
<a href="#virtex4-MGT-GT11[1]-TXDAT_TAP_DAC[1]">GT11[1]:  TXDAT_TAP_DAC bit 1</a>
</td>
</tr>

<tr><td>B21</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[24][19][21]" title="MAIN[24][19][21]">
<a href="#virtex4-MGT-GT11[1]-DRP[12][0]">GT11[1]:  DRP[12] bit 0</a>
<a href="#virtex4-MGT-GT11[1]-TXDAT_TAP_DAC[0]">GT11[1]:  TXDAT_TAP_DAC bit 0</a>
</td>
</tr>

<tr><td>B20</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B19</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B18</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[24][19][18]" title="MAIN[24][19][18]">
<a href="#virtex4-MGT-GT11[1]-DRP_MASK[4]">GT11[1]:  DRP_MASK bit 4</a>
</td>
</tr>

<tr><td>B17</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B16</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[24][19][16]" title="MAIN[24][19][16]">
<a href="#virtex4-MGT-GT11[1]-DRP[4][15]">GT11[1]:  DRP[4] bit 15</a>
<a href="#virtex4-MGT-GT11[1]-TXLNDR_TST3[14]">GT11[1]:  TXLNDR_TST3 bit 14</a>
</td>
</tr>

<tr><td>B15</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[24][19][15]" title="MAIN[24][19][15]">
<a href="#virtex4-MGT-GT11[1]-DRP[4][14]">GT11[1]:  DRP[4] bit 14</a>
<a href="#virtex4-MGT-GT11[1]-TXLNDR_TST3[13]">GT11[1]:  TXLNDR_TST3 bit 13</a>
</td>
</tr>

<tr><td>B14</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[24][19][14]" title="MAIN[24][19][14]">
<a href="#virtex4-MGT-GT11[1]-DRP[4][13]">GT11[1]:  DRP[4] bit 13</a>
<a href="#virtex4-MGT-GT11[1]-TXLNDR_TST3[12]">GT11[1]:  TXLNDR_TST3 bit 12</a>
</td>
</tr>

<tr><td>B13</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[24][19][13]" title="MAIN[24][19][13]">
<a href="#virtex4-MGT-GT11[1]-DRP[4][12]">GT11[1]:  DRP[4] bit 12</a>
<a href="#virtex4-MGT-GT11[1]-TXLNDR_TST3[11]">GT11[1]:  TXLNDR_TST3 bit 11</a>
</td>
</tr>

<tr><td>B12</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[24][19][12]" title="MAIN[24][19][12]">
<a href="#virtex4-MGT-GT11[1]-DRP[4][11]">GT11[1]:  DRP[4] bit 11</a>
<a href="#virtex4-MGT-GT11[1]-TXLNDR_TST3[10]">GT11[1]:  TXLNDR_TST3 bit 10</a>
</td>
</tr>

<tr><td>B11</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[24][19][11]" title="MAIN[24][19][11]">
<a href="#virtex4-MGT-GT11[1]-DRP[4][10]">GT11[1]:  DRP[4] bit 10</a>
<a href="#virtex4-MGT-GT11[1]-TXLNDR_TST3[9]">GT11[1]:  TXLNDR_TST3 bit 9</a>
</td>
</tr>

<tr><td>B10</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[24][19][10]" title="MAIN[24][19][10]">
<a href="#virtex4-MGT-GT11[1]-DRP[4][9]">GT11[1]:  DRP[4] bit 9</a>
<a href="#virtex4-MGT-GT11[1]-TXLNDR_TST3[8]">GT11[1]:  TXLNDR_TST3 bit 8</a>
</td>
</tr>

<tr><td>B9</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[24][19][9]" title="MAIN[24][19][9]">
<a href="#virtex4-MGT-GT11[1]-DRP[4][8]">GT11[1]:  DRP[4] bit 8</a>
<a href="#virtex4-MGT-GT11[1]-TXLNDR_TST3[7]">GT11[1]:  TXLNDR_TST3 bit 7</a>
</td>
</tr>

<tr><td>B8</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[24][19][8]" title="MAIN[24][19][8]">
<a href="#virtex4-MGT-GT11[1]-DRP[4][7]">GT11[1]:  DRP[4] bit 7</a>
<a href="#virtex4-MGT-GT11[1]-TXLNDR_TST3[6]">GT11[1]:  TXLNDR_TST3 bit 6</a>
</td>
</tr>

<tr><td>B7</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[24][19][7]" title="MAIN[24][19][7]">
<a href="#virtex4-MGT-GT11[1]-DRP[4][6]">GT11[1]:  DRP[4] bit 6</a>
<a href="#virtex4-MGT-GT11[1]-TXLNDR_TST3[5]">GT11[1]:  TXLNDR_TST3 bit 5</a>
</td>
</tr>

<tr><td>B6</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[24][19][6]" title="MAIN[24][19][6]">
<a href="#virtex4-MGT-GT11[1]-DRP[4][5]">GT11[1]:  DRP[4] bit 5</a>
<a href="#virtex4-MGT-GT11[1]-TXLNDR_TST3[4]">GT11[1]:  TXLNDR_TST3 bit 4</a>
</td>
</tr>

<tr><td>B5</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[24][19][5]" title="MAIN[24][19][5]">
<a href="#virtex4-MGT-GT11[1]-DRP[4][4]">GT11[1]:  DRP[4] bit 4</a>
<a href="#virtex4-MGT-GT11[1]-TXLNDR_TST3[3]">GT11[1]:  TXLNDR_TST3 bit 3</a>
</td>
</tr>

<tr><td>B4</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[24][19][4]" title="MAIN[24][19][4]">
<a href="#virtex4-MGT-GT11[1]-DRP[4][3]">GT11[1]:  DRP[4] bit 3</a>
<a href="#virtex4-MGT-GT11[1]-TXLNDR_TST3[2]">GT11[1]:  TXLNDR_TST3 bit 2</a>
</td>
</tr>

<tr><td>B3</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[24][19][3]" title="MAIN[24][19][3]">
<a href="#virtex4-MGT-GT11[1]-DRP[4][2]">GT11[1]:  DRP[4] bit 2</a>
<a href="#virtex4-MGT-GT11[1]-TXLNDR_TST3[1]">GT11[1]:  TXLNDR_TST3 bit 1</a>
</td>
</tr>

<tr><td>B2</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[24][19][2]" title="MAIN[24][19][2]">
<a href="#virtex4-MGT-GT11[1]-DRP[4][1]">GT11[1]:  DRP[4] bit 1</a>
<a href="#virtex4-MGT-GT11[1]-TXLNDR_TST3[0]">GT11[1]:  TXLNDR_TST3 bit 0</a>
</td>
</tr>

<tr><td>B1</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[24][19][1]" title="MAIN[24][19][1]">
<a href="#virtex4-MGT-GT11[1]-DRP[4][0]">GT11[1]:  DRP[4] bit 0</a>
<a href="#virtex4-MGT-GT11[1]-TXPD">GT11[1]:  TXPD</a>
</td>
</tr>

<tr><td>B0</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex4 MGT rect MAIN[25]</caption>
<thead>
<tr><th rowspan="2">Bit</th><th colspan="20">Frame</th></tr>

<tr>
<th>F0</th>
<th>F1</th>
<th>F2</th>
<th>F3</th>
<th>F4</th>
<th>F5</th>
<th>F6</th>
<th>F7</th>
<th>F8</th>
<th>F9</th>
<th>F10</th>
<th>F11</th>
<th>F12</th>
<th>F13</th>
<th>F14</th>
<th>F15</th>
<th>F16</th>
<th>F17</th>
<th>F18</th>
<th>F19</th>
</tr>

</thead>

<tbody>
<tr><td>B79</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B78</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[25][19][78]" title="MAIN[25][19][78]">
<a href="#virtex4-MGT-GT11[1]-DRP_MASK[60]">GT11[1]:  DRP_MASK bit 60</a>
</td>
</tr>

<tr><td>B77</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B76</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[25][19][76]" title="MAIN[25][19][76]">
<a href="#virtex4-MGT-GT11[1]-DRP[60][15]">GT11[1]:  DRP[60] bit 15</a>
<a href="#virtex4-MGT-GT11[1]-RXDATA_SEL[1]">GT11[1]:  RXDATA_SEL bit 1</a>
</td>
</tr>

<tr><td>B75</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[25][19][75]" title="MAIN[25][19][75]">
<a href="#virtex4-MGT-GT11[1]-DRP[60][14]">GT11[1]:  DRP[60] bit 14</a>
<a href="#virtex4-MGT-GT11[1]-RXDATA_SEL[0]">GT11[1]:  RXDATA_SEL bit 0</a>
</td>
</tr>

<tr><td>B74</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[25][19][74]" title="MAIN[25][19][74]">
<a href="#virtex4-MGT-GT11[1]-DRP[60][13]">GT11[1]:  DRP[60] bit 13</a>
<a href="#virtex4-MGT-GT11[1]-TXDATA_SEL[1]">GT11[1]:  TXDATA_SEL bit 1</a>
</td>
</tr>

<tr><td>B73</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[25][19][73]" title="MAIN[25][19][73]">
<a href="#virtex4-MGT-GT11[1]-DRP[60][12]">GT11[1]:  DRP[60] bit 12</a>
<a href="#virtex4-MGT-GT11[1]-TXDATA_SEL[0]">GT11[1]:  TXDATA_SEL bit 0</a>
</td>
</tr>

<tr><td>B72</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[25][19][72]" title="MAIN[25][19][72]">
<a href="#virtex4-MGT-GT11[1]-DRP[60][11]">GT11[1]:  DRP[60] bit 11</a>
<a href="#virtex4-MGT-GT11[1]-RESERVED_CCB">GT11[1]:  RESERVED_CCB</a>
</td>
</tr>

<tr><td>B71</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[25][19][71]" title="MAIN[25][19][71]">
<a href="#virtex4-MGT-GT11[1]-DRP[60][10]">GT11[1]:  DRP[60] bit 10</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_MIN_LAT[5]">GT11[1]:  CLK_COR_MIN_LAT bit 5</a>
</td>
</tr>

<tr><td>B70</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[25][19][70]" title="MAIN[25][19][70]">
<a href="#virtex4-MGT-GT11[1]-DRP[60][9]">GT11[1]:  DRP[60] bit 9</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_MIN_LAT[4]">GT11[1]:  CLK_COR_MIN_LAT bit 4</a>
</td>
</tr>

<tr><td>B69</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[25][19][69]" title="MAIN[25][19][69]">
<a href="#virtex4-MGT-GT11[1]-DRP[60][8]">GT11[1]:  DRP[60] bit 8</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_MIN_LAT[3]">GT11[1]:  CLK_COR_MIN_LAT bit 3</a>
</td>
</tr>

<tr><td>B68</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[25][19][68]" title="MAIN[25][19][68]">
<a href="#virtex4-MGT-GT11[1]-DRP[60][7]">GT11[1]:  DRP[60] bit 7</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_MIN_LAT[2]">GT11[1]:  CLK_COR_MIN_LAT bit 2</a>
</td>
</tr>

<tr><td>B67</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[25][19][67]" title="MAIN[25][19][67]">
<a href="#virtex4-MGT-GT11[1]-DRP[60][6]">GT11[1]:  DRP[60] bit 6</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_MIN_LAT[1]">GT11[1]:  CLK_COR_MIN_LAT bit 1</a>
</td>
</tr>

<tr><td>B66</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[25][19][66]" title="MAIN[25][19][66]">
<a href="#virtex4-MGT-GT11[1]-DRP[60][5]">GT11[1]:  DRP[60] bit 5</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_MIN_LAT[0]">GT11[1]:  CLK_COR_MIN_LAT bit 0</a>
</td>
</tr>

<tr><td>B65</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[25][19][65]" title="MAIN[25][19][65]">
<a href="#virtex4-MGT-GT11[1]-DRP[60][4]">GT11[1]:  DRP[60] bit 4</a>
<a href="#virtex4-MGT-GT11[1]-RESERVED_CCA">GT11[1]:  RESERVED_CCA</a>
</td>
</tr>

<tr><td>B64</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[25][19][64]" title="MAIN[25][19][64]">
<a href="#virtex4-MGT-GT11[1]-DRP[60][3]">GT11[1]:  DRP[60] bit 3</a>
<a href="#virtex4-MGT-GT11[1]-PCS_BIT_SLIP">GT11[1]:  PCS_BIT_SLIP</a>
</td>
</tr>

<tr><td>B63</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[25][19][63]" title="MAIN[25][19][63]">
<a href="#virtex4-MGT-GT11[1]-DRP[60][2]">GT11[1]:  DRP[60] bit 2</a>
<a href="#virtex4-MGT-GT11[1]-DIGRX_SYNC_MODE">GT11[1]:  DIGRX_SYNC_MODE</a>
</td>
</tr>

<tr><td>B62</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[25][19][62]" title="MAIN[25][19][62]">
<a href="#virtex4-MGT-GT11[1]-DRP[60][1]">GT11[1]:  DRP[60] bit 1</a>
<a href="#virtex4-MGT-GT11[1]-DIGRX_FWDCLK[1]">GT11[1]:  DIGRX_FWDCLK bit 1</a>
</td>
</tr>

<tr><td>B61</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[25][19][61]" title="MAIN[25][19][61]">
<a href="#virtex4-MGT-GT11[1]-DRP[60][0]">GT11[1]:  DRP[60] bit 0</a>
<a href="#virtex4-MGT-GT11[1]-DIGRX_FWDCLK[0]">GT11[1]:  DIGRX_FWDCLK bit 0</a>
</td>
</tr>

<tr><td>B60</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B59</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B58</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[25][19][58]" title="MAIN[25][19][58]">
<a href="#virtex4-MGT-GT11[1]-DRP_MASK[52]">GT11[1]:  DRP_MASK bit 52</a>
</td>
</tr>

<tr><td>B57</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B56</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[25][19][56]" title="MAIN[25][19][56]">
<a href="#virtex4-MGT-GT11[1]-DRP[52][15]">GT11[1]:  DRP[52] bit 15</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_1_MASK[3]">GT11[1]:  CLK_COR_SEQ_1_MASK bit 3</a>
</td>
</tr>

<tr><td>B55</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[25][19][55]" title="MAIN[25][19][55]">
<a href="#virtex4-MGT-GT11[1]-DRP[52][14]">GT11[1]:  DRP[52] bit 14</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_1_MASK[2]">GT11[1]:  CLK_COR_SEQ_1_MASK bit 2</a>
</td>
</tr>

<tr><td>B54</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[25][19][54]" title="MAIN[25][19][54]">
<a href="#virtex4-MGT-GT11[1]-DRP[52][13]">GT11[1]:  DRP[52] bit 13</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_1_MASK[1]">GT11[1]:  CLK_COR_SEQ_1_MASK bit 1</a>
</td>
</tr>

<tr><td>B53</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[25][19][53]" title="MAIN[25][19][53]">
<a href="#virtex4-MGT-GT11[1]-DRP[52][12]">GT11[1]:  DRP[52] bit 12</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_1_MASK[0]">GT11[1]:  CLK_COR_SEQ_1_MASK bit 0</a>
</td>
</tr>

<tr><td>B52</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[25][19][52]" title="MAIN[25][19][52]">
<a href="#virtex4-MGT-GT11[1]-DRP[52][11]">GT11[1]:  DRP[52] bit 11</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_1_4[10]">GT11[1]:  CLK_COR_SEQ_1_4 bit 10</a>
</td>
</tr>

<tr><td>B51</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[25][19][51]" title="MAIN[25][19][51]">
<a href="#virtex4-MGT-GT11[1]-DRP[52][10]">GT11[1]:  DRP[52] bit 10</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_1_4[9]">GT11[1]:  CLK_COR_SEQ_1_4 bit 9</a>
</td>
</tr>

<tr><td>B50</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[25][19][50]" title="MAIN[25][19][50]">
<a href="#virtex4-MGT-GT11[1]-DRP[52][9]">GT11[1]:  DRP[52] bit 9</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_1_4[8]">GT11[1]:  CLK_COR_SEQ_1_4 bit 8</a>
</td>
</tr>

<tr><td>B49</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[25][19][49]" title="MAIN[25][19][49]">
<a href="#virtex4-MGT-GT11[1]-DRP[52][8]">GT11[1]:  DRP[52] bit 8</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_1_4[7]">GT11[1]:  CLK_COR_SEQ_1_4 bit 7</a>
</td>
</tr>

<tr><td>B48</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[25][19][48]" title="MAIN[25][19][48]">
<a href="#virtex4-MGT-GT11[1]-DRP[52][7]">GT11[1]:  DRP[52] bit 7</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_1_4[6]">GT11[1]:  CLK_COR_SEQ_1_4 bit 6</a>
</td>
</tr>

<tr><td>B47</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[25][19][47]" title="MAIN[25][19][47]">
<a href="#virtex4-MGT-GT11[1]-DRP[52][6]">GT11[1]:  DRP[52] bit 6</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_1_4[5]">GT11[1]:  CLK_COR_SEQ_1_4 bit 5</a>
</td>
</tr>

<tr><td>B46</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[25][19][46]" title="MAIN[25][19][46]">
<a href="#virtex4-MGT-GT11[1]-DRP[52][5]">GT11[1]:  DRP[52] bit 5</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_1_4[4]">GT11[1]:  CLK_COR_SEQ_1_4 bit 4</a>
</td>
</tr>

<tr><td>B45</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[25][19][45]" title="MAIN[25][19][45]">
<a href="#virtex4-MGT-GT11[1]-DRP[52][4]">GT11[1]:  DRP[52] bit 4</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_1_4[3]">GT11[1]:  CLK_COR_SEQ_1_4 bit 3</a>
</td>
</tr>

<tr><td>B44</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[25][19][44]" title="MAIN[25][19][44]">
<a href="#virtex4-MGT-GT11[1]-DRP[52][3]">GT11[1]:  DRP[52] bit 3</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_1_4[2]">GT11[1]:  CLK_COR_SEQ_1_4 bit 2</a>
</td>
</tr>

<tr><td>B43</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[25][19][43]" title="MAIN[25][19][43]">
<a href="#virtex4-MGT-GT11[1]-DRP[52][2]">GT11[1]:  DRP[52] bit 2</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_1_4[1]">GT11[1]:  CLK_COR_SEQ_1_4 bit 1</a>
</td>
</tr>

<tr><td>B42</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[25][19][42]" title="MAIN[25][19][42]">
<a href="#virtex4-MGT-GT11[1]-DRP[52][1]">GT11[1]:  DRP[52] bit 1</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_1_4[0]">GT11[1]:  CLK_COR_SEQ_1_4 bit 0</a>
</td>
</tr>

<tr><td>B41</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[25][19][41]" title="MAIN[25][19][41]">
<a href="#virtex4-MGT-GT11[1]-DRP[52][0]">GT11[1]:  DRP[52] bit 0</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_1_3[10]">GT11[1]:  CLK_COR_SEQ_1_3 bit 10</a>
</td>
</tr>

<tr><td>B40</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B39</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B38</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[25][19][38]" title="MAIN[25][19][38]">
<a href="#virtex4-MGT-GT11[1]-DRP_MASK[44]">GT11[1]:  DRP_MASK bit 44</a>
</td>
</tr>

<tr><td>B37</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B36</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[25][19][36]" title="MAIN[25][19][36]">
<a href="#virtex4-MGT-GT11[1]-DRP[44][15]">GT11[1]:  DRP[44] bit 15</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_1_3[9]">GT11[1]:  CLK_COR_SEQ_1_3 bit 9</a>
</td>
</tr>

<tr><td>B35</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[25][19][35]" title="MAIN[25][19][35]">
<a href="#virtex4-MGT-GT11[1]-DRP[44][14]">GT11[1]:  DRP[44] bit 14</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_1_3[8]">GT11[1]:  CLK_COR_SEQ_1_3 bit 8</a>
</td>
</tr>

<tr><td>B34</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[25][19][34]" title="MAIN[25][19][34]">
<a href="#virtex4-MGT-GT11[1]-DRP[44][13]">GT11[1]:  DRP[44] bit 13</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_1_3[7]">GT11[1]:  CLK_COR_SEQ_1_3 bit 7</a>
</td>
</tr>

<tr><td>B33</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[25][19][33]" title="MAIN[25][19][33]">
<a href="#virtex4-MGT-GT11[1]-DRP[44][12]">GT11[1]:  DRP[44] bit 12</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_1_3[6]">GT11[1]:  CLK_COR_SEQ_1_3 bit 6</a>
</td>
</tr>

<tr><td>B32</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[25][19][32]" title="MAIN[25][19][32]">
<a href="#virtex4-MGT-GT11[1]-DRP[44][11]">GT11[1]:  DRP[44] bit 11</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_1_3[5]">GT11[1]:  CLK_COR_SEQ_1_3 bit 5</a>
</td>
</tr>

<tr><td>B31</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[25][19][31]" title="MAIN[25][19][31]">
<a href="#virtex4-MGT-GT11[1]-DRP[44][10]">GT11[1]:  DRP[44] bit 10</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_1_3[4]">GT11[1]:  CLK_COR_SEQ_1_3 bit 4</a>
</td>
</tr>

<tr><td>B30</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[25][19][30]" title="MAIN[25][19][30]">
<a href="#virtex4-MGT-GT11[1]-DRP[44][9]">GT11[1]:  DRP[44] bit 9</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_1_3[3]">GT11[1]:  CLK_COR_SEQ_1_3 bit 3</a>
</td>
</tr>

<tr><td>B29</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[25][19][29]" title="MAIN[25][19][29]">
<a href="#virtex4-MGT-GT11[1]-DRP[44][8]">GT11[1]:  DRP[44] bit 8</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_1_3[2]">GT11[1]:  CLK_COR_SEQ_1_3 bit 2</a>
</td>
</tr>

<tr><td>B28</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[25][19][28]" title="MAIN[25][19][28]">
<a href="#virtex4-MGT-GT11[1]-DRP[44][7]">GT11[1]:  DRP[44] bit 7</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_1_3[1]">GT11[1]:  CLK_COR_SEQ_1_3 bit 1</a>
</td>
</tr>

<tr><td>B27</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[25][19][27]" title="MAIN[25][19][27]">
<a href="#virtex4-MGT-GT11[1]-DRP[44][6]">GT11[1]:  DRP[44] bit 6</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_1_3[0]">GT11[1]:  CLK_COR_SEQ_1_3 bit 0</a>
</td>
</tr>

<tr><td>B26</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[25][19][26]" title="MAIN[25][19][26]">
<a href="#virtex4-MGT-GT11[1]-DRP[44][5]">GT11[1]:  DRP[44] bit 5</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_1_2[10]">GT11[1]:  CLK_COR_SEQ_1_2 bit 10</a>
</td>
</tr>

<tr><td>B25</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[25][19][25]" title="MAIN[25][19][25]">
<a href="#virtex4-MGT-GT11[1]-DRP[44][4]">GT11[1]:  DRP[44] bit 4</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_1_2[9]">GT11[1]:  CLK_COR_SEQ_1_2 bit 9</a>
</td>
</tr>

<tr><td>B24</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[25][19][24]" title="MAIN[25][19][24]">
<a href="#virtex4-MGT-GT11[1]-DRP[44][3]">GT11[1]:  DRP[44] bit 3</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_1_2[8]">GT11[1]:  CLK_COR_SEQ_1_2 bit 8</a>
</td>
</tr>

<tr><td>B23</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[25][19][23]" title="MAIN[25][19][23]">
<a href="#virtex4-MGT-GT11[1]-DRP[44][2]">GT11[1]:  DRP[44] bit 2</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_1_2[7]">GT11[1]:  CLK_COR_SEQ_1_2 bit 7</a>
</td>
</tr>

<tr><td>B22</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[25][19][22]" title="MAIN[25][19][22]">
<a href="#virtex4-MGT-GT11[1]-DRP[44][1]">GT11[1]:  DRP[44] bit 1</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_1_2[6]">GT11[1]:  CLK_COR_SEQ_1_2 bit 6</a>
</td>
</tr>

<tr><td>B21</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[25][19][21]" title="MAIN[25][19][21]">
<a href="#virtex4-MGT-GT11[1]-DRP[44][0]">GT11[1]:  DRP[44] bit 0</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_1_2[5]">GT11[1]:  CLK_COR_SEQ_1_2 bit 5</a>
</td>
</tr>

<tr><td>B20</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B19</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B18</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[25][19][18]" title="MAIN[25][19][18]">
<a href="#virtex4-MGT-GT11[1]-DRP_MASK[36]">GT11[1]:  DRP_MASK bit 36</a>
</td>
</tr>

<tr><td>B17</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B16</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[25][19][16]" title="MAIN[25][19][16]">
<a href="#virtex4-MGT-GT11[1]-DRP[36][15]">GT11[1]:  DRP[36] bit 15</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_1_2[4]">GT11[1]:  CLK_COR_SEQ_1_2 bit 4</a>
</td>
</tr>

<tr><td>B15</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[25][19][15]" title="MAIN[25][19][15]">
<a href="#virtex4-MGT-GT11[1]-DRP[36][14]">GT11[1]:  DRP[36] bit 14</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_1_2[3]">GT11[1]:  CLK_COR_SEQ_1_2 bit 3</a>
</td>
</tr>

<tr><td>B14</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[25][19][14]" title="MAIN[25][19][14]">
<a href="#virtex4-MGT-GT11[1]-DRP[36][13]">GT11[1]:  DRP[36] bit 13</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_1_2[2]">GT11[1]:  CLK_COR_SEQ_1_2 bit 2</a>
</td>
</tr>

<tr><td>B13</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[25][19][13]" title="MAIN[25][19][13]">
<a href="#virtex4-MGT-GT11[1]-DRP[36][12]">GT11[1]:  DRP[36] bit 12</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_1_2[1]">GT11[1]:  CLK_COR_SEQ_1_2 bit 1</a>
</td>
</tr>

<tr><td>B12</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[25][19][12]" title="MAIN[25][19][12]">
<a href="#virtex4-MGT-GT11[1]-DRP[36][11]">GT11[1]:  DRP[36] bit 11</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_1_2[0]">GT11[1]:  CLK_COR_SEQ_1_2 bit 0</a>
</td>
</tr>

<tr><td>B11</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[25][19][11]" title="MAIN[25][19][11]">
<a href="#virtex4-MGT-GT11[1]-DRP[36][10]">GT11[1]:  DRP[36] bit 10</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_1_1[10]">GT11[1]:  CLK_COR_SEQ_1_1 bit 10</a>
</td>
</tr>

<tr><td>B10</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[25][19][10]" title="MAIN[25][19][10]">
<a href="#virtex4-MGT-GT11[1]-DRP[36][9]">GT11[1]:  DRP[36] bit 9</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_1_1[9]">GT11[1]:  CLK_COR_SEQ_1_1 bit 9</a>
</td>
</tr>

<tr><td>B9</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[25][19][9]" title="MAIN[25][19][9]">
<a href="#virtex4-MGT-GT11[1]-DRP[36][8]">GT11[1]:  DRP[36] bit 8</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_1_1[8]">GT11[1]:  CLK_COR_SEQ_1_1 bit 8</a>
</td>
</tr>

<tr><td>B8</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[25][19][8]" title="MAIN[25][19][8]">
<a href="#virtex4-MGT-GT11[1]-DRP[36][7]">GT11[1]:  DRP[36] bit 7</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_1_1[7]">GT11[1]:  CLK_COR_SEQ_1_1 bit 7</a>
</td>
</tr>

<tr><td>B7</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[25][19][7]" title="MAIN[25][19][7]">
<a href="#virtex4-MGT-GT11[1]-DRP[36][6]">GT11[1]:  DRP[36] bit 6</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_1_1[6]">GT11[1]:  CLK_COR_SEQ_1_1 bit 6</a>
</td>
</tr>

<tr><td>B6</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[25][19][6]" title="MAIN[25][19][6]">
<a href="#virtex4-MGT-GT11[1]-DRP[36][5]">GT11[1]:  DRP[36] bit 5</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_1_1[5]">GT11[1]:  CLK_COR_SEQ_1_1 bit 5</a>
</td>
</tr>

<tr><td>B5</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[25][19][5]" title="MAIN[25][19][5]">
<a href="#virtex4-MGT-GT11[1]-DRP[36][4]">GT11[1]:  DRP[36] bit 4</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_1_1[4]">GT11[1]:  CLK_COR_SEQ_1_1 bit 4</a>
</td>
</tr>

<tr><td>B4</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[25][19][4]" title="MAIN[25][19][4]">
<a href="#virtex4-MGT-GT11[1]-DRP[36][3]">GT11[1]:  DRP[36] bit 3</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_1_1[3]">GT11[1]:  CLK_COR_SEQ_1_1 bit 3</a>
</td>
</tr>

<tr><td>B3</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[25][19][3]" title="MAIN[25][19][3]">
<a href="#virtex4-MGT-GT11[1]-DRP[36][2]">GT11[1]:  DRP[36] bit 2</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_1_1[2]">GT11[1]:  CLK_COR_SEQ_1_1 bit 2</a>
</td>
</tr>

<tr><td>B2</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[25][19][2]" title="MAIN[25][19][2]">
<a href="#virtex4-MGT-GT11[1]-DRP[36][1]">GT11[1]:  DRP[36] bit 1</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_1_1[1]">GT11[1]:  CLK_COR_SEQ_1_1 bit 1</a>
</td>
</tr>

<tr><td>B1</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[25][19][1]" title="MAIN[25][19][1]">
<a href="#virtex4-MGT-GT11[1]-DRP[36][0]">GT11[1]:  DRP[36] bit 0</a>
<a href="#virtex4-MGT-GT11[1]-CLK_COR_SEQ_1_1[0]">GT11[1]:  CLK_COR_SEQ_1_1 bit 0</a>
</td>
</tr>

<tr><td>B0</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex4 MGT rect MAIN[26]</caption>
<thead>
<tr><th rowspan="2">Bit</th><th colspan="20">Frame</th></tr>

<tr>
<th>F0</th>
<th>F1</th>
<th>F2</th>
<th>F3</th>
<th>F4</th>
<th>F5</th>
<th>F6</th>
<th>F7</th>
<th>F8</th>
<th>F9</th>
<th>F10</th>
<th>F11</th>
<th>F12</th>
<th>F13</th>
<th>F14</th>
<th>F15</th>
<th>F16</th>
<th>F17</th>
<th>F18</th>
<th>F19</th>
</tr>

</thead>

<tbody>
<tr><td>B79</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B78</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[26][19][78]" title="MAIN[26][19][78]">
<a href="#virtex4-MGT-GT11[1]-DRP_MASK[29]">GT11[1]:  DRP_MASK bit 29</a>
</td>
</tr>

<tr><td>B77</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B76</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[26][19][76]" title="MAIN[26][19][76]">
<a href="#virtex4-MGT-GT11[1]-DRP[29][15]">GT11[1]:  DRP[29] bit 15</a>
</td>
</tr>

<tr><td>B75</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[26][19][75]" title="MAIN[26][19][75]">
<a href="#virtex4-MGT-GT11[1]-DRP[29][14]">GT11[1]:  DRP[29] bit 14</a>
</td>
</tr>

<tr><td>B74</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[26][19][74]" title="MAIN[26][19][74]">
<a href="#virtex4-MGT-GT11[1]-DRP[29][13]">GT11[1]:  DRP[29] bit 13</a>
</td>
</tr>

<tr><td>B73</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[26][19][73]" title="MAIN[26][19][73]">
<a href="#virtex4-MGT-GT11[1]-DRP[29][12]">GT11[1]:  DRP[29] bit 12</a>
</td>
</tr>

<tr><td>B72</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[26][19][72]" title="MAIN[26][19][72]">
<a href="#virtex4-MGT-GT11[1]-DRP[29][11]">GT11[1]:  DRP[29] bit 11</a>
</td>
</tr>

<tr><td>B71</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[26][19][71]" title="MAIN[26][19][71]">
<a href="#virtex4-MGT-GT11[1]-DRP[29][10]">GT11[1]:  DRP[29] bit 10</a>
</td>
</tr>

<tr><td>B70</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[26][19][70]" title="MAIN[26][19][70]">
<a href="#virtex4-MGT-GT11[1]-DRP[29][9]">GT11[1]:  DRP[29] bit 9</a>
</td>
</tr>

<tr><td>B69</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[26][19][69]" title="MAIN[26][19][69]">
<a href="#virtex4-MGT-GT11[1]-DRP[29][8]">GT11[1]:  DRP[29] bit 8</a>
</td>
</tr>

<tr><td>B68</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[26][19][68]" title="MAIN[26][19][68]">
<a href="#virtex4-MGT-GT11[1]-DRP[29][7]">GT11[1]:  DRP[29] bit 7</a>
</td>
</tr>

<tr><td>B67</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[26][19][67]" title="MAIN[26][19][67]">
<a href="#virtex4-MGT-GT11[1]-DRP[29][6]">GT11[1]:  DRP[29] bit 6</a>
</td>
</tr>

<tr><td>B66</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[26][19][66]" title="MAIN[26][19][66]">
<a href="#virtex4-MGT-GT11[1]-DRP[29][5]">GT11[1]:  DRP[29] bit 5</a>
</td>
</tr>

<tr><td>B65</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[26][19][65]" title="MAIN[26][19][65]">
<a href="#virtex4-MGT-GT11[1]-DRP[29][4]">GT11[1]:  DRP[29] bit 4</a>
</td>
</tr>

<tr><td>B64</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[26][19][64]" title="MAIN[26][19][64]">
<a href="#virtex4-MGT-GT11[1]-DRP[29][3]">GT11[1]:  DRP[29] bit 3</a>
</td>
</tr>

<tr><td>B63</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[26][19][63]" title="MAIN[26][19][63]">
<a href="#virtex4-MGT-GT11[1]-DRP[29][2]">GT11[1]:  DRP[29] bit 2</a>
</td>
</tr>

<tr><td>B62</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[26][19][62]" title="MAIN[26][19][62]">
<a href="#virtex4-MGT-GT11[1]-DRP[29][1]">GT11[1]:  DRP[29] bit 1</a>
</td>
</tr>

<tr><td>B61</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[26][19][61]" title="MAIN[26][19][61]">
<a href="#virtex4-MGT-GT11[1]-DRP[29][0]">GT11[1]:  DRP[29] bit 0</a>
</td>
</tr>

<tr><td>B60</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B59</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B58</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[26][19][58]" title="MAIN[26][19][58]">
<a href="#virtex4-MGT-GT11[1]-DRP_MASK[21]">GT11[1]:  DRP_MASK bit 21</a>
</td>
</tr>

<tr><td>B57</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B56</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[26][19][56]" title="MAIN[26][19][56]">
<a href="#virtex4-MGT-GT11[1]-DRP[21][15]">GT11[1]:  DRP[21] bit 15</a>
</td>
</tr>

<tr><td>B55</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[26][19][55]" title="MAIN[26][19][55]">
<a href="#virtex4-MGT-GT11[1]-DRP[21][14]">GT11[1]:  DRP[21] bit 14</a>
</td>
</tr>

<tr><td>B54</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[26][19][54]" title="MAIN[26][19][54]">
<a href="#virtex4-MGT-GT11[1]-DRP[21][13]">GT11[1]:  DRP[21] bit 13</a>
</td>
</tr>

<tr><td>B53</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[26][19][53]" title="MAIN[26][19][53]">
<a href="#virtex4-MGT-GT11[1]-DRP[21][12]">GT11[1]:  DRP[21] bit 12</a>
</td>
</tr>

<tr><td>B52</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[26][19][52]" title="MAIN[26][19][52]">
<a href="#virtex4-MGT-GT11[1]-DRP[21][11]">GT11[1]:  DRP[21] bit 11</a>
</td>
</tr>

<tr><td>B51</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[26][19][51]" title="MAIN[26][19][51]">
<a href="#virtex4-MGT-GT11[1]-DRP[21][10]">GT11[1]:  DRP[21] bit 10</a>
</td>
</tr>

<tr><td>B50</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[26][19][50]" title="MAIN[26][19][50]">
<a href="#virtex4-MGT-GT11[1]-DRP[21][9]">GT11[1]:  DRP[21] bit 9</a>
</td>
</tr>

<tr><td>B49</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[26][19][49]" title="MAIN[26][19][49]">
<a href="#virtex4-MGT-GT11[1]-DRP[21][8]">GT11[1]:  DRP[21] bit 8</a>
</td>
</tr>

<tr><td>B48</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[26][19][48]" title="MAIN[26][19][48]">
<a href="#virtex4-MGT-GT11[1]-DRP[21][7]">GT11[1]:  DRP[21] bit 7</a>
</td>
</tr>

<tr><td>B47</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[26][19][47]" title="MAIN[26][19][47]">
<a href="#virtex4-MGT-GT11[1]-DRP[21][6]">GT11[1]:  DRP[21] bit 6</a>
</td>
</tr>

<tr><td>B46</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[26][19][46]" title="MAIN[26][19][46]">
<a href="#virtex4-MGT-GT11[1]-DRP[21][5]">GT11[1]:  DRP[21] bit 5</a>
</td>
</tr>

<tr><td>B45</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[26][19][45]" title="MAIN[26][19][45]">
<a href="#virtex4-MGT-GT11[1]-DRP[21][4]">GT11[1]:  DRP[21] bit 4</a>
</td>
</tr>

<tr><td>B44</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[26][19][44]" title="MAIN[26][19][44]">
<a href="#virtex4-MGT-GT11[1]-DRP[21][3]">GT11[1]:  DRP[21] bit 3</a>
</td>
</tr>

<tr><td>B43</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[26][19][43]" title="MAIN[26][19][43]">
<a href="#virtex4-MGT-GT11[1]-DRP[21][2]">GT11[1]:  DRP[21] bit 2</a>
</td>
</tr>

<tr><td>B42</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[26][19][42]" title="MAIN[26][19][42]">
<a href="#virtex4-MGT-GT11[1]-DRP[21][1]">GT11[1]:  DRP[21] bit 1</a>
</td>
</tr>

<tr><td>B41</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[26][19][41]" title="MAIN[26][19][41]">
<a href="#virtex4-MGT-GT11[1]-DRP[21][0]">GT11[1]:  DRP[21] bit 0</a>
</td>
</tr>

<tr><td>B40</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B39</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B38</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[26][19][38]" title="MAIN[26][19][38]">
<a href="#virtex4-MGT-GT11[1]-DRP_MASK[13]">GT11[1]:  DRP_MASK bit 13</a>
</td>
</tr>

<tr><td>B37</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B36</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[26][19][36]" title="MAIN[26][19][36]">
<a href="#virtex4-MGT-GT11[1]-DRP[13][15]">GT11[1]:  DRP[13] bit 15</a>
</td>
</tr>

<tr><td>B35</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[26][19][35]" title="MAIN[26][19][35]">
<a href="#virtex4-MGT-GT11[1]-DRP[13][14]">GT11[1]:  DRP[13] bit 14</a>
</td>
</tr>

<tr><td>B34</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[26][19][34]" title="MAIN[26][19][34]">
<a href="#virtex4-MGT-GT11[1]-DRP[13][13]">GT11[1]:  DRP[13] bit 13</a>
</td>
</tr>

<tr><td>B33</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[26][19][33]" title="MAIN[26][19][33]">
<a href="#virtex4-MGT-GT11[1]-DRP[13][12]">GT11[1]:  DRP[13] bit 12</a>
</td>
</tr>

<tr><td>B32</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[26][19][32]" title="MAIN[26][19][32]">
<a href="#virtex4-MGT-GT11[1]-DRP[13][11]">GT11[1]:  DRP[13] bit 11</a>
</td>
</tr>

<tr><td>B31</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[26][19][31]" title="MAIN[26][19][31]">
<a href="#virtex4-MGT-GT11[1]-DRP[13][10]">GT11[1]:  DRP[13] bit 10</a>
</td>
</tr>

<tr><td>B30</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[26][19][30]" title="MAIN[26][19][30]">
<a href="#virtex4-MGT-GT11[1]-DRP[13][9]">GT11[1]:  DRP[13] bit 9</a>
</td>
</tr>

<tr><td>B29</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[26][19][29]" title="MAIN[26][19][29]">
<a href="#virtex4-MGT-GT11[1]-DRP[13][8]">GT11[1]:  DRP[13] bit 8</a>
</td>
</tr>

<tr><td>B28</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[26][19][28]" title="MAIN[26][19][28]">
<a href="#virtex4-MGT-GT11[1]-DRP[13][7]">GT11[1]:  DRP[13] bit 7</a>
</td>
</tr>

<tr><td>B27</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[26][19][27]" title="MAIN[26][19][27]">
<a href="#virtex4-MGT-GT11[1]-DRP[13][6]">GT11[1]:  DRP[13] bit 6</a>
</td>
</tr>

<tr><td>B26</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[26][19][26]" title="MAIN[26][19][26]">
<a href="#virtex4-MGT-GT11[1]-DRP[13][5]">GT11[1]:  DRP[13] bit 5</a>
</td>
</tr>

<tr><td>B25</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[26][19][25]" title="MAIN[26][19][25]">
<a href="#virtex4-MGT-GT11[1]-DRP[13][4]">GT11[1]:  DRP[13] bit 4</a>
</td>
</tr>

<tr><td>B24</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[26][19][24]" title="MAIN[26][19][24]">
<a href="#virtex4-MGT-GT11[1]-DRP[13][3]">GT11[1]:  DRP[13] bit 3</a>
</td>
</tr>

<tr><td>B23</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[26][19][23]" title="MAIN[26][19][23]">
<a href="#virtex4-MGT-GT11[1]-DRP[13][2]">GT11[1]:  DRP[13] bit 2</a>
</td>
</tr>

<tr><td>B22</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[26][19][22]" title="MAIN[26][19][22]">
<a href="#virtex4-MGT-GT11[1]-DRP[13][1]">GT11[1]:  DRP[13] bit 1</a>
</td>
</tr>

<tr><td>B21</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[26][19][21]" title="MAIN[26][19][21]">
<a href="#virtex4-MGT-GT11[1]-DRP[13][0]">GT11[1]:  DRP[13] bit 0</a>
</td>
</tr>

<tr><td>B20</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B19</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B18</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[26][19][18]" title="MAIN[26][19][18]">
<a href="#virtex4-MGT-GT11[1]-DRP_MASK[5]">GT11[1]:  DRP_MASK bit 5</a>
</td>
</tr>

<tr><td>B17</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B16</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[26][19][16]" title="MAIN[26][19][16]">
<a href="#virtex4-MGT-GT11[1]-DRP[5][15]">GT11[1]:  DRP[5] bit 15</a>
</td>
</tr>

<tr><td>B15</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[26][19][15]" title="MAIN[26][19][15]">
<a href="#virtex4-MGT-GT11[1]-DRP[5][14]">GT11[1]:  DRP[5] bit 14</a>
</td>
</tr>

<tr><td>B14</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[26][19][14]" title="MAIN[26][19][14]">
<a href="#virtex4-MGT-GT11[1]-DRP[5][13]">GT11[1]:  DRP[5] bit 13</a>
</td>
</tr>

<tr><td>B13</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[26][19][13]" title="MAIN[26][19][13]">
<a href="#virtex4-MGT-GT11[1]-DRP[5][12]">GT11[1]:  DRP[5] bit 12</a>
</td>
</tr>

<tr><td>B12</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[26][19][12]" title="MAIN[26][19][12]">
<a href="#virtex4-MGT-GT11[1]-DRP[5][11]">GT11[1]:  DRP[5] bit 11</a>
</td>
</tr>

<tr><td>B11</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[26][19][11]" title="MAIN[26][19][11]">
<a href="#virtex4-MGT-GT11[1]-DRP[5][10]">GT11[1]:  DRP[5] bit 10</a>
</td>
</tr>

<tr><td>B10</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[26][19][10]" title="MAIN[26][19][10]">
<a href="#virtex4-MGT-GT11[1]-DRP[5][9]">GT11[1]:  DRP[5] bit 9</a>
</td>
</tr>

<tr><td>B9</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[26][19][9]" title="MAIN[26][19][9]">
<a href="#virtex4-MGT-GT11[1]-DRP[5][8]">GT11[1]:  DRP[5] bit 8</a>
</td>
</tr>

<tr><td>B8</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[26][19][8]" title="MAIN[26][19][8]">
<a href="#virtex4-MGT-GT11[1]-DRP[5][7]">GT11[1]:  DRP[5] bit 7</a>
</td>
</tr>

<tr><td>B7</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[26][19][7]" title="MAIN[26][19][7]">
<a href="#virtex4-MGT-GT11[1]-DRP[5][6]">GT11[1]:  DRP[5] bit 6</a>
</td>
</tr>

<tr><td>B6</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[26][19][6]" title="MAIN[26][19][6]">
<a href="#virtex4-MGT-GT11[1]-DRP[5][5]">GT11[1]:  DRP[5] bit 5</a>
</td>
</tr>

<tr><td>B5</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[26][19][5]" title="MAIN[26][19][5]">
<a href="#virtex4-MGT-GT11[1]-DRP[5][4]">GT11[1]:  DRP[5] bit 4</a>
</td>
</tr>

<tr><td>B4</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[26][19][4]" title="MAIN[26][19][4]">
<a href="#virtex4-MGT-GT11[1]-DRP[5][3]">GT11[1]:  DRP[5] bit 3</a>
</td>
</tr>

<tr><td>B3</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[26][19][3]" title="MAIN[26][19][3]">
<a href="#virtex4-MGT-GT11[1]-DRP[5][2]">GT11[1]:  DRP[5] bit 2</a>
</td>
</tr>

<tr><td>B2</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[26][19][2]" title="MAIN[26][19][2]">
<a href="#virtex4-MGT-GT11[1]-DRP[5][1]">GT11[1]:  DRP[5] bit 1</a>
</td>
</tr>

<tr><td>B1</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[26][19][1]" title="MAIN[26][19][1]">
<a href="#virtex4-MGT-GT11[1]-DRP[5][0]">GT11[1]:  DRP[5] bit 0</a>
</td>
</tr>

<tr><td>B0</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex4 MGT rect MAIN[27]</caption>
<thead>
<tr><th rowspan="2">Bit</th><th colspan="20">Frame</th></tr>

<tr>
<th>F0</th>
<th>F1</th>
<th>F2</th>
<th>F3</th>
<th>F4</th>
<th>F5</th>
<th>F6</th>
<th>F7</th>
<th>F8</th>
<th>F9</th>
<th>F10</th>
<th>F11</th>
<th>F12</th>
<th>F13</th>
<th>F14</th>
<th>F15</th>
<th>F16</th>
<th>F17</th>
<th>F18</th>
<th>F19</th>
</tr>

</thead>

<tbody>
<tr><td>B79</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B78</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[27][19][78]" title="MAIN[27][19][78]">
<a href="#virtex4-MGT-GT11[1]-DRP_MASK[61]">GT11[1]:  DRP_MASK bit 61</a>
</td>
</tr>

<tr><td>B77</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B76</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[27][19][76]" title="MAIN[27][19][76]">
<a href="#virtex4-MGT-GT11[1]-DRP[61][15]">GT11[1]:  DRP[61] bit 15</a>
</td>
</tr>

<tr><td>B75</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[27][19][75]" title="MAIN[27][19][75]">
<a href="#virtex4-MGT-GT11[1]-DRP[61][14]">GT11[1]:  DRP[61] bit 14</a>
<a href="#virtex4-MGT-GT11[1]-RXOUTDIV2SEL[5]">GT11[1]:  RXOUTDIV2SEL bit 5</a>
</td>
</tr>

<tr><td>B74</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[27][19][74]" title="MAIN[27][19][74]">
<a href="#virtex4-MGT-GT11[1]-DRP[61][13]">GT11[1]:  DRP[61] bit 13</a>
<a href="#virtex4-MGT-GT11[1]-RXOUTDIV2SEL[4]">GT11[1]:  RXOUTDIV2SEL bit 4</a>
</td>
</tr>

<tr><td>B73</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[27][19][73]" title="MAIN[27][19][73]">
<a href="#virtex4-MGT-GT11[1]-DRP[61][12]">GT11[1]:  DRP[61] bit 12</a>
<a href="#virtex4-MGT-GT11[1]-RXOUTDIV2SEL[3]">GT11[1]:  RXOUTDIV2SEL bit 3</a>
</td>
</tr>

<tr><td>B72</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[27][19][72]" title="MAIN[27][19][72]">
<a href="#virtex4-MGT-GT11[1]-DRP[61][11]">GT11[1]:  DRP[61] bit 11</a>
<a href="#virtex4-MGT-GT11[1]-RXPLLNDIVSEL[2]">GT11[1]:  RXPLLNDIVSEL bit 2</a>
</td>
</tr>

<tr><td>B71</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[27][19][71]" title="MAIN[27][19][71]">
<a href="#virtex4-MGT-GT11[1]-DRP[61][10]">GT11[1]:  DRP[61] bit 10</a>
<a href="#virtex4-MGT-GT11[1]-RXPLLNDIVSEL[1]">GT11[1]:  RXPLLNDIVSEL bit 1</a>
</td>
</tr>

<tr><td>B70</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[27][19][70]" title="MAIN[27][19][70]">
<a href="#virtex4-MGT-GT11[1]-DRP[61][9]">GT11[1]:  DRP[61] bit 9</a>
<a href="#virtex4-MGT-GT11[1]-RXPLLNDIVSEL[0]">GT11[1]:  RXPLLNDIVSEL bit 0</a>
</td>
</tr>

<tr><td>B69</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[27][19][69]" title="MAIN[27][19][69]">
<a href="#virtex4-MGT-GT11[1]-DRP[61][8]">GT11[1]:  DRP[61] bit 8</a>
</td>
</tr>

<tr><td>B68</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[27][19][68]" title="MAIN[27][19][68]">
<a href="#virtex4-MGT-GT11[1]-DRP[61][7]">GT11[1]:  DRP[61] bit 7</a>
<a href="#virtex4-MGT-GT11[1]-RXCLMODE[1]">GT11[1]:  RXCLMODE bit 1</a>
</td>
</tr>

<tr><td>B67</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[27][19][67]" title="MAIN[27][19][67]">
<a href="#virtex4-MGT-GT11[1]-DRP[61][6]">GT11[1]:  DRP[61] bit 6</a>
<a href="#virtex4-MGT-GT11[1]-RXCLMODE[0]">GT11[1]:  RXCLMODE bit 0</a>
</td>
</tr>

<tr><td>B66</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[27][19][66]" title="MAIN[27][19][66]">
<a href="#virtex4-MGT-GT11[1]-DRP[61][5]">GT11[1]:  DRP[61] bit 5</a>
<a href="#virtex4-MGT-GT11[1]-RXLOOPFILT[3]">GT11[1]:  RXLOOPFILT bit 3</a>
</td>
</tr>

<tr><td>B65</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[27][19][65]" title="MAIN[27][19][65]">
<a href="#virtex4-MGT-GT11[1]-DRP[61][4]">GT11[1]:  DRP[61] bit 4</a>
<a href="#virtex4-MGT-GT11[1]-RXLOOPFILT[2]">GT11[1]:  RXLOOPFILT bit 2</a>
</td>
</tr>

<tr><td>B64</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[27][19][64]" title="MAIN[27][19][64]">
<a href="#virtex4-MGT-GT11[1]-DRP[61][3]">GT11[1]:  DRP[61] bit 3</a>
<a href="#virtex4-MGT-GT11[1]-RXLOOPFILT[1]">GT11[1]:  RXLOOPFILT bit 1</a>
</td>
</tr>

<tr><td>B63</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[27][19][63]" title="MAIN[27][19][63]">
<a href="#virtex4-MGT-GT11[1]-DRP[61][2]">GT11[1]:  DRP[61] bit 2</a>
<a href="#virtex4-MGT-GT11[1]-RXLOOPFILT[0]">GT11[1]:  RXLOOPFILT bit 0</a>
</td>
</tr>

<tr><td>B62</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[27][19][62]" title="MAIN[27][19][62]">
<a href="#virtex4-MGT-GT11[1]-DRP[61][1]">GT11[1]:  DRP[61] bit 1</a>
<a href="#virtex4-MGT-GT11[1]-RXDIGRX">GT11[1]:  RXDIGRX</a>
</td>
</tr>

<tr><td>B61</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[27][19][61]" title="MAIN[27][19][61]">
<a href="#virtex4-MGT-GT11[1]-DRP[61][0]">GT11[1]:  DRP[61] bit 0</a>
<a href="#virtex4-MGT-GT11[1]-RXPFDTX">GT11[1]:  RXPFDTX</a>
</td>
</tr>

<tr><td>B60</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B59</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B58</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[27][19][58]" title="MAIN[27][19][58]">
<a href="#virtex4-MGT-GT11[1]-DRP_MASK[53]">GT11[1]:  DRP_MASK bit 53</a>
</td>
</tr>

<tr><td>B57</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B56</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[27][19][56]" title="MAIN[27][19][56]">
<a href="#virtex4-MGT-GT11[1]-DRP[53][15]">GT11[1]:  DRP[53] bit 15</a>
<a href="#virtex4-MGT-GT11[1]-RXTUNE[12]">GT11[1]:  RXTUNE bit 12</a>
</td>
</tr>

<tr><td>B55</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[27][19][55]" title="MAIN[27][19][55]">
<a href="#virtex4-MGT-GT11[1]-DRP[53][14]">GT11[1]:  DRP[53] bit 14</a>
<a href="#virtex4-MGT-GT11[1]-RXTUNE[11]">GT11[1]:  RXTUNE bit 11</a>
</td>
</tr>

<tr><td>B54</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[27][19][54]" title="MAIN[27][19][54]">
<a href="#virtex4-MGT-GT11[1]-DRP[53][13]">GT11[1]:  DRP[53] bit 13</a>
<a href="#virtex4-MGT-GT11[1]-RXTUNE[10]">GT11[1]:  RXTUNE bit 10</a>
</td>
</tr>

<tr><td>B53</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[27][19][53]" title="MAIN[27][19][53]">
<a href="#virtex4-MGT-GT11[1]-DRP[53][12]">GT11[1]:  DRP[53] bit 12</a>
<a href="#virtex4-MGT-GT11[1]-RXTUNE[9]">GT11[1]:  RXTUNE bit 9</a>
</td>
</tr>

<tr><td>B52</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[27][19][52]" title="MAIN[27][19][52]">
<a href="#virtex4-MGT-GT11[1]-DRP[53][11]">GT11[1]:  DRP[53] bit 11</a>
<a href="#virtex4-MGT-GT11[1]-RXTUNE[8]">GT11[1]:  RXTUNE bit 8</a>
</td>
</tr>

<tr><td>B51</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[27][19][51]" title="MAIN[27][19][51]">
<a href="#virtex4-MGT-GT11[1]-DRP[53][10]">GT11[1]:  DRP[53] bit 10</a>
<a href="#virtex4-MGT-GT11[1]-RXTUNE[7]">GT11[1]:  RXTUNE bit 7</a>
</td>
</tr>

<tr><td>B50</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[27][19][50]" title="MAIN[27][19][50]">
<a href="#virtex4-MGT-GT11[1]-DRP[53][9]">GT11[1]:  DRP[53] bit 9</a>
<a href="#virtex4-MGT-GT11[1]-RXTUNE[6]">GT11[1]:  RXTUNE bit 6</a>
</td>
</tr>

<tr><td>B49</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[27][19][49]" title="MAIN[27][19][49]">
<a href="#virtex4-MGT-GT11[1]-DRP[53][8]">GT11[1]:  DRP[53] bit 8</a>
<a href="#virtex4-MGT-GT11[1]-RXTUNE[5]">GT11[1]:  RXTUNE bit 5</a>
</td>
</tr>

<tr><td>B48</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[27][19][48]" title="MAIN[27][19][48]">
<a href="#virtex4-MGT-GT11[1]-DRP[53][7]">GT11[1]:  DRP[53] bit 7</a>
<a href="#virtex4-MGT-GT11[1]-RXTUNE[4]">GT11[1]:  RXTUNE bit 4</a>
</td>
</tr>

<tr><td>B47</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[27][19][47]" title="MAIN[27][19][47]">
<a href="#virtex4-MGT-GT11[1]-DRP[53][6]">GT11[1]:  DRP[53] bit 6</a>
<a href="#virtex4-MGT-GT11[1]-RXTUNE[3]">GT11[1]:  RXTUNE bit 3</a>
</td>
</tr>

<tr><td>B46</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[27][19][46]" title="MAIN[27][19][46]">
<a href="#virtex4-MGT-GT11[1]-DRP[53][5]">GT11[1]:  DRP[53] bit 5</a>
<a href="#virtex4-MGT-GT11[1]-RXTUNE[2]">GT11[1]:  RXTUNE bit 2</a>
</td>
</tr>

<tr><td>B45</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[27][19][45]" title="MAIN[27][19][45]">
<a href="#virtex4-MGT-GT11[1]-DRP[53][4]">GT11[1]:  DRP[53] bit 4</a>
<a href="#virtex4-MGT-GT11[1]-RXTUNE[1]">GT11[1]:  RXTUNE bit 1</a>
</td>
</tr>

<tr><td>B44</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[27][19][44]" title="MAIN[27][19][44]">
<a href="#virtex4-MGT-GT11[1]-DRP[53][3]">GT11[1]:  DRP[53] bit 3</a>
<a href="#virtex4-MGT-GT11[1]-RXTUNE[0]">GT11[1]:  RXTUNE bit 0</a>
</td>
</tr>

<tr><td>B43</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[27][19][43]" title="MAIN[27][19][43]">
<a href="#virtex4-MGT-GT11[1]-DRP[53][2]">GT11[1]:  DRP[53] bit 2</a>
<a href="#virtex4-MGT-GT11[1]-RXSLOSEL">GT11[1]:  RXSLOSEL</a>
</td>
</tr>

<tr><td>B42</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[27][19][42]" title="MAIN[27][19][42]">
<a href="#virtex4-MGT-GT11[1]-DRP[53][1]">GT11[1]:  DRP[53] bit 1</a>
<a href="#virtex4-MGT-GT11[1]-RXDACSEL">GT11[1]:  RXDACSEL</a>
</td>
</tr>

<tr><td>B41</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[27][19][41]" title="MAIN[27][19][41]">
<a href="#virtex4-MGT-GT11[1]-DRP[53][0]">GT11[1]:  DRP[53] bit 0</a>
<a href="#virtex4-MGT-GT11[1]-RXCPSEL">GT11[1]:  RXCPSEL</a>
</td>
</tr>

<tr><td>B40</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B39</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B38</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[27][19][38]" title="MAIN[27][19][38]">
<a href="#virtex4-MGT-GT11[1]-DRP_MASK[45]">GT11[1]:  DRP_MASK bit 45</a>
</td>
</tr>

<tr><td>B37</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B36</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[27][19][36]" title="MAIN[27][19][36]">
<a href="#virtex4-MGT-GT11[1]-DRP[45][15]">GT11[1]:  DRP[45] bit 15</a>
<a href="#virtex4-MGT-GT11[1]-RXDACTST">GT11[1]:  RXDACTST</a>
</td>
</tr>

<tr><td>B35</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[27][19][35]" title="MAIN[27][19][35]">
<a href="#virtex4-MGT-GT11[1]-DRP[45][14]">GT11[1]:  DRP[45] bit 14</a>
</td>
</tr>

<tr><td>B34</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[27][19][34]" title="MAIN[27][19][34]">
<a href="#virtex4-MGT-GT11[1]-DRP[45][13]">GT11[1]:  DRP[45] bit 13</a>
<a href="#virtex4-MGT-GT11[1]-RXOUTDIV2SEL[2]">GT11[1]:  RXOUTDIV2SEL bit 2</a>
</td>
</tr>

<tr><td>B33</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[27][19][33]" title="MAIN[27][19][33]">
<a href="#virtex4-MGT-GT11[1]-DRP[45][12]">GT11[1]:  DRP[45] bit 12</a>
<a href="#virtex4-MGT-GT11[1]-RXOUTDIV2SEL[1]">GT11[1]:  RXOUTDIV2SEL bit 1</a>
</td>
</tr>

<tr><td>B32</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[27][19][32]" title="MAIN[27][19][32]">
<a href="#virtex4-MGT-GT11[1]-DRP[45][11]">GT11[1]:  DRP[45] bit 11</a>
<a href="#virtex4-MGT-GT11[1]-RXOUTDIV2SEL[0]">GT11[1]:  RXOUTDIV2SEL bit 0</a>
</td>
</tr>

<tr><td>B31</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[27][19][31]" title="MAIN[27][19][31]">
<a href="#virtex4-MGT-GT11[1]-DRP[45][10]">GT11[1]:  DRP[45] bit 10</a>
<a href="#virtex4-MGT-GT11[1]-RXCTRL1[9]">GT11[1]:  RXCTRL1 bit 9</a>
</td>
</tr>

<tr><td>B30</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[27][19][30]" title="MAIN[27][19][30]">
<a href="#virtex4-MGT-GT11[1]-DRP[45][9]">GT11[1]:  DRP[45] bit 9</a>
<a href="#virtex4-MGT-GT11[1]-RXCTRL1[8]">GT11[1]:  RXCTRL1 bit 8</a>
</td>
</tr>

<tr><td>B29</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[27][19][29]" title="MAIN[27][19][29]">
<a href="#virtex4-MGT-GT11[1]-DRP[45][8]">GT11[1]:  DRP[45] bit 8</a>
<a href="#virtex4-MGT-GT11[1]-RXCTRL1[7]">GT11[1]:  RXCTRL1 bit 7</a>
</td>
</tr>

<tr><td>B28</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[27][19][28]" title="MAIN[27][19][28]">
<a href="#virtex4-MGT-GT11[1]-DRP[45][7]">GT11[1]:  DRP[45] bit 7</a>
<a href="#virtex4-MGT-GT11[1]-RXCTRL1[6]">GT11[1]:  RXCTRL1 bit 6</a>
</td>
</tr>

<tr><td>B27</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[27][19][27]" title="MAIN[27][19][27]">
<a href="#virtex4-MGT-GT11[1]-DRP[45][6]">GT11[1]:  DRP[45] bit 6</a>
<a href="#virtex4-MGT-GT11[1]-RXCTRL1[5]">GT11[1]:  RXCTRL1 bit 5</a>
</td>
</tr>

<tr><td>B26</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[27][19][26]" title="MAIN[27][19][26]">
<a href="#virtex4-MGT-GT11[1]-DRP[45][5]">GT11[1]:  DRP[45] bit 5</a>
<a href="#virtex4-MGT-GT11[1]-RXCTRL1[4]">GT11[1]:  RXCTRL1 bit 4</a>
</td>
</tr>

<tr><td>B25</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[27][19][25]" title="MAIN[27][19][25]">
<a href="#virtex4-MGT-GT11[1]-DRP[45][4]">GT11[1]:  DRP[45] bit 4</a>
<a href="#virtex4-MGT-GT11[1]-RXCTRL1[3]">GT11[1]:  RXCTRL1 bit 3</a>
</td>
</tr>

<tr><td>B24</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[27][19][24]" title="MAIN[27][19][24]">
<a href="#virtex4-MGT-GT11[1]-DRP[45][3]">GT11[1]:  DRP[45] bit 3</a>
<a href="#virtex4-MGT-GT11[1]-RXCTRL1[2]">GT11[1]:  RXCTRL1 bit 2</a>
</td>
</tr>

<tr><td>B23</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[27][19][23]" title="MAIN[27][19][23]">
<a href="#virtex4-MGT-GT11[1]-DRP[45][2]">GT11[1]:  DRP[45] bit 2</a>
<a href="#virtex4-MGT-GT11[1]-RXCTRL1[1]">GT11[1]:  RXCTRL1 bit 1</a>
</td>
</tr>

<tr><td>B22</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[27][19][22]" title="MAIN[27][19][22]">
<a href="#virtex4-MGT-GT11[1]-DRP[45][1]">GT11[1]:  DRP[45] bit 1</a>
<a href="#virtex4-MGT-GT11[1]-RXCTRL1[0]">GT11[1]:  RXCTRL1 bit 0</a>
</td>
</tr>

<tr><td>B21</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[27][19][21]" title="MAIN[27][19][21]">
<a href="#virtex4-MGT-GT11[1]-DRP[45][0]">GT11[1]:  DRP[45] bit 0</a>
<a href="#virtex4-MGT-GT11[1]-RXQPPD">GT11[1]:  RXQPPD</a>
</td>
</tr>

<tr><td>B20</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B19</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B18</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[27][19][18]" title="MAIN[27][19][18]">
<a href="#virtex4-MGT-GT11[1]-DRP_MASK[37]">GT11[1]:  DRP_MASK bit 37</a>
</td>
</tr>

<tr><td>B17</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B16</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[27][19][16]" title="MAIN[27][19][16]">
<a href="#virtex4-MGT-GT11[1]-DRP[37][15]">GT11[1]:  DRP[37] bit 15</a>
<a href="#virtex4-MGT-GT11[1]-RXCMFPD">GT11[1]:  RXCMFPD</a>
</td>
</tr>

<tr><td>B15</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[27][19][15]" title="MAIN[27][19][15]">
<a href="#virtex4-MGT-GT11[1]-DRP[37][14]">GT11[1]:  DRP[37] bit 14</a>
<a href="#virtex4-MGT-GT11[1]-RXVCOPD">GT11[1]:  RXVCOPD</a>
</td>
</tr>

<tr><td>B14</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[27][19][14]" title="MAIN[27][19][14]">
<a href="#virtex4-MGT-GT11[1]-DRP[37][13]">GT11[1]:  DRP[37] bit 13</a>
<a href="#virtex4-MGT-GT11[1]-RXADCADJPD">GT11[1]:  RXADCADJPD</a>
</td>
</tr>

<tr><td>B13</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[27][19][13]" title="MAIN[27][19][13]">
<a href="#virtex4-MGT-GT11[1]-DRP[37][12]">GT11[1]:  DRP[37] bit 12</a>
<a href="#virtex4-MGT-GT11[1]-RXDIVPD">GT11[1]:  RXDIVPD</a>
</td>
</tr>

<tr><td>B12</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[27][19][12]" title="MAIN[27][19][12]">
<a href="#virtex4-MGT-GT11[1]-DRP[37][11]">GT11[1]:  DRP[37] bit 11</a>
<a href="#virtex4-MGT-GT11[1]-RXBIASPD">GT11[1]:  RXBIASPD</a>
</td>
</tr>

<tr><td>B11</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[27][19][11]" title="MAIN[27][19][11]">
<a href="#virtex4-MGT-GT11[1]-DRP[37][10]">GT11[1]:  DRP[37] bit 10</a>
<a href="#virtex4-MGT-GT11[1]-RXVCOBUFPD">GT11[1]:  RXVCOBUFPD</a>
</td>
</tr>

<tr><td>B10</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[27][19][10]" title="MAIN[27][19][10]">
<a href="#virtex4-MGT-GT11[1]-DRP[37][9]">GT11[1]:  DRP[37] bit 9</a>
<a href="#virtex4-MGT-GT11[1]-RXDIVBUFPD">GT11[1]:  RXDIVBUFPD</a>
</td>
</tr>

<tr><td>B9</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[27][19][9]" title="MAIN[27][19][9]">
<a href="#virtex4-MGT-GT11[1]-DRP[37][8]">GT11[1]:  DRP[37] bit 8</a>
<a href="#virtex4-MGT-GT11[1]-RXAPD">GT11[1]:  RXAPD</a>
</td>
</tr>

<tr><td>B8</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[27][19][8]" title="MAIN[27][19][8]">
<a href="#virtex4-MGT-GT11[1]-DRP[37][7]">GT11[1]:  DRP[37] bit 7</a>
<a href="#virtex4-MGT-GT11[1]-RXAPTST">GT11[1]:  RXAPTST</a>
</td>
</tr>

<tr><td>B7</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[27][19][7]" title="MAIN[27][19][7]">
<a href="#virtex4-MGT-GT11[1]-DRP[37][6]">GT11[1]:  DRP[37] bit 6</a>
<a href="#virtex4-MGT-GT11[1]-RXCMFTST">GT11[1]:  RXCMFTST</a>
</td>
</tr>

<tr><td>B6</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[27][19][6]" title="MAIN[27][19][6]">
<a href="#virtex4-MGT-GT11[1]-DRP[37][5]">GT11[1]:  DRP[37] bit 5</a>
<a href="#virtex4-MGT-GT11[1]-RXFILTTST">GT11[1]:  RXFILTTST</a>
</td>
</tr>

<tr><td>B5</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[27][19][5]" title="MAIN[27][19][5]">
<a href="#virtex4-MGT-GT11[1]-DRP[37][4]">GT11[1]:  DRP[37] bit 4</a>
<a href="#virtex4-MGT-GT11[1]-RXDIVTST">GT11[1]:  RXDIVTST</a>
</td>
</tr>

<tr><td>B4</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[27][19][4]" title="MAIN[27][19][4]">
<a href="#virtex4-MGT-GT11[1]-DRP[37][3]">GT11[1]:  DRP[37] bit 3</a>
<a href="#virtex4-MGT-GT11[1]-RXPFDTST">GT11[1]:  RXPFDTST</a>
</td>
</tr>

<tr><td>B3</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[27][19][3]" title="MAIN[27][19][3]">
<a href="#virtex4-MGT-GT11[1]-DRP[37][2]">GT11[1]:  DRP[37] bit 2</a>
<a href="#virtex4-MGT-GT11[1]-RXVCOBUFTST">GT11[1]:  RXVCOBUFTST</a>
</td>
</tr>

<tr><td>B2</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[27][19][2]" title="MAIN[27][19][2]">
<a href="#virtex4-MGT-GT11[1]-DRP[37][1]">GT11[1]:  DRP[37] bit 1</a>
<a href="#virtex4-MGT-GT11[1]-RXDIVBUFTST">GT11[1]:  RXDIVBUFTST</a>
</td>
</tr>

<tr><td>B1</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[27][19][1]" title="MAIN[27][19][1]">
<a href="#virtex4-MGT-GT11[1]-DRP[37][0]">GT11[1]:  DRP[37] bit 0</a>
<a href="#virtex4-MGT-GT11[1]-RXVCOTST">GT11[1]:  RXVCOTST</a>
</td>
</tr>

<tr><td>B0</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex4 MGT rect MAIN[28]</caption>
<thead>
<tr><th rowspan="2">Bit</th><th colspan="20">Frame</th></tr>

<tr>
<th>F0</th>
<th>F1</th>
<th>F2</th>
<th>F3</th>
<th>F4</th>
<th>F5</th>
<th>F6</th>
<th>F7</th>
<th>F8</th>
<th>F9</th>
<th>F10</th>
<th>F11</th>
<th>F12</th>
<th>F13</th>
<th>F14</th>
<th>F15</th>
<th>F16</th>
<th>F17</th>
<th>F18</th>
<th>F19</th>
</tr>

</thead>

<tbody>
<tr><td>B79</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B78</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[28][19][78]" title="MAIN[28][19][78]">
<a href="#virtex4-MGT-GT11[1]-DRP_MASK[30]">GT11[1]:  DRP_MASK bit 30</a>
</td>
</tr>

<tr><td>B77</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B76</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[28][19][76]" title="MAIN[28][19][76]">
<a href="#virtex4-MGT-GT11[1]-DRP[30][15]">GT11[1]:  DRP[30] bit 15</a>
<a href="#virtex4-MGT-GT11[1]-RXMODE[5]">GT11[1]:  RXMODE bit 5</a>
</td>
</tr>

<tr><td>B75</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[28][19][75]" title="MAIN[28][19][75]">
<a href="#virtex4-MGT-GT11[1]-DRP[30][14]">GT11[1]:  DRP[30] bit 14</a>
<a href="#virtex4-MGT-GT11[1]-RXMODE[4]">GT11[1]:  RXMODE bit 4</a>
</td>
</tr>

<tr><td>B74</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[28][19][74]" title="MAIN[28][19][74]">
<a href="#virtex4-MGT-GT11[1]-DRP[30][13]">GT11[1]:  DRP[30] bit 13</a>
<a href="#virtex4-MGT-GT11[1]-RXMODE[3]">GT11[1]:  RXMODE bit 3</a>
</td>
</tr>

<tr><td>B73</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[28][19][73]" title="MAIN[28][19][73]">
<a href="#virtex4-MGT-GT11[1]-DRP[30][12]">GT11[1]:  DRP[30] bit 12</a>
<a href="#virtex4-MGT-GT11[1]-RXMODE[2]">GT11[1]:  RXMODE bit 2</a>
</td>
</tr>

<tr><td>B72</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[28][19][72]" title="MAIN[28][19][72]">
<a href="#virtex4-MGT-GT11[1]-DRP[30][11]">GT11[1]:  DRP[30] bit 11</a>
<a href="#virtex4-MGT-GT11[1]-RXMODE[1]">GT11[1]:  RXMODE bit 1</a>
</td>
</tr>

<tr><td>B71</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[28][19][71]" title="MAIN[28][19][71]">
<a href="#virtex4-MGT-GT11[1]-DRP[30][10]">GT11[1]:  DRP[30] bit 10</a>
<a href="#virtex4-MGT-GT11[1]-RXMODE[0]">GT11[1]:  RXMODE bit 0</a>
</td>
</tr>

<tr><td>B70</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[28][19][70]" title="MAIN[28][19][70]">
<a href="#virtex4-MGT-GT11[1]-DRP[30][9]">GT11[1]:  DRP[30] bit 9</a>
<a href="#virtex4-MGT-GT11[1]-PMA_BIT_SLIP">GT11[1]:  PMA_BIT_SLIP</a>
</td>
</tr>

<tr><td>B69</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[28][19][69]" title="MAIN[28][19][69]">
<a href="#virtex4-MGT-GT11[1]-DRP[30][8]">GT11[1]:  DRP[30] bit 8</a>
<a href="#virtex4-MGT-GT11[1]-RXASYNCDIVIDE[1]">GT11[1]:  RXASYNCDIVIDE bit 1</a>
</td>
</tr>

<tr><td>B68</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[28][19][68]" title="MAIN[28][19][68]">
<a href="#virtex4-MGT-GT11[1]-DRP[30][7]">GT11[1]:  DRP[30] bit 7</a>
<a href="#virtex4-MGT-GT11[1]-RXASYNCDIVIDE[0]">GT11[1]:  RXASYNCDIVIDE bit 0</a>
</td>
</tr>

<tr><td>B67</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[28][19][67]" title="MAIN[28][19][67]">
<a href="#virtex4-MGT-GT11[1]-DRP[30][6]">GT11[1]:  DRP[30] bit 6</a>
<a href="#virtex4-MGT-GT11[1]-RXCLKMODE[5]">GT11[1]:  RXCLKMODE bit 5</a>
</td>
</tr>

<tr><td>B66</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[28][19][66]" title="MAIN[28][19][66]">
<a href="#virtex4-MGT-GT11[1]-DRP[30][5]">GT11[1]:  DRP[30] bit 5</a>
<a href="#virtex4-MGT-GT11[1]-RXCLKMODE[4]">GT11[1]:  RXCLKMODE bit 4</a>
</td>
</tr>

<tr><td>B65</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[28][19][65]" title="MAIN[28][19][65]">
<a href="#virtex4-MGT-GT11[1]-DRP[30][4]">GT11[1]:  DRP[30] bit 4</a>
<a href="#virtex4-MGT-GT11[1]-RXCLKMODE[3]">GT11[1]:  RXCLKMODE bit 3</a>
</td>
</tr>

<tr><td>B64</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[28][19][64]" title="MAIN[28][19][64]">
<a href="#virtex4-MGT-GT11[1]-DRP[30][3]">GT11[1]:  DRP[30] bit 3</a>
<a href="#virtex4-MGT-GT11[1]-RXCLKMODE[2]">GT11[1]:  RXCLKMODE bit 2</a>
</td>
</tr>

<tr><td>B63</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[28][19][63]" title="MAIN[28][19][63]">
<a href="#virtex4-MGT-GT11[1]-DRP[30][2]">GT11[1]:  DRP[30] bit 2</a>
<a href="#virtex4-MGT-GT11[1]-RXCLKMODE[1]">GT11[1]:  RXCLKMODE bit 1</a>
</td>
</tr>

<tr><td>B62</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[28][19][62]" title="MAIN[28][19][62]">
<a href="#virtex4-MGT-GT11[1]-DRP[30][1]">GT11[1]:  DRP[30] bit 1</a>
<a href="#virtex4-MGT-GT11[1]-RXCLKMODE[0]">GT11[1]:  RXCLKMODE bit 0</a>
</td>
</tr>

<tr><td>B61</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[28][19][61]" title="MAIN[28][19][61]">
<a href="#virtex4-MGT-GT11[1]-DRP[30][0]">GT11[1]:  DRP[30] bit 0</a>
<a href="#virtex4-MGT-GT11[1]-RXLB">GT11[1]:  RXLB</a>
</td>
</tr>

<tr><td>B60</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B59</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B58</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[28][19][58]" title="MAIN[28][19][58]">
<a href="#virtex4-MGT-GT11[1]-DRP_MASK[22]">GT11[1]:  DRP_MASK bit 22</a>
</td>
</tr>

<tr><td>B57</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B56</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[28][19][56]" title="MAIN[28][19][56]">
<a href="#virtex4-MGT-GT11[1]-DRP[22][15]">GT11[1]:  DRP[22] bit 15</a>
<a href="#virtex4-MGT-GT11[1]-RXFETUNE[1]">GT11[1]:  RXFETUNE bit 1</a>
</td>
</tr>

<tr><td>B55</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[28][19][55]" title="MAIN[28][19][55]">
<a href="#virtex4-MGT-GT11[1]-DRP[22][14]">GT11[1]:  DRP[22] bit 14</a>
<a href="#virtex4-MGT-GT11[1]-RXFETUNE[0]">GT11[1]:  RXFETUNE bit 0</a>
</td>
</tr>

<tr><td>B54</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[28][19][54]" title="MAIN[28][19][54]">
<a href="#virtex4-MGT-GT11[1]-DRP[22][13]">GT11[1]:  DRP[22] bit 13</a>
<a href="#virtex4-MGT-GT11[1]-RXRCPADJ[2]">GT11[1]:  RXRCPADJ bit 2</a>
</td>
</tr>

<tr><td>B53</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[28][19][53]" title="MAIN[28][19][53]">
<a href="#virtex4-MGT-GT11[1]-DRP[22][12]">GT11[1]:  DRP[22] bit 12</a>
<a href="#virtex4-MGT-GT11[1]-RXRCPADJ[1]">GT11[1]:  RXRCPADJ bit 1</a>
</td>
</tr>

<tr><td>B52</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[28][19][52]" title="MAIN[28][19][52]">
<a href="#virtex4-MGT-GT11[1]-DRP[22][11]">GT11[1]:  DRP[22] bit 11</a>
<a href="#virtex4-MGT-GT11[1]-RXRCPADJ[0]">GT11[1]:  RXRCPADJ bit 0</a>
</td>
</tr>

<tr><td>B51</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[28][19][51]" title="MAIN[28][19][51]">
<a href="#virtex4-MGT-GT11[1]-DRP[22][10]">GT11[1]:  DRP[22] bit 10</a>
<a href="#virtex4-MGT-GT11[1]-RXRIBADJ[1]">GT11[1]:  RXRIBADJ bit 1</a>
</td>
</tr>

<tr><td>B50</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[28][19][50]" title="MAIN[28][19][50]">
<a href="#virtex4-MGT-GT11[1]-DRP[22][9]">GT11[1]:  DRP[22] bit 9</a>
<a href="#virtex4-MGT-GT11[1]-RXRIBADJ[0]">GT11[1]:  RXRIBADJ bit 0</a>
</td>
</tr>

<tr><td>B49</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[28][19][49]" title="MAIN[28][19][49]">
<a href="#virtex4-MGT-GT11[1]-DRP[22][8]">GT11[1]:  DRP[22] bit 8</a>
<a href="#virtex4-MGT-GT11[1]-RXAFEEQ[8]">GT11[1]:  RXAFEEQ bit 8</a>
</td>
</tr>

<tr><td>B48</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[28][19][48]" title="MAIN[28][19][48]">
<a href="#virtex4-MGT-GT11[1]-DRP[22][7]">GT11[1]:  DRP[22] bit 7</a>
<a href="#virtex4-MGT-GT11[1]-RXAFEEQ[7]">GT11[1]:  RXAFEEQ bit 7</a>
</td>
</tr>

<tr><td>B47</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[28][19][47]" title="MAIN[28][19][47]">
<a href="#virtex4-MGT-GT11[1]-DRP[22][6]">GT11[1]:  DRP[22] bit 6</a>
<a href="#virtex4-MGT-GT11[1]-RXAFEEQ[6]">GT11[1]:  RXAFEEQ bit 6</a>
</td>
</tr>

<tr><td>B46</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[28][19][46]" title="MAIN[28][19][46]">
<a href="#virtex4-MGT-GT11[1]-DRP[22][5]">GT11[1]:  DRP[22] bit 5</a>
<a href="#virtex4-MGT-GT11[1]-RXAFEEQ[5]">GT11[1]:  RXAFEEQ bit 5</a>
</td>
</tr>

<tr><td>B45</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[28][19][45]" title="MAIN[28][19][45]">
<a href="#virtex4-MGT-GT11[1]-DRP[22][4]">GT11[1]:  DRP[22] bit 4</a>
<a href="#virtex4-MGT-GT11[1]-RXAFEEQ[4]">GT11[1]:  RXAFEEQ bit 4</a>
</td>
</tr>

<tr><td>B44</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[28][19][44]" title="MAIN[28][19][44]">
<a href="#virtex4-MGT-GT11[1]-DRP[22][3]">GT11[1]:  DRP[22] bit 3</a>
<a href="#virtex4-MGT-GT11[1]-RXAFEEQ[3]">GT11[1]:  RXAFEEQ bit 3</a>
</td>
</tr>

<tr><td>B43</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[28][19][43]" title="MAIN[28][19][43]">
<a href="#virtex4-MGT-GT11[1]-DRP[22][2]">GT11[1]:  DRP[22] bit 2</a>
<a href="#virtex4-MGT-GT11[1]-RXAFEEQ[2]">GT11[1]:  RXAFEEQ bit 2</a>
</td>
</tr>

<tr><td>B42</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[28][19][42]" title="MAIN[28][19][42]">
<a href="#virtex4-MGT-GT11[1]-DRP[22][1]">GT11[1]:  DRP[22] bit 1</a>
<a href="#virtex4-MGT-GT11[1]-RXAFEEQ[1]">GT11[1]:  RXAFEEQ bit 1</a>
</td>
</tr>

<tr><td>B41</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[28][19][41]" title="MAIN[28][19][41]">
<a href="#virtex4-MGT-GT11[1]-DRP[22][0]">GT11[1]:  DRP[22] bit 0</a>
<a href="#virtex4-MGT-GT11[1]-RXAFEEQ[0]">GT11[1]:  RXAFEEQ bit 0</a>
</td>
</tr>

<tr><td>B40</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B39</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B38</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[28][19][38]" title="MAIN[28][19][38]">
<a href="#virtex4-MGT-GT11[1]-DRP_MASK[14]">GT11[1]:  DRP_MASK bit 14</a>
</td>
</tr>

<tr><td>B37</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B36</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[28][19][36]" title="MAIN[28][19][36]">
<a href="#virtex4-MGT-GT11[1]-DRP[14][15]">GT11[1]:  DRP[14] bit 15</a>
<a href="#virtex4-MGT-GT11[1]-RXCMADJ[1]">GT11[1]:  RXCMADJ bit 1</a>
</td>
</tr>

<tr><td>B35</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[28][19][35]" title="MAIN[28][19][35]">
<a href="#virtex4-MGT-GT11[1]-DRP[14][14]">GT11[1]:  DRP[14] bit 14</a>
<a href="#virtex4-MGT-GT11[1]-RXCMADJ[0]">GT11[1]:  RXCMADJ bit 0</a>
</td>
</tr>

<tr><td>B34</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[28][19][34]" title="MAIN[28][19][34]">
<a href="#virtex4-MGT-GT11[1]-DRP[14][13]">GT11[1]:  DRP[14] bit 13</a>
<a href="#virtex4-MGT-GT11[1]-RXCDRLOS[5]">GT11[1]:  RXCDRLOS bit 5</a>
</td>
</tr>

<tr><td>B33</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[28][19][33]" title="MAIN[28][19][33]">
<a href="#virtex4-MGT-GT11[1]-DRP[14][12]">GT11[1]:  DRP[14] bit 12</a>
<a href="#virtex4-MGT-GT11[1]-RXCDRLOS[4]">GT11[1]:  RXCDRLOS bit 4</a>
</td>
</tr>

<tr><td>B32</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[28][19][32]" title="MAIN[28][19][32]">
<a href="#virtex4-MGT-GT11[1]-DRP[14][11]">GT11[1]:  DRP[14] bit 11</a>
<a href="#virtex4-MGT-GT11[1]-RXCDRLOS[3]">GT11[1]:  RXCDRLOS bit 3</a>
</td>
</tr>

<tr><td>B31</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[28][19][31]" title="MAIN[28][19][31]">
<a href="#virtex4-MGT-GT11[1]-DRP[14][10]">GT11[1]:  DRP[14] bit 10</a>
<a href="#virtex4-MGT-GT11[1]-RXCDRLOS[2]">GT11[1]:  RXCDRLOS bit 2</a>
</td>
</tr>

<tr><td>B30</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[28][19][30]" title="MAIN[28][19][30]">
<a href="#virtex4-MGT-GT11[1]-DRP[14][9]">GT11[1]:  DRP[14] bit 9</a>
<a href="#virtex4-MGT-GT11[1]-RXCDRLOS[1]">GT11[1]:  RXCDRLOS bit 1</a>
</td>
</tr>

<tr><td>B29</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[28][19][29]" title="MAIN[28][19][29]">
<a href="#virtex4-MGT-GT11[1]-DRP[14][8]">GT11[1]:  DRP[14] bit 8</a>
<a href="#virtex4-MGT-GT11[1]-RXCDRLOS[0]">GT11[1]:  RXCDRLOS bit 0</a>
</td>
</tr>

<tr><td>B28</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[28][19][28]" title="MAIN[28][19][28]">
<a href="#virtex4-MGT-GT11[1]-DRP[14][7]">GT11[1]:  DRP[14] bit 7</a>
<a href="#virtex4-MGT-GT11[1]-RXTADJ">GT11[1]:  RXTADJ</a>
</td>
</tr>

<tr><td>B27</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[28][19][27]" title="MAIN[28][19][27]">
<a href="#virtex4-MGT-GT11[1]-DRP[14][6]">GT11[1]:  DRP[14] bit 6</a>
<a href="#virtex4-MGT-GT11[1]-RXDCCOUPLE">GT11[1]:  RXDCCOUPLE</a>
</td>
</tr>

<tr><td>B26</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[28][19][26]" title="MAIN[28][19][26]">
<a href="#virtex4-MGT-GT11[1]-DRP[14][5]">GT11[1]:  DRP[14] bit 5</a>
</td>
</tr>

<tr><td>B25</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[28][19][25]" title="MAIN[28][19][25]">
<a href="#virtex4-MGT-GT11[1]-DRP[14][4]">GT11[1]:  DRP[14] bit 4</a>
<a href="#virtex4-MGT-GT11[1]-RXLKADJ[4]">GT11[1]:  RXLKADJ bit 4</a>
</td>
</tr>

<tr><td>B24</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[28][19][24]" title="MAIN[28][19][24]">
<a href="#virtex4-MGT-GT11[1]-DRP[14][3]">GT11[1]:  DRP[14] bit 3</a>
<a href="#virtex4-MGT-GT11[1]-RXLKADJ[3]">GT11[1]:  RXLKADJ bit 3</a>
</td>
</tr>

<tr><td>B23</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[28][19][23]" title="MAIN[28][19][23]">
<a href="#virtex4-MGT-GT11[1]-DRP[14][2]">GT11[1]:  DRP[14] bit 2</a>
<a href="#virtex4-MGT-GT11[1]-RXLKADJ[2]">GT11[1]:  RXLKADJ bit 2</a>
</td>
</tr>

<tr><td>B22</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[28][19][22]" title="MAIN[28][19][22]">
<a href="#virtex4-MGT-GT11[1]-DRP[14][1]">GT11[1]:  DRP[14] bit 1</a>
<a href="#virtex4-MGT-GT11[1]-RXLKADJ[1]">GT11[1]:  RXLKADJ bit 1</a>
</td>
</tr>

<tr><td>B21</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[28][19][21]" title="MAIN[28][19][21]">
<a href="#virtex4-MGT-GT11[1]-DRP[14][0]">GT11[1]:  DRP[14] bit 0</a>
<a href="#virtex4-MGT-GT11[1]-RXLKADJ[0]">GT11[1]:  RXLKADJ bit 0</a>
</td>
</tr>

<tr><td>B20</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B19</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B18</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[28][19][18]" title="MAIN[28][19][18]">
<a href="#virtex4-MGT-GT11[1]-DRP_MASK[6]">GT11[1]:  DRP_MASK bit 6</a>
</td>
</tr>

<tr><td>B17</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B16</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[28][19][16]" title="MAIN[28][19][16]">
<a href="#virtex4-MGT-GT11[1]-DRP[6][15]">GT11[1]:  DRP[6] bit 15</a>
<a href="#virtex4-MGT-GT11[1]-RXDIGRESET">GT11[1]:  RXDIGRESET</a>
</td>
</tr>

<tr><td>B15</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[28][19][15]" title="MAIN[28][19][15]">
<a href="#virtex4-MGT-GT11[1]-DRP[6][14]">GT11[1]:  DRP[6] bit 14</a>
<a href="#virtex4-MGT-GT11[1]-RXFECONTROL2[2]">GT11[1]:  RXFECONTROL2 bit 2</a>
</td>
</tr>

<tr><td>B14</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[28][19][14]" title="MAIN[28][19][14]">
<a href="#virtex4-MGT-GT11[1]-DRP[6][13]">GT11[1]:  DRP[6] bit 13</a>
<a href="#virtex4-MGT-GT11[1]-RXFECONTROL2[1]">GT11[1]:  RXFECONTROL2 bit 1</a>
</td>
</tr>

<tr><td>B13</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[28][19][13]" title="MAIN[28][19][13]">
<a href="#virtex4-MGT-GT11[1]-DRP[6][12]">GT11[1]:  DRP[6] bit 12</a>
<a href="#virtex4-MGT-GT11[1]-RXFECONTROL2[0]">GT11[1]:  RXFECONTROL2 bit 0</a>
</td>
</tr>

<tr><td>B12</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[28][19][12]" title="MAIN[28][19][12]">
<a href="#virtex4-MGT-GT11[1]-DRP[6][11]">GT11[1]:  DRP[6] bit 11</a>
<a href="#virtex4-MGT-GT11[1]-RXCPTST">GT11[1]:  RXCPTST</a>
</td>
</tr>

<tr><td>B11</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[28][19][11]" title="MAIN[28][19][11]">
<a href="#virtex4-MGT-GT11[1]-DRP[6][10]">GT11[1]:  DRP[6] bit 10</a>
<a href="#virtex4-MGT-GT11[1]-RXPDDTST">GT11[1]:  RXPDDTST</a>
</td>
</tr>

<tr><td>B10</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[28][19][10]" title="MAIN[28][19][10]">
<a href="#virtex4-MGT-GT11[1]-DRP[6][9]">GT11[1]:  DRP[6] bit 9</a>
<a href="#virtex4-MGT-GT11[1]-RXACTST">GT11[1]:  RXACTST</a>
</td>
</tr>

<tr><td>B9</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[28][19][9]" title="MAIN[28][19][9]">
<a href="#virtex4-MGT-GT11[1]-DRP[6][8]">GT11[1]:  DRP[6] bit 8</a>
<a href="#virtex4-MGT-GT11[1]-RXAFETST">GT11[1]:  RXAFETST</a>
</td>
</tr>

<tr><td>B8</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[28][19][8]" title="MAIN[28][19][8]">
<a href="#virtex4-MGT-GT11[1]-DRP[6][7]">GT11[1]:  DRP[6] bit 7</a>
<a href="#virtex4-MGT-GT11[1]-RXFECONTROL1[1]">GT11[1]:  RXFECONTROL1 bit 1</a>
</td>
</tr>

<tr><td>B7</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[28][19][7]" title="MAIN[28][19][7]">
<a href="#virtex4-MGT-GT11[1]-DRP[6][6]">GT11[1]:  DRP[6] bit 6</a>
<a href="#virtex4-MGT-GT11[1]-RXFECONTROL1[0]">GT11[1]:  RXFECONTROL1 bit 0</a>
</td>
</tr>

<tr><td>B6</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[28][19][6]" title="MAIN[28][19][6]">
<a href="#virtex4-MGT-GT11[1]-DRP[6][5]">GT11[1]:  DRP[6] bit 5</a>
<a href="#virtex4-MGT-GT11[1]-RXLKAPD">GT11[1]:  RXLKAPD</a>
</td>
</tr>

<tr><td>B5</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[28][19][5]" title="MAIN[28][19][5]">
<a href="#virtex4-MGT-GT11[1]-DRP[6][4]">GT11[1]:  DRP[6] bit 4</a>
<a href="#virtex4-MGT-GT11[1]-RXRSDPD">GT11[1]:  RXRSDPD</a>
</td>
</tr>

<tr><td>B4</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[28][19][4]" title="MAIN[28][19][4]">
<a href="#virtex4-MGT-GT11[1]-DRP[6][3]">GT11[1]:  DRP[6] bit 3</a>
<a href="#virtex4-MGT-GT11[1]-RXRCPPD">GT11[1]:  RXRCPPD</a>
</td>
</tr>

<tr><td>B3</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[28][19][3]" title="MAIN[28][19][3]">
<a href="#virtex4-MGT-GT11[1]-DRP[6][2]">GT11[1]:  DRP[6] bit 2</a>
<a href="#virtex4-MGT-GT11[1]-RXRPDPD">GT11[1]:  RXRPDPD</a>
</td>
</tr>

<tr><td>B2</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[28][19][2]" title="MAIN[28][19][2]">
<a href="#virtex4-MGT-GT11[1]-DRP[6][1]">GT11[1]:  DRP[6] bit 1</a>
<a href="#virtex4-MGT-GT11[1]-RXAFEPD">GT11[1]:  RXAFEPD</a>
</td>
</tr>

<tr><td>B1</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[28][19][1]" title="MAIN[28][19][1]">
<a href="#virtex4-MGT-GT11[1]-DRP[6][0]">GT11[1]:  DRP[6] bit 0</a>
<a href="#virtex4-MGT-GT11[1]-RXPD">GT11[1]:  RXPD</a>
</td>
</tr>

<tr><td>B0</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex4 MGT rect MAIN[29]</caption>
<thead>
<tr><th rowspan="2">Bit</th><th colspan="20">Frame</th></tr>

<tr>
<th>F0</th>
<th>F1</th>
<th>F2</th>
<th>F3</th>
<th>F4</th>
<th>F5</th>
<th>F6</th>
<th>F7</th>
<th>F8</th>
<th>F9</th>
<th>F10</th>
<th>F11</th>
<th>F12</th>
<th>F13</th>
<th>F14</th>
<th>F15</th>
<th>F16</th>
<th>F17</th>
<th>F18</th>
<th>F19</th>
</tr>

</thead>

<tbody>
<tr><td>B79</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B78</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[29][19][78]" title="MAIN[29][19][78]">
<a href="#virtex4-MGT-GT11[1]-DRP_MASK[62]">GT11[1]:  DRP_MASK bit 62</a>
</td>
</tr>

<tr><td>B77</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B76</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[29][19][76]" title="MAIN[29][19][76]">
<a href="#virtex4-MGT-GT11[1]-DRP[62][15]">GT11[1]:  DRP[62] bit 15</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_TUNE[7]">GT11[1]:  CHAN_BOND_TUNE bit 7</a>
</td>
</tr>

<tr><td>B75</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[29][19][75]" title="MAIN[29][19][75]">
<a href="#virtex4-MGT-GT11[1]-DRP[62][14]">GT11[1]:  DRP[62] bit 14</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_TUNE[6]">GT11[1]:  CHAN_BOND_TUNE bit 6</a>
</td>
</tr>

<tr><td>B74</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[29][19][74]" title="MAIN[29][19][74]">
<a href="#virtex4-MGT-GT11[1]-DRP[62][13]">GT11[1]:  DRP[62] bit 13</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_TUNE[5]">GT11[1]:  CHAN_BOND_TUNE bit 5</a>
</td>
</tr>

<tr><td>B73</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[29][19][73]" title="MAIN[29][19][73]">
<a href="#virtex4-MGT-GT11[1]-DRP[62][12]">GT11[1]:  DRP[62] bit 12</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_TUNE[4]">GT11[1]:  CHAN_BOND_TUNE bit 4</a>
</td>
</tr>

<tr><td>B72</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[29][19][72]" title="MAIN[29][19][72]">
<a href="#virtex4-MGT-GT11[1]-DRP[62][11]">GT11[1]:  DRP[62] bit 11</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_TUNE[3]">GT11[1]:  CHAN_BOND_TUNE bit 3</a>
</td>
</tr>

<tr><td>B71</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[29][19][71]" title="MAIN[29][19][71]">
<a href="#virtex4-MGT-GT11[1]-DRP[62][10]">GT11[1]:  DRP[62] bit 10</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_TUNE[2]">GT11[1]:  CHAN_BOND_TUNE bit 2</a>
</td>
</tr>

<tr><td>B70</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[29][19][70]" title="MAIN[29][19][70]">
<a href="#virtex4-MGT-GT11[1]-DRP[62][9]">GT11[1]:  DRP[62] bit 9</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_TUNE[1]">GT11[1]:  CHAN_BOND_TUNE bit 1</a>
</td>
</tr>

<tr><td>B69</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[29][19][69]" title="MAIN[29][19][69]">
<a href="#virtex4-MGT-GT11[1]-DRP[62][8]">GT11[1]:  DRP[62] bit 8</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_TUNE[0]">GT11[1]:  CHAN_BOND_TUNE bit 0</a>
</td>
</tr>

<tr><td>B68</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[29][19][68]" title="MAIN[29][19][68]">
<a href="#virtex4-MGT-GT11[1]-DRP[62][7]">GT11[1]:  DRP[62] bit 7</a>
</td>
</tr>

<tr><td>B67</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[29][19][67]" title="MAIN[29][19][67]">
<a href="#virtex4-MGT-GT11[1]-DRP[62][6]">GT11[1]:  DRP[62] bit 6</a>
</td>
</tr>

<tr><td>B66</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[29][19][66]" title="MAIN[29][19][66]">
<a href="#virtex4-MGT-GT11[1]-DRP[62][5]">GT11[1]:  DRP[62] bit 5</a>
<a href="#virtex4-MGT-GT11[1]-CCCB_ARBITRATOR_DISABLE">GT11[1]:  CCCB_ARBITRATOR_DISABLE</a>
</td>
</tr>

<tr><td>B65</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[29][19][65]" title="MAIN[29][19][65]">
<a href="#virtex4-MGT-GT11[1]-DRP[62][4]">GT11[1]:  DRP[62] bit 4</a>
<a href="#virtex4-MGT-GT11[1]-OPPOSITE_SELECT">GT11[1]:  OPPOSITE_SELECT</a>
</td>
</tr>

<tr><td>B64</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[29][19][64]" title="MAIN[29][19][64]">
<a href="#virtex4-MGT-GT11[1]-DRP[62][3]">GT11[1]:  DRP[62] bit 3</a>
<a href="#virtex4-MGT-GT11[1]-POWER_ENABLE">GT11[1]:  POWER_ENABLE</a>
</td>
</tr>

<tr><td>B63</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[29][19][63]" title="MAIN[29][19][63]">
<a href="#virtex4-MGT-GT11[1]-DRP[62][2]">GT11[1]:  DRP[62] bit 2</a>
<a href="#virtex4-MGT-GT11[1]-TEST_MODE_3">GT11[1]:  TEST_MODE_3</a>
</td>
</tr>

<tr><td>B62</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[29][19][62]" title="MAIN[29][19][62]">
<a href="#virtex4-MGT-GT11[1]-DRP[62][1]">GT11[1]:  DRP[62] bit 1</a>
<a href="#virtex4-MGT-GT11[1]-TEST_MODE_2">GT11[1]:  TEST_MODE_2</a>
</td>
</tr>

<tr><td>B61</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[29][19][61]" title="MAIN[29][19][61]">
<a href="#virtex4-MGT-GT11[1]-DRP[62][0]">GT11[1]:  DRP[62] bit 0</a>
<a href="#virtex4-MGT-GT11[1]-TEST_MODE_1">GT11[1]:  TEST_MODE_1</a>
</td>
</tr>

<tr><td>B60</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B59</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B58</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[29][19][58]" title="MAIN[29][19][58]">
<a href="#virtex4-MGT-GT11[1]-DRP_MASK[54]">GT11[1]:  DRP_MASK bit 54</a>
</td>
</tr>

<tr><td>B57</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B56</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[29][19][56]" title="MAIN[29][19][56]">
<a href="#virtex4-MGT-GT11[1]-DRP[54][15]">GT11[1]:  DRP[54] bit 15</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_2_MASK[3]">GT11[1]:  CHAN_BOND_SEQ_2_MASK bit 3</a>
</td>
</tr>

<tr><td>B55</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[29][19][55]" title="MAIN[29][19][55]">
<a href="#virtex4-MGT-GT11[1]-DRP[54][14]">GT11[1]:  DRP[54] bit 14</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_2_MASK[2]">GT11[1]:  CHAN_BOND_SEQ_2_MASK bit 2</a>
</td>
</tr>

<tr><td>B54</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[29][19][54]" title="MAIN[29][19][54]">
<a href="#virtex4-MGT-GT11[1]-DRP[54][13]">GT11[1]:  DRP[54] bit 13</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_2_MASK[1]">GT11[1]:  CHAN_BOND_SEQ_2_MASK bit 1</a>
</td>
</tr>

<tr><td>B53</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[29][19][53]" title="MAIN[29][19][53]">
<a href="#virtex4-MGT-GT11[1]-DRP[54][12]">GT11[1]:  DRP[54] bit 12</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_2_MASK[0]">GT11[1]:  CHAN_BOND_SEQ_2_MASK bit 0</a>
</td>
</tr>

<tr><td>B52</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[29][19][52]" title="MAIN[29][19][52]">
<a href="#virtex4-MGT-GT11[1]-DRP[54][11]">GT11[1]:  DRP[54] bit 11</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_2_4[10]">GT11[1]:  CHAN_BOND_SEQ_2_4 bit 10</a>
</td>
</tr>

<tr><td>B51</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[29][19][51]" title="MAIN[29][19][51]">
<a href="#virtex4-MGT-GT11[1]-DRP[54][10]">GT11[1]:  DRP[54] bit 10</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_2_4[9]">GT11[1]:  CHAN_BOND_SEQ_2_4 bit 9</a>
</td>
</tr>

<tr><td>B50</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[29][19][50]" title="MAIN[29][19][50]">
<a href="#virtex4-MGT-GT11[1]-DRP[54][9]">GT11[1]:  DRP[54] bit 9</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_2_4[8]">GT11[1]:  CHAN_BOND_SEQ_2_4 bit 8</a>
</td>
</tr>

<tr><td>B49</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[29][19][49]" title="MAIN[29][19][49]">
<a href="#virtex4-MGT-GT11[1]-DRP[54][8]">GT11[1]:  DRP[54] bit 8</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_2_4[7]">GT11[1]:  CHAN_BOND_SEQ_2_4 bit 7</a>
</td>
</tr>

<tr><td>B48</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[29][19][48]" title="MAIN[29][19][48]">
<a href="#virtex4-MGT-GT11[1]-DRP[54][7]">GT11[1]:  DRP[54] bit 7</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_2_4[6]">GT11[1]:  CHAN_BOND_SEQ_2_4 bit 6</a>
</td>
</tr>

<tr><td>B47</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[29][19][47]" title="MAIN[29][19][47]">
<a href="#virtex4-MGT-GT11[1]-DRP[54][6]">GT11[1]:  DRP[54] bit 6</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_2_4[5]">GT11[1]:  CHAN_BOND_SEQ_2_4 bit 5</a>
</td>
</tr>

<tr><td>B46</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[29][19][46]" title="MAIN[29][19][46]">
<a href="#virtex4-MGT-GT11[1]-DRP[54][5]">GT11[1]:  DRP[54] bit 5</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_2_4[4]">GT11[1]:  CHAN_BOND_SEQ_2_4 bit 4</a>
</td>
</tr>

<tr><td>B45</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[29][19][45]" title="MAIN[29][19][45]">
<a href="#virtex4-MGT-GT11[1]-DRP[54][4]">GT11[1]:  DRP[54] bit 4</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_2_4[3]">GT11[1]:  CHAN_BOND_SEQ_2_4 bit 3</a>
</td>
</tr>

<tr><td>B44</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[29][19][44]" title="MAIN[29][19][44]">
<a href="#virtex4-MGT-GT11[1]-DRP[54][3]">GT11[1]:  DRP[54] bit 3</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_2_4[2]">GT11[1]:  CHAN_BOND_SEQ_2_4 bit 2</a>
</td>
</tr>

<tr><td>B43</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[29][19][43]" title="MAIN[29][19][43]">
<a href="#virtex4-MGT-GT11[1]-DRP[54][2]">GT11[1]:  DRP[54] bit 2</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_2_4[1]">GT11[1]:  CHAN_BOND_SEQ_2_4 bit 1</a>
</td>
</tr>

<tr><td>B42</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[29][19][42]" title="MAIN[29][19][42]">
<a href="#virtex4-MGT-GT11[1]-DRP[54][1]">GT11[1]:  DRP[54] bit 1</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_2_4[0]">GT11[1]:  CHAN_BOND_SEQ_2_4 bit 0</a>
</td>
</tr>

<tr><td>B41</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[29][19][41]" title="MAIN[29][19][41]">
<a href="#virtex4-MGT-GT11[1]-DRP[54][0]">GT11[1]:  DRP[54] bit 0</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_2_3[10]">GT11[1]:  CHAN_BOND_SEQ_2_3 bit 10</a>
</td>
</tr>

<tr><td>B40</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B39</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B38</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[29][19][38]" title="MAIN[29][19][38]">
<a href="#virtex4-MGT-GT11[1]-DRP_MASK[46]">GT11[1]:  DRP_MASK bit 46</a>
</td>
</tr>

<tr><td>B37</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B36</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[29][19][36]" title="MAIN[29][19][36]">
<a href="#virtex4-MGT-GT11[1]-DRP[46][15]">GT11[1]:  DRP[46] bit 15</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_2_3[9]">GT11[1]:  CHAN_BOND_SEQ_2_3 bit 9</a>
</td>
</tr>

<tr><td>B35</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[29][19][35]" title="MAIN[29][19][35]">
<a href="#virtex4-MGT-GT11[1]-DRP[46][14]">GT11[1]:  DRP[46] bit 14</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_2_3[8]">GT11[1]:  CHAN_BOND_SEQ_2_3 bit 8</a>
</td>
</tr>

<tr><td>B34</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[29][19][34]" title="MAIN[29][19][34]">
<a href="#virtex4-MGT-GT11[1]-DRP[46][13]">GT11[1]:  DRP[46] bit 13</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_2_3[7]">GT11[1]:  CHAN_BOND_SEQ_2_3 bit 7</a>
</td>
</tr>

<tr><td>B33</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[29][19][33]" title="MAIN[29][19][33]">
<a href="#virtex4-MGT-GT11[1]-DRP[46][12]">GT11[1]:  DRP[46] bit 12</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_2_3[6]">GT11[1]:  CHAN_BOND_SEQ_2_3 bit 6</a>
</td>
</tr>

<tr><td>B32</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[29][19][32]" title="MAIN[29][19][32]">
<a href="#virtex4-MGT-GT11[1]-DRP[46][11]">GT11[1]:  DRP[46] bit 11</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_2_3[5]">GT11[1]:  CHAN_BOND_SEQ_2_3 bit 5</a>
</td>
</tr>

<tr><td>B31</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[29][19][31]" title="MAIN[29][19][31]">
<a href="#virtex4-MGT-GT11[1]-DRP[46][10]">GT11[1]:  DRP[46] bit 10</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_2_3[4]">GT11[1]:  CHAN_BOND_SEQ_2_3 bit 4</a>
</td>
</tr>

<tr><td>B30</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[29][19][30]" title="MAIN[29][19][30]">
<a href="#virtex4-MGT-GT11[1]-DRP[46][9]">GT11[1]:  DRP[46] bit 9</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_2_3[3]">GT11[1]:  CHAN_BOND_SEQ_2_3 bit 3</a>
</td>
</tr>

<tr><td>B29</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[29][19][29]" title="MAIN[29][19][29]">
<a href="#virtex4-MGT-GT11[1]-DRP[46][8]">GT11[1]:  DRP[46] bit 8</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_2_3[2]">GT11[1]:  CHAN_BOND_SEQ_2_3 bit 2</a>
</td>
</tr>

<tr><td>B28</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[29][19][28]" title="MAIN[29][19][28]">
<a href="#virtex4-MGT-GT11[1]-DRP[46][7]">GT11[1]:  DRP[46] bit 7</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_2_3[1]">GT11[1]:  CHAN_BOND_SEQ_2_3 bit 1</a>
</td>
</tr>

<tr><td>B27</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[29][19][27]" title="MAIN[29][19][27]">
<a href="#virtex4-MGT-GT11[1]-DRP[46][6]">GT11[1]:  DRP[46] bit 6</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_2_3[0]">GT11[1]:  CHAN_BOND_SEQ_2_3 bit 0</a>
</td>
</tr>

<tr><td>B26</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[29][19][26]" title="MAIN[29][19][26]">
<a href="#virtex4-MGT-GT11[1]-DRP[46][5]">GT11[1]:  DRP[46] bit 5</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_2_2[10]">GT11[1]:  CHAN_BOND_SEQ_2_2 bit 10</a>
</td>
</tr>

<tr><td>B25</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[29][19][25]" title="MAIN[29][19][25]">
<a href="#virtex4-MGT-GT11[1]-DRP[46][4]">GT11[1]:  DRP[46] bit 4</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_2_2[9]">GT11[1]:  CHAN_BOND_SEQ_2_2 bit 9</a>
</td>
</tr>

<tr><td>B24</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[29][19][24]" title="MAIN[29][19][24]">
<a href="#virtex4-MGT-GT11[1]-DRP[46][3]">GT11[1]:  DRP[46] bit 3</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_2_2[8]">GT11[1]:  CHAN_BOND_SEQ_2_2 bit 8</a>
</td>
</tr>

<tr><td>B23</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[29][19][23]" title="MAIN[29][19][23]">
<a href="#virtex4-MGT-GT11[1]-DRP[46][2]">GT11[1]:  DRP[46] bit 2</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_2_2[7]">GT11[1]:  CHAN_BOND_SEQ_2_2 bit 7</a>
</td>
</tr>

<tr><td>B22</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[29][19][22]" title="MAIN[29][19][22]">
<a href="#virtex4-MGT-GT11[1]-DRP[46][1]">GT11[1]:  DRP[46] bit 1</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_2_2[6]">GT11[1]:  CHAN_BOND_SEQ_2_2 bit 6</a>
</td>
</tr>

<tr><td>B21</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[29][19][21]" title="MAIN[29][19][21]">
<a href="#virtex4-MGT-GT11[1]-DRP[46][0]">GT11[1]:  DRP[46] bit 0</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_2_2[5]">GT11[1]:  CHAN_BOND_SEQ_2_2 bit 5</a>
</td>
</tr>

<tr><td>B20</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B19</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B18</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[29][19][18]" title="MAIN[29][19][18]">
<a href="#virtex4-MGT-GT11[1]-DRP_MASK[38]">GT11[1]:  DRP_MASK bit 38</a>
</td>
</tr>

<tr><td>B17</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B16</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[29][19][16]" title="MAIN[29][19][16]">
<a href="#virtex4-MGT-GT11[1]-DRP[38][15]">GT11[1]:  DRP[38] bit 15</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_2_2[4]">GT11[1]:  CHAN_BOND_SEQ_2_2 bit 4</a>
</td>
</tr>

<tr><td>B15</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[29][19][15]" title="MAIN[29][19][15]">
<a href="#virtex4-MGT-GT11[1]-DRP[38][14]">GT11[1]:  DRP[38] bit 14</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_2_2[3]">GT11[1]:  CHAN_BOND_SEQ_2_2 bit 3</a>
</td>
</tr>

<tr><td>B14</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[29][19][14]" title="MAIN[29][19][14]">
<a href="#virtex4-MGT-GT11[1]-DRP[38][13]">GT11[1]:  DRP[38] bit 13</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_2_2[2]">GT11[1]:  CHAN_BOND_SEQ_2_2 bit 2</a>
</td>
</tr>

<tr><td>B13</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[29][19][13]" title="MAIN[29][19][13]">
<a href="#virtex4-MGT-GT11[1]-DRP[38][12]">GT11[1]:  DRP[38] bit 12</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_2_2[1]">GT11[1]:  CHAN_BOND_SEQ_2_2 bit 1</a>
</td>
</tr>

<tr><td>B12</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[29][19][12]" title="MAIN[29][19][12]">
<a href="#virtex4-MGT-GT11[1]-DRP[38][11]">GT11[1]:  DRP[38] bit 11</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_2_2[0]">GT11[1]:  CHAN_BOND_SEQ_2_2 bit 0</a>
</td>
</tr>

<tr><td>B11</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[29][19][11]" title="MAIN[29][19][11]">
<a href="#virtex4-MGT-GT11[1]-DRP[38][10]">GT11[1]:  DRP[38] bit 10</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_2_1[10]">GT11[1]:  CHAN_BOND_SEQ_2_1 bit 10</a>
</td>
</tr>

<tr><td>B10</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[29][19][10]" title="MAIN[29][19][10]">
<a href="#virtex4-MGT-GT11[1]-DRP[38][9]">GT11[1]:  DRP[38] bit 9</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_2_1[9]">GT11[1]:  CHAN_BOND_SEQ_2_1 bit 9</a>
</td>
</tr>

<tr><td>B9</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[29][19][9]" title="MAIN[29][19][9]">
<a href="#virtex4-MGT-GT11[1]-DRP[38][8]">GT11[1]:  DRP[38] bit 8</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_2_1[8]">GT11[1]:  CHAN_BOND_SEQ_2_1 bit 8</a>
</td>
</tr>

<tr><td>B8</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[29][19][8]" title="MAIN[29][19][8]">
<a href="#virtex4-MGT-GT11[1]-DRP[38][7]">GT11[1]:  DRP[38] bit 7</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_2_1[7]">GT11[1]:  CHAN_BOND_SEQ_2_1 bit 7</a>
</td>
</tr>

<tr><td>B7</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[29][19][7]" title="MAIN[29][19][7]">
<a href="#virtex4-MGT-GT11[1]-DRP[38][6]">GT11[1]:  DRP[38] bit 6</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_2_1[6]">GT11[1]:  CHAN_BOND_SEQ_2_1 bit 6</a>
</td>
</tr>

<tr><td>B6</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[29][19][6]" title="MAIN[29][19][6]">
<a href="#virtex4-MGT-GT11[1]-DRP[38][5]">GT11[1]:  DRP[38] bit 5</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_2_1[5]">GT11[1]:  CHAN_BOND_SEQ_2_1 bit 5</a>
</td>
</tr>

<tr><td>B5</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[29][19][5]" title="MAIN[29][19][5]">
<a href="#virtex4-MGT-GT11[1]-DRP[38][4]">GT11[1]:  DRP[38] bit 4</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_2_1[4]">GT11[1]:  CHAN_BOND_SEQ_2_1 bit 4</a>
</td>
</tr>

<tr><td>B4</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[29][19][4]" title="MAIN[29][19][4]">
<a href="#virtex4-MGT-GT11[1]-DRP[38][3]">GT11[1]:  DRP[38] bit 3</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_2_1[3]">GT11[1]:  CHAN_BOND_SEQ_2_1 bit 3</a>
</td>
</tr>

<tr><td>B3</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[29][19][3]" title="MAIN[29][19][3]">
<a href="#virtex4-MGT-GT11[1]-DRP[38][2]">GT11[1]:  DRP[38] bit 2</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_2_1[2]">GT11[1]:  CHAN_BOND_SEQ_2_1 bit 2</a>
</td>
</tr>

<tr><td>B2</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[29][19][2]" title="MAIN[29][19][2]">
<a href="#virtex4-MGT-GT11[1]-DRP[38][1]">GT11[1]:  DRP[38] bit 1</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_2_1[1]">GT11[1]:  CHAN_BOND_SEQ_2_1 bit 1</a>
</td>
</tr>

<tr><td>B1</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[29][19][1]" title="MAIN[29][19][1]">
<a href="#virtex4-MGT-GT11[1]-DRP[38][0]">GT11[1]:  DRP[38] bit 0</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_2_1[0]">GT11[1]:  CHAN_BOND_SEQ_2_1 bit 0</a>
</td>
</tr>

<tr><td>B0</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex4 MGT rect MAIN[30]</caption>
<thead>
<tr><th rowspan="2">Bit</th><th colspan="20">Frame</th></tr>

<tr>
<th>F0</th>
<th>F1</th>
<th>F2</th>
<th>F3</th>
<th>F4</th>
<th>F5</th>
<th>F6</th>
<th>F7</th>
<th>F8</th>
<th>F9</th>
<th>F10</th>
<th>F11</th>
<th>F12</th>
<th>F13</th>
<th>F14</th>
<th>F15</th>
<th>F16</th>
<th>F17</th>
<th>F18</th>
<th>F19</th>
</tr>

</thead>

<tbody>
<tr><td>B79</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B78</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[30][19][78]" title="MAIN[30][19][78]">
<a href="#virtex4-MGT-GT11[1]-DRP_MASK[31]">GT11[1]:  DRP_MASK bit 31</a>
</td>
</tr>

<tr><td>B77</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B76</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[30][19][76]" title="MAIN[30][19][76]">
<a href="#virtex4-MGT-GT11[1]-DRP[31][15]">GT11[1]:  DRP[31] bit 15</a>
<a href="#virtex4-MGT-GT11[1]-RXEQ[63]">GT11[1]:  RXEQ bit 63</a>
</td>
</tr>

<tr><td>B75</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[30][19][75]" title="MAIN[30][19][75]">
<a href="#virtex4-MGT-GT11[1]-DRP[31][14]">GT11[1]:  DRP[31] bit 14</a>
<a href="#virtex4-MGT-GT11[1]-RXEQ[62]">GT11[1]:  RXEQ bit 62</a>
</td>
</tr>

<tr><td>B74</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[30][19][74]" title="MAIN[30][19][74]">
<a href="#virtex4-MGT-GT11[1]-DRP[31][13]">GT11[1]:  DRP[31] bit 13</a>
<a href="#virtex4-MGT-GT11[1]-RXEQ[61]">GT11[1]:  RXEQ bit 61</a>
</td>
</tr>

<tr><td>B73</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[30][19][73]" title="MAIN[30][19][73]">
<a href="#virtex4-MGT-GT11[1]-DRP[31][12]">GT11[1]:  DRP[31] bit 12</a>
<a href="#virtex4-MGT-GT11[1]-RXEQ[60]">GT11[1]:  RXEQ bit 60</a>
</td>
</tr>

<tr><td>B72</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[30][19][72]" title="MAIN[30][19][72]">
<a href="#virtex4-MGT-GT11[1]-DRP[31][11]">GT11[1]:  DRP[31] bit 11</a>
<a href="#virtex4-MGT-GT11[1]-RXEQ[59]">GT11[1]:  RXEQ bit 59</a>
</td>
</tr>

<tr><td>B71</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[30][19][71]" title="MAIN[30][19][71]">
<a href="#virtex4-MGT-GT11[1]-DRP[31][10]">GT11[1]:  DRP[31] bit 10</a>
<a href="#virtex4-MGT-GT11[1]-RXEQ[58]">GT11[1]:  RXEQ bit 58</a>
</td>
</tr>

<tr><td>B70</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[30][19][70]" title="MAIN[30][19][70]">
<a href="#virtex4-MGT-GT11[1]-DRP[31][9]">GT11[1]:  DRP[31] bit 9</a>
<a href="#virtex4-MGT-GT11[1]-RXEQ[57]">GT11[1]:  RXEQ bit 57</a>
</td>
</tr>

<tr><td>B69</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[30][19][69]" title="MAIN[30][19][69]">
<a href="#virtex4-MGT-GT11[1]-DRP[31][8]">GT11[1]:  DRP[31] bit 8</a>
<a href="#virtex4-MGT-GT11[1]-RXEQ[56]">GT11[1]:  RXEQ bit 56</a>
</td>
</tr>

<tr><td>B68</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[30][19][68]" title="MAIN[30][19][68]">
<a href="#virtex4-MGT-GT11[1]-DRP[31][7]">GT11[1]:  DRP[31] bit 7</a>
<a href="#virtex4-MGT-GT11[1]-RXEQ[55]">GT11[1]:  RXEQ bit 55</a>
</td>
</tr>

<tr><td>B67</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[30][19][67]" title="MAIN[30][19][67]">
<a href="#virtex4-MGT-GT11[1]-DRP[31][6]">GT11[1]:  DRP[31] bit 6</a>
<a href="#virtex4-MGT-GT11[1]-RXEQ[54]">GT11[1]:  RXEQ bit 54</a>
</td>
</tr>

<tr><td>B66</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[30][19][66]" title="MAIN[30][19][66]">
<a href="#virtex4-MGT-GT11[1]-DRP[31][5]">GT11[1]:  DRP[31] bit 5</a>
<a href="#virtex4-MGT-GT11[1]-RXEQ[53]">GT11[1]:  RXEQ bit 53</a>
</td>
</tr>

<tr><td>B65</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[30][19][65]" title="MAIN[30][19][65]">
<a href="#virtex4-MGT-GT11[1]-DRP[31][4]">GT11[1]:  DRP[31] bit 4</a>
<a href="#virtex4-MGT-GT11[1]-RXEQ[52]">GT11[1]:  RXEQ bit 52</a>
</td>
</tr>

<tr><td>B64</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[30][19][64]" title="MAIN[30][19][64]">
<a href="#virtex4-MGT-GT11[1]-DRP[31][3]">GT11[1]:  DRP[31] bit 3</a>
<a href="#virtex4-MGT-GT11[1]-RXEQ[51]">GT11[1]:  RXEQ bit 51</a>
</td>
</tr>

<tr><td>B63</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[30][19][63]" title="MAIN[30][19][63]">
<a href="#virtex4-MGT-GT11[1]-DRP[31][2]">GT11[1]:  DRP[31] bit 2</a>
<a href="#virtex4-MGT-GT11[1]-RXEQ[50]">GT11[1]:  RXEQ bit 50</a>
</td>
</tr>

<tr><td>B62</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[30][19][62]" title="MAIN[30][19][62]">
<a href="#virtex4-MGT-GT11[1]-DRP[31][1]">GT11[1]:  DRP[31] bit 1</a>
<a href="#virtex4-MGT-GT11[1]-RXEQ[49]">GT11[1]:  RXEQ bit 49</a>
</td>
</tr>

<tr><td>B61</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[30][19][61]" title="MAIN[30][19][61]">
<a href="#virtex4-MGT-GT11[1]-DRP[31][0]">GT11[1]:  DRP[31] bit 0</a>
<a href="#virtex4-MGT-GT11[1]-RXEQ[48]">GT11[1]:  RXEQ bit 48</a>
</td>
</tr>

<tr><td>B60</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B59</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B58</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[30][19][58]" title="MAIN[30][19][58]">
<a href="#virtex4-MGT-GT11[1]-DRP_MASK[23]">GT11[1]:  DRP_MASK bit 23</a>
</td>
</tr>

<tr><td>B57</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B56</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[30][19][56]" title="MAIN[30][19][56]">
<a href="#virtex4-MGT-GT11[1]-DRP[23][15]">GT11[1]:  DRP[23] bit 15</a>
<a href="#virtex4-MGT-GT11[1]-RXEQ[47]">GT11[1]:  RXEQ bit 47</a>
</td>
</tr>

<tr><td>B55</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[30][19][55]" title="MAIN[30][19][55]">
<a href="#virtex4-MGT-GT11[1]-DRP[23][14]">GT11[1]:  DRP[23] bit 14</a>
<a href="#virtex4-MGT-GT11[1]-RXEQ[46]">GT11[1]:  RXEQ bit 46</a>
</td>
</tr>

<tr><td>B54</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[30][19][54]" title="MAIN[30][19][54]">
<a href="#virtex4-MGT-GT11[1]-DRP[23][13]">GT11[1]:  DRP[23] bit 13</a>
<a href="#virtex4-MGT-GT11[1]-RXEQ[45]">GT11[1]:  RXEQ bit 45</a>
</td>
</tr>

<tr><td>B53</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[30][19][53]" title="MAIN[30][19][53]">
<a href="#virtex4-MGT-GT11[1]-DRP[23][12]">GT11[1]:  DRP[23] bit 12</a>
<a href="#virtex4-MGT-GT11[1]-RXEQ[44]">GT11[1]:  RXEQ bit 44</a>
</td>
</tr>

<tr><td>B52</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[30][19][52]" title="MAIN[30][19][52]">
<a href="#virtex4-MGT-GT11[1]-DRP[23][11]">GT11[1]:  DRP[23] bit 11</a>
<a href="#virtex4-MGT-GT11[1]-RXEQ[43]">GT11[1]:  RXEQ bit 43</a>
</td>
</tr>

<tr><td>B51</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[30][19][51]" title="MAIN[30][19][51]">
<a href="#virtex4-MGT-GT11[1]-DRP[23][10]">GT11[1]:  DRP[23] bit 10</a>
<a href="#virtex4-MGT-GT11[1]-RXEQ[42]">GT11[1]:  RXEQ bit 42</a>
</td>
</tr>

<tr><td>B50</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[30][19][50]" title="MAIN[30][19][50]">
<a href="#virtex4-MGT-GT11[1]-DRP[23][9]">GT11[1]:  DRP[23] bit 9</a>
<a href="#virtex4-MGT-GT11[1]-RXEQ[41]">GT11[1]:  RXEQ bit 41</a>
</td>
</tr>

<tr><td>B49</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[30][19][49]" title="MAIN[30][19][49]">
<a href="#virtex4-MGT-GT11[1]-DRP[23][8]">GT11[1]:  DRP[23] bit 8</a>
<a href="#virtex4-MGT-GT11[1]-RXEQ[40]">GT11[1]:  RXEQ bit 40</a>
</td>
</tr>

<tr><td>B48</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[30][19][48]" title="MAIN[30][19][48]">
<a href="#virtex4-MGT-GT11[1]-DRP[23][7]">GT11[1]:  DRP[23] bit 7</a>
<a href="#virtex4-MGT-GT11[1]-RXEQ[39]">GT11[1]:  RXEQ bit 39</a>
</td>
</tr>

<tr><td>B47</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[30][19][47]" title="MAIN[30][19][47]">
<a href="#virtex4-MGT-GT11[1]-DRP[23][6]">GT11[1]:  DRP[23] bit 6</a>
<a href="#virtex4-MGT-GT11[1]-RXEQ[38]">GT11[1]:  RXEQ bit 38</a>
</td>
</tr>

<tr><td>B46</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[30][19][46]" title="MAIN[30][19][46]">
<a href="#virtex4-MGT-GT11[1]-DRP[23][5]">GT11[1]:  DRP[23] bit 5</a>
<a href="#virtex4-MGT-GT11[1]-RXEQ[37]">GT11[1]:  RXEQ bit 37</a>
</td>
</tr>

<tr><td>B45</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[30][19][45]" title="MAIN[30][19][45]">
<a href="#virtex4-MGT-GT11[1]-DRP[23][4]">GT11[1]:  DRP[23] bit 4</a>
<a href="#virtex4-MGT-GT11[1]-RXEQ[36]">GT11[1]:  RXEQ bit 36</a>
</td>
</tr>

<tr><td>B44</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[30][19][44]" title="MAIN[30][19][44]">
<a href="#virtex4-MGT-GT11[1]-DRP[23][3]">GT11[1]:  DRP[23] bit 3</a>
<a href="#virtex4-MGT-GT11[1]-RXEQ[35]">GT11[1]:  RXEQ bit 35</a>
</td>
</tr>

<tr><td>B43</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[30][19][43]" title="MAIN[30][19][43]">
<a href="#virtex4-MGT-GT11[1]-DRP[23][2]">GT11[1]:  DRP[23] bit 2</a>
<a href="#virtex4-MGT-GT11[1]-RXEQ[34]">GT11[1]:  RXEQ bit 34</a>
</td>
</tr>

<tr><td>B42</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[30][19][42]" title="MAIN[30][19][42]">
<a href="#virtex4-MGT-GT11[1]-DRP[23][1]">GT11[1]:  DRP[23] bit 1</a>
<a href="#virtex4-MGT-GT11[1]-RXEQ[33]">GT11[1]:  RXEQ bit 33</a>
</td>
</tr>

<tr><td>B41</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[30][19][41]" title="MAIN[30][19][41]">
<a href="#virtex4-MGT-GT11[1]-DRP[23][0]">GT11[1]:  DRP[23] bit 0</a>
<a href="#virtex4-MGT-GT11[1]-RXEQ[32]">GT11[1]:  RXEQ bit 32</a>
</td>
</tr>

<tr><td>B40</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B39</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B38</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[30][19][38]" title="MAIN[30][19][38]">
<a href="#virtex4-MGT-GT11[1]-DRP_MASK[15]">GT11[1]:  DRP_MASK bit 15</a>
</td>
</tr>

<tr><td>B37</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B36</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[30][19][36]" title="MAIN[30][19][36]">
<a href="#virtex4-MGT-GT11[1]-DRP[15][15]">GT11[1]:  DRP[15] bit 15</a>
<a href="#virtex4-MGT-GT11[1]-RXEQ[31]">GT11[1]:  RXEQ bit 31</a>
</td>
</tr>

<tr><td>B35</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[30][19][35]" title="MAIN[30][19][35]">
<a href="#virtex4-MGT-GT11[1]-DRP[15][14]">GT11[1]:  DRP[15] bit 14</a>
<a href="#virtex4-MGT-GT11[1]-RXEQ[30]">GT11[1]:  RXEQ bit 30</a>
</td>
</tr>

<tr><td>B34</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[30][19][34]" title="MAIN[30][19][34]">
<a href="#virtex4-MGT-GT11[1]-DRP[15][13]">GT11[1]:  DRP[15] bit 13</a>
<a href="#virtex4-MGT-GT11[1]-RXEQ[29]">GT11[1]:  RXEQ bit 29</a>
</td>
</tr>

<tr><td>B33</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[30][19][33]" title="MAIN[30][19][33]">
<a href="#virtex4-MGT-GT11[1]-DRP[15][12]">GT11[1]:  DRP[15] bit 12</a>
<a href="#virtex4-MGT-GT11[1]-RXEQ[28]">GT11[1]:  RXEQ bit 28</a>
</td>
</tr>

<tr><td>B32</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[30][19][32]" title="MAIN[30][19][32]">
<a href="#virtex4-MGT-GT11[1]-DRP[15][11]">GT11[1]:  DRP[15] bit 11</a>
<a href="#virtex4-MGT-GT11[1]-RXEQ[27]">GT11[1]:  RXEQ bit 27</a>
</td>
</tr>

<tr><td>B31</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[30][19][31]" title="MAIN[30][19][31]">
<a href="#virtex4-MGT-GT11[1]-DRP[15][10]">GT11[1]:  DRP[15] bit 10</a>
<a href="#virtex4-MGT-GT11[1]-RXEQ[26]">GT11[1]:  RXEQ bit 26</a>
</td>
</tr>

<tr><td>B30</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[30][19][30]" title="MAIN[30][19][30]">
<a href="#virtex4-MGT-GT11[1]-DRP[15][9]">GT11[1]:  DRP[15] bit 9</a>
<a href="#virtex4-MGT-GT11[1]-RXEQ[25]">GT11[1]:  RXEQ bit 25</a>
</td>
</tr>

<tr><td>B29</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[30][19][29]" title="MAIN[30][19][29]">
<a href="#virtex4-MGT-GT11[1]-DRP[15][8]">GT11[1]:  DRP[15] bit 8</a>
<a href="#virtex4-MGT-GT11[1]-RXEQ[24]">GT11[1]:  RXEQ bit 24</a>
</td>
</tr>

<tr><td>B28</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[30][19][28]" title="MAIN[30][19][28]">
<a href="#virtex4-MGT-GT11[1]-DRP[15][7]">GT11[1]:  DRP[15] bit 7</a>
<a href="#virtex4-MGT-GT11[1]-RXEQ[23]">GT11[1]:  RXEQ bit 23</a>
</td>
</tr>

<tr><td>B27</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[30][19][27]" title="MAIN[30][19][27]">
<a href="#virtex4-MGT-GT11[1]-DRP[15][6]">GT11[1]:  DRP[15] bit 6</a>
<a href="#virtex4-MGT-GT11[1]-RXEQ[22]">GT11[1]:  RXEQ bit 22</a>
</td>
</tr>

<tr><td>B26</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[30][19][26]" title="MAIN[30][19][26]">
<a href="#virtex4-MGT-GT11[1]-DRP[15][5]">GT11[1]:  DRP[15] bit 5</a>
<a href="#virtex4-MGT-GT11[1]-RXEQ[21]">GT11[1]:  RXEQ bit 21</a>
</td>
</tr>

<tr><td>B25</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[30][19][25]" title="MAIN[30][19][25]">
<a href="#virtex4-MGT-GT11[1]-DRP[15][4]">GT11[1]:  DRP[15] bit 4</a>
<a href="#virtex4-MGT-GT11[1]-RXEQ[20]">GT11[1]:  RXEQ bit 20</a>
</td>
</tr>

<tr><td>B24</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[30][19][24]" title="MAIN[30][19][24]">
<a href="#virtex4-MGT-GT11[1]-DRP[15][3]">GT11[1]:  DRP[15] bit 3</a>
<a href="#virtex4-MGT-GT11[1]-RXEQ[19]">GT11[1]:  RXEQ bit 19</a>
</td>
</tr>

<tr><td>B23</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[30][19][23]" title="MAIN[30][19][23]">
<a href="#virtex4-MGT-GT11[1]-DRP[15][2]">GT11[1]:  DRP[15] bit 2</a>
<a href="#virtex4-MGT-GT11[1]-RXEQ[18]">GT11[1]:  RXEQ bit 18</a>
</td>
</tr>

<tr><td>B22</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[30][19][22]" title="MAIN[30][19][22]">
<a href="#virtex4-MGT-GT11[1]-DRP[15][1]">GT11[1]:  DRP[15] bit 1</a>
<a href="#virtex4-MGT-GT11[1]-RXEQ[17]">GT11[1]:  RXEQ bit 17</a>
</td>
</tr>

<tr><td>B21</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[30][19][21]" title="MAIN[30][19][21]">
<a href="#virtex4-MGT-GT11[1]-DRP[15][0]">GT11[1]:  DRP[15] bit 0</a>
<a href="#virtex4-MGT-GT11[1]-RXEQ[16]">GT11[1]:  RXEQ bit 16</a>
</td>
</tr>

<tr><td>B20</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B19</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B18</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[30][19][18]" title="MAIN[30][19][18]">
<a href="#virtex4-MGT-GT11[1]-DRP_MASK[7]">GT11[1]:  DRP_MASK bit 7</a>
</td>
</tr>

<tr><td>B17</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B16</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[30][19][16]" title="MAIN[30][19][16]">
<a href="#virtex4-MGT-GT11[1]-DRP[7][15]">GT11[1]:  DRP[7] bit 15</a>
<a href="#virtex4-MGT-GT11[1]-RXEQ[15]">GT11[1]:  RXEQ bit 15</a>
</td>
</tr>

<tr><td>B15</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[30][19][15]" title="MAIN[30][19][15]">
<a href="#virtex4-MGT-GT11[1]-DRP[7][14]">GT11[1]:  DRP[7] bit 14</a>
<a href="#virtex4-MGT-GT11[1]-RXEQ[14]">GT11[1]:  RXEQ bit 14</a>
</td>
</tr>

<tr><td>B14</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[30][19][14]" title="MAIN[30][19][14]">
<a href="#virtex4-MGT-GT11[1]-DRP[7][13]">GT11[1]:  DRP[7] bit 13</a>
<a href="#virtex4-MGT-GT11[1]-RXEQ[13]">GT11[1]:  RXEQ bit 13</a>
</td>
</tr>

<tr><td>B13</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[30][19][13]" title="MAIN[30][19][13]">
<a href="#virtex4-MGT-GT11[1]-DRP[7][12]">GT11[1]:  DRP[7] bit 12</a>
<a href="#virtex4-MGT-GT11[1]-RXEQ[12]">GT11[1]:  RXEQ bit 12</a>
</td>
</tr>

<tr><td>B12</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[30][19][12]" title="MAIN[30][19][12]">
<a href="#virtex4-MGT-GT11[1]-DRP[7][11]">GT11[1]:  DRP[7] bit 11</a>
<a href="#virtex4-MGT-GT11[1]-RXEQ[11]">GT11[1]:  RXEQ bit 11</a>
</td>
</tr>

<tr><td>B11</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[30][19][11]" title="MAIN[30][19][11]">
<a href="#virtex4-MGT-GT11[1]-DRP[7][10]">GT11[1]:  DRP[7] bit 10</a>
<a href="#virtex4-MGT-GT11[1]-RXEQ[10]">GT11[1]:  RXEQ bit 10</a>
</td>
</tr>

<tr><td>B10</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[30][19][10]" title="MAIN[30][19][10]">
<a href="#virtex4-MGT-GT11[1]-DRP[7][9]">GT11[1]:  DRP[7] bit 9</a>
<a href="#virtex4-MGT-GT11[1]-RXEQ[9]">GT11[1]:  RXEQ bit 9</a>
</td>
</tr>

<tr><td>B9</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[30][19][9]" title="MAIN[30][19][9]">
<a href="#virtex4-MGT-GT11[1]-DRP[7][8]">GT11[1]:  DRP[7] bit 8</a>
<a href="#virtex4-MGT-GT11[1]-RXEQ[8]">GT11[1]:  RXEQ bit 8</a>
</td>
</tr>

<tr><td>B8</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[30][19][8]" title="MAIN[30][19][8]">
<a href="#virtex4-MGT-GT11[1]-DRP[7][7]">GT11[1]:  DRP[7] bit 7</a>
<a href="#virtex4-MGT-GT11[1]-RXEQ[7]">GT11[1]:  RXEQ bit 7</a>
</td>
</tr>

<tr><td>B7</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[30][19][7]" title="MAIN[30][19][7]">
<a href="#virtex4-MGT-GT11[1]-DRP[7][6]">GT11[1]:  DRP[7] bit 6</a>
<a href="#virtex4-MGT-GT11[1]-RXEQ[6]">GT11[1]:  RXEQ bit 6</a>
</td>
</tr>

<tr><td>B6</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[30][19][6]" title="MAIN[30][19][6]">
<a href="#virtex4-MGT-GT11[1]-DRP[7][5]">GT11[1]:  DRP[7] bit 5</a>
<a href="#virtex4-MGT-GT11[1]-RXEQ[5]">GT11[1]:  RXEQ bit 5</a>
</td>
</tr>

<tr><td>B5</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[30][19][5]" title="MAIN[30][19][5]">
<a href="#virtex4-MGT-GT11[1]-DRP[7][4]">GT11[1]:  DRP[7] bit 4</a>
<a href="#virtex4-MGT-GT11[1]-RXEQ[4]">GT11[1]:  RXEQ bit 4</a>
</td>
</tr>

<tr><td>B4</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[30][19][4]" title="MAIN[30][19][4]">
<a href="#virtex4-MGT-GT11[1]-DRP[7][3]">GT11[1]:  DRP[7] bit 3</a>
<a href="#virtex4-MGT-GT11[1]-RXEQ[3]">GT11[1]:  RXEQ bit 3</a>
</td>
</tr>

<tr><td>B3</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[30][19][3]" title="MAIN[30][19][3]">
<a href="#virtex4-MGT-GT11[1]-DRP[7][2]">GT11[1]:  DRP[7] bit 2</a>
<a href="#virtex4-MGT-GT11[1]-RXEQ[2]">GT11[1]:  RXEQ bit 2</a>
</td>
</tr>

<tr><td>B2</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[30][19][2]" title="MAIN[30][19][2]">
<a href="#virtex4-MGT-GT11[1]-DRP[7][1]">GT11[1]:  DRP[7] bit 1</a>
<a href="#virtex4-MGT-GT11[1]-RXEQ[1]">GT11[1]:  RXEQ bit 1</a>
</td>
</tr>

<tr><td>B1</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[30][19][1]" title="MAIN[30][19][1]">
<a href="#virtex4-MGT-GT11[1]-DRP[7][0]">GT11[1]:  DRP[7] bit 0</a>
<a href="#virtex4-MGT-GT11[1]-RXEQ[0]">GT11[1]:  RXEQ bit 0</a>
</td>
</tr>

<tr><td>B0</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

</tbody>

</table>
</div>

<div class="table-wrapper">
<table>
<caption>virtex4 MGT rect MAIN[31]</caption>
<thead>
<tr><th rowspan="2">Bit</th><th colspan="20">Frame</th></tr>

<tr>
<th>F0</th>
<th>F1</th>
<th>F2</th>
<th>F3</th>
<th>F4</th>
<th>F5</th>
<th>F6</th>
<th>F7</th>
<th>F8</th>
<th>F9</th>
<th>F10</th>
<th>F11</th>
<th>F12</th>
<th>F13</th>
<th>F14</th>
<th>F15</th>
<th>F16</th>
<th>F17</th>
<th>F18</th>
<th>F19</th>
</tr>

</thead>

<tbody>
<tr><td>B79</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B78</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[31][19][78]" title="MAIN[31][19][78]">
<a href="#virtex4-MGT-GT11[1]-DRP_MASK[63]">GT11[1]:  DRP_MASK bit 63</a>
</td>
</tr>

<tr><td>B77</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B76</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[31][19][76]" title="MAIN[31][19][76]">
<a href="#virtex4-MGT-GT11[1]-DRP[63][15]">GT11[1]:  DRP[63] bit 15</a>
<a href="#virtex4-MGT-GT11[1]-RESERVED_CB1">GT11[1]:  RESERVED_CB1</a>
</td>
</tr>

<tr><td>B75</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[31][19][75]" title="MAIN[31][19][75]">
<a href="#virtex4-MGT-GT11[1]-DRP[63][14]">GT11[1]:  DRP[63] bit 14</a>
<a href="#virtex4-MGT-GT11[1]-TX_BUFFER_USE">GT11[1]:  TX_BUFFER_USE</a>
</td>
</tr>

<tr><td>B74</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[31][19][74]" title="MAIN[31][19][74]">
<a href="#virtex4-MGT-GT11[1]-DRP[63][13]">GT11[1]:  DRP[63] bit 13</a>
<a href="#virtex4-MGT-GT11[1]-RX_BUFFER_USE">GT11[1]:  RX_BUFFER_USE</a>
</td>
</tr>

<tr><td>B73</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[31][19][73]" title="MAIN[31][19][73]">
<a href="#virtex4-MGT-GT11[1]-DRP[63][12]">GT11[1]:  DRP[63] bit 12</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_LEN[2]">GT11[1]:  CHAN_BOND_SEQ_LEN bit 2</a>
</td>
</tr>

<tr><td>B72</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[31][19][72]" title="MAIN[31][19][72]">
<a href="#virtex4-MGT-GT11[1]-DRP[63][11]">GT11[1]:  DRP[63] bit 11</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_LEN[1]">GT11[1]:  CHAN_BOND_SEQ_LEN bit 1</a>
</td>
</tr>

<tr><td>B71</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[31][19][71]" title="MAIN[31][19][71]">
<a href="#virtex4-MGT-GT11[1]-DRP[63][10]">GT11[1]:  DRP[63] bit 10</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_LEN[0]">GT11[1]:  CHAN_BOND_SEQ_LEN bit 0</a>
</td>
</tr>

<tr><td>B70</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[31][19][70]" title="MAIN[31][19][70]">
<a href="#virtex4-MGT-GT11[1]-DRP[63][9]">GT11[1]:  DRP[63] bit 9</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_2_USE">GT11[1]:  CHAN_BOND_SEQ_2_USE</a>
</td>
</tr>

<tr><td>B69</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[31][19][69]" title="MAIN[31][19][69]">
<a href="#virtex4-MGT-GT11[1]-DRP[63][8]">GT11[1]:  DRP[63] bit 8</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_ONE_SHOT">GT11[1]:  CHAN_BOND_ONE_SHOT</a>
</td>
</tr>

<tr><td>B68</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[31][19][68]" title="MAIN[31][19][68]">
<a href="#virtex4-MGT-GT11[1]-DRP[63][7]">GT11[1]:  DRP[63] bit 7</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_MODE[1]">GT11[1]:  CHAN_BOND_MODE bit 1</a>
</td>
</tr>

<tr><td>B67</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[31][19][67]" title="MAIN[31][19][67]">
<a href="#virtex4-MGT-GT11[1]-DRP[63][6]">GT11[1]:  DRP[63] bit 6</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_MODE[0]">GT11[1]:  CHAN_BOND_MODE bit 0</a>
</td>
</tr>

<tr><td>B66</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[31][19][66]" title="MAIN[31][19][66]">
<a href="#virtex4-MGT-GT11[1]-DRP[63][5]">GT11[1]:  DRP[63] bit 5</a>
</td>
</tr>

<tr><td>B65</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[31][19][65]" title="MAIN[31][19][65]">
<a href="#virtex4-MGT-GT11[1]-DRP[63][4]">GT11[1]:  DRP[63] bit 4</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_LIMIT[4]">GT11[1]:  CHAN_BOND_LIMIT bit 4</a>
</td>
</tr>

<tr><td>B64</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[31][19][64]" title="MAIN[31][19][64]">
<a href="#virtex4-MGT-GT11[1]-DRP[63][3]">GT11[1]:  DRP[63] bit 3</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_LIMIT[3]">GT11[1]:  CHAN_BOND_LIMIT bit 3</a>
</td>
</tr>

<tr><td>B63</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[31][19][63]" title="MAIN[31][19][63]">
<a href="#virtex4-MGT-GT11[1]-DRP[63][2]">GT11[1]:  DRP[63] bit 2</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_LIMIT[2]">GT11[1]:  CHAN_BOND_LIMIT bit 2</a>
</td>
</tr>

<tr><td>B62</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[31][19][62]" title="MAIN[31][19][62]">
<a href="#virtex4-MGT-GT11[1]-DRP[63][1]">GT11[1]:  DRP[63] bit 1</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_LIMIT[1]">GT11[1]:  CHAN_BOND_LIMIT bit 1</a>
</td>
</tr>

<tr><td>B61</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[31][19][61]" title="MAIN[31][19][61]">
<a href="#virtex4-MGT-GT11[1]-DRP[63][0]">GT11[1]:  DRP[63] bit 0</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_LIMIT[0]">GT11[1]:  CHAN_BOND_LIMIT bit 0</a>
</td>
</tr>

<tr><td>B60</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B59</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B58</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[31][19][58]" title="MAIN[31][19][58]">
<a href="#virtex4-MGT-GT11[1]-DRP_MASK[55]">GT11[1]:  DRP_MASK bit 55</a>
</td>
</tr>

<tr><td>B57</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B56</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[31][19][56]" title="MAIN[31][19][56]">
<a href="#virtex4-MGT-GT11[1]-DRP[55][15]">GT11[1]:  DRP[55] bit 15</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_1_MASK[3]">GT11[1]:  CHAN_BOND_SEQ_1_MASK bit 3</a>
</td>
</tr>

<tr><td>B55</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[31][19][55]" title="MAIN[31][19][55]">
<a href="#virtex4-MGT-GT11[1]-DRP[55][14]">GT11[1]:  DRP[55] bit 14</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_1_MASK[2]">GT11[1]:  CHAN_BOND_SEQ_1_MASK bit 2</a>
</td>
</tr>

<tr><td>B54</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[31][19][54]" title="MAIN[31][19][54]">
<a href="#virtex4-MGT-GT11[1]-DRP[55][13]">GT11[1]:  DRP[55] bit 13</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_1_MASK[1]">GT11[1]:  CHAN_BOND_SEQ_1_MASK bit 1</a>
</td>
</tr>

<tr><td>B53</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[31][19][53]" title="MAIN[31][19][53]">
<a href="#virtex4-MGT-GT11[1]-DRP[55][12]">GT11[1]:  DRP[55] bit 12</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_1_MASK[0]">GT11[1]:  CHAN_BOND_SEQ_1_MASK bit 0</a>
</td>
</tr>

<tr><td>B52</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[31][19][52]" title="MAIN[31][19][52]">
<a href="#virtex4-MGT-GT11[1]-DRP[55][11]">GT11[1]:  DRP[55] bit 11</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_1_4[10]">GT11[1]:  CHAN_BOND_SEQ_1_4 bit 10</a>
</td>
</tr>

<tr><td>B51</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[31][19][51]" title="MAIN[31][19][51]">
<a href="#virtex4-MGT-GT11[1]-DRP[55][10]">GT11[1]:  DRP[55] bit 10</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_1_4[9]">GT11[1]:  CHAN_BOND_SEQ_1_4 bit 9</a>
</td>
</tr>

<tr><td>B50</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[31][19][50]" title="MAIN[31][19][50]">
<a href="#virtex4-MGT-GT11[1]-DRP[55][9]">GT11[1]:  DRP[55] bit 9</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_1_4[8]">GT11[1]:  CHAN_BOND_SEQ_1_4 bit 8</a>
</td>
</tr>

<tr><td>B49</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[31][19][49]" title="MAIN[31][19][49]">
<a href="#virtex4-MGT-GT11[1]-DRP[55][8]">GT11[1]:  DRP[55] bit 8</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_1_4[7]">GT11[1]:  CHAN_BOND_SEQ_1_4 bit 7</a>
</td>
</tr>

<tr><td>B48</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[31][19][48]" title="MAIN[31][19][48]">
<a href="#virtex4-MGT-GT11[1]-DRP[55][7]">GT11[1]:  DRP[55] bit 7</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_1_4[6]">GT11[1]:  CHAN_BOND_SEQ_1_4 bit 6</a>
</td>
</tr>

<tr><td>B47</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[31][19][47]" title="MAIN[31][19][47]">
<a href="#virtex4-MGT-GT11[1]-DRP[55][6]">GT11[1]:  DRP[55] bit 6</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_1_4[5]">GT11[1]:  CHAN_BOND_SEQ_1_4 bit 5</a>
</td>
</tr>

<tr><td>B46</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[31][19][46]" title="MAIN[31][19][46]">
<a href="#virtex4-MGT-GT11[1]-DRP[55][5]">GT11[1]:  DRP[55] bit 5</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_1_4[4]">GT11[1]:  CHAN_BOND_SEQ_1_4 bit 4</a>
</td>
</tr>

<tr><td>B45</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[31][19][45]" title="MAIN[31][19][45]">
<a href="#virtex4-MGT-GT11[1]-DRP[55][4]">GT11[1]:  DRP[55] bit 4</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_1_4[3]">GT11[1]:  CHAN_BOND_SEQ_1_4 bit 3</a>
</td>
</tr>

<tr><td>B44</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[31][19][44]" title="MAIN[31][19][44]">
<a href="#virtex4-MGT-GT11[1]-DRP[55][3]">GT11[1]:  DRP[55] bit 3</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_1_4[2]">GT11[1]:  CHAN_BOND_SEQ_1_4 bit 2</a>
</td>
</tr>

<tr><td>B43</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[31][19][43]" title="MAIN[31][19][43]">
<a href="#virtex4-MGT-GT11[1]-DRP[55][2]">GT11[1]:  DRP[55] bit 2</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_1_4[1]">GT11[1]:  CHAN_BOND_SEQ_1_4 bit 1</a>
</td>
</tr>

<tr><td>B42</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[31][19][42]" title="MAIN[31][19][42]">
<a href="#virtex4-MGT-GT11[1]-DRP[55][1]">GT11[1]:  DRP[55] bit 1</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_1_4[0]">GT11[1]:  CHAN_BOND_SEQ_1_4 bit 0</a>
</td>
</tr>

<tr><td>B41</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[31][19][41]" title="MAIN[31][19][41]">
<a href="#virtex4-MGT-GT11[1]-DRP[55][0]">GT11[1]:  DRP[55] bit 0</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_1_3[10]">GT11[1]:  CHAN_BOND_SEQ_1_3 bit 10</a>
</td>
</tr>

<tr><td>B40</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B39</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B38</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[31][19][38]" title="MAIN[31][19][38]">
<a href="#virtex4-MGT-GT11[1]-DRP_MASK[47]">GT11[1]:  DRP_MASK bit 47</a>
</td>
</tr>

<tr><td>B37</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B36</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[31][19][36]" title="MAIN[31][19][36]">
<a href="#virtex4-MGT-GT11[1]-DRP[47][15]">GT11[1]:  DRP[47] bit 15</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_1_3[9]">GT11[1]:  CHAN_BOND_SEQ_1_3 bit 9</a>
</td>
</tr>

<tr><td>B35</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[31][19][35]" title="MAIN[31][19][35]">
<a href="#virtex4-MGT-GT11[1]-DRP[47][14]">GT11[1]:  DRP[47] bit 14</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_1_3[8]">GT11[1]:  CHAN_BOND_SEQ_1_3 bit 8</a>
</td>
</tr>

<tr><td>B34</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[31][19][34]" title="MAIN[31][19][34]">
<a href="#virtex4-MGT-GT11[1]-DRP[47][13]">GT11[1]:  DRP[47] bit 13</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_1_3[7]">GT11[1]:  CHAN_BOND_SEQ_1_3 bit 7</a>
</td>
</tr>

<tr><td>B33</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[31][19][33]" title="MAIN[31][19][33]">
<a href="#virtex4-MGT-GT11[1]-DRP[47][12]">GT11[1]:  DRP[47] bit 12</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_1_3[6]">GT11[1]:  CHAN_BOND_SEQ_1_3 bit 6</a>
</td>
</tr>

<tr><td>B32</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[31][19][32]" title="MAIN[31][19][32]">
<a href="#virtex4-MGT-GT11[1]-DRP[47][11]">GT11[1]:  DRP[47] bit 11</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_1_3[5]">GT11[1]:  CHAN_BOND_SEQ_1_3 bit 5</a>
</td>
</tr>

<tr><td>B31</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[31][19][31]" title="MAIN[31][19][31]">
<a href="#virtex4-MGT-GT11[1]-DRP[47][10]">GT11[1]:  DRP[47] bit 10</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_1_3[4]">GT11[1]:  CHAN_BOND_SEQ_1_3 bit 4</a>
</td>
</tr>

<tr><td>B30</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[31][19][30]" title="MAIN[31][19][30]">
<a href="#virtex4-MGT-GT11[1]-DRP[47][9]">GT11[1]:  DRP[47] bit 9</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_1_3[3]">GT11[1]:  CHAN_BOND_SEQ_1_3 bit 3</a>
</td>
</tr>

<tr><td>B29</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[31][19][29]" title="MAIN[31][19][29]">
<a href="#virtex4-MGT-GT11[1]-DRP[47][8]">GT11[1]:  DRP[47] bit 8</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_1_3[2]">GT11[1]:  CHAN_BOND_SEQ_1_3 bit 2</a>
</td>
</tr>

<tr><td>B28</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[31][19][28]" title="MAIN[31][19][28]">
<a href="#virtex4-MGT-GT11[1]-DRP[47][7]">GT11[1]:  DRP[47] bit 7</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_1_3[1]">GT11[1]:  CHAN_BOND_SEQ_1_3 bit 1</a>
</td>
</tr>

<tr><td>B27</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[31][19][27]" title="MAIN[31][19][27]">
<a href="#virtex4-MGT-GT11[1]-DRP[47][6]">GT11[1]:  DRP[47] bit 6</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_1_3[0]">GT11[1]:  CHAN_BOND_SEQ_1_3 bit 0</a>
</td>
</tr>

<tr><td>B26</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[31][19][26]" title="MAIN[31][19][26]">
<a href="#virtex4-MGT-GT11[1]-DRP[47][5]">GT11[1]:  DRP[47] bit 5</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_1_2[10]">GT11[1]:  CHAN_BOND_SEQ_1_2 bit 10</a>
</td>
</tr>

<tr><td>B25</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[31][19][25]" title="MAIN[31][19][25]">
<a href="#virtex4-MGT-GT11[1]-DRP[47][4]">GT11[1]:  DRP[47] bit 4</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_1_2[9]">GT11[1]:  CHAN_BOND_SEQ_1_2 bit 9</a>
</td>
</tr>

<tr><td>B24</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[31][19][24]" title="MAIN[31][19][24]">
<a href="#virtex4-MGT-GT11[1]-DRP[47][3]">GT11[1]:  DRP[47] bit 3</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_1_2[8]">GT11[1]:  CHAN_BOND_SEQ_1_2 bit 8</a>
</td>
</tr>

<tr><td>B23</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[31][19][23]" title="MAIN[31][19][23]">
<a href="#virtex4-MGT-GT11[1]-DRP[47][2]">GT11[1]:  DRP[47] bit 2</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_1_2[7]">GT11[1]:  CHAN_BOND_SEQ_1_2 bit 7</a>
</td>
</tr>

<tr><td>B22</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[31][19][22]" title="MAIN[31][19][22]">
<a href="#virtex4-MGT-GT11[1]-DRP[47][1]">GT11[1]:  DRP[47] bit 1</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_1_2[6]">GT11[1]:  CHAN_BOND_SEQ_1_2 bit 6</a>
</td>
</tr>

<tr><td>B21</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[31][19][21]" title="MAIN[31][19][21]">
<a href="#virtex4-MGT-GT11[1]-DRP[47][0]">GT11[1]:  DRP[47] bit 0</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_1_2[5]">GT11[1]:  CHAN_BOND_SEQ_1_2 bit 5</a>
</td>
</tr>

<tr><td>B20</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B19</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B18</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[31][19][18]" title="MAIN[31][19][18]">
<a href="#virtex4-MGT-GT11[1]-DRP_MASK[39]">GT11[1]:  DRP_MASK bit 39</a>
</td>
</tr>

<tr><td>B17</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

<tr><td>B16</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[31][19][16]" title="MAIN[31][19][16]">
<a href="#virtex4-MGT-GT11[1]-DRP[39][15]">GT11[1]:  DRP[39] bit 15</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_1_2[4]">GT11[1]:  CHAN_BOND_SEQ_1_2 bit 4</a>
</td>
</tr>

<tr><td>B15</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[31][19][15]" title="MAIN[31][19][15]">
<a href="#virtex4-MGT-GT11[1]-DRP[39][14]">GT11[1]:  DRP[39] bit 14</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_1_2[3]">GT11[1]:  CHAN_BOND_SEQ_1_2 bit 3</a>
</td>
</tr>

<tr><td>B14</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[31][19][14]" title="MAIN[31][19][14]">
<a href="#virtex4-MGT-GT11[1]-DRP[39][13]">GT11[1]:  DRP[39] bit 13</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_1_2[2]">GT11[1]:  CHAN_BOND_SEQ_1_2 bit 2</a>
</td>
</tr>

<tr><td>B13</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[31][19][13]" title="MAIN[31][19][13]">
<a href="#virtex4-MGT-GT11[1]-DRP[39][12]">GT11[1]:  DRP[39] bit 12</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_1_2[1]">GT11[1]:  CHAN_BOND_SEQ_1_2 bit 1</a>
</td>
</tr>

<tr><td>B12</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[31][19][12]" title="MAIN[31][19][12]">
<a href="#virtex4-MGT-GT11[1]-DRP[39][11]">GT11[1]:  DRP[39] bit 11</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_1_2[0]">GT11[1]:  CHAN_BOND_SEQ_1_2 bit 0</a>
</td>
</tr>

<tr><td>B11</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[31][19][11]" title="MAIN[31][19][11]">
<a href="#virtex4-MGT-GT11[1]-DRP[39][10]">GT11[1]:  DRP[39] bit 10</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_1_1[10]">GT11[1]:  CHAN_BOND_SEQ_1_1 bit 10</a>
</td>
</tr>

<tr><td>B10</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[31][19][10]" title="MAIN[31][19][10]">
<a href="#virtex4-MGT-GT11[1]-DRP[39][9]">GT11[1]:  DRP[39] bit 9</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_1_1[9]">GT11[1]:  CHAN_BOND_SEQ_1_1 bit 9</a>
</td>
</tr>

<tr><td>B9</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[31][19][9]" title="MAIN[31][19][9]">
<a href="#virtex4-MGT-GT11[1]-DRP[39][8]">GT11[1]:  DRP[39] bit 8</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_1_1[8]">GT11[1]:  CHAN_BOND_SEQ_1_1 bit 8</a>
</td>
</tr>

<tr><td>B8</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[31][19][8]" title="MAIN[31][19][8]">
<a href="#virtex4-MGT-GT11[1]-DRP[39][7]">GT11[1]:  DRP[39] bit 7</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_1_1[7]">GT11[1]:  CHAN_BOND_SEQ_1_1 bit 7</a>
</td>
</tr>

<tr><td>B7</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[31][19][7]" title="MAIN[31][19][7]">
<a href="#virtex4-MGT-GT11[1]-DRP[39][6]">GT11[1]:  DRP[39] bit 6</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_1_1[6]">GT11[1]:  CHAN_BOND_SEQ_1_1 bit 6</a>
</td>
</tr>

<tr><td>B6</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[31][19][6]" title="MAIN[31][19][6]">
<a href="#virtex4-MGT-GT11[1]-DRP[39][5]">GT11[1]:  DRP[39] bit 5</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_1_1[5]">GT11[1]:  CHAN_BOND_SEQ_1_1 bit 5</a>
</td>
</tr>

<tr><td>B5</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[31][19][5]" title="MAIN[31][19][5]">
<a href="#virtex4-MGT-GT11[1]-DRP[39][4]">GT11[1]:  DRP[39] bit 4</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_1_1[4]">GT11[1]:  CHAN_BOND_SEQ_1_1 bit 4</a>
</td>
</tr>

<tr><td>B4</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[31][19][4]" title="MAIN[31][19][4]">
<a href="#virtex4-MGT-GT11[1]-DRP[39][3]">GT11[1]:  DRP[39] bit 3</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_1_1[3]">GT11[1]:  CHAN_BOND_SEQ_1_1 bit 3</a>
</td>
</tr>

<tr><td>B3</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[31][19][3]" title="MAIN[31][19][3]">
<a href="#virtex4-MGT-GT11[1]-DRP[39][2]">GT11[1]:  DRP[39] bit 2</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_1_1[2]">GT11[1]:  CHAN_BOND_SEQ_1_1 bit 2</a>
</td>
</tr>

<tr><td>B2</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[31][19][2]" title="MAIN[31][19][2]">
<a href="#virtex4-MGT-GT11[1]-DRP[39][1]">GT11[1]:  DRP[39] bit 1</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_1_1[1]">GT11[1]:  CHAN_BOND_SEQ_1_1 bit 1</a>
</td>
</tr>

<tr><td>B1</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td id="virtex4-MGT-bit-MAIN[31][19][1]" title="MAIN[31][19][1]">
<a href="#virtex4-MGT-GT11[1]-DRP[39][0]">GT11[1]:  DRP[39] bit 0</a>
<a href="#virtex4-MGT-GT11[1]-CHAN_BOND_SEQ_1_1[0]">GT11[1]:  CHAN_BOND_SEQ_1_1 bit 0</a>
</td>
</tr>

<tr><td>B0</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>

</tbody>

</table>
</div>


                    </main>

                    <nav class="nav-wrapper" aria-label="Page navigation">
                        <!-- Mobile navigation buttons -->
                            <a rel="prev" href="../virtex4/ppc.html" class="mobile-nav-chapters previous" title="Previous chapter" aria-label="Previous chapter" aria-keyshortcuts="Left">
                                <span class=fa-svg><svg xmlns="http://www.w3.org/2000/svg" viewBox="0 0 320 512"><!--! Font Awesome Free 6.2.0 by @fontawesome - https://fontawesome.com License - https://fontawesome.com/license/free (Icons: CC BY 4.0, Fonts: SIL OFL 1.1, Code: MIT License) Copyright 2022 Fonticons, Inc. --><path d="M41.4 233.4c-12.5 12.5-12.5 32.8 0 45.3l160 160c12.5 12.5 32.8 12.5 45.3 0s12.5-32.8 0-45.3L109.3 256 246.6 118.6c12.5-12.5 12.5-32.8 0-45.3s-32.8-12.5-45.3 0l-160 160z"/></svg></span>
                            </a>

                            <a rel="next prefetch" href="../virtex4/config.html" class="mobile-nav-chapters next" title="Next chapter" aria-label="Next chapter" aria-keyshortcuts="Right">
                                <span class=fa-svg><svg xmlns="http://www.w3.org/2000/svg" viewBox="0 0 320 512"><!--! Font Awesome Free 6.2.0 by @fontawesome - https://fontawesome.com License - https://fontawesome.com/license/free (Icons: CC BY 4.0, Fonts: SIL OFL 1.1, Code: MIT License) Copyright 2022 Fonticons, Inc. --><path d="M278.6 233.4c12.5 12.5 12.5 32.8 0 45.3l-160 160c-12.5 12.5-32.8 12.5-45.3 0s-12.5-32.8 0-45.3L210.7 256 73.4 118.6c-12.5-12.5-12.5-32.8 0-45.3s32.8-12.5 45.3 0l160 160z"/></svg></span>
                            </a>

                        <div style="clear: both"></div>
                    </nav>
                </div>
            </div>

            <nav class="nav-wide-wrapper" aria-label="Page navigation">
                    <a rel="prev" href="../virtex4/ppc.html" class="nav-chapters previous" title="Previous chapter" aria-label="Previous chapter" aria-keyshortcuts="Left">
                        <span class=fa-svg><svg xmlns="http://www.w3.org/2000/svg" viewBox="0 0 320 512"><!--! Font Awesome Free 6.2.0 by @fontawesome - https://fontawesome.com License - https://fontawesome.com/license/free (Icons: CC BY 4.0, Fonts: SIL OFL 1.1, Code: MIT License) Copyright 2022 Fonticons, Inc. --><path d="M41.4 233.4c-12.5 12.5-12.5 32.8 0 45.3l160 160c12.5 12.5 32.8 12.5 45.3 0s12.5-32.8 0-45.3L109.3 256 246.6 118.6c12.5-12.5 12.5-32.8 0-45.3s-32.8-12.5-45.3 0l-160 160z"/></svg></span>
                    </a>

                    <a rel="next prefetch" href="../virtex4/config.html" class="nav-chapters next" title="Next chapter" aria-label="Next chapter" aria-keyshortcuts="Right">
                        <span class=fa-svg><svg xmlns="http://www.w3.org/2000/svg" viewBox="0 0 320 512"><!--! Font Awesome Free 6.2.0 by @fontawesome - https://fontawesome.com License - https://fontawesome.com/license/free (Icons: CC BY 4.0, Fonts: SIL OFL 1.1, Code: MIT License) Copyright 2022 Fonticons, Inc. --><path d="M278.6 233.4c12.5 12.5 12.5 32.8 0 45.3l-160 160c-12.5 12.5-32.8 12.5-45.3 0s-12.5-32.8 0-45.3L210.7 256 73.4 118.6c-12.5-12.5-12.5-32.8 0-45.3s32.8-12.5 45.3 0l160 160z"/></svg></span>
                    </a>
            </nav>

        </div>

        <template id=fa-eye><span class=fa-svg><svg xmlns="http://www.w3.org/2000/svg" viewBox="0 0 576 512"><!--! Font Awesome Free 6.2.0 by @fontawesome - https://fontawesome.com License - https://fontawesome.com/license/free (Icons: CC BY 4.0, Fonts: SIL OFL 1.1, Code: MIT License) Copyright 2022 Fonticons, Inc. --><path d="M288 32c-80.8 0-145.5 36.8-192.6 80.6C48.6 156 17.3 208 2.5 243.7c-3.3 7.9-3.3 16.7 0 24.6C17.3 304 48.6 356 95.4 399.4C142.5 443.2 207.2 480 288 480s145.5-36.8 192.6-80.6c46.8-43.5 78.1-95.4 93-131.1c3.3-7.9 3.3-16.7 0-24.6c-14.9-35.7-46.2-87.7-93-131.1C433.5 68.8 368.8 32 288 32zM432 256c0 79.5-64.5 144-144 144s-144-64.5-144-144s64.5-144 144-144s144 64.5 144 144zM288 192c0 35.3-28.7 64-64 64c-11.5 0-22.3-3-31.6-8.4c-.2 2.8-.4 5.5-.4 8.4c0 53 43 96 96 96s96-43 96-96s-43-96-96-96c-2.8 0-5.6 .1-8.4 .4c5.3 9.3 8.4 20.1 8.4 31.6z"/></svg></span></template>
        <template id=fa-eye-slash><span class=fa-svg><svg xmlns="http://www.w3.org/2000/svg" viewBox="0 0 640 512"><!--! Font Awesome Free 6.2.0 by @fontawesome - https://fontawesome.com License - https://fontawesome.com/license/free (Icons: CC BY 4.0, Fonts: SIL OFL 1.1, Code: MIT License) Copyright 2022 Fonticons, Inc. --><path d="M38.8 5.1C28.4-3.1 13.3-1.2 5.1 9.2S-1.2 34.7 9.2 42.9l592 464c10.4 8.2 25.5 6.3 33.7-4.1s6.3-25.5-4.1-33.7L525.6 386.7c39.6-40.6 66.4-86.1 79.9-118.4c3.3-7.9 3.3-16.7 0-24.6c-14.9-35.7-46.2-87.7-93-131.1C465.5 68.8 400.8 32 320 32c-68.2 0-125 26.3-169.3 60.8L38.8 5.1zM223.1 149.5C248.6 126.2 282.7 112 320 112c79.5 0 144 64.5 144 144c0 24.9-6.3 48.3-17.4 68.7L408 294.5c5.2-11.8 8-24.8 8-38.5c0-53-43-96-96-96c-2.8 0-5.6 .1-8.4 .4c5.3 9.3 8.4 20.1 8.4 31.6c0 10.2-2.4 19.8-6.6 28.3l-90.3-70.8zm223.1 298L373 389.9c-16.4 6.5-34.3 10.1-53 10.1c-79.5 0-144-64.5-144-144c0-6.9 .5-13.6 1.4-20.2L83.1 161.5C60.3 191.2 44 220.8 34.5 243.7c-3.3 7.9-3.3 16.7 0 24.6c14.9 35.7 46.2 87.7 93 131.1C174.5 443.2 239.2 480 320 480c47.8 0 89.9-12.9 126.2-32.5z"/></svg></span></template>
        <template id=fa-copy><span class=fa-svg><svg xmlns="http://www.w3.org/2000/svg" viewBox="0 0 512 512"><!--! Font Awesome Free 6.2.0 by @fontawesome - https://fontawesome.com License - https://fontawesome.com/license/free (Icons: CC BY 4.0, Fonts: SIL OFL 1.1, Code: MIT License) Copyright 2022 Fonticons, Inc. --><path d="M502.6 70.63l-61.25-61.25C435.4 3.371 427.2 0 418.7 0H255.1c-35.35 0-64 28.66-64 64l.0195 256C192 355.4 220.7 384 256 384h192c35.2 0 64-28.8 64-64V93.25C512 84.77 508.6 76.63 502.6 70.63zM464 320c0 8.836-7.164 16-16 16H255.1c-8.838 0-16-7.164-16-16L239.1 64.13c0-8.836 7.164-16 16-16h128L384 96c0 17.67 14.33 32 32 32h47.1V320zM272 448c0 8.836-7.164 16-16 16H63.1c-8.838 0-16-7.164-16-16L47.98 192.1c0-8.836 7.164-16 16-16H160V128H63.99c-35.35 0-64 28.65-64 64l.0098 256C.002 483.3 28.66 512 64 512h192c35.2 0 64-28.8 64-64v-32h-47.1L272 448z"/></svg></span></template>
        <template id=fa-play><span class=fa-svg><svg xmlns="http://www.w3.org/2000/svg" viewBox="0 0 384 512"><!--! Font Awesome Free 6.2.0 by @fontawesome - https://fontawesome.com License - https://fontawesome.com/license/free (Icons: CC BY 4.0, Fonts: SIL OFL 1.1, Code: MIT License) Copyright 2022 Fonticons, Inc. --><path d="M73 39c-14.8-9.1-33.4-9.4-48.5-.9S0 62.6 0 80V432c0 17.4 9.4 33.4 24.5 41.9s33.7 8.1 48.5-.9L361 297c14.3-8.7 23-24.2 23-41s-8.7-32.2-23-41L73 39z"/></svg></span></template>
        <template id=fa-clock-rotate-left><span class=fa-svg><svg xmlns="http://www.w3.org/2000/svg" viewBox="0 0 512 512"><!--! Font Awesome Free 6.2.0 by @fontawesome - https://fontawesome.com License - https://fontawesome.com/license/free (Icons: CC BY 4.0, Fonts: SIL OFL 1.1, Code: MIT License) Copyright 2022 Fonticons, Inc. --><path d="M75 75L41 41C25.9 25.9 0 36.6 0 57.9V168c0 13.3 10.7 24 24 24H134.1c21.4 0 32.1-25.9 17-41l-30.8-30.8C155 85.5 203 64 256 64c106 0 192 86 192 192s-86 192-192 192c-40.8 0-78.6-12.7-109.7-34.4c-14.5-10.1-34.4-6.6-44.6 7.9s-6.6 34.4 7.9 44.6C151.2 495 201.7 512 256 512c141.4 0 256-114.6 256-256S397.4 0 256 0C185.3 0 121.3 28.7 75 75zm181 53c-13.3 0-24 10.7-24 24V256c0 6.4 2.5 12.5 7 17l72 72c9.4 9.4 24.6 9.4 33.9 0s9.4-24.6 0-33.9l-65-65V152c0-13.3-10.7-24-24-24z"/></svg></span></template>



        <script>
            window.playground_copyable = true;
        </script>



        <script src="../clipboard-1626706a.min.js"></script>
        <script src="../highlight-abc7f01d.js"></script>
        <script src="../book-a0b12cfe.js"></script>

        <!-- Custom JS scripts -->



    </div>
    </body>
</html>
