ne ixD3F5_SLOT_CAP                                                         0xb00001b
#define ixD3F5_SLOT_CNTL                                                        0xb00001c
#define ixD3F5_SLOT_STATUS                                                      0xb00001c
#define ixD3F5_ROOT_CNTL                                                        0xb00001d
#define ixD3F5_ROOT_CAP                                                         0xb00001d
#define ixD3F5_ROOT_STATUS                                                      0xb00001e
#define ixD3F5_DEVICE_CAP2                                                      0xb00001f
#define ixD3F5_DEVICE_CNTL2                                                     0xb000020
#define ixD3F5_DEVICE_STATUS2                                                   0xb000020
#define ixD3F5_LINK_CAP2                                                        0xb000021
#define ixD3F5_LINK_CNTL2                                                       0xb000022
#define ixD3F5_LINK_STATUS2                                                     0xb000022
#define ixD3F5_SLOT_CAP2                                                        0xb000023
#define ixD3F5_SLOT_CNTL2                                                       0xb000024
#define ixD3F5_SLOT_STATUS2                                                     0xb000024
#define ixD3F5_MSI_CAP_LIST                                                     0xb000028
#define ixD3F5_MSI_MSG_CNTL                                                     0xb000028
#define ixD3F5_MSI_MSG_ADDR_LO                                                  0xb000029
#define ixD3F5_MSI_MSG_ADDR_HI                                                  0xb00002a
#define ixD3F5_MSI_MSG_DATA_64                                                  0xb00002b
#define ixD3F5_MSI_MSG_DATA                                                     0xb00002a
#define ixD3F5_SSID_CAP_LIST                                                    0xb000030
#define ixD3F5_SSID_CAP                                                         0xb000031
#define ixD3F5_MSI_MAP_CAP_LIST                                                 0xb000032
#define ixD3F5_MSI_MAP_CAP                                                      0xb000032
#define ixD3F5_MSI_MAP_ADDR_LO                                                  0xb000033
#define ixD3F5_MSI_MAP_ADDR_HI                                                  0xb000034
#define ixD3F5_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                0xb000040
#define ixD3F5_PCIE_VENDOR_SPECIFIC_HDR                                         0xb000041
#define ixD3F5_PCIE_VENDOR_SPECIFIC1                                            0xb000042
#define ixD3F5_PCIE_VENDOR_SPECIFIC2                                            0xb000043
#define ixD3F5_PCIE_VC_ENH_CAP_LIST                                             0xb000044
#define ixD3F5_PCIE_PORT_VC_CAP_REG1                                            0xb000045
#define ixD3F5_PCIE_PORT_VC_CAP_REG2                                            0xb000046
#define ixD3F5_PCIE_PORT_VC_CNTL        