# TEC499_SistemasDigitais_Problema3
Terceira e √∫ltima etapa do problema de MI de Sistemas Digitais, semestre 2025.2 da Universidade Estadual de Feira de Santana (UEFS). Este projeto consiste em um controlador gr√°fico que realiza opera√ß√µes de zoom-in e zoom-out em imagens de 320x240 pixels.

---
<details>
  <summary><h2>üß© Descri√ß√£o do Projeto</h2></summary>

Este projeto tem como objetivo geral desenvolver um sistema embarcado de processamento de imagens na plataforma **DE1-SoC** (FPGA + HPS ARM). Nesta etapa espec√≠fica, o foco foi a constru√ß√£o de uma aplica√ß√£o em **linguagem C** que atua como interface de alto n√≠vel para o usu√°rio, integrando-se √† biblioteca de drivers (API em Assembly) desenvolvida na etapa anterior. A aplica√ß√£o permite carregar imagens bitmap, interagir via mouse e realizar opera√ß√µes de zoom em tempo real.

A aplica√ß√£o em C comunica-se com o hardware dedicado (coprocessador gr√°fico na FPGA) atrav√©s de chamadas ao driver desenvolvido na etapa 2. O fluxo de dados envolve a leitura do arquivo pelo HPS (processador ARM), transfer√™ncia para o coprocessador e exibi√ß√£o do resultado processado na sa√≠da VGA.

Para mais informa√ß√µes sobre a integra√ß√£o entre o HPS e FPGA da placa, al√©m do detalhamento sobre a API, confira o [reposit√≥rio da etapa 2](https://github.com/levi-vasc/TEC499_SistemasDigitais_Problema2). O coprocessador utilizado foi desenvolvido por Maike de Oliveira Nascimento, e o [reposit√≥rio](https://github.com/DestinyWolf/Problema-SD-2025-2) do seu trabalho pode ser consultado para uma descri√ß√£o mais detalhada.

## Funcionalidades implementadas 
O sistema opera atrav√©s de uma interface h√≠brida (texto e gr√°fica via VGA) com as seguintes capacidades:

* **Carregamento de Imagem:** Leitura de arquivos de imagem no formato **bitmap (.bmp) de 24 bits** para a mem√≥ria do sistema. A API converte a imagem para um formato de **8 bits** em **escala de cinza** para ser exibida no VGA.

* **Sele√ß√£o de Algoritmos:** Interface textual para escolha do m√©todo de zoom a ser aplicado.
  * Vizinho mais pr√≥ximo para zoom in;
  * Vizinho mais pr√≥ximo para zoom out;
  * Replica√ß√£o de pixels (zoom in);
  * M√©dia de blocos (zoom out).

* **Intera√ß√£o via Mouse:**
  * Uso do mouse para definir, atrav√©s de dois cliques, uma regi√£o de interesse (janela) na tela;
  * Exibi√ß√£o das coordenadas (x, y) do mouse em tempo real na interface de texto;
  * Exibi√ß√£o do cursor no VGA.

* **Controle de Zoom:**
  * Zoom ajustado em passos discretos de **2x**;
  * Aplica√ß√£o do zoom na imagem inteira, com limite m√°ximo de **8x** e m√≠nimo de **0,125x** (1/8 do tamanho original);
  * Aplica√ß√£o do zoom na regi√£o selecionada desenhada sobre a imagem original, com limite m√°ximo de **4x** e m√≠nimo de **1x** (estado original da imagem);
  * Uso da tecla `+` para realizar zoom in;
  * Uso da tecla `-` para realizar zoom out.
</details>

---
<details>
  <summary><h2>üõ† Ferramentas Utilizadas</h2></summary>

## Hardware
### Kit de desenvolvimento DE1-SoC
O projeto foi desenvolvido no kit de desenvolvimento DE1-SoC, que integra em um √∫nico chip um processador ARM e uma FPGA Cyclone V. Para mais informa√ß√µes, √© poss√≠vel consultar o [manual](https://drive.google.com/file/d/1dBaSfXi4GcrSZ0JlzRh5iixaWmq0go2j/view).

#### FPGA (Field-Programmable Gate Array)
- Modelo **Altera Cyclone¬Æ V SE 5CSEMA5F31C6N**
- **110K Logic Elements (LEs)**
- **Blocos M10K** para armazenamento 
- **USB-Blaster II** onboard (para programa√ß√£o); Modo JTAG
- VGA DAC (DACs triplos de alta velocidade de 8 bits) com conector de sa√≠da VGA
- Capaz de implementar:
  - Coprocessadores;  
  - RAM interna;  
  - Controle VGA;  
  - M√°quinas de estado e pipelines.
 
#### HPS (Hard Processor System)
- **ARM Cortex-A9 Dual-Core**
- 1 Gigabit Ethernet PHY com conector RJ45
- Host USB de 2 portas, conector USB tipo A normal  
- Baseado na **Arquitetura ARMv7-A**  
  - Suporte a NEON SIMD;  
  - Suporte a MMU (Memory Management Unit);  
  - Conjunto de instru√ß√µes ARM e Thumb-2.  
- Subsystem inclu√≠do:
  - Controlador DDR3;  
  - UART, I¬≤C, SPI;  
  - Timers, GIC (interrupt controller).
 
<img width="464" height="354" alt="placaSD" src="https://github.com/user-attachments/assets/8ba7c8be-ecc2-468f-8c1b-c44e2e5f05de" />

### Ambiente de teste e desenvolvimento
#### **Computador host**
  - Utilizado para desenvolvimento da solu√ß√£o de software e hardware
  - Conex√£o f√≠sica com a placa de desenvolvimento atrav√©s das interfaces **USB-Blaster II** (para programa√ß√£o e depura√ß√£o do FPGA/HPS) e **Ethernet** (para comunica√ß√£o de dados)
#### Perif√©ricos
  - **Monitor VGA:** Um monitor capaz de exibir a resolu√ß√£o **640x480 a 60Hz** para conex√£o direta √† sa√≠da VGA da placa
  - **Mouse:** Utilizado para intera√ß√£o com a interface gr√°fica/visualiza√ß√£o, conectado √† porta **USB Host** da placa
  - **Teclado:** Conectado ao computador host para intera√ß√£o via terminal    

## Software
Foram utilizadas as ferramentas **Quartus Prime** e **Visual Studio Code**, que em conjunto oferecem todo o suporte necess√°rio tanto para o desenvolvimento em FPGA quanto para a implementa√ß√£o da API em Assembly ARMv7 e c√≥digo C no ambiente Linux do HPS.  
O Quartus Prime possibilita configurar pinos, validar o hardware e gerar o projeto para a placa DE1-SoC, enquanto o Visual Studio Code fornece um ambiente leve e eficiente para edi√ß√£o, organiza√ß√£o e compila√ß√£o do c√≥digo de software.

### Quartus Prime
- Vers√£o utilizada: **23.1 Lite**
- Principais ferramentas:
  - **Editor de c√≥digo**: permite escrever c√≥digo em Verilog;
  - **Compilador/S√≠ntese**: traduz o c√≥digo HDL em uma representa√ß√£o l√≥gica (netlist);
  - **Programador**: carrega o arquivo final (.sof) para o dispositivo FPGA real.
 
### Visual Studio Code
- Vers√£o utilizada: **1.107.0**
- Principais ferramentas:
  - **Editor de c√≥digo**: moderno e interativo, suporta C e Assembly;
  - **Extens√µes**: disponibiliza diversas extens√µes que estilizam o c√≥digo e facilitam o desenvolvimento da programa√ß√£o. 
</details>

---
<details>
  <summary><h2>üó∫Tutorial de Instala√ß√£o e Execu√ß√£o</h2></summary>
</details>

---
<details>
  <summary><h2> üîçTestes e An√°lise de Resultados</h2></summary>
</details>

---
