# 五：DMA概念和驱动基本框架



首先纠正一个问题，之前第二章做系统的时候忘了，启动脚本位置不太对。

```bash
can't run '/etc/init.d/rcS': No such file or directory

```

进入根文件系统所在扇区的挂载点。

```bash
sudo mkdir ./etc/init.d
sudo cp ./init ./etc/init.d/rcS
sudo rm ./init
sudo chmod +x ./etc/init.d/rcS

```



## 1. DMA（Direct Memory Access）简介

### 1.1 DMA的概念

DMA（直接内存访问）是一种计算机系统中的硬件功能，它允许外部设备（如硬盘、网卡或声卡）直接与内存交换数据，而不需要经过CPU的参与。通常情况下，数据从外部设备传送到内存，或者从内存传输到外部设备，都需要通过CPU进行控制。DMA的出现解放了CPU，使其能够专注于其他计算任务，提高了系统的效率。

DMA的主要作用是提高数据传输的速度，特别是在需要大规模数据传输时，例如音视频处理、数据采集或网络通信。通过减少CPU对数据传输的干预，DMA能显著降低系统的负载，并减少延迟。

DMA的应用场景，可以通过一个例子来描述。

假设现在需要从硬盘向内存传输数据。传统方法是让CPU逐字节或逐块地从硬盘读取数据，再写入内存。但通过DMA，硬盘控制器可以直接将数据块传输到内存，CPU只需简单地启动DMA传输，并在传输结束时处理完成的信号。

流程如下：

- CPU发出DMA请求，指定要传输的数据块起始位置和大小。
- DMA控制器负责从硬盘读取数据，并将其直接写入内存中的指定位置。
- 数据传输完成后，DMA控制器通知CPU，整个过程结束。

这样，CPU只需要在开始和结束时做少量工作，大部分传输操作由DMA控制器自动完成，大幅减少了CPU的工作量。

### 1.2 DMA的关键概念

在使用 DMA（直接内存访问）时，由以下因素控制其行为。

#### 1.2.1. **DMA 通道 (DMA Channel)**

DMA 控制器通常有多个通道，每个通道可以独立工作来处理不同的传输任务。每个设备会分配一个或多个 DMA 通道来进行数据传输。

- **多通道 DMA**：允许多个设备同时使用 DMA，避免了设备间的冲突，提升系统整体的吞吐量。

#### 1.2.2. **源地址 (Source Address)**

源地址是 DMA 传输中数据的读取起始地址，通常是外部设备（如硬盘、网络设备、外部存储器等）的地址，也可能是内存地址。DMA 会从该地址开始读取数据。

- **源地址模式**：
  - **固定源地址**：在整个传输过程中，源地址保持不变，常用于从单个设备读取数据。
  - **递增源地址**：每次传输后，源地址自动递增，通常用于从内存中读取连续数据块。

#### 1.2.3. **目标地址 (Destination Address)**

目标地址是 DMA 要写入数据的内存位置或外设寄存器的位置，通常是内存中的某个区域，也可以是外设的某个寄存器。

- **目标地址模式**：
  - **固定目标地址**：类似源地址，可以在传输过程中保持不变，常用于将数据传输到特定设备或寄存器。
  - **递增目标地址**：目标地址随着每次传输而增加，用于连续写入内存的情况。

#### 1.2.4. **传输大小 (Transfer Size)**

传输大小指定了每次 DMA 操作传输的数据量，通常以字节、半字（16位）或字（32位）为单位。这取决于系统的总线宽度以及具体的应用需求。

- **单次传输大小**：每次 DMA 传输的字节数，可以是 1 个字节、1 个字或其他单位。
- **传输块大小**：有时 DMA 可以一次传输一个完整的数据块，块的大小也是一个需要配置的重要参数。

#### 1.2.5. **传输方向 (Transfer Direction)**

DMA 的传输方向决定了数据是从外设传输到内存（读）还是从内存传输到外设（写）。

- **内存到外设**：从内存发送数据到外部设备，比如从内存发送数据到网卡进行传输。
- **外设到内存**：从外部设备读取数据并写入内存，比如从硬盘读取数据并存储到内存。

#### 1.2.6. **传输模式 (Transfer Mode)**

DMA 提供了不同的传输模式，根据应用场景的需求，选择不同的传输方式：

- **单次传输模式（Single Transfer Mode）**：每次只传输一个数据单位，传输结束后再请求下一个。
- **块传输模式（Block Transfer Mode）**：一次传输整个数据块，直到数据块传输完毕才发出新的传输请求。
- **突发模式（Burst Mode）**：一次传输多个数据单位，适合高带宽需求的场景。
- **循环缓冲模式（Circular Mode）**：当数据传输完成后，DMA 自动返回源地址的起始位置并继续传输，适合连续输入/输出的场景，如音频或传感器数据流。

#### 1.2.7. **优先级 (Priority)**

当多个 DMA 通道同时请求传输时，DMA 控制器根据优先级决定哪个通道先进行传输。优先级可以是固定的，也可以动态调整，以确保系统中最关键的数据传输得到及时处理。

- **固定优先级**：某些通道始终优先于其他通道进行传输。
- **轮询优先级**：优先级在不同的通道之间轮转，确保所有通道都有机会得到服务。

#### 1.2.8. **中断 (Interrupt)**

DMA 传输完成后，通常会向 CPU 发送一个中断信号，以通知传输已经完成。这样，CPU 可以接收并处理传输完成后的任务，而无需主动轮询 DMA 的状态。中断可用于：
- **传输完成中断**：当 DMA 完成整个数据块的传输时发出中断。
- **传输错误中断**：如果在传输过程中发生错误（如总线错误、数据溢出等），会触发中断来通知 CPU。

#### 1.2.9. **数据对齐 (Data Alignment)**

根据系统架构和总线宽度，DMA 传输的数据可能需要对齐到特定的字边界（如 16 位、32 位对齐）。确保数据对齐可以提高传输效率，避免额外的系统开销。

#### 1.2.10. **DMA 请求信号 (DMA Request Signal)**

DMA 传输是基于外设的请求信号触发的。外设设备在需要数据传输时，会向 DMA 控制器发出请求信号。DMA 控制器根据信号启动传输，并根据配置的参数完成数据传输。



### 1.3 现代Linux提高DMA处理效率的技术

在 Linux 系统中，为了进一步提高 DMA（直接内存访问）的使用效率和灵活性，引入了许多新机制和技术。这些改进有助于解决多设备之间的竞争、资源管理和数据传输的灵活性问题。

#### 1.3.1. **虚拟通道 (Virtual DMA Channel)**

虚拟通道是 Linux 中引入的一种概念，它是在物理 DMA 通道资源有限的情况下，为了提高系统中多个设备对 DMA 资源的使用效率而设计的（类似于多线程）。

- **原理**：多个设备可以通过虚拟通道共享物理 DMA 通道。通过调度和管理虚拟通道，Linux可以将多个数据传输请求映射到物理通道上，而无需为每个设备独占一个物理通道。
- **好处**：这提高了 DMA 通道的利用率，特别是在多设备并发操作的场景下，避免了物理通道的过度占用或等待问题。

#### 1.3.2. **DMA引擎框架 (DMA Engine Framework)**

Linux 内核中的 DMA 引擎框架是为了简化 DMA 的配置和管理而引入的一个抽象层，提供了一个通用的接口来操作不同的 DMA 控制器和设备。

- **抽象化管理**：DMA 引擎将硬件细节抽象化，使得用户和驱动程序可以通过统一的 API 请求 DMA 传输，而不需要直接处理底层硬件。
- **通用接口**：通过 DMA 引擎框架，开发人员可以轻松实现从内存到内存，内存到设备，设备到内存等各种 DMA 操作。
- **异步处理**：DMA 引擎允许异步传输，驱动程序可以提交传输请求并让 DMA 控制器处理，而不需要等待传输完成。

DMA 引擎框架的主要组件：
- **dma_device**：表示 DMA 控制器设备，包含设备的能力和配置。
- **dma_chan**：表示 DMA 通道，负责具体的数据传输操作。
- **dma_async_tx_descriptor**：传输描述符，包含每次传输的详细信息。

#### 1.3.3. **IOMMU (Input-Output Memory Management Unit)**

IOMMU 是一种用于 DMA 的硬件单元，允许Linux对外设的 DMA 操作进行虚拟化管理，类似于 CPU 的 MMU（内存管理单元）。

- **作用**：IOMMU 将外设发起的物理地址访问请求映射到实际的内存地址。这种地址转换机制不仅提高了灵活性，还增强了系统安全性，防止外设错误地访问到不属于它们的内存区域。
- **DMA 缓冲区隔离**：IOMMU 可以为不同的设备提供独立的地址空间，确保设备之间的 DMA 操作不会互相干扰。
- **减少地址限制**：没有 IOMMU 时，外设只能直接访问物理内存，而通过 IOMMU，外设可以使用虚拟地址，使得它们能够访问更多内存空间，即使物理地址是不连续的。

#### 1.3.4. **CMA (Contiguous Memory Allocator)**

CMA 是 Linux 中用于 DMA 的内存分配机制，用来分配一块连续的物理内存，以满足某些 DMA 操作必须使用连续内存的需求。

- **原因**：许多 DMA 控制器对内存有严格的要求，必须是连续的物理内存段。CMA 提供了一种在系统内存碎片化的情况下，确保仍然能够分配到大块连续物理内存的方法。
- **工作原理**：CMA 在系统启动时保留一部分物理内存，作为将来进行连续分配的保留区域。当某个设备请求连续内存时，CMA 会从这部分区域分配内存。

#### 1.3.5. **双缓冲 (Double Buffering) 和 环形缓冲 (Ring Buffer)**

双缓冲和环形缓冲是一种 DMA 传输的优化策略，通常用于需要持续、快速传输数据的场景，比如音频、视频流等。

- **双缓冲**：系统在两个缓冲区之间切换，一个缓冲区正在被 DMA 控制器填充数据，另一个缓冲区同时可以被 CPU 或其他设备读取。当一个缓冲区满了时，自动切换到另一个缓冲区。
  - **好处**：减少了数据传输过程中的延迟，提高了吞吐量。
  
- **环形缓冲**：DMA 控制器不断地在一个循环缓冲区中写入数据。当写到缓冲区的末尾时，会自动返回到缓冲区的开头继续写入。
  - **好处**：环形缓冲适用于连续数据流，例如音频或网络数据，可以避免频繁的缓冲区切换操作。

#### 1.3.6. **零拷贝 (Zero-Copy) 技术**

零拷贝是一种通过 DMA 提高数据传输效率的方法，它的目标是减少 CPU 对数据搬运的参与，从而提高整体性能。

- **传统传输方式**：在传统的 I/O 操作中，数据通常需要在多个内存区域之间来回复制。例如从硬盘读取数据时，数据可能会从硬盘读取到内核缓冲区，然后再从内核缓冲区复制到用户空间。
- **零拷贝方式**：通过 DMA，数据可以直接从设备传输到用户空间，避免了额外的复制操作，减少了 CPU 的参与。
  - **应用场景**：网络传输（比如 TCP/IP 协议栈中的零拷贝发送与接收）、大文件传输等场景。

#### 1.3.7. **异步 DMA 请求 (Asynchronous DMA Request)**

异步 DMA 请求是一种通过 DMA 引擎实现的机制，允许驱动程序异步提交 DMA 请求，而不必阻塞等待 DMA 传输完成。

- **工作流程**：驱动程序提交 DMA 请求后，可以继续执行其他任务。当 DMA 完成时，控制器会通过中断或回调函数通知驱动程序。
- **优点**：这种机制极大地提高了并行处理能力，减少了 CPU 空闲等待时间，提升了系统整体性能。



## 2. DMA驱动框架

首先说明，编写驱动的参考是Orange Pi 官方给的Linux-4.9的源代码里面的驱动代码，文件名为：sun6i-dma.c

GitHub地址为：[sun6i-dma.c](https://github.com/orangepi-xunlong/orangepi_h3_linux/blob/master/OrangePi-Kernel/linux-4.9/drivers/dma/sun6i-dma.c)

编写驱动的对象，也就是DMA控制器在设备树里面的描述是：

```bash
		dma-controller@01c02000 {
			compatible = "allwinner,sun8i-h3-dma";
			reg = <0x01c02000 0x00001000>;
			interrupts = <0x00000000 0x00000032 0x00000004>;
			clocks = <0x00000002 0x00000015>;
			resets = <0x00000002 0x00000006>;
			#dma-cells = <0x00000001>;
			linux,phandle = <0x00000015>;
			phandle = <0x00000015>;
		};
```

SoC是全志H3，技术手册我已经上传到我的GitHub项目仓库的文档文件夹中了，地址为：[Allwinner_H3_Datasheet_v1.2.pdf](https://github.com/HuangCheng72/HC_Linux_Driver/blob/main/Documents/Allwinner_H3_Datasheet_v1.2.pdf)，需要请自取。DMA所有内容在p190到p205之间。

建立文件hc_opi_one_dma.c，毕竟是我做的第一个比较正规的驱动，来点仪式感，版权说明也整一个。

```c
//
// Created by huangcheng on 2024/9/5.
//

/*
 * Copyright (C) 2024 huangcheng
 * Author: huangcheng <huangcheng20000702@google.com>
 *
 * This program is free software; you can redistribute it and/or modify
 * it under the terms of the GNU General Public License as published by
 * the Free Software Foundation; either version 2 of the License, or
 * (at your option) any later version.
 */

MODULE_LICENSE("GPL");
MODULE_AUTHOR("huangcheng, <huangcheng20000702@gmail.com> ");
MODULE_DESCRIPTION("A dma controller driver for OrangePi One");
MODULE_VERSION("1.0");
```



### 2.1 头文件

关于DMA开发的过程中需要使用的头文件，如下，每个头文件都标明了作用，整合到源代码里面就行。

```c
/*
 * 作用：这是内核模块开发的必备头文件。它包含了一些定义和宏，用于内核模块的加载与卸载。
 * 常用函数：module_init(), module_exit(), MODULE_LICENSE(), MODULE_AUTHOR()等。
 */
#include <linux/module.h>

/*
 * 作用：提供平台设备（Platform Device）相关的API。平台设备是那些通过内存映射I/O与CPU进行通信的外设。
 * 该头文件主要用于注册、移除和操作平台设备。
 * 常用函数：platform_driver_register(), platform_driver_unregister(), platform_get_resource()等。
 */
#include <linux/platform_device.h>

/*
 * 作用：提供与设备树（Device Tree）相关的操作接口。设备树是描述硬件配置的文件，通过设备树可以让内核识别和配置硬件设备。
 * 常用函数：of_match_device(), of_find_node_by_name(), of_property_read_u32()等。
 */
#include <linux/of_device.h>

/*
 * 作用：提供对设备时钟的控制，允许驱动程序启用、禁用时钟，并调整时钟频率等。
 * 时钟资源通常与SoC中的外设（如DMA控制器）相关联，驱动需要在使用外设前使能时钟。
 * 常用函数：clk_get(), clk_enable(), clk_disable(), clk_put()等。
 */
#include <linux/clk.h>

/*
 * 作用：提供内核中的延时操作。它支持微秒（us）、毫秒（ms）级别的延时，适用于需要等待硬件状态变化的场景。
 * 常用函数：mdelay(), udelay(), msleep(), usleep_range()等。
 */
#include <linux/delay.h>

/*
 * 作用：提供设备复位的控制接口。用于将设备硬件复位到初始状态。
 * 复位控制器一般与硬件控制器相关联，通过复位控制器驱动可以对设备进行复位。
 * 常用函数：reset_control_get(), reset_control_deassert(), reset_control_assert()等。
 */
#include <linux/reset.h>

/*
 * 作用：提供DMA引擎（DMA Engine）的通用接口，用于实现设备与内存之间的高效数据传输。
 * 该接口抽象了DMA传输的操作，支持内存到设备、设备到内存等各种DMA传输模式。
 * 常用函数：dma_request_chan(), dmaengine_prep_slave_single(), dmaengine_submit()等。
 */
#include <linux/dmaengine.h>

/*
 * 作用：提供DMA内存池管理，用于分配和管理小块的DMA缓冲区。DMA内存池可以减少内存碎片，提高DMA传输的效率。
 * 常用函数：dma_pool_create(), dma_pool_alloc(), dma_pool_free(), dma_pool_destroy()等。
 */
#include <linux/dmapool.h>

/*
 * 作用：提供与DMA映射相关的操作接口。驱动程序可以通过该接口将内存映射为DMA地址，供DMA控制器使用。
 * 常用函数：dma_map_single(), dma_unmap_single(), dma_alloc_coherent(), dma_free_coherent()等。
 */
#include <linux/dma-mapping.h>

/*
 * 作用：提供中断处理相关的接口，用于注册、注销中断处理函数，以及处理设备中断。
 * 当外设（如DMA控制器）触发中断时，内核会调用驱动程序注册的中断处理函数。
 * 常用函数：request_irq(), free_irq(), disable_irq(), enable_irq()等。
 */
#include <linux/interrupt.h>

/*
 * 作用：用于解析设备树中的DMA控制器节点，并将其映射到驱动中。该接口提供了设备树与DMA引擎的桥接功能。
 * 常用函数：of_dma_request_slave_channel(), of_dma_xlate_by_chan_id()等。
 */
#include <linux/of_dma.h>

/*
 * 作用：提供内核内存分配和释放的相关接口，适用于小块内存的动态分配。
 * 常用函数：kmalloc(), kfree(), kzalloc(), kcalloc()等。
 */
#include <linux/slab.h>

/*
 * 作用：定义了一些基础的数据类型，如u32、u64、s32、bool等，方便在驱动中使用标准化的数据类型。
 */
#include <linux/types.h>

/*
 * 作用：虚拟DMA通道的抽象层，提供对DMA通道的封装。virt-dma简化了DMA通道的管理，支持虚拟通道的调度和控制。
 * 该头文件直接来自内核源代码
 */
#include "/home/hc/orangepi_h3_linux/OrangePi-Kernel/linux-4.9/drivers/dma/virt-dma.h"

```



### 2.2 DMA各寄存器位置

根据技术手册，可以写宏定义如下：

```c
// 以下来自于Allwinner_H3_Datasheet_v1.2.pdf（以下简称技术手册），p191的4.11.2.3 DMA Descriptor

#define DMA_DESCRIPTOR_END_ADDRESS  0xFFFFF800  // DMA 描述符链结束标志，表示当前包为最后一个包

// 以下来自于技术手册p192-p193的列表4.11.3 DMA Register List

// DMA IRQ 寄存器（中断请求寄存器）
#define DMA_IRQ_EN_REG0_OFFSET      0x00    // DMA IRQ 使能寄存器0
#define DMA_IRQ_EN_REG1_OFFSET      0x04    // DMA IRQ 使能寄存器1
#define DMA_IRQ_PEND_REG0_OFFSET    0x10    // DMA IRQ 挂起寄存器0
#define DMA_IRQ_PEND_REG1_OFFSET    0x14    // DMA IRQ 挂起寄存器1

// DMA 安全寄存器和自动门控寄存器
#define DMA_SEC_REG_OFFSET          0x20    // DMA 安全寄存器
#define DMA_AUTO_GATE_REG_OFFSET    0x28    // DMA 自动门控寄存器
#define DMA_STA_REG_OFFSET          0x30    // DMA 状态寄存器

// DMA 通道专用寄存器 (N=0到11)
#define DMA_EN_REG_OFFSET(N)        (0x100 * (N) + 0x40 * 0x00)     // DMA 通道使能寄存器 (N=0到11)
#define DMA_PAU_REG_OFFSET(N)       (0x100 * (N) + 0x40 * 0x04)     // DMA 通道暂停寄存器 (N=0到11)
#define DMA_DESC_ADDR_REG_OFFSET(N) (0x100 * (N) + 0x40 * 0x08)     // DMA 通道开始地址寄存器 (N=0到11)
#define DMA_CFG_REG_OFFSET(N)       (0x100 * (N) + 0x40 * 0x0C)     // DMA 通道配置寄存器 (N=0到11)
#define DMA_CUR_SRC_REG_OFFSET(N)   (0x100 * (N) + 0x40 * 0x10)     // DMA 通道当前源地址寄存器 (N=0到11)
#define DMA_CUR_DEST_REG_OFFSET(N)  (0x100 * (N) + 0x40 * 0x14)     // DMA 通道当前目标地址寄存器 (N=0到11)
#define DMA_BCNT_LEFT_REG_OFFSET(N) (0x100 * (N) + 0x40 * 0x18)     // DMA 通道剩余字节计数器寄存器 (N=0到11)
#define DMA_PARA_REG_OFFSET(N)      (0x100 * (N) + 0x40 * 0x1C)     // DMA 通道参数寄存器 (N=0到11)
#define DMA_FDESC_ADDR_REG_OFFSET(N)(0x100 * (N) + 0x40 * 0x2C)     // DMA 前描述符地址寄存器 (N=0到11)
#define DMA_PKG_NUM_REG_OFFSET(N)   (0x100 * (N) + 0x40 * 0x30)     // DMA 数据包编号寄存器 (N=0到11)

```



### 2.3 DMA各寄存器结构及含义

技术手册的193到205页，把每个寄存器的结构都描述了，我喜欢结构化一些，直接让 GPT-4o 写成结构体位域形式了，并且核查正确。

由于太长，我将拆分成几部分，并穿插解释。

```c
// DMA_IRQ_EN_REG0 位域结构体定义，来自技术手册p193 4.11.4.1 DMA IRQ Enable Register0
typedef struct {
    uint32_t DMA0_HLAF_IRQ_EN   : 1;  // [0] DMA 0 半包传输中断使能位，0: 禁用，1: 使能
    uint32_t DMA0_PKG_IRQ_EN    : 1;  // [1] DMA 0 完整包传输中断使能位，0: 禁用，1: 使能
    uint32_t DMA0_QUEUE_IRQ_EN  : 1;  // [2] DMA 0 队列结束传输中断使能位，0: 禁用，1: 使能
    uint32_t RESERVED3          : 1;  // [3] 保留未使用
    uint32_t DMA1_HLAF_IRQ_EN   : 1;  // [4] DMA 1 半包传输中断使能位，0: 禁用，1: 使能
    uint32_t DMA1_PKG_IRQ_EN    : 1;  // [5] DMA 1 完整包传输中断使能位，0: 禁用，1: 使能
    uint32_t DMA1_QUEUE_IRQ_EN  : 1;  // [6] DMA 1 队列结束传输中断使能位，0: 禁用，1: 使能
    uint32_t RESERVED7          : 1;  // [7] 保留未使用
    uint32_t DMA2_HLAF_IRQ_EN   : 1;  // [8] DMA 2 半包传输中断使能位，0: 禁用，1: 使能
    uint32_t DMA2_PKG_IRQ_EN    : 1;  // [9] DMA 2 完整包传输中断使能位，0: 禁用，1: 使能
    uint32_t DMA2_QUEUE_IRQ_EN  : 1;  // [10] DMA 2 队列结束传输中断使能位，0: 禁用，1: 使能
    uint32_t RESERVED11         : 1;  // [11] 保留未使用
    uint32_t DMA3_HLAF_IRQ_EN   : 1;  // [12] DMA 3 半包传输中断使能位，0: 禁用，1: 使能
    uint32_t DMA3_PKG_IRQ_EN    : 1;  // [13] DMA 3 完整包传输中断使能位，0: 禁用，1: 使能
    uint32_t DMA3_QUEUE_IRQ_EN  : 1;  // [14] DMA 3 队列结束传输中断使能位，0: 禁用，1: 使能
    uint32_t RESERVED15         : 1;  // [15] 保留未使用
    uint32_t DMA4_HLAF_IRQ_EN   : 1;  // [16] DMA 4 半包传输中断使能位，0: 禁用，1: 使能
    uint32_t DMA4_PKG_IRQ_EN    : 1;  // [17] DMA 4 完整包传输中断使能位，0: 禁用，1: 使能
    uint32_t DMA4_QUEUE_IRQ_EN  : 1;  // [18] DMA 4 队列结束传输中断使能位，0: 禁用，1: 使能
    uint32_t RESERVED19         : 1;  // [19] 保留未使用
    uint32_t DMA5_HLAF_IRQ_EN   : 1;  // [20] DMA 5 半包传输中断使能位，0: 禁用，1: 使能
    uint32_t DMA5_PKG_IRQ_EN    : 1;  // [21] DMA 5 完整包传输中断使能位，0: 禁用，1: 使能
    uint32_t DMA5_QUEUE_IRQ_EN  : 1;  // [22] DMA 5 队列结束传输中断使能位，0: 禁用，1: 使能
    uint32_t RESERVED23         : 1;  // [23] 保留未使用
    uint32_t DMA6_HLAF_IRQ_EN   : 1;  // [24] DMA 6 半包传输中断使能位，0: 禁用，1: 使能
    uint32_t DMA6_PKG_IRQ_EN    : 1;  // [25] DMA 6 完整包传输中断使能位，0: 禁用，1: 使能
    uint32_t DMA6_QUEUE_IRQ_EN  : 1;  // [26] DMA 6 队列结束传输中断使能位，0: 禁用，1: 使能
    uint32_t RESERVED27         : 1;  // [27] 保留未使用
    uint32_t DMA7_HLAF_IRQ_EN   : 1;  // [28] DMA 7 半包传输中断使能位，0: 禁用，1: 使能
    uint32_t DMA7_PKG_IRQ_EN    : 1;  // [29] DMA 7 完整包传输中断使能位，0: 禁用，1: 使能
    uint32_t DMA7_QUEUE_IRQ_EN  : 1;  // [30] DMA 7 队列结束传输中断使能位，0: 禁用，1: 使能
    uint32_t RESERVED31         : 1;  // [31] 保留未使用
} DMA_IRQ_EN_REG0_t;

// DMA_IRQ_EN_REG1 位域结构体定义，来自技术手册p195 4.11.4.2 DMA IRQ Enable Register1
typedef struct {
    uint32_t DMA8_HLAF_IRQ_EN    : 1;  // [0] DMA 8 半包传输中断使能位，0: 禁用，1: 使能
    uint32_t DMA8_PKG_IRQ_EN     : 1;  // [1] DMA 8 完整包传输中断使能位，0: 禁用，1: 使能
    uint32_t DMA8_QUEUE_IRQ_EN   : 1;  // [2] DMA 8 队列结束传输中断使能位，0: 禁用，1: 使能
    uint32_t RESERVED3           : 1;  // [3] 保留未使用
    uint32_t DMA9_HLAF_IRQ_EN    : 1;  // [4] DMA 9 半包传输中断使能位，0: 禁用，1: 使能
    uint32_t DMA9_PKG_IRQ_EN     : 1;  // [5] DMA 9 完整包传输中断使能位，0: 禁用，1: 使能
    uint32_t DMA9_QUEUE_IRQ_EN   : 1;  // [6] DMA 9 队列结束传输中断使能位，0: 禁用，1: 使能
    uint32_t RESERVED7           : 1;  // [7] 保留未使用
    uint32_t DMA10_HLAF_IRQ_EN   : 1;  // [8] DMA 10 半包传输中断使能位，0: 禁用，1: 使能
    uint32_t DMA10_PKG_IRQ_EN    : 1;  // [9] DMA 10 完整包传输中断使能位，0: 禁用，1: 使能
    uint32_t DMA10_QUEUE_IRQ_EN  : 1;  // [10] DMA 10 队列结束传输中断使能位，0: 禁用，1: 使能
    uint32_t RESERVED11          : 1;  // [11] 保留未使用
    uint32_t DMA11_HLAF_IRQ_EN   : 1;  // [12] DMA 11 半包传输中断使能位，0: 禁用，1: 使能
    uint32_t DMA11_PKG_IRQ_EN    : 1;  // [13] DMA 11 完整包传输中断使能位，0: 禁用，1: 使能
    uint32_t DMA11_QUEUE_IRQ_EN  : 1;  // [14] DMA 11 队列结束传输中断使能位，0: 禁用，1: 使能
    uint32_t RESERVED15_31       : 17; // [15:31] 保留未使用
} DMA_IRQ_EN_REG1_t;

// DMA_IRQ_PEND_REG0 位域结构体定义，来自技术手册p196 4.11.4.3 DMA IRQ Pending Status Register0
typedef struct {
    uint32_t DMA0_HLAF_IRQ_PEND   : 1;  // [0] DMA 0 半包传输中断挂起，0: 无效，1: 挂起（设置为1时清除挂起位）
    uint32_t DMA0_PKG_IRQ_PEND    : 1;  // [1] DMA 0 完整包传输中断挂起，0: 无效，1: 挂起（设置为1时清除挂起位）
    uint32_t DMA0_QUEUE_IRQ_PEND  : 1;  // [2] DMA 0 队列结束传输中断挂起，0: 无效，1: 挂起（设置为1时清除挂起位）
    uint32_t RESERVED3            : 1;  // [3] 保留未使用
    uint32_t DMA1_HLAF_IRQ_PEND   : 1;  // [4] DMA 1 半包传输中断挂起，0: 无效，1: 挂起（设置为1时清除挂起位）
    uint32_t DMA1_PKG_IRQ_PEND    : 1;  // [5] DMA 1 完整包传输中断挂起，0: 无效，1: 挂起（设置为1时清除挂起位）
    uint32_t DMA1_QUEUE_IRQ_PEND  : 1;  // [6] DMA 1 队列结束传输中断挂起，0: 无效，1: 挂起（设置为1时清除挂起位）
    uint32_t RESERVED7            : 1;  // [7] 保留未使用
    uint32_t DMA2_HLAF_IRQ_PEND   : 1;  // [8] DMA 2 半包传输中断挂起，0: 无效，1: 挂起（设置为1时清除挂起位）
    uint32_t DMA2_PKG_IRQ_PEND    : 1;  // [9] DMA 2 完整包传输中断挂起，0: 无效，1: 挂起（设置为1时清除挂起位）
    uint32_t DMA2_QUEUE_IRQ_PEND  : 1;  // [10] DMA 2 队列结束传输中断挂起，0: 无效，1: 挂起（设置为1时清除挂起位）
    uint32_t RESERVED11           : 1;  // [11] 保留未使用
    uint32_t DMA3_HLAF_IRQ_PEND   : 1;  // [12] DMA 3 半包传输中断挂起，0: 无效，1: 挂起（设置为1时清除挂起位）
    uint32_t DMA3_PKG_IRQ_PEND    : 1;  // [13] DMA 3 完整包传输中断挂起，0: 无效，1: 挂起（设置为1时清除挂起位）
    uint32_t DMA3_QUEUE_IRQ_PEND  : 1;  // [14] DMA 3 队列结束传输中断挂起，0: 无效，1: 挂起（设置为1时清除挂起位）
    uint32_t RESERVED15           : 1;  // [15] 保留未使用
    uint32_t DMA4_HLAF_IRQ_PEND   : 1;  // [16] DMA 4 半包传输中断挂起，0: 无效，1: 挂起（设置为1时清除挂起位）
    uint32_t DMA4_PKG_IRQ_PEND    : 1;  // [17] DMA 4 完整包传输中断挂起，0: 无效，1: 挂起（设置为1时清除挂起位）
    uint32_t DMA4_QUEUE_IRQ_PEND  : 1;  // [18] DMA 4 队列结束传输中断挂起，0: 无效，1: 挂起（设置为1时清除挂起位）
    uint32_t RESERVED19           : 1;  // [19] 保留未使用
    uint32_t DMA5_HLAF_IRQ_PEND   : 1;  // [20] DMA 5 半包传输中断挂起，0: 无效，1: 挂起（设置为1时清除挂起位）
    uint32_t DMA5_PKG_IRQ_PEND    : 1;  // [21] DMA 5 完整包传输中断挂起，0: 无效，1: 挂起（设置为1时清除挂起位）
    uint32_t DMA5_QUEUE_IRQ_PEND  : 1;  // [22] DMA 5 队列结束传输中断挂起，0: 无效，1: 挂起（设置为1时清除挂起位）
    uint32_t RESERVED23           : 1;  // [23] 保留未使用
    uint32_t DMA6_HLAF_IRQ_PEND   : 1;  // [24] DMA 6 半包传输中断挂起，0: 无效，1: 挂起（设置为1时清除挂起位）
    uint32_t DMA6_PKG_IRQ_PEND    : 1;  // [25] DMA 6 完整包传输中断挂起，0: 无效，1: 挂起（设置为1时清除挂起位）
    uint32_t DMA6_QUEUE_IRQ_PEND  : 1;  // [26] DMA 6 队列结束传输中断挂起，0: 无效，1: 挂起（设置为1时清除挂起位）
    uint32_t RESERVED27           : 1;  // [27] 保留未使用
    uint32_t DMA7_HLAF_IRQ_PEND   : 1;  // [28] DMA 7 半包传输中断挂起，0: 无效，1: 挂起（设置为1时清除挂起位）
    uint32_t DMA7_PKG_IRQ_PEND    : 1;  // [29] DMA 7 完整包传输中断挂起，0: 无效，1: 挂起（设置为1时清除挂起位）
    uint32_t DMA7_QUEUE_IRQ_PEND  : 1;  // [30] DMA 7 队列结束传输中断挂起，0: 无效，1: 挂起（设置为1时清除挂起位）
    uint32_t RESERVED31           : 1;  // [31] 保留未使用
} DMA_IRQ_PEND_REG0_t;

// DMA_IRQ_PEND_REG1 位域结构体定义，来自技术手册p198 4.11.4.4 DMA IRQ Pending Status Register1
typedef struct {
    uint32_t DMA8_HLAF_IRQ_PEND    : 1;  // [0] DMA 8 半包传输中断挂起，0: 无效，1: 挂起（设置为1时清除挂起位）
    uint32_t DMA8_PKG_IRQ_PEND     : 1;  // [1] DMA 8 完整包传输中断挂起，0: 无效，1: 挂起（设置为1时清除挂起位）
    uint32_t DMA8_QUEUE_IRQ_PEND   : 1;  // [2] DMA 8 队列结束传输中断挂起，0: 无效，1: 挂起（设置为1时清除挂起位）
    uint32_t RESERVED3             : 1;  // [3] 保留未使用
    uint32_t DMA9_HLAF_IRQ_PEND    : 1;  // [4] DMA 9 半包传输中断挂起，0: 无效，1: 挂起（设置为1时清除挂起位）
    uint32_t DMA9_PKG_IRQ_PEND     : 1;  // [5] DMA 9 完整包传输中断挂起，0: 无效，1: 挂起（设置为1时清除挂起位）
    uint32_t DMA9_QUEUE_IRQ_PEND   : 1;  // [6] DMA 9 队列结束传输中断挂起，0: 无效，1: 挂起（设置为1时清除挂起位）
    uint32_t RESERVED7             : 1;  // [7] 保留未使用
    uint32_t DMA10_HLAF_IRQ_PEND   : 1;  // [8] DMA 10 半包传输中断挂起，0: 无效，1: 挂起（设置为1时清除挂起位）
    uint32_t DMA10_PKG_IRQ_PEND    : 1;  // [9] DMA 10 完整包传输中断挂起，0: 无效，1: 挂起（设置为1时清除挂起位）
    uint32_t DMA10_QUEUE_IRQ_PEND  : 1;  // [10] DMA 10 队列结束传输中断挂起，0: 无效，1: 挂起（设置为1时清除挂起位）
    uint32_t RESERVED11            : 1;  // [11] 保留未使用
    uint32_t DMA11_HLAF_IRQ_PEND   : 1;  // [12] DMA 11 半包传输中断挂起，0: 无效，1: 挂起（设置为1时清除挂起位）
    uint32_t DMA11_PKG_IRQ_PEND    : 1;  // [13] DMA 11 完整包传输中断挂起，0: 无效，1: 挂起（设置为1时清除挂起位）
    uint32_t DMA11_QUEUE_IRQ_PEND  : 1;  // [14] DMA 11 队列结束传输中断挂起，0: 无效，1: 挂起（设置为1时清除挂起位）
    uint32_t RESERVED15_31         : 17; // [15:31] 保留未使用
} DMA_IRQ_PEND_REG1_t;

```

概念解释：

- **半包传输（Half Package Transfer）**是指在DMA（直接内存访问）操作中，一个数据传输单元被划分为两部分，其中每一部分称为"半包"。当完成一半的数据传输时，DMA控制器可以发出中断信号，通知系统这一事件。这种机制通常用于处理较大的数据块，在完成整个包之前可以进行某些操作，比如开始处理已接收到的数据。

- **完整包传输（Full Package Transfer）**是指DMA一次性传输一个完整的数据包。完整包的数据量可以根据DMA的配置确定，通常它是源端和目的端之间的一次传输的最大单元。当一个完整包的数据传输完成时，DMA控制器会发出中断，通知系统这一操作已经完成。

- **队列结束传输（Queue End Transfer）**是指在DMA传输过程中，所有列队中的数据包都已经传输完毕。当DMA的传输队列处理到最后一个包时，DMA控制器会触发中断，通知系统这一系列的传输操作已经完成。这种机制有助于系统在数据传输完成后做出相应的处理，比如释放资源或者启动新的传输任务。



```c
// DMA_SECURE_REG 位域结构体定义，来自技术手册p199 4.11.4.5 DMA Security Register
typedef struct {
    uint32_t DMA0_SEC    : 1;  // [0] DMA 0 通道安全位，0: 安全，1: 非安全
    uint32_t DMA1_SEC    : 1;  // [1] DMA 1 通道安全位，0: 安全，1: 非安全
    uint32_t DMA2_SEC    : 1;  // [2] DMA 2 通道安全位，0: 安全，1: 非安全
    uint32_t DMA3_SEC    : 1;  // [3] DMA 3 通道安全位，0: 安全，1: 非安全
    uint32_t DMA4_SEC    : 1;  // [4] DMA 4 通道安全位，0: 安全，1: 非安全
    uint32_t DMA5_SEC    : 1;  // [5] DMA 5 通道安全位，0: 安全，1: 非安全
    uint32_t DMA6_SEC    : 1;  // [6] DMA 6 通道安全位，0: 安全，1: 非安全
    uint32_t DMA7_SEC    : 1;  // [7] DMA 7 通道安全位，0: 安全，1: 非安全
    uint32_t DMA8_SEC    : 1;  // [8] DMA 8 通道安全位，0: 安全，1: 非安全
    uint32_t DMA9_SEC    : 1;  // [9] DMA 9 通道安全位，0: 安全，1: 非安全
    uint32_t DMA10_SEC   : 1;  // [10] DMA 10 通道安全位，0: 安全，1: 非安全
    uint32_t DMA11_SEC   : 1;  // [11] DMA 11 通道安全位，0: 安全，1: 非安全
    uint32_t RESERVED12_31 : 20;  // [12:31] 保留未使用
} DMA_SECURE_REG_t;

// DMA_AUTO_GATE_REG 位域结构体定义，来自技术手册p200 4.11.4.6 DMA Auto Gating Register
typedef struct {
    uint32_t DMA_CHAN_CIRCUIT    : 1;  // [0] DMA 通道电路自动门控位，0: 自动门控使能，1: 自动门控禁用
    uint32_t DMA_COMMON_CIRCUIT  : 1;  // [1] DMA 通用电路自动门控位，0: 自动门控使能，1: 自动门控禁用
    uint32_t DMA_MCLK_CIRCUIT    : 1;  // [2] DMA MCLK 接口电路自动门控位，0: 自动门控使能，1: 自动门控禁用
    uint32_t RESERVED3_31        : 29; // [3:31] 保留未使用
} DMA_AUTO_GATE_REG_t;

// DMA_STA_REG 位域结构体定义，来自技术手册p201 4.11.4.7 DMA Status Register
typedef struct {
    uint32_t DMA0_STATUS    : 1;  // [0] DMA 通道 0 状态，0: 空闲，1: 忙碌。只读。
    uint32_t DMA1_STATUS    : 1;  // [1] DMA 通道 1 状态，0: 空闲，1: 忙碌。只读。
    uint32_t DMA2_STATUS    : 1;  // [2] DMA 通道 2 状态，0: 空闲，1: 忙碌。只读。
    uint32_t DMA3_STATUS    : 1;  // [3] DMA 通道 3 状态，0: 空闲，1: 忙碌。只读。
    uint32_t DMA4_STATUS    : 1;  // [4] DMA 通道 4 状态，0: 空闲，1: 忙碌。只读。
    uint32_t DMA5_STATUS    : 1;  // [5] DMA 通道 5 状态，0: 空闲，1: 忙碌。只读。
    uint32_t DMA6_STATUS    : 1;  // [6] DMA 通道 6 状态，0: 空闲，1: 忙碌。只读。
    uint32_t DMA7_STATUS    : 1;  // [7] DMA 通道 7 状态，0: 空闲，1: 忙碌。只读。
    uint32_t DMA8_STATUS    : 1;  // [8] DMA 通道 8 状态，0: 空闲，1: 忙碌。只读。
    uint32_t DMA9_STATUS    : 1;  // [9] DMA 通道 9 状态，0: 空闲，1: 忙碌。只读。
    uint32_t DMA10_STATUS   : 1;  // [10] DMA 通道 10 状态，0: 空闲，1: 忙碌。只读。
    uint32_t DMA11_STATUS   : 1;  // [11] DMA 通道 11 状态，0: 空闲，1: 忙碌。只读。
    uint32_t RESERVED12_29  : 18; // [12:29] 保留未使用
    uint32_t MBUS_FIFO_STATUS : 1; // [30] MBUS FIFO 状态，0: 空，1: 非空。只读。
    uint32_t RESERVED31     : 1;  // [31] 保留未使用
} DMA_STA_REG_t;

```

概念解释：

- **通道安全（Channel Security）**是指DMA通道是否处于安全状态。在系统设计中，某些操作需要区分安全和非安全的上下文，特别是在涉及敏感数据的情况下。安全位的设置通常用于限制某些通道的访问权限：`0`：表示该DMA通道处于安全模式，只允许安全操作或安全权限的访问；`1`：表示该DMA通道处于非安全模式，允许非安全操作访问。

- **自动门控（Auto Gating）**是一种节能技术，它通过根据电路是否被使用来控制时钟信号的启停，从而减少不必要的功耗。当某个模块不需要时，时钟信号可以被关闭以节省功率，这个过程被称为“门控”。在DMA自动门控中，有几种不同的门控类型：
  1. **DMA通道电路自动门控**：控制具体DMA通道的电路，如果没有传输任务，时钟信号将被关闭。
  2. **DMA通用电路自动门控**：控制所有DMA通道共享的通用电路模块的电源和时钟管理。
  3. **DMA MCLK接口电路自动门控**：控制与MCLK（主时钟）接口相关的电路，当MCLK不再使用时，自动关闭其时钟信号。

- **MBUS FIFO** 是一种数据缓冲机制，它使用先进先出（FIFO，First-In, First-Out）的队列来处理从多个来源的数据。MBUS 是总线的简称，它连接多个外设和主机控制器。**MBUS FIFO 状态**表示MBUS FIFO队列的当前状态：`0`：表示FIFO队列为空，没有数据等待处理；`1`：表示FIFO队列非空，意味着其中有数据等待被读取或处理。



以下是每个物理通道都有的：

```c
// DMA_EN_REG 位域结构体定义，来自技术手册p202 4.11.4.8 DMA Channel Enable Register
typedef struct {
    uint32_t DMA_EN      : 1;  // [0] DMA 通道使能，0: 禁用，1: 使能
    uint32_t RESERVED1_31: 31; // [1:31] 保留未使用
} DMA_EN_REG_t;

// DMA_PAU_REG 位域结构体定义，来自技术手册p203 4.11.4.9 DMA Channel Pause Register
typedef struct {
    uint32_t DMA_PAUSE     : 1;  // [0] 暂停 DMA 通道传输，0: 恢复传输，1: 暂停传输
    uint32_t RESERVED1_31  : 31; // [1:31] 保留未使用
} DMA_PAU_REG_t;

// DMA_DESC_ADDR_REG 位域结构体定义，来自技术手册p203 4.11.4.10 DMA Channel Descriptor Address Register
typedef struct {
    uint32_t DMA_DESC_ADDR : 32; // [0:31] DMA 通道描述符地址，必须是字对齐的
} DMA_DESC_ADDR_REG_t;

// DMA_CFG_REG 位域结构体定义，来自技术手册p203 4.11.4.11 DMA Channel Configuration Register
typedef struct {
    uint32_t DMA_SRC_DRQ_TYPE   : 5;  // [0:4] DMA 源端 DRQ 类型，只读
    uint32_t DMA_SRC_ADDR_MODE  : 1;  // [5] DMA 源端地址模式，0: 线性模式, 1: IO模式，只读
    uint32_t DMA_SRC_BST_LEN    : 2;  // [6:7] DMA 源端突发长度，00: 1, 01: 4, 10: 8, 11: 16，只读
    uint32_t RESERVED8          : 1;  // [8] 保留位
    uint32_t DMA_SRC_DATA_WIDTH : 2;  // [9:10] DMA 源端数据宽度，00: 8位, 01: 16位, 10: 32位, 11: 64位，只读
    uint32_t RESERVED11_15      : 5;  // [11:15] 保留位
    uint32_t DMA_DEST_DRQ_TYPE  : 5;  // [16:20] DMA 目的端 DRQ 类型，只读
    uint32_t DMA_DEST_ADDR_MODE : 1;  // [21] DMA 目的端地址模式，0: 线性模式, 1: IO模式，只读
    uint32_t DMA_DEST_BST_LEN   : 2;  // [22:23] DMA 目的端突发长度，00: 1, 01: 4, 10: 8, 11: 16，只读
    uint32_t RESERVED24         : 1;  // [24] 保留位
    uint32_t DMA_DEST_DATA_WIDTH: 2;  // [25:26] DMA 目的端数据宽度，00: 8位, 01: 16位, 10: 32位, 11: 64位，只读
    uint32_t RESERVED27_31      : 5;  // [27:31] 保留位
} DMA_CFG_REG_t;

// DMA_CUR_SRC_REG 位域结构体定义，来自技术手册p203 4.11.4.12 DMA Channel Current Source Address Register
typedef struct {
    uint32_t DMA_CUR_SRC_ADDR : 32;  // [0:31] DMA 通道当前源地址，只读
} DMA_CUR_SRC_REG_t;

// DMA_CUR_DEST_REG 位域结构体定义，来自技术手册p203 4.11.4.13 DMA Channel Current Destination Address Register
typedef struct {
    uint32_t DMA_CUR_DEST_ADDR : 32;  // [0:31] DMA 通道当前目的地址，只读
} DMA_CUR_DEST_REG_t;

// DMA_BCNT_LEFT_REG 位域结构体定义，来自技术手册p204 4.11.4.14 DMA Channel Byte Counter Left Register
typedef struct {
    uint32_t DMA_BCNT_LEFT : 25;  // [0:24] DMA 通道剩余字节计数，只读
    uint32_t RESERVED25_31 : 7;   // [25:31] 保留位
} DMA_BCNT_LEFT_REG_t;

// DMA_PARA_REG 位域结构体定义，来自技术手册p204 4.11.4.15 DMA Channel Parameter Register
typedef struct {
    uint32_t WAIT_CYC     : 8;   // [0:7] 等待时钟周期数，只读
    uint32_t RESERVED8_31 : 24;  // [8:31] 保留位
} DMA_PARA_REG_t;

// DMA_FDESC_ADDR_REG 位域结构体定义，来自技术手册p204 4.11.4.16 DMA Former Descriptor Address Register
typedef struct {
    uint32_t DMA_FDESC_ADDR : 32;  // [0:31] 前描述符地址，用于存储 DMA 通道描述符地址寄存器的前一个值，只读
} DMA_FDESC_ADDR_REG_t;

// DMA_PKG_NUM_REG 位域结构体定义，来自技术手册p205 4.11.4.17 DMA Package Number Register
typedef struct {
    uint32_t DMA_PKG_NUM : 32;  // [0:31] 记录在一次传输中已经完成的数据包数量，只读
} DMA_PKG_NUM_REG_t;

```



### 2.4 DRQ（**Data Request**）

这部分是厂商已经写死了的。

### Table 4-1. DMA DRQ Table（技术手册p191）

| Port NO. | Source DRQ Type    | Module Name | Port NO. | Destination DRQ Type | Module Name |
| -------- | ------------------ | ----------- | -------- | -------------------- | ----------- |
| Port 0   | SRAM               | /           | Port 0   | SRAM                 | /           |
| Port 1   | SDRAM              | /           | Port 1   | SDRAM                | /           |
| Port 2   | /                  | /           | Port 2   | OWA_TX               | /           |
| Port 3   | I2S/PCM 0_RX       | /           | Port 3   | I2S/PCM 0_TX         | /           |
| Port 4   | I2S/PCM 1_RX       | /           | Port 4   | I2S/PCM 1_TX         | /           |
| Port 5   | NAND               | /           | Port 5   | NAND                 | /           |
| Port 6   | UART0_RX           | /           | Port 6   | UART0_TX             | /           |
| Port 7   | UART1_RX           | /           | Port 7   | UART1_TX             | /           |
| Port 8   | UART2_RX           | /           | Port 8   | UART2_TX             | /           |
| Port 9   | UART3_RX           | /           | Port 9   | UART3_TX             | /           |
| Port 10  | /                  | /           | Port 10  | /                    | /           |
| Port 11  | /                  | /           | Port 11  | /                    | /           |
| Port 12  | /                  | /           | Port 12  | /                    | /           |
| Port 13  | /                  | /           | Port 13  | /                    | /           |
| Port 14  | /                  | /           | Port 14  | /                    | /           |
| Port 15  | Audio Codec        | /           | Port 15  | Audio Codec          | /           |
| Port 16  | /                  | /           | Port 16  | /                    | /           |
| Port 17  | USB OTG Device_EP1 | /           | Port 17  | USB OTG Device_EP1   | /           |
| Port 18  | USB OTG Device_EP2 | /           | Port 18  | USB OTG Device_EP2   | /           |
| Port 19  | USB OTG Device_EP3 | /           | Port 19  | USB OTG Device_EP3   | /           |
| Port 20  | USB OTG Device_EP4 | /           | Port 20  | USB OTG Device_EP4   | /           |
| Port 21  | /                  | /           | Port 21  | /                    | /           |
| Port 22  | /                  | /           | Port 22  | /                    | /           |
| Port 23  | SPI0_RX            | /           | Port 23  | SPI0_TX              | /           |
| Port 24  | SPI1_RX            | /           | Port 24  | SPI1_TX              | /           |
| Port 25  | /                  | /           | Port 25  | /                    | /           |
| Port 26  | /                  | /           | Port 26  | I2S/PCM 2_TX         | /           |
| Port 27  | /                  | /           | Port 27  | /                    | /           |
| Port 28  | /                  | /           | Port 28  | /                    | /           |
| Port 29  | /                  | /           | Port 29  | /                    | /           |
| Port 30  | /                  | /           | Port 30  | /                    | /           |

**Note**: SRAM or DRAM DRQ signal is always high.

表格解释：

这个表格展示了 **DRQ**（Data Request，数据请求）在 **DMA（Direct Memory Access，直接内存访问）** 传输中的源端和目的端对应关系。每一个 DRQ 信号与 DMA 控制器通信，用于启动数据传输。在这里，DRQ 信号被分为源端和目的端，每个端口与不同的模块相关联。

- **Port NO.**：代表源端或目的端的端口编号。
- **Source DRQ Type**：表示发起 DMA 传输请求的模块（源端）。
- **Destination DRQ Type**：表示接收 DMA 数据的模块（目的端）。
- **Module Name**：表示具体的硬件模块或功能单元（例如：SRAM、UART、Audio Codec等），这些模块通过端口进行 DMA 数据传输。

表格中的源端口和目的端口一一对应，DMA 控制器根据这些对应关系进行数据的读写操作。例如，`Port 0` 的源是 **SRAM**，而目标也是 **SRAM**，这表示数据从 **SRAM** 读出后可以再次写入 **SRAM**。

**DRQ（Data Request）** 是硬件模块发送给 DMA 控制器的一种信号，表示该模块准备好发送或接收数据。DMA 控制器根据 DRQ 信号启动传输流程，通过 DRQ 信号，DMA 控制器知道何时从特定模块读取数据或者将数据写入特定模块。

- **Source DRQ**：来源模块向 DMA 控制器发出 DRQ 信号，请求读取数据。
- **Destination DRQ**：目标模块接收 DMA 控制器的 DRQ 信号，准备接收数据。

表格底部的注释说明了一个特殊的情况：SRAM 或 DRAM 的 DRQ 信号始终为高电平。

这意味着，当使用 **SRAM** 或 **DRAM** 作为源或目的模块时，它们的 DRQ 信号在整个数据传输过程中始终处于高电平状态，也就是说这些模块始终准备好进行数据传输。



### 2.5 项目定义的结构体

本项目定义的结构体：

```c
// 硬件DMA控制器所需的描述符结构体定义，该结构体实例的地址写入到 DMA_DESC_ADDR_REG_OFFSET(N) 中
typedef struct hc_sun6i_dma_descriptor {
    DMA_CFG_REG_t cfg;                  // DMA配置项
    DMA_CUR_SRC_REG_t src;              // 源地址
    DMA_CUR_DEST_REG_t dst;             // 目的地址
    uint32_t len;                       // 数据长度
    DMA_PARA_REG_t para;                // 传输的附加参数
    dma_addr_t  p_next_dma_descriptor;  // 下一个描述符的物理地址（如果没有下一个，就要置为DMA_DESCRIPTOR_END_ADDRESS，即0xFFFFF800）

    // 解释说明
    // dma_addr_t 是在 Linux 内核中用来表示 DMA（直接内存访问）操作时物理地址的类型（32位机器是uint32_t，64位机器是uint64_t）。

    // DMA控制器读到第六个参数，也就是p_next_dma_descriptor就会直接跳转到下一个描述符
    // v_next_dma_descriptor是用来给软件控制逻辑判断用的
    // DMA控制器是硬件，不受CPU的MMU影响，所以只能是物理地址
    // 但是如果是在CPU上运行，受MMU控制，不能直接访问物理地址，还是需要虚拟地址的

    struct hc_sun6i_dma_descriptor *v_next_dma_descriptor;  // 指向下一个描述符的虚拟地址

} DMA_HardWare_Descriptor;

// 驱动使用的DMA任务描述符，实际上就是简单包装一下DMA_HardWare_Descriptor，获取相关信息的时候方便一些，并继承Linux内核DMA驱动框架的虚拟通道描述符
typedef struct hc_dma_task_descriptor {
    struct virt_dma_desc    vd;             // 虚拟通道描述符，用于和Linux内核DMA驱动框架交互
    dma_addr_t * physical_addr;             // 描述符的物理地址
    DMA_HardWare_Descriptor * virtual_addr; // 描述符的虚拟地址
} DMA_TASK_Descriptor;

// 前向声明虚拟通道结构体，后面再定义
typedef struct hc_sun6i_dma_virtual_channel_info DMA_Virtual_Channel_Info;

// 该结构体记录一个DMA物理通道的所有信息
typedef struct hc_sun6i_dma_physical_channel_info {
    uint32_t            index;          // 物理通道编号
    void __iomem *      base_addr;      // 物理通道的基址

    DMA_TASK_Descriptor *todo;          // To Do，待办事项，就是没完成的任务
    DMA_TASK_Descriptor *done;          // done，都完成时了，自然就是已经完成的任务

    DMA_Virtual_Channel_Info *  vchan;  // 该物理通道关联的虚拟通道
} DMA_Physical_Channel_Info;

// 该结构体记录一个DMA虚拟通道的所有信息
struct hc_sun6i_dma_virtual_channel_info {
    struct virt_dma_chan    vc;         // Linux内核DMA驱动框架提供的虚拟DMA通道结构体
    DMA_Physical_Channel_Info * pchan;  // 当前绑定的物理通道（如果当前无任务应为NULL）

    struct dma_slave_config cfg;        // 该虚拟通道的从设备配置
    uint32_t			    port;       // 该虚拟通道对应的DRQ端口
    uint32_t			    irq_type;   // 中断类型
    bool			        cyclic;     // 该虚拟通道是否为循环DMA模式

    struct list_head        task_queue_head;    // 该虚拟通道的任务队列
    DMA_TASK_Descriptor *   task;               // 该虚拟通道当前正在处理的任务
};

// 该结构体记录适配型号的不同DMA的各项参数
typedef struct hc_dma_config {
    uint32_t max_physical_channels;     // 最大物理通道数
    uint32_t max_virtual_channels;      // 最大虚拟通道数
    uint32_t max_requests;              // 最大的DRQ端口ID
} DMA_Config;

// 该结构体记录这个DMA控制器的所有信息
typedef struct hc_dma_dev_info {
    struct dma_device   slave;              // DMA设备的抽象结构
    void __iomem *      base_addr;          // DMA控制器的寄存器基地址
    struct clk *        clk;                // 时钟控制结构
    int                 irq;                // DMA控制器的中断号
    spinlock_t          lock;               // 自旋锁，用于保护共享资源
    struct reset_control *  rstc;           // 复位控制结构
    struct tasklet_struct   task;           // 任务结构
    atomic_t            tasklet_shutdown;   // 原子变量，用于标记tasklet的运行状态
    struct list_head    pending;            // 挂起的DMA任务双向链表
    struct dma_pool *   pool;               // DMA内存池

    DMA_Physical_Channel_Info * pchans;     // 物理通道数组
    DMA_Virtual_Channel_Info *  vchans;     // 虚拟通道数组

    const DMA_Config *  cfg;                // DMA控制器的配置信息，定义了通道数量、请求数量等
} DMA_DEV_Info;

```

解释：

- DMA 控制器通常需要一个时钟信号才能工作，所以需要 `clk` 字段用于管理和控制该时钟。
- `lock` 用自旋锁是因为自旋锁开销小，不会导致上下文切换，DMA 是高速传输，用互斥锁很拖 DMA 的后腿。
- Tasklet 是一种轻量级的底半部机制，用于延迟执行某些较轻量的工作。
- `pending` ，还没分配到物理通道的任务先挂在这个链表上。



### 2.6 需要完成的函数

```c
/*
 * DMA探测函数
 * 功能: 当平台设备被探测到时，初始化DMA控制器。
 */
static int hc_dma_probe(struct platform_device *pdev) {
    // 实现资源分配、时钟设置、复位控制、描述符池的初始化等操作。
}

/*
 * DMA移除函数
 * 功能: 当平台设备被移除时，释放资源并进行清理。
 */
static int hc_dma_remove(struct platform_device *pdev) {
    // 实现tasklet的终止，资源的释放，以及其它清理操作。
}

/*
 * DMA Tasklet函数
 * 功能: 使用tasklet机制处理DMA操作中的任务调度和管理。
 */
static void hc_dma_tasklet(unsigned long data) {
    // 实现基于tasklet的逻辑，调度和管理待处理的DMA事务。
}

/*
 * DMA中断处理程序
 * 功能: 处理DMA控制器产生的中断。
 */
static irqreturn_t hc_dma_interrupt(int irq, void *dev_id) {
    // 实现中断处理逻辑，确认中断并在需要时调度tasklet。
}

/*
 * DMA描述符准备函数
 * 功能: 为不同类型的DMA操作准备DMA描述符。
 * - hc_dma_prep_dma_memcpy
 * - hc_dma_prep_slave_sg
 * - hc_dma_prep_dma_cyclic
 */
static struct dma_async_tx_descriptor *hc_dma_prep_dma_memcpy(
        struct dma_chan *chan, dma_addr_t dest, dma_addr_t src, size_t len, unsigned long flags) {
    // 实现为内存复制操作准备描述符的逻辑。
}

static struct dma_async_tx_descriptor *hc_dma_prep_slave_sg(
        struct dma_chan *chan, struct scatterlist *sgl, unsigned int sg_len,
        enum dma_transfer_direction dir, unsigned long flags, void *context) {
    // 实现为slave scatter-gather操作准备描述符的逻辑。
}

static struct dma_async_tx_descriptor *hc_dma_prep_dma_cyclic(
        struct dma_chan *chan, dma_addr_t buf_addr, size_t buf_len, size_t period_len,
        enum dma_transfer_direction dir, unsigned long flags) {
    // 实现为循环DMA操作准备描述符的逻辑。
}

/*
 * DMA通道配置函数
 * 功能: 配置DMA通道的相关设置（地址宽度、突发长度等）。
 */
static int hc_dma_config(struct dma_chan *chan, struct dma_slave_config *config) {
    // 实现配置DMA通道的逻辑。
}

/*
 * DMA通道控制函数
 * 功能: 控制DMA通道的暂停、恢复和终止操作。
 * - hc_dma_pause
 * - hc_dma_resume
 * - hc_dma_terminate_all
 */
static int hc_dma_pause(struct dma_chan *chan) {
    // 实现暂停DMA通道的逻辑。
}

static int hc_dma_resume(struct dma_chan *chan) {
    // 实现恢复DMA通道的逻辑。
}

static int hc_dma_terminate_all(struct dma_chan *chan) {
    // 实现终止DMA通道所有事务的逻辑。
}

/*
 * DMA传输状态函数
 * 功能: 获取DMA传输的状态。
 */
static enum dma_status hc_dma_tx_status(
        struct dma_chan *chan, dma_cookie_t cookie, struct dma_tx_state *state) {
    // 实现获取DMA传输状态的逻辑。
}

/*
 * DMA提交待处理函数
 * 功能: 提交待处理的DMA事务。
 */
static void hc_dma_issue_pending(struct dma_chan *chan) {
    // 实现提交待处理事务的逻辑。
}

/*
 * DMA通道分配函数
 * 功能: 为每个虚拟或物理DMA通道分配资源。
 */
static int hc_dma_alloc_chan_resources(struct dma_chan *chan) {
    // 实现通道资源的分配，初始化通道相关资源。
}

/*
 * 释放通道资源函数
 * 功能: 释放与DMA通道相关的资源。
 */
static void hc_dma_free_chan_resources(struct dma_chan *chan) {
    // 实现释放资源的逻辑。
}

/*
 * DMA传输启动函数
 * 功能: 启动DMA传输操作。
 */
static int hc_dma_start_transfer(struct dma_chan *chan) {
    // 实现启动传输的逻辑。
}

/*
 * DMA传输停止函数
 * 功能: 停止DMA传输操作。
 */
static void hc_dma_stop_transfer(struct dma_chan *chan) {
    // 实现停止传输的逻辑。
}

```



### 2.7 驱动匹配和平台驱动结构体

```c
// 目前只支持Allwinner H3平台，所以也只有这个了
DMA_Config sun8i_h3_dma_cfg = {
        .max_physical_channels = 12,    // 技术手册里面说了物理通道数就12
        .max_virtual_channels = 34,     // 不懂，可能是测试出来的经验数据
        .max_requests = 27              // 最大的DRQ端口ID，因为最后一个有实际意义的只到26，后面都没有意义，所以定为27
};

// 匹配设备树中的`compatible`字段，通过这个，找到对应的结点
static struct of_device_id hc_dma_of_match[] = {
        { .compatible = "allwinner,sun8i-h3-dma", .data = &sun8i_h3_dma_cfg },
        { },
};
MODULE_DEVICE_TABLE(of, hc_dma_of_match);

// 平台驱动结构体，通过of_match_table来匹配到对应的结点，进而载入平台设备
static struct platform_driver hc_dma_driver = {
        .probe = hc_dma_probe,
        .remove = hc_dma_remove,
        .driver = {
                .name = DEVICE_NAME,
                .of_match_table = hc_dma_of_match,
                .owner = THIS_MODULE,
        },
};
module_platform_driver(hc_dma_driver);

```



到这里，DMA驱动的基本框架就算搭建完成了。

