<!DOCTYPE html>

<html xmlns="http://www.w3.org/1999/xhtml" xmlns:epub="http://www.idpf.org/2007/ops">
  <head>
    <meta charset="utf-8" />
    <title>Diviseur d’horloge</title>
    <link rel="stylesheet" href="_static/epub.css" type="text/css" />
    <link rel="stylesheet" href="_static/pygments.css" type="text/css" /> 
  </head><body>

    <div class="document">
      <div class="documentwrapper">
          <div class="body" role="main">
            
  <div class="section" id="diviseur-dhorloge">
<h1>Diviseur d’horloge</h1>
<p><strong>Objectif</strong></p>
<p>Étudier un diviseur d’horloge, à l’aide d’une bascule D (famille TTL,
7474).</p>
<p><strong>Procédure</strong></p>
<img alt="_images/clock-divider.svg" src="_images/clock-divider.svg" width="300px" /><ul class="simple">
<li><p>Activer A1 et A2, Régler leurs calibres à 8 V</p></li>
<li><p>Régler SQ1 à 500 Hz</p></li>
</ul>
<p><strong>Discussion</strong></p>
<p>La sortie est basculée à chaque front montant sur l’entrée, si bien que
la fréquence est divisée par deux. Le signal de sortie est un signal
carré symétrique, même si le signal d’entrée a un rapport cyclique
différent. La tension de sortie HAUTE d’un circuit intégré TTL est
proche de 4 V seulement.</p>
<table class="docutils">
<colgroup>
<col style="width: 100%" />
</colgroup>
<tbody>
<tr class="row-odd"><td><img alt="_images/clock-divider.png" src="_images/clock-divider.png" style="width: 300px;" />
<img alt="_images/clock-divider2.png" src="_images/clock-divider2.png" style="width: 300px;" />
</td>
</tr>
<tr class="row-even"><td><p>Figure 3.1 Un circuit diviseur d’horloge, à l’aide d’une bascule D. Les
sorties pour deux types différents de signal d’entrée sont montrées</p></td>
</tr>
</tbody>
</table>
</div>


          </div>
      </div>
      <div class="clearer"></div>
    </div>
  </body>
</html>