// Design a module that implements an AND gate

module and_gate( 
    input a, 
    input b, 
    output out );

    // assing the AND of a and b to out
 endmodule
 
// Design a module that implements a 4-bit counter

module counter( 
定义一个计数器实例，
如果输入值比输出，
置能信息来自我们的输入
迅速输出rest, 将里面的暂停信息输出进行翻转输出
改进点：去重复的提醒
endmodule
