TimeQuest Timing Analyzer report for mp1
Sun Sep 17 16:21:57 2017
Quartus II 32-bit Version 13.1.4 Build 182 03/12/2014 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Legal Notice
  3. TimeQuest Timing Analyzer Summary
  4. Parallel Compilation
  5. SDC File List
  6. Clocks
  7. Slow 1100mV 85C Model Fmax Summary
  8. Timing Closure Recommendations
  9. Slow 1100mV 85C Model Setup Summary
 10. Slow 1100mV 85C Model Hold Summary
 11. Slow 1100mV 85C Model Recovery Summary
 12. Slow 1100mV 85C Model Removal Summary
 13. Slow 1100mV 85C Model Minimum Pulse Width Summary
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Slow 1100mV 85C Model Metastability Report
 19. Slow 1100mV 0C Model Fmax Summary
 20. Slow 1100mV 0C Model Setup Summary
 21. Slow 1100mV 0C Model Hold Summary
 22. Slow 1100mV 0C Model Recovery Summary
 23. Slow 1100mV 0C Model Removal Summary
 24. Slow 1100mV 0C Model Minimum Pulse Width Summary
 25. Setup Times
 26. Hold Times
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Slow 1100mV 0C Model Metastability Report
 30. Fast 1100mV 0C Model Setup Summary
 31. Fast 1100mV 0C Model Hold Summary
 32. Fast 1100mV 0C Model Recovery Summary
 33. Fast 1100mV 0C Model Removal Summary
 34. Fast 1100mV 0C Model Minimum Pulse Width Summary
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Fast 1100mV 0C Model Metastability Report
 40. Multicorner Timing Analysis Summary
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Board Trace Model Assignments
 46. Input Transition Times
 47. Slow Corner Signal Integrity Metrics
 48. Fast Corner Signal Integrity Metrics
 49. Setup Transfers
 50. Hold Transfers
 51. Report TCCS
 52. Report RSKM
 53. Unconstrained Paths
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.1.4 Build 182 03/12/2014 SJ Full Version ;
; Revision Name      ; mp1                                                 ;
; Device Family      ; Stratix III                                         ;
; Device Name        ; EP3SE50F780C2                                       ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 24          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 12          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-12        ; < 0.1%      ;
;     Processors 13-24       ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; mp1.out.sdc   ; OK     ; Thu Sep 14 21:26:42 2017 ;
+---------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                         ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 10.000 ; 100.0 MHz ; 0.000 ; 5.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1100mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 114.27 MHz ; 114.27 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1100mV 85C Model Setup Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clk   ; 1.249 ; 0.000               ;
+-------+-------+---------------------+


+------------------------------------+
; Slow 1100mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.311 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1100mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1100mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1100mV 85C Model Minimum Pulse Width Summary ;
+-------+-------+-----------------------------------+
; Clock ; Slack ; End Point TNS                     ;
+-------+-------+-----------------------------------+
; clk   ; 4.376 ; 0.000                             ;
+-------+-------+-----------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 3.644 ; 3.410 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 3.254 ; 3.051 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 3.502 ; 3.254 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 3.298 ; 3.061 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 3.315 ; 3.103 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 3.046 ; 2.882 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 3.194 ; 2.957 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 2.858 ; 2.632 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 3.403 ; 3.150 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 3.134 ; 2.911 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 3.316 ; 3.124 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 3.644 ; 3.410 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 3.455 ; 3.201 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 3.157 ; 2.915 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 3.467 ; 3.239 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 3.357 ; 3.166 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 3.473 ; 3.209 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 4.136 ; 3.829 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -2.376 ; -2.161 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -2.735 ; -2.526 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -2.968 ; -2.717 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -2.799 ; -2.574 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -2.812 ; -2.611 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -2.537 ; -2.367 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -2.676 ; -2.435 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -2.376 ; -2.161 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -2.875 ; -2.619 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -2.640 ; -2.428 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -2.783 ; -2.584 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -3.103 ; -2.866 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -2.925 ; -2.669 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -2.660 ; -2.432 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -2.938 ; -2.706 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -2.819 ; -2.597 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -2.962 ; -2.711 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -3.207 ; -2.935 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 7.105 ; 7.043 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 6.423 ; 6.244 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 6.658 ; 6.574 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 6.713 ; 6.659 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 6.664 ; 6.559 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 6.842 ; 6.811 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 6.686 ; 6.557 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 6.877 ; 6.764 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 6.237 ; 6.146 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 6.746 ; 6.618 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 6.598 ; 6.504 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 6.481 ; 6.427 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 7.105 ; 7.043 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 6.341 ; 6.268 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 6.413 ; 6.348 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 6.352 ; 6.248 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 6.729 ; 6.680 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 7.301 ; 7.118 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 7.301 ; 7.118 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 7.142 ; 7.005 ; Rise       ; clk             ;
; mem_read            ; clk        ; 7.201 ; 7.305 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 7.793 ; 7.668 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 6.780 ; 6.668 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 6.284 ; 6.208 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 7.793 ; 7.668 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 6.671 ; 6.629 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 6.709 ; 6.663 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 7.291 ; 7.149 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 6.432 ; 6.361 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 6.703 ; 6.581 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 6.210 ; 6.169 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 7.599 ; 7.468 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 6.448 ; 6.363 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 6.114 ; 6.044 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 6.513 ; 6.485 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 6.604 ; 6.565 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 6.868 ; 6.825 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 6.548 ; 6.378 ; Rise       ; clk             ;
; mem_write           ; clk        ; 6.413 ; 6.341 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 5.947 ; 5.858 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 6.124 ; 5.951 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 6.328 ; 6.245 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 6.398 ; 6.343 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 6.332 ; 6.229 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 6.520 ; 6.488 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 6.370 ; 6.246 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 6.550 ; 6.440 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 5.947 ; 5.858 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 6.429 ; 6.305 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 6.267 ; 6.175 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 6.178 ; 6.124 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 6.773 ; 6.712 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 6.046 ; 5.973 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 6.113 ; 6.049 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 6.057 ; 5.955 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 6.412 ; 6.363 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 6.129 ; 6.072 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 6.814 ; 6.660 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 6.129 ; 6.072 ; Rise       ; clk             ;
; mem_read            ; clk        ; 6.522 ; 6.611 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 5.808 ; 5.738 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 6.462 ; 6.352 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 5.970 ; 5.895 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 7.423 ; 7.302 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 6.356 ; 6.313 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 6.392 ; 6.346 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 6.946 ; 6.809 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 6.131 ; 6.061 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 6.387 ; 6.268 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 5.900 ; 5.857 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 7.238 ; 7.111 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 6.127 ; 6.043 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 5.808 ; 5.738 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 6.189 ; 6.159 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 6.294 ; 6.254 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 6.544 ; 6.500 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 6.224 ; 6.059 ; Rise       ; clk             ;
; mem_write           ; clk        ; 6.061 ; 5.971 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1100mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1100mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 123.85 MHz ; 123.85 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1100mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 1.926 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Slow 1100mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.286 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1100mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1100mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1100mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 4.376 ; 0.000                            ;
+-------+-------+----------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 3.389 ; 3.175 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 3.015 ; 2.828 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 3.253 ; 3.009 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 3.082 ; 2.868 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 3.106 ; 2.917 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 2.818 ; 2.656 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 2.965 ; 2.743 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 2.668 ; 2.453 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 3.163 ; 2.913 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 2.929 ; 2.728 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 3.077 ; 2.889 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 3.389 ; 3.175 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 3.200 ; 2.979 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 2.944 ; 2.718 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 3.206 ; 2.997 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 3.115 ; 2.934 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 3.241 ; 2.995 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 3.861 ; 3.572 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -2.258 ; -2.052 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -2.573 ; -2.379 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -2.799 ; -2.551 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -2.658 ; -2.453 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -2.678 ; -2.499 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -2.387 ; -2.217 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -2.523 ; -2.297 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -2.258 ; -2.052 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -2.713 ; -2.459 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -2.509 ; -2.319 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -2.626 ; -2.430 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -2.929 ; -2.709 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -2.750 ; -2.523 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -2.520 ; -2.306 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -2.756 ; -2.541 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -2.657 ; -2.446 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -2.806 ; -2.573 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -3.035 ; -2.776 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 6.739 ; 6.680 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 6.052 ; 5.910 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 6.278 ; 6.192 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 6.359 ; 6.324 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 6.280 ; 6.197 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 6.476 ; 6.442 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 6.330 ; 6.227 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 6.519 ; 6.426 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 5.885 ; 5.787 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 6.389 ; 6.287 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 6.212 ; 6.129 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 6.111 ; 6.018 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 6.739 ; 6.680 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 5.994 ; 5.920 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 6.043 ; 5.969 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 5.995 ; 5.896 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 6.371 ; 6.304 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 6.896 ; 6.705 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 6.896 ; 6.705 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 6.734 ; 6.556 ; Rise       ; clk             ;
; mem_read            ; clk        ; 6.804 ; 6.925 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 7.382 ; 7.291 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 6.421 ; 6.340 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 5.928 ; 5.857 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 7.382 ; 7.291 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 6.319 ; 6.298 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 6.354 ; 6.328 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 6.902 ; 6.768 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 6.065 ; 5.997 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 6.345 ; 6.250 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 5.858 ; 5.806 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 7.218 ; 7.092 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 6.076 ; 6.003 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 5.779 ; 5.701 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 6.143 ; 6.081 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 6.244 ; 6.208 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 6.501 ; 6.469 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 6.179 ; 6.053 ; Rise       ; clk             ;
; mem_write           ; clk        ; 6.050 ; 5.960 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 5.621 ; 5.528 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 5.780 ; 5.645 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 5.977 ; 5.895 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 6.071 ; 6.038 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 5.977 ; 5.898 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 6.181 ; 6.150 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 6.041 ; 5.944 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 6.220 ; 6.132 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 5.621 ; 5.528 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 6.099 ; 6.002 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 5.910 ; 5.831 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 5.836 ; 5.748 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 6.434 ; 6.379 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 5.725 ; 5.655 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 5.772 ; 5.701 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 5.726 ; 5.632 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 6.081 ; 6.017 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 5.791 ; 5.698 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 6.445 ; 6.291 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 5.791 ; 5.698 ; Rise       ; clk             ;
; mem_read            ; clk        ; 6.175 ; 6.280 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 5.499 ; 5.425 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 6.129 ; 6.053 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 5.642 ; 5.574 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 7.043 ; 6.957 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 6.031 ; 6.011 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 6.064 ; 6.041 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 6.586 ; 6.459 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 5.793 ; 5.727 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 6.057 ; 5.966 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 5.574 ; 5.525 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 6.886 ; 6.767 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 5.783 ; 5.713 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 5.499 ; 5.425 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 5.848 ; 5.789 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 5.962 ; 5.928 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 6.205 ; 6.175 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 5.882 ; 5.762 ; Rise       ; clk             ;
; mem_write           ; clk        ; 5.730 ; 5.634 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1100mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1100mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 4.391 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Fast 1100mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.187 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1100mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1100mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1100mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 4.655 ; 0.000                            ;
+-------+-------+----------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 2.311 ; 2.303 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 2.079 ; 2.070 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 2.204 ; 2.174 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 2.206 ; 2.191 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 2.192 ; 2.201 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 1.940 ; 1.943 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 2.033 ; 1.992 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 1.856 ; 1.825 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 2.186 ; 2.162 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 2.064 ; 2.025 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 2.122 ; 2.102 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 2.311 ; 2.303 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 2.195 ; 2.165 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 2.034 ; 2.016 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 2.205 ; 2.175 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 2.126 ; 2.148 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 2.289 ; 2.232 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 2.654 ; 2.620 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -1.575 ; -1.551 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -1.775 ; -1.760 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -1.895 ; -1.859 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -1.913 ; -1.903 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -1.899 ; -1.911 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -1.645 ; -1.640 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -1.732 ; -1.685 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -1.575 ; -1.551 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -1.878 ; -1.848 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -1.776 ; -1.744 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -1.808 ; -1.780 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -1.998 ; -1.983 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -1.887 ; -1.851 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -1.745 ; -1.732 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -1.898 ; -1.862 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -1.820 ; -1.816 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -1.991 ; -1.941 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -2.115 ; -2.067 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 4.994 ; 5.086 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 4.405 ; 4.353 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 4.596 ; 4.615 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 4.734 ; 4.796 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 4.610 ; 4.624 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 4.825 ; 4.901 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 4.695 ; 4.721 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 4.825 ; 4.856 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 4.338 ; 4.301 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 4.747 ; 4.781 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 4.559 ; 4.563 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 4.455 ; 4.484 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 4.994 ; 5.086 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 4.418 ; 4.412 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 4.440 ; 4.441 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 4.387 ; 4.365 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 4.704 ; 4.714 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 5.064 ; 5.003 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 5.064 ; 5.003 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 4.814 ; 4.797 ; Rise       ; clk             ;
; mem_read            ; clk        ; 5.091 ; 5.063 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 5.516 ; 5.589 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 4.774 ; 4.823 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 4.366 ; 4.359 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 5.516 ; 5.589 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 4.693 ; 4.759 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 4.725 ; 4.785 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 5.099 ; 5.147 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 4.469 ; 4.464 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 4.709 ; 4.738 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 4.304 ; 4.306 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 5.364 ; 5.451 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 4.431 ; 4.442 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 4.262 ; 4.229 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 4.486 ; 4.509 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 4.623 ; 4.665 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 4.832 ; 4.909 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 4.552 ; 4.520 ; Rise       ; clk             ;
; mem_write           ; clk        ; 4.384 ; 4.347 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 4.141 ; 4.103 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 4.203 ; 4.153 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 4.369 ; 4.387 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 4.517 ; 4.575 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 4.382 ; 4.394 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 4.602 ; 4.674 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 4.478 ; 4.502 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 4.601 ; 4.630 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 4.141 ; 4.103 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 4.529 ; 4.561 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 4.333 ; 4.336 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 4.252 ; 4.278 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 4.764 ; 4.853 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 4.217 ; 4.210 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 4.238 ; 4.238 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 4.185 ; 4.164 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 4.488 ; 4.496 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 4.191 ; 4.177 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 4.756 ; 4.698 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 4.191 ; 4.177 ; Rise       ; clk             ;
; mem_read            ; clk        ; 4.655 ; 4.633 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 4.051 ; 4.018 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 4.555 ; 4.600 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 4.150 ; 4.142 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 5.261 ; 5.330 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 4.476 ; 4.538 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 4.507 ; 4.563 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 4.864 ; 4.909 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 4.265 ; 4.259 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 4.492 ; 4.519 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 4.091 ; 4.091 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 5.115 ; 5.197 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 4.211 ; 4.221 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 4.051 ; 4.018 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 4.264 ; 4.285 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 4.412 ; 4.450 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 4.609 ; 4.681 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 4.328 ; 4.297 ; Rise       ; clk             ;
; mem_write           ; clk        ; 4.166 ; 4.110 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1100mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 1.249 ; 0.187 ; N/A      ; N/A     ; 4.376               ;
;  clk             ; 1.249 ; 0.187 ; N/A      ; N/A     ; 4.376               ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk             ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+-------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 3.644 ; 3.410 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 3.254 ; 3.051 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 3.502 ; 3.254 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 3.298 ; 3.061 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 3.315 ; 3.103 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 3.046 ; 2.882 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 3.194 ; 2.957 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 2.858 ; 2.632 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 3.403 ; 3.150 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 3.134 ; 2.911 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 3.316 ; 3.124 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 3.644 ; 3.410 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 3.455 ; 3.201 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 3.157 ; 2.915 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 3.467 ; 3.239 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 3.357 ; 3.166 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 3.473 ; 3.209 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 4.136 ; 3.829 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -1.575 ; -1.551 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -1.775 ; -1.760 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -1.895 ; -1.859 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -1.913 ; -1.903 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -1.899 ; -1.911 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -1.645 ; -1.640 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -1.732 ; -1.685 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -1.575 ; -1.551 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -1.878 ; -1.848 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -1.776 ; -1.744 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -1.808 ; -1.780 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -1.998 ; -1.983 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -1.887 ; -1.851 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -1.745 ; -1.732 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -1.898 ; -1.862 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -1.820 ; -1.816 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -1.991 ; -1.941 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -2.115 ; -2.067 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 7.105 ; 7.043 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 6.423 ; 6.244 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 6.658 ; 6.574 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 6.713 ; 6.659 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 6.664 ; 6.559 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 6.842 ; 6.811 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 6.686 ; 6.557 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 6.877 ; 6.764 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 6.237 ; 6.146 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 6.746 ; 6.618 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 6.598 ; 6.504 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 6.481 ; 6.427 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 7.105 ; 7.043 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 6.341 ; 6.268 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 6.413 ; 6.348 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 6.352 ; 6.248 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 6.729 ; 6.680 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 7.301 ; 7.118 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 7.301 ; 7.118 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 7.142 ; 7.005 ; Rise       ; clk             ;
; mem_read            ; clk        ; 7.201 ; 7.305 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 7.793 ; 7.668 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 6.780 ; 6.668 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 6.284 ; 6.208 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 7.793 ; 7.668 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 6.671 ; 6.629 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 6.709 ; 6.663 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 7.291 ; 7.149 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 6.432 ; 6.361 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 6.703 ; 6.581 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 6.210 ; 6.169 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 7.599 ; 7.468 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 6.448 ; 6.363 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 6.114 ; 6.044 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 6.513 ; 6.485 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 6.604 ; 6.565 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 6.868 ; 6.825 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 6.548 ; 6.378 ; Rise       ; clk             ;
; mem_write           ; clk        ; 6.413 ; 6.341 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 4.141 ; 4.103 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 4.203 ; 4.153 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 4.369 ; 4.387 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 4.517 ; 4.575 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 4.382 ; 4.394 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 4.602 ; 4.674 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 4.478 ; 4.502 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 4.601 ; 4.630 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 4.141 ; 4.103 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 4.529 ; 4.561 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 4.333 ; 4.336 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 4.252 ; 4.278 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 4.764 ; 4.853 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 4.217 ; 4.210 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 4.238 ; 4.238 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 4.185 ; 4.164 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 4.488 ; 4.496 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 4.191 ; 4.177 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 4.756 ; 4.698 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 4.191 ; 4.177 ; Rise       ; clk             ;
; mem_read            ; clk        ; 4.655 ; 4.633 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 4.051 ; 4.018 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 4.555 ; 4.600 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 4.150 ; 4.142 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 5.261 ; 5.330 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 4.476 ; 4.538 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 4.507 ; 4.563 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 4.864 ; 4.909 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 4.265 ; 4.259 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 4.492 ; 4.519 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 4.091 ; 4.091 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 5.115 ; 5.197 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 4.211 ; 4.221 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 4.051 ; 4.018 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 4.264 ; 4.285 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 4.412 ; 4.450 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 4.609 ; 4.681 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 4.328 ; 4.297 ; Rise       ; clk             ;
; mem_write           ; clk        ; 4.166 ; 4.110 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; mem_read           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_write          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_byte_enable[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_byte_enable[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[10]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[11]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[12]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[13]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[14]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[15]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[12]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[13]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[14]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[15]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; mem_resp       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[0]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[1]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[2]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[3]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[4]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[5]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[6]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[7]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[8]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[9]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[10]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[11]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[12]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[13]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[14]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[15]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~ ; 1.8 V        ; 1440 ps         ; 1440 ps         ;
+----------------+--------------+-----------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mem_read           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.003 V            ; 0.164 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.003 V           ; 0.164 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_write          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.003 V            ; 0.164 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.003 V           ; 0.164 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_byte_enable[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_byte_enable[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.22e-06 V                   ; 2.38 V              ; -0.00511 V          ; 0.16 V                               ; 0.053 V                              ; 7.15e-10 s                  ; 6.33e-10 s                  ; No                         ; Yes                        ; 2.37 V                      ; 2.22e-06 V                  ; 2.38 V             ; -0.00511 V         ; 0.16 V                              ; 0.053 V                             ; 7.15e-10 s                 ; 6.33e-10 s                 ; No                        ; Yes                       ;
; mem_address[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mem_read           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0165 V           ; 0.148 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0165 V          ; 0.148 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_write          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0165 V           ; 0.148 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0165 V          ; 0.148 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_byte_enable[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_byte_enable[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.46e-07 V                   ; 2.66 V              ; -0.0268 V           ; 0.198 V                              ; 0.136 V                              ; 4.94e-10 s                  ; 4.7e-10 s                   ; No                         ; No                         ; 2.62 V                      ; 5.46e-07 V                  ; 2.66 V             ; -0.0268 V          ; 0.198 V                             ; 0.136 V                             ; 4.94e-10 s                 ; 4.7e-10 s                  ; No                        ; No                        ;
; mem_address[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 633131   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 633131   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 0     ; 0    ;
; Unconstrained Output Port Paths ; 0     ; 0    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.1.4 Build 182 03/12/2014 SJ Full Version
    Info: Processing started: Thu Sep 14 21:26:38 2017
Info: Command: quartus_sta mp1 -c mp1
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 24 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 12 of the 12 physical processors detected instead.
Info (21077): Core supply voltage is 1.1V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'mp1.out.sdc'
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1100mV 85C Model
Info (332146): Worst-case setup slack is 1.249
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.249               0.000 clk 
Info (332146): Worst-case hold slack is 0.311
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.311               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.376
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.376               0.000 clk 
Info: Analyzing Slow 1100mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332146): Worst-case setup slack is 1.926
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.926               0.000 clk 
Info (332146): Worst-case hold slack is 0.286
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.286               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.376
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.376               0.000 clk 
Info: Analyzing Fast 1100mV 0C Model
Info (332146): Worst-case setup slack is 4.391
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.391               0.000 clk 
Info (332146): Worst-case hold slack is 0.187
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.187               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.655
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.655               0.000 clk 
Info (332101): Design is fully constrained for setup requirements
Info (332101): Design is fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 580 megabytes
    Info: Processing ended: Thu Sep 14 21:26:45 2017
    Info: Elapsed time: 00:00:07
    Info: Total CPU time (on all processors): 00:00:05


