{
  "module_name": "tpc2_qm_regs.h",
  "hash_id": "10788ca8cfb55b5b961214cbd478009aa32f2d8b4af05fc6c7f105eb3a763228",
  "original_prompt": "Ingested from linux-6.6.14/drivers/accel/habanalabs/include/goya/asic_reg/tpc2_qm_regs.h",
  "human_readable_source": " \n\n \n\n#ifndef ASIC_REG_TPC2_QM_REGS_H_\n#define ASIC_REG_TPC2_QM_REGS_H_\n\n \n\n#define mmTPC2_QM_GLBL_CFG0                                          0xE88000\n\n#define mmTPC2_QM_GLBL_CFG1                                          0xE88004\n\n#define mmTPC2_QM_GLBL_PROT                                          0xE88008\n\n#define mmTPC2_QM_GLBL_ERR_CFG                                       0xE8800C\n\n#define mmTPC2_QM_GLBL_ERR_ADDR_LO                                   0xE88010\n\n#define mmTPC2_QM_GLBL_ERR_ADDR_HI                                   0xE88014\n\n#define mmTPC2_QM_GLBL_ERR_WDATA                                     0xE88018\n\n#define mmTPC2_QM_GLBL_SECURE_PROPS                                  0xE8801C\n\n#define mmTPC2_QM_GLBL_NON_SECURE_PROPS                              0xE88020\n\n#define mmTPC2_QM_GLBL_STS0                                          0xE88024\n\n#define mmTPC2_QM_GLBL_STS1                                          0xE88028\n\n#define mmTPC2_QM_PQ_BASE_LO                                         0xE88060\n\n#define mmTPC2_QM_PQ_BASE_HI                                         0xE88064\n\n#define mmTPC2_QM_PQ_SIZE                                            0xE88068\n\n#define mmTPC2_QM_PQ_PI                                              0xE8806C\n\n#define mmTPC2_QM_PQ_CI                                              0xE88070\n\n#define mmTPC2_QM_PQ_CFG0                                            0xE88074\n\n#define mmTPC2_QM_PQ_CFG1                                            0xE88078\n\n#define mmTPC2_QM_PQ_ARUSER                                          0xE8807C\n\n#define mmTPC2_QM_PQ_PUSH0                                           0xE88080\n\n#define mmTPC2_QM_PQ_PUSH1                                           0xE88084\n\n#define mmTPC2_QM_PQ_PUSH2                                           0xE88088\n\n#define mmTPC2_QM_PQ_PUSH3                                           0xE8808C\n\n#define mmTPC2_QM_PQ_STS0                                            0xE88090\n\n#define mmTPC2_QM_PQ_STS1                                            0xE88094\n\n#define mmTPC2_QM_PQ_RD_RATE_LIM_EN                                  0xE880A0\n\n#define mmTPC2_QM_PQ_RD_RATE_LIM_RST_TOKEN                           0xE880A4\n\n#define mmTPC2_QM_PQ_RD_RATE_LIM_SAT                                 0xE880A8\n\n#define mmTPC2_QM_PQ_RD_RATE_LIM_TOUT                                0xE880AC\n\n#define mmTPC2_QM_CQ_CFG0                                            0xE880B0\n\n#define mmTPC2_QM_CQ_CFG1                                            0xE880B4\n\n#define mmTPC2_QM_CQ_ARUSER                                          0xE880B8\n\n#define mmTPC2_QM_CQ_PTR_LO                                          0xE880C0\n\n#define mmTPC2_QM_CQ_PTR_HI                                          0xE880C4\n\n#define mmTPC2_QM_CQ_TSIZE                                           0xE880C8\n\n#define mmTPC2_QM_CQ_CTL                                             0xE880CC\n\n#define mmTPC2_QM_CQ_PTR_LO_STS                                      0xE880D4\n\n#define mmTPC2_QM_CQ_PTR_HI_STS                                      0xE880D8\n\n#define mmTPC2_QM_CQ_TSIZE_STS                                       0xE880DC\n\n#define mmTPC2_QM_CQ_CTL_STS                                         0xE880E0\n\n#define mmTPC2_QM_CQ_STS0                                            0xE880E4\n\n#define mmTPC2_QM_CQ_STS1                                            0xE880E8\n\n#define mmTPC2_QM_CQ_RD_RATE_LIM_EN                                  0xE880F0\n\n#define mmTPC2_QM_CQ_RD_RATE_LIM_RST_TOKEN                           0xE880F4\n\n#define mmTPC2_QM_CQ_RD_RATE_LIM_SAT                                 0xE880F8\n\n#define mmTPC2_QM_CQ_RD_RATE_LIM_TOUT                                0xE880FC\n\n#define mmTPC2_QM_CQ_IFIFO_CNT                                       0xE88108\n\n#define mmTPC2_QM_CP_MSG_BASE0_ADDR_LO                               0xE88120\n\n#define mmTPC2_QM_CP_MSG_BASE0_ADDR_HI                               0xE88124\n\n#define mmTPC2_QM_CP_MSG_BASE1_ADDR_LO                               0xE88128\n\n#define mmTPC2_QM_CP_MSG_BASE1_ADDR_HI                               0xE8812C\n\n#define mmTPC2_QM_CP_MSG_BASE2_ADDR_LO                               0xE88130\n\n#define mmTPC2_QM_CP_MSG_BASE2_ADDR_HI                               0xE88134\n\n#define mmTPC2_QM_CP_MSG_BASE3_ADDR_LO                               0xE88138\n\n#define mmTPC2_QM_CP_MSG_BASE3_ADDR_HI                               0xE8813C\n\n#define mmTPC2_QM_CP_LDMA_TSIZE_OFFSET                               0xE88140\n\n#define mmTPC2_QM_CP_LDMA_SRC_BASE_LO_OFFSET                         0xE88144\n\n#define mmTPC2_QM_CP_LDMA_SRC_BASE_HI_OFFSET                         0xE88148\n\n#define mmTPC2_QM_CP_LDMA_DST_BASE_LO_OFFSET                         0xE8814C\n\n#define mmTPC2_QM_CP_LDMA_DST_BASE_HI_OFFSET                         0xE88150\n\n#define mmTPC2_QM_CP_LDMA_COMMIT_OFFSET                              0xE88154\n\n#define mmTPC2_QM_CP_FENCE0_RDATA                                    0xE88158\n\n#define mmTPC2_QM_CP_FENCE1_RDATA                                    0xE8815C\n\n#define mmTPC2_QM_CP_FENCE2_RDATA                                    0xE88160\n\n#define mmTPC2_QM_CP_FENCE3_RDATA                                    0xE88164\n\n#define mmTPC2_QM_CP_FENCE0_CNT                                      0xE88168\n\n#define mmTPC2_QM_CP_FENCE1_CNT                                      0xE8816C\n\n#define mmTPC2_QM_CP_FENCE2_CNT                                      0xE88170\n\n#define mmTPC2_QM_CP_FENCE3_CNT                                      0xE88174\n\n#define mmTPC2_QM_CP_STS                                             0xE88178\n\n#define mmTPC2_QM_CP_CURRENT_INST_LO                                 0xE8817C\n\n#define mmTPC2_QM_CP_CURRENT_INST_HI                                 0xE88180\n\n#define mmTPC2_QM_CP_BARRIER_CFG                                     0xE88184\n\n#define mmTPC2_QM_CP_DBG_0                                           0xE88188\n\n#define mmTPC2_QM_PQ_BUF_ADDR                                        0xE88300\n\n#define mmTPC2_QM_PQ_BUF_RDATA                                       0xE88304\n\n#define mmTPC2_QM_CQ_BUF_ADDR                                        0xE88308\n\n#define mmTPC2_QM_CQ_BUF_RDATA                                       0xE8830C\n\n#endif  \n",
  "logic_map": {},
  "failure_modes": [],
  "crash_correlation_map": {}
}