`define ROM_BASE_ADDR 32'h0000_1000
`define SRAM1_BASE_ADDR 32'h2000_0000
`define SRAM2_BASE_ADDR 32'h3000_0000
