Timing Analyzer report for de0_nano
Wed Nov 06 10:08:27 2024
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 13. Slow 1200mV 85C Model Setup: 'virtual_clock:vclock|virt_clk'
 14. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 15. Slow 1200mV 85C Model Hold: 'virtual_clock:vclock|virt_clk'
 16. Slow 1200mV 85C Model Recovery: 'CLOCK_50'
 17. Slow 1200mV 85C Model Removal: 'CLOCK_50'
 18. Slow 1200mV 85C Model Metastability Summary
 19. Slow 1200mV 0C Model Fmax Summary
 20. Slow 1200mV 0C Model Setup Summary
 21. Slow 1200mV 0C Model Hold Summary
 22. Slow 1200mV 0C Model Recovery Summary
 23. Slow 1200mV 0C Model Removal Summary
 24. Slow 1200mV 0C Model Minimum Pulse Width Summary
 25. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 26. Slow 1200mV 0C Model Setup: 'virtual_clock:vclock|virt_clk'
 27. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 28. Slow 1200mV 0C Model Hold: 'virtual_clock:vclock|virt_clk'
 29. Slow 1200mV 0C Model Recovery: 'CLOCK_50'
 30. Slow 1200mV 0C Model Removal: 'CLOCK_50'
 31. Slow 1200mV 0C Model Metastability Summary
 32. Fast 1200mV 0C Model Setup Summary
 33. Fast 1200mV 0C Model Hold Summary
 34. Fast 1200mV 0C Model Recovery Summary
 35. Fast 1200mV 0C Model Removal Summary
 36. Fast 1200mV 0C Model Minimum Pulse Width Summary
 37. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 38. Fast 1200mV 0C Model Setup: 'virtual_clock:vclock|virt_clk'
 39. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 40. Fast 1200mV 0C Model Hold: 'virtual_clock:vclock|virt_clk'
 41. Fast 1200mV 0C Model Recovery: 'CLOCK_50'
 42. Fast 1200mV 0C Model Removal: 'CLOCK_50'
 43. Fast 1200mV 0C Model Metastability Summary
 44. Multicorner Timing Analysis Summary
 45. Board Trace Model Assignments
 46. Input Transition Times
 47. Signal Integrity Metrics (Slow 1200mv 0c Model)
 48. Signal Integrity Metrics (Slow 1200mv 85c Model)
 49. Signal Integrity Metrics (Fast 1200mv 0c Model)
 50. Setup Transfers
 51. Hold Transfers
 52. Recovery Transfers
 53. Removal Transfers
 54. Report TCCS
 55. Report RSKM
 56. Unconstrained Paths Summary
 57. Clock Status Summary
 58. Unconstrained Input Ports
 59. Unconstrained Output Ports
 60. Unconstrained Input Ports
 61. Unconstrained Output Ports
 62. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; de0_nano                                            ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.15        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-16        ;   1.0%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                       ;
+-------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------+
; Clock Name                    ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                           ;
+-------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------+
; CLOCK_50                      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                      ;
; virtual_clock:vclock|virt_clk ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { virtual_clock:vclock|virt_clk } ;
+-------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------+


+---------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                  ;
+------------+-----------------+-------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                    ; Note ;
+------------+-----------------+-------------------------------+------+
; 20.13 MHz  ; 20.13 MHz       ; CLOCK_50                      ;      ;
; 352.73 MHz ; 352.73 MHz      ; virtual_clock:vclock|virt_clk ;      ;
+------------+-----------------+-------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                     ;
+-------------------------------+---------+---------------+
; Clock                         ; Slack   ; End Point TNS ;
+-------------------------------+---------+---------------+
; CLOCK_50                      ; -48.669 ; -1054.490     ;
; virtual_clock:vclock|virt_clk ; -1.835  ; -13.942       ;
+-------------------------------+---------+---------------+


+-------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                    ;
+-------------------------------+-------+---------------+
; Clock                         ; Slack ; End Point TNS ;
+-------------------------------+-------+---------------+
; CLOCK_50                      ; 0.342 ; 0.000         ;
; virtual_clock:vclock|virt_clk ; 0.357 ; 0.000         ;
+-------------------------------+-------+---------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; CLOCK_50 ; -1.791 ; -54.061            ;
+----------+--------+--------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+----------+-------+--------------------+
; Clock    ; Slack ; End Point TNS      ;
+----------+-------+--------------------+
; CLOCK_50 ; 0.492 ; 0.000              ;
+----------+-------+--------------------+


+--------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary      ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; CLOCK_50                      ; -3.000 ; -216.000      ;
; virtual_clock:vclock|virt_clk ; -1.000 ; -14.000       ;
+-------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                                             ;
+---------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -48.669 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[20] ; virtual_clock:vclock|virt_clk    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.050     ; 49.614     ;
; -48.662 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[19] ; virtual_clock:vclock|virt_clk    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.050     ; 49.607     ;
; -48.512 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[18] ; virtual_clock:vclock|virt_clk    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.050     ; 49.457     ;
; -48.509 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[21] ; virtual_clock:vclock|virt_clk    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.050     ; 49.454     ;
; -48.434 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[14] ; virtual_clock:vclock|virt_clk    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.059     ; 49.370     ;
; -48.428 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[15] ; virtual_clock:vclock|virt_clk    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.059     ; 49.364     ;
; -48.314 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[16] ; virtual_clock:vclock|virt_clk    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.059     ; 49.250     ;
; -48.019 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[13] ; virtual_clock:vclock|virt_clk    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.059     ; 48.955     ;
; -47.873 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[20] ; virtual_clock:vclock|vclk_cnt[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.050     ; 48.818     ;
; -47.866 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[19] ; virtual_clock:vclock|vclk_cnt[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.050     ; 48.811     ;
; -47.716 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[18] ; virtual_clock:vclock|vclk_cnt[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.050     ; 48.661     ;
; -47.713 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[21] ; virtual_clock:vclock|vclk_cnt[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.050     ; 48.658     ;
; -47.673 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[12] ; virtual_clock:vclock|virt_clk    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.059     ; 48.609     ;
; -47.638 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[14] ; virtual_clock:vclock|vclk_cnt[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.059     ; 48.574     ;
; -47.634 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[20] ; virtual_clock:vclock|vclk_cnt[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.326      ; 48.955     ;
; -47.632 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[15] ; virtual_clock:vclock|vclk_cnt[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.059     ; 48.568     ;
; -47.631 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[20] ; virtual_clock:vclock|vclk_cnt[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.326      ; 48.952     ;
; -47.631 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[20] ; virtual_clock:vclock|vclk_cnt[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.326      ; 48.952     ;
; -47.627 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[19] ; virtual_clock:vclock|vclk_cnt[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.326      ; 48.948     ;
; -47.624 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[19] ; virtual_clock:vclock|vclk_cnt[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.326      ; 48.945     ;
; -47.624 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[19] ; virtual_clock:vclock|vclk_cnt[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.326      ; 48.945     ;
; -47.609 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[10] ; virtual_clock:vclock|virt_clk    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.425     ; 48.179     ;
; -47.566 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[17] ; virtual_clock:vclock|virt_clk    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.059     ; 48.502     ;
; -47.534 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[11] ; virtual_clock:vclock|virt_clk    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.059     ; 48.470     ;
; -47.522 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[20] ; virtual_clock:vclock|vclk_cnt[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.301      ; 48.818     ;
; -47.522 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[20] ; virtual_clock:vclock|vclk_cnt[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.301      ; 48.818     ;
; -47.518 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[16] ; virtual_clock:vclock|vclk_cnt[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.059     ; 48.454     ;
; -47.515 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[19] ; virtual_clock:vclock|vclk_cnt[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.301      ; 48.811     ;
; -47.515 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[19] ; virtual_clock:vclock|vclk_cnt[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.301      ; 48.811     ;
; -47.477 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[18] ; virtual_clock:vclock|vclk_cnt[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.326      ; 48.798     ;
; -47.474 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[21] ; virtual_clock:vclock|vclk_cnt[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.326      ; 48.795     ;
; -47.474 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[18] ; virtual_clock:vclock|vclk_cnt[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.326      ; 48.795     ;
; -47.474 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[18] ; virtual_clock:vclock|vclk_cnt[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.326      ; 48.795     ;
; -47.471 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[21] ; virtual_clock:vclock|vclk_cnt[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.326      ; 48.792     ;
; -47.471 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[21] ; virtual_clock:vclock|vclk_cnt[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.326      ; 48.792     ;
; -47.399 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[14] ; virtual_clock:vclock|vclk_cnt[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.317      ; 48.711     ;
; -47.396 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[14] ; virtual_clock:vclock|vclk_cnt[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.317      ; 48.708     ;
; -47.396 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[14] ; virtual_clock:vclock|vclk_cnt[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.317      ; 48.708     ;
; -47.393 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[15] ; virtual_clock:vclock|vclk_cnt[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.317      ; 48.705     ;
; -47.390 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[15] ; virtual_clock:vclock|vclk_cnt[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.317      ; 48.702     ;
; -47.390 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[15] ; virtual_clock:vclock|vclk_cnt[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.317      ; 48.702     ;
; -47.365 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[18] ; virtual_clock:vclock|vclk_cnt[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.301      ; 48.661     ;
; -47.365 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[18] ; virtual_clock:vclock|vclk_cnt[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.301      ; 48.661     ;
; -47.362 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[21] ; virtual_clock:vclock|vclk_cnt[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.301      ; 48.658     ;
; -47.362 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[21] ; virtual_clock:vclock|vclk_cnt[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.301      ; 48.658     ;
; -47.287 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[14] ; virtual_clock:vclock|vclk_cnt[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.292      ; 48.574     ;
; -47.287 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[14] ; virtual_clock:vclock|vclk_cnt[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.292      ; 48.574     ;
; -47.281 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[15] ; virtual_clock:vclock|vclk_cnt[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.292      ; 48.568     ;
; -47.281 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[15] ; virtual_clock:vclock|vclk_cnt[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.292      ; 48.568     ;
; -47.279 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[16] ; virtual_clock:vclock|vclk_cnt[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.317      ; 48.591     ;
; -47.276 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[16] ; virtual_clock:vclock|vclk_cnt[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.317      ; 48.588     ;
; -47.276 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[16] ; virtual_clock:vclock|vclk_cnt[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.317      ; 48.588     ;
; -47.223 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[13] ; virtual_clock:vclock|vclk_cnt[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.059     ; 48.159     ;
; -47.167 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[16] ; virtual_clock:vclock|vclk_cnt[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.292      ; 48.454     ;
; -47.167 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[16] ; virtual_clock:vclock|vclk_cnt[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.292      ; 48.454     ;
; -47.109 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[9]  ; virtual_clock:vclock|virt_clk    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.059     ; 48.045     ;
; -47.106 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[8]  ; virtual_clock:vclock|virt_clk    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.059     ; 48.042     ;
; -46.984 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[13] ; virtual_clock:vclock|vclk_cnt[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.317      ; 48.296     ;
; -46.981 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[13] ; virtual_clock:vclock|vclk_cnt[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.317      ; 48.293     ;
; -46.981 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[13] ; virtual_clock:vclock|vclk_cnt[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.317      ; 48.293     ;
; -46.956 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[6]  ; virtual_clock:vclock|virt_clk    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.427     ; 47.524     ;
; -46.877 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[12] ; virtual_clock:vclock|vclk_cnt[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.059     ; 47.813     ;
; -46.872 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[13] ; virtual_clock:vclock|vclk_cnt[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.292      ; 48.159     ;
; -46.872 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[13] ; virtual_clock:vclock|vclk_cnt[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.292      ; 48.159     ;
; -46.813 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[10] ; virtual_clock:vclock|vclk_cnt[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.425     ; 47.383     ;
; -46.778 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[7]  ; virtual_clock:vclock|virt_clk    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.059     ; 47.714     ;
; -46.770 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[17] ; virtual_clock:vclock|vclk_cnt[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.059     ; 47.706     ;
; -46.738 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[11] ; virtual_clock:vclock|vclk_cnt[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.059     ; 47.674     ;
; -46.638 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[12] ; virtual_clock:vclock|vclk_cnt[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.317      ; 47.950     ;
; -46.635 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[12] ; virtual_clock:vclock|vclk_cnt[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.317      ; 47.947     ;
; -46.635 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[12] ; virtual_clock:vclock|vclk_cnt[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.317      ; 47.947     ;
; -46.574 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[10] ; virtual_clock:vclock|vclk_cnt[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 47.520     ;
; -46.571 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[10] ; virtual_clock:vclock|vclk_cnt[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 47.517     ;
; -46.571 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[10] ; virtual_clock:vclock|vclk_cnt[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 47.517     ;
; -46.531 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[17] ; virtual_clock:vclock|vclk_cnt[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.317      ; 47.843     ;
; -46.528 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[17] ; virtual_clock:vclock|vclk_cnt[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.317      ; 47.840     ;
; -46.528 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[17] ; virtual_clock:vclock|vclk_cnt[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.317      ; 47.840     ;
; -46.526 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[12] ; virtual_clock:vclock|vclk_cnt[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.292      ; 47.813     ;
; -46.526 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[12] ; virtual_clock:vclock|vclk_cnt[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.292      ; 47.813     ;
; -46.499 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[11] ; virtual_clock:vclock|vclk_cnt[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.317      ; 47.811     ;
; -46.496 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[11] ; virtual_clock:vclock|vclk_cnt[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.317      ; 47.808     ;
; -46.496 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[11] ; virtual_clock:vclock|vclk_cnt[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.317      ; 47.808     ;
; -46.462 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[10] ; virtual_clock:vclock|vclk_cnt[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 47.383     ;
; -46.462 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[10] ; virtual_clock:vclock|vclk_cnt[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 47.383     ;
; -46.419 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[17] ; virtual_clock:vclock|vclk_cnt[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.292      ; 47.706     ;
; -46.419 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[17] ; virtual_clock:vclock|vclk_cnt[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.292      ; 47.706     ;
; -46.387 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[11] ; virtual_clock:vclock|vclk_cnt[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.292      ; 47.674     ;
; -46.387 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[11] ; virtual_clock:vclock|vclk_cnt[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.292      ; 47.674     ;
; -46.313 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[9]  ; virtual_clock:vclock|vclk_cnt[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.059     ; 47.249     ;
; -46.310 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[8]  ; virtual_clock:vclock|vclk_cnt[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.059     ; 47.246     ;
; -46.160 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[6]  ; virtual_clock:vclock|vclk_cnt[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.427     ; 46.728     ;
; -46.074 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[9]  ; virtual_clock:vclock|vclk_cnt[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.317      ; 47.386     ;
; -46.071 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[8]  ; virtual_clock:vclock|vclk_cnt[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.317      ; 47.383     ;
; -46.071 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[9]  ; virtual_clock:vclock|vclk_cnt[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.317      ; 47.383     ;
; -46.071 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[9]  ; virtual_clock:vclock|vclk_cnt[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.317      ; 47.383     ;
; -46.068 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[8]  ; virtual_clock:vclock|vclk_cnt[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.317      ; 47.380     ;
; -46.068 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[8]  ; virtual_clock:vclock|vclk_cnt[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.317      ; 47.380     ;
; -45.982 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[7]  ; virtual_clock:vclock|vclk_cnt[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.059     ; 46.918     ;
; -45.962 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[9]  ; virtual_clock:vclock|vclk_cnt[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.292      ; 47.249     ;
; -45.962 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[9]  ; virtual_clock:vclock|vclk_cnt[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.292      ; 47.249     ;
+---------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'virtual_clock:vclock|virt_clk'                                                                                                                                    ;
+--------+---------------------------------------+---------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -1.835 ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.066     ; 2.764      ;
; -1.834 ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.066     ; 2.763      ;
; -1.792 ; de0nano_adc:adc|spi_comm_delay[5]     ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.066     ; 2.721      ;
; -1.790 ; de0nano_adc:adc|spi_comm_delay[5]     ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.066     ; 2.719      ;
; -1.745 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.066     ; 2.674      ;
; -1.744 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.066     ; 2.673      ;
; -1.702 ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.066     ; 2.631      ;
; -1.695 ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.066     ; 2.624      ;
; -1.692 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.066     ; 2.621      ;
; -1.691 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.066     ; 2.620      ;
; -1.679 ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.066     ; 2.608      ;
; -1.662 ; de0nano_adc:adc|init_delay[1]         ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.065     ; 2.592      ;
; -1.661 ; de0nano_adc:adc|init_delay[1]         ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.065     ; 2.591      ;
; -1.658 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.063     ; 2.590      ;
; -1.651 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.063     ; 2.583      ;
; -1.634 ; de0nano_adc:adc|spi_comm_delay[5]     ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.066     ; 2.563      ;
; -1.589 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.066     ; 2.518      ;
; -1.536 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.066     ; 2.465      ;
; -1.535 ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.066     ; 2.464      ;
; -1.496 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.066     ; 2.425      ;
; -1.490 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.066     ; 2.419      ;
; -1.341 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.063     ; 2.273      ;
; -1.340 ; de0nano_adc:adc|init_delay[1]         ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.065     ; 2.270      ;
; -1.334 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.066     ; 2.263      ;
; -1.333 ; de0nano_adc:adc|init_delay[0]         ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.065     ; 2.263      ;
; -1.332 ; de0nano_adc:adc|init_delay[0]         ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.065     ; 2.262      ;
; -1.179 ; de0nano_adc:adc|init_delay[2]         ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.065     ; 2.109      ;
; -1.178 ; de0nano_adc:adc|init_delay[2]         ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.065     ; 2.108      ;
; -1.106 ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|enable                ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.064     ; 2.037      ;
; -1.079 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|enable                ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.064     ; 2.010      ;
; -1.011 ; de0nano_adc:adc|init_delay[0]         ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.065     ; 1.941      ;
; -1.008 ; de0nano_adc:adc|spi_comm_delay[5]     ; de0nano_adc:adc|enable                ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.064     ; 1.939      ;
; -1.006 ; de0nano_adc:adc|state.initialize~reg0 ; de0nano_adc:adc|reset                 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.061     ; 1.940      ;
; -1.003 ; de0nano_adc:adc|init_delay[1]         ; de0nano_adc:adc|reset                 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.063     ; 1.935      ;
; -0.946 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|enable                ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.064     ; 1.877      ;
; -0.931 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|enable                ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.064     ; 1.862      ;
; -0.918 ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|enable                ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.064     ; 1.849      ;
; -0.869 ; de0nano_adc:adc|enable                ; de0nano_adc:adc|enable                ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.063     ; 1.801      ;
; -0.857 ; de0nano_adc:adc|init_delay[2]         ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.065     ; 1.787      ;
; -0.803 ; de0nano_adc:adc|state.initialize~reg0 ; de0nano_adc:adc|init_delay[1]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.061     ; 1.737      ;
; -0.803 ; de0nano_adc:adc|state.initialize~reg0 ; de0nano_adc:adc|init_delay[0]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.061     ; 1.737      ;
; -0.803 ; de0nano_adc:adc|state.initialize~reg0 ; de0nano_adc:adc|init_delay[2]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.061     ; 1.737      ;
; -0.779 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|enable                ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.061     ; 1.713      ;
; -0.728 ; de0nano_adc:adc|spi_comm_delay[5]     ; de0nano_adc:adc|spi_comm_delay[1]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.063     ; 1.660      ;
; -0.725 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|spi_comm_delay[4]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.063     ; 1.657      ;
; -0.675 ; de0nano_adc:adc|init_delay[0]         ; de0nano_adc:adc|reset                 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.063     ; 1.607      ;
; -0.669 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|spi_comm_delay[4]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.063     ; 1.601      ;
; -0.667 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|spi_comm_delay[5]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.063     ; 1.599      ;
; -0.660 ; de0nano_adc:adc|spi_comm_delay[5]     ; de0nano_adc:adc|spi_comm_delay[0]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.063     ; 1.592      ;
; -0.660 ; de0nano_adc:adc|spi_comm_delay[5]     ; de0nano_adc:adc|spi_comm_delay[2]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.063     ; 1.592      ;
; -0.651 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|spi_comm_delay[1]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.063     ; 1.583      ;
; -0.638 ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|spi_comm_delay[1]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.063     ; 1.570      ;
; -0.633 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|spi_comm_delay[5]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.060     ; 1.568      ;
; -0.633 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|spi_comm_delay[3]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.060     ; 1.568      ;
; -0.633 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|spi_comm_delay[0]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.060     ; 1.568      ;
; -0.633 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|spi_comm_delay[1]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.060     ; 1.568      ;
; -0.633 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|spi_comm_delay[2]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.060     ; 1.568      ;
; -0.633 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|spi_comm_delay[4]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.060     ; 1.568      ;
; -0.611 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|spi_comm_delay[5]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.063     ; 1.543      ;
; -0.610 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|spi_comm_delay[1]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.063     ; 1.542      ;
; -0.583 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|spi_comm_delay[0]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.063     ; 1.515      ;
; -0.583 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|spi_comm_delay[2]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.063     ; 1.515      ;
; -0.570 ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|spi_comm_delay[0]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.063     ; 1.502      ;
; -0.570 ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|spi_comm_delay[2]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.063     ; 1.502      ;
; -0.542 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|spi_comm_delay[0]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.063     ; 1.474      ;
; -0.542 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|spi_comm_delay[2]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.063     ; 1.474      ;
; -0.540 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|spi_comm_delay[4]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.063     ; 1.472      ;
; -0.535 ; de0nano_adc:adc|state.ready~reg0      ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.063     ; 1.467      ;
; -0.528 ; de0nano_adc:adc|state.ready~reg0      ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.063     ; 1.460      ;
; -0.521 ; de0nano_adc:adc|init_delay[2]         ; de0nano_adc:adc|reset                 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.063     ; 1.453      ;
; -0.507 ; adc_run                               ; de0nano_adc:adc|state.execute~reg0    ; CLOCK_50                      ; virtual_clock:vclock|virt_clk ; 1.000        ; 0.579      ; 2.071      ;
; -0.487 ; adc_run                               ; de0nano_adc:adc|state.ready~reg0      ; CLOCK_50                      ; virtual_clock:vclock|virt_clk ; 1.000        ; 0.579      ; 2.051      ;
; -0.482 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|spi_comm_delay[5]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.063     ; 1.414      ;
; -0.435 ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|spi_comm_delay[4]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.063     ; 1.367      ;
; -0.432 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|spi_comm_delay[1]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.063     ; 1.364      ;
; -0.381 ; adc_run                               ; de0nano_adc:adc|state.initialize~reg0 ; CLOCK_50                      ; virtual_clock:vclock|virt_clk ; 1.000        ; 0.579      ; 1.945      ;
; -0.377 ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|spi_comm_delay[5]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.063     ; 1.309      ;
; -0.364 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|spi_comm_delay[0]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.063     ; 1.296      ;
; -0.364 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|spi_comm_delay[2]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.063     ; 1.296      ;
; -0.346 ; de0nano_adc:adc|init_delay[1]         ; de0nano_adc:adc|init_delay[2]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.063     ; 1.278      ;
; -0.245 ; de0nano_adc:adc|reset                 ; de0nano_adc:adc|reset                 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.063     ; 1.177      ;
; -0.107 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|spi_comm_delay[3]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.063     ; 1.039      ;
; -0.063 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|spi_comm_delay[3]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.063     ; 0.995      ;
; -0.055 ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|spi_comm_delay[0]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.063     ; 0.987      ;
; 0.186  ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|spi_comm_delay[3]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.063     ; 0.746      ;
; 0.194  ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|spi_comm_delay[1]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.063     ; 0.738      ;
; 0.212  ; de0nano_adc:adc|init_delay[0]         ; de0nano_adc:adc|init_delay[2]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.063     ; 0.720      ;
; 0.213  ; de0nano_adc:adc|init_delay[0]         ; de0nano_adc:adc|init_delay[1]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.063     ; 0.719      ;
; 0.224  ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|spi_comm_delay[5]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.063     ; 0.708      ;
; 0.273  ; de0nano_adc:adc|init_delay[0]         ; de0nano_adc:adc|init_delay[0]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.063     ; 0.659      ;
; 0.273  ; de0nano_adc:adc|state.ready~reg0      ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.063     ; 0.659      ;
; 0.273  ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|spi_comm_delay[4]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.063     ; 0.659      ;
; 0.273  ; de0nano_adc:adc|spi_comm_delay[5]     ; de0nano_adc:adc|spi_comm_delay[5]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.063     ; 0.659      ;
; 0.273  ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|spi_comm_delay[2]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.063     ; 0.659      ;
; 0.273  ; de0nano_adc:adc|init_delay[2]         ; de0nano_adc:adc|init_delay[2]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.063     ; 0.659      ;
; 0.273  ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|spi_comm_delay[3]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.063     ; 0.659      ;
; 0.273  ; de0nano_adc:adc|init_delay[1]         ; de0nano_adc:adc|init_delay[1]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.063     ; 0.659      ;
; 0.295  ; de0nano_adc:adc|state.initialize~reg0 ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.063     ; 0.637      ;
+--------+---------------------------------------+---------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                                                                                               ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                 ; To Node                                                   ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; 0.342 ; de0nano_adc:adc|spi_master:spi_driver|sclk                ; de0nano_adc:adc|spi_master:spi_driver|sclk                ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.078      ; 0.577      ;
; 0.342 ; de0nano_adc:adc|spi_master:spi_driver|clk_ratio[0]        ; de0nano_adc:adc|spi_master:spi_driver|clk_ratio[0]        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.078      ; 0.577      ;
; 0.342 ; virtual_clock:vclock|vclk_cnt[1]                          ; virtual_clock:vclock|vclk_cnt[1]                          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.078      ; 0.577      ;
; 0.342 ; virtual_clock:vclock|vclk_cnt[2]                          ; virtual_clock:vclock|vclk_cnt[2]                          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.078      ; 0.577      ;
; 0.342 ; virtual_clock:vclock|vclk_cnt[4]                          ; virtual_clock:vclock|vclk_cnt[4]                          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.078      ; 0.577      ;
; 0.345 ; virtual_clock:vclock|vclk_cnt[0]                          ; virtual_clock:vclock|vclk_cnt[0]                          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.078      ; 0.580      ;
; 0.357 ; de0nano_adc:adc|spi_master:spi_driver|assert_data         ; de0nano_adc:adc|spi_master:spi_driver|assert_data         ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.wr       ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.wr       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.command  ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.command  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.ready    ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.ready    ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.rd       ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.rd       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; virtual_clock:vclock|vclk_cnt[5]                          ; virtual_clock:vclock|vclk_cnt[5]                          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.063      ; 0.577      ;
; 0.358 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|sda_int        ; mcp4725_dac:dac|i2c_master:i2c_master_inst|sda_int        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; mcp4725_dac:dac|data_wr[7]                                ; mcp4725_dac:dac|data_wr[7]                                ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; mcp4725_dac:dac|data_wr[4]                                ; mcp4725_dac:dac|data_wr[4]                                ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; mcp4725_dac:dac|data_wr[5]                                ; mcp4725_dac:dac|data_wr[5]                                ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; mcp4725_dac:dac|data_wr[6]                                ; mcp4725_dac:dac|data_wr[6]                                ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|ack_error      ; mcp4725_dac:dac|i2c_master:i2c_master_inst|ack_error      ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|scl_ena        ; mcp4725_dac:dac|i2c_master:i2c_master_inst|scl_ena        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[2]     ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[2]     ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; adc_run                                                   ; adc_run                                                   ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.361 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[0]     ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[0]     ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.062      ; 0.580      ;
; 0.373 ; mcp4725_dac:dac|data_buffer[9]                            ; mcp4725_dac:dac|data_wr[1]                                ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.063      ; 0.593      ;
; 0.373 ; mcp4725_dac:dac|data_buffer[8]                            ; mcp4725_dac:dac|data_wr[0]                                ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.063      ; 0.593      ;
; 0.374 ; mcp4725_dac:dac|data_buffer[2]                            ; mcp4725_dac:dac|data_wr[2]                                ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.063      ; 0.594      ;
; 0.393 ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[3]        ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[4]        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.062      ; 0.612      ;
; 0.394 ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[2]        ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[3]        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.062      ; 0.613      ;
; 0.395 ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[10]       ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[11]       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.062      ; 0.614      ;
; 0.395 ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[6]        ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[7]        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.062      ; 0.614      ;
; 0.396 ; de0nano_adc:adc|spi_master:spi_driver|clk_toggles[5]      ; de0nano_adc:adc|spi_master:spi_driver|clk_toggles[5]      ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.063      ; 0.616      ;
; 0.399 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.start    ; mcp4725_dac:dac|i2c_master:i2c_master_inst|busy           ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.063      ; 0.619      ;
; 0.407 ; de0nano_adc:adc|spi_master:spi_driver|rx_data[11]         ; DAC_DATA[11]                                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.424      ; 0.988      ;
; 0.412 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[0]     ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[2]     ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.062      ; 0.631      ;
; 0.425 ; de0nano_adc:adc|spi_master:spi_driver|rx_data[10]         ; DAC_DATA[10]                                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.424      ; 1.006      ;
; 0.430 ; de0nano_adc:adc|spi_master:spi_driver|rx_data[7]          ; DAC_DATA[7]                                               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.424      ; 1.011      ;
; 0.433 ; de0nano_adc:adc|spi_master:spi_driver|rx_data[6]          ; DAC_DATA[6]                                               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.424      ; 1.014      ;
; 0.435 ; de0nano_adc:adc|spi_master:spi_driver|rx_data[2]          ; DAC_DATA[2]                                               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.424      ; 1.016      ;
; 0.437 ; virtual_clock:vclock|virt_clk                             ; virtual_clock:vclock|virt_clk                             ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; 2.168      ; 2.991      ;
; 0.488 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.ready    ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.start    ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.063      ; 0.708      ;
; 0.489 ; mcp4725_dac:dac|busy_prev[0]                              ; mcp4725_dac:dac|busy_prev[1]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.446      ; 1.092      ;
; 0.493 ; mcp4725_dac:dac|state.ST_IDLE                             ; mcp4725_dac:dac|state.ST_START                            ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.446      ; 1.096      ;
; 0.521 ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[0]        ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[1]        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.077      ; 0.755      ;
; 0.537 ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[7]        ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[8]        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.062      ; 0.756      ;
; 0.537 ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[5]        ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[6]        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.062      ; 0.756      ;
; 0.537 ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[4]        ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[5]        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.062      ; 0.756      ;
; 0.537 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.wr       ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.slv_ack2 ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.062      ; 0.756      ;
; 0.549 ; de0nano_adc:adc|spi_master:spi_driver|rx_data[0]          ; DAC_DATA[0]                                               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.424      ; 1.130      ;
; 0.552 ; mcp4725_dac:dac|data_buffer[11]                           ; mcp4725_dac:dac|data_wr[3]                                ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.063      ; 0.772      ;
; 0.552 ; mcp4725_dac:dac|data_buffer[1]                            ; mcp4725_dac:dac|data_wr[1]                                ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.063      ; 0.772      ;
; 0.552 ; mcp4725_dac:dac|data_buffer[0]                            ; mcp4725_dac:dac|data_wr[0]                                ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.063      ; 0.772      ;
; 0.552 ; mcp4725_dac:dac|data_buffer[10]                           ; mcp4725_dac:dac|data_wr[2]                                ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.063      ; 0.772      ;
; 0.555 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.slv_ack2 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.stop     ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.063      ; 0.775      ;
; 0.556 ; mcp4725_dac:dac|data_buffer[3]                            ; mcp4725_dac:dac|data_wr[3]                                ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.063      ; 0.776      ;
; 0.560 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[29]                          ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[29]                          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.063      ; 0.780      ;
; 0.562 ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[8]        ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[9]        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.429      ; 1.148      ;
; 0.564 ; de0nano_adc:adc|spi_master:spi_driver|clk_toggles[1]      ; de0nano_adc:adc|spi_master:spi_driver|clk_toggles[1]      ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.063      ; 0.784      ;
; 0.565 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.mstr_ack ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.rd       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.063      ; 0.785      ;
; 0.566 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.command  ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.slv_ack1 ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.062      ; 0.785      ;
; 0.566 ; de0nano_adc:adc|spi_master:spi_driver|clk_toggles[2]      ; de0nano_adc:adc|spi_master:spi_driver|clk_toggles[2]      ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.063      ; 0.786      ;
; 0.568 ; de0nano_adc:adc|spi_master:spi_driver|clk_toggles[3]      ; de0nano_adc:adc|spi_master:spi_driver|clk_toggles[3]      ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.063      ; 0.788      ;
; 0.571 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[23]                          ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[23]                          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.063      ; 0.791      ;
; 0.572 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[31]                          ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[31]                          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.063      ; 0.792      ;
; 0.572 ; mcp4725_dac:dac|ena                                       ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.rd       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.063      ; 0.792      ;
; 0.574 ; mcp4725_dac:dac|ena                                       ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.start    ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.063      ; 0.794      ;
; 0.575 ; mcp4725_dac:dac|ena                                       ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.ready    ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.063      ; 0.795      ;
; 0.580 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.start    ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.command  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.063      ; 0.800      ;
; 0.582 ; de0nano_adc:adc|spi_master:spi_driver|clk_toggles[4]      ; de0nano_adc:adc|spi_master:spi_driver|clk_toggles[4]      ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.063      ; 0.802      ;
; 0.583 ; de0nano_adc:adc|spi_master:spi_driver|rx_data[4]          ; DAC_DATA[4]                                               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.424      ; 1.164      ;
; 0.587 ; de0nano_adc:adc|spi_master:spi_driver|rx_data[8]          ; DAC_DATA[8]                                               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.424      ; 1.168      ;
; 0.587 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[16]                          ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[16]                          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.062      ; 0.806      ;
; 0.597 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[0]     ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.mstr_ack ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.062      ; 0.816      ;
; 0.598 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[0]     ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.slv_ack1 ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.062      ; 0.817      ;
; 0.600 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[0]     ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.slv_ack2 ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.062      ; 0.819      ;
; 0.612 ; de0nano_adc:adc|spi_master:spi_driver|rx_data[9]          ; DAC_DATA[9]                                               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.424      ; 1.193      ;
; 0.612 ; de0nano_adc:adc|spi_master:spi_driver|clk_toggles[0]      ; de0nano_adc:adc|spi_master:spi_driver|clk_toggles[0]      ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.063      ; 0.832      ;
; 0.616 ; mcp4725_dac:dac|state.ST_WR_2                             ; mcp4725_dac:dac|state.ST_STOP                             ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.444      ; 1.217      ;
; 0.621 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|busy           ; mcp4725_dac:dac|busy_prev[0]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.063      ; 0.841      ;
; 0.643 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|ack_error      ; mcp4725_dac:dac|state.ST_STOP                             ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.449      ; 1.249      ;
; 0.654 ; de0nano_adc:adc|spi_master:spi_driver|rx_data[3]          ; DAC_DATA[3]                                               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.424      ; 1.235      ;
; 0.659 ; mcp4725_dac:dac|busy_prev[0]                              ; mcp4725_dac:dac|state.ST_STOP                             ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.446      ; 1.262      ;
; 0.659 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[1]     ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.slv_ack1 ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.062      ; 0.878      ;
; 0.660 ; de0nano_adc:adc|spi_master:spi_driver|rx_data[1]          ; DAC_DATA[1]                                               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.424      ; 1.241      ;
; 0.664 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[2]     ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.mstr_ack ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.062      ; 0.883      ;
; 0.669 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[2]     ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.slv_ack2 ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.062      ; 0.888      ;
; 0.680 ; mcp4725_dac:dac|data_wr[7]                                ; mcp4725_dac:dac|i2c_master:i2c_master_inst|data_tx[7]     ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.061      ; 0.898      ;
; 0.688 ; de0nano_adc:adc|spi_master:spi_driver|state               ; de0nano_adc:adc|spi_master:spi_driver|busy                ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.077      ; 0.922      ;
; 0.691 ; de0nano_adc:adc|spi_master:spi_driver|state               ; de0nano_adc:adc|spi_master:spi_driver|state               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.077      ; 0.925      ;
; 0.693 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[28]                          ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[28]                          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.063      ; 0.913      ;
; 0.705 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[27]                          ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[27]                          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.063      ; 0.925      ;
; 0.706 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[30]                          ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[30]                          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.063      ; 0.926      ;
; 0.707 ; mcp4725_dac:dac|data_wr[6]                                ; mcp4725_dac:dac|i2c_master:i2c_master_inst|data_tx[6]     ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.061      ; 0.925      ;
; 0.708 ; mcp4725_dac:dac|data_wr[5]                                ; mcp4725_dac:dac|i2c_master:i2c_master_inst|data_tx[5]     ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.061      ; 0.926      ;
; 0.710 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[26]                          ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[26]                          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.063      ; 0.930      ;
; 0.717 ; mcp4725_dac:dac|state.ST_WR_1                             ; mcp4725_dac:dac|state.ST_STOP                             ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.444      ; 1.318      ;
; 0.719 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.stop     ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.ready    ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.063      ; 0.939      ;
; 0.722 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[15]                          ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[15]                          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.062      ; 0.941      ;
; 0.728 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[1]     ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[2]     ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.062      ; 0.947      ;
; 0.729 ; mcp4725_dac:dac|data_buffer[6]                            ; mcp4725_dac:dac|data_wr[6]                                ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.060      ; 0.946      ;
; 0.730 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[1]     ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.mstr_ack ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.062      ; 0.949      ;
; 0.734 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[1]     ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.slv_ack2 ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.062      ; 0.953      ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+-------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'virtual_clock:vclock|virt_clk'                                                                                                                                    ;
+-------+---------------------------------------+---------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.357 ; de0nano_adc:adc|state.initialize~reg0 ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; de0nano_adc:adc|init_delay[1]         ; de0nano_adc:adc|init_delay[1]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; de0nano_adc:adc|init_delay[2]         ; de0nano_adc:adc|init_delay[2]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; de0nano_adc:adc|state.ready~reg0      ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; de0nano_adc:adc|spi_comm_delay[5]     ; de0nano_adc:adc|spi_comm_delay[5]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|spi_comm_delay[3]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|spi_comm_delay[1]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|spi_comm_delay[2]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|spi_comm_delay[4]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.063      ; 0.577      ;
; 0.360 ; de0nano_adc:adc|init_delay[0]         ; de0nano_adc:adc|init_delay[0]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.063      ; 0.580      ;
; 0.360 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|spi_comm_delay[0]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.063      ; 0.580      ;
; 0.383 ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|spi_comm_delay[5]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.063      ; 0.603      ;
; 0.390 ; de0nano_adc:adc|init_delay[0]         ; de0nano_adc:adc|init_delay[1]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.063      ; 0.610      ;
; 0.391 ; de0nano_adc:adc|init_delay[0]         ; de0nano_adc:adc|init_delay[2]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.063      ; 0.611      ;
; 0.403 ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|spi_comm_delay[1]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.063      ; 0.623      ;
; 0.410 ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|spi_comm_delay[3]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.063      ; 0.630      ;
; 0.594 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|spi_comm_delay[2]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.063      ; 0.814      ;
; 0.597 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|spi_comm_delay[3]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.063      ; 0.817      ;
; 0.612 ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|spi_comm_delay[0]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.063      ; 0.832      ;
; 0.614 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|spi_comm_delay[2]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.063      ; 0.834      ;
; 0.619 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|spi_comm_delay[1]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.063      ; 0.839      ;
; 0.626 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|spi_comm_delay[3]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.063      ; 0.846      ;
; 0.747 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|enable                ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.062      ; 0.966      ;
; 0.771 ; adc_run                               ; de0nano_adc:adc|state.initialize~reg0 ; CLOCK_50                      ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.795      ; 1.753      ;
; 0.788 ; de0nano_adc:adc|state.ready~reg0      ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.063      ; 1.008      ;
; 0.804 ; adc_run                               ; de0nano_adc:adc|state.execute~reg0    ; CLOCK_50                      ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.795      ; 1.786      ;
; 0.812 ; de0nano_adc:adc|reset                 ; de0nano_adc:adc|reset                 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.063      ; 1.032      ;
; 0.828 ; adc_run                               ; de0nano_adc:adc|state.ready~reg0      ; CLOCK_50                      ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.795      ; 1.810      ;
; 0.889 ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|spi_comm_delay[4]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.063      ; 1.109      ;
; 0.890 ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|spi_comm_delay[5]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.063      ; 1.110      ;
; 0.903 ; de0nano_adc:adc|state.ready~reg0      ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.063      ; 1.123      ;
; 0.904 ; de0nano_adc:adc|init_delay[1]         ; de0nano_adc:adc|init_delay[2]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.063      ; 1.124      ;
; 0.960 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|spi_comm_delay[0]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.063      ; 1.180      ;
; 0.961 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|spi_comm_delay[2]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.063      ; 1.181      ;
; 0.967 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|spi_comm_delay[4]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.063      ; 1.187      ;
; 0.968 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|spi_comm_delay[5]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.063      ; 1.188      ;
; 1.031 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|spi_comm_delay[1]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.063      ; 1.251      ;
; 1.057 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|spi_comm_delay[0]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.063      ; 1.277      ;
; 1.070 ; de0nano_adc:adc|init_delay[2]         ; de0nano_adc:adc|reset                 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.063      ; 1.290      ;
; 1.071 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|spi_comm_delay[4]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.063      ; 1.291      ;
; 1.072 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|spi_comm_delay[5]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.063      ; 1.292      ;
; 1.104 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|spi_comm_delay[4]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.063      ; 1.324      ;
; 1.105 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|spi_comm_delay[5]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.063      ; 1.325      ;
; 1.151 ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|spi_comm_delay[0]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.063      ; 1.371      ;
; 1.152 ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|spi_comm_delay[2]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.063      ; 1.372      ;
; 1.175 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|enable                ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.062      ; 1.394      ;
; 1.196 ; de0nano_adc:adc|init_delay[0]         ; de0nano_adc:adc|reset                 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.063      ; 1.416      ;
; 1.222 ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|spi_comm_delay[1]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.063      ; 1.442      ;
; 1.233 ; de0nano_adc:adc|spi_comm_delay[5]     ; de0nano_adc:adc|enable                ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.062      ; 1.452      ;
; 1.240 ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|enable                ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.062      ; 1.459      ;
; 1.247 ; de0nano_adc:adc|spi_comm_delay[5]     ; de0nano_adc:adc|spi_comm_delay[0]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.063      ; 1.467      ;
; 1.248 ; de0nano_adc:adc|spi_comm_delay[5]     ; de0nano_adc:adc|spi_comm_delay[2]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.063      ; 1.468      ;
; 1.269 ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|enable                ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.062      ; 1.488      ;
; 1.279 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|enable                ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.062      ; 1.498      ;
; 1.318 ; de0nano_adc:adc|spi_comm_delay[5]     ; de0nano_adc:adc|spi_comm_delay[1]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.063      ; 1.538      ;
; 1.320 ; de0nano_adc:adc|enable                ; de0nano_adc:adc|enable                ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.063      ; 1.540      ;
; 1.359 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|spi_comm_delay[5]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.066      ; 1.582      ;
; 1.359 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|spi_comm_delay[3]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.066      ; 1.582      ;
; 1.359 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|spi_comm_delay[0]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.066      ; 1.582      ;
; 1.359 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|spi_comm_delay[1]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.066      ; 1.582      ;
; 1.359 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|spi_comm_delay[2]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.066      ; 1.582      ;
; 1.359 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|spi_comm_delay[4]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.066      ; 1.582      ;
; 1.359 ; de0nano_adc:adc|init_delay[2]         ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.061      ; 1.577      ;
; 1.464 ; de0nano_adc:adc|state.initialize~reg0 ; de0nano_adc:adc|init_delay[1]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.065      ; 1.686      ;
; 1.464 ; de0nano_adc:adc|state.initialize~reg0 ; de0nano_adc:adc|init_delay[0]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.065      ; 1.686      ;
; 1.464 ; de0nano_adc:adc|state.initialize~reg0 ; de0nano_adc:adc|init_delay[2]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.065      ; 1.686      ;
; 1.485 ; de0nano_adc:adc|init_delay[0]         ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.061      ; 1.703      ;
; 1.516 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|enable                ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.065      ; 1.738      ;
; 1.526 ; de0nano_adc:adc|init_delay[1]         ; de0nano_adc:adc|reset                 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.063      ; 1.746      ;
; 1.540 ; de0nano_adc:adc|state.initialize~reg0 ; de0nano_adc:adc|reset                 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.065      ; 1.762      ;
; 1.641 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.060      ; 1.858      ;
; 1.653 ; de0nano_adc:adc|init_delay[2]         ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.061      ; 1.871      ;
; 1.657 ; de0nano_adc:adc|init_delay[2]         ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.061      ; 1.875      ;
; 1.752 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.063      ; 1.972      ;
; 1.779 ; de0nano_adc:adc|init_delay[0]         ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.061      ; 1.997      ;
; 1.783 ; de0nano_adc:adc|init_delay[0]         ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.061      ; 2.001      ;
; 1.807 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.060      ; 2.024      ;
; 1.815 ; de0nano_adc:adc|init_delay[1]         ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.061      ; 2.033      ;
; 1.817 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.060      ; 2.034      ;
; 1.923 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.060      ; 2.140      ;
; 1.928 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.063      ; 2.148      ;
; 1.964 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.060      ; 2.181      ;
; 2.041 ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.060      ; 2.258      ;
; 2.090 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.060      ; 2.307      ;
; 2.095 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.060      ; 2.312      ;
; 2.109 ; de0nano_adc:adc|init_delay[1]         ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.061      ; 2.327      ;
; 2.113 ; de0nano_adc:adc|init_delay[1]         ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.061      ; 2.331      ;
; 2.115 ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.060      ; 2.332      ;
; 2.136 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.060      ; 2.353      ;
; 2.140 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.060      ; 2.357      ;
; 2.208 ; de0nano_adc:adc|spi_comm_delay[5]     ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.060      ; 2.425      ;
; 2.213 ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.060      ; 2.430      ;
; 2.217 ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.060      ; 2.434      ;
; 2.281 ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.060      ; 2.498      ;
; 2.291 ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.060      ; 2.508      ;
; 2.377 ; de0nano_adc:adc|spi_comm_delay[5]     ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.060      ; 2.594      ;
; 2.380 ; de0nano_adc:adc|spi_comm_delay[5]     ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.060      ; 2.597      ;
+-------+---------------------------------------+---------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'CLOCK_50'                                                                                                                                        ;
+--------+-----------------------+-----------------------------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                                                   ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; -1.791 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|ss_n[0]             ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 1.000        ; -0.783     ; 1.993      ;
; -1.473 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[1]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 1.000        ; -0.792     ; 1.666      ;
; -1.473 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[9]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 1.000        ; -0.792     ; 1.666      ;
; -1.473 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[0]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 1.000        ; -0.792     ; 1.666      ;
; -1.473 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[8]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 1.000        ; -0.792     ; 1.666      ;
; -1.473 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[11]         ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 1.000        ; -0.792     ; 1.666      ;
; -1.473 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[3]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 1.000        ; -0.792     ; 1.666      ;
; -1.473 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[10]         ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 1.000        ; -0.792     ; 1.666      ;
; -1.473 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[2]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 1.000        ; -0.792     ; 1.666      ;
; -1.473 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|mosi~en             ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 1.000        ; -0.792     ; 1.666      ;
; -1.473 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[7]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 1.000        ; -0.792     ; 1.666      ;
; -1.473 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[4]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 1.000        ; -0.792     ; 1.666      ;
; -1.473 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[5]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 1.000        ; -0.792     ; 1.666      ;
; -1.473 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[6]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 1.000        ; -0.792     ; 1.666      ;
; -1.173 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|state               ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 1.000        ; -0.435     ; 1.723      ;
; -1.173 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|busy                ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 1.000        ; -0.435     ; 1.723      ;
; -0.817 ; RST                   ; mcp4725_dac:dac|wait_cnt[6]                               ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.070     ; 1.742      ;
; -0.722 ; RST                   ; mcp4725_dac:dac|wait_cnt[31]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.061     ; 1.656      ;
; -0.722 ; RST                   ; mcp4725_dac:dac|wait_cnt[17]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.061     ; 1.656      ;
; -0.722 ; RST                   ; mcp4725_dac:dac|wait_cnt[7]                               ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.061     ; 1.656      ;
; -0.722 ; RST                   ; mcp4725_dac:dac|wait_cnt[14]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.061     ; 1.656      ;
; -0.722 ; RST                   ; mcp4725_dac:dac|wait_cnt[16]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.061     ; 1.656      ;
; -0.722 ; RST                   ; mcp4725_dac:dac|wait_cnt[18]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.061     ; 1.656      ;
; -0.722 ; RST                   ; mcp4725_dac:dac|wait_cnt[20]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.061     ; 1.656      ;
; -0.722 ; RST                   ; mcp4725_dac:dac|wait_cnt[21]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.061     ; 1.656      ;
; -0.722 ; RST                   ; mcp4725_dac:dac|wait_cnt[22]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.061     ; 1.656      ;
; -0.722 ; RST                   ; mcp4725_dac:dac|wait_cnt[26]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.061     ; 1.656      ;
; -0.722 ; RST                   ; mcp4725_dac:dac|wait_cnt[27]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.061     ; 1.656      ;
; -0.722 ; RST                   ; mcp4725_dac:dac|wait_cnt[28]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.061     ; 1.656      ;
; -0.722 ; RST                   ; mcp4725_dac:dac|wait_cnt[30]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.061     ; 1.656      ;
; -0.722 ; RST                   ; mcp4725_dac:dac|wait_cnt[13]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.061     ; 1.656      ;
; -0.722 ; RST                   ; mcp4725_dac:dac|wait_cnt[4]                               ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.061     ; 1.656      ;
; -0.714 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|sda_int        ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.064     ; 1.645      ;
; -0.714 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[2]     ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.064     ; 1.645      ;
; -0.714 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[0]     ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.064     ; 1.645      ;
; -0.714 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[1]     ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.064     ; 1.645      ;
; -0.714 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.slv_ack1 ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.064     ; 1.645      ;
; -0.714 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.slv_ack2 ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.064     ; 1.645      ;
; -0.714 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.mstr_ack ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.064     ; 1.645      ;
; -0.694 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|ack_error      ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.067     ; 1.622      ;
; -0.694 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|scl_ena        ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.067     ; 1.622      ;
; -0.677 ; RST                   ; CLK_ADJUST:CLOCK_ADJ|prev_decr                            ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.288      ; 1.960      ;
; -0.677 ; RST                   ; CLK_ADJUST:CLOCK_ADJ|prev_incr                            ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.288      ; 1.960      ;
; -0.515 ; RST                   ; mcp4725_dac:dac|ena                                       ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.064     ; 1.446      ;
; -0.515 ; RST                   ; mcp4725_dac:dac|state.ST_IDLE                             ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.064     ; 1.446      ;
; -0.515 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|busy           ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.064     ; 1.446      ;
; -0.515 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.wr       ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.064     ; 1.446      ;
; -0.515 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.command  ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.064     ; 1.446      ;
; -0.515 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.ready    ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.064     ; 1.446      ;
; -0.515 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.start    ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.064     ; 1.446      ;
; -0.515 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.stop     ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.064     ; 1.446      ;
; -0.515 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.rd       ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.064     ; 1.446      ;
; -0.515 ; RST                   ; mcp4725_dac:dac|busy_prev[0]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.064     ; 1.446      ;
; -0.515 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|stretch        ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.064     ; 1.446      ;
; -0.515 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[3]       ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.064     ; 1.446      ;
; -0.418 ; RST                   ; mcp4725_dac:dac|state.ST_STOP                             ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.305      ; 1.718      ;
; -0.418 ; RST                   ; mcp4725_dac:dac|state.ST_START                            ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.305      ; 1.718      ;
; -0.418 ; RST                   ; mcp4725_dac:dac|busy_prev[1]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.305      ; 1.718      ;
; -0.411 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[0]       ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.276      ; 1.682      ;
; -0.411 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[2]       ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.276      ; 1.682      ;
; -0.411 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[6]       ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.276      ; 1.682      ;
; -0.411 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[4]       ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.276      ; 1.682      ;
; -0.411 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[5]       ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.276      ; 1.682      ;
; -0.411 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[1]       ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.276      ; 1.682      ;
; -0.326 ; RST                   ; mcp4725_dac:dac|wait_cnt[1]                               ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.283      ; 1.604      ;
; -0.326 ; RST                   ; mcp4725_dac:dac|wait_cnt[2]                               ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.283      ; 1.604      ;
; -0.326 ; RST                   ; mcp4725_dac:dac|wait_cnt[3]                               ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.283      ; 1.604      ;
; -0.255 ; RST                   ; mcp4725_dac:dac|state.ST_WR_1                             ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.062     ; 1.188      ;
; -0.255 ; RST                   ; mcp4725_dac:dac|state.ST_WR_2                             ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.062     ; 1.188      ;
; 0.093  ; RST                   ; mcp4725_dac:dac|wait_cnt[0]                               ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.286      ; 1.188      ;
; 0.093  ; RST                   ; mcp4725_dac:dac|wait_cnt[5]                               ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.286      ; 1.188      ;
; 0.093  ; RST                   ; mcp4725_dac:dac|wait_cnt[11]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.286      ; 1.188      ;
; 0.093  ; RST                   ; mcp4725_dac:dac|wait_cnt[12]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.286      ; 1.188      ;
; 0.093  ; RST                   ; mcp4725_dac:dac|wait_cnt[15]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.286      ; 1.188      ;
; 0.093  ; RST                   ; mcp4725_dac:dac|wait_cnt[19]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.286      ; 1.188      ;
; 0.093  ; RST                   ; mcp4725_dac:dac|wait_cnt[23]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.286      ; 1.188      ;
; 0.093  ; RST                   ; mcp4725_dac:dac|wait_cnt[24]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.286      ; 1.188      ;
; 0.093  ; RST                   ; mcp4725_dac:dac|wait_cnt[25]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.286      ; 1.188      ;
; 0.093  ; RST                   ; mcp4725_dac:dac|wait_cnt[29]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.286      ; 1.188      ;
; 0.093  ; RST                   ; mcp4725_dac:dac|wait_cnt[10]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.286      ; 1.188      ;
; 0.093  ; RST                   ; mcp4725_dac:dac|wait_cnt[9]                               ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.286      ; 1.188      ;
; 0.093  ; RST                   ; mcp4725_dac:dac|wait_cnt[8]                               ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.286      ; 1.188      ;
+--------+-----------------------+-----------------------------------------------------------+-------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'CLOCK_50'                                                                                                                                        ;
+-------+-----------------------+-----------------------------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                                                   ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; 0.492 ; RST                   ; mcp4725_dac:dac|wait_cnt[0]                               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.425      ; 1.074      ;
; 0.492 ; RST                   ; mcp4725_dac:dac|wait_cnt[5]                               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.425      ; 1.074      ;
; 0.492 ; RST                   ; mcp4725_dac:dac|wait_cnt[11]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.425      ; 1.074      ;
; 0.492 ; RST                   ; mcp4725_dac:dac|wait_cnt[12]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.425      ; 1.074      ;
; 0.492 ; RST                   ; mcp4725_dac:dac|wait_cnt[15]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.425      ; 1.074      ;
; 0.492 ; RST                   ; mcp4725_dac:dac|wait_cnt[19]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.425      ; 1.074      ;
; 0.492 ; RST                   ; mcp4725_dac:dac|wait_cnt[23]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.425      ; 1.074      ;
; 0.492 ; RST                   ; mcp4725_dac:dac|wait_cnt[24]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.425      ; 1.074      ;
; 0.492 ; RST                   ; mcp4725_dac:dac|wait_cnt[25]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.425      ; 1.074      ;
; 0.492 ; RST                   ; mcp4725_dac:dac|wait_cnt[29]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.425      ; 1.074      ;
; 0.492 ; RST                   ; mcp4725_dac:dac|wait_cnt[10]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.425      ; 1.074      ;
; 0.492 ; RST                   ; mcp4725_dac:dac|wait_cnt[9]                               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.425      ; 1.074      ;
; 0.492 ; RST                   ; mcp4725_dac:dac|wait_cnt[8]                               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.425      ; 1.074      ;
; 0.855 ; RST                   ; mcp4725_dac:dac|state.ST_WR_1                             ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.062      ; 1.074      ;
; 0.855 ; RST                   ; mcp4725_dac:dac|state.ST_WR_2                             ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.062      ; 1.074      ;
; 0.895 ; RST                   ; mcp4725_dac:dac|wait_cnt[1]                               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.422      ; 1.474      ;
; 0.895 ; RST                   ; mcp4725_dac:dac|wait_cnt[2]                               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.422      ; 1.474      ;
; 0.895 ; RST                   ; mcp4725_dac:dac|wait_cnt[3]                               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.422      ; 1.474      ;
; 0.954 ; RST                   ; mcp4725_dac:dac|state.ST_STOP                             ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.444      ; 1.555      ;
; 0.954 ; RST                   ; mcp4725_dac:dac|state.ST_START                            ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.444      ; 1.555      ;
; 0.954 ; RST                   ; mcp4725_dac:dac|busy_prev[1]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.444      ; 1.555      ;
; 0.967 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[0]       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.414      ; 1.538      ;
; 0.967 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[2]       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.414      ; 1.538      ;
; 0.967 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[6]       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.414      ; 1.538      ;
; 0.967 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[4]       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.414      ; 1.538      ;
; 0.967 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[5]       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.414      ; 1.538      ;
; 0.967 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[1]       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.414      ; 1.538      ;
; 1.080 ; RST                   ; mcp4725_dac:dac|ena                                       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.061      ; 1.298      ;
; 1.080 ; RST                   ; mcp4725_dac:dac|state.ST_IDLE                             ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.061      ; 1.298      ;
; 1.080 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|busy           ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.061      ; 1.298      ;
; 1.080 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.wr       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.061      ; 1.298      ;
; 1.080 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.command  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.061      ; 1.298      ;
; 1.080 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.ready    ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.061      ; 1.298      ;
; 1.080 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.start    ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.061      ; 1.298      ;
; 1.080 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.stop     ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.061      ; 1.298      ;
; 1.080 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.rd       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.061      ; 1.298      ;
; 1.080 ; RST                   ; mcp4725_dac:dac|busy_prev[0]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.061      ; 1.298      ;
; 1.080 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|stretch        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.061      ; 1.298      ;
; 1.080 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[3]       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.061      ; 1.298      ;
; 1.216 ; RST                   ; CLK_ADJUST:CLOCK_ADJ|prev_decr                            ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.427      ; 1.800      ;
; 1.216 ; RST                   ; CLK_ADJUST:CLOCK_ADJ|prev_incr                            ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.427      ; 1.800      ;
; 1.280 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|sda_int        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.060      ; 1.497      ;
; 1.280 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[2]     ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.060      ; 1.497      ;
; 1.280 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[0]     ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.060      ; 1.497      ;
; 1.280 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[1]     ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.060      ; 1.497      ;
; 1.280 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.slv_ack1 ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.060      ; 1.497      ;
; 1.280 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.slv_ack2 ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.060      ; 1.497      ;
; 1.280 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.mstr_ack ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.060      ; 1.497      ;
; 1.287 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|ack_error      ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.057      ; 1.501      ;
; 1.287 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|scl_ena        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.057      ; 1.501      ;
; 1.295 ; RST                   ; mcp4725_dac:dac|wait_cnt[31]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.063      ; 1.515      ;
; 1.295 ; RST                   ; mcp4725_dac:dac|wait_cnt[17]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.063      ; 1.515      ;
; 1.295 ; RST                   ; mcp4725_dac:dac|wait_cnt[7]                               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.063      ; 1.515      ;
; 1.295 ; RST                   ; mcp4725_dac:dac|wait_cnt[14]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.063      ; 1.515      ;
; 1.295 ; RST                   ; mcp4725_dac:dac|wait_cnt[16]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.063      ; 1.515      ;
; 1.295 ; RST                   ; mcp4725_dac:dac|wait_cnt[18]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.063      ; 1.515      ;
; 1.295 ; RST                   ; mcp4725_dac:dac|wait_cnt[20]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.063      ; 1.515      ;
; 1.295 ; RST                   ; mcp4725_dac:dac|wait_cnt[21]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.063      ; 1.515      ;
; 1.295 ; RST                   ; mcp4725_dac:dac|wait_cnt[22]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.063      ; 1.515      ;
; 1.295 ; RST                   ; mcp4725_dac:dac|wait_cnt[26]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.063      ; 1.515      ;
; 1.295 ; RST                   ; mcp4725_dac:dac|wait_cnt[27]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.063      ; 1.515      ;
; 1.295 ; RST                   ; mcp4725_dac:dac|wait_cnt[28]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.063      ; 1.515      ;
; 1.295 ; RST                   ; mcp4725_dac:dac|wait_cnt[30]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.063      ; 1.515      ;
; 1.295 ; RST                   ; mcp4725_dac:dac|wait_cnt[13]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.063      ; 1.515      ;
; 1.295 ; RST                   ; mcp4725_dac:dac|wait_cnt[4]                               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.063      ; 1.515      ;
; 1.375 ; RST                   ; mcp4725_dac:dac|wait_cnt[6]                               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.054      ; 1.586      ;
; 1.593 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|state               ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; -0.204     ; 1.576      ;
; 1.593 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|busy                ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; -0.204     ; 1.576      ;
; 1.920 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[1]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; -0.576     ; 1.531      ;
; 1.920 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[9]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; -0.576     ; 1.531      ;
; 1.920 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[0]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; -0.576     ; 1.531      ;
; 1.920 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[8]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; -0.576     ; 1.531      ;
; 1.920 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[11]         ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; -0.576     ; 1.531      ;
; 1.920 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[3]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; -0.576     ; 1.531      ;
; 1.920 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[10]         ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; -0.576     ; 1.531      ;
; 1.920 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[2]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; -0.576     ; 1.531      ;
; 1.920 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|mosi~en             ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; -0.576     ; 1.531      ;
; 1.920 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[7]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; -0.576     ; 1.531      ;
; 1.920 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[4]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; -0.576     ; 1.531      ;
; 1.920 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[5]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; -0.576     ; 1.531      ;
; 1.920 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[6]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; -0.576     ; 1.531      ;
; 2.169 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|ss_n[0]             ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; -0.566     ; 1.790      ;
+-------+-----------------------+-----------------------------------------------------------+-------------------------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+---------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                   ;
+------------+-----------------+-------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                    ; Note ;
+------------+-----------------+-------------------------------+------+
; 22.53 MHz  ; 22.53 MHz       ; CLOCK_50                      ;      ;
; 394.79 MHz ; 394.79 MHz      ; virtual_clock:vclock|virt_clk ;      ;
+------------+-----------------+-------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                      ;
+-------------------------------+---------+---------------+
; Clock                         ; Slack   ; End Point TNS ;
+-------------------------------+---------+---------------+
; CLOCK_50                      ; -43.382 ; -925.678      ;
; virtual_clock:vclock|virt_clk ; -1.533  ; -11.118       ;
+-------------------------------+---------+---------------+


+-------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                     ;
+-------------------------------+-------+---------------+
; Clock                         ; Slack ; End Point TNS ;
+-------------------------------+-------+---------------+
; CLOCK_50                      ; 0.297 ; 0.000         ;
; virtual_clock:vclock|virt_clk ; 0.312 ; 0.000         ;
+-------------------------------+-------+---------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+----------+--------+-------------------+
; Clock    ; Slack  ; End Point TNS     ;
+----------+--------+-------------------+
; CLOCK_50 ; -1.512 ; -41.381           ;
+----------+--------+-------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+----------+-------+-------------------+
; Clock    ; Slack ; End Point TNS     ;
+----------+-------+-------------------+
; CLOCK_50 ; 0.436 ; 0.000             ;
+----------+-------+-------------------+


+--------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary       ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; CLOCK_50                      ; -3.000 ; -216.000      ;
; virtual_clock:vclock|virt_clk ; -1.000 ; -14.000       ;
+-------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                              ;
+---------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -43.382 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[20] ; virtual_clock:vclock|virt_clk    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 44.332     ;
; -43.375 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[19] ; virtual_clock:vclock|virt_clk    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 44.325     ;
; -43.247 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[21] ; virtual_clock:vclock|virt_clk    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 44.197     ;
; -43.246 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[18] ; virtual_clock:vclock|virt_clk    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 44.196     ;
; -43.152 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[14] ; virtual_clock:vclock|virt_clk    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.052     ; 44.095     ;
; -43.147 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[15] ; virtual_clock:vclock|virt_clk    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.052     ; 44.090     ;
; -43.050 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[16] ; virtual_clock:vclock|virt_clk    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.052     ; 43.993     ;
; -42.771 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[13] ; virtual_clock:vclock|virt_clk    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.052     ; 43.714     ;
; -42.646 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[20] ; virtual_clock:vclock|vclk_cnt[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 43.596     ;
; -42.639 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[19] ; virtual_clock:vclock|vclk_cnt[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 43.589     ;
; -42.511 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[21] ; virtual_clock:vclock|vclk_cnt[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 43.461     ;
; -42.510 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[18] ; virtual_clock:vclock|vclk_cnt[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 43.460     ;
; -42.460 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[12] ; virtual_clock:vclock|virt_clk    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.052     ; 43.403     ;
; -42.441 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[20] ; virtual_clock:vclock|vclk_cnt[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.294      ; 43.730     ;
; -42.441 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[20] ; virtual_clock:vclock|vclk_cnt[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.294      ; 43.730     ;
; -42.441 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[20] ; virtual_clock:vclock|vclk_cnt[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.294      ; 43.730     ;
; -42.434 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[19] ; virtual_clock:vclock|vclk_cnt[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.294      ; 43.723     ;
; -42.434 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[19] ; virtual_clock:vclock|vclk_cnt[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.294      ; 43.723     ;
; -42.434 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[19] ; virtual_clock:vclock|vclk_cnt[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.294      ; 43.723     ;
; -42.416 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[14] ; virtual_clock:vclock|vclk_cnt[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.052     ; 43.359     ;
; -42.411 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[15] ; virtual_clock:vclock|vclk_cnt[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.052     ; 43.354     ;
; -42.407 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[10] ; virtual_clock:vclock|virt_clk    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.381     ; 43.021     ;
; -42.372 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[17] ; virtual_clock:vclock|virt_clk    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.052     ; 43.315     ;
; -42.338 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[11] ; virtual_clock:vclock|virt_clk    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.052     ; 43.281     ;
; -42.330 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[20] ; virtual_clock:vclock|vclk_cnt[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.271      ; 43.596     ;
; -42.329 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[20] ; virtual_clock:vclock|vclk_cnt[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.271      ; 43.595     ;
; -42.323 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[19] ; virtual_clock:vclock|vclk_cnt[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.271      ; 43.589     ;
; -42.322 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[19] ; virtual_clock:vclock|vclk_cnt[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.271      ; 43.588     ;
; -42.314 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[16] ; virtual_clock:vclock|vclk_cnt[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.052     ; 43.257     ;
; -42.306 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[21] ; virtual_clock:vclock|vclk_cnt[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.294      ; 43.595     ;
; -42.306 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[21] ; virtual_clock:vclock|vclk_cnt[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.294      ; 43.595     ;
; -42.306 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[21] ; virtual_clock:vclock|vclk_cnt[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.294      ; 43.595     ;
; -42.305 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[18] ; virtual_clock:vclock|vclk_cnt[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.294      ; 43.594     ;
; -42.305 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[18] ; virtual_clock:vclock|vclk_cnt[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.294      ; 43.594     ;
; -42.305 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[18] ; virtual_clock:vclock|vclk_cnt[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.294      ; 43.594     ;
; -42.211 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[14] ; virtual_clock:vclock|vclk_cnt[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.287      ; 43.493     ;
; -42.211 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[14] ; virtual_clock:vclock|vclk_cnt[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.287      ; 43.493     ;
; -42.211 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[14] ; virtual_clock:vclock|vclk_cnt[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.287      ; 43.493     ;
; -42.206 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[15] ; virtual_clock:vclock|vclk_cnt[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.287      ; 43.488     ;
; -42.206 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[15] ; virtual_clock:vclock|vclk_cnt[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.287      ; 43.488     ;
; -42.206 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[15] ; virtual_clock:vclock|vclk_cnt[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.287      ; 43.488     ;
; -42.195 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[21] ; virtual_clock:vclock|vclk_cnt[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.271      ; 43.461     ;
; -42.194 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[18] ; virtual_clock:vclock|vclk_cnt[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.271      ; 43.460     ;
; -42.194 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[21] ; virtual_clock:vclock|vclk_cnt[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.271      ; 43.460     ;
; -42.193 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[18] ; virtual_clock:vclock|vclk_cnt[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.271      ; 43.459     ;
; -42.109 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[16] ; virtual_clock:vclock|vclk_cnt[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.287      ; 43.391     ;
; -42.109 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[16] ; virtual_clock:vclock|vclk_cnt[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.287      ; 43.391     ;
; -42.109 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[16] ; virtual_clock:vclock|vclk_cnt[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.287      ; 43.391     ;
; -42.100 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[14] ; virtual_clock:vclock|vclk_cnt[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.264      ; 43.359     ;
; -42.099 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[14] ; virtual_clock:vclock|vclk_cnt[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.264      ; 43.358     ;
; -42.095 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[15] ; virtual_clock:vclock|vclk_cnt[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.264      ; 43.354     ;
; -42.094 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[15] ; virtual_clock:vclock|vclk_cnt[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.264      ; 43.353     ;
; -42.035 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[13] ; virtual_clock:vclock|vclk_cnt[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.052     ; 42.978     ;
; -41.998 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[16] ; virtual_clock:vclock|vclk_cnt[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.264      ; 43.257     ;
; -41.997 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[16] ; virtual_clock:vclock|vclk_cnt[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.264      ; 43.256     ;
; -41.941 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[8]  ; virtual_clock:vclock|virt_clk    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.053     ; 42.883     ;
; -41.940 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[9]  ; virtual_clock:vclock|virt_clk    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.053     ; 42.882     ;
; -41.830 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[13] ; virtual_clock:vclock|vclk_cnt[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.287      ; 43.112     ;
; -41.830 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[13] ; virtual_clock:vclock|vclk_cnt[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.287      ; 43.112     ;
; -41.830 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[13] ; virtual_clock:vclock|vclk_cnt[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.287      ; 43.112     ;
; -41.805 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[6]  ; virtual_clock:vclock|virt_clk    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.382     ; 42.418     ;
; -41.724 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[12] ; virtual_clock:vclock|vclk_cnt[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.052     ; 42.667     ;
; -41.719 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[13] ; virtual_clock:vclock|vclk_cnt[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.264      ; 42.978     ;
; -41.718 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[13] ; virtual_clock:vclock|vclk_cnt[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.264      ; 42.977     ;
; -41.671 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[10] ; virtual_clock:vclock|vclk_cnt[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.381     ; 42.285     ;
; -41.642 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[7]  ; virtual_clock:vclock|virt_clk    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.053     ; 42.584     ;
; -41.636 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[17] ; virtual_clock:vclock|vclk_cnt[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.052     ; 42.579     ;
; -41.602 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[11] ; virtual_clock:vclock|vclk_cnt[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.052     ; 42.545     ;
; -41.519 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[12] ; virtual_clock:vclock|vclk_cnt[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.287      ; 42.801     ;
; -41.519 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[12] ; virtual_clock:vclock|vclk_cnt[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.287      ; 42.801     ;
; -41.519 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[12] ; virtual_clock:vclock|vclk_cnt[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.287      ; 42.801     ;
; -41.466 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[10] ; virtual_clock:vclock|vclk_cnt[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 42.419     ;
; -41.466 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[10] ; virtual_clock:vclock|vclk_cnt[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 42.419     ;
; -41.466 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[10] ; virtual_clock:vclock|vclk_cnt[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 42.419     ;
; -41.431 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[17] ; virtual_clock:vclock|vclk_cnt[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.287      ; 42.713     ;
; -41.431 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[17] ; virtual_clock:vclock|vclk_cnt[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.287      ; 42.713     ;
; -41.431 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[17] ; virtual_clock:vclock|vclk_cnt[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.287      ; 42.713     ;
; -41.408 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[12] ; virtual_clock:vclock|vclk_cnt[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.264      ; 42.667     ;
; -41.407 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[12] ; virtual_clock:vclock|vclk_cnt[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.264      ; 42.666     ;
; -41.397 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[11] ; virtual_clock:vclock|vclk_cnt[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.287      ; 42.679     ;
; -41.397 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[11] ; virtual_clock:vclock|vclk_cnt[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.287      ; 42.679     ;
; -41.397 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[11] ; virtual_clock:vclock|vclk_cnt[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.287      ; 42.679     ;
; -41.355 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[10] ; virtual_clock:vclock|vclk_cnt[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 42.285     ;
; -41.354 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[10] ; virtual_clock:vclock|vclk_cnt[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 42.284     ;
; -41.320 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[17] ; virtual_clock:vclock|vclk_cnt[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.264      ; 42.579     ;
; -41.319 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[17] ; virtual_clock:vclock|vclk_cnt[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.264      ; 42.578     ;
; -41.286 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[11] ; virtual_clock:vclock|vclk_cnt[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.264      ; 42.545     ;
; -41.285 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[11] ; virtual_clock:vclock|vclk_cnt[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.264      ; 42.544     ;
; -41.205 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[8]  ; virtual_clock:vclock|vclk_cnt[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.053     ; 42.147     ;
; -41.204 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[9]  ; virtual_clock:vclock|vclk_cnt[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.053     ; 42.146     ;
; -41.069 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[6]  ; virtual_clock:vclock|vclk_cnt[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.382     ; 41.682     ;
; -41.000 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[8]  ; virtual_clock:vclock|vclk_cnt[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.286      ; 42.281     ;
; -41.000 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[8]  ; virtual_clock:vclock|vclk_cnt[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.286      ; 42.281     ;
; -41.000 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[8]  ; virtual_clock:vclock|vclk_cnt[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.286      ; 42.281     ;
; -40.999 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[9]  ; virtual_clock:vclock|vclk_cnt[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.286      ; 42.280     ;
; -40.999 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[9]  ; virtual_clock:vclock|vclk_cnt[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.286      ; 42.280     ;
; -40.999 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[9]  ; virtual_clock:vclock|vclk_cnt[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.286      ; 42.280     ;
; -40.906 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[7]  ; virtual_clock:vclock|vclk_cnt[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.053     ; 41.848     ;
; -40.889 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[8]  ; virtual_clock:vclock|vclk_cnt[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.263      ; 42.147     ;
; -40.888 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[9]  ; virtual_clock:vclock|vclk_cnt[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.263      ; 42.146     ;
+---------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'virtual_clock:vclock|virt_clk'                                                                                                                                     ;
+--------+---------------------------------------+---------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -1.533 ; de0nano_adc:adc|spi_comm_delay[5]     ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.058     ; 2.470      ;
; -1.533 ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.058     ; 2.470      ;
; -1.531 ; de0nano_adc:adc|spi_comm_delay[5]     ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.058     ; 2.468      ;
; -1.526 ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.058     ; 2.463      ;
; -1.461 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.058     ; 2.398      ;
; -1.454 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.058     ; 2.391      ;
; -1.448 ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.058     ; 2.385      ;
; -1.446 ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.058     ; 2.383      ;
; -1.410 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.055     ; 2.350      ;
; -1.410 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.058     ; 2.347      ;
; -1.409 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.058     ; 2.346      ;
; -1.408 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.055     ; 2.348      ;
; -1.380 ; de0nano_adc:adc|init_delay[1]         ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.056     ; 2.319      ;
; -1.379 ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.058     ; 2.316      ;
; -1.375 ; de0nano_adc:adc|spi_comm_delay[5]     ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.058     ; 2.312      ;
; -1.373 ; de0nano_adc:adc|init_delay[1]         ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.056     ; 2.312      ;
; -1.307 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.058     ; 2.244      ;
; -1.290 ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.058     ; 2.227      ;
; -1.260 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.058     ; 2.197      ;
; -1.258 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.058     ; 2.195      ;
; -1.256 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.058     ; 2.193      ;
; -1.126 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.055     ; 2.066      ;
; -1.102 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.058     ; 2.039      ;
; -1.088 ; de0nano_adc:adc|init_delay[0]         ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.056     ; 2.027      ;
; -1.086 ; de0nano_adc:adc|init_delay[1]         ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.056     ; 2.025      ;
; -1.081 ; de0nano_adc:adc|init_delay[0]         ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.056     ; 2.020      ;
; -0.956 ; de0nano_adc:adc|init_delay[2]         ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.056     ; 1.895      ;
; -0.949 ; de0nano_adc:adc|init_delay[2]         ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.056     ; 1.888      ;
; -0.906 ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|enable                ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.056     ; 1.845      ;
; -0.880 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|enable                ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.056     ; 1.819      ;
; -0.827 ; de0nano_adc:adc|spi_comm_delay[5]     ; de0nano_adc:adc|enable                ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.056     ; 1.766      ;
; -0.818 ; de0nano_adc:adc|state.initialize~reg0 ; de0nano_adc:adc|reset                 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.054     ; 1.759      ;
; -0.794 ; de0nano_adc:adc|init_delay[0]         ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.056     ; 1.733      ;
; -0.777 ; de0nano_adc:adc|init_delay[1]         ; de0nano_adc:adc|reset                 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.055     ; 1.717      ;
; -0.771 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|enable                ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.056     ; 1.710      ;
; -0.746 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|enable                ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.056     ; 1.685      ;
; -0.742 ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|enable                ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.056     ; 1.681      ;
; -0.662 ; de0nano_adc:adc|init_delay[2]         ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.056     ; 1.601      ;
; -0.659 ; de0nano_adc:adc|enable                ; de0nano_adc:adc|enable                ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.055     ; 1.599      ;
; -0.632 ; de0nano_adc:adc|state.initialize~reg0 ; de0nano_adc:adc|init_delay[1]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.054     ; 1.573      ;
; -0.632 ; de0nano_adc:adc|state.initialize~reg0 ; de0nano_adc:adc|init_delay[0]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.054     ; 1.573      ;
; -0.632 ; de0nano_adc:adc|state.initialize~reg0 ; de0nano_adc:adc|init_delay[2]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.054     ; 1.573      ;
; -0.603 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|enable                ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.053     ; 1.545      ;
; -0.557 ; de0nano_adc:adc|spi_comm_delay[5]     ; de0nano_adc:adc|spi_comm_delay[1]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.055     ; 1.497      ;
; -0.535 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|spi_comm_delay[4]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.055     ; 1.475      ;
; -0.503 ; de0nano_adc:adc|spi_comm_delay[5]     ; de0nano_adc:adc|spi_comm_delay[0]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.055     ; 1.443      ;
; -0.503 ; de0nano_adc:adc|spi_comm_delay[5]     ; de0nano_adc:adc|spi_comm_delay[2]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.055     ; 1.443      ;
; -0.489 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|spi_comm_delay[5]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.055     ; 1.429      ;
; -0.487 ; de0nano_adc:adc|init_delay[0]         ; de0nano_adc:adc|reset                 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.055     ; 1.427      ;
; -0.480 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|spi_comm_delay[4]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.055     ; 1.420      ;
; -0.476 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|spi_comm_delay[1]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.055     ; 1.416      ;
; -0.472 ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|spi_comm_delay[1]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.055     ; 1.412      ;
; -0.466 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|spi_comm_delay[5]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.052     ; 1.409      ;
; -0.466 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|spi_comm_delay[3]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.052     ; 1.409      ;
; -0.466 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|spi_comm_delay[0]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.052     ; 1.409      ;
; -0.466 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|spi_comm_delay[1]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.052     ; 1.409      ;
; -0.466 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|spi_comm_delay[2]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.052     ; 1.409      ;
; -0.466 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|spi_comm_delay[4]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.052     ; 1.409      ;
; -0.434 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|spi_comm_delay[5]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.055     ; 1.374      ;
; -0.433 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|spi_comm_delay[1]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.055     ; 1.373      ;
; -0.422 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|spi_comm_delay[0]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.055     ; 1.362      ;
; -0.422 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|spi_comm_delay[2]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.055     ; 1.362      ;
; -0.418 ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|spi_comm_delay[0]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.055     ; 1.358      ;
; -0.418 ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|spi_comm_delay[2]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.055     ; 1.358      ;
; -0.379 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|spi_comm_delay[0]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.055     ; 1.319      ;
; -0.379 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|spi_comm_delay[2]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.055     ; 1.319      ;
; -0.372 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|spi_comm_delay[4]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.055     ; 1.312      ;
; -0.368 ; de0nano_adc:adc|state.ready~reg0      ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.055     ; 1.308      ;
; -0.366 ; de0nano_adc:adc|state.ready~reg0      ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.055     ; 1.306      ;
; -0.355 ; de0nano_adc:adc|init_delay[2]         ; de0nano_adc:adc|reset                 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.055     ; 1.295      ;
; -0.341 ; adc_run                               ; de0nano_adc:adc|state.execute~reg0    ; CLOCK_50                      ; virtual_clock:vclock|virt_clk ; 1.000        ; 0.529      ; 1.855      ;
; -0.333 ; adc_run                               ; de0nano_adc:adc|state.ready~reg0      ; CLOCK_50                      ; virtual_clock:vclock|virt_clk ; 1.000        ; 0.529      ; 1.847      ;
; -0.326 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|spi_comm_delay[5]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.055     ; 1.266      ;
; -0.284 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|spi_comm_delay[1]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.055     ; 1.224      ;
; -0.275 ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|spi_comm_delay[4]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.055     ; 1.215      ;
; -0.230 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|spi_comm_delay[0]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.055     ; 1.170      ;
; -0.230 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|spi_comm_delay[2]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.055     ; 1.170      ;
; -0.229 ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|spi_comm_delay[5]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.055     ; 1.169      ;
; -0.214 ; adc_run                               ; de0nano_adc:adc|state.initialize~reg0 ; CLOCK_50                      ; virtual_clock:vclock|virt_clk ; 1.000        ; 0.529      ; 1.728      ;
; -0.197 ; de0nano_adc:adc|init_delay[1]         ; de0nano_adc:adc|init_delay[2]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.055     ; 1.137      ;
; -0.111 ; de0nano_adc:adc|reset                 ; de0nano_adc:adc|reset                 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.055     ; 1.051      ;
; 0.008  ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|spi_comm_delay[3]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.055     ; 0.932      ;
; 0.052  ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|spi_comm_delay[3]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.055     ; 0.888      ;
; 0.061  ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|spi_comm_delay[0]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.055     ; 0.879      ;
; 0.270  ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|spi_comm_delay[3]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.055     ; 0.670      ;
; 0.278  ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|spi_comm_delay[1]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.055     ; 0.662      ;
; 0.293  ; de0nano_adc:adc|init_delay[0]         ; de0nano_adc:adc|init_delay[2]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.055     ; 0.647      ;
; 0.294  ; de0nano_adc:adc|init_delay[0]         ; de0nano_adc:adc|init_delay[1]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.055     ; 0.646      ;
; 0.304  ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|spi_comm_delay[5]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.055     ; 0.636      ;
; 0.357  ; de0nano_adc:adc|init_delay[0]         ; de0nano_adc:adc|init_delay[0]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.055     ; 0.583      ;
; 0.357  ; de0nano_adc:adc|state.ready~reg0      ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.055     ; 0.583      ;
; 0.357  ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|spi_comm_delay[4]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.055     ; 0.583      ;
; 0.357  ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|spi_comm_delay[2]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.055     ; 0.583      ;
; 0.357  ; de0nano_adc:adc|spi_comm_delay[5]     ; de0nano_adc:adc|spi_comm_delay[5]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.055     ; 0.583      ;
; 0.357  ; de0nano_adc:adc|init_delay[2]         ; de0nano_adc:adc|init_delay[2]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.055     ; 0.583      ;
; 0.357  ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|spi_comm_delay[3]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.055     ; 0.583      ;
; 0.357  ; de0nano_adc:adc|init_delay[1]         ; de0nano_adc:adc|init_delay[1]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.055     ; 0.583      ;
; 0.378  ; de0nano_adc:adc|state.initialize~reg0 ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.055     ; 0.562      ;
+--------+---------------------------------------+---------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                                                                ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                 ; To Node                                                   ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; 0.297 ; virtual_clock:vclock|vclk_cnt[2]                          ; virtual_clock:vclock|vclk_cnt[2]                          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.070      ; 0.511      ;
; 0.298 ; de0nano_adc:adc|spi_master:spi_driver|sclk                ; de0nano_adc:adc|spi_master:spi_driver|sclk                ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; de0nano_adc:adc|spi_master:spi_driver|clk_ratio[0]        ; de0nano_adc:adc|spi_master:spi_driver|clk_ratio[0]        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.069      ; 0.511      ;
; 0.299 ; virtual_clock:vclock|vclk_cnt[1]                          ; virtual_clock:vclock|vclk_cnt[1]                          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; virtual_clock:vclock|vclk_cnt[4]                          ; virtual_clock:vclock|vclk_cnt[4]                          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.068      ; 0.511      ;
; 0.305 ; virtual_clock:vclock|vclk_cnt[0]                          ; virtual_clock:vclock|vclk_cnt[0]                          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.070      ; 0.519      ;
; 0.311 ; de0nano_adc:adc|spi_master:spi_driver|assert_data         ; de0nano_adc:adc|spi_master:spi_driver|assert_data         ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; virtual_clock:vclock|vclk_cnt[5]                          ; virtual_clock:vclock|vclk_cnt[5]                          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.056      ; 0.511      ;
; 0.312 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|sda_int        ; mcp4725_dac:dac|i2c_master:i2c_master_inst|sda_int        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; mcp4725_dac:dac|data_wr[7]                                ; mcp4725_dac:dac|data_wr[7]                                ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; mcp4725_dac:dac|data_wr[4]                                ; mcp4725_dac:dac|data_wr[4]                                ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; mcp4725_dac:dac|data_wr[5]                                ; mcp4725_dac:dac|data_wr[5]                                ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; mcp4725_dac:dac|data_wr[6]                                ; mcp4725_dac:dac|data_wr[6]                                ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|ack_error      ; mcp4725_dac:dac|i2c_master:i2c_master_inst|ack_error      ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|scl_ena        ; mcp4725_dac:dac|i2c_master:i2c_master_inst|scl_ena        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.wr       ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.wr       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[2]     ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[2]     ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.command  ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.command  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.ready    ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.ready    ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.rd       ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.rd       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; adc_run                                                   ; adc_run                                                   ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.320 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[0]     ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[0]     ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.055      ; 0.519      ;
; 0.339 ; mcp4725_dac:dac|data_buffer[8]                            ; mcp4725_dac:dac|data_wr[0]                                ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.055      ; 0.538      ;
; 0.340 ; mcp4725_dac:dac|data_buffer[9]                            ; mcp4725_dac:dac|data_wr[1]                                ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.055      ; 0.539      ;
; 0.341 ; mcp4725_dac:dac|data_buffer[2]                            ; mcp4725_dac:dac|data_wr[2]                                ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.055      ; 0.540      ;
; 0.353 ; de0nano_adc:adc|spi_master:spi_driver|clk_toggles[5]      ; de0nano_adc:adc|spi_master:spi_driver|clk_toggles[5]      ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.056      ; 0.553      ;
; 0.355 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.start    ; mcp4725_dac:dac|i2c_master:i2c_master_inst|busy           ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.055      ; 0.554      ;
; 0.356 ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[3]        ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[4]        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.056      ; 0.556      ;
; 0.357 ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[2]        ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[3]        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.056      ; 0.557      ;
; 0.358 ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[10]       ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[11]       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.056      ; 0.558      ;
; 0.358 ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[6]        ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[7]        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.056      ; 0.558      ;
; 0.363 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[0]     ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[2]     ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.055      ; 0.562      ;
; 0.386 ; de0nano_adc:adc|spi_master:spi_driver|rx_data[11]         ; DAC_DATA[11]                                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.380      ; 0.910      ;
; 0.400 ; de0nano_adc:adc|spi_master:spi_driver|rx_data[10]         ; DAC_DATA[10]                                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.380      ; 0.924      ;
; 0.405 ; de0nano_adc:adc|spi_master:spi_driver|rx_data[7]          ; DAC_DATA[7]                                               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.380      ; 0.929      ;
; 0.406 ; de0nano_adc:adc|spi_master:spi_driver|rx_data[2]          ; DAC_DATA[2]                                               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.380      ; 0.930      ;
; 0.407 ; de0nano_adc:adc|spi_master:spi_driver|rx_data[6]          ; DAC_DATA[6]                                               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.380      ; 0.931      ;
; 0.421 ; virtual_clock:vclock|virt_clk                             ; virtual_clock:vclock|virt_clk                             ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; 1.951      ; 2.726      ;
; 0.433 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.ready    ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.start    ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.055      ; 0.632      ;
; 0.448 ; mcp4725_dac:dac|state.ST_IDLE                             ; mcp4725_dac:dac|state.ST_START                            ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.403      ; 0.995      ;
; 0.451 ; mcp4725_dac:dac|busy_prev[0]                              ; mcp4725_dac:dac|busy_prev[1]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.403      ; 0.998      ;
; 0.470 ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[0]        ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[1]        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.068      ; 0.682      ;
; 0.483 ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[7]        ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[8]        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.056      ; 0.683      ;
; 0.483 ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[5]        ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[6]        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.056      ; 0.683      ;
; 0.483 ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[4]        ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[5]        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.056      ; 0.683      ;
; 0.497 ; mcp4725_dac:dac|data_buffer[11]                           ; mcp4725_dac:dac|data_wr[3]                                ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.055      ; 0.696      ;
; 0.497 ; mcp4725_dac:dac|data_buffer[0]                            ; mcp4725_dac:dac|data_wr[0]                                ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.055      ; 0.696      ;
; 0.497 ; mcp4725_dac:dac|data_buffer[1]                            ; mcp4725_dac:dac|data_wr[1]                                ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.055      ; 0.696      ;
; 0.497 ; mcp4725_dac:dac|data_buffer[10]                           ; mcp4725_dac:dac|data_wr[2]                                ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.055      ; 0.696      ;
; 0.500 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.wr       ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.slv_ack2 ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.054      ; 0.698      ;
; 0.501 ; mcp4725_dac:dac|data_buffer[3]                            ; mcp4725_dac:dac|data_wr[3]                                ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.055      ; 0.700      ;
; 0.503 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[29]                          ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[29]                          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.055      ; 0.702      ;
; 0.507 ; de0nano_adc:adc|spi_master:spi_driver|clk_toggles[1]      ; de0nano_adc:adc|spi_master:spi_driver|clk_toggles[1]      ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.056      ; 0.707      ;
; 0.509 ; de0nano_adc:adc|spi_master:spi_driver|clk_toggles[3]      ; de0nano_adc:adc|spi_master:spi_driver|clk_toggles[3]      ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.056      ; 0.709      ;
; 0.509 ; de0nano_adc:adc|spi_master:spi_driver|clk_toggles[2]      ; de0nano_adc:adc|spi_master:spi_driver|clk_toggles[2]      ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.056      ; 0.709      ;
; 0.511 ; de0nano_adc:adc|spi_master:spi_driver|rx_data[0]          ; DAC_DATA[0]                                               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.380      ; 1.035      ;
; 0.513 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.slv_ack2 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.stop     ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.056      ; 0.713      ;
; 0.514 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[23]                          ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[23]                          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.055      ; 0.713      ;
; 0.515 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[31]                          ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[31]                          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.055      ; 0.714      ;
; 0.515 ; mcp4725_dac:dac|ena                                       ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.rd       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.055      ; 0.714      ;
; 0.517 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.mstr_ack ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.rd       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.056      ; 0.717      ;
; 0.521 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.command  ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.slv_ack1 ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.054      ; 0.719      ;
; 0.522 ; de0nano_adc:adc|spi_master:spi_driver|clk_toggles[4]      ; de0nano_adc:adc|spi_master:spi_driver|clk_toggles[4]      ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.056      ; 0.722      ;
; 0.523 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.start    ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.command  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.055      ; 0.722      ;
; 0.524 ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[8]        ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[9]        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.384      ; 1.052      ;
; 0.527 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[16]                          ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[16]                          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.055      ; 0.726      ;
; 0.534 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[0]     ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.mstr_ack ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.055      ; 0.733      ;
; 0.534 ; mcp4725_dac:dac|ena                                       ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.start    ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.055      ; 0.733      ;
; 0.535 ; mcp4725_dac:dac|ena                                       ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.ready    ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.055      ; 0.734      ;
; 0.535 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[0]     ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.slv_ack1 ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.055      ; 0.734      ;
; 0.536 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[0]     ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.slv_ack2 ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.055      ; 0.735      ;
; 0.539 ; de0nano_adc:adc|spi_master:spi_driver|rx_data[8]          ; DAC_DATA[8]                                               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.380      ; 1.063      ;
; 0.543 ; de0nano_adc:adc|spi_master:spi_driver|rx_data[4]          ; DAC_DATA[4]                                               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.380      ; 1.067      ;
; 0.543 ; de0nano_adc:adc|spi_master:spi_driver|clk_toggles[0]      ; de0nano_adc:adc|spi_master:spi_driver|clk_toggles[0]      ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.056      ; 0.743      ;
; 0.555 ; mcp4725_dac:dac|state.ST_WR_2                             ; mcp4725_dac:dac|state.ST_STOP                             ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.402      ; 1.101      ;
; 0.565 ; de0nano_adc:adc|spi_master:spi_driver|rx_data[9]          ; DAC_DATA[9]                                               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.380      ; 1.089      ;
; 0.565 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|busy           ; mcp4725_dac:dac|busy_prev[0]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.055      ; 0.764      ;
; 0.586 ; mcp4725_dac:dac|busy_prev[0]                              ; mcp4725_dac:dac|state.ST_STOP                             ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.403      ; 1.133      ;
; 0.596 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|ack_error      ; mcp4725_dac:dac|state.ST_STOP                             ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.407      ; 1.147      ;
; 0.601 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[1]     ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.slv_ack1 ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.055      ; 0.800      ;
; 0.604 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[2]     ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.mstr_ack ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.055      ; 0.803      ;
; 0.607 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[2]     ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.slv_ack2 ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.055      ; 0.806      ;
; 0.616 ; de0nano_adc:adc|spi_master:spi_driver|rx_data[3]          ; DAC_DATA[3]                                               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.380      ; 1.140      ;
; 0.617 ; de0nano_adc:adc|spi_master:spi_driver|rx_data[1]          ; DAC_DATA[1]                                               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.380      ; 1.141      ;
; 0.621 ; de0nano_adc:adc|spi_master:spi_driver|state               ; de0nano_adc:adc|spi_master:spi_driver|state               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.069      ; 0.834      ;
; 0.621 ; de0nano_adc:adc|spi_master:spi_driver|state               ; de0nano_adc:adc|spi_master:spi_driver|busy                ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.069      ; 0.834      ;
; 0.624 ; mcp4725_dac:dac|data_wr[7]                                ; mcp4725_dac:dac|i2c_master:i2c_master_inst|data_tx[7]     ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.053      ; 0.821      ;
; 0.637 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[28]                          ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[28]                          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.055      ; 0.836      ;
; 0.641 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[30]                          ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[30]                          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.055      ; 0.840      ;
; 0.645 ; mcp4725_dac:dac|data_wr[6]                                ; mcp4725_dac:dac|i2c_master:i2c_master_inst|data_tx[6]     ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.053      ; 0.842      ;
; 0.645 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[27]                          ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[27]                          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.055      ; 0.844      ;
; 0.646 ; mcp4725_dac:dac|data_wr[5]                                ; mcp4725_dac:dac|i2c_master:i2c_master_inst|data_tx[5]     ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.053      ; 0.843      ;
; 0.648 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[26]                          ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[26]                          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.055      ; 0.847      ;
; 0.656 ; mcp4725_dac:dac|state.ST_WR_1                             ; mcp4725_dac:dac|state.ST_STOP                             ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.402      ; 1.202      ;
; 0.657 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[15]                          ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[15]                          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.055      ; 0.856      ;
; 0.659 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.stop     ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.ready    ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.055      ; 0.858      ;
; 0.660 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[1]     ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[2]     ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.055      ; 0.859      ;
; 0.662 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[2]       ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[4]       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.068      ; 0.874      ;
; 0.662 ; mcp4725_dac:dac|data_buffer[6]                            ; mcp4725_dac:dac|data_wr[6]                                ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.053      ; 0.859      ;
; 0.662 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[1]     ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.mstr_ack ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.055      ; 0.861      ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+-------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'virtual_clock:vclock|virt_clk'                                                                                                                                     ;
+-------+---------------------------------------+---------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.312 ; de0nano_adc:adc|state.initialize~reg0 ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; de0nano_adc:adc|init_delay[1]         ; de0nano_adc:adc|init_delay[1]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; de0nano_adc:adc|init_delay[2]         ; de0nano_adc:adc|init_delay[2]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; de0nano_adc:adc|state.ready~reg0      ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; de0nano_adc:adc|spi_comm_delay[5]     ; de0nano_adc:adc|spi_comm_delay[5]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|spi_comm_delay[3]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|spi_comm_delay[1]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|spi_comm_delay[2]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|spi_comm_delay[4]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.055      ; 0.511      ;
; 0.320 ; de0nano_adc:adc|init_delay[0]         ; de0nano_adc:adc|init_delay[0]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.055      ; 0.519      ;
; 0.320 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|spi_comm_delay[0]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.055      ; 0.519      ;
; 0.341 ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|spi_comm_delay[5]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.055      ; 0.540      ;
; 0.346 ; de0nano_adc:adc|init_delay[0]         ; de0nano_adc:adc|init_delay[1]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.055      ; 0.545      ;
; 0.347 ; de0nano_adc:adc|init_delay[0]         ; de0nano_adc:adc|init_delay[2]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.055      ; 0.546      ;
; 0.356 ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|spi_comm_delay[1]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.055      ; 0.555      ;
; 0.363 ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|spi_comm_delay[3]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.055      ; 0.562      ;
; 0.528 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|spi_comm_delay[2]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.055      ; 0.727      ;
; 0.531 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|spi_comm_delay[3]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.055      ; 0.730      ;
; 0.545 ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|spi_comm_delay[0]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.055      ; 0.744      ;
; 0.553 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|spi_comm_delay[2]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.055      ; 0.752      ;
; 0.558 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|spi_comm_delay[1]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.055      ; 0.757      ;
; 0.564 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|spi_comm_delay[3]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.055      ; 0.763      ;
; 0.684 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|enable                ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.054      ; 0.882      ;
; 0.705 ; adc_run                               ; de0nano_adc:adc|state.initialize~reg0 ; CLOCK_50                      ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.722      ; 1.601      ;
; 0.714 ; de0nano_adc:adc|state.ready~reg0      ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.055      ; 0.913      ;
; 0.737 ; adc_run                               ; de0nano_adc:adc|state.execute~reg0    ; CLOCK_50                      ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.722      ; 1.633      ;
; 0.738 ; de0nano_adc:adc|reset                 ; de0nano_adc:adc|reset                 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.055      ; 0.937      ;
; 0.758 ; adc_run                               ; de0nano_adc:adc|state.ready~reg0      ; CLOCK_50                      ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.722      ; 1.654      ;
; 0.801 ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|spi_comm_delay[4]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.055      ; 1.000      ;
; 0.802 ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|spi_comm_delay[5]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.055      ; 1.001      ;
; 0.829 ; de0nano_adc:adc|state.ready~reg0      ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.055      ; 1.028      ;
; 0.833 ; de0nano_adc:adc|init_delay[1]         ; de0nano_adc:adc|init_delay[2]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.055      ; 1.032      ;
; 0.857 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|spi_comm_delay[0]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.055      ; 1.056      ;
; 0.858 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|spi_comm_delay[2]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.055      ; 1.057      ;
; 0.873 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|spi_comm_delay[4]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.055      ; 1.072      ;
; 0.874 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|spi_comm_delay[5]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.055      ; 1.073      ;
; 0.921 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|spi_comm_delay[1]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.055      ; 1.120      ;
; 0.951 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|spi_comm_delay[0]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.055      ; 1.150      ;
; 0.959 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|spi_comm_delay[4]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.055      ; 1.158      ;
; 0.960 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|spi_comm_delay[5]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.055      ; 1.159      ;
; 0.973 ; de0nano_adc:adc|init_delay[2]         ; de0nano_adc:adc|reset                 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.055      ; 1.172      ;
; 0.996 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|spi_comm_delay[4]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.055      ; 1.195      ;
; 0.997 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|spi_comm_delay[5]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.055      ; 1.196      ;
; 1.029 ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|spi_comm_delay[0]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.055      ; 1.228      ;
; 1.030 ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|spi_comm_delay[2]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.055      ; 1.229      ;
; 1.036 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|enable                ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.054      ; 1.234      ;
; 1.084 ; de0nano_adc:adc|init_delay[0]         ; de0nano_adc:adc|reset                 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.055      ; 1.283      ;
; 1.093 ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|spi_comm_delay[1]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.055      ; 1.292      ;
; 1.099 ; de0nano_adc:adc|spi_comm_delay[5]     ; de0nano_adc:adc|enable                ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.054      ; 1.297      ;
; 1.107 ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|enable                ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.054      ; 1.305      ;
; 1.115 ; de0nano_adc:adc|spi_comm_delay[5]     ; de0nano_adc:adc|spi_comm_delay[0]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.055      ; 1.314      ;
; 1.116 ; de0nano_adc:adc|spi_comm_delay[5]     ; de0nano_adc:adc|spi_comm_delay[2]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.055      ; 1.315      ;
; 1.135 ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|enable                ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.054      ; 1.333      ;
; 1.141 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|enable                ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.054      ; 1.339      ;
; 1.179 ; de0nano_adc:adc|spi_comm_delay[5]     ; de0nano_adc:adc|spi_comm_delay[1]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.055      ; 1.378      ;
; 1.213 ; de0nano_adc:adc|enable                ; de0nano_adc:adc|enable                ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.055      ; 1.412      ;
; 1.239 ; de0nano_adc:adc|init_delay[2]         ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.054      ; 1.437      ;
; 1.244 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|spi_comm_delay[5]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.058      ; 1.446      ;
; 1.244 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|spi_comm_delay[3]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.058      ; 1.446      ;
; 1.244 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|spi_comm_delay[0]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.058      ; 1.446      ;
; 1.244 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|spi_comm_delay[1]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.058      ; 1.446      ;
; 1.244 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|spi_comm_delay[2]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.058      ; 1.446      ;
; 1.244 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|spi_comm_delay[4]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.058      ; 1.446      ;
; 1.339 ; de0nano_adc:adc|state.initialize~reg0 ; de0nano_adc:adc|init_delay[1]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.056      ; 1.539      ;
; 1.339 ; de0nano_adc:adc|state.initialize~reg0 ; de0nano_adc:adc|init_delay[0]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.056      ; 1.539      ;
; 1.339 ; de0nano_adc:adc|state.initialize~reg0 ; de0nano_adc:adc|init_delay[2]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.056      ; 1.539      ;
; 1.350 ; de0nano_adc:adc|init_delay[0]         ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.054      ; 1.548      ;
; 1.376 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|enable                ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.057      ; 1.577      ;
; 1.396 ; de0nano_adc:adc|state.initialize~reg0 ; de0nano_adc:adc|reset                 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.056      ; 1.596      ;
; 1.399 ; de0nano_adc:adc|init_delay[1]         ; de0nano_adc:adc|reset                 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.055      ; 1.598      ;
; 1.462 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.052      ; 1.658      ;
; 1.502 ; de0nano_adc:adc|init_delay[2]         ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.054      ; 1.700      ;
; 1.512 ; de0nano_adc:adc|init_delay[2]         ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.054      ; 1.710      ;
; 1.602 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.055      ; 1.801      ;
; 1.613 ; de0nano_adc:adc|init_delay[0]         ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.054      ; 1.811      ;
; 1.619 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.052      ; 1.815      ;
; 1.623 ; de0nano_adc:adc|init_delay[0]         ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.054      ; 1.821      ;
; 1.632 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.052      ; 1.828      ;
; 1.667 ; de0nano_adc:adc|init_delay[1]         ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.054      ; 1.865      ;
; 1.715 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.052      ; 1.911      ;
; 1.770 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.055      ; 1.969      ;
; 1.774 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.052      ; 1.970      ;
; 1.846 ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.052      ; 2.042      ;
; 1.872 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.052      ; 2.068      ;
; 1.885 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.052      ; 2.081      ;
; 1.887 ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.052      ; 2.083      ;
; 1.930 ; de0nano_adc:adc|init_delay[1]         ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.054      ; 2.128      ;
; 1.932 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.052      ; 2.128      ;
; 1.932 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.052      ; 2.128      ;
; 1.940 ; de0nano_adc:adc|init_delay[1]         ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.054      ; 2.138      ;
; 1.973 ; de0nano_adc:adc|spi_comm_delay[5]     ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.052      ; 2.169      ;
; 2.004 ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.052      ; 2.200      ;
; 2.014 ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.052      ; 2.210      ;
; 2.044 ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.052      ; 2.240      ;
; 2.057 ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.052      ; 2.253      ;
; 2.130 ; de0nano_adc:adc|spi_comm_delay[5]     ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.052      ; 2.326      ;
; 2.143 ; de0nano_adc:adc|spi_comm_delay[5]     ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.052      ; 2.339      ;
+-------+---------------------------------------+---------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'CLOCK_50'                                                                                                                                         ;
+--------+-----------------------+-----------------------------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                                                   ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; -1.512 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|ss_n[0]             ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 1.000        ; -0.712     ; 1.785      ;
; -1.221 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[1]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 1.000        ; -0.719     ; 1.487      ;
; -1.221 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[9]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 1.000        ; -0.719     ; 1.487      ;
; -1.221 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[0]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 1.000        ; -0.719     ; 1.487      ;
; -1.221 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[8]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 1.000        ; -0.719     ; 1.487      ;
; -1.221 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[11]         ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 1.000        ; -0.719     ; 1.487      ;
; -1.221 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[3]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 1.000        ; -0.719     ; 1.487      ;
; -1.221 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[10]         ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 1.000        ; -0.719     ; 1.487      ;
; -1.221 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[2]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 1.000        ; -0.719     ; 1.487      ;
; -1.221 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|mosi~en             ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 1.000        ; -0.719     ; 1.487      ;
; -1.221 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[7]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 1.000        ; -0.719     ; 1.487      ;
; -1.221 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[4]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 1.000        ; -0.719     ; 1.487      ;
; -1.221 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[5]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 1.000        ; -0.719     ; 1.487      ;
; -1.221 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[6]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 1.000        ; -0.719     ; 1.487      ;
; -0.951 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|state               ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 1.000        ; -0.400     ; 1.536      ;
; -0.951 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|busy                ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 1.000        ; -0.400     ; 1.536      ;
; -0.635 ; RST                   ; mcp4725_dac:dac|wait_cnt[6]                               ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.061     ; 1.569      ;
; -0.541 ; RST                   ; mcp4725_dac:dac|wait_cnt[31]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.055     ; 1.481      ;
; -0.541 ; RST                   ; mcp4725_dac:dac|wait_cnt[17]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.055     ; 1.481      ;
; -0.541 ; RST                   ; mcp4725_dac:dac|wait_cnt[7]                               ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.055     ; 1.481      ;
; -0.541 ; RST                   ; mcp4725_dac:dac|wait_cnt[14]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.055     ; 1.481      ;
; -0.541 ; RST                   ; mcp4725_dac:dac|wait_cnt[16]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.055     ; 1.481      ;
; -0.541 ; RST                   ; mcp4725_dac:dac|wait_cnt[18]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.055     ; 1.481      ;
; -0.541 ; RST                   ; mcp4725_dac:dac|wait_cnt[20]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.055     ; 1.481      ;
; -0.541 ; RST                   ; mcp4725_dac:dac|wait_cnt[21]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.055     ; 1.481      ;
; -0.541 ; RST                   ; mcp4725_dac:dac|wait_cnt[22]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.055     ; 1.481      ;
; -0.541 ; RST                   ; mcp4725_dac:dac|wait_cnt[26]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.055     ; 1.481      ;
; -0.541 ; RST                   ; mcp4725_dac:dac|wait_cnt[27]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.055     ; 1.481      ;
; -0.541 ; RST                   ; mcp4725_dac:dac|wait_cnt[28]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.055     ; 1.481      ;
; -0.541 ; RST                   ; mcp4725_dac:dac|wait_cnt[30]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.055     ; 1.481      ;
; -0.541 ; RST                   ; mcp4725_dac:dac|wait_cnt[13]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.055     ; 1.481      ;
; -0.541 ; RST                   ; mcp4725_dac:dac|wait_cnt[4]                               ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.055     ; 1.481      ;
; -0.535 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|sda_int        ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.058     ; 1.472      ;
; -0.535 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[2]     ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.058     ; 1.472      ;
; -0.535 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[0]     ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.058     ; 1.472      ;
; -0.535 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[1]     ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.058     ; 1.472      ;
; -0.535 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.slv_ack1 ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.058     ; 1.472      ;
; -0.535 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.slv_ack2 ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.058     ; 1.472      ;
; -0.535 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.mstr_ack ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.058     ; 1.472      ;
; -0.528 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|ack_error      ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.061     ; 1.462      ;
; -0.528 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|scl_ena        ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.061     ; 1.462      ;
; -0.511 ; RST                   ; CLK_ADJUST:CLOCK_ADJ|prev_decr                            ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.258      ; 1.764      ;
; -0.511 ; RST                   ; CLK_ADJUST:CLOCK_ADJ|prev_incr                            ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.258      ; 1.764      ;
; -0.359 ; RST                   ; mcp4725_dac:dac|ena                                       ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.057     ; 1.297      ;
; -0.359 ; RST                   ; mcp4725_dac:dac|state.ST_IDLE                             ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.057     ; 1.297      ;
; -0.359 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|busy           ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.057     ; 1.297      ;
; -0.359 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.wr       ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.057     ; 1.297      ;
; -0.359 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.command  ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.057     ; 1.297      ;
; -0.359 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.ready    ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.057     ; 1.297      ;
; -0.359 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.start    ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.057     ; 1.297      ;
; -0.359 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.stop     ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.057     ; 1.297      ;
; -0.359 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.rd       ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.057     ; 1.297      ;
; -0.359 ; RST                   ; mcp4725_dac:dac|busy_prev[0]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.057     ; 1.297      ;
; -0.359 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|stretch        ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.057     ; 1.297      ;
; -0.359 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[3]       ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.057     ; 1.297      ;
; -0.272 ; RST                   ; mcp4725_dac:dac|state.ST_STOP                             ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.276      ; 1.543      ;
; -0.272 ; RST                   ; mcp4725_dac:dac|state.ST_START                            ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.276      ; 1.543      ;
; -0.272 ; RST                   ; mcp4725_dac:dac|busy_prev[1]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.276      ; 1.543      ;
; -0.263 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[0]       ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.248      ; 1.506      ;
; -0.263 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[2]       ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.248      ; 1.506      ;
; -0.263 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[6]       ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.248      ; 1.506      ;
; -0.263 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[4]       ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.248      ; 1.506      ;
; -0.263 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[5]       ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.248      ; 1.506      ;
; -0.263 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[1]       ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.248      ; 1.506      ;
; -0.187 ; RST                   ; mcp4725_dac:dac|wait_cnt[1]                               ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.256      ; 1.438      ;
; -0.187 ; RST                   ; mcp4725_dac:dac|wait_cnt[2]                               ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.256      ; 1.438      ;
; -0.187 ; RST                   ; mcp4725_dac:dac|wait_cnt[3]                               ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.256      ; 1.438      ;
; -0.129 ; RST                   ; mcp4725_dac:dac|state.ST_WR_1                             ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.056     ; 1.068      ;
; -0.129 ; RST                   ; mcp4725_dac:dac|state.ST_WR_2                             ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.056     ; 1.068      ;
; 0.184  ; RST                   ; mcp4725_dac:dac|wait_cnt[0]                               ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.257      ; 1.068      ;
; 0.184  ; RST                   ; mcp4725_dac:dac|wait_cnt[5]                               ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.257      ; 1.068      ;
; 0.184  ; RST                   ; mcp4725_dac:dac|wait_cnt[11]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.257      ; 1.068      ;
; 0.184  ; RST                   ; mcp4725_dac:dac|wait_cnt[12]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.257      ; 1.068      ;
; 0.184  ; RST                   ; mcp4725_dac:dac|wait_cnt[15]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.257      ; 1.068      ;
; 0.184  ; RST                   ; mcp4725_dac:dac|wait_cnt[19]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.257      ; 1.068      ;
; 0.184  ; RST                   ; mcp4725_dac:dac|wait_cnt[23]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.257      ; 1.068      ;
; 0.184  ; RST                   ; mcp4725_dac:dac|wait_cnt[24]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.257      ; 1.068      ;
; 0.184  ; RST                   ; mcp4725_dac:dac|wait_cnt[25]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.257      ; 1.068      ;
; 0.184  ; RST                   ; mcp4725_dac:dac|wait_cnt[29]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.257      ; 1.068      ;
; 0.184  ; RST                   ; mcp4725_dac:dac|wait_cnt[10]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.257      ; 1.068      ;
; 0.184  ; RST                   ; mcp4725_dac:dac|wait_cnt[9]                               ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.257      ; 1.068      ;
; 0.184  ; RST                   ; mcp4725_dac:dac|wait_cnt[8]                               ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.257      ; 1.068      ;
+--------+-----------------------+-----------------------------------------------------------+-------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'CLOCK_50'                                                                                                                                         ;
+-------+-----------------------+-----------------------------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                                                   ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; 0.436 ; RST                   ; mcp4725_dac:dac|wait_cnt[0]                               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.381      ; 0.961      ;
; 0.436 ; RST                   ; mcp4725_dac:dac|wait_cnt[5]                               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.381      ; 0.961      ;
; 0.436 ; RST                   ; mcp4725_dac:dac|wait_cnt[11]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.381      ; 0.961      ;
; 0.436 ; RST                   ; mcp4725_dac:dac|wait_cnt[12]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.381      ; 0.961      ;
; 0.436 ; RST                   ; mcp4725_dac:dac|wait_cnt[15]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.381      ; 0.961      ;
; 0.436 ; RST                   ; mcp4725_dac:dac|wait_cnt[19]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.381      ; 0.961      ;
; 0.436 ; RST                   ; mcp4725_dac:dac|wait_cnt[23]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.381      ; 0.961      ;
; 0.436 ; RST                   ; mcp4725_dac:dac|wait_cnt[24]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.381      ; 0.961      ;
; 0.436 ; RST                   ; mcp4725_dac:dac|wait_cnt[25]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.381      ; 0.961      ;
; 0.436 ; RST                   ; mcp4725_dac:dac|wait_cnt[29]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.381      ; 0.961      ;
; 0.436 ; RST                   ; mcp4725_dac:dac|wait_cnt[10]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.381      ; 0.961      ;
; 0.436 ; RST                   ; mcp4725_dac:dac|wait_cnt[9]                               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.381      ; 0.961      ;
; 0.436 ; RST                   ; mcp4725_dac:dac|wait_cnt[8]                               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.381      ; 0.961      ;
; 0.761 ; RST                   ; mcp4725_dac:dac|state.ST_WR_1                             ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.056      ; 0.961      ;
; 0.761 ; RST                   ; mcp4725_dac:dac|state.ST_WR_2                             ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.056      ; 0.961      ;
; 0.813 ; RST                   ; mcp4725_dac:dac|wait_cnt[1]                               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.380      ; 1.337      ;
; 0.813 ; RST                   ; mcp4725_dac:dac|wait_cnt[2]                               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.380      ; 1.337      ;
; 0.813 ; RST                   ; mcp4725_dac:dac|wait_cnt[3]                               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.380      ; 1.337      ;
; 0.862 ; RST                   ; mcp4725_dac:dac|state.ST_STOP                             ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.402      ; 1.408      ;
; 0.862 ; RST                   ; mcp4725_dac:dac|state.ST_START                            ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.402      ; 1.408      ;
; 0.862 ; RST                   ; mcp4725_dac:dac|busy_prev[1]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.402      ; 1.408      ;
; 0.882 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[0]       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.372      ; 1.398      ;
; 0.882 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[2]       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.372      ; 1.398      ;
; 0.882 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[6]       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.372      ; 1.398      ;
; 0.882 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[4]       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.372      ; 1.398      ;
; 0.882 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[5]       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.372      ; 1.398      ;
; 0.882 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[1]       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.372      ; 1.398      ;
; 0.973 ; RST                   ; mcp4725_dac:dac|ena                                       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.054      ; 1.171      ;
; 0.973 ; RST                   ; mcp4725_dac:dac|state.ST_IDLE                             ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.054      ; 1.171      ;
; 0.973 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|busy           ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.054      ; 1.171      ;
; 0.973 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.wr       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.054      ; 1.171      ;
; 0.973 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.command  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.054      ; 1.171      ;
; 0.973 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.ready    ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.054      ; 1.171      ;
; 0.973 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.start    ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.054      ; 1.171      ;
; 0.973 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.stop     ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.054      ; 1.171      ;
; 0.973 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.rd       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.054      ; 1.171      ;
; 0.973 ; RST                   ; mcp4725_dac:dac|busy_prev[0]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.054      ; 1.171      ;
; 0.973 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|stretch        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.054      ; 1.171      ;
; 0.973 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[3]       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.054      ; 1.171      ;
; 1.114 ; RST                   ; CLK_ADJUST:CLOCK_ADJ|prev_decr                            ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.382      ; 1.640      ;
; 1.114 ; RST                   ; CLK_ADJUST:CLOCK_ADJ|prev_incr                            ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.382      ; 1.640      ;
; 1.165 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|sda_int        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.053      ; 1.362      ;
; 1.165 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[2]     ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.053      ; 1.362      ;
; 1.165 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[0]     ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.053      ; 1.362      ;
; 1.165 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[1]     ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.053      ; 1.362      ;
; 1.165 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.slv_ack1 ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.053      ; 1.362      ;
; 1.165 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.slv_ack2 ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.053      ; 1.362      ;
; 1.165 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.mstr_ack ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.053      ; 1.362      ;
; 1.166 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|ack_error      ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.050      ; 1.360      ;
; 1.166 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|scl_ena        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.050      ; 1.360      ;
; 1.172 ; RST                   ; mcp4725_dac:dac|wait_cnt[31]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.056      ; 1.372      ;
; 1.172 ; RST                   ; mcp4725_dac:dac|wait_cnt[17]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.056      ; 1.372      ;
; 1.172 ; RST                   ; mcp4725_dac:dac|wait_cnt[7]                               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.056      ; 1.372      ;
; 1.172 ; RST                   ; mcp4725_dac:dac|wait_cnt[14]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.056      ; 1.372      ;
; 1.172 ; RST                   ; mcp4725_dac:dac|wait_cnt[16]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.056      ; 1.372      ;
; 1.172 ; RST                   ; mcp4725_dac:dac|wait_cnt[18]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.056      ; 1.372      ;
; 1.172 ; RST                   ; mcp4725_dac:dac|wait_cnt[20]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.056      ; 1.372      ;
; 1.172 ; RST                   ; mcp4725_dac:dac|wait_cnt[21]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.056      ; 1.372      ;
; 1.172 ; RST                   ; mcp4725_dac:dac|wait_cnt[22]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.056      ; 1.372      ;
; 1.172 ; RST                   ; mcp4725_dac:dac|wait_cnt[26]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.056      ; 1.372      ;
; 1.172 ; RST                   ; mcp4725_dac:dac|wait_cnt[27]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.056      ; 1.372      ;
; 1.172 ; RST                   ; mcp4725_dac:dac|wait_cnt[28]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.056      ; 1.372      ;
; 1.172 ; RST                   ; mcp4725_dac:dac|wait_cnt[30]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.056      ; 1.372      ;
; 1.172 ; RST                   ; mcp4725_dac:dac|wait_cnt[13]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.056      ; 1.372      ;
; 1.172 ; RST                   ; mcp4725_dac:dac|wait_cnt[4]                               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.056      ; 1.372      ;
; 1.242 ; RST                   ; mcp4725_dac:dac|wait_cnt[6]                               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.050      ; 1.436      ;
; 1.452 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|state               ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; -0.193     ; 1.433      ;
; 1.452 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|busy                ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; -0.193     ; 1.433      ;
; 1.744 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[1]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; -0.525     ; 1.393      ;
; 1.744 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[9]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; -0.525     ; 1.393      ;
; 1.744 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[0]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; -0.525     ; 1.393      ;
; 1.744 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[8]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; -0.525     ; 1.393      ;
; 1.744 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[11]         ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; -0.525     ; 1.393      ;
; 1.744 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[3]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; -0.525     ; 1.393      ;
; 1.744 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[10]         ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; -0.525     ; 1.393      ;
; 1.744 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[2]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; -0.525     ; 1.393      ;
; 1.744 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|mosi~en             ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; -0.525     ; 1.393      ;
; 1.744 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[7]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; -0.525     ; 1.393      ;
; 1.744 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[4]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; -0.525     ; 1.393      ;
; 1.744 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[5]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; -0.525     ; 1.393      ;
; 1.744 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[6]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; -0.525     ; 1.393      ;
; 1.971 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|ss_n[0]             ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; -0.518     ; 1.627      ;
+-------+-----------------------+-----------------------------------------------------------+-------------------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+---------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                      ;
+-------------------------------+---------+---------------+
; Clock                         ; Slack   ; End Point TNS ;
+-------------------------------+---------+---------------+
; CLOCK_50                      ; -26.906 ; -510.696      ;
; virtual_clock:vclock|virt_clk ; -0.611  ; -2.279        ;
+-------------------------------+---------+---------------+


+-------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                     ;
+-------------------------------+-------+---------------+
; Clock                         ; Slack ; End Point TNS ;
+-------------------------------+-------+---------------+
; CLOCK_50                      ; 0.178 ; 0.000         ;
; virtual_clock:vclock|virt_clk ; 0.187 ; 0.000         ;
+-------------------------------+-------+---------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+----------+--------+-------------------+
; Clock    ; Slack  ; End Point TNS     ;
+----------+--------+-------------------+
; CLOCK_50 ; -0.773 ; -8.807            ;
+----------+--------+-------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+----------+-------+-------------------+
; Clock    ; Slack ; End Point TNS     ;
+----------+-------+-------------------+
; CLOCK_50 ; 0.284 ; 0.000             ;
+----------+-------+-------------------+


+--------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary       ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; CLOCK_50                      ; -3.000 ; -279.391      ;
; virtual_clock:vclock|virt_clk ; -1.000 ; -14.000       ;
+-------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                              ;
+---------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -26.906 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[20] ; virtual_clock:vclock|virt_clk    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.030     ; 27.863     ;
; -26.902 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[19] ; virtual_clock:vclock|virt_clk    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.030     ; 27.859     ;
; -26.820 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[18] ; virtual_clock:vclock|virt_clk    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.030     ; 27.777     ;
; -26.809 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[21] ; virtual_clock:vclock|virt_clk    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.030     ; 27.766     ;
; -26.786 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[14] ; virtual_clock:vclock|virt_clk    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 27.739     ;
; -26.780 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[15] ; virtual_clock:vclock|virt_clk    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 27.733     ;
; -26.721 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[16] ; virtual_clock:vclock|virt_clk    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 27.674     ;
; -26.571 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[13] ; virtual_clock:vclock|virt_clk    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 27.524     ;
; -26.466 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[20] ; virtual_clock:vclock|vclk_cnt[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.030     ; 27.423     ;
; -26.462 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[19] ; virtual_clock:vclock|vclk_cnt[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.030     ; 27.419     ;
; -26.390 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[12] ; virtual_clock:vclock|virt_clk    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 27.343     ;
; -26.380 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[18] ; virtual_clock:vclock|vclk_cnt[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.030     ; 27.337     ;
; -26.369 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[21] ; virtual_clock:vclock|vclk_cnt[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.030     ; 27.326     ;
; -26.350 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[20] ; virtual_clock:vclock|vclk_cnt[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.171      ; 27.508     ;
; -26.349 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[20] ; virtual_clock:vclock|vclk_cnt[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.171      ; 27.507     ;
; -26.349 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[20] ; virtual_clock:vclock|vclk_cnt[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.171      ; 27.507     ;
; -26.346 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[14] ; virtual_clock:vclock|vclk_cnt[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 27.299     ;
; -26.346 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[19] ; virtual_clock:vclock|vclk_cnt[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.171      ; 27.504     ;
; -26.345 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[19] ; virtual_clock:vclock|vclk_cnt[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.171      ; 27.503     ;
; -26.345 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[19] ; virtual_clock:vclock|vclk_cnt[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.171      ; 27.503     ;
; -26.340 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[10] ; virtual_clock:vclock|virt_clk    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.232     ; 27.095     ;
; -26.340 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[15] ; virtual_clock:vclock|vclk_cnt[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 27.293     ;
; -26.311 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[17] ; virtual_clock:vclock|virt_clk    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 27.264     ;
; -26.303 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[11] ; virtual_clock:vclock|virt_clk    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 27.256     ;
; -26.281 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[16] ; virtual_clock:vclock|vclk_cnt[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 27.234     ;
; -26.276 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[20] ; virtual_clock:vclock|vclk_cnt[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.160      ; 27.423     ;
; -26.275 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[20] ; virtual_clock:vclock|vclk_cnt[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.160      ; 27.422     ;
; -26.272 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[19] ; virtual_clock:vclock|vclk_cnt[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.160      ; 27.419     ;
; -26.271 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[19] ; virtual_clock:vclock|vclk_cnt[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.160      ; 27.418     ;
; -26.264 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[18] ; virtual_clock:vclock|vclk_cnt[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.171      ; 27.422     ;
; -26.263 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[18] ; virtual_clock:vclock|vclk_cnt[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.171      ; 27.421     ;
; -26.263 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[18] ; virtual_clock:vclock|vclk_cnt[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.171      ; 27.421     ;
; -26.253 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[21] ; virtual_clock:vclock|vclk_cnt[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.171      ; 27.411     ;
; -26.252 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[21] ; virtual_clock:vclock|vclk_cnt[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.171      ; 27.410     ;
; -26.252 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[21] ; virtual_clock:vclock|vclk_cnt[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.171      ; 27.410     ;
; -26.230 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[14] ; virtual_clock:vclock|vclk_cnt[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.167      ; 27.384     ;
; -26.229 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[14] ; virtual_clock:vclock|vclk_cnt[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.167      ; 27.383     ;
; -26.229 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[14] ; virtual_clock:vclock|vclk_cnt[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.167      ; 27.383     ;
; -26.224 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[15] ; virtual_clock:vclock|vclk_cnt[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.167      ; 27.378     ;
; -26.223 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[15] ; virtual_clock:vclock|vclk_cnt[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.167      ; 27.377     ;
; -26.223 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[15] ; virtual_clock:vclock|vclk_cnt[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.167      ; 27.377     ;
; -26.190 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[18] ; virtual_clock:vclock|vclk_cnt[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.160      ; 27.337     ;
; -26.189 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[18] ; virtual_clock:vclock|vclk_cnt[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.160      ; 27.336     ;
; -26.179 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[21] ; virtual_clock:vclock|vclk_cnt[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.160      ; 27.326     ;
; -26.178 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[21] ; virtual_clock:vclock|vclk_cnt[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.160      ; 27.325     ;
; -26.165 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[16] ; virtual_clock:vclock|vclk_cnt[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.167      ; 27.319     ;
; -26.164 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[16] ; virtual_clock:vclock|vclk_cnt[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.167      ; 27.318     ;
; -26.164 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[16] ; virtual_clock:vclock|vclk_cnt[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.167      ; 27.318     ;
; -26.156 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[14] ; virtual_clock:vclock|vclk_cnt[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.156      ; 27.299     ;
; -26.155 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[14] ; virtual_clock:vclock|vclk_cnt[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.156      ; 27.298     ;
; -26.150 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[15] ; virtual_clock:vclock|vclk_cnt[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.156      ; 27.293     ;
; -26.149 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[15] ; virtual_clock:vclock|vclk_cnt[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.156      ; 27.292     ;
; -26.131 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[13] ; virtual_clock:vclock|vclk_cnt[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 27.084     ;
; -26.091 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[16] ; virtual_clock:vclock|vclk_cnt[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.156      ; 27.234     ;
; -26.090 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[9]  ; virtual_clock:vclock|virt_clk    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 27.043     ;
; -26.090 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[16] ; virtual_clock:vclock|vclk_cnt[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.156      ; 27.233     ;
; -26.082 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[8]  ; virtual_clock:vclock|virt_clk    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 27.035     ;
; -26.015 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[13] ; virtual_clock:vclock|vclk_cnt[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.167      ; 27.169     ;
; -26.014 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[13] ; virtual_clock:vclock|vclk_cnt[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.167      ; 27.168     ;
; -26.014 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[13] ; virtual_clock:vclock|vclk_cnt[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.167      ; 27.168     ;
; -25.997 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[6]  ; virtual_clock:vclock|virt_clk    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.234     ; 26.750     ;
; -25.950 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[12] ; virtual_clock:vclock|vclk_cnt[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 26.903     ;
; -25.941 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[13] ; virtual_clock:vclock|vclk_cnt[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.156      ; 27.084     ;
; -25.940 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[13] ; virtual_clock:vclock|vclk_cnt[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.156      ; 27.083     ;
; -25.914 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[7]  ; virtual_clock:vclock|virt_clk    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 26.867     ;
; -25.900 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[10] ; virtual_clock:vclock|vclk_cnt[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.232     ; 26.655     ;
; -25.871 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[17] ; virtual_clock:vclock|vclk_cnt[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 26.824     ;
; -25.863 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[11] ; virtual_clock:vclock|vclk_cnt[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 26.816     ;
; -25.834 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[12] ; virtual_clock:vclock|vclk_cnt[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.167      ; 26.988     ;
; -25.833 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[12] ; virtual_clock:vclock|vclk_cnt[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.167      ; 26.987     ;
; -25.833 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[12] ; virtual_clock:vclock|vclk_cnt[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.167      ; 26.987     ;
; -25.784 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[10] ; virtual_clock:vclock|vclk_cnt[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.031     ; 26.740     ;
; -25.783 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[10] ; virtual_clock:vclock|vclk_cnt[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.031     ; 26.739     ;
; -25.783 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[10] ; virtual_clock:vclock|vclk_cnt[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.031     ; 26.739     ;
; -25.760 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[12] ; virtual_clock:vclock|vclk_cnt[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.156      ; 26.903     ;
; -25.759 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[12] ; virtual_clock:vclock|vclk_cnt[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.156      ; 26.902     ;
; -25.755 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[17] ; virtual_clock:vclock|vclk_cnt[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.167      ; 26.909     ;
; -25.754 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[17] ; virtual_clock:vclock|vclk_cnt[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.167      ; 26.908     ;
; -25.754 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[17] ; virtual_clock:vclock|vclk_cnt[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.167      ; 26.908     ;
; -25.747 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[11] ; virtual_clock:vclock|vclk_cnt[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.167      ; 26.901     ;
; -25.746 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[11] ; virtual_clock:vclock|vclk_cnt[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.167      ; 26.900     ;
; -25.746 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[11] ; virtual_clock:vclock|vclk_cnt[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.167      ; 26.900     ;
; -25.710 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[10] ; virtual_clock:vclock|vclk_cnt[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 26.655     ;
; -25.709 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[10] ; virtual_clock:vclock|vclk_cnt[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 26.654     ;
; -25.681 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[17] ; virtual_clock:vclock|vclk_cnt[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.156      ; 26.824     ;
; -25.680 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[17] ; virtual_clock:vclock|vclk_cnt[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.156      ; 26.823     ;
; -25.673 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[11] ; virtual_clock:vclock|vclk_cnt[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.156      ; 26.816     ;
; -25.672 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[11] ; virtual_clock:vclock|vclk_cnt[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.156      ; 26.815     ;
; -25.650 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[9]  ; virtual_clock:vclock|vclk_cnt[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 26.603     ;
; -25.642 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[8]  ; virtual_clock:vclock|vclk_cnt[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 26.595     ;
; -25.557 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[6]  ; virtual_clock:vclock|vclk_cnt[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.234     ; 26.310     ;
; -25.534 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[9]  ; virtual_clock:vclock|vclk_cnt[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.167      ; 26.688     ;
; -25.533 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[9]  ; virtual_clock:vclock|vclk_cnt[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.167      ; 26.687     ;
; -25.533 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[9]  ; virtual_clock:vclock|vclk_cnt[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.167      ; 26.687     ;
; -25.526 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[8]  ; virtual_clock:vclock|vclk_cnt[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.167      ; 26.680     ;
; -25.525 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[8]  ; virtual_clock:vclock|vclk_cnt[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.167      ; 26.679     ;
; -25.525 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[8]  ; virtual_clock:vclock|vclk_cnt[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.167      ; 26.679     ;
; -25.474 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[7]  ; virtual_clock:vclock|vclk_cnt[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 26.427     ;
; -25.460 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[9]  ; virtual_clock:vclock|vclk_cnt[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.156      ; 26.603     ;
; -25.459 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[9]  ; virtual_clock:vclock|vclk_cnt[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.156      ; 26.602     ;
+---------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'virtual_clock:vclock|virt_clk'                                                                                                                                     ;
+--------+---------------------------------------+---------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -0.611 ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.039     ; 1.559      ;
; -0.607 ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.039     ; 1.555      ;
; -0.572 ; de0nano_adc:adc|spi_comm_delay[5]     ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.039     ; 1.520      ;
; -0.568 ; de0nano_adc:adc|spi_comm_delay[5]     ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.039     ; 1.516      ;
; -0.566 ; de0nano_adc:adc|init_delay[1]         ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.038     ; 1.515      ;
; -0.562 ; de0nano_adc:adc|init_delay[1]         ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.038     ; 1.511      ;
; -0.557 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.036     ; 1.508      ;
; -0.556 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.039     ; 1.504      ;
; -0.552 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.039     ; 1.500      ;
; -0.547 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.036     ; 1.498      ;
; -0.532 ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.039     ; 1.480      ;
; -0.525 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.039     ; 1.473      ;
; -0.521 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.039     ; 1.469      ;
; -0.518 ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.039     ; 1.466      ;
; -0.514 ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.039     ; 1.462      ;
; -0.493 ; de0nano_adc:adc|spi_comm_delay[5]     ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.039     ; 1.441      ;
; -0.477 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.039     ; 1.425      ;
; -0.446 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.039     ; 1.394      ;
; -0.439 ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.039     ; 1.387      ;
; -0.409 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.039     ; 1.357      ;
; -0.405 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.039     ; 1.353      ;
; -0.391 ; de0nano_adc:adc|init_delay[1]         ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.038     ; 1.340      ;
; -0.385 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.036     ; 1.336      ;
; -0.373 ; de0nano_adc:adc|init_delay[0]         ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.038     ; 1.322      ;
; -0.369 ; de0nano_adc:adc|init_delay[0]         ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.038     ; 1.318      ;
; -0.330 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.039     ; 1.278      ;
; -0.282 ; de0nano_adc:adc|init_delay[2]         ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.038     ; 1.231      ;
; -0.278 ; de0nano_adc:adc|init_delay[2]         ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.038     ; 1.227      ;
; -0.198 ; de0nano_adc:adc|init_delay[0]         ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.038     ; 1.147      ;
; -0.162 ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|enable                ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.037     ; 1.112      ;
; -0.160 ; de0nano_adc:adc|state.initialize~reg0 ; de0nano_adc:adc|reset                 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.034     ; 1.113      ;
; -0.144 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|enable                ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.037     ; 1.094      ;
; -0.130 ; de0nano_adc:adc|init_delay[1]         ; de0nano_adc:adc|reset                 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.036     ; 1.081      ;
; -0.107 ; de0nano_adc:adc|init_delay[2]         ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.038     ; 1.056      ;
; -0.081 ; de0nano_adc:adc|spi_comm_delay[5]     ; de0nano_adc:adc|enable                ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.037     ; 1.031      ;
; -0.073 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|enable                ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.037     ; 1.023      ;
; -0.069 ; de0nano_adc:adc|state.initialize~reg0 ; de0nano_adc:adc|init_delay[1]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.034     ; 1.022      ;
; -0.069 ; de0nano_adc:adc|state.initialize~reg0 ; de0nano_adc:adc|init_delay[0]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.034     ; 1.022      ;
; -0.069 ; de0nano_adc:adc|state.initialize~reg0 ; de0nano_adc:adc|init_delay[2]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.034     ; 1.022      ;
; -0.065 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|enable                ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.037     ; 1.015      ;
; -0.055 ; de0nano_adc:adc|enable                ; de0nano_adc:adc|enable                ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.036     ; 1.006      ;
; -0.033 ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|enable                ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.037     ; 0.983      ;
; -0.020 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|enable                ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.034     ; 0.973      ;
; 0.027  ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|spi_comm_delay[4]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.036     ; 0.924      ;
; 0.058  ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|spi_comm_delay[5]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.036     ; 0.893      ;
; 0.058  ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|spi_comm_delay[4]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.036     ; 0.893      ;
; 0.061  ; de0nano_adc:adc|init_delay[0]         ; de0nano_adc:adc|reset                 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.036     ; 0.890      ;
; 0.062  ; de0nano_adc:adc|spi_comm_delay[5]     ; de0nano_adc:adc|spi_comm_delay[1]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.036     ; 0.889      ;
; 0.063  ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|spi_comm_delay[5]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.033     ; 0.891      ;
; 0.063  ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|spi_comm_delay[3]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.033     ; 0.891      ;
; 0.063  ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|spi_comm_delay[0]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.033     ; 0.891      ;
; 0.063  ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|spi_comm_delay[1]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.033     ; 0.891      ;
; 0.063  ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|spi_comm_delay[2]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.033     ; 0.891      ;
; 0.063  ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|spi_comm_delay[4]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.033     ; 0.891      ;
; 0.080  ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|spi_comm_delay[1]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.036     ; 0.871      ;
; 0.089  ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|spi_comm_delay[5]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.036     ; 0.862      ;
; 0.102  ; de0nano_adc:adc|spi_comm_delay[5]     ; de0nano_adc:adc|spi_comm_delay[0]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.036     ; 0.849      ;
; 0.102  ; de0nano_adc:adc|spi_comm_delay[5]     ; de0nano_adc:adc|spi_comm_delay[2]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.036     ; 0.849      ;
; 0.104  ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|spi_comm_delay[1]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.036     ; 0.847      ;
; 0.109  ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|spi_comm_delay[1]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.036     ; 0.842      ;
; 0.120  ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|spi_comm_delay[0]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.036     ; 0.831      ;
; 0.120  ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|spi_comm_delay[2]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.036     ; 0.831      ;
; 0.136  ; de0nano_adc:adc|state.ready~reg0      ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.036     ; 0.815      ;
; 0.143  ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|spi_comm_delay[4]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.036     ; 0.808      ;
; 0.144  ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|spi_comm_delay[0]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.036     ; 0.807      ;
; 0.144  ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|spi_comm_delay[2]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.036     ; 0.807      ;
; 0.146  ; de0nano_adc:adc|state.ready~reg0      ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.036     ; 0.805      ;
; 0.149  ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|spi_comm_delay[0]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.036     ; 0.802      ;
; 0.149  ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|spi_comm_delay[2]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.036     ; 0.802      ;
; 0.156  ; adc_run                               ; de0nano_adc:adc|state.execute~reg0    ; CLOCK_50                      ; virtual_clock:vclock|virt_clk ; 1.000        ; 0.440      ; 1.261      ;
; 0.156  ; de0nano_adc:adc|init_delay[2]         ; de0nano_adc:adc|reset                 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.036     ; 0.795      ;
; 0.163  ; adc_run                               ; de0nano_adc:adc|state.ready~reg0      ; CLOCK_50                      ; virtual_clock:vclock|virt_clk ; 1.000        ; 0.440      ; 1.254      ;
; 0.174  ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|spi_comm_delay[5]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.036     ; 0.777      ;
; 0.194  ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|spi_comm_delay[4]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.036     ; 0.757      ;
; 0.213  ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|spi_comm_delay[1]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.036     ; 0.738      ;
; 0.225  ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|spi_comm_delay[5]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.036     ; 0.726      ;
; 0.234  ; de0nano_adc:adc|init_delay[1]         ; de0nano_adc:adc|init_delay[2]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.036     ; 0.717      ;
; 0.253  ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|spi_comm_delay[0]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.036     ; 0.698      ;
; 0.253  ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|spi_comm_delay[2]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.036     ; 0.698      ;
; 0.285  ; adc_run                               ; de0nano_adc:adc|state.initialize~reg0 ; CLOCK_50                      ; virtual_clock:vclock|virt_clk ; 1.000        ; 0.440      ; 1.132      ;
; 0.309  ; de0nano_adc:adc|reset                 ; de0nano_adc:adc|reset                 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.036     ; 0.642      ;
; 0.372  ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|spi_comm_delay[3]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.036     ; 0.579      ;
; 0.399  ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|spi_comm_delay[3]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.036     ; 0.552      ;
; 0.408  ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|spi_comm_delay[0]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.036     ; 0.543      ;
; 0.539  ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|spi_comm_delay[3]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.036     ; 0.412      ;
; 0.553  ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|spi_comm_delay[1]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.036     ; 0.398      ;
; 0.559  ; de0nano_adc:adc|init_delay[0]         ; de0nano_adc:adc|init_delay[1]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.036     ; 0.392      ;
; 0.559  ; de0nano_adc:adc|init_delay[0]         ; de0nano_adc:adc|init_delay[2]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.036     ; 0.392      ;
; 0.568  ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|spi_comm_delay[5]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.036     ; 0.383      ;
; 0.592  ; de0nano_adc:adc|init_delay[0]         ; de0nano_adc:adc|init_delay[0]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.036     ; 0.359      ;
; 0.592  ; de0nano_adc:adc|state.ready~reg0      ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.036     ; 0.359      ;
; 0.592  ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|spi_comm_delay[4]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.036     ; 0.359      ;
; 0.592  ; de0nano_adc:adc|spi_comm_delay[5]     ; de0nano_adc:adc|spi_comm_delay[5]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.036     ; 0.359      ;
; 0.592  ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|spi_comm_delay[2]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.036     ; 0.359      ;
; 0.592  ; de0nano_adc:adc|init_delay[2]         ; de0nano_adc:adc|init_delay[2]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.036     ; 0.359      ;
; 0.592  ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|spi_comm_delay[3]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.036     ; 0.359      ;
; 0.592  ; de0nano_adc:adc|init_delay[1]         ; de0nano_adc:adc|init_delay[1]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.036     ; 0.359      ;
; 0.601  ; de0nano_adc:adc|state.initialize~reg0 ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.036     ; 0.350      ;
+--------+---------------------------------------+---------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                                                                ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                 ; To Node                                                   ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; 0.178 ; de0nano_adc:adc|spi_master:spi_driver|sclk                ; de0nano_adc:adc|spi_master:spi_driver|sclk                ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; de0nano_adc:adc|spi_master:spi_driver|clk_ratio[0]        ; de0nano_adc:adc|spi_master:spi_driver|clk_ratio[0]        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; virtual_clock:vclock|vclk_cnt[1]                          ; virtual_clock:vclock|vclk_cnt[1]                          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; virtual_clock:vclock|vclk_cnt[2]                          ; virtual_clock:vclock|vclk_cnt[2]                          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; virtual_clock:vclock|vclk_cnt[4]                          ; virtual_clock:vclock|vclk_cnt[4]                          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.045      ; 0.307      ;
; 0.185 ; virtual_clock:vclock|vclk_cnt[0]                          ; virtual_clock:vclock|vclk_cnt[0]                          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.045      ; 0.314      ;
; 0.186 ; mcp4725_dac:dac|data_wr[7]                                ; mcp4725_dac:dac|data_wr[7]                                ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; mcp4725_dac:dac|data_wr[4]                                ; mcp4725_dac:dac|data_wr[4]                                ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; mcp4725_dac:dac|data_wr[5]                                ; mcp4725_dac:dac|data_wr[5]                                ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; mcp4725_dac:dac|data_wr[6]                                ; mcp4725_dac:dac|data_wr[6]                                ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; de0nano_adc:adc|spi_master:spi_driver|assert_data         ; de0nano_adc:adc|spi_master:spi_driver|assert_data         ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|ack_error      ; mcp4725_dac:dac|i2c_master:i2c_master_inst|ack_error      ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|scl_ena        ; mcp4725_dac:dac|i2c_master:i2c_master_inst|scl_ena        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; adc_run                                                   ; adc_run                                                   ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; virtual_clock:vclock|vclk_cnt[5]                          ; virtual_clock:vclock|vclk_cnt[5]                          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|sda_int        ; mcp4725_dac:dac|i2c_master:i2c_master_inst|sda_int        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.wr       ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.wr       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[2]     ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[2]     ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.command  ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.command  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.ready    ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.ready    ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.rd       ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.rd       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; mcp4725_dac:dac|data_buffer[9]                            ; mcp4725_dac:dac|data_wr[1]                                ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; mcp4725_dac:dac|data_buffer[8]                            ; mcp4725_dac:dac|data_wr[0]                                ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[0]     ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[0]     ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.314      ;
; 0.196 ; mcp4725_dac:dac|data_buffer[2]                            ; mcp4725_dac:dac|data_wr[2]                                ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.316      ;
; 0.205 ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[3]        ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[4]        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.325      ;
; 0.206 ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[2]        ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[3]        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.326      ;
; 0.207 ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[10]       ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[11]       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.327      ;
; 0.208 ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[6]        ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[7]        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.328      ;
; 0.208 ; de0nano_adc:adc|spi_master:spi_driver|clk_toggles[5]      ; de0nano_adc:adc|spi_master:spi_driver|clk_toggles[5]      ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.037      ; 0.329      ;
; 0.215 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.start    ; mcp4725_dac:dac|i2c_master:i2c_master_inst|busy           ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.335      ;
; 0.218 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[0]     ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[2]     ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.338      ;
; 0.222 ; de0nano_adc:adc|spi_master:spi_driver|rx_data[11]         ; DAC_DATA[11]                                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.231      ; 0.537      ;
; 0.228 ; de0nano_adc:adc|spi_master:spi_driver|rx_data[10]         ; DAC_DATA[10]                                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.231      ; 0.543      ;
; 0.231 ; de0nano_adc:adc|spi_master:spi_driver|rx_data[2]          ; DAC_DATA[2]                                               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.231      ; 0.546      ;
; 0.232 ; de0nano_adc:adc|spi_master:spi_driver|rx_data[7]          ; DAC_DATA[7]                                               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.231      ; 0.547      ;
; 0.232 ; de0nano_adc:adc|spi_master:spi_driver|rx_data[6]          ; DAC_DATA[6]                                               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.231      ; 0.547      ;
; 0.247 ; mcp4725_dac:dac|busy_prev[0]                              ; mcp4725_dac:dac|busy_prev[1]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.242      ; 0.573      ;
; 0.260 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.ready    ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.start    ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.380      ;
; 0.265 ; mcp4725_dac:dac|state.ST_IDLE                             ; mcp4725_dac:dac|state.ST_START                            ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.242      ; 0.591      ;
; 0.266 ; virtual_clock:vclock|virt_clk                             ; virtual_clock:vclock|virt_clk                             ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; 1.160      ; 1.645      ;
; 0.269 ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[0]        ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[1]        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.045      ; 0.398      ;
; 0.278 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.wr       ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.slv_ack2 ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.035      ; 0.397      ;
; 0.279 ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[7]        ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[8]        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.399      ;
; 0.279 ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[5]        ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[6]        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.399      ;
; 0.280 ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[4]        ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[5]        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.400      ;
; 0.288 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.slv_ack2 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.stop     ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.037      ; 0.409      ;
; 0.291 ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[8]        ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[9]        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.235      ; 0.610      ;
; 0.292 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.mstr_ack ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.rd       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.037      ; 0.413      ;
; 0.294 ; de0nano_adc:adc|spi_master:spi_driver|rx_data[0]          ; DAC_DATA[0]                                               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.231      ; 0.609      ;
; 0.294 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.command  ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.slv_ack1 ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.035      ; 0.413      ;
; 0.295 ; mcp4725_dac:dac|data_buffer[11]                           ; mcp4725_dac:dac|data_wr[3]                                ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; mcp4725_dac:dac|data_buffer[0]                            ; mcp4725_dac:dac|data_wr[0]                                ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; mcp4725_dac:dac|data_buffer[10]                           ; mcp4725_dac:dac|data_wr[2]                                ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.415      ;
; 0.296 ; mcp4725_dac:dac|data_buffer[1]                            ; mcp4725_dac:dac|data_wr[1]                                ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.416      ;
; 0.298 ; mcp4725_dac:dac|data_buffer[3]                            ; mcp4725_dac:dac|data_wr[3]                                ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.418      ;
; 0.299 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[29]                          ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[29]                          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.037      ; 0.420      ;
; 0.301 ; de0nano_adc:adc|spi_master:spi_driver|clk_toggles[1]      ; de0nano_adc:adc|spi_master:spi_driver|clk_toggles[1]      ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.037      ; 0.422      ;
; 0.302 ; mcp4725_dac:dac|ena                                       ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.start    ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.422      ;
; 0.303 ; de0nano_adc:adc|spi_master:spi_driver|clk_toggles[3]      ; de0nano_adc:adc|spi_master:spi_driver|clk_toggles[3]      ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; mcp4725_dac:dac|ena                                       ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.ready    ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.423      ;
; 0.304 ; de0nano_adc:adc|spi_master:spi_driver|clk_toggles[2]      ; de0nano_adc:adc|spi_master:spi_driver|clk_toggles[2]      ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[23]                          ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[23]                          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[31]                          ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[31]                          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.037      ; 0.427      ;
; 0.307 ; mcp4725_dac:dac|ena                                       ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.rd       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.427      ;
; 0.310 ; de0nano_adc:adc|spi_master:spi_driver|rx_data[8]          ; DAC_DATA[8]                                               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.231      ; 0.625      ;
; 0.310 ; de0nano_adc:adc|spi_master:spi_driver|rx_data[4]          ; DAC_DATA[4]                                               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.231      ; 0.625      ;
; 0.311 ; de0nano_adc:adc|spi_master:spi_driver|clk_toggles[4]      ; de0nano_adc:adc|spi_master:spi_driver|clk_toggles[4]      ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.037      ; 0.432      ;
; 0.311 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.start    ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.command  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.431      ;
; 0.315 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[16]                          ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[16]                          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.037      ; 0.436      ;
; 0.320 ; de0nano_adc:adc|spi_master:spi_driver|rx_data[9]          ; DAC_DATA[9]                                               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.231      ; 0.635      ;
; 0.321 ; mcp4725_dac:dac|state.ST_WR_2                             ; mcp4725_dac:dac|state.ST_STOP                             ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.242      ; 0.647      ;
; 0.321 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[0]     ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.mstr_ack ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.441      ;
; 0.321 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[0]     ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.slv_ack2 ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.441      ;
; 0.322 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[0]     ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.slv_ack1 ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.442      ;
; 0.327 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|busy           ; mcp4725_dac:dac|busy_prev[0]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.447      ;
; 0.330 ; de0nano_adc:adc|spi_master:spi_driver|clk_toggles[0]      ; de0nano_adc:adc|spi_master:spi_driver|clk_toggles[0]      ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.037      ; 0.451      ;
; 0.340 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|ack_error      ; mcp4725_dac:dac|state.ST_STOP                             ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.246      ; 0.670      ;
; 0.347 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[1]     ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.slv_ack1 ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.467      ;
; 0.348 ; mcp4725_dac:dac|data_wr[7]                                ; mcp4725_dac:dac|i2c_master:i2c_master_inst|data_tx[7]     ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.468      ;
; 0.349 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[2]     ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.mstr_ack ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.469      ;
; 0.351 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[2]     ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.slv_ack2 ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.471      ;
; 0.360 ; mcp4725_dac:dac|busy_prev[0]                              ; mcp4725_dac:dac|state.ST_STOP                             ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.242      ; 0.686      ;
; 0.361 ; mcp4725_dac:dac|data_wr[6]                                ; mcp4725_dac:dac|i2c_master:i2c_master_inst|data_tx[6]     ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.481      ;
; 0.361 ; de0nano_adc:adc|spi_master:spi_driver|state               ; de0nano_adc:adc|spi_master:spi_driver|state               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.045      ; 0.490      ;
; 0.362 ; de0nano_adc:adc|spi_master:spi_driver|rx_data[1]          ; DAC_DATA[1]                                               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.231      ; 0.677      ;
; 0.362 ; mcp4725_dac:dac|data_wr[5]                                ; mcp4725_dac:dac|i2c_master:i2c_master_inst|data_tx[5]     ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.482      ;
; 0.364 ; de0nano_adc:adc|spi_master:spi_driver|state               ; de0nano_adc:adc|spi_master:spi_driver|busy                ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.045      ; 0.493      ;
; 0.366 ; de0nano_adc:adc|spi_master:spi_driver|rx_data[3]          ; DAC_DATA[3]                                               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.231      ; 0.681      ;
; 0.366 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[28]                          ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[28]                          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.037      ; 0.487      ;
; 0.372 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[27]                          ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[27]                          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.037      ; 0.493      ;
; 0.374 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[30]                          ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[30]                          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.037      ; 0.495      ;
; 0.375 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[26]                          ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[26]                          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.037      ; 0.496      ;
; 0.379 ; mcp4725_dac:dac|state.ST_WR_1                             ; mcp4725_dac:dac|state.ST_STOP                             ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.242      ; 0.705      ;
; 0.380 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.stop     ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.ready    ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.500      ;
; 0.382 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[15]                          ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[15]                          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.037      ; 0.503      ;
; 0.382 ; mcp4725_dac:dac|data_buffer[6]                            ; mcp4725_dac:dac|data_wr[6]                                ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.034      ; 0.500      ;
; 0.385 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[1]     ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[2]     ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.505      ;
; 0.388 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[1]     ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.mstr_ack ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.508      ;
; 0.388 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.rd       ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.mstr_ack ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.035      ; 0.507      ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+-------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'virtual_clock:vclock|virt_clk'                                                                                                                                     ;
+-------+---------------------------------------+---------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.187 ; de0nano_adc:adc|state.initialize~reg0 ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; de0nano_adc:adc|init_delay[1]         ; de0nano_adc:adc|init_delay[1]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; de0nano_adc:adc|init_delay[2]         ; de0nano_adc:adc|init_delay[2]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; de0nano_adc:adc|state.ready~reg0      ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; de0nano_adc:adc|spi_comm_delay[5]     ; de0nano_adc:adc|spi_comm_delay[5]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|spi_comm_delay[3]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|spi_comm_delay[1]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|spi_comm_delay[2]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|spi_comm_delay[4]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; de0nano_adc:adc|init_delay[0]         ; de0nano_adc:adc|init_delay[0]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|spi_comm_delay[0]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.036      ; 0.314      ;
; 0.200 ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|spi_comm_delay[5]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.036      ; 0.320      ;
; 0.207 ; de0nano_adc:adc|init_delay[0]         ; de0nano_adc:adc|init_delay[1]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.036      ; 0.327      ;
; 0.207 ; de0nano_adc:adc|init_delay[0]         ; de0nano_adc:adc|init_delay[2]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.036      ; 0.327      ;
; 0.216 ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|spi_comm_delay[1]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.036      ; 0.336      ;
; 0.220 ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|spi_comm_delay[3]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.036      ; 0.340      ;
; 0.274 ; adc_run                               ; de0nano_adc:adc|state.initialize~reg0 ; CLOCK_50                      ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.567      ; 0.955      ;
; 0.316 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|spi_comm_delay[2]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.036      ; 0.436      ;
; 0.322 ; adc_run                               ; de0nano_adc:adc|state.execute~reg0    ; CLOCK_50                      ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.567      ; 1.003      ;
; 0.324 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|spi_comm_delay[3]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.036      ; 0.444      ;
; 0.328 ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|spi_comm_delay[0]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.036      ; 0.448      ;
; 0.336 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|spi_comm_delay[2]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.036      ; 0.456      ;
; 0.337 ; adc_run                               ; de0nano_adc:adc|state.ready~reg0      ; CLOCK_50                      ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.567      ; 1.018      ;
; 0.337 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|spi_comm_delay[1]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.036      ; 0.457      ;
; 0.345 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|spi_comm_delay[3]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.036      ; 0.465      ;
; 0.395 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|enable                ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.035      ; 0.514      ;
; 0.419 ; de0nano_adc:adc|state.ready~reg0      ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.036      ; 0.539      ;
; 0.430 ; de0nano_adc:adc|reset                 ; de0nano_adc:adc|reset                 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.036      ; 0.550      ;
; 0.473 ; de0nano_adc:adc|init_delay[1]         ; de0nano_adc:adc|init_delay[2]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.036      ; 0.593      ;
; 0.477 ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|spi_comm_delay[5]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.036      ; 0.597      ;
; 0.477 ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|spi_comm_delay[4]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.036      ; 0.597      ;
; 0.480 ; de0nano_adc:adc|state.ready~reg0      ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.036      ; 0.600      ;
; 0.520 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|spi_comm_delay[5]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.036      ; 0.640      ;
; 0.520 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|spi_comm_delay[4]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.036      ; 0.640      ;
; 0.531 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|spi_comm_delay[2]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.036      ; 0.651      ;
; 0.531 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|spi_comm_delay[0]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.036      ; 0.651      ;
; 0.561 ; de0nano_adc:adc|init_delay[2]         ; de0nano_adc:adc|reset                 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.036      ; 0.681      ;
; 0.567 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|spi_comm_delay[1]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.036      ; 0.687      ;
; 0.568 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|spi_comm_delay[0]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.036      ; 0.688      ;
; 0.582 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|spi_comm_delay[5]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.036      ; 0.702      ;
; 0.582 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|spi_comm_delay[4]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.036      ; 0.702      ;
; 0.602 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|spi_comm_delay[5]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.036      ; 0.722      ;
; 0.602 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|spi_comm_delay[4]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.036      ; 0.722      ;
; 0.634 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|enable                ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.035      ; 0.753      ;
; 0.635 ; de0nano_adc:adc|init_delay[0]         ; de0nano_adc:adc|reset                 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.036      ; 0.755      ;
; 0.637 ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|spi_comm_delay[2]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.036      ; 0.757      ;
; 0.637 ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|spi_comm_delay[0]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.036      ; 0.757      ;
; 0.673 ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|spi_comm_delay[1]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.036      ; 0.793      ;
; 0.678 ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|enable                ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.035      ; 0.797      ;
; 0.682 ; de0nano_adc:adc|spi_comm_delay[5]     ; de0nano_adc:adc|enable                ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.035      ; 0.801      ;
; 0.686 ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|enable                ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.035      ; 0.805      ;
; 0.688 ; de0nano_adc:adc|spi_comm_delay[5]     ; de0nano_adc:adc|spi_comm_delay[2]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.036      ; 0.808      ;
; 0.688 ; de0nano_adc:adc|spi_comm_delay[5]     ; de0nano_adc:adc|spi_comm_delay[0]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.036      ; 0.808      ;
; 0.693 ; de0nano_adc:adc|enable                ; de0nano_adc:adc|enable                ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.036      ; 0.813      ;
; 0.714 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|enable                ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.035      ; 0.833      ;
; 0.724 ; de0nano_adc:adc|spi_comm_delay[5]     ; de0nano_adc:adc|spi_comm_delay[1]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.036      ; 0.844      ;
; 0.733 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|spi_comm_delay[5]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.039      ; 0.856      ;
; 0.733 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|spi_comm_delay[3]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.039      ; 0.856      ;
; 0.733 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|spi_comm_delay[0]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.039      ; 0.856      ;
; 0.733 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|spi_comm_delay[1]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.039      ; 0.856      ;
; 0.733 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|spi_comm_delay[2]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.039      ; 0.856      ;
; 0.733 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|spi_comm_delay[4]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.039      ; 0.856      ;
; 0.759 ; de0nano_adc:adc|init_delay[2]         ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.034      ; 0.877      ;
; 0.800 ; de0nano_adc:adc|init_delay[1]         ; de0nano_adc:adc|reset                 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.036      ; 0.920      ;
; 0.816 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|enable                ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.038      ; 0.938      ;
; 0.827 ; de0nano_adc:adc|state.initialize~reg0 ; de0nano_adc:adc|init_delay[1]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.038      ; 0.949      ;
; 0.827 ; de0nano_adc:adc|state.initialize~reg0 ; de0nano_adc:adc|init_delay[0]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.038      ; 0.949      ;
; 0.827 ; de0nano_adc:adc|state.initialize~reg0 ; de0nano_adc:adc|init_delay[2]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.038      ; 0.949      ;
; 0.830 ; de0nano_adc:adc|init_delay[0]         ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.034      ; 0.948      ;
; 0.879 ; de0nano_adc:adc|state.initialize~reg0 ; de0nano_adc:adc|reset                 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.038      ; 1.001      ;
; 0.914 ; de0nano_adc:adc|init_delay[2]         ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.034      ; 1.032      ;
; 0.918 ; de0nano_adc:adc|init_delay[2]         ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.034      ; 1.036      ;
; 0.938 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.036      ; 1.058      ;
; 0.943 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.033      ; 1.060      ;
; 0.985 ; de0nano_adc:adc|init_delay[0]         ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.034      ; 1.103      ;
; 0.989 ; de0nano_adc:adc|init_delay[0]         ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.034      ; 1.107      ;
; 0.997 ; de0nano_adc:adc|init_delay[1]         ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.034      ; 1.115      ;
; 1.021 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.036      ; 1.141      ;
; 1.028 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.033      ; 1.145      ;
; 1.032 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.033      ; 1.149      ;
; 1.038 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.033      ; 1.155      ;
; 1.059 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.033      ; 1.176      ;
; 1.103 ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.033      ; 1.220      ;
; 1.121 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.033      ; 1.238      ;
; 1.125 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.033      ; 1.242      ;
; 1.138 ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.033      ; 1.255      ;
; 1.142 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.033      ; 1.259      ;
; 1.146 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.033      ; 1.263      ;
; 1.152 ; de0nano_adc:adc|init_delay[1]         ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.034      ; 1.270      ;
; 1.156 ; de0nano_adc:adc|init_delay[1]         ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.034      ; 1.274      ;
; 1.183 ; de0nano_adc:adc|spi_comm_delay[5]     ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.033      ; 1.300      ;
; 1.186 ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.033      ; 1.303      ;
; 1.190 ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.033      ; 1.307      ;
; 1.221 ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.033      ; 1.338      ;
; 1.225 ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.033      ; 1.342      ;
; 1.266 ; de0nano_adc:adc|spi_comm_delay[5]     ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.033      ; 1.383      ;
; 1.270 ; de0nano_adc:adc|spi_comm_delay[5]     ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.033      ; 1.387      ;
+-------+---------------------------------------+---------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'CLOCK_50'                                                                                                                                         ;
+--------+-----------------------+-----------------------------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                                                   ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; -0.773 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|ss_n[0]             ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 1.000        ; -0.559     ; 1.191      ;
; -0.552 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[1]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 1.000        ; -0.564     ; 0.965      ;
; -0.552 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[9]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 1.000        ; -0.564     ; 0.965      ;
; -0.552 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[0]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 1.000        ; -0.564     ; 0.965      ;
; -0.552 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[8]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 1.000        ; -0.564     ; 0.965      ;
; -0.552 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[11]         ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 1.000        ; -0.564     ; 0.965      ;
; -0.552 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[3]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 1.000        ; -0.564     ; 0.965      ;
; -0.552 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[10]         ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 1.000        ; -0.564     ; 0.965      ;
; -0.552 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[2]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 1.000        ; -0.564     ; 0.965      ;
; -0.552 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|mosi~en             ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 1.000        ; -0.564     ; 0.965      ;
; -0.552 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[7]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 1.000        ; -0.564     ; 0.965      ;
; -0.552 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[4]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 1.000        ; -0.564     ; 0.965      ;
; -0.552 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[5]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 1.000        ; -0.564     ; 0.965      ;
; -0.552 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[6]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 1.000        ; -0.564     ; 0.965      ;
; -0.395 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|state               ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 1.000        ; -0.372     ; 1.000      ;
; -0.395 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|busy                ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 1.000        ; -0.372     ; 1.000      ;
; -0.058 ; RST                   ; mcp4725_dac:dac|wait_cnt[6]                               ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.040     ; 1.005      ;
; -0.005 ; RST                   ; CLK_ADJUST:CLOCK_ADJ|prev_decr                            ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.152      ; 1.144      ;
; -0.005 ; RST                   ; CLK_ADJUST:CLOCK_ADJ|prev_incr                            ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.152      ; 1.144      ;
; 0.010  ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|sda_int        ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.038     ; 0.939      ;
; 0.010  ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|ack_error      ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.041     ; 0.936      ;
; 0.010  ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|scl_ena        ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.041     ; 0.936      ;
; 0.010  ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[2]     ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.038     ; 0.939      ;
; 0.010  ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[0]     ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.038     ; 0.939      ;
; 0.010  ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[1]     ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.038     ; 0.939      ;
; 0.010  ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.slv_ack1 ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.038     ; 0.939      ;
; 0.010  ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.slv_ack2 ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.038     ; 0.939      ;
; 0.010  ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.mstr_ack ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.038     ; 0.939      ;
; 0.013  ; RST                   ; mcp4725_dac:dac|wait_cnt[31]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.036     ; 0.938      ;
; 0.013  ; RST                   ; mcp4725_dac:dac|wait_cnt[17]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.036     ; 0.938      ;
; 0.013  ; RST                   ; mcp4725_dac:dac|wait_cnt[7]                               ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.036     ; 0.938      ;
; 0.013  ; RST                   ; mcp4725_dac:dac|wait_cnt[14]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.036     ; 0.938      ;
; 0.013  ; RST                   ; mcp4725_dac:dac|wait_cnt[16]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.036     ; 0.938      ;
; 0.013  ; RST                   ; mcp4725_dac:dac|wait_cnt[18]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.036     ; 0.938      ;
; 0.013  ; RST                   ; mcp4725_dac:dac|wait_cnt[20]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.036     ; 0.938      ;
; 0.013  ; RST                   ; mcp4725_dac:dac|wait_cnt[21]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.036     ; 0.938      ;
; 0.013  ; RST                   ; mcp4725_dac:dac|wait_cnt[22]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.036     ; 0.938      ;
; 0.013  ; RST                   ; mcp4725_dac:dac|wait_cnt[26]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.036     ; 0.938      ;
; 0.013  ; RST                   ; mcp4725_dac:dac|wait_cnt[27]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.036     ; 0.938      ;
; 0.013  ; RST                   ; mcp4725_dac:dac|wait_cnt[28]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.036     ; 0.938      ;
; 0.013  ; RST                   ; mcp4725_dac:dac|wait_cnt[30]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.036     ; 0.938      ;
; 0.013  ; RST                   ; mcp4725_dac:dac|wait_cnt[13]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.036     ; 0.938      ;
; 0.013  ; RST                   ; mcp4725_dac:dac|wait_cnt[4]                               ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.036     ; 0.938      ;
; 0.133  ; RST                   ; mcp4725_dac:dac|ena                                       ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.037     ; 0.817      ;
; 0.133  ; RST                   ; mcp4725_dac:dac|state.ST_IDLE                             ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.037     ; 0.817      ;
; 0.133  ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|busy           ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.037     ; 0.817      ;
; 0.133  ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.wr       ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.037     ; 0.817      ;
; 0.133  ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.command  ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.037     ; 0.817      ;
; 0.133  ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.ready    ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.037     ; 0.817      ;
; 0.133  ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.start    ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.037     ; 0.817      ;
; 0.133  ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.stop     ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.037     ; 0.817      ;
; 0.133  ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.rd       ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.037     ; 0.817      ;
; 0.133  ; RST                   ; mcp4725_dac:dac|busy_prev[0]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.037     ; 0.817      ;
; 0.133  ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|stretch        ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.037     ; 0.817      ;
; 0.133  ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[3]       ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.037     ; 0.817      ;
; 0.159  ; RST                   ; mcp4725_dac:dac|state.ST_STOP                             ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.160      ; 0.988      ;
; 0.159  ; RST                   ; mcp4725_dac:dac|state.ST_START                            ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.160      ; 0.988      ;
; 0.159  ; RST                   ; mcp4725_dac:dac|busy_prev[1]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.160      ; 0.988      ;
; 0.160  ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[0]       ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.144      ; 0.971      ;
; 0.160  ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[2]       ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.144      ; 0.971      ;
; 0.160  ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[6]       ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.144      ; 0.971      ;
; 0.160  ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[4]       ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.144      ; 0.971      ;
; 0.160  ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[5]       ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.144      ; 0.971      ;
; 0.160  ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[1]       ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.144      ; 0.971      ;
; 0.229  ; RST                   ; mcp4725_dac:dac|wait_cnt[1]                               ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.152      ; 0.910      ;
; 0.229  ; RST                   ; mcp4725_dac:dac|wait_cnt[2]                               ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.152      ; 0.910      ;
; 0.229  ; RST                   ; mcp4725_dac:dac|wait_cnt[3]                               ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.152      ; 0.910      ;
; 0.289  ; RST                   ; mcp4725_dac:dac|state.ST_WR_1                             ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.037     ; 0.661      ;
; 0.289  ; RST                   ; mcp4725_dac:dac|state.ST_WR_2                             ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.037     ; 0.661      ;
; 0.476  ; RST                   ; mcp4725_dac:dac|wait_cnt[0]                               ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.150      ; 0.661      ;
; 0.476  ; RST                   ; mcp4725_dac:dac|wait_cnt[5]                               ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.150      ; 0.661      ;
; 0.476  ; RST                   ; mcp4725_dac:dac|wait_cnt[11]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.150      ; 0.661      ;
; 0.476  ; RST                   ; mcp4725_dac:dac|wait_cnt[12]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.150      ; 0.661      ;
; 0.476  ; RST                   ; mcp4725_dac:dac|wait_cnt[15]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.150      ; 0.661      ;
; 0.476  ; RST                   ; mcp4725_dac:dac|wait_cnt[19]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.150      ; 0.661      ;
; 0.476  ; RST                   ; mcp4725_dac:dac|wait_cnt[23]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.150      ; 0.661      ;
; 0.476  ; RST                   ; mcp4725_dac:dac|wait_cnt[24]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.150      ; 0.661      ;
; 0.476  ; RST                   ; mcp4725_dac:dac|wait_cnt[25]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.150      ; 0.661      ;
; 0.476  ; RST                   ; mcp4725_dac:dac|wait_cnt[29]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.150      ; 0.661      ;
; 0.476  ; RST                   ; mcp4725_dac:dac|wait_cnt[10]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.150      ; 0.661      ;
; 0.476  ; RST                   ; mcp4725_dac:dac|wait_cnt[9]                               ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.150      ; 0.661      ;
; 0.476  ; RST                   ; mcp4725_dac:dac|wait_cnt[8]                               ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.150      ; 0.661      ;
+--------+-----------------------+-----------------------------------------------------------+-------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'CLOCK_50'                                                                                                                                         ;
+-------+-----------------------+-----------------------------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                                                   ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; 0.284 ; RST                   ; mcp4725_dac:dac|wait_cnt[0]                               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.232      ; 0.600      ;
; 0.284 ; RST                   ; mcp4725_dac:dac|wait_cnt[5]                               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.232      ; 0.600      ;
; 0.284 ; RST                   ; mcp4725_dac:dac|wait_cnt[11]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.232      ; 0.600      ;
; 0.284 ; RST                   ; mcp4725_dac:dac|wait_cnt[12]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.232      ; 0.600      ;
; 0.284 ; RST                   ; mcp4725_dac:dac|wait_cnt[15]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.232      ; 0.600      ;
; 0.284 ; RST                   ; mcp4725_dac:dac|wait_cnt[19]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.232      ; 0.600      ;
; 0.284 ; RST                   ; mcp4725_dac:dac|wait_cnt[23]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.232      ; 0.600      ;
; 0.284 ; RST                   ; mcp4725_dac:dac|wait_cnt[24]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.232      ; 0.600      ;
; 0.284 ; RST                   ; mcp4725_dac:dac|wait_cnt[25]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.232      ; 0.600      ;
; 0.284 ; RST                   ; mcp4725_dac:dac|wait_cnt[29]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.232      ; 0.600      ;
; 0.284 ; RST                   ; mcp4725_dac:dac|wait_cnt[10]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.232      ; 0.600      ;
; 0.284 ; RST                   ; mcp4725_dac:dac|wait_cnt[9]                               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.232      ; 0.600      ;
; 0.284 ; RST                   ; mcp4725_dac:dac|wait_cnt[8]                               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.232      ; 0.600      ;
; 0.479 ; RST                   ; mcp4725_dac:dac|state.ST_WR_1                             ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.037      ; 0.600      ;
; 0.479 ; RST                   ; mcp4725_dac:dac|state.ST_WR_2                             ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.037      ; 0.600      ;
; 0.489 ; RST                   ; mcp4725_dac:dac|wait_cnt[1]                               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.234      ; 0.807      ;
; 0.489 ; RST                   ; mcp4725_dac:dac|wait_cnt[2]                               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.234      ; 0.807      ;
; 0.489 ; RST                   ; mcp4725_dac:dac|wait_cnt[3]                               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.234      ; 0.807      ;
; 0.533 ; RST                   ; mcp4725_dac:dac|state.ST_STOP                             ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.242      ; 0.859      ;
; 0.533 ; RST                   ; mcp4725_dac:dac|state.ST_START                            ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.242      ; 0.859      ;
; 0.533 ; RST                   ; mcp4725_dac:dac|busy_prev[1]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.242      ; 0.859      ;
; 0.540 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[0]       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.225      ; 0.849      ;
; 0.540 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[2]       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.225      ; 0.849      ;
; 0.540 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[6]       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.225      ; 0.849      ;
; 0.540 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[4]       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.225      ; 0.849      ;
; 0.540 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[5]       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.225      ; 0.849      ;
; 0.540 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[1]       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.225      ; 0.849      ;
; 0.596 ; RST                   ; mcp4725_dac:dac|ena                                       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.716      ;
; 0.596 ; RST                   ; mcp4725_dac:dac|state.ST_IDLE                             ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.716      ;
; 0.596 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|busy           ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.716      ;
; 0.596 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.wr       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.716      ;
; 0.596 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.command  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.716      ;
; 0.596 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.ready    ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.716      ;
; 0.596 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.start    ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.716      ;
; 0.596 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.stop     ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.716      ;
; 0.596 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.rd       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.716      ;
; 0.596 ; RST                   ; mcp4725_dac:dac|busy_prev[0]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.716      ;
; 0.596 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|stretch        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.716      ;
; 0.596 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[3]       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.716      ;
; 0.674 ; RST                   ; CLK_ADJUST:CLOCK_ADJ|prev_decr                            ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.233      ; 0.991      ;
; 0.674 ; RST                   ; CLK_ADJUST:CLOCK_ADJ|prev_incr                            ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.233      ; 0.991      ;
; 0.702 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|sda_int        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.035      ; 0.821      ;
; 0.702 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[2]     ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.035      ; 0.821      ;
; 0.702 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[0]     ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.035      ; 0.821      ;
; 0.702 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[1]     ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.035      ; 0.821      ;
; 0.702 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.slv_ack1 ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.035      ; 0.821      ;
; 0.702 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.slv_ack2 ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.035      ; 0.821      ;
; 0.702 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.mstr_ack ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.035      ; 0.821      ;
; 0.703 ; RST                   ; mcp4725_dac:dac|wait_cnt[31]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.038      ; 0.825      ;
; 0.703 ; RST                   ; mcp4725_dac:dac|wait_cnt[17]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.038      ; 0.825      ;
; 0.703 ; RST                   ; mcp4725_dac:dac|wait_cnt[7]                               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.038      ; 0.825      ;
; 0.703 ; RST                   ; mcp4725_dac:dac|wait_cnt[14]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.038      ; 0.825      ;
; 0.703 ; RST                   ; mcp4725_dac:dac|wait_cnt[16]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.038      ; 0.825      ;
; 0.703 ; RST                   ; mcp4725_dac:dac|wait_cnt[18]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.038      ; 0.825      ;
; 0.703 ; RST                   ; mcp4725_dac:dac|wait_cnt[20]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.038      ; 0.825      ;
; 0.703 ; RST                   ; mcp4725_dac:dac|wait_cnt[21]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.038      ; 0.825      ;
; 0.703 ; RST                   ; mcp4725_dac:dac|wait_cnt[22]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.038      ; 0.825      ;
; 0.703 ; RST                   ; mcp4725_dac:dac|wait_cnt[26]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.038      ; 0.825      ;
; 0.703 ; RST                   ; mcp4725_dac:dac|wait_cnt[27]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.038      ; 0.825      ;
; 0.703 ; RST                   ; mcp4725_dac:dac|wait_cnt[28]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.038      ; 0.825      ;
; 0.703 ; RST                   ; mcp4725_dac:dac|wait_cnt[30]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.038      ; 0.825      ;
; 0.703 ; RST                   ; mcp4725_dac:dac|wait_cnt[13]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.038      ; 0.825      ;
; 0.703 ; RST                   ; mcp4725_dac:dac|wait_cnt[4]                               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.038      ; 0.825      ;
; 0.709 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|ack_error      ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.033      ; 0.826      ;
; 0.709 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|scl_ena        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.033      ; 0.826      ;
; 0.753 ; RST                   ; mcp4725_dac:dac|wait_cnt[6]                               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.034      ; 0.871      ;
; 0.980 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|state               ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; -0.237     ; 0.857      ;
; 0.980 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|busy                ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; -0.237     ; 0.857      ;
; 1.157 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[1]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; -0.437     ; 0.834      ;
; 1.157 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[9]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; -0.437     ; 0.834      ;
; 1.157 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[0]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; -0.437     ; 0.834      ;
; 1.157 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[8]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; -0.437     ; 0.834      ;
; 1.157 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[11]         ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; -0.437     ; 0.834      ;
; 1.157 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[3]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; -0.437     ; 0.834      ;
; 1.157 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[10]         ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; -0.437     ; 0.834      ;
; 1.157 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[2]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; -0.437     ; 0.834      ;
; 1.157 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|mosi~en             ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; -0.437     ; 0.834      ;
; 1.157 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[7]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; -0.437     ; 0.834      ;
; 1.157 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[4]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; -0.437     ; 0.834      ;
; 1.157 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[5]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; -0.437     ; 0.834      ;
; 1.157 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[6]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; -0.437     ; 0.834      ;
; 1.315 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|ss_n[0]             ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; -0.432     ; 0.997      ;
+-------+-----------------------+-----------------------------------------------------------+-------------------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 13
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 0.398 ns




+-----------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                           ;
+--------------------------------+-----------+-------+----------+---------+---------------------+
; Clock                          ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack               ; -48.669   ; 0.178 ; -1.791   ; 0.284   ; -3.000              ;
;  CLOCK_50                      ; -48.669   ; 0.178 ; -1.791   ; 0.284   ; -3.000              ;
;  virtual_clock:vclock|virt_clk ; -1.835    ; 0.187 ; N/A      ; N/A     ; -1.000              ;
; Design-wide TNS                ; -1068.432 ; 0.0   ; -54.061  ; 0.0     ; -293.391            ;
;  CLOCK_50                      ; -1054.490 ; 0.000 ; -54.061  ; 0.000   ; -279.391            ;
;  virtual_clock:vclock|virt_clk ; -13.942   ; 0.000 ; N/A      ; N/A     ; -14.000             ;
+--------------------------------+-----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; led8[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led8[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led8[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led8[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led8[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led8[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led8[6]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led8[7]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADC_SADDR     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADC_CS_N      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADC_SCLK      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDA           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SCL           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; SDA                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SCL                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLOCK_50                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; incr                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ssw[0]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ssw[1]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; decr                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ADC_SDAT                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led8[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; led8[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; led8[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; led8[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; led8[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; led8[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.09 V              ; -0.0119 V           ; 0.277 V                              ; 0.297 V                              ; 4.54e-09 s                  ; 3.32e-09 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.09 V             ; -0.0119 V          ; 0.277 V                             ; 0.297 V                             ; 4.54e-09 s                 ; 3.32e-09 s                 ; No                        ; No                        ;
; led8[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.16 V              ; -0.11 V             ; 0.302 V                              ; 0.22 V                               ; 4.82e-10 s                  ; 4.27e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.16 V             ; -0.11 V            ; 0.302 V                             ; 0.22 V                              ; 4.82e-10 s                 ; 4.27e-10 s                 ; Yes                       ; No                        ;
; led8[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.09 V              ; -0.0119 V           ; 0.277 V                              ; 0.297 V                              ; 4.54e-09 s                  ; 3.32e-09 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.09 V             ; -0.0119 V          ; 0.277 V                             ; 0.297 V                             ; 4.54e-09 s                 ; 3.32e-09 s                 ; No                        ; No                        ;
; ADC_SADDR     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; ADC_CS_N      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; ADC_SCLK      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; SDA           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.16 V              ; -0.11 V             ; 0.302 V                              ; 0.22 V                               ; 4.82e-10 s                  ; 4.27e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.16 V             ; -0.11 V            ; 0.302 V                             ; 0.22 V                              ; 4.82e-10 s                 ; 4.27e-10 s                 ; Yes                       ; No                        ;
; SCL           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.05e-09 V                   ; 3.21 V              ; -0.181 V            ; 0.16 V                               ; 0.253 V                              ; 2.77e-10 s                  ; 2.32e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.05e-09 V                  ; 3.21 V             ; -0.181 V           ; 0.16 V                              ; 0.253 V                             ; 2.77e-10 s                 ; 2.32e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led8[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; led8[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; led8[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; led8[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; led8[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; led8[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.08 V              ; -0.00666 V          ; 0.298 V                              ; 0.277 V                              ; 5.29e-09 s                  ; 4.2e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.08 V             ; -0.00666 V         ; 0.298 V                             ; 0.277 V                             ; 5.29e-09 s                 ; 4.2e-09 s                  ; Yes                       ; No                        ;
; led8[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.13 V              ; -0.0781 V           ; 0.202 V                              ; 0.359 V                              ; 6.54e-10 s                  ; 5e-10 s                     ; No                         ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.13 V             ; -0.0781 V          ; 0.202 V                             ; 0.359 V                             ; 6.54e-10 s                 ; 5e-10 s                    ; No                        ; No                        ;
; led8[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.08 V              ; -0.00666 V          ; 0.298 V                              ; 0.277 V                              ; 5.29e-09 s                  ; 4.2e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.08 V             ; -0.00666 V         ; 0.298 V                             ; 0.277 V                             ; 5.29e-09 s                 ; 4.2e-09 s                  ; Yes                       ; No                        ;
; ADC_SADDR     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; ADC_CS_N      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; ADC_SCLK      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; SDA           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.13 V              ; -0.0781 V           ; 0.202 V                              ; 0.359 V                              ; 6.54e-10 s                  ; 5e-10 s                     ; No                         ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.13 V             ; -0.0781 V          ; 0.202 V                             ; 0.359 V                             ; 6.54e-10 s                 ; 5e-10 s                    ; No                        ; No                        ;
; SCL           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-06 V                   ; 3.14 V              ; -0.123 V            ; 0.134 V                              ; 0.323 V                              ; 3.02e-10 s                  ; 2.85e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.02e-06 V                  ; 3.14 V             ; -0.123 V           ; 0.134 V                             ; 0.323 V                             ; 3.02e-10 s                 ; 2.85e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led8[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; led8[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; led8[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; led8[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; led8[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; led8[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; led8[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; led8[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; ADC_SADDR     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ADC_CS_N      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ADC_SCLK      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDA           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; SCL           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                               ;
+-------------------------------+-------------------------------+--------------+----------+----------+----------+
; From Clock                    ; To Clock                      ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------+-------------------------------+--------------+----------+----------+----------+
; CLOCK_50                      ; CLOCK_50                      ; > 2147483647 ; 0        ; 0        ; 0        ;
; virtual_clock:vclock|virt_clk ; CLOCK_50                      ; 111          ; 1        ; 0        ; 0        ;
; CLOCK_50                      ; virtual_clock:vclock|virt_clk ; 3            ; 0        ; 0        ; 0        ;
; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 124          ; 0        ; 0        ; 0        ;
+-------------------------------+-------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                ;
+-------------------------------+-------------------------------+--------------+----------+----------+----------+
; From Clock                    ; To Clock                      ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------+-------------------------------+--------------+----------+----------+----------+
; CLOCK_50                      ; CLOCK_50                      ; > 2147483647 ; 0        ; 0        ; 0        ;
; virtual_clock:vclock|virt_clk ; CLOCK_50                      ; 111          ; 1        ; 0        ; 0        ;
; CLOCK_50                      ; virtual_clock:vclock|virt_clk ; 3            ; 0        ; 0        ; 0        ;
; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 124          ; 0        ; 0        ; 0        ;
+-------------------------------+-------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------------------------+
; Recovery Transfers                                                                   ;
+-------------------------------+----------+----------+----------+----------+----------+
; From Clock                    ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------+----------+----------+----------+----------+----------+
; CLOCK_50                      ; CLOCK_50 ; 66       ; 0        ; 0        ; 0        ;
; virtual_clock:vclock|virt_clk ; CLOCK_50 ; 16       ; 0        ; 0        ; 0        ;
+-------------------------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------------------------+
; Removal Transfers                                                                    ;
+-------------------------------+----------+----------+----------+----------+----------+
; From Clock                    ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------+----------+----------+----------+----------+----------+
; CLOCK_50                      ; CLOCK_50 ; 66       ; 0        ; 0        ; 0        ;
; virtual_clock:vclock|virt_clk ; CLOCK_50 ; 16       ; 0        ; 0        ; 0        ;
+-------------------------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 7     ; 7    ;
; Unconstrained Input Port Paths  ; 119   ; 119  ;
; Unconstrained Output Ports      ; 5     ; 5    ;
; Unconstrained Output Port Paths ; 9     ; 9    ;
+---------------------------------+-------+------+


+------------------------------------------------------------------------------------+
; Clock Status Summary                                                               ;
+-------------------------------+-------------------------------+------+-------------+
; Target                        ; Clock                         ; Type ; Status      ;
+-------------------------------+-------------------------------+------+-------------+
; CLOCK_50                      ; CLOCK_50                      ; Base ; Constrained ;
; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; Base ; Constrained ;
+-------------------------------+-------------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; ADC_SDAT   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SCL        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDA        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; decr       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; incr       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ssw[0]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ssw[1]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; ADC_CS_N    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_SADDR   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_SCLK    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SCL         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDA         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; ADC_SDAT   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SCL        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDA        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; decr       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; incr       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ssw[0]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ssw[1]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; ADC_CS_N    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_SADDR   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_SCLK    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SCL         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDA         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Wed Nov 06 10:08:25 2024
Info: Command: quartus_sta de0_nano -c de0_nano
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'de0_nano.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name virtual_clock:vclock|virt_clk virtual_clock:vclock|virt_clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -48.669
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -48.669           -1054.490 CLOCK_50 
    Info (332119):    -1.835             -13.942 virtual_clock:vclock|virt_clk 
Info (332146): Worst-case hold slack is 0.342
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.342               0.000 CLOCK_50 
    Info (332119):     0.357               0.000 virtual_clock:vclock|virt_clk 
Info (332146): Worst-case recovery slack is -1.791
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.791             -54.061 CLOCK_50 
Info (332146): Worst-case removal slack is 0.492
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.492               0.000 CLOCK_50 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -216.000 CLOCK_50 
    Info (332119):    -1.000             -14.000 virtual_clock:vclock|virt_clk 
Info (332114): Report Metastability: Found 13 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -43.382
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -43.382            -925.678 CLOCK_50 
    Info (332119):    -1.533             -11.118 virtual_clock:vclock|virt_clk 
Info (332146): Worst-case hold slack is 0.297
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.297               0.000 CLOCK_50 
    Info (332119):     0.312               0.000 virtual_clock:vclock|virt_clk 
Info (332146): Worst-case recovery slack is -1.512
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.512             -41.381 CLOCK_50 
Info (332146): Worst-case removal slack is 0.436
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.436               0.000 CLOCK_50 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -216.000 CLOCK_50 
    Info (332119):    -1.000             -14.000 virtual_clock:vclock|virt_clk 
Info (332114): Report Metastability: Found 13 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -26.906
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -26.906            -510.696 CLOCK_50 
    Info (332119):    -0.611              -2.279 virtual_clock:vclock|virt_clk 
Info (332146): Worst-case hold slack is 0.178
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.178               0.000 CLOCK_50 
    Info (332119):     0.187               0.000 virtual_clock:vclock|virt_clk 
Info (332146): Worst-case recovery slack is -0.773
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.773              -8.807 CLOCK_50 
Info (332146): Worst-case removal slack is 0.284
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.284               0.000 CLOCK_50 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -279.391 CLOCK_50 
    Info (332119):    -1.000             -14.000 virtual_clock:vclock|virt_clk 
Info (332114): Report Metastability: Found 13 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 13
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 0.398 ns
    Info (332114): 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4936 megabytes
    Info: Processing ended: Wed Nov 06 10:08:27 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


