<!DOCTYPE html>
<html>
<head>
  <meta charset="utf-8">
  
  <title>Verilog小叙(二) | 窗外临街</title>
  <meta name="viewport" content="width=device-width, initial-scale=1, maximum-scale=1">
  <meta name="description" content="好的，接着上篇文章Verilog小叙(一)
常量Verilog HDL中有三种常量：整型、实型、字符串型。下划线符号“_”可以随意用在整数或实数中，它们就数量本身没有意义。它们能用来提高易读性；唯一的限制是下划线符号不能用作为首字符。下面主要介绍整型和字符串型。
整型整型数可以按如下两种方式书写：

简单的十进制数格式
基数格式">
<meta property="og:type" content="article">
<meta property="og:title" content="Verilog小叙(二)">
<meta property="og:url" content="http://peihao.space/2016/03/08/verilog_hdl2/index.html">
<meta property="og:site_name" content="窗外临街">
<meta property="og:description" content="好的，接着上篇文章Verilog小叙(一)
常量Verilog HDL中有三种常量：整型、实型、字符串型。下划线符号“_”可以随意用在整数或实数中，它们就数量本身没有意义。它们能用来提高易读性；唯一的限制是下划线符号不能用作为首字符。下面主要介绍整型和字符串型。
整型整型数可以按如下两种方式书写：

简单的十进制数格式
基数格式">
<meta property="og:image" content="http://7xowaa.com1.z0.glb.clouddn.com/verilog_hdl.png">
<meta property="og:image" content="http://7xowaa.com1.z0.glb.clouddn.com/veriloghdl2.png">
<meta property="og:image" content="http://7xowaa.com1.z0.glb.clouddn.com/port_cond.png">
<meta property="og:image" content="http://7xowaa.com1.z0.glb.clouddn.com/top_down.png">
<meta property="og:updated_time" content="2016-03-22T11:38:38.841Z">
<meta name="twitter:card" content="summary">
<meta name="twitter:title" content="Verilog小叙(二)">
<meta name="twitter:description" content="好的，接着上篇文章Verilog小叙(一)
常量Verilog HDL中有三种常量：整型、实型、字符串型。下划线符号“_”可以随意用在整数或实数中，它们就数量本身没有意义。它们能用来提高易读性；唯一的限制是下划线符号不能用作为首字符。下面主要介绍整型和字符串型。
整型整型数可以按如下两种方式书写：

简单的十进制数格式
基数格式">
  
    <link rel="alternative" href="/atom.xml" title="窗外临街" type="application/atom+xml">
  

  
    <link rel="icon" href="/favicon.ico">
  
  <link rel="stylesheet" href="/css/style.css" type="text/css">
<script>
var _hmt = _hmt || [];
(function() {
  var hm = document.createElement("script");
  hm.src = "//hm.baidu.com/hm.js?07ad8ea412265d4e0ce713ba2e3cd40a";
  var s = document.getElementsByTagName("script")[0]; 
  s.parentNode.insertBefore(hm, s);
})();
</script>

<script>
var _hmt = _hmt || [];
(function() {
  var hm = document.createElement("script");
  hm.src = "//hm.baidu.com/hm.js?a706fa9fd732d608b9ad7e589d371545";
  var s = document.getElementsByTagName("script")[0]; 
  s.parentNode.insertBefore(hm, s);
})();
</script>



<script>
(function(){
    var bp = document.createElement('script');
    bp.src = '//push.zhanzhang.baidu.com/push.js';
    var s = document.getElementsByTagName("script")[0];
    s.parentNode.insertBefore(bp, s);
})();
</script>
</head>
<body>
  <div id="container">
    <div class="left-col">
    <div class="baidu_js_push">
	<script>
(function(){
    var bp = document.createElement('script');
    bp.src = '//push.zhanzhang.baidu.com/push.js';
    var s = document.getElementsByTagName("script")[0];
    s.parentNode.insertBefore(bp, s);
})();
</script>
</div>
<div class="overlay"> 
<script async src="https://dn-lbstatics.qbox.me/busuanzi/2.3/busuanzi.pure.mini.js">
</script>
<div align="left" style="margin-top:6px;">
<p style="color:#cccc99;font-size:90%">您好，培豪的第<span id="busuanzi_value_site_uv"></span>个小伙伴</p>
</div>
</div>
<div class="intrude-less">
	<header id="header" class="inner">
		<a href="/" class="profilepic">
			
			<img lazy-src="/img/avatar.jpg" class="js-avatar">
			
		</a>

		<hgroup>
		  <h1 class="header-author"><a href="/">培豪</a></h1>
		</hgroup>

		

		
			<div class="switch-btn">
				<div class="icon">
					<div class="icon-ctn">
						<div class="icon-wrap icon-house" data-idx="0">
							<div class="birdhouse"></div>
							<div class="birdhouse_holes"></div>
						</div>
						<div class="icon-wrap icon-ribbon hide" data-idx="1">
							<div class="ribbon"></div>
						</div>
						
						<div class="icon-wrap icon-link hide" data-idx="2">
							<div class="loopback_l"></div>
							<div class="loopback_r"></div>
						</div>
						
						
						<div class="icon-wrap icon-me hide" data-idx="3">
							<div class="user"></div>
							<div class="shoulder"></div>
						</div>
						
					</div>
					
				</div>
				<div class="tips-box hide">
					<div class="tips-arrow"></div>
					<ul class="tips-inner">
						<li>菜单</li>
						<li>标签</li>
						
						<li>友情链接</li>
						
						
						<li>关于我</li>
						
					</ul>
				</div>
			</div>
		

		<div class="switch-area">
			<div class="switch-wrap">
				<section class="switch-part switch-part1">
					<nav class="header-menu">
						<ul>
						
							<li><a href="/">主页</a></li>
				        
							<li><a href="/archives">所有文章</a></li>
				        
							<li><a href="/tags/随笔">随笔</a></li>
				        
							<li><a href="/album">相册</a></li>
				        
							<li><a href="/atom.xml">Rss</a></li>
				        
						</ul>
					</nav>
					<nav class="header-nav">
						<div class="social">
							
								<a class="github" target="_blank" href="https://github.com/chuangwailinjie" title="github">github</a>
					        
								<a class="weibo" target="_blank" href="http://weibo.com/chuangwailinjie" title="weibo">weibo</a>
					        
						</div>
					</nav>
				</section>
				
				
				<section class="switch-part switch-part2">
					<div class="widget tagcloud" id="js-tagcloud">
						<a href="/tags/Android/" style="font-size: 10px;">Android</a> <a href="/tags/BeautifulSoup/" style="font-size: 10px;">BeautifulSoup</a> <a href="/tags/C/" style="font-size: 10px;">C#</a> <a href="/tags/C/" style="font-size: 10px;">C++</a> <a href="/tags/CSS/" style="font-size: 10px;">CSS</a> <a href="/tags/FTP/" style="font-size: 11.25px;">FTP</a> <a href="/tags/Front-End/" style="font-size: 12.5px;">Front End</a> <a href="/tags/Git/" style="font-size: 10px;">Git</a> <a href="/tags/Gulp/" style="font-size: 10px;">Gulp</a> <a href="/tags/Hexo/" style="font-size: 10px;">Hexo</a> <a href="/tags/ISE/" style="font-size: 10px;">ISE</a> <a href="/tags/JQuery/" style="font-size: 11.25px;">JQuery</a> <a href="/tags/NoC/" style="font-size: 13.75px;">NoC</a> <a href="/tags/Numpy/" style="font-size: 10px;">Numpy</a> <a href="/tags/Python/" style="font-size: 18.75px;">Python</a> <a href="/tags/Requests/" style="font-size: 12.5px;">Requests</a> <a href="/tags/Router/" style="font-size: 12.5px;">Router</a> <a href="/tags/Scrapy/" style="font-size: 10px;">Scrapy</a> <a href="/tags/Verilog/" style="font-size: 17.5px;">Verilog</a> <a href="/tags/Verilog-HDL/" style="font-size: 15px;">Verilog HDL</a> <a href="/tags/algorithm/" style="font-size: 18.75px;">algorithm</a> <a href="/tags/android/" style="font-size: 12.5px;">android</a> <a href="/tags/cgi/" style="font-size: 10px;">cgi</a> <a href="/tags/front-end/" style="font-size: 10px;">front end</a> <a href="/tags/hexo优化/" style="font-size: 11.25px;">hexo优化</a> <a href="/tags/java/" style="font-size: 10px;">java</a> <a href="/tags/lambda/" style="font-size: 10px;">lambda</a> <a href="/tags/lxml/" style="font-size: 10px;">lxml</a> <a href="/tags/matlab/" style="font-size: 11.25px;">matlab</a> <a href="/tags/matplotlib/" style="font-size: 11.25px;">matplotlib</a> <a href="/tags/noc/" style="font-size: 11.25px;">noc</a> <a href="/tags/pyquery/" style="font-size: 10px;">pyquery</a> <a href="/tags/python/" style="font-size: 20px;">python</a> <a href="/tags/re/" style="font-size: 11.25px;">re</a> <a href="/tags/router/" style="font-size: 12.5px;">router</a> <a href="/tags/torrent/" style="font-size: 11.25px;">torrent</a> <a href="/tags/urllib/" style="font-size: 10px;">urllib</a> <a href="/tags/verilog/" style="font-size: 10px;">verilog</a> <a href="/tags/xpath/" style="font-size: 10px;">xpath</a> <a href="/tags/二维码/" style="font-size: 10px;">二维码</a> <a href="/tags/仿真/" style="font-size: 12.5px;">仿真</a> <a href="/tags/基础知识/" style="font-size: 10px;">基础知识</a> <a href="/tags/多线程/" style="font-size: 10px;">多线程</a> <a href="/tags/实用/" style="font-size: 10px;">实用</a> <a href="/tags/微信/" style="font-size: 10px;">微信</a> <a href="/tags/正则表达式/" style="font-size: 10px;">正则表达式</a> <a href="/tags/爬虫/" style="font-size: 10px;">爬虫</a> <a href="/tags/算法/" style="font-size: 10px;">算法</a> <a href="/tags/编码/" style="font-size: 12.5px;">编码</a> <a href="/tags/网络/" style="font-size: 10px;">网络</a> <a href="/tags/贝叶斯/" style="font-size: 10px;">贝叶斯</a> <a href="/tags/随感/" style="font-size: 12.5px;">随感</a> <a href="/tags/随笔/" style="font-size: 16.25px;">随笔</a> <a href="/tags/音乐/" style="font-size: 11.25px;">音乐</a>
					</div>
				</section>
				
				
				
				<section class="switch-part switch-part3">
					<div id="js-friends">
					
			          <a target="_blank" class="main-nav-link switch-friends-link" href="http://localhost:4000/">奥巴马的博客</a>
			        
			          <a target="_blank" class="main-nav-link switch-friends-link" href="http://localhost:4000/">卡卡的美丽传说</a>
			        
			          <a target="_blank" class="main-nav-link switch-friends-link" href="http://localhost:4000/">本泽马的博客</a>
			        
			          <a target="_blank" class="main-nav-link switch-friends-link" href="http://localhost:4000/">吉格斯的博客</a>
			        
			          <a target="_blank" class="main-nav-link switch-friends-link" href="http://localhost:4000/">习大大大不同</a>
			        
			          <a target="_blank" class="main-nav-link switch-friends-link" href="http://localhost:4000/">托蒂的博客</a>
			        
			        </div>
				</section>
				

				
				
				<section class="switch-part switch-part4">
				
					<div id="js-aboutme">衣服晒干风在穿，我一个人，很简单，自己放纵自己管…</div>
				</section>
				
			</div>
		</div>
	</header>				
</div>
    </div>
    <div class="mid-col">
      <nav id="mobile-nav">
  	<div class="overlay">
  		<div class="slider-trigger"></div>
  		<h1 class="header-author js-mobile-header hide">培豪</h1>
  	</div>
	<div class="intrude-less">
		<header id="header" class="inner">
			<div class="profilepic">
				<img lazy-src="/img/avatar.jpg" class="js-avatar">
			</div>
			<hgroup>
			  <h1 class="header-author">培豪</h1>
			</hgroup>
			
			<nav class="header-menu">
				<ul>
				
					<li><a href="/">主页</a></li>
		        
					<li><a href="/archives">所有文章</a></li>
		        
					<li><a href="/tags/随笔">随笔</a></li>
		        
					<li><a href="/album">相册</a></li>
		        
					<li><a href="/atom.xml">Rss</a></li>
		        
		        <div class="clearfix"></div>
				</ul>
			</nav>
			<nav class="header-nav">
				<div class="social">
					
						<a class="github" target="_blank" href="https://github.com/chuangwailinjie" title="github">github</a>
			        
						<a class="weibo" target="_blank" href="http://weibo.com/chuangwailinjie" title="weibo">weibo</a>
			        
				</div>
			</nav>
		</header>				
	</div>
</nav>
      <div class="body-wrap"><article id="post-verilog_hdl2" class="article article-type-post" itemscope itemprop="blogPost">
  
    <div class="article-meta">
      <a href="/2016/03/08/verilog_hdl2/" class="article-date">
  	<time datetime="2016-03-08T14:23:35.000Z" itemprop="datePublished">2016-03-08</time>
</a>
    </div>
  
  <div class="article-inner">
    
      <input type="hidden" class="isFancy" />
    
    
      <header class="article-header">
        
  
    <h1 class="article-title" itemprop="name">
      Verilog小叙(二)
    </h1>
  

      </header>
      
      <div class="article-info article-info-post">
        
	<div class="article-tag tagcloud">
		<ul class="article-tag-list"><li class="article-tag-list-item"><a class="article-tag-list-link" href="/tags/Verilog-HDL/">Verilog HDL</a></li><li class="article-tag-list-item"><a class="article-tag-list-link" href="/tags/仿真/">仿真</a></li></ul>
	</div>

        
	<div class="article-category tagcloud">
	<a class="article-category-link" href="/categories/Verilog/">Verilog</a>
	</div>



		
		<div class="bookicon"></div>
		<div class="article-hit">
		<span id="busuanzi_container_page_pv">
  热度 <span id="busuanzi_value_page_pv"></span>℃</span>
	</div>
	

        <div class="clearfix"></div>
      </div>
      
    
    <div class="article-entry" itemprop="articleBody">
      
	      	<!-- Table of Contents -->
			
			  <div id="toc" class="toc-article">
			    <strong class="toc-title">文章目录</strong>
			    <ol class="toc"><li class="toc-item toc-level-1"><a class="toc-link" href="#常量"><span class="toc-number">1.</span> <span class="toc-text">常量</span></a><ol class="toc-child"><li class="toc-item toc-level-2"><a class="toc-link" href="#整型"><span class="toc-number">1.1.</span> <span class="toc-text">整型</span></a></li><li class="toc-item toc-level-2"><a class="toc-link" href="#简单的十进制格式"><span class="toc-number">1.2.</span> <span class="toc-text">简单的十进制格式</span></a></li><li class="toc-item toc-level-2"><a class="toc-link" href="#基数表示法"><span class="toc-number">1.3.</span> <span class="toc-text">基数表示法</span></a></li><li class="toc-item toc-level-2"><a class="toc-link" href="#字符串型"><span class="toc-number">1.4.</span> <span class="toc-text">字符串型</span></a></li></ol></li><li class="toc-item toc-level-1"><a class="toc-link" href="#数据类型"><span class="toc-number">2.</span> <span class="toc-text">数据类型</span></a><ol class="toc-child"><li class="toc-item toc-level-2"><a class="toc-link" href="#线网类型"><span class="toc-number">2.1.</span> <span class="toc-text">线网类型</span></a></li><li class="toc-item toc-level-2"><a class="toc-link" href="#寄存器类型"><span class="toc-number">2.2.</span> <span class="toc-text">寄存器类型</span></a></li><li class="toc-item toc-level-2"><a class="toc-link" href="#运算符和表达式"><span class="toc-number">2.3.</span> <span class="toc-text">运算符和表达式</span></a></li><li class="toc-item toc-level-2"><a class="toc-link" href="#算术运算符"><span class="toc-number">2.4.</span> <span class="toc-text">算术运算符</span></a></li><li class="toc-item toc-level-2"><a class="toc-link" href="#关系运算符"><span class="toc-number">2.5.</span> <span class="toc-text">关系运算符</span></a></li><li class="toc-item toc-level-2"><a class="toc-link" href="#逻辑运算符"><span class="toc-number">2.6.</span> <span class="toc-text">逻辑运算符</span></a></li><li class="toc-item toc-level-2"><a class="toc-link" href="#条件运算符"><span class="toc-number">2.7.</span> <span class="toc-text">条件运算符</span></a></li><li class="toc-item toc-level-2"><a class="toc-link" href="#连接运算符"><span class="toc-number">2.8.</span> <span class="toc-text">连接运算符</span></a></li><li class="toc-item toc-level-2"><a class="toc-link" href="#条件语句"><span class="toc-number">2.9.</span> <span class="toc-text">条件语句</span></a></li></ol></li><li class="toc-item toc-level-1"><a class="toc-link" href="#结构建模"><span class="toc-number">3.</span> <span class="toc-text">结构建模</span></a><ol class="toc-child"><li class="toc-item toc-level-2"><a class="toc-link" href="#模块定义结构"><span class="toc-number">3.1.</span> <span class="toc-text">模块定义结构</span></a></li><li class="toc-item toc-level-2"><a class="toc-link" href="#模块端口"><span class="toc-number">3.2.</span> <span class="toc-text">模块端口</span></a></li><li class="toc-item toc-level-2"><a class="toc-link" href="#实例化语句"><span class="toc-number">3.3.</span> <span class="toc-text">实例化语句</span></a></li><li class="toc-item toc-level-2"><a class="toc-link" href="#悬空端口的处理"><span class="toc-number">3.4.</span> <span class="toc-text">悬空端口的处理</span></a></li><li class="toc-item toc-level-2"><a class="toc-link" href="#不同端口长度的处理"><span class="toc-number">3.5.</span> <span class="toc-text">不同端口长度的处理</span></a></li><li class="toc-item toc-level-2"><a class="toc-link" href="#结构化建模具体实例"><span class="toc-number">3.6.</span> <span class="toc-text">结构化建模具体实例</span></a></li></ol></li></ol>
			  </div>
			
        <p>好的，接着上篇文章<a href="/2016/03/06/verilog_hdl/">Verilog小叙(一)</a></p>
<h1 id="常量">常量</h1><p>Verilog HDL中有三种常量：<br>整型、实型、字符串型。<br>下划线符号“_”可以随意用在整数或实数中，它们就数量本身没有意义。它们能用来提高易读性；唯一的限制是下划线符号不能用作为首字符。<br>下面主要介绍整型和字符串型。</p>
<h2 id="整型">整型</h2><p>整型数可以按如下两种方式书写：</p>
<ol>
<li>简单的十进制数格式</li>
<li>基数格式</li>
</ol>
<a id="more"></a>
<h2 id="简单的十进制格式">简单的十进制格式</h2><p>这种形式的整数定义为带有一个可选的“+”（一元）或“－”（一元）操作符的数字序列。<br>下面是这种简易十进制形式整数的例子。<br>32 十进制数32<br>－15 十进制数－15</p>
<h2 id="基数表示法">基数表示法</h2><p>这种形式的整数格式为：<br>[size ] ‘base value<br>size 定义以位计的常量的位长；<br>base 为o或O（表示八进制），b或B（表示二进制），d或D（表示十进制），h 或H （表示十六进制）之一；<br>value 是基于base 的值的数字序列。值x和z以及十六进制中的a 到f 不区分大小写。<br>下面是一些具体实例：<br><figure class="highlight rust"><table><tr><td class="gutter"><pre><span class="line">1</span><br><span class="line">2</span><br><span class="line">3</span><br><span class="line">4</span><br><span class="line">5</span><br><span class="line">6</span><br><span class="line">7</span><br><span class="line">8</span><br></pre></td><td class="code"><pre><span class="line"><span class="number">5</span> <span class="string">'o37</span> <span class="comment">//5位八进制数（二进制11111）</span></span><br><span class="line"><span class="number">4</span> <span class="string">'d2</span> <span class="comment">//4位十进制数（二进制0011）</span></span><br><span class="line"><span class="number">4</span> <span class="string">'b1x_01</span> <span class="comment">//4位二进制数</span></span><br><span class="line"><span class="number">7</span> <span class="string">'hx</span> <span class="comment">//7位x(扩展的x), 即xxxxxxx</span></span><br><span class="line"><span class="number">4</span> <span class="string">'hz</span> <span class="comment">//4位z(扩展的z) , 即zzzz</span></span><br><span class="line"><span class="number">4</span> <span class="string">'d</span>-<span class="number">4</span> <span class="comment">//非法：数值不能为负</span></span><br><span class="line"><span class="number">3</span>' b <span class="number">001</span> <span class="comment">//非法：和基数b之间不允许出现空格</span></span><br><span class="line">(<span class="number">2</span>+<span class="number">3</span>)<span class="string">'b10</span> <span class="comment">//非法：位长不能够为表达式</span></span><br></pre></td></tr></table></figure></p>
<p>注意，x（或z）在十六进制值中代表4位x（或z），在八进制中代表3位x（或z ），在二进制中代表1位x（或z）。<br>基数格式计数形式的数通常为无符号数。这种形式的整型数的长度定义是可选的。如果没有定义一个整数型的长度，数的长度为相应值中定义的位数。下面是两个例子：<br>‘o 7219 3位八进制数<br>‘h AF8 4位十六进制数</p>
<p>如果定义的长度比为常量指定的长度长，通常在左边填0补位。但是如果数最左边一位为x 或z，就相应地用x 或z 在左边补位。例如：<br><code>10&#39;b10</code>左边添0占位,0000000010<br><code>10&#39;bx0x1</code>左边添x占位, xxxxxxx0x1<br>如果长度定义得更小，那么最左边的位相应地被截断。例如：<br><code>3 &#39; b1001_0011</code>与<code>3&#39;b011</code>相等<br><code>5&#39;H0FFF</code>与<code>5&#39;H1F</code>相等</p>
<h2 id="字符串型">字符串型</h2><p>字符串是双引号内的字符序列。字符串不能分成多行书写。<br>例如：<br><code>&quot;INTERNAL ERROR&quot;</code><br><code>&quot; REACHED－&gt;HERE &quot;</code><br>用8位ASCII值表示的字符可看作是无符号整数。因此字符串是8位ASCII 值的序列。为存储字符串<code>“INTERNAL ERROR”</code>，变量需要8x14位。</p>
<ol>
<li><p><code>reg [1:8*14] Message;</code></p>
</li>
<li><p><code>Message = &quot;INTERNAL ERROR&quot;</code></p>
</li>
</ol>
<h1 id="数据类型">数据类型</h1><p>Verilog HDL 主要包括两种数据类型</p>
<ol>
<li><p>线网类型(net type) </p>
</li>
<li><p>寄存器类型（reg type）</p>
</li>
</ol>
<h2 id="线网类型">线网类型</h2><p><img src="http://7xowaa.com1.z0.glb.clouddn.com/verilog_hdl.png" alt=""></p>
<ol>
<li>wire 和 tri 定义</li>
</ol>
<p><strong>线网类型主要有wire 和tri两种</strong>。线网类型用于对结构化器件之间的物理连线的建模.如器件的管脚，内部器件如与门的输出等。以上面的加法器为例，输入信号A，B是由外部器件所驱动，异或门X1的输出S1是与异或门X2输入脚相连的物理连接线，它由异或门X1所驱动。简单地讲，S1由X1驱动。<br>由于线网类型代表的是物理连接线，因此它不存贮逻辑值。必须由器件所驱动。通常由assign进行赋值。如 assign A = B ^ C；<br>当一个wire 类型的信号没有被驱动时，缺省值为Z（高阻）。<br>信号没有定义数据类型时，缺省为 wire 类型。<br>如上面一位全加器的端口信号 A，B，SUM等，没有定义类型，故缺省为wire 线网类型。<br><strong>两者区别</strong><br>tri主要用于定义三态的线网。</p>
<h2 id="寄存器类型">寄存器类型</h2><ol>
<li><p>定义<br>reg 是最常用的寄存器类型，寄存器类型通常用于对存储单元的描述，如D型触发器、ROM等。存储器类型的信号当在某种触发机制下分配了一个值，在分配下一个值之时保留原值。<br>reg 类型定义语法如下：</p>
<figure class="highlight cpp"><table><tr><td class="gutter"><pre><span class="line">1</span><br><span class="line">2</span><br><span class="line">3</span><br><span class="line">4</span><br><span class="line">5</span><br><span class="line">6</span><br><span class="line">7</span><br><span class="line">8</span><br><span class="line">9</span><br><span class="line">10</span><br><span class="line">11</span><br></pre></td><td class="code"><pre><span class="line">reg [msb: lsb] reg1, reg2, . . . reg N;</span><br><span class="line">msb 和lsb 定义了范围，并且均为常数值表达式。范围定义是可选的；如果没有定义范围，缺省值为<span class="number">1</span> 位寄存器。例如：</span><br><span class="line">reg [<span class="number">3</span>:<span class="number">0</span>] Sat; <span class="comment">// Sat 为4 位寄存器。</span></span><br><span class="line">reg Cnt; <span class="comment">//1 位寄存器。</span></span><br><span class="line">reg [<span class="number">1</span>:<span class="number">32</span>] Kisp, Pisp, Lisp ;</span><br><span class="line"><span class="comment">//寄存器类型的值可取负数，但若该变量用于表达式的运算中，则按无符号类型处理，如：</span></span><br><span class="line">reg A ；</span><br><span class="line">.....</span><br><span class="line">A = -<span class="number">1</span>；</span><br><span class="line">....</span><br><span class="line">则A的二进制为<span class="number">1111</span>，在运算中，A总按 无符号数<span class="number">15</span>来看待。</span><br></pre></td></tr></table></figure>
</li>
<li><p>寄存器类型的存储单元建模举例<br>用寄存器类型来构建两位的D触发器如下：</p>
<figure class="highlight asciidoc"><table><tr><td class="gutter"><pre><span class="line">1</span><br><span class="line">2</span><br><span class="line">3</span><br><span class="line">4</span><br><span class="line">5</span><br><span class="line">6</span><br><span class="line">7</span><br><span class="line">8</span><br><span class="line">9</span><br><span class="line">10</span><br><span class="line">11</span><br><span class="line">12</span><br></pre></td><td class="code"><pre><span class="line">reg [1：0] dout ；</span><br><span class="line"><span class="code">.....</span><br><span class="line">always@(posedge clk)</span><br><span class="line">dout &lt;= din;</span><br><span class="line">....</span></span><br><span class="line">用寄存器数组类型来建立存储器的模型，如对2个8位的RAM建模如下：</span><br><span class="line">reg [7：0] mem[0：1] ；</span><br><span class="line">对存储单元的赋值必须一个个第赋值，如上2个8位的RAM的赋值必须用两条赋值语句：</span><br><span class="line"><span class="code">.....</span><br><span class="line">mem[0] = ’ h 55；</span><br><span class="line">mem[1] = ’ haa；</span><br><span class="line">....</span></span><br></pre></td></tr></table></figure>
</li>
<li><p>书写规范建议<br>对数组类型，请按降序方式，如[7：0] ；<br><strong>Tips:</strong><br>reg的类型不一定是寄存器，只有带有时钟的always块才能是寄存器，不带时钟的always块是组合逻辑。</p>
</li>
</ol>
<h2 id="运算符和表达式">运算符和表达式</h2><p>Verilog HDL中的操作符可以分为下述类型：</p>
<ol>
<li><p>算术操作符</p>
</li>
<li><p>关系操作符</p>
</li>
<li><p>相等操作符</p>
</li>
<li><p>逻辑操作符</p>
</li>
<li><p>按位操作符</p>
</li>
<li><p>归约操作符</p>
</li>
<li><p>移位操作符</p>
</li>
<li><p>条件操作符</p>
</li>
<li><p>连接和复制操作符</p>
</li>
</ol>
<p>下表显示了所有操作符的优先级和名称。操作符从最高优先级（顶行）到最低优先级（底行）排列。同一行中的操作符优先级相同。</p>
<p><img src="http://7xowaa.com1.z0.glb.clouddn.com/veriloghdl2.png" alt=""></p>
<h2 id="算术运算符">算术运算符</h2><p>在常用的算术运算符主要是 ：</p>
<ul>
<li><p>加法（二元运算符）：“+”；</p>
</li>
<li><p>减法 （二元运算符）：“-”；</p>
</li>
<li><p>乘法（二元运算符）：“*”；</p>
</li>
</ul>
<p>在算术运算符的使用中，注意如下两个问题：</p>
<ol>
<li>算术操作结果的位数长度</li>
</ol>
<p>算术表达式结果的长度由最长的操作数决定。在赋值语句下，算术操作结果的长度由操作符左端目标长度决定。考虑如下实例：</p>
<figure class="highlight cpp"><table><tr><td class="gutter"><pre><span class="line">1</span><br><span class="line">2</span><br><span class="line">3</span><br><span class="line">4</span><br><span class="line">5</span><br></pre></td><td class="code"><pre><span class="line">reg [<span class="number">3</span>:<span class="number">0</span>] arc, bar, crt;</span><br><span class="line">reg [<span class="number">5</span>:<span class="number">0</span>] frx;</span><br><span class="line">. . .</span><br><span class="line">arc = bar + crt;</span><br><span class="line">frx = bar + crt;</span><br></pre></td></tr></table></figure>
<p>第一个加的结果长度由bar，crt 和 arc 长度决定，长度为4位。<br>第二个加法操作的长度同样由frx 的长度决定（frx 、bat 和crt 中的最长长度），长度为6位。<br>在第一个赋值中，加法操作的溢出部分被丢弃；而在第二个赋值中，任何溢出的位存储在结<br>果位frx [ 4 ]中。<br>在较大的表达式中，中间结果的长度如何确定？在Verilog HDL 中定义了如下规则：表达式中的所有中间结果应取最大操作数的长度（赋值时，此规则也包括左端目标）。考虑另一个实例：<br>wire [4:1] box, drt;<br>wire [5:1] cfg;<br>wire [6:1] peg;<br>wire [8:1] adt;<br>. . .<br>assign adt = (box + cfg) + (drt + peg) ;<br>表达式右端的操作数最长为6 ，但是将左端包含在内时，最大长度为8 。所以所有的加操作使用8 位进行。例如：box 和cfg 相加的结果长度为8 位。</p>
<ol>
<li>有符号数和无符号数在设计中，请先按无符号数进行。<h2 id="关系运算符">关系运算符</h2></li>
</ol>
<p>关系运算符有：</p>
<ul>
<li><p>?&gt;（大于）</p>
</li>
<li><p>?&lt;（小于）</p>
</li>
<li><p>?&gt;=（不小于）</p>
</li>
<li><p>?&lt;=（不大于）</p>
</li>
<li><p>= = （逻辑相等）</p>
</li>
<li><p>= （逻辑不等）</p>
</li>
</ul>
<p>关系操作符的结果为真（1 ）或假（0 ）。如果操作数中有一位为X 或Z ，那么结果为X 。<br>例：<br>23 &gt; 45<br>结果为假（0 ），而：<br>52 &lt; 8’hxFF<br>结果为x 。<br>如果操作数长度不同，长度较短的操作数在最重要的位方向（左方）添0 补齐。例如：<br>‘b1000 &gt; = ‘b01110<br>等价于：<br>‘b01000 &gt; = ‘b01110<br>结果为假（0 ）。<br>在逻辑相等与不等的比较中，只要一个操作数含有x 或z，比较结果为未知 （x），如：<br>假定：<br>Data = ‘b11x0;<br>Addr = ‘b11x0;<br>那么：<br>Data = = Addr 比较结果不定，也就是说值为x 。</p>
<h2 id="逻辑运算符">逻辑运算符</h2><p>逻辑运算符有：<br>&amp;&amp; (逻辑与)<br>|| (逻辑或)<br>！(逻辑非)<br>用法为：（表达式1） 逻辑运算符 （表达式2） ….<br>这些运算符在逻辑值0（假） 或1（真） 上操作。逻辑运算的结果为0 或1 。例如, 假定：<br>crd = ‘b0; //0 为假<br>dgs = ‘b1; //1 为真<br>那么：<br>crd &amp;&amp; dgs 结果为0 (假)<br>crd || dgs 结果为1 (真)<br>！dgs 结果为0 (假)</p>
<p><strong>按位逻辑运算符</strong></p>
<p>按位运算符有：<br>?~（一元非）：（相当于非门运算）<br>?&amp;（二元与）：（相当于与门运算）<br>?|（二元或）： （相当于或门运算）<br>?^（二元异或）：（相当于异或门运算）<br>?~ ^, ^ ~（二元异或非即同或）：（相当于同或门运算）<br>这些操作符在输入操作数的对应位上按位操作，并产生向量结果。<br>例如，假定,<br>A = ‘b0110;<br>B = ‘b0100;<br>那么：<br>A | B 结果为0110<br>A &amp; B 结果为0100<br>如果操作数长度不相等, 长度较小的操作数在最左侧添0补位。例如,<br>‘b0110 ^ ‘b10000<br>与如下式的操作相同：<br>‘b00110 ^ ‘b10000<br>结果为’b10110。</p>
<h2 id="条件运算符">条件运算符</h2><p>条件操作符根据条件表达式的值选择表达式，形式如下：<br>cond_expr ? expr1 : expr2<br>如果cond_expr 为真(即值为1 )，选择expr1 ；如果cond_expr 为假(值为0 )，选择expr2 。如果cond_expr 为x 或z ，结果将是按以下逻辑expr1 和expr2 按位操作的值： 0 与0 得0 ，1 与1 得1 ，其余情况为x 。<br>如下所示:<br>wire [2:0] student = marks &gt; 18 ? grade_a : grade_c;<br>计算表达式marks &gt; 18; 如果真,grade_a 赋值为student；如果marks &lt; =18, grade_c 赋值为student 。</p>
<h2 id="连接运算符">连接运算符</h2><p>连接操作是将小表达式合并形成大表达式的操作。形式如下：<br>{expr1, expr2, . . .，exprN}<br>实例如下所示：<br>wire [7:0] Dbus;<br>assign Dbus [7:4] = {Dbus [0], Dbus [1], Dbus[2], Dbus[ 3 ]};<br>//以反转的顺序将低端4 位赋给高端4 位。<br>assign Dbus = {Dbus [3:0], Dbus [7:4]};<br>//高4 位与低4 位交换。<br>由于非定长常数的长度未知, 不允许连接非定长常数。例如,下列式子非法：<br>{Dbus,5} //不允许连接操作非定长常数。</p>
<h2 id="条件语句">条件语句</h2><p>if 语句的语法如下：<br><figure class="highlight gcode"><table><tr><td class="gutter"><pre><span class="line">1</span><br><span class="line">2</span><br><span class="line">3</span><br><span class="line">4</span><br><span class="line">5</span><br><span class="line">6</span><br></pre></td><td class="code"><pre><span class="line"><span class="keyword">if</span><span class="comment">(condition_1)</span></span><br><span class="line">procedural_stateme<span class="label">nt_1</span></span><br><span class="line">&#123;else <span class="keyword">if</span><span class="comment">(condition_2)</span></span><br><span class="line">procedural_stateme<span class="label">nt_2</span>&#125;</span><br><span class="line">&#123;else</span><br><span class="line">procedural_stateme<span class="label">nt_3</span>&#125;</span><br></pre></td></tr></table></figure></p>
<p>如果对condition_1 求值的结果为个<strong>非1</strong>，那么procedural_statement_1 被执，如果condition_1 的值为0 、x 或z ，那么procedural_statement_1 不执行。如果存在一个else 分支，那么这个分支被执行。</p>
<figure class="highlight c"><table><tr><td class="gutter"><pre><span class="line">1</span><br><span class="line">2</span><br><span class="line">3</span><br><span class="line">4</span><br><span class="line">5</span><br><span class="line">6</span><br><span class="line">7</span><br><span class="line">8</span><br><span class="line">9</span><br><span class="line">10</span><br><span class="line">11</span><br><span class="line">12</span><br></pre></td><td class="code"><pre><span class="line"><span class="keyword">if</span> (sum &lt; <span class="number">60</span>) begin</span><br><span class="line">grade = c;<span class="comment">//串行语句</span></span><br><span class="line">total_c = total _c + <span class="number">1</span>;</span><br><span class="line"><span class="function">end</span><br><span class="line"><span class="keyword">else</span> <span class="title">if</span><span class="params">(sum &lt; <span class="number">75</span>)</span> begin</span><br><span class="line">grade </span>= b;</span><br><span class="line">total_b = total_b + <span class="number">1</span>;</span><br><span class="line">end</span><br><span class="line"><span class="keyword">else</span> begin</span><br><span class="line">grade = a;</span><br><span class="line">total_a = total_a + <span class="number">1</span>;</span><br><span class="line">end</span><br></pre></td></tr></table></figure>
<p>若为if - if 语句，请使用块语句 begin — end ：</p>
<figure class="highlight cpp"><table><tr><td class="gutter"><pre><span class="line">1</span><br><span class="line">2</span><br><span class="line">3</span><br><span class="line">4</span><br><span class="line">5</span><br><span class="line">6</span><br></pre></td><td class="code"><pre><span class="line"><span class="keyword">if</span>(clk == <span class="number">1</span>) <span class="function">begin</span><br><span class="line"><span class="title">if</span> <span class="params">(reset== <span class="number">1</span>)</span></span><br><span class="line">q </span>= <span class="number">0</span>;</span><br><span class="line"><span class="keyword">else</span></span><br><span class="line">q = d;</span><br><span class="line">end</span><br></pre></td></tr></table></figure>
<p>对if语句，除非在时序逻辑中，if 语句需要有else语句。若没有缺省语句，设计将产生一个锁存器，锁存器在asic设计中有诸多的弊端。<br>如下一例：<br>if （t == 1）<br>q = d；<br>没有else 语句，当t为1（真）时，d 被赋值给q，当t为0（假）时，因为没有else 语句，电路保持 q 以前的值，这就形成一个锁存器。</p>
<p><strong>case语句</strong></p>
<p>case 语句是一个多路条件分支形式，其语法如下：<br><figure class="highlight ceylon"><table><tr><td class="gutter"><pre><span class="line">1</span><br><span class="line">2</span><br><span class="line">3</span><br><span class="line">4</span><br><span class="line">5</span><br><span class="line">6</span><br></pre></td><td class="code"><pre><span class="line"><span class="keyword">case</span>(<span class="keyword">case</span><span class="number">_</span>expr)</span><br><span class="line"><span class="keyword">case</span><span class="number">_</span>item<span class="number">_</span>expr&#123; ,<span class="keyword">case</span><span class="number">_</span>item<span class="number">_</span>expr&#125; :procedural<span class="number">_</span>statement</span><br><span class="line">. . .</span><br><span class="line">. . .</span><br><span class="line">[<span class="annotation">default</span>:procedural<span class="number">_</span>statement]</span><br><span class="line">endcase</span><br></pre></td></tr></table></figure></p>
<p>case 语句首先对条件表达式case_expr 求值，然后依次对各分支项求值并进行比较，第一个与条件表达式值相匹配的分支中的语句被执行。可以在1 个分支中定义多个分支项；这些值不需要互斥。缺省分支覆盖所有没有被分支表达式覆盖的其他分支。</p>
<figure class="highlight"><table><tr><td class="gutter"><pre><span class="line">1</span><br><span class="line">2</span><br><span class="line">3</span><br><span class="line">4</span><br><span class="line">5</span><br><span class="line">6</span><br><span class="line">7</span><br><span class="line">8</span><br><span class="line">9</span><br><span class="line">10</span><br><span class="line">11</span><br><span class="line">12</span><br><span class="line">13</span><br><span class="line">14</span><br><span class="line">15</span><br><span class="line">16</span><br><span class="line">17</span><br><span class="line">18</span><br></pre></td><td class="code"><pre><span class="line">case (HEX)</span><br><span class="line">4'b0001 : led = 7'b1111001; // 1</span><br><span class="line">4'b0010 : led = 7'b0100100; // 2</span><br><span class="line">4'b0011 : led = 7'b0110000; // 3</span><br><span class="line">4'b0100 : led = 7'b0011001; // 4</span><br><span class="line">4'b0101 : led = 7'b0010010; // 5</span><br><span class="line">4'b0110 : led = 7'b0000010; // 6</span><br><span class="line">4'b0111 : led = 7'b1111000; // 7</span><br><span class="line">4'b1000 : led = 7'b0000000; // 8</span><br><span class="line">4'b1001 : led = 7'b0010000; // 9</span><br><span class="line">4'b1010 : led = 7'b0001000; // a</span><br><span class="line">4'b1011 : led = 7'b0000011; // b</span><br><span class="line">4'b1100 : led = 7'b1000110; // c</span><br><span class="line">4'b1101 : led = 7'b0100001; // d</span><br><span class="line">4'b1110 : led = 7'b0000110; // e</span><br><span class="line">4'b1111 : led = 7'b0001110; // f</span><br><span class="line">default : led = 7'b1000000; // 0</span><br><span class="line">endcase</span><br></pre></td></tr></table></figure>
<p>case 的缺省项必须写，防止产生锁存器。</p>
<p>只有组合逻辑才可能产生锁存器，时序逻辑不会产生锁存器。</p>
<h1 id="结构建模">结构建模</h1><h2 id="模块定义结构">模块定义结构</h2><p>我们已经了解到，一个设计实际上是由一个个module 组成的。一个模块module 的结构如下：<br>module module_name (<br>port_list<br>) ;<br>Declarations_and_Statements<br>endmodule<br>在结构建模中，描述语句主要是实例化语句，包括对Verilog HDL 内置门如与门（and）异或门（xor）等的例化，如全加器的xor 门的调用；及对其他器件的调用，这里的器件包括FPGA厂家提供的一些宏单元以及设计者已经有的设计。<br>在实际应用中，实例化语句主用指后者，对内置门建议不采纳，而用数据流或行为级方式对基本门电路的描述。<br>端口队列port_list 列出了该模块通过哪些端口与外部模块通信，在Verilog 2001语法中还包括输入输出、wire/reg类型、位宽定义。</p>
<h2 id="模块端口">模块端口</h2><p>模块的端口可以是输入端口、输出端口或双向端口。缺省的端口类型为线网类型（即wire 类型）。输入端口默认为wire类型，不需要定义，输出或双向端口能够声明为wire/reg 型，使用reg必须显式声明，使用wire也强烈建议显式声明。<br>Verilog 2001语法中的输入输出包括端口名、输入输出、wire/reg类型、位宽定义，极大的减少了端口声明占用的代码行数。当前已经非常普及。<br>例子：</p>
<figure class="highlight c"><table><tr><td class="gutter"><pre><span class="line">1</span><br><span class="line">2</span><br><span class="line">3</span><br><span class="line">4</span><br><span class="line">5</span><br><span class="line">6</span><br></pre></td><td class="code"><pre><span class="line"><span class="function">module <span class="title">LED</span> <span class="params">(</span><br><span class="line"><span class="comment">//input</span></span><br><span class="line">input sys_clk , <span class="comment">//system clock;</span></span><br><span class="line">input sys_rst_n , <span class="comment">//system reset, low is active;</span></span><br><span class="line"><span class="comment">//output</span></span><br><span class="line">output reg [<span class="number">7</span>:<span class="number">0</span>] LED )</span></span>;</span><br></pre></td></tr></table></figure>
<p>该例子包括输入、输出、姓名名称、位宽、输出的信号类型。</p>
<h2 id="实例化语句">实例化语句</h2><p>一个模块能够在另外一个模块中被引用，这样就建立了描述的层次。模块实例化语句形式如下：</p>
<p><code>module_name instance_name(port_associations);</code></p>
<p>信号端口可以通过位置或名称关联；</p>
<p>但是关联方式不能够混合使用。端口关联形式如下：</p>
<ul>
<li><p>PortName //通过位置。</p>
</li>
<li><p>.PortName (port_expr) //通过名称。</p>
</li>
</ul>
<p>建议使用名称进行关联。</p>
<figure class="highlight"><table><tr><td class="gutter"><pre><span class="line">1</span><br><span class="line">2</span><br><span class="line">3</span><br><span class="line">4</span><br><span class="line">5</span><br><span class="line">6</span><br><span class="line">7</span><br></pre></td><td class="code"><pre><span class="line">// instantance RR_CORE</span><br><span class="line">RR_CORE U_RR_CORE (</span><br><span class="line">.rr_en ( rr_en ),</span><br><span class="line">.port_vld ( key ),</span><br><span class="line">.last_sel_port ( last_sel_port ),</span><br><span class="line">.port_win ( port_win )</span><br><span class="line">);</span><br></pre></td></tr></table></figure>
<p>port_expr 可以是以下的任何类型：</p>
<ol>
<li><p>标识符（reg 或net ）如 .C（T3），T3为wire型标识符。</p>
</li>
<li><p>位选择 ，如 .C（D[0]），C端口接到D信号的第0bit 位。</p>
</li>
<li><p>部分选择 ，如 .Bus （Din[5：4]）。</p>
</li>
<li><p>上述类型的合并，如 .Addr（{ A1，A2[1：0]}。</p>
</li>
<li><p>表达式（只适用于输入端口），如 .A （wire Zire = 0 ）。</p>
</li>
</ol>
<p>建议：<br>在例化的端口映射中请采用名字关联，这样，当被调用的模块管脚改变时不易出错。</p>
<h2 id="悬空端口的处理">悬空端口的处理</h2><p>在我们的实例化中，可能有些管脚没用到，可在映射中采用空白处理，如：</p>
<figure class="highlight"><table><tr><td class="gutter"><pre><span class="line">1</span><br><span class="line">2</span><br><span class="line">3</span><br><span class="line">4</span><br><span class="line">5</span><br><span class="line">6</span><br><span class="line">7</span><br></pre></td><td class="code"><pre><span class="line">DFF U_DFF_0 (</span><br><span class="line">.q(qs),</span><br><span class="line">.qbar ( ), //管脚悬空</span><br><span class="line">.data (d ) ,</span><br><span class="line">.preset ( ), // 该管脚悬空</span><br><span class="line">.clock (ck)</span><br><span class="line">); //名称对应方式。</span><br></pre></td></tr></table></figure>
<p>对输入管脚悬空的，则该管脚输入为高阻 Z，输出管脚被悬空的，该输出管脚废弃不用。<br>建议：<br>大规模电路设计的时候，悬空的端口最好使用XX_nc（wire类型）进行显式声明，提高检视代码的效率。</p>
<h2 id="不同端口长度的处理">不同端口长度的处理</h2><p>当端口和局部端口表达式的长度不同时，端口通过无符号数的右对齐或截断方式进行匹配。</p>
<figure class="highlight c"><table><tr><td class="gutter"><pre><span class="line">1</span><br><span class="line">2</span><br><span class="line">3</span><br><span class="line">4</span><br><span class="line">5</span><br><span class="line">6</span><br><span class="line">7</span><br><span class="line">8</span><br><span class="line">9</span><br><span class="line">10</span><br></pre></td><td class="code"><pre><span class="line"><span class="function">module <span class="title">Child</span> <span class="params">(Pba, Ppy)</span> </span>;</span><br><span class="line">input [<span class="number">5</span>:<span class="number">0</span>] Pba;</span><br><span class="line">output [<span class="number">2</span>:<span class="number">0</span>] Ppy;</span><br><span class="line">. . .</span><br><span class="line">endmodule</span><br><span class="line">module Top;</span><br><span class="line">wire [<span class="number">1</span>:<span class="number">2</span>] Bdl;</span><br><span class="line">wire [<span class="number">2</span>:<span class="number">6</span>] Mpr;</span><br><span class="line"><span class="function">Child <span class="title">C1</span> <span class="params">(Bdl, Mpr)</span> </span>;</span><br><span class="line">endmodule</span><br></pre></td></tr></table></figure>
<p>在对Child 模块的实例中，Bdl[2]连接到Pba[ 0 ]，Bdl[1] 连接到Pba[ 1 ]，余下的输入端口Pba[5]、Pba[4]、Pba[2]和Pba[3]悬空，因此为高阻态z 。与之相似，Mpr[6]连接到Ppy[0]，Mpr[5]连接到Ppy[1]，Mpr[4] 连接到Ppy[2]。</p>
<p><img src="http://7xowaa.com1.z0.glb.clouddn.com/port_cond.png" alt=""></p>
<h2 id="结构化建模具体实例">结构化建模具体实例</h2><p>对一个数字系统的设计，我们采用的是自顶向下的设计方式。可把系统划分成几个功能模块，每个功能模块再划分成下一层的子模块。每个模块的设计对应一个module，一个module 设计成一个verilog HDL 程序文件。因此，对一个系统的顶层模块，我们采用结构化的设计，即顶层模块分别调用了各个功能模块。下面以一个实例（一个频率计数器系统）说明如何用HDL进行系统设计。<br>在该系统中，我们划分成如下三个部分：2输入与门模块，LED显示模块，4位计数器模块。系统的层次描述如下：</p>
<p><img src="http://7xowaa.com1.z0.glb.clouddn.com/top_down.png" alt=""></p>
<p>顶层模块CNT_BCD，文件名CNT_BCD.v，该模块调用了低层模块 AND2、CNT_4b和HEX2LED 。<br>顶层模块CNT_BCD对应的设计文件 CNT_BCD.v 内容为：<br><figure class="highlight"><table><tr><td class="gutter"><pre><span class="line">1</span><br><span class="line">2</span><br><span class="line">3</span><br><span class="line">4</span><br><span class="line">5</span><br><span class="line">6</span><br><span class="line">7</span><br><span class="line">8</span><br><span class="line">9</span><br><span class="line">10</span><br><span class="line">11</span><br><span class="line">12</span><br><span class="line">13</span><br><span class="line">14</span><br><span class="line">15</span><br><span class="line">16</span><br><span class="line">17</span><br><span class="line">18</span><br><span class="line">19</span><br><span class="line">20</span><br><span class="line">21</span><br><span class="line">22</span><br><span class="line">23</span><br><span class="line">24</span><br><span class="line">25</span><br><span class="line">26</span><br><span class="line">27</span><br><span class="line">28</span><br><span class="line">29</span><br></pre></td><td class="code"><pre><span class="line">module CNT_BCD (</span><br><span class="line">// ------------ Port declarations --------- //</span><br><span class="line">input CLK,</span><br><span class="line">input GATE,</span><br><span class="line">input RESET,</span><br><span class="line">output wire [3:0] BCD_A,</span><br><span class="line">output wire [3:0] BCD_B,</span><br><span class="line">output wire [3:0] BCD_C,</span><br><span class="line">output wire [3:0] BCD_D</span><br><span class="line">) ;</span><br><span class="line">// ----------- Signal declarations -------- //</span><br><span class="line">wire NET104;</span><br><span class="line">wire NET124;</span><br><span class="line">wire NET132;</span><br><span class="line">wire NET80;</span><br><span class="line">// -------- Component instantiations -------//</span><br><span class="line">CNT_4b U0(</span><br><span class="line">.CLK(CLK),</span><br><span class="line">.ENABLE(GATE),</span><br><span class="line">.FULL(NET80),</span><br><span class="line">.Q(BCD_A),</span><br><span class="line">.RESET(RESET)</span><br><span class="line">);</span><br><span class="line">AND2 U6(</span><br><span class="line">.A0(NET104),</span><br><span class="line">.A1(NET124),</span><br><span class="line">.Y(NET132)</span><br><span class="line">);</span><br><span class="line">endmodule</span><br></pre></td></tr></table></figure></p>
<p><strong>Tips:</strong></p>
<p>这里的AND2是为了举例说明，在实际设计中，对门级不要重新设计成一个模块，同时对涉及保留字的（不管大小写）相类似的标识符最好不用。</p>

      
      
	<! -- 添加捐赠图标 -->
<div class ="post-donate">
    <div id="donate_board" class="donate_bar center">
        <a id="btn_donate" class="btn_donate" href="javascript:;" title="打赏"></a>
        <span class="donate_txt">
           &weierp;&weierp;&weierp;<br>
		   得到的是侥幸，失去的是人生
        </span>
        <br>
      </div>  
	<div id="donate_guide" class="donate_bar center hidden" >
		<!-- 支付宝打赏图案 -->
		<img src="/img/zhifubao.jpg" alt="支付宝打赏"> 
		<!-- 微信打赏图案 -->
		<img src="/img/wx.jpg" alt="微信打赏">  
    </div>
	<script type="text/javascript">
		document.getElementById('btn_donate').onclick = function(){
			$('#donate_board').addClass('hidden');
			$('#donate_guide').removeClass('hidden');
		}
	</script>
</div>
<! -- 添加捐赠图标 -->


	
			<! -- 添加版权信息 -->
<div class="article-footer-copyright">
<p>本文由<b><a href="/index.html" target="_blank" title="培豪">培豪</a></b>创作和发表于&nbsp<a href="http://peihao.space">培豪的博客</a>&nbsp,采用<a href="http://creativecommons.org/licenses/by-nc-nd/3.0/deed.zh">署名-非商业性使用-禁止演绎 3.0</a>进行许可。</p>

<p>非商业转载请注明作者及出处。商业转载请联系作者本人。</p>
 
 <p>本文标题为: <a href="http://peihao.space/2016/03/08/verilog_hdl2/">Verilog小叙(二)</a> </p>
 
 <p>本文链接为：<a href="http://peihao.space/2016/03/08/verilog_hdl2/">http://peihao.space/2016/03/08/verilog_hdl2/</a></p>
</div>
<! -- 添加版权信息 -->
		
    </div>
    
  </div>

  
    
<nav id="article-nav">
  
    <a href="/2016/03/08/net_auth/" id="article-nav-newer" class="article-nav-link-wrap">
      <strong class="article-nav-caption"><</strong>
      <div class="article-nav-title">
        
          session教务数据
        
      </div>
    </a>
  
  
    <a href="/2016/03/07/Map_Reduce/" id="article-nav-older" class="article-nav-link-wrap">
      <div class="article-nav-title">Python中的map_reduce</div>
      <strong class="article-nav-caption">></strong>
    </a>
  
</nav>

  
  
		
</article>


<div class="share">
	<!-- JiaThis Button BEGIN -->
	<div class="jiathis_style">
		<span class="jiathis_txt">分享到：</span>
		<a class="jiathis_button_tsina"></a>
		<a class="jiathis_button_cqq"></a>
		<a class="jiathis_button_douban"></a>
		<a class="jiathis_button_weixin"></a>
		<a class="jiathis_button_tumblr"></a>
		<a href="http://www.jiathis.com/share" class="jiathis jiathis_txt jtico jtico_jiathis" target="_blank"></a>
	</div>
	<script type="text/javascript" src="http://v3.jiathis.com/code/jia.js?uid=1405949716054953" charset="utf-8"></script>
	<!-- JiaThis Button END -->
</div>



<div class="duoshuo">
	<!-- 多说评论框 start -->
	<div class="ds-thread" data-thread-key="verilog_hdl2" data-title="Verilog小叙(二)" data-url="http://peihao.space/2016/03/08/verilog_hdl2/"></div>
	<!-- 多说评论框 end -->
	<!-- 多说公共JS代码 start (一个网页只需插入一次) -->
	<script type="text/javascript">
	var duoshuoQuery = {short_name:"chuangwailinjie"};
	(function() {
		var ds = document.createElement('script');
		ds.type = 'text/javascript';ds.async = true;
		ds.src = (document.location.protocol == 'https:' ? 'https:' : 'http:') + '//static.duoshuo.com/embed.js';
		ds.charset = 'UTF-8';
		(document.getElementsByTagName('head')[0] 
		 || document.getElementsByTagName('body')[0]).appendChild(ds);
	})();
	</script>
	<!-- 多说公共JS代码 end -->
</div>



</div>
      <footer id="footer">
  <div class="outer">
    <div id="footer-info">
    	<div class="footer-left">
    		&copy; 2016 培豪
    	</div>
      	<div class="footer-right">
      		<a href="http://hexo.io/" target="_blank">Hexo</a>  Theme <a href="https://github.com/litten/hexo-theme-yilia" target="_blank">Yilia</a> by Litten
      	</div>
    </div>
  </div>
</footer>
    </div>
    
  <link rel="stylesheet" href="/fancybox/jquery.fancybox.css" type="text/css">


<script>
	var yiliaConfig = {
		fancybox: true,
		mathjax: true,
		animate: true,
		isHome: false,
		isPost: true,
		isArchive: false,
		isTag: false,
		isCategory: false,
		open_in_new: false
	}
</script>
<script src="http://7.url.cn/edu/jslib/comb/require-2.1.6,jquery-1.9.1.min.js" type="text/javascript"></script>
<script src="/js/main.js" type="text/javascript"></script>






<script type="text/x-mathjax-config">
MathJax.Hub.Config({
    tex2jax: {
        inlineMath: [ ['$','$'], ["\\(","\\)"]  ],
        processEscapes: true,
        skipTags: ['script', 'noscript', 'style', 'textarea', 'pre', 'code']
    }
});

MathJax.Hub.Queue(function() {
    var all = MathJax.Hub.getAllJax(), i;
    for(i=0; i < all.length; i += 1) {
        all[i].SourceElement().parentNode.className += ' has-jax';                 
    }       
});
</script>

<script type="text/javascript" src="http://cdn.mathjax.org/mathjax/latest/MathJax.js?config=TeX-AMS-MML_HTMLorMML">
</script>



<div id="totop" style="position:fixed;bottom:100px;right:30px;cursor: pointer;">
<a title="返回顶部"><img src="/img/scrollup.png"/></a>
</div>
<script src="/js/totop.js"></script>

  </div>
</body>
</html>