Fitter report for top
Wed Mar 20 22:11:16 2024
Quartus Prime Version 22.1std.0 Build 915 10/25/2022 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. Fitter DSP Block Usage Summary
 25. DSP Block Details
 26. Routing Usage Summary
 27. I/O Rules Summary
 28. I/O Rules Details
 29. I/O Rules Matrix
 30. Fitter Device Options
 31. Operating Settings and Conditions
 32. Estimated Delay Added for Hold Timing Summary
 33. Estimated Delay Added for Hold Timing Details
 34. Fitter Messages
 35. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2022  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+---------------------------------+------------------------------------------------+
; Fitter Status                   ; Successful - Wed Mar 20 22:11:16 2024          ;
; Quartus Prime Version           ; 22.1std.0 Build 915 10/25/2022 SC Lite Edition ;
; Revision Name                   ; top                                            ;
; Top-level Entity Name           ; top                                            ;
; Family                          ; Cyclone V                                      ;
; Device                          ; 5CSEBA6U23I7                                   ;
; Timing Models                   ; Final                                          ;
; Logic utilization (in ALMs)     ; 979 / 41,910 ( 2 % )                           ;
; Total registers                 ; 618                                            ;
; Total pins                      ; 13 / 314 ( 4 % )                               ;
; Total virtual pins              ; 0                                              ;
; Total block memory bits         ; 4,194,304 / 5,662,720 ( 74 % )                 ;
; Total RAM Blocks                ; 512 / 553 ( 93 % )                             ;
; Total DSP Blocks                ; 2 / 112 ( 2 % )                                ;
; Total HSSI RX PCSs              ; 0                                              ;
; Total HSSI PMA RX Deserializers ; 0                                              ;
; Total HSSI TX PCSs              ; 0                                              ;
; Total HSSI PMA TX Serializers   ; 0                                              ;
; Total PLLs                      ; 0 / 6 ( 0 % )                                  ;
; Total DLLs                      ; 0 / 4 ( 0 % )                                  ;
+---------------------------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CSEBA6U23I7                          ;                                       ;
; Minimum Core Junction Temperature                                  ; -40                                   ;                                       ;
; Maximum Core Junction Temperature                                  ; 100                                   ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 1.22        ;
; Maximum used               ; 12          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.6%      ;
;     Processor 3            ;   2.4%      ;
;     Processor 4            ;   2.3%      ;
;     Processor 5            ;   1.9%      ;
;     Processor 6            ;   1.9%      ;
;     Processor 7            ;   1.9%      ;
;     Processor 8            ;   1.8%      ;
;     Processor 9            ;   1.8%      ;
;     Processor 10           ;   1.8%      ;
;     Processor 11           ;   1.8%      ;
;     Processor 12           ;   1.8%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                                     ; Action     ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                                                   ; Destination Port ; Destination Port Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; clk~inputCLKENA0                                                                                                                                                                                                                                                                                                                                         ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; reset~inputCLKENA0                                                                                                                                                                                                                                                                                                                                       ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; processor:m_processor|controller:c|flopr:regsE|q[4]                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; processor:m_processor|controller:c|flopr:regsE|q[4]~DUPLICATE                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; processor:m_processor|controller:c|flopr:regsM|q[0]                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; processor:m_processor|controller:c|flopr:regsM|q[0]~DUPLICATE                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; processor:m_processor|datapath:dp|flopenr:pcreg|q[7]                                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; processor:m_processor|datapath:dp|flopenr:pcreg|q[7]~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; processor:m_processor|datapath:dp|flopenr:pcreg|q[9]                                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; processor:m_processor|datapath:dp|flopenr:pcreg|q[9]~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; processor:m_processor|datapath:dp|flopenr:pcreg|q[10]                                                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; processor:m_processor|datapath:dp|flopenr:pcreg|q[10]~DUPLICATE                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; processor:m_processor|datapath:dp|flopr:AluOutM_W|q[1]                                                                                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; processor:m_processor|datapath:dp|flopr:AluOutM_W|q[1]~DUPLICATE                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; processor:m_processor|datapath:dp|flopr:AluOutM_W|q[2]                                                                                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; processor:m_processor|datapath:dp|flopr:AluOutM_W|q[2]~DUPLICATE                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; processor:m_processor|datapath:dp|flopr:AluOutM_W|q[8]                                                                                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; processor:m_processor|datapath:dp|flopr:AluOutM_W|q[8]~DUPLICATE                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; processor:m_processor|datapath:dp|flopr:AluOutM_W|q[9]                                                                                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; processor:m_processor|datapath:dp|flopr:AluOutM_W|q[9]~DUPLICATE                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; processor:m_processor|datapath:dp|flopr:AluOutM_W|q[11]                                                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; processor:m_processor|datapath:dp|flopr:AluOutM_W|q[11]~DUPLICATE                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; processor:m_processor|datapath:dp|flopr:AluOutM_W|q[12]                                                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; processor:m_processor|datapath:dp|flopr:AluOutM_W|q[12]~DUPLICATE                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; processor:m_processor|datapath:dp|flopr:AluOutM_W|q[16]                                                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; processor:m_processor|datapath:dp|flopr:AluOutM_W|q[16]~DUPLICATE                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; processor:m_processor|datapath:dp|flopr:AluOutM_W|q[20]                                                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; processor:m_processor|datapath:dp|flopr:AluOutM_W|q[20]~DUPLICATE                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; processor:m_processor|datapath:dp|flopr:AluOutM_W|q[23]                                                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; processor:m_processor|datapath:dp|flopr:AluOutM_W|q[23]~DUPLICATE                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; processor:m_processor|datapath:dp|flopr:AluResult_reg|q[4]                                                                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; processor:m_processor|datapath:dp|flopr:AluResult_reg|q[4]~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; processor:m_processor|datapath:dp|flopr:AluResult_reg|q[7]                                                                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; processor:m_processor|datapath:dp|flopr:AluResult_reg|q[7]~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; processor:m_processor|datapath:dp|flopr:AluResult_reg|q[15]                                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; processor:m_processor|datapath:dp|flopr:AluResult_reg|q[15]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; processor:m_processor|datapath:dp|flopr:AluResult_reg|q[16]                                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; processor:m_processor|datapath:dp|flopr:AluResult_reg|q[16]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; processor:m_processor|datapath:dp|flopr:AluResult_reg|q[21]                                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; processor:m_processor|datapath:dp|flopr:AluResult_reg|q[21]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; processor:m_processor|datapath:dp|flopr:AluResult_reg|q[29]                                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; processor:m_processor|datapath:dp|flopr:AluResult_reg|q[29]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; processor:m_processor|datapath:dp|flopr:rd1d_e|q[24]                                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; processor:m_processor|datapath:dp|flopr:rd1d_e|q[24]~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; processor:m_processor|datapath:dp|regfile:rf|registers[2][3]                                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; processor:m_processor|datapath:dp|regfile:rf|registers[2][3]~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; processor:m_processor|datapath:dp|regfile:rf|registers[2][4]                                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; processor:m_processor|datapath:dp|regfile:rf|registers[2][4]~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; processor:m_processor|datapath:dp|regfile:rf|registers[2][14]                                                                                                                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; processor:m_processor|datapath:dp|regfile:rf|registers[2][14]~DUPLICATE                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; processor:m_processor|datapath:dp|regfile:rf|registers[2][24]                                                                                                                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; processor:m_processor|datapath:dp|regfile:rf|registers[2][24]~DUPLICATE                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; processor:m_processor|datapath:dp|regfile:rf|registers[3][13]                                                                                                                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; processor:m_processor|datapath:dp|regfile:rf|registers[3][13]~DUPLICATE                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; processor:m_processor|datapath:dp|regfile:rf|registers[3][14]                                                                                                                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; processor:m_processor|datapath:dp|regfile:rf|registers[3][14]~DUPLICATE                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; processor:m_processor|datapath:dp|regfile:rf|registers[3][16]                                                                                                                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; processor:m_processor|datapath:dp|regfile:rf|registers[3][16]~DUPLICATE                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; processor:m_processor|datapath:dp|regfile:rf|registers[3][24]                                                                                                                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; processor:m_processor|datapath:dp|regfile:rf|registers[3][24]~DUPLICATE                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; processor:m_processor|datapath:dp|regfile:rf|registers[3][28]                                                                                                                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; processor:m_processor|datapath:dp|regfile:rf|registers[3][28]~DUPLICATE                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; processor:m_processor|datapath:dp|regfile:rf|registers[3][29]                                                                                                                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; processor:m_processor|datapath:dp|regfile:rf|registers[3][29]~DUPLICATE                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; processor:m_processor|datapath:dp|regfile:rf|registers[3][31]                                                                                                                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; processor:m_processor|datapath:dp|regfile:rf|registers[3][31]~DUPLICATE                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[1]                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[1]~DUPLICATE                             ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[7]                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[7]~DUPLICATE                          ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]~DUPLICATE              ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]~DUPLICATE              ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~DUPLICATE ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3]~DUPLICATE ;                  ;                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 2445 ) ; 0.00 % ( 0 / 2445 )        ; 0.00 % ( 0 / 2445 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 2445 ) ; 0.00 % ( 0 / 2445 )        ; 0.00 % ( 0 / 2445 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 2247 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 189 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 9 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/XT/Desktop/sfallas_computer_architecture_1_2023_2-proyecto_2_v1.2/proyecto_2/Procesador/output_files/top.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 979 / 41,910          ; 2 %   ;
; ALMs needed [=A-B+C]                                        ; 979                   ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 1,074 / 41,910        ; 3 %   ;
;         [a] ALMs used for LUT logic and registers           ; 154                   ;       ;
;         [b] ALMs used for LUT logic                         ; 790                   ;       ;
;         [c] ALMs used for registers                         ; 130                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 123 / 41,910          ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 28 / 41,910           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ;       ;
;         [c] Due to LAB input limits                         ; 28                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 157 / 4,191           ; 4 %   ;
;     -- Logic LABs                                           ; 157                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 1,314                 ;       ;
;     -- 7 input functions                                    ; 71                    ;       ;
;     -- 6 input functions                                    ; 686                   ;       ;
;     -- 5 input functions                                    ; 244                   ;       ;
;     -- 4 input functions                                    ; 87                    ;       ;
;     -- <=3 input functions                                  ; 226                   ;       ;
; Combinational ALUT usage for route-throughs                 ; 111                   ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 618                   ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 566 / 83,820          ; < 1 % ;
;         -- Secondary logic registers                        ; 52 / 83,820           ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 580                   ;       ;
;         -- Routing optimization registers                   ; 38                    ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 13 / 314              ; 4 %   ;
;     -- Clock pins                                           ; 3 / 8                 ; 38 %  ;
;     -- Dedicated input pins                                 ; 3 / 21                ; 14 %  ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )         ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )         ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 512 / 553             ; 93 %  ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 4,194,304 / 5,662,720 ; 74 %  ;
; Total block memory implementation bits                      ; 5,242,880 / 5,662,720 ; 93 %  ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 2 / 112               ; 2 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 0 / 6                 ; 0 %   ;
; Global signals                                              ; 2                     ;       ;
;     -- Global clocks                                        ; 2 / 16                ; 13 %  ;
;     -- Quadrant clocks                                      ; 0 / 66                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 1 / 1                 ; 100 % ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 1                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 6.9% / 6.7% / 7.7%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 23.1% / 24.6% / 21.2% ;       ;
; Maximum fan-out                                             ; 1025                  ;       ;
; Highest non-global fan-out                                  ; 1025                  ;       ;
; Total fan-out                                               ; 26074                 ;       ;
; Average fan-out                                             ; 10.05                 ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                 ;
+-------------------------------------------------------------+-----------------------+----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; sld_hub:auto_hub     ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 917 / 41910 ( 2 % )   ; 62 / 41910 ( < 1 % ) ; 0 / 41910 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 917                   ; 62                   ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 995 / 41910 ( 2 % )   ; 79 / 41910 ( < 1 % ) ; 0 / 41910 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 131                   ; 23                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 755                   ; 35                   ; 0                              ;
;         [c] ALMs used for registers                         ; 109                   ; 21                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                    ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 106 / 41910 ( < 1 % ) ; 17 / 41910 ( < 1 % ) ; 0 / 41910 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 28 / 41910 ( < 1 % )  ; 0 / 41910 ( 0 % )    ; 0 / 41910 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                    ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ; 0                    ; 0                              ;
;         [c] Due to LAB input limits                         ; 28                    ; 0                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                  ; Low                            ;
;                                                             ;                       ;                      ;                                ;
; Total LABs:  partially or completely used                   ; 148 / 4191 ( 4 % )    ; 11 / 4191 ( < 1 % )  ; 0 / 4191 ( 0 % )               ;
;     -- Logic LABs                                           ; 148                   ; 11                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Combinational ALUT usage for logic                          ; 1211                  ; 103                  ; 0                              ;
;     -- 7 input functions                                    ; 70                    ; 1                    ; 0                              ;
;     -- 6 input functions                                    ; 668                   ; 18                   ; 0                              ;
;     -- 5 input functions                                    ; 228                   ; 16                   ; 0                              ;
;     -- 4 input functions                                    ; 69                    ; 18                   ; 0                              ;
;     -- <=3 input functions                                  ; 176                   ; 50                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 99                    ; 12                   ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                    ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                    ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                    ; 0                              ;
;     -- By type:                                             ;                       ;                      ;                                ;
;         -- Primary logic registers                          ; 480 / 83820 ( < 1 % ) ; 86 / 83820 ( < 1 % ) ; 0 / 83820 ( 0 % )              ;
;         -- Secondary logic registers                        ; 46 / 83820 ( < 1 % )  ; 6 / 83820 ( < 1 % )  ; 0 / 83820 ( 0 % )              ;
;     -- By function:                                         ;                       ;                      ;                                ;
;         -- Design implementation registers                  ; 494                   ; 86                   ; 0                              ;
;         -- Routing optimization registers                   ; 32                    ; 6                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
;                                                             ;                       ;                      ;                                ;
; Virtual pins                                                ; 0                     ; 0                    ; 0                              ;
; I/O pins                                                    ; 13                    ; 0                    ; 0                              ;
; I/O registers                                               ; 0                     ; 0                    ; 0                              ;
; Total block memory bits                                     ; 4194304               ; 0                    ; 0                              ;
; Total block memory implementation bits                      ; 5242880               ; 0                    ; 0                              ;
; JTAG                                                        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )        ; 1 / 1 ( 100 % )                ;
; M10K block                                                  ; 512 / 553 ( 92 % )    ; 0 / 553 ( 0 % )      ; 0 / 553 ( 0 % )                ;
; DSP block                                                   ; 2 / 112 ( 1 % )       ; 0 / 112 ( 0 % )      ; 0 / 112 ( 0 % )                ;
; Clock enable block                                          ; 2 / 116 ( 1 % )       ; 0 / 116 ( 0 % )      ; 0 / 116 ( 0 % )                ;
;                                                             ;                       ;                      ;                                ;
; Connections                                                 ;                       ;                      ;                                ;
;     -- Input Connections                                    ; 753                   ; 134                  ; 1                              ;
;     -- Registered Input Connections                         ; 81                    ; 99                   ; 0                              ;
;     -- Output Connections                                   ; 10                    ; 184                  ; 694                            ;
;     -- Registered Output Connections                        ; 8                     ; 184                  ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Internal Connections                                        ;                       ;                      ;                                ;
;     -- Total Connections                                    ; 40768                 ; 870                  ; 703                            ;
;     -- Registered Connections                               ; 17817                 ; 649                  ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; External Connections                                        ;                       ;                      ;                                ;
;     -- Top                                                  ; 0                     ; 193                  ; 570                            ;
;     -- sld_hub:auto_hub                                     ; 193                   ; 0                    ; 125                            ;
;     -- hard_block:auto_generated_inst                       ; 570                   ; 125                  ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Partition Interface                                         ;                       ;                      ;                                ;
;     -- Input Ports                                          ; 26                    ; 43                   ; 4                              ;
;     -- Output Ports                                         ; 18                    ; 60                   ; 9                              ;
;     -- Bidir Ports                                          ; 0                     ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Registered Ports                                            ;                       ;                      ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 4                    ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 27                   ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Port Connectivity                                           ;                       ;                      ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 1                    ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 28                   ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                    ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 25                   ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 30                   ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 44                   ; 0                              ;
+-------------------------------------------------------------+-----------------------+----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                 ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Switches[0] ; Y24   ; 5B       ; 89           ; 25           ; 3            ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; Switches[1] ; W24   ; 5B       ; 89           ; 25           ; 20           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; Switches[2] ; W21   ; 5B       ; 89           ; 23           ; 3            ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; clk         ; V11   ; 3B       ; 32           ; 0            ; 0            ; 984                   ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; reset       ; W20   ; 5B       ; 89           ; 23           ; 20           ; 249                   ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; LEDs[0] ; W15   ; 5A       ; 89           ; 8            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDs[1] ; AA24  ; 5A       ; 89           ; 9            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDs[2] ; V16   ; 5A       ; 89           ; 9            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDs[3] ; V15   ; 5A       ; 89           ; 9            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDs[4] ; AF26  ; 5A       ; 89           ; 4            ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDs[5] ; AE26  ; 5A       ; 89           ; 4            ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDs[6] ; Y16   ; 5A       ; 89           ; 8            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDs[7] ; AA23  ; 5A       ; 89           ; 9            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+---------------------------------------------------------------------------+
; I/O Bank Usage                                                            ;
+----------+-----------------+---------------+--------------+---------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-----------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )    ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )    ; --            ; --           ; --            ;
; 3A       ; 0 / 16 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 1 / 32 ( 3 % )  ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 0 / 68 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 8 / 16 ( 50 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 4 / 7 ( 57 % )  ; 2.5V          ; --           ; 2.5V          ;
; 6B       ; 0 / 44 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 6 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
+----------+-----------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                  ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A4       ; 435        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 431        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 425        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ; 423        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 421        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 419        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A11      ; 417        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ; 415        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 413        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 411        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 409        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 407        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ; 399        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A18      ; 395        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 393        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 391        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 389        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ; 387        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A23      ; 374        ; 7A             ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A24      ; 361        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; A25      ; 359        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; A26      ; 357        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; A27      ; 353        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ; 59         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA5      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA6      ; 43         ; 3A             ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA8      ; 50         ; 3A             ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA11     ; 64         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA12     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA13     ; 144        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA15     ; 160        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA16     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 170        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 213        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA21     ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA23     ; 226        ; 5A             ; LEDs[7]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA24     ; 224        ; 5A             ; LEDs[1]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA25     ;            ; 5B             ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA26     ; 255        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA27     ; 279        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA28     ; 289        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ; 57         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB5      ; 46         ; 3A             ; altera_reserved_tck             ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; AB6      ; 45         ; 3A             ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB23     ; 222        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB25     ; 259        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB26     ; 253        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB28     ; 277        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ; 63         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC5      ; 47         ; 3A             ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC6      ; 49         ; 3A             ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC7      ; 44         ; 3A             ; altera_reserved_tms             ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; AC8      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC21     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC22     ; 202        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC23     ; 200        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC24     ; 220        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC25     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC26     ;            ; 5A             ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 275        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC28     ; 273        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD1      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ; 61         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD5      ; 67         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AD8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD9      ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD10     ; 103        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD11     ; 111        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD12     ; 125        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD15     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD17     ; 159        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD19     ; 165        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD20     ; 173        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD23     ; 186        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD24     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AD25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD26     ; 218        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD27     ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD28     ; 263        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ; 102        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE5      ;            ; 3A             ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AE6      ; 65         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE7      ; 107        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE8      ; 110        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE9      ; 101        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE11     ; 109        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE12     ; 127        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE14     ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE15     ; 141        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE17     ; 157        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE18     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE19     ; 167        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE20     ; 175        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE21     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE22     ; 184        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE23     ; 197        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 199        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE25     ; 216        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE26     ; 214        ; 5A             ; LEDs[5]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE27     ; 265        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE28     ; 261        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 100        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 115        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF6      ; 113        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ; 118        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF8      ; 105        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 108        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF10     ; 117        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF11     ; 119        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF12     ;            ; 3B             ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 133        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF14     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF15     ; 143        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF16     ;            ; 4A             ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AF17     ; 151        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF18     ; 166        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF19     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF20     ; 179        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF21     ; 181        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF22     ; 183        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF23     ; 189        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF25     ; 207        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF26     ; 212        ; 5A             ; LEDs[4]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF27     ; 211        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF28     ; 209        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG4      ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG5      ; 126        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG6      ; 116        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG8      ; 134        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ; 139        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG10     ; 142        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG11     ; 147        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG12     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG13     ; 135        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG14     ; 155        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG15     ; 158        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG16     ; 149        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG18     ; 171        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG19     ; 174        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG20     ; 177        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG21     ; 182        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG22     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG23     ; 191        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG24     ; 195        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG25     ; 205        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG26     ; 198        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG28     ; 206        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH2      ; 121        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH3      ; 123        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH4      ; 124        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH5      ; 129        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH6      ; 131        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH7      ; 132        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH8      ; 137        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH9      ; 140        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH11     ; 145        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH12     ; 150        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH13     ; 153        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH14     ; 156        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH15     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH16     ; 161        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH17     ; 163        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH18     ; 169        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH19     ; 172        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH21     ; 185        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH22     ; 188        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH23     ; 190        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH24     ; 193        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH25     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH26     ; 201        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH27     ; 204        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ;            ;                ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ; 437        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B6       ; 433        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B8       ; 439        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ; 441        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B10      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B11      ; 440        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 438        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B14      ; 427        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B16      ; 402        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B18      ; 397        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ; 403        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B21      ; 388        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B23      ; 376        ; 7A             ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B24      ; 363        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; B25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B26      ; 351        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; B27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 343        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ; 446        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 453        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ; 451        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ; 449        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 447        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 445        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 443        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C12      ; 460        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C13      ; 432        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 426        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 418        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 404        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ; 396        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 394        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 401        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C21      ; 386        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C22      ; 380        ; 7A             ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C23      ; 378        ; 7A             ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C24      ; 367        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C25      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C26      ; 349        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C28      ; 341        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 448        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 455        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D7       ;            ; --             ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; D8       ; 465        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D9       ;            ; 8A             ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; D10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ; 476        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D12      ; 458        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 430        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 420        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D17      ; 410        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; D20      ; 385        ; 7A             ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ; 382        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D22      ; 381        ; 7A             ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D23      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 365        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D25      ; 371        ; 6A             ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D26      ; 347        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D27      ; 335        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D28      ; 333        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ; 442        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ; 454        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E6       ; 542        ; 9A             ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E7       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E8       ; 463        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E10      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E11      ; 474        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E12      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E13      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E14      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E15      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 412        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E18      ; 383        ; 7A             ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E20      ; 384        ; 7A             ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E21      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 373        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E25      ; 369        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E26      ; 345        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E28      ; 337        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 450        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F5       ; 444        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F6       ; 547        ; 9A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 545        ; 9A             ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F23      ; 372        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 370        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F25      ; 362        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F26      ; 360        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F28      ; 327        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ; 452        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G5       ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G23      ; 368        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G25      ; 354        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 331        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 329        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G28      ; 325        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 541        ; 9A             ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H9       ; 540        ; 9A             ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 436        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 434        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H16      ; 422        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H17      ; 400        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H19      ; 375        ; 7A             ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H23      ;            ; --             ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H25      ; 352        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H28      ; 339        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; J1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J8       ; 539        ; 9A             ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J10      ; 538        ; 9A             ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J12      ; 416        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ; 414        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ; 408        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J15      ; 406        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J16      ; 424        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J17      ; 398        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 392        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 377        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J20      ; 346        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J21      ; 344        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 336        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 338        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 330        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 321        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ; 319        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 546        ; 9A             ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K10      ; 544        ; 9A             ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K18      ; 390        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K19      ; 379        ; 7A             ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K24      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ; 322        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K26      ; 328        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 323        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 317        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ; 366        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L21      ; 364        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L25      ; 320        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L28      ; 315        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M24      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 312        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 314        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 313        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ; 350        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 348        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 306        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 304        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ; 298        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N27      ; 296        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 311        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P26      ; 299        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P28      ; 309        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ; 334        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 332        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R18      ; 318        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 316        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ; 310        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R21      ; 308        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R24      ; 282        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ; 288        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R26      ; 290        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 297        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 307        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T8       ; 56         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ; 106        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T12      ; 120        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T13      ; 122        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T16      ; 292        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T17      ; 294        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 302        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 300        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 286        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T24      ; 280        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T26      ; 274        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ; 283        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; T28      ; 305        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U8       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U9       ; 58         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U10      ; 62         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 104        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U13      ; 136        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U14      ; 138        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U15      ; 278        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U16      ; 276        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ; 284        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U21      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 272        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U28      ; 303        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V10      ; 60         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V11      ; 114        ; 3B             ; clk                             ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V12      ; 130        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V13      ; 152        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ; 227        ; 5A             ; LEDs[3]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V16      ; 225        ; 5A             ; LEDs[2]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V17      ; 270        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V18      ; 268        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V19      ; 266        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V20      ; 264        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V24      ; 269        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V25      ; 271        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V27      ; 295        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 301        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 54         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W9       ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W10      ; 48         ; 3A             ; altera_reserved_tdi             ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; W11      ; 112        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W12      ; 128        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W13      ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W14      ; 154        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W15      ; 223        ; 5A             ; LEDs[0]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W17      ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ;            ; 5B             ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W20      ; 254        ; 5B             ; reset                           ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W21      ; 252        ; 5B             ; Switches[2]                     ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W24      ; 258        ; 5B             ; Switches[1]                     ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W25      ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W26      ; 287        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W28      ; 293        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ; 53         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y5       ; 55         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y8       ; 52         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y9       ; 42         ; 3A             ; altera_reserved_tdo             ; output ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; Y10      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; Y11      ; 66         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ; 146        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ; 162        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y16      ; 221        ; 5A             ; LEDs[6]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y17      ; 217        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y18      ; 219        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y19      ; 215        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y24      ; 256        ; 5B             ; Switches[0]                     ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 285        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 281        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y28      ; 291        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------+
; I/O Assignment Warnings                     ;
+-------------+-------------------------------+
; Pin Name    ; Reason                        ;
+-------------+-------------------------------+
; LEDs[0]     ; Incomplete set of assignments ;
; LEDs[1]     ; Incomplete set of assignments ;
; LEDs[2]     ; Incomplete set of assignments ;
; LEDs[3]     ; Incomplete set of assignments ;
; LEDs[4]     ; Incomplete set of assignments ;
; LEDs[5]     ; Incomplete set of assignments ;
; LEDs[6]     ; Incomplete set of assignments ;
; LEDs[7]     ; Incomplete set of assignments ;
; clk         ; Incomplete set of assignments ;
; reset       ; Incomplete set of assignments ;
; Switches[0] ; Incomplete set of assignments ;
; Switches[1] ; Incomplete set of assignments ;
; Switches[2] ; Incomplete set of assignments ;
+-------------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                             ; Entity Name                       ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
; |top                                                                                                                                    ; 978.5 (1.0)          ; 1072.5 (1.0)                     ; 122.0 (0.0)                                       ; 28.0 (0.0)                       ; 0.0 (0.0)            ; 1314 (2)            ; 618 (0)                   ; 0 (0)         ; 4194304           ; 512   ; 2          ; 13   ; 0            ; |top                                                                                                                                                                                                                                                                                                                                            ; top                               ; work         ;
;    |imem:instructions_mem|                                                                                                              ; 4.2 (4.2)            ; 5.3 (5.3)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|imem:instructions_mem                                                                                                                                                                                                                                                                                                                      ; imem                              ; work         ;
;    |processor:m_processor|                                                                                                              ; 594.8 (0.0)          ; 666.5 (0.0)                      ; 89.0 (0.0)                                        ; 17.3 (0.0)                       ; 0.0 (0.0)            ; 773 (0)             ; 472 (0)                   ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |top|processor:m_processor                                                                                                                                                                                                                                                                                                                      ; processor                         ; work         ;
;       |controller:c|                                                                                                                    ; 10.9 (1.9)           ; 12.8 (2.8)                       ; 2.0 (0.9)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 17 (7)              ; 21 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|processor:m_processor|controller:c                                                                                                                                                                                                                                                                                                         ; controller                        ; work         ;
;          |conditional:Cond|                                                                                                             ; 2.7 (2.7)            ; 3.0 (3.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|processor:m_processor|controller:c|conditional:Cond                                                                                                                                                                                                                                                                                        ; conditional                       ; work         ;
;          |flopr:condregE|                                                                                                               ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|processor:m_processor|controller:c|flopr:condregE                                                                                                                                                                                                                                                                                          ; flopr                             ; work         ;
;          |flopr:flagsreg|                                                                                                               ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|processor:m_processor|controller:c|flopr:flagsreg                                                                                                                                                                                                                                                                                          ; flopr                             ; work         ;
;          |flopr:regsE|                                                                                                                  ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|processor:m_processor|controller:c|flopr:regsE                                                                                                                                                                                                                                                                                             ; flopr                             ; work         ;
;          |flopr:regsM|                                                                                                                  ; 0.7 (0.7)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|processor:m_processor|controller:c|flopr:regsM                                                                                                                                                                                                                                                                                             ; flopr                             ; work         ;
;          |flopr:regsW|                                                                                                                  ; 0.6 (0.6)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|processor:m_processor|controller:c|flopr:regsW                                                                                                                                                                                                                                                                                             ; flopr                             ; work         ;
;          |floprc:flushedregsE|                                                                                                          ; 1.8 (1.8)            ; 2.1 (2.1)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|processor:m_processor|controller:c|floprc:flushedregsE                                                                                                                                                                                                                                                                                     ; floprc                            ; work         ;
;       |datapath:dp|                                                                                                                     ; 579.5 (0.0)          ; 649.4 (0.0)                      ; 87.2 (0.0)                                        ; 17.3 (0.0)                       ; 0.0 (0.0)            ; 745 (0)             ; 451 (0)                   ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |top|processor:m_processor|datapath:dp                                                                                                                                                                                                                                                                                                          ; datapath                          ; work         ;
;          |adder:pcadd|                                                                                                                  ; 15.0 (15.0)          ; 15.0 (15.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 30 (30)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|processor:m_processor|datapath:dp|adder:pcadd                                                                                                                                                                                                                                                                                              ; adder                             ; work         ;
;          |alu:alu|                                                                                                                      ; 276.7 (276.7)        ; 289.8 (289.8)                    ; 20.5 (20.5)                                       ; 7.3 (7.3)                        ; 0.0 (0.0)            ; 413 (413)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |top|processor:m_processor|datapath:dp|alu:alu                                                                                                                                                                                                                                                                                                  ; alu                               ; work         ;
;          |extend:ext|                                                                                                                   ; 0.8 (0.8)            ; 1.1 (1.1)                        ; 0.3 (0.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|processor:m_processor|datapath:dp|extend:ext                                                                                                                                                                                                                                                                                               ; extend                            ; work         ;
;          |flopenr:pcreg|                                                                                                                ; 11.8 (11.8)          ; 11.2 (11.2)                      ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 1 (1)               ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|processor:m_processor|datapath:dp|flopenr:pcreg                                                                                                                                                                                                                                                                                            ; flopenr                           ; work         ;
;          |flopenrc:instrreg|                                                                                                            ; 5.4 (5.4)            ; 5.4 (5.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|processor:m_processor|datapath:dp|flopenrc:instrreg                                                                                                                                                                                                                                                                                        ; flopenrc                          ; work         ;
;          |flopr:AluOutM_W|                                                                                                              ; 9.3 (9.3)            ; 14.7 (14.7)                      ; 5.8 (5.8)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 0 (0)               ; 41 (41)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|processor:m_processor|datapath:dp|flopr:AluOutM_W                                                                                                                                                                                                                                                                                          ; flopr                             ; work         ;
;          |flopr:AluResult_reg|                                                                                                          ; 10.1 (10.1)          ; 11.9 (11.9)                      ; 1.9 (1.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|processor:m_processor|datapath:dp|flopr:AluResult_reg                                                                                                                                                                                                                                                                                      ; flopr                             ; work         ;
;          |flopr:Inm_reg|                                                                                                                ; 6.4 (6.4)            ; 6.4 (6.4)                        ; 0.4 (0.4)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|processor:m_processor|datapath:dp|flopr:Inm_reg                                                                                                                                                                                                                                                                                            ; flopr                             ; work         ;
;          |flopr:ra1d_e|                                                                                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|processor:m_processor|datapath:dp|flopr:ra1d_e                                                                                                                                                                                                                                                                                             ; flopr                             ; work         ;
;          |flopr:ra2d_e|                                                                                                                 ; 0.8 (0.8)            ; 1.2 (1.2)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|processor:m_processor|datapath:dp|flopr:ra2d_e                                                                                                                                                                                                                                                                                             ; flopr                             ; work         ;
;          |flopr:rd1d_e|                                                                                                                 ; 13.0 (13.0)          ; 11.8 (11.8)                      ; 0.2 (0.2)                                         ; 1.4 (1.4)                        ; 0.0 (0.0)            ; 2 (2)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|processor:m_processor|datapath:dp|flopr:rd1d_e                                                                                                                                                                                                                                                                                             ; flopr                             ; work         ;
;          |flopr:rd2d_e|                                                                                                                 ; 12.2 (12.2)          ; 11.5 (11.5)                      ; 0.3 (0.3)                                         ; 1.1 (1.1)                        ; 0.0 (0.0)            ; 2 (2)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|processor:m_processor|datapath:dp|flopr:rd2d_e                                                                                                                                                                                                                                                                                             ; flopr                             ; work         ;
;          |flopr:wa3d_e|                                                                                                                 ; 0.6 (0.6)            ; 1.6 (1.6)                        ; 1.2 (1.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|processor:m_processor|datapath:dp|flopr:wa3d_e                                                                                                                                                                                                                                                                                             ; flopr                             ; work         ;
;          |flopr:wa3e_m|                                                                                                                 ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|processor:m_processor|datapath:dp|flopr:wa3e_m                                                                                                                                                                                                                                                                                             ; flopr                             ; work         ;
;          |flopr:wa3m_w|                                                                                                                 ; 1.1 (1.1)            ; 1.2 (1.2)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|processor:m_processor|datapath:dp|flopr:wa3m_w                                                                                                                                                                                                                                                                                             ; flopr                             ; work         ;
;          |mux2:branchmux|                                                                                                               ; 19.3 (19.3)          ; 20.8 (20.8)                      ; 2.0 (2.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|processor:m_processor|datapath:dp|mux2:branchmux                                                                                                                                                                                                                                                                                           ; mux2                              ; work         ;
;          |mux2:ra1_mux|                                                                                                                 ; 1.1 (1.1)            ; 1.1 (1.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|processor:m_processor|datapath:dp|mux2:ra1_mux                                                                                                                                                                                                                                                                                             ; mux2                              ; work         ;
;          |mux2:srcbmux|                                                                                                                 ; 25.9 (25.9)          ; 25.7 (25.7)                      ; 0.0 (0.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 34 (34)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|processor:m_processor|datapath:dp|mux2:srcbmux                                                                                                                                                                                                                                                                                             ; mux2                              ; work         ;
;          |mux3:byp1mux|                                                                                                                 ; 26.9 (26.9)          ; 38.2 (38.2)                      ; 12.6 (12.6)                                       ; 1.3 (1.3)                        ; 0.0 (0.0)            ; 57 (57)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|processor:m_processor|datapath:dp|mux3:byp1mux                                                                                                                                                                                                                                                                                             ; mux3                              ; work         ;
;          |mux3:byp2mux|                                                                                                                 ; 8.7 (8.7)            ; 9.5 (9.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|processor:m_processor|datapath:dp|mux3:byp2mux                                                                                                                                                                                                                                                                                             ; mux3                              ; work         ;
;          |regfile:rf|                                                                                                                   ; 132.6 (132.6)        ; 169.5 (169.5)                    ; 40.7 (40.7)                                       ; 3.9 (3.9)                        ; 0.0 (0.0)            ; 140 (140)           ; 223 (223)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|processor:m_processor|datapath:dp|regfile:rf                                                                                                                                                                                                                                                                                               ; regfile                           ; work         ;
;       |hazard:h|                                                                                                                        ; 4.3 (4.3)            ; 4.3 (4.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|processor:m_processor|hazard:h                                                                                                                                                                                                                                                                                                             ; hazard                            ; work         ;
;    |ram:data_mem|                                                                                                                       ; 316.9 (0.0)          ; 322.2 (0.0)                      ; 15.8 (0.0)                                        ; 10.6 (0.0)                       ; 0.0 (0.0)            ; 421 (0)             ; 54 (0)                    ; 0 (0)         ; 4194304           ; 512   ; 0          ; 0    ; 0            ; |top|ram:data_mem                                                                                                                                                                                                                                                                                                                               ; ram                               ; work         ;
;       |altsyncram:altsyncram_component|                                                                                                 ; 316.9 (0.0)          ; 322.2 (0.0)                      ; 15.8 (0.0)                                        ; 10.6 (0.0)                       ; 0.0 (0.0)            ; 421 (0)             ; 54 (0)                    ; 0 (0)         ; 4194304           ; 512   ; 0          ; 0    ; 0            ; |top|ram:data_mem|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                               ; altsyncram                        ; work         ;
;          |altsyncram_18q1:auto_generated|                                                                                               ; 316.9 (0.0)          ; 322.2 (0.0)                      ; 15.8 (0.0)                                        ; 10.6 (0.0)                       ; 0.0 (0.0)            ; 421 (0)             ; 54 (0)                    ; 0 (0)         ; 4194304           ; 512   ; 0          ; 0    ; 0            ; |top|ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated                                                                                                                                                                                                                                                                ; altsyncram_18q1                   ; work         ;
;             |altsyncram_gqh2:altsyncram1|                                                                                               ; 112.7 (2.2)          ; 123.0 (2.8)                      ; 10.8 (0.8)                                        ; 0.6 (0.2)                        ; 0.0 (0.0)            ; 202 (0)             ; 6 (6)                     ; 0 (0)         ; 4194304           ; 512   ; 0          ; 0    ; 0            ; |top|ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1                                                                                                                                                                                                                                    ; altsyncram_gqh2                   ; work         ;
;                |decode_2na:decode5|                                                                                                     ; 34.9 (34.9)          ; 40.0 (40.0)                      ; 5.3 (5.3)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 69 (69)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_2na:decode5                                                                                                                                                                                                                 ; decode_2na                        ; work         ;
;                |decode_r2a:rden_decode_a|                                                                                               ; 36.7 (36.7)          ; 38.2 (38.2)                      ; 1.7 (1.7)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 63 (63)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_a                                                                                                                                                                                                           ; decode_r2a                        ; work         ;
;                |decode_r2a:rden_decode_b|                                                                                               ; 39.0 (39.0)          ; 42.0 (42.0)                      ; 3.0 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 70 (70)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_b                                                                                                                                                                                                           ; decode_r2a                        ; work         ;
;             |sld_mod_ram_rom:mgl_prim2|                                                                                                 ; 204.2 (194.7)        ; 199.2 (189.5)                    ; 5.0 (4.8)                                         ; 10.0 (10.0)                      ; 0.0 (0.0)            ; 219 (202)           ; 48 (39)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|sld_mod_ram_rom:mgl_prim2                                                                                                                                                                                                                                      ; sld_mod_ram_rom                   ; work         ;
;                |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|                                                                     ; 9.5 (9.5)            ; 9.7 (9.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr                                                                                                                                                                                   ; sld_rom_sr                        ; work         ;
;    |sld_hub:auto_hub|                                                                                                                   ; 61.6 (0.5)           ; 77.5 (0.5)                       ; 16.0 (0.0)                                        ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 103 (1)             ; 92 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                           ; sld_hub                           ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 61.1 (0.0)           ; 77.0 (0.0)                       ; 16.0 (0.0)                                        ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 102 (0)             ; 92 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                           ; alt_sld_fab_with_jtag_input       ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 61.1 (0.0)           ; 77.0 (0.0)                       ; 16.0 (0.0)                                        ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 102 (0)             ; 92 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                        ; alt_sld_fab                       ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 61.1 (1.6)           ; 77.0 (2.2)                       ; 16.0 (0.6)                                        ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 102 (1)             ; 92 (5)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                    ; alt_sld_fab_alt_sld_fab           ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 59.5 (0.0)           ; 74.8 (0.0)                       ; 15.4 (0.0)                                        ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 101 (0)             ; 87 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                        ; alt_sld_fab_alt_sld_fab_sldfabric ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 59.5 (40.3)          ; 74.8 (51.3)                      ; 15.4 (11.2)                                       ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 101 (68)            ; 87 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                           ; sld_jtag_hub                      ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 9.0 (9.0)            ; 10.8 (10.8)                      ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg   ; sld_rom_sr                        ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 10.2 (10.2)          ; 12.7 (12.7)                      ; 2.4 (2.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm ; sld_shadow_jsm                    ; altera_sld   ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                        ;
+-------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name        ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+-------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; LEDs[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDs[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDs[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDs[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDs[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDs[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDs[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDs[7]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; clk         ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reset       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Switches[0] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Switches[1] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Switches[2] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+-------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                 ;
+------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                              ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------+-------------------+---------+
; clk                                                              ;                   ;         ;
; reset                                                            ;                   ;         ;
; Switches[0]                                                      ;                   ;         ;
;      - processor:m_processor|datapath:dp|regfile:rf|Selector31~2 ; 1                 ; 0       ;
;      - processor:m_processor|datapath:dp|regfile:rf|Selector63~2 ; 1                 ; 0       ;
; Switches[1]                                                      ;                   ;         ;
;      - processor:m_processor|datapath:dp|regfile:rf|Selector30~2 ; 0                 ; 0       ;
;      - processor:m_processor|datapath:dp|regfile:rf|Selector62~1 ; 0                 ; 0       ;
; Switches[2]                                                      ;                   ;         ;
;      - processor:m_processor|datapath:dp|regfile:rf|Selector29~2 ; 1                 ; 0       ;
;      - processor:m_processor|datapath:dp|regfile:rf|Selector61~1 ; 1                 ; 0       ;
+------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                       ; Location             ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                               ; JTAG_X0_Y2_N3        ; 658     ; Clock                      ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                               ; JTAG_X0_Y2_N3        ; 24      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; clk                                                                                                                                                                                                                                                                                                                                                        ; PIN_V11              ; 984     ; Clock                      ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; processor:m_processor|controller:c|Mux0~0                                                                                                                                                                                                                                                                                                                  ; MLABCELL_X52_Y26_N0  ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; processor:m_processor|controller:c|PCWrPendingF                                                                                                                                                                                                                                                                                                            ; LABCELL_X43_Y25_N42  ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; processor:m_processor|controller:c|conditional:Cond|FlagsNext~0                                                                                                                                                                                                                                                                                            ; LABCELL_X43_Y25_N57  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; processor:m_processor|controller:c|conditional:Cond|FlagsNext~1                                                                                                                                                                                                                                                                                            ; LABCELL_X43_Y25_N6   ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; processor:m_processor|datapath:dp|alu:alu|Equal0~1                                                                                                                                                                                                                                                                                                         ; LABCELL_X45_Y29_N9   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; processor:m_processor|datapath:dp|flopenr:pcreg|q[1]~0                                                                                                                                                                                                                                                                                                     ; LABCELL_X43_Y25_N24  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; processor:m_processor|datapath:dp|flopr:rd1d_e|q[28]~0                                                                                                                                                                                                                                                                                                     ; MLABCELL_X47_Y26_N0  ; 30      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; processor:m_processor|datapath:dp|flopr:rd1d_e|q[28]~1                                                                                                                                                                                                                                                                                                     ; MLABCELL_X47_Y26_N3  ; 30      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; processor:m_processor|datapath:dp|flopr:rd2d_e|q[11]~0                                                                                                                                                                                                                                                                                                     ; LABCELL_X53_Y23_N42  ; 29      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; processor:m_processor|datapath:dp|flopr:rd2d_e|q[11]~1                                                                                                                                                                                                                                                                                                     ; MLABCELL_X47_Y23_N18 ; 29      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; processor:m_processor|datapath:dp|regfile:rf|Decoder0~0                                                                                                                                                                                                                                                                                                    ; LABCELL_X51_Y24_N39  ; 29      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; processor:m_processor|datapath:dp|regfile:rf|Decoder0~1                                                                                                                                                                                                                                                                                                    ; LABCELL_X51_Y24_N42  ; 29      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; processor:m_processor|datapath:dp|regfile:rf|Decoder0~2                                                                                                                                                                                                                                                                                                    ; LABCELL_X51_Y24_N45  ; 29      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; processor:m_processor|datapath:dp|regfile:rf|Decoder0~3                                                                                                                                                                                                                                                                                                    ; LABCELL_X51_Y24_N12  ; 29      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; processor:m_processor|datapath:dp|regfile:rf|Decoder0~4                                                                                                                                                                                                                                                                                                    ; LABCELL_X51_Y24_N15  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; processor:m_processor|datapath:dp|regfile:rf|Decoder0~5                                                                                                                                                                                                                                                                                                    ; LABCELL_X51_Y24_N33  ; 36      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; processor:m_processor|datapath:dp|regfile:rf|Decoder0~6                                                                                                                                                                                                                                                                                                    ; LABCELL_X51_Y24_N36  ; 39      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; processor:m_processor|hazard:h|FlushD                                                                                                                                                                                                                                                                                                                      ; LABCELL_X43_Y25_N12  ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_2na:decode5|w_anode6704w[3]                                                                                                                                                                                                                 ; MLABCELL_X34_Y25_N36 ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_2na:decode5|w_anode6721w[3]                                                                                                                                                                                                                 ; MLABCELL_X34_Y25_N30 ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_2na:decode5|w_anode6731w[3]                                                                                                                                                                                                                 ; LABCELL_X31_Y24_N12  ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_2na:decode5|w_anode6741w[3]                                                                                                                                                                                                                 ; MLABCELL_X34_Y25_N39 ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_2na:decode5|w_anode6751w[3]                                                                                                                                                                                                                 ; MLABCELL_X34_Y25_N51 ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_2na:decode5|w_anode6761w[3]                                                                                                                                                                                                                 ; LABCELL_X31_Y24_N9   ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_2na:decode5|w_anode6771w[3]                                                                                                                                                                                                                 ; MLABCELL_X34_Y25_N45 ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_2na:decode5|w_anode6781w[3]                                                                                                                                                                                                                 ; MLABCELL_X34_Y25_N42 ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_2na:decode5|w_anode6804w[3]                                                                                                                                                                                                                 ; MLABCELL_X34_Y25_N0  ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_2na:decode5|w_anode6815w[3]                                                                                                                                                                                                                 ; MLABCELL_X34_Y25_N33 ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_2na:decode5|w_anode6825w[3]                                                                                                                                                                                                                 ; LABCELL_X31_Y24_N45  ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_2na:decode5|w_anode6835w[3]                                                                                                                                                                                                                 ; MLABCELL_X34_Y25_N18 ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_2na:decode5|w_anode6845w[3]                                                                                                                                                                                                                 ; MLABCELL_X34_Y25_N48 ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_2na:decode5|w_anode6855w[3]                                                                                                                                                                                                                 ; LABCELL_X31_Y24_N42  ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_2na:decode5|w_anode6865w[3]                                                                                                                                                                                                                 ; MLABCELL_X34_Y25_N27 ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_2na:decode5|w_anode6875w[3]                                                                                                                                                                                                                 ; MLABCELL_X34_Y25_N24 ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_2na:decode5|w_anode6897w[3]                                                                                                                                                                                                                 ; LABCELL_X31_Y25_N33  ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_2na:decode5|w_anode6908w[3]                                                                                                                                                                                                                 ; LABCELL_X33_Y29_N15  ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_2na:decode5|w_anode6918w[3]                                                                                                                                                                                                                 ; LABCELL_X31_Y25_N9   ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_2na:decode5|w_anode6928w[3]                                                                                                                                                                                                                 ; LABCELL_X33_Y29_N45  ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_2na:decode5|w_anode6938w[3]                                                                                                                                                                                                                 ; LABCELL_X33_Y29_N0   ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_2na:decode5|w_anode6948w[3]                                                                                                                                                                                                                 ; LABCELL_X31_Y24_N48  ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_2na:decode5|w_anode6958w[3]                                                                                                                                                                                                                 ; LABCELL_X36_Y29_N9   ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_2na:decode5|w_anode6968w[3]                                                                                                                                                                                                                 ; LABCELL_X35_Y29_N45  ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_2na:decode5|w_anode6990w[3]                                                                                                                                                                                                                 ; LABCELL_X31_Y25_N24  ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_2na:decode5|w_anode7001w[3]                                                                                                                                                                                                                 ; LABCELL_X36_Y29_N30  ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_2na:decode5|w_anode7011w[3]                                                                                                                                                                                                                 ; LABCELL_X31_Y25_N54  ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_2na:decode5|w_anode7021w[3]                                                                                                                                                                                                                 ; LABCELL_X33_Y29_N33  ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_2na:decode5|w_anode7031w[3]                                                                                                                                                                                                                 ; LABCELL_X33_Y29_N3   ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_2na:decode5|w_anode7041w[3]                                                                                                                                                                                                                 ; LABCELL_X36_Y29_N57  ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_2na:decode5|w_anode7051w[3]                                                                                                                                                                                                                 ; LABCELL_X36_Y29_N3   ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_2na:decode5|w_anode7061w[3]                                                                                                                                                                                                                 ; LABCELL_X31_Y25_N0   ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_2na:decode5|w_anode7083w[3]                                                                                                                                                                                                                 ; LABCELL_X31_Y25_N42  ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_2na:decode5|w_anode7094w[3]                                                                                                                                                                                                                 ; LABCELL_X35_Y29_N42  ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_2na:decode5|w_anode7104w[3]                                                                                                                                                                                                                 ; LABCELL_X36_Y29_N27  ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_2na:decode5|w_anode7114w[3]                                                                                                                                                                                                                 ; LABCELL_X33_Y29_N48  ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_2na:decode5|w_anode7124w[3]                                                                                                                                                                                                                 ; LABCELL_X33_Y29_N24  ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_2na:decode5|w_anode7134w[3]                                                                                                                                                                                                                 ; LABCELL_X36_Y29_N18  ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_2na:decode5|w_anode7144w[3]                                                                                                                                                                                                                 ; LABCELL_X31_Y25_N27  ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_2na:decode5|w_anode7154w[3]                                                                                                                                                                                                                 ; LABCELL_X33_Y29_N6   ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_2na:decode5|w_anode7176w[3]                                                                                                                                                                                                                 ; MLABCELL_X34_Y25_N9  ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_2na:decode5|w_anode7187w[3]                                                                                                                                                                                                                 ; MLABCELL_X34_Y25_N3  ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_2na:decode5|w_anode7197w[3]                                                                                                                                                                                                                 ; MLABCELL_X34_Y25_N6  ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_2na:decode5|w_anode7207w[3]                                                                                                                                                                                                                 ; MLABCELL_X34_Y25_N15 ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_2na:decode5|w_anode7217w[3]                                                                                                                                                                                                                 ; MLABCELL_X34_Y25_N21 ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_2na:decode5|w_anode7227w[3]                                                                                                                                                                                                                 ; MLABCELL_X34_Y25_N12 ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_2na:decode5|w_anode7237w[3]                                                                                                                                                                                                                 ; MLABCELL_X34_Y25_N54 ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_2na:decode5|w_anode7247w[3]                                                                                                                                                                                                                 ; MLABCELL_X34_Y25_N57 ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_2na:decode5|w_anode7269w[3]                                                                                                                                                                                                                 ; LABCELL_X31_Y25_N36  ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_2na:decode5|w_anode7280w[3]                                                                                                                                                                                                                 ; LABCELL_X33_Y29_N57  ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_2na:decode5|w_anode7290w[3]                                                                                                                                                                                                                 ; LABCELL_X36_Y28_N24  ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_2na:decode5|w_anode7300w[3]                                                                                                                                                                                                                 ; LABCELL_X33_Y29_N42  ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_2na:decode5|w_anode7310w[3]                                                                                                                                                                                                                 ; LABCELL_X33_Y29_N27  ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_2na:decode5|w_anode7320w[3]                                                                                                                                                                                                                 ; LABCELL_X36_Y28_N0   ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_2na:decode5|w_anode7330w[3]                                                                                                                                                                                                                 ; LABCELL_X36_Y29_N0   ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_2na:decode5|w_anode7340w[3]                                                                                                                                                                                                                 ; LABCELL_X33_Y29_N12  ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_2na:decode5|w_anode7362w[3]                                                                                                                                                                                                                 ; LABCELL_X31_Y25_N18  ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_2na:decode5|w_anode7373w[3]                                                                                                                                                                                                                 ; LABCELL_X36_Y29_N6   ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_2na:decode5|w_anode7383w[3]                                                                                                                                                                                                                 ; LABCELL_X36_Y29_N24  ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_2na:decode5|w_anode7393w[3]                                                                                                                                                                                                                 ; LABCELL_X33_Y29_N30  ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_2na:decode5|w_anode7403w[3]                                                                                                                                                                                                                 ; LABCELL_X33_Y29_N51  ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_2na:decode5|w_anode7413w[3]                                                                                                                                                                                                                 ; LABCELL_X36_Y29_N54  ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_2na:decode5|w_anode7423w[3]                                                                                                                                                                                                                 ; LABCELL_X33_Y29_N54  ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_2na:decode5|w_anode7433w[3]                                                                                                                                                                                                                 ; LABCELL_X36_Y29_N33  ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_a|w_anode7482w[3]                                                                                                                                                                                                           ; LABCELL_X43_Y30_N48  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_a|w_anode7492w[3]~0                                                                                                                                                                                                         ; LABCELL_X33_Y24_N12  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_a|w_anode7502w[3]                                                                                                                                                                                                           ; LABCELL_X33_Y24_N33  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_a|w_anode7512w[3]~0                                                                                                                                                                                                         ; LABCELL_X43_Y30_N51  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_a|w_anode7522w[3]                                                                                                                                                                                                           ; LABCELL_X33_Y24_N48  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_a|w_anode7532w[3]~0                                                                                                                                                                                                         ; LABCELL_X31_Y30_N39  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_a|w_anode7542w[3]                                                                                                                                                                                                           ; LABCELL_X33_Y24_N6   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_a|w_anode7566w[3]                                                                                                                                                                                                           ; LABCELL_X50_Y32_N36  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_a|w_anode7577w[3]                                                                                                                                                                                                           ; LABCELL_X43_Y30_N42  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_a|w_anode7587w[3]                                                                                                                                                                                                           ; LABCELL_X43_Y30_N45  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_a|w_anode7597w[3]                                                                                                                                                                                                           ; LABCELL_X43_Y30_N15  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_a|w_anode7607w[3]                                                                                                                                                                                                           ; LABCELL_X43_Y30_N54  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_a|w_anode7617w[3]                                                                                                                                                                                                           ; LABCELL_X43_Y30_N12  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_a|w_anode7627w[3]                                                                                                                                                                                                           ; LABCELL_X43_Y30_N24  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_a|w_anode7637w[3]                                                                                                                                                                                                           ; LABCELL_X33_Y24_N39  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_a|w_anode7660w[3]                                                                                                                                                                                                           ; LABCELL_X31_Y30_N54  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_a|w_anode7671w[3]                                                                                                                                                                                                           ; LABCELL_X31_Y30_N15  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_a|w_anode7681w[3]                                                                                                                                                                                                           ; LABCELL_X31_Y30_N12  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_a|w_anode7691w[3]                                                                                                                                                                                                           ; LABCELL_X31_Y30_N30  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_a|w_anode7701w[3]                                                                                                                                                                                                           ; LABCELL_X43_Y30_N57  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_a|w_anode7711w[3]                                                                                                                                                                                                           ; LABCELL_X33_Y24_N57  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_a|w_anode7721w[3]                                                                                                                                                                                                           ; LABCELL_X43_Y30_N30  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_a|w_anode7731w[3]                                                                                                                                                                                                           ; LABCELL_X43_Y30_N0   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_a|w_anode7754w[3]                                                                                                                                                                                                           ; LABCELL_X31_Y30_N57  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_a|w_anode7765w[3]                                                                                                                                                                                                           ; LABCELL_X45_Y29_N12  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_a|w_anode7775w[3]                                                                                                                                                                                                           ; LABCELL_X33_Y24_N3   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_a|w_anode7785w[3]                                                                                                                                                                                                           ; LABCELL_X45_Y29_N30  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_a|w_anode7795w[3]                                                                                                                                                                                                           ; LABCELL_X43_Y30_N33  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_a|w_anode7805w[3]                                                                                                                                                                                                           ; LABCELL_X43_Y30_N6   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_a|w_anode7815w[3]                                                                                                                                                                                                           ; LABCELL_X43_Y30_N3   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_a|w_anode7825w[3]                                                                                                                                                                                                           ; LABCELL_X33_Y24_N42  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_a|w_anode7848w[3]                                                                                                                                                                                                           ; LABCELL_X31_Y30_N24  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_a|w_anode7859w[3]                                                                                                                                                                                                           ; LABCELL_X33_Y24_N24  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_a|w_anode7869w[3]                                                                                                                                                                                                           ; LABCELL_X45_Y29_N36  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_a|w_anode7879w[3]                                                                                                                                                                                                           ; LABCELL_X45_Y29_N54  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_a|w_anode7889w[3]                                                                                                                                                                                                           ; LABCELL_X31_Y30_N36  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_a|w_anode7899w[3]                                                                                                                                                                                                           ; LABCELL_X33_Y24_N18  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_a|w_anode7909w[3]                                                                                                                                                                                                           ; LABCELL_X31_Y30_N45  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_a|w_anode7919w[3]                                                                                                                                                                                                           ; LABCELL_X31_Y30_N51  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_a|w_anode7942w[3]                                                                                                                                                                                                           ; LABCELL_X31_Y30_N27  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_a|w_anode7953w[3]                                                                                                                                                                                                           ; LABCELL_X45_Y29_N15  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_a|w_anode7963w[3]                                                                                                                                                                                                           ; LABCELL_X33_Y24_N0   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_a|w_anode7973w[3]                                                                                                                                                                                                           ; LABCELL_X45_Y29_N48  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_a|w_anode7983w[3]                                                                                                                                                                                                           ; LABCELL_X43_Y30_N27  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_a|w_anode7993w[3]                                                                                                                                                                                                           ; LABCELL_X43_Y30_N36  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_a|w_anode8003w[3]                                                                                                                                                                                                           ; LABCELL_X33_Y24_N36  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_a|w_anode8013w[3]                                                                                                                                                                                                           ; LABCELL_X43_Y30_N21  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_a|w_anode8036w[3]                                                                                                                                                                                                           ; LABCELL_X45_Y29_N45  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_a|w_anode8047w[3]                                                                                                                                                                                                           ; LABCELL_X31_Y30_N33  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_a|w_anode8057w[3]                                                                                                                                                                                                           ; LABCELL_X45_Y29_N57  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_a|w_anode8067w[3]                                                                                                                                                                                                           ; LABCELL_X31_Y30_N48  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_a|w_anode8077w[3]                                                                                                                                                                                                           ; LABCELL_X31_Y30_N42  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_a|w_anode8087w[3]                                                                                                                                                                                                           ; LABCELL_X43_Y30_N39  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_a|w_anode8097w[3]                                                                                                                                                                                                           ; LABCELL_X45_Y29_N24  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_a|w_anode8107w[3]                                                                                                                                                                                                           ; LABCELL_X31_Y30_N18  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_a|w_anode8130w[3]                                                                                                                                                                                                           ; LABCELL_X45_Y29_N42  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_a|w_anode8141w[3]                                                                                                                                                                                                           ; LABCELL_X43_Y30_N9   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_a|w_anode8151w[3]                                                                                                                                                                                                           ; LABCELL_X45_Y29_N33  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_a|w_anode8161w[3]                                                                                                                                                                                                           ; LABCELL_X31_Y30_N0   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_a|w_anode8171w[3]                                                                                                                                                                                                           ; LABCELL_X31_Y30_N6   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_a|w_anode8181w[3]                                                                                                                                                                                                           ; LABCELL_X43_Y30_N18  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_a|w_anode8191w[3]                                                                                                                                                                                                           ; LABCELL_X31_Y30_N3   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_a|w_anode8201w[3]                                                                                                                                                                                                           ; LABCELL_X45_Y29_N18  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_b|w_anode7465w[3]                                                                                                                                                                                                           ; LABCELL_X35_Y29_N24  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_b|w_anode7482w[3]                                                                                                                                                                                                           ; LABCELL_X35_Y29_N54  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_b|w_anode7492w[3]~0                                                                                                                                                                                                         ; LABCELL_X33_Y29_N36  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_b|w_anode7502w[3]                                                                                                                                                                                                           ; LABCELL_X35_Y29_N0   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_b|w_anode7512w[3]~0                                                                                                                                                                                                         ; LABCELL_X35_Y29_N57  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_b|w_anode7522w[3]                                                                                                                                                                                                           ; LABCELL_X35_Y29_N3   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_b|w_anode7532w[3]~0                                                                                                                                                                                                         ; LABCELL_X35_Y23_N18  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_b|w_anode7542w[3]                                                                                                                                                                                                           ; LABCELL_X35_Y23_N48  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_b|w_anode7566w[3]                                                                                                                                                                                                           ; LABCELL_X33_Y29_N39  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_b|w_anode7577w[3]                                                                                                                                                                                                           ; LABCELL_X35_Y29_N33  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_b|w_anode7587w[3]                                                                                                                                                                                                           ; LABCELL_X36_Y28_N18  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_b|w_anode7597w[3]                                                                                                                                                                                                           ; LABCELL_X35_Y29_N15  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_b|w_anode7607w[3]                                                                                                                                                                                                           ; LABCELL_X35_Y29_N30  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_b|w_anode7617w[3]                                                                                                                                                                                                           ; LABCELL_X35_Y29_N12  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_b|w_anode7627w[3]                                                                                                                                                                                                           ; LABCELL_X35_Y29_N9   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_b|w_anode7637w[3]                                                                                                                                                                                                           ; LABCELL_X35_Y29_N48  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_b|w_anode7660w[3]                                                                                                                                                                                                           ; LABCELL_X35_Y23_N6   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_b|w_anode7671w[3]                                                                                                                                                                                                           ; LABCELL_X31_Y25_N48  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_b|w_anode7681w[3]                                                                                                                                                                                                           ; LABCELL_X35_Y23_N15  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_b|w_anode7691w[3]                                                                                                                                                                                                           ; LABCELL_X17_Y27_N39  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_b|w_anode7701w[3]                                                                                                                                                                                                           ; LABCELL_X36_Y28_N36  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_b|w_anode7711w[3]                                                                                                                                                                                                           ; LABCELL_X35_Y23_N51  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_b|w_anode7721w[3]                                                                                                                                                                                                           ; LABCELL_X35_Y29_N6   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_b|w_anode7731w[3]                                                                                                                                                                                                           ; LABCELL_X35_Y29_N51  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_b|w_anode7754w[3]                                                                                                                                                                                                           ; LABCELL_X36_Y29_N39  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_b|w_anode7765w[3]                                                                                                                                                                                                           ; LABCELL_X36_Y29_N12  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_b|w_anode7775w[3]                                                                                                                                                                                                           ; LABCELL_X35_Y23_N45  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_b|w_anode7785w[3]                                                                                                                                                                                                           ; LABCELL_X17_Y27_N57  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_b|w_anode7795w[3]                                                                                                                                                                                                           ; LABCELL_X36_Y28_N9   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_b|w_anode7805w[3]                                                                                                                                                                                                           ; LABCELL_X36_Y28_N15  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_b|w_anode7815w[3]                                                                                                                                                                                                           ; LABCELL_X36_Y28_N33  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_b|w_anode7825w[3]                                                                                                                                                                                                           ; LABCELL_X35_Y23_N24  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_b|w_anode7848w[3]                                                                                                                                                                                                           ; LABCELL_X35_Y23_N9   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_b|w_anode7859w[3]                                                                                                                                                                                                           ; LABCELL_X35_Y23_N33  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_b|w_anode7869w[3]                                                                                                                                                                                                           ; LABCELL_X36_Y28_N21  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_b|w_anode7879w[3]                                                                                                                                                                                                           ; LABCELL_X36_Y28_N57  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_b|w_anode7889w[3]                                                                                                                                                                                                           ; LABCELL_X35_Y23_N21  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_b|w_anode7899w[3]                                                                                                                                                                                                           ; LABCELL_X17_Y27_N0   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_b|w_anode7909w[3]                                                                                                                                                                                                           ; LABCELL_X35_Y23_N3   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_b|w_anode7919w[3]                                                                                                                                                                                                           ; LABCELL_X35_Y23_N54  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_b|w_anode7942w[3]                                                                                                                                                                                                           ; LABCELL_X35_Y23_N30  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_b|w_anode7953w[3]                                                                                                                                                                                                           ; LABCELL_X35_Y29_N39  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_b|w_anode7963w[3]                                                                                                                                                                                                           ; LABCELL_X35_Y23_N0   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_b|w_anode7973w[3]                                                                                                                                                                                                           ; LABCELL_X36_Y28_N48  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_b|w_anode7983w[3]                                                                                                                                                                                                           ; LABCELL_X36_Y28_N6   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_b|w_anode7993w[3]                                                                                                                                                                                                           ; LABCELL_X36_Y28_N51  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_b|w_anode8003w[3]                                                                                                                                                                                                           ; LABCELL_X35_Y23_N57  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_b|w_anode8013w[3]                                                                                                                                                                                                           ; LABCELL_X35_Y29_N18  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_b|w_anode8036w[3]                                                                                                                                                                                                           ; LABCELL_X35_Y23_N12  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_b|w_anode8047w[3]                                                                                                                                                                                                           ; LABCELL_X35_Y29_N36  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_b|w_anode8057w[3]                                                                                                                                                                                                           ; LABCELL_X36_Y28_N54  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_b|w_anode8067w[3]                                                                                                                                                                                                           ; LABCELL_X17_Y27_N30  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_b|w_anode8077w[3]                                                                                                                                                                                                           ; LABCELL_X17_Y27_N12  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_b|w_anode8087w[3]                                                                                                                                                                                                           ; LABCELL_X36_Y28_N12  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_b|w_anode8097w[3]                                                                                                                                                                                                           ; LABCELL_X36_Y28_N30  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_b|w_anode8107w[3]                                                                                                                                                                                                           ; LABCELL_X17_Y27_N21  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_b|w_anode8130w[3]                                                                                                                                                                                                           ; LABCELL_X35_Y23_N42  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_b|w_anode8141w[3]                                                                                                                                                                                                           ; LABCELL_X36_Y28_N45  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_b|w_anode8151w[3]                                                                                                                                                                                                           ; LABCELL_X36_Y28_N42  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_b|w_anode8161w[3]                                                                                                                                                                                                           ; LABCELL_X17_Y27_N18  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_b|w_anode8171w[3]                                                                                                                                                                                                           ; LABCELL_X17_Y27_N48  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_b|w_anode8181w[3]                                                                                                                                                                                                           ; LABCELL_X17_Y27_N42  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_b|w_anode8191w[3]                                                                                                                                                                                                           ; LABCELL_X35_Y23_N27  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|decode_r2a:rden_decode_b|w_anode8201w[3]                                                                                                                                                                                                           ; LABCELL_X36_Y29_N42  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0                                                                                                                                                                                                                                          ; MLABCELL_X6_Y2_N36   ; 7       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~1                                                                                                                                                                                                                                          ; MLABCELL_X6_Y2_N42   ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~2                                                                                                                                                                                                                                          ; MLABCELL_X6_Y2_N12   ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~3                                                                                                                                                                                                                                          ; MLABCELL_X6_Y2_N45   ; 20      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[1]~0                                                                                                                                                                                                                                ; MLABCELL_X6_Y2_N18   ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[5]~22                                                                                                                                                                                                                               ; MLABCELL_X6_Y2_N24   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[0]~2                                                                                                                                                                                      ; LABCELL_X1_Y5_N54    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]~1                                                                                                                                                                                 ; LABCELL_X1_Y5_N3     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; reset                                                                                                                                                                                                                                                                                                                                                      ; PIN_W20              ; 249     ; Async. clear               ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                   ; FF_X2_Y2_N38         ; 24      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]~5                      ; LABCELL_X1_Y3_N27    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                        ; LABCELL_X1_Y1_N12    ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~0           ; MLABCELL_X3_Y2_N0    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]                             ; FF_X3_Y2_N5          ; 22      ; Async. clear, Sync. load   ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]~0                           ; LABCELL_X2_Y2_N6     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][3]                             ; FF_X3_Y2_N56         ; 7       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~1                             ; LABCELL_X2_Y2_N42    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]~1              ; LABCELL_X2_Y3_N54    ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]~1      ; LABCELL_X1_Y3_N12    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~1 ; LABCELL_X2_Y3_N3     ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]        ; FF_X1_Y3_N32         ; 16      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]       ; FF_X2_Y3_N11         ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]        ; FF_X1_Y4_N35         ; 30      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                 ; LABCELL_X1_Y3_N15    ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                       ; FF_X1_Y4_N50         ; 54      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                     ; LABCELL_X1_Y3_N30    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                      ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; Name  ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; clk   ; PIN_V11  ; 984     ; Global Clock         ; GCLK6            ; --                        ;
; reset ; PIN_W20  ; 249     ; Global Clock         ; GCLK9            ; --                        ;
+-------+----------+---------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                      ;
+----------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                       ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------------------------+---------+
; processor:m_processor|datapath:dp|mux3:byp2mux|y[1]~9                                                                      ; 1025    ;
; processor:m_processor|datapath:dp|mux3:byp2mux|y[2]~10                                                                     ; 1025    ;
; processor:m_processor|datapath:dp|mux3:byp2mux|y[3]~11                                                                     ; 1025    ;
; processor:m_processor|datapath:dp|mux3:byp2mux|y[4]~12                                                                     ; 1025    ;
; processor:m_processor|datapath:dp|mux3:byp2mux|y[5]~13                                                                     ; 1025    ;
; processor:m_processor|datapath:dp|mux3:byp2mux|y[6]~14                                                                     ; 1025    ;
; processor:m_processor|datapath:dp|mux3:byp2mux|y[0]~8                                                                      ; 1025    ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[0]  ; 1025    ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[1]  ; 1025    ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[2]  ; 1025    ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[3]  ; 1025    ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[4]  ; 1025    ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[5]  ; 1025    ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[6]  ; 1025    ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[7]  ; 1025    ;
; processor:m_processor|datapath:dp|mux3:byp2mux|y[7]~15                                                                     ; 1024    ;
; altera_internal_jtag~TCKUTAP                                                                                               ; 658     ;
; processor:m_processor|datapath:dp|alu:alu|Mux20~9                                                                          ; 515     ;
; processor:m_processor|datapath:dp|alu:alu|Mux31~1                                                                          ; 515     ;
; processor:m_processor|datapath:dp|alu:alu|Mux22~9                                                                          ; 515     ;
; processor:m_processor|datapath:dp|alu:alu|Mux21~2                                                                          ; 515     ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[6]  ; 515     ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[5]  ; 515     ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[4]  ; 515     ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[3]  ; 515     ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[2]  ; 515     ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[1]  ; 515     ;
; processor:m_processor|datapath:dp|alu:alu|Mux27~6                                                                          ; 514     ;
; processor:m_processor|datapath:dp|alu:alu|Mux24~6                                                                          ; 514     ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[10] ; 514     ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[9]  ; 514     ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[8]  ; 514     ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[7]  ; 514     ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[0]  ; 514     ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[12] ; 514     ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[11] ; 514     ;
; processor:m_processor|datapath:dp|alu:alu|Mux30~7                                                                          ; 513     ;
; processor:m_processor|datapath:dp|alu:alu|Mux29~7                                                                          ; 513     ;
; processor:m_processor|datapath:dp|alu:alu|Mux28~7                                                                          ; 513     ;
; processor:m_processor|datapath:dp|alu:alu|Mux26~6                                                                          ; 513     ;
; processor:m_processor|datapath:dp|alu:alu|Mux25~6                                                                          ; 513     ;
; processor:m_processor|datapath:dp|alu:alu|Mux23~6                                                                          ; 513     ;
; processor:m_processor|datapath:dp|alu:alu|Mux19~9                                                                          ; 513     ;
+----------------------------------------------------------------------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+--------------------------------------------------------------------------------------------------------------------+------+----------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+--------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; Name                                                                                                               ; Type ; Mode           ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size    ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF                ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs         ;
+--------------------------------------------------------------------------------------------------------------------+------+----------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+--------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|ALTSYNCRAM ; AUTO ; True Dual Port ; Dual Clocks ; 524288       ; 8            ; 524288       ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 4194304 ; 524288                      ; 8                           ; 524288                      ; 8                           ; 4194304             ; 512         ; 0     ; audio_hex_data.mif ; M10K_X41_Y48_N0, M10K_X49_Y34_N0, M10K_X41_Y36_N0, M10K_X38_Y41_N0, M10K_X76_Y27_N0, M10K_X14_Y34_N0, M10K_X14_Y40_N0, M10K_X58_Y5_N0, M10K_X76_Y32_N0, M10K_X26_Y46_N0, M10K_X49_Y4_N0, M10K_X69_Y36_N0, M10K_X76_Y5_N0, M10K_X49_Y42_N0, M10K_X49_Y8_N0, M10K_X26_Y37_N0, M10K_X26_Y15_N0, M10K_X14_Y9_N0, M10K_X38_Y29_N0, M10K_X38_Y45_N0, M10K_X5_Y45_N0, M10K_X5_Y7_N0, M10K_X38_Y3_N0, M10K_X14_Y43_N0, M10K_X49_Y47_N0, M10K_X41_Y38_N0, M10K_X14_Y25_N0, M10K_X5_Y44_N0, M10K_X5_Y46_N0, M10K_X41_Y8_N0, M10K_X76_Y28_N0, M10K_X41_Y2_N0, M10K_X5_Y50_N0, M10K_X49_Y7_N0, M10K_X38_Y8_N0, M10K_X76_Y3_N0, M10K_X58_Y24_N0, M10K_X14_Y10_N0, M10K_X38_Y32_N0, M10K_X14_Y28_N0, M10K_X14_Y23_N0, M10K_X5_Y2_N0, M10K_X69_Y16_N0, M10K_X41_Y3_N0, M10K_X69_Y19_N0, M10K_X26_Y4_N0, M10K_X5_Y5_N0, M10K_X58_Y9_N0, M10K_X76_Y21_N0, M10K_X49_Y43_N0, M10K_X49_Y27_N0, M10K_X26_Y47_N0, M10K_X5_Y43_N0, M10K_X26_Y27_N0, M10K_X38_Y31_N0, M10K_X14_Y35_N0, M10K_X26_Y31_N0, M10K_X26_Y33_N0, M10K_X69_Y4_N0, M10K_X26_Y35_N0, M10K_X76_Y14_N0, M10K_X5_Y49_N0, M10K_X76_Y11_N0, M10K_X76_Y10_N0, M10K_X38_Y47_N0, M10K_X5_Y33_N0, M10K_X38_Y33_N0, M10K_X49_Y65_N0, M10K_X58_Y25_N0, M10K_X26_Y69_N0, M10K_X69_Y23_N0, M10K_X38_Y57_N0, M10K_X76_Y33_N0, M10K_X49_Y67_N0, M10K_X41_Y67_N0, M10K_X14_Y37_N0, M10K_X69_Y28_N0, M10K_X41_Y37_N0, M10K_X58_Y23_N0, M10K_X76_Y29_N0, M10K_X69_Y34_N0, M10K_X14_Y59_N0, M10K_X58_Y27_N0, M10K_X14_Y58_N0, M10K_X5_Y10_N0, M10K_X5_Y3_N0, M10K_X38_Y1_N0, M10K_X58_Y19_N0, M10K_X38_Y68_N0, M10K_X41_Y64_N0, M10K_X26_Y45_N0, M10K_X49_Y68_N0, M10K_X41_Y40_N0, M10K_X76_Y36_N0, M10K_X49_Y50_N0, M10K_X41_Y62_N0, M10K_X14_Y68_N0, M10K_X41_Y23_N0, M10K_X41_Y20_N0, M10K_X49_Y15_N0, M10K_X5_Y11_N0, M10K_X26_Y7_N0, M10K_X5_Y1_N0, M10K_X69_Y7_N0, M10K_X38_Y4_N0, M10K_X14_Y16_N0, M10K_X26_Y16_N0, M10K_X69_Y1_N0, M10K_X76_Y4_N0, M10K_X38_Y12_N0, M10K_X38_Y2_N0, M10K_X58_Y1_N0, M10K_X49_Y63_N0, M10K_X14_Y69_N0, M10K_X38_Y35_N0, M10K_X41_Y55_N0, M10K_X38_Y11_N0, M10K_X41_Y33_N0, M10K_X38_Y17_N0, M10K_X49_Y66_N0, M10K_X14_Y54_N0, M10K_X14_Y57_N0, M10K_X14_Y11_N0, M10K_X26_Y67_N0, M10K_X5_Y12_N0, M10K_X26_Y2_N0, M10K_X41_Y9_N0, M10K_X58_Y4_N0, M10K_X41_Y63_N0, M10K_X14_Y39_N0, M10K_X41_Y51_N0, M10K_X38_Y66_N0, M10K_X5_Y38_N0, M10K_X14_Y61_N0, M10K_X5_Y51_N0, M10K_X14_Y63_N0, M10K_X14_Y50_N0, M10K_X38_Y50_N0, M10K_X14_Y36_N0, M10K_X69_Y35_N0, M10K_X38_Y65_N0, M10K_X26_Y50_N0, M10K_X41_Y24_N0, M10K_X38_Y46_N0, M10K_X69_Y21_N0, M10K_X5_Y40_N0, M10K_X41_Y56_N0, M10K_X38_Y22_N0, M10K_X14_Y66_N0, M10K_X26_Y22_N0, M10K_X26_Y21_N0, M10K_X26_Y34_N0, M10K_X41_Y18_N0, M10K_X14_Y18_N0, M10K_X58_Y18_N0, M10K_X14_Y20_N0, M10K_X14_Y65_N0, M10K_X26_Y26_N0, M10K_X38_Y24_N0, M10K_X14_Y64_N0, M10K_X58_Y31_N0, M10K_X49_Y56_N0, M10K_X41_Y26_N0, M10K_X5_Y36_N0, M10K_X26_Y64_N0, M10K_X38_Y55_N0, M10K_X26_Y43_N0, M10K_X49_Y62_N0, M10K_X69_Y20_N0, M10K_X26_Y25_N0, M10K_X41_Y61_N0, M10K_X58_Y28_N0, M10K_X26_Y52_N0, M10K_X26_Y65_N0, M10K_X14_Y24_N0, M10K_X38_Y64_N0, M10K_X58_Y29_N0, M10K_X49_Y39_N0, M10K_X49_Y24_N0, M10K_X14_Y51_N0, M10K_X5_Y48_N0, M10K_X58_Y20_N0, M10K_X38_Y39_N0, M10K_X26_Y23_N0, M10K_X49_Y20_N0, M10K_X14_Y47_N0, M10K_X58_Y35_N0, M10K_X26_Y28_N0, M10K_X26_Y30_N0, M10K_X26_Y66_N0, M10K_X38_Y18_N0, M10K_X49_Y19_N0, M10K_X41_Y34_N0, M10K_X76_Y26_N0, M10K_X58_Y30_N0, M10K_X76_Y25_N0, M10K_X38_Y37_N0, M10K_X26_Y36_N0, M10K_X41_Y58_N0, M10K_X58_Y34_N0, M10K_X38_Y62_N0, M10K_X41_Y59_N0, M10K_X58_Y22_N0, M10K_X76_Y19_N0, M10K_X41_Y46_N0, M10K_X58_Y13_N0, M10K_X38_Y58_N0, M10K_X14_Y52_N0, M10K_X38_Y15_N0, M10K_X38_Y61_N0, M10K_X49_Y46_N0, M10K_X41_Y60_N0, M10K_X26_Y59_N0, M10K_X14_Y21_N0, M10K_X49_Y59_N0, M10K_X49_Y38_N0, M10K_X41_Y41_N0, M10K_X41_Y14_N0, M10K_X26_Y13_N0, M10K_X76_Y12_N0, M10K_X49_Y45_N0, M10K_X14_Y33_N0, M10K_X49_Y61_N0, M10K_X76_Y23_N0, M10K_X14_Y49_N0, M10K_X49_Y23_N0, M10K_X38_Y49_N0, M10K_X58_Y11_N0, M10K_X41_Y49_N0, M10K_X41_Y19_N0, M10K_X76_Y31_N0, M10K_X41_Y53_N0, M10K_X14_Y27_N0, M10K_X41_Y13_N0, M10K_X41_Y32_N0, M10K_X49_Y35_N0, M10K_X58_Y33_N0, M10K_X41_Y17_N0, M10K_X38_Y25_N0, M10K_X38_Y21_N0, M10K_X41_Y57_N0, M10K_X49_Y30_N0, M10K_X14_Y22_N0, M10K_X58_Y21_N0, M10K_X49_Y55_N0, M10K_X38_Y26_N0, M10K_X49_Y51_N0, M10K_X49_Y57_N0, M10K_X69_Y15_N0, M10K_X49_Y29_N0, M10K_X58_Y12_N0, M10K_X76_Y22_N0, M10K_X38_Y43_N0, M10K_X41_Y43_N0, M10K_X49_Y53_N0, M10K_X49_Y25_N0, M10K_X38_Y40_N0, M10K_X14_Y29_N0, M10K_X38_Y48_N0, M10K_X49_Y48_N0, M10K_X76_Y8_N0, M10K_X14_Y71_N0, M10K_X38_Y9_N0, M10K_X5_Y73_N0, M10K_X38_Y27_N0, M10K_X26_Y60_N0, M10K_X14_Y67_N0, M10K_X5_Y37_N0, M10K_X69_Y27_N0, M10K_X26_Y63_N0, M10K_X76_Y15_N0, M10K_X69_Y30_N0, M10K_X76_Y30_N0, M10K_X26_Y18_N0, M10K_X38_Y56_N0, M10K_X14_Y60_N0, M10K_X38_Y10_N0, M10K_X26_Y10_N0, M10K_X14_Y14_N0, M10K_X38_Y19_N0, M10K_X26_Y68_N0, M10K_X38_Y71_N0, M10K_X49_Y44_N0, M10K_X38_Y69_N0, M10K_X5_Y42_N0, M10K_X38_Y38_N0, M10K_X49_Y40_N0, M10K_X14_Y73_N0, M10K_X14_Y72_N0, M10K_X14_Y46_N0, M10K_X26_Y24_N0, M10K_X69_Y22_N0, M10K_X14_Y62_N0, M10K_X38_Y14_N0, M10K_X69_Y11_N0, M10K_X41_Y10_N0, M10K_X58_Y8_N0, M10K_X41_Y15_N0, M10K_X69_Y17_N0, M10K_X49_Y12_N0, M10K_X49_Y11_N0, M10K_X26_Y14_N0, M10K_X41_Y22_N0, M10K_X69_Y18_N0, M10K_X26_Y70_N0, M10K_X58_Y16_N0, M10K_X26_Y58_N0, M10K_X14_Y48_N0, M10K_X49_Y49_N0, M10K_X14_Y44_N0, M10K_X49_Y60_N0, M10K_X76_Y18_N0, M10K_X49_Y16_N0, M10K_X14_Y12_N0, M10K_X14_Y19_N0, M10K_X38_Y23_N0, M10K_X41_Y42_N0, M10K_X49_Y64_N0, M10K_X26_Y72_N0, M10K_X76_Y24_N0, M10K_X38_Y63_N0, M10K_X49_Y32_N0, M10K_X26_Y73_N0, M10K_X26_Y44_N0, M10K_X14_Y38_N0, M10K_X14_Y56_N0, M10K_X14_Y41_N0, M10K_X14_Y74_N0, M10K_X38_Y44_N0, M10K_X49_Y54_N0, M10K_X14_Y32_N0, M10K_X41_Y28_N0, M10K_X38_Y59_N0, M10K_X38_Y60_N0, M10K_X69_Y13_N0, M10K_X26_Y56_N0, M10K_X76_Y7_N0, M10K_X5_Y13_N0, M10K_X14_Y13_N0, M10K_X14_Y5_N0, M10K_X41_Y71_N0, M10K_X5_Y4_N0, M10K_X26_Y3_N0, M10K_X14_Y31_N0, M10K_X38_Y7_N0, M10K_X26_Y1_N0, M10K_X49_Y1_N0, M10K_X14_Y4_N0, M10K_X5_Y74_N0, M10K_X38_Y28_N0, M10K_X69_Y31_N0, M10K_X41_Y65_N0, M10K_X41_Y25_N0, M10K_X26_Y74_N0, M10K_X26_Y8_N0, M10K_X69_Y33_N0, M10K_X49_Y58_N0, M10K_X41_Y70_N0, M10K_X49_Y22_N0, M10K_X49_Y36_N0, M10K_X26_Y20_N0, M10K_X76_Y34_N0, M10K_X38_Y51_N0, M10K_X41_Y16_N0, M10K_X5_Y34_N0, M10K_X38_Y70_N0, M10K_X69_Y10_N0, M10K_X41_Y72_N0, M10K_X49_Y5_N0, M10K_X41_Y66_N0, M10K_X76_Y2_N0, M10K_X76_Y17_N0, M10K_X5_Y39_N0, M10K_X69_Y6_N0, M10K_X26_Y51_N0, M10K_X41_Y69_N0, M10K_X69_Y3_N0, M10K_X26_Y38_N0, M10K_X41_Y1_N0, M10K_X14_Y1_N0, M10K_X26_Y12_N0, M10K_X76_Y1_N0, M10K_X26_Y9_N0, M10K_X41_Y4_N0, M10K_X38_Y36_N0, M10K_X76_Y16_N0, M10K_X76_Y20_N0, M10K_X76_Y6_N0, M10K_X76_Y35_N0, M10K_X26_Y39_N0, M10K_X38_Y34_N0, M10K_X69_Y32_N0, M10K_X26_Y55_N0, M10K_X5_Y35_N0, M10K_X69_Y26_N0, M10K_X76_Y9_N0, M10K_X26_Y53_N0, M10K_X49_Y6_N0, M10K_X14_Y55_N0, M10K_X26_Y19_N0, M10K_X5_Y14_N0, M10K_X5_Y55_N0, M10K_X41_Y54_N0, M10K_X5_Y52_N0, M10K_X14_Y6_N0, M10K_X5_Y6_N0, M10K_X41_Y50_N0, M10K_X38_Y6_N0, M10K_X5_Y32_N0, M10K_X49_Y26_N0, M10K_X26_Y17_N0, M10K_X58_Y32_N0, M10K_X14_Y42_N0, M10K_X14_Y30_N0, M10K_X5_Y54_N0, M10K_X58_Y6_N0, M10K_X26_Y48_N0, M10K_X41_Y35_N0, M10K_X41_Y44_N0, M10K_X58_Y15_N0, M10K_X69_Y8_N0, M10K_X41_Y7_N0, M10K_X58_Y7_N0, M10K_X41_Y6_N0, M10K_X26_Y54_N0, M10K_X69_Y29_N0, M10K_X26_Y49_N0, M10K_X5_Y8_N0, M10K_X69_Y25_N0, M10K_X38_Y53_N0, M10K_X38_Y20_N0, M10K_X58_Y26_N0, M10K_X38_Y54_N0, M10K_X26_Y29_N0, M10K_X14_Y26_N0, M10K_X76_Y13_N0, M10K_X41_Y31_N0, M10K_X41_Y27_N0, M10K_X26_Y41_N0, M10K_X49_Y33_N0, M10K_X49_Y9_N0, M10K_X49_Y10_N0, M10K_X69_Y12_N0, M10K_X14_Y8_N0, M10K_X41_Y47_N0, M10K_X5_Y53_N0, M10K_X49_Y31_N0, M10K_X41_Y29_N0, M10K_X38_Y52_N0, M10K_X38_Y16_N0, M10K_X5_Y47_N0, M10K_X58_Y17_N0, M10K_X69_Y9_N0, M10K_X41_Y52_N0, M10K_X58_Y14_N0, M10K_X5_Y75_N0, M10K_X41_Y21_N0, M10K_X26_Y71_N0, M10K_X41_Y12_N0, M10K_X14_Y17_N0, M10K_X69_Y5_N0, M10K_X5_Y41_N0, M10K_X58_Y3_N0, M10K_X38_Y13_N0, M10K_X26_Y32_N0, M10K_X14_Y7_N0, M10K_X69_Y24_N0, M10K_X49_Y52_N0, M10K_X5_Y9_N0, M10K_X14_Y3_N0, M10K_X14_Y2_N0, M10K_X49_Y21_N0, M10K_X38_Y73_N0, M10K_X41_Y68_N0, M10K_X49_Y41_N0, M10K_X38_Y67_N0, M10K_X38_Y42_N0, M10K_X58_Y36_N0, M10K_X14_Y53_N0, M10K_X14_Y75_N0, M10K_X38_Y72_N0, M10K_X26_Y40_N0, M10K_X14_Y45_N0, M10K_X58_Y10_N0, M10K_X26_Y62_N0, M10K_X26_Y5_N0, M10K_X49_Y14_N0, M10K_X41_Y11_N0, M10K_X49_Y13_N0, M10K_X49_Y17_N0, M10K_X26_Y61_N0, M10K_X69_Y2_N0, M10K_X49_Y3_N0, M10K_X41_Y39_N0, M10K_X49_Y2_N0, M10K_X58_Y2_N0, M10K_X26_Y57_N0, M10K_X41_Y5_N0, M10K_X38_Y30_N0, M10K_X14_Y15_N0, M10K_X38_Y74_N0, M10K_X26_Y42_N0, M10K_X14_Y70_N0, M10K_X69_Y14_N0, M10K_X49_Y18_N0, M10K_X26_Y6_N0, M10K_X38_Y5_N0, M10K_X26_Y11_N0, M10K_X41_Y45_N0, M10K_X41_Y30_N0, M10K_X49_Y69_N0, M10K_X49_Y28_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode ;
+--------------------------------------------------------------------------------------------------------------------+------+----------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+--------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------+
; Fitter DSP Block Usage Summary                  ;
+-----------------------------------+-------------+
; Statistic                         ; Number Used ;
+-----------------------------------+-------------+
; Two Independent 18x18             ; 1           ;
; Sum of two 18x18                  ; 1           ;
; Total number of DSP blocks        ; 2           ;
;                                   ;             ;
; Fixed Point Unsigned Multiplier   ; 1           ;
; Fixed Point Mixed Sign Multiplier ; 2           ;
+-----------------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-----------------------------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Name                                                ; Mode                  ; Location       ; Sign Representation ; Data AX Input Register ; Data AY Input Register ; Data AZ Input Register ; Data BX Input Register ; Data BY Input Register ; Data BZ Input Register ; Output Register ; Dedicated Shift Register Chain ; Dedicated Pre-Adder ; Dedicated Coefficient Storage ; Dedicated Output Adder Chain ; Dedicated Output Accumulator ;
+-----------------------------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; processor:m_processor|datapath:dp|alu:alu|Mult0~8   ; Two Independent 18x18 ; DSP_X54_Y26_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; processor:m_processor|datapath:dp|alu:alu|Mult0~405 ; Sum of two 18x18      ; DSP_X54_Y24_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
+-----------------------------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+


+------------------------------------------------------------------------+
; Routing Usage Summary                                                  ;
+---------------------------------------------+--------------------------+
; Routing Resource Type                       ; Usage                    ;
+---------------------------------------------+--------------------------+
; Block interconnects                         ; 19,753 / 289,320 ( 7 % ) ;
; C12 interconnects                           ; 1,216 / 13,420 ( 9 % )   ;
; C2 interconnects                            ; 5,579 / 119,108 ( 5 % )  ;
; C4 interconnects                            ; 4,767 / 56,300 ( 8 % )   ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )           ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )           ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )           ;
; Direct links                                ; 182 / 289,320 ( < 1 % )  ;
; Global clocks                               ; 2 / 16 ( 13 % )          ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )            ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )            ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )            ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )            ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )           ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )           ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )           ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )           ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )           ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )            ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )          ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )          ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )          ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )          ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )          ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )          ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )          ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )           ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )           ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )            ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )          ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )           ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )            ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )            ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )           ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )           ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )           ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )          ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )          ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )            ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )           ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )           ;
; Local interconnects                         ; 400 / 84,580 ( < 1 % )   ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )           ;
; R14 interconnects                           ; 1,361 / 12,676 ( 11 % )  ;
; R14/C12 interconnect drivers                ; 2,042 / 20,720 ( 10 % )  ;
; R3 interconnects                            ; 7,450 / 130,992 ( 6 % )  ;
; R6 interconnects                            ; 13,987 / 266,960 ( 5 % ) ;
; Spine clocks                                ; 14 / 360 ( 4 % )         ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )       ;
+---------------------------------------------+--------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 19    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass          ; 13           ; 0            ; 13           ; 0            ; 0            ; 17        ; 13           ; 0            ; 17        ; 17        ; 0            ; 8            ; 0            ; 0            ; 0            ; 0            ; 8            ; 0            ; 0            ; 0            ; 0            ; 8            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 17           ; 4            ; 17           ; 17           ; 0         ; 4            ; 17           ; 0         ; 0         ; 17           ; 9            ; 17           ; 17           ; 17           ; 17           ; 9            ; 17           ; 17           ; 17           ; 17           ; 9            ; 17           ; 17           ; 17           ; 17           ; 17           ; 17           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; LEDs[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDs[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDs[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDs[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDs[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDs[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDs[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDs[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clk                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reset               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Switches[0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Switches[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Switches[2]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; -40 C ;
; High Junction Temperature ; 100 C ;
+---------------------------+--------+


+----------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                  ;
+---------------------+----------------------+-------------------+
; Source Clock(s)     ; Destination Clock(s) ; Delay Added in ns ;
+---------------------+----------------------+-------------------+
; altera_reserved_tck ; altera_reserved_tck  ; 11417.7           ;
+---------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                                                                                                          ; Destination Register                                                                                                                                                                                                                                                                                                                                 ; Delay Added in ns ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[7]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[1]                     ; 2.548             ;
; altera_reserved_tms                                                                                                                                                                                                                                                                                                                                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[1]                     ; 1.991             ;
; altera_internal_jtag~FF_17                                                                                                                                                                                                                                                                                                                               ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[1]                     ; 1.991             ;
; altera_internal_jtag~FF_36                                                                                                                                                                                                                                                                                                                               ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[1]                     ; 1.991             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[5]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[1]                     ; 1.731             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[1]                     ; 1.591             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                  ; 1.576             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[3]                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                 ; 1.550             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[1]                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                 ; 1.544             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[2]                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                 ; 1.533             ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|address_reg_b[4]                                                                                                                                                                                                                                 ; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[0]                                                                                                                                                                                                                            ; 1.527             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                  ; 1.517             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[4]                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                 ; 1.512             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]  ; 1.494             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]  ; 1.494             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]  ; 1.474             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[0]                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                 ; 1.466             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[3]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[2]                ; 1.441             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[1]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[0]                ; 1.441             ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[3]                                                                                                                                                                                                                                ; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|ram_block3a464~portb_address_reg0                                                                                                                                                                                                            ; 1.441             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                  ; 1.439             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                  ; 1.438             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]  ; 1.437             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]  ; 1.434             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[1]              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                  ; 1.433             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[6]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[5]                         ; 1.429             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[2]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[1]                ; 1.423             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[1]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[0]                         ; 1.423             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[7]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[6]                         ; 1.414             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[5]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[4]                         ; 1.414             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[4] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]  ; 1.412             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[2]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_0[3]                                                                                                  ; 1.407             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[1]                         ; 1.405             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]  ; 1.403             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[9]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[10] ; 1.398             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                  ; 1.392             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[4]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]                         ; 1.385             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]                         ; 1.385             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]                         ; 1.385             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]                         ; 1.385             ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[2]                                                                                                                                                                                      ; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[1]                                                                                                                                                                                  ; 1.379             ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[1]                                                                                                                                                                                      ; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[0]                                                                                                                                                                                  ; 1.379             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[1]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[2]  ; 1.378             ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[3]                                                                                                                                                                                      ; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[2]                                                                                                                                                                                  ; 1.376             ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|address_reg_b[1]                                                                                                                                                                                                                                 ; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[7]                                                                                                                                                                                                                            ; 1.372             ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]                                                                                                                                                                                 ; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[0]                                                                                                                                                                                  ; 1.364             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[0]                         ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]                         ; 1.362             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[8]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]                         ; 1.362             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[12]     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                 ; 1.359             ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|address_reg_b[5]                                                                                                                                                                                                                                 ; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[0]                                                                                                                                                                                                                            ; 1.359             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[14]     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                 ; 1.352             ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]                                                                                                                                                                                 ; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[3]                                                                                                                                                                                  ; 1.350             ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[1]                                                                                                                                                                                 ; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[3]                                                                                                                                                                                  ; 1.350             ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]                                                                                                                                                                                 ; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[3]                                                                                                                                                                                  ; 1.350             ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[3]                                                                                                                                                                                 ; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[3]                                                                                                                                                                                  ; 1.350             ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[12]                                                                                                                                                                                                                               ; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|ram_block3a96~portb_address_reg0                                                                                                                                                                                                             ; 1.331             ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[11]                                                                                                                                                                                                                               ; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|ram_block3a465~portb_address_reg0                                                                                                                                                                                                            ; 1.323             ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[10]                                                                                                                                                                                                                               ; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|ram_block3a464~portb_address_reg0                                                                                                                                                                                                            ; 1.320             ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[5]                                                                                                                                                                                                                                ; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|ram_block3a77~portb_address_reg0                                                                                                                                                                                                             ; 1.299             ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[6]                                                                                                                                                                                                                                ; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|ram_block3a96~portb_address_reg0                                                                                                                                                                                                             ; 1.293             ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[8]                                                                                                                                                                                                                                ; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|ram_block3a473~portb_address_reg0                                                                                                                                                                                                            ; 1.290             ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[7]                                                                                                                                                                                                                                ; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|ram_block3a357~portb_address_reg0                                                                                                                                                                                                            ; 1.264             ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[2]                                                                                                                                                                                                                                ; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|ram_block3a77~portb_address_reg0                                                                                                                                                                                                             ; 1.260             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[13]     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[14] ; 1.258             ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[9]                                                                                                                                                                                                                                ; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|ram_block3a199~portb_address_reg0                                                                                                                                                                                                            ; 1.255             ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|ram_block3a15~portb_datain_reg0                                                                                                                                                                                                                  ; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[7]                                                                                                                                                                                                                            ; 1.254             ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|ram_block3a15~portb_we_reg                                                                                                                                                                                                                       ; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[7]                                                                                                                                                                                                                            ; 1.254             ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|ram_block3a143~portb_datain_reg0                                                                                                                                                                                                                 ; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[7]                                                                                                                                                                                                                            ; 1.254             ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|ram_block3a143~portb_we_reg                                                                                                                                                                                                                      ; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[7]                                                                                                                                                                                                                            ; 1.254             ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|ram_block3a271~portb_datain_reg0                                                                                                                                                                                                                 ; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[7]                                                                                                                                                                                                                            ; 1.254             ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|ram_block3a271~portb_we_reg                                                                                                                                                                                                                      ; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[7]                                                                                                                                                                                                                            ; 1.254             ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|ram_block3a399~portb_datain_reg0                                                                                                                                                                                                                 ; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[7]                                                                                                                                                                                                                            ; 1.254             ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|ram_block3a399~portb_we_reg                                                                                                                                                                                                                      ; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[7]                                                                                                                                                                                                                            ; 1.254             ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|ram_block3a47~portb_datain_reg0                                                                                                                                                                                                                  ; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[7]                                                                                                                                                                                                                            ; 1.254             ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|ram_block3a47~portb_we_reg                                                                                                                                                                                                                       ; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[7]                                                                                                                                                                                                                            ; 1.254             ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|ram_block3a175~portb_datain_reg0                                                                                                                                                                                                                 ; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[7]                                                                                                                                                                                                                            ; 1.254             ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|ram_block3a175~portb_we_reg                                                                                                                                                                                                                      ; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[7]                                                                                                                                                                                                                            ; 1.254             ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|ram_block3a303~portb_datain_reg0                                                                                                                                                                                                                 ; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[7]                                                                                                                                                                                                                            ; 1.254             ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|ram_block3a303~portb_we_reg                                                                                                                                                                                                                      ; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[7]                                                                                                                                                                                                                            ; 1.254             ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|ram_block3a431~portb_datain_reg0                                                                                                                                                                                                                 ; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[7]                                                                                                                                                                                                                            ; 1.254             ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|ram_block3a431~portb_we_reg                                                                                                                                                                                                                      ; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[7]                                                                                                                                                                                                                            ; 1.254             ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|ram_block3a79~portb_datain_reg0                                                                                                                                                                                                                  ; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[7]                                                                                                                                                                                                                            ; 1.254             ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|ram_block3a79~portb_we_reg                                                                                                                                                                                                                       ; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[7]                                                                                                                                                                                                                            ; 1.254             ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|ram_block3a207~portb_datain_reg0                                                                                                                                                                                                                 ; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[7]                                                                                                                                                                                                                            ; 1.254             ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|ram_block3a207~portb_we_reg                                                                                                                                                                                                                      ; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[7]                                                                                                                                                                                                                            ; 1.254             ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|ram_block3a335~portb_datain_reg0                                                                                                                                                                                                                 ; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[7]                                                                                                                                                                                                                            ; 1.254             ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|ram_block3a335~portb_we_reg                                                                                                                                                                                                                      ; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[7]                                                                                                                                                                                                                            ; 1.254             ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|ram_block3a463~portb_datain_reg0                                                                                                                                                                                                                 ; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[7]                                                                                                                                                                                                                            ; 1.254             ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|ram_block3a463~portb_we_reg                                                                                                                                                                                                                      ; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[7]                                                                                                                                                                                                                            ; 1.254             ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|ram_block3a111~portb_datain_reg0                                                                                                                                                                                                                 ; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[7]                                                                                                                                                                                                                            ; 1.254             ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|ram_block3a111~portb_we_reg                                                                                                                                                                                                                      ; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[7]                                                                                                                                                                                                                            ; 1.254             ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|ram_block3a239~portb_datain_reg0                                                                                                                                                                                                                 ; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[7]                                                                                                                                                                                                                            ; 1.254             ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|ram_block3a239~portb_we_reg                                                                                                                                                                                                                      ; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[7]                                                                                                                                                                                                                            ; 1.254             ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|ram_block3a367~portb_datain_reg0                                                                                                                                                                                                                 ; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[7]                                                                                                                                                                                                                            ; 1.254             ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|ram_block3a367~portb_we_reg                                                                                                                                                                                                                      ; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[7]                                                                                                                                                                                                                            ; 1.254             ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|ram_block3a495~portb_datain_reg0                                                                                                                                                                                                                 ; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[7]                                                                                                                                                                                                                            ; 1.254             ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|ram_block3a495~portb_we_reg                                                                                                                                                                                                                      ; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[7]                                                                                                                                                                                                                            ; 1.254             ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|address_reg_b[2]                                                                                                                                                                                                                                 ; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[7]                                                                                                                                                                                                                            ; 1.254             ;
; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|address_reg_b[3]                                                                                                                                                                                                                                 ; ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[7]                                                                                                                                                                                                                            ; 1.254             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]  ; 1.252             ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 12 of the 12 processors detected
Info (119006): Selected device 5CSEBA6U23I7 for design "top"
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 100 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 2 clocks (2 global)
    Info (11162): clk~inputCLKENA0 with 952 fanout uses global clock CLKCTRL_G6
    Info (11162): reset~inputCLKENA0 with 228 fanout uses global clock CLKCTRL_G9
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:10
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 30MHz   
        Info (332166): if { [string equal quartus_fit $::TimeQuestInfo(nameofexecutable)] } { set_max_delay -to [get_ports { altera_reserved_tdo } ] 0 }
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Critical Warning (332012): Synopsys Design Constraints File file not found: 'top.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Warning (332060): Node: clk was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register ram:data_mem|altsyncram:altsyncram_component|altsyncram_18q1:auto_generated|altsyncram_gqh2:altsyncram1|ram_block3a511~porta_memory_reg is being clocked by clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   33.333 altera_reserved_tck
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:01:23
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:12
Info (170193): Fitter routing operations beginning
Info (170089): 1e+04 ns of routing delay (approximately 5.0% of available device routing delay) has been added to meet hold timing. For more information, refer to the Estimated Delay Added for Hold Timing section in the Fitter report.
Info (170195): Router estimated average interconnect usage is 6% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 21% of the available device resources in the region that extends from location X45_Y23 to location X55_Y34
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:25
Info (11888): Total time spent on timing analysis during the Fitter is 8.47 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:13
Info (144001): Generated suppressed messages file C:/Users/XT/Desktop/sfallas_computer_architecture_1_2023_2-proyecto_2_v1.2/proyecto_2/Procesador/output_files/top.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 7365 megabytes
    Info: Processing ended: Wed Mar 20 22:11:18 2024
    Info: Elapsed time: 00:04:24
    Info: Total CPU time (on all processors): 00:23:45


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/XT/Desktop/sfallas_computer_architecture_1_2023_2-proyecto_2_v1.2/proyecto_2/Procesador/output_files/top.fit.smsg.


