Fitter report for n6480
Tue Mar 31 00:50:51 2015
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Fitter RAM Summary
 23. Other Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Fitter Messages
 32. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Tue Mar 31 00:50:51 2015           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; n6480                                           ;
; Top-level Entity Name              ; n6480                                           ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C5T144C8                                     ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 400 / 4,608 ( 9 % )                             ;
;     Total combinational functions  ; 329 / 4,608 ( 7 % )                             ;
;     Dedicated logic registers      ; 266 / 4,608 ( 6 % )                             ;
; Total registers                    ; 266                                             ;
; Total pins                         ; 52 / 89 ( 58 % )                                ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 29,298 / 119,808 ( 24 % )                       ;
; Embedded Multiplier 9-bit elements ; 0 / 26 ( 0 % )                                  ;
; Total PLLs                         ; 0 / 2 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C5T144C8                    ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Perform Register Retiming for Performance                                  ; On                             ; Off                            ;
; Physical Synthesis Effort Level                                            ; Extra                          ; Normal                         ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 689 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 689 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 686     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/moffitt/Development/N6480/Altera/output_files/n6480.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 400 / 4,608 ( 9 % )       ;
;     -- Combinational with no register       ; 134                       ;
;     -- Register only                        ; 71                        ;
;     -- Combinational with a register        ; 195                       ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 53                        ;
;     -- 3 input functions                    ; 132                       ;
;     -- <=2 input functions                  ; 144                       ;
;     -- Register only                        ; 71                        ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 178                       ;
;     -- arithmetic mode                      ; 151                       ;
;                                             ;                           ;
; Total registers*                            ; 266 / 4,851 ( 5 % )       ;
;     -- Dedicated logic registers            ; 266 / 4,608 ( 6 % )       ;
;     -- I/O registers                        ; 0 / 243 ( 0 % )           ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 31 / 288 ( 11 % )         ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 52 / 89 ( 58 % )          ;
;     -- Clock pins                           ; 4 / 4 ( 100 % )           ;
;                                             ;                           ;
; Global signals                              ; 1                         ;
; M4Ks                                        ; 10 / 26 ( 38 % )          ;
; Total block memory bits                     ; 29,298 / 119,808 ( 24 % ) ;
; Total block memory implementation bits      ; 46,080 / 119,808 ( 38 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )            ;
; PLLs                                        ; 0 / 2 ( 0 % )             ;
; Global clocks                               ; 1 / 8 ( 13 % )            ;
; JTAGs                                       ; 0 / 1 ( 0 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 2% / 2% / 2%              ;
; Peak interconnect usage (total/H/V)         ; 4% / 3% / 4%              ;
; Maximum fan-out                             ; 276                       ;
; Highest non-global fan-out                  ; 65                        ;
; Total fan-out                               ; 1975                      ;
; Average fan-out                             ; 2.75                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+---------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                       ;
+---------------------------------------------+--------------------+--------------------------------+
; Statistic                                   ; Top                ; hard_block:auto_generated_inst ;
+---------------------------------------------+--------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                ; Low                            ;
;                                             ;                    ;                                ;
; Total logic elements                        ; 400 / 4608 ( 9 % ) ; 0 / 4608 ( 0 % )               ;
;     -- Combinational with no register       ; 134                ; 0                              ;
;     -- Register only                        ; 71                 ; 0                              ;
;     -- Combinational with a register        ; 195                ; 0                              ;
;                                             ;                    ;                                ;
; Logic element usage by number of LUT inputs ;                    ;                                ;
;     -- 4 input functions                    ; 53                 ; 0                              ;
;     -- 3 input functions                    ; 132                ; 0                              ;
;     -- <=2 input functions                  ; 144                ; 0                              ;
;     -- Register only                        ; 71                 ; 0                              ;
;                                             ;                    ;                                ;
; Logic elements by mode                      ;                    ;                                ;
;     -- normal mode                          ; 178                ; 0                              ;
;     -- arithmetic mode                      ; 151                ; 0                              ;
;                                             ;                    ;                                ;
; Total registers                             ; 266                ; 0                              ;
;     -- Dedicated logic registers            ; 266 / 4608 ( 6 % ) ; 0 / 4608 ( 0 % )               ;
;                                             ;                    ;                                ;
; Total LABs:  partially or completely used   ; 31 / 288 ( 11 % )  ; 0 / 288 ( 0 % )                ;
;                                             ;                    ;                                ;
; Virtual pins                                ; 0                  ; 0                              ;
; I/O pins                                    ; 52                 ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )     ; 0 / 26 ( 0 % )                 ;
; Total memory bits                           ; 29298              ; 0                              ;
; Total RAM block bits                        ; 46080              ; 0                              ;
; M4K                                         ; 10 / 26 ( 38 % )   ; 0 / 26 ( 0 % )                 ;
; Clock control block                         ; 1 / 10 ( 10 % )    ; 0 / 10 ( 0 % )                 ;
;                                             ;                    ;                                ;
; Connections                                 ;                    ;                                ;
;     -- Input Connections                    ; 0                  ; 0                              ;
;     -- Registered Input Connections         ; 0                  ; 0                              ;
;     -- Output Connections                   ; 0                  ; 0                              ;
;     -- Registered Output Connections        ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Internal Connections                        ;                    ;                                ;
;     -- Total Connections                    ; 2075               ; 0                              ;
;     -- Registered Connections               ; 957                ; 0                              ;
;                                             ;                    ;                                ;
; External Connections                        ;                    ;                                ;
;     -- Top                                  ; 0                  ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Partition Interface                         ;                    ;                                ;
;     -- Input Ports                          ; 13                 ; 0                              ;
;     -- Output Ports                         ; 39                 ; 0                              ;
;     -- Bidir Ports                          ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Registered Ports                            ;                    ;                                ;
;     -- Registered Input Ports               ; 0                  ; 0                              ;
;     -- Registered Output Ports              ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Port Connectivity                           ;                    ;                                ;
;     -- Input Ports driven by GND            ; 0                  ; 0                              ;
;     -- Output Ports driven by GND           ; 0                  ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                  ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                  ; 0                              ;
;     -- Input Ports with no Source           ; 0                  ; 0                              ;
;     -- Output Ports with no Source          ; 0                  ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                  ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                  ; 0                              ;
+---------------------------------------------+--------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                        ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; button[0]   ; 17    ; 1        ; 0            ; 6            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; button[1]   ; 18    ; 1        ; 0            ; 6            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; n64_clock   ; 89    ; 3        ; 28           ; 7            ; 2           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; n64_data[0] ; 90    ; 3        ; 28           ; 7            ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; n64_data[1] ; 91    ; 3        ; 28           ; 7            ; 0           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; n64_data[2] ; 92    ; 3        ; 28           ; 8            ; 1           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; n64_data[3] ; 94    ; 3        ; 28           ; 9            ; 2           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; n64_data[4] ; 96    ; 3        ; 28           ; 9            ; 1           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; n64_data[5] ; 97    ; 3        ; 28           ; 9            ; 0           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; n64_data[6] ; 99    ; 3        ; 28           ; 11           ; 2           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; n64_dsync_n ; 88    ; 3        ; 28           ; 7            ; 3           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; switches[0] ; 21    ; 1        ; 0            ; 6            ; 2           ; 32                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; switches[1] ; 22    ; 1        ; 0            ; 6            ; 3           ; 65                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; led[0]       ; 59    ; 4        ; 14           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; led[1]       ; 60    ; 4        ; 14           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; led[2]       ; 81    ; 3        ; 28           ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; led[3]       ; 79    ; 3        ; 28           ; 5            ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; vga_blank    ; 132   ; 2        ; 9            ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vga_blue[0]  ; 144   ; 2        ; 1            ; 14           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vga_blue[1]  ; 143   ; 2        ; 1            ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vga_blue[2]  ; 142   ; 2        ; 1            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vga_blue[3]  ; 141   ; 2        ; 1            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vga_blue[4]  ; 139   ; 2        ; 3            ; 14           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vga_blue[5]  ; 137   ; 2        ; 3            ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vga_blue[6]  ; 136   ; 2        ; 3            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vga_blue[7]  ; 135   ; 2        ; 3            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vga_blue[8]  ; 134   ; 2        ; 7            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vga_blue[9]  ; 133   ; 2        ; 7            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vga_clk      ; 129   ; 2        ; 12           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vga_green[0] ; 31    ; 1        ; 0            ; 2            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vga_green[1] ; 30    ; 1        ; 0            ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vga_green[2] ; 27    ; 1        ; 0            ; 5            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vga_green[3] ; 26    ; 1        ; 0            ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vga_green[4] ; 25    ; 1        ; 0            ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vga_green[5] ; 24    ; 1        ; 0            ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vga_green[6] ; 9     ; 1        ; 0            ; 11           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vga_green[7] ; 8     ; 1        ; 0            ; 11           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vga_green[8] ; 4     ; 1        ; 0            ; 13           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vga_green[9] ; 3     ; 1        ; 0            ; 13           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vga_hsync    ; 100   ; 3        ; 28           ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vga_red[0]   ; 112   ; 2        ; 26           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vga_red[1]   ; 113   ; 2        ; 26           ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vga_red[2]   ; 114   ; 2        ; 26           ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vga_red[3]   ; 115   ; 2        ; 24           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vga_red[4]   ; 118   ; 2        ; 21           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vga_red[5]   ; 119   ; 2        ; 21           ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vga_red[6]   ; 121   ; 2        ; 19           ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vga_red[7]   ; 122   ; 2        ; 19           ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vga_red[8]   ; 125   ; 2        ; 14           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vga_red[9]   ; 126   ; 2        ; 14           ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vga_sync     ; 7     ; 1        ; 0            ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vga_vsync    ; 101   ; 3        ; 28           ; 11           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 17 / 19 ( 89 % ) ; 3.3V          ; --           ;
; 2        ; 22 / 23 ( 96 % ) ; 3.3V          ; --           ;
; 3        ; 14 / 23 ( 61 % ) ; 3.3V          ; --           ;
; 4        ; 2 / 24 ( 8 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 2        ; 1          ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 3        ; 2          ; 1        ; vga_green[9]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 4        ; 3          ; 1        ; vga_green[8]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 5        ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 6        ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 7        ; 10         ; 1        ; vga_sync                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 8        ; 11         ; 1        ; vga_green[7]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 9        ; 12         ; 1        ; vga_green[6]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 10       ; 13         ; 1        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 11       ; 14         ; 1        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 12       ; 15         ; 1        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 13       ; 16         ; 1        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 14       ; 17         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 20         ; 1        ; button[0]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 18       ; 21         ; 1        ; button[1]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 19       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 22         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 23         ; 1        ; switches[0]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 22       ; 24         ; 1        ; switches[1]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 23       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 24       ; 25         ; 1        ; vga_green[5]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 25       ; 26         ; 1        ; vga_green[4]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 26       ; 27         ; 1        ; vga_green[3]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 27       ; 28         ; 1        ; vga_green[2]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 28       ; 32         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 29       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 30       ; 40         ; 1        ; vga_green[1]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 31       ; 41         ; 1        ; vga_green[0]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 32       ; 42         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 33       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 34       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 35       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 39       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 40       ; 43         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 41       ; 44         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 42       ; 45         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 43       ; 46         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 44       ; 47         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 45       ; 48         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 46       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 47       ; 49         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 48       ; 50         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 49       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 50       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 51       ; 52         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 52       ; 53         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 53       ; 57         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 54       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 55       ; 58         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 56       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 57       ; 59         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 58       ; 60         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 59       ; 63         ; 4        ; led[0]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 60       ; 64         ; 4        ; led[1]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 61       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 62       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 63       ; 72         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 64       ; 75         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 65       ; 76         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 66       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 67       ; 79         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 68       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 69       ; 80         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 70       ; 81         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 71       ; 82         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 72       ; 83         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 73       ; 84         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 74       ; 85         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 75       ; 86         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 76       ; 87         ; 3        ; ~LVDS41p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 77       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 78       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 79       ; 95         ; 3        ; led[3]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 80       ; 97         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 81       ; 98         ; 3        ; led[2]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 82       ; 99         ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 100        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 84       ; 101        ; 3        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 85       ; 102        ; 3        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 86       ; 103        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 87       ; 104        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 88       ; 105        ; 3        ; n64_dsync_n                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 89       ; 106        ; 3        ; n64_clock                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 90       ; 107        ; 3        ; n64_data[0]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 91       ; 108        ; 3        ; n64_data[1]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 92       ; 109        ; 3        ; n64_data[2]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 93       ; 110        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 94       ; 111        ; 3        ; n64_data[3]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 95       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 96       ; 112        ; 3        ; n64_data[4]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 97       ; 113        ; 3        ; n64_data[5]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 98       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 99       ; 119        ; 3        ; n64_data[6]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 100      ; 120        ; 3        ; vga_hsync                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 101      ; 121        ; 3        ; vga_vsync                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 102      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 103      ; 125        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 104      ; 126        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 105      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 106      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 107      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 111      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ; 127        ; 2        ; vga_red[0]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 113      ; 128        ; 2        ; vga_red[1]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 114      ; 129        ; 2        ; vga_red[2]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 115      ; 130        ; 2        ; vga_red[3]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 116      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 117      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 118      ; 134        ; 2        ; vga_red[4]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 119      ; 135        ; 2        ; vga_red[5]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 120      ; 137        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 121      ; 138        ; 2        ; vga_red[6]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 122      ; 139        ; 2        ; vga_red[7]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 123      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 125      ; 144        ; 2        ; vga_red[8]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 126      ; 145        ; 2        ; vga_red[9]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 127      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 128      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 129      ; 148        ; 2        ; vga_clk                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 130      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 132      ; 153        ; 2        ; vga_blank                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 133      ; 154        ; 2        ; vga_blue[9]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 134      ; 155        ; 2        ; vga_blue[8]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 135      ; 162        ; 2        ; vga_blue[7]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 136      ; 163        ; 2        ; vga_blue[6]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 137      ; 164        ; 2        ; vga_blue[5]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 138      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 139      ; 165        ; 2        ; vga_blue[4]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 140      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 166        ; 2        ; vga_blue[3]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 142      ; 167        ; 2        ; vga_blue[2]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 143      ; 168        ; 2        ; vga_blue[1]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 144      ; 169        ; 2        ; vga_blue[0]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                             ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                    ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------+--------------+
; |n6480                                    ; 400 (224)   ; 266 (179)                 ; 0 (0)         ; 29298       ; 10   ; 0            ; 0       ; 0         ; 52   ; 0            ; 134 (45)     ; 71 (7)            ; 195 (156)        ; |n6480                                                                                                                 ; work         ;
;    |linebuffer:buffer_a|                  ; 15 (0)      ; 10 (0)                    ; 0 (0)         ; 14649       ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 10 (0)           ; |n6480|linebuffer:buffer_a                                                                                             ; work         ;
;       |altshift_taps:line_buffer_rtl_0|   ; 15 (0)      ; 10 (0)                    ; 0 (0)         ; 14649       ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 10 (0)           ; |n6480|linebuffer:buffer_a|altshift_taps:line_buffer_rtl_0                                                             ; work         ;
;          |shift_taps_oim:auto_generated|  ; 15 (0)      ; 10 (0)                    ; 0 (0)         ; 14649       ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 10 (0)           ; |n6480|linebuffer:buffer_a|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated                               ; work         ;
;             |altsyncram_cf81:altsyncram2| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 14649       ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |n6480|linebuffer:buffer_a|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|altsyncram_cf81:altsyncram2   ; work         ;
;             |cntr_fpf:cntr1|              ; 15 (12)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (2)        ; 0 (0)             ; 10 (10)          ; |n6480|linebuffer:buffer_a|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|cntr_fpf:cntr1                ; work         ;
;                |cmpr_ldc:cmpr5|           ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |n6480|linebuffer:buffer_a|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|cntr_fpf:cntr1|cmpr_ldc:cmpr5 ; work         ;
;    |linebuffer:buffer_b|                  ; 15 (0)      ; 10 (0)                    ; 0 (0)         ; 14649       ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 10 (0)           ; |n6480|linebuffer:buffer_b                                                                                             ; work         ;
;       |altshift_taps:line_buffer_rtl_0|   ; 15 (0)      ; 10 (0)                    ; 0 (0)         ; 14649       ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 10 (0)           ; |n6480|linebuffer:buffer_b|altshift_taps:line_buffer_rtl_0                                                             ; work         ;
;          |shift_taps_oim:auto_generated|  ; 15 (0)      ; 10 (0)                    ; 0 (0)         ; 14649       ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 10 (0)           ; |n6480|linebuffer:buffer_b|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated                               ; work         ;
;             |altsyncram_cf81:altsyncram2| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 14649       ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |n6480|linebuffer:buffer_b|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|altsyncram_cf81:altsyncram2   ; work         ;
;             |cntr_fpf:cntr1|              ; 15 (12)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (2)        ; 0 (0)             ; 10 (10)          ; |n6480|linebuffer:buffer_b|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|cntr_fpf:cntr1                ; work         ;
;                |cmpr_ldc:cmpr5|           ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |n6480|linebuffer:buffer_b|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|cntr_fpf:cntr1|cmpr_ldc:cmpr5 ; work         ;
;    |n64_pixel:rgb_decoder|                ; 71 (71)     ; 67 (67)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 64 (64)           ; 3 (3)            ; |n6480|n64_pixel:rgb_decoder                                                                                           ; work         ;
;    |rgb2yuv:yuv_encoder|                  ; 92 (92)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 75 (75)      ; 0 (0)             ; 17 (17)          ; |n6480|rgb2yuv:yuv_encoder                                                                                             ; work         ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                   ;
+--------------+----------+---------------+---------------+-----------------------+-----+
; Name         ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+--------------+----------+---------------+---------------+-----------------------+-----+
; vga_red[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; vga_red[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; vga_red[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; vga_red[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; vga_red[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; vga_red[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; vga_red[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; vga_red[7]   ; Output   ; --            ; --            ; --                    ; --  ;
; vga_red[8]   ; Output   ; --            ; --            ; --                    ; --  ;
; vga_red[9]   ; Output   ; --            ; --            ; --                    ; --  ;
; vga_green[0] ; Output   ; --            ; --            ; --                    ; --  ;
; vga_green[1] ; Output   ; --            ; --            ; --                    ; --  ;
; vga_green[2] ; Output   ; --            ; --            ; --                    ; --  ;
; vga_green[3] ; Output   ; --            ; --            ; --                    ; --  ;
; vga_green[4] ; Output   ; --            ; --            ; --                    ; --  ;
; vga_green[5] ; Output   ; --            ; --            ; --                    ; --  ;
; vga_green[6] ; Output   ; --            ; --            ; --                    ; --  ;
; vga_green[7] ; Output   ; --            ; --            ; --                    ; --  ;
; vga_green[8] ; Output   ; --            ; --            ; --                    ; --  ;
; vga_green[9] ; Output   ; --            ; --            ; --                    ; --  ;
; vga_blue[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; vga_blue[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; vga_blue[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; vga_blue[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; vga_blue[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; vga_blue[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; vga_blue[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; vga_blue[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; vga_blue[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; vga_blue[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; vga_hsync    ; Output   ; --            ; --            ; --                    ; --  ;
; vga_vsync    ; Output   ; --            ; --            ; --                    ; --  ;
; vga_blank    ; Output   ; --            ; --            ; --                    ; --  ;
; vga_sync     ; Output   ; --            ; --            ; --                    ; --  ;
; vga_clk      ; Output   ; --            ; --            ; --                    ; --  ;
; led[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; led[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; led[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; led[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; button[0]    ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; button[1]    ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; n64_dsync_n  ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; n64_clock    ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; switches[0]  ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; switches[1]  ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; n64_data[3]  ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; n64_data[0]  ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; n64_data[4]  ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; n64_data[2]  ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; n64_data[1]  ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; n64_data[5]  ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; n64_data[6]  ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
+--------------+----------+---------------+---------------+-----------------------+-----+


+--------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                 ;
+--------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                              ; Pad To Core Index ; Setting ;
+--------------------------------------------------+-------------------+---------+
; button[0]                                        ;                   ;         ;
; button[1]                                        ;                   ;         ;
; n64_dsync_n                                      ;                   ;         ;
; n64_clock                                        ;                   ;         ;
; switches[0]                                      ;                   ;         ;
; switches[1]                                      ;                   ;         ;
; n64_data[3]                                      ;                   ;         ;
;      - n64_pixel:rgb_decoder|vsync_n_cap~feeder  ; 0                 ; 6       ;
;      - n64_pixel:rgb_decoder|green_cap[3]~feeder ; 0                 ; 6       ;
;      - n64_pixel:rgb_decoder|red_cap[3]~feeder   ; 0                 ; 6       ;
;      - n64_pixel:rgb_decoder|blue_cap[3]~feeder  ; 0                 ; 6       ;
; n64_data[0]                                      ;                   ;         ;
; n64_data[4]                                      ;                   ;         ;
;      - n64_pixel:rgb_decoder|blue_cap[4]         ; 1                 ; 6       ;
;      - n64_pixel:rgb_decoder|green_cap[4]~feeder ; 1                 ; 6       ;
;      - n64_pixel:rgb_decoder|red_cap[4]~feeder   ; 1                 ; 6       ;
; n64_data[2]                                      ;                   ;         ;
;      - n64_pixel:rgb_decoder|red_cap[2]          ; 1                 ; 6       ;
;      - n64_pixel:rgb_decoder|green_cap[2]~feeder ; 1                 ; 6       ;
;      - n64_pixel:rgb_decoder|blue_cap[2]~feeder  ; 1                 ; 6       ;
; n64_data[1]                                      ;                   ;         ;
; n64_data[5]                                      ;                   ;         ;
;      - n64_pixel:rgb_decoder|blue_cap[5]         ; 0                 ; 6       ;
;      - n64_pixel:rgb_decoder|green_cap[5]~feeder ; 0                 ; 6       ;
;      - n64_pixel:rgb_decoder|red_cap[5]~feeder   ; 0                 ; 6       ;
; n64_data[6]                                      ;                   ;         ;
;      - n64_pixel:rgb_decoder|red_cap[6]          ; 0                 ; 6       ;
;      - n64_pixel:rgb_decoder|blue_cap[6]         ; 0                 ; 6       ;
;      - n64_pixel:rgb_decoder|green_cap[6]~feeder ; 0                 ; 6       ;
+--------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                       ;
+--------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                         ; Location           ; Fan-Out ; Usage                    ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+
; buffer_en_a                                                                                                  ; LCFF_X10_Y6_N25    ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; buffer_en_b                                                                                                  ; LCFF_X13_Y5_N9     ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; buffer_sel                                                                                                   ; LCFF_X13_Y7_N9     ; 60      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; line_count[10]~0                                                                                             ; LCCOMB_X13_Y7_N14  ; 16      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; line_count[10]~1                                                                                             ; LCCOMB_X13_Y7_N24  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; linebuffer:buffer_a|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|cntr_fpf:cntr1|cout_actual ; LCCOMB_X12_Y8_N30  ; 10      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; linebuffer:buffer_b|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|cntr_fpf:cntr1|cout_actual ; LCCOMB_X12_Y4_N24  ; 10      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; n64_clock                                                                                                    ; PIN_89             ; 276     ; Clock                    ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; n64_pixel:rgb_decoder|Equal0~0                                                                               ; LCCOMB_X10_Y5_N30  ; 6       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; n64_pixel:rgb_decoder|Equal0~1                                                                               ; LCCOMB_X10_Y5_N4   ; 6       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; n64_pixel:rgb_decoder|Equal0~2                                                                               ; LCCOMB_X10_Y5_N10  ; 7       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; n64_pixel:rgb_decoder|green_final[3]~0                                                                       ; LCCOMB_X10_Y5_N0   ; 22      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; n64_pixel:rgb_decoder|hsync_n_out                                                                            ; LCFF_X13_Y6_N1     ; 16      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; n64_pixel:rgb_decoder|vsync_n_out                                                                            ; LCFF_X13_Y6_N21    ; 21      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; n64_px_count[4]~0                                                                                            ; LCCOMB_X13_Y7_N6   ; 16      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; switches[0]                                                                                                  ; PIN_21             ; 32      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; switches[1]                                                                                                  ; PIN_22             ; 65      ; Clock enable, Sync. load ; no     ; --                   ; --               ; --                        ;
; vga_blue[7]~0                                                                                                ; LCCOMB_X9_Y9_N24   ; 19      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; vga_px_count[7]~0                                                                                            ; LCCOMB_X17_Y10_N10 ; 16      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                          ;
+-----------+----------+---------+----------------------+------------------+---------------------------+
; Name      ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------+----------+---------+----------------------+------------------+---------------------------+
; n64_clock ; PIN_89   ; 276     ; Global Clock         ; GCLK7            ; --                        ;
+-----------+----------+---------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                 ;
+---------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                  ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------------------------+---------+
; switches[1]                                                                                                                           ; 65      ;
; buffer_sel                                                                                                                            ; 60      ;
; switches[0]                                                                                                                           ; 32      ;
; n64_pixel:rgb_decoder|green_final[3]~0                                                                                                ; 22      ;
; n64_pixel:rgb_decoder|vsync_n_out                                                                                                     ; 21      ;
; ~GND                                                                                                                                  ; 20      ;
; vga_blue[7]~0                                                                                                                         ; 19      ;
; n64_pixel:rgb_decoder|hsync_n_out                                                                                                     ; 16      ;
; line_count[10]~1                                                                                                                      ; 16      ;
; line_count[10]~0                                                                                                                      ; 16      ;
; n64_px_count[4]~0                                                                                                                     ; 16      ;
; vga_px_count[7]~0                                                                                                                     ; 16      ;
; buffer_en_b                                                                                                                           ; 16      ;
; buffer_en_a                                                                                                                           ; 16      ;
; linebuffer:buffer_b|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|cntr_fpf:cntr1|safe_q[9]                            ; 12      ;
; linebuffer:buffer_b|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|cntr_fpf:cntr1|safe_q[8]                            ; 12      ;
; linebuffer:buffer_b|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|cntr_fpf:cntr1|safe_q[7]                            ; 12      ;
; linebuffer:buffer_b|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|cntr_fpf:cntr1|safe_q[6]                            ; 12      ;
; linebuffer:buffer_b|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|cntr_fpf:cntr1|safe_q[5]                            ; 12      ;
; linebuffer:buffer_b|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|cntr_fpf:cntr1|safe_q[4]                            ; 12      ;
; linebuffer:buffer_b|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|cntr_fpf:cntr1|safe_q[3]                            ; 12      ;
; linebuffer:buffer_b|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|cntr_fpf:cntr1|safe_q[2]                            ; 12      ;
; linebuffer:buffer_b|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|cntr_fpf:cntr1|safe_q[1]                            ; 12      ;
; linebuffer:buffer_b|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|cntr_fpf:cntr1|safe_q[0]                            ; 12      ;
; linebuffer:buffer_a|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|cntr_fpf:cntr1|safe_q[9]                            ; 12      ;
; linebuffer:buffer_a|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|cntr_fpf:cntr1|safe_q[8]                            ; 12      ;
; linebuffer:buffer_a|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|cntr_fpf:cntr1|safe_q[7]                            ; 12      ;
; linebuffer:buffer_a|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|cntr_fpf:cntr1|safe_q[6]                            ; 12      ;
; linebuffer:buffer_a|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|cntr_fpf:cntr1|safe_q[5]                            ; 12      ;
; linebuffer:buffer_a|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|cntr_fpf:cntr1|safe_q[4]                            ; 12      ;
; linebuffer:buffer_a|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|cntr_fpf:cntr1|safe_q[3]                            ; 12      ;
; linebuffer:buffer_a|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|cntr_fpf:cntr1|safe_q[2]                            ; 12      ;
; linebuffer:buffer_a|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|cntr_fpf:cntr1|safe_q[1]                            ; 12      ;
; linebuffer:buffer_a|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|cntr_fpf:cntr1|safe_q[0]                            ; 12      ;
; out_blue[4]                                                                                                                           ; 11      ;
; out_blue[3]                                                                                                                           ; 11      ;
; linebuffer:buffer_b|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|cntr_fpf:cntr1|cout_actual                          ; 10      ;
; linebuffer:buffer_a|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|cntr_fpf:cntr1|cout_actual                          ; 10      ;
; out_blue[5]                                                                                                                           ; 10      ;
; out_blue[6]                                                                                                                           ; 9       ;
; out_green[4]                                                                                                                          ; 8       ;
; n64_pixel:rgb_decoder|Equal0~2                                                                                                        ; 7       ;
; n64_pixel:rgb_decoder|cycle_count[0]                                                                                                  ; 7       ;
; out_green[6]                                                                                                                          ; 7       ;
; out_red[6]                                                                                                                            ; 7       ;
; out_red[5]                                                                                                                            ; 7       ;
; out_red[4]                                                                                                                            ; 7       ;
; out_red[3]                                                                                                                            ; 7       ;
; n64_pixel:rgb_decoder|Equal0~1                                                                                                        ; 6       ;
; n64_pixel:rgb_decoder|Equal0~0                                                                                                        ; 6       ;
; n64_pixel:rgb_decoder|cycle_count[1]                                                                                                  ; 6       ;
; out_green[5]                                                                                                                          ; 6       ;
; out_green[3]                                                                                                                          ; 6       ;
; out_red[2]                                                                                                                            ; 6       ;
; out_green[1]                                                                                                                          ; 6       ;
; out_green[2]                                                                                                                          ; 6       ;
; n64_px_count[11]                                                                                                                      ; 5       ;
; n64_data[1]                                                                                                                           ; 4       ;
; n64_data[3]                                                                                                                           ; 4       ;
; n64_dsync_n                                                                                                                           ; 4       ;
; LessThan1~0                                                                                                                           ; 4       ;
; n64_px_count[10]                                                                                                                      ; 4       ;
; n64_px_count[9]                                                                                                                       ; 4       ;
; vga_px_count[5]                                                                                                                       ; 4       ;
; vga_px_count[3]                                                                                                                       ; 4       ;
; vga_px_count[1]                                                                                                                       ; 4       ;
; vga_px_count[8]                                                                                                                       ; 4       ;
; vga_px_count[10]                                                                                                                      ; 4       ;
; n64_data[6]                                                                                                                           ; 3       ;
; n64_data[5]                                                                                                                           ; 3       ;
; n64_data[2]                                                                                                                           ; 3       ;
; n64_data[4]                                                                                                                           ; 3       ;
; Equal1~4                                                                                                                              ; 3       ;
; Equal2~4                                                                                                                              ; 3       ;
; n64_pixel:rgb_decoder|blue_out[2]                                                                                                     ; 3       ;
; n64_pixel:rgb_decoder|blue_out[1]                                                                                                     ; 3       ;
; n64_pixel:rgb_decoder|green_out[0]                                                                                                    ; 3       ;
; n64_pixel:rgb_decoder|green_out[6]                                                                                                    ; 3       ;
; n64_pixel:rgb_decoder|green_out[5]                                                                                                    ; 3       ;
; n64_pixel:rgb_decoder|blue_out[6]                                                                                                     ; 3       ;
; n64_pixel:rgb_decoder|green_out[4]                                                                                                    ; 3       ;
; n64_pixel:rgb_decoder|blue_out[5]                                                                                                     ; 3       ;
; n64_pixel:rgb_decoder|red_out[6]                                                                                                      ; 3       ;
; n64_pixel:rgb_decoder|green_out[3]                                                                                                    ; 3       ;
; n64_pixel:rgb_decoder|blue_out[4]                                                                                                     ; 3       ;
; n64_pixel:rgb_decoder|red_out[5]                                                                                                      ; 3       ;
; n64_pixel:rgb_decoder|red_out[2]                                                                                                      ; 3       ;
; n64_pixel:rgb_decoder|red_out[1]                                                                                                      ; 3       ;
; n64_pixel:rgb_decoder|green_out[1]                                                                                                    ; 3       ;
; n64_pixel:rgb_decoder|green_out[2]                                                                                                    ; 3       ;
; n64_pixel:rgb_decoder|blue_out[3]                                                                                                     ; 3       ;
; n64_pixel:rgb_decoder|red_out[4]                                                                                                      ; 3       ;
; n64_pixel:rgb_decoder|red_out[3]                                                                                                      ; 3       ;
; write_buffers~2                                                                                                                       ; 3       ;
; rgb2yuv:yuv_encoder|Add6~3                                                                                                            ; 3       ;
; line_count[0]                                                                                                                         ; 3       ;
; line_count[1]                                                                                                                         ; 3       ;
; line_count[2]                                                                                                                         ; 3       ;
; line_count[8]                                                                                                                         ; 3       ;
; n64_px_count[8]                                                                                                                       ; 3       ;
; n64_px_count[3]                                                                                                                       ; 3       ;
; n64_px_count[1]                                                                                                                       ; 3       ;
; n64_px_count[0]                                                                                                                       ; 3       ;
; n64_px_count[2]                                                                                                                       ; 3       ;
; vga_px_count[0]                                                                                                                       ; 3       ;
; vga_px_count[6]                                                                                                                       ; 3       ;
; vga_px_count[2]                                                                                                                       ; 3       ;
; vga_px_count[4]                                                                                                                       ; 3       ;
; vga_px_count[7]                                                                                                                       ; 3       ;
; vga_px_count[9]                                                                                                                       ; 3       ;
; out_blue[2]                                                                                                                           ; 3       ;
; rgb2yuv:yuv_encoder|Add2~8                                                                                                            ; 3       ;
; out_red[1]                                                                                                                            ; 3       ;
; n64_data[0]                                                                                                                           ; 2       ;
; Mux0~0                                                                                                                                ; 2       ;
; buffer_en_b~1                                                                                                                         ; 2       ;
; n64_pixel:rgb_decoder|clock_count[0]                                                                                                  ; 2       ;
; Equal3~2                                                                                                                              ; 2       ;
; Equal3~1                                                                                                                              ; 2       ;
; Equal3~0                                                                                                                              ; 2       ;
; LessThan1~5                                                                                                                           ; 2       ;
; vga_osc                                                                                                                               ; 2       ;
; LessThan1~2                                                                                                                           ; 2       ;
; LessThan1~1                                                                                                                           ; 2       ;
; enable_delay                                                                                                                          ; 2       ;
; vga_signals_proc~6                                                                                                                    ; 2       ;
; vga_signals_proc~0                                                                                                                    ; 2       ;
; Equal0~1                                                                                                                              ; 2       ;
; out_vsync                                                                                                                             ; 2       ;
; out_hsync                                                                                                                             ; 2       ;
; rgb2yuv:yuv_encoder|Add6~6                                                                                                            ; 2       ;
; rgb2yuv:yuv_encoder|Add6~5                                                                                                            ; 2       ;
; rgb2yuv:yuv_encoder|Add6~4                                                                                                            ; 2       ;
; rgb2yuv:yuv_encoder|Add6~2                                                                                                            ; 2       ;
; rgb2yuv:yuv_encoder|Add6~1                                                                                                            ; 2       ;
; rgb2yuv:yuv_encoder|Add6~0                                                                                                            ; 2       ;
; vga_clk~reg0                                                                                                                          ; 2       ;
; vsync_time[15]                                                                                                                        ; 2       ;
; vsync_time[14]                                                                                                                        ; 2       ;
; vsync_time[13]                                                                                                                        ; 2       ;
; vsync_time[12]                                                                                                                        ; 2       ;
; vsync_time[11]                                                                                                                        ; 2       ;
; vsync_time[10]                                                                                                                        ; 2       ;
; vsync_time[9]                                                                                                                         ; 2       ;
; vsync_time[8]                                                                                                                         ; 2       ;
; vsync_time[7]                                                                                                                         ; 2       ;
; vsync_time[6]                                                                                                                         ; 2       ;
; vsync_time[5]                                                                                                                         ; 2       ;
; vsync_time[4]                                                                                                                         ; 2       ;
; vsync_time[3]                                                                                                                         ; 2       ;
; vsync_time[1]                                                                                                                         ; 2       ;
; vsync_time[2]                                                                                                                         ; 2       ;
; vsync_time[0]                                                                                                                         ; 2       ;
; hsync_time[9]                                                                                                                         ; 2       ;
; hsync_time[15]                                                                                                                        ; 2       ;
; hsync_time[14]                                                                                                                        ; 2       ;
; hsync_time[13]                                                                                                                        ; 2       ;
; hsync_time[12]                                                                                                                        ; 2       ;
; hsync_time[11]                                                                                                                        ; 2       ;
; hsync_time[10]                                                                                                                        ; 2       ;
; hsync_time[8]                                                                                                                         ; 2       ;
; hsync_time[7]                                                                                                                         ; 2       ;
; hsync_time[6]                                                                                                                         ; 2       ;
; hsync_time[5]                                                                                                                         ; 2       ;
; hsync_time[4]                                                                                                                         ; 2       ;
; hsync_time[0]                                                                                                                         ; 2       ;
; hsync_time[3]                                                                                                                         ; 2       ;
; hsync_time[2]                                                                                                                         ; 2       ;
; hsync_time[1]                                                                                                                         ; 2       ;
; line_count[11]                                                                                                                        ; 2       ;
; line_count[12]                                                                                                                        ; 2       ;
; line_count[15]                                                                                                                        ; 2       ;
; line_count[14]                                                                                                                        ; 2       ;
; line_count[13]                                                                                                                        ; 2       ;
; line_count[3]                                                                                                                         ; 2       ;
; line_count[4]                                                                                                                         ; 2       ;
; line_count[5]                                                                                                                         ; 2       ;
; line_count[6]                                                                                                                         ; 2       ;
; line_count[7]                                                                                                                         ; 2       ;
; line_count[9]                                                                                                                         ; 2       ;
; line_count[10]                                                                                                                        ; 2       ;
; linebuffer:buffer_b|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|altsyncram_cf81:altsyncram2|ram_block3a17           ; 2       ;
; linebuffer:buffer_b|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|altsyncram_cf81:altsyncram2|ram_block3a18           ; 2       ;
; linebuffer:buffer_b|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|altsyncram_cf81:altsyncram2|ram_block3a16           ; 2       ;
; linebuffer:buffer_a|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|altsyncram_cf81:altsyncram2|ram_block3a17           ; 2       ;
; linebuffer:buffer_a|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|altsyncram_cf81:altsyncram2|ram_block3a18           ; 2       ;
; linebuffer:buffer_a|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|altsyncram_cf81:altsyncram2|ram_block3a16           ; 2       ;
; linebuffer:buffer_b|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|altsyncram_cf81:altsyncram2|ram_block3a7            ; 2       ;
; linebuffer:buffer_b|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|altsyncram_cf81:altsyncram2|ram_block3a8            ; 2       ;
; linebuffer:buffer_b|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|altsyncram_cf81:altsyncram2|ram_block3a12           ; 2       ;
; linebuffer:buffer_b|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|altsyncram_cf81:altsyncram2|ram_block3a6            ; 2       ;
; linebuffer:buffer_a|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|altsyncram_cf81:altsyncram2|ram_block3a7            ; 2       ;
; linebuffer:buffer_a|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|altsyncram_cf81:altsyncram2|ram_block3a8            ; 2       ;
; linebuffer:buffer_a|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|altsyncram_cf81:altsyncram2|ram_block3a12           ; 2       ;
; linebuffer:buffer_a|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|altsyncram_cf81:altsyncram2|ram_block3a6            ; 2       ;
; linebuffer:buffer_b|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|altsyncram_cf81:altsyncram2|ram_block3a9            ; 2       ;
; linebuffer:buffer_b|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|altsyncram_cf81:altsyncram2|ram_block3a13           ; 2       ;
; linebuffer:buffer_b|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|altsyncram_cf81:altsyncram2|ram_block3a14           ; 2       ;
; linebuffer:buffer_b|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|altsyncram_cf81:altsyncram2|ram_block3a2            ; 2       ;
; linebuffer:buffer_a|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|altsyncram_cf81:altsyncram2|ram_block3a9            ; 2       ;
; linebuffer:buffer_a|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|altsyncram_cf81:altsyncram2|ram_block3a13           ; 2       ;
; linebuffer:buffer_a|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|altsyncram_cf81:altsyncram2|ram_block3a14           ; 2       ;
; linebuffer:buffer_a|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|altsyncram_cf81:altsyncram2|ram_block3a2            ; 2       ;
; linebuffer:buffer_b|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|altsyncram_cf81:altsyncram2|ram_block3a4            ; 2       ;
; linebuffer:buffer_b|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|altsyncram_cf81:altsyncram2|ram_block3a5            ; 2       ;
; linebuffer:buffer_b|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|altsyncram_cf81:altsyncram2|ram_block3a11           ; 2       ;
; linebuffer:buffer_b|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|altsyncram_cf81:altsyncram2|ram_block3a3            ; 2       ;
; linebuffer:buffer_a|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|altsyncram_cf81:altsyncram2|ram_block3a4            ; 2       ;
; linebuffer:buffer_a|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|altsyncram_cf81:altsyncram2|ram_block3a5            ; 2       ;
; linebuffer:buffer_a|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|altsyncram_cf81:altsyncram2|ram_block3a11           ; 2       ;
; linebuffer:buffer_a|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|altsyncram_cf81:altsyncram2|ram_block3a3            ; 2       ;
; linebuffer:buffer_b|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|altsyncram_cf81:altsyncram2|ram_block3a1            ; 2       ;
; linebuffer:buffer_b|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|altsyncram_cf81:altsyncram2|ram_block3a10           ; 2       ;
; linebuffer:buffer_b|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|altsyncram_cf81:altsyncram2|ram_block3a15           ; 2       ;
; linebuffer:buffer_b|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|altsyncram_cf81:altsyncram2|ram_block3a0            ; 2       ;
; linebuffer:buffer_a|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|altsyncram_cf81:altsyncram2|ram_block3a1            ; 2       ;
; linebuffer:buffer_a|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|altsyncram_cf81:altsyncram2|ram_block3a10           ; 2       ;
; linebuffer:buffer_a|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|altsyncram_cf81:altsyncram2|ram_block3a15           ; 2       ;
; linebuffer:buffer_a|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|altsyncram_cf81:altsyncram2|ram_block3a0            ; 2       ;
; n64_px_count[7]                                                                                                                       ; 2       ;
; n64_px_count[6]                                                                                                                       ; 2       ;
; n64_px_count[5]                                                                                                                       ; 2       ;
; n64_px_count[4]                                                                                                                       ; 2       ;
; n64_px_count[15]                                                                                                                      ; 2       ;
; n64_px_count[14]                                                                                                                      ; 2       ;
; n64_px_count[13]                                                                                                                      ; 2       ;
; n64_px_count[12]                                                                                                                      ; 2       ;
; vga_px_count[13]                                                                                                                      ; 2       ;
; vga_px_count[14]                                                                                                                      ; 2       ;
; vga_px_count[15]                                                                                                                      ; 2       ;
; vga_px_count[12]                                                                                                                      ; 2       ;
; vga_px_count[11]                                                                                                                      ; 2       ;
; out_blue[1]                                                                                                                           ; 2       ;
; rgb2yuv:yuv_encoder|Add2~10                                                                                                           ; 2       ;
; vga_osc~0                                                                                                                             ; 1       ;
; n64_pixel:rgb_decoder|hsync_n_cap                                                                                                     ; 1       ;
; n64_pixel:rgb_decoder|blue_cap[2]                                                                                                     ; 1       ;
; buffer_in_b~18                                                                                                                        ; 1       ;
; buffer_in_a~18                                                                                                                        ; 1       ;
; n64_pixel:rgb_decoder|blue_cap[1]                                                                                                     ; 1       ;
; buffer_in_b~17                                                                                                                        ; 1       ;
; buffer_in_a~17                                                                                                                        ; 1       ;
; n64_pixel:rgb_decoder|green_cap[0]                                                                                                    ; 1       ;
; buffer_in_b~16                                                                                                                        ; 1       ;
; buffer_in_a~16                                                                                                                        ; 1       ;
; n64_pixel:rgb_decoder|green_cap[6]                                                                                                    ; 1       ;
; buffer_in_b~15                                                                                                                        ; 1       ;
; buffer_in_a~15                                                                                                                        ; 1       ;
; n64_pixel:rgb_decoder|green_cap[5]                                                                                                    ; 1       ;
; buffer_in_b~14                                                                                                                        ; 1       ;
; buffer_in_a~14                                                                                                                        ; 1       ;
; n64_pixel:rgb_decoder|blue_cap[6]                                                                                                     ; 1       ;
; buffer_in_b~13                                                                                                                        ; 1       ;
; buffer_in_a~13                                                                                                                        ; 1       ;
; n64_pixel:rgb_decoder|green_cap[4]                                                                                                    ; 1       ;
; buffer_in_b~12                                                                                                                        ; 1       ;
; buffer_in_a~12                                                                                                                        ; 1       ;
; n64_pixel:rgb_decoder|blue_cap[5]                                                                                                     ; 1       ;
; buffer_in_b~11                                                                                                                        ; 1       ;
; buffer_in_a~11                                                                                                                        ; 1       ;
; n64_pixel:rgb_decoder|red_cap[6]                                                                                                      ; 1       ;
; buffer_in_b~10                                                                                                                        ; 1       ;
; buffer_in_a~10                                                                                                                        ; 1       ;
; n64_pixel:rgb_decoder|green_cap[3]                                                                                                    ; 1       ;
; buffer_in_b~9                                                                                                                         ; 1       ;
; buffer_in_a~9                                                                                                                         ; 1       ;
; n64_pixel:rgb_decoder|blue_cap[4]                                                                                                     ; 1       ;
; buffer_in_b~8                                                                                                                         ; 1       ;
; buffer_in_a~8                                                                                                                         ; 1       ;
; n64_pixel:rgb_decoder|red_cap[5]                                                                                                      ; 1       ;
; buffer_in_b~7                                                                                                                         ; 1       ;
; buffer_in_a~7                                                                                                                         ; 1       ;
; n64_pixel:rgb_decoder|red_cap[2]                                                                                                      ; 1       ;
; buffer_in_b~6                                                                                                                         ; 1       ;
; buffer_in_a~6                                                                                                                         ; 1       ;
; n64_pixel:rgb_decoder|red_cap[1]                                                                                                      ; 1       ;
; buffer_in_b~5                                                                                                                         ; 1       ;
; buffer_in_a~5                                                                                                                         ; 1       ;
; n64_pixel:rgb_decoder|green_cap[1]                                                                                                    ; 1       ;
; buffer_in_b~4                                                                                                                         ; 1       ;
; buffer_in_a~4                                                                                                                         ; 1       ;
; n64_pixel:rgb_decoder|green_cap[2]                                                                                                    ; 1       ;
; buffer_in_b~3                                                                                                                         ; 1       ;
; buffer_in_a~3                                                                                                                         ; 1       ;
; n64_pixel:rgb_decoder|blue_cap[3]                                                                                                     ; 1       ;
; buffer_in_b~2                                                                                                                         ; 1       ;
; buffer_in_a~2                                                                                                                         ; 1       ;
; n64_pixel:rgb_decoder|red_cap[4]                                                                                                      ; 1       ;
; buffer_in_b~1                                                                                                                         ; 1       ;
; buffer_in_a~1                                                                                                                         ; 1       ;
; n64_pixel:rgb_decoder|red_cap[3]                                                                                                      ; 1       ;
; linebuffer:buffer_b|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|cntr_fpf:cntr1|cmpr_ldc:cmpr5|aneb_result_wire[0]~2 ; 1       ;
; linebuffer:buffer_b|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|cntr_fpf:cntr1|cmpr_ldc:cmpr5|aneb_result_wire[0]~1 ; 1       ;
; linebuffer:buffer_b|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|cntr_fpf:cntr1|cmpr_ldc:cmpr5|aneb_result_wire[0]~0 ; 1       ;
; buffer_in_b~0                                                                                                                         ; 1       ;
; linebuffer:buffer_a|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|cntr_fpf:cntr1|cmpr_ldc:cmpr5|aneb_result_wire[0]~2 ; 1       ;
; linebuffer:buffer_a|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|cntr_fpf:cntr1|cmpr_ldc:cmpr5|aneb_result_wire[0]~1 ; 1       ;
; linebuffer:buffer_a|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|cntr_fpf:cntr1|cmpr_ldc:cmpr5|aneb_result_wire[0]~0 ; 1       ;
; buffer_in_a~0                                                                                                                         ; 1       ;
; n64_pixel:rgb_decoder|clock_count[1]                                                                                                  ; 1       ;
; n64_pixel:rgb_decoder|cycle_count~1                                                                                                   ; 1       ;
; n64_pixel:rgb_decoder|cycle_count~0                                                                                                   ; 1       ;
; Equal3~4                                                                                                                              ; 1       ;
; Equal3~3                                                                                                                              ; 1       ;
; n64_pixel:rgb_decoder|blue_final[2]                                                                                                   ; 1       ;
; buffer_in_b[2]                                                                                                                        ; 1       ;
; buffer_in_a[2]                                                                                                                        ; 1       ;
; n64_pixel:rgb_decoder|blue_final[1]                                                                                                   ; 1       ;
; buffer_in_b[1]                                                                                                                        ; 1       ;
; buffer_in_a[1]                                                                                                                        ; 1       ;
; n64_pixel:rgb_decoder|green_final[0]                                                                                                  ; 1       ;
; buffer_in_b[7]                                                                                                                        ; 1       ;
; buffer_in_a[7]                                                                                                                        ; 1       ;
; n64_pixel:rgb_decoder|green_final[6]                                                                                                  ; 1       ;
; buffer_in_b[13]                                                                                                                       ; 1       ;
; buffer_in_a[13]                                                                                                                       ; 1       ;
; n64_pixel:rgb_decoder|green_final[5]                                                                                                  ; 1       ;
; buffer_in_b[12]                                                                                                                       ; 1       ;
; buffer_in_a[12]                                                                                                                       ; 1       ;
; n64_pixel:rgb_decoder|blue_final[6]                                                                                                   ; 1       ;
; buffer_in_b[6]                                                                                                                        ; 1       ;
; buffer_in_a[6]                                                                                                                        ; 1       ;
; n64_pixel:rgb_decoder|green_final[4]                                                                                                  ; 1       ;
; buffer_in_b[11]                                                                                                                       ; 1       ;
; buffer_in_a[11]                                                                                                                       ; 1       ;
; n64_pixel:rgb_decoder|blue_final[5]                                                                                                   ; 1       ;
; buffer_in_b[5]                                                                                                                        ; 1       ;
; buffer_in_a[5]                                                                                                                        ; 1       ;
; n64_pixel:rgb_decoder|red_final[6]                                                                                                    ; 1       ;
; buffer_in_b[20]                                                                                                                       ; 1       ;
; buffer_in_a[20]                                                                                                                       ; 1       ;
; n64_pixel:rgb_decoder|green_final[3]                                                                                                  ; 1       ;
; buffer_in_b[10]                                                                                                                       ; 1       ;
; buffer_in_a[10]                                                                                                                       ; 1       ;
; n64_pixel:rgb_decoder|blue_final[4]                                                                                                   ; 1       ;
; buffer_in_b[4]                                                                                                                        ; 1       ;
; buffer_in_a[4]                                                                                                                        ; 1       ;
; n64_pixel:rgb_decoder|red_final[5]                                                                                                    ; 1       ;
; buffer_in_b[19]                                                                                                                       ; 1       ;
; buffer_in_a[19]                                                                                                                       ; 1       ;
; n64_pixel:rgb_decoder|red_final[2]                                                                                                    ; 1       ;
; buffer_in_b[16]                                                                                                                       ; 1       ;
; buffer_in_a[16]                                                                                                                       ; 1       ;
; n64_pixel:rgb_decoder|red_final[1]                                                                                                    ; 1       ;
; buffer_in_b[15]                                                                                                                       ; 1       ;
; buffer_in_a[15]                                                                                                                       ; 1       ;
; n64_pixel:rgb_decoder|green_final[1]                                                                                                  ; 1       ;
; buffer_in_b[8]                                                                                                                        ; 1       ;
; buffer_in_a[8]                                                                                                                        ; 1       ;
; n64_pixel:rgb_decoder|green_final[2]                                                                                                  ; 1       ;
; buffer_in_b[9]                                                                                                                        ; 1       ;
; buffer_in_a[9]                                                                                                                        ; 1       ;
; n64_pixel:rgb_decoder|blue_final[3]                                                                                                   ; 1       ;
; buffer_in_b[3]                                                                                                                        ; 1       ;
; buffer_in_a[3]                                                                                                                        ; 1       ;
; n64_pixel:rgb_decoder|red_final[4]                                                                                                    ; 1       ;
; buffer_in_b[18]                                                                                                                       ; 1       ;
; buffer_in_a[18]                                                                                                                       ; 1       ;
; n64_pixel:rgb_decoder|red_final[3]                                                                                                    ; 1       ;
; buffer_sel~0                                                                                                                          ; 1       ;
; buffer_in_b[17]                                                                                                                       ; 1       ;
; buffer_in_a[17]                                                                                                                       ; 1       ;
; enable_delay~0                                                                                                                        ; 1       ;
; LessThan2~0                                                                                                                           ; 1       ;
; Equal1~3                                                                                                                              ; 1       ;
; Equal1~2                                                                                                                              ; 1       ;
; Equal1~1                                                                                                                              ; 1       ;
; Equal1~0                                                                                                                              ; 1       ;
; Equal2~3                                                                                                                              ; 1       ;
; Equal2~2                                                                                                                              ; 1       ;
; Equal2~1                                                                                                                              ; 1       ;
; Equal2~0                                                                                                                              ; 1       ;
; Equal0~4                                                                                                                              ; 1       ;
; Equal0~3                                                                                                                              ; 1       ;
; Equal0~2                                                                                                                              ; 1       ;
; vga_vsync_proc~1                                                                                                                      ; 1       ;
; vga_vsync_proc~0                                                                                                                      ; 1       ;
; n64_pixel:rgb_decoder|csync_n_cap                                                                                                     ; 1       ;
; out_blue~5                                                                                                                            ; 1       ;
; out_blue~4                                                                                                                            ; 1       ;
; out_green~6                                                                                                                           ; 1       ;
; out_green~5                                                                                                                           ; 1       ;
; out_green~4                                                                                                                           ; 1       ;
; out_blue~3                                                                                                                            ; 1       ;
; out_green~3                                                                                                                           ; 1       ;
; out_blue~2                                                                                                                            ; 1       ;
; out_red~5                                                                                                                             ; 1       ;
; out_green~2                                                                                                                           ; 1       ;
; out_blue~1                                                                                                                            ; 1       ;
; out_red~4                                                                                                                             ; 1       ;
; out_red~3                                                                                                                             ; 1       ;
; out_red~2                                                                                                                             ; 1       ;
; out_green~1                                                                                                                           ; 1       ;
; out_green~0                                                                                                                           ; 1       ;
; out_blue~0                                                                                                                            ; 1       ;
; out_red~1                                                                                                                             ; 1       ;
; out_red~0                                                                                                                             ; 1       ;
; n64_pixel:rgb_decoder|vsync_n_cap                                                                                                     ; 1       ;
; vga_clk~1                                                                                                                             ; 1       ;
; vga_clk~0                                                                                                                             ; 1       ;
; LessThan1~4                                                                                                                           ; 1       ;
; LessThan1~3                                                                                                                           ; 1       ;
; write_buffers~1                                                                                                                       ; 1       ;
; write_buffers~0                                                                                                                       ; 1       ;
; vga_sync~0                                                                                                                            ; 1       ;
; vga_signals_proc~5                                                                                                                    ; 1       ;
; vga_signals_proc~4                                                                                                                    ; 1       ;
; vga_signals_proc~3                                                                                                                    ; 1       ;
; vga_signals_proc~2                                                                                                                    ; 1       ;
; vga_signals_proc~1                                                                                                                    ; 1       ;
; Equal0~0                                                                                                                              ; 1       ;
; vga_vsync~0                                                                                                                           ; 1       ;
; vga_hsync~0                                                                                                                           ; 1       ;
; n64_pixel:rgb_decoder|csync_n_out                                                                                                     ; 1       ;
; rgb2yuv:yuv_encoder|Add13~17                                                                                                          ; 1       ;
; rgb2yuv:yuv_encoder|Add13~14                                                                                                          ; 1       ;
; rgb2yuv:yuv_encoder|Add13~11                                                                                                          ; 1       ;
; rgb2yuv:yuv_encoder|Add13~8                                                                                                           ; 1       ;
; rgb2yuv:yuv_encoder|Add13~5                                                                                                           ; 1       ;
; rgb2yuv:yuv_encoder|Add13~2                                                                                                           ; 1       ;
; vga_green~6                                                                                                                           ; 1       ;
; rgb2yuv:yuv_encoder|Add3~0                                                                                                            ; 1       ;
; vga_green~5                                                                                                                           ; 1       ;
; vga_green~4                                                                                                                           ; 1       ;
; rgb2yuv:yuv_encoder|Add1~4                                                                                                            ; 1       ;
; vga_green~3                                                                                                                           ; 1       ;
; rgb2yuv:yuv_encoder|Add1~3                                                                                                            ; 1       ;
; vga_green~2                                                                                                                           ; 1       ;
; rgb2yuv:yuv_encoder|Add1~2                                                                                                            ; 1       ;
; vga_green~1                                                                                                                           ; 1       ;
; rgb2yuv:yuv_encoder|Add1~1                                                                                                            ; 1       ;
; vga_green~0                                                                                                                           ; 1       ;
; rgb2yuv:yuv_encoder|Add1~0                                                                                                            ; 1       ;
; rgb2yuv:yuv_encoder|Add8~17                                                                                                           ; 1       ;
; rgb2yuv:yuv_encoder|Add8~14                                                                                                           ; 1       ;
; rgb2yuv:yuv_encoder|Add8~11                                                                                                           ; 1       ;
; rgb2yuv:yuv_encoder|Add8~8                                                                                                            ; 1       ;
; rgb2yuv:yuv_encoder|Add8~5                                                                                                            ; 1       ;
; rgb2yuv:yuv_encoder|Add8~2                                                                                                            ; 1       ;
; vga_blank~reg0                                                                                                                        ; 1       ;
; vga_vsync~reg0                                                                                                                        ; 1       ;
; vga_hsync~reg0                                                                                                                        ; 1       ;
; linebuffer:buffer_b|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|cntr_fpf:cntr1|counter_comb_bita9~0                 ; 1       ;
; linebuffer:buffer_b|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|cntr_fpf:cntr1|counter_comb_bita9~COUT              ; 1       ;
; linebuffer:buffer_b|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|cntr_fpf:cntr1|counter_comb_bita9                   ; 1       ;
; linebuffer:buffer_b|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|cntr_fpf:cntr1|counter_comb_bita8~COUT              ; 1       ;
; linebuffer:buffer_b|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|cntr_fpf:cntr1|counter_comb_bita8                   ; 1       ;
; linebuffer:buffer_b|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|cntr_fpf:cntr1|counter_comb_bita7~COUT              ; 1       ;
; linebuffer:buffer_b|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|cntr_fpf:cntr1|counter_comb_bita7                   ; 1       ;
; linebuffer:buffer_b|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|cntr_fpf:cntr1|counter_comb_bita6~COUT              ; 1       ;
; linebuffer:buffer_b|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|cntr_fpf:cntr1|counter_comb_bita6                   ; 1       ;
; linebuffer:buffer_b|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|cntr_fpf:cntr1|counter_comb_bita5~COUT              ; 1       ;
; linebuffer:buffer_b|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|cntr_fpf:cntr1|counter_comb_bita5                   ; 1       ;
; linebuffer:buffer_b|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|cntr_fpf:cntr1|counter_comb_bita4~COUT              ; 1       ;
; linebuffer:buffer_b|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|cntr_fpf:cntr1|counter_comb_bita4                   ; 1       ;
; linebuffer:buffer_b|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|cntr_fpf:cntr1|counter_comb_bita3~COUT              ; 1       ;
; linebuffer:buffer_b|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|cntr_fpf:cntr1|counter_comb_bita3                   ; 1       ;
; linebuffer:buffer_b|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|cntr_fpf:cntr1|counter_comb_bita2~COUT              ; 1       ;
; linebuffer:buffer_b|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|cntr_fpf:cntr1|counter_comb_bita2                   ; 1       ;
; linebuffer:buffer_b|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|cntr_fpf:cntr1|counter_comb_bita1~COUT              ; 1       ;
; linebuffer:buffer_b|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|cntr_fpf:cntr1|counter_comb_bita1                   ; 1       ;
; linebuffer:buffer_b|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|cntr_fpf:cntr1|counter_comb_bita0~COUT              ; 1       ;
; linebuffer:buffer_b|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|cntr_fpf:cntr1|counter_comb_bita0                   ; 1       ;
; buffer_en_b~0                                                                                                                         ; 1       ;
; linebuffer:buffer_a|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|cntr_fpf:cntr1|counter_comb_bita9~0                 ; 1       ;
; linebuffer:buffer_a|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|cntr_fpf:cntr1|counter_comb_bita9~COUT              ; 1       ;
; linebuffer:buffer_a|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|cntr_fpf:cntr1|counter_comb_bita9                   ; 1       ;
; linebuffer:buffer_a|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|cntr_fpf:cntr1|counter_comb_bita8~COUT              ; 1       ;
; linebuffer:buffer_a|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|cntr_fpf:cntr1|counter_comb_bita8                   ; 1       ;
; linebuffer:buffer_a|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|cntr_fpf:cntr1|counter_comb_bita7~COUT              ; 1       ;
; linebuffer:buffer_a|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|cntr_fpf:cntr1|counter_comb_bita7                   ; 1       ;
; linebuffer:buffer_a|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|cntr_fpf:cntr1|counter_comb_bita6~COUT              ; 1       ;
; linebuffer:buffer_a|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|cntr_fpf:cntr1|counter_comb_bita6                   ; 1       ;
; linebuffer:buffer_a|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|cntr_fpf:cntr1|counter_comb_bita5~COUT              ; 1       ;
; linebuffer:buffer_a|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|cntr_fpf:cntr1|counter_comb_bita5                   ; 1       ;
; linebuffer:buffer_a|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|cntr_fpf:cntr1|counter_comb_bita4~COUT              ; 1       ;
; linebuffer:buffer_a|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|cntr_fpf:cntr1|counter_comb_bita4                   ; 1       ;
; linebuffer:buffer_a|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|cntr_fpf:cntr1|counter_comb_bita3~COUT              ; 1       ;
; linebuffer:buffer_a|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|cntr_fpf:cntr1|counter_comb_bita3                   ; 1       ;
; linebuffer:buffer_a|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|cntr_fpf:cntr1|counter_comb_bita2~COUT              ; 1       ;
; linebuffer:buffer_a|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|cntr_fpf:cntr1|counter_comb_bita2                   ; 1       ;
; linebuffer:buffer_a|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|cntr_fpf:cntr1|counter_comb_bita1~COUT              ; 1       ;
; linebuffer:buffer_a|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|cntr_fpf:cntr1|counter_comb_bita1                   ; 1       ;
; linebuffer:buffer_a|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|cntr_fpf:cntr1|counter_comb_bita0~COUT              ; 1       ;
; linebuffer:buffer_a|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|cntr_fpf:cntr1|counter_comb_bita0                   ; 1       ;
; buffer_en_a~0                                                                                                                         ; 1       ;
; Add0~30                                                                                                                               ; 1       ;
; Add0~29                                                                                                                               ; 1       ;
; Add0~28                                                                                                                               ; 1       ;
; Add0~27                                                                                                                               ; 1       ;
; Add0~26                                                                                                                               ; 1       ;
; Add0~25                                                                                                                               ; 1       ;
; Add0~24                                                                                                                               ; 1       ;
; Add0~23                                                                                                                               ; 1       ;
; Add0~22                                                                                                                               ; 1       ;
; Add0~21                                                                                                                               ; 1       ;
; Add0~20                                                                                                                               ; 1       ;
; Add0~19                                                                                                                               ; 1       ;
; Add0~18                                                                                                                               ; 1       ;
; Add0~17                                                                                                                               ; 1       ;
; Add0~16                                                                                                                               ; 1       ;
; Add0~15                                                                                                                               ; 1       ;
; Add0~14                                                                                                                               ; 1       ;
; Add0~13                                                                                                                               ; 1       ;
; Add0~12                                                                                                                               ; 1       ;
; Add0~11                                                                                                                               ; 1       ;
; Add0~10                                                                                                                               ; 1       ;
; Add0~9                                                                                                                                ; 1       ;
; Add0~8                                                                                                                                ; 1       ;
; Add0~7                                                                                                                                ; 1       ;
; Add0~6                                                                                                                                ; 1       ;
; Add0~5                                                                                                                                ; 1       ;
; Add0~4                                                                                                                                ; 1       ;
; Add0~3                                                                                                                                ; 1       ;
; Add0~2                                                                                                                                ; 1       ;
; Add0~1                                                                                                                                ; 1       ;
; Add0~0                                                                                                                                ; 1       ;
; Add1~30                                                                                                                               ; 1       ;
; Add1~29                                                                                                                               ; 1       ;
; Add1~28                                                                                                                               ; 1       ;
; Add1~27                                                                                                                               ; 1       ;
; Add1~26                                                                                                                               ; 1       ;
; Add1~25                                                                                                                               ; 1       ;
; Add1~24                                                                                                                               ; 1       ;
; Add1~23                                                                                                                               ; 1       ;
; Add1~22                                                                                                                               ; 1       ;
; Add1~21                                                                                                                               ; 1       ;
; Add1~20                                                                                                                               ; 1       ;
; Add1~19                                                                                                                               ; 1       ;
; Add1~18                                                                                                                               ; 1       ;
; Add1~17                                                                                                                               ; 1       ;
; Add1~16                                                                                                                               ; 1       ;
; Add1~15                                                                                                                               ; 1       ;
; Add1~14                                                                                                                               ; 1       ;
; Add1~13                                                                                                                               ; 1       ;
; Add1~12                                                                                                                               ; 1       ;
; Add1~11                                                                                                                               ; 1       ;
; Add1~10                                                                                                                               ; 1       ;
; Add1~9                                                                                                                                ; 1       ;
; Add1~8                                                                                                                                ; 1       ;
; Add1~7                                                                                                                                ; 1       ;
; Add1~6                                                                                                                                ; 1       ;
; Add1~5                                                                                                                                ; 1       ;
; Add1~4                                                                                                                                ; 1       ;
; Add1~3                                                                                                                                ; 1       ;
; Add1~2                                                                                                                                ; 1       ;
; Add1~1                                                                                                                                ; 1       ;
; Add1~0                                                                                                                                ; 1       ;
; Add4~30                                                                                                                               ; 1       ;
; Add4~29                                                                                                                               ; 1       ;
; Add4~28                                                                                                                               ; 1       ;
; Add4~27                                                                                                                               ; 1       ;
; Add4~26                                                                                                                               ; 1       ;
; Add4~25                                                                                                                               ; 1       ;
; Add4~24                                                                                                                               ; 1       ;
; Add4~23                                                                                                                               ; 1       ;
; Add4~22                                                                                                                               ; 1       ;
; Add4~21                                                                                                                               ; 1       ;
; Add4~20                                                                                                                               ; 1       ;
; Add4~19                                                                                                                               ; 1       ;
; Add4~18                                                                                                                               ; 1       ;
; Add4~17                                                                                                                               ; 1       ;
; Add4~16                                                                                                                               ; 1       ;
; Add4~15                                                                                                                               ; 1       ;
; Add4~14                                                                                                                               ; 1       ;
; Add4~13                                                                                                                               ; 1       ;
; Add4~12                                                                                                                               ; 1       ;
; Add4~11                                                                                                                               ; 1       ;
; Add4~10                                                                                                                               ; 1       ;
; Add4~9                                                                                                                                ; 1       ;
; Add4~8                                                                                                                                ; 1       ;
; Add4~7                                                                                                                                ; 1       ;
; Add4~6                                                                                                                                ; 1       ;
; Add4~5                                                                                                                                ; 1       ;
; Add4~4                                                                                                                                ; 1       ;
; Add4~3                                                                                                                                ; 1       ;
; Add4~2                                                                                                                                ; 1       ;
; Add4~1                                                                                                                                ; 1       ;
; Add4~0                                                                                                                                ; 1       ;
; Add3~30                                                                                                                               ; 1       ;
; Add3~29                                                                                                                               ; 1       ;
; Add3~28                                                                                                                               ; 1       ;
; Add3~27                                                                                                                               ; 1       ;
; Add3~26                                                                                                                               ; 1       ;
; Add3~25                                                                                                                               ; 1       ;
; Add3~24                                                                                                                               ; 1       ;
; Add3~23                                                                                                                               ; 1       ;
; Add3~22                                                                                                                               ; 1       ;
; Add3~21                                                                                                                               ; 1       ;
; Add3~20                                                                                                                               ; 1       ;
; Add3~19                                                                                                                               ; 1       ;
; Add3~18                                                                                                                               ; 1       ;
; Add3~17                                                                                                                               ; 1       ;
; Add3~16                                                                                                                               ; 1       ;
; Add3~15                                                                                                                               ; 1       ;
; Add3~14                                                                                                                               ; 1       ;
; Add3~13                                                                                                                               ; 1       ;
; Add3~12                                                                                                                               ; 1       ;
; Add3~11                                                                                                                               ; 1       ;
; Add3~10                                                                                                                               ; 1       ;
; Add3~9                                                                                                                                ; 1       ;
; Add3~8                                                                                                                                ; 1       ;
; Add3~7                                                                                                                                ; 1       ;
; Add3~6                                                                                                                                ; 1       ;
; Add3~5                                                                                                                                ; 1       ;
; Add3~4                                                                                                                                ; 1       ;
; Add3~3                                                                                                                                ; 1       ;
; Add3~2                                                                                                                                ; 1       ;
; Add3~1                                                                                                                                ; 1       ;
; Add3~0                                                                                                                                ; 1       ;
; Add2~30                                                                                                                               ; 1       ;
; Add2~29                                                                                                                               ; 1       ;
; Add2~28                                                                                                                               ; 1       ;
; Add2~27                                                                                                                               ; 1       ;
; Add2~26                                                                                                                               ; 1       ;
; Add2~25                                                                                                                               ; 1       ;
; Add2~24                                                                                                                               ; 1       ;
; Add2~23                                                                                                                               ; 1       ;
; Add2~22                                                                                                                               ; 1       ;
; Add2~21                                                                                                                               ; 1       ;
; Add2~20                                                                                                                               ; 1       ;
; Add2~19                                                                                                                               ; 1       ;
; Add2~18                                                                                                                               ; 1       ;
; Add2~17                                                                                                                               ; 1       ;
; Add2~16                                                                                                                               ; 1       ;
; Add2~15                                                                                                                               ; 1       ;
; Add2~14                                                                                                                               ; 1       ;
; Add2~13                                                                                                                               ; 1       ;
; Add2~12                                                                                                                               ; 1       ;
; Add2~11                                                                                                                               ; 1       ;
; Add2~10                                                                                                                               ; 1       ;
; Add2~9                                                                                                                                ; 1       ;
; Add2~8                                                                                                                                ; 1       ;
; Add2~7                                                                                                                                ; 1       ;
; Add2~6                                                                                                                                ; 1       ;
; Add2~5                                                                                                                                ; 1       ;
; Add2~4                                                                                                                                ; 1       ;
; Add2~3                                                                                                                                ; 1       ;
; Add2~2                                                                                                                                ; 1       ;
; Add2~1                                                                                                                                ; 1       ;
; Add2~0                                                                                                                                ; 1       ;
; rgb2yuv:yuv_encoder|Add13~15                                                                                                          ; 1       ;
; rgb2yuv:yuv_encoder|Add12~10                                                                                                          ; 1       ;
; rgb2yuv:yuv_encoder|Add11~10                                                                                                          ; 1       ;
; rgb2yuv:yuv_encoder|Add10~10                                                                                                          ; 1       ;
; rgb2yuv:yuv_encoder|Add13~13                                                                                                          ; 1       ;
; rgb2yuv:yuv_encoder|Add13~12                                                                                                          ; 1       ;
; rgb2yuv:yuv_encoder|Add12~9                                                                                                           ; 1       ;
; rgb2yuv:yuv_encoder|Add12~8                                                                                                           ; 1       ;
; rgb2yuv:yuv_encoder|Add11~9                                                                                                           ; 1       ;
; rgb2yuv:yuv_encoder|Add11~8                                                                                                           ; 1       ;
; rgb2yuv:yuv_encoder|Add10~9                                                                                                           ; 1       ;
; rgb2yuv:yuv_encoder|Add10~8                                                                                                           ; 1       ;
; rgb2yuv:yuv_encoder|Add9~8                                                                                                            ; 1       ;
; rgb2yuv:yuv_encoder|Add13~10                                                                                                          ; 1       ;
; rgb2yuv:yuv_encoder|Add13~9                                                                                                           ; 1       ;
; rgb2yuv:yuv_encoder|Add12~7                                                                                                           ; 1       ;
; rgb2yuv:yuv_encoder|Add12~6                                                                                                           ; 1       ;
; rgb2yuv:yuv_encoder|Add11~7                                                                                                           ; 1       ;
; rgb2yuv:yuv_encoder|Add11~6                                                                                                           ; 1       ;
; rgb2yuv:yuv_encoder|Add10~7                                                                                                           ; 1       ;
; rgb2yuv:yuv_encoder|Add10~6                                                                                                           ; 1       ;
; rgb2yuv:yuv_encoder|Add9~7                                                                                                            ; 1       ;
; rgb2yuv:yuv_encoder|Add9~6                                                                                                            ; 1       ;
; rgb2yuv:yuv_encoder|Add13~7                                                                                                           ; 1       ;
; rgb2yuv:yuv_encoder|Add13~6                                                                                                           ; 1       ;
; rgb2yuv:yuv_encoder|Add12~5                                                                                                           ; 1       ;
; rgb2yuv:yuv_encoder|Add12~4                                                                                                           ; 1       ;
; rgb2yuv:yuv_encoder|Add11~5                                                                                                           ; 1       ;
; rgb2yuv:yuv_encoder|Add11~4                                                                                                           ; 1       ;
; rgb2yuv:yuv_encoder|Add10~5                                                                                                           ; 1       ;
; rgb2yuv:yuv_encoder|Add10~4                                                                                                           ; 1       ;
; rgb2yuv:yuv_encoder|Add9~5                                                                                                            ; 1       ;
; rgb2yuv:yuv_encoder|Add9~4                                                                                                            ; 1       ;
; rgb2yuv:yuv_encoder|Add13~4                                                                                                           ; 1       ;
; rgb2yuv:yuv_encoder|Add13~3                                                                                                           ; 1       ;
; rgb2yuv:yuv_encoder|Add12~3                                                                                                           ; 1       ;
; rgb2yuv:yuv_encoder|Add12~2                                                                                                           ; 1       ;
; rgb2yuv:yuv_encoder|Add11~3                                                                                                           ; 1       ;
; rgb2yuv:yuv_encoder|Add11~2                                                                                                           ; 1       ;
; rgb2yuv:yuv_encoder|Add10~3                                                                                                           ; 1       ;
; rgb2yuv:yuv_encoder|Add10~2                                                                                                           ; 1       ;
; rgb2yuv:yuv_encoder|Add9~3                                                                                                            ; 1       ;
; rgb2yuv:yuv_encoder|Add9~2                                                                                                            ; 1       ;
; rgb2yuv:yuv_encoder|Add9~1                                                                                                            ; 1       ;
; rgb2yuv:yuv_encoder|Add13~1                                                                                                           ; 1       ;
; rgb2yuv:yuv_encoder|Add13~0                                                                                                           ; 1       ;
; rgb2yuv:yuv_encoder|Add12~1                                                                                                           ; 1       ;
; rgb2yuv:yuv_encoder|Add12~0                                                                                                           ; 1       ;
; rgb2yuv:yuv_encoder|Add11~1                                                                                                           ; 1       ;
; rgb2yuv:yuv_encoder|Add11~0                                                                                                           ; 1       ;
; rgb2yuv:yuv_encoder|Add10~1                                                                                                           ; 1       ;
; rgb2yuv:yuv_encoder|Add10~0                                                                                                           ; 1       ;
; rgb2yuv:yuv_encoder|Add2~12                                                                                                           ; 1       ;
; rgb2yuv:yuv_encoder|Add0~12                                                                                                           ; 1       ;
; rgb2yuv:yuv_encoder|Add2~11                                                                                                           ; 1       ;
; rgb2yuv:yuv_encoder|Add0~11                                                                                                           ; 1       ;
; rgb2yuv:yuv_encoder|Add0~10                                                                                                           ; 1       ;
; rgb2yuv:yuv_encoder|Add2~9                                                                                                            ; 1       ;
; rgb2yuv:yuv_encoder|Add0~9                                                                                                            ; 1       ;
; rgb2yuv:yuv_encoder|Add0~8                                                                                                            ; 1       ;
; rgb2yuv:yuv_encoder|Add2~7                                                                                                            ; 1       ;
; rgb2yuv:yuv_encoder|Add2~6                                                                                                            ; 1       ;
; rgb2yuv:yuv_encoder|Add0~7                                                                                                            ; 1       ;
; rgb2yuv:yuv_encoder|Add0~6                                                                                                            ; 1       ;
; rgb2yuv:yuv_encoder|Add2~5                                                                                                            ; 1       ;
; rgb2yuv:yuv_encoder|Add2~4                                                                                                            ; 1       ;
; rgb2yuv:yuv_encoder|Add0~5                                                                                                            ; 1       ;
; rgb2yuv:yuv_encoder|Add0~4                                                                                                            ; 1       ;
; rgb2yuv:yuv_encoder|Add2~3                                                                                                            ; 1       ;
; rgb2yuv:yuv_encoder|Add2~2                                                                                                            ; 1       ;
; rgb2yuv:yuv_encoder|Add0~3                                                                                                            ; 1       ;
; rgb2yuv:yuv_encoder|Add0~2                                                                                                            ; 1       ;
; rgb2yuv:yuv_encoder|Add2~1                                                                                                            ; 1       ;
; rgb2yuv:yuv_encoder|Add2~0                                                                                                            ; 1       ;
; rgb2yuv:yuv_encoder|Add0~1                                                                                                            ; 1       ;
; rgb2yuv:yuv_encoder|Add0~0                                                                                                            ; 1       ;
; out_green[0]                                                                                                                          ; 1       ;
; rgb2yuv:yuv_encoder|Add8~15                                                                                                           ; 1       ;
; rgb2yuv:yuv_encoder|Add7~10                                                                                                           ; 1       ;
; rgb2yuv:yuv_encoder|Add4~10                                                                                                           ; 1       ;
; rgb2yuv:yuv_encoder|Add5~10                                                                                                           ; 1       ;
; rgb2yuv:yuv_encoder|Add8~13                                                                                                           ; 1       ;
; rgb2yuv:yuv_encoder|Add8~12                                                                                                           ; 1       ;
; rgb2yuv:yuv_encoder|Add7~9                                                                                                            ; 1       ;
; rgb2yuv:yuv_encoder|Add7~8                                                                                                            ; 1       ;
; rgb2yuv:yuv_encoder|Add4~9                                                                                                            ; 1       ;
; rgb2yuv:yuv_encoder|Add4~8                                                                                                            ; 1       ;
; rgb2yuv:yuv_encoder|Add5~9                                                                                                            ; 1       ;
; rgb2yuv:yuv_encoder|Add5~8                                                                                                            ; 1       ;
; rgb2yuv:yuv_encoder|Add8~10                                                                                                           ; 1       ;
; rgb2yuv:yuv_encoder|Add8~9                                                                                                            ; 1       ;
; rgb2yuv:yuv_encoder|Add7~7                                                                                                            ; 1       ;
; rgb2yuv:yuv_encoder|Add7~6                                                                                                            ; 1       ;
; rgb2yuv:yuv_encoder|Add4~7                                                                                                            ; 1       ;
; rgb2yuv:yuv_encoder|Add4~6                                                                                                            ; 1       ;
; rgb2yuv:yuv_encoder|Add5~7                                                                                                            ; 1       ;
; rgb2yuv:yuv_encoder|Add5~6                                                                                                            ; 1       ;
; rgb2yuv:yuv_encoder|Add8~7                                                                                                            ; 1       ;
; rgb2yuv:yuv_encoder|Add8~6                                                                                                            ; 1       ;
; rgb2yuv:yuv_encoder|Add7~5                                                                                                            ; 1       ;
; rgb2yuv:yuv_encoder|Add7~4                                                                                                            ; 1       ;
; rgb2yuv:yuv_encoder|Add4~5                                                                                                            ; 1       ;
; rgb2yuv:yuv_encoder|Add4~4                                                                                                            ; 1       ;
; rgb2yuv:yuv_encoder|Add5~5                                                                                                            ; 1       ;
; rgb2yuv:yuv_encoder|Add5~4                                                                                                            ; 1       ;
; rgb2yuv:yuv_encoder|Add8~4                                                                                                            ; 1       ;
; rgb2yuv:yuv_encoder|Add8~3                                                                                                            ; 1       ;
; rgb2yuv:yuv_encoder|Add7~3                                                                                                            ; 1       ;
; rgb2yuv:yuv_encoder|Add7~2                                                                                                            ; 1       ;
; rgb2yuv:yuv_encoder|Add4~3                                                                                                            ; 1       ;
; rgb2yuv:yuv_encoder|Add4~2                                                                                                            ; 1       ;
; rgb2yuv:yuv_encoder|Add5~3                                                                                                            ; 1       ;
; rgb2yuv:yuv_encoder|Add5~2                                                                                                            ; 1       ;
; rgb2yuv:yuv_encoder|Add8~1                                                                                                            ; 1       ;
; rgb2yuv:yuv_encoder|Add8~0                                                                                                            ; 1       ;
; rgb2yuv:yuv_encoder|Add7~1                                                                                                            ; 1       ;
; rgb2yuv:yuv_encoder|Add7~0                                                                                                            ; 1       ;
; rgb2yuv:yuv_encoder|Add4~1                                                                                                            ; 1       ;
; rgb2yuv:yuv_encoder|Add4~0                                                                                                            ; 1       ;
; rgb2yuv:yuv_encoder|Add5~1                                                                                                            ; 1       ;
; rgb2yuv:yuv_encoder|Add5~0                                                                                                            ; 1       ;
; vga_sync~reg0                                                                                                                         ; 1       ;
; vga_blue[9]~reg0                                                                                                                      ; 1       ;
; vga_blue[8]~reg0                                                                                                                      ; 1       ;
; vga_blue[7]~reg0                                                                                                                      ; 1       ;
; vga_blue[6]~reg0                                                                                                                      ; 1       ;
; vga_blue[5]~reg0                                                                                                                      ; 1       ;
; vga_blue[4]~reg0                                                                                                                      ; 1       ;
; vga_blue[3]~reg0                                                                                                                      ; 1       ;
; vga_blue[2]~reg0                                                                                                                      ; 1       ;
; vga_blue[1]~reg0                                                                                                                      ; 1       ;
; vga_blue[0]~reg0                                                                                                                      ; 1       ;
; vga_green[9]~reg0                                                                                                                     ; 1       ;
; vga_green[8]~reg0                                                                                                                     ; 1       ;
; vga_green[7]~reg0                                                                                                                     ; 1       ;
; vga_green[6]~reg0                                                                                                                     ; 1       ;
; vga_green[5]~reg0                                                                                                                     ; 1       ;
; vga_green[4]~reg0                                                                                                                     ; 1       ;
; vga_green[3]~reg0                                                                                                                     ; 1       ;
; vga_green[2]~reg0                                                                                                                     ; 1       ;
; vga_green[1]~reg0                                                                                                                     ; 1       ;
; vga_green[0]~reg0                                                                                                                     ; 1       ;
; vga_red[9]~reg0                                                                                                                       ; 1       ;
; vga_red[8]~reg0                                                                                                                       ; 1       ;
; vga_red[7]~reg0                                                                                                                       ; 1       ;
; vga_red[6]~reg0                                                                                                                       ; 1       ;
; vga_red[5]~reg0                                                                                                                       ; 1       ;
; vga_red[4]~reg0                                                                                                                       ; 1       ;
; vga_red[3]~reg0                                                                                                                       ; 1       ;
; vga_red[2]~reg0                                                                                                                       ; 1       ;
; vga_red[1]~reg0                                                                                                                       ; 1       ;
; vga_red[0]~reg0                                                                                                                       ; 1       ;
+---------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+--------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+---------------------------------------------------------------+----------------------+-----------------+-----------------+
; Name                                                                                                                     ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF  ; Location                                                      ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+--------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+---------------------------------------------------------------+----------------------+-----------------+-----------------+
; linebuffer:buffer_a|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|altsyncram_cf81:altsyncram2|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 771          ; 19           ; 771          ; 19           ; yes                    ; no                      ; yes                    ; yes                     ; 14649 ; 771                         ; 19                          ; 771                         ; 19                          ; 14649               ; 5    ; None ; M4K_X11_Y10, M4K_X11_Y11, M4K_X11_Y8, M4K_X11_Y9, M4K_X11_Y12 ; Old data             ; Don't care      ; Don't care      ;
; linebuffer:buffer_b|altshift_taps:line_buffer_rtl_0|shift_taps_oim:auto_generated|altsyncram_cf81:altsyncram2|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 771          ; 19           ; 771          ; 19           ; yes                    ; no                      ; yes                    ; yes                     ; 14649 ; 771                         ; 19                          ; 771                         ; 19                          ; 14649               ; 5    ; None ; M4K_X11_Y6, M4K_X11_Y3, M4K_X11_Y7, M4K_X11_Y4, M4K_X11_Y5    ; Old data             ; Don't care      ; Don't care      ;
+--------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+---------------------------------------------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 610 / 15,666 ( 4 % )   ;
; C16 interconnects           ; 0 / 812 ( 0 % )        ;
; C4 interconnects            ; 287 / 11,424 ( 3 % )   ;
; Direct links                ; 146 / 15,666 ( < 1 % ) ;
; Global clocks               ; 1 / 8 ( 13 % )         ;
; Local interconnects         ; 234 / 4,608 ( 5 % )    ;
; R24 interconnects           ; 13 / 652 ( 2 % )       ;
; R4 interconnects            ; 268 / 13,328 ( 2 % )   ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 12.90) ; Number of LABs  (Total = 31) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 1                            ;
; 2                                           ; 2                            ;
; 3                                           ; 1                            ;
; 4                                           ; 1                            ;
; 5                                           ; 1                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 0                            ;
; 9                                           ; 0                            ;
; 10                                          ; 0                            ;
; 11                                          ; 0                            ;
; 12                                          ; 1                            ;
; 13                                          ; 1                            ;
; 14                                          ; 4                            ;
; 15                                          ; 2                            ;
; 16                                          ; 17                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.77) ; Number of LABs  (Total = 31) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 28                           ;
; 1 Clock enable                     ; 8                            ;
; 1 Sync. clear                      ; 11                           ;
; 1 Sync. load                       ; 5                            ;
; 2 Clock enables                    ; 3                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 20.97) ; Number of LABs  (Total = 31) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 2                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 1                            ;
; 6                                            ; 1                            ;
; 7                                            ; 1                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 1                            ;
; 15                                           ; 0                            ;
; 16                                           ; 0                            ;
; 17                                           ; 1                            ;
; 18                                           ; 0                            ;
; 19                                           ; 1                            ;
; 20                                           ; 6                            ;
; 21                                           ; 0                            ;
; 22                                           ; 1                            ;
; 23                                           ; 1                            ;
; 24                                           ; 0                            ;
; 25                                           ; 2                            ;
; 26                                           ; 2                            ;
; 27                                           ; 1                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 1                            ;
; 31                                           ; 3                            ;
; 32                                           ; 5                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 9.81) ; Number of LABs  (Total = 31) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 2                            ;
; 2                                               ; 2                            ;
; 3                                               ; 1                            ;
; 4                                               ; 3                            ;
; 5                                               ; 0                            ;
; 6                                               ; 1                            ;
; 7                                               ; 1                            ;
; 8                                               ; 3                            ;
; 9                                               ; 0                            ;
; 10                                              ; 2                            ;
; 11                                              ; 4                            ;
; 12                                              ; 1                            ;
; 13                                              ; 1                            ;
; 14                                              ; 1                            ;
; 15                                              ; 1                            ;
; 16                                              ; 8                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 13.19) ; Number of LABs  (Total = 31) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 5                            ;
; 3                                            ; 1                            ;
; 4                                            ; 3                            ;
; 5                                            ; 1                            ;
; 6                                            ; 0                            ;
; 7                                            ; 1                            ;
; 8                                            ; 2                            ;
; 9                                            ; 0                            ;
; 10                                           ; 2                            ;
; 11                                           ; 1                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 1                            ;
; 16                                           ; 1                            ;
; 17                                           ; 1                            ;
; 18                                           ; 0                            ;
; 19                                           ; 0                            ;
; 20                                           ; 2                            ;
; 21                                           ; 1                            ;
; 22                                           ; 2                            ;
; 23                                           ; 2                            ;
; 24                                           ; 3                            ;
; 25                                           ; 1                            ;
; 26                                           ; 0                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C5T144C8 for design "n6480"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C5T144I8 is compatible
    Info (176445): Device EP2C8T144C8 is compatible
    Info (176445): Device EP2C8T144I8 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location 1
    Info (169125): Pin ~nCSO~ is reserved at location 2
    Info (169125): Pin ~LVDS41p/nCEO~ is reserved at location 76
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 8 pins of 52 total pins
    Info (169086): Pin led[0] not assigned to an exact location on the device
    Info (169086): Pin led[1] not assigned to an exact location on the device
    Info (169086): Pin led[2] not assigned to an exact location on the device
    Info (169086): Pin led[3] not assigned to an exact location on the device
    Info (169086): Pin button[0] not assigned to an exact location on the device
    Info (169086): Pin button[1] not assigned to an exact location on the device
    Info (169086): Pin switches[0] not assigned to an exact location on the device
    Info (169086): Pin switches[1] not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'n6480.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node n64_clock (placed in PIN 89 (CLK6, LVDSCLK3p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G7
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 8 (unused VREF, 3.3V VCCIO, 4 input, 4 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has 3.3V VCCIO pins. 13 total pin(s) used --  6 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has 3.3V VCCIO pins. 22 total pin(s) used --  1 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has 3.3V VCCIO pins. 12 total pin(s) used --  11 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  24 pins available
Info (128000): Starting physical synthesis optimizations for speed
Info (128002): Starting physical synthesis algorithm register retiming
Info (128003): Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm register retiming
Info (128003): Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info (128001): Physical synthesis optimizations for speed complete: elapsed time is 00:00:00
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (128000): Starting physical synthesis optimizations for speed
Info (128002): Starting physical synthesis algorithm register retiming
Info (128003): Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info (128001): Physical synthesis optimizations for speed complete: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 3% of the available device resources in the region that extends from location X0_Y0 to location X13_Y14
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.57 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 39 output pins without output pin load capacitance assignment
    Info (306007): Pin "vga_red[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vga_red[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vga_red[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vga_red[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vga_red[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vga_red[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vga_red[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vga_red[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vga_red[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vga_red[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vga_green[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vga_green[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vga_green[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vga_green[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vga_green[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vga_green[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vga_green[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vga_green[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vga_green[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vga_green[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vga_blue[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vga_blue[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vga_blue[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vga_blue[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vga_blue[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vga_blue[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vga_blue[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vga_blue[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vga_blue[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vga_blue[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vga_hsync" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vga_vsync" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vga_blank" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vga_sync" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vga_clk" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file /home/moffitt/Development/N6480/Altera/output_files/n6480.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 645 megabytes
    Info: Processing ended: Tue Mar 31 00:50:51 2015
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:05


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/moffitt/Development/N6480/Altera/output_files/n6480.fit.smsg.


