
Prelaboratorio 5.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000000  00800100  00800100  00000704  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         00000690  00000000  00000000  00000074  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          00000004  00800100  00800100  00000704  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  00000704  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  00000734  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 00000060  00000000  00000000  00000774  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   00000931  00000000  00000000  000007d4  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 000007be  00000000  00000000  00001105  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   000003da  00000000  00000000  000018c3  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  0000010c  00000000  00000000  00001ca0  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    00000416  00000000  00000000  00001dac  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    000002ba  00000000  00000000  000021c2  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 00000040  00000000  00000000  0000247c  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 34 00 	jmp	0x68	; 0x68 <__ctors_end>
   4:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
   8:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
   c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  10:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  14:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  18:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  1c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  20:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  24:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  28:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  2c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  30:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  34:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  38:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  3c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  40:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  44:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  48:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  4c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  50:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  54:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  58:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  5c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  60:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  64:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>

00000068 <__ctors_end>:
  68:	11 24       	eor	r1, r1
  6a:	1f be       	out	0x3f, r1	; 63
  6c:	cf ef       	ldi	r28, 0xFF	; 255
  6e:	d8 e0       	ldi	r29, 0x08	; 8
  70:	de bf       	out	0x3e, r29	; 62
  72:	cd bf       	out	0x3d, r28	; 61

00000074 <__do_clear_bss>:
  74:	21 e0       	ldi	r18, 0x01	; 1
  76:	a0 e0       	ldi	r26, 0x00	; 0
  78:	b1 e0       	ldi	r27, 0x01	; 1
  7a:	01 c0       	rjmp	.+2      	; 0x7e <.do_clear_bss_start>

0000007c <.do_clear_bss_loop>:
  7c:	1d 92       	st	X+, r1

0000007e <.do_clear_bss_start>:
  7e:	a4 30       	cpi	r26, 0x04	; 4
  80:	b2 07       	cpc	r27, r18
  82:	e1 f7       	brne	.-8      	; 0x7c <.do_clear_bss_loop>
  84:	0e 94 71 00 	call	0xe2	; 0xe2 <main>
  88:	0c 94 46 03 	jmp	0x68c	; 0x68c <_exit>

0000008c <__bad_interrupt>:
  8c:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

00000090 <ADC_init>:
		_delay_ms(10);          // Pequeña pausa para estabilidad
	}
}

void ADC_init(void){
	ADMUX |= (1 << REFS0);      // Referencia de voltaje: AVCC
  90:	ec e7       	ldi	r30, 0x7C	; 124
  92:	f0 e0       	ldi	r31, 0x00	; 0
  94:	80 81       	ld	r24, Z
  96:	80 64       	ori	r24, 0x40	; 64
  98:	80 83       	st	Z, r24
	ADMUX &= ~(1 << REFS1);
  9a:	80 81       	ld	r24, Z
  9c:	8f 77       	andi	r24, 0x7F	; 127
  9e:	80 83       	st	Z, r24
	ADMUX &= ~(1 << ADLAR);     // Justificación a la derecha (10 bits)
  a0:	80 81       	ld	r24, Z
  a2:	8f 7d       	andi	r24, 0xDF	; 223
  a4:	80 83       	st	Z, r24

	ADCSRA |= (1 << ADPS2) | (1 << ADPS1) | (1 << ADPS0); // Prescaler 128 ? 125kHz
  a6:	ea e7       	ldi	r30, 0x7A	; 122
  a8:	f0 e0       	ldi	r31, 0x00	; 0
  aa:	80 81       	ld	r24, Z
  ac:	87 60       	ori	r24, 0x07	; 7
  ae:	80 83       	st	Z, r24
	ADCSRA |= (1 << ADEN);      // Habilitar ADC
  b0:	80 81       	ld	r24, Z
  b2:	80 68       	ori	r24, 0x80	; 128
  b4:	80 83       	st	Z, r24
  b6:	08 95       	ret

000000b8 <adcRead>:
}

uint16_t adcRead(uint8_t canal){
	ADMUX = (ADMUX & 0xF0) | (canal & 0x0F); // Selección del canal ADC
  b8:	ec e7       	ldi	r30, 0x7C	; 124
  ba:	f0 e0       	ldi	r31, 0x00	; 0
  bc:	90 81       	ld	r25, Z
  be:	90 7f       	andi	r25, 0xF0	; 240
  c0:	8f 70       	andi	r24, 0x0F	; 15
  c2:	89 2b       	or	r24, r25
  c4:	80 83       	st	Z, r24
	ADCSRA |= (1 << ADSC);                  // Iniciar conversión
  c6:	ea e7       	ldi	r30, 0x7A	; 122
  c8:	f0 e0       	ldi	r31, 0x00	; 0
  ca:	80 81       	ld	r24, Z
  cc:	80 64       	ori	r24, 0x40	; 64
  ce:	80 83       	st	Z, r24
	while (ADCSRA & (1 << ADSC));           // Esperar que finalice la conversión
  d0:	80 91 7a 00 	lds	r24, 0x007A	; 0x80007a <__TEXT_REGION_LENGTH__+0x7f807a>
  d4:	86 fd       	sbrc	r24, 6
  d6:	fc cf       	rjmp	.-8      	; 0xd0 <adcRead+0x18>
	return ADC;                             // Retornar resultado
  d8:	80 91 78 00 	lds	r24, 0x0078	; 0x800078 <__TEXT_REGION_LENGTH__+0x7f8078>
  dc:	90 91 79 00 	lds	r25, 0x0079	; 0x800079 <__TEXT_REGION_LENGTH__+0x7f8079>
}
  e0:	08 95       	ret

000000e2 <main>:
void ADC_init(void);
uint16_t adcRead(uint8_t canal);

int main(void)
{
	DDRD = 0xFF;         // Configurar el puerto D como salida (opcional si se usa para debug)
  e2:	8f ef       	ldi	r24, 0xFF	; 255
  e4:	8a b9       	out	0x0a, r24	; 10
	ADC_init();          // Inicializar ADC
  e6:	0e 94 48 00 	call	0x90	; 0x90 <ADC_init>
	PWM_init();          // Inicializar módulo PWM
  ea:	0e 94 90 00 	call	0x120	; 0x120 <PWM_init>

	while (1) 
	{
		Valor1 = adcRead(0);    // Leer valor del canal ADC0
  ee:	80 e0       	ldi	r24, 0x00	; 0
  f0:	0e 94 5c 00 	call	0xb8	; 0xb8 <adcRead>
  f4:	bc 01       	movw	r22, r24
  f6:	80 e0       	ldi	r24, 0x00	; 0
  f8:	90 e0       	ldi	r25, 0x00	; 0
  fa:	0e 94 4b 02 	call	0x496	; 0x496 <__floatunsisf>
  fe:	60 93 00 01 	sts	0x0100, r22	; 0x800100 <__DATA_REGION_ORIGIN__>
 102:	70 93 01 01 	sts	0x0101, r23	; 0x800101 <__DATA_REGION_ORIGIN__+0x1>
 106:	80 93 02 01 	sts	0x0102, r24	; 0x800102 <__DATA_REGION_ORIGIN__+0x2>
 10a:	90 93 03 01 	sts	0x0103, r25	; 0x800103 <__DATA_REGION_ORIGIN__+0x3>
		servo_writeA(Valor1);   // Enviar valor leído al servo (PWM)
 10e:	0e 94 0b 01 	call	0x216	; 0x216 <servo_writeA>
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
 112:	8f e3       	ldi	r24, 0x3F	; 63
 114:	9c e9       	ldi	r25, 0x9C	; 156
 116:	01 97       	sbiw	r24, 0x01	; 1
 118:	f1 f7       	brne	.-4      	; 0x116 <main+0x34>
 11a:	00 c0       	rjmp	.+0      	; 0x11c <main+0x3a>
 11c:	00 00       	nop
 11e:	e7 cf       	rjmp	.-50     	; 0xee <main+0xc>

00000120 <PWM_init>:
#include "PWM1.h"

void PWM_init(void){
	// Configura el pin PB1 como salida para generar la señal PWM
	DDRB |= (1 << PB1);
 120:	84 b1       	in	r24, 0x04	; 4
 122:	82 60       	ori	r24, 0x02	; 2
 124:	84 b9       	out	0x04, r24	; 4

	// Reinicia el contador del Timer1
	TCNT1 = 0;
 126:	10 92 85 00 	sts	0x0085, r1	; 0x800085 <__TEXT_REGION_LENGTH__+0x7f8085>
 12a:	10 92 84 00 	sts	0x0084, r1	; 0x800084 <__TEXT_REGION_LENGTH__+0x7f8084>

	// Establece el valor máximo del contador (TOP) en 39999 para obtener un periodo de 20 ms
	ICR1 = 39999;
 12e:	8f e3       	ldi	r24, 0x3F	; 63
 130:	9c e9       	ldi	r25, 0x9C	; 156
 132:	90 93 87 00 	sts	0x0087, r25	; 0x800087 <__TEXT_REGION_LENGTH__+0x7f8087>
 136:	80 93 86 00 	sts	0x0086, r24	; 0x800086 <__TEXT_REGION_LENGTH__+0x7f8086>

	// Configura el modo de comparación para el canal A (OC1A) sin inversión
	TCCR1A = (1 << COM1A1) | (0 << COM1A0);
 13a:	e0 e8       	ldi	r30, 0x80	; 128
 13c:	f0 e0       	ldi	r31, 0x00	; 0
 13e:	80 e8       	ldi	r24, 0x80	; 128
 140:	80 83       	st	Z, r24

	// Selecciona el modo Fast PWM con TOP en ICR1 (modo 14)
	TCCR1A |= (1 << WGM11);
 142:	80 81       	ld	r24, Z
 144:	82 60       	ori	r24, 0x02	; 2
 146:	80 83       	st	Z, r24
	TCCR1B = (1 << WGM13) | (1 << WGM12);
 148:	e1 e8       	ldi	r30, 0x81	; 129
 14a:	f0 e0       	ldi	r31, 0x00	; 0
 14c:	88 e1       	ldi	r24, 0x18	; 24
 14e:	80 83       	st	Z, r24

	// Configura el prescaler en 8 ? frecuencia de 2 MHz para el Timer1
	TCCR1B |= (1 << CS11);
 150:	80 81       	ld	r24, Z
 152:	82 60       	ori	r24, 0x02	; 2
 154:	80 83       	st	Z, r24
 156:	08 95       	ret

00000158 <map>:
void servo_writeA(float adc_Value){
	// Convierte el valor del ADC a un valor de pulso entre 1000 y 4800 (1 ms a 2.4 ms)
	OCR1A = map(adc_Value, 0, 1024, 1000, 4800);
}

float map(float x, float in_min, float in_max, float out_min, float out_max){
 158:	4f 92       	push	r4
 15a:	5f 92       	push	r5
 15c:	6f 92       	push	r6
 15e:	7f 92       	push	r7
 160:	af 92       	push	r10
 162:	bf 92       	push	r11
 164:	cf 92       	push	r12
 166:	df 92       	push	r13
 168:	ef 92       	push	r14
 16a:	ff 92       	push	r15
 16c:	0f 93       	push	r16
 16e:	1f 93       	push	r17
 170:	cf 93       	push	r28
 172:	df 93       	push	r29
 174:	cd b7       	in	r28, 0x3d	; 61
 176:	de b7       	in	r29, 0x3e	; 62
 178:	28 97       	sbiw	r28, 0x08	; 8
 17a:	0f b6       	in	r0, 0x3f	; 63
 17c:	f8 94       	cli
 17e:	de bf       	out	0x3e, r29	; 62
 180:	0f be       	out	0x3f, r0	; 63
 182:	cd bf       	out	0x3d, r28	; 61
 184:	29 01       	movw	r4, r18
 186:	3a 01       	movw	r6, r20
 188:	ed 82       	std	Y+5, r14	; 0x05
 18a:	fe 82       	std	Y+6, r15	; 0x06
 18c:	0f 83       	std	Y+7, r16	; 0x07
 18e:	18 87       	std	Y+8, r17	; 0x08
	// Función para escalar un valor de un rango de entrada a uno de salida
	return ((x - in_min) * (out_max - out_min) / (in_max - in_min)) + out_min;
 190:	0e 94 3d 01 	call	0x27a	; 0x27a <__subsf3>
 194:	69 83       	std	Y+1, r22	; 0x01
 196:	7a 83       	std	Y+2, r23	; 0x02
 198:	8b 83       	std	Y+3, r24	; 0x03
 19a:	9c 83       	std	Y+4, r25	; 0x04
 19c:	a6 01       	movw	r20, r12
 19e:	95 01       	movw	r18, r10
 1a0:	69 8d       	ldd	r22, Y+25	; 0x19
 1a2:	7a 8d       	ldd	r23, Y+26	; 0x1a
 1a4:	8b 8d       	ldd	r24, Y+27	; 0x1b
 1a6:	9c 8d       	ldd	r25, Y+28	; 0x1c
 1a8:	0e 94 3d 01 	call	0x27a	; 0x27a <__subsf3>
 1ac:	9b 01       	movw	r18, r22
 1ae:	ac 01       	movw	r20, r24
 1b0:	69 81       	ldd	r22, Y+1	; 0x01
 1b2:	7a 81       	ldd	r23, Y+2	; 0x02
 1b4:	8b 81       	ldd	r24, Y+3	; 0x03
 1b6:	9c 81       	ldd	r25, Y+4	; 0x04
 1b8:	0e 94 d9 02 	call	0x5b2	; 0x5b2 <__mulsf3>
 1bc:	69 83       	std	Y+1, r22	; 0x01
 1be:	7a 83       	std	Y+2, r23	; 0x02
 1c0:	8b 83       	std	Y+3, r24	; 0x03
 1c2:	9c 83       	std	Y+4, r25	; 0x04
 1c4:	a3 01       	movw	r20, r6
 1c6:	92 01       	movw	r18, r4
 1c8:	c8 01       	movw	r24, r16
 1ca:	b7 01       	movw	r22, r14
 1cc:	0e 94 3d 01 	call	0x27a	; 0x27a <__subsf3>
 1d0:	9b 01       	movw	r18, r22
 1d2:	ac 01       	movw	r20, r24
 1d4:	69 81       	ldd	r22, Y+1	; 0x01
 1d6:	7a 81       	ldd	r23, Y+2	; 0x02
 1d8:	8b 81       	ldd	r24, Y+3	; 0x03
 1da:	9c 81       	ldd	r25, Y+4	; 0x04
 1dc:	0e 94 aa 01 	call	0x354	; 0x354 <__divsf3>
 1e0:	9b 01       	movw	r18, r22
 1e2:	ac 01       	movw	r20, r24
 1e4:	c6 01       	movw	r24, r12
 1e6:	b5 01       	movw	r22, r10
 1e8:	0e 94 3e 01 	call	0x27c	; 0x27c <__addsf3>
}
 1ec:	28 96       	adiw	r28, 0x08	; 8
 1ee:	0f b6       	in	r0, 0x3f	; 63
 1f0:	f8 94       	cli
 1f2:	de bf       	out	0x3e, r29	; 62
 1f4:	0f be       	out	0x3f, r0	; 63
 1f6:	cd bf       	out	0x3d, r28	; 61
 1f8:	df 91       	pop	r29
 1fa:	cf 91       	pop	r28
 1fc:	1f 91       	pop	r17
 1fe:	0f 91       	pop	r16
 200:	ff 90       	pop	r15
 202:	ef 90       	pop	r14
 204:	df 90       	pop	r13
 206:	cf 90       	pop	r12
 208:	bf 90       	pop	r11
 20a:	af 90       	pop	r10
 20c:	7f 90       	pop	r7
 20e:	6f 90       	pop	r6
 210:	5f 90       	pop	r5
 212:	4f 90       	pop	r4
 214:	08 95       	ret

00000216 <servo_writeA>:

	// Configura el prescaler en 8 ? frecuencia de 2 MHz para el Timer1
	TCCR1B |= (1 << CS11);
}

void servo_writeA(float adc_Value){
 216:	af 92       	push	r10
 218:	bf 92       	push	r11
 21a:	cf 92       	push	r12
 21c:	df 92       	push	r13
 21e:	ef 92       	push	r14
 220:	ff 92       	push	r15
 222:	0f 93       	push	r16
 224:	1f 93       	push	r17
	// Convierte el valor del ADC a un valor de pulso entre 1000 y 4800 (1 ms a 2.4 ms)
	OCR1A = map(adc_Value, 0, 1024, 1000, 4800);
 226:	25 e4       	ldi	r18, 0x45	; 69
 228:	2f 93       	push	r18
 22a:	26 e9       	ldi	r18, 0x96	; 150
 22c:	2f 93       	push	r18
 22e:	1f 92       	push	r1
 230:	1f 92       	push	r1
 232:	0f 2e       	mov	r0, r31
 234:	a1 2c       	mov	r10, r1
 236:	b1 2c       	mov	r11, r1
 238:	fa e7       	ldi	r31, 0x7A	; 122
 23a:	cf 2e       	mov	r12, r31
 23c:	f4 e4       	ldi	r31, 0x44	; 68
 23e:	df 2e       	mov	r13, r31
 240:	f0 2d       	mov	r31, r0
 242:	e1 2c       	mov	r14, r1
 244:	f1 2c       	mov	r15, r1
 246:	00 e8       	ldi	r16, 0x80	; 128
 248:	14 e4       	ldi	r17, 0x44	; 68
 24a:	20 e0       	ldi	r18, 0x00	; 0
 24c:	30 e0       	ldi	r19, 0x00	; 0
 24e:	a9 01       	movw	r20, r18
 250:	0e 94 ac 00 	call	0x158	; 0x158 <map>
 254:	0f 90       	pop	r0
 256:	0f 90       	pop	r0
 258:	0f 90       	pop	r0
 25a:	0f 90       	pop	r0
 25c:	0e 94 1c 02 	call	0x438	; 0x438 <__fixunssfsi>
 260:	70 93 89 00 	sts	0x0089, r23	; 0x800089 <__TEXT_REGION_LENGTH__+0x7f8089>
 264:	60 93 88 00 	sts	0x0088, r22	; 0x800088 <__TEXT_REGION_LENGTH__+0x7f8088>
}
 268:	1f 91       	pop	r17
 26a:	0f 91       	pop	r16
 26c:	ff 90       	pop	r15
 26e:	ef 90       	pop	r14
 270:	df 90       	pop	r13
 272:	cf 90       	pop	r12
 274:	bf 90       	pop	r11
 276:	af 90       	pop	r10
 278:	08 95       	ret

0000027a <__subsf3>:
 27a:	50 58       	subi	r21, 0x80	; 128

0000027c <__addsf3>:
 27c:	bb 27       	eor	r27, r27
 27e:	aa 27       	eor	r26, r26
 280:	0e 94 55 01 	call	0x2aa	; 0x2aa <__addsf3x>
 284:	0c 94 9f 02 	jmp	0x53e	; 0x53e <__fp_round>
 288:	0e 94 91 02 	call	0x522	; 0x522 <__fp_pscA>
 28c:	38 f0       	brcs	.+14     	; 0x29c <__addsf3+0x20>
 28e:	0e 94 98 02 	call	0x530	; 0x530 <__fp_pscB>
 292:	20 f0       	brcs	.+8      	; 0x29c <__addsf3+0x20>
 294:	39 f4       	brne	.+14     	; 0x2a4 <__addsf3+0x28>
 296:	9f 3f       	cpi	r25, 0xFF	; 255
 298:	19 f4       	brne	.+6      	; 0x2a0 <__addsf3+0x24>
 29a:	26 f4       	brtc	.+8      	; 0x2a4 <__addsf3+0x28>
 29c:	0c 94 8e 02 	jmp	0x51c	; 0x51c <__fp_nan>
 2a0:	0e f4       	brtc	.+2      	; 0x2a4 <__addsf3+0x28>
 2a2:	e0 95       	com	r30
 2a4:	e7 fb       	bst	r30, 7
 2a6:	0c 94 88 02 	jmp	0x510	; 0x510 <__fp_inf>

000002aa <__addsf3x>:
 2aa:	e9 2f       	mov	r30, r25
 2ac:	0e 94 b0 02 	call	0x560	; 0x560 <__fp_split3>
 2b0:	58 f3       	brcs	.-42     	; 0x288 <__addsf3+0xc>
 2b2:	ba 17       	cp	r27, r26
 2b4:	62 07       	cpc	r22, r18
 2b6:	73 07       	cpc	r23, r19
 2b8:	84 07       	cpc	r24, r20
 2ba:	95 07       	cpc	r25, r21
 2bc:	20 f0       	brcs	.+8      	; 0x2c6 <__addsf3x+0x1c>
 2be:	79 f4       	brne	.+30     	; 0x2de <__addsf3x+0x34>
 2c0:	a6 f5       	brtc	.+104    	; 0x32a <__addsf3x+0x80>
 2c2:	0c 94 d2 02 	jmp	0x5a4	; 0x5a4 <__fp_zero>
 2c6:	0e f4       	brtc	.+2      	; 0x2ca <__addsf3x+0x20>
 2c8:	e0 95       	com	r30
 2ca:	0b 2e       	mov	r0, r27
 2cc:	ba 2f       	mov	r27, r26
 2ce:	a0 2d       	mov	r26, r0
 2d0:	0b 01       	movw	r0, r22
 2d2:	b9 01       	movw	r22, r18
 2d4:	90 01       	movw	r18, r0
 2d6:	0c 01       	movw	r0, r24
 2d8:	ca 01       	movw	r24, r20
 2da:	a0 01       	movw	r20, r0
 2dc:	11 24       	eor	r1, r1
 2de:	ff 27       	eor	r31, r31
 2e0:	59 1b       	sub	r21, r25
 2e2:	99 f0       	breq	.+38     	; 0x30a <__addsf3x+0x60>
 2e4:	59 3f       	cpi	r21, 0xF9	; 249
 2e6:	50 f4       	brcc	.+20     	; 0x2fc <__addsf3x+0x52>
 2e8:	50 3e       	cpi	r21, 0xE0	; 224
 2ea:	68 f1       	brcs	.+90     	; 0x346 <__addsf3x+0x9c>
 2ec:	1a 16       	cp	r1, r26
 2ee:	f0 40       	sbci	r31, 0x00	; 0
 2f0:	a2 2f       	mov	r26, r18
 2f2:	23 2f       	mov	r18, r19
 2f4:	34 2f       	mov	r19, r20
 2f6:	44 27       	eor	r20, r20
 2f8:	58 5f       	subi	r21, 0xF8	; 248
 2fa:	f3 cf       	rjmp	.-26     	; 0x2e2 <__addsf3x+0x38>
 2fc:	46 95       	lsr	r20
 2fe:	37 95       	ror	r19
 300:	27 95       	ror	r18
 302:	a7 95       	ror	r26
 304:	f0 40       	sbci	r31, 0x00	; 0
 306:	53 95       	inc	r21
 308:	c9 f7       	brne	.-14     	; 0x2fc <__addsf3x+0x52>
 30a:	7e f4       	brtc	.+30     	; 0x32a <__addsf3x+0x80>
 30c:	1f 16       	cp	r1, r31
 30e:	ba 0b       	sbc	r27, r26
 310:	62 0b       	sbc	r22, r18
 312:	73 0b       	sbc	r23, r19
 314:	84 0b       	sbc	r24, r20
 316:	ba f0       	brmi	.+46     	; 0x346 <__addsf3x+0x9c>
 318:	91 50       	subi	r25, 0x01	; 1
 31a:	a1 f0       	breq	.+40     	; 0x344 <__addsf3x+0x9a>
 31c:	ff 0f       	add	r31, r31
 31e:	bb 1f       	adc	r27, r27
 320:	66 1f       	adc	r22, r22
 322:	77 1f       	adc	r23, r23
 324:	88 1f       	adc	r24, r24
 326:	c2 f7       	brpl	.-16     	; 0x318 <__addsf3x+0x6e>
 328:	0e c0       	rjmp	.+28     	; 0x346 <__addsf3x+0x9c>
 32a:	ba 0f       	add	r27, r26
 32c:	62 1f       	adc	r22, r18
 32e:	73 1f       	adc	r23, r19
 330:	84 1f       	adc	r24, r20
 332:	48 f4       	brcc	.+18     	; 0x346 <__addsf3x+0x9c>
 334:	87 95       	ror	r24
 336:	77 95       	ror	r23
 338:	67 95       	ror	r22
 33a:	b7 95       	ror	r27
 33c:	f7 95       	ror	r31
 33e:	9e 3f       	cpi	r25, 0xFE	; 254
 340:	08 f0       	brcs	.+2      	; 0x344 <__addsf3x+0x9a>
 342:	b0 cf       	rjmp	.-160    	; 0x2a4 <__addsf3+0x28>
 344:	93 95       	inc	r25
 346:	88 0f       	add	r24, r24
 348:	08 f0       	brcs	.+2      	; 0x34c <__addsf3x+0xa2>
 34a:	99 27       	eor	r25, r25
 34c:	ee 0f       	add	r30, r30
 34e:	97 95       	ror	r25
 350:	87 95       	ror	r24
 352:	08 95       	ret

00000354 <__divsf3>:
 354:	0e 94 be 01 	call	0x37c	; 0x37c <__divsf3x>
 358:	0c 94 9f 02 	jmp	0x53e	; 0x53e <__fp_round>
 35c:	0e 94 98 02 	call	0x530	; 0x530 <__fp_pscB>
 360:	58 f0       	brcs	.+22     	; 0x378 <__divsf3+0x24>
 362:	0e 94 91 02 	call	0x522	; 0x522 <__fp_pscA>
 366:	40 f0       	brcs	.+16     	; 0x378 <__divsf3+0x24>
 368:	29 f4       	brne	.+10     	; 0x374 <__divsf3+0x20>
 36a:	5f 3f       	cpi	r21, 0xFF	; 255
 36c:	29 f0       	breq	.+10     	; 0x378 <__divsf3+0x24>
 36e:	0c 94 88 02 	jmp	0x510	; 0x510 <__fp_inf>
 372:	51 11       	cpse	r21, r1
 374:	0c 94 d3 02 	jmp	0x5a6	; 0x5a6 <__fp_szero>
 378:	0c 94 8e 02 	jmp	0x51c	; 0x51c <__fp_nan>

0000037c <__divsf3x>:
 37c:	0e 94 b0 02 	call	0x560	; 0x560 <__fp_split3>
 380:	68 f3       	brcs	.-38     	; 0x35c <__divsf3+0x8>

00000382 <__divsf3_pse>:
 382:	99 23       	and	r25, r25
 384:	b1 f3       	breq	.-20     	; 0x372 <__divsf3+0x1e>
 386:	55 23       	and	r21, r21
 388:	91 f3       	breq	.-28     	; 0x36e <__divsf3+0x1a>
 38a:	95 1b       	sub	r25, r21
 38c:	55 0b       	sbc	r21, r21
 38e:	bb 27       	eor	r27, r27
 390:	aa 27       	eor	r26, r26
 392:	62 17       	cp	r22, r18
 394:	73 07       	cpc	r23, r19
 396:	84 07       	cpc	r24, r20
 398:	38 f0       	brcs	.+14     	; 0x3a8 <__divsf3_pse+0x26>
 39a:	9f 5f       	subi	r25, 0xFF	; 255
 39c:	5f 4f       	sbci	r21, 0xFF	; 255
 39e:	22 0f       	add	r18, r18
 3a0:	33 1f       	adc	r19, r19
 3a2:	44 1f       	adc	r20, r20
 3a4:	aa 1f       	adc	r26, r26
 3a6:	a9 f3       	breq	.-22     	; 0x392 <__divsf3_pse+0x10>
 3a8:	35 d0       	rcall	.+106    	; 0x414 <__EEPROM_REGION_LENGTH__+0x14>
 3aa:	0e 2e       	mov	r0, r30
 3ac:	3a f0       	brmi	.+14     	; 0x3bc <__divsf3_pse+0x3a>
 3ae:	e0 e8       	ldi	r30, 0x80	; 128
 3b0:	32 d0       	rcall	.+100    	; 0x416 <__EEPROM_REGION_LENGTH__+0x16>
 3b2:	91 50       	subi	r25, 0x01	; 1
 3b4:	50 40       	sbci	r21, 0x00	; 0
 3b6:	e6 95       	lsr	r30
 3b8:	00 1c       	adc	r0, r0
 3ba:	ca f7       	brpl	.-14     	; 0x3ae <__divsf3_pse+0x2c>
 3bc:	2b d0       	rcall	.+86     	; 0x414 <__EEPROM_REGION_LENGTH__+0x14>
 3be:	fe 2f       	mov	r31, r30
 3c0:	29 d0       	rcall	.+82     	; 0x414 <__EEPROM_REGION_LENGTH__+0x14>
 3c2:	66 0f       	add	r22, r22
 3c4:	77 1f       	adc	r23, r23
 3c6:	88 1f       	adc	r24, r24
 3c8:	bb 1f       	adc	r27, r27
 3ca:	26 17       	cp	r18, r22
 3cc:	37 07       	cpc	r19, r23
 3ce:	48 07       	cpc	r20, r24
 3d0:	ab 07       	cpc	r26, r27
 3d2:	b0 e8       	ldi	r27, 0x80	; 128
 3d4:	09 f0       	breq	.+2      	; 0x3d8 <__divsf3_pse+0x56>
 3d6:	bb 0b       	sbc	r27, r27
 3d8:	80 2d       	mov	r24, r0
 3da:	bf 01       	movw	r22, r30
 3dc:	ff 27       	eor	r31, r31
 3de:	93 58       	subi	r25, 0x83	; 131
 3e0:	5f 4f       	sbci	r21, 0xFF	; 255
 3e2:	3a f0       	brmi	.+14     	; 0x3f2 <__divsf3_pse+0x70>
 3e4:	9e 3f       	cpi	r25, 0xFE	; 254
 3e6:	51 05       	cpc	r21, r1
 3e8:	78 f0       	brcs	.+30     	; 0x408 <__EEPROM_REGION_LENGTH__+0x8>
 3ea:	0c 94 88 02 	jmp	0x510	; 0x510 <__fp_inf>
 3ee:	0c 94 d3 02 	jmp	0x5a6	; 0x5a6 <__fp_szero>
 3f2:	5f 3f       	cpi	r21, 0xFF	; 255
 3f4:	e4 f3       	brlt	.-8      	; 0x3ee <__divsf3_pse+0x6c>
 3f6:	98 3e       	cpi	r25, 0xE8	; 232
 3f8:	d4 f3       	brlt	.-12     	; 0x3ee <__divsf3_pse+0x6c>
 3fa:	86 95       	lsr	r24
 3fc:	77 95       	ror	r23
 3fe:	67 95       	ror	r22
 400:	b7 95       	ror	r27
 402:	f7 95       	ror	r31
 404:	9f 5f       	subi	r25, 0xFF	; 255
 406:	c9 f7       	brne	.-14     	; 0x3fa <__divsf3_pse+0x78>
 408:	88 0f       	add	r24, r24
 40a:	91 1d       	adc	r25, r1
 40c:	96 95       	lsr	r25
 40e:	87 95       	ror	r24
 410:	97 f9       	bld	r25, 7
 412:	08 95       	ret
 414:	e1 e0       	ldi	r30, 0x01	; 1
 416:	66 0f       	add	r22, r22
 418:	77 1f       	adc	r23, r23
 41a:	88 1f       	adc	r24, r24
 41c:	bb 1f       	adc	r27, r27
 41e:	62 17       	cp	r22, r18
 420:	73 07       	cpc	r23, r19
 422:	84 07       	cpc	r24, r20
 424:	ba 07       	cpc	r27, r26
 426:	20 f0       	brcs	.+8      	; 0x430 <__EEPROM_REGION_LENGTH__+0x30>
 428:	62 1b       	sub	r22, r18
 42a:	73 0b       	sbc	r23, r19
 42c:	84 0b       	sbc	r24, r20
 42e:	ba 0b       	sbc	r27, r26
 430:	ee 1f       	adc	r30, r30
 432:	88 f7       	brcc	.-30     	; 0x416 <__EEPROM_REGION_LENGTH__+0x16>
 434:	e0 95       	com	r30
 436:	08 95       	ret

00000438 <__fixunssfsi>:
 438:	0e 94 b8 02 	call	0x570	; 0x570 <__fp_splitA>
 43c:	88 f0       	brcs	.+34     	; 0x460 <__fixunssfsi+0x28>
 43e:	9f 57       	subi	r25, 0x7F	; 127
 440:	98 f0       	brcs	.+38     	; 0x468 <__fixunssfsi+0x30>
 442:	b9 2f       	mov	r27, r25
 444:	99 27       	eor	r25, r25
 446:	b7 51       	subi	r27, 0x17	; 23
 448:	b0 f0       	brcs	.+44     	; 0x476 <__fixunssfsi+0x3e>
 44a:	e1 f0       	breq	.+56     	; 0x484 <__fixunssfsi+0x4c>
 44c:	66 0f       	add	r22, r22
 44e:	77 1f       	adc	r23, r23
 450:	88 1f       	adc	r24, r24
 452:	99 1f       	adc	r25, r25
 454:	1a f0       	brmi	.+6      	; 0x45c <__fixunssfsi+0x24>
 456:	ba 95       	dec	r27
 458:	c9 f7       	brne	.-14     	; 0x44c <__fixunssfsi+0x14>
 45a:	14 c0       	rjmp	.+40     	; 0x484 <__fixunssfsi+0x4c>
 45c:	b1 30       	cpi	r27, 0x01	; 1
 45e:	91 f0       	breq	.+36     	; 0x484 <__fixunssfsi+0x4c>
 460:	0e 94 d2 02 	call	0x5a4	; 0x5a4 <__fp_zero>
 464:	b1 e0       	ldi	r27, 0x01	; 1
 466:	08 95       	ret
 468:	0c 94 d2 02 	jmp	0x5a4	; 0x5a4 <__fp_zero>
 46c:	67 2f       	mov	r22, r23
 46e:	78 2f       	mov	r23, r24
 470:	88 27       	eor	r24, r24
 472:	b8 5f       	subi	r27, 0xF8	; 248
 474:	39 f0       	breq	.+14     	; 0x484 <__fixunssfsi+0x4c>
 476:	b9 3f       	cpi	r27, 0xF9	; 249
 478:	cc f3       	brlt	.-14     	; 0x46c <__fixunssfsi+0x34>
 47a:	86 95       	lsr	r24
 47c:	77 95       	ror	r23
 47e:	67 95       	ror	r22
 480:	b3 95       	inc	r27
 482:	d9 f7       	brne	.-10     	; 0x47a <__fixunssfsi+0x42>
 484:	3e f4       	brtc	.+14     	; 0x494 <__fixunssfsi+0x5c>
 486:	90 95       	com	r25
 488:	80 95       	com	r24
 48a:	70 95       	com	r23
 48c:	61 95       	neg	r22
 48e:	7f 4f       	sbci	r23, 0xFF	; 255
 490:	8f 4f       	sbci	r24, 0xFF	; 255
 492:	9f 4f       	sbci	r25, 0xFF	; 255
 494:	08 95       	ret

00000496 <__floatunsisf>:
 496:	e8 94       	clt
 498:	09 c0       	rjmp	.+18     	; 0x4ac <__floatsisf+0x12>

0000049a <__floatsisf>:
 49a:	97 fb       	bst	r25, 7
 49c:	3e f4       	brtc	.+14     	; 0x4ac <__floatsisf+0x12>
 49e:	90 95       	com	r25
 4a0:	80 95       	com	r24
 4a2:	70 95       	com	r23
 4a4:	61 95       	neg	r22
 4a6:	7f 4f       	sbci	r23, 0xFF	; 255
 4a8:	8f 4f       	sbci	r24, 0xFF	; 255
 4aa:	9f 4f       	sbci	r25, 0xFF	; 255
 4ac:	99 23       	and	r25, r25
 4ae:	a9 f0       	breq	.+42     	; 0x4da <__floatsisf+0x40>
 4b0:	f9 2f       	mov	r31, r25
 4b2:	96 e9       	ldi	r25, 0x96	; 150
 4b4:	bb 27       	eor	r27, r27
 4b6:	93 95       	inc	r25
 4b8:	f6 95       	lsr	r31
 4ba:	87 95       	ror	r24
 4bc:	77 95       	ror	r23
 4be:	67 95       	ror	r22
 4c0:	b7 95       	ror	r27
 4c2:	f1 11       	cpse	r31, r1
 4c4:	f8 cf       	rjmp	.-16     	; 0x4b6 <__floatsisf+0x1c>
 4c6:	fa f4       	brpl	.+62     	; 0x506 <__floatsisf+0x6c>
 4c8:	bb 0f       	add	r27, r27
 4ca:	11 f4       	brne	.+4      	; 0x4d0 <__floatsisf+0x36>
 4cc:	60 ff       	sbrs	r22, 0
 4ce:	1b c0       	rjmp	.+54     	; 0x506 <__floatsisf+0x6c>
 4d0:	6f 5f       	subi	r22, 0xFF	; 255
 4d2:	7f 4f       	sbci	r23, 0xFF	; 255
 4d4:	8f 4f       	sbci	r24, 0xFF	; 255
 4d6:	9f 4f       	sbci	r25, 0xFF	; 255
 4d8:	16 c0       	rjmp	.+44     	; 0x506 <__floatsisf+0x6c>
 4da:	88 23       	and	r24, r24
 4dc:	11 f0       	breq	.+4      	; 0x4e2 <__floatsisf+0x48>
 4de:	96 e9       	ldi	r25, 0x96	; 150
 4e0:	11 c0       	rjmp	.+34     	; 0x504 <__floatsisf+0x6a>
 4e2:	77 23       	and	r23, r23
 4e4:	21 f0       	breq	.+8      	; 0x4ee <__floatsisf+0x54>
 4e6:	9e e8       	ldi	r25, 0x8E	; 142
 4e8:	87 2f       	mov	r24, r23
 4ea:	76 2f       	mov	r23, r22
 4ec:	05 c0       	rjmp	.+10     	; 0x4f8 <__floatsisf+0x5e>
 4ee:	66 23       	and	r22, r22
 4f0:	71 f0       	breq	.+28     	; 0x50e <__floatsisf+0x74>
 4f2:	96 e8       	ldi	r25, 0x86	; 134
 4f4:	86 2f       	mov	r24, r22
 4f6:	70 e0       	ldi	r23, 0x00	; 0
 4f8:	60 e0       	ldi	r22, 0x00	; 0
 4fa:	2a f0       	brmi	.+10     	; 0x506 <__floatsisf+0x6c>
 4fc:	9a 95       	dec	r25
 4fe:	66 0f       	add	r22, r22
 500:	77 1f       	adc	r23, r23
 502:	88 1f       	adc	r24, r24
 504:	da f7       	brpl	.-10     	; 0x4fc <__floatsisf+0x62>
 506:	88 0f       	add	r24, r24
 508:	96 95       	lsr	r25
 50a:	87 95       	ror	r24
 50c:	97 f9       	bld	r25, 7
 50e:	08 95       	ret

00000510 <__fp_inf>:
 510:	97 f9       	bld	r25, 7
 512:	9f 67       	ori	r25, 0x7F	; 127
 514:	80 e8       	ldi	r24, 0x80	; 128
 516:	70 e0       	ldi	r23, 0x00	; 0
 518:	60 e0       	ldi	r22, 0x00	; 0
 51a:	08 95       	ret

0000051c <__fp_nan>:
 51c:	9f ef       	ldi	r25, 0xFF	; 255
 51e:	80 ec       	ldi	r24, 0xC0	; 192
 520:	08 95       	ret

00000522 <__fp_pscA>:
 522:	00 24       	eor	r0, r0
 524:	0a 94       	dec	r0
 526:	16 16       	cp	r1, r22
 528:	17 06       	cpc	r1, r23
 52a:	18 06       	cpc	r1, r24
 52c:	09 06       	cpc	r0, r25
 52e:	08 95       	ret

00000530 <__fp_pscB>:
 530:	00 24       	eor	r0, r0
 532:	0a 94       	dec	r0
 534:	12 16       	cp	r1, r18
 536:	13 06       	cpc	r1, r19
 538:	14 06       	cpc	r1, r20
 53a:	05 06       	cpc	r0, r21
 53c:	08 95       	ret

0000053e <__fp_round>:
 53e:	09 2e       	mov	r0, r25
 540:	03 94       	inc	r0
 542:	00 0c       	add	r0, r0
 544:	11 f4       	brne	.+4      	; 0x54a <__fp_round+0xc>
 546:	88 23       	and	r24, r24
 548:	52 f0       	brmi	.+20     	; 0x55e <__fp_round+0x20>
 54a:	bb 0f       	add	r27, r27
 54c:	40 f4       	brcc	.+16     	; 0x55e <__fp_round+0x20>
 54e:	bf 2b       	or	r27, r31
 550:	11 f4       	brne	.+4      	; 0x556 <__fp_round+0x18>
 552:	60 ff       	sbrs	r22, 0
 554:	04 c0       	rjmp	.+8      	; 0x55e <__fp_round+0x20>
 556:	6f 5f       	subi	r22, 0xFF	; 255
 558:	7f 4f       	sbci	r23, 0xFF	; 255
 55a:	8f 4f       	sbci	r24, 0xFF	; 255
 55c:	9f 4f       	sbci	r25, 0xFF	; 255
 55e:	08 95       	ret

00000560 <__fp_split3>:
 560:	57 fd       	sbrc	r21, 7
 562:	90 58       	subi	r25, 0x80	; 128
 564:	44 0f       	add	r20, r20
 566:	55 1f       	adc	r21, r21
 568:	59 f0       	breq	.+22     	; 0x580 <__fp_splitA+0x10>
 56a:	5f 3f       	cpi	r21, 0xFF	; 255
 56c:	71 f0       	breq	.+28     	; 0x58a <__fp_splitA+0x1a>
 56e:	47 95       	ror	r20

00000570 <__fp_splitA>:
 570:	88 0f       	add	r24, r24
 572:	97 fb       	bst	r25, 7
 574:	99 1f       	adc	r25, r25
 576:	61 f0       	breq	.+24     	; 0x590 <__fp_splitA+0x20>
 578:	9f 3f       	cpi	r25, 0xFF	; 255
 57a:	79 f0       	breq	.+30     	; 0x59a <__fp_splitA+0x2a>
 57c:	87 95       	ror	r24
 57e:	08 95       	ret
 580:	12 16       	cp	r1, r18
 582:	13 06       	cpc	r1, r19
 584:	14 06       	cpc	r1, r20
 586:	55 1f       	adc	r21, r21
 588:	f2 cf       	rjmp	.-28     	; 0x56e <__fp_split3+0xe>
 58a:	46 95       	lsr	r20
 58c:	f1 df       	rcall	.-30     	; 0x570 <__fp_splitA>
 58e:	08 c0       	rjmp	.+16     	; 0x5a0 <__fp_splitA+0x30>
 590:	16 16       	cp	r1, r22
 592:	17 06       	cpc	r1, r23
 594:	18 06       	cpc	r1, r24
 596:	99 1f       	adc	r25, r25
 598:	f1 cf       	rjmp	.-30     	; 0x57c <__fp_splitA+0xc>
 59a:	86 95       	lsr	r24
 59c:	71 05       	cpc	r23, r1
 59e:	61 05       	cpc	r22, r1
 5a0:	08 94       	sec
 5a2:	08 95       	ret

000005a4 <__fp_zero>:
 5a4:	e8 94       	clt

000005a6 <__fp_szero>:
 5a6:	bb 27       	eor	r27, r27
 5a8:	66 27       	eor	r22, r22
 5aa:	77 27       	eor	r23, r23
 5ac:	cb 01       	movw	r24, r22
 5ae:	97 f9       	bld	r25, 7
 5b0:	08 95       	ret

000005b2 <__mulsf3>:
 5b2:	0e 94 ec 02 	call	0x5d8	; 0x5d8 <__mulsf3x>
 5b6:	0c 94 9f 02 	jmp	0x53e	; 0x53e <__fp_round>
 5ba:	0e 94 91 02 	call	0x522	; 0x522 <__fp_pscA>
 5be:	38 f0       	brcs	.+14     	; 0x5ce <__mulsf3+0x1c>
 5c0:	0e 94 98 02 	call	0x530	; 0x530 <__fp_pscB>
 5c4:	20 f0       	brcs	.+8      	; 0x5ce <__mulsf3+0x1c>
 5c6:	95 23       	and	r25, r21
 5c8:	11 f0       	breq	.+4      	; 0x5ce <__mulsf3+0x1c>
 5ca:	0c 94 88 02 	jmp	0x510	; 0x510 <__fp_inf>
 5ce:	0c 94 8e 02 	jmp	0x51c	; 0x51c <__fp_nan>
 5d2:	11 24       	eor	r1, r1
 5d4:	0c 94 d3 02 	jmp	0x5a6	; 0x5a6 <__fp_szero>

000005d8 <__mulsf3x>:
 5d8:	0e 94 b0 02 	call	0x560	; 0x560 <__fp_split3>
 5dc:	70 f3       	brcs	.-36     	; 0x5ba <__mulsf3+0x8>

000005de <__mulsf3_pse>:
 5de:	95 9f       	mul	r25, r21
 5e0:	c1 f3       	breq	.-16     	; 0x5d2 <__mulsf3+0x20>
 5e2:	95 0f       	add	r25, r21
 5e4:	50 e0       	ldi	r21, 0x00	; 0
 5e6:	55 1f       	adc	r21, r21
 5e8:	62 9f       	mul	r22, r18
 5ea:	f0 01       	movw	r30, r0
 5ec:	72 9f       	mul	r23, r18
 5ee:	bb 27       	eor	r27, r27
 5f0:	f0 0d       	add	r31, r0
 5f2:	b1 1d       	adc	r27, r1
 5f4:	63 9f       	mul	r22, r19
 5f6:	aa 27       	eor	r26, r26
 5f8:	f0 0d       	add	r31, r0
 5fa:	b1 1d       	adc	r27, r1
 5fc:	aa 1f       	adc	r26, r26
 5fe:	64 9f       	mul	r22, r20
 600:	66 27       	eor	r22, r22
 602:	b0 0d       	add	r27, r0
 604:	a1 1d       	adc	r26, r1
 606:	66 1f       	adc	r22, r22
 608:	82 9f       	mul	r24, r18
 60a:	22 27       	eor	r18, r18
 60c:	b0 0d       	add	r27, r0
 60e:	a1 1d       	adc	r26, r1
 610:	62 1f       	adc	r22, r18
 612:	73 9f       	mul	r23, r19
 614:	b0 0d       	add	r27, r0
 616:	a1 1d       	adc	r26, r1
 618:	62 1f       	adc	r22, r18
 61a:	83 9f       	mul	r24, r19
 61c:	a0 0d       	add	r26, r0
 61e:	61 1d       	adc	r22, r1
 620:	22 1f       	adc	r18, r18
 622:	74 9f       	mul	r23, r20
 624:	33 27       	eor	r19, r19
 626:	a0 0d       	add	r26, r0
 628:	61 1d       	adc	r22, r1
 62a:	23 1f       	adc	r18, r19
 62c:	84 9f       	mul	r24, r20
 62e:	60 0d       	add	r22, r0
 630:	21 1d       	adc	r18, r1
 632:	82 2f       	mov	r24, r18
 634:	76 2f       	mov	r23, r22
 636:	6a 2f       	mov	r22, r26
 638:	11 24       	eor	r1, r1
 63a:	9f 57       	subi	r25, 0x7F	; 127
 63c:	50 40       	sbci	r21, 0x00	; 0
 63e:	9a f0       	brmi	.+38     	; 0x666 <__mulsf3_pse+0x88>
 640:	f1 f0       	breq	.+60     	; 0x67e <__mulsf3_pse+0xa0>
 642:	88 23       	and	r24, r24
 644:	4a f0       	brmi	.+18     	; 0x658 <__mulsf3_pse+0x7a>
 646:	ee 0f       	add	r30, r30
 648:	ff 1f       	adc	r31, r31
 64a:	bb 1f       	adc	r27, r27
 64c:	66 1f       	adc	r22, r22
 64e:	77 1f       	adc	r23, r23
 650:	88 1f       	adc	r24, r24
 652:	91 50       	subi	r25, 0x01	; 1
 654:	50 40       	sbci	r21, 0x00	; 0
 656:	a9 f7       	brne	.-22     	; 0x642 <__mulsf3_pse+0x64>
 658:	9e 3f       	cpi	r25, 0xFE	; 254
 65a:	51 05       	cpc	r21, r1
 65c:	80 f0       	brcs	.+32     	; 0x67e <__mulsf3_pse+0xa0>
 65e:	0c 94 88 02 	jmp	0x510	; 0x510 <__fp_inf>
 662:	0c 94 d3 02 	jmp	0x5a6	; 0x5a6 <__fp_szero>
 666:	5f 3f       	cpi	r21, 0xFF	; 255
 668:	e4 f3       	brlt	.-8      	; 0x662 <__mulsf3_pse+0x84>
 66a:	98 3e       	cpi	r25, 0xE8	; 232
 66c:	d4 f3       	brlt	.-12     	; 0x662 <__mulsf3_pse+0x84>
 66e:	86 95       	lsr	r24
 670:	77 95       	ror	r23
 672:	67 95       	ror	r22
 674:	b7 95       	ror	r27
 676:	f7 95       	ror	r31
 678:	e7 95       	ror	r30
 67a:	9f 5f       	subi	r25, 0xFF	; 255
 67c:	c1 f7       	brne	.-16     	; 0x66e <__mulsf3_pse+0x90>
 67e:	fe 2b       	or	r31, r30
 680:	88 0f       	add	r24, r24
 682:	91 1d       	adc	r25, r1
 684:	96 95       	lsr	r25
 686:	87 95       	ror	r24
 688:	97 f9       	bld	r25, 7
 68a:	08 95       	ret

0000068c <_exit>:
 68c:	f8 94       	cli

0000068e <__stop_program>:
 68e:	ff cf       	rjmp	.-2      	; 0x68e <__stop_program>
