## 從驗證電路的角度來學習Verilog語法
* 在一段程式碼中尋找語法的錯誤及減少Latch的產生
* 解讀產生的模擬波型來驗證電路的正確性
* 自行編寫Testbench來產生模擬結果
