**Proiect VHDL - Multiplexer 4:1 utilizand case**

Acest proiect implementeaza un multiplexer 4:1 in VHDL, utilizand un case pentru a selecta una dintre cele patru intrari pe baza a doua semnale de selectie

![image](https://github.com/user-attachments/assets/eee3c5b9-dcd8-4d6a-b6b3-bd56459ca352)
