//Monica
//November 02, 2007

csl_unit dut{
 csl_port stim_i(input);
 csl_port exp_o(output);
 csl_port clk(input);
 dut(){
clk.set_attr(clock); }
};

csl_unit a {
  csl_port p1(input);
  csl_port p3(output);
  csl_port p5(input);
  dut dut1(.stim_i(p1),.exp_o(p3),.clk(p5));
  a (){}
};

csl_signal st(wire);
csl_vector stim{
stim(){
set_unit_name(dut);
set_direction(input);
set_vc_stall(st);
}
};
csl_vector exp{
  exp(){
set_unit_name(dut);
set_direction(output);
set_vc_stall(st);
  }
};
csl_testbench tb{
csl_signal clk(reg);
dut dut2(.clk(clk));
tb(){
clk.set_attr(clock);
add_logic(clock,clk,10,ps);

}
};

