{"patent_id": "10-2022-0180852", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2024-0098784", "출원번호": "10-2022-0180852", "발명의 명칭": "데이터 처리 장치 및 그 동작 방법", "출원인": "현대모비스 주식회사", "발명자": "정창욱"}}
{"patent_id": "10-2022-0180852", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "제1 처리 데이터를 인코딩하여 제1 인코딩 데이터를 생성하고, 상기 제1 인코딩 데이터를 제1 클락 신호에 매칭하는 제1 서브 모듈; 제2 처리 데이터를 인코딩하여 제2 인코딩 데이터를 생성하고, 상기 제2 인코딩 데이터를 제2 클락 신호에 매칭하는 제2 서브 모듈; 및상기 제1 인코딩 데이터 및 상기 제2 인코딩 데이터를 디코딩하는 메인 모듈을 포함하고,상기 메인 모듈은 상기 제1 클락 신호 및 상기 제2 클락 신호에 기초하여 상기 제1 인코딩 데이터의 송수신 타이밍을 조절하기 위한 제1 쉬프팅 신호를 생성하는 데이터 처리 장치."}
{"patent_id": "10-2022-0180852", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1 항에 있어서,상기 제1 서브 모듈은 상기 제1 쉬프팅 신호 및 상기 제1 클락 신호에 기초하여 상기 제1 인코딩 데이터의 송수신 타이밍을 조절하는 데이터 처리 장치."}
{"patent_id": "10-2022-0180852", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제1 항에 있어서,상기 제1 서브 모듈은 제1 센서로부터 제1 센싱 데이터를 수신하고, 상기 제1 센싱 데이터로부터 상기 제1 처리데이터를 생성하는 데이터 처리 장치."}
{"patent_id": "10-2022-0180852", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제1 항에 있어서,상기 제1 서브 모듈은 NPU(Neural Processing Unit)인 데이터 처리 장치."}
{"patent_id": "10-2022-0180852", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제1 항에 있어서,상기 제1 서브 모듈은 인공지능 알고리즘에 기초하여 상기 제1 센싱 데이터를 처리하는 데이터 처리 장치."}
{"patent_id": "10-2022-0180852", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제1 항에 있어서,상기 메인 모듈은 상기 제1 클락 신호와 상기 제2 클락 신호의 위상 차이를 연산하고, 상기 위상 차이가 임계값이내인지 판단하는 데이터 처리 장치."}
{"patent_id": "10-2022-0180852", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제6 항에 있어서,상기 임계값은 상기 제1 인코딩 데이터 및 상기 제2 인코딩 데이터가 수신될 때, 전자기 방해가 발생하는 최대위상 차이 값인 데이터 처리 장치."}
{"patent_id": "10-2022-0180852", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제6 항에 있어서, 상기 메인 모듈은 상기 위상 차이가 상기 임계값 이내인 경우, 상기 제1 쉬프팅 신호를 생성하는 데이터 처리공개특허 10-2024-0098784-3-장치."}
{"patent_id": "10-2022-0180852", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제1 처리 데이터를 인코딩하여 제1 인코딩 데이터를 생성하는 단계;제1 인코딩 데이터를 제1 클락 신호에 매칭하는 단계;제2 처리 데이터를 인코딩하여 제2 인코딩 데이터를 생성하는 단계;제2 인코딩 데이터를 제2 클락 신호에 매칭하는 단계;상기 제1 인코딩 데이터를 디코딩하는 단계;상기 제2 인코딩 데이터를 디코딩하는 단계;상기 제1 클락 신호 및 상기 제2 클락 신호에 기초하여 상기 제1 인코딩 데이터의 송수신 타이밍을 조절하기 위한 제1 쉬프팅 신호를 생성하는 단계; 및 상기 제1 쉬프팅 신호에 기초하여 상기 제1 인코딩 데이터의 송수신 타이밍을 조절하는 단계를 포함하는 데이터처리 장치의 동작 방법."}
{"patent_id": "10-2022-0180852", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제9 항에 있어서,상기 제1 쉬프팅 신호를 생성하는 단계는,상기 제1 클락 신호와 상기 제2 클락 신호의 위상 차이를 연산하는 단계;상기 위상 차이가 임계값 이내인지 판단하는 단계; 및상기 위상 차이가 상기 임계값 이내인 경우, 상기 제1 쉬프팅 신호를 생성하는 단계를 포함하는 데이터 처리 장치의 동작 방법."}
{"patent_id": "10-2022-0180852", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제10 항에 있어서,상기 임계값은 상기 제1 인코딩 데이터 및 상기 제2 인코딩 데이터가 수신될 때, 전자기 방해가 발생하는 최대위상 차이 값인 데이터 처리 장치의 동작 방법."}
{"patent_id": "10-2022-0180852", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제9 항에 있어서,제1 센싱 데이터에 기초하여 제1 처리 데이터를 생성하는 단계를 더 포함하는 데이터 처리 장치의 동작 방법."}
{"patent_id": "10-2022-0180852", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 발명의 일 실시예에 따른 데이터 처리 장치는, 제1 처리 데이터를 인코딩하여 제1 인코딩 데이터를 생성하고, 상기 제1 인코딩 데이터를 제1 클락 신호에 매칭하는 제1 서브 모듈, 제2 처리 데이터를 인코딩하여 제2 인코딩 데이터를 생성하고, 상기 제2 인코딩 데이터를 제2 클락 신호에 매칭하는 제2 서브 모듈 및 상기 제1 인코딩 데 이터 및 상기 제2 인코딩 데이터를 디코딩하는 메인 모듈을 포함하고, 상기 메인 모듈은 상기 제1 클락 신호 및 상기 제2 클락 신호에 기초하여 상기 제1 인코딩 데이터의 송수신 타이밍을 조절하기 위한 제1 쉬프팅 신호를 생 성할 수 있다."}
{"patent_id": "10-2022-0180852", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은 데이터 처리 장치 및 그 동작 방법에 관한 발명이다."}
{"patent_id": "10-2022-0180852", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "PCIe(Peripheral Component Interconnect Express)는 호스트 장치에 서브 장치들을 연결하는 버스 프로토콜로, 호스트 장치는 예시적으로 시스템의 주요 구성 요소를 처리하는 CPU를 포함할 수 있으며, 서브 장치는 예시적으 로 외부 신호를 신경망을 통해 처리하는 NPU를 포함할 수 있다. 호스트 장치는 하나 이상의 PCIe 펑션(PCIe function)을 통해 호스트 I/O 명령어의 QoS(Quality of Service)를 달성할 수 있다. 호스트 장치는 복수의 서브 장치들과 확장 가능(scalable)하게 연결되어 시스템을 구성할 수 있다. 각각의 서브 장치들은 외부 센서를 통해 수신한 외부 신호를 처리하고, 처리된 신호를 호스트 장치에 전달할 수 있다. 서브 장치는 외부 신호에 대한 데이터를 인코딩하여 호스트 장치에 송신하고, 호스트 장치는 수신한 데이터를 디코딩 및 클락 복원하여 데이터를 처리할 수 있다. 호스트 장치가 복수의 서브 장치들로부터 동시에 데이터를 수신하는 경우, 수신되는 데이터들 간에 상호 간섭이 발생할 수 있다. 보다 구체적으로, 복수의 서브 장치들이 호스트 장치에 확장 가능하게 연결되는 경우, 호스트 장치가 수신하는 데이터의 신호들이 중첩될 수 있고, 중첩된 신호들에 의해 Harmonic EMI(electromagnetic interference)가 발 생할 수 있다. Harmonic EMI가 발생하는 경우, 수신되는 데이터 신호에 노이즈가 발생할 수 있다."}
{"patent_id": "10-2022-0180852", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 개시의 일 실시예의 기술적 과제는, 확장 가능하면서도 Harmonic EMI에 의한 영향을 저감한 데이터 처리 장 치를 제공하는 것에 있다. 본 개시의 일 실시예의 기술적 과제는, 메인 모듈과 복수의 서브 모듈들이 데이터를 송수신하는 타이밍을 조절 하는 방법을 제공하는 것에 있다. 본 문서에 개시된 실시예들의 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않 은 또다른 기술적 과제들은 아래의 기재들로부터 당업자에게 명확하게 이해될 수 있을 것이다."}
{"patent_id": "10-2022-0180852", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 발명의 일 실시예에 따른 데이터 처리 장치는, 제1 처리 데이터를 인코딩하여 제1 인코딩 데이터를 생성하고, 상기 제1 인코딩 데이터를 제1 클락 신호에 매칭하는 제1 서브 모듈, 제2 처리 데이터를 인코딩하여 제2 인코딩 데이터를 생성하고, 상기 제2 인코딩 데이터를 제2 클락 신호에 매칭하는 제2 서브 모듈 및 상기 제 1 인코딩 데이터 및 상기 제2 인코딩 데이터를 디코딩하는 메인 모듈을 포함하고, 상기 메인 모듈은 상기 제1 클락 신호 및 상기 제2 클락 신호에 기초하여 상기 제1 인코딩 데이터의 송수신 타이밍을 조절하기 위한 제1 쉬 프팅 신호를 생성할 수 있다. 일 실시예에 따르면, 상기 제1 서브 모듈은 상기 제1 쉬프팅 신호 및 상기 제1 클락 신호에 기초하여 상기 제1 인코딩 데이터의 송수신 타이밍을 조절할 수 있다. 일 실시예에 따르면, 상기 제1 서브 모듈은 제1 센서로부터 제1 센싱 데이터를 수신하고, 상기 제1 센싱 데이터 로부터 상기 제1 처리 데이터를 생성할 수 있다. 일 실시예에 따르면, 상기 제1 서브 모듈은 NPU(Neural Processing Unit)일 수 있다. 일 실시예에 따르면, 상기 제1 서브 모듈은 인공지능 알고리즘에 기초하여 상기 제1 센싱 데이터를 처리할 수 있다. 일 실시예에 따르면, 상기 메인 모듈은 상기 제1 클락 신호와 상기 제2 클락 신호의 위상 차이를 연산하고, 상 기 위상 차이가 임계값 이내인지 판단할 수 있다. 일 실시예에 따르면, 상기 임계값은 상기 제1 인코딩 데이터 및 상기 제2 인코딩 데이터가 수신될 때, 전자기 방해가 발생하는 최대 위상 차이 값일 수 있다. 일 실시예에 따르면, 상기 메인 모듈은 상기 위상 차이가 상기 임계값 이내인 경우, 상기 제1 쉬프팅 신호를 생 성할 수 있다. 본 발명의 다른 실시예에 따른 데이터 처리 장치의 동작 방법은, 제1 처리 데이터를 인코딩하여 제1 인코딩 데 이터를 생성하는 단계, 제1 인코딩 데이터를 제1 클락 신호에 매칭하는 단계, 제2 처리 데이터를 인코딩하여 제 2 인코딩 데이터를 생성하는 단계, 제2 인코딩 데이터를 제2 클락 신호에 매칭하는 단계, 상기 제1 인코딩 데이 터를 디코딩하는 단계, 상기 제2 인코딩 데이터를 디코딩하는 단계, 상기 제1 클락 신호 및 상기 제2 클락 신호 에 기초하여 상기 제1 인코딩 데이터의 송수신 타이밍을 조절하기 위한 제1 쉬프팅 신호를 생성하는 단계 및 상 기 제1 쉬프팅 신호에 기초하여 상기 제1 인코딩 데이터의 송수신 타이밍을 조절하는 단계를 포함할 수 있다.다른 실시예에 따르면, 상기 제1 쉬프팅 신호를 생성하는 단계는, 상기 제1 클락 신호와 상기 제2 클락 신호의 위상 차이를 연산하는 단계, 상기 위상 차이가 임계값 이내인지 판단하는 단계 및 상기 위상 차이가 상기 임계 값 이내인 경우, 상기 제1 쉬프팅 신호를 생성하는 단계를 포함할 수 있다. 다른 실시예에 따르면, 상기 임계값은 상기 제1 인코딩 데이터 및 상기 제2 인코딩 데이터가 수신될 때, 전자기 방해가 발생하는 최대 위상 차이 값일 수 있다. 다른 실시예에 따르면, 데이터 처리 장치의 동작 방법은, 제1 센싱 데이터에 기초하여 제1 처리 데이터를 생성 하는 단계를 더 포함할 수 있다."}
{"patent_id": "10-2022-0180852", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 문서에 개시되는 다양한 실시예들은 메인 모듈과 확장 가능하게 접속되는 복수의 서브 모듈들을 포함하는 데 이터 처리 장치를 제공할 수 있다. 본 문서에 개시되는 다양한 실시예들은 데이터의 송수신 타이밍을 조절함으로써 EMI에 의한 노이즈가 저감된 데 이터 처리 장치를 제공할 수 있다. 본 문서의 개시에 따른 데이터 처리 장치 및 그 동작 방법의 효과들은 이상에서 언급한 효과들로 제한되지 않으 며, 언급되지 않은 또다른 효과들은 본 문서의 개시에 따라 당업자에게 명확하게 이해될 수 있을 것이다."}
{"patent_id": "10-2022-0180852", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하, 첨부된 도면을 참조하여 다양한 실시예가 설명될 것이다. 그러나, 본 개시는 특정한 실시예에 한정되지 않고, 실시예의 다양한 변경(modification), 균등물(equivalent), 및/또는 대체물(alternative)을 포함하는 것으로 이해되어야 한다. 본 개시의 실시예는 본 개시를 통해 직간접적으로 인식될 수 있는 다양한 효과를 제공할 수 있다. 이하의 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려 주기 위해 제공되는 것이다. 또한 설명의 편의를 위하여 도면에서는 적어도 일부의 구성 요소들이 그 크기가 과 장 또는 축소될 수 있다. 도면에서 동일한 부호는 동일한 요소를 지칭한다. 다르게 정의되지 않는 한, 여기에 사용된 모든 용어들은 해당기술 분야에서 통상의 지식을 가진 자에 의해서 통 상적으로 이해되는 것과 같은 의미로 사용된다. 도면에서, 층 및 영역의 크기는 설명을 위해 과장되었고, 따라 서 본 발명의 일반적인 구조들을 설명하기 위해 제공된다. 도 1은 본 개시의 일 실시예에 따른 데이터 처리 장치를 예시적으로 도시한 것이다. 도 1을 참조하면, 데이터 처리 장치는 메인 모듈 및 메인 모듈과 접속된 복수개의 서브 모듈들 (200-1, 200-2 내지 200-n)을 포함할 수 있다. 메인 모듈과 서브 모듈들(200-1 내지 200-n)은 PCIe(Peripheral Component Interconnect Express) 버스 프로토콜로 접속될 수 있다. 메인 모듈과 서브 모듈들(200-1 내지 200-n)이 PCIe를 통해 접속됨에 따라 모 듈 상호간에 직렬 인터페이스를 통한 쌍방향 통신이 가능할 수 있다. 데이터 처리 장치는 복수의 센서들(300-1, 300-2 내지 300-n)과 접속될 수 있으며, 복수의 센서들(300-1, 300-2 내지 300-n)이 수집한 센싱 데이터를 수신할 수 있다. 복수의 센서들(300-1, 300-2 내지 300-n)은 예시적으로, 외부 이미지 신호를 수집하는 이미지 센서, 외부 물체 에 대한 거리 신호를 수집하는 ToF(time of flight) 센서 또는 음향 신호를 수집하는 음향 센서 등을 포함할 수 있다. 복수의 센서들(300-1, 300-2 내지 300-n)은 수집한 센싱 데이터를 대응하는 서브 모듈에 각각 송신할 수 있다. 예를 들어, 제1 센서(300-1)는 제1 서브 모듈(200-1)에 제1 센싱 데이터를 송신할 수 있다. 각각의 서브 모듈들(200-1 내지 200-n)은 센싱 데이터를 인공지능 알고리즘에 기초하여 처리할 수 있다. 서브 모듈들(200-1 내지 200-n)은 인공지능 알고리즘을 용이하게 처리할 수 있도록 NPU(neural processing unit)을 포함할 수 있다. 인공지능 알고리즘은 CNN(convolution neural network), RNN(recurrent neural network) 등의 딥 러닝 알고리즘을 포함할 수 있다. 실시예에 따르면, NPU는 대량의 병렬 연산을 효율적으로 수행할 수 있다. 서브 모듈(예를 들어, 200-1)은 예시적으로, 센싱 데이터를 인공지능 알고리즘에 기초해 처리하고, 처리한 데이 터를 메인 모듈로 송신할 수 있도록 인코딩 데이터로 인코딩하는 서브 처리부(예를 들어, 210-1), 메인 모 듈이 인코딩 데이터의 송신 시간을 확인할 수 있도록 클락 신호를 생성하는 클락 생성부(예를 들어, 220- 1) 및 인코딩 데이터를 메인 모듈에 송신하고, 메인 모듈로부터 신호를 수신하는 서브 송수신부(230-1)를 포함할 수 있다. 이하, 설명의 편의를 위해 제1 서브 모듈(200-1)을 중심으로 설명한다. 제1 서브 모듈(200-1)은 제1 센서(300-1)로부터 수신한 제1 센싱 데이터를 인공지능 알고리즘으로 처리하여 제1 처리 데이터를 생성할 수 있다. 보다 구체적으로, 제1 처리 데이터는 제1 서브 처리부(200-1)에서 생성될 수 있 으며, 제1 서브 처리부(200-1)는 인공지능 알고리즘을 실행하는 NPU를 포함할 수 있다. 제1 서브 처리부(200-1)는 제1 처리 데이터를 제1 인코딩 데이터로 인코딩하고, 제1 클락 생성부(220-1)가 생성 한 제1 클락 신호와 제1 인코딩 데이터를 매칭할 수 있다. 제1 클락 생성부(220-1)는 미리 설정된 주기를 갖는 방형파 신호인 제1 클락 신호를 생성할 수 있다. 클락 신호 는 미리 설정된 전압 또는 그라운드 전압을 상기 미리 설정된 주기에 따라 나타내는 신호일 수 있다. 메인 모듈 은 제1 인코딩 데이터에 매칭된 제1 클락 신호에 기초하여 제1 인코딩 데이터의 송수신 타이밍을 확인할 수 있다. 제1 서브 모듈(200-1)은 제1 서브 송수신부(230-1)를 통해 메인 모듈에 제1 인코딩 데이터 및 제1 클락 신 호를 송신하고, 제1 서브 송수신부(230-1)를 통해 메인 모듈로부터 제1 인코딩 데이터의 송수신 타이밍을 조절하는 제1 쉬프팅 신호를 수신할 수 있다. 제1 서브 송수신부(230-1)는 메인 모듈이 포함하는 제1 송수신부(120-1)와 접속할 수 있으며, 예시적으로 제1 송수신부(120-1)는 연결 포트를 포함할 수 있다. 제1 서브 송수신부(230-1)와 제1 송수신부(120-1)는 PCIe(Peripheral Component Interconnect Express) 송수신 링크를 통해 접속될 수 있다. 제1 서브 처리부(210-1)는 제1 서브 송수신부(230-1)를 통해 수신된 제1 쉬프팅 신호에 기초하여 제1 인코딩 데 이터의 송신 타이밍을 변경할 수 있다. 실시예에 따르면, 제1 쉬프팅 신호는 전자기 방해 노이즈 저감을 위해 변화시켜야 하는 제1 클락 신호의 위상차 변화량에 대한 정보를 포함할 수 있다. 제1 서브 처리부(210-1)는 수 신한 위상 정보에 기초하여 제1 클락 신호의 위상을 쉬프팅 하고, 쉬프팅된 제1 클락 신호와 제1 인코딩 데이터 를 매칭할 수 있다. 제1 서브 처리부(210-1)는 제1 인코딩 데이터의 전송 타이밍을 변경하고, 변경된 타이밍에 따라 제1 인코딩 데 이터를 메인 모듈에 송신할 수 있다. 메인 모듈이 포함하는 메인 처리부는 복수의 송수신부들(120-1 내지 120-n)이 수신한 인코딩 데이터 를 디코딩하고, 인코딩 데이터가 포함하는 처리 데이터를 연산 및 처리할 수 있다. 실시예에 따르면, 메인 모듈은 인코딩 데이터가 수신될 때, 전자기 방해(EMI) 노이즈가 발생하는지 판단하 는 센서를 더 포함할 수 있다. 메인 모듈은 센서의 센싱 결과에 기초하여 전자기 방해 노이즈가 발생하는 임계값을 연산할 수 있다. 실시예에 따르면, 임계값은 메인 모듈이 복수의 인코딩 데이터를 임의의 타이밍 간격으로 수신할 때, 전자 기 방해 노이즈가 발생할 수 있는 가장 큰 타이밍 간격에 대응할 수 있다. 메인 모듈은 임의의 타이밍 간격으로 수신된 인코딩 데이터에 각각 대응하는 클락 신호들의 위상 차이 및 상기 센서의 센싱 결과를 기초로 임계값을 결정할 수 있다. 메인 처리부는 복수의 서브 처리부들로부터 복수의 클락 신호들을 수신할 수 있다. 메인 처리부는 복 수의 클락 신호들을 비교하고, 각각의 서브 모듈들(200-1 내지 200-n)에 인코딩 데이터의 송수신 타이밍을 조절 하기 위한 쉬프팅 신호를 송신할 수 있다. 예시적으로, 메인 처리부는 임의의 두 클락 신호들을 XOR gate를 통해 연산하여 위상 차이를 계산할 수 있 다. 메인 처리부는 계산된 위상 차이가 미리 결정된 임계값 이내인 경우, 상기 두개의 클락 신호들에 대응 하는 인코딩 데이터의 수신에 의해 전자기 방해 노이즈가 발생한 것으로 판단할 수 있다. 메인 처리부 전자기 방해 노이즈의 발생을 방지할 수 있도록 각각의 송수신부들(120-1 내지 120-n)을 통해 쉬프팅 신호를 각각의 서브 모듈들(200-1 내지 200-n)에 송신할 수 있다. 쉬프팅 신호는 노이즈가 발생하지 않도록 인코딩 데이터의 송수신 타이밍을 조절하기 위한 신호일 수 있으며, 쉬프팅 신호는 각각의 클락 신호의 위상 지연에 대응하는 정보를 포함할 수 있다. 제1 송수신부 내지 제n 송수신부(120-1 내지 120-n)는 PCIe 링크를 통해 서브 모듈들(200-1 내지 200-n)과 각각 접속되는 접속 포트일 수 있으며, 서브 모듈들(200-1 내지 200-n)로부터 인코딩 데이터 및 클락 신호를 수신하 고, 서브 모듈들(200-1 내지 200-n)에 쉬프팅 신호를 송신할 수 있다. 도 2는 전자기 방해 노이즈 발생 및 노이즈 발생 방지 방법을 설명하기 위한 것이다. 도 2를 통해 메인 모듈이 제1 내지 제3 인코딩 데이터들(ID1 내지 ID3)을 동시에 수신하는 경우 발생하는 노이즈(N1) 및 제1 내지 제3 인코딩 데이터들(ID1 내지 ID3)의 수신 타이밍이 분리되는 경우, 발생하는 노이즈 (N2)의 형상이 도시된다. 설명의 편의를 위해, 도 2의 제1 내지 제3 인코딩 데이터들(ID1 내지 ID3)은 대응하는 클락 신호의 형상으로 표 현된다. 메인 모듈이 제1 내지 제3 인코딩 데이터들(ID1 내지 ID3)을 수신하는 타이밍은 각 클락 신호의 첫번째 상승 엣지가 발생하는 타이밍일 수 있다. 또한, 제1 내지 제3 인코딩 데이터들(ID1 내지 ID3)이 수신되는 경우를 예시적으로 설명하였으나, 메인 모듈 이 미리 설정된 임계값 이내의 위상차를 갖는 클락 신호에 대응하는 둘 이상의 인코딩 데이터를 수신하는 경우, 전자기 방해 노이즈가 발생할 수 있다. 제1 내지 제3 인코딩 데이터(ID1 내지 ID3)에 각각 대응하는 클락 신호들의 위상차가 없거나, 미리 설정된 임계 값 이내의 위상차를 갖는 클락 신호들에 각각 대응하는 경우, 인코딩 데이터 수신에 의해 발생하는 노이즈(N1) 는 잡음 한계치(noise limit) 이상일 수 있다. 전자기 방해 노이즈가 잡음 한계치 이상인 경우, 메인 모듈(10 0)의 데이터 처리 및 연산에 영향을 줄 수 있다. 반면, 제1 내지 제3 인코딩 데이터(ID1 내지 ID3)에 각각 대응하는 클락 신호들의 위상차가 임계값을 초과하는 경우, 인코딩 데이터 수신에 의해 발생하는 노이즈(N2)가 분산될 수 있다. 노이즈(N2)가 분산됨으로써 메인 모 듈에 영향을 끼치는 노이즈는 잡음 한계치 미만일 수 있다. 도 3은 본 개시의 일 실시예에 따른 메인 처리부의 전자기 방해 노이즈 발생 판단 방법을 설명하기 위한 것이다. 설명의 편의를 위해 메인 모듈이 제1 인코딩 데이터 및 제2 인코딩 데이터를 수신하고, 상기 인코딩 데이 터들에 각각 대응하는 제1 클락 신호(CLK 1) 및 제2 클락 신호(CLK 2)를 수신한 것으로 가정한다. 메인 모듈은 XOR gate를 이용하여 제1 클락 신호(CLK 1) 및 제2 클락 신호(CLK 2)의 위상 차이(S1)를 연 산할 수 있다. XOR gate는 입력 신호가 서로 다른 경우 출력이 발생하고, 입력 신호가 서로 같으면 출력이 0이 되는 연산자일 수 있다. 메인 모듈은 연산한 위상 차이(S1)와 임계값을 비교하여 제1 클락 신호(CLK 1) 및 제2 클락 신호(CLK 2)에 각각 대응하는 제1 인코딩 데이터 및 제2 인코딩 데이터가 수신될 때 전자기 방해 노이즈가 발생하는지 판단할 수 있다. 예시적으로, 메인 모듈은 위상 차이(S1)가 임계값 이내이면 제1 인코딩 데이터 및 제2 인코딩 데이터가 수 신될 때 전자기 방해 노이즈가 발생하는 것으로 판단할 수 있다. 도 4는 본 개시의 일 실시예에 따른 데이터 처리 장치의 동작 방법을 설명하기 위한 것이다. 제1 서브 모듈(200-1)은 제1 센서(300-1)로부터 수신한 제1 센싱 데이터에 기초하여 제1 처리 데이터를 생성할 수 있다(S100). 또한, 제2 서브 모듈(200-2)은 제2 센서(300-2)로부터 수신한 제2 센싱 데이터에 기초하여 제2 처리 데이터를 생성할 수 있다(S200). 제1 서브 모듈(200-1)은 제1 처리 데이터를 인코딩하여 제1 인코딩 데이터를 생성할 수 있다(S300). 제2 서브 모듈(200-2)은 제2 처리 데이터를 인코딩하여 제2 인코딩 데이터를 생성할 수 있다(S400). 제1 서브 모듈(200-1)은 제1 인코딩 데이터를 제1 클락 신호와 매칭할 수 있다(S500). 제2 서브 모듈(200-2)은 제2 인코딩 데이터를 제2 클락 신호와 매칭할 수 있다(S600). 인코딩 동작은 서브 모듈들(200-1 또는 200-2)이 각각 포함하는 서브 처리부에 의해 수행될 수 있다. 또한, 클 락 신호들은 서브 모듈들(200-1 또는 200-2)이 각각 포함하는 클락 생성부에 의해 생성될 수 있다. 메인 모듈은 제1 인코딩 데이터를 수신하고, 수신한 제1 인코딩 데이터를 디코딩하여 제1 처리 데이터를 복원할 수 있다(S700). 메인 모듈은 제2 인코딩 데이터를 수신하고, 수신한 제2 인코딩 데이터를 디코딩하여 제2 처리 데이터를 복원할 수 있다(S800). 메인 모듈은 서브 모듈들(예를 들어, 200-1, 200-2)에 각각 대응하는 복수의 송수신부들(예를 들어, 120- 1, 120-2)을 포함할 수 있다. 실시예에 따르면 상기 복수의 송수신부들은 연결 포트일 수 있다. 송수신부들 (120-1,120-2)은 서브 모듈들(200-1, 200-2)과 PCIe 프로토콜을 통해 연결될 수 있다. 또한, 메인 모듈은 복수의 서브 모듈들과 확장 가능하게 연결될 수 있다. 메인 모듈은 인코딩 데이터 복원을 위한 디코더를 포함할 수 있다. 메인 모듈은 제1 클락 신호 및 제2 클락 신호에 기초하여 제1 쉬프팅 신호를 생성할 수 있다(S900). 제1 쉬프팅 신호는 제1 인코딩 데이터의 송수신 타이밍을 조절하기 위한 신호일 수 있다. 제1 쉬프팅 신호는 제 1 인코딩 데이터에 대응하는 제1 클락 신호의 위상차 변화량에 대한 정보를 포함할 수 있다. 다른 실시예에 따르면, 메인 모듈은 제2 인코딩 데이터의 송수신 타이밍을 조절하기 위한 제2 쉬프팅 신호 를 생성할 수 있다. 쉬프팅 신호에 의해 제1 인코딩 데이터 또는 제2 인코딩 데이터의 송수신 타이밍을 조절함 으로써 인코딩 데이터 수신으로 인해 메인 모듈에서 발생할 수 있는 전자기 방해 노이즈를 분산시킬 수 있 다. 메인 모듈은 생성한 제1 쉬프팅 신호를 제1 서브 프로세서(200-1)로 송신하고, 제1 서브 프로세서(200- 1)는 수신한 제1 쉬프팅 신호에 기초하여 제1 인코딩 데이터의 송수신 타이밍을 조절할 수 있다(S1000). 메인 모듈은 PCIe 링크를 통해 제1 쉬프팅 신호를 송신할 수 있다. 실시예에 따르면, 제1 쉬프팅 신호는 제1 인코딩 데이터에 대응하는 제1 클락 신호에 대한 위상 변화량 정보를 포함할 수 있다. 다시말해, 제1 쉬프팅 신호가 포함하는 위상 변화량만큼 제1 클락 신호를 쉬프팅하고, 제1 인 코딩 데이터의 송수신 타이밍을 제어함으로써 메인 모듈이 제1 인코딩 데이터를 수신할 때 발생할 수 있는 전자기 방해 노이즈를 방지할 수 있다. 도 5는 본 개시의 다른 실시예에 따른 데이터 처리 장치의 동작 방법을 설명하기 위한 것이다. 메인 모듈은 수신한 제1 클락 신호 및 제2 클락 신호의 위상 차이를 연산할 수 있다(S910). 메인 모듈은 XOR gate를 통해 제1 클락 신호 및 제2 클락 신호의 위상 차이를 연산할 수 있다. 메인 모듈은 위상 차이가 임계값 이내인지 판단할 수 있다(S920). 임계값은 메인 모듈이 복수의 인코딩 데이터를 임의의 타이밍 간격으로 수신할 때, 전자기 방해 노이즈가 발생할 수 있는 가장 큰 타이밍 간격에 대응할 수 있다.실시예에 따르면, 메인 모듈은 인코딩 데이터에 각각 대응하는 클락 신호들을 XOR gate를 통해 연산하여 위 상 차이를 계산할 수 있다. 클락 신호들은 각각 인코딩 데이터의 입력 타이밍에 대응하는 바, 상기 위상 차이를 계산함으로써 입력되는 인코딩 데이터들에 의해 전자기 방해 노이즈가 발생하는지 여부를 판단할 수 있다. 제1 클락 신호와 제2 클락 신호의 위상 차이가 임계값 이내인 경우(S920의 YES 경로), 메인 모듈은 제1 쉬 프팅 신호를 생성할 수 있다(S930). 제1 쉬프팅 신호는 메인 모듈이 제1 인코딩 데이터를 수신하는 타이밍을 조절하기위한 신호일 수 있다. 제1 클락 신호와 제2 클락 신호의 위상 차이가 임계값 초과인 경우(S920의 NO 경로), 메인 모듈은 제1 쉬 프팅 신호를 생성하지 않을 수 있다. 제1 클락 신호와 제2 클락 신호의 위상 차이가 임계값 초과인 경우, 메인 모듈은 제1 인코딩 데이터 및 제 2 인코딩 데이터의 수신에 의해 전자기 방해 노이즈가 발생하지 않는 것으로 판단할 수 있다. 도 6은 본 발명의 일 실시예에 따른 데이터 처리 장치의 동작 방법을 실행하기 위한 컴퓨팅 시스템을 보여준다. 도 6을 참조하면, 상술한 본 발명의 일 실시예에 따른 데이터 처리 장치의 동작 방법은 컴퓨팅 시스템을 통해서 도 구현될 수 있다. 컴퓨팅 시스템은 시스템 버스를 통해 연결되는 적어도 하나의 프로세서, 메모리, 사용자 인터페이스 입력 장치, 사용자 인터페이스 출력 장치, 스토리지, 및 네트워크 인터페이스를 포함할 수 있다. 실시 예에 따르면, 도 1 내지 5를 통해 설명된 메인 모듈 및 서브 모듈들(200a 내지 200n)은 적어도 하나 의 프로세서 및 메모리를 포함할 수 있다. 프로세서는 중앙 처리 장치(CPU), 신경망 처리 장치(NPU) 또는 그래픽 처리 장치(GPU)중 적어도 어느 하 나를 포함할 수 있다. 메모리 및 스토리지는 다양한 종류의 휘발성 또는 불휘발성 저장 매체를 포함할 수 있다. 예를 들 어, 메모리는 ROM(Read Only Memory) 및 RAM(Random Access Memory)을 포함할 수 있다. 따라서, 본 명세서에 개시된 실시예들과 관련하여 설명된 방법 또는 알고리즘의 단계는 프로세서에 의해 실행되는 하드웨어, 소프트웨어 모듈, 또는 그 2개의 결합으로 직접 구현될 수 있다. 소프트웨어 모듈은 RAM 메 모리, 플래시 메모리, ROM 메모리, EPROM 메모리, EEPROM 메모리, 레지스터, 하드 디스크, 착탈형 디스크, CD- ROM과 같은 저장 매체(즉, 메모리 및/또는 스토리지)에 상주할 수도 있다. 예시적인 저장 매체는 프로세서에 커플링되며, 그 프로세서는 저장 매체로부터 정보를 판독할 수 있고 저장 매체에 정보 를 기입할 수 있다. 다른 방법으로, 저장 매체는 프로세서와 일체형일 수도 있다. 프로세서 및 저장 매체 는 주문형 집적회로(ASIC) 내에 상주할 수도 있다. ASIC는 사용자 단말기 내에 상주할 수도 있다. 다른 방법으 로, 프로세서 및 저장 매체는 사용자 단말기 내에 개별 컴포넌트로서 상주할 수도 있다."}
{"patent_id": "10-2022-0180852", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상 의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.도면 도면1 도면2 도면3 도면4 도면5 도면6"}
{"patent_id": "10-2022-0180852", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 본 개시의 일 실시예에 따른 데이터 처리 장치를 예시적으로 도시한 것이다. 도 2는 전자기 방해 노이즈 발생 및 노이즈 발생 방지 방법을 설명하기 위한 것이다. 도 3은 본 개시의 일 실시예에 따른 메인 처리부의 전자기 방해 노이즈 발생 판단 방법을 설명하기 위한 것이다. 도 4는 본 개시의 일 실시예에 따른 데이터 처리 장치의 동작 방법을 설명하기 위한 것이다. 도 5는 본 개시의 다른 실시예에 따른 데이터 처리 장치의 동작 방법을 설명하기 위한 것이다. 도 6은 본 발명의 일 실시예에 따른 데이터 처리 장치의 동작 방법을 실행하기 위한 컴퓨팅 시스템을 보여준다."}
