---
title: 门电路符号表
poc: true
categories:
  - 笔记
  - 课程
  - 计组
tags: []
id: '964'
date: 2021-09-11 22:41:18
---

类型

[ANSI](/wiki/%E7%BE%8E%E5%9B%BD%E5%9B%BD%E5%AE%B6%E6%A0%87%E5%87%86%E5%AD%A6%E4%BC%9A "美国国家标准学会")及[IEEE](/wiki/%E7%94%B5%E6%B0%94%E7%94%B5%E5%AD%90%E5%B7%A5%E7%A8%8B%E5%B8%88%E5%AD%A6%E4%BC%9A "电气电子工程师学会")标准

[IEC](/wiki/%E5%9B%BD%E9%99%85%E7%94%B5%E5%B7%A5%E5%A7%94%E5%91%98%E4%BC%9A "国际电工委员会")标准

名称

短释

[逻辑函数](/wiki/%E9%82%8F%E8%BC%AF%E5%87%BD%E6%95%B8 "逻辑函数")表示

真值表

**[AND](/wiki/%E4%B8%8E%E9%97%A8 "与门")**

[![AND](//upload.wikimedia.org/wikipedia/commons/thumb/6/64/AND_ANSI.svg/128px-AND_ANSI.svg.png)](/wiki/File:AND_ANSI.svg "AND")

[![AND](//upload.wikimedia.org/wikipedia/commons/thumb/5/54/IEC_AND.svg/128px-IEC_AND.svg.png)](/wiki/File:IEC_AND.svg "AND")

“与”门╱“及”闸╱“且”闸

所有输入为高时，才会有高的输出。  

一低出低。

A ⋅ B {\\displaystyle A\\cdot B} ![A \cdot B](https://wikimedia.org/api/rest_v1/media/math/render/svg/75a90e903f21f11a0f4ab3caca1e6943ba7a9849) 

**输入**

**输出**

A

B

A

AND

B

0

0

0

0

1

0

1

0

0

1

1

1

AND有0则0

**[OR](/wiki/%E6%88%96%E9%97%A8 "或门")**

[![OR](//upload.wikimedia.org/wikipedia/commons/thumb/b/b5/OR_ANSI.svg/128px-OR_ANSI.svg.png)](/wiki/File:OR_ANSI.svg "OR")

[![OR](//upload.wikimedia.org/wikipedia/commons/thumb/f/fa/IEC_OR.svg/128px-IEC_OR.svg.png)](/wiki/File:IEC_OR.svg "OR")

“或”门/“或”闸

所有输入为低时，才会有低的输出。  

一高出高。

A + B {\\displaystyle A+B\\,} ![A + B \, ](https://wikimedia.org/api/rest_v1/media/math/render/svg/aaeae12910b965046ef38d15342aba490ce37419) 

**输入**

**输出**

A

B

A OR B

0

0

0

0

1

1

1

0

1

1

1

1

OR 有1则1

**[NOT](/wiki/%E5%8F%8D%E7%9B%B8%E5%99%A8 "反相器")**

[![NOT](//upload.wikimedia.org/wikipedia/commons/thumb/b/bc/NOT_ANSI.svg/128px-NOT_ANSI.svg.png)](/wiki/File:NOT_ANSI.svg "NOT")

[![NOT](//upload.wikimedia.org/wikipedia/commons/thumb/1/19/IEC_NOT.svg/128px-IEC_NOT.svg.png)](/wiki/File:IEC_NOT.svg "NOT")

“非”门╱反相器╱“反”闸╱逆變器

输入的高低状态会逆转。

A ¯ {\\displaystyle {\\bar {A}}} ![\bar{A}](https://wikimedia.org/api/rest_v1/media/math/render/svg/4c003b99422260ba7cc644d36c04448c181a3759) 

**输入**

**输出**

A

NOT A

0

1

1

0

在电子领域中，NOT闸也常常被称为Inverter。符号的后面常常被称为泡泡，这个泡泡常被用来表示外部逻辑状态及内部逻辑状态（气泡右侧及气泡左侧）的否定关系（1变0、0变1）。在电路图中，一定需要定义0和1的状态，通常高电位 = 1 （=5V） , 低电位 = 0（=GND）；当然有些时候如果我们要将高电位设为0时，可以直接在电路图中说明，这称为直接极性指示，可以参见IEEE Std 91／91A 跟 IEC 60617-12，两者表示法中泡泡跟电路图中的说明可以在使用特殊形状符号及矩形国标符号的电路图中使用，但是纯逻辑电路图只有泡泡可以使用。

**[NAND](/wiki/%E4%B8%8E%E9%9D%9E%E9%97%A8 "与非门")**

[![NAND](//upload.wikimedia.org/wikipedia/commons/thumb/f/f2/NAND_ANSI.svg/128px-NAND_ANSI.svg.png)](/wiki/File:NAND_ANSI.svg "NAND")

[![NAND](//upload.wikimedia.org/wikipedia/commons/thumb/2/27/IEC_NAND.svg/128px-IEC_NAND.svg.png)](/wiki/File:IEC_NAND.svg "NAND")

“与非”门╱“反及”闸╱“非与”闸╱“反且”闸

所有输入为高时，才会有低的输出。  

一低出高。

A ⋅ B ¯ {\\displaystyle {\\overline {A\\cdot B}}} ![\overline{A\cdot B}](https://wikimedia.org/api/rest_v1/media/math/render/svg/225f35bb78e90b9126458f1bc6bf1ed3f0724bbf) 

**输入**

**输出**

A

B

A NAND B

0

0

1

0

1

1

1

0

1

1

1

0

**[NOR](/wiki/%E6%88%96%E9%9D%9E%E9%97%A8 "或非门")**

[![NOR](//upload.wikimedia.org/wikipedia/commons/thumb/6/6c/NOR_ANSI.svg/128px-NOR_ANSI.svg.png)](/wiki/File:NOR_ANSI.svg "NOR")

[![NOR](//upload.wikimedia.org/wikipedia/commons/thumb/3/37/IEC_NOR.svg/128px-IEC_NOR.svg.png)](/wiki/File:IEC_NOR.svg "NOR")

“或非”门╱“反或”闸╱“非或”闸╱“反或”闸

所有输入为低时，才会有高的输出。  

一高出低。

A + B ¯ {\\displaystyle {\\overline {A+B}}} ![\overline{A + B}](https://wikimedia.org/api/rest_v1/media/math/render/svg/08840f8e2022f127fc459d801a8f8ce93f65f55a) 

**输入**

**输出**

A

B

A

NOR

B

0

0

1

0

1

0

1

0

0

1

1

0

**[XOR](/wiki/%E5%BC%82%E6%88%96%E9%97%A8 "异或门")**

[![XOR](//upload.wikimedia.org/wikipedia/commons/thumb/0/01/XOR_ANSI.svg/128px-XOR_ANSI.svg.png)](/wiki/File:XOR_ANSI.svg "XOR")

[![XOR](//upload.wikimedia.org/wikipedia/commons/thumb/d/dd/IEC_XOR.svg/128px-IEC_XOR.svg.png)](/wiki/File:IEC_XOR.svg "XOR")

“异或”门╱“异或”闸

只有其中一个输入为高时，输出为高；否则为低。

A ⊕ B {\\displaystyle A\\oplus B} ![A\oplus B](https://wikimedia.org/api/rest_v1/media/math/render/svg/f0512d6bdd29ff000dea0bf68b853618dcaabc3e) 

**输入**

**输出**

A

B

A

XOR

B

0

0

0

0

1

1

1

0

1

1

1

0

XOR闸 (exclusive-OR) 的输出为1只有当两个输入是不同的状态；反之当两者输入为相同的，输出为0，不论输入为0或1。如果有超过两个输入的话，当输入端为1的数目是奇数。实际使用上，这些闸是由更基本的逻辑门组合成的。

**[XNOR](/wiki/%E5%90%8C%E6%88%96%E9%97%A8 "同或门")**

[![XNOR](//upload.wikimedia.org/wikipedia/commons/thumb/d/d6/XNOR_ANSI.svg/128px-XNOR_ANSI.svg.png)](/wiki/File:XNOR_ANSI.svg "XNOR")

[![XNOR](//upload.wikimedia.org/wikipedia/commons/thumb/5/59/IEC_XNOR.svg/128px-IEC_XNOR.svg.png)](/wiki/File:IEC_XNOR.svg "XNOR")

“同或”门╱“反异或”闸╱“互斥反或”闸╱“异或非”闸

只有其中一个输入为高时，输出为低；否则为高。

A ⊕ B ¯ {\\displaystyle {\\overline {A\\oplus B}}} ![\overline{A \oplus B}](https://wikimedia.org/api/rest_v1/media/math/render/svg/6a925c0f94e91b108609068c5ceae7c671db84d9)   

或 A ⊙ B {\\displaystyle {A\\odot B}} ![{A \odot B}](https://wikimedia.org/api/rest_v1/media/math/render/svg/d6c5d00749f865e6799422873f3564ffccfc7105) 

**输入**

**输出**

A

B

A XNOR

B

0

0

1

0

1

0

1

0

0

1

1

1

**[BUF](/wiki/%E7%B7%A9%E8%A1%9D%E9%96%98 "缓冲闸")**

[![NOT](//upload.wikimedia.org/wikipedia/commons/thumb/7/79/Buffer_ANSI.svg/128px-Buffer_ANSI.svg.png)](/wiki/File:Buffer_ANSI.svg "NOT")

[![NOT](//upload.wikimedia.org/wikipedia/commons/thumb/a/a7/Buffer_IEC.svg/100px-Buffer_IEC.svg.png)](/wiki/File:Buffer_IEC.svg "NOT")

“是”门╱同相器╱“同”闸╱中继器

输出一个与输入相同的高低状态。

A {\\displaystyle A} ![A](https://wikimedia.org/api/rest_v1/media/math/render/svg/7daff47fa58cdfd29dc333def748ff5fa4c923e3) 

**输入**

**输出**

A

BUF A

0

0

1

1

**[IMPLY](/wiki/%E8%98%8A%E5%90%AB%E9%96%98 "蕴含闸")**

[![XNOR](//upload.wikimedia.org/wikipedia/commons/thumb/c/cc/IMPLY_ANSI.svg/128px-IMPLY_ANSI.svg.png)](/wiki/File:IMPLY_ANSI.svg "XNOR")

[![XNOR](//upload.wikimedia.org/wikipedia/commons/thumb/4/41/IEC_Implies_gate.svg/170px-IEC_Implies_gate.svg.png)](/wiki/File:IEC_Implies_gate.svg "XNOR")

“蕴含”门╱“蕴含”闸

如果第一输入为低时，输出高，否则输出与第二输入相同的高低状态。

A → B {\\displaystyle A\\to B} ![A\to B](https://wikimedia.org/api/rest_v1/media/math/render/svg/d5b8dd84619daff17b52a08b77d15db2b9ad6c2a) 

**输入**

**输出**

A

B

A IMPLY B

0

0

1

0

1

1

1

0

0

1

1

1

**[NIMPLY](/wiki/%E8%98%8A%E5%90%AB%E9%96%98#蘊含非閘 "蕴含闸")**

[![NIMPLY](//upload.wikimedia.org/wikipedia/commons/thumb/7/73/NIMPLY_%28AND%29_ANSI.svg/128px-NIMPLY_%28AND%29_ANSI.svg.png)](/wiki/File:NIMPLY_(AND)_ANSI.svg "NIMPLY")

[![NIMPLY](//upload.wikimedia.org/wikipedia/commons/thumb/b/bf/IEC_Nimplies_gate.svg/170px-IEC_Nimplies_gate.svg.png)](/wiki/File:IEC_Nimplies_gate.svg "NIMPLY")

“蕴含非”门╱“蕴含非”闸

如果第一输入为低时，输出低，否则输出与第二输入相反的高低状态。

A → B ¯ {\\displaystyle {\\overline {A\\to B}}} ![{\displaystyle {\overline {A\to B}}}](https://wikimedia.org/api/rest_v1/media/math/render/svg/0e0a092d5fb1d42d4a24c2129510c3d0a0065146)   

或 ¬ ( a → b ) {\\displaystyle \\lnot (a\\to b)} ![{\displaystyle \lnot (a\to b)}](https://wikimedia.org/api/rest_v1/media/math/render/svg/4977af4d0c52aca69bc56275e53087de0719b9c0) 

**输入**

**输出**

A

B

A NIMPLY B

0

0

0

0

1

0

1

0

1

1

1

0