## 2.2 Introducción
- Procesa varias isntrucciones simultáneamente en cada una de las etapas de que consta la segmentación
## 2.3 Características de los procesadores superescalares
- Atributos
	- Paralelismo
	- Diversificación
	- Dinamismo
- Paralelismo
	- Temporal -> segmentación
	- Espacial	
		- Ancho o grado de segmentación
- Diversificación
- Dinamismo
	- Ejecución de instrucciones fuera de orden
	- Segmentación dinámica paralela
## 2.4 Arquitectura de un procesador superescalar genérico
- Etapas
	- IF (instruction fetch)
	- ID (instruction decoding)
	- II (instruction issue)
	- EX (execution)
	- WR (write-back results)
	- RI (retirement instructions)
- Terminología
	- Distribuida
	- Emitida
	- Finalizada
	- Terminada
	- Retirada
- Ciclos de detención -> forzar terminación ordenada
- Renombramiento dinámico de registros
- Dependencias entre instrucciones de carga/almacenamiento
	- RAW
	- WAR
	- WAW
## 2.5 Lectura de instrucciones
- Número de instrucciones determinado por el ancho de la etapa de lectura
- Grupo de lectura
- Problemas
	- Falta de alineamiento
	- Cambio en el flujo debido a instrucciones de salto
### 2.5.1 Falta de alineamiento
- Restricciones de alineación
- Recurrir a hardware
	- Red de alineamiento
	- Red de desplazamiento
### 2.5.2 Rotura de la secuencialidad
- Producida con saltos incondicionales o saltos condicionales efectivos
- Coste mínimo de la oportunidad perdida
	- Coste en ciclos de reloj desperdiciados
	- Producto entre acho de segmentación y ciclos de penalización
### 2.5.3 Tratamiento de los saltos
- Técnica: especular, realizar predicciones
- Si se señala el salto como efectivo se procede a leer la instrucción de destino y siguientes
### 2.5.4 Estrategias de predicción dinámica
- Predicción de comportamiento futuro en base a comportamiento pasado
- Tasas de acierto entre 80% y 95%
- Especulacióon completa: dirección de destino y resultado (efectivo, no efectivo)
#### 2.5.4.1 Predicción de la dirección de destino de salto mediante BTAC
- Branch Target Address Cache - Caché de dirección de destino de salto
- Situaciones al conocer el resultado del salto
	- Predicción incorrecta -> anular instrucciones especuladas
	- Predicción correcta -> continuar
- Falsos positivos -> desestimar predicción BTAC
- BTIB - Branch Target Instruction Buffer
#### 2.5.4.2 Predicción de dirección destino mediante BTB con historial de salto
- BH - Branch History
#### 2.5.4.3 Predictor de Smith o predictor bimodal
- Contador de saturación
- Estados posibles
	- SN - Strongly Not Taken - 00
	- WN - Weakly Not Taken - 01
	- WT - Weakly Taken - 10
	- ST - Strongly Taken - 11
#### 2.5.4.4 Predictor de dos niveles basado en el historial global
- Basado en registro en el que se almacena el resultado de los saltos más recientes
- BHR - Branch History Register
- Predicción de un salto:
	- encadena $h$ bits del BHR con $m$ bits obtenidos mediante función hash a la dirección de la instrucción de salto
	- se queda con $m$ bits menos significativos
- PHT - Pattern History Table
- Una vez evaluado el salto se actualizan BHR y PHT
#### 2.5.4.5 Predictor de dos niveles basado en historial local
- Reemplaza BHR por BHT - Branch History Table
- Acceso a BHT mediante hashing de la dirección de la instrucción de salto
- Una vez evaluado el salto, se actualizan BHT y PHT
#### 2.5.4.6 Predictor de dos niveles de índice compartido gshare
#### 2.5.4.7 Predictores híbridos
### 2.5.5 Pila de dirección de retorno
- Retorno de subrutina
- Pila de direcciones de retorno - RAS (Return Address Stack)
- Buffer de pila de retornos - RSB (Reutrn Stack Buffer)
- Acceso a BTB para obtener predicción
- Especula resultado del salto
- Almacena en RAS dirección de instrucción siguiente al salto
### 2.5.6 Tratamiento de errores en la predicción de los saltos
- Deshacer procesamiento de todas las instrucciones
- Recuperación de la secuencia correcta
- Etiquetar instrucciones
## 2.6 Decodificación
- Factores de la complejidad de la decodificación
	- Tipo arquitectónico del procesador
	- Ancho de la segmentación
- Soluciones
	- Descomponer en subetapas
	- Adelantar parte de la decodificación -> etapa de predecodificación
	- Traducción de instrucciones
### 2.6.1 Predecodificación
- Hardware situado antes de la I-caché
- Analiza cada instrucción y concatena un conjunto de bits con información sobre ella
- Inconvenientes
	- Necesidad de mayor ancho de banda
	- Incremento de tamaño de la I-caché
### 2.6.2 Traducción de instrucciones
- Traducción de una instrucción compleja en un conjunto de instrucciones más básicas
- Casos
	- Intel Core Microarchitecture
	- PowerPC 970
## 2.7 Distribución
- Repartir instrucciones entre las distintas unidades funcionales
- Para poder ejecutar una instrucción
	- Disponer de todos sus operandos fuente
	- Estar libre una de las unidades funcionales que le corresponda
- Solución ante riesgos estructurales
	- Desacoplar etapa de decodificación de ejecución utilizando ventana de instrucciones
### 2.7.1 Organización de la ventana de instrucciones
- Operaciones
	- Distribución -> asociar instrucción a unidad funcional
	- Emitir -> enviar instrucción a la unidad funcional
- Tipos
	- Estación de reserva centralizada
	- Estaciones de reserva distribuidas o individuales
	- Estaciones de reserva en clústers o compartidas
### 2.7.2 Operativa de una estación de reserva individual
- Estación de reserva: buffer de alalmacenamiento con múltiples entradas donde se almacenan instrucciones decodificadas
- Bits
	- O - Ocupado
	- CO - Código operación
	- Op1 - Operando 1
	- V1 - Válido 1
	- Op2 - Operando 2
	- V2 - Válido 2
	- D - Destino
	- L - Listo
## 2.8 Terminación
## 2.9 Retirada
## 2.10 Mejoras en el procesamiento de las instrucciones de carga/almacenamiento
## 2.11 Tratamiento de interrupciones
## 2.12 Limitaciones de los procesadores superescalares