|projetoMIPS
CLOCK_50 => edgedetector:gravar:detectorSub0.clk
FPGA_RESET_N => ~NO_FANOUT~
KEY[0] => edgedetector:gravar:detectorSub0.entrada
KEY[1] => ~NO_FANOUT~
KEY[2] => ~NO_FANOUT~
KEY[3] => ~NO_FANOUT~
SW[0] => muxgenerico2x1:MUX_ULA_PC.seletor_MUX
SW[1] => ~NO_FANOUT~
SW[2] => ~NO_FANOUT~
SW[3] => ~NO_FANOUT~
SW[4] => ~NO_FANOUT~
SW[5] => ~NO_FANOUT~
SW[6] => ~NO_FANOUT~
SW[7] => ~NO_FANOUT~
SW[8] => ~NO_FANOUT~
SW[9] => ~NO_FANOUT~
LEDR[0] <= muxgenerico2x1:MUX_ULA_PC.saida_MUX[24]
LEDR[1] <= muxgenerico2x1:MUX_ULA_PC.saida_MUX[25]
LEDR[2] <= muxgenerico2x1:MUX_ULA_PC.saida_MUX[26]
LEDR[3] <= muxgenerico2x1:MUX_ULA_PC.saida_MUX[27]
LEDR[4] <= muxgenerico2x1:MUX_ULA_PC.saida_MUX[28]
LEDR[5] <= muxgenerico2x1:MUX_ULA_PC.saida_MUX[29]
LEDR[6] <= muxgenerico2x1:MUX_ULA_PC.saida_MUX[30]
LEDR[7] <= muxgenerico2x1:MUX_ULA_PC.saida_MUX[31]
LEDR[8] <= <GND>
LEDR[9] <= <GND>
HEX0[0] <= logica_7seg:HEX_0.display_OUT[0]
HEX0[1] <= logica_7seg:HEX_0.display_OUT[1]
HEX0[2] <= logica_7seg:HEX_0.display_OUT[2]
HEX0[3] <= logica_7seg:HEX_0.display_OUT[3]
HEX0[4] <= logica_7seg:HEX_0.display_OUT[4]
HEX0[5] <= logica_7seg:HEX_0.display_OUT[5]
HEX0[6] <= logica_7seg:HEX_0.display_OUT[6]
HEX1[0] <= logica_7seg:HEX_1.display_OUT[0]
HEX1[1] <= logica_7seg:HEX_1.display_OUT[1]
HEX1[2] <= logica_7seg:HEX_1.display_OUT[2]
HEX1[3] <= logica_7seg:HEX_1.display_OUT[3]
HEX1[4] <= logica_7seg:HEX_1.display_OUT[4]
HEX1[5] <= logica_7seg:HEX_1.display_OUT[5]
HEX1[6] <= logica_7seg:HEX_1.display_OUT[6]
HEX2[0] <= logica_7seg:HEX_2.display_OUT[0]
HEX2[1] <= logica_7seg:HEX_2.display_OUT[1]
HEX2[2] <= logica_7seg:HEX_2.display_OUT[2]
HEX2[3] <= logica_7seg:HEX_2.display_OUT[3]
HEX2[4] <= logica_7seg:HEX_2.display_OUT[4]
HEX2[5] <= logica_7seg:HEX_2.display_OUT[5]
HEX2[6] <= logica_7seg:HEX_2.display_OUT[6]
HEX3[0] <= logica_7seg:HEX_3.display_OUT[0]
HEX3[1] <= logica_7seg:HEX_3.display_OUT[1]
HEX3[2] <= logica_7seg:HEX_3.display_OUT[2]
HEX3[3] <= logica_7seg:HEX_3.display_OUT[3]
HEX3[4] <= logica_7seg:HEX_3.display_OUT[4]
HEX3[5] <= logica_7seg:HEX_3.display_OUT[5]
HEX3[6] <= logica_7seg:HEX_3.display_OUT[6]
HEX4[0] <= logica_7seg:HEX_4.display_OUT[0]
HEX4[1] <= logica_7seg:HEX_4.display_OUT[1]
HEX4[2] <= logica_7seg:HEX_4.display_OUT[2]
HEX4[3] <= logica_7seg:HEX_4.display_OUT[3]
HEX4[4] <= logica_7seg:HEX_4.display_OUT[4]
HEX4[5] <= logica_7seg:HEX_4.display_OUT[5]
HEX4[6] <= logica_7seg:HEX_4.display_OUT[6]
HEX5[0] <= logica_7seg:HEX_5.display_OUT[0]
HEX5[1] <= logica_7seg:HEX_5.display_OUT[1]
HEX5[2] <= logica_7seg:HEX_5.display_OUT[2]
HEX5[3] <= logica_7seg:HEX_5.display_OUT[3]
HEX5[4] <= logica_7seg:HEX_5.display_OUT[4]
HEX5[5] <= logica_7seg:HEX_5.display_OUT[5]
HEX5[6] <= logica_7seg:HEX_5.display_OUT[6]


|projetoMIPS|edgeDetector:\gravar:detectorSub0
clk => saidaQ.CLK
entrada => saida.IN1
entrada => saidaQ.DATAIN
saida <= saida.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|IFF:BLOCO_IF
CLK => registradorgenerico:PC_REG.CLK
CLK => memoriarom:ROM1.clk
decoder_OUT[0] => ~NO_FANOUT~
decoder_OUT[1] => ~NO_FANOUT~
decoder_OUT[2] => ~NO_FANOUT~
decoder_OUT[3] => ~NO_FANOUT~
decoder_OUT[4] => ~NO_FANOUT~
decoder_OUT[5] => ~NO_FANOUT~
decoder_OUT[6] => ~NO_FANOUT~
decoder_OUT[7] => ~NO_FANOUT~
decoder_OUT[8] => ~NO_FANOUT~
decoder_OUT[9] => ~NO_FANOUT~
decoder_OUT[10] => ~NO_FANOUT~
decoder_OUT[11] => ~NO_FANOUT~
decoder_OUT[12] => muxgenerico2x1:MUX_NEXT_PC_BEQ_JMP.seletor_MUX
decoder_OUT[13] => muxgenerico2x1:MUX_JR.seletor_MUX
MuxBeqOut[0] => muxgenerico2x1:MUX_NEXT_PC_BEQ_JMP.entradaA_MUX[0]
MuxBeqOut[1] => muxgenerico2x1:MUX_NEXT_PC_BEQ_JMP.entradaA_MUX[1]
MuxBeqOut[2] => muxgenerico2x1:MUX_NEXT_PC_BEQ_JMP.entradaA_MUX[2]
MuxBeqOut[3] => muxgenerico2x1:MUX_NEXT_PC_BEQ_JMP.entradaA_MUX[3]
MuxBeqOut[4] => muxgenerico2x1:MUX_NEXT_PC_BEQ_JMP.entradaA_MUX[4]
MuxBeqOut[5] => muxgenerico2x1:MUX_NEXT_PC_BEQ_JMP.entradaA_MUX[5]
MuxBeqOut[6] => muxgenerico2x1:MUX_NEXT_PC_BEQ_JMP.entradaA_MUX[6]
MuxBeqOut[7] => muxgenerico2x1:MUX_NEXT_PC_BEQ_JMP.entradaA_MUX[7]
MuxBeqOut[8] => muxgenerico2x1:MUX_NEXT_PC_BEQ_JMP.entradaA_MUX[8]
MuxBeqOut[9] => muxgenerico2x1:MUX_NEXT_PC_BEQ_JMP.entradaA_MUX[9]
MuxBeqOut[10] => muxgenerico2x1:MUX_NEXT_PC_BEQ_JMP.entradaA_MUX[10]
MuxBeqOut[11] => muxgenerico2x1:MUX_NEXT_PC_BEQ_JMP.entradaA_MUX[11]
MuxBeqOut[12] => muxgenerico2x1:MUX_NEXT_PC_BEQ_JMP.entradaA_MUX[12]
MuxBeqOut[13] => muxgenerico2x1:MUX_NEXT_PC_BEQ_JMP.entradaA_MUX[13]
MuxBeqOut[14] => muxgenerico2x1:MUX_NEXT_PC_BEQ_JMP.entradaA_MUX[14]
MuxBeqOut[15] => muxgenerico2x1:MUX_NEXT_PC_BEQ_JMP.entradaA_MUX[15]
MuxBeqOut[16] => muxgenerico2x1:MUX_NEXT_PC_BEQ_JMP.entradaA_MUX[16]
MuxBeqOut[17] => muxgenerico2x1:MUX_NEXT_PC_BEQ_JMP.entradaA_MUX[17]
MuxBeqOut[18] => muxgenerico2x1:MUX_NEXT_PC_BEQ_JMP.entradaA_MUX[18]
MuxBeqOut[19] => muxgenerico2x1:MUX_NEXT_PC_BEQ_JMP.entradaA_MUX[19]
MuxBeqOut[20] => muxgenerico2x1:MUX_NEXT_PC_BEQ_JMP.entradaA_MUX[20]
MuxBeqOut[21] => muxgenerico2x1:MUX_NEXT_PC_BEQ_JMP.entradaA_MUX[21]
MuxBeqOut[22] => muxgenerico2x1:MUX_NEXT_PC_BEQ_JMP.entradaA_MUX[22]
MuxBeqOut[23] => muxgenerico2x1:MUX_NEXT_PC_BEQ_JMP.entradaA_MUX[23]
MuxBeqOut[24] => muxgenerico2x1:MUX_NEXT_PC_BEQ_JMP.entradaA_MUX[24]
MuxBeqOut[25] => muxgenerico2x1:MUX_NEXT_PC_BEQ_JMP.entradaA_MUX[25]
MuxBeqOut[26] => muxgenerico2x1:MUX_NEXT_PC_BEQ_JMP.entradaA_MUX[26]
MuxBeqOut[27] => muxgenerico2x1:MUX_NEXT_PC_BEQ_JMP.entradaA_MUX[27]
MuxBeqOut[28] => muxgenerico2x1:MUX_NEXT_PC_BEQ_JMP.entradaA_MUX[28]
MuxBeqOut[29] => muxgenerico2x1:MUX_NEXT_PC_BEQ_JMP.entradaA_MUX[29]
MuxBeqOut[30] => muxgenerico2x1:MUX_NEXT_PC_BEQ_JMP.entradaA_MUX[30]
MuxBeqOut[31] => muxgenerico2x1:MUX_NEXT_PC_BEQ_JMP.entradaA_MUX[31]
Rs_ULA_A[0] => muxgenerico2x1:MUX_JR.entradaB_MUX[0]
Rs_ULA_A[1] => muxgenerico2x1:MUX_JR.entradaB_MUX[1]
Rs_ULA_A[2] => muxgenerico2x1:MUX_JR.entradaB_MUX[2]
Rs_ULA_A[3] => muxgenerico2x1:MUX_JR.entradaB_MUX[3]
Rs_ULA_A[4] => muxgenerico2x1:MUX_JR.entradaB_MUX[4]
Rs_ULA_A[5] => muxgenerico2x1:MUX_JR.entradaB_MUX[5]
Rs_ULA_A[6] => muxgenerico2x1:MUX_JR.entradaB_MUX[6]
Rs_ULA_A[7] => muxgenerico2x1:MUX_JR.entradaB_MUX[7]
Rs_ULA_A[8] => muxgenerico2x1:MUX_JR.entradaB_MUX[8]
Rs_ULA_A[9] => muxgenerico2x1:MUX_JR.entradaB_MUX[9]
Rs_ULA_A[10] => muxgenerico2x1:MUX_JR.entradaB_MUX[10]
Rs_ULA_A[11] => muxgenerico2x1:MUX_JR.entradaB_MUX[11]
Rs_ULA_A[12] => muxgenerico2x1:MUX_JR.entradaB_MUX[12]
Rs_ULA_A[13] => muxgenerico2x1:MUX_JR.entradaB_MUX[13]
Rs_ULA_A[14] => muxgenerico2x1:MUX_JR.entradaB_MUX[14]
Rs_ULA_A[15] => muxgenerico2x1:MUX_JR.entradaB_MUX[15]
Rs_ULA_A[16] => muxgenerico2x1:MUX_JR.entradaB_MUX[16]
Rs_ULA_A[17] => muxgenerico2x1:MUX_JR.entradaB_MUX[17]
Rs_ULA_A[18] => muxgenerico2x1:MUX_JR.entradaB_MUX[18]
Rs_ULA_A[19] => muxgenerico2x1:MUX_JR.entradaB_MUX[19]
Rs_ULA_A[20] => muxgenerico2x1:MUX_JR.entradaB_MUX[20]
Rs_ULA_A[21] => muxgenerico2x1:MUX_JR.entradaB_MUX[21]
Rs_ULA_A[22] => muxgenerico2x1:MUX_JR.entradaB_MUX[22]
Rs_ULA_A[23] => muxgenerico2x1:MUX_JR.entradaB_MUX[23]
Rs_ULA_A[24] => muxgenerico2x1:MUX_JR.entradaB_MUX[24]
Rs_ULA_A[25] => muxgenerico2x1:MUX_JR.entradaB_MUX[25]
Rs_ULA_A[26] => muxgenerico2x1:MUX_JR.entradaB_MUX[26]
Rs_ULA_A[27] => muxgenerico2x1:MUX_JR.entradaB_MUX[27]
Rs_ULA_A[28] => muxgenerico2x1:MUX_JR.entradaB_MUX[28]
Rs_ULA_A[29] => muxgenerico2x1:MUX_JR.entradaB_MUX[29]
Rs_ULA_A[30] => muxgenerico2x1:MUX_JR.entradaB_MUX[30]
Rs_ULA_A[31] => muxgenerico2x1:MUX_JR.entradaB_MUX[31]
PC_OUT_IF[0] <= registradorgenerico:PC_REG.DOUT[0]
PC_OUT_IF[1] <= registradorgenerico:PC_REG.DOUT[1]
PC_OUT_IF[2] <= registradorgenerico:PC_REG.DOUT[2]
PC_OUT_IF[3] <= registradorgenerico:PC_REG.DOUT[3]
PC_OUT_IF[4] <= registradorgenerico:PC_REG.DOUT[4]
PC_OUT_IF[5] <= registradorgenerico:PC_REG.DOUT[5]
PC_OUT_IF[6] <= registradorgenerico:PC_REG.DOUT[6]
PC_OUT_IF[7] <= registradorgenerico:PC_REG.DOUT[7]
PC_OUT_IF[8] <= registradorgenerico:PC_REG.DOUT[8]
PC_OUT_IF[9] <= registradorgenerico:PC_REG.DOUT[9]
PC_OUT_IF[10] <= registradorgenerico:PC_REG.DOUT[10]
PC_OUT_IF[11] <= registradorgenerico:PC_REG.DOUT[11]
PC_OUT_IF[12] <= registradorgenerico:PC_REG.DOUT[12]
PC_OUT_IF[13] <= registradorgenerico:PC_REG.DOUT[13]
PC_OUT_IF[14] <= registradorgenerico:PC_REG.DOUT[14]
PC_OUT_IF[15] <= registradorgenerico:PC_REG.DOUT[15]
PC_OUT_IF[16] <= registradorgenerico:PC_REG.DOUT[16]
PC_OUT_IF[17] <= registradorgenerico:PC_REG.DOUT[17]
PC_OUT_IF[18] <= registradorgenerico:PC_REG.DOUT[18]
PC_OUT_IF[19] <= registradorgenerico:PC_REG.DOUT[19]
PC_OUT_IF[20] <= registradorgenerico:PC_REG.DOUT[20]
PC_OUT_IF[21] <= registradorgenerico:PC_REG.DOUT[21]
PC_OUT_IF[22] <= registradorgenerico:PC_REG.DOUT[22]
PC_OUT_IF[23] <= registradorgenerico:PC_REG.DOUT[23]
PC_OUT_IF[24] <= registradorgenerico:PC_REG.DOUT[24]
PC_OUT_IF[25] <= registradorgenerico:PC_REG.DOUT[25]
PC_OUT_IF[26] <= registradorgenerico:PC_REG.DOUT[26]
PC_OUT_IF[27] <= registradorgenerico:PC_REG.DOUT[27]
PC_OUT_IF[28] <= registradorgenerico:PC_REG.DOUT[28]
PC_OUT_IF[29] <= registradorgenerico:PC_REG.DOUT[29]
PC_OUT_IF[30] <= registradorgenerico:PC_REG.DOUT[30]
PC_OUT_IF[31] <= registradorgenerico:PC_REG.DOUT[31]
somador_constante_OUT_IF[0] <= somaconstante:Somador1.saida[0]
somador_constante_OUT_IF[1] <= somaconstante:Somador1.saida[1]
somador_constante_OUT_IF[2] <= somaconstante:Somador1.saida[2]
somador_constante_OUT_IF[3] <= somaconstante:Somador1.saida[3]
somador_constante_OUT_IF[4] <= somaconstante:Somador1.saida[4]
somador_constante_OUT_IF[5] <= somaconstante:Somador1.saida[5]
somador_constante_OUT_IF[6] <= somaconstante:Somador1.saida[6]
somador_constante_OUT_IF[7] <= somaconstante:Somador1.saida[7]
somador_constante_OUT_IF[8] <= somaconstante:Somador1.saida[8]
somador_constante_OUT_IF[9] <= somaconstante:Somador1.saida[9]
somador_constante_OUT_IF[10] <= somaconstante:Somador1.saida[10]
somador_constante_OUT_IF[11] <= somaconstante:Somador1.saida[11]
somador_constante_OUT_IF[12] <= somaconstante:Somador1.saida[12]
somador_constante_OUT_IF[13] <= somaconstante:Somador1.saida[13]
somador_constante_OUT_IF[14] <= somaconstante:Somador1.saida[14]
somador_constante_OUT_IF[15] <= somaconstante:Somador1.saida[15]
somador_constante_OUT_IF[16] <= somaconstante:Somador1.saida[16]
somador_constante_OUT_IF[17] <= somaconstante:Somador1.saida[17]
somador_constante_OUT_IF[18] <= somaconstante:Somador1.saida[18]
somador_constante_OUT_IF[19] <= somaconstante:Somador1.saida[19]
somador_constante_OUT_IF[20] <= somaconstante:Somador1.saida[20]
somador_constante_OUT_IF[21] <= somaconstante:Somador1.saida[21]
somador_constante_OUT_IF[22] <= somaconstante:Somador1.saida[22]
somador_constante_OUT_IF[23] <= somaconstante:Somador1.saida[23]
somador_constante_OUT_IF[24] <= somaconstante:Somador1.saida[24]
somador_constante_OUT_IF[25] <= somaconstante:Somador1.saida[25]
somador_constante_OUT_IF[26] <= somaconstante:Somador1.saida[26]
somador_constante_OUT_IF[27] <= somaconstante:Somador1.saida[27]
somador_constante_OUT_IF[28] <= somaconstante:Somador1.saida[28]
somador_constante_OUT_IF[29] <= somaconstante:Somador1.saida[29]
somador_constante_OUT_IF[30] <= somaconstante:Somador1.saida[30]
somador_constante_OUT_IF[31] <= somaconstante:Somador1.saida[31]
ROM_OUT_IF[0] <= memoriarom:ROM1.Dado[0]
ROM_OUT_IF[1] <= memoriarom:ROM1.Dado[1]
ROM_OUT_IF[2] <= memoriarom:ROM1.Dado[2]
ROM_OUT_IF[3] <= memoriarom:ROM1.Dado[3]
ROM_OUT_IF[4] <= memoriarom:ROM1.Dado[4]
ROM_OUT_IF[5] <= memoriarom:ROM1.Dado[5]
ROM_OUT_IF[6] <= memoriarom:ROM1.Dado[6]
ROM_OUT_IF[7] <= memoriarom:ROM1.Dado[7]
ROM_OUT_IF[8] <= memoriarom:ROM1.Dado[8]
ROM_OUT_IF[9] <= memoriarom:ROM1.Dado[9]
ROM_OUT_IF[10] <= memoriarom:ROM1.Dado[10]
ROM_OUT_IF[11] <= memoriarom:ROM1.Dado[11]
ROM_OUT_IF[12] <= memoriarom:ROM1.Dado[12]
ROM_OUT_IF[13] <= memoriarom:ROM1.Dado[13]
ROM_OUT_IF[14] <= memoriarom:ROM1.Dado[14]
ROM_OUT_IF[15] <= memoriarom:ROM1.Dado[15]
ROM_OUT_IF[16] <= memoriarom:ROM1.Dado[16]
ROM_OUT_IF[17] <= memoriarom:ROM1.Dado[17]
ROM_OUT_IF[18] <= memoriarom:ROM1.Dado[18]
ROM_OUT_IF[19] <= memoriarom:ROM1.Dado[19]
ROM_OUT_IF[20] <= memoriarom:ROM1.Dado[20]
ROM_OUT_IF[21] <= memoriarom:ROM1.Dado[21]
ROM_OUT_IF[22] <= memoriarom:ROM1.Dado[22]
ROM_OUT_IF[23] <= memoriarom:ROM1.Dado[23]
ROM_OUT_IF[24] <= memoriarom:ROM1.Dado[24]
ROM_OUT_IF[25] <= memoriarom:ROM1.Dado[25]
ROM_OUT_IF[26] <= memoriarom:ROM1.Dado[26]
ROM_OUT_IF[27] <= memoriarom:ROM1.Dado[27]
ROM_OUT_IF[28] <= memoriarom:ROM1.Dado[28]
ROM_OUT_IF[29] <= memoriarom:ROM1.Dado[29]
ROM_OUT_IF[30] <= memoriarom:ROM1.Dado[30]
ROM_OUT_IF[31] <= memoriarom:ROM1.Dado[31]


|projetoMIPS|IFF:BLOCO_IF|muxGenerico2x1:MUX_NEXT_PC_BEQ_JMP
entradaA_MUX[0] => saida_MUX.DATAA
entradaA_MUX[1] => saida_MUX.DATAA
entradaA_MUX[2] => saida_MUX.DATAA
entradaA_MUX[3] => saida_MUX.DATAA
entradaA_MUX[4] => saida_MUX.DATAA
entradaA_MUX[5] => saida_MUX.DATAA
entradaA_MUX[6] => saida_MUX.DATAA
entradaA_MUX[7] => saida_MUX.DATAA
entradaA_MUX[8] => saida_MUX.DATAA
entradaA_MUX[9] => saida_MUX.DATAA
entradaA_MUX[10] => saida_MUX.DATAA
entradaA_MUX[11] => saida_MUX.DATAA
entradaA_MUX[12] => saida_MUX.DATAA
entradaA_MUX[13] => saida_MUX.DATAA
entradaA_MUX[14] => saida_MUX.DATAA
entradaA_MUX[15] => saida_MUX.DATAA
entradaA_MUX[16] => saida_MUX.DATAA
entradaA_MUX[17] => saida_MUX.DATAA
entradaA_MUX[18] => saida_MUX.DATAA
entradaA_MUX[19] => saida_MUX.DATAA
entradaA_MUX[20] => saida_MUX.DATAA
entradaA_MUX[21] => saida_MUX.DATAA
entradaA_MUX[22] => saida_MUX.DATAA
entradaA_MUX[23] => saida_MUX.DATAA
entradaA_MUX[24] => saida_MUX.DATAA
entradaA_MUX[25] => saida_MUX.DATAA
entradaA_MUX[26] => saida_MUX.DATAA
entradaA_MUX[27] => saida_MUX.DATAA
entradaA_MUX[28] => saida_MUX.DATAA
entradaA_MUX[29] => saida_MUX.DATAA
entradaA_MUX[30] => saida_MUX.DATAA
entradaA_MUX[31] => saida_MUX.DATAA
entradaB_MUX[0] => saida_MUX.DATAB
entradaB_MUX[1] => saida_MUX.DATAB
entradaB_MUX[2] => saida_MUX.DATAB
entradaB_MUX[3] => saida_MUX.DATAB
entradaB_MUX[4] => saida_MUX.DATAB
entradaB_MUX[5] => saida_MUX.DATAB
entradaB_MUX[6] => saida_MUX.DATAB
entradaB_MUX[7] => saida_MUX.DATAB
entradaB_MUX[8] => saida_MUX.DATAB
entradaB_MUX[9] => saida_MUX.DATAB
entradaB_MUX[10] => saida_MUX.DATAB
entradaB_MUX[11] => saida_MUX.DATAB
entradaB_MUX[12] => saida_MUX.DATAB
entradaB_MUX[13] => saida_MUX.DATAB
entradaB_MUX[14] => saida_MUX.DATAB
entradaB_MUX[15] => saida_MUX.DATAB
entradaB_MUX[16] => saida_MUX.DATAB
entradaB_MUX[17] => saida_MUX.DATAB
entradaB_MUX[18] => saida_MUX.DATAB
entradaB_MUX[19] => saida_MUX.DATAB
entradaB_MUX[20] => saida_MUX.DATAB
entradaB_MUX[21] => saida_MUX.DATAB
entradaB_MUX[22] => saida_MUX.DATAB
entradaB_MUX[23] => saida_MUX.DATAB
entradaB_MUX[24] => saida_MUX.DATAB
entradaB_MUX[25] => saida_MUX.DATAB
entradaB_MUX[26] => saida_MUX.DATAB
entradaB_MUX[27] => saida_MUX.DATAB
entradaB_MUX[28] => saida_MUX.DATAB
entradaB_MUX[29] => saida_MUX.DATAB
entradaB_MUX[30] => saida_MUX.DATAB
entradaB_MUX[31] => saida_MUX.DATAB
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
saida_MUX[0] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[1] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[2] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[3] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[4] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[5] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[6] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[7] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[8] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[9] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[10] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[11] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[12] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[13] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[14] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[15] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[16] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[17] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[18] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[19] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[20] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[21] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[22] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[23] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[24] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[25] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[26] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[27] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[28] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[29] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[30] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[31] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|IFF:BLOCO_IF|muxGenerico2x1:MUX_JR
entradaA_MUX[0] => saida_MUX.DATAA
entradaA_MUX[1] => saida_MUX.DATAA
entradaA_MUX[2] => saida_MUX.DATAA
entradaA_MUX[3] => saida_MUX.DATAA
entradaA_MUX[4] => saida_MUX.DATAA
entradaA_MUX[5] => saida_MUX.DATAA
entradaA_MUX[6] => saida_MUX.DATAA
entradaA_MUX[7] => saida_MUX.DATAA
entradaA_MUX[8] => saida_MUX.DATAA
entradaA_MUX[9] => saida_MUX.DATAA
entradaA_MUX[10] => saida_MUX.DATAA
entradaA_MUX[11] => saida_MUX.DATAA
entradaA_MUX[12] => saida_MUX.DATAA
entradaA_MUX[13] => saida_MUX.DATAA
entradaA_MUX[14] => saida_MUX.DATAA
entradaA_MUX[15] => saida_MUX.DATAA
entradaA_MUX[16] => saida_MUX.DATAA
entradaA_MUX[17] => saida_MUX.DATAA
entradaA_MUX[18] => saida_MUX.DATAA
entradaA_MUX[19] => saida_MUX.DATAA
entradaA_MUX[20] => saida_MUX.DATAA
entradaA_MUX[21] => saida_MUX.DATAA
entradaA_MUX[22] => saida_MUX.DATAA
entradaA_MUX[23] => saida_MUX.DATAA
entradaA_MUX[24] => saida_MUX.DATAA
entradaA_MUX[25] => saida_MUX.DATAA
entradaA_MUX[26] => saida_MUX.DATAA
entradaA_MUX[27] => saida_MUX.DATAA
entradaA_MUX[28] => saida_MUX.DATAA
entradaA_MUX[29] => saida_MUX.DATAA
entradaA_MUX[30] => saida_MUX.DATAA
entradaA_MUX[31] => saida_MUX.DATAA
entradaB_MUX[0] => saida_MUX.DATAB
entradaB_MUX[1] => saida_MUX.DATAB
entradaB_MUX[2] => saida_MUX.DATAB
entradaB_MUX[3] => saida_MUX.DATAB
entradaB_MUX[4] => saida_MUX.DATAB
entradaB_MUX[5] => saida_MUX.DATAB
entradaB_MUX[6] => saida_MUX.DATAB
entradaB_MUX[7] => saida_MUX.DATAB
entradaB_MUX[8] => saida_MUX.DATAB
entradaB_MUX[9] => saida_MUX.DATAB
entradaB_MUX[10] => saida_MUX.DATAB
entradaB_MUX[11] => saida_MUX.DATAB
entradaB_MUX[12] => saida_MUX.DATAB
entradaB_MUX[13] => saida_MUX.DATAB
entradaB_MUX[14] => saida_MUX.DATAB
entradaB_MUX[15] => saida_MUX.DATAB
entradaB_MUX[16] => saida_MUX.DATAB
entradaB_MUX[17] => saida_MUX.DATAB
entradaB_MUX[18] => saida_MUX.DATAB
entradaB_MUX[19] => saida_MUX.DATAB
entradaB_MUX[20] => saida_MUX.DATAB
entradaB_MUX[21] => saida_MUX.DATAB
entradaB_MUX[22] => saida_MUX.DATAB
entradaB_MUX[23] => saida_MUX.DATAB
entradaB_MUX[24] => saida_MUX.DATAB
entradaB_MUX[25] => saida_MUX.DATAB
entradaB_MUX[26] => saida_MUX.DATAB
entradaB_MUX[27] => saida_MUX.DATAB
entradaB_MUX[28] => saida_MUX.DATAB
entradaB_MUX[29] => saida_MUX.DATAB
entradaB_MUX[30] => saida_MUX.DATAB
entradaB_MUX[31] => saida_MUX.DATAB
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
saida_MUX[0] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[1] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[2] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[3] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[4] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[5] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[6] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[7] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[8] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[9] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[10] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[11] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[12] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[13] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[14] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[15] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[16] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[17] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[18] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[19] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[20] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[21] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[22] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[23] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[24] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[25] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[26] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[27] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[28] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[29] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[30] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[31] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|IFF:BLOCO_IF|registradorGenerico:PC_REG
DIN[0] => DOUT[0]~reg0.DATAIN
DIN[1] => DOUT[1]~reg0.DATAIN
DIN[2] => DOUT[2]~reg0.DATAIN
DIN[3] => DOUT[3]~reg0.DATAIN
DIN[4] => DOUT[4]~reg0.DATAIN
DIN[5] => DOUT[5]~reg0.DATAIN
DIN[6] => DOUT[6]~reg0.DATAIN
DIN[7] => DOUT[7]~reg0.DATAIN
DIN[8] => DOUT[8]~reg0.DATAIN
DIN[9] => DOUT[9]~reg0.DATAIN
DIN[10] => DOUT[10]~reg0.DATAIN
DIN[11] => DOUT[11]~reg0.DATAIN
DIN[12] => DOUT[12]~reg0.DATAIN
DIN[13] => DOUT[13]~reg0.DATAIN
DIN[14] => DOUT[14]~reg0.DATAIN
DIN[15] => DOUT[15]~reg0.DATAIN
DIN[16] => DOUT[16]~reg0.DATAIN
DIN[17] => DOUT[17]~reg0.DATAIN
DIN[18] => DOUT[18]~reg0.DATAIN
DIN[19] => DOUT[19]~reg0.DATAIN
DIN[20] => DOUT[20]~reg0.DATAIN
DIN[21] => DOUT[21]~reg0.DATAIN
DIN[22] => DOUT[22]~reg0.DATAIN
DIN[23] => DOUT[23]~reg0.DATAIN
DIN[24] => DOUT[24]~reg0.DATAIN
DIN[25] => DOUT[25]~reg0.DATAIN
DIN[26] => DOUT[26]~reg0.DATAIN
DIN[27] => DOUT[27]~reg0.DATAIN
DIN[28] => DOUT[28]~reg0.DATAIN
DIN[29] => DOUT[29]~reg0.DATAIN
DIN[30] => DOUT[30]~reg0.DATAIN
DIN[31] => DOUT[31]~reg0.DATAIN
DOUT[0] <= DOUT[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DOUT[1] <= DOUT[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DOUT[2] <= DOUT[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DOUT[3] <= DOUT[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DOUT[4] <= DOUT[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DOUT[5] <= DOUT[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DOUT[6] <= DOUT[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DOUT[7] <= DOUT[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DOUT[8] <= DOUT[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DOUT[9] <= DOUT[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DOUT[10] <= DOUT[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DOUT[11] <= DOUT[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DOUT[12] <= DOUT[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DOUT[13] <= DOUT[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DOUT[14] <= DOUT[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DOUT[15] <= DOUT[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DOUT[16] <= DOUT[16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DOUT[17] <= DOUT[17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DOUT[18] <= DOUT[18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DOUT[19] <= DOUT[19]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DOUT[20] <= DOUT[20]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DOUT[21] <= DOUT[21]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DOUT[22] <= DOUT[22]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DOUT[23] <= DOUT[23]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DOUT[24] <= DOUT[24]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DOUT[25] <= DOUT[25]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DOUT[26] <= DOUT[26]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DOUT[27] <= DOUT[27]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DOUT[28] <= DOUT[28]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DOUT[29] <= DOUT[29]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DOUT[30] <= DOUT[30]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DOUT[31] <= DOUT[31]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ENABLE => DOUT[31]~reg0.ENA
ENABLE => DOUT[30]~reg0.ENA
ENABLE => DOUT[29]~reg0.ENA
ENABLE => DOUT[28]~reg0.ENA
ENABLE => DOUT[27]~reg0.ENA
ENABLE => DOUT[26]~reg0.ENA
ENABLE => DOUT[25]~reg0.ENA
ENABLE => DOUT[24]~reg0.ENA
ENABLE => DOUT[23]~reg0.ENA
ENABLE => DOUT[22]~reg0.ENA
ENABLE => DOUT[21]~reg0.ENA
ENABLE => DOUT[20]~reg0.ENA
ENABLE => DOUT[19]~reg0.ENA
ENABLE => DOUT[18]~reg0.ENA
ENABLE => DOUT[17]~reg0.ENA
ENABLE => DOUT[16]~reg0.ENA
ENABLE => DOUT[15]~reg0.ENA
ENABLE => DOUT[14]~reg0.ENA
ENABLE => DOUT[13]~reg0.ENA
ENABLE => DOUT[12]~reg0.ENA
ENABLE => DOUT[11]~reg0.ENA
ENABLE => DOUT[10]~reg0.ENA
ENABLE => DOUT[9]~reg0.ENA
ENABLE => DOUT[8]~reg0.ENA
ENABLE => DOUT[7]~reg0.ENA
ENABLE => DOUT[6]~reg0.ENA
ENABLE => DOUT[5]~reg0.ENA
ENABLE => DOUT[4]~reg0.ENA
ENABLE => DOUT[3]~reg0.ENA
ENABLE => DOUT[2]~reg0.ENA
ENABLE => DOUT[1]~reg0.ENA
ENABLE => DOUT[0]~reg0.ENA
CLK => DOUT[0]~reg0.CLK
CLK => DOUT[1]~reg0.CLK
CLK => DOUT[2]~reg0.CLK
CLK => DOUT[3]~reg0.CLK
CLK => DOUT[4]~reg0.CLK
CLK => DOUT[5]~reg0.CLK
CLK => DOUT[6]~reg0.CLK
CLK => DOUT[7]~reg0.CLK
CLK => DOUT[8]~reg0.CLK
CLK => DOUT[9]~reg0.CLK
CLK => DOUT[10]~reg0.CLK
CLK => DOUT[11]~reg0.CLK
CLK => DOUT[12]~reg0.CLK
CLK => DOUT[13]~reg0.CLK
CLK => DOUT[14]~reg0.CLK
CLK => DOUT[15]~reg0.CLK
CLK => DOUT[16]~reg0.CLK
CLK => DOUT[17]~reg0.CLK
CLK => DOUT[18]~reg0.CLK
CLK => DOUT[19]~reg0.CLK
CLK => DOUT[20]~reg0.CLK
CLK => DOUT[21]~reg0.CLK
CLK => DOUT[22]~reg0.CLK
CLK => DOUT[23]~reg0.CLK
CLK => DOUT[24]~reg0.CLK
CLK => DOUT[25]~reg0.CLK
CLK => DOUT[26]~reg0.CLK
CLK => DOUT[27]~reg0.CLK
CLK => DOUT[28]~reg0.CLK
CLK => DOUT[29]~reg0.CLK
CLK => DOUT[30]~reg0.CLK
CLK => DOUT[31]~reg0.CLK
RST => DOUT[0]~reg0.ACLR
RST => DOUT[1]~reg0.ACLR
RST => DOUT[2]~reg0.ACLR
RST => DOUT[3]~reg0.ACLR
RST => DOUT[4]~reg0.ACLR
RST => DOUT[5]~reg0.ACLR
RST => DOUT[6]~reg0.ACLR
RST => DOUT[7]~reg0.ACLR
RST => DOUT[8]~reg0.ACLR
RST => DOUT[9]~reg0.ACLR
RST => DOUT[10]~reg0.ACLR
RST => DOUT[11]~reg0.ACLR
RST => DOUT[12]~reg0.ACLR
RST => DOUT[13]~reg0.ACLR
RST => DOUT[14]~reg0.ACLR
RST => DOUT[15]~reg0.ACLR
RST => DOUT[16]~reg0.ACLR
RST => DOUT[17]~reg0.ACLR
RST => DOUT[18]~reg0.ACLR
RST => DOUT[19]~reg0.ACLR
RST => DOUT[20]~reg0.ACLR
RST => DOUT[21]~reg0.ACLR
RST => DOUT[22]~reg0.ACLR
RST => DOUT[23]~reg0.ACLR
RST => DOUT[24]~reg0.ACLR
RST => DOUT[25]~reg0.ACLR
RST => DOUT[26]~reg0.ACLR
RST => DOUT[27]~reg0.ACLR
RST => DOUT[28]~reg0.ACLR
RST => DOUT[29]~reg0.ACLR
RST => DOUT[30]~reg0.ACLR
RST => DOUT[31]~reg0.ACLR


|projetoMIPS|IFF:BLOCO_IF|somaConstante:Somador1
entrada[0] => saida[0].DATAIN
entrada[1] => saida[1].DATAIN
entrada[2] => Add0.IN60
entrada[3] => Add0.IN59
entrada[4] => Add0.IN58
entrada[5] => Add0.IN57
entrada[6] => Add0.IN56
entrada[7] => Add0.IN55
entrada[8] => Add0.IN54
entrada[9] => Add0.IN53
entrada[10] => Add0.IN52
entrada[11] => Add0.IN51
entrada[12] => Add0.IN50
entrada[13] => Add0.IN49
entrada[14] => Add0.IN48
entrada[15] => Add0.IN47
entrada[16] => Add0.IN46
entrada[17] => Add0.IN45
entrada[18] => Add0.IN44
entrada[19] => Add0.IN43
entrada[20] => Add0.IN42
entrada[21] => Add0.IN41
entrada[22] => Add0.IN40
entrada[23] => Add0.IN39
entrada[24] => Add0.IN38
entrada[25] => Add0.IN37
entrada[26] => Add0.IN36
entrada[27] => Add0.IN35
entrada[28] => Add0.IN34
entrada[29] => Add0.IN33
entrada[30] => Add0.IN32
entrada[31] => Add0.IN31
saida[0] <= entrada[0].DB_MAX_OUTPUT_PORT_TYPE
saida[1] <= entrada[1].DB_MAX_OUTPUT_PORT_TYPE
saida[2] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
saida[3] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
saida[4] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
saida[5] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
saida[6] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
saida[7] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
saida[8] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
saida[9] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
saida[10] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
saida[11] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
saida[12] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
saida[13] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
saida[14] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
saida[15] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
saida[16] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
saida[17] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
saida[18] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
saida[19] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
saida[20] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
saida[21] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
saida[22] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
saida[23] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
saida[24] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
saida[25] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
saida[26] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
saida[27] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
saida[28] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
saida[29] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
saida[30] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
saida[31] <= Add0.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|IFF:BLOCO_IF|memoriaROM:ROM1
clk => ~NO_FANOUT~
Endereco[0] => ~NO_FANOUT~
Endereco[1] => ~NO_FANOUT~
Endereco[2] => memROM.RADDR
Endereco[3] => memROM.RADDR1
Endereco[4] => memROM.RADDR2
Endereco[5] => memROM.RADDR3
Endereco[6] => memROM.RADDR4
Endereco[7] => memROM.RADDR5
Endereco[8] => ~NO_FANOUT~
Endereco[9] => ~NO_FANOUT~
Endereco[10] => ~NO_FANOUT~
Endereco[11] => ~NO_FANOUT~
Endereco[12] => ~NO_FANOUT~
Endereco[13] => ~NO_FANOUT~
Endereco[14] => ~NO_FANOUT~
Endereco[15] => ~NO_FANOUT~
Endereco[16] => ~NO_FANOUT~
Endereco[17] => ~NO_FANOUT~
Endereco[18] => ~NO_FANOUT~
Endereco[19] => ~NO_FANOUT~
Endereco[20] => ~NO_FANOUT~
Endereco[21] => ~NO_FANOUT~
Endereco[22] => ~NO_FANOUT~
Endereco[23] => ~NO_FANOUT~
Endereco[24] => ~NO_FANOUT~
Endereco[25] => ~NO_FANOUT~
Endereco[26] => ~NO_FANOUT~
Endereco[27] => ~NO_FANOUT~
Endereco[28] => ~NO_FANOUT~
Endereco[29] => ~NO_FANOUT~
Endereco[30] => ~NO_FANOUT~
Endereco[31] => ~NO_FANOUT~
Dado[0] <= memROM.DATAOUT
Dado[1] <= memROM.DATAOUT1
Dado[2] <= memROM.DATAOUT2
Dado[3] <= memROM.DATAOUT3
Dado[4] <= memROM.DATAOUT4
Dado[5] <= memROM.DATAOUT5
Dado[6] <= memROM.DATAOUT6
Dado[7] <= memROM.DATAOUT7
Dado[8] <= memROM.DATAOUT8
Dado[9] <= memROM.DATAOUT9
Dado[10] <= memROM.DATAOUT10
Dado[11] <= memROM.DATAOUT11
Dado[12] <= memROM.DATAOUT12
Dado[13] <= memROM.DATAOUT13
Dado[14] <= memROM.DATAOUT14
Dado[15] <= memROM.DATAOUT15
Dado[16] <= memROM.DATAOUT16
Dado[17] <= memROM.DATAOUT17
Dado[18] <= memROM.DATAOUT18
Dado[19] <= memROM.DATAOUT19
Dado[20] <= memROM.DATAOUT20
Dado[21] <= memROM.DATAOUT21
Dado[22] <= memROM.DATAOUT22
Dado[23] <= memROM.DATAOUT23
Dado[24] <= memROM.DATAOUT24
Dado[25] <= memROM.DATAOUT25
Dado[26] <= memROM.DATAOUT26
Dado[27] <= memROM.DATAOUT27
Dado[28] <= memROM.DATAOUT28
Dado[29] <= memROM.DATAOUT29
Dado[30] <= memROM.DATAOUT30
Dado[31] <= memROM.DATAOUT31


|projetoMIPS|ID:BLOCO_ID
CLK => bancoreg:BANCO_REG.clk
somador_constante_OUT_IF[0] => somador_constante_OUT_ID[0].DATAIN
somador_constante_OUT_IF[1] => somador_constante_OUT_ID[1].DATAIN
somador_constante_OUT_IF[2] => somador_constante_OUT_ID[2].DATAIN
somador_constante_OUT_IF[3] => somador_constante_OUT_ID[3].DATAIN
somador_constante_OUT_IF[4] => somador_constante_OUT_ID[4].DATAIN
somador_constante_OUT_IF[5] => somador_constante_OUT_ID[5].DATAIN
somador_constante_OUT_IF[6] => somador_constante_OUT_ID[6].DATAIN
somador_constante_OUT_IF[7] => somador_constante_OUT_ID[7].DATAIN
somador_constante_OUT_IF[8] => somador_constante_OUT_ID[8].DATAIN
somador_constante_OUT_IF[9] => somador_constante_OUT_ID[9].DATAIN
somador_constante_OUT_IF[10] => somador_constante_OUT_ID[10].DATAIN
somador_constante_OUT_IF[11] => somador_constante_OUT_ID[11].DATAIN
somador_constante_OUT_IF[12] => somador_constante_OUT_ID[12].DATAIN
somador_constante_OUT_IF[13] => somador_constante_OUT_ID[13].DATAIN
somador_constante_OUT_IF[14] => somador_constante_OUT_ID[14].DATAIN
somador_constante_OUT_IF[15] => somador_constante_OUT_ID[15].DATAIN
somador_constante_OUT_IF[16] => somador_constante_OUT_ID[16].DATAIN
somador_constante_OUT_IF[17] => somador_constante_OUT_ID[17].DATAIN
somador_constante_OUT_IF[18] => somador_constante_OUT_ID[18].DATAIN
somador_constante_OUT_IF[19] => somador_constante_OUT_ID[19].DATAIN
somador_constante_OUT_IF[20] => somador_constante_OUT_ID[20].DATAIN
somador_constante_OUT_IF[21] => somador_constante_OUT_ID[21].DATAIN
somador_constante_OUT_IF[22] => somador_constante_OUT_ID[22].DATAIN
somador_constante_OUT_IF[23] => somador_constante_OUT_ID[23].DATAIN
somador_constante_OUT_IF[24] => somador_constante_OUT_ID[24].DATAIN
somador_constante_OUT_IF[25] => somador_constante_OUT_ID[25].DATAIN
somador_constante_OUT_IF[26] => somador_constante_OUT_ID[26].DATAIN
somador_constante_OUT_IF[27] => somador_constante_OUT_ID[27].DATAIN
somador_constante_OUT_IF[28] => somador_constante_OUT_ID[28].DATAIN
somador_constante_OUT_IF[29] => somador_constante_OUT_ID[29].DATAIN
somador_constante_OUT_IF[30] => somador_constante_OUT_ID[30].DATAIN
somador_constante_OUT_IF[31] => somador_constante_OUT_ID[31].DATAIN
MUX_DADO_BANCO[0] => bancoreg:BANCO_REG.dadoEscritaC[0]
MUX_DADO_BANCO[1] => bancoreg:BANCO_REG.dadoEscritaC[1]
MUX_DADO_BANCO[2] => bancoreg:BANCO_REG.dadoEscritaC[2]
MUX_DADO_BANCO[3] => bancoreg:BANCO_REG.dadoEscritaC[3]
MUX_DADO_BANCO[4] => bancoreg:BANCO_REG.dadoEscritaC[4]
MUX_DADO_BANCO[5] => bancoreg:BANCO_REG.dadoEscritaC[5]
MUX_DADO_BANCO[6] => bancoreg:BANCO_REG.dadoEscritaC[6]
MUX_DADO_BANCO[7] => bancoreg:BANCO_REG.dadoEscritaC[7]
MUX_DADO_BANCO[8] => bancoreg:BANCO_REG.dadoEscritaC[8]
MUX_DADO_BANCO[9] => bancoreg:BANCO_REG.dadoEscritaC[9]
MUX_DADO_BANCO[10] => bancoreg:BANCO_REG.dadoEscritaC[10]
MUX_DADO_BANCO[11] => bancoreg:BANCO_REG.dadoEscritaC[11]
MUX_DADO_BANCO[12] => bancoreg:BANCO_REG.dadoEscritaC[12]
MUX_DADO_BANCO[13] => bancoreg:BANCO_REG.dadoEscritaC[13]
MUX_DADO_BANCO[14] => bancoreg:BANCO_REG.dadoEscritaC[14]
MUX_DADO_BANCO[15] => bancoreg:BANCO_REG.dadoEscritaC[15]
MUX_DADO_BANCO[16] => bancoreg:BANCO_REG.dadoEscritaC[16]
MUX_DADO_BANCO[17] => bancoreg:BANCO_REG.dadoEscritaC[17]
MUX_DADO_BANCO[18] => bancoreg:BANCO_REG.dadoEscritaC[18]
MUX_DADO_BANCO[19] => bancoreg:BANCO_REG.dadoEscritaC[19]
MUX_DADO_BANCO[20] => bancoreg:BANCO_REG.dadoEscritaC[20]
MUX_DADO_BANCO[21] => bancoreg:BANCO_REG.dadoEscritaC[21]
MUX_DADO_BANCO[22] => bancoreg:BANCO_REG.dadoEscritaC[22]
MUX_DADO_BANCO[23] => bancoreg:BANCO_REG.dadoEscritaC[23]
MUX_DADO_BANCO[24] => bancoreg:BANCO_REG.dadoEscritaC[24]
MUX_DADO_BANCO[25] => bancoreg:BANCO_REG.dadoEscritaC[25]
MUX_DADO_BANCO[26] => bancoreg:BANCO_REG.dadoEscritaC[26]
MUX_DADO_BANCO[27] => bancoreg:BANCO_REG.dadoEscritaC[27]
MUX_DADO_BANCO[28] => bancoreg:BANCO_REG.dadoEscritaC[28]
MUX_DADO_BANCO[29] => bancoreg:BANCO_REG.dadoEscritaC[29]
MUX_DADO_BANCO[30] => bancoreg:BANCO_REG.dadoEscritaC[30]
MUX_DADO_BANCO[31] => bancoreg:BANCO_REG.dadoEscritaC[31]
ROM_OUT_ID[0] => decoder:decoderInstru1.FUNCT[0]
ROM_OUT_ID[0] => decoderfunct:decoderFUNCT.FUNCT[0]
ROM_OUT_ID[0] => muxgenerico2x1:MUX_ORI_ANDI_IMEDIATO.entradaA_MUX[0]
ROM_OUT_ID[0] => muxgenerico2x1:MUX_ORI_ANDI_IMEDIATO.entradaB_MUX[0]
ROM_OUT_ID[1] => decoder:decoderInstru1.FUNCT[1]
ROM_OUT_ID[1] => decoderfunct:decoderFUNCT.FUNCT[1]
ROM_OUT_ID[1] => muxgenerico2x1:MUX_ORI_ANDI_IMEDIATO.entradaA_MUX[1]
ROM_OUT_ID[1] => muxgenerico2x1:MUX_ORI_ANDI_IMEDIATO.entradaB_MUX[1]
ROM_OUT_ID[2] => decoder:decoderInstru1.FUNCT[2]
ROM_OUT_ID[2] => decoderfunct:decoderFUNCT.FUNCT[2]
ROM_OUT_ID[2] => muxgenerico2x1:MUX_ORI_ANDI_IMEDIATO.entradaA_MUX[2]
ROM_OUT_ID[2] => muxgenerico2x1:MUX_ORI_ANDI_IMEDIATO.entradaB_MUX[2]
ROM_OUT_ID[3] => decoder:decoderInstru1.FUNCT[3]
ROM_OUT_ID[3] => decoderfunct:decoderFUNCT.FUNCT[3]
ROM_OUT_ID[3] => muxgenerico2x1:MUX_ORI_ANDI_IMEDIATO.entradaA_MUX[3]
ROM_OUT_ID[3] => muxgenerico2x1:MUX_ORI_ANDI_IMEDIATO.entradaB_MUX[3]
ROM_OUT_ID[4] => decoder:decoderInstru1.FUNCT[4]
ROM_OUT_ID[4] => decoderfunct:decoderFUNCT.FUNCT[4]
ROM_OUT_ID[4] => muxgenerico2x1:MUX_ORI_ANDI_IMEDIATO.entradaA_MUX[4]
ROM_OUT_ID[4] => muxgenerico2x1:MUX_ORI_ANDI_IMEDIATO.entradaB_MUX[4]
ROM_OUT_ID[5] => decoder:decoderInstru1.FUNCT[5]
ROM_OUT_ID[5] => decoderfunct:decoderFUNCT.FUNCT[5]
ROM_OUT_ID[5] => muxgenerico2x1:MUX_ORI_ANDI_IMEDIATO.entradaA_MUX[5]
ROM_OUT_ID[5] => muxgenerico2x1:MUX_ORI_ANDI_IMEDIATO.entradaB_MUX[5]
ROM_OUT_ID[6] => muxgenerico2x1:MUX_ORI_ANDI_IMEDIATO.entradaA_MUX[6]
ROM_OUT_ID[6] => muxgenerico2x1:MUX_ORI_ANDI_IMEDIATO.entradaB_MUX[6]
ROM_OUT_ID[7] => muxgenerico2x1:MUX_ORI_ANDI_IMEDIATO.entradaA_MUX[7]
ROM_OUT_ID[7] => muxgenerico2x1:MUX_ORI_ANDI_IMEDIATO.entradaB_MUX[7]
ROM_OUT_ID[8] => muxgenerico2x1:MUX_ORI_ANDI_IMEDIATO.entradaA_MUX[8]
ROM_OUT_ID[8] => muxgenerico2x1:MUX_ORI_ANDI_IMEDIATO.entradaB_MUX[8]
ROM_OUT_ID[9] => muxgenerico2x1:MUX_ORI_ANDI_IMEDIATO.entradaA_MUX[9]
ROM_OUT_ID[9] => muxgenerico2x1:MUX_ORI_ANDI_IMEDIATO.entradaB_MUX[9]
ROM_OUT_ID[10] => muxgenerico2x1:MUX_ORI_ANDI_IMEDIATO.entradaA_MUX[10]
ROM_OUT_ID[10] => muxgenerico2x1:MUX_ORI_ANDI_IMEDIATO.entradaB_MUX[10]
ROM_OUT_ID[11] => muxgenerico4x1:MUX_RD_RT.E1[0]
ROM_OUT_ID[11] => muxgenerico2x1:MUX_ORI_ANDI_IMEDIATO.entradaA_MUX[11]
ROM_OUT_ID[11] => muxgenerico2x1:MUX_ORI_ANDI_IMEDIATO.entradaB_MUX[11]
ROM_OUT_ID[12] => muxgenerico4x1:MUX_RD_RT.E1[1]
ROM_OUT_ID[12] => muxgenerico2x1:MUX_ORI_ANDI_IMEDIATO.entradaA_MUX[12]
ROM_OUT_ID[12] => muxgenerico2x1:MUX_ORI_ANDI_IMEDIATO.entradaB_MUX[12]
ROM_OUT_ID[13] => muxgenerico4x1:MUX_RD_RT.E1[2]
ROM_OUT_ID[13] => muxgenerico2x1:MUX_ORI_ANDI_IMEDIATO.entradaA_MUX[13]
ROM_OUT_ID[13] => muxgenerico2x1:MUX_ORI_ANDI_IMEDIATO.entradaB_MUX[13]
ROM_OUT_ID[14] => muxgenerico4x1:MUX_RD_RT.E1[3]
ROM_OUT_ID[14] => muxgenerico2x1:MUX_ORI_ANDI_IMEDIATO.entradaA_MUX[14]
ROM_OUT_ID[14] => muxgenerico2x1:MUX_ORI_ANDI_IMEDIATO.entradaB_MUX[14]
ROM_OUT_ID[15] => muxgenerico4x1:MUX_RD_RT.E1[4]
ROM_OUT_ID[15] => muxgenerico2x1:MUX_ORI_ANDI_IMEDIATO.entradaA_MUX[31]
ROM_OUT_ID[15] => muxgenerico2x1:MUX_ORI_ANDI_IMEDIATO.entradaA_MUX[30]
ROM_OUT_ID[15] => muxgenerico2x1:MUX_ORI_ANDI_IMEDIATO.entradaA_MUX[29]
ROM_OUT_ID[15] => muxgenerico2x1:MUX_ORI_ANDI_IMEDIATO.entradaA_MUX[28]
ROM_OUT_ID[15] => muxgenerico2x1:MUX_ORI_ANDI_IMEDIATO.entradaA_MUX[27]
ROM_OUT_ID[15] => muxgenerico2x1:MUX_ORI_ANDI_IMEDIATO.entradaA_MUX[26]
ROM_OUT_ID[15] => muxgenerico2x1:MUX_ORI_ANDI_IMEDIATO.entradaA_MUX[25]
ROM_OUT_ID[15] => muxgenerico2x1:MUX_ORI_ANDI_IMEDIATO.entradaA_MUX[24]
ROM_OUT_ID[15] => muxgenerico2x1:MUX_ORI_ANDI_IMEDIATO.entradaA_MUX[23]
ROM_OUT_ID[15] => muxgenerico2x1:MUX_ORI_ANDI_IMEDIATO.entradaA_MUX[22]
ROM_OUT_ID[15] => muxgenerico2x1:MUX_ORI_ANDI_IMEDIATO.entradaA_MUX[21]
ROM_OUT_ID[15] => muxgenerico2x1:MUX_ORI_ANDI_IMEDIATO.entradaA_MUX[20]
ROM_OUT_ID[15] => muxgenerico2x1:MUX_ORI_ANDI_IMEDIATO.entradaA_MUX[19]
ROM_OUT_ID[15] => muxgenerico2x1:MUX_ORI_ANDI_IMEDIATO.entradaA_MUX[18]
ROM_OUT_ID[15] => muxgenerico2x1:MUX_ORI_ANDI_IMEDIATO.entradaA_MUX[17]
ROM_OUT_ID[15] => muxgenerico2x1:MUX_ORI_ANDI_IMEDIATO.entradaA_MUX[16]
ROM_OUT_ID[15] => muxgenerico2x1:MUX_ORI_ANDI_IMEDIATO.entradaA_MUX[15]
ROM_OUT_ID[15] => muxgenerico2x1:MUX_ORI_ANDI_IMEDIATO.entradaB_MUX[15]
ROM_OUT_ID[16] => muxgenerico4x1:MUX_RD_RT.E0[0]
ROM_OUT_ID[16] => bancoreg:BANCO_REG.enderecoB[0]
ROM_OUT_ID[17] => muxgenerico4x1:MUX_RD_RT.E0[1]
ROM_OUT_ID[17] => bancoreg:BANCO_REG.enderecoB[1]
ROM_OUT_ID[18] => muxgenerico4x1:MUX_RD_RT.E0[2]
ROM_OUT_ID[18] => bancoreg:BANCO_REG.enderecoB[2]
ROM_OUT_ID[19] => muxgenerico4x1:MUX_RD_RT.E0[3]
ROM_OUT_ID[19] => bancoreg:BANCO_REG.enderecoB[3]
ROM_OUT_ID[20] => muxgenerico4x1:MUX_RD_RT.E0[4]
ROM_OUT_ID[20] => bancoreg:BANCO_REG.enderecoB[4]
ROM_OUT_ID[21] => bancoreg:BANCO_REG.enderecoA[0]
ROM_OUT_ID[22] => bancoreg:BANCO_REG.enderecoA[1]
ROM_OUT_ID[23] => bancoreg:BANCO_REG.enderecoA[2]
ROM_OUT_ID[24] => bancoreg:BANCO_REG.enderecoA[3]
ROM_OUT_ID[25] => bancoreg:BANCO_REG.enderecoA[4]
ROM_OUT_ID[26] => decoder:decoderInstru1.OPCODE[0]
ROM_OUT_ID[26] => decoderopcode:decoderOPCODE.OPCODE[0]
ROM_OUT_ID[27] => decoder:decoderInstru1.OPCODE[1]
ROM_OUT_ID[27] => decoderopcode:decoderOPCODE.OPCODE[1]
ROM_OUT_ID[28] => decoder:decoderInstru1.OPCODE[2]
ROM_OUT_ID[28] => decoderopcode:decoderOPCODE.OPCODE[2]
ROM_OUT_ID[29] => decoder:decoderInstru1.OPCODE[3]
ROM_OUT_ID[29] => decoderopcode:decoderOPCODE.OPCODE[3]
ROM_OUT_ID[30] => decoder:decoderInstru1.OPCODE[4]
ROM_OUT_ID[30] => decoderopcode:decoderOPCODE.OPCODE[4]
ROM_OUT_ID[31] => decoder:decoderInstru1.OPCODE[5]
ROM_OUT_ID[31] => decoderopcode:decoderOPCODE.OPCODE[5]
somador_constante_OUT_ID[0] <= somador_constante_OUT_IF[0].DB_MAX_OUTPUT_PORT_TYPE
somador_constante_OUT_ID[1] <= somador_constante_OUT_IF[1].DB_MAX_OUTPUT_PORT_TYPE
somador_constante_OUT_ID[2] <= somador_constante_OUT_IF[2].DB_MAX_OUTPUT_PORT_TYPE
somador_constante_OUT_ID[3] <= somador_constante_OUT_IF[3].DB_MAX_OUTPUT_PORT_TYPE
somador_constante_OUT_ID[4] <= somador_constante_OUT_IF[4].DB_MAX_OUTPUT_PORT_TYPE
somador_constante_OUT_ID[5] <= somador_constante_OUT_IF[5].DB_MAX_OUTPUT_PORT_TYPE
somador_constante_OUT_ID[6] <= somador_constante_OUT_IF[6].DB_MAX_OUTPUT_PORT_TYPE
somador_constante_OUT_ID[7] <= somador_constante_OUT_IF[7].DB_MAX_OUTPUT_PORT_TYPE
somador_constante_OUT_ID[8] <= somador_constante_OUT_IF[8].DB_MAX_OUTPUT_PORT_TYPE
somador_constante_OUT_ID[9] <= somador_constante_OUT_IF[9].DB_MAX_OUTPUT_PORT_TYPE
somador_constante_OUT_ID[10] <= somador_constante_OUT_IF[10].DB_MAX_OUTPUT_PORT_TYPE
somador_constante_OUT_ID[11] <= somador_constante_OUT_IF[11].DB_MAX_OUTPUT_PORT_TYPE
somador_constante_OUT_ID[12] <= somador_constante_OUT_IF[12].DB_MAX_OUTPUT_PORT_TYPE
somador_constante_OUT_ID[13] <= somador_constante_OUT_IF[13].DB_MAX_OUTPUT_PORT_TYPE
somador_constante_OUT_ID[14] <= somador_constante_OUT_IF[14].DB_MAX_OUTPUT_PORT_TYPE
somador_constante_OUT_ID[15] <= somador_constante_OUT_IF[15].DB_MAX_OUTPUT_PORT_TYPE
somador_constante_OUT_ID[16] <= somador_constante_OUT_IF[16].DB_MAX_OUTPUT_PORT_TYPE
somador_constante_OUT_ID[17] <= somador_constante_OUT_IF[17].DB_MAX_OUTPUT_PORT_TYPE
somador_constante_OUT_ID[18] <= somador_constante_OUT_IF[18].DB_MAX_OUTPUT_PORT_TYPE
somador_constante_OUT_ID[19] <= somador_constante_OUT_IF[19].DB_MAX_OUTPUT_PORT_TYPE
somador_constante_OUT_ID[20] <= somador_constante_OUT_IF[20].DB_MAX_OUTPUT_PORT_TYPE
somador_constante_OUT_ID[21] <= somador_constante_OUT_IF[21].DB_MAX_OUTPUT_PORT_TYPE
somador_constante_OUT_ID[22] <= somador_constante_OUT_IF[22].DB_MAX_OUTPUT_PORT_TYPE
somador_constante_OUT_ID[23] <= somador_constante_OUT_IF[23].DB_MAX_OUTPUT_PORT_TYPE
somador_constante_OUT_ID[24] <= somador_constante_OUT_IF[24].DB_MAX_OUTPUT_PORT_TYPE
somador_constante_OUT_ID[25] <= somador_constante_OUT_IF[25].DB_MAX_OUTPUT_PORT_TYPE
somador_constante_OUT_ID[26] <= somador_constante_OUT_IF[26].DB_MAX_OUTPUT_PORT_TYPE
somador_constante_OUT_ID[27] <= somador_constante_OUT_IF[27].DB_MAX_OUTPUT_PORT_TYPE
somador_constante_OUT_ID[28] <= somador_constante_OUT_IF[28].DB_MAX_OUTPUT_PORT_TYPE
somador_constante_OUT_ID[29] <= somador_constante_OUT_IF[29].DB_MAX_OUTPUT_PORT_TYPE
somador_constante_OUT_ID[30] <= somador_constante_OUT_IF[30].DB_MAX_OUTPUT_PORT_TYPE
somador_constante_OUT_ID[31] <= somador_constante_OUT_IF[31].DB_MAX_OUTPUT_PORT_TYPE
RS_OUT_ID[0] <= bancoreg:BANCO_REG.saidaA[0]
RS_OUT_ID[1] <= bancoreg:BANCO_REG.saidaA[1]
RS_OUT_ID[2] <= bancoreg:BANCO_REG.saidaA[2]
RS_OUT_ID[3] <= bancoreg:BANCO_REG.saidaA[3]
RS_OUT_ID[4] <= bancoreg:BANCO_REG.saidaA[4]
RS_OUT_ID[5] <= bancoreg:BANCO_REG.saidaA[5]
RS_OUT_ID[6] <= bancoreg:BANCO_REG.saidaA[6]
RS_OUT_ID[7] <= bancoreg:BANCO_REG.saidaA[7]
RS_OUT_ID[8] <= bancoreg:BANCO_REG.saidaA[8]
RS_OUT_ID[9] <= bancoreg:BANCO_REG.saidaA[9]
RS_OUT_ID[10] <= bancoreg:BANCO_REG.saidaA[10]
RS_OUT_ID[11] <= bancoreg:BANCO_REG.saidaA[11]
RS_OUT_ID[12] <= bancoreg:BANCO_REG.saidaA[12]
RS_OUT_ID[13] <= bancoreg:BANCO_REG.saidaA[13]
RS_OUT_ID[14] <= bancoreg:BANCO_REG.saidaA[14]
RS_OUT_ID[15] <= bancoreg:BANCO_REG.saidaA[15]
RS_OUT_ID[16] <= bancoreg:BANCO_REG.saidaA[16]
RS_OUT_ID[17] <= bancoreg:BANCO_REG.saidaA[17]
RS_OUT_ID[18] <= bancoreg:BANCO_REG.saidaA[18]
RS_OUT_ID[19] <= bancoreg:BANCO_REG.saidaA[19]
RS_OUT_ID[20] <= bancoreg:BANCO_REG.saidaA[20]
RS_OUT_ID[21] <= bancoreg:BANCO_REG.saidaA[21]
RS_OUT_ID[22] <= bancoreg:BANCO_REG.saidaA[22]
RS_OUT_ID[23] <= bancoreg:BANCO_REG.saidaA[23]
RS_OUT_ID[24] <= bancoreg:BANCO_REG.saidaA[24]
RS_OUT_ID[25] <= bancoreg:BANCO_REG.saidaA[25]
RS_OUT_ID[26] <= bancoreg:BANCO_REG.saidaA[26]
RS_OUT_ID[27] <= bancoreg:BANCO_REG.saidaA[27]
RS_OUT_ID[28] <= bancoreg:BANCO_REG.saidaA[28]
RS_OUT_ID[29] <= bancoreg:BANCO_REG.saidaA[29]
RS_OUT_ID[30] <= bancoreg:BANCO_REG.saidaA[30]
RS_OUT_ID[31] <= bancoreg:BANCO_REG.saidaA[31]
RT_OUT_ID[0] <= bancoreg:BANCO_REG.saidaB[0]
RT_OUT_ID[1] <= bancoreg:BANCO_REG.saidaB[1]
RT_OUT_ID[2] <= bancoreg:BANCO_REG.saidaB[2]
RT_OUT_ID[3] <= bancoreg:BANCO_REG.saidaB[3]
RT_OUT_ID[4] <= bancoreg:BANCO_REG.saidaB[4]
RT_OUT_ID[5] <= bancoreg:BANCO_REG.saidaB[5]
RT_OUT_ID[6] <= bancoreg:BANCO_REG.saidaB[6]
RT_OUT_ID[7] <= bancoreg:BANCO_REG.saidaB[7]
RT_OUT_ID[8] <= bancoreg:BANCO_REG.saidaB[8]
RT_OUT_ID[9] <= bancoreg:BANCO_REG.saidaB[9]
RT_OUT_ID[10] <= bancoreg:BANCO_REG.saidaB[10]
RT_OUT_ID[11] <= bancoreg:BANCO_REG.saidaB[11]
RT_OUT_ID[12] <= bancoreg:BANCO_REG.saidaB[12]
RT_OUT_ID[13] <= bancoreg:BANCO_REG.saidaB[13]
RT_OUT_ID[14] <= bancoreg:BANCO_REG.saidaB[14]
RT_OUT_ID[15] <= bancoreg:BANCO_REG.saidaB[15]
RT_OUT_ID[16] <= bancoreg:BANCO_REG.saidaB[16]
RT_OUT_ID[17] <= bancoreg:BANCO_REG.saidaB[17]
RT_OUT_ID[18] <= bancoreg:BANCO_REG.saidaB[18]
RT_OUT_ID[19] <= bancoreg:BANCO_REG.saidaB[19]
RT_OUT_ID[20] <= bancoreg:BANCO_REG.saidaB[20]
RT_OUT_ID[21] <= bancoreg:BANCO_REG.saidaB[21]
RT_OUT_ID[22] <= bancoreg:BANCO_REG.saidaB[22]
RT_OUT_ID[23] <= bancoreg:BANCO_REG.saidaB[23]
RT_OUT_ID[24] <= bancoreg:BANCO_REG.saidaB[24]
RT_OUT_ID[25] <= bancoreg:BANCO_REG.saidaB[25]
RT_OUT_ID[26] <= bancoreg:BANCO_REG.saidaB[26]
RT_OUT_ID[27] <= bancoreg:BANCO_REG.saidaB[27]
RT_OUT_ID[28] <= bancoreg:BANCO_REG.saidaB[28]
RT_OUT_ID[29] <= bancoreg:BANCO_REG.saidaB[29]
RT_OUT_ID[30] <= bancoreg:BANCO_REG.saidaB[30]
RT_OUT_ID[31] <= bancoreg:BANCO_REG.saidaB[31]
imediato_estendido_ID[0] <= muxgenerico2x1:MUX_ORI_ANDI_IMEDIATO.saida_MUX[0]
imediato_estendido_ID[1] <= muxgenerico2x1:MUX_ORI_ANDI_IMEDIATO.saida_MUX[1]
imediato_estendido_ID[2] <= muxgenerico2x1:MUX_ORI_ANDI_IMEDIATO.saida_MUX[2]
imediato_estendido_ID[3] <= muxgenerico2x1:MUX_ORI_ANDI_IMEDIATO.saida_MUX[3]
imediato_estendido_ID[4] <= muxgenerico2x1:MUX_ORI_ANDI_IMEDIATO.saida_MUX[4]
imediato_estendido_ID[5] <= muxgenerico2x1:MUX_ORI_ANDI_IMEDIATO.saida_MUX[5]
imediato_estendido_ID[6] <= muxgenerico2x1:MUX_ORI_ANDI_IMEDIATO.saida_MUX[6]
imediato_estendido_ID[7] <= muxgenerico2x1:MUX_ORI_ANDI_IMEDIATO.saida_MUX[7]
imediato_estendido_ID[8] <= muxgenerico2x1:MUX_ORI_ANDI_IMEDIATO.saida_MUX[8]
imediato_estendido_ID[9] <= muxgenerico2x1:MUX_ORI_ANDI_IMEDIATO.saida_MUX[9]
imediato_estendido_ID[10] <= muxgenerico2x1:MUX_ORI_ANDI_IMEDIATO.saida_MUX[10]
imediato_estendido_ID[11] <= muxgenerico2x1:MUX_ORI_ANDI_IMEDIATO.saida_MUX[11]
imediato_estendido_ID[12] <= muxgenerico2x1:MUX_ORI_ANDI_IMEDIATO.saida_MUX[12]
imediato_estendido_ID[13] <= muxgenerico2x1:MUX_ORI_ANDI_IMEDIATO.saida_MUX[13]
imediato_estendido_ID[14] <= muxgenerico2x1:MUX_ORI_ANDI_IMEDIATO.saida_MUX[14]
imediato_estendido_ID[15] <= muxgenerico2x1:MUX_ORI_ANDI_IMEDIATO.saida_MUX[15]
imediato_estendido_ID[16] <= muxgenerico2x1:MUX_ORI_ANDI_IMEDIATO.saida_MUX[16]
imediato_estendido_ID[17] <= muxgenerico2x1:MUX_ORI_ANDI_IMEDIATO.saida_MUX[17]
imediato_estendido_ID[18] <= muxgenerico2x1:MUX_ORI_ANDI_IMEDIATO.saida_MUX[18]
imediato_estendido_ID[19] <= muxgenerico2x1:MUX_ORI_ANDI_IMEDIATO.saida_MUX[19]
imediato_estendido_ID[20] <= muxgenerico2x1:MUX_ORI_ANDI_IMEDIATO.saida_MUX[20]
imediato_estendido_ID[21] <= muxgenerico2x1:MUX_ORI_ANDI_IMEDIATO.saida_MUX[21]
imediato_estendido_ID[22] <= muxgenerico2x1:MUX_ORI_ANDI_IMEDIATO.saida_MUX[22]
imediato_estendido_ID[23] <= muxgenerico2x1:MUX_ORI_ANDI_IMEDIATO.saida_MUX[23]
imediato_estendido_ID[24] <= muxgenerico2x1:MUX_ORI_ANDI_IMEDIATO.saida_MUX[24]
imediato_estendido_ID[25] <= muxgenerico2x1:MUX_ORI_ANDI_IMEDIATO.saida_MUX[25]
imediato_estendido_ID[26] <= muxgenerico2x1:MUX_ORI_ANDI_IMEDIATO.saida_MUX[26]
imediato_estendido_ID[27] <= muxgenerico2x1:MUX_ORI_ANDI_IMEDIATO.saida_MUX[27]
imediato_estendido_ID[28] <= muxgenerico2x1:MUX_ORI_ANDI_IMEDIATO.saida_MUX[28]
imediato_estendido_ID[29] <= muxgenerico2x1:MUX_ORI_ANDI_IMEDIATO.saida_MUX[29]
imediato_estendido_ID[30] <= muxgenerico2x1:MUX_ORI_ANDI_IMEDIATO.saida_MUX[30]
imediato_estendido_ID[31] <= muxgenerico2x1:MUX_ORI_ANDI_IMEDIATO.saida_MUX[31]
decoder_OUT_ID[0] <= decoder:decoderInstru1.OUTPUT[0]
decoder_OUT_ID[1] <= decoder:decoderInstru1.OUTPUT[1]
decoder_OUT_ID[2] <= decoder:decoderInstru1.OUTPUT[2]
decoder_OUT_ID[3] <= decoder:decoderInstru1.OUTPUT[3]
decoder_OUT_ID[4] <= decoder:decoderInstru1.OUTPUT[4]
decoder_OUT_ID[5] <= decoder:decoderInstru1.OUTPUT[5]
decoder_OUT_ID[6] <= decoder:decoderInstru1.OUTPUT[6]
decoder_OUT_ID[7] <= decoder:decoderInstru1.OUTPUT[7]
decoder_OUT_ID[8] <= decoder:decoderInstru1.OUTPUT[8]
decoder_OUT_ID[9] <= decoder:decoderInstru1.OUTPUT[9]
decoder_OUT_ID[10] <= decoder:decoderInstru1.OUTPUT[10]
decoder_OUT_ID[11] <= decoder:decoderInstru1.OUTPUT[11]
decoder_OUT_ID[12] <= decoder:decoderInstru1.OUTPUT[12]
decoder_OUT_ID[13] <= decoder:decoderInstru1.OUTPUT[13]
operacao_ULA_ID[0] <= muxgenerico2x1:MUX_FUNCT_OPCODE.saida_MUX[0]
operacao_ULA_ID[1] <= muxgenerico2x1:MUX_FUNCT_OPCODE.saida_MUX[1]
operacao_ULA_ID[2] <= muxgenerico2x1:MUX_FUNCT_OPCODE.saida_MUX[2]


|projetoMIPS|ID:BLOCO_ID|Decoder:decoderInstru1
OPCODE[0] => Equal1.IN5
OPCODE[0] => Equal2.IN5
OPCODE[0] => Equal3.IN4
OPCODE[0] => Equal4.IN5
OPCODE[0] => Equal5.IN3
OPCODE[0] => Equal6.IN4
OPCODE[0] => Equal7.IN3
OPCODE[0] => Equal13.IN5
OPCODE[0] => Equal14.IN5
OPCODE[0] => Equal15.IN4
OPCODE[0] => Equal16.IN5
OPCODE[0] => Equal17.IN5
OPCODE[1] => Equal1.IN4
OPCODE[1] => Equal2.IN4
OPCODE[1] => Equal3.IN5
OPCODE[1] => Equal4.IN2
OPCODE[1] => Equal5.IN2
OPCODE[1] => Equal6.IN3
OPCODE[1] => Equal7.IN5
OPCODE[1] => Equal13.IN4
OPCODE[1] => Equal14.IN3
OPCODE[1] => Equal15.IN3
OPCODE[1] => Equal16.IN4
OPCODE[1] => Equal17.IN4
OPCODE[2] => Equal1.IN3
OPCODE[2] => Equal2.IN3
OPCODE[2] => Equal3.IN3
OPCODE[2] => Equal4.IN4
OPCODE[2] => Equal5.IN5
OPCODE[2] => Equal6.IN2
OPCODE[2] => Equal7.IN2
OPCODE[2] => Equal13.IN3
OPCODE[2] => Equal14.IN4
OPCODE[2] => Equal15.IN5
OPCODE[2] => Equal16.IN1
OPCODE[2] => Equal17.IN2
OPCODE[3] => Equal1.IN2
OPCODE[3] => Equal2.IN2
OPCODE[3] => Equal3.IN2
OPCODE[3] => Equal4.IN3
OPCODE[3] => Equal5.IN4
OPCODE[3] => Equal6.IN5
OPCODE[3] => Equal7.IN4
OPCODE[3] => Equal13.IN2
OPCODE[3] => Equal14.IN2
OPCODE[3] => Equal15.IN2
OPCODE[3] => Equal16.IN3
OPCODE[3] => Equal17.IN1
OPCODE[4] => Equal1.IN1
OPCODE[4] => Equal2.IN1
OPCODE[4] => Equal3.IN1
OPCODE[4] => Equal4.IN1
OPCODE[4] => Equal5.IN1
OPCODE[4] => Equal6.IN1
OPCODE[4] => Equal7.IN1
OPCODE[4] => Equal13.IN1
OPCODE[4] => Equal14.IN1
OPCODE[4] => Equal15.IN1
OPCODE[4] => Equal16.IN0
OPCODE[4] => Equal17.IN0
OPCODE[5] => Equal1.IN0
OPCODE[5] => Equal2.IN0
OPCODE[5] => Equal3.IN0
OPCODE[5] => Equal4.IN0
OPCODE[5] => Equal5.IN0
OPCODE[5] => Equal6.IN0
OPCODE[5] => Equal7.IN0
OPCODE[5] => Equal13.IN0
OPCODE[5] => Equal14.IN0
OPCODE[5] => Equal15.IN0
OPCODE[5] => Equal16.IN2
OPCODE[5] => Equal17.IN3
FUNCT[0] => Equal0.IN4
FUNCT[0] => Equal8.IN4
FUNCT[0] => Equal9.IN3
FUNCT[0] => Equal10.IN5
FUNCT[0] => Equal11.IN3
FUNCT[0] => Equal12.IN2
FUNCT[1] => Equal0.IN3
FUNCT[1] => Equal8.IN3
FUNCT[1] => Equal9.IN5
FUNCT[1] => Equal10.IN2
FUNCT[1] => Equal11.IN2
FUNCT[1] => Equal12.IN5
FUNCT[2] => Equal0.IN2
FUNCT[2] => Equal8.IN2
FUNCT[2] => Equal9.IN2
FUNCT[2] => Equal10.IN4
FUNCT[2] => Equal11.IN5
FUNCT[2] => Equal12.IN1
FUNCT[3] => Equal0.IN5
FUNCT[3] => Equal8.IN1
FUNCT[3] => Equal9.IN1
FUNCT[3] => Equal10.IN1
FUNCT[3] => Equal11.IN1
FUNCT[3] => Equal12.IN4
FUNCT[4] => Equal0.IN1
FUNCT[4] => Equal8.IN0
FUNCT[4] => Equal9.IN0
FUNCT[4] => Equal10.IN0
FUNCT[4] => Equal11.IN0
FUNCT[4] => Equal12.IN0
FUNCT[5] => Equal0.IN0
FUNCT[5] => Equal8.IN5
FUNCT[5] => Equal9.IN4
FUNCT[5] => Equal10.IN3
FUNCT[5] => Equal11.IN4
FUNCT[5] => Equal12.IN3
OUTPUT[0] <= OUTPUT.DB_MAX_OUTPUT_PORT_TYPE
OUTPUT[1] <= Equal17.DB_MAX_OUTPUT_PORT_TYPE
OUTPUT[2] <= OUTPUT.DB_MAX_OUTPUT_PORT_TYPE
OUTPUT[3] <= OUTPUT.DB_MAX_OUTPUT_PORT_TYPE
OUTPUT[4] <= OUTPUT.DB_MAX_OUTPUT_PORT_TYPE
OUTPUT[5] <= OUTPUT.DB_MAX_OUTPUT_PORT_TYPE
OUTPUT[6] <= OUTPUT.DB_MAX_OUTPUT_PORT_TYPE
OUTPUT[7] <= OUTPUT.DB_MAX_OUTPUT_PORT_TYPE
OUTPUT[8] <= OUTPUT.DB_MAX_OUTPUT_PORT_TYPE
OUTPUT[9] <= OUTPUT.DB_MAX_OUTPUT_PORT_TYPE
OUTPUT[10] <= OUTPUT.DB_MAX_OUTPUT_PORT_TYPE
OUTPUT[11] <= OUTPUT.DB_MAX_OUTPUT_PORT_TYPE
OUTPUT[12] <= OUTPUT.DB_MAX_OUTPUT_PORT_TYPE
OUTPUT[13] <= OUTPUT.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|ID:BLOCO_ID|DecoderOpcode:decoderOPCODE
OPCODE[0] => Equal0.IN3
OPCODE[0] => Equal1.IN5
OPCODE[0] => Equal2.IN3
OPCODE[0] => Equal3.IN4
OPCODE[0] => Equal4.IN5
OPCODE[0] => Equal5.IN4
OPCODE[0] => Equal6.IN5
OPCODE[0] => Equal7.IN4
OPCODE[0] => Equal8.IN5
OPCODE[0] => Equal9.IN5
OPCODE[1] => Equal0.IN5
OPCODE[1] => Equal1.IN2
OPCODE[1] => Equal2.IN2
OPCODE[1] => Equal3.IN3
OPCODE[1] => Equal4.IN4
OPCODE[1] => Equal5.IN5
OPCODE[1] => Equal6.IN3
OPCODE[1] => Equal7.IN3
OPCODE[1] => Equal8.IN4
OPCODE[1] => Equal9.IN4
OPCODE[2] => Equal0.IN2
OPCODE[2] => Equal1.IN4
OPCODE[2] => Equal2.IN5
OPCODE[2] => Equal3.IN2
OPCODE[2] => Equal4.IN3
OPCODE[2] => Equal5.IN3
OPCODE[2] => Equal6.IN4
OPCODE[2] => Equal7.IN5
OPCODE[2] => Equal8.IN1
OPCODE[2] => Equal9.IN2
OPCODE[3] => Equal0.IN4
OPCODE[3] => Equal1.IN3
OPCODE[3] => Equal2.IN4
OPCODE[3] => Equal3.IN5
OPCODE[3] => Equal4.IN2
OPCODE[3] => Equal5.IN2
OPCODE[3] => Equal6.IN2
OPCODE[3] => Equal7.IN2
OPCODE[3] => Equal8.IN3
OPCODE[3] => Equal9.IN1
OPCODE[4] => Equal0.IN1
OPCODE[4] => Equal1.IN1
OPCODE[4] => Equal2.IN1
OPCODE[4] => Equal3.IN1
OPCODE[4] => Equal4.IN1
OPCODE[4] => Equal5.IN1
OPCODE[4] => Equal6.IN1
OPCODE[4] => Equal7.IN1
OPCODE[4] => Equal8.IN0
OPCODE[4] => Equal9.IN0
OPCODE[5] => Equal0.IN0
OPCODE[5] => Equal1.IN0
OPCODE[5] => Equal2.IN0
OPCODE[5] => Equal3.IN0
OPCODE[5] => Equal4.IN0
OPCODE[5] => Equal5.IN0
OPCODE[5] => Equal6.IN0
OPCODE[5] => Equal7.IN0
OPCODE[5] => Equal8.IN2
OPCODE[5] => Equal9.IN3
OUTPUT_OP[0] <= OUTPUT_OP.DB_MAX_OUTPUT_PORT_TYPE
OUTPUT_OP[1] <= OUTPUT_OP.DB_MAX_OUTPUT_PORT_TYPE
OUTPUT_OP[2] <= OUTPUT_OP.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|ID:BLOCO_ID|DecoderFunct:decoderFUNCT
FUNCT[0] => Equal0.IN4
FUNCT[0] => Equal1.IN2
FUNCT[0] => Equal2.IN5
FUNCT[0] => Equal3.IN3
FUNCT[0] => Equal4.IN3
FUNCT[0] => Equal5.IN4
FUNCT[1] => Equal0.IN3
FUNCT[1] => Equal1.IN5
FUNCT[1] => Equal2.IN2
FUNCT[1] => Equal3.IN2
FUNCT[1] => Equal4.IN5
FUNCT[1] => Equal5.IN3
FUNCT[2] => Equal0.IN2
FUNCT[2] => Equal1.IN1
FUNCT[2] => Equal2.IN4
FUNCT[2] => Equal3.IN5
FUNCT[2] => Equal4.IN2
FUNCT[2] => Equal5.IN2
FUNCT[3] => Equal0.IN5
FUNCT[3] => Equal1.IN4
FUNCT[3] => Equal2.IN1
FUNCT[3] => Equal3.IN1
FUNCT[3] => Equal4.IN1
FUNCT[3] => Equal5.IN1
FUNCT[4] => Equal0.IN1
FUNCT[4] => Equal1.IN0
FUNCT[4] => Equal2.IN0
FUNCT[4] => Equal3.IN0
FUNCT[4] => Equal4.IN0
FUNCT[4] => Equal5.IN0
FUNCT[5] => Equal0.IN0
FUNCT[5] => Equal1.IN3
FUNCT[5] => Equal2.IN3
FUNCT[5] => Equal3.IN4
FUNCT[5] => Equal4.IN4
FUNCT[5] => Equal5.IN5
OUTPUT_FUN[0] <= OUTPUT_FUN.DB_MAX_OUTPUT_PORT_TYPE
OUTPUT_FUN[1] <= OUTPUT_FUN.DB_MAX_OUTPUT_PORT_TYPE
OUTPUT_FUN[2] <= OUTPUT_FUN.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|ID:BLOCO_ID|muxGenerico2x1:MUX_FUNCT_OPCODE
entradaA_MUX[0] => saida_MUX.DATAA
entradaA_MUX[1] => saida_MUX.DATAA
entradaA_MUX[2] => saida_MUX.DATAA
entradaB_MUX[0] => saida_MUX.DATAB
entradaB_MUX[1] => saida_MUX.DATAB
entradaB_MUX[2] => saida_MUX.DATAB
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
saida_MUX[0] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[1] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[2] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|ID:BLOCO_ID|muxGenerico4x1:MUX_RD_RT
E0[0] => MUX_OUT.DATAB
E0[1] => MUX_OUT.DATAB
E0[2] => MUX_OUT.DATAB
E0[3] => MUX_OUT.DATAB
E0[4] => MUX_OUT.DATAB
E1[0] => MUX_OUT.DATAB
E1[1] => MUX_OUT.DATAB
E1[2] => MUX_OUT.DATAB
E1[3] => MUX_OUT.DATAB
E1[4] => MUX_OUT.DATAB
E2[0] => MUX_OUT.DATAB
E2[1] => MUX_OUT.DATAB
E2[2] => MUX_OUT.DATAB
E2[3] => MUX_OUT.DATAB
E2[4] => MUX_OUT.DATAB
E3[0] => MUX_OUT.DATAA
E3[1] => MUX_OUT.DATAA
E3[2] => MUX_OUT.DATAA
E3[3] => MUX_OUT.DATAA
E3[4] => MUX_OUT.DATAA
SEL_MUX[0] => Equal0.IN0
SEL_MUX[0] => Equal1.IN1
SEL_MUX[0] => Equal2.IN1
SEL_MUX[1] => Equal0.IN1
SEL_MUX[1] => Equal1.IN0
SEL_MUX[1] => Equal2.IN0
MUX_OUT[0] <= MUX_OUT.DB_MAX_OUTPUT_PORT_TYPE
MUX_OUT[1] <= MUX_OUT.DB_MAX_OUTPUT_PORT_TYPE
MUX_OUT[2] <= MUX_OUT.DB_MAX_OUTPUT_PORT_TYPE
MUX_OUT[3] <= MUX_OUT.DB_MAX_OUTPUT_PORT_TYPE
MUX_OUT[4] <= MUX_OUT.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|ID:BLOCO_ID|bancoReg:BANCO_REG
clk => registrador~37.CLK
clk => registrador~0.CLK
clk => registrador~1.CLK
clk => registrador~2.CLK
clk => registrador~3.CLK
clk => registrador~4.CLK
clk => registrador~5.CLK
clk => registrador~6.CLK
clk => registrador~7.CLK
clk => registrador~8.CLK
clk => registrador~9.CLK
clk => registrador~10.CLK
clk => registrador~11.CLK
clk => registrador~12.CLK
clk => registrador~13.CLK
clk => registrador~14.CLK
clk => registrador~15.CLK
clk => registrador~16.CLK
clk => registrador~17.CLK
clk => registrador~18.CLK
clk => registrador~19.CLK
clk => registrador~20.CLK
clk => registrador~21.CLK
clk => registrador~22.CLK
clk => registrador~23.CLK
clk => registrador~24.CLK
clk => registrador~25.CLK
clk => registrador~26.CLK
clk => registrador~27.CLK
clk => registrador~28.CLK
clk => registrador~29.CLK
clk => registrador~30.CLK
clk => registrador~31.CLK
clk => registrador~32.CLK
clk => registrador~33.CLK
clk => registrador~34.CLK
clk => registrador~35.CLK
clk => registrador~36.CLK
clk => registrador.CLK0
enderecoA[0] => Equal1.IN30
enderecoA[0] => registrador.PORTBRADDR
enderecoA[1] => Equal1.IN29
enderecoA[1] => registrador.PORTBRADDR1
enderecoA[2] => Equal1.IN28
enderecoA[2] => registrador.PORTBRADDR2
enderecoA[3] => Equal1.IN27
enderecoA[3] => registrador.PORTBRADDR3
enderecoA[4] => Equal1.IN26
enderecoA[4] => registrador.PORTBRADDR4
enderecoB[0] => Equal0.IN30
enderecoB[0] => registrador.RADDR
enderecoB[1] => Equal0.IN29
enderecoB[1] => registrador.RADDR1
enderecoB[2] => Equal0.IN28
enderecoB[2] => registrador.RADDR2
enderecoB[3] => Equal0.IN27
enderecoB[3] => registrador.RADDR3
enderecoB[4] => Equal0.IN26
enderecoB[4] => registrador.RADDR4
enderecoC[0] => registrador~4.DATAIN
enderecoC[0] => registrador.WADDR
enderecoC[1] => registrador~3.DATAIN
enderecoC[1] => registrador.WADDR1
enderecoC[2] => registrador~2.DATAIN
enderecoC[2] => registrador.WADDR2
enderecoC[3] => registrador~1.DATAIN
enderecoC[3] => registrador.WADDR3
enderecoC[4] => registrador~0.DATAIN
enderecoC[4] => registrador.WADDR4
dadoEscritaC[0] => registrador~36.DATAIN
dadoEscritaC[0] => registrador.DATAIN
dadoEscritaC[1] => registrador~35.DATAIN
dadoEscritaC[1] => registrador.DATAIN1
dadoEscritaC[2] => registrador~34.DATAIN
dadoEscritaC[2] => registrador.DATAIN2
dadoEscritaC[3] => registrador~33.DATAIN
dadoEscritaC[3] => registrador.DATAIN3
dadoEscritaC[4] => registrador~32.DATAIN
dadoEscritaC[4] => registrador.DATAIN4
dadoEscritaC[5] => registrador~31.DATAIN
dadoEscritaC[5] => registrador.DATAIN5
dadoEscritaC[6] => registrador~30.DATAIN
dadoEscritaC[6] => registrador.DATAIN6
dadoEscritaC[7] => registrador~29.DATAIN
dadoEscritaC[7] => registrador.DATAIN7
dadoEscritaC[8] => registrador~28.DATAIN
dadoEscritaC[8] => registrador.DATAIN8
dadoEscritaC[9] => registrador~27.DATAIN
dadoEscritaC[9] => registrador.DATAIN9
dadoEscritaC[10] => registrador~26.DATAIN
dadoEscritaC[10] => registrador.DATAIN10
dadoEscritaC[11] => registrador~25.DATAIN
dadoEscritaC[11] => registrador.DATAIN11
dadoEscritaC[12] => registrador~24.DATAIN
dadoEscritaC[12] => registrador.DATAIN12
dadoEscritaC[13] => registrador~23.DATAIN
dadoEscritaC[13] => registrador.DATAIN13
dadoEscritaC[14] => registrador~22.DATAIN
dadoEscritaC[14] => registrador.DATAIN14
dadoEscritaC[15] => registrador~21.DATAIN
dadoEscritaC[15] => registrador.DATAIN15
dadoEscritaC[16] => registrador~20.DATAIN
dadoEscritaC[16] => registrador.DATAIN16
dadoEscritaC[17] => registrador~19.DATAIN
dadoEscritaC[17] => registrador.DATAIN17
dadoEscritaC[18] => registrador~18.DATAIN
dadoEscritaC[18] => registrador.DATAIN18
dadoEscritaC[19] => registrador~17.DATAIN
dadoEscritaC[19] => registrador.DATAIN19
dadoEscritaC[20] => registrador~16.DATAIN
dadoEscritaC[20] => registrador.DATAIN20
dadoEscritaC[21] => registrador~15.DATAIN
dadoEscritaC[21] => registrador.DATAIN21
dadoEscritaC[22] => registrador~14.DATAIN
dadoEscritaC[22] => registrador.DATAIN22
dadoEscritaC[23] => registrador~13.DATAIN
dadoEscritaC[23] => registrador.DATAIN23
dadoEscritaC[24] => registrador~12.DATAIN
dadoEscritaC[24] => registrador.DATAIN24
dadoEscritaC[25] => registrador~11.DATAIN
dadoEscritaC[25] => registrador.DATAIN25
dadoEscritaC[26] => registrador~10.DATAIN
dadoEscritaC[26] => registrador.DATAIN26
dadoEscritaC[27] => registrador~9.DATAIN
dadoEscritaC[27] => registrador.DATAIN27
dadoEscritaC[28] => registrador~8.DATAIN
dadoEscritaC[28] => registrador.DATAIN28
dadoEscritaC[29] => registrador~7.DATAIN
dadoEscritaC[29] => registrador.DATAIN29
dadoEscritaC[30] => registrador~6.DATAIN
dadoEscritaC[30] => registrador.DATAIN30
dadoEscritaC[31] => registrador~5.DATAIN
dadoEscritaC[31] => registrador.DATAIN31
escreveC => registrador~37.DATAIN
escreveC => registrador.WE
saidaA[0] <= saidaA.DB_MAX_OUTPUT_PORT_TYPE
saidaA[1] <= saidaA.DB_MAX_OUTPUT_PORT_TYPE
saidaA[2] <= saidaA.DB_MAX_OUTPUT_PORT_TYPE
saidaA[3] <= saidaA.DB_MAX_OUTPUT_PORT_TYPE
saidaA[4] <= saidaA.DB_MAX_OUTPUT_PORT_TYPE
saidaA[5] <= saidaA.DB_MAX_OUTPUT_PORT_TYPE
saidaA[6] <= saidaA.DB_MAX_OUTPUT_PORT_TYPE
saidaA[7] <= saidaA.DB_MAX_OUTPUT_PORT_TYPE
saidaA[8] <= saidaA.DB_MAX_OUTPUT_PORT_TYPE
saidaA[9] <= saidaA.DB_MAX_OUTPUT_PORT_TYPE
saidaA[10] <= saidaA.DB_MAX_OUTPUT_PORT_TYPE
saidaA[11] <= saidaA.DB_MAX_OUTPUT_PORT_TYPE
saidaA[12] <= saidaA.DB_MAX_OUTPUT_PORT_TYPE
saidaA[13] <= saidaA.DB_MAX_OUTPUT_PORT_TYPE
saidaA[14] <= saidaA.DB_MAX_OUTPUT_PORT_TYPE
saidaA[15] <= saidaA.DB_MAX_OUTPUT_PORT_TYPE
saidaA[16] <= saidaA.DB_MAX_OUTPUT_PORT_TYPE
saidaA[17] <= saidaA.DB_MAX_OUTPUT_PORT_TYPE
saidaA[18] <= saidaA.DB_MAX_OUTPUT_PORT_TYPE
saidaA[19] <= saidaA.DB_MAX_OUTPUT_PORT_TYPE
saidaA[20] <= saidaA.DB_MAX_OUTPUT_PORT_TYPE
saidaA[21] <= saidaA.DB_MAX_OUTPUT_PORT_TYPE
saidaA[22] <= saidaA.DB_MAX_OUTPUT_PORT_TYPE
saidaA[23] <= saidaA.DB_MAX_OUTPUT_PORT_TYPE
saidaA[24] <= saidaA.DB_MAX_OUTPUT_PORT_TYPE
saidaA[25] <= saidaA.DB_MAX_OUTPUT_PORT_TYPE
saidaA[26] <= saidaA.DB_MAX_OUTPUT_PORT_TYPE
saidaA[27] <= saidaA.DB_MAX_OUTPUT_PORT_TYPE
saidaA[28] <= saidaA.DB_MAX_OUTPUT_PORT_TYPE
saidaA[29] <= saidaA.DB_MAX_OUTPUT_PORT_TYPE
saidaA[30] <= saidaA.DB_MAX_OUTPUT_PORT_TYPE
saidaA[31] <= saidaA.DB_MAX_OUTPUT_PORT_TYPE
saidaB[0] <= saidaB.DB_MAX_OUTPUT_PORT_TYPE
saidaB[1] <= saidaB.DB_MAX_OUTPUT_PORT_TYPE
saidaB[2] <= saidaB.DB_MAX_OUTPUT_PORT_TYPE
saidaB[3] <= saidaB.DB_MAX_OUTPUT_PORT_TYPE
saidaB[4] <= saidaB.DB_MAX_OUTPUT_PORT_TYPE
saidaB[5] <= saidaB.DB_MAX_OUTPUT_PORT_TYPE
saidaB[6] <= saidaB.DB_MAX_OUTPUT_PORT_TYPE
saidaB[7] <= saidaB.DB_MAX_OUTPUT_PORT_TYPE
saidaB[8] <= saidaB.DB_MAX_OUTPUT_PORT_TYPE
saidaB[9] <= saidaB.DB_MAX_OUTPUT_PORT_TYPE
saidaB[10] <= saidaB.DB_MAX_OUTPUT_PORT_TYPE
saidaB[11] <= saidaB.DB_MAX_OUTPUT_PORT_TYPE
saidaB[12] <= saidaB.DB_MAX_OUTPUT_PORT_TYPE
saidaB[13] <= saidaB.DB_MAX_OUTPUT_PORT_TYPE
saidaB[14] <= saidaB.DB_MAX_OUTPUT_PORT_TYPE
saidaB[15] <= saidaB.DB_MAX_OUTPUT_PORT_TYPE
saidaB[16] <= saidaB.DB_MAX_OUTPUT_PORT_TYPE
saidaB[17] <= saidaB.DB_MAX_OUTPUT_PORT_TYPE
saidaB[18] <= saidaB.DB_MAX_OUTPUT_PORT_TYPE
saidaB[19] <= saidaB.DB_MAX_OUTPUT_PORT_TYPE
saidaB[20] <= saidaB.DB_MAX_OUTPUT_PORT_TYPE
saidaB[21] <= saidaB.DB_MAX_OUTPUT_PORT_TYPE
saidaB[22] <= saidaB.DB_MAX_OUTPUT_PORT_TYPE
saidaB[23] <= saidaB.DB_MAX_OUTPUT_PORT_TYPE
saidaB[24] <= saidaB.DB_MAX_OUTPUT_PORT_TYPE
saidaB[25] <= saidaB.DB_MAX_OUTPUT_PORT_TYPE
saidaB[26] <= saidaB.DB_MAX_OUTPUT_PORT_TYPE
saidaB[27] <= saidaB.DB_MAX_OUTPUT_PORT_TYPE
saidaB[28] <= saidaB.DB_MAX_OUTPUT_PORT_TYPE
saidaB[29] <= saidaB.DB_MAX_OUTPUT_PORT_TYPE
saidaB[30] <= saidaB.DB_MAX_OUTPUT_PORT_TYPE
saidaB[31] <= saidaB.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|ID:BLOCO_ID|muxGenerico2x1:MUX_ORI_ANDI_IMEDIATO
entradaA_MUX[0] => saida_MUX.DATAA
entradaA_MUX[1] => saida_MUX.DATAA
entradaA_MUX[2] => saida_MUX.DATAA
entradaA_MUX[3] => saida_MUX.DATAA
entradaA_MUX[4] => saida_MUX.DATAA
entradaA_MUX[5] => saida_MUX.DATAA
entradaA_MUX[6] => saida_MUX.DATAA
entradaA_MUX[7] => saida_MUX.DATAA
entradaA_MUX[8] => saida_MUX.DATAA
entradaA_MUX[9] => saida_MUX.DATAA
entradaA_MUX[10] => saida_MUX.DATAA
entradaA_MUX[11] => saida_MUX.DATAA
entradaA_MUX[12] => saida_MUX.DATAA
entradaA_MUX[13] => saida_MUX.DATAA
entradaA_MUX[14] => saida_MUX.DATAA
entradaA_MUX[15] => saida_MUX.DATAA
entradaA_MUX[16] => saida_MUX.DATAA
entradaA_MUX[17] => saida_MUX.DATAA
entradaA_MUX[18] => saida_MUX.DATAA
entradaA_MUX[19] => saida_MUX.DATAA
entradaA_MUX[20] => saida_MUX.DATAA
entradaA_MUX[21] => saida_MUX.DATAA
entradaA_MUX[22] => saida_MUX.DATAA
entradaA_MUX[23] => saida_MUX.DATAA
entradaA_MUX[24] => saida_MUX.DATAA
entradaA_MUX[25] => saida_MUX.DATAA
entradaA_MUX[26] => saida_MUX.DATAA
entradaA_MUX[27] => saida_MUX.DATAA
entradaA_MUX[28] => saida_MUX.DATAA
entradaA_MUX[29] => saida_MUX.DATAA
entradaA_MUX[30] => saida_MUX.DATAA
entradaA_MUX[31] => saida_MUX.DATAA
entradaB_MUX[0] => saida_MUX.DATAB
entradaB_MUX[1] => saida_MUX.DATAB
entradaB_MUX[2] => saida_MUX.DATAB
entradaB_MUX[3] => saida_MUX.DATAB
entradaB_MUX[4] => saida_MUX.DATAB
entradaB_MUX[5] => saida_MUX.DATAB
entradaB_MUX[6] => saida_MUX.DATAB
entradaB_MUX[7] => saida_MUX.DATAB
entradaB_MUX[8] => saida_MUX.DATAB
entradaB_MUX[9] => saida_MUX.DATAB
entradaB_MUX[10] => saida_MUX.DATAB
entradaB_MUX[11] => saida_MUX.DATAB
entradaB_MUX[12] => saida_MUX.DATAB
entradaB_MUX[13] => saida_MUX.DATAB
entradaB_MUX[14] => saida_MUX.DATAB
entradaB_MUX[15] => saida_MUX.DATAB
entradaB_MUX[16] => saida_MUX.DATAB
entradaB_MUX[17] => saida_MUX.DATAB
entradaB_MUX[18] => saida_MUX.DATAB
entradaB_MUX[19] => saida_MUX.DATAB
entradaB_MUX[20] => saida_MUX.DATAB
entradaB_MUX[21] => saida_MUX.DATAB
entradaB_MUX[22] => saida_MUX.DATAB
entradaB_MUX[23] => saida_MUX.DATAB
entradaB_MUX[24] => saida_MUX.DATAB
entradaB_MUX[25] => saida_MUX.DATAB
entradaB_MUX[26] => saida_MUX.DATAB
entradaB_MUX[27] => saida_MUX.DATAB
entradaB_MUX[28] => saida_MUX.DATAB
entradaB_MUX[29] => saida_MUX.DATAB
entradaB_MUX[30] => saida_MUX.DATAB
entradaB_MUX[31] => saida_MUX.DATAB
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
saida_MUX[0] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[1] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[2] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[3] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[4] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[5] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[6] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[7] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[8] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[9] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[10] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[11] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[12] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[13] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[14] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[15] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[16] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[17] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[18] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[19] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[20] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[21] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[22] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[23] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[24] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[25] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[26] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[27] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[28] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[29] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[30] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[31] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX
CLK => ~NO_FANOUT~
decoder_OUT[0] => ~NO_FANOUT~
decoder_OUT[1] => ~NO_FANOUT~
decoder_OUT[2] => ~NO_FANOUT~
decoder_OUT[3] => ~NO_FANOUT~
decoder_OUT[4] => ~NO_FANOUT~
decoder_OUT[5] => ~NO_FANOUT~
decoder_OUT[6] => ~NO_FANOUT~
decoder_OUT[7] => muxgenerico2x1:MUX_RT_IMEDIATO.seletor_MUX
decoder_OUT[8] => ~NO_FANOUT~
decoder_OUT[9] => ~NO_FANOUT~
decoder_OUT[10] => ~NO_FANOUT~
decoder_OUT[11] => ~NO_FANOUT~
decoder_OUT[12] => ~NO_FANOUT~
decoder_OUT[13] => ~NO_FANOUT~
somador_constante_OUT_ID[0] => somadorgenerico:Somador2.entradaA[0]
somador_constante_OUT_ID[0] => PC_constante_EX[0].DATAIN
somador_constante_OUT_ID[1] => somadorgenerico:Somador2.entradaA[1]
somador_constante_OUT_ID[1] => PC_constante_EX[1].DATAIN
somador_constante_OUT_ID[2] => somadorgenerico:Somador2.entradaA[2]
somador_constante_OUT_ID[2] => PC_constante_EX[2].DATAIN
somador_constante_OUT_ID[3] => somadorgenerico:Somador2.entradaA[3]
somador_constante_OUT_ID[3] => PC_constante_EX[3].DATAIN
somador_constante_OUT_ID[4] => somadorgenerico:Somador2.entradaA[4]
somador_constante_OUT_ID[4] => PC_constante_EX[4].DATAIN
somador_constante_OUT_ID[5] => somadorgenerico:Somador2.entradaA[5]
somador_constante_OUT_ID[5] => PC_constante_EX[5].DATAIN
somador_constante_OUT_ID[6] => somadorgenerico:Somador2.entradaA[6]
somador_constante_OUT_ID[6] => PC_constante_EX[6].DATAIN
somador_constante_OUT_ID[7] => somadorgenerico:Somador2.entradaA[7]
somador_constante_OUT_ID[7] => PC_constante_EX[7].DATAIN
somador_constante_OUT_ID[8] => somadorgenerico:Somador2.entradaA[8]
somador_constante_OUT_ID[8] => PC_constante_EX[8].DATAIN
somador_constante_OUT_ID[9] => somadorgenerico:Somador2.entradaA[9]
somador_constante_OUT_ID[9] => PC_constante_EX[9].DATAIN
somador_constante_OUT_ID[10] => somadorgenerico:Somador2.entradaA[10]
somador_constante_OUT_ID[10] => PC_constante_EX[10].DATAIN
somador_constante_OUT_ID[11] => somadorgenerico:Somador2.entradaA[11]
somador_constante_OUT_ID[11] => PC_constante_EX[11].DATAIN
somador_constante_OUT_ID[12] => somadorgenerico:Somador2.entradaA[12]
somador_constante_OUT_ID[12] => PC_constante_EX[12].DATAIN
somador_constante_OUT_ID[13] => somadorgenerico:Somador2.entradaA[13]
somador_constante_OUT_ID[13] => PC_constante_EX[13].DATAIN
somador_constante_OUT_ID[14] => somadorgenerico:Somador2.entradaA[14]
somador_constante_OUT_ID[14] => PC_constante_EX[14].DATAIN
somador_constante_OUT_ID[15] => somadorgenerico:Somador2.entradaA[15]
somador_constante_OUT_ID[15] => PC_constante_EX[15].DATAIN
somador_constante_OUT_ID[16] => somadorgenerico:Somador2.entradaA[16]
somador_constante_OUT_ID[16] => PC_constante_EX[16].DATAIN
somador_constante_OUT_ID[17] => somadorgenerico:Somador2.entradaA[17]
somador_constante_OUT_ID[17] => PC_constante_EX[17].DATAIN
somador_constante_OUT_ID[18] => somadorgenerico:Somador2.entradaA[18]
somador_constante_OUT_ID[18] => PC_constante_EX[18].DATAIN
somador_constante_OUT_ID[19] => somadorgenerico:Somador2.entradaA[19]
somador_constante_OUT_ID[19] => PC_constante_EX[19].DATAIN
somador_constante_OUT_ID[20] => somadorgenerico:Somador2.entradaA[20]
somador_constante_OUT_ID[20] => PC_constante_EX[20].DATAIN
somador_constante_OUT_ID[21] => somadorgenerico:Somador2.entradaA[21]
somador_constante_OUT_ID[21] => PC_constante_EX[21].DATAIN
somador_constante_OUT_ID[22] => somadorgenerico:Somador2.entradaA[22]
somador_constante_OUT_ID[22] => PC_constante_EX[22].DATAIN
somador_constante_OUT_ID[23] => somadorgenerico:Somador2.entradaA[23]
somador_constante_OUT_ID[23] => PC_constante_EX[23].DATAIN
somador_constante_OUT_ID[24] => somadorgenerico:Somador2.entradaA[24]
somador_constante_OUT_ID[24] => PC_constante_EX[24].DATAIN
somador_constante_OUT_ID[25] => somadorgenerico:Somador2.entradaA[25]
somador_constante_OUT_ID[25] => PC_constante_EX[25].DATAIN
somador_constante_OUT_ID[26] => somadorgenerico:Somador2.entradaA[26]
somador_constante_OUT_ID[26] => PC_constante_EX[26].DATAIN
somador_constante_OUT_ID[27] => somadorgenerico:Somador2.entradaA[27]
somador_constante_OUT_ID[27] => PC_constante_EX[27].DATAIN
somador_constante_OUT_ID[28] => somadorgenerico:Somador2.entradaA[28]
somador_constante_OUT_ID[28] => PC_constante_EX[28].DATAIN
somador_constante_OUT_ID[29] => somadorgenerico:Somador2.entradaA[29]
somador_constante_OUT_ID[29] => PC_constante_EX[29].DATAIN
somador_constante_OUT_ID[30] => somadorgenerico:Somador2.entradaA[30]
somador_constante_OUT_ID[30] => PC_constante_EX[30].DATAIN
somador_constante_OUT_ID[31] => somadorgenerico:Somador2.entradaA[31]
somador_constante_OUT_ID[31] => PC_constante_EX[31].DATAIN
RS_OUT_EX[0] => ulasomasub:ULA1.entradaA[0]
RS_OUT_EX[1] => ulasomasub:ULA1.entradaA[1]
RS_OUT_EX[2] => ulasomasub:ULA1.entradaA[2]
RS_OUT_EX[3] => ulasomasub:ULA1.entradaA[3]
RS_OUT_EX[4] => ulasomasub:ULA1.entradaA[4]
RS_OUT_EX[5] => ulasomasub:ULA1.entradaA[5]
RS_OUT_EX[6] => ulasomasub:ULA1.entradaA[6]
RS_OUT_EX[7] => ulasomasub:ULA1.entradaA[7]
RS_OUT_EX[8] => ulasomasub:ULA1.entradaA[8]
RS_OUT_EX[9] => ulasomasub:ULA1.entradaA[9]
RS_OUT_EX[10] => ulasomasub:ULA1.entradaA[10]
RS_OUT_EX[11] => ulasomasub:ULA1.entradaA[11]
RS_OUT_EX[12] => ulasomasub:ULA1.entradaA[12]
RS_OUT_EX[13] => ulasomasub:ULA1.entradaA[13]
RS_OUT_EX[14] => ulasomasub:ULA1.entradaA[14]
RS_OUT_EX[15] => ulasomasub:ULA1.entradaA[15]
RS_OUT_EX[16] => ulasomasub:ULA1.entradaA[16]
RS_OUT_EX[17] => ulasomasub:ULA1.entradaA[17]
RS_OUT_EX[18] => ulasomasub:ULA1.entradaA[18]
RS_OUT_EX[19] => ulasomasub:ULA1.entradaA[19]
RS_OUT_EX[20] => ulasomasub:ULA1.entradaA[20]
RS_OUT_EX[21] => ulasomasub:ULA1.entradaA[21]
RS_OUT_EX[22] => ulasomasub:ULA1.entradaA[22]
RS_OUT_EX[23] => ulasomasub:ULA1.entradaA[23]
RS_OUT_EX[24] => ulasomasub:ULA1.entradaA[24]
RS_OUT_EX[25] => ulasomasub:ULA1.entradaA[25]
RS_OUT_EX[26] => ulasomasub:ULA1.entradaA[26]
RS_OUT_EX[27] => ulasomasub:ULA1.entradaA[27]
RS_OUT_EX[28] => ulasomasub:ULA1.entradaA[28]
RS_OUT_EX[29] => ulasomasub:ULA1.entradaA[29]
RS_OUT_EX[30] => ulasomasub:ULA1.entradaA[30]
RS_OUT_EX[31] => ulasomasub:ULA1.entradaA[31]
RT_OUT_EX[0] => muxgenerico2x1:MUX_RT_IMEDIATO.entradaA_MUX[0]
RT_OUT_EX[0] => RT_OUT_EXX[0].DATAIN
RT_OUT_EX[1] => muxgenerico2x1:MUX_RT_IMEDIATO.entradaA_MUX[1]
RT_OUT_EX[1] => RT_OUT_EXX[1].DATAIN
RT_OUT_EX[2] => muxgenerico2x1:MUX_RT_IMEDIATO.entradaA_MUX[2]
RT_OUT_EX[2] => RT_OUT_EXX[2].DATAIN
RT_OUT_EX[3] => muxgenerico2x1:MUX_RT_IMEDIATO.entradaA_MUX[3]
RT_OUT_EX[3] => RT_OUT_EXX[3].DATAIN
RT_OUT_EX[4] => muxgenerico2x1:MUX_RT_IMEDIATO.entradaA_MUX[4]
RT_OUT_EX[4] => RT_OUT_EXX[4].DATAIN
RT_OUT_EX[5] => muxgenerico2x1:MUX_RT_IMEDIATO.entradaA_MUX[5]
RT_OUT_EX[5] => RT_OUT_EXX[5].DATAIN
RT_OUT_EX[6] => muxgenerico2x1:MUX_RT_IMEDIATO.entradaA_MUX[6]
RT_OUT_EX[6] => RT_OUT_EXX[6].DATAIN
RT_OUT_EX[7] => muxgenerico2x1:MUX_RT_IMEDIATO.entradaA_MUX[7]
RT_OUT_EX[7] => RT_OUT_EXX[7].DATAIN
RT_OUT_EX[8] => muxgenerico2x1:MUX_RT_IMEDIATO.entradaA_MUX[8]
RT_OUT_EX[8] => RT_OUT_EXX[8].DATAIN
RT_OUT_EX[9] => muxgenerico2x1:MUX_RT_IMEDIATO.entradaA_MUX[9]
RT_OUT_EX[9] => RT_OUT_EXX[9].DATAIN
RT_OUT_EX[10] => muxgenerico2x1:MUX_RT_IMEDIATO.entradaA_MUX[10]
RT_OUT_EX[10] => RT_OUT_EXX[10].DATAIN
RT_OUT_EX[11] => muxgenerico2x1:MUX_RT_IMEDIATO.entradaA_MUX[11]
RT_OUT_EX[11] => RT_OUT_EXX[11].DATAIN
RT_OUT_EX[12] => muxgenerico2x1:MUX_RT_IMEDIATO.entradaA_MUX[12]
RT_OUT_EX[12] => RT_OUT_EXX[12].DATAIN
RT_OUT_EX[13] => muxgenerico2x1:MUX_RT_IMEDIATO.entradaA_MUX[13]
RT_OUT_EX[13] => RT_OUT_EXX[13].DATAIN
RT_OUT_EX[14] => muxgenerico2x1:MUX_RT_IMEDIATO.entradaA_MUX[14]
RT_OUT_EX[14] => RT_OUT_EXX[14].DATAIN
RT_OUT_EX[15] => muxgenerico2x1:MUX_RT_IMEDIATO.entradaA_MUX[15]
RT_OUT_EX[15] => RT_OUT_EXX[15].DATAIN
RT_OUT_EX[16] => muxgenerico2x1:MUX_RT_IMEDIATO.entradaA_MUX[16]
RT_OUT_EX[16] => RT_OUT_EXX[16].DATAIN
RT_OUT_EX[17] => muxgenerico2x1:MUX_RT_IMEDIATO.entradaA_MUX[17]
RT_OUT_EX[17] => RT_OUT_EXX[17].DATAIN
RT_OUT_EX[18] => muxgenerico2x1:MUX_RT_IMEDIATO.entradaA_MUX[18]
RT_OUT_EX[18] => RT_OUT_EXX[18].DATAIN
RT_OUT_EX[19] => muxgenerico2x1:MUX_RT_IMEDIATO.entradaA_MUX[19]
RT_OUT_EX[19] => RT_OUT_EXX[19].DATAIN
RT_OUT_EX[20] => muxgenerico2x1:MUX_RT_IMEDIATO.entradaA_MUX[20]
RT_OUT_EX[20] => RT_OUT_EXX[20].DATAIN
RT_OUT_EX[21] => muxgenerico2x1:MUX_RT_IMEDIATO.entradaA_MUX[21]
RT_OUT_EX[21] => RT_OUT_EXX[21].DATAIN
RT_OUT_EX[22] => muxgenerico2x1:MUX_RT_IMEDIATO.entradaA_MUX[22]
RT_OUT_EX[22] => RT_OUT_EXX[22].DATAIN
RT_OUT_EX[23] => muxgenerico2x1:MUX_RT_IMEDIATO.entradaA_MUX[23]
RT_OUT_EX[23] => RT_OUT_EXX[23].DATAIN
RT_OUT_EX[24] => muxgenerico2x1:MUX_RT_IMEDIATO.entradaA_MUX[24]
RT_OUT_EX[24] => RT_OUT_EXX[24].DATAIN
RT_OUT_EX[25] => muxgenerico2x1:MUX_RT_IMEDIATO.entradaA_MUX[25]
RT_OUT_EX[25] => RT_OUT_EXX[25].DATAIN
RT_OUT_EX[26] => muxgenerico2x1:MUX_RT_IMEDIATO.entradaA_MUX[26]
RT_OUT_EX[26] => RT_OUT_EXX[26].DATAIN
RT_OUT_EX[27] => muxgenerico2x1:MUX_RT_IMEDIATO.entradaA_MUX[27]
RT_OUT_EX[27] => RT_OUT_EXX[27].DATAIN
RT_OUT_EX[28] => muxgenerico2x1:MUX_RT_IMEDIATO.entradaA_MUX[28]
RT_OUT_EX[28] => RT_OUT_EXX[28].DATAIN
RT_OUT_EX[29] => muxgenerico2x1:MUX_RT_IMEDIATO.entradaA_MUX[29]
RT_OUT_EX[29] => RT_OUT_EXX[29].DATAIN
RT_OUT_EX[30] => muxgenerico2x1:MUX_RT_IMEDIATO.entradaA_MUX[30]
RT_OUT_EX[30] => RT_OUT_EXX[30].DATAIN
RT_OUT_EX[31] => muxgenerico2x1:MUX_RT_IMEDIATO.entradaA_MUX[31]
RT_OUT_EX[31] => RT_OUT_EXX[31].DATAIN
imediato_estendido_EX[0] => shiftsinal:ShiftSinal.entrada[0]
imediato_estendido_EX[0] => muxgenerico2x1:MUX_RT_IMEDIATO.entradaB_MUX[0]
imediato_estendido_EX[1] => shiftsinal:ShiftSinal.entrada[1]
imediato_estendido_EX[1] => muxgenerico2x1:MUX_RT_IMEDIATO.entradaB_MUX[1]
imediato_estendido_EX[2] => shiftsinal:ShiftSinal.entrada[2]
imediato_estendido_EX[2] => muxgenerico2x1:MUX_RT_IMEDIATO.entradaB_MUX[2]
imediato_estendido_EX[3] => shiftsinal:ShiftSinal.entrada[3]
imediato_estendido_EX[3] => muxgenerico2x1:MUX_RT_IMEDIATO.entradaB_MUX[3]
imediato_estendido_EX[4] => shiftsinal:ShiftSinal.entrada[4]
imediato_estendido_EX[4] => muxgenerico2x1:MUX_RT_IMEDIATO.entradaB_MUX[4]
imediato_estendido_EX[5] => shiftsinal:ShiftSinal.entrada[5]
imediato_estendido_EX[5] => muxgenerico2x1:MUX_RT_IMEDIATO.entradaB_MUX[5]
imediato_estendido_EX[6] => shiftsinal:ShiftSinal.entrada[6]
imediato_estendido_EX[6] => muxgenerico2x1:MUX_RT_IMEDIATO.entradaB_MUX[6]
imediato_estendido_EX[7] => shiftsinal:ShiftSinal.entrada[7]
imediato_estendido_EX[7] => muxgenerico2x1:MUX_RT_IMEDIATO.entradaB_MUX[7]
imediato_estendido_EX[8] => shiftsinal:ShiftSinal.entrada[8]
imediato_estendido_EX[8] => muxgenerico2x1:MUX_RT_IMEDIATO.entradaB_MUX[8]
imediato_estendido_EX[9] => shiftsinal:ShiftSinal.entrada[9]
imediato_estendido_EX[9] => muxgenerico2x1:MUX_RT_IMEDIATO.entradaB_MUX[9]
imediato_estendido_EX[10] => shiftsinal:ShiftSinal.entrada[10]
imediato_estendido_EX[10] => muxgenerico2x1:MUX_RT_IMEDIATO.entradaB_MUX[10]
imediato_estendido_EX[11] => shiftsinal:ShiftSinal.entrada[11]
imediato_estendido_EX[11] => muxgenerico2x1:MUX_RT_IMEDIATO.entradaB_MUX[11]
imediato_estendido_EX[12] => shiftsinal:ShiftSinal.entrada[12]
imediato_estendido_EX[12] => muxgenerico2x1:MUX_RT_IMEDIATO.entradaB_MUX[12]
imediato_estendido_EX[13] => shiftsinal:ShiftSinal.entrada[13]
imediato_estendido_EX[13] => muxgenerico2x1:MUX_RT_IMEDIATO.entradaB_MUX[13]
imediato_estendido_EX[14] => shiftsinal:ShiftSinal.entrada[14]
imediato_estendido_EX[14] => muxgenerico2x1:MUX_RT_IMEDIATO.entradaB_MUX[14]
imediato_estendido_EX[15] => shiftsinal:ShiftSinal.entrada[15]
imediato_estendido_EX[15] => muxgenerico2x1:MUX_RT_IMEDIATO.entradaB_MUX[15]
imediato_estendido_EX[16] => shiftsinal:ShiftSinal.entrada[16]
imediato_estendido_EX[16] => muxgenerico2x1:MUX_RT_IMEDIATO.entradaB_MUX[16]
imediato_estendido_EX[17] => shiftsinal:ShiftSinal.entrada[17]
imediato_estendido_EX[17] => muxgenerico2x1:MUX_RT_IMEDIATO.entradaB_MUX[17]
imediato_estendido_EX[18] => shiftsinal:ShiftSinal.entrada[18]
imediato_estendido_EX[18] => muxgenerico2x1:MUX_RT_IMEDIATO.entradaB_MUX[18]
imediato_estendido_EX[19] => shiftsinal:ShiftSinal.entrada[19]
imediato_estendido_EX[19] => muxgenerico2x1:MUX_RT_IMEDIATO.entradaB_MUX[19]
imediato_estendido_EX[20] => shiftsinal:ShiftSinal.entrada[20]
imediato_estendido_EX[20] => muxgenerico2x1:MUX_RT_IMEDIATO.entradaB_MUX[20]
imediato_estendido_EX[21] => shiftsinal:ShiftSinal.entrada[21]
imediato_estendido_EX[21] => muxgenerico2x1:MUX_RT_IMEDIATO.entradaB_MUX[21]
imediato_estendido_EX[22] => shiftsinal:ShiftSinal.entrada[22]
imediato_estendido_EX[22] => muxgenerico2x1:MUX_RT_IMEDIATO.entradaB_MUX[22]
imediato_estendido_EX[23] => shiftsinal:ShiftSinal.entrada[23]
imediato_estendido_EX[23] => muxgenerico2x1:MUX_RT_IMEDIATO.entradaB_MUX[23]
imediato_estendido_EX[24] => shiftsinal:ShiftSinal.entrada[24]
imediato_estendido_EX[24] => muxgenerico2x1:MUX_RT_IMEDIATO.entradaB_MUX[24]
imediato_estendido_EX[25] => shiftsinal:ShiftSinal.entrada[25]
imediato_estendido_EX[25] => muxgenerico2x1:MUX_RT_IMEDIATO.entradaB_MUX[25]
imediato_estendido_EX[26] => shiftsinal:ShiftSinal.entrada[26]
imediato_estendido_EX[26] => muxgenerico2x1:MUX_RT_IMEDIATO.entradaB_MUX[26]
imediato_estendido_EX[27] => shiftsinal:ShiftSinal.entrada[27]
imediato_estendido_EX[27] => muxgenerico2x1:MUX_RT_IMEDIATO.entradaB_MUX[27]
imediato_estendido_EX[28] => shiftsinal:ShiftSinal.entrada[28]
imediato_estendido_EX[28] => muxgenerico2x1:MUX_RT_IMEDIATO.entradaB_MUX[28]
imediato_estendido_EX[29] => shiftsinal:ShiftSinal.entrada[29]
imediato_estendido_EX[29] => muxgenerico2x1:MUX_RT_IMEDIATO.entradaB_MUX[29]
imediato_estendido_EX[30] => shiftsinal:ShiftSinal.entrada[30]
imediato_estendido_EX[30] => muxgenerico2x1:MUX_RT_IMEDIATO.entradaB_MUX[30]
imediato_estendido_EX[31] => shiftsinal:ShiftSinal.entrada[31]
imediato_estendido_EX[31] => muxgenerico2x1:MUX_RT_IMEDIATO.entradaB_MUX[31]
ULA_Op[0] => ulasomasub:ULA1.seletor[0]
ULA_Op[1] => ulasomasub:ULA1.seletor[1]
ULA_Op[2] => ulasomasub:ULA1.inverteB
somador_BEQ_OUT[0] <= somadorgenerico:Somador2.saida[0]
somador_BEQ_OUT[1] <= somadorgenerico:Somador2.saida[1]
somador_BEQ_OUT[2] <= somadorgenerico:Somador2.saida[2]
somador_BEQ_OUT[3] <= somadorgenerico:Somador2.saida[3]
somador_BEQ_OUT[4] <= somadorgenerico:Somador2.saida[4]
somador_BEQ_OUT[5] <= somadorgenerico:Somador2.saida[5]
somador_BEQ_OUT[6] <= somadorgenerico:Somador2.saida[6]
somador_BEQ_OUT[7] <= somadorgenerico:Somador2.saida[7]
somador_BEQ_OUT[8] <= somadorgenerico:Somador2.saida[8]
somador_BEQ_OUT[9] <= somadorgenerico:Somador2.saida[9]
somador_BEQ_OUT[10] <= somadorgenerico:Somador2.saida[10]
somador_BEQ_OUT[11] <= somadorgenerico:Somador2.saida[11]
somador_BEQ_OUT[12] <= somadorgenerico:Somador2.saida[12]
somador_BEQ_OUT[13] <= somadorgenerico:Somador2.saida[13]
somador_BEQ_OUT[14] <= somadorgenerico:Somador2.saida[14]
somador_BEQ_OUT[15] <= somadorgenerico:Somador2.saida[15]
somador_BEQ_OUT[16] <= somadorgenerico:Somador2.saida[16]
somador_BEQ_OUT[17] <= somadorgenerico:Somador2.saida[17]
somador_BEQ_OUT[18] <= somadorgenerico:Somador2.saida[18]
somador_BEQ_OUT[19] <= somadorgenerico:Somador2.saida[19]
somador_BEQ_OUT[20] <= somadorgenerico:Somador2.saida[20]
somador_BEQ_OUT[21] <= somadorgenerico:Somador2.saida[21]
somador_BEQ_OUT[22] <= somadorgenerico:Somador2.saida[22]
somador_BEQ_OUT[23] <= somadorgenerico:Somador2.saida[23]
somador_BEQ_OUT[24] <= somadorgenerico:Somador2.saida[24]
somador_BEQ_OUT[25] <= somadorgenerico:Somador2.saida[25]
somador_BEQ_OUT[26] <= somadorgenerico:Somador2.saida[26]
somador_BEQ_OUT[27] <= somadorgenerico:Somador2.saida[27]
somador_BEQ_OUT[28] <= somadorgenerico:Somador2.saida[28]
somador_BEQ_OUT[29] <= somadorgenerico:Somador2.saida[29]
somador_BEQ_OUT[30] <= somadorgenerico:Somador2.saida[30]
somador_BEQ_OUT[31] <= somadorgenerico:Somador2.saida[31]
ULA_result[0] <= ulasomasub:ULA1.saida[0]
ULA_result[1] <= ulasomasub:ULA1.saida[1]
ULA_result[2] <= ulasomasub:ULA1.saida[2]
ULA_result[3] <= ulasomasub:ULA1.saida[3]
ULA_result[4] <= ulasomasub:ULA1.saida[4]
ULA_result[5] <= ulasomasub:ULA1.saida[5]
ULA_result[6] <= ulasomasub:ULA1.saida[6]
ULA_result[7] <= ulasomasub:ULA1.saida[7]
ULA_result[8] <= ulasomasub:ULA1.saida[8]
ULA_result[9] <= ulasomasub:ULA1.saida[9]
ULA_result[10] <= ulasomasub:ULA1.saida[10]
ULA_result[11] <= ulasomasub:ULA1.saida[11]
ULA_result[12] <= ulasomasub:ULA1.saida[12]
ULA_result[13] <= ulasomasub:ULA1.saida[13]
ULA_result[14] <= ulasomasub:ULA1.saida[14]
ULA_result[15] <= ulasomasub:ULA1.saida[15]
ULA_result[16] <= ulasomasub:ULA1.saida[16]
ULA_result[17] <= ulasomasub:ULA1.saida[17]
ULA_result[18] <= ulasomasub:ULA1.saida[18]
ULA_result[19] <= ulasomasub:ULA1.saida[19]
ULA_result[20] <= ulasomasub:ULA1.saida[20]
ULA_result[21] <= ulasomasub:ULA1.saida[21]
ULA_result[22] <= ulasomasub:ULA1.saida[22]
ULA_result[23] <= ulasomasub:ULA1.saida[23]
ULA_result[24] <= ulasomasub:ULA1.saida[24]
ULA_result[25] <= ulasomasub:ULA1.saida[25]
ULA_result[26] <= ulasomasub:ULA1.saida[26]
ULA_result[27] <= ulasomasub:ULA1.saida[27]
ULA_result[28] <= ulasomasub:ULA1.saida[28]
ULA_result[29] <= ulasomasub:ULA1.saida[29]
ULA_result[30] <= ulasomasub:ULA1.saida[30]
ULA_result[31] <= ulasomasub:ULA1.saida[31]
ULA_FLAG_ZERO <= ulasomasub:ULA1.flagZero
RT_OUT_EXX[0] <= RT_OUT_EX[0].DB_MAX_OUTPUT_PORT_TYPE
RT_OUT_EXX[1] <= RT_OUT_EX[1].DB_MAX_OUTPUT_PORT_TYPE
RT_OUT_EXX[2] <= RT_OUT_EX[2].DB_MAX_OUTPUT_PORT_TYPE
RT_OUT_EXX[3] <= RT_OUT_EX[3].DB_MAX_OUTPUT_PORT_TYPE
RT_OUT_EXX[4] <= RT_OUT_EX[4].DB_MAX_OUTPUT_PORT_TYPE
RT_OUT_EXX[5] <= RT_OUT_EX[5].DB_MAX_OUTPUT_PORT_TYPE
RT_OUT_EXX[6] <= RT_OUT_EX[6].DB_MAX_OUTPUT_PORT_TYPE
RT_OUT_EXX[7] <= RT_OUT_EX[7].DB_MAX_OUTPUT_PORT_TYPE
RT_OUT_EXX[8] <= RT_OUT_EX[8].DB_MAX_OUTPUT_PORT_TYPE
RT_OUT_EXX[9] <= RT_OUT_EX[9].DB_MAX_OUTPUT_PORT_TYPE
RT_OUT_EXX[10] <= RT_OUT_EX[10].DB_MAX_OUTPUT_PORT_TYPE
RT_OUT_EXX[11] <= RT_OUT_EX[11].DB_MAX_OUTPUT_PORT_TYPE
RT_OUT_EXX[12] <= RT_OUT_EX[12].DB_MAX_OUTPUT_PORT_TYPE
RT_OUT_EXX[13] <= RT_OUT_EX[13].DB_MAX_OUTPUT_PORT_TYPE
RT_OUT_EXX[14] <= RT_OUT_EX[14].DB_MAX_OUTPUT_PORT_TYPE
RT_OUT_EXX[15] <= RT_OUT_EX[15].DB_MAX_OUTPUT_PORT_TYPE
RT_OUT_EXX[16] <= RT_OUT_EX[16].DB_MAX_OUTPUT_PORT_TYPE
RT_OUT_EXX[17] <= RT_OUT_EX[17].DB_MAX_OUTPUT_PORT_TYPE
RT_OUT_EXX[18] <= RT_OUT_EX[18].DB_MAX_OUTPUT_PORT_TYPE
RT_OUT_EXX[19] <= RT_OUT_EX[19].DB_MAX_OUTPUT_PORT_TYPE
RT_OUT_EXX[20] <= RT_OUT_EX[20].DB_MAX_OUTPUT_PORT_TYPE
RT_OUT_EXX[21] <= RT_OUT_EX[21].DB_MAX_OUTPUT_PORT_TYPE
RT_OUT_EXX[22] <= RT_OUT_EX[22].DB_MAX_OUTPUT_PORT_TYPE
RT_OUT_EXX[23] <= RT_OUT_EX[23].DB_MAX_OUTPUT_PORT_TYPE
RT_OUT_EXX[24] <= RT_OUT_EX[24].DB_MAX_OUTPUT_PORT_TYPE
RT_OUT_EXX[25] <= RT_OUT_EX[25].DB_MAX_OUTPUT_PORT_TYPE
RT_OUT_EXX[26] <= RT_OUT_EX[26].DB_MAX_OUTPUT_PORT_TYPE
RT_OUT_EXX[27] <= RT_OUT_EX[27].DB_MAX_OUTPUT_PORT_TYPE
RT_OUT_EXX[28] <= RT_OUT_EX[28].DB_MAX_OUTPUT_PORT_TYPE
RT_OUT_EXX[29] <= RT_OUT_EX[29].DB_MAX_OUTPUT_PORT_TYPE
RT_OUT_EXX[30] <= RT_OUT_EX[30].DB_MAX_OUTPUT_PORT_TYPE
RT_OUT_EXX[31] <= RT_OUT_EX[31].DB_MAX_OUTPUT_PORT_TYPE
PC_constante_EX[0] <= somador_constante_OUT_ID[0].DB_MAX_OUTPUT_PORT_TYPE
PC_constante_EX[1] <= somador_constante_OUT_ID[1].DB_MAX_OUTPUT_PORT_TYPE
PC_constante_EX[2] <= somador_constante_OUT_ID[2].DB_MAX_OUTPUT_PORT_TYPE
PC_constante_EX[3] <= somador_constante_OUT_ID[3].DB_MAX_OUTPUT_PORT_TYPE
PC_constante_EX[4] <= somador_constante_OUT_ID[4].DB_MAX_OUTPUT_PORT_TYPE
PC_constante_EX[5] <= somador_constante_OUT_ID[5].DB_MAX_OUTPUT_PORT_TYPE
PC_constante_EX[6] <= somador_constante_OUT_ID[6].DB_MAX_OUTPUT_PORT_TYPE
PC_constante_EX[7] <= somador_constante_OUT_ID[7].DB_MAX_OUTPUT_PORT_TYPE
PC_constante_EX[8] <= somador_constante_OUT_ID[8].DB_MAX_OUTPUT_PORT_TYPE
PC_constante_EX[9] <= somador_constante_OUT_ID[9].DB_MAX_OUTPUT_PORT_TYPE
PC_constante_EX[10] <= somador_constante_OUT_ID[10].DB_MAX_OUTPUT_PORT_TYPE
PC_constante_EX[11] <= somador_constante_OUT_ID[11].DB_MAX_OUTPUT_PORT_TYPE
PC_constante_EX[12] <= somador_constante_OUT_ID[12].DB_MAX_OUTPUT_PORT_TYPE
PC_constante_EX[13] <= somador_constante_OUT_ID[13].DB_MAX_OUTPUT_PORT_TYPE
PC_constante_EX[14] <= somador_constante_OUT_ID[14].DB_MAX_OUTPUT_PORT_TYPE
PC_constante_EX[15] <= somador_constante_OUT_ID[15].DB_MAX_OUTPUT_PORT_TYPE
PC_constante_EX[16] <= somador_constante_OUT_ID[16].DB_MAX_OUTPUT_PORT_TYPE
PC_constante_EX[17] <= somador_constante_OUT_ID[17].DB_MAX_OUTPUT_PORT_TYPE
PC_constante_EX[18] <= somador_constante_OUT_ID[18].DB_MAX_OUTPUT_PORT_TYPE
PC_constante_EX[19] <= somador_constante_OUT_ID[19].DB_MAX_OUTPUT_PORT_TYPE
PC_constante_EX[20] <= somador_constante_OUT_ID[20].DB_MAX_OUTPUT_PORT_TYPE
PC_constante_EX[21] <= somador_constante_OUT_ID[21].DB_MAX_OUTPUT_PORT_TYPE
PC_constante_EX[22] <= somador_constante_OUT_ID[22].DB_MAX_OUTPUT_PORT_TYPE
PC_constante_EX[23] <= somador_constante_OUT_ID[23].DB_MAX_OUTPUT_PORT_TYPE
PC_constante_EX[24] <= somador_constante_OUT_ID[24].DB_MAX_OUTPUT_PORT_TYPE
PC_constante_EX[25] <= somador_constante_OUT_ID[25].DB_MAX_OUTPUT_PORT_TYPE
PC_constante_EX[26] <= somador_constante_OUT_ID[26].DB_MAX_OUTPUT_PORT_TYPE
PC_constante_EX[27] <= somador_constante_OUT_ID[27].DB_MAX_OUTPUT_PORT_TYPE
PC_constante_EX[28] <= somador_constante_OUT_ID[28].DB_MAX_OUTPUT_PORT_TYPE
PC_constante_EX[29] <= somador_constante_OUT_ID[29].DB_MAX_OUTPUT_PORT_TYPE
PC_constante_EX[30] <= somador_constante_OUT_ID[30].DB_MAX_OUTPUT_PORT_TYPE
PC_constante_EX[31] <= somador_constante_OUT_ID[31].DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX|shiftSinal:ShiftSinal
entrada[0] => saida[2].DATAIN
entrada[1] => saida[3].DATAIN
entrada[2] => saida[4].DATAIN
entrada[3] => saida[5].DATAIN
entrada[4] => saida[6].DATAIN
entrada[5] => saida[7].DATAIN
entrada[6] => saida[8].DATAIN
entrada[7] => saida[9].DATAIN
entrada[8] => saida[10].DATAIN
entrada[9] => saida[11].DATAIN
entrada[10] => saida[12].DATAIN
entrada[11] => saida[13].DATAIN
entrada[12] => saida[14].DATAIN
entrada[13] => saida[15].DATAIN
entrada[14] => saida[16].DATAIN
entrada[15] => saida[17].DATAIN
entrada[16] => saida[18].DATAIN
entrada[17] => saida[19].DATAIN
entrada[18] => saida[20].DATAIN
entrada[19] => saida[21].DATAIN
entrada[20] => saida[22].DATAIN
entrada[21] => saida[23].DATAIN
entrada[22] => saida[24].DATAIN
entrada[23] => saida[25].DATAIN
entrada[24] => saida[26].DATAIN
entrada[25] => saida[27].DATAIN
entrada[26] => saida[28].DATAIN
entrada[27] => saida[29].DATAIN
entrada[28] => saida[30].DATAIN
entrada[29] => saida[31].DATAIN
entrada[30] => ~NO_FANOUT~
entrada[31] => ~NO_FANOUT~
saida[0] <= <GND>
saida[1] <= <GND>
saida[2] <= entrada[0].DB_MAX_OUTPUT_PORT_TYPE
saida[3] <= entrada[1].DB_MAX_OUTPUT_PORT_TYPE
saida[4] <= entrada[2].DB_MAX_OUTPUT_PORT_TYPE
saida[5] <= entrada[3].DB_MAX_OUTPUT_PORT_TYPE
saida[6] <= entrada[4].DB_MAX_OUTPUT_PORT_TYPE
saida[7] <= entrada[5].DB_MAX_OUTPUT_PORT_TYPE
saida[8] <= entrada[6].DB_MAX_OUTPUT_PORT_TYPE
saida[9] <= entrada[7].DB_MAX_OUTPUT_PORT_TYPE
saida[10] <= entrada[8].DB_MAX_OUTPUT_PORT_TYPE
saida[11] <= entrada[9].DB_MAX_OUTPUT_PORT_TYPE
saida[12] <= entrada[10].DB_MAX_OUTPUT_PORT_TYPE
saida[13] <= entrada[11].DB_MAX_OUTPUT_PORT_TYPE
saida[14] <= entrada[12].DB_MAX_OUTPUT_PORT_TYPE
saida[15] <= entrada[13].DB_MAX_OUTPUT_PORT_TYPE
saida[16] <= entrada[14].DB_MAX_OUTPUT_PORT_TYPE
saida[17] <= entrada[15].DB_MAX_OUTPUT_PORT_TYPE
saida[18] <= entrada[16].DB_MAX_OUTPUT_PORT_TYPE
saida[19] <= entrada[17].DB_MAX_OUTPUT_PORT_TYPE
saida[20] <= entrada[18].DB_MAX_OUTPUT_PORT_TYPE
saida[21] <= entrada[19].DB_MAX_OUTPUT_PORT_TYPE
saida[22] <= entrada[20].DB_MAX_OUTPUT_PORT_TYPE
saida[23] <= entrada[21].DB_MAX_OUTPUT_PORT_TYPE
saida[24] <= entrada[22].DB_MAX_OUTPUT_PORT_TYPE
saida[25] <= entrada[23].DB_MAX_OUTPUT_PORT_TYPE
saida[26] <= entrada[24].DB_MAX_OUTPUT_PORT_TYPE
saida[27] <= entrada[25].DB_MAX_OUTPUT_PORT_TYPE
saida[28] <= entrada[26].DB_MAX_OUTPUT_PORT_TYPE
saida[29] <= entrada[27].DB_MAX_OUTPUT_PORT_TYPE
saida[30] <= entrada[28].DB_MAX_OUTPUT_PORT_TYPE
saida[31] <= entrada[29].DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX|somadorGenerico:Somador2
entradaA[0] => Add0.IN32
entradaA[1] => Add0.IN31
entradaA[2] => Add0.IN30
entradaA[3] => Add0.IN29
entradaA[4] => Add0.IN28
entradaA[5] => Add0.IN27
entradaA[6] => Add0.IN26
entradaA[7] => Add0.IN25
entradaA[8] => Add0.IN24
entradaA[9] => Add0.IN23
entradaA[10] => Add0.IN22
entradaA[11] => Add0.IN21
entradaA[12] => Add0.IN20
entradaA[13] => Add0.IN19
entradaA[14] => Add0.IN18
entradaA[15] => Add0.IN17
entradaA[16] => Add0.IN16
entradaA[17] => Add0.IN15
entradaA[18] => Add0.IN14
entradaA[19] => Add0.IN13
entradaA[20] => Add0.IN12
entradaA[21] => Add0.IN11
entradaA[22] => Add0.IN10
entradaA[23] => Add0.IN9
entradaA[24] => Add0.IN8
entradaA[25] => Add0.IN7
entradaA[26] => Add0.IN6
entradaA[27] => Add0.IN5
entradaA[28] => Add0.IN4
entradaA[29] => Add0.IN3
entradaA[30] => Add0.IN2
entradaA[31] => Add0.IN1
entradaB[0] => Add0.IN64
entradaB[1] => Add0.IN63
entradaB[2] => Add0.IN62
entradaB[3] => Add0.IN61
entradaB[4] => Add0.IN60
entradaB[5] => Add0.IN59
entradaB[6] => Add0.IN58
entradaB[7] => Add0.IN57
entradaB[8] => Add0.IN56
entradaB[9] => Add0.IN55
entradaB[10] => Add0.IN54
entradaB[11] => Add0.IN53
entradaB[12] => Add0.IN52
entradaB[13] => Add0.IN51
entradaB[14] => Add0.IN50
entradaB[15] => Add0.IN49
entradaB[16] => Add0.IN48
entradaB[17] => Add0.IN47
entradaB[18] => Add0.IN46
entradaB[19] => Add0.IN45
entradaB[20] => Add0.IN44
entradaB[21] => Add0.IN43
entradaB[22] => Add0.IN42
entradaB[23] => Add0.IN41
entradaB[24] => Add0.IN40
entradaB[25] => Add0.IN39
entradaB[26] => Add0.IN38
entradaB[27] => Add0.IN37
entradaB[28] => Add0.IN36
entradaB[29] => Add0.IN35
entradaB[30] => Add0.IN34
entradaB[31] => Add0.IN33
saida[0] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
saida[1] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
saida[2] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
saida[3] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
saida[4] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
saida[5] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
saida[6] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
saida[7] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
saida[8] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
saida[9] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
saida[10] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
saida[11] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
saida[12] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
saida[13] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
saida[14] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
saida[15] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
saida[16] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
saida[17] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
saida[18] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
saida[19] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
saida[20] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
saida[21] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
saida[22] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
saida[23] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
saida[24] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
saida[25] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
saida[26] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
saida[27] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
saida[28] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
saida[29] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
saida[30] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
saida[31] <= Add0.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX|muxGenerico2x1:MUX_RT_IMEDIATO
entradaA_MUX[0] => saida_MUX.DATAA
entradaA_MUX[1] => saida_MUX.DATAA
entradaA_MUX[2] => saida_MUX.DATAA
entradaA_MUX[3] => saida_MUX.DATAA
entradaA_MUX[4] => saida_MUX.DATAA
entradaA_MUX[5] => saida_MUX.DATAA
entradaA_MUX[6] => saida_MUX.DATAA
entradaA_MUX[7] => saida_MUX.DATAA
entradaA_MUX[8] => saida_MUX.DATAA
entradaA_MUX[9] => saida_MUX.DATAA
entradaA_MUX[10] => saida_MUX.DATAA
entradaA_MUX[11] => saida_MUX.DATAA
entradaA_MUX[12] => saida_MUX.DATAA
entradaA_MUX[13] => saida_MUX.DATAA
entradaA_MUX[14] => saida_MUX.DATAA
entradaA_MUX[15] => saida_MUX.DATAA
entradaA_MUX[16] => saida_MUX.DATAA
entradaA_MUX[17] => saida_MUX.DATAA
entradaA_MUX[18] => saida_MUX.DATAA
entradaA_MUX[19] => saida_MUX.DATAA
entradaA_MUX[20] => saida_MUX.DATAA
entradaA_MUX[21] => saida_MUX.DATAA
entradaA_MUX[22] => saida_MUX.DATAA
entradaA_MUX[23] => saida_MUX.DATAA
entradaA_MUX[24] => saida_MUX.DATAA
entradaA_MUX[25] => saida_MUX.DATAA
entradaA_MUX[26] => saida_MUX.DATAA
entradaA_MUX[27] => saida_MUX.DATAA
entradaA_MUX[28] => saida_MUX.DATAA
entradaA_MUX[29] => saida_MUX.DATAA
entradaA_MUX[30] => saida_MUX.DATAA
entradaA_MUX[31] => saida_MUX.DATAA
entradaB_MUX[0] => saida_MUX.DATAB
entradaB_MUX[1] => saida_MUX.DATAB
entradaB_MUX[2] => saida_MUX.DATAB
entradaB_MUX[3] => saida_MUX.DATAB
entradaB_MUX[4] => saida_MUX.DATAB
entradaB_MUX[5] => saida_MUX.DATAB
entradaB_MUX[6] => saida_MUX.DATAB
entradaB_MUX[7] => saida_MUX.DATAB
entradaB_MUX[8] => saida_MUX.DATAB
entradaB_MUX[9] => saida_MUX.DATAB
entradaB_MUX[10] => saida_MUX.DATAB
entradaB_MUX[11] => saida_MUX.DATAB
entradaB_MUX[12] => saida_MUX.DATAB
entradaB_MUX[13] => saida_MUX.DATAB
entradaB_MUX[14] => saida_MUX.DATAB
entradaB_MUX[15] => saida_MUX.DATAB
entradaB_MUX[16] => saida_MUX.DATAB
entradaB_MUX[17] => saida_MUX.DATAB
entradaB_MUX[18] => saida_MUX.DATAB
entradaB_MUX[19] => saida_MUX.DATAB
entradaB_MUX[20] => saida_MUX.DATAB
entradaB_MUX[21] => saida_MUX.DATAB
entradaB_MUX[22] => saida_MUX.DATAB
entradaB_MUX[23] => saida_MUX.DATAB
entradaB_MUX[24] => saida_MUX.DATAB
entradaB_MUX[25] => saida_MUX.DATAB
entradaB_MUX[26] => saida_MUX.DATAB
entradaB_MUX[27] => saida_MUX.DATAB
entradaB_MUX[28] => saida_MUX.DATAB
entradaB_MUX[29] => saida_MUX.DATAB
entradaB_MUX[30] => saida_MUX.DATAB
entradaB_MUX[31] => saida_MUX.DATAB
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
saida_MUX[0] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[1] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[2] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[3] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[4] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[5] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[6] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[7] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[8] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[9] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[10] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[11] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[12] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[13] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[14] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[15] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[16] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[17] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[18] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[19] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[20] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[21] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[22] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[23] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[24] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[25] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[26] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[27] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[28] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[29] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[30] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[31] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1
entradaA[0] => ula1a31bit:ULA1.entradaA
entradaA[1] => ula1a31bit:ULA2.entradaA
entradaA[2] => ula1a31bit:ULA3.entradaA
entradaA[3] => ula1a31bit:ULA4.entradaA
entradaA[4] => ula1a31bit:ULA5.entradaA
entradaA[5] => ula1a31bit:ULA6.entradaA
entradaA[6] => ula1a31bit:ULA7.entradaA
entradaA[7] => ula1a31bit:ULA8.entradaA
entradaA[8] => ula1a31bit:ULA9.entradaA
entradaA[9] => ula1a31bit:ULA10.entradaA
entradaA[10] => ula1a31bit:ULA11.entradaA
entradaA[11] => ula1a31bit:ULA12.entradaA
entradaA[12] => ula1a31bit:ULA13.entradaA
entradaA[13] => ula1a31bit:ULA14.entradaA
entradaA[14] => ula1a31bit:ULA15.entradaA
entradaA[15] => ula1a31bit:ULA16.entradaA
entradaA[16] => ula1a31bit:ULA17.entradaA
entradaA[17] => ula1a31bit:ULA18.entradaA
entradaA[18] => ula1a31bit:ULA19.entradaA
entradaA[19] => ula1a31bit:ULA20.entradaA
entradaA[20] => ula1a31bit:ULA21.entradaA
entradaA[21] => ula1a31bit:ULA22.entradaA
entradaA[22] => ula1a31bit:ULA23.entradaA
entradaA[23] => ula1a31bit:ULA24.entradaA
entradaA[24] => ula1a31bit:ULA25.entradaA
entradaA[25] => ula1a31bit:ULA26.entradaA
entradaA[26] => ula1a31bit:ULA27.entradaA
entradaA[27] => ula1a31bit:ULA28.entradaA
entradaA[28] => ula1a31bit:ULA29.entradaA
entradaA[29] => ula1a31bit:ULA30.entradaA
entradaA[30] => ula1a31bit:ULA31.entradaA
entradaA[31] => ula32bit:ULA32.entradaA
entradaB[0] => ula1a31bit:ULA1.entradaB
entradaB[1] => ula1a31bit:ULA2.entradaB
entradaB[2] => ula1a31bit:ULA3.entradaB
entradaB[3] => ula1a31bit:ULA4.entradaB
entradaB[4] => ula1a31bit:ULA5.entradaB
entradaB[5] => ula1a31bit:ULA6.entradaB
entradaB[6] => ula1a31bit:ULA7.entradaB
entradaB[7] => ula1a31bit:ULA8.entradaB
entradaB[8] => ula1a31bit:ULA9.entradaB
entradaB[9] => ula1a31bit:ULA10.entradaB
entradaB[10] => ula1a31bit:ULA11.entradaB
entradaB[11] => ula1a31bit:ULA12.entradaB
entradaB[12] => ula1a31bit:ULA13.entradaB
entradaB[13] => ula1a31bit:ULA14.entradaB
entradaB[14] => ula1a31bit:ULA15.entradaB
entradaB[15] => ula1a31bit:ULA16.entradaB
entradaB[16] => ula1a31bit:ULA17.entradaB
entradaB[17] => ula1a31bit:ULA18.entradaB
entradaB[18] => ula1a31bit:ULA19.entradaB
entradaB[19] => ula1a31bit:ULA20.entradaB
entradaB[20] => ula1a31bit:ULA21.entradaB
entradaB[21] => ula1a31bit:ULA22.entradaB
entradaB[22] => ula1a31bit:ULA23.entradaB
entradaB[23] => ula1a31bit:ULA24.entradaB
entradaB[24] => ula1a31bit:ULA25.entradaB
entradaB[25] => ula1a31bit:ULA26.entradaB
entradaB[26] => ula1a31bit:ULA27.entradaB
entradaB[27] => ula1a31bit:ULA28.entradaB
entradaB[28] => ula1a31bit:ULA29.entradaB
entradaB[29] => ula1a31bit:ULA30.entradaB
entradaB[30] => ula1a31bit:ULA31.entradaB
entradaB[31] => ula32bit:ULA32.entradaB
seletor[0] => ula1a31bit:ULA1.seletor[0]
seletor[0] => ula1a31bit:ULA2.seletor[0]
seletor[0] => ula1a31bit:ULA3.seletor[0]
seletor[0] => ula1a31bit:ULA4.seletor[0]
seletor[0] => ula1a31bit:ULA5.seletor[0]
seletor[0] => ula1a31bit:ULA6.seletor[0]
seletor[0] => ula1a31bit:ULA7.seletor[0]
seletor[0] => ula1a31bit:ULA8.seletor[0]
seletor[0] => ula1a31bit:ULA9.seletor[0]
seletor[0] => ula1a31bit:ULA10.seletor[0]
seletor[0] => ula1a31bit:ULA11.seletor[0]
seletor[0] => ula1a31bit:ULA12.seletor[0]
seletor[0] => ula1a31bit:ULA13.seletor[0]
seletor[0] => ula1a31bit:ULA14.seletor[0]
seletor[0] => ula1a31bit:ULA15.seletor[0]
seletor[0] => ula1a31bit:ULA16.seletor[0]
seletor[0] => ula1a31bit:ULA17.seletor[0]
seletor[0] => ula1a31bit:ULA18.seletor[0]
seletor[0] => ula1a31bit:ULA19.seletor[0]
seletor[0] => ula1a31bit:ULA20.seletor[0]
seletor[0] => ula1a31bit:ULA21.seletor[0]
seletor[0] => ula1a31bit:ULA22.seletor[0]
seletor[0] => ula1a31bit:ULA23.seletor[0]
seletor[0] => ula1a31bit:ULA24.seletor[0]
seletor[0] => ula1a31bit:ULA25.seletor[0]
seletor[0] => ula1a31bit:ULA26.seletor[0]
seletor[0] => ula1a31bit:ULA27.seletor[0]
seletor[0] => ula1a31bit:ULA28.seletor[0]
seletor[0] => ula1a31bit:ULA29.seletor[0]
seletor[0] => ula1a31bit:ULA30.seletor[0]
seletor[0] => ula1a31bit:ULA31.seletor[0]
seletor[0] => ula32bit:ULA32.seletor[0]
seletor[1] => ula1a31bit:ULA1.seletor[1]
seletor[1] => ula1a31bit:ULA2.seletor[1]
seletor[1] => ula1a31bit:ULA3.seletor[1]
seletor[1] => ula1a31bit:ULA4.seletor[1]
seletor[1] => ula1a31bit:ULA5.seletor[1]
seletor[1] => ula1a31bit:ULA6.seletor[1]
seletor[1] => ula1a31bit:ULA7.seletor[1]
seletor[1] => ula1a31bit:ULA8.seletor[1]
seletor[1] => ula1a31bit:ULA9.seletor[1]
seletor[1] => ula1a31bit:ULA10.seletor[1]
seletor[1] => ula1a31bit:ULA11.seletor[1]
seletor[1] => ula1a31bit:ULA12.seletor[1]
seletor[1] => ula1a31bit:ULA13.seletor[1]
seletor[1] => ula1a31bit:ULA14.seletor[1]
seletor[1] => ula1a31bit:ULA15.seletor[1]
seletor[1] => ula1a31bit:ULA16.seletor[1]
seletor[1] => ula1a31bit:ULA17.seletor[1]
seletor[1] => ula1a31bit:ULA18.seletor[1]
seletor[1] => ula1a31bit:ULA19.seletor[1]
seletor[1] => ula1a31bit:ULA20.seletor[1]
seletor[1] => ula1a31bit:ULA21.seletor[1]
seletor[1] => ula1a31bit:ULA22.seletor[1]
seletor[1] => ula1a31bit:ULA23.seletor[1]
seletor[1] => ula1a31bit:ULA24.seletor[1]
seletor[1] => ula1a31bit:ULA25.seletor[1]
seletor[1] => ula1a31bit:ULA26.seletor[1]
seletor[1] => ula1a31bit:ULA27.seletor[1]
seletor[1] => ula1a31bit:ULA28.seletor[1]
seletor[1] => ula1a31bit:ULA29.seletor[1]
seletor[1] => ula1a31bit:ULA30.seletor[1]
seletor[1] => ula1a31bit:ULA31.seletor[1]
seletor[1] => ula32bit:ULA32.seletor[1]
inverteB => ula1a31bit:ULA1.inverteB
inverteB => ula1a31bit:ULA1.cIn
inverteB => ula1a31bit:ULA2.inverteB
inverteB => ula1a31bit:ULA3.inverteB
inverteB => ula1a31bit:ULA4.inverteB
inverteB => ula1a31bit:ULA5.inverteB
inverteB => ula1a31bit:ULA6.inverteB
inverteB => ula1a31bit:ULA7.inverteB
inverteB => ula1a31bit:ULA8.inverteB
inverteB => ula1a31bit:ULA9.inverteB
inverteB => ula1a31bit:ULA10.inverteB
inverteB => ula1a31bit:ULA11.inverteB
inverteB => ula1a31bit:ULA12.inverteB
inverteB => ula1a31bit:ULA13.inverteB
inverteB => ula1a31bit:ULA14.inverteB
inverteB => ula1a31bit:ULA15.inverteB
inverteB => ula1a31bit:ULA16.inverteB
inverteB => ula1a31bit:ULA17.inverteB
inverteB => ula1a31bit:ULA18.inverteB
inverteB => ula1a31bit:ULA19.inverteB
inverteB => ula1a31bit:ULA20.inverteB
inverteB => ula1a31bit:ULA21.inverteB
inverteB => ula1a31bit:ULA22.inverteB
inverteB => ula1a31bit:ULA23.inverteB
inverteB => ula1a31bit:ULA24.inverteB
inverteB => ula1a31bit:ULA25.inverteB
inverteB => ula1a31bit:ULA26.inverteB
inverteB => ula1a31bit:ULA27.inverteB
inverteB => ula1a31bit:ULA28.inverteB
inverteB => ula1a31bit:ULA29.inverteB
inverteB => ula1a31bit:ULA30.inverteB
inverteB => ula1a31bit:ULA31.inverteB
inverteB => ula32bit:ULA32.inverteB
saida[0] <= ula1a31bit:ULA1.saida
saida[1] <= ula1a31bit:ULA2.saida
saida[2] <= ula1a31bit:ULA3.saida
saida[3] <= ula1a31bit:ULA4.saida
saida[4] <= ula1a31bit:ULA5.saida
saida[5] <= ula1a31bit:ULA6.saida
saida[6] <= ula1a31bit:ULA7.saida
saida[7] <= ula1a31bit:ULA8.saida
saida[8] <= ula1a31bit:ULA9.saida
saida[9] <= ula1a31bit:ULA10.saida
saida[10] <= ula1a31bit:ULA11.saida
saida[11] <= ula1a31bit:ULA12.saida
saida[12] <= ula1a31bit:ULA13.saida
saida[13] <= ula1a31bit:ULA14.saida
saida[14] <= ula1a31bit:ULA15.saida
saida[15] <= ula1a31bit:ULA16.saida
saida[16] <= ula1a31bit:ULA17.saida
saida[17] <= ula1a31bit:ULA18.saida
saida[18] <= ula1a31bit:ULA19.saida
saida[19] <= ula1a31bit:ULA20.saida
saida[20] <= ula1a31bit:ULA21.saida
saida[21] <= ula1a31bit:ULA22.saida
saida[22] <= ula1a31bit:ULA23.saida
saida[23] <= ula1a31bit:ULA24.saida
saida[24] <= ula1a31bit:ULA25.saida
saida[25] <= ula1a31bit:ULA26.saida
saida[26] <= ula1a31bit:ULA27.saida
saida[27] <= ula1a31bit:ULA28.saida
saida[28] <= ula1a31bit:ULA29.saida
saida[29] <= ula1a31bit:ULA30.saida
saida[30] <= ula1a31bit:ULA31.saida
saida[31] <= ula32bit:ULA32.saida
flagZero <= Equal0.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA1
entradaA => comb.IN1
entradaA => comb.IN1
entradaA => somadorgenerico1bit:Somador.entradaB
entradaB => muxgenerico2x1:InverterOuNao.entradaA_MUX[0]
entradaB => muxgenerico2x1:InverterOuNao.entradaB_MUX[0]
slt => muxgenerico4x1:MuxOperacao.E3[0]
inverteB => muxgenerico2x1:InverterOuNao.seletor_MUX
seletor[0] => muxgenerico4x1:MuxOperacao.SEL_MUX[0]
seletor[1] => muxgenerico4x1:MuxOperacao.SEL_MUX[1]
cIn => somadorgenerico1bit:Somador.cIn
cOut <= somadorgenerico1bit:Somador.cOut
saida <= muxgenerico4x1:MuxOperacao.MUX_OUT[0]


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA1|muxGenerico2x1:InverterOuNao
entradaA_MUX[0] => saida_MUX.DATAA
entradaB_MUX[0] => saida_MUX.DATAB
seletor_MUX => saida_MUX.OUTPUTSELECT
saida_MUX[0] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA1|somadorGenerico1bit:Somador
entradaA => saida.IN0
entradaA => cOut.IN0
entradaB => saida.IN1
entradaB => cOut.IN1
cIn => saida.IN1
cIn => cOut.IN1
saida <= saida.DB_MAX_OUTPUT_PORT_TYPE
cOut <= cOut.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA1|muxGenerico4x1:MuxOperacao
E0[0] => MUX_OUT.DATAB
E1[0] => MUX_OUT.DATAB
E2[0] => MUX_OUT.DATAB
E3[0] => MUX_OUT.DATAA
SEL_MUX[0] => Equal0.IN0
SEL_MUX[0] => Equal1.IN1
SEL_MUX[0] => Equal2.IN1
SEL_MUX[1] => Equal0.IN1
SEL_MUX[1] => Equal1.IN0
SEL_MUX[1] => Equal2.IN0
MUX_OUT[0] <= MUX_OUT.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA2
entradaA => comb.IN1
entradaA => comb.IN1
entradaA => somadorgenerico1bit:Somador.entradaB
entradaB => muxgenerico2x1:InverterOuNao.entradaA_MUX[0]
entradaB => muxgenerico2x1:InverterOuNao.entradaB_MUX[0]
slt => muxgenerico4x1:MuxOperacao.E3[0]
inverteB => muxgenerico2x1:InverterOuNao.seletor_MUX
seletor[0] => muxgenerico4x1:MuxOperacao.SEL_MUX[0]
seletor[1] => muxgenerico4x1:MuxOperacao.SEL_MUX[1]
cIn => somadorgenerico1bit:Somador.cIn
cOut <= somadorgenerico1bit:Somador.cOut
saida <= muxgenerico4x1:MuxOperacao.MUX_OUT[0]


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA2|muxGenerico2x1:InverterOuNao
entradaA_MUX[0] => saida_MUX.DATAA
entradaB_MUX[0] => saida_MUX.DATAB
seletor_MUX => saida_MUX.OUTPUTSELECT
saida_MUX[0] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA2|somadorGenerico1bit:Somador
entradaA => saida.IN0
entradaA => cOut.IN0
entradaB => saida.IN1
entradaB => cOut.IN1
cIn => saida.IN1
cIn => cOut.IN1
saida <= saida.DB_MAX_OUTPUT_PORT_TYPE
cOut <= cOut.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA2|muxGenerico4x1:MuxOperacao
E0[0] => MUX_OUT.DATAB
E1[0] => MUX_OUT.DATAB
E2[0] => MUX_OUT.DATAB
E3[0] => MUX_OUT.DATAA
SEL_MUX[0] => Equal0.IN0
SEL_MUX[0] => Equal1.IN1
SEL_MUX[0] => Equal2.IN1
SEL_MUX[1] => Equal0.IN1
SEL_MUX[1] => Equal1.IN0
SEL_MUX[1] => Equal2.IN0
MUX_OUT[0] <= MUX_OUT.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA3
entradaA => comb.IN1
entradaA => comb.IN1
entradaA => somadorgenerico1bit:Somador.entradaB
entradaB => muxgenerico2x1:InverterOuNao.entradaA_MUX[0]
entradaB => muxgenerico2x1:InverterOuNao.entradaB_MUX[0]
slt => muxgenerico4x1:MuxOperacao.E3[0]
inverteB => muxgenerico2x1:InverterOuNao.seletor_MUX
seletor[0] => muxgenerico4x1:MuxOperacao.SEL_MUX[0]
seletor[1] => muxgenerico4x1:MuxOperacao.SEL_MUX[1]
cIn => somadorgenerico1bit:Somador.cIn
cOut <= somadorgenerico1bit:Somador.cOut
saida <= muxgenerico4x1:MuxOperacao.MUX_OUT[0]


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA3|muxGenerico2x1:InverterOuNao
entradaA_MUX[0] => saida_MUX.DATAA
entradaB_MUX[0] => saida_MUX.DATAB
seletor_MUX => saida_MUX.OUTPUTSELECT
saida_MUX[0] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA3|somadorGenerico1bit:Somador
entradaA => saida.IN0
entradaA => cOut.IN0
entradaB => saida.IN1
entradaB => cOut.IN1
cIn => saida.IN1
cIn => cOut.IN1
saida <= saida.DB_MAX_OUTPUT_PORT_TYPE
cOut <= cOut.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA3|muxGenerico4x1:MuxOperacao
E0[0] => MUX_OUT.DATAB
E1[0] => MUX_OUT.DATAB
E2[0] => MUX_OUT.DATAB
E3[0] => MUX_OUT.DATAA
SEL_MUX[0] => Equal0.IN0
SEL_MUX[0] => Equal1.IN1
SEL_MUX[0] => Equal2.IN1
SEL_MUX[1] => Equal0.IN1
SEL_MUX[1] => Equal1.IN0
SEL_MUX[1] => Equal2.IN0
MUX_OUT[0] <= MUX_OUT.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA4
entradaA => comb.IN1
entradaA => comb.IN1
entradaA => somadorgenerico1bit:Somador.entradaB
entradaB => muxgenerico2x1:InverterOuNao.entradaA_MUX[0]
entradaB => muxgenerico2x1:InverterOuNao.entradaB_MUX[0]
slt => muxgenerico4x1:MuxOperacao.E3[0]
inverteB => muxgenerico2x1:InverterOuNao.seletor_MUX
seletor[0] => muxgenerico4x1:MuxOperacao.SEL_MUX[0]
seletor[1] => muxgenerico4x1:MuxOperacao.SEL_MUX[1]
cIn => somadorgenerico1bit:Somador.cIn
cOut <= somadorgenerico1bit:Somador.cOut
saida <= muxgenerico4x1:MuxOperacao.MUX_OUT[0]


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA4|muxGenerico2x1:InverterOuNao
entradaA_MUX[0] => saida_MUX.DATAA
entradaB_MUX[0] => saida_MUX.DATAB
seletor_MUX => saida_MUX.OUTPUTSELECT
saida_MUX[0] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA4|somadorGenerico1bit:Somador
entradaA => saida.IN0
entradaA => cOut.IN0
entradaB => saida.IN1
entradaB => cOut.IN1
cIn => saida.IN1
cIn => cOut.IN1
saida <= saida.DB_MAX_OUTPUT_PORT_TYPE
cOut <= cOut.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA4|muxGenerico4x1:MuxOperacao
E0[0] => MUX_OUT.DATAB
E1[0] => MUX_OUT.DATAB
E2[0] => MUX_OUT.DATAB
E3[0] => MUX_OUT.DATAA
SEL_MUX[0] => Equal0.IN0
SEL_MUX[0] => Equal1.IN1
SEL_MUX[0] => Equal2.IN1
SEL_MUX[1] => Equal0.IN1
SEL_MUX[1] => Equal1.IN0
SEL_MUX[1] => Equal2.IN0
MUX_OUT[0] <= MUX_OUT.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA5
entradaA => comb.IN1
entradaA => comb.IN1
entradaA => somadorgenerico1bit:Somador.entradaB
entradaB => muxgenerico2x1:InverterOuNao.entradaA_MUX[0]
entradaB => muxgenerico2x1:InverterOuNao.entradaB_MUX[0]
slt => muxgenerico4x1:MuxOperacao.E3[0]
inverteB => muxgenerico2x1:InverterOuNao.seletor_MUX
seletor[0] => muxgenerico4x1:MuxOperacao.SEL_MUX[0]
seletor[1] => muxgenerico4x1:MuxOperacao.SEL_MUX[1]
cIn => somadorgenerico1bit:Somador.cIn
cOut <= somadorgenerico1bit:Somador.cOut
saida <= muxgenerico4x1:MuxOperacao.MUX_OUT[0]


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA5|muxGenerico2x1:InverterOuNao
entradaA_MUX[0] => saida_MUX.DATAA
entradaB_MUX[0] => saida_MUX.DATAB
seletor_MUX => saida_MUX.OUTPUTSELECT
saida_MUX[0] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA5|somadorGenerico1bit:Somador
entradaA => saida.IN0
entradaA => cOut.IN0
entradaB => saida.IN1
entradaB => cOut.IN1
cIn => saida.IN1
cIn => cOut.IN1
saida <= saida.DB_MAX_OUTPUT_PORT_TYPE
cOut <= cOut.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA5|muxGenerico4x1:MuxOperacao
E0[0] => MUX_OUT.DATAB
E1[0] => MUX_OUT.DATAB
E2[0] => MUX_OUT.DATAB
E3[0] => MUX_OUT.DATAA
SEL_MUX[0] => Equal0.IN0
SEL_MUX[0] => Equal1.IN1
SEL_MUX[0] => Equal2.IN1
SEL_MUX[1] => Equal0.IN1
SEL_MUX[1] => Equal1.IN0
SEL_MUX[1] => Equal2.IN0
MUX_OUT[0] <= MUX_OUT.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA6
entradaA => comb.IN1
entradaA => comb.IN1
entradaA => somadorgenerico1bit:Somador.entradaB
entradaB => muxgenerico2x1:InverterOuNao.entradaA_MUX[0]
entradaB => muxgenerico2x1:InverterOuNao.entradaB_MUX[0]
slt => muxgenerico4x1:MuxOperacao.E3[0]
inverteB => muxgenerico2x1:InverterOuNao.seletor_MUX
seletor[0] => muxgenerico4x1:MuxOperacao.SEL_MUX[0]
seletor[1] => muxgenerico4x1:MuxOperacao.SEL_MUX[1]
cIn => somadorgenerico1bit:Somador.cIn
cOut <= somadorgenerico1bit:Somador.cOut
saida <= muxgenerico4x1:MuxOperacao.MUX_OUT[0]


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA6|muxGenerico2x1:InverterOuNao
entradaA_MUX[0] => saida_MUX.DATAA
entradaB_MUX[0] => saida_MUX.DATAB
seletor_MUX => saida_MUX.OUTPUTSELECT
saida_MUX[0] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA6|somadorGenerico1bit:Somador
entradaA => saida.IN0
entradaA => cOut.IN0
entradaB => saida.IN1
entradaB => cOut.IN1
cIn => saida.IN1
cIn => cOut.IN1
saida <= saida.DB_MAX_OUTPUT_PORT_TYPE
cOut <= cOut.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA6|muxGenerico4x1:MuxOperacao
E0[0] => MUX_OUT.DATAB
E1[0] => MUX_OUT.DATAB
E2[0] => MUX_OUT.DATAB
E3[0] => MUX_OUT.DATAA
SEL_MUX[0] => Equal0.IN0
SEL_MUX[0] => Equal1.IN1
SEL_MUX[0] => Equal2.IN1
SEL_MUX[1] => Equal0.IN1
SEL_MUX[1] => Equal1.IN0
SEL_MUX[1] => Equal2.IN0
MUX_OUT[0] <= MUX_OUT.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA7
entradaA => comb.IN1
entradaA => comb.IN1
entradaA => somadorgenerico1bit:Somador.entradaB
entradaB => muxgenerico2x1:InverterOuNao.entradaA_MUX[0]
entradaB => muxgenerico2x1:InverterOuNao.entradaB_MUX[0]
slt => muxgenerico4x1:MuxOperacao.E3[0]
inverteB => muxgenerico2x1:InverterOuNao.seletor_MUX
seletor[0] => muxgenerico4x1:MuxOperacao.SEL_MUX[0]
seletor[1] => muxgenerico4x1:MuxOperacao.SEL_MUX[1]
cIn => somadorgenerico1bit:Somador.cIn
cOut <= somadorgenerico1bit:Somador.cOut
saida <= muxgenerico4x1:MuxOperacao.MUX_OUT[0]


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA7|muxGenerico2x1:InverterOuNao
entradaA_MUX[0] => saida_MUX.DATAA
entradaB_MUX[0] => saida_MUX.DATAB
seletor_MUX => saida_MUX.OUTPUTSELECT
saida_MUX[0] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA7|somadorGenerico1bit:Somador
entradaA => saida.IN0
entradaA => cOut.IN0
entradaB => saida.IN1
entradaB => cOut.IN1
cIn => saida.IN1
cIn => cOut.IN1
saida <= saida.DB_MAX_OUTPUT_PORT_TYPE
cOut <= cOut.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA7|muxGenerico4x1:MuxOperacao
E0[0] => MUX_OUT.DATAB
E1[0] => MUX_OUT.DATAB
E2[0] => MUX_OUT.DATAB
E3[0] => MUX_OUT.DATAA
SEL_MUX[0] => Equal0.IN0
SEL_MUX[0] => Equal1.IN1
SEL_MUX[0] => Equal2.IN1
SEL_MUX[1] => Equal0.IN1
SEL_MUX[1] => Equal1.IN0
SEL_MUX[1] => Equal2.IN0
MUX_OUT[0] <= MUX_OUT.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA8
entradaA => comb.IN1
entradaA => comb.IN1
entradaA => somadorgenerico1bit:Somador.entradaB
entradaB => muxgenerico2x1:InverterOuNao.entradaA_MUX[0]
entradaB => muxgenerico2x1:InverterOuNao.entradaB_MUX[0]
slt => muxgenerico4x1:MuxOperacao.E3[0]
inverteB => muxgenerico2x1:InverterOuNao.seletor_MUX
seletor[0] => muxgenerico4x1:MuxOperacao.SEL_MUX[0]
seletor[1] => muxgenerico4x1:MuxOperacao.SEL_MUX[1]
cIn => somadorgenerico1bit:Somador.cIn
cOut <= somadorgenerico1bit:Somador.cOut
saida <= muxgenerico4x1:MuxOperacao.MUX_OUT[0]


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA8|muxGenerico2x1:InverterOuNao
entradaA_MUX[0] => saida_MUX.DATAA
entradaB_MUX[0] => saida_MUX.DATAB
seletor_MUX => saida_MUX.OUTPUTSELECT
saida_MUX[0] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA8|somadorGenerico1bit:Somador
entradaA => saida.IN0
entradaA => cOut.IN0
entradaB => saida.IN1
entradaB => cOut.IN1
cIn => saida.IN1
cIn => cOut.IN1
saida <= saida.DB_MAX_OUTPUT_PORT_TYPE
cOut <= cOut.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA8|muxGenerico4x1:MuxOperacao
E0[0] => MUX_OUT.DATAB
E1[0] => MUX_OUT.DATAB
E2[0] => MUX_OUT.DATAB
E3[0] => MUX_OUT.DATAA
SEL_MUX[0] => Equal0.IN0
SEL_MUX[0] => Equal1.IN1
SEL_MUX[0] => Equal2.IN1
SEL_MUX[1] => Equal0.IN1
SEL_MUX[1] => Equal1.IN0
SEL_MUX[1] => Equal2.IN0
MUX_OUT[0] <= MUX_OUT.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA9
entradaA => comb.IN1
entradaA => comb.IN1
entradaA => somadorgenerico1bit:Somador.entradaB
entradaB => muxgenerico2x1:InverterOuNao.entradaA_MUX[0]
entradaB => muxgenerico2x1:InverterOuNao.entradaB_MUX[0]
slt => muxgenerico4x1:MuxOperacao.E3[0]
inverteB => muxgenerico2x1:InverterOuNao.seletor_MUX
seletor[0] => muxgenerico4x1:MuxOperacao.SEL_MUX[0]
seletor[1] => muxgenerico4x1:MuxOperacao.SEL_MUX[1]
cIn => somadorgenerico1bit:Somador.cIn
cOut <= somadorgenerico1bit:Somador.cOut
saida <= muxgenerico4x1:MuxOperacao.MUX_OUT[0]


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA9|muxGenerico2x1:InverterOuNao
entradaA_MUX[0] => saida_MUX.DATAA
entradaB_MUX[0] => saida_MUX.DATAB
seletor_MUX => saida_MUX.OUTPUTSELECT
saida_MUX[0] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA9|somadorGenerico1bit:Somador
entradaA => saida.IN0
entradaA => cOut.IN0
entradaB => saida.IN1
entradaB => cOut.IN1
cIn => saida.IN1
cIn => cOut.IN1
saida <= saida.DB_MAX_OUTPUT_PORT_TYPE
cOut <= cOut.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA9|muxGenerico4x1:MuxOperacao
E0[0] => MUX_OUT.DATAB
E1[0] => MUX_OUT.DATAB
E2[0] => MUX_OUT.DATAB
E3[0] => MUX_OUT.DATAA
SEL_MUX[0] => Equal0.IN0
SEL_MUX[0] => Equal1.IN1
SEL_MUX[0] => Equal2.IN1
SEL_MUX[1] => Equal0.IN1
SEL_MUX[1] => Equal1.IN0
SEL_MUX[1] => Equal2.IN0
MUX_OUT[0] <= MUX_OUT.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA10
entradaA => comb.IN1
entradaA => comb.IN1
entradaA => somadorgenerico1bit:Somador.entradaB
entradaB => muxgenerico2x1:InverterOuNao.entradaA_MUX[0]
entradaB => muxgenerico2x1:InverterOuNao.entradaB_MUX[0]
slt => muxgenerico4x1:MuxOperacao.E3[0]
inverteB => muxgenerico2x1:InverterOuNao.seletor_MUX
seletor[0] => muxgenerico4x1:MuxOperacao.SEL_MUX[0]
seletor[1] => muxgenerico4x1:MuxOperacao.SEL_MUX[1]
cIn => somadorgenerico1bit:Somador.cIn
cOut <= somadorgenerico1bit:Somador.cOut
saida <= muxgenerico4x1:MuxOperacao.MUX_OUT[0]


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA10|muxGenerico2x1:InverterOuNao
entradaA_MUX[0] => saida_MUX.DATAA
entradaB_MUX[0] => saida_MUX.DATAB
seletor_MUX => saida_MUX.OUTPUTSELECT
saida_MUX[0] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA10|somadorGenerico1bit:Somador
entradaA => saida.IN0
entradaA => cOut.IN0
entradaB => saida.IN1
entradaB => cOut.IN1
cIn => saida.IN1
cIn => cOut.IN1
saida <= saida.DB_MAX_OUTPUT_PORT_TYPE
cOut <= cOut.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA10|muxGenerico4x1:MuxOperacao
E0[0] => MUX_OUT.DATAB
E1[0] => MUX_OUT.DATAB
E2[0] => MUX_OUT.DATAB
E3[0] => MUX_OUT.DATAA
SEL_MUX[0] => Equal0.IN0
SEL_MUX[0] => Equal1.IN1
SEL_MUX[0] => Equal2.IN1
SEL_MUX[1] => Equal0.IN1
SEL_MUX[1] => Equal1.IN0
SEL_MUX[1] => Equal2.IN0
MUX_OUT[0] <= MUX_OUT.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA11
entradaA => comb.IN1
entradaA => comb.IN1
entradaA => somadorgenerico1bit:Somador.entradaB
entradaB => muxgenerico2x1:InverterOuNao.entradaA_MUX[0]
entradaB => muxgenerico2x1:InverterOuNao.entradaB_MUX[0]
slt => muxgenerico4x1:MuxOperacao.E3[0]
inverteB => muxgenerico2x1:InverterOuNao.seletor_MUX
seletor[0] => muxgenerico4x1:MuxOperacao.SEL_MUX[0]
seletor[1] => muxgenerico4x1:MuxOperacao.SEL_MUX[1]
cIn => somadorgenerico1bit:Somador.cIn
cOut <= somadorgenerico1bit:Somador.cOut
saida <= muxgenerico4x1:MuxOperacao.MUX_OUT[0]


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA11|muxGenerico2x1:InverterOuNao
entradaA_MUX[0] => saida_MUX.DATAA
entradaB_MUX[0] => saida_MUX.DATAB
seletor_MUX => saida_MUX.OUTPUTSELECT
saida_MUX[0] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA11|somadorGenerico1bit:Somador
entradaA => saida.IN0
entradaA => cOut.IN0
entradaB => saida.IN1
entradaB => cOut.IN1
cIn => saida.IN1
cIn => cOut.IN1
saida <= saida.DB_MAX_OUTPUT_PORT_TYPE
cOut <= cOut.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA11|muxGenerico4x1:MuxOperacao
E0[0] => MUX_OUT.DATAB
E1[0] => MUX_OUT.DATAB
E2[0] => MUX_OUT.DATAB
E3[0] => MUX_OUT.DATAA
SEL_MUX[0] => Equal0.IN0
SEL_MUX[0] => Equal1.IN1
SEL_MUX[0] => Equal2.IN1
SEL_MUX[1] => Equal0.IN1
SEL_MUX[1] => Equal1.IN0
SEL_MUX[1] => Equal2.IN0
MUX_OUT[0] <= MUX_OUT.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA12
entradaA => comb.IN1
entradaA => comb.IN1
entradaA => somadorgenerico1bit:Somador.entradaB
entradaB => muxgenerico2x1:InverterOuNao.entradaA_MUX[0]
entradaB => muxgenerico2x1:InverterOuNao.entradaB_MUX[0]
slt => muxgenerico4x1:MuxOperacao.E3[0]
inverteB => muxgenerico2x1:InverterOuNao.seletor_MUX
seletor[0] => muxgenerico4x1:MuxOperacao.SEL_MUX[0]
seletor[1] => muxgenerico4x1:MuxOperacao.SEL_MUX[1]
cIn => somadorgenerico1bit:Somador.cIn
cOut <= somadorgenerico1bit:Somador.cOut
saida <= muxgenerico4x1:MuxOperacao.MUX_OUT[0]


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA12|muxGenerico2x1:InverterOuNao
entradaA_MUX[0] => saida_MUX.DATAA
entradaB_MUX[0] => saida_MUX.DATAB
seletor_MUX => saida_MUX.OUTPUTSELECT
saida_MUX[0] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA12|somadorGenerico1bit:Somador
entradaA => saida.IN0
entradaA => cOut.IN0
entradaB => saida.IN1
entradaB => cOut.IN1
cIn => saida.IN1
cIn => cOut.IN1
saida <= saida.DB_MAX_OUTPUT_PORT_TYPE
cOut <= cOut.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA12|muxGenerico4x1:MuxOperacao
E0[0] => MUX_OUT.DATAB
E1[0] => MUX_OUT.DATAB
E2[0] => MUX_OUT.DATAB
E3[0] => MUX_OUT.DATAA
SEL_MUX[0] => Equal0.IN0
SEL_MUX[0] => Equal1.IN1
SEL_MUX[0] => Equal2.IN1
SEL_MUX[1] => Equal0.IN1
SEL_MUX[1] => Equal1.IN0
SEL_MUX[1] => Equal2.IN0
MUX_OUT[0] <= MUX_OUT.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA13
entradaA => comb.IN1
entradaA => comb.IN1
entradaA => somadorgenerico1bit:Somador.entradaB
entradaB => muxgenerico2x1:InverterOuNao.entradaA_MUX[0]
entradaB => muxgenerico2x1:InverterOuNao.entradaB_MUX[0]
slt => muxgenerico4x1:MuxOperacao.E3[0]
inverteB => muxgenerico2x1:InverterOuNao.seletor_MUX
seletor[0] => muxgenerico4x1:MuxOperacao.SEL_MUX[0]
seletor[1] => muxgenerico4x1:MuxOperacao.SEL_MUX[1]
cIn => somadorgenerico1bit:Somador.cIn
cOut <= somadorgenerico1bit:Somador.cOut
saida <= muxgenerico4x1:MuxOperacao.MUX_OUT[0]


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA13|muxGenerico2x1:InverterOuNao
entradaA_MUX[0] => saida_MUX.DATAA
entradaB_MUX[0] => saida_MUX.DATAB
seletor_MUX => saida_MUX.OUTPUTSELECT
saida_MUX[0] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA13|somadorGenerico1bit:Somador
entradaA => saida.IN0
entradaA => cOut.IN0
entradaB => saida.IN1
entradaB => cOut.IN1
cIn => saida.IN1
cIn => cOut.IN1
saida <= saida.DB_MAX_OUTPUT_PORT_TYPE
cOut <= cOut.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA13|muxGenerico4x1:MuxOperacao
E0[0] => MUX_OUT.DATAB
E1[0] => MUX_OUT.DATAB
E2[0] => MUX_OUT.DATAB
E3[0] => MUX_OUT.DATAA
SEL_MUX[0] => Equal0.IN0
SEL_MUX[0] => Equal1.IN1
SEL_MUX[0] => Equal2.IN1
SEL_MUX[1] => Equal0.IN1
SEL_MUX[1] => Equal1.IN0
SEL_MUX[1] => Equal2.IN0
MUX_OUT[0] <= MUX_OUT.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA14
entradaA => comb.IN1
entradaA => comb.IN1
entradaA => somadorgenerico1bit:Somador.entradaB
entradaB => muxgenerico2x1:InverterOuNao.entradaA_MUX[0]
entradaB => muxgenerico2x1:InverterOuNao.entradaB_MUX[0]
slt => muxgenerico4x1:MuxOperacao.E3[0]
inverteB => muxgenerico2x1:InverterOuNao.seletor_MUX
seletor[0] => muxgenerico4x1:MuxOperacao.SEL_MUX[0]
seletor[1] => muxgenerico4x1:MuxOperacao.SEL_MUX[1]
cIn => somadorgenerico1bit:Somador.cIn
cOut <= somadorgenerico1bit:Somador.cOut
saida <= muxgenerico4x1:MuxOperacao.MUX_OUT[0]


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA14|muxGenerico2x1:InverterOuNao
entradaA_MUX[0] => saida_MUX.DATAA
entradaB_MUX[0] => saida_MUX.DATAB
seletor_MUX => saida_MUX.OUTPUTSELECT
saida_MUX[0] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA14|somadorGenerico1bit:Somador
entradaA => saida.IN0
entradaA => cOut.IN0
entradaB => saida.IN1
entradaB => cOut.IN1
cIn => saida.IN1
cIn => cOut.IN1
saida <= saida.DB_MAX_OUTPUT_PORT_TYPE
cOut <= cOut.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA14|muxGenerico4x1:MuxOperacao
E0[0] => MUX_OUT.DATAB
E1[0] => MUX_OUT.DATAB
E2[0] => MUX_OUT.DATAB
E3[0] => MUX_OUT.DATAA
SEL_MUX[0] => Equal0.IN0
SEL_MUX[0] => Equal1.IN1
SEL_MUX[0] => Equal2.IN1
SEL_MUX[1] => Equal0.IN1
SEL_MUX[1] => Equal1.IN0
SEL_MUX[1] => Equal2.IN0
MUX_OUT[0] <= MUX_OUT.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA15
entradaA => comb.IN1
entradaA => comb.IN1
entradaA => somadorgenerico1bit:Somador.entradaB
entradaB => muxgenerico2x1:InverterOuNao.entradaA_MUX[0]
entradaB => muxgenerico2x1:InverterOuNao.entradaB_MUX[0]
slt => muxgenerico4x1:MuxOperacao.E3[0]
inverteB => muxgenerico2x1:InverterOuNao.seletor_MUX
seletor[0] => muxgenerico4x1:MuxOperacao.SEL_MUX[0]
seletor[1] => muxgenerico4x1:MuxOperacao.SEL_MUX[1]
cIn => somadorgenerico1bit:Somador.cIn
cOut <= somadorgenerico1bit:Somador.cOut
saida <= muxgenerico4x1:MuxOperacao.MUX_OUT[0]


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA15|muxGenerico2x1:InverterOuNao
entradaA_MUX[0] => saida_MUX.DATAA
entradaB_MUX[0] => saida_MUX.DATAB
seletor_MUX => saida_MUX.OUTPUTSELECT
saida_MUX[0] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA15|somadorGenerico1bit:Somador
entradaA => saida.IN0
entradaA => cOut.IN0
entradaB => saida.IN1
entradaB => cOut.IN1
cIn => saida.IN1
cIn => cOut.IN1
saida <= saida.DB_MAX_OUTPUT_PORT_TYPE
cOut <= cOut.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA15|muxGenerico4x1:MuxOperacao
E0[0] => MUX_OUT.DATAB
E1[0] => MUX_OUT.DATAB
E2[0] => MUX_OUT.DATAB
E3[0] => MUX_OUT.DATAA
SEL_MUX[0] => Equal0.IN0
SEL_MUX[0] => Equal1.IN1
SEL_MUX[0] => Equal2.IN1
SEL_MUX[1] => Equal0.IN1
SEL_MUX[1] => Equal1.IN0
SEL_MUX[1] => Equal2.IN0
MUX_OUT[0] <= MUX_OUT.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA16
entradaA => comb.IN1
entradaA => comb.IN1
entradaA => somadorgenerico1bit:Somador.entradaB
entradaB => muxgenerico2x1:InverterOuNao.entradaA_MUX[0]
entradaB => muxgenerico2x1:InverterOuNao.entradaB_MUX[0]
slt => muxgenerico4x1:MuxOperacao.E3[0]
inverteB => muxgenerico2x1:InverterOuNao.seletor_MUX
seletor[0] => muxgenerico4x1:MuxOperacao.SEL_MUX[0]
seletor[1] => muxgenerico4x1:MuxOperacao.SEL_MUX[1]
cIn => somadorgenerico1bit:Somador.cIn
cOut <= somadorgenerico1bit:Somador.cOut
saida <= muxgenerico4x1:MuxOperacao.MUX_OUT[0]


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA16|muxGenerico2x1:InverterOuNao
entradaA_MUX[0] => saida_MUX.DATAA
entradaB_MUX[0] => saida_MUX.DATAB
seletor_MUX => saida_MUX.OUTPUTSELECT
saida_MUX[0] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA16|somadorGenerico1bit:Somador
entradaA => saida.IN0
entradaA => cOut.IN0
entradaB => saida.IN1
entradaB => cOut.IN1
cIn => saida.IN1
cIn => cOut.IN1
saida <= saida.DB_MAX_OUTPUT_PORT_TYPE
cOut <= cOut.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA16|muxGenerico4x1:MuxOperacao
E0[0] => MUX_OUT.DATAB
E1[0] => MUX_OUT.DATAB
E2[0] => MUX_OUT.DATAB
E3[0] => MUX_OUT.DATAA
SEL_MUX[0] => Equal0.IN0
SEL_MUX[0] => Equal1.IN1
SEL_MUX[0] => Equal2.IN1
SEL_MUX[1] => Equal0.IN1
SEL_MUX[1] => Equal1.IN0
SEL_MUX[1] => Equal2.IN0
MUX_OUT[0] <= MUX_OUT.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA17
entradaA => comb.IN1
entradaA => comb.IN1
entradaA => somadorgenerico1bit:Somador.entradaB
entradaB => muxgenerico2x1:InverterOuNao.entradaA_MUX[0]
entradaB => muxgenerico2x1:InverterOuNao.entradaB_MUX[0]
slt => muxgenerico4x1:MuxOperacao.E3[0]
inverteB => muxgenerico2x1:InverterOuNao.seletor_MUX
seletor[0] => muxgenerico4x1:MuxOperacao.SEL_MUX[0]
seletor[1] => muxgenerico4x1:MuxOperacao.SEL_MUX[1]
cIn => somadorgenerico1bit:Somador.cIn
cOut <= somadorgenerico1bit:Somador.cOut
saida <= muxgenerico4x1:MuxOperacao.MUX_OUT[0]


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA17|muxGenerico2x1:InverterOuNao
entradaA_MUX[0] => saida_MUX.DATAA
entradaB_MUX[0] => saida_MUX.DATAB
seletor_MUX => saida_MUX.OUTPUTSELECT
saida_MUX[0] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA17|somadorGenerico1bit:Somador
entradaA => saida.IN0
entradaA => cOut.IN0
entradaB => saida.IN1
entradaB => cOut.IN1
cIn => saida.IN1
cIn => cOut.IN1
saida <= saida.DB_MAX_OUTPUT_PORT_TYPE
cOut <= cOut.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA17|muxGenerico4x1:MuxOperacao
E0[0] => MUX_OUT.DATAB
E1[0] => MUX_OUT.DATAB
E2[0] => MUX_OUT.DATAB
E3[0] => MUX_OUT.DATAA
SEL_MUX[0] => Equal0.IN0
SEL_MUX[0] => Equal1.IN1
SEL_MUX[0] => Equal2.IN1
SEL_MUX[1] => Equal0.IN1
SEL_MUX[1] => Equal1.IN0
SEL_MUX[1] => Equal2.IN0
MUX_OUT[0] <= MUX_OUT.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA18
entradaA => comb.IN1
entradaA => comb.IN1
entradaA => somadorgenerico1bit:Somador.entradaB
entradaB => muxgenerico2x1:InverterOuNao.entradaA_MUX[0]
entradaB => muxgenerico2x1:InverterOuNao.entradaB_MUX[0]
slt => muxgenerico4x1:MuxOperacao.E3[0]
inverteB => muxgenerico2x1:InverterOuNao.seletor_MUX
seletor[0] => muxgenerico4x1:MuxOperacao.SEL_MUX[0]
seletor[1] => muxgenerico4x1:MuxOperacao.SEL_MUX[1]
cIn => somadorgenerico1bit:Somador.cIn
cOut <= somadorgenerico1bit:Somador.cOut
saida <= muxgenerico4x1:MuxOperacao.MUX_OUT[0]


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA18|muxGenerico2x1:InverterOuNao
entradaA_MUX[0] => saida_MUX.DATAA
entradaB_MUX[0] => saida_MUX.DATAB
seletor_MUX => saida_MUX.OUTPUTSELECT
saida_MUX[0] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA18|somadorGenerico1bit:Somador
entradaA => saida.IN0
entradaA => cOut.IN0
entradaB => saida.IN1
entradaB => cOut.IN1
cIn => saida.IN1
cIn => cOut.IN1
saida <= saida.DB_MAX_OUTPUT_PORT_TYPE
cOut <= cOut.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA18|muxGenerico4x1:MuxOperacao
E0[0] => MUX_OUT.DATAB
E1[0] => MUX_OUT.DATAB
E2[0] => MUX_OUT.DATAB
E3[0] => MUX_OUT.DATAA
SEL_MUX[0] => Equal0.IN0
SEL_MUX[0] => Equal1.IN1
SEL_MUX[0] => Equal2.IN1
SEL_MUX[1] => Equal0.IN1
SEL_MUX[1] => Equal1.IN0
SEL_MUX[1] => Equal2.IN0
MUX_OUT[0] <= MUX_OUT.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA19
entradaA => comb.IN1
entradaA => comb.IN1
entradaA => somadorgenerico1bit:Somador.entradaB
entradaB => muxgenerico2x1:InverterOuNao.entradaA_MUX[0]
entradaB => muxgenerico2x1:InverterOuNao.entradaB_MUX[0]
slt => muxgenerico4x1:MuxOperacao.E3[0]
inverteB => muxgenerico2x1:InverterOuNao.seletor_MUX
seletor[0] => muxgenerico4x1:MuxOperacao.SEL_MUX[0]
seletor[1] => muxgenerico4x1:MuxOperacao.SEL_MUX[1]
cIn => somadorgenerico1bit:Somador.cIn
cOut <= somadorgenerico1bit:Somador.cOut
saida <= muxgenerico4x1:MuxOperacao.MUX_OUT[0]


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA19|muxGenerico2x1:InverterOuNao
entradaA_MUX[0] => saida_MUX.DATAA
entradaB_MUX[0] => saida_MUX.DATAB
seletor_MUX => saida_MUX.OUTPUTSELECT
saida_MUX[0] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA19|somadorGenerico1bit:Somador
entradaA => saida.IN0
entradaA => cOut.IN0
entradaB => saida.IN1
entradaB => cOut.IN1
cIn => saida.IN1
cIn => cOut.IN1
saida <= saida.DB_MAX_OUTPUT_PORT_TYPE
cOut <= cOut.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA19|muxGenerico4x1:MuxOperacao
E0[0] => MUX_OUT.DATAB
E1[0] => MUX_OUT.DATAB
E2[0] => MUX_OUT.DATAB
E3[0] => MUX_OUT.DATAA
SEL_MUX[0] => Equal0.IN0
SEL_MUX[0] => Equal1.IN1
SEL_MUX[0] => Equal2.IN1
SEL_MUX[1] => Equal0.IN1
SEL_MUX[1] => Equal1.IN0
SEL_MUX[1] => Equal2.IN0
MUX_OUT[0] <= MUX_OUT.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA20
entradaA => comb.IN1
entradaA => comb.IN1
entradaA => somadorgenerico1bit:Somador.entradaB
entradaB => muxgenerico2x1:InverterOuNao.entradaA_MUX[0]
entradaB => muxgenerico2x1:InverterOuNao.entradaB_MUX[0]
slt => muxgenerico4x1:MuxOperacao.E3[0]
inverteB => muxgenerico2x1:InverterOuNao.seletor_MUX
seletor[0] => muxgenerico4x1:MuxOperacao.SEL_MUX[0]
seletor[1] => muxgenerico4x1:MuxOperacao.SEL_MUX[1]
cIn => somadorgenerico1bit:Somador.cIn
cOut <= somadorgenerico1bit:Somador.cOut
saida <= muxgenerico4x1:MuxOperacao.MUX_OUT[0]


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA20|muxGenerico2x1:InverterOuNao
entradaA_MUX[0] => saida_MUX.DATAA
entradaB_MUX[0] => saida_MUX.DATAB
seletor_MUX => saida_MUX.OUTPUTSELECT
saida_MUX[0] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA20|somadorGenerico1bit:Somador
entradaA => saida.IN0
entradaA => cOut.IN0
entradaB => saida.IN1
entradaB => cOut.IN1
cIn => saida.IN1
cIn => cOut.IN1
saida <= saida.DB_MAX_OUTPUT_PORT_TYPE
cOut <= cOut.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA20|muxGenerico4x1:MuxOperacao
E0[0] => MUX_OUT.DATAB
E1[0] => MUX_OUT.DATAB
E2[0] => MUX_OUT.DATAB
E3[0] => MUX_OUT.DATAA
SEL_MUX[0] => Equal0.IN0
SEL_MUX[0] => Equal1.IN1
SEL_MUX[0] => Equal2.IN1
SEL_MUX[1] => Equal0.IN1
SEL_MUX[1] => Equal1.IN0
SEL_MUX[1] => Equal2.IN0
MUX_OUT[0] <= MUX_OUT.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA21
entradaA => comb.IN1
entradaA => comb.IN1
entradaA => somadorgenerico1bit:Somador.entradaB
entradaB => muxgenerico2x1:InverterOuNao.entradaA_MUX[0]
entradaB => muxgenerico2x1:InverterOuNao.entradaB_MUX[0]
slt => muxgenerico4x1:MuxOperacao.E3[0]
inverteB => muxgenerico2x1:InverterOuNao.seletor_MUX
seletor[0] => muxgenerico4x1:MuxOperacao.SEL_MUX[0]
seletor[1] => muxgenerico4x1:MuxOperacao.SEL_MUX[1]
cIn => somadorgenerico1bit:Somador.cIn
cOut <= somadorgenerico1bit:Somador.cOut
saida <= muxgenerico4x1:MuxOperacao.MUX_OUT[0]


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA21|muxGenerico2x1:InverterOuNao
entradaA_MUX[0] => saida_MUX.DATAA
entradaB_MUX[0] => saida_MUX.DATAB
seletor_MUX => saida_MUX.OUTPUTSELECT
saida_MUX[0] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA21|somadorGenerico1bit:Somador
entradaA => saida.IN0
entradaA => cOut.IN0
entradaB => saida.IN1
entradaB => cOut.IN1
cIn => saida.IN1
cIn => cOut.IN1
saida <= saida.DB_MAX_OUTPUT_PORT_TYPE
cOut <= cOut.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA21|muxGenerico4x1:MuxOperacao
E0[0] => MUX_OUT.DATAB
E1[0] => MUX_OUT.DATAB
E2[0] => MUX_OUT.DATAB
E3[0] => MUX_OUT.DATAA
SEL_MUX[0] => Equal0.IN0
SEL_MUX[0] => Equal1.IN1
SEL_MUX[0] => Equal2.IN1
SEL_MUX[1] => Equal0.IN1
SEL_MUX[1] => Equal1.IN0
SEL_MUX[1] => Equal2.IN0
MUX_OUT[0] <= MUX_OUT.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA22
entradaA => comb.IN1
entradaA => comb.IN1
entradaA => somadorgenerico1bit:Somador.entradaB
entradaB => muxgenerico2x1:InverterOuNao.entradaA_MUX[0]
entradaB => muxgenerico2x1:InverterOuNao.entradaB_MUX[0]
slt => muxgenerico4x1:MuxOperacao.E3[0]
inverteB => muxgenerico2x1:InverterOuNao.seletor_MUX
seletor[0] => muxgenerico4x1:MuxOperacao.SEL_MUX[0]
seletor[1] => muxgenerico4x1:MuxOperacao.SEL_MUX[1]
cIn => somadorgenerico1bit:Somador.cIn
cOut <= somadorgenerico1bit:Somador.cOut
saida <= muxgenerico4x1:MuxOperacao.MUX_OUT[0]


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA22|muxGenerico2x1:InverterOuNao
entradaA_MUX[0] => saida_MUX.DATAA
entradaB_MUX[0] => saida_MUX.DATAB
seletor_MUX => saida_MUX.OUTPUTSELECT
saida_MUX[0] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA22|somadorGenerico1bit:Somador
entradaA => saida.IN0
entradaA => cOut.IN0
entradaB => saida.IN1
entradaB => cOut.IN1
cIn => saida.IN1
cIn => cOut.IN1
saida <= saida.DB_MAX_OUTPUT_PORT_TYPE
cOut <= cOut.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA22|muxGenerico4x1:MuxOperacao
E0[0] => MUX_OUT.DATAB
E1[0] => MUX_OUT.DATAB
E2[0] => MUX_OUT.DATAB
E3[0] => MUX_OUT.DATAA
SEL_MUX[0] => Equal0.IN0
SEL_MUX[0] => Equal1.IN1
SEL_MUX[0] => Equal2.IN1
SEL_MUX[1] => Equal0.IN1
SEL_MUX[1] => Equal1.IN0
SEL_MUX[1] => Equal2.IN0
MUX_OUT[0] <= MUX_OUT.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA23
entradaA => comb.IN1
entradaA => comb.IN1
entradaA => somadorgenerico1bit:Somador.entradaB
entradaB => muxgenerico2x1:InverterOuNao.entradaA_MUX[0]
entradaB => muxgenerico2x1:InverterOuNao.entradaB_MUX[0]
slt => muxgenerico4x1:MuxOperacao.E3[0]
inverteB => muxgenerico2x1:InverterOuNao.seletor_MUX
seletor[0] => muxgenerico4x1:MuxOperacao.SEL_MUX[0]
seletor[1] => muxgenerico4x1:MuxOperacao.SEL_MUX[1]
cIn => somadorgenerico1bit:Somador.cIn
cOut <= somadorgenerico1bit:Somador.cOut
saida <= muxgenerico4x1:MuxOperacao.MUX_OUT[0]


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA23|muxGenerico2x1:InverterOuNao
entradaA_MUX[0] => saida_MUX.DATAA
entradaB_MUX[0] => saida_MUX.DATAB
seletor_MUX => saida_MUX.OUTPUTSELECT
saida_MUX[0] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA23|somadorGenerico1bit:Somador
entradaA => saida.IN0
entradaA => cOut.IN0
entradaB => saida.IN1
entradaB => cOut.IN1
cIn => saida.IN1
cIn => cOut.IN1
saida <= saida.DB_MAX_OUTPUT_PORT_TYPE
cOut <= cOut.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA23|muxGenerico4x1:MuxOperacao
E0[0] => MUX_OUT.DATAB
E1[0] => MUX_OUT.DATAB
E2[0] => MUX_OUT.DATAB
E3[0] => MUX_OUT.DATAA
SEL_MUX[0] => Equal0.IN0
SEL_MUX[0] => Equal1.IN1
SEL_MUX[0] => Equal2.IN1
SEL_MUX[1] => Equal0.IN1
SEL_MUX[1] => Equal1.IN0
SEL_MUX[1] => Equal2.IN0
MUX_OUT[0] <= MUX_OUT.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA24
entradaA => comb.IN1
entradaA => comb.IN1
entradaA => somadorgenerico1bit:Somador.entradaB
entradaB => muxgenerico2x1:InverterOuNao.entradaA_MUX[0]
entradaB => muxgenerico2x1:InverterOuNao.entradaB_MUX[0]
slt => muxgenerico4x1:MuxOperacao.E3[0]
inverteB => muxgenerico2x1:InverterOuNao.seletor_MUX
seletor[0] => muxgenerico4x1:MuxOperacao.SEL_MUX[0]
seletor[1] => muxgenerico4x1:MuxOperacao.SEL_MUX[1]
cIn => somadorgenerico1bit:Somador.cIn
cOut <= somadorgenerico1bit:Somador.cOut
saida <= muxgenerico4x1:MuxOperacao.MUX_OUT[0]


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA24|muxGenerico2x1:InverterOuNao
entradaA_MUX[0] => saida_MUX.DATAA
entradaB_MUX[0] => saida_MUX.DATAB
seletor_MUX => saida_MUX.OUTPUTSELECT
saida_MUX[0] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA24|somadorGenerico1bit:Somador
entradaA => saida.IN0
entradaA => cOut.IN0
entradaB => saida.IN1
entradaB => cOut.IN1
cIn => saida.IN1
cIn => cOut.IN1
saida <= saida.DB_MAX_OUTPUT_PORT_TYPE
cOut <= cOut.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA24|muxGenerico4x1:MuxOperacao
E0[0] => MUX_OUT.DATAB
E1[0] => MUX_OUT.DATAB
E2[0] => MUX_OUT.DATAB
E3[0] => MUX_OUT.DATAA
SEL_MUX[0] => Equal0.IN0
SEL_MUX[0] => Equal1.IN1
SEL_MUX[0] => Equal2.IN1
SEL_MUX[1] => Equal0.IN1
SEL_MUX[1] => Equal1.IN0
SEL_MUX[1] => Equal2.IN0
MUX_OUT[0] <= MUX_OUT.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA25
entradaA => comb.IN1
entradaA => comb.IN1
entradaA => somadorgenerico1bit:Somador.entradaB
entradaB => muxgenerico2x1:InverterOuNao.entradaA_MUX[0]
entradaB => muxgenerico2x1:InverterOuNao.entradaB_MUX[0]
slt => muxgenerico4x1:MuxOperacao.E3[0]
inverteB => muxgenerico2x1:InverterOuNao.seletor_MUX
seletor[0] => muxgenerico4x1:MuxOperacao.SEL_MUX[0]
seletor[1] => muxgenerico4x1:MuxOperacao.SEL_MUX[1]
cIn => somadorgenerico1bit:Somador.cIn
cOut <= somadorgenerico1bit:Somador.cOut
saida <= muxgenerico4x1:MuxOperacao.MUX_OUT[0]


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA25|muxGenerico2x1:InverterOuNao
entradaA_MUX[0] => saida_MUX.DATAA
entradaB_MUX[0] => saida_MUX.DATAB
seletor_MUX => saida_MUX.OUTPUTSELECT
saida_MUX[0] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA25|somadorGenerico1bit:Somador
entradaA => saida.IN0
entradaA => cOut.IN0
entradaB => saida.IN1
entradaB => cOut.IN1
cIn => saida.IN1
cIn => cOut.IN1
saida <= saida.DB_MAX_OUTPUT_PORT_TYPE
cOut <= cOut.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA25|muxGenerico4x1:MuxOperacao
E0[0] => MUX_OUT.DATAB
E1[0] => MUX_OUT.DATAB
E2[0] => MUX_OUT.DATAB
E3[0] => MUX_OUT.DATAA
SEL_MUX[0] => Equal0.IN0
SEL_MUX[0] => Equal1.IN1
SEL_MUX[0] => Equal2.IN1
SEL_MUX[1] => Equal0.IN1
SEL_MUX[1] => Equal1.IN0
SEL_MUX[1] => Equal2.IN0
MUX_OUT[0] <= MUX_OUT.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA26
entradaA => comb.IN1
entradaA => comb.IN1
entradaA => somadorgenerico1bit:Somador.entradaB
entradaB => muxgenerico2x1:InverterOuNao.entradaA_MUX[0]
entradaB => muxgenerico2x1:InverterOuNao.entradaB_MUX[0]
slt => muxgenerico4x1:MuxOperacao.E3[0]
inverteB => muxgenerico2x1:InverterOuNao.seletor_MUX
seletor[0] => muxgenerico4x1:MuxOperacao.SEL_MUX[0]
seletor[1] => muxgenerico4x1:MuxOperacao.SEL_MUX[1]
cIn => somadorgenerico1bit:Somador.cIn
cOut <= somadorgenerico1bit:Somador.cOut
saida <= muxgenerico4x1:MuxOperacao.MUX_OUT[0]


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA26|muxGenerico2x1:InverterOuNao
entradaA_MUX[0] => saida_MUX.DATAA
entradaB_MUX[0] => saida_MUX.DATAB
seletor_MUX => saida_MUX.OUTPUTSELECT
saida_MUX[0] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA26|somadorGenerico1bit:Somador
entradaA => saida.IN0
entradaA => cOut.IN0
entradaB => saida.IN1
entradaB => cOut.IN1
cIn => saida.IN1
cIn => cOut.IN1
saida <= saida.DB_MAX_OUTPUT_PORT_TYPE
cOut <= cOut.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA26|muxGenerico4x1:MuxOperacao
E0[0] => MUX_OUT.DATAB
E1[0] => MUX_OUT.DATAB
E2[0] => MUX_OUT.DATAB
E3[0] => MUX_OUT.DATAA
SEL_MUX[0] => Equal0.IN0
SEL_MUX[0] => Equal1.IN1
SEL_MUX[0] => Equal2.IN1
SEL_MUX[1] => Equal0.IN1
SEL_MUX[1] => Equal1.IN0
SEL_MUX[1] => Equal2.IN0
MUX_OUT[0] <= MUX_OUT.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA27
entradaA => comb.IN1
entradaA => comb.IN1
entradaA => somadorgenerico1bit:Somador.entradaB
entradaB => muxgenerico2x1:InverterOuNao.entradaA_MUX[0]
entradaB => muxgenerico2x1:InverterOuNao.entradaB_MUX[0]
slt => muxgenerico4x1:MuxOperacao.E3[0]
inverteB => muxgenerico2x1:InverterOuNao.seletor_MUX
seletor[0] => muxgenerico4x1:MuxOperacao.SEL_MUX[0]
seletor[1] => muxgenerico4x1:MuxOperacao.SEL_MUX[1]
cIn => somadorgenerico1bit:Somador.cIn
cOut <= somadorgenerico1bit:Somador.cOut
saida <= muxgenerico4x1:MuxOperacao.MUX_OUT[0]


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA27|muxGenerico2x1:InverterOuNao
entradaA_MUX[0] => saida_MUX.DATAA
entradaB_MUX[0] => saida_MUX.DATAB
seletor_MUX => saida_MUX.OUTPUTSELECT
saida_MUX[0] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA27|somadorGenerico1bit:Somador
entradaA => saida.IN0
entradaA => cOut.IN0
entradaB => saida.IN1
entradaB => cOut.IN1
cIn => saida.IN1
cIn => cOut.IN1
saida <= saida.DB_MAX_OUTPUT_PORT_TYPE
cOut <= cOut.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA27|muxGenerico4x1:MuxOperacao
E0[0] => MUX_OUT.DATAB
E1[0] => MUX_OUT.DATAB
E2[0] => MUX_OUT.DATAB
E3[0] => MUX_OUT.DATAA
SEL_MUX[0] => Equal0.IN0
SEL_MUX[0] => Equal1.IN1
SEL_MUX[0] => Equal2.IN1
SEL_MUX[1] => Equal0.IN1
SEL_MUX[1] => Equal1.IN0
SEL_MUX[1] => Equal2.IN0
MUX_OUT[0] <= MUX_OUT.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA28
entradaA => comb.IN1
entradaA => comb.IN1
entradaA => somadorgenerico1bit:Somador.entradaB
entradaB => muxgenerico2x1:InverterOuNao.entradaA_MUX[0]
entradaB => muxgenerico2x1:InverterOuNao.entradaB_MUX[0]
slt => muxgenerico4x1:MuxOperacao.E3[0]
inverteB => muxgenerico2x1:InverterOuNao.seletor_MUX
seletor[0] => muxgenerico4x1:MuxOperacao.SEL_MUX[0]
seletor[1] => muxgenerico4x1:MuxOperacao.SEL_MUX[1]
cIn => somadorgenerico1bit:Somador.cIn
cOut <= somadorgenerico1bit:Somador.cOut
saida <= muxgenerico4x1:MuxOperacao.MUX_OUT[0]


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA28|muxGenerico2x1:InverterOuNao
entradaA_MUX[0] => saida_MUX.DATAA
entradaB_MUX[0] => saida_MUX.DATAB
seletor_MUX => saida_MUX.OUTPUTSELECT
saida_MUX[0] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA28|somadorGenerico1bit:Somador
entradaA => saida.IN0
entradaA => cOut.IN0
entradaB => saida.IN1
entradaB => cOut.IN1
cIn => saida.IN1
cIn => cOut.IN1
saida <= saida.DB_MAX_OUTPUT_PORT_TYPE
cOut <= cOut.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA28|muxGenerico4x1:MuxOperacao
E0[0] => MUX_OUT.DATAB
E1[0] => MUX_OUT.DATAB
E2[0] => MUX_OUT.DATAB
E3[0] => MUX_OUT.DATAA
SEL_MUX[0] => Equal0.IN0
SEL_MUX[0] => Equal1.IN1
SEL_MUX[0] => Equal2.IN1
SEL_MUX[1] => Equal0.IN1
SEL_MUX[1] => Equal1.IN0
SEL_MUX[1] => Equal2.IN0
MUX_OUT[0] <= MUX_OUT.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA29
entradaA => comb.IN1
entradaA => comb.IN1
entradaA => somadorgenerico1bit:Somador.entradaB
entradaB => muxgenerico2x1:InverterOuNao.entradaA_MUX[0]
entradaB => muxgenerico2x1:InverterOuNao.entradaB_MUX[0]
slt => muxgenerico4x1:MuxOperacao.E3[0]
inverteB => muxgenerico2x1:InverterOuNao.seletor_MUX
seletor[0] => muxgenerico4x1:MuxOperacao.SEL_MUX[0]
seletor[1] => muxgenerico4x1:MuxOperacao.SEL_MUX[1]
cIn => somadorgenerico1bit:Somador.cIn
cOut <= somadorgenerico1bit:Somador.cOut
saida <= muxgenerico4x1:MuxOperacao.MUX_OUT[0]


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA29|muxGenerico2x1:InverterOuNao
entradaA_MUX[0] => saida_MUX.DATAA
entradaB_MUX[0] => saida_MUX.DATAB
seletor_MUX => saida_MUX.OUTPUTSELECT
saida_MUX[0] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA29|somadorGenerico1bit:Somador
entradaA => saida.IN0
entradaA => cOut.IN0
entradaB => saida.IN1
entradaB => cOut.IN1
cIn => saida.IN1
cIn => cOut.IN1
saida <= saida.DB_MAX_OUTPUT_PORT_TYPE
cOut <= cOut.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA29|muxGenerico4x1:MuxOperacao
E0[0] => MUX_OUT.DATAB
E1[0] => MUX_OUT.DATAB
E2[0] => MUX_OUT.DATAB
E3[0] => MUX_OUT.DATAA
SEL_MUX[0] => Equal0.IN0
SEL_MUX[0] => Equal1.IN1
SEL_MUX[0] => Equal2.IN1
SEL_MUX[1] => Equal0.IN1
SEL_MUX[1] => Equal1.IN0
SEL_MUX[1] => Equal2.IN0
MUX_OUT[0] <= MUX_OUT.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA30
entradaA => comb.IN1
entradaA => comb.IN1
entradaA => somadorgenerico1bit:Somador.entradaB
entradaB => muxgenerico2x1:InverterOuNao.entradaA_MUX[0]
entradaB => muxgenerico2x1:InverterOuNao.entradaB_MUX[0]
slt => muxgenerico4x1:MuxOperacao.E3[0]
inverteB => muxgenerico2x1:InverterOuNao.seletor_MUX
seletor[0] => muxgenerico4x1:MuxOperacao.SEL_MUX[0]
seletor[1] => muxgenerico4x1:MuxOperacao.SEL_MUX[1]
cIn => somadorgenerico1bit:Somador.cIn
cOut <= somadorgenerico1bit:Somador.cOut
saida <= muxgenerico4x1:MuxOperacao.MUX_OUT[0]


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA30|muxGenerico2x1:InverterOuNao
entradaA_MUX[0] => saida_MUX.DATAA
entradaB_MUX[0] => saida_MUX.DATAB
seletor_MUX => saida_MUX.OUTPUTSELECT
saida_MUX[0] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA30|somadorGenerico1bit:Somador
entradaA => saida.IN0
entradaA => cOut.IN0
entradaB => saida.IN1
entradaB => cOut.IN1
cIn => saida.IN1
cIn => cOut.IN1
saida <= saida.DB_MAX_OUTPUT_PORT_TYPE
cOut <= cOut.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA30|muxGenerico4x1:MuxOperacao
E0[0] => MUX_OUT.DATAB
E1[0] => MUX_OUT.DATAB
E2[0] => MUX_OUT.DATAB
E3[0] => MUX_OUT.DATAA
SEL_MUX[0] => Equal0.IN0
SEL_MUX[0] => Equal1.IN1
SEL_MUX[0] => Equal2.IN1
SEL_MUX[1] => Equal0.IN1
SEL_MUX[1] => Equal1.IN0
SEL_MUX[1] => Equal2.IN0
MUX_OUT[0] <= MUX_OUT.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA31
entradaA => comb.IN1
entradaA => comb.IN1
entradaA => somadorgenerico1bit:Somador.entradaB
entradaB => muxgenerico2x1:InverterOuNao.entradaA_MUX[0]
entradaB => muxgenerico2x1:InverterOuNao.entradaB_MUX[0]
slt => muxgenerico4x1:MuxOperacao.E3[0]
inverteB => muxgenerico2x1:InverterOuNao.seletor_MUX
seletor[0] => muxgenerico4x1:MuxOperacao.SEL_MUX[0]
seletor[1] => muxgenerico4x1:MuxOperacao.SEL_MUX[1]
cIn => somadorgenerico1bit:Somador.cIn
cOut <= somadorgenerico1bit:Somador.cOut
saida <= muxgenerico4x1:MuxOperacao.MUX_OUT[0]


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA31|muxGenerico2x1:InverterOuNao
entradaA_MUX[0] => saida_MUX.DATAA
entradaB_MUX[0] => saida_MUX.DATAB
seletor_MUX => saida_MUX.OUTPUTSELECT
saida_MUX[0] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA31|somadorGenerico1bit:Somador
entradaA => saida.IN0
entradaA => cOut.IN0
entradaB => saida.IN1
entradaB => cOut.IN1
cIn => saida.IN1
cIn => cOut.IN1
saida <= saida.DB_MAX_OUTPUT_PORT_TYPE
cOut <= cOut.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA1a31bit:ULA31|muxGenerico4x1:MuxOperacao
E0[0] => MUX_OUT.DATAB
E1[0] => MUX_OUT.DATAB
E2[0] => MUX_OUT.DATAB
E3[0] => MUX_OUT.DATAA
SEL_MUX[0] => Equal0.IN0
SEL_MUX[0] => Equal1.IN1
SEL_MUX[0] => Equal2.IN1
SEL_MUX[1] => Equal0.IN1
SEL_MUX[1] => Equal1.IN0
SEL_MUX[1] => Equal2.IN0
MUX_OUT[0] <= MUX_OUT.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA32bit:ULA32
entradaA => comb.IN1
entradaA => comb.IN1
entradaA => somadorgenerico1bit:Somador.entradaB
entradaB => muxgenerico2x1:InverterOuNao.entradaA_MUX[0]
entradaB => muxgenerico2x1:InverterOuNao.entradaB_MUX[0]
slt => muxgenerico4x1:MuxOperacao.E3[0]
inverteB => muxgenerico2x1:InverterOuNao.seletor_MUX
seletor[0] => muxgenerico4x1:MuxOperacao.SEL_MUX[0]
seletor[1] => muxgenerico4x1:MuxOperacao.SEL_MUX[1]
cIn => overflow.IN1
cIn => somadorgenerico1bit:Somador.cIn
saida <= muxgenerico4x1:MuxOperacao.MUX_OUT[0]
set <= set.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA32bit:ULA32|muxGenerico2x1:InverterOuNao
entradaA_MUX[0] => saida_MUX.DATAA
entradaB_MUX[0] => saida_MUX.DATAB
seletor_MUX => saida_MUX.OUTPUTSELECT
saida_MUX[0] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA32bit:ULA32|somadorGenerico1bit:Somador
entradaA => saida.IN0
entradaA => cOut.IN0
entradaB => saida.IN1
entradaB => cOut.IN1
cIn => saida.IN1
cIn => cOut.IN1
saida <= saida.DB_MAX_OUTPUT_PORT_TYPE
cOut <= cOut.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|EX:BLOCO_EX|ULASomaSub:ULA1|ULA32bit:ULA32|muxGenerico4x1:MuxOperacao
E0[0] => MUX_OUT.DATAB
E1[0] => MUX_OUT.DATAB
E2[0] => MUX_OUT.DATAB
E3[0] => MUX_OUT.DATAA
SEL_MUX[0] => Equal0.IN0
SEL_MUX[0] => Equal1.IN1
SEL_MUX[0] => Equal2.IN1
SEL_MUX[1] => Equal0.IN1
SEL_MUX[1] => Equal1.IN0
SEL_MUX[1] => Equal2.IN0
MUX_OUT[0] <= MUX_OUT.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|MEM:BLOCO_MEM
CLK => memoriaram:RAM1.clk
decoder_OUT[0] => memoriaram:RAM1.we
decoder_OUT[1] => memoriaram:RAM1.re
decoder_OUT[2] => comb.IN0
decoder_OUT[3] => comb.IN1
decoder_OUT[3] => muxgenerico2x1:MUXULA_BEQBNE.seletor_MUX
decoder_OUT[4] => ~NO_FANOUT~
decoder_OUT[5] => ~NO_FANOUT~
decoder_OUT[6] => ~NO_FANOUT~
decoder_OUT[7] => ~NO_FANOUT~
decoder_OUT[8] => ~NO_FANOUT~
decoder_OUT[9] => ~NO_FANOUT~
decoder_OUT[10] => ~NO_FANOUT~
decoder_OUT[11] => ~NO_FANOUT~
decoder_OUT[12] => ~NO_FANOUT~
decoder_OUT[13] => ~NO_FANOUT~
somador_BEQ_OUT_MEM[0] => muxgenerico2x1:MUXBEQ.entradaB_MUX[0]
somador_BEQ_OUT_MEM[1] => muxgenerico2x1:MUXBEQ.entradaB_MUX[1]
somador_BEQ_OUT_MEM[2] => muxgenerico2x1:MUXBEQ.entradaB_MUX[2]
somador_BEQ_OUT_MEM[3] => muxgenerico2x1:MUXBEQ.entradaB_MUX[3]
somador_BEQ_OUT_MEM[4] => muxgenerico2x1:MUXBEQ.entradaB_MUX[4]
somador_BEQ_OUT_MEM[5] => muxgenerico2x1:MUXBEQ.entradaB_MUX[5]
somador_BEQ_OUT_MEM[6] => muxgenerico2x1:MUXBEQ.entradaB_MUX[6]
somador_BEQ_OUT_MEM[7] => muxgenerico2x1:MUXBEQ.entradaB_MUX[7]
somador_BEQ_OUT_MEM[8] => muxgenerico2x1:MUXBEQ.entradaB_MUX[8]
somador_BEQ_OUT_MEM[9] => muxgenerico2x1:MUXBEQ.entradaB_MUX[9]
somador_BEQ_OUT_MEM[10] => muxgenerico2x1:MUXBEQ.entradaB_MUX[10]
somador_BEQ_OUT_MEM[11] => muxgenerico2x1:MUXBEQ.entradaB_MUX[11]
somador_BEQ_OUT_MEM[12] => muxgenerico2x1:MUXBEQ.entradaB_MUX[12]
somador_BEQ_OUT_MEM[13] => muxgenerico2x1:MUXBEQ.entradaB_MUX[13]
somador_BEQ_OUT_MEM[14] => muxgenerico2x1:MUXBEQ.entradaB_MUX[14]
somador_BEQ_OUT_MEM[15] => muxgenerico2x1:MUXBEQ.entradaB_MUX[15]
somador_BEQ_OUT_MEM[16] => muxgenerico2x1:MUXBEQ.entradaB_MUX[16]
somador_BEQ_OUT_MEM[17] => muxgenerico2x1:MUXBEQ.entradaB_MUX[17]
somador_BEQ_OUT_MEM[18] => muxgenerico2x1:MUXBEQ.entradaB_MUX[18]
somador_BEQ_OUT_MEM[19] => muxgenerico2x1:MUXBEQ.entradaB_MUX[19]
somador_BEQ_OUT_MEM[20] => muxgenerico2x1:MUXBEQ.entradaB_MUX[20]
somador_BEQ_OUT_MEM[21] => muxgenerico2x1:MUXBEQ.entradaB_MUX[21]
somador_BEQ_OUT_MEM[22] => muxgenerico2x1:MUXBEQ.entradaB_MUX[22]
somador_BEQ_OUT_MEM[23] => muxgenerico2x1:MUXBEQ.entradaB_MUX[23]
somador_BEQ_OUT_MEM[24] => muxgenerico2x1:MUXBEQ.entradaB_MUX[24]
somador_BEQ_OUT_MEM[25] => muxgenerico2x1:MUXBEQ.entradaB_MUX[25]
somador_BEQ_OUT_MEM[26] => muxgenerico2x1:MUXBEQ.entradaB_MUX[26]
somador_BEQ_OUT_MEM[27] => muxgenerico2x1:MUXBEQ.entradaB_MUX[27]
somador_BEQ_OUT_MEM[28] => muxgenerico2x1:MUXBEQ.entradaB_MUX[28]
somador_BEQ_OUT_MEM[29] => muxgenerico2x1:MUXBEQ.entradaB_MUX[29]
somador_BEQ_OUT_MEM[30] => muxgenerico2x1:MUXBEQ.entradaB_MUX[30]
somador_BEQ_OUT_MEM[31] => muxgenerico2x1:MUXBEQ.entradaB_MUX[31]
ULA_result_MEM[0] => memoriaram:RAM1.Endereco[0]
ULA_result_MEM[1] => memoriaram:RAM1.Endereco[1]
ULA_result_MEM[2] => memoriaram:RAM1.Endereco[2]
ULA_result_MEM[3] => memoriaram:RAM1.Endereco[3]
ULA_result_MEM[4] => memoriaram:RAM1.Endereco[4]
ULA_result_MEM[5] => memoriaram:RAM1.Endereco[5]
ULA_result_MEM[6] => memoriaram:RAM1.Endereco[6]
ULA_result_MEM[7] => memoriaram:RAM1.Endereco[7]
ULA_result_MEM[8] => memoriaram:RAM1.Endereco[8]
ULA_result_MEM[9] => memoriaram:RAM1.Endereco[9]
ULA_result_MEM[10] => memoriaram:RAM1.Endereco[10]
ULA_result_MEM[11] => memoriaram:RAM1.Endereco[11]
ULA_result_MEM[12] => memoriaram:RAM1.Endereco[12]
ULA_result_MEM[13] => memoriaram:RAM1.Endereco[13]
ULA_result_MEM[14] => memoriaram:RAM1.Endereco[14]
ULA_result_MEM[15] => memoriaram:RAM1.Endereco[15]
ULA_result_MEM[16] => memoriaram:RAM1.Endereco[16]
ULA_result_MEM[17] => memoriaram:RAM1.Endereco[17]
ULA_result_MEM[18] => memoriaram:RAM1.Endereco[18]
ULA_result_MEM[19] => memoriaram:RAM1.Endereco[19]
ULA_result_MEM[20] => memoriaram:RAM1.Endereco[20]
ULA_result_MEM[21] => memoriaram:RAM1.Endereco[21]
ULA_result_MEM[22] => memoriaram:RAM1.Endereco[22]
ULA_result_MEM[23] => memoriaram:RAM1.Endereco[23]
ULA_result_MEM[24] => memoriaram:RAM1.Endereco[24]
ULA_result_MEM[25] => memoriaram:RAM1.Endereco[25]
ULA_result_MEM[26] => memoriaram:RAM1.Endereco[26]
ULA_result_MEM[27] => memoriaram:RAM1.Endereco[27]
ULA_result_MEM[28] => memoriaram:RAM1.Endereco[28]
ULA_result_MEM[29] => memoriaram:RAM1.Endereco[29]
ULA_result_MEM[30] => memoriaram:RAM1.Endereco[30]
ULA_result_MEM[31] => memoriaram:RAM1.Endereco[31]
ULA_FLAG_ZERO_MEM => muxgenerico2x1:MUXULA_BEQBNE.entradaB_MUX[0]
ULA_FLAG_ZERO_MEM => muxgenerico2x1:MUXULA_BEQBNE.entradaA_MUX[0]
RT_OUT_MEM[0] => memoriaram:RAM1.Dado_in[0]
RT_OUT_MEM[1] => memoriaram:RAM1.Dado_in[1]
RT_OUT_MEM[2] => memoriaram:RAM1.Dado_in[2]
RT_OUT_MEM[3] => memoriaram:RAM1.Dado_in[3]
RT_OUT_MEM[4] => memoriaram:RAM1.Dado_in[4]
RT_OUT_MEM[5] => memoriaram:RAM1.Dado_in[5]
RT_OUT_MEM[6] => memoriaram:RAM1.Dado_in[6]
RT_OUT_MEM[7] => memoriaram:RAM1.Dado_in[7]
RT_OUT_MEM[8] => memoriaram:RAM1.Dado_in[8]
RT_OUT_MEM[9] => memoriaram:RAM1.Dado_in[9]
RT_OUT_MEM[10] => memoriaram:RAM1.Dado_in[10]
RT_OUT_MEM[11] => memoriaram:RAM1.Dado_in[11]
RT_OUT_MEM[12] => memoriaram:RAM1.Dado_in[12]
RT_OUT_MEM[13] => memoriaram:RAM1.Dado_in[13]
RT_OUT_MEM[14] => memoriaram:RAM1.Dado_in[14]
RT_OUT_MEM[15] => memoriaram:RAM1.Dado_in[15]
RT_OUT_MEM[16] => memoriaram:RAM1.Dado_in[16]
RT_OUT_MEM[17] => memoriaram:RAM1.Dado_in[17]
RT_OUT_MEM[18] => memoriaram:RAM1.Dado_in[18]
RT_OUT_MEM[19] => memoriaram:RAM1.Dado_in[19]
RT_OUT_MEM[20] => memoriaram:RAM1.Dado_in[20]
RT_OUT_MEM[21] => memoriaram:RAM1.Dado_in[21]
RT_OUT_MEM[22] => memoriaram:RAM1.Dado_in[22]
RT_OUT_MEM[23] => memoriaram:RAM1.Dado_in[23]
RT_OUT_MEM[24] => memoriaram:RAM1.Dado_in[24]
RT_OUT_MEM[25] => memoriaram:RAM1.Dado_in[25]
RT_OUT_MEM[26] => memoriaram:RAM1.Dado_in[26]
RT_OUT_MEM[27] => memoriaram:RAM1.Dado_in[27]
RT_OUT_MEM[28] => memoriaram:RAM1.Dado_in[28]
RT_OUT_MEM[29] => memoriaram:RAM1.Dado_in[29]
RT_OUT_MEM[30] => memoriaram:RAM1.Dado_in[30]
RT_OUT_MEM[31] => memoriaram:RAM1.Dado_in[31]
PC_constante[0] => muxgenerico2x1:MUXBEQ.entradaA_MUX[0]
PC_constante[1] => muxgenerico2x1:MUXBEQ.entradaA_MUX[1]
PC_constante[2] => muxgenerico2x1:MUXBEQ.entradaA_MUX[2]
PC_constante[3] => muxgenerico2x1:MUXBEQ.entradaA_MUX[3]
PC_constante[4] => muxgenerico2x1:MUXBEQ.entradaA_MUX[4]
PC_constante[5] => muxgenerico2x1:MUXBEQ.entradaA_MUX[5]
PC_constante[6] => muxgenerico2x1:MUXBEQ.entradaA_MUX[6]
PC_constante[7] => muxgenerico2x1:MUXBEQ.entradaA_MUX[7]
PC_constante[8] => muxgenerico2x1:MUXBEQ.entradaA_MUX[8]
PC_constante[9] => muxgenerico2x1:MUXBEQ.entradaA_MUX[9]
PC_constante[10] => muxgenerico2x1:MUXBEQ.entradaA_MUX[10]
PC_constante[11] => muxgenerico2x1:MUXBEQ.entradaA_MUX[11]
PC_constante[12] => muxgenerico2x1:MUXBEQ.entradaA_MUX[12]
PC_constante[13] => muxgenerico2x1:MUXBEQ.entradaA_MUX[13]
PC_constante[14] => muxgenerico2x1:MUXBEQ.entradaA_MUX[14]
PC_constante[15] => muxgenerico2x1:MUXBEQ.entradaA_MUX[15]
PC_constante[16] => muxgenerico2x1:MUXBEQ.entradaA_MUX[16]
PC_constante[17] => muxgenerico2x1:MUXBEQ.entradaA_MUX[17]
PC_constante[18] => muxgenerico2x1:MUXBEQ.entradaA_MUX[18]
PC_constante[19] => muxgenerico2x1:MUXBEQ.entradaA_MUX[19]
PC_constante[20] => muxgenerico2x1:MUXBEQ.entradaA_MUX[20]
PC_constante[21] => muxgenerico2x1:MUXBEQ.entradaA_MUX[21]
PC_constante[22] => muxgenerico2x1:MUXBEQ.entradaA_MUX[22]
PC_constante[23] => muxgenerico2x1:MUXBEQ.entradaA_MUX[23]
PC_constante[24] => muxgenerico2x1:MUXBEQ.entradaA_MUX[24]
PC_constante[25] => muxgenerico2x1:MUXBEQ.entradaA_MUX[25]
PC_constante[26] => muxgenerico2x1:MUXBEQ.entradaA_MUX[26]
PC_constante[27] => muxgenerico2x1:MUXBEQ.entradaA_MUX[27]
PC_constante[28] => muxgenerico2x1:MUXBEQ.entradaA_MUX[28]
PC_constante[29] => muxgenerico2x1:MUXBEQ.entradaA_MUX[29]
PC_constante[30] => muxgenerico2x1:MUXBEQ.entradaA_MUX[30]
PC_constante[31] => muxgenerico2x1:MUXBEQ.entradaA_MUX[31]
MEM_OUT_MEM[0] <= memoriaram:RAM1.Dado_out[0]
MEM_OUT_MEM[1] <= memoriaram:RAM1.Dado_out[1]
MEM_OUT_MEM[2] <= memoriaram:RAM1.Dado_out[2]
MEM_OUT_MEM[3] <= memoriaram:RAM1.Dado_out[3]
MEM_OUT_MEM[4] <= memoriaram:RAM1.Dado_out[4]
MEM_OUT_MEM[5] <= memoriaram:RAM1.Dado_out[5]
MEM_OUT_MEM[6] <= memoriaram:RAM1.Dado_out[6]
MEM_OUT_MEM[7] <= memoriaram:RAM1.Dado_out[7]
MEM_OUT_MEM[8] <= memoriaram:RAM1.Dado_out[8]
MEM_OUT_MEM[9] <= memoriaram:RAM1.Dado_out[9]
MEM_OUT_MEM[10] <= memoriaram:RAM1.Dado_out[10]
MEM_OUT_MEM[11] <= memoriaram:RAM1.Dado_out[11]
MEM_OUT_MEM[12] <= memoriaram:RAM1.Dado_out[12]
MEM_OUT_MEM[13] <= memoriaram:RAM1.Dado_out[13]
MEM_OUT_MEM[14] <= memoriaram:RAM1.Dado_out[14]
MEM_OUT_MEM[15] <= memoriaram:RAM1.Dado_out[15]
MEM_OUT_MEM[16] <= memoriaram:RAM1.Dado_out[16]
MEM_OUT_MEM[17] <= memoriaram:RAM1.Dado_out[17]
MEM_OUT_MEM[18] <= memoriaram:RAM1.Dado_out[18]
MEM_OUT_MEM[19] <= memoriaram:RAM1.Dado_out[19]
MEM_OUT_MEM[20] <= memoriaram:RAM1.Dado_out[20]
MEM_OUT_MEM[21] <= memoriaram:RAM1.Dado_out[21]
MEM_OUT_MEM[22] <= memoriaram:RAM1.Dado_out[22]
MEM_OUT_MEM[23] <= memoriaram:RAM1.Dado_out[23]
MEM_OUT_MEM[24] <= memoriaram:RAM1.Dado_out[24]
MEM_OUT_MEM[25] <= memoriaram:RAM1.Dado_out[25]
MEM_OUT_MEM[26] <= memoriaram:RAM1.Dado_out[26]
MEM_OUT_MEM[27] <= memoriaram:RAM1.Dado_out[27]
MEM_OUT_MEM[28] <= memoriaram:RAM1.Dado_out[28]
MEM_OUT_MEM[29] <= memoriaram:RAM1.Dado_out[29]
MEM_OUT_MEM[30] <= memoriaram:RAM1.Dado_out[30]
MEM_OUT_MEM[31] <= memoriaram:RAM1.Dado_out[31]
MuxBeqOutMEM[0] <= muxgenerico2x1:MUXBEQ.saida_MUX[0]
MuxBeqOutMEM[1] <= muxgenerico2x1:MUXBEQ.saida_MUX[1]
MuxBeqOutMEM[2] <= muxgenerico2x1:MUXBEQ.saida_MUX[2]
MuxBeqOutMEM[3] <= muxgenerico2x1:MUXBEQ.saida_MUX[3]
MuxBeqOutMEM[4] <= muxgenerico2x1:MUXBEQ.saida_MUX[4]
MuxBeqOutMEM[5] <= muxgenerico2x1:MUXBEQ.saida_MUX[5]
MuxBeqOutMEM[6] <= muxgenerico2x1:MUXBEQ.saida_MUX[6]
MuxBeqOutMEM[7] <= muxgenerico2x1:MUXBEQ.saida_MUX[7]
MuxBeqOutMEM[8] <= muxgenerico2x1:MUXBEQ.saida_MUX[8]
MuxBeqOutMEM[9] <= muxgenerico2x1:MUXBEQ.saida_MUX[9]
MuxBeqOutMEM[10] <= muxgenerico2x1:MUXBEQ.saida_MUX[10]
MuxBeqOutMEM[11] <= muxgenerico2x1:MUXBEQ.saida_MUX[11]
MuxBeqOutMEM[12] <= muxgenerico2x1:MUXBEQ.saida_MUX[12]
MuxBeqOutMEM[13] <= muxgenerico2x1:MUXBEQ.saida_MUX[13]
MuxBeqOutMEM[14] <= muxgenerico2x1:MUXBEQ.saida_MUX[14]
MuxBeqOutMEM[15] <= muxgenerico2x1:MUXBEQ.saida_MUX[15]
MuxBeqOutMEM[16] <= muxgenerico2x1:MUXBEQ.saida_MUX[16]
MuxBeqOutMEM[17] <= muxgenerico2x1:MUXBEQ.saida_MUX[17]
MuxBeqOutMEM[18] <= muxgenerico2x1:MUXBEQ.saida_MUX[18]
MuxBeqOutMEM[19] <= muxgenerico2x1:MUXBEQ.saida_MUX[19]
MuxBeqOutMEM[20] <= muxgenerico2x1:MUXBEQ.saida_MUX[20]
MuxBeqOutMEM[21] <= muxgenerico2x1:MUXBEQ.saida_MUX[21]
MuxBeqOutMEM[22] <= muxgenerico2x1:MUXBEQ.saida_MUX[22]
MuxBeqOutMEM[23] <= muxgenerico2x1:MUXBEQ.saida_MUX[23]
MuxBeqOutMEM[24] <= muxgenerico2x1:MUXBEQ.saida_MUX[24]
MuxBeqOutMEM[25] <= muxgenerico2x1:MUXBEQ.saida_MUX[25]
MuxBeqOutMEM[26] <= muxgenerico2x1:MUXBEQ.saida_MUX[26]
MuxBeqOutMEM[27] <= muxgenerico2x1:MUXBEQ.saida_MUX[27]
MuxBeqOutMEM[28] <= muxgenerico2x1:MUXBEQ.saida_MUX[28]
MuxBeqOutMEM[29] <= muxgenerico2x1:MUXBEQ.saida_MUX[29]
MuxBeqOutMEM[30] <= muxgenerico2x1:MUXBEQ.saida_MUX[30]
MuxBeqOutMEM[31] <= muxgenerico2x1:MUXBEQ.saida_MUX[31]


|projetoMIPS|MEM:BLOCO_MEM|muxGenerico2x1:MUXULA_BEQBNE
entradaA_MUX[0] => saida_MUX.DATAA
entradaB_MUX[0] => saida_MUX.DATAB
seletor_MUX => saida_MUX.OUTPUTSELECT
saida_MUX[0] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|MEM:BLOCO_MEM|muxGenerico2x1:MUXBEQ
entradaA_MUX[0] => saida_MUX.DATAA
entradaA_MUX[1] => saida_MUX.DATAA
entradaA_MUX[2] => saida_MUX.DATAA
entradaA_MUX[3] => saida_MUX.DATAA
entradaA_MUX[4] => saida_MUX.DATAA
entradaA_MUX[5] => saida_MUX.DATAA
entradaA_MUX[6] => saida_MUX.DATAA
entradaA_MUX[7] => saida_MUX.DATAA
entradaA_MUX[8] => saida_MUX.DATAA
entradaA_MUX[9] => saida_MUX.DATAA
entradaA_MUX[10] => saida_MUX.DATAA
entradaA_MUX[11] => saida_MUX.DATAA
entradaA_MUX[12] => saida_MUX.DATAA
entradaA_MUX[13] => saida_MUX.DATAA
entradaA_MUX[14] => saida_MUX.DATAA
entradaA_MUX[15] => saida_MUX.DATAA
entradaA_MUX[16] => saida_MUX.DATAA
entradaA_MUX[17] => saida_MUX.DATAA
entradaA_MUX[18] => saida_MUX.DATAA
entradaA_MUX[19] => saida_MUX.DATAA
entradaA_MUX[20] => saida_MUX.DATAA
entradaA_MUX[21] => saida_MUX.DATAA
entradaA_MUX[22] => saida_MUX.DATAA
entradaA_MUX[23] => saida_MUX.DATAA
entradaA_MUX[24] => saida_MUX.DATAA
entradaA_MUX[25] => saida_MUX.DATAA
entradaA_MUX[26] => saida_MUX.DATAA
entradaA_MUX[27] => saida_MUX.DATAA
entradaA_MUX[28] => saida_MUX.DATAA
entradaA_MUX[29] => saida_MUX.DATAA
entradaA_MUX[30] => saida_MUX.DATAA
entradaA_MUX[31] => saida_MUX.DATAA
entradaB_MUX[0] => saida_MUX.DATAB
entradaB_MUX[1] => saida_MUX.DATAB
entradaB_MUX[2] => saida_MUX.DATAB
entradaB_MUX[3] => saida_MUX.DATAB
entradaB_MUX[4] => saida_MUX.DATAB
entradaB_MUX[5] => saida_MUX.DATAB
entradaB_MUX[6] => saida_MUX.DATAB
entradaB_MUX[7] => saida_MUX.DATAB
entradaB_MUX[8] => saida_MUX.DATAB
entradaB_MUX[9] => saida_MUX.DATAB
entradaB_MUX[10] => saida_MUX.DATAB
entradaB_MUX[11] => saida_MUX.DATAB
entradaB_MUX[12] => saida_MUX.DATAB
entradaB_MUX[13] => saida_MUX.DATAB
entradaB_MUX[14] => saida_MUX.DATAB
entradaB_MUX[15] => saida_MUX.DATAB
entradaB_MUX[16] => saida_MUX.DATAB
entradaB_MUX[17] => saida_MUX.DATAB
entradaB_MUX[18] => saida_MUX.DATAB
entradaB_MUX[19] => saida_MUX.DATAB
entradaB_MUX[20] => saida_MUX.DATAB
entradaB_MUX[21] => saida_MUX.DATAB
entradaB_MUX[22] => saida_MUX.DATAB
entradaB_MUX[23] => saida_MUX.DATAB
entradaB_MUX[24] => saida_MUX.DATAB
entradaB_MUX[25] => saida_MUX.DATAB
entradaB_MUX[26] => saida_MUX.DATAB
entradaB_MUX[27] => saida_MUX.DATAB
entradaB_MUX[28] => saida_MUX.DATAB
entradaB_MUX[29] => saida_MUX.DATAB
entradaB_MUX[30] => saida_MUX.DATAB
entradaB_MUX[31] => saida_MUX.DATAB
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
saida_MUX[0] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[1] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[2] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[3] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[4] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[5] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[6] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[7] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[8] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[9] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[10] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[11] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[12] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[13] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[14] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[15] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[16] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[17] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[18] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[19] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[20] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[21] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[22] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[23] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[24] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[25] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[26] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[27] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[28] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[29] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[30] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[31] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|MEM:BLOCO_MEM|memoriaRAM:RAM1
clk => memRAM~38.CLK
clk => memRAM~0.CLK
clk => memRAM~1.CLK
clk => memRAM~2.CLK
clk => memRAM~3.CLK
clk => memRAM~4.CLK
clk => memRAM~5.CLK
clk => memRAM~6.CLK
clk => memRAM~7.CLK
clk => memRAM~8.CLK
clk => memRAM~9.CLK
clk => memRAM~10.CLK
clk => memRAM~11.CLK
clk => memRAM~12.CLK
clk => memRAM~13.CLK
clk => memRAM~14.CLK
clk => memRAM~15.CLK
clk => memRAM~16.CLK
clk => memRAM~17.CLK
clk => memRAM~18.CLK
clk => memRAM~19.CLK
clk => memRAM~20.CLK
clk => memRAM~21.CLK
clk => memRAM~22.CLK
clk => memRAM~23.CLK
clk => memRAM~24.CLK
clk => memRAM~25.CLK
clk => memRAM~26.CLK
clk => memRAM~27.CLK
clk => memRAM~28.CLK
clk => memRAM~29.CLK
clk => memRAM~30.CLK
clk => memRAM~31.CLK
clk => memRAM~32.CLK
clk => memRAM~33.CLK
clk => memRAM~34.CLK
clk => memRAM~35.CLK
clk => memRAM~36.CLK
clk => memRAM~37.CLK
clk => memRAM.CLK0
Endereco[0] => ~NO_FANOUT~
Endereco[1] => ~NO_FANOUT~
Endereco[2] => memRAM~5.DATAIN
Endereco[2] => memRAM.WADDR
Endereco[2] => memRAM.RADDR
Endereco[3] => memRAM~4.DATAIN
Endereco[3] => memRAM.WADDR1
Endereco[3] => memRAM.RADDR1
Endereco[4] => memRAM~3.DATAIN
Endereco[4] => memRAM.WADDR2
Endereco[4] => memRAM.RADDR2
Endereco[5] => memRAM~2.DATAIN
Endereco[5] => memRAM.WADDR3
Endereco[5] => memRAM.RADDR3
Endereco[6] => memRAM~1.DATAIN
Endereco[6] => memRAM.WADDR4
Endereco[6] => memRAM.RADDR4
Endereco[7] => memRAM~0.DATAIN
Endereco[7] => memRAM.WADDR5
Endereco[7] => memRAM.RADDR5
Endereco[8] => ~NO_FANOUT~
Endereco[9] => ~NO_FANOUT~
Endereco[10] => ~NO_FANOUT~
Endereco[11] => ~NO_FANOUT~
Endereco[12] => ~NO_FANOUT~
Endereco[13] => ~NO_FANOUT~
Endereco[14] => ~NO_FANOUT~
Endereco[15] => ~NO_FANOUT~
Endereco[16] => ~NO_FANOUT~
Endereco[17] => ~NO_FANOUT~
Endereco[18] => ~NO_FANOUT~
Endereco[19] => ~NO_FANOUT~
Endereco[20] => ~NO_FANOUT~
Endereco[21] => ~NO_FANOUT~
Endereco[22] => ~NO_FANOUT~
Endereco[23] => ~NO_FANOUT~
Endereco[24] => ~NO_FANOUT~
Endereco[25] => ~NO_FANOUT~
Endereco[26] => ~NO_FANOUT~
Endereco[27] => ~NO_FANOUT~
Endereco[28] => ~NO_FANOUT~
Endereco[29] => ~NO_FANOUT~
Endereco[30] => ~NO_FANOUT~
Endereco[31] => ~NO_FANOUT~
Dado_in[0] => memRAM~37.DATAIN
Dado_in[0] => memRAM.DATAIN
Dado_in[1] => memRAM~36.DATAIN
Dado_in[1] => memRAM.DATAIN1
Dado_in[2] => memRAM~35.DATAIN
Dado_in[2] => memRAM.DATAIN2
Dado_in[3] => memRAM~34.DATAIN
Dado_in[3] => memRAM.DATAIN3
Dado_in[4] => memRAM~33.DATAIN
Dado_in[4] => memRAM.DATAIN4
Dado_in[5] => memRAM~32.DATAIN
Dado_in[5] => memRAM.DATAIN5
Dado_in[6] => memRAM~31.DATAIN
Dado_in[6] => memRAM.DATAIN6
Dado_in[7] => memRAM~30.DATAIN
Dado_in[7] => memRAM.DATAIN7
Dado_in[8] => memRAM~29.DATAIN
Dado_in[8] => memRAM.DATAIN8
Dado_in[9] => memRAM~28.DATAIN
Dado_in[9] => memRAM.DATAIN9
Dado_in[10] => memRAM~27.DATAIN
Dado_in[10] => memRAM.DATAIN10
Dado_in[11] => memRAM~26.DATAIN
Dado_in[11] => memRAM.DATAIN11
Dado_in[12] => memRAM~25.DATAIN
Dado_in[12] => memRAM.DATAIN12
Dado_in[13] => memRAM~24.DATAIN
Dado_in[13] => memRAM.DATAIN13
Dado_in[14] => memRAM~23.DATAIN
Dado_in[14] => memRAM.DATAIN14
Dado_in[15] => memRAM~22.DATAIN
Dado_in[15] => memRAM.DATAIN15
Dado_in[16] => memRAM~21.DATAIN
Dado_in[16] => memRAM.DATAIN16
Dado_in[17] => memRAM~20.DATAIN
Dado_in[17] => memRAM.DATAIN17
Dado_in[18] => memRAM~19.DATAIN
Dado_in[18] => memRAM.DATAIN18
Dado_in[19] => memRAM~18.DATAIN
Dado_in[19] => memRAM.DATAIN19
Dado_in[20] => memRAM~17.DATAIN
Dado_in[20] => memRAM.DATAIN20
Dado_in[21] => memRAM~16.DATAIN
Dado_in[21] => memRAM.DATAIN21
Dado_in[22] => memRAM~15.DATAIN
Dado_in[22] => memRAM.DATAIN22
Dado_in[23] => memRAM~14.DATAIN
Dado_in[23] => memRAM.DATAIN23
Dado_in[24] => memRAM~13.DATAIN
Dado_in[24] => memRAM.DATAIN24
Dado_in[25] => memRAM~12.DATAIN
Dado_in[25] => memRAM.DATAIN25
Dado_in[26] => memRAM~11.DATAIN
Dado_in[26] => memRAM.DATAIN26
Dado_in[27] => memRAM~10.DATAIN
Dado_in[27] => memRAM.DATAIN27
Dado_in[28] => memRAM~9.DATAIN
Dado_in[28] => memRAM.DATAIN28
Dado_in[29] => memRAM~8.DATAIN
Dado_in[29] => memRAM.DATAIN29
Dado_in[30] => memRAM~7.DATAIN
Dado_in[30] => memRAM.DATAIN30
Dado_in[31] => memRAM~6.DATAIN
Dado_in[31] => memRAM.DATAIN31
Dado_out[0] <= Dado_out[0].DB_MAX_OUTPUT_PORT_TYPE
Dado_out[1] <= Dado_out[1].DB_MAX_OUTPUT_PORT_TYPE
Dado_out[2] <= Dado_out[2].DB_MAX_OUTPUT_PORT_TYPE
Dado_out[3] <= Dado_out[3].DB_MAX_OUTPUT_PORT_TYPE
Dado_out[4] <= Dado_out[4].DB_MAX_OUTPUT_PORT_TYPE
Dado_out[5] <= Dado_out[5].DB_MAX_OUTPUT_PORT_TYPE
Dado_out[6] <= Dado_out[6].DB_MAX_OUTPUT_PORT_TYPE
Dado_out[7] <= Dado_out[7].DB_MAX_OUTPUT_PORT_TYPE
Dado_out[8] <= Dado_out[8].DB_MAX_OUTPUT_PORT_TYPE
Dado_out[9] <= Dado_out[9].DB_MAX_OUTPUT_PORT_TYPE
Dado_out[10] <= Dado_out[10].DB_MAX_OUTPUT_PORT_TYPE
Dado_out[11] <= Dado_out[11].DB_MAX_OUTPUT_PORT_TYPE
Dado_out[12] <= Dado_out[12].DB_MAX_OUTPUT_PORT_TYPE
Dado_out[13] <= Dado_out[13].DB_MAX_OUTPUT_PORT_TYPE
Dado_out[14] <= Dado_out[14].DB_MAX_OUTPUT_PORT_TYPE
Dado_out[15] <= Dado_out[15].DB_MAX_OUTPUT_PORT_TYPE
Dado_out[16] <= Dado_out[16].DB_MAX_OUTPUT_PORT_TYPE
Dado_out[17] <= Dado_out[17].DB_MAX_OUTPUT_PORT_TYPE
Dado_out[18] <= Dado_out[18].DB_MAX_OUTPUT_PORT_TYPE
Dado_out[19] <= Dado_out[19].DB_MAX_OUTPUT_PORT_TYPE
Dado_out[20] <= Dado_out[20].DB_MAX_OUTPUT_PORT_TYPE
Dado_out[21] <= Dado_out[21].DB_MAX_OUTPUT_PORT_TYPE
Dado_out[22] <= Dado_out[22].DB_MAX_OUTPUT_PORT_TYPE
Dado_out[23] <= Dado_out[23].DB_MAX_OUTPUT_PORT_TYPE
Dado_out[24] <= Dado_out[24].DB_MAX_OUTPUT_PORT_TYPE
Dado_out[25] <= Dado_out[25].DB_MAX_OUTPUT_PORT_TYPE
Dado_out[26] <= Dado_out[26].DB_MAX_OUTPUT_PORT_TYPE
Dado_out[27] <= Dado_out[27].DB_MAX_OUTPUT_PORT_TYPE
Dado_out[28] <= Dado_out[28].DB_MAX_OUTPUT_PORT_TYPE
Dado_out[29] <= Dado_out[29].DB_MAX_OUTPUT_PORT_TYPE
Dado_out[30] <= Dado_out[30].DB_MAX_OUTPUT_PORT_TYPE
Dado_out[31] <= Dado_out[31].DB_MAX_OUTPUT_PORT_TYPE
we => memRAM~38.DATAIN
we => memRAM.WE
re => Dado_out[0].OE
re => Dado_out[1].OE
re => Dado_out[2].OE
re => Dado_out[3].OE
re => Dado_out[4].OE
re => Dado_out[5].OE
re => Dado_out[6].OE
re => Dado_out[7].OE
re => Dado_out[8].OE
re => Dado_out[9].OE
re => Dado_out[10].OE
re => Dado_out[11].OE
re => Dado_out[12].OE
re => Dado_out[13].OE
re => Dado_out[14].OE
re => Dado_out[15].OE
re => Dado_out[16].OE
re => Dado_out[17].OE
re => Dado_out[18].OE
re => Dado_out[19].OE
re => Dado_out[20].OE
re => Dado_out[21].OE
re => Dado_out[22].OE
re => Dado_out[23].OE
re => Dado_out[24].OE
re => Dado_out[25].OE
re => Dado_out[26].OE
re => Dado_out[27].OE
re => Dado_out[28].OE
re => Dado_out[29].OE
re => Dado_out[30].OE
re => Dado_out[31].OE


|projetoMIPS|WB:BLOCO_WB
CLK => ~NO_FANOUT~
decoder_OUT[0] => ~NO_FANOUT~
decoder_OUT[1] => ~NO_FANOUT~
decoder_OUT[2] => ~NO_FANOUT~
decoder_OUT[3] => ~NO_FANOUT~
decoder_OUT[4] => muxgenerico4x1:MUX_ULA_MEM.SEL_MUX[0]
decoder_OUT[5] => muxgenerico4x1:MUX_ULA_MEM.SEL_MUX[1]
decoder_OUT[6] => ~NO_FANOUT~
decoder_OUT[7] => ~NO_FANOUT~
decoder_OUT[8] => ~NO_FANOUT~
decoder_OUT[9] => ~NO_FANOUT~
decoder_OUT[10] => ~NO_FANOUT~
decoder_OUT[11] => ~NO_FANOUT~
decoder_OUT[12] => ~NO_FANOUT~
decoder_OUT[13] => ~NO_FANOUT~
MEM_OUT_WB[0] => muxgenerico4x1:MUX_ULA_MEM.E1[0]
MEM_OUT_WB[1] => muxgenerico4x1:MUX_ULA_MEM.E1[1]
MEM_OUT_WB[2] => muxgenerico4x1:MUX_ULA_MEM.E1[2]
MEM_OUT_WB[3] => muxgenerico4x1:MUX_ULA_MEM.E1[3]
MEM_OUT_WB[4] => muxgenerico4x1:MUX_ULA_MEM.E1[4]
MEM_OUT_WB[5] => muxgenerico4x1:MUX_ULA_MEM.E1[5]
MEM_OUT_WB[6] => muxgenerico4x1:MUX_ULA_MEM.E1[6]
MEM_OUT_WB[7] => muxgenerico4x1:MUX_ULA_MEM.E1[7]
MEM_OUT_WB[8] => muxgenerico4x1:MUX_ULA_MEM.E1[8]
MEM_OUT_WB[9] => muxgenerico4x1:MUX_ULA_MEM.E1[9]
MEM_OUT_WB[10] => muxgenerico4x1:MUX_ULA_MEM.E1[10]
MEM_OUT_WB[11] => muxgenerico4x1:MUX_ULA_MEM.E1[11]
MEM_OUT_WB[12] => muxgenerico4x1:MUX_ULA_MEM.E1[12]
MEM_OUT_WB[13] => muxgenerico4x1:MUX_ULA_MEM.E1[13]
MEM_OUT_WB[14] => muxgenerico4x1:MUX_ULA_MEM.E1[14]
MEM_OUT_WB[15] => muxgenerico4x1:MUX_ULA_MEM.E1[15]
MEM_OUT_WB[16] => muxgenerico4x1:MUX_ULA_MEM.E1[16]
MEM_OUT_WB[17] => muxgenerico4x1:MUX_ULA_MEM.E1[17]
MEM_OUT_WB[18] => muxgenerico4x1:MUX_ULA_MEM.E1[18]
MEM_OUT_WB[19] => muxgenerico4x1:MUX_ULA_MEM.E1[19]
MEM_OUT_WB[20] => muxgenerico4x1:MUX_ULA_MEM.E1[20]
MEM_OUT_WB[21] => muxgenerico4x1:MUX_ULA_MEM.E1[21]
MEM_OUT_WB[22] => muxgenerico4x1:MUX_ULA_MEM.E1[22]
MEM_OUT_WB[23] => muxgenerico4x1:MUX_ULA_MEM.E1[23]
MEM_OUT_WB[24] => muxgenerico4x1:MUX_ULA_MEM.E1[24]
MEM_OUT_WB[25] => muxgenerico4x1:MUX_ULA_MEM.E1[25]
MEM_OUT_WB[26] => muxgenerico4x1:MUX_ULA_MEM.E1[26]
MEM_OUT_WB[27] => muxgenerico4x1:MUX_ULA_MEM.E1[27]
MEM_OUT_WB[28] => muxgenerico4x1:MUX_ULA_MEM.E1[28]
MEM_OUT_WB[29] => muxgenerico4x1:MUX_ULA_MEM.E1[29]
MEM_OUT_WB[30] => muxgenerico4x1:MUX_ULA_MEM.E1[30]
MEM_OUT_WB[31] => muxgenerico4x1:MUX_ULA_MEM.E1[31]
ADDRESS_WB[0] => muxgenerico4x1:MUX_ULA_MEM.E0[0]
ADDRESS_WB[1] => muxgenerico4x1:MUX_ULA_MEM.E0[1]
ADDRESS_WB[2] => muxgenerico4x1:MUX_ULA_MEM.E0[2]
ADDRESS_WB[3] => muxgenerico4x1:MUX_ULA_MEM.E0[3]
ADDRESS_WB[4] => muxgenerico4x1:MUX_ULA_MEM.E0[4]
ADDRESS_WB[5] => muxgenerico4x1:MUX_ULA_MEM.E0[5]
ADDRESS_WB[6] => muxgenerico4x1:MUX_ULA_MEM.E0[6]
ADDRESS_WB[7] => muxgenerico4x1:MUX_ULA_MEM.E0[7]
ADDRESS_WB[8] => muxgenerico4x1:MUX_ULA_MEM.E0[8]
ADDRESS_WB[9] => muxgenerico4x1:MUX_ULA_MEM.E0[9]
ADDRESS_WB[10] => muxgenerico4x1:MUX_ULA_MEM.E0[10]
ADDRESS_WB[11] => muxgenerico4x1:MUX_ULA_MEM.E0[11]
ADDRESS_WB[12] => muxgenerico4x1:MUX_ULA_MEM.E0[12]
ADDRESS_WB[13] => muxgenerico4x1:MUX_ULA_MEM.E0[13]
ADDRESS_WB[14] => muxgenerico4x1:MUX_ULA_MEM.E0[14]
ADDRESS_WB[15] => muxgenerico4x1:MUX_ULA_MEM.E0[15]
ADDRESS_WB[16] => muxgenerico4x1:MUX_ULA_MEM.E0[16]
ADDRESS_WB[17] => muxgenerico4x1:MUX_ULA_MEM.E0[17]
ADDRESS_WB[18] => muxgenerico4x1:MUX_ULA_MEM.E0[18]
ADDRESS_WB[19] => muxgenerico4x1:MUX_ULA_MEM.E0[19]
ADDRESS_WB[20] => muxgenerico4x1:MUX_ULA_MEM.E0[20]
ADDRESS_WB[21] => muxgenerico4x1:MUX_ULA_MEM.E0[21]
ADDRESS_WB[22] => muxgenerico4x1:MUX_ULA_MEM.E0[22]
ADDRESS_WB[23] => muxgenerico4x1:MUX_ULA_MEM.E0[23]
ADDRESS_WB[24] => muxgenerico4x1:MUX_ULA_MEM.E0[24]
ADDRESS_WB[25] => muxgenerico4x1:MUX_ULA_MEM.E0[25]
ADDRESS_WB[26] => muxgenerico4x1:MUX_ULA_MEM.E0[26]
ADDRESS_WB[27] => muxgenerico4x1:MUX_ULA_MEM.E0[27]
ADDRESS_WB[28] => muxgenerico4x1:MUX_ULA_MEM.E0[28]
ADDRESS_WB[29] => muxgenerico4x1:MUX_ULA_MEM.E0[29]
ADDRESS_WB[30] => muxgenerico4x1:MUX_ULA_MEM.E0[30]
ADDRESS_WB[31] => muxgenerico4x1:MUX_ULA_MEM.E0[31]
PC_constante_WB[0] => muxgenerico4x1:MUX_ULA_MEM.E2[0]
PC_constante_WB[1] => muxgenerico4x1:MUX_ULA_MEM.E2[1]
PC_constante_WB[2] => muxgenerico4x1:MUX_ULA_MEM.E2[2]
PC_constante_WB[3] => muxgenerico4x1:MUX_ULA_MEM.E2[3]
PC_constante_WB[4] => muxgenerico4x1:MUX_ULA_MEM.E2[4]
PC_constante_WB[5] => muxgenerico4x1:MUX_ULA_MEM.E2[5]
PC_constante_WB[6] => muxgenerico4x1:MUX_ULA_MEM.E2[6]
PC_constante_WB[7] => muxgenerico4x1:MUX_ULA_MEM.E2[7]
PC_constante_WB[8] => muxgenerico4x1:MUX_ULA_MEM.E2[8]
PC_constante_WB[9] => muxgenerico4x1:MUX_ULA_MEM.E2[9]
PC_constante_WB[10] => muxgenerico4x1:MUX_ULA_MEM.E2[10]
PC_constante_WB[11] => muxgenerico4x1:MUX_ULA_MEM.E2[11]
PC_constante_WB[12] => muxgenerico4x1:MUX_ULA_MEM.E2[12]
PC_constante_WB[13] => muxgenerico4x1:MUX_ULA_MEM.E2[13]
PC_constante_WB[14] => muxgenerico4x1:MUX_ULA_MEM.E2[14]
PC_constante_WB[15] => muxgenerico4x1:MUX_ULA_MEM.E2[15]
PC_constante_WB[16] => muxgenerico4x1:MUX_ULA_MEM.E2[16]
PC_constante_WB[17] => muxgenerico4x1:MUX_ULA_MEM.E2[17]
PC_constante_WB[18] => muxgenerico4x1:MUX_ULA_MEM.E2[18]
PC_constante_WB[19] => muxgenerico4x1:MUX_ULA_MEM.E2[19]
PC_constante_WB[20] => muxgenerico4x1:MUX_ULA_MEM.E2[20]
PC_constante_WB[21] => muxgenerico4x1:MUX_ULA_MEM.E2[21]
PC_constante_WB[22] => muxgenerico4x1:MUX_ULA_MEM.E2[22]
PC_constante_WB[23] => muxgenerico4x1:MUX_ULA_MEM.E2[23]
PC_constante_WB[24] => muxgenerico4x1:MUX_ULA_MEM.E2[24]
PC_constante_WB[25] => muxgenerico4x1:MUX_ULA_MEM.E2[25]
PC_constante_WB[26] => muxgenerico4x1:MUX_ULA_MEM.E2[26]
PC_constante_WB[27] => muxgenerico4x1:MUX_ULA_MEM.E2[27]
PC_constante_WB[28] => muxgenerico4x1:MUX_ULA_MEM.E2[28]
PC_constante_WB[29] => muxgenerico4x1:MUX_ULA_MEM.E2[29]
PC_constante_WB[30] => muxgenerico4x1:MUX_ULA_MEM.E2[30]
PC_constante_WB[31] => muxgenerico4x1:MUX_ULA_MEM.E2[31]
imediato_WB[0] => muxgenerico4x1:MUX_ULA_MEM.E3[16]
imediato_WB[1] => muxgenerico4x1:MUX_ULA_MEM.E3[17]
imediato_WB[2] => muxgenerico4x1:MUX_ULA_MEM.E3[18]
imediato_WB[3] => muxgenerico4x1:MUX_ULA_MEM.E3[19]
imediato_WB[4] => muxgenerico4x1:MUX_ULA_MEM.E3[20]
imediato_WB[5] => muxgenerico4x1:MUX_ULA_MEM.E3[21]
imediato_WB[6] => muxgenerico4x1:MUX_ULA_MEM.E3[22]
imediato_WB[7] => muxgenerico4x1:MUX_ULA_MEM.E3[23]
imediato_WB[8] => muxgenerico4x1:MUX_ULA_MEM.E3[24]
imediato_WB[9] => muxgenerico4x1:MUX_ULA_MEM.E3[25]
imediato_WB[10] => muxgenerico4x1:MUX_ULA_MEM.E3[26]
imediato_WB[11] => muxgenerico4x1:MUX_ULA_MEM.E3[27]
imediato_WB[12] => muxgenerico4x1:MUX_ULA_MEM.E3[28]
imediato_WB[13] => muxgenerico4x1:MUX_ULA_MEM.E3[29]
imediato_WB[14] => muxgenerico4x1:MUX_ULA_MEM.E3[30]
imediato_WB[15] => muxgenerico4x1:MUX_ULA_MEM.E3[31]
MUX_DADO_BANCO_WB[0] <= muxgenerico4x1:MUX_ULA_MEM.MUX_OUT[0]
MUX_DADO_BANCO_WB[1] <= muxgenerico4x1:MUX_ULA_MEM.MUX_OUT[1]
MUX_DADO_BANCO_WB[2] <= muxgenerico4x1:MUX_ULA_MEM.MUX_OUT[2]
MUX_DADO_BANCO_WB[3] <= muxgenerico4x1:MUX_ULA_MEM.MUX_OUT[3]
MUX_DADO_BANCO_WB[4] <= muxgenerico4x1:MUX_ULA_MEM.MUX_OUT[4]
MUX_DADO_BANCO_WB[5] <= muxgenerico4x1:MUX_ULA_MEM.MUX_OUT[5]
MUX_DADO_BANCO_WB[6] <= muxgenerico4x1:MUX_ULA_MEM.MUX_OUT[6]
MUX_DADO_BANCO_WB[7] <= muxgenerico4x1:MUX_ULA_MEM.MUX_OUT[7]
MUX_DADO_BANCO_WB[8] <= muxgenerico4x1:MUX_ULA_MEM.MUX_OUT[8]
MUX_DADO_BANCO_WB[9] <= muxgenerico4x1:MUX_ULA_MEM.MUX_OUT[9]
MUX_DADO_BANCO_WB[10] <= muxgenerico4x1:MUX_ULA_MEM.MUX_OUT[10]
MUX_DADO_BANCO_WB[11] <= muxgenerico4x1:MUX_ULA_MEM.MUX_OUT[11]
MUX_DADO_BANCO_WB[12] <= muxgenerico4x1:MUX_ULA_MEM.MUX_OUT[12]
MUX_DADO_BANCO_WB[13] <= muxgenerico4x1:MUX_ULA_MEM.MUX_OUT[13]
MUX_DADO_BANCO_WB[14] <= muxgenerico4x1:MUX_ULA_MEM.MUX_OUT[14]
MUX_DADO_BANCO_WB[15] <= muxgenerico4x1:MUX_ULA_MEM.MUX_OUT[15]
MUX_DADO_BANCO_WB[16] <= muxgenerico4x1:MUX_ULA_MEM.MUX_OUT[16]
MUX_DADO_BANCO_WB[17] <= muxgenerico4x1:MUX_ULA_MEM.MUX_OUT[17]
MUX_DADO_BANCO_WB[18] <= muxgenerico4x1:MUX_ULA_MEM.MUX_OUT[18]
MUX_DADO_BANCO_WB[19] <= muxgenerico4x1:MUX_ULA_MEM.MUX_OUT[19]
MUX_DADO_BANCO_WB[20] <= muxgenerico4x1:MUX_ULA_MEM.MUX_OUT[20]
MUX_DADO_BANCO_WB[21] <= muxgenerico4x1:MUX_ULA_MEM.MUX_OUT[21]
MUX_DADO_BANCO_WB[22] <= muxgenerico4x1:MUX_ULA_MEM.MUX_OUT[22]
MUX_DADO_BANCO_WB[23] <= muxgenerico4x1:MUX_ULA_MEM.MUX_OUT[23]
MUX_DADO_BANCO_WB[24] <= muxgenerico4x1:MUX_ULA_MEM.MUX_OUT[24]
MUX_DADO_BANCO_WB[25] <= muxgenerico4x1:MUX_ULA_MEM.MUX_OUT[25]
MUX_DADO_BANCO_WB[26] <= muxgenerico4x1:MUX_ULA_MEM.MUX_OUT[26]
MUX_DADO_BANCO_WB[27] <= muxgenerico4x1:MUX_ULA_MEM.MUX_OUT[27]
MUX_DADO_BANCO_WB[28] <= muxgenerico4x1:MUX_ULA_MEM.MUX_OUT[28]
MUX_DADO_BANCO_WB[29] <= muxgenerico4x1:MUX_ULA_MEM.MUX_OUT[29]
MUX_DADO_BANCO_WB[30] <= muxgenerico4x1:MUX_ULA_MEM.MUX_OUT[30]
MUX_DADO_BANCO_WB[31] <= muxgenerico4x1:MUX_ULA_MEM.MUX_OUT[31]


|projetoMIPS|WB:BLOCO_WB|muxGenerico4x1:MUX_ULA_MEM
E0[0] => MUX_OUT.DATAB
E0[1] => MUX_OUT.DATAB
E0[2] => MUX_OUT.DATAB
E0[3] => MUX_OUT.DATAB
E0[4] => MUX_OUT.DATAB
E0[5] => MUX_OUT.DATAB
E0[6] => MUX_OUT.DATAB
E0[7] => MUX_OUT.DATAB
E0[8] => MUX_OUT.DATAB
E0[9] => MUX_OUT.DATAB
E0[10] => MUX_OUT.DATAB
E0[11] => MUX_OUT.DATAB
E0[12] => MUX_OUT.DATAB
E0[13] => MUX_OUT.DATAB
E0[14] => MUX_OUT.DATAB
E0[15] => MUX_OUT.DATAB
E0[16] => MUX_OUT.DATAB
E0[17] => MUX_OUT.DATAB
E0[18] => MUX_OUT.DATAB
E0[19] => MUX_OUT.DATAB
E0[20] => MUX_OUT.DATAB
E0[21] => MUX_OUT.DATAB
E0[22] => MUX_OUT.DATAB
E0[23] => MUX_OUT.DATAB
E0[24] => MUX_OUT.DATAB
E0[25] => MUX_OUT.DATAB
E0[26] => MUX_OUT.DATAB
E0[27] => MUX_OUT.DATAB
E0[28] => MUX_OUT.DATAB
E0[29] => MUX_OUT.DATAB
E0[30] => MUX_OUT.DATAB
E0[31] => MUX_OUT.DATAB
E1[0] => MUX_OUT.DATAB
E1[1] => MUX_OUT.DATAB
E1[2] => MUX_OUT.DATAB
E1[3] => MUX_OUT.DATAB
E1[4] => MUX_OUT.DATAB
E1[5] => MUX_OUT.DATAB
E1[6] => MUX_OUT.DATAB
E1[7] => MUX_OUT.DATAB
E1[8] => MUX_OUT.DATAB
E1[9] => MUX_OUT.DATAB
E1[10] => MUX_OUT.DATAB
E1[11] => MUX_OUT.DATAB
E1[12] => MUX_OUT.DATAB
E1[13] => MUX_OUT.DATAB
E1[14] => MUX_OUT.DATAB
E1[15] => MUX_OUT.DATAB
E1[16] => MUX_OUT.DATAB
E1[17] => MUX_OUT.DATAB
E1[18] => MUX_OUT.DATAB
E1[19] => MUX_OUT.DATAB
E1[20] => MUX_OUT.DATAB
E1[21] => MUX_OUT.DATAB
E1[22] => MUX_OUT.DATAB
E1[23] => MUX_OUT.DATAB
E1[24] => MUX_OUT.DATAB
E1[25] => MUX_OUT.DATAB
E1[26] => MUX_OUT.DATAB
E1[27] => MUX_OUT.DATAB
E1[28] => MUX_OUT.DATAB
E1[29] => MUX_OUT.DATAB
E1[30] => MUX_OUT.DATAB
E1[31] => MUX_OUT.DATAB
E2[0] => MUX_OUT.DATAB
E2[1] => MUX_OUT.DATAB
E2[2] => MUX_OUT.DATAB
E2[3] => MUX_OUT.DATAB
E2[4] => MUX_OUT.DATAB
E2[5] => MUX_OUT.DATAB
E2[6] => MUX_OUT.DATAB
E2[7] => MUX_OUT.DATAB
E2[8] => MUX_OUT.DATAB
E2[9] => MUX_OUT.DATAB
E2[10] => MUX_OUT.DATAB
E2[11] => MUX_OUT.DATAB
E2[12] => MUX_OUT.DATAB
E2[13] => MUX_OUT.DATAB
E2[14] => MUX_OUT.DATAB
E2[15] => MUX_OUT.DATAB
E2[16] => MUX_OUT.DATAB
E2[17] => MUX_OUT.DATAB
E2[18] => MUX_OUT.DATAB
E2[19] => MUX_OUT.DATAB
E2[20] => MUX_OUT.DATAB
E2[21] => MUX_OUT.DATAB
E2[22] => MUX_OUT.DATAB
E2[23] => MUX_OUT.DATAB
E2[24] => MUX_OUT.DATAB
E2[25] => MUX_OUT.DATAB
E2[26] => MUX_OUT.DATAB
E2[27] => MUX_OUT.DATAB
E2[28] => MUX_OUT.DATAB
E2[29] => MUX_OUT.DATAB
E2[30] => MUX_OUT.DATAB
E2[31] => MUX_OUT.DATAB
E3[0] => MUX_OUT.DATAA
E3[1] => MUX_OUT.DATAA
E3[2] => MUX_OUT.DATAA
E3[3] => MUX_OUT.DATAA
E3[4] => MUX_OUT.DATAA
E3[5] => MUX_OUT.DATAA
E3[6] => MUX_OUT.DATAA
E3[7] => MUX_OUT.DATAA
E3[8] => MUX_OUT.DATAA
E3[9] => MUX_OUT.DATAA
E3[10] => MUX_OUT.DATAA
E3[11] => MUX_OUT.DATAA
E3[12] => MUX_OUT.DATAA
E3[13] => MUX_OUT.DATAA
E3[14] => MUX_OUT.DATAA
E3[15] => MUX_OUT.DATAA
E3[16] => MUX_OUT.DATAA
E3[17] => MUX_OUT.DATAA
E3[18] => MUX_OUT.DATAA
E3[19] => MUX_OUT.DATAA
E3[20] => MUX_OUT.DATAA
E3[21] => MUX_OUT.DATAA
E3[22] => MUX_OUT.DATAA
E3[23] => MUX_OUT.DATAA
E3[24] => MUX_OUT.DATAA
E3[25] => MUX_OUT.DATAA
E3[26] => MUX_OUT.DATAA
E3[27] => MUX_OUT.DATAA
E3[28] => MUX_OUT.DATAA
E3[29] => MUX_OUT.DATAA
E3[30] => MUX_OUT.DATAA
E3[31] => MUX_OUT.DATAA
SEL_MUX[0] => Equal0.IN0
SEL_MUX[0] => Equal1.IN1
SEL_MUX[0] => Equal2.IN1
SEL_MUX[1] => Equal0.IN1
SEL_MUX[1] => Equal1.IN0
SEL_MUX[1] => Equal2.IN0
MUX_OUT[0] <= MUX_OUT.DB_MAX_OUTPUT_PORT_TYPE
MUX_OUT[1] <= MUX_OUT.DB_MAX_OUTPUT_PORT_TYPE
MUX_OUT[2] <= MUX_OUT.DB_MAX_OUTPUT_PORT_TYPE
MUX_OUT[3] <= MUX_OUT.DB_MAX_OUTPUT_PORT_TYPE
MUX_OUT[4] <= MUX_OUT.DB_MAX_OUTPUT_PORT_TYPE
MUX_OUT[5] <= MUX_OUT.DB_MAX_OUTPUT_PORT_TYPE
MUX_OUT[6] <= MUX_OUT.DB_MAX_OUTPUT_PORT_TYPE
MUX_OUT[7] <= MUX_OUT.DB_MAX_OUTPUT_PORT_TYPE
MUX_OUT[8] <= MUX_OUT.DB_MAX_OUTPUT_PORT_TYPE
MUX_OUT[9] <= MUX_OUT.DB_MAX_OUTPUT_PORT_TYPE
MUX_OUT[10] <= MUX_OUT.DB_MAX_OUTPUT_PORT_TYPE
MUX_OUT[11] <= MUX_OUT.DB_MAX_OUTPUT_PORT_TYPE
MUX_OUT[12] <= MUX_OUT.DB_MAX_OUTPUT_PORT_TYPE
MUX_OUT[13] <= MUX_OUT.DB_MAX_OUTPUT_PORT_TYPE
MUX_OUT[14] <= MUX_OUT.DB_MAX_OUTPUT_PORT_TYPE
MUX_OUT[15] <= MUX_OUT.DB_MAX_OUTPUT_PORT_TYPE
MUX_OUT[16] <= MUX_OUT.DB_MAX_OUTPUT_PORT_TYPE
MUX_OUT[17] <= MUX_OUT.DB_MAX_OUTPUT_PORT_TYPE
MUX_OUT[18] <= MUX_OUT.DB_MAX_OUTPUT_PORT_TYPE
MUX_OUT[19] <= MUX_OUT.DB_MAX_OUTPUT_PORT_TYPE
MUX_OUT[20] <= MUX_OUT.DB_MAX_OUTPUT_PORT_TYPE
MUX_OUT[21] <= MUX_OUT.DB_MAX_OUTPUT_PORT_TYPE
MUX_OUT[22] <= MUX_OUT.DB_MAX_OUTPUT_PORT_TYPE
MUX_OUT[23] <= MUX_OUT.DB_MAX_OUTPUT_PORT_TYPE
MUX_OUT[24] <= MUX_OUT.DB_MAX_OUTPUT_PORT_TYPE
MUX_OUT[25] <= MUX_OUT.DB_MAX_OUTPUT_PORT_TYPE
MUX_OUT[26] <= MUX_OUT.DB_MAX_OUTPUT_PORT_TYPE
MUX_OUT[27] <= MUX_OUT.DB_MAX_OUTPUT_PORT_TYPE
MUX_OUT[28] <= MUX_OUT.DB_MAX_OUTPUT_PORT_TYPE
MUX_OUT[29] <= MUX_OUT.DB_MAX_OUTPUT_PORT_TYPE
MUX_OUT[30] <= MUX_OUT.DB_MAX_OUTPUT_PORT_TYPE
MUX_OUT[31] <= MUX_OUT.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|muxGenerico2x1:MUX_ULA_PC
entradaA_MUX[0] => saida_MUX.DATAA
entradaA_MUX[1] => saida_MUX.DATAA
entradaA_MUX[2] => saida_MUX.DATAA
entradaA_MUX[3] => saida_MUX.DATAA
entradaA_MUX[4] => saida_MUX.DATAA
entradaA_MUX[5] => saida_MUX.DATAA
entradaA_MUX[6] => saida_MUX.DATAA
entradaA_MUX[7] => saida_MUX.DATAA
entradaA_MUX[8] => saida_MUX.DATAA
entradaA_MUX[9] => saida_MUX.DATAA
entradaA_MUX[10] => saida_MUX.DATAA
entradaA_MUX[11] => saida_MUX.DATAA
entradaA_MUX[12] => saida_MUX.DATAA
entradaA_MUX[13] => saida_MUX.DATAA
entradaA_MUX[14] => saida_MUX.DATAA
entradaA_MUX[15] => saida_MUX.DATAA
entradaA_MUX[16] => saida_MUX.DATAA
entradaA_MUX[17] => saida_MUX.DATAA
entradaA_MUX[18] => saida_MUX.DATAA
entradaA_MUX[19] => saida_MUX.DATAA
entradaA_MUX[20] => saida_MUX.DATAA
entradaA_MUX[21] => saida_MUX.DATAA
entradaA_MUX[22] => saida_MUX.DATAA
entradaA_MUX[23] => saida_MUX.DATAA
entradaA_MUX[24] => saida_MUX.DATAA
entradaA_MUX[25] => saida_MUX.DATAA
entradaA_MUX[26] => saida_MUX.DATAA
entradaA_MUX[27] => saida_MUX.DATAA
entradaA_MUX[28] => saida_MUX.DATAA
entradaA_MUX[29] => saida_MUX.DATAA
entradaA_MUX[30] => saida_MUX.DATAA
entradaA_MUX[31] => saida_MUX.DATAA
entradaB_MUX[0] => saida_MUX.DATAB
entradaB_MUX[1] => saida_MUX.DATAB
entradaB_MUX[2] => saida_MUX.DATAB
entradaB_MUX[3] => saida_MUX.DATAB
entradaB_MUX[4] => saida_MUX.DATAB
entradaB_MUX[5] => saida_MUX.DATAB
entradaB_MUX[6] => saida_MUX.DATAB
entradaB_MUX[7] => saida_MUX.DATAB
entradaB_MUX[8] => saida_MUX.DATAB
entradaB_MUX[9] => saida_MUX.DATAB
entradaB_MUX[10] => saida_MUX.DATAB
entradaB_MUX[11] => saida_MUX.DATAB
entradaB_MUX[12] => saida_MUX.DATAB
entradaB_MUX[13] => saida_MUX.DATAB
entradaB_MUX[14] => saida_MUX.DATAB
entradaB_MUX[15] => saida_MUX.DATAB
entradaB_MUX[16] => saida_MUX.DATAB
entradaB_MUX[17] => saida_MUX.DATAB
entradaB_MUX[18] => saida_MUX.DATAB
entradaB_MUX[19] => saida_MUX.DATAB
entradaB_MUX[20] => saida_MUX.DATAB
entradaB_MUX[21] => saida_MUX.DATAB
entradaB_MUX[22] => saida_MUX.DATAB
entradaB_MUX[23] => saida_MUX.DATAB
entradaB_MUX[24] => saida_MUX.DATAB
entradaB_MUX[25] => saida_MUX.DATAB
entradaB_MUX[26] => saida_MUX.DATAB
entradaB_MUX[27] => saida_MUX.DATAB
entradaB_MUX[28] => saida_MUX.DATAB
entradaB_MUX[29] => saida_MUX.DATAB
entradaB_MUX[30] => saida_MUX.DATAB
entradaB_MUX[31] => saida_MUX.DATAB
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
seletor_MUX => saida_MUX.OUTPUTSELECT
saida_MUX[0] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[1] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[2] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[3] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[4] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[5] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[6] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[7] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[8] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[9] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[10] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[11] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[12] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[13] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[14] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[15] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[16] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[17] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[18] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[19] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[20] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[21] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[22] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[23] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[24] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[25] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[26] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[27] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[28] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[29] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[30] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE
saida_MUX[31] <= saida_MUX.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|logica_7Seg:HEX_0
dataIN[0] => conversorhex7seg:HEX.dadoHex[0]
dataIN[1] => conversorhex7seg:HEX.dadoHex[1]
dataIN[2] => conversorhex7seg:HEX.dadoHex[2]
dataIN[3] => conversorhex7seg:HEX.dadoHex[3]
CLK => ~NO_FANOUT~
display_OUT[0] <= conversorhex7seg:HEX.saida7seg[0]
display_OUT[1] <= conversorhex7seg:HEX.saida7seg[1]
display_OUT[2] <= conversorhex7seg:HEX.saida7seg[2]
display_OUT[3] <= conversorhex7seg:HEX.saida7seg[3]
display_OUT[4] <= conversorhex7seg:HEX.saida7seg[4]
display_OUT[5] <= conversorhex7seg:HEX.saida7seg[5]
display_OUT[6] <= conversorhex7seg:HEX.saida7seg[6]


|projetoMIPS|logica_7Seg:HEX_0|conversorHex7Seg:HEX
dadoHex[0] => Equal0.IN3
dadoHex[0] => Equal1.IN0
dadoHex[0] => Equal2.IN3
dadoHex[0] => Equal3.IN1
dadoHex[0] => Equal4.IN3
dadoHex[0] => Equal5.IN1
dadoHex[0] => Equal6.IN3
dadoHex[0] => Equal7.IN2
dadoHex[0] => Equal8.IN3
dadoHex[0] => Equal9.IN1
dadoHex[0] => Equal10.IN3
dadoHex[0] => Equal11.IN2
dadoHex[0] => Equal12.IN3
dadoHex[0] => Equal13.IN2
dadoHex[0] => Equal14.IN3
dadoHex[0] => Equal15.IN3
dadoHex[1] => Equal0.IN2
dadoHex[1] => Equal1.IN3
dadoHex[1] => Equal2.IN0
dadoHex[1] => Equal3.IN0
dadoHex[1] => Equal4.IN2
dadoHex[1] => Equal5.IN3
dadoHex[1] => Equal6.IN1
dadoHex[1] => Equal7.IN1
dadoHex[1] => Equal8.IN2
dadoHex[1] => Equal9.IN3
dadoHex[1] => Equal10.IN1
dadoHex[1] => Equal11.IN1
dadoHex[1] => Equal12.IN2
dadoHex[1] => Equal13.IN3
dadoHex[1] => Equal14.IN2
dadoHex[1] => Equal15.IN2
dadoHex[2] => Equal0.IN1
dadoHex[2] => Equal1.IN2
dadoHex[2] => Equal2.IN2
dadoHex[2] => Equal3.IN3
dadoHex[2] => Equal4.IN0
dadoHex[2] => Equal5.IN0
dadoHex[2] => Equal6.IN0
dadoHex[2] => Equal7.IN0
dadoHex[2] => Equal8.IN1
dadoHex[2] => Equal9.IN2
dadoHex[2] => Equal10.IN2
dadoHex[2] => Equal11.IN3
dadoHex[2] => Equal12.IN1
dadoHex[2] => Equal13.IN1
dadoHex[2] => Equal14.IN1
dadoHex[2] => Equal15.IN1
dadoHex[3] => Equal0.IN0
dadoHex[3] => Equal1.IN1
dadoHex[3] => Equal2.IN1
dadoHex[3] => Equal3.IN2
dadoHex[3] => Equal4.IN1
dadoHex[3] => Equal5.IN2
dadoHex[3] => Equal6.IN2
dadoHex[3] => Equal7.IN3
dadoHex[3] => Equal8.IN0
dadoHex[3] => Equal9.IN0
dadoHex[3] => Equal10.IN0
dadoHex[3] => Equal11.IN0
dadoHex[3] => Equal12.IN0
dadoHex[3] => Equal13.IN0
dadoHex[3] => Equal14.IN0
dadoHex[3] => Equal15.IN0
apaga => saida7seg.IN0
apaga => saida7seg.IN0
negativo => saida7seg.IN1
negativo => saida7seg.IN1
overFlow => saida7seg.OUTPUTSELECT
overFlow => saida7seg.OUTPUTSELECT
overFlow => saida7seg.OUTPUTSELECT
overFlow => saida7seg.OUTPUTSELECT
overFlow => saida7seg.OUTPUTSELECT
overFlow => saida7seg.OUTPUTSELECT
overFlow => saida7seg.OUTPUTSELECT
saida7seg[0] <= saida7seg.DB_MAX_OUTPUT_PORT_TYPE
saida7seg[1] <= saida7seg.DB_MAX_OUTPUT_PORT_TYPE
saida7seg[2] <= saida7seg.DB_MAX_OUTPUT_PORT_TYPE
saida7seg[3] <= saida7seg.DB_MAX_OUTPUT_PORT_TYPE
saida7seg[4] <= saida7seg.DB_MAX_OUTPUT_PORT_TYPE
saida7seg[5] <= saida7seg.DB_MAX_OUTPUT_PORT_TYPE
saida7seg[6] <= saida7seg.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|logica_7Seg:HEX_1
dataIN[0] => conversorhex7seg:HEX.dadoHex[0]
dataIN[1] => conversorhex7seg:HEX.dadoHex[1]
dataIN[2] => conversorhex7seg:HEX.dadoHex[2]
dataIN[3] => conversorhex7seg:HEX.dadoHex[3]
CLK => ~NO_FANOUT~
display_OUT[0] <= conversorhex7seg:HEX.saida7seg[0]
display_OUT[1] <= conversorhex7seg:HEX.saida7seg[1]
display_OUT[2] <= conversorhex7seg:HEX.saida7seg[2]
display_OUT[3] <= conversorhex7seg:HEX.saida7seg[3]
display_OUT[4] <= conversorhex7seg:HEX.saida7seg[4]
display_OUT[5] <= conversorhex7seg:HEX.saida7seg[5]
display_OUT[6] <= conversorhex7seg:HEX.saida7seg[6]


|projetoMIPS|logica_7Seg:HEX_1|conversorHex7Seg:HEX
dadoHex[0] => Equal0.IN3
dadoHex[0] => Equal1.IN0
dadoHex[0] => Equal2.IN3
dadoHex[0] => Equal3.IN1
dadoHex[0] => Equal4.IN3
dadoHex[0] => Equal5.IN1
dadoHex[0] => Equal6.IN3
dadoHex[0] => Equal7.IN2
dadoHex[0] => Equal8.IN3
dadoHex[0] => Equal9.IN1
dadoHex[0] => Equal10.IN3
dadoHex[0] => Equal11.IN2
dadoHex[0] => Equal12.IN3
dadoHex[0] => Equal13.IN2
dadoHex[0] => Equal14.IN3
dadoHex[0] => Equal15.IN3
dadoHex[1] => Equal0.IN2
dadoHex[1] => Equal1.IN3
dadoHex[1] => Equal2.IN0
dadoHex[1] => Equal3.IN0
dadoHex[1] => Equal4.IN2
dadoHex[1] => Equal5.IN3
dadoHex[1] => Equal6.IN1
dadoHex[1] => Equal7.IN1
dadoHex[1] => Equal8.IN2
dadoHex[1] => Equal9.IN3
dadoHex[1] => Equal10.IN1
dadoHex[1] => Equal11.IN1
dadoHex[1] => Equal12.IN2
dadoHex[1] => Equal13.IN3
dadoHex[1] => Equal14.IN2
dadoHex[1] => Equal15.IN2
dadoHex[2] => Equal0.IN1
dadoHex[2] => Equal1.IN2
dadoHex[2] => Equal2.IN2
dadoHex[2] => Equal3.IN3
dadoHex[2] => Equal4.IN0
dadoHex[2] => Equal5.IN0
dadoHex[2] => Equal6.IN0
dadoHex[2] => Equal7.IN0
dadoHex[2] => Equal8.IN1
dadoHex[2] => Equal9.IN2
dadoHex[2] => Equal10.IN2
dadoHex[2] => Equal11.IN3
dadoHex[2] => Equal12.IN1
dadoHex[2] => Equal13.IN1
dadoHex[2] => Equal14.IN1
dadoHex[2] => Equal15.IN1
dadoHex[3] => Equal0.IN0
dadoHex[3] => Equal1.IN1
dadoHex[3] => Equal2.IN1
dadoHex[3] => Equal3.IN2
dadoHex[3] => Equal4.IN1
dadoHex[3] => Equal5.IN2
dadoHex[3] => Equal6.IN2
dadoHex[3] => Equal7.IN3
dadoHex[3] => Equal8.IN0
dadoHex[3] => Equal9.IN0
dadoHex[3] => Equal10.IN0
dadoHex[3] => Equal11.IN0
dadoHex[3] => Equal12.IN0
dadoHex[3] => Equal13.IN0
dadoHex[3] => Equal14.IN0
dadoHex[3] => Equal15.IN0
apaga => saida7seg.IN0
apaga => saida7seg.IN0
negativo => saida7seg.IN1
negativo => saida7seg.IN1
overFlow => saida7seg.OUTPUTSELECT
overFlow => saida7seg.OUTPUTSELECT
overFlow => saida7seg.OUTPUTSELECT
overFlow => saida7seg.OUTPUTSELECT
overFlow => saida7seg.OUTPUTSELECT
overFlow => saida7seg.OUTPUTSELECT
overFlow => saida7seg.OUTPUTSELECT
saida7seg[0] <= saida7seg.DB_MAX_OUTPUT_PORT_TYPE
saida7seg[1] <= saida7seg.DB_MAX_OUTPUT_PORT_TYPE
saida7seg[2] <= saida7seg.DB_MAX_OUTPUT_PORT_TYPE
saida7seg[3] <= saida7seg.DB_MAX_OUTPUT_PORT_TYPE
saida7seg[4] <= saida7seg.DB_MAX_OUTPUT_PORT_TYPE
saida7seg[5] <= saida7seg.DB_MAX_OUTPUT_PORT_TYPE
saida7seg[6] <= saida7seg.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|logica_7Seg:HEX_2
dataIN[0] => conversorhex7seg:HEX.dadoHex[0]
dataIN[1] => conversorhex7seg:HEX.dadoHex[1]
dataIN[2] => conversorhex7seg:HEX.dadoHex[2]
dataIN[3] => conversorhex7seg:HEX.dadoHex[3]
CLK => ~NO_FANOUT~
display_OUT[0] <= conversorhex7seg:HEX.saida7seg[0]
display_OUT[1] <= conversorhex7seg:HEX.saida7seg[1]
display_OUT[2] <= conversorhex7seg:HEX.saida7seg[2]
display_OUT[3] <= conversorhex7seg:HEX.saida7seg[3]
display_OUT[4] <= conversorhex7seg:HEX.saida7seg[4]
display_OUT[5] <= conversorhex7seg:HEX.saida7seg[5]
display_OUT[6] <= conversorhex7seg:HEX.saida7seg[6]


|projetoMIPS|logica_7Seg:HEX_2|conversorHex7Seg:HEX
dadoHex[0] => Equal0.IN3
dadoHex[0] => Equal1.IN0
dadoHex[0] => Equal2.IN3
dadoHex[0] => Equal3.IN1
dadoHex[0] => Equal4.IN3
dadoHex[0] => Equal5.IN1
dadoHex[0] => Equal6.IN3
dadoHex[0] => Equal7.IN2
dadoHex[0] => Equal8.IN3
dadoHex[0] => Equal9.IN1
dadoHex[0] => Equal10.IN3
dadoHex[0] => Equal11.IN2
dadoHex[0] => Equal12.IN3
dadoHex[0] => Equal13.IN2
dadoHex[0] => Equal14.IN3
dadoHex[0] => Equal15.IN3
dadoHex[1] => Equal0.IN2
dadoHex[1] => Equal1.IN3
dadoHex[1] => Equal2.IN0
dadoHex[1] => Equal3.IN0
dadoHex[1] => Equal4.IN2
dadoHex[1] => Equal5.IN3
dadoHex[1] => Equal6.IN1
dadoHex[1] => Equal7.IN1
dadoHex[1] => Equal8.IN2
dadoHex[1] => Equal9.IN3
dadoHex[1] => Equal10.IN1
dadoHex[1] => Equal11.IN1
dadoHex[1] => Equal12.IN2
dadoHex[1] => Equal13.IN3
dadoHex[1] => Equal14.IN2
dadoHex[1] => Equal15.IN2
dadoHex[2] => Equal0.IN1
dadoHex[2] => Equal1.IN2
dadoHex[2] => Equal2.IN2
dadoHex[2] => Equal3.IN3
dadoHex[2] => Equal4.IN0
dadoHex[2] => Equal5.IN0
dadoHex[2] => Equal6.IN0
dadoHex[2] => Equal7.IN0
dadoHex[2] => Equal8.IN1
dadoHex[2] => Equal9.IN2
dadoHex[2] => Equal10.IN2
dadoHex[2] => Equal11.IN3
dadoHex[2] => Equal12.IN1
dadoHex[2] => Equal13.IN1
dadoHex[2] => Equal14.IN1
dadoHex[2] => Equal15.IN1
dadoHex[3] => Equal0.IN0
dadoHex[3] => Equal1.IN1
dadoHex[3] => Equal2.IN1
dadoHex[3] => Equal3.IN2
dadoHex[3] => Equal4.IN1
dadoHex[3] => Equal5.IN2
dadoHex[3] => Equal6.IN2
dadoHex[3] => Equal7.IN3
dadoHex[3] => Equal8.IN0
dadoHex[3] => Equal9.IN0
dadoHex[3] => Equal10.IN0
dadoHex[3] => Equal11.IN0
dadoHex[3] => Equal12.IN0
dadoHex[3] => Equal13.IN0
dadoHex[3] => Equal14.IN0
dadoHex[3] => Equal15.IN0
apaga => saida7seg.IN0
apaga => saida7seg.IN0
negativo => saida7seg.IN1
negativo => saida7seg.IN1
overFlow => saida7seg.OUTPUTSELECT
overFlow => saida7seg.OUTPUTSELECT
overFlow => saida7seg.OUTPUTSELECT
overFlow => saida7seg.OUTPUTSELECT
overFlow => saida7seg.OUTPUTSELECT
overFlow => saida7seg.OUTPUTSELECT
overFlow => saida7seg.OUTPUTSELECT
saida7seg[0] <= saida7seg.DB_MAX_OUTPUT_PORT_TYPE
saida7seg[1] <= saida7seg.DB_MAX_OUTPUT_PORT_TYPE
saida7seg[2] <= saida7seg.DB_MAX_OUTPUT_PORT_TYPE
saida7seg[3] <= saida7seg.DB_MAX_OUTPUT_PORT_TYPE
saida7seg[4] <= saida7seg.DB_MAX_OUTPUT_PORT_TYPE
saida7seg[5] <= saida7seg.DB_MAX_OUTPUT_PORT_TYPE
saida7seg[6] <= saida7seg.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|logica_7Seg:HEX_3
dataIN[0] => conversorhex7seg:HEX.dadoHex[0]
dataIN[1] => conversorhex7seg:HEX.dadoHex[1]
dataIN[2] => conversorhex7seg:HEX.dadoHex[2]
dataIN[3] => conversorhex7seg:HEX.dadoHex[3]
CLK => ~NO_FANOUT~
display_OUT[0] <= conversorhex7seg:HEX.saida7seg[0]
display_OUT[1] <= conversorhex7seg:HEX.saida7seg[1]
display_OUT[2] <= conversorhex7seg:HEX.saida7seg[2]
display_OUT[3] <= conversorhex7seg:HEX.saida7seg[3]
display_OUT[4] <= conversorhex7seg:HEX.saida7seg[4]
display_OUT[5] <= conversorhex7seg:HEX.saida7seg[5]
display_OUT[6] <= conversorhex7seg:HEX.saida7seg[6]


|projetoMIPS|logica_7Seg:HEX_3|conversorHex7Seg:HEX
dadoHex[0] => Equal0.IN3
dadoHex[0] => Equal1.IN0
dadoHex[0] => Equal2.IN3
dadoHex[0] => Equal3.IN1
dadoHex[0] => Equal4.IN3
dadoHex[0] => Equal5.IN1
dadoHex[0] => Equal6.IN3
dadoHex[0] => Equal7.IN2
dadoHex[0] => Equal8.IN3
dadoHex[0] => Equal9.IN1
dadoHex[0] => Equal10.IN3
dadoHex[0] => Equal11.IN2
dadoHex[0] => Equal12.IN3
dadoHex[0] => Equal13.IN2
dadoHex[0] => Equal14.IN3
dadoHex[0] => Equal15.IN3
dadoHex[1] => Equal0.IN2
dadoHex[1] => Equal1.IN3
dadoHex[1] => Equal2.IN0
dadoHex[1] => Equal3.IN0
dadoHex[1] => Equal4.IN2
dadoHex[1] => Equal5.IN3
dadoHex[1] => Equal6.IN1
dadoHex[1] => Equal7.IN1
dadoHex[1] => Equal8.IN2
dadoHex[1] => Equal9.IN3
dadoHex[1] => Equal10.IN1
dadoHex[1] => Equal11.IN1
dadoHex[1] => Equal12.IN2
dadoHex[1] => Equal13.IN3
dadoHex[1] => Equal14.IN2
dadoHex[1] => Equal15.IN2
dadoHex[2] => Equal0.IN1
dadoHex[2] => Equal1.IN2
dadoHex[2] => Equal2.IN2
dadoHex[2] => Equal3.IN3
dadoHex[2] => Equal4.IN0
dadoHex[2] => Equal5.IN0
dadoHex[2] => Equal6.IN0
dadoHex[2] => Equal7.IN0
dadoHex[2] => Equal8.IN1
dadoHex[2] => Equal9.IN2
dadoHex[2] => Equal10.IN2
dadoHex[2] => Equal11.IN3
dadoHex[2] => Equal12.IN1
dadoHex[2] => Equal13.IN1
dadoHex[2] => Equal14.IN1
dadoHex[2] => Equal15.IN1
dadoHex[3] => Equal0.IN0
dadoHex[3] => Equal1.IN1
dadoHex[3] => Equal2.IN1
dadoHex[3] => Equal3.IN2
dadoHex[3] => Equal4.IN1
dadoHex[3] => Equal5.IN2
dadoHex[3] => Equal6.IN2
dadoHex[3] => Equal7.IN3
dadoHex[3] => Equal8.IN0
dadoHex[3] => Equal9.IN0
dadoHex[3] => Equal10.IN0
dadoHex[3] => Equal11.IN0
dadoHex[3] => Equal12.IN0
dadoHex[3] => Equal13.IN0
dadoHex[3] => Equal14.IN0
dadoHex[3] => Equal15.IN0
apaga => saida7seg.IN0
apaga => saida7seg.IN0
negativo => saida7seg.IN1
negativo => saida7seg.IN1
overFlow => saida7seg.OUTPUTSELECT
overFlow => saida7seg.OUTPUTSELECT
overFlow => saida7seg.OUTPUTSELECT
overFlow => saida7seg.OUTPUTSELECT
overFlow => saida7seg.OUTPUTSELECT
overFlow => saida7seg.OUTPUTSELECT
overFlow => saida7seg.OUTPUTSELECT
saida7seg[0] <= saida7seg.DB_MAX_OUTPUT_PORT_TYPE
saida7seg[1] <= saida7seg.DB_MAX_OUTPUT_PORT_TYPE
saida7seg[2] <= saida7seg.DB_MAX_OUTPUT_PORT_TYPE
saida7seg[3] <= saida7seg.DB_MAX_OUTPUT_PORT_TYPE
saida7seg[4] <= saida7seg.DB_MAX_OUTPUT_PORT_TYPE
saida7seg[5] <= saida7seg.DB_MAX_OUTPUT_PORT_TYPE
saida7seg[6] <= saida7seg.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|logica_7Seg:HEX_4
dataIN[0] => conversorhex7seg:HEX.dadoHex[0]
dataIN[1] => conversorhex7seg:HEX.dadoHex[1]
dataIN[2] => conversorhex7seg:HEX.dadoHex[2]
dataIN[3] => conversorhex7seg:HEX.dadoHex[3]
CLK => ~NO_FANOUT~
display_OUT[0] <= conversorhex7seg:HEX.saida7seg[0]
display_OUT[1] <= conversorhex7seg:HEX.saida7seg[1]
display_OUT[2] <= conversorhex7seg:HEX.saida7seg[2]
display_OUT[3] <= conversorhex7seg:HEX.saida7seg[3]
display_OUT[4] <= conversorhex7seg:HEX.saida7seg[4]
display_OUT[5] <= conversorhex7seg:HEX.saida7seg[5]
display_OUT[6] <= conversorhex7seg:HEX.saida7seg[6]


|projetoMIPS|logica_7Seg:HEX_4|conversorHex7Seg:HEX
dadoHex[0] => Equal0.IN3
dadoHex[0] => Equal1.IN0
dadoHex[0] => Equal2.IN3
dadoHex[0] => Equal3.IN1
dadoHex[0] => Equal4.IN3
dadoHex[0] => Equal5.IN1
dadoHex[0] => Equal6.IN3
dadoHex[0] => Equal7.IN2
dadoHex[0] => Equal8.IN3
dadoHex[0] => Equal9.IN1
dadoHex[0] => Equal10.IN3
dadoHex[0] => Equal11.IN2
dadoHex[0] => Equal12.IN3
dadoHex[0] => Equal13.IN2
dadoHex[0] => Equal14.IN3
dadoHex[0] => Equal15.IN3
dadoHex[1] => Equal0.IN2
dadoHex[1] => Equal1.IN3
dadoHex[1] => Equal2.IN0
dadoHex[1] => Equal3.IN0
dadoHex[1] => Equal4.IN2
dadoHex[1] => Equal5.IN3
dadoHex[1] => Equal6.IN1
dadoHex[1] => Equal7.IN1
dadoHex[1] => Equal8.IN2
dadoHex[1] => Equal9.IN3
dadoHex[1] => Equal10.IN1
dadoHex[1] => Equal11.IN1
dadoHex[1] => Equal12.IN2
dadoHex[1] => Equal13.IN3
dadoHex[1] => Equal14.IN2
dadoHex[1] => Equal15.IN2
dadoHex[2] => Equal0.IN1
dadoHex[2] => Equal1.IN2
dadoHex[2] => Equal2.IN2
dadoHex[2] => Equal3.IN3
dadoHex[2] => Equal4.IN0
dadoHex[2] => Equal5.IN0
dadoHex[2] => Equal6.IN0
dadoHex[2] => Equal7.IN0
dadoHex[2] => Equal8.IN1
dadoHex[2] => Equal9.IN2
dadoHex[2] => Equal10.IN2
dadoHex[2] => Equal11.IN3
dadoHex[2] => Equal12.IN1
dadoHex[2] => Equal13.IN1
dadoHex[2] => Equal14.IN1
dadoHex[2] => Equal15.IN1
dadoHex[3] => Equal0.IN0
dadoHex[3] => Equal1.IN1
dadoHex[3] => Equal2.IN1
dadoHex[3] => Equal3.IN2
dadoHex[3] => Equal4.IN1
dadoHex[3] => Equal5.IN2
dadoHex[3] => Equal6.IN2
dadoHex[3] => Equal7.IN3
dadoHex[3] => Equal8.IN0
dadoHex[3] => Equal9.IN0
dadoHex[3] => Equal10.IN0
dadoHex[3] => Equal11.IN0
dadoHex[3] => Equal12.IN0
dadoHex[3] => Equal13.IN0
dadoHex[3] => Equal14.IN0
dadoHex[3] => Equal15.IN0
apaga => saida7seg.IN0
apaga => saida7seg.IN0
negativo => saida7seg.IN1
negativo => saida7seg.IN1
overFlow => saida7seg.OUTPUTSELECT
overFlow => saida7seg.OUTPUTSELECT
overFlow => saida7seg.OUTPUTSELECT
overFlow => saida7seg.OUTPUTSELECT
overFlow => saida7seg.OUTPUTSELECT
overFlow => saida7seg.OUTPUTSELECT
overFlow => saida7seg.OUTPUTSELECT
saida7seg[0] <= saida7seg.DB_MAX_OUTPUT_PORT_TYPE
saida7seg[1] <= saida7seg.DB_MAX_OUTPUT_PORT_TYPE
saida7seg[2] <= saida7seg.DB_MAX_OUTPUT_PORT_TYPE
saida7seg[3] <= saida7seg.DB_MAX_OUTPUT_PORT_TYPE
saida7seg[4] <= saida7seg.DB_MAX_OUTPUT_PORT_TYPE
saida7seg[5] <= saida7seg.DB_MAX_OUTPUT_PORT_TYPE
saida7seg[6] <= saida7seg.DB_MAX_OUTPUT_PORT_TYPE


|projetoMIPS|logica_7Seg:HEX_5
dataIN[0] => conversorhex7seg:HEX.dadoHex[0]
dataIN[1] => conversorhex7seg:HEX.dadoHex[1]
dataIN[2] => conversorhex7seg:HEX.dadoHex[2]
dataIN[3] => conversorhex7seg:HEX.dadoHex[3]
CLK => ~NO_FANOUT~
display_OUT[0] <= conversorhex7seg:HEX.saida7seg[0]
display_OUT[1] <= conversorhex7seg:HEX.saida7seg[1]
display_OUT[2] <= conversorhex7seg:HEX.saida7seg[2]
display_OUT[3] <= conversorhex7seg:HEX.saida7seg[3]
display_OUT[4] <= conversorhex7seg:HEX.saida7seg[4]
display_OUT[5] <= conversorhex7seg:HEX.saida7seg[5]
display_OUT[6] <= conversorhex7seg:HEX.saida7seg[6]


|projetoMIPS|logica_7Seg:HEX_5|conversorHex7Seg:HEX
dadoHex[0] => Equal0.IN3
dadoHex[0] => Equal1.IN0
dadoHex[0] => Equal2.IN3
dadoHex[0] => Equal3.IN1
dadoHex[0] => Equal4.IN3
dadoHex[0] => Equal5.IN1
dadoHex[0] => Equal6.IN3
dadoHex[0] => Equal7.IN2
dadoHex[0] => Equal8.IN3
dadoHex[0] => Equal9.IN1
dadoHex[0] => Equal10.IN3
dadoHex[0] => Equal11.IN2
dadoHex[0] => Equal12.IN3
dadoHex[0] => Equal13.IN2
dadoHex[0] => Equal14.IN3
dadoHex[0] => Equal15.IN3
dadoHex[1] => Equal0.IN2
dadoHex[1] => Equal1.IN3
dadoHex[1] => Equal2.IN0
dadoHex[1] => Equal3.IN0
dadoHex[1] => Equal4.IN2
dadoHex[1] => Equal5.IN3
dadoHex[1] => Equal6.IN1
dadoHex[1] => Equal7.IN1
dadoHex[1] => Equal8.IN2
dadoHex[1] => Equal9.IN3
dadoHex[1] => Equal10.IN1
dadoHex[1] => Equal11.IN1
dadoHex[1] => Equal12.IN2
dadoHex[1] => Equal13.IN3
dadoHex[1] => Equal14.IN2
dadoHex[1] => Equal15.IN2
dadoHex[2] => Equal0.IN1
dadoHex[2] => Equal1.IN2
dadoHex[2] => Equal2.IN2
dadoHex[2] => Equal3.IN3
dadoHex[2] => Equal4.IN0
dadoHex[2] => Equal5.IN0
dadoHex[2] => Equal6.IN0
dadoHex[2] => Equal7.IN0
dadoHex[2] => Equal8.IN1
dadoHex[2] => Equal9.IN2
dadoHex[2] => Equal10.IN2
dadoHex[2] => Equal11.IN3
dadoHex[2] => Equal12.IN1
dadoHex[2] => Equal13.IN1
dadoHex[2] => Equal14.IN1
dadoHex[2] => Equal15.IN1
dadoHex[3] => Equal0.IN0
dadoHex[3] => Equal1.IN1
dadoHex[3] => Equal2.IN1
dadoHex[3] => Equal3.IN2
dadoHex[3] => Equal4.IN1
dadoHex[3] => Equal5.IN2
dadoHex[3] => Equal6.IN2
dadoHex[3] => Equal7.IN3
dadoHex[3] => Equal8.IN0
dadoHex[3] => Equal9.IN0
dadoHex[3] => Equal10.IN0
dadoHex[3] => Equal11.IN0
dadoHex[3] => Equal12.IN0
dadoHex[3] => Equal13.IN0
dadoHex[3] => Equal14.IN0
dadoHex[3] => Equal15.IN0
apaga => saida7seg.IN0
apaga => saida7seg.IN0
negativo => saida7seg.IN1
negativo => saida7seg.IN1
overFlow => saida7seg.OUTPUTSELECT
overFlow => saida7seg.OUTPUTSELECT
overFlow => saida7seg.OUTPUTSELECT
overFlow => saida7seg.OUTPUTSELECT
overFlow => saida7seg.OUTPUTSELECT
overFlow => saida7seg.OUTPUTSELECT
overFlow => saida7seg.OUTPUTSELECT
saida7seg[0] <= saida7seg.DB_MAX_OUTPUT_PORT_TYPE
saida7seg[1] <= saida7seg.DB_MAX_OUTPUT_PORT_TYPE
saida7seg[2] <= saida7seg.DB_MAX_OUTPUT_PORT_TYPE
saida7seg[3] <= saida7seg.DB_MAX_OUTPUT_PORT_TYPE
saida7seg[4] <= saida7seg.DB_MAX_OUTPUT_PORT_TYPE
saida7seg[5] <= saida7seg.DB_MAX_OUTPUT_PORT_TYPE
saida7seg[6] <= saida7seg.DB_MAX_OUTPUT_PORT_TYPE


