# VHDL : PDCL (jhdparse)
__projnav/fpga_debug_jhdparse_tcl.rsp
# xst flow : RunXST
fpga_debug.syr
fpga_debug.ngr
fpga_debug.prj
fpga_debug.sprj
fpga_debug.ana
fpga_debug.stx
fpga_debug.cmd_log
fpga_debug.ngc
# Implmentation : Translate
__projnav/ngdbuild.err
__projnav/ednTOngd_tcl.rsp
f:\pt-hd_eval\xilinx\hw-debug\fpgawts\fpga_debug/_ngo
fpga_debug.ngd
fpga_debug_ngdbuild.nav
fpga_debug.bld
fpga_debug.ucf.untf
fpga_debug.cmd_log
# f2g Migration
_impact.cmd
_impact.log
fpga_debug.ngr
