# Unité arithmétique et logique en VHDL
Dans notre projet, nous avons présenté une recherche générale sur l'unité arithmétique et logiques ainsi les langage de programmation matérielle plus précisément le VHDL , puis nous avons décrit, compiler, simuler et tester notre circuit UAL sous le logiciel ModelSim afin d'assurer sa validité, en suite nous allons le resimuler sous le logiciel Quartus en évoquant tous les contraintes temporelles, afin de les optimiser.

Le projet complet est dans ce lien de drive :

https://drive.google.com/file/d/1OwsYMRdAB4rd4iVlGO_V3lWDbsz3Rdr_/view?usp=sharing
