Fitter report for Datapath
Mon Jun 11 19:11:20 2018
Quartus Prime Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Dual Purpose and Dedicated Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Routing Usage Summary
 23. LAB Logic Elements
 24. LAB-wide Signals
 25. LAB Signals Sourced
 26. LAB Signals Sourced Out
 27. LAB Distinct Inputs
 28. I/O Rules Summary
 29. I/O Rules Details
 30. I/O Rules Matrix
 31. Fitter Device Options
 32. Operating Settings and Conditions
 33. Fitter Messages
 34. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Mon Jun 11 19:11:20 2018       ;
; Quartus Prime Version              ; 17.1.0 Build 590 10/25/2017 SJ Lite Edition ;
; Revision Name                      ; Datapath                                    ;
; Top-level Entity Name              ; Datapath                                    ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE6F17C6                                 ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 1,836 / 6,272 ( 29 % )                      ;
;     Total combinational functions  ; 1,787 / 6,272 ( 28 % )                      ;
;     Dedicated logic registers      ; 1,210 / 6,272 ( 19 % )                      ;
; Total registers                    ; 1210                                        ;
; Total pins                         ; 114 / 180 ( 63 % )                          ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 0 / 276,480 ( 0 % )                         ;
; Embedded Multiplier 9-bit elements ; 0 / 30 ( 0 % )                              ;
; Total PLLs                         ; 0 / 2 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; auto                                  ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Power Optimization During Fitting                                          ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                                   ; Off                                   ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.03        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.6%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 3238 ) ; 0.00 % ( 0 / 3238 )        ; 0.00 % ( 0 / 3238 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 3238 ) ; 0.00 % ( 0 / 3238 )        ; 0.00 % ( 0 / 3238 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 3228 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/rafae/Desktop/Projetos-CECI/Projetos-CECI/MIPS/Datapath/output_files/Datapath.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 1,836 / 6,272 ( 29 % ) ;
;     -- Combinational with no register       ; 626                    ;
;     -- Register only                        ; 49                     ;
;     -- Combinational with a register        ; 1161                   ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 1550                   ;
;     -- 3 input functions                    ; 201                    ;
;     -- <=2 input functions                  ; 36                     ;
;     -- Register only                        ; 49                     ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 1787                   ;
;     -- arithmetic mode                      ; 0                      ;
;                                             ;                        ;
; Total registers*                            ; 1,210 / 7,124 ( 17 % ) ;
;     -- Dedicated logic registers            ; 1,210 / 6,272 ( 19 % ) ;
;     -- I/O registers                        ; 0 / 852 ( 0 % )        ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 178 / 392 ( 45 % )     ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 114 / 180 ( 63 % )     ;
;     -- Clock pins                           ; 2 / 3 ( 67 % )         ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )          ;
;                                             ;                        ;
; M9Ks                                        ; 0 / 30 ( 0 % )         ;
; Total block memory bits                     ; 0 / 276,480 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 276,480 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )         ;
; PLLs                                        ; 0 / 2 ( 0 % )          ;
; Global signals                              ; 2                      ;
;     -- Global clocks                        ; 2 / 10 ( 20 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )          ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 9.5% / 9.5% / 9.6%     ;
; Peak interconnect usage (total/H/V)         ; 24.3% / 23.7% / 25.1%  ;
; Maximum fan-out                             ; 1210                   ;
; Highest non-global fan-out                  ; 245                    ;
; Total fan-out                               ; 11890                  ;
; Average fan-out                             ; 3.64                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 1836 / 6272 ( 29 % ) ; 0 / 6272 ( 0 % )               ;
;     -- Combinational with no register       ; 626                  ; 0                              ;
;     -- Register only                        ; 49                   ; 0                              ;
;     -- Combinational with a register        ; 1161                 ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 1550                 ; 0                              ;
;     -- 3 input functions                    ; 201                  ; 0                              ;
;     -- <=2 input functions                  ; 36                   ; 0                              ;
;     -- Register only                        ; 49                   ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 1787                 ; 0                              ;
;     -- arithmetic mode                      ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 1210                 ; 0                              ;
;     -- Dedicated logic registers            ; 1210 / 6272 ( 19 % ) ; 0 / 6272 ( 0 % )               ;
;     -- I/O registers                        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 178 / 392 ( 45 % )   ; 0 / 392 ( 0 % )                ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 114                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )       ; 0 / 30 ( 0 % )                 ;
; Total memory bits                           ; 0                    ; 0                              ;
; Total RAM block bits                        ; 0                    ; 0                              ;
; Clock control block                         ; 2 / 12 ( 16 % )      ; 0 / 12 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 11885                ; 5                              ;
;     -- Registered Connections               ; 4409                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 49                   ; 0                              ;
;     -- Output Ports                         ; 65                   ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                     ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; ALUControl[0] ; J2    ; 2        ; 0            ; 10           ; 0            ; 42                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; ALUControl[1] ; F1    ; 1        ; 0            ; 19           ; 21           ; 44                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; ALUControl[2] ; E6    ; 8        ; 7            ; 24           ; 7            ; 10                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; ALUSrcA       ; K5    ; 2        ; 0            ; 6            ; 14           ; 32                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; ALUSrcB[0]    ; A4    ; 8        ; 5            ; 24           ; 14           ; 45                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; ALUSrcB[1]    ; D1    ; 1        ; 0            ; 21           ; 21           ; 46                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; Branch        ; R1    ; 2        ; 0            ; 5            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; IRWrite       ; K11   ; 5        ; 34           ; 6            ; 14           ; 26                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; IorD          ; L2    ; 2        ; 0            ; 8            ; 14           ; 32                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; MemtoReg      ; P8    ; 3        ; 16           ; 0            ; 14           ; 32                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; PCSrc[0]      ; J1    ; 2        ; 0            ; 10           ; 14           ; 37                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; PCSrc[1]      ; D6    ; 8        ; 3            ; 24           ; 7            ; 34                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; PCWrite       ; G1    ; 1        ; 0            ; 18           ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; RD[0]         ; J13   ; 5        ; 34           ; 11           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; RD[10]        ; P2    ; 2        ; 0            ; 4            ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; RD[11]        ; A7    ; 8        ; 11           ; 24           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; RD[12]        ; D3    ; 8        ; 1            ; 24           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; RD[13]        ; B8    ; 8        ; 16           ; 24           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; RD[14]        ; P1    ; 2        ; 0            ; 4            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; RD[15]        ; A2    ; 8        ; 5            ; 24           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; RD[16]        ; N5    ; 3        ; 7            ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; RD[17]        ; M8    ; 3        ; 13           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; RD[18]        ; C8    ; 8        ; 13           ; 24           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; RD[19]        ; F11   ; 7        ; 23           ; 24           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; RD[1]         ; D9    ; 7        ; 18           ; 24           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; RD[20]        ; K8    ; 3        ; 9            ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; RD[21]        ; R6    ; 3        ; 11           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; RD[22]        ; N6    ; 3        ; 7            ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; RD[23]        ; B12   ; 7        ; 25           ; 24           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; RD[24]        ; P11   ; 4        ; 28           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; RD[25]        ; G16   ; 6        ; 34           ; 17           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; RD[26]        ; R5    ; 3        ; 9            ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; RD[27]        ; K2    ; 2        ; 0            ; 8            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; RD[28]        ; C11   ; 7        ; 23           ; 24           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; RD[29]        ; B3    ; 8        ; 3            ; 24           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; RD[2]         ; G2    ; 1        ; 0            ; 18           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; RD[30]        ; R7    ; 3        ; 11           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; RD[31]        ; N3    ; 3        ; 1            ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; RD[3]         ; B6    ; 8        ; 9            ; 24           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; RD[4]         ; E8    ; 8        ; 13           ; 24           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; RD[5]         ; D8    ; 8        ; 13           ; 24           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; RD[6]         ; T6    ; 3        ; 11           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; RD[7]         ; L6    ; 2        ; 0            ; 9            ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; RD[8]         ; A3    ; 8        ; 3            ; 24           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; RD[9]         ; C9    ; 7        ; 18           ; 24           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; RegDest       ; E9    ; 7        ; 18           ; 24           ; 21           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; RegWrite      ; N16   ; 5        ; 34           ; 7            ; 21           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; ck            ; E1    ; 1        ; 0            ; 11           ; 7            ; 1210                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; reset_        ; M2    ; 2        ; 0            ; 11           ; 14           ; 1210                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Adr[0]   ; B9    ; 7        ; 16           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Adr[10]  ; F5    ; 1        ; 0            ; 23           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Adr[11]  ; B7    ; 8        ; 11           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Adr[12]  ; F6    ; 8        ; 11           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Adr[13]  ; J6    ; 2        ; 0            ; 10           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Adr[14]  ; D5    ; 8        ; 3            ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Adr[15]  ; F3    ; 1        ; 0            ; 21           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Adr[16]  ; E5    ; 1        ; 0            ; 23           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Adr[17]  ; M6    ; 3        ; 7            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Adr[18]  ; T7    ; 3        ; 13           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Adr[19]  ; N8    ; 3        ; 16           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Adr[1]   ; B4    ; 8        ; 5            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Adr[20]  ; R9    ; 4        ; 18           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Adr[21]  ; L8    ; 3        ; 13           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Adr[22]  ; F2    ; 1        ; 0            ; 19           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Adr[23]  ; T9    ; 4        ; 18           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Adr[24]  ; L4    ; 2        ; 0            ; 6            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Adr[25]  ; A6    ; 8        ; 9            ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Adr[26]  ; M7    ; 3        ; 9            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Adr[27]  ; P6    ; 3        ; 7            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Adr[28]  ; K6    ; 2        ; 0            ; 9            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Adr[29]  ; P3    ; 3        ; 1            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Adr[2]   ; L1    ; 2        ; 0            ; 8            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Adr[30]  ; K1    ; 2        ; 0            ; 8            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Adr[31]  ; N2    ; 2        ; 0            ; 7            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Adr[3]   ; T5    ; 3        ; 9            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Adr[4]   ; B1    ; 1        ; 0            ; 22           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Adr[5]   ; T3    ; 3        ; 1            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Adr[6]   ; N1    ; 2        ; 0            ; 7            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Adr[7]   ; C2    ; 1        ; 0            ; 22           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Adr[8]   ; E7    ; 8        ; 7            ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Adr[9]   ; A8    ; 8        ; 16           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; WD[0]    ; J12   ; 5        ; 34           ; 11           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; WD[10]   ; B5    ; 8        ; 5            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; WD[11]   ; G5    ; 1        ; 0            ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; WD[12]   ; A5    ; 8        ; 7            ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; WD[13]   ; P15   ; 5        ; 34           ; 4            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; WD[14]   ; L16   ; 5        ; 34           ; 8            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; WD[15]   ; R12   ; 4        ; 23           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; WD[16]   ; T10   ; 4        ; 21           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; WD[17]   ; N15   ; 5        ; 34           ; 7            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; WD[18]   ; R10   ; 4        ; 21           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; WD[19]   ; F10   ; 7        ; 23           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; WD[1]    ; A9    ; 7        ; 16           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; WD[20]   ; N9    ; 4        ; 21           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; WD[21]   ; J16   ; 5        ; 34           ; 9            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; WD[22]   ; T2    ; 3        ; 3            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; WD[23]   ; P14   ; 4        ; 32           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; WD[24]   ; R8    ; 3        ; 16           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; WD[25]   ; L9    ; 4        ; 18           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; WD[26]   ; F14   ; 6        ; 34           ; 19           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; WD[27]   ; T8    ; 3        ; 16           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; WD[28]   ; F7    ; 8        ; 11           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; WD[29]   ; L13   ; 5        ; 34           ; 8            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; WD[2]    ; B10   ; 7        ; 21           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; WD[30]   ; K9    ; 4        ; 18           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; WD[31]   ; F9    ; 7        ; 23           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; WD[3]    ; C6    ; 8        ; 9            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; WD[4]    ; L7    ; 3        ; 11           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; WD[5]    ; A15   ; 7        ; 21           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; WD[6]    ; R4    ; 3        ; 5            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; WD[7]    ; F8    ; 8        ; 13           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; WD[8]    ; T4    ; 3        ; 5            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; WD[9]    ; A10   ; 7        ; 21           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; overflow ; L3    ; 2        ; 0            ; 7            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; J3       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; J16      ; DIFFIO_R7n, DEV_OE          ; Use as regular IO        ; WD[21]                  ; Dual Purpose Pin          ;
; H14      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G16      ; DIFFIO_R4n, INIT_DONE       ; Use as regular IO        ; RD[25]                  ; Dual Purpose Pin          ;
; F16      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; E8       ; DIFFIO_T10n, DATA2          ; Use as regular IO        ; RD[4]                   ; Dual Purpose Pin          ;
; F8       ; DIFFIO_T10p, DATA3          ; Use as regular IO        ; WD[7]                   ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T9p, DATA4           ; Use as regular IO        ; Adr[11]                 ; Dual Purpose Pin          ;
; E7       ; DATA5                       ; Use as regular IO        ; Adr[8]                  ; Dual Purpose Pin          ;
; E6       ; DATA6                       ; Use as regular IO        ; ALUControl[2]           ; Dual Purpose Pin          ;
; A5       ; DIFFIO_T6n, DATA7           ; Use as regular IO        ; WD[12]                  ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 16 / 17 ( 94 % ) ; 2.5V          ; --           ;
; 2        ; 18 / 19 ( 95 % ) ; 2.5V          ; --           ;
; 3        ; 25 / 26 ( 96 % ) ; 2.5V          ; --           ;
; 4        ; 10 / 27 ( 37 % ) ; 2.5V          ; --           ;
; 5        ; 9 / 25 ( 36 % )  ; 2.5V          ; --           ;
; 6        ; 3 / 14 ( 21 % )  ; 2.5V          ; --           ;
; 7        ; 13 / 26 ( 50 % ) ; 2.5V          ; --           ;
; 8        ; 25 / 26 ( 96 % ) ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 194        ; 8        ; RD[15]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A3       ; 200        ; 8        ; RD[8]                                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A4       ; 196        ; 8        ; ALUSrcB[0]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A5       ; 192        ; 8        ; WD[12]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A6       ; 188        ; 8        ; Adr[25]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A7       ; 183        ; 8        ; RD[11]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A8       ; 177        ; 8        ; Adr[9]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ; 175        ; 7        ; WD[1]                                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 168        ; 7        ; WD[9]                                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ; 161        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 159        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 153        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 155        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 167        ; 7        ; WD[5]                                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ; 3          ; 1        ; Adr[4]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 201        ; 8        ; RD[29]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B4       ; 197        ; 8        ; Adr[1]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B5       ; 195        ; 8        ; WD[10]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B6       ; 189        ; 8        ; RD[3]                                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B7       ; 184        ; 8        ; Adr[11]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B8       ; 178        ; 8        ; RD[13]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B9       ; 176        ; 7        ; Adr[0]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B10      ; 169        ; 7        ; WD[2]                                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ; 162        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 160        ; 7        ; RD[23]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B13      ; 154        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 156        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 141        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 4          ; 1        ; Adr[7]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; C3       ; 202        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 187        ; 8        ; WD[3]                                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 179        ; 8        ; RD[18]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C9       ; 172        ; 7        ; RD[9]                                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 163        ; 7        ; RD[28]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C14      ; 149        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 147        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C16      ; 146        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 8          ; 1        ; ALUSrcB[1]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D2       ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 203        ; 8        ; RD[12]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D4       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D5       ; 198        ; 8        ; Adr[14]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D6       ; 199        ; 8        ; PCSrc[1]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 180        ; 8        ; RD[5]                                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D9       ; 173        ; 7        ; RD[1]                                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 151        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 152        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 150        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 144        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D16      ; 143        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 24         ; 1        ; ck                                                        ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 1          ; 1        ; Adr[16]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E6       ; 191        ; 8        ; ALUControl[2]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E7       ; 190        ; 8        ; Adr[8]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E8       ; 181        ; 8        ; RD[4]                                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E9       ; 174        ; 7        ; RegDest                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E10      ; 158        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 157        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 128        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 127        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 12         ; 1        ; ALUControl[1]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F2       ; 11         ; 1        ; Adr[22]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F3       ; 6          ; 1        ; Adr[15]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F4       ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ; 2          ; 1        ; Adr[10]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F6       ; 185        ; 8        ; Adr[12]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F7       ; 186        ; 8        ; WD[28]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F8       ; 182        ; 8        ; WD[7]                                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ; 165        ; 7        ; WD[31]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F10      ; 164        ; 7        ; WD[19]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F11      ; 166        ; 7        ; RD[19]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 138        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F14      ; 142        ; 6        ; WD[26]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F15      ; 140        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 139        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 14         ; 1        ; PCWrite                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G2       ; 13         ; 1        ; RD[2]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 10         ; 1        ; WD[11]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ; 145        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G12      ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 137        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 136        ; 6        ; RD[25]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H1       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 28         ; 2        ; PCSrc[0]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J2       ; 27         ; 2        ; ALUControl[0]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J3       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 29         ; 2        ; Adr[13]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ; 117        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J12      ; 123        ; 5        ; WD[0]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J13      ; 124        ; 5        ; RD[0]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J14      ; 122        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 121        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 120        ; 5        ; WD[21]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K1       ; 33         ; 2        ; Adr[30]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K2       ; 32         ; 2        ; RD[27]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 39         ; 2        ; ALUSrcA                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K6       ; 30         ; 2        ; Adr[28]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ; 60         ; 3        ; RD[20]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; K9       ; 76         ; 4        ; WD[30]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; K10      ; 87         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K11      ; 110        ; 5        ; IRWrite                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K12      ; 105        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 119        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 118        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 35         ; 2        ; Adr[2]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L2       ; 34         ; 2        ; IorD                                                      ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L3       ; 36         ; 2        ; overflow                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L4       ; 40         ; 2        ; Adr[24]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ; 31         ; 2        ; RD[7]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L7       ; 65         ; 3        ; WD[4]                                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; L8       ; 68         ; 3        ; Adr[21]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; L9       ; 77         ; 4        ; WD[25]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; L10      ; 88         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L11      ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L12      ; 104        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L13      ; 114        ; 5        ; WD[29]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L14      ; 113        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ; 116        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 115        ; 5        ; WD[14]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M1       ; 26         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 25         ; 2        ; reset_                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 57         ; 3        ; Adr[17]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M7       ; 59         ; 3        ; Adr[26]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M8       ; 69         ; 3        ; RD[17]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M9       ; 78         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M10      ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M11      ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M12      ; 103        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M15      ; 126        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 125        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 38         ; 2        ; Adr[6]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N2       ; 37         ; 2        ; Adr[31]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N3       ; 45         ; 3        ; RD[31]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 55         ; 3        ; RD[16]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N6       ; 56         ; 3        ; RD[22]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 70         ; 3        ; Adr[19]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N9       ; 79         ; 4        ; WD[20]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 94         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 101        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ; 102        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N14      ; 106        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 112        ; 5        ; WD[17]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N16      ; 111        ; 5        ; RegWrite                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P1       ; 44         ; 2        ; RD[14]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P2       ; 43         ; 2        ; RD[10]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P3       ; 46         ; 3        ; Adr[29]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 58         ; 3        ; Adr[27]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 71         ; 3        ; MemtoReg                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P9       ; 89         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 90         ; 4        ; RD[24]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 98         ; 4        ; WD[23]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P15      ; 107        ; 5        ; WD[13]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P16      ; 108        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 42         ; 2        ; Branch                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 47         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 53         ; 3        ; WD[6]                                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R5       ; 61         ; 3        ; RD[26]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R6       ; 63         ; 3        ; RD[21]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R7       ; 66         ; 3        ; RD[30]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R8       ; 72         ; 3        ; WD[24]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R9       ; 74         ; 4        ; Adr[20]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R10      ; 80         ; 4        ; WD[18]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R11      ; 83         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 85         ; 4        ; WD[15]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R13      ; 91         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 109        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ; 52         ; 3        ; WD[22]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T3       ; 48         ; 3        ; Adr[5]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T4       ; 54         ; 3        ; WD[8]                                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T5       ; 62         ; 3        ; Adr[3]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T6       ; 64         ; 3        ; RD[6]                                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T7       ; 67         ; 3        ; Adr[18]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T8       ; 73         ; 3        ; WD[27]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T9       ; 75         ; 4        ; Adr[23]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T10      ; 81         ; 4        ; WD[16]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T11      ; 84         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 86         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 92         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 95         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------+
; I/O Assignment Warnings                       ;
+---------------+-------------------------------+
; Pin Name      ; Reason                        ;
+---------------+-------------------------------+
; WD[0]         ; Incomplete set of assignments ;
; WD[1]         ; Incomplete set of assignments ;
; WD[2]         ; Incomplete set of assignments ;
; WD[3]         ; Incomplete set of assignments ;
; WD[4]         ; Incomplete set of assignments ;
; WD[5]         ; Incomplete set of assignments ;
; WD[6]         ; Incomplete set of assignments ;
; WD[7]         ; Incomplete set of assignments ;
; WD[8]         ; Incomplete set of assignments ;
; WD[9]         ; Incomplete set of assignments ;
; WD[10]        ; Incomplete set of assignments ;
; WD[11]        ; Incomplete set of assignments ;
; WD[12]        ; Incomplete set of assignments ;
; WD[13]        ; Incomplete set of assignments ;
; WD[14]        ; Incomplete set of assignments ;
; WD[15]        ; Incomplete set of assignments ;
; WD[16]        ; Incomplete set of assignments ;
; WD[17]        ; Incomplete set of assignments ;
; WD[18]        ; Incomplete set of assignments ;
; WD[19]        ; Incomplete set of assignments ;
; WD[20]        ; Incomplete set of assignments ;
; WD[21]        ; Incomplete set of assignments ;
; WD[22]        ; Incomplete set of assignments ;
; WD[23]        ; Incomplete set of assignments ;
; WD[24]        ; Incomplete set of assignments ;
; WD[25]        ; Incomplete set of assignments ;
; WD[26]        ; Incomplete set of assignments ;
; WD[27]        ; Incomplete set of assignments ;
; WD[28]        ; Incomplete set of assignments ;
; WD[29]        ; Incomplete set of assignments ;
; WD[30]        ; Incomplete set of assignments ;
; WD[31]        ; Incomplete set of assignments ;
; Adr[0]        ; Incomplete set of assignments ;
; Adr[1]        ; Incomplete set of assignments ;
; Adr[2]        ; Incomplete set of assignments ;
; Adr[3]        ; Incomplete set of assignments ;
; Adr[4]        ; Incomplete set of assignments ;
; Adr[5]        ; Incomplete set of assignments ;
; Adr[6]        ; Incomplete set of assignments ;
; Adr[7]        ; Incomplete set of assignments ;
; Adr[8]        ; Incomplete set of assignments ;
; Adr[9]        ; Incomplete set of assignments ;
; Adr[10]       ; Incomplete set of assignments ;
; Adr[11]       ; Incomplete set of assignments ;
; Adr[12]       ; Incomplete set of assignments ;
; Adr[13]       ; Incomplete set of assignments ;
; Adr[14]       ; Incomplete set of assignments ;
; Adr[15]       ; Incomplete set of assignments ;
; Adr[16]       ; Incomplete set of assignments ;
; Adr[17]       ; Incomplete set of assignments ;
; Adr[18]       ; Incomplete set of assignments ;
; Adr[19]       ; Incomplete set of assignments ;
; Adr[20]       ; Incomplete set of assignments ;
; Adr[21]       ; Incomplete set of assignments ;
; Adr[22]       ; Incomplete set of assignments ;
; Adr[23]       ; Incomplete set of assignments ;
; Adr[24]       ; Incomplete set of assignments ;
; Adr[25]       ; Incomplete set of assignments ;
; Adr[26]       ; Incomplete set of assignments ;
; Adr[27]       ; Incomplete set of assignments ;
; Adr[28]       ; Incomplete set of assignments ;
; Adr[29]       ; Incomplete set of assignments ;
; Adr[30]       ; Incomplete set of assignments ;
; Adr[31]       ; Incomplete set of assignments ;
; overflow      ; Incomplete set of assignments ;
; IorD          ; Incomplete set of assignments ;
; ALUControl[1] ; Incomplete set of assignments ;
; ALUControl[2] ; Incomplete set of assignments ;
; ALUSrcB[1]    ; Incomplete set of assignments ;
; ALUSrcB[0]    ; Incomplete set of assignments ;
; ALUSrcA       ; Incomplete set of assignments ;
; ck            ; Incomplete set of assignments ;
; reset_        ; Incomplete set of assignments ;
; ALUControl[0] ; Incomplete set of assignments ;
; PCSrc[0]      ; Incomplete set of assignments ;
; PCSrc[1]      ; Incomplete set of assignments ;
; PCWrite       ; Incomplete set of assignments ;
; Branch        ; Incomplete set of assignments ;
; RD[15]        ; Incomplete set of assignments ;
; IRWrite       ; Incomplete set of assignments ;
; RD[14]        ; Incomplete set of assignments ;
; RD[13]        ; Incomplete set of assignments ;
; RD[12]        ; Incomplete set of assignments ;
; RD[11]        ; Incomplete set of assignments ;
; RD[10]        ; Incomplete set of assignments ;
; RD[9]         ; Incomplete set of assignments ;
; RD[8]         ; Incomplete set of assignments ;
; RD[7]         ; Incomplete set of assignments ;
; RD[6]         ; Incomplete set of assignments ;
; RD[5]         ; Incomplete set of assignments ;
; RD[4]         ; Incomplete set of assignments ;
; RD[3]         ; Incomplete set of assignments ;
; RD[2]         ; Incomplete set of assignments ;
; RD[1]         ; Incomplete set of assignments ;
; RD[0]         ; Incomplete set of assignments ;
; MemtoReg      ; Incomplete set of assignments ;
; RegWrite      ; Incomplete set of assignments ;
; RegDest       ; Incomplete set of assignments ;
; RD[18]        ; Incomplete set of assignments ;
; RD[19]        ; Incomplete set of assignments ;
; RD[17]        ; Incomplete set of assignments ;
; RD[16]        ; Incomplete set of assignments ;
; RD[20]        ; Incomplete set of assignments ;
; RD[21]        ; Incomplete set of assignments ;
; RD[22]        ; Incomplete set of assignments ;
; RD[23]        ; Incomplete set of assignments ;
; RD[24]        ; Incomplete set of assignments ;
; RD[25]        ; Incomplete set of assignments ;
; RD[26]        ; Incomplete set of assignments ;
; RD[27]        ; Incomplete set of assignments ;
; RD[28]        ; Incomplete set of assignments ;
; RD[29]        ; Incomplete set of assignments ;
; RD[30]        ; Incomplete set of assignments ;
; RD[31]        ; Incomplete set of assignments ;
; WD[0]         ; Missing location assignment   ;
; WD[1]         ; Missing location assignment   ;
; WD[2]         ; Missing location assignment   ;
; WD[3]         ; Missing location assignment   ;
; WD[4]         ; Missing location assignment   ;
; WD[5]         ; Missing location assignment   ;
; WD[6]         ; Missing location assignment   ;
; WD[7]         ; Missing location assignment   ;
; WD[8]         ; Missing location assignment   ;
; WD[9]         ; Missing location assignment   ;
; WD[10]        ; Missing location assignment   ;
; WD[11]        ; Missing location assignment   ;
; WD[12]        ; Missing location assignment   ;
; WD[13]        ; Missing location assignment   ;
; WD[14]        ; Missing location assignment   ;
; WD[15]        ; Missing location assignment   ;
; WD[16]        ; Missing location assignment   ;
; WD[17]        ; Missing location assignment   ;
; WD[18]        ; Missing location assignment   ;
; WD[19]        ; Missing location assignment   ;
; WD[20]        ; Missing location assignment   ;
; WD[21]        ; Missing location assignment   ;
; WD[22]        ; Missing location assignment   ;
; WD[23]        ; Missing location assignment   ;
; WD[24]        ; Missing location assignment   ;
; WD[25]        ; Missing location assignment   ;
; WD[26]        ; Missing location assignment   ;
; WD[27]        ; Missing location assignment   ;
; WD[28]        ; Missing location assignment   ;
; WD[29]        ; Missing location assignment   ;
; WD[30]        ; Missing location assignment   ;
; WD[31]        ; Missing location assignment   ;
; Adr[0]        ; Missing location assignment   ;
; Adr[1]        ; Missing location assignment   ;
; Adr[2]        ; Missing location assignment   ;
; Adr[3]        ; Missing location assignment   ;
; Adr[4]        ; Missing location assignment   ;
; Adr[5]        ; Missing location assignment   ;
; Adr[6]        ; Missing location assignment   ;
; Adr[7]        ; Missing location assignment   ;
; Adr[8]        ; Missing location assignment   ;
; Adr[9]        ; Missing location assignment   ;
; Adr[10]       ; Missing location assignment   ;
; Adr[11]       ; Missing location assignment   ;
; Adr[12]       ; Missing location assignment   ;
; Adr[13]       ; Missing location assignment   ;
; Adr[14]       ; Missing location assignment   ;
; Adr[15]       ; Missing location assignment   ;
; Adr[16]       ; Missing location assignment   ;
; Adr[17]       ; Missing location assignment   ;
; Adr[18]       ; Missing location assignment   ;
; Adr[19]       ; Missing location assignment   ;
; Adr[20]       ; Missing location assignment   ;
; Adr[21]       ; Missing location assignment   ;
; Adr[22]       ; Missing location assignment   ;
; Adr[23]       ; Missing location assignment   ;
; Adr[24]       ; Missing location assignment   ;
; Adr[25]       ; Missing location assignment   ;
; Adr[26]       ; Missing location assignment   ;
; Adr[27]       ; Missing location assignment   ;
; Adr[28]       ; Missing location assignment   ;
; Adr[29]       ; Missing location assignment   ;
; Adr[30]       ; Missing location assignment   ;
; Adr[31]       ; Missing location assignment   ;
; overflow      ; Missing location assignment   ;
; IorD          ; Missing location assignment   ;
; ALUControl[1] ; Missing location assignment   ;
; ALUControl[2] ; Missing location assignment   ;
; ALUSrcB[1]    ; Missing location assignment   ;
; ALUSrcB[0]    ; Missing location assignment   ;
; ALUSrcA       ; Missing location assignment   ;
; ck            ; Missing location assignment   ;
; reset_        ; Missing location assignment   ;
; ALUControl[0] ; Missing location assignment   ;
; PCSrc[0]      ; Missing location assignment   ;
; PCSrc[1]      ; Missing location assignment   ;
; PCWrite       ; Missing location assignment   ;
; Branch        ; Missing location assignment   ;
; RD[15]        ; Missing location assignment   ;
; IRWrite       ; Missing location assignment   ;
; RD[14]        ; Missing location assignment   ;
; RD[13]        ; Missing location assignment   ;
; RD[12]        ; Missing location assignment   ;
; RD[11]        ; Missing location assignment   ;
; RD[10]        ; Missing location assignment   ;
; RD[9]         ; Missing location assignment   ;
; RD[8]         ; Missing location assignment   ;
; RD[7]         ; Missing location assignment   ;
; RD[6]         ; Missing location assignment   ;
; RD[5]         ; Missing location assignment   ;
; RD[4]         ; Missing location assignment   ;
; RD[3]         ; Missing location assignment   ;
; RD[2]         ; Missing location assignment   ;
; RD[1]         ; Missing location assignment   ;
; RD[0]         ; Missing location assignment   ;
; MemtoReg      ; Missing location assignment   ;
; RegWrite      ; Missing location assignment   ;
; RegDest       ; Missing location assignment   ;
; RD[18]        ; Missing location assignment   ;
; RD[19]        ; Missing location assignment   ;
; RD[17]        ; Missing location assignment   ;
; RD[16]        ; Missing location assignment   ;
; RD[20]        ; Missing location assignment   ;
; RD[21]        ; Missing location assignment   ;
; RD[22]        ; Missing location assignment   ;
; RD[23]        ; Missing location assignment   ;
; RD[24]        ; Missing location assignment   ;
; RD[25]        ; Missing location assignment   ;
; RD[26]        ; Missing location assignment   ;
; RD[27]        ; Missing location assignment   ;
; RD[28]        ; Missing location assignment   ;
; RD[29]        ; Missing location assignment   ;
; RD[30]        ; Missing location assignment   ;
; RD[31]        ; Missing location assignment   ;
+---------------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                       ;
+--------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------+--------------------+--------------+
; Compilation Hierarchy Node                             ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                            ; Entity Name        ; Library Name ;
+--------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------+--------------------+--------------+
; |Datapath                                              ; 1836 (14)   ; 1210 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 114  ; 0            ; 626 (14)     ; 49 (0)            ; 1161 (0)         ; |Datapath                                                                                      ; Datapath           ; work         ;
;    |bancoRegistradores:bancoRegistradores|             ; 1413 (0)    ; 1024 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 334 (0)      ; 25 (0)            ; 1054 (0)         ; |Datapath|bancoRegistradores:bancoRegistradores                                                ; bancoRegistradores ; work         ;
;       |decoder:decoder|                                ; 44 (44)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (44)      ; 0 (0)             ; 0 (0)            ; |Datapath|bancoRegistradores:bancoRegistradores|decoder:decoder                                ; decoder            ; work         ;
;       |mux32:muxA|                                     ; 672 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 156 (0)      ; 0 (0)             ; 516 (0)          ; |Datapath|bancoRegistradores:bancoRegistradores|mux32:muxA                                     ; mux32              ; work         ;
;          |mux4:muxOut|                                 ; 672 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 156 (0)      ; 0 (0)             ; 516 (0)          ; |Datapath|bancoRegistradores:bancoRegistradores|mux32:muxA|mux4:muxOut                         ; mux4               ; work         ;
;             |mux2:muxDois|                             ; 672 (672)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 156 (156)    ; 0 (0)             ; 516 (516)        ; |Datapath|bancoRegistradores:bancoRegistradores|mux32:muxA|mux4:muxOut|mux2:muxDois            ; mux2               ; work         ;
;       |mux32:muxB|                                     ; 672 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 134 (0)      ; 0 (0)             ; 538 (0)          ; |Datapath|bancoRegistradores:bancoRegistradores|mux32:muxB                                     ; mux32              ; work         ;
;          |mux4:muxOut|                                 ; 672 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 134 (0)      ; 0 (0)             ; 538 (0)          ; |Datapath|bancoRegistradores:bancoRegistradores|mux32:muxB|mux4:muxOut                         ; mux4               ; work         ;
;             |mux2:muxDois|                             ; 672 (672)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 134 (134)    ; 0 (0)             ; 538 (538)        ; |Datapath|bancoRegistradores:bancoRegistradores|mux32:muxB|mux4:muxOut|mux2:muxDois            ; mux2               ; work         ;
;       |registradorEnReset:registrador[0].registrador|  ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |Datapath|bancoRegistradores:bancoRegistradores|registradorEnReset:registrador[0].registrador  ; registradorEnReset ; work         ;
;       |registradorEnReset:registrador[10].registrador| ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |Datapath|bancoRegistradores:bancoRegistradores|registradorEnReset:registrador[10].registrador ; registradorEnReset ; work         ;
;       |registradorEnReset:registrador[11].registrador| ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |Datapath|bancoRegistradores:bancoRegistradores|registradorEnReset:registrador[11].registrador ; registradorEnReset ; work         ;
;       |registradorEnReset:registrador[12].registrador| ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |Datapath|bancoRegistradores:bancoRegistradores|registradorEnReset:registrador[12].registrador ; registradorEnReset ; work         ;
;       |registradorEnReset:registrador[13].registrador| ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |Datapath|bancoRegistradores:bancoRegistradores|registradorEnReset:registrador[13].registrador ; registradorEnReset ; work         ;
;       |registradorEnReset:registrador[14].registrador| ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |Datapath|bancoRegistradores:bancoRegistradores|registradorEnReset:registrador[14].registrador ; registradorEnReset ; work         ;
;       |registradorEnReset:registrador[15].registrador| ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 21 (21)           ; 11 (11)          ; |Datapath|bancoRegistradores:bancoRegistradores|registradorEnReset:registrador[15].registrador ; registradorEnReset ; work         ;
;       |registradorEnReset:registrador[16].registrador| ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |Datapath|bancoRegistradores:bancoRegistradores|registradorEnReset:registrador[16].registrador ; registradorEnReset ; work         ;
;       |registradorEnReset:registrador[17].registrador| ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |Datapath|bancoRegistradores:bancoRegistradores|registradorEnReset:registrador[17].registrador ; registradorEnReset ; work         ;
;       |registradorEnReset:registrador[18].registrador| ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |Datapath|bancoRegistradores:bancoRegistradores|registradorEnReset:registrador[18].registrador ; registradorEnReset ; work         ;
;       |registradorEnReset:registrador[19].registrador| ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |Datapath|bancoRegistradores:bancoRegistradores|registradorEnReset:registrador[19].registrador ; registradorEnReset ; work         ;
;       |registradorEnReset:registrador[1].registrador|  ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 31 (31)          ; |Datapath|bancoRegistradores:bancoRegistradores|registradorEnReset:registrador[1].registrador  ; registradorEnReset ; work         ;
;       |registradorEnReset:registrador[20].registrador| ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 31 (31)          ; |Datapath|bancoRegistradores:bancoRegistradores|registradorEnReset:registrador[20].registrador ; registradorEnReset ; work         ;
;       |registradorEnReset:registrador[21].registrador| ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |Datapath|bancoRegistradores:bancoRegistradores|registradorEnReset:registrador[21].registrador ; registradorEnReset ; work         ;
;       |registradorEnReset:registrador[22].registrador| ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |Datapath|bancoRegistradores:bancoRegistradores|registradorEnReset:registrador[22].registrador ; registradorEnReset ; work         ;
;       |registradorEnReset:registrador[23].registrador| ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |Datapath|bancoRegistradores:bancoRegistradores|registradorEnReset:registrador[23].registrador ; registradorEnReset ; work         ;
;       |registradorEnReset:registrador[24].registrador| ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 31 (31)          ; |Datapath|bancoRegistradores:bancoRegistradores|registradorEnReset:registrador[24].registrador ; registradorEnReset ; work         ;
;       |registradorEnReset:registrador[25].registrador| ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |Datapath|bancoRegistradores:bancoRegistradores|registradorEnReset:registrador[25].registrador ; registradorEnReset ; work         ;
;       |registradorEnReset:registrador[26].registrador| ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |Datapath|bancoRegistradores:bancoRegistradores|registradorEnReset:registrador[26].registrador ; registradorEnReset ; work         ;
;       |registradorEnReset:registrador[27].registrador| ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |Datapath|bancoRegistradores:bancoRegistradores|registradorEnReset:registrador[27].registrador ; registradorEnReset ; work         ;
;       |registradorEnReset:registrador[28].registrador| ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |Datapath|bancoRegistradores:bancoRegistradores|registradorEnReset:registrador[28].registrador ; registradorEnReset ; work         ;
;       |registradorEnReset:registrador[29].registrador| ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |Datapath|bancoRegistradores:bancoRegistradores|registradorEnReset:registrador[29].registrador ; registradorEnReset ; work         ;
;       |registradorEnReset:registrador[2].registrador|  ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 31 (31)          ; |Datapath|bancoRegistradores:bancoRegistradores|registradorEnReset:registrador[2].registrador  ; registradorEnReset ; work         ;
;       |registradorEnReset:registrador[30].registrador| ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |Datapath|bancoRegistradores:bancoRegistradores|registradorEnReset:registrador[30].registrador ; registradorEnReset ; work         ;
;       |registradorEnReset:registrador[31].registrador| ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |Datapath|bancoRegistradores:bancoRegistradores|registradorEnReset:registrador[31].registrador ; registradorEnReset ; work         ;
;       |registradorEnReset:registrador[3].registrador|  ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |Datapath|bancoRegistradores:bancoRegistradores|registradorEnReset:registrador[3].registrador  ; registradorEnReset ; work         ;
;       |registradorEnReset:registrador[4].registrador|  ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |Datapath|bancoRegistradores:bancoRegistradores|registradorEnReset:registrador[4].registrador  ; registradorEnReset ; work         ;
;       |registradorEnReset:registrador[5].registrador|  ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |Datapath|bancoRegistradores:bancoRegistradores|registradorEnReset:registrador[5].registrador  ; registradorEnReset ; work         ;
;       |registradorEnReset:registrador[6].registrador|  ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |Datapath|bancoRegistradores:bancoRegistradores|registradorEnReset:registrador[6].registrador  ; registradorEnReset ; work         ;
;       |registradorEnReset:registrador[7].registrador|  ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |Datapath|bancoRegistradores:bancoRegistradores|registradorEnReset:registrador[7].registrador  ; registradorEnReset ; work         ;
;       |registradorEnReset:registrador[8].registrador|  ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |Datapath|bancoRegistradores:bancoRegistradores|registradorEnReset:registrador[8].registrador  ; registradorEnReset ; work         ;
;       |registradorEnReset:registrador[9].registrador|  ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |Datapath|bancoRegistradores:bancoRegistradores|registradorEnReset:registrador[9].registrador  ; registradorEnReset ; work         ;
;    |mux2:mux2_1|                                       ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 0 (0)            ; |Datapath|mux2:mux2_1                                                                          ; mux2               ; work         ;
;    |mux2:mux2_2|                                       ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 31 (31)          ; |Datapath|mux2:mux2_2                                                                          ; mux2               ; work         ;
;    |mux2:mux2_3|                                       ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 9 (9)            ; |Datapath|mux2:mux2_3                                                                          ; mux2               ; work         ;
;    |mux2_5bits:mux2_5bits|                             ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |Datapath|mux2_5bits:mux2_5bits                                                                ; mux2_5bits         ; work         ;
;    |mux4:mux4_1|                                       ; 47 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (0)       ; 0 (0)             ; 9 (0)            ; |Datapath|mux4:mux4_1                                                                          ; mux4               ; work         ;
;       |mux2:muxDois|                                   ; 47 (47)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (38)      ; 0 (0)             ; 9 (9)            ; |Datapath|mux4:mux4_1|mux2:muxDois                                                             ; mux2               ; work         ;
;    |mux4:mux4_2|                                       ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 6 (0)            ; |Datapath|mux4:mux4_2                                                                          ; mux4               ; work         ;
;       |mux2:muxDois|                                   ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |Datapath|mux4:mux4_2|mux2:muxDois                                                             ; mux2               ; work         ;
;    |registradorEnReset:PC|                             ; 39 (39)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 2 (2)             ; 30 (30)          ; |Datapath|registradorEnReset:PC                                                                ; registradorEnReset ; work         ;
;    |registradorEnReset:RegInstr|                       ; 26 (26)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 11 (11)          ; |Datapath|registradorEnReset:RegInstr                                                          ; registradorEnReset ; work         ;
;    |registradorReset:RegA|                             ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |Datapath|registradorReset:RegA                                                                ; registradorReset   ; work         ;
;    |registradorReset:RegB|                             ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |Datapath|registradorReset:RegB                                                                ; registradorReset   ; work         ;
;    |registradorReset:RegData|                          ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 31 (31)          ; |Datapath|registradorReset:RegData                                                             ; registradorReset   ; work         ;
;    |registradorReset:RegULA|                           ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 26 (26)          ; |Datapath|registradorReset:RegULA                                                              ; registradorReset   ; work         ;
;    |ula32bits:ula|                                     ; 200 (2)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 173 (2)      ; 0 (0)             ; 27 (0)           ; |Datapath|ula32bits:ula                                                                        ; ula32bits          ; work         ;
;       |ula1bit:ula0|                                   ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 1 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula0                                                           ; ula1bit            ; work         ;
;          |mux8_1bit:muxULA|                            ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 1 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula0|mux8_1bit:muxULA                                          ; mux8_1bit          ; work         ;
;             |mux4_1bit:muxZero|                        ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 1 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula0|mux8_1bit:muxULA|mux4_1bit:muxZero                        ; mux4_1bit          ; work         ;
;                |mux2_1bit:muxDois|                     ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 1 (1)            ; |Datapath|ula32bits:ula|ula1bit:ula0|mux8_1bit:muxULA|mux4_1bit:muxZero|mux2_1bit:muxDois      ; mux2_1bit          ; work         ;
;          |somador1bit:somadorULA|                      ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula0|somador1bit:somadorULA                                    ; somador1bit        ; work         ;
;             |meioSomador:u1|                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula0|somador1bit:somadorULA|meioSomador:u1                     ; meioSomador        ; work         ;
;             |meioSomador:u2|                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula0|somador1bit:somadorULA|meioSomador:u2                     ; meioSomador        ; work         ;
;       |ula1bit:ula[10].ula|                            ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 1 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[10].ula                                                    ; ula1bit            ; work         ;
;          |mux8_1bit:muxULA|                            ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 1 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[10].ula|mux8_1bit:muxULA                                   ; mux8_1bit          ; work         ;
;             |mux2_1bit:muxDois|                        ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |Datapath|ula32bits:ula|ula1bit:ula[10].ula|mux8_1bit:muxULA|mux2_1bit:muxDois                 ; mux2_1bit          ; work         ;
;          |somador1bit:somadorULA|                      ; 2 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (1)        ; 0 (0)             ; 0 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[10].ula|somador1bit:somadorULA                             ; somador1bit        ; work         ;
;             |meioSomador:u2|                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[10].ula|somador1bit:somadorULA|meioSomador:u2              ; meioSomador        ; work         ;
;       |ula1bit:ula[11].ula|                            ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[11].ula                                                    ; ula1bit            ; work         ;
;          |mux8_1bit:muxULA|                            ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[11].ula|mux8_1bit:muxULA                                   ; mux8_1bit          ; work         ;
;             |mux2_1bit:muxDois|                        ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[11].ula|mux8_1bit:muxULA|mux2_1bit:muxDois                 ; mux2_1bit          ; work         ;
;          |somador1bit:somadorULA|                      ; 2 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (1)        ; 0 (0)             ; 0 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[11].ula|somador1bit:somadorULA                             ; somador1bit        ; work         ;
;             |meioSomador:u2|                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[11].ula|somador1bit:somadorULA|meioSomador:u2              ; meioSomador        ; work         ;
;       |ula1bit:ula[12].ula|                            ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 1 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[12].ula                                                    ; ula1bit            ; work         ;
;          |mux8_1bit:muxULA|                            ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 1 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[12].ula|mux8_1bit:muxULA                                   ; mux8_1bit          ; work         ;
;             |mux2_1bit:muxDois|                        ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |Datapath|ula32bits:ula|ula1bit:ula[12].ula|mux8_1bit:muxULA|mux2_1bit:muxDois                 ; mux2_1bit          ; work         ;
;          |somador1bit:somadorULA|                      ; 2 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (1)        ; 0 (0)             ; 0 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[12].ula|somador1bit:somadorULA                             ; somador1bit        ; work         ;
;             |meioSomador:u2|                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[12].ula|somador1bit:somadorULA|meioSomador:u2              ; meioSomador        ; work         ;
;       |ula1bit:ula[13].ula|                            ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 1 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[13].ula                                                    ; ula1bit            ; work         ;
;          |mux8_1bit:muxULA|                            ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 1 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[13].ula|mux8_1bit:muxULA                                   ; mux8_1bit          ; work         ;
;             |mux2_1bit:muxDois|                        ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |Datapath|ula32bits:ula|ula1bit:ula[13].ula|mux8_1bit:muxULA|mux2_1bit:muxDois                 ; mux2_1bit          ; work         ;
;          |somador1bit:somadorULA|                      ; 2 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (1)        ; 0 (0)             ; 0 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[13].ula|somador1bit:somadorULA                             ; somador1bit        ; work         ;
;             |meioSomador:u2|                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[13].ula|somador1bit:somadorULA|meioSomador:u2              ; meioSomador        ; work         ;
;       |ula1bit:ula[14].ula|                            ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 1 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[14].ula                                                    ; ula1bit            ; work         ;
;          |mux8_1bit:muxULA|                            ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 1 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[14].ula|mux8_1bit:muxULA                                   ; mux8_1bit          ; work         ;
;             |mux2_1bit:muxDois|                        ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |Datapath|ula32bits:ula|ula1bit:ula[14].ula|mux8_1bit:muxULA|mux2_1bit:muxDois                 ; mux2_1bit          ; work         ;
;          |somador1bit:somadorULA|                      ; 2 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (1)        ; 0 (0)             ; 0 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[14].ula|somador1bit:somadorULA                             ; somador1bit        ; work         ;
;             |meioSomador:u2|                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[14].ula|somador1bit:somadorULA|meioSomador:u2              ; meioSomador        ; work         ;
;       |ula1bit:ula[15].ula|                            ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 1 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[15].ula                                                    ; ula1bit            ; work         ;
;          |mux8_1bit:muxULA|                            ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 1 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[15].ula|mux8_1bit:muxULA                                   ; mux8_1bit          ; work         ;
;             |mux2_1bit:muxDois|                        ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |Datapath|ula32bits:ula|ula1bit:ula[15].ula|mux8_1bit:muxULA|mux2_1bit:muxDois                 ; mux2_1bit          ; work         ;
;          |somador1bit:somadorULA|                      ; 2 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (1)        ; 0 (0)             ; 0 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[15].ula|somador1bit:somadorULA                             ; somador1bit        ; work         ;
;             |meioSomador:u2|                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[15].ula|somador1bit:somadorULA|meioSomador:u2              ; meioSomador        ; work         ;
;       |ula1bit:ula[16].ula|                            ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 1 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[16].ula                                                    ; ula1bit            ; work         ;
;          |mux8_1bit:muxULA|                            ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 1 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[16].ula|mux8_1bit:muxULA                                   ; mux8_1bit          ; work         ;
;             |mux2_1bit:muxDois|                        ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |Datapath|ula32bits:ula|ula1bit:ula[16].ula|mux8_1bit:muxULA|mux2_1bit:muxDois                 ; mux2_1bit          ; work         ;
;          |somador1bit:somadorULA|                      ; 2 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (1)        ; 0 (0)             ; 0 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[16].ula|somador1bit:somadorULA                             ; somador1bit        ; work         ;
;             |meioSomador:u2|                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[16].ula|somador1bit:somadorULA|meioSomador:u2              ; meioSomador        ; work         ;
;       |ula1bit:ula[17].ula|                            ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 1 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[17].ula                                                    ; ula1bit            ; work         ;
;          |mux8_1bit:muxULA|                            ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 1 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[17].ula|mux8_1bit:muxULA                                   ; mux8_1bit          ; work         ;
;             |mux2_1bit:muxDois|                        ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |Datapath|ula32bits:ula|ula1bit:ula[17].ula|mux8_1bit:muxULA|mux2_1bit:muxDois                 ; mux2_1bit          ; work         ;
;          |somador1bit:somadorULA|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[17].ula|somador1bit:somadorULA                             ; somador1bit        ; work         ;
;       |ula1bit:ula[18].ula|                            ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 1 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[18].ula                                                    ; ula1bit            ; work         ;
;          |mux8_1bit:muxULA|                            ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 1 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[18].ula|mux8_1bit:muxULA                                   ; mux8_1bit          ; work         ;
;             |mux2_1bit:muxDois|                        ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |Datapath|ula32bits:ula|ula1bit:ula[18].ula|mux8_1bit:muxULA|mux2_1bit:muxDois                 ; mux2_1bit          ; work         ;
;          |somador1bit:somadorULA|                      ; 2 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (1)        ; 0 (0)             ; 0 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[18].ula|somador1bit:somadorULA                             ; somador1bit        ; work         ;
;             |meioSomador:u2|                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[18].ula|somador1bit:somadorULA|meioSomador:u2              ; meioSomador        ; work         ;
;       |ula1bit:ula[19].ula|                            ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 1 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[19].ula                                                    ; ula1bit            ; work         ;
;          |mux8_1bit:muxULA|                            ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 1 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[19].ula|mux8_1bit:muxULA                                   ; mux8_1bit          ; work         ;
;             |mux2_1bit:muxDois|                        ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |Datapath|ula32bits:ula|ula1bit:ula[19].ula|mux8_1bit:muxULA|mux2_1bit:muxDois                 ; mux2_1bit          ; work         ;
;          |somador1bit:somadorULA|                      ; 2 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (1)        ; 0 (0)             ; 0 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[19].ula|somador1bit:somadorULA                             ; somador1bit        ; work         ;
;             |meioSomador:u2|                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[19].ula|somador1bit:somadorULA|meioSomador:u2              ; meioSomador        ; work         ;
;       |ula1bit:ula[1].ula|                             ; 11 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 1 (1)            ; |Datapath|ula32bits:ula|ula1bit:ula[1].ula                                                     ; ula1bit            ; work         ;
;          |mux8_1bit:muxULA|                            ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[1].ula|mux8_1bit:muxULA                                    ; mux8_1bit          ; work         ;
;             |mux2_1bit:muxDois|                        ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[1].ula|mux8_1bit:muxULA|mux2_1bit:muxDois                  ; mux2_1bit          ; work         ;
;          |somador1bit:somadorULA|                      ; 2 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (1)        ; 0 (0)             ; 0 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[1].ula|somador1bit:somadorULA                              ; somador1bit        ; work         ;
;             |meioSomador:u2|                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[1].ula|somador1bit:somadorULA|meioSomador:u2               ; meioSomador        ; work         ;
;       |ula1bit:ula[20].ula|                            ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 1 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[20].ula                                                    ; ula1bit            ; work         ;
;          |mux8_1bit:muxULA|                            ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 1 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[20].ula|mux8_1bit:muxULA                                   ; mux8_1bit          ; work         ;
;             |mux2_1bit:muxDois|                        ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |Datapath|ula32bits:ula|ula1bit:ula[20].ula|mux8_1bit:muxULA|mux2_1bit:muxDois                 ; mux2_1bit          ; work         ;
;          |somador1bit:somadorULA|                      ; 2 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (1)        ; 0 (0)             ; 0 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[20].ula|somador1bit:somadorULA                             ; somador1bit        ; work         ;
;             |meioSomador:u2|                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[20].ula|somador1bit:somadorULA|meioSomador:u2              ; meioSomador        ; work         ;
;       |ula1bit:ula[21].ula|                            ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 1 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[21].ula                                                    ; ula1bit            ; work         ;
;          |mux8_1bit:muxULA|                            ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 1 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[21].ula|mux8_1bit:muxULA                                   ; mux8_1bit          ; work         ;
;             |mux2_1bit:muxDois|                        ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |Datapath|ula32bits:ula|ula1bit:ula[21].ula|mux8_1bit:muxULA|mux2_1bit:muxDois                 ; mux2_1bit          ; work         ;
;          |somador1bit:somadorULA|                      ; 2 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (1)        ; 0 (0)             ; 0 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[21].ula|somador1bit:somadorULA                             ; somador1bit        ; work         ;
;             |meioSomador:u2|                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[21].ula|somador1bit:somadorULA|meioSomador:u2              ; meioSomador        ; work         ;
;       |ula1bit:ula[22].ula|                            ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 1 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[22].ula                                                    ; ula1bit            ; work         ;
;          |mux8_1bit:muxULA|                            ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 1 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[22].ula|mux8_1bit:muxULA                                   ; mux8_1bit          ; work         ;
;             |mux2_1bit:muxDois|                        ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |Datapath|ula32bits:ula|ula1bit:ula[22].ula|mux8_1bit:muxULA|mux2_1bit:muxDois                 ; mux2_1bit          ; work         ;
;          |somador1bit:somadorULA|                      ; 2 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (1)        ; 0 (0)             ; 0 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[22].ula|somador1bit:somadorULA                             ; somador1bit        ; work         ;
;             |meioSomador:u2|                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[22].ula|somador1bit:somadorULA|meioSomador:u2              ; meioSomador        ; work         ;
;       |ula1bit:ula[23].ula|                            ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 1 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[23].ula                                                    ; ula1bit            ; work         ;
;          |mux8_1bit:muxULA|                            ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 1 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[23].ula|mux8_1bit:muxULA                                   ; mux8_1bit          ; work         ;
;             |mux2_1bit:muxDois|                        ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |Datapath|ula32bits:ula|ula1bit:ula[23].ula|mux8_1bit:muxULA|mux2_1bit:muxDois                 ; mux2_1bit          ; work         ;
;          |somador1bit:somadorULA|                      ; 2 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (1)        ; 0 (0)             ; 0 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[23].ula|somador1bit:somadorULA                             ; somador1bit        ; work         ;
;             |meioSomador:u2|                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[23].ula|somador1bit:somadorULA|meioSomador:u2              ; meioSomador        ; work         ;
;       |ula1bit:ula[24].ula|                            ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 1 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[24].ula                                                    ; ula1bit            ; work         ;
;          |mux8_1bit:muxULA|                            ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 1 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[24].ula|mux8_1bit:muxULA                                   ; mux8_1bit          ; work         ;
;             |mux2_1bit:muxDois|                        ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |Datapath|ula32bits:ula|ula1bit:ula[24].ula|mux8_1bit:muxULA|mux2_1bit:muxDois                 ; mux2_1bit          ; work         ;
;          |somador1bit:somadorULA|                      ; 2 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (1)        ; 0 (0)             ; 0 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[24].ula|somador1bit:somadorULA                             ; somador1bit        ; work         ;
;             |meioSomador:u2|                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[24].ula|somador1bit:somadorULA|meioSomador:u2              ; meioSomador        ; work         ;
;       |ula1bit:ula[25].ula|                            ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 1 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[25].ula                                                    ; ula1bit            ; work         ;
;          |mux8_1bit:muxULA|                            ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 1 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[25].ula|mux8_1bit:muxULA                                   ; mux8_1bit          ; work         ;
;             |mux2_1bit:muxDois|                        ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |Datapath|ula32bits:ula|ula1bit:ula[25].ula|mux8_1bit:muxULA|mux2_1bit:muxDois                 ; mux2_1bit          ; work         ;
;          |somador1bit:somadorULA|                      ; 2 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (1)        ; 0 (0)             ; 0 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[25].ula|somador1bit:somadorULA                             ; somador1bit        ; work         ;
;             |meioSomador:u2|                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[25].ula|somador1bit:somadorULA|meioSomador:u2              ; meioSomador        ; work         ;
;       |ula1bit:ula[26].ula|                            ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 1 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[26].ula                                                    ; ula1bit            ; work         ;
;          |mux8_1bit:muxULA|                            ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 1 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[26].ula|mux8_1bit:muxULA                                   ; mux8_1bit          ; work         ;
;             |mux2_1bit:muxDois|                        ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |Datapath|ula32bits:ula|ula1bit:ula[26].ula|mux8_1bit:muxULA|mux2_1bit:muxDois                 ; mux2_1bit          ; work         ;
;          |somador1bit:somadorULA|                      ; 2 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (1)        ; 0 (0)             ; 0 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[26].ula|somador1bit:somadorULA                             ; somador1bit        ; work         ;
;             |meioSomador:u2|                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[26].ula|somador1bit:somadorULA|meioSomador:u2              ; meioSomador        ; work         ;
;       |ula1bit:ula[27].ula|                            ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 1 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[27].ula                                                    ; ula1bit            ; work         ;
;          |mux8_1bit:muxULA|                            ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 1 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[27].ula|mux8_1bit:muxULA                                   ; mux8_1bit          ; work         ;
;             |mux2_1bit:muxDois|                        ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |Datapath|ula32bits:ula|ula1bit:ula[27].ula|mux8_1bit:muxULA|mux2_1bit:muxDois                 ; mux2_1bit          ; work         ;
;          |somador1bit:somadorULA|                      ; 2 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (1)        ; 0 (0)             ; 0 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[27].ula|somador1bit:somadorULA                             ; somador1bit        ; work         ;
;             |meioSomador:u2|                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[27].ula|somador1bit:somadorULA|meioSomador:u2              ; meioSomador        ; work         ;
;       |ula1bit:ula[28].ula|                            ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 1 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[28].ula                                                    ; ula1bit            ; work         ;
;          |mux8_1bit:muxULA|                            ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 1 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[28].ula|mux8_1bit:muxULA                                   ; mux8_1bit          ; work         ;
;             |mux2_1bit:muxDois|                        ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |Datapath|ula32bits:ula|ula1bit:ula[28].ula|mux8_1bit:muxULA|mux2_1bit:muxDois                 ; mux2_1bit          ; work         ;
;          |somador1bit:somadorULA|                      ; 2 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (1)        ; 0 (0)             ; 0 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[28].ula|somador1bit:somadorULA                             ; somador1bit        ; work         ;
;             |meioSomador:u2|                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[28].ula|somador1bit:somadorULA|meioSomador:u2              ; meioSomador        ; work         ;
;       |ula1bit:ula[29].ula|                            ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 1 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[29].ula                                                    ; ula1bit            ; work         ;
;          |mux8_1bit:muxULA|                            ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 1 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[29].ula|mux8_1bit:muxULA                                   ; mux8_1bit          ; work         ;
;             |mux2_1bit:muxDois|                        ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |Datapath|ula32bits:ula|ula1bit:ula[29].ula|mux8_1bit:muxULA|mux2_1bit:muxDois                 ; mux2_1bit          ; work         ;
;          |somador1bit:somadorULA|                      ; 2 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (1)        ; 0 (0)             ; 0 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[29].ula|somador1bit:somadorULA                             ; somador1bit        ; work         ;
;             |meioSomador:u2|                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[29].ula|somador1bit:somadorULA|meioSomador:u2              ; meioSomador        ; work         ;
;       |ula1bit:ula[2].ula|                             ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[2].ula                                                     ; ula1bit            ; work         ;
;          |mux8_1bit:muxULA|                            ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[2].ula|mux8_1bit:muxULA                                    ; mux8_1bit          ; work         ;
;             |mux2_1bit:muxDois|                        ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[2].ula|mux8_1bit:muxULA|mux2_1bit:muxDois                  ; mux2_1bit          ; work         ;
;          |somador1bit:somadorULA|                      ; 2 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (1)        ; 0 (0)             ; 0 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[2].ula|somador1bit:somadorULA                              ; somador1bit        ; work         ;
;             |meioSomador:u2|                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[2].ula|somador1bit:somadorULA|meioSomador:u2               ; meioSomador        ; work         ;
;       |ula1bit:ula[30].ula|                            ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 1 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[30].ula                                                    ; ula1bit            ; work         ;
;          |mux8_1bit:muxULA|                            ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 1 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[30].ula|mux8_1bit:muxULA                                   ; mux8_1bit          ; work         ;
;             |mux2_1bit:muxDois|                        ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |Datapath|ula32bits:ula|ula1bit:ula[30].ula|mux8_1bit:muxULA|mux2_1bit:muxDois                 ; mux2_1bit          ; work         ;
;          |somador1bit:somadorULA|                      ; 2 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (1)        ; 0 (0)             ; 0 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[30].ula|somador1bit:somadorULA                             ; somador1bit        ; work         ;
;             |meioSomador:u2|                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[30].ula|somador1bit:somadorULA|meioSomador:u2              ; meioSomador        ; work         ;
;       |ula1bit:ula[31].ula|                            ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 1 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[31].ula                                                    ; ula1bit            ; work         ;
;          |mux8_1bit:muxULA|                            ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 1 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[31].ula|mux8_1bit:muxULA                                   ; mux8_1bit          ; work         ;
;             |mux2_1bit:muxDois|                        ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |Datapath|ula32bits:ula|ula1bit:ula[31].ula|mux8_1bit:muxULA|mux2_1bit:muxDois                 ; mux2_1bit          ; work         ;
;          |somador1bit:somadorULA|                      ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[31].ula|somador1bit:somadorULA                             ; somador1bit        ; work         ;
;             |meioSomador:u2|                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[31].ula|somador1bit:somadorULA|meioSomador:u2              ; meioSomador        ; work         ;
;       |ula1bit:ula[3].ula|                             ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[3].ula                                                     ; ula1bit            ; work         ;
;          |mux8_1bit:muxULA|                            ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[3].ula|mux8_1bit:muxULA                                    ; mux8_1bit          ; work         ;
;             |mux2_1bit:muxDois|                        ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[3].ula|mux8_1bit:muxULA|mux2_1bit:muxDois                  ; mux2_1bit          ; work         ;
;          |somador1bit:somadorULA|                      ; 2 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (1)        ; 0 (0)             ; 0 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[3].ula|somador1bit:somadorULA                              ; somador1bit        ; work         ;
;             |meioSomador:u2|                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[3].ula|somador1bit:somadorULA|meioSomador:u2               ; meioSomador        ; work         ;
;       |ula1bit:ula[4].ula|                             ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 1 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[4].ula                                                     ; ula1bit            ; work         ;
;          |mux8_1bit:muxULA|                            ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 1 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[4].ula|mux8_1bit:muxULA                                    ; mux8_1bit          ; work         ;
;             |mux2_1bit:muxDois|                        ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |Datapath|ula32bits:ula|ula1bit:ula[4].ula|mux8_1bit:muxULA|mux2_1bit:muxDois                  ; mux2_1bit          ; work         ;
;          |somador1bit:somadorULA|                      ; 2 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (1)        ; 0 (0)             ; 0 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[4].ula|somador1bit:somadorULA                              ; somador1bit        ; work         ;
;             |meioSomador:u2|                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[4].ula|somador1bit:somadorULA|meioSomador:u2               ; meioSomador        ; work         ;
;       |ula1bit:ula[5].ula|                             ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[5].ula                                                     ; ula1bit            ; work         ;
;          |mux8_1bit:muxULA|                            ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[5].ula|mux8_1bit:muxULA                                    ; mux8_1bit          ; work         ;
;             |mux2_1bit:muxDois|                        ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[5].ula|mux8_1bit:muxULA|mux2_1bit:muxDois                  ; mux2_1bit          ; work         ;
;          |somador1bit:somadorULA|                      ; 2 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (1)        ; 0 (0)             ; 0 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[5].ula|somador1bit:somadorULA                              ; somador1bit        ; work         ;
;             |meioSomador:u2|                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[5].ula|somador1bit:somadorULA|meioSomador:u2               ; meioSomador        ; work         ;
;       |ula1bit:ula[6].ula|                             ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[6].ula                                                     ; ula1bit            ; work         ;
;          |mux8_1bit:muxULA|                            ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[6].ula|mux8_1bit:muxULA                                    ; mux8_1bit          ; work         ;
;             |mux2_1bit:muxDois|                        ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[6].ula|mux8_1bit:muxULA|mux2_1bit:muxDois                  ; mux2_1bit          ; work         ;
;          |somador1bit:somadorULA|                      ; 2 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (1)        ; 0 (0)             ; 0 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[6].ula|somador1bit:somadorULA                              ; somador1bit        ; work         ;
;             |meioSomador:u2|                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[6].ula|somador1bit:somadorULA|meioSomador:u2               ; meioSomador        ; work         ;
;       |ula1bit:ula[7].ula|                             ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 1 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[7].ula                                                     ; ula1bit            ; work         ;
;          |mux8_1bit:muxULA|                            ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 1 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[7].ula|mux8_1bit:muxULA                                    ; mux8_1bit          ; work         ;
;             |mux2_1bit:muxDois|                        ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |Datapath|ula32bits:ula|ula1bit:ula[7].ula|mux8_1bit:muxULA|mux2_1bit:muxDois                  ; mux2_1bit          ; work         ;
;          |somador1bit:somadorULA|                      ; 2 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (1)        ; 0 (0)             ; 0 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[7].ula|somador1bit:somadorULA                              ; somador1bit        ; work         ;
;             |meioSomador:u2|                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[7].ula|somador1bit:somadorULA|meioSomador:u2               ; meioSomador        ; work         ;
;       |ula1bit:ula[8].ula|                             ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 1 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[8].ula                                                     ; ula1bit            ; work         ;
;          |mux8_1bit:muxULA|                            ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 1 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[8].ula|mux8_1bit:muxULA                                    ; mux8_1bit          ; work         ;
;             |mux2_1bit:muxDois|                        ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |Datapath|ula32bits:ula|ula1bit:ula[8].ula|mux8_1bit:muxULA|mux2_1bit:muxDois                  ; mux2_1bit          ; work         ;
;          |somador1bit:somadorULA|                      ; 2 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (1)        ; 0 (0)             ; 0 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[8].ula|somador1bit:somadorULA                              ; somador1bit        ; work         ;
;             |meioSomador:u2|                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[8].ula|somador1bit:somadorULA|meioSomador:u2               ; meioSomador        ; work         ;
;       |ula1bit:ula[9].ula|                             ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 1 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[9].ula                                                     ; ula1bit            ; work         ;
;          |mux8_1bit:muxULA|                            ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 1 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[9].ula|mux8_1bit:muxULA                                    ; mux8_1bit          ; work         ;
;             |mux2_1bit:muxDois|                        ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |Datapath|ula32bits:ula|ula1bit:ula[9].ula|mux8_1bit:muxULA|mux2_1bit:muxDois                  ; mux2_1bit          ; work         ;
;          |somador1bit:somadorULA|                      ; 2 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (1)        ; 0 (0)             ; 0 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[9].ula|somador1bit:somadorULA                              ; somador1bit        ; work         ;
;             |meioSomador:u2|                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Datapath|ula32bits:ula|ula1bit:ula[9].ula|somador1bit:somadorULA|meioSomador:u2               ; meioSomador        ; work         ;
+--------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------+--------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                           ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; WD[0]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; WD[1]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; WD[2]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; WD[3]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; WD[4]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; WD[5]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; WD[6]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; WD[7]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; WD[8]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; WD[9]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; WD[10]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; WD[11]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; WD[12]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; WD[13]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; WD[14]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; WD[15]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; WD[16]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; WD[17]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; WD[18]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; WD[19]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; WD[20]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; WD[21]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; WD[22]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; WD[23]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; WD[24]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; WD[25]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; WD[26]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; WD[27]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; WD[28]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; WD[29]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; WD[30]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; WD[31]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Adr[0]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Adr[1]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Adr[2]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Adr[3]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Adr[4]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Adr[5]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Adr[6]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Adr[7]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Adr[8]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Adr[9]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Adr[10]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Adr[11]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Adr[12]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Adr[13]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Adr[14]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Adr[15]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Adr[16]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Adr[17]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Adr[18]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Adr[19]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Adr[20]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Adr[21]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Adr[22]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Adr[23]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Adr[24]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Adr[25]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Adr[26]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Adr[27]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Adr[28]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Adr[29]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Adr[30]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Adr[31]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; overflow      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; IorD          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ALUControl[1] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ALUControl[2] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ALUSrcB[1]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ALUSrcB[0]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ALUSrcA       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ck            ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; reset_        ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; ALUControl[0] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; PCSrc[0]      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; PCSrc[1]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; PCWrite       ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; Branch        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; RD[15]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; IRWrite       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; RD[14]        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; RD[13]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; RD[12]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; RD[11]        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; RD[10]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; RD[9]         ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; RD[8]         ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; RD[7]         ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; RD[6]         ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; RD[5]         ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; RD[4]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; RD[3]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; RD[2]         ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; RD[1]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; RD[0]         ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; MemtoReg      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; RegWrite      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; RegDest       ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; RD[18]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; RD[19]        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; RD[17]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; RD[16]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; RD[20]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; RD[21]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; RD[22]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; RD[23]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; RD[24]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; RD[25]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; RD[26]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; RD[27]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; RD[28]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; RD[29]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; RD[30]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; RD[31]        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+


+----------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                             ;
+----------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                          ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------------------------------+-------------------+---------+
; IorD                                                                                         ;                   ;         ;
;      - mux2:mux2_1|out[0]~0                                                                  ; 0                 ; 6       ;
;      - mux2:mux2_1|out[1]~1                                                                  ; 0                 ; 6       ;
;      - mux2:mux2_1|out[2]~2                                                                  ; 0                 ; 6       ;
;      - mux2:mux2_1|out[3]~3                                                                  ; 0                 ; 6       ;
;      - mux2:mux2_1|out[4]~4                                                                  ; 0                 ; 6       ;
;      - mux2:mux2_1|out[5]~5                                                                  ; 0                 ; 6       ;
;      - mux2:mux2_1|out[6]~6                                                                  ; 0                 ; 6       ;
;      - mux2:mux2_1|out[7]~7                                                                  ; 0                 ; 6       ;
;      - mux2:mux2_1|out[8]~8                                                                  ; 0                 ; 6       ;
;      - mux2:mux2_1|out[9]~9                                                                  ; 0                 ; 6       ;
;      - mux2:mux2_1|out[10]~10                                                                ; 0                 ; 6       ;
;      - mux2:mux2_1|out[11]~11                                                                ; 0                 ; 6       ;
;      - mux2:mux2_1|out[12]~12                                                                ; 0                 ; 6       ;
;      - mux2:mux2_1|out[13]~13                                                                ; 0                 ; 6       ;
;      - mux2:mux2_1|out[14]~14                                                                ; 0                 ; 6       ;
;      - mux2:mux2_1|out[15]~15                                                                ; 0                 ; 6       ;
;      - mux2:mux2_1|out[16]~16                                                                ; 0                 ; 6       ;
;      - mux2:mux2_1|out[17]~17                                                                ; 0                 ; 6       ;
;      - mux2:mux2_1|out[18]~18                                                                ; 0                 ; 6       ;
;      - mux2:mux2_1|out[19]~19                                                                ; 0                 ; 6       ;
;      - mux2:mux2_1|out[20]~20                                                                ; 0                 ; 6       ;
;      - mux2:mux2_1|out[21]~21                                                                ; 0                 ; 6       ;
;      - mux2:mux2_1|out[22]~22                                                                ; 0                 ; 6       ;
;      - mux2:mux2_1|out[23]~23                                                                ; 0                 ; 6       ;
;      - mux2:mux2_1|out[24]~24                                                                ; 0                 ; 6       ;
;      - mux2:mux2_1|out[25]~25                                                                ; 0                 ; 6       ;
;      - mux2:mux2_1|out[26]~26                                                                ; 0                 ; 6       ;
;      - mux2:mux2_1|out[27]~27                                                                ; 0                 ; 6       ;
;      - mux2:mux2_1|out[28]~28                                                                ; 0                 ; 6       ;
;      - mux2:mux2_1|out[29]~29                                                                ; 0                 ; 6       ;
;      - mux2:mux2_1|out[30]~30                                                                ; 0                 ; 6       ;
;      - mux2:mux2_1|out[31]~31                                                                ; 0                 ; 6       ;
; ALUControl[1]                                                                                ;                   ;         ;
;      - ula32bits:ula|addSubSignal~0                                                          ; 0                 ; 6       ;
;      - ula32bits:ula|ula1bit:ula0|mux8_1bit:muxULA|mux4_1bit:muxZero|mux2_1bit:muxDois|out~5 ; 0                 ; 6       ;
;      - ula32bits:ula|ula1bit:ula[1].ula|mux8_1bit:muxULA|mux2_1bit:muxDois|out~0             ; 0                 ; 6       ;
;      - ula32bits:ula|ula1bit:ula[1].ula|mux8_1bit:muxULA|mux2_1bit:muxDois|out~1             ; 0                 ; 6       ;
;      - ula32bits:ula|ula1bit:ula[1].ula|mux8_1bit:muxULA|mux2_1bit:muxDois|out~2             ; 0                 ; 6       ;
;      - ula32bits:ula|ula1bit:ula[15].ula|mux8_1bit:muxULA|mux2_1bit:muxDois|out~3            ; 0                 ; 6       ;
;      - ula32bits:ula|ula1bit:ula[16].ula|mux8_1bit:muxULA|mux2_1bit:muxDois|out~3            ; 0                 ; 6       ;
;      - ula32bits:ula|ula1bit:ula[14].ula|mux8_1bit:muxULA|mux2_1bit:muxDois|out~3            ; 0                 ; 6       ;
;      - ula32bits:ula|ula1bit:ula[11].ula|mux8_1bit:muxULA|mux2_1bit:muxDois|out~3            ; 0                 ; 6       ;
;      - ula32bits:ula|ula1bit:ula[12].ula|mux8_1bit:muxULA|mux2_1bit:muxDois|out~3            ; 0                 ; 6       ;
;      - ula32bits:ula|ula1bit:ula[13].ula|mux8_1bit:muxULA|mux2_1bit:muxDois|out~3            ; 0                 ; 6       ;
;      - ula32bits:ula|ula1bit:ula[3].ula|mux8_1bit:muxULA|mux2_1bit:muxDois|out~3             ; 0                 ; 6       ;
;      - ula32bits:ula|ula1bit:ula[4].ula|mux8_1bit:muxULA|mux2_1bit:muxDois|out~3             ; 0                 ; 6       ;
;      - ula32bits:ula|ula1bit:ula[5].ula|mux8_1bit:muxULA|mux2_1bit:muxDois|out~3             ; 0                 ; 6       ;
;      - ula32bits:ula|ula1bit:ula[6].ula|mux8_1bit:muxULA|mux2_1bit:muxDois|out~3             ; 0                 ; 6       ;
;      - ula32bits:ula|ula1bit:ula[1].ula|mux8_1bit:muxULA|mux2_1bit:muxDois|out~6             ; 0                 ; 6       ;
;      - ula32bits:ula|ula1bit:ula[2].ula|mux8_1bit:muxULA|mux2_1bit:muxDois|out~3             ; 0                 ; 6       ;
;      - ula32bits:ula|ula1bit:ula[7].ula|mux8_1bit:muxULA|mux2_1bit:muxDois|out~3             ; 0                 ; 6       ;
;      - ula32bits:ula|ula1bit:ula[8].ula|mux8_1bit:muxULA|mux2_1bit:muxDois|out~3             ; 0                 ; 6       ;
;      - ula32bits:ula|ula1bit:ula[9].ula|mux8_1bit:muxULA|mux2_1bit:muxDois|out~3             ; 0                 ; 6       ;
;      - ula32bits:ula|ula1bit:ula[10].ula|mux8_1bit:muxULA|mux2_1bit:muxDois|out~3            ; 0                 ; 6       ;
;      - ula32bits:ula|ula1bit:ula[1].ula|mux8_1bit:muxULA|mux2_1bit:muxDois|out~7             ; 0                 ; 6       ;
;      - ula32bits:ula|ula1bit:ula[18].ula|mux8_1bit:muxULA|mux2_1bit:muxDois|out~3            ; 0                 ; 6       ;
;      - ula32bits:ula|ula1bit:ula[20].ula|mux8_1bit:muxULA|mux2_1bit:muxDois|out~3            ; 0                 ; 6       ;
;      - ula32bits:ula|ula1bit:ula[21].ula|mux8_1bit:muxULA|mux2_1bit:muxDois|out~3            ; 0                 ; 6       ;
;      - ula32bits:ula|ula1bit:ula[22].ula|mux8_1bit:muxULA|mux2_1bit:muxDois|out~3            ; 0                 ; 6       ;
;      - ula32bits:ula|ula1bit:ula[23].ula|mux8_1bit:muxULA|mux2_1bit:muxDois|out~3            ; 0                 ; 6       ;
;      - ula32bits:ula|ula1bit:ula[24].ula|mux8_1bit:muxULA|mux2_1bit:muxDois|out~3            ; 0                 ; 6       ;
;      - ula32bits:ula|ula1bit:ula[25].ula|mux8_1bit:muxULA|mux2_1bit:muxDois|out~3            ; 0                 ; 6       ;
;      - ula32bits:ula|ula1bit:ula[26].ula|mux8_1bit:muxULA|mux2_1bit:muxDois|out~3            ; 0                 ; 6       ;
;      - ula32bits:ula|ula1bit:ula[27].ula|mux8_1bit:muxULA|mux2_1bit:muxDois|out~3            ; 0                 ; 6       ;
;      - ula32bits:ula|ula1bit:ula[28].ula|mux8_1bit:muxULA|mux2_1bit:muxDois|out~3            ; 0                 ; 6       ;
;      - ula32bits:ula|ula1bit:ula[30].ula|mux8_1bit:muxULA|mux2_1bit:muxDois|out~3            ; 0                 ; 6       ;
;      - ula32bits:ula|ula1bit:ula[31].ula|mux8_1bit:muxULA|mux2_1bit:muxDois|out~3            ; 0                 ; 6       ;
;      - ula32bits:ula|ula1bit:ula[17].ula|mux8_1bit:muxULA|mux2_1bit:muxDois|out~3            ; 0                 ; 6       ;
;      - registradorEnReset:PC|out[17]~27                                                      ; 0                 ; 6       ;
;      - ula32bits:ula|ula1bit:ula[19].ula|mux8_1bit:muxULA|mux2_1bit:muxDois|out~3            ; 0                 ; 6       ;
;      - registradorEnReset:PC|out[19]~28                                                      ; 0                 ; 6       ;
;      - ula32bits:ula|ula1bit:ula[29].ula|mux8_1bit:muxULA|mux2_1bit:muxDois|out~3            ; 0                 ; 6       ;
;      - mux4:mux4_2|mux2:muxDois|out[29]~3                                                    ; 0                 ; 6       ;
;      - ula32bits:ula|ula1bit:ula0|somador1bit:somadorULA|meioSomador:u2|cout_0               ; 0                 ; 6       ;
;      - ula32bits:ula|ula1bit:ula0|somador1bit:somadorULA|meioSomador:u1|cout_0               ; 0                 ; 6       ;
;      - ula32bits:ula|ula1bit:ula[1].ula|addSub                                               ; 0                 ; 6       ;
;      - ula32bits:ula|ula1bit:ula0|mux8_1bit:muxULA|mux4_1bit:muxZero|mux2_1bit:muxDois|out~8 ; 0                 ; 6       ;
; ALUControl[2]                                                                                ;                   ;         ;
;      - ula32bits:ula|addSubSignal~0                                                          ; 0                 ; 6       ;
;      - ula32bits:ula|ula1bit:ula0|mux8_1bit:muxULA|mux4_1bit:muxZero|mux2_1bit:muxDois|out~2 ; 0                 ; 6       ;
;      - ula32bits:ula|ula1bit:ula0|mux8_1bit:muxULA|mux4_1bit:muxZero|mux2_1bit:muxDois|out~5 ; 0                 ; 6       ;
;      - ula32bits:ula|ula1bit:ula[1].ula|mux8_1bit:muxULA|mux2_1bit:muxDois|out~0             ; 0                 ; 6       ;
;      - ula32bits:ula|ula1bit:ula[1].ula|mux8_1bit:muxULA|mux2_1bit:muxDois|out~1             ; 0                 ; 6       ;
;      - ula32bits:ula|ula1bit:ula[1].ula|mux8_1bit:muxULA|mux2_1bit:muxDois|out~2             ; 0                 ; 6       ;
;      - ula32bits:ula|ula1bit:ula0|somador1bit:somadorULA|meioSomador:u2|cout_0               ; 0                 ; 6       ;
;      - ula32bits:ula|ula1bit:ula0|somador1bit:somadorULA|meioSomador:u1|cout_0               ; 0                 ; 6       ;
;      - ula32bits:ula|ula1bit:ula[1].ula|addSub                                               ; 0                 ; 6       ;
;      - ula32bits:ula|ula1bit:ula0|mux8_1bit:muxULA|mux4_1bit:muxZero|mux2_1bit:muxDois|out~8 ; 0                 ; 6       ;
; ALUSrcB[1]                                                                                   ;                   ;         ;
;      - mux4:mux4_1|mux2:muxDois|out[31]~0                                                    ; 1                 ; 6       ;
;      - mux4:mux4_1|mux2:muxDois|out[31]~1                                                    ; 1                 ; 6       ;
;      - mux4:mux4_1|mux2:muxDois|out[31]~2                                                    ; 1                 ; 6       ;
;      - mux4:mux4_1|mux2:muxDois|out[31]~3                                                    ; 1                 ; 6       ;
;      - mux4:mux4_1|mux2:muxDois|out[31]~4                                                    ; 1                 ; 6       ;
;      - mux4:mux4_1|mux2:muxDois|out[31]~5                                                    ; 1                 ; 6       ;
;      - mux4:mux4_1|mux2:muxDois|out[31]~6                                                    ; 1                 ; 6       ;
;      - mux4:mux4_1|mux2:muxDois|out[31]~7                                                    ; 1                 ; 6       ;
;      - mux4:mux4_1|mux2:muxDois|out[31]~8                                                    ; 1                 ; 6       ;
;      - mux4:mux4_1|mux2:muxDois|out[31]~9                                                    ; 1                 ; 6       ;
;      - mux4:mux4_1|mux2:muxDois|out[31]~10                                                   ; 1                 ; 6       ;
;      - mux4:mux4_1|mux2:muxDois|out[31]~11                                                   ; 1                 ; 6       ;
;      - mux4:mux4_1|mux2:muxDois|out[31]~12                                                   ; 1                 ; 6       ;
;      - mux4:mux4_1|mux2:muxDois|out[31]~13                                                   ; 1                 ; 6       ;
;      - mux4:mux4_1|mux2:muxDois|out[31]~14                                                   ; 1                 ; 6       ;
;      - mux4:mux4_1|mux2:muxDois|out[16]~15                                                   ; 1                 ; 6       ;
;      - mux4:mux4_1|mux2:muxDois|out[16]~16                                                   ; 1                 ; 6       ;
;      - mux4:mux4_1|mux2:muxDois|out[15]~17                                                   ; 1                 ; 6       ;
;      - mux4:mux4_1|mux2:muxDois|out[15]~18                                                   ; 1                 ; 6       ;
;      - mux4:mux4_1|mux2:muxDois|out[14]~19                                                   ; 1                 ; 6       ;
;      - mux4:mux4_1|mux2:muxDois|out[14]~20                                                   ; 1                 ; 6       ;
;      - mux4:mux4_1|mux2:muxDois|out[13]~21                                                   ; 1                 ; 6       ;
;      - mux4:mux4_1|mux2:muxDois|out[13]~22                                                   ; 1                 ; 6       ;
;      - mux4:mux4_1|mux2:muxDois|out[12]~23                                                   ; 1                 ; 6       ;
;      - mux4:mux4_1|mux2:muxDois|out[11]~25                                                   ; 1                 ; 6       ;
;      - mux4:mux4_1|mux2:muxDois|out[11]~26                                                   ; 1                 ; 6       ;
;      - mux4:mux4_1|mux2:muxDois|out[10]~27                                                   ; 1                 ; 6       ;
;      - mux4:mux4_1|mux2:muxDois|out[10]~28                                                   ; 1                 ; 6       ;
;      - mux4:mux4_1|mux2:muxDois|out[9]~29                                                    ; 1                 ; 6       ;
;      - mux4:mux4_1|mux2:muxDois|out[9]~30                                                    ; 1                 ; 6       ;
;      - mux4:mux4_1|mux2:muxDois|out[8]~31                                                    ; 1                 ; 6       ;
;      - mux4:mux4_1|mux2:muxDois|out[8]~32                                                    ; 1                 ; 6       ;
;      - mux4:mux4_1|mux2:muxDois|out[7]~33                                                    ; 1                 ; 6       ;
;      - mux4:mux4_1|mux2:muxDois|out[7]~34                                                    ; 1                 ; 6       ;
;      - mux4:mux4_1|mux2:muxDois|out[6]~35                                                    ; 1                 ; 6       ;
;      - mux4:mux4_1|mux2:muxDois|out[6]~36                                                    ; 1                 ; 6       ;
;      - mux4:mux4_1|mux2:muxDois|out[5]~37                                                    ; 1                 ; 6       ;
;      - mux4:mux4_1|mux2:muxDois|out[5]~38                                                    ; 1                 ; 6       ;
;      - mux4:mux4_1|mux2:muxDois|out[4]~39                                                    ; 1                 ; 6       ;
;      - mux4:mux4_1|mux2:muxDois|out[4]~40                                                    ; 1                 ; 6       ;
;      - mux4:mux4_1|mux2:muxDois|out[3]~41                                                    ; 1                 ; 6       ;
;      - mux4:mux4_1|mux2:muxDois|out[3]~42                                                    ; 1                 ; 6       ;
;      - mux4:mux4_1|mux2:muxDois|out[2]~43                                                    ; 1                 ; 6       ;
;      - mux4:mux4_1|mux2:muxDois|out[2]~44                                                    ; 1                 ; 6       ;
;      - mux4:mux4_1|mux2:muxDois|out[0]~45                                                    ; 1                 ; 6       ;
;      - mux4:mux4_1|mux2:muxDois|out[1]~46                                                    ; 1                 ; 6       ;
; ALUSrcB[0]                                                                                   ;                   ;         ;
;      - mux4:mux4_1|mux2:muxDois|out[31]~0                                                    ; 1                 ; 6       ;
;      - mux4:mux4_1|mux2:muxDois|out[31]~1                                                    ; 1                 ; 6       ;
;      - mux4:mux4_1|mux2:muxDois|out[31]~2                                                    ; 1                 ; 6       ;
;      - mux4:mux4_1|mux2:muxDois|out[31]~3                                                    ; 1                 ; 6       ;
;      - mux4:mux4_1|mux2:muxDois|out[31]~4                                                    ; 1                 ; 6       ;
;      - mux4:mux4_1|mux2:muxDois|out[31]~5                                                    ; 1                 ; 6       ;
;      - mux4:mux4_1|mux2:muxDois|out[31]~6                                                    ; 1                 ; 6       ;
;      - mux4:mux4_1|mux2:muxDois|out[31]~7                                                    ; 1                 ; 6       ;
;      - mux4:mux4_1|mux2:muxDois|out[31]~8                                                    ; 1                 ; 6       ;
;      - mux4:mux4_1|mux2:muxDois|out[31]~9                                                    ; 1                 ; 6       ;
;      - mux4:mux4_1|mux2:muxDois|out[31]~10                                                   ; 1                 ; 6       ;
;      - mux4:mux4_1|mux2:muxDois|out[31]~11                                                   ; 1                 ; 6       ;
;      - mux4:mux4_1|mux2:muxDois|out[31]~12                                                   ; 1                 ; 6       ;
;      - mux4:mux4_1|mux2:muxDois|out[31]~13                                                   ; 1                 ; 6       ;
;      - mux4:mux4_1|mux2:muxDois|out[31]~14                                                   ; 1                 ; 6       ;
;      - mux4:mux4_1|mux2:muxDois|out[16]~15                                                   ; 1                 ; 6       ;
;      - mux4:mux4_1|mux2:muxDois|out[16]~16                                                   ; 1                 ; 6       ;
;      - mux4:mux4_1|mux2:muxDois|out[15]~17                                                   ; 1                 ; 6       ;
;      - mux4:mux4_1|mux2:muxDois|out[15]~18                                                   ; 1                 ; 6       ;
;      - mux4:mux4_1|mux2:muxDois|out[14]~19                                                   ; 1                 ; 6       ;
;      - mux4:mux4_1|mux2:muxDois|out[14]~20                                                   ; 1                 ; 6       ;
;      - mux4:mux4_1|mux2:muxDois|out[13]~21                                                   ; 1                 ; 6       ;
;      - mux4:mux4_1|mux2:muxDois|out[12]~23                                                   ; 1                 ; 6       ;
;      - mux4:mux4_1|mux2:muxDois|out[12]~24                                                   ; 1                 ; 6       ;
;      - mux4:mux4_1|mux2:muxDois|out[11]~25                                                   ; 1                 ; 6       ;
;      - mux4:mux4_1|mux2:muxDois|out[11]~26                                                   ; 1                 ; 6       ;
;      - mux4:mux4_1|mux2:muxDois|out[10]~27                                                   ; 1                 ; 6       ;
;      - mux4:mux4_1|mux2:muxDois|out[10]~28                                                   ; 1                 ; 6       ;
;      - mux4:mux4_1|mux2:muxDois|out[9]~29                                                    ; 1                 ; 6       ;
;      - mux4:mux4_1|mux2:muxDois|out[8]~31                                                    ; 1                 ; 6       ;
;      - mux4:mux4_1|mux2:muxDois|out[8]~32                                                    ; 1                 ; 6       ;
;      - mux4:mux4_1|mux2:muxDois|out[7]~33                                                    ; 1                 ; 6       ;
;      - mux4:mux4_1|mux2:muxDois|out[7]~34                                                    ; 1                 ; 6       ;
;      - mux4:mux4_1|mux2:muxDois|out[6]~35                                                    ; 1                 ; 6       ;
;      - mux4:mux4_1|mux2:muxDois|out[6]~36                                                    ; 1                 ; 6       ;
;      - mux4:mux4_1|mux2:muxDois|out[5]~37                                                    ; 1                 ; 6       ;
;      - mux4:mux4_1|mux2:muxDois|out[5]~38                                                    ; 1                 ; 6       ;
;      - mux4:mux4_1|mux2:muxDois|out[4]~39                                                    ; 1                 ; 6       ;
;      - mux4:mux4_1|mux2:muxDois|out[4]~40                                                    ; 1                 ; 6       ;
;      - mux4:mux4_1|mux2:muxDois|out[3]~41                                                    ; 1                 ; 6       ;
;      - mux4:mux4_1|mux2:muxDois|out[3]~42                                                    ; 1                 ; 6       ;
;      - mux4:mux4_1|mux2:muxDois|out[2]~43                                                    ; 1                 ; 6       ;
;      - mux4:mux4_1|mux2:muxDois|out[2]~44                                                    ; 1                 ; 6       ;
;      - mux4:mux4_1|mux2:muxDois|out[0]~45                                                    ; 1                 ; 6       ;
;      - mux4:mux4_1|mux2:muxDois|out[1]~46                                                    ; 1                 ; 6       ;
; ALUSrcA                                                                                      ;                   ;         ;
;      - mux2:mux2_3|out[31]~0                                                                 ; 0                 ; 6       ;
;      - mux2:mux2_3|out[30]~1                                                                 ; 0                 ; 6       ;
;      - mux2:mux2_3|out[29]~2                                                                 ; 0                 ; 6       ;
;      - mux2:mux2_3|out[28]~3                                                                 ; 0                 ; 6       ;
;      - mux2:mux2_3|out[27]~4                                                                 ; 0                 ; 6       ;
;      - mux2:mux2_3|out[26]~5                                                                 ; 0                 ; 6       ;
;      - mux2:mux2_3|out[25]~6                                                                 ; 0                 ; 6       ;
;      - mux2:mux2_3|out[24]~7                                                                 ; 0                 ; 6       ;
;      - mux2:mux2_3|out[23]~8                                                                 ; 0                 ; 6       ;
;      - mux2:mux2_3|out[22]~9                                                                 ; 0                 ; 6       ;
;      - mux2:mux2_3|out[21]~10                                                                ; 0                 ; 6       ;
;      - mux2:mux2_3|out[20]~11                                                                ; 0                 ; 6       ;
;      - mux2:mux2_3|out[19]~12                                                                ; 0                 ; 6       ;
;      - mux2:mux2_3|out[18]~13                                                                ; 0                 ; 6       ;
;      - mux2:mux2_3|out[17]~14                                                                ; 0                 ; 6       ;
;      - mux2:mux2_3|out[16]~15                                                                ; 0                 ; 6       ;
;      - mux2:mux2_3|out[15]~16                                                                ; 0                 ; 6       ;
;      - mux2:mux2_3|out[14]~17                                                                ; 0                 ; 6       ;
;      - mux2:mux2_3|out[13]~18                                                                ; 0                 ; 6       ;
;      - mux2:mux2_3|out[12]~19                                                                ; 0                 ; 6       ;
;      - mux2:mux2_3|out[11]~20                                                                ; 0                 ; 6       ;
;      - mux2:mux2_3|out[10]~21                                                                ; 0                 ; 6       ;
;      - mux2:mux2_3|out[9]~22                                                                 ; 0                 ; 6       ;
;      - mux2:mux2_3|out[8]~23                                                                 ; 0                 ; 6       ;
;      - mux2:mux2_3|out[7]~24                                                                 ; 0                 ; 6       ;
;      - mux2:mux2_3|out[6]~25                                                                 ; 0                 ; 6       ;
;      - mux2:mux2_3|out[5]~26                                                                 ; 0                 ; 6       ;
;      - mux2:mux2_3|out[4]~27                                                                 ; 0                 ; 6       ;
;      - mux2:mux2_3|out[3]~28                                                                 ; 0                 ; 6       ;
;      - mux2:mux2_3|out[2]~29                                                                 ; 0                 ; 6       ;
;      - mux2:mux2_3|out[0]~30                                                                 ; 0                 ; 6       ;
;      - mux2:mux2_3|out[1]~31                                                                 ; 0                 ; 6       ;
; ck                                                                                           ;                   ;         ;
; reset_                                                                                       ;                   ;         ;
; ALUControl[0]                                                                                ;                   ;         ;
;      - ula32bits:ula|ula1bit:ula0|mux8_1bit:muxULA|mux4_1bit:muxZero|mux2_1bit:muxDois|out~2 ; 0                 ; 6       ;
;      - ula32bits:ula|ula1bit:ula0|mux8_1bit:muxULA|mux4_1bit:muxZero|mux2_1bit:muxDois|out~3 ; 0                 ; 6       ;
;      - ula32bits:ula|ula1bit:ula0|mux8_1bit:muxULA|mux4_1bit:muxZero|mux2_1bit:muxDois|out~4 ; 0                 ; 6       ;
;      - ula32bits:ula|ula1bit:ula0|mux8_1bit:muxULA|mux4_1bit:muxZero|mux2_1bit:muxDois|out~6 ; 0                 ; 6       ;
;      - ula32bits:ula|ula1bit:ula0|mux8_1bit:muxULA|mux4_1bit:muxZero|mux2_1bit:muxDois|out~7 ; 0                 ; 6       ;
;      - ula32bits:ula|ula1bit:ula[1].ula|mux8_1bit:muxULA|mux2_1bit:muxDois|out~0             ; 0                 ; 6       ;
;      - ula32bits:ula|ula1bit:ula[1].ula|mux8_1bit:muxULA|mux2_1bit:muxDois|out~2             ; 0                 ; 6       ;
;      - ula32bits:ula|ula1bit:ula[15].ula|mux8_1bit:muxULA|mux2_1bit:muxDois|out~3            ; 0                 ; 6       ;
;      - ula32bits:ula|ula1bit:ula[16].ula|mux8_1bit:muxULA|mux2_1bit:muxDois|out~3            ; 0                 ; 6       ;
;      - ula32bits:ula|ula1bit:ula[14].ula|mux8_1bit:muxULA|mux2_1bit:muxDois|out~3            ; 0                 ; 6       ;
;      - ula32bits:ula|ula1bit:ula[11].ula|mux8_1bit:muxULA|mux2_1bit:muxDois|out~3            ; 0                 ; 6       ;
;      - ula32bits:ula|ula1bit:ula[12].ula|mux8_1bit:muxULA|mux2_1bit:muxDois|out~3            ; 0                 ; 6       ;
;      - ula32bits:ula|ula1bit:ula[13].ula|mux8_1bit:muxULA|mux2_1bit:muxDois|out~3            ; 0                 ; 6       ;
;      - ula32bits:ula|ula1bit:ula[3].ula|mux8_1bit:muxULA|mux2_1bit:muxDois|out~3             ; 0                 ; 6       ;
;      - ula32bits:ula|ula1bit:ula[4].ula|mux8_1bit:muxULA|mux2_1bit:muxDois|out~3             ; 0                 ; 6       ;
;      - ula32bits:ula|ula1bit:ula[5].ula|mux8_1bit:muxULA|mux2_1bit:muxDois|out~3             ; 0                 ; 6       ;
;      - ula32bits:ula|ula1bit:ula[6].ula|mux8_1bit:muxULA|mux2_1bit:muxDois|out~3             ; 0                 ; 6       ;
;      - ula32bits:ula|ula1bit:ula[1].ula|mux8_1bit:muxULA|mux2_1bit:muxDois|out~6             ; 0                 ; 6       ;
;      - ula32bits:ula|ula1bit:ula[2].ula|mux8_1bit:muxULA|mux2_1bit:muxDois|out~3             ; 0                 ; 6       ;
;      - ula32bits:ula|ula1bit:ula[7].ula|mux8_1bit:muxULA|mux2_1bit:muxDois|out~3             ; 0                 ; 6       ;
;      - ula32bits:ula|ula1bit:ula[8].ula|mux8_1bit:muxULA|mux2_1bit:muxDois|out~3             ; 0                 ; 6       ;
;      - ula32bits:ula|ula1bit:ula[9].ula|mux8_1bit:muxULA|mux2_1bit:muxDois|out~3             ; 0                 ; 6       ;
;      - ula32bits:ula|ula1bit:ula[10].ula|mux8_1bit:muxULA|mux2_1bit:muxDois|out~3            ; 0                 ; 6       ;
;      - ula32bits:ula|ula1bit:ula[1].ula|mux8_1bit:muxULA|mux2_1bit:muxDois|out~7             ; 0                 ; 6       ;
;      - ula32bits:ula|ula1bit:ula[18].ula|mux8_1bit:muxULA|mux2_1bit:muxDois|out~3            ; 0                 ; 6       ;
;      - ula32bits:ula|ula1bit:ula[20].ula|mux8_1bit:muxULA|mux2_1bit:muxDois|out~3            ; 0                 ; 6       ;
;      - ula32bits:ula|ula1bit:ula[21].ula|mux8_1bit:muxULA|mux2_1bit:muxDois|out~3            ; 0                 ; 6       ;
;      - ula32bits:ula|ula1bit:ula[22].ula|mux8_1bit:muxULA|mux2_1bit:muxDois|out~3            ; 0                 ; 6       ;
;      - ula32bits:ula|ula1bit:ula[23].ula|mux8_1bit:muxULA|mux2_1bit:muxDois|out~3            ; 0                 ; 6       ;
;      - ula32bits:ula|ula1bit:ula[24].ula|mux8_1bit:muxULA|mux2_1bit:muxDois|out~3            ; 0                 ; 6       ;
;      - ula32bits:ula|ula1bit:ula[25].ula|mux8_1bit:muxULA|mux2_1bit:muxDois|out~3            ; 0                 ; 6       ;
;      - ula32bits:ula|ula1bit:ula[26].ula|mux8_1bit:muxULA|mux2_1bit:muxDois|out~3            ; 0                 ; 6       ;
;      - ula32bits:ula|ula1bit:ula[27].ula|mux8_1bit:muxULA|mux2_1bit:muxDois|out~3            ; 0                 ; 6       ;
;      - ula32bits:ula|ula1bit:ula[28].ula|mux8_1bit:muxULA|mux2_1bit:muxDois|out~3            ; 0                 ; 6       ;
;      - ula32bits:ula|ula1bit:ula[30].ula|mux8_1bit:muxULA|mux2_1bit:muxDois|out~3            ; 0                 ; 6       ;
;      - ula32bits:ula|ula1bit:ula[31].ula|mux8_1bit:muxULA|mux2_1bit:muxDois|out~3            ; 0                 ; 6       ;
;      - ula32bits:ula|ula1bit:ula[17].ula|mux8_1bit:muxULA|mux2_1bit:muxDois|out~3            ; 0                 ; 6       ;
;      - registradorEnReset:PC|out[17]~27                                                      ; 0                 ; 6       ;
;      - ula32bits:ula|ula1bit:ula[19].ula|mux8_1bit:muxULA|mux2_1bit:muxDois|out~3            ; 0                 ; 6       ;
;      - registradorEnReset:PC|out[19]~28                                                      ; 0                 ; 6       ;
;      - ula32bits:ula|ula1bit:ula[29].ula|mux8_1bit:muxULA|mux2_1bit:muxDois|out~3            ; 0                 ; 6       ;
;      - mux4:mux4_2|mux2:muxDois|out[29]~3                                                    ; 0                 ; 6       ;
; PCSrc[0]                                                                                     ;                   ;         ;
;      - registradorEnReset:PC|out[2]~0                                                        ; 1                 ; 6       ;
;      - registradorEnReset:PC|out[3]~1                                                        ; 1                 ; 6       ;
;      - registradorEnReset:PC|out[4]~2                                                        ; 1                 ; 6       ;
;      - registradorEnReset:PC|out[5]~3                                                        ; 1                 ; 6       ;
;      - registradorEnReset:PC|out[6]~4                                                        ; 1                 ; 6       ;
;      - registradorEnReset:PC|out[7]~5                                                        ; 1                 ; 6       ;
;      - registradorEnReset:PC|out[8]~6                                                        ; 1                 ; 6       ;
;      - registradorEnReset:PC|out[9]~7                                                        ; 1                 ; 6       ;
;      - registradorEnReset:PC|out[10]~8                                                       ; 1                 ; 6       ;
;      - registradorEnReset:PC|out[11]~9                                                       ; 1                 ; 6       ;
;      - registradorEnReset:PC|out[12]~10                                                      ; 1                 ; 6       ;
;      - registradorEnReset:PC|out[13]~11                                                      ; 1                 ; 6       ;
;      - registradorEnReset:PC|out[14]~12                                                      ; 1                 ; 6       ;
;      - registradorEnReset:PC|out[15]~13                                                      ; 1                 ; 6       ;
;      - registradorEnReset:PC|out[16]~14                                                      ; 1                 ; 6       ;
;      - registradorEnReset:PC|out[18]~16                                                      ; 1                 ; 6       ;
;      - registradorEnReset:PC|out[20]~18                                                      ; 1                 ; 6       ;
;      - registradorEnReset:PC|out[21]~19                                                      ; 1                 ; 6       ;
;      - registradorEnReset:PC|out[22]~20                                                      ; 1                 ; 6       ;
;      - registradorEnReset:PC|out[23]~21                                                      ; 1                 ; 6       ;
;      - registradorEnReset:PC|out[24]~22                                                      ; 1                 ; 6       ;
;      - registradorEnReset:PC|out[25]~23                                                      ; 1                 ; 6       ;
;      - registradorEnReset:PC|out[26]~24                                                      ; 1                 ; 6       ;
;      - registradorEnReset:PC|out[27]~25                                                      ; 1                 ; 6       ;
;      - registradorEnReset:PC|out[17]~15                                                      ; 1                 ; 6       ;
;      - registradorEnReset:PC|out[19]~17                                                      ; 1                 ; 6       ;
;      - mux4:mux4_2|mux2:muxDois|out[0]~0                                                     ; 1                 ; 6       ;
;      - mux4:mux4_2|mux2:muxDois|out[1]~1                                                     ; 1                 ; 6       ;
;      - registradorEnReset:PC|out[11]~26                                                      ; 1                 ; 6       ;
;      - registradorEnReset:PC|out[17]~27                                                      ; 1                 ; 6       ;
;      - registradorEnReset:PC|out[19]~28                                                      ; 1                 ; 6       ;
;      - mux4:mux4_2|mux2:muxDois|out[28]~2                                                    ; 1                 ; 6       ;
;      - registradorEnReset:PC|out[28]~29                                                      ; 1                 ; 6       ;
;      - mux4:mux4_2|mux2:muxDois|out[29]~3                                                    ; 1                 ; 6       ;
;      - mux4:mux4_2|mux2:muxDois|out[29]~4                                                    ; 1                 ; 6       ;
;      - mux4:mux4_2|mux2:muxDois|out[30]~5                                                    ; 1                 ; 6       ;
;      - mux4:mux4_2|mux2:muxDois|out[31]~6                                                    ; 1                 ; 6       ;
; PCSrc[1]                                                                                     ;                   ;         ;
;      - registradorEnReset:PC|out[0]                                                          ; 0                 ; 6       ;
;      - registradorEnReset:PC|out[1]                                                          ; 0                 ; 6       ;
;      - registradorEnReset:PC|out[28]                                                         ; 0                 ; 6       ;
;      - registradorEnReset:PC|out[29]                                                         ; 0                 ; 6       ;
;      - registradorEnReset:PC|out[30]                                                         ; 0                 ; 6       ;
;      - registradorEnReset:PC|out[31]                                                         ; 0                 ; 6       ;
;      - registradorEnReset:PC|out[2]                                                          ; 0                 ; 6       ;
;      - registradorEnReset:PC|out[3]                                                          ; 0                 ; 6       ;
;      - registradorEnReset:PC|out[4]                                                          ; 0                 ; 6       ;
;      - registradorEnReset:PC|out[5]                                                          ; 0                 ; 6       ;
;      - registradorEnReset:PC|out[6]                                                          ; 0                 ; 6       ;
;      - registradorEnReset:PC|out[7]                                                          ; 0                 ; 6       ;
;      - registradorEnReset:PC|out[8]                                                          ; 0                 ; 6       ;
;      - registradorEnReset:PC|out[9]                                                          ; 0                 ; 6       ;
;      - registradorEnReset:PC|out[10]                                                         ; 0                 ; 6       ;
;      - registradorEnReset:PC|out[11]                                                         ; 0                 ; 6       ;
;      - registradorEnReset:PC|out[12]                                                         ; 0                 ; 6       ;
;      - registradorEnReset:PC|out[13]                                                         ; 0                 ; 6       ;
;      - registradorEnReset:PC|out[14]                                                         ; 0                 ; 6       ;
;      - registradorEnReset:PC|out[15]                                                         ; 0                 ; 6       ;
;      - registradorEnReset:PC|out[16]                                                         ; 0                 ; 6       ;
;      - registradorEnReset:PC|out[17]                                                         ; 0                 ; 6       ;
;      - registradorEnReset:PC|out[18]                                                         ; 0                 ; 6       ;
;      - registradorEnReset:PC|out[19]                                                         ; 0                 ; 6       ;
;      - registradorEnReset:PC|out[20]                                                         ; 0                 ; 6       ;
;      - registradorEnReset:PC|out[21]                                                         ; 0                 ; 6       ;
;      - registradorEnReset:PC|out[22]                                                         ; 0                 ; 6       ;
;      - registradorEnReset:PC|out[23]                                                         ; 0                 ; 6       ;
;      - registradorEnReset:PC|out[24]                                                         ; 0                 ; 6       ;
;      - registradorEnReset:PC|out[25]                                                         ; 0                 ; 6       ;
;      - registradorEnReset:PC|out[26]                                                         ; 0                 ; 6       ;
;      - registradorEnReset:PC|out[27]                                                         ; 0                 ; 6       ;
;      - registradorEnReset:PC|out[11]~26                                                      ; 0                 ; 6       ;
;      - registradorEnReset:PC|out[28]~29                                                      ; 0                 ; 6       ;
; PCWrite                                                                                      ;                   ;         ;
;      - orPC                                                                                  ; 1                 ; 6       ;
;      - registradorEnReset:PC|out[28]~29                                                      ; 1                 ; 6       ;
;      - registradorEnReset:PC|out[28]~30                                                      ; 1                 ; 6       ;
; Branch                                                                                       ;                   ;         ;
;      - andPC~6                                                                               ; 0                 ; 6       ;
; RD[15]                                                                                       ;                   ;         ;
;      - registradorEnReset:RegInstr|out[15]                                                   ; 0                 ; 6       ;
;      - registradorReset:RegData|out[15]                                                      ; 0                 ; 6       ;
; IRWrite                                                                                      ;                   ;         ;
;      - registradorEnReset:RegInstr|out[0]                                                    ; 0                 ; 6       ;
;      - registradorEnReset:RegInstr|out[25]                                                   ; 0                 ; 6       ;
;      - registradorEnReset:RegInstr|out[24]                                                   ; 0                 ; 6       ;
;      - registradorEnReset:RegInstr|out[23]                                                   ; 0                 ; 6       ;
;      - registradorEnReset:RegInstr|out[22]                                                   ; 0                 ; 6       ;
;      - registradorEnReset:RegInstr|out[21]                                                   ; 0                 ; 6       ;
;      - registradorEnReset:RegInstr|out[20]                                                   ; 0                 ; 6       ;
;      - registradorEnReset:RegInstr|out[19]                                                   ; 0                 ; 6       ;
;      - registradorEnReset:RegInstr|out[18]                                                   ; 0                 ; 6       ;
;      - registradorEnReset:RegInstr|out[17]                                                   ; 0                 ; 6       ;
;      - registradorEnReset:RegInstr|out[16]                                                   ; 0                 ; 6       ;
;      - registradorEnReset:RegInstr|out[15]                                                   ; 0                 ; 6       ;
;      - registradorEnReset:RegInstr|out[14]                                                   ; 0                 ; 6       ;
;      - registradorEnReset:RegInstr|out[13]                                                   ; 0                 ; 6       ;
;      - registradorEnReset:RegInstr|out[12]                                                   ; 0                 ; 6       ;
;      - registradorEnReset:RegInstr|out[11]                                                   ; 0                 ; 6       ;
;      - registradorEnReset:RegInstr|out[10]                                                   ; 0                 ; 6       ;
;      - registradorEnReset:RegInstr|out[9]                                                    ; 0                 ; 6       ;
;      - registradorEnReset:RegInstr|out[8]                                                    ; 0                 ; 6       ;
;      - registradorEnReset:RegInstr|out[7]                                                    ; 0                 ; 6       ;
;      - registradorEnReset:RegInstr|out[6]                                                    ; 0                 ; 6       ;
;      - registradorEnReset:RegInstr|out[5]                                                    ; 0                 ; 6       ;
;      - registradorEnReset:RegInstr|out[4]                                                    ; 0                 ; 6       ;
;      - registradorEnReset:RegInstr|out[3]                                                    ; 0                 ; 6       ;
;      - registradorEnReset:RegInstr|out[2]                                                    ; 0                 ; 6       ;
;      - registradorEnReset:RegInstr|out[1]                                                    ; 0                 ; 6       ;
; RD[14]                                                                                       ;                   ;         ;
;      - registradorEnReset:RegInstr|out[14]                                                   ; 1                 ; 6       ;
;      - registradorReset:RegData|out[14]                                                      ; 1                 ; 6       ;
; RD[13]                                                                                       ;                   ;         ;
;      - registradorEnReset:RegInstr|out[13]                                                   ; 0                 ; 6       ;
;      - registradorReset:RegData|out[13]                                                      ; 0                 ; 6       ;
; RD[12]                                                                                       ;                   ;         ;
;      - registradorEnReset:RegInstr|out[12]                                                   ; 0                 ; 6       ;
;      - registradorReset:RegData|out[12]                                                      ; 0                 ; 6       ;
; RD[11]                                                                                       ;                   ;         ;
;      - registradorReset:RegData|out[11]                                                      ; 1                 ; 6       ;
;      - registradorEnReset:RegInstr|out[11]~feeder                                            ; 1                 ; 6       ;
; RD[10]                                                                                       ;                   ;         ;
;      - registradorEnReset:RegInstr|out[10]                                                   ; 0                 ; 6       ;
;      - registradorReset:RegData|out[10]                                                      ; 0                 ; 6       ;
; RD[9]                                                                                        ;                   ;         ;
;      - registradorEnReset:RegInstr|out[9]                                                    ; 1                 ; 6       ;
;      - registradorReset:RegData|out[9]                                                       ; 1                 ; 6       ;
; RD[8]                                                                                        ;                   ;         ;
;      - registradorEnReset:RegInstr|out[8]                                                    ; 1                 ; 6       ;
;      - registradorReset:RegData|out[8]                                                       ; 1                 ; 6       ;
; RD[7]                                                                                        ;                   ;         ;
;      - registradorReset:RegData|out[7]                                                       ; 1                 ; 6       ;
;      - registradorEnReset:RegInstr|out[7]~feeder                                             ; 1                 ; 6       ;
; RD[6]                                                                                        ;                   ;         ;
;      - registradorEnReset:RegInstr|out[6]                                                    ; 1                 ; 6       ;
;      - registradorReset:RegData|out[6]                                                       ; 1                 ; 6       ;
; RD[5]                                                                                        ;                   ;         ;
;      - registradorReset:RegData|out[5]                                                       ; 1                 ; 6       ;
;      - registradorEnReset:RegInstr|out[5]~feeder                                             ; 1                 ; 6       ;
; RD[4]                                                                                        ;                   ;         ;
;      - registradorEnReset:RegInstr|out[4]                                                    ; 0                 ; 6       ;
;      - registradorReset:RegData|out[4]                                                       ; 0                 ; 6       ;
; RD[3]                                                                                        ;                   ;         ;
;      - registradorReset:RegData|out[3]                                                       ; 0                 ; 6       ;
;      - registradorEnReset:RegInstr|out[3]~feeder                                             ; 0                 ; 6       ;
; RD[2]                                                                                        ;                   ;         ;
;      - registradorEnReset:RegInstr|out[2]                                                    ; 1                 ; 6       ;
;      - registradorReset:RegData|out[2]                                                       ; 1                 ; 6       ;
; RD[1]                                                                                        ;                   ;         ;
;      - registradorEnReset:RegInstr|out[1]                                                    ; 0                 ; 6       ;
;      - registradorReset:RegData|out[1]                                                       ; 0                 ; 6       ;
; RD[0]                                                                                        ;                   ;         ;
;      - registradorEnReset:RegInstr|out[0]                                                    ; 1                 ; 6       ;
;      - registradorReset:RegData|out[0]~feeder                                                ; 1                 ; 6       ;
; MemtoReg                                                                                     ;                   ;         ;
;      - mux2:mux2_2|out[0]~0                                                                  ; 1                 ; 6       ;
;      - mux2:mux2_2|out[1]~1                                                                  ; 1                 ; 6       ;
;      - mux2:mux2_2|out[2]~2                                                                  ; 1                 ; 6       ;
;      - mux2:mux2_2|out[3]~3                                                                  ; 1                 ; 6       ;
;      - mux2:mux2_2|out[4]~4                                                                  ; 1                 ; 6       ;
;      - mux2:mux2_2|out[5]~5                                                                  ; 1                 ; 6       ;
;      - mux2:mux2_2|out[6]~6                                                                  ; 1                 ; 6       ;
;      - mux2:mux2_2|out[7]~7                                                                  ; 1                 ; 6       ;
;      - mux2:mux2_2|out[8]~8                                                                  ; 1                 ; 6       ;
;      - mux2:mux2_2|out[9]~9                                                                  ; 1                 ; 6       ;
;      - mux2:mux2_2|out[10]~10                                                                ; 1                 ; 6       ;
;      - mux2:mux2_2|out[11]~11                                                                ; 1                 ; 6       ;
;      - mux2:mux2_2|out[12]~12                                                                ; 1                 ; 6       ;
;      - mux2:mux2_2|out[13]~13                                                                ; 1                 ; 6       ;
;      - mux2:mux2_2|out[14]~14                                                                ; 1                 ; 6       ;
;      - mux2:mux2_2|out[15]~15                                                                ; 1                 ; 6       ;
;      - mux2:mux2_2|out[16]~16                                                                ; 1                 ; 6       ;
;      - mux2:mux2_2|out[17]~17                                                                ; 1                 ; 6       ;
;      - mux2:mux2_2|out[18]~18                                                                ; 1                 ; 6       ;
;      - mux2:mux2_2|out[19]~19                                                                ; 1                 ; 6       ;
;      - mux2:mux2_2|out[20]~20                                                                ; 1                 ; 6       ;
;      - mux2:mux2_2|out[21]~21                                                                ; 1                 ; 6       ;
;      - mux2:mux2_2|out[22]~22                                                                ; 1                 ; 6       ;
;      - mux2:mux2_2|out[23]~23                                                                ; 1                 ; 6       ;
;      - mux2:mux2_2|out[24]~24                                                                ; 1                 ; 6       ;
;      - mux2:mux2_2|out[25]~25                                                                ; 1                 ; 6       ;
;      - mux2:mux2_2|out[26]~26                                                                ; 1                 ; 6       ;
;      - mux2:mux2_2|out[27]~27                                                                ; 1                 ; 6       ;
;      - mux2:mux2_2|out[28]~28                                                                ; 1                 ; 6       ;
;      - mux2:mux2_2|out[29]~29                                                                ; 1                 ; 6       ;
;      - mux2:mux2_2|out[30]~30                                                                ; 1                 ; 6       ;
;      - mux2:mux2_2|out[31]~31                                                                ; 1                 ; 6       ;
; RegWrite                                                                                     ;                   ;         ;
;      - bancoRegistradores:bancoRegistradores|decoder:decoder|and00~0                         ; 0                 ; 6       ;
;      - bancoRegistradores:bancoRegistradores|decoder:decoder|and00~3                         ; 0                 ; 6       ;
;      - bancoRegistradores:bancoRegistradores|decoder:decoder|and00~8                         ; 0                 ; 6       ;
;      - bancoRegistradores:bancoRegistradores|decoder:decoder|and00~10                        ; 0                 ; 6       ;
;      - bancoRegistradores:bancoRegistradores|decoder:decoder|and00~14                        ; 0                 ; 6       ;
;      - bancoRegistradores:bancoRegistradores|decoder:decoder|and00~16                        ; 0                 ; 6       ;
;      - bancoRegistradores:bancoRegistradores|decoder:decoder|and00~20                        ; 0                 ; 6       ;
;      - bancoRegistradores:bancoRegistradores|decoder:decoder|and00~22                        ; 0                 ; 6       ;
; RegDest                                                                                      ;                   ;         ;
;      - mux2_5bits:mux2_5bits|out[0]~0                                                        ; 1                 ; 6       ;
;      - mux2_5bits:mux2_5bits|out[1]~1                                                        ; 1                 ; 6       ;
;      - mux2_5bits:mux2_5bits|out[2]~2                                                        ; 1                 ; 6       ;
;      - mux2_5bits:mux2_5bits|out[4]~3                                                        ; 1                 ; 6       ;
;      - bancoRegistradores:bancoRegistradores|decoder:decoder|and00~1                         ; 1                 ; 6       ;
;      - bancoRegistradores:bancoRegistradores|decoder:decoder|and00~4                         ; 1                 ; 6       ;
;      - bancoRegistradores:bancoRegistradores|decoder:decoder|and00~26                        ; 1                 ; 6       ;
;      - bancoRegistradores:bancoRegistradores|decoder:decoder|and00~31                        ; 1                 ; 6       ;
; RD[18]                                                                                       ;                   ;         ;
;      - registradorReset:RegData|out[18]                                                      ; 0                 ; 6       ;
;      - registradorEnReset:RegInstr|out[18]~feeder                                            ; 0                 ; 6       ;
; RD[19]                                                                                       ;                   ;         ;
;      - registradorReset:RegData|out[19]                                                      ; 1                 ; 6       ;
;      - registradorEnReset:RegInstr|out[19]~feeder                                            ; 1                 ; 6       ;
; RD[17]                                                                                       ;                   ;         ;
;      - registradorReset:RegData|out[17]                                                      ; 0                 ; 6       ;
;      - registradorEnReset:RegInstr|out[17]~feeder                                            ; 0                 ; 6       ;
; RD[16]                                                                                       ;                   ;         ;
;      - registradorReset:RegData|out[16]                                                      ; 0                 ; 6       ;
;      - registradorEnReset:RegInstr|out[16]~feeder                                            ; 0                 ; 6       ;
; RD[20]                                                                                       ;                   ;         ;
;      - registradorEnReset:RegInstr|out[20]                                                   ; 0                 ; 6       ;
;      - registradorReset:RegData|out[20]                                                      ; 0                 ; 6       ;
; RD[21]                                                                                       ;                   ;         ;
;      - registradorReset:RegData|out[21]                                                      ; 0                 ; 6       ;
;      - registradorEnReset:RegInstr|out[21]                                                   ; 0                 ; 6       ;
; RD[22]                                                                                       ;                   ;         ;
;      - registradorReset:RegData|out[22]                                                      ; 0                 ; 6       ;
;      - registradorEnReset:RegInstr|out[22]~feeder                                            ; 0                 ; 6       ;
; RD[23]                                                                                       ;                   ;         ;
;      - registradorReset:RegData|out[23]                                                      ; 0                 ; 6       ;
;      - registradorEnReset:RegInstr|out[23]                                                   ; 0                 ; 6       ;
; RD[24]                                                                                       ;                   ;         ;
;      - registradorReset:RegData|out[24]                                                      ; 0                 ; 6       ;
;      - registradorEnReset:RegInstr|out[24]                                                   ; 0                 ; 6       ;
; RD[25]                                                                                       ;                   ;         ;
;      - registradorReset:RegData|out[25]                                                      ; 0                 ; 6       ;
;      - registradorEnReset:RegInstr|out[25]                                                   ; 0                 ; 6       ;
; RD[26]                                                                                       ;                   ;         ;
;      - registradorReset:RegData|out[26]                                                      ; 0                 ; 6       ;
; RD[27]                                                                                       ;                   ;         ;
;      - registradorReset:RegData|out[27]                                                      ; 0                 ; 6       ;
; RD[28]                                                                                       ;                   ;         ;
;      - registradorReset:RegData|out[28]                                                      ; 0                 ; 6       ;
; RD[29]                                                                                       ;                   ;         ;
;      - registradorReset:RegData|out[29]                                                      ; 0                 ; 6       ;
; RD[30]                                                                                       ;                   ;         ;
;      - registradorReset:RegData|out[30]                                                      ; 0                 ; 6       ;
; RD[31]                                                                                       ;                   ;         ;
;      - registradorReset:RegData|out[31]                                                      ; 1                 ; 6       ;
+----------------------------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                        ;
+----------------------------------------------------------------+--------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                           ; Location           ; Fan-Out ; Usage                   ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------+--------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; IRWrite                                                        ; PIN_K11            ; 26      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; PCSrc[1]                                                       ; PIN_D6             ; 34      ; Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; bancoRegistradores:bancoRegistradores|decoder:decoder|and00~11 ; LCCOMB_X19_Y12_N4  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; bancoRegistradores:bancoRegistradores|decoder:decoder|and00~12 ; LCCOMB_X18_Y12_N28 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; bancoRegistradores:bancoRegistradores|decoder:decoder|and00~13 ; LCCOMB_X19_Y12_N22 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; bancoRegistradores:bancoRegistradores|decoder:decoder|and00~15 ; LCCOMB_X21_Y9_N16  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; bancoRegistradores:bancoRegistradores|decoder:decoder|and00~17 ; LCCOMB_X21_Y9_N14  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; bancoRegistradores:bancoRegistradores|decoder:decoder|and00~18 ; LCCOMB_X21_Y9_N8   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; bancoRegistradores:bancoRegistradores|decoder:decoder|and00~19 ; LCCOMB_X21_Y9_N22  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; bancoRegistradores:bancoRegistradores|decoder:decoder|and00~2  ; LCCOMB_X19_Y12_N18 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; bancoRegistradores:bancoRegistradores|decoder:decoder|and00~21 ; LCCOMB_X21_Y9_N24  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; bancoRegistradores:bancoRegistradores|decoder:decoder|and00~23 ; LCCOMB_X21_Y9_N6   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; bancoRegistradores:bancoRegistradores|decoder:decoder|and00~24 ; LCCOMB_X21_Y9_N0   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; bancoRegistradores:bancoRegistradores|decoder:decoder|and00~25 ; LCCOMB_X21_Y9_N10  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; bancoRegistradores:bancoRegistradores|decoder:decoder|and00~27 ; LCCOMB_X19_Y10_N18 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; bancoRegistradores:bancoRegistradores|decoder:decoder|and00~28 ; LCCOMB_X19_Y12_N8  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; bancoRegistradores:bancoRegistradores|decoder:decoder|and00~29 ; LCCOMB_X21_Y9_N12  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; bancoRegistradores:bancoRegistradores|decoder:decoder|and00~30 ; LCCOMB_X21_Y9_N18  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; bancoRegistradores:bancoRegistradores|decoder:decoder|and00~32 ; LCCOMB_X19_Y12_N14 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; bancoRegistradores:bancoRegistradores|decoder:decoder|and00~33 ; LCCOMB_X18_Y12_N14 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; bancoRegistradores:bancoRegistradores|decoder:decoder|and00~34 ; LCCOMB_X21_Y9_N20  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; bancoRegistradores:bancoRegistradores|decoder:decoder|and00~35 ; LCCOMB_X21_Y9_N30  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; bancoRegistradores:bancoRegistradores|decoder:decoder|and00~36 ; LCCOMB_X19_Y10_N20 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; bancoRegistradores:bancoRegistradores|decoder:decoder|and00~37 ; LCCOMB_X19_Y10_N22 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; bancoRegistradores:bancoRegistradores|decoder:decoder|and00~38 ; LCCOMB_X19_Y9_N8   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; bancoRegistradores:bancoRegistradores|decoder:decoder|and00~39 ; LCCOMB_X21_Y9_N4   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; bancoRegistradores:bancoRegistradores|decoder:decoder|and00~40 ; LCCOMB_X19_Y12_N12 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; bancoRegistradores:bancoRegistradores|decoder:decoder|and00~41 ; LCCOMB_X19_Y12_N30 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; bancoRegistradores:bancoRegistradores|decoder:decoder|and00~42 ; LCCOMB_X19_Y10_N8  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; bancoRegistradores:bancoRegistradores|decoder:decoder|and00~43 ; LCCOMB_X19_Y10_N26 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; bancoRegistradores:bancoRegistradores|decoder:decoder|and00~5  ; LCCOMB_X19_Y12_N16 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; bancoRegistradores:bancoRegistradores|decoder:decoder|and00~6  ; LCCOMB_X19_Y12_N6  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; bancoRegistradores:bancoRegistradores|decoder:decoder|and00~7  ; LCCOMB_X19_Y12_N24 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; bancoRegistradores:bancoRegistradores|decoder:decoder|and00~9  ; LCCOMB_X19_Y12_N10 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; ck                                                             ; PIN_E1             ; 1210    ; Clock                   ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; orPC                                                           ; LCCOMB_X11_Y11_N30 ; 28      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; registradorEnReset:PC|out[11]~26                               ; LCCOMB_X11_Y10_N0  ; 26      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; registradorEnReset:PC|out[28]~30                               ; LCCOMB_X11_Y12_N20 ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; reset_                                                         ; PIN_M2             ; 1210    ; Async. clear            ; yes    ; Global Clock         ; GCLK4            ; --                        ;
+----------------------------------------------------------------+--------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                              ;
+--------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name   ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; ck     ; PIN_E1   ; 1210    ; 39                                   ; Global Clock         ; GCLK2            ; --                        ;
; reset_ ; PIN_M2   ; 1210    ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
+--------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 4,040 / 32,401 ( 12 % ) ;
; C16 interconnects     ; 71 / 1,326 ( 5 % )      ;
; C4 interconnects      ; 2,014 / 21,816 ( 9 % )  ;
; Direct links          ; 647 / 32,401 ( 2 % )    ;
; Global clocks         ; 2 / 10 ( 20 % )         ;
; Local interconnects   ; 842 / 10,320 ( 8 % )    ;
; R24 interconnects     ; 83 / 1,289 ( 6 % )      ;
; R4 interconnects      ; 2,532 / 28,186 ( 9 % )  ;
+-----------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 10.31) ; Number of LABs  (Total = 178) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 9                             ;
; 2                                           ; 11                            ;
; 3                                           ; 10                            ;
; 4                                           ; 5                             ;
; 5                                           ; 7                             ;
; 6                                           ; 11                            ;
; 7                                           ; 9                             ;
; 8                                           ; 5                             ;
; 9                                           ; 4                             ;
; 10                                          ; 10                            ;
; 11                                          ; 9                             ;
; 12                                          ; 8                             ;
; 13                                          ; 9                             ;
; 14                                          ; 9                             ;
; 15                                          ; 15                            ;
; 16                                          ; 47                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.85) ; Number of LABs  (Total = 178) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 169                           ;
; 1 Clock                            ; 169                           ;
; 1 Clock enable                     ; 41                            ;
; 1 Sync. clear                      ; 10                            ;
; 1 Sync. load                       ; 7                             ;
; 2 Clock enables                    ; 112                           ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 17.02) ; Number of LABs  (Total = 178) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 6                             ;
; 2                                            ; 3                             ;
; 3                                            ; 4                             ;
; 4                                            ; 7                             ;
; 5                                            ; 5                             ;
; 6                                            ; 7                             ;
; 7                                            ; 1                             ;
; 8                                            ; 9                             ;
; 9                                            ; 5                             ;
; 10                                           ; 2                             ;
; 11                                           ; 4                             ;
; 12                                           ; 10                            ;
; 13                                           ; 2                             ;
; 14                                           ; 5                             ;
; 15                                           ; 5                             ;
; 16                                           ; 10                            ;
; 17                                           ; 8                             ;
; 18                                           ; 6                             ;
; 19                                           ; 4                             ;
; 20                                           ; 8                             ;
; 21                                           ; 7                             ;
; 22                                           ; 7                             ;
; 23                                           ; 3                             ;
; 24                                           ; 8                             ;
; 25                                           ; 4                             ;
; 26                                           ; 3                             ;
; 27                                           ; 3                             ;
; 28                                           ; 6                             ;
; 29                                           ; 4                             ;
; 30                                           ; 5                             ;
; 31                                           ; 7                             ;
; 32                                           ; 10                            ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+--------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 11.70) ; Number of LABs  (Total = 178) ;
+--------------------------------------------------+-------------------------------+
; 0                                                ; 0                             ;
; 1                                                ; 7                             ;
; 2                                                ; 7                             ;
; 3                                                ; 10                            ;
; 4                                                ; 9                             ;
; 5                                                ; 8                             ;
; 6                                                ; 6                             ;
; 7                                                ; 14                            ;
; 8                                                ; 4                             ;
; 9                                                ; 16                            ;
; 10                                               ; 6                             ;
; 11                                               ; 3                             ;
; 12                                               ; 12                            ;
; 13                                               ; 8                             ;
; 14                                               ; 7                             ;
; 15                                               ; 12                            ;
; 16                                               ; 3                             ;
; 17                                               ; 7                             ;
; 18                                               ; 6                             ;
; 19                                               ; 1                             ;
; 20                                               ; 5                             ;
; 21                                               ; 3                             ;
; 22                                               ; 3                             ;
; 23                                               ; 7                             ;
; 24                                               ; 10                            ;
; 25                                               ; 2                             ;
; 26                                               ; 2                             ;
+--------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 22.92) ; Number of LABs  (Total = 178) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 0                             ;
; 3                                            ; 0                             ;
; 4                                            ; 6                             ;
; 5                                            ; 2                             ;
; 6                                            ; 1                             ;
; 7                                            ; 4                             ;
; 8                                            ; 1                             ;
; 9                                            ; 4                             ;
; 10                                           ; 3                             ;
; 11                                           ; 5                             ;
; 12                                           ; 4                             ;
; 13                                           ; 7                             ;
; 14                                           ; 4                             ;
; 15                                           ; 3                             ;
; 16                                           ; 4                             ;
; 17                                           ; 7                             ;
; 18                                           ; 3                             ;
; 19                                           ; 8                             ;
; 20                                           ; 3                             ;
; 21                                           ; 11                            ;
; 22                                           ; 6                             ;
; 23                                           ; 2                             ;
; 24                                           ; 3                             ;
; 25                                           ; 5                             ;
; 26                                           ; 8                             ;
; 27                                           ; 3                             ;
; 28                                           ; 6                             ;
; 29                                           ; 8                             ;
; 30                                           ; 6                             ;
; 31                                           ; 10                            ;
; 32                                           ; 9                             ;
; 33                                           ; 9                             ;
; 34                                           ; 7                             ;
; 35                                           ; 3                             ;
; 36                                           ; 3                             ;
; 37                                           ; 7                             ;
; 38                                           ; 3                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 114       ; 0            ; 0            ; 114       ; 114       ; 0            ; 65           ; 0            ; 0            ; 49           ; 0            ; 65           ; 49           ; 0            ; 0            ; 0            ; 65           ; 0            ; 0            ; 0            ; 0            ; 0            ; 114       ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 114          ; 114          ; 114          ; 114          ; 114          ; 0         ; 114          ; 114          ; 0         ; 0         ; 114          ; 49           ; 114          ; 114          ; 65           ; 114          ; 49           ; 65           ; 114          ; 114          ; 114          ; 49           ; 114          ; 114          ; 114          ; 114          ; 114          ; 0         ; 114          ; 114          ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; WD[0]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; WD[1]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; WD[2]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; WD[3]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; WD[4]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; WD[5]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; WD[6]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; WD[7]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; WD[8]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; WD[9]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; WD[10]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; WD[11]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; WD[12]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; WD[13]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; WD[14]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; WD[15]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; WD[16]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; WD[17]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; WD[18]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; WD[19]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; WD[20]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; WD[21]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; WD[22]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; WD[23]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; WD[24]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; WD[25]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; WD[26]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; WD[27]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; WD[28]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; WD[29]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; WD[30]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; WD[31]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Adr[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Adr[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Adr[2]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Adr[3]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Adr[4]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Adr[5]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Adr[6]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Adr[7]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Adr[8]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Adr[9]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Adr[10]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Adr[11]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Adr[12]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Adr[13]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Adr[14]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Adr[15]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Adr[16]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Adr[17]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Adr[18]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Adr[19]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Adr[20]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Adr[21]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Adr[22]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Adr[23]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Adr[24]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Adr[25]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Adr[26]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Adr[27]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Adr[28]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Adr[29]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Adr[30]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Adr[31]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; overflow           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IorD               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ALUControl[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ALUControl[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ALUSrcB[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ALUSrcB[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ALUSrcA            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ck                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reset_             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ALUControl[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PCSrc[0]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PCSrc[1]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PCWrite            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Branch             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RD[15]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IRWrite            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RD[14]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RD[13]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RD[12]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RD[11]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RD[10]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RD[9]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RD[8]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RD[7]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RD[6]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RD[5]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RD[4]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RD[3]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RD[2]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RD[1]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RD[0]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MemtoReg           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RegWrite           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RegDest            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RD[18]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RD[19]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RD[17]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RD[16]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RD[20]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RD[21]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RD[22]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RD[23]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RD[24]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RD[25]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RD[26]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RD[27]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RD[28]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RD[29]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RD[30]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RD[31]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119004): Automatically selected device EP4CE6F17C6 for design Datapath
Info (119005): Fitting design with smaller device may be possible, but smaller device must be specified
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10F17C6 is compatible
    Info (176445): Device EP4CE15F17C6 is compatible
    Info (176445): Device EP4CE22F17C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 114 pins of 114 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Datapath.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node ck~input (placed in PIN E1 (CLK1, DIFFCLK_0n)) File: C:/Users/rafae/Desktop/Projetos-CECI/Projetos-CECI/MIPS/Datapath/Datapath.sv Line: 4
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node reset_~input (placed in PIN M2 (CLK2, DIFFCLK_1p)) File: C:/Users/rafae/Desktop/Projetos-CECI/Projetos-CECI/MIPS/Datapath/Datapath.sv Line: 4
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 112 (unused VREF, 2.5V VCCIO, 47 input, 65 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 5 total pin(s) used --  12 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  18 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  26 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  27 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  25 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  13 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  26 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  26 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:07
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:02
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:22
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 7% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 19% of the available device resources in the region that extends from location X11_Y0 to location X22_Y11
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:08
Info (11888): Total time spent on timing analysis during the Fitter is 2.83 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:03
Info (144001): Generated suppressed messages file C:/Users/rafae/Desktop/Projetos-CECI/Projetos-CECI/MIPS/Datapath/output_files/Datapath.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 1281 megabytes
    Info: Processing ended: Mon Jun 11 19:11:22 2018
    Info: Elapsed time: 00:01:03
    Info: Total CPU time (on all processors): 00:00:51


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/rafae/Desktop/Projetos-CECI/Projetos-CECI/MIPS/Datapath/output_files/Datapath.fit.smsg.


