Flow report for CPU
Mon Mar 06 16:50:24 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Flow Summary
  3. Flow Settings
  4. Flow Non-Default Global Settings
  5. Flow Elapsed Time
  6. Flow OS Summary
  7. Flow Log
  8. Flow Messages
  9. Flow Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Flow Summary                                                                         ;
+------------------------------------+-------------------------------------------------+
; Flow Status                        ; Successful - Mon Mar 06 16:50:23 2023           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; CPU                                             ;
; Top-level Entity Name              ; Datapath2                                       ;
; Family                             ; Cyclone III                                     ;
; Device                             ; EP3C16F484C6                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 38,778                                          ;
;     Total combinational functions  ; 38,778                                          ;
;     Dedicated logic registers      ; 0                                               ;
; Total registers                    ; 0                                               ;
; Total pins                         ; 66                                              ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0                                               ;
; Embedded Multiplier 9-bit elements ; 0                                               ;
; Total PLLs                         ; 0                                               ;
+------------------------------------+-------------------------------------------------+


+-----------------------------------------+
; Flow Settings                           ;
+-------------------+---------------------+
; Option            ; Setting             ;
+-------------------+---------------------+
; Start date & time ; 03/06/2023 16:48:08 ;
; Main task         ; Compilation         ;
; Revision Name     ; CPU                 ;
+-------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Flow Non-Default Global Settings                                                                                                ;
+--------------------------------------+---------------------------------------+---------------+-------------+--------------------+
; Assignment Name                      ; Value                                 ; Default Value ; Entity Name ; Section Id         ;
+--------------------------------------+---------------------------------------+---------------+-------------+--------------------+
; COMPILER_SIGNATURE_ID                ; 67001776181601.167813928806264        ; --            ; --          ; --                 ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                    ; --            ; --          ; ALU_tb             ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                    ; --            ; --          ; and_datapath_tb    ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                    ; --            ; --          ; or_datapath_tb     ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                    ; --            ; --          ; add_datapath_tb    ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                    ; --            ; --          ; sub_datapath_tb    ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                    ; --            ; --          ; mul_datapath_tb    ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                    ; --            ; --          ; div_datapath_tb    ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                    ; --            ; --          ; shiftR_datapath_tb ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                    ; --            ; --          ; shra_datapath_tb   ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                    ; --            ; --          ; shiftL_datapath_tb ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                    ; --            ; --          ; ror_datapath_tb    ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                    ; --            ; --          ; rol_datapath_tb    ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                    ; --            ; --          ; neg_datapath_tb    ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                    ; --            ; --          ; not_datapath_tb    ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                    ; --            ; --          ; ram_datapath_tb    ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                    ; --            ; --          ; ld_datapath_tb     ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                    ; --            ; --          ; ld1_datapath_tb    ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                    ; --            ; --          ; ldi1_datapath_tb   ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                    ; --            ; --          ; ldi2_datapath_tb   ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                    ; --            ; --          ; st1_datapath_tb    ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                    ; --            ; --          ; jr1_datapath_tb    ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                    ; --            ; --          ; jal1_datapath_tb   ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                    ; --            ; --          ; st2_datapath_tb    ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                    ; --            ; --          ; brzr_datapath_tb   ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                    ; --            ; --          ; mfhi_datapath_tb   ;
; EDA_NATIVELINK_SIMULATION_TEST_BENCH ; brzr_datapath_tb                      ; --            ; --          ; eda_simulation     ;
; EDA_OUTPUT_DATA_FORMAT               ; Verilog Hdl                           ; --            ; --          ; eda_simulation     ;
; EDA_SIMULATION_TOOL                  ; ModelSim-Altera (Verilog)             ; <None>        ; --          ; --                 ;
; EDA_TEST_BENCH_ENABLE_STATUS         ; TEST_BENCH_MODE                       ; --            ; --          ; eda_simulation     ;
; EDA_TEST_BENCH_FILE                  ; ALU_tb.v                              ; --            ; --          ; ALU_tb             ;
; EDA_TEST_BENCH_FILE                  ; and_datapath_tb.v                     ; --            ; --          ; and_datapath_tb    ;
; EDA_TEST_BENCH_FILE                  ; or_datapath_tb.v                      ; --            ; --          ; or_datapath_tb     ;
; EDA_TEST_BENCH_FILE                  ; add_datapath_tb.v                     ; --            ; --          ; add_datapath_tb    ;
; EDA_TEST_BENCH_FILE                  ; sub_datapath_tb.v                     ; --            ; --          ; sub_datapath_tb    ;
; EDA_TEST_BENCH_FILE                  ; mul_datapath_tb.v                     ; --            ; --          ; mul_datapath_tb    ;
; EDA_TEST_BENCH_FILE                  ; div_datapath_tb.v                     ; --            ; --          ; div_datapath_tb    ;
; EDA_TEST_BENCH_FILE                  ; shiftR_datapath_tb.v                  ; --            ; --          ; shiftR_datapath_tb ;
; EDA_TEST_BENCH_FILE                  ; shra_datapath_tb.v                    ; --            ; --          ; shra_datapath_tb   ;
; EDA_TEST_BENCH_FILE                  ; shiftL_datapath_tb.v                  ; --            ; --          ; shiftL_datapath_tb ;
; EDA_TEST_BENCH_FILE                  ; ror_datapath_tb.v                     ; --            ; --          ; ror_datapath_tb    ;
; EDA_TEST_BENCH_FILE                  ; rol_datapath_tb.v                     ; --            ; --          ; rol_datapath_tb    ;
; EDA_TEST_BENCH_FILE                  ; neg_datapath_tb.v                     ; --            ; --          ; neg_datapath_tb    ;
; EDA_TEST_BENCH_FILE                  ; not_datapath_tb.v                     ; --            ; --          ; not_datapath_tb    ;
; EDA_TEST_BENCH_FILE                  ; ram_datapath_tb.v                     ; --            ; --          ; ram_datapath_tb    ;
; EDA_TEST_BENCH_FILE                  ; ld_datapath_tb.v                      ; --            ; --          ; ld_datapath_tb     ;
; EDA_TEST_BENCH_FILE                  ; ld1_datapath_tb.v                     ; --            ; --          ; ld1_datapath_tb    ;
; EDA_TEST_BENCH_FILE                  ; ldi1_datapath_tb.v                    ; --            ; --          ; ldi1_datapath_tb   ;
; EDA_TEST_BENCH_FILE                  ; ldi2_datapath_tb.v                    ; --            ; --          ; ldi2_datapath_tb   ;
; EDA_TEST_BENCH_FILE                  ; st1_datapath_tb.v                     ; --            ; --          ; st1_datapath_tb    ;
; EDA_TEST_BENCH_FILE                  ; jr1_datapath_tb.v                     ; --            ; --          ; jr1_datapath_tb    ;
; EDA_TEST_BENCH_FILE                  ; jal1_datapath_tb.v                    ; --            ; --          ; jal1_datapath_tb   ;
; EDA_TEST_BENCH_FILE                  ; st2_datapath_tb.v                     ; --            ; --          ; st2_datapath_tb    ;
; EDA_TEST_BENCH_FILE                  ; brzr_datapath_tb.v                    ; --            ; --          ; brzr_datapath_tb   ;
; EDA_TEST_BENCH_FILE                  ; mfhi_datapath_tb.v                    ; --            ; --          ; mfhi_datapath_tb   ;
; EDA_TEST_BENCH_MODULE_NAME           ; ALU_tb                                ; --            ; --          ; ALU_tb             ;
; EDA_TEST_BENCH_MODULE_NAME           ; and_datapath_tb                       ; --            ; --          ; and_datapath_tb    ;
; EDA_TEST_BENCH_MODULE_NAME           ; or_datapath_tb                        ; --            ; --          ; or_datapath_tb     ;
; EDA_TEST_BENCH_MODULE_NAME           ; add_datapath_tb                       ; --            ; --          ; add_datapath_tb    ;
; EDA_TEST_BENCH_MODULE_NAME           ; sub_datapath_tb                       ; --            ; --          ; sub_datapath_tb    ;
; EDA_TEST_BENCH_MODULE_NAME           ; mul_datapath_tb                       ; --            ; --          ; mul_datapath_tb    ;
; EDA_TEST_BENCH_MODULE_NAME           ; div_datapath_tb                       ; --            ; --          ; div_datapath_tb    ;
; EDA_TEST_BENCH_MODULE_NAME           ; shiftR_datapath_tb                    ; --            ; --          ; shiftR_datapath_tb ;
; EDA_TEST_BENCH_MODULE_NAME           ; shra_datapath_tb                      ; --            ; --          ; shra_datapath_tb   ;
; EDA_TEST_BENCH_MODULE_NAME           ; shiftL_datapath_tb                    ; --            ; --          ; shiftL_datapath_tb ;
; EDA_TEST_BENCH_MODULE_NAME           ; ror_datapath_tb                       ; --            ; --          ; ror_datapath_tb    ;
; EDA_TEST_BENCH_MODULE_NAME           ; rol_datapath_tb                       ; --            ; --          ; rol_datapath_tb    ;
; EDA_TEST_BENCH_MODULE_NAME           ; neg_datapath_tb                       ; --            ; --          ; neg_datapath_tb    ;
; EDA_TEST_BENCH_MODULE_NAME           ; not_datapath_tb                       ; --            ; --          ; not_datapath_tb    ;
; EDA_TEST_BENCH_MODULE_NAME           ; ram_datapath_tb                       ; --            ; --          ; ram_datapath_tb    ;
; EDA_TEST_BENCH_MODULE_NAME           ; ld_datapath_tb                        ; --            ; --          ; ld_datapath_tb     ;
; EDA_TEST_BENCH_MODULE_NAME           ; ld1_datapath_tb                       ; --            ; --          ; ld1_datapath_tb    ;
; EDA_TEST_BENCH_MODULE_NAME           ; ldi1_datapath_tb                      ; --            ; --          ; ldi1_datapath_tb   ;
; EDA_TEST_BENCH_MODULE_NAME           ; ldi2_datapath_tb                      ; --            ; --          ; ldi2_datapath_tb   ;
; EDA_TEST_BENCH_MODULE_NAME           ; st1_datapath_tb                       ; --            ; --          ; st1_datapath_tb    ;
; EDA_TEST_BENCH_MODULE_NAME           ; jr1_datapath_tb                       ; --            ; --          ; jr1_datapath_tb    ;
; EDA_TEST_BENCH_MODULE_NAME           ; jal1_datapath_tb                      ; --            ; --          ; jal1_datapath_tb   ;
; EDA_TEST_BENCH_MODULE_NAME           ; st2_datapath_tb                       ; --            ; --          ; st2_datapath_tb    ;
; EDA_TEST_BENCH_MODULE_NAME           ; brzr_datapath_tb                      ; --            ; --          ; brzr_datapath_tb   ;
; EDA_TEST_BENCH_MODULE_NAME           ; mfhi_datapath_tb                      ; --            ; --          ; mfhi_datapath_tb   ;
; EDA_TEST_BENCH_NAME                  ; ALU_tb                                ; --            ; --          ; eda_simulation     ;
; EDA_TEST_BENCH_NAME                  ; and_datapath_tb                       ; --            ; --          ; eda_simulation     ;
; EDA_TEST_BENCH_NAME                  ; or_datapath_tb                        ; --            ; --          ; eda_simulation     ;
; EDA_TEST_BENCH_NAME                  ; add_datapath_tb                       ; --            ; --          ; eda_simulation     ;
; EDA_TEST_BENCH_NAME                  ; sub_datapath_tb                       ; --            ; --          ; eda_simulation     ;
; EDA_TEST_BENCH_NAME                  ; mul_datapath_tb                       ; --            ; --          ; eda_simulation     ;
; EDA_TEST_BENCH_NAME                  ; div_datapath_tb                       ; --            ; --          ; eda_simulation     ;
; EDA_TEST_BENCH_NAME                  ; shiftR_datapath_tb                    ; --            ; --          ; eda_simulation     ;
; EDA_TEST_BENCH_NAME                  ; shra_datapath_tb                      ; --            ; --          ; eda_simulation     ;
; EDA_TEST_BENCH_NAME                  ; shiftL_datapath_tb                    ; --            ; --          ; eda_simulation     ;
; EDA_TEST_BENCH_NAME                  ; ror_datapath_tb                       ; --            ; --          ; eda_simulation     ;
; EDA_TEST_BENCH_NAME                  ; rol_datapath_tb                       ; --            ; --          ; eda_simulation     ;
; EDA_TEST_BENCH_NAME                  ; neg_datapath_tb                       ; --            ; --          ; eda_simulation     ;
; EDA_TEST_BENCH_NAME                  ; not_datapath_tb                       ; --            ; --          ; eda_simulation     ;
; EDA_TEST_BENCH_NAME                  ; ram_datapath_tb                       ; --            ; --          ; eda_simulation     ;
; EDA_TEST_BENCH_NAME                  ; ld_datapath_tb                        ; --            ; --          ; eda_simulation     ;
; EDA_TEST_BENCH_NAME                  ; ld1_datapath_tb                       ; --            ; --          ; eda_simulation     ;
; EDA_TEST_BENCH_NAME                  ; ldi1_datapath_tb                      ; --            ; --          ; eda_simulation     ;
; EDA_TEST_BENCH_NAME                  ; ldi2_datapath_tb                      ; --            ; --          ; eda_simulation     ;
; EDA_TEST_BENCH_NAME                  ; st1_datapath_tb                       ; --            ; --          ; eda_simulation     ;
; EDA_TEST_BENCH_NAME                  ; jr1_datapath_tb                       ; --            ; --          ; eda_simulation     ;
; EDA_TEST_BENCH_NAME                  ; jal1_datapath_tb                      ; --            ; --          ; eda_simulation     ;
; EDA_TEST_BENCH_NAME                  ; st2_datapath_tb                       ; --            ; --          ; eda_simulation     ;
; EDA_TEST_BENCH_NAME                  ; brzr_datapath_tb                      ; --            ; --          ; eda_simulation     ;
; EDA_TEST_BENCH_NAME                  ; mfhi_datapath_tb                      ; --            ; --          ; eda_simulation     ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 500 ns                                ; --            ; --          ; ALU_tb             ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 500 ns                                ; --            ; --          ; and_datapath_tb    ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 500 ns                                ; --            ; --          ; or_datapath_tb     ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 500 ns                                ; --            ; --          ; add_datapath_tb    ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 500 ns                                ; --            ; --          ; sub_datapath_tb    ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 500 ns                                ; --            ; --          ; mul_datapath_tb    ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 500 ns                                ; --            ; --          ; div_datapath_tb    ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 500 ns                                ; --            ; --          ; shiftR_datapath_tb ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 500 ns                                ; --            ; --          ; shra_datapath_tb   ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 500 ns                                ; --            ; --          ; shiftL_datapath_tb ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 500 ns                                ; --            ; --          ; ror_datapath_tb    ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 500 ns                                ; --            ; --          ; rol_datapath_tb    ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 500 ns                                ; --            ; --          ; neg_datapath_tb    ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 500 ns                                ; --            ; --          ; not_datapath_tb    ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 500 ns                                ; --            ; --          ; ram_datapath_tb    ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 500 ns                                ; --            ; --          ; ld_datapath_tb     ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 500 ns                                ; --            ; --          ; ld1_datapath_tb    ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 500 ns                                ; --            ; --          ; ldi1_datapath_tb   ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 500 ns                                ; --            ; --          ; ldi2_datapath_tb   ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 500 ns                                ; --            ; --          ; st1_datapath_tb    ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 500 ns                                ; --            ; --          ; jr1_datapath_tb    ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 500 ns                                ; --            ; --          ; jal1_datapath_tb   ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 500 ns                                ; --            ; --          ; st2_datapath_tb    ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 500 ns                                ; --            ; --          ; brzr_datapath_tb   ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 500 ns                                ; --            ; --          ; mfhi_datapath_tb   ;
; EDA_TIME_SCALE                       ; 1 ns                                  ; --            ; --          ; eda_simulation     ;
; IP_TOOL_NAME                         ; LPM_MUX                               ; --            ; --          ; --                 ;
; IP_TOOL_NAME                         ; LPM_MUX                               ; --            ; --          ; --                 ;
; IP_TOOL_VERSION                      ; 13.0                                  ; --            ; --          ; --                 ;
; IP_TOOL_VERSION                      ; 13.0                                  ; --            ; --          ; --                 ;
; MAX_CORE_JUNCTION_TEMP               ; 85                                    ; --            ; --          ; --                 ;
; MIN_CORE_JUNCTION_TEMP               ; 0                                     ; --            ; --          ; --                 ;
; MISC_FILE                            ; mybusmux.bsf                          ; --            ; --          ; --                 ;
; MISC_FILE                            ; mybusmux_bb.v                         ; --            ; --          ; --                 ;
; MISC_FILE                            ; MDMux.bsf                             ; --            ; --          ; --                 ;
; MISC_FILE                            ; MDMux_bb.v                            ; --            ; --          ; --                 ;
; NOMINAL_CORE_SUPPLY_VOLTAGE          ; 1.2V                                  ; --            ; --          ; --                 ;
; PARTITION_COLOR                      ; 16764057                              ; --            ; Datapath2   ; Top                ;
; PARTITION_FITTER_PRESERVATION_LEVEL  ; PLACEMENT_AND_ROUTING                 ; --            ; Datapath2   ; Top                ;
; PARTITION_NETLIST_TYPE               ; SOURCE                                ; --            ; Datapath2   ; Top                ;
; POWER_BOARD_THERMAL_MODEL            ; None (CONSERVATIVE)                   ; --            ; --          ; --                 ;
; POWER_PRESET_COOLING_SOLUTION        ; 23 MM HEAT SINK WITH 200 LFPM AIRFLOW ; --            ; --          ; --                 ;
; PROJECT_OUTPUT_DIRECTORY             ; output_files                          ; --            ; --          ; --                 ;
; TOP_LEVEL_ENTITY                     ; Datapath2                             ; CPU           ; --          ; --                 ;
+--------------------------------------+---------------------------------------+---------------+-------------+--------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Flow Elapsed Time                                                                                                        ;
+----------------------+--------------+-------------------------+---------------------+------------------------------------+
; Module Name          ; Elapsed Time ; Average Processors Used ; Peak Virtual Memory ; Total CPU Time (on all processors) ;
+----------------------+--------------+-------------------------+---------------------+------------------------------------+
; Analysis & Synthesis ; 00:02:11     ; 1.0                     ; 4755 MB             ; 00:02:11                           ;
; Total                ; 00:02:11     ; --                      ; --                  ; 00:02:11                           ;
+----------------------+--------------+-------------------------+---------------------+------------------------------------+


+-----------------------------------------------------------------------------------+
; Flow OS Summary                                                                   ;
+----------------------+------------------+-----------+------------+----------------+
; Module Name          ; Machine Hostname ; OS Name   ; OS Version ; Processor type ;
+----------------------+------------------+-----------+------------+----------------+
; Analysis & Synthesis ; SKYNET-69        ; Windows 7 ; 6.2        ; x86_64         ;
+----------------------+------------------+-----------+------------+----------------+


------------
; Flow Log ;
------------
quartus_map --read_settings_files=on --write_settings_files=off CPU -c CPU



