Partition Merge report for lab8
Fri Dec 24 21:44:31 2021
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Partition Merge Summary
  3. Partition Merge Netlist Types Used
  4. Partition Merge Partition Warnings
  5. Partition Merge Partition Statistics
  6. Partition Merge Partition Pin Processing
  7. Partition Merge Resource Usage Summary
  8. Partition Merge RAM Summary
  9. Partition Merge DSP Block Usage Summary
 10. Partition Merge Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Partition Merge Summary                                                              ;
+------------------------------------+-------------------------------------------------+
; Partition Merge Status             ; Successful - Fri Dec 24 21:44:31 2021           ;
; Quartus Prime Version              ; 18.1.0 Build 625 09/12/2018 SJ Standard Edition ;
; Revision Name                      ; lab8                                            ;
; Top-level Entity Name              ; lab8                                            ;
; Family                             ; Cyclone IV E                                    ;
; Total logic elements               ; 20,267 / 114,480 ( 18 % )                       ;
;     Total combinational functions  ; 19,053 / 114,480 ( 17 % )                       ;
;     Dedicated logic registers      ; 3,416 / 114,480 ( 3 % )                         ;
; Total registers                    ; 3531                                            ;
; Total pins                         ; 169 / 529 ( 32 % )                              ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 1,534,976 / 3,981,312 ( 39 % )                  ;
; Embedded Multiplier 9-bit elements ; 4 / 532 ( < 1 % )                               ;
; Total PLLs                         ; 3 / 4 ( 75 % )                                  ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Netlist Types Used                                                                                                                 ;
+----------------------------------------+----------------+-------------------+------------------------+---------------------------------------------+
; Partition Name                         ; Partition Type ; Netlist Type Used ; Netlist Type Requested ; Partition Contents                          ;
+----------------------------------------+----------------+-------------------+------------------------+---------------------------------------------+
; Top                                    ; User-created   ; Source File       ; Source File            ;                                             ;
; HexDriver:hex_inst_0                   ; User-created   ; Post-Fit          ; Post-Fit               ; HexDriver:hex_inst_0                        ;
; HexDriver:hex_inst_1                   ; User-created   ; Post-Fit          ; Post-Fit               ; HexDriver:hex_inst_1                        ;
; HexDriver:hex_inst_2                   ; User-created   ; Post-Fit          ; Post-Fit               ; HexDriver:hex_inst_2                        ;
; HexDriver:hex_inst_3                   ; User-created   ; Post-Fit          ; Post-Fit               ; HexDriver:hex_inst_3                        ;
; HexDriver:hex_inst_4                   ; User-created   ; Post-Fit          ; Post-Fit               ; HexDriver:hex_inst_4                        ;
; HexDriver:hex_inst_5                   ; User-created   ; Post-Fit          ; Post-Fit               ; HexDriver:hex_inst_5                        ;
; VGA_controller:vga_controller_instance ; User-created   ; Post-Fit          ; Post-Fit               ; VGA_controller:vga_controller_instance      ;
; artrom:a0                              ; User-created   ; Post-Fit          ; Post-Fit               ; color_mapper:color_instance|artrom:a0       ;
; false_map:f0                           ; User-created   ; Source File       ; Source File            ; color_mapper:color_instance|false_map:f0    ;
; keyboard:key1                          ; User-created   ; Post-Fit          ; Post-Fit               ; keyboard:key1                               ;
; lab8_soc:u0                            ; User-created   ; Post-Fit          ; Post-Fit               ; lab8_soc:u0                                 ;
; main_menu:menu0                        ; User-created   ; Post-Fit          ; Post-Fit               ; color_mapper:color_instance|main_menu:menu0 ;
; rxycalc:r                              ; User-created   ; Post-Fit          ; Post-Fit               ; color_mapper:color_instance|rxycalc:r       ;
; rxycalc:rmouse                         ; User-created   ; Post-Fit          ; Post-Fit               ; rxycalc:rmouse                              ;
; sld_hub:auto_hub                       ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_hub:auto_hub                            ;
; vga_clk:vga_clk_instance               ; User-created   ; Post-Fit          ; Post-Fit               ; vga_clk:vga_clk_instance                    ;
; hard_block:auto_generated_inst         ; Auto-generated ; Source File       ; Source File            ; hard_block:auto_generated_inst              ;
+----------------------------------------+----------------+-------------------+------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Warnings                                                                                         ;
+----------------------------------------------------------+----------------------------------------+------------------------+
; Port                                                     ; Partition                              ; Info                   ;
+----------------------------------------------------------+----------------------------------------+------------------------+
; color_mapper:color_instance|false_map:f0|push_id[3]      ; false_map:f0                           ; Driven by constant GND ;
; color_mapper:color_instance|false_map:f0|push_id[2]      ; false_map:f0                           ; Driven by constant GND ;
; color_mapper:color_instance|false_map:f0|push_id[1]      ; false_map:f0                           ; Driven by constant GND ;
; color_mapper:color_instance|false_map:f0|operation[1]    ; false_map:f0                           ; Driven by constant GND ;
; color_mapper:color_instance|false_map:f0|push_id[0]      ; false_map:f0                           ; Driven by constant GND ;
; HexDriver:hex_inst_5|In0[3]                              ; HexDriver:hex_inst_5                   ; Driven by constant GND ;
; HexDriver:hex_inst_3|In0[3]                              ; HexDriver:hex_inst_3                   ; Driven by constant GND ;
; lab8_soc:u0|reset_reset_n                                ; lab8_soc:u0                            ; Driven by constant VCC ;
; VGA_controller:vga_controller_instance|VGA_SYNC_N        ; VGA_controller:vga_controller_instance ; Driven by constant GND ;
; lab8_soc:u0|sdram_wire_cke                               ; lab8_soc:u0                            ; Driven by constant VCC ;
; color_mapper:color_instance|main_menu:menu0|main_rgb[19] ; main_menu:menu0                        ; Driven by constant GND ;
; color_mapper:color_instance|main_menu:menu0|main_rgb[11] ; main_menu:menu0                        ; Driven by constant GND ;
; VGA_controller:vga_controller_instance|Clk               ; VGA_controller:vga_controller_instance ; No fanout              ;
; color_mapper:color_instance|false_map:f0|corner_x[7]     ; false_map:f0                           ; No fanout              ;
; color_mapper:color_instance|false_map:f0|corner_x[8]     ; false_map:f0                           ; No fanout              ;
; color_mapper:color_instance|false_map:f0|corner_x[9]     ; false_map:f0                           ; No fanout              ;
; color_mapper:color_instance|false_map:f0|corner_y[8]     ; false_map:f0                           ; No fanout              ;
; color_mapper:color_instance|false_map:f0|corner_y[9]     ; false_map:f0                           ; No fanout              ;
; color_mapper:color_instance|false_map:f0|changex[7]      ; false_map:f0                           ; No fanout              ;
; color_mapper:color_instance|false_map:f0|changex[8]      ; false_map:f0                           ; No fanout              ;
; color_mapper:color_instance|false_map:f0|changex[9]      ; false_map:f0                           ; No fanout              ;
; color_mapper:color_instance|false_map:f0|changey[6]      ; false_map:f0                           ; No fanout              ;
; color_mapper:color_instance|false_map:f0|changey[7]      ; false_map:f0                           ; No fanout              ;
; color_mapper:color_instance|false_map:f0|changey[8]      ; false_map:f0                           ; No fanout              ;
; color_mapper:color_instance|false_map:f0|changey[9]      ; false_map:f0                           ; No fanout              ;
; color_mapper:color_instance|false_map:f0|Reset_h         ; false_map:f0                           ; No fanout              ;
; lab8_soc:u0|mouse_x_export[10]                           ; lab8_soc:u0                            ; No fanout              ;
; lab8_soc:u0|mouse_x_export[11]                           ; lab8_soc:u0                            ; No fanout              ;
; lab8_soc:u0|mouse_x_export[12]                           ; lab8_soc:u0                            ; No fanout              ;
; lab8_soc:u0|mouse_x_export[13]                           ; lab8_soc:u0                            ; No fanout              ;
; lab8_soc:u0|mouse_x_export[14]                           ; lab8_soc:u0                            ; No fanout              ;
; lab8_soc:u0|mouse_x_export[15]                           ; lab8_soc:u0                            ; No fanout              ;
; lab8_soc:u0|mouse_y_export[10]                           ; lab8_soc:u0                            ; No fanout              ;
; lab8_soc:u0|mouse_y_export[11]                           ; lab8_soc:u0                            ; No fanout              ;
; lab8_soc:u0|mouse_y_export[12]                           ; lab8_soc:u0                            ; No fanout              ;
; lab8_soc:u0|mouse_y_export[13]                           ; lab8_soc:u0                            ; No fanout              ;
; lab8_soc:u0|mouse_y_export[14]                           ; lab8_soc:u0                            ; No fanout              ;
; lab8_soc:u0|mouse_y_export[15]                           ; lab8_soc:u0                            ; No fanout              ;
; rxycalc:rmouse|relx[0]                                   ; rxycalc:rmouse                         ; No fanout              ;
; rxycalc:rmouse|relx[1]                                   ; rxycalc:rmouse                         ; No fanout              ;
; rxycalc:rmouse|relx[2]                                   ; rxycalc:rmouse                         ; No fanout              ;
; rxycalc:rmouse|relx[3]                                   ; rxycalc:rmouse                         ; No fanout              ;
; rxycalc:rmouse|relx[4]                                   ; rxycalc:rmouse                         ; No fanout              ;
; rxycalc:rmouse|relx[5]                                   ; rxycalc:rmouse                         ; No fanout              ;
; rxycalc:rmouse|rely[0]                                   ; rxycalc:rmouse                         ; No fanout              ;
; rxycalc:rmouse|rely[1]                                   ; rxycalc:rmouse                         ; No fanout              ;
; rxycalc:rmouse|rely[2]                                   ; rxycalc:rmouse                         ; No fanout              ;
; rxycalc:rmouse|rely[3]                                   ; rxycalc:rmouse                         ; No fanout              ;
; rxycalc:rmouse|rely[4]                                   ; rxycalc:rmouse                         ; No fanout              ;
; rxycalc:rmouse|rely[5]                                   ; rxycalc:rmouse                         ; No fanout              ;
+----------------------------------------------------------+----------------------------------------+------------------------+
Note: The Incremental Compilation Advisor can be used to get more detailed recommendations.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Statistics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------------------------------------+------------------------+----------------------+----------------------+----------------------+----------------------+----------------------+----------------------+----------------------------------------+------------------------+-----------------------+-----------------------+-----------------------+-----------------------+------------------------+------------------------+------------------------+--------------------------+--------------------------------+
; Statistic                                     ; Top                    ; HexDriver:hex_inst_0 ; HexDriver:hex_inst_1 ; HexDriver:hex_inst_2 ; HexDriver:hex_inst_3 ; HexDriver:hex_inst_4 ; HexDriver:hex_inst_5 ; VGA_controller:vga_controller_instance ; artrom:a0              ; false_map:f0          ; keyboard:key1         ; lab8_soc:u0           ; main_menu:menu0       ; rxycalc:r              ; rxycalc:rmouse         ; sld_hub:auto_hub       ; vga_clk:vga_clk_instance ; hard_block:auto_generated_inst ;
+-----------------------------------------------+------------------------+----------------------+----------------------+----------------------+----------------------+----------------------+----------------------+----------------------------------------+------------------------+-----------------------+-----------------------+-----------------------+-----------------------+------------------------+------------------------+------------------------+--------------------------+--------------------------------+
; Estimated Total logic elements                ; 4940 / 114480 ( 4 % )  ; 8 / 114480 ( < 1 % ) ; 8 / 114480 ( < 1 % ) ; 8 / 114480 ( < 1 % ) ; 8 / 114480 ( < 1 % ) ; 8 / 114480 ( < 1 % ) ; 8 / 114480 ( < 1 % ) ; 61 / 114480 ( < 1 % )                  ; 308 / 114480 ( < 1 % ) ; 9114 / 114480 ( 8 % ) ; 71 / 114480 ( < 1 % ) ; 3820 / 114480 ( 3 % ) ; 2274 / 114480 ( 2 % ) ; 116 / 114480 ( < 1 % ) ; 122 / 114480 ( < 1 % ) ; 167 / 114480 ( < 1 % ) ; 0 / 114480 ( 0 % )       ; 0 / 114480 ( 0 % )             ;
;                                               ;                        ;                      ;                      ;                      ;                      ;                      ;                      ;                                        ;                        ;                       ;                       ;                       ;                       ;                        ;                        ;                        ;                          ;                                ;
; Total combinational functions                 ; 4151                   ; 8                    ; 8                    ; 8                    ; 8                    ; 8                    ; 8                    ; 61                                     ; 308                    ; 9107                  ; 62                    ; 2655                  ; 2274                  ; 116                    ; 122                    ; 149                    ; 0                        ; 0                              ;
; Logic element usage by number of LUT inputs   ;                        ;                      ;                      ;                      ;                      ;                      ;                      ;                                        ;                        ;                       ;                       ;                       ;                       ;                        ;                        ;                        ;                          ;                                ;
;     -- 4 input functions                      ; 3689                   ; 7                    ; 7                    ; 7                    ; 7                    ; 7                    ; 7                    ; 23                                     ; 220                    ; 7138                  ; 44                    ; 1440                  ; 1945                  ; 89                     ; 95                     ; 72                     ; 0                        ; 0                              ;
;     -- 3 input functions                      ; 285                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 6                                      ; 47                     ; 1841                  ; 4                     ; 670                   ; 233                   ; 18                     ; 16                     ; 34                     ; 0                        ; 0                              ;
;     -- <=2 input functions                    ; 177                    ; 1                    ; 1                    ; 1                    ; 1                    ; 1                    ; 1                    ; 32                                     ; 41                     ; 128                   ; 14                    ; 545                   ; 96                    ; 9                      ; 11                     ; 43                     ; 0                        ; 0                              ;
;                                               ;                        ;                      ;                      ;                      ;                      ;                      ;                      ;                                        ;                        ;                       ;                       ;                       ;                       ;                        ;                        ;                        ;                          ;                                ;
; Logic elements by mode                        ;                        ;                      ;                      ;                      ;                      ;                      ;                      ;                                        ;                        ;                       ;                       ;                       ;                       ;                        ;                        ;                        ;                          ;                                ;
;     -- normal mode                            ; 3899                   ; 8                    ; 8                    ; 8                    ; 8                    ; 8                    ; 8                    ; 43                                     ; 282                    ; 9047                  ; 62                    ; 2498                  ; 2236                  ; 116                    ; 122                    ; 141                    ; 0                        ; 0                              ;
;     -- arithmetic mode                        ; 252                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 18                                     ; 26                     ; 60                    ; 0                     ; 157                   ; 38                    ; 0                      ; 0                      ; 8                      ; 0                        ; 0                              ;
;                                               ;                        ;                      ;                      ;                      ;                      ;                      ;                      ;                                        ;                        ;                       ;                       ;                       ;                       ;                        ;                        ;                        ;                          ;                                ;
; Total registers                               ; 917                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 23                                     ; 0                      ; 22                    ; 29                    ; 2455                  ; 0                     ; 0                      ; 0                      ; 85                     ; 0                        ; 0                              ;
;     -- Dedicated logic registers              ; 898 / 114480 ( < 1 % ) ; 0 / 114480 ( 0 % )   ; 0 / 114480 ( 0 % )   ; 0 / 114480 ( 0 % )   ; 0 / 114480 ( 0 % )   ; 0 / 114480 ( 0 % )   ; 0 / 114480 ( 0 % )   ; 23 / 114480 ( < 1 % )                  ; 0 / 114480 ( 0 % )     ; 22 / 114480 ( < 1 % ) ; 29 / 114480 ( < 1 % ) ; 2359 / 114480 ( 2 % ) ; 0 / 114480 ( 0 % )    ; 0 / 114480 ( 0 % )     ; 0 / 114480 ( 0 % )     ; 85 / 114480 ( < 1 % )  ; 0 / 114480 ( 0 % )       ; 0 / 114480 ( 0 % )             ;
;     -- I/O registers                          ; 38                     ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                                      ; 0                      ; 0                     ; 0                     ; 192                   ; 0                     ; 0                      ; 0                      ; 0                      ; 0                        ; 0                              ;
;                                               ;                        ;                      ;                      ;                      ;                      ;                      ;                      ;                                        ;                        ;                       ;                       ;                       ;                       ;                        ;                        ;                        ;                          ;                                ;
; Virtual pins                                  ; 0                      ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                                      ; 0                      ; 0                     ; 0                     ; 0                     ; 0                     ; 0                      ; 0                      ; 0                      ; 0                        ; 0                              ;
; I/O pins                                      ; 121                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                                      ; 0                      ; 0                     ; 0                     ; 48                    ; 0                     ; 0                      ; 0                      ; 0                      ; 0                        ; 0                              ;
; Embedded Multiplier 9-bit elements            ; 4 / 532 ( < 1 % )      ; 0 / 532 ( 0 % )      ; 0 / 532 ( 0 % )      ; 0 / 532 ( 0 % )      ; 0 / 532 ( 0 % )      ; 0 / 532 ( 0 % )      ; 0 / 532 ( 0 % )      ; 0 / 532 ( 0 % )                        ; 0 / 532 ( 0 % )        ; 0 / 532 ( 0 % )       ; 0 / 532 ( 0 % )       ; 0 / 532 ( 0 % )       ; 0 / 532 ( 0 % )       ; 0 / 532 ( 0 % )        ; 0 / 532 ( 0 % )        ; 0 / 532 ( 0 % )        ; 0 / 532 ( 0 % )          ; 0 / 532 ( 0 % )                ;
; Total memory bits                             ; 0                      ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                                      ; 835584                 ; 688128                ; 0                     ; 11264                 ; 0                     ; 0                      ; 0                      ; 0                      ; 0                        ; 0                              ;
; Total RAM block bits                          ; 0                      ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                                      ; 940032                 ; 1769472               ; 0                     ; 46080                 ; 0                     ; 0                      ; 0                      ; 0                      ; 0                        ; 0                              ;
; JTAG                                          ; 1 / 1 ( 100 % )        ; 0 / 1 ( 0 % )        ; 0 / 1 ( 0 % )        ; 0 / 1 ( 0 % )        ; 0 / 1 ( 0 % )        ; 0 / 1 ( 0 % )        ; 0 / 1 ( 0 % )        ; 0 / 1 ( 0 % )                          ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )            ; 0 / 1 ( 0 % )                  ;
; PLL                                           ; 0 / 4 ( 0 % )          ; 0 / 4 ( 0 % )        ; 0 / 4 ( 0 % )        ; 0 / 4 ( 0 % )        ; 0 / 4 ( 0 % )        ; 0 / 4 ( 0 % )        ; 0 / 4 ( 0 % )        ; 0 / 4 ( 0 % )                          ; 0 / 4 ( 0 % )          ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )          ; 0 / 4 ( 0 % )          ; 0 / 4 ( 0 % )          ; 0 / 4 ( 0 % )            ; 3 / 4 ( 75 % )                 ;
; M9K                                           ; 0 / 432 ( 0 % )        ; 0 / 432 ( 0 % )      ; 0 / 432 ( 0 % )      ; 0 / 432 ( 0 % )      ; 0 / 432 ( 0 % )      ; 0 / 432 ( 0 % )      ; 0 / 432 ( 0 % )      ; 0 / 432 ( 0 % )                        ; 102 / 432 ( 23 % )     ; 192 / 432 ( 44 % )    ; 0 / 432 ( 0 % )       ; 5 / 432 ( 1 % )       ; 0 / 432 ( 0 % )       ; 0 / 432 ( 0 % )        ; 0 / 432 ( 0 % )        ; 0 / 432 ( 0 % )        ; 0 / 432 ( 0 % )          ; 0 / 432 ( 0 % )                ;
;                                               ;                        ;                      ;                      ;                      ;                      ;                      ;                      ;                                        ;                        ;                       ;                       ;                       ;                       ;                        ;                        ;                        ;                          ;                                ;
; Connections                                   ;                        ;                      ;                      ;                      ;                      ;                      ;                      ;                                        ;                        ;                       ;                       ;                       ;                       ;                        ;                        ;                        ;                          ;                                ;
;     -- Input Connections                      ; 1975                   ; 28                   ; 28                   ; 28                   ; 28                   ; 28                   ; 28                   ; 46                                     ; 712                    ; 9949                  ; 52                    ; 2710                  ; 743                   ; 313                    ; 332                    ; 125                    ; 0                        ; 4                              ;
;     -- Registered Input Connections           ; 814                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 27                                     ; 0                      ; 28                    ; 37                    ; 2519                  ; 0                     ; 0                      ; 0                      ; 95                     ; 0                        ; 0                              ;
;     -- Output Connections                     ; 11923                  ; 7                    ; 7                    ; 7                    ; 7                    ; 7                    ; 7                    ; 1252                                   ; 72                     ; 768                   ; 78                    ; 477                   ; 24                    ; 1064                   ; 8                      ; 169                    ; 0                        ; 1252                           ;
;     -- Registered Output Connections          ; 141                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 1251                                   ; 0                      ; 0                     ; 0                     ; 421                   ; 0                     ; 0                      ; 0                      ; 169                    ; 0                        ; 0                              ;
;                                               ;                        ;                      ;                      ;                      ;                      ;                      ;                      ;                                        ;                        ;                       ;                       ;                       ;                       ;                        ;                        ;                        ;                          ;                                ;
; Internal Connections                          ;                        ;                      ;                      ;                      ;                      ;                      ;                      ;                                        ;                        ;                       ;                       ;                       ;                       ;                        ;                        ;                        ;                          ;                                ;
;     -- Total Connections                      ; 30198                  ; 36                   ; 36                   ; 36                   ; 36                   ; 36                   ; 36                   ; 1473                                   ; 2408                   ; 39163                 ; 373                   ; 18603                 ; 8688                  ; 1492                   ; 458                    ; 923                    ; 0                        ; 1259                           ;
;     -- Registered Connections                 ; 6305                   ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 1316                                   ; 0                      ; 2555                  ; 184                   ; 9361                  ; 0                     ; 0                      ; 0                      ; 655                    ; 0                        ; 0                              ;
;                                               ;                        ;                      ;                      ;                      ;                      ;                      ;                      ;                                        ;                        ;                       ;                       ;                       ;                       ;                        ;                        ;                        ;                          ;                                ;
; External Connections                          ;                        ;                      ;                      ;                      ;                      ;                      ;                      ;                                        ;                        ;                       ;                       ;                       ;                       ;                        ;                        ;                        ;                          ;                                ;
;     -- Top                                    ; 0                      ; 7                    ; 7                    ; 35                   ; 35                   ; 35                   ; 35                   ; 197                                    ; 368                    ; 10717                 ; 74                    ; 1460                  ; 24                    ; 772                    ; 8                      ; 119                    ; 0                        ; 5                              ;
;     -- HexDriver:hex_inst_0                   ; 7                      ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                                      ; 0                      ; 0                     ; 28                    ; 0                     ; 0                     ; 0                      ; 0                      ; 0                      ; 0                        ; 0                              ;
;     -- HexDriver:hex_inst_1                   ; 7                      ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                                      ; 0                      ; 0                     ; 28                    ; 0                     ; 0                     ; 0                      ; 0                      ; 0                      ; 0                        ; 0                              ;
;     -- HexDriver:hex_inst_2                   ; 35                     ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                                      ; 0                      ; 0                     ; 0                     ; 0                     ; 0                     ; 0                      ; 0                      ; 0                      ; 0                        ; 0                              ;
;     -- HexDriver:hex_inst_3                   ; 35                     ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                                      ; 0                      ; 0                     ; 0                     ; 0                     ; 0                     ; 0                      ; 0                      ; 0                      ; 0                        ; 0                              ;
;     -- HexDriver:hex_inst_4                   ; 35                     ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                                      ; 0                      ; 0                     ; 0                     ; 0                     ; 0                     ; 0                      ; 0                      ; 0                      ; 0                        ; 0                              ;
;     -- HexDriver:hex_inst_5                   ; 35                     ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                                      ; 0                      ; 0                     ; 0                     ; 0                     ; 0                     ; 0                      ; 0                      ; 0                      ; 0                        ; 0                              ;
;     -- VGA_controller:vga_controller_instance ; 197                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                                      ; 22                     ; 0                     ; 0                     ; 0                     ; 743                   ; 313                    ; 0                      ; 0                      ; 0                        ; 23                             ;
;     -- artrom:a0                              ; 368                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 22                                     ; 0                      ; 0                     ; 0                     ; 0                     ; 0                     ; 292                    ; 0                      ; 0                      ; 0                        ; 102                            ;
;     -- false_map:f0                           ; 10717                  ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                                      ; 0                      ; 0                     ; 0                     ; 0                     ; 0                     ; 0                      ; 0                      ; 0                      ; 0                        ; 0                              ;
;     -- keyboard:key1                          ; 74                     ; 28                   ; 28                   ; 0                    ; 0                    ; 0                    ; 0                    ; 0                                      ; 0                      ; 0                     ; 0                     ; 0                     ; 0                     ; 0                      ; 0                      ; 0                      ; 0                        ; 0                              ;
;     -- lab8_soc:u0                            ; 1460                   ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                                      ; 0                      ; 0                     ; 0                     ; 96                    ; 0                     ; 0                      ; 332                    ; 173                    ; 0                        ; 1126                           ;
;     -- main_menu:menu0                        ; 24                     ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 743                                    ; 0                      ; 0                     ; 0                     ; 0                     ; 0                     ; 0                      ; 0                      ; 0                      ; 0                        ; 0                              ;
;     -- rxycalc:r                              ; 772                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 313                                    ; 292                    ; 0                     ; 0                     ; 0                     ; 0                     ; 0                      ; 0                      ; 0                      ; 0                        ; 0                              ;
;     -- rxycalc:rmouse                         ; 8                      ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                                      ; 0                      ; 0                     ; 0                     ; 332                   ; 0                     ; 0                      ; 0                      ; 0                      ; 0                        ; 0                              ;
;     -- sld_hub:auto_hub                       ; 119                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                                      ; 0                      ; 0                     ; 0                     ; 173                   ; 0                     ; 0                      ; 0                      ; 2                      ; 0                        ; 0                              ;
;     -- vga_clk:vga_clk_instance               ; 0                      ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                                      ; 0                      ; 0                     ; 0                     ; 0                     ; 0                     ; 0                      ; 0                      ; 0                      ; 0                        ; 0                              ;
;     -- hard_block:auto_generated_inst         ; 5                      ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 23                                     ; 102                    ; 0                     ; 0                     ; 1126                  ; 0                     ; 0                      ; 0                      ; 0                      ; 0                        ; 0                              ;
;                                               ;                        ;                      ;                      ;                      ;                      ;                      ;                      ;                                        ;                        ;                       ;                       ;                       ;                       ;                        ;                        ;                        ;                          ;                                ;
; Partition Interface                           ;                        ;                      ;                      ;                      ;                      ;                      ;                      ;                                        ;                        ;                       ;                       ;                       ;                       ;                        ;                        ;                        ;                          ;                                ;
;     -- Input Ports                            ; 12                     ; 4                    ; 4                    ; 4                    ; 4                    ; 4                    ; 4                    ; 3                                      ; 31                     ; 48                    ; 4                     ; 37                    ; 20                    ; 20                     ; 20                     ; 62                     ; 1                        ; 4                              ;
;     -- Output Ports                           ; 113                    ; 7                    ; 7                    ; 7                    ; 7                    ; 7                    ; 7                    ; 24                                     ; 48                     ; 768                   ; 8                     ; 76                    ; 24                    ; 20                     ; 20                     ; 79                     ; 1                        ; 6                              ;
;     -- Bidir Ports                            ; 48                     ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                                      ; 0                      ; 0                     ; 0                     ; 48                    ; 0                     ; 0                      ; 0                      ; 0                      ; 0                        ; 0                              ;
;                                               ;                        ;                      ;                      ;                      ;                      ;                      ;                      ;                                        ;                        ;                       ;                       ;                       ;                       ;                        ;                        ;                        ;                          ;                                ;
; Registered Ports                              ;                        ;                      ;                      ;                      ;                      ;                      ;                      ;                                        ;                        ;                       ;                       ;                       ;                       ;                        ;                        ;                        ;                          ;                                ;
;     -- Registered Input Ports                 ; 0                      ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 2                                      ; 0                      ; 7                     ; 2                     ; 6                     ; 0                     ; 0                      ; 0                      ; 3                      ; 0                        ; 0                              ;
;     -- Registered Output Ports                ; 0                      ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 23                                     ; 0                      ; 0                     ; 0                     ; 66                    ; 0                     ; 0                      ; 0                      ; 40                     ; 0                        ; 0                              ;
;                                               ;                        ;                      ;                      ;                      ;                      ;                      ;                      ;                                        ;                        ;                       ;                       ;                       ;                       ;                        ;                        ;                        ;                          ;                                ;
; Port Connectivity                             ;                        ;                      ;                      ;                      ;                      ;                      ;                      ;                                        ;                        ;                       ;                       ;                       ;                       ;                        ;                        ;                        ;                          ;                                ;
;     -- Input Ports driven by GND              ; 0                      ; 0                    ; 0                    ; 0                    ; 1                    ; 0                    ; 1                    ; 0                                      ; 0                      ; 5                     ; 0                     ; 0                     ; 0                     ; 0                      ; 0                      ; 2                      ; 0                        ; 0                              ;
;     -- Output Ports driven by GND             ; 0                      ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 1                                      ; 0                      ; 0                     ; 0                     ; 0                     ; 2                     ; 0                      ; 0                      ; 29                     ; 0                        ; 0                              ;
;     -- Input Ports driven by VCC              ; 0                      ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                                      ; 0                      ; 0                     ; 0                     ; 1                     ; 0                     ; 0                      ; 0                      ; 0                      ; 0                        ; 0                              ;
;     -- Output Ports driven by VCC             ; 0                      ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                                      ; 0                      ; 0                     ; 0                     ; 1                     ; 0                     ; 0                      ; 0                      ; 0                      ; 0                        ; 0                              ;
;     -- Input Ports with no Source             ; 0                      ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                                      ; 0                      ; 0                     ; 0                     ; 0                     ; 0                     ; 0                      ; 0                      ; 47                     ; 0                        ; 0                              ;
;     -- Output Ports with no Source            ; 0                      ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                                      ; 0                      ; 0                     ; 0                     ; 0                     ; 0                     ; 0                      ; 0                      ; 0                      ; 0                        ; 0                              ;
;     -- Input Ports with no Fanout             ; 0                      ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 1                                      ; 0                      ; 13                    ; 0                     ; 15                    ; 0                     ; 0                      ; 0                      ; 52                     ; 0                        ; 2                              ;
;     -- Output Ports with no Fanout            ; 0                      ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                                      ; 0                      ; 0                     ; 0                     ; 12                    ; 0                     ; 0                      ; 12                     ; 44                     ; 0                        ; 0                              ;
+-----------------------------------------------+------------------------+----------------------+----------------------+----------------------+----------------------+----------------------+----------------------+----------------------------------------+------------------------+-----------------------+-----------------------+-----------------------+-----------------------+------------------------+------------------------+------------------------+--------------------------+--------------------------------+
Note: Resource usage numbers presented for Partitions containing post-synthesis logic are estimates.  For Partitions containing post-fit logic, resource usage numbers are accurate based on previous placement information.  Actual Fitter results may vary depending on current Fitter Preservation Level assignments.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Pin Processing                                                                                                                                             ;
+-----------------------------------------------------------+----------------------------------------+---------------+-------------------+---------------------------------------------+
; Name                                                      ; Partition                              ; Type          ; Location          ; Status                                      ;
+-----------------------------------------------------------+----------------------------------------+---------------+-------------------+---------------------------------------------+
; CLOCK_50                                                  ; Top                                    ; Input Port    ; n/a               ;                                             ;
;     -- CLOCK_50                                           ; Top                                    ; Input Pad     ; Unplaced          ; Synthesized                                 ;
;     -- CLOCK_50~input                                     ; Top                                    ; Input Buffer  ; Unplaced          ; Synthesized                                 ;
;                                                           ;                                        ;               ;                   ;                                             ;
; DRAM_ADDR[0]                                              ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- DRAM_ADDR[0]                                       ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- DRAM_ADDR[0]~output                                ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;     -- lab8_soc:u0|sdram_wire_addr[0]                     ; lab8_soc:u0                            ; Output Port   ; n/a               ;                                             ;
;                                                           ;                                        ;               ;                   ;                                             ;
; DRAM_ADDR[10]                                             ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- DRAM_ADDR[10]                                      ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- DRAM_ADDR[10]~output                               ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;     -- lab8_soc:u0|sdram_wire_addr[10]                    ; lab8_soc:u0                            ; Output Port   ; n/a               ;                                             ;
;                                                           ;                                        ;               ;                   ;                                             ;
; DRAM_ADDR[11]                                             ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- DRAM_ADDR[11]                                      ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- DRAM_ADDR[11]~output                               ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;     -- lab8_soc:u0|sdram_wire_addr[11]                    ; lab8_soc:u0                            ; Output Port   ; n/a               ;                                             ;
;                                                           ;                                        ;               ;                   ;                                             ;
; DRAM_ADDR[12]                                             ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- DRAM_ADDR[12]                                      ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- DRAM_ADDR[12]~output                               ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;     -- lab8_soc:u0|sdram_wire_addr[12]                    ; lab8_soc:u0                            ; Output Port   ; n/a               ;                                             ;
;                                                           ;                                        ;               ;                   ;                                             ;
; DRAM_ADDR[1]                                              ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- DRAM_ADDR[1]                                       ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- DRAM_ADDR[1]~output                                ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;     -- lab8_soc:u0|sdram_wire_addr[1]                     ; lab8_soc:u0                            ; Output Port   ; n/a               ;                                             ;
;                                                           ;                                        ;               ;                   ;                                             ;
; DRAM_ADDR[2]                                              ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- DRAM_ADDR[2]                                       ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- DRAM_ADDR[2]~output                                ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;     -- lab8_soc:u0|sdram_wire_addr[2]                     ; lab8_soc:u0                            ; Output Port   ; n/a               ;                                             ;
;                                                           ;                                        ;               ;                   ;                                             ;
; DRAM_ADDR[3]                                              ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- DRAM_ADDR[3]                                       ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- DRAM_ADDR[3]~output                                ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;     -- lab8_soc:u0|sdram_wire_addr[3]                     ; lab8_soc:u0                            ; Output Port   ; n/a               ;                                             ;
;                                                           ;                                        ;               ;                   ;                                             ;
; DRAM_ADDR[4]                                              ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- DRAM_ADDR[4]                                       ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- DRAM_ADDR[4]~output                                ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;     -- lab8_soc:u0|sdram_wire_addr[4]                     ; lab8_soc:u0                            ; Output Port   ; n/a               ;                                             ;
;                                                           ;                                        ;               ;                   ;                                             ;
; DRAM_ADDR[5]                                              ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- DRAM_ADDR[5]                                       ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- DRAM_ADDR[5]~output                                ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;     -- lab8_soc:u0|sdram_wire_addr[5]                     ; lab8_soc:u0                            ; Output Port   ; n/a               ;                                             ;
;                                                           ;                                        ;               ;                   ;                                             ;
; DRAM_ADDR[6]                                              ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- DRAM_ADDR[6]                                       ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- DRAM_ADDR[6]~output                                ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;     -- lab8_soc:u0|sdram_wire_addr[6]                     ; lab8_soc:u0                            ; Output Port   ; n/a               ;                                             ;
;                                                           ;                                        ;               ;                   ;                                             ;
; DRAM_ADDR[7]                                              ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- DRAM_ADDR[7]                                       ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- DRAM_ADDR[7]~output                                ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;     -- lab8_soc:u0|sdram_wire_addr[7]                     ; lab8_soc:u0                            ; Output Port   ; n/a               ;                                             ;
;                                                           ;                                        ;               ;                   ;                                             ;
; DRAM_ADDR[8]                                              ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- DRAM_ADDR[8]                                       ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- DRAM_ADDR[8]~output                                ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;     -- lab8_soc:u0|sdram_wire_addr[8]                     ; lab8_soc:u0                            ; Output Port   ; n/a               ;                                             ;
;                                                           ;                                        ;               ;                   ;                                             ;
; DRAM_ADDR[9]                                              ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- DRAM_ADDR[9]                                       ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- DRAM_ADDR[9]~output                                ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;     -- lab8_soc:u0|sdram_wire_addr[9]                     ; lab8_soc:u0                            ; Output Port   ; n/a               ;                                             ;
;                                                           ;                                        ;               ;                   ;                                             ;
; DRAM_BA[0]                                                ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- DRAM_BA[0]                                         ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- DRAM_BA[0]~output                                  ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;     -- lab8_soc:u0|sdram_wire_ba[0]                       ; lab8_soc:u0                            ; Output Port   ; n/a               ;                                             ;
;                                                           ;                                        ;               ;                   ;                                             ;
; DRAM_BA[1]                                                ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- DRAM_BA[1]                                         ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- DRAM_BA[1]~output                                  ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;     -- lab8_soc:u0|sdram_wire_ba[1]                       ; lab8_soc:u0                            ; Output Port   ; n/a               ;                                             ;
;                                                           ;                                        ;               ;                   ;                                             ;
; DRAM_CAS_N                                                ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- DRAM_CAS_N                                         ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- DRAM_CAS_N~output                                  ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;     -- lab8_soc:u0|sdram_wire_cas_n                       ; lab8_soc:u0                            ; Output Port   ; n/a               ;                                             ;
;                                                           ;                                        ;               ;                   ;                                             ;
; DRAM_CKE                                                  ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- DRAM_CKE                                           ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- DRAM_CKE~output                                    ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;     -- lab8_soc:u0|sdram_wire_cke                         ; lab8_soc:u0                            ; Output Port   ; n/a               ;                                             ;
;                                                           ;                                        ;               ;                   ;                                             ;
; DRAM_CLK                                                  ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- DRAM_CLK                                           ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- DRAM_CLK~output                                    ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;     -- lab8_soc:u0|sdram_clk_clk                          ; lab8_soc:u0                            ; Output Port   ; n/a               ;                                             ;
;                                                           ;                                        ;               ;                   ;                                             ;
; DRAM_CS_N                                                 ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- DRAM_CS_N                                          ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- DRAM_CS_N~output                                   ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;     -- lab8_soc:u0|sdram_wire_cs_n                        ; lab8_soc:u0                            ; Output Port   ; n/a               ;                                             ;
;                                                           ;                                        ;               ;                   ;                                             ;
; DRAM_DQM[0]                                               ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- DRAM_DQM[0]                                        ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- DRAM_DQM[0]~output                                 ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;     -- lab8_soc:u0|sdram_wire_dqm[0]                      ; lab8_soc:u0                            ; Output Port   ; n/a               ;                                             ;
;                                                           ;                                        ;               ;                   ;                                             ;
; DRAM_DQM[1]                                               ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- DRAM_DQM[1]                                        ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- DRAM_DQM[1]~output                                 ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;     -- lab8_soc:u0|sdram_wire_dqm[1]                      ; lab8_soc:u0                            ; Output Port   ; n/a               ;                                             ;
;                                                           ;                                        ;               ;                   ;                                             ;
; DRAM_DQM[2]                                               ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- DRAM_DQM[2]                                        ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- DRAM_DQM[2]~output                                 ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;     -- lab8_soc:u0|sdram_wire_dqm[2]                      ; lab8_soc:u0                            ; Output Port   ; n/a               ;                                             ;
;                                                           ;                                        ;               ;                   ;                                             ;
; DRAM_DQM[3]                                               ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- DRAM_DQM[3]                                        ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- DRAM_DQM[3]~output                                 ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;     -- lab8_soc:u0|sdram_wire_dqm[3]                      ; lab8_soc:u0                            ; Output Port   ; n/a               ;                                             ;
;                                                           ;                                        ;               ;                   ;                                             ;
; DRAM_DQ[0]                                                ; Top                                    ; Bidir Port    ; n/a               ;                                             ;
;     -- lab8_soc:u0|sdram_wire_dq[0]                       ; lab8_soc:u0                            ; Bidir Port    ; n/a               ;                                             ;
;     -- DRAM_DQ[0]                                         ; lab8_soc:u0                            ; Bidir Pad     ; IOPAD_X0_Y13_N0   ; Preserved from Post-Fit or Imported Netlist ;
;     -- lab8_soc:u0|sdram_wire_dq[0]~output                ; lab8_soc:u0                            ; Output Buffer ; IOOBUF_X0_Y13_N2  ; Preserved from Post-Fit or Imported Netlist ;
;                                                           ;                                        ;               ;                   ;                                             ;
; DRAM_DQ[10]                                               ; Top                                    ; Bidir Port    ; n/a               ;                                             ;
;     -- lab8_soc:u0|sdram_wire_dq[10]                      ; lab8_soc:u0                            ; Bidir Port    ; n/a               ;                                             ;
;     -- DRAM_DQ[10]                                        ; lab8_soc:u0                            ; Bidir Pad     ; IOPAD_X0_Y27_N21  ; Preserved from Post-Fit or Imported Netlist ;
;     -- lab8_soc:u0|sdram_wire_dq[10]~output               ; lab8_soc:u0                            ; Output Buffer ; IOOBUF_X0_Y27_N23 ; Preserved from Post-Fit or Imported Netlist ;
;                                                           ;                                        ;               ;                   ;                                             ;
; DRAM_DQ[11]                                               ; Top                                    ; Bidir Port    ; n/a               ;                                             ;
;     -- lab8_soc:u0|sdram_wire_dq[11]                      ; lab8_soc:u0                            ; Bidir Port    ; n/a               ;                                             ;
;     -- DRAM_DQ[11]                                        ; lab8_soc:u0                            ; Bidir Pad     ; IOPAD_X0_Y19_N7   ; Preserved from Post-Fit or Imported Netlist ;
;     -- lab8_soc:u0|sdram_wire_dq[11]~output               ; lab8_soc:u0                            ; Output Buffer ; IOOBUF_X0_Y19_N9  ; Preserved from Post-Fit or Imported Netlist ;
;                                                           ;                                        ;               ;                   ;                                             ;
; DRAM_DQ[12]                                               ; Top                                    ; Bidir Port    ; n/a               ;                                             ;
;     -- lab8_soc:u0|sdram_wire_dq[12]                      ; lab8_soc:u0                            ; Bidir Port    ; n/a               ;                                             ;
;     -- DRAM_DQ[12]                                        ; lab8_soc:u0                            ; Bidir Pad     ; IOPAD_X0_Y27_N14  ; Preserved from Post-Fit or Imported Netlist ;
;     -- lab8_soc:u0|sdram_wire_dq[12]~output               ; lab8_soc:u0                            ; Output Buffer ; IOOBUF_X0_Y27_N16 ; Preserved from Post-Fit or Imported Netlist ;
;                                                           ;                                        ;               ;                   ;                                             ;
; DRAM_DQ[13]                                               ; Top                                    ; Bidir Port    ; n/a               ;                                             ;
;     -- lab8_soc:u0|sdram_wire_dq[13]                      ; lab8_soc:u0                            ; Bidir Port    ; n/a               ;                                             ;
;     -- DRAM_DQ[13]                                        ; lab8_soc:u0                            ; Bidir Pad     ; IOPAD_X0_Y23_N14  ; Preserved from Post-Fit or Imported Netlist ;
;     -- lab8_soc:u0|sdram_wire_dq[13]~output               ; lab8_soc:u0                            ; Output Buffer ; IOOBUF_X0_Y23_N16 ; Preserved from Post-Fit or Imported Netlist ;
;                                                           ;                                        ;               ;                   ;                                             ;
; DRAM_DQ[14]                                               ; Top                                    ; Bidir Port    ; n/a               ;                                             ;
;     -- lab8_soc:u0|sdram_wire_dq[14]                      ; lab8_soc:u0                            ; Bidir Port    ; n/a               ;                                             ;
;     -- DRAM_DQ[14]                                        ; lab8_soc:u0                            ; Bidir Pad     ; IOPAD_X0_Y21_N21  ; Preserved from Post-Fit or Imported Netlist ;
;     -- lab8_soc:u0|sdram_wire_dq[14]~output               ; lab8_soc:u0                            ; Output Buffer ; IOOBUF_X0_Y21_N23 ; Preserved from Post-Fit or Imported Netlist ;
;                                                           ;                                        ;               ;                   ;                                             ;
; DRAM_DQ[15]                                               ; Top                                    ; Bidir Port    ; n/a               ;                                             ;
;     -- lab8_soc:u0|sdram_wire_dq[15]                      ; lab8_soc:u0                            ; Bidir Port    ; n/a               ;                                             ;
;     -- DRAM_DQ[15]                                        ; lab8_soc:u0                            ; Bidir Pad     ; IOPAD_X0_Y24_N21  ; Preserved from Post-Fit or Imported Netlist ;
;     -- lab8_soc:u0|sdram_wire_dq[15]~output               ; lab8_soc:u0                            ; Output Buffer ; IOOBUF_X0_Y24_N23 ; Preserved from Post-Fit or Imported Netlist ;
;                                                           ;                                        ;               ;                   ;                                             ;
; DRAM_DQ[16]                                               ; Top                                    ; Bidir Port    ; n/a               ;                                             ;
;     -- lab8_soc:u0|sdram_wire_dq[16]                      ; lab8_soc:u0                            ; Bidir Port    ; n/a               ;                                             ;
;     -- DRAM_DQ[16]                                        ; lab8_soc:u0                            ; Bidir Pad     ; IOPAD_X0_Y45_N14  ; Preserved from Post-Fit or Imported Netlist ;
;     -- lab8_soc:u0|sdram_wire_dq[16]~output               ; lab8_soc:u0                            ; Output Buffer ; IOOBUF_X0_Y45_N16 ; Preserved from Post-Fit or Imported Netlist ;
;                                                           ;                                        ;               ;                   ;                                             ;
; DRAM_DQ[17]                                               ; Top                                    ; Bidir Port    ; n/a               ;                                             ;
;     -- lab8_soc:u0|sdram_wire_dq[17]                      ; lab8_soc:u0                            ; Bidir Port    ; n/a               ;                                             ;
;     -- DRAM_DQ[17]                                        ; lab8_soc:u0                            ; Bidir Pad     ; IOPAD_X0_Y48_N7   ; Preserved from Post-Fit or Imported Netlist ;
;     -- lab8_soc:u0|sdram_wire_dq[17]~output               ; lab8_soc:u0                            ; Output Buffer ; IOOBUF_X0_Y48_N9  ; Preserved from Post-Fit or Imported Netlist ;
;                                                           ;                                        ;               ;                   ;                                             ;
; DRAM_DQ[18]                                               ; Top                                    ; Bidir Port    ; n/a               ;                                             ;
;     -- lab8_soc:u0|sdram_wire_dq[18]                      ; lab8_soc:u0                            ; Bidir Port    ; n/a               ;                                             ;
;     -- DRAM_DQ[18]                                        ; lab8_soc:u0                            ; Bidir Pad     ; IOPAD_X0_Y43_N14  ; Preserved from Post-Fit or Imported Netlist ;
;     -- lab8_soc:u0|sdram_wire_dq[18]~output               ; lab8_soc:u0                            ; Output Buffer ; IOOBUF_X0_Y43_N16 ; Preserved from Post-Fit or Imported Netlist ;
;                                                           ;                                        ;               ;                   ;                                             ;
; DRAM_DQ[19]                                               ; Top                                    ; Bidir Port    ; n/a               ;                                             ;
;     -- lab8_soc:u0|sdram_wire_dq[19]                      ; lab8_soc:u0                            ; Bidir Port    ; n/a               ;                                             ;
;     -- DRAM_DQ[19]                                        ; lab8_soc:u0                            ; Bidir Pad     ; IOPAD_X0_Y46_N21  ; Preserved from Post-Fit or Imported Netlist ;
;     -- lab8_soc:u0|sdram_wire_dq[19]~output               ; lab8_soc:u0                            ; Output Buffer ; IOOBUF_X0_Y46_N23 ; Preserved from Post-Fit or Imported Netlist ;
;                                                           ;                                        ;               ;                   ;                                             ;
; DRAM_DQ[1]                                                ; Top                                    ; Bidir Port    ; n/a               ;                                             ;
;     -- lab8_soc:u0|sdram_wire_dq[1]                       ; lab8_soc:u0                            ; Bidir Port    ; n/a               ;                                             ;
;     -- DRAM_DQ[1]                                         ; lab8_soc:u0                            ; Bidir Pad     ; IOPAD_X0_Y26_N14  ; Preserved from Post-Fit or Imported Netlist ;
;     -- lab8_soc:u0|sdram_wire_dq[1]~output                ; lab8_soc:u0                            ; Output Buffer ; IOOBUF_X0_Y26_N16 ; Preserved from Post-Fit or Imported Netlist ;
;                                                           ;                                        ;               ;                   ;                                             ;
; DRAM_DQ[20]                                               ; Top                                    ; Bidir Port    ; n/a               ;                                             ;
;     -- lab8_soc:u0|sdram_wire_dq[20]                      ; lab8_soc:u0                            ; Bidir Port    ; n/a               ;                                             ;
;     -- DRAM_DQ[20]                                        ; lab8_soc:u0                            ; Bidir Pad     ; IOPAD_X0_Y46_N14  ; Preserved from Post-Fit or Imported Netlist ;
;     -- lab8_soc:u0|sdram_wire_dq[20]~output               ; lab8_soc:u0                            ; Output Buffer ; IOOBUF_X0_Y46_N16 ; Preserved from Post-Fit or Imported Netlist ;
;                                                           ;                                        ;               ;                   ;                                             ;
; DRAM_DQ[21]                                               ; Top                                    ; Bidir Port    ; n/a               ;                                             ;
;     -- lab8_soc:u0|sdram_wire_dq[21]                      ; lab8_soc:u0                            ; Bidir Port    ; n/a               ;                                             ;
;     -- DRAM_DQ[21]                                        ; lab8_soc:u0                            ; Bidir Pad     ; IOPAD_X0_Y52_N21  ; Preserved from Post-Fit or Imported Netlist ;
;     -- lab8_soc:u0|sdram_wire_dq[21]~output               ; lab8_soc:u0                            ; Output Buffer ; IOOBUF_X0_Y52_N23 ; Preserved from Post-Fit or Imported Netlist ;
;                                                           ;                                        ;               ;                   ;                                             ;
; DRAM_DQ[22]                                               ; Top                                    ; Bidir Port    ; n/a               ;                                             ;
;     -- lab8_soc:u0|sdram_wire_dq[22]                      ; lab8_soc:u0                            ; Bidir Port    ; n/a               ;                                             ;
;     -- DRAM_DQ[22]                                        ; lab8_soc:u0                            ; Bidir Pad     ; IOPAD_X0_Y45_N21  ; Preserved from Post-Fit or Imported Netlist ;
;     -- lab8_soc:u0|sdram_wire_dq[22]~output               ; lab8_soc:u0                            ; Output Buffer ; IOOBUF_X0_Y45_N23 ; Preserved from Post-Fit or Imported Netlist ;
;                                                           ;                                        ;               ;                   ;                                             ;
; DRAM_DQ[23]                                               ; Top                                    ; Bidir Port    ; n/a               ;                                             ;
;     -- lab8_soc:u0|sdram_wire_dq[23]                      ; lab8_soc:u0                            ; Bidir Port    ; n/a               ;                                             ;
;     -- DRAM_DQ[23]                                        ; lab8_soc:u0                            ; Bidir Pad     ; IOPAD_X0_Y47_N14  ; Preserved from Post-Fit or Imported Netlist ;
;     -- lab8_soc:u0|sdram_wire_dq[23]~output               ; lab8_soc:u0                            ; Output Buffer ; IOOBUF_X0_Y47_N16 ; Preserved from Post-Fit or Imported Netlist ;
;                                                           ;                                        ;               ;                   ;                                             ;
; DRAM_DQ[24]                                               ; Top                                    ; Bidir Port    ; n/a               ;                                             ;
;     -- lab8_soc:u0|sdram_wire_dq[24]                      ; lab8_soc:u0                            ; Bidir Port    ; n/a               ;                                             ;
;     -- DRAM_DQ[24]                                        ; lab8_soc:u0                            ; Bidir Pad     ; IOPAD_X0_Y24_N0   ; Preserved from Post-Fit or Imported Netlist ;
;     -- lab8_soc:u0|sdram_wire_dq[24]~output               ; lab8_soc:u0                            ; Output Buffer ; IOOBUF_X0_Y24_N2  ; Preserved from Post-Fit or Imported Netlist ;
;                                                           ;                                        ;               ;                   ;                                             ;
; DRAM_DQ[25]                                               ; Top                                    ; Bidir Port    ; n/a               ;                                             ;
;     -- lab8_soc:u0|sdram_wire_dq[25]                      ; lab8_soc:u0                            ; Bidir Port    ; n/a               ;                                             ;
;     -- DRAM_DQ[25]                                        ; lab8_soc:u0                            ; Bidir Pad     ; IOPAD_X0_Y35_N14  ; Preserved from Post-Fit or Imported Netlist ;
;     -- lab8_soc:u0|sdram_wire_dq[25]~output               ; lab8_soc:u0                            ; Output Buffer ; IOOBUF_X0_Y35_N16 ; Preserved from Post-Fit or Imported Netlist ;
;                                                           ;                                        ;               ;                   ;                                             ;
; DRAM_DQ[26]                                               ; Top                                    ; Bidir Port    ; n/a               ;                                             ;
;     -- lab8_soc:u0|sdram_wire_dq[26]                      ; lab8_soc:u0                            ; Bidir Port    ; n/a               ;                                             ;
;     -- DRAM_DQ[26]                                        ; lab8_soc:u0                            ; Bidir Pad     ; IOPAD_X0_Y35_N7   ; Preserved from Post-Fit or Imported Netlist ;
;     -- lab8_soc:u0|sdram_wire_dq[26]~output               ; lab8_soc:u0                            ; Output Buffer ; IOOBUF_X0_Y35_N9  ; Preserved from Post-Fit or Imported Netlist ;
;                                                           ;                                        ;               ;                   ;                                             ;
; DRAM_DQ[27]                                               ; Top                                    ; Bidir Port    ; n/a               ;                                             ;
;     -- lab8_soc:u0|sdram_wire_dq[27]                      ; lab8_soc:u0                            ; Bidir Port    ; n/a               ;                                             ;
;     -- DRAM_DQ[27]                                        ; lab8_soc:u0                            ; Bidir Pad     ; IOPAD_X0_Y35_N0   ; Preserved from Post-Fit or Imported Netlist ;
;     -- lab8_soc:u0|sdram_wire_dq[27]~output               ; lab8_soc:u0                            ; Output Buffer ; IOOBUF_X0_Y35_N2  ; Preserved from Post-Fit or Imported Netlist ;
;                                                           ;                                        ;               ;                   ;                                             ;
; DRAM_DQ[28]                                               ; Top                                    ; Bidir Port    ; n/a               ;                                             ;
;     -- lab8_soc:u0|sdram_wire_dq[28]                      ; lab8_soc:u0                            ; Bidir Port    ; n/a               ;                                             ;
;     -- DRAM_DQ[28]                                        ; lab8_soc:u0                            ; Bidir Pad     ; IOPAD_X0_Y34_N21  ; Preserved from Post-Fit or Imported Netlist ;
;     -- lab8_soc:u0|sdram_wire_dq[28]~output               ; lab8_soc:u0                            ; Output Buffer ; IOOBUF_X0_Y34_N23 ; Preserved from Post-Fit or Imported Netlist ;
;                                                           ;                                        ;               ;                   ;                                             ;
; DRAM_DQ[29]                                               ; Top                                    ; Bidir Port    ; n/a               ;                                             ;
;     -- lab8_soc:u0|sdram_wire_dq[29]                      ; lab8_soc:u0                            ; Bidir Port    ; n/a               ;                                             ;
;     -- DRAM_DQ[29]                                        ; lab8_soc:u0                            ; Bidir Pad     ; IOPAD_X0_Y32_N14  ; Preserved from Post-Fit or Imported Netlist ;
;     -- lab8_soc:u0|sdram_wire_dq[29]~output               ; lab8_soc:u0                            ; Output Buffer ; IOOBUF_X0_Y32_N16 ; Preserved from Post-Fit or Imported Netlist ;
;                                                           ;                                        ;               ;                   ;                                             ;
; DRAM_DQ[2]                                                ; Top                                    ; Bidir Port    ; n/a               ;                                             ;
;     -- lab8_soc:u0|sdram_wire_dq[2]                       ; lab8_soc:u0                            ; Bidir Port    ; n/a               ;                                             ;
;     -- DRAM_DQ[2]                                         ; lab8_soc:u0                            ; Bidir Pad     ; IOPAD_X0_Y29_N14  ; Preserved from Post-Fit or Imported Netlist ;
;     -- lab8_soc:u0|sdram_wire_dq[2]~output                ; lab8_soc:u0                            ; Output Buffer ; IOOBUF_X0_Y29_N16 ; Preserved from Post-Fit or Imported Netlist ;
;                                                           ;                                        ;               ;                   ;                                             ;
; DRAM_DQ[30]                                               ; Top                                    ; Bidir Port    ; n/a               ;                                             ;
;     -- lab8_soc:u0|sdram_wire_dq[30]                      ; lab8_soc:u0                            ; Bidir Port    ; n/a               ;                                             ;
;     -- DRAM_DQ[30]                                        ; lab8_soc:u0                            ; Bidir Pad     ; IOPAD_X0_Y34_N14  ; Preserved from Post-Fit or Imported Netlist ;
;     -- lab8_soc:u0|sdram_wire_dq[30]~output               ; lab8_soc:u0                            ; Output Buffer ; IOOBUF_X0_Y34_N16 ; Preserved from Post-Fit or Imported Netlist ;
;                                                           ;                                        ;               ;                   ;                                             ;
; DRAM_DQ[31]                                               ; Top                                    ; Bidir Port    ; n/a               ;                                             ;
;     -- lab8_soc:u0|sdram_wire_dq[31]                      ; lab8_soc:u0                            ; Bidir Port    ; n/a               ;                                             ;
;     -- DRAM_DQ[31]                                        ; lab8_soc:u0                            ; Bidir Pad     ; IOPAD_X0_Y30_N7   ; Preserved from Post-Fit or Imported Netlist ;
;     -- lab8_soc:u0|sdram_wire_dq[31]~output               ; lab8_soc:u0                            ; Output Buffer ; IOOBUF_X0_Y30_N9  ; Preserved from Post-Fit or Imported Netlist ;
;                                                           ;                                        ;               ;                   ;                                             ;
; DRAM_DQ[3]                                                ; Top                                    ; Bidir Port    ; n/a               ;                                             ;
;     -- lab8_soc:u0|sdram_wire_dq[3]                       ; lab8_soc:u0                            ; Bidir Port    ; n/a               ;                                             ;
;     -- DRAM_DQ[3]                                         ; lab8_soc:u0                            ; Bidir Pad     ; IOPAD_X0_Y25_N14  ; Preserved from Post-Fit or Imported Netlist ;
;     -- lab8_soc:u0|sdram_wire_dq[3]~output                ; lab8_soc:u0                            ; Output Buffer ; IOOBUF_X0_Y25_N16 ; Preserved from Post-Fit or Imported Netlist ;
;                                                           ;                                        ;               ;                   ;                                             ;
; DRAM_DQ[4]                                                ; Top                                    ; Bidir Port    ; n/a               ;                                             ;
;     -- lab8_soc:u0|sdram_wire_dq[4]                       ; lab8_soc:u0                            ; Bidir Port    ; n/a               ;                                             ;
;     -- DRAM_DQ[4]                                         ; lab8_soc:u0                            ; Bidir Pad     ; IOPAD_X0_Y29_N21  ; Preserved from Post-Fit or Imported Netlist ;
;     -- lab8_soc:u0|sdram_wire_dq[4]~output                ; lab8_soc:u0                            ; Output Buffer ; IOOBUF_X0_Y29_N23 ; Preserved from Post-Fit or Imported Netlist ;
;                                                           ;                                        ;               ;                   ;                                             ;
; DRAM_DQ[5]                                                ; Top                                    ; Bidir Port    ; n/a               ;                                             ;
;     -- lab8_soc:u0|sdram_wire_dq[5]                       ; lab8_soc:u0                            ; Bidir Port    ; n/a               ;                                             ;
;     -- DRAM_DQ[5]                                         ; lab8_soc:u0                            ; Bidir Pad     ; IOPAD_X0_Y28_N14  ; Preserved from Post-Fit or Imported Netlist ;
;     -- lab8_soc:u0|sdram_wire_dq[5]~output                ; lab8_soc:u0                            ; Output Buffer ; IOOBUF_X0_Y28_N16 ; Preserved from Post-Fit or Imported Netlist ;
;                                                           ;                                        ;               ;                   ;                                             ;
; DRAM_DQ[6]                                                ; Top                                    ; Bidir Port    ; n/a               ;                                             ;
;     -- lab8_soc:u0|sdram_wire_dq[6]                       ; lab8_soc:u0                            ; Bidir Port    ; n/a               ;                                             ;
;     -- DRAM_DQ[6]                                         ; lab8_soc:u0                            ; Bidir Pad     ; IOPAD_X0_Y28_N21  ; Preserved from Post-Fit or Imported Netlist ;
;     -- lab8_soc:u0|sdram_wire_dq[6]~output                ; lab8_soc:u0                            ; Output Buffer ; IOOBUF_X0_Y28_N23 ; Preserved from Post-Fit or Imported Netlist ;
;                                                           ;                                        ;               ;                   ;                                             ;
; DRAM_DQ[7]                                                ; Top                                    ; Bidir Port    ; n/a               ;                                             ;
;     -- lab8_soc:u0|sdram_wire_dq[7]                       ; lab8_soc:u0                            ; Bidir Port    ; n/a               ;                                             ;
;     -- DRAM_DQ[7]                                         ; lab8_soc:u0                            ; Bidir Pad     ; IOPAD_X0_Y34_N7   ; Preserved from Post-Fit or Imported Netlist ;
;     -- lab8_soc:u0|sdram_wire_dq[7]~output                ; lab8_soc:u0                            ; Output Buffer ; IOOBUF_X0_Y34_N9  ; Preserved from Post-Fit or Imported Netlist ;
;                                                           ;                                        ;               ;                   ;                                             ;
; DRAM_DQ[8]                                                ; Top                                    ; Bidir Port    ; n/a               ;                                             ;
;     -- lab8_soc:u0|sdram_wire_dq[8]                       ; lab8_soc:u0                            ; Bidir Port    ; n/a               ;                                             ;
;     -- DRAM_DQ[8]                                         ; lab8_soc:u0                            ; Bidir Pad     ; IOPAD_X0_Y24_N14  ; Preserved from Post-Fit or Imported Netlist ;
;     -- lab8_soc:u0|sdram_wire_dq[8]~output                ; lab8_soc:u0                            ; Output Buffer ; IOOBUF_X0_Y24_N16 ; Preserved from Post-Fit or Imported Netlist ;
;                                                           ;                                        ;               ;                   ;                                             ;
; DRAM_DQ[9]                                                ; Top                                    ; Bidir Port    ; n/a               ;                                             ;
;     -- lab8_soc:u0|sdram_wire_dq[9]                       ; lab8_soc:u0                            ; Bidir Port    ; n/a               ;                                             ;
;     -- DRAM_DQ[9]                                         ; lab8_soc:u0                            ; Bidir Pad     ; IOPAD_X0_Y24_N7   ; Preserved from Post-Fit or Imported Netlist ;
;     -- lab8_soc:u0|sdram_wire_dq[9]~output                ; lab8_soc:u0                            ; Output Buffer ; IOOBUF_X0_Y24_N9  ; Preserved from Post-Fit or Imported Netlist ;
;                                                           ;                                        ;               ;                   ;                                             ;
; DRAM_RAS_N                                                ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- DRAM_RAS_N                                         ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- DRAM_RAS_N~output                                  ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;     -- lab8_soc:u0|sdram_wire_ras_n                       ; lab8_soc:u0                            ; Output Port   ; n/a               ;                                             ;
;                                                           ;                                        ;               ;                   ;                                             ;
; DRAM_WE_N                                                 ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- DRAM_WE_N                                          ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- DRAM_WE_N~output                                   ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;     -- lab8_soc:u0|sdram_wire_we_n                        ; lab8_soc:u0                            ; Output Port   ; n/a               ;                                             ;
;                                                           ;                                        ;               ;                   ;                                             ;
; HEX0[0]                                                   ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- HEX0[0]                                            ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- HEX0[0]~output                                     ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;     -- HexDriver:hex_inst_0|Out0[0]                       ; HexDriver:hex_inst_0                   ; Output Port   ; n/a               ;                                             ;
;                                                           ;                                        ;               ;                   ;                                             ;
; HEX0[1]                                                   ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- HEX0[1]                                            ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- HEX0[1]~output                                     ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;     -- HexDriver:hex_inst_0|Out0[1]                       ; HexDriver:hex_inst_0                   ; Output Port   ; n/a               ;                                             ;
;                                                           ;                                        ;               ;                   ;                                             ;
; HEX0[2]                                                   ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- HEX0[2]                                            ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- HEX0[2]~output                                     ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;     -- HexDriver:hex_inst_0|Out0[2]                       ; HexDriver:hex_inst_0                   ; Output Port   ; n/a               ;                                             ;
;                                                           ;                                        ;               ;                   ;                                             ;
; HEX0[3]                                                   ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- HEX0[3]                                            ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- HEX0[3]~output                                     ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;     -- HexDriver:hex_inst_0|Out0[3]                       ; HexDriver:hex_inst_0                   ; Output Port   ; n/a               ;                                             ;
;                                                           ;                                        ;               ;                   ;                                             ;
; HEX0[4]                                                   ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- HEX0[4]                                            ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- HEX0[4]~output                                     ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;     -- HexDriver:hex_inst_0|Out0[4]                       ; HexDriver:hex_inst_0                   ; Output Port   ; n/a               ;                                             ;
;                                                           ;                                        ;               ;                   ;                                             ;
; HEX0[5]                                                   ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- HEX0[5]                                            ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- HEX0[5]~output                                     ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;     -- HexDriver:hex_inst_0|Out0[5]                       ; HexDriver:hex_inst_0                   ; Output Port   ; n/a               ;                                             ;
;                                                           ;                                        ;               ;                   ;                                             ;
; HEX0[6]                                                   ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- HEX0[6]                                            ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- HEX0[6]~output                                     ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;     -- HexDriver:hex_inst_0|Out0[6]                       ; HexDriver:hex_inst_0                   ; Output Port   ; n/a               ;                                             ;
;                                                           ;                                        ;               ;                   ;                                             ;
; HEX1[0]                                                   ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- HEX1[0]                                            ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- HEX1[0]~output                                     ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;     -- HexDriver:hex_inst_1|Out0[0]                       ; HexDriver:hex_inst_1                   ; Output Port   ; n/a               ;                                             ;
;                                                           ;                                        ;               ;                   ;                                             ;
; HEX1[1]                                                   ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- HEX1[1]                                            ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- HEX1[1]~output                                     ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;     -- HexDriver:hex_inst_1|Out0[1]                       ; HexDriver:hex_inst_1                   ; Output Port   ; n/a               ;                                             ;
;                                                           ;                                        ;               ;                   ;                                             ;
; HEX1[2]                                                   ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- HEX1[2]                                            ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- HEX1[2]~output                                     ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;     -- HexDriver:hex_inst_1|Out0[2]                       ; HexDriver:hex_inst_1                   ; Output Port   ; n/a               ;                                             ;
;                                                           ;                                        ;               ;                   ;                                             ;
; HEX1[3]                                                   ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- HEX1[3]                                            ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- HEX1[3]~output                                     ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;     -- HexDriver:hex_inst_1|Out0[3]                       ; HexDriver:hex_inst_1                   ; Output Port   ; n/a               ;                                             ;
;                                                           ;                                        ;               ;                   ;                                             ;
; HEX1[4]                                                   ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- HEX1[4]                                            ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- HEX1[4]~output                                     ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;     -- HexDriver:hex_inst_1|Out0[4]                       ; HexDriver:hex_inst_1                   ; Output Port   ; n/a               ;                                             ;
;                                                           ;                                        ;               ;                   ;                                             ;
; HEX1[5]                                                   ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- HEX1[5]                                            ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- HEX1[5]~output                                     ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;     -- HexDriver:hex_inst_1|Out0[5]                       ; HexDriver:hex_inst_1                   ; Output Port   ; n/a               ;                                             ;
;                                                           ;                                        ;               ;                   ;                                             ;
; HEX1[6]                                                   ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- HEX1[6]                                            ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- HEX1[6]~output                                     ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;     -- HexDriver:hex_inst_1|Out0[6]                       ; HexDriver:hex_inst_1                   ; Output Port   ; n/a               ;                                             ;
;                                                           ;                                        ;               ;                   ;                                             ;
; HEX2[0]                                                   ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- HEX2[0]                                            ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- HEX2[0]~output                                     ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;     -- HexDriver:hex_inst_2|Out0[0]                       ; HexDriver:hex_inst_2                   ; Output Port   ; n/a               ;                                             ;
;                                                           ;                                        ;               ;                   ;                                             ;
; HEX2[1]                                                   ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- HEX2[1]                                            ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- HEX2[1]~output                                     ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;     -- HexDriver:hex_inst_2|Out0[1]                       ; HexDriver:hex_inst_2                   ; Output Port   ; n/a               ;                                             ;
;                                                           ;                                        ;               ;                   ;                                             ;
; HEX2[2]                                                   ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- HEX2[2]                                            ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- HEX2[2]~output                                     ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;     -- HexDriver:hex_inst_2|Out0[2]                       ; HexDriver:hex_inst_2                   ; Output Port   ; n/a               ;                                             ;
;                                                           ;                                        ;               ;                   ;                                             ;
; HEX2[3]                                                   ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- HEX2[3]                                            ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- HEX2[3]~output                                     ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;     -- HexDriver:hex_inst_2|Out0[3]                       ; HexDriver:hex_inst_2                   ; Output Port   ; n/a               ;                                             ;
;                                                           ;                                        ;               ;                   ;                                             ;
; HEX2[4]                                                   ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- HEX2[4]                                            ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- HEX2[4]~output                                     ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;     -- HexDriver:hex_inst_2|Out0[4]                       ; HexDriver:hex_inst_2                   ; Output Port   ; n/a               ;                                             ;
;                                                           ;                                        ;               ;                   ;                                             ;
; HEX2[5]                                                   ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- HEX2[5]                                            ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- HEX2[5]~output                                     ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;     -- HexDriver:hex_inst_2|Out0[5]                       ; HexDriver:hex_inst_2                   ; Output Port   ; n/a               ;                                             ;
;                                                           ;                                        ;               ;                   ;                                             ;
; HEX2[6]                                                   ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- HEX2[6]                                            ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- HEX2[6]~output                                     ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;     -- HexDriver:hex_inst_2|Out0[6]                       ; HexDriver:hex_inst_2                   ; Output Port   ; n/a               ;                                             ;
;                                                           ;                                        ;               ;                   ;                                             ;
; HEX3[0]                                                   ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- HEX3[0]                                            ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- HEX3[0]~output                                     ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;     -- HexDriver:hex_inst_3|Out0[0]                       ; HexDriver:hex_inst_3                   ; Output Port   ; n/a               ;                                             ;
;                                                           ;                                        ;               ;                   ;                                             ;
; HEX3[1]                                                   ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- HEX3[1]                                            ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- HEX3[1]~output                                     ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;     -- HexDriver:hex_inst_3|Out0[1]                       ; HexDriver:hex_inst_3                   ; Output Port   ; n/a               ;                                             ;
;                                                           ;                                        ;               ;                   ;                                             ;
; HEX3[2]                                                   ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- HEX3[2]                                            ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- HEX3[2]~output                                     ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;     -- HexDriver:hex_inst_3|Out0[2]                       ; HexDriver:hex_inst_3                   ; Output Port   ; n/a               ;                                             ;
;                                                           ;                                        ;               ;                   ;                                             ;
; HEX3[3]                                                   ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- HEX3[3]                                            ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- HEX3[3]~output                                     ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;     -- HexDriver:hex_inst_3|Out0[3]                       ; HexDriver:hex_inst_3                   ; Output Port   ; n/a               ;                                             ;
;                                                           ;                                        ;               ;                   ;                                             ;
; HEX3[4]                                                   ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- HEX3[4]                                            ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- HEX3[4]~output                                     ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;     -- HexDriver:hex_inst_3|Out0[4]                       ; HexDriver:hex_inst_3                   ; Output Port   ; n/a               ;                                             ;
;                                                           ;                                        ;               ;                   ;                                             ;
; HEX3[5]                                                   ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- HEX3[5]                                            ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- HEX3[5]~output                                     ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;     -- HexDriver:hex_inst_3|Out0[5]                       ; HexDriver:hex_inst_3                   ; Output Port   ; n/a               ;                                             ;
;                                                           ;                                        ;               ;                   ;                                             ;
; HEX3[6]                                                   ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- HEX3[6]                                            ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- HEX3[6]~output                                     ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;     -- HexDriver:hex_inst_3|Out0[6]                       ; HexDriver:hex_inst_3                   ; Output Port   ; n/a               ;                                             ;
;                                                           ;                                        ;               ;                   ;                                             ;
; HEX4[0]                                                   ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- HEX4[0]                                            ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- HEX4[0]~output                                     ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;     -- HexDriver:hex_inst_4|Out0[0]                       ; HexDriver:hex_inst_4                   ; Output Port   ; n/a               ;                                             ;
;                                                           ;                                        ;               ;                   ;                                             ;
; HEX4[1]                                                   ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- HEX4[1]                                            ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- HEX4[1]~output                                     ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;     -- HexDriver:hex_inst_4|Out0[1]                       ; HexDriver:hex_inst_4                   ; Output Port   ; n/a               ;                                             ;
;                                                           ;                                        ;               ;                   ;                                             ;
; HEX4[2]                                                   ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- HEX4[2]                                            ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- HEX4[2]~output                                     ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;     -- HexDriver:hex_inst_4|Out0[2]                       ; HexDriver:hex_inst_4                   ; Output Port   ; n/a               ;                                             ;
;                                                           ;                                        ;               ;                   ;                                             ;
; HEX4[3]                                                   ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- HEX4[3]                                            ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- HEX4[3]~output                                     ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;     -- HexDriver:hex_inst_4|Out0[3]                       ; HexDriver:hex_inst_4                   ; Output Port   ; n/a               ;                                             ;
;                                                           ;                                        ;               ;                   ;                                             ;
; HEX4[4]                                                   ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- HEX4[4]                                            ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- HEX4[4]~output                                     ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;     -- HexDriver:hex_inst_4|Out0[4]                       ; HexDriver:hex_inst_4                   ; Output Port   ; n/a               ;                                             ;
;                                                           ;                                        ;               ;                   ;                                             ;
; HEX4[5]                                                   ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- HEX4[5]                                            ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- HEX4[5]~output                                     ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;     -- HexDriver:hex_inst_4|Out0[5]                       ; HexDriver:hex_inst_4                   ; Output Port   ; n/a               ;                                             ;
;                                                           ;                                        ;               ;                   ;                                             ;
; HEX4[6]                                                   ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- HEX4[6]                                            ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- HEX4[6]~output                                     ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;     -- HexDriver:hex_inst_4|Out0[6]                       ; HexDriver:hex_inst_4                   ; Output Port   ; n/a               ;                                             ;
;                                                           ;                                        ;               ;                   ;                                             ;
; HEX5[0]                                                   ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- HEX5[0]                                            ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- HEX5[0]~output                                     ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;     -- HexDriver:hex_inst_5|Out0[0]                       ; HexDriver:hex_inst_5                   ; Output Port   ; n/a               ;                                             ;
;                                                           ;                                        ;               ;                   ;                                             ;
; HEX5[1]                                                   ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- HEX5[1]                                            ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- HEX5[1]~output                                     ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;     -- HexDriver:hex_inst_5|Out0[1]                       ; HexDriver:hex_inst_5                   ; Output Port   ; n/a               ;                                             ;
;                                                           ;                                        ;               ;                   ;                                             ;
; HEX5[2]                                                   ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- HEX5[2]                                            ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- HEX5[2]~output                                     ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;     -- HexDriver:hex_inst_5|Out0[2]                       ; HexDriver:hex_inst_5                   ; Output Port   ; n/a               ;                                             ;
;                                                           ;                                        ;               ;                   ;                                             ;
; HEX5[3]                                                   ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- HEX5[3]                                            ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- HEX5[3]~output                                     ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;     -- HexDriver:hex_inst_5|Out0[3]                       ; HexDriver:hex_inst_5                   ; Output Port   ; n/a               ;                                             ;
;                                                           ;                                        ;               ;                   ;                                             ;
; HEX5[4]                                                   ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- HEX5[4]                                            ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- HEX5[4]~output                                     ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;     -- HexDriver:hex_inst_5|Out0[4]                       ; HexDriver:hex_inst_5                   ; Output Port   ; n/a               ;                                             ;
;                                                           ;                                        ;               ;                   ;                                             ;
; HEX5[5]                                                   ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- HEX5[5]                                            ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- HEX5[5]~output                                     ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;     -- HexDriver:hex_inst_5|Out0[5]                       ; HexDriver:hex_inst_5                   ; Output Port   ; n/a               ;                                             ;
;                                                           ;                                        ;               ;                   ;                                             ;
; HEX5[6]                                                   ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- HEX5[6]                                            ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- HEX5[6]~output                                     ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;     -- HexDriver:hex_inst_5|Out0[6]                       ; HexDriver:hex_inst_5                   ; Output Port   ; n/a               ;                                             ;
;                                                           ;                                        ;               ;                   ;                                             ;
; KEY[0]                                                    ; Top                                    ; Input Port    ; n/a               ;                                             ;
;     -- KEY[0]                                             ; Top                                    ; Input Pad     ; Unplaced          ; Synthesized                                 ;
;     -- KEY[0]~input                                       ; Top                                    ; Input Buffer  ; Unplaced          ; Synthesized                                 ;
;                                                           ;                                        ;               ;                   ;                                             ;
; KEY[1]                                                    ; Top                                    ; Input Port    ; n/a               ;                                             ;
;     -- KEY[1]                                             ; Top                                    ; Input Pad     ; Unplaced          ; Synthesized                                 ;
;     -- KEY[1]~input                                       ; Top                                    ; Input Buffer  ; Unplaced          ; Synthesized                                 ;
;                                                           ;                                        ;               ;                   ;                                             ;
; KEY[2]                                                    ; Top                                    ; Input Port    ; n/a               ;                                             ;
;     -- KEY[2]                                             ; Top                                    ; Input Pad     ; Unplaced          ; Synthesized                                 ;
;     -- KEY[2]~input                                       ; Top                                    ; Input Buffer  ; Unplaced          ; Synthesized                                 ;
;                                                           ;                                        ;               ;                   ;                                             ;
; KEY[3]                                                    ; Top                                    ; Input Port    ; n/a               ;                                             ;
;     -- KEY[3]                                             ; Top                                    ; Input Pad     ; Unplaced          ; Synthesized                                 ;
;     -- KEY[3]~input                                       ; Top                                    ; Input Buffer  ; Unplaced          ; Synthesized                                 ;
;                                                           ;                                        ;               ;                   ;                                             ;
; LEDR[0]                                                   ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- LEDR[0]                                            ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- LEDR[0]~output                                     ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;                                                           ;                                        ;               ;                   ;                                             ;
; LEDR[1]                                                   ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- LEDR[1]                                            ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- LEDR[1]~output                                     ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;                                                           ;                                        ;               ;                   ;                                             ;
; LEDR[2]                                                   ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- LEDR[2]                                            ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- LEDR[2]~output                                     ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;                                                           ;                                        ;               ;                   ;                                             ;
; LEDR[3]                                                   ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- LEDR[3]                                            ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- LEDR[3]~output                                     ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;                                                           ;                                        ;               ;                   ;                                             ;
; LEDR[4]                                                   ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- LEDR[4]                                            ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- LEDR[4]~output                                     ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;                                                           ;                                        ;               ;                   ;                                             ;
; LEDR[5]                                                   ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- LEDR[5]                                            ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- LEDR[5]~output                                     ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;                                                           ;                                        ;               ;                   ;                                             ;
; LEDR[6]                                                   ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- LEDR[6]                                            ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- LEDR[6]~output                                     ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;                                                           ;                                        ;               ;                   ;                                             ;
; LEDR[7]                                                   ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- LEDR[7]                                            ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- LEDR[7]~output                                     ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;                                                           ;                                        ;               ;                   ;                                             ;
; LEDR[8]                                                   ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- LEDR[8]                                            ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- LEDR[8]~output                                     ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;                                                           ;                                        ;               ;                   ;                                             ;
; LEDR[9]                                                   ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- LEDR[9]                                            ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- LEDR[9]~output                                     ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;                                                           ;                                        ;               ;                   ;                                             ;
; OTG_ADDR[0]                                               ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- OTG_ADDR[0]                                        ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- OTG_ADDR[0]~output                                 ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;     -- lab8_soc:u0|cy7c67200_ADDR[0]                      ; lab8_soc:u0                            ; Output Port   ; n/a               ;                                             ;
;                                                           ;                                        ;               ;                   ;                                             ;
; OTG_ADDR[1]                                               ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- OTG_ADDR[1]                                        ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- OTG_ADDR[1]~output                                 ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;     -- lab8_soc:u0|cy7c67200_ADDR[1]                      ; lab8_soc:u0                            ; Output Port   ; n/a               ;                                             ;
;                                                           ;                                        ;               ;                   ;                                             ;
; OTG_CS_N                                                  ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- OTG_CS_N                                           ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- OTG_CS_N~output                                    ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;     -- lab8_soc:u0|cy7c67200_CS_N                         ; lab8_soc:u0                            ; Output Port   ; n/a               ;                                             ;
;                                                           ;                                        ;               ;                   ;                                             ;
; OTG_DATA[0]                                               ; Top                                    ; Bidir Port    ; n/a               ;                                             ;
;     -- lab8_soc:u0|cy7c67200_DATA[0]                      ; lab8_soc:u0                            ; Bidir Port    ; n/a               ;                                             ;
;     -- OTG_DATA[0]                                        ; lab8_soc:u0                            ; Bidir Pad     ; IOPAD_X0_Y50_N14  ; Preserved from Post-Fit or Imported Netlist ;
;     -- lab8_soc:u0|cy7c67200_DATA[0]~output               ; lab8_soc:u0                            ; Output Buffer ; IOOBUF_X0_Y50_N16 ; Preserved from Post-Fit or Imported Netlist ;
;                                                           ;                                        ;               ;                   ;                                             ;
; OTG_DATA[10]                                              ; Top                                    ; Bidir Port    ; n/a               ;                                             ;
;     -- lab8_soc:u0|cy7c67200_DATA[10]                     ; lab8_soc:u0                            ; Bidir Port    ; n/a               ;                                             ;
;     -- OTG_DATA[10]                                       ; lab8_soc:u0                            ; Bidir Pad     ; IOPAD_X0_Y55_N14  ; Preserved from Post-Fit or Imported Netlist ;
;     -- lab8_soc:u0|cy7c67200_DATA[10]~output              ; lab8_soc:u0                            ; Output Buffer ; IOOBUF_X0_Y55_N16 ; Preserved from Post-Fit or Imported Netlist ;
;                                                           ;                                        ;               ;                   ;                                             ;
; OTG_DATA[11]                                              ; Top                                    ; Bidir Port    ; n/a               ;                                             ;
;     -- lab8_soc:u0|cy7c67200_DATA[11]                     ; lab8_soc:u0                            ; Bidir Port    ; n/a               ;                                             ;
;     -- OTG_DATA[11]                                       ; lab8_soc:u0                            ; Bidir Pad     ; IOPAD_X0_Y55_N7   ; Preserved from Post-Fit or Imported Netlist ;
;     -- lab8_soc:u0|cy7c67200_DATA[11]~output              ; lab8_soc:u0                            ; Output Buffer ; IOOBUF_X0_Y55_N9  ; Preserved from Post-Fit or Imported Netlist ;
;                                                           ;                                        ;               ;                   ;                                             ;
; OTG_DATA[12]                                              ; Top                                    ; Bidir Port    ; n/a               ;                                             ;
;     -- lab8_soc:u0|cy7c67200_DATA[12]                     ; lab8_soc:u0                            ; Bidir Port    ; n/a               ;                                             ;
;     -- OTG_DATA[12]                                       ; lab8_soc:u0                            ; Bidir Pad     ; IOPAD_X0_Y63_N21  ; Preserved from Post-Fit or Imported Netlist ;
;     -- lab8_soc:u0|cy7c67200_DATA[12]~output              ; lab8_soc:u0                            ; Output Buffer ; IOOBUF_X0_Y63_N23 ; Preserved from Post-Fit or Imported Netlist ;
;                                                           ;                                        ;               ;                   ;                                             ;
; OTG_DATA[13]                                              ; Top                                    ; Bidir Port    ; n/a               ;                                             ;
;     -- lab8_soc:u0|cy7c67200_DATA[13]                     ; lab8_soc:u0                            ; Bidir Port    ; n/a               ;                                             ;
;     -- OTG_DATA[13]                                       ; lab8_soc:u0                            ; Bidir Pad     ; IOPAD_X0_Y59_N14  ; Preserved from Post-Fit or Imported Netlist ;
;     -- lab8_soc:u0|cy7c67200_DATA[13]~output              ; lab8_soc:u0                            ; Output Buffer ; IOOBUF_X0_Y59_N16 ; Preserved from Post-Fit or Imported Netlist ;
;                                                           ;                                        ;               ;                   ;                                             ;
; OTG_DATA[14]                                              ; Top                                    ; Bidir Port    ; n/a               ;                                             ;
;     -- lab8_soc:u0|cy7c67200_DATA[14]                     ; lab8_soc:u0                            ; Bidir Port    ; n/a               ;                                             ;
;     -- OTG_DATA[14]                                       ; lab8_soc:u0                            ; Bidir Pad     ; IOPAD_X0_Y66_N21  ; Preserved from Post-Fit or Imported Netlist ;
;     -- lab8_soc:u0|cy7c67200_DATA[14]~output              ; lab8_soc:u0                            ; Output Buffer ; IOOBUF_X0_Y66_N23 ; Preserved from Post-Fit or Imported Netlist ;
;                                                           ;                                        ;               ;                   ;                                             ;
; OTG_DATA[15]                                              ; Top                                    ; Bidir Port    ; n/a               ;                                             ;
;     -- lab8_soc:u0|cy7c67200_DATA[15]                     ; lab8_soc:u0                            ; Bidir Port    ; n/a               ;                                             ;
;     -- OTG_DATA[15]                                       ; lab8_soc:u0                            ; Bidir Pad     ; IOPAD_X0_Y63_N14  ; Preserved from Post-Fit or Imported Netlist ;
;     -- lab8_soc:u0|cy7c67200_DATA[15]~output              ; lab8_soc:u0                            ; Output Buffer ; IOOBUF_X0_Y63_N16 ; Preserved from Post-Fit or Imported Netlist ;
;                                                           ;                                        ;               ;                   ;                                             ;
; OTG_DATA[1]                                               ; Top                                    ; Bidir Port    ; n/a               ;                                             ;
;     -- lab8_soc:u0|cy7c67200_DATA[1]                      ; lab8_soc:u0                            ; Bidir Port    ; n/a               ;                                             ;
;     -- OTG_DATA[1]                                        ; lab8_soc:u0                            ; Bidir Pad     ; IOPAD_X0_Y53_N0   ; Preserved from Post-Fit or Imported Netlist ;
;     -- lab8_soc:u0|cy7c67200_DATA[1]~output               ; lab8_soc:u0                            ; Output Buffer ; IOOBUF_X0_Y53_N2  ; Preserved from Post-Fit or Imported Netlist ;
;                                                           ;                                        ;               ;                   ;                                             ;
; OTG_DATA[2]                                               ; Top                                    ; Bidir Port    ; n/a               ;                                             ;
;     -- lab8_soc:u0|cy7c67200_DATA[2]                      ; lab8_soc:u0                            ; Bidir Port    ; n/a               ;                                             ;
;     -- OTG_DATA[2]                                        ; lab8_soc:u0                            ; Bidir Pad     ; IOPAD_X0_Y50_N21  ; Preserved from Post-Fit or Imported Netlist ;
;     -- lab8_soc:u0|cy7c67200_DATA[2]~output               ; lab8_soc:u0                            ; Output Buffer ; IOOBUF_X0_Y50_N23 ; Preserved from Post-Fit or Imported Netlist ;
;                                                           ;                                        ;               ;                   ;                                             ;
; OTG_DATA[3]                                               ; Top                                    ; Bidir Port    ; n/a               ;                                             ;
;     -- lab8_soc:u0|cy7c67200_DATA[3]                      ; lab8_soc:u0                            ; Bidir Port    ; n/a               ;                                             ;
;     -- OTG_DATA[3]                                        ; lab8_soc:u0                            ; Bidir Pad     ; IOPAD_X0_Y53_N7   ; Preserved from Post-Fit or Imported Netlist ;
;     -- lab8_soc:u0|cy7c67200_DATA[3]~output               ; lab8_soc:u0                            ; Output Buffer ; IOOBUF_X0_Y53_N9  ; Preserved from Post-Fit or Imported Netlist ;
;                                                           ;                                        ;               ;                   ;                                             ;
; OTG_DATA[4]                                               ; Top                                    ; Bidir Port    ; n/a               ;                                             ;
;     -- lab8_soc:u0|cy7c67200_DATA[4]                      ; lab8_soc:u0                            ; Bidir Port    ; n/a               ;                                             ;
;     -- OTG_DATA[4]                                        ; lab8_soc:u0                            ; Bidir Pad     ; IOPAD_X0_Y57_N14  ; Preserved from Post-Fit or Imported Netlist ;
;     -- lab8_soc:u0|cy7c67200_DATA[4]~output               ; lab8_soc:u0                            ; Output Buffer ; IOOBUF_X0_Y57_N16 ; Preserved from Post-Fit or Imported Netlist ;
;                                                           ;                                        ;               ;                   ;                                             ;
; OTG_DATA[5]                                               ; Top                                    ; Bidir Port    ; n/a               ;                                             ;
;     -- lab8_soc:u0|cy7c67200_DATA[5]                      ; lab8_soc:u0                            ; Bidir Port    ; n/a               ;                                             ;
;     -- OTG_DATA[5]                                        ; lab8_soc:u0                            ; Bidir Pad     ; IOPAD_X0_Y57_N21  ; Preserved from Post-Fit or Imported Netlist ;
;     -- lab8_soc:u0|cy7c67200_DATA[5]~output               ; lab8_soc:u0                            ; Output Buffer ; IOOBUF_X0_Y57_N23 ; Preserved from Post-Fit or Imported Netlist ;
;                                                           ;                                        ;               ;                   ;                                             ;
; OTG_DATA[6]                                               ; Top                                    ; Bidir Port    ; n/a               ;                                             ;
;     -- lab8_soc:u0|cy7c67200_DATA[6]                      ; lab8_soc:u0                            ; Bidir Port    ; n/a               ;                                             ;
;     -- OTG_DATA[6]                                        ; lab8_soc:u0                            ; Bidir Pad     ; IOPAD_X0_Y49_N0   ; Preserved from Post-Fit or Imported Netlist ;
;     -- lab8_soc:u0|cy7c67200_DATA[6]~output               ; lab8_soc:u0                            ; Output Buffer ; IOOBUF_X0_Y49_N2  ; Preserved from Post-Fit or Imported Netlist ;
;                                                           ;                                        ;               ;                   ;                                             ;
; OTG_DATA[7]                                               ; Top                                    ; Bidir Port    ; n/a               ;                                             ;
;     -- lab8_soc:u0|cy7c67200_DATA[7]                      ; lab8_soc:u0                            ; Bidir Port    ; n/a               ;                                             ;
;     -- OTG_DATA[7]                                        ; lab8_soc:u0                            ; Bidir Pad     ; IOPAD_X0_Y64_N0   ; Preserved from Post-Fit or Imported Netlist ;
;     -- lab8_soc:u0|cy7c67200_DATA[7]~output               ; lab8_soc:u0                            ; Output Buffer ; IOOBUF_X0_Y64_N2  ; Preserved from Post-Fit or Imported Netlist ;
;                                                           ;                                        ;               ;                   ;                                             ;
; OTG_DATA[8]                                               ; Top                                    ; Bidir Port    ; n/a               ;                                             ;
;     -- lab8_soc:u0|cy7c67200_DATA[8]                      ; lab8_soc:u0                            ; Bidir Port    ; n/a               ;                                             ;
;     -- OTG_DATA[8]                                        ; lab8_soc:u0                            ; Bidir Pad     ; IOPAD_X0_Y62_N21  ; Preserved from Post-Fit or Imported Netlist ;
;     -- lab8_soc:u0|cy7c67200_DATA[8]~output               ; lab8_soc:u0                            ; Output Buffer ; IOOBUF_X0_Y62_N23 ; Preserved from Post-Fit or Imported Netlist ;
;                                                           ;                                        ;               ;                   ;                                             ;
; OTG_DATA[9]                                               ; Top                                    ; Bidir Port    ; n/a               ;                                             ;
;     -- lab8_soc:u0|cy7c67200_DATA[9]                      ; lab8_soc:u0                            ; Bidir Port    ; n/a               ;                                             ;
;     -- OTG_DATA[9]                                        ; lab8_soc:u0                            ; Bidir Pad     ; IOPAD_X0_Y62_N14  ; Preserved from Post-Fit or Imported Netlist ;
;     -- lab8_soc:u0|cy7c67200_DATA[9]~output               ; lab8_soc:u0                            ; Output Buffer ; IOOBUF_X0_Y62_N16 ; Preserved from Post-Fit or Imported Netlist ;
;                                                           ;                                        ;               ;                   ;                                             ;
; OTG_INT[0]                                                ; Top                                    ; Input Port    ; n/a               ;                                             ;
;     -- OTG_INT[0]                                         ; Top                                    ; Input Pad     ; Unplaced          ; Synthesized                                 ;
;     -- OTG_INT[0]~input                                   ; Top                                    ; Input Buffer  ; Unplaced          ; Synthesized                                 ;
;     -- lab8_soc:u0|cy7c67200_INT                          ; lab8_soc:u0                            ; Input Port    ; n/a               ;                                             ;
;                                                           ;                                        ;               ;                   ;                                             ;
; OTG_INT[1]                                                ; Top                                    ; Input Port    ; n/a               ;                                             ;
;     -- OTG_INT[1]                                         ; Top                                    ; Input Pad     ; Unplaced          ; Synthesized                                 ;
;     -- OTG_INT[1]~input                                   ; Top                                    ; Input Buffer  ; Unplaced          ; Synthesized                                 ;
;                                                           ;                                        ;               ;                   ;                                             ;
; OTG_RD_N                                                  ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- OTG_RD_N                                           ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- OTG_RD_N~output                                    ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;     -- lab8_soc:u0|cy7c67200_RD_N                         ; lab8_soc:u0                            ; Output Port   ; n/a               ;                                             ;
;                                                           ;                                        ;               ;                   ;                                             ;
; OTG_RST_N                                                 ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- OTG_RST_N                                          ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- OTG_RST_N~output                                   ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;     -- lab8_soc:u0|cy7c67200_RST_N                        ; lab8_soc:u0                            ; Output Port   ; n/a               ;                                             ;
;                                                           ;                                        ;               ;                   ;                                             ;
; OTG_WR_N                                                  ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- OTG_WR_N                                           ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- OTG_WR_N~output                                    ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;     -- lab8_soc:u0|cy7c67200_WR_N                         ; lab8_soc:u0                            ; Output Port   ; n/a               ;                                             ;
;                                                           ;                                        ;               ;                   ;                                             ;
; PS2_CLK                                                   ; Top                                    ; Input Port    ; n/a               ;                                             ;
;     -- PS2_CLK                                            ; Top                                    ; Input Pad     ; Unplaced          ; Synthesized                                 ;
;     -- PS2_CLK~input                                      ; Top                                    ; Input Buffer  ; Unplaced          ; Synthesized                                 ;
;     -- keyboard:key1|PS2_CLK                              ; keyboard:key1                          ; Input Port    ; n/a               ;                                             ;
;                                                           ;                                        ;               ;                   ;                                             ;
; PS2_DAT                                                   ; Top                                    ; Input Port    ; n/a               ;                                             ;
;     -- PS2_DAT                                            ; Top                                    ; Input Pad     ; Unplaced          ; Synthesized                                 ;
;     -- PS2_DAT~input                                      ; Top                                    ; Input Buffer  ; Unplaced          ; Synthesized                                 ;
;     -- keyboard:key1|PS2_DAT                              ; keyboard:key1                          ; Input Port    ; n/a               ;                                             ;
;                                                           ;                                        ;               ;                   ;                                             ;
; VGA_BLANK_N                                               ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- VGA_BLANK_N                                        ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- VGA_BLANK_N~output                                 ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;     -- VGA_controller:vga_controller_instance|VGA_BLANK_N ; VGA_controller:vga_controller_instance ; Output Port   ; n/a               ;                                             ;
;                                                           ;                                        ;               ;                   ;                                             ;
; VGA_B[0]                                                  ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- VGA_B[0]                                           ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- VGA_B[0]~output                                    ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;                                                           ;                                        ;               ;                   ;                                             ;
; VGA_B[1]                                                  ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- VGA_B[1]                                           ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- VGA_B[1]~output                                    ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;                                                           ;                                        ;               ;                   ;                                             ;
; VGA_B[2]                                                  ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- VGA_B[2]                                           ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- VGA_B[2]~output                                    ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;                                                           ;                                        ;               ;                   ;                                             ;
; VGA_B[3]                                                  ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- VGA_B[3]                                           ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- VGA_B[3]~output                                    ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;                                                           ;                                        ;               ;                   ;                                             ;
; VGA_B[4]                                                  ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- VGA_B[4]                                           ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- VGA_B[4]~output                                    ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;                                                           ;                                        ;               ;                   ;                                             ;
; VGA_B[5]                                                  ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- VGA_B[5]                                           ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- VGA_B[5]~output                                    ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;                                                           ;                                        ;               ;                   ;                                             ;
; VGA_B[6]                                                  ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- VGA_B[6]                                           ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- VGA_B[6]~output                                    ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;                                                           ;                                        ;               ;                   ;                                             ;
; VGA_B[7]                                                  ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- VGA_B[7]                                           ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- VGA_B[7]~output                                    ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;                                                           ;                                        ;               ;                   ;                                             ;
; VGA_CLK                                                   ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- VGA_CLK                                            ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- VGA_CLK~output                                     ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;                                                           ;                                        ;               ;                   ;                                             ;
; VGA_G[0]                                                  ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- VGA_G[0]                                           ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- VGA_G[0]~output                                    ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;                                                           ;                                        ;               ;                   ;                                             ;
; VGA_G[1]                                                  ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- VGA_G[1]                                           ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- VGA_G[1]~output                                    ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;                                                           ;                                        ;               ;                   ;                                             ;
; VGA_G[2]                                                  ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- VGA_G[2]                                           ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- VGA_G[2]~output                                    ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;                                                           ;                                        ;               ;                   ;                                             ;
; VGA_G[3]                                                  ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- VGA_G[3]                                           ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- VGA_G[3]~output                                    ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;                                                           ;                                        ;               ;                   ;                                             ;
; VGA_G[4]                                                  ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- VGA_G[4]                                           ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- VGA_G[4]~output                                    ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;                                                           ;                                        ;               ;                   ;                                             ;
; VGA_G[5]                                                  ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- VGA_G[5]                                           ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- VGA_G[5]~output                                    ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;                                                           ;                                        ;               ;                   ;                                             ;
; VGA_G[6]                                                  ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- VGA_G[6]                                           ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- VGA_G[6]~output                                    ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;                                                           ;                                        ;               ;                   ;                                             ;
; VGA_G[7]                                                  ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- VGA_G[7]                                           ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- VGA_G[7]~output                                    ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;                                                           ;                                        ;               ;                   ;                                             ;
; VGA_HS                                                    ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- VGA_HS                                             ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- VGA_HS~output                                      ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;     -- VGA_controller:vga_controller_instance|VGA_HS      ; VGA_controller:vga_controller_instance ; Output Port   ; n/a               ;                                             ;
;                                                           ;                                        ;               ;                   ;                                             ;
; VGA_R[0]                                                  ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- VGA_R[0]                                           ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- VGA_R[0]~output                                    ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;                                                           ;                                        ;               ;                   ;                                             ;
; VGA_R[1]                                                  ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- VGA_R[1]                                           ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- VGA_R[1]~output                                    ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;                                                           ;                                        ;               ;                   ;                                             ;
; VGA_R[2]                                                  ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- VGA_R[2]                                           ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- VGA_R[2]~output                                    ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;                                                           ;                                        ;               ;                   ;                                             ;
; VGA_R[3]                                                  ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- VGA_R[3]                                           ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- VGA_R[3]~output                                    ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;                                                           ;                                        ;               ;                   ;                                             ;
; VGA_R[4]                                                  ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- VGA_R[4]                                           ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- VGA_R[4]~output                                    ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;                                                           ;                                        ;               ;                   ;                                             ;
; VGA_R[5]                                                  ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- VGA_R[5]                                           ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- VGA_R[5]~output                                    ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;                                                           ;                                        ;               ;                   ;                                             ;
; VGA_R[6]                                                  ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- VGA_R[6]                                           ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- VGA_R[6]~output                                    ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;                                                           ;                                        ;               ;                   ;                                             ;
; VGA_R[7]                                                  ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- VGA_R[7]                                           ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- VGA_R[7]~output                                    ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;                                                           ;                                        ;               ;                   ;                                             ;
; VGA_SYNC_N                                                ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- VGA_SYNC_N                                         ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- VGA_SYNC_N~output                                  ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;     -- VGA_controller:vga_controller_instance|VGA_SYNC_N  ; VGA_controller:vga_controller_instance ; Output Port   ; n/a               ;                                             ;
;                                                           ;                                        ;               ;                   ;                                             ;
; VGA_VS                                                    ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- VGA_VS                                             ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- VGA_VS~output                                      ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;                                                           ;                                        ;               ;                   ;                                             ;
; altera_reserved_tck                                       ; Top                                    ; Input Port    ; n/a               ;                                             ;
;     -- altera_reserved_tck                                ; Top                                    ; Input Pad     ; Unplaced          ; Synthesized                                 ;
;     -- altera_reserved_tck~input                          ; Top                                    ; Input Buffer  ; Unplaced          ; Synthesized                                 ;
;                                                           ;                                        ;               ;                   ;                                             ;
; altera_reserved_tdi                                       ; Top                                    ; Input Port    ; n/a               ;                                             ;
;     -- altera_reserved_tdi                                ; Top                                    ; Input Pad     ; Unplaced          ; Synthesized                                 ;
;     -- altera_reserved_tdi~input                          ; Top                                    ; Input Buffer  ; Unplaced          ; Synthesized                                 ;
;                                                           ;                                        ;               ;                   ;                                             ;
; altera_reserved_tdo                                       ; Top                                    ; Output Port   ; n/a               ;                                             ;
;     -- altera_reserved_tdo                                ; Top                                    ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- altera_reserved_tdo~output                         ; Top                                    ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;                                                           ;                                        ;               ;                   ;                                             ;
; altera_reserved_tms                                       ; Top                                    ; Input Port    ; n/a               ;                                             ;
;     -- altera_reserved_tms                                ; Top                                    ; Input Pad     ; Unplaced          ; Synthesized                                 ;
;     -- altera_reserved_tms~input                          ; Top                                    ; Input Buffer  ; Unplaced          ; Synthesized                                 ;
;                                                           ;                                        ;               ;                   ;                                             ;
+-----------------------------------------------------------+----------------------------------------+---------------+-------------------+---------------------------------------------+


+-------------------------------------------------------------------------+
; Partition Merge Resource Usage Summary                                  ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Estimated Total logic elements              ; 20,267 / 114,480 ( 17 % ) ;
;                                             ;                           ;
; Total combinational functions               ; 19053                     ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 14797                     ;
;     -- 3 input functions                    ; 3154                      ;
;     -- <=2 input functions                  ; 1102                      ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 18494                     ;
;     -- arithmetic mode                      ; 559                       ;
;                                             ;                           ;
; Total registers                             ; 3531                      ;
;     -- Dedicated logic registers            ; 3416                      ;
;     -- I/O registers                        ; 230                       ;
;                                             ;                           ;
; I/O pins                                    ; 169                       ;
; Total memory bits                           ; 1534976                   ;
;                                             ;                           ;
; Embedded Multiplier 9-bit elements          ; 4                         ;
;                                             ;                           ;
; Total PLLs                                  ; 3                         ;
;     -- PLLs                                 ; 3                         ;
;                                             ;                           ;
; Maximum fan-out node                        ; CLOCK_50~input            ;
; Maximum fan-out                             ; 2389                      ;
; Total fan-out                               ; 87929                     ;
; Average fan-out                             ; 3.68                      ;
+---------------------------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+-------+-------------------------------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                  ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size  ; MIF                                             ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+-------+-------------------------------------------------+
; color_mapper:color_instance|artrom:a0|rom_bedrock:bedrock|altsyncram:rom_rtl_0|altsyncram_j371:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                              ; AUTO ; ROM              ; 2048         ; 24           ; --           ; --           ; 49152 ; db/lab8.ram0_rom_bedrock_b157d5e9.hdl.mif       ;
; color_mapper:color_instance|artrom:a0|rom_chest:chest|altsyncram:rom_rtl_0|altsyncram_2s61:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                  ; AUTO ; ROM              ; 2048         ; 24           ; --           ; --           ; 49152 ; db/lab8.ram0_rom_chest_e525858b.hdl.mif         ;
; color_mapper:color_instance|artrom:a0|rom_coal_ore:coal_ore|altsyncram:rom_rtl_0|altsyncram_o671:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                            ; AUTO ; ROM              ; 2048         ; 24           ; --           ; --           ; 49152 ; db/lab8.ram0_rom_coal_ore_565a5ab8.hdl.mif      ;
; color_mapper:color_instance|artrom:a0|rom_cobblestone:cobblestone|altsyncram:rom_rtl_0|altsyncram_sf71:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                      ; AUTO ; ROM              ; 2048         ; 24           ; --           ; --           ; 49152 ; db/lab8.ram0_rom_cobblestone_278816de.hdl.mif   ;
; color_mapper:color_instance|artrom:a0|rom_crafting_table:crafting_table|altsyncram:rom_rtl_0|altsyncram_ho71:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                ; AUTO ; ROM              ; 2048         ; 24           ; --           ; --           ; 49152 ; db/lab8.ram0_rom_crafting_table_6c04b7c.hdl.mif ;
; color_mapper:color_instance|artrom:a0|rom_diamond_ore:diamond_ore|altsyncram:rom_rtl_0|altsyncram_8i71:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                      ; AUTO ; ROM              ; 2048         ; 24           ; --           ; --           ; 49152 ; db/lab8.ram0_rom_diamond_ore_75d0f7dc.hdl.mif   ;
; color_mapper:color_instance|artrom:a0|rom_dirt:dirt|altsyncram:rom_rtl_0|altsyncram_fr61:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                    ; AUTO ; ROM              ; 2048         ; 24           ; --           ; --           ; 49152 ; db/lab8.ram0_rom_dirt_54e40aea.hdl.mif          ;
; color_mapper:color_instance|artrom:a0|rom_furnace:furnace|altsyncram:rom_rtl_0|altsyncram_m271:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                              ; AUTO ; ROM              ; 2048         ; 24           ; --           ; --           ; 49152 ; db/lab8.ram0_rom_furnace_666d865f.hdl.mif       ;
; color_mapper:color_instance|artrom:a0|rom_gold_ore:gold_ore|altsyncram:rom_rtl_0|altsyncram_l971:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                            ; AUTO ; ROM              ; 2048         ; 24           ; --           ; --           ; 49152 ; db/lab8.ram0_rom_gold_ore_aed1cc60.hdl.mif      ;
; color_mapper:color_instance|artrom:a0|rom_grass:grass|altsyncram:rom_rtl_0|altsyncram_lt61:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                  ; AUTO ; ROM              ; 2048         ; 24           ; --           ; --           ; 49152 ; db/lab8.ram0_rom_grass_e6413ef4.hdl.mif         ;
; color_mapper:color_instance|artrom:a0|rom_iron_ore:iron_ore|altsyncram:rom_rtl_0|altsyncram_9a71:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                            ; AUTO ; ROM              ; 2048         ; 24           ; --           ; --           ; 49152 ; db/lab8.ram0_rom_iron_ore_fcb43bc2.hdl.mif      ;
; color_mapper:color_instance|artrom:a0|rom_leaves:leaves|altsyncram:rom_rtl_0|altsyncram_2v61:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                ; AUTO ; ROM              ; 2048         ; 24           ; --           ; --           ; 49152 ; db/lab8.ram0_rom_leaves_90e2db9.hdl.mif         ;
; color_mapper:color_instance|artrom:a0|rom_steve:teve|altsyncram:rom_rtl_0|altsyncram_7u61:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                   ; AUTO ; ROM              ; 4096         ; 24           ; --           ; --           ; 98304 ; db/lab8.ram0_rom_steve_e639e5e1.hdl.mif         ;
; color_mapper:color_instance|artrom:a0|rom_stone:stone|altsyncram:rom_rtl_0|altsyncram_qv61:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                  ; AUTO ; ROM              ; 2048         ; 24           ; --           ; --           ; 49152 ; db/lab8.ram0_rom_stone_e639de9e.hdl.mif         ;
; color_mapper:color_instance|artrom:a0|rom_wood:wood|altsyncram:rom_rtl_0|altsyncram_no61:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                    ; AUTO ; ROM              ; 2048         ; 24           ; --           ; --           ; 49152 ; db/lab8.ram0_rom_wood_54ea1713.hdl.mif          ;
; color_mapper:color_instance|artrom:a0|rom_wooden_planks:wooden_planks|altsyncram:rom_rtl_0|altsyncram_hl71:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                  ; AUTO ; ROM              ; 2048         ; 24           ; --           ; --           ; 49152 ; db/lab8.ram0_rom_wooden_planks_9656751c.hdl.mif ;
; color_mapper:color_instance|false_map:f0|ram_chunk0:m00|altsyncram:altsyncram_component|altsyncram_lpv1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                     ; M9K  ; Simple Dual Port ; 2048         ; 4            ; 64           ; 128          ; 8192  ; ./resources/map/map0.mif                        ;
; color_mapper:color_instance|false_map:f0|ram_chunk0:m010|altsyncram:altsyncram_component|altsyncram_lpv1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                    ; M9K  ; Simple Dual Port ; 2048         ; 4            ; 64           ; 128          ; 8192  ; ./resources/map/map0.mif                        ;
; color_mapper:color_instance|false_map:f0|ram_chunk0:m011|altsyncram:altsyncram_component|altsyncram_lpv1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                    ; M9K  ; Simple Dual Port ; 2048         ; 4            ; 64           ; 128          ; 8192  ; ./resources/map/map0.mif                        ;
; color_mapper:color_instance|false_map:f0|ram_chunk0:m01|altsyncram:altsyncram_component|altsyncram_lpv1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                     ; M9K  ; Simple Dual Port ; 2048         ; 4            ; 64           ; 128          ; 8192  ; ./resources/map/map0.mif                        ;
; color_mapper:color_instance|false_map:f0|ram_chunk0:m02|altsyncram:altsyncram_component|altsyncram_lpv1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                     ; M9K  ; Simple Dual Port ; 2048         ; 4            ; 64           ; 128          ; 8192  ; ./resources/map/map0.mif                        ;
; color_mapper:color_instance|false_map:f0|ram_chunk0:m03|altsyncram:altsyncram_component|altsyncram_lpv1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                     ; M9K  ; Simple Dual Port ; 2048         ; 4            ; 64           ; 128          ; 8192  ; ./resources/map/map0.mif                        ;
; color_mapper:color_instance|false_map:f0|ram_chunk0:m04|altsyncram:altsyncram_component|altsyncram_lpv1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                     ; M9K  ; Simple Dual Port ; 2048         ; 4            ; 64           ; 128          ; 8192  ; ./resources/map/map0.mif                        ;
; color_mapper:color_instance|false_map:f0|ram_chunk0:m05|altsyncram:altsyncram_component|altsyncram_lpv1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                     ; M9K  ; Simple Dual Port ; 2048         ; 4            ; 64           ; 128          ; 8192  ; ./resources/map/map0.mif                        ;
; color_mapper:color_instance|false_map:f0|ram_chunk0:m06|altsyncram:altsyncram_component|altsyncram_lpv1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                     ; M9K  ; Simple Dual Port ; 2048         ; 4            ; 64           ; 128          ; 8192  ; ./resources/map/map0.mif                        ;
; color_mapper:color_instance|false_map:f0|ram_chunk0:m07|altsyncram:altsyncram_component|altsyncram_lpv1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                     ; M9K  ; Simple Dual Port ; 2048         ; 4            ; 64           ; 128          ; 8192  ; ./resources/map/map0.mif                        ;
; color_mapper:color_instance|false_map:f0|ram_chunk0:m08|altsyncram:altsyncram_component|altsyncram_lpv1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                     ; M9K  ; Simple Dual Port ; 2048         ; 4            ; 64           ; 128          ; 8192  ; ./resources/map/map0.mif                        ;
; color_mapper:color_instance|false_map:f0|ram_chunk0:m09|altsyncram:altsyncram_component|altsyncram_lpv1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                     ; M9K  ; Simple Dual Port ; 2048         ; 4            ; 64           ; 128          ; 8192  ; ./resources/map/map0.mif                        ;
; color_mapper:color_instance|false_map:f0|ram_chunk1:m10|altsyncram:altsyncram_component|altsyncram_mpv1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                     ; M9K  ; Simple Dual Port ; 2048         ; 4            ; 64           ; 128          ; 8192  ; ./resources/map/map1.mif                        ;
; color_mapper:color_instance|false_map:f0|ram_chunk1:m110|altsyncram:altsyncram_component|altsyncram_mpv1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                    ; M9K  ; Simple Dual Port ; 2048         ; 4            ; 64           ; 128          ; 8192  ; ./resources/map/map1.mif                        ;
; color_mapper:color_instance|false_map:f0|ram_chunk1:m111|altsyncram:altsyncram_component|altsyncram_mpv1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                    ; M9K  ; Simple Dual Port ; 2048         ; 4            ; 64           ; 128          ; 8192  ; ./resources/map/map1.mif                        ;
; color_mapper:color_instance|false_map:f0|ram_chunk1:m11|altsyncram:altsyncram_component|altsyncram_mpv1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                     ; M9K  ; Simple Dual Port ; 2048         ; 4            ; 64           ; 128          ; 8192  ; ./resources/map/map1.mif                        ;
; color_mapper:color_instance|false_map:f0|ram_chunk1:m12|altsyncram:altsyncram_component|altsyncram_mpv1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                     ; M9K  ; Simple Dual Port ; 2048         ; 4            ; 64           ; 128          ; 8192  ; ./resources/map/map1.mif                        ;
; color_mapper:color_instance|false_map:f0|ram_chunk1:m13|altsyncram:altsyncram_component|altsyncram_mpv1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                     ; M9K  ; Simple Dual Port ; 2048         ; 4            ; 64           ; 128          ; 8192  ; ./resources/map/map1.mif                        ;
; color_mapper:color_instance|false_map:f0|ram_chunk1:m14|altsyncram:altsyncram_component|altsyncram_mpv1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                     ; M9K  ; Simple Dual Port ; 2048         ; 4            ; 64           ; 128          ; 8192  ; ./resources/map/map1.mif                        ;
; color_mapper:color_instance|false_map:f0|ram_chunk1:m15|altsyncram:altsyncram_component|altsyncram_mpv1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                     ; M9K  ; Simple Dual Port ; 2048         ; 4            ; 64           ; 128          ; 8192  ; ./resources/map/map1.mif                        ;
; color_mapper:color_instance|false_map:f0|ram_chunk1:m16|altsyncram:altsyncram_component|altsyncram_mpv1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                     ; M9K  ; Simple Dual Port ; 2048         ; 4            ; 64           ; 128          ; 8192  ; ./resources/map/map1.mif                        ;
; color_mapper:color_instance|false_map:f0|ram_chunk1:m17|altsyncram:altsyncram_component|altsyncram_mpv1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                     ; M9K  ; Simple Dual Port ; 2048         ; 4            ; 64           ; 128          ; 8192  ; ./resources/map/map1.mif                        ;
; color_mapper:color_instance|false_map:f0|ram_chunk1:m18|altsyncram:altsyncram_component|altsyncram_mpv1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                     ; M9K  ; Simple Dual Port ; 2048         ; 4            ; 64           ; 128          ; 8192  ; ./resources/map/map1.mif                        ;
; color_mapper:color_instance|false_map:f0|ram_chunk1:m19|altsyncram:altsyncram_component|altsyncram_mpv1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                     ; M9K  ; Simple Dual Port ; 2048         ; 4            ; 64           ; 128          ; 8192  ; ./resources/map/map1.mif                        ;
; color_mapper:color_instance|false_map:f0|ram_chunk2:m20|altsyncram:altsyncram_component|altsyncram_krv1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                     ; M9K  ; Simple Dual Port ; 8192         ; 4            ; 256          ; 128          ; 32768 ; ./resources/map/map2.mif                        ;
; color_mapper:color_instance|false_map:f0|ram_chunk2:m210|altsyncram:altsyncram_component|altsyncram_krv1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                    ; M9K  ; Simple Dual Port ; 8192         ; 4            ; 256          ; 128          ; 32768 ; ./resources/map/map2.mif                        ;
; color_mapper:color_instance|false_map:f0|ram_chunk2:m211|altsyncram:altsyncram_component|altsyncram_krv1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                    ; M9K  ; Simple Dual Port ; 8192         ; 4            ; 256          ; 128          ; 32768 ; ./resources/map/map2.mif                        ;
; color_mapper:color_instance|false_map:f0|ram_chunk2:m21|altsyncram:altsyncram_component|altsyncram_krv1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                     ; M9K  ; Simple Dual Port ; 8192         ; 4            ; 256          ; 128          ; 32768 ; ./resources/map/map2.mif                        ;
; color_mapper:color_instance|false_map:f0|ram_chunk2:m22|altsyncram:altsyncram_component|altsyncram_krv1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                     ; M9K  ; Simple Dual Port ; 8192         ; 4            ; 256          ; 128          ; 32768 ; ./resources/map/map2.mif                        ;
; color_mapper:color_instance|false_map:f0|ram_chunk2:m23|altsyncram:altsyncram_component|altsyncram_krv1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                     ; M9K  ; Simple Dual Port ; 8192         ; 4            ; 256          ; 128          ; 32768 ; ./resources/map/map2.mif                        ;
; color_mapper:color_instance|false_map:f0|ram_chunk2:m24|altsyncram:altsyncram_component|altsyncram_krv1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                     ; M9K  ; Simple Dual Port ; 8192         ; 4            ; 256          ; 128          ; 32768 ; ./resources/map/map2.mif                        ;
; color_mapper:color_instance|false_map:f0|ram_chunk2:m25|altsyncram:altsyncram_component|altsyncram_krv1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                     ; M9K  ; Simple Dual Port ; 8192         ; 4            ; 256          ; 128          ; 32768 ; ./resources/map/map2.mif                        ;
; color_mapper:color_instance|false_map:f0|ram_chunk2:m26|altsyncram:altsyncram_component|altsyncram_krv1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                     ; M9K  ; Simple Dual Port ; 8192         ; 4            ; 256          ; 128          ; 32768 ; ./resources/map/map2.mif                        ;
; color_mapper:color_instance|false_map:f0|ram_chunk2:m27|altsyncram:altsyncram_component|altsyncram_krv1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                     ; M9K  ; Simple Dual Port ; 8192         ; 4            ; 256          ; 128          ; 32768 ; ./resources/map/map2.mif                        ;
; color_mapper:color_instance|false_map:f0|ram_chunk2:m28|altsyncram:altsyncram_component|altsyncram_krv1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                     ; M9K  ; Simple Dual Port ; 8192         ; 4            ; 256          ; 128          ; 32768 ; ./resources/map/map2.mif                        ;
; color_mapper:color_instance|false_map:f0|ram_chunk2:m29|altsyncram:altsyncram_component|altsyncram_krv1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                     ; M9K  ; Simple Dual Port ; 8192         ; 4            ; 256          ; 128          ; 32768 ; ./resources/map/map2.mif                        ;
; color_mapper:color_instance|false_map:f0|ram_chunk3:m30|altsyncram:altsyncram_component|altsyncram_opv1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                     ; M9K  ; Simple Dual Port ; 2048         ; 4            ; 64           ; 128          ; 8192  ; ./resources/map/map3.mif                        ;
; color_mapper:color_instance|false_map:f0|ram_chunk3:m310|altsyncram:altsyncram_component|altsyncram_opv1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                    ; M9K  ; Simple Dual Port ; 2048         ; 4            ; 64           ; 128          ; 8192  ; ./resources/map/map3.mif                        ;
; color_mapper:color_instance|false_map:f0|ram_chunk3:m311|altsyncram:altsyncram_component|altsyncram_opv1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                    ; M9K  ; Simple Dual Port ; 2048         ; 4            ; 64           ; 128          ; 8192  ; ./resources/map/map3.mif                        ;
; color_mapper:color_instance|false_map:f0|ram_chunk3:m31|altsyncram:altsyncram_component|altsyncram_opv1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                     ; M9K  ; Simple Dual Port ; 2048         ; 4            ; 64           ; 128          ; 8192  ; ./resources/map/map3.mif                        ;
; color_mapper:color_instance|false_map:f0|ram_chunk3:m32|altsyncram:altsyncram_component|altsyncram_opv1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                     ; M9K  ; Simple Dual Port ; 2048         ; 4            ; 64           ; 128          ; 8192  ; ./resources/map/map3.mif                        ;
; color_mapper:color_instance|false_map:f0|ram_chunk3:m33|altsyncram:altsyncram_component|altsyncram_opv1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                     ; M9K  ; Simple Dual Port ; 2048         ; 4            ; 64           ; 128          ; 8192  ; ./resources/map/map3.mif                        ;
; color_mapper:color_instance|false_map:f0|ram_chunk3:m34|altsyncram:altsyncram_component|altsyncram_opv1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                     ; M9K  ; Simple Dual Port ; 2048         ; 4            ; 64           ; 128          ; 8192  ; ./resources/map/map3.mif                        ;
; color_mapper:color_instance|false_map:f0|ram_chunk3:m35|altsyncram:altsyncram_component|altsyncram_opv1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                     ; M9K  ; Simple Dual Port ; 2048         ; 4            ; 64           ; 128          ; 8192  ; ./resources/map/map3.mif                        ;
; color_mapper:color_instance|false_map:f0|ram_chunk3:m36|altsyncram:altsyncram_component|altsyncram_opv1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                     ; M9K  ; Simple Dual Port ; 2048         ; 4            ; 64           ; 128          ; 8192  ; ./resources/map/map3.mif                        ;
; color_mapper:color_instance|false_map:f0|ram_chunk3:m37|altsyncram:altsyncram_component|altsyncram_opv1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                     ; M9K  ; Simple Dual Port ; 2048         ; 4            ; 64           ; 128          ; 8192  ; ./resources/map/map3.mif                        ;
; color_mapper:color_instance|false_map:f0|ram_chunk3:m38|altsyncram:altsyncram_component|altsyncram_opv1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                     ; M9K  ; Simple Dual Port ; 2048         ; 4            ; 64           ; 128          ; 8192  ; ./resources/map/map3.mif                        ;
; color_mapper:color_instance|false_map:f0|ram_chunk3:m39|altsyncram:altsyncram_component|altsyncram_opv1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                     ; M9K  ; Simple Dual Port ; 2048         ; 4            ; 64           ; 128          ; 8192  ; ./resources/map/map3.mif                        ;
; lab8_soc:u0|lab8_soc_jtag_uart_0:jtag_uart_0|lab8_soc_jtag_uart_0_scfifo_r:the_lab8_soc_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|ALTSYNCRAM                                                                                                                                                                                          ; AUTO ; Simple Dual Port ; 64           ; 8            ; 64           ; 8            ; 512   ; None                                            ;
; lab8_soc:u0|lab8_soc_jtag_uart_0:jtag_uart_0|lab8_soc_jtag_uart_0_scfifo_w:the_lab8_soc_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|ALTSYNCRAM                                                                                                                                                                                          ; AUTO ; Simple Dual Port ; 64           ; 8            ; 64           ; 8            ; 512   ; None                                            ;
; lab8_soc:u0|lab8_soc_nios2_gen2_0:nios2_gen2_0|lab8_soc_nios2_gen2_0_cpu:cpu|lab8_soc_nios2_gen2_0_cpu_nios2_oci:the_lab8_soc_nios2_gen2_0_cpu_nios2_oci|lab8_soc_nios2_gen2_0_cpu_nios2_ocimem:the_lab8_soc_nios2_gen2_0_cpu_nios2_ocimem|lab8_soc_nios2_gen2_0_cpu_ociram_sp_ram_module:lab8_soc_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_ac71:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; 256          ; 32           ; --           ; --           ; 8192  ; None                                            ;
; lab8_soc:u0|lab8_soc_nios2_gen2_0:nios2_gen2_0|lab8_soc_nios2_gen2_0_cpu:cpu|lab8_soc_nios2_gen2_0_cpu_register_bank_a_module:lab8_soc_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated|ALTSYNCRAM                                                                                                                                                           ; AUTO ; Simple Dual Port ; 32           ; 32           ; 32           ; 32           ; 1024  ; None                                            ;
; lab8_soc:u0|lab8_soc_nios2_gen2_0:nios2_gen2_0|lab8_soc_nios2_gen2_0_cpu:cpu|lab8_soc_nios2_gen2_0_cpu_register_bank_b_module:lab8_soc_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated|ALTSYNCRAM                                                                                                                                                           ; AUTO ; Simple Dual Port ; 32           ; 32           ; 32           ; 32           ; 1024  ; None                                            ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+-------+-------------------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Partition Merge DSP Block Usage Summary                                                       ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 532               ;
; Simple Multipliers (18-bit)           ; 2           ; 1                   ; 266               ;
; Embedded Multiplier Blocks            ; --          ; --                  ; 266               ;
; Embedded Multiplier 9-bit elements    ; 4           ; 2                   ; 532               ;
; Signed Embedded Multipliers           ; 2           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 0           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+
Note: number of Embedded Multiplier Blocks used is only available after a successful fit.


+--------------------------+
; Partition Merge Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Partition Merge
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Standard Edition
    Info: Processing started: Fri Dec 24 21:44:11 2021
Info: Command: quartus_cdb --read_settings_files=off --write_settings_files=off lab8 -c lab8 --merge=on
Info (35007): Using synthesis netlist for partition "Top"
Info (35006): Using previously generated Fitter netlist for partition "HexDriver:hex_inst_0" File: C:/Users/Administrator/Desktop/ECE385-FINAL-2DMC/2DMC/lab8.sv Line: 129
Info (35006): Using previously generated Fitter netlist for partition "HexDriver:hex_inst_1" File: C:/Users/Administrator/Desktop/ECE385-FINAL-2DMC/2DMC/lab8.sv Line: 130
Info (35006): Using previously generated Fitter netlist for partition "HexDriver:hex_inst_2" File: C:/Users/Administrator/Desktop/ECE385-FINAL-2DMC/2DMC/lab8.sv Line: 131
Info (35006): Using previously generated Fitter netlist for partition "HexDriver:hex_inst_3" File: C:/Users/Administrator/Desktop/ECE385-FINAL-2DMC/2DMC/lab8.sv Line: 132
Info (35006): Using previously generated Fitter netlist for partition "HexDriver:hex_inst_4" File: C:/Users/Administrator/Desktop/ECE385-FINAL-2DMC/2DMC/lab8.sv Line: 133
Info (35006): Using previously generated Fitter netlist for partition "HexDriver:hex_inst_5" File: C:/Users/Administrator/Desktop/ECE385-FINAL-2DMC/2DMC/lab8.sv Line: 134
Info (35006): Using previously generated Fitter netlist for partition "VGA_controller:vga_controller_instance" File: C:/Users/Administrator/Desktop/ECE385-FINAL-2DMC/2DMC/lab8.sv Line: 112
Info (35006): Using previously generated Fitter netlist for partition "artrom:a0" File: C:/Users/Administrator/Desktop/ECE385-FINAL-2DMC/2DMC/Color_Mapper.sv Line: 72
Info (35007): Using synthesis netlist for partition "false_map:f0" File: C:/Users/Administrator/Desktop/ECE385-FINAL-2DMC/2DMC/Color_Mapper.sv Line: 68
Info (35006): Using previously generated Fitter netlist for partition "keyboard:key1" File: C:/Users/Administrator/Desktop/ECE385-FINAL-2DMC/2DMC/lab8.sv Line: 71
Info (35006): Using previously generated Fitter netlist for partition "lab8_soc:u0" File: C:/Users/Administrator/Desktop/ECE385-FINAL-2DMC/2DMC/lab8.sv Line: 102
Info (35006): Using previously generated Fitter netlist for partition "main_menu:menu0" File: C:/Users/Administrator/Desktop/ECE385-FINAL-2DMC/2DMC/Color_Mapper.sv Line: 83
Info (35006): Using previously generated Fitter netlist for partition "rxycalc:r" File: C:/Users/Administrator/Desktop/ECE385-FINAL-2DMC/2DMC/Color_Mapper.sv Line: 56
Info (35006): Using previously generated Fitter netlist for partition "rxycalc:rmouse" File: C:/Users/Administrator/Desktop/ECE385-FINAL-2DMC/2DMC/lab8.sv Line: 143
Info (35006): Using previously generated Fitter netlist for partition "vga_clk:vga_clk_instance" File: C:/Users/Administrator/Desktop/ECE385-FINAL-2DMC/2DMC/lab8.sv Line: 109
Info (35007): Using synthesis netlist for partition "sld_hub:auto_hub"
Info (35002): Resolved and merged 17 partition(s)
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 3 node(s), including 0 DDIO, 3 PLL, 0 transceiver and 0 LCELL
Info (35048): Found 12 ports with constant drivers. For more information, refer to the Partition Merger report
Info (35047): Found 38 ports with no fan-out. For more information, refer to the Partition Merger report
Warning (35016): Found partition port(s) not driving logic, possibly wasting area
    Warning (35018): Partition port "color_mapper:color_instance|false_map:f0|corner_x[7]", driven by node "Steve:steve|Add25~14", does not drive logic File: C:/Users/Administrator/Desktop/ECE385-FINAL-2DMC/2DMC/Steve.sv Line: 279
    Warning (35018): Partition port "color_mapper:color_instance|false_map:f0|changex[7]", driven by node "changex[7]~14", does not drive logic File: C:/Users/Administrator/Desktop/ECE385-FINAL-2DMC/2DMC/lab8.sv Line: 141
    Warning (35018): Partition port "color_mapper:color_instance|false_map:f0|corner_x[8]", driven by node "Steve:steve|Add25~16", does not drive logic File: C:/Users/Administrator/Desktop/ECE385-FINAL-2DMC/2DMC/Steve.sv Line: 279
    Warning (35018): Partition port "color_mapper:color_instance|false_map:f0|changex[8]", driven by node "changex[8]~16", does not drive logic File: C:/Users/Administrator/Desktop/ECE385-FINAL-2DMC/2DMC/lab8.sv Line: 141
    Warning (35018): Partition port "color_mapper:color_instance|false_map:f0|corner_x[9]", driven by node "Steve:steve|Add25~18", does not drive logic File: C:/Users/Administrator/Desktop/ECE385-FINAL-2DMC/2DMC/Steve.sv Line: 279
    Warning (35018): Partition port "color_mapper:color_instance|false_map:f0|changex[9]", driven by node "changex[9]~18", does not drive logic File: C:/Users/Administrator/Desktop/ECE385-FINAL-2DMC/2DMC/lab8.sv Line: 141
    Warning (35018): Partition port "color_mapper:color_instance|false_map:f0|changey[6]", driven by node "changey[6]~12", does not drive logic File: C:/Users/Administrator/Desktop/ECE385-FINAL-2DMC/2DMC/lab8.sv Line: 141
    Warning (35018): Partition port "color_mapper:color_instance|false_map:f0|changey[7]", driven by node "changey[7]~14", does not drive logic File: C:/Users/Administrator/Desktop/ECE385-FINAL-2DMC/2DMC/lab8.sv Line: 141
    Warning (35018): Partition port "color_mapper:color_instance|false_map:f0|corner_y[8]", driven by node "Steve:steve|Add26~16", does not drive logic File: C:/Users/Administrator/Desktop/ECE385-FINAL-2DMC/2DMC/Steve.sv Line: 280
    Warning (35018): Partition port "color_mapper:color_instance|false_map:f0|changey[8]", driven by node "changey[8]~16", does not drive logic File: C:/Users/Administrator/Desktop/ECE385-FINAL-2DMC/2DMC/lab8.sv Line: 141
    Warning (35018): Partition port "color_mapper:color_instance|false_map:f0|corner_y[9]", driven by node "Steve:steve|Add26~18", does not drive logic File: C:/Users/Administrator/Desktop/ECE385-FINAL-2DMC/2DMC/Steve.sv Line: 280
    Warning (35018): Partition port "color_mapper:color_instance|false_map:f0|changey[9]", driven by node "changey[9]~18", does not drive logic File: C:/Users/Administrator/Desktop/ECE385-FINAL-2DMC/2DMC/lab8.sv Line: 141
    Warning (35018): Partition port "color_mapper:color_instance|false_map:f0|Reset_h", driven by node "Reset_h", does not drive logic File: C:/Users/Administrator/Desktop/ECE385-FINAL-2DMC/2DMC/lab8.sv Line: 51
    Warning (35018): Partition port "lab8_soc:u0|mouse_x_export[10]", driven by node "lab8_soc:u0|lab8_soc_mouse_x:mouse_x|data_out[10]", does not drive logic File: C:/Users/Administrator/Desktop/ECE385-FINAL-2DMC/2DMC/lab8_soc/synthesis/submodules/lab8_soc_mouse_x.v Line: 58
    Warning (35018): Partition port "lab8_soc:u0|mouse_y_export[15]", driven by node "lab8_soc:u0|lab8_soc_mouse_x:mouse_y|data_out[15]", does not drive logic File: C:/Users/Administrator/Desktop/ECE385-FINAL-2DMC/2DMC/lab8_soc/synthesis/submodules/lab8_soc_mouse_x.v Line: 58
    Warning (35018): Partition port "lab8_soc:u0|mouse_y_export[14]", driven by node "lab8_soc:u0|lab8_soc_mouse_x:mouse_y|data_out[14]", does not drive logic File: C:/Users/Administrator/Desktop/ECE385-FINAL-2DMC/2DMC/lab8_soc/synthesis/submodules/lab8_soc_mouse_x.v Line: 58
    Warning (35018): Partition port "lab8_soc:u0|mouse_y_export[13]", driven by node "lab8_soc:u0|lab8_soc_mouse_x:mouse_y|data_out[13]", does not drive logic File: C:/Users/Administrator/Desktop/ECE385-FINAL-2DMC/2DMC/lab8_soc/synthesis/submodules/lab8_soc_mouse_x.v Line: 58
    Warning (35018): Partition port "lab8_soc:u0|mouse_y_export[12]", driven by node "lab8_soc:u0|lab8_soc_mouse_x:mouse_y|data_out[12]", does not drive logic File: C:/Users/Administrator/Desktop/ECE385-FINAL-2DMC/2DMC/lab8_soc/synthesis/submodules/lab8_soc_mouse_x.v Line: 58
    Warning (35018): Partition port "lab8_soc:u0|mouse_y_export[11]", driven by node "lab8_soc:u0|lab8_soc_mouse_x:mouse_y|data_out[11]", does not drive logic File: C:/Users/Administrator/Desktop/ECE385-FINAL-2DMC/2DMC/lab8_soc/synthesis/submodules/lab8_soc_mouse_x.v Line: 58
    Warning (35018): Partition port "lab8_soc:u0|mouse_y_export[10]", driven by node "lab8_soc:u0|lab8_soc_mouse_x:mouse_y|data_out[10]", does not drive logic File: C:/Users/Administrator/Desktop/ECE385-FINAL-2DMC/2DMC/lab8_soc/synthesis/submodules/lab8_soc_mouse_x.v Line: 58
    Warning (35039): Only the first 20 ports are reported. For a full list of ports, refer to the Partition Warnings panel in the Partition Merge report
Warning (21074): Design contains 4 input pin(s) that do not drive logic
    Warning (15610): No output dependent on input pin "KEY[1]" File: C:/Users/Administrator/Desktop/ECE385-FINAL-2DMC/2DMC/lab8.sv Line: 18
    Warning (15610): No output dependent on input pin "KEY[2]" File: C:/Users/Administrator/Desktop/ECE385-FINAL-2DMC/2DMC/lab8.sv Line: 18
    Warning (15610): No output dependent on input pin "KEY[3]" File: C:/Users/Administrator/Desktop/ECE385-FINAL-2DMC/2DMC/lab8.sv Line: 18
    Warning (15610): No output dependent on input pin "OTG_INT[1]" File: C:/Users/Administrator/Desktop/ECE385-FINAL-2DMC/2DMC/lab8.sv Line: 37
Info (21057): Implemented 21105 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 12 input pins
    Info (21059): Implemented 113 output pins
    Info (21060): Implemented 48 bidirectional pins
    Info (21061): Implemented 20618 logic cells
    Info (21064): Implemented 300 RAM segments
    Info (21065): Implemented 3 PLLs
    Info (21062): Implemented 4 DSP elements
Info: Quartus Prime Partition Merge was successful. 0 errors, 27 warnings
    Info: Peak virtual memory: 790 megabytes
    Info: Processing ended: Fri Dec 24 21:44:32 2021
    Info: Elapsed time: 00:00:21
    Info: Total CPU time (on all processors): 00:00:21


