本实验总共分为四个部分：
1、完成一个模拟RISC-V的基本整数指令集RV32I的汇编器设计
2、完成一个模拟RISC-V的基本整数指令集RV32I的模拟器设计
3、完成一个简单存储器的设计（包含在CPU之中）
4、完成一个执行RISC-V的基本整数指令集RV32I的CPU设计（单周期实现）
