Analysis & Synthesis report for skeleton
Mon Apr 22 20:06:20 2019
Quartus Prime Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Analysis & Synthesis Summary
  3. Analysis & Synthesis Settings
  4. Parallel Compilation
  5. Analysis & Synthesis Source Files Read
  6. Analysis & Synthesis Resource Usage Summary
  7. Analysis & Synthesis Resource Utilization by Entity
  8. Analysis & Synthesis RAM Summary
  9. Analysis & Synthesis DSP Block Usage Summary
 10. Analysis & Synthesis IP Cores Summary
 11. State Machine - |skeleton|PS2_Interface:myps2|PS2_Controller:PS2|s_ps2_transceiver
 12. State Machine - |skeleton|PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|s_ps2_transmitter
 13. State Machine - |skeleton|PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Data_In:PS2_Data_In|s_ps2_receiver
 14. User-Specified and Inferred Latches
 15. Registers Removed During Synthesis
 16. Removed Registers Triggering Further Register Optimizations
 17. General Register Statistics
 18. Inverted Register Statistics
 19. Multiplexer Restructuring Statistics (Restructuring Performed)
 20. Source assignments for vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_qsb1:auto_generated
 21. Source assignments for vga_controller:vga_ins|head_data:head_data_inst|altsyncram:altsyncram_component|altsyncram_hkb1:auto_generated
 22. Source assignments for vga_controller:vga_ins|body_data:body_data_inst|altsyncram:altsyncram_component|altsyncram_dlb1:auto_generated
 23. Source assignments for vga_controller:vga_ins|apple_data:apple_data_inst|altsyncram:altsyncram_component|altsyncram_hob1:auto_generated
 24. Source assignments for vga_controller:vga_ins|lb:lb_data_inst|altsyncram:altsyncram_component|altsyncram_isb1:auto_generated
 25. Source assignments for vga_controller:vga_ins|zero_data:zero_data_inst|altsyncram:altsyncram_component|altsyncram_1bb1:auto_generated
 26. Source assignments for vga_controller:vga_ins|one_data:one_data_inst|altsyncram:altsyncram_component|altsyncram_2bb1:auto_generated
 27. Source assignments for vga_controller:vga_ins|two_data:two_data_inst|altsyncram:altsyncram_component|altsyncram_3bb1:auto_generated
 28. Source assignments for vga_controller:vga_ins|three_data:three_data_inst|altsyncram:altsyncram_component|altsyncram_4bb1:auto_generated
 29. Source assignments for vga_controller:vga_ins|four_data:four_data_inst|altsyncram:altsyncram_component|altsyncram_5bb1:auto_generated
 30. Source assignments for vga_controller:vga_ins|five_data:five_data_inst|altsyncram:altsyncram_component|altsyncram_6bb1:auto_generated
 31. Source assignments for vga_controller:vga_ins|six_data:_data_inst|altsyncram:altsyncram_component|altsyncram_7bb1:auto_generated
 32. Source assignments for vga_controller:vga_ins|seven_data:seven_data_inst|altsyncram:altsyncram_component|altsyncram_8bb1:auto_generated
 33. Source assignments for vga_controller:vga_ins|eight_data:eight_data_inst|altsyncram:altsyncram_component|altsyncram_9bb1:auto_generated
 34. Source assignments for vga_controller:vga_ins|nine_data:nine_data_inst|altsyncram:altsyncram_component|altsyncram_abb1:auto_generated
 35. Source assignments for vga_controller:vga_ins|img_index:img_index_inst|altsyncram:altsyncram_component|altsyncram_1rb1:auto_generated
 36. Source assignments for imem:my_imem|altsyncram:altsyncram_component|altsyncram_cp81:auto_generated
 37. Source assignments for dmem:my_dmem|altsyncram:altsyncram_component|altsyncram_8vc1:auto_generated
 38. Parameter Settings for User Entity Instance: pll:div|altpll:altpll_component
 39. Parameter Settings for User Entity Instance: PS2_Interface:myps2|PS2_Controller:PS2
 40. Parameter Settings for User Entity Instance: PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out
 41. Parameter Settings for User Entity Instance: VGA_Audio_PLL:p1|altpll:altpll_component
 42. Parameter Settings for User Entity Instance: vga_controller:vga_ins|video_sync_generator:LTM_ins
 43. Parameter Settings for User Entity Instance: vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component
 44. Parameter Settings for User Entity Instance: vga_controller:vga_ins|head_data:head_data_inst|altsyncram:altsyncram_component
 45. Parameter Settings for User Entity Instance: vga_controller:vga_ins|body_data:body_data_inst|altsyncram:altsyncram_component
 46. Parameter Settings for User Entity Instance: vga_controller:vga_ins|apple_data:apple_data_inst|altsyncram:altsyncram_component
 47. Parameter Settings for User Entity Instance: vga_controller:vga_ins|lb:lb_data_inst|altsyncram:altsyncram_component
 48. Parameter Settings for User Entity Instance: vga_controller:vga_ins|zero_data:zero_data_inst|altsyncram:altsyncram_component
 49. Parameter Settings for User Entity Instance: vga_controller:vga_ins|one_data:one_data_inst|altsyncram:altsyncram_component
 50. Parameter Settings for User Entity Instance: vga_controller:vga_ins|two_data:two_data_inst|altsyncram:altsyncram_component
 51. Parameter Settings for User Entity Instance: vga_controller:vga_ins|three_data:three_data_inst|altsyncram:altsyncram_component
 52. Parameter Settings for User Entity Instance: vga_controller:vga_ins|four_data:four_data_inst|altsyncram:altsyncram_component
 53. Parameter Settings for User Entity Instance: vga_controller:vga_ins|five_data:five_data_inst|altsyncram:altsyncram_component
 54. Parameter Settings for User Entity Instance: vga_controller:vga_ins|six_data:_data_inst|altsyncram:altsyncram_component
 55. Parameter Settings for User Entity Instance: vga_controller:vga_ins|seven_data:seven_data_inst|altsyncram:altsyncram_component
 56. Parameter Settings for User Entity Instance: vga_controller:vga_ins|eight_data:eight_data_inst|altsyncram:altsyncram_component
 57. Parameter Settings for User Entity Instance: vga_controller:vga_ins|nine_data:nine_data_inst|altsyncram:altsyncram_component
 58. Parameter Settings for User Entity Instance: vga_controller:vga_ins|img_index:img_index_inst|altsyncram:altsyncram_component
 59. Parameter Settings for User Entity Instance: imem:my_imem|altsyncram:altsyncram_component
 60. Parameter Settings for User Entity Instance: dmem:my_dmem|altsyncram:altsyncram_component
 61. Parameter Settings for Inferred Entity Instance: linear_rng:lr1|lpm_mult:Mult0
 62. Parameter Settings for Inferred Entity Instance: vga_controller:vga_ins|lpm_divide:Div0
 63. Parameter Settings for Inferred Entity Instance: vga_controller:vga_ins|lpm_divide:Mod0
 64. Parameter Settings for Inferred Entity Instance: vga_controller:vga_ins|lpm_divide:Div2
 65. Parameter Settings for Inferred Entity Instance: vga_controller:vga_ins|lpm_mult:Mult1
 66. Parameter Settings for Inferred Entity Instance: vga_controller:vga_ins|lpm_divide:Div1
 67. Parameter Settings for Inferred Entity Instance: vga_controller:vga_ins|lpm_divide:Mod4
 68. Parameter Settings for Inferred Entity Instance: vga_controller:vga_ins|lpm_divide:Mod3
 69. Parameter Settings for Inferred Entity Instance: vga_controller:vga_ins|lpm_divide:Mod1
 70. Parameter Settings for Inferred Entity Instance: vga_controller:vga_ins|lpm_divide:Mod2
 71. Parameter Settings for Inferred Entity Instance: vga_controller:vga_ins|lpm_mult:Mult0
 72. altpll Parameter Settings by Entity Instance
 73. altsyncram Parameter Settings by Entity Instance
 74. lpm_mult Parameter Settings by Entity Instance
 75. Port Connectivity Checks: "processor:my_processor|mux_4_1:mux_data_write"
 76. Port Connectivity Checks: "processor:my_processor|latch_mw:latch_mw1|dflipflop:isRStatus"
 77. Port Connectivity Checks: "processor:my_processor|latch_mw:latch_mw1|register:rStatus"
 78. Port Connectivity Checks: "processor:my_processor|latch_mw:latch_mw1|register:d"
 79. Port Connectivity Checks: "processor:my_processor|latch_mw:latch_mw1|register:o"
 80. Port Connectivity Checks: "processor:my_processor|latch_mw:latch_mw1|register:ir"
 81. Port Connectivity Checks: "processor:my_processor|latch_xm:latch_xm1|dflipflop:isRStatus"
 82. Port Connectivity Checks: "processor:my_processor|latch_xm:latch_xm1"
 83. Port Connectivity Checks: "processor:my_processor|multdiv:md1|dflipflop:op_control"
 84. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|alu:quotient_sign_alu"
 85. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module|dflipflop:loop1[31].d1"
 86. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module|dflipflop:loop1[30].d1"
 87. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module|dflipflop:loop1[29].d1"
 88. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module|dflipflop:loop1[28].d1"
 89. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module|dflipflop:loop1[27].d1"
 90. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module|dflipflop:loop1[26].d1"
 91. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module|dflipflop:loop1[25].d1"
 92. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module|dflipflop:loop1[24].d1"
 93. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module|dflipflop:loop1[23].d1"
 94. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module|dflipflop:loop1[22].d1"
 95. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module|dflipflop:loop1[21].d1"
 96. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module|dflipflop:loop1[20].d1"
 97. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module|dflipflop:loop1[19].d1"
 98. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module|dflipflop:loop1[18].d1"
 99. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module|dflipflop:loop1[17].d1"
100. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module|dflipflop:loop1[16].d1"
101. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module|dflipflop:loop1[15].d1"
102. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module|dflipflop:loop1[14].d1"
103. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module|dflipflop:loop1[13].d1"
104. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module|dflipflop:loop1[12].d1"
105. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module|dflipflop:loop1[11].d1"
106. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module|dflipflop:loop1[10].d1"
107. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module|dflipflop:loop1[9].d1"
108. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module|dflipflop:loop1[8].d1"
109. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module|dflipflop:loop1[7].d1"
110. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module|dflipflop:loop1[6].d1"
111. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module|dflipflop:loop1[5].d1"
112. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module|dflipflop:loop1[4].d1"
113. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module|dflipflop:loop1[3].d1"
114. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module|dflipflop:loop1[2].d1"
115. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module|dflipflop:loop1[1].d1"
116. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module|dflipflop:loop1[0].d1"
117. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module"
118. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|remainder_module:remainder_module|dflipflop:loop1[31].d1"
119. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|remainder_module:remainder_module|dflipflop:loop1[30].d1"
120. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|remainder_module:remainder_module|dflipflop:loop1[29].d1"
121. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|remainder_module:remainder_module|dflipflop:loop1[28].d1"
122. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|remainder_module:remainder_module|dflipflop:loop1[27].d1"
123. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|remainder_module:remainder_module|dflipflop:loop1[26].d1"
124. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|remainder_module:remainder_module|dflipflop:loop1[25].d1"
125. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|remainder_module:remainder_module|dflipflop:loop1[24].d1"
126. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|remainder_module:remainder_module|dflipflop:loop1[23].d1"
127. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|remainder_module:remainder_module|dflipflop:loop1[22].d1"
128. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|remainder_module:remainder_module|dflipflop:loop1[21].d1"
129. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|remainder_module:remainder_module|dflipflop:loop1[20].d1"
130. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|remainder_module:remainder_module|dflipflop:loop1[19].d1"
131. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|remainder_module:remainder_module|dflipflop:loop1[18].d1"
132. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|remainder_module:remainder_module|dflipflop:loop1[17].d1"
133. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|remainder_module:remainder_module|dflipflop:loop1[16].d1"
134. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|remainder_module:remainder_module|dflipflop:loop1[15].d1"
135. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|remainder_module:remainder_module|dflipflop:loop1[14].d1"
136. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|remainder_module:remainder_module|dflipflop:loop1[13].d1"
137. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|remainder_module:remainder_module|dflipflop:loop1[12].d1"
138. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|remainder_module:remainder_module|dflipflop:loop1[11].d1"
139. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|remainder_module:remainder_module|dflipflop:loop1[10].d1"
140. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|remainder_module:remainder_module|dflipflop:loop1[9].d1"
141. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|remainder_module:remainder_module|dflipflop:loop1[8].d1"
142. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|remainder_module:remainder_module|dflipflop:loop1[7].d1"
143. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|remainder_module:remainder_module|dflipflop:loop1[6].d1"
144. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|remainder_module:remainder_module|dflipflop:loop1[5].d1"
145. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|remainder_module:remainder_module|dflipflop:loop1[4].d1"
146. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|remainder_module:remainder_module|dflipflop:loop1[3].d1"
147. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|remainder_module:remainder_module|dflipflop:loop1[2].d1"
148. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|remainder_module:remainder_module|dflipflop:loop1[1].d1"
149. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|remainder_module:remainder_module|dflipflop:d0"
150. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|alu:main_alu"
151. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|alu:alu_get_dividend"
152. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|alu:alu_get_divisor"
153. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:dout"
154. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:loop1[32].d1"
155. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:loop1[31].d1"
156. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:loop1[30].d1"
157. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:loop1[29].d1"
158. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:loop1[28].d1"
159. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:loop1[27].d1"
160. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:loop1[26].d1"
161. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:loop1[25].d1"
162. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:loop1[24].d1"
163. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:loop1[23].d1"
164. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:loop1[22].d1"
165. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:loop1[21].d1"
166. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:loop1[20].d1"
167. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:loop1[19].d1"
168. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:loop1[18].d1"
169. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:loop1[17].d1"
170. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:loop1[16].d1"
171. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:loop1[15].d1"
172. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:loop1[14].d1"
173. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:loop1[13].d1"
174. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:loop1[12].d1"
175. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:loop1[11].d1"
176. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:loop1[10].d1"
177. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:loop1[9].d1"
178. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:loop1[8].d1"
179. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:loop1[7].d1"
180. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:loop1[6].d1"
181. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:loop1[5].d1"
182. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:loop1[4].d1"
183. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:loop1[3].d1"
184. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:loop1[2].d1"
185. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:loop1[1].d1"
186. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:din"
187. Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter"
188. Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|mux_2_1_5:opcode_mux"
189. Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|dflipflop:oveflow_ff"
190. Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|dflipflop:d_placeholder"
191. Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|dflipflop:loop1[31].d1"
192. Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|dflipflop:loop1[30].d1"
193. Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|dflipflop:loop1[29].d1"
194. Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|dflipflop:loop1[28].d1"
195. Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|dflipflop:loop1[27].d1"
196. Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|dflipflop:loop1[26].d1"
197. Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|dflipflop:loop1[25].d1"
198. Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|dflipflop:loop1[24].d1"
199. Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|dflipflop:loop1[23].d1"
200. Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|dflipflop:loop1[22].d1"
201. Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|dflipflop:loop1[21].d1"
202. Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|dflipflop:loop1[20].d1"
203. Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|dflipflop:loop1[19].d1"
204. Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|dflipflop:loop1[18].d1"
205. Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|dflipflop:loop1[17].d1"
206. Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|dflipflop:loop1[16].d1"
207. Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|dflipflop:loop1[15].d1"
208. Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|dflipflop:loop1[14].d1"
209. Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|dflipflop:loop1[13].d1"
210. Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|dflipflop:loop1[12].d1"
211. Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|dflipflop:loop1[11].d1"
212. Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|dflipflop:loop1[10].d1"
213. Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|dflipflop:loop1[9].d1"
214. Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|dflipflop:loop1[8].d1"
215. Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|dflipflop:loop1[7].d1"
216. Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|dflipflop:loop1[6].d1"
217. Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|dflipflop:loop1[5].d1"
218. Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|dflipflop:loop1[4].d1"
219. Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|dflipflop:loop1[3].d1"
220. Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|dflipflop:loop1[2].d1"
221. Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|dflipflop:loop1[1].d1"
222. Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|dflipflop:loop1[0].d1"
223. Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|mux_21_all_1bit:m2"
224. Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1"
225. Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|product_module:product1|dflipflop:flipflops_loop[31].d1"
226. Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|product_module:product1|dflipflop:flipflops_loop[30].d1"
227. Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|product_module:product1|dflipflop:flipflops_loop[29].d1"
228. Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|product_module:product1|dflipflop:flipflops_loop[28].d1"
229. Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|product_module:product1|dflipflop:flipflops_loop[27].d1"
230. Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|product_module:product1|dflipflop:flipflops_loop[26].d1"
231. Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|product_module:product1|dflipflop:flipflops_loop[25].d1"
232. Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|product_module:product1|dflipflop:flipflops_loop[24].d1"
233. Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|product_module:product1|dflipflop:flipflops_loop[23].d1"
234. Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|product_module:product1|dflipflop:flipflops_loop[22].d1"
235. Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|product_module:product1|dflipflop:flipflops_loop[21].d1"
236. Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|product_module:product1|dflipflop:flipflops_loop[20].d1"
237. Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|product_module:product1|dflipflop:flipflops_loop[19].d1"
238. Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|product_module:product1|dflipflop:flipflops_loop[18].d1"
239. Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|product_module:product1|dflipflop:flipflops_loop[17].d1"
240. Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|product_module:product1|dflipflop:flipflops_loop[16].d1"
241. Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|product_module:product1|dflipflop:flipflops_loop[15].d1"
242. Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|product_module:product1|dflipflop:flipflops_loop[14].d1"
243. Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|product_module:product1|dflipflop:flipflops_loop[13].d1"
244. Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|product_module:product1|dflipflop:flipflops_loop[12].d1"
245. Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|product_module:product1|dflipflop:flipflops_loop[11].d1"
246. Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|product_module:product1|dflipflop:flipflops_loop[10].d1"
247. Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|product_module:product1|dflipflop:flipflops_loop[9].d1"
248. Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|product_module:product1|dflipflop:flipflops_loop[8].d1"
249. Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|product_module:product1|dflipflop:flipflops_loop[7].d1"
250. Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|product_module:product1|dflipflop:flipflops_loop[6].d1"
251. Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|product_module:product1|dflipflop:flipflops_loop[5].d1"
252. Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|product_module:product1|dflipflop:flipflops_loop[4].d1"
253. Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|product_module:product1|dflipflop:flipflops_loop[3].d1"
254. Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|product_module:product1|dflipflop:flipflops_loop[2].d1"
255. Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|product_module:product1|dflipflop:flipflops_loop[1].d1"
256. Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|product_module:product1|dflipflop:flipflops_loop[0].d1"
257. Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|alu:main_alu"
258. Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|mux_2_1:mux_do_nothing"
259. Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|mux_2_1:mux_shift_multiplicand"
260. Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|shift_register_8:counter|dflipflop:dout"
261. Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|shift_register_8:counter|dflipflop:loop1[15].d1"
262. Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|shift_register_8:counter|dflipflop:loop1[14].d1"
263. Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|shift_register_8:counter|dflipflop:loop1[13].d1"
264. Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|shift_register_8:counter|dflipflop:loop1[12].d1"
265. Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|shift_register_8:counter|dflipflop:loop1[11].d1"
266. Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|shift_register_8:counter|dflipflop:loop1[10].d1"
267. Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|shift_register_8:counter|dflipflop:loop1[9].d1"
268. Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|shift_register_8:counter|dflipflop:loop1[8].d1"
269. Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|shift_register_8:counter|dflipflop:loop1[7].d1"
270. Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|shift_register_8:counter|dflipflop:loop1[6].d1"
271. Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|shift_register_8:counter|dflipflop:loop1[5].d1"
272. Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|shift_register_8:counter|dflipflop:loop1[4].d1"
273. Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|shift_register_8:counter|dflipflop:loop1[3].d1"
274. Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|shift_register_8:counter|dflipflop:loop1[2].d1"
275. Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|shift_register_8:counter|dflipflop:loop1[1].d1"
276. Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|shift_register_8:counter|dflipflop:din"
277. Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|shift_register_8:counter"
278. Port Connectivity Checks: "processor:my_processor|multdiv:md1|register:reg_b"
279. Port Connectivity Checks: "processor:my_processor|multdiv:md1|register:reg_a"
280. Port Connectivity Checks: "processor:my_processor|dflipflop:dff_preMultDiv"
281. Port Connectivity Checks: "processor:my_processor|dflipflop:dff_startMultDiv"
282. Port Connectivity Checks: "processor:my_processor|alu:alu1"
283. Port Connectivity Checks: "processor:my_processor|equality5:reg30_eq3"
284. Port Connectivity Checks: "processor:my_processor|equality5:reg30_eq2"
285. Port Connectivity Checks: "processor:my_processor|equality5:reg30_eq1"
286. Port Connectivity Checks: "processor:my_processor|mux_4_1:mux_branch"
287. Port Connectivity Checks: "processor:my_processor|alu:pc_branch_alu"
288. Port Connectivity Checks: "processor:my_processor|alu:alu_next_pc|mux_8_1:mux8"
289. Port Connectivity Checks: "processor:my_processor|alu:alu_next_pc|sra_barrel_32:sra1"
290. Port Connectivity Checks: "processor:my_processor|alu:alu_next_pc|sll_barrel_32:sll1"
291. Port Connectivity Checks: "processor:my_processor|alu:alu_next_pc|subtract:sub1|CLA_32:cla"
292. Port Connectivity Checks: "processor:my_processor|alu:alu_next_pc|subtract:sub1"
293. Port Connectivity Checks: "processor:my_processor|alu:alu_next_pc|CLA_32:sum1"
294. Port Connectivity Checks: "processor:my_processor|alu:alu_next_pc"
295. Port Connectivity Checks: "regfile:my_regfile|register:r29"
296. Port Connectivity Checks: "regfile:my_regfile|register:r21"
297. Port Connectivity Checks: "regfile:my_regfile|register:r0"
298. Port Connectivity Checks: "regfile:my_regfile|decoder:dcW"
299. Port Connectivity Checks: "regfile:my_regfile"
300. Port Connectivity Checks: "linear_rng:lr1"
301. Port Connectivity Checks: "imem:my_imem"
302. Port Connectivity Checks: "vga_controller:vga_ins|eight_data:eight_data_inst"
303. Port Connectivity Checks: "vga_controller:vga_ins|seven_data:seven_data_inst"
304. Port Connectivity Checks: "vga_controller:vga_ins|six_data:_data_inst"
305. Port Connectivity Checks: "vga_controller:vga_ins|five_data:five_data_inst"
306. Port Connectivity Checks: "vga_controller:vga_ins|four_data:four_data_inst"
307. Port Connectivity Checks: "vga_controller:vga_ins|three_data:three_data_inst"
308. Port Connectivity Checks: "vga_controller:vga_ins|two_data:two_data_inst"
309. Port Connectivity Checks: "vga_controller:vga_ins|one_data:one_data_inst"
310. Port Connectivity Checks: "vga_controller:vga_ins|zero_data:zero_data_inst"
311. Port Connectivity Checks: "VGA_Audio_PLL:p1"
312. Port Connectivity Checks: "Hexadecimal_To_Seven_Segment:hex8"
313. Port Connectivity Checks: "Hexadecimal_To_Seven_Segment:hex7"
314. Port Connectivity Checks: "Hexadecimal_To_Seven_Segment:hex6"
315. Port Connectivity Checks: "Hexadecimal_To_Seven_Segment:hex5"
316. Port Connectivity Checks: "Hexadecimal_To_Seven_Segment:hex4"
317. Port Connectivity Checks: "Hexadecimal_To_Seven_Segment:hex3"
318. Port Connectivity Checks: "lcd:mylcd"
319. Port Connectivity Checks: "PS2_Interface:myps2|PS2_Controller:PS2"
320. Port Connectivity Checks: "PS2_Interface:myps2"
321. Port Connectivity Checks: "pll:div"
322. Post-Synthesis Netlist Statistics for Top Partition
323. Elapsed Time Per Partition
324. Analysis & Synthesis Messages
325. Analysis & Synthesis Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Analysis & Synthesis Summary                                                     ;
+------------------------------------+---------------------------------------------+
; Analysis & Synthesis Status        ; Successful - Mon Apr 22 20:06:20 2019       ;
; Quartus Prime Version              ; 17.1.0 Build 590 10/25/2017 SJ Lite Edition ;
; Revision Name                      ; skeleton                                    ;
; Top-level Entity Name              ; skeleton                                    ;
; Family                             ; Cyclone IV E                                ;
; Total logic elements               ; 8,524                                       ;
;     Total combinational functions  ; 7,097                                       ;
;     Dedicated logic registers      ; 2,329                                       ;
; Total registers                    ; 2329                                        ;
; Total pins                         ; 224                                         ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 2,670,010                                   ;
; Embedded Multiplier 9-bit elements ; 3                                           ;
; Total PLLs                         ; 1                                           ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Settings                                                                                        ;
+----------------------------------------------------------------------------+--------------------+--------------------+
; Option                                                                     ; Setting            ; Default Value      ;
+----------------------------------------------------------------------------+--------------------+--------------------+
; Device                                                                     ; EP4CE115F29C7      ;                    ;
; Top-level entity name                                                      ; skeleton           ; skeleton           ;
; Family name                                                                ; Cyclone IV E       ; Cyclone V          ;
; Use smart compilation                                                      ; Off                ; Off                ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                 ; On                 ;
; Enable compact report table                                                ; Off                ; Off                ;
; Restructure Multiplexers                                                   ; Auto               ; Auto               ;
; Create Debugging Nodes for IP Cores                                        ; Off                ; Off                ;
; Preserve fewer node names                                                  ; On                 ; On                 ;
; Intel FPGA IP Evaluation Mode                                              ; Enable             ; Enable             ;
; Verilog Version                                                            ; Verilog_2001       ; Verilog_2001       ;
; VHDL Version                                                               ; VHDL_1993          ; VHDL_1993          ;
; State Machine Processing                                                   ; Auto               ; Auto               ;
; Safe State Machine                                                         ; Off                ; Off                ;
; Extract Verilog State Machines                                             ; On                 ; On                 ;
; Extract VHDL State Machines                                                ; On                 ; On                 ;
; Ignore Verilog initial constructs                                          ; Off                ; Off                ;
; Iteration limit for constant Verilog loops                                 ; 5000               ; 5000               ;
; Iteration limit for non-constant Verilog loops                             ; 250                ; 250                ;
; Add Pass-Through Logic to Inferred RAMs                                    ; On                 ; On                 ;
; Infer RAMs from Raw Logic                                                  ; On                 ; On                 ;
; Parallel Synthesis                                                         ; On                 ; On                 ;
; DSP Block Balancing                                                        ; Auto               ; Auto               ;
; NOT Gate Push-Back                                                         ; On                 ; On                 ;
; Power-Up Don't Care                                                        ; On                 ; On                 ;
; Remove Redundant Logic Cells                                               ; Off                ; Off                ;
; Remove Duplicate Registers                                                 ; On                 ; On                 ;
; Ignore CARRY Buffers                                                       ; Off                ; Off                ;
; Ignore CASCADE Buffers                                                     ; Off                ; Off                ;
; Ignore GLOBAL Buffers                                                      ; Off                ; Off                ;
; Ignore ROW GLOBAL Buffers                                                  ; Off                ; Off                ;
; Ignore LCELL Buffers                                                       ; Off                ; Off                ;
; Ignore SOFT Buffers                                                        ; On                 ; On                 ;
; Limit AHDL Integers to 32 Bits                                             ; Off                ; Off                ;
; Optimization Technique                                                     ; Balanced           ; Balanced           ;
; Carry Chain Length                                                         ; 70                 ; 70                 ;
; Auto Carry Chains                                                          ; On                 ; On                 ;
; Auto Open-Drain Pins                                                       ; On                 ; On                 ;
; Perform WYSIWYG Primitive Resynthesis                                      ; Off                ; Off                ;
; Auto ROM Replacement                                                       ; On                 ; On                 ;
; Auto RAM Replacement                                                       ; On                 ; On                 ;
; Auto DSP Block Replacement                                                 ; On                 ; On                 ;
; Auto Shift Register Replacement                                            ; Auto               ; Auto               ;
; Allow Shift Register Merging across Hierarchies                            ; Auto               ; Auto               ;
; Auto Clock Enable Replacement                                              ; On                 ; On                 ;
; Strict RAM Replacement                                                     ; Off                ; Off                ;
; Allow Synchronous Control Signals                                          ; On                 ; On                 ;
; Force Use of Synchronous Clear Signals                                     ; Off                ; Off                ;
; Auto RAM Block Balancing                                                   ; On                 ; On                 ;
; Auto RAM to Logic Cell Conversion                                          ; Off                ; Off                ;
; Auto Resource Sharing                                                      ; Off                ; Off                ;
; Allow Any RAM Size For Recognition                                         ; Off                ; Off                ;
; Allow Any ROM Size For Recognition                                         ; Off                ; Off                ;
; Allow Any Shift Register Size For Recognition                              ; Off                ; Off                ;
; Use LogicLock Constraints during Resource Balancing                        ; On                 ; On                 ;
; Ignore translate_off and synthesis_off directives                          ; Off                ; Off                ;
; Timing-Driven Synthesis                                                    ; On                 ; On                 ;
; Report Parameter Settings                                                  ; On                 ; On                 ;
; Report Source Assignments                                                  ; On                 ; On                 ;
; Report Connectivity Checks                                                 ; On                 ; On                 ;
; Ignore Maximum Fan-Out Assignments                                         ; Off                ; Off                ;
; Synchronization Register Chain Length                                      ; 2                  ; 2                  ;
; Power Optimization During Synthesis                                        ; Normal compilation ; Normal compilation ;
; HDL message level                                                          ; Level2             ; Level2             ;
; Suppress Register Optimization Related Messages                            ; Off                ; Off                ;
; Number of Removed Registers Reported in Synthesis Report                   ; 5000               ; 5000               ;
; Number of Swept Nodes Reported in Synthesis Report                         ; 5000               ; 5000               ;
; Number of Inverted Registers Reported in Synthesis Report                  ; 100                ; 100                ;
; Clock MUX Protection                                                       ; On                 ; On                 ;
; Auto Gated Clock Conversion                                                ; Off                ; Off                ;
; Block Design Naming                                                        ; Auto               ; Auto               ;
; SDC constraint protection                                                  ; Off                ; Off                ;
; Synthesis Effort                                                           ; Auto               ; Auto               ;
; Shift Register Replacement - Allow Asynchronous Clear Signal               ; On                 ; On                 ;
; Pre-Mapping Resynthesis Optimization                                       ; Off                ; Off                ;
; Analysis & Synthesis Message Level                                         ; Medium             ; Medium             ;
; Disable Register Merging Across Hierarchies                                ; Auto               ; Auto               ;
; Resource Aware Inference For Block RAM                                     ; On                 ; On                 ;
+----------------------------------------------------------------------------+--------------------+--------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.1%      ;
;     Processor 3            ;   0.1%      ;
;     Processor 4            ;   0.1%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Source Files Read                                                                                                                                           ;
+----------------------------------+-----------------+----------------------------------+--------------------------------------------------------------------------------+---------+
; File Name with User-Entered Path ; Used in Netlist ; File Type                        ; File Name with Absolute Path                                                   ; Library ;
+----------------------------------+-----------------+----------------------------------+--------------------------------------------------------------------------------+---------+
; colors.mif                       ; yes             ; User Memory Initialization File  ; C:/Users/jy168/Desktop/vga-example/colors.mif                                  ;         ;
; leaderboard_data.v               ; yes             ; User Wizard-Generated File       ; C:/Users/jy168/Desktop/vga-example/leaderboard_data.v                          ;         ;
; eight_data.v                     ; yes             ; User Wizard-Generated File       ; C:/Users/jy168/Desktop/vga-example/eight_data.v                                ;         ;
; five_data.v                      ; yes             ; User Wizard-Generated File       ; C:/Users/jy168/Desktop/vga-example/five_data.v                                 ;         ;
; four_data.v                      ; yes             ; User Wizard-Generated File       ; C:/Users/jy168/Desktop/vga-example/four_data.v                                 ;         ;
; nine_data.v                      ; yes             ; User Wizard-Generated File       ; C:/Users/jy168/Desktop/vga-example/nine_data.v                                 ;         ;
; one_data.v                       ; yes             ; User Wizard-Generated File       ; C:/Users/jy168/Desktop/vga-example/one_data.v                                  ;         ;
; seven_data.v                     ; yes             ; User Wizard-Generated File       ; C:/Users/jy168/Desktop/vga-example/seven_data.v                                ;         ;
; six_data.v                       ; yes             ; User Wizard-Generated File       ; C:/Users/jy168/Desktop/vga-example/six_data.v                                  ;         ;
; three_data.v                     ; yes             ; User Wizard-Generated File       ; C:/Users/jy168/Desktop/vga-example/three_data.v                                ;         ;
; two_data.v                       ; yes             ; User Wizard-Generated File       ; C:/Users/jy168/Desktop/vga-example/two_data.v                                  ;         ;
; zero_data.v                      ; yes             ; User Wizard-Generated File       ; C:/Users/jy168/Desktop/vga-example/zero_data.v                                 ;         ;
; leaderboard.mif                  ; yes             ; User Memory Initialization File  ; C:/Users/jy168/Desktop/vga-example/leaderboard.mif                             ;         ;
; head.mif                         ; yes             ; User Memory Initialization File  ; C:/Users/jy168/Desktop/vga-example/head.mif                                    ;         ;
; body.mif                         ; yes             ; User Memory Initialization File  ; C:/Users/jy168/Desktop/vga-example/body.mif                                    ;         ;
; board.mif                        ; yes             ; User Memory Initialization File  ; C:/Users/jy168/Desktop/vga-example/board.mif                                   ;         ;
; apple.mif                        ; yes             ; User Memory Initialization File  ; C:/Users/jy168/Desktop/vga-example/apple.mif                                   ;         ;
; 9.mif                            ; yes             ; User Memory Initialization File  ; C:/Users/jy168/Desktop/vga-example/9.mif                                       ;         ;
; 8.mif                            ; yes             ; User Memory Initialization File  ; C:/Users/jy168/Desktop/vga-example/8.mif                                       ;         ;
; 7.mif                            ; yes             ; User Memory Initialization File  ; C:/Users/jy168/Desktop/vga-example/7.mif                                       ;         ;
; 6.mif                            ; yes             ; User Memory Initialization File  ; C:/Users/jy168/Desktop/vga-example/6.mif                                       ;         ;
; 5.mif                            ; yes             ; User Memory Initialization File  ; C:/Users/jy168/Desktop/vga-example/5.mif                                       ;         ;
; 4.mif                            ; yes             ; User Memory Initialization File  ; C:/Users/jy168/Desktop/vga-example/4.mif                                       ;         ;
; 3.mif                            ; yes             ; User Memory Initialization File  ; C:/Users/jy168/Desktop/vga-example/3.mif                                       ;         ;
; 2.mif                            ; yes             ; User Memory Initialization File  ; C:/Users/jy168/Desktop/vga-example/2.mif                                       ;         ;
; 1.mif                            ; yes             ; User Memory Initialization File  ; C:/Users/jy168/Desktop/vga-example/1.mif                                       ;         ;
; 0.mif                            ; yes             ; User Memory Initialization File  ; C:/Users/jy168/Desktop/vga-example/0.mif                                       ;         ;
; apple_data.v                     ; yes             ; User Wizard-Generated File       ; C:/Users/jy168/Desktop/vga-example/apple_data.v                                ;         ;
; body_data.v                      ; yes             ; User Wizard-Generated File       ; C:/Users/jy168/Desktop/vga-example/body_data.v                                 ;         ;
; head_data.v                      ; yes             ; User Wizard-Generated File       ; C:/Users/jy168/Desktop/vga-example/head_data.v                                 ;         ;
; snake.mif                        ; yes             ; User Memory Initialization File  ; C:/Users/jy168/Desktop/vga-example/snake.mif                                   ;         ;
; processor/snake_register.v       ; yes             ; User Verilog HDL File            ; C:/Users/jy168/Desktop/vga-example/processor/snake_register.v                  ;         ;
; processor/regfile.v              ; yes             ; User Verilog HDL File            ; C:/Users/jy168/Desktop/vga-example/processor/regfile.v                         ;         ;
; processor/processor.v            ; yes             ; User Verilog HDL File            ; C:/Users/jy168/Desktop/vga-example/processor/processor.v                       ;         ;
; processor/multdiv.v              ; yes             ; User Verilog HDL File            ; C:/Users/jy168/Desktop/vga-example/processor/multdiv.v                         ;         ;
; processor/latch_xm.v             ; yes             ; User Verilog HDL File            ; C:/Users/jy168/Desktop/vga-example/processor/latch_xm.v                        ;         ;
; processor/latch_pc.v             ; yes             ; User Verilog HDL File            ; C:/Users/jy168/Desktop/vga-example/processor/latch_pc.v                        ;         ;
; processor/latch_mw.v             ; yes             ; User Verilog HDL File            ; C:/Users/jy168/Desktop/vga-example/processor/latch_mw.v                        ;         ;
; processor/latch_fd.v             ; yes             ; User Verilog HDL File            ; C:/Users/jy168/Desktop/vga-example/processor/latch_fd.v                        ;         ;
; processor/latch_dx.v             ; yes             ; User Verilog HDL File            ; C:/Users/jy168/Desktop/vga-example/processor/latch_dx.v                        ;         ;
; processor/dflipflop.v            ; yes             ; User Verilog HDL File            ; C:/Users/jy168/Desktop/vga-example/processor/dflipflop.v                       ;         ;
; processor/alu.v                  ; yes             ; User Verilog HDL File            ; C:/Users/jy168/Desktop/vga-example/processor/alu.v                             ;         ;
; dmem.mif                         ; yes             ; User Memory Initialization File  ; C:/Users/jy168/Desktop/vga-example/dmem.mif                                    ;         ;
; VGA_Audio_PLL.v                  ; yes             ; User Wizard-Generated File       ; C:/Users/jy168/Desktop/vga-example/VGA_Audio_PLL.v                             ;         ;
; Reset_Delay.v                    ; yes             ; User Verilog HDL File            ; C:/Users/jy168/Desktop/vga-example/Reset_Delay.v                               ;         ;
; skeleton.v                       ; yes             ; User Verilog HDL File            ; C:/Users/jy168/Desktop/vga-example/skeleton.v                                  ;         ;
; PS2_Interface.v                  ; yes             ; User Verilog HDL File            ; C:/Users/jy168/Desktop/vga-example/PS2_Interface.v                             ;         ;
; PS2_Controller.v                 ; yes             ; User Verilog HDL File            ; C:/Users/jy168/Desktop/vga-example/PS2_Controller.v                            ;         ;
; pll.v                            ; yes             ; User Wizard-Generated File       ; C:/Users/jy168/Desktop/vga-example/pll.v                                       ;         ;
; lcd.sv                           ; yes             ; User SystemVerilog HDL File      ; C:/Users/jy168/Desktop/vga-example/lcd.sv                                      ;         ;
; imem.v                           ; yes             ; User Wizard-Generated File       ; C:/Users/jy168/Desktop/vga-example/imem.v                                      ;         ;
; Hexadecimal_To_Seven_Segment.v   ; yes             ; User Verilog HDL File            ; C:/Users/jy168/Desktop/vga-example/Hexadecimal_To_Seven_Segment.v              ;         ;
; dmem.v                           ; yes             ; User Wizard-Generated File       ; C:/Users/jy168/Desktop/vga-example/dmem.v                                      ;         ;
; Altera_UP_PS2_Data_In.v          ; yes             ; User Verilog HDL File            ; C:/Users/jy168/Desktop/vga-example/Altera_UP_PS2_Data_In.v                     ;         ;
; Altera_UP_PS2_Command_Out.v      ; yes             ; User Verilog HDL File            ; C:/Users/jy168/Desktop/vga-example/Altera_UP_PS2_Command_Out.v                 ;         ;
; vga_controller.v                 ; yes             ; User Verilog HDL File            ; C:/Users/jy168/Desktop/vga-example/vga_controller.v                            ;         ;
; video_sync_generator.v           ; yes             ; User Verilog HDL File            ; C:/Users/jy168/Desktop/vga-example/video_sync_generator.v                      ;         ;
; img_index.v                      ; yes             ; User Wizard-Generated File       ; C:/Users/jy168/Desktop/vga-example/img_index.v                                 ;         ;
; img_data.v                       ; yes             ; User Wizard-Generated File       ; C:/Users/jy168/Desktop/vga-example/img_data.v                                  ;         ;
; linear_rng.v                     ; yes             ; User Verilog HDL File            ; C:/Users/jy168/Desktop/vga-example/linear_rng.v                                ;         ;
; altpll.tdf                       ; yes             ; Megafunction                     ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/altpll.tdf              ;         ;
; aglobal171.inc                   ; yes             ; Megafunction                     ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/aglobal171.inc          ;         ;
; stratix_pll.inc                  ; yes             ; Megafunction                     ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/stratix_pll.inc         ;         ;
; stratixii_pll.inc                ; yes             ; Megafunction                     ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/stratixii_pll.inc       ;         ;
; cycloneii_pll.inc                ; yes             ; Megafunction                     ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/cycloneii_pll.inc       ;         ;
; db/pll_altpll.v                  ; yes             ; Auto-Generated Megafunction      ; C:/Users/jy168/Desktop/vga-example/db/pll_altpll.v                             ;         ;
; altsyncram.tdf                   ; yes             ; Megafunction                     ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/altsyncram.tdf          ;         ;
; stratix_ram_block.inc            ; yes             ; Megafunction                     ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/stratix_ram_block.inc   ;         ;
; lpm_mux.inc                      ; yes             ; Megafunction                     ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/lpm_mux.inc             ;         ;
; lpm_decode.inc                   ; yes             ; Megafunction                     ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/lpm_decode.inc          ;         ;
; a_rdenreg.inc                    ; yes             ; Megafunction                     ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/a_rdenreg.inc           ;         ;
; altrom.inc                       ; yes             ; Megafunction                     ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/altrom.inc              ;         ;
; altram.inc                       ; yes             ; Megafunction                     ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/altram.inc              ;         ;
; altdpram.inc                     ; yes             ; Megafunction                     ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/altdpram.inc            ;         ;
; db/altsyncram_qsb1.tdf           ; yes             ; Auto-Generated Megafunction      ; C:/Users/jy168/Desktop/vga-example/db/altsyncram_qsb1.tdf                      ;         ;
; db/decode_aaa.tdf                ; yes             ; Auto-Generated Megafunction      ; C:/Users/jy168/Desktop/vga-example/db/decode_aaa.tdf                           ;         ;
; db/mux_0pb.tdf                   ; yes             ; Auto-Generated Megafunction      ; C:/Users/jy168/Desktop/vga-example/db/mux_0pb.tdf                              ;         ;
; db/altsyncram_hkb1.tdf           ; yes             ; Auto-Generated Megafunction      ; C:/Users/jy168/Desktop/vga-example/db/altsyncram_hkb1.tdf                      ;         ;
; db/altsyncram_dlb1.tdf           ; yes             ; Auto-Generated Megafunction      ; C:/Users/jy168/Desktop/vga-example/db/altsyncram_dlb1.tdf                      ;         ;
; db/altsyncram_hob1.tdf           ; yes             ; Auto-Generated Megafunction      ; C:/Users/jy168/Desktop/vga-example/db/altsyncram_hob1.tdf                      ;         ;
; db/altsyncram_isb1.tdf           ; yes             ; Auto-Generated Megafunction      ; C:/Users/jy168/Desktop/vga-example/db/altsyncram_isb1.tdf                      ;         ;
; db/decode_h8a.tdf                ; yes             ; Auto-Generated Megafunction      ; C:/Users/jy168/Desktop/vga-example/db/decode_h8a.tdf                           ;         ;
; db/mux_8nb.tdf                   ; yes             ; Auto-Generated Megafunction      ; C:/Users/jy168/Desktop/vga-example/db/mux_8nb.tdf                              ;         ;
; db/altsyncram_1bb1.tdf           ; yes             ; Auto-Generated Megafunction      ; C:/Users/jy168/Desktop/vga-example/db/altsyncram_1bb1.tdf                      ;         ;
; db/altsyncram_2bb1.tdf           ; yes             ; Auto-Generated Megafunction      ; C:/Users/jy168/Desktop/vga-example/db/altsyncram_2bb1.tdf                      ;         ;
; db/altsyncram_3bb1.tdf           ; yes             ; Auto-Generated Megafunction      ; C:/Users/jy168/Desktop/vga-example/db/altsyncram_3bb1.tdf                      ;         ;
; db/altsyncram_4bb1.tdf           ; yes             ; Auto-Generated Megafunction      ; C:/Users/jy168/Desktop/vga-example/db/altsyncram_4bb1.tdf                      ;         ;
; db/altsyncram_5bb1.tdf           ; yes             ; Auto-Generated Megafunction      ; C:/Users/jy168/Desktop/vga-example/db/altsyncram_5bb1.tdf                      ;         ;
; db/altsyncram_6bb1.tdf           ; yes             ; Auto-Generated Megafunction      ; C:/Users/jy168/Desktop/vga-example/db/altsyncram_6bb1.tdf                      ;         ;
; db/altsyncram_7bb1.tdf           ; yes             ; Auto-Generated Megafunction      ; C:/Users/jy168/Desktop/vga-example/db/altsyncram_7bb1.tdf                      ;         ;
; db/altsyncram_8bb1.tdf           ; yes             ; Auto-Generated Megafunction      ; C:/Users/jy168/Desktop/vga-example/db/altsyncram_8bb1.tdf                      ;         ;
; db/altsyncram_9bb1.tdf           ; yes             ; Auto-Generated Megafunction      ; C:/Users/jy168/Desktop/vga-example/db/altsyncram_9bb1.tdf                      ;         ;
; db/altsyncram_abb1.tdf           ; yes             ; Auto-Generated Megafunction      ; C:/Users/jy168/Desktop/vga-example/db/altsyncram_abb1.tdf                      ;         ;
; db/altsyncram_1rb1.tdf           ; yes             ; Auto-Generated Megafunction      ; C:/Users/jy168/Desktop/vga-example/db/altsyncram_1rb1.tdf                      ;         ;
; db/altsyncram_cp81.tdf           ; yes             ; Auto-Generated Megafunction      ; C:/Users/jy168/Desktop/vga-example/db/altsyncram_cp81.tdf                      ;         ;
; db/altsyncram_8vc1.tdf           ; yes             ; Auto-Generated Megafunction      ; C:/Users/jy168/Desktop/vga-example/db/altsyncram_8vc1.tdf                      ;         ;
; lpm_mult.tdf                     ; yes             ; Megafunction                     ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/lpm_mult.tdf            ;         ;
; lpm_add_sub.inc                  ; yes             ; Megafunction                     ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/lpm_add_sub.inc         ;         ;
; multcore.inc                     ; yes             ; Megafunction                     ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/multcore.inc            ;         ;
; bypassff.inc                     ; yes             ; Megafunction                     ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/bypassff.inc            ;         ;
; altshift.inc                     ; yes             ; Megafunction                     ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/altshift.inc            ;         ;
; multcore.tdf                     ; yes             ; Megafunction                     ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/multcore.tdf            ;         ;
; csa_add.inc                      ; yes             ; Megafunction                     ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/csa_add.inc             ;         ;
; mpar_add.inc                     ; yes             ; Megafunction                     ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/mpar_add.inc            ;         ;
; muleabz.inc                      ; yes             ; Megafunction                     ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/muleabz.inc             ;         ;
; mul_lfrg.inc                     ; yes             ; Megafunction                     ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/mul_lfrg.inc            ;         ;
; mul_boothc.inc                   ; yes             ; Megafunction                     ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/mul_boothc.inc          ;         ;
; alt_ded_mult.inc                 ; yes             ; Megafunction                     ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/alt_ded_mult.inc        ;         ;
; alt_ded_mult_y.inc               ; yes             ; Megafunction                     ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/alt_ded_mult_y.inc      ;         ;
; dffpipe.inc                      ; yes             ; Megafunction                     ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/dffpipe.inc             ;         ;
; mpar_add.tdf                     ; yes             ; Megafunction                     ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/mpar_add.tdf            ;         ;
; lpm_add_sub.tdf                  ; yes             ; Megafunction                     ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/lpm_add_sub.tdf         ;         ;
; addcore.inc                      ; yes             ; Megafunction                     ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/addcore.inc             ;         ;
; look_add.inc                     ; yes             ; Megafunction                     ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/look_add.inc            ;         ;
; alt_stratix_add_sub.inc          ; yes             ; Megafunction                     ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/alt_stratix_add_sub.inc ;         ;
; db/add_sub_i9h.tdf               ; yes             ; Auto-Generated Megafunction      ; C:/Users/jy168/Desktop/vga-example/db/add_sub_i9h.tdf                          ;         ;
; db/add_sub_gkh.tdf               ; yes             ; Auto-Generated Megafunction      ; C:/Users/jy168/Desktop/vga-example/db/add_sub_gkh.tdf                          ;         ;
; altshift.tdf                     ; yes             ; Megafunction                     ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/altshift.tdf            ;         ;
; lpm_divide.tdf                   ; yes             ; Megafunction                     ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/lpm_divide.tdf          ;         ;
; abs_divider.inc                  ; yes             ; Megafunction                     ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/abs_divider.inc         ;         ;
; sign_div_unsign.inc              ; yes             ; Megafunction                     ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/sign_div_unsign.inc     ;         ;
; db/lpm_divide_ikm.tdf            ; yes             ; Auto-Generated Megafunction      ; C:/Users/jy168/Desktop/vga-example/db/lpm_divide_ikm.tdf                       ;         ;
; db/sign_div_unsign_anh.tdf       ; yes             ; Auto-Generated Megafunction      ; C:/Users/jy168/Desktop/vga-example/db/sign_div_unsign_anh.tdf                  ;         ;
; db/alt_u_div_8af.tdf             ; yes             ; Auto-Generated Megafunction      ; C:/Users/jy168/Desktop/vga-example/db/alt_u_div_8af.tdf                        ;         ;
; db/add_sub_7pc.tdf               ; yes             ; Auto-Generated Megafunction      ; C:/Users/jy168/Desktop/vga-example/db/add_sub_7pc.tdf                          ;         ;
; db/add_sub_8pc.tdf               ; yes             ; Auto-Generated Megafunction      ; C:/Users/jy168/Desktop/vga-example/db/add_sub_8pc.tdf                          ;         ;
; db/lpm_divide_lcm.tdf            ; yes             ; Auto-Generated Megafunction      ; C:/Users/jy168/Desktop/vga-example/db/lpm_divide_lcm.tdf                       ;         ;
; db/lpm_divide_62p.tdf            ; yes             ; Auto-Generated Megafunction      ; C:/Users/jy168/Desktop/vga-example/db/lpm_divide_62p.tdf                       ;         ;
; db/abs_divider_4dg.tdf           ; yes             ; Auto-Generated Megafunction      ; C:/Users/jy168/Desktop/vga-example/db/abs_divider_4dg.tdf                      ;         ;
; db/alt_u_div_6af.tdf             ; yes             ; Auto-Generated Megafunction      ; C:/Users/jy168/Desktop/vga-example/db/alt_u_div_6af.tdf                        ;         ;
; db/lpm_abs_i0a.tdf               ; yes             ; Auto-Generated Megafunction      ; C:/Users/jy168/Desktop/vga-example/db/lpm_abs_i0a.tdf                          ;         ;
; db/lpm_divide_72p.tdf            ; yes             ; Auto-Generated Megafunction      ; C:/Users/jy168/Desktop/vga-example/db/lpm_divide_72p.tdf                       ;         ;
; db/lpm_divide_roo.tdf            ; yes             ; Auto-Generated Megafunction      ; C:/Users/jy168/Desktop/vga-example/db/lpm_divide_roo.tdf                       ;         ;
; db/abs_divider_jbg.tdf           ; yes             ; Auto-Generated Megafunction      ; C:/Users/jy168/Desktop/vga-example/db/abs_divider_jbg.tdf                      ;         ;
; db/alt_u_div_47f.tdf             ; yes             ; Auto-Generated Megafunction      ; C:/Users/jy168/Desktop/vga-example/db/alt_u_div_47f.tdf                        ;         ;
; db/lpm_abs_4v9.tdf               ; yes             ; Auto-Generated Megafunction      ; C:/Users/jy168/Desktop/vga-example/db/lpm_abs_4v9.tdf                          ;         ;
; db/lpm_abs_g0a.tdf               ; yes             ; Auto-Generated Megafunction      ; C:/Users/jy168/Desktop/vga-example/db/lpm_abs_g0a.tdf                          ;         ;
; db/lpm_divide_fqo.tdf            ; yes             ; Auto-Generated Megafunction      ; C:/Users/jy168/Desktop/vga-example/db/lpm_divide_fqo.tdf                       ;         ;
; db/abs_divider_7dg.tdf           ; yes             ; Auto-Generated Megafunction      ; C:/Users/jy168/Desktop/vga-example/db/abs_divider_7dg.tdf                      ;         ;
; db/alt_u_div_caf.tdf             ; yes             ; Auto-Generated Megafunction      ; C:/Users/jy168/Desktop/vga-example/db/alt_u_div_caf.tdf                        ;         ;
; db/lpm_abs_l0a.tdf               ; yes             ; Auto-Generated Megafunction      ; C:/Users/jy168/Desktop/vga-example/db/lpm_abs_l0a.tdf                          ;         ;
; db/lpm_divide_poo.tdf            ; yes             ; Auto-Generated Megafunction      ; C:/Users/jy168/Desktop/vga-example/db/lpm_divide_poo.tdf                       ;         ;
; db/abs_divider_hbg.tdf           ; yes             ; Auto-Generated Megafunction      ; C:/Users/jy168/Desktop/vga-example/db/abs_divider_hbg.tdf                      ;         ;
; db/alt_u_div_07f.tdf             ; yes             ; Auto-Generated Megafunction      ; C:/Users/jy168/Desktop/vga-example/db/alt_u_div_07f.tdf                        ;         ;
; db/lpm_abs_2v9.tdf               ; yes             ; Auto-Generated Megafunction      ; C:/Users/jy168/Desktop/vga-example/db/lpm_abs_2v9.tdf                          ;         ;
; db/lpm_abs_f0a.tdf               ; yes             ; Auto-Generated Megafunction      ; C:/Users/jy168/Desktop/vga-example/db/lpm_abs_f0a.tdf                          ;         ;
; db/lpm_divide_qoo.tdf            ; yes             ; Auto-Generated Megafunction      ; C:/Users/jy168/Desktop/vga-example/db/lpm_divide_qoo.tdf                       ;         ;
; db/abs_divider_ibg.tdf           ; yes             ; Auto-Generated Megafunction      ; C:/Users/jy168/Desktop/vga-example/db/abs_divider_ibg.tdf                      ;         ;
; db/alt_u_div_17f.tdf             ; yes             ; Auto-Generated Megafunction      ; C:/Users/jy168/Desktop/vga-example/db/alt_u_div_17f.tdf                        ;         ;
; db/mult_a8t.tdf                  ; yes             ; Auto-Generated Megafunction      ; C:/Users/jy168/Desktop/vga-example/db/mult_a8t.tdf                             ;         ;
+----------------------------------+-----------------+----------------------------------+--------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------+
; Analysis & Synthesis Resource Usage Summary                  ;
+---------------------------------------------+----------------+
; Resource                                    ; Usage          ;
+---------------------------------------------+----------------+
; Estimated Total logic elements              ; 8,524          ;
;                                             ;                ;
; Total combinational functions               ; 7097           ;
; Logic element usage by number of LUT inputs ;                ;
;     -- 4 input functions                    ; 3767           ;
;     -- 3 input functions                    ; 1692           ;
;     -- <=2 input functions                  ; 1638           ;
;                                             ;                ;
; Logic elements by mode                      ;                ;
;     -- normal mode                          ; 6081           ;
;     -- arithmetic mode                      ; 1016           ;
;                                             ;                ;
; Total registers                             ; 2329           ;
;     -- Dedicated logic registers            ; 2329           ;
;     -- I/O registers                        ; 0              ;
;                                             ;                ;
; I/O pins                                    ; 224            ;
; Total memory bits                           ; 2670010        ;
;                                             ;                ;
; Embedded Multiplier 9-bit elements          ; 3              ;
;                                             ;                ;
; Total PLLs                                  ; 1              ;
;     -- PLLs                                 ; 1              ;
;                                             ;                ;
; Maximum fan-out node                        ; CLOCK_50~input ;
; Maximum fan-out                             ; 2259           ;
; Total fan-out                               ; 37955          ;
; Average fan-out                             ; 3.69           ;
+---------------------------------------------+----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                     ;
+------------------------------------------------------+---------------------+---------------------------+-------------+--------------+---------+-----------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------+--------------+
; Compilation Hierarchy Node                           ; Combinational ALUTs ; Dedicated Logic Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                     ; Entity Name                  ; Library Name ;
+------------------------------------------------------+---------------------+---------------------------+-------------+--------------+---------+-----------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------+--------------+
; |skeleton                                            ; 7097 (13)           ; 2329 (0)                  ; 2670010     ; 3            ; 1       ; 1         ; 224  ; 0            ; |skeleton                                                                                                                                               ; skeleton                     ; work         ;
;    |Hexadecimal_To_Seven_Segment:hex1|               ; 7 (7)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|Hexadecimal_To_Seven_Segment:hex1                                                                                                             ; Hexadecimal_To_Seven_Segment ; work         ;
;    |Hexadecimal_To_Seven_Segment:hex2|               ; 7 (7)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|Hexadecimal_To_Seven_Segment:hex2                                                                                                             ; Hexadecimal_To_Seven_Segment ; work         ;
;    |PS2_Interface:myps2|                             ; 41 (9)              ; 38 (8)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|PS2_Interface:myps2                                                                                                                           ; PS2_Interface                ; work         ;
;       |PS2_Controller:PS2|                           ; 32 (7)              ; 30 (5)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|PS2_Interface:myps2|PS2_Controller:PS2                                                                                                        ; PS2_Controller               ; work         ;
;          |Altera_UP_PS2_Data_In:PS2_Data_In|         ; 25 (25)             ; 25 (25)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Data_In:PS2_Data_In                                                                      ; Altera_UP_PS2_Data_In        ; work         ;
;    |Reset_Delay:r0|                                  ; 27 (27)             ; 21 (21)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|Reset_Delay:r0                                                                                                                                ; Reset_Delay                  ; work         ;
;    |VGA_Audio_PLL:p1|                                ; 0 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|VGA_Audio_PLL:p1                                                                                                                              ; VGA_Audio_PLL                ; work         ;
;       |altpll:altpll_component|                      ; 0 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|VGA_Audio_PLL:p1|altpll:altpll_component                                                                                                      ; altpll                       ; work         ;
;    |dmem:my_dmem|                                    ; 0 (0)               ; 0 (0)                     ; 131072      ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|dmem:my_dmem                                                                                                                                  ; dmem                         ; work         ;
;       |altsyncram:altsyncram_component|              ; 0 (0)               ; 0 (0)                     ; 131072      ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|dmem:my_dmem|altsyncram:altsyncram_component                                                                                                  ; altsyncram                   ; work         ;
;          |altsyncram_8vc1:auto_generated|            ; 0 (0)               ; 0 (0)                     ; 131072      ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|dmem:my_dmem|altsyncram:altsyncram_component|altsyncram_8vc1:auto_generated                                                                   ; altsyncram_8vc1              ; work         ;
;    |imem:my_imem|                                    ; 0 (0)               ; 0 (0)                     ; 131072      ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|imem:my_imem                                                                                                                                  ; imem                         ; work         ;
;       |altsyncram:altsyncram_component|              ; 0 (0)               ; 0 (0)                     ; 131072      ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|imem:my_imem|altsyncram:altsyncram_component                                                                                                  ; altsyncram                   ; work         ;
;          |altsyncram_cp81:auto_generated|            ; 0 (0)               ; 0 (0)                     ; 131072      ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|imem:my_imem|altsyncram:altsyncram_component|altsyncram_cp81:auto_generated                                                                   ; altsyncram_cp81              ; work         ;
;    |lcd:mylcd|                                       ; 392 (392)           ; 278 (278)                 ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|lcd:mylcd                                                                                                                                     ; lcd                          ; work         ;
;    |linear_rng:lr1|                                  ; 33 (15)             ; 10 (10)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|linear_rng:lr1                                                                                                                                ; linear_rng                   ; work         ;
;       |lpm_mult:Mult0|                               ; 18 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|linear_rng:lr1|lpm_mult:Mult0                                                                                                                 ; lpm_mult                     ; work         ;
;          |multcore:mult_core|                        ; 18 (10)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|linear_rng:lr1|lpm_mult:Mult0|multcore:mult_core                                                                                              ; multcore                     ; work         ;
;             |mpar_add:padder|                        ; 8 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|linear_rng:lr1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                              ; mpar_add                     ; work         ;
;                |lpm_add_sub:adder[0]|                ; 6 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|linear_rng:lr1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                         ; lpm_add_sub                  ; work         ;
;                   |add_sub_i9h:auto_generated|       ; 6 (6)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|linear_rng:lr1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_i9h:auto_generated                              ; add_sub_i9h                  ; work         ;
;                |mpar_add:sub_par_add|                ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|linear_rng:lr1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                         ; mpar_add                     ; work         ;
;                   |lpm_add_sub:adder[0]|             ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|linear_rng:lr1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                    ; lpm_add_sub                  ; work         ;
;                      |add_sub_gkh:auto_generated|    ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|linear_rng:lr1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated         ; add_sub_gkh                  ; work         ;
;    |processor:my_processor|                          ; 3281 (1877)         ; 906 (0)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor                                                                                                                        ; processor                    ; work         ;
;       |alu:alu1|                                     ; 383 (10)            ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|alu:alu1                                                                                                               ; alu                          ; work         ;
;          |CLA_32:sum1|                               ; 62 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|alu:alu1|CLA_32:sum1                                                                                                   ; CLA_32                       ; work         ;
;             |CLA_8:cla1|                             ; 15 (15)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|alu:alu1|CLA_32:sum1|CLA_8:cla1                                                                                        ; CLA_8                        ; work         ;
;             |CLA_8:cla2|                             ; 16 (16)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|alu:alu1|CLA_32:sum1|CLA_8:cla2                                                                                        ; CLA_8                        ; work         ;
;             |CLA_8:cla3|                             ; 16 (16)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|alu:alu1|CLA_32:sum1|CLA_8:cla3                                                                                        ; CLA_8                        ; work         ;
;             |CLA_8:cla4|                             ; 15 (15)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|alu:alu1|CLA_32:sum1|CLA_8:cla4                                                                                        ; CLA_8                        ; work         ;
;          |mux_21_all_1bit:mux21_for_overflow|        ; 3 (3)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|alu:alu1|mux_21_all_1bit:mux21_for_overflow                                                                            ; mux_21_all_1bit              ; work         ;
;          |mux_8_1:mux8|                              ; 15 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|alu:alu1|mux_8_1:mux8                                                                                                  ; mux_8_1                      ; work         ;
;             |mux_2_1:m3|                             ; 5 (5)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|alu:alu1|mux_8_1:mux8|mux_2_1:m3                                                                                       ; mux_2_1                      ; work         ;
;             |mux_4_1:m1|                             ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|alu:alu1|mux_8_1:mux8|mux_4_1:m1                                                                                       ; mux_4_1                      ; work         ;
;                |mux_2_1:m3|                          ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|alu:alu1|mux_8_1:mux8|mux_4_1:m1|mux_2_1:m3                                                                            ; mux_2_1                      ; work         ;
;             |mux_4_1:m2|                             ; 8 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|alu:alu1|mux_8_1:mux8|mux_4_1:m2                                                                                       ; mux_4_1                      ; work         ;
;                |mux_2_1:m1|                          ; 8 (8)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|alu:alu1|mux_8_1:mux8|mux_4_1:m2|mux_2_1:m1                                                                            ; mux_2_1                      ; work         ;
;          |sll_barrel_32:sll1|                        ; 99 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|alu:alu1|sll_barrel_32:sll1                                                                                            ; sll_barrel_32                ; work         ;
;             |mux_21:m1|                              ; 3 (3)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|alu:alu1|sll_barrel_32:sll1|mux_21:m1                                                                                  ; mux_21                       ; work         ;
;             |mux_21:m2|                              ; 18 (18)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|alu:alu1|sll_barrel_32:sll1|mux_21:m2                                                                                  ; mux_21                       ; work         ;
;             |mux_21:m3|                              ; 33 (33)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|alu:alu1|sll_barrel_32:sll1|mux_21:m3                                                                                  ; mux_21                       ; work         ;
;             |mux_21:m4|                              ; 45 (45)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|alu:alu1|sll_barrel_32:sll1|mux_21:m4                                                                                  ; mux_21                       ; work         ;
;          |sra_barrel_32:sra1|                        ; 122 (0)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|alu:alu1|sra_barrel_32:sra1                                                                                            ; sra_barrel_32                ; work         ;
;             |mux_21:m1|                              ; 4 (4)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|alu:alu1|sra_barrel_32:sra1|mux_21:m1                                                                                  ; mux_21                       ; work         ;
;             |mux_21:m2|                              ; 41 (41)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|alu:alu1|sra_barrel_32:sra1|mux_21:m2                                                                                  ; mux_21                       ; work         ;
;             |mux_21:m3|                              ; 18 (18)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|alu:alu1|sra_barrel_32:sra1|mux_21:m3                                                                                  ; mux_21                       ; work         ;
;             |mux_21:m4|                              ; 59 (59)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|alu:alu1|sra_barrel_32:sra1|mux_21:m4                                                                                  ; mux_21                       ; work         ;
;          |subtract:sub1|                             ; 72 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|alu:alu1|subtract:sub1                                                                                                 ; subtract                     ; work         ;
;             |CLA_32:cla|                             ; 72 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|alu:alu1|subtract:sub1|CLA_32:cla                                                                                      ; CLA_32                       ; work         ;
;                |CLA_8:cla1|                          ; 20 (20)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|alu:alu1|subtract:sub1|CLA_32:cla|CLA_8:cla1                                                                           ; CLA_8                        ; work         ;
;                |CLA_8:cla2|                          ; 18 (18)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|alu:alu1|subtract:sub1|CLA_32:cla|CLA_8:cla2                                                                           ; CLA_8                        ; work         ;
;                |CLA_8:cla3|                          ; 18 (18)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|alu:alu1|subtract:sub1|CLA_32:cla|CLA_8:cla3                                                                           ; CLA_8                        ; work         ;
;                |CLA_8:cla4|                          ; 16 (16)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|alu:alu1|subtract:sub1|CLA_32:cla|CLA_8:cla4                                                                           ; CLA_8                        ; work         ;
;       |alu:alu_next_pc|                              ; 41 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|alu:alu_next_pc                                                                                                        ; alu                          ; work         ;
;          |CLA_32:sum1|                               ; 41 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|alu:alu_next_pc|CLA_32:sum1                                                                                            ; CLA_32                       ; work         ;
;             |CLA_8:cla1|                             ; 9 (9)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|alu:alu_next_pc|CLA_32:sum1|CLA_8:cla1                                                                                 ; CLA_8                        ; work         ;
;             |CLA_8:cla2|                             ; 11 (11)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|alu:alu_next_pc|CLA_32:sum1|CLA_8:cla2                                                                                 ; CLA_8                        ; work         ;
;             |CLA_8:cla3|                             ; 10 (10)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|alu:alu_next_pc|CLA_32:sum1|CLA_8:cla3                                                                                 ; CLA_8                        ; work         ;
;             |CLA_8:cla4|                             ; 11 (11)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|alu:alu_next_pc|CLA_32:sum1|CLA_8:cla4                                                                                 ; CLA_8                        ; work         ;
;       |alu:pc_branch_alu|                            ; 47 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|alu:pc_branch_alu                                                                                                      ; alu                          ; work         ;
;          |CLA_32:sum1|                               ; 47 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|alu:pc_branch_alu|CLA_32:sum1                                                                                          ; CLA_32                       ; work         ;
;             |CLA_8:cla1|                             ; 11 (11)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|alu:pc_branch_alu|CLA_32:sum1|CLA_8:cla1                                                                               ; CLA_8                        ; work         ;
;             |CLA_8:cla2|                             ; 12 (12)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|alu:pc_branch_alu|CLA_32:sum1|CLA_8:cla2                                                                               ; CLA_8                        ; work         ;
;             |CLA_8:cla3|                             ; 14 (14)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|alu:pc_branch_alu|CLA_32:sum1|CLA_8:cla3                                                                               ; CLA_8                        ; work         ;
;             |CLA_8:cla4|                             ; 10 (10)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|alu:pc_branch_alu|CLA_32:sum1|CLA_8:cla4                                                                               ; CLA_8                        ; work         ;
;       |dflipflop:dff_preMultDiv|                     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dflipflop:dff_preMultDiv                                                                                               ; dflipflop                    ; work         ;
;       |dflipflop:dff_startMultDiv|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dflipflop:dff_startMultDiv                                                                                             ; dflipflop                    ; work         ;
;       |equality5:loadStall1|                         ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|equality5:loadStall1                                                                                                   ; equality5                    ; work         ;
;       |equality5:mx2a_eq|                            ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|equality5:mx2a_eq                                                                                                      ; equality5                    ; work         ;
;       |equality5:write_a_eq|                         ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|equality5:write_a_eq                                                                                                   ; equality5                    ; work         ;
;       |equality5:wx1_eq|                             ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|equality5:wx1_eq                                                                                                       ; equality5                    ; work         ;
;       |latch_dx:latch_dx1|                           ; 85 (0)              ; 128 (0)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1                                                                                                     ; latch_dx                     ; work         ;
;          |register:a|                                ; 44 (0)              ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:a                                                                                          ; register                     ; work         ;
;             |dffe_ref:d0|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:a|dffe_ref:d0                                                                              ; dffe_ref                     ; work         ;
;             |dffe_ref:d10|                           ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:a|dffe_ref:d10                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d11|                           ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:a|dffe_ref:d11                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d12|                           ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:a|dffe_ref:d12                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d13|                           ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:a|dffe_ref:d13                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d14|                           ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:a|dffe_ref:d14                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d15|                           ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:a|dffe_ref:d15                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d16|                           ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:a|dffe_ref:d16                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d17|                           ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:a|dffe_ref:d17                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d18|                           ; 9 (9)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:a|dffe_ref:d18                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d19|                           ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:a|dffe_ref:d19                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d1|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:a|dffe_ref:d1                                                                              ; dffe_ref                     ; work         ;
;             |dffe_ref:d20|                           ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:a|dffe_ref:d20                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d21|                           ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:a|dffe_ref:d21                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d22|                           ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:a|dffe_ref:d22                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d23|                           ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:a|dffe_ref:d23                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d24|                           ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:a|dffe_ref:d24                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d25|                           ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:a|dffe_ref:d25                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d26|                           ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:a|dffe_ref:d26                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d27|                           ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:a|dffe_ref:d27                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d28|                           ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:a|dffe_ref:d28                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d29|                           ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:a|dffe_ref:d29                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d2|                            ; 5 (5)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:a|dffe_ref:d2                                                                              ; dffe_ref                     ; work         ;
;             |dffe_ref:d30|                           ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:a|dffe_ref:d30                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d31|                           ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:a|dffe_ref:d31                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d3|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:a|dffe_ref:d3                                                                              ; dffe_ref                     ; work         ;
;             |dffe_ref:d4|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:a|dffe_ref:d4                                                                              ; dffe_ref                     ; work         ;
;             |dffe_ref:d5|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:a|dffe_ref:d5                                                                              ; dffe_ref                     ; work         ;
;             |dffe_ref:d6|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:a|dffe_ref:d6                                                                              ; dffe_ref                     ; work         ;
;             |dffe_ref:d7|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:a|dffe_ref:d7                                                                              ; dffe_ref                     ; work         ;
;             |dffe_ref:d8|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:a|dffe_ref:d8                                                                              ; dffe_ref                     ; work         ;
;             |dffe_ref:d9|                            ; 9 (9)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:a|dffe_ref:d9                                                                              ; dffe_ref                     ; work         ;
;          |register:b|                                ; 41 (0)              ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:b                                                                                          ; register                     ; work         ;
;             |dffe_ref:d0|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:b|dffe_ref:d0                                                                              ; dffe_ref                     ; work         ;
;             |dffe_ref:d10|                           ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:b|dffe_ref:d10                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d11|                           ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:b|dffe_ref:d11                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d12|                           ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:b|dffe_ref:d12                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d13|                           ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:b|dffe_ref:d13                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d14|                           ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:b|dffe_ref:d14                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d15|                           ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:b|dffe_ref:d15                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d16|                           ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:b|dffe_ref:d16                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d17|                           ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:b|dffe_ref:d17                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d18|                           ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:b|dffe_ref:d18                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d19|                           ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:b|dffe_ref:d19                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d1|                            ; 5 (5)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:b|dffe_ref:d1                                                                              ; dffe_ref                     ; work         ;
;             |dffe_ref:d20|                           ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:b|dffe_ref:d20                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d21|                           ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:b|dffe_ref:d21                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d22|                           ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:b|dffe_ref:d22                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d23|                           ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:b|dffe_ref:d23                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d24|                           ; 7 (7)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:b|dffe_ref:d24                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d25|                           ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:b|dffe_ref:d25                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d26|                           ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:b|dffe_ref:d26                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d27|                           ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:b|dffe_ref:d27                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d28|                           ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:b|dffe_ref:d28                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d29|                           ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:b|dffe_ref:d29                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d2|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:b|dffe_ref:d2                                                                              ; dffe_ref                     ; work         ;
;             |dffe_ref:d30|                           ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:b|dffe_ref:d30                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d31|                           ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:b|dffe_ref:d31                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d3|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:b|dffe_ref:d3                                                                              ; dffe_ref                     ; work         ;
;             |dffe_ref:d4|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:b|dffe_ref:d4                                                                              ; dffe_ref                     ; work         ;
;             |dffe_ref:d5|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:b|dffe_ref:d5                                                                              ; dffe_ref                     ; work         ;
;             |dffe_ref:d6|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:b|dffe_ref:d6                                                                              ; dffe_ref                     ; work         ;
;             |dffe_ref:d7|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:b|dffe_ref:d7                                                                              ; dffe_ref                     ; work         ;
;             |dffe_ref:d8|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:b|dffe_ref:d8                                                                              ; dffe_ref                     ; work         ;
;             |dffe_ref:d9|                            ; 8 (8)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:b|dffe_ref:d9                                                                              ; dffe_ref                     ; work         ;
;          |register:ir|                               ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:ir                                                                                         ; register                     ; work         ;
;             |dffe_ref:d0|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:ir|dffe_ref:d0                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d10|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:ir|dffe_ref:d10                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d11|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:ir|dffe_ref:d11                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d12|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:ir|dffe_ref:d12                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d13|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:ir|dffe_ref:d13                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d14|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:ir|dffe_ref:d14                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d15|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:ir|dffe_ref:d15                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d16|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:ir|dffe_ref:d16                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d17|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:ir|dffe_ref:d17                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d18|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:ir|dffe_ref:d18                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d19|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:ir|dffe_ref:d19                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d1|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:ir|dffe_ref:d1                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d20|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:ir|dffe_ref:d20                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d21|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:ir|dffe_ref:d21                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d22|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:ir|dffe_ref:d22                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d23|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:ir|dffe_ref:d23                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d24|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:ir|dffe_ref:d24                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d25|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:ir|dffe_ref:d25                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d26|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:ir|dffe_ref:d26                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d27|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:ir|dffe_ref:d27                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d28|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:ir|dffe_ref:d28                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d29|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:ir|dffe_ref:d29                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d2|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:ir|dffe_ref:d2                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d30|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:ir|dffe_ref:d30                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d31|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:ir|dffe_ref:d31                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d3|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:ir|dffe_ref:d3                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d4|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:ir|dffe_ref:d4                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d5|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:ir|dffe_ref:d5                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d6|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:ir|dffe_ref:d6                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d7|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:ir|dffe_ref:d7                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d8|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:ir|dffe_ref:d8                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d9|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:ir|dffe_ref:d9                                                                             ; dffe_ref                     ; work         ;
;          |register:pc|                               ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:pc                                                                                         ; register                     ; work         ;
;             |dffe_ref:d0|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:pc|dffe_ref:d0                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d10|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:pc|dffe_ref:d10                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d11|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:pc|dffe_ref:d11                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d12|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:pc|dffe_ref:d12                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d13|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:pc|dffe_ref:d13                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d14|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:pc|dffe_ref:d14                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d15|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:pc|dffe_ref:d15                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d16|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:pc|dffe_ref:d16                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d17|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:pc|dffe_ref:d17                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d18|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:pc|dffe_ref:d18                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d19|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:pc|dffe_ref:d19                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d1|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:pc|dffe_ref:d1                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d20|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:pc|dffe_ref:d20                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d21|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:pc|dffe_ref:d21                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d22|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:pc|dffe_ref:d22                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d23|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:pc|dffe_ref:d23                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d24|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:pc|dffe_ref:d24                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d25|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:pc|dffe_ref:d25                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d26|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:pc|dffe_ref:d26                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d27|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:pc|dffe_ref:d27                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d28|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:pc|dffe_ref:d28                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d29|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:pc|dffe_ref:d29                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d2|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:pc|dffe_ref:d2                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d30|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:pc|dffe_ref:d30                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d31|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:pc|dffe_ref:d31                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d3|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:pc|dffe_ref:d3                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d4|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:pc|dffe_ref:d4                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d5|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:pc|dffe_ref:d5                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d6|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:pc|dffe_ref:d6                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d7|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:pc|dffe_ref:d7                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d8|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:pc|dffe_ref:d8                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d9|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:pc|dffe_ref:d9                                                                             ; dffe_ref                     ; work         ;
;       |latch_fd:latch_fd1|                           ; 1 (0)               ; 64 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_fd:latch_fd1                                                                                                     ; latch_fd                     ; work         ;
;          |register:ir|                               ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_fd:latch_fd1|register:ir                                                                                         ; register                     ; work         ;
;             |dffe_ref:d0|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_fd:latch_fd1|register:ir|dffe_ref:d0                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d10|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_fd:latch_fd1|register:ir|dffe_ref:d10                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d11|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_fd:latch_fd1|register:ir|dffe_ref:d11                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d12|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_fd:latch_fd1|register:ir|dffe_ref:d12                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d13|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_fd:latch_fd1|register:ir|dffe_ref:d13                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d14|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_fd:latch_fd1|register:ir|dffe_ref:d14                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d15|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_fd:latch_fd1|register:ir|dffe_ref:d15                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d16|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_fd:latch_fd1|register:ir|dffe_ref:d16                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d17|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_fd:latch_fd1|register:ir|dffe_ref:d17                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d18|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_fd:latch_fd1|register:ir|dffe_ref:d18                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d19|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_fd:latch_fd1|register:ir|dffe_ref:d19                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d1|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_fd:latch_fd1|register:ir|dffe_ref:d1                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d20|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_fd:latch_fd1|register:ir|dffe_ref:d20                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d21|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_fd:latch_fd1|register:ir|dffe_ref:d21                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d22|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_fd:latch_fd1|register:ir|dffe_ref:d22                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d23|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_fd:latch_fd1|register:ir|dffe_ref:d23                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d24|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_fd:latch_fd1|register:ir|dffe_ref:d24                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d25|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_fd:latch_fd1|register:ir|dffe_ref:d25                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d26|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_fd:latch_fd1|register:ir|dffe_ref:d26                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d27|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_fd:latch_fd1|register:ir|dffe_ref:d27                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d28|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_fd:latch_fd1|register:ir|dffe_ref:d28                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d29|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_fd:latch_fd1|register:ir|dffe_ref:d29                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d2|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_fd:latch_fd1|register:ir|dffe_ref:d2                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d30|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_fd:latch_fd1|register:ir|dffe_ref:d30                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d31|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_fd:latch_fd1|register:ir|dffe_ref:d31                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d3|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_fd:latch_fd1|register:ir|dffe_ref:d3                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d4|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_fd:latch_fd1|register:ir|dffe_ref:d4                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d5|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_fd:latch_fd1|register:ir|dffe_ref:d5                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d6|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_fd:latch_fd1|register:ir|dffe_ref:d6                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d7|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_fd:latch_fd1|register:ir|dffe_ref:d7                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d8|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_fd:latch_fd1|register:ir|dffe_ref:d8                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d9|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_fd:latch_fd1|register:ir|dffe_ref:d9                                                                             ; dffe_ref                     ; work         ;
;          |register:pc|                               ; 1 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_fd:latch_fd1|register:pc                                                                                         ; register                     ; work         ;
;             |dffe_ref:d0|                            ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_fd:latch_fd1|register:pc|dffe_ref:d0                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d10|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_fd:latch_fd1|register:pc|dffe_ref:d10                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d11|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_fd:latch_fd1|register:pc|dffe_ref:d11                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d12|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_fd:latch_fd1|register:pc|dffe_ref:d12                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d13|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_fd:latch_fd1|register:pc|dffe_ref:d13                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d14|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_fd:latch_fd1|register:pc|dffe_ref:d14                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d15|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_fd:latch_fd1|register:pc|dffe_ref:d15                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d16|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_fd:latch_fd1|register:pc|dffe_ref:d16                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d17|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_fd:latch_fd1|register:pc|dffe_ref:d17                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d18|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_fd:latch_fd1|register:pc|dffe_ref:d18                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d19|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_fd:latch_fd1|register:pc|dffe_ref:d19                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d1|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_fd:latch_fd1|register:pc|dffe_ref:d1                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d20|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_fd:latch_fd1|register:pc|dffe_ref:d20                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d21|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_fd:latch_fd1|register:pc|dffe_ref:d21                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d22|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_fd:latch_fd1|register:pc|dffe_ref:d22                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d23|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_fd:latch_fd1|register:pc|dffe_ref:d23                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d24|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_fd:latch_fd1|register:pc|dffe_ref:d24                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d25|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_fd:latch_fd1|register:pc|dffe_ref:d25                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d26|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_fd:latch_fd1|register:pc|dffe_ref:d26                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d27|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_fd:latch_fd1|register:pc|dffe_ref:d27                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d28|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_fd:latch_fd1|register:pc|dffe_ref:d28                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d29|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_fd:latch_fd1|register:pc|dffe_ref:d29                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d2|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_fd:latch_fd1|register:pc|dffe_ref:d2                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d30|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_fd:latch_fd1|register:pc|dffe_ref:d30                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d31|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_fd:latch_fd1|register:pc|dffe_ref:d31                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d3|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_fd:latch_fd1|register:pc|dffe_ref:d3                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d4|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_fd:latch_fd1|register:pc|dffe_ref:d4                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d5|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_fd:latch_fd1|register:pc|dffe_ref:d5                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d6|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_fd:latch_fd1|register:pc|dffe_ref:d6                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d7|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_fd:latch_fd1|register:pc|dffe_ref:d7                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d8|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_fd:latch_fd1|register:pc|dffe_ref:d8                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d9|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_fd:latch_fd1|register:pc|dffe_ref:d9                                                                             ; dffe_ref                     ; work         ;
;       |latch_mw:latch_mw1|                           ; 1 (0)               ; 100 (0)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1                                                                                                     ; latch_mw                     ; work         ;
;          |dflipflop:isRStatus|                       ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|dflipflop:isRStatus                                                                                 ; dflipflop                    ; work         ;
;          |register:d|                                ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:d                                                                                          ; register                     ; work         ;
;             |dffe_ref:d0|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:d|dffe_ref:d0                                                                              ; dffe_ref                     ; work         ;
;             |dffe_ref:d10|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:d|dffe_ref:d10                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d11|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:d|dffe_ref:d11                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d12|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:d|dffe_ref:d12                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d13|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:d|dffe_ref:d13                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d14|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:d|dffe_ref:d14                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d15|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:d|dffe_ref:d15                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d16|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:d|dffe_ref:d16                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d17|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:d|dffe_ref:d17                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d18|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:d|dffe_ref:d18                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d19|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:d|dffe_ref:d19                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d1|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:d|dffe_ref:d1                                                                              ; dffe_ref                     ; work         ;
;             |dffe_ref:d20|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:d|dffe_ref:d20                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d21|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:d|dffe_ref:d21                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d22|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:d|dffe_ref:d22                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d23|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:d|dffe_ref:d23                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d24|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:d|dffe_ref:d24                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d25|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:d|dffe_ref:d25                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d26|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:d|dffe_ref:d26                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d27|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:d|dffe_ref:d27                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d28|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:d|dffe_ref:d28                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d29|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:d|dffe_ref:d29                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d2|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:d|dffe_ref:d2                                                                              ; dffe_ref                     ; work         ;
;             |dffe_ref:d30|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:d|dffe_ref:d30                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d31|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:d|dffe_ref:d31                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d3|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:d|dffe_ref:d3                                                                              ; dffe_ref                     ; work         ;
;             |dffe_ref:d4|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:d|dffe_ref:d4                                                                              ; dffe_ref                     ; work         ;
;             |dffe_ref:d5|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:d|dffe_ref:d5                                                                              ; dffe_ref                     ; work         ;
;             |dffe_ref:d6|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:d|dffe_ref:d6                                                                              ; dffe_ref                     ; work         ;
;             |dffe_ref:d7|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:d|dffe_ref:d7                                                                              ; dffe_ref                     ; work         ;
;             |dffe_ref:d8|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:d|dffe_ref:d8                                                                              ; dffe_ref                     ; work         ;
;             |dffe_ref:d9|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:d|dffe_ref:d9                                                                              ; dffe_ref                     ; work         ;
;          |register:ir|                               ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:ir                                                                                         ; register                     ; work         ;
;             |dffe_ref:d0|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:ir|dffe_ref:d0                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d10|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:ir|dffe_ref:d10                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d11|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:ir|dffe_ref:d11                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d12|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:ir|dffe_ref:d12                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d13|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:ir|dffe_ref:d13                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d14|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:ir|dffe_ref:d14                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d15|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:ir|dffe_ref:d15                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d16|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:ir|dffe_ref:d16                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d17|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:ir|dffe_ref:d17                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d18|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:ir|dffe_ref:d18                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d19|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:ir|dffe_ref:d19                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d1|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:ir|dffe_ref:d1                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d20|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:ir|dffe_ref:d20                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d21|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:ir|dffe_ref:d21                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d22|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:ir|dffe_ref:d22                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d23|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:ir|dffe_ref:d23                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d24|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:ir|dffe_ref:d24                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d25|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:ir|dffe_ref:d25                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d26|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:ir|dffe_ref:d26                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d27|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:ir|dffe_ref:d27                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d28|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:ir|dffe_ref:d28                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d29|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:ir|dffe_ref:d29                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d2|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:ir|dffe_ref:d2                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d30|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:ir|dffe_ref:d30                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d31|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:ir|dffe_ref:d31                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d3|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:ir|dffe_ref:d3                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d4|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:ir|dffe_ref:d4                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d5|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:ir|dffe_ref:d5                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d6|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:ir|dffe_ref:d6                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d7|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:ir|dffe_ref:d7                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d8|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:ir|dffe_ref:d8                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d9|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:ir|dffe_ref:d9                                                                             ; dffe_ref                     ; work         ;
;          |register:o|                                ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:o                                                                                          ; register                     ; work         ;
;             |dffe_ref:d0|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:o|dffe_ref:d0                                                                              ; dffe_ref                     ; work         ;
;             |dffe_ref:d10|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:o|dffe_ref:d10                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d11|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:o|dffe_ref:d11                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d12|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:o|dffe_ref:d12                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d13|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:o|dffe_ref:d13                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d14|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:o|dffe_ref:d14                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d15|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:o|dffe_ref:d15                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d16|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:o|dffe_ref:d16                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d17|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:o|dffe_ref:d17                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d18|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:o|dffe_ref:d18                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d19|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:o|dffe_ref:d19                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d1|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:o|dffe_ref:d1                                                                              ; dffe_ref                     ; work         ;
;             |dffe_ref:d20|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:o|dffe_ref:d20                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d21|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:o|dffe_ref:d21                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d22|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:o|dffe_ref:d22                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d23|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:o|dffe_ref:d23                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d24|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:o|dffe_ref:d24                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d25|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:o|dffe_ref:d25                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d26|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:o|dffe_ref:d26                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d27|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:o|dffe_ref:d27                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d28|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:o|dffe_ref:d28                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d29|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:o|dffe_ref:d29                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d2|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:o|dffe_ref:d2                                                                              ; dffe_ref                     ; work         ;
;             |dffe_ref:d30|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:o|dffe_ref:d30                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d31|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:o|dffe_ref:d31                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d3|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:o|dffe_ref:d3                                                                              ; dffe_ref                     ; work         ;
;             |dffe_ref:d4|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:o|dffe_ref:d4                                                                              ; dffe_ref                     ; work         ;
;             |dffe_ref:d5|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:o|dffe_ref:d5                                                                              ; dffe_ref                     ; work         ;
;             |dffe_ref:d6|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:o|dffe_ref:d6                                                                              ; dffe_ref                     ; work         ;
;             |dffe_ref:d7|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:o|dffe_ref:d7                                                                              ; dffe_ref                     ; work         ;
;             |dffe_ref:d8|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:o|dffe_ref:d8                                                                              ; dffe_ref                     ; work         ;
;             |dffe_ref:d9|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:o|dffe_ref:d9                                                                              ; dffe_ref                     ; work         ;
;          |register:rStatus|                          ; 0 (0)               ; 3 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:rStatus                                                                                    ; register                     ; work         ;
;             |dffe_ref:d0|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:rStatus|dffe_ref:d0                                                                        ; dffe_ref                     ; work         ;
;             |dffe_ref:d1|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:rStatus|dffe_ref:d1                                                                        ; dffe_ref                     ; work         ;
;             |dffe_ref:d2|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_mw:latch_mw1|register:rStatus|dffe_ref:d2                                                                        ; dffe_ref                     ; work         ;
;       |latch_pc:latch_pc1|                           ; 3 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_pc:latch_pc1                                                                                                     ; latch_pc                     ; work         ;
;          |register:pc|                               ; 3 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_pc:latch_pc1|register:pc                                                                                         ; register                     ; work         ;
;             |dffe_ref:d0|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_pc:latch_pc1|register:pc|dffe_ref:d0                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d10|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_pc:latch_pc1|register:pc|dffe_ref:d10                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d11|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_pc:latch_pc1|register:pc|dffe_ref:d11                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d12|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_pc:latch_pc1|register:pc|dffe_ref:d12                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d13|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_pc:latch_pc1|register:pc|dffe_ref:d13                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d14|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_pc:latch_pc1|register:pc|dffe_ref:d14                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d15|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_pc:latch_pc1|register:pc|dffe_ref:d15                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d16|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_pc:latch_pc1|register:pc|dffe_ref:d16                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d17|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_pc:latch_pc1|register:pc|dffe_ref:d17                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d18|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_pc:latch_pc1|register:pc|dffe_ref:d18                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d19|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_pc:latch_pc1|register:pc|dffe_ref:d19                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d1|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_pc:latch_pc1|register:pc|dffe_ref:d1                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d20|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_pc:latch_pc1|register:pc|dffe_ref:d20                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d21|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_pc:latch_pc1|register:pc|dffe_ref:d21                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d22|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_pc:latch_pc1|register:pc|dffe_ref:d22                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d23|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_pc:latch_pc1|register:pc|dffe_ref:d23                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d24|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_pc:latch_pc1|register:pc|dffe_ref:d24                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d25|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_pc:latch_pc1|register:pc|dffe_ref:d25                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d26|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_pc:latch_pc1|register:pc|dffe_ref:d26                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d27|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_pc:latch_pc1|register:pc|dffe_ref:d27                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d28|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_pc:latch_pc1|register:pc|dffe_ref:d28                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d29|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_pc:latch_pc1|register:pc|dffe_ref:d29                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d2|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_pc:latch_pc1|register:pc|dffe_ref:d2                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d30|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_pc:latch_pc1|register:pc|dffe_ref:d30                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d31|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_pc:latch_pc1|register:pc|dffe_ref:d31                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d3|                            ; 3 (3)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_pc:latch_pc1|register:pc|dffe_ref:d3                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d4|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_pc:latch_pc1|register:pc|dffe_ref:d4                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d5|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_pc:latch_pc1|register:pc|dffe_ref:d5                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d6|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_pc:latch_pc1|register:pc|dffe_ref:d6                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d7|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_pc:latch_pc1|register:pc|dffe_ref:d7                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d8|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_pc:latch_pc1|register:pc|dffe_ref:d8                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d9|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_pc:latch_pc1|register:pc|dffe_ref:d9                                                                             ; dffe_ref                     ; work         ;
;       |latch_xm:latch_xm1|                           ; 3 (0)               ; 100 (0)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1                                                                                                     ; latch_xm                     ; work         ;
;          |dflipflop:isRStatus|                       ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|dflipflop:isRStatus                                                                                 ; dflipflop                    ; work         ;
;          |register:b|                                ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:b                                                                                          ; register                     ; work         ;
;             |dffe_ref:d0|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:b|dffe_ref:d0                                                                              ; dffe_ref                     ; work         ;
;             |dffe_ref:d10|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:b|dffe_ref:d10                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d11|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:b|dffe_ref:d11                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d12|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:b|dffe_ref:d12                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d13|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:b|dffe_ref:d13                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d14|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:b|dffe_ref:d14                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d15|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:b|dffe_ref:d15                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d16|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:b|dffe_ref:d16                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d17|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:b|dffe_ref:d17                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d18|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:b|dffe_ref:d18                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d19|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:b|dffe_ref:d19                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d1|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:b|dffe_ref:d1                                                                              ; dffe_ref                     ; work         ;
;             |dffe_ref:d20|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:b|dffe_ref:d20                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d21|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:b|dffe_ref:d21                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d22|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:b|dffe_ref:d22                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d23|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:b|dffe_ref:d23                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d24|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:b|dffe_ref:d24                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d25|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:b|dffe_ref:d25                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d26|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:b|dffe_ref:d26                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d27|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:b|dffe_ref:d27                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d28|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:b|dffe_ref:d28                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d29|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:b|dffe_ref:d29                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d2|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:b|dffe_ref:d2                                                                              ; dffe_ref                     ; work         ;
;             |dffe_ref:d30|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:b|dffe_ref:d30                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d31|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:b|dffe_ref:d31                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d3|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:b|dffe_ref:d3                                                                              ; dffe_ref                     ; work         ;
;             |dffe_ref:d4|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:b|dffe_ref:d4                                                                              ; dffe_ref                     ; work         ;
;             |dffe_ref:d5|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:b|dffe_ref:d5                                                                              ; dffe_ref                     ; work         ;
;             |dffe_ref:d6|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:b|dffe_ref:d6                                                                              ; dffe_ref                     ; work         ;
;             |dffe_ref:d7|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:b|dffe_ref:d7                                                                              ; dffe_ref                     ; work         ;
;             |dffe_ref:d8|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:b|dffe_ref:d8                                                                              ; dffe_ref                     ; work         ;
;             |dffe_ref:d9|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:b|dffe_ref:d9                                                                              ; dffe_ref                     ; work         ;
;          |register:ir|                               ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:ir                                                                                         ; register                     ; work         ;
;             |dffe_ref:d0|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:ir|dffe_ref:d0                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d10|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:ir|dffe_ref:d10                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d11|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:ir|dffe_ref:d11                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d12|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:ir|dffe_ref:d12                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d13|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:ir|dffe_ref:d13                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d14|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:ir|dffe_ref:d14                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d15|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:ir|dffe_ref:d15                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d16|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:ir|dffe_ref:d16                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d17|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:ir|dffe_ref:d17                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d18|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:ir|dffe_ref:d18                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d19|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:ir|dffe_ref:d19                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d1|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:ir|dffe_ref:d1                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d20|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:ir|dffe_ref:d20                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d21|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:ir|dffe_ref:d21                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d22|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:ir|dffe_ref:d22                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d23|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:ir|dffe_ref:d23                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d24|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:ir|dffe_ref:d24                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d25|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:ir|dffe_ref:d25                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d26|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:ir|dffe_ref:d26                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d27|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:ir|dffe_ref:d27                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d28|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:ir|dffe_ref:d28                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d29|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:ir|dffe_ref:d29                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d2|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:ir|dffe_ref:d2                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d30|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:ir|dffe_ref:d30                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d31|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:ir|dffe_ref:d31                                                                            ; dffe_ref                     ; work         ;
;             |dffe_ref:d3|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:ir|dffe_ref:d3                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d4|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:ir|dffe_ref:d4                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d5|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:ir|dffe_ref:d5                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d6|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:ir|dffe_ref:d6                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d7|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:ir|dffe_ref:d7                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d8|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:ir|dffe_ref:d8                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d9|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:ir|dffe_ref:d9                                                                             ; dffe_ref                     ; work         ;
;          |register:o|                                ; 3 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:o                                                                                          ; register                     ; work         ;
;             |dffe_ref:d0|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:o|dffe_ref:d0                                                                              ; dffe_ref                     ; work         ;
;             |dffe_ref:d10|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:o|dffe_ref:d10                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d11|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:o|dffe_ref:d11                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d12|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:o|dffe_ref:d12                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d13|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:o|dffe_ref:d13                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d14|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:o|dffe_ref:d14                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d15|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:o|dffe_ref:d15                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d16|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:o|dffe_ref:d16                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d17|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:o|dffe_ref:d17                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d18|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:o|dffe_ref:d18                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d19|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:o|dffe_ref:d19                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d1|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:o|dffe_ref:d1                                                                              ; dffe_ref                     ; work         ;
;             |dffe_ref:d20|                           ; 3 (3)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:o|dffe_ref:d20                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d21|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:o|dffe_ref:d21                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d22|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:o|dffe_ref:d22                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d23|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:o|dffe_ref:d23                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d24|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:o|dffe_ref:d24                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d25|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:o|dffe_ref:d25                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d26|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:o|dffe_ref:d26                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d27|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:o|dffe_ref:d27                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d28|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:o|dffe_ref:d28                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d29|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:o|dffe_ref:d29                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d2|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:o|dffe_ref:d2                                                                              ; dffe_ref                     ; work         ;
;             |dffe_ref:d30|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:o|dffe_ref:d30                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d31|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:o|dffe_ref:d31                                                                             ; dffe_ref                     ; work         ;
;             |dffe_ref:d3|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:o|dffe_ref:d3                                                                              ; dffe_ref                     ; work         ;
;             |dffe_ref:d4|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:o|dffe_ref:d4                                                                              ; dffe_ref                     ; work         ;
;             |dffe_ref:d5|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:o|dffe_ref:d5                                                                              ; dffe_ref                     ; work         ;
;             |dffe_ref:d6|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:o|dffe_ref:d6                                                                              ; dffe_ref                     ; work         ;
;             |dffe_ref:d7|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:o|dffe_ref:d7                                                                              ; dffe_ref                     ; work         ;
;             |dffe_ref:d8|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:o|dffe_ref:d8                                                                              ; dffe_ref                     ; work         ;
;             |dffe_ref:d9|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:o|dffe_ref:d9                                                                              ; dffe_ref                     ; work         ;
;          |register:rStatus|                          ; 0 (0)               ; 3 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:rStatus                                                                                    ; register                     ; work         ;
;             |dffe_ref:d0|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:rStatus|dffe_ref:d0                                                                        ; dffe_ref                     ; work         ;
;             |dffe_ref:d1|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:rStatus|dffe_ref:d1                                                                        ; dffe_ref                     ; work         ;
;             |dffe_ref:d2|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:rStatus|dffe_ref:d2                                                                        ; dffe_ref                     ; work         ;
;       |multdiv:md1|                                  ; 520 (1)             ; 246 (0)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1                                                                                                            ; multdiv                      ; work         ;
;          |dflipflop:op_control|                      ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|dflipflop:op_control                                                                                       ; dflipflop                    ; work         ;
;          |div:d1|                                    ; 273 (1)             ; 98 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1                                                                                                     ; div                          ; work         ;
;             |alu:alu_get_dividend|                   ; 39 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|alu:alu_get_dividend                                                                                ; alu                          ; work         ;
;                |subtract:sub1|                       ; 39 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|alu:alu_get_dividend|subtract:sub1                                                                  ; subtract                     ; work         ;
;                   |CLA_32:cla|                       ; 39 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|alu:alu_get_dividend|subtract:sub1|CLA_32:cla                                                       ; CLA_32                       ; work         ;
;                      |CLA_8:cla1|                    ; 9 (9)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|alu:alu_get_dividend|subtract:sub1|CLA_32:cla|CLA_8:cla1                                            ; CLA_8                        ; work         ;
;                      |CLA_8:cla2|                    ; 11 (11)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|alu:alu_get_dividend|subtract:sub1|CLA_32:cla|CLA_8:cla2                                            ; CLA_8                        ; work         ;
;                      |CLA_8:cla3|                    ; 10 (10)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|alu:alu_get_dividend|subtract:sub1|CLA_32:cla|CLA_8:cla3                                            ; CLA_8                        ; work         ;
;                      |CLA_8:cla4|                    ; 9 (9)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|alu:alu_get_dividend|subtract:sub1|CLA_32:cla|CLA_8:cla4                                            ; CLA_8                        ; work         ;
;             |alu:alu_get_divisor|                    ; 26 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|alu:alu_get_divisor                                                                                 ; alu                          ; work         ;
;                |mux_8_1:mux8|                        ; 20 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|alu:alu_get_divisor|mux_8_1:mux8                                                                    ; mux_8_1                      ; work         ;
;                   |mux_4_1:m1|                       ; 20 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|alu:alu_get_divisor|mux_8_1:mux8|mux_4_1:m1                                                         ; mux_4_1                      ; work         ;
;                      |mux_2_1:m1|                    ; 20 (20)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|alu:alu_get_divisor|mux_8_1:mux8|mux_4_1:m1|mux_2_1:m1                                              ; mux_2_1                      ; work         ;
;                |subtract:sub1|                       ; 6 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|alu:alu_get_divisor|subtract:sub1                                                                   ; subtract                     ; work         ;
;                   |CLA_32:cla|                       ; 6 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|alu:alu_get_divisor|subtract:sub1|CLA_32:cla                                                        ; CLA_32                       ; work         ;
;                      |CLA_8:cla1|                    ; 3 (3)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|alu:alu_get_divisor|subtract:sub1|CLA_32:cla|CLA_8:cla1                                             ; CLA_8                        ; work         ;
;                      |CLA_8:cla2|                    ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|alu:alu_get_divisor|subtract:sub1|CLA_32:cla|CLA_8:cla2                                             ; CLA_8                        ; work         ;
;                      |CLA_8:cla3|                    ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|alu:alu_get_divisor|subtract:sub1|CLA_32:cla|CLA_8:cla3                                             ; CLA_8                        ; work         ;
;                      |CLA_8:cla4|                    ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|alu:alu_get_divisor|subtract:sub1|CLA_32:cla|CLA_8:cla4                                             ; CLA_8                        ; work         ;
;             |alu:main_alu|                           ; 73 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|alu:main_alu                                                                                        ; alu                          ; work         ;
;                |mux_21_all_1bit:mux_less_than|       ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|alu:main_alu|mux_21_all_1bit:mux_less_than                                                          ; mux_21_all_1bit              ; work         ;
;                |subtract:sub1|                       ; 71 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|alu:main_alu|subtract:sub1                                                                          ; subtract                     ; work         ;
;                   |CLA_32:cla|                       ; 71 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|alu:main_alu|subtract:sub1|CLA_32:cla                                                               ; CLA_32                       ; work         ;
;                      |CLA_8:cla1|                    ; 19 (19)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|alu:main_alu|subtract:sub1|CLA_32:cla|CLA_8:cla1                                                    ; CLA_8                        ; work         ;
;                      |CLA_8:cla2|                    ; 19 (19)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|alu:main_alu|subtract:sub1|CLA_32:cla|CLA_8:cla2                                                    ; CLA_8                        ; work         ;
;                      |CLA_8:cla3|                    ; 19 (19)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|alu:main_alu|subtract:sub1|CLA_32:cla|CLA_8:cla3                                                    ; CLA_8                        ; work         ;
;                      |CLA_8:cla4|                    ; 14 (14)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|alu:main_alu|subtract:sub1|CLA_32:cla|CLA_8:cla4                                                    ; CLA_8                        ; work         ;
;             |alu:quotient_sign_alu|                  ; 29 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|alu:quotient_sign_alu                                                                               ; alu                          ; work         ;
;                |subtract:sub1|                       ; 29 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|alu:quotient_sign_alu|subtract:sub1                                                                 ; subtract                     ; work         ;
;                   |CLA_32:cla|                       ; 29 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|alu:quotient_sign_alu|subtract:sub1|CLA_32:cla                                                      ; CLA_32                       ; work         ;
;                      |CLA_8:cla1|                    ; 7 (7)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|alu:quotient_sign_alu|subtract:sub1|CLA_32:cla|CLA_8:cla1                                           ; CLA_8                        ; work         ;
;                      |CLA_8:cla2|                    ; 8 (8)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|alu:quotient_sign_alu|subtract:sub1|CLA_32:cla|CLA_8:cla2                                           ; CLA_8                        ; work         ;
;                      |CLA_8:cla3|                    ; 8 (8)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|alu:quotient_sign_alu|subtract:sub1|CLA_32:cla|CLA_8:cla3                                           ; CLA_8                        ; work         ;
;                      |CLA_8:cla4|                    ; 6 (6)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|alu:quotient_sign_alu|subtract:sub1|CLA_32:cla|CLA_8:cla4                                           ; CLA_8                        ; work         ;
;             |quotient_module:quotient_module|        ; 33 (0)              ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module                                                                     ; quotient_module              ; work         ;
;                |dflipflop:loop1[0].d1|               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module|dflipflop:loop1[0].d1                                               ; dflipflop                    ; work         ;
;                |dflipflop:loop1[10].d1|              ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module|dflipflop:loop1[10].d1                                              ; dflipflop                    ; work         ;
;                |dflipflop:loop1[11].d1|              ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module|dflipflop:loop1[11].d1                                              ; dflipflop                    ; work         ;
;                |dflipflop:loop1[12].d1|              ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module|dflipflop:loop1[12].d1                                              ; dflipflop                    ; work         ;
;                |dflipflop:loop1[13].d1|              ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module|dflipflop:loop1[13].d1                                              ; dflipflop                    ; work         ;
;                |dflipflop:loop1[14].d1|              ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module|dflipflop:loop1[14].d1                                              ; dflipflop                    ; work         ;
;                |dflipflop:loop1[15].d1|              ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module|dflipflop:loop1[15].d1                                              ; dflipflop                    ; work         ;
;                |dflipflop:loop1[16].d1|              ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module|dflipflop:loop1[16].d1                                              ; dflipflop                    ; work         ;
;                |dflipflop:loop1[17].d1|              ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module|dflipflop:loop1[17].d1                                              ; dflipflop                    ; work         ;
;                |dflipflop:loop1[18].d1|              ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module|dflipflop:loop1[18].d1                                              ; dflipflop                    ; work         ;
;                |dflipflop:loop1[19].d1|              ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module|dflipflop:loop1[19].d1                                              ; dflipflop                    ; work         ;
;                |dflipflop:loop1[1].d1|               ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module|dflipflop:loop1[1].d1                                               ; dflipflop                    ; work         ;
;                |dflipflop:loop1[20].d1|              ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module|dflipflop:loop1[20].d1                                              ; dflipflop                    ; work         ;
;                |dflipflop:loop1[21].d1|              ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module|dflipflop:loop1[21].d1                                              ; dflipflop                    ; work         ;
;                |dflipflop:loop1[22].d1|              ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module|dflipflop:loop1[22].d1                                              ; dflipflop                    ; work         ;
;                |dflipflop:loop1[23].d1|              ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module|dflipflop:loop1[23].d1                                              ; dflipflop                    ; work         ;
;                |dflipflop:loop1[24].d1|              ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module|dflipflop:loop1[24].d1                                              ; dflipflop                    ; work         ;
;                |dflipflop:loop1[25].d1|              ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module|dflipflop:loop1[25].d1                                              ; dflipflop                    ; work         ;
;                |dflipflop:loop1[26].d1|              ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module|dflipflop:loop1[26].d1                                              ; dflipflop                    ; work         ;
;                |dflipflop:loop1[27].d1|              ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module|dflipflop:loop1[27].d1                                              ; dflipflop                    ; work         ;
;                |dflipflop:loop1[28].d1|              ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module|dflipflop:loop1[28].d1                                              ; dflipflop                    ; work         ;
;                |dflipflop:loop1[29].d1|              ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module|dflipflop:loop1[29].d1                                              ; dflipflop                    ; work         ;
;                |dflipflop:loop1[2].d1|               ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module|dflipflop:loop1[2].d1                                               ; dflipflop                    ; work         ;
;                |dflipflop:loop1[30].d1|              ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module|dflipflop:loop1[30].d1                                              ; dflipflop                    ; work         ;
;                |dflipflop:loop1[31].d1|              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module|dflipflop:loop1[31].d1                                              ; dflipflop                    ; work         ;
;                |dflipflop:loop1[3].d1|               ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module|dflipflop:loop1[3].d1                                               ; dflipflop                    ; work         ;
;                |dflipflop:loop1[4].d1|               ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module|dflipflop:loop1[4].d1                                               ; dflipflop                    ; work         ;
;                |dflipflop:loop1[5].d1|               ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module|dflipflop:loop1[5].d1                                               ; dflipflop                    ; work         ;
;                |dflipflop:loop1[6].d1|               ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module|dflipflop:loop1[6].d1                                               ; dflipflop                    ; work         ;
;                |dflipflop:loop1[7].d1|               ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module|dflipflop:loop1[7].d1                                               ; dflipflop                    ; work         ;
;                |dflipflop:loop1[8].d1|               ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module|dflipflop:loop1[8].d1                                               ; dflipflop                    ; work         ;
;                |dflipflop:loop1[9].d1|               ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module|dflipflop:loop1[9].d1                                               ; dflipflop                    ; work         ;
;                |mux_2_1:m1|                          ; 3 (3)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module|mux_2_1:m1                                                          ; mux_2_1                      ; work         ;
;             |remainder_module:remainder_module|      ; 39 (0)              ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|remainder_module:remainder_module                                                                   ; remainder_module             ; work         ;
;                |dflipflop:d0|                        ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|remainder_module:remainder_module|dflipflop:d0                                                      ; dflipflop                    ; work         ;
;                |dflipflop:loop1[10].d1|              ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|remainder_module:remainder_module|dflipflop:loop1[10].d1                                            ; dflipflop                    ; work         ;
;                |dflipflop:loop1[11].d1|              ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|remainder_module:remainder_module|dflipflop:loop1[11].d1                                            ; dflipflop                    ; work         ;
;                |dflipflop:loop1[12].d1|              ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|remainder_module:remainder_module|dflipflop:loop1[12].d1                                            ; dflipflop                    ; work         ;
;                |dflipflop:loop1[13].d1|              ; 2 (2)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|remainder_module:remainder_module|dflipflop:loop1[13].d1                                            ; dflipflop                    ; work         ;
;                |dflipflop:loop1[14].d1|              ; 2 (2)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|remainder_module:remainder_module|dflipflop:loop1[14].d1                                            ; dflipflop                    ; work         ;
;                |dflipflop:loop1[15].d1|              ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|remainder_module:remainder_module|dflipflop:loop1[15].d1                                            ; dflipflop                    ; work         ;
;                |dflipflop:loop1[16].d1|              ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|remainder_module:remainder_module|dflipflop:loop1[16].d1                                            ; dflipflop                    ; work         ;
;                |dflipflop:loop1[17].d1|              ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|remainder_module:remainder_module|dflipflop:loop1[17].d1                                            ; dflipflop                    ; work         ;
;                |dflipflop:loop1[18].d1|              ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|remainder_module:remainder_module|dflipflop:loop1[18].d1                                            ; dflipflop                    ; work         ;
;                |dflipflop:loop1[19].d1|              ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|remainder_module:remainder_module|dflipflop:loop1[19].d1                                            ; dflipflop                    ; work         ;
;                |dflipflop:loop1[1].d1|               ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|remainder_module:remainder_module|dflipflop:loop1[1].d1                                             ; dflipflop                    ; work         ;
;                |dflipflop:loop1[20].d1|              ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|remainder_module:remainder_module|dflipflop:loop1[20].d1                                            ; dflipflop                    ; work         ;
;                |dflipflop:loop1[21].d1|              ; 2 (2)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|remainder_module:remainder_module|dflipflop:loop1[21].d1                                            ; dflipflop                    ; work         ;
;                |dflipflop:loop1[22].d1|              ; 2 (2)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|remainder_module:remainder_module|dflipflop:loop1[22].d1                                            ; dflipflop                    ; work         ;
;                |dflipflop:loop1[23].d1|              ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|remainder_module:remainder_module|dflipflop:loop1[23].d1                                            ; dflipflop                    ; work         ;
;                |dflipflop:loop1[24].d1|              ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|remainder_module:remainder_module|dflipflop:loop1[24].d1                                            ; dflipflop                    ; work         ;
;                |dflipflop:loop1[25].d1|              ; 2 (2)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|remainder_module:remainder_module|dflipflop:loop1[25].d1                                            ; dflipflop                    ; work         ;
;                |dflipflop:loop1[26].d1|              ; 2 (2)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|remainder_module:remainder_module|dflipflop:loop1[26].d1                                            ; dflipflop                    ; work         ;
;                |dflipflop:loop1[27].d1|              ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|remainder_module:remainder_module|dflipflop:loop1[27].d1                                            ; dflipflop                    ; work         ;
;                |dflipflop:loop1[28].d1|              ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|remainder_module:remainder_module|dflipflop:loop1[28].d1                                            ; dflipflop                    ; work         ;
;                |dflipflop:loop1[29].d1|              ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|remainder_module:remainder_module|dflipflop:loop1[29].d1                                            ; dflipflop                    ; work         ;
;                |dflipflop:loop1[2].d1|               ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|remainder_module:remainder_module|dflipflop:loop1[2].d1                                             ; dflipflop                    ; work         ;
;                |dflipflop:loop1[30].d1|              ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|remainder_module:remainder_module|dflipflop:loop1[30].d1                                            ; dflipflop                    ; work         ;
;                |dflipflop:loop1[31].d1|              ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|remainder_module:remainder_module|dflipflop:loop1[31].d1                                            ; dflipflop                    ; work         ;
;                |dflipflop:loop1[3].d1|               ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|remainder_module:remainder_module|dflipflop:loop1[3].d1                                             ; dflipflop                    ; work         ;
;                |dflipflop:loop1[4].d1|               ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|remainder_module:remainder_module|dflipflop:loop1[4].d1                                             ; dflipflop                    ; work         ;
;                |dflipflop:loop1[5].d1|               ; 2 (2)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|remainder_module:remainder_module|dflipflop:loop1[5].d1                                             ; dflipflop                    ; work         ;
;                |dflipflop:loop1[6].d1|               ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|remainder_module:remainder_module|dflipflop:loop1[6].d1                                             ; dflipflop                    ; work         ;
;                |dflipflop:loop1[7].d1|               ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|remainder_module:remainder_module|dflipflop:loop1[7].d1                                             ; dflipflop                    ; work         ;
;                |dflipflop:loop1[8].d1|               ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|remainder_module:remainder_module|dflipflop:loop1[8].d1                                             ; dflipflop                    ; work         ;
;                |dflipflop:loop1[9].d1|               ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|remainder_module:remainder_module|dflipflop:loop1[9].d1                                             ; dflipflop                    ; work         ;
;             |shift_register_32:counter|              ; 33 (0)              ; 34 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter                                                                           ; shift_register_32            ; work         ;
;                |dflipflop:din|                       ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:din                                                             ; dflipflop                    ; work         ;
;                |dflipflop:dout|                      ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:dout                                                            ; dflipflop                    ; work         ;
;                |dflipflop:loop1[10].d1|              ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:loop1[10].d1                                                    ; dflipflop                    ; work         ;
;                |dflipflop:loop1[11].d1|              ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:loop1[11].d1                                                    ; dflipflop                    ; work         ;
;                |dflipflop:loop1[12].d1|              ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:loop1[12].d1                                                    ; dflipflop                    ; work         ;
;                |dflipflop:loop1[13].d1|              ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:loop1[13].d1                                                    ; dflipflop                    ; work         ;
;                |dflipflop:loop1[14].d1|              ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:loop1[14].d1                                                    ; dflipflop                    ; work         ;
;                |dflipflop:loop1[15].d1|              ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:loop1[15].d1                                                    ; dflipflop                    ; work         ;
;                |dflipflop:loop1[16].d1|              ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:loop1[16].d1                                                    ; dflipflop                    ; work         ;
;                |dflipflop:loop1[17].d1|              ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:loop1[17].d1                                                    ; dflipflop                    ; work         ;
;                |dflipflop:loop1[18].d1|              ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:loop1[18].d1                                                    ; dflipflop                    ; work         ;
;                |dflipflop:loop1[19].d1|              ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:loop1[19].d1                                                    ; dflipflop                    ; work         ;
;                |dflipflop:loop1[1].d1|               ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:loop1[1].d1                                                     ; dflipflop                    ; work         ;
;                |dflipflop:loop1[20].d1|              ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:loop1[20].d1                                                    ; dflipflop                    ; work         ;
;                |dflipflop:loop1[21].d1|              ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:loop1[21].d1                                                    ; dflipflop                    ; work         ;
;                |dflipflop:loop1[22].d1|              ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:loop1[22].d1                                                    ; dflipflop                    ; work         ;
;                |dflipflop:loop1[23].d1|              ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:loop1[23].d1                                                    ; dflipflop                    ; work         ;
;                |dflipflop:loop1[24].d1|              ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:loop1[24].d1                                                    ; dflipflop                    ; work         ;
;                |dflipflop:loop1[25].d1|              ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:loop1[25].d1                                                    ; dflipflop                    ; work         ;
;                |dflipflop:loop1[26].d1|              ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:loop1[26].d1                                                    ; dflipflop                    ; work         ;
;                |dflipflop:loop1[27].d1|              ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:loop1[27].d1                                                    ; dflipflop                    ; work         ;
;                |dflipflop:loop1[28].d1|              ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:loop1[28].d1                                                    ; dflipflop                    ; work         ;
;                |dflipflop:loop1[29].d1|              ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:loop1[29].d1                                                    ; dflipflop                    ; work         ;
;                |dflipflop:loop1[2].d1|               ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:loop1[2].d1                                                     ; dflipflop                    ; work         ;
;                |dflipflop:loop1[30].d1|              ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:loop1[30].d1                                                    ; dflipflop                    ; work         ;
;                |dflipflop:loop1[31].d1|              ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:loop1[31].d1                                                    ; dflipflop                    ; work         ;
;                |dflipflop:loop1[32].d1|              ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:loop1[32].d1                                                    ; dflipflop                    ; work         ;
;                |dflipflop:loop1[3].d1|               ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:loop1[3].d1                                                     ; dflipflop                    ; work         ;
;                |dflipflop:loop1[4].d1|               ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:loop1[4].d1                                                     ; dflipflop                    ; work         ;
;                |dflipflop:loop1[5].d1|               ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:loop1[5].d1                                                     ; dflipflop                    ; work         ;
;                |dflipflop:loop1[6].d1|               ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:loop1[6].d1                                                     ; dflipflop                    ; work         ;
;                |dflipflop:loop1[7].d1|               ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:loop1[7].d1                                                     ; dflipflop                    ; work         ;
;                |dflipflop:loop1[8].d1|               ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:loop1[8].d1                                                     ; dflipflop                    ; work         ;
;                |dflipflop:loop1[9].d1|               ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:loop1[9].d1                                                     ; dflipflop                    ; work         ;
;          |mult:m1|                                   ; 228 (3)             ; 83 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1                                                                                                    ; mult                         ; work         ;
;             |alu:main_alu|                           ; 107 (1)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|alu:main_alu                                                                                       ; alu                          ; work         ;
;                |CLA_32:sum1|                         ; 20 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|alu:main_alu|CLA_32:sum1                                                                           ; CLA_32                       ; work         ;
;                   |CLA_8:cla1|                       ; 4 (4)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|alu:main_alu|CLA_32:sum1|CLA_8:cla1                                                                ; CLA_8                        ; work         ;
;                   |CLA_8:cla2|                       ; 4 (4)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|alu:main_alu|CLA_32:sum1|CLA_8:cla2                                                                ; CLA_8                        ; work         ;
;                   |CLA_8:cla3|                       ; 4 (4)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|alu:main_alu|CLA_32:sum1|CLA_8:cla3                                                                ; CLA_8                        ; work         ;
;                   |CLA_8:cla4|                       ; 8 (8)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|alu:main_alu|CLA_32:sum1|CLA_8:cla4                                                                ; CLA_8                        ; work         ;
;                |mux_21_all_1bit:mux21_for_overflow|  ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|alu:main_alu|mux_21_all_1bit:mux21_for_overflow                                                    ; mux_21_all_1bit              ; work         ;
;                |mux_8_1:mux8|                        ; 73 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|alu:main_alu|mux_8_1:mux8                                                                          ; mux_8_1                      ; work         ;
;                   |mux_4_1:m1|                       ; 73 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|alu:main_alu|mux_8_1:mux8|mux_4_1:m1                                                               ; mux_4_1                      ; work         ;
;                      |mux_2_1:m1|                    ; 73 (73)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|alu:main_alu|mux_8_1:mux8|mux_4_1:m1|mux_2_1:m1                                                    ; mux_2_1                      ; work         ;
;                |subtract:sub1|                       ; 11 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|alu:main_alu|subtract:sub1                                                                         ; subtract                     ; work         ;
;                   |CLA_32:cla|                       ; 11 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|alu:main_alu|subtract:sub1|CLA_32:cla                                                              ; CLA_32                       ; work         ;
;                      |CLA_8:cla1|                    ; 6 (6)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|alu:main_alu|subtract:sub1|CLA_32:cla|CLA_8:cla1                                                   ; CLA_8                        ; work         ;
;                      |CLA_8:cla2|                    ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|alu:main_alu|subtract:sub1|CLA_32:cla|CLA_8:cla2                                                   ; CLA_8                        ; work         ;
;                      |CLA_8:cla3|                    ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|alu:main_alu|subtract:sub1|CLA_32:cla|CLA_8:cla3                                                   ; CLA_8                        ; work         ;
;                      |CLA_8:cla4|                    ; 3 (3)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|alu:main_alu|subtract:sub1|CLA_32:cla|CLA_8:cla4                                                   ; CLA_8                        ; work         ;
;             |dflipflop:oveflow_ff|                   ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|dflipflop:oveflow_ff                                                                               ; dflipflop                    ; work         ;
;             |multiplier_module:multiplier1|          ; 33 (0)              ; 33 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1                                                                      ; multiplier_module            ; work         ;
;                |dflipflop:d_placeholder|             ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|dflipflop:d_placeholder                                              ; dflipflop                    ; work         ;
;                |dflipflop:loop1[0].d1|               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|dflipflop:loop1[0].d1                                                ; dflipflop                    ; work         ;
;                |dflipflop:loop1[10].d1|              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|dflipflop:loop1[10].d1                                               ; dflipflop                    ; work         ;
;                |dflipflop:loop1[11].d1|              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|dflipflop:loop1[11].d1                                               ; dflipflop                    ; work         ;
;                |dflipflop:loop1[12].d1|              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|dflipflop:loop1[12].d1                                               ; dflipflop                    ; work         ;
;                |dflipflop:loop1[13].d1|              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|dflipflop:loop1[13].d1                                               ; dflipflop                    ; work         ;
;                |dflipflop:loop1[14].d1|              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|dflipflop:loop1[14].d1                                               ; dflipflop                    ; work         ;
;                |dflipflop:loop1[15].d1|              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|dflipflop:loop1[15].d1                                               ; dflipflop                    ; work         ;
;                |dflipflop:loop1[16].d1|              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|dflipflop:loop1[16].d1                                               ; dflipflop                    ; work         ;
;                |dflipflop:loop1[17].d1|              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|dflipflop:loop1[17].d1                                               ; dflipflop                    ; work         ;
;                |dflipflop:loop1[18].d1|              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|dflipflop:loop1[18].d1                                               ; dflipflop                    ; work         ;
;                |dflipflop:loop1[19].d1|              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|dflipflop:loop1[19].d1                                               ; dflipflop                    ; work         ;
;                |dflipflop:loop1[1].d1|               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|dflipflop:loop1[1].d1                                                ; dflipflop                    ; work         ;
;                |dflipflop:loop1[20].d1|              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|dflipflop:loop1[20].d1                                               ; dflipflop                    ; work         ;
;                |dflipflop:loop1[21].d1|              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|dflipflop:loop1[21].d1                                               ; dflipflop                    ; work         ;
;                |dflipflop:loop1[22].d1|              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|dflipflop:loop1[22].d1                                               ; dflipflop                    ; work         ;
;                |dflipflop:loop1[23].d1|              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|dflipflop:loop1[23].d1                                               ; dflipflop                    ; work         ;
;                |dflipflop:loop1[24].d1|              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|dflipflop:loop1[24].d1                                               ; dflipflop                    ; work         ;
;                |dflipflop:loop1[25].d1|              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|dflipflop:loop1[25].d1                                               ; dflipflop                    ; work         ;
;                |dflipflop:loop1[26].d1|              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|dflipflop:loop1[26].d1                                               ; dflipflop                    ; work         ;
;                |dflipflop:loop1[27].d1|              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|dflipflop:loop1[27].d1                                               ; dflipflop                    ; work         ;
;                |dflipflop:loop1[28].d1|              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|dflipflop:loop1[28].d1                                               ; dflipflop                    ; work         ;
;                |dflipflop:loop1[29].d1|              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|dflipflop:loop1[29].d1                                               ; dflipflop                    ; work         ;
;                |dflipflop:loop1[2].d1|               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|dflipflop:loop1[2].d1                                                ; dflipflop                    ; work         ;
;                |dflipflop:loop1[30].d1|              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|dflipflop:loop1[30].d1                                               ; dflipflop                    ; work         ;
;                |dflipflop:loop1[31].d1|              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|dflipflop:loop1[31].d1                                               ; dflipflop                    ; work         ;
;                |dflipflop:loop1[3].d1|               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|dflipflop:loop1[3].d1                                                ; dflipflop                    ; work         ;
;                |dflipflop:loop1[4].d1|               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|dflipflop:loop1[4].d1                                                ; dflipflop                    ; work         ;
;                |dflipflop:loop1[5].d1|               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|dflipflop:loop1[5].d1                                                ; dflipflop                    ; work         ;
;                |dflipflop:loop1[6].d1|               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|dflipflop:loop1[6].d1                                                ; dflipflop                    ; work         ;
;                |dflipflop:loop1[7].d1|               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|dflipflop:loop1[7].d1                                                ; dflipflop                    ; work         ;
;                |dflipflop:loop1[8].d1|               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|dflipflop:loop1[8].d1                                                ; dflipflop                    ; work         ;
;                |dflipflop:loop1[9].d1|               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|dflipflop:loop1[9].d1                                                ; dflipflop                    ; work         ;
;                |mux_21_all_1bit:m2|                  ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|mux_21_all_1bit:m2                                                   ; mux_21_all_1bit              ; work         ;
;                |mux_2_1:m1|                          ; 32 (32)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|mux_2_1:m1                                                           ; mux_2_1                      ; work         ;
;             |mux_2_1:mux_do_nothing|                 ; 32 (32)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|mux_2_1:mux_do_nothing                                                                             ; mux_2_1                      ; work         ;
;             |mux_2_1:mux_shift_multiplicand|         ; 3 (3)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|mux_2_1:mux_shift_multiplicand                                                                     ; mux_2_1                      ; work         ;
;             |product_module:product1|                ; 33 (0)              ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|product_module:product1                                                                            ; product_module               ; work         ;
;                |dflipflop:flipflops_loop[0].d1|      ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|product_module:product1|dflipflop:flipflops_loop[0].d1                                             ; dflipflop                    ; work         ;
;                |dflipflop:flipflops_loop[10].d1|     ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|product_module:product1|dflipflop:flipflops_loop[10].d1                                            ; dflipflop                    ; work         ;
;                |dflipflop:flipflops_loop[11].d1|     ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|product_module:product1|dflipflop:flipflops_loop[11].d1                                            ; dflipflop                    ; work         ;
;                |dflipflop:flipflops_loop[12].d1|     ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|product_module:product1|dflipflop:flipflops_loop[12].d1                                            ; dflipflop                    ; work         ;
;                |dflipflop:flipflops_loop[13].d1|     ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|product_module:product1|dflipflop:flipflops_loop[13].d1                                            ; dflipflop                    ; work         ;
;                |dflipflop:flipflops_loop[14].d1|     ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|product_module:product1|dflipflop:flipflops_loop[14].d1                                            ; dflipflop                    ; work         ;
;                |dflipflop:flipflops_loop[15].d1|     ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|product_module:product1|dflipflop:flipflops_loop[15].d1                                            ; dflipflop                    ; work         ;
;                |dflipflop:flipflops_loop[16].d1|     ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|product_module:product1|dflipflop:flipflops_loop[16].d1                                            ; dflipflop                    ; work         ;
;                |dflipflop:flipflops_loop[17].d1|     ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|product_module:product1|dflipflop:flipflops_loop[17].d1                                            ; dflipflop                    ; work         ;
;                |dflipflop:flipflops_loop[18].d1|     ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|product_module:product1|dflipflop:flipflops_loop[18].d1                                            ; dflipflop                    ; work         ;
;                |dflipflop:flipflops_loop[19].d1|     ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|product_module:product1|dflipflop:flipflops_loop[19].d1                                            ; dflipflop                    ; work         ;
;                |dflipflop:flipflops_loop[1].d1|      ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|product_module:product1|dflipflop:flipflops_loop[1].d1                                             ; dflipflop                    ; work         ;
;                |dflipflop:flipflops_loop[20].d1|     ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|product_module:product1|dflipflop:flipflops_loop[20].d1                                            ; dflipflop                    ; work         ;
;                |dflipflop:flipflops_loop[21].d1|     ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|product_module:product1|dflipflop:flipflops_loop[21].d1                                            ; dflipflop                    ; work         ;
;                |dflipflop:flipflops_loop[22].d1|     ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|product_module:product1|dflipflop:flipflops_loop[22].d1                                            ; dflipflop                    ; work         ;
;                |dflipflop:flipflops_loop[23].d1|     ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|product_module:product1|dflipflop:flipflops_loop[23].d1                                            ; dflipflop                    ; work         ;
;                |dflipflop:flipflops_loop[24].d1|     ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|product_module:product1|dflipflop:flipflops_loop[24].d1                                            ; dflipflop                    ; work         ;
;                |dflipflop:flipflops_loop[25].d1|     ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|product_module:product1|dflipflop:flipflops_loop[25].d1                                            ; dflipflop                    ; work         ;
;                |dflipflop:flipflops_loop[26].d1|     ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|product_module:product1|dflipflop:flipflops_loop[26].d1                                            ; dflipflop                    ; work         ;
;                |dflipflop:flipflops_loop[27].d1|     ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|product_module:product1|dflipflop:flipflops_loop[27].d1                                            ; dflipflop                    ; work         ;
;                |dflipflop:flipflops_loop[28].d1|     ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|product_module:product1|dflipflop:flipflops_loop[28].d1                                            ; dflipflop                    ; work         ;
;                |dflipflop:flipflops_loop[29].d1|     ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|product_module:product1|dflipflop:flipflops_loop[29].d1                                            ; dflipflop                    ; work         ;
;                |dflipflop:flipflops_loop[2].d1|      ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|product_module:product1|dflipflop:flipflops_loop[2].d1                                             ; dflipflop                    ; work         ;
;                |dflipflop:flipflops_loop[30].d1|     ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|product_module:product1|dflipflop:flipflops_loop[30].d1                                            ; dflipflop                    ; work         ;
;                |dflipflop:flipflops_loop[31].d1|     ; 2 (2)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|product_module:product1|dflipflop:flipflops_loop[31].d1                                            ; dflipflop                    ; work         ;
;                |dflipflop:flipflops_loop[3].d1|      ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|product_module:product1|dflipflop:flipflops_loop[3].d1                                             ; dflipflop                    ; work         ;
;                |dflipflop:flipflops_loop[4].d1|      ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|product_module:product1|dflipflop:flipflops_loop[4].d1                                             ; dflipflop                    ; work         ;
;                |dflipflop:flipflops_loop[5].d1|      ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|product_module:product1|dflipflop:flipflops_loop[5].d1                                             ; dflipflop                    ; work         ;
;                |dflipflop:flipflops_loop[6].d1|      ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|product_module:product1|dflipflop:flipflops_loop[6].d1                                             ; dflipflop                    ; work         ;
;                |dflipflop:flipflops_loop[7].d1|      ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|product_module:product1|dflipflop:flipflops_loop[7].d1                                             ; dflipflop                    ; work         ;
;                |dflipflop:flipflops_loop[8].d1|      ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|product_module:product1|dflipflop:flipflops_loop[8].d1                                             ; dflipflop                    ; work         ;
;                |dflipflop:flipflops_loop[9].d1|      ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|product_module:product1|dflipflop:flipflops_loop[9].d1                                             ; dflipflop                    ; work         ;
;             |shift_register_8:counter|               ; 16 (0)              ; 17 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|shift_register_8:counter                                                                           ; shift_register_8             ; work         ;
;                |dflipflop:din|                       ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|shift_register_8:counter|dflipflop:din                                                             ; dflipflop                    ; work         ;
;                |dflipflop:dout|                      ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|shift_register_8:counter|dflipflop:dout                                                            ; dflipflop                    ; work         ;
;                |dflipflop:loop1[10].d1|              ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|shift_register_8:counter|dflipflop:loop1[10].d1                                                    ; dflipflop                    ; work         ;
;                |dflipflop:loop1[11].d1|              ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|shift_register_8:counter|dflipflop:loop1[11].d1                                                    ; dflipflop                    ; work         ;
;                |dflipflop:loop1[12].d1|              ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|shift_register_8:counter|dflipflop:loop1[12].d1                                                    ; dflipflop                    ; work         ;
;                |dflipflop:loop1[13].d1|              ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|shift_register_8:counter|dflipflop:loop1[13].d1                                                    ; dflipflop                    ; work         ;
;                |dflipflop:loop1[14].d1|              ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|shift_register_8:counter|dflipflop:loop1[14].d1                                                    ; dflipflop                    ; work         ;
;                |dflipflop:loop1[15].d1|              ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|shift_register_8:counter|dflipflop:loop1[15].d1                                                    ; dflipflop                    ; work         ;
;                |dflipflop:loop1[1].d1|               ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|shift_register_8:counter|dflipflop:loop1[1].d1                                                     ; dflipflop                    ; work         ;
;                |dflipflop:loop1[2].d1|               ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|shift_register_8:counter|dflipflop:loop1[2].d1                                                     ; dflipflop                    ; work         ;
;                |dflipflop:loop1[3].d1|               ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|shift_register_8:counter|dflipflop:loop1[3].d1                                                     ; dflipflop                    ; work         ;
;                |dflipflop:loop1[4].d1|               ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|shift_register_8:counter|dflipflop:loop1[4].d1                                                     ; dflipflop                    ; work         ;
;                |dflipflop:loop1[5].d1|               ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|shift_register_8:counter|dflipflop:loop1[5].d1                                                     ; dflipflop                    ; work         ;
;                |dflipflop:loop1[6].d1|               ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|shift_register_8:counter|dflipflop:loop1[6].d1                                                     ; dflipflop                    ; work         ;
;                |dflipflop:loop1[7].d1|               ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|shift_register_8:counter|dflipflop:loop1[7].d1                                                     ; dflipflop                    ; work         ;
;                |dflipflop:loop1[8].d1|               ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|shift_register_8:counter|dflipflop:loop1[8].d1                                                     ; dflipflop                    ; work         ;
;                |dflipflop:loop1[9].d1|               ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|shift_register_8:counter|dflipflop:loop1[9].d1                                                     ; dflipflop                    ; work         ;
;          |mux_21_all_1bit:data_exception_mux|        ; 15 (15)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mux_21_all_1bit:data_exception_mux                                                                         ; mux_21_all_1bit              ; work         ;
;          |mux_21_all_1bit:resultRDY_mux|             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|mux_21_all_1bit:resultRDY_mux                                                                              ; mux_21_all_1bit              ; work         ;
;          |register:reg_a|                            ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|register:reg_a                                                                                             ; register                     ; work         ;
;             |dffe_ref:d0|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|register:reg_a|dffe_ref:d0                                                                                 ; dffe_ref                     ; work         ;
;             |dffe_ref:d10|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|register:reg_a|dffe_ref:d10                                                                                ; dffe_ref                     ; work         ;
;             |dffe_ref:d11|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|register:reg_a|dffe_ref:d11                                                                                ; dffe_ref                     ; work         ;
;             |dffe_ref:d12|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|register:reg_a|dffe_ref:d12                                                                                ; dffe_ref                     ; work         ;
;             |dffe_ref:d13|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|register:reg_a|dffe_ref:d13                                                                                ; dffe_ref                     ; work         ;
;             |dffe_ref:d14|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|register:reg_a|dffe_ref:d14                                                                                ; dffe_ref                     ; work         ;
;             |dffe_ref:d15|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|register:reg_a|dffe_ref:d15                                                                                ; dffe_ref                     ; work         ;
;             |dffe_ref:d16|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|register:reg_a|dffe_ref:d16                                                                                ; dffe_ref                     ; work         ;
;             |dffe_ref:d17|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|register:reg_a|dffe_ref:d17                                                                                ; dffe_ref                     ; work         ;
;             |dffe_ref:d18|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|register:reg_a|dffe_ref:d18                                                                                ; dffe_ref                     ; work         ;
;             |dffe_ref:d19|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|register:reg_a|dffe_ref:d19                                                                                ; dffe_ref                     ; work         ;
;             |dffe_ref:d1|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|register:reg_a|dffe_ref:d1                                                                                 ; dffe_ref                     ; work         ;
;             |dffe_ref:d20|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|register:reg_a|dffe_ref:d20                                                                                ; dffe_ref                     ; work         ;
;             |dffe_ref:d21|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|register:reg_a|dffe_ref:d21                                                                                ; dffe_ref                     ; work         ;
;             |dffe_ref:d22|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|register:reg_a|dffe_ref:d22                                                                                ; dffe_ref                     ; work         ;
;             |dffe_ref:d23|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|register:reg_a|dffe_ref:d23                                                                                ; dffe_ref                     ; work         ;
;             |dffe_ref:d24|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|register:reg_a|dffe_ref:d24                                                                                ; dffe_ref                     ; work         ;
;             |dffe_ref:d25|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|register:reg_a|dffe_ref:d25                                                                                ; dffe_ref                     ; work         ;
;             |dffe_ref:d26|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|register:reg_a|dffe_ref:d26                                                                                ; dffe_ref                     ; work         ;
;             |dffe_ref:d27|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|register:reg_a|dffe_ref:d27                                                                                ; dffe_ref                     ; work         ;
;             |dffe_ref:d28|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|register:reg_a|dffe_ref:d28                                                                                ; dffe_ref                     ; work         ;
;             |dffe_ref:d29|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|register:reg_a|dffe_ref:d29                                                                                ; dffe_ref                     ; work         ;
;             |dffe_ref:d2|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|register:reg_a|dffe_ref:d2                                                                                 ; dffe_ref                     ; work         ;
;             |dffe_ref:d30|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|register:reg_a|dffe_ref:d30                                                                                ; dffe_ref                     ; work         ;
;             |dffe_ref:d31|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|register:reg_a|dffe_ref:d31                                                                                ; dffe_ref                     ; work         ;
;             |dffe_ref:d3|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|register:reg_a|dffe_ref:d3                                                                                 ; dffe_ref                     ; work         ;
;             |dffe_ref:d4|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|register:reg_a|dffe_ref:d4                                                                                 ; dffe_ref                     ; work         ;
;             |dffe_ref:d5|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|register:reg_a|dffe_ref:d5                                                                                 ; dffe_ref                     ; work         ;
;             |dffe_ref:d6|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|register:reg_a|dffe_ref:d6                                                                                 ; dffe_ref                     ; work         ;
;             |dffe_ref:d7|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|register:reg_a|dffe_ref:d7                                                                                 ; dffe_ref                     ; work         ;
;             |dffe_ref:d8|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|register:reg_a|dffe_ref:d8                                                                                 ; dffe_ref                     ; work         ;
;             |dffe_ref:d9|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|register:reg_a|dffe_ref:d9                                                                                 ; dffe_ref                     ; work         ;
;          |register:reg_b|                            ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|register:reg_b                                                                                             ; register                     ; work         ;
;             |dffe_ref:d0|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|register:reg_b|dffe_ref:d0                                                                                 ; dffe_ref                     ; work         ;
;             |dffe_ref:d10|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|register:reg_b|dffe_ref:d10                                                                                ; dffe_ref                     ; work         ;
;             |dffe_ref:d11|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|register:reg_b|dffe_ref:d11                                                                                ; dffe_ref                     ; work         ;
;             |dffe_ref:d12|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|register:reg_b|dffe_ref:d12                                                                                ; dffe_ref                     ; work         ;
;             |dffe_ref:d13|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|register:reg_b|dffe_ref:d13                                                                                ; dffe_ref                     ; work         ;
;             |dffe_ref:d14|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|register:reg_b|dffe_ref:d14                                                                                ; dffe_ref                     ; work         ;
;             |dffe_ref:d15|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|register:reg_b|dffe_ref:d15                                                                                ; dffe_ref                     ; work         ;
;             |dffe_ref:d16|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|register:reg_b|dffe_ref:d16                                                                                ; dffe_ref                     ; work         ;
;             |dffe_ref:d17|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|register:reg_b|dffe_ref:d17                                                                                ; dffe_ref                     ; work         ;
;             |dffe_ref:d18|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|register:reg_b|dffe_ref:d18                                                                                ; dffe_ref                     ; work         ;
;             |dffe_ref:d19|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|register:reg_b|dffe_ref:d19                                                                                ; dffe_ref                     ; work         ;
;             |dffe_ref:d1|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|register:reg_b|dffe_ref:d1                                                                                 ; dffe_ref                     ; work         ;
;             |dffe_ref:d20|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|register:reg_b|dffe_ref:d20                                                                                ; dffe_ref                     ; work         ;
;             |dffe_ref:d21|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|register:reg_b|dffe_ref:d21                                                                                ; dffe_ref                     ; work         ;
;             |dffe_ref:d22|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|register:reg_b|dffe_ref:d22                                                                                ; dffe_ref                     ; work         ;
;             |dffe_ref:d23|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|register:reg_b|dffe_ref:d23                                                                                ; dffe_ref                     ; work         ;
;             |dffe_ref:d24|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|register:reg_b|dffe_ref:d24                                                                                ; dffe_ref                     ; work         ;
;             |dffe_ref:d25|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|register:reg_b|dffe_ref:d25                                                                                ; dffe_ref                     ; work         ;
;             |dffe_ref:d26|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|register:reg_b|dffe_ref:d26                                                                                ; dffe_ref                     ; work         ;
;             |dffe_ref:d27|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|register:reg_b|dffe_ref:d27                                                                                ; dffe_ref                     ; work         ;
;             |dffe_ref:d28|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|register:reg_b|dffe_ref:d28                                                                                ; dffe_ref                     ; work         ;
;             |dffe_ref:d29|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|register:reg_b|dffe_ref:d29                                                                                ; dffe_ref                     ; work         ;
;             |dffe_ref:d2|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|register:reg_b|dffe_ref:d2                                                                                 ; dffe_ref                     ; work         ;
;             |dffe_ref:d30|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|register:reg_b|dffe_ref:d30                                                                                ; dffe_ref                     ; work         ;
;             |dffe_ref:d31|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|register:reg_b|dffe_ref:d31                                                                                ; dffe_ref                     ; work         ;
;             |dffe_ref:d3|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|register:reg_b|dffe_ref:d3                                                                                 ; dffe_ref                     ; work         ;
;             |dffe_ref:d4|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|register:reg_b|dffe_ref:d4                                                                                 ; dffe_ref                     ; work         ;
;             |dffe_ref:d5|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|register:reg_b|dffe_ref:d5                                                                                 ; dffe_ref                     ; work         ;
;             |dffe_ref:d6|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|register:reg_b|dffe_ref:d6                                                                                 ; dffe_ref                     ; work         ;
;             |dffe_ref:d7|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|register:reg_b|dffe_ref:d7                                                                                 ; dffe_ref                     ; work         ;
;             |dffe_ref:d8|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|register:reg_b|dffe_ref:d8                                                                                 ; dffe_ref                     ; work         ;
;             |dffe_ref:d9|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|multdiv:md1|register:reg_b|dffe_ref:d9                                                                                 ; dffe_ref                     ; work         ;
;       |mux_4_1:b_in_x_mux|                           ; 32 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|mux_4_1:b_in_x_mux                                                                                                     ; mux_4_1                      ; work         ;
;          |mux_2_1:m3|                                ; 32 (32)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|mux_4_1:b_in_x_mux|mux_2_1:m3                                                                                          ; mux_2_1                      ; work         ;
;       |mux_4_1:mux_alu_1|                            ; 10 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|mux_4_1:mux_alu_1                                                                                                      ; mux_4_1                      ; work         ;
;          |mux_2_1:m3|                                ; 10 (10)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|mux_4_1:mux_alu_1|mux_2_1:m3                                                                                           ; mux_2_1                      ; work         ;
;       |mux_4_1:mux_alu_input_1|                      ; 91 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|mux_4_1:mux_alu_input_1                                                                                                ; mux_4_1                      ; work         ;
;          |mux_2_1:m3|                                ; 91 (91)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|mux_4_1:mux_alu_input_1|mux_2_1:m3                                                                                     ; mux_2_1                      ; work         ;
;       |mux_4_1:mux_alu_input_2|                      ; 95 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|mux_4_1:mux_alu_input_2                                                                                                ; mux_4_1                      ; work         ;
;          |mux_2_1:m3|                                ; 95 (95)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|mux_4_1:mux_alu_input_2|mux_2_1:m3                                                                                     ; mux_2_1                      ; work         ;
;       |mux_4_1:mux_data_write|                       ; 59 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|mux_4_1:mux_data_write                                                                                                 ; mux_4_1                      ; work         ;
;          |mux_2_1:m3|                                ; 59 (59)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|mux_4_1:mux_data_write|mux_2_1:m3                                                                                      ; mux_2_1                      ; work         ;
;       |snake_register:sr1|                           ; 29 (29)             ; 234 (0)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1                                                                                                     ; snake_register               ; work         ;
;          |register:snake_reg_apple1|                 ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_apple1                                                                           ; register                     ; work         ;
;             |dffe_ref:d0|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_apple1|dffe_ref:d0                                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d10|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_apple1|dffe_ref:d10                                                              ; dffe_ref                     ; work         ;
;             |dffe_ref:d11|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_apple1|dffe_ref:d11                                                              ; dffe_ref                     ; work         ;
;             |dffe_ref:d12|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_apple1|dffe_ref:d12                                                              ; dffe_ref                     ; work         ;
;             |dffe_ref:d13|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_apple1|dffe_ref:d13                                                              ; dffe_ref                     ; work         ;
;             |dffe_ref:d14|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_apple1|dffe_ref:d14                                                              ; dffe_ref                     ; work         ;
;             |dffe_ref:d15|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_apple1|dffe_ref:d15                                                              ; dffe_ref                     ; work         ;
;             |dffe_ref:d16|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_apple1|dffe_ref:d16                                                              ; dffe_ref                     ; work         ;
;             |dffe_ref:d17|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_apple1|dffe_ref:d17                                                              ; dffe_ref                     ; work         ;
;             |dffe_ref:d18|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_apple1|dffe_ref:d18                                                              ; dffe_ref                     ; work         ;
;             |dffe_ref:d19|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_apple1|dffe_ref:d19                                                              ; dffe_ref                     ; work         ;
;             |dffe_ref:d1|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_apple1|dffe_ref:d1                                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d20|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_apple1|dffe_ref:d20                                                              ; dffe_ref                     ; work         ;
;             |dffe_ref:d21|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_apple1|dffe_ref:d21                                                              ; dffe_ref                     ; work         ;
;             |dffe_ref:d22|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_apple1|dffe_ref:d22                                                              ; dffe_ref                     ; work         ;
;             |dffe_ref:d23|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_apple1|dffe_ref:d23                                                              ; dffe_ref                     ; work         ;
;             |dffe_ref:d24|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_apple1|dffe_ref:d24                                                              ; dffe_ref                     ; work         ;
;             |dffe_ref:d25|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_apple1|dffe_ref:d25                                                              ; dffe_ref                     ; work         ;
;             |dffe_ref:d26|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_apple1|dffe_ref:d26                                                              ; dffe_ref                     ; work         ;
;             |dffe_ref:d27|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_apple1|dffe_ref:d27                                                              ; dffe_ref                     ; work         ;
;             |dffe_ref:d28|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_apple1|dffe_ref:d28                                                              ; dffe_ref                     ; work         ;
;             |dffe_ref:d29|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_apple1|dffe_ref:d29                                                              ; dffe_ref                     ; work         ;
;             |dffe_ref:d2|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_apple1|dffe_ref:d2                                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d30|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_apple1|dffe_ref:d30                                                              ; dffe_ref                     ; work         ;
;             |dffe_ref:d31|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_apple1|dffe_ref:d31                                                              ; dffe_ref                     ; work         ;
;             |dffe_ref:d3|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_apple1|dffe_ref:d3                                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d4|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_apple1|dffe_ref:d4                                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d5|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_apple1|dffe_ref:d5                                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d6|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_apple1|dffe_ref:d6                                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d7|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_apple1|dffe_ref:d7                                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d8|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_apple1|dffe_ref:d8                                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d9|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_apple1|dffe_ref:d9                                                               ; dffe_ref                     ; work         ;
;          |register:snake_reg_head1position|          ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_head1position                                                                    ; register                     ; work         ;
;             |dffe_ref:d0|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_head1position|dffe_ref:d0                                                        ; dffe_ref                     ; work         ;
;             |dffe_ref:d10|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_head1position|dffe_ref:d10                                                       ; dffe_ref                     ; work         ;
;             |dffe_ref:d11|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_head1position|dffe_ref:d11                                                       ; dffe_ref                     ; work         ;
;             |dffe_ref:d12|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_head1position|dffe_ref:d12                                                       ; dffe_ref                     ; work         ;
;             |dffe_ref:d13|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_head1position|dffe_ref:d13                                                       ; dffe_ref                     ; work         ;
;             |dffe_ref:d14|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_head1position|dffe_ref:d14                                                       ; dffe_ref                     ; work         ;
;             |dffe_ref:d15|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_head1position|dffe_ref:d15                                                       ; dffe_ref                     ; work         ;
;             |dffe_ref:d16|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_head1position|dffe_ref:d16                                                       ; dffe_ref                     ; work         ;
;             |dffe_ref:d17|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_head1position|dffe_ref:d17                                                       ; dffe_ref                     ; work         ;
;             |dffe_ref:d18|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_head1position|dffe_ref:d18                                                       ; dffe_ref                     ; work         ;
;             |dffe_ref:d19|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_head1position|dffe_ref:d19                                                       ; dffe_ref                     ; work         ;
;             |dffe_ref:d1|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_head1position|dffe_ref:d1                                                        ; dffe_ref                     ; work         ;
;             |dffe_ref:d20|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_head1position|dffe_ref:d20                                                       ; dffe_ref                     ; work         ;
;             |dffe_ref:d21|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_head1position|dffe_ref:d21                                                       ; dffe_ref                     ; work         ;
;             |dffe_ref:d22|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_head1position|dffe_ref:d22                                                       ; dffe_ref                     ; work         ;
;             |dffe_ref:d23|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_head1position|dffe_ref:d23                                                       ; dffe_ref                     ; work         ;
;             |dffe_ref:d24|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_head1position|dffe_ref:d24                                                       ; dffe_ref                     ; work         ;
;             |dffe_ref:d25|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_head1position|dffe_ref:d25                                                       ; dffe_ref                     ; work         ;
;             |dffe_ref:d26|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_head1position|dffe_ref:d26                                                       ; dffe_ref                     ; work         ;
;             |dffe_ref:d27|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_head1position|dffe_ref:d27                                                       ; dffe_ref                     ; work         ;
;             |dffe_ref:d28|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_head1position|dffe_ref:d28                                                       ; dffe_ref                     ; work         ;
;             |dffe_ref:d29|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_head1position|dffe_ref:d29                                                       ; dffe_ref                     ; work         ;
;             |dffe_ref:d2|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_head1position|dffe_ref:d2                                                        ; dffe_ref                     ; work         ;
;             |dffe_ref:d30|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_head1position|dffe_ref:d30                                                       ; dffe_ref                     ; work         ;
;             |dffe_ref:d31|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_head1position|dffe_ref:d31                                                       ; dffe_ref                     ; work         ;
;             |dffe_ref:d3|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_head1position|dffe_ref:d3                                                        ; dffe_ref                     ; work         ;
;             |dffe_ref:d4|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_head1position|dffe_ref:d4                                                        ; dffe_ref                     ; work         ;
;             |dffe_ref:d5|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_head1position|dffe_ref:d5                                                        ; dffe_ref                     ; work         ;
;             |dffe_ref:d6|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_head1position|dffe_ref:d6                                                        ; dffe_ref                     ; work         ;
;             |dffe_ref:d7|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_head1position|dffe_ref:d7                                                        ; dffe_ref                     ; work         ;
;             |dffe_ref:d8|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_head1position|dffe_ref:d8                                                        ; dffe_ref                     ; work         ;
;             |dffe_ref:d9|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_head1position|dffe_ref:d9                                                        ; dffe_ref                     ; work         ;
;          |register:snake_reg_heartsTimer|            ; 0 (0)               ; 28 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_heartsTimer                                                                      ; register                     ; work         ;
;             |dffe_ref:d0|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_heartsTimer|dffe_ref:d0                                                          ; dffe_ref                     ; work         ;
;             |dffe_ref:d10|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_heartsTimer|dffe_ref:d10                                                         ; dffe_ref                     ; work         ;
;             |dffe_ref:d11|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_heartsTimer|dffe_ref:d11                                                         ; dffe_ref                     ; work         ;
;             |dffe_ref:d12|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_heartsTimer|dffe_ref:d12                                                         ; dffe_ref                     ; work         ;
;             |dffe_ref:d13|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_heartsTimer|dffe_ref:d13                                                         ; dffe_ref                     ; work         ;
;             |dffe_ref:d14|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_heartsTimer|dffe_ref:d14                                                         ; dffe_ref                     ; work         ;
;             |dffe_ref:d15|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_heartsTimer|dffe_ref:d15                                                         ; dffe_ref                     ; work         ;
;             |dffe_ref:d16|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_heartsTimer|dffe_ref:d16                                                         ; dffe_ref                     ; work         ;
;             |dffe_ref:d17|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_heartsTimer|dffe_ref:d17                                                         ; dffe_ref                     ; work         ;
;             |dffe_ref:d18|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_heartsTimer|dffe_ref:d18                                                         ; dffe_ref                     ; work         ;
;             |dffe_ref:d19|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_heartsTimer|dffe_ref:d19                                                         ; dffe_ref                     ; work         ;
;             |dffe_ref:d1|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_heartsTimer|dffe_ref:d1                                                          ; dffe_ref                     ; work         ;
;             |dffe_ref:d20|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_heartsTimer|dffe_ref:d20                                                         ; dffe_ref                     ; work         ;
;             |dffe_ref:d21|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_heartsTimer|dffe_ref:d21                                                         ; dffe_ref                     ; work         ;
;             |dffe_ref:d22|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_heartsTimer|dffe_ref:d22                                                         ; dffe_ref                     ; work         ;
;             |dffe_ref:d23|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_heartsTimer|dffe_ref:d23                                                         ; dffe_ref                     ; work         ;
;             |dffe_ref:d24|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_heartsTimer|dffe_ref:d24                                                         ; dffe_ref                     ; work         ;
;             |dffe_ref:d25|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_heartsTimer|dffe_ref:d25                                                         ; dffe_ref                     ; work         ;
;             |dffe_ref:d26|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_heartsTimer|dffe_ref:d26                                                         ; dffe_ref                     ; work         ;
;             |dffe_ref:d27|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_heartsTimer|dffe_ref:d27                                                         ; dffe_ref                     ; work         ;
;             |dffe_ref:d2|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_heartsTimer|dffe_ref:d2                                                          ; dffe_ref                     ; work         ;
;             |dffe_ref:d3|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_heartsTimer|dffe_ref:d3                                                          ; dffe_ref                     ; work         ;
;             |dffe_ref:d4|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_heartsTimer|dffe_ref:d4                                                          ; dffe_ref                     ; work         ;
;             |dffe_ref:d5|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_heartsTimer|dffe_ref:d5                                                          ; dffe_ref                     ; work         ;
;             |dffe_ref:d6|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_heartsTimer|dffe_ref:d6                                                          ; dffe_ref                     ; work         ;
;             |dffe_ref:d7|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_heartsTimer|dffe_ref:d7                                                          ; dffe_ref                     ; work         ;
;             |dffe_ref:d8|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_heartsTimer|dffe_ref:d8                                                          ; dffe_ref                     ; work         ;
;             |dffe_ref:d9|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_heartsTimer|dffe_ref:d9                                                          ; dffe_ref                     ; work         ;
;          |register:snake_reg_stage|                  ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_stage                                                                            ; register                     ; work         ;
;             |dffe_ref:d0|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_stage|dffe_ref:d0                                                                ; dffe_ref                     ; work         ;
;             |dffe_ref:d10|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_stage|dffe_ref:d10                                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d11|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_stage|dffe_ref:d11                                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d12|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_stage|dffe_ref:d12                                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d13|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_stage|dffe_ref:d13                                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d14|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_stage|dffe_ref:d14                                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d15|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_stage|dffe_ref:d15                                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d16|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_stage|dffe_ref:d16                                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d17|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_stage|dffe_ref:d17                                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d18|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_stage|dffe_ref:d18                                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d19|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_stage|dffe_ref:d19                                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d1|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_stage|dffe_ref:d1                                                                ; dffe_ref                     ; work         ;
;             |dffe_ref:d20|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_stage|dffe_ref:d20                                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d21|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_stage|dffe_ref:d21                                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d22|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_stage|dffe_ref:d22                                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d23|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_stage|dffe_ref:d23                                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d24|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_stage|dffe_ref:d24                                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d25|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_stage|dffe_ref:d25                                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d26|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_stage|dffe_ref:d26                                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d27|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_stage|dffe_ref:d27                                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d28|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_stage|dffe_ref:d28                                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d29|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_stage|dffe_ref:d29                                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d2|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_stage|dffe_ref:d2                                                                ; dffe_ref                     ; work         ;
;             |dffe_ref:d30|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_stage|dffe_ref:d30                                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d31|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_stage|dffe_ref:d31                                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d3|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_stage|dffe_ref:d3                                                                ; dffe_ref                     ; work         ;
;             |dffe_ref:d4|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_stage|dffe_ref:d4                                                                ; dffe_ref                     ; work         ;
;             |dffe_ref:d5|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_stage|dffe_ref:d5                                                                ; dffe_ref                     ; work         ;
;             |dffe_ref:d6|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_stage|dffe_ref:d6                                                                ; dffe_ref                     ; work         ;
;             |dffe_ref:d7|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_stage|dffe_ref:d7                                                                ; dffe_ref                     ; work         ;
;             |dffe_ref:d8|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_stage|dffe_ref:d8                                                                ; dffe_ref                     ; work         ;
;             |dffe_ref:d9|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register:snake_reg_stage|dffe_ref:d9                                                                ; dffe_ref                     ; work         ;
;          |register_11:loop1[110].snakePosition_reg1| ; 0 (0)               ; 11 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[110].snakePosition_reg1                                                           ; register_11                  ; work         ;
;             |dffe_ref:d0|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[110].snakePosition_reg1|dffe_ref:d0                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d10|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[110].snakePosition_reg1|dffe_ref:d10                                              ; dffe_ref                     ; work         ;
;             |dffe_ref:d1|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[110].snakePosition_reg1|dffe_ref:d1                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d2|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[110].snakePosition_reg1|dffe_ref:d2                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d3|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[110].snakePosition_reg1|dffe_ref:d3                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d4|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[110].snakePosition_reg1|dffe_ref:d4                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d5|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[110].snakePosition_reg1|dffe_ref:d5                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d6|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[110].snakePosition_reg1|dffe_ref:d6                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d7|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[110].snakePosition_reg1|dffe_ref:d7                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d8|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[110].snakePosition_reg1|dffe_ref:d8                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d9|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[110].snakePosition_reg1|dffe_ref:d9                                               ; dffe_ref                     ; work         ;
;          |register_11:loop1[111].snakePosition_reg1| ; 0 (0)               ; 11 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[111].snakePosition_reg1                                                           ; register_11                  ; work         ;
;             |dffe_ref:d0|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[111].snakePosition_reg1|dffe_ref:d0                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d10|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[111].snakePosition_reg1|dffe_ref:d10                                              ; dffe_ref                     ; work         ;
;             |dffe_ref:d1|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[111].snakePosition_reg1|dffe_ref:d1                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d2|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[111].snakePosition_reg1|dffe_ref:d2                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d3|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[111].snakePosition_reg1|dffe_ref:d3                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d4|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[111].snakePosition_reg1|dffe_ref:d4                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d5|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[111].snakePosition_reg1|dffe_ref:d5                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d6|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[111].snakePosition_reg1|dffe_ref:d6                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d7|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[111].snakePosition_reg1|dffe_ref:d7                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d8|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[111].snakePosition_reg1|dffe_ref:d8                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d9|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[111].snakePosition_reg1|dffe_ref:d9                                               ; dffe_ref                     ; work         ;
;          |register_11:loop1[112].snakePosition_reg1| ; 0 (0)               ; 11 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[112].snakePosition_reg1                                                           ; register_11                  ; work         ;
;             |dffe_ref:d0|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[112].snakePosition_reg1|dffe_ref:d0                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d10|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[112].snakePosition_reg1|dffe_ref:d10                                              ; dffe_ref                     ; work         ;
;             |dffe_ref:d1|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[112].snakePosition_reg1|dffe_ref:d1                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d2|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[112].snakePosition_reg1|dffe_ref:d2                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d3|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[112].snakePosition_reg1|dffe_ref:d3                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d4|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[112].snakePosition_reg1|dffe_ref:d4                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d5|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[112].snakePosition_reg1|dffe_ref:d5                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d6|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[112].snakePosition_reg1|dffe_ref:d6                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d7|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[112].snakePosition_reg1|dffe_ref:d7                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d8|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[112].snakePosition_reg1|dffe_ref:d8                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d9|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[112].snakePosition_reg1|dffe_ref:d9                                               ; dffe_ref                     ; work         ;
;          |register_11:loop1[113].snakePosition_reg1| ; 0 (0)               ; 11 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[113].snakePosition_reg1                                                           ; register_11                  ; work         ;
;             |dffe_ref:d0|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[113].snakePosition_reg1|dffe_ref:d0                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d10|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[113].snakePosition_reg1|dffe_ref:d10                                              ; dffe_ref                     ; work         ;
;             |dffe_ref:d1|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[113].snakePosition_reg1|dffe_ref:d1                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d2|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[113].snakePosition_reg1|dffe_ref:d2                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d3|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[113].snakePosition_reg1|dffe_ref:d3                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d4|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[113].snakePosition_reg1|dffe_ref:d4                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d5|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[113].snakePosition_reg1|dffe_ref:d5                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d6|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[113].snakePosition_reg1|dffe_ref:d6                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d7|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[113].snakePosition_reg1|dffe_ref:d7                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d8|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[113].snakePosition_reg1|dffe_ref:d8                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d9|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[113].snakePosition_reg1|dffe_ref:d9                                               ; dffe_ref                     ; work         ;
;          |register_11:loop1[114].snakePosition_reg1| ; 0 (0)               ; 11 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[114].snakePosition_reg1                                                           ; register_11                  ; work         ;
;             |dffe_ref:d0|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[114].snakePosition_reg1|dffe_ref:d0                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d10|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[114].snakePosition_reg1|dffe_ref:d10                                              ; dffe_ref                     ; work         ;
;             |dffe_ref:d1|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[114].snakePosition_reg1|dffe_ref:d1                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d2|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[114].snakePosition_reg1|dffe_ref:d2                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d3|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[114].snakePosition_reg1|dffe_ref:d3                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d4|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[114].snakePosition_reg1|dffe_ref:d4                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d5|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[114].snakePosition_reg1|dffe_ref:d5                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d6|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[114].snakePosition_reg1|dffe_ref:d6                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d7|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[114].snakePosition_reg1|dffe_ref:d7                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d8|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[114].snakePosition_reg1|dffe_ref:d8                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d9|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[114].snakePosition_reg1|dffe_ref:d9                                               ; dffe_ref                     ; work         ;
;          |register_11:loop1[115].snakePosition_reg1| ; 0 (0)               ; 11 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[115].snakePosition_reg1                                                           ; register_11                  ; work         ;
;             |dffe_ref:d0|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[115].snakePosition_reg1|dffe_ref:d0                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d10|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[115].snakePosition_reg1|dffe_ref:d10                                              ; dffe_ref                     ; work         ;
;             |dffe_ref:d1|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[115].snakePosition_reg1|dffe_ref:d1                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d2|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[115].snakePosition_reg1|dffe_ref:d2                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d3|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[115].snakePosition_reg1|dffe_ref:d3                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d4|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[115].snakePosition_reg1|dffe_ref:d4                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d5|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[115].snakePosition_reg1|dffe_ref:d5                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d6|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[115].snakePosition_reg1|dffe_ref:d6                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d7|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[115].snakePosition_reg1|dffe_ref:d7                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d8|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[115].snakePosition_reg1|dffe_ref:d8                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d9|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[115].snakePosition_reg1|dffe_ref:d9                                               ; dffe_ref                     ; work         ;
;          |register_11:loop1[116].snakePosition_reg1| ; 0 (0)               ; 11 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[116].snakePosition_reg1                                                           ; register_11                  ; work         ;
;             |dffe_ref:d0|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[116].snakePosition_reg1|dffe_ref:d0                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d10|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[116].snakePosition_reg1|dffe_ref:d10                                              ; dffe_ref                     ; work         ;
;             |dffe_ref:d1|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[116].snakePosition_reg1|dffe_ref:d1                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d2|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[116].snakePosition_reg1|dffe_ref:d2                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d3|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[116].snakePosition_reg1|dffe_ref:d3                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d4|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[116].snakePosition_reg1|dffe_ref:d4                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d5|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[116].snakePosition_reg1|dffe_ref:d5                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d6|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[116].snakePosition_reg1|dffe_ref:d6                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d7|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[116].snakePosition_reg1|dffe_ref:d7                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d8|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[116].snakePosition_reg1|dffe_ref:d8                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d9|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[116].snakePosition_reg1|dffe_ref:d9                                               ; dffe_ref                     ; work         ;
;          |register_11:loop1[117].snakePosition_reg1| ; 0 (0)               ; 11 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[117].snakePosition_reg1                                                           ; register_11                  ; work         ;
;             |dffe_ref:d0|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[117].snakePosition_reg1|dffe_ref:d0                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d10|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[117].snakePosition_reg1|dffe_ref:d10                                              ; dffe_ref                     ; work         ;
;             |dffe_ref:d1|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[117].snakePosition_reg1|dffe_ref:d1                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d2|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[117].snakePosition_reg1|dffe_ref:d2                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d3|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[117].snakePosition_reg1|dffe_ref:d3                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d4|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[117].snakePosition_reg1|dffe_ref:d4                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d5|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[117].snakePosition_reg1|dffe_ref:d5                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d6|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[117].snakePosition_reg1|dffe_ref:d6                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d7|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[117].snakePosition_reg1|dffe_ref:d7                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d8|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[117].snakePosition_reg1|dffe_ref:d8                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d9|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[117].snakePosition_reg1|dffe_ref:d9                                               ; dffe_ref                     ; work         ;
;          |register_11:loop1[118].snakePosition_reg1| ; 0 (0)               ; 11 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[118].snakePosition_reg1                                                           ; register_11                  ; work         ;
;             |dffe_ref:d0|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[118].snakePosition_reg1|dffe_ref:d0                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d10|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[118].snakePosition_reg1|dffe_ref:d10                                              ; dffe_ref                     ; work         ;
;             |dffe_ref:d1|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[118].snakePosition_reg1|dffe_ref:d1                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d2|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[118].snakePosition_reg1|dffe_ref:d2                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d3|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[118].snakePosition_reg1|dffe_ref:d3                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d4|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[118].snakePosition_reg1|dffe_ref:d4                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d5|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[118].snakePosition_reg1|dffe_ref:d5                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d6|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[118].snakePosition_reg1|dffe_ref:d6                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d7|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[118].snakePosition_reg1|dffe_ref:d7                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d8|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[118].snakePosition_reg1|dffe_ref:d8                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d9|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[118].snakePosition_reg1|dffe_ref:d9                                               ; dffe_ref                     ; work         ;
;          |register_11:loop1[119].snakePosition_reg1| ; 0 (0)               ; 11 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[119].snakePosition_reg1                                                           ; register_11                  ; work         ;
;             |dffe_ref:d0|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[119].snakePosition_reg1|dffe_ref:d0                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d10|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[119].snakePosition_reg1|dffe_ref:d10                                              ; dffe_ref                     ; work         ;
;             |dffe_ref:d1|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[119].snakePosition_reg1|dffe_ref:d1                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d2|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[119].snakePosition_reg1|dffe_ref:d2                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d3|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[119].snakePosition_reg1|dffe_ref:d3                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d4|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[119].snakePosition_reg1|dffe_ref:d4                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d5|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[119].snakePosition_reg1|dffe_ref:d5                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d6|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[119].snakePosition_reg1|dffe_ref:d6                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d7|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[119].snakePosition_reg1|dffe_ref:d7                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d8|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[119].snakePosition_reg1|dffe_ref:d8                                               ; dffe_ref                     ; work         ;
;             |dffe_ref:d9|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|snake_register:sr1|register_11:loop1[119].snakePosition_reg1|dffe_ref:d9                                               ; dffe_ref                     ; work         ;
;    |regfile:my_regfile|                              ; 38 (0)              ; 941 (0)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile                                                                                                                            ; regfile                      ; work         ;
;       |decoder:dcW|                                  ; 33 (33)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|decoder:dcW                                                                                                                ; decoder                      ; work         ;
;       |register:gen1[10].r1|                         ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[10].r1                                                                                                       ; register                     ; work         ;
;          |dffe_ref:d0|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[10].r1|dffe_ref:d0                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d10|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[10].r1|dffe_ref:d10                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d11|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[10].r1|dffe_ref:d11                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d12|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[10].r1|dffe_ref:d12                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d13|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[10].r1|dffe_ref:d13                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d14|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[10].r1|dffe_ref:d14                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d15|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[10].r1|dffe_ref:d15                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d16|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[10].r1|dffe_ref:d16                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d17|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[10].r1|dffe_ref:d17                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d18|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[10].r1|dffe_ref:d18                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d19|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[10].r1|dffe_ref:d19                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d1|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[10].r1|dffe_ref:d1                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d20|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[10].r1|dffe_ref:d20                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d21|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[10].r1|dffe_ref:d21                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d22|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[10].r1|dffe_ref:d22                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d23|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[10].r1|dffe_ref:d23                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d24|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[10].r1|dffe_ref:d24                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d25|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[10].r1|dffe_ref:d25                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d26|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[10].r1|dffe_ref:d26                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d27|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[10].r1|dffe_ref:d27                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d28|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[10].r1|dffe_ref:d28                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d29|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[10].r1|dffe_ref:d29                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d2|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[10].r1|dffe_ref:d2                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d30|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[10].r1|dffe_ref:d30                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d31|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[10].r1|dffe_ref:d31                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d3|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[10].r1|dffe_ref:d3                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d4|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[10].r1|dffe_ref:d4                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d5|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[10].r1|dffe_ref:d5                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d6|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[10].r1|dffe_ref:d6                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d7|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[10].r1|dffe_ref:d7                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d8|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[10].r1|dffe_ref:d8                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d9|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[10].r1|dffe_ref:d9                                                                                           ; dffe_ref                     ; work         ;
;       |register:gen1[11].r1|                         ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[11].r1                                                                                                       ; register                     ; work         ;
;          |dffe_ref:d0|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[11].r1|dffe_ref:d0                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d10|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[11].r1|dffe_ref:d10                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d11|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[11].r1|dffe_ref:d11                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d12|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[11].r1|dffe_ref:d12                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d13|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[11].r1|dffe_ref:d13                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d14|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[11].r1|dffe_ref:d14                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d15|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[11].r1|dffe_ref:d15                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d16|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[11].r1|dffe_ref:d16                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d17|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[11].r1|dffe_ref:d17                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d18|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[11].r1|dffe_ref:d18                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d19|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[11].r1|dffe_ref:d19                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d1|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[11].r1|dffe_ref:d1                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d20|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[11].r1|dffe_ref:d20                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d21|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[11].r1|dffe_ref:d21                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d22|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[11].r1|dffe_ref:d22                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d23|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[11].r1|dffe_ref:d23                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d24|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[11].r1|dffe_ref:d24                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d25|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[11].r1|dffe_ref:d25                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d26|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[11].r1|dffe_ref:d26                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d27|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[11].r1|dffe_ref:d27                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d28|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[11].r1|dffe_ref:d28                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d29|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[11].r1|dffe_ref:d29                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d2|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[11].r1|dffe_ref:d2                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d30|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[11].r1|dffe_ref:d30                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d31|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[11].r1|dffe_ref:d31                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d3|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[11].r1|dffe_ref:d3                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d4|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[11].r1|dffe_ref:d4                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d5|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[11].r1|dffe_ref:d5                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d6|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[11].r1|dffe_ref:d6                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d7|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[11].r1|dffe_ref:d7                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d8|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[11].r1|dffe_ref:d8                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d9|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[11].r1|dffe_ref:d9                                                                                           ; dffe_ref                     ; work         ;
;       |register:gen1[12].r1|                         ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[12].r1                                                                                                       ; register                     ; work         ;
;          |dffe_ref:d0|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[12].r1|dffe_ref:d0                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d10|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[12].r1|dffe_ref:d10                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d11|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[12].r1|dffe_ref:d11                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d12|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[12].r1|dffe_ref:d12                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d13|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[12].r1|dffe_ref:d13                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d14|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[12].r1|dffe_ref:d14                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d15|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[12].r1|dffe_ref:d15                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d16|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[12].r1|dffe_ref:d16                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d17|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[12].r1|dffe_ref:d17                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d18|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[12].r1|dffe_ref:d18                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d19|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[12].r1|dffe_ref:d19                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d1|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[12].r1|dffe_ref:d1                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d20|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[12].r1|dffe_ref:d20                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d21|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[12].r1|dffe_ref:d21                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d22|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[12].r1|dffe_ref:d22                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d23|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[12].r1|dffe_ref:d23                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d24|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[12].r1|dffe_ref:d24                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d25|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[12].r1|dffe_ref:d25                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d26|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[12].r1|dffe_ref:d26                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d27|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[12].r1|dffe_ref:d27                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d28|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[12].r1|dffe_ref:d28                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d29|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[12].r1|dffe_ref:d29                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d2|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[12].r1|dffe_ref:d2                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d30|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[12].r1|dffe_ref:d30                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d31|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[12].r1|dffe_ref:d31                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d3|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[12].r1|dffe_ref:d3                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d4|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[12].r1|dffe_ref:d4                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d5|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[12].r1|dffe_ref:d5                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d6|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[12].r1|dffe_ref:d6                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d7|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[12].r1|dffe_ref:d7                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d8|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[12].r1|dffe_ref:d8                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d9|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[12].r1|dffe_ref:d9                                                                                           ; dffe_ref                     ; work         ;
;       |register:gen1[13].r1|                         ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[13].r1                                                                                                       ; register                     ; work         ;
;          |dffe_ref:d0|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[13].r1|dffe_ref:d0                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d10|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[13].r1|dffe_ref:d10                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d11|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[13].r1|dffe_ref:d11                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d12|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[13].r1|dffe_ref:d12                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d13|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[13].r1|dffe_ref:d13                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d14|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[13].r1|dffe_ref:d14                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d15|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[13].r1|dffe_ref:d15                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d16|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[13].r1|dffe_ref:d16                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d17|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[13].r1|dffe_ref:d17                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d18|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[13].r1|dffe_ref:d18                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d19|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[13].r1|dffe_ref:d19                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d1|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[13].r1|dffe_ref:d1                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d20|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[13].r1|dffe_ref:d20                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d21|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[13].r1|dffe_ref:d21                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d22|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[13].r1|dffe_ref:d22                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d23|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[13].r1|dffe_ref:d23                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d24|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[13].r1|dffe_ref:d24                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d25|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[13].r1|dffe_ref:d25                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d26|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[13].r1|dffe_ref:d26                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d27|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[13].r1|dffe_ref:d27                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d28|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[13].r1|dffe_ref:d28                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d29|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[13].r1|dffe_ref:d29                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d2|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[13].r1|dffe_ref:d2                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d30|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[13].r1|dffe_ref:d30                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d31|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[13].r1|dffe_ref:d31                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d3|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[13].r1|dffe_ref:d3                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d4|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[13].r1|dffe_ref:d4                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d5|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[13].r1|dffe_ref:d5                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d6|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[13].r1|dffe_ref:d6                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d7|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[13].r1|dffe_ref:d7                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d8|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[13].r1|dffe_ref:d8                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d9|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[13].r1|dffe_ref:d9                                                                                           ; dffe_ref                     ; work         ;
;       |register:gen1[14].r1|                         ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[14].r1                                                                                                       ; register                     ; work         ;
;          |dffe_ref:d0|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[14].r1|dffe_ref:d0                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d10|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[14].r1|dffe_ref:d10                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d11|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[14].r1|dffe_ref:d11                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d12|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[14].r1|dffe_ref:d12                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d13|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[14].r1|dffe_ref:d13                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d14|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[14].r1|dffe_ref:d14                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d15|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[14].r1|dffe_ref:d15                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d16|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[14].r1|dffe_ref:d16                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d17|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[14].r1|dffe_ref:d17                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d18|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[14].r1|dffe_ref:d18                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d19|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[14].r1|dffe_ref:d19                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d1|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[14].r1|dffe_ref:d1                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d20|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[14].r1|dffe_ref:d20                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d21|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[14].r1|dffe_ref:d21                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d22|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[14].r1|dffe_ref:d22                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d23|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[14].r1|dffe_ref:d23                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d24|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[14].r1|dffe_ref:d24                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d25|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[14].r1|dffe_ref:d25                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d26|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[14].r1|dffe_ref:d26                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d27|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[14].r1|dffe_ref:d27                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d28|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[14].r1|dffe_ref:d28                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d29|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[14].r1|dffe_ref:d29                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d2|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[14].r1|dffe_ref:d2                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d30|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[14].r1|dffe_ref:d30                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d31|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[14].r1|dffe_ref:d31                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d3|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[14].r1|dffe_ref:d3                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d4|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[14].r1|dffe_ref:d4                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d5|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[14].r1|dffe_ref:d5                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d6|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[14].r1|dffe_ref:d6                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d7|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[14].r1|dffe_ref:d7                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d8|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[14].r1|dffe_ref:d8                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d9|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[14].r1|dffe_ref:d9                                                                                           ; dffe_ref                     ; work         ;
;       |register:gen1[15].r1|                         ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[15].r1                                                                                                       ; register                     ; work         ;
;          |dffe_ref:d0|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[15].r1|dffe_ref:d0                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d10|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[15].r1|dffe_ref:d10                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d11|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[15].r1|dffe_ref:d11                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d12|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[15].r1|dffe_ref:d12                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d13|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[15].r1|dffe_ref:d13                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d14|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[15].r1|dffe_ref:d14                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d15|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[15].r1|dffe_ref:d15                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d16|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[15].r1|dffe_ref:d16                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d17|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[15].r1|dffe_ref:d17                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d18|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[15].r1|dffe_ref:d18                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d19|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[15].r1|dffe_ref:d19                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d1|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[15].r1|dffe_ref:d1                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d20|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[15].r1|dffe_ref:d20                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d21|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[15].r1|dffe_ref:d21                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d22|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[15].r1|dffe_ref:d22                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d23|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[15].r1|dffe_ref:d23                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d24|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[15].r1|dffe_ref:d24                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d25|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[15].r1|dffe_ref:d25                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d26|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[15].r1|dffe_ref:d26                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d27|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[15].r1|dffe_ref:d27                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d28|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[15].r1|dffe_ref:d28                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d29|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[15].r1|dffe_ref:d29                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d2|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[15].r1|dffe_ref:d2                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d30|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[15].r1|dffe_ref:d30                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d31|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[15].r1|dffe_ref:d31                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d3|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[15].r1|dffe_ref:d3                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d4|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[15].r1|dffe_ref:d4                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d5|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[15].r1|dffe_ref:d5                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d6|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[15].r1|dffe_ref:d6                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d7|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[15].r1|dffe_ref:d7                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d8|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[15].r1|dffe_ref:d8                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d9|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[15].r1|dffe_ref:d9                                                                                           ; dffe_ref                     ; work         ;
;       |register:gen1[16].r1|                         ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[16].r1                                                                                                       ; register                     ; work         ;
;          |dffe_ref:d0|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[16].r1|dffe_ref:d0                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d10|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[16].r1|dffe_ref:d10                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d11|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[16].r1|dffe_ref:d11                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d12|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[16].r1|dffe_ref:d12                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d13|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[16].r1|dffe_ref:d13                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d14|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[16].r1|dffe_ref:d14                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d15|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[16].r1|dffe_ref:d15                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d16|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[16].r1|dffe_ref:d16                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d17|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[16].r1|dffe_ref:d17                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d18|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[16].r1|dffe_ref:d18                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d19|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[16].r1|dffe_ref:d19                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d1|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[16].r1|dffe_ref:d1                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d20|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[16].r1|dffe_ref:d20                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d21|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[16].r1|dffe_ref:d21                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d22|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[16].r1|dffe_ref:d22                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d23|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[16].r1|dffe_ref:d23                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d24|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[16].r1|dffe_ref:d24                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d25|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[16].r1|dffe_ref:d25                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d26|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[16].r1|dffe_ref:d26                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d27|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[16].r1|dffe_ref:d27                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d28|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[16].r1|dffe_ref:d28                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d29|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[16].r1|dffe_ref:d29                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d2|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[16].r1|dffe_ref:d2                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d30|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[16].r1|dffe_ref:d30                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d31|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[16].r1|dffe_ref:d31                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d3|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[16].r1|dffe_ref:d3                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d4|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[16].r1|dffe_ref:d4                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d5|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[16].r1|dffe_ref:d5                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d6|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[16].r1|dffe_ref:d6                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d7|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[16].r1|dffe_ref:d7                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d8|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[16].r1|dffe_ref:d8                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d9|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[16].r1|dffe_ref:d9                                                                                           ; dffe_ref                     ; work         ;
;       |register:gen1[17].r1|                         ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[17].r1                                                                                                       ; register                     ; work         ;
;          |dffe_ref:d0|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[17].r1|dffe_ref:d0                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d10|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[17].r1|dffe_ref:d10                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d11|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[17].r1|dffe_ref:d11                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d12|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[17].r1|dffe_ref:d12                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d13|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[17].r1|dffe_ref:d13                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d14|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[17].r1|dffe_ref:d14                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d15|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[17].r1|dffe_ref:d15                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d16|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[17].r1|dffe_ref:d16                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d17|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[17].r1|dffe_ref:d17                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d18|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[17].r1|dffe_ref:d18                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d19|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[17].r1|dffe_ref:d19                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d1|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[17].r1|dffe_ref:d1                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d20|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[17].r1|dffe_ref:d20                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d21|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[17].r1|dffe_ref:d21                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d22|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[17].r1|dffe_ref:d22                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d23|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[17].r1|dffe_ref:d23                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d24|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[17].r1|dffe_ref:d24                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d25|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[17].r1|dffe_ref:d25                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d26|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[17].r1|dffe_ref:d26                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d27|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[17].r1|dffe_ref:d27                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d28|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[17].r1|dffe_ref:d28                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d29|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[17].r1|dffe_ref:d29                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d2|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[17].r1|dffe_ref:d2                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d30|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[17].r1|dffe_ref:d30                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d31|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[17].r1|dffe_ref:d31                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d3|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[17].r1|dffe_ref:d3                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d4|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[17].r1|dffe_ref:d4                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d5|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[17].r1|dffe_ref:d5                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d6|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[17].r1|dffe_ref:d6                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d7|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[17].r1|dffe_ref:d7                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d8|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[17].r1|dffe_ref:d8                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d9|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[17].r1|dffe_ref:d9                                                                                           ; dffe_ref                     ; work         ;
;       |register:gen1[18].r1|                         ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[18].r1                                                                                                       ; register                     ; work         ;
;          |dffe_ref:d0|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[18].r1|dffe_ref:d0                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d10|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[18].r1|dffe_ref:d10                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d11|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[18].r1|dffe_ref:d11                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d12|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[18].r1|dffe_ref:d12                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d13|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[18].r1|dffe_ref:d13                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d14|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[18].r1|dffe_ref:d14                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d15|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[18].r1|dffe_ref:d15                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d16|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[18].r1|dffe_ref:d16                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d17|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[18].r1|dffe_ref:d17                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d18|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[18].r1|dffe_ref:d18                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d19|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[18].r1|dffe_ref:d19                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d1|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[18].r1|dffe_ref:d1                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d20|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[18].r1|dffe_ref:d20                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d21|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[18].r1|dffe_ref:d21                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d22|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[18].r1|dffe_ref:d22                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d23|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[18].r1|dffe_ref:d23                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d24|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[18].r1|dffe_ref:d24                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d25|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[18].r1|dffe_ref:d25                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d26|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[18].r1|dffe_ref:d26                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d27|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[18].r1|dffe_ref:d27                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d28|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[18].r1|dffe_ref:d28                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d29|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[18].r1|dffe_ref:d29                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d2|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[18].r1|dffe_ref:d2                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d30|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[18].r1|dffe_ref:d30                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d31|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[18].r1|dffe_ref:d31                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d3|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[18].r1|dffe_ref:d3                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d4|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[18].r1|dffe_ref:d4                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d5|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[18].r1|dffe_ref:d5                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d6|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[18].r1|dffe_ref:d6                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d7|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[18].r1|dffe_ref:d7                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d8|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[18].r1|dffe_ref:d8                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d9|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[18].r1|dffe_ref:d9                                                                                           ; dffe_ref                     ; work         ;
;       |register:gen1[19].r1|                         ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[19].r1                                                                                                       ; register                     ; work         ;
;          |dffe_ref:d0|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[19].r1|dffe_ref:d0                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d10|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[19].r1|dffe_ref:d10                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d11|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[19].r1|dffe_ref:d11                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d12|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[19].r1|dffe_ref:d12                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d13|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[19].r1|dffe_ref:d13                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d14|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[19].r1|dffe_ref:d14                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d15|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[19].r1|dffe_ref:d15                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d16|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[19].r1|dffe_ref:d16                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d17|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[19].r1|dffe_ref:d17                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d18|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[19].r1|dffe_ref:d18                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d19|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[19].r1|dffe_ref:d19                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d1|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[19].r1|dffe_ref:d1                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d20|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[19].r1|dffe_ref:d20                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d21|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[19].r1|dffe_ref:d21                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d22|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[19].r1|dffe_ref:d22                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d23|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[19].r1|dffe_ref:d23                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d24|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[19].r1|dffe_ref:d24                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d25|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[19].r1|dffe_ref:d25                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d26|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[19].r1|dffe_ref:d26                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d27|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[19].r1|dffe_ref:d27                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d28|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[19].r1|dffe_ref:d28                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d29|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[19].r1|dffe_ref:d29                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d2|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[19].r1|dffe_ref:d2                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d30|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[19].r1|dffe_ref:d30                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d31|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[19].r1|dffe_ref:d31                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d3|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[19].r1|dffe_ref:d3                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d4|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[19].r1|dffe_ref:d4                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d5|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[19].r1|dffe_ref:d5                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d6|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[19].r1|dffe_ref:d6                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d7|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[19].r1|dffe_ref:d7                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d8|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[19].r1|dffe_ref:d8                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d9|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[19].r1|dffe_ref:d9                                                                                           ; dffe_ref                     ; work         ;
;       |register:gen1[1].r1|                          ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[1].r1                                                                                                        ; register                     ; work         ;
;          |dffe_ref:d0|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[1].r1|dffe_ref:d0                                                                                            ; dffe_ref                     ; work         ;
;          |dffe_ref:d10|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[1].r1|dffe_ref:d10                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d11|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[1].r1|dffe_ref:d11                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d12|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[1].r1|dffe_ref:d12                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d13|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[1].r1|dffe_ref:d13                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d14|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[1].r1|dffe_ref:d14                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d15|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[1].r1|dffe_ref:d15                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d16|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[1].r1|dffe_ref:d16                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d17|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[1].r1|dffe_ref:d17                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d18|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[1].r1|dffe_ref:d18                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d19|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[1].r1|dffe_ref:d19                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d1|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[1].r1|dffe_ref:d1                                                                                            ; dffe_ref                     ; work         ;
;          |dffe_ref:d20|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[1].r1|dffe_ref:d20                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d21|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[1].r1|dffe_ref:d21                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d22|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[1].r1|dffe_ref:d22                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d23|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[1].r1|dffe_ref:d23                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d24|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[1].r1|dffe_ref:d24                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d25|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[1].r1|dffe_ref:d25                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d26|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[1].r1|dffe_ref:d26                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d27|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[1].r1|dffe_ref:d27                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d28|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[1].r1|dffe_ref:d28                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d29|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[1].r1|dffe_ref:d29                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d2|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[1].r1|dffe_ref:d2                                                                                            ; dffe_ref                     ; work         ;
;          |dffe_ref:d30|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[1].r1|dffe_ref:d30                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d31|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[1].r1|dffe_ref:d31                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d3|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[1].r1|dffe_ref:d3                                                                                            ; dffe_ref                     ; work         ;
;          |dffe_ref:d4|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[1].r1|dffe_ref:d4                                                                                            ; dffe_ref                     ; work         ;
;          |dffe_ref:d5|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[1].r1|dffe_ref:d5                                                                                            ; dffe_ref                     ; work         ;
;          |dffe_ref:d6|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[1].r1|dffe_ref:d6                                                                                            ; dffe_ref                     ; work         ;
;          |dffe_ref:d7|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[1].r1|dffe_ref:d7                                                                                            ; dffe_ref                     ; work         ;
;          |dffe_ref:d8|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[1].r1|dffe_ref:d8                                                                                            ; dffe_ref                     ; work         ;
;          |dffe_ref:d9|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[1].r1|dffe_ref:d9                                                                                            ; dffe_ref                     ; work         ;
;       |register:gen1[20].r1|                         ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[20].r1                                                                                                       ; register                     ; work         ;
;          |dffe_ref:d0|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[20].r1|dffe_ref:d0                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d10|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[20].r1|dffe_ref:d10                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d11|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[20].r1|dffe_ref:d11                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d12|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[20].r1|dffe_ref:d12                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d13|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[20].r1|dffe_ref:d13                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d14|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[20].r1|dffe_ref:d14                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d15|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[20].r1|dffe_ref:d15                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d16|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[20].r1|dffe_ref:d16                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d17|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[20].r1|dffe_ref:d17                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d18|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[20].r1|dffe_ref:d18                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d19|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[20].r1|dffe_ref:d19                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d1|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[20].r1|dffe_ref:d1                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d20|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[20].r1|dffe_ref:d20                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d21|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[20].r1|dffe_ref:d21                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d22|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[20].r1|dffe_ref:d22                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d23|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[20].r1|dffe_ref:d23                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d24|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[20].r1|dffe_ref:d24                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d25|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[20].r1|dffe_ref:d25                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d26|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[20].r1|dffe_ref:d26                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d27|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[20].r1|dffe_ref:d27                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d28|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[20].r1|dffe_ref:d28                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d29|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[20].r1|dffe_ref:d29                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d2|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[20].r1|dffe_ref:d2                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d30|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[20].r1|dffe_ref:d30                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d31|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[20].r1|dffe_ref:d31                                                                                          ; dffe_ref                     ; work         ;
;          |dffe_ref:d3|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[20].r1|dffe_ref:d3                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d4|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[20].r1|dffe_ref:d4                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d5|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[20].r1|dffe_ref:d5                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d6|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[20].r1|dffe_ref:d6                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d7|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[20].r1|dffe_ref:d7                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d8|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[20].r1|dffe_ref:d8                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d9|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[20].r1|dffe_ref:d9                                                                                           ; dffe_ref                     ; work         ;
;       |register:gen1[2].r1|                          ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[2].r1                                                                                                        ; register                     ; work         ;
;          |dffe_ref:d0|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[2].r1|dffe_ref:d0                                                                                            ; dffe_ref                     ; work         ;
;          |dffe_ref:d10|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[2].r1|dffe_ref:d10                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d11|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[2].r1|dffe_ref:d11                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d12|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[2].r1|dffe_ref:d12                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d13|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[2].r1|dffe_ref:d13                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d14|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[2].r1|dffe_ref:d14                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d15|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[2].r1|dffe_ref:d15                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d16|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[2].r1|dffe_ref:d16                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d17|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[2].r1|dffe_ref:d17                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d18|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[2].r1|dffe_ref:d18                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d19|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[2].r1|dffe_ref:d19                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d1|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[2].r1|dffe_ref:d1                                                                                            ; dffe_ref                     ; work         ;
;          |dffe_ref:d20|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[2].r1|dffe_ref:d20                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d21|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[2].r1|dffe_ref:d21                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d22|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[2].r1|dffe_ref:d22                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d23|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[2].r1|dffe_ref:d23                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d24|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[2].r1|dffe_ref:d24                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d25|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[2].r1|dffe_ref:d25                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d26|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[2].r1|dffe_ref:d26                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d27|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[2].r1|dffe_ref:d27                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d28|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[2].r1|dffe_ref:d28                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d29|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[2].r1|dffe_ref:d29                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d2|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[2].r1|dffe_ref:d2                                                                                            ; dffe_ref                     ; work         ;
;          |dffe_ref:d30|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[2].r1|dffe_ref:d30                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d31|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[2].r1|dffe_ref:d31                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d3|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[2].r1|dffe_ref:d3                                                                                            ; dffe_ref                     ; work         ;
;          |dffe_ref:d4|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[2].r1|dffe_ref:d4                                                                                            ; dffe_ref                     ; work         ;
;          |dffe_ref:d5|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[2].r1|dffe_ref:d5                                                                                            ; dffe_ref                     ; work         ;
;          |dffe_ref:d6|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[2].r1|dffe_ref:d6                                                                                            ; dffe_ref                     ; work         ;
;          |dffe_ref:d7|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[2].r1|dffe_ref:d7                                                                                            ; dffe_ref                     ; work         ;
;          |dffe_ref:d8|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[2].r1|dffe_ref:d8                                                                                            ; dffe_ref                     ; work         ;
;          |dffe_ref:d9|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[2].r1|dffe_ref:d9                                                                                            ; dffe_ref                     ; work         ;
;       |register:gen1[3].r1|                          ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[3].r1                                                                                                        ; register                     ; work         ;
;          |dffe_ref:d0|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[3].r1|dffe_ref:d0                                                                                            ; dffe_ref                     ; work         ;
;          |dffe_ref:d10|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[3].r1|dffe_ref:d10                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d11|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[3].r1|dffe_ref:d11                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d12|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[3].r1|dffe_ref:d12                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d13|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[3].r1|dffe_ref:d13                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d14|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[3].r1|dffe_ref:d14                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d15|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[3].r1|dffe_ref:d15                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d16|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[3].r1|dffe_ref:d16                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d17|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[3].r1|dffe_ref:d17                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d18|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[3].r1|dffe_ref:d18                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d19|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[3].r1|dffe_ref:d19                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d1|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[3].r1|dffe_ref:d1                                                                                            ; dffe_ref                     ; work         ;
;          |dffe_ref:d20|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[3].r1|dffe_ref:d20                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d21|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[3].r1|dffe_ref:d21                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d22|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[3].r1|dffe_ref:d22                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d23|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[3].r1|dffe_ref:d23                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d24|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[3].r1|dffe_ref:d24                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d25|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[3].r1|dffe_ref:d25                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d26|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[3].r1|dffe_ref:d26                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d27|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[3].r1|dffe_ref:d27                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d28|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[3].r1|dffe_ref:d28                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d29|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[3].r1|dffe_ref:d29                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d2|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[3].r1|dffe_ref:d2                                                                                            ; dffe_ref                     ; work         ;
;          |dffe_ref:d30|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[3].r1|dffe_ref:d30                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d31|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[3].r1|dffe_ref:d31                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d3|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[3].r1|dffe_ref:d3                                                                                            ; dffe_ref                     ; work         ;
;          |dffe_ref:d4|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[3].r1|dffe_ref:d4                                                                                            ; dffe_ref                     ; work         ;
;          |dffe_ref:d5|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[3].r1|dffe_ref:d5                                                                                            ; dffe_ref                     ; work         ;
;          |dffe_ref:d6|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[3].r1|dffe_ref:d6                                                                                            ; dffe_ref                     ; work         ;
;          |dffe_ref:d7|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[3].r1|dffe_ref:d7                                                                                            ; dffe_ref                     ; work         ;
;          |dffe_ref:d8|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[3].r1|dffe_ref:d8                                                                                            ; dffe_ref                     ; work         ;
;          |dffe_ref:d9|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[3].r1|dffe_ref:d9                                                                                            ; dffe_ref                     ; work         ;
;       |register:gen1[4].r1|                          ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[4].r1                                                                                                        ; register                     ; work         ;
;          |dffe_ref:d0|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[4].r1|dffe_ref:d0                                                                                            ; dffe_ref                     ; work         ;
;          |dffe_ref:d10|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[4].r1|dffe_ref:d10                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d11|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[4].r1|dffe_ref:d11                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d12|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[4].r1|dffe_ref:d12                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d13|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[4].r1|dffe_ref:d13                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d14|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[4].r1|dffe_ref:d14                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d15|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[4].r1|dffe_ref:d15                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d16|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[4].r1|dffe_ref:d16                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d17|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[4].r1|dffe_ref:d17                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d18|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[4].r1|dffe_ref:d18                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d19|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[4].r1|dffe_ref:d19                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d1|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[4].r1|dffe_ref:d1                                                                                            ; dffe_ref                     ; work         ;
;          |dffe_ref:d20|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[4].r1|dffe_ref:d20                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d21|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[4].r1|dffe_ref:d21                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d22|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[4].r1|dffe_ref:d22                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d23|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[4].r1|dffe_ref:d23                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d24|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[4].r1|dffe_ref:d24                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d25|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[4].r1|dffe_ref:d25                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d26|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[4].r1|dffe_ref:d26                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d27|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[4].r1|dffe_ref:d27                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d28|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[4].r1|dffe_ref:d28                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d29|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[4].r1|dffe_ref:d29                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d2|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[4].r1|dffe_ref:d2                                                                                            ; dffe_ref                     ; work         ;
;          |dffe_ref:d30|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[4].r1|dffe_ref:d30                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d31|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[4].r1|dffe_ref:d31                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d3|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[4].r1|dffe_ref:d3                                                                                            ; dffe_ref                     ; work         ;
;          |dffe_ref:d4|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[4].r1|dffe_ref:d4                                                                                            ; dffe_ref                     ; work         ;
;          |dffe_ref:d5|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[4].r1|dffe_ref:d5                                                                                            ; dffe_ref                     ; work         ;
;          |dffe_ref:d6|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[4].r1|dffe_ref:d6                                                                                            ; dffe_ref                     ; work         ;
;          |dffe_ref:d7|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[4].r1|dffe_ref:d7                                                                                            ; dffe_ref                     ; work         ;
;          |dffe_ref:d8|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[4].r1|dffe_ref:d8                                                                                            ; dffe_ref                     ; work         ;
;          |dffe_ref:d9|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[4].r1|dffe_ref:d9                                                                                            ; dffe_ref                     ; work         ;
;       |register:gen1[5].r1|                          ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[5].r1                                                                                                        ; register                     ; work         ;
;          |dffe_ref:d0|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[5].r1|dffe_ref:d0                                                                                            ; dffe_ref                     ; work         ;
;          |dffe_ref:d10|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[5].r1|dffe_ref:d10                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d11|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[5].r1|dffe_ref:d11                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d12|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[5].r1|dffe_ref:d12                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d13|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[5].r1|dffe_ref:d13                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d14|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[5].r1|dffe_ref:d14                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d15|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[5].r1|dffe_ref:d15                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d16|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[5].r1|dffe_ref:d16                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d17|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[5].r1|dffe_ref:d17                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d18|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[5].r1|dffe_ref:d18                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d19|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[5].r1|dffe_ref:d19                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d1|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[5].r1|dffe_ref:d1                                                                                            ; dffe_ref                     ; work         ;
;          |dffe_ref:d20|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[5].r1|dffe_ref:d20                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d21|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[5].r1|dffe_ref:d21                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d22|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[5].r1|dffe_ref:d22                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d23|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[5].r1|dffe_ref:d23                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d24|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[5].r1|dffe_ref:d24                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d25|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[5].r1|dffe_ref:d25                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d26|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[5].r1|dffe_ref:d26                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d27|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[5].r1|dffe_ref:d27                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d28|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[5].r1|dffe_ref:d28                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d29|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[5].r1|dffe_ref:d29                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d2|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[5].r1|dffe_ref:d2                                                                                            ; dffe_ref                     ; work         ;
;          |dffe_ref:d30|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[5].r1|dffe_ref:d30                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d31|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[5].r1|dffe_ref:d31                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d3|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[5].r1|dffe_ref:d3                                                                                            ; dffe_ref                     ; work         ;
;          |dffe_ref:d4|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[5].r1|dffe_ref:d4                                                                                            ; dffe_ref                     ; work         ;
;          |dffe_ref:d5|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[5].r1|dffe_ref:d5                                                                                            ; dffe_ref                     ; work         ;
;          |dffe_ref:d6|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[5].r1|dffe_ref:d6                                                                                            ; dffe_ref                     ; work         ;
;          |dffe_ref:d7|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[5].r1|dffe_ref:d7                                                                                            ; dffe_ref                     ; work         ;
;          |dffe_ref:d8|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[5].r1|dffe_ref:d8                                                                                            ; dffe_ref                     ; work         ;
;          |dffe_ref:d9|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[5].r1|dffe_ref:d9                                                                                            ; dffe_ref                     ; work         ;
;       |register:gen1[6].r1|                          ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[6].r1                                                                                                        ; register                     ; work         ;
;          |dffe_ref:d0|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[6].r1|dffe_ref:d0                                                                                            ; dffe_ref                     ; work         ;
;          |dffe_ref:d10|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[6].r1|dffe_ref:d10                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d11|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[6].r1|dffe_ref:d11                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d12|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[6].r1|dffe_ref:d12                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d13|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[6].r1|dffe_ref:d13                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d14|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[6].r1|dffe_ref:d14                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d15|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[6].r1|dffe_ref:d15                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d16|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[6].r1|dffe_ref:d16                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d17|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[6].r1|dffe_ref:d17                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d18|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[6].r1|dffe_ref:d18                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d19|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[6].r1|dffe_ref:d19                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d1|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[6].r1|dffe_ref:d1                                                                                            ; dffe_ref                     ; work         ;
;          |dffe_ref:d20|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[6].r1|dffe_ref:d20                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d21|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[6].r1|dffe_ref:d21                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d22|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[6].r1|dffe_ref:d22                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d23|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[6].r1|dffe_ref:d23                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d24|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[6].r1|dffe_ref:d24                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d25|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[6].r1|dffe_ref:d25                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d26|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[6].r1|dffe_ref:d26                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d27|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[6].r1|dffe_ref:d27                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d28|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[6].r1|dffe_ref:d28                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d29|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[6].r1|dffe_ref:d29                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d2|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[6].r1|dffe_ref:d2                                                                                            ; dffe_ref                     ; work         ;
;          |dffe_ref:d30|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[6].r1|dffe_ref:d30                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d31|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[6].r1|dffe_ref:d31                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d3|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[6].r1|dffe_ref:d3                                                                                            ; dffe_ref                     ; work         ;
;          |dffe_ref:d4|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[6].r1|dffe_ref:d4                                                                                            ; dffe_ref                     ; work         ;
;          |dffe_ref:d5|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[6].r1|dffe_ref:d5                                                                                            ; dffe_ref                     ; work         ;
;          |dffe_ref:d6|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[6].r1|dffe_ref:d6                                                                                            ; dffe_ref                     ; work         ;
;          |dffe_ref:d7|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[6].r1|dffe_ref:d7                                                                                            ; dffe_ref                     ; work         ;
;          |dffe_ref:d8|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[6].r1|dffe_ref:d8                                                                                            ; dffe_ref                     ; work         ;
;          |dffe_ref:d9|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[6].r1|dffe_ref:d9                                                                                            ; dffe_ref                     ; work         ;
;       |register:gen1[7].r1|                          ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[7].r1                                                                                                        ; register                     ; work         ;
;          |dffe_ref:d0|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[7].r1|dffe_ref:d0                                                                                            ; dffe_ref                     ; work         ;
;          |dffe_ref:d10|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[7].r1|dffe_ref:d10                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d11|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[7].r1|dffe_ref:d11                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d12|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[7].r1|dffe_ref:d12                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d13|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[7].r1|dffe_ref:d13                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d14|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[7].r1|dffe_ref:d14                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d15|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[7].r1|dffe_ref:d15                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d16|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[7].r1|dffe_ref:d16                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d17|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[7].r1|dffe_ref:d17                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d18|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[7].r1|dffe_ref:d18                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d19|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[7].r1|dffe_ref:d19                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d1|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[7].r1|dffe_ref:d1                                                                                            ; dffe_ref                     ; work         ;
;          |dffe_ref:d20|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[7].r1|dffe_ref:d20                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d21|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[7].r1|dffe_ref:d21                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d22|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[7].r1|dffe_ref:d22                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d23|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[7].r1|dffe_ref:d23                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d24|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[7].r1|dffe_ref:d24                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d25|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[7].r1|dffe_ref:d25                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d26|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[7].r1|dffe_ref:d26                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d27|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[7].r1|dffe_ref:d27                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d28|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[7].r1|dffe_ref:d28                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d29|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[7].r1|dffe_ref:d29                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d2|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[7].r1|dffe_ref:d2                                                                                            ; dffe_ref                     ; work         ;
;          |dffe_ref:d30|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[7].r1|dffe_ref:d30                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d31|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[7].r1|dffe_ref:d31                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d3|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[7].r1|dffe_ref:d3                                                                                            ; dffe_ref                     ; work         ;
;          |dffe_ref:d4|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[7].r1|dffe_ref:d4                                                                                            ; dffe_ref                     ; work         ;
;          |dffe_ref:d5|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[7].r1|dffe_ref:d5                                                                                            ; dffe_ref                     ; work         ;
;          |dffe_ref:d6|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[7].r1|dffe_ref:d6                                                                                            ; dffe_ref                     ; work         ;
;          |dffe_ref:d7|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[7].r1|dffe_ref:d7                                                                                            ; dffe_ref                     ; work         ;
;          |dffe_ref:d8|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[7].r1|dffe_ref:d8                                                                                            ; dffe_ref                     ; work         ;
;          |dffe_ref:d9|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[7].r1|dffe_ref:d9                                                                                            ; dffe_ref                     ; work         ;
;       |register:gen1[8].r1|                          ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[8].r1                                                                                                        ; register                     ; work         ;
;          |dffe_ref:d0|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[8].r1|dffe_ref:d0                                                                                            ; dffe_ref                     ; work         ;
;          |dffe_ref:d10|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[8].r1|dffe_ref:d10                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d11|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[8].r1|dffe_ref:d11                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d12|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[8].r1|dffe_ref:d12                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d13|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[8].r1|dffe_ref:d13                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d14|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[8].r1|dffe_ref:d14                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d15|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[8].r1|dffe_ref:d15                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d16|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[8].r1|dffe_ref:d16                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d17|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[8].r1|dffe_ref:d17                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d18|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[8].r1|dffe_ref:d18                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d19|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[8].r1|dffe_ref:d19                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d1|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[8].r1|dffe_ref:d1                                                                                            ; dffe_ref                     ; work         ;
;          |dffe_ref:d20|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[8].r1|dffe_ref:d20                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d21|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[8].r1|dffe_ref:d21                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d22|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[8].r1|dffe_ref:d22                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d23|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[8].r1|dffe_ref:d23                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d24|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[8].r1|dffe_ref:d24                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d25|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[8].r1|dffe_ref:d25                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d26|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[8].r1|dffe_ref:d26                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d27|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[8].r1|dffe_ref:d27                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d28|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[8].r1|dffe_ref:d28                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d29|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[8].r1|dffe_ref:d29                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d2|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[8].r1|dffe_ref:d2                                                                                            ; dffe_ref                     ; work         ;
;          |dffe_ref:d30|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[8].r1|dffe_ref:d30                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d31|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[8].r1|dffe_ref:d31                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d3|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[8].r1|dffe_ref:d3                                                                                            ; dffe_ref                     ; work         ;
;          |dffe_ref:d4|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[8].r1|dffe_ref:d4                                                                                            ; dffe_ref                     ; work         ;
;          |dffe_ref:d5|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[8].r1|dffe_ref:d5                                                                                            ; dffe_ref                     ; work         ;
;          |dffe_ref:d6|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[8].r1|dffe_ref:d6                                                                                            ; dffe_ref                     ; work         ;
;          |dffe_ref:d7|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[8].r1|dffe_ref:d7                                                                                            ; dffe_ref                     ; work         ;
;          |dffe_ref:d8|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[8].r1|dffe_ref:d8                                                                                            ; dffe_ref                     ; work         ;
;          |dffe_ref:d9|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[8].r1|dffe_ref:d9                                                                                            ; dffe_ref                     ; work         ;
;       |register:gen1[9].r1|                          ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[9].r1                                                                                                        ; register                     ; work         ;
;          |dffe_ref:d0|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[9].r1|dffe_ref:d0                                                                                            ; dffe_ref                     ; work         ;
;          |dffe_ref:d10|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[9].r1|dffe_ref:d10                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d11|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[9].r1|dffe_ref:d11                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d12|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[9].r1|dffe_ref:d12                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d13|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[9].r1|dffe_ref:d13                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d14|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[9].r1|dffe_ref:d14                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d15|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[9].r1|dffe_ref:d15                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d16|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[9].r1|dffe_ref:d16                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d17|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[9].r1|dffe_ref:d17                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d18|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[9].r1|dffe_ref:d18                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d19|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[9].r1|dffe_ref:d19                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d1|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[9].r1|dffe_ref:d1                                                                                            ; dffe_ref                     ; work         ;
;          |dffe_ref:d20|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[9].r1|dffe_ref:d20                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d21|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[9].r1|dffe_ref:d21                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d22|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[9].r1|dffe_ref:d22                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d23|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[9].r1|dffe_ref:d23                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d24|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[9].r1|dffe_ref:d24                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d25|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[9].r1|dffe_ref:d25                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d26|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[9].r1|dffe_ref:d26                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d27|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[9].r1|dffe_ref:d27                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d28|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[9].r1|dffe_ref:d28                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d29|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[9].r1|dffe_ref:d29                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d2|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[9].r1|dffe_ref:d2                                                                                            ; dffe_ref                     ; work         ;
;          |dffe_ref:d30|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[9].r1|dffe_ref:d30                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d31|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[9].r1|dffe_ref:d31                                                                                           ; dffe_ref                     ; work         ;
;          |dffe_ref:d3|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[9].r1|dffe_ref:d3                                                                                            ; dffe_ref                     ; work         ;
;          |dffe_ref:d4|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[9].r1|dffe_ref:d4                                                                                            ; dffe_ref                     ; work         ;
;          |dffe_ref:d5|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[9].r1|dffe_ref:d5                                                                                            ; dffe_ref                     ; work         ;
;          |dffe_ref:d6|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[9].r1|dffe_ref:d6                                                                                            ; dffe_ref                     ; work         ;
;          |dffe_ref:d7|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[9].r1|dffe_ref:d7                                                                                            ; dffe_ref                     ; work         ;
;          |dffe_ref:d8|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[9].r1|dffe_ref:d8                                                                                            ; dffe_ref                     ; work         ;
;          |dffe_ref:d9|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:gen1[9].r1|dffe_ref:d9                                                                                            ; dffe_ref                     ; work         ;
;       |register:genreg2[22].r2|                      ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[22].r2                                                                                                    ; register                     ; work         ;
;          |dffe_ref:d0|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[22].r2|dffe_ref:d0                                                                                        ; dffe_ref                     ; work         ;
;          |dffe_ref:d10|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[22].r2|dffe_ref:d10                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d11|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[22].r2|dffe_ref:d11                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d12|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[22].r2|dffe_ref:d12                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d13|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[22].r2|dffe_ref:d13                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d14|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[22].r2|dffe_ref:d14                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d15|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[22].r2|dffe_ref:d15                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d16|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[22].r2|dffe_ref:d16                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d17|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[22].r2|dffe_ref:d17                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d18|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[22].r2|dffe_ref:d18                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d19|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[22].r2|dffe_ref:d19                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d1|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[22].r2|dffe_ref:d1                                                                                        ; dffe_ref                     ; work         ;
;          |dffe_ref:d20|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[22].r2|dffe_ref:d20                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d21|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[22].r2|dffe_ref:d21                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d22|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[22].r2|dffe_ref:d22                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d23|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[22].r2|dffe_ref:d23                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d24|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[22].r2|dffe_ref:d24                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d25|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[22].r2|dffe_ref:d25                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d26|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[22].r2|dffe_ref:d26                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d27|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[22].r2|dffe_ref:d27                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d28|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[22].r2|dffe_ref:d28                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d29|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[22].r2|dffe_ref:d29                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d2|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[22].r2|dffe_ref:d2                                                                                        ; dffe_ref                     ; work         ;
;          |dffe_ref:d30|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[22].r2|dffe_ref:d30                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d31|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[22].r2|dffe_ref:d31                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d3|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[22].r2|dffe_ref:d3                                                                                        ; dffe_ref                     ; work         ;
;          |dffe_ref:d4|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[22].r2|dffe_ref:d4                                                                                        ; dffe_ref                     ; work         ;
;          |dffe_ref:d5|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[22].r2|dffe_ref:d5                                                                                        ; dffe_ref                     ; work         ;
;          |dffe_ref:d6|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[22].r2|dffe_ref:d6                                                                                        ; dffe_ref                     ; work         ;
;          |dffe_ref:d7|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[22].r2|dffe_ref:d7                                                                                        ; dffe_ref                     ; work         ;
;          |dffe_ref:d8|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[22].r2|dffe_ref:d8                                                                                        ; dffe_ref                     ; work         ;
;          |dffe_ref:d9|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[22].r2|dffe_ref:d9                                                                                        ; dffe_ref                     ; work         ;
;       |register:genreg2[23].r2|                      ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[23].r2                                                                                                    ; register                     ; work         ;
;          |dffe_ref:d0|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[23].r2|dffe_ref:d0                                                                                        ; dffe_ref                     ; work         ;
;          |dffe_ref:d10|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[23].r2|dffe_ref:d10                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d11|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[23].r2|dffe_ref:d11                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d12|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[23].r2|dffe_ref:d12                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d13|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[23].r2|dffe_ref:d13                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d14|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[23].r2|dffe_ref:d14                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d15|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[23].r2|dffe_ref:d15                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d16|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[23].r2|dffe_ref:d16                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d17|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[23].r2|dffe_ref:d17                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d18|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[23].r2|dffe_ref:d18                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d19|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[23].r2|dffe_ref:d19                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d1|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[23].r2|dffe_ref:d1                                                                                        ; dffe_ref                     ; work         ;
;          |dffe_ref:d20|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[23].r2|dffe_ref:d20                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d21|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[23].r2|dffe_ref:d21                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d22|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[23].r2|dffe_ref:d22                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d23|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[23].r2|dffe_ref:d23                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d24|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[23].r2|dffe_ref:d24                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d25|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[23].r2|dffe_ref:d25                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d26|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[23].r2|dffe_ref:d26                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d27|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[23].r2|dffe_ref:d27                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d28|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[23].r2|dffe_ref:d28                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d29|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[23].r2|dffe_ref:d29                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d2|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[23].r2|dffe_ref:d2                                                                                        ; dffe_ref                     ; work         ;
;          |dffe_ref:d30|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[23].r2|dffe_ref:d30                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d31|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[23].r2|dffe_ref:d31                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d3|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[23].r2|dffe_ref:d3                                                                                        ; dffe_ref                     ; work         ;
;          |dffe_ref:d4|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[23].r2|dffe_ref:d4                                                                                        ; dffe_ref                     ; work         ;
;          |dffe_ref:d5|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[23].r2|dffe_ref:d5                                                                                        ; dffe_ref                     ; work         ;
;          |dffe_ref:d6|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[23].r2|dffe_ref:d6                                                                                        ; dffe_ref                     ; work         ;
;          |dffe_ref:d7|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[23].r2|dffe_ref:d7                                                                                        ; dffe_ref                     ; work         ;
;          |dffe_ref:d8|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[23].r2|dffe_ref:d8                                                                                        ; dffe_ref                     ; work         ;
;          |dffe_ref:d9|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[23].r2|dffe_ref:d9                                                                                        ; dffe_ref                     ; work         ;
;       |register:genreg2[24].r2|                      ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[24].r2                                                                                                    ; register                     ; work         ;
;          |dffe_ref:d0|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[24].r2|dffe_ref:d0                                                                                        ; dffe_ref                     ; work         ;
;          |dffe_ref:d10|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[24].r2|dffe_ref:d10                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d11|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[24].r2|dffe_ref:d11                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d12|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[24].r2|dffe_ref:d12                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d13|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[24].r2|dffe_ref:d13                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d14|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[24].r2|dffe_ref:d14                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d15|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[24].r2|dffe_ref:d15                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d16|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[24].r2|dffe_ref:d16                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d17|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[24].r2|dffe_ref:d17                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d18|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[24].r2|dffe_ref:d18                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d19|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[24].r2|dffe_ref:d19                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d1|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[24].r2|dffe_ref:d1                                                                                        ; dffe_ref                     ; work         ;
;          |dffe_ref:d20|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[24].r2|dffe_ref:d20                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d21|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[24].r2|dffe_ref:d21                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d22|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[24].r2|dffe_ref:d22                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d23|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[24].r2|dffe_ref:d23                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d24|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[24].r2|dffe_ref:d24                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d25|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[24].r2|dffe_ref:d25                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d26|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[24].r2|dffe_ref:d26                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d27|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[24].r2|dffe_ref:d27                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d28|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[24].r2|dffe_ref:d28                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d29|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[24].r2|dffe_ref:d29                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d2|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[24].r2|dffe_ref:d2                                                                                        ; dffe_ref                     ; work         ;
;          |dffe_ref:d30|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[24].r2|dffe_ref:d30                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d31|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[24].r2|dffe_ref:d31                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d3|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[24].r2|dffe_ref:d3                                                                                        ; dffe_ref                     ; work         ;
;          |dffe_ref:d4|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[24].r2|dffe_ref:d4                                                                                        ; dffe_ref                     ; work         ;
;          |dffe_ref:d5|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[24].r2|dffe_ref:d5                                                                                        ; dffe_ref                     ; work         ;
;          |dffe_ref:d6|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[24].r2|dffe_ref:d6                                                                                        ; dffe_ref                     ; work         ;
;          |dffe_ref:d7|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[24].r2|dffe_ref:d7                                                                                        ; dffe_ref                     ; work         ;
;          |dffe_ref:d8|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[24].r2|dffe_ref:d8                                                                                        ; dffe_ref                     ; work         ;
;          |dffe_ref:d9|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[24].r2|dffe_ref:d9                                                                                        ; dffe_ref                     ; work         ;
;       |register:genreg2[25].r2|                      ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[25].r2                                                                                                    ; register                     ; work         ;
;          |dffe_ref:d0|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[25].r2|dffe_ref:d0                                                                                        ; dffe_ref                     ; work         ;
;          |dffe_ref:d10|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[25].r2|dffe_ref:d10                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d11|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[25].r2|dffe_ref:d11                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d12|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[25].r2|dffe_ref:d12                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d13|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[25].r2|dffe_ref:d13                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d14|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[25].r2|dffe_ref:d14                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d15|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[25].r2|dffe_ref:d15                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d16|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[25].r2|dffe_ref:d16                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d17|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[25].r2|dffe_ref:d17                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d18|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[25].r2|dffe_ref:d18                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d19|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[25].r2|dffe_ref:d19                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d1|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[25].r2|dffe_ref:d1                                                                                        ; dffe_ref                     ; work         ;
;          |dffe_ref:d20|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[25].r2|dffe_ref:d20                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d21|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[25].r2|dffe_ref:d21                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d22|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[25].r2|dffe_ref:d22                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d23|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[25].r2|dffe_ref:d23                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d24|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[25].r2|dffe_ref:d24                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d25|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[25].r2|dffe_ref:d25                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d26|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[25].r2|dffe_ref:d26                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d27|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[25].r2|dffe_ref:d27                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d28|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[25].r2|dffe_ref:d28                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d29|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[25].r2|dffe_ref:d29                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d2|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[25].r2|dffe_ref:d2                                                                                        ; dffe_ref                     ; work         ;
;          |dffe_ref:d30|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[25].r2|dffe_ref:d30                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d31|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[25].r2|dffe_ref:d31                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d3|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[25].r2|dffe_ref:d3                                                                                        ; dffe_ref                     ; work         ;
;          |dffe_ref:d4|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[25].r2|dffe_ref:d4                                                                                        ; dffe_ref                     ; work         ;
;          |dffe_ref:d5|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[25].r2|dffe_ref:d5                                                                                        ; dffe_ref                     ; work         ;
;          |dffe_ref:d6|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[25].r2|dffe_ref:d6                                                                                        ; dffe_ref                     ; work         ;
;          |dffe_ref:d7|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[25].r2|dffe_ref:d7                                                                                        ; dffe_ref                     ; work         ;
;          |dffe_ref:d8|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[25].r2|dffe_ref:d8                                                                                        ; dffe_ref                     ; work         ;
;          |dffe_ref:d9|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[25].r2|dffe_ref:d9                                                                                        ; dffe_ref                     ; work         ;
;       |register:genreg2[26].r2|                      ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[26].r2                                                                                                    ; register                     ; work         ;
;          |dffe_ref:d0|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[26].r2|dffe_ref:d0                                                                                        ; dffe_ref                     ; work         ;
;          |dffe_ref:d10|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[26].r2|dffe_ref:d10                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d11|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[26].r2|dffe_ref:d11                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d12|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[26].r2|dffe_ref:d12                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d13|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[26].r2|dffe_ref:d13                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d14|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[26].r2|dffe_ref:d14                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d15|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[26].r2|dffe_ref:d15                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d16|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[26].r2|dffe_ref:d16                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d17|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[26].r2|dffe_ref:d17                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d18|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[26].r2|dffe_ref:d18                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d19|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[26].r2|dffe_ref:d19                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d1|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[26].r2|dffe_ref:d1                                                                                        ; dffe_ref                     ; work         ;
;          |dffe_ref:d20|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[26].r2|dffe_ref:d20                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d21|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[26].r2|dffe_ref:d21                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d22|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[26].r2|dffe_ref:d22                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d23|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[26].r2|dffe_ref:d23                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d24|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[26].r2|dffe_ref:d24                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d25|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[26].r2|dffe_ref:d25                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d26|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[26].r2|dffe_ref:d26                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d27|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[26].r2|dffe_ref:d27                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d28|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[26].r2|dffe_ref:d28                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d29|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[26].r2|dffe_ref:d29                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d2|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[26].r2|dffe_ref:d2                                                                                        ; dffe_ref                     ; work         ;
;          |dffe_ref:d30|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[26].r2|dffe_ref:d30                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d31|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[26].r2|dffe_ref:d31                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d3|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[26].r2|dffe_ref:d3                                                                                        ; dffe_ref                     ; work         ;
;          |dffe_ref:d4|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[26].r2|dffe_ref:d4                                                                                        ; dffe_ref                     ; work         ;
;          |dffe_ref:d5|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[26].r2|dffe_ref:d5                                                                                        ; dffe_ref                     ; work         ;
;          |dffe_ref:d6|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[26].r2|dffe_ref:d6                                                                                        ; dffe_ref                     ; work         ;
;          |dffe_ref:d7|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[26].r2|dffe_ref:d7                                                                                        ; dffe_ref                     ; work         ;
;          |dffe_ref:d8|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[26].r2|dffe_ref:d8                                                                                        ; dffe_ref                     ; work         ;
;          |dffe_ref:d9|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[26].r2|dffe_ref:d9                                                                                        ; dffe_ref                     ; work         ;
;       |register:genreg2[27].r2|                      ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[27].r2                                                                                                    ; register                     ; work         ;
;          |dffe_ref:d0|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[27].r2|dffe_ref:d0                                                                                        ; dffe_ref                     ; work         ;
;          |dffe_ref:d10|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[27].r2|dffe_ref:d10                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d11|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[27].r2|dffe_ref:d11                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d12|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[27].r2|dffe_ref:d12                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d13|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[27].r2|dffe_ref:d13                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d14|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[27].r2|dffe_ref:d14                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d15|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[27].r2|dffe_ref:d15                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d16|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[27].r2|dffe_ref:d16                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d17|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[27].r2|dffe_ref:d17                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d18|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[27].r2|dffe_ref:d18                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d19|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[27].r2|dffe_ref:d19                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d1|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[27].r2|dffe_ref:d1                                                                                        ; dffe_ref                     ; work         ;
;          |dffe_ref:d20|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[27].r2|dffe_ref:d20                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d21|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[27].r2|dffe_ref:d21                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d22|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[27].r2|dffe_ref:d22                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d23|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[27].r2|dffe_ref:d23                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d24|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[27].r2|dffe_ref:d24                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d25|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[27].r2|dffe_ref:d25                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d26|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[27].r2|dffe_ref:d26                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d27|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[27].r2|dffe_ref:d27                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d28|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[27].r2|dffe_ref:d28                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d29|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[27].r2|dffe_ref:d29                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d2|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[27].r2|dffe_ref:d2                                                                                        ; dffe_ref                     ; work         ;
;          |dffe_ref:d30|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[27].r2|dffe_ref:d30                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d31|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[27].r2|dffe_ref:d31                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d3|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[27].r2|dffe_ref:d3                                                                                        ; dffe_ref                     ; work         ;
;          |dffe_ref:d4|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[27].r2|dffe_ref:d4                                                                                        ; dffe_ref                     ; work         ;
;          |dffe_ref:d5|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[27].r2|dffe_ref:d5                                                                                        ; dffe_ref                     ; work         ;
;          |dffe_ref:d6|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[27].r2|dffe_ref:d6                                                                                        ; dffe_ref                     ; work         ;
;          |dffe_ref:d7|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[27].r2|dffe_ref:d7                                                                                        ; dffe_ref                     ; work         ;
;          |dffe_ref:d8|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[27].r2|dffe_ref:d8                                                                                        ; dffe_ref                     ; work         ;
;          |dffe_ref:d9|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[27].r2|dffe_ref:d9                                                                                        ; dffe_ref                     ; work         ;
;       |register:genreg2[28].r2|                      ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[28].r2                                                                                                    ; register                     ; work         ;
;          |dffe_ref:d0|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[28].r2|dffe_ref:d0                                                                                        ; dffe_ref                     ; work         ;
;          |dffe_ref:d10|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[28].r2|dffe_ref:d10                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d11|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[28].r2|dffe_ref:d11                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d12|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[28].r2|dffe_ref:d12                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d13|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[28].r2|dffe_ref:d13                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d14|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[28].r2|dffe_ref:d14                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d15|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[28].r2|dffe_ref:d15                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d16|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[28].r2|dffe_ref:d16                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d17|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[28].r2|dffe_ref:d17                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d18|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[28].r2|dffe_ref:d18                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d19|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[28].r2|dffe_ref:d19                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d1|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[28].r2|dffe_ref:d1                                                                                        ; dffe_ref                     ; work         ;
;          |dffe_ref:d20|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[28].r2|dffe_ref:d20                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d21|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[28].r2|dffe_ref:d21                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d22|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[28].r2|dffe_ref:d22                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d23|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[28].r2|dffe_ref:d23                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d24|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[28].r2|dffe_ref:d24                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d25|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[28].r2|dffe_ref:d25                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d26|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[28].r2|dffe_ref:d26                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d27|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[28].r2|dffe_ref:d27                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d28|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[28].r2|dffe_ref:d28                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d29|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[28].r2|dffe_ref:d29                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d2|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[28].r2|dffe_ref:d2                                                                                        ; dffe_ref                     ; work         ;
;          |dffe_ref:d30|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[28].r2|dffe_ref:d30                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d31|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[28].r2|dffe_ref:d31                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d3|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[28].r2|dffe_ref:d3                                                                                        ; dffe_ref                     ; work         ;
;          |dffe_ref:d4|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[28].r2|dffe_ref:d4                                                                                        ; dffe_ref                     ; work         ;
;          |dffe_ref:d5|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[28].r2|dffe_ref:d5                                                                                        ; dffe_ref                     ; work         ;
;          |dffe_ref:d6|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[28].r2|dffe_ref:d6                                                                                        ; dffe_ref                     ; work         ;
;          |dffe_ref:d7|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[28].r2|dffe_ref:d7                                                                                        ; dffe_ref                     ; work         ;
;          |dffe_ref:d8|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[28].r2|dffe_ref:d8                                                                                        ; dffe_ref                     ; work         ;
;          |dffe_ref:d9|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg2[28].r2|dffe_ref:d9                                                                                        ; dffe_ref                     ; work         ;
;       |register:genreg3[30].r3|                      ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg3[30].r3                                                                                                    ; register                     ; work         ;
;          |dffe_ref:d0|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg3[30].r3|dffe_ref:d0                                                                                        ; dffe_ref                     ; work         ;
;          |dffe_ref:d10|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg3[30].r3|dffe_ref:d10                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d11|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg3[30].r3|dffe_ref:d11                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d12|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg3[30].r3|dffe_ref:d12                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d13|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg3[30].r3|dffe_ref:d13                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d14|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg3[30].r3|dffe_ref:d14                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d15|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg3[30].r3|dffe_ref:d15                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d16|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg3[30].r3|dffe_ref:d16                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d17|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg3[30].r3|dffe_ref:d17                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d18|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg3[30].r3|dffe_ref:d18                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d19|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg3[30].r3|dffe_ref:d19                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d1|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg3[30].r3|dffe_ref:d1                                                                                        ; dffe_ref                     ; work         ;
;          |dffe_ref:d20|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg3[30].r3|dffe_ref:d20                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d21|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg3[30].r3|dffe_ref:d21                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d22|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg3[30].r3|dffe_ref:d22                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d23|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg3[30].r3|dffe_ref:d23                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d24|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg3[30].r3|dffe_ref:d24                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d25|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg3[30].r3|dffe_ref:d25                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d26|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg3[30].r3|dffe_ref:d26                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d27|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg3[30].r3|dffe_ref:d27                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d28|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg3[30].r3|dffe_ref:d28                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d29|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg3[30].r3|dffe_ref:d29                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d2|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg3[30].r3|dffe_ref:d2                                                                                        ; dffe_ref                     ; work         ;
;          |dffe_ref:d30|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg3[30].r3|dffe_ref:d30                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d31|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg3[30].r3|dffe_ref:d31                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d3|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg3[30].r3|dffe_ref:d3                                                                                        ; dffe_ref                     ; work         ;
;          |dffe_ref:d4|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg3[30].r3|dffe_ref:d4                                                                                        ; dffe_ref                     ; work         ;
;          |dffe_ref:d5|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg3[30].r3|dffe_ref:d5                                                                                        ; dffe_ref                     ; work         ;
;          |dffe_ref:d6|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg3[30].r3|dffe_ref:d6                                                                                        ; dffe_ref                     ; work         ;
;          |dffe_ref:d7|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg3[30].r3|dffe_ref:d7                                                                                        ; dffe_ref                     ; work         ;
;          |dffe_ref:d8|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg3[30].r3|dffe_ref:d8                                                                                        ; dffe_ref                     ; work         ;
;          |dffe_ref:d9|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg3[30].r3|dffe_ref:d9                                                                                        ; dffe_ref                     ; work         ;
;       |register:genreg3[31].r3|                      ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg3[31].r3                                                                                                    ; register                     ; work         ;
;          |dffe_ref:d0|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg3[31].r3|dffe_ref:d0                                                                                        ; dffe_ref                     ; work         ;
;          |dffe_ref:d10|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg3[31].r3|dffe_ref:d10                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d11|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg3[31].r3|dffe_ref:d11                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d12|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg3[31].r3|dffe_ref:d12                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d13|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg3[31].r3|dffe_ref:d13                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d14|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg3[31].r3|dffe_ref:d14                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d15|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg3[31].r3|dffe_ref:d15                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d16|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg3[31].r3|dffe_ref:d16                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d17|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg3[31].r3|dffe_ref:d17                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d18|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg3[31].r3|dffe_ref:d18                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d19|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg3[31].r3|dffe_ref:d19                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d1|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg3[31].r3|dffe_ref:d1                                                                                        ; dffe_ref                     ; work         ;
;          |dffe_ref:d20|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg3[31].r3|dffe_ref:d20                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d21|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg3[31].r3|dffe_ref:d21                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d22|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg3[31].r3|dffe_ref:d22                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d23|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg3[31].r3|dffe_ref:d23                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d24|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg3[31].r3|dffe_ref:d24                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d25|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg3[31].r3|dffe_ref:d25                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d26|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg3[31].r3|dffe_ref:d26                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d27|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg3[31].r3|dffe_ref:d27                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d28|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg3[31].r3|dffe_ref:d28                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d29|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg3[31].r3|dffe_ref:d29                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d2|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg3[31].r3|dffe_ref:d2                                                                                        ; dffe_ref                     ; work         ;
;          |dffe_ref:d30|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg3[31].r3|dffe_ref:d30                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d31|                              ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg3[31].r3|dffe_ref:d31                                                                                       ; dffe_ref                     ; work         ;
;          |dffe_ref:d3|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg3[31].r3|dffe_ref:d3                                                                                        ; dffe_ref                     ; work         ;
;          |dffe_ref:d4|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg3[31].r3|dffe_ref:d4                                                                                        ; dffe_ref                     ; work         ;
;          |dffe_ref:d5|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg3[31].r3|dffe_ref:d5                                                                                        ; dffe_ref                     ; work         ;
;          |dffe_ref:d6|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg3[31].r3|dffe_ref:d6                                                                                        ; dffe_ref                     ; work         ;
;          |dffe_ref:d7|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg3[31].r3|dffe_ref:d7                                                                                        ; dffe_ref                     ; work         ;
;          |dffe_ref:d8|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg3[31].r3|dffe_ref:d8                                                                                        ; dffe_ref                     ; work         ;
;          |dffe_ref:d9|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:genreg3[31].r3|dffe_ref:d9                                                                                        ; dffe_ref                     ; work         ;
;       |register:r21|                                 ; 0 (0)               ; 3 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:r21                                                                                                               ; register                     ; work         ;
;          |dffe_ref:d0|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:r21|dffe_ref:d0                                                                                                   ; dffe_ref                     ; work         ;
;          |dffe_ref:d1|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:r21|dffe_ref:d1                                                                                                   ; dffe_ref                     ; work         ;
;          |dffe_ref:d2|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:r21|dffe_ref:d2                                                                                                   ; dffe_ref                     ; work         ;
;       |register:r29|                                 ; 5 (0)               ; 10 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:r29                                                                                                               ; register                     ; work         ;
;          |dffe_ref:d0|                               ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:r29|dffe_ref:d0                                                                                                   ; dffe_ref                     ; work         ;
;          |dffe_ref:d1|                               ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:r29|dffe_ref:d1                                                                                                   ; dffe_ref                     ; work         ;
;          |dffe_ref:d2|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:r29|dffe_ref:d2                                                                                                   ; dffe_ref                     ; work         ;
;          |dffe_ref:d3|                               ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:r29|dffe_ref:d3                                                                                                   ; dffe_ref                     ; work         ;
;          |dffe_ref:d4|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:r29|dffe_ref:d4                                                                                                   ; dffe_ref                     ; work         ;
;          |dffe_ref:d5|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:r29|dffe_ref:d5                                                                                                   ; dffe_ref                     ; work         ;
;          |dffe_ref:d6|                               ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:r29|dffe_ref:d6                                                                                                   ; dffe_ref                     ; work         ;
;          |dffe_ref:d7|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:r29|dffe_ref:d7                                                                                                   ; dffe_ref                     ; work         ;
;          |dffe_ref:d8|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:r29|dffe_ref:d8                                                                                                   ; dffe_ref                     ; work         ;
;          |dffe_ref:d9|                               ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|register:r29|dffe_ref:d9                                                                                                   ; dffe_ref                     ; work         ;
;    |vga_controller:vga_ins|                          ; 3258 (327)          ; 135 (99)                  ; 2407866     ; 3            ; 1       ; 1         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins                                                                                                                        ; vga_controller               ; work         ;
;       |TargetFindModule:tf_module1|                  ; 73 (3)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|TargetFindModule:tf_module1                                                                                            ; TargetFindModule             ; work         ;
;          |equality:loop1[0].eq1|                     ; 7 (7)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|TargetFindModule:tf_module1|equality:loop1[0].eq1                                                                      ; equality                     ; work         ;
;          |equality:loop1[1].eq1|                     ; 7 (7)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|TargetFindModule:tf_module1|equality:loop1[1].eq1                                                                      ; equality                     ; work         ;
;          |equality:loop1[2].eq1|                     ; 7 (7)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|TargetFindModule:tf_module1|equality:loop1[2].eq1                                                                      ; equality                     ; work         ;
;          |equality:loop1[3].eq1|                     ; 7 (7)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|TargetFindModule:tf_module1|equality:loop1[3].eq1                                                                      ; equality                     ; work         ;
;          |equality:loop1[4].eq1|                     ; 7 (7)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|TargetFindModule:tf_module1|equality:loop1[4].eq1                                                                      ; equality                     ; work         ;
;          |equality:loop1[5].eq1|                     ; 7 (7)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|TargetFindModule:tf_module1|equality:loop1[5].eq1                                                                      ; equality                     ; work         ;
;          |equality:loop1[6].eq1|                     ; 7 (7)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|TargetFindModule:tf_module1|equality:loop1[6].eq1                                                                      ; equality                     ; work         ;
;          |equality:loop1[7].eq1|                     ; 7 (7)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|TargetFindModule:tf_module1|equality:loop1[7].eq1                                                                      ; equality                     ; work         ;
;          |equality:loop1[8].eq1|                     ; 7 (7)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|TargetFindModule:tf_module1|equality:loop1[8].eq1                                                                      ; equality                     ; work         ;
;          |equality:loop1[9].eq1|                     ; 7 (7)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|TargetFindModule:tf_module1|equality:loop1[9].eq1                                                                      ; equality                     ; work         ;
;       |apple_data:apple_data_inst|                   ; 0 (0)               ; 0 (0)                     ; 1008        ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|apple_data:apple_data_inst                                                                                             ; apple_data                   ; work         ;
;          |altsyncram:altsyncram_component|           ; 0 (0)               ; 0 (0)                     ; 1008        ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|apple_data:apple_data_inst|altsyncram:altsyncram_component                                                             ; altsyncram                   ; work         ;
;             |altsyncram_hob1:auto_generated|         ; 0 (0)               ; 0 (0)                     ; 1008        ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|apple_data:apple_data_inst|altsyncram:altsyncram_component|altsyncram_hob1:auto_generated                              ; altsyncram_hob1              ; work         ;
;       |body_data:body_data_inst|                     ; 0 (0)               ; 0 (0)                     ; 1008        ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|body_data:body_data_inst                                                                                               ; body_data                    ; work         ;
;          |altsyncram:altsyncram_component|           ; 0 (0)               ; 0 (0)                     ; 1008        ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|body_data:body_data_inst|altsyncram:altsyncram_component                                                               ; altsyncram                   ; work         ;
;             |altsyncram_dlb1:auto_generated|         ; 0 (0)               ; 0 (0)                     ; 1008        ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|body_data:body_data_inst|altsyncram:altsyncram_component|altsyncram_dlb1:auto_generated                                ; altsyncram_dlb1              ; work         ;
;       |head_data:head_data_inst|                     ; 0 (0)               ; 0 (0)                     ; 1008        ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|head_data:head_data_inst                                                                                               ; head_data                    ; work         ;
;          |altsyncram:altsyncram_component|           ; 0 (0)               ; 0 (0)                     ; 1008        ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|head_data:head_data_inst|altsyncram:altsyncram_component                                                               ; altsyncram                   ; work         ;
;             |altsyncram_hkb1:auto_generated|         ; 0 (0)               ; 0 (0)                     ; 1008        ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|head_data:head_data_inst|altsyncram:altsyncram_component|altsyncram_hkb1:auto_generated                                ; altsyncram_hkb1              ; work         ;
;       |img_data:img_data_inst|                       ; 248 (0)             ; 6 (0)                     ; 2150400     ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|img_data:img_data_inst                                                                                                 ; img_data                     ; work         ;
;          |altsyncram:altsyncram_component|           ; 248 (0)             ; 6 (0)                     ; 2150400     ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component                                                                 ; altsyncram                   ; work         ;
;             |altsyncram_qsb1:auto_generated|         ; 248 (0)             ; 6 (6)                     ; 2150400     ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_qsb1:auto_generated                                  ; altsyncram_qsb1              ; work         ;
;                |decode_aaa:rden_decode|              ; 44 (44)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_qsb1:auto_generated|decode_aaa:rden_decode           ; decode_aaa                   ; work         ;
;                |mux_0pb:mux2|                        ; 204 (204)           ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_qsb1:auto_generated|mux_0pb:mux2                     ; mux_0pb                      ; work         ;
;       |img_index:img_index_inst|                     ; 0 (0)               ; 0 (0)                     ; 2232        ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|img_index:img_index_inst                                                                                               ; img_index                    ; work         ;
;          |altsyncram:altsyncram_component|           ; 0 (0)               ; 0 (0)                     ; 2232        ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|img_index:img_index_inst|altsyncram:altsyncram_component                                                               ; altsyncram                   ; work         ;
;             |altsyncram_1rb1:auto_generated|         ; 0 (0)               ; 0 (0)                     ; 2232        ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|img_index:img_index_inst|altsyncram:altsyncram_component|altsyncram_1rb1:auto_generated                                ; altsyncram_1rb1              ; work         ;
;       |lb:lb_data_inst|                              ; 19 (0)              ; 6 (0)                     ; 243250      ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|lb:lb_data_inst                                                                                                        ; lb                           ; work         ;
;          |altsyncram:altsyncram_component|           ; 19 (0)              ; 6 (0)                     ; 243250      ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|lb:lb_data_inst|altsyncram:altsyncram_component                                                                        ; altsyncram                   ; work         ;
;             |altsyncram_isb1:auto_generated|         ; 19 (0)              ; 6 (6)                     ; 243250      ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|lb:lb_data_inst|altsyncram:altsyncram_component|altsyncram_isb1:auto_generated                                         ; altsyncram_isb1              ; work         ;
;                |decode_h8a:rden_decode|              ; 5 (5)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|lb:lb_data_inst|altsyncram:altsyncram_component|altsyncram_isb1:auto_generated|decode_h8a:rden_decode                  ; decode_h8a                   ; work         ;
;                |mux_8nb:mux2|                        ; 14 (14)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|lb:lb_data_inst|altsyncram:altsyncram_component|altsyncram_isb1:auto_generated|mux_8nb:mux2                            ; mux_8nb                      ; work         ;
;       |lpm_divide:Div0|                              ; 181 (0)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|lpm_divide:Div0                                                                                                        ; lpm_divide                   ; work         ;
;          |lpm_divide_ikm:auto_generated|             ; 181 (0)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|lpm_divide:Div0|lpm_divide_ikm:auto_generated                                                                          ; lpm_divide_ikm               ; work         ;
;             |sign_div_unsign_anh:divider|            ; 181 (0)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider                                              ; sign_div_unsign_anh          ; work         ;
;                |alt_u_div_8af:divider|               ; 181 (181)           ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider                        ; alt_u_div_8af                ; work         ;
;       |lpm_divide:Div1|                              ; 380 (0)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|lpm_divide:Div1                                                                                                        ; lpm_divide                   ; work         ;
;          |lpm_divide_72p:auto_generated|             ; 380 (0)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|lpm_divide:Div1|lpm_divide_72p:auto_generated                                                                          ; lpm_divide_72p               ; work         ;
;             |abs_divider_4dg:divider|                ; 380 (0)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|lpm_divide:Div1|lpm_divide_72p:auto_generated|abs_divider_4dg:divider                                                  ; abs_divider_4dg              ; work         ;
;                |alt_u_div_6af:divider|               ; 380 (380)           ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|lpm_divide:Div1|lpm_divide_72p:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider                            ; alt_u_div_6af                ; work         ;
;       |lpm_divide:Div2|                              ; 380 (0)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|lpm_divide:Div2                                                                                                        ; lpm_divide                   ; work         ;
;          |lpm_divide_62p:auto_generated|             ; 380 (0)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|lpm_divide:Div2|lpm_divide_62p:auto_generated                                                                          ; lpm_divide_62p               ; work         ;
;             |abs_divider_4dg:divider|                ; 380 (0)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|lpm_divide:Div2|lpm_divide_62p:auto_generated|abs_divider_4dg:divider                                                  ; abs_divider_4dg              ; work         ;
;                |alt_u_div_6af:divider|               ; 380 (380)           ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|lpm_divide:Div2|lpm_divide_62p:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider                            ; alt_u_div_6af                ; work         ;
;       |lpm_divide:Mod0|                              ; 312 (0)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|lpm_divide:Mod0                                                                                                        ; lpm_divide                   ; work         ;
;          |lpm_divide_lcm:auto_generated|             ; 312 (0)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|lpm_divide:Mod0|lpm_divide_lcm:auto_generated                                                                          ; lpm_divide_lcm               ; work         ;
;             |sign_div_unsign_anh:divider|            ; 312 (0)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|lpm_divide:Mod0|lpm_divide_lcm:auto_generated|sign_div_unsign_anh:divider                                              ; sign_div_unsign_anh          ; work         ;
;                |alt_u_div_8af:divider|               ; 312 (312)           ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|lpm_divide:Mod0|lpm_divide_lcm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider                        ; alt_u_div_8af                ; work         ;
;       |lpm_divide:Mod1|                              ; 111 (0)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|lpm_divide:Mod1                                                                                                        ; lpm_divide                   ; work         ;
;          |lpm_divide_poo:auto_generated|             ; 111 (0)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|lpm_divide:Mod1|lpm_divide_poo:auto_generated                                                                          ; lpm_divide_poo               ; work         ;
;             |abs_divider_hbg:divider|                ; 111 (0)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|lpm_divide:Mod1|lpm_divide_poo:auto_generated|abs_divider_hbg:divider                                                  ; abs_divider_hbg              ; work         ;
;                |alt_u_div_07f:divider|               ; 111 (111)           ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|lpm_divide:Mod1|lpm_divide_poo:auto_generated|abs_divider_hbg:divider|alt_u_div_07f:divider                            ; alt_u_div_07f                ; work         ;
;       |lpm_divide:Mod2|                              ; 111 (0)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|lpm_divide:Mod2                                                                                                        ; lpm_divide                   ; work         ;
;          |lpm_divide_qoo:auto_generated|             ; 111 (0)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|lpm_divide:Mod2|lpm_divide_qoo:auto_generated                                                                          ; lpm_divide_qoo               ; work         ;
;             |abs_divider_ibg:divider|                ; 111 (0)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|lpm_divide:Mod2|lpm_divide_qoo:auto_generated|abs_divider_ibg:divider                                                  ; abs_divider_ibg              ; work         ;
;                |alt_u_div_17f:divider|               ; 111 (111)           ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|lpm_divide:Mod2|lpm_divide_qoo:auto_generated|abs_divider_ibg:divider|alt_u_div_17f:divider                            ; alt_u_div_17f                ; work         ;
;       |lpm_divide:Mod3|                              ; 917 (0)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|lpm_divide:Mod3                                                                                                        ; lpm_divide                   ; work         ;
;          |lpm_divide_fqo:auto_generated|             ; 917 (0)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|lpm_divide:Mod3|lpm_divide_fqo:auto_generated                                                                          ; lpm_divide_fqo               ; work         ;
;             |abs_divider_7dg:divider|                ; 917 (32)            ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|lpm_divide:Mod3|lpm_divide_fqo:auto_generated|abs_divider_7dg:divider                                                  ; abs_divider_7dg              ; work         ;
;                |alt_u_div_caf:divider|               ; 828 (828)           ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|lpm_divide:Mod3|lpm_divide_fqo:auto_generated|abs_divider_7dg:divider|alt_u_div_caf:divider                            ; alt_u_div_caf                ; work         ;
;                |lpm_abs_i0a:my_abs_num|              ; 57 (57)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|lpm_divide:Mod3|lpm_divide_fqo:auto_generated|abs_divider_7dg:divider|lpm_abs_i0a:my_abs_num                           ; lpm_abs_i0a                  ; work         ;
;       |lpm_divide:Mod4|                              ; 106 (0)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|lpm_divide:Mod4                                                                                                        ; lpm_divide                   ; work         ;
;          |lpm_divide_roo:auto_generated|             ; 106 (0)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|lpm_divide:Mod4|lpm_divide_roo:auto_generated                                                                          ; lpm_divide_roo               ; work         ;
;             |abs_divider_jbg:divider|                ; 106 (0)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|lpm_divide:Mod4|lpm_divide_roo:auto_generated|abs_divider_jbg:divider                                                  ; abs_divider_jbg              ; work         ;
;                |alt_u_div_47f:divider|               ; 106 (106)           ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|lpm_divide:Mod4|lpm_divide_roo:auto_generated|abs_divider_jbg:divider|alt_u_div_47f:divider                            ; alt_u_div_47f                ; work         ;
;       |lpm_mult:Mult0|                               ; 14 (0)              ; 0 (0)                     ; 0           ; 3            ; 1       ; 1         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|lpm_mult:Mult0                                                                                                         ; lpm_mult                     ; work         ;
;          |mult_a8t:auto_generated|                   ; 14 (14)             ; 0 (0)                     ; 0           ; 3            ; 1       ; 1         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|lpm_mult:Mult0|mult_a8t:auto_generated                                                                                 ; mult_a8t                     ; work         ;
;       |lpm_mult:Mult1|                               ; 35 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|lpm_mult:Mult1                                                                                                         ; lpm_mult                     ; work         ;
;          |multcore:mult_core|                        ; 35 (16)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|lpm_mult:Mult1|multcore:mult_core                                                                                      ; multcore                     ; work         ;
;             |mpar_add:padder|                        ; 19 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder                                                                      ; mpar_add                     ; work         ;
;                |lpm_add_sub:adder[0]|                ; 10 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; lpm_add_sub                  ; work         ;
;                   |add_sub_i9h:auto_generated|       ; 10 (10)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_i9h:auto_generated                      ; add_sub_i9h                  ; work         ;
;                |mpar_add:sub_par_add|                ; 9 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; mpar_add                     ; work         ;
;                   |lpm_add_sub:adder[0]|             ; 9 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; lpm_add_sub                  ; work         ;
;                      |add_sub_gkh:auto_generated|    ; 9 (9)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated ; add_sub_gkh                  ; work         ;
;       |nine_data:nine_data_inst|                     ; 0 (0)               ; 0 (0)                     ; 8960        ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|nine_data:nine_data_inst                                                                                               ; nine_data                    ; work         ;
;          |altsyncram:altsyncram_component|           ; 0 (0)               ; 0 (0)                     ; 8960        ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|nine_data:nine_data_inst|altsyncram:altsyncram_component                                                               ; altsyncram                   ; work         ;
;             |altsyncram_abb1:auto_generated|         ; 0 (0)               ; 0 (0)                     ; 8960        ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|nine_data:nine_data_inst|altsyncram:altsyncram_component|altsyncram_abb1:auto_generated                                ; altsyncram_abb1              ; work         ;
;       |video_sync_generator:LTM_ins|                 ; 44 (44)             ; 24 (24)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|video_sync_generator:LTM_ins                                                                                           ; video_sync_generator         ; work         ;
+------------------------------------------------------+---------------------+---------------------------+-------------+--------------+---------+-----------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis RAM Summary                                                                                                                                                                                                            ;
+-----------------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+---------+--------------------+
; Name                                                                                                                        ; Type ; Mode        ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size    ; MIF                ;
+-----------------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+---------+--------------------+
; dmem:my_dmem|altsyncram:altsyncram_component|altsyncram_8vc1:auto_generated|ALTSYNCRAM                                      ; AUTO ; Single Port ; 4096         ; 32           ; --           ; --           ; 131072  ; dmem.mif           ;
; imem:my_imem|altsyncram:altsyncram_component|altsyncram_cp81:auto_generated|ALTSYNCRAM                                      ; AUTO ; ROM         ; 4096         ; 32           ; --           ; --           ; 131072  ; snake.mif          ;
; vga_controller:vga_ins|apple_data:apple_data_inst|altsyncram:altsyncram_component|altsyncram_hob1:auto_generated|ALTSYNCRAM ; M9K  ; ROM         ; 144          ; 7            ; --           ; --           ; 1008    ; apple.mif          ;
; vga_controller:vga_ins|body_data:body_data_inst|altsyncram:altsyncram_component|altsyncram_dlb1:auto_generated|ALTSYNCRAM   ; M9K  ; ROM         ; 144          ; 7            ; --           ; --           ; 1008    ; body.mif           ;
; vga_controller:vga_ins|head_data:head_data_inst|altsyncram:altsyncram_component|altsyncram_hkb1:auto_generated|ALTSYNCRAM   ; M9K  ; ROM         ; 144          ; 7            ; --           ; --           ; 1008    ; head.mif           ;
; vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_qsb1:auto_generated|ALTSYNCRAM     ; M9K  ; ROM         ; 307200       ; 7            ; --           ; --           ; 2150400 ; board.mif          ;
; vga_controller:vga_ins|img_index:img_index_inst|altsyncram:altsyncram_component|altsyncram_1rb1:auto_generated|ALTSYNCRAM   ; M9K  ; ROM         ; 93           ; 24           ; --           ; --           ; 2232    ; colors.mif         ;
; vga_controller:vga_ins|lb:lb_data_inst|altsyncram:altsyncram_component|altsyncram_isb1:auto_generated|ALTSYNCRAM            ; M9K  ; ROM         ; 34750        ; 8            ; --           ; --           ; 278000  ; ../leaderboard.mif ;
; vga_controller:vga_ins|nine_data:nine_data_inst|altsyncram:altsyncram_component|altsyncram_abb1:auto_generated|ALTSYNCRAM   ; M9K  ; ROM         ; 1280         ; 7            ; --           ; --           ; 8960    ; 9.mif              ;
+-----------------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+---------+--------------------+


+-----------------------------------------------------+
; Analysis & Synthesis DSP Block Usage Summary        ;
+---------------------------------------+-------------+
; Statistic                             ; Number Used ;
+---------------------------------------+-------------+
; Simple Multipliers (9-bit)            ; 1           ;
; Simple Multipliers (18-bit)           ; 1           ;
; Embedded Multiplier Blocks            ; --          ;
; Embedded Multiplier 9-bit elements    ; 3           ;
; Signed Embedded Multipliers           ; 1           ;
; Unsigned Embedded Multipliers         ; 0           ;
; Mixed Sign Embedded Multipliers       ; 1           ;
; Variable Sign Embedded Multipliers    ; 0           ;
; Dedicated Input Shift Register Chains ; 0           ;
+---------------------------------------+-------------+
Note: number of Embedded Multiplier Blocks used is only available after a successful fit.


+----------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis IP Cores Summary                                                                    ;
+--------+--------------+---------+--------------+--------------+------------------------+-----------------+
; Vendor ; IP Core Name ; Version ; Release Date ; License Type ; Entity Instance        ; IP Include File ;
+--------+--------------+---------+--------------+--------------+------------------------+-----------------+
; Altera ; ALTPLL       ; 13.1    ; N/A          ; N/A          ; |skeleton|pll:div      ; pll.v           ;
; Altera ; RAM: 1-PORT  ; 13.1    ; N/A          ; N/A          ; |skeleton|dmem:my_dmem ; dmem.v          ;
; Altera ; ROM: 1-PORT  ; 13.1    ; N/A          ; N/A          ; |skeleton|imem:my_imem ; imem.v          ;
+--------+--------------+---------+--------------+--------------+------------------------+-----------------+


Encoding Type:  One-Hot
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |skeleton|PS2_Interface:myps2|PS2_Controller:PS2|s_ps2_transceiver                                                                                                                                                                           ;
+--------------------------------------------+--------------------------------------------+-------------------------------------------+---------------------------------------+------------------------------------+-------------------------------------------+
; Name                                       ; s_ps2_transceiver.PS2_STATE_3_END_TRANSFER ; s_ps2_transceiver.PS2_STATE_2_COMMAND_OUT ; s_ps2_transceiver.PS2_STATE_1_DATA_IN ; s_ps2_transceiver.PS2_STATE_0_IDLE ; s_ps2_transceiver.PS2_STATE_4_END_DELAYED ;
+--------------------------------------------+--------------------------------------------+-------------------------------------------+---------------------------------------+------------------------------------+-------------------------------------------+
; s_ps2_transceiver.PS2_STATE_0_IDLE         ; 0                                          ; 0                                         ; 0                                     ; 0                                  ; 0                                         ;
; s_ps2_transceiver.PS2_STATE_1_DATA_IN      ; 0                                          ; 0                                         ; 1                                     ; 1                                  ; 0                                         ;
; s_ps2_transceiver.PS2_STATE_2_COMMAND_OUT  ; 0                                          ; 1                                         ; 0                                     ; 1                                  ; 0                                         ;
; s_ps2_transceiver.PS2_STATE_3_END_TRANSFER ; 1                                          ; 0                                         ; 0                                     ; 1                                  ; 0                                         ;
; s_ps2_transceiver.PS2_STATE_4_END_DELAYED  ; 0                                          ; 0                                         ; 0                                     ; 1                                  ; 1                                         ;
+--------------------------------------------+--------------------------------------------+-------------------------------------------+---------------------------------------+------------------------------------+-------------------------------------------+


Encoding Type:  One-Hot
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |skeleton|PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|s_ps2_transmitter                                                                                                                                                                                                                                                                                                                        ;
+------------------------------------------------------+--------------------------------------------------+------------------------------------------------+-----------------------------------------------+-------------------------------------------------+---------------------------------------------+----------------------------------------------+------------------------------------------------------+------------------------------------+
; Name                                                 ; s_ps2_transmitter.PS2_STATE_7_TRANSMISSION_ERROR ; s_ps2_transmitter.PS2_STATE_6_COMMAND_WAS_SENT ; s_ps2_transmitter.PS2_STATE_5_RECEIVE_ACK_BIT ; s_ps2_transmitter.PS2_STATE_4_TRANSMIT_STOP_BIT ; s_ps2_transmitter.PS2_STATE_3_TRANSMIT_DATA ; s_ps2_transmitter.PS2_STATE_2_WAIT_FOR_CLOCK ; s_ps2_transmitter.PS2_STATE_1_INITIATE_COMMUNICATION ; s_ps2_transmitter.PS2_STATE_0_IDLE ;
+------------------------------------------------------+--------------------------------------------------+------------------------------------------------+-----------------------------------------------+-------------------------------------------------+---------------------------------------------+----------------------------------------------+------------------------------------------------------+------------------------------------+
; s_ps2_transmitter.PS2_STATE_0_IDLE                   ; 0                                                ; 0                                              ; 0                                             ; 0                                               ; 0                                           ; 0                                            ; 0                                                    ; 0                                  ;
; s_ps2_transmitter.PS2_STATE_1_INITIATE_COMMUNICATION ; 0                                                ; 0                                              ; 0                                             ; 0                                               ; 0                                           ; 0                                            ; 1                                                    ; 1                                  ;
; s_ps2_transmitter.PS2_STATE_2_WAIT_FOR_CLOCK         ; 0                                                ; 0                                              ; 0                                             ; 0                                               ; 0                                           ; 1                                            ; 0                                                    ; 1                                  ;
; s_ps2_transmitter.PS2_STATE_3_TRANSMIT_DATA          ; 0                                                ; 0                                              ; 0                                             ; 0                                               ; 1                                           ; 0                                            ; 0                                                    ; 1                                  ;
; s_ps2_transmitter.PS2_STATE_4_TRANSMIT_STOP_BIT      ; 0                                                ; 0                                              ; 0                                             ; 1                                               ; 0                                           ; 0                                            ; 0                                                    ; 1                                  ;
; s_ps2_transmitter.PS2_STATE_5_RECEIVE_ACK_BIT        ; 0                                                ; 0                                              ; 1                                             ; 0                                               ; 0                                           ; 0                                            ; 0                                                    ; 1                                  ;
; s_ps2_transmitter.PS2_STATE_6_COMMAND_WAS_SENT       ; 0                                                ; 1                                              ; 0                                             ; 0                                               ; 0                                           ; 0                                            ; 0                                                    ; 1                                  ;
; s_ps2_transmitter.PS2_STATE_7_TRANSMISSION_ERROR     ; 1                                                ; 0                                              ; 0                                             ; 0                                               ; 0                                           ; 0                                            ; 0                                                    ; 1                                  ;
+------------------------------------------------------+--------------------------------------------------+------------------------------------------------+-----------------------------------------------+-------------------------------------------------+---------------------------------------------+----------------------------------------------+------------------------------------------------------+------------------------------------+


Encoding Type:  One-Hot
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |skeleton|PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Data_In:PS2_Data_In|s_ps2_receiver                                                                                                                      ;
+------------------------------------------+--------------------------------------+------------------------------------+------------------------------------------+---------------------------------+------------------------------------+
; Name                                     ; s_ps2_receiver.PS2_STATE_3_PARITY_IN ; s_ps2_receiver.PS2_STATE_2_DATA_IN ; s_ps2_receiver.PS2_STATE_1_WAIT_FOR_DATA ; s_ps2_receiver.PS2_STATE_0_IDLE ; s_ps2_receiver.PS2_STATE_4_STOP_IN ;
+------------------------------------------+--------------------------------------+------------------------------------+------------------------------------------+---------------------------------+------------------------------------+
; s_ps2_receiver.PS2_STATE_0_IDLE          ; 0                                    ; 0                                  ; 0                                        ; 0                               ; 0                                  ;
; s_ps2_receiver.PS2_STATE_1_WAIT_FOR_DATA ; 0                                    ; 0                                  ; 1                                        ; 1                               ; 0                                  ;
; s_ps2_receiver.PS2_STATE_2_DATA_IN       ; 0                                    ; 1                                  ; 0                                        ; 1                               ; 0                                  ;
; s_ps2_receiver.PS2_STATE_3_PARITY_IN     ; 1                                    ; 0                                  ; 0                                        ; 1                               ; 0                                  ;
; s_ps2_receiver.PS2_STATE_4_STOP_IN       ; 0                                    ; 0                                  ; 0                                        ; 1                               ; 1                                  ;
+------------------------------------------+--------------------------------------+------------------------------------+------------------------------------------+---------------------------------+------------------------------------+


+---------------------------------------------------------------------------------------------------+
; User-Specified and Inferred Latches                                                               ;
+----------------------------------------------------+---------------------+------------------------+
; Latch Name                                         ; Latch Enable Signal ; Free of Timing Hazards ;
+----------------------------------------------------+---------------------+------------------------+
; move1[0]                                           ; GND                 ; yes                    ;
; move1[1]                                           ; GND                 ; yes                    ;
; move1[2]                                           ; GND                 ; yes                    ;
; Number of user-specified and inferred latches = 3  ;                     ;                        ;
+----------------------------------------------------+---------------------+------------------------+
Note: All latches listed above may not be present at the end of synthesis due to various synthesis optimizations.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Registers Removed During Synthesis                                                                                                                                                                                                                  ;
+---------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+
; Register name                                                                                                                         ; Reason for Removal                                                                                          ;
+---------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+
; processor:my_processor|latch_xm:latch_xm1|register:rStatus|dffe_ref:d31|q                                                             ; Stuck at GND due to stuck port data_in                                                                      ;
; processor:my_processor|latch_xm:latch_xm1|register:rStatus|dffe_ref:d30|q                                                             ; Stuck at GND due to stuck port data_in                                                                      ;
; processor:my_processor|latch_xm:latch_xm1|register:rStatus|dffe_ref:d29|q                                                             ; Stuck at GND due to stuck port data_in                                                                      ;
; processor:my_processor|latch_xm:latch_xm1|register:rStatus|dffe_ref:d28|q                                                             ; Stuck at GND due to stuck port data_in                                                                      ;
; processor:my_processor|latch_xm:latch_xm1|register:rStatus|dffe_ref:d27|q                                                             ; Stuck at GND due to stuck port data_in                                                                      ;
; processor:my_processor|latch_xm:latch_xm1|register:rStatus|dffe_ref:d26|q                                                             ; Stuck at GND due to stuck port data_in                                                                      ;
; processor:my_processor|latch_xm:latch_xm1|register:rStatus|dffe_ref:d25|q                                                             ; Stuck at GND due to stuck port data_in                                                                      ;
; processor:my_processor|latch_xm:latch_xm1|register:rStatus|dffe_ref:d24|q                                                             ; Stuck at GND due to stuck port data_in                                                                      ;
; processor:my_processor|latch_xm:latch_xm1|register:rStatus|dffe_ref:d23|q                                                             ; Stuck at GND due to stuck port data_in                                                                      ;
; processor:my_processor|latch_xm:latch_xm1|register:rStatus|dffe_ref:d22|q                                                             ; Stuck at GND due to stuck port data_in                                                                      ;
; processor:my_processor|latch_xm:latch_xm1|register:rStatus|dffe_ref:d21|q                                                             ; Stuck at GND due to stuck port data_in                                                                      ;
; processor:my_processor|latch_xm:latch_xm1|register:rStatus|dffe_ref:d20|q                                                             ; Stuck at GND due to stuck port data_in                                                                      ;
; processor:my_processor|latch_xm:latch_xm1|register:rStatus|dffe_ref:d19|q                                                             ; Stuck at GND due to stuck port data_in                                                                      ;
; processor:my_processor|latch_xm:latch_xm1|register:rStatus|dffe_ref:d18|q                                                             ; Stuck at GND due to stuck port data_in                                                                      ;
; processor:my_processor|latch_xm:latch_xm1|register:rStatus|dffe_ref:d17|q                                                             ; Stuck at GND due to stuck port data_in                                                                      ;
; processor:my_processor|latch_xm:latch_xm1|register:rStatus|dffe_ref:d16|q                                                             ; Stuck at GND due to stuck port data_in                                                                      ;
; processor:my_processor|latch_xm:latch_xm1|register:rStatus|dffe_ref:d15|q                                                             ; Stuck at GND due to stuck port data_in                                                                      ;
; processor:my_processor|latch_xm:latch_xm1|register:rStatus|dffe_ref:d14|q                                                             ; Stuck at GND due to stuck port data_in                                                                      ;
; processor:my_processor|latch_xm:latch_xm1|register:rStatus|dffe_ref:d13|q                                                             ; Stuck at GND due to stuck port data_in                                                                      ;
; processor:my_processor|latch_xm:latch_xm1|register:rStatus|dffe_ref:d12|q                                                             ; Stuck at GND due to stuck port data_in                                                                      ;
; processor:my_processor|latch_xm:latch_xm1|register:rStatus|dffe_ref:d11|q                                                             ; Stuck at GND due to stuck port data_in                                                                      ;
; processor:my_processor|latch_xm:latch_xm1|register:rStatus|dffe_ref:d10|q                                                             ; Stuck at GND due to stuck port data_in                                                                      ;
; processor:my_processor|latch_xm:latch_xm1|register:rStatus|dffe_ref:d9|q                                                              ; Stuck at GND due to stuck port data_in                                                                      ;
; processor:my_processor|latch_xm:latch_xm1|register:rStatus|dffe_ref:d8|q                                                              ; Stuck at GND due to stuck port data_in                                                                      ;
; processor:my_processor|latch_xm:latch_xm1|register:rStatus|dffe_ref:d7|q                                                              ; Stuck at GND due to stuck port data_in                                                                      ;
; processor:my_processor|latch_xm:latch_xm1|register:rStatus|dffe_ref:d6|q                                                              ; Stuck at GND due to stuck port data_in                                                                      ;
; processor:my_processor|latch_xm:latch_xm1|register:rStatus|dffe_ref:d5|q                                                              ; Stuck at GND due to stuck port data_in                                                                      ;
; processor:my_processor|latch_xm:latch_xm1|register:rStatus|dffe_ref:d4|q                                                              ; Stuck at GND due to stuck port data_in                                                                      ;
; processor:my_processor|latch_xm:latch_xm1|register:rStatus|dffe_ref:d3|q                                                              ; Stuck at GND due to stuck port data_in                                                                      ;
; regfile:my_regfile|register:r21|dffe_ref:d31|q                                                                                        ; Stuck at GND due to stuck port data_in                                                                      ;
; regfile:my_regfile|register:r21|dffe_ref:d30|q                                                                                        ; Stuck at GND due to stuck port data_in                                                                      ;
; regfile:my_regfile|register:r21|dffe_ref:d29|q                                                                                        ; Stuck at GND due to stuck port data_in                                                                      ;
; regfile:my_regfile|register:r21|dffe_ref:d28|q                                                                                        ; Stuck at GND due to stuck port data_in                                                                      ;
; regfile:my_regfile|register:r21|dffe_ref:d27|q                                                                                        ; Stuck at GND due to stuck port data_in                                                                      ;
; regfile:my_regfile|register:r21|dffe_ref:d26|q                                                                                        ; Stuck at GND due to stuck port data_in                                                                      ;
; regfile:my_regfile|register:r21|dffe_ref:d25|q                                                                                        ; Stuck at GND due to stuck port data_in                                                                      ;
; regfile:my_regfile|register:r21|dffe_ref:d24|q                                                                                        ; Stuck at GND due to stuck port data_in                                                                      ;
; regfile:my_regfile|register:r21|dffe_ref:d23|q                                                                                        ; Stuck at GND due to stuck port data_in                                                                      ;
; regfile:my_regfile|register:r21|dffe_ref:d22|q                                                                                        ; Stuck at GND due to stuck port data_in                                                                      ;
; regfile:my_regfile|register:r21|dffe_ref:d21|q                                                                                        ; Stuck at GND due to stuck port data_in                                                                      ;
; regfile:my_regfile|register:r21|dffe_ref:d20|q                                                                                        ; Stuck at GND due to stuck port data_in                                                                      ;
; regfile:my_regfile|register:r21|dffe_ref:d19|q                                                                                        ; Stuck at GND due to stuck port data_in                                                                      ;
; regfile:my_regfile|register:r21|dffe_ref:d18|q                                                                                        ; Stuck at GND due to stuck port data_in                                                                      ;
; regfile:my_regfile|register:r21|dffe_ref:d17|q                                                                                        ; Stuck at GND due to stuck port data_in                                                                      ;
; regfile:my_regfile|register:r21|dffe_ref:d16|q                                                                                        ; Stuck at GND due to stuck port data_in                                                                      ;
; regfile:my_regfile|register:r21|dffe_ref:d15|q                                                                                        ; Stuck at GND due to stuck port data_in                                                                      ;
; regfile:my_regfile|register:r21|dffe_ref:d14|q                                                                                        ; Stuck at GND due to stuck port data_in                                                                      ;
; regfile:my_regfile|register:r21|dffe_ref:d13|q                                                                                        ; Stuck at GND due to stuck port data_in                                                                      ;
; regfile:my_regfile|register:r21|dffe_ref:d12|q                                                                                        ; Stuck at GND due to stuck port data_in                                                                      ;
; regfile:my_regfile|register:r21|dffe_ref:d11|q                                                                                        ; Stuck at GND due to stuck port data_in                                                                      ;
; regfile:my_regfile|register:r21|dffe_ref:d10|q                                                                                        ; Stuck at GND due to stuck port data_in                                                                      ;
; regfile:my_regfile|register:r21|dffe_ref:d9|q                                                                                         ; Stuck at GND due to stuck port data_in                                                                      ;
; regfile:my_regfile|register:r21|dffe_ref:d8|q                                                                                         ; Stuck at GND due to stuck port data_in                                                                      ;
; regfile:my_regfile|register:r21|dffe_ref:d7|q                                                                                         ; Stuck at GND due to stuck port data_in                                                                      ;
; regfile:my_regfile|register:r21|dffe_ref:d6|q                                                                                         ; Stuck at GND due to stuck port data_in                                                                      ;
; regfile:my_regfile|register:r21|dffe_ref:d5|q                                                                                         ; Stuck at GND due to stuck port data_in                                                                      ;
; regfile:my_regfile|register:r21|dffe_ref:d4|q                                                                                         ; Stuck at GND due to stuck port data_in                                                                      ;
; regfile:my_regfile|register:r21|dffe_ref:d3|q                                                                                         ; Stuck at GND due to stuck port data_in                                                                      ;
; regfile:my_regfile|register:r0|dffe_ref:d31|q                                                                                         ; Stuck at GND due to stuck port clock_enable                                                                 ;
; regfile:my_regfile|register:r0|dffe_ref:d30|q                                                                                         ; Stuck at GND due to stuck port clock_enable                                                                 ;
; regfile:my_regfile|register:r0|dffe_ref:d29|q                                                                                         ; Stuck at GND due to stuck port clock_enable                                                                 ;
; regfile:my_regfile|register:r0|dffe_ref:d28|q                                                                                         ; Stuck at GND due to stuck port clock_enable                                                                 ;
; regfile:my_regfile|register:r0|dffe_ref:d27|q                                                                                         ; Stuck at GND due to stuck port clock_enable                                                                 ;
; regfile:my_regfile|register:r0|dffe_ref:d26|q                                                                                         ; Stuck at GND due to stuck port clock_enable                                                                 ;
; regfile:my_regfile|register:r0|dffe_ref:d25|q                                                                                         ; Stuck at GND due to stuck port clock_enable                                                                 ;
; regfile:my_regfile|register:r0|dffe_ref:d24|q                                                                                         ; Stuck at GND due to stuck port clock_enable                                                                 ;
; regfile:my_regfile|register:r0|dffe_ref:d23|q                                                                                         ; Stuck at GND due to stuck port clock_enable                                                                 ;
; regfile:my_regfile|register:r0|dffe_ref:d22|q                                                                                         ; Stuck at GND due to stuck port clock_enable                                                                 ;
; regfile:my_regfile|register:r0|dffe_ref:d21|q                                                                                         ; Stuck at GND due to stuck port clock_enable                                                                 ;
; regfile:my_regfile|register:r0|dffe_ref:d20|q                                                                                         ; Stuck at GND due to stuck port clock_enable                                                                 ;
; regfile:my_regfile|register:r0|dffe_ref:d19|q                                                                                         ; Stuck at GND due to stuck port clock_enable                                                                 ;
; regfile:my_regfile|register:r0|dffe_ref:d18|q                                                                                         ; Stuck at GND due to stuck port clock_enable                                                                 ;
; regfile:my_regfile|register:r0|dffe_ref:d17|q                                                                                         ; Stuck at GND due to stuck port clock_enable                                                                 ;
; regfile:my_regfile|register:r0|dffe_ref:d16|q                                                                                         ; Stuck at GND due to stuck port clock_enable                                                                 ;
; regfile:my_regfile|register:r0|dffe_ref:d15|q                                                                                         ; Stuck at GND due to stuck port clock_enable                                                                 ;
; regfile:my_regfile|register:r0|dffe_ref:d14|q                                                                                         ; Stuck at GND due to stuck port clock_enable                                                                 ;
; regfile:my_regfile|register:r0|dffe_ref:d13|q                                                                                         ; Stuck at GND due to stuck port clock_enable                                                                 ;
; regfile:my_regfile|register:r0|dffe_ref:d12|q                                                                                         ; Stuck at GND due to stuck port clock_enable                                                                 ;
; regfile:my_regfile|register:r0|dffe_ref:d11|q                                                                                         ; Stuck at GND due to stuck port clock_enable                                                                 ;
; regfile:my_regfile|register:r0|dffe_ref:d10|q                                                                                         ; Stuck at GND due to stuck port clock_enable                                                                 ;
; regfile:my_regfile|register:r0|dffe_ref:d9|q                                                                                          ; Stuck at GND due to stuck port clock_enable                                                                 ;
; regfile:my_regfile|register:r0|dffe_ref:d8|q                                                                                          ; Stuck at GND due to stuck port clock_enable                                                                 ;
; regfile:my_regfile|register:r0|dffe_ref:d7|q                                                                                          ; Stuck at GND due to stuck port clock_enable                                                                 ;
; regfile:my_regfile|register:r0|dffe_ref:d6|q                                                                                          ; Stuck at GND due to stuck port clock_enable                                                                 ;
; regfile:my_regfile|register:r0|dffe_ref:d5|q                                                                                          ; Stuck at GND due to stuck port clock_enable                                                                 ;
; regfile:my_regfile|register:r0|dffe_ref:d4|q                                                                                          ; Stuck at GND due to stuck port clock_enable                                                                 ;
; regfile:my_regfile|register:r0|dffe_ref:d3|q                                                                                          ; Stuck at GND due to stuck port clock_enable                                                                 ;
; regfile:my_regfile|register:r0|dffe_ref:d2|q                                                                                          ; Stuck at GND due to stuck port clock_enable                                                                 ;
; regfile:my_regfile|register:r0|dffe_ref:d1|q                                                                                          ; Stuck at GND due to stuck port clock_enable                                                                 ;
; regfile:my_regfile|register:r0|dffe_ref:d0|q                                                                                          ; Stuck at GND due to stuck port clock_enable                                                                 ;
; linear_rng:lr1|random[10..31]                                                                                                         ; Stuck at GND due to stuck port data_in                                                                      ;
; processor:my_processor|latch_mw:latch_mw1|register:rStatus|dffe_ref:d31|q                                                             ; Stuck at GND due to stuck port data_in                                                                      ;
; processor:my_processor|latch_mw:latch_mw1|register:rStatus|dffe_ref:d30|q                                                             ; Stuck at GND due to stuck port data_in                                                                      ;
; processor:my_processor|latch_mw:latch_mw1|register:rStatus|dffe_ref:d29|q                                                             ; Stuck at GND due to stuck port data_in                                                                      ;
; processor:my_processor|latch_mw:latch_mw1|register:rStatus|dffe_ref:d28|q                                                             ; Stuck at GND due to stuck port data_in                                                                      ;
; processor:my_processor|latch_mw:latch_mw1|register:rStatus|dffe_ref:d27|q                                                             ; Stuck at GND due to stuck port data_in                                                                      ;
; processor:my_processor|latch_mw:latch_mw1|register:rStatus|dffe_ref:d26|q                                                             ; Stuck at GND due to stuck port data_in                                                                      ;
; processor:my_processor|latch_mw:latch_mw1|register:rStatus|dffe_ref:d25|q                                                             ; Stuck at GND due to stuck port data_in                                                                      ;
; processor:my_processor|latch_mw:latch_mw1|register:rStatus|dffe_ref:d24|q                                                             ; Stuck at GND due to stuck port data_in                                                                      ;
; processor:my_processor|latch_mw:latch_mw1|register:rStatus|dffe_ref:d23|q                                                             ; Stuck at GND due to stuck port data_in                                                                      ;
; processor:my_processor|latch_mw:latch_mw1|register:rStatus|dffe_ref:d22|q                                                             ; Stuck at GND due to stuck port data_in                                                                      ;
; processor:my_processor|latch_mw:latch_mw1|register:rStatus|dffe_ref:d21|q                                                             ; Stuck at GND due to stuck port data_in                                                                      ;
; processor:my_processor|latch_mw:latch_mw1|register:rStatus|dffe_ref:d20|q                                                             ; Stuck at GND due to stuck port data_in                                                                      ;
; processor:my_processor|latch_mw:latch_mw1|register:rStatus|dffe_ref:d19|q                                                             ; Stuck at GND due to stuck port data_in                                                                      ;
; processor:my_processor|latch_mw:latch_mw1|register:rStatus|dffe_ref:d18|q                                                             ; Stuck at GND due to stuck port data_in                                                                      ;
; processor:my_processor|latch_mw:latch_mw1|register:rStatus|dffe_ref:d17|q                                                             ; Stuck at GND due to stuck port data_in                                                                      ;
; processor:my_processor|latch_mw:latch_mw1|register:rStatus|dffe_ref:d16|q                                                             ; Stuck at GND due to stuck port data_in                                                                      ;
; processor:my_processor|latch_mw:latch_mw1|register:rStatus|dffe_ref:d15|q                                                             ; Stuck at GND due to stuck port data_in                                                                      ;
; processor:my_processor|latch_mw:latch_mw1|register:rStatus|dffe_ref:d14|q                                                             ; Stuck at GND due to stuck port data_in                                                                      ;
; processor:my_processor|latch_mw:latch_mw1|register:rStatus|dffe_ref:d13|q                                                             ; Stuck at GND due to stuck port data_in                                                                      ;
; processor:my_processor|latch_mw:latch_mw1|register:rStatus|dffe_ref:d12|q                                                             ; Stuck at GND due to stuck port data_in                                                                      ;
; processor:my_processor|latch_mw:latch_mw1|register:rStatus|dffe_ref:d11|q                                                             ; Stuck at GND due to stuck port data_in                                                                      ;
; processor:my_processor|latch_mw:latch_mw1|register:rStatus|dffe_ref:d10|q                                                             ; Stuck at GND due to stuck port data_in                                                                      ;
; processor:my_processor|latch_mw:latch_mw1|register:rStatus|dffe_ref:d9|q                                                              ; Stuck at GND due to stuck port data_in                                                                      ;
; processor:my_processor|latch_mw:latch_mw1|register:rStatus|dffe_ref:d8|q                                                              ; Stuck at GND due to stuck port data_in                                                                      ;
; processor:my_processor|latch_mw:latch_mw1|register:rStatus|dffe_ref:d7|q                                                              ; Stuck at GND due to stuck port data_in                                                                      ;
; processor:my_processor|latch_mw:latch_mw1|register:rStatus|dffe_ref:d6|q                                                              ; Stuck at GND due to stuck port data_in                                                                      ;
; processor:my_processor|latch_mw:latch_mw1|register:rStatus|dffe_ref:d5|q                                                              ; Stuck at GND due to stuck port data_in                                                                      ;
; processor:my_processor|latch_mw:latch_mw1|register:rStatus|dffe_ref:d4|q                                                              ; Stuck at GND due to stuck port data_in                                                                      ;
; processor:my_processor|latch_mw:latch_mw1|register:rStatus|dffe_ref:d3|q                                                              ; Stuck at GND due to stuck port data_in                                                                      ;
; regfile:my_regfile|register:r29|dffe_ref:d31|q                                                                                        ; Stuck at GND due to stuck port data_in                                                                      ;
; regfile:my_regfile|register:r29|dffe_ref:d30|q                                                                                        ; Stuck at GND due to stuck port data_in                                                                      ;
; regfile:my_regfile|register:r29|dffe_ref:d29|q                                                                                        ; Stuck at GND due to stuck port data_in                                                                      ;
; regfile:my_regfile|register:r29|dffe_ref:d28|q                                                                                        ; Stuck at GND due to stuck port data_in                                                                      ;
; regfile:my_regfile|register:r29|dffe_ref:d27|q                                                                                        ; Stuck at GND due to stuck port data_in                                                                      ;
; regfile:my_regfile|register:r29|dffe_ref:d26|q                                                                                        ; Stuck at GND due to stuck port data_in                                                                      ;
; regfile:my_regfile|register:r29|dffe_ref:d25|q                                                                                        ; Stuck at GND due to stuck port data_in                                                                      ;
; regfile:my_regfile|register:r29|dffe_ref:d24|q                                                                                        ; Stuck at GND due to stuck port data_in                                                                      ;
; regfile:my_regfile|register:r29|dffe_ref:d23|q                                                                                        ; Stuck at GND due to stuck port data_in                                                                      ;
; regfile:my_regfile|register:r29|dffe_ref:d22|q                                                                                        ; Stuck at GND due to stuck port data_in                                                                      ;
; regfile:my_regfile|register:r29|dffe_ref:d21|q                                                                                        ; Stuck at GND due to stuck port data_in                                                                      ;
; regfile:my_regfile|register:r29|dffe_ref:d20|q                                                                                        ; Stuck at GND due to stuck port data_in                                                                      ;
; regfile:my_regfile|register:r29|dffe_ref:d19|q                                                                                        ; Stuck at GND due to stuck port data_in                                                                      ;
; regfile:my_regfile|register:r29|dffe_ref:d18|q                                                                                        ; Stuck at GND due to stuck port data_in                                                                      ;
; regfile:my_regfile|register:r29|dffe_ref:d17|q                                                                                        ; Stuck at GND due to stuck port data_in                                                                      ;
; regfile:my_regfile|register:r29|dffe_ref:d16|q                                                                                        ; Stuck at GND due to stuck port data_in                                                                      ;
; regfile:my_regfile|register:r29|dffe_ref:d15|q                                                                                        ; Stuck at GND due to stuck port data_in                                                                      ;
; regfile:my_regfile|register:r29|dffe_ref:d14|q                                                                                        ; Stuck at GND due to stuck port data_in                                                                      ;
; regfile:my_regfile|register:r29|dffe_ref:d13|q                                                                                        ; Stuck at GND due to stuck port data_in                                                                      ;
; regfile:my_regfile|register:r29|dffe_ref:d12|q                                                                                        ; Stuck at GND due to stuck port data_in                                                                      ;
; regfile:my_regfile|register:r29|dffe_ref:d11|q                                                                                        ; Stuck at GND due to stuck port data_in                                                                      ;
; regfile:my_regfile|register:r29|dffe_ref:d10|q                                                                                        ; Stuck at GND due to stuck port data_in                                                                      ;
; PS2_Interface:myps2|PS2_Controller:PS2|idle_counter[0..7]                                                                             ; Lost fanout                                                                                                 ;
; processor:my_processor|snake_register:sr1|register:snake_reg_heartsTimer|dffe_ref:d31|q                                               ; Lost fanout                                                                                                 ;
; processor:my_processor|snake_register:sr1|register:snake_reg_heartsTimer|dffe_ref:d30|q                                               ; Lost fanout                                                                                                 ;
; processor:my_processor|snake_register:sr1|register:snake_reg_heartsTimer|dffe_ref:d29|q                                               ; Lost fanout                                                                                                 ;
; processor:my_processor|snake_register:sr1|register:snake_reg_heartsTimer|dffe_ref:d28|q                                               ; Lost fanout                                                                                                 ;
; lcd:mylcd|state2[2..30]                                                                                                               ; Merged with lcd:mylcd|state2[31]                                                                            ;
; lcd:mylcd|state1[2..9,11..31]                                                                                                         ; Merged with lcd:mylcd|state1[10]                                                                            ;
; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|ps2_command[1..7]                                    ; Merged with PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|ps2_command[0] ;
; lcd:mylcd|state2[31]                                                                                                                  ; Stuck at GND due to stuck port data_in                                                                      ;
; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|ps2_command[0]                                       ; Stuck at GND due to stuck port data_in                                                                      ;
; lcd:mylcd|state1[10]                                                                                                                  ; Stuck at GND due to stuck port data_in                                                                      ;
; lcd:mylcd|line2[10][7]                                                                                                                ; Stuck at GND due to stuck port data_in                                                                      ;
; lcd:mylcd|line2[11][7]                                                                                                                ; Stuck at GND due to stuck port data_in                                                                      ;
; lcd:mylcd|line2[8][7]                                                                                                                 ; Stuck at GND due to stuck port data_in                                                                      ;
; lcd:mylcd|line2[9][7]                                                                                                                 ; Stuck at GND due to stuck port data_in                                                                      ;
; lcd:mylcd|line2[14][7]                                                                                                                ; Stuck at GND due to stuck port data_in                                                                      ;
; lcd:mylcd|line2[15][7]                                                                                                                ; Stuck at GND due to stuck port data_in                                                                      ;
; lcd:mylcd|line2[12][7]                                                                                                                ; Stuck at GND due to stuck port data_in                                                                      ;
; lcd:mylcd|line2[13][7]                                                                                                                ; Stuck at GND due to stuck port data_in                                                                      ;
; lcd:mylcd|line2[2][7]                                                                                                                 ; Stuck at GND due to stuck port data_in                                                                      ;
; lcd:mylcd|line2[3][7]                                                                                                                 ; Stuck at GND due to stuck port data_in                                                                      ;
; lcd:mylcd|line2[0][7]                                                                                                                 ; Stuck at GND due to stuck port data_in                                                                      ;
; lcd:mylcd|line2[1][7]                                                                                                                 ; Stuck at GND due to stuck port data_in                                                                      ;
; lcd:mylcd|line2[6][7]                                                                                                                 ; Stuck at GND due to stuck port data_in                                                                      ;
; lcd:mylcd|line2[7][7]                                                                                                                 ; Stuck at GND due to stuck port data_in                                                                      ;
; lcd:mylcd|line2[4][7]                                                                                                                 ; Stuck at GND due to stuck port data_in                                                                      ;
; lcd:mylcd|line2[5][7]                                                                                                                 ; Stuck at GND due to stuck port data_in                                                                      ;
; lcd:mylcd|line1[1][7]                                                                                                                 ; Stuck at GND due to stuck port data_in                                                                      ;
; lcd:mylcd|line1[0][7]                                                                                                                 ; Stuck at GND due to stuck port data_in                                                                      ;
; lcd:mylcd|line1[3][7]                                                                                                                 ; Stuck at GND due to stuck port data_in                                                                      ;
; lcd:mylcd|line1[2][7]                                                                                                                 ; Stuck at GND due to stuck port data_in                                                                      ;
; lcd:mylcd|line1[5][7]                                                                                                                 ; Stuck at GND due to stuck port data_in                                                                      ;
; lcd:mylcd|line1[4][7]                                                                                                                 ; Stuck at GND due to stuck port data_in                                                                      ;
; lcd:mylcd|line1[7][7]                                                                                                                 ; Stuck at GND due to stuck port data_in                                                                      ;
; lcd:mylcd|line1[6][7]                                                                                                                 ; Stuck at GND due to stuck port data_in                                                                      ;
; lcd:mylcd|line1[9][7]                                                                                                                 ; Stuck at GND due to stuck port data_in                                                                      ;
; lcd:mylcd|line1[8][7]                                                                                                                 ; Stuck at GND due to stuck port data_in                                                                      ;
; lcd:mylcd|line1[11][7]                                                                                                                ; Stuck at GND due to stuck port data_in                                                                      ;
; lcd:mylcd|line1[10][7]                                                                                                                ; Stuck at GND due to stuck port data_in                                                                      ;
; lcd:mylcd|line1[13][7]                                                                                                                ; Stuck at GND due to stuck port data_in                                                                      ;
; lcd:mylcd|line1[12][7]                                                                                                                ; Stuck at GND due to stuck port data_in                                                                      ;
; lcd:mylcd|line1[15][7]                                                                                                                ; Stuck at GND due to stuck port data_in                                                                      ;
; lcd:mylcd|line1[14][7]                                                                                                                ; Stuck at GND due to stuck port data_in                                                                      ;
; PS2_Interface:myps2|PS2_Controller:PS2|s_ps2_transceiver~2                                                                            ; Lost fanout                                                                                                 ;
; PS2_Interface:myps2|PS2_Controller:PS2|s_ps2_transceiver~3                                                                            ; Lost fanout                                                                                                 ;
; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|s_ps2_transmitter~2                                  ; Lost fanout                                                                                                 ;
; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|s_ps2_transmitter~3                                  ; Lost fanout                                                                                                 ;
; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|s_ps2_transmitter~4                                  ; Lost fanout                                                                                                 ;
; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Data_In:PS2_Data_In|s_ps2_receiver~2                                             ; Lost fanout                                                                                                 ;
; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Data_In:PS2_Data_In|s_ps2_receiver~3                                             ; Lost fanout                                                                                                 ;
; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|s_ps2_transmitter.PS2_STATE_1_INITIATE_COMMUNICATION ; Stuck at GND due to stuck port data_in                                                                      ;
; PS2_Interface:myps2|PS2_Controller:PS2|s_ps2_transceiver.PS2_STATE_2_COMMAND_OUT                                                      ; Stuck at GND due to stuck port data_in                                                                      ;
; PS2_Interface:myps2|PS2_Controller:PS2|s_ps2_transceiver.PS2_STATE_4_END_DELAYED                                                      ; Stuck at GND due to stuck port data_in                                                                      ;
; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|command_initiate_counter[1..13]                      ; Stuck at GND due to stuck port data_in                                                                      ;
; PS2_Interface:myps2|PS2_Controller:PS2|s_ps2_transceiver.PS2_STATE_3_END_TRANSFER                                                     ; Stuck at GND due to stuck port data_in                                                                      ;
; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Data_In:PS2_Data_In|s_ps2_receiver.PS2_STATE_1_WAIT_FOR_DATA                     ; Stuck at GND due to stuck port data_in                                                                      ;
; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|s_ps2_transmitter.PS2_STATE_2_WAIT_FOR_CLOCK         ; Stuck at GND due to stuck port data_in                                                                      ;
; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|waiting_counter[1..20]                               ; Stuck at GND due to stuck port data_in                                                                      ;
; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|s_ps2_transmitter.PS2_STATE_3_TRANSMIT_DATA          ; Stuck at GND due to stuck port data_in                                                                      ;
; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|cur_bit[0..3]                                        ; Stuck at GND due to stuck port data_in                                                                      ;
; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|s_ps2_transmitter.PS2_STATE_4_TRANSMIT_STOP_BIT      ; Stuck at GND due to stuck port data_in                                                                      ;
; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|s_ps2_transmitter.PS2_STATE_5_RECEIVE_ACK_BIT        ; Stuck at GND due to stuck port data_in                                                                      ;
; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|transfer_counter[1..17]                              ; Stuck at GND due to stuck port data_in                                                                      ;
; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|s_ps2_transmitter.PS2_STATE_6_COMMAND_WAS_SENT       ; Stuck at GND due to stuck port data_in                                                                      ;
; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|s_ps2_transmitter.PS2_STATE_7_TRANSMISSION_ERROR     ; Stuck at GND due to stuck port data_in                                                                      ;
; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|command_was_sent                                     ; Stuck at GND due to stuck port data_in                                                                      ;
; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|error_communication_timed_out                        ; Stuck at GND due to stuck port data_in                                                                      ;
; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|ps2_command[8]                                       ; Lost fanout                                                                                                 ;
; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|s_ps2_transmitter.PS2_STATE_0_IDLE                   ; Lost fanout                                                                                                 ;
; Total Number of Removed Registers = 351                                                                                               ;                                                                                                             ;
+---------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removed Registers Triggering Further Register Optimizations                                                                                                                                                                                                                                            ;
+---------------------------------------------------------------------------------------------------------------------------------------+---------------------------+------------------------------------------------------------------------------------------------------------------------------------+
; Register name                                                                                                                         ; Reason for Removal        ; Registers Removed due to This Register                                                                                             ;
+---------------------------------------------------------------------------------------------------------------------------------------+---------------------------+------------------------------------------------------------------------------------------------------------------------------------+
; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|s_ps2_transmitter.PS2_STATE_3_TRANSMIT_DATA          ; Stuck at GND              ; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|cur_bit[2],                                       ;
;                                                                                                                                       ; due to stuck port data_in ; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|s_ps2_transmitter.PS2_STATE_4_TRANSMIT_STOP_BIT,  ;
;                                                                                                                                       ;                           ; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|s_ps2_transmitter.PS2_STATE_5_RECEIVE_ACK_BIT,    ;
;                                                                                                                                       ;                           ; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|transfer_counter[5],                              ;
;                                                                                                                                       ;                           ; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|transfer_counter[6],                              ;
;                                                                                                                                       ;                           ; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|transfer_counter[7],                              ;
;                                                                                                                                       ;                           ; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|transfer_counter[8],                              ;
;                                                                                                                                       ;                           ; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|transfer_counter[9],                              ;
;                                                                                                                                       ;                           ; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|transfer_counter[10],                             ;
;                                                                                                                                       ;                           ; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|transfer_counter[11],                             ;
;                                                                                                                                       ;                           ; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|transfer_counter[12],                             ;
;                                                                                                                                       ;                           ; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|transfer_counter[13],                             ;
;                                                                                                                                       ;                           ; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|transfer_counter[14],                             ;
;                                                                                                                                       ;                           ; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|transfer_counter[15],                             ;
;                                                                                                                                       ;                           ; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|transfer_counter[16],                             ;
;                                                                                                                                       ;                           ; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|transfer_counter[17],                             ;
;                                                                                                                                       ;                           ; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|s_ps2_transmitter.PS2_STATE_6_COMMAND_WAS_SENT,   ;
;                                                                                                                                       ;                           ; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|command_was_sent                                  ;
; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|s_ps2_transmitter.PS2_STATE_2_WAIT_FOR_CLOCK         ; Stuck at GND              ; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|waiting_counter[7],                               ;
;                                                                                                                                       ; due to stuck port data_in ; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|waiting_counter[8],                               ;
;                                                                                                                                       ;                           ; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|waiting_counter[9],                               ;
;                                                                                                                                       ;                           ; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|waiting_counter[10],                              ;
;                                                                                                                                       ;                           ; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|waiting_counter[11],                              ;
;                                                                                                                                       ;                           ; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|waiting_counter[12],                              ;
;                                                                                                                                       ;                           ; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|waiting_counter[13],                              ;
;                                                                                                                                       ;                           ; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|waiting_counter[14],                              ;
;                                                                                                                                       ;                           ; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|waiting_counter[15],                              ;
;                                                                                                                                       ;                           ; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|waiting_counter[16],                              ;
;                                                                                                                                       ;                           ; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|waiting_counter[17],                              ;
;                                                                                                                                       ;                           ; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|waiting_counter[18],                              ;
;                                                                                                                                       ;                           ; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|waiting_counter[19],                              ;
;                                                                                                                                       ;                           ; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|waiting_counter[20]                               ;
; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|s_ps2_transmitter.PS2_STATE_1_INITIATE_COMMUNICATION ; Stuck at GND              ; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|command_initiate_counter[7],                      ;
;                                                                                                                                       ; due to stuck port data_in ; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|command_initiate_counter[8],                      ;
;                                                                                                                                       ;                           ; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|command_initiate_counter[9],                      ;
;                                                                                                                                       ;                           ; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|command_initiate_counter[10],                     ;
;                                                                                                                                       ;                           ; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|command_initiate_counter[11],                     ;
;                                                                                                                                       ;                           ; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|command_initiate_counter[12],                     ;
;                                                                                                                                       ;                           ; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|s_ps2_transmitter.PS2_STATE_7_TRANSMISSION_ERROR, ;
;                                                                                                                                       ;                           ; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|error_communication_timed_out,                    ;
;                                                                                                                                       ;                           ; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|ps2_command[8],                                   ;
;                                                                                                                                       ;                           ; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|s_ps2_transmitter.PS2_STATE_0_IDLE                ;
; PS2_Interface:myps2|PS2_Controller:PS2|idle_counter[3]                                                                                ; Lost Fanouts              ; PS2_Interface:myps2|PS2_Controller:PS2|idle_counter[4],                                                                            ;
;                                                                                                                                       ;                           ; PS2_Interface:myps2|PS2_Controller:PS2|idle_counter[5],                                                                            ;
;                                                                                                                                       ;                           ; PS2_Interface:myps2|PS2_Controller:PS2|idle_counter[6],                                                                            ;
;                                                                                                                                       ;                           ; PS2_Interface:myps2|PS2_Controller:PS2|idle_counter[7]                                                                             ;
; linear_rng:lr1|random[14]                                                                                                             ; Stuck at GND              ; regfile:my_regfile|register:r29|dffe_ref:d14|q                                                                                     ;
;                                                                                                                                       ; due to stuck port data_in ;                                                                                                                                    ;
; linear_rng:lr1|random[15]                                                                                                             ; Stuck at GND              ; regfile:my_regfile|register:r29|dffe_ref:d15|q                                                                                     ;
;                                                                                                                                       ; due to stuck port data_in ;                                                                                                                                    ;
; linear_rng:lr1|random[16]                                                                                                             ; Stuck at GND              ; regfile:my_regfile|register:r29|dffe_ref:d16|q                                                                                     ;
;                                                                                                                                       ; due to stuck port data_in ;                                                                                                                                    ;
; linear_rng:lr1|random[17]                                                                                                             ; Stuck at GND              ; regfile:my_regfile|register:r29|dffe_ref:d17|q                                                                                     ;
;                                                                                                                                       ; due to stuck port data_in ;                                                                                                                                    ;
; linear_rng:lr1|random[18]                                                                                                             ; Stuck at GND              ; regfile:my_regfile|register:r29|dffe_ref:d18|q                                                                                     ;
;                                                                                                                                       ; due to stuck port data_in ;                                                                                                                                    ;
; linear_rng:lr1|random[19]                                                                                                             ; Stuck at GND              ; regfile:my_regfile|register:r29|dffe_ref:d19|q                                                                                     ;
;                                                                                                                                       ; due to stuck port data_in ;                                                                                                                                    ;
; linear_rng:lr1|random[20]                                                                                                             ; Stuck at GND              ; regfile:my_regfile|register:r29|dffe_ref:d20|q                                                                                     ;
;                                                                                                                                       ; due to stuck port data_in ;                                                                                                                                    ;
; linear_rng:lr1|random[21]                                                                                                             ; Stuck at GND              ; regfile:my_regfile|register:r29|dffe_ref:d21|q                                                                                     ;
;                                                                                                                                       ; due to stuck port data_in ;                                                                                                                                    ;
; linear_rng:lr1|random[22]                                                                                                             ; Stuck at GND              ; regfile:my_regfile|register:r29|dffe_ref:d22|q                                                                                     ;
;                                                                                                                                       ; due to stuck port data_in ;                                                                                                                                    ;
; linear_rng:lr1|random[23]                                                                                                             ; Stuck at GND              ; regfile:my_regfile|register:r29|dffe_ref:d23|q                                                                                     ;
;                                                                                                                                       ; due to stuck port data_in ;                                                                                                                                    ;
; linear_rng:lr1|random[24]                                                                                                             ; Stuck at GND              ; regfile:my_regfile|register:r29|dffe_ref:d24|q                                                                                     ;
;                                                                                                                                       ; due to stuck port data_in ;                                                                                                                                    ;
; linear_rng:lr1|random[25]                                                                                                             ; Stuck at GND              ; regfile:my_regfile|register:r29|dffe_ref:d25|q                                                                                     ;
;                                                                                                                                       ; due to stuck port data_in ;                                                                                                                                    ;
; linear_rng:lr1|random[26]                                                                                                             ; Stuck at GND              ; regfile:my_regfile|register:r29|dffe_ref:d26|q                                                                                     ;
;                                                                                                                                       ; due to stuck port data_in ;                                                                                                                                    ;
; linear_rng:lr1|random[27]                                                                                                             ; Stuck at GND              ; regfile:my_regfile|register:r29|dffe_ref:d27|q                                                                                     ;
;                                                                                                                                       ; due to stuck port data_in ;                                                                                                                                    ;
; linear_rng:lr1|random[28]                                                                                                             ; Stuck at GND              ; regfile:my_regfile|register:r29|dffe_ref:d28|q                                                                                     ;
;                                                                                                                                       ; due to stuck port data_in ;                                                                                                                                    ;
; linear_rng:lr1|random[29]                                                                                                             ; Stuck at GND              ; regfile:my_regfile|register:r29|dffe_ref:d29|q                                                                                     ;
;                                                                                                                                       ; due to stuck port data_in ;                                                                                                                                    ;
; linear_rng:lr1|random[30]                                                                                                             ; Stuck at GND              ; regfile:my_regfile|register:r29|dffe_ref:d30|q                                                                                     ;
;                                                                                                                                       ; due to stuck port data_in ;                                                                                                                                    ;
; linear_rng:lr1|random[31]                                                                                                             ; Stuck at GND              ; regfile:my_regfile|register:r29|dffe_ref:d31|q                                                                                     ;
;                                                                                                                                       ; due to stuck port data_in ;                                                                                                                                    ;
; linear_rng:lr1|random[10]                                                                                                             ; Stuck at GND              ; regfile:my_regfile|register:r29|dffe_ref:d10|q                                                                                     ;
;                                                                                                                                       ; due to stuck port data_in ;                                                                                                                                    ;
; lcd:mylcd|line2[10][7]                                                                                                                ; Stuck at GND              ; lcd:mylcd|line1[10][7]                                                                                                             ;
;                                                                                                                                       ; due to stuck port data_in ;                                                                                                                                    ;
; lcd:mylcd|line2[11][7]                                                                                                                ; Stuck at GND              ; lcd:mylcd|line1[11][7]                                                                                                             ;
;                                                                                                                                       ; due to stuck port data_in ;                                                                                                                                    ;
; lcd:mylcd|line2[8][7]                                                                                                                 ; Stuck at GND              ; lcd:mylcd|line1[8][7]                                                                                                              ;
;                                                                                                                                       ; due to stuck port data_in ;                                                                                                                                    ;
; lcd:mylcd|line2[9][7]                                                                                                                 ; Stuck at GND              ; lcd:mylcd|line1[9][7]                                                                                                              ;
;                                                                                                                                       ; due to stuck port data_in ;                                                                                                                                    ;
; lcd:mylcd|line2[14][7]                                                                                                                ; Stuck at GND              ; lcd:mylcd|line1[14][7]                                                                                                             ;
;                                                                                                                                       ; due to stuck port data_in ;                                                                                                                                    ;
; lcd:mylcd|line2[15][7]                                                                                                                ; Stuck at GND              ; lcd:mylcd|line1[15][7]                                                                                                             ;
;                                                                                                                                       ; due to stuck port data_in ;                                                                                                                                    ;
; lcd:mylcd|line2[12][7]                                                                                                                ; Stuck at GND              ; lcd:mylcd|line1[12][7]                                                                                                             ;
;                                                                                                                                       ; due to stuck port data_in ;                                                                                                                                    ;
; lcd:mylcd|line2[13][7]                                                                                                                ; Stuck at GND              ; lcd:mylcd|line1[13][7]                                                                                                             ;
;                                                                                                                                       ; due to stuck port data_in ;                                                                                                                                    ;
; lcd:mylcd|line2[2][7]                                                                                                                 ; Stuck at GND              ; lcd:mylcd|line1[2][7]                                                                                                              ;
;                                                                                                                                       ; due to stuck port data_in ;                                                                                                                                    ;
; linear_rng:lr1|random[11]                                                                                                             ; Stuck at GND              ; regfile:my_regfile|register:r29|dffe_ref:d11|q                                                                                     ;
;                                                                                                                                       ; due to stuck port data_in ;                                                                                                                                    ;
; lcd:mylcd|line2[0][7]                                                                                                                 ; Stuck at GND              ; lcd:mylcd|line1[0][7]                                                                                                              ;
;                                                                                                                                       ; due to stuck port data_in ;                                                                                                                                    ;
; lcd:mylcd|line2[1][7]                                                                                                                 ; Stuck at GND              ; lcd:mylcd|line1[1][7]                                                                                                              ;
;                                                                                                                                       ; due to stuck port data_in ;                                                                                                                                    ;
; lcd:mylcd|line2[6][7]                                                                                                                 ; Stuck at GND              ; lcd:mylcd|line1[6][7]                                                                                                              ;
;                                                                                                                                       ; due to stuck port data_in ;                                                                                                                                    ;
; lcd:mylcd|line2[7][7]                                                                                                                 ; Stuck at GND              ; lcd:mylcd|line1[7][7]                                                                                                              ;
;                                                                                                                                       ; due to stuck port data_in ;                                                                                                                                    ;
; lcd:mylcd|line2[3][7]                                                                                                                 ; Stuck at GND              ; lcd:mylcd|line1[3][7]                                                                                                              ;
;                                                                                                                                       ; due to stuck port data_in ;                                                                                                                                    ;
; lcd:mylcd|line2[5][7]                                                                                                                 ; Stuck at GND              ; lcd:mylcd|line1[5][7]                                                                                                              ;
;                                                                                                                                       ; due to stuck port data_in ;                                                                                                                                    ;
; linear_rng:lr1|random[12]                                                                                                             ; Stuck at GND              ; regfile:my_regfile|register:r29|dffe_ref:d12|q                                                                                     ;
;                                                                                                                                       ; due to stuck port data_in ;                                                                                                                                    ;
; PS2_Interface:myps2|PS2_Controller:PS2|s_ps2_transceiver.PS2_STATE_3_END_TRANSFER                                                     ; Stuck at GND              ; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Data_In:PS2_Data_In|s_ps2_receiver.PS2_STATE_1_WAIT_FOR_DATA                  ;
;                                                                                                                                       ; due to stuck port data_in ;                                                                                                                                    ;
; linear_rng:lr1|random[13]                                                                                                             ; Stuck at GND              ; regfile:my_regfile|register:r29|dffe_ref:d13|q                                                                                     ;
;                                                                                                                                       ; due to stuck port data_in ;                                                                                                                                    ;
; lcd:mylcd|line2[4][7]                                                                                                                 ; Stuck at GND              ; lcd:mylcd|line1[4][7]                                                                                                              ;
;                                                                                                                                       ; due to stuck port data_in ;                                                                                                                                    ;
+---------------------------------------------------------------------------------------------------------------------------------------+---------------------------+------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------+
; General Register Statistics                          ;
+----------------------------------------------+-------+
; Statistic                                    ; Value ;
+----------------------------------------------+-------+
; Total registers                              ; 2329  ;
; Number of registers using Synchronous Clear  ; 91    ;
; Number of registers using Synchronous Load   ; 78    ;
; Number of registers using Asynchronous Clear ; 1915  ;
; Number of registers using Asynchronous Load  ; 0     ;
; Number of registers using Clock Enable       ; 1770  ;
; Number of registers using Preset             ; 0     ;
+----------------------------------------------+-------+


+---------------------------------------------------+
; Inverted Register Statistics                      ;
+-----------------------------------------+---------+
; Inverted Register                       ; Fan out ;
+-----------------------------------------+---------+
; linear_rng:lr1|random[0]                ; 11      ;
; linear_rng:lr1|random[1]                ; 9       ;
; linear_rng:lr1|random[3]                ; 9       ;
; linear_rng:lr1|random[6]                ; 4       ;
; linear_rng:lr1|random[9]                ; 3       ;
; lcd:mylcd|line1[13][5]                  ; 1       ;
; lcd:mylcd|line1[7][5]                   ; 1       ;
; lcd:mylcd|line1[15][5]                  ; 1       ;
; lcd:mylcd|line1[5][5]                   ; 1       ;
; lcd:mylcd|line1[8][5]                   ; 1       ;
; lcd:mylcd|line1[2][5]                   ; 1       ;
; lcd:mylcd|line1[10][5]                  ; 1       ;
; lcd:mylcd|line1[0][5]                   ; 1       ;
; lcd:mylcd|line1[9][5]                   ; 1       ;
; lcd:mylcd|line1[3][5]                   ; 1       ;
; lcd:mylcd|line1[11][5]                  ; 1       ;
; lcd:mylcd|line1[1][5]                   ; 1       ;
; lcd:mylcd|line1[6][5]                   ; 1       ;
; lcd:mylcd|line1[12][5]                  ; 1       ;
; lcd:mylcd|line1[14][5]                  ; 1       ;
; lcd:mylcd|line1[4][5]                   ; 1       ;
; lcd:mylcd|line2[9][5]                   ; 3       ;
; lcd:mylcd|line2[11][5]                  ; 3       ;
; lcd:mylcd|line2[15][5]                  ; 3       ;
; lcd:mylcd|line2[13][5]                  ; 3       ;
; lcd:mylcd|line2[0][5]                   ; 3       ;
; lcd:mylcd|line2[2][5]                   ; 3       ;
; lcd:mylcd|line2[6][5]                   ; 3       ;
; lcd:mylcd|line2[4][5]                   ; 3       ;
; lcd:mylcd|line2[8][5]                   ; 3       ;
; lcd:mylcd|line2[10][5]                  ; 3       ;
; lcd:mylcd|line2[14][5]                  ; 3       ;
; lcd:mylcd|line2[12][5]                  ; 3       ;
; lcd:mylcd|line2[1][5]                   ; 3       ;
; lcd:mylcd|line2[3][5]                   ; 3       ;
; lcd:mylcd|line2[7][5]                   ; 3       ;
; lcd:mylcd|line2[5][5]                   ; 3       ;
; Total number of inverted registers = 37 ;         ;
+-----------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Restructuring Statistics (Restructuring Performed)                                                                                                                                                                       ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Inputs ; Bus Width ; Baseline Area ; Area if Restructured ; Saving if Restructured ; Registered ; Example Multiplexer Output                                                                                             ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+------------------------------------------------------------------------------------------------------------------------+
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |skeleton|PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Data_In:PS2_Data_In|received_data[1]                    ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |skeleton|PS2_Interface:myps2|last_data_received[6]                                                                    ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |skeleton|PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Data_In:PS2_Data_In|data_shift_reg[5]                   ;
; 3:1                ; 7 bits    ; 14 LEs        ; 7 LEs                ; 7 LEs                  ; Yes        ; |skeleton|lcd:mylcd|line2[15][4]                                                                                       ;
; 3:1                ; 7 bits    ; 14 LEs        ; 7 LEs                ; 7 LEs                  ; Yes        ; |skeleton|lcd:mylcd|line2[14][4]                                                                                       ;
; 3:1                ; 7 bits    ; 14 LEs        ; 7 LEs                ; 7 LEs                  ; Yes        ; |skeleton|lcd:mylcd|line2[13][2]                                                                                       ;
; 3:1                ; 7 bits    ; 14 LEs        ; 7 LEs                ; 7 LEs                  ; Yes        ; |skeleton|lcd:mylcd|line2[12][0]                                                                                       ;
; 3:1                ; 7 bits    ; 14 LEs        ; 7 LEs                ; 7 LEs                  ; Yes        ; |skeleton|lcd:mylcd|line2[11][6]                                                                                       ;
; 3:1                ; 7 bits    ; 14 LEs        ; 7 LEs                ; 7 LEs                  ; Yes        ; |skeleton|lcd:mylcd|line2[10][2]                                                                                       ;
; 3:1                ; 7 bits    ; 14 LEs        ; 7 LEs                ; 7 LEs                  ; Yes        ; |skeleton|lcd:mylcd|line2[9][6]                                                                                        ;
; 3:1                ; 7 bits    ; 14 LEs        ; 7 LEs                ; 7 LEs                  ; Yes        ; |skeleton|lcd:mylcd|line2[8][6]                                                                                        ;
; 3:1                ; 7 bits    ; 14 LEs        ; 7 LEs                ; 7 LEs                  ; Yes        ; |skeleton|lcd:mylcd|line2[7][4]                                                                                        ;
; 3:1                ; 7 bits    ; 14 LEs        ; 7 LEs                ; 7 LEs                  ; Yes        ; |skeleton|lcd:mylcd|line2[6][4]                                                                                        ;
; 3:1                ; 7 bits    ; 14 LEs        ; 7 LEs                ; 7 LEs                  ; Yes        ; |skeleton|lcd:mylcd|line2[5][2]                                                                                        ;
; 3:1                ; 7 bits    ; 14 LEs        ; 7 LEs                ; 7 LEs                  ; Yes        ; |skeleton|lcd:mylcd|line2[4][2]                                                                                        ;
; 3:1                ; 7 bits    ; 14 LEs        ; 7 LEs                ; 7 LEs                  ; Yes        ; |skeleton|lcd:mylcd|line2[3][3]                                                                                        ;
; 3:1                ; 7 bits    ; 14 LEs        ; 7 LEs                ; 7 LEs                  ; Yes        ; |skeleton|lcd:mylcd|line2[2][6]                                                                                        ;
; 3:1                ; 7 bits    ; 14 LEs        ; 7 LEs                ; 7 LEs                  ; Yes        ; |skeleton|lcd:mylcd|line2[1][2]                                                                                        ;
; 3:1                ; 7 bits    ; 14 LEs        ; 7 LEs                ; 7 LEs                  ; Yes        ; |skeleton|lcd:mylcd|line2[0][2]                                                                                        ;
; 3:1                ; 4 bits    ; 8 LEs         ; 4 LEs                ; 4 LEs                  ; Yes        ; |skeleton|lcd:mylcd|ptr[1]                                                                                             ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; Yes        ; |skeleton|lcd:mylcd|mstart                                                                                             ;
; 3:1                ; 32 bits   ; 64 LEs        ; 64 LEs               ; 0 LEs                  ; Yes        ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:ir|dffe_ref:d13|q                                         ;
; 3:1                ; 30 bits   ; 60 LEs        ; 60 LEs               ; 0 LEs                  ; Yes        ; |skeleton|processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module|dflipflop:loop1[17].d1|q           ;
; 3:1                ; 31 bits   ; 62 LEs        ; 62 LEs               ; 0 LEs                  ; Yes        ; |skeleton|processor:my_processor|multdiv:md1|div:d1|remainder_module:remainder_module|dflipflop:loop1[23].d1|q         ;
; 3:1                ; 6 bits    ; 12 LEs        ; 6 LEs                ; 6 LEs                  ; Yes        ; |skeleton|lcd:mylcd|index[3]                                                                                           ;
; 5:1                ; 5 bits    ; 15 LEs        ; 10 LEs               ; 5 LEs                  ; Yes        ; |skeleton|processor:my_processor|latch_pc:latch_pc1|register:pc|dffe_ref:d30|q                                         ;
; 5:1                ; 27 bits   ; 81 LEs        ; 81 LEs               ; 0 LEs                  ; Yes        ; |skeleton|processor:my_processor|latch_pc:latch_pc1|register:pc|dffe_ref:d3|q                                          ;
; 4:1                ; 17 bits   ; 34 LEs        ; 17 LEs               ; 17 LEs                 ; Yes        ; |skeleton|PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|transfer_counter[17]        ;
; 4:1                ; 13 bits   ; 26 LEs        ; 13 LEs               ; 13 LEs                 ; Yes        ; |skeleton|PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|command_initiate_counter[2] ;
; 4:1                ; 20 bits   ; 40 LEs        ; 20 LEs               ; 20 LEs                 ; Yes        ; |skeleton|PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|waiting_counter[7]          ;
; 4:1                ; 4 bits    ; 8 LEs         ; 4 LEs                ; 4 LEs                  ; Yes        ; |skeleton|PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|cur_bit[2]                  ;
; 4:1                ; 4 bits    ; 8 LEs         ; 4 LEs                ; 4 LEs                  ; Yes        ; |skeleton|PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Data_In:PS2_Data_In|data_count[0]                       ;
; 34:1               ; 22 bits   ; 484 LEs       ; 440 LEs              ; 44 LEs                 ; Yes        ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:b|dffe_ref:d24|q                                          ;
; 34:1               ; 7 bits    ; 154 LEs       ; 147 LEs              ; 7 LEs                  ; Yes        ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:b|dffe_ref:d9|q                                           ;
; 34:1               ; 3 bits    ; 66 LEs        ; 66 LEs               ; 0 LEs                  ; Yes        ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:b|dffe_ref:d1|q                                           ;
; 34:1               ; 22 bits   ; 484 LEs       ; 440 LEs              ; 44 LEs                 ; Yes        ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:a|dffe_ref:d18|q                                          ;
; 34:1               ; 7 bits    ; 154 LEs       ; 147 LEs              ; 7 LEs                  ; Yes        ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:a|dffe_ref:d9|q                                           ;
; 34:1               ; 3 bits    ; 66 LEs        ; 66 LEs               ; 0 LEs                  ; Yes        ; |skeleton|processor:my_processor|latch_dx:latch_dx1|register:a|dffe_ref:d2|q                                           ;
; 11:1               ; 7 bits    ; 49 LEs        ; 42 LEs               ; 7 LEs                  ; Yes        ; |skeleton|vga_controller:vga_ins|color_index[6]                                                                        ;
; 14:1               ; 30 bits   ; 270 LEs       ; 240 LEs              ; 30 LEs                 ; Yes        ; |skeleton|processor:my_processor|latch_xm:latch_xm1|register:o|dffe_ref:d20|q                                          ;
; 38:1               ; 8 bits    ; 200 LEs       ; 200 LEs              ; 0 LEs                  ; Yes        ; |skeleton|lcd:mylcd|lcd_data[3]                                                                                        ;
; 4:1                ; 5 bits    ; 10 LEs        ; 10 LEs               ; 0 LEs                  ; No         ; |skeleton|processor:my_processor|mux_4_1:mux_data_write|mux_2_1:m3|out[31]                                             ;
; 4:1                ; 24 bits   ; 48 LEs        ; 48 LEs               ; 0 LEs                  ; No         ; |skeleton|processor:my_processor|mux_4_1:mux_data_write|mux_2_1:m3|out[23]                                             ;
; 4:1                ; 3 bits    ; 6 LEs         ; 6 LEs                ; 0 LEs                  ; No         ; |skeleton|processor:my_processor|mux_4_1:mux_data_write|mux_2_1:m3|out[0]                                              ;
; 3:1                ; 5 bits    ; 10 LEs        ; 10 LEs               ; 0 LEs                  ; No         ; |skeleton|processor:my_processor|mux_4_1:mux_alu_1|mux_2_1:m3|out[30]                                                  ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |skeleton|processor:my_processor|alu:alu1|sll_barrel_32:sll1|mux_21:m2|out[25]                                         ;
; 3:1                ; 28 bits   ; 56 LEs        ; 56 LEs               ; 0 LEs                  ; No         ; |skeleton|processor:my_processor|multdiv:md1|mult:m1|mux_2_1:mux_do_nothing|out[12]                                    ;
; 3:1                ; 3 bits    ; 6 LEs         ; 6 LEs                ; 0 LEs                  ; No         ; |skeleton|move1[1]                                                                                                     ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |skeleton|processor:my_processor|alu:alu1|sra_barrel_32:sra1|mux_21:m3|out[2]                                          ;
; 5:1                ; 5 bits    ; 15 LEs        ; 10 LEs               ; 5 LEs                  ; No         ; |skeleton|processor:my_processor|mux_4_1:mux_alu_input_2|mux_2_1:m3|out[28]                                            ;
; 6:1                ; 27 bits   ; 108 LEs       ; 108 LEs              ; 0 LEs                  ; No         ; |skeleton|processor:my_processor|mux_4_1:mux_alu_input_2|mux_2_1:m3|out[10]                                            ;
; 6:1                ; 27 bits   ; 108 LEs       ; 108 LEs              ; 0 LEs                  ; No         ; |skeleton|processor:my_processor|mux_4_1:mux_alu_input_1|mux_2_1:m3|out[13]                                            ;
; 5:1                ; 2 bits    ; 6 LEs         ; 6 LEs                ; 0 LEs                  ; No         ; |skeleton|processor:my_processor|alu:alu1|sll_barrel_32:sll1|mux_21:m4|out[30]                                         ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_qsb1:auto_generated ;
+---------------------------------+--------------------+------+-----------------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                                    ;
+---------------------------------+--------------------+------+-----------------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                                     ;
+---------------------------------+--------------------+------+-----------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for vga_controller:vga_ins|head_data:head_data_inst|altsyncram:altsyncram_component|altsyncram_hkb1:auto_generated ;
+---------------------------------+--------------------+------+-------------------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                                      ;
+---------------------------------+--------------------+------+-------------------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                                       ;
+---------------------------------+--------------------+------+-------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for vga_controller:vga_ins|body_data:body_data_inst|altsyncram:altsyncram_component|altsyncram_dlb1:auto_generated ;
+---------------------------------+--------------------+------+-------------------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                                      ;
+---------------------------------+--------------------+------+-------------------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                                       ;
+---------------------------------+--------------------+------+-------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for vga_controller:vga_ins|apple_data:apple_data_inst|altsyncram:altsyncram_component|altsyncram_hob1:auto_generated ;
+---------------------------------+--------------------+------+---------------------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                                        ;
+---------------------------------+--------------------+------+---------------------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                                         ;
+---------------------------------+--------------------+------+---------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for vga_controller:vga_ins|lb:lb_data_inst|altsyncram:altsyncram_component|altsyncram_isb1:auto_generated ;
+---------------------------------+--------------------+------+----------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                             ;
+---------------------------------+--------------------+------+----------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                              ;
+---------------------------------+--------------------+------+----------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for vga_controller:vga_ins|zero_data:zero_data_inst|altsyncram:altsyncram_component|altsyncram_1bb1:auto_generated ;
+---------------------------------+--------------------+------+-------------------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                                      ;
+---------------------------------+--------------------+------+-------------------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                                       ;
+---------------------------------+--------------------+------+-------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for vga_controller:vga_ins|one_data:one_data_inst|altsyncram:altsyncram_component|altsyncram_2bb1:auto_generated ;
+---------------------------------+--------------------+------+-----------------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                                    ;
+---------------------------------+--------------------+------+-----------------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                                     ;
+---------------------------------+--------------------+------+-----------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for vga_controller:vga_ins|two_data:two_data_inst|altsyncram:altsyncram_component|altsyncram_3bb1:auto_generated ;
+---------------------------------+--------------------+------+-----------------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                                    ;
+---------------------------------+--------------------+------+-----------------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                                     ;
+---------------------------------+--------------------+------+-----------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for vga_controller:vga_ins|three_data:three_data_inst|altsyncram:altsyncram_component|altsyncram_4bb1:auto_generated ;
+---------------------------------+--------------------+------+---------------------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                                        ;
+---------------------------------+--------------------+------+---------------------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                                         ;
+---------------------------------+--------------------+------+---------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for vga_controller:vga_ins|four_data:four_data_inst|altsyncram:altsyncram_component|altsyncram_5bb1:auto_generated ;
+---------------------------------+--------------------+------+-------------------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                                      ;
+---------------------------------+--------------------+------+-------------------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                                       ;
+---------------------------------+--------------------+------+-------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for vga_controller:vga_ins|five_data:five_data_inst|altsyncram:altsyncram_component|altsyncram_6bb1:auto_generated ;
+---------------------------------+--------------------+------+-------------------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                                      ;
+---------------------------------+--------------------+------+-------------------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                                       ;
+---------------------------------+--------------------+------+-------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for vga_controller:vga_ins|six_data:_data_inst|altsyncram:altsyncram_component|altsyncram_7bb1:auto_generated ;
+---------------------------------+--------------------+------+--------------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                                 ;
+---------------------------------+--------------------+------+--------------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                                  ;
+---------------------------------+--------------------+------+--------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for vga_controller:vga_ins|seven_data:seven_data_inst|altsyncram:altsyncram_component|altsyncram_8bb1:auto_generated ;
+---------------------------------+--------------------+------+---------------------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                                        ;
+---------------------------------+--------------------+------+---------------------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                                         ;
+---------------------------------+--------------------+------+---------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for vga_controller:vga_ins|eight_data:eight_data_inst|altsyncram:altsyncram_component|altsyncram_9bb1:auto_generated ;
+---------------------------------+--------------------+------+---------------------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                                        ;
+---------------------------------+--------------------+------+---------------------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                                         ;
+---------------------------------+--------------------+------+---------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for vga_controller:vga_ins|nine_data:nine_data_inst|altsyncram:altsyncram_component|altsyncram_abb1:auto_generated ;
+---------------------------------+--------------------+------+-------------------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                                      ;
+---------------------------------+--------------------+------+-------------------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                                       ;
+---------------------------------+--------------------+------+-------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for vga_controller:vga_ins|img_index:img_index_inst|altsyncram:altsyncram_component|altsyncram_1rb1:auto_generated ;
+---------------------------------+--------------------+------+-------------------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                                      ;
+---------------------------------+--------------------+------+-------------------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                                       ;
+---------------------------------+--------------------+------+-------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Source assignments for imem:my_imem|altsyncram:altsyncram_component|altsyncram_cp81:auto_generated ;
+---------------------------------+--------------------+------+--------------------------------------+
; Assignment                      ; Value              ; From ; To                                   ;
+---------------------------------+--------------------+------+--------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                    ;
+---------------------------------+--------------------+------+--------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Source assignments for dmem:my_dmem|altsyncram:altsyncram_component|altsyncram_8vc1:auto_generated ;
+---------------------------------+--------------------+------+--------------------------------------+
; Assignment                      ; Value              ; From ; To                                   ;
+---------------------------------+--------------------+------+--------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                    ;
+---------------------------------+--------------------+------+--------------------------------------+


+------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: pll:div|altpll:altpll_component ;
+-------------------------------+-----------------------+----------------------+
; Parameter Name                ; Value                 ; Type                 ;
+-------------------------------+-----------------------+----------------------+
; OPERATION_MODE                ; NORMAL                ; Untyped              ;
; PLL_TYPE                      ; AUTO                  ; Untyped              ;
; LPM_HINT                      ; CBX_MODULE_PREFIX=pll ; Untyped              ;
; QUALIFY_CONF_DONE             ; OFF                   ; Untyped              ;
; COMPENSATE_CLOCK              ; CLK0                  ; Untyped              ;
; SCAN_CHAIN                    ; LONG                  ; Untyped              ;
; PRIMARY_CLOCK                 ; INCLK0                ; Untyped              ;
; INCLK0_INPUT_FREQUENCY        ; 20000                 ; Signed Integer       ;
; INCLK1_INPUT_FREQUENCY        ; 0                     ; Untyped              ;
; GATE_LOCK_SIGNAL              ; NO                    ; Untyped              ;
; GATE_LOCK_COUNTER             ; 0                     ; Untyped              ;
; LOCK_HIGH                     ; 1                     ; Untyped              ;
; LOCK_LOW                      ; 1                     ; Untyped              ;
; VALID_LOCK_MULTIPLIER         ; 1                     ; Untyped              ;
; INVALID_LOCK_MULTIPLIER       ; 5                     ; Untyped              ;
; SWITCH_OVER_ON_LOSSCLK        ; OFF                   ; Untyped              ;
; SWITCH_OVER_ON_GATED_LOCK     ; OFF                   ; Untyped              ;
; ENABLE_SWITCH_OVER_COUNTER    ; OFF                   ; Untyped              ;
; SKIP_VCO                      ; OFF                   ; Untyped              ;
; SWITCH_OVER_COUNTER           ; 0                     ; Untyped              ;
; SWITCH_OVER_TYPE              ; AUTO                  ; Untyped              ;
; FEEDBACK_SOURCE               ; EXTCLK0               ; Untyped              ;
; BANDWIDTH                     ; 0                     ; Untyped              ;
; BANDWIDTH_TYPE                ; AUTO                  ; Untyped              ;
; SPREAD_FREQUENCY              ; 0                     ; Untyped              ;
; DOWN_SPREAD                   ; 0                     ; Untyped              ;
; SELF_RESET_ON_GATED_LOSS_LOCK ; OFF                   ; Untyped              ;
; SELF_RESET_ON_LOSS_LOCK       ; OFF                   ; Untyped              ;
; CLK9_MULTIPLY_BY              ; 0                     ; Untyped              ;
; CLK8_MULTIPLY_BY              ; 0                     ; Untyped              ;
; CLK7_MULTIPLY_BY              ; 0                     ; Untyped              ;
; CLK6_MULTIPLY_BY              ; 0                     ; Untyped              ;
; CLK5_MULTIPLY_BY              ; 1                     ; Untyped              ;
; CLK4_MULTIPLY_BY              ; 1                     ; Untyped              ;
; CLK3_MULTIPLY_BY              ; 1                     ; Untyped              ;
; CLK2_MULTIPLY_BY              ; 1                     ; Untyped              ;
; CLK1_MULTIPLY_BY              ; 1                     ; Untyped              ;
; CLK0_MULTIPLY_BY              ; 2                     ; Signed Integer       ;
; CLK9_DIVIDE_BY                ; 0                     ; Untyped              ;
; CLK8_DIVIDE_BY                ; 0                     ; Untyped              ;
; CLK7_DIVIDE_BY                ; 0                     ; Untyped              ;
; CLK6_DIVIDE_BY                ; 0                     ; Untyped              ;
; CLK5_DIVIDE_BY                ; 1                     ; Untyped              ;
; CLK4_DIVIDE_BY                ; 1                     ; Untyped              ;
; CLK3_DIVIDE_BY                ; 1                     ; Untyped              ;
; CLK2_DIVIDE_BY                ; 1                     ; Untyped              ;
; CLK1_DIVIDE_BY                ; 1                     ; Untyped              ;
; CLK0_DIVIDE_BY                ; 5                     ; Signed Integer       ;
; CLK9_PHASE_SHIFT              ; 0                     ; Untyped              ;
; CLK8_PHASE_SHIFT              ; 0                     ; Untyped              ;
; CLK7_PHASE_SHIFT              ; 0                     ; Untyped              ;
; CLK6_PHASE_SHIFT              ; 0                     ; Untyped              ;
; CLK5_PHASE_SHIFT              ; 0                     ; Untyped              ;
; CLK4_PHASE_SHIFT              ; 0                     ; Untyped              ;
; CLK3_PHASE_SHIFT              ; 0                     ; Untyped              ;
; CLK2_PHASE_SHIFT              ; 0                     ; Untyped              ;
; CLK1_PHASE_SHIFT              ; 0                     ; Untyped              ;
; CLK0_PHASE_SHIFT              ; 0                     ; Untyped              ;
; CLK5_TIME_DELAY               ; 0                     ; Untyped              ;
; CLK4_TIME_DELAY               ; 0                     ; Untyped              ;
; CLK3_TIME_DELAY               ; 0                     ; Untyped              ;
; CLK2_TIME_DELAY               ; 0                     ; Untyped              ;
; CLK1_TIME_DELAY               ; 0                     ; Untyped              ;
; CLK0_TIME_DELAY               ; 0                     ; Untyped              ;
; CLK9_DUTY_CYCLE               ; 50                    ; Untyped              ;
; CLK8_DUTY_CYCLE               ; 50                    ; Untyped              ;
; CLK7_DUTY_CYCLE               ; 50                    ; Untyped              ;
; CLK6_DUTY_CYCLE               ; 50                    ; Untyped              ;
; CLK5_DUTY_CYCLE               ; 50                    ; Untyped              ;
; CLK4_DUTY_CYCLE               ; 50                    ; Untyped              ;
; CLK3_DUTY_CYCLE               ; 50                    ; Untyped              ;
; CLK2_DUTY_CYCLE               ; 50                    ; Untyped              ;
; CLK1_DUTY_CYCLE               ; 50                    ; Untyped              ;
; CLK0_DUTY_CYCLE               ; 50                    ; Signed Integer       ;
; CLK9_USE_EVEN_COUNTER_MODE    ; OFF                   ; Untyped              ;
; CLK8_USE_EVEN_COUNTER_MODE    ; OFF                   ; Untyped              ;
; CLK7_USE_EVEN_COUNTER_MODE    ; OFF                   ; Untyped              ;
; CLK6_USE_EVEN_COUNTER_MODE    ; OFF                   ; Untyped              ;
; CLK5_USE_EVEN_COUNTER_MODE    ; OFF                   ; Untyped              ;
; CLK4_USE_EVEN_COUNTER_MODE    ; OFF                   ; Untyped              ;
; CLK3_USE_EVEN_COUNTER_MODE    ; OFF                   ; Untyped              ;
; CLK2_USE_EVEN_COUNTER_MODE    ; OFF                   ; Untyped              ;
; CLK1_USE_EVEN_COUNTER_MODE    ; OFF                   ; Untyped              ;
; CLK0_USE_EVEN_COUNTER_MODE    ; OFF                   ; Untyped              ;
; CLK9_USE_EVEN_COUNTER_VALUE   ; OFF                   ; Untyped              ;
; CLK8_USE_EVEN_COUNTER_VALUE   ; OFF                   ; Untyped              ;
; CLK7_USE_EVEN_COUNTER_VALUE   ; OFF                   ; Untyped              ;
; CLK6_USE_EVEN_COUNTER_VALUE   ; OFF                   ; Untyped              ;
; CLK5_USE_EVEN_COUNTER_VALUE   ; OFF                   ; Untyped              ;
; CLK4_USE_EVEN_COUNTER_VALUE   ; OFF                   ; Untyped              ;
; CLK3_USE_EVEN_COUNTER_VALUE   ; OFF                   ; Untyped              ;
; CLK2_USE_EVEN_COUNTER_VALUE   ; OFF                   ; Untyped              ;
; CLK1_USE_EVEN_COUNTER_VALUE   ; OFF                   ; Untyped              ;
; CLK0_USE_EVEN_COUNTER_VALUE   ; OFF                   ; Untyped              ;
; LOCK_WINDOW_UI                ;  0.05                 ; Untyped              ;
; LOCK_WINDOW_UI_BITS           ; UNUSED                ; Untyped              ;
; VCO_RANGE_DETECTOR_LOW_BITS   ; UNUSED                ; Untyped              ;
; VCO_RANGE_DETECTOR_HIGH_BITS  ; UNUSED                ; Untyped              ;
; DPA_MULTIPLY_BY               ; 0                     ; Untyped              ;
; DPA_DIVIDE_BY                 ; 1                     ; Untyped              ;
; DPA_DIVIDER                   ; 0                     ; Untyped              ;
; EXTCLK3_MULTIPLY_BY           ; 1                     ; Untyped              ;
; EXTCLK2_MULTIPLY_BY           ; 1                     ; Untyped              ;
; EXTCLK1_MULTIPLY_BY           ; 1                     ; Untyped              ;
; EXTCLK0_MULTIPLY_BY           ; 1                     ; Untyped              ;
; EXTCLK3_DIVIDE_BY             ; 1                     ; Untyped              ;
; EXTCLK2_DIVIDE_BY             ; 1                     ; Untyped              ;
; EXTCLK1_DIVIDE_BY             ; 1                     ; Untyped              ;
; EXTCLK0_DIVIDE_BY             ; 1                     ; Untyped              ;
; EXTCLK3_PHASE_SHIFT           ; 0                     ; Untyped              ;
; EXTCLK2_PHASE_SHIFT           ; 0                     ; Untyped              ;
; EXTCLK1_PHASE_SHIFT           ; 0                     ; Untyped              ;
; EXTCLK0_PHASE_SHIFT           ; 0                     ; Untyped              ;
; EXTCLK3_TIME_DELAY            ; 0                     ; Untyped              ;
; EXTCLK2_TIME_DELAY            ; 0                     ; Untyped              ;
; EXTCLK1_TIME_DELAY            ; 0                     ; Untyped              ;
; EXTCLK0_TIME_DELAY            ; 0                     ; Untyped              ;
; EXTCLK3_DUTY_CYCLE            ; 50                    ; Untyped              ;
; EXTCLK2_DUTY_CYCLE            ; 50                    ; Untyped              ;
; EXTCLK1_DUTY_CYCLE            ; 50                    ; Untyped              ;
; EXTCLK0_DUTY_CYCLE            ; 50                    ; Untyped              ;
; VCO_MULTIPLY_BY               ; 0                     ; Untyped              ;
; VCO_DIVIDE_BY                 ; 0                     ; Untyped              ;
; SCLKOUT0_PHASE_SHIFT          ; 0                     ; Untyped              ;
; SCLKOUT1_PHASE_SHIFT          ; 0                     ; Untyped              ;
; VCO_MIN                       ; 0                     ; Untyped              ;
; VCO_MAX                       ; 0                     ; Untyped              ;
; VCO_CENTER                    ; 0                     ; Untyped              ;
; PFD_MIN                       ; 0                     ; Untyped              ;
; PFD_MAX                       ; 0                     ; Untyped              ;
; M_INITIAL                     ; 0                     ; Untyped              ;
; M                             ; 0                     ; Untyped              ;
; N                             ; 1                     ; Untyped              ;
; M2                            ; 1                     ; Untyped              ;
; N2                            ; 1                     ; Untyped              ;
; SS                            ; 1                     ; Untyped              ;
; C0_HIGH                       ; 0                     ; Untyped              ;
; C1_HIGH                       ; 0                     ; Untyped              ;
; C2_HIGH                       ; 0                     ; Untyped              ;
; C3_HIGH                       ; 0                     ; Untyped              ;
; C4_HIGH                       ; 0                     ; Untyped              ;
; C5_HIGH                       ; 0                     ; Untyped              ;
; C6_HIGH                       ; 0                     ; Untyped              ;
; C7_HIGH                       ; 0                     ; Untyped              ;
; C8_HIGH                       ; 0                     ; Untyped              ;
; C9_HIGH                       ; 0                     ; Untyped              ;
; C0_LOW                        ; 0                     ; Untyped              ;
; C1_LOW                        ; 0                     ; Untyped              ;
; C2_LOW                        ; 0                     ; Untyped              ;
; C3_LOW                        ; 0                     ; Untyped              ;
; C4_LOW                        ; 0                     ; Untyped              ;
; C5_LOW                        ; 0                     ; Untyped              ;
; C6_LOW                        ; 0                     ; Untyped              ;
; C7_LOW                        ; 0                     ; Untyped              ;
; C8_LOW                        ; 0                     ; Untyped              ;
; C9_LOW                        ; 0                     ; Untyped              ;
; C0_INITIAL                    ; 0                     ; Untyped              ;
; C1_INITIAL                    ; 0                     ; Untyped              ;
; C2_INITIAL                    ; 0                     ; Untyped              ;
; C3_INITIAL                    ; 0                     ; Untyped              ;
; C4_INITIAL                    ; 0                     ; Untyped              ;
; C5_INITIAL                    ; 0                     ; Untyped              ;
; C6_INITIAL                    ; 0                     ; Untyped              ;
; C7_INITIAL                    ; 0                     ; Untyped              ;
; C8_INITIAL                    ; 0                     ; Untyped              ;
; C9_INITIAL                    ; 0                     ; Untyped              ;
; C0_MODE                       ; BYPASS                ; Untyped              ;
; C1_MODE                       ; BYPASS                ; Untyped              ;
; C2_MODE                       ; BYPASS                ; Untyped              ;
; C3_MODE                       ; BYPASS                ; Untyped              ;
; C4_MODE                       ; BYPASS                ; Untyped              ;
; C5_MODE                       ; BYPASS                ; Untyped              ;
; C6_MODE                       ; BYPASS                ; Untyped              ;
; C7_MODE                       ; BYPASS                ; Untyped              ;
; C8_MODE                       ; BYPASS                ; Untyped              ;
; C9_MODE                       ; BYPASS                ; Untyped              ;
; C0_PH                         ; 0                     ; Untyped              ;
; C1_PH                         ; 0                     ; Untyped              ;
; C2_PH                         ; 0                     ; Untyped              ;
; C3_PH                         ; 0                     ; Untyped              ;
; C4_PH                         ; 0                     ; Untyped              ;
; C5_PH                         ; 0                     ; Untyped              ;
; C6_PH                         ; 0                     ; Untyped              ;
; C7_PH                         ; 0                     ; Untyped              ;
; C8_PH                         ; 0                     ; Untyped              ;
; C9_PH                         ; 0                     ; Untyped              ;
; L0_HIGH                       ; 1                     ; Untyped              ;
; L1_HIGH                       ; 1                     ; Untyped              ;
; G0_HIGH                       ; 1                     ; Untyped              ;
; G1_HIGH                       ; 1                     ; Untyped              ;
; G2_HIGH                       ; 1                     ; Untyped              ;
; G3_HIGH                       ; 1                     ; Untyped              ;
; E0_HIGH                       ; 1                     ; Untyped              ;
; E1_HIGH                       ; 1                     ; Untyped              ;
; E2_HIGH                       ; 1                     ; Untyped              ;
; E3_HIGH                       ; 1                     ; Untyped              ;
; L0_LOW                        ; 1                     ; Untyped              ;
; L1_LOW                        ; 1                     ; Untyped              ;
; G0_LOW                        ; 1                     ; Untyped              ;
; G1_LOW                        ; 1                     ; Untyped              ;
; G2_LOW                        ; 1                     ; Untyped              ;
; G3_LOW                        ; 1                     ; Untyped              ;
; E0_LOW                        ; 1                     ; Untyped              ;
; E1_LOW                        ; 1                     ; Untyped              ;
; E2_LOW                        ; 1                     ; Untyped              ;
; E3_LOW                        ; 1                     ; Untyped              ;
; L0_INITIAL                    ; 1                     ; Untyped              ;
; L1_INITIAL                    ; 1                     ; Untyped              ;
; G0_INITIAL                    ; 1                     ; Untyped              ;
; G1_INITIAL                    ; 1                     ; Untyped              ;
; G2_INITIAL                    ; 1                     ; Untyped              ;
; G3_INITIAL                    ; 1                     ; Untyped              ;
; E0_INITIAL                    ; 1                     ; Untyped              ;
; E1_INITIAL                    ; 1                     ; Untyped              ;
; E2_INITIAL                    ; 1                     ; Untyped              ;
; E3_INITIAL                    ; 1                     ; Untyped              ;
; L0_MODE                       ; BYPASS                ; Untyped              ;
; L1_MODE                       ; BYPASS                ; Untyped              ;
; G0_MODE                       ; BYPASS                ; Untyped              ;
; G1_MODE                       ; BYPASS                ; Untyped              ;
; G2_MODE                       ; BYPASS                ; Untyped              ;
; G3_MODE                       ; BYPASS                ; Untyped              ;
; E0_MODE                       ; BYPASS                ; Untyped              ;
; E1_MODE                       ; BYPASS                ; Untyped              ;
; E2_MODE                       ; BYPASS                ; Untyped              ;
; E3_MODE                       ; BYPASS                ; Untyped              ;
; L0_PH                         ; 0                     ; Untyped              ;
; L1_PH                         ; 0                     ; Untyped              ;
; G0_PH                         ; 0                     ; Untyped              ;
; G1_PH                         ; 0                     ; Untyped              ;
; G2_PH                         ; 0                     ; Untyped              ;
; G3_PH                         ; 0                     ; Untyped              ;
; E0_PH                         ; 0                     ; Untyped              ;
; E1_PH                         ; 0                     ; Untyped              ;
; E2_PH                         ; 0                     ; Untyped              ;
; E3_PH                         ; 0                     ; Untyped              ;
; M_PH                          ; 0                     ; Untyped              ;
; C1_USE_CASC_IN                ; OFF                   ; Untyped              ;
; C2_USE_CASC_IN                ; OFF                   ; Untyped              ;
; C3_USE_CASC_IN                ; OFF                   ; Untyped              ;
; C4_USE_CASC_IN                ; OFF                   ; Untyped              ;
; C5_USE_CASC_IN                ; OFF                   ; Untyped              ;
; C6_USE_CASC_IN                ; OFF                   ; Untyped              ;
; C7_USE_CASC_IN                ; OFF                   ; Untyped              ;
; C8_USE_CASC_IN                ; OFF                   ; Untyped              ;
; C9_USE_CASC_IN                ; OFF                   ; Untyped              ;
; CLK0_COUNTER                  ; G0                    ; Untyped              ;
; CLK1_COUNTER                  ; G0                    ; Untyped              ;
; CLK2_COUNTER                  ; G0                    ; Untyped              ;
; CLK3_COUNTER                  ; G0                    ; Untyped              ;
; CLK4_COUNTER                  ; G0                    ; Untyped              ;
; CLK5_COUNTER                  ; G0                    ; Untyped              ;
; CLK6_COUNTER                  ; E0                    ; Untyped              ;
; CLK7_COUNTER                  ; E1                    ; Untyped              ;
; CLK8_COUNTER                  ; E2                    ; Untyped              ;
; CLK9_COUNTER                  ; E3                    ; Untyped              ;
; L0_TIME_DELAY                 ; 0                     ; Untyped              ;
; L1_TIME_DELAY                 ; 0                     ; Untyped              ;
; G0_TIME_DELAY                 ; 0                     ; Untyped              ;
; G1_TIME_DELAY                 ; 0                     ; Untyped              ;
; G2_TIME_DELAY                 ; 0                     ; Untyped              ;
; G3_TIME_DELAY                 ; 0                     ; Untyped              ;
; E0_TIME_DELAY                 ; 0                     ; Untyped              ;
; E1_TIME_DELAY                 ; 0                     ; Untyped              ;
; E2_TIME_DELAY                 ; 0                     ; Untyped              ;
; E3_TIME_DELAY                 ; 0                     ; Untyped              ;
; M_TIME_DELAY                  ; 0                     ; Untyped              ;
; N_TIME_DELAY                  ; 0                     ; Untyped              ;
; EXTCLK3_COUNTER               ; E3                    ; Untyped              ;
; EXTCLK2_COUNTER               ; E2                    ; Untyped              ;
; EXTCLK1_COUNTER               ; E1                    ; Untyped              ;
; EXTCLK0_COUNTER               ; E0                    ; Untyped              ;
; ENABLE0_COUNTER               ; L0                    ; Untyped              ;
; ENABLE1_COUNTER               ; L0                    ; Untyped              ;
; CHARGE_PUMP_CURRENT           ; 2                     ; Untyped              ;
; LOOP_FILTER_R                 ;  1.000000             ; Untyped              ;
; LOOP_FILTER_C                 ; 5                     ; Untyped              ;
; CHARGE_PUMP_CURRENT_BITS      ; 9999                  ; Untyped              ;
; LOOP_FILTER_R_BITS            ; 9999                  ; Untyped              ;
; LOOP_FILTER_C_BITS            ; 9999                  ; Untyped              ;
; VCO_POST_SCALE                ; 0                     ; Untyped              ;
; CLK2_OUTPUT_FREQUENCY         ; 0                     ; Untyped              ;
; CLK1_OUTPUT_FREQUENCY         ; 0                     ; Untyped              ;
; CLK0_OUTPUT_FREQUENCY         ; 0                     ; Untyped              ;
; INTENDED_DEVICE_FAMILY        ; NONE                  ; Untyped              ;
; PORT_CLKENA0                  ; PORT_UNUSED           ; Untyped              ;
; PORT_CLKENA1                  ; PORT_UNUSED           ; Untyped              ;
; PORT_CLKENA2                  ; PORT_UNUSED           ; Untyped              ;
; PORT_CLKENA3                  ; PORT_UNUSED           ; Untyped              ;
; PORT_CLKENA4                  ; PORT_UNUSED           ; Untyped              ;
; PORT_CLKENA5                  ; PORT_UNUSED           ; Untyped              ;
; PORT_EXTCLKENA0               ; PORT_CONNECTIVITY     ; Untyped              ;
; PORT_EXTCLKENA1               ; PORT_CONNECTIVITY     ; Untyped              ;
; PORT_EXTCLKENA2               ; PORT_CONNECTIVITY     ; Untyped              ;
; PORT_EXTCLKENA3               ; PORT_CONNECTIVITY     ; Untyped              ;
; PORT_EXTCLK0                  ; PORT_UNUSED           ; Untyped              ;
; PORT_EXTCLK1                  ; PORT_UNUSED           ; Untyped              ;
; PORT_EXTCLK2                  ; PORT_UNUSED           ; Untyped              ;
; PORT_EXTCLK3                  ; PORT_UNUSED           ; Untyped              ;
; PORT_CLKBAD0                  ; PORT_UNUSED           ; Untyped              ;
; PORT_CLKBAD1                  ; PORT_UNUSED           ; Untyped              ;
; PORT_CLK0                     ; PORT_USED             ; Untyped              ;
; PORT_CLK1                     ; PORT_UNUSED           ; Untyped              ;
; PORT_CLK2                     ; PORT_UNUSED           ; Untyped              ;
; PORT_CLK3                     ; PORT_UNUSED           ; Untyped              ;
; PORT_CLK4                     ; PORT_UNUSED           ; Untyped              ;
; PORT_CLK5                     ; PORT_UNUSED           ; Untyped              ;
; PORT_CLK6                     ; PORT_UNUSED           ; Untyped              ;
; PORT_CLK7                     ; PORT_UNUSED           ; Untyped              ;
; PORT_CLK8                     ; PORT_UNUSED           ; Untyped              ;
; PORT_CLK9                     ; PORT_UNUSED           ; Untyped              ;
; PORT_SCANDATA                 ; PORT_UNUSED           ; Untyped              ;
; PORT_SCANDATAOUT              ; PORT_UNUSED           ; Untyped              ;
; PORT_SCANDONE                 ; PORT_UNUSED           ; Untyped              ;
; PORT_SCLKOUT1                 ; PORT_CONNECTIVITY     ; Untyped              ;
; PORT_SCLKOUT0                 ; PORT_CONNECTIVITY     ; Untyped              ;
; PORT_ACTIVECLOCK              ; PORT_UNUSED           ; Untyped              ;
; PORT_CLKLOSS                  ; PORT_UNUSED           ; Untyped              ;
; PORT_INCLK1                   ; PORT_UNUSED           ; Untyped              ;
; PORT_INCLK0                   ; PORT_USED             ; Untyped              ;
; PORT_FBIN                     ; PORT_UNUSED           ; Untyped              ;
; PORT_PLLENA                   ; PORT_UNUSED           ; Untyped              ;
; PORT_CLKSWITCH                ; PORT_UNUSED           ; Untyped              ;
; PORT_ARESET                   ; PORT_UNUSED           ; Untyped              ;
; PORT_PFDENA                   ; PORT_UNUSED           ; Untyped              ;
; PORT_SCANCLK                  ; PORT_UNUSED           ; Untyped              ;
; PORT_SCANACLR                 ; PORT_UNUSED           ; Untyped              ;
; PORT_SCANREAD                 ; PORT_UNUSED           ; Untyped              ;
; PORT_SCANWRITE                ; PORT_UNUSED           ; Untyped              ;
; PORT_ENABLE0                  ; PORT_CONNECTIVITY     ; Untyped              ;
; PORT_ENABLE1                  ; PORT_CONNECTIVITY     ; Untyped              ;
; PORT_LOCKED                   ; PORT_UNUSED           ; Untyped              ;
; PORT_CONFIGUPDATE             ; PORT_UNUSED           ; Untyped              ;
; PORT_FBOUT                    ; PORT_CONNECTIVITY     ; Untyped              ;
; PORT_PHASEDONE                ; PORT_UNUSED           ; Untyped              ;
; PORT_PHASESTEP                ; PORT_UNUSED           ; Untyped              ;
; PORT_PHASEUPDOWN              ; PORT_UNUSED           ; Untyped              ;
; PORT_SCANCLKENA               ; PORT_UNUSED           ; Untyped              ;
; PORT_PHASECOUNTERSELECT       ; PORT_UNUSED           ; Untyped              ;
; PORT_VCOOVERRANGE             ; PORT_CONNECTIVITY     ; Untyped              ;
; PORT_VCOUNDERRANGE            ; PORT_CONNECTIVITY     ; Untyped              ;
; M_TEST_SOURCE                 ; 5                     ; Untyped              ;
; C0_TEST_SOURCE                ; 5                     ; Untyped              ;
; C1_TEST_SOURCE                ; 5                     ; Untyped              ;
; C2_TEST_SOURCE                ; 5                     ; Untyped              ;
; C3_TEST_SOURCE                ; 5                     ; Untyped              ;
; C4_TEST_SOURCE                ; 5                     ; Untyped              ;
; C5_TEST_SOURCE                ; 5                     ; Untyped              ;
; C6_TEST_SOURCE                ; 5                     ; Untyped              ;
; C7_TEST_SOURCE                ; 5                     ; Untyped              ;
; C8_TEST_SOURCE                ; 5                     ; Untyped              ;
; C9_TEST_SOURCE                ; 5                     ; Untyped              ;
; CBXI_PARAMETER                ; pll_altpll            ; Untyped              ;
; VCO_FREQUENCY_CONTROL         ; AUTO                  ; Untyped              ;
; VCO_PHASE_SHIFT_STEP          ; 0                     ; Untyped              ;
; WIDTH_CLOCK                   ; 6                     ; Untyped              ;
; WIDTH_PHASECOUNTERSELECT      ; 4                     ; Untyped              ;
; USING_FBMIMICBIDIR_PORT       ; OFF                   ; Untyped              ;
; DEVICE_FAMILY                 ; Cyclone IV E          ; Untyped              ;
; SCAN_CHAIN_MIF_FILE           ; UNUSED                ; Untyped              ;
; SIM_GATE_LOCK_DEVICE_BEHAVIOR ; OFF                   ; Untyped              ;
; AUTO_CARRY_CHAINS             ; ON                    ; AUTO_CARRY           ;
; IGNORE_CARRY_BUFFERS          ; OFF                   ; IGNORE_CARRY         ;
; AUTO_CASCADE_CHAINS           ; ON                    ; AUTO_CASCADE         ;
; IGNORE_CASCADE_BUFFERS        ; OFF                   ; IGNORE_CASCADE       ;
+-------------------------------+-----------------------+----------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: PS2_Interface:myps2|PS2_Controller:PS2 ;
+------------------+-------+----------------------------------------------------------+
; Parameter Name   ; Value ; Type                                                     ;
+------------------+-------+----------------------------------------------------------+
; INITIALIZE_MOUSE ; 0     ; Signed Integer                                           ;
+------------------+-------+----------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out ;
+------------------------------------+----------------------+-------------------------------------------------------------------+
; Parameter Name                     ; Value                ; Type                                                              ;
+------------------------------------+----------------------+-------------------------------------------------------------------+
; CLOCK_CYCLES_FOR_101US             ; 5050                 ; Signed Integer                                                    ;
; NUMBER_OF_BITS_FOR_101US           ; 13                   ; Signed Integer                                                    ;
; COUNTER_INCREMENT_FOR_101US        ; 0000000000001        ; Unsigned Binary                                                   ;
; CLOCK_CYCLES_FOR_15MS              ; 750000               ; Signed Integer                                                    ;
; NUMBER_OF_BITS_FOR_15MS            ; 20                   ; Signed Integer                                                    ;
; COUNTER_INCREMENT_FOR_15MS         ; 00000000000000000001 ; Unsigned Binary                                                   ;
; CLOCK_CYCLES_FOR_2MS               ; 100000               ; Signed Integer                                                    ;
; NUMBER_OF_BITS_FOR_2MS             ; 17                   ; Signed Integer                                                    ;
; COUNTER_INCREMENT_FOR_2MS          ; 00000000000000001    ; Unsigned Binary                                                   ;
; PS2_STATE_0_IDLE                   ; 000                  ; Unsigned Binary                                                   ;
; PS2_STATE_1_INITIATE_COMMUNICATION ; 001                  ; Unsigned Binary                                                   ;
; PS2_STATE_2_WAIT_FOR_CLOCK         ; 010                  ; Unsigned Binary                                                   ;
; PS2_STATE_3_TRANSMIT_DATA          ; 011                  ; Unsigned Binary                                                   ;
; PS2_STATE_4_TRANSMIT_STOP_BIT      ; 100                  ; Unsigned Binary                                                   ;
; PS2_STATE_5_RECEIVE_ACK_BIT        ; 101                  ; Unsigned Binary                                                   ;
; PS2_STATE_6_COMMAND_WAS_SENT       ; 110                  ; Unsigned Binary                                                   ;
; PS2_STATE_7_TRANSMISSION_ERROR     ; 111                  ; Unsigned Binary                                                   ;
+------------------------------------+----------------------+-------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: VGA_Audio_PLL:p1|altpll:altpll_component ;
+-------------------------------+-------------------+-----------------------------------+
; Parameter Name                ; Value             ; Type                              ;
+-------------------------------+-------------------+-----------------------------------+
; OPERATION_MODE                ; NORMAL            ; Untyped                           ;
; PLL_TYPE                      ; AUTO              ; Untyped                           ;
; LPM_HINT                      ; UNUSED            ; Untyped                           ;
; QUALIFY_CONF_DONE             ; OFF               ; Untyped                           ;
; COMPENSATE_CLOCK              ; CLK0              ; Untyped                           ;
; SCAN_CHAIN                    ; LONG              ; Untyped                           ;
; PRIMARY_CLOCK                 ; INCLK0            ; Untyped                           ;
; INCLK0_INPUT_FREQUENCY        ; 20000             ; Signed Integer                    ;
; INCLK1_INPUT_FREQUENCY        ; 0                 ; Untyped                           ;
; GATE_LOCK_SIGNAL              ; NO                ; Untyped                           ;
; GATE_LOCK_COUNTER             ; 0                 ; Untyped                           ;
; LOCK_HIGH                     ; 1                 ; Untyped                           ;
; LOCK_LOW                      ; 1                 ; Untyped                           ;
; VALID_LOCK_MULTIPLIER         ; 1                 ; Untyped                           ;
; INVALID_LOCK_MULTIPLIER       ; 5                 ; Untyped                           ;
; SWITCH_OVER_ON_LOSSCLK        ; OFF               ; Untyped                           ;
; SWITCH_OVER_ON_GATED_LOCK     ; OFF               ; Untyped                           ;
; ENABLE_SWITCH_OVER_COUNTER    ; OFF               ; Untyped                           ;
; SKIP_VCO                      ; OFF               ; Untyped                           ;
; SWITCH_OVER_COUNTER           ; 0                 ; Untyped                           ;
; SWITCH_OVER_TYPE              ; AUTO              ; Untyped                           ;
; FEEDBACK_SOURCE               ; EXTCLK0           ; Untyped                           ;
; BANDWIDTH                     ; 0                 ; Untyped                           ;
; BANDWIDTH_TYPE                ; AUTO              ; Untyped                           ;
; SPREAD_FREQUENCY              ; 0                 ; Untyped                           ;
; DOWN_SPREAD                   ; 0                 ; Untyped                           ;
; SELF_RESET_ON_GATED_LOSS_LOCK ; OFF               ; Untyped                           ;
; SELF_RESET_ON_LOSS_LOCK       ; OFF               ; Untyped                           ;
; CLK9_MULTIPLY_BY              ; 0                 ; Untyped                           ;
; CLK8_MULTIPLY_BY              ; 0                 ; Untyped                           ;
; CLK7_MULTIPLY_BY              ; 0                 ; Untyped                           ;
; CLK6_MULTIPLY_BY              ; 0                 ; Untyped                           ;
; CLK5_MULTIPLY_BY              ; 1                 ; Untyped                           ;
; CLK4_MULTIPLY_BY              ; 1                 ; Untyped                           ;
; CLK3_MULTIPLY_BY              ; 1                 ; Untyped                           ;
; CLK2_MULTIPLY_BY              ; 1                 ; Signed Integer                    ;
; CLK1_MULTIPLY_BY              ; 181               ; Signed Integer                    ;
; CLK0_MULTIPLY_BY              ; 1                 ; Signed Integer                    ;
; CLK9_DIVIDE_BY                ; 0                 ; Untyped                           ;
; CLK8_DIVIDE_BY                ; 0                 ; Untyped                           ;
; CLK7_DIVIDE_BY                ; 0                 ; Untyped                           ;
; CLK6_DIVIDE_BY                ; 0                 ; Untyped                           ;
; CLK5_DIVIDE_BY                ; 1                 ; Untyped                           ;
; CLK4_DIVIDE_BY                ; 1                 ; Untyped                           ;
; CLK3_DIVIDE_BY                ; 1                 ; Untyped                           ;
; CLK2_DIVIDE_BY                ; 2                 ; Signed Integer                    ;
; CLK1_DIVIDE_BY                ; 500               ; Signed Integer                    ;
; CLK0_DIVIDE_BY                ; 2                 ; Signed Integer                    ;
; CLK9_PHASE_SHIFT              ; 0                 ; Untyped                           ;
; CLK8_PHASE_SHIFT              ; 0                 ; Untyped                           ;
; CLK7_PHASE_SHIFT              ; 0                 ; Untyped                           ;
; CLK6_PHASE_SHIFT              ; 0                 ; Untyped                           ;
; CLK5_PHASE_SHIFT              ; 0                 ; Untyped                           ;
; CLK4_PHASE_SHIFT              ; 0                 ; Untyped                           ;
; CLK3_PHASE_SHIFT              ; 0                 ; Untyped                           ;
; CLK2_PHASE_SHIFT              ; 0                 ; Untyped                           ;
; CLK1_PHASE_SHIFT              ; 0                 ; Untyped                           ;
; CLK0_PHASE_SHIFT              ; 0                 ; Untyped                           ;
; CLK5_TIME_DELAY               ; 0                 ; Untyped                           ;
; CLK4_TIME_DELAY               ; 0                 ; Untyped                           ;
; CLK3_TIME_DELAY               ; 0                 ; Untyped                           ;
; CLK2_TIME_DELAY               ; 0                 ; Untyped                           ;
; CLK1_TIME_DELAY               ; 0                 ; Untyped                           ;
; CLK0_TIME_DELAY               ; 0                 ; Untyped                           ;
; CLK9_DUTY_CYCLE               ; 50                ; Untyped                           ;
; CLK8_DUTY_CYCLE               ; 50                ; Untyped                           ;
; CLK7_DUTY_CYCLE               ; 50                ; Untyped                           ;
; CLK6_DUTY_CYCLE               ; 50                ; Untyped                           ;
; CLK5_DUTY_CYCLE               ; 50                ; Untyped                           ;
; CLK4_DUTY_CYCLE               ; 50                ; Untyped                           ;
; CLK3_DUTY_CYCLE               ; 50                ; Untyped                           ;
; CLK2_DUTY_CYCLE               ; 50                ; Signed Integer                    ;
; CLK1_DUTY_CYCLE               ; 50                ; Signed Integer                    ;
; CLK0_DUTY_CYCLE               ; 50                ; Signed Integer                    ;
; CLK9_USE_EVEN_COUNTER_MODE    ; OFF               ; Untyped                           ;
; CLK8_USE_EVEN_COUNTER_MODE    ; OFF               ; Untyped                           ;
; CLK7_USE_EVEN_COUNTER_MODE    ; OFF               ; Untyped                           ;
; CLK6_USE_EVEN_COUNTER_MODE    ; OFF               ; Untyped                           ;
; CLK5_USE_EVEN_COUNTER_MODE    ; OFF               ; Untyped                           ;
; CLK4_USE_EVEN_COUNTER_MODE    ; OFF               ; Untyped                           ;
; CLK3_USE_EVEN_COUNTER_MODE    ; OFF               ; Untyped                           ;
; CLK2_USE_EVEN_COUNTER_MODE    ; OFF               ; Untyped                           ;
; CLK1_USE_EVEN_COUNTER_MODE    ; OFF               ; Untyped                           ;
; CLK0_USE_EVEN_COUNTER_MODE    ; OFF               ; Untyped                           ;
; CLK9_USE_EVEN_COUNTER_VALUE   ; OFF               ; Untyped                           ;
; CLK8_USE_EVEN_COUNTER_VALUE   ; OFF               ; Untyped                           ;
; CLK7_USE_EVEN_COUNTER_VALUE   ; OFF               ; Untyped                           ;
; CLK6_USE_EVEN_COUNTER_VALUE   ; OFF               ; Untyped                           ;
; CLK5_USE_EVEN_COUNTER_VALUE   ; OFF               ; Untyped                           ;
; CLK4_USE_EVEN_COUNTER_VALUE   ; OFF               ; Untyped                           ;
; CLK3_USE_EVEN_COUNTER_VALUE   ; OFF               ; Untyped                           ;
; CLK2_USE_EVEN_COUNTER_VALUE   ; OFF               ; Untyped                           ;
; CLK1_USE_EVEN_COUNTER_VALUE   ; OFF               ; Untyped                           ;
; CLK0_USE_EVEN_COUNTER_VALUE   ; OFF               ; Untyped                           ;
; LOCK_WINDOW_UI                ;  0.05             ; Untyped                           ;
; LOCK_WINDOW_UI_BITS           ; UNUSED            ; Untyped                           ;
; VCO_RANGE_DETECTOR_LOW_BITS   ; UNUSED            ; Untyped                           ;
; VCO_RANGE_DETECTOR_HIGH_BITS  ; UNUSED            ; Untyped                           ;
; DPA_MULTIPLY_BY               ; 0                 ; Untyped                           ;
; DPA_DIVIDE_BY                 ; 1                 ; Untyped                           ;
; DPA_DIVIDER                   ; 0                 ; Untyped                           ;
; EXTCLK3_MULTIPLY_BY           ; 1                 ; Untyped                           ;
; EXTCLK2_MULTIPLY_BY           ; 1                 ; Untyped                           ;
; EXTCLK1_MULTIPLY_BY           ; 1                 ; Untyped                           ;
; EXTCLK0_MULTIPLY_BY           ; 1                 ; Untyped                           ;
; EXTCLK3_DIVIDE_BY             ; 1                 ; Untyped                           ;
; EXTCLK2_DIVIDE_BY             ; 1                 ; Untyped                           ;
; EXTCLK1_DIVIDE_BY             ; 1                 ; Untyped                           ;
; EXTCLK0_DIVIDE_BY             ; 1                 ; Untyped                           ;
; EXTCLK3_PHASE_SHIFT           ; 0                 ; Untyped                           ;
; EXTCLK2_PHASE_SHIFT           ; 0                 ; Untyped                           ;
; EXTCLK1_PHASE_SHIFT           ; 0                 ; Untyped                           ;
; EXTCLK0_PHASE_SHIFT           ; 0                 ; Untyped                           ;
; EXTCLK3_TIME_DELAY            ; 0                 ; Untyped                           ;
; EXTCLK2_TIME_DELAY            ; 0                 ; Untyped                           ;
; EXTCLK1_TIME_DELAY            ; 0                 ; Untyped                           ;
; EXTCLK0_TIME_DELAY            ; 0                 ; Untyped                           ;
; EXTCLK3_DUTY_CYCLE            ; 50                ; Untyped                           ;
; EXTCLK2_DUTY_CYCLE            ; 50                ; Untyped                           ;
; EXTCLK1_DUTY_CYCLE            ; 50                ; Untyped                           ;
; EXTCLK0_DUTY_CYCLE            ; 50                ; Untyped                           ;
; VCO_MULTIPLY_BY               ; 0                 ; Untyped                           ;
; VCO_DIVIDE_BY                 ; 0                 ; Untyped                           ;
; SCLKOUT0_PHASE_SHIFT          ; 0                 ; Untyped                           ;
; SCLKOUT1_PHASE_SHIFT          ; 0                 ; Untyped                           ;
; VCO_MIN                       ; 0                 ; Untyped                           ;
; VCO_MAX                       ; 0                 ; Untyped                           ;
; VCO_CENTER                    ; 0                 ; Untyped                           ;
; PFD_MIN                       ; 0                 ; Untyped                           ;
; PFD_MAX                       ; 0                 ; Untyped                           ;
; M_INITIAL                     ; 0                 ; Untyped                           ;
; M                             ; 0                 ; Untyped                           ;
; N                             ; 1                 ; Untyped                           ;
; M2                            ; 1                 ; Untyped                           ;
; N2                            ; 1                 ; Untyped                           ;
; SS                            ; 1                 ; Untyped                           ;
; C0_HIGH                       ; 0                 ; Untyped                           ;
; C1_HIGH                       ; 0                 ; Untyped                           ;
; C2_HIGH                       ; 0                 ; Untyped                           ;
; C3_HIGH                       ; 0                 ; Untyped                           ;
; C4_HIGH                       ; 0                 ; Untyped                           ;
; C5_HIGH                       ; 0                 ; Untyped                           ;
; C6_HIGH                       ; 0                 ; Untyped                           ;
; C7_HIGH                       ; 0                 ; Untyped                           ;
; C8_HIGH                       ; 0                 ; Untyped                           ;
; C9_HIGH                       ; 0                 ; Untyped                           ;
; C0_LOW                        ; 0                 ; Untyped                           ;
; C1_LOW                        ; 0                 ; Untyped                           ;
; C2_LOW                        ; 0                 ; Untyped                           ;
; C3_LOW                        ; 0                 ; Untyped                           ;
; C4_LOW                        ; 0                 ; Untyped                           ;
; C5_LOW                        ; 0                 ; Untyped                           ;
; C6_LOW                        ; 0                 ; Untyped                           ;
; C7_LOW                        ; 0                 ; Untyped                           ;
; C8_LOW                        ; 0                 ; Untyped                           ;
; C9_LOW                        ; 0                 ; Untyped                           ;
; C0_INITIAL                    ; 0                 ; Untyped                           ;
; C1_INITIAL                    ; 0                 ; Untyped                           ;
; C2_INITIAL                    ; 0                 ; Untyped                           ;
; C3_INITIAL                    ; 0                 ; Untyped                           ;
; C4_INITIAL                    ; 0                 ; Untyped                           ;
; C5_INITIAL                    ; 0                 ; Untyped                           ;
; C6_INITIAL                    ; 0                 ; Untyped                           ;
; C7_INITIAL                    ; 0                 ; Untyped                           ;
; C8_INITIAL                    ; 0                 ; Untyped                           ;
; C9_INITIAL                    ; 0                 ; Untyped                           ;
; C0_MODE                       ; BYPASS            ; Untyped                           ;
; C1_MODE                       ; BYPASS            ; Untyped                           ;
; C2_MODE                       ; BYPASS            ; Untyped                           ;
; C3_MODE                       ; BYPASS            ; Untyped                           ;
; C4_MODE                       ; BYPASS            ; Untyped                           ;
; C5_MODE                       ; BYPASS            ; Untyped                           ;
; C6_MODE                       ; BYPASS            ; Untyped                           ;
; C7_MODE                       ; BYPASS            ; Untyped                           ;
; C8_MODE                       ; BYPASS            ; Untyped                           ;
; C9_MODE                       ; BYPASS            ; Untyped                           ;
; C0_PH                         ; 0                 ; Untyped                           ;
; C1_PH                         ; 0                 ; Untyped                           ;
; C2_PH                         ; 0                 ; Untyped                           ;
; C3_PH                         ; 0                 ; Untyped                           ;
; C4_PH                         ; 0                 ; Untyped                           ;
; C5_PH                         ; 0                 ; Untyped                           ;
; C6_PH                         ; 0                 ; Untyped                           ;
; C7_PH                         ; 0                 ; Untyped                           ;
; C8_PH                         ; 0                 ; Untyped                           ;
; C9_PH                         ; 0                 ; Untyped                           ;
; L0_HIGH                       ; 1                 ; Untyped                           ;
; L1_HIGH                       ; 1                 ; Untyped                           ;
; G0_HIGH                       ; 1                 ; Untyped                           ;
; G1_HIGH                       ; 1                 ; Untyped                           ;
; G2_HIGH                       ; 1                 ; Untyped                           ;
; G3_HIGH                       ; 1                 ; Untyped                           ;
; E0_HIGH                       ; 1                 ; Untyped                           ;
; E1_HIGH                       ; 1                 ; Untyped                           ;
; E2_HIGH                       ; 1                 ; Untyped                           ;
; E3_HIGH                       ; 1                 ; Untyped                           ;
; L0_LOW                        ; 1                 ; Untyped                           ;
; L1_LOW                        ; 1                 ; Untyped                           ;
; G0_LOW                        ; 1                 ; Untyped                           ;
; G1_LOW                        ; 1                 ; Untyped                           ;
; G2_LOW                        ; 1                 ; Untyped                           ;
; G3_LOW                        ; 1                 ; Untyped                           ;
; E0_LOW                        ; 1                 ; Untyped                           ;
; E1_LOW                        ; 1                 ; Untyped                           ;
; E2_LOW                        ; 1                 ; Untyped                           ;
; E3_LOW                        ; 1                 ; Untyped                           ;
; L0_INITIAL                    ; 1                 ; Untyped                           ;
; L1_INITIAL                    ; 1                 ; Untyped                           ;
; G0_INITIAL                    ; 1                 ; Untyped                           ;
; G1_INITIAL                    ; 1                 ; Untyped                           ;
; G2_INITIAL                    ; 1                 ; Untyped                           ;
; G3_INITIAL                    ; 1                 ; Untyped                           ;
; E0_INITIAL                    ; 1                 ; Untyped                           ;
; E1_INITIAL                    ; 1                 ; Untyped                           ;
; E2_INITIAL                    ; 1                 ; Untyped                           ;
; E3_INITIAL                    ; 1                 ; Untyped                           ;
; L0_MODE                       ; BYPASS            ; Untyped                           ;
; L1_MODE                       ; BYPASS            ; Untyped                           ;
; G0_MODE                       ; BYPASS            ; Untyped                           ;
; G1_MODE                       ; BYPASS            ; Untyped                           ;
; G2_MODE                       ; BYPASS            ; Untyped                           ;
; G3_MODE                       ; BYPASS            ; Untyped                           ;
; E0_MODE                       ; BYPASS            ; Untyped                           ;
; E1_MODE                       ; BYPASS            ; Untyped                           ;
; E2_MODE                       ; BYPASS            ; Untyped                           ;
; E3_MODE                       ; BYPASS            ; Untyped                           ;
; L0_PH                         ; 0                 ; Untyped                           ;
; L1_PH                         ; 0                 ; Untyped                           ;
; G0_PH                         ; 0                 ; Untyped                           ;
; G1_PH                         ; 0                 ; Untyped                           ;
; G2_PH                         ; 0                 ; Untyped                           ;
; G3_PH                         ; 0                 ; Untyped                           ;
; E0_PH                         ; 0                 ; Untyped                           ;
; E1_PH                         ; 0                 ; Untyped                           ;
; E2_PH                         ; 0                 ; Untyped                           ;
; E3_PH                         ; 0                 ; Untyped                           ;
; M_PH                          ; 0                 ; Untyped                           ;
; C1_USE_CASC_IN                ; OFF               ; Untyped                           ;
; C2_USE_CASC_IN                ; OFF               ; Untyped                           ;
; C3_USE_CASC_IN                ; OFF               ; Untyped                           ;
; C4_USE_CASC_IN                ; OFF               ; Untyped                           ;
; C5_USE_CASC_IN                ; OFF               ; Untyped                           ;
; C6_USE_CASC_IN                ; OFF               ; Untyped                           ;
; C7_USE_CASC_IN                ; OFF               ; Untyped                           ;
; C8_USE_CASC_IN                ; OFF               ; Untyped                           ;
; C9_USE_CASC_IN                ; OFF               ; Untyped                           ;
; CLK0_COUNTER                  ; G0                ; Untyped                           ;
; CLK1_COUNTER                  ; G0                ; Untyped                           ;
; CLK2_COUNTER                  ; G0                ; Untyped                           ;
; CLK3_COUNTER                  ; G0                ; Untyped                           ;
; CLK4_COUNTER                  ; G0                ; Untyped                           ;
; CLK5_COUNTER                  ; G0                ; Untyped                           ;
; CLK6_COUNTER                  ; E0                ; Untyped                           ;
; CLK7_COUNTER                  ; E1                ; Untyped                           ;
; CLK8_COUNTER                  ; E2                ; Untyped                           ;
; CLK9_COUNTER                  ; E3                ; Untyped                           ;
; L0_TIME_DELAY                 ; 0                 ; Untyped                           ;
; L1_TIME_DELAY                 ; 0                 ; Untyped                           ;
; G0_TIME_DELAY                 ; 0                 ; Untyped                           ;
; G1_TIME_DELAY                 ; 0                 ; Untyped                           ;
; G2_TIME_DELAY                 ; 0                 ; Untyped                           ;
; G3_TIME_DELAY                 ; 0                 ; Untyped                           ;
; E0_TIME_DELAY                 ; 0                 ; Untyped                           ;
; E1_TIME_DELAY                 ; 0                 ; Untyped                           ;
; E2_TIME_DELAY                 ; 0                 ; Untyped                           ;
; E3_TIME_DELAY                 ; 0                 ; Untyped                           ;
; M_TIME_DELAY                  ; 0                 ; Untyped                           ;
; N_TIME_DELAY                  ; 0                 ; Untyped                           ;
; EXTCLK3_COUNTER               ; E3                ; Untyped                           ;
; EXTCLK2_COUNTER               ; E2                ; Untyped                           ;
; EXTCLK1_COUNTER               ; E1                ; Untyped                           ;
; EXTCLK0_COUNTER               ; E0                ; Untyped                           ;
; ENABLE0_COUNTER               ; L0                ; Untyped                           ;
; ENABLE1_COUNTER               ; L0                ; Untyped                           ;
; CHARGE_PUMP_CURRENT           ; 2                 ; Untyped                           ;
; LOOP_FILTER_R                 ;  1.000000         ; Untyped                           ;
; LOOP_FILTER_C                 ; 5                 ; Untyped                           ;
; CHARGE_PUMP_CURRENT_BITS      ; 9999              ; Untyped                           ;
; LOOP_FILTER_R_BITS            ; 9999              ; Untyped                           ;
; LOOP_FILTER_C_BITS            ; 9999              ; Untyped                           ;
; VCO_POST_SCALE                ; 0                 ; Untyped                           ;
; CLK2_OUTPUT_FREQUENCY         ; 0                 ; Untyped                           ;
; CLK1_OUTPUT_FREQUENCY         ; 0                 ; Untyped                           ;
; CLK0_OUTPUT_FREQUENCY         ; 0                 ; Untyped                           ;
; INTENDED_DEVICE_FAMILY        ; Cyclone II        ; Untyped                           ;
; PORT_CLKENA0                  ; PORT_UNUSED       ; Untyped                           ;
; PORT_CLKENA1                  ; PORT_UNUSED       ; Untyped                           ;
; PORT_CLKENA2                  ; PORT_UNUSED       ; Untyped                           ;
; PORT_CLKENA3                  ; PORT_UNUSED       ; Untyped                           ;
; PORT_CLKENA4                  ; PORT_UNUSED       ; Untyped                           ;
; PORT_CLKENA5                  ; PORT_UNUSED       ; Untyped                           ;
; PORT_EXTCLKENA0               ; PORT_CONNECTIVITY ; Untyped                           ;
; PORT_EXTCLKENA1               ; PORT_CONNECTIVITY ; Untyped                           ;
; PORT_EXTCLKENA2               ; PORT_CONNECTIVITY ; Untyped                           ;
; PORT_EXTCLKENA3               ; PORT_CONNECTIVITY ; Untyped                           ;
; PORT_EXTCLK0                  ; PORT_UNUSED       ; Untyped                           ;
; PORT_EXTCLK1                  ; PORT_UNUSED       ; Untyped                           ;
; PORT_EXTCLK2                  ; PORT_UNUSED       ; Untyped                           ;
; PORT_EXTCLK3                  ; PORT_UNUSED       ; Untyped                           ;
; PORT_CLKBAD0                  ; PORT_UNUSED       ; Untyped                           ;
; PORT_CLKBAD1                  ; PORT_UNUSED       ; Untyped                           ;
; PORT_CLK0                     ; PORT_USED         ; Untyped                           ;
; PORT_CLK1                     ; PORT_USED         ; Untyped                           ;
; PORT_CLK2                     ; PORT_USED         ; Untyped                           ;
; PORT_CLK3                     ; PORT_UNUSED       ; Untyped                           ;
; PORT_CLK4                     ; PORT_UNUSED       ; Untyped                           ;
; PORT_CLK5                     ; PORT_UNUSED       ; Untyped                           ;
; PORT_CLK6                     ; PORT_UNUSED       ; Untyped                           ;
; PORT_CLK7                     ; PORT_UNUSED       ; Untyped                           ;
; PORT_CLK8                     ; PORT_UNUSED       ; Untyped                           ;
; PORT_CLK9                     ; PORT_UNUSED       ; Untyped                           ;
; PORT_SCANDATA                 ; PORT_UNUSED       ; Untyped                           ;
; PORT_SCANDATAOUT              ; PORT_UNUSED       ; Untyped                           ;
; PORT_SCANDONE                 ; PORT_UNUSED       ; Untyped                           ;
; PORT_SCLKOUT1                 ; PORT_CONNECTIVITY ; Untyped                           ;
; PORT_SCLKOUT0                 ; PORT_CONNECTIVITY ; Untyped                           ;
; PORT_ACTIVECLOCK              ; PORT_UNUSED       ; Untyped                           ;
; PORT_CLKLOSS                  ; PORT_UNUSED       ; Untyped                           ;
; PORT_INCLK1                   ; PORT_UNUSED       ; Untyped                           ;
; PORT_INCLK0                   ; PORT_USED         ; Untyped                           ;
; PORT_FBIN                     ; PORT_UNUSED       ; Untyped                           ;
; PORT_PLLENA                   ; PORT_UNUSED       ; Untyped                           ;
; PORT_CLKSWITCH                ; PORT_UNUSED       ; Untyped                           ;
; PORT_ARESET                   ; PORT_USED         ; Untyped                           ;
; PORT_PFDENA                   ; PORT_UNUSED       ; Untyped                           ;
; PORT_SCANCLK                  ; PORT_UNUSED       ; Untyped                           ;
; PORT_SCANACLR                 ; PORT_UNUSED       ; Untyped                           ;
; PORT_SCANREAD                 ; PORT_UNUSED       ; Untyped                           ;
; PORT_SCANWRITE                ; PORT_UNUSED       ; Untyped                           ;
; PORT_ENABLE0                  ; PORT_CONNECTIVITY ; Untyped                           ;
; PORT_ENABLE1                  ; PORT_CONNECTIVITY ; Untyped                           ;
; PORT_LOCKED                   ; PORT_UNUSED       ; Untyped                           ;
; PORT_CONFIGUPDATE             ; PORT_UNUSED       ; Untyped                           ;
; PORT_FBOUT                    ; PORT_CONNECTIVITY ; Untyped                           ;
; PORT_PHASEDONE                ; PORT_UNUSED       ; Untyped                           ;
; PORT_PHASESTEP                ; PORT_UNUSED       ; Untyped                           ;
; PORT_PHASEUPDOWN              ; PORT_UNUSED       ; Untyped                           ;
; PORT_SCANCLKENA               ; PORT_UNUSED       ; Untyped                           ;
; PORT_PHASECOUNTERSELECT       ; PORT_UNUSED       ; Untyped                           ;
; PORT_VCOOVERRANGE             ; PORT_CONNECTIVITY ; Untyped                           ;
; PORT_VCOUNDERRANGE            ; PORT_CONNECTIVITY ; Untyped                           ;
; M_TEST_SOURCE                 ; 5                 ; Untyped                           ;
; C0_TEST_SOURCE                ; 5                 ; Untyped                           ;
; C1_TEST_SOURCE                ; 5                 ; Untyped                           ;
; C2_TEST_SOURCE                ; 5                 ; Untyped                           ;
; C3_TEST_SOURCE                ; 5                 ; Untyped                           ;
; C4_TEST_SOURCE                ; 5                 ; Untyped                           ;
; C5_TEST_SOURCE                ; 5                 ; Untyped                           ;
; C6_TEST_SOURCE                ; 5                 ; Untyped                           ;
; C7_TEST_SOURCE                ; 5                 ; Untyped                           ;
; C8_TEST_SOURCE                ; 5                 ; Untyped                           ;
; C9_TEST_SOURCE                ; 5                 ; Untyped                           ;
; CBXI_PARAMETER                ; NOTHING           ; Untyped                           ;
; VCO_FREQUENCY_CONTROL         ; AUTO              ; Untyped                           ;
; VCO_PHASE_SHIFT_STEP          ; 0                 ; Untyped                           ;
; WIDTH_CLOCK                   ; 6                 ; Untyped                           ;
; WIDTH_PHASECOUNTERSELECT      ; 4                 ; Untyped                           ;
; USING_FBMIMICBIDIR_PORT       ; OFF               ; Untyped                           ;
; DEVICE_FAMILY                 ; Cyclone IV E      ; Untyped                           ;
; SCAN_CHAIN_MIF_FILE           ; UNUSED            ; Untyped                           ;
; SIM_GATE_LOCK_DEVICE_BEHAVIOR ; OFF               ; Untyped                           ;
; AUTO_CARRY_CHAINS             ; ON                ; AUTO_CARRY                        ;
; IGNORE_CARRY_BUFFERS          ; OFF               ; IGNORE_CARRY                      ;
; AUTO_CASCADE_CHAINS           ; ON                ; AUTO_CASCADE                      ;
; IGNORE_CASCADE_BUFFERS        ; OFF               ; IGNORE_CASCADE                    ;
+-------------------------------+-------------------+-----------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: vga_controller:vga_ins|video_sync_generator:LTM_ins ;
+----------------+-------+-------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                    ;
+----------------+-------+-------------------------------------------------------------------------+
; hori_line      ; 800   ; Signed Integer                                                          ;
; hori_back      ; 144   ; Signed Integer                                                          ;
; hori_front     ; 16    ; Signed Integer                                                          ;
; vert_line      ; 525   ; Signed Integer                                                          ;
; vert_back      ; 34    ; Signed Integer                                                          ;
; vert_front     ; 11    ; Signed Integer                                                          ;
; H_sync_cycle   ; 96    ; Signed Integer                                                          ;
; V_sync_cycle   ; 2     ; Signed Integer                                                          ;
+----------------+-------+-------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component ;
+------------------------------------+----------------------+----------------------------------------------------------------+
; Parameter Name                     ; Value                ; Type                                                           ;
+------------------------------------+----------------------+----------------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                                        ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                                                     ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                                                   ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                                                   ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                                                 ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                                        ;
; OPERATION_MODE                     ; ROM                  ; Untyped                                                        ;
; WIDTH_A                            ; 7                    ; Signed Integer                                                 ;
; WIDTHAD_A                          ; 19                   ; Signed Integer                                                 ;
; NUMWORDS_A                         ; 307200               ; Signed Integer                                                 ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                                                        ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                                        ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                                        ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                                        ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                                        ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                                        ;
; WIDTH_B                            ; 1                    ; Untyped                                                        ;
; WIDTHAD_B                          ; 1                    ; Untyped                                                        ;
; NUMWORDS_B                         ; 1                    ; Untyped                                                        ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                                                        ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                                                        ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                                                        ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                                                        ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                                        ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                                        ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                                        ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                        ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                                        ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                                        ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                        ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                                        ;
; WIDTH_BYTEENA_A                    ; 1                    ; Signed Integer                                                 ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                                                        ;
; RAM_BLOCK_TYPE                     ; M9K                  ; Untyped                                                        ;
; BYTE_SIZE                          ; 8                    ; Untyped                                                        ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                                                        ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                                                        ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                                        ;
; INIT_FILE                          ; board.mif            ; Untyped                                                        ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                                        ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                                                        ;
; CLOCK_ENABLE_INPUT_A               ; BYPASS               ; Untyped                                                        ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                                        ;
; CLOCK_ENABLE_OUTPUT_A              ; BYPASS               ; Untyped                                                        ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                                                        ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                                        ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                                        ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                                        ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                                                        ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                                                        ;
; DEVICE_FAMILY                      ; Cyclone IV E         ; Untyped                                                        ;
; CBXI_PARAMETER                     ; altsyncram_qsb1      ; Untyped                                                        ;
+------------------------------------+----------------------+----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: vga_controller:vga_ins|head_data:head_data_inst|altsyncram:altsyncram_component ;
+------------------------------------+----------------------+------------------------------------------------------------------+
; Parameter Name                     ; Value                ; Type                                                             ;
+------------------------------------+----------------------+------------------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                                          ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                                                       ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                                                     ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                                                     ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                                                   ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                                          ;
; OPERATION_MODE                     ; ROM                  ; Untyped                                                          ;
; WIDTH_A                            ; 7                    ; Signed Integer                                                   ;
; WIDTHAD_A                          ; 19                   ; Signed Integer                                                   ;
; NUMWORDS_A                         ; 144                  ; Signed Integer                                                   ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                                                          ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                                          ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                                          ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                                          ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                                          ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                                          ;
; WIDTH_B                            ; 1                    ; Untyped                                                          ;
; WIDTHAD_B                          ; 1                    ; Untyped                                                          ;
; NUMWORDS_B                         ; 1                    ; Untyped                                                          ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                                                          ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                                                          ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                                                          ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                                                          ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                                          ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                                          ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                                          ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                          ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                                          ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                                          ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                          ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                                          ;
; WIDTH_BYTEENA_A                    ; 1                    ; Signed Integer                                                   ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                                                          ;
; RAM_BLOCK_TYPE                     ; M9K                  ; Untyped                                                          ;
; BYTE_SIZE                          ; 8                    ; Untyped                                                          ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                                                          ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                                                          ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                                          ;
; INIT_FILE                          ; head.mif             ; Untyped                                                          ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                                          ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                                                          ;
; CLOCK_ENABLE_INPUT_A               ; BYPASS               ; Untyped                                                          ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                                          ;
; CLOCK_ENABLE_OUTPUT_A              ; BYPASS               ; Untyped                                                          ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                                                          ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                                          ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                                          ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                                          ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                                                          ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                                                          ;
; DEVICE_FAMILY                      ; Cyclone IV E         ; Untyped                                                          ;
; CBXI_PARAMETER                     ; altsyncram_hkb1      ; Untyped                                                          ;
+------------------------------------+----------------------+------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: vga_controller:vga_ins|body_data:body_data_inst|altsyncram:altsyncram_component ;
+------------------------------------+----------------------+------------------------------------------------------------------+
; Parameter Name                     ; Value                ; Type                                                             ;
+------------------------------------+----------------------+------------------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                                          ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                                                       ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                                                     ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                                                     ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                                                   ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                                          ;
; OPERATION_MODE                     ; ROM                  ; Untyped                                                          ;
; WIDTH_A                            ; 7                    ; Signed Integer                                                   ;
; WIDTHAD_A                          ; 19                   ; Signed Integer                                                   ;
; NUMWORDS_A                         ; 144                  ; Signed Integer                                                   ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                                                          ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                                          ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                                          ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                                          ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                                          ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                                          ;
; WIDTH_B                            ; 1                    ; Untyped                                                          ;
; WIDTHAD_B                          ; 1                    ; Untyped                                                          ;
; NUMWORDS_B                         ; 1                    ; Untyped                                                          ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                                                          ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                                                          ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                                                          ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                                                          ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                                          ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                                          ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                                          ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                          ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                                          ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                                          ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                          ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                                          ;
; WIDTH_BYTEENA_A                    ; 1                    ; Signed Integer                                                   ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                                                          ;
; RAM_BLOCK_TYPE                     ; M9K                  ; Untyped                                                          ;
; BYTE_SIZE                          ; 8                    ; Untyped                                                          ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                                                          ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                                                          ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                                          ;
; INIT_FILE                          ; body.mif             ; Untyped                                                          ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                                          ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                                                          ;
; CLOCK_ENABLE_INPUT_A               ; BYPASS               ; Untyped                                                          ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                                          ;
; CLOCK_ENABLE_OUTPUT_A              ; BYPASS               ; Untyped                                                          ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                                                          ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                                          ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                                          ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                                          ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                                                          ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                                                          ;
; DEVICE_FAMILY                      ; Cyclone IV E         ; Untyped                                                          ;
; CBXI_PARAMETER                     ; altsyncram_dlb1      ; Untyped                                                          ;
+------------------------------------+----------------------+------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: vga_controller:vga_ins|apple_data:apple_data_inst|altsyncram:altsyncram_component ;
+------------------------------------+----------------------+--------------------------------------------------------------------+
; Parameter Name                     ; Value                ; Type                                                               ;
+------------------------------------+----------------------+--------------------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                                            ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                                                         ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                                                       ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                                                       ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                                                     ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                                            ;
; OPERATION_MODE                     ; ROM                  ; Untyped                                                            ;
; WIDTH_A                            ; 7                    ; Signed Integer                                                     ;
; WIDTHAD_A                          ; 19                   ; Signed Integer                                                     ;
; NUMWORDS_A                         ; 144                  ; Signed Integer                                                     ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                                                            ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                                            ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                                            ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                                            ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                                            ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                                            ;
; WIDTH_B                            ; 1                    ; Untyped                                                            ;
; WIDTHAD_B                          ; 1                    ; Untyped                                                            ;
; NUMWORDS_B                         ; 1                    ; Untyped                                                            ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                                                            ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                                                            ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                                                            ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                                                            ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                                            ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                                            ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                                            ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                            ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                                            ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                                            ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                            ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                                            ;
; WIDTH_BYTEENA_A                    ; 1                    ; Signed Integer                                                     ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                                                            ;
; RAM_BLOCK_TYPE                     ; M9K                  ; Untyped                                                            ;
; BYTE_SIZE                          ; 8                    ; Untyped                                                            ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                                                            ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                                                            ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                                            ;
; INIT_FILE                          ; apple.mif            ; Untyped                                                            ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                                            ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                                                            ;
; CLOCK_ENABLE_INPUT_A               ; BYPASS               ; Untyped                                                            ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                                            ;
; CLOCK_ENABLE_OUTPUT_A              ; BYPASS               ; Untyped                                                            ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                                                            ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                                            ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                                            ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                                            ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                                                            ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                                                            ;
; DEVICE_FAMILY                      ; Cyclone IV E         ; Untyped                                                            ;
; CBXI_PARAMETER                     ; altsyncram_hob1      ; Untyped                                                            ;
+------------------------------------+----------------------+--------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: vga_controller:vga_ins|lb:lb_data_inst|altsyncram:altsyncram_component ;
+------------------------------------+----------------------+---------------------------------------------------------+
; Parameter Name                     ; Value                ; Type                                                    ;
+------------------------------------+----------------------+---------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                                 ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                                              ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                                            ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                                            ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                                          ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                                 ;
; OPERATION_MODE                     ; ROM                  ; Untyped                                                 ;
; WIDTH_A                            ; 8                    ; Signed Integer                                          ;
; WIDTHAD_A                          ; 16                   ; Signed Integer                                          ;
; NUMWORDS_A                         ; 34750                ; Signed Integer                                          ;
; OUTDATA_REG_A                      ; CLOCK0               ; Untyped                                                 ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                                 ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                                 ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                                 ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                                 ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                                 ;
; WIDTH_B                            ; 1                    ; Untyped                                                 ;
; WIDTHAD_B                          ; 1                    ; Untyped                                                 ;
; NUMWORDS_B                         ; 1                    ; Untyped                                                 ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                                                 ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                                                 ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                                                 ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                                                 ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                                 ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                                 ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                                 ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                 ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                                 ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                                 ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                 ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                                 ;
; WIDTH_BYTEENA_A                    ; 1                    ; Signed Integer                                          ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                                                 ;
; RAM_BLOCK_TYPE                     ; M9K                  ; Untyped                                                 ;
; BYTE_SIZE                          ; 8                    ; Untyped                                                 ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                                                 ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                                                 ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                                 ;
; INIT_FILE                          ; ../leaderboard.mif   ; Untyped                                                 ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                                 ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                                                 ;
; CLOCK_ENABLE_INPUT_A               ; BYPASS               ; Untyped                                                 ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                                 ;
; CLOCK_ENABLE_OUTPUT_A              ; BYPASS               ; Untyped                                                 ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                                                 ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                                 ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                                 ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                                 ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                                                 ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                                                 ;
; DEVICE_FAMILY                      ; Cyclone IV E         ; Untyped                                                 ;
; CBXI_PARAMETER                     ; altsyncram_isb1      ; Untyped                                                 ;
+------------------------------------+----------------------+---------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: vga_controller:vga_ins|zero_data:zero_data_inst|altsyncram:altsyncram_component ;
+------------------------------------+----------------------+------------------------------------------------------------------+
; Parameter Name                     ; Value                ; Type                                                             ;
+------------------------------------+----------------------+------------------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                                          ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                                                       ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                                                     ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                                                     ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                                                   ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                                          ;
; OPERATION_MODE                     ; ROM                  ; Untyped                                                          ;
; WIDTH_A                            ; 7                    ; Signed Integer                                                   ;
; WIDTHAD_A                          ; 19                   ; Signed Integer                                                   ;
; NUMWORDS_A                         ; 1280                 ; Signed Integer                                                   ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                                                          ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                                          ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                                          ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                                          ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                                          ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                                          ;
; WIDTH_B                            ; 1                    ; Untyped                                                          ;
; WIDTHAD_B                          ; 1                    ; Untyped                                                          ;
; NUMWORDS_B                         ; 1                    ; Untyped                                                          ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                                                          ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                                                          ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                                                          ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                                                          ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                                          ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                                          ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                                          ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                          ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                                          ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                                          ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                          ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                                          ;
; WIDTH_BYTEENA_A                    ; 1                    ; Signed Integer                                                   ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                                                          ;
; RAM_BLOCK_TYPE                     ; M9K                  ; Untyped                                                          ;
; BYTE_SIZE                          ; 8                    ; Untyped                                                          ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                                                          ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                                                          ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                                          ;
; INIT_FILE                          ; 0.mif                ; Untyped                                                          ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                                          ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                                                          ;
; CLOCK_ENABLE_INPUT_A               ; BYPASS               ; Untyped                                                          ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                                          ;
; CLOCK_ENABLE_OUTPUT_A              ; BYPASS               ; Untyped                                                          ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                                                          ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                                          ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                                          ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                                          ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                                                          ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                                                          ;
; DEVICE_FAMILY                      ; Cyclone IV E         ; Untyped                                                          ;
; CBXI_PARAMETER                     ; altsyncram_1bb1      ; Untyped                                                          ;
+------------------------------------+----------------------+------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: vga_controller:vga_ins|one_data:one_data_inst|altsyncram:altsyncram_component ;
+------------------------------------+----------------------+----------------------------------------------------------------+
; Parameter Name                     ; Value                ; Type                                                           ;
+------------------------------------+----------------------+----------------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                                        ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                                                     ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                                                   ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                                                   ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                                                 ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                                        ;
; OPERATION_MODE                     ; ROM                  ; Untyped                                                        ;
; WIDTH_A                            ; 7                    ; Signed Integer                                                 ;
; WIDTHAD_A                          ; 19                   ; Signed Integer                                                 ;
; NUMWORDS_A                         ; 1280                 ; Signed Integer                                                 ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                                                        ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                                        ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                                        ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                                        ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                                        ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                                        ;
; WIDTH_B                            ; 1                    ; Untyped                                                        ;
; WIDTHAD_B                          ; 1                    ; Untyped                                                        ;
; NUMWORDS_B                         ; 1                    ; Untyped                                                        ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                                                        ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                                                        ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                                                        ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                                                        ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                                        ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                                        ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                                        ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                        ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                                        ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                                        ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                        ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                                        ;
; WIDTH_BYTEENA_A                    ; 1                    ; Signed Integer                                                 ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                                                        ;
; RAM_BLOCK_TYPE                     ; M9K                  ; Untyped                                                        ;
; BYTE_SIZE                          ; 8                    ; Untyped                                                        ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                                                        ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                                                        ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                                        ;
; INIT_FILE                          ; 1.mif                ; Untyped                                                        ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                                        ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                                                        ;
; CLOCK_ENABLE_INPUT_A               ; BYPASS               ; Untyped                                                        ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                                        ;
; CLOCK_ENABLE_OUTPUT_A              ; BYPASS               ; Untyped                                                        ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                                                        ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                                        ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                                        ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                                        ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                                                        ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                                                        ;
; DEVICE_FAMILY                      ; Cyclone IV E         ; Untyped                                                        ;
; CBXI_PARAMETER                     ; altsyncram_2bb1      ; Untyped                                                        ;
+------------------------------------+----------------------+----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: vga_controller:vga_ins|two_data:two_data_inst|altsyncram:altsyncram_component ;
+------------------------------------+----------------------+----------------------------------------------------------------+
; Parameter Name                     ; Value                ; Type                                                           ;
+------------------------------------+----------------------+----------------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                                        ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                                                     ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                                                   ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                                                   ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                                                 ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                                        ;
; OPERATION_MODE                     ; ROM                  ; Untyped                                                        ;
; WIDTH_A                            ; 7                    ; Signed Integer                                                 ;
; WIDTHAD_A                          ; 19                   ; Signed Integer                                                 ;
; NUMWORDS_A                         ; 1280                 ; Signed Integer                                                 ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                                                        ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                                        ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                                        ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                                        ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                                        ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                                        ;
; WIDTH_B                            ; 1                    ; Untyped                                                        ;
; WIDTHAD_B                          ; 1                    ; Untyped                                                        ;
; NUMWORDS_B                         ; 1                    ; Untyped                                                        ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                                                        ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                                                        ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                                                        ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                                                        ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                                        ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                                        ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                                        ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                        ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                                        ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                                        ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                        ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                                        ;
; WIDTH_BYTEENA_A                    ; 1                    ; Signed Integer                                                 ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                                                        ;
; RAM_BLOCK_TYPE                     ; M9K                  ; Untyped                                                        ;
; BYTE_SIZE                          ; 8                    ; Untyped                                                        ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                                                        ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                                                        ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                                        ;
; INIT_FILE                          ; 2.mif                ; Untyped                                                        ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                                        ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                                                        ;
; CLOCK_ENABLE_INPUT_A               ; BYPASS               ; Untyped                                                        ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                                        ;
; CLOCK_ENABLE_OUTPUT_A              ; BYPASS               ; Untyped                                                        ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                                                        ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                                        ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                                        ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                                        ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                                                        ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                                                        ;
; DEVICE_FAMILY                      ; Cyclone IV E         ; Untyped                                                        ;
; CBXI_PARAMETER                     ; altsyncram_3bb1      ; Untyped                                                        ;
+------------------------------------+----------------------+----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: vga_controller:vga_ins|three_data:three_data_inst|altsyncram:altsyncram_component ;
+------------------------------------+----------------------+--------------------------------------------------------------------+
; Parameter Name                     ; Value                ; Type                                                               ;
+------------------------------------+----------------------+--------------------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                                            ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                                                         ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                                                       ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                                                       ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                                                     ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                                            ;
; OPERATION_MODE                     ; ROM                  ; Untyped                                                            ;
; WIDTH_A                            ; 7                    ; Signed Integer                                                     ;
; WIDTHAD_A                          ; 19                   ; Signed Integer                                                     ;
; NUMWORDS_A                         ; 1280                 ; Signed Integer                                                     ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                                                            ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                                            ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                                            ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                                            ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                                            ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                                            ;
; WIDTH_B                            ; 1                    ; Untyped                                                            ;
; WIDTHAD_B                          ; 1                    ; Untyped                                                            ;
; NUMWORDS_B                         ; 1                    ; Untyped                                                            ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                                                            ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                                                            ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                                                            ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                                                            ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                                            ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                                            ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                                            ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                            ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                                            ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                                            ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                            ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                                            ;
; WIDTH_BYTEENA_A                    ; 1                    ; Signed Integer                                                     ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                                                            ;
; RAM_BLOCK_TYPE                     ; M9K                  ; Untyped                                                            ;
; BYTE_SIZE                          ; 8                    ; Untyped                                                            ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                                                            ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                                                            ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                                            ;
; INIT_FILE                          ; 3.mif                ; Untyped                                                            ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                                            ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                                                            ;
; CLOCK_ENABLE_INPUT_A               ; BYPASS               ; Untyped                                                            ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                                            ;
; CLOCK_ENABLE_OUTPUT_A              ; BYPASS               ; Untyped                                                            ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                                                            ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                                            ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                                            ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                                            ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                                                            ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                                                            ;
; DEVICE_FAMILY                      ; Cyclone IV E         ; Untyped                                                            ;
; CBXI_PARAMETER                     ; altsyncram_4bb1      ; Untyped                                                            ;
+------------------------------------+----------------------+--------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: vga_controller:vga_ins|four_data:four_data_inst|altsyncram:altsyncram_component ;
+------------------------------------+----------------------+------------------------------------------------------------------+
; Parameter Name                     ; Value                ; Type                                                             ;
+------------------------------------+----------------------+------------------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                                          ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                                                       ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                                                     ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                                                     ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                                                   ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                                          ;
; OPERATION_MODE                     ; ROM                  ; Untyped                                                          ;
; WIDTH_A                            ; 7                    ; Signed Integer                                                   ;
; WIDTHAD_A                          ; 19                   ; Signed Integer                                                   ;
; NUMWORDS_A                         ; 1280                 ; Signed Integer                                                   ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                                                          ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                                          ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                                          ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                                          ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                                          ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                                          ;
; WIDTH_B                            ; 1                    ; Untyped                                                          ;
; WIDTHAD_B                          ; 1                    ; Untyped                                                          ;
; NUMWORDS_B                         ; 1                    ; Untyped                                                          ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                                                          ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                                                          ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                                                          ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                                                          ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                                          ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                                          ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                                          ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                          ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                                          ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                                          ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                          ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                                          ;
; WIDTH_BYTEENA_A                    ; 1                    ; Signed Integer                                                   ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                                                          ;
; RAM_BLOCK_TYPE                     ; M9K                  ; Untyped                                                          ;
; BYTE_SIZE                          ; 8                    ; Untyped                                                          ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                                                          ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                                                          ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                                          ;
; INIT_FILE                          ; 4.mif                ; Untyped                                                          ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                                          ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                                                          ;
; CLOCK_ENABLE_INPUT_A               ; BYPASS               ; Untyped                                                          ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                                          ;
; CLOCK_ENABLE_OUTPUT_A              ; BYPASS               ; Untyped                                                          ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                                                          ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                                          ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                                          ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                                          ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                                                          ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                                                          ;
; DEVICE_FAMILY                      ; Cyclone IV E         ; Untyped                                                          ;
; CBXI_PARAMETER                     ; altsyncram_5bb1      ; Untyped                                                          ;
+------------------------------------+----------------------+------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: vga_controller:vga_ins|five_data:five_data_inst|altsyncram:altsyncram_component ;
+------------------------------------+----------------------+------------------------------------------------------------------+
; Parameter Name                     ; Value                ; Type                                                             ;
+------------------------------------+----------------------+------------------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                                          ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                                                       ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                                                     ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                                                     ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                                                   ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                                          ;
; OPERATION_MODE                     ; ROM                  ; Untyped                                                          ;
; WIDTH_A                            ; 7                    ; Signed Integer                                                   ;
; WIDTHAD_A                          ; 19                   ; Signed Integer                                                   ;
; NUMWORDS_A                         ; 1280                 ; Signed Integer                                                   ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                                                          ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                                          ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                                          ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                                          ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                                          ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                                          ;
; WIDTH_B                            ; 1                    ; Untyped                                                          ;
; WIDTHAD_B                          ; 1                    ; Untyped                                                          ;
; NUMWORDS_B                         ; 1                    ; Untyped                                                          ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                                                          ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                                                          ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                                                          ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                                                          ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                                          ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                                          ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                                          ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                          ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                                          ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                                          ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                          ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                                          ;
; WIDTH_BYTEENA_A                    ; 1                    ; Signed Integer                                                   ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                                                          ;
; RAM_BLOCK_TYPE                     ; M9K                  ; Untyped                                                          ;
; BYTE_SIZE                          ; 8                    ; Untyped                                                          ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                                                          ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                                                          ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                                          ;
; INIT_FILE                          ; 5.mif                ; Untyped                                                          ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                                          ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                                                          ;
; CLOCK_ENABLE_INPUT_A               ; BYPASS               ; Untyped                                                          ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                                          ;
; CLOCK_ENABLE_OUTPUT_A              ; BYPASS               ; Untyped                                                          ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                                                          ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                                          ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                                          ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                                          ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                                                          ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                                                          ;
; DEVICE_FAMILY                      ; Cyclone IV E         ; Untyped                                                          ;
; CBXI_PARAMETER                     ; altsyncram_6bb1      ; Untyped                                                          ;
+------------------------------------+----------------------+------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: vga_controller:vga_ins|six_data:_data_inst|altsyncram:altsyncram_component ;
+------------------------------------+----------------------+-------------------------------------------------------------+
; Parameter Name                     ; Value                ; Type                                                        ;
+------------------------------------+----------------------+-------------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                                     ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                                                  ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                                                ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                                                ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                                              ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                                     ;
; OPERATION_MODE                     ; ROM                  ; Untyped                                                     ;
; WIDTH_A                            ; 7                    ; Signed Integer                                              ;
; WIDTHAD_A                          ; 19                   ; Signed Integer                                              ;
; NUMWORDS_A                         ; 1280                 ; Signed Integer                                              ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                                                     ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                                     ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                                     ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                                     ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                                     ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                                     ;
; WIDTH_B                            ; 1                    ; Untyped                                                     ;
; WIDTHAD_B                          ; 1                    ; Untyped                                                     ;
; NUMWORDS_B                         ; 1                    ; Untyped                                                     ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                                                     ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                                                     ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                                                     ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                                                     ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                                     ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                                     ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                                     ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                     ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                                     ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                                     ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                     ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                                     ;
; WIDTH_BYTEENA_A                    ; 1                    ; Signed Integer                                              ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                                                     ;
; RAM_BLOCK_TYPE                     ; M9K                  ; Untyped                                                     ;
; BYTE_SIZE                          ; 8                    ; Untyped                                                     ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                                                     ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                                                     ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                                     ;
; INIT_FILE                          ; 6.mif                ; Untyped                                                     ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                                     ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                                                     ;
; CLOCK_ENABLE_INPUT_A               ; BYPASS               ; Untyped                                                     ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                                     ;
; CLOCK_ENABLE_OUTPUT_A              ; BYPASS               ; Untyped                                                     ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                                                     ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                                     ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                                     ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                                     ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                                                     ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                                                     ;
; DEVICE_FAMILY                      ; Cyclone IV E         ; Untyped                                                     ;
; CBXI_PARAMETER                     ; altsyncram_7bb1      ; Untyped                                                     ;
+------------------------------------+----------------------+-------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: vga_controller:vga_ins|seven_data:seven_data_inst|altsyncram:altsyncram_component ;
+------------------------------------+----------------------+--------------------------------------------------------------------+
; Parameter Name                     ; Value                ; Type                                                               ;
+------------------------------------+----------------------+--------------------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                                            ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                                                         ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                                                       ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                                                       ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                                                     ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                                            ;
; OPERATION_MODE                     ; ROM                  ; Untyped                                                            ;
; WIDTH_A                            ; 7                    ; Signed Integer                                                     ;
; WIDTHAD_A                          ; 19                   ; Signed Integer                                                     ;
; NUMWORDS_A                         ; 1280                 ; Signed Integer                                                     ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                                                            ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                                            ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                                            ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                                            ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                                            ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                                            ;
; WIDTH_B                            ; 1                    ; Untyped                                                            ;
; WIDTHAD_B                          ; 1                    ; Untyped                                                            ;
; NUMWORDS_B                         ; 1                    ; Untyped                                                            ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                                                            ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                                                            ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                                                            ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                                                            ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                                            ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                                            ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                                            ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                            ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                                            ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                                            ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                            ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                                            ;
; WIDTH_BYTEENA_A                    ; 1                    ; Signed Integer                                                     ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                                                            ;
; RAM_BLOCK_TYPE                     ; M9K                  ; Untyped                                                            ;
; BYTE_SIZE                          ; 8                    ; Untyped                                                            ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                                                            ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                                                            ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                                            ;
; INIT_FILE                          ; 7.mif                ; Untyped                                                            ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                                            ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                                                            ;
; CLOCK_ENABLE_INPUT_A               ; BYPASS               ; Untyped                                                            ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                                            ;
; CLOCK_ENABLE_OUTPUT_A              ; BYPASS               ; Untyped                                                            ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                                                            ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                                            ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                                            ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                                            ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                                                            ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                                                            ;
; DEVICE_FAMILY                      ; Cyclone IV E         ; Untyped                                                            ;
; CBXI_PARAMETER                     ; altsyncram_8bb1      ; Untyped                                                            ;
+------------------------------------+----------------------+--------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: vga_controller:vga_ins|eight_data:eight_data_inst|altsyncram:altsyncram_component ;
+------------------------------------+----------------------+--------------------------------------------------------------------+
; Parameter Name                     ; Value                ; Type                                                               ;
+------------------------------------+----------------------+--------------------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                                            ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                                                         ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                                                       ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                                                       ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                                                     ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                                            ;
; OPERATION_MODE                     ; ROM                  ; Untyped                                                            ;
; WIDTH_A                            ; 7                    ; Signed Integer                                                     ;
; WIDTHAD_A                          ; 19                   ; Signed Integer                                                     ;
; NUMWORDS_A                         ; 1280                 ; Signed Integer                                                     ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                                                            ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                                            ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                                            ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                                            ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                                            ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                                            ;
; WIDTH_B                            ; 1                    ; Untyped                                                            ;
; WIDTHAD_B                          ; 1                    ; Untyped                                                            ;
; NUMWORDS_B                         ; 1                    ; Untyped                                                            ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                                                            ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                                                            ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                                                            ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                                                            ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                                            ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                                            ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                                            ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                            ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                                            ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                                            ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                            ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                                            ;
; WIDTH_BYTEENA_A                    ; 1                    ; Signed Integer                                                     ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                                                            ;
; RAM_BLOCK_TYPE                     ; M9K                  ; Untyped                                                            ;
; BYTE_SIZE                          ; 8                    ; Untyped                                                            ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                                                            ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                                                            ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                                            ;
; INIT_FILE                          ; 8.mif                ; Untyped                                                            ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                                            ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                                                            ;
; CLOCK_ENABLE_INPUT_A               ; BYPASS               ; Untyped                                                            ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                                            ;
; CLOCK_ENABLE_OUTPUT_A              ; BYPASS               ; Untyped                                                            ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                                                            ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                                            ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                                            ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                                            ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                                                            ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                                                            ;
; DEVICE_FAMILY                      ; Cyclone IV E         ; Untyped                                                            ;
; CBXI_PARAMETER                     ; altsyncram_9bb1      ; Untyped                                                            ;
+------------------------------------+----------------------+--------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: vga_controller:vga_ins|nine_data:nine_data_inst|altsyncram:altsyncram_component ;
+------------------------------------+----------------------+------------------------------------------------------------------+
; Parameter Name                     ; Value                ; Type                                                             ;
+------------------------------------+----------------------+------------------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                                          ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                                                       ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                                                     ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                                                     ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                                                   ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                                          ;
; OPERATION_MODE                     ; ROM                  ; Untyped                                                          ;
; WIDTH_A                            ; 7                    ; Signed Integer                                                   ;
; WIDTHAD_A                          ; 19                   ; Signed Integer                                                   ;
; NUMWORDS_A                         ; 1280                 ; Signed Integer                                                   ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                                                          ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                                          ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                                          ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                                          ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                                          ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                                          ;
; WIDTH_B                            ; 1                    ; Untyped                                                          ;
; WIDTHAD_B                          ; 1                    ; Untyped                                                          ;
; NUMWORDS_B                         ; 1                    ; Untyped                                                          ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                                                          ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                                                          ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                                                          ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                                                          ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                                          ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                                          ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                                          ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                          ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                                          ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                                          ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                          ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                                          ;
; WIDTH_BYTEENA_A                    ; 1                    ; Signed Integer                                                   ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                                                          ;
; RAM_BLOCK_TYPE                     ; M9K                  ; Untyped                                                          ;
; BYTE_SIZE                          ; 8                    ; Untyped                                                          ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                                                          ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                                                          ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                                          ;
; INIT_FILE                          ; 9.mif                ; Untyped                                                          ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                                          ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                                                          ;
; CLOCK_ENABLE_INPUT_A               ; BYPASS               ; Untyped                                                          ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                                          ;
; CLOCK_ENABLE_OUTPUT_A              ; BYPASS               ; Untyped                                                          ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                                                          ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                                          ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                                          ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                                          ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                                                          ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                                                          ;
; DEVICE_FAMILY                      ; Cyclone IV E         ; Untyped                                                          ;
; CBXI_PARAMETER                     ; altsyncram_abb1      ; Untyped                                                          ;
+------------------------------------+----------------------+------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: vga_controller:vga_ins|img_index:img_index_inst|altsyncram:altsyncram_component ;
+------------------------------------+----------------------+------------------------------------------------------------------+
; Parameter Name                     ; Value                ; Type                                                             ;
+------------------------------------+----------------------+------------------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                                          ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                                                       ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                                                     ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                                                     ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                                                   ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                                          ;
; OPERATION_MODE                     ; ROM                  ; Untyped                                                          ;
; WIDTH_A                            ; 24                   ; Signed Integer                                                   ;
; WIDTHAD_A                          ; 8                    ; Signed Integer                                                   ;
; NUMWORDS_A                         ; 93                   ; Signed Integer                                                   ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                                                          ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                                          ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                                          ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                                          ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                                          ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                                          ;
; WIDTH_B                            ; 1                    ; Untyped                                                          ;
; WIDTHAD_B                          ; 1                    ; Untyped                                                          ;
; NUMWORDS_B                         ; 1                    ; Untyped                                                          ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                                                          ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                                                          ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                                                          ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                                                          ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                                          ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                                          ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                                          ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                          ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                                          ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                                          ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                          ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                                          ;
; WIDTH_BYTEENA_A                    ; 1                    ; Signed Integer                                                   ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                                                          ;
; RAM_BLOCK_TYPE                     ; M9K                  ; Untyped                                                          ;
; BYTE_SIZE                          ; 8                    ; Untyped                                                          ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                                                          ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                                                          ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                                          ;
; INIT_FILE                          ; colors.mif           ; Untyped                                                          ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                                          ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                                                          ;
; CLOCK_ENABLE_INPUT_A               ; BYPASS               ; Untyped                                                          ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                                          ;
; CLOCK_ENABLE_OUTPUT_A              ; BYPASS               ; Untyped                                                          ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                                                          ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                                          ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                                          ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                                          ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                                                          ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                                                          ;
; DEVICE_FAMILY                      ; Cyclone IV E         ; Untyped                                                          ;
; CBXI_PARAMETER                     ; altsyncram_1rb1      ; Untyped                                                          ;
+------------------------------------+----------------------+------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: imem:my_imem|altsyncram:altsyncram_component ;
+------------------------------------+----------------------+-------------------------------+
; Parameter Name                     ; Value                ; Type                          ;
+------------------------------------+----------------------+-------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                       ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                    ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                  ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                  ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                       ;
; OPERATION_MODE                     ; ROM                  ; Untyped                       ;
; WIDTH_A                            ; 32                   ; Signed Integer                ;
; WIDTHAD_A                          ; 12                   ; Signed Integer                ;
; NUMWORDS_A                         ; 4096                 ; Signed Integer                ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                       ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                       ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                       ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                       ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                       ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                       ;
; WIDTH_B                            ; 1                    ; Untyped                       ;
; WIDTHAD_B                          ; 1                    ; Untyped                       ;
; NUMWORDS_B                         ; 1                    ; Untyped                       ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                       ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                       ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                       ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                       ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                       ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                       ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                       ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                       ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                       ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                       ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                       ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                       ;
; WIDTH_BYTEENA_A                    ; 1                    ; Signed Integer                ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                       ;
; RAM_BLOCK_TYPE                     ; AUTO                 ; Untyped                       ;
; BYTE_SIZE                          ; 8                    ; Untyped                       ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                       ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                       ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                       ;
; INIT_FILE                          ; snake.mif            ; Untyped                       ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                       ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                       ;
; CLOCK_ENABLE_INPUT_A               ; BYPASS               ; Untyped                       ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                       ;
; CLOCK_ENABLE_OUTPUT_A              ; BYPASS               ; Untyped                       ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                       ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                       ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                       ;
; ENABLE_ECC                         ; FALSE                ; Untyped                       ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                       ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                       ;
; DEVICE_FAMILY                      ; Cyclone IV E         ; Untyped                       ;
; CBXI_PARAMETER                     ; altsyncram_cp81      ; Untyped                       ;
+------------------------------------+----------------------+-------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: dmem:my_dmem|altsyncram:altsyncram_component ;
+------------------------------------+----------------------+-------------------------------+
; Parameter Name                     ; Value                ; Type                          ;
+------------------------------------+----------------------+-------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                       ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                    ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                  ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                  ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                       ;
; OPERATION_MODE                     ; SINGLE_PORT          ; Untyped                       ;
; WIDTH_A                            ; 32                   ; Signed Integer                ;
; WIDTHAD_A                          ; 12                   ; Signed Integer                ;
; NUMWORDS_A                         ; 4096                 ; Signed Integer                ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                       ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                       ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                       ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                       ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                       ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                       ;
; WIDTH_B                            ; 1                    ; Untyped                       ;
; WIDTHAD_B                          ; 1                    ; Untyped                       ;
; NUMWORDS_B                         ; 1                    ; Untyped                       ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                       ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                       ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                       ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                       ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                       ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                       ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                       ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                       ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                       ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                       ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                       ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                       ;
; WIDTH_BYTEENA_A                    ; 1                    ; Signed Integer                ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                       ;
; RAM_BLOCK_TYPE                     ; AUTO                 ; Untyped                       ;
; BYTE_SIZE                          ; 8                    ; Untyped                       ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                       ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                       ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                       ;
; INIT_FILE                          ; dmem.mif             ; Untyped                       ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                       ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                       ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL               ; Untyped                       ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                       ;
; CLOCK_ENABLE_OUTPUT_A              ; BYPASS               ; Untyped                       ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                       ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                       ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                       ;
; ENABLE_ECC                         ; FALSE                ; Untyped                       ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                       ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                       ;
; DEVICE_FAMILY                      ; Cyclone IV E         ; Untyped                       ;
; CBXI_PARAMETER                     ; altsyncram_8vc1      ; Untyped                       ;
+------------------------------------+----------------------+-------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: linear_rng:lr1|lpm_mult:Mult0      ;
+------------------------------------------------+--------------+---------------------+
; Parameter Name                                 ; Value        ; Type                ;
+------------------------------------------------+--------------+---------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY          ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY        ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE        ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE      ;
; LPM_WIDTHA                                     ; 8            ; Untyped             ;
; LPM_WIDTHB                                     ; 10           ; Untyped             ;
; LPM_WIDTHP                                     ; 18           ; Untyped             ;
; LPM_WIDTHR                                     ; 18           ; Untyped             ;
; LPM_WIDTHS                                     ; 1            ; Untyped             ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped             ;
; LPM_PIPELINE                                   ; 0            ; Untyped             ;
; LATENCY                                        ; 0            ; Untyped             ;
; INPUT_A_IS_CONSTANT                            ; YES          ; Untyped             ;
; INPUT_B_IS_CONSTANT                            ; NO           ; Untyped             ;
; USE_EAB                                        ; OFF          ; Untyped             ;
; MAXIMIZE_SPEED                                 ; 6            ; Untyped             ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped             ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped             ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped             ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped             ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped             ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped             ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped             ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped             ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped             ;
+------------------------------------------------+--------------+---------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: vga_controller:vga_ins|lpm_divide:Div0 ;
+------------------------+----------------+-----------------------------------------------+
; Parameter Name         ; Value          ; Type                                          ;
+------------------------+----------------+-----------------------------------------------+
; LPM_WIDTHN             ; 19             ; Untyped                                       ;
; LPM_WIDTHD             ; 10             ; Untyped                                       ;
; LPM_NREPRESENTATION    ; UNSIGNED       ; Untyped                                       ;
; LPM_DREPRESENTATION    ; UNSIGNED       ; Untyped                                       ;
; LPM_PIPELINE           ; 0              ; Untyped                                       ;
; LPM_REMAINDERPOSITIVE  ; TRUE           ; Untyped                                       ;
; MAXIMIZE_SPEED         ; 5              ; Untyped                                       ;
; CBXI_PARAMETER         ; lpm_divide_ikm ; Untyped                                       ;
; CARRY_CHAIN            ; MANUAL         ; Untyped                                       ;
; OPTIMIZE_FOR_SPEED     ; 5              ; Untyped                                       ;
; AUTO_CARRY_CHAINS      ; ON             ; AUTO_CARRY                                    ;
; IGNORE_CARRY_BUFFERS   ; OFF            ; IGNORE_CARRY                                  ;
; AUTO_CASCADE_CHAINS    ; ON             ; AUTO_CASCADE                                  ;
; IGNORE_CASCADE_BUFFERS ; OFF            ; IGNORE_CASCADE                                ;
+------------------------+----------------+-----------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: vga_controller:vga_ins|lpm_divide:Mod0 ;
+------------------------+----------------+-----------------------------------------------+
; Parameter Name         ; Value          ; Type                                          ;
+------------------------+----------------+-----------------------------------------------+
; LPM_WIDTHN             ; 19             ; Untyped                                       ;
; LPM_WIDTHD             ; 10             ; Untyped                                       ;
; LPM_NREPRESENTATION    ; UNSIGNED       ; Untyped                                       ;
; LPM_DREPRESENTATION    ; UNSIGNED       ; Untyped                                       ;
; LPM_PIPELINE           ; 0              ; Untyped                                       ;
; LPM_REMAINDERPOSITIVE  ; TRUE           ; Untyped                                       ;
; MAXIMIZE_SPEED         ; 5              ; Untyped                                       ;
; CBXI_PARAMETER         ; lpm_divide_lcm ; Untyped                                       ;
; CARRY_CHAIN            ; MANUAL         ; Untyped                                       ;
; OPTIMIZE_FOR_SPEED     ; 5              ; Untyped                                       ;
; AUTO_CARRY_CHAINS      ; ON             ; AUTO_CARRY                                    ;
; IGNORE_CARRY_BUFFERS   ; OFF            ; IGNORE_CARRY                                  ;
; AUTO_CASCADE_CHAINS    ; ON             ; AUTO_CASCADE                                  ;
; IGNORE_CASCADE_BUFFERS ; OFF            ; IGNORE_CASCADE                                ;
+------------------------+----------------+-----------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: vga_controller:vga_ins|lpm_divide:Div2 ;
+------------------------+----------------+-----------------------------------------------+
; Parameter Name         ; Value          ; Type                                          ;
+------------------------+----------------+-----------------------------------------------+
; LPM_WIDTHN             ; 11             ; Untyped                                       ;
; LPM_WIDTHD             ; 32             ; Untyped                                       ;
; LPM_NREPRESENTATION    ; SIGNED         ; Untyped                                       ;
; LPM_DREPRESENTATION    ; SIGNED         ; Untyped                                       ;
; LPM_PIPELINE           ; 0              ; Untyped                                       ;
; LPM_REMAINDERPOSITIVE  ; FALSE          ; Untyped                                       ;
; MAXIMIZE_SPEED         ; 5              ; Untyped                                       ;
; CBXI_PARAMETER         ; lpm_divide_62p ; Untyped                                       ;
; CARRY_CHAIN            ; MANUAL         ; Untyped                                       ;
; OPTIMIZE_FOR_SPEED     ; 5              ; Untyped                                       ;
; AUTO_CARRY_CHAINS      ; ON             ; AUTO_CARRY                                    ;
; IGNORE_CARRY_BUFFERS   ; OFF            ; IGNORE_CARRY                                  ;
; AUTO_CASCADE_CHAINS    ; ON             ; AUTO_CASCADE                                  ;
; IGNORE_CASCADE_BUFFERS ; OFF            ; IGNORE_CASCADE                                ;
+------------------------+----------------+-----------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: vga_controller:vga_ins|lpm_mult:Mult1 ;
+------------------------------------------------+--------------+------------------------+
; Parameter Name                                 ; Value        ; Type                   ;
+------------------------------------------------+--------------+------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY             ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY           ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE           ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE         ;
; LPM_WIDTHA                                     ; 11           ; Untyped                ;
; LPM_WIDTHB                                     ; 8            ; Untyped                ;
; LPM_WIDTHP                                     ; 19           ; Untyped                ;
; LPM_WIDTHR                                     ; 19           ; Untyped                ;
; LPM_WIDTHS                                     ; 1            ; Untyped                ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                ;
; LPM_PIPELINE                                   ; 0            ; Untyped                ;
; LATENCY                                        ; 0            ; Untyped                ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                ;
; USE_EAB                                        ; OFF          ; Untyped                ;
; MAXIMIZE_SPEED                                 ; 6            ; Untyped                ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K    ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                ;
+------------------------------------------------+--------------+------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: vga_controller:vga_ins|lpm_divide:Div1 ;
+------------------------+----------------+-----------------------------------------------+
; Parameter Name         ; Value          ; Type                                          ;
+------------------------+----------------+-----------------------------------------------+
; LPM_WIDTHN             ; 20             ; Untyped                                       ;
; LPM_WIDTHD             ; 32             ; Untyped                                       ;
; LPM_NREPRESENTATION    ; SIGNED         ; Untyped                                       ;
; LPM_DREPRESENTATION    ; SIGNED         ; Untyped                                       ;
; LPM_PIPELINE           ; 0              ; Untyped                                       ;
; LPM_REMAINDERPOSITIVE  ; FALSE          ; Untyped                                       ;
; MAXIMIZE_SPEED         ; 5              ; Untyped                                       ;
; CBXI_PARAMETER         ; lpm_divide_72p ; Untyped                                       ;
; CARRY_CHAIN            ; MANUAL         ; Untyped                                       ;
; OPTIMIZE_FOR_SPEED     ; 5              ; Untyped                                       ;
; AUTO_CARRY_CHAINS      ; ON             ; AUTO_CARRY                                    ;
; IGNORE_CARRY_BUFFERS   ; OFF            ; IGNORE_CARRY                                  ;
; AUTO_CASCADE_CHAINS    ; ON             ; AUTO_CASCADE                                  ;
; IGNORE_CASCADE_BUFFERS ; OFF            ; IGNORE_CASCADE                                ;
+------------------------+----------------+-----------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: vga_controller:vga_ins|lpm_divide:Mod4 ;
+------------------------+----------------+-----------------------------------------------+
; Parameter Name         ; Value          ; Type                                          ;
+------------------------+----------------+-----------------------------------------------+
; LPM_WIDTHN             ; 20             ; Untyped                                       ;
; LPM_WIDTHD             ; 7              ; Untyped                                       ;
; LPM_NREPRESENTATION    ; SIGNED         ; Untyped                                       ;
; LPM_DREPRESENTATION    ; SIGNED         ; Untyped                                       ;
; LPM_PIPELINE           ; 0              ; Untyped                                       ;
; LPM_REMAINDERPOSITIVE  ; FALSE          ; Untyped                                       ;
; MAXIMIZE_SPEED         ; 5              ; Untyped                                       ;
; CBXI_PARAMETER         ; lpm_divide_roo ; Untyped                                       ;
; CARRY_CHAIN            ; MANUAL         ; Untyped                                       ;
; OPTIMIZE_FOR_SPEED     ; 5              ; Untyped                                       ;
; AUTO_CARRY_CHAINS      ; ON             ; AUTO_CARRY                                    ;
; IGNORE_CARRY_BUFFERS   ; OFF            ; IGNORE_CARRY                                  ;
; AUTO_CASCADE_CHAINS    ; ON             ; AUTO_CASCADE                                  ;
; IGNORE_CASCADE_BUFFERS ; OFF            ; IGNORE_CASCADE                                ;
+------------------------+----------------+-----------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: vga_controller:vga_ins|lpm_divide:Mod3 ;
+------------------------+----------------+-----------------------------------------------+
; Parameter Name         ; Value          ; Type                                          ;
+------------------------+----------------+-----------------------------------------------+
; LPM_WIDTHN             ; 32             ; Untyped                                       ;
; LPM_WIDTHD             ; 17             ; Untyped                                       ;
; LPM_NREPRESENTATION    ; SIGNED         ; Untyped                                       ;
; LPM_DREPRESENTATION    ; SIGNED         ; Untyped                                       ;
; LPM_PIPELINE           ; 0              ; Untyped                                       ;
; LPM_REMAINDERPOSITIVE  ; FALSE          ; Untyped                                       ;
; MAXIMIZE_SPEED         ; 5              ; Untyped                                       ;
; CBXI_PARAMETER         ; lpm_divide_fqo ; Untyped                                       ;
; CARRY_CHAIN            ; MANUAL         ; Untyped                                       ;
; OPTIMIZE_FOR_SPEED     ; 5              ; Untyped                                       ;
; AUTO_CARRY_CHAINS      ; ON             ; AUTO_CARRY                                    ;
; IGNORE_CARRY_BUFFERS   ; OFF            ; IGNORE_CARRY                                  ;
; AUTO_CASCADE_CHAINS    ; ON             ; AUTO_CASCADE                                  ;
; IGNORE_CASCADE_BUFFERS ; OFF            ; IGNORE_CASCADE                                ;
+------------------------+----------------+-----------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: vga_controller:vga_ins|lpm_divide:Mod1 ;
+------------------------+----------------+-----------------------------------------------+
; Parameter Name         ; Value          ; Type                                          ;
+------------------------+----------------+-----------------------------------------------+
; LPM_WIDTHN             ; 11             ; Untyped                                       ;
; LPM_WIDTHD             ; 5              ; Untyped                                       ;
; LPM_NREPRESENTATION    ; SIGNED         ; Untyped                                       ;
; LPM_DREPRESENTATION    ; SIGNED         ; Untyped                                       ;
; LPM_PIPELINE           ; 0              ; Untyped                                       ;
; LPM_REMAINDERPOSITIVE  ; FALSE          ; Untyped                                       ;
; MAXIMIZE_SPEED         ; 5              ; Untyped                                       ;
; CBXI_PARAMETER         ; lpm_divide_poo ; Untyped                                       ;
; CARRY_CHAIN            ; MANUAL         ; Untyped                                       ;
; OPTIMIZE_FOR_SPEED     ; 5              ; Untyped                                       ;
; AUTO_CARRY_CHAINS      ; ON             ; AUTO_CARRY                                    ;
; IGNORE_CARRY_BUFFERS   ; OFF            ; IGNORE_CARRY                                  ;
; AUTO_CASCADE_CHAINS    ; ON             ; AUTO_CASCADE                                  ;
; IGNORE_CASCADE_BUFFERS ; OFF            ; IGNORE_CASCADE                                ;
+------------------------+----------------+-----------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: vga_controller:vga_ins|lpm_divide:Mod2 ;
+------------------------+----------------+-----------------------------------------------+
; Parameter Name         ; Value          ; Type                                          ;
+------------------------+----------------+-----------------------------------------------+
; LPM_WIDTHN             ; 20             ; Untyped                                       ;
; LPM_WIDTHD             ; 5              ; Untyped                                       ;
; LPM_NREPRESENTATION    ; SIGNED         ; Untyped                                       ;
; LPM_DREPRESENTATION    ; SIGNED         ; Untyped                                       ;
; LPM_PIPELINE           ; 0              ; Untyped                                       ;
; LPM_REMAINDERPOSITIVE  ; FALSE          ; Untyped                                       ;
; MAXIMIZE_SPEED         ; 5              ; Untyped                                       ;
; CBXI_PARAMETER         ; lpm_divide_qoo ; Untyped                                       ;
; CARRY_CHAIN            ; MANUAL         ; Untyped                                       ;
; OPTIMIZE_FOR_SPEED     ; 5              ; Untyped                                       ;
; AUTO_CARRY_CHAINS      ; ON             ; AUTO_CARRY                                    ;
; IGNORE_CARRY_BUFFERS   ; OFF            ; IGNORE_CARRY                                  ;
; AUTO_CASCADE_CHAINS    ; ON             ; AUTO_CASCADE                                  ;
; IGNORE_CASCADE_BUFFERS ; OFF            ; IGNORE_CASCADE                                ;
+------------------------+----------------+-----------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: vga_controller:vga_ins|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+------------------------+
; Parameter Name                                 ; Value        ; Type                   ;
+------------------------------------------------+--------------+------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY             ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY           ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE           ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE         ;
; LPM_WIDTHA                                     ; 20           ; Untyped                ;
; LPM_WIDTHB                                     ; 9            ; Untyped                ;
; LPM_WIDTHP                                     ; 29           ; Untyped                ;
; LPM_WIDTHR                                     ; 29           ; Untyped                ;
; LPM_WIDTHS                                     ; 1            ; Untyped                ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                ;
; LPM_PIPELINE                                   ; 0            ; Untyped                ;
; LATENCY                                        ; 0            ; Untyped                ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                ;
; USE_EAB                                        ; OFF          ; Untyped                ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K    ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                ;
; CBXI_PARAMETER                                 ; mult_a8t     ; Untyped                ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                ;
+------------------------------------------------+--------------+------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------+
; altpll Parameter Settings by Entity Instance                             ;
+-------------------------------+------------------------------------------+
; Name                          ; Value                                    ;
+-------------------------------+------------------------------------------+
; Number of entity instances    ; 2                                        ;
; Entity Instance               ; pll:div|altpll:altpll_component          ;
;     -- OPERATION_MODE         ; NORMAL                                   ;
;     -- PLL_TYPE               ; AUTO                                     ;
;     -- PRIMARY_CLOCK          ; INCLK0                                   ;
;     -- INCLK0_INPUT_FREQUENCY ; 20000                                    ;
;     -- INCLK1_INPUT_FREQUENCY ; 0                                        ;
;     -- VCO_MULTIPLY_BY        ; 0                                        ;
;     -- VCO_DIVIDE_BY          ; 0                                        ;
; Entity Instance               ; VGA_Audio_PLL:p1|altpll:altpll_component ;
;     -- OPERATION_MODE         ; NORMAL                                   ;
;     -- PLL_TYPE               ; AUTO                                     ;
;     -- PRIMARY_CLOCK          ; INCLK0                                   ;
;     -- INCLK0_INPUT_FREQUENCY ; 20000                                    ;
;     -- INCLK1_INPUT_FREQUENCY ; 0                                        ;
;     -- VCO_MULTIPLY_BY        ; 0                                        ;
;     -- VCO_DIVIDE_BY          ; 0                                        ;
+-------------------------------+------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; altsyncram Parameter Settings by Entity Instance                                                                              ;
+-------------------------------------------+-----------------------------------------------------------------------------------+
; Name                                      ; Value                                                                             ;
+-------------------------------------------+-----------------------------------------------------------------------------------+
; Number of entity instances                ; 18                                                                                ;
; Entity Instance                           ; vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component     ;
;     -- OPERATION_MODE                     ; ROM                                                                               ;
;     -- WIDTH_A                            ; 7                                                                                 ;
;     -- NUMWORDS_A                         ; 307200                                                                            ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                      ;
;     -- WIDTH_B                            ; 1                                                                                 ;
;     -- NUMWORDS_B                         ; 1                                                                                 ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                            ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                      ;
;     -- RAM_BLOCK_TYPE                     ; M9K                                                                               ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                         ;
; Entity Instance                           ; vga_controller:vga_ins|head_data:head_data_inst|altsyncram:altsyncram_component   ;
;     -- OPERATION_MODE                     ; ROM                                                                               ;
;     -- WIDTH_A                            ; 7                                                                                 ;
;     -- NUMWORDS_A                         ; 144                                                                               ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                      ;
;     -- WIDTH_B                            ; 1                                                                                 ;
;     -- NUMWORDS_B                         ; 1                                                                                 ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                            ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                      ;
;     -- RAM_BLOCK_TYPE                     ; M9K                                                                               ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                         ;
; Entity Instance                           ; vga_controller:vga_ins|body_data:body_data_inst|altsyncram:altsyncram_component   ;
;     -- OPERATION_MODE                     ; ROM                                                                               ;
;     -- WIDTH_A                            ; 7                                                                                 ;
;     -- NUMWORDS_A                         ; 144                                                                               ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                      ;
;     -- WIDTH_B                            ; 1                                                                                 ;
;     -- NUMWORDS_B                         ; 1                                                                                 ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                            ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                      ;
;     -- RAM_BLOCK_TYPE                     ; M9K                                                                               ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                         ;
; Entity Instance                           ; vga_controller:vga_ins|apple_data:apple_data_inst|altsyncram:altsyncram_component ;
;     -- OPERATION_MODE                     ; ROM                                                                               ;
;     -- WIDTH_A                            ; 7                                                                                 ;
;     -- NUMWORDS_A                         ; 144                                                                               ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                      ;
;     -- WIDTH_B                            ; 1                                                                                 ;
;     -- NUMWORDS_B                         ; 1                                                                                 ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                            ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                      ;
;     -- RAM_BLOCK_TYPE                     ; M9K                                                                               ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                         ;
; Entity Instance                           ; vga_controller:vga_ins|lb:lb_data_inst|altsyncram:altsyncram_component            ;
;     -- OPERATION_MODE                     ; ROM                                                                               ;
;     -- WIDTH_A                            ; 8                                                                                 ;
;     -- NUMWORDS_A                         ; 34750                                                                             ;
;     -- OUTDATA_REG_A                      ; CLOCK0                                                                            ;
;     -- WIDTH_B                            ; 1                                                                                 ;
;     -- NUMWORDS_B                         ; 1                                                                                 ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                            ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                      ;
;     -- RAM_BLOCK_TYPE                     ; M9K                                                                               ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                         ;
; Entity Instance                           ; vga_controller:vga_ins|zero_data:zero_data_inst|altsyncram:altsyncram_component   ;
;     -- OPERATION_MODE                     ; ROM                                                                               ;
;     -- WIDTH_A                            ; 7                                                                                 ;
;     -- NUMWORDS_A                         ; 1280                                                                              ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                      ;
;     -- WIDTH_B                            ; 1                                                                                 ;
;     -- NUMWORDS_B                         ; 1                                                                                 ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                            ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                      ;
;     -- RAM_BLOCK_TYPE                     ; M9K                                                                               ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                         ;
; Entity Instance                           ; vga_controller:vga_ins|one_data:one_data_inst|altsyncram:altsyncram_component     ;
;     -- OPERATION_MODE                     ; ROM                                                                               ;
;     -- WIDTH_A                            ; 7                                                                                 ;
;     -- NUMWORDS_A                         ; 1280                                                                              ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                      ;
;     -- WIDTH_B                            ; 1                                                                                 ;
;     -- NUMWORDS_B                         ; 1                                                                                 ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                            ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                      ;
;     -- RAM_BLOCK_TYPE                     ; M9K                                                                               ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                         ;
; Entity Instance                           ; vga_controller:vga_ins|two_data:two_data_inst|altsyncram:altsyncram_component     ;
;     -- OPERATION_MODE                     ; ROM                                                                               ;
;     -- WIDTH_A                            ; 7                                                                                 ;
;     -- NUMWORDS_A                         ; 1280                                                                              ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                      ;
;     -- WIDTH_B                            ; 1                                                                                 ;
;     -- NUMWORDS_B                         ; 1                                                                                 ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                            ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                      ;
;     -- RAM_BLOCK_TYPE                     ; M9K                                                                               ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                         ;
; Entity Instance                           ; vga_controller:vga_ins|three_data:three_data_inst|altsyncram:altsyncram_component ;
;     -- OPERATION_MODE                     ; ROM                                                                               ;
;     -- WIDTH_A                            ; 7                                                                                 ;
;     -- NUMWORDS_A                         ; 1280                                                                              ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                      ;
;     -- WIDTH_B                            ; 1                                                                                 ;
;     -- NUMWORDS_B                         ; 1                                                                                 ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                            ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                      ;
;     -- RAM_BLOCK_TYPE                     ; M9K                                                                               ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                         ;
; Entity Instance                           ; vga_controller:vga_ins|four_data:four_data_inst|altsyncram:altsyncram_component   ;
;     -- OPERATION_MODE                     ; ROM                                                                               ;
;     -- WIDTH_A                            ; 7                                                                                 ;
;     -- NUMWORDS_A                         ; 1280                                                                              ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                      ;
;     -- WIDTH_B                            ; 1                                                                                 ;
;     -- NUMWORDS_B                         ; 1                                                                                 ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                            ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                      ;
;     -- RAM_BLOCK_TYPE                     ; M9K                                                                               ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                         ;
; Entity Instance                           ; vga_controller:vga_ins|five_data:five_data_inst|altsyncram:altsyncram_component   ;
;     -- OPERATION_MODE                     ; ROM                                                                               ;
;     -- WIDTH_A                            ; 7                                                                                 ;
;     -- NUMWORDS_A                         ; 1280                                                                              ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                      ;
;     -- WIDTH_B                            ; 1                                                                                 ;
;     -- NUMWORDS_B                         ; 1                                                                                 ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                            ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                      ;
;     -- RAM_BLOCK_TYPE                     ; M9K                                                                               ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                         ;
; Entity Instance                           ; vga_controller:vga_ins|six_data:_data_inst|altsyncram:altsyncram_component        ;
;     -- OPERATION_MODE                     ; ROM                                                                               ;
;     -- WIDTH_A                            ; 7                                                                                 ;
;     -- NUMWORDS_A                         ; 1280                                                                              ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                      ;
;     -- WIDTH_B                            ; 1                                                                                 ;
;     -- NUMWORDS_B                         ; 1                                                                                 ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                            ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                      ;
;     -- RAM_BLOCK_TYPE                     ; M9K                                                                               ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                         ;
; Entity Instance                           ; vga_controller:vga_ins|seven_data:seven_data_inst|altsyncram:altsyncram_component ;
;     -- OPERATION_MODE                     ; ROM                                                                               ;
;     -- WIDTH_A                            ; 7                                                                                 ;
;     -- NUMWORDS_A                         ; 1280                                                                              ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                      ;
;     -- WIDTH_B                            ; 1                                                                                 ;
;     -- NUMWORDS_B                         ; 1                                                                                 ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                            ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                      ;
;     -- RAM_BLOCK_TYPE                     ; M9K                                                                               ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                         ;
; Entity Instance                           ; vga_controller:vga_ins|eight_data:eight_data_inst|altsyncram:altsyncram_component ;
;     -- OPERATION_MODE                     ; ROM                                                                               ;
;     -- WIDTH_A                            ; 7                                                                                 ;
;     -- NUMWORDS_A                         ; 1280                                                                              ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                      ;
;     -- WIDTH_B                            ; 1                                                                                 ;
;     -- NUMWORDS_B                         ; 1                                                                                 ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                            ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                      ;
;     -- RAM_BLOCK_TYPE                     ; M9K                                                                               ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                         ;
; Entity Instance                           ; vga_controller:vga_ins|nine_data:nine_data_inst|altsyncram:altsyncram_component   ;
;     -- OPERATION_MODE                     ; ROM                                                                               ;
;     -- WIDTH_A                            ; 7                                                                                 ;
;     -- NUMWORDS_A                         ; 1280                                                                              ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                      ;
;     -- WIDTH_B                            ; 1                                                                                 ;
;     -- NUMWORDS_B                         ; 1                                                                                 ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                            ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                      ;
;     -- RAM_BLOCK_TYPE                     ; M9K                                                                               ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                         ;
; Entity Instance                           ; vga_controller:vga_ins|img_index:img_index_inst|altsyncram:altsyncram_component   ;
;     -- OPERATION_MODE                     ; ROM                                                                               ;
;     -- WIDTH_A                            ; 24                                                                                ;
;     -- NUMWORDS_A                         ; 93                                                                                ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                      ;
;     -- WIDTH_B                            ; 1                                                                                 ;
;     -- NUMWORDS_B                         ; 1                                                                                 ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                            ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                      ;
;     -- RAM_BLOCK_TYPE                     ; M9K                                                                               ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                         ;
; Entity Instance                           ; imem:my_imem|altsyncram:altsyncram_component                                      ;
;     -- OPERATION_MODE                     ; ROM                                                                               ;
;     -- WIDTH_A                            ; 32                                                                                ;
;     -- NUMWORDS_A                         ; 4096                                                                              ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                      ;
;     -- WIDTH_B                            ; 1                                                                                 ;
;     -- NUMWORDS_B                         ; 1                                                                                 ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                            ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                      ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                                              ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                         ;
; Entity Instance                           ; dmem:my_dmem|altsyncram:altsyncram_component                                      ;
;     -- OPERATION_MODE                     ; SINGLE_PORT                                                                       ;
;     -- WIDTH_A                            ; 32                                                                                ;
;     -- NUMWORDS_A                         ; 4096                                                                              ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                      ;
;     -- WIDTH_B                            ; 1                                                                                 ;
;     -- NUMWORDS_B                         ; 1                                                                                 ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                            ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                      ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                                              ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                         ;
+-------------------------------------------+-----------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------+
; lpm_mult Parameter Settings by Entity Instance                                ;
+---------------------------------------+---------------------------------------+
; Name                                  ; Value                                 ;
+---------------------------------------+---------------------------------------+
; Number of entity instances            ; 3                                     ;
; Entity Instance                       ; linear_rng:lr1|lpm_mult:Mult0         ;
;     -- LPM_WIDTHA                     ; 8                                     ;
;     -- LPM_WIDTHB                     ; 10                                    ;
;     -- LPM_WIDTHP                     ; 18                                    ;
;     -- LPM_REPRESENTATION             ; SIGNED                                ;
;     -- INPUT_A_IS_CONSTANT            ; YES                                   ;
;     -- INPUT_B_IS_CONSTANT            ; NO                                    ;
;     -- USE_EAB                        ; OFF                                   ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                  ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                    ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                    ;
; Entity Instance                       ; vga_controller:vga_ins|lpm_mult:Mult1 ;
;     -- LPM_WIDTHA                     ; 11                                    ;
;     -- LPM_WIDTHB                     ; 8                                     ;
;     -- LPM_WIDTHP                     ; 19                                    ;
;     -- LPM_REPRESENTATION             ; SIGNED                                ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                    ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                   ;
;     -- USE_EAB                        ; OFF                                   ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                  ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                    ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                    ;
; Entity Instance                       ; vga_controller:vga_ins|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 20                                    ;
;     -- LPM_WIDTHB                     ; 9                                     ;
;     -- LPM_WIDTHP                     ; 29                                    ;
;     -- LPM_REPRESENTATION             ; SIGNED                                ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                    ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                   ;
;     -- USE_EAB                        ; OFF                                   ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                  ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                    ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                    ;
+---------------------------------------+---------------------------------------+


+---------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|mux_4_1:mux_data_write" ;
+-------------+-------+----------+------------------------------------------+
; Port        ; Type  ; Severity ; Details                                  ;
+-------------+-------+----------+------------------------------------------+
; in2[31..27] ; Input ; Info     ; Stuck at GND                             ;
+-------------+-------+----------+------------------------------------------+


+-------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|latch_mw:latch_mw1|dflipflop:isRStatus" ;
+------+-------+----------+-----------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                         ;
+------+-------+----------+-----------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                    ;
; ena  ; Input ; Info     ; Stuck at VCC                                                    ;
+------+-------+----------+-----------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|latch_mw:latch_mw1|register:rStatus" ;
+------------------+-------+----------+--------------------------------------------------+
; Port             ; Type  ; Severity ; Details                                          ;
+------------------+-------+----------+--------------------------------------------------+
; ctrl_writeEnable ; Input ; Info     ; Stuck at VCC                                     ;
+------------------+-------+----------+--------------------------------------------------+


+----------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|latch_mw:latch_mw1|register:d" ;
+------------------+-------+----------+--------------------------------------------+
; Port             ; Type  ; Severity ; Details                                    ;
+------------------+-------+----------+--------------------------------------------+
; ctrl_writeEnable ; Input ; Info     ; Stuck at VCC                               ;
+------------------+-------+----------+--------------------------------------------+


+----------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|latch_mw:latch_mw1|register:o" ;
+------------------+-------+----------+--------------------------------------------+
; Port             ; Type  ; Severity ; Details                                    ;
+------------------+-------+----------+--------------------------------------------+
; ctrl_writeEnable ; Input ; Info     ; Stuck at VCC                               ;
+------------------+-------+----------+--------------------------------------------+


+-----------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|latch_mw:latch_mw1|register:ir" ;
+------------------+-------+----------+---------------------------------------------+
; Port             ; Type  ; Severity ; Details                                     ;
+------------------+-------+----------+---------------------------------------------+
; ctrl_writeEnable ; Input ; Info     ; Stuck at VCC                                ;
+------------------+-------+----------+---------------------------------------------+


+-------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|latch_xm:latch_xm1|dflipflop:isRStatus" ;
+------+-------+----------+-----------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                         ;
+------+-------+----------+-----------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                    ;
+------+-------+----------+-----------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|latch_xm:latch_xm1" ;
+-------------------+-------+----------+--------------------------------+
; Port              ; Type  ; Severity ; Details                        ;
+-------------------+-------+----------+--------------------------------+
; rStatus_in[31..3] ; Input ; Info     ; Stuck at GND                   ;
; enable            ; Input ; Info     ; Stuck at VCC                   ;
+-------------------+-------+----------+--------------------------------+


+-------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|dflipflop:op_control" ;
+------+-------+----------+-----------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                   ;
+------+-------+----------+-----------------------------------------------------------+
; clrn ; Input ; Info     ; Stuck at VCC                                              ;
; prn  ; Input ; Info     ; Stuck at VCC                                              ;
+------+-------+----------+-----------------------------------------------------------+


+---------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|alu:quotient_sign_alu" ;
+----------------------+--------+----------+--------------------------------------------------+
; Port                 ; Type   ; Severity ; Details                                          ;
+----------------------+--------+----------+--------------------------------------------------+
; data_operandA        ; Input  ; Info     ; Stuck at GND                                     ;
; ctrl_ALUopcode[4..1] ; Input  ; Info     ; Stuck at GND                                     ;
; ctrl_shiftamt        ; Input  ; Info     ; Stuck at GND                                     ;
; isNotEqual           ; Output ; Info     ; Explicitly unconnected                           ;
; isLessThan           ; Output ; Info     ; Explicitly unconnected                           ;
; overflow             ; Output ; Info     ; Explicitly unconnected                           ;
; carry_in             ; Input  ; Info     ; Stuck at GND                                     ;
+----------------------+--------+----------+--------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module|dflipflop:loop1[31].d1" ;
+------+-------+----------+----------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                            ;
+------+-------+----------+----------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                       ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                       ;
+------+-------+----------+----------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module|dflipflop:loop1[30].d1" ;
+------+-------+----------+----------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                            ;
+------+-------+----------+----------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                       ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                       ;
+------+-------+----------+----------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module|dflipflop:loop1[29].d1" ;
+------+-------+----------+----------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                            ;
+------+-------+----------+----------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                       ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                       ;
+------+-------+----------+----------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module|dflipflop:loop1[28].d1" ;
+------+-------+----------+----------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                            ;
+------+-------+----------+----------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                       ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                       ;
+------+-------+----------+----------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module|dflipflop:loop1[27].d1" ;
+------+-------+----------+----------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                            ;
+------+-------+----------+----------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                       ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                       ;
+------+-------+----------+----------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module|dflipflop:loop1[26].d1" ;
+------+-------+----------+----------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                            ;
+------+-------+----------+----------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                       ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                       ;
+------+-------+----------+----------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module|dflipflop:loop1[25].d1" ;
+------+-------+----------+----------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                            ;
+------+-------+----------+----------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                       ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                       ;
+------+-------+----------+----------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module|dflipflop:loop1[24].d1" ;
+------+-------+----------+----------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                            ;
+------+-------+----------+----------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                       ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                       ;
+------+-------+----------+----------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module|dflipflop:loop1[23].d1" ;
+------+-------+----------+----------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                            ;
+------+-------+----------+----------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                       ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                       ;
+------+-------+----------+----------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module|dflipflop:loop1[22].d1" ;
+------+-------+----------+----------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                            ;
+------+-------+----------+----------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                       ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                       ;
+------+-------+----------+----------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module|dflipflop:loop1[21].d1" ;
+------+-------+----------+----------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                            ;
+------+-------+----------+----------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                       ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                       ;
+------+-------+----------+----------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module|dflipflop:loop1[20].d1" ;
+------+-------+----------+----------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                            ;
+------+-------+----------+----------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                       ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                       ;
+------+-------+----------+----------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module|dflipflop:loop1[19].d1" ;
+------+-------+----------+----------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                            ;
+------+-------+----------+----------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                       ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                       ;
+------+-------+----------+----------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module|dflipflop:loop1[18].d1" ;
+------+-------+----------+----------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                            ;
+------+-------+----------+----------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                       ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                       ;
+------+-------+----------+----------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module|dflipflop:loop1[17].d1" ;
+------+-------+----------+----------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                            ;
+------+-------+----------+----------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                       ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                       ;
+------+-------+----------+----------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module|dflipflop:loop1[16].d1" ;
+------+-------+----------+----------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                            ;
+------+-------+----------+----------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                       ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                       ;
+------+-------+----------+----------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module|dflipflop:loop1[15].d1" ;
+------+-------+----------+----------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                            ;
+------+-------+----------+----------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                       ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                       ;
+------+-------+----------+----------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module|dflipflop:loop1[14].d1" ;
+------+-------+----------+----------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                            ;
+------+-------+----------+----------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                       ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                       ;
+------+-------+----------+----------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module|dflipflop:loop1[13].d1" ;
+------+-------+----------+----------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                            ;
+------+-------+----------+----------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                       ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                       ;
+------+-------+----------+----------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module|dflipflop:loop1[12].d1" ;
+------+-------+----------+----------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                            ;
+------+-------+----------+----------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                       ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                       ;
+------+-------+----------+----------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module|dflipflop:loop1[11].d1" ;
+------+-------+----------+----------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                            ;
+------+-------+----------+----------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                       ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                       ;
+------+-------+----------+----------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module|dflipflop:loop1[10].d1" ;
+------+-------+----------+----------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                            ;
+------+-------+----------+----------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                       ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                       ;
+------+-------+----------+----------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module|dflipflop:loop1[9].d1" ;
+------+-------+----------+---------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                           ;
+------+-------+----------+---------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                      ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                      ;
+------+-------+----------+---------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module|dflipflop:loop1[8].d1" ;
+------+-------+----------+---------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                           ;
+------+-------+----------+---------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                      ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                      ;
+------+-------+----------+---------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module|dflipflop:loop1[7].d1" ;
+------+-------+----------+---------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                           ;
+------+-------+----------+---------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                      ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                      ;
+------+-------+----------+---------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module|dflipflop:loop1[6].d1" ;
+------+-------+----------+---------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                           ;
+------+-------+----------+---------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                      ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                      ;
+------+-------+----------+---------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module|dflipflop:loop1[5].d1" ;
+------+-------+----------+---------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                           ;
+------+-------+----------+---------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                      ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                      ;
+------+-------+----------+---------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module|dflipflop:loop1[4].d1" ;
+------+-------+----------+---------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                           ;
+------+-------+----------+---------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                      ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                      ;
+------+-------+----------+---------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module|dflipflop:loop1[3].d1" ;
+------+-------+----------+---------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                           ;
+------+-------+----------+---------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                      ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                      ;
+------+-------+----------+---------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module|dflipflop:loop1[2].d1" ;
+------+-------+----------+---------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                           ;
+------+-------+----------+---------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                      ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                      ;
+------+-------+----------+---------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module|dflipflop:loop1[1].d1" ;
+------+-------+----------+---------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                           ;
+------+-------+----------+---------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                      ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                      ;
+------+-------+----------+---------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module|dflipflop:loop1[0].d1" ;
+------+-------+----------+---------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                           ;
+------+-------+----------+---------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                      ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                      ;
+------+-------+----------+---------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module" ;
+-------+-------+----------+----------------------------------------------------------------------------+
; Port  ; Type  ; Severity ; Details                                                                    ;
+-------+-------+----------+----------------------------------------------------------------------------+
; clear ; Input ; Info     ; Stuck at GND                                                               ;
+-------+-------+----------+----------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|remainder_module:remainder_module|dflipflop:loop1[31].d1" ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                              ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                         ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                         ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|remainder_module:remainder_module|dflipflop:loop1[30].d1" ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                              ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                         ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                         ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|remainder_module:remainder_module|dflipflop:loop1[29].d1" ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                              ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                         ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                         ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|remainder_module:remainder_module|dflipflop:loop1[28].d1" ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                              ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                         ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                         ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|remainder_module:remainder_module|dflipflop:loop1[27].d1" ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                              ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                         ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                         ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|remainder_module:remainder_module|dflipflop:loop1[26].d1" ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                              ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                         ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                         ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|remainder_module:remainder_module|dflipflop:loop1[25].d1" ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                              ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                         ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                         ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|remainder_module:remainder_module|dflipflop:loop1[24].d1" ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                              ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                         ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                         ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|remainder_module:remainder_module|dflipflop:loop1[23].d1" ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                              ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                         ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                         ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|remainder_module:remainder_module|dflipflop:loop1[22].d1" ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                              ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                         ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                         ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|remainder_module:remainder_module|dflipflop:loop1[21].d1" ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                              ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                         ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                         ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|remainder_module:remainder_module|dflipflop:loop1[20].d1" ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                              ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                         ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                         ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|remainder_module:remainder_module|dflipflop:loop1[19].d1" ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                              ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                         ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                         ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|remainder_module:remainder_module|dflipflop:loop1[18].d1" ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                              ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                         ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                         ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|remainder_module:remainder_module|dflipflop:loop1[17].d1" ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                              ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                         ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                         ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|remainder_module:remainder_module|dflipflop:loop1[16].d1" ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                              ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                         ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                         ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|remainder_module:remainder_module|dflipflop:loop1[15].d1" ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                              ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                         ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                         ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|remainder_module:remainder_module|dflipflop:loop1[14].d1" ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                              ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                         ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                         ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|remainder_module:remainder_module|dflipflop:loop1[13].d1" ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                              ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                         ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                         ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|remainder_module:remainder_module|dflipflop:loop1[12].d1" ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                              ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                         ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                         ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|remainder_module:remainder_module|dflipflop:loop1[11].d1" ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                              ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                         ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                         ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|remainder_module:remainder_module|dflipflop:loop1[10].d1" ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                              ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                         ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                         ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|remainder_module:remainder_module|dflipflop:loop1[9].d1" ;
+------+-------+----------+-----------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                             ;
+------+-------+----------+-----------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                        ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                        ;
+------+-------+----------+-----------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|remainder_module:remainder_module|dflipflop:loop1[8].d1" ;
+------+-------+----------+-----------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                             ;
+------+-------+----------+-----------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                        ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                        ;
+------+-------+----------+-----------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|remainder_module:remainder_module|dflipflop:loop1[7].d1" ;
+------+-------+----------+-----------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                             ;
+------+-------+----------+-----------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                        ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                        ;
+------+-------+----------+-----------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|remainder_module:remainder_module|dflipflop:loop1[6].d1" ;
+------+-------+----------+-----------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                             ;
+------+-------+----------+-----------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                        ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                        ;
+------+-------+----------+-----------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|remainder_module:remainder_module|dflipflop:loop1[5].d1" ;
+------+-------+----------+-----------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                             ;
+------+-------+----------+-----------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                        ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                        ;
+------+-------+----------+-----------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|remainder_module:remainder_module|dflipflop:loop1[4].d1" ;
+------+-------+----------+-----------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                             ;
+------+-------+----------+-----------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                        ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                        ;
+------+-------+----------+-----------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|remainder_module:remainder_module|dflipflop:loop1[3].d1" ;
+------+-------+----------+-----------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                             ;
+------+-------+----------+-----------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                        ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                        ;
+------+-------+----------+-----------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|remainder_module:remainder_module|dflipflop:loop1[2].d1" ;
+------+-------+----------+-----------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                             ;
+------+-------+----------+-----------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                        ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                        ;
+------+-------+----------+-----------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|remainder_module:remainder_module|dflipflop:loop1[1].d1" ;
+------+-------+----------+-----------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                             ;
+------+-------+----------+-----------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                        ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                        ;
+------+-------+----------+-----------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|remainder_module:remainder_module|dflipflop:d0" ;
+------+-------+----------+--------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                    ;
+------+-------+----------+--------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                               ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                               ;
+------+-------+----------+--------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|alu:main_alu"                                             ;
+----------------------+--------+----------+-------------------------------------------------------------------------------------+
; Port                 ; Type   ; Severity ; Details                                                                             ;
+----------------------+--------+----------+-------------------------------------------------------------------------------------+
; ctrl_ALUopcode[4..1] ; Input  ; Info     ; Stuck at GND                                                                        ;
; ctrl_ALUopcode[0]    ; Input  ; Info     ; Stuck at VCC                                                                        ;
; ctrl_shiftamt        ; Input  ; Info     ; Stuck at GND                                                                        ;
; isNotEqual           ; Output ; Info     ; Explicitly unconnected                                                              ;
; overflow             ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; carry_in             ; Input  ; Info     ; Stuck at GND                                                                        ;
+----------------------+--------+----------+-------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|alu:alu_get_dividend" ;
+----------------------+--------+----------+-------------------------------------------------+
; Port                 ; Type   ; Severity ; Details                                         ;
+----------------------+--------+----------+-------------------------------------------------+
; data_operandA        ; Input  ; Info     ; Stuck at GND                                    ;
; ctrl_ALUopcode[4..1] ; Input  ; Info     ; Stuck at GND                                    ;
; ctrl_shiftamt        ; Input  ; Info     ; Stuck at GND                                    ;
; isNotEqual           ; Output ; Info     ; Explicitly unconnected                          ;
; isLessThan           ; Output ; Info     ; Explicitly unconnected                          ;
; overflow             ; Output ; Info     ; Explicitly unconnected                          ;
; carry_in             ; Input  ; Info     ; Stuck at GND                                    ;
+----------------------+--------+----------+-------------------------------------------------+


+-------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|alu:alu_get_divisor" ;
+----------------------+--------+----------+------------------------------------------------+
; Port                 ; Type   ; Severity ; Details                                        ;
+----------------------+--------+----------+------------------------------------------------+
; data_operandA        ; Input  ; Info     ; Stuck at GND                                   ;
; ctrl_ALUopcode[4..1] ; Input  ; Info     ; Stuck at GND                                   ;
; ctrl_shiftamt        ; Input  ; Info     ; Stuck at GND                                   ;
; isNotEqual           ; Output ; Info     ; Explicitly unconnected                         ;
; isLessThan           ; Output ; Info     ; Explicitly unconnected                         ;
; overflow             ; Output ; Info     ; Explicitly unconnected                         ;
; carry_in             ; Input  ; Info     ; Stuck at GND                                   ;
+----------------------+--------+----------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:dout" ;
+------+-------+----------+--------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                              ;
+------+-------+----------+--------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                         ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                         ;
+------+-------+----------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:loop1[32].d1" ;
+------+-------+----------+----------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                      ;
+------+-------+----------+----------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                 ;
+------+-------+----------+----------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:loop1[31].d1" ;
+------+-------+----------+----------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                      ;
+------+-------+----------+----------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                 ;
+------+-------+----------+----------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:loop1[30].d1" ;
+------+-------+----------+----------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                      ;
+------+-------+----------+----------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                 ;
+------+-------+----------+----------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:loop1[29].d1" ;
+------+-------+----------+----------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                      ;
+------+-------+----------+----------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                 ;
+------+-------+----------+----------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:loop1[28].d1" ;
+------+-------+----------+----------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                      ;
+------+-------+----------+----------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                 ;
+------+-------+----------+----------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:loop1[27].d1" ;
+------+-------+----------+----------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                      ;
+------+-------+----------+----------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                 ;
+------+-------+----------+----------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:loop1[26].d1" ;
+------+-------+----------+----------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                      ;
+------+-------+----------+----------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                 ;
+------+-------+----------+----------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:loop1[25].d1" ;
+------+-------+----------+----------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                      ;
+------+-------+----------+----------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                 ;
+------+-------+----------+----------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:loop1[24].d1" ;
+------+-------+----------+----------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                      ;
+------+-------+----------+----------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                 ;
+------+-------+----------+----------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:loop1[23].d1" ;
+------+-------+----------+----------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                      ;
+------+-------+----------+----------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                 ;
+------+-------+----------+----------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:loop1[22].d1" ;
+------+-------+----------+----------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                      ;
+------+-------+----------+----------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                 ;
+------+-------+----------+----------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:loop1[21].d1" ;
+------+-------+----------+----------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                      ;
+------+-------+----------+----------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                 ;
+------+-------+----------+----------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:loop1[20].d1" ;
+------+-------+----------+----------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                      ;
+------+-------+----------+----------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                 ;
+------+-------+----------+----------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:loop1[19].d1" ;
+------+-------+----------+----------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                      ;
+------+-------+----------+----------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                 ;
+------+-------+----------+----------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:loop1[18].d1" ;
+------+-------+----------+----------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                      ;
+------+-------+----------+----------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                 ;
+------+-------+----------+----------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:loop1[17].d1" ;
+------+-------+----------+----------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                      ;
+------+-------+----------+----------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                 ;
+------+-------+----------+----------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:loop1[16].d1" ;
+------+-------+----------+----------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                      ;
+------+-------+----------+----------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                 ;
+------+-------+----------+----------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:loop1[15].d1" ;
+------+-------+----------+----------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                      ;
+------+-------+----------+----------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                 ;
+------+-------+----------+----------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:loop1[14].d1" ;
+------+-------+----------+----------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                      ;
+------+-------+----------+----------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                 ;
+------+-------+----------+----------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:loop1[13].d1" ;
+------+-------+----------+----------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                      ;
+------+-------+----------+----------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                 ;
+------+-------+----------+----------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:loop1[12].d1" ;
+------+-------+----------+----------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                      ;
+------+-------+----------+----------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                 ;
+------+-------+----------+----------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:loop1[11].d1" ;
+------+-------+----------+----------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                      ;
+------+-------+----------+----------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                 ;
+------+-------+----------+----------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:loop1[10].d1" ;
+------+-------+----------+----------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                      ;
+------+-------+----------+----------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                 ;
+------+-------+----------+----------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:loop1[9].d1" ;
+------+-------+----------+---------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                     ;
+------+-------+----------+---------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                ;
+------+-------+----------+---------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:loop1[8].d1" ;
+------+-------+----------+---------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                     ;
+------+-------+----------+---------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                ;
+------+-------+----------+---------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:loop1[7].d1" ;
+------+-------+----------+---------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                     ;
+------+-------+----------+---------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                ;
+------+-------+----------+---------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:loop1[6].d1" ;
+------+-------+----------+---------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                     ;
+------+-------+----------+---------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                ;
+------+-------+----------+---------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:loop1[5].d1" ;
+------+-------+----------+---------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                     ;
+------+-------+----------+---------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                ;
+------+-------+----------+---------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:loop1[4].d1" ;
+------+-------+----------+---------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                     ;
+------+-------+----------+---------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                ;
+------+-------+----------+---------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:loop1[3].d1" ;
+------+-------+----------+---------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                     ;
+------+-------+----------+---------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                ;
+------+-------+----------+---------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:loop1[2].d1" ;
+------+-------+----------+---------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                     ;
+------+-------+----------+---------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                ;
+------+-------+----------+---------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:loop1[1].d1" ;
+------+-------+----------+---------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                     ;
+------+-------+----------+---------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                ;
+------+-------+----------+---------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter|dflipflop:din" ;
+------+-------+----------+-------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                             ;
+------+-------+----------+-------------------------------------------------------------------------------------+
; clrn ; Input ; Info     ; Stuck at VCC                                                                        ;
; prn  ; Input ; Info     ; Stuck at VCC                                                                        ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                        ;
+------+-------+----------+-------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter"                ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                             ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; data ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+--------+----------+-------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|mux_2_1_5:opcode_mux" ;
+-----------+-------+----------+--------------------------------------------------------------+
; Port      ; Type  ; Severity ; Details                                                      ;
+-----------+-------+----------+--------------------------------------------------------------+
; in1       ; Input ; Info     ; Stuck at GND                                                 ;
; in2[4..1] ; Input ; Info     ; Stuck at GND                                                 ;
; in2[0]    ; Input ; Info     ; Stuck at VCC                                                 ;
+-----------+-------+----------+--------------------------------------------------------------+


+---------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|dflipflop:oveflow_ff" ;
+------+-------+----------+-------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                           ;
+------+-------+----------+-------------------------------------------------------------------+
; clrn ; Input ; Info     ; Stuck at VCC                                                      ;
; prn  ; Input ; Info     ; Stuck at VCC                                                      ;
; ena  ; Input ; Info     ; Stuck at VCC                                                      ;
+------+-------+----------+-------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|dflipflop:d_placeholder" ;
+------+-------+----------+----------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                            ;
+------+-------+----------+----------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                       ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                       ;
+------+-------+----------+----------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|dflipflop:loop1[31].d1" ;
+------+-------+----------+---------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                           ;
+------+-------+----------+---------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                      ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                      ;
+------+-------+----------+---------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|dflipflop:loop1[30].d1" ;
+------+-------+----------+---------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                           ;
+------+-------+----------+---------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                      ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                      ;
+------+-------+----------+---------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|dflipflop:loop1[29].d1" ;
+------+-------+----------+---------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                           ;
+------+-------+----------+---------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                      ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                      ;
+------+-------+----------+---------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|dflipflop:loop1[28].d1" ;
+------+-------+----------+---------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                           ;
+------+-------+----------+---------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                      ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                      ;
+------+-------+----------+---------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|dflipflop:loop1[27].d1" ;
+------+-------+----------+---------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                           ;
+------+-------+----------+---------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                      ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                      ;
+------+-------+----------+---------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|dflipflop:loop1[26].d1" ;
+------+-------+----------+---------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                           ;
+------+-------+----------+---------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                      ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                      ;
+------+-------+----------+---------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|dflipflop:loop1[25].d1" ;
+------+-------+----------+---------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                           ;
+------+-------+----------+---------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                      ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                      ;
+------+-------+----------+---------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|dflipflop:loop1[24].d1" ;
+------+-------+----------+---------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                           ;
+------+-------+----------+---------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                      ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                      ;
+------+-------+----------+---------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|dflipflop:loop1[23].d1" ;
+------+-------+----------+---------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                           ;
+------+-------+----------+---------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                      ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                      ;
+------+-------+----------+---------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|dflipflop:loop1[22].d1" ;
+------+-------+----------+---------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                           ;
+------+-------+----------+---------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                      ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                      ;
+------+-------+----------+---------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|dflipflop:loop1[21].d1" ;
+------+-------+----------+---------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                           ;
+------+-------+----------+---------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                      ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                      ;
+------+-------+----------+---------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|dflipflop:loop1[20].d1" ;
+------+-------+----------+---------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                           ;
+------+-------+----------+---------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                      ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                      ;
+------+-------+----------+---------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|dflipflop:loop1[19].d1" ;
+------+-------+----------+---------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                           ;
+------+-------+----------+---------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                      ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                      ;
+------+-------+----------+---------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|dflipflop:loop1[18].d1" ;
+------+-------+----------+---------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                           ;
+------+-------+----------+---------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                      ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                      ;
+------+-------+----------+---------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|dflipflop:loop1[17].d1" ;
+------+-------+----------+---------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                           ;
+------+-------+----------+---------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                      ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                      ;
+------+-------+----------+---------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|dflipflop:loop1[16].d1" ;
+------+-------+----------+---------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                           ;
+------+-------+----------+---------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                      ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                      ;
+------+-------+----------+---------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|dflipflop:loop1[15].d1" ;
+------+-------+----------+---------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                           ;
+------+-------+----------+---------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                      ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                      ;
+------+-------+----------+---------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|dflipflop:loop1[14].d1" ;
+------+-------+----------+---------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                           ;
+------+-------+----------+---------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                      ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                      ;
+------+-------+----------+---------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|dflipflop:loop1[13].d1" ;
+------+-------+----------+---------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                           ;
+------+-------+----------+---------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                      ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                      ;
+------+-------+----------+---------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|dflipflop:loop1[12].d1" ;
+------+-------+----------+---------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                           ;
+------+-------+----------+---------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                      ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                      ;
+------+-------+----------+---------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|dflipflop:loop1[11].d1" ;
+------+-------+----------+---------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                           ;
+------+-------+----------+---------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                      ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                      ;
+------+-------+----------+---------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|dflipflop:loop1[10].d1" ;
+------+-------+----------+---------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                           ;
+------+-------+----------+---------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                      ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                      ;
+------+-------+----------+---------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|dflipflop:loop1[9].d1" ;
+------+-------+----------+--------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                          ;
+------+-------+----------+--------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                     ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                     ;
+------+-------+----------+--------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|dflipflop:loop1[8].d1" ;
+------+-------+----------+--------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                          ;
+------+-------+----------+--------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                     ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                     ;
+------+-------+----------+--------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|dflipflop:loop1[7].d1" ;
+------+-------+----------+--------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                          ;
+------+-------+----------+--------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                     ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                     ;
+------+-------+----------+--------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|dflipflop:loop1[6].d1" ;
+------+-------+----------+--------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                          ;
+------+-------+----------+--------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                     ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                     ;
+------+-------+----------+--------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|dflipflop:loop1[5].d1" ;
+------+-------+----------+--------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                          ;
+------+-------+----------+--------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                     ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                     ;
+------+-------+----------+--------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|dflipflop:loop1[4].d1" ;
+------+-------+----------+--------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                          ;
+------+-------+----------+--------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                     ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                     ;
+------+-------+----------+--------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|dflipflop:loop1[3].d1" ;
+------+-------+----------+--------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                          ;
+------+-------+----------+--------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                     ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                     ;
+------+-------+----------+--------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|dflipflop:loop1[2].d1" ;
+------+-------+----------+--------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                          ;
+------+-------+----------+--------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                     ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                     ;
+------+-------+----------+--------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|dflipflop:loop1[1].d1" ;
+------+-------+----------+--------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                          ;
+------+-------+----------+--------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                     ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                     ;
+------+-------+----------+--------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|dflipflop:loop1[0].d1" ;
+------+-------+----------+--------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                          ;
+------+-------+----------+--------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                     ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                     ;
+------+-------+----------+--------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1|mux_21_all_1bit:m2" ;
+------+-------+----------+-----------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                       ;
+------+-------+----------+-----------------------------------------------------------------------------------------------+
; in2  ; Input ; Info     ; Stuck at GND                                                                                  ;
+------+-------+----------+-----------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1" ;
+-------+-------+----------+---------------------------------------------------------------------------+
; Port  ; Type  ; Severity ; Details                                                                   ;
+-------+-------+----------+---------------------------------------------------------------------------+
; clear ; Input ; Info     ; Stuck at GND                                                              ;
+-------+-------+----------+---------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|product_module:product1|dflipflop:flipflops_loop[31].d1" ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                              ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                         ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                         ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|product_module:product1|dflipflop:flipflops_loop[30].d1" ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                              ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                         ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                         ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|product_module:product1|dflipflop:flipflops_loop[29].d1" ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                              ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                         ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                         ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|product_module:product1|dflipflop:flipflops_loop[28].d1" ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                              ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                         ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                         ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|product_module:product1|dflipflop:flipflops_loop[27].d1" ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                              ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                         ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                         ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|product_module:product1|dflipflop:flipflops_loop[26].d1" ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                              ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                         ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                         ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|product_module:product1|dflipflop:flipflops_loop[25].d1" ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                              ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                         ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                         ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|product_module:product1|dflipflop:flipflops_loop[24].d1" ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                              ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                         ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                         ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|product_module:product1|dflipflop:flipflops_loop[23].d1" ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                              ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                         ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                         ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|product_module:product1|dflipflop:flipflops_loop[22].d1" ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                              ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                         ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                         ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|product_module:product1|dflipflop:flipflops_loop[21].d1" ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                              ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                         ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                         ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|product_module:product1|dflipflop:flipflops_loop[20].d1" ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                              ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                         ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                         ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|product_module:product1|dflipflop:flipflops_loop[19].d1" ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                              ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                         ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                         ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|product_module:product1|dflipflop:flipflops_loop[18].d1" ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                              ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                         ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                         ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|product_module:product1|dflipflop:flipflops_loop[17].d1" ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                              ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                         ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                         ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|product_module:product1|dflipflop:flipflops_loop[16].d1" ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                              ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                         ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                         ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|product_module:product1|dflipflop:flipflops_loop[15].d1" ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                              ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                         ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                         ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|product_module:product1|dflipflop:flipflops_loop[14].d1" ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                              ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                         ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                         ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|product_module:product1|dflipflop:flipflops_loop[13].d1" ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                              ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                         ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                         ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|product_module:product1|dflipflop:flipflops_loop[12].d1" ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                              ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                         ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                         ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|product_module:product1|dflipflop:flipflops_loop[11].d1" ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                              ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                         ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                         ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|product_module:product1|dflipflop:flipflops_loop[10].d1" ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                              ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                         ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                         ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|product_module:product1|dflipflop:flipflops_loop[9].d1" ;
+------+-------+----------+-----------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                             ;
+------+-------+----------+-----------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                        ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                        ;
+------+-------+----------+-----------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|product_module:product1|dflipflop:flipflops_loop[8].d1" ;
+------+-------+----------+-----------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                             ;
+------+-------+----------+-----------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                        ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                        ;
+------+-------+----------+-----------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|product_module:product1|dflipflop:flipflops_loop[7].d1" ;
+------+-------+----------+-----------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                             ;
+------+-------+----------+-----------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                        ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                        ;
+------+-------+----------+-----------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|product_module:product1|dflipflop:flipflops_loop[6].d1" ;
+------+-------+----------+-----------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                             ;
+------+-------+----------+-----------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                        ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                        ;
+------+-------+----------+-----------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|product_module:product1|dflipflop:flipflops_loop[5].d1" ;
+------+-------+----------+-----------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                             ;
+------+-------+----------+-----------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                        ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                        ;
+------+-------+----------+-----------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|product_module:product1|dflipflop:flipflops_loop[4].d1" ;
+------+-------+----------+-----------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                             ;
+------+-------+----------+-----------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                        ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                        ;
+------+-------+----------+-----------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|product_module:product1|dflipflop:flipflops_loop[3].d1" ;
+------+-------+----------+-----------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                             ;
+------+-------+----------+-----------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                        ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                        ;
+------+-------+----------+-----------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|product_module:product1|dflipflop:flipflops_loop[2].d1" ;
+------+-------+----------+-----------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                             ;
+------+-------+----------+-----------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                        ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                        ;
+------+-------+----------+-----------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|product_module:product1|dflipflop:flipflops_loop[1].d1" ;
+------+-------+----------+-----------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                             ;
+------+-------+----------+-----------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                        ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                        ;
+------+-------+----------+-----------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|product_module:product1|dflipflop:flipflops_loop[0].d1" ;
+------+-------+----------+-----------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                             ;
+------+-------+----------+-----------------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                        ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                        ;
+------+-------+----------+-----------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|alu:main_alu" ;
+---------------+--------+----------+-------------------------------------------------+
; Port          ; Type   ; Severity ; Details                                         ;
+---------------+--------+----------+-------------------------------------------------+
; ctrl_shiftamt ; Input  ; Info     ; Stuck at GND                                    ;
; isNotEqual    ; Output ; Info     ; Explicitly unconnected                          ;
; isLessThan    ; Output ; Info     ; Explicitly unconnected                          ;
; carry_in      ; Input  ; Info     ; Stuck at GND                                    ;
+---------------+--------+----------+-------------------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|mux_2_1:mux_do_nothing" ;
+------+-------+----------+---------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                             ;
+------+-------+----------+---------------------------------------------------------------------+
; in2  ; Input ; Info     ; Stuck at GND                                                        ;
+------+-------+----------+---------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|mux_2_1:mux_shift_multiplicand" ;
+--------+-------+----------+---------------------------------------------------------------------------+
; Port   ; Type  ; Severity ; Details                                                                   ;
+--------+-------+----------+---------------------------------------------------------------------------+
; in2[0] ; Input ; Info     ; Stuck at GND                                                              ;
+--------+-------+----------+---------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|shift_register_8:counter|dflipflop:dout" ;
+------+-------+----------+--------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                              ;
+------+-------+----------+--------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                         ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                         ;
+------+-------+----------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|shift_register_8:counter|dflipflop:loop1[15].d1" ;
+------+-------+----------+----------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                      ;
+------+-------+----------+----------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                 ;
+------+-------+----------+----------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|shift_register_8:counter|dflipflop:loop1[14].d1" ;
+------+-------+----------+----------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                      ;
+------+-------+----------+----------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                 ;
+------+-------+----------+----------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|shift_register_8:counter|dflipflop:loop1[13].d1" ;
+------+-------+----------+----------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                      ;
+------+-------+----------+----------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                 ;
+------+-------+----------+----------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|shift_register_8:counter|dflipflop:loop1[12].d1" ;
+------+-------+----------+----------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                      ;
+------+-------+----------+----------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                 ;
+------+-------+----------+----------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|shift_register_8:counter|dflipflop:loop1[11].d1" ;
+------+-------+----------+----------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                      ;
+------+-------+----------+----------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                 ;
+------+-------+----------+----------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|shift_register_8:counter|dflipflop:loop1[10].d1" ;
+------+-------+----------+----------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                      ;
+------+-------+----------+----------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                 ;
+------+-------+----------+----------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|shift_register_8:counter|dflipflop:loop1[9].d1" ;
+------+-------+----------+---------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                     ;
+------+-------+----------+---------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                ;
+------+-------+----------+---------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|shift_register_8:counter|dflipflop:loop1[8].d1" ;
+------+-------+----------+---------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                     ;
+------+-------+----------+---------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                ;
+------+-------+----------+---------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|shift_register_8:counter|dflipflop:loop1[7].d1" ;
+------+-------+----------+---------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                     ;
+------+-------+----------+---------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                ;
+------+-------+----------+---------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|shift_register_8:counter|dflipflop:loop1[6].d1" ;
+------+-------+----------+---------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                     ;
+------+-------+----------+---------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                ;
+------+-------+----------+---------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|shift_register_8:counter|dflipflop:loop1[5].d1" ;
+------+-------+----------+---------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                     ;
+------+-------+----------+---------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                ;
+------+-------+----------+---------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|shift_register_8:counter|dflipflop:loop1[4].d1" ;
+------+-------+----------+---------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                     ;
+------+-------+----------+---------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                ;
+------+-------+----------+---------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|shift_register_8:counter|dflipflop:loop1[3].d1" ;
+------+-------+----------+---------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                     ;
+------+-------+----------+---------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                ;
+------+-------+----------+---------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|shift_register_8:counter|dflipflop:loop1[2].d1" ;
+------+-------+----------+---------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                     ;
+------+-------+----------+---------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                ;
+------+-------+----------+---------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|shift_register_8:counter|dflipflop:loop1[1].d1" ;
+------+-------+----------+---------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                     ;
+------+-------+----------+---------------------------------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                                                ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                                ;
+------+-------+----------+---------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|shift_register_8:counter|dflipflop:din" ;
+------+-------+----------+-------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                             ;
+------+-------+----------+-------------------------------------------------------------------------------------+
; clrn ; Input ; Info     ; Stuck at VCC                                                                        ;
; prn  ; Input ; Info     ; Stuck at VCC                                                                        ;
; ena  ; Input ; Info     ; Stuck at VCC                                                                        ;
+------+-------+----------+-------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|mult:m1|shift_register_8:counter"                ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                             ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; data ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+--------+----------+-------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|register:reg_b" ;
+------------+-------+----------+-----------------------------------------------+
; Port       ; Type  ; Severity ; Details                                       ;
+------------+-------+----------+-----------------------------------------------+
; ctrl_reset ; Input ; Info     ; Stuck at GND                                  ;
+------------+-------+----------+-----------------------------------------------+


+-------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|multdiv:md1|register:reg_a" ;
+------------+-------+----------+-----------------------------------------------+
; Port       ; Type  ; Severity ; Details                                       ;
+------------+-------+----------+-----------------------------------------------+
; ctrl_reset ; Input ; Info     ; Stuck at GND                                  ;
+------------+-------+----------+-----------------------------------------------+


+-----------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dflipflop:dff_preMultDiv" ;
+------+-------+----------+---------------------------------------------------+
; Port ; Type  ; Severity ; Details                                           ;
+------+-------+----------+---------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                      ;
; ena  ; Input ; Info     ; Stuck at VCC                                      ;
+------+-------+----------+---------------------------------------------------+


+-------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dflipflop:dff_startMultDiv" ;
+------+-------+----------+-----------------------------------------------------+
; Port ; Type  ; Severity ; Details                                             ;
+------+-------+----------+-----------------------------------------------------+
; clrn ; Input ; Info     ; Stuck at VCC                                        ;
; prn  ; Input ; Info     ; Stuck at VCC                                        ;
; ena  ; Input ; Info     ; Stuck at VCC                                        ;
+------+-------+----------+-----------------------------------------------------+


+-------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|alu:alu1" ;
+----------+-------+----------+-------------------------------+
; Port     ; Type  ; Severity ; Details                       ;
+----------+-------+----------+-------------------------------+
; carry_in ; Input ; Info     ; Stuck at GND                  ;
+----------+-------+----------+-------------------------------+


+------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|equality5:reg30_eq3" ;
+---------+-------+----------+-------------------------------------------+
; Port    ; Type  ; Severity ; Details                                   ;
+---------+-------+----------+-------------------------------------------+
; a[4..1] ; Input ; Info     ; Stuck at VCC                              ;
; a[0]    ; Input ; Info     ; Stuck at GND                              ;
+---------+-------+----------+-------------------------------------------+


+------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|equality5:reg30_eq2" ;
+---------+-------+----------+-------------------------------------------+
; Port    ; Type  ; Severity ; Details                                   ;
+---------+-------+----------+-------------------------------------------+
; a[4..1] ; Input ; Info     ; Stuck at VCC                              ;
; a[0]    ; Input ; Info     ; Stuck at GND                              ;
+---------+-------+----------+-------------------------------------------+


+------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|equality5:reg30_eq1" ;
+---------+-------+----------+-------------------------------------------+
; Port    ; Type  ; Severity ; Details                                   ;
+---------+-------+----------+-------------------------------------------+
; a[4..1] ; Input ; Info     ; Stuck at VCC                              ;
; a[0]    ; Input ; Info     ; Stuck at GND                              ;
+---------+-------+----------+-------------------------------------------+


+-----------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|mux_4_1:mux_branch" ;
+-------------+-------+----------+--------------------------------------+
; Port        ; Type  ; Severity ; Details                              ;
+-------------+-------+----------+--------------------------------------+
; in1[31..27] ; Input ; Info     ; Stuck at GND                         ;
; in3         ; Input ; Info     ; Stuck at GND                         ;
+-------------+-------+----------+--------------------------------------+


+----------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|alu:pc_branch_alu" ;
+----------------+--------+----------+---------------------------------+
; Port           ; Type   ; Severity ; Details                         ;
+----------------+--------+----------+---------------------------------+
; ctrl_ALUopcode ; Input  ; Info     ; Stuck at GND                    ;
; ctrl_shiftamt  ; Input  ; Info     ; Stuck at GND                    ;
; isNotEqual     ; Output ; Info     ; Explicitly unconnected          ;
; isLessThan     ; Output ; Info     ; Explicitly unconnected          ;
; overflow       ; Output ; Info     ; Explicitly unconnected          ;
; carry_in       ; Input  ; Info     ; Stuck at GND                    ;
+----------------+--------+----------+---------------------------------+


+---------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|alu:alu_next_pc|mux_8_1:mux8" ;
+------+-------+----------+-------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                               ;
+------+-------+----------+-------------------------------------------------------+
; in6  ; Input ; Info     ; Stuck at GND                                          ;
; in7  ; Input ; Info     ; Stuck at GND                                          ;
+------+-------+----------+-------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|alu:alu_next_pc|sra_barrel_32:sra1" ;
+--------+-------+----------+-----------------------------------------------------------+
; Port   ; Type  ; Severity ; Details                                                   ;
+--------+-------+----------+-----------------------------------------------------------+
; enable ; Input ; Info     ; Stuck at VCC                                              ;
+--------+-------+----------+-----------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|alu:alu_next_pc|sll_barrel_32:sll1" ;
+--------+-------+----------+-----------------------------------------------------------+
; Port   ; Type  ; Severity ; Details                                                   ;
+--------+-------+----------+-----------------------------------------------------------+
; enable ; Input ; Info     ; Stuck at VCC                                              ;
+--------+-------+----------+-----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|alu:alu_next_pc|subtract:sub1|CLA_32:cla"                        ;
+----------+--------+----------+-------------------------------------------------------------------------------------+
; Port     ; Type   ; Severity ; Details                                                                             ;
+----------+--------+----------+-------------------------------------------------------------------------------------+
; cout     ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; cin      ; Input  ; Info     ; Stuck at VCC                                                                        ;
; overflow ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+----------+--------+----------+-------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|alu:alu_next_pc|subtract:sub1"                                   ;
+----------+--------+----------+-------------------------------------------------------------------------------------+
; Port     ; Type   ; Severity ; Details                                                                             ;
+----------+--------+----------+-------------------------------------------------------------------------------------+
; overflow ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+----------+--------+----------+-------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|alu:alu_next_pc|CLA_32:sum1"                                 ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                             ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; cout ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+--------+----------+-------------------------------------------------------------------------------------+


+--------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|alu:alu_next_pc" ;
+----------------------+--------+----------+-------------------------+
; Port                 ; Type   ; Severity ; Details                 ;
+----------------------+--------+----------+-------------------------+
; data_operandB[31..1] ; Input  ; Info     ; Stuck at GND            ;
; data_operandB[0]     ; Input  ; Info     ; Stuck at VCC            ;
; ctrl_ALUopcode       ; Input  ; Info     ; Stuck at GND            ;
; ctrl_shiftamt        ; Input  ; Info     ; Stuck at GND            ;
; isNotEqual           ; Output ; Info     ; Explicitly unconnected  ;
; isLessThan           ; Output ; Info     ; Explicitly unconnected  ;
; overflow             ; Output ; Info     ; Explicitly unconnected  ;
; carry_in             ; Input  ; Info     ; Stuck at GND            ;
+----------------------+--------+----------+-------------------------+


+-------------------------------------------------------------+
; Port Connectivity Checks: "regfile:my_regfile|register:r29" ;
+------------------+-------+----------+-----------------------+
; Port             ; Type  ; Severity ; Details               ;
+------------------+-------+----------+-----------------------+
; ctrl_writeEnable ; Input ; Info     ; Stuck at VCC          ;
+------------------+-------+----------+-----------------------+


+-------------------------------------------------------------+
; Port Connectivity Checks: "regfile:my_regfile|register:r21" ;
+------------------+-------+----------+-----------------------+
; Port             ; Type  ; Severity ; Details               ;
+------------------+-------+----------+-----------------------+
; ctrl_writeEnable ; Input ; Info     ; Stuck at VCC          ;
+------------------+-------+----------+-----------------------+


+------------------------------------------------------------+
; Port Connectivity Checks: "regfile:my_regfile|register:r0" ;
+------------------+-------+----------+----------------------+
; Port             ; Type  ; Severity ; Details              ;
+------------------+-------+----------+----------------------+
; ctrl_writeEnable ; Input ; Info     ; Stuck at GND         ;
+------------------+-------+----------+----------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "regfile:my_regfile|decoder:dcW"                                                        ;
+---------+--------+----------+-------------------------------------------------------------------------------------+
; Port    ; Type   ; Severity ; Details                                                                             ;
+---------+--------+----------+-------------------------------------------------------------------------------------+
; out[29] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; out[21] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; out[0]  ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+---------+--------+----------+-------------------------------------------------------------------------------------+


+------------------------------------------------+
; Port Connectivity Checks: "regfile:my_regfile" ;
+--------------+-------+----------+--------------+
; Port         ; Type  ; Severity ; Details      ;
+--------------+-------+----------+--------------+
; move1[31..3] ; Input ; Info     ; Stuck at GND ;
+--------------+-------+----------+--------------+


+-----------------------------------------------+
; Port Connectivity Checks: "linear_rng:lr1"    ;
+-------------+-------+----------+--------------+
; Port        ; Type  ; Severity ; Details      ;
+-------------+-------+----------+--------------+
; initialSeed ; Input ; Info     ; Stuck at GND ;
+-------------+-------+----------+--------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "imem:my_imem"                                                                                                                                ;
+-------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------+
; Port  ; Type  ; Severity ; Details                                                                                                                                      ;
+-------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------+
; clken ; Input ; Warning  ; Declared by entity but not connected by instance. If a default value exists, it will be used.  Otherwise, the port will be connected to GND. ;
+-------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "vga_controller:vga_ins|eight_data:eight_data_inst"                                  ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                             ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; q    ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+--------+----------+-------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "vga_controller:vga_ins|seven_data:seven_data_inst"                                  ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                             ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; q    ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+--------+----------+-------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "vga_controller:vga_ins|six_data:_data_inst"                                         ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                             ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; q    ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+--------+----------+-------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "vga_controller:vga_ins|five_data:five_data_inst"                                    ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                             ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; q    ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+--------+----------+-------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "vga_controller:vga_ins|four_data:four_data_inst"                                    ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                             ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; q    ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+--------+----------+-------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "vga_controller:vga_ins|three_data:three_data_inst"                                  ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                             ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; q    ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+--------+----------+-------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "vga_controller:vga_ins|two_data:two_data_inst"                                      ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                             ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; q    ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+--------+----------+-------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "vga_controller:vga_ins|one_data:one_data_inst"                                      ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                             ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; q    ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+--------+----------+-------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "vga_controller:vga_ins|zero_data:zero_data_inst"                                    ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                             ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; q    ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+--------+----------+-------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "VGA_Audio_PLL:p1"                                                                   ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                             ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; c0   ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; c1   ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+--------+----------+-------------------------------------------------------------------------------------+


+---------------------------------------------------------------+
; Port Connectivity Checks: "Hexadecimal_To_Seven_Segment:hex8" ;
+------------+-------+----------+-------------------------------+
; Port       ; Type  ; Severity ; Details                       ;
+------------+-------+----------+-------------------------------+
; hex_number ; Input ; Info     ; Stuck at GND                  ;
+------------+-------+----------+-------------------------------+


+---------------------------------------------------------------+
; Port Connectivity Checks: "Hexadecimal_To_Seven_Segment:hex7" ;
+------------+-------+----------+-------------------------------+
; Port       ; Type  ; Severity ; Details                       ;
+------------+-------+----------+-------------------------------+
; hex_number ; Input ; Info     ; Stuck at GND                  ;
+------------+-------+----------+-------------------------------+


+---------------------------------------------------------------+
; Port Connectivity Checks: "Hexadecimal_To_Seven_Segment:hex6" ;
+------------+-------+----------+-------------------------------+
; Port       ; Type  ; Severity ; Details                       ;
+------------+-------+----------+-------------------------------+
; hex_number ; Input ; Info     ; Stuck at GND                  ;
+------------+-------+----------+-------------------------------+


+---------------------------------------------------------------+
; Port Connectivity Checks: "Hexadecimal_To_Seven_Segment:hex5" ;
+------------+-------+----------+-------------------------------+
; Port       ; Type  ; Severity ; Details                       ;
+------------+-------+----------+-------------------------------+
; hex_number ; Input ; Info     ; Stuck at GND                  ;
+------------+-------+----------+-------------------------------+


+---------------------------------------------------------------+
; Port Connectivity Checks: "Hexadecimal_To_Seven_Segment:hex4" ;
+------------+-------+----------+-------------------------------+
; Port       ; Type  ; Severity ; Details                       ;
+------------+-------+----------+-------------------------------+
; hex_number ; Input ; Info     ; Stuck at GND                  ;
+------------+-------+----------+-------------------------------+


+---------------------------------------------------------------+
; Port Connectivity Checks: "Hexadecimal_To_Seven_Segment:hex3" ;
+------------+-------+----------+-------------------------------+
; Port       ; Type  ; Severity ; Details                       ;
+------------+-------+----------+-------------------------------+
; hex_number ; Input ; Info     ; Stuck at GND                  ;
+------------+-------+----------+-------------------------------+


+--------------------------------------------+
; Port Connectivity Checks: "lcd:mylcd"      ;
+----------+-------+----------+--------------+
; Port     ; Type  ; Severity ; Details      ;
+----------+-------+----------+--------------+
; write_en ; Input ; Info     ; Stuck at VCC ;
+----------+-------+----------+--------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "PS2_Interface:myps2|PS2_Controller:PS2"                                                                                                                               ;
+-------------------------------+--------+----------+----------------------------------------------------------------------------------------------------------------------------------------------+
; Port                          ; Type   ; Severity ; Details                                                                                                                                      ;
+-------------------------------+--------+----------+----------------------------------------------------------------------------------------------------------------------------------------------+
; the_command                   ; Input  ; Warning  ; Declared by entity but not connected by instance. If a default value exists, it will be used.  Otherwise, the port will be connected to GND. ;
; send_command                  ; Input  ; Warning  ; Declared by entity but not connected by instance. If a default value exists, it will be used.  Otherwise, the port will be connected to GND. ;
; command_was_sent              ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed.                                     ;
; error_communication_timed_out ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed.                                     ;
+-------------------------------+--------+----------+----------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "PS2_Interface:myps2"                                                                           ;
+-----------------+--------+----------+-------------------------------------------------------------------------------------+
; Port            ; Type   ; Severity ; Details                                                                             ;
+-----------------+--------+----------+-------------------------------------------------------------------------------------+
; ps2_key_data    ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; ps2_key_pressed ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+-----------------+--------+----------+-------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "pll:div"                                                                            ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                             ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; c0   ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+--------+----------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------+
; Post-Synthesis Netlist Statistics for Top Partition ;
+-----------------------+-----------------------------+
; Type                  ; Count                       ;
+-----------------------+-----------------------------+
; boundary_port         ; 224                         ;
; cycloneiii_ff         ; 2329                        ;
;     CLR               ; 256                         ;
;     CLR SCLR          ; 19                          ;
;     ENA               ; 130                         ;
;     ENA CLR           ; 1578                        ;
;     ENA CLR SCLR      ; 18                          ;
;     ENA CLR SCLR SLD  ; 44                          ;
;     SCLR              ; 6                           ;
;     SCLR SLD          ; 4                           ;
;     SLD               ; 30                          ;
;     plain             ; 244                         ;
; cycloneiii_io_obuf    ; 2                           ;
; cycloneiii_lcell_comb ; 7106                        ;
;     arith             ; 1016                        ;
;         1 data inputs ; 58                          ;
;         2 data inputs ; 216                         ;
;         3 data inputs ; 742                         ;
;     normal            ; 6090                        ;
;         0 data inputs ; 77                          ;
;         1 data inputs ; 55                          ;
;         2 data inputs ; 1241                        ;
;         3 data inputs ; 950                         ;
;         4 data inputs ; 3767                        ;
; cycloneiii_mac_mult   ; 2                           ;
; cycloneiii_mac_out    ; 2                           ;
; cycloneiii_pll        ; 1                           ;
; cycloneiii_ram_block  ; 417                         ;
;                       ;                             ;
; Max LUT depth         ; 100.40                      ;
; Average LUT depth     ; 32.26                       ;
+-----------------------+-----------------------------+


+-------------------------------+
; Elapsed Time Per Partition    ;
+----------------+--------------+
; Partition Name ; Elapsed Time ;
+----------------+--------------+
; Top            ; 00:00:23     ;
+----------------+--------------+


+-------------------------------+
; Analysis & Synthesis Messages ;
+-------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Analysis & Synthesis
    Info: Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition
    Info: Processing started: Mon Apr 22 20:05:35 2019
Info: Command: quartus_map --read_settings_files=on --write_settings_files=off skeleton -c skeleton
Warning (125092): Tcl Script File lb.qip not found
    Info (125063): set_global_assignment -name QIP_FILE lb.qip
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (12021): Found 1 design units, including 1 entities, in source file leaderboard_data.v
    Info (12023): Found entity 1: lb File: C:/Users/jy168/Desktop/vga-example/leaderboard_data.v Line: 39
Info (12021): Found 1 design units, including 1 entities, in source file playandhigh_data.v
    Info (12023): Found entity 1: playandhigh_data File: C:/Users/jy168/Desktop/vga-example/playandhigh_data.v Line: 39
Info (12021): Found 1 design units, including 1 entities, in source file snakelogo_data.v
    Info (12023): Found entity 1: snakelogo_data File: C:/Users/jy168/Desktop/vga-example/snakelogo_data.v Line: 39
Info (12021): Found 1 design units, including 1 entities, in source file eight_data.v
    Info (12023): Found entity 1: eight_data File: C:/Users/jy168/Desktop/vga-example/eight_data.v Line: 39
Info (12021): Found 1 design units, including 1 entities, in source file five_data.v
    Info (12023): Found entity 1: five_data File: C:/Users/jy168/Desktop/vga-example/five_data.v Line: 39
Info (12021): Found 1 design units, including 1 entities, in source file four_data.v
    Info (12023): Found entity 1: four_data File: C:/Users/jy168/Desktop/vga-example/four_data.v Line: 39
Info (12021): Found 1 design units, including 1 entities, in source file nine_data.v
    Info (12023): Found entity 1: nine_data File: C:/Users/jy168/Desktop/vga-example/nine_data.v Line: 39
Info (12021): Found 1 design units, including 1 entities, in source file one_data.v
    Info (12023): Found entity 1: one_data File: C:/Users/jy168/Desktop/vga-example/one_data.v Line: 39
Info (12021): Found 1 design units, including 1 entities, in source file seven_data.v
    Info (12023): Found entity 1: seven_data File: C:/Users/jy168/Desktop/vga-example/seven_data.v Line: 39
Info (12021): Found 1 design units, including 1 entities, in source file six_data.v
    Info (12023): Found entity 1: six_data File: C:/Users/jy168/Desktop/vga-example/six_data.v Line: 39
Info (12021): Found 1 design units, including 1 entities, in source file three_data.v
    Info (12023): Found entity 1: three_data File: C:/Users/jy168/Desktop/vga-example/three_data.v Line: 39
Info (12021): Found 1 design units, including 1 entities, in source file two_data.v
    Info (12023): Found entity 1: two_data File: C:/Users/jy168/Desktop/vga-example/two_data.v Line: 39
Info (12021): Found 1 design units, including 1 entities, in source file zero_data.v
    Info (12023): Found entity 1: zero_data File: C:/Users/jy168/Desktop/vga-example/zero_data.v Line: 39
Info (12021): Found 1 design units, including 1 entities, in source file main_data.v
    Info (12023): Found entity 1: main_data File: C:/Users/jy168/Desktop/vga-example/main_data.v Line: 39
Info (12021): Found 1 design units, including 1 entities, in source file highscore_data.v
    Info (12023): Found entity 1: highscore_data File: C:/Users/jy168/Desktop/vga-example/highscore_data.v Line: 39
Info (12021): Found 1 design units, including 1 entities, in source file apple_data.v
    Info (12023): Found entity 1: apple_data File: C:/Users/jy168/Desktop/vga-example/apple_data.v Line: 39
Info (12021): Found 1 design units, including 1 entities, in source file body_data.v
    Info (12023): Found entity 1: body_data File: C:/Users/jy168/Desktop/vga-example/body_data.v Line: 39
Info (12021): Found 1 design units, including 1 entities, in source file head_data.v
    Info (12023): Found entity 1: head_data File: C:/Users/jy168/Desktop/vga-example/head_data.v Line: 39
Info (12021): Found 1 design units, including 1 entities, in source file rng.v
    Info (12023): Found entity 1: rng File: C:/Users/jy168/Desktop/vga-example/rng.v Line: 3
Info (12021): Found 1 design units, including 1 entities, in source file snake.v
    Info (12023): Found entity 1: snake File: C:/Users/jy168/Desktop/vga-example/snake.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file processor/snake_register.v
    Info (12023): Found entity 1: snake_register File: C:/Users/jy168/Desktop/vga-example/processor/snake_register.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file processor/skeleton_proc.v
    Info (12023): Found entity 1: skeleton_proc File: C:/Users/jy168/Desktop/vga-example/processor/skeleton_proc.v Line: 12
Info (12021): Found 10 design units, including 10 entities, in source file processor/regfile.v
    Info (12023): Found entity 1: regfile File: C:/Users/jy168/Desktop/vga-example/processor/regfile.v Line: 1
    Info (12023): Found entity 2: decoder File: C:/Users/jy168/Desktop/vga-example/processor/regfile.v Line: 134
    Info (12023): Found entity 3: dffe_ref File: C:/Users/jy168/Desktop/vga-example/processor/regfile.v Line: 192
    Info (12023): Found entity 4: dffe_ref_neg File: C:/Users/jy168/Desktop/vga-example/processor/regfile.v Line: 224
    Info (12023): Found entity 5: register File: C:/Users/jy168/Desktop/vga-example/processor/regfile.v Line: 256
    Info (12023): Found entity 6: register_2 File: C:/Users/jy168/Desktop/vga-example/processor/regfile.v Line: 303
    Info (12023): Found entity 7: register_11 File: C:/Users/jy168/Desktop/vga-example/processor/regfile.v Line: 319
    Info (12023): Found entity 8: register_neg File: C:/Users/jy168/Desktop/vga-example/processor/regfile.v Line: 344
    Info (12023): Found entity 9: tri_buf File: C:/Users/jy168/Desktop/vga-example/processor/regfile.v Line: 390
    Info (12023): Found entity 10: tri_reg File: C:/Users/jy168/Desktop/vga-example/processor/regfile.v Line: 399
Info (12021): Found 2 design units, including 2 entities, in source file processor/processor.v
    Info (12023): Found entity 1: processor File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 50
    Info (12023): Found entity 2: equality5 File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 695
Info (12021): Found 1 design units, including 1 entities, in source file processor/proc_timed_tb.v
    Info (12023): Found entity 1: proc_timed_tb File: C:/Users/jy168/Desktop/vga-example/processor/proc_timed_tb.v Line: 3
Info (12021): Found 1 design units, including 1 entities, in source file processor/proc_tb.v
    Info (12023): Found entity 1: proc_tb File: C:/Users/jy168/Desktop/vga-example/processor/proc_tb.v Line: 3
Info (12021): Found 1 design units, including 1 entities, in source file processor/multdiv_tb.v
    Info (12023): Found entity 1: multdiv_tb File: C:/Users/jy168/Desktop/vga-example/processor/multdiv_tb.v Line: 3
Info (12021): Found 15 design units, including 15 entities, in source file processor/multdiv.v
    Info (12023): Found entity 1: multdiv File: C:/Users/jy168/Desktop/vga-example/processor/multdiv.v Line: 1
    Info (12023): Found entity 2: mux_2_1_enable File: C:/Users/jy168/Desktop/vga-example/processor/multdiv.v Line: 55
    Info (12023): Found entity 3: mult File: C:/Users/jy168/Desktop/vga-example/processor/multdiv.v Line: 69
    Info (12023): Found entity 4: mux_2_1_5 File: C:/Users/jy168/Desktop/vga-example/processor/multdiv.v Line: 169
    Info (12023): Found entity 5: div File: C:/Users/jy168/Desktop/vga-example/processor/multdiv.v Line: 180
    Info (12023): Found entity 6: multiplier_module File: C:/Users/jy168/Desktop/vga-example/processor/multdiv.v Line: 260
    Info (12023): Found entity 7: product_module File: C:/Users/jy168/Desktop/vga-example/processor/multdiv.v Line: 293
    Info (12023): Found entity 8: quotient_module File: C:/Users/jy168/Desktop/vga-example/processor/multdiv.v Line: 309
    Info (12023): Found entity 9: remainder_module File: C:/Users/jy168/Desktop/vga-example/processor/multdiv.v Line: 334
    Info (12023): Found entity 10: shift_left_1 File: C:/Users/jy168/Desktop/vga-example/processor/multdiv.v Line: 357
    Info (12023): Found entity 11: shift_register_16 File: C:/Users/jy168/Desktop/vga-example/processor/multdiv.v Line: 381
    Info (12023): Found entity 12: shift_register_32 File: C:/Users/jy168/Desktop/vga-example/processor/multdiv.v Line: 402
    Info (12023): Found entity 13: shift_register_8 File: C:/Users/jy168/Desktop/vga-example/processor/multdiv.v Line: 423
    Info (12023): Found entity 14: mux_2_1_15_bits File: C:/Users/jy168/Desktop/vga-example/processor/multdiv.v Line: 444
    Info (12023): Found entity 15: mux_2_1_31_bits File: C:/Users/jy168/Desktop/vga-example/processor/multdiv.v Line: 455
Info (12021): Found 1 design units, including 1 entities, in source file processor/latch_xm.v
    Info (12023): Found entity 1: latch_xm File: C:/Users/jy168/Desktop/vga-example/processor/latch_xm.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file processor/latch_pc.v
    Info (12023): Found entity 1: latch_pc File: C:/Users/jy168/Desktop/vga-example/processor/latch_pc.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file processor/latch_mw.v
    Info (12023): Found entity 1: latch_mw File: C:/Users/jy168/Desktop/vga-example/processor/latch_mw.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file processor/latch_fd.v
    Info (12023): Found entity 1: latch_fd File: C:/Users/jy168/Desktop/vga-example/processor/latch_fd.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file processor/latch_dx.v
    Info (12023): Found entity 1: latch_dx File: C:/Users/jy168/Desktop/vga-example/processor/latch_dx.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file processor/dflipflop.v
    Info (12023): Found entity 1: dflipflop File: C:/Users/jy168/Desktop/vga-example/processor/dflipflop.v Line: 1
Info (12021): Found 26 design units, including 26 entities, in source file processor/alu.v
    Info (12023): Found entity 1: alu File: C:/Users/jy168/Desktop/vga-example/processor/alu.v Line: 1
    Info (12023): Found entity 2: CLA_32 File: C:/Users/jy168/Desktop/vga-example/processor/alu.v Line: 78
    Info (12023): Found entity 3: mux_2_1_31_16 File: C:/Users/jy168/Desktop/vga-example/processor/alu.v Line: 128
    Info (12023): Found entity 4: CLA_8 File: C:/Users/jy168/Desktop/vga-example/processor/alu.v Line: 139
    Info (12023): Found entity 5: and_32 File: C:/Users/jy168/Desktop/vga-example/processor/alu.v Line: 255
    Info (12023): Found entity 6: or_32 File: C:/Users/jy168/Desktop/vga-example/processor/alu.v Line: 270
    Info (12023): Found entity 7: sll_barrel_32 File: C:/Users/jy168/Desktop/vga-example/processor/alu.v Line: 285
    Info (12023): Found entity 8: sll_16 File: C:/Users/jy168/Desktop/vga-example/processor/alu.v Line: 312
    Info (12023): Found entity 9: sll_8 File: C:/Users/jy168/Desktop/vga-example/processor/alu.v Line: 323
    Info (12023): Found entity 10: sll_4 File: C:/Users/jy168/Desktop/vga-example/processor/alu.v Line: 334
    Info (12023): Found entity 11: sll_2 File: C:/Users/jy168/Desktop/vga-example/processor/alu.v Line: 345
    Info (12023): Found entity 12: sll_1 File: C:/Users/jy168/Desktop/vga-example/processor/alu.v Line: 356
    Info (12023): Found entity 13: sra_barrel_32 File: C:/Users/jy168/Desktop/vga-example/processor/alu.v Line: 367
    Info (12023): Found entity 14: sra_16 File: C:/Users/jy168/Desktop/vga-example/processor/alu.v Line: 394
    Info (12023): Found entity 15: sra_8 File: C:/Users/jy168/Desktop/vga-example/processor/alu.v Line: 410
    Info (12023): Found entity 16: sra_4 File: C:/Users/jy168/Desktop/vga-example/processor/alu.v Line: 426
    Info (12023): Found entity 17: sra_2 File: C:/Users/jy168/Desktop/vga-example/processor/alu.v Line: 442
    Info (12023): Found entity 18: sra_1 File: C:/Users/jy168/Desktop/vga-example/processor/alu.v Line: 458
    Info (12023): Found entity 19: subtract File: C:/Users/jy168/Desktop/vga-example/processor/alu.v Line: 469
    Info (12023): Found entity 20: two_complement File: C:/Users/jy168/Desktop/vga-example/processor/alu.v Line: 494
    Info (12023): Found entity 21: mux_21 File: C:/Users/jy168/Desktop/vga-example/processor/alu.v Line: 517
    Info (12023): Found entity 22: mux_21_all_1bit File: C:/Users/jy168/Desktop/vga-example/processor/alu.v Line: 528
    Info (12023): Found entity 23: mux_2_1 File: C:/Users/jy168/Desktop/vga-example/processor/alu.v Line: 539
    Info (12023): Found entity 24: mux_32_1 File: C:/Users/jy168/Desktop/vga-example/processor/alu.v Line: 550
    Info (12023): Found entity 25: mux_4_1 File: C:/Users/jy168/Desktop/vga-example/processor/alu.v Line: 573
    Info (12023): Found entity 26: mux_8_1 File: C:/Users/jy168/Desktop/vga-example/processor/alu.v Line: 588
Info (12021): Found 1 design units, including 1 entities, in source file vga_audio_pll.v
    Info (12023): Found entity 1: VGA_Audio_PLL File: C:/Users/jy168/Desktop/vga-example/VGA_Audio_PLL.v Line: 39
Info (12021): Found 1 design units, including 1 entities, in source file reset_delay.v
    Info (12023): Found entity 1: Reset_Delay File: C:/Users/jy168/Desktop/vga-example/Reset_Delay.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file skeleton.v
    Info (12023): Found entity 1: skeleton File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file ps2_interface.v
    Info (12023): Found entity 1: PS2_Interface File: C:/Users/jy168/Desktop/vga-example/PS2_Interface.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file ps2_controller.v
    Info (12023): Found entity 1: PS2_Controller File: C:/Users/jy168/Desktop/vga-example/PS2_Controller.v Line: 9
Info (12021): Found 1 design units, including 1 entities, in source file pll.v
    Info (12023): Found entity 1: pll File: C:/Users/jy168/Desktop/vga-example/pll.v Line: 39
Info (12021): Found 1 design units, including 1 entities, in source file lcd.sv
    Info (12023): Found entity 1: lcd File: C:/Users/jy168/Desktop/vga-example/lcd.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file imem.v
    Info (12023): Found entity 1: imem File: C:/Users/jy168/Desktop/vga-example/imem.v Line: 39
Info (12021): Found 1 design units, including 1 entities, in source file hexadecimal_to_seven_segment.v
    Info (12023): Found entity 1: Hexadecimal_To_Seven_Segment File: C:/Users/jy168/Desktop/vga-example/Hexadecimal_To_Seven_Segment.v Line: 9
Info (12021): Found 1 design units, including 1 entities, in source file dmem.v
    Info (12023): Found entity 1: dmem File: C:/Users/jy168/Desktop/vga-example/dmem.v Line: 39
Info (12021): Found 1 design units, including 1 entities, in source file altera_up_ps2_data_in.v
    Info (12023): Found entity 1: Altera_UP_PS2_Data_In File: C:/Users/jy168/Desktop/vga-example/Altera_UP_PS2_Data_In.v Line: 10
Info (12021): Found 1 design units, including 1 entities, in source file altera_up_ps2_command_out.v
    Info (12023): Found entity 1: Altera_UP_PS2_Command_Out File: C:/Users/jy168/Desktop/vga-example/Altera_UP_PS2_Command_Out.v Line: 10
Info (12021): Found 3 design units, including 3 entities, in source file vga_controller.v
    Info (12023): Found entity 1: vga_controller File: C:/Users/jy168/Desktop/vga-example/vga_controller.v Line: 1
    Info (12023): Found entity 2: TargetFindModule File: C:/Users/jy168/Desktop/vga-example/vga_controller.v Line: 515
    Info (12023): Found entity 3: equality File: C:/Users/jy168/Desktop/vga-example/vga_controller.v Line: 541
Info (12021): Found 1 design units, including 1 entities, in source file video_sync_generator.v
    Info (12023): Found entity 1: video_sync_generator File: C:/Users/jy168/Desktop/vga-example/video_sync_generator.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file img_index.v
    Info (12023): Found entity 1: img_index File: C:/Users/jy168/Desktop/vga-example/img_index.v Line: 40
Info (12021): Found 1 design units, including 1 entities, in source file img_data.v
    Info (12023): Found entity 1: img_data File: C:/Users/jy168/Desktop/vga-example/img_data.v Line: 39
Info (12021): Found 1 design units, including 1 entities, in source file rng_test.v
    Info (12023): Found entity 1: rng_test File: C:/Users/jy168/Desktop/vga-example/rng_test.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file linear_rng.v
    Info (12023): Found entity 1: linear_rng File: C:/Users/jy168/Desktop/vga-example/linear_rng.v Line: 1
Warning (10236): Verilog HDL Implicit Net warning at skeleton_proc.v(78): created implicit net for "VGA_CLK" File: C:/Users/jy168/Desktop/vga-example/processor/skeleton_proc.v Line: 78
Warning (10236): Verilog HDL Implicit Net warning at processor.v(484): created implicit net for "isDiv_x" File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 484
Warning (10236): Verilog HDL Implicit Net warning at processor.v(622): created implicit net for "isLoadSnake_w_out" File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 622
Warning (10236): Verilog HDL Implicit Net warning at multdiv.v(128): created implicit net for "clear" File: C:/Users/jy168/Desktop/vga-example/processor/multdiv.v Line: 128
Warning (10236): Verilog HDL Implicit Net warning at alu.v(30): created implicit net for "sum_carry_out" File: C:/Users/jy168/Desktop/vga-example/processor/alu.v Line: 30
Warning (10236): Verilog HDL Implicit Net warning at skeleton.v(60): created implicit net for "inclock" File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 60
Warning (10236): Verilog HDL Implicit Net warning at skeleton.v(142): created implicit net for "DLY_RST" File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 142
Warning (10236): Verilog HDL Implicit Net warning at skeleton.v(143): created implicit net for "VGA_CTRL_CLK" File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 143
Warning (10236): Verilog HDL Implicit Net warning at skeleton.v(143): created implicit net for "AUD_CTRL_CLK" File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 143
Info (12127): Elaborating entity "skeleton" for the top level hierarchy
Warning (10036): Verilog HDL or VHDL warning at skeleton.v(106): object "move2" assigned a value but never read File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 106
Warning (10036): Verilog HDL or VHDL warning at skeleton.v(107): object "loadSeed" assigned a value but never read File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 107
Warning (10240): Verilog HDL Always Construct warning at skeleton.v(118): inferring latch(es) for variable "move1", which holds its previous value in one or more paths through the always construct File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 118
Warning (10034): Output port "debug_data_in" at skeleton.v(43) has no driver File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 43
Warning (10034): Output port "debug_addr" at skeleton.v(44) has no driver File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 44
Warning (10034): Output port "VGA_SYNC" at skeleton.v(28) has no driver File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 28
Info (10041): Inferred latch for "move1[0]" at skeleton.v(121) File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 121
Info (10041): Inferred latch for "move1[1]" at skeleton.v(121) File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 121
Info (10041): Inferred latch for "move1[2]" at skeleton.v(121) File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 121
Info (10041): Inferred latch for "move1[3]" at skeleton.v(121) File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 121
Info (10041): Inferred latch for "move1[4]" at skeleton.v(121) File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 121
Info (10041): Inferred latch for "move1[5]" at skeleton.v(121) File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 121
Info (10041): Inferred latch for "move1[6]" at skeleton.v(121) File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 121
Info (10041): Inferred latch for "move1[7]" at skeleton.v(121) File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 121
Info (10041): Inferred latch for "move1[8]" at skeleton.v(121) File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 121
Info (10041): Inferred latch for "move1[9]" at skeleton.v(121) File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 121
Info (10041): Inferred latch for "move1[10]" at skeleton.v(121) File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 121
Info (10041): Inferred latch for "move1[11]" at skeleton.v(121) File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 121
Info (10041): Inferred latch for "move1[12]" at skeleton.v(121) File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 121
Info (10041): Inferred latch for "move1[13]" at skeleton.v(121) File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 121
Info (10041): Inferred latch for "move1[14]" at skeleton.v(121) File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 121
Info (10041): Inferred latch for "move1[15]" at skeleton.v(121) File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 121
Info (10041): Inferred latch for "move1[16]" at skeleton.v(121) File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 121
Info (10041): Inferred latch for "move1[17]" at skeleton.v(121) File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 121
Info (10041): Inferred latch for "move1[18]" at skeleton.v(121) File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 121
Info (10041): Inferred latch for "move1[19]" at skeleton.v(121) File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 121
Info (10041): Inferred latch for "move1[20]" at skeleton.v(121) File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 121
Info (10041): Inferred latch for "move1[21]" at skeleton.v(121) File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 121
Info (10041): Inferred latch for "move1[22]" at skeleton.v(121) File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 121
Info (10041): Inferred latch for "move1[23]" at skeleton.v(121) File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 121
Info (10041): Inferred latch for "move1[24]" at skeleton.v(121) File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 121
Info (10041): Inferred latch for "move1[25]" at skeleton.v(121) File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 121
Info (10041): Inferred latch for "move1[26]" at skeleton.v(121) File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 121
Info (10041): Inferred latch for "move1[27]" at skeleton.v(121) File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 121
Info (10041): Inferred latch for "move1[28]" at skeleton.v(121) File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 121
Info (10041): Inferred latch for "move1[29]" at skeleton.v(121) File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 121
Info (10041): Inferred latch for "move1[30]" at skeleton.v(121) File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 121
Info (10041): Inferred latch for "move1[31]" at skeleton.v(121) File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 121
Info (12128): Elaborating entity "pll" for hierarchy "pll:div" File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 60
Info (12128): Elaborating entity "altpll" for hierarchy "pll:div|altpll:altpll_component" File: C:/Users/jy168/Desktop/vga-example/pll.v Line: 90
Info (12130): Elaborated megafunction instantiation "pll:div|altpll:altpll_component" File: C:/Users/jy168/Desktop/vga-example/pll.v Line: 90
Info (12133): Instantiated megafunction "pll:div|altpll:altpll_component" with the following parameter: File: C:/Users/jy168/Desktop/vga-example/pll.v Line: 90
    Info (12134): Parameter "clk0_divide_by" = "5"
    Info (12134): Parameter "clk0_duty_cycle" = "50"
    Info (12134): Parameter "clk0_multiply_by" = "2"
    Info (12134): Parameter "clk0_phase_shift" = "0"
    Info (12134): Parameter "compensate_clock" = "CLK0"
    Info (12134): Parameter "inclk0_input_frequency" = "20000"
    Info (12134): Parameter "lpm_hint" = "CBX_MODULE_PREFIX=pll"
    Info (12134): Parameter "lpm_type" = "altpll"
    Info (12134): Parameter "operation_mode" = "NORMAL"
    Info (12134): Parameter "port_activeclock" = "PORT_UNUSED"
    Info (12134): Parameter "port_areset" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkbad0" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkbad1" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkloss" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkswitch" = "PORT_UNUSED"
    Info (12134): Parameter "port_configupdate" = "PORT_UNUSED"
    Info (12134): Parameter "port_fbin" = "PORT_UNUSED"
    Info (12134): Parameter "port_inclk0" = "PORT_USED"
    Info (12134): Parameter "port_inclk1" = "PORT_UNUSED"
    Info (12134): Parameter "port_locked" = "PORT_UNUSED"
    Info (12134): Parameter "port_pfdena" = "PORT_UNUSED"
    Info (12134): Parameter "port_phasecounterselect" = "PORT_UNUSED"
    Info (12134): Parameter "port_phasedone" = "PORT_UNUSED"
    Info (12134): Parameter "port_phasestep" = "PORT_UNUSED"
    Info (12134): Parameter "port_phaseupdown" = "PORT_UNUSED"
    Info (12134): Parameter "port_pllena" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanaclr" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanclk" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanclkena" = "PORT_UNUSED"
    Info (12134): Parameter "port_scandata" = "PORT_UNUSED"
    Info (12134): Parameter "port_scandataout" = "PORT_UNUSED"
    Info (12134): Parameter "port_scandone" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanread" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanwrite" = "PORT_UNUSED"
    Info (12134): Parameter "port_clk0" = "PORT_USED"
    Info (12134): Parameter "port_clk1" = "PORT_UNUSED"
    Info (12134): Parameter "port_clk2" = "PORT_UNUSED"
    Info (12134): Parameter "port_clk3" = "PORT_UNUSED"
    Info (12134): Parameter "port_clk4" = "PORT_UNUSED"
    Info (12134): Parameter "port_clk5" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena0" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena1" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena2" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena3" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena4" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena5" = "PORT_UNUSED"
    Info (12134): Parameter "port_extclk0" = "PORT_UNUSED"
    Info (12134): Parameter "port_extclk1" = "PORT_UNUSED"
    Info (12134): Parameter "port_extclk2" = "PORT_UNUSED"
    Info (12134): Parameter "port_extclk3" = "PORT_UNUSED"
Info (12021): Found 1 design units, including 1 entities, in source file db/pll_altpll.v
    Info (12023): Found entity 1: pll_altpll File: C:/Users/jy168/Desktop/vga-example/db/pll_altpll.v Line: 29
Info (12128): Elaborating entity "pll_altpll" for hierarchy "pll:div|altpll:altpll_component|pll_altpll:auto_generated" File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/altpll.tdf Line: 897
Info (12128): Elaborating entity "PS2_Interface" for hierarchy "PS2_Interface:myps2" File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 71
Info (12128): Elaborating entity "PS2_Controller" for hierarchy "PS2_Interface:myps2|PS2_Controller:PS2" File: C:/Users/jy168/Desktop/vga-example/PS2_Interface.v Line: 26
Info (12128): Elaborating entity "Altera_UP_PS2_Data_In" for hierarchy "PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Data_In:PS2_Data_In" File: C:/Users/jy168/Desktop/vga-example/PS2_Controller.v Line: 248
Info (12128): Elaborating entity "Altera_UP_PS2_Command_Out" for hierarchy "PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out" File: C:/Users/jy168/Desktop/vga-example/PS2_Controller.v Line: 268
Info (12128): Elaborating entity "lcd" for hierarchy "lcd:mylcd" File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 74
Info (12128): Elaborating entity "Hexadecimal_To_Seven_Segment" for hierarchy "Hexadecimal_To_Seven_Segment:hex1" File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 77
Info (12128): Elaborating entity "Reset_Delay" for hierarchy "Reset_Delay:r0" File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 142
Warning (10230): Verilog HDL assignment warning at Reset_Delay.v(10): truncated value with size 32 to match size of target (20) File: C:/Users/jy168/Desktop/vga-example/Reset_Delay.v Line: 10
Info (12128): Elaborating entity "VGA_Audio_PLL" for hierarchy "VGA_Audio_PLL:p1" File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 143
Info (12128): Elaborating entity "altpll" for hierarchy "VGA_Audio_PLL:p1|altpll:altpll_component" File: C:/Users/jy168/Desktop/vga-example/VGA_Audio_PLL.v Line: 107
Info (12130): Elaborated megafunction instantiation "VGA_Audio_PLL:p1|altpll:altpll_component" File: C:/Users/jy168/Desktop/vga-example/VGA_Audio_PLL.v Line: 107
Info (12133): Instantiated megafunction "VGA_Audio_PLL:p1|altpll:altpll_component" with the following parameter: File: C:/Users/jy168/Desktop/vga-example/VGA_Audio_PLL.v Line: 107
    Info (12134): Parameter "clk0_divide_by" = "2"
    Info (12134): Parameter "clk0_duty_cycle" = "50"
    Info (12134): Parameter "clk0_multiply_by" = "1"
    Info (12134): Parameter "clk0_phase_shift" = "0"
    Info (12134): Parameter "clk1_divide_by" = "500"
    Info (12134): Parameter "clk1_duty_cycle" = "50"
    Info (12134): Parameter "clk1_multiply_by" = "181"
    Info (12134): Parameter "clk1_phase_shift" = "0"
    Info (12134): Parameter "clk2_divide_by" = "2"
    Info (12134): Parameter "clk2_duty_cycle" = "50"
    Info (12134): Parameter "clk2_multiply_by" = "1"
    Info (12134): Parameter "clk2_phase_shift" = "0"
    Info (12134): Parameter "compensate_clock" = "CLK0"
    Info (12134): Parameter "inclk0_input_frequency" = "20000"
    Info (12134): Parameter "intended_device_family" = "Cyclone II"
    Info (12134): Parameter "lpm_type" = "altpll"
    Info (12134): Parameter "operation_mode" = "NORMAL"
    Info (12134): Parameter "port_activeclock" = "PORT_UNUSED"
    Info (12134): Parameter "port_areset" = "PORT_USED"
    Info (12134): Parameter "port_clkbad0" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkbad1" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkloss" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkswitch" = "PORT_UNUSED"
    Info (12134): Parameter "port_configupdate" = "PORT_UNUSED"
    Info (12134): Parameter "port_fbin" = "PORT_UNUSED"
    Info (12134): Parameter "port_inclk0" = "PORT_USED"
    Info (12134): Parameter "port_inclk1" = "PORT_UNUSED"
    Info (12134): Parameter "port_locked" = "PORT_UNUSED"
    Info (12134): Parameter "port_pfdena" = "PORT_UNUSED"
    Info (12134): Parameter "port_phasecounterselect" = "PORT_UNUSED"
    Info (12134): Parameter "port_phasedone" = "PORT_UNUSED"
    Info (12134): Parameter "port_phasestep" = "PORT_UNUSED"
    Info (12134): Parameter "port_phaseupdown" = "PORT_UNUSED"
    Info (12134): Parameter "port_pllena" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanaclr" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanclk" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanclkena" = "PORT_UNUSED"
    Info (12134): Parameter "port_scandata" = "PORT_UNUSED"
    Info (12134): Parameter "port_scandataout" = "PORT_UNUSED"
    Info (12134): Parameter "port_scandone" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanread" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanwrite" = "PORT_UNUSED"
    Info (12134): Parameter "port_clk0" = "PORT_USED"
    Info (12134): Parameter "port_clk1" = "PORT_USED"
    Info (12134): Parameter "port_clk2" = "PORT_USED"
    Info (12134): Parameter "port_clk3" = "PORT_UNUSED"
    Info (12134): Parameter "port_clk4" = "PORT_UNUSED"
    Info (12134): Parameter "port_clk5" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena0" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena1" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena2" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena3" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena4" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena5" = "PORT_UNUSED"
    Info (12134): Parameter "port_extclk0" = "PORT_UNUSED"
    Info (12134): Parameter "port_extclk1" = "PORT_UNUSED"
    Info (12134): Parameter "port_extclk2" = "PORT_UNUSED"
    Info (12134): Parameter "port_extclk3" = "PORT_UNUSED"
Info (12128): Elaborating entity "vga_controller" for hierarchy "vga_controller:vga_ins" File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 155
Warning (10036): Verilog HDL or VHDL warning at vga_controller.v(180): object "head1" assigned a value but never read File: C:/Users/jy168/Desktop/vga-example/vga_controller.v Line: 180
Warning (10036): Verilog HDL or VHDL warning at vga_controller.v(180): object "head2" assigned a value but never read File: C:/Users/jy168/Desktop/vga-example/vga_controller.v Line: 180
Warning (10036): Verilog HDL or VHDL warning at vga_controller.v(181): object "length1" assigned a value but never read File: C:/Users/jy168/Desktop/vga-example/vga_controller.v Line: 181
Warning (10036): Verilog HDL or VHDL warning at vga_controller.v(181): object "length2" assigned a value but never read File: C:/Users/jy168/Desktop/vga-example/vga_controller.v Line: 181
Warning (10036): Verilog HDL or VHDL warning at vga_controller.v(184): object "move1" assigned a value but never read File: C:/Users/jy168/Desktop/vga-example/vga_controller.v Line: 184
Warning (10036): Verilog HDL or VHDL warning at vga_controller.v(212): object "head2position" assigned a value but never read File: C:/Users/jy168/Desktop/vga-example/vga_controller.v Line: 212
Warning (10230): Verilog HDL assignment warning at vga_controller.v(70): truncated value with size 32 to match size of target (19) File: C:/Users/jy168/Desktop/vga-example/vga_controller.v Line: 70
Warning (10230): Verilog HDL assignment warning at vga_controller.v(232): truncated value with size 32 to match size of target (4) File: C:/Users/jy168/Desktop/vga-example/vga_controller.v Line: 232
Warning (10230): Verilog HDL assignment warning at vga_controller.v(233): truncated value with size 32 to match size of target (4) File: C:/Users/jy168/Desktop/vga-example/vga_controller.v Line: 233
Warning (10230): Verilog HDL assignment warning at vga_controller.v(234): truncated value with size 32 to match size of target (4) File: C:/Users/jy168/Desktop/vga-example/vga_controller.v Line: 234
Warning (10230): Verilog HDL assignment warning at vga_controller.v(235): truncated value with size 32 to match size of target (4) File: C:/Users/jy168/Desktop/vga-example/vga_controller.v Line: 235
Warning (10230): Verilog HDL assignment warning at vga_controller.v(236): truncated value with size 32 to match size of target (4) File: C:/Users/jy168/Desktop/vga-example/vga_controller.v Line: 236
Warning (10230): Verilog HDL assignment warning at vga_controller.v(237): truncated value with size 32 to match size of target (4) File: C:/Users/jy168/Desktop/vga-example/vga_controller.v Line: 237
Warning (10230): Verilog HDL assignment warning at vga_controller.v(280): truncated value with size 32 to match size of target (19) File: C:/Users/jy168/Desktop/vga-example/vga_controller.v Line: 280
Warning (10230): Verilog HDL assignment warning at vga_controller.v(282): truncated value with size 32 to match size of target (16) File: C:/Users/jy168/Desktop/vga-example/vga_controller.v Line: 282
Warning (10230): Verilog HDL assignment warning at vga_controller.v(284): truncated value with size 32 to match size of target (19) File: C:/Users/jy168/Desktop/vga-example/vga_controller.v Line: 284
Info (12128): Elaborating entity "video_sync_generator" for hierarchy "vga_controller:vga_ins|video_sync_generator:LTM_ins" File: C:/Users/jy168/Desktop/vga-example/vga_controller.v Line: 60
Warning (10230): Verilog HDL assignment warning at video_sync_generator.v(77): truncated value with size 32 to match size of target (10) File: C:/Users/jy168/Desktop/vga-example/video_sync_generator.v Line: 77
Warning (10230): Verilog HDL assignment warning at video_sync_generator.v(80): truncated value with size 32 to match size of target (11) File: C:/Users/jy168/Desktop/vga-example/video_sync_generator.v Line: 80
Info (12128): Elaborating entity "img_data" for hierarchy "vga_controller:vga_ins|img_data:img_data_inst" File: C:/Users/jy168/Desktop/vga-example/vga_controller.v Line: 80
Info (12128): Elaborating entity "altsyncram" for hierarchy "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component" File: C:/Users/jy168/Desktop/vga-example/img_data.v Line: 81
Info (12130): Elaborated megafunction instantiation "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component" File: C:/Users/jy168/Desktop/vga-example/img_data.v Line: 81
Info (12133): Instantiated megafunction "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component" with the following parameter: File: C:/Users/jy168/Desktop/vga-example/img_data.v Line: 81
    Info (12134): Parameter "address_aclr_a" = "NONE"
    Info (12134): Parameter "clock_enable_input_a" = "BYPASS"
    Info (12134): Parameter "clock_enable_output_a" = "BYPASS"
    Info (12134): Parameter "init_file" = "board.mif"
    Info (12134): Parameter "intended_device_family" = "Cyclone IV E"
    Info (12134): Parameter "lpm_hint" = "ENABLE_RUNTIME_MOD=NO"
    Info (12134): Parameter "lpm_type" = "altsyncram"
    Info (12134): Parameter "numwords_a" = "307200"
    Info (12134): Parameter "operation_mode" = "ROM"
    Info (12134): Parameter "outdata_aclr_a" = "NONE"
    Info (12134): Parameter "outdata_reg_a" = "UNREGISTERED"
    Info (12134): Parameter "ram_block_type" = "M9K"
    Info (12134): Parameter "widthad_a" = "19"
    Info (12134): Parameter "width_a" = "7"
    Info (12134): Parameter "width_byteena_a" = "1"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_qsb1.tdf
    Info (12023): Found entity 1: altsyncram_qsb1 File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_qsb1.tdf Line: 31
Info (12128): Elaborating entity "altsyncram_qsb1" for hierarchy "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_qsb1:auto_generated" File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/altsyncram.tdf Line: 791
Info (12021): Found 1 design units, including 1 entities, in source file db/decode_aaa.tdf
    Info (12023): Found entity 1: decode_aaa File: C:/Users/jy168/Desktop/vga-example/db/decode_aaa.tdf Line: 22
Info (12128): Elaborating entity "decode_aaa" for hierarchy "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_qsb1:auto_generated|decode_aaa:rden_decode" File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_qsb1.tdf Line: 39
Info (12021): Found 1 design units, including 1 entities, in source file db/mux_0pb.tdf
    Info (12023): Found entity 1: mux_0pb File: C:/Users/jy168/Desktop/vga-example/db/mux_0pb.tdf Line: 22
Info (12128): Elaborating entity "mux_0pb" for hierarchy "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_qsb1:auto_generated|mux_0pb:mux2" File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_qsb1.tdf Line: 40
Info (12128): Elaborating entity "head_data" for hierarchy "vga_controller:vga_ins|head_data:head_data_inst" File: C:/Users/jy168/Desktop/vga-example/vga_controller.v Line: 95
Info (12128): Elaborating entity "altsyncram" for hierarchy "vga_controller:vga_ins|head_data:head_data_inst|altsyncram:altsyncram_component" File: C:/Users/jy168/Desktop/vga-example/head_data.v Line: 81
Info (12130): Elaborated megafunction instantiation "vga_controller:vga_ins|head_data:head_data_inst|altsyncram:altsyncram_component" File: C:/Users/jy168/Desktop/vga-example/head_data.v Line: 81
Info (12133): Instantiated megafunction "vga_controller:vga_ins|head_data:head_data_inst|altsyncram:altsyncram_component" with the following parameter: File: C:/Users/jy168/Desktop/vga-example/head_data.v Line: 81
    Info (12134): Parameter "address_aclr_a" = "NONE"
    Info (12134): Parameter "clock_enable_input_a" = "BYPASS"
    Info (12134): Parameter "clock_enable_output_a" = "BYPASS"
    Info (12134): Parameter "init_file" = "head.mif"
    Info (12134): Parameter "intended_device_family" = "Cyclone IV E"
    Info (12134): Parameter "lpm_hint" = "ENABLE_RUNTIME_MOD=NO"
    Info (12134): Parameter "lpm_type" = "altsyncram"
    Info (12134): Parameter "numwords_a" = "144"
    Info (12134): Parameter "operation_mode" = "ROM"
    Info (12134): Parameter "outdata_aclr_a" = "NONE"
    Info (12134): Parameter "outdata_reg_a" = "UNREGISTERED"
    Info (12134): Parameter "ram_block_type" = "M9K"
    Info (12134): Parameter "widthad_a" = "19"
    Info (12134): Parameter "width_a" = "7"
    Info (12134): Parameter "width_byteena_a" = "1"
Warning (287001): Assertion warning: Not using extra address lines in altsyncram megafunction design -- 144 memory words in side A specified but total number of address lines is 19 File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_hkb1.tdf Line: 189
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_hkb1.tdf
    Info (12023): Found entity 1: altsyncram_hkb1 File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_hkb1.tdf Line: 27
Info (12128): Elaborating entity "altsyncram_hkb1" for hierarchy "vga_controller:vga_ins|head_data:head_data_inst|altsyncram:altsyncram_component|altsyncram_hkb1:auto_generated" File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/altsyncram.tdf Line: 791
Info (12128): Elaborating entity "body_data" for hierarchy "vga_controller:vga_ins|body_data:body_data_inst" File: C:/Users/jy168/Desktop/vga-example/vga_controller.v Line: 100
Info (12128): Elaborating entity "altsyncram" for hierarchy "vga_controller:vga_ins|body_data:body_data_inst|altsyncram:altsyncram_component" File: C:/Users/jy168/Desktop/vga-example/body_data.v Line: 81
Info (12130): Elaborated megafunction instantiation "vga_controller:vga_ins|body_data:body_data_inst|altsyncram:altsyncram_component" File: C:/Users/jy168/Desktop/vga-example/body_data.v Line: 81
Info (12133): Instantiated megafunction "vga_controller:vga_ins|body_data:body_data_inst|altsyncram:altsyncram_component" with the following parameter: File: C:/Users/jy168/Desktop/vga-example/body_data.v Line: 81
    Info (12134): Parameter "address_aclr_a" = "NONE"
    Info (12134): Parameter "clock_enable_input_a" = "BYPASS"
    Info (12134): Parameter "clock_enable_output_a" = "BYPASS"
    Info (12134): Parameter "init_file" = "body.mif"
    Info (12134): Parameter "intended_device_family" = "Cyclone IV E"
    Info (12134): Parameter "lpm_hint" = "ENABLE_RUNTIME_MOD=NO"
    Info (12134): Parameter "lpm_type" = "altsyncram"
    Info (12134): Parameter "numwords_a" = "144"
    Info (12134): Parameter "operation_mode" = "ROM"
    Info (12134): Parameter "outdata_aclr_a" = "NONE"
    Info (12134): Parameter "outdata_reg_a" = "UNREGISTERED"
    Info (12134): Parameter "ram_block_type" = "M9K"
    Info (12134): Parameter "widthad_a" = "19"
    Info (12134): Parameter "width_a" = "7"
    Info (12134): Parameter "width_byteena_a" = "1"
Warning (287001): Assertion warning: Not using extra address lines in altsyncram megafunction design -- 144 memory words in side A specified but total number of address lines is 19 File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_dlb1.tdf Line: 189
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_dlb1.tdf
    Info (12023): Found entity 1: altsyncram_dlb1 File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_dlb1.tdf Line: 27
Info (12128): Elaborating entity "altsyncram_dlb1" for hierarchy "vga_controller:vga_ins|body_data:body_data_inst|altsyncram:altsyncram_component|altsyncram_dlb1:auto_generated" File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/altsyncram.tdf Line: 791
Info (12128): Elaborating entity "apple_data" for hierarchy "vga_controller:vga_ins|apple_data:apple_data_inst" File: C:/Users/jy168/Desktop/vga-example/vga_controller.v Line: 105
Info (12128): Elaborating entity "altsyncram" for hierarchy "vga_controller:vga_ins|apple_data:apple_data_inst|altsyncram:altsyncram_component" File: C:/Users/jy168/Desktop/vga-example/apple_data.v Line: 81
Info (12130): Elaborated megafunction instantiation "vga_controller:vga_ins|apple_data:apple_data_inst|altsyncram:altsyncram_component" File: C:/Users/jy168/Desktop/vga-example/apple_data.v Line: 81
Info (12133): Instantiated megafunction "vga_controller:vga_ins|apple_data:apple_data_inst|altsyncram:altsyncram_component" with the following parameter: File: C:/Users/jy168/Desktop/vga-example/apple_data.v Line: 81
    Info (12134): Parameter "address_aclr_a" = "NONE"
    Info (12134): Parameter "clock_enable_input_a" = "BYPASS"
    Info (12134): Parameter "clock_enable_output_a" = "BYPASS"
    Info (12134): Parameter "init_file" = "apple.mif"
    Info (12134): Parameter "intended_device_family" = "Cyclone IV E"
    Info (12134): Parameter "lpm_hint" = "ENABLE_RUNTIME_MOD=NO"
    Info (12134): Parameter "lpm_type" = "altsyncram"
    Info (12134): Parameter "numwords_a" = "144"
    Info (12134): Parameter "operation_mode" = "ROM"
    Info (12134): Parameter "outdata_aclr_a" = "NONE"
    Info (12134): Parameter "outdata_reg_a" = "UNREGISTERED"
    Info (12134): Parameter "ram_block_type" = "M9K"
    Info (12134): Parameter "widthad_a" = "19"
    Info (12134): Parameter "width_a" = "7"
    Info (12134): Parameter "width_byteena_a" = "1"
Warning (287001): Assertion warning: Not using extra address lines in altsyncram megafunction design -- 144 memory words in side A specified but total number of address lines is 19 File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_hob1.tdf Line: 189
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_hob1.tdf
    Info (12023): Found entity 1: altsyncram_hob1 File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_hob1.tdf Line: 27
Info (12128): Elaborating entity "altsyncram_hob1" for hierarchy "vga_controller:vga_ins|apple_data:apple_data_inst|altsyncram:altsyncram_component|altsyncram_hob1:auto_generated" File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/altsyncram.tdf Line: 791
Info (12128): Elaborating entity "lb" for hierarchy "vga_controller:vga_ins|lb:lb_data_inst" File: C:/Users/jy168/Desktop/vga-example/vga_controller.v Line: 110
Info (12128): Elaborating entity "altsyncram" for hierarchy "vga_controller:vga_ins|lb:lb_data_inst|altsyncram:altsyncram_component" File: C:/Users/jy168/Desktop/vga-example/leaderboard_data.v Line: 81
Info (12130): Elaborated megafunction instantiation "vga_controller:vga_ins|lb:lb_data_inst|altsyncram:altsyncram_component" File: C:/Users/jy168/Desktop/vga-example/leaderboard_data.v Line: 81
Info (12133): Instantiated megafunction "vga_controller:vga_ins|lb:lb_data_inst|altsyncram:altsyncram_component" with the following parameter: File: C:/Users/jy168/Desktop/vga-example/leaderboard_data.v Line: 81
    Info (12134): Parameter "address_aclr_a" = "NONE"
    Info (12134): Parameter "clock_enable_input_a" = "BYPASS"
    Info (12134): Parameter "clock_enable_output_a" = "BYPASS"
    Info (12134): Parameter "init_file" = "../leaderboard.mif"
    Info (12134): Parameter "intended_device_family" = "Cyclone IV E"
    Info (12134): Parameter "lpm_hint" = "ENABLE_RUNTIME_MOD=NO"
    Info (12134): Parameter "lpm_type" = "altsyncram"
    Info (12134): Parameter "numwords_a" = "34750"
    Info (12134): Parameter "operation_mode" = "ROM"
    Info (12134): Parameter "outdata_aclr_a" = "NONE"
    Info (12134): Parameter "outdata_reg_a" = "CLOCK0"
    Info (12134): Parameter "ram_block_type" = "M9K"
    Info (12134): Parameter "widthad_a" = "16"
    Info (12134): Parameter "width_a" = "8"
    Info (12134): Parameter "width_byteena_a" = "1"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_isb1.tdf
    Info (12023): Found entity 1: altsyncram_isb1 File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_isb1.tdf Line: 31
Info (12128): Elaborating entity "altsyncram_isb1" for hierarchy "vga_controller:vga_ins|lb:lb_data_inst|altsyncram:altsyncram_component|altsyncram_isb1:auto_generated" File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/altsyncram.tdf Line: 791
Info (12021): Found 1 design units, including 1 entities, in source file db/decode_h8a.tdf
    Info (12023): Found entity 1: decode_h8a File: C:/Users/jy168/Desktop/vga-example/db/decode_h8a.tdf Line: 22
Info (12128): Elaborating entity "decode_h8a" for hierarchy "vga_controller:vga_ins|lb:lb_data_inst|altsyncram:altsyncram_component|altsyncram_isb1:auto_generated|decode_h8a:rden_decode" File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_isb1.tdf Line: 40
Info (12021): Found 1 design units, including 1 entities, in source file db/mux_8nb.tdf
    Info (12023): Found entity 1: mux_8nb File: C:/Users/jy168/Desktop/vga-example/db/mux_8nb.tdf Line: 22
Info (12128): Elaborating entity "mux_8nb" for hierarchy "vga_controller:vga_ins|lb:lb_data_inst|altsyncram:altsyncram_component|altsyncram_isb1:auto_generated|mux_8nb:mux2" File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_isb1.tdf Line: 41
Info (12128): Elaborating entity "zero_data" for hierarchy "vga_controller:vga_ins|zero_data:zero_data_inst" File: C:/Users/jy168/Desktop/vga-example/vga_controller.v Line: 115
Info (12128): Elaborating entity "altsyncram" for hierarchy "vga_controller:vga_ins|zero_data:zero_data_inst|altsyncram:altsyncram_component" File: C:/Users/jy168/Desktop/vga-example/zero_data.v Line: 81
Info (12130): Elaborated megafunction instantiation "vga_controller:vga_ins|zero_data:zero_data_inst|altsyncram:altsyncram_component" File: C:/Users/jy168/Desktop/vga-example/zero_data.v Line: 81
Info (12133): Instantiated megafunction "vga_controller:vga_ins|zero_data:zero_data_inst|altsyncram:altsyncram_component" with the following parameter: File: C:/Users/jy168/Desktop/vga-example/zero_data.v Line: 81
    Info (12134): Parameter "address_aclr_a" = "NONE"
    Info (12134): Parameter "clock_enable_input_a" = "BYPASS"
    Info (12134): Parameter "clock_enable_output_a" = "BYPASS"
    Info (12134): Parameter "init_file" = "0.mif"
    Info (12134): Parameter "intended_device_family" = "Cyclone IV E"
    Info (12134): Parameter "lpm_hint" = "ENABLE_RUNTIME_MOD=NO"
    Info (12134): Parameter "lpm_type" = "altsyncram"
    Info (12134): Parameter "numwords_a" = "1280"
    Info (12134): Parameter "operation_mode" = "ROM"
    Info (12134): Parameter "outdata_aclr_a" = "NONE"
    Info (12134): Parameter "outdata_reg_a" = "UNREGISTERED"
    Info (12134): Parameter "ram_block_type" = "M9K"
    Info (12134): Parameter "widthad_a" = "19"
    Info (12134): Parameter "width_a" = "7"
    Info (12134): Parameter "width_byteena_a" = "1"
Warning (287001): Assertion warning: Not using extra address lines in altsyncram megafunction design -- 1280 memory words in side A specified but total number of address lines is 19 File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_1bb1.tdf Line: 189
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_1bb1.tdf
    Info (12023): Found entity 1: altsyncram_1bb1 File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_1bb1.tdf Line: 27
Info (12128): Elaborating entity "altsyncram_1bb1" for hierarchy "vga_controller:vga_ins|zero_data:zero_data_inst|altsyncram:altsyncram_component|altsyncram_1bb1:auto_generated" File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/altsyncram.tdf Line: 791
Info (12128): Elaborating entity "one_data" for hierarchy "vga_controller:vga_ins|one_data:one_data_inst" File: C:/Users/jy168/Desktop/vga-example/vga_controller.v Line: 120
Info (12128): Elaborating entity "altsyncram" for hierarchy "vga_controller:vga_ins|one_data:one_data_inst|altsyncram:altsyncram_component" File: C:/Users/jy168/Desktop/vga-example/one_data.v Line: 81
Info (12130): Elaborated megafunction instantiation "vga_controller:vga_ins|one_data:one_data_inst|altsyncram:altsyncram_component" File: C:/Users/jy168/Desktop/vga-example/one_data.v Line: 81
Info (12133): Instantiated megafunction "vga_controller:vga_ins|one_data:one_data_inst|altsyncram:altsyncram_component" with the following parameter: File: C:/Users/jy168/Desktop/vga-example/one_data.v Line: 81
    Info (12134): Parameter "address_aclr_a" = "NONE"
    Info (12134): Parameter "clock_enable_input_a" = "BYPASS"
    Info (12134): Parameter "clock_enable_output_a" = "BYPASS"
    Info (12134): Parameter "init_file" = "1.mif"
    Info (12134): Parameter "intended_device_family" = "Cyclone IV E"
    Info (12134): Parameter "lpm_hint" = "ENABLE_RUNTIME_MOD=NO"
    Info (12134): Parameter "lpm_type" = "altsyncram"
    Info (12134): Parameter "numwords_a" = "1280"
    Info (12134): Parameter "operation_mode" = "ROM"
    Info (12134): Parameter "outdata_aclr_a" = "NONE"
    Info (12134): Parameter "outdata_reg_a" = "UNREGISTERED"
    Info (12134): Parameter "ram_block_type" = "M9K"
    Info (12134): Parameter "widthad_a" = "19"
    Info (12134): Parameter "width_a" = "7"
    Info (12134): Parameter "width_byteena_a" = "1"
Warning (287001): Assertion warning: Not using extra address lines in altsyncram megafunction design -- 1280 memory words in side A specified but total number of address lines is 19 File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_2bb1.tdf Line: 189
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_2bb1.tdf
    Info (12023): Found entity 1: altsyncram_2bb1 File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_2bb1.tdf Line: 27
Info (12128): Elaborating entity "altsyncram_2bb1" for hierarchy "vga_controller:vga_ins|one_data:one_data_inst|altsyncram:altsyncram_component|altsyncram_2bb1:auto_generated" File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/altsyncram.tdf Line: 791
Info (12128): Elaborating entity "two_data" for hierarchy "vga_controller:vga_ins|two_data:two_data_inst" File: C:/Users/jy168/Desktop/vga-example/vga_controller.v Line: 125
Info (12128): Elaborating entity "altsyncram" for hierarchy "vga_controller:vga_ins|two_data:two_data_inst|altsyncram:altsyncram_component" File: C:/Users/jy168/Desktop/vga-example/two_data.v Line: 81
Info (12130): Elaborated megafunction instantiation "vga_controller:vga_ins|two_data:two_data_inst|altsyncram:altsyncram_component" File: C:/Users/jy168/Desktop/vga-example/two_data.v Line: 81
Info (12133): Instantiated megafunction "vga_controller:vga_ins|two_data:two_data_inst|altsyncram:altsyncram_component" with the following parameter: File: C:/Users/jy168/Desktop/vga-example/two_data.v Line: 81
    Info (12134): Parameter "address_aclr_a" = "NONE"
    Info (12134): Parameter "clock_enable_input_a" = "BYPASS"
    Info (12134): Parameter "clock_enable_output_a" = "BYPASS"
    Info (12134): Parameter "init_file" = "2.mif"
    Info (12134): Parameter "intended_device_family" = "Cyclone IV E"
    Info (12134): Parameter "lpm_hint" = "ENABLE_RUNTIME_MOD=NO"
    Info (12134): Parameter "lpm_type" = "altsyncram"
    Info (12134): Parameter "numwords_a" = "1280"
    Info (12134): Parameter "operation_mode" = "ROM"
    Info (12134): Parameter "outdata_aclr_a" = "NONE"
    Info (12134): Parameter "outdata_reg_a" = "UNREGISTERED"
    Info (12134): Parameter "ram_block_type" = "M9K"
    Info (12134): Parameter "widthad_a" = "19"
    Info (12134): Parameter "width_a" = "7"
    Info (12134): Parameter "width_byteena_a" = "1"
Warning (287001): Assertion warning: Not using extra address lines in altsyncram megafunction design -- 1280 memory words in side A specified but total number of address lines is 19 File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_3bb1.tdf Line: 189
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_3bb1.tdf
    Info (12023): Found entity 1: altsyncram_3bb1 File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_3bb1.tdf Line: 27
Info (12128): Elaborating entity "altsyncram_3bb1" for hierarchy "vga_controller:vga_ins|two_data:two_data_inst|altsyncram:altsyncram_component|altsyncram_3bb1:auto_generated" File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/altsyncram.tdf Line: 791
Info (12128): Elaborating entity "three_data" for hierarchy "vga_controller:vga_ins|three_data:three_data_inst" File: C:/Users/jy168/Desktop/vga-example/vga_controller.v Line: 130
Info (12128): Elaborating entity "altsyncram" for hierarchy "vga_controller:vga_ins|three_data:three_data_inst|altsyncram:altsyncram_component" File: C:/Users/jy168/Desktop/vga-example/three_data.v Line: 81
Info (12130): Elaborated megafunction instantiation "vga_controller:vga_ins|three_data:three_data_inst|altsyncram:altsyncram_component" File: C:/Users/jy168/Desktop/vga-example/three_data.v Line: 81
Info (12133): Instantiated megafunction "vga_controller:vga_ins|three_data:three_data_inst|altsyncram:altsyncram_component" with the following parameter: File: C:/Users/jy168/Desktop/vga-example/three_data.v Line: 81
    Info (12134): Parameter "address_aclr_a" = "NONE"
    Info (12134): Parameter "clock_enable_input_a" = "BYPASS"
    Info (12134): Parameter "clock_enable_output_a" = "BYPASS"
    Info (12134): Parameter "init_file" = "3.mif"
    Info (12134): Parameter "intended_device_family" = "Cyclone IV E"
    Info (12134): Parameter "lpm_hint" = "ENABLE_RUNTIME_MOD=NO"
    Info (12134): Parameter "lpm_type" = "altsyncram"
    Info (12134): Parameter "numwords_a" = "1280"
    Info (12134): Parameter "operation_mode" = "ROM"
    Info (12134): Parameter "outdata_aclr_a" = "NONE"
    Info (12134): Parameter "outdata_reg_a" = "UNREGISTERED"
    Info (12134): Parameter "ram_block_type" = "M9K"
    Info (12134): Parameter "widthad_a" = "19"
    Info (12134): Parameter "width_a" = "7"
    Info (12134): Parameter "width_byteena_a" = "1"
Warning (287001): Assertion warning: Not using extra address lines in altsyncram megafunction design -- 1280 memory words in side A specified but total number of address lines is 19 File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_4bb1.tdf Line: 189
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_4bb1.tdf
    Info (12023): Found entity 1: altsyncram_4bb1 File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_4bb1.tdf Line: 27
Info (12128): Elaborating entity "altsyncram_4bb1" for hierarchy "vga_controller:vga_ins|three_data:three_data_inst|altsyncram:altsyncram_component|altsyncram_4bb1:auto_generated" File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/altsyncram.tdf Line: 791
Info (12128): Elaborating entity "four_data" for hierarchy "vga_controller:vga_ins|four_data:four_data_inst" File: C:/Users/jy168/Desktop/vga-example/vga_controller.v Line: 135
Info (12128): Elaborating entity "altsyncram" for hierarchy "vga_controller:vga_ins|four_data:four_data_inst|altsyncram:altsyncram_component" File: C:/Users/jy168/Desktop/vga-example/four_data.v Line: 81
Info (12130): Elaborated megafunction instantiation "vga_controller:vga_ins|four_data:four_data_inst|altsyncram:altsyncram_component" File: C:/Users/jy168/Desktop/vga-example/four_data.v Line: 81
Info (12133): Instantiated megafunction "vga_controller:vga_ins|four_data:four_data_inst|altsyncram:altsyncram_component" with the following parameter: File: C:/Users/jy168/Desktop/vga-example/four_data.v Line: 81
    Info (12134): Parameter "address_aclr_a" = "NONE"
    Info (12134): Parameter "clock_enable_input_a" = "BYPASS"
    Info (12134): Parameter "clock_enable_output_a" = "BYPASS"
    Info (12134): Parameter "init_file" = "4.mif"
    Info (12134): Parameter "intended_device_family" = "Cyclone IV E"
    Info (12134): Parameter "lpm_hint" = "ENABLE_RUNTIME_MOD=NO"
    Info (12134): Parameter "lpm_type" = "altsyncram"
    Info (12134): Parameter "numwords_a" = "1280"
    Info (12134): Parameter "operation_mode" = "ROM"
    Info (12134): Parameter "outdata_aclr_a" = "NONE"
    Info (12134): Parameter "outdata_reg_a" = "UNREGISTERED"
    Info (12134): Parameter "ram_block_type" = "M9K"
    Info (12134): Parameter "widthad_a" = "19"
    Info (12134): Parameter "width_a" = "7"
    Info (12134): Parameter "width_byteena_a" = "1"
Warning (287001): Assertion warning: Not using extra address lines in altsyncram megafunction design -- 1280 memory words in side A specified but total number of address lines is 19 File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_5bb1.tdf Line: 189
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_5bb1.tdf
    Info (12023): Found entity 1: altsyncram_5bb1 File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_5bb1.tdf Line: 27
Info (12128): Elaborating entity "altsyncram_5bb1" for hierarchy "vga_controller:vga_ins|four_data:four_data_inst|altsyncram:altsyncram_component|altsyncram_5bb1:auto_generated" File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/altsyncram.tdf Line: 791
Info (12128): Elaborating entity "five_data" for hierarchy "vga_controller:vga_ins|five_data:five_data_inst" File: C:/Users/jy168/Desktop/vga-example/vga_controller.v Line: 140
Info (12128): Elaborating entity "altsyncram" for hierarchy "vga_controller:vga_ins|five_data:five_data_inst|altsyncram:altsyncram_component" File: C:/Users/jy168/Desktop/vga-example/five_data.v Line: 81
Info (12130): Elaborated megafunction instantiation "vga_controller:vga_ins|five_data:five_data_inst|altsyncram:altsyncram_component" File: C:/Users/jy168/Desktop/vga-example/five_data.v Line: 81
Info (12133): Instantiated megafunction "vga_controller:vga_ins|five_data:five_data_inst|altsyncram:altsyncram_component" with the following parameter: File: C:/Users/jy168/Desktop/vga-example/five_data.v Line: 81
    Info (12134): Parameter "address_aclr_a" = "NONE"
    Info (12134): Parameter "clock_enable_input_a" = "BYPASS"
    Info (12134): Parameter "clock_enable_output_a" = "BYPASS"
    Info (12134): Parameter "init_file" = "5.mif"
    Info (12134): Parameter "intended_device_family" = "Cyclone IV E"
    Info (12134): Parameter "lpm_hint" = "ENABLE_RUNTIME_MOD=NO"
    Info (12134): Parameter "lpm_type" = "altsyncram"
    Info (12134): Parameter "numwords_a" = "1280"
    Info (12134): Parameter "operation_mode" = "ROM"
    Info (12134): Parameter "outdata_aclr_a" = "NONE"
    Info (12134): Parameter "outdata_reg_a" = "UNREGISTERED"
    Info (12134): Parameter "ram_block_type" = "M9K"
    Info (12134): Parameter "widthad_a" = "19"
    Info (12134): Parameter "width_a" = "7"
    Info (12134): Parameter "width_byteena_a" = "1"
Warning (287001): Assertion warning: Not using extra address lines in altsyncram megafunction design -- 1280 memory words in side A specified but total number of address lines is 19 File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_6bb1.tdf Line: 189
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_6bb1.tdf
    Info (12023): Found entity 1: altsyncram_6bb1 File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_6bb1.tdf Line: 27
Info (12128): Elaborating entity "altsyncram_6bb1" for hierarchy "vga_controller:vga_ins|five_data:five_data_inst|altsyncram:altsyncram_component|altsyncram_6bb1:auto_generated" File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/altsyncram.tdf Line: 791
Info (12128): Elaborating entity "six_data" for hierarchy "vga_controller:vga_ins|six_data:_data_inst" File: C:/Users/jy168/Desktop/vga-example/vga_controller.v Line: 145
Info (12128): Elaborating entity "altsyncram" for hierarchy "vga_controller:vga_ins|six_data:_data_inst|altsyncram:altsyncram_component" File: C:/Users/jy168/Desktop/vga-example/six_data.v Line: 81
Info (12130): Elaborated megafunction instantiation "vga_controller:vga_ins|six_data:_data_inst|altsyncram:altsyncram_component" File: C:/Users/jy168/Desktop/vga-example/six_data.v Line: 81
Info (12133): Instantiated megafunction "vga_controller:vga_ins|six_data:_data_inst|altsyncram:altsyncram_component" with the following parameter: File: C:/Users/jy168/Desktop/vga-example/six_data.v Line: 81
    Info (12134): Parameter "address_aclr_a" = "NONE"
    Info (12134): Parameter "clock_enable_input_a" = "BYPASS"
    Info (12134): Parameter "clock_enable_output_a" = "BYPASS"
    Info (12134): Parameter "init_file" = "6.mif"
    Info (12134): Parameter "intended_device_family" = "Cyclone IV E"
    Info (12134): Parameter "lpm_hint" = "ENABLE_RUNTIME_MOD=NO"
    Info (12134): Parameter "lpm_type" = "altsyncram"
    Info (12134): Parameter "numwords_a" = "1280"
    Info (12134): Parameter "operation_mode" = "ROM"
    Info (12134): Parameter "outdata_aclr_a" = "NONE"
    Info (12134): Parameter "outdata_reg_a" = "UNREGISTERED"
    Info (12134): Parameter "ram_block_type" = "M9K"
    Info (12134): Parameter "widthad_a" = "19"
    Info (12134): Parameter "width_a" = "7"
    Info (12134): Parameter "width_byteena_a" = "1"
Warning (287001): Assertion warning: Not using extra address lines in altsyncram megafunction design -- 1280 memory words in side A specified but total number of address lines is 19 File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_7bb1.tdf Line: 189
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_7bb1.tdf
    Info (12023): Found entity 1: altsyncram_7bb1 File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_7bb1.tdf Line: 27
Info (12128): Elaborating entity "altsyncram_7bb1" for hierarchy "vga_controller:vga_ins|six_data:_data_inst|altsyncram:altsyncram_component|altsyncram_7bb1:auto_generated" File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/altsyncram.tdf Line: 791
Info (12128): Elaborating entity "seven_data" for hierarchy "vga_controller:vga_ins|seven_data:seven_data_inst" File: C:/Users/jy168/Desktop/vga-example/vga_controller.v Line: 150
Info (12128): Elaborating entity "altsyncram" for hierarchy "vga_controller:vga_ins|seven_data:seven_data_inst|altsyncram:altsyncram_component" File: C:/Users/jy168/Desktop/vga-example/seven_data.v Line: 81
Info (12130): Elaborated megafunction instantiation "vga_controller:vga_ins|seven_data:seven_data_inst|altsyncram:altsyncram_component" File: C:/Users/jy168/Desktop/vga-example/seven_data.v Line: 81
Info (12133): Instantiated megafunction "vga_controller:vga_ins|seven_data:seven_data_inst|altsyncram:altsyncram_component" with the following parameter: File: C:/Users/jy168/Desktop/vga-example/seven_data.v Line: 81
    Info (12134): Parameter "address_aclr_a" = "NONE"
    Info (12134): Parameter "clock_enable_input_a" = "BYPASS"
    Info (12134): Parameter "clock_enable_output_a" = "BYPASS"
    Info (12134): Parameter "init_file" = "7.mif"
    Info (12134): Parameter "intended_device_family" = "Cyclone IV E"
    Info (12134): Parameter "lpm_hint" = "ENABLE_RUNTIME_MOD=NO"
    Info (12134): Parameter "lpm_type" = "altsyncram"
    Info (12134): Parameter "numwords_a" = "1280"
    Info (12134): Parameter "operation_mode" = "ROM"
    Info (12134): Parameter "outdata_aclr_a" = "NONE"
    Info (12134): Parameter "outdata_reg_a" = "UNREGISTERED"
    Info (12134): Parameter "ram_block_type" = "M9K"
    Info (12134): Parameter "widthad_a" = "19"
    Info (12134): Parameter "width_a" = "7"
    Info (12134): Parameter "width_byteena_a" = "1"
Warning (287001): Assertion warning: Not using extra address lines in altsyncram megafunction design -- 1280 memory words in side A specified but total number of address lines is 19 File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_8bb1.tdf Line: 189
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_8bb1.tdf
    Info (12023): Found entity 1: altsyncram_8bb1 File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_8bb1.tdf Line: 27
Info (12128): Elaborating entity "altsyncram_8bb1" for hierarchy "vga_controller:vga_ins|seven_data:seven_data_inst|altsyncram:altsyncram_component|altsyncram_8bb1:auto_generated" File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/altsyncram.tdf Line: 791
Info (12128): Elaborating entity "eight_data" for hierarchy "vga_controller:vga_ins|eight_data:eight_data_inst" File: C:/Users/jy168/Desktop/vga-example/vga_controller.v Line: 155
Info (12128): Elaborating entity "altsyncram" for hierarchy "vga_controller:vga_ins|eight_data:eight_data_inst|altsyncram:altsyncram_component" File: C:/Users/jy168/Desktop/vga-example/eight_data.v Line: 81
Info (12130): Elaborated megafunction instantiation "vga_controller:vga_ins|eight_data:eight_data_inst|altsyncram:altsyncram_component" File: C:/Users/jy168/Desktop/vga-example/eight_data.v Line: 81
Info (12133): Instantiated megafunction "vga_controller:vga_ins|eight_data:eight_data_inst|altsyncram:altsyncram_component" with the following parameter: File: C:/Users/jy168/Desktop/vga-example/eight_data.v Line: 81
    Info (12134): Parameter "address_aclr_a" = "NONE"
    Info (12134): Parameter "clock_enable_input_a" = "BYPASS"
    Info (12134): Parameter "clock_enable_output_a" = "BYPASS"
    Info (12134): Parameter "init_file" = "8.mif"
    Info (12134): Parameter "intended_device_family" = "Cyclone IV E"
    Info (12134): Parameter "lpm_hint" = "ENABLE_RUNTIME_MOD=NO"
    Info (12134): Parameter "lpm_type" = "altsyncram"
    Info (12134): Parameter "numwords_a" = "1280"
    Info (12134): Parameter "operation_mode" = "ROM"
    Info (12134): Parameter "outdata_aclr_a" = "NONE"
    Info (12134): Parameter "outdata_reg_a" = "UNREGISTERED"
    Info (12134): Parameter "ram_block_type" = "M9K"
    Info (12134): Parameter "widthad_a" = "19"
    Info (12134): Parameter "width_a" = "7"
    Info (12134): Parameter "width_byteena_a" = "1"
Warning (287001): Assertion warning: Not using extra address lines in altsyncram megafunction design -- 1280 memory words in side A specified but total number of address lines is 19 File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_9bb1.tdf Line: 189
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_9bb1.tdf
    Info (12023): Found entity 1: altsyncram_9bb1 File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_9bb1.tdf Line: 27
Info (12128): Elaborating entity "altsyncram_9bb1" for hierarchy "vga_controller:vga_ins|eight_data:eight_data_inst|altsyncram:altsyncram_component|altsyncram_9bb1:auto_generated" File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/altsyncram.tdf Line: 791
Info (12128): Elaborating entity "nine_data" for hierarchy "vga_controller:vga_ins|nine_data:nine_data_inst" File: C:/Users/jy168/Desktop/vga-example/vga_controller.v Line: 160
Info (12128): Elaborating entity "altsyncram" for hierarchy "vga_controller:vga_ins|nine_data:nine_data_inst|altsyncram:altsyncram_component" File: C:/Users/jy168/Desktop/vga-example/nine_data.v Line: 81
Info (12130): Elaborated megafunction instantiation "vga_controller:vga_ins|nine_data:nine_data_inst|altsyncram:altsyncram_component" File: C:/Users/jy168/Desktop/vga-example/nine_data.v Line: 81
Info (12133): Instantiated megafunction "vga_controller:vga_ins|nine_data:nine_data_inst|altsyncram:altsyncram_component" with the following parameter: File: C:/Users/jy168/Desktop/vga-example/nine_data.v Line: 81
    Info (12134): Parameter "address_aclr_a" = "NONE"
    Info (12134): Parameter "clock_enable_input_a" = "BYPASS"
    Info (12134): Parameter "clock_enable_output_a" = "BYPASS"
    Info (12134): Parameter "init_file" = "9.mif"
    Info (12134): Parameter "intended_device_family" = "Cyclone IV E"
    Info (12134): Parameter "lpm_hint" = "ENABLE_RUNTIME_MOD=NO"
    Info (12134): Parameter "lpm_type" = "altsyncram"
    Info (12134): Parameter "numwords_a" = "1280"
    Info (12134): Parameter "operation_mode" = "ROM"
    Info (12134): Parameter "outdata_aclr_a" = "NONE"
    Info (12134): Parameter "outdata_reg_a" = "UNREGISTERED"
    Info (12134): Parameter "ram_block_type" = "M9K"
    Info (12134): Parameter "widthad_a" = "19"
    Info (12134): Parameter "width_a" = "7"
    Info (12134): Parameter "width_byteena_a" = "1"
Warning (287001): Assertion warning: Not using extra address lines in altsyncram megafunction design -- 1280 memory words in side A specified but total number of address lines is 19 File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_abb1.tdf Line: 189
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_abb1.tdf
    Info (12023): Found entity 1: altsyncram_abb1 File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_abb1.tdf Line: 27
Info (12128): Elaborating entity "altsyncram_abb1" for hierarchy "vga_controller:vga_ins|nine_data:nine_data_inst|altsyncram:altsyncram_component|altsyncram_abb1:auto_generated" File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/altsyncram.tdf Line: 791
Info (12128): Elaborating entity "TargetFindModule" for hierarchy "vga_controller:vga_ins|TargetFindModule:tf_module1" File: C:/Users/jy168/Desktop/vga-example/vga_controller.v Line: 222
Warning (10030): Net "isEqual[11..10]" at vga_controller.v(522) has no driver or initial value, using a default initial value '0' File: C:/Users/jy168/Desktop/vga-example/vga_controller.v Line: 522
Info (12128): Elaborating entity "equality" for hierarchy "vga_controller:vga_ins|TargetFindModule:tf_module1|equality:loop1[0].eq1" File: C:/Users/jy168/Desktop/vga-example/vga_controller.v Line: 529
Info (12128): Elaborating entity "img_index" for hierarchy "vga_controller:vga_ins|img_index:img_index_inst" File: C:/Users/jy168/Desktop/vga-example/vga_controller.v Line: 495
Info (12128): Elaborating entity "altsyncram" for hierarchy "vga_controller:vga_ins|img_index:img_index_inst|altsyncram:altsyncram_component" File: C:/Users/jy168/Desktop/vga-example/img_index.v Line: 82
Info (12130): Elaborated megafunction instantiation "vga_controller:vga_ins|img_index:img_index_inst|altsyncram:altsyncram_component" File: C:/Users/jy168/Desktop/vga-example/img_index.v Line: 82
Info (12133): Instantiated megafunction "vga_controller:vga_ins|img_index:img_index_inst|altsyncram:altsyncram_component" with the following parameter: File: C:/Users/jy168/Desktop/vga-example/img_index.v Line: 82
    Info (12134): Parameter "address_aclr_a" = "NONE"
    Info (12134): Parameter "clock_enable_input_a" = "BYPASS"
    Info (12134): Parameter "clock_enable_output_a" = "BYPASS"
    Info (12134): Parameter "init_file" = "colors.mif"
    Info (12134): Parameter "intended_device_family" = "Cyclone IV E"
    Info (12134): Parameter "lpm_hint" = "ENABLE_RUNTIME_MOD=NO"
    Info (12134): Parameter "lpm_type" = "altsyncram"
    Info (12134): Parameter "numwords_a" = "93"
    Info (12134): Parameter "operation_mode" = "ROM"
    Info (12134): Parameter "outdata_aclr_a" = "NONE"
    Info (12134): Parameter "outdata_reg_a" = "UNREGISTERED"
    Info (12134): Parameter "ram_block_type" = "M9K"
    Info (12134): Parameter "widthad_a" = "8"
    Info (12134): Parameter "width_a" = "24"
    Info (12134): Parameter "width_byteena_a" = "1"
Warning (287001): Assertion warning: Not using extra address lines in altsyncram megafunction design -- 93 memory words in side A specified but total number of address lines is 8 File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_1rb1.tdf Line: 546
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_1rb1.tdf
    Info (12023): Found entity 1: altsyncram_1rb1 File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_1rb1.tdf Line: 27
Info (12128): Elaborating entity "altsyncram_1rb1" for hierarchy "vga_controller:vga_ins|img_index:img_index_inst|altsyncram:altsyncram_component|altsyncram_1rb1:auto_generated" File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/altsyncram.tdf Line: 791
Info (12128): Elaborating entity "imem" for hierarchy "imem:my_imem" File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 172
Info (12128): Elaborating entity "altsyncram" for hierarchy "imem:my_imem|altsyncram:altsyncram_component" File: C:/Users/jy168/Desktop/vga-example/imem.v Line: 84
Info (12130): Elaborated megafunction instantiation "imem:my_imem|altsyncram:altsyncram_component" File: C:/Users/jy168/Desktop/vga-example/imem.v Line: 84
Info (12133): Instantiated megafunction "imem:my_imem|altsyncram:altsyncram_component" with the following parameter: File: C:/Users/jy168/Desktop/vga-example/imem.v Line: 84
    Info (12134): Parameter "clock_enable_input_a" = "BYPASS"
    Info (12134): Parameter "clock_enable_output_a" = "BYPASS"
    Info (12134): Parameter "init_file" = "snake.mif"
    Info (12134): Parameter "intended_device_family" = "Cyclone IV"
    Info (12134): Parameter "lpm_hint" = "ENABLE_RUNTIME_MOD=NO"
    Info (12134): Parameter "lpm_type" = "altsyncram"
    Info (12134): Parameter "numwords_a" = "4096"
    Info (12134): Parameter "operation_mode" = "ROM"
    Info (12134): Parameter "outdata_aclr_a" = "NONE"
    Info (12134): Parameter "outdata_reg_a" = "UNREGISTERED"
    Info (12134): Parameter "widthad_a" = "12"
    Info (12134): Parameter "width_a" = "32"
    Info (12134): Parameter "width_byteena_a" = "1"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_cp81.tdf
    Info (12023): Found entity 1: altsyncram_cp81 File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_cp81.tdf Line: 27
Info (12128): Elaborating entity "altsyncram_cp81" for hierarchy "imem:my_imem|altsyncram:altsyncram_component|altsyncram_cp81:auto_generated" File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/altsyncram.tdf Line: 791
Warning (287013): Variable or input pin "clocken0" is defined but never used. File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_cp81.tdf Line: 31
Info (12128): Elaborating entity "dmem" for hierarchy "dmem:my_dmem" File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 185
Info (12128): Elaborating entity "altsyncram" for hierarchy "dmem:my_dmem|altsyncram:altsyncram_component" File: C:/Users/jy168/Desktop/vga-example/dmem.v Line: 85
Info (12130): Elaborated megafunction instantiation "dmem:my_dmem|altsyncram:altsyncram_component" File: C:/Users/jy168/Desktop/vga-example/dmem.v Line: 85
Info (12133): Instantiated megafunction "dmem:my_dmem|altsyncram:altsyncram_component" with the following parameter: File: C:/Users/jy168/Desktop/vga-example/dmem.v Line: 85
    Info (12134): Parameter "clock_enable_input_a" = "NORMAL"
    Info (12134): Parameter "clock_enable_output_a" = "BYPASS"
    Info (12134): Parameter "init_file" = "dmem.mif"
    Info (12134): Parameter "intended_device_family" = "Cyclone IV E"
    Info (12134): Parameter "lpm_hint" = "ENABLE_RUNTIME_MOD=NO"
    Info (12134): Parameter "lpm_type" = "altsyncram"
    Info (12134): Parameter "numwords_a" = "4096"
    Info (12134): Parameter "operation_mode" = "SINGLE_PORT"
    Info (12134): Parameter "outdata_aclr_a" = "NONE"
    Info (12134): Parameter "outdata_reg_a" = "UNREGISTERED"
    Info (12134): Parameter "power_up_uninitialized" = "FALSE"
    Info (12134): Parameter "widthad_a" = "12"
    Info (12134): Parameter "width_a" = "32"
    Info (12134): Parameter "width_byteena_a" = "1"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_8vc1.tdf
    Info (12023): Found entity 1: altsyncram_8vc1 File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_8vc1.tdf Line: 27
Info (12128): Elaborating entity "altsyncram_8vc1" for hierarchy "dmem:my_dmem|altsyncram:altsyncram_component|altsyncram_8vc1:auto_generated" File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/altsyncram.tdf Line: 791
Info (12128): Elaborating entity "linear_rng" for hierarchy "linear_rng:lr1" File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 188
Info (12128): Elaborating entity "regfile" for hierarchy "regfile:my_regfile" File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 211
Info (12128): Elaborating entity "decoder" for hierarchy "regfile:my_regfile|decoder:dcW" File: C:/Users/jy168/Desktop/vga-example/processor/regfile.v Line: 26
Info (12128): Elaborating entity "register" for hierarchy "regfile:my_regfile|register:r0" File: C:/Users/jy168/Desktop/vga-example/processor/regfile.v Line: 68
Info (12128): Elaborating entity "dffe_ref" for hierarchy "regfile:my_regfile|register:r0|dffe_ref:d0" File: C:/Users/jy168/Desktop/vga-example/processor/regfile.v Line: 267
Info (12128): Elaborating entity "tri_reg" for hierarchy "regfile:my_regfile|tri_reg:gen2[0].tr" File: C:/Users/jy168/Desktop/vga-example/processor/regfile.v Line: 122
Info (12128): Elaborating entity "processor" for hierarchy "processor:my_processor" File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 239
Warning (10036): Verilog HDL or VHDL warning at processor.v(622): object "isLoadSnake_w_out" assigned a value but never read File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 622
Warning (10036): Verilog HDL or VHDL warning at processor.v(104): object "rs_m" assigned a value but never read File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 104
Warning (10036): Verilog HDL or VHDL warning at processor.v(104): object "rt_m" assigned a value but never read File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 104
Warning (10036): Verilog HDL or VHDL warning at processor.v(105): object "rs_w" assigned a value but never read File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 105
Warning (10036): Verilog HDL or VHDL warning at processor.v(105): object "rt_w" assigned a value but never read File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 105
Warning (10036): Verilog HDL or VHDL warning at processor.v(111): object "isBne_m" assigned a value but never read File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 111
Warning (10036): Verilog HDL or VHDL warning at processor.v(112): object "isJr_m" assigned a value but never read File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 112
Warning (10036): Verilog HDL or VHDL warning at processor.v(113): object "isBlt_m" assigned a value but never read File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 113
Warning (10036): Verilog HDL or VHDL warning at processor.v(114): object "isR_m" assigned a value but never read File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 114
Warning (10036): Verilog HDL or VHDL warning at processor.v(115): object "isI_m" assigned a value but never read File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 115
Warning (10036): Verilog HDL or VHDL warning at processor.v(121): object "isBne_w" assigned a value but never read File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 121
Warning (10036): Verilog HDL or VHDL warning at processor.v(122): object "isJr_w" assigned a value but never read File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 122
Warning (10036): Verilog HDL or VHDL warning at processor.v(123): object "isBlt_w" assigned a value but never read File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 123
Warning (10036): Verilog HDL or VHDL warning at processor.v(124): object "isR_w" assigned a value but never read File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 124
Warning (10036): Verilog HDL or VHDL warning at processor.v(125): object "isI_w" assigned a value but never read File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 125
Warning (10036): Verilog HDL or VHDL warning at processor.v(130): object "isStall_xm" assigned a value but never read File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 130
Warning (10036): Verilog HDL or VHDL warning at processor.v(147): object "negclock" assigned a value but never read File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 147
Warning (10036): Verilog HDL or VHDL warning at processor.v(205): object "isJ_d" assigned a value but never read File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 205
Warning (10036): Verilog HDL or VHDL warning at processor.v(209): object "isJal_d" assigned a value but never read File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 209
Warning (10036): Verilog HDL or VHDL warning at processor.v(218): object "isSetx_d" assigned a value but never read File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 218
Warning (10036): Verilog HDL or VHDL warning at processor.v(221): object "isR_d" assigned a value but never read File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 221
Warning (10036): Verilog HDL or VHDL warning at processor.v(223): object "isI_d" assigned a value but never read File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 223
Warning (10036): Verilog HDL or VHDL warning at processor.v(311): object "isSetx_x" assigned a value but never read File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 311
Warning (10036): Verilog HDL or VHDL warning at processor.v(314): object "isR_x" assigned a value but never read File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 314
Warning (10036): Verilog HDL or VHDL warning at processor.v(594): object "isBex_m" assigned a value but never read File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 594
Warning (10036): Verilog HDL or VHDL warning at processor.v(653): object "isBex_w" assigned a value but never read File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 653
Warning (10230): Verilog HDL assignment warning at processor.v(164): truncated value with size 32 to match size of target (12) File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 164
Info (12128): Elaborating entity "latch_fd" for hierarchy "processor:my_processor|latch_fd:latch_fd1" File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 157
Info (12128): Elaborating entity "latch_pc" for hierarchy "processor:my_processor|latch_pc:latch_pc1" File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 163
Info (12128): Elaborating entity "alu" for hierarchy "processor:my_processor|alu:alu_next_pc" File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 168
Info (12128): Elaborating entity "CLA_32" for hierarchy "processor:my_processor|alu:alu_next_pc|CLA_32:sum1" File: C:/Users/jy168/Desktop/vga-example/processor/alu.v Line: 30
Info (12128): Elaborating entity "CLA_8" for hierarchy "processor:my_processor|alu:alu_next_pc|CLA_32:sum1|CLA_8:cla1" File: C:/Users/jy168/Desktop/vga-example/processor/alu.v Line: 109
Info (12128): Elaborating entity "subtract" for hierarchy "processor:my_processor|alu:alu_next_pc|subtract:sub1" File: C:/Users/jy168/Desktop/vga-example/processor/alu.v Line: 33
Info (12128): Elaborating entity "two_complement" for hierarchy "processor:my_processor|alu:alu_next_pc|subtract:sub1|two_complement:tc" File: C:/Users/jy168/Desktop/vga-example/processor/alu.v Line: 480
Info (12128): Elaborating entity "sll_barrel_32" for hierarchy "processor:my_processor|alu:alu_next_pc|sll_barrel_32:sll1" File: C:/Users/jy168/Desktop/vga-example/processor/alu.v Line: 35
Info (12128): Elaborating entity "sll_16" for hierarchy "processor:my_processor|alu:alu_next_pc|sll_barrel_32:sll1|sll_16:s1" File: C:/Users/jy168/Desktop/vga-example/processor/alu.v Line: 295
Info (12128): Elaborating entity "mux_21" for hierarchy "processor:my_processor|alu:alu_next_pc|sll_barrel_32:sll1|mux_21:m1" File: C:/Users/jy168/Desktop/vga-example/processor/alu.v Line: 296
Info (12128): Elaborating entity "sll_8" for hierarchy "processor:my_processor|alu:alu_next_pc|sll_barrel_32:sll1|sll_8:s2" File: C:/Users/jy168/Desktop/vga-example/processor/alu.v Line: 298
Info (12128): Elaborating entity "sll_4" for hierarchy "processor:my_processor|alu:alu_next_pc|sll_barrel_32:sll1|sll_4:s3" File: C:/Users/jy168/Desktop/vga-example/processor/alu.v Line: 301
Info (12128): Elaborating entity "sll_2" for hierarchy "processor:my_processor|alu:alu_next_pc|sll_barrel_32:sll1|sll_2:s4" File: C:/Users/jy168/Desktop/vga-example/processor/alu.v Line: 304
Info (12128): Elaborating entity "sll_1" for hierarchy "processor:my_processor|alu:alu_next_pc|sll_barrel_32:sll1|sll_1:s5" File: C:/Users/jy168/Desktop/vga-example/processor/alu.v Line: 307
Info (12128): Elaborating entity "sra_barrel_32" for hierarchy "processor:my_processor|alu:alu_next_pc|sra_barrel_32:sra1" File: C:/Users/jy168/Desktop/vga-example/processor/alu.v Line: 37
Info (12128): Elaborating entity "sra_16" for hierarchy "processor:my_processor|alu:alu_next_pc|sra_barrel_32:sra1|sra_16:s1" File: C:/Users/jy168/Desktop/vga-example/processor/alu.v Line: 377
Info (12128): Elaborating entity "sra_8" for hierarchy "processor:my_processor|alu:alu_next_pc|sra_barrel_32:sra1|sra_8:s2" File: C:/Users/jy168/Desktop/vga-example/processor/alu.v Line: 380
Info (12128): Elaborating entity "sra_4" for hierarchy "processor:my_processor|alu:alu_next_pc|sra_barrel_32:sra1|sra_4:s3" File: C:/Users/jy168/Desktop/vga-example/processor/alu.v Line: 383
Info (12128): Elaborating entity "sra_2" for hierarchy "processor:my_processor|alu:alu_next_pc|sra_barrel_32:sra1|sra_2:s4" File: C:/Users/jy168/Desktop/vga-example/processor/alu.v Line: 386
Info (12128): Elaborating entity "sra_1" for hierarchy "processor:my_processor|alu:alu_next_pc|sra_barrel_32:sra1|sra_1:s5" File: C:/Users/jy168/Desktop/vga-example/processor/alu.v Line: 389
Info (12128): Elaborating entity "and_32" for hierarchy "processor:my_processor|alu:alu_next_pc|and_32:and32" File: C:/Users/jy168/Desktop/vga-example/processor/alu.v Line: 39
Info (12128): Elaborating entity "or_32" for hierarchy "processor:my_processor|alu:alu_next_pc|or_32:or32" File: C:/Users/jy168/Desktop/vga-example/processor/alu.v Line: 41
Info (12128): Elaborating entity "mux_21_all_1bit" for hierarchy "processor:my_processor|alu:alu_next_pc|mux_21_all_1bit:mux_less_than" File: C:/Users/jy168/Desktop/vga-example/processor/alu.v Line: 57
Info (12128): Elaborating entity "mux_8_1" for hierarchy "processor:my_processor|alu:alu_next_pc|mux_8_1:mux8" File: C:/Users/jy168/Desktop/vga-example/processor/alu.v Line: 73
Info (12128): Elaborating entity "mux_4_1" for hierarchy "processor:my_processor|alu:alu_next_pc|mux_8_1:mux8|mux_4_1:m1" File: C:/Users/jy168/Desktop/vga-example/processor/alu.v Line: 596
Info (12128): Elaborating entity "mux_2_1" for hierarchy "processor:my_processor|alu:alu_next_pc|mux_8_1:mux8|mux_4_1:m1|mux_2_1:m1" File: C:/Users/jy168/Desktop/vga-example/processor/alu.v Line: 581
Info (12128): Elaborating entity "latch_dx" for hierarchy "processor:my_processor|latch_dx:latch_dx1" File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 183
Info (12128): Elaborating entity "equality5" for hierarchy "processor:my_processor|equality5:write_a_eq" File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 247
Info (12128): Elaborating entity "dflipflop" for hierarchy "processor:my_processor|dflipflop:dff_startMultDiv" File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 492
Warning (10036): Verilog HDL or VHDL warning at dflipflop.v(4): object "pr" assigned a value but never read File: C:/Users/jy168/Desktop/vga-example/processor/dflipflop.v Line: 4
Info (12128): Elaborating entity "multdiv" for hierarchy "processor:my_processor|multdiv:md1" File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 508
Info (12128): Elaborating entity "mult" for hierarchy "processor:my_processor|multdiv:md1|mult:m1" File: C:/Users/jy168/Desktop/vga-example/processor/multdiv.v Line: 33
Warning (10739): Verilog HDL warning at multdiv.v(133): actual bit length 30 differs from formal bit length 1 File: C:/Users/jy168/Desktop/vga-example/processor/multdiv.v Line: 133
Warning (10739): Verilog HDL warning at multdiv.v(134): actual bit length 30 differs from formal bit length 1 File: C:/Users/jy168/Desktop/vga-example/processor/multdiv.v Line: 134
Warning (10030): Net "clear" at multdiv.v(128) has no driver or initial value, using a default initial value '0' File: C:/Users/jy168/Desktop/vga-example/processor/multdiv.v Line: 128
Info (12128): Elaborating entity "shift_register_8" for hierarchy "processor:my_processor|multdiv:md1|mult:m1|shift_register_8:counter" File: C:/Users/jy168/Desktop/vga-example/processor/multdiv.v Line: 86
Info (12128): Elaborating entity "product_module" for hierarchy "processor:my_processor|multdiv:md1|mult:m1|product_module:product1" File: C:/Users/jy168/Desktop/vga-example/processor/multdiv.v Line: 119
Info (12128): Elaborating entity "multiplier_module" for hierarchy "processor:my_processor|multdiv:md1|mult:m1|multiplier_module:multiplier1" File: C:/Users/jy168/Desktop/vga-example/processor/multdiv.v Line: 122
Info (12128): Elaborating entity "mux_2_1_5" for hierarchy "processor:my_processor|multdiv:md1|mult:m1|mux_2_1_5:opcode_mux" File: C:/Users/jy168/Desktop/vga-example/processor/multdiv.v Line: 161
Info (12128): Elaborating entity "div" for hierarchy "processor:my_processor|multdiv:md1|div:d1" File: C:/Users/jy168/Desktop/vga-example/processor/multdiv.v Line: 37
Warning (10036): Verilog HDL or VHDL warning at multdiv.v(189): object "clear" assigned a value but never read File: C:/Users/jy168/Desktop/vga-example/processor/multdiv.v Line: 189
Info (12128): Elaborating entity "shift_register_32" for hierarchy "processor:my_processor|multdiv:md1|div:d1|shift_register_32:counter" File: C:/Users/jy168/Desktop/vga-example/processor/multdiv.v Line: 196
Info (12128): Elaborating entity "remainder_module" for hierarchy "processor:my_processor|multdiv:md1|div:d1|remainder_module:remainder_module" File: C:/Users/jy168/Desktop/vga-example/processor/multdiv.v Line: 239
Info (12128): Elaborating entity "mux_2_1_31_bits" for hierarchy "processor:my_processor|multdiv:md1|div:d1|remainder_module:remainder_module|mux_2_1_31_bits:m1" File: C:/Users/jy168/Desktop/vga-example/processor/multdiv.v Line: 344
Info (12128): Elaborating entity "quotient_module" for hierarchy "processor:my_processor|multdiv:md1|div:d1|quotient_module:quotient_module" File: C:/Users/jy168/Desktop/vga-example/processor/multdiv.v Line: 242
Info (12128): Elaborating entity "latch_xm" for hierarchy "processor:my_processor|latch_xm:latch_xm1" File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 563
Info (12128): Elaborating entity "latch_mw" for hierarchy "processor:my_processor|latch_mw:latch_mw1" File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 573
Info (12128): Elaborating entity "snake_register" for hierarchy "processor:my_processor|snake_register:sr1" File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 631
Info (12128): Elaborating entity "register_11" for hierarchy "processor:my_processor|snake_register:sr1|register_11:loop1[110].snakePosition_reg1" File: C:/Users/jy168/Desktop/vga-example/processor/snake_register.v Line: 114
Warning (12020): Port "data_a" on the entity instantiation of "altsyncram_component" is connected to a signal of width 8. The formal width of the signal in the module is 7.  The extra bits will be ignored. File: C:/Users/jy168/Desktop/vga-example/nine_data.v Line: 81
Warning (12030): Port "q_a" on the entity instantiation of "altsyncram_component" is connected to a signal of width 8. The formal width of the signal in the module is 7.  The extra bits will be left dangling without any fan-out logic. File: C:/Users/jy168/Desktop/vga-example/nine_data.v Line: 81
Warning (12020): Port "data_a" on the entity instantiation of "altsyncram_component" is connected to a signal of width 8. The formal width of the signal in the module is 7.  The extra bits will be ignored. File: C:/Users/jy168/Desktop/vga-example/eight_data.v Line: 81
Warning (12030): Port "q_a" on the entity instantiation of "altsyncram_component" is connected to a signal of width 8. The formal width of the signal in the module is 7.  The extra bits will be left dangling without any fan-out logic. File: C:/Users/jy168/Desktop/vga-example/eight_data.v Line: 81
Warning (12020): Port "data_a" on the entity instantiation of "altsyncram_component" is connected to a signal of width 8. The formal width of the signal in the module is 7.  The extra bits will be ignored. File: C:/Users/jy168/Desktop/vga-example/seven_data.v Line: 81
Warning (12030): Port "q_a" on the entity instantiation of "altsyncram_component" is connected to a signal of width 8. The formal width of the signal in the module is 7.  The extra bits will be left dangling without any fan-out logic. File: C:/Users/jy168/Desktop/vga-example/seven_data.v Line: 81
Warning (12020): Port "data_a" on the entity instantiation of "altsyncram_component" is connected to a signal of width 8. The formal width of the signal in the module is 7.  The extra bits will be ignored. File: C:/Users/jy168/Desktop/vga-example/six_data.v Line: 81
Warning (12030): Port "q_a" on the entity instantiation of "altsyncram_component" is connected to a signal of width 8. The formal width of the signal in the module is 7.  The extra bits will be left dangling without any fan-out logic. File: C:/Users/jy168/Desktop/vga-example/six_data.v Line: 81
Warning (12020): Port "data_a" on the entity instantiation of "altsyncram_component" is connected to a signal of width 8. The formal width of the signal in the module is 7.  The extra bits will be ignored. File: C:/Users/jy168/Desktop/vga-example/five_data.v Line: 81
Warning (12030): Port "q_a" on the entity instantiation of "altsyncram_component" is connected to a signal of width 8. The formal width of the signal in the module is 7.  The extra bits will be left dangling without any fan-out logic. File: C:/Users/jy168/Desktop/vga-example/five_data.v Line: 81
Warning (12020): Port "data_a" on the entity instantiation of "altsyncram_component" is connected to a signal of width 8. The formal width of the signal in the module is 7.  The extra bits will be ignored. File: C:/Users/jy168/Desktop/vga-example/four_data.v Line: 81
Warning (12030): Port "q_a" on the entity instantiation of "altsyncram_component" is connected to a signal of width 8. The formal width of the signal in the module is 7.  The extra bits will be left dangling without any fan-out logic. File: C:/Users/jy168/Desktop/vga-example/four_data.v Line: 81
Warning (12020): Port "data_a" on the entity instantiation of "altsyncram_component" is connected to a signal of width 8. The formal width of the signal in the module is 7.  The extra bits will be ignored. File: C:/Users/jy168/Desktop/vga-example/three_data.v Line: 81
Warning (12030): Port "q_a" on the entity instantiation of "altsyncram_component" is connected to a signal of width 8. The formal width of the signal in the module is 7.  The extra bits will be left dangling without any fan-out logic. File: C:/Users/jy168/Desktop/vga-example/three_data.v Line: 81
Warning (12020): Port "data_a" on the entity instantiation of "altsyncram_component" is connected to a signal of width 8. The formal width of the signal in the module is 7.  The extra bits will be ignored. File: C:/Users/jy168/Desktop/vga-example/two_data.v Line: 81
Warning (12030): Port "q_a" on the entity instantiation of "altsyncram_component" is connected to a signal of width 8. The formal width of the signal in the module is 7.  The extra bits will be left dangling without any fan-out logic. File: C:/Users/jy168/Desktop/vga-example/two_data.v Line: 81
Warning (12020): Port "data_a" on the entity instantiation of "altsyncram_component" is connected to a signal of width 8. The formal width of the signal in the module is 7.  The extra bits will be ignored. File: C:/Users/jy168/Desktop/vga-example/one_data.v Line: 81
Warning (12030): Port "q_a" on the entity instantiation of "altsyncram_component" is connected to a signal of width 8. The formal width of the signal in the module is 7.  The extra bits will be left dangling without any fan-out logic. File: C:/Users/jy168/Desktop/vga-example/one_data.v Line: 81
Warning (12020): Port "data_a" on the entity instantiation of "altsyncram_component" is connected to a signal of width 8. The formal width of the signal in the module is 7.  The extra bits will be ignored. File: C:/Users/jy168/Desktop/vga-example/zero_data.v Line: 81
Warning (12030): Port "q_a" on the entity instantiation of "altsyncram_component" is connected to a signal of width 8. The formal width of the signal in the module is 7.  The extra bits will be left dangling without any fan-out logic. File: C:/Users/jy168/Desktop/vga-example/zero_data.v Line: 81
Warning (12020): Port "data_a" on the entity instantiation of "altsyncram_component" is connected to a signal of width 8. The formal width of the signal in the module is 7.  The extra bits will be ignored. File: C:/Users/jy168/Desktop/vga-example/apple_data.v Line: 81
Warning (12030): Port "q_a" on the entity instantiation of "altsyncram_component" is connected to a signal of width 8. The formal width of the signal in the module is 7.  The extra bits will be left dangling without any fan-out logic. File: C:/Users/jy168/Desktop/vga-example/apple_data.v Line: 81
Warning (12020): Port "data_a" on the entity instantiation of "altsyncram_component" is connected to a signal of width 8. The formal width of the signal in the module is 7.  The extra bits will be ignored. File: C:/Users/jy168/Desktop/vga-example/body_data.v Line: 81
Warning (12030): Port "q_a" on the entity instantiation of "altsyncram_component" is connected to a signal of width 8. The formal width of the signal in the module is 7.  The extra bits will be left dangling without any fan-out logic. File: C:/Users/jy168/Desktop/vga-example/body_data.v Line: 81
Warning (12020): Port "data_a" on the entity instantiation of "altsyncram_component" is connected to a signal of width 8. The formal width of the signal in the module is 7.  The extra bits will be ignored. File: C:/Users/jy168/Desktop/vga-example/head_data.v Line: 81
Warning (12030): Port "q_a" on the entity instantiation of "altsyncram_component" is connected to a signal of width 8. The formal width of the signal in the module is 7.  The extra bits will be left dangling without any fan-out logic. File: C:/Users/jy168/Desktop/vga-example/head_data.v Line: 81
Warning (12020): Port "data_a" on the entity instantiation of "altsyncram_component" is connected to a signal of width 8. The formal width of the signal in the module is 7.  The extra bits will be ignored. File: C:/Users/jy168/Desktop/vga-example/img_data.v Line: 81
Warning (12030): Port "q_a" on the entity instantiation of "altsyncram_component" is connected to a signal of width 8. The formal width of the signal in the module is 7.  The extra bits will be left dangling without any fan-out logic. File: C:/Users/jy168/Desktop/vga-example/img_data.v Line: 81
Warning (14284): Synthesized away the following node(s):
    Warning (14285): Synthesized away the following RAM node(s):
        Warning (14320): Synthesized away node "vga_controller:vga_ins|eight_data:eight_data_inst|altsyncram:altsyncram_component|altsyncram_9bb1:auto_generated|q_a[0]" File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_9bb1.tdf Line: 34
        Warning (14320): Synthesized away node "vga_controller:vga_ins|eight_data:eight_data_inst|altsyncram:altsyncram_component|altsyncram_9bb1:auto_generated|q_a[1]" File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_9bb1.tdf Line: 55
        Warning (14320): Synthesized away node "vga_controller:vga_ins|eight_data:eight_data_inst|altsyncram:altsyncram_component|altsyncram_9bb1:auto_generated|q_a[2]" File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_9bb1.tdf Line: 76
        Warning (14320): Synthesized away node "vga_controller:vga_ins|eight_data:eight_data_inst|altsyncram:altsyncram_component|altsyncram_9bb1:auto_generated|q_a[3]" File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_9bb1.tdf Line: 97
        Warning (14320): Synthesized away node "vga_controller:vga_ins|eight_data:eight_data_inst|altsyncram:altsyncram_component|altsyncram_9bb1:auto_generated|q_a[4]" File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_9bb1.tdf Line: 118
        Warning (14320): Synthesized away node "vga_controller:vga_ins|eight_data:eight_data_inst|altsyncram:altsyncram_component|altsyncram_9bb1:auto_generated|q_a[5]" File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_9bb1.tdf Line: 139
        Warning (14320): Synthesized away node "vga_controller:vga_ins|eight_data:eight_data_inst|altsyncram:altsyncram_component|altsyncram_9bb1:auto_generated|q_a[6]" File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_9bb1.tdf Line: 160
        Warning (14320): Synthesized away node "vga_controller:vga_ins|seven_data:seven_data_inst|altsyncram:altsyncram_component|altsyncram_8bb1:auto_generated|q_a[0]" File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_8bb1.tdf Line: 34
        Warning (14320): Synthesized away node "vga_controller:vga_ins|seven_data:seven_data_inst|altsyncram:altsyncram_component|altsyncram_8bb1:auto_generated|q_a[1]" File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_8bb1.tdf Line: 55
        Warning (14320): Synthesized away node "vga_controller:vga_ins|seven_data:seven_data_inst|altsyncram:altsyncram_component|altsyncram_8bb1:auto_generated|q_a[2]" File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_8bb1.tdf Line: 76
        Warning (14320): Synthesized away node "vga_controller:vga_ins|seven_data:seven_data_inst|altsyncram:altsyncram_component|altsyncram_8bb1:auto_generated|q_a[3]" File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_8bb1.tdf Line: 97
        Warning (14320): Synthesized away node "vga_controller:vga_ins|seven_data:seven_data_inst|altsyncram:altsyncram_component|altsyncram_8bb1:auto_generated|q_a[4]" File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_8bb1.tdf Line: 118
        Warning (14320): Synthesized away node "vga_controller:vga_ins|seven_data:seven_data_inst|altsyncram:altsyncram_component|altsyncram_8bb1:auto_generated|q_a[5]" File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_8bb1.tdf Line: 139
        Warning (14320): Synthesized away node "vga_controller:vga_ins|seven_data:seven_data_inst|altsyncram:altsyncram_component|altsyncram_8bb1:auto_generated|q_a[6]" File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_8bb1.tdf Line: 160
        Warning (14320): Synthesized away node "vga_controller:vga_ins|six_data:_data_inst|altsyncram:altsyncram_component|altsyncram_7bb1:auto_generated|q_a[0]" File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_7bb1.tdf Line: 34
        Warning (14320): Synthesized away node "vga_controller:vga_ins|six_data:_data_inst|altsyncram:altsyncram_component|altsyncram_7bb1:auto_generated|q_a[1]" File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_7bb1.tdf Line: 55
        Warning (14320): Synthesized away node "vga_controller:vga_ins|six_data:_data_inst|altsyncram:altsyncram_component|altsyncram_7bb1:auto_generated|q_a[2]" File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_7bb1.tdf Line: 76
        Warning (14320): Synthesized away node "vga_controller:vga_ins|six_data:_data_inst|altsyncram:altsyncram_component|altsyncram_7bb1:auto_generated|q_a[3]" File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_7bb1.tdf Line: 97
        Warning (14320): Synthesized away node "vga_controller:vga_ins|six_data:_data_inst|altsyncram:altsyncram_component|altsyncram_7bb1:auto_generated|q_a[4]" File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_7bb1.tdf Line: 118
        Warning (14320): Synthesized away node "vga_controller:vga_ins|six_data:_data_inst|altsyncram:altsyncram_component|altsyncram_7bb1:auto_generated|q_a[5]" File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_7bb1.tdf Line: 139
        Warning (14320): Synthesized away node "vga_controller:vga_ins|six_data:_data_inst|altsyncram:altsyncram_component|altsyncram_7bb1:auto_generated|q_a[6]" File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_7bb1.tdf Line: 160
        Warning (14320): Synthesized away node "vga_controller:vga_ins|five_data:five_data_inst|altsyncram:altsyncram_component|altsyncram_6bb1:auto_generated|q_a[0]" File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_6bb1.tdf Line: 34
        Warning (14320): Synthesized away node "vga_controller:vga_ins|five_data:five_data_inst|altsyncram:altsyncram_component|altsyncram_6bb1:auto_generated|q_a[1]" File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_6bb1.tdf Line: 55
        Warning (14320): Synthesized away node "vga_controller:vga_ins|five_data:five_data_inst|altsyncram:altsyncram_component|altsyncram_6bb1:auto_generated|q_a[2]" File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_6bb1.tdf Line: 76
        Warning (14320): Synthesized away node "vga_controller:vga_ins|five_data:five_data_inst|altsyncram:altsyncram_component|altsyncram_6bb1:auto_generated|q_a[3]" File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_6bb1.tdf Line: 97
        Warning (14320): Synthesized away node "vga_controller:vga_ins|five_data:five_data_inst|altsyncram:altsyncram_component|altsyncram_6bb1:auto_generated|q_a[4]" File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_6bb1.tdf Line: 118
        Warning (14320): Synthesized away node "vga_controller:vga_ins|five_data:five_data_inst|altsyncram:altsyncram_component|altsyncram_6bb1:auto_generated|q_a[5]" File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_6bb1.tdf Line: 139
        Warning (14320): Synthesized away node "vga_controller:vga_ins|five_data:five_data_inst|altsyncram:altsyncram_component|altsyncram_6bb1:auto_generated|q_a[6]" File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_6bb1.tdf Line: 160
        Warning (14320): Synthesized away node "vga_controller:vga_ins|four_data:four_data_inst|altsyncram:altsyncram_component|altsyncram_5bb1:auto_generated|q_a[0]" File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_5bb1.tdf Line: 34
        Warning (14320): Synthesized away node "vga_controller:vga_ins|four_data:four_data_inst|altsyncram:altsyncram_component|altsyncram_5bb1:auto_generated|q_a[1]" File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_5bb1.tdf Line: 55
        Warning (14320): Synthesized away node "vga_controller:vga_ins|four_data:four_data_inst|altsyncram:altsyncram_component|altsyncram_5bb1:auto_generated|q_a[2]" File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_5bb1.tdf Line: 76
        Warning (14320): Synthesized away node "vga_controller:vga_ins|four_data:four_data_inst|altsyncram:altsyncram_component|altsyncram_5bb1:auto_generated|q_a[3]" File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_5bb1.tdf Line: 97
        Warning (14320): Synthesized away node "vga_controller:vga_ins|four_data:four_data_inst|altsyncram:altsyncram_component|altsyncram_5bb1:auto_generated|q_a[4]" File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_5bb1.tdf Line: 118
        Warning (14320): Synthesized away node "vga_controller:vga_ins|four_data:four_data_inst|altsyncram:altsyncram_component|altsyncram_5bb1:auto_generated|q_a[5]" File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_5bb1.tdf Line: 139
        Warning (14320): Synthesized away node "vga_controller:vga_ins|four_data:four_data_inst|altsyncram:altsyncram_component|altsyncram_5bb1:auto_generated|q_a[6]" File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_5bb1.tdf Line: 160
        Warning (14320): Synthesized away node "vga_controller:vga_ins|three_data:three_data_inst|altsyncram:altsyncram_component|altsyncram_4bb1:auto_generated|q_a[0]" File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_4bb1.tdf Line: 34
        Warning (14320): Synthesized away node "vga_controller:vga_ins|three_data:three_data_inst|altsyncram:altsyncram_component|altsyncram_4bb1:auto_generated|q_a[1]" File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_4bb1.tdf Line: 55
        Warning (14320): Synthesized away node "vga_controller:vga_ins|three_data:three_data_inst|altsyncram:altsyncram_component|altsyncram_4bb1:auto_generated|q_a[2]" File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_4bb1.tdf Line: 76
        Warning (14320): Synthesized away node "vga_controller:vga_ins|three_data:three_data_inst|altsyncram:altsyncram_component|altsyncram_4bb1:auto_generated|q_a[3]" File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_4bb1.tdf Line: 97
        Warning (14320): Synthesized away node "vga_controller:vga_ins|three_data:three_data_inst|altsyncram:altsyncram_component|altsyncram_4bb1:auto_generated|q_a[4]" File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_4bb1.tdf Line: 118
        Warning (14320): Synthesized away node "vga_controller:vga_ins|three_data:three_data_inst|altsyncram:altsyncram_component|altsyncram_4bb1:auto_generated|q_a[5]" File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_4bb1.tdf Line: 139
        Warning (14320): Synthesized away node "vga_controller:vga_ins|three_data:three_data_inst|altsyncram:altsyncram_component|altsyncram_4bb1:auto_generated|q_a[6]" File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_4bb1.tdf Line: 160
        Warning (14320): Synthesized away node "vga_controller:vga_ins|two_data:two_data_inst|altsyncram:altsyncram_component|altsyncram_3bb1:auto_generated|q_a[0]" File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_3bb1.tdf Line: 34
        Warning (14320): Synthesized away node "vga_controller:vga_ins|two_data:two_data_inst|altsyncram:altsyncram_component|altsyncram_3bb1:auto_generated|q_a[1]" File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_3bb1.tdf Line: 55
        Warning (14320): Synthesized away node "vga_controller:vga_ins|two_data:two_data_inst|altsyncram:altsyncram_component|altsyncram_3bb1:auto_generated|q_a[2]" File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_3bb1.tdf Line: 76
        Warning (14320): Synthesized away node "vga_controller:vga_ins|two_data:two_data_inst|altsyncram:altsyncram_component|altsyncram_3bb1:auto_generated|q_a[3]" File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_3bb1.tdf Line: 97
        Warning (14320): Synthesized away node "vga_controller:vga_ins|two_data:two_data_inst|altsyncram:altsyncram_component|altsyncram_3bb1:auto_generated|q_a[4]" File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_3bb1.tdf Line: 118
        Warning (14320): Synthesized away node "vga_controller:vga_ins|two_data:two_data_inst|altsyncram:altsyncram_component|altsyncram_3bb1:auto_generated|q_a[5]" File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_3bb1.tdf Line: 139
        Warning (14320): Synthesized away node "vga_controller:vga_ins|two_data:two_data_inst|altsyncram:altsyncram_component|altsyncram_3bb1:auto_generated|q_a[6]" File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_3bb1.tdf Line: 160
        Warning (14320): Synthesized away node "vga_controller:vga_ins|one_data:one_data_inst|altsyncram:altsyncram_component|altsyncram_2bb1:auto_generated|q_a[0]" File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_2bb1.tdf Line: 34
        Warning (14320): Synthesized away node "vga_controller:vga_ins|one_data:one_data_inst|altsyncram:altsyncram_component|altsyncram_2bb1:auto_generated|q_a[1]" File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_2bb1.tdf Line: 55
        Warning (14320): Synthesized away node "vga_controller:vga_ins|one_data:one_data_inst|altsyncram:altsyncram_component|altsyncram_2bb1:auto_generated|q_a[2]" File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_2bb1.tdf Line: 76
        Warning (14320): Synthesized away node "vga_controller:vga_ins|one_data:one_data_inst|altsyncram:altsyncram_component|altsyncram_2bb1:auto_generated|q_a[3]" File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_2bb1.tdf Line: 97
        Warning (14320): Synthesized away node "vga_controller:vga_ins|one_data:one_data_inst|altsyncram:altsyncram_component|altsyncram_2bb1:auto_generated|q_a[4]" File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_2bb1.tdf Line: 118
        Warning (14320): Synthesized away node "vga_controller:vga_ins|one_data:one_data_inst|altsyncram:altsyncram_component|altsyncram_2bb1:auto_generated|q_a[5]" File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_2bb1.tdf Line: 139
        Warning (14320): Synthesized away node "vga_controller:vga_ins|one_data:one_data_inst|altsyncram:altsyncram_component|altsyncram_2bb1:auto_generated|q_a[6]" File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_2bb1.tdf Line: 160
        Warning (14320): Synthesized away node "vga_controller:vga_ins|zero_data:zero_data_inst|altsyncram:altsyncram_component|altsyncram_1bb1:auto_generated|q_a[0]" File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_1bb1.tdf Line: 34
        Warning (14320): Synthesized away node "vga_controller:vga_ins|zero_data:zero_data_inst|altsyncram:altsyncram_component|altsyncram_1bb1:auto_generated|q_a[1]" File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_1bb1.tdf Line: 55
        Warning (14320): Synthesized away node "vga_controller:vga_ins|zero_data:zero_data_inst|altsyncram:altsyncram_component|altsyncram_1bb1:auto_generated|q_a[2]" File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_1bb1.tdf Line: 76
        Warning (14320): Synthesized away node "vga_controller:vga_ins|zero_data:zero_data_inst|altsyncram:altsyncram_component|altsyncram_1bb1:auto_generated|q_a[3]" File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_1bb1.tdf Line: 97
        Warning (14320): Synthesized away node "vga_controller:vga_ins|zero_data:zero_data_inst|altsyncram:altsyncram_component|altsyncram_1bb1:auto_generated|q_a[4]" File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_1bb1.tdf Line: 118
        Warning (14320): Synthesized away node "vga_controller:vga_ins|zero_data:zero_data_inst|altsyncram:altsyncram_component|altsyncram_1bb1:auto_generated|q_a[5]" File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_1bb1.tdf Line: 139
        Warning (14320): Synthesized away node "vga_controller:vga_ins|zero_data:zero_data_inst|altsyncram:altsyncram_component|altsyncram_1bb1:auto_generated|q_a[6]" File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_1bb1.tdf Line: 160
        Warning (14320): Synthesized away node "vga_controller:vga_ins|lb:lb_data_inst|altsyncram:altsyncram_component|altsyncram_isb1:auto_generated|ram_block1a7" File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_isb1.tdf Line: 196
        Warning (14320): Synthesized away node "vga_controller:vga_ins|lb:lb_data_inst|altsyncram:altsyncram_component|altsyncram_isb1:auto_generated|ram_block1a15" File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_isb1.tdf Line: 372
        Warning (14320): Synthesized away node "vga_controller:vga_ins|lb:lb_data_inst|altsyncram:altsyncram_component|altsyncram_isb1:auto_generated|ram_block1a23" File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_isb1.tdf Line: 548
        Warning (14320): Synthesized away node "vga_controller:vga_ins|lb:lb_data_inst|altsyncram:altsyncram_component|altsyncram_isb1:auto_generated|ram_block1a31" File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_isb1.tdf Line: 724
        Warning (14320): Synthesized away node "vga_controller:vga_ins|lb:lb_data_inst|altsyncram:altsyncram_component|altsyncram_isb1:auto_generated|ram_block1a39" File: C:/Users/jy168/Desktop/vga-example/db/altsyncram_isb1.tdf Line: 900
Warning (14284): Synthesized away the following node(s):
    Warning (14285): Synthesized away the following PLL node(s):
        Warning (14320): Synthesized away node "pll:div|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0]" File: C:/Users/jy168/Desktop/vga-example/db/pll_altpll.v Line: 77
Info (13014): Ignored 2 buffer(s)
    Info (13019): Ignored 2 SOFT buffer(s)
Warning (13046): Tri-state node(s) do not directly drive top-level pin(s)
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegA[31]" into a selector File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 172
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegA[30]" into a selector File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 172
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegA[29]" into a selector File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 172
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegA[28]" into a selector File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 172
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegA[27]" into a selector File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 172
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegA[26]" into a selector File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 172
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegA[25]" into a selector File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 172
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegA[24]" into a selector File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 172
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegA[23]" into a selector File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 172
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegA[22]" into a selector File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 172
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegA[21]" into a selector File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 172
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegA[20]" into a selector File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 172
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegA[19]" into a selector File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 172
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegA[18]" into a selector File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 172
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegA[17]" into a selector File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 172
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegA[16]" into a selector File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 172
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegA[15]" into a selector File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 172
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegA[14]" into a selector File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 172
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegA[13]" into a selector File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 172
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegA[12]" into a selector File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 172
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegA[11]" into a selector File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 172
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegA[10]" into a selector File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 172
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegA[9]" into a selector File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 172
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegA[8]" into a selector File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 172
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegA[7]" into a selector File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 172
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegA[6]" into a selector File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 172
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegA[5]" into a selector File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 172
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegA[4]" into a selector File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 172
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegA[3]" into a selector File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 172
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegA[2]" into a selector File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 172
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegA[1]" into a selector File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 172
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegA[0]" into a selector File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 172
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegB[31]" into a selector File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 172
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegB[30]" into a selector File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 172
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegB[29]" into a selector File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 172
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegB[28]" into a selector File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 172
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegB[27]" into a selector File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 172
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegB[26]" into a selector File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 172
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegB[25]" into a selector File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 172
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegB[24]" into a selector File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 172
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegB[23]" into a selector File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 172
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegB[22]" into a selector File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 172
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegB[21]" into a selector File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 172
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegB[20]" into a selector File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 172
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegB[19]" into a selector File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 172
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegB[18]" into a selector File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 172
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegB[17]" into a selector File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 172
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegB[16]" into a selector File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 172
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegB[15]" into a selector File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 172
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegB[14]" into a selector File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 172
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegB[13]" into a selector File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 172
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegB[12]" into a selector File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 172
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegB[11]" into a selector File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 172
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegB[10]" into a selector File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 172
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegB[9]" into a selector File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 172
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegB[8]" into a selector File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 172
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegB[7]" into a selector File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 172
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegB[6]" into a selector File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 172
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegB[5]" into a selector File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 172
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegB[4]" into a selector File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 172
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegB[3]" into a selector File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 172
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegB[2]" into a selector File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 172
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegB[1]" into a selector File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 172
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegB[0]" into a selector File: C:/Users/jy168/Desktop/vga-example/processor/processor.v Line: 172
Info (278001): Inferred 11 megafunctions from design logic
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "linear_rng:lr1|Mult0" File: C:/Users/jy168/Desktop/vga-example/linear_rng.v Line: 16
    Info (278004): Inferred divider/modulo megafunction ("lpm_divide") from the following logic: "vga_controller:vga_ins|Div0" File: C:/Users/jy168/Desktop/vga-example/vga_controller.v Line: 255
    Info (278004): Inferred divider/modulo megafunction ("lpm_divide") from the following logic: "vga_controller:vga_ins|Mod0" File: C:/Users/jy168/Desktop/vga-example/vga_controller.v Line: 256
    Info (278004): Inferred divider/modulo megafunction ("lpm_divide") from the following logic: "vga_controller:vga_ins|Div2" File: C:/Users/jy168/Desktop/vga-example/vga_controller.v Line: 302
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "vga_controller:vga_ins|Mult1" File: C:/Users/jy168/Desktop/vga-example/vga_controller.v Line: 342
    Info (278004): Inferred divider/modulo megafunction ("lpm_divide") from the following logic: "vga_controller:vga_ins|Div1" File: C:/Users/jy168/Desktop/vga-example/vga_controller.v Line: 301
    Info (278004): Inferred divider/modulo megafunction ("lpm_divide") from the following logic: "vga_controller:vga_ins|Mod4" File: C:/Users/jy168/Desktop/vga-example/vga_controller.v Line: 283
    Info (278004): Inferred divider/modulo megafunction ("lpm_divide") from the following logic: "vga_controller:vga_ins|Mod3" File: C:/Users/jy168/Desktop/vga-example/vga_controller.v Line: 281
    Info (278004): Inferred divider/modulo megafunction ("lpm_divide") from the following logic: "vga_controller:vga_ins|Mod1" File: C:/Users/jy168/Desktop/vga-example/vga_controller.v Line: 278
    Info (278004): Inferred divider/modulo megafunction ("lpm_divide") from the following logic: "vga_controller:vga_ins|Mod2" File: C:/Users/jy168/Desktop/vga-example/vga_controller.v Line: 279
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "vga_controller:vga_ins|Mult0" File: C:/Users/jy168/Desktop/vga-example/vga_controller.v Line: 281
Info (12130): Elaborated megafunction instantiation "linear_rng:lr1|lpm_mult:Mult0" File: C:/Users/jy168/Desktop/vga-example/linear_rng.v Line: 16
Info (12133): Instantiated megafunction "linear_rng:lr1|lpm_mult:Mult0" with the following parameter: File: C:/Users/jy168/Desktop/vga-example/linear_rng.v Line: 16
    Info (12134): Parameter "LPM_WIDTHA" = "8"
    Info (12134): Parameter "LPM_WIDTHB" = "10"
    Info (12134): Parameter "LPM_WIDTHP" = "18"
    Info (12134): Parameter "LPM_WIDTHR" = "18"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "SIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "YES"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "NO"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "6"
Info (12131): Elaborated megafunction instantiation "linear_rng:lr1|lpm_mult:Mult0|multcore:mult_core", which is child of megafunction instantiation "linear_rng:lr1|lpm_mult:Mult0" File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/lpm_mult.tdf Line: 308
Info (12131): Elaborated megafunction instantiation "linear_rng:lr1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder", which is child of megafunction instantiation "linear_rng:lr1|lpm_mult:Mult0" File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/multcore.tdf Line: 228
Info (12131): Elaborated megafunction instantiation "linear_rng:lr1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]", which is child of megafunction instantiation "linear_rng:lr1|lpm_mult:Mult0" File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/mpar_add.tdf Line: 115
Info (12021): Found 1 design units, including 1 entities, in source file db/add_sub_i9h.tdf
    Info (12023): Found entity 1: add_sub_i9h File: C:/Users/jy168/Desktop/vga-example/db/add_sub_i9h.tdf Line: 22
Info (12131): Elaborated megafunction instantiation "linear_rng:lr1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add", which is child of megafunction instantiation "linear_rng:lr1|lpm_mult:Mult0" File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/mpar_add.tdf Line: 138
Info (12131): Elaborated megafunction instantiation "linear_rng:lr1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]", which is child of megafunction instantiation "linear_rng:lr1|lpm_mult:Mult0" File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/mpar_add.tdf Line: 115
Info (12021): Found 1 design units, including 1 entities, in source file db/add_sub_gkh.tdf
    Info (12023): Found entity 1: add_sub_gkh File: C:/Users/jy168/Desktop/vga-example/db/add_sub_gkh.tdf Line: 22
Info (12131): Elaborated megafunction instantiation "linear_rng:lr1|lpm_mult:Mult0|altshift:external_latency_ffs", which is child of megafunction instantiation "linear_rng:lr1|lpm_mult:Mult0" File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/lpm_mult.tdf Line: 351
Info (12130): Elaborated megafunction instantiation "vga_controller:vga_ins|lpm_divide:Div0" File: C:/Users/jy168/Desktop/vga-example/vga_controller.v Line: 255
Info (12133): Instantiated megafunction "vga_controller:vga_ins|lpm_divide:Div0" with the following parameter: File: C:/Users/jy168/Desktop/vga-example/vga_controller.v Line: 255
    Info (12134): Parameter "LPM_WIDTHN" = "19"
    Info (12134): Parameter "LPM_WIDTHD" = "10"
    Info (12134): Parameter "LPM_NREPRESENTATION" = "UNSIGNED"
    Info (12134): Parameter "LPM_DREPRESENTATION" = "UNSIGNED"
Info (12021): Found 1 design units, including 1 entities, in source file db/lpm_divide_ikm.tdf
    Info (12023): Found entity 1: lpm_divide_ikm File: C:/Users/jy168/Desktop/vga-example/db/lpm_divide_ikm.tdf Line: 24
Info (12021): Found 1 design units, including 1 entities, in source file db/sign_div_unsign_anh.tdf
    Info (12023): Found entity 1: sign_div_unsign_anh File: C:/Users/jy168/Desktop/vga-example/db/sign_div_unsign_anh.tdf Line: 24
Info (12021): Found 1 design units, including 1 entities, in source file db/alt_u_div_8af.tdf
    Info (12023): Found entity 1: alt_u_div_8af File: C:/Users/jy168/Desktop/vga-example/db/alt_u_div_8af.tdf Line: 26
Info (12021): Found 1 design units, including 1 entities, in source file db/add_sub_7pc.tdf
    Info (12023): Found entity 1: add_sub_7pc File: C:/Users/jy168/Desktop/vga-example/db/add_sub_7pc.tdf Line: 22
Info (12021): Found 1 design units, including 1 entities, in source file db/add_sub_8pc.tdf
    Info (12023): Found entity 1: add_sub_8pc File: C:/Users/jy168/Desktop/vga-example/db/add_sub_8pc.tdf Line: 22
Info (12130): Elaborated megafunction instantiation "vga_controller:vga_ins|lpm_divide:Mod0" File: C:/Users/jy168/Desktop/vga-example/vga_controller.v Line: 256
Info (12133): Instantiated megafunction "vga_controller:vga_ins|lpm_divide:Mod0" with the following parameter: File: C:/Users/jy168/Desktop/vga-example/vga_controller.v Line: 256
    Info (12134): Parameter "LPM_WIDTHN" = "19"
    Info (12134): Parameter "LPM_WIDTHD" = "10"
    Info (12134): Parameter "LPM_NREPRESENTATION" = "UNSIGNED"
    Info (12134): Parameter "LPM_DREPRESENTATION" = "UNSIGNED"
Info (12021): Found 1 design units, including 1 entities, in source file db/lpm_divide_lcm.tdf
    Info (12023): Found entity 1: lpm_divide_lcm File: C:/Users/jy168/Desktop/vga-example/db/lpm_divide_lcm.tdf Line: 24
Info (12130): Elaborated megafunction instantiation "vga_controller:vga_ins|lpm_divide:Div2" File: C:/Users/jy168/Desktop/vga-example/vga_controller.v Line: 302
Info (12133): Instantiated megafunction "vga_controller:vga_ins|lpm_divide:Div2" with the following parameter: File: C:/Users/jy168/Desktop/vga-example/vga_controller.v Line: 302
    Info (12134): Parameter "LPM_WIDTHN" = "11"
    Info (12134): Parameter "LPM_WIDTHD" = "32"
    Info (12134): Parameter "LPM_NREPRESENTATION" = "SIGNED"
    Info (12134): Parameter "LPM_DREPRESENTATION" = "SIGNED"
    Info (12134): Parameter "LPM_HINT" = "LPM_REMAINDERPOSITIVE=FALSE"
Info (12021): Found 1 design units, including 1 entities, in source file db/lpm_divide_62p.tdf
    Info (12023): Found entity 1: lpm_divide_62p File: C:/Users/jy168/Desktop/vga-example/db/lpm_divide_62p.tdf Line: 24
Info (12021): Found 1 design units, including 1 entities, in source file db/abs_divider_4dg.tdf
    Info (12023): Found entity 1: abs_divider_4dg File: C:/Users/jy168/Desktop/vga-example/db/abs_divider_4dg.tdf Line: 26
Info (12021): Found 1 design units, including 1 entities, in source file db/alt_u_div_6af.tdf
    Info (12023): Found entity 1: alt_u_div_6af File: C:/Users/jy168/Desktop/vga-example/db/alt_u_div_6af.tdf Line: 26
Info (12021): Found 1 design units, including 1 entities, in source file db/lpm_abs_i0a.tdf
    Info (12023): Found entity 1: lpm_abs_i0a File: C:/Users/jy168/Desktop/vga-example/db/lpm_abs_i0a.tdf Line: 24
Info (12130): Elaborated megafunction instantiation "vga_controller:vga_ins|lpm_mult:Mult1" File: C:/Users/jy168/Desktop/vga-example/vga_controller.v Line: 342
Info (12133): Instantiated megafunction "vga_controller:vga_ins|lpm_mult:Mult1" with the following parameter: File: C:/Users/jy168/Desktop/vga-example/vga_controller.v Line: 342
    Info (12134): Parameter "LPM_WIDTHA" = "11"
    Info (12134): Parameter "LPM_WIDTHB" = "8"
    Info (12134): Parameter "LPM_WIDTHP" = "19"
    Info (12134): Parameter "LPM_WIDTHR" = "19"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "SIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "NO"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "YES"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "6"
Info (12131): Elaborated megafunction instantiation "vga_controller:vga_ins|lpm_mult:Mult1|multcore:mult_core", which is child of megafunction instantiation "vga_controller:vga_ins|lpm_mult:Mult1" File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/lpm_mult.tdf Line: 308
Info (12131): Elaborated megafunction instantiation "vga_controller:vga_ins|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder", which is child of megafunction instantiation "vga_controller:vga_ins|lpm_mult:Mult1" File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/multcore.tdf Line: 228
Info (12131): Elaborated megafunction instantiation "vga_controller:vga_ins|lpm_mult:Mult1|altshift:external_latency_ffs", which is child of megafunction instantiation "vga_controller:vga_ins|lpm_mult:Mult1" File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/lpm_mult.tdf Line: 351
Info (12130): Elaborated megafunction instantiation "vga_controller:vga_ins|lpm_divide:Div1" File: C:/Users/jy168/Desktop/vga-example/vga_controller.v Line: 301
Info (12133): Instantiated megafunction "vga_controller:vga_ins|lpm_divide:Div1" with the following parameter: File: C:/Users/jy168/Desktop/vga-example/vga_controller.v Line: 301
    Info (12134): Parameter "LPM_WIDTHN" = "20"
    Info (12134): Parameter "LPM_WIDTHD" = "32"
    Info (12134): Parameter "LPM_NREPRESENTATION" = "SIGNED"
    Info (12134): Parameter "LPM_DREPRESENTATION" = "SIGNED"
    Info (12134): Parameter "LPM_HINT" = "LPM_REMAINDERPOSITIVE=FALSE"
Info (12021): Found 1 design units, including 1 entities, in source file db/lpm_divide_72p.tdf
    Info (12023): Found entity 1: lpm_divide_72p File: C:/Users/jy168/Desktop/vga-example/db/lpm_divide_72p.tdf Line: 24
Info (12130): Elaborated megafunction instantiation "vga_controller:vga_ins|lpm_divide:Mod4" File: C:/Users/jy168/Desktop/vga-example/vga_controller.v Line: 283
Info (12133): Instantiated megafunction "vga_controller:vga_ins|lpm_divide:Mod4" with the following parameter: File: C:/Users/jy168/Desktop/vga-example/vga_controller.v Line: 283
    Info (12134): Parameter "LPM_WIDTHN" = "20"
    Info (12134): Parameter "LPM_WIDTHD" = "7"
    Info (12134): Parameter "LPM_NREPRESENTATION" = "SIGNED"
    Info (12134): Parameter "LPM_DREPRESENTATION" = "SIGNED"
    Info (12134): Parameter "LPM_HINT" = "LPM_REMAINDERPOSITIVE=FALSE"
Info (12021): Found 1 design units, including 1 entities, in source file db/lpm_divide_roo.tdf
    Info (12023): Found entity 1: lpm_divide_roo File: C:/Users/jy168/Desktop/vga-example/db/lpm_divide_roo.tdf Line: 24
Info (12021): Found 1 design units, including 1 entities, in source file db/abs_divider_jbg.tdf
    Info (12023): Found entity 1: abs_divider_jbg File: C:/Users/jy168/Desktop/vga-example/db/abs_divider_jbg.tdf Line: 28
Info (12021): Found 1 design units, including 1 entities, in source file db/alt_u_div_47f.tdf
    Info (12023): Found entity 1: alt_u_div_47f File: C:/Users/jy168/Desktop/vga-example/db/alt_u_div_47f.tdf Line: 26
Info (12021): Found 1 design units, including 1 entities, in source file db/lpm_abs_4v9.tdf
    Info (12023): Found entity 1: lpm_abs_4v9 File: C:/Users/jy168/Desktop/vga-example/db/lpm_abs_4v9.tdf Line: 24
Info (12021): Found 1 design units, including 1 entities, in source file db/lpm_abs_g0a.tdf
    Info (12023): Found entity 1: lpm_abs_g0a File: C:/Users/jy168/Desktop/vga-example/db/lpm_abs_g0a.tdf Line: 24
Info (12130): Elaborated megafunction instantiation "vga_controller:vga_ins|lpm_divide:Mod3" File: C:/Users/jy168/Desktop/vga-example/vga_controller.v Line: 281
Info (12133): Instantiated megafunction "vga_controller:vga_ins|lpm_divide:Mod3" with the following parameter: File: C:/Users/jy168/Desktop/vga-example/vga_controller.v Line: 281
    Info (12134): Parameter "LPM_WIDTHN" = "32"
    Info (12134): Parameter "LPM_WIDTHD" = "17"
    Info (12134): Parameter "LPM_NREPRESENTATION" = "SIGNED"
    Info (12134): Parameter "LPM_DREPRESENTATION" = "SIGNED"
    Info (12134): Parameter "LPM_HINT" = "LPM_REMAINDERPOSITIVE=FALSE"
Info (12021): Found 1 design units, including 1 entities, in source file db/lpm_divide_fqo.tdf
    Info (12023): Found entity 1: lpm_divide_fqo File: C:/Users/jy168/Desktop/vga-example/db/lpm_divide_fqo.tdf Line: 24
Info (12021): Found 1 design units, including 1 entities, in source file db/abs_divider_7dg.tdf
    Info (12023): Found entity 1: abs_divider_7dg File: C:/Users/jy168/Desktop/vga-example/db/abs_divider_7dg.tdf Line: 28
Info (12021): Found 1 design units, including 1 entities, in source file db/alt_u_div_caf.tdf
    Info (12023): Found entity 1: alt_u_div_caf File: C:/Users/jy168/Desktop/vga-example/db/alt_u_div_caf.tdf Line: 26
Info (12021): Found 1 design units, including 1 entities, in source file db/lpm_abs_l0a.tdf
    Info (12023): Found entity 1: lpm_abs_l0a File: C:/Users/jy168/Desktop/vga-example/db/lpm_abs_l0a.tdf Line: 24
Info (12130): Elaborated megafunction instantiation "vga_controller:vga_ins|lpm_divide:Mod1" File: C:/Users/jy168/Desktop/vga-example/vga_controller.v Line: 278
Info (12133): Instantiated megafunction "vga_controller:vga_ins|lpm_divide:Mod1" with the following parameter: File: C:/Users/jy168/Desktop/vga-example/vga_controller.v Line: 278
    Info (12134): Parameter "LPM_WIDTHN" = "11"
    Info (12134): Parameter "LPM_WIDTHD" = "5"
    Info (12134): Parameter "LPM_NREPRESENTATION" = "SIGNED"
    Info (12134): Parameter "LPM_DREPRESENTATION" = "SIGNED"
    Info (12134): Parameter "LPM_HINT" = "LPM_REMAINDERPOSITIVE=FALSE"
Info (12021): Found 1 design units, including 1 entities, in source file db/lpm_divide_poo.tdf
    Info (12023): Found entity 1: lpm_divide_poo File: C:/Users/jy168/Desktop/vga-example/db/lpm_divide_poo.tdf Line: 24
Info (12021): Found 1 design units, including 1 entities, in source file db/abs_divider_hbg.tdf
    Info (12023): Found entity 1: abs_divider_hbg File: C:/Users/jy168/Desktop/vga-example/db/abs_divider_hbg.tdf Line: 28
Info (12021): Found 1 design units, including 1 entities, in source file db/alt_u_div_07f.tdf
    Info (12023): Found entity 1: alt_u_div_07f File: C:/Users/jy168/Desktop/vga-example/db/alt_u_div_07f.tdf Line: 26
Info (12021): Found 1 design units, including 1 entities, in source file db/lpm_abs_2v9.tdf
    Info (12023): Found entity 1: lpm_abs_2v9 File: C:/Users/jy168/Desktop/vga-example/db/lpm_abs_2v9.tdf Line: 24
Info (12021): Found 1 design units, including 1 entities, in source file db/lpm_abs_f0a.tdf
    Info (12023): Found entity 1: lpm_abs_f0a File: C:/Users/jy168/Desktop/vga-example/db/lpm_abs_f0a.tdf Line: 24
Info (12130): Elaborated megafunction instantiation "vga_controller:vga_ins|lpm_divide:Mod2" File: C:/Users/jy168/Desktop/vga-example/vga_controller.v Line: 279
Info (12133): Instantiated megafunction "vga_controller:vga_ins|lpm_divide:Mod2" with the following parameter: File: C:/Users/jy168/Desktop/vga-example/vga_controller.v Line: 279
    Info (12134): Parameter "LPM_WIDTHN" = "20"
    Info (12134): Parameter "LPM_WIDTHD" = "5"
    Info (12134): Parameter "LPM_NREPRESENTATION" = "SIGNED"
    Info (12134): Parameter "LPM_DREPRESENTATION" = "SIGNED"
    Info (12134): Parameter "LPM_HINT" = "LPM_REMAINDERPOSITIVE=FALSE"
Info (12021): Found 1 design units, including 1 entities, in source file db/lpm_divide_qoo.tdf
    Info (12023): Found entity 1: lpm_divide_qoo File: C:/Users/jy168/Desktop/vga-example/db/lpm_divide_qoo.tdf Line: 24
Info (12021): Found 1 design units, including 1 entities, in source file db/abs_divider_ibg.tdf
    Info (12023): Found entity 1: abs_divider_ibg File: C:/Users/jy168/Desktop/vga-example/db/abs_divider_ibg.tdf Line: 28
Info (12021): Found 1 design units, including 1 entities, in source file db/alt_u_div_17f.tdf
    Info (12023): Found entity 1: alt_u_div_17f File: C:/Users/jy168/Desktop/vga-example/db/alt_u_div_17f.tdf Line: 26
Info (12130): Elaborated megafunction instantiation "vga_controller:vga_ins|lpm_mult:Mult0" File: C:/Users/jy168/Desktop/vga-example/vga_controller.v Line: 281
Info (12133): Instantiated megafunction "vga_controller:vga_ins|lpm_mult:Mult0" with the following parameter: File: C:/Users/jy168/Desktop/vga-example/vga_controller.v Line: 281
    Info (12134): Parameter "LPM_WIDTHA" = "20"
    Info (12134): Parameter "LPM_WIDTHB" = "9"
    Info (12134): Parameter "LPM_WIDTHP" = "29"
    Info (12134): Parameter "LPM_WIDTHR" = "29"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "SIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "NO"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "YES"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "5"
Info (12021): Found 1 design units, including 1 entities, in source file db/mult_a8t.tdf
    Info (12023): Found entity 1: mult_a8t File: C:/Users/jy168/Desktop/vga-example/db/mult_a8t.tdf Line: 30
Warning (12241): 2 hierarchies have connectivity warnings - see the Connectivity Checks report folder
Info (13014): Ignored 67 buffer(s)
    Info (13016): Ignored 30 CARRY_SUM buffer(s)
    Info (13019): Ignored 37 SOFT buffer(s)
Info (13000): Registers with preset signals will power-up high File: C:/Users/jy168/Desktop/vga-example/lcd.sv Line: 48
Info (13003): DEV_CLRn pin will set, and not reset, register with preset signal due to NOT Gate Push-Back
Warning (13024): Output pins are stuck at VCC or GND
    Warning (13410): Pin "debug_data_in[0]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 43
    Warning (13410): Pin "debug_data_in[1]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 43
    Warning (13410): Pin "debug_data_in[2]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 43
    Warning (13410): Pin "debug_data_in[3]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 43
    Warning (13410): Pin "debug_data_in[4]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 43
    Warning (13410): Pin "debug_data_in[5]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 43
    Warning (13410): Pin "debug_data_in[6]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 43
    Warning (13410): Pin "debug_data_in[7]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 43
    Warning (13410): Pin "debug_data_in[8]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 43
    Warning (13410): Pin "debug_data_in[9]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 43
    Warning (13410): Pin "debug_data_in[10]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 43
    Warning (13410): Pin "debug_data_in[11]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 43
    Warning (13410): Pin "debug_data_in[12]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 43
    Warning (13410): Pin "debug_data_in[13]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 43
    Warning (13410): Pin "debug_data_in[14]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 43
    Warning (13410): Pin "debug_data_in[15]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 43
    Warning (13410): Pin "debug_data_in[16]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 43
    Warning (13410): Pin "debug_data_in[17]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 43
    Warning (13410): Pin "debug_data_in[18]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 43
    Warning (13410): Pin "debug_data_in[19]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 43
    Warning (13410): Pin "debug_data_in[20]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 43
    Warning (13410): Pin "debug_data_in[21]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 43
    Warning (13410): Pin "debug_data_in[22]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 43
    Warning (13410): Pin "debug_data_in[23]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 43
    Warning (13410): Pin "debug_data_in[24]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 43
    Warning (13410): Pin "debug_data_in[25]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 43
    Warning (13410): Pin "debug_data_in[26]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 43
    Warning (13410): Pin "debug_data_in[27]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 43
    Warning (13410): Pin "debug_data_in[28]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 43
    Warning (13410): Pin "debug_data_in[29]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 43
    Warning (13410): Pin "debug_data_in[30]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 43
    Warning (13410): Pin "debug_data_in[31]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 43
    Warning (13410): Pin "debug_addr[0]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 44
    Warning (13410): Pin "debug_addr[1]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 44
    Warning (13410): Pin "debug_addr[2]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 44
    Warning (13410): Pin "debug_addr[3]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 44
    Warning (13410): Pin "debug_addr[4]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 44
    Warning (13410): Pin "debug_addr[5]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 44
    Warning (13410): Pin "debug_addr[6]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 44
    Warning (13410): Pin "debug_addr[7]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 44
    Warning (13410): Pin "debug_addr[8]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 44
    Warning (13410): Pin "debug_addr[9]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 44
    Warning (13410): Pin "debug_addr[10]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 44
    Warning (13410): Pin "debug_addr[11]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 44
    Warning (13410): Pin "leds[0]" is stuck at VCC File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 41
    Warning (13410): Pin "leds[1]" is stuck at VCC File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 41
    Warning (13410): Pin "leds[2]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 41
    Warning (13410): Pin "leds[3]" is stuck at VCC File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 41
    Warning (13410): Pin "leds[4]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 41
    Warning (13410): Pin "leds[5]" is stuck at VCC File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 41
    Warning (13410): Pin "leds[6]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 41
    Warning (13410): Pin "leds[7]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 41
    Warning (13410): Pin "lcd_rw" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 40
    Warning (13410): Pin "lcd_on" is stuck at VCC File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 40
    Warning (13410): Pin "lcd_blon" is stuck at VCC File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 40
    Warning (13410): Pin "seg3[0]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 42
    Warning (13410): Pin "seg3[1]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 42
    Warning (13410): Pin "seg3[2]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 42
    Warning (13410): Pin "seg3[3]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 42
    Warning (13410): Pin "seg3[4]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 42
    Warning (13410): Pin "seg3[5]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 42
    Warning (13410): Pin "seg3[6]" is stuck at VCC File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 42
    Warning (13410): Pin "seg4[0]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 42
    Warning (13410): Pin "seg4[1]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 42
    Warning (13410): Pin "seg4[2]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 42
    Warning (13410): Pin "seg4[3]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 42
    Warning (13410): Pin "seg4[4]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 42
    Warning (13410): Pin "seg4[5]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 42
    Warning (13410): Pin "seg4[6]" is stuck at VCC File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 42
    Warning (13410): Pin "seg5[0]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 42
    Warning (13410): Pin "seg5[1]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 42
    Warning (13410): Pin "seg5[2]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 42
    Warning (13410): Pin "seg5[3]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 42
    Warning (13410): Pin "seg5[4]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 42
    Warning (13410): Pin "seg5[5]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 42
    Warning (13410): Pin "seg5[6]" is stuck at VCC File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 42
    Warning (13410): Pin "seg6[0]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 42
    Warning (13410): Pin "seg6[1]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 42
    Warning (13410): Pin "seg6[2]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 42
    Warning (13410): Pin "seg6[3]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 42
    Warning (13410): Pin "seg6[4]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 42
    Warning (13410): Pin "seg6[5]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 42
    Warning (13410): Pin "seg6[6]" is stuck at VCC File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 42
    Warning (13410): Pin "seg7[0]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 42
    Warning (13410): Pin "seg7[1]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 42
    Warning (13410): Pin "seg7[2]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 42
    Warning (13410): Pin "seg7[3]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 42
    Warning (13410): Pin "seg7[4]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 42
    Warning (13410): Pin "seg7[5]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 42
    Warning (13410): Pin "seg7[6]" is stuck at VCC File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 42
    Warning (13410): Pin "seg8[0]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 42
    Warning (13410): Pin "seg8[1]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 42
    Warning (13410): Pin "seg8[2]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 42
    Warning (13410): Pin "seg8[3]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 42
    Warning (13410): Pin "seg8[4]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 42
    Warning (13410): Pin "seg8[5]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 42
    Warning (13410): Pin "seg8[6]" is stuck at VCC File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 42
    Warning (13410): Pin "VGA_SYNC" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 28
    Warning (13410): Pin "randomNumOut[10]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 48
    Warning (13410): Pin "randomNumOut[11]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 48
    Warning (13410): Pin "randomNumOut[12]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 48
    Warning (13410): Pin "randomNumOut[13]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 48
    Warning (13410): Pin "randomNumOut[14]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 48
    Warning (13410): Pin "randomNumOut[15]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 48
    Warning (13410): Pin "randomNumOut[16]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 48
    Warning (13410): Pin "randomNumOut[17]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 48
    Warning (13410): Pin "randomNumOut[18]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 48
    Warning (13410): Pin "randomNumOut[19]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 48
    Warning (13410): Pin "randomNumOut[20]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 48
    Warning (13410): Pin "randomNumOut[21]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 48
    Warning (13410): Pin "randomNumOut[22]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 48
    Warning (13410): Pin "randomNumOut[23]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 48
    Warning (13410): Pin "randomNumOut[24]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 48
    Warning (13410): Pin "randomNumOut[25]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 48
    Warning (13410): Pin "randomNumOut[26]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 48
    Warning (13410): Pin "randomNumOut[27]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 48
    Warning (13410): Pin "randomNumOut[28]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 48
    Warning (13410): Pin "randomNumOut[29]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 48
    Warning (13410): Pin "randomNumOut[30]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 48
    Warning (13410): Pin "randomNumOut[31]" is stuck at GND File: C:/Users/jy168/Desktop/vga-example/skeleton.v Line: 48
Info (286030): Timing-Driven Synthesis is running
Info (17049): 21 registers lost all their fanouts during netlist optimizations.
Info (17016): Found the following redundant logic cells in design
    Info (17048): Logic cell "vga_controller:vga_ins|lpm_divide:Div1|lpm_divide_72p:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|op_17~8"
    Info (17048): Logic cell "vga_controller:vga_ins|lpm_divide:Div1|lpm_divide_72p:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|op_17~10"
    Info (17048): Logic cell "vga_controller:vga_ins|lpm_divide:Div1|lpm_divide_72p:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|op_18~14"
    Info (17048): Logic cell "vga_controller:vga_ins|lpm_divide:Div1|lpm_divide_72p:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_27_result_int[0]~56" File: C:/Users/jy168/Desktop/vga-example/db/alt_u_div_6af.tdf Line: 126
    Info (17048): Logic cell "vga_controller:vga_ins|lpm_divide:Div1|lpm_divide_72p:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_28_result_int[0]~58" File: C:/Users/jy168/Desktop/vga-example/db/alt_u_div_6af.tdf Line: 131
    Info (17048): Logic cell "vga_controller:vga_ins|lpm_divide:Div1|lpm_divide_72p:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_29_result_int[0]~60" File: C:/Users/jy168/Desktop/vga-example/db/alt_u_div_6af.tdf Line: 136
    Info (17048): Logic cell "vga_controller:vga_ins|lpm_divide:Mod4|lpm_divide_roo:auto_generated|abs_divider_jbg:divider|alt_u_div_47f:divider|add_sub_19_result_int[0]~0" File: C:/Users/jy168/Desktop/vga-example/db/alt_u_div_47f.tdf Line: 81
    Info (17048): Logic cell "vga_controller:vga_ins|lpm_divide:Mod4|lpm_divide_roo:auto_generated|abs_divider_jbg:divider|alt_u_div_47f:divider|add_sub_15_result_int[2]~12" File: C:/Users/jy168/Desktop/vga-example/db/alt_u_div_47f.tdf Line: 61
    Info (17048): Logic cell "vga_controller:vga_ins|lpm_divide:Mod4|lpm_divide_roo:auto_generated|abs_divider_jbg:divider|alt_u_div_47f:divider|add_sub_15_result_int[1]~14" File: C:/Users/jy168/Desktop/vga-example/db/alt_u_div_47f.tdf Line: 61
    Info (17048): Logic cell "vga_controller:vga_ins|lpm_divide:Mod4|lpm_divide_roo:auto_generated|abs_divider_jbg:divider|alt_u_div_47f:divider|add_sub_15_result_int[0]~16" File: C:/Users/jy168/Desktop/vga-example/db/alt_u_div_47f.tdf Line: 61
    Info (17048): Logic cell "vga_controller:vga_ins|lpm_divide:Mod4|lpm_divide_roo:auto_generated|abs_divider_jbg:divider|alt_u_div_47f:divider|add_sub_16_result_int[0]~16" File: C:/Users/jy168/Desktop/vga-example/db/alt_u_div_47f.tdf Line: 66
    Info (17048): Logic cell "vga_controller:vga_ins|lpm_divide:Mod4|lpm_divide_roo:auto_generated|abs_divider_jbg:divider|alt_u_div_47f:divider|add_sub_18_result_int[0]~14" File: C:/Users/jy168/Desktop/vga-example/db/alt_u_div_47f.tdf Line: 76
    Info (17048): Logic cell "vga_controller:vga_ins|lpm_divide:Mod4|lpm_divide_roo:auto_generated|abs_divider_jbg:divider|alt_u_div_47f:divider|add_sub_17_result_int[0]~16" File: C:/Users/jy168/Desktop/vga-example/db/alt_u_div_47f.tdf Line: 71
    Info (17048): Logic cell "vga_controller:vga_ins|lpm_divide:Mod2|lpm_divide_qoo:auto_generated|abs_divider_ibg:divider|alt_u_div_17f:divider|add_sub_19_result_int[0]~0" File: C:/Users/jy168/Desktop/vga-example/db/alt_u_div_17f.tdf Line: 81
    Info (17048): Logic cell "vga_controller:vga_ins|lpm_divide:Mod2|lpm_divide_qoo:auto_generated|abs_divider_ibg:divider|alt_u_div_17f:divider|op_4~8"
    Info (17048): Logic cell "vga_controller:vga_ins|lpm_divide:Mod2|lpm_divide_qoo:auto_generated|abs_divider_ibg:divider|alt_u_div_17f:divider|op_4~10"
    Info (17048): Logic cell "vga_controller:vga_ins|lpm_divide:Mod2|lpm_divide_qoo:auto_generated|abs_divider_ibg:divider|alt_u_div_17f:divider|add_sub_14_result_int[0]~12" File: C:/Users/jy168/Desktop/vga-example/db/alt_u_div_17f.tdf Line: 56
    Info (17048): Logic cell "vga_controller:vga_ins|lpm_divide:Mod2|lpm_divide_qoo:auto_generated|abs_divider_ibg:divider|alt_u_div_17f:divider|add_sub_15_result_int[0]~12" File: C:/Users/jy168/Desktop/vga-example/db/alt_u_div_17f.tdf Line: 61
    Info (17048): Logic cell "vga_controller:vga_ins|lpm_divide:Mod2|lpm_divide_qoo:auto_generated|abs_divider_ibg:divider|alt_u_div_17f:divider|add_sub_16_result_int[0]~12" File: C:/Users/jy168/Desktop/vga-example/db/alt_u_div_17f.tdf Line: 66
    Info (17048): Logic cell "vga_controller:vga_ins|lpm_divide:Mod2|lpm_divide_qoo:auto_generated|abs_divider_ibg:divider|alt_u_div_17f:divider|add_sub_17_result_int[0]~12" File: C:/Users/jy168/Desktop/vga-example/db/alt_u_div_17f.tdf Line: 71
    Info (17048): Logic cell "vga_controller:vga_ins|lpm_divide:Mod2|lpm_divide_qoo:auto_generated|abs_divider_ibg:divider|alt_u_div_17f:divider|add_sub_18_result_int[0]~12" File: C:/Users/jy168/Desktop/vga-example/db/alt_u_div_17f.tdf Line: 76
Info (144001): Generated suppressed messages file C:/Users/jy168/Desktop/vga-example/output_files/skeleton.map.smsg
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 1 node(s), including 0 DDIO, 1 PLL, 0 transceiver and 0 LCELL
Warning (15897): PLL "VGA_Audio_PLL:p1|altpll:altpll_component|pll" has parameter compensate_clock set to clock0 but port CLK[0] is not connected File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/altpll.tdf Line: 920
Warning (15899): PLL "VGA_Audio_PLL:p1|altpll:altpll_component|pll" has parameters clk0_multiply_by and clk0_divide_by specified but port CLK[0] is not connected File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/altpll.tdf Line: 920
Info (21057): Implemented 9326 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 7 input pins
    Info (21059): Implemented 215 output pins
    Info (21060): Implemented 2 bidirectional pins
    Info (21061): Implemented 8681 logic cells
    Info (21064): Implemented 417 RAM segments
    Info (21065): Implemented 1 PLLs
    Info (21062): Implemented 3 DSP elements
Info: Quartus Prime Analysis & Synthesis was successful. 0 errors, 374 warnings
    Info: Peak virtual memory: 4980 megabytes
    Info: Processing ended: Mon Apr 22 20:06:20 2019
    Info: Elapsed time: 00:00:45
    Info: Total CPU time (on all processors): 00:00:56


+------------------------------------------+
; Analysis & Synthesis Suppressed Messages ;
+------------------------------------------+
The suppressed messages can be found in C:/Users/jy168/Desktop/vga-example/output_files/skeleton.map.smsg.


