TimeQuest Timing Analyzer report for UARTProject
Wed Dec 04 14:46:02 2024
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk'
 13. Slow 1200mV 85C Model Setup: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk'
 14. Slow 1200mV 85C Model Setup: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk'
 15. Slow 1200mV 85C Model Setup: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk'
 16. Slow 1200mV 85C Model Setup: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk'
 17. Slow 1200mV 85C Model Setup: 'BaudRateSel[0]'
 18. Slow 1200mV 85C Model Setup: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk'
 19. Slow 1200mV 85C Model Setup: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk'
 20. Slow 1200mV 85C Model Setup: 'GClock'
 21. Slow 1200mV 85C Model Setup: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk'
 22. Slow 1200mV 85C Model Setup: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk'
 23. Slow 1200mV 85C Model Hold: 'BaudRateSel[0]'
 24. Slow 1200mV 85C Model Hold: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk'
 25. Slow 1200mV 85C Model Hold: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk'
 26. Slow 1200mV 85C Model Hold: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk'
 27. Slow 1200mV 85C Model Hold: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk'
 28. Slow 1200mV 85C Model Hold: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk'
 29. Slow 1200mV 85C Model Hold: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk'
 30. Slow 1200mV 85C Model Hold: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk'
 31. Slow 1200mV 85C Model Hold: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk'
 32. Slow 1200mV 85C Model Hold: 'GClock'
 33. Slow 1200mV 85C Model Hold: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk'
 34. Slow 1200mV 85C Model Recovery: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk'
 35. Slow 1200mV 85C Model Recovery: 'GClock'
 36. Slow 1200mV 85C Model Removal: 'GClock'
 37. Slow 1200mV 85C Model Removal: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk'
 38. Slow 1200mV 85C Model Minimum Pulse Width: 'BaudRateSel[0]'
 39. Slow 1200mV 85C Model Minimum Pulse Width: 'GClock'
 40. Slow 1200mV 85C Model Minimum Pulse Width: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk'
 41. Slow 1200mV 85C Model Minimum Pulse Width: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk'
 42. Slow 1200mV 85C Model Minimum Pulse Width: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk'
 43. Slow 1200mV 85C Model Minimum Pulse Width: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk'
 44. Slow 1200mV 85C Model Minimum Pulse Width: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk'
 45. Slow 1200mV 85C Model Minimum Pulse Width: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk'
 46. Slow 1200mV 85C Model Minimum Pulse Width: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk'
 47. Slow 1200mV 85C Model Minimum Pulse Width: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk'
 48. Slow 1200mV 85C Model Minimum Pulse Width: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk'
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Slow 1200mV 85C Model Metastability Report
 54. Slow 1200mV 0C Model Fmax Summary
 55. Slow 1200mV 0C Model Setup Summary
 56. Slow 1200mV 0C Model Hold Summary
 57. Slow 1200mV 0C Model Recovery Summary
 58. Slow 1200mV 0C Model Removal Summary
 59. Slow 1200mV 0C Model Minimum Pulse Width Summary
 60. Slow 1200mV 0C Model Setup: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk'
 61. Slow 1200mV 0C Model Setup: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk'
 62. Slow 1200mV 0C Model Setup: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk'
 63. Slow 1200mV 0C Model Setup: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk'
 64. Slow 1200mV 0C Model Setup: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk'
 65. Slow 1200mV 0C Model Setup: 'BaudRateSel[0]'
 66. Slow 1200mV 0C Model Setup: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk'
 67. Slow 1200mV 0C Model Setup: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk'
 68. Slow 1200mV 0C Model Setup: 'GClock'
 69. Slow 1200mV 0C Model Setup: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk'
 70. Slow 1200mV 0C Model Setup: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk'
 71. Slow 1200mV 0C Model Hold: 'BaudRateSel[0]'
 72. Slow 1200mV 0C Model Hold: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk'
 73. Slow 1200mV 0C Model Hold: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk'
 74. Slow 1200mV 0C Model Hold: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk'
 75. Slow 1200mV 0C Model Hold: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk'
 76. Slow 1200mV 0C Model Hold: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk'
 77. Slow 1200mV 0C Model Hold: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk'
 78. Slow 1200mV 0C Model Hold: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk'
 79. Slow 1200mV 0C Model Hold: 'GClock'
 80. Slow 1200mV 0C Model Hold: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk'
 81. Slow 1200mV 0C Model Hold: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk'
 82. Slow 1200mV 0C Model Recovery: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk'
 83. Slow 1200mV 0C Model Recovery: 'GClock'
 84. Slow 1200mV 0C Model Removal: 'GClock'
 85. Slow 1200mV 0C Model Removal: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk'
 86. Slow 1200mV 0C Model Minimum Pulse Width: 'BaudRateSel[0]'
 87. Slow 1200mV 0C Model Minimum Pulse Width: 'GClock'
 88. Slow 1200mV 0C Model Minimum Pulse Width: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk'
 89. Slow 1200mV 0C Model Minimum Pulse Width: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk'
 90. Slow 1200mV 0C Model Minimum Pulse Width: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk'
 91. Slow 1200mV 0C Model Minimum Pulse Width: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk'
 92. Slow 1200mV 0C Model Minimum Pulse Width: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk'
 93. Slow 1200mV 0C Model Minimum Pulse Width: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk'
 94. Slow 1200mV 0C Model Minimum Pulse Width: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk'
 95. Slow 1200mV 0C Model Minimum Pulse Width: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk'
 96. Slow 1200mV 0C Model Minimum Pulse Width: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk'
 97. Setup Times
 98. Hold Times
 99. Clock to Output Times
100. Minimum Clock to Output Times
101. Slow 1200mV 0C Model Metastability Report
102. Fast 1200mV 0C Model Setup Summary
103. Fast 1200mV 0C Model Hold Summary
104. Fast 1200mV 0C Model Recovery Summary
105. Fast 1200mV 0C Model Removal Summary
106. Fast 1200mV 0C Model Minimum Pulse Width Summary
107. Fast 1200mV 0C Model Setup: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk'
108. Fast 1200mV 0C Model Setup: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk'
109. Fast 1200mV 0C Model Setup: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk'
110. Fast 1200mV 0C Model Setup: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk'
111. Fast 1200mV 0C Model Setup: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk'
112. Fast 1200mV 0C Model Setup: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk'
113. Fast 1200mV 0C Model Setup: 'BaudRateSel[0]'
114. Fast 1200mV 0C Model Setup: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk'
115. Fast 1200mV 0C Model Setup: 'GClock'
116. Fast 1200mV 0C Model Setup: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk'
117. Fast 1200mV 0C Model Setup: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk'
118. Fast 1200mV 0C Model Hold: 'BaudRateSel[0]'
119. Fast 1200mV 0C Model Hold: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk'
120. Fast 1200mV 0C Model Hold: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk'
121. Fast 1200mV 0C Model Hold: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk'
122. Fast 1200mV 0C Model Hold: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk'
123. Fast 1200mV 0C Model Hold: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk'
124. Fast 1200mV 0C Model Hold: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk'
125. Fast 1200mV 0C Model Hold: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk'
126. Fast 1200mV 0C Model Hold: 'GClock'
127. Fast 1200mV 0C Model Hold: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk'
128. Fast 1200mV 0C Model Hold: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk'
129. Fast 1200mV 0C Model Recovery: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk'
130. Fast 1200mV 0C Model Recovery: 'GClock'
131. Fast 1200mV 0C Model Removal: 'GClock'
132. Fast 1200mV 0C Model Removal: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk'
133. Fast 1200mV 0C Model Minimum Pulse Width: 'BaudRateSel[0]'
134. Fast 1200mV 0C Model Minimum Pulse Width: 'GClock'
135. Fast 1200mV 0C Model Minimum Pulse Width: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk'
136. Fast 1200mV 0C Model Minimum Pulse Width: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk'
137. Fast 1200mV 0C Model Minimum Pulse Width: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk'
138. Fast 1200mV 0C Model Minimum Pulse Width: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk'
139. Fast 1200mV 0C Model Minimum Pulse Width: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk'
140. Fast 1200mV 0C Model Minimum Pulse Width: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk'
141. Fast 1200mV 0C Model Minimum Pulse Width: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk'
142. Fast 1200mV 0C Model Minimum Pulse Width: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk'
143. Fast 1200mV 0C Model Minimum Pulse Width: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk'
144. Setup Times
145. Hold Times
146. Clock to Output Times
147. Minimum Clock to Output Times
148. Fast 1200mV 0C Model Metastability Report
149. Multicorner Timing Analysis Summary
150. Setup Times
151. Hold Times
152. Clock to Output Times
153. Minimum Clock to Output Times
154. Board Trace Model Assignments
155. Input Transition Times
156. Signal Integrity Metrics (Slow 1200mv 0c Model)
157. Signal Integrity Metrics (Slow 1200mv 85c Model)
158. Signal Integrity Metrics (Fast 1200mv 0c Model)
159. Setup Transfers
160. Hold Transfers
161. Recovery Transfers
162. Removal Transfers
163. Report TCCS
164. Report RSKM
165. Unconstrained Paths
166. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; UARTProject                                        ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE115F29C7                                      ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 20          ;
; Maximum allowed            ; 14          ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 14          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-14        ; < 0.1%      ;
;     Processors 15-20       ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                                             ;
+------------------------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------------------------------------------------------------+
; Clock Name                                                                               ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                                                                      ;
+------------------------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------------------------------------------------------------+
; BaudRateSel[0]                                                                           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { BaudRateSel[0] }                                                                           ;
; GClock                                                                                   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { GClock }                                                                                   ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk } ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk } ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk } ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk } ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk } ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk } ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk }                      ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk                     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk }                     ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk }                  ;
+------------------------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                                                                                      ;
+------------+-----------------+------------------------------------------------------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                                                               ; Note                                                          ;
+------------+-----------------+------------------------------------------------------------------------------------------+---------------------------------------------------------------+
; 104.12 MHz ; 104.12 MHz      ; BaudRateSel[0]                                                                           ;                                                               ;
; 362.06 MHz ; 250.0 MHz       ; GClock                                                                                   ; limit due to minimum period restriction (max I/O toggle rate) ;
; 419.82 MHz ; 419.82 MHz      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ;                                                               ;
; 661.81 MHz ; 437.64 MHz      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; limit due to minimum period restriction (tmin)                ;
; 661.81 MHz ; 437.64 MHz      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; limit due to minimum period restriction (tmin)                ;
; 661.81 MHz ; 437.64 MHz      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; limit due to minimum period restriction (tmin)                ;
; 661.81 MHz ; 437.64 MHz      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; limit due to minimum period restriction (tmin)                ;
; 661.81 MHz ; 437.64 MHz      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; limit due to minimum period restriction (tmin)                ;
; 661.81 MHz ; 437.64 MHz      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; limit due to minimum period restriction (tmin)                ;
; 661.81 MHz ; 437.64 MHz      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; limit due to minimum period restriction (tmin)                ;
; 804.51 MHz ; 437.64 MHz      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk                     ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+------------------------------------------------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                                                               ;
+------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                    ; Slack  ; End Point TNS ;
+------------------------------------------------------------------------------------------+--------+---------------+
; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; -8.957 ; -34.948       ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; -8.218 ; -32.155       ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; -6.421 ; -24.969       ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; -5.745 ; -22.100       ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; -5.042 ; -19.288       ;
; BaudRateSel[0]                                                                           ; -4.995 ; -18.861       ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; -4.668 ; -17.792       ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; -3.886 ; -14.425       ;
; GClock                                                                                   ; -1.762 ; -14.657       ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; -1.382 ; -17.989       ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk                     ; -0.243 ; -0.243        ;
+------------------------------------------------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                                                                ;
+------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                    ; Slack  ; End Point TNS ;
+------------------------------------------------------------------------------------------+--------+---------------+
; BaudRateSel[0]                                                                           ; -8.535 ; -29.719       ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; -6.062 ; -21.393       ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; -5.211 ; -18.412       ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; -4.847 ; -16.849       ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; -4.111 ; -14.131       ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; -3.385 ; -11.071       ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; -1.537 ; -3.781        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; -0.794 ; -1.487        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk                     ; -0.289 ; -0.289        ;
; GClock                                                                                   ; -0.238 ; -0.238        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; 0.404  ; 0.000         ;
+------------------------------------------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary                                                       ;
+---------------------------------------------------------------------+--------+---------------+
; Clock                                                               ; Slack  ; End Point TNS ;
+---------------------------------------------------------------------+--------+---------------+
; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; -1.126 ; -6.198        ;
; GClock                                                              ; -0.417 ; -1.668        ;
+---------------------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary                                                       ;
+---------------------------------------------------------------------+-------+---------------+
; Clock                                                               ; Slack ; End Point TNS ;
+---------------------------------------------------------------------+-------+---------------+
; GClock                                                              ; 0.947 ; 0.000         ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.365 ; 0.000         ;
+---------------------------------------------------------------------+-------+---------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                                                                 ;
+------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                    ; Slack  ; End Point TNS ;
+------------------------------------------------------------------------------------------+--------+---------------+
; BaudRateSel[0]                                                                           ; -4.296 ; -151.426      ;
; GClock                                                                                   ; -3.000 ; -23.560       ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; -1.285 ; -32.125       ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; -1.285 ; -7.710        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; -1.285 ; -7.710        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; -1.285 ; -7.710        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; -1.285 ; -7.710        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; -1.285 ; -7.710        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; -1.285 ; -7.710        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; -1.285 ; -7.710        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk                     ; -1.285 ; -2.570        ;
+------------------------------------------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk'                                                                                                                                                                                                                                                                                                         ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                  ; To Node                                                                                    ; Launch Clock                                                                             ; Latch Clock                                                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+------------+------------+
; -8.957 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.500        ; -8.016     ; 1.429      ;
; -8.853 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.500        ; -8.016     ; 1.325      ;
; -8.764 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.500        ; -8.016     ; 1.236      ;
; -8.705 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.500        ; -8.016     ; 1.177      ;
; -8.695 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.500        ; -8.016     ; 1.167      ;
; -8.695 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.500        ; -8.016     ; 1.167      ;
; -8.293 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.500        ; -8.016     ; 0.765      ;
; -8.293 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.500        ; -8.016     ; 0.765      ;
; -8.293 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.500        ; -8.016     ; 0.765      ;
; -6.513 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -6.072     ; 1.429      ;
; -6.409 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -6.072     ; 1.325      ;
; -6.320 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -6.072     ; 1.236      ;
; -6.261 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -6.072     ; 1.177      ;
; -6.251 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -6.072     ; 1.167      ;
; -6.251 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -6.072     ; 1.167      ;
; -6.006 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -5.575     ; 1.429      ;
; -5.902 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -5.575     ; 1.325      ;
; -5.849 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -6.072     ; 0.765      ;
; -5.849 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -6.072     ; 0.765      ;
; -5.849 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -6.072     ; 0.765      ;
; -5.813 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -5.575     ; 1.236      ;
; -5.754 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -5.575     ; 1.177      ;
; -5.744 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -5.575     ; 1.167      ;
; -5.744 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -5.575     ; 1.167      ;
; -5.342 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -5.575     ; 0.765      ;
; -5.342 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -5.575     ; 0.765      ;
; -5.342 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -5.575     ; 0.765      ;
; -5.155 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -4.724     ; 1.429      ;
; -5.051 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -4.724     ; 1.325      ;
; -4.962 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -4.724     ; 1.236      ;
; -4.903 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -4.724     ; 1.177      ;
; -4.893 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -4.724     ; 1.167      ;
; -4.893 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -4.724     ; 1.167      ;
; -4.791 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -4.360     ; 1.429      ;
; -4.687 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -4.360     ; 1.325      ;
; -4.598 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -4.360     ; 1.236      ;
; -4.539 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -4.360     ; 1.177      ;
; -4.529 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -4.360     ; 1.167      ;
; -4.529 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -4.360     ; 1.167      ;
; -4.491 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -4.724     ; 0.765      ;
; -4.491 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -4.724     ; 0.765      ;
; -4.491 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -4.724     ; 0.765      ;
; -4.127 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -4.360     ; 0.765      ;
; -4.127 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -4.360     ; 0.765      ;
; -4.127 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -4.360     ; 0.765      ;
; -4.055 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -3.624     ; 1.429      ;
; -3.951 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -3.624     ; 1.325      ;
; -3.862 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -3.624     ; 1.236      ;
; -3.803 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -3.624     ; 1.177      ;
; -3.793 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -3.624     ; 1.167      ;
; -3.793 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -3.624     ; 1.167      ;
; -3.391 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -3.624     ; 0.765      ;
; -3.391 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -3.624     ; 0.765      ;
; -3.391 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -3.624     ; 0.765      ;
; -3.329 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -2.898     ; 1.429      ;
; -3.225 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -2.898     ; 1.325      ;
; -3.136 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -2.898     ; 1.236      ;
; -3.077 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -2.898     ; 1.177      ;
; -3.067 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -2.898     ; 1.167      ;
; -3.067 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -2.898     ; 1.167      ;
; -2.665 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -2.898     ; 0.765      ;
; -2.665 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -2.898     ; 0.765      ;
; -2.665 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -2.898     ; 0.765      ;
; -1.481 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -1.050     ; 1.429      ;
; -1.377 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -1.050     ; 1.325      ;
; -1.288 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -1.050     ; 1.236      ;
; -1.229 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -1.050     ; 1.177      ;
; -1.219 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -1.050     ; 1.167      ;
; -1.219 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -1.050     ; 1.167      ;
; -0.817 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -1.050     ; 0.765      ;
; -0.817 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -1.050     ; 0.765      ;
; -0.817 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -1.050     ; 0.765      ;
; -0.511 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -0.080     ; 1.429      ;
; -0.407 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -0.080     ; 1.325      ;
; -0.318 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -0.080     ; 1.236      ;
; -0.259 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -0.080     ; 1.177      ;
; -0.249 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -0.080     ; 1.167      ;
; -0.249 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -0.080     ; 1.167      ;
; -0.239 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -0.080     ; 1.157      ;
; 0.153  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -0.080     ; 0.765      ;
; 0.153  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -0.080     ; 0.765      ;
; 0.153  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -0.080     ; 0.765      ;
; 0.153  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -0.080     ; 0.765      ;
; 0.502  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.500        ; 4.463      ; 4.691      ;
; 0.579  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.500        ; 4.339      ; 4.490      ;
; 1.014  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; 4.463      ; 4.679      ;
; 1.191  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; 4.339      ; 4.378      ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk'                                                                                                                                                                                                                                                                                                         ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                  ; To Node                                                                                    ; Launch Clock                                                                             ; Latch Clock                                                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+
; -8.218 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.500        ; -7.277     ; 1.429      ;
; -8.114 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.500        ; -7.277     ; 1.325      ;
; -8.025 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.500        ; -7.277     ; 1.236      ;
; -7.966 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.500        ; -7.277     ; 1.177      ;
; -7.956 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.500        ; -7.277     ; 1.167      ;
; -7.956 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.500        ; -7.277     ; 1.167      ;
; -7.554 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.500        ; -7.277     ; 0.765      ;
; -7.554 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.500        ; -7.277     ; 0.765      ;
; -7.554 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.500        ; -7.277     ; 0.765      ;
; -5.774 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -5.333     ; 1.429      ;
; -5.670 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -5.333     ; 1.325      ;
; -5.581 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -5.333     ; 1.236      ;
; -5.522 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -5.333     ; 1.177      ;
; -5.512 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -5.333     ; 1.167      ;
; -5.512 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -5.333     ; 1.167      ;
; -5.267 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -4.836     ; 1.429      ;
; -5.163 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -4.836     ; 1.325      ;
; -5.110 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -5.333     ; 0.765      ;
; -5.110 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -5.333     ; 0.765      ;
; -5.110 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -5.333     ; 0.765      ;
; -5.074 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -4.836     ; 1.236      ;
; -5.015 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -4.836     ; 1.177      ;
; -5.005 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -4.836     ; 1.167      ;
; -5.005 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -4.836     ; 1.167      ;
; -4.603 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -4.836     ; 0.765      ;
; -4.603 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -4.836     ; 0.765      ;
; -4.603 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -4.836     ; 0.765      ;
; -4.416 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -3.985     ; 1.429      ;
; -4.312 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -3.985     ; 1.325      ;
; -4.223 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -3.985     ; 1.236      ;
; -4.164 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -3.985     ; 1.177      ;
; -4.154 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -3.985     ; 1.167      ;
; -4.154 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -3.985     ; 1.167      ;
; -4.052 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -3.621     ; 1.429      ;
; -3.948 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -3.621     ; 1.325      ;
; -3.859 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -3.621     ; 1.236      ;
; -3.800 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -3.621     ; 1.177      ;
; -3.790 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -3.621     ; 1.167      ;
; -3.790 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -3.621     ; 1.167      ;
; -3.752 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -3.985     ; 0.765      ;
; -3.752 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -3.985     ; 0.765      ;
; -3.752 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -3.985     ; 0.765      ;
; -3.388 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -3.621     ; 0.765      ;
; -3.388 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -3.621     ; 0.765      ;
; -3.388 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -3.621     ; 0.765      ;
; -3.316 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -2.885     ; 1.429      ;
; -3.212 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -2.885     ; 1.325      ;
; -3.123 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -2.885     ; 1.236      ;
; -3.064 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -2.885     ; 1.177      ;
; -3.054 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -2.885     ; 1.167      ;
; -3.054 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -2.885     ; 1.167      ;
; -2.652 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -2.885     ; 0.765      ;
; -2.652 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -2.885     ; 0.765      ;
; -2.652 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -2.885     ; 0.765      ;
; -2.590 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -2.159     ; 1.429      ;
; -2.486 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -2.159     ; 1.325      ;
; -2.397 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -2.159     ; 1.236      ;
; -2.338 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -2.159     ; 1.177      ;
; -2.328 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -2.159     ; 1.167      ;
; -2.328 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -2.159     ; 1.167      ;
; -1.926 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -2.159     ; 0.765      ;
; -1.926 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -2.159     ; 0.765      ;
; -1.926 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -2.159     ; 0.765      ;
; -0.511 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -0.080     ; 1.429      ;
; -0.407 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -0.080     ; 1.325      ;
; -0.402 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -0.080     ; 1.320      ;
; -0.318 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -0.080     ; 1.236      ;
; -0.259 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -0.080     ; 1.177      ;
; -0.249 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -0.080     ; 1.167      ;
; -0.249 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -0.080     ; 1.167      ;
; 0.102  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; 0.533      ; 1.429      ;
; 0.153  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -0.080     ; 0.765      ;
; 0.153  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -0.080     ; 0.765      ;
; 0.153  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -0.080     ; 0.765      ;
; 0.153  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -0.080     ; 0.765      ;
; 0.206  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; 0.533      ; 1.325      ;
; 0.295  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; 0.533      ; 1.236      ;
; 0.354  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; 0.533      ; 1.177      ;
; 0.364  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; 0.533      ; 1.167      ;
; 0.364  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; 0.533      ; 1.167      ;
; 0.366  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.500        ; 4.050      ; 4.414      ;
; 0.766  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; 0.533      ; 0.765      ;
; 0.766  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; 0.533      ; 0.765      ;
; 0.766  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; 0.533      ; 0.765      ;
; 0.918  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; 4.050      ; 4.362      ;
; 1.241  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.500        ; 5.202      ; 4.691      ;
; 1.753  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; 5.202      ; 4.679      ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk'                                                                                                                                                                                                                                                                                                         ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                  ; To Node                                                                                    ; Launch Clock                                                                             ; Latch Clock                                                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+
; -6.421 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.500        ; -5.480     ; 1.429      ;
; -6.317 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.500        ; -5.480     ; 1.325      ;
; -6.228 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.500        ; -5.480     ; 1.236      ;
; -6.169 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.500        ; -5.480     ; 1.177      ;
; -6.159 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.500        ; -5.480     ; 1.167      ;
; -6.159 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.500        ; -5.480     ; 1.167      ;
; -5.757 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.500        ; -5.480     ; 0.765      ;
; -5.757 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.500        ; -5.480     ; 0.765      ;
; -5.757 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.500        ; -5.480     ; 0.765      ;
; -3.977 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -3.536     ; 1.429      ;
; -3.873 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -3.536     ; 1.325      ;
; -3.784 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -3.536     ; 1.236      ;
; -3.725 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -3.536     ; 1.177      ;
; -3.715 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -3.536     ; 1.167      ;
; -3.715 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -3.536     ; 1.167      ;
; -3.470 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -3.039     ; 1.429      ;
; -3.366 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -3.039     ; 1.325      ;
; -3.313 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -3.536     ; 0.765      ;
; -3.313 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -3.536     ; 0.765      ;
; -3.313 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -3.536     ; 0.765      ;
; -3.277 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -3.039     ; 1.236      ;
; -3.218 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -3.039     ; 1.177      ;
; -3.208 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -3.039     ; 1.167      ;
; -3.208 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -3.039     ; 1.167      ;
; -2.806 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -3.039     ; 0.765      ;
; -2.806 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -3.039     ; 0.765      ;
; -2.806 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -3.039     ; 0.765      ;
; -2.619 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -2.188     ; 1.429      ;
; -2.515 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -2.188     ; 1.325      ;
; -2.426 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -2.188     ; 1.236      ;
; -2.367 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -2.188     ; 1.177      ;
; -2.357 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -2.188     ; 1.167      ;
; -2.357 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -2.188     ; 1.167      ;
; -2.255 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -1.824     ; 1.429      ;
; -2.151 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -1.824     ; 1.325      ;
; -2.062 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -1.824     ; 1.236      ;
; -2.003 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -1.824     ; 1.177      ;
; -1.993 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -1.824     ; 1.167      ;
; -1.993 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -1.824     ; 1.167      ;
; -1.955 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -2.188     ; 0.765      ;
; -1.955 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -2.188     ; 0.765      ;
; -1.955 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -2.188     ; 0.765      ;
; -1.591 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -1.824     ; 0.765      ;
; -1.591 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -1.824     ; 0.765      ;
; -1.591 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -1.824     ; 0.765      ;
; -1.519 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -1.088     ; 1.429      ;
; -1.415 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -1.088     ; 1.325      ;
; -1.326 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -1.088     ; 1.236      ;
; -1.267 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -1.088     ; 1.177      ;
; -1.257 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -1.088     ; 1.167      ;
; -1.257 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -1.088     ; 1.167      ;
; -0.855 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -1.088     ; 0.765      ;
; -0.855 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -1.088     ; 0.765      ;
; -0.855 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -1.088     ; 0.765      ;
; -0.511 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -0.080     ; 1.429      ;
; -0.407 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -0.080     ; 1.325      ;
; -0.404 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -0.080     ; 1.322      ;
; -0.318 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -0.080     ; 1.236      ;
; -0.259 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -0.080     ; 1.177      ;
; -0.249 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -0.080     ; 1.167      ;
; -0.249 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -0.080     ; 1.167      ;
; 0.153  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -0.080     ; 0.765      ;
; 0.153  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -0.080     ; 0.765      ;
; 0.153  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -0.080     ; 0.765      ;
; 0.153  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -0.080     ; 0.765      ;
; 0.358  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.500        ; 3.017      ; 3.389      ;
; 0.901  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; 3.017      ; 3.346      ;
; 1.055  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; 1.486      ; 1.429      ;
; 1.159  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; 1.486      ; 1.325      ;
; 1.248  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; 1.486      ; 1.236      ;
; 1.307  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; 1.486      ; 1.177      ;
; 1.317  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; 1.486      ; 1.167      ;
; 1.317  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; 1.486      ; 1.167      ;
; 1.719  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; 1.486      ; 0.765      ;
; 1.719  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; 1.486      ; 0.765      ;
; 1.719  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; 1.486      ; 0.765      ;
; 1.899  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; 2.330      ; 1.429      ;
; 2.003  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; 2.330      ; 1.325      ;
; 2.092  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; 2.330      ; 1.236      ;
; 2.151  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; 2.330      ; 1.177      ;
; 2.161  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; 2.330      ; 1.167      ;
; 2.161  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; 2.330      ; 1.167      ;
; 2.563  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; 2.330      ; 0.765      ;
; 2.563  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; 2.330      ; 0.765      ;
; 2.563  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; 2.330      ; 0.765      ;
; 3.038  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.500        ; 6.999      ; 4.691      ;
; 3.550  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; 6.999      ; 4.679      ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk'                                                                                                                                                                                                                                                                                                         ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                  ; To Node                                                                                    ; Launch Clock                                                                             ; Latch Clock                                                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+
; -5.745 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.500        ; -4.804     ; 1.429      ;
; -5.641 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.500        ; -4.804     ; 1.325      ;
; -5.552 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.500        ; -4.804     ; 1.236      ;
; -5.493 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.500        ; -4.804     ; 1.177      ;
; -5.483 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.500        ; -4.804     ; 1.167      ;
; -5.483 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.500        ; -4.804     ; 1.167      ;
; -5.081 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.500        ; -4.804     ; 0.765      ;
; -5.081 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.500        ; -4.804     ; 0.765      ;
; -5.081 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.500        ; -4.804     ; 0.765      ;
; -3.301 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -2.860     ; 1.429      ;
; -3.197 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -2.860     ; 1.325      ;
; -3.108 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -2.860     ; 1.236      ;
; -3.049 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -2.860     ; 1.177      ;
; -3.039 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -2.860     ; 1.167      ;
; -3.039 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -2.860     ; 1.167      ;
; -2.794 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -2.363     ; 1.429      ;
; -2.690 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -2.363     ; 1.325      ;
; -2.637 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -2.860     ; 0.765      ;
; -2.637 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -2.860     ; 0.765      ;
; -2.637 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -2.860     ; 0.765      ;
; -2.601 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -2.363     ; 1.236      ;
; -2.542 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -2.363     ; 1.177      ;
; -2.532 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -2.363     ; 1.167      ;
; -2.532 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -2.363     ; 1.167      ;
; -2.130 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -2.363     ; 0.765      ;
; -2.130 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -2.363     ; 0.765      ;
; -2.130 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -2.363     ; 0.765      ;
; -1.943 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -1.512     ; 1.429      ;
; -1.839 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -1.512     ; 1.325      ;
; -1.750 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -1.512     ; 1.236      ;
; -1.691 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -1.512     ; 1.177      ;
; -1.681 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -1.512     ; 1.167      ;
; -1.681 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -1.512     ; 1.167      ;
; -1.579 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -1.148     ; 1.429      ;
; -1.475 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -1.148     ; 1.325      ;
; -1.386 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -1.148     ; 1.236      ;
; -1.327 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -1.148     ; 1.177      ;
; -1.317 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -1.148     ; 1.167      ;
; -1.317 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -1.148     ; 1.167      ;
; -1.279 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -1.512     ; 0.765      ;
; -1.279 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -1.512     ; 0.765      ;
; -1.279 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -1.512     ; 0.765      ;
; -0.915 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -1.148     ; 0.765      ;
; -0.915 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -1.148     ; 0.765      ;
; -0.915 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -1.148     ; 0.765      ;
; -0.511 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -0.080     ; 1.429      ;
; -0.407 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -0.080     ; 1.325      ;
; -0.318 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -0.080     ; 1.236      ;
; -0.259 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -0.080     ; 1.177      ;
; -0.249 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -0.080     ; 1.167      ;
; -0.249 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -0.080     ; 1.167      ;
; -0.239 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -0.081     ; 1.156      ;
; -0.117 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; 0.314      ; 1.429      ;
; -0.013 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; 0.314      ; 1.325      ;
; 0.076  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; 0.314      ; 1.236      ;
; 0.135  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; 0.314      ; 1.177      ;
; 0.145  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; 0.314      ; 1.167      ;
; 0.145  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; 0.314      ; 1.167      ;
; 0.152  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -0.081     ; 0.765      ;
; 0.153  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -0.080     ; 0.765      ;
; 0.153  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -0.080     ; 0.765      ;
; 0.153  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -0.080     ; 0.765      ;
; 0.422  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.500        ; 3.007      ; 3.315      ;
; 0.547  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; 0.314      ; 0.765      ;
; 0.547  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; 0.314      ; 0.765      ;
; 0.547  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; 0.314      ; 0.765      ;
; 1.000  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; 3.007      ; 3.237      ;
; 1.731  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; 2.162      ; 1.429      ;
; 1.835  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; 2.162      ; 1.325      ;
; 1.924  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; 2.162      ; 1.236      ;
; 1.983  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; 2.162      ; 1.177      ;
; 1.993  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; 2.162      ; 1.167      ;
; 1.993  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; 2.162      ; 1.167      ;
; 2.395  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; 2.162      ; 0.765      ;
; 2.395  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; 2.162      ; 0.765      ;
; 2.395  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; 2.162      ; 0.765      ;
; 2.575  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; 3.006      ; 1.429      ;
; 2.679  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; 3.006      ; 1.325      ;
; 2.768  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; 3.006      ; 1.236      ;
; 2.827  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; 3.006      ; 1.177      ;
; 2.837  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; 3.006      ; 1.167      ;
; 2.837  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; 3.006      ; 1.167      ;
; 3.239  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; 3.006      ; 0.765      ;
; 3.239  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; 3.006      ; 0.765      ;
; 3.239  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; 3.006      ; 0.765      ;
; 3.714  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.500        ; 7.675      ; 4.691      ;
; 4.226  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; 7.675      ; 4.679      ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk'                                                                                                                                                                                                                                                                                                         ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                  ; To Node                                                                                    ; Launch Clock                                                                             ; Latch Clock                                                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+
; -5.042 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.500        ; -4.101     ; 1.429      ;
; -4.938 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.500        ; -4.101     ; 1.325      ;
; -4.849 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.500        ; -4.101     ; 1.236      ;
; -4.790 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.500        ; -4.101     ; 1.177      ;
; -4.780 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.500        ; -4.101     ; 1.167      ;
; -4.780 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.500        ; -4.101     ; 1.167      ;
; -4.378 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.500        ; -4.101     ; 0.765      ;
; -4.378 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.500        ; -4.101     ; 0.765      ;
; -4.378 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.500        ; -4.101     ; 0.765      ;
; -2.598 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -2.157     ; 1.429      ;
; -2.494 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -2.157     ; 1.325      ;
; -2.405 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -2.157     ; 1.236      ;
; -2.346 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -2.157     ; 1.177      ;
; -2.336 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -2.157     ; 1.167      ;
; -2.336 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -2.157     ; 1.167      ;
; -2.091 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -1.660     ; 1.429      ;
; -1.987 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -1.660     ; 1.325      ;
; -1.934 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -2.157     ; 0.765      ;
; -1.934 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -2.157     ; 0.765      ;
; -1.934 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -2.157     ; 0.765      ;
; -1.898 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -1.660     ; 1.236      ;
; -1.839 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -1.660     ; 1.177      ;
; -1.829 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -1.660     ; 1.167      ;
; -1.829 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -1.660     ; 1.167      ;
; -1.427 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -1.660     ; 0.765      ;
; -1.427 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -1.660     ; 0.765      ;
; -1.427 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -1.660     ; 0.765      ;
; -1.240 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -0.809     ; 1.429      ;
; -1.136 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -0.809     ; 1.325      ;
; -1.047 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -0.809     ; 1.236      ;
; -0.988 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -0.809     ; 1.177      ;
; -0.978 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -0.809     ; 1.167      ;
; -0.978 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -0.809     ; 1.167      ;
; -0.576 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -0.809     ; 0.765      ;
; -0.576 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -0.809     ; 0.765      ;
; -0.576 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -0.809     ; 0.765      ;
; -0.511 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -0.080     ; 1.429      ;
; -0.407 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -0.080     ; 1.325      ;
; -0.318 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -0.080     ; 1.236      ;
; -0.259 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -0.080     ; 1.177      ;
; -0.249 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -0.080     ; 1.167      ;
; -0.249 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -0.080     ; 1.167      ;
; -0.239 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -0.081     ; 1.156      ;
; -0.140 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 0.291      ; 1.429      ;
; -0.036 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 0.291      ; 1.325      ;
; 0.053  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 0.291      ; 1.236      ;
; 0.112  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 0.291      ; 1.177      ;
; 0.122  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 0.291      ; 1.167      ;
; 0.122  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 0.291      ; 1.167      ;
; 0.152  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -0.081     ; 0.765      ;
; 0.153  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -0.080     ; 0.765      ;
; 0.153  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -0.080     ; 0.765      ;
; 0.153  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -0.080     ; 0.765      ;
; 0.194  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.500        ; 3.134      ; 3.670      ;
; 0.524  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 0.291      ; 0.765      ;
; 0.524  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 0.291      ; 0.765      ;
; 0.524  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 0.291      ; 0.765      ;
; 0.586  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 1.017      ; 1.429      ;
; 0.690  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 1.017      ; 1.325      ;
; 0.754  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 3.134      ; 3.610      ;
; 0.779  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 1.017      ; 1.236      ;
; 0.838  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 1.017      ; 1.177      ;
; 0.848  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 1.017      ; 1.167      ;
; 0.848  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 1.017      ; 1.167      ;
; 1.250  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 1.017      ; 0.765      ;
; 1.250  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 1.017      ; 0.765      ;
; 1.250  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 1.017      ; 0.765      ;
; 2.434  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 2.865      ; 1.429      ;
; 2.538  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 2.865      ; 1.325      ;
; 2.627  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 2.865      ; 1.236      ;
; 2.686  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 2.865      ; 1.177      ;
; 2.696  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 2.865      ; 1.167      ;
; 2.696  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 2.865      ; 1.167      ;
; 3.098  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 2.865      ; 0.765      ;
; 3.098  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 2.865      ; 0.765      ;
; 3.098  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 2.865      ; 0.765      ;
; 3.278  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 3.709      ; 1.429      ;
; 3.382  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 3.709      ; 1.325      ;
; 3.471  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 3.709      ; 1.236      ;
; 3.530  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 3.709      ; 1.177      ;
; 3.540  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 3.709      ; 1.167      ;
; 3.540  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 3.709      ; 1.167      ;
; 3.942  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 3.709      ; 0.765      ;
; 3.942  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 3.709      ; 0.765      ;
; 3.942  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 3.709      ; 0.765      ;
; 4.417  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.500        ; 8.378      ; 4.691      ;
; 4.929  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 8.378      ; 4.679      ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'BaudRateSel[0]'                                                                                                                                                                                                                                                                     ;
+--------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+------------------------------------------------------------------------------------------+----------------+--------------+------------+------------+
; Slack  ; From Node                                                                ; To Node                                                                  ; Launch Clock                                                                             ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+------------------------------------------------------------------------------------------+----------------+--------------+------------+------------+
; -4.995 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 1.000        ; -4.564     ; 1.429      ;
; -4.891 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 1.000        ; -4.564     ; 1.325      ;
; -4.802 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 1.000        ; -4.564     ; 1.236      ;
; -4.743 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 1.000        ; -4.564     ; 1.177      ;
; -4.733 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 1.000        ; -4.564     ; 1.167      ;
; -4.733 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 1.000        ; -4.564     ; 1.167      ;
; -4.331 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 1.000        ; -4.564     ; 0.765      ;
; -4.331 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 1.000        ; -4.564     ; 0.765      ;
; -4.331 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 1.000        ; -4.564     ; 0.765      ;
; -4.302 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 0.500        ; -3.371     ; 1.429      ;
; -4.198 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 0.500        ; -3.371     ; 1.325      ;
; -4.109 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 0.500        ; -3.371     ; 1.236      ;
; -4.050 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 0.500        ; -3.371     ; 1.177      ;
; -4.040 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 0.500        ; -3.371     ; 1.167      ;
; -4.040 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 0.500        ; -3.371     ; 1.167      ;
; -3.638 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 0.500        ; -3.371     ; 0.765      ;
; -3.638 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 0.500        ; -3.371     ; 0.765      ;
; -3.638 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 0.500        ; -3.371     ; 0.765      ;
; -3.551 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 0.500        ; -2.620     ; 1.429      ;
; -3.447 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 0.500        ; -2.620     ; 1.325      ;
; -3.358 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 0.500        ; -2.620     ; 1.236      ;
; -3.299 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 0.500        ; -2.620     ; 1.177      ;
; -3.289 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 0.500        ; -2.620     ; 1.167      ;
; -3.289 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 0.500        ; -2.620     ; 1.167      ;
; -3.168 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; -2.227     ; 1.429      ;
; -3.064 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; -2.227     ; 1.325      ;
; -2.975 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; -2.227     ; 1.236      ;
; -2.916 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; -2.227     ; 1.177      ;
; -2.906 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; -2.227     ; 1.167      ;
; -2.906 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; -2.227     ; 1.167      ;
; -2.887 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 0.500        ; -2.620     ; 0.765      ;
; -2.887 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 0.500        ; -2.620     ; 0.765      ;
; -2.887 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 0.500        ; -2.620     ; 0.765      ;
; -2.504 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; -2.227     ; 0.765      ;
; -2.504 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; -2.227     ; 0.765      ;
; -2.504 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; -2.227     ; 0.765      ;
; -2.317 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; -1.376     ; 1.429      ;
; -2.213 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; -1.376     ; 1.325      ;
; -2.124 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; -1.376     ; 1.236      ;
; -2.065 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; -1.376     ; 1.177      ;
; -2.055 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; -1.376     ; 1.167      ;
; -2.055 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; -1.376     ; 1.167      ;
; -1.953 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; -1.012     ; 1.429      ;
; -1.849 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; -1.012     ; 1.325      ;
; -1.760 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; -1.012     ; 1.236      ;
; -1.701 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; -1.012     ; 1.177      ;
; -1.697 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 1.000        ; -1.266     ; 1.429      ;
; -1.691 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; -1.012     ; 1.167      ;
; -1.691 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; -1.012     ; 1.167      ;
; -1.653 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; -1.376     ; 0.765      ;
; -1.653 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; -1.376     ; 0.765      ;
; -1.653 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; -1.376     ; 0.765      ;
; -1.593 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 1.000        ; -1.266     ; 1.325      ;
; -1.504 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 1.000        ; -1.266     ; 1.236      ;
; -1.475 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; BaudRateSel[0] ; 1.000        ; -1.034     ; 1.429      ;
; -1.445 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 1.000        ; -1.266     ; 1.177      ;
; -1.435 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 1.000        ; -1.266     ; 1.167      ;
; -1.435 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 1.000        ; -1.266     ; 1.167      ;
; -1.371 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; BaudRateSel[0] ; 1.000        ; -1.034     ; 1.325      ;
; -1.289 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; -1.012     ; 0.765      ;
; -1.289 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; -1.012     ; 0.765      ;
; -1.289 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; -1.012     ; 0.765      ;
; -1.282 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; BaudRateSel[0] ; 1.000        ; -1.034     ; 1.236      ;
; -1.223 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; BaudRateSel[0] ; 1.000        ; -1.034     ; 1.177      ;
; -1.217 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; -0.276     ; 1.429      ;
; -1.213 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; BaudRateSel[0] ; 1.000        ; -1.034     ; 1.167      ;
; -1.213 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; BaudRateSel[0] ; 1.000        ; -1.034     ; 1.167      ;
; -1.113 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; -0.276     ; 1.325      ;
; -1.033 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 1.000        ; -1.266     ; 0.765      ;
; -1.033 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 1.000        ; -1.266     ; 0.765      ;
; -1.033 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 1.000        ; -1.266     ; 0.765      ;
; -1.024 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; -0.276     ; 1.236      ;
; -0.965 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; -0.276     ; 1.177      ;
; -0.955 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; -0.276     ; 1.167      ;
; -0.955 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; -0.276     ; 1.167      ;
; -0.811 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; BaudRateSel[0] ; 1.000        ; -1.034     ; 0.765      ;
; -0.811 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; BaudRateSel[0] ; 1.000        ; -1.034     ; 0.765      ;
; -0.811 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; BaudRateSel[0] ; 1.000        ; -1.034     ; 0.765      ;
; -0.624 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; BaudRateSel[0] ; 1.000        ; -0.183     ; 1.429      ;
; -0.553 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; -0.276     ; 0.765      ;
; -0.553 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; -0.276     ; 0.765      ;
; -0.553 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; -0.276     ; 0.765      ;
; -0.520 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; BaudRateSel[0] ; 1.000        ; -0.183     ; 1.325      ;
; -0.491 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; 0.450      ; 1.429      ;
; -0.431 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; BaudRateSel[0] ; 1.000        ; -0.183     ; 1.236      ;
; -0.387 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; 0.450      ; 1.325      ;
; -0.372 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; BaudRateSel[0] ; 1.000        ; -0.183     ; 1.177      ;
; -0.362 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; BaudRateSel[0] ; 1.000        ; -0.183     ; 1.167      ;
; -0.362 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; BaudRateSel[0] ; 1.000        ; -0.183     ; 1.167      ;
; -0.298 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; 0.450      ; 1.236      ;
; -0.260 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; BaudRateSel[0] ; 1.000        ; 0.181      ; 1.429      ;
; -0.239 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; 0.450      ; 1.177      ;
; -0.229 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; 0.450      ; 1.167      ;
; -0.229 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; 0.450      ; 1.167      ;
; -0.156 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; BaudRateSel[0] ; 1.000        ; 0.181      ; 1.325      ;
; -0.067 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; BaudRateSel[0] ; 1.000        ; 0.181      ; 1.236      ;
; -0.008 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; BaudRateSel[0] ; 1.000        ; 0.181      ; 1.177      ;
; 0.002  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; BaudRateSel[0] ; 1.000        ; 0.181      ; 1.167      ;
; 0.002  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; BaudRateSel[0] ; 1.000        ; 0.181      ; 1.167      ;
; 0.040  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; BaudRateSel[0] ; 1.000        ; -0.183     ; 0.765      ;
+--------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+------------------------------------------------------------------------------------------+----------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk'                                                                                                                                                                                                                                                                                                         ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                  ; To Node                                                                                    ; Launch Clock                                                                             ; Latch Clock                                                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+
; -4.668 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.500        ; -3.727     ; 1.429      ;
; -4.564 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.500        ; -3.727     ; 1.325      ;
; -4.475 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.500        ; -3.727     ; 1.236      ;
; -4.416 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.500        ; -3.727     ; 1.177      ;
; -4.406 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.500        ; -3.727     ; 1.167      ;
; -4.406 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.500        ; -3.727     ; 1.167      ;
; -4.004 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.500        ; -3.727     ; 0.765      ;
; -4.004 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.500        ; -3.727     ; 0.765      ;
; -4.004 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.500        ; -3.727     ; 0.765      ;
; -2.224 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -1.783     ; 1.429      ;
; -2.120 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -1.783     ; 1.325      ;
; -2.031 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -1.783     ; 1.236      ;
; -1.972 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -1.783     ; 1.177      ;
; -1.962 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -1.783     ; 1.167      ;
; -1.962 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -1.783     ; 1.167      ;
; -1.717 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -1.286     ; 1.429      ;
; -1.613 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -1.286     ; 1.325      ;
; -1.560 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -1.783     ; 0.765      ;
; -1.560 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -1.783     ; 0.765      ;
; -1.560 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -1.783     ; 0.765      ;
; -1.524 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -1.286     ; 1.236      ;
; -1.465 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -1.286     ; 1.177      ;
; -1.455 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -1.286     ; 1.167      ;
; -1.455 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -1.286     ; 1.167      ;
; -1.053 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -1.286     ; 0.765      ;
; -1.053 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -1.286     ; 0.765      ;
; -1.053 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -1.286     ; 0.765      ;
; -0.511 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -0.080     ; 1.429      ;
; -0.502 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -0.071     ; 1.429      ;
; -0.407 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -0.080     ; 1.325      ;
; -0.398 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -0.071     ; 1.325      ;
; -0.318 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -0.080     ; 1.236      ;
; -0.309 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -0.071     ; 1.236      ;
; -0.259 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -0.080     ; 1.177      ;
; -0.250 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -0.071     ; 1.177      ;
; -0.249 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -0.080     ; 1.167      ;
; -0.249 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -0.080     ; 1.167      ;
; -0.240 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -0.071     ; 1.167      ;
; -0.240 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -0.071     ; 1.167      ;
; -0.239 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -0.081     ; 1.156      ;
; 0.152  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -0.081     ; 0.765      ;
; 0.153  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -0.080     ; 0.765      ;
; 0.153  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -0.080     ; 0.765      ;
; 0.153  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -0.080     ; 0.765      ;
; 0.162  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -0.071     ; 0.765      ;
; 0.162  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -0.071     ; 0.765      ;
; 0.162  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -0.071     ; 0.765      ;
; 0.234  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 0.665      ; 1.429      ;
; 0.338  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 0.665      ; 1.325      ;
; 0.426  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.500        ; 3.174      ; 3.478      ;
; 0.427  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 0.665      ; 1.236      ;
; 0.486  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 0.665      ; 1.177      ;
; 0.496  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 0.665      ; 1.167      ;
; 0.496  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 0.665      ; 1.167      ;
; 0.898  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 0.665      ; 0.765      ;
; 0.898  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 0.665      ; 0.765      ;
; 0.898  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 0.665      ; 0.765      ;
; 0.902  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 3.174      ; 3.502      ;
; 0.960  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 1.391      ; 1.429      ;
; 1.064  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 1.391      ; 1.325      ;
; 1.153  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 1.391      ; 1.236      ;
; 1.212  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 1.391      ; 1.177      ;
; 1.222  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 1.391      ; 1.167      ;
; 1.222  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 1.391      ; 1.167      ;
; 1.624  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 1.391      ; 0.765      ;
; 1.624  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 1.391      ; 0.765      ;
; 1.624  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 1.391      ; 0.765      ;
; 2.808  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 3.239      ; 1.429      ;
; 2.912  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 3.239      ; 1.325      ;
; 3.001  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 3.239      ; 1.236      ;
; 3.060  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 3.239      ; 1.177      ;
; 3.070  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 3.239      ; 1.167      ;
; 3.070  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 3.239      ; 1.167      ;
; 3.472  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 3.239      ; 0.765      ;
; 3.472  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 3.239      ; 0.765      ;
; 3.472  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 3.239      ; 0.765      ;
; 3.652  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 4.083      ; 1.429      ;
; 3.756  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 4.083      ; 1.325      ;
; 3.845  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 4.083      ; 1.236      ;
; 3.904  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 4.083      ; 1.177      ;
; 3.914  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 4.083      ; 1.167      ;
; 3.914  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 4.083      ; 1.167      ;
; 4.316  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 4.083      ; 0.765      ;
; 4.316  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 4.083      ; 0.765      ;
; 4.316  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 4.083      ; 0.765      ;
; 4.791  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.500        ; 8.752      ; 4.691      ;
; 5.303  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 8.752      ; 4.679      ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk'                                                                                                                                                                                                                                                                                                         ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                  ; To Node                                                                                    ; Launch Clock                                                                             ; Latch Clock                                                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+
; -3.886 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.500        ; -2.945     ; 1.429      ;
; -3.782 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.500        ; -2.945     ; 1.325      ;
; -3.693 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.500        ; -2.945     ; 1.236      ;
; -3.634 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.500        ; -2.945     ; 1.177      ;
; -3.624 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.500        ; -2.945     ; 1.167      ;
; -3.624 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.500        ; -2.945     ; 1.167      ;
; -3.222 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.500        ; -2.945     ; 0.765      ;
; -3.222 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.500        ; -2.945     ; 0.765      ;
; -3.222 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.500        ; -2.945     ; 0.765      ;
; -1.442 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; -1.001     ; 1.429      ;
; -1.338 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; -1.001     ; 1.325      ;
; -1.249 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; -1.001     ; 1.236      ;
; -1.190 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; -1.001     ; 1.177      ;
; -1.180 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; -1.001     ; 1.167      ;
; -1.180 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; -1.001     ; 1.167      ;
; -0.778 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; -1.001     ; 0.765      ;
; -0.778 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; -1.001     ; 0.765      ;
; -0.778 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; -1.001     ; 0.765      ;
; -0.511 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; -0.080     ; 1.429      ;
; -0.407 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; -0.080     ; 1.325      ;
; -0.318 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; -0.080     ; 1.236      ;
; -0.259 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; -0.080     ; 1.177      ;
; -0.249 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; -0.080     ; 1.167      ;
; -0.249 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; -0.080     ; 1.167      ;
; -0.084 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 0.347      ; 1.429      ;
; 0.020  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 0.347      ; 1.325      ;
; 0.109  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 0.347      ; 1.236      ;
; 0.153  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:7:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:7:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; -0.049     ; 0.796      ;
; 0.153  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; -0.080     ; 0.765      ;
; 0.153  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; -0.080     ; 0.765      ;
; 0.153  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; -0.080     ; 0.765      ;
; 0.168  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 0.347      ; 1.177      ;
; 0.178  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 0.347      ; 1.167      ;
; 0.178  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 0.347      ; 1.167      ;
; 0.190  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:7:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:7:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; -0.043     ; 0.765      ;
; 0.190  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:7:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:7:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; -0.043     ; 0.765      ;
; 0.280  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 0.711      ; 1.429      ;
; 0.384  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 0.711      ; 1.325      ;
; 0.473  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 0.711      ; 1.236      ;
; 0.532  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 0.711      ; 1.177      ;
; 0.542  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 0.711      ; 1.167      ;
; 0.542  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 0.711      ; 1.167      ;
; 0.580  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 0.347      ; 0.765      ;
; 0.580  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 0.347      ; 0.765      ;
; 0.580  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 0.347      ; 0.765      ;
; 0.944  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 0.711      ; 0.765      ;
; 0.944  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 0.711      ; 0.765      ;
; 0.944  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 0.711      ; 0.765      ;
; 1.016  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 1.447      ; 1.429      ;
; 1.120  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 1.447      ; 1.325      ;
; 1.209  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 1.447      ; 1.236      ;
; 1.268  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 1.447      ; 1.177      ;
; 1.278  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 1.447      ; 1.167      ;
; 1.278  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 1.447      ; 1.167      ;
; 1.680  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 1.447      ; 0.765      ;
; 1.680  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 1.447      ; 0.765      ;
; 1.680  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 1.447      ; 0.765      ;
; 1.742  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 2.173      ; 1.429      ;
; 1.846  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 2.173      ; 1.325      ;
; 1.935  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 2.173      ; 1.236      ;
; 1.994  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 2.173      ; 1.177      ;
; 2.004  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 2.173      ; 1.167      ;
; 2.004  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 2.173      ; 1.167      ;
; 2.406  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 2.173      ; 0.765      ;
; 2.406  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 2.173      ; 0.765      ;
; 2.406  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 2.173      ; 0.765      ;
; 3.590  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 4.021      ; 1.429      ;
; 3.694  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 4.021      ; 1.325      ;
; 3.783  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 4.021      ; 1.236      ;
; 3.842  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 4.021      ; 1.177      ;
; 3.852  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 4.021      ; 1.167      ;
; 3.852  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 4.021      ; 1.167      ;
; 4.254  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 4.021      ; 0.765      ;
; 4.254  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 4.021      ; 0.765      ;
; 4.254  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 4.021      ; 0.765      ;
; 4.434  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 4.865      ; 1.429      ;
; 4.538  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 4.865      ; 1.325      ;
; 4.627  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 4.865      ; 1.236      ;
; 4.686  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 4.865      ; 1.177      ;
; 4.696  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 4.865      ; 1.167      ;
; 4.696  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 4.865      ; 1.167      ;
; 5.098  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 4.865      ; 0.765      ;
; 5.098  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 4.865      ; 0.765      ;
; 5.098  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 4.865      ; 0.765      ;
; 5.573  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.500        ; 9.534      ; 4.691      ;
; 6.085  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 9.534      ; 4.679      ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'GClock'                                                                                                                                                                                                                                                                                                  ;
+--------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+----------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                      ; To Node                                                                                        ; Launch Clock                                                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+----------------------------------------------------------------------+-------------+--------------+------------+------------+
; -1.762 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[0]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk                           ; GClock                                                               ; GClock      ; 1.000        ; -0.081     ; 2.679      ;
; -1.750 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[3]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk                           ; GClock                                                               ; GClock      ; 1.000        ; -0.081     ; 2.667      ;
; -1.692 ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy0|int_q                     ; GClock                                                               ; GClock      ; 1.000        ; -0.079     ; 2.611      ;
; -1.682 ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:reset_counter|int_q             ; GClock                                                               ; GClock      ; 1.000        ; -0.079     ; 2.601      ;
; -1.566 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[4]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk                           ; GClock                                                               ; GClock      ; 1.000        ; -0.081     ; 2.483      ;
; -1.549 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[1]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk                           ; GClock                                                               ; GClock      ; 1.000        ; -0.081     ; 2.466      ;
; -1.530 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[0]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[5]                      ; GClock                                                               ; GClock      ; 1.000        ; -0.081     ; 2.447      ;
; -1.498 ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:3:biti|int_q ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:reset_counter|int_q             ; GClock                                                               ; GClock      ; 1.000        ; -0.079     ; 2.417      ;
; -1.487 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[1]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[5]                      ; GClock                                                               ; GClock      ; 1.000        ; -0.081     ; 2.404      ;
; -1.471 ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:3:biti|int_q ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy0|int_q                     ; GClock                                                               ; GClock      ; 1.000        ; -0.079     ; 2.390      ;
; -1.468 ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                     ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:reset_counter|int_q             ; GClock                                                               ; GClock      ; 1.000        ; -0.078     ; 2.388      ;
; -1.452 ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[1]                        ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:reset_counter|int_q             ; GClock                                                               ; GClock      ; 1.000        ; -0.078     ; 2.372      ;
; -1.443 ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:reset_counter|int_q             ; GClock                                                               ; GClock      ; 1.000        ; -0.079     ; 2.362      ;
; -1.441 ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                     ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy0|int_q                     ; GClock                                                               ; GClock      ; 1.000        ; -0.078     ; 2.361      ;
; -1.432 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[2]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk                           ; GClock                                                               ; GClock      ; 1.000        ; -0.081     ; 2.349      ;
; -1.425 ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[1]                        ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy0|int_q                     ; GClock                                                               ; GClock      ; 1.000        ; -0.078     ; 2.345      ;
; -1.416 ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy0|int_q                     ; GClock                                                               ; GClock      ; 1.000        ; -0.079     ; 2.335      ;
; -1.400 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[2]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[5]                      ; GClock                                                               ; GClock      ; 1.000        ; -0.081     ; 2.317      ;
; -1.361 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[3]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[5]                      ; GClock                                                               ; GClock      ; 1.000        ; -0.081     ; 2.278      ;
; -1.342 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[0]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[3]                      ; GClock                                                               ; GClock      ; 1.000        ; -0.081     ; 2.259      ;
; -1.324 ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy0|int_q                     ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy0|int_q                     ; GClock                                                               ; GClock      ; 1.000        ; -0.079     ; 2.243      ;
; -1.321 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[1]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[3]                      ; GClock                                                               ; GClock      ; 1.000        ; -0.081     ; 2.238      ;
; -1.314 ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy0|int_q                     ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:reset_counter|int_q             ; GClock                                                               ; GClock      ; 1.000        ; -0.079     ; 2.233      ;
; -1.312 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[5]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk                           ; GClock                                                               ; GClock      ; 1.000        ; -0.081     ; 2.229      ;
; -1.283 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[4]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[5]                      ; GClock                                                               ; GClock      ; 1.000        ; -0.081     ; 2.200      ;
; -1.259 ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                     ; GClock                                                               ; GClock      ; 1.000        ; -0.080     ; 2.177      ;
; -1.242 ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[0]                        ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy0|int_q                     ; GClock                                                               ; GClock      ; 1.000        ; -0.078     ; 2.162      ;
; -1.232 ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[0]                        ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:reset_counter|int_q             ; GClock                                                               ; GClock      ; 1.000        ; -0.078     ; 2.152      ;
; -1.231 ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                     ; GClock                                                               ; GClock      ; 1.000        ; -0.080     ; 2.149      ;
; -1.212 ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy0|int_q                     ; GClock                                                               ; GClock      ; 1.000        ; -0.079     ; 2.131      ;
; -1.212 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[2]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[3]                      ; GClock                                                               ; GClock      ; 1.000        ; -0.081     ; 2.129      ;
; -1.202 ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:reset_counter|int_q             ; GClock                                                               ; GClock      ; 1.000        ; -0.079     ; 2.121      ;
; -1.132 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[0]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[0]                      ; GClock                                                               ; GClock      ; 1.000        ; -0.081     ; 2.049      ;
; -1.095 ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:3:biti|int_q ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                     ; GClock                                                               ; GClock      ; 1.000        ; -0.080     ; 2.013      ;
; -0.996 ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                     ; GClock                                                               ; GClock      ; 1.000        ; -0.080     ; 1.914      ;
; -0.985 ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                     ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                     ; GClock                                                               ; GClock      ; 1.000        ; -0.079     ; 1.904      ;
; -0.969 ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[1]                        ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                     ; GClock                                                               ; GClock      ; 1.000        ; -0.079     ; 1.888      ;
; -0.955 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[1]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[4]                      ; GClock                                                               ; GClock      ; 1.000        ; -0.081     ; 1.872      ;
; -0.876 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[0]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[4]                      ; GClock                                                               ; GClock      ; 1.000        ; -0.081     ; 1.793      ;
; -0.835 ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy0|int_q                     ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                     ; GClock                                                               ; GClock      ; 1.000        ; -0.080     ; 1.753      ;
; -0.829 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[3]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[4]                      ; GClock                                                               ; GClock      ; 1.000        ; -0.081     ; 1.746      ;
; -0.823 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[1]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[2]                      ; GClock                                                               ; GClock      ; 1.000        ; -0.081     ; 1.740      ;
; -0.753 ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[0]                        ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                     ; GClock                                                               ; GClock      ; 1.000        ; -0.079     ; 1.672      ;
; -0.744 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[0]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[2]                      ; GClock                                                               ; GClock      ; 1.000        ; -0.081     ; 1.661      ;
; -0.735 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[2]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[4]                      ; GClock                                                               ; GClock      ; 1.000        ; -0.081     ; 1.652      ;
; -0.700 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[0]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[1]                      ; GClock                                                               ; GClock      ; 1.000        ; -0.081     ; 1.617      ;
; -0.698 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[3]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[3]                      ; GClock                                                               ; GClock      ; 1.000        ; -0.081     ; 1.615      ;
; -0.603 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[3]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[0]                      ; GClock                                                               ; GClock      ; 1.000        ; -0.081     ; 1.520      ;
; -0.584 ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:3:biti|int_q ; GClock                                                               ; GClock      ; 1.000        ; -0.079     ; 1.503      ;
; -0.582 ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; GClock                                                               ; GClock      ; 1.000        ; -0.079     ; 1.501      ;
; -0.550 ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:3:biti|int_q ; GClock                                                               ; GClock      ; 1.000        ; -0.079     ; 1.469      ;
; -0.483 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[5]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[5]                      ; GClock                                                               ; GClock      ; 1.000        ; -0.081     ; 1.400      ;
; -0.412 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[4]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[3]                      ; GClock                                                               ; GClock      ; 1.000        ; -0.081     ; 1.329      ;
; -0.394 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[1]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[0]                      ; GClock                                                               ; GClock      ; 1.000        ; -0.081     ; 1.311      ;
; -0.325 ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[1]                        ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[0]                        ; GClock                                                               ; GClock      ; 1.000        ; -0.079     ; 1.244      ;
; -0.298 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[4]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[0]                      ; GClock                                                               ; GClock      ; 1.000        ; -0.081     ; 1.215      ;
; -0.277 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[2]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[0]                      ; GClock                                                               ; GClock      ; 1.000        ; -0.081     ; 1.194      ;
; -0.234 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[4]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[4]                      ; GClock                                                               ; GClock      ; 1.000        ; -0.081     ; 1.151      ;
; -0.225 ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[0]                        ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[1]                        ; GClock                                                               ; GClock      ; 1.000        ; -0.079     ; 1.144      ;
; -0.222 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[2]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[2]                      ; GClock                                                               ; GClock      ; 1.000        ; -0.081     ; 1.139      ;
; -0.201 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[1]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[1]                      ; GClock                                                               ; GClock      ; 1.000        ; -0.081     ; 1.118      ;
; -0.200 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[5]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[0]                      ; GClock                                                               ; GClock      ; 1.000        ; -0.081     ; 1.117      ;
; -0.161 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[5]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[3]                      ; GClock                                                               ; GClock      ; 1.000        ; -0.081     ; 1.078      ;
; -0.068 ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:3:biti|int_q ; GClock                                                               ; GClock      ; 1.000        ; -0.079     ; 0.987      ;
; -0.067 ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; GClock                                                               ; GClock      ; 1.000        ; -0.079     ; 0.986      ;
; -0.064 ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; GClock                                                               ; GClock      ; 1.000        ; -0.079     ; 0.983      ;
; 0.103  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk ; GClock      ; 0.500        ; 2.986      ; 3.603      ;
; 0.154  ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; GClock                                                               ; GClock      ; 1.000        ; -0.079     ; 0.765      ;
; 0.154  ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:3:biti|int_q ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:3:biti|int_q ; GClock                                                               ; GClock      ; 1.000        ; -0.079     ; 0.765      ;
; 0.154  ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; GClock                                                               ; GClock      ; 1.000        ; -0.079     ; 0.765      ;
; 0.154  ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[0]                        ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[0]                        ; GClock                                                               ; GClock      ; 1.000        ; -0.079     ; 0.765      ;
; 0.154  ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; GClock                                                               ; GClock      ; 1.000        ; -0.079     ; 0.765      ;
; 0.185  ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[1]                        ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[1]                        ; GClock                                                               ; GClock      ; 1.000        ; -0.079     ; 0.734      ;
; 0.645  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk ; GClock      ; 1.000        ; 2.986      ; 3.561      ;
+--------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+----------------------------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk'                                                                                                                                                                                                                                                                                          ;
+--------+-----------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                     ; To Node                                                                                       ; Launch Clock                                                        ; Latch Clock                                                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; -1.382 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:1:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.080     ; 2.300      ;
; -1.355 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:4:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.080     ; 2.273      ;
; -1.204 ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy0|int_q                    ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:4:biti|int_q                         ; GClock                                                              ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.355     ; 1.837      ;
; -1.170 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:1:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.080     ; 2.088      ;
; -1.164 ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy0|int_q                    ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:1:biti|int_q                         ; GClock                                                              ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.355     ; 1.797      ;
; -1.143 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:4:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.080     ; 2.061      ;
; -1.079 ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                    ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:4:biti|int_q                         ; GClock                                                              ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.354     ; 1.713      ;
; -1.038 ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy0|int_q                    ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:2:biti|int_q                         ; GClock                                                              ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.355     ; 1.671      ;
; -1.028 ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                    ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:1:biti|int_q                         ; GClock                                                              ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.354     ; 1.662      ;
; -1.007 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.079     ; 1.926      ;
; -1.002 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.079     ; 1.921      ;
; -1.001 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.079     ; 1.920      ;
; -0.997 ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                    ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:2:biti|int_q                         ; GClock                                                              ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.354     ; 1.631      ;
; -0.992 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:6:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.080     ; 1.910      ;
; -0.988 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:1:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.080     ; 1.906      ;
; -0.987 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:2:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.080     ; 1.905      ;
; -0.961 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:4:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.080     ; 1.879      ;
; -0.945 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:5:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.080     ; 1.863      ;
; -0.935 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:1:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.079     ; 1.854      ;
; -0.935 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:2:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.079     ; 1.854      ;
; -0.935 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:6:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.079     ; 1.854      ;
; -0.935 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:5:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.079     ; 1.854      ;
; -0.935 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:4:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.079     ; 1.854      ;
; -0.935 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:0:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.079     ; 1.854      ;
; -0.933 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.079     ; 1.852      ;
; -0.928 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.079     ; 1.847      ;
; -0.927 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.079     ; 1.846      ;
; -0.860 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.079     ; 1.779      ;
; -0.851 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.079     ; 1.770      ;
; -0.833 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:1:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.079     ; 1.752      ;
; -0.833 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:2:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.079     ; 1.752      ;
; -0.833 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:6:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.079     ; 1.752      ;
; -0.833 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:5:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.079     ; 1.752      ;
; -0.833 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:4:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.079     ; 1.752      ;
; -0.833 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:0:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.079     ; 1.752      ;
; -0.815 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:5:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.080     ; 1.733      ;
; -0.797 ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:3:biti|int_q                         ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:3:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.502     ; 1.293      ;
; -0.786 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:6:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.080     ; 1.704      ;
; -0.775 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:5:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.080     ; 1.693      ;
; -0.765 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:3:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; 0.327      ; 2.090      ;
; -0.731 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:3:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; 0.328      ; 2.057      ;
; -0.724 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:3:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; 0.327      ; 2.049      ;
; -0.723 ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.079     ; 1.642      ;
; -0.718 ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.079     ; 1.637      ;
; -0.717 ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.079     ; 1.636      ;
; -0.686 ; UART:uart_block|enARdFF_resetToOne:enable_tx|int_q                                            ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.080     ; 1.604      ;
; -0.674 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:2:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.080     ; 1.592      ;
; -0.663 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:0:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.080     ; 1.581      ;
; -0.663 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:6:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.080     ; 1.581      ;
; -0.658 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:2:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.080     ; 1.576      ;
; -0.652 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:1:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.078     ; 1.572      ;
; -0.652 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:2:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.078     ; 1.572      ;
; -0.639 ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                    ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:0:biti|int_q                         ; GClock                                                              ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.354     ; 1.273      ;
; -0.622 ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy0|int_q                    ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:3:biti|int_q                         ; GClock                                                              ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; 0.052      ; 1.662      ;
; -0.615 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:3:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; 0.328      ; 1.941      ;
; -0.589 ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:1:biti|int_q                         ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:1:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.078     ; 1.509      ;
; -0.574 ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.079     ; 1.493      ;
; -0.571 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:0:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.078     ; 1.491      ;
; -0.571 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:3:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.078     ; 1.491      ;
; -0.571 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:4:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.078     ; 1.491      ;
; -0.571 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:5:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.078     ; 1.491      ;
; -0.571 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:6:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.078     ; 1.491      ;
; -0.569 ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.079     ; 1.488      ;
; -0.568 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.079     ; 1.487      ;
; -0.568 ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.079     ; 1.487      ;
; -0.564 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|edge_detect:detect_inc|signal_prev                                            ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.078     ; 1.484      ;
; -0.515 ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                    ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:3:biti|int_q                         ; GClock                                                              ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; 0.053      ; 1.556      ;
; -0.512 ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:5:biti|int_q                   ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:4:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.079     ; 1.431      ;
; -0.512 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:5:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.078     ; 1.432      ;
; -0.502 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:0:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.078     ; 1.422      ;
; -0.500 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:1:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.078     ; 1.420      ;
; -0.499 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:2:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.078     ; 1.419      ;
; -0.496 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:3:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.078     ; 1.416      ;
; -0.452 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:0:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.080     ; 1.370      ;
; -0.426 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:0:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.080     ; 1.344      ;
; -0.383 ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:2:biti|int_q                         ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:2:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.078     ; 1.303      ;
; -0.380 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|edge_detect:detect_inc|signal_prev                                            ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.078     ; 1.300      ;
; -0.379 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|edge_detect:detect_inc|edge_detected                                          ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.078     ; 1.299      ;
; -0.370 ; UART:uart_block|edge_detect:detect_inc|edge_detected                                          ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q               ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.080     ; 1.288      ;
; -0.335 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:4:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.078     ; 1.255      ;
; -0.313 ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.079     ; 1.232      ;
; -0.309 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:6:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.078     ; 1.229      ;
; -0.293 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|edge_detect:detect_inc|edge_detected                                          ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.078     ; 1.213      ;
; -0.290 ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.079     ; 1.209      ;
; -0.255 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q               ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q               ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.079     ; 1.174      ;
; -0.253 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q               ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q               ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.079     ; 1.172      ;
; -0.249 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.079     ; 1.168      ;
; -0.212 ; UART:uart_block|edge_detect:detect_inc|signal_prev                                            ; UART:uart_block|edge_detect:detect_inc|edge_detected                                          ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.080     ; 1.130      ;
; -0.202 ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:4:biti|int_q                         ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:4:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.078     ; 1.122      ;
; -0.186 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:3:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; 0.327      ; 1.511      ;
; -0.180 ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:1:biti|int_q                   ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:0:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.079     ; 1.099      ;
; -0.094 ; UART:uart_block|edge_detect:detect_inc|edge_detected                                          ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q               ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.080     ; 1.012      ;
; -0.093 ; UART:uart_block|edge_detect:detect_inc|edge_detected                                          ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q               ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.080     ; 1.011      ;
; -0.093 ; UART:uart_block|edge_detect:detect_inc|edge_detected                                          ; UART:uart_block|enARdFF_resetToOne:enable_tx|int_q                                            ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.080     ; 1.011      ;
; -0.082 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q               ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q               ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.079     ; 1.001      ;
; -0.034 ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.079     ; 0.953      ;
; -0.033 ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:6:biti|int_q                   ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:5:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.079     ; 0.952      ;
; -0.032 ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:0:biti|int_q                         ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:0:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.078     ; 0.952      ;
; -0.011 ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:6:biti|int_q                         ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:6:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.078     ; 0.931      ;
; -0.002 ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:5:biti|int_q                         ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:5:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.078     ; 0.922      ;
+--------+-----------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk'                                                                                                                                                                                                                                                      ;
+--------+---------------------------------------------------------------------------+---------------------------------------------------------------------------+-------------------------------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                 ; To Node                                                                   ; Launch Clock                                                            ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------+---------------------------------------------------------------------------+-------------------------------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; -0.243 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk    ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk ; 1.000        ; -0.081     ; 1.160      ;
; 0.152  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk    ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk ; 1.000        ; -0.081     ; 0.765      ;
; 0.216  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk ; 0.500        ; 2.979      ; 3.493      ;
; 0.780  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk ; 1.000        ; 2.979      ; 3.429      ;
+--------+---------------------------------------------------------------------------+---------------------------------------------------------------------------+-------------------------------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'BaudRateSel[0]'                                                                                                                                                                                                                                                                      ;
+--------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+------------------------------------------------------------------------------------------+----------------+--------------+------------+------------+
; Slack  ; From Node                                                                ; To Node                                                                  ; Launch Clock                                                                             ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+------------------------------------------------------------------------------------------+----------------+--------------+------------+------------+
; -8.535 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; BaudRateSel[0] ; 0.000        ; 12.479     ; 4.392      ;
; -8.013 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; BaudRateSel[0] ; -0.500       ; 12.479     ; 4.414      ;
; -7.063 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; BaudRateSel[0] ; -0.500       ; 8.016      ; 0.669      ;
; -7.063 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; BaudRateSel[0] ; -0.500       ; 8.016      ; 0.669      ;
; -7.058 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; BaudRateSel[0] ; -0.500       ; 8.016      ; 0.674      ;
; -6.687 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; BaudRateSel[0] ; -0.500       ; 8.016      ; 1.045      ;
; -6.642 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; BaudRateSel[0] ; -0.500       ; 8.016      ; 1.090      ;
; -6.636 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; BaudRateSel[0] ; -0.500       ; 8.016      ; 1.096      ;
; -6.636 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; BaudRateSel[0] ; -0.500       ; 8.016      ; 1.096      ;
; -6.569 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; BaudRateSel[0] ; 0.000        ; 10.535     ; 4.414      ;
; -6.561 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; BaudRateSel[0] ; -0.500       ; 8.016      ; 1.171      ;
; -6.467 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; BaudRateSel[0] ; -0.500       ; 8.016      ; 1.265      ;
; -6.324 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 7.277      ; 0.669      ;
; -6.324 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 7.277      ; 0.669      ;
; -6.319 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 7.277      ; 0.674      ;
; -6.091 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; BaudRateSel[0] ; -0.500       ; 10.535     ; 4.392      ;
; -5.948 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 7.277      ; 1.045      ;
; -5.903 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 7.277      ; 1.090      ;
; -5.897 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 7.277      ; 1.096      ;
; -5.897 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 7.277      ; 1.096      ;
; -5.822 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 7.277      ; 1.171      ;
; -5.728 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 7.277      ; 1.265      ;
; -5.619 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; BaudRateSel[0] ; 0.000        ; 6.072      ; 0.669      ;
; -5.619 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; BaudRateSel[0] ; 0.000        ; 6.072      ; 0.669      ;
; -5.614 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; BaudRateSel[0] ; 0.000        ; 6.072      ; 0.674      ;
; -5.243 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; BaudRateSel[0] ; 0.000        ; 6.072      ; 1.045      ;
; -5.198 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; BaudRateSel[0] ; 0.000        ; 6.072      ; 1.090      ;
; -5.192 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; BaudRateSel[0] ; 0.000        ; 6.072      ; 1.096      ;
; -5.192 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; BaudRateSel[0] ; 0.000        ; 6.072      ; 1.096      ;
; -5.117 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; BaudRateSel[0] ; 0.000        ; 6.072      ; 1.171      ;
; -5.023 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; BaudRateSel[0] ; 0.000        ; 6.072      ; 1.265      ;
; -4.880 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; BaudRateSel[0] ; 0.000        ; 5.333      ; 0.669      ;
; -4.880 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; BaudRateSel[0] ; 0.000        ; 5.333      ; 0.669      ;
; -4.875 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; BaudRateSel[0] ; 0.000        ; 5.333      ; 0.674      ;
; -4.527 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 5.480      ; 0.669      ;
; -4.527 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 5.480      ; 0.669      ;
; -4.522 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 5.480      ; 0.674      ;
; -4.504 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; BaudRateSel[0] ; 0.000        ; 5.333      ; 1.045      ;
; -4.459 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; BaudRateSel[0] ; 0.000        ; 5.333      ; 1.090      ;
; -4.453 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; BaudRateSel[0] ; 0.000        ; 5.333      ; 1.096      ;
; -4.453 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; BaudRateSel[0] ; 0.000        ; 5.333      ; 1.096      ;
; -4.378 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; BaudRateSel[0] ; 0.000        ; 5.333      ; 1.171      ;
; -4.284 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; BaudRateSel[0] ; 0.000        ; 5.333      ; 1.265      ;
; -4.151 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 5.480      ; 1.045      ;
; -4.106 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 5.480      ; 1.090      ;
; -4.100 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 5.480      ; 1.096      ;
; -4.100 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 5.480      ; 1.096      ;
; -4.025 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 5.480      ; 1.171      ;
; -3.931 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 5.480      ; 1.265      ;
; -3.851 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 4.804      ; 0.669      ;
; -3.851 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 4.804      ; 0.669      ;
; -3.846 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 4.804      ; 0.674      ;
; -3.475 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 4.804      ; 1.045      ;
; -3.430 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 4.804      ; 1.090      ;
; -3.424 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 4.804      ; 1.096      ;
; -3.424 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 4.804      ; 1.096      ;
; -3.349 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 4.804      ; 1.171      ;
; -3.255 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 4.804      ; 1.265      ;
; -3.148 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 4.101      ; 0.669      ;
; -3.148 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 4.101      ; 0.669      ;
; -3.143 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 4.101      ; 0.674      ;
; -3.083 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; BaudRateSel[0] ; 0.000        ; 3.536      ; 0.669      ;
; -3.083 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; BaudRateSel[0] ; 0.000        ; 3.536      ; 0.669      ;
; -3.078 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; BaudRateSel[0] ; 0.000        ; 3.536      ; 0.674      ;
; -2.774 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 3.727      ; 0.669      ;
; -2.774 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 3.727      ; 0.669      ;
; -2.772 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 4.101      ; 1.045      ;
; -2.769 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 3.727      ; 0.674      ;
; -2.727 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 4.101      ; 1.090      ;
; -2.721 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 4.101      ; 1.096      ;
; -2.721 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 4.101      ; 1.096      ;
; -2.707 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; BaudRateSel[0] ; 0.000        ; 3.536      ; 1.045      ;
; -2.662 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; BaudRateSel[0] ; 0.000        ; 3.536      ; 1.090      ;
; -2.656 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; BaudRateSel[0] ; 0.000        ; 3.536      ; 1.096      ;
; -2.656 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; BaudRateSel[0] ; 0.000        ; 3.536      ; 1.096      ;
; -2.646 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 4.101      ; 1.171      ;
; -2.581 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; BaudRateSel[0] ; 0.000        ; 3.536      ; 1.171      ;
; -2.552 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 4.101      ; 1.265      ;
; -2.487 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; BaudRateSel[0] ; 0.000        ; 3.536      ; 1.265      ;
; -2.408 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; -0.500       ; 3.371      ; 0.669      ;
; -2.408 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; -0.500       ; 3.371      ; 0.669      ;
; -2.407 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; BaudRateSel[0] ; 0.000        ; 2.860      ; 0.669      ;
; -2.407 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; BaudRateSel[0] ; 0.000        ; 2.860      ; 0.669      ;
; -2.403 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; -0.500       ; 3.371      ; 0.674      ;
; -2.402 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; BaudRateSel[0] ; 0.000        ; 2.860      ; 0.674      ;
; -2.398 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 3.727      ; 1.045      ;
; -2.353 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 3.727      ; 1.090      ;
; -2.347 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 3.727      ; 1.096      ;
; -2.347 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 3.727      ; 1.096      ;
; -2.272 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 3.727      ; 1.171      ;
; -2.178 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 3.727      ; 1.265      ;
; -2.032 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; -0.500       ; 3.371      ; 1.045      ;
; -2.031 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; BaudRateSel[0] ; 0.000        ; 2.860      ; 1.045      ;
; -1.992 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 2.945      ; 0.669      ;
; -1.992 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 2.945      ; 0.669      ;
; -1.987 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; -0.500       ; 3.371      ; 1.090      ;
; -1.987 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 2.945      ; 0.674      ;
; -1.986 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; BaudRateSel[0] ; 0.000        ; 2.860      ; 1.090      ;
; -1.981 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; -0.500       ; 3.371      ; 1.096      ;
; -1.981 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; -0.500       ; 3.371      ; 1.096      ;
+--------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+------------------------------------------------------------------------------------------+----------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk'                                                                                                                                                                                                                                                                                                          ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                  ; To Node                                                                                    ; Launch Clock                                                                             ; Latch Clock                                                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+
; -6.062 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 10.038     ; 4.414      ;
; -5.584 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; -0.500       ; 10.038     ; 4.392      ;
; -5.112 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 5.575      ; 0.669      ;
; -5.112 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 5.575      ; 0.669      ;
; -5.107 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 5.575      ; 0.674      ;
; -4.736 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 5.575      ; 1.045      ;
; -4.691 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 5.575      ; 1.090      ;
; -4.685 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 5.575      ; 1.096      ;
; -4.685 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 5.575      ; 1.096      ;
; -4.610 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 5.575      ; 1.171      ;
; -4.516 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 5.575      ; 1.265      ;
; -4.373 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 4.836      ; 0.669      ;
; -4.373 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 4.836      ; 0.669      ;
; -4.368 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 4.836      ; 0.674      ;
; -3.997 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 4.836      ; 1.045      ;
; -3.952 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 4.836      ; 1.090      ;
; -3.946 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 4.836      ; 1.096      ;
; -3.946 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 4.836      ; 1.096      ;
; -3.871 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 4.836      ; 1.171      ;
; -3.777 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 4.836      ; 1.265      ;
; -2.576 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 3.039      ; 0.669      ;
; -2.576 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 3.039      ; 0.669      ;
; -2.571 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 3.039      ; 0.674      ;
; -2.200 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 3.039      ; 1.045      ;
; -2.155 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 3.039      ; 1.090      ;
; -2.149 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 3.039      ; 1.096      ;
; -2.149 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 3.039      ; 1.096      ;
; -2.074 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 3.039      ; 1.171      ;
; -1.980 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 3.039      ; 1.265      ;
; -1.900 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 2.363      ; 0.669      ;
; -1.900 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 2.363      ; 0.669      ;
; -1.895 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 2.363      ; 0.674      ;
; -1.524 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 2.363      ; 1.045      ;
; -1.479 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 2.363      ; 1.090      ;
; -1.473 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 2.363      ; 1.096      ;
; -1.473 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 2.363      ; 1.096      ;
; -1.398 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 2.363      ; 1.171      ;
; -1.304 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 2.363      ; 1.265      ;
; -1.274 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; -0.500       ; 2.227      ; 0.669      ;
; -1.274 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; -0.500       ; 2.227      ; 0.669      ;
; -1.269 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; -0.500       ; 2.227      ; 0.674      ;
; -1.197 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 1.660      ; 0.669      ;
; -1.197 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 1.660      ; 0.669      ;
; -1.192 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 1.660      ; 0.674      ;
; -0.898 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; -0.500       ; 2.227      ; 1.045      ;
; -0.853 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; -0.500       ; 2.227      ; 1.090      ;
; -0.847 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; -0.500       ; 2.227      ; 1.096      ;
; -0.847 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; -0.500       ; 2.227      ; 1.096      ;
; -0.823 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 1.286      ; 0.669      ;
; -0.823 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 1.286      ; 0.669      ;
; -0.821 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 1.660      ; 1.045      ;
; -0.818 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 1.286      ; 0.674      ;
; -0.776 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 1.660      ; 1.090      ;
; -0.772 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; -0.500       ; 2.227      ; 1.171      ;
; -0.770 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 1.660      ; 1.096      ;
; -0.770 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 1.660      ; 1.096      ;
; -0.695 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 1.660      ; 1.171      ;
; -0.678 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; -0.500       ; 2.227      ; 1.265      ;
; -0.601 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 1.660      ; 1.265      ;
; -0.581 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 1.034      ; 0.669      ;
; -0.581 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 1.034      ; 0.669      ;
; -0.576 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 1.034      ; 0.674      ;
; -0.447 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 1.286      ; 1.045      ;
; -0.402 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 1.286      ; 1.090      ;
; -0.396 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 1.286      ; 1.096      ;
; -0.396 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 1.286      ; 1.096      ;
; -0.321 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 1.286      ; 1.171      ;
; -0.227 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 1.286      ; 1.265      ;
; -0.205 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 1.034      ; 1.045      ;
; -0.160 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 1.034      ; 1.090      ;
; -0.154 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 1.034      ; 1.096      ;
; -0.154 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 1.034      ; 1.096      ;
; -0.079 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 1.034      ; 1.171      ;
; 0.015  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 1.034      ; 1.265      ;
; 0.403  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 0.080      ; 0.669      ;
; 0.408  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 0.080      ; 0.674      ;
; 0.440  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:7:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:7:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 0.043      ; 0.669      ;
; 0.445  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:7:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:7:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 0.043      ; 0.674      ;
; 0.451  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:7:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:7:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 0.049      ; 0.686      ;
; 0.779  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 0.080      ; 1.045      ;
; 0.824  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 0.080      ; 1.090      ;
; 0.830  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 0.080      ; 1.096      ;
; 0.830  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 0.080      ; 1.096      ;
; 0.905  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 0.080      ; 1.171      ;
; 0.999  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 0.080      ; 1.265      ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk'                                                                                                                                                                                                                                                                                                          ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                  ; To Node                                                                                    ; Launch Clock                                                                             ; Latch Clock                                                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+
; -5.211 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 9.187      ; 4.414      ;
; -4.733 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; -0.500       ; 9.187      ; 4.392      ;
; -4.261 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 4.724      ; 0.669      ;
; -4.261 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 4.724      ; 0.669      ;
; -4.256 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 4.724      ; 0.674      ;
; -3.885 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 4.724      ; 1.045      ;
; -3.840 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 4.724      ; 1.090      ;
; -3.834 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 4.724      ; 1.096      ;
; -3.834 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 4.724      ; 1.096      ;
; -3.759 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 4.724      ; 1.171      ;
; -3.665 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 4.724      ; 1.265      ;
; -3.522 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 3.985      ; 0.669      ;
; -3.522 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 3.985      ; 0.669      ;
; -3.517 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 3.985      ; 0.674      ;
; -3.146 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 3.985      ; 1.045      ;
; -3.101 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 3.985      ; 1.090      ;
; -3.095 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 3.985      ; 1.096      ;
; -3.095 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 3.985      ; 1.096      ;
; -3.020 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 3.985      ; 1.171      ;
; -2.926 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 3.985      ; 1.265      ;
; -1.725 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 2.188      ; 0.669      ;
; -1.725 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 2.188      ; 0.669      ;
; -1.720 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 2.188      ; 0.674      ;
; -1.349 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 2.188      ; 1.045      ;
; -1.304 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 2.188      ; 1.090      ;
; -1.298 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 2.188      ; 1.096      ;
; -1.298 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 2.188      ; 1.096      ;
; -1.223 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 2.188      ; 1.171      ;
; -1.129 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 2.188      ; 1.265      ;
; -1.049 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 1.512      ; 0.669      ;
; -1.049 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 1.512      ; 0.669      ;
; -1.044 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 1.512      ; 0.674      ;
; -0.673 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 1.512      ; 1.045      ;
; -0.628 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 1.512      ; 1.090      ;
; -0.622 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 1.512      ; 1.096      ;
; -0.622 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 1.512      ; 1.096      ;
; -0.547 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 1.512      ; 1.171      ;
; -0.453 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 1.512      ; 1.265      ;
; -0.423 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; -0.500       ; 1.376      ; 0.669      ;
; -0.423 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; -0.500       ; 1.376      ; 0.669      ;
; -0.423 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 3.327      ; 3.342      ;
; -0.418 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; -0.500       ; 1.376      ; 0.674      ;
; -0.346 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 0.809      ; 0.669      ;
; -0.346 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 0.809      ; 0.669      ;
; -0.341 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 0.809      ; 0.674      ;
; -0.047 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; -0.500       ; 1.376      ; 1.045      ;
; -0.002 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; -0.500       ; 1.376      ; 1.090      ;
; 0.004  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; -0.500       ; 1.376      ; 1.096      ;
; 0.004  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; -0.500       ; 1.376      ; 1.096      ;
; 0.030  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 0.809      ; 1.045      ;
; 0.039  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; -0.500       ; 3.327      ; 3.304      ;
; 0.075  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 0.809      ; 1.090      ;
; 0.079  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; -0.500       ; 1.376      ; 1.171      ;
; 0.081  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 0.809      ; 1.096      ;
; 0.081  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 0.809      ; 1.096      ;
; 0.156  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 0.809      ; 1.171      ;
; 0.173  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; -0.500       ; 1.376      ; 1.265      ;
; 0.250  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 0.809      ; 1.265      ;
; 0.270  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 0.183      ; 0.669      ;
; 0.270  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 0.183      ; 0.669      ;
; 0.275  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 0.183      ; 0.674      ;
; 0.403  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 0.080      ; 0.669      ;
; 0.407  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 0.081      ; 0.674      ;
; 0.408  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 0.080      ; 0.674      ;
; 0.646  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 0.183      ; 1.045      ;
; 0.691  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 0.183      ; 1.090      ;
; 0.697  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 0.183      ; 1.096      ;
; 0.697  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 0.183      ; 1.096      ;
; 0.758  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 0.081      ; 1.025      ;
; 0.772  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 0.183      ; 1.171      ;
; 0.779  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 0.080      ; 1.045      ;
; 0.810  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; -0.347     ; 0.669      ;
; 0.810  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; -0.347     ; 0.669      ;
; 0.815  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; -0.347     ; 0.674      ;
; 0.824  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 0.080      ; 1.090      ;
; 0.830  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 0.080      ; 1.096      ;
; 0.830  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 0.080      ; 1.096      ;
; 0.866  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 0.183      ; 1.265      ;
; 0.905  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 0.080      ; 1.171      ;
; 0.999  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 0.080      ; 1.265      ;
; 1.186  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; -0.347     ; 1.045      ;
; 1.231  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; -0.347     ; 1.090      ;
; 1.237  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; -0.347     ; 1.096      ;
; 1.237  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; -0.347     ; 1.096      ;
; 1.312  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; -0.347     ; 1.171      ;
; 1.406  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; -0.347     ; 1.265      ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk'                                                                                                                                                                                                                                                                                                          ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                  ; To Node                                                                                    ; Launch Clock                                                                             ; Latch Clock                                                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+
; -4.847 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 8.823      ; 4.414      ;
; -4.369 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; -0.500       ; 8.823      ; 4.392      ;
; -3.897 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 4.360      ; 0.669      ;
; -3.897 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 4.360      ; 0.669      ;
; -3.892 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 4.360      ; 0.674      ;
; -3.521 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 4.360      ; 1.045      ;
; -3.476 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 4.360      ; 1.090      ;
; -3.470 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 4.360      ; 1.096      ;
; -3.470 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 4.360      ; 1.096      ;
; -3.395 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 4.360      ; 1.171      ;
; -3.301 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 4.360      ; 1.265      ;
; -3.158 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 3.621      ; 0.669      ;
; -3.158 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 3.621      ; 0.669      ;
; -3.153 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 3.621      ; 0.674      ;
; -2.782 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 3.621      ; 1.045      ;
; -2.737 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 3.621      ; 1.090      ;
; -2.731 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 3.621      ; 1.096      ;
; -2.731 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 3.621      ; 1.096      ;
; -2.656 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 3.621      ; 1.171      ;
; -2.562 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 3.621      ; 1.265      ;
; -1.361 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 1.824      ; 0.669      ;
; -1.361 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 1.824      ; 0.669      ;
; -1.356 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 1.824      ; 0.674      ;
; -0.985 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 1.824      ; 1.045      ;
; -0.940 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 1.824      ; 1.090      ;
; -0.934 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 1.824      ; 1.096      ;
; -0.934 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 1.824      ; 1.096      ;
; -0.859 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 1.824      ; 1.171      ;
; -0.765 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 1.824      ; 1.265      ;
; -0.685 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 1.148      ; 0.669      ;
; -0.685 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 1.148      ; 0.669      ;
; -0.680 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 1.148      ; 0.674      ;
; -0.316 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 3.285      ; 3.407      ;
; -0.309 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 1.148      ; 1.045      ;
; -0.264 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 1.148      ; 1.090      ;
; -0.258 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 1.148      ; 1.096      ;
; -0.258 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 1.148      ; 1.096      ;
; -0.183 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 1.148      ; 1.171      ;
; -0.089 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 1.148      ; 1.265      ;
; -0.059 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; -0.500       ; 1.012      ; 0.669      ;
; -0.059 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; -0.500       ; 1.012      ; 0.669      ;
; -0.054 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; -0.500       ; 1.012      ; 0.674      ;
; 0.214  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; -0.500       ; 3.285      ; 3.437      ;
; 0.317  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; -0.500       ; 1.012      ; 1.045      ;
; 0.362  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; -0.500       ; 1.012      ; 1.090      ;
; 0.368  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; -0.500       ; 1.012      ; 1.096      ;
; 0.368  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; -0.500       ; 1.012      ; 1.096      ;
; 0.392  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 0.071      ; 0.669      ;
; 0.392  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 0.071      ; 0.669      ;
; 0.397  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 0.071      ; 0.674      ;
; 0.403  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 0.080      ; 0.669      ;
; 0.407  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 0.081      ; 0.674      ;
; 0.408  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 0.080      ; 0.674      ;
; 0.443  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; -0.500       ; 1.012      ; 1.171      ;
; 0.537  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; -0.500       ; 1.012      ; 1.265      ;
; 0.634  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; -0.181     ; 0.669      ;
; 0.634  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; -0.181     ; 0.669      ;
; 0.639  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; -0.181     ; 0.674      ;
; 0.758  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 0.081      ; 1.025      ;
; 0.768  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 0.071      ; 1.045      ;
; 0.779  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 0.080      ; 1.045      ;
; 0.813  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 0.071      ; 1.090      ;
; 0.819  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 0.071      ; 1.096      ;
; 0.819  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 0.071      ; 1.096      ;
; 0.824  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 0.080      ; 1.090      ;
; 0.830  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 0.080      ; 1.096      ;
; 0.830  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 0.080      ; 1.096      ;
; 0.894  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 0.071      ; 1.171      ;
; 0.905  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 0.080      ; 1.171      ;
; 0.988  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 0.071      ; 1.265      ;
; 0.999  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 0.080      ; 1.265      ;
; 1.010  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; -0.181     ; 1.045      ;
; 1.055  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; -0.181     ; 1.090      ;
; 1.061  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; -0.181     ; 1.096      ;
; 1.061  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; -0.181     ; 1.096      ;
; 1.136  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; -0.181     ; 1.171      ;
; 1.174  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; -0.711     ; 0.669      ;
; 1.174  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; -0.711     ; 0.669      ;
; 1.179  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; -0.711     ; 0.674      ;
; 1.230  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; -0.181     ; 1.265      ;
; 1.550  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; -0.711     ; 1.045      ;
; 1.595  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; -0.711     ; 1.090      ;
; 1.601  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; -0.711     ; 1.096      ;
; 1.601  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; -0.711     ; 1.096      ;
; 1.676  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; -0.711     ; 1.171      ;
; 1.770  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; -0.711     ; 1.265      ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk'                                                                                                                                                                                                                                                                                                          ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                  ; To Node                                                                                    ; Launch Clock                                                                             ; Latch Clock                                                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+
; -4.111 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 8.087      ; 4.414      ;
; -3.633 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; -0.500       ; 8.087      ; 4.392      ;
; -3.161 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 3.624      ; 0.669      ;
; -3.161 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 3.624      ; 0.669      ;
; -3.156 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 3.624      ; 0.674      ;
; -2.785 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 3.624      ; 1.045      ;
; -2.740 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 3.624      ; 1.090      ;
; -2.734 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 3.624      ; 1.096      ;
; -2.734 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 3.624      ; 1.096      ;
; -2.659 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 3.624      ; 1.171      ;
; -2.565 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 3.624      ; 1.265      ;
; -2.422 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 2.885      ; 0.669      ;
; -2.422 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 2.885      ; 0.669      ;
; -2.417 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 2.885      ; 0.674      ;
; -2.046 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 2.885      ; 1.045      ;
; -2.001 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 2.885      ; 1.090      ;
; -1.995 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 2.885      ; 1.096      ;
; -1.995 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 2.885      ; 1.096      ;
; -1.920 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 2.885      ; 1.171      ;
; -1.826 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 2.885      ; 1.265      ;
; -0.625 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 1.088      ; 0.669      ;
; -0.625 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 1.088      ; 0.669      ;
; -0.620 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 1.088      ; 0.674      ;
; -0.542 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 3.153      ; 3.049      ;
; -0.249 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 1.088      ; 1.045      ;
; -0.204 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 1.088      ; 1.090      ;
; -0.198 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 1.088      ; 1.096      ;
; -0.198 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 1.088      ; 1.096      ;
; -0.123 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 1.088      ; 1.171      ;
; -0.029 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 1.088      ; 1.265      ;
; 0.005  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; -0.500       ; 3.153      ; 3.096      ;
; 0.403  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 0.080      ; 0.669      ;
; 0.407  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 0.081      ; 0.674      ;
; 0.408  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 0.080      ; 0.674      ;
; 0.677  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; -0.500       ; 0.276      ; 0.669      ;
; 0.677  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; -0.500       ; 0.276      ; 0.669      ;
; 0.682  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; -0.500       ; 0.276      ; 0.674      ;
; 0.754  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -0.291     ; 0.669      ;
; 0.754  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -0.291     ; 0.669      ;
; 0.758  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 0.081      ; 1.025      ;
; 0.759  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -0.291     ; 0.674      ;
; 0.779  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 0.080      ; 1.045      ;
; 0.824  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 0.080      ; 1.090      ;
; 0.830  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 0.080      ; 1.096      ;
; 0.830  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 0.080      ; 1.096      ;
; 0.905  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 0.080      ; 1.171      ;
; 0.999  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 0.080      ; 1.265      ;
; 1.053  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; -0.500       ; 0.276      ; 1.045      ;
; 1.098  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; -0.500       ; 0.276      ; 1.090      ;
; 1.104  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; -0.500       ; 0.276      ; 1.096      ;
; 1.104  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; -0.500       ; 0.276      ; 1.096      ;
; 1.128  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -0.665     ; 0.669      ;
; 1.128  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -0.665     ; 0.669      ;
; 1.130  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -0.291     ; 1.045      ;
; 1.133  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -0.665     ; 0.674      ;
; 1.175  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -0.291     ; 1.090      ;
; 1.179  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; -0.500       ; 0.276      ; 1.171      ;
; 1.181  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -0.291     ; 1.096      ;
; 1.181  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -0.291     ; 1.096      ;
; 1.256  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -0.291     ; 1.171      ;
; 1.273  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; -0.500       ; 0.276      ; 1.265      ;
; 1.350  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -0.291     ; 1.265      ;
; 1.370  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -0.917     ; 0.669      ;
; 1.370  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -0.917     ; 0.669      ;
; 1.375  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -0.917     ; 0.674      ;
; 1.504  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -0.665     ; 1.045      ;
; 1.549  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -0.665     ; 1.090      ;
; 1.555  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -0.665     ; 1.096      ;
; 1.555  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -0.665     ; 1.096      ;
; 1.630  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -0.665     ; 1.171      ;
; 1.724  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -0.665     ; 1.265      ;
; 1.746  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -0.917     ; 1.045      ;
; 1.791  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -0.917     ; 1.090      ;
; 1.797  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -0.917     ; 1.096      ;
; 1.797  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -0.917     ; 1.096      ;
; 1.872  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -0.917     ; 1.171      ;
; 1.910  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -1.447     ; 0.669      ;
; 1.910  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -1.447     ; 0.669      ;
; 1.915  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -1.447     ; 0.674      ;
; 1.966  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -0.917     ; 1.265      ;
; 2.286  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -1.447     ; 1.045      ;
; 2.331  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -1.447     ; 1.090      ;
; 2.337  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -1.447     ; 1.096      ;
; 2.337  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -1.447     ; 1.096      ;
; 2.412  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -1.447     ; 1.171      ;
; 2.506  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -1.447     ; 1.265      ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk'                                                                                                                                                                                                                                                                                                          ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                  ; To Node                                                                                    ; Launch Clock                                                                             ; Latch Clock                                                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+
; -3.385 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; 7.361      ; 4.414      ;
; -2.907 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; -0.500       ; 7.361      ; 4.392      ;
; -2.435 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; 2.898      ; 0.669      ;
; -2.435 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; 2.898      ; 0.669      ;
; -2.430 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; 2.898      ; 0.674      ;
; -2.059 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; 2.898      ; 1.045      ;
; -2.014 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; 2.898      ; 1.090      ;
; -2.008 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; 2.898      ; 1.096      ;
; -2.008 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; 2.898      ; 1.096      ;
; -1.933 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; 2.898      ; 1.171      ;
; -1.839 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; 2.898      ; 1.265      ;
; -1.696 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; 2.159      ; 0.669      ;
; -1.696 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; 2.159      ; 0.669      ;
; -1.691 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; 2.159      ; 0.674      ;
; -1.320 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; 2.159      ; 1.045      ;
; -1.275 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; 2.159      ; 1.090      ;
; -1.269 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; 2.159      ; 1.096      ;
; -1.269 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; 2.159      ; 1.096      ;
; -1.194 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; 2.159      ; 1.171      ;
; -1.100 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; 2.159      ; 1.265      ;
; -0.386 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; 3.161      ; 3.213      ;
; 0.120  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; -0.500       ; 3.161      ; 3.219      ;
; 0.403  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; 0.080      ; 0.669      ;
; 0.408  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; 0.080      ; 0.674      ;
; 0.408  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; 0.080      ; 0.674      ;
; 0.777  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -0.314     ; 0.669      ;
; 0.777  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -0.314     ; 0.669      ;
; 0.779  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; 0.080      ; 1.045      ;
; 0.782  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -0.314     ; 0.674      ;
; 0.824  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; 0.080      ; 1.090      ;
; 0.830  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; 0.080      ; 1.096      ;
; 0.830  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; 0.080      ; 1.096      ;
; 0.905  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; 0.080      ; 1.171      ;
; 0.947  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; 0.080      ; 1.213      ;
; 0.999  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; 0.080      ; 1.265      ;
; 1.153  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -0.314     ; 1.045      ;
; 1.198  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -0.314     ; 1.090      ;
; 1.204  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -0.314     ; 1.096      ;
; 1.204  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -0.314     ; 1.096      ;
; 1.279  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -0.314     ; 1.171      ;
; 1.373  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -0.314     ; 1.265      ;
; 1.403  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; -0.500       ; -0.450     ; 0.669      ;
; 1.403  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; -0.500       ; -0.450     ; 0.669      ;
; 1.408  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; -0.500       ; -0.450     ; 0.674      ;
; 1.480  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -1.017     ; 0.669      ;
; 1.480  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -1.017     ; 0.669      ;
; 1.485  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -1.017     ; 0.674      ;
; 1.779  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; -0.500       ; -0.450     ; 1.045      ;
; 1.824  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; -0.500       ; -0.450     ; 1.090      ;
; 1.830  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; -0.500       ; -0.450     ; 1.096      ;
; 1.830  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; -0.500       ; -0.450     ; 1.096      ;
; 1.854  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -1.391     ; 0.669      ;
; 1.854  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -1.391     ; 0.669      ;
; 1.856  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -1.017     ; 1.045      ;
; 1.859  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -1.391     ; 0.674      ;
; 1.901  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -1.017     ; 1.090      ;
; 1.905  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; -0.500       ; -0.450     ; 1.171      ;
; 1.907  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -1.017     ; 1.096      ;
; 1.907  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -1.017     ; 1.096      ;
; 1.982  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -1.017     ; 1.171      ;
; 1.999  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; -0.500       ; -0.450     ; 1.265      ;
; 2.076  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -1.017     ; 1.265      ;
; 2.096  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -1.643     ; 0.669      ;
; 2.096  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -1.643     ; 0.669      ;
; 2.101  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -1.643     ; 0.674      ;
; 2.230  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -1.391     ; 1.045      ;
; 2.275  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -1.391     ; 1.090      ;
; 2.281  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -1.391     ; 1.096      ;
; 2.281  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -1.391     ; 1.096      ;
; 2.356  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -1.391     ; 1.171      ;
; 2.450  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -1.391     ; 1.265      ;
; 2.472  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -1.643     ; 1.045      ;
; 2.517  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -1.643     ; 1.090      ;
; 2.523  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -1.643     ; 1.096      ;
; 2.523  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -1.643     ; 1.096      ;
; 2.598  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -1.643     ; 1.171      ;
; 2.636  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -2.173     ; 0.669      ;
; 2.636  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -2.173     ; 0.669      ;
; 2.641  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -2.173     ; 0.674      ;
; 2.692  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -1.643     ; 1.265      ;
; 3.012  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -2.173     ; 1.045      ;
; 3.057  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -2.173     ; 1.090      ;
; 3.063  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -2.173     ; 1.096      ;
; 3.063  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -2.173     ; 1.096      ;
; 3.138  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -2.173     ; 1.171      ;
; 3.232  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -2.173     ; 1.265      ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk'                                                                                                                                                                                                                                                                                                          ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                  ; To Node                                                                                    ; Launch Clock                                                                             ; Latch Clock                                                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+
; -1.537 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; 5.513      ; 4.414      ;
; -1.059 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; -0.500       ; 5.513      ; 4.392      ;
; -0.587 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; 1.050      ; 0.669      ;
; -0.587 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; 1.050      ; 0.669      ;
; -0.582 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; 1.050      ; 0.674      ;
; -0.488 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; 4.238      ; 4.188      ;
; -0.211 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; 1.050      ; 1.045      ;
; -0.166 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; 1.050      ; 1.090      ;
; -0.160 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; 1.050      ; 1.096      ;
; -0.160 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; 1.050      ; 1.096      ;
; -0.085 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; 1.050      ; 1.171      ;
; 0.009  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; 1.050      ; 1.265      ;
; 0.026  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; -0.500       ; 4.238      ; 4.202      ;
; 0.403  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; 0.080      ; 0.669      ;
; 0.408  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; 0.080      ; 0.674      ;
; 0.408  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; 0.080      ; 0.674      ;
; 0.779  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; 0.080      ; 1.045      ;
; 0.824  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; 0.080      ; 1.090      ;
; 0.830  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; 0.080      ; 1.096      ;
; 0.830  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; 0.080      ; 1.096      ;
; 0.905  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; 0.080      ; 1.171      ;
; 0.946  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; 0.080      ; 1.212      ;
; 0.999  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; 0.080      ; 1.265      ;
; 1.949  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -1.486     ; 0.669      ;
; 1.949  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -1.486     ; 0.669      ;
; 1.954  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -1.486     ; 0.674      ;
; 2.325  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -1.486     ; 1.045      ;
; 2.370  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -1.486     ; 1.090      ;
; 2.376  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -1.486     ; 1.096      ;
; 2.376  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -1.486     ; 1.096      ;
; 2.451  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -1.486     ; 1.171      ;
; 2.545  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -1.486     ; 1.265      ;
; 2.625  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -2.162     ; 0.669      ;
; 2.625  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -2.162     ; 0.669      ;
; 2.630  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -2.162     ; 0.674      ;
; 3.001  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -2.162     ; 1.045      ;
; 3.046  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -2.162     ; 1.090      ;
; 3.052  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -2.162     ; 1.096      ;
; 3.052  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -2.162     ; 1.096      ;
; 3.127  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -2.162     ; 1.171      ;
; 3.221  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -2.162     ; 1.265      ;
; 3.251  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; -0.500       ; -2.298     ; 0.669      ;
; 3.251  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; -0.500       ; -2.298     ; 0.669      ;
; 3.256  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; -0.500       ; -2.298     ; 0.674      ;
; 3.328  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -2.865     ; 0.669      ;
; 3.328  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -2.865     ; 0.669      ;
; 3.333  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -2.865     ; 0.674      ;
; 3.627  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; -0.500       ; -2.298     ; 1.045      ;
; 3.672  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; -0.500       ; -2.298     ; 1.090      ;
; 3.678  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; -0.500       ; -2.298     ; 1.096      ;
; 3.678  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; -0.500       ; -2.298     ; 1.096      ;
; 3.702  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -3.239     ; 0.669      ;
; 3.702  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -3.239     ; 0.669      ;
; 3.704  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -2.865     ; 1.045      ;
; 3.707  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -3.239     ; 0.674      ;
; 3.749  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -2.865     ; 1.090      ;
; 3.753  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; -0.500       ; -2.298     ; 1.171      ;
; 3.755  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -2.865     ; 1.096      ;
; 3.755  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -2.865     ; 1.096      ;
; 3.830  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -2.865     ; 1.171      ;
; 3.847  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; -0.500       ; -2.298     ; 1.265      ;
; 3.924  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -2.865     ; 1.265      ;
; 3.944  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -3.491     ; 0.669      ;
; 3.944  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -3.491     ; 0.669      ;
; 3.949  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -3.491     ; 0.674      ;
; 4.078  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -3.239     ; 1.045      ;
; 4.123  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -3.239     ; 1.090      ;
; 4.129  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -3.239     ; 1.096      ;
; 4.129  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -3.239     ; 1.096      ;
; 4.204  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -3.239     ; 1.171      ;
; 4.298  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -3.239     ; 1.265      ;
; 4.320  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -3.491     ; 1.045      ;
; 4.365  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -3.491     ; 1.090      ;
; 4.371  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -3.491     ; 1.096      ;
; 4.371  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -3.491     ; 1.096      ;
; 4.446  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -3.491     ; 1.171      ;
; 4.484  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -4.021     ; 0.669      ;
; 4.484  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -4.021     ; 0.669      ;
; 4.489  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -4.021     ; 0.674      ;
; 4.540  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -3.491     ; 1.265      ;
; 4.860  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -4.021     ; 1.045      ;
; 4.905  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -4.021     ; 1.090      ;
; 4.911  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -4.021     ; 1.096      ;
; 4.911  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -4.021     ; 1.096      ;
; 4.986  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -4.021     ; 1.171      ;
; 5.080  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -4.021     ; 1.265      ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk'                                                                                                                                                                                                                                                                                                          ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                  ; To Node                                                                                    ; Launch Clock                                                                             ; Latch Clock                                                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+------------+------------+
; -0.794 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; 4.540      ; 4.184      ;
; -0.693 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; 4.669      ; 4.414      ;
; -0.215 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; -0.500       ; 4.669      ; 4.392      ;
; -0.202 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; -0.500       ; 4.540      ; 4.276      ;
; 0.403  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; 0.080      ; 0.669      ;
; 0.408  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; 0.080      ; 0.674      ;
; 0.408  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; 0.080      ; 0.674      ;
; 0.762  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; 0.080      ; 1.028      ;
; 0.779  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; 0.080      ; 1.045      ;
; 0.824  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; 0.080      ; 1.090      ;
; 0.830  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; 0.080      ; 1.096      ;
; 0.830  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; 0.080      ; 1.096      ;
; 0.905  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; 0.080      ; 1.171      ;
; 0.996  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -0.533     ; 0.669      ;
; 0.996  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -0.533     ; 0.669      ;
; 0.999  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; 0.080      ; 1.265      ;
; 1.001  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -0.533     ; 0.674      ;
; 1.372  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -0.533     ; 1.045      ;
; 1.417  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -0.533     ; 1.090      ;
; 1.423  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -0.533     ; 1.096      ;
; 1.423  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -0.533     ; 1.096      ;
; 1.498  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -0.533     ; 1.171      ;
; 1.592  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -0.533     ; 1.265      ;
; 2.793  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -2.330     ; 0.669      ;
; 2.793  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -2.330     ; 0.669      ;
; 2.798  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -2.330     ; 0.674      ;
; 3.169  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -2.330     ; 1.045      ;
; 3.214  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -2.330     ; 1.090      ;
; 3.220  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -2.330     ; 1.096      ;
; 3.220  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -2.330     ; 1.096      ;
; 3.295  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -2.330     ; 1.171      ;
; 3.389  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -2.330     ; 1.265      ;
; 3.469  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -3.006     ; 0.669      ;
; 3.469  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -3.006     ; 0.669      ;
; 3.474  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -3.006     ; 0.674      ;
; 3.845  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -3.006     ; 1.045      ;
; 3.890  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -3.006     ; 1.090      ;
; 3.896  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -3.006     ; 1.096      ;
; 3.896  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -3.006     ; 1.096      ;
; 3.971  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -3.006     ; 1.171      ;
; 4.065  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -3.006     ; 1.265      ;
; 4.095  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; -0.500       ; -3.142     ; 0.669      ;
; 4.095  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; -0.500       ; -3.142     ; 0.669      ;
; 4.100  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; -0.500       ; -3.142     ; 0.674      ;
; 4.172  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -3.709     ; 0.669      ;
; 4.172  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -3.709     ; 0.669      ;
; 4.177  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -3.709     ; 0.674      ;
; 4.471  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; -0.500       ; -3.142     ; 1.045      ;
; 4.516  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; -0.500       ; -3.142     ; 1.090      ;
; 4.522  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; -0.500       ; -3.142     ; 1.096      ;
; 4.522  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; -0.500       ; -3.142     ; 1.096      ;
; 4.546  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -4.083     ; 0.669      ;
; 4.546  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -4.083     ; 0.669      ;
; 4.548  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -3.709     ; 1.045      ;
; 4.551  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -4.083     ; 0.674      ;
; 4.593  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -3.709     ; 1.090      ;
; 4.597  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; -0.500       ; -3.142     ; 1.171      ;
; 4.599  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -3.709     ; 1.096      ;
; 4.599  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -3.709     ; 1.096      ;
; 4.674  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -3.709     ; 1.171      ;
; 4.691  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; -0.500       ; -3.142     ; 1.265      ;
; 4.768  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -3.709     ; 1.265      ;
; 4.788  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -4.335     ; 0.669      ;
; 4.788  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -4.335     ; 0.669      ;
; 4.793  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -4.335     ; 0.674      ;
; 4.922  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -4.083     ; 1.045      ;
; 4.967  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -4.083     ; 1.090      ;
; 4.973  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -4.083     ; 1.096      ;
; 4.973  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -4.083     ; 1.096      ;
; 5.048  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -4.083     ; 1.171      ;
; 5.142  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -4.083     ; 1.265      ;
; 5.164  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -4.335     ; 1.045      ;
; 5.209  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -4.335     ; 1.090      ;
; 5.215  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -4.335     ; 1.096      ;
; 5.215  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -4.335     ; 1.096      ;
; 5.290  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -4.335     ; 1.171      ;
; 5.328  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -4.865     ; 0.669      ;
; 5.328  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -4.865     ; 0.669      ;
; 5.333  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -4.865     ; 0.674      ;
; 5.384  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -4.335     ; 1.265      ;
; 5.704  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -4.865     ; 1.045      ;
; 5.749  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -4.865     ; 1.090      ;
; 5.755  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -4.865     ; 1.096      ;
; 5.755  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -4.865     ; 1.096      ;
; 5.830  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -4.865     ; 1.171      ;
; 5.924  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -4.865     ; 1.265      ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk'                                                                                                                                                                                                                                                       ;
+--------+---------------------------------------------------------------------------+---------------------------------------------------------------------------+-------------------------------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                 ; To Node                                                                   ; Launch Clock                                                            ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------+---------------------------------------------------------------------------+-------------------------------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; -0.289 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk ; 0.000        ; 3.123      ; 3.272      ;
; 0.258  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk ; -0.500       ; 3.123      ; 3.319      ;
; 0.407  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk    ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk ; 0.000        ; 0.081      ; 0.674      ;
; 0.762  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk    ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk ; 0.000        ; 0.081      ; 1.029      ;
+--------+---------------------------------------------------------------------------+---------------------------------------------------------------------------+-------------------------------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'GClock'                                                                                                                                                                                                                                                                                                   ;
+--------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+----------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                      ; To Node                                                                                        ; Launch Clock                                                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+----------------------------------------------------------------------+-------------+--------------+------------+------------+
; -0.238 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk ; GClock      ; 0.000        ; 3.099      ; 3.309      ;
; 0.268  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk ; GClock      ; -0.500       ; 3.099      ; 3.315      ;
; 0.404  ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                     ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                     ; GClock                                                               ; GClock      ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy0|int_q                     ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy0|int_q                     ; GClock                                                               ; GClock      ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[1]                        ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[1]                        ; GClock                                                               ; GClock      ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:3:biti|int_q ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:3:biti|int_q ; GClock                                                               ; GClock      ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; GClock                                                               ; GClock      ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; GClock                                                               ; GClock      ; 0.000        ; 0.079      ; 0.669      ;
; 0.407  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[5]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[5]                      ; GClock                                                               ; GClock      ; 0.000        ; 0.081      ; 0.674      ;
; 0.409  ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[0]                        ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[0]                        ; GClock                                                               ; GClock      ; 0.000        ; 0.079      ; 0.674      ;
; 0.409  ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; GClock                                                               ; GClock      ; 0.000        ; 0.079      ; 0.674      ;
; 0.623  ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; GClock                                                               ; GClock      ; 0.000        ; 0.079      ; 0.888      ;
; 0.625  ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; GClock                                                               ; GClock      ; 0.000        ; 0.079      ; 0.890      ;
; 0.626  ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:3:biti|int_q ; GClock                                                               ; GClock      ; 0.000        ; 0.079      ; 0.891      ;
; 0.641  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[1]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[1]                      ; GClock                                                               ; GClock      ; 0.000        ; 0.081      ; 0.908      ;
; 0.646  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[2]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[2]                      ; GClock                                                               ; GClock      ; 0.000        ; 0.081      ; 0.913      ;
; 0.648  ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[0]                        ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[1]                        ; GClock                                                               ; GClock      ; 0.000        ; 0.079      ; 0.913      ;
; 0.660  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[4]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[4]                      ; GClock                                                               ; GClock      ; 0.000        ; 0.081      ; 0.927      ;
; 0.689  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[5]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[3]                      ; GClock                                                               ; GClock      ; 0.000        ; 0.081      ; 0.956      ;
; 0.705  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[5]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[0]                      ; GClock                                                               ; GClock      ; 0.000        ; 0.081      ; 0.972      ;
; 0.807  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[4]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[0]                      ; GClock                                                               ; GClock      ; 0.000        ; 0.081      ; 1.074      ;
; 0.817  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[2]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[3]                      ; GClock                                                               ; GClock      ; 0.000        ; 0.081      ; 1.084      ;
; 0.817  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[2]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[0]                      ; GClock                                                               ; GClock      ; 0.000        ; 0.081      ; 1.084      ;
; 0.859  ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy0|int_q                     ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                     ; GClock                                                               ; GClock      ; 0.000        ; 0.078      ; 1.123      ;
; 0.859  ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[1]                        ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[0]                        ; GClock                                                               ; GClock      ; 0.000        ; 0.079      ; 1.124      ;
; 0.892  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[4]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[5]                      ; GClock                                                               ; GClock      ; 0.000        ; 0.081      ; 1.159      ;
; 0.893  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[4]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[3]                      ; GClock                                                               ; GClock      ; 0.000        ; 0.081      ; 1.160      ;
; 0.939  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[1]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[3]                      ; GClock                                                               ; GClock      ; 0.000        ; 0.081      ; 1.206      ;
; 0.939  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[1]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[0]                      ; GClock                                                               ; GClock      ; 0.000        ; 0.081      ; 1.206      ;
; 0.959  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[1]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[2]                      ; GClock                                                               ; GClock      ; 0.000        ; 0.081      ; 1.226      ;
; 0.962  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[3]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[4]                      ; GClock                                                               ; GClock      ; 0.000        ; 0.081      ; 1.229      ;
; 0.971  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[0]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[1]                      ; GClock                                                               ; GClock      ; 0.000        ; 0.081      ; 1.238      ;
; 0.976  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[0]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[2]                      ; GClock                                                               ; GClock      ; 0.000        ; 0.081      ; 1.243      ;
; 0.978  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[2]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[4]                      ; GClock                                                               ; GClock      ; 0.000        ; 0.081      ; 1.245      ;
; 1.048  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[2]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[5]                      ; GClock                                                               ; GClock      ; 0.000        ; 0.081      ; 1.315      ;
; 1.073  ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:3:biti|int_q ; GClock                                                               ; GClock      ; 0.000        ; 0.079      ; 1.338      ;
; 1.077  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[3]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[3]                      ; GClock                                                               ; GClock      ; 0.000        ; 0.081      ; 1.344      ;
; 1.078  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[3]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[0]                      ; GClock                                                               ; GClock      ; 0.000        ; 0.081      ; 1.345      ;
; 1.085  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[1]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[4]                      ; GClock                                                               ; GClock      ; 0.000        ; 0.081      ; 1.352      ;
; 1.102  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[0]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[4]                      ; GClock                                                               ; GClock      ; 0.000        ; 0.081      ; 1.369      ;
; 1.107  ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; GClock                                                               ; GClock      ; 0.000        ; 0.079      ; 1.372      ;
; 1.108  ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:3:biti|int_q ; GClock                                                               ; GClock      ; 0.000        ; 0.079      ; 1.373      ;
; 1.136  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[0]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[3]                      ; GClock                                                               ; GClock      ; 0.000        ; 0.081      ; 1.403      ;
; 1.136  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[0]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[0]                      ; GClock                                                               ; GClock      ; 0.000        ; 0.081      ; 1.403      ;
; 1.170  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[1]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[5]                      ; GClock                                                               ; GClock      ; 0.000        ; 0.081      ; 1.437      ;
; 1.239  ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                     ; GClock                                                               ; GClock      ; 0.000        ; 0.078      ; 1.503      ;
; 1.266  ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[0]                        ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                     ; GClock                                                               ; GClock      ; 0.000        ; 0.079      ; 1.531      ;
; 1.322  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[3]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[5]                      ; GClock                                                               ; GClock      ; 0.000        ; 0.081      ; 1.589      ;
; 1.358  ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                     ; GClock                                                               ; GClock      ; 0.000        ; 0.078      ; 1.622      ;
; 1.367  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[0]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[5]                      ; GClock                                                               ; GClock      ; 0.000        ; 0.081      ; 1.634      ;
; 1.435  ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[1]                        ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                     ; GClock                                                               ; GClock      ; 0.000        ; 0.079      ; 1.700      ;
; 1.469  ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:3:biti|int_q ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                     ; GClock                                                               ; GClock      ; 0.000        ; 0.078      ; 1.733      ;
; 1.574  ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                     ; GClock                                                               ; GClock      ; 0.000        ; 0.078      ; 1.838      ;
; 1.604  ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy0|int_q                     ; GClock                                                               ; GClock      ; 0.000        ; 0.079      ; 1.869      ;
; 1.614  ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy0|int_q                     ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:reset_counter|int_q             ; GClock                                                               ; GClock      ; 0.000        ; 0.079      ; 1.879      ;
; 1.619  ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:reset_counter|int_q             ; GClock                                                               ; GClock      ; 0.000        ; 0.079      ; 1.884      ;
; 1.685  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[5]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk                           ; GClock                                                               ; GClock      ; 0.000        ; 0.081      ; 1.952      ;
; 1.697  ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[0]                        ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy0|int_q                     ; GClock                                                               ; GClock      ; 0.000        ; 0.080      ; 1.963      ;
; 1.705  ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:3:biti|int_q ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy0|int_q                     ; GClock                                                               ; GClock      ; 0.000        ; 0.079      ; 1.970      ;
; 1.720  ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:3:biti|int_q ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:reset_counter|int_q             ; GClock                                                               ; GClock      ; 0.000        ; 0.079      ; 1.985      ;
; 1.753  ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy0|int_q                     ; GClock                                                               ; GClock      ; 0.000        ; 0.079      ; 2.018      ;
; 1.754  ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[0]                        ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:reset_counter|int_q             ; GClock                                                               ; GClock      ; 0.000        ; 0.080      ; 2.020      ;
; 1.771  ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy0|int_q                     ; GClock                                                               ; GClock      ; 0.000        ; 0.079      ; 2.036      ;
; 1.780  ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:reset_counter|int_q             ; GClock                                                               ; GClock      ; 0.000        ; 0.079      ; 2.045      ;
; 1.813  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[2]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk                           ; GClock                                                               ; GClock      ; 0.000        ; 0.081      ; 2.080      ;
; 1.828  ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:reset_counter|int_q             ; GClock                                                               ; GClock      ; 0.000        ; 0.079      ; 2.093      ;
; 1.899  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[4]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk                           ; GClock                                                               ; GClock      ; 0.000        ; 0.081      ; 2.166      ;
; 1.907  ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                     ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy0|int_q                     ; GClock                                                               ; GClock      ; 0.000        ; 0.080      ; 2.173      ;
; 1.912  ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[1]                        ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy0|int_q                     ; GClock                                                               ; GClock      ; 0.000        ; 0.080      ; 2.178      ;
; 1.922  ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                     ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:reset_counter|int_q             ; GClock                                                               ; GClock      ; 0.000        ; 0.080      ; 2.188      ;
; 1.927  ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[1]                        ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:reset_counter|int_q             ; GClock                                                               ; GClock      ; 0.000        ; 0.080      ; 2.193      ;
; 1.935  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[1]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk                           ; GClock                                                               ; GClock      ; 0.000        ; 0.081      ; 2.202      ;
; 2.091  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[3]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk                           ; GClock                                                               ; GClock      ; 0.000        ; 0.081      ; 2.358      ;
; 2.132  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[0]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk                           ; GClock                                                               ; GClock      ; 0.000        ; 0.081      ; 2.399      ;
+--------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+----------------------------------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk'                                                                                                                                                                                                                                                                                          ;
+-------+-----------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                     ; To Node                                                                                       ; Launch Clock                                                        ; Latch Clock                                                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; 0.404 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q               ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q               ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q               ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q               ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q               ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q               ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.079      ; 0.669      ;
; 0.430 ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:3:biti|int_q                   ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:2:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.079      ; 0.695      ;
; 0.431 ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:2:biti|int_q                   ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:1:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.079      ; 0.696      ;
; 0.432 ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:4:biti|int_q                   ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:3:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.079      ; 0.697      ;
; 0.554 ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:6:biti|int_q                   ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:5:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.079      ; 0.819      ;
; 0.584 ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:5:biti|int_q                         ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:5:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.080      ; 0.850      ;
; 0.588 ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:6:biti|int_q                         ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:6:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.080      ; 0.854      ;
; 0.588 ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.079      ; 0.853      ;
; 0.611 ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:0:biti|int_q                         ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:0:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.080      ; 0.877      ;
; 0.638 ; UART:uart_block|edge_detect:detect_inc|edge_detected                                          ; UART:uart_block|enARdFF_resetToOne:enable_tx|int_q                                            ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.079      ; 0.903      ;
; 0.638 ; UART:uart_block|edge_detect:detect_inc|edge_detected                                          ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q               ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.079      ; 0.903      ;
; 0.639 ; UART:uart_block|edge_detect:detect_inc|edge_detected                                          ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q               ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.079      ; 0.904      ;
; 0.648 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q               ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q               ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.079      ; 0.913      ;
; 0.653 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:3:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.502      ; 1.341      ;
; 0.713 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:3:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.502      ; 1.401      ;
; 0.714 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.079      ; 0.979      ;
; 0.715 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q               ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q               ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.079      ; 0.980      ;
; 0.716 ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:1:biti|int_q                   ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:0:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.079      ; 0.981      ;
; 0.718 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q               ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q               ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.079      ; 0.983      ;
; 0.732 ; UART:uart_block|edge_detect:detect_inc|signal_prev                                            ; UART:uart_block|edge_detect:detect_inc|edge_detected                                          ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.080      ; 0.998      ;
; 0.736 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.079      ; 1.001      ;
; 0.746 ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:4:biti|int_q                         ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:4:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.080      ; 1.012      ;
; 0.777 ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                    ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:3:biti|int_q                         ; GClock                                                              ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.313      ; 1.306      ;
; 0.803 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:2:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.078      ; 1.067      ;
; 0.836 ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.079      ; 1.101      ;
; 0.840 ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:2:biti|int_q                         ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:2:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.080      ; 1.106      ;
; 0.851 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:6:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.080      ; 1.117      ;
; 0.852 ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.079      ; 1.117      ;
; 0.860 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|edge_detect:detect_inc|edge_detected                                          ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.081      ; 1.127      ;
; 0.872 ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy0|int_q                    ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:3:biti|int_q                         ; GClock                                                              ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.312      ; 1.400      ;
; 0.873 ; UART:uart_block|edge_detect:detect_inc|edge_detected                                          ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q               ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.079      ; 1.138      ;
; 0.894 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:4:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.080      ; 1.160      ;
; 0.896 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:3:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.080      ; 1.162      ;
; 0.910 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:4:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.080      ; 1.176      ;
; 0.919 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:6:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.080      ; 1.185      ;
; 0.928 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:1:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.078      ; 1.192      ;
; 0.932 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:4:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.078      ; 1.196      ;
; 0.935 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:5:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.080      ; 1.201      ;
; 0.938 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:0:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.080      ; 1.204      ;
; 0.949 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:3:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.080      ; 1.215      ;
; 0.954 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:0:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.078      ; 1.218      ;
; 0.961 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|edge_detect:detect_inc|signal_prev                                            ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.081      ; 1.228      ;
; 0.961 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|edge_detect:detect_inc|edge_detected                                          ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.081      ; 1.228      ;
; 0.968 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:2:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.078      ; 1.232      ;
; 0.972 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:2:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.080      ; 1.238      ;
; 0.973 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:1:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.080      ; 1.239      ;
; 0.987 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:0:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.078      ; 1.251      ;
; 0.990 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:0:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.080      ; 1.256      ;
; 0.999 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:5:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.080      ; 1.265      ;
; 1.046 ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:5:biti|int_q                   ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:4:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.079      ; 1.311      ;
; 1.053 ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:1:biti|int_q                         ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:1:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.080      ; 1.319      ;
; 1.079 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|edge_detect:detect_inc|signal_prev                                            ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.081      ; 1.346      ;
; 1.082 ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                    ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:0:biti|int_q                         ; GClock                                                              ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; -0.111     ; 1.187      ;
; 1.128 ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.079      ; 1.393      ;
; 1.129 ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.079      ; 1.394      ;
; 1.134 ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.079      ; 1.399      ;
; 1.135 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:0:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.078      ; 1.399      ;
; 1.141 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.079      ; 1.406      ;
; 1.157 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:2:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.078      ; 1.421      ;
; 1.168 ; UART:uart_block|enARdFF_resetToOne:enable_tx|int_q                                            ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.078      ; 1.432      ;
; 1.176 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:4:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.078      ; 1.440      ;
; 1.177 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:6:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.078      ; 1.441      ;
; 1.181 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:1:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.078      ; 1.445      ;
; 1.201 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:3:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.502      ; 1.889      ;
; 1.203 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:2:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.080      ; 1.469      ;
; 1.203 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:1:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.080      ; 1.469      ;
; 1.214 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.079      ; 1.479      ;
; 1.233 ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.079      ; 1.498      ;
; 1.234 ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.079      ; 1.499      ;
; 1.239 ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.079      ; 1.504      ;
; 1.271 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:3:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.503      ; 1.960      ;
; 1.302 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:5:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.078      ; 1.566      ;
; 1.314 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:6:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.078      ; 1.578      ;
; 1.325 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:3:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.503      ; 2.014      ;
; 1.330 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:5:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.078      ; 1.594      ;
; 1.339 ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:3:biti|int_q                         ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:3:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; -0.327     ; 1.198      ;
; 1.366 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.079      ; 1.631      ;
; 1.369 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.079      ; 1.634      ;
; 1.379 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.079      ; 1.644      ;
; 1.411 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.079      ; 1.676      ;
; 1.418 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:5:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.078      ; 1.682      ;
; 1.421 ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                    ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:2:biti|int_q                         ; GClock                                                              ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; -0.111     ; 1.526      ;
; 1.434 ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                    ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:1:biti|int_q                         ; GClock                                                              ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; -0.111     ; 1.539      ;
; 1.435 ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                    ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:4:biti|int_q                         ; GClock                                                              ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; -0.111     ; 1.540      ;
; 1.440 ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy0|int_q                    ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:2:biti|int_q                         ; GClock                                                              ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; -0.112     ; 1.544      ;
; 1.462 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:6:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.078      ; 1.726      ;
; 1.466 ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy0|int_q                    ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:4:biti|int_q                         ; GClock                                                              ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; -0.112     ; 1.570      ;
; 1.469 ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy0|int_q                    ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:1:biti|int_q                         ; GClock                                                              ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; -0.112     ; 1.573      ;
; 1.478 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.079      ; 1.743      ;
; 1.480 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:4:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.078      ; 1.744      ;
; 1.484 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:1:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.078      ; 1.748      ;
; 1.500 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:1:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.079      ; 1.765      ;
; 1.500 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:2:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.079      ; 1.765      ;
; 1.500 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:6:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.079      ; 1.765      ;
+-------+-----------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk'                                                                                                                                                                                                                                                                            ;
+--------+------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                          ; To Node                                                                                       ; Launch Clock                                                        ; Latch Clock                                                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; -1.126 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q    ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q               ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.079     ; 2.045      ;
; -1.126 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q    ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q               ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.079     ; 2.045      ;
; -1.126 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q    ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q               ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.079     ; 2.045      ;
; -1.020 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q    ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q               ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.079     ; 1.939      ;
; -1.020 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q    ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q               ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.079     ; 1.939      ;
; -1.020 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q    ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q               ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.079     ; 1.939      ;
; -0.940 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.079     ; 1.859      ;
; -0.940 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.079     ; 1.859      ;
; -0.940 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.079     ; 1.859      ;
; -0.876 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.079     ; 1.795      ;
; -0.876 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.079     ; 1.795      ;
; -0.876 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.079     ; 1.795      ;
; -0.868 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q    ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q               ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.079     ; 1.787      ;
; -0.868 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q    ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q               ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.079     ; 1.787      ;
; -0.868 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q    ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q               ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.079     ; 1.787      ;
+--------+------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'GClock'                                                                                                                                                                                                                           ;
+--------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                          ; To Node                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.417 ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:reset_counter|int_q ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:3:biti|int_q ; GClock       ; GClock      ; 1.000        ; -0.079     ; 1.336      ;
; -0.417 ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:reset_counter|int_q ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; GClock       ; GClock      ; 1.000        ; -0.079     ; 1.336      ;
; -0.417 ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:reset_counter|int_q ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; GClock       ; GClock      ; 1.000        ; -0.079     ; 1.336      ;
; -0.417 ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:reset_counter|int_q ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; GClock       ; GClock      ; 1.000        ; -0.079     ; 1.336      ;
+--------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'GClock'                                                                                                                                                                                                                           ;
+-------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                          ; To Node                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.947 ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:reset_counter|int_q ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:3:biti|int_q ; GClock       ; GClock      ; 0.000        ; 0.079      ; 1.212      ;
; 0.947 ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:reset_counter|int_q ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; GClock       ; GClock      ; 0.000        ; 0.079      ; 1.212      ;
; 0.947 ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:reset_counter|int_q ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; GClock       ; GClock      ; 0.000        ; 0.079      ; 1.212      ;
; 0.947 ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:reset_counter|int_q ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; GClock       ; GClock      ; 0.000        ; 0.079      ; 1.212      ;
+-------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk'                                                                                                                                                                                                                                                                            ;
+-------+------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                          ; To Node                                                                                       ; Launch Clock                                                        ; Latch Clock                                                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; 1.365 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q    ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q               ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.079      ; 1.630      ;
; 1.365 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q    ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q               ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.079      ; 1.630      ;
; 1.365 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q    ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q               ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.079      ; 1.630      ;
; 1.390 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.079      ; 1.655      ;
; 1.390 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.079      ; 1.655      ;
; 1.390 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.079      ; 1.655      ;
; 1.469 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.079      ; 1.734      ;
; 1.469 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.079      ; 1.734      ;
; 1.469 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.079      ; 1.734      ;
; 1.547 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q    ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q               ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.079      ; 1.812      ;
; 1.547 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q    ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q               ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.079      ; 1.812      ;
; 1.547 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q    ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q               ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.079      ; 1.812      ;
; 1.606 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q    ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q               ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.079      ; 1.871      ;
; 1.606 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q    ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q               ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.079      ; 1.871      ;
; 1.606 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q    ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q               ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.079      ; 1.871      ;
+-------+------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'BaudRateSel[0]'                                                                                                        ;
+--------+--------------+----------------+------------------+----------------+------------+--------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock          ; Clock Edge ; Target                                                                   ;
+--------+--------------+----------------+------------------+----------------+------------+--------------------------------------------------------------------------+
; -4.296 ; -4.076       ; 0.220          ; High Pulse Width ; BaudRateSel[0] ; Fall       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ;
; -4.296 ; -4.076       ; 0.220          ; High Pulse Width ; BaudRateSel[0] ; Fall       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ;
; -4.296 ; -4.076       ; 0.220          ; High Pulse Width ; BaudRateSel[0] ; Fall       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ;
; -4.296 ; -4.076       ; 0.220          ; High Pulse Width ; BaudRateSel[0] ; Fall       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ;
; -4.094 ; -4.094       ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|mux|o|combout                                        ;
; -4.040 ; -4.040       ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|divby8|int_clk|clk                                   ;
; -4.040 ; -4.040       ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|divby8|int_count[0]|clk                              ;
; -4.040 ; -4.040       ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|divby8|int_count[1]|clk                              ;
; -4.040 ; -4.040       ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|divby8|int_count[2]|clk                              ;
; -4.031 ; -4.031       ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|mux|o~clkctrl|inclk[0]                               ;
; -4.031 ; -4.031       ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|mux|o~clkctrl|outclk                                 ;
; -3.992 ; -3.804       ; 0.188          ; Low Pulse Width  ; BaudRateSel[0] ; Fall       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ;
; -3.992 ; -3.804       ; 0.188          ; Low Pulse Width  ; BaudRateSel[0] ; Fall       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ;
; -3.992 ; -3.804       ; 0.188          ; Low Pulse Width  ; BaudRateSel[0] ; Fall       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ;
; -3.992 ; -3.804       ; 0.188          ; Low Pulse Width  ; BaudRateSel[0] ; Fall       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ;
; -3.849 ; -3.849       ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|mux|o~clkctrl|inclk[0]                               ;
; -3.849 ; -3.849       ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|mux|o~clkctrl|outclk                                 ;
; -3.839 ; -3.839       ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|divby8|int_clk|clk                                   ;
; -3.839 ; -3.839       ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|divby8|int_count[0]|clk                              ;
; -3.839 ; -3.839       ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|divby8|int_count[1]|clk                              ;
; -3.839 ; -3.839       ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|divby8|int_count[2]|clk                              ;
; -3.784 ; -3.784       ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|mux|o|combout                                        ;
; -3.437 ; -3.437       ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|mux|o|datab                                          ;
; -3.402 ; -3.402       ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|mux|o~0|combout                                      ;
; -3.127 ; -3.127       ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|mux|o~0|combout                                      ;
; -3.094 ; -3.094       ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|mux|o|datab                                          ;
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; BaudRateSel[0] ; Rise       ; BaudRateSel[0]                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BaudRateSel[0] ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BaudRateSel[0] ; Fall       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BaudRateSel[0] ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BaudRateSel[0] ; Fall       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BaudRateSel[0] ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BaudRateSel[0] ; Fall       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BaudRateSel[0] ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BaudRateSel[0] ; Fall       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ;
; -0.950 ; -0.762       ; 0.188          ; Low Pulse Width  ; BaudRateSel[0] ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ;
; -0.950 ; -0.762       ; 0.188          ; Low Pulse Width  ; BaudRateSel[0] ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ;
; -0.950 ; -0.762       ; 0.188          ; Low Pulse Width  ; BaudRateSel[0] ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ;
; -0.950 ; -0.762       ; 0.188          ; Low Pulse Width  ; BaudRateSel[0] ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ;
; -0.895 ; -0.675       ; 0.220          ; High Pulse Width ; BaudRateSel[0] ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ;
; -0.895 ; -0.675       ; 0.220          ; High Pulse Width ; BaudRateSel[0] ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ;
; -0.895 ; -0.675       ; 0.220          ; High Pulse Width ; BaudRateSel[0] ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ;
; -0.895 ; -0.675       ; 0.220          ; High Pulse Width ; BaudRateSel[0] ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ;
; -0.867 ; -0.867       ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|mux|o~0|datac                                        ;
; -0.832 ; -0.832       ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|mux|o~2|datac                                        ;
; -0.826 ; -0.826       ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|mux|o~2|combout                                      ;
; -0.824 ; -0.824       ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|mux|o~3|datac                                        ;
; -0.817 ; -0.817       ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|mux|o~3|combout                                      ;
; -0.816 ; -0.816       ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|mux|o~1|combout                                      ;
; -0.807 ; -0.807       ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|mux|o~clkctrl|inclk[0]                               ;
; -0.807 ; -0.807       ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|mux|o~clkctrl|outclk                                 ;
; -0.803 ; -0.803       ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|mux|o~1|combout                                      ;
; -0.798 ; -0.798       ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|divby8|int_clk|clk                                   ;
; -0.798 ; -0.798       ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|divby8|int_count[0]|clk                              ;
; -0.798 ; -0.798       ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|divby8|int_count[1]|clk                              ;
; -0.798 ; -0.798       ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|divby8|int_count[2]|clk                              ;
; -0.795 ; -0.795       ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|mux|o~1|datac                                        ;
; -0.793 ; -0.793       ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|mux|o~4|combout                                      ;
; -0.761 ; -0.761       ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|mux|o~0|combout                                      ;
; -0.754 ; -0.754       ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|mux|o~0|datac                                        ;
; -0.744 ; -0.744       ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|mux|o|combout                                        ;
; -0.728 ; -0.728       ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|mux|o|datab                                          ;
; -0.697 ; -0.697       ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|mux|o|datab                                          ;
; -0.695 ; -0.695       ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|mux|o|combout                                        ;
; -0.669 ; -0.669       ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|mux|o~0|datac                                        ;
; -0.663 ; -0.663       ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|mux|o~4|combout                                      ;
; -0.662 ; -0.662       ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|mux|o~0|combout                                      ;
; -0.662 ; -0.662       ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|mux|o~1|datac                                        ;
; -0.654 ; -0.654       ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|mux|o~1|combout                                      ;
; -0.640 ; -0.640       ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|divby8|int_clk|clk                                   ;
; -0.640 ; -0.640       ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|divby8|int_count[0]|clk                              ;
; -0.640 ; -0.640       ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|divby8|int_count[1]|clk                              ;
; -0.640 ; -0.640       ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|divby8|int_count[2]|clk                              ;
; -0.639 ; -0.639       ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|mux|o~3|combout                                      ;
; -0.632 ; -0.632       ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|mux|o~3|datac                                        ;
; -0.631 ; -0.631       ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|mux|o~2|combout                                      ;
; -0.630 ; -0.630       ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|mux|o~clkctrl|inclk[0]                               ;
; -0.630 ; -0.630       ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|mux|o~clkctrl|outclk                                 ;
; -0.625 ; -0.625       ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|mux|o~2|datac                                        ;
; -0.612 ; -0.612       ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|mux|o~1|datac                                        ;
; -0.605 ; -0.605       ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|mux|o~1|combout                                      ;
; -0.592 ; -0.592       ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|mux|o~0|datac                                        ;
; -0.580 ; -0.580       ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|mux|o~2|combout                                      ;
; -0.413 ; -0.413       ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|mux|o~2|combout                                      ;
; -0.383 ; -0.383       ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|mux|o~1|datac                                        ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|mux|o~0|datad                                        ;
; 0.381  ; 0.381        ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|mux|o~3|combout                                      ;
; 0.381  ; 0.381        ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|mux|o~5|combout                                      ;
; 0.385  ; 0.385        ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|mux|o~4|datab                                        ;
; 0.393  ; 0.393        ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|mux|Equal6~2|combout                                 ;
; 0.393  ; 0.393        ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|mux|Equal6~4|combout                                 ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Rise       ; BaudRateSel[0]~input|o                                                   ;
; 0.394  ; 0.394        ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|mux|Equal6~0|combout                                 ;
; 0.394  ; 0.394        ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|mux|Equal6~6|combout                                 ;
; 0.395  ; 0.395        ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|mux|o~2|datac                                        ;
; 0.395  ; 0.395        ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|mux|o~5|dataa                                        ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|mux|Equal6~1|datad                                   ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|mux|Equal6~2|datad                                   ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|mux|Equal6~4|datad                                   ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|mux|Equal6~0|datad                                   ;
+--------+--------------+----------------+------------------+----------------+------------+--------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'GClock'                                                                                                                              ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                         ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; GClock ; Rise       ; GClock                                                                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[0]                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[1]                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[2]                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[3]                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[4]                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[5]                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[0]                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[1]                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:3:biti|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy0|int_q                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:reset_counter|int_q             ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk                           ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[0]                      ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[1]                      ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[2]                      ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[3]                      ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[4]                      ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[5]                      ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[0]                        ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[1]                        ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:3:biti|int_q ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy0|int_q                     ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                     ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:reset_counter|int_q             ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:3:biti|int_q ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy0|int_q                     ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:reset_counter|int_q             ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[0]                        ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[1]                        ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                     ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk                           ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[0]                      ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[1]                      ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[2]                      ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[3]                      ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[4]                      ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[5]                      ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; GClock~input|o                                                                                 ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; GClock~inputclkctrl|inclk[0]                                                                   ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; GClock~inputclkctrl|outclk                                                                     ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; uart_block|baudrate|divby41|int_clk|clk                                                        ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; uart_block|baudrate|divby41|int_count[0]|clk                                                   ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; uart_block|baudrate|divby41|int_count[1]|clk                                                   ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; uart_block|baudrate|divby41|int_count[2]|clk                                                   ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; uart_block|baudrate|divby41|int_count[3]|clk                                                   ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; uart_block|baudrate|divby41|int_count[4]|clk                                                   ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; uart_block|baudrate|divby41|int_count[5]|clk                                                   ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; lab3|controller|dFFy0|int_q|clk                                                                ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; lab3|controller|dFFy1|int_q|clk                                                                ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; lab3|controller|reset_counter|int_q|clk                                                        ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; lab3|ssc_counter|reg|\reg:0:biti|int_q|clk                                                     ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; lab3|ssc_counter|reg|\reg:1:biti|int_q|clk                                                     ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; lab3|ssc_counter|reg|\reg:2:biti|int_q|clk                                                     ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; lab3|ssc_counter|reg|\reg:3:biti|int_q|clk                                                     ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; lab3|sscs_debounce|int_currentState[0]|clk                                                     ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; lab3|sscs_debounce|int_currentState[1]|clk                                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; GClock~input|i                                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; GClock~input|i                                                                                 ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; lab3|controller|dFFy0|int_q|clk                                                                ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; lab3|controller|reset_counter|int_q|clk                                                        ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; lab3|ssc_counter|reg|\reg:0:biti|int_q|clk                                                     ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; lab3|ssc_counter|reg|\reg:1:biti|int_q|clk                                                     ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; lab3|ssc_counter|reg|\reg:2:biti|int_q|clk                                                     ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; lab3|ssc_counter|reg|\reg:3:biti|int_q|clk                                                     ;
; 0.589  ; 0.589        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; lab3|controller|dFFy1|int_q|clk                                                                ;
; 0.589  ; 0.589        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; lab3|sscs_debounce|int_currentState[0]|clk                                                     ;
; 0.589  ; 0.589        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; lab3|sscs_debounce|int_currentState[1]|clk                                                     ;
; 0.591  ; 0.591        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; uart_block|baudrate|divby41|int_clk|clk                                                        ;
; 0.591  ; 0.591        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; uart_block|baudrate|divby41|int_count[0]|clk                                                   ;
; 0.591  ; 0.591        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; uart_block|baudrate|divby41|int_count[1]|clk                                                   ;
; 0.591  ; 0.591        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; uart_block|baudrate|divby41|int_count[2]|clk                                                   ;
; 0.591  ; 0.591        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; uart_block|baudrate|divby41|int_count[3]|clk                                                   ;
; 0.591  ; 0.591        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; uart_block|baudrate|divby41|int_count[4]|clk                                                   ;
; 0.591  ; 0.591        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; uart_block|baudrate|divby41|int_count[5]|clk                                                   ;
; 0.592  ; 0.592        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; GClock~inputclkctrl|inclk[0]                                                                   ;
; 0.592  ; 0.592        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; GClock~inputclkctrl|outclk                                                                     ;
; 0.606  ; 0.606        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; GClock~input|o                                                                                 ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk'                                                                                                                             ;
+--------+--------------+----------------+------------------+---------------------------------------------------------------------+------------+-----------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                               ; Clock Edge ; Target                                                                                        ;
+--------+--------------+----------------+------------------+---------------------------------------------------------------------+------------+-----------------------------------------------------------------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|edge_detect:detect_inc|edge_detected                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|edge_detect:detect_inc|signal_prev                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|enARdFF_resetToOne:enable_tx|int_q                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:0:biti|int_q                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:1:biti|int_q                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:2:biti|int_q                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:3:biti|int_q                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:4:biti|int_q                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:5:biti|int_q                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:6:biti|int_q                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:0:biti|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:1:biti|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:2:biti|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:3:biti|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:4:biti|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:5:biti|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:6:biti|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:3:biti|int_q                         ;
; 0.294  ; 0.482        ; 0.188          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|edge_detect:detect_inc|edge_detected                                          ;
; 0.294  ; 0.482        ; 0.188          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|edge_detect:detect_inc|signal_prev                                            ;
; 0.294  ; 0.482        ; 0.188          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|enARdFF_resetToOne:enable_tx|int_q                                            ;
; 0.294  ; 0.482        ; 0.188          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q               ;
; 0.294  ; 0.482        ; 0.188          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q               ;
; 0.294  ; 0.482        ; 0.188          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q               ;
; 0.294  ; 0.482        ; 0.188          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:0:biti|int_q                         ;
; 0.294  ; 0.482        ; 0.188          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:1:biti|int_q                         ;
; 0.294  ; 0.482        ; 0.188          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:2:biti|int_q                         ;
; 0.294  ; 0.482        ; 0.188          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:4:biti|int_q                         ;
; 0.294  ; 0.482        ; 0.188          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:5:biti|int_q                         ;
; 0.294  ; 0.482        ; 0.188          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:6:biti|int_q                         ;
; 0.294  ; 0.482        ; 0.188          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:0:biti|int_q                   ;
; 0.294  ; 0.482        ; 0.188          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:1:biti|int_q                   ;
; 0.294  ; 0.482        ; 0.188          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:2:biti|int_q                   ;
; 0.294  ; 0.482        ; 0.188          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:3:biti|int_q                   ;
; 0.294  ; 0.482        ; 0.188          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:4:biti|int_q                   ;
; 0.294  ; 0.482        ; 0.188          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:5:biti|int_q                   ;
; 0.294  ; 0.482        ; 0.188          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:6:biti|int_q                   ;
; 0.294  ; 0.482        ; 0.188          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ;
; 0.294  ; 0.482        ; 0.188          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ;
; 0.294  ; 0.482        ; 0.188          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ;
; 0.294  ; 0.482        ; 0.188          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ;
; 0.294  ; 0.482        ; 0.188          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ;
; 0.295  ; 0.515        ; 0.220          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|enARdFF_resetToOne:enable_tx|int_q                                            ;
; 0.295  ; 0.515        ; 0.220          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q               ;
; 0.295  ; 0.515        ; 0.220          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q               ;
; 0.295  ; 0.515        ; 0.220          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q               ;
; 0.295  ; 0.515        ; 0.220          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:0:biti|int_q                         ;
; 0.295  ; 0.515        ; 0.220          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:1:biti|int_q                         ;
; 0.295  ; 0.515        ; 0.220          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:2:biti|int_q                         ;
; 0.295  ; 0.515        ; 0.220          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:4:biti|int_q                         ;
; 0.295  ; 0.515        ; 0.220          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:5:biti|int_q                         ;
; 0.295  ; 0.515        ; 0.220          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:6:biti|int_q                         ;
; 0.295  ; 0.515        ; 0.220          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:0:biti|int_q                   ;
; 0.295  ; 0.515        ; 0.220          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:1:biti|int_q                   ;
; 0.295  ; 0.515        ; 0.220          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:2:biti|int_q                   ;
; 0.295  ; 0.515        ; 0.220          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:3:biti|int_q                   ;
; 0.295  ; 0.515        ; 0.220          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:4:biti|int_q                   ;
; 0.295  ; 0.515        ; 0.220          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:5:biti|int_q                   ;
; 0.295  ; 0.515        ; 0.220          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:6:biti|int_q                   ;
; 0.295  ; 0.515        ; 0.220          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ;
; 0.295  ; 0.515        ; 0.220          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ;
; 0.295  ; 0.515        ; 0.220          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ;
; 0.295  ; 0.515        ; 0.220          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ;
; 0.295  ; 0.515        ; 0.220          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ;
; 0.296  ; 0.516        ; 0.220          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|edge_detect:detect_inc|edge_detected                                          ;
; 0.296  ; 0.516        ; 0.220          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|edge_detect:detect_inc|signal_prev                                            ;
; 0.299  ; 0.487        ; 0.188          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:3:biti|int_q                         ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; uart_block|baudrate|divby8|int_clk~clkctrl|inclk[0]                                           ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; uart_block|baudrate|divby8|int_clk~clkctrl|outclk                                             ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; uart_block|T|TDR|\reg:0:biti|int_q|clk                                                        ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; uart_block|T|TDR|\reg:1:biti|int_q|clk                                                        ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; uart_block|T|TDR|\reg:2:biti|int_q|clk                                                        ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; uart_block|T|TDR|\reg:4:biti|int_q|clk                                                        ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; uart_block|T|TDR|\reg:5:biti|int_q|clk                                                        ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; uart_block|T|TDR|\reg:6:biti|int_q|clk                                                        ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; uart_block|T|TSR|\dffs:0:biti|int_q|clk                                                       ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; uart_block|T|TSR|\dffs:1:biti|int_q|clk                                                       ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; uart_block|T|TSR|\dffs:2:biti|int_q|clk                                                       ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; uart_block|T|TSR|\dffs:3:biti|int_q|clk                                                       ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; uart_block|T|TSR|\dffs:4:biti|int_q|clk                                                       ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; uart_block|T|TSR|\dffs:5:biti|int_q|clk                                                       ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; uart_block|T|TSR|\dffs:6:biti|int_q|clk                                                       ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; uart_block|T|controller|DFF_0|int_q|clk                                                       ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; uart_block|T|controller|DFF_1|int_q|clk                                                       ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; uart_block|T|counter|reg|\reg:0:biti|int_q|clk                                                ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; uart_block|T|counter|reg|\reg:1:biti|int_q|clk                                                ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; uart_block|T|counter|reg|\reg:2:biti|int_q|clk                                                ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; uart_block|counter|reg|\reg:0:biti|int_q|clk                                                  ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; uart_block|counter|reg|\reg:1:biti|int_q|clk                                                  ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; uart_block|counter|reg|\reg:2:biti|int_q|clk                                                  ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; uart_block|detect_inc|edge_detected|clk                                                       ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; uart_block|detect_inc|signal_prev|clk                                                         ;
+--------+--------------+----------------+------------------+---------------------------------------------------------------------+------------+-----------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk'                                                                                                                          ;
+--------+--------------+----------------+------------------+------------------------------------------------------------------------------------------+------------+--------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                                    ; Clock Edge ; Target                                                                                     ;
+--------+--------------+----------------+------------------+------------------------------------------------------------------------------------------+------------+--------------------------------------------------------------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_count ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ;
; 0.235  ; 0.423        ; 0.188          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk   ;
; 0.235  ; 0.423        ; 0.188          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_count ;
; 0.238  ; 0.426        ; 0.188          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ;
; 0.238  ; 0.426        ; 0.188          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ;
; 0.238  ; 0.426        ; 0.188          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ;
; 0.238  ; 0.426        ; 0.188          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ;
; 0.350  ; 0.570        ; 0.220          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk   ;
; 0.350  ; 0.570        ; 0.220          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_count ;
; 0.350  ; 0.570        ; 0.220          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ;
; 0.350  ; 0.570        ; 0.220          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ;
; 0.350  ; 0.570        ; 0.220          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ;
; 0.350  ; 0.570        ; 0.220          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:1:divby256_k|int_clk~clkctrl|inclk[0]                   ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:1:divby256_k|int_clk~clkctrl|outclk                     ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~clkctrl|inclk[0]                                                 ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~clkctrl|outclk                                                   ;
; 0.388  ; 0.388        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:2:divby256_k|int_clk|clk                                ;
; 0.388  ; 0.388        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:2:divby256_k|int_count|clk                              ;
; 0.391  ; 0.391        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_clk|clk                                                     ;
; 0.391  ; 0.391        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[0]|clk                                                ;
; 0.391  ; 0.391        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[1]|clk                                                ;
; 0.391  ; 0.391        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[2]|clk                                                ;
; 0.413  ; 0.413        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~0|combout                                                        ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~0|datab                                                          ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o|combout                                                          ;
; 0.448  ; 0.448        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o|datab                                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:1:divby256_k|int_clk|q                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:1:divby256_k|int_clk|q                                  ;
; 0.536  ; 0.536        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o|datab                                                            ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o|combout                                                          ;
; 0.569  ; 0.569        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~0|combout                                                        ;
; 0.580  ; 0.580        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~0|datab                                                          ;
; 0.606  ; 0.606        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:2:divby256_k|int_clk|clk                                ;
; 0.606  ; 0.606        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:2:divby256_k|int_count|clk                              ;
; 0.606  ; 0.606        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_clk|clk                                                     ;
; 0.606  ; 0.606        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[0]|clk                                                ;
; 0.606  ; 0.606        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[1]|clk                                                ;
; 0.606  ; 0.606        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[2]|clk                                                ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:1:divby256_k|int_clk~clkctrl|inclk[0]                   ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:1:divby256_k|int_clk~clkctrl|outclk                     ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~clkctrl|inclk[0]                                                 ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~clkctrl|outclk                                                   ;
+--------+--------------+----------------+------------------+------------------------------------------------------------------------------------------+------------+--------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk'                                                                                                                          ;
+--------+--------------+----------------+------------------+------------------------------------------------------------------------------------------+------------+--------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                                    ; Clock Edge ; Target                                                                                     ;
+--------+--------------+----------------+------------------+------------------------------------------------------------------------------------------+------------+--------------------------------------------------------------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_count ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk   ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_count ;
; 0.286  ; 0.474        ; 0.188          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ;
; 0.286  ; 0.474        ; 0.188          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ;
; 0.286  ; 0.474        ; 0.188          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ;
; 0.286  ; 0.474        ; 0.188          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ;
; 0.293  ; 0.513        ; 0.220          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ;
; 0.293  ; 0.513        ; 0.220          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ;
; 0.293  ; 0.513        ; 0.220          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ;
; 0.293  ; 0.513        ; 0.220          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk   ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_count ;
; 0.417  ; 0.417        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~1|combout                                                        ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~1|datad                                                          ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~clkctrl|inclk[0]                                                 ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~clkctrl|outclk                                                   ;
; 0.438  ; 0.438        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_clk|clk                                                     ;
; 0.438  ; 0.438        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[0]|clk                                                ;
; 0.438  ; 0.438        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[1]|clk                                                ;
; 0.438  ; 0.438        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[2]|clk                                                ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:2:divby256_k|int_clk~clkctrl|inclk[0]                   ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:2:divby256_k|int_clk~clkctrl|outclk                     ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:3:divby256_k|int_clk|clk                                ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:3:divby256_k|int_count|clk                              ;
; 0.474  ; 0.474        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~0|combout                                                        ;
; 0.481  ; 0.481        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~0|datac                                                          ;
; 0.491  ; 0.491        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o|datab                                                            ;
; 0.492  ; 0.492        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o|combout                                                          ;
; 0.493  ; 0.493        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o|combout                                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:2:divby256_k|int_clk|q                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:2:divby256_k|int_clk|q                                  ;
; 0.508  ; 0.508        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o|datab                                                            ;
; 0.518  ; 0.518        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~0|datac                                                          ;
; 0.525  ; 0.525        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~0|combout                                                        ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:3:divby256_k|int_clk|clk                                ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:3:divby256_k|int_count|clk                              ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:2:divby256_k|int_clk~clkctrl|inclk[0]                   ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:2:divby256_k|int_clk~clkctrl|outclk                     ;
; 0.548  ; 0.548        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_clk|clk                                                     ;
; 0.548  ; 0.548        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[0]|clk                                                ;
; 0.548  ; 0.548        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[1]|clk                                                ;
; 0.548  ; 0.548        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[2]|clk                                                ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~clkctrl|inclk[0]                                                 ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~clkctrl|outclk                                                   ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~1|datad                                                          ;
; 0.580  ; 0.580        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~1|combout                                                        ;
+--------+--------------+----------------+------------------+------------------------------------------------------------------------------------------+------------+--------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk'                                                                                                                          ;
+--------+--------------+----------------+------------------+------------------------------------------------------------------------------------------+------------+--------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                                    ; Clock Edge ; Target                                                                                     ;
+--------+--------------+----------------+------------------+------------------------------------------------------------------------------------------+------------+--------------------------------------------------------------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_count ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ;
; 0.269  ; 0.457        ; 0.188          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ;
; 0.269  ; 0.457        ; 0.188          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ;
; 0.269  ; 0.457        ; 0.188          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ;
; 0.269  ; 0.457        ; 0.188          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk   ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_count ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk   ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_count ;
; 0.320  ; 0.540        ; 0.220          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ;
; 0.320  ; 0.540        ; 0.220          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ;
; 0.320  ; 0.540        ; 0.220          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ;
; 0.320  ; 0.540        ; 0.220          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~1|datac                                                          ;
; 0.390  ; 0.390        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~1|combout                                                        ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~2|dataa                                                          ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~clkctrl|inclk[0]                                                 ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~clkctrl|outclk                                                   ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~2|combout                                                        ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_clk|clk                                                     ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[0]|clk                                                ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[1]|clk                                                ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[2]|clk                                                ;
; 0.447  ; 0.447        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~0|combout                                                        ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:3:divby256_k|int_clk~clkctrl|inclk[0]                   ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:3:divby256_k|int_clk~clkctrl|outclk                     ;
; 0.454  ; 0.454        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~0|datac                                                          ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:4:divby256_k|int_clk|clk                                ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:4:divby256_k|int_count|clk                              ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o|combout                                                          ;
; 0.482  ; 0.482        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o|datab                                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:3:divby256_k|int_clk|q                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:3:divby256_k|int_clk|q                                  ;
; 0.509  ; 0.509        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o|datab                                                            ;
; 0.520  ; 0.520        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o|combout                                                          ;
; 0.535  ; 0.535        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~0|datac                                                          ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:4:divby256_k|int_clk|clk                                ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:4:divby256_k|int_count|clk                              ;
; 0.542  ; 0.542        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~0|combout                                                        ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:3:divby256_k|int_clk~clkctrl|inclk[0]                   ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:3:divby256_k|int_clk~clkctrl|outclk                     ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~2|combout                                                        ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_clk|clk                                                     ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[0]|clk                                                ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[1]|clk                                                ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[2]|clk                                                ;
; 0.585  ; 0.585        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~clkctrl|inclk[0]                                                 ;
; 0.585  ; 0.585        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~clkctrl|outclk                                                   ;
; 0.587  ; 0.587        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~2|dataa                                                          ;
; 0.597  ; 0.597        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~1|combout                                                        ;
; 0.604  ; 0.604        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~1|datac                                                          ;
+--------+--------------+----------------+------------------+------------------------------------------------------------------------------------------+------------+--------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk'                                                                                                                          ;
+--------+--------------+----------------+------------------+------------------------------------------------------------------------------------------+------------+--------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                                    ; Clock Edge ; Target                                                                                     ;
+--------+--------------+----------------+------------------+------------------------------------------------------------------------------------------+------------+--------------------------------------------------------------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_count ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ;
; 0.232  ; 0.452        ; 0.220          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk   ;
; 0.232  ; 0.452        ; 0.220          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_count ;
; 0.283  ; 0.471        ; 0.188          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ;
; 0.283  ; 0.471        ; 0.188          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ;
; 0.283  ; 0.471        ; 0.188          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ;
; 0.283  ; 0.471        ; 0.188          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ;
; 0.309  ; 0.529        ; 0.220          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ;
; 0.309  ; 0.529        ; 0.220          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ;
; 0.309  ; 0.529        ; 0.220          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ;
; 0.309  ; 0.529        ; 0.220          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ;
; 0.360  ; 0.548        ; 0.188          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk   ;
; 0.360  ; 0.548        ; 0.188          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_count ;
; 0.392  ; 0.392        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~1|datac                                                          ;
; 0.401  ; 0.401        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~1|combout                                                        ;
; 0.415  ; 0.415        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~3|combout                                                        ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~3|datab                                                          ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~2|combout                                                        ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~clkctrl|inclk[0]                                                 ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~clkctrl|outclk                                                   ;
; 0.430  ; 0.430        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~2|datac                                                          ;
; 0.435  ; 0.435        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_clk|clk                                                     ;
; 0.435  ; 0.435        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[0]|clk                                                ;
; 0.435  ; 0.435        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[1]|clk                                                ;
; 0.435  ; 0.435        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[2]|clk                                                ;
; 0.458  ; 0.458        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~0|combout                                                        ;
; 0.465  ; 0.465        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~0|datac                                                          ;
; 0.487  ; 0.487        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:5:divby256_k|int_clk|clk                                ;
; 0.487  ; 0.487        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:5:divby256_k|int_count|clk                              ;
; 0.489  ; 0.489        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o|combout                                                          ;
; 0.493  ; 0.493        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o|datab                                                            ;
; 0.494  ; 0.494        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:4:divby256_k|int_clk~clkctrl|inclk[0]                   ;
; 0.494  ; 0.494        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:4:divby256_k|int_clk~clkctrl|outclk                     ;
; 0.495  ; 0.495        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o|datab                                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:4:divby256_k|int_clk|q                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:4:divby256_k|int_clk|q                                  ;
; 0.506  ; 0.506        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:4:divby256_k|int_clk~clkctrl|inclk[0]                   ;
; 0.506  ; 0.506        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:4:divby256_k|int_clk~clkctrl|outclk                     ;
; 0.509  ; 0.509        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o|combout                                                          ;
; 0.512  ; 0.512        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:5:divby256_k|int_clk|clk                                ;
; 0.512  ; 0.512        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:5:divby256_k|int_count|clk                              ;
; 0.521  ; 0.521        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~0|datac                                                          ;
; 0.528  ; 0.528        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~0|combout                                                        ;
; 0.554  ; 0.554        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~2|datac                                                          ;
; 0.560  ; 0.560        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~2|combout                                                        ;
; 0.564  ; 0.564        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_clk|clk                                                     ;
; 0.564  ; 0.564        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[0]|clk                                                ;
; 0.564  ; 0.564        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[1]|clk                                                ;
; 0.564  ; 0.564        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[2]|clk                                                ;
; 0.568  ; 0.568        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~3|combout                                                        ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~clkctrl|inclk[0]                                                 ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~clkctrl|outclk                                                   ;
; 0.579  ; 0.579        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~3|datab                                                          ;
; 0.583  ; 0.583        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~1|combout                                                        ;
; 0.590  ; 0.590        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~1|datac                                                          ;
+--------+--------------+----------------+------------------+------------------------------------------------------------------------------------------+------------+--------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk'                                                                                                                          ;
+--------+--------------+----------------+------------------+------------------------------------------------------------------------------------------+------------+--------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                                    ; Clock Edge ; Target                                                                                     ;
+--------+--------------+----------------+------------------+------------------------------------------------------------------------------------------+------------+--------------------------------------------------------------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_count ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ;
; 0.224  ; 0.444        ; 0.220          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk   ;
; 0.224  ; 0.444        ; 0.220          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_count ;
; 0.268  ; 0.488        ; 0.220          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ;
; 0.268  ; 0.488        ; 0.220          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ;
; 0.268  ; 0.488        ; 0.220          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ;
; 0.268  ; 0.488        ; 0.220          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ;
; 0.310  ; 0.498        ; 0.188          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ;
; 0.310  ; 0.498        ; 0.188          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ;
; 0.310  ; 0.498        ; 0.188          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ;
; 0.310  ; 0.498        ; 0.188          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ;
; 0.367  ; 0.555        ; 0.188          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk   ;
; 0.367  ; 0.555        ; 0.188          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_count ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~4|datac                                                          ;
; 0.432  ; 0.432        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~4|combout                                                        ;
; 0.433  ; 0.433        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~1|datac                                                          ;
; 0.442  ; 0.442        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~1|combout                                                        ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~clkctrl|inclk[0]                                                 ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~clkctrl|outclk                                                   ;
; 0.456  ; 0.456        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~3|combout                                                        ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_clk|clk                                                     ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[0]|clk                                                ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[1]|clk                                                ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[2]|clk                                                ;
; 0.463  ; 0.463        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~3|datac                                                          ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~2|combout                                                        ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o|datab                                                            ;
; 0.468  ; 0.468        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o|combout                                                          ;
; 0.471  ; 0.471        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~2|datac                                                          ;
; 0.479  ; 0.479        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:6:divby256_k|int_clk|clk                                ;
; 0.479  ; 0.479        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:6:divby256_k|int_count|clk                              ;
; 0.486  ; 0.486        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:5:divby256_k|int_clk~clkctrl|inclk[0]                   ;
; 0.486  ; 0.486        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:5:divby256_k|int_clk~clkctrl|outclk                     ;
; 0.494  ; 0.494        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~0|datac                                                          ;
; 0.499  ; 0.499        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~0|combout                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:5:divby256_k|int_clk|q                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:5:divby256_k|int_clk|q                                  ;
; 0.501  ; 0.501        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~0|combout                                                        ;
; 0.506  ; 0.506        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~0|datac                                                          ;
; 0.513  ; 0.513        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:5:divby256_k|int_clk~clkctrl|inclk[0]                   ;
; 0.513  ; 0.513        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:5:divby256_k|int_clk~clkctrl|outclk                     ;
; 0.516  ; 0.516        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o|combout                                                          ;
; 0.519  ; 0.519        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:6:divby256_k|int_clk|clk                                ;
; 0.519  ; 0.519        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:6:divby256_k|int_count|clk                              ;
; 0.523  ; 0.523        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_clk|clk                                                     ;
; 0.523  ; 0.523        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[0]|clk                                                ;
; 0.523  ; 0.523        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[1]|clk                                                ;
; 0.523  ; 0.523        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[2]|clk                                                ;
; 0.527  ; 0.527        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~2|datac                                                          ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o|datab                                                            ;
; 0.533  ; 0.533        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~2|combout                                                        ;
; 0.533  ; 0.533        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~clkctrl|inclk[0]                                                 ;
; 0.533  ; 0.533        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~clkctrl|outclk                                                   ;
; 0.534  ; 0.534        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~3|datac                                                          ;
; 0.541  ; 0.541        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~3|combout                                                        ;
; 0.556  ; 0.556        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~1|combout                                                        ;
; 0.563  ; 0.563        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~1|datac                                                          ;
; 0.565  ; 0.565        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~4|combout                                                        ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~4|datac                                                          ;
+--------+--------------+----------------+------------------+------------------------------------------------------------------------------------------+------------+--------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk'                                                                                                                          ;
+--------+--------------+----------------+------------------+------------------------------------------------------------------------------------------+------------+--------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                                    ; Clock Edge ; Target                                                                                     ;
+--------+--------------+----------------+------------------+------------------------------------------------------------------------------------------+------------+--------------------------------------------------------------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:7:divby256_k|int_clk   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:7:divby256_k|int_count ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:7:divby256_k|int_clk   ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:7:divby256_k|int_count ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ;
; 0.311  ; 0.499        ; 0.188          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ;
; 0.311  ; 0.499        ; 0.188          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ;
; 0.311  ; 0.499        ; 0.188          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ;
; 0.311  ; 0.499        ; 0.188          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ;
; 0.327  ; 0.547        ; 0.220          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:7:divby256_k|int_clk   ;
; 0.327  ; 0.547        ; 0.220          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:7:divby256_k|int_count ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:7:divby256_k|int_clk|clk                                ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:7:divby256_k|int_count|clk                              ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~5|datac                                                          ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~4|datab                                                          ;
; 0.419  ; 0.419        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~4|combout                                                        ;
; 0.420  ; 0.420        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~1|datac                                                          ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~5|combout                                                        ;
; 0.429  ; 0.429        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~1|combout                                                        ;
; 0.443  ; 0.443        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~3|combout                                                        ;
; 0.450  ; 0.450        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~3|datac                                                          ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~2|combout                                                        ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~clkctrl|inclk[0]                                                 ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~clkctrl|outclk                                                   ;
; 0.458  ; 0.458        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~2|datac                                                          ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_clk|clk                                                     ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[0]|clk                                                ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[1]|clk                                                ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[2]|clk                                                ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o|datab                                                            ;
; 0.481  ; 0.481        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o|combout                                                          ;
; 0.486  ; 0.486        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~0|combout                                                        ;
; 0.493  ; 0.493        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~0|datac                                                          ;
; 0.493  ; 0.493        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~0|datac                                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:6:divby256_k|int_clk|q                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:6:divby256_k|int_clk|q                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~0|combout                                                        ;
; 0.517  ; 0.517        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o|combout                                                          ;
; 0.521  ; 0.521        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o|datab                                                            ;
; 0.526  ; 0.526        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~2|datac                                                          ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~2|combout                                                        ;
; 0.533  ; 0.533        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~3|datac                                                          ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_clk|clk                                                     ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[0]|clk                                                ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[1]|clk                                                ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[2]|clk                                                ;
; 0.540  ; 0.540        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~3|combout                                                        ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~clkctrl|inclk[0]                                                 ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~clkctrl|outclk                                                   ;
; 0.555  ; 0.555        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~1|combout                                                        ;
; 0.562  ; 0.562        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~1|datac                                                          ;
; 0.564  ; 0.564        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~4|combout                                                        ;
; 0.576  ; 0.576        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~5|combout                                                        ;
; 0.580  ; 0.580        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~4|datab                                                          ;
; 0.581  ; 0.581        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~5|datac                                                          ;
; 0.583  ; 0.583        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:7:divby256_k|int_clk|clk                                ;
; 0.583  ; 0.583        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:7:divby256_k|int_count|clk                              ;
+--------+--------------+----------------+------------------+------------------------------------------------------------------------------------------+------------+--------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk'                                                                                                                          ;
+--------+--------------+----------------+------------------+-------------------------------------------------------------------------+------------+--------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                   ; Clock Edge ; Target                                                                                     ;
+--------+--------------+----------------+------------------+-------------------------------------------------------------------------+------------+--------------------------------------------------------------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_count ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ;
; 0.216  ; 0.404        ; 0.188          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ;
; 0.216  ; 0.404        ; 0.188          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ;
; 0.216  ; 0.404        ; 0.188          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ;
; 0.216  ; 0.404        ; 0.188          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ;
; 0.268  ; 0.456        ; 0.188          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk   ;
; 0.268  ; 0.456        ; 0.188          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_count ;
; 0.319  ; 0.539        ; 0.220          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk   ;
; 0.319  ; 0.539        ; 0.220          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_count ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; uart_block|baudrate|mux|o~clkctrl|inclk[0]                                                 ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; uart_block|baudrate|mux|o~clkctrl|outclk                                                   ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; uart_block|baudrate|divby8|int_clk|clk                                                     ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[0]|clk                                                ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[1]|clk                                                ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[2]|clk                                                ;
; 0.371  ; 0.591        ; 0.220          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ;
; 0.371  ; 0.591        ; 0.220          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ;
; 0.371  ; 0.591        ; 0.220          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ;
; 0.371  ; 0.591        ; 0.220          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; uart_block|baudrate|divby256_0|int_clk~clkctrl|inclk[0]                                    ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; uart_block|baudrate|divby256_0|int_clk~clkctrl|outclk                                      ;
; 0.420  ; 0.420        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; uart_block|baudrate|mux|o|datac                                                            ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:1:divby256_k|int_clk|clk                                ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:1:divby256_k|int_count|clk                              ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; uart_block|baudrate|mux|o|combout                                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; uart_block|baudrate|divby256_0|int_clk|q                                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; uart_block|baudrate|divby256_0|int_clk|q                                                   ;
; 0.573  ; 0.573        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; uart_block|baudrate|mux|o|combout                                                          ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:1:divby256_k|int_clk|clk                                ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:1:divby256_k|int_count|clk                              ;
; 0.577  ; 0.577        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; uart_block|baudrate|mux|o|datac                                                            ;
; 0.583  ; 0.583        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; uart_block|baudrate|divby256_0|int_clk~clkctrl|inclk[0]                                    ;
; 0.583  ; 0.583        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; uart_block|baudrate|divby256_0|int_clk~clkctrl|outclk                                      ;
; 0.627  ; 0.627        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; uart_block|baudrate|divby8|int_clk|clk                                                     ;
; 0.627  ; 0.627        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[0]|clk                                                ;
; 0.627  ; 0.627        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[1]|clk                                                ;
; 0.627  ; 0.627        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[2]|clk                                                ;
; 0.636  ; 0.636        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; uart_block|baudrate|mux|o~clkctrl|inclk[0]                                                 ;
; 0.636  ; 0.636        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; uart_block|baudrate|mux|o~clkctrl|outclk                                                   ;
+--------+--------------+----------------+------------------+-------------------------------------------------------------------------+------------+--------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk'                                                                                                         ;
+--------+--------------+----------------+------------------+----------------------------------------------------------------------+------------+---------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                ; Clock Edge ; Target                                                                    ;
+--------+--------------+----------------+------------------+----------------------------------------------------------------------+------------+---------------------------------------------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_count ;
; 0.279  ; 0.499        ; 0.220          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk   ;
; 0.279  ; 0.499        ; 0.220          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_count ;
; 0.311  ; 0.499        ; 0.188          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk   ;
; 0.311  ; 0.499        ; 0.188          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_count ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk ; Rise       ; uart_block|baudrate|divby41|int_clk~clkctrl|inclk[0]                      ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk ; Rise       ; uart_block|baudrate|divby41|int_clk~clkctrl|outclk                        ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk ; Rise       ; uart_block|baudrate|divby256_0|int_clk|clk                                ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk ; Rise       ; uart_block|baudrate|divby256_0|int_count|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk ; Rise       ; uart_block|baudrate|divby41|int_clk|q                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk ; Rise       ; uart_block|baudrate|divby41|int_clk|q                                     ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk ; Rise       ; uart_block|baudrate|divby256_0|int_clk|clk                                ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk ; Rise       ; uart_block|baudrate|divby256_0|int_count|clk                              ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk ; Rise       ; uart_block|baudrate|divby41|int_clk~clkctrl|inclk[0]                      ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk ; Rise       ; uart_block|baudrate|divby41|int_clk~clkctrl|outclk                        ;
+--------+--------------+----------------+------------------+----------------------------------------------------------------------+------------+---------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                                                        ;
+-----------+---------------------------------------------------------------------+-------+-------+------------+---------------------------------------------------------------------+
; Data Port ; Clock Port                                                          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                     ;
+-----------+---------------------------------------------------------------------+-------+-------+------------+---------------------------------------------------------------------+
; SSC[*]    ; GClock                                                              ; 3.160 ; 3.428 ; Rise       ; GClock                                                              ;
;  SSC[0]   ; GClock                                                              ; 3.160 ; 3.428 ; Rise       ; GClock                                                              ;
;  SSC[1]   ; GClock                                                              ; 2.930 ; 3.228 ; Rise       ; GClock                                                              ;
;  SSC[2]   ; GClock                                                              ; 2.883 ; 3.145 ; Rise       ; GClock                                                              ;
;  SSC[3]   ; GClock                                                              ; 2.831 ; 3.107 ; Rise       ; GClock                                                              ;
; SSCS      ; GClock                                                              ; 1.608 ; 1.990 ; Rise       ; GClock                                                              ;
; GReset    ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.591 ; 1.529 ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ;
+-----------+---------------------------------------------------------------------+-------+-------+------------+---------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                                                           ;
+-----------+---------------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------------+
; Data Port ; Clock Port                                                          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                     ;
+-----------+---------------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------------+
; SSC[*]    ; GClock                                                              ; -2.041 ; -2.362 ; Rise       ; GClock                                                              ;
;  SSC[0]   ; GClock                                                              ; -2.352 ; -2.666 ; Rise       ; GClock                                                              ;
;  SSC[1]   ; GClock                                                              ; -2.130 ; -2.437 ; Rise       ; GClock                                                              ;
;  SSC[2]   ; GClock                                                              ; -2.090 ; -2.397 ; Rise       ; GClock                                                              ;
;  SSC[3]   ; GClock                                                              ; -2.041 ; -2.362 ; Rise       ; GClock                                                              ;
; SSCS      ; GClock                                                              ; -0.867 ; -1.174 ; Rise       ; GClock                                                              ;
; GReset    ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; -1.012 ; -0.947 ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ;
+-----------+---------------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                              ;
+-----------+---------------------------------------------------------------------+-------+-------+------------+---------------------------------------------------------------------+
; Data Port ; Clock Port                                                          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                     ;
+-----------+---------------------------------------------------------------------+-------+-------+------------+---------------------------------------------------------------------+
; MSTL[*]   ; GClock                                                              ; 8.239 ; 8.281 ; Rise       ; GClock                                                              ;
;  MSTL[0]  ; GClock                                                              ; 7.413 ; 7.350 ; Rise       ; GClock                                                              ;
;  MSTL[1]  ; GClock                                                              ; 8.068 ; 8.091 ; Rise       ; GClock                                                              ;
;  MSTL[2]  ; GClock                                                              ; 8.239 ; 8.281 ; Rise       ; GClock                                                              ;
; SSTL[*]   ; GClock                                                              ; 7.583 ; 7.542 ; Rise       ; GClock                                                              ;
;  SSTL[0]  ; GClock                                                              ; 7.406 ; 7.466 ; Rise       ; GClock                                                              ;
;  SSTL[1]  ; GClock                                                              ; 7.402 ; 7.444 ; Rise       ; GClock                                                              ;
;  SSTL[2]  ; GClock                                                              ; 7.583 ; 7.542 ; Rise       ; GClock                                                              ;
; TxD       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 7.950 ; 7.811 ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ;
+-----------+---------------------------------------------------------------------+-------+-------+------------+---------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                                      ;
+-----------+---------------------------------------------------------------------+-------+-------+------------+---------------------------------------------------------------------+
; Data Port ; Clock Port                                                          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                     ;
+-----------+---------------------------------------------------------------------+-------+-------+------------+---------------------------------------------------------------------+
; MSTL[*]   ; GClock                                                              ; 7.161 ; 7.100 ; Rise       ; GClock                                                              ;
;  MSTL[0]  ; GClock                                                              ; 7.161 ; 7.100 ; Rise       ; GClock                                                              ;
;  MSTL[1]  ; GClock                                                              ; 7.729 ; 7.582 ; Rise       ; GClock                                                              ;
;  MSTL[2]  ; GClock                                                              ; 7.493 ; 7.525 ; Rise       ; GClock                                                              ;
; SSTL[*]   ; GClock                                                              ; 7.091 ; 7.055 ; Rise       ; GClock                                                              ;
;  SSTL[0]  ; GClock                                                              ; 7.155 ; 7.214 ; Rise       ; GClock                                                              ;
;  SSTL[1]  ; GClock                                                              ; 7.091 ; 7.055 ; Rise       ; GClock                                                              ;
;  SSTL[2]  ; GClock                                                              ; 7.159 ; 7.268 ; Rise       ; GClock                                                              ;
; TxD       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 7.183 ; 7.140 ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ;
+-----------+---------------------------------------------------------------------+-------+-------+------------+---------------------------------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                                                                       ;
+------------+-----------------+------------------------------------------------------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                                                               ; Note                                                          ;
+------------+-----------------+------------------------------------------------------------------------------------------+---------------------------------------------------------------+
; 114.47 MHz ; 112.18 MHz      ; BaudRateSel[0]                                                                           ; limit due to high minimum pulse width violation (tch)         ;
; 399.36 MHz ; 250.0 MHz       ; GClock                                                                                   ; limit due to minimum period restriction (max I/O toggle rate) ;
; 458.93 MHz ; 437.64 MHz      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; limit due to minimum period restriction (tmin)                ;
; 728.33 MHz ; 437.64 MHz      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; limit due to minimum period restriction (tmin)                ;
; 728.33 MHz ; 437.64 MHz      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; limit due to minimum period restriction (tmin)                ;
; 728.33 MHz ; 437.64 MHz      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; limit due to minimum period restriction (tmin)                ;
; 728.33 MHz ; 437.64 MHz      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; limit due to minimum period restriction (tmin)                ;
; 728.33 MHz ; 437.64 MHz      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; limit due to minimum period restriction (tmin)                ;
; 728.33 MHz ; 437.64 MHz      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; limit due to minimum period restriction (tmin)                ;
; 728.33 MHz ; 437.64 MHz      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; limit due to minimum period restriction (tmin)                ;
; 882.61 MHz ; 437.64 MHz      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk                     ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+------------------------------------------------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                                                                ;
+------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                    ; Slack  ; End Point TNS ;
+------------------------------------------------------------------------------------------+--------+---------------+
; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; -8.114 ; -31.574       ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; -7.445 ; -29.042       ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; -5.840 ; -22.622       ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; -5.222 ; -20.004       ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; -4.587 ; -17.463       ;
; BaudRateSel[0]                                                                           ; -4.381 ; -16.510       ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; -4.256 ; -16.140       ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; -3.520 ; -13.066       ;
; GClock                                                                                   ; -1.504 ; -11.884       ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; -1.179 ; -14.178       ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk                     ; -0.133 ; -0.133        ;
+------------------------------------------------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                                                                 ;
+------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                    ; Slack  ; End Point TNS ;
+------------------------------------------------------------------------------------------+--------+---------------+
; BaudRateSel[0]                                                                           ; -7.846 ; -27.062       ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; -5.398 ; -19.292       ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; -4.603 ; -16.423       ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; -4.276 ; -15.020       ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; -3.621 ; -12.608       ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; -2.953 ; -9.781        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; -1.299 ; -3.279        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; -0.652 ; -1.197        ;
; GClock                                                                                   ; -0.199 ; -0.199        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk                     ; -0.183 ; -0.183        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; 0.355  ; 0.000         ;
+------------------------------------------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary                                                        ;
+---------------------------------------------------------------------+--------+---------------+
; Clock                                                               ; Slack  ; End Point TNS ;
+---------------------------------------------------------------------+--------+---------------+
; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; -0.914 ; -5.010        ;
; GClock                                                              ; -0.281 ; -1.124        ;
+---------------------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary                                                        ;
+---------------------------------------------------------------------+-------+---------------+
; Clock                                                               ; Slack ; End Point TNS ;
+---------------------------------------------------------------------+-------+---------------+
; GClock                                                              ; 0.852 ; 0.000         ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.241 ; 0.000         ;
+---------------------------------------------------------------------+-------+---------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                                                                  ;
+------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                    ; Slack  ; End Point TNS ;
+------------------------------------------------------------------------------------------+--------+---------------+
; BaudRateSel[0]                                                                           ; -3.957 ; -135.962      ;
; GClock                                                                                   ; -3.000 ; -23.560       ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; -1.285 ; -32.125       ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; -1.285 ; -7.710        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; -1.285 ; -7.710        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; -1.285 ; -7.710        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; -1.285 ; -7.710        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; -1.285 ; -7.710        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; -1.285 ; -7.710        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; -1.285 ; -7.710        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk                     ; -1.285 ; -2.570        ;
+------------------------------------------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk'                                                                                                                                                                                                                                                                                                          ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                  ; To Node                                                                                    ; Launch Clock                                                                             ; Latch Clock                                                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+------------+------------+
; -8.114 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.500        ; -7.305     ; 1.298      ;
; -8.011 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.500        ; -7.305     ; 1.195      ;
; -7.927 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.500        ; -7.305     ; 1.111      ;
; -7.902 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.500        ; -7.305     ; 1.086      ;
; -7.901 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.500        ; -7.305     ; 1.085      ;
; -7.891 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.500        ; -7.305     ; 1.075      ;
; -7.499 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.500        ; -7.305     ; 0.683      ;
; -7.499 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.500        ; -7.305     ; 0.683      ;
; -7.499 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.500        ; -7.305     ; 0.683      ;
; -5.822 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -5.513     ; 1.298      ;
; -5.719 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -5.513     ; 1.195      ;
; -5.635 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -5.513     ; 1.111      ;
; -5.610 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -5.513     ; 1.086      ;
; -5.609 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -5.513     ; 1.085      ;
; -5.599 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -5.513     ; 1.075      ;
; -5.340 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -5.041     ; 1.298      ;
; -5.237 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -5.041     ; 1.195      ;
; -5.207 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -5.513     ; 0.683      ;
; -5.207 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -5.513     ; 0.683      ;
; -5.207 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -5.513     ; 0.683      ;
; -5.153 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -5.041     ; 1.111      ;
; -5.128 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -5.041     ; 1.086      ;
; -5.127 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -5.041     ; 1.085      ;
; -5.117 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -5.041     ; 1.075      ;
; -4.725 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -5.041     ; 0.683      ;
; -4.725 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -5.041     ; 0.683      ;
; -4.725 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -5.041     ; 0.683      ;
; -4.545 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -4.246     ; 1.298      ;
; -4.442 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -4.246     ; 1.195      ;
; -4.358 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -4.246     ; 1.111      ;
; -4.333 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -4.246     ; 1.086      ;
; -4.332 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -4.246     ; 1.085      ;
; -4.322 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -4.246     ; 1.075      ;
; -4.218 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -3.919     ; 1.298      ;
; -4.115 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -3.919     ; 1.195      ;
; -4.031 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -3.919     ; 1.111      ;
; -4.006 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -3.919     ; 1.086      ;
; -4.005 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -3.919     ; 1.085      ;
; -3.995 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -3.919     ; 1.075      ;
; -3.930 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -4.246     ; 0.683      ;
; -3.930 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -4.246     ; 0.683      ;
; -3.930 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -4.246     ; 0.683      ;
; -3.603 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -3.919     ; 0.683      ;
; -3.603 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -3.919     ; 0.683      ;
; -3.603 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -3.919     ; 0.683      ;
; -3.563 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -3.264     ; 1.298      ;
; -3.460 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -3.264     ; 1.195      ;
; -3.376 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -3.264     ; 1.111      ;
; -3.351 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -3.264     ; 1.086      ;
; -3.350 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -3.264     ; 1.085      ;
; -3.340 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -3.264     ; 1.075      ;
; -2.948 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -3.264     ; 0.683      ;
; -2.948 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -3.264     ; 0.683      ;
; -2.948 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -3.264     ; 0.683      ;
; -2.895 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -2.596     ; 1.298      ;
; -2.792 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -2.596     ; 1.195      ;
; -2.708 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -2.596     ; 1.111      ;
; -2.683 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -2.596     ; 1.086      ;
; -2.682 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -2.596     ; 1.085      ;
; -2.672 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -2.596     ; 1.075      ;
; -2.280 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -2.596     ; 0.683      ;
; -2.280 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -2.596     ; 0.683      ;
; -2.280 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -2.596     ; 0.683      ;
; -1.241 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -0.942     ; 1.298      ;
; -1.138 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -0.942     ; 1.195      ;
; -1.054 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -0.942     ; 1.111      ;
; -1.029 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -0.942     ; 1.086      ;
; -1.028 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -0.942     ; 1.085      ;
; -1.018 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -0.942     ; 1.075      ;
; -0.626 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -0.942     ; 0.683      ;
; -0.626 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -0.942     ; 0.683      ;
; -0.626 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -0.942     ; 0.683      ;
; -0.373 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -0.074     ; 1.298      ;
; -0.270 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -0.074     ; 1.195      ;
; -0.186 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -0.074     ; 1.111      ;
; -0.161 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -0.074     ; 1.086      ;
; -0.160 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -0.074     ; 1.085      ;
; -0.150 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -0.074     ; 1.075      ;
; -0.132 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -0.073     ; 1.058      ;
; 0.242  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -0.074     ; 0.683      ;
; 0.242  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -0.074     ; 0.683      ;
; 0.242  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -0.074     ; 0.683      ;
; 0.243  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -0.073     ; 0.683      ;
; 0.571  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.500        ; 4.070      ; 4.211      ;
; 0.641  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.500        ; 3.954      ; 4.025      ;
; 0.918  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; 4.070      ; 4.364      ;
; 1.077  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; 3.954      ; 4.089      ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk'                                                                                                                                                                                                                                                                                                          ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                  ; To Node                                                                                    ; Launch Clock                                                                             ; Latch Clock                                                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+
; -7.445 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.500        ; -6.636     ; 1.298      ;
; -7.342 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.500        ; -6.636     ; 1.195      ;
; -7.258 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.500        ; -6.636     ; 1.111      ;
; -7.233 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.500        ; -6.636     ; 1.086      ;
; -7.232 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.500        ; -6.636     ; 1.085      ;
; -7.222 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.500        ; -6.636     ; 1.075      ;
; -6.830 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.500        ; -6.636     ; 0.683      ;
; -6.830 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.500        ; -6.636     ; 0.683      ;
; -6.830 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.500        ; -6.636     ; 0.683      ;
; -5.153 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -4.844     ; 1.298      ;
; -5.050 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -4.844     ; 1.195      ;
; -4.966 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -4.844     ; 1.111      ;
; -4.941 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -4.844     ; 1.086      ;
; -4.940 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -4.844     ; 1.085      ;
; -4.930 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -4.844     ; 1.075      ;
; -4.671 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -4.372     ; 1.298      ;
; -4.568 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -4.372     ; 1.195      ;
; -4.538 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -4.844     ; 0.683      ;
; -4.538 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -4.844     ; 0.683      ;
; -4.538 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -4.844     ; 0.683      ;
; -4.484 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -4.372     ; 1.111      ;
; -4.459 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -4.372     ; 1.086      ;
; -4.458 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -4.372     ; 1.085      ;
; -4.448 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -4.372     ; 1.075      ;
; -4.056 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -4.372     ; 0.683      ;
; -4.056 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -4.372     ; 0.683      ;
; -4.056 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -4.372     ; 0.683      ;
; -3.876 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -3.577     ; 1.298      ;
; -3.773 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -3.577     ; 1.195      ;
; -3.689 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -3.577     ; 1.111      ;
; -3.664 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -3.577     ; 1.086      ;
; -3.663 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -3.577     ; 1.085      ;
; -3.653 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -3.577     ; 1.075      ;
; -3.549 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -3.250     ; 1.298      ;
; -3.446 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -3.250     ; 1.195      ;
; -3.362 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -3.250     ; 1.111      ;
; -3.337 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -3.250     ; 1.086      ;
; -3.336 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -3.250     ; 1.085      ;
; -3.326 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -3.250     ; 1.075      ;
; -3.261 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -3.577     ; 0.683      ;
; -3.261 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -3.577     ; 0.683      ;
; -3.261 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -3.577     ; 0.683      ;
; -2.934 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -3.250     ; 0.683      ;
; -2.934 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -3.250     ; 0.683      ;
; -2.934 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -3.250     ; 0.683      ;
; -2.894 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -2.595     ; 1.298      ;
; -2.791 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -2.595     ; 1.195      ;
; -2.707 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -2.595     ; 1.111      ;
; -2.682 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -2.595     ; 1.086      ;
; -2.681 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -2.595     ; 1.085      ;
; -2.671 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -2.595     ; 1.075      ;
; -2.279 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -2.595     ; 0.683      ;
; -2.279 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -2.595     ; 0.683      ;
; -2.279 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -2.595     ; 0.683      ;
; -2.226 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -1.927     ; 1.298      ;
; -2.123 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -1.927     ; 1.195      ;
; -2.039 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -1.927     ; 1.111      ;
; -2.014 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -1.927     ; 1.086      ;
; -2.013 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -1.927     ; 1.085      ;
; -2.003 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -1.927     ; 1.075      ;
; -1.611 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -1.927     ; 0.683      ;
; -1.611 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -1.927     ; 0.683      ;
; -1.611 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -1.927     ; 0.683      ;
; -0.373 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -0.074     ; 1.298      ;
; -0.276 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -0.074     ; 1.201      ;
; -0.270 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -0.074     ; 1.195      ;
; -0.186 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -0.074     ; 1.111      ;
; -0.161 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -0.074     ; 1.086      ;
; -0.160 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -0.074     ; 1.085      ;
; -0.150 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -0.074     ; 1.075      ;
; 0.182  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; 0.481      ; 1.298      ;
; 0.242  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -0.074     ; 0.683      ;
; 0.242  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -0.074     ; 0.683      ;
; 0.242  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -0.074     ; 0.683      ;
; 0.242  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -0.074     ; 0.683      ;
; 0.285  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; 0.481      ; 1.195      ;
; 0.369  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; 0.481      ; 1.111      ;
; 0.394  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; 0.481      ; 1.086      ;
; 0.395  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; 0.481      ; 1.085      ;
; 0.397  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.500        ; 3.688      ; 4.003      ;
; 0.405  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; 0.481      ; 1.075      ;
; 0.797  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; 0.481      ; 0.683      ;
; 0.797  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; 0.481      ; 0.683      ;
; 0.797  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; 0.481      ; 0.683      ;
; 0.861  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; 3.688      ; 4.039      ;
; 1.240  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.500        ; 4.739      ; 4.211      ;
; 1.587  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; 4.739      ; 4.364      ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk'                                                                                                                                                                                                                                                                                                          ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                  ; To Node                                                                                    ; Launch Clock                                                                             ; Latch Clock                                                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+
; -5.840 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.500        ; -5.031     ; 1.298      ;
; -5.737 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.500        ; -5.031     ; 1.195      ;
; -5.653 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.500        ; -5.031     ; 1.111      ;
; -5.628 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.500        ; -5.031     ; 1.086      ;
; -5.627 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.500        ; -5.031     ; 1.085      ;
; -5.617 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.500        ; -5.031     ; 1.075      ;
; -5.225 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.500        ; -5.031     ; 0.683      ;
; -5.225 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.500        ; -5.031     ; 0.683      ;
; -5.225 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.500        ; -5.031     ; 0.683      ;
; -3.548 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -3.239     ; 1.298      ;
; -3.445 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -3.239     ; 1.195      ;
; -3.361 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -3.239     ; 1.111      ;
; -3.336 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -3.239     ; 1.086      ;
; -3.335 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -3.239     ; 1.085      ;
; -3.325 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -3.239     ; 1.075      ;
; -3.066 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -2.767     ; 1.298      ;
; -2.963 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -2.767     ; 1.195      ;
; -2.933 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -3.239     ; 0.683      ;
; -2.933 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -3.239     ; 0.683      ;
; -2.933 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -3.239     ; 0.683      ;
; -2.879 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -2.767     ; 1.111      ;
; -2.854 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -2.767     ; 1.086      ;
; -2.853 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -2.767     ; 1.085      ;
; -2.843 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -2.767     ; 1.075      ;
; -2.451 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -2.767     ; 0.683      ;
; -2.451 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -2.767     ; 0.683      ;
; -2.451 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -2.767     ; 0.683      ;
; -2.271 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -1.972     ; 1.298      ;
; -2.168 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -1.972     ; 1.195      ;
; -2.084 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -1.972     ; 1.111      ;
; -2.059 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -1.972     ; 1.086      ;
; -2.058 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -1.972     ; 1.085      ;
; -2.048 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -1.972     ; 1.075      ;
; -1.944 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -1.645     ; 1.298      ;
; -1.841 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -1.645     ; 1.195      ;
; -1.757 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -1.645     ; 1.111      ;
; -1.732 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -1.645     ; 1.086      ;
; -1.731 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -1.645     ; 1.085      ;
; -1.721 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -1.645     ; 1.075      ;
; -1.656 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -1.972     ; 0.683      ;
; -1.656 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -1.972     ; 0.683      ;
; -1.656 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -1.972     ; 0.683      ;
; -1.329 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -1.645     ; 0.683      ;
; -1.329 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -1.645     ; 0.683      ;
; -1.329 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -1.645     ; 0.683      ;
; -1.289 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -0.990     ; 1.298      ;
; -1.186 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -0.990     ; 1.195      ;
; -1.102 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -0.990     ; 1.111      ;
; -1.077 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -0.990     ; 1.086      ;
; -1.076 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -0.990     ; 1.085      ;
; -1.066 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -0.990     ; 1.075      ;
; -0.674 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -0.990     ; 0.683      ;
; -0.674 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -0.990     ; 0.683      ;
; -0.674 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -0.990     ; 0.683      ;
; -0.373 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -0.074     ; 1.298      ;
; -0.276 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -0.072     ; 1.203      ;
; -0.270 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -0.074     ; 1.195      ;
; -0.186 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -0.074     ; 1.111      ;
; -0.161 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -0.074     ; 1.086      ;
; -0.160 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -0.074     ; 1.085      ;
; -0.150 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -0.074     ; 1.075      ;
; 0.242  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -0.074     ; 0.683      ;
; 0.242  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -0.074     ; 0.683      ;
; 0.242  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -0.074     ; 0.683      ;
; 0.244  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -0.072     ; 0.683      ;
; 0.360  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.500        ; 2.711      ; 3.063      ;
; 0.826  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; 2.711      ; 3.097      ;
; 1.033  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; 1.332      ; 1.298      ;
; 1.136  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; 1.332      ; 1.195      ;
; 1.220  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; 1.332      ; 1.111      ;
; 1.245  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; 1.332      ; 1.086      ;
; 1.246  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; 1.332      ; 1.085      ;
; 1.256  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; 1.332      ; 1.075      ;
; 1.648  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; 1.332      ; 0.683      ;
; 1.648  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; 1.332      ; 0.683      ;
; 1.648  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; 1.332      ; 0.683      ;
; 1.787  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; 2.086      ; 1.298      ;
; 1.890  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; 2.086      ; 1.195      ;
; 1.974  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; 2.086      ; 1.111      ;
; 1.999  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; 2.086      ; 1.086      ;
; 2.000  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; 2.086      ; 1.085      ;
; 2.010  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; 2.086      ; 1.075      ;
; 2.402  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; 2.086      ; 0.683      ;
; 2.402  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; 2.086      ; 0.683      ;
; 2.402  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; 2.086      ; 0.683      ;
; 2.845  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.500        ; 6.344      ; 4.211      ;
; 3.192  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; 6.344      ; 4.364      ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk'                                                                                                                                                                                                                                                                                                          ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                  ; To Node                                                                                    ; Launch Clock                                                                             ; Latch Clock                                                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+
; -5.222 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.500        ; -4.413     ; 1.298      ;
; -5.119 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.500        ; -4.413     ; 1.195      ;
; -5.035 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.500        ; -4.413     ; 1.111      ;
; -5.010 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.500        ; -4.413     ; 1.086      ;
; -5.009 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.500        ; -4.413     ; 1.085      ;
; -4.999 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.500        ; -4.413     ; 1.075      ;
; -4.607 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.500        ; -4.413     ; 0.683      ;
; -4.607 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.500        ; -4.413     ; 0.683      ;
; -4.607 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.500        ; -4.413     ; 0.683      ;
; -2.930 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -2.621     ; 1.298      ;
; -2.827 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -2.621     ; 1.195      ;
; -2.743 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -2.621     ; 1.111      ;
; -2.718 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -2.621     ; 1.086      ;
; -2.717 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -2.621     ; 1.085      ;
; -2.707 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -2.621     ; 1.075      ;
; -2.448 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -2.149     ; 1.298      ;
; -2.345 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -2.149     ; 1.195      ;
; -2.315 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -2.621     ; 0.683      ;
; -2.315 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -2.621     ; 0.683      ;
; -2.315 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -2.621     ; 0.683      ;
; -2.261 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -2.149     ; 1.111      ;
; -2.236 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -2.149     ; 1.086      ;
; -2.235 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -2.149     ; 1.085      ;
; -2.225 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -2.149     ; 1.075      ;
; -1.833 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -2.149     ; 0.683      ;
; -1.833 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -2.149     ; 0.683      ;
; -1.833 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -2.149     ; 0.683      ;
; -1.653 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -1.354     ; 1.298      ;
; -1.550 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -1.354     ; 1.195      ;
; -1.466 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -1.354     ; 1.111      ;
; -1.441 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -1.354     ; 1.086      ;
; -1.440 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -1.354     ; 1.085      ;
; -1.430 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -1.354     ; 1.075      ;
; -1.326 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -1.027     ; 1.298      ;
; -1.223 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -1.027     ; 1.195      ;
; -1.139 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -1.027     ; 1.111      ;
; -1.114 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -1.027     ; 1.086      ;
; -1.113 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -1.027     ; 1.085      ;
; -1.103 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -1.027     ; 1.075      ;
; -1.038 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -1.354     ; 0.683      ;
; -1.038 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -1.354     ; 0.683      ;
; -1.038 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -1.354     ; 0.683      ;
; -0.711 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -1.027     ; 0.683      ;
; -0.711 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -1.027     ; 0.683      ;
; -0.711 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -1.027     ; 0.683      ;
; -0.373 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -0.074     ; 1.298      ;
; -0.270 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -0.074     ; 1.195      ;
; -0.186 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -0.074     ; 1.111      ;
; -0.161 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -0.074     ; 1.086      ;
; -0.160 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -0.074     ; 1.085      ;
; -0.150 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -0.074     ; 1.075      ;
; -0.130 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -0.072     ; 1.057      ;
; -0.003 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; 0.296      ; 1.298      ;
; 0.100  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; 0.296      ; 1.195      ;
; 0.184  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; 0.296      ; 1.111      ;
; 0.209  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; 0.296      ; 1.086      ;
; 0.210  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; 0.296      ; 1.085      ;
; 0.220  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; 0.296      ; 1.075      ;
; 0.242  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -0.074     ; 0.683      ;
; 0.242  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -0.074     ; 0.683      ;
; 0.242  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -0.074     ; 0.683      ;
; 0.244  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -0.072     ; 0.683      ;
; 0.424  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.500        ; 2.699      ; 2.987      ;
; 0.612  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; 0.296      ; 0.683      ;
; 0.612  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; 0.296      ; 0.683      ;
; 0.612  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; 0.296      ; 0.683      ;
; 0.916  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; 2.699      ; 2.995      ;
; 1.651  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; 1.950      ; 1.298      ;
; 1.754  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; 1.950      ; 1.195      ;
; 1.838  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; 1.950      ; 1.111      ;
; 1.863  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; 1.950      ; 1.086      ;
; 1.864  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; 1.950      ; 1.085      ;
; 1.874  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; 1.950      ; 1.075      ;
; 2.266  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; 1.950      ; 0.683      ;
; 2.266  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; 1.950      ; 0.683      ;
; 2.266  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; 1.950      ; 0.683      ;
; 2.405  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; 2.704      ; 1.298      ;
; 2.508  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; 2.704      ; 1.195      ;
; 2.592  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; 2.704      ; 1.111      ;
; 2.617  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; 2.704      ; 1.086      ;
; 2.618  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; 2.704      ; 1.085      ;
; 2.628  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; 2.704      ; 1.075      ;
; 3.020  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; 2.704      ; 0.683      ;
; 3.020  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; 2.704      ; 0.683      ;
; 3.020  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; 2.704      ; 0.683      ;
; 3.463  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.500        ; 6.962      ; 4.211      ;
; 3.810  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; 6.962      ; 4.364      ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk'                                                                                                                                                                                                                                                                                                          ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                  ; To Node                                                                                    ; Launch Clock                                                                             ; Latch Clock                                                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+
; -4.587 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.500        ; -3.778     ; 1.298      ;
; -4.484 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.500        ; -3.778     ; 1.195      ;
; -4.400 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.500        ; -3.778     ; 1.111      ;
; -4.375 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.500        ; -3.778     ; 1.086      ;
; -4.374 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.500        ; -3.778     ; 1.085      ;
; -4.364 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.500        ; -3.778     ; 1.075      ;
; -3.972 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.500        ; -3.778     ; 0.683      ;
; -3.972 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.500        ; -3.778     ; 0.683      ;
; -3.972 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.500        ; -3.778     ; 0.683      ;
; -2.295 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -1.986     ; 1.298      ;
; -2.192 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -1.986     ; 1.195      ;
; -2.108 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -1.986     ; 1.111      ;
; -2.083 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -1.986     ; 1.086      ;
; -2.082 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -1.986     ; 1.085      ;
; -2.072 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -1.986     ; 1.075      ;
; -1.813 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -1.514     ; 1.298      ;
; -1.710 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -1.514     ; 1.195      ;
; -1.680 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -1.986     ; 0.683      ;
; -1.680 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -1.986     ; 0.683      ;
; -1.680 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -1.986     ; 0.683      ;
; -1.626 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -1.514     ; 1.111      ;
; -1.601 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -1.514     ; 1.086      ;
; -1.600 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -1.514     ; 1.085      ;
; -1.590 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -1.514     ; 1.075      ;
; -1.198 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -1.514     ; 0.683      ;
; -1.198 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -1.514     ; 0.683      ;
; -1.198 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -1.514     ; 0.683      ;
; -1.018 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -0.719     ; 1.298      ;
; -0.915 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -0.719     ; 1.195      ;
; -0.831 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -0.719     ; 1.111      ;
; -0.806 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -0.719     ; 1.086      ;
; -0.805 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -0.719     ; 1.085      ;
; -0.795 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -0.719     ; 1.075      ;
; -0.403 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -0.719     ; 0.683      ;
; -0.403 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -0.719     ; 0.683      ;
; -0.403 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -0.719     ; 0.683      ;
; -0.373 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -0.074     ; 1.298      ;
; -0.270 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -0.074     ; 1.195      ;
; -0.186 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -0.074     ; 1.111      ;
; -0.161 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -0.074     ; 1.086      ;
; -0.160 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -0.074     ; 1.085      ;
; -0.150 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -0.074     ; 1.075      ;
; -0.129 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -0.072     ; 1.056      ;
; -0.036 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 0.263      ; 1.298      ;
; 0.067  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 0.263      ; 1.195      ;
; 0.151  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 0.263      ; 1.111      ;
; 0.176  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 0.263      ; 1.086      ;
; 0.177  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 0.263      ; 1.085      ;
; 0.187  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 0.263      ; 1.075      ;
; 0.225  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.500        ; 2.824      ; 3.311      ;
; 0.242  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -0.074     ; 0.683      ;
; 0.242  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -0.074     ; 0.683      ;
; 0.242  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -0.074     ; 0.683      ;
; 0.244  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -0.072     ; 0.683      ;
; 0.579  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 0.263      ; 0.683      ;
; 0.579  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 0.263      ; 0.683      ;
; 0.579  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 0.263      ; 0.683      ;
; 0.632  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 0.931      ; 1.298      ;
; 0.687  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 2.824      ; 3.349      ;
; 0.735  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 0.931      ; 1.195      ;
; 0.819  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 0.931      ; 1.111      ;
; 0.844  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 0.931      ; 1.086      ;
; 0.845  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 0.931      ; 1.085      ;
; 0.855  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 0.931      ; 1.075      ;
; 1.247  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 0.931      ; 0.683      ;
; 1.247  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 0.931      ; 0.683      ;
; 1.247  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 0.931      ; 0.683      ;
; 2.286  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 2.585      ; 1.298      ;
; 2.389  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 2.585      ; 1.195      ;
; 2.473  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 2.585      ; 1.111      ;
; 2.498  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 2.585      ; 1.086      ;
; 2.499  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 2.585      ; 1.085      ;
; 2.509  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 2.585      ; 1.075      ;
; 2.901  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 2.585      ; 0.683      ;
; 2.901  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 2.585      ; 0.683      ;
; 2.901  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 2.585      ; 0.683      ;
; 3.040  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 3.339      ; 1.298      ;
; 3.143  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 3.339      ; 1.195      ;
; 3.227  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 3.339      ; 1.111      ;
; 3.252  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 3.339      ; 1.086      ;
; 3.253  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 3.339      ; 1.085      ;
; 3.263  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 3.339      ; 1.075      ;
; 3.655  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 3.339      ; 0.683      ;
; 3.655  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 3.339      ; 0.683      ;
; 3.655  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 3.339      ; 0.683      ;
; 4.098  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.500        ; 7.597      ; 4.211      ;
; 4.445  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 7.597      ; 4.364      ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'BaudRateSel[0]'                                                                                                                                                                                                                                                                      ;
+--------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+------------------------------------------------------------------------------------------+----------------+--------------+------------+------------+
; Slack  ; From Node                                                                ; To Node                                                                  ; Launch Clock                                                                             ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+------------------------------------------------------------------------------------------+----------------+--------------+------------+------------+
; -4.381 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 1.000        ; -4.082     ; 1.298      ;
; -4.278 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 1.000        ; -4.082     ; 1.195      ;
; -4.194 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 1.000        ; -4.082     ; 1.111      ;
; -4.169 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 1.000        ; -4.082     ; 1.086      ;
; -4.168 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 1.000        ; -4.082     ; 1.085      ;
; -4.158 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 1.000        ; -4.082     ; 1.075      ;
; -3.868 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 0.500        ; -3.069     ; 1.298      ;
; -3.766 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 1.000        ; -4.082     ; 0.683      ;
; -3.766 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 1.000        ; -4.082     ; 0.683      ;
; -3.766 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 1.000        ; -4.082     ; 0.683      ;
; -3.765 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 0.500        ; -3.069     ; 1.195      ;
; -3.681 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 0.500        ; -3.069     ; 1.111      ;
; -3.656 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 0.500        ; -3.069     ; 1.086      ;
; -3.655 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 0.500        ; -3.069     ; 1.085      ;
; -3.645 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 0.500        ; -3.069     ; 1.075      ;
; -3.253 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 0.500        ; -3.069     ; 0.683      ;
; -3.253 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 0.500        ; -3.069     ; 0.683      ;
; -3.253 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 0.500        ; -3.069     ; 0.683      ;
; -3.089 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 0.500        ; -2.290     ; 1.298      ;
; -2.986 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 0.500        ; -2.290     ; 1.195      ;
; -2.902 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 0.500        ; -2.290     ; 1.111      ;
; -2.877 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 0.500        ; -2.290     ; 1.086      ;
; -2.876 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 0.500        ; -2.290     ; 1.085      ;
; -2.866 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 0.500        ; -2.290     ; 1.075      ;
; -2.720 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; -1.911     ; 1.298      ;
; -2.617 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; -1.911     ; 1.195      ;
; -2.533 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; -1.911     ; 1.111      ;
; -2.508 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; -1.911     ; 1.086      ;
; -2.507 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; -1.911     ; 1.085      ;
; -2.497 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; -1.911     ; 1.075      ;
; -2.474 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 0.500        ; -2.290     ; 0.683      ;
; -2.474 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 0.500        ; -2.290     ; 0.683      ;
; -2.474 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 0.500        ; -2.290     ; 0.683      ;
; -2.105 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; -1.911     ; 0.683      ;
; -2.105 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; -1.911     ; 0.683      ;
; -2.105 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; -1.911     ; 0.683      ;
; -1.925 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; -1.116     ; 1.298      ;
; -1.822 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; -1.116     ; 1.195      ;
; -1.738 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; -1.116     ; 1.111      ;
; -1.713 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; -1.116     ; 1.086      ;
; -1.712 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; -1.116     ; 1.085      ;
; -1.702 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; -1.116     ; 1.075      ;
; -1.598 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; -0.789     ; 1.298      ;
; -1.495 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; -0.789     ; 1.195      ;
; -1.436 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 1.000        ; -1.137     ; 1.298      ;
; -1.411 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; -0.789     ; 1.111      ;
; -1.386 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; -0.789     ; 1.086      ;
; -1.385 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; -0.789     ; 1.085      ;
; -1.375 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; -0.789     ; 1.075      ;
; -1.333 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 1.000        ; -1.137     ; 1.195      ;
; -1.310 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; -1.116     ; 0.683      ;
; -1.310 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; -1.116     ; 0.683      ;
; -1.310 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; -1.116     ; 0.683      ;
; -1.249 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 1.000        ; -1.137     ; 1.111      ;
; -1.224 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 1.000        ; -1.137     ; 1.086      ;
; -1.223 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 1.000        ; -1.137     ; 1.085      ;
; -1.213 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 1.000        ; -1.137     ; 1.075      ;
; -1.207 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; BaudRateSel[0] ; 1.000        ; -0.898     ; 1.298      ;
; -1.104 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; BaudRateSel[0] ; 1.000        ; -0.898     ; 1.195      ;
; -1.020 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; BaudRateSel[0] ; 1.000        ; -0.898     ; 1.111      ;
; -0.995 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; BaudRateSel[0] ; 1.000        ; -0.898     ; 1.086      ;
; -0.994 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; BaudRateSel[0] ; 1.000        ; -0.898     ; 1.085      ;
; -0.984 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; BaudRateSel[0] ; 1.000        ; -0.898     ; 1.075      ;
; -0.983 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; -0.789     ; 0.683      ;
; -0.983 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; -0.789     ; 0.683      ;
; -0.983 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; -0.789     ; 0.683      ;
; -0.943 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; -0.134     ; 1.298      ;
; -0.840 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; -0.134     ; 1.195      ;
; -0.821 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 1.000        ; -1.137     ; 0.683      ;
; -0.821 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 1.000        ; -1.137     ; 0.683      ;
; -0.821 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 1.000        ; -1.137     ; 0.683      ;
; -0.756 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; -0.134     ; 1.111      ;
; -0.731 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; -0.134     ; 1.086      ;
; -0.730 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; -0.134     ; 1.085      ;
; -0.720 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; -0.134     ; 1.075      ;
; -0.592 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; BaudRateSel[0] ; 1.000        ; -0.898     ; 0.683      ;
; -0.592 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; BaudRateSel[0] ; 1.000        ; -0.898     ; 0.683      ;
; -0.592 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; BaudRateSel[0] ; 1.000        ; -0.898     ; 0.683      ;
; -0.412 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; BaudRateSel[0] ; 1.000        ; -0.103     ; 1.298      ;
; -0.328 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; -0.134     ; 0.683      ;
; -0.328 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; -0.134     ; 0.683      ;
; -0.328 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; -0.134     ; 0.683      ;
; -0.309 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; BaudRateSel[0] ; 1.000        ; -0.103     ; 1.195      ;
; -0.275 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; 0.534      ; 1.298      ;
; -0.225 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; BaudRateSel[0] ; 1.000        ; -0.103     ; 1.111      ;
; -0.200 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; BaudRateSel[0] ; 1.000        ; -0.103     ; 1.086      ;
; -0.199 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; BaudRateSel[0] ; 1.000        ; -0.103     ; 1.085      ;
; -0.189 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; BaudRateSel[0] ; 1.000        ; -0.103     ; 1.075      ;
; -0.172 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; 0.534      ; 1.195      ;
; -0.088 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; 0.534      ; 1.111      ;
; -0.085 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; BaudRateSel[0] ; 1.000        ; 0.224      ; 1.298      ;
; -0.063 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; 0.534      ; 1.086      ;
; -0.062 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; 0.534      ; 1.085      ;
; -0.052 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; 0.534      ; 1.075      ;
; 0.018  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; BaudRateSel[0] ; 1.000        ; 0.224      ; 1.195      ;
; 0.102  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; BaudRateSel[0] ; 1.000        ; 0.224      ; 1.111      ;
; 0.127  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; BaudRateSel[0] ; 1.000        ; 0.224      ; 1.086      ;
; 0.128  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; BaudRateSel[0] ; 1.000        ; 0.224      ; 1.085      ;
; 0.138  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; BaudRateSel[0] ; 1.000        ; 0.224      ; 1.075      ;
; 0.203  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; BaudRateSel[0] ; 1.000        ; -0.103     ; 0.683      ;
+--------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+------------------------------------------------------------------------------------------+----------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk'                                                                                                                                                                                                                                                                                                          ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                  ; To Node                                                                                    ; Launch Clock                                                                             ; Latch Clock                                                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+
; -4.256 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.500        ; -3.447     ; 1.298      ;
; -4.153 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.500        ; -3.447     ; 1.195      ;
; -4.069 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.500        ; -3.447     ; 1.111      ;
; -4.044 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.500        ; -3.447     ; 1.086      ;
; -4.043 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.500        ; -3.447     ; 1.085      ;
; -4.033 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.500        ; -3.447     ; 1.075      ;
; -3.641 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.500        ; -3.447     ; 0.683      ;
; -3.641 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.500        ; -3.447     ; 0.683      ;
; -3.641 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.500        ; -3.447     ; 0.683      ;
; -1.964 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -1.655     ; 1.298      ;
; -1.861 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -1.655     ; 1.195      ;
; -1.777 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -1.655     ; 1.111      ;
; -1.752 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -1.655     ; 1.086      ;
; -1.751 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -1.655     ; 1.085      ;
; -1.741 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -1.655     ; 1.075      ;
; -1.482 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -1.183     ; 1.298      ;
; -1.379 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -1.183     ; 1.195      ;
; -1.349 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -1.655     ; 0.683      ;
; -1.349 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -1.655     ; 0.683      ;
; -1.349 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -1.655     ; 0.683      ;
; -1.295 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -1.183     ; 1.111      ;
; -1.270 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -1.183     ; 1.086      ;
; -1.269 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -1.183     ; 1.085      ;
; -1.259 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -1.183     ; 1.075      ;
; -0.867 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -1.183     ; 0.683      ;
; -0.867 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -1.183     ; 0.683      ;
; -0.867 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -1.183     ; 0.683      ;
; -0.373 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -0.074     ; 1.298      ;
; -0.360 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -0.061     ; 1.298      ;
; -0.270 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -0.074     ; 1.195      ;
; -0.257 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -0.061     ; 1.195      ;
; -0.186 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -0.074     ; 1.111      ;
; -0.173 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -0.061     ; 1.111      ;
; -0.161 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -0.074     ; 1.086      ;
; -0.160 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -0.074     ; 1.085      ;
; -0.150 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -0.074     ; 1.075      ;
; -0.148 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -0.061     ; 1.086      ;
; -0.147 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -0.061     ; 1.085      ;
; -0.137 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -0.061     ; 1.075      ;
; -0.130 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -0.072     ; 1.057      ;
; 0.242  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -0.074     ; 0.683      ;
; 0.242  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -0.074     ; 0.683      ;
; 0.242  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -0.074     ; 0.683      ;
; 0.244  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -0.072     ; 0.683      ;
; 0.255  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -0.061     ; 0.683      ;
; 0.255  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -0.061     ; 0.683      ;
; 0.255  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -0.061     ; 0.683      ;
; 0.295  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 0.594      ; 1.298      ;
; 0.398  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 0.594      ; 1.195      ;
; 0.453  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.500        ; 2.862      ; 3.121      ;
; 0.482  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 0.594      ; 1.111      ;
; 0.507  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 0.594      ; 1.086      ;
; 0.508  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 0.594      ; 1.085      ;
; 0.518  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 0.594      ; 1.075      ;
; 0.814  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 2.862      ; 3.260      ;
; 0.910  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 0.594      ; 0.683      ;
; 0.910  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 0.594      ; 0.683      ;
; 0.910  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 0.594      ; 0.683      ;
; 0.963  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 1.262      ; 1.298      ;
; 1.066  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 1.262      ; 1.195      ;
; 1.150  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 1.262      ; 1.111      ;
; 1.175  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 1.262      ; 1.086      ;
; 1.176  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 1.262      ; 1.085      ;
; 1.186  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 1.262      ; 1.075      ;
; 1.578  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 1.262      ; 0.683      ;
; 1.578  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 1.262      ; 0.683      ;
; 1.578  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 1.262      ; 0.683      ;
; 2.617  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 2.916      ; 1.298      ;
; 2.720  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 2.916      ; 1.195      ;
; 2.804  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 2.916      ; 1.111      ;
; 2.829  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 2.916      ; 1.086      ;
; 2.830  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 2.916      ; 1.085      ;
; 2.840  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 2.916      ; 1.075      ;
; 3.232  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 2.916      ; 0.683      ;
; 3.232  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 2.916      ; 0.683      ;
; 3.232  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 2.916      ; 0.683      ;
; 3.371  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 3.670      ; 1.298      ;
; 3.474  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 3.670      ; 1.195      ;
; 3.558  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 3.670      ; 1.111      ;
; 3.583  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 3.670      ; 1.086      ;
; 3.584  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 3.670      ; 1.085      ;
; 3.594  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 3.670      ; 1.075      ;
; 3.986  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 3.670      ; 0.683      ;
; 3.986  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 3.670      ; 0.683      ;
; 3.986  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 3.670      ; 0.683      ;
; 4.429  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.500        ; 7.928      ; 4.211      ;
; 4.776  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 7.928      ; 4.364      ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk'                                                                                                                                                                                                                                                                                                          ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                  ; To Node                                                                                    ; Launch Clock                                                                             ; Latch Clock                                                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+
; -3.520 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.500        ; -2.711     ; 1.298      ;
; -3.417 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.500        ; -2.711     ; 1.195      ;
; -3.333 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.500        ; -2.711     ; 1.111      ;
; -3.308 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.500        ; -2.711     ; 1.086      ;
; -3.307 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.500        ; -2.711     ; 1.085      ;
; -3.297 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.500        ; -2.711     ; 1.075      ;
; -2.905 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.500        ; -2.711     ; 0.683      ;
; -2.905 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.500        ; -2.711     ; 0.683      ;
; -2.905 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.500        ; -2.711     ; 0.683      ;
; -1.228 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; -0.919     ; 1.298      ;
; -1.125 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; -0.919     ; 1.195      ;
; -1.041 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; -0.919     ; 1.111      ;
; -1.016 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; -0.919     ; 1.086      ;
; -1.015 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; -0.919     ; 1.085      ;
; -1.005 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; -0.919     ; 1.075      ;
; -0.613 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; -0.919     ; 0.683      ;
; -0.613 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; -0.919     ; 0.683      ;
; -0.613 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; -0.919     ; 0.683      ;
; -0.373 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; -0.074     ; 1.298      ;
; -0.270 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; -0.074     ; 1.195      ;
; -0.186 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; -0.074     ; 1.111      ;
; -0.161 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; -0.074     ; 1.086      ;
; -0.160 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; -0.074     ; 1.085      ;
; -0.150 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; -0.074     ; 1.075      ;
; 0.049  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 0.348      ; 1.298      ;
; 0.152  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 0.348      ; 1.195      ;
; 0.231  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:7:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:7:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; -0.044     ; 0.724      ;
; 0.236  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 0.348      ; 1.111      ;
; 0.242  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; -0.074     ; 0.683      ;
; 0.242  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; -0.074     ; 0.683      ;
; 0.242  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; -0.074     ; 0.683      ;
; 0.261  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 0.348      ; 1.086      ;
; 0.262  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 0.348      ; 1.085      ;
; 0.272  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 0.348      ; 1.075      ;
; 0.277  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:7:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:7:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; -0.039     ; 0.683      ;
; 0.277  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:7:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:7:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; -0.039     ; 0.683      ;
; 0.376  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 0.675      ; 1.298      ;
; 0.479  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 0.675      ; 1.195      ;
; 0.563  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 0.675      ; 1.111      ;
; 0.588  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 0.675      ; 1.086      ;
; 0.589  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 0.675      ; 1.085      ;
; 0.599  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 0.675      ; 1.075      ;
; 0.664  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 0.348      ; 0.683      ;
; 0.664  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 0.348      ; 0.683      ;
; 0.664  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 0.348      ; 0.683      ;
; 0.991  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 0.675      ; 0.683      ;
; 0.991  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 0.675      ; 0.683      ;
; 0.991  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 0.675      ; 0.683      ;
; 1.031  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 1.330      ; 1.298      ;
; 1.134  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 1.330      ; 1.195      ;
; 1.218  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 1.330      ; 1.111      ;
; 1.243  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 1.330      ; 1.086      ;
; 1.244  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 1.330      ; 1.085      ;
; 1.254  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 1.330      ; 1.075      ;
; 1.646  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 1.330      ; 0.683      ;
; 1.646  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 1.330      ; 0.683      ;
; 1.646  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 1.330      ; 0.683      ;
; 1.699  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 1.998      ; 1.298      ;
; 1.802  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 1.998      ; 1.195      ;
; 1.886  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 1.998      ; 1.111      ;
; 1.911  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 1.998      ; 1.086      ;
; 1.912  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 1.998      ; 1.085      ;
; 1.922  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 1.998      ; 1.075      ;
; 2.314  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 1.998      ; 0.683      ;
; 2.314  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 1.998      ; 0.683      ;
; 2.314  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 1.998      ; 0.683      ;
; 3.353  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 3.652      ; 1.298      ;
; 3.456  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 3.652      ; 1.195      ;
; 3.540  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 3.652      ; 1.111      ;
; 3.565  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 3.652      ; 1.086      ;
; 3.566  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 3.652      ; 1.085      ;
; 3.576  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 3.652      ; 1.075      ;
; 3.968  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 3.652      ; 0.683      ;
; 3.968  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 3.652      ; 0.683      ;
; 3.968  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 3.652      ; 0.683      ;
; 4.107  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 4.406      ; 1.298      ;
; 4.210  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 4.406      ; 1.195      ;
; 4.294  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 4.406      ; 1.111      ;
; 4.319  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 4.406      ; 1.086      ;
; 4.320  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 4.406      ; 1.085      ;
; 4.330  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 4.406      ; 1.075      ;
; 4.722  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 4.406      ; 0.683      ;
; 4.722  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 4.406      ; 0.683      ;
; 4.722  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 4.406      ; 0.683      ;
; 5.165  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.500        ; 8.664      ; 4.211      ;
; 5.512  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 8.664      ; 4.364      ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'GClock'                                                                                                                                                                                                                                                                                                   ;
+--------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+----------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                      ; To Node                                                                                        ; Launch Clock                                                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+----------------------------------------------------------------------+-------------+--------------+------------+------------+
; -1.504 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[0]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk                           ; GClock                                                               ; GClock      ; 1.000        ; -0.073     ; 2.430      ;
; -1.493 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[3]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk                           ; GClock                                                               ; GClock      ; 1.000        ; -0.073     ; 2.419      ;
; -1.460 ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy0|int_q                     ; GClock                                                               ; GClock      ; 1.000        ; -0.071     ; 2.388      ;
; -1.436 ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:reset_counter|int_q             ; GClock                                                               ; GClock      ; 1.000        ; -0.071     ; 2.364      ;
; -1.321 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[1]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk                           ; GClock                                                               ; GClock      ; 1.000        ; -0.073     ; 2.247      ;
; -1.319 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[4]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk                           ; GClock                                                               ; GClock      ; 1.000        ; -0.073     ; 2.245      ;
; -1.298 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[0]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[5]                      ; GClock                                                               ; GClock      ; 1.000        ; -0.073     ; 2.224      ;
; -1.260 ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:3:biti|int_q ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:reset_counter|int_q             ; GClock                                                               ; GClock      ; 1.000        ; -0.071     ; 2.188      ;
; -1.231 ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:3:biti|int_q ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy0|int_q                     ; GClock                                                               ; GClock      ; 1.000        ; -0.071     ; 2.159      ;
; -1.230 ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                     ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:reset_counter|int_q             ; GClock                                                               ; GClock      ; 1.000        ; -0.070     ; 2.159      ;
; -1.219 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[1]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[5]                      ; GClock                                                               ; GClock      ; 1.000        ; -0.073     ; 2.145      ;
; -1.214 ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[1]                        ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:reset_counter|int_q             ; GClock                                                               ; GClock      ; 1.000        ; -0.070     ; 2.143      ;
; -1.212 ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                     ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy0|int_q                     ; GClock                                                               ; GClock      ; 1.000        ; -0.070     ; 2.141      ;
; -1.209 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[2]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk                           ; GClock                                                               ; GClock      ; 1.000        ; -0.073     ; 2.135      ;
; -1.203 ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:reset_counter|int_q             ; GClock                                                               ; GClock      ; 1.000        ; -0.071     ; 2.131      ;
; -1.198 ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy0|int_q                     ; GClock                                                               ; GClock      ; 1.000        ; -0.071     ; 2.126      ;
; -1.192 ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[1]                        ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy0|int_q                     ; GClock                                                               ; GClock      ; 1.000        ; -0.070     ; 2.121      ;
; -1.184 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[2]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[5]                      ; GClock                                                               ; GClock      ; 1.000        ; -0.073     ; 2.110      ;
; -1.139 ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy0|int_q                     ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy0|int_q                     ; GClock                                                               ; GClock      ; 1.000        ; -0.071     ; 2.067      ;
; -1.115 ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy0|int_q                     ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:reset_counter|int_q             ; GClock                                                               ; GClock      ; 1.000        ; -0.071     ; 2.043      ;
; -1.110 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[3]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[5]                      ; GClock                                                               ; GClock      ; 1.000        ; -0.073     ; 2.036      ;
; -1.104 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[0]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[3]                      ; GClock                                                               ; GClock      ; 1.000        ; -0.073     ; 2.030      ;
; -1.092 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[5]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk                           ; GClock                                                               ; GClock      ; 1.000        ; -0.073     ; 2.018      ;
; -1.081 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[4]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[5]                      ; GClock                                                               ; GClock      ; 1.000        ; -0.073     ; 2.007      ;
; -1.076 ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[0]                        ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy0|int_q                     ; GClock                                                               ; GClock      ; 1.000        ; -0.070     ; 2.005      ;
; -1.071 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[1]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[3]                      ; GClock                                                               ; GClock      ; 1.000        ; -0.073     ; 1.997      ;
; -1.063 ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                     ; GClock                                                               ; GClock      ; 1.000        ; -0.072     ; 1.990      ;
; -1.052 ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[0]                        ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:reset_counter|int_q             ; GClock                                                               ; GClock      ; 1.000        ; -0.070     ; 1.981      ;
; -1.038 ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy0|int_q                     ; GClock                                                               ; GClock      ; 1.000        ; -0.071     ; 1.966      ;
; -1.021 ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                     ; GClock                                                               ; GClock      ; 1.000        ; -0.072     ; 1.948      ;
; -1.014 ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:reset_counter|int_q             ; GClock                                                               ; GClock      ; 1.000        ; -0.071     ; 1.942      ;
; -0.990 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[2]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[3]                      ; GClock                                                               ; GClock      ; 1.000        ; -0.073     ; 1.916      ;
; -0.921 ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:3:biti|int_q ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                     ; GClock                                                               ; GClock      ; 1.000        ; -0.072     ; 1.848      ;
; -0.904 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[0]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[0]                      ; GClock                                                               ; GClock      ; 1.000        ; -0.073     ; 1.830      ;
; -0.828 ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                     ; GClock                                                               ; GClock      ; 1.000        ; -0.072     ; 1.755      ;
; -0.801 ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                     ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                     ; GClock                                                               ; GClock      ; 1.000        ; -0.071     ; 1.729      ;
; -0.785 ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[1]                        ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                     ; GClock                                                               ; GClock      ; 1.000        ; -0.071     ; 1.713      ;
; -0.749 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[1]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[4]                      ; GClock                                                               ; GClock      ; 1.000        ; -0.073     ; 1.675      ;
; -0.684 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[0]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[4]                      ; GClock                                                               ; GClock      ; 1.000        ; -0.073     ; 1.610      ;
; -0.658 ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy0|int_q                     ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                     ; GClock                                                               ; GClock      ; 1.000        ; -0.072     ; 1.585      ;
; -0.640 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[3]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[4]                      ; GClock                                                               ; GClock      ; 1.000        ; -0.073     ; 1.566      ;
; -0.633 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[1]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[2]                      ; GClock                                                               ; GClock      ; 1.000        ; -0.073     ; 1.559      ;
; -0.595 ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[0]                        ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                     ; GClock                                                               ; GClock      ; 1.000        ; -0.071     ; 1.523      ;
; -0.568 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[0]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[2]                      ; GClock                                                               ; GClock      ; 1.000        ; -0.073     ; 1.494      ;
; -0.557 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[2]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[4]                      ; GClock                                                               ; GClock      ; 1.000        ; -0.073     ; 1.483      ;
; -0.541 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[3]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[3]                      ; GClock                                                               ; GClock      ; 1.000        ; -0.073     ; 1.467      ;
; -0.536 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[0]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[1]                      ; GClock                                                               ; GClock      ; 1.000        ; -0.073     ; 1.462      ;
; -0.457 ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:3:biti|int_q ; GClock                                                               ; GClock      ; 1.000        ; -0.071     ; 1.385      ;
; -0.456 ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; GClock                                                               ; GClock      ; 1.000        ; -0.071     ; 1.384      ;
; -0.446 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[3]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[0]                      ; GClock                                                               ; GClock      ; 1.000        ; -0.073     ; 1.372      ;
; -0.421 ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:3:biti|int_q ; GClock                                                               ; GClock      ; 1.000        ; -0.071     ; 1.349      ;
; -0.360 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[5]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[5]                      ; GClock                                                               ; GClock      ; 1.000        ; -0.073     ; 1.286      ;
; -0.265 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[1]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[0]                      ; GClock                                                               ; GClock      ; 1.000        ; -0.073     ; 1.191      ;
; -0.261 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[4]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[3]                      ; GClock                                                               ; GClock      ; 1.000        ; -0.073     ; 1.187      ;
; -0.186 ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[1]                        ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[0]                        ; GClock                                                               ; GClock      ; 1.000        ; -0.071     ; 1.114      ;
; -0.167 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[4]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[0]                      ; GClock                                                               ; GClock      ; 1.000        ; -0.073     ; 1.093      ;
; -0.153 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[2]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[0]                      ; GClock                                                               ; GClock      ; 1.000        ; -0.073     ; 1.079      ;
; -0.108 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[4]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[4]                      ; GClock                                                               ; GClock      ; 1.000        ; -0.073     ; 1.034      ;
; -0.098 ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[0]                        ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[1]                        ; GClock                                                               ; GClock      ; 1.000        ; -0.071     ; 1.026      ;
; -0.096 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[2]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[2]                      ; GClock                                                               ; GClock      ; 1.000        ; -0.073     ; 1.022      ;
; -0.084 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[1]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[1]                      ; GClock                                                               ; GClock      ; 1.000        ; -0.073     ; 1.010      ;
; -0.078 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[5]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[0]                      ; GClock                                                               ; GClock      ; 1.000        ; -0.073     ; 1.004      ;
; -0.046 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[5]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[3]                      ; GClock                                                               ; GClock      ; 1.000        ; -0.073     ; 0.972      ;
; 0.039  ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:3:biti|int_q ; GClock                                                               ; GClock      ; 1.000        ; -0.071     ; 0.889      ;
; 0.040  ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; GClock                                                               ; GClock      ; 1.000        ; -0.071     ; 0.888      ;
; 0.043  ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; GClock                                                               ; GClock      ; 1.000        ; -0.071     ; 0.885      ;
; 0.189  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk ; GClock      ; 0.500        ; 2.715      ; 3.228      ;
; 0.245  ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; GClock                                                               ; GClock      ; 1.000        ; -0.071     ; 0.683      ;
; 0.245  ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:3:biti|int_q ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:3:biti|int_q ; GClock                                                               ; GClock      ; 1.000        ; -0.071     ; 0.683      ;
; 0.245  ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; GClock                                                               ; GClock      ; 1.000        ; -0.071     ; 0.683      ;
; 0.245  ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[0]                        ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[0]                        ; GClock                                                               ; GClock      ; 1.000        ; -0.071     ; 0.683      ;
; 0.245  ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; GClock                                                               ; GClock      ; 1.000        ; -0.071     ; 0.683      ;
; 0.269  ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[1]                        ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[1]                        ; GClock                                                               ; GClock      ; 1.000        ; -0.071     ; 0.659      ;
; 0.629  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk ; GClock      ; 1.000        ; 2.715      ; 3.288      ;
+--------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+----------------------------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk'                                                                                                                                                                                                                                                                                           ;
+--------+-----------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                     ; To Node                                                                                       ; Launch Clock                                                        ; Latch Clock                                                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; -1.179 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:1:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.072     ; 2.106      ;
; -1.156 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:4:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.072     ; 2.083      ;
; -1.017 ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy0|int_q                    ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:4:biti|int_q                         ; GClock                                                              ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.361     ; 1.645      ;
; -0.990 ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy0|int_q                    ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:1:biti|int_q                         ; GClock                                                              ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.361     ; 1.618      ;
; -0.939 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:1:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.072     ; 1.866      ;
; -0.938 ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                    ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:4:biti|int_q                         ; GClock                                                              ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.360     ; 1.567      ;
; -0.916 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:4:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.072     ; 1.843      ;
; -0.908 ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                    ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:1:biti|int_q                         ; GClock                                                              ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.360     ; 1.537      ;
; -0.889 ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy0|int_q                    ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:2:biti|int_q                         ; GClock                                                              ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.361     ; 1.517      ;
; -0.862 ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                    ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:2:biti|int_q                         ; GClock                                                              ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.360     ; 1.491      ;
; -0.818 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:1:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.072     ; 1.745      ;
; -0.815 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:6:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.072     ; 1.742      ;
; -0.812 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:2:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.072     ; 1.739      ;
; -0.795 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.071     ; 1.723      ;
; -0.795 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:4:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.072     ; 1.722      ;
; -0.790 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.071     ; 1.718      ;
; -0.790 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.071     ; 1.718      ;
; -0.771 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:1:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.071     ; 1.699      ;
; -0.771 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:2:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.071     ; 1.699      ;
; -0.771 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:6:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.071     ; 1.699      ;
; -0.771 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:5:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.071     ; 1.699      ;
; -0.771 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:4:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.071     ; 1.699      ;
; -0.771 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:0:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.071     ; 1.699      ;
; -0.767 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:5:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.072     ; 1.694      ;
; -0.726 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.071     ; 1.654      ;
; -0.724 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.071     ; 1.652      ;
; -0.719 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.071     ; 1.647      ;
; -0.719 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.071     ; 1.647      ;
; -0.709 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.071     ; 1.637      ;
; -0.668 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:1:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.071     ; 1.596      ;
; -0.668 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:2:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.071     ; 1.596      ;
; -0.668 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:6:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.071     ; 1.596      ;
; -0.668 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:5:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.071     ; 1.596      ;
; -0.668 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:4:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.071     ; 1.596      ;
; -0.668 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:0:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.071     ; 1.596      ;
; -0.644 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:6:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.072     ; 1.571      ;
; -0.639 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:5:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.072     ; 1.566      ;
; -0.629 ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:3:biti|int_q                         ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:3:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.458     ; 1.170      ;
; -0.621 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:5:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.072     ; 1.548      ;
; -0.598 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:3:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; 0.302      ; 1.899      ;
; -0.578 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:3:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; 0.301      ; 1.878      ;
; -0.572 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:3:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; 0.301      ; 1.872      ;
; -0.546 ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.071     ; 1.474      ;
; -0.543 ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.071     ; 1.471      ;
; -0.541 ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.071     ; 1.469      ;
; -0.531 ; UART:uart_block|enARdFF_resetToOne:enable_tx|int_q                                            ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.072     ; 1.458      ;
; -0.530 ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                    ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:0:biti|int_q                         ; GClock                                                              ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.360     ; 1.159      ;
; -0.528 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:0:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.072     ; 1.455      ;
; -0.528 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:6:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.072     ; 1.455      ;
; -0.520 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:1:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.070     ; 1.449      ;
; -0.520 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:2:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.070     ; 1.449      ;
; -0.510 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:2:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.072     ; 1.437      ;
; -0.489 ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy0|int_q                    ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:3:biti|int_q                         ; GClock                                                              ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; 0.012      ; 1.490      ;
; -0.486 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:2:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.072     ; 1.413      ;
; -0.464 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.071     ; 1.392      ;
; -0.458 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:3:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; 0.302      ; 1.759      ;
; -0.444 ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.071     ; 1.372      ;
; -0.441 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|edge_detect:detect_inc|signal_prev                                            ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.069     ; 1.371      ;
; -0.440 ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.071     ; 1.368      ;
; -0.435 ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.071     ; 1.363      ;
; -0.426 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:0:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.070     ; 1.355      ;
; -0.426 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:3:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.070     ; 1.355      ;
; -0.426 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:4:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.070     ; 1.355      ;
; -0.426 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:5:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.070     ; 1.355      ;
; -0.426 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:6:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.070     ; 1.355      ;
; -0.426 ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:1:biti|int_q                         ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:1:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.070     ; 1.355      ;
; -0.395 ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                    ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:3:biti|int_q                         ; GClock                                                              ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; 0.013      ; 1.397      ;
; -0.354 ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:5:biti|int_q                   ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:4:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.071     ; 1.282      ;
; -0.352 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:5:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.070     ; 1.281      ;
; -0.347 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:1:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.070     ; 1.276      ;
; -0.346 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:2:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.070     ; 1.275      ;
; -0.342 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:3:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.070     ; 1.271      ;
; -0.341 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:0:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.070     ; 1.270      ;
; -0.306 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:0:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.072     ; 1.233      ;
; -0.278 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:0:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.072     ; 1.205      ;
; -0.267 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|edge_detect:detect_inc|signal_prev                                            ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.069     ; 1.197      ;
; -0.265 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|edge_detect:detect_inc|edge_detected                                          ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.069     ; 1.195      ;
; -0.235 ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:2:biti|int_q                         ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:2:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.070     ; 1.164      ;
; -0.227 ; UART:uart_block|edge_detect:detect_inc|edge_detected                                          ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q               ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.071     ; 1.155      ;
; -0.220 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:4:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.070     ; 1.149      ;
; -0.182 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:6:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.070     ; 1.111      ;
; -0.175 ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.071     ; 1.103      ;
; -0.164 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|edge_detect:detect_inc|edge_detected                                          ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.069     ; 1.094      ;
; -0.158 ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.071     ; 1.086      ;
; -0.128 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q               ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q               ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.071     ; 1.056      ;
; -0.126 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q               ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q               ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.071     ; 1.054      ;
; -0.123 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.071     ; 1.051      ;
; -0.089 ; UART:uart_block|edge_detect:detect_inc|signal_prev                                            ; UART:uart_block|edge_detect:detect_inc|edge_detected                                          ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.070     ; 1.018      ;
; -0.075 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:3:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; 0.301      ; 1.375      ;
; -0.075 ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:4:biti|int_q                         ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:4:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.070     ; 1.004      ;
; -0.058 ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:1:biti|int_q                   ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:0:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.071     ; 0.986      ;
; 0.020  ; UART:uart_block|edge_detect:detect_inc|edge_detected                                          ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q               ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.071     ; 0.908      ;
; 0.021  ; UART:uart_block|edge_detect:detect_inc|edge_detected                                          ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q               ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.071     ; 0.907      ;
; 0.021  ; UART:uart_block|edge_detect:detect_inc|edge_detected                                          ; UART:uart_block|enARdFF_resetToOne:enable_tx|int_q                                            ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.071     ; 0.907      ;
; 0.025  ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q               ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q               ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.071     ; 0.903      ;
; 0.069  ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:6:biti|int_q                   ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:5:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.071     ; 0.859      ;
; 0.070  ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.071     ; 0.858      ;
; 0.075  ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:0:biti|int_q                         ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:0:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.070     ; 0.854      ;
; 0.097  ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:6:biti|int_q                         ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:6:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.070     ; 0.832      ;
; 0.100  ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:5:biti|int_q                         ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:5:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.070     ; 0.829      ;
+--------+-----------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk'                                                                                                                                                                                                                                                       ;
+--------+---------------------------------------------------------------------------+---------------------------------------------------------------------------+-------------------------------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                 ; To Node                                                                   ; Launch Clock                                                            ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------+---------------------------------------------------------------------------+-------------------------------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; -0.133 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk    ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk ; 1.000        ; -0.072     ; 1.060      ;
; 0.244  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk    ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk ; 1.000        ; -0.072     ; 0.683      ;
; 0.246  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk ; 0.500        ; 2.678      ; 3.144      ;
; 0.697  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk ; 1.000        ; 2.678      ; 3.193      ;
+--------+---------------------------------------------------------------------------+---------------------------------------------------------------------------+-------------------------------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'BaudRateSel[0]'                                                                                                                                                                                                                                                                       ;
+--------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+------------------------------------------------------------------------------------------+----------------+--------------+------------+------------+
; Slack  ; From Node                                                                ; To Node                                                                  ; Launch Clock                                                                             ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+------------------------------------------------------------------------------------------+----------------+--------------+------------+------------+
; -7.846 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; BaudRateSel[0] ; 0.000        ; 11.375     ; 3.943      ;
; -7.172 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; BaudRateSel[0] ; -0.500       ; 11.375     ; 4.117      ;
; -6.409 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; BaudRateSel[0] ; -0.500       ; 7.305      ; 0.597      ;
; -6.409 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; BaudRateSel[0] ; -0.500       ; 7.305      ; 0.597      ;
; -6.398 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; BaudRateSel[0] ; -0.500       ; 7.305      ; 0.608      ;
; -6.061 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; BaudRateSel[0] ; -0.500       ; 7.305      ; 0.945      ;
; -6.026 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; BaudRateSel[0] ; -0.500       ; 7.305      ; 0.980      ;
; -6.026 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; BaudRateSel[0] ; -0.500       ; 7.305      ; 0.980      ;
; -5.999 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; BaudRateSel[0] ; -0.500       ; 7.305      ; 1.007      ;
; -5.947 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; BaudRateSel[0] ; -0.500       ; 7.305      ; 1.059      ;
; -5.880 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; BaudRateSel[0] ; 0.000        ; 9.583      ; 4.117      ;
; -5.842 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; BaudRateSel[0] ; -0.500       ; 7.305      ; 1.164      ;
; -5.740 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 6.636      ; 0.597      ;
; -5.740 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 6.636      ; 0.597      ;
; -5.729 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 6.636      ; 0.608      ;
; -5.554 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; BaudRateSel[0] ; -0.500       ; 9.583      ; 3.943      ;
; -5.392 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 6.636      ; 0.945      ;
; -5.357 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 6.636      ; 0.980      ;
; -5.357 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 6.636      ; 0.980      ;
; -5.330 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 6.636      ; 1.007      ;
; -5.278 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 6.636      ; 1.059      ;
; -5.173 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 6.636      ; 1.164      ;
; -5.117 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; BaudRateSel[0] ; 0.000        ; 5.513      ; 0.597      ;
; -5.117 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; BaudRateSel[0] ; 0.000        ; 5.513      ; 0.597      ;
; -5.106 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; BaudRateSel[0] ; 0.000        ; 5.513      ; 0.608      ;
; -4.769 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; BaudRateSel[0] ; 0.000        ; 5.513      ; 0.945      ;
; -4.734 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; BaudRateSel[0] ; 0.000        ; 5.513      ; 0.980      ;
; -4.734 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; BaudRateSel[0] ; 0.000        ; 5.513      ; 0.980      ;
; -4.707 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; BaudRateSel[0] ; 0.000        ; 5.513      ; 1.007      ;
; -4.655 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; BaudRateSel[0] ; 0.000        ; 5.513      ; 1.059      ;
; -4.550 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; BaudRateSel[0] ; 0.000        ; 5.513      ; 1.164      ;
; -4.448 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; BaudRateSel[0] ; 0.000        ; 4.844      ; 0.597      ;
; -4.448 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; BaudRateSel[0] ; 0.000        ; 4.844      ; 0.597      ;
; -4.437 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; BaudRateSel[0] ; 0.000        ; 4.844      ; 0.608      ;
; -4.135 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 5.031      ; 0.597      ;
; -4.135 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 5.031      ; 0.597      ;
; -4.124 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 5.031      ; 0.608      ;
; -4.100 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; BaudRateSel[0] ; 0.000        ; 4.844      ; 0.945      ;
; -4.065 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; BaudRateSel[0] ; 0.000        ; 4.844      ; 0.980      ;
; -4.065 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; BaudRateSel[0] ; 0.000        ; 4.844      ; 0.980      ;
; -4.038 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; BaudRateSel[0] ; 0.000        ; 4.844      ; 1.007      ;
; -3.986 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; BaudRateSel[0] ; 0.000        ; 4.844      ; 1.059      ;
; -3.881 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; BaudRateSel[0] ; 0.000        ; 4.844      ; 1.164      ;
; -3.787 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 5.031      ; 0.945      ;
; -3.752 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 5.031      ; 0.980      ;
; -3.752 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 5.031      ; 0.980      ;
; -3.725 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 5.031      ; 1.007      ;
; -3.673 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 5.031      ; 1.059      ;
; -3.568 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 5.031      ; 1.164      ;
; -3.517 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 4.413      ; 0.597      ;
; -3.517 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 4.413      ; 0.597      ;
; -3.506 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 4.413      ; 0.608      ;
; -3.169 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 4.413      ; 0.945      ;
; -3.134 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 4.413      ; 0.980      ;
; -3.134 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 4.413      ; 0.980      ;
; -3.107 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 4.413      ; 1.007      ;
; -3.055 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 4.413      ; 1.059      ;
; -2.950 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 4.413      ; 1.164      ;
; -2.882 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 3.778      ; 0.597      ;
; -2.882 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 3.778      ; 0.597      ;
; -2.871 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 3.778      ; 0.608      ;
; -2.843 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; BaudRateSel[0] ; 0.000        ; 3.239      ; 0.597      ;
; -2.843 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; BaudRateSel[0] ; 0.000        ; 3.239      ; 0.597      ;
; -2.832 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; BaudRateSel[0] ; 0.000        ; 3.239      ; 0.608      ;
; -2.551 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 3.447      ; 0.597      ;
; -2.551 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 3.447      ; 0.597      ;
; -2.540 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 3.447      ; 0.608      ;
; -2.534 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 3.778      ; 0.945      ;
; -2.499 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 3.778      ; 0.980      ;
; -2.499 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 3.778      ; 0.980      ;
; -2.495 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; BaudRateSel[0] ; 0.000        ; 3.239      ; 0.945      ;
; -2.472 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 3.778      ; 1.007      ;
; -2.460 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; BaudRateSel[0] ; 0.000        ; 3.239      ; 0.980      ;
; -2.460 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; BaudRateSel[0] ; 0.000        ; 3.239      ; 0.980      ;
; -2.433 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; BaudRateSel[0] ; 0.000        ; 3.239      ; 1.007      ;
; -2.420 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 3.778      ; 1.059      ;
; -2.381 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; BaudRateSel[0] ; 0.000        ; 3.239      ; 1.059      ;
; -2.315 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 3.778      ; 1.164      ;
; -2.276 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; BaudRateSel[0] ; 0.000        ; 3.239      ; 1.164      ;
; -2.225 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; BaudRateSel[0] ; 0.000        ; 2.621      ; 0.597      ;
; -2.225 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; BaudRateSel[0] ; 0.000        ; 2.621      ; 0.597      ;
; -2.214 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; BaudRateSel[0] ; 0.000        ; 2.621      ; 0.608      ;
; -2.203 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 3.447      ; 0.945      ;
; -2.168 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 3.447      ; 0.980      ;
; -2.168 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 3.447      ; 0.980      ;
; -2.163 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; -0.500       ; 3.069      ; 0.597      ;
; -2.163 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; -0.500       ; 3.069      ; 0.597      ;
; -2.152 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; -0.500       ; 3.069      ; 0.608      ;
; -2.141 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 3.447      ; 1.007      ;
; -2.089 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 3.447      ; 1.059      ;
; -1.984 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 3.447      ; 1.164      ;
; -1.877 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; BaudRateSel[0] ; 0.000        ; 2.621      ; 0.945      ;
; -1.842 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; BaudRateSel[0] ; 0.000        ; 2.621      ; 0.980      ;
; -1.842 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; BaudRateSel[0] ; 0.000        ; 2.621      ; 0.980      ;
; -1.815 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; BaudRateSel[0] ; 0.000        ; 2.621      ; 1.007      ;
; -1.815 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; -0.500       ; 3.069      ; 0.945      ;
; -1.815 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 2.711      ; 0.597      ;
; -1.815 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 2.711      ; 0.597      ;
; -1.804 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 2.711      ; 0.608      ;
; -1.780 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; -0.500       ; 3.069      ; 0.980      ;
+--------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+------------------------------------------------------------------------------------------+----------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk'                                                                                                                                                                                                                                                                                                           ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                  ; To Node                                                                                    ; Launch Clock                                                                             ; Latch Clock                                                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+
; -5.398 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 9.111      ; 4.117      ;
; -5.072 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; -0.500       ; 9.111      ; 3.943      ;
; -4.635 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 5.041      ; 0.597      ;
; -4.635 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 5.041      ; 0.597      ;
; -4.624 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 5.041      ; 0.608      ;
; -4.287 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 5.041      ; 0.945      ;
; -4.252 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 5.041      ; 0.980      ;
; -4.252 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 5.041      ; 0.980      ;
; -4.225 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 5.041      ; 1.007      ;
; -4.173 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 5.041      ; 1.059      ;
; -4.068 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 5.041      ; 1.164      ;
; -3.966 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 4.372      ; 0.597      ;
; -3.966 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 4.372      ; 0.597      ;
; -3.955 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 4.372      ; 0.608      ;
; -3.618 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 4.372      ; 0.945      ;
; -3.583 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 4.372      ; 0.980      ;
; -3.583 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 4.372      ; 0.980      ;
; -3.556 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 4.372      ; 1.007      ;
; -3.504 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 4.372      ; 1.059      ;
; -3.399 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 4.372      ; 1.164      ;
; -2.361 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 2.767      ; 0.597      ;
; -2.361 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 2.767      ; 0.597      ;
; -2.350 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 2.767      ; 0.608      ;
; -2.013 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 2.767      ; 0.945      ;
; -1.978 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 2.767      ; 0.980      ;
; -1.978 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 2.767      ; 0.980      ;
; -1.951 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 2.767      ; 1.007      ;
; -1.899 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 2.767      ; 1.059      ;
; -1.794 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 2.767      ; 1.164      ;
; -1.743 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 2.149      ; 0.597      ;
; -1.743 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 2.149      ; 0.597      ;
; -1.732 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 2.149      ; 0.608      ;
; -1.395 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 2.149      ; 0.945      ;
; -1.360 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 2.149      ; 0.980      ;
; -1.360 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 2.149      ; 0.980      ;
; -1.333 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 2.149      ; 1.007      ;
; -1.281 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 2.149      ; 1.059      ;
; -1.176 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 2.149      ; 1.164      ;
; -1.108 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 1.514      ; 0.597      ;
; -1.108 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 1.514      ; 0.597      ;
; -1.097 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 1.514      ; 0.608      ;
; -1.015 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; -0.500       ; 1.911      ; 0.597      ;
; -1.015 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; -0.500       ; 1.911      ; 0.597      ;
; -1.004 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; -0.500       ; 1.911      ; 0.608      ;
; -0.777 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 1.183      ; 0.597      ;
; -0.777 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 1.183      ; 0.597      ;
; -0.766 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 1.183      ; 0.608      ;
; -0.760 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 1.514      ; 0.945      ;
; -0.725 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 1.514      ; 0.980      ;
; -0.725 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 1.514      ; 0.980      ;
; -0.698 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 1.514      ; 1.007      ;
; -0.667 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; -0.500       ; 1.911      ; 0.945      ;
; -0.646 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 1.514      ; 1.059      ;
; -0.632 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; -0.500       ; 1.911      ; 0.980      ;
; -0.632 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; -0.500       ; 1.911      ; 0.980      ;
; -0.605 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; -0.500       ; 1.911      ; 1.007      ;
; -0.553 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; -0.500       ; 1.911      ; 1.059      ;
; -0.541 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 1.514      ; 1.164      ;
; -0.502 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 0.898      ; 0.597      ;
; -0.502 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 0.898      ; 0.597      ;
; -0.491 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 0.898      ; 0.608      ;
; -0.448 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; -0.500       ; 1.911      ; 1.164      ;
; -0.429 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 1.183      ; 0.945      ;
; -0.394 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 1.183      ; 0.980      ;
; -0.394 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 1.183      ; 0.980      ;
; -0.367 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 1.183      ; 1.007      ;
; -0.315 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 1.183      ; 1.059      ;
; -0.210 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 1.183      ; 1.164      ;
; -0.154 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 0.898      ; 0.945      ;
; -0.119 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 0.898      ; 0.980      ;
; -0.119 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 0.898      ; 0.980      ;
; -0.092 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 0.898      ; 1.007      ;
; -0.040 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 0.898      ; 1.059      ;
; 0.065  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 0.898      ; 1.164      ;
; 0.352  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 0.074      ; 0.597      ;
; 0.352  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 0.074      ; 0.597      ;
; 0.363  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 0.074      ; 0.608      ;
; 0.387  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:7:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:7:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 0.039      ; 0.597      ;
; 0.398  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:7:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:7:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 0.039      ; 0.608      ;
; 0.408  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:7:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:7:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 0.044      ; 0.623      ;
; 0.700  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 0.074      ; 0.945      ;
; 0.735  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 0.074      ; 0.980      ;
; 0.735  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 0.074      ; 0.980      ;
; 0.762  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 0.074      ; 1.007      ;
; 0.814  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 0.074      ; 1.059      ;
; 0.919  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 0.074      ; 1.164      ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk'                                                                                                                                                                                                                                                                                                           ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                  ; To Node                                                                                    ; Launch Clock                                                                             ; Latch Clock                                                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+
; -4.603 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 8.316      ; 4.117      ;
; -4.277 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; -0.500       ; 8.316      ; 3.943      ;
; -3.840 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 4.246      ; 0.597      ;
; -3.840 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 4.246      ; 0.597      ;
; -3.829 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 4.246      ; 0.608      ;
; -3.492 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 4.246      ; 0.945      ;
; -3.457 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 4.246      ; 0.980      ;
; -3.457 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 4.246      ; 0.980      ;
; -3.430 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 4.246      ; 1.007      ;
; -3.378 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 4.246      ; 1.059      ;
; -3.273 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 4.246      ; 1.164      ;
; -3.171 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 3.577      ; 0.597      ;
; -3.171 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 3.577      ; 0.597      ;
; -3.160 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 3.577      ; 0.608      ;
; -2.823 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 3.577      ; 0.945      ;
; -2.788 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 3.577      ; 0.980      ;
; -2.788 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 3.577      ; 0.980      ;
; -2.761 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 3.577      ; 1.007      ;
; -2.709 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 3.577      ; 1.059      ;
; -2.604 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 3.577      ; 1.164      ;
; -1.566 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 1.972      ; 0.597      ;
; -1.566 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 1.972      ; 0.597      ;
; -1.555 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 1.972      ; 0.608      ;
; -1.218 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 1.972      ; 0.945      ;
; -1.183 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 1.972      ; 0.980      ;
; -1.183 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 1.972      ; 0.980      ;
; -1.156 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 1.972      ; 1.007      ;
; -1.104 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 1.972      ; 1.059      ;
; -0.999 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 1.972      ; 1.164      ;
; -0.948 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 1.354      ; 0.597      ;
; -0.948 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 1.354      ; 0.597      ;
; -0.937 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 1.354      ; 0.608      ;
; -0.600 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 1.354      ; 0.945      ;
; -0.565 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 1.354      ; 0.980      ;
; -0.565 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 1.354      ; 0.980      ;
; -0.538 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 1.354      ; 1.007      ;
; -0.486 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 1.354      ; 1.059      ;
; -0.381 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 1.354      ; 1.164      ;
; -0.313 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 0.719      ; 0.597      ;
; -0.313 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 0.719      ; 0.597      ;
; -0.311 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 2.999      ; 3.092      ;
; -0.302 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 0.719      ; 0.608      ;
; -0.220 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; -0.500       ; 1.116      ; 0.597      ;
; -0.220 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; -0.500       ; 1.116      ; 0.597      ;
; -0.209 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; -0.500       ; 1.116      ; 0.608      ;
; 0.035  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 0.719      ; 0.945      ;
; 0.070  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 0.719      ; 0.980      ;
; 0.070  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 0.719      ; 0.980      ;
; 0.080  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; -0.500       ; 2.999      ; 2.983      ;
; 0.097  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 0.719      ; 1.007      ;
; 0.128  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; -0.500       ; 1.116      ; 0.945      ;
; 0.149  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 0.719      ; 1.059      ;
; 0.163  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; -0.500       ; 1.116      ; 0.980      ;
; 0.163  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; -0.500       ; 1.116      ; 0.980      ;
; 0.190  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; -0.500       ; 1.116      ; 1.007      ;
; 0.242  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; -0.500       ; 1.116      ; 1.059      ;
; 0.254  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 0.719      ; 1.164      ;
; 0.293  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 0.103      ; 0.597      ;
; 0.293  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 0.103      ; 0.597      ;
; 0.304  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 0.103      ; 0.608      ;
; 0.347  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; -0.500       ; 1.116      ; 1.164      ;
; 0.352  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 0.074      ; 0.597      ;
; 0.352  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 0.074      ; 0.597      ;
; 0.363  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 0.074      ; 0.608      ;
; 0.365  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 0.072      ; 0.608      ;
; 0.641  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 0.103      ; 0.945      ;
; 0.676  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 0.103      ; 0.980      ;
; 0.676  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 0.103      ; 0.980      ;
; 0.684  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 0.072      ; 0.927      ;
; 0.700  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 0.074      ; 0.945      ;
; 0.703  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 0.103      ; 1.007      ;
; 0.735  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 0.074      ; 0.980      ;
; 0.735  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 0.074      ; 0.980      ;
; 0.754  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; -0.348     ; 0.597      ;
; 0.754  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; -0.348     ; 0.597      ;
; 0.755  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 0.103      ; 1.059      ;
; 0.762  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 0.074      ; 1.007      ;
; 0.765  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; -0.348     ; 0.608      ;
; 0.814  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 0.074      ; 1.059      ;
; 0.860  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 0.103      ; 1.164      ;
; 0.919  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 0.074      ; 1.164      ;
; 1.102  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; -0.348     ; 0.945      ;
; 1.137  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; -0.348     ; 0.980      ;
; 1.137  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; -0.348     ; 0.980      ;
; 1.164  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; -0.348     ; 1.007      ;
; 1.216  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; -0.348     ; 1.059      ;
; 1.321  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; -0.348     ; 1.164      ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk'                                                                                                                                                                                                                                                                                                           ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                  ; To Node                                                                                    ; Launch Clock                                                                             ; Latch Clock                                                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+
; -4.276 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 7.989      ; 4.117      ;
; -3.950 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; -0.500       ; 7.989      ; 3.943      ;
; -3.513 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 3.919      ; 0.597      ;
; -3.513 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 3.919      ; 0.597      ;
; -3.502 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 3.919      ; 0.608      ;
; -3.165 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 3.919      ; 0.945      ;
; -3.130 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 3.919      ; 0.980      ;
; -3.130 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 3.919      ; 0.980      ;
; -3.103 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 3.919      ; 1.007      ;
; -3.051 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 3.919      ; 1.059      ;
; -2.946 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 3.919      ; 1.164      ;
; -2.844 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 3.250      ; 0.597      ;
; -2.844 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 3.250      ; 0.597      ;
; -2.833 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 3.250      ; 0.608      ;
; -2.496 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 3.250      ; 0.945      ;
; -2.461 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 3.250      ; 0.980      ;
; -2.461 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 3.250      ; 0.980      ;
; -2.434 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 3.250      ; 1.007      ;
; -2.382 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 3.250      ; 1.059      ;
; -2.277 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 3.250      ; 1.164      ;
; -1.239 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 1.645      ; 0.597      ;
; -1.239 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 1.645      ; 0.597      ;
; -1.228 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 1.645      ; 0.608      ;
; -0.891 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 1.645      ; 0.945      ;
; -0.856 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 1.645      ; 0.980      ;
; -0.856 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 1.645      ; 0.980      ;
; -0.829 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 1.645      ; 1.007      ;
; -0.777 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 1.645      ; 1.059      ;
; -0.672 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 1.645      ; 1.164      ;
; -0.621 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 1.027      ; 0.597      ;
; -0.621 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 1.027      ; 0.597      ;
; -0.610 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 1.027      ; 0.608      ;
; -0.273 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 1.027      ; 0.945      ;
; -0.238 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 1.027      ; 0.980      ;
; -0.238 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 1.027      ; 0.980      ;
; -0.216 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 2.960      ; 3.148      ;
; -0.211 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 1.027      ; 1.007      ;
; -0.159 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 1.027      ; 1.059      ;
; -0.054 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 1.027      ; 1.164      ;
; 0.107  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; -0.500       ; 0.789      ; 0.597      ;
; 0.107  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; -0.500       ; 0.789      ; 0.597      ;
; 0.118  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; -0.500       ; 0.789      ; 0.608      ;
; 0.249  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; -0.500       ; 2.960      ; 3.113      ;
; 0.345  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 0.061      ; 0.597      ;
; 0.345  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 0.061      ; 0.597      ;
; 0.352  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 0.074      ; 0.597      ;
; 0.352  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 0.074      ; 0.597      ;
; 0.356  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 0.061      ; 0.608      ;
; 0.363  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 0.074      ; 0.608      ;
; 0.365  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 0.072      ; 0.608      ;
; 0.455  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; -0.500       ; 0.789      ; 0.945      ;
; 0.490  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; -0.500       ; 0.789      ; 0.980      ;
; 0.490  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; -0.500       ; 0.789      ; 0.980      ;
; 0.517  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; -0.500       ; 0.789      ; 1.007      ;
; 0.569  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; -0.500       ; 0.789      ; 1.059      ;
; 0.620  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; -0.224     ; 0.597      ;
; 0.620  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; -0.224     ; 0.597      ;
; 0.631  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; -0.224     ; 0.608      ;
; 0.674  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; -0.500       ; 0.789      ; 1.164      ;
; 0.683  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 0.072      ; 0.926      ;
; 0.693  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 0.061      ; 0.945      ;
; 0.700  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 0.074      ; 0.945      ;
; 0.728  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 0.061      ; 0.980      ;
; 0.728  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 0.061      ; 0.980      ;
; 0.735  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 0.074      ; 0.980      ;
; 0.735  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 0.074      ; 0.980      ;
; 0.755  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 0.061      ; 1.007      ;
; 0.762  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 0.074      ; 1.007      ;
; 0.807  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 0.061      ; 1.059      ;
; 0.814  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 0.074      ; 1.059      ;
; 0.912  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 0.061      ; 1.164      ;
; 0.919  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 0.074      ; 1.164      ;
; 0.968  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; -0.224     ; 0.945      ;
; 1.003  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; -0.224     ; 0.980      ;
; 1.003  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; -0.224     ; 0.980      ;
; 1.030  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; -0.224     ; 1.007      ;
; 1.081  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; -0.675     ; 0.597      ;
; 1.081  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; -0.675     ; 0.597      ;
; 1.082  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; -0.224     ; 1.059      ;
; 1.092  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; -0.675     ; 0.608      ;
; 1.187  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; -0.224     ; 1.164      ;
; 1.429  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; -0.675     ; 0.945      ;
; 1.464  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; -0.675     ; 0.980      ;
; 1.464  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; -0.675     ; 0.980      ;
; 1.491  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; -0.675     ; 1.007      ;
; 1.543  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; -0.675     ; 1.059      ;
; 1.648  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; -0.675     ; 1.164      ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk'                                                                                                                                                                                                                                                                                                           ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                  ; To Node                                                                                    ; Launch Clock                                                                             ; Latch Clock                                                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+
; -3.621 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 7.334      ; 4.117      ;
; -3.295 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; -0.500       ; 7.334      ; 3.943      ;
; -2.858 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 3.264      ; 0.597      ;
; -2.858 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 3.264      ; 0.597      ;
; -2.847 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 3.264      ; 0.608      ;
; -2.510 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 3.264      ; 0.945      ;
; -2.475 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 3.264      ; 0.980      ;
; -2.475 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 3.264      ; 0.980      ;
; -2.448 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 3.264      ; 1.007      ;
; -2.396 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 3.264      ; 1.059      ;
; -2.291 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 3.264      ; 1.164      ;
; -2.189 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 2.595      ; 0.597      ;
; -2.189 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 2.595      ; 0.597      ;
; -2.178 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 2.595      ; 0.608      ;
; -1.841 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 2.595      ; 0.945      ;
; -1.806 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 2.595      ; 0.980      ;
; -1.806 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 2.595      ; 0.980      ;
; -1.779 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 2.595      ; 1.007      ;
; -1.727 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 2.595      ; 1.059      ;
; -1.622 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 2.595      ; 1.164      ;
; -0.584 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 0.990      ; 0.597      ;
; -0.584 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 0.990      ; 0.597      ;
; -0.573 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 0.990      ; 0.608      ;
; -0.424 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 2.829      ; 2.809      ;
; -0.236 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 0.990      ; 0.945      ;
; -0.201 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 0.990      ; 0.980      ;
; -0.201 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 0.990      ; 0.980      ;
; -0.174 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 0.990      ; 1.007      ;
; -0.122 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 0.990      ; 1.059      ;
; -0.017 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 0.990      ; 1.164      ;
; 0.069  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; -0.500       ; 2.829      ; 2.802      ;
; 0.352  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 0.074      ; 0.597      ;
; 0.352  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 0.074      ; 0.597      ;
; 0.363  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 0.074      ; 0.608      ;
; 0.365  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 0.072      ; 0.608      ;
; 0.669  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -0.263     ; 0.597      ;
; 0.669  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -0.263     ; 0.597      ;
; 0.680  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -0.263     ; 0.608      ;
; 0.685  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 0.072      ; 0.928      ;
; 0.700  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 0.074      ; 0.945      ;
; 0.735  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 0.074      ; 0.980      ;
; 0.735  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 0.074      ; 0.980      ;
; 0.762  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; -0.500       ; 0.134      ; 0.597      ;
; 0.762  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; -0.500       ; 0.134      ; 0.597      ;
; 0.762  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 0.074      ; 1.007      ;
; 0.773  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; -0.500       ; 0.134      ; 0.608      ;
; 0.814  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 0.074      ; 1.059      ;
; 0.919  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 0.074      ; 1.164      ;
; 1.000  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -0.594     ; 0.597      ;
; 1.000  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -0.594     ; 0.597      ;
; 1.011  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -0.594     ; 0.608      ;
; 1.017  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -0.263     ; 0.945      ;
; 1.052  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -0.263     ; 0.980      ;
; 1.052  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -0.263     ; 0.980      ;
; 1.079  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -0.263     ; 1.007      ;
; 1.110  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; -0.500       ; 0.134      ; 0.945      ;
; 1.131  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -0.263     ; 1.059      ;
; 1.145  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; -0.500       ; 0.134      ; 0.980      ;
; 1.145  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; -0.500       ; 0.134      ; 0.980      ;
; 1.172  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; -0.500       ; 0.134      ; 1.007      ;
; 1.224  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; -0.500       ; 0.134      ; 1.059      ;
; 1.236  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -0.263     ; 1.164      ;
; 1.275  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -0.879     ; 0.597      ;
; 1.275  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -0.879     ; 0.597      ;
; 1.286  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -0.879     ; 0.608      ;
; 1.329  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; -0.500       ; 0.134      ; 1.164      ;
; 1.348  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -0.594     ; 0.945      ;
; 1.383  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -0.594     ; 0.980      ;
; 1.383  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -0.594     ; 0.980      ;
; 1.410  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -0.594     ; 1.007      ;
; 1.462  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -0.594     ; 1.059      ;
; 1.567  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -0.594     ; 1.164      ;
; 1.623  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -0.879     ; 0.945      ;
; 1.658  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -0.879     ; 0.980      ;
; 1.658  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -0.879     ; 0.980      ;
; 1.685  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -0.879     ; 1.007      ;
; 1.736  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -1.330     ; 0.597      ;
; 1.736  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -1.330     ; 0.597      ;
; 1.737  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -0.879     ; 1.059      ;
; 1.747  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -1.330     ; 0.608      ;
; 1.842  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -0.879     ; 1.164      ;
; 2.084  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -1.330     ; 0.945      ;
; 2.119  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -1.330     ; 0.980      ;
; 2.119  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -1.330     ; 0.980      ;
; 2.146  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -1.330     ; 1.007      ;
; 2.198  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -1.330     ; 1.059      ;
; 2.303  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -1.330     ; 1.164      ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk'                                                                                                                                                                                                                                                                                                           ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                  ; To Node                                                                                    ; Launch Clock                                                                             ; Latch Clock                                                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+
; -2.953 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; 6.666      ; 4.117      ;
; -2.627 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; -0.500       ; 6.666      ; 3.943      ;
; -2.190 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; 2.596      ; 0.597      ;
; -2.190 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; 2.596      ; 0.597      ;
; -2.179 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; 2.596      ; 0.608      ;
; -1.842 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; 2.596      ; 0.945      ;
; -1.807 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; 2.596      ; 0.980      ;
; -1.807 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; 2.596      ; 0.980      ;
; -1.780 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; 2.596      ; 1.007      ;
; -1.728 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; 2.596      ; 1.059      ;
; -1.623 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; 2.596      ; 1.164      ;
; -1.521 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; 1.927      ; 0.597      ;
; -1.521 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; 1.927      ; 0.597      ;
; -1.510 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; 1.927      ; 0.608      ;
; -1.173 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; 1.927      ; 0.945      ;
; -1.138 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; 1.927      ; 0.980      ;
; -1.138 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; 1.927      ; 0.980      ;
; -1.111 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; 1.927      ; 1.007      ;
; -1.059 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; 1.927      ; 1.059      ;
; -0.954 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; 1.927      ; 1.164      ;
; -0.269 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; 2.841      ; 2.976      ;
; 0.167  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; -0.500       ; 2.841      ; 2.912      ;
; 0.352  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; 0.074      ; 0.597      ;
; 0.352  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; 0.074      ; 0.597      ;
; 0.363  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; 0.074      ; 0.608      ;
; 0.365  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; 0.072      ; 0.608      ;
; 0.700  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; 0.074      ; 0.945      ;
; 0.702  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -0.296     ; 0.597      ;
; 0.702  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -0.296     ; 0.597      ;
; 0.713  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -0.296     ; 0.608      ;
; 0.735  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; 0.074      ; 0.980      ;
; 0.735  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; 0.074      ; 0.980      ;
; 0.762  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; 0.074      ; 1.007      ;
; 0.814  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; 0.074      ; 1.059      ;
; 0.869  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; 0.072      ; 1.112      ;
; 0.919  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; 0.074      ; 1.164      ;
; 1.050  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -0.296     ; 0.945      ;
; 1.085  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -0.296     ; 0.980      ;
; 1.085  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -0.296     ; 0.980      ;
; 1.112  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -0.296     ; 1.007      ;
; 1.164  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -0.296     ; 1.059      ;
; 1.269  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -0.296     ; 1.164      ;
; 1.337  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -0.931     ; 0.597      ;
; 1.337  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -0.931     ; 0.597      ;
; 1.348  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -0.931     ; 0.608      ;
; 1.430  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; -0.500       ; -0.534     ; 0.597      ;
; 1.430  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; -0.500       ; -0.534     ; 0.597      ;
; 1.441  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; -0.500       ; -0.534     ; 0.608      ;
; 1.668  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -1.262     ; 0.597      ;
; 1.668  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -1.262     ; 0.597      ;
; 1.679  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -1.262     ; 0.608      ;
; 1.685  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -0.931     ; 0.945      ;
; 1.720  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -0.931     ; 0.980      ;
; 1.720  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -0.931     ; 0.980      ;
; 1.747  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -0.931     ; 1.007      ;
; 1.778  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; -0.500       ; -0.534     ; 0.945      ;
; 1.799  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -0.931     ; 1.059      ;
; 1.813  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; -0.500       ; -0.534     ; 0.980      ;
; 1.813  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; -0.500       ; -0.534     ; 0.980      ;
; 1.840  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; -0.500       ; -0.534     ; 1.007      ;
; 1.892  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; -0.500       ; -0.534     ; 1.059      ;
; 1.904  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -0.931     ; 1.164      ;
; 1.943  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -1.547     ; 0.597      ;
; 1.943  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -1.547     ; 0.597      ;
; 1.954  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -1.547     ; 0.608      ;
; 1.997  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; -0.500       ; -0.534     ; 1.164      ;
; 2.016  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -1.262     ; 0.945      ;
; 2.051  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -1.262     ; 0.980      ;
; 2.051  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -1.262     ; 0.980      ;
; 2.078  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -1.262     ; 1.007      ;
; 2.130  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -1.262     ; 1.059      ;
; 2.235  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -1.262     ; 1.164      ;
; 2.291  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -1.547     ; 0.945      ;
; 2.326  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -1.547     ; 0.980      ;
; 2.326  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -1.547     ; 0.980      ;
; 2.353  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -1.547     ; 1.007      ;
; 2.404  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -1.998     ; 0.597      ;
; 2.404  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -1.998     ; 0.597      ;
; 2.405  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -1.547     ; 1.059      ;
; 2.415  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -1.998     ; 0.608      ;
; 2.510  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -1.547     ; 1.164      ;
; 2.752  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -1.998     ; 0.945      ;
; 2.787  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -1.998     ; 0.980      ;
; 2.787  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -1.998     ; 0.980      ;
; 2.814  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -1.998     ; 1.007      ;
; 2.866  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -1.998     ; 1.059      ;
; 2.971  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -1.998     ; 1.164      ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk'                                                                                                                                                                                                                                                                                                           ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                  ; To Node                                                                                    ; Launch Clock                                                                             ; Latch Clock                                                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+
; -1.299 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; 5.012      ; 4.117      ;
; -0.973 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; -0.500       ; 5.012      ; 3.943      ;
; -0.536 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; 0.942      ; 0.597      ;
; -0.536 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; 0.942      ; 0.597      ;
; -0.525 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; 0.942      ; 0.608      ;
; -0.383 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; 3.860      ; 3.881      ;
; -0.188 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; 0.942      ; 0.945      ;
; -0.153 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; 0.942      ; 0.980      ;
; -0.153 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; 0.942      ; 0.980      ;
; -0.126 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; 0.942      ; 1.007      ;
; -0.074 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; 0.942      ; 1.059      ;
; 0.031  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; 0.942      ; 1.164      ;
; 0.050  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; -0.500       ; 3.860      ; 3.814      ;
; 0.352  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; 0.074      ; 0.597      ;
; 0.352  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; 0.074      ; 0.597      ;
; 0.363  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; 0.074      ; 0.608      ;
; 0.363  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; 0.074      ; 0.608      ;
; 0.700  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; 0.074      ; 0.945      ;
; 0.735  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; 0.074      ; 0.980      ;
; 0.735  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; 0.074      ; 0.980      ;
; 0.762  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; 0.074      ; 1.007      ;
; 0.814  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; 0.074      ; 1.059      ;
; 0.865  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; 0.074      ; 1.110      ;
; 0.919  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; 0.074      ; 1.164      ;
; 1.738  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -1.332     ; 0.597      ;
; 1.738  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -1.332     ; 0.597      ;
; 1.749  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -1.332     ; 0.608      ;
; 2.086  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -1.332     ; 0.945      ;
; 2.121  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -1.332     ; 0.980      ;
; 2.121  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -1.332     ; 0.980      ;
; 2.148  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -1.332     ; 1.007      ;
; 2.200  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -1.332     ; 1.059      ;
; 2.305  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -1.332     ; 1.164      ;
; 2.356  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -1.950     ; 0.597      ;
; 2.356  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -1.950     ; 0.597      ;
; 2.367  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -1.950     ; 0.608      ;
; 2.704  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -1.950     ; 0.945      ;
; 2.739  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -1.950     ; 0.980      ;
; 2.739  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -1.950     ; 0.980      ;
; 2.766  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -1.950     ; 1.007      ;
; 2.818  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -1.950     ; 1.059      ;
; 2.923  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -1.950     ; 1.164      ;
; 2.991  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -2.585     ; 0.597      ;
; 2.991  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -2.585     ; 0.597      ;
; 3.002  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -2.585     ; 0.608      ;
; 3.084  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; -0.500       ; -2.188     ; 0.597      ;
; 3.084  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; -0.500       ; -2.188     ; 0.597      ;
; 3.095  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; -0.500       ; -2.188     ; 0.608      ;
; 3.322  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -2.916     ; 0.597      ;
; 3.322  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -2.916     ; 0.597      ;
; 3.333  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -2.916     ; 0.608      ;
; 3.339  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -2.585     ; 0.945      ;
; 3.374  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -2.585     ; 0.980      ;
; 3.374  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -2.585     ; 0.980      ;
; 3.401  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -2.585     ; 1.007      ;
; 3.432  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; -0.500       ; -2.188     ; 0.945      ;
; 3.453  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -2.585     ; 1.059      ;
; 3.467  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; -0.500       ; -2.188     ; 0.980      ;
; 3.467  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; -0.500       ; -2.188     ; 0.980      ;
; 3.494  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; -0.500       ; -2.188     ; 1.007      ;
; 3.546  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; -0.500       ; -2.188     ; 1.059      ;
; 3.558  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -2.585     ; 1.164      ;
; 3.597  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -3.201     ; 0.597      ;
; 3.597  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -3.201     ; 0.597      ;
; 3.608  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -3.201     ; 0.608      ;
; 3.651  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; -0.500       ; -2.188     ; 1.164      ;
; 3.670  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -2.916     ; 0.945      ;
; 3.705  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -2.916     ; 0.980      ;
; 3.705  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -2.916     ; 0.980      ;
; 3.732  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -2.916     ; 1.007      ;
; 3.784  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -2.916     ; 1.059      ;
; 3.889  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -2.916     ; 1.164      ;
; 3.945  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -3.201     ; 0.945      ;
; 3.980  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -3.201     ; 0.980      ;
; 3.980  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -3.201     ; 0.980      ;
; 4.007  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -3.201     ; 1.007      ;
; 4.058  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -3.652     ; 0.597      ;
; 4.058  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -3.652     ; 0.597      ;
; 4.059  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -3.201     ; 1.059      ;
; 4.069  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -3.652     ; 0.608      ;
; 4.164  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -3.201     ; 1.164      ;
; 4.406  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -3.652     ; 0.945      ;
; 4.441  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -3.652     ; 0.980      ;
; 4.441  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -3.652     ; 0.980      ;
; 4.468  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -3.652     ; 1.007      ;
; 4.520  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -3.652     ; 1.059      ;
; 4.625  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -3.652     ; 1.164      ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk'                                                                                                                                                                                                                                                                                                           ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                  ; To Node                                                                                    ; Launch Clock                                                                             ; Latch Clock                                                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+------------+------------+
; -0.652 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; 4.137      ; 3.889      ;
; -0.545 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; 4.258      ; 4.117      ;
; -0.219 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; -0.500       ; 4.258      ; 3.943      ;
; -0.191 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; -0.500       ; 4.137      ; 3.850      ;
; 0.352  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; 0.074      ; 0.597      ;
; 0.352  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; 0.074      ; 0.597      ;
; 0.363  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; 0.074      ; 0.608      ;
; 0.364  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; 0.073      ; 0.608      ;
; 0.685  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; 0.073      ; 0.929      ;
; 0.700  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; 0.074      ; 0.945      ;
; 0.735  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; 0.074      ; 0.980      ;
; 0.735  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; 0.074      ; 0.980      ;
; 0.762  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; 0.074      ; 1.007      ;
; 0.814  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; 0.074      ; 1.059      ;
; 0.887  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -0.481     ; 0.597      ;
; 0.887  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -0.481     ; 0.597      ;
; 0.898  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -0.481     ; 0.608      ;
; 0.919  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; 0.074      ; 1.164      ;
; 1.235  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -0.481     ; 0.945      ;
; 1.270  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -0.481     ; 0.980      ;
; 1.270  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -0.481     ; 0.980      ;
; 1.297  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -0.481     ; 1.007      ;
; 1.349  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -0.481     ; 1.059      ;
; 1.454  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -0.481     ; 1.164      ;
; 2.492  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -2.086     ; 0.597      ;
; 2.492  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -2.086     ; 0.597      ;
; 2.503  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -2.086     ; 0.608      ;
; 2.840  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -2.086     ; 0.945      ;
; 2.875  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -2.086     ; 0.980      ;
; 2.875  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -2.086     ; 0.980      ;
; 2.902  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -2.086     ; 1.007      ;
; 2.954  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -2.086     ; 1.059      ;
; 3.059  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -2.086     ; 1.164      ;
; 3.110  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -2.704     ; 0.597      ;
; 3.110  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -2.704     ; 0.597      ;
; 3.121  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -2.704     ; 0.608      ;
; 3.458  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -2.704     ; 0.945      ;
; 3.493  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -2.704     ; 0.980      ;
; 3.493  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -2.704     ; 0.980      ;
; 3.520  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -2.704     ; 1.007      ;
; 3.572  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -2.704     ; 1.059      ;
; 3.677  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -2.704     ; 1.164      ;
; 3.745  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -3.339     ; 0.597      ;
; 3.745  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -3.339     ; 0.597      ;
; 3.756  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -3.339     ; 0.608      ;
; 3.838  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; -0.500       ; -2.942     ; 0.597      ;
; 3.838  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; -0.500       ; -2.942     ; 0.597      ;
; 3.849  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; -0.500       ; -2.942     ; 0.608      ;
; 4.076  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -3.670     ; 0.597      ;
; 4.076  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -3.670     ; 0.597      ;
; 4.087  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -3.670     ; 0.608      ;
; 4.093  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -3.339     ; 0.945      ;
; 4.128  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -3.339     ; 0.980      ;
; 4.128  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -3.339     ; 0.980      ;
; 4.155  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -3.339     ; 1.007      ;
; 4.186  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; -0.500       ; -2.942     ; 0.945      ;
; 4.207  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -3.339     ; 1.059      ;
; 4.221  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; -0.500       ; -2.942     ; 0.980      ;
; 4.221  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; -0.500       ; -2.942     ; 0.980      ;
; 4.248  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; -0.500       ; -2.942     ; 1.007      ;
; 4.300  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; -0.500       ; -2.942     ; 1.059      ;
; 4.312  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -3.339     ; 1.164      ;
; 4.351  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -3.955     ; 0.597      ;
; 4.351  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -3.955     ; 0.597      ;
; 4.362  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -3.955     ; 0.608      ;
; 4.405  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; -0.500       ; -2.942     ; 1.164      ;
; 4.424  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -3.670     ; 0.945      ;
; 4.459  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -3.670     ; 0.980      ;
; 4.459  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -3.670     ; 0.980      ;
; 4.486  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -3.670     ; 1.007      ;
; 4.538  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -3.670     ; 1.059      ;
; 4.643  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -3.670     ; 1.164      ;
; 4.699  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -3.955     ; 0.945      ;
; 4.734  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -3.955     ; 0.980      ;
; 4.734  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -3.955     ; 0.980      ;
; 4.761  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -3.955     ; 1.007      ;
; 4.812  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -4.406     ; 0.597      ;
; 4.812  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -4.406     ; 0.597      ;
; 4.813  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -3.955     ; 1.059      ;
; 4.823  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -4.406     ; 0.608      ;
; 4.918  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -3.955     ; 1.164      ;
; 5.160  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -4.406     ; 0.945      ;
; 5.195  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -4.406     ; 0.980      ;
; 5.195  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -4.406     ; 0.980      ;
; 5.222  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -4.406     ; 1.007      ;
; 5.274  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -4.406     ; 1.059      ;
; 5.379  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -4.406     ; 1.164      ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'GClock'                                                                                                                                                                                                                                                                                                    ;
+--------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+----------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                      ; To Node                                                                                        ; Launch Clock                                                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+----------------------------------------------------------------------+-------------+--------------+------------+------------+
; -0.199 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk ; GClock      ; 0.000        ; 2.816      ; 3.031      ;
; 0.269  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk ; GClock      ; -0.500       ; 2.816      ; 2.999      ;
; 0.355  ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                     ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                     ; GClock                                                               ; GClock      ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy0|int_q                     ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy0|int_q                     ; GClock                                                               ; GClock      ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[1]                        ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[1]                        ; GClock                                                               ; GClock      ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:3:biti|int_q ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:3:biti|int_q ; GClock                                                               ; GClock      ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; GClock                                                               ; GClock      ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; GClock                                                               ; GClock      ; 0.000        ; 0.071      ; 0.597      ;
; 0.364  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[5]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[5]                      ; GClock                                                               ; GClock      ; 0.000        ; 0.073      ; 0.608      ;
; 0.366  ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[0]                        ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[0]                        ; GClock                                                               ; GClock      ; 0.000        ; 0.071      ; 0.608      ;
; 0.366  ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; GClock                                                               ; GClock      ; 0.000        ; 0.071      ; 0.608      ;
; 0.573  ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; GClock                                                               ; GClock      ; 0.000        ; 0.071      ; 0.815      ;
; 0.576  ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; GClock                                                               ; GClock      ; 0.000        ; 0.071      ; 0.818      ;
; 0.577  ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:3:biti|int_q ; GClock                                                               ; GClock      ; 0.000        ; 0.071      ; 0.819      ;
; 0.585  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[1]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[1]                      ; GClock                                                               ; GClock      ; 0.000        ; 0.073      ; 0.829      ;
; 0.590  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[2]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[2]                      ; GClock                                                               ; GClock      ; 0.000        ; 0.073      ; 0.834      ;
; 0.593  ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[0]                        ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[1]                        ; GClock                                                               ; GClock      ; 0.000        ; 0.071      ; 0.835      ;
; 0.603  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[4]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[4]                      ; GClock                                                               ; GClock      ; 0.000        ; 0.073      ; 0.847      ;
; 0.628  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[5]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[3]                      ; GClock                                                               ; GClock      ; 0.000        ; 0.073      ; 0.872      ;
; 0.636  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[5]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[0]                      ; GClock                                                               ; GClock      ; 0.000        ; 0.073      ; 0.880      ;
; 0.740  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[2]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[3]                      ; GClock                                                               ; GClock      ; 0.000        ; 0.073      ; 0.984      ;
; 0.740  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[2]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[0]                      ; GClock                                                               ; GClock      ; 0.000        ; 0.073      ; 0.984      ;
; 0.751  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[4]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[0]                      ; GClock                                                               ; GClock      ; 0.000        ; 0.073      ; 0.995      ;
; 0.790  ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[1]                        ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[0]                        ; GClock                                                               ; GClock      ; 0.000        ; 0.071      ; 1.032      ;
; 0.794  ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy0|int_q                     ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                     ; GClock                                                               ; GClock      ; 0.000        ; 0.070      ; 1.035      ;
; 0.823  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[4]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[5]                      ; GClock                                                               ; GClock      ; 0.000        ; 0.073      ; 1.067      ;
; 0.824  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[4]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[3]                      ; GClock                                                               ; GClock      ; 0.000        ; 0.073      ; 1.068      ;
; 0.853  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[1]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[3]                      ; GClock                                                               ; GClock      ; 0.000        ; 0.073      ; 1.097      ;
; 0.853  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[1]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[0]                      ; GClock                                                               ; GClock      ; 0.000        ; 0.073      ; 1.097      ;
; 0.871  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[1]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[2]                      ; GClock                                                               ; GClock      ; 0.000        ; 0.073      ; 1.115      ;
; 0.876  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[0]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[1]                      ; GClock                                                               ; GClock      ; 0.000        ; 0.073      ; 1.120      ;
; 0.877  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[3]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[4]                      ; GClock                                                               ; GClock      ; 0.000        ; 0.073      ; 1.121      ;
; 0.887  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[0]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[2]                      ; GClock                                                               ; GClock      ; 0.000        ; 0.073      ; 1.131      ;
; 0.889  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[2]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[4]                      ; GClock                                                               ; GClock      ; 0.000        ; 0.073      ; 1.133      ;
; 0.944  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[2]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[5]                      ; GClock                                                               ; GClock      ; 0.000        ; 0.073      ; 1.188      ;
; 0.981  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[1]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[4]                      ; GClock                                                               ; GClock      ; 0.000        ; 0.073      ; 1.225      ;
; 0.982  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[3]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[3]                      ; GClock                                                               ; GClock      ; 0.000        ; 0.073      ; 1.226      ;
; 0.983  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[3]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[0]                      ; GClock                                                               ; GClock      ; 0.000        ; 0.073      ; 1.227      ;
; 0.990  ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:3:biti|int_q ; GClock                                                               ; GClock      ; 0.000        ; 0.071      ; 1.232      ;
; 0.997  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[0]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[4]                      ; GClock                                                               ; GClock      ; 0.000        ; 0.073      ; 1.241      ;
; 1.007  ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; GClock                                                               ; GClock      ; 0.000        ; 0.071      ; 1.249      ;
; 1.029  ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:3:biti|int_q ; GClock                                                               ; GClock      ; 0.000        ; 0.071      ; 1.271      ;
; 1.032  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[0]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[3]                      ; GClock                                                               ; GClock      ; 0.000        ; 0.073      ; 1.276      ;
; 1.032  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[0]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[0]                      ; GClock                                                               ; GClock      ; 0.000        ; 0.073      ; 1.276      ;
; 1.057  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[1]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[5]                      ; GClock                                                               ; GClock      ; 0.000        ; 0.073      ; 1.301      ;
; 1.108  ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                     ; GClock                                                               ; GClock      ; 0.000        ; 0.070      ; 1.349      ;
; 1.150  ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[0]                        ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                     ; GClock                                                               ; GClock      ; 0.000        ; 0.071      ; 1.392      ;
; 1.209  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[3]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[5]                      ; GClock                                                               ; GClock      ; 0.000        ; 0.073      ; 1.453      ;
; 1.216  ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                     ; GClock                                                               ; GClock      ; 0.000        ; 0.070      ; 1.457      ;
; 1.236  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[0]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[5]                      ; GClock                                                               ; GClock      ; 0.000        ; 0.073      ; 1.480      ;
; 1.305  ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[1]                        ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                     ; GClock                                                               ; GClock      ; 0.000        ; 0.071      ; 1.547      ;
; 1.357  ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:3:biti|int_q ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                     ; GClock                                                               ; GClock      ; 0.000        ; 0.070      ; 1.598      ;
; 1.412  ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                     ; GClock                                                               ; GClock      ; 0.000        ; 0.070      ; 1.653      ;
; 1.458  ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy0|int_q                     ; GClock                                                               ; GClock      ; 0.000        ; 0.071      ; 1.700      ;
; 1.476  ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy0|int_q                     ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:reset_counter|int_q             ; GClock                                                               ; GClock      ; 0.000        ; 0.071      ; 1.718      ;
; 1.483  ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:reset_counter|int_q             ; GClock                                                               ; GClock      ; 0.000        ; 0.071      ; 1.725      ;
; 1.523  ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[0]                        ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy0|int_q                     ; GClock                                                               ; GClock      ; 0.000        ; 0.072      ; 1.766      ;
; 1.529  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[5]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk                           ; GClock                                                               ; GClock      ; 0.000        ; 0.073      ; 1.773      ;
; 1.551  ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:3:biti|int_q ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy0|int_q                     ; GClock                                                               ; GClock      ; 0.000        ; 0.071      ; 1.793      ;
; 1.565  ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy0|int_q                     ; GClock                                                               ; GClock      ; 0.000        ; 0.071      ; 1.807      ;
; 1.575  ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:3:biti|int_q ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:reset_counter|int_q             ; GClock                                                               ; GClock      ; 0.000        ; 0.071      ; 1.817      ;
; 1.592  ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy0|int_q                     ; GClock                                                               ; GClock      ; 0.000        ; 0.071      ; 1.834      ;
; 1.592  ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[0]                        ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:reset_counter|int_q             ; GClock                                                               ; GClock      ; 0.000        ; 0.072      ; 1.835      ;
; 1.621  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[2]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk                           ; GClock                                                               ; GClock      ; 0.000        ; 0.073      ; 1.865      ;
; 1.634  ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:reset_counter|int_q             ; GClock                                                               ; GClock      ; 0.000        ; 0.071      ; 1.876      ;
; 1.661  ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:reset_counter|int_q             ; GClock                                                               ; GClock      ; 0.000        ; 0.071      ; 1.903      ;
; 1.734  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[1]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk                           ; GClock                                                               ; GClock      ; 0.000        ; 0.073      ; 1.978      ;
; 1.738  ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                     ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy0|int_q                     ; GClock                                                               ; GClock      ; 0.000        ; 0.072      ; 1.981      ;
; 1.753  ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[1]                        ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy0|int_q                     ; GClock                                                               ; GClock      ; 0.000        ; 0.072      ; 1.996      ;
; 1.755  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[4]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk                           ; GClock                                                               ; GClock      ; 0.000        ; 0.073      ; 1.999      ;
; 1.768  ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                     ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:reset_counter|int_q             ; GClock                                                               ; GClock      ; 0.000        ; 0.072      ; 2.011      ;
; 1.778  ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[1]                        ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:reset_counter|int_q             ; GClock                                                               ; GClock      ; 0.000        ; 0.072      ; 2.021      ;
; 1.885  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[3]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk                           ; GClock                                                               ; GClock      ; 0.000        ; 0.073      ; 2.129      ;
; 1.913  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[0]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk                           ; GClock                                                               ; GClock      ; 0.000        ; 0.073      ; 2.157      ;
+--------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+----------------------------------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk'                                                                                                                                                                                                                                                        ;
+--------+---------------------------------------------------------------------------+---------------------------------------------------------------------------+-------------------------------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                 ; To Node                                                                   ; Launch Clock                                                            ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------+---------------------------------------------------------------------------+-------------------------------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; -0.183 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk ; 0.000        ; 2.807      ; 3.028      ;
; 0.293  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk ; -0.500       ; 2.807      ; 3.004      ;
; 0.365  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk    ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk ; 0.000        ; 0.072      ; 0.608      ;
; 0.687  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk    ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk ; 0.000        ; 0.072      ; 0.930      ;
+--------+---------------------------------------------------------------------------+---------------------------------------------------------------------------+-------------------------------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk'                                                                                                                                                                                                                                                                                           ;
+-------+-----------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                     ; To Node                                                                                       ; Launch Clock                                                        ; Latch Clock                                                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; 0.355 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q               ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q               ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q               ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q               ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q               ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q               ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.071      ; 0.597      ;
; 0.397 ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:2:biti|int_q                   ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:1:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.071      ; 0.639      ;
; 0.397 ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:3:biti|int_q                   ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:2:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.071      ; 0.639      ;
; 0.399 ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:4:biti|int_q                   ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:3:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.071      ; 0.641      ;
; 0.508 ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:6:biti|int_q                   ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:5:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.071      ; 0.750      ;
; 0.535 ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:5:biti|int_q                         ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:5:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.072      ; 0.778      ;
; 0.543 ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:6:biti|int_q                         ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:6:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.072      ; 0.786      ;
; 0.546 ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.071      ; 0.788      ;
; 0.560 ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:0:biti|int_q                         ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:0:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.072      ; 0.803      ;
; 0.583 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:3:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.458      ; 1.212      ;
; 0.593 ; UART:uart_block|edge_detect:detect_inc|edge_detected                                          ; UART:uart_block|enARdFF_resetToOne:enable_tx|int_q                                            ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.070      ; 0.834      ;
; 0.593 ; UART:uart_block|edge_detect:detect_inc|edge_detected                                          ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q               ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.070      ; 0.834      ;
; 0.594 ; UART:uart_block|edge_detect:detect_inc|edge_detected                                          ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q               ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.070      ; 0.835      ;
; 0.596 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q               ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q               ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.071      ; 0.838      ;
; 0.649 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.071      ; 0.891      ;
; 0.651 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q               ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q               ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.071      ; 0.893      ;
; 0.653 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q               ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q               ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.071      ; 0.895      ;
; 0.657 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:3:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.458      ; 1.286      ;
; 0.668 ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:1:biti|int_q                   ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:0:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.071      ; 0.910      ;
; 0.670 ; UART:uart_block|edge_detect:detect_inc|signal_prev                                            ; UART:uart_block|edge_detect:detect_inc|edge_detected                                          ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.070      ; 0.911      ;
; 0.672 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.071      ; 0.914      ;
; 0.696 ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:4:biti|int_q                         ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:4:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.072      ; 0.939      ;
; 0.743 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:2:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.070      ; 0.984      ;
; 0.745 ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                    ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:3:biti|int_q                         ; GClock                                                              ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.246      ; 1.192      ;
; 0.774 ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:2:biti|int_q                         ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:2:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.072      ; 1.017      ;
; 0.777 ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.071      ; 1.019      ;
; 0.781 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:6:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.072      ; 1.024      ;
; 0.784 ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.071      ; 1.026      ;
; 0.795 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|edge_detect:detect_inc|edge_detected                                          ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.072      ; 1.038      ;
; 0.813 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:4:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.072      ; 1.056      ;
; 0.814 ; UART:uart_block|edge_detect:detect_inc|edge_detected                                          ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q               ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.070      ; 1.055      ;
; 0.823 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:4:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.072      ; 1.066      ;
; 0.826 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:3:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.072      ; 1.069      ;
; 0.833 ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy0|int_q                    ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:3:biti|int_q                         ; GClock                                                              ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.245      ; 1.279      ;
; 0.846 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:6:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.072      ; 1.089      ;
; 0.854 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:5:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.072      ; 1.097      ;
; 0.857 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:0:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.072      ; 1.100      ;
; 0.859 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:1:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.070      ; 1.100      ;
; 0.862 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:4:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.070      ; 1.103      ;
; 0.874 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:3:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.072      ; 1.117      ;
; 0.876 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:0:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.070      ; 1.117      ;
; 0.878 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|edge_detect:detect_inc|signal_prev                                            ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.072      ; 1.121      ;
; 0.879 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|edge_detect:detect_inc|edge_detected                                          ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.072      ; 1.122      ;
; 0.885 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:2:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.070      ; 1.126      ;
; 0.898 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:2:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.072      ; 1.141      ;
; 0.899 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:1:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.072      ; 1.142      ;
; 0.903 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:0:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.070      ; 1.144      ;
; 0.905 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:0:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.072      ; 1.148      ;
; 0.913 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:5:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.072      ; 1.156      ;
; 0.948 ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:1:biti|int_q                         ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:1:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.072      ; 1.191      ;
; 0.969 ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:5:biti|int_q                   ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:4:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.071      ; 1.211      ;
; 0.971 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|edge_detect:detect_inc|signal_prev                                            ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.072      ; 1.214      ;
; 1.008 ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.071      ; 1.250      ;
; 1.012 ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                    ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:0:biti|int_q                         ; GClock                                                              ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; -0.142     ; 1.071      ;
; 1.013 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.071      ; 1.255      ;
; 1.030 ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.071      ; 1.272      ;
; 1.035 ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.071      ; 1.277      ;
; 1.059 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:0:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.070      ; 1.300      ;
; 1.060 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:2:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.070      ; 1.301      ;
; 1.064 ; UART:uart_block|enARdFF_resetToOne:enable_tx|int_q                                            ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.070      ; 1.305      ;
; 1.065 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:6:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.070      ; 1.306      ;
; 1.074 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:3:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.458      ; 1.703      ;
; 1.079 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:1:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.072      ; 1.322      ;
; 1.079 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:2:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.072      ; 1.322      ;
; 1.089 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:4:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.070      ; 1.330      ;
; 1.091 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.071      ; 1.333      ;
; 1.094 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:1:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.070      ; 1.335      ;
; 1.141 ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.071      ; 1.383      ;
; 1.148 ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.071      ; 1.390      ;
; 1.153 ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.071      ; 1.395      ;
; 1.179 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:5:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.070      ; 1.420      ;
; 1.181 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:3:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.459      ; 1.811      ;
; 1.187 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:6:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.070      ; 1.428      ;
; 1.207 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:3:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.459      ; 1.837      ;
; 1.215 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:5:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.070      ; 1.456      ;
; 1.228 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.071      ; 1.470      ;
; 1.229 ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:3:biti|int_q                         ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:3:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; -0.301     ; 1.099      ;
; 1.234 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.071      ; 1.476      ;
; 1.246 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.071      ; 1.488      ;
; 1.305 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.071      ; 1.547      ;
; 1.305 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:5:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.070      ; 1.546      ;
; 1.316 ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                    ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:1:biti|int_q                         ; GClock                                                              ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; -0.142     ; 1.375      ;
; 1.316 ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                    ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:2:biti|int_q                         ; GClock                                                              ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; -0.142     ; 1.375      ;
; 1.318 ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                    ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:4:biti|int_q                         ; GClock                                                              ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; -0.142     ; 1.377      ;
; 1.324 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:6:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.070      ; 1.565      ;
; 1.347 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:4:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.070      ; 1.588      ;
; 1.350 ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy0|int_q                    ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:2:biti|int_q                         ; GClock                                                              ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; -0.143     ; 1.408      ;
; 1.352 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:1:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.070      ; 1.593      ;
; 1.360 ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy0|int_q                    ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:4:biti|int_q                         ; GClock                                                              ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; -0.143     ; 1.418      ;
; 1.366 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.071      ; 1.608      ;
; 1.379 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:1:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.071      ; 1.621      ;
; 1.379 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:2:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.071      ; 1.621      ;
; 1.379 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:6:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.071      ; 1.621      ;
; 1.379 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:5:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.071      ; 1.621      ;
+-------+-----------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk'                                                                                                                                                                                                                                                                             ;
+--------+------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                          ; To Node                                                                                       ; Launch Clock                                                        ; Latch Clock                                                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; -0.914 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q    ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q               ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.071     ; 1.842      ;
; -0.914 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q    ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q               ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.071     ; 1.842      ;
; -0.914 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q    ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q               ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.071     ; 1.842      ;
; -0.827 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q    ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q               ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.071     ; 1.755      ;
; -0.827 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q    ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q               ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.071     ; 1.755      ;
; -0.827 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q    ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q               ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.071     ; 1.755      ;
; -0.756 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.071     ; 1.684      ;
; -0.756 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.071     ; 1.684      ;
; -0.756 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.071     ; 1.684      ;
; -0.691 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.071     ; 1.619      ;
; -0.691 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.071     ; 1.619      ;
; -0.691 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.071     ; 1.619      ;
; -0.685 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q    ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q               ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.071     ; 1.613      ;
; -0.685 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q    ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q               ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.071     ; 1.613      ;
; -0.685 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q    ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q               ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.071     ; 1.613      ;
+--------+------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'GClock'                                                                                                                                                                                                                            ;
+--------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                          ; To Node                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.281 ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:reset_counter|int_q ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:3:biti|int_q ; GClock       ; GClock      ; 1.000        ; -0.071     ; 1.209      ;
; -0.281 ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:reset_counter|int_q ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; GClock       ; GClock      ; 1.000        ; -0.071     ; 1.209      ;
; -0.281 ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:reset_counter|int_q ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; GClock       ; GClock      ; 1.000        ; -0.071     ; 1.209      ;
; -0.281 ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:reset_counter|int_q ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; GClock       ; GClock      ; 1.000        ; -0.071     ; 1.209      ;
+--------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'GClock'                                                                                                                                                                                                                            ;
+-------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                          ; To Node                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.852 ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:reset_counter|int_q ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:3:biti|int_q ; GClock       ; GClock      ; 0.000        ; 0.071      ; 1.094      ;
; 0.852 ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:reset_counter|int_q ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; GClock       ; GClock      ; 0.000        ; 0.071      ; 1.094      ;
; 0.852 ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:reset_counter|int_q ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; GClock       ; GClock      ; 0.000        ; 0.071      ; 1.094      ;
; 0.852 ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:reset_counter|int_q ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; GClock       ; GClock      ; 0.000        ; 0.071      ; 1.094      ;
+-------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk'                                                                                                                                                                                                                                                                             ;
+-------+------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                          ; To Node                                                                                       ; Launch Clock                                                        ; Latch Clock                                                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; 1.241 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q    ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q               ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.071      ; 1.483      ;
; 1.241 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q    ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q               ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.071      ; 1.483      ;
; 1.241 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q    ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q               ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.071      ; 1.483      ;
; 1.256 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.071      ; 1.498      ;
; 1.256 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.071      ; 1.498      ;
; 1.256 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.071      ; 1.498      ;
; 1.331 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.071      ; 1.573      ;
; 1.331 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.071      ; 1.573      ;
; 1.331 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.071      ; 1.573      ;
; 1.397 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q    ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q               ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.071      ; 1.639      ;
; 1.397 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q    ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q               ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.071      ; 1.639      ;
; 1.397 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q    ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q               ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.071      ; 1.639      ;
; 1.459 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q    ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q               ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.071      ; 1.701      ;
; 1.459 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q    ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q               ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.071      ; 1.701      ;
; 1.459 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q    ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q               ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.071      ; 1.701      ;
+-------+------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'BaudRateSel[0]'                                                                                                         ;
+--------+--------------+----------------+------------------+----------------+------------+--------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock          ; Clock Edge ; Target                                                                   ;
+--------+--------------+----------------+------------------+----------------+------------+--------------------------------------------------------------------------+
; -3.957 ; -3.739       ; 0.218          ; High Pulse Width ; BaudRateSel[0] ; Fall       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ;
; -3.957 ; -3.739       ; 0.218          ; High Pulse Width ; BaudRateSel[0] ; Fall       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ;
; -3.957 ; -3.739       ; 0.218          ; High Pulse Width ; BaudRateSel[0] ; Fall       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ;
; -3.957 ; -3.739       ; 0.218          ; High Pulse Width ; BaudRateSel[0] ; Fall       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ;
; -3.699 ; -3.699       ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|divby8|int_clk|clk                                   ;
; -3.699 ; -3.699       ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|divby8|int_count[0]|clk                              ;
; -3.699 ; -3.699       ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|divby8|int_count[1]|clk                              ;
; -3.699 ; -3.699       ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|divby8|int_count[2]|clk                              ;
; -3.690 ; -3.690       ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|mux|o~clkctrl|inclk[0]                               ;
; -3.690 ; -3.690       ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|mux|o~clkctrl|outclk                                 ;
; -3.676 ; -3.676       ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|mux|o|combout                                        ;
; -3.524 ; -3.338       ; 0.186          ; Low Pulse Width  ; BaudRateSel[0] ; Fall       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ;
; -3.524 ; -3.338       ; 0.186          ; Low Pulse Width  ; BaudRateSel[0] ; Fall       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ;
; -3.524 ; -3.338       ; 0.186          ; Low Pulse Width  ; BaudRateSel[0] ; Fall       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ;
; -3.524 ; -3.338       ; 0.186          ; Low Pulse Width  ; BaudRateSel[0] ; Fall       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ;
; -3.398 ; -3.398       ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|mux|o|combout                                        ;
; -3.384 ; -3.384       ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|mux|o~clkctrl|inclk[0]                               ;
; -3.384 ; -3.384       ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|mux|o~clkctrl|outclk                                 ;
; -3.376 ; -3.376       ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|divby8|int_clk|clk                                   ;
; -3.376 ; -3.376       ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|divby8|int_count[0]|clk                              ;
; -3.376 ; -3.376       ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|divby8|int_count[1]|clk                              ;
; -3.376 ; -3.376       ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|divby8|int_count[2]|clk                              ;
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; BaudRateSel[0] ; Rise       ; BaudRateSel[0]                                                           ;
; -2.989 ; -2.989       ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|mux|o|datab                                          ;
; -2.963 ; -2.963       ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|mux|o~0|combout                                      ;
; -2.906 ; -2.906       ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|mux|o~0|combout                                      ;
; -2.881 ; -2.881       ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|mux|o|datab                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BaudRateSel[0] ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BaudRateSel[0] ; Fall       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BaudRateSel[0] ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BaudRateSel[0] ; Fall       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BaudRateSel[0] ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BaudRateSel[0] ; Fall       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BaudRateSel[0] ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BaudRateSel[0] ; Fall       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ;
; -0.842 ; -0.656       ; 0.186          ; Low Pulse Width  ; BaudRateSel[0] ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ;
; -0.842 ; -0.656       ; 0.186          ; Low Pulse Width  ; BaudRateSel[0] ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ;
; -0.842 ; -0.656       ; 0.186          ; Low Pulse Width  ; BaudRateSel[0] ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ;
; -0.842 ; -0.656       ; 0.186          ; Low Pulse Width  ; BaudRateSel[0] ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ;
; -0.795 ; -0.577       ; 0.218          ; High Pulse Width ; BaudRateSel[0] ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ;
; -0.795 ; -0.577       ; 0.218          ; High Pulse Width ; BaudRateSel[0] ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ;
; -0.795 ; -0.577       ; 0.218          ; High Pulse Width ; BaudRateSel[0] ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ;
; -0.795 ; -0.577       ; 0.218          ; High Pulse Width ; BaudRateSel[0] ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ;
; -0.719 ; -0.719       ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|mux|o~0|combout                                      ;
; -0.716 ; -0.716       ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|mux|o|combout                                        ;
; -0.705 ; -0.705       ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|mux|o~0|datac                                        ;
; -0.702 ; -0.702       ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|mux|o~clkctrl|inclk[0]                               ;
; -0.702 ; -0.702       ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|mux|o~clkctrl|outclk                                 ;
; -0.696 ; -0.696       ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|mux|o~1|combout                                      ;
; -0.694 ; -0.694       ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|divby8|int_clk|clk                                   ;
; -0.694 ; -0.694       ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|divby8|int_count[0]|clk                              ;
; -0.694 ; -0.694       ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|divby8|int_count[1]|clk                              ;
; -0.694 ; -0.694       ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|divby8|int_count[2]|clk                              ;
; -0.693 ; -0.693       ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|mux|o|datab                                          ;
; -0.677 ; -0.677       ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|mux|o~3|datac                                        ;
; -0.663 ; -0.663       ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|mux|o~3|combout                                      ;
; -0.656 ; -0.656       ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|mux|o~2|datac                                        ;
; -0.651 ; -0.651       ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|mux|o~2|combout                                      ;
; -0.649 ; -0.649       ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|mux|o~4|combout                                      ;
; -0.630 ; -0.630       ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|mux|o~1|combout                                      ;
; -0.624 ; -0.624       ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|mux|o~1|datac                                        ;
; -0.621 ; -0.621       ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|mux|o~0|datac                                        ;
; -0.610 ; -0.610       ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|mux|o~0|datac                                        ;
; -0.608 ; -0.608       ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|mux|o~1|datac                                        ;
; -0.601 ; -0.601       ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|mux|o~1|combout                                      ;
; -0.581 ; -0.581       ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|mux|o~4|combout                                      ;
; -0.580 ; -0.580       ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|mux|o~2|combout                                      ;
; -0.575 ; -0.575       ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|mux|o~2|datac                                        ;
; -0.567 ; -0.567       ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|mux|o~3|combout                                      ;
; -0.554 ; -0.554       ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|mux|o~3|datac                                        ;
; -0.537 ; -0.537       ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|divby8|int_clk|clk                                   ;
; -0.537 ; -0.537       ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|divby8|int_count[0]|clk                              ;
; -0.537 ; -0.537       ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|divby8|int_count[1]|clk                              ;
; -0.537 ; -0.537       ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|divby8|int_count[2]|clk                              ;
; -0.528 ; -0.528       ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|mux|o~clkctrl|inclk[0]                               ;
; -0.528 ; -0.528       ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|mux|o~clkctrl|outclk                                 ;
; -0.522 ; -0.522       ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|mux|o|datab                                          ;
; -0.519 ; -0.519       ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|mux|o~1|combout                                      ;
; -0.514 ; -0.514       ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|mux|o|combout                                        ;
; -0.510 ; -0.510       ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|mux|o~0|datac                                        ;
; -0.497 ; -0.497       ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|mux|o~0|combout                                      ;
; -0.490 ; -0.490       ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|mux|o~1|datac                                        ;
; -0.462 ; -0.462       ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|mux|o~2|combout                                      ;
; -0.351 ; -0.351       ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|mux|o~2|combout                                      ;
; -0.324 ; -0.324       ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|mux|o~1|datac                                        ;
; 0.363  ; 0.363        ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|mux|o|datad                                          ;
; 0.369  ; 0.369        ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|mux|o~4|datab                                        ;
; 0.387  ; 0.387        ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|mux|o~5|combout                                      ;
; 0.392  ; 0.392        ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|mux|o~2|datac                                        ;
; 0.399  ; 0.399        ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|mux|o~3|combout                                      ;
; 0.403  ; 0.403        ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|mux|o~5|dataa                                        ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Rise       ; BaudRateSel[0]~input|o                                                   ;
; 0.433  ; 0.433        ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|mux|o~3|datad                                        ;
; 0.442  ; 0.442        ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|mux|Equal6~0|combout                                 ;
; 0.443  ; 0.443        ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|mux|Equal6~2|combout                                 ;
; 0.443  ; 0.443        ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|mux|Equal6~4|combout                                 ;
; 0.443  ; 0.443        ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|mux|Equal6~6|combout                                 ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|mux|Equal6~0|datad                                   ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|mux|Equal6~3|datad                                   ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|mux|Equal6~5|datad                                   ;
+--------+--------------+----------------+------------------+----------------+------------+--------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'GClock'                                                                                                                               ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                         ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; GClock ; Rise       ; GClock                                                                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[0]                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[1]                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[2]                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[3]                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[4]                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[5]                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[0]                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[1]                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:3:biti|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy0|int_q                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:reset_counter|int_q             ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[0]                        ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[1]                        ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                     ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk                           ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[0]                      ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[1]                      ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[2]                      ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[3]                      ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[4]                      ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[5]                      ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:3:biti|int_q ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy0|int_q                     ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:reset_counter|int_q             ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk                           ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[0]                      ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[1]                      ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[2]                      ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[3]                      ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[4]                      ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[5]                      ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[0]                        ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[1]                        ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:3:biti|int_q ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy0|int_q                     ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                     ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:reset_counter|int_q             ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; GClock~input|o                                                                                 ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; GClock~inputclkctrl|inclk[0]                                                                   ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; GClock~inputclkctrl|outclk                                                                     ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; lab3|controller|dFFy1|int_q|clk                                                                ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; lab3|sscs_debounce|int_currentState[0]|clk                                                     ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; lab3|sscs_debounce|int_currentState[1]|clk                                                     ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; lab3|controller|dFFy0|int_q|clk                                                                ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; lab3|controller|reset_counter|int_q|clk                                                        ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; lab3|ssc_counter|reg|\reg:0:biti|int_q|clk                                                     ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; lab3|ssc_counter|reg|\reg:1:biti|int_q|clk                                                     ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; lab3|ssc_counter|reg|\reg:2:biti|int_q|clk                                                     ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; lab3|ssc_counter|reg|\reg:3:biti|int_q|clk                                                     ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; uart_block|baudrate|divby41|int_clk|clk                                                        ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; uart_block|baudrate|divby41|int_count[0]|clk                                                   ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; uart_block|baudrate|divby41|int_count[1]|clk                                                   ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; uart_block|baudrate|divby41|int_count[2]|clk                                                   ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; uart_block|baudrate|divby41|int_count[3]|clk                                                   ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; uart_block|baudrate|divby41|int_count[4]|clk                                                   ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; uart_block|baudrate|divby41|int_count[5]|clk                                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; GClock~input|i                                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; GClock~input|i                                                                                 ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; uart_block|baudrate|divby41|int_clk|clk                                                        ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; uart_block|baudrate|divby41|int_count[0]|clk                                                   ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; uart_block|baudrate|divby41|int_count[1]|clk                                                   ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; uart_block|baudrate|divby41|int_count[2]|clk                                                   ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; uart_block|baudrate|divby41|int_count[3]|clk                                                   ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; uart_block|baudrate|divby41|int_count[4]|clk                                                   ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; uart_block|baudrate|divby41|int_count[5]|clk                                                   ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; lab3|controller|dFFy0|int_q|clk                                                                ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; lab3|controller|dFFy1|int_q|clk                                                                ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; lab3|controller|reset_counter|int_q|clk                                                        ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; lab3|ssc_counter|reg|\reg:0:biti|int_q|clk                                                     ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; lab3|ssc_counter|reg|\reg:1:biti|int_q|clk                                                     ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; lab3|ssc_counter|reg|\reg:2:biti|int_q|clk                                                     ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; lab3|ssc_counter|reg|\reg:3:biti|int_q|clk                                                     ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; lab3|sscs_debounce|int_currentState[0]|clk                                                     ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; lab3|sscs_debounce|int_currentState[1]|clk                                                     ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; GClock~inputclkctrl|inclk[0]                                                                   ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; GClock~inputclkctrl|outclk                                                                     ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; GClock~input|o                                                                                 ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk'                                                                                                                              ;
+--------+--------------+----------------+------------------+---------------------------------------------------------------------+------------+-----------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                               ; Clock Edge ; Target                                                                                        ;
+--------+--------------+----------------+------------------+---------------------------------------------------------------------+------------+-----------------------------------------------------------------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|edge_detect:detect_inc|edge_detected                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|edge_detect:detect_inc|signal_prev                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|enARdFF_resetToOne:enable_tx|int_q                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:0:biti|int_q                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:1:biti|int_q                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:2:biti|int_q                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:3:biti|int_q                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:4:biti|int_q                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:5:biti|int_q                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:6:biti|int_q                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:0:biti|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:1:biti|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:2:biti|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:3:biti|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:4:biti|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:5:biti|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:6:biti|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ;
; 0.266  ; 0.484        ; 0.218          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:3:biti|int_q                         ;
; 0.284  ; 0.502        ; 0.218          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|enARdFF_resetToOne:enable_tx|int_q                                            ;
; 0.284  ; 0.502        ; 0.218          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q               ;
; 0.284  ; 0.502        ; 0.218          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q               ;
; 0.284  ; 0.502        ; 0.218          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q               ;
; 0.284  ; 0.502        ; 0.218          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:0:biti|int_q                         ;
; 0.284  ; 0.502        ; 0.218          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:1:biti|int_q                         ;
; 0.284  ; 0.502        ; 0.218          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:2:biti|int_q                         ;
; 0.284  ; 0.502        ; 0.218          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:4:biti|int_q                         ;
; 0.284  ; 0.502        ; 0.218          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:5:biti|int_q                         ;
; 0.284  ; 0.502        ; 0.218          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:6:biti|int_q                         ;
; 0.284  ; 0.502        ; 0.218          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:0:biti|int_q                   ;
; 0.284  ; 0.502        ; 0.218          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:1:biti|int_q                   ;
; 0.284  ; 0.502        ; 0.218          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:2:biti|int_q                   ;
; 0.284  ; 0.502        ; 0.218          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:3:biti|int_q                   ;
; 0.284  ; 0.502        ; 0.218          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:4:biti|int_q                   ;
; 0.284  ; 0.502        ; 0.218          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:5:biti|int_q                   ;
; 0.284  ; 0.502        ; 0.218          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:6:biti|int_q                   ;
; 0.284  ; 0.502        ; 0.218          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ;
; 0.284  ; 0.502        ; 0.218          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ;
; 0.284  ; 0.502        ; 0.218          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ;
; 0.284  ; 0.502        ; 0.218          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ;
; 0.284  ; 0.502        ; 0.218          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ;
; 0.285  ; 0.503        ; 0.218          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|edge_detect:detect_inc|edge_detected                                          ;
; 0.285  ; 0.503        ; 0.218          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|edge_detect:detect_inc|signal_prev                                            ;
; 0.310  ; 0.496        ; 0.186          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|enARdFF_resetToOne:enable_tx|int_q                                            ;
; 0.310  ; 0.496        ; 0.186          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q               ;
; 0.310  ; 0.496        ; 0.186          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q               ;
; 0.310  ; 0.496        ; 0.186          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q               ;
; 0.310  ; 0.496        ; 0.186          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:0:biti|int_q                         ;
; 0.310  ; 0.496        ; 0.186          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:1:biti|int_q                         ;
; 0.310  ; 0.496        ; 0.186          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:2:biti|int_q                         ;
; 0.310  ; 0.496        ; 0.186          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:4:biti|int_q                         ;
; 0.310  ; 0.496        ; 0.186          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:5:biti|int_q                         ;
; 0.310  ; 0.496        ; 0.186          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:6:biti|int_q                         ;
; 0.310  ; 0.496        ; 0.186          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:0:biti|int_q                   ;
; 0.310  ; 0.496        ; 0.186          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:1:biti|int_q                   ;
; 0.310  ; 0.496        ; 0.186          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:2:biti|int_q                   ;
; 0.310  ; 0.496        ; 0.186          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:3:biti|int_q                   ;
; 0.310  ; 0.496        ; 0.186          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:4:biti|int_q                   ;
; 0.310  ; 0.496        ; 0.186          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:5:biti|int_q                   ;
; 0.310  ; 0.496        ; 0.186          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:6:biti|int_q                   ;
; 0.310  ; 0.496        ; 0.186          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ;
; 0.310  ; 0.496        ; 0.186          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ;
; 0.310  ; 0.496        ; 0.186          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ;
; 0.310  ; 0.496        ; 0.186          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ;
; 0.310  ; 0.496        ; 0.186          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ;
; 0.311  ; 0.497        ; 0.186          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|edge_detect:detect_inc|edge_detected                                          ;
; 0.311  ; 0.497        ; 0.186          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|edge_detect:detect_inc|signal_prev                                            ;
; 0.328  ; 0.514        ; 0.186          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:3:biti|int_q                         ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; uart_block|baudrate|divby8|int_clk~clkctrl|inclk[0]                                           ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; uart_block|baudrate|divby8|int_clk~clkctrl|outclk                                             ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; uart_block|detect_inc|edge_detected|clk                                                       ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; uart_block|detect_inc|signal_prev|clk                                                         ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; uart_block|T|TDR|\reg:0:biti|int_q|clk                                                        ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; uart_block|T|TDR|\reg:1:biti|int_q|clk                                                        ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; uart_block|T|TDR|\reg:2:biti|int_q|clk                                                        ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; uart_block|T|TDR|\reg:4:biti|int_q|clk                                                        ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; uart_block|T|TDR|\reg:5:biti|int_q|clk                                                        ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; uart_block|T|TDR|\reg:6:biti|int_q|clk                                                        ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; uart_block|T|TSR|\dffs:0:biti|int_q|clk                                                       ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; uart_block|T|TSR|\dffs:1:biti|int_q|clk                                                       ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; uart_block|T|TSR|\dffs:2:biti|int_q|clk                                                       ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; uart_block|T|TSR|\dffs:3:biti|int_q|clk                                                       ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; uart_block|T|TSR|\dffs:4:biti|int_q|clk                                                       ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; uart_block|T|TSR|\dffs:5:biti|int_q|clk                                                       ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; uart_block|T|TSR|\dffs:6:biti|int_q|clk                                                       ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; uart_block|T|controller|DFF_0|int_q|clk                                                       ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; uart_block|T|controller|DFF_1|int_q|clk                                                       ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; uart_block|T|counter|reg|\reg:0:biti|int_q|clk                                                ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; uart_block|T|counter|reg|\reg:1:biti|int_q|clk                                                ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; uart_block|T|counter|reg|\reg:2:biti|int_q|clk                                                ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; uart_block|counter|reg|\reg:0:biti|int_q|clk                                                  ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; uart_block|counter|reg|\reg:1:biti|int_q|clk                                                  ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; uart_block|counter|reg|\reg:2:biti|int_q|clk                                                  ;
+--------+--------------+----------------+------------------+---------------------------------------------------------------------+------------+-----------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk'                                                                                                                           ;
+--------+--------------+----------------+------------------+------------------------------------------------------------------------------------------+------------+--------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                                    ; Clock Edge ; Target                                                                                     ;
+--------+--------------+----------------+------------------+------------------------------------------------------------------------------------------+------------+--------------------------------------------------------------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_count ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ;
; 0.265  ; 0.483        ; 0.218          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ;
; 0.265  ; 0.483        ; 0.218          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ;
; 0.265  ; 0.483        ; 0.218          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ;
; 0.265  ; 0.483        ; 0.218          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ;
; 0.272  ; 0.490        ; 0.218          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk   ;
; 0.272  ; 0.490        ; 0.218          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_count ;
; 0.324  ; 0.510        ; 0.186          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk   ;
; 0.324  ; 0.510        ; 0.186          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_count ;
; 0.329  ; 0.515        ; 0.186          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ;
; 0.329  ; 0.515        ; 0.186          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ;
; 0.329  ; 0.515        ; 0.186          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ;
; 0.329  ; 0.515        ; 0.186          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~0|datab                                                          ;
; 0.436  ; 0.436        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~0|combout                                                        ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o|combout                                                          ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:1:divby256_k|int_clk~clkctrl|inclk[0]                   ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:1:divby256_k|int_clk~clkctrl|outclk                     ;
; 0.462  ; 0.462        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o|datab                                                            ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~clkctrl|inclk[0]                                                 ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~clkctrl|outclk                                                   ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:2:divby256_k|int_clk|clk                                ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:2:divby256_k|int_count|clk                              ;
; 0.477  ; 0.477        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_clk|clk                                                     ;
; 0.477  ; 0.477        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[0]|clk                                                ;
; 0.477  ; 0.477        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[1]|clk                                                ;
; 0.477  ; 0.477        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[2]|clk                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:1:divby256_k|int_clk|q                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:1:divby256_k|int_clk|q                                  ;
; 0.522  ; 0.522        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o|datab                                                            ;
; 0.523  ; 0.523        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_clk|clk                                                     ;
; 0.523  ; 0.523        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[0]|clk                                                ;
; 0.523  ; 0.523        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[1]|clk                                                ;
; 0.523  ; 0.523        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[2]|clk                                                ;
; 0.528  ; 0.528        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:2:divby256_k|int_clk|clk                                ;
; 0.528  ; 0.528        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:2:divby256_k|int_count|clk                              ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~clkctrl|inclk[0]                                                 ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~clkctrl|outclk                                                   ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:1:divby256_k|int_clk~clkctrl|inclk[0]                   ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:1:divby256_k|int_clk~clkctrl|outclk                     ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o|combout                                                          ;
; 0.547  ; 0.547        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~0|combout                                                        ;
; 0.567  ; 0.567        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~0|datab                                                          ;
+--------+--------------+----------------+------------------+------------------------------------------------------------------------------------------+------------+--------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk'                                                                                                                           ;
+--------+--------------+----------------+------------------+------------------------------------------------------------------------------------------+------------+--------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                                    ; Clock Edge ; Target                                                                                     ;
+--------+--------------+----------------+------------------+------------------------------------------------------------------------------------------+------------+--------------------------------------------------------------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_count ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ;
; 0.265  ; 0.483        ; 0.218          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk   ;
; 0.265  ; 0.483        ; 0.218          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_count ;
; 0.286  ; 0.472        ; 0.186          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ;
; 0.286  ; 0.472        ; 0.186          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ;
; 0.286  ; 0.472        ; 0.186          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ;
; 0.286  ; 0.472        ; 0.186          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ;
; 0.295  ; 0.513        ; 0.218          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ;
; 0.295  ; 0.513        ; 0.218          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ;
; 0.295  ; 0.513        ; 0.218          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ;
; 0.295  ; 0.513        ; 0.218          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ;
; 0.331  ; 0.517        ; 0.186          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk   ;
; 0.331  ; 0.517        ; 0.186          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_count ;
; 0.406  ; 0.406        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~0|combout                                                        ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o|combout                                                          ;
; 0.420  ; 0.420        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~0|datac                                                          ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~clkctrl|inclk[0]                                                 ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~clkctrl|outclk                                                   ;
; 0.429  ; 0.429        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~1|combout                                                        ;
; 0.432  ; 0.432        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o|datab                                                            ;
; 0.434  ; 0.434        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_clk|clk                                                     ;
; 0.434  ; 0.434        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[0]|clk                                                ;
; 0.434  ; 0.434        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[1]|clk                                                ;
; 0.434  ; 0.434        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[2]|clk                                                ;
; 0.438  ; 0.438        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~1|datad                                                          ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:2:divby256_k|int_clk~clkctrl|inclk[0]                   ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:2:divby256_k|int_clk~clkctrl|outclk                     ;
; 0.477  ; 0.477        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:3:divby256_k|int_clk|clk                                ;
; 0.477  ; 0.477        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:3:divby256_k|int_count|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:2:divby256_k|int_clk|q                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:2:divby256_k|int_clk|q                                  ;
; 0.521  ; 0.521        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:3:divby256_k|int_clk|clk                                ;
; 0.521  ; 0.521        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:3:divby256_k|int_count|clk                              ;
; 0.529  ; 0.529        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:2:divby256_k|int_clk~clkctrl|inclk[0]                   ;
; 0.529  ; 0.529        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:2:divby256_k|int_clk~clkctrl|outclk                     ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_clk|clk                                                     ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[0]|clk                                                ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[1]|clk                                                ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[2]|clk                                                ;
; 0.559  ; 0.559        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~1|datad                                                          ;
; 0.562  ; 0.562        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~clkctrl|inclk[0]                                                 ;
; 0.562  ; 0.562        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~clkctrl|outclk                                                   ;
; 0.565  ; 0.565        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o|datab                                                            ;
; 0.568  ; 0.568        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~1|combout                                                        ;
; 0.576  ; 0.576        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o|combout                                                          ;
; 0.577  ; 0.577        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~0|datac                                                          ;
; 0.590  ; 0.590        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~0|combout                                                        ;
+--------+--------------+----------------+------------------+------------------------------------------------------------------------------------------+------------+--------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk'                                                                                                                           ;
+--------+--------------+----------------+------------------+------------------------------------------------------------------------------------------+------------+--------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                                    ; Clock Edge ; Target                                                                                     ;
+--------+--------------+----------------+------------------+------------------------------------------------------------------------------------------+------------+--------------------------------------------------------------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_count ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ;
; 0.271  ; 0.489        ; 0.218          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk   ;
; 0.271  ; 0.489        ; 0.218          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_count ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ;
; 0.305  ; 0.523        ; 0.218          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ;
; 0.305  ; 0.523        ; 0.218          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ;
; 0.305  ; 0.523        ; 0.218          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ;
; 0.305  ; 0.523        ; 0.218          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ;
; 0.325  ; 0.511        ; 0.186          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk   ;
; 0.325  ; 0.511        ; 0.186          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_count ;
; 0.396  ; 0.396        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~0|combout                                                        ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o|combout                                                          ;
; 0.410  ; 0.410        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~0|datac                                                          ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~1|datac                                                          ;
; 0.419  ; 0.419        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~1|combout                                                        ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~clkctrl|inclk[0]                                                 ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~clkctrl|outclk                                                   ;
; 0.422  ; 0.422        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o|datab                                                            ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~2|dataa                                                          ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_clk|clk                                                     ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[0]|clk                                                ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[1]|clk                                                ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[2]|clk                                                ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~2|combout                                                        ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:3:divby256_k|int_clk~clkctrl|inclk[0]                   ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:3:divby256_k|int_clk~clkctrl|outclk                     ;
; 0.471  ; 0.471        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:4:divby256_k|int_clk|clk                                ;
; 0.471  ; 0.471        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:4:divby256_k|int_count|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:3:divby256_k|int_clk|q                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:3:divby256_k|int_clk|q                                  ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:4:divby256_k|int_clk|clk                                ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:4:divby256_k|int_count|clk                              ;
; 0.533  ; 0.533        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:3:divby256_k|int_clk~clkctrl|inclk[0]                   ;
; 0.533  ; 0.533        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:3:divby256_k|int_clk~clkctrl|outclk                     ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~2|combout                                                        ;
; 0.563  ; 0.563        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_clk|clk                                                     ;
; 0.563  ; 0.563        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[0]|clk                                                ;
; 0.563  ; 0.563        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[1]|clk                                                ;
; 0.563  ; 0.563        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[2]|clk                                                ;
; 0.572  ; 0.572        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o|datab                                                            ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~2|dataa                                                          ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~clkctrl|inclk[0]                                                 ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~clkctrl|outclk                                                   ;
; 0.575  ; 0.575        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~1|combout                                                        ;
; 0.581  ; 0.581        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~1|datac                                                          ;
; 0.584  ; 0.584        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~0|datac                                                          ;
; 0.586  ; 0.586        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o|combout                                                          ;
; 0.597  ; 0.597        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~0|combout                                                        ;
+--------+--------------+----------------+------------------+------------------------------------------------------------------------------------------+------------+--------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk'                                                                                                                           ;
+--------+--------------+----------------+------------------+------------------------------------------------------------------------------------------+------------+--------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                                    ; Clock Edge ; Target                                                                                     ;
+--------+--------------+----------------+------------------+------------------------------------------------------------------------------------------+------------+--------------------------------------------------------------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_count ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ;
; 0.209  ; 0.427        ; 0.218          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk   ;
; 0.209  ; 0.427        ; 0.218          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_count ;
; 0.274  ; 0.460        ; 0.186          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ;
; 0.274  ; 0.460        ; 0.186          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ;
; 0.274  ; 0.460        ; 0.186          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ;
; 0.274  ; 0.460        ; 0.186          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ;
; 0.322  ; 0.540        ; 0.218          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ;
; 0.322  ; 0.540        ; 0.218          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ;
; 0.322  ; 0.540        ; 0.218          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ;
; 0.322  ; 0.540        ; 0.218          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ;
; 0.379  ; 0.379        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~0|combout                                                        ;
; 0.382  ; 0.568        ; 0.186          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk   ;
; 0.382  ; 0.568        ; 0.186          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_count ;
; 0.393  ; 0.393        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~0|datac                                                          ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~1|datac                                                          ;
; 0.397  ; 0.397        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o|combout                                                          ;
; 0.402  ; 0.402        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~1|combout                                                        ;
; 0.405  ; 0.405        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o|datab                                                            ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~clkctrl|inclk[0]                                                 ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~clkctrl|outclk                                                   ;
; 0.420  ; 0.420        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_clk|clk                                                     ;
; 0.420  ; 0.420        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[0]|clk                                                ;
; 0.420  ; 0.420        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[1]|clk                                                ;
; 0.420  ; 0.420        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[2]|clk                                                ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~2|combout                                                        ;
; 0.428  ; 0.428        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~2|datac                                                          ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~3|datab                                                          ;
; 0.436  ; 0.436        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~3|combout                                                        ;
; 0.467  ; 0.467        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:5:divby256_k|int_clk|clk                                ;
; 0.467  ; 0.467        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:5:divby256_k|int_count|clk                              ;
; 0.474  ; 0.474        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:4:divby256_k|int_clk~clkctrl|inclk[0]                   ;
; 0.474  ; 0.474        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:4:divby256_k|int_clk~clkctrl|outclk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:4:divby256_k|int_clk|q                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:4:divby256_k|int_clk|q                                  ;
; 0.524  ; 0.524        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:4:divby256_k|int_clk~clkctrl|inclk[0]                   ;
; 0.524  ; 0.524        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:4:divby256_k|int_clk~clkctrl|outclk                     ;
; 0.530  ; 0.530        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:5:divby256_k|int_clk|clk                                ;
; 0.530  ; 0.530        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:5:divby256_k|int_count|clk                              ;
; 0.547  ; 0.547        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~3|combout                                                        ;
; 0.554  ; 0.554        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~2|datac                                                          ;
; 0.559  ; 0.559        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~2|combout                                                        ;
; 0.567  ; 0.567        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~3|datab                                                          ;
; 0.577  ; 0.577        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o|datab                                                            ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_clk|clk                                                     ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[0]|clk                                                ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[1]|clk                                                ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[2]|clk                                                ;
; 0.580  ; 0.580        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~1|combout                                                        ;
; 0.586  ; 0.586        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~1|datac                                                          ;
; 0.586  ; 0.586        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~clkctrl|inclk[0]                                                 ;
; 0.586  ; 0.586        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~clkctrl|outclk                                                   ;
; 0.589  ; 0.589        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~0|datac                                                          ;
; 0.600  ; 0.600        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o|combout                                                          ;
; 0.602  ; 0.602        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~0|combout                                                        ;
+--------+--------------+----------------+------------------+------------------------------------------------------------------------------------------+------------+--------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk'                                                                                                                           ;
+--------+--------------+----------------+------------------+------------------------------------------------------------------------------------------+------------+--------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                                    ; Clock Edge ; Target                                                                                     ;
+--------+--------------+----------------+------------------+------------------------------------------------------------------------------------------+------------+--------------------------------------------------------------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_count ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ;
; 0.203  ; 0.421        ; 0.218          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk   ;
; 0.203  ; 0.421        ; 0.218          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_count ;
; 0.275  ; 0.461        ; 0.186          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ;
; 0.275  ; 0.461        ; 0.186          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ;
; 0.275  ; 0.461        ; 0.186          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ;
; 0.275  ; 0.461        ; 0.186          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ;
; 0.307  ; 0.525        ; 0.218          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ;
; 0.307  ; 0.525        ; 0.218          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ;
; 0.307  ; 0.525        ; 0.218          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ;
; 0.307  ; 0.525        ; 0.218          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ;
; 0.390  ; 0.576        ; 0.186          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk   ;
; 0.390  ; 0.576        ; 0.186          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_count ;
; 0.394  ; 0.394        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~0|combout                                                        ;
; 0.401  ; 0.401        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o|combout                                                          ;
; 0.408  ; 0.408        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~0|datac                                                          ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~1|datac                                                          ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~clkctrl|inclk[0]                                                 ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~clkctrl|outclk                                                   ;
; 0.417  ; 0.417        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~1|combout                                                        ;
; 0.420  ; 0.420        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o|datab                                                            ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_clk|clk                                                     ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[0]|clk                                                ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[1]|clk                                                ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[2]|clk                                                ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~4|datac                                                          ;
; 0.437  ; 0.437        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~4|combout                                                        ;
; 0.438  ; 0.438        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~2|combout                                                        ;
; 0.443  ; 0.443        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~2|datac                                                          ;
; 0.451  ; 0.451        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~3|combout                                                        ;
; 0.461  ; 0.461        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:6:divby256_k|int_clk|clk                                ;
; 0.461  ; 0.461        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:6:divby256_k|int_count|clk                              ;
; 0.465  ; 0.465        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~3|datac                                                          ;
; 0.467  ; 0.467        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:5:divby256_k|int_clk~clkctrl|inclk[0]                   ;
; 0.467  ; 0.467        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:5:divby256_k|int_clk~clkctrl|outclk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:5:divby256_k|int_clk|q                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:5:divby256_k|int_clk|q                                  ;
; 0.532  ; 0.532        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:5:divby256_k|int_clk~clkctrl|inclk[0]                   ;
; 0.532  ; 0.532        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:5:divby256_k|int_clk~clkctrl|outclk                     ;
; 0.533  ; 0.533        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~3|datac                                                          ;
; 0.538  ; 0.538        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:6:divby256_k|int_clk|clk                                ;
; 0.538  ; 0.538        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:6:divby256_k|int_count|clk                              ;
; 0.546  ; 0.546        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~3|combout                                                        ;
; 0.553  ; 0.553        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~2|datac                                                          ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~2|combout                                                        ;
; 0.560  ; 0.560        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~4|combout                                                        ;
; 0.565  ; 0.565        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_clk|clk                                                     ;
; 0.565  ; 0.565        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[0]|clk                                                ;
; 0.565  ; 0.565        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[1]|clk                                                ;
; 0.565  ; 0.565        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[2]|clk                                                ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~4|datac                                                          ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~clkctrl|inclk[0]                                                 ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~clkctrl|outclk                                                   ;
; 0.576  ; 0.576        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o|datab                                                            ;
; 0.579  ; 0.579        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~1|combout                                                        ;
; 0.585  ; 0.585        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~1|datac                                                          ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o|combout                                                          ;
; 0.588  ; 0.588        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~0|datac                                                          ;
; 0.601  ; 0.601        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~0|combout                                                        ;
+--------+--------------+----------------+------------------+------------------------------------------------------------------------------------------+------------+--------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk'                                                                                                                           ;
+--------+--------------+----------------+------------------+------------------------------------------------------------------------------------------+------------+--------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                                    ; Clock Edge ; Target                                                                                     ;
+--------+--------------+----------------+------------------+------------------------------------------------------------------------------------------+------------+--------------------------------------------------------------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:7:divby256_k|int_clk   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:7:divby256_k|int_count ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ;
; 0.278  ; 0.496        ; 0.218          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ;
; 0.278  ; 0.496        ; 0.218          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ;
; 0.278  ; 0.496        ; 0.218          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ;
; 0.278  ; 0.496        ; 0.218          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ;
; 0.282  ; 0.468        ; 0.186          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:7:divby256_k|int_clk   ;
; 0.282  ; 0.468        ; 0.186          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:7:divby256_k|int_count ;
; 0.313  ; 0.531        ; 0.218          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:7:divby256_k|int_clk   ;
; 0.313  ; 0.531        ; 0.218          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:7:divby256_k|int_count ;
; 0.314  ; 0.500        ; 0.186          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ;
; 0.314  ; 0.500        ; 0.186          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ;
; 0.314  ; 0.500        ; 0.186          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ;
; 0.314  ; 0.500        ; 0.186          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ;
; 0.423  ; 0.423        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~0|combout                                                        ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~5|datac                                                          ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:7:divby256_k|int_clk|clk                                ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:7:divby256_k|int_count|clk                              ;
; 0.437  ; 0.437        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~0|datac                                                          ;
; 0.438  ; 0.438        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~5|combout                                                        ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~1|datac                                                          ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o|combout                                                          ;
; 0.446  ; 0.446        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~1|combout                                                        ;
; 0.449  ; 0.449        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o|datab                                                            ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~clkctrl|inclk[0]                                                 ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~clkctrl|outclk                                                   ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~4|datab                                                          ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_clk|clk                                                     ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[0]|clk                                                ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[1]|clk                                                ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[2]|clk                                                ;
; 0.466  ; 0.466        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~4|combout                                                        ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~2|combout                                                        ;
; 0.472  ; 0.472        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~2|datac                                                          ;
; 0.480  ; 0.480        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~3|combout                                                        ;
; 0.494  ; 0.494        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~3|datac                                                          ;
; 0.494  ; 0.494        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~3|datac                                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:6:divby256_k|int_clk|q                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:6:divby256_k|int_clk|q                                  ;
; 0.507  ; 0.507        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~3|combout                                                        ;
; 0.514  ; 0.514        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~2|datac                                                          ;
; 0.519  ; 0.519        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~2|combout                                                        ;
; 0.521  ; 0.521        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~4|combout                                                        ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_clk|clk                                                     ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[0]|clk                                                ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[1]|clk                                                ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[2]|clk                                                ;
; 0.537  ; 0.537        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o|datab                                                            ;
; 0.540  ; 0.540        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~1|combout                                                        ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~4|datab                                                          ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~clkctrl|inclk[0]                                                 ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~clkctrl|outclk                                                   ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~1|datac                                                          ;
; 0.549  ; 0.549        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~0|datac                                                          ;
; 0.559  ; 0.559        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o|combout                                                          ;
; 0.562  ; 0.562        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~0|combout                                                        ;
; 0.562  ; 0.562        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~5|combout                                                        ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:7:divby256_k|int_clk|clk                                ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:7:divby256_k|int_count|clk                              ;
; 0.573  ; 0.573        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~5|datac                                                          ;
+--------+--------------+----------------+------------------+------------------------------------------------------------------------------------------+------------+--------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk'                                                                                                                           ;
+--------+--------------+----------------+------------------+-------------------------------------------------------------------------+------------+--------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                   ; Clock Edge ; Target                                                                                     ;
+--------+--------------+----------------+------------------+-------------------------------------------------------------------------+------------+--------------------------------------------------------------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_count ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ;
; 0.245  ; 0.463        ; 0.218          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk   ;
; 0.245  ; 0.463        ; 0.218          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_count ;
; 0.279  ; 0.497        ; 0.218          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ;
; 0.279  ; 0.497        ; 0.218          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ;
; 0.279  ; 0.497        ; 0.218          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ;
; 0.279  ; 0.497        ; 0.218          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ;
; 0.315  ; 0.501        ; 0.186          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ;
; 0.315  ; 0.501        ; 0.186          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ;
; 0.315  ; 0.501        ; 0.186          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ;
; 0.315  ; 0.501        ; 0.186          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ;
; 0.349  ; 0.535        ; 0.186          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk   ;
; 0.349  ; 0.535        ; 0.186          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_count ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; uart_block|baudrate|mux|o|datac                                                            ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; uart_block|baudrate|mux|o|combout                                                          ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; uart_block|baudrate|mux|o~clkctrl|inclk[0]                                                 ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; uart_block|baudrate|mux|o~clkctrl|outclk                                                   ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; uart_block|baudrate|divby8|int_clk|clk                                                     ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[0]|clk                                                ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[1]|clk                                                ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[2]|clk                                                ;
; 0.488  ; 0.488        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; uart_block|baudrate|divby256_0|int_clk~clkctrl|inclk[0]                                    ;
; 0.488  ; 0.488        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; uart_block|baudrate|divby256_0|int_clk~clkctrl|outclk                                      ;
; 0.497  ; 0.497        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:1:divby256_k|int_clk|clk                                ;
; 0.497  ; 0.497        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:1:divby256_k|int_count|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; uart_block|baudrate|divby256_0|int_clk|q                                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; uart_block|baudrate|divby256_0|int_clk|q                                                   ;
; 0.503  ; 0.503        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:1:divby256_k|int_clk|clk                                ;
; 0.503  ; 0.503        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:1:divby256_k|int_count|clk                              ;
; 0.511  ; 0.511        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; uart_block|baudrate|divby256_0|int_clk~clkctrl|inclk[0]                                    ;
; 0.511  ; 0.511        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; uart_block|baudrate|divby256_0|int_clk~clkctrl|outclk                                      ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; uart_block|baudrate|divby8|int_clk|clk                                                     ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[0]|clk                                                ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[1]|clk                                                ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[2]|clk                                                ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; uart_block|baudrate|mux|o~clkctrl|inclk[0]                                                 ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; uart_block|baudrate|mux|o~clkctrl|outclk                                                   ;
; 0.559  ; 0.559        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; uart_block|baudrate|mux|o|combout                                                          ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; uart_block|baudrate|mux|o|datac                                                            ;
+--------+--------------+----------------+------------------+-------------------------------------------------------------------------+------------+--------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk'                                                                                                          ;
+--------+--------------+----------------+------------------+----------------------------------------------------------------------+------------+---------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                ; Clock Edge ; Target                                                                    ;
+--------+--------------+----------------+------------------+----------------------------------------------------------------------+------------+---------------------------------------------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_count ;
; 0.263  ; 0.481        ; 0.218          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk   ;
; 0.263  ; 0.481        ; 0.218          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_count ;
; 0.333  ; 0.519        ; 0.186          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk   ;
; 0.333  ; 0.519        ; 0.186          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_count ;
; 0.471  ; 0.471        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk ; Rise       ; uart_block|baudrate|divby41|int_clk~clkctrl|inclk[0]                      ;
; 0.471  ; 0.471        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk ; Rise       ; uart_block|baudrate|divby41|int_clk~clkctrl|outclk                        ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk ; Rise       ; uart_block|baudrate|divby256_0|int_clk|clk                                ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk ; Rise       ; uart_block|baudrate|divby256_0|int_count|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk ; Rise       ; uart_block|baudrate|divby41|int_clk|q                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk ; Rise       ; uart_block|baudrate|divby41|int_clk|q                                     ;
; 0.519  ; 0.519        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk ; Rise       ; uart_block|baudrate|divby256_0|int_clk|clk                                ;
; 0.519  ; 0.519        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk ; Rise       ; uart_block|baudrate|divby256_0|int_count|clk                              ;
; 0.528  ; 0.528        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk ; Rise       ; uart_block|baudrate|divby41|int_clk~clkctrl|inclk[0]                      ;
; 0.528  ; 0.528        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk ; Rise       ; uart_block|baudrate|divby41|int_clk~clkctrl|outclk                        ;
+--------+--------------+----------------+------------------+----------------------------------------------------------------------+------------+---------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                                                        ;
+-----------+---------------------------------------------------------------------+-------+-------+------------+---------------------------------------------------------------------+
; Data Port ; Clock Port                                                          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                     ;
+-----------+---------------------------------------------------------------------+-------+-------+------------+---------------------------------------------------------------------+
; SSC[*]    ; GClock                                                              ; 2.812 ; 2.985 ; Rise       ; GClock                                                              ;
;  SSC[0]   ; GClock                                                              ; 2.812 ; 2.985 ; Rise       ; GClock                                                              ;
;  SSC[1]   ; GClock                                                              ; 2.585 ; 2.809 ; Rise       ; GClock                                                              ;
;  SSC[2]   ; GClock                                                              ; 2.559 ; 2.711 ; Rise       ; GClock                                                              ;
;  SSC[3]   ; GClock                                                              ; 2.511 ; 2.663 ; Rise       ; GClock                                                              ;
; SSCS      ; GClock                                                              ; 1.403 ; 1.647 ; Rise       ; GClock                                                              ;
; GReset    ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.507 ; 1.562 ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ;
+-----------+---------------------------------------------------------------------+-------+-------+------------+---------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                                                           ;
+-----------+---------------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------------+
; Data Port ; Clock Port                                                          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                     ;
+-----------+---------------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------------+
; SSC[*]    ; GClock                                                              ; -1.810 ; -1.986 ; Rise       ; GClock                                                              ;
;  SSC[0]   ; GClock                                                              ; -2.087 ; -2.253 ; Rise       ; GClock                                                              ;
;  SSC[1]   ; GClock                                                              ; -1.892 ; -2.048 ; Rise       ; GClock                                                              ;
;  SSC[2]   ; GClock                                                              ; -1.855 ; -2.021 ; Rise       ; GClock                                                              ;
;  SSC[3]   ; GClock                                                              ; -1.810 ; -1.986 ; Rise       ; GClock                                                              ;
; SSCS      ; GClock                                                              ; -0.731 ; -0.921 ; Rise       ; GClock                                                              ;
; GReset    ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; -0.968 ; -1.013 ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ;
+-----------+---------------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                              ;
+-----------+---------------------------------------------------------------------+-------+-------+------------+---------------------------------------------------------------------+
; Data Port ; Clock Port                                                          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                     ;
+-----------+---------------------------------------------------------------------+-------+-------+------------+---------------------------------------------------------------------+
; MSTL[*]   ; GClock                                                              ; 7.388 ; 7.523 ; Rise       ; GClock                                                              ;
;  MSTL[0]  ; GClock                                                              ; 6.707 ; 6.595 ; Rise       ; GClock                                                              ;
;  MSTL[1]  ; GClock                                                              ; 7.312 ; 7.254 ; Rise       ; GClock                                                              ;
;  MSTL[2]  ; GClock                                                              ; 7.388 ; 7.523 ; Rise       ; GClock                                                              ;
; SSTL[*]   ; GClock                                                              ; 6.802 ; 6.823 ; Rise       ; GClock                                                              ;
;  SSTL[0]  ; GClock                                                              ; 6.644 ; 6.761 ; Rise       ; GClock                                                              ;
;  SSTL[1]  ; GClock                                                              ; 6.668 ; 6.675 ; Rise       ; GClock                                                              ;
;  SSTL[2]  ; GClock                                                              ; 6.802 ; 6.823 ; Rise       ; GClock                                                              ;
; TxD       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 7.132 ; 6.991 ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ;
+-----------+---------------------------------------------------------------------+-------+-------+------------+---------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                                      ;
+-----------+---------------------------------------------------------------------+-------+-------+------------+---------------------------------------------------------------------+
; Data Port ; Clock Port                                                          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                     ;
+-----------+---------------------------------------------------------------------+-------+-------+------------+---------------------------------------------------------------------+
; MSTL[*]   ; GClock                                                              ; 6.465 ; 6.357 ; Rise       ; GClock                                                              ;
;  MSTL[0]  ; GClock                                                              ; 6.465 ; 6.357 ; Rise       ; GClock                                                              ;
;  MSTL[1]  ; GClock                                                              ; 6.980 ; 6.807 ; Rise       ; GClock                                                              ;
;  MSTL[2]  ; GClock                                                              ; 6.707 ; 6.807 ; Rise       ; GClock                                                              ;
; SSTL[*]   ; GClock                                                              ; 6.385 ; 6.313 ; Rise       ; GClock                                                              ;
;  SSTL[0]  ; GClock                                                              ; 6.406 ; 6.519 ; Rise       ; GClock                                                              ;
;  SSTL[1]  ; GClock                                                              ; 6.385 ; 6.313 ; Rise       ; GClock                                                              ;
;  SSTL[2]  ; GClock                                                              ; 6.431 ; 6.559 ; Rise       ; GClock                                                              ;
; TxD       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 6.466 ; 6.350 ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ;
+-----------+---------------------------------------------------------------------+-------+-------+------------+---------------------------------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                                                                ;
+------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                    ; Slack  ; End Point TNS ;
+------------------------------------------------------------------------------------------+--------+---------------+
; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; -4.542 ; -17.689       ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; -4.183 ; -16.253       ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; -3.183 ; -12.253       ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; -2.874 ; -11.017       ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; -2.529 ; -9.637        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; -2.348 ; -8.913        ;
; BaudRateSel[0]                                                                           ; -2.151 ; -8.125        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; -1.999 ; -7.517        ;
; GClock                                                                                   ; -0.376 ; -1.440        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; -0.156 ; -0.362        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk                     ; 0.296  ; 0.000         ;
+------------------------------------------------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                                                                 ;
+------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                    ; Slack  ; End Point TNS ;
+------------------------------------------------------------------------------------------+--------+---------------+
; BaudRateSel[0]                                                                           ; -4.499 ; -15.469       ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; -3.192 ; -10.979       ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; -2.809 ; -9.810        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; -2.635 ; -8.993        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; -2.270 ; -7.672        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; -1.939 ; -6.319        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; -0.912 ; -2.242        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; -0.540 ; -1.037        ;
; GClock                                                                                   ; -0.318 ; -0.318        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk                     ; -0.277 ; -0.277        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; 0.182  ; 0.000         ;
+------------------------------------------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary                                                        ;
+---------------------------------------------------------------------+--------+---------------+
; Clock                                                               ; Slack  ; End Point TNS ;
+---------------------------------------------------------------------+--------+---------------+
; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; -0.049 ; -0.147        ;
; GClock                                                              ; 0.298  ; 0.000         ;
+---------------------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary                                                        ;
+---------------------------------------------------------------------+-------+---------------+
; Clock                                                               ; Slack ; End Point TNS ;
+---------------------------------------------------------------------+-------+---------------+
; GClock                                                              ; 0.462 ; 0.000         ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.651 ; 0.000         ;
+---------------------------------------------------------------------+-------+---------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                                                                  ;
+------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                    ; Slack  ; End Point TNS ;
+------------------------------------------------------------------------------------------+--------+---------------+
; BaudRateSel[0]                                                                           ; -3.000 ; -65.837       ;
; GClock                                                                                   ; -3.000 ; -19.977       ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; -1.000 ; -25.000       ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; -1.000 ; -6.000        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; -1.000 ; -6.000        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; -1.000 ; -6.000        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; -1.000 ; -6.000        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; -1.000 ; -6.000        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; -1.000 ; -6.000        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; -1.000 ; -6.000        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk                     ; -1.000 ; -2.000        ;
+------------------------------------------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk'                                                                                                                                                                                                                                                                                                          ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                  ; To Node                                                                                    ; Launch Clock                                                                             ; Latch Clock                                                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+------------+------------+
; -4.542 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.500        ; -4.352     ; 0.667      ;
; -4.501 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.500        ; -4.352     ; 0.626      ;
; -4.472 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.500        ; -4.352     ; 0.597      ;
; -4.441 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.500        ; -4.352     ; 0.566      ;
; -4.441 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.500        ; -4.352     ; 0.566      ;
; -4.428 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.500        ; -4.352     ; 0.553      ;
; -4.234 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.500        ; -4.352     ; 0.359      ;
; -4.234 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.500        ; -4.352     ; 0.359      ;
; -4.234 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.500        ; -4.352     ; 0.359      ;
; -2.784 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -3.094     ; 0.667      ;
; -2.743 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -3.094     ; 0.626      ;
; -2.714 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -3.094     ; 0.597      ;
; -2.683 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -3.094     ; 0.566      ;
; -2.683 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -3.094     ; 0.566      ;
; -2.670 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -3.094     ; 0.553      ;
; -2.481 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -2.801     ; 0.667      ;
; -2.476 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -3.094     ; 0.359      ;
; -2.476 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -3.094     ; 0.359      ;
; -2.476 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -3.094     ; 0.359      ;
; -2.440 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -2.801     ; 0.626      ;
; -2.411 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -2.801     ; 0.597      ;
; -2.380 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -2.801     ; 0.566      ;
; -2.380 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -2.801     ; 0.566      ;
; -2.367 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -2.801     ; 0.553      ;
; -2.173 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -2.801     ; 0.359      ;
; -2.173 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -2.801     ; 0.359      ;
; -2.173 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -2.801     ; 0.359      ;
; -2.098 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -2.418     ; 0.667      ;
; -2.057 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -2.418     ; 0.626      ;
; -2.028 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -2.418     ; 0.597      ;
; -1.997 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -2.418     ; 0.566      ;
; -1.997 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -2.418     ; 0.566      ;
; -1.984 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -2.418     ; 0.553      ;
; -1.924 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -2.244     ; 0.667      ;
; -1.883 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -2.244     ; 0.626      ;
; -1.854 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -2.244     ; 0.597      ;
; -1.823 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -2.244     ; 0.566      ;
; -1.823 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -2.244     ; 0.566      ;
; -1.810 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -2.244     ; 0.553      ;
; -1.790 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -2.418     ; 0.359      ;
; -1.790 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -2.418     ; 0.359      ;
; -1.790 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -2.418     ; 0.359      ;
; -1.616 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -2.244     ; 0.359      ;
; -1.616 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -2.244     ; 0.359      ;
; -1.616 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -2.244     ; 0.359      ;
; -1.559 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -1.879     ; 0.667      ;
; -1.518 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -1.879     ; 0.626      ;
; -1.489 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -1.879     ; 0.597      ;
; -1.458 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -1.879     ; 0.566      ;
; -1.458 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -1.879     ; 0.566      ;
; -1.445 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -1.879     ; 0.553      ;
; -1.251 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -1.879     ; 0.359      ;
; -1.251 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -1.879     ; 0.359      ;
; -1.251 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -1.879     ; 0.359      ;
; -1.228 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -1.548     ; 0.667      ;
; -1.187 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -1.548     ; 0.626      ;
; -1.158 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -1.548     ; 0.597      ;
; -1.127 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -1.548     ; 0.566      ;
; -1.127 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -1.548     ; 0.566      ;
; -1.114 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -1.548     ; 0.553      ;
; -0.920 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -1.548     ; 0.359      ;
; -0.920 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -1.548     ; 0.359      ;
; -0.920 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -1.548     ; 0.359      ;
; -0.201 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -0.521     ; 0.667      ;
; -0.160 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -0.521     ; 0.626      ;
; -0.131 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -0.521     ; 0.597      ;
; -0.100 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -0.521     ; 0.566      ;
; -0.100 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -0.521     ; 0.566      ;
; -0.087 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -0.521     ; 0.553      ;
; 0.107  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -0.521     ; 0.359      ;
; 0.107  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -0.521     ; 0.359      ;
; 0.107  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -0.521     ; 0.359      ;
; 0.278  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -0.042     ; 0.667      ;
; 0.319  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -0.042     ; 0.626      ;
; 0.348  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -0.042     ; 0.597      ;
; 0.363  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.500        ; 2.294      ; 2.523      ;
; 0.379  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -0.042     ; 0.566      ;
; 0.379  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -0.042     ; 0.566      ;
; 0.392  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -0.042     ; 0.553      ;
; 0.398  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -0.043     ; 0.546      ;
; 0.430  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.500        ; 2.261      ; 2.423      ;
; 0.585  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -0.043     ; 0.359      ;
; 0.586  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -0.042     ; 0.359      ;
; 0.586  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -0.042     ; 0.359      ;
; 0.586  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; -0.042     ; 0.359      ;
; 1.140  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; 2.294      ; 2.246      ;
; 1.212  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 1.000        ; 2.261      ; 2.141      ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk'                                                                                                                                                                                                                                                                                                          ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                  ; To Node                                                                                    ; Launch Clock                                                                             ; Latch Clock                                                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+
; -4.183 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.500        ; -3.993     ; 0.667      ;
; -4.142 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.500        ; -3.993     ; 0.626      ;
; -4.113 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.500        ; -3.993     ; 0.597      ;
; -4.082 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.500        ; -3.993     ; 0.566      ;
; -4.082 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.500        ; -3.993     ; 0.566      ;
; -4.069 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.500        ; -3.993     ; 0.553      ;
; -3.875 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.500        ; -3.993     ; 0.359      ;
; -3.875 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.500        ; -3.993     ; 0.359      ;
; -3.875 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.500        ; -3.993     ; 0.359      ;
; -2.425 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -2.735     ; 0.667      ;
; -2.384 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -2.735     ; 0.626      ;
; -2.355 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -2.735     ; 0.597      ;
; -2.324 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -2.735     ; 0.566      ;
; -2.324 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -2.735     ; 0.566      ;
; -2.311 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -2.735     ; 0.553      ;
; -2.122 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -2.442     ; 0.667      ;
; -2.117 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -2.735     ; 0.359      ;
; -2.117 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -2.735     ; 0.359      ;
; -2.117 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -2.735     ; 0.359      ;
; -2.081 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -2.442     ; 0.626      ;
; -2.052 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -2.442     ; 0.597      ;
; -2.021 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -2.442     ; 0.566      ;
; -2.021 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -2.442     ; 0.566      ;
; -2.008 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -2.442     ; 0.553      ;
; -1.814 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -2.442     ; 0.359      ;
; -1.814 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -2.442     ; 0.359      ;
; -1.814 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -2.442     ; 0.359      ;
; -1.739 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -2.059     ; 0.667      ;
; -1.698 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -2.059     ; 0.626      ;
; -1.669 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -2.059     ; 0.597      ;
; -1.638 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -2.059     ; 0.566      ;
; -1.638 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -2.059     ; 0.566      ;
; -1.625 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -2.059     ; 0.553      ;
; -1.565 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -1.885     ; 0.667      ;
; -1.524 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -1.885     ; 0.626      ;
; -1.495 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -1.885     ; 0.597      ;
; -1.464 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -1.885     ; 0.566      ;
; -1.464 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -1.885     ; 0.566      ;
; -1.451 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -1.885     ; 0.553      ;
; -1.431 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -2.059     ; 0.359      ;
; -1.431 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -2.059     ; 0.359      ;
; -1.431 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -2.059     ; 0.359      ;
; -1.257 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -1.885     ; 0.359      ;
; -1.257 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -1.885     ; 0.359      ;
; -1.257 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -1.885     ; 0.359      ;
; -1.200 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -1.520     ; 0.667      ;
; -1.159 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -1.520     ; 0.626      ;
; -1.130 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -1.520     ; 0.597      ;
; -1.099 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -1.520     ; 0.566      ;
; -1.099 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -1.520     ; 0.566      ;
; -1.086 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -1.520     ; 0.553      ;
; -0.892 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -1.520     ; 0.359      ;
; -0.892 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -1.520     ; 0.359      ;
; -0.892 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -1.520     ; 0.359      ;
; -0.869 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -1.189     ; 0.667      ;
; -0.828 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -1.189     ; 0.626      ;
; -0.799 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -1.189     ; 0.597      ;
; -0.768 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -1.189     ; 0.566      ;
; -0.768 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -1.189     ; 0.566      ;
; -0.755 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -1.189     ; 0.553      ;
; -0.561 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -1.189     ; 0.359      ;
; -0.561 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -1.189     ; 0.359      ;
; -0.561 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -1.189     ; 0.359      ;
; 0.278  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -0.042     ; 0.667      ;
; 0.293  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.500        ; 2.122      ; 2.421      ;
; 0.319  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -0.042     ; 0.626      ;
; 0.336  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -0.042     ; 0.609      ;
; 0.348  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -0.042     ; 0.597      ;
; 0.379  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -0.042     ; 0.566      ;
; 0.379  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -0.042     ; 0.566      ;
; 0.392  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -0.042     ; 0.553      ;
; 0.573  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; 0.253      ; 0.667      ;
; 0.586  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -0.042     ; 0.359      ;
; 0.586  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -0.042     ; 0.359      ;
; 0.586  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -0.042     ; 0.359      ;
; 0.586  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; -0.042     ; 0.359      ;
; 0.614  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; 0.253      ; 0.626      ;
; 0.643  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; 0.253      ; 0.597      ;
; 0.674  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; 0.253      ; 0.566      ;
; 0.674  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; 0.253      ; 0.566      ;
; 0.687  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; 0.253      ; 0.553      ;
; 0.722  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.500        ; 2.653      ; 2.523      ;
; 0.881  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; 0.253      ; 0.359      ;
; 0.881  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; 0.253      ; 0.359      ;
; 0.881  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; 0.253      ; 0.359      ;
; 1.072  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; 2.122      ; 2.142      ;
; 1.499  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1.000        ; 2.653      ; 2.246      ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk'                                                                                                                                                                                                                                                                                                          ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                  ; To Node                                                                                    ; Launch Clock                                                                             ; Latch Clock                                                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+
; -3.183 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.500        ; -2.993     ; 0.667      ;
; -3.142 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.500        ; -2.993     ; 0.626      ;
; -3.113 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.500        ; -2.993     ; 0.597      ;
; -3.082 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.500        ; -2.993     ; 0.566      ;
; -3.082 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.500        ; -2.993     ; 0.566      ;
; -3.069 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.500        ; -2.993     ; 0.553      ;
; -2.875 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.500        ; -2.993     ; 0.359      ;
; -2.875 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.500        ; -2.993     ; 0.359      ;
; -2.875 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.500        ; -2.993     ; 0.359      ;
; -1.425 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -1.735     ; 0.667      ;
; -1.384 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -1.735     ; 0.626      ;
; -1.355 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -1.735     ; 0.597      ;
; -1.324 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -1.735     ; 0.566      ;
; -1.324 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -1.735     ; 0.566      ;
; -1.311 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -1.735     ; 0.553      ;
; -1.122 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -1.442     ; 0.667      ;
; -1.117 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -1.735     ; 0.359      ;
; -1.117 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -1.735     ; 0.359      ;
; -1.117 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -1.735     ; 0.359      ;
; -1.081 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -1.442     ; 0.626      ;
; -1.052 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -1.442     ; 0.597      ;
; -1.021 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -1.442     ; 0.566      ;
; -1.021 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -1.442     ; 0.566      ;
; -1.008 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -1.442     ; 0.553      ;
; -0.814 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -1.442     ; 0.359      ;
; -0.814 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -1.442     ; 0.359      ;
; -0.814 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -1.442     ; 0.359      ;
; -0.739 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -1.059     ; 0.667      ;
; -0.698 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -1.059     ; 0.626      ;
; -0.669 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -1.059     ; 0.597      ;
; -0.638 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -1.059     ; 0.566      ;
; -0.638 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -1.059     ; 0.566      ;
; -0.625 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -1.059     ; 0.553      ;
; -0.565 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -0.885     ; 0.667      ;
; -0.524 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -0.885     ; 0.626      ;
; -0.495 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -0.885     ; 0.597      ;
; -0.464 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -0.885     ; 0.566      ;
; -0.464 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -0.885     ; 0.566      ;
; -0.451 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -0.885     ; 0.553      ;
; -0.431 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -1.059     ; 0.359      ;
; -0.431 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -1.059     ; 0.359      ;
; -0.431 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -1.059     ; 0.359      ;
; -0.257 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -0.885     ; 0.359      ;
; -0.257 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -0.885     ; 0.359      ;
; -0.257 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -0.885     ; 0.359      ;
; -0.200 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -0.520     ; 0.667      ;
; -0.159 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -0.520     ; 0.626      ;
; -0.130 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -0.520     ; 0.597      ;
; -0.099 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -0.520     ; 0.566      ;
; -0.099 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -0.520     ; 0.566      ;
; -0.086 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -0.520     ; 0.553      ;
; 0.108  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -0.520     ; 0.359      ;
; 0.108  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -0.520     ; 0.359      ;
; 0.108  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -0.520     ; 0.359      ;
; 0.278  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -0.042     ; 0.667      ;
; 0.319  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -0.042     ; 0.626      ;
; 0.334  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -0.043     ; 0.610      ;
; 0.348  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -0.042     ; 0.597      ;
; 0.379  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -0.042     ; 0.566      ;
; 0.379  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -0.042     ; 0.566      ;
; 0.392  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -0.042     ; 0.553      ;
; 0.394  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.500        ; 1.587      ; 1.785      ;
; 0.585  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -0.043     ; 0.359      ;
; 0.586  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -0.042     ; 0.359      ;
; 0.586  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -0.042     ; 0.359      ;
; 0.586  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; -0.042     ; 0.359      ;
; 1.084  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; 1.587      ; 1.595      ;
; 1.158  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; 0.838      ; 0.667      ;
; 1.199  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; 0.838      ; 0.626      ;
; 1.228  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; 0.838      ; 0.597      ;
; 1.259  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; 0.838      ; 0.566      ;
; 1.259  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; 0.838      ; 0.566      ;
; 1.272  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; 0.838      ; 0.553      ;
; 1.466  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; 0.838      ; 0.359      ;
; 1.466  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; 0.838      ; 0.359      ;
; 1.466  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; 0.838      ; 0.359      ;
; 1.573  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; 1.253      ; 0.667      ;
; 1.614  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; 1.253      ; 0.626      ;
; 1.643  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; 1.253      ; 0.597      ;
; 1.674  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; 1.253      ; 0.566      ;
; 1.674  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; 1.253      ; 0.566      ;
; 1.687  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; 1.253      ; 0.553      ;
; 1.722  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.500        ; 3.653      ; 2.523      ;
; 1.881  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; 1.253      ; 0.359      ;
; 1.881  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; 1.253      ; 0.359      ;
; 1.881  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; 1.253      ; 0.359      ;
; 2.499  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1.000        ; 3.653      ; 2.246      ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk'                                                                                                                                                                                                                                                                                                          ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                  ; To Node                                                                                    ; Launch Clock                                                                             ; Latch Clock                                                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+
; -2.874 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.500        ; -2.684     ; 0.667      ;
; -2.833 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.500        ; -2.684     ; 0.626      ;
; -2.804 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.500        ; -2.684     ; 0.597      ;
; -2.773 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.500        ; -2.684     ; 0.566      ;
; -2.773 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.500        ; -2.684     ; 0.566      ;
; -2.760 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.500        ; -2.684     ; 0.553      ;
; -2.566 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.500        ; -2.684     ; 0.359      ;
; -2.566 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.500        ; -2.684     ; 0.359      ;
; -2.566 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.500        ; -2.684     ; 0.359      ;
; -1.116 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -1.426     ; 0.667      ;
; -1.075 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -1.426     ; 0.626      ;
; -1.046 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -1.426     ; 0.597      ;
; -1.015 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -1.426     ; 0.566      ;
; -1.015 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -1.426     ; 0.566      ;
; -1.002 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -1.426     ; 0.553      ;
; -0.813 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -1.133     ; 0.667      ;
; -0.808 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -1.426     ; 0.359      ;
; -0.808 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -1.426     ; 0.359      ;
; -0.808 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -1.426     ; 0.359      ;
; -0.772 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -1.133     ; 0.626      ;
; -0.743 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -1.133     ; 0.597      ;
; -0.712 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -1.133     ; 0.566      ;
; -0.712 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -1.133     ; 0.566      ;
; -0.699 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -1.133     ; 0.553      ;
; -0.505 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -1.133     ; 0.359      ;
; -0.505 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -1.133     ; 0.359      ;
; -0.505 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -1.133     ; 0.359      ;
; -0.430 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -0.750     ; 0.667      ;
; -0.389 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -0.750     ; 0.626      ;
; -0.360 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -0.750     ; 0.597      ;
; -0.329 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -0.750     ; 0.566      ;
; -0.329 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -0.750     ; 0.566      ;
; -0.316 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -0.750     ; 0.553      ;
; -0.256 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -0.576     ; 0.667      ;
; -0.215 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -0.576     ; 0.626      ;
; -0.186 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -0.576     ; 0.597      ;
; -0.155 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -0.576     ; 0.566      ;
; -0.155 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -0.576     ; 0.566      ;
; -0.142 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -0.576     ; 0.553      ;
; -0.122 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -0.750     ; 0.359      ;
; -0.122 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -0.750     ; 0.359      ;
; -0.122 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -0.750     ; 0.359      ;
; 0.052  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -0.576     ; 0.359      ;
; 0.052  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -0.576     ; 0.359      ;
; 0.052  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -0.576     ; 0.359      ;
; 0.278  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -0.042     ; 0.667      ;
; 0.319  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -0.042     ; 0.626      ;
; 0.348  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -0.042     ; 0.597      ;
; 0.379  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -0.042     ; 0.566      ;
; 0.379  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -0.042     ; 0.566      ;
; 0.385  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.500        ; 1.584      ; 1.791      ;
; 0.392  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -0.042     ; 0.553      ;
; 0.400  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -0.042     ; 0.545      ;
; 0.440  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; 0.120      ; 0.667      ;
; 0.481  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; 0.120      ; 0.626      ;
; 0.510  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; 0.120      ; 0.597      ;
; 0.541  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; 0.120      ; 0.566      ;
; 0.541  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; 0.120      ; 0.566      ;
; 0.554  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; 0.120      ; 0.553      ;
; 0.586  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -0.042     ; 0.359      ;
; 0.586  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -0.042     ; 0.359      ;
; 0.586  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -0.042     ; 0.359      ;
; 0.586  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; -0.042     ; 0.359      ;
; 0.748  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; 0.120      ; 0.359      ;
; 0.748  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; 0.120      ; 0.359      ;
; 0.748  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; 0.120      ; 0.359      ;
; 1.101  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; 1.584      ; 1.575      ;
; 1.467  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; 1.147      ; 0.667      ;
; 1.508  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; 1.147      ; 0.626      ;
; 1.537  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; 1.147      ; 0.597      ;
; 1.568  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; 1.147      ; 0.566      ;
; 1.568  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; 1.147      ; 0.566      ;
; 1.581  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; 1.147      ; 0.553      ;
; 1.775  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; 1.147      ; 0.359      ;
; 1.775  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; 1.147      ; 0.359      ;
; 1.775  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; 1.147      ; 0.359      ;
; 1.882  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; 1.562      ; 0.667      ;
; 1.923  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; 1.562      ; 0.626      ;
; 1.952  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; 1.562      ; 0.597      ;
; 1.983  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; 1.562      ; 0.566      ;
; 1.983  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; 1.562      ; 0.566      ;
; 1.996  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; 1.562      ; 0.553      ;
; 2.031  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.500        ; 3.962      ; 2.523      ;
; 2.190  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; 1.562      ; 0.359      ;
; 2.190  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; 1.562      ; 0.359      ;
; 2.190  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; 1.562      ; 0.359      ;
; 2.808  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1.000        ; 3.962      ; 2.246      ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk'                                                                                                                                                                                                                                                                                                          ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                  ; To Node                                                                                    ; Launch Clock                                                                             ; Latch Clock                                                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+
; -2.529 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.500        ; -2.339     ; 0.667      ;
; -2.488 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.500        ; -2.339     ; 0.626      ;
; -2.459 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.500        ; -2.339     ; 0.597      ;
; -2.428 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.500        ; -2.339     ; 0.566      ;
; -2.428 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.500        ; -2.339     ; 0.566      ;
; -2.415 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.500        ; -2.339     ; 0.553      ;
; -2.221 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.500        ; -2.339     ; 0.359      ;
; -2.221 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.500        ; -2.339     ; 0.359      ;
; -2.221 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.500        ; -2.339     ; 0.359      ;
; -0.771 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -1.081     ; 0.667      ;
; -0.730 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -1.081     ; 0.626      ;
; -0.701 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -1.081     ; 0.597      ;
; -0.670 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -1.081     ; 0.566      ;
; -0.670 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -1.081     ; 0.566      ;
; -0.657 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -1.081     ; 0.553      ;
; -0.468 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -0.788     ; 0.667      ;
; -0.463 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -1.081     ; 0.359      ;
; -0.463 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -1.081     ; 0.359      ;
; -0.463 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -1.081     ; 0.359      ;
; -0.427 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -0.788     ; 0.626      ;
; -0.398 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -0.788     ; 0.597      ;
; -0.367 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -0.788     ; 0.566      ;
; -0.367 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -0.788     ; 0.566      ;
; -0.354 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -0.788     ; 0.553      ;
; -0.160 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -0.788     ; 0.359      ;
; -0.160 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -0.788     ; 0.359      ;
; -0.160 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -0.788     ; 0.359      ;
; -0.085 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -0.405     ; 0.667      ;
; -0.044 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -0.405     ; 0.626      ;
; -0.015 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -0.405     ; 0.597      ;
; 0.016  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -0.405     ; 0.566      ;
; 0.016  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -0.405     ; 0.566      ;
; 0.029  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -0.405     ; 0.553      ;
; 0.216  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.500        ; 1.628      ; 2.004      ;
; 0.223  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -0.405     ; 0.359      ;
; 0.223  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -0.405     ; 0.359      ;
; 0.223  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -0.405     ; 0.359      ;
; 0.278  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -0.042     ; 0.667      ;
; 0.319  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -0.042     ; 0.626      ;
; 0.348  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -0.042     ; 0.597      ;
; 0.379  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -0.042     ; 0.566      ;
; 0.379  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -0.042     ; 0.566      ;
; 0.392  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -0.042     ; 0.553      ;
; 0.403  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -0.042     ; 0.542      ;
; 0.454  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 0.134      ; 0.667      ;
; 0.495  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 0.134      ; 0.626      ;
; 0.524  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 0.134      ; 0.597      ;
; 0.555  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 0.134      ; 0.566      ;
; 0.555  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 0.134      ; 0.566      ;
; 0.568  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 0.134      ; 0.553      ;
; 0.586  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -0.042     ; 0.359      ;
; 0.586  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -0.042     ; 0.359      ;
; 0.586  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -0.042     ; 0.359      ;
; 0.586  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; -0.042     ; 0.359      ;
; 0.762  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 0.134      ; 0.359      ;
; 0.762  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 0.134      ; 0.359      ;
; 0.762  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 0.134      ; 0.359      ;
; 0.785  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 0.465      ; 0.667      ;
; 0.826  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 0.465      ; 0.626      ;
; 0.855  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 0.465      ; 0.597      ;
; 0.886  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 0.465      ; 0.566      ;
; 0.886  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 0.465      ; 0.566      ;
; 0.899  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 0.465      ; 0.553      ;
; 0.952  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 1.628      ; 1.768      ;
; 1.093  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 0.465      ; 0.359      ;
; 1.093  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 0.465      ; 0.359      ;
; 1.093  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 0.465      ; 0.359      ;
; 1.812  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 1.492      ; 0.667      ;
; 1.853  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 1.492      ; 0.626      ;
; 1.882  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 1.492      ; 0.597      ;
; 1.913  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 1.492      ; 0.566      ;
; 1.913  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 1.492      ; 0.566      ;
; 1.926  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 1.492      ; 0.553      ;
; 2.120  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 1.492      ; 0.359      ;
; 2.120  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 1.492      ; 0.359      ;
; 2.120  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 1.492      ; 0.359      ;
; 2.227  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 1.907      ; 0.667      ;
; 2.268  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 1.907      ; 0.626      ;
; 2.297  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 1.907      ; 0.597      ;
; 2.328  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 1.907      ; 0.566      ;
; 2.328  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 1.907      ; 0.566      ;
; 2.341  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 1.907      ; 0.553      ;
; 2.376  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.500        ; 4.307      ; 2.523      ;
; 2.535  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 1.907      ; 0.359      ;
; 2.535  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 1.907      ; 0.359      ;
; 2.535  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 1.907      ; 0.359      ;
; 3.153  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1.000        ; 4.307      ; 2.246      ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk'                                                                                                                                                                                                                                                                                                          ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                  ; To Node                                                                                    ; Launch Clock                                                                             ; Latch Clock                                                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+
; -2.348 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.500        ; -2.158     ; 0.667      ;
; -2.307 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.500        ; -2.158     ; 0.626      ;
; -2.278 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.500        ; -2.158     ; 0.597      ;
; -2.247 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.500        ; -2.158     ; 0.566      ;
; -2.247 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.500        ; -2.158     ; 0.566      ;
; -2.234 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.500        ; -2.158     ; 0.553      ;
; -2.040 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.500        ; -2.158     ; 0.359      ;
; -2.040 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.500        ; -2.158     ; 0.359      ;
; -2.040 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.500        ; -2.158     ; 0.359      ;
; -0.590 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -0.900     ; 0.667      ;
; -0.549 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -0.900     ; 0.626      ;
; -0.520 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -0.900     ; 0.597      ;
; -0.489 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -0.900     ; 0.566      ;
; -0.489 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -0.900     ; 0.566      ;
; -0.476 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -0.900     ; 0.553      ;
; -0.287 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -0.607     ; 0.667      ;
; -0.282 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -0.900     ; 0.359      ;
; -0.282 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -0.900     ; 0.359      ;
; -0.282 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -0.900     ; 0.359      ;
; -0.246 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -0.607     ; 0.626      ;
; -0.217 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -0.607     ; 0.597      ;
; -0.186 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -0.607     ; 0.566      ;
; -0.186 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -0.607     ; 0.566      ;
; -0.173 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -0.607     ; 0.553      ;
; 0.021  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -0.607     ; 0.359      ;
; 0.021  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -0.607     ; 0.359      ;
; 0.021  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -0.607     ; 0.359      ;
; 0.270  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -0.050     ; 0.667      ;
; 0.278  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -0.042     ; 0.667      ;
; 0.311  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -0.050     ; 0.626      ;
; 0.319  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -0.042     ; 0.626      ;
; 0.340  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -0.050     ; 0.597      ;
; 0.348  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -0.042     ; 0.597      ;
; 0.371  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -0.050     ; 0.566      ;
; 0.371  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -0.050     ; 0.566      ;
; 0.379  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -0.042     ; 0.566      ;
; 0.379  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -0.042     ; 0.566      ;
; 0.384  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -0.050     ; 0.553      ;
; 0.392  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -0.042     ; 0.553      ;
; 0.402  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.500        ; 1.641      ; 1.831      ;
; 0.403  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -0.042     ; 0.542      ;
; 0.578  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -0.050     ; 0.359      ;
; 0.578  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -0.050     ; 0.359      ;
; 0.578  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -0.050     ; 0.359      ;
; 0.586  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -0.042     ; 0.359      ;
; 0.586  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -0.042     ; 0.359      ;
; 0.586  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -0.042     ; 0.359      ;
; 0.586  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; -0.042     ; 0.359      ;
; 0.635  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 0.315      ; 0.667      ;
; 0.676  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 0.315      ; 0.626      ;
; 0.705  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 0.315      ; 0.597      ;
; 0.736  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 0.315      ; 0.566      ;
; 0.736  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 0.315      ; 0.566      ;
; 0.749  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 0.315      ; 0.553      ;
; 0.943  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 0.315      ; 0.359      ;
; 0.943  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 0.315      ; 0.359      ;
; 0.943  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 0.315      ; 0.359      ;
; 0.966  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 0.646      ; 0.667      ;
; 1.007  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 0.646      ; 0.626      ;
; 1.036  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 0.646      ; 0.597      ;
; 1.067  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 0.646      ; 0.566      ;
; 1.067  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 0.646      ; 0.566      ;
; 1.080  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 0.646      ; 0.553      ;
; 1.082  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 1.641      ; 1.651      ;
; 1.274  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 0.646      ; 0.359      ;
; 1.274  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 0.646      ; 0.359      ;
; 1.274  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 0.646      ; 0.359      ;
; 1.993  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 1.673      ; 0.667      ;
; 2.034  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 1.673      ; 0.626      ;
; 2.063  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 1.673      ; 0.597      ;
; 2.094  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 1.673      ; 0.566      ;
; 2.094  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 1.673      ; 0.566      ;
; 2.107  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 1.673      ; 0.553      ;
; 2.301  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 1.673      ; 0.359      ;
; 2.301  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 1.673      ; 0.359      ;
; 2.301  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 1.673      ; 0.359      ;
; 2.408  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 2.088      ; 0.667      ;
; 2.449  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 2.088      ; 0.626      ;
; 2.478  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 2.088      ; 0.597      ;
; 2.509  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 2.088      ; 0.566      ;
; 2.509  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 2.088      ; 0.566      ;
; 2.522  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 2.088      ; 0.553      ;
; 2.557  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.500        ; 4.488      ; 2.523      ;
; 2.716  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 2.088      ; 0.359      ;
; 2.716  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 2.088      ; 0.359      ;
; 2.716  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 2.088      ; 0.359      ;
; 3.334  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1.000        ; 4.488      ; 2.246      ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'BaudRateSel[0]'                                                                                                                                                                                                                                                                      ;
+--------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+------------------------------------------------------------------------------------------+----------------+--------------+------------+------------+
; Slack  ; From Node                                                                ; To Node                                                                  ; Launch Clock                                                                             ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+------------------------------------------------------------------------------------------+----------------+--------------+------------+------------+
; -2.151 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 0.500        ; -1.971     ; 0.667      ;
; -2.110 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 0.500        ; -1.971     ; 0.626      ;
; -2.081 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 0.500        ; -1.971     ; 0.597      ;
; -2.050 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 0.500        ; -1.971     ; 0.566      ;
; -2.050 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 0.500        ; -1.971     ; 0.566      ;
; -2.037 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 0.500        ; -1.971     ; 0.553      ;
; -1.978 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 1.000        ; -2.298     ; 0.667      ;
; -1.937 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 1.000        ; -2.298     ; 0.626      ;
; -1.908 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 1.000        ; -2.298     ; 0.597      ;
; -1.877 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 1.000        ; -2.298     ; 0.566      ;
; -1.877 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 1.000        ; -2.298     ; 0.566      ;
; -1.864 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 1.000        ; -2.298     ; 0.553      ;
; -1.843 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 0.500        ; -1.971     ; 0.359      ;
; -1.843 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 0.500        ; -1.971     ; 0.359      ;
; -1.843 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 0.500        ; -1.971     ; 0.359      ;
; -1.670 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 1.000        ; -2.298     ; 0.359      ;
; -1.670 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 1.000        ; -2.298     ; 0.359      ;
; -1.670 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 1.000        ; -2.298     ; 0.359      ;
; -1.220 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 0.500        ; -1.040     ; 0.667      ;
; -1.179 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 0.500        ; -1.040     ; 0.626      ;
; -1.150 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 0.500        ; -1.040     ; 0.597      ;
; -1.119 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 0.500        ; -1.040     ; 0.566      ;
; -1.119 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 0.500        ; -1.040     ; 0.566      ;
; -1.106 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 0.500        ; -1.040     ; 0.553      ;
; -0.991 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; -0.801     ; 0.667      ;
; -0.950 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; -0.801     ; 0.626      ;
; -0.921 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; -0.801     ; 0.597      ;
; -0.912 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 0.500        ; -1.040     ; 0.359      ;
; -0.912 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 0.500        ; -1.040     ; 0.359      ;
; -0.912 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 0.500        ; -1.040     ; 0.359      ;
; -0.890 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; -0.801     ; 0.566      ;
; -0.890 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; -0.801     ; 0.566      ;
; -0.877 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; -0.801     ; 0.553      ;
; -0.683 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; -0.801     ; 0.359      ;
; -0.683 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; -0.801     ; 0.359      ;
; -0.683 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; -0.801     ; 0.359      ;
; -0.608 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; -0.418     ; 0.667      ;
; -0.567 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; -0.418     ; 0.626      ;
; -0.538 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; -0.418     ; 0.597      ;
; -0.507 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; -0.418     ; 0.566      ;
; -0.507 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; -0.418     ; 0.566      ;
; -0.494 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; -0.418     ; 0.553      ;
; -0.434 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; -0.244     ; 0.667      ;
; -0.393 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; -0.244     ; 0.626      ;
; -0.364 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; -0.244     ; 0.597      ;
; -0.333 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; -0.244     ; 0.566      ;
; -0.333 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; -0.244     ; 0.566      ;
; -0.320 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; -0.244     ; 0.553      ;
; -0.307 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 1.000        ; -0.627     ; 0.667      ;
; -0.300 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; -0.418     ; 0.359      ;
; -0.300 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; -0.418     ; 0.359      ;
; -0.300 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; -0.418     ; 0.359      ;
; -0.266 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 1.000        ; -0.627     ; 0.626      ;
; -0.237 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 1.000        ; -0.627     ; 0.597      ;
; -0.206 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 1.000        ; -0.627     ; 0.566      ;
; -0.206 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 1.000        ; -0.627     ; 0.566      ;
; -0.193 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 1.000        ; -0.627     ; 0.553      ;
; -0.164 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; BaudRateSel[0] ; 1.000        ; -0.474     ; 0.667      ;
; -0.126 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; -0.244     ; 0.359      ;
; -0.126 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; -0.244     ; 0.359      ;
; -0.126 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; -0.244     ; 0.359      ;
; -0.123 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; BaudRateSel[0] ; 1.000        ; -0.474     ; 0.626      ;
; -0.094 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; BaudRateSel[0] ; 1.000        ; -0.474     ; 0.597      ;
; -0.069 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; 0.121      ; 0.667      ;
; -0.063 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; BaudRateSel[0] ; 1.000        ; -0.474     ; 0.566      ;
; -0.063 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; BaudRateSel[0] ; 1.000        ; -0.474     ; 0.566      ;
; -0.050 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; BaudRateSel[0] ; 1.000        ; -0.474     ; 0.553      ;
; -0.028 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; 0.121      ; 0.626      ;
; 0.001  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 1.000        ; -0.627     ; 0.359      ;
; 0.001  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 1.000        ; -0.627     ; 0.359      ;
; 0.001  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; 1.000        ; -0.627     ; 0.359      ;
; 0.001  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; 0.121      ; 0.597      ;
; 0.032  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; 0.121      ; 0.566      ;
; 0.032  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; 0.121      ; 0.566      ;
; 0.045  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; 0.121      ; 0.553      ;
; 0.144  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; BaudRateSel[0] ; 1.000        ; -0.474     ; 0.359      ;
; 0.144  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; BaudRateSel[0] ; 1.000        ; -0.474     ; 0.359      ;
; 0.144  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; BaudRateSel[0] ; 1.000        ; -0.474     ; 0.359      ;
; 0.219  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; BaudRateSel[0] ; 1.000        ; -0.091     ; 0.667      ;
; 0.239  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; 0.121      ; 0.359      ;
; 0.239  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; 0.121      ; 0.359      ;
; 0.239  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; 0.121      ; 0.359      ;
; 0.260  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; BaudRateSel[0] ; 1.000        ; -0.091     ; 0.626      ;
; 0.262  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; 0.452      ; 0.667      ;
; 0.289  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; BaudRateSel[0] ; 1.000        ; -0.091     ; 0.597      ;
; 0.303  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; 0.452      ; 0.626      ;
; 0.320  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; BaudRateSel[0] ; 1.000        ; -0.091     ; 0.566      ;
; 0.320  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; BaudRateSel[0] ; 1.000        ; -0.091     ; 0.566      ;
; 0.332  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; 0.452      ; 0.597      ;
; 0.333  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; BaudRateSel[0] ; 1.000        ; -0.091     ; 0.553      ;
; 0.363  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; 0.452      ; 0.566      ;
; 0.363  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; 0.452      ; 0.566      ;
; 0.376  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; BaudRateSel[0] ; 0.500        ; 0.452      ; 0.553      ;
; 0.393  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; BaudRateSel[0] ; 1.000        ; 0.083      ; 0.667      ;
; 0.434  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; BaudRateSel[0] ; 1.000        ; 0.083      ; 0.626      ;
; 0.463  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; BaudRateSel[0] ; 1.000        ; 0.083      ; 0.597      ;
; 0.494  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; BaudRateSel[0] ; 1.000        ; 0.083      ; 0.566      ;
; 0.494  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; BaudRateSel[0] ; 1.000        ; 0.083      ; 0.566      ;
; 0.507  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; BaudRateSel[0] ; 1.000        ; 0.083      ; 0.553      ;
; 0.527  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; BaudRateSel[0] ; 1.000        ; -0.091     ; 0.359      ;
+--------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+------------------------------------------------------------------------------------------+----------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk'                                                                                                                                                                                                                                                                                                          ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                  ; To Node                                                                                    ; Launch Clock                                                                             ; Latch Clock                                                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+
; -1.999 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.500        ; -1.809     ; 0.667      ;
; -1.958 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.500        ; -1.809     ; 0.626      ;
; -1.929 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.500        ; -1.809     ; 0.597      ;
; -1.898 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.500        ; -1.809     ; 0.566      ;
; -1.898 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.500        ; -1.809     ; 0.566      ;
; -1.885 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.500        ; -1.809     ; 0.553      ;
; -1.691 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.500        ; -1.809     ; 0.359      ;
; -1.691 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.500        ; -1.809     ; 0.359      ;
; -1.691 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.500        ; -1.809     ; 0.359      ;
; -0.241 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; -0.551     ; 0.667      ;
; -0.200 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; -0.551     ; 0.626      ;
; -0.171 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; -0.551     ; 0.597      ;
; -0.140 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; -0.551     ; 0.566      ;
; -0.140 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; -0.551     ; 0.566      ;
; -0.127 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; -0.551     ; 0.553      ;
; 0.067  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; -0.551     ; 0.359      ;
; 0.067  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; -0.551     ; 0.359      ;
; 0.067  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; -0.551     ; 0.359      ;
; 0.278  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; -0.042     ; 0.667      ;
; 0.319  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; -0.042     ; 0.626      ;
; 0.348  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; -0.042     ; 0.597      ;
; 0.379  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; -0.042     ; 0.566      ;
; 0.379  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; -0.042     ; 0.566      ;
; 0.392  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; -0.042     ; 0.553      ;
; 0.445  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 0.125      ; 0.667      ;
; 0.486  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 0.125      ; 0.626      ;
; 0.515  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 0.125      ; 0.597      ;
; 0.546  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 0.125      ; 0.566      ;
; 0.546  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 0.125      ; 0.566      ;
; 0.559  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 0.125      ; 0.553      ;
; 0.586  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; -0.042     ; 0.359      ;
; 0.586  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; -0.042     ; 0.359      ;
; 0.586  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; -0.042     ; 0.359      ;
; 0.590  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:7:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:7:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; -0.024     ; 0.373      ;
; 0.606  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:7:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:7:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; -0.022     ; 0.359      ;
; 0.606  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:7:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:7:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; -0.022     ; 0.359      ;
; 0.619  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 0.299      ; 0.667      ;
; 0.660  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 0.299      ; 0.626      ;
; 0.689  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 0.299      ; 0.597      ;
; 0.720  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 0.299      ; 0.566      ;
; 0.720  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 0.299      ; 0.566      ;
; 0.733  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 0.299      ; 0.553      ;
; 0.753  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 0.125      ; 0.359      ;
; 0.753  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 0.125      ; 0.359      ;
; 0.753  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 0.125      ; 0.359      ;
; 0.927  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 0.299      ; 0.359      ;
; 0.927  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 0.299      ; 0.359      ;
; 0.927  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 0.299      ; 0.359      ;
; 0.984  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 0.664      ; 0.667      ;
; 1.025  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 0.664      ; 0.626      ;
; 1.054  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 0.664      ; 0.597      ;
; 1.085  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 0.664      ; 0.566      ;
; 1.085  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 0.664      ; 0.566      ;
; 1.098  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 0.664      ; 0.553      ;
; 1.292  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 0.664      ; 0.359      ;
; 1.292  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 0.664      ; 0.359      ;
; 1.292  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 0.664      ; 0.359      ;
; 1.315  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 0.995      ; 0.667      ;
; 1.356  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 0.995      ; 0.626      ;
; 1.385  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 0.995      ; 0.597      ;
; 1.416  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 0.995      ; 0.566      ;
; 1.416  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 0.995      ; 0.566      ;
; 1.429  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 0.995      ; 0.553      ;
; 1.623  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 0.995      ; 0.359      ;
; 1.623  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 0.995      ; 0.359      ;
; 1.623  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 0.995      ; 0.359      ;
; 2.342  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 2.022      ; 0.667      ;
; 2.383  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 2.022      ; 0.626      ;
; 2.412  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 2.022      ; 0.597      ;
; 2.443  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 2.022      ; 0.566      ;
; 2.443  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 2.022      ; 0.566      ;
; 2.456  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 2.022      ; 0.553      ;
; 2.650  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 2.022      ; 0.359      ;
; 2.650  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 2.022      ; 0.359      ;
; 2.650  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 2.022      ; 0.359      ;
; 2.757  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 2.437      ; 0.667      ;
; 2.798  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 2.437      ; 0.626      ;
; 2.827  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 2.437      ; 0.597      ;
; 2.858  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 2.437      ; 0.566      ;
; 2.858  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 2.437      ; 0.566      ;
; 2.871  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 2.437      ; 0.553      ;
; 2.906  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.500        ; 4.837      ; 2.523      ;
; 3.065  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 2.437      ; 0.359      ;
; 3.065  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 2.437      ; 0.359      ;
; 3.065  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 2.437      ; 0.359      ;
; 3.683  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1.000        ; 4.837      ; 2.246      ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'GClock'                                                                                                                                                                                                                                                                                                   ;
+--------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+----------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                      ; To Node                                                                                        ; Launch Clock                                                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+----------------------------------------------------------------------+-------------+--------------+------------+------------+
; -0.376 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[0]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk                           ; GClock                                                               ; GClock      ; 1.000        ; -0.042     ; 1.321      ;
; -0.370 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[3]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk                           ; GClock                                                               ; GClock      ; 1.000        ; -0.042     ; 1.315      ;
; -0.305 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[4]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk                           ; GClock                                                               ; GClock      ; 1.000        ; -0.042     ; 1.250      ;
; -0.275 ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy0|int_q                     ; GClock                                                               ; GClock      ; 1.000        ; -0.041     ; 1.221      ;
; -0.264 ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:reset_counter|int_q             ; GClock                                                               ; GClock      ; 1.000        ; -0.041     ; 1.210      ;
; -0.256 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[1]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk                           ; GClock                                                               ; GClock      ; 1.000        ; -0.042     ; 1.201      ;
; -0.236 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[1]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[5]                      ; GClock                                                               ; GClock      ; 1.000        ; -0.042     ; 1.181      ;
; -0.226 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[0]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[5]                      ; GClock                                                               ; GClock      ; 1.000        ; -0.042     ; 1.171      ;
; -0.212 ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:3:biti|int_q ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy0|int_q                     ; GClock                                                               ; GClock      ; 1.000        ; -0.041     ; 1.158      ;
; -0.205 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[2]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk                           ; GClock                                                               ; GClock      ; 1.000        ; -0.042     ; 1.150      ;
; -0.200 ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:3:biti|int_q ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:reset_counter|int_q             ; GClock                                                               ; GClock      ; 1.000        ; -0.041     ; 1.146      ;
; -0.197 ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                     ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy0|int_q                     ; GClock                                                               ; GClock      ; 1.000        ; -0.040     ; 1.144      ;
; -0.191 ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy0|int_q                     ; GClock                                                               ; GClock      ; 1.000        ; -0.041     ; 1.137      ;
; -0.187 ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[1]                        ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy0|int_q                     ; GClock                                                               ; GClock      ; 1.000        ; -0.040     ; 1.134      ;
; -0.185 ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                     ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:reset_counter|int_q             ; GClock                                                               ; GClock      ; 1.000        ; -0.040     ; 1.132      ;
; -0.179 ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:reset_counter|int_q             ; GClock                                                               ; GClock      ; 1.000        ; -0.041     ; 1.125      ;
; -0.175 ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[1]                        ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:reset_counter|int_q             ; GClock                                                               ; GClock      ; 1.000        ; -0.040     ; 1.122      ;
; -0.174 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[3]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[5]                      ; GClock                                                               ; GClock      ; 1.000        ; -0.042     ; 1.119      ;
; -0.159 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[5]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk                           ; GClock                                                               ; GClock      ; 1.000        ; -0.042     ; 1.104      ;
; -0.156 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[2]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[5]                      ; GClock                                                               ; GClock      ; 1.000        ; -0.042     ; 1.101      ;
; -0.131 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[1]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[3]                      ; GClock                                                               ; GClock      ; 1.000        ; -0.042     ; 1.076      ;
; -0.121 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[0]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[3]                      ; GClock                                                               ; GClock      ; 1.000        ; -0.042     ; 1.066      ;
; -0.102 ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                     ; GClock                                                               ; GClock      ; 1.000        ; -0.041     ; 1.048      ;
; -0.095 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[4]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[5]                      ; GClock                                                               ; GClock      ; 1.000        ; -0.042     ; 1.040      ;
; -0.091 ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy0|int_q                     ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy0|int_q                     ; GClock                                                               ; GClock      ; 1.000        ; -0.041     ; 1.037      ;
; -0.080 ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy0|int_q                     ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:reset_counter|int_q             ; GClock                                                               ; GClock      ; 1.000        ; -0.041     ; 1.026      ;
; -0.077 ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                     ; GClock                                                               ; GClock      ; 1.000        ; -0.041     ; 1.023      ;
; -0.056 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[0]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[0]                      ; GClock                                                               ; GClock      ; 1.000        ; -0.042     ; 1.001      ;
; -0.051 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[2]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[3]                      ; GClock                                                               ; GClock      ; 1.000        ; -0.042     ; 0.996      ;
; -0.048 ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy0|int_q                     ; GClock                                                               ; GClock      ; 1.000        ; -0.041     ; 0.994      ;
; -0.045 ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[0]                        ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy0|int_q                     ; GClock                                                               ; GClock      ; 1.000        ; -0.040     ; 0.992      ;
; -0.036 ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:reset_counter|int_q             ; GClock                                                               ; GClock      ; 1.000        ; -0.041     ; 0.982      ;
; -0.033 ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[0]                        ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:reset_counter|int_q             ; GClock                                                               ; GClock      ; 1.000        ; -0.040     ; 0.980      ;
; -0.011 ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:3:biti|int_q ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                     ; GClock                                                               ; GClock      ; 1.000        ; -0.041     ; 0.957      ;
; 0.043  ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                     ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                     ; GClock                                                               ; GClock      ; 1.000        ; -0.040     ; 0.904      ;
; 0.051  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[1]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[4]                      ; GClock                                                               ; GClock      ; 1.000        ; -0.042     ; 0.894      ;
; 0.053  ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[1]                        ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                     ; GClock                                                               ; GClock      ; 1.000        ; -0.040     ; 0.894      ;
; 0.054  ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                     ; GClock                                                               ; GClock      ; 1.000        ; -0.041     ; 0.892      ;
; 0.092  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[0]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[4]                      ; GClock                                                               ; GClock      ; 1.000        ; -0.042     ; 0.853      ;
; 0.108  ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy0|int_q                     ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                     ; GClock                                                               ; GClock      ; 1.000        ; -0.041     ; 0.838      ;
; 0.113  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[3]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[4]                      ; GClock                                                               ; GClock      ; 1.000        ; -0.042     ; 0.832      ;
; 0.119  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[1]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[2]                      ; GClock                                                               ; GClock      ; 1.000        ; -0.042     ; 0.826      ;
; 0.160  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[0]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[2]                      ; GClock                                                               ; GClock      ; 1.000        ; -0.042     ; 0.785      ;
; 0.164  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[2]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[4]                      ; GClock                                                               ; GClock      ; 1.000        ; -0.042     ; 0.781      ;
; 0.164  ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[0]                        ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                     ; GClock                                                               ; GClock      ; 1.000        ; -0.040     ; 0.783      ;
; 0.182  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[3]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[3]                      ; GClock                                                               ; GClock      ; 1.000        ; -0.042     ; 0.763      ;
; 0.193  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[0]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[1]                      ; GClock                                                               ; GClock      ; 1.000        ; -0.042     ; 0.752      ;
; 0.204  ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:3:biti|int_q ; GClock                                                               ; GClock      ; 1.000        ; -0.041     ; 0.742      ;
; 0.206  ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; GClock                                                               ; GClock      ; 1.000        ; -0.041     ; 0.740      ;
; 0.226  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[3]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[0]                      ; GClock                                                               ; GClock      ; 1.000        ; -0.042     ; 0.719      ;
; 0.226  ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:3:biti|int_q ; GClock                                                               ; GClock      ; 1.000        ; -0.041     ; 0.720      ;
; 0.269  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[5]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[5]                      ; GClock                                                               ; GClock      ; 1.000        ; -0.042     ; 0.676      ;
; 0.278  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk ; GClock      ; 0.500        ; 1.603      ; 1.907      ;
; 0.288  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[4]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[3]                      ; GClock                                                               ; GClock      ; 1.000        ; -0.042     ; 0.657      ;
; 0.336  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[1]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[0]                      ; GClock                                                               ; GClock      ; 1.000        ; -0.042     ; 0.609      ;
; 0.347  ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[1]                        ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[0]                        ; GClock                                                               ; GClock      ; 1.000        ; -0.040     ; 0.600      ;
; 0.353  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[4]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[0]                      ; GClock                                                               ; GClock      ; 1.000        ; -0.042     ; 0.592      ;
; 0.387  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[2]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[0]                      ; GClock                                                               ; GClock      ; 1.000        ; -0.042     ; 0.558      ;
; 0.394  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[4]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[4]                      ; GClock                                                               ; GClock      ; 1.000        ; -0.042     ; 0.551      ;
; 0.399  ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[0]                        ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[1]                        ; GClock                                                               ; GClock      ; 1.000        ; -0.040     ; 0.548      ;
; 0.400  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[2]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[2]                      ; GClock                                                               ; GClock      ; 1.000        ; -0.042     ; 0.545      ;
; 0.411  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[1]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[1]                      ; GClock                                                               ; GClock      ; 1.000        ; -0.042     ; 0.534      ;
; 0.412  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[5]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[0]                      ; GClock                                                               ; GClock      ; 1.000        ; -0.042     ; 0.533      ;
; 0.436  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[5]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[3]                      ; GClock                                                               ; GClock      ; 1.000        ; -0.042     ; 0.509      ;
; 0.470  ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:3:biti|int_q ; GClock                                                               ; GClock      ; 1.000        ; -0.041     ; 0.476      ;
; 0.472  ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; GClock                                                               ; GClock      ; 1.000        ; -0.041     ; 0.474      ;
; 0.474  ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; GClock                                                               ; GClock      ; 1.000        ; -0.041     ; 0.472      ;
; 0.587  ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; GClock                                                               ; GClock      ; 1.000        ; -0.041     ; 0.359      ;
; 0.587  ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:3:biti|int_q ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:3:biti|int_q ; GClock                                                               ; GClock      ; 1.000        ; -0.041     ; 0.359      ;
; 0.587  ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; GClock                                                               ; GClock      ; 1.000        ; -0.041     ; 0.359      ;
; 0.587  ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; GClock                                                               ; GClock      ; 1.000        ; -0.041     ; 0.359      ;
; 0.588  ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[0]                        ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[0]                        ; GClock                                                               ; GClock      ; 1.000        ; -0.040     ; 0.359      ;
; 0.597  ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[1]                        ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[1]                        ; GClock                                                               ; GClock      ; 1.000        ; -0.040     ; 0.350      ;
; 0.940  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk ; GClock      ; 1.000        ; 1.603      ; 1.745      ;
+--------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+----------------------------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk'                                                                                                                                                                                                                                                                                           ;
+--------+-----------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                     ; To Node                                                                                       ; Launch Clock                                                        ; Latch Clock                                                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; -0.156 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:1:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.041     ; 1.102      ;
; -0.147 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:4:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.041     ; 1.093      ;
; -0.126 ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy0|int_q                    ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:4:biti|int_q                         ; GClock                                                              ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.207     ; 0.896      ;
; -0.099 ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy0|int_q                    ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:1:biti|int_q                         ; GClock                                                              ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.207     ; 0.869      ;
; -0.075 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:1:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.041     ; 1.021      ;
; -0.062 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:4:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.041     ; 1.008      ;
; -0.036 ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                    ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:1:biti|int_q                         ; GClock                                                              ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.206     ; 0.807      ;
; -0.036 ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                    ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:4:biti|int_q                         ; GClock                                                              ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.206     ; 0.807      ;
; -0.032 ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                    ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:2:biti|int_q                         ; GClock                                                              ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.206     ; 0.803      ;
; -0.026 ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy0|int_q                    ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:2:biti|int_q                         ; GClock                                                              ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.207     ; 0.796      ;
; -0.011 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.041     ; 0.957      ;
; -0.010 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.041     ; 0.956      ;
; -0.006 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.041     ; 0.952      ;
; 0.018  ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:2:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.041     ; 0.928      ;
; 0.035  ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.041     ; 0.911      ;
; 0.036  ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.041     ; 0.910      ;
; 0.040  ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.041     ; 0.906      ;
; 0.047  ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:1:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.041     ; 0.899      ;
; 0.056  ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:4:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.041     ; 0.890      ;
; 0.058  ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:5:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.041     ; 0.888      ;
; 0.060  ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:6:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.041     ; 0.886      ;
; 0.063  ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.041     ; 0.883      ;
; 0.078  ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.041     ; 0.868      ;
; 0.081  ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:1:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.041     ; 0.865      ;
; 0.081  ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:2:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.041     ; 0.865      ;
; 0.081  ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:6:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.041     ; 0.865      ;
; 0.081  ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:5:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.041     ; 0.865      ;
; 0.081  ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:4:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.041     ; 0.865      ;
; 0.081  ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:0:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.041     ; 0.865      ;
; 0.108  ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:1:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.041     ; 0.838      ;
; 0.108  ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:2:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.041     ; 0.838      ;
; 0.108  ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:6:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.041     ; 0.838      ;
; 0.108  ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:5:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.041     ; 0.838      ;
; 0.108  ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:4:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.041     ; 0.838      ;
; 0.108  ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:0:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.041     ; 0.838      ;
; 0.111  ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:3:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; 0.150      ; 1.026      ;
; 0.117  ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:3:biti|int_q                         ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:3:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.238     ; 0.632      ;
; 0.129  ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:5:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.041     ; 0.817      ;
; 0.131  ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:3:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; 0.150      ; 1.006      ;
; 0.138  ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                    ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:0:biti|int_q                         ; GClock                                                              ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.206     ; 0.633      ;
; 0.150  ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.041     ; 0.796      ;
; 0.151  ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.041     ; 0.795      ;
; 0.155  ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.041     ; 0.791      ;
; 0.160  ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:2:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.041     ; 0.786      ;
; 0.163  ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:0:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.041     ; 0.783      ;
; 0.166  ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:5:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.041     ; 0.780      ;
; 0.166  ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy0|int_q                    ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:3:biti|int_q                         ; GClock                                                              ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.016     ; 0.795      ;
; 0.170  ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:1:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.040     ; 0.777      ;
; 0.170  ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:2:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.040     ; 0.777      ;
; 0.178  ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:6:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.041     ; 0.768      ;
; 0.179  ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:2:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.041     ; 0.767      ;
; 0.187  ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:3:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; 0.150      ; 0.950      ;
; 0.194  ; UART:uart_block|enARdFF_resetToOne:enable_tx|int_q                                            ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.041     ; 0.752      ;
; 0.201  ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:3:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; 0.150      ; 0.936      ;
; 0.203  ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.041     ; 0.743      ;
; 0.204  ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:1:biti|int_q                         ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:1:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.040     ; 0.743      ;
; 0.206  ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                    ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:3:biti|int_q                         ; GClock                                                              ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.015     ; 0.756      ;
; 0.218  ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.041     ; 0.728      ;
; 0.219  ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.041     ; 0.727      ;
; 0.223  ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.041     ; 0.723      ;
; 0.228  ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:0:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.040     ; 0.719      ;
; 0.228  ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:3:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.040     ; 0.719      ;
; 0.228  ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:4:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.040     ; 0.719      ;
; 0.228  ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:5:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.040     ; 0.719      ;
; 0.228  ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:6:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.040     ; 0.719      ;
; 0.229  ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|edge_detect:detect_inc|signal_prev                                            ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.040     ; 0.718      ;
; 0.230  ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:6:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.041     ; 0.716      ;
; 0.238  ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:5:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.040     ; 0.709      ;
; 0.242  ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:5:biti|int_q                   ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:4:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.040     ; 0.705      ;
; 0.246  ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:1:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.040     ; 0.701      ;
; 0.247  ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:2:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.040     ; 0.700      ;
; 0.249  ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:0:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.040     ; 0.698      ;
; 0.251  ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:3:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.040     ; 0.696      ;
; 0.275  ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:0:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.041     ; 0.671      ;
; 0.287  ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:0:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.041     ; 0.659      ;
; 0.314  ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:2:biti|int_q                         ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:2:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.040     ; 0.633      ;
; 0.317  ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|edge_detect:detect_inc|edge_detected                                          ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.040     ; 0.630      ;
; 0.317  ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|edge_detect:detect_inc|signal_prev                                            ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.040     ; 0.630      ;
; 0.319  ; UART:uart_block|edge_detect:detect_inc|edge_detected                                          ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q               ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.041     ; 0.627      ;
; 0.330  ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:4:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.040     ; 0.617      ;
; 0.351  ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.041     ; 0.595      ;
; 0.352  ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:6:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.040     ; 0.595      ;
; 0.355  ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|edge_detect:detect_inc|edge_detected                                          ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.040     ; 0.592      ;
; 0.361  ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.041     ; 0.585      ;
; 0.382  ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q               ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q               ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.040     ; 0.565      ;
; 0.385  ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q               ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q               ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.040     ; 0.562      ;
; 0.386  ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.041     ; 0.560      ;
; 0.393  ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:3:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; 0.150      ; 0.744      ;
; 0.407  ; UART:uart_block|edge_detect:detect_inc|signal_prev                                            ; UART:uart_block|edge_detect:detect_inc|edge_detected                                          ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.041     ; 0.539      ;
; 0.409  ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:4:biti|int_q                         ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:4:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.040     ; 0.538      ;
; 0.422  ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:1:biti|int_q                   ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:0:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.040     ; 0.525      ;
; 0.456  ; UART:uart_block|edge_detect:detect_inc|edge_detected                                          ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q               ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.041     ; 0.490      ;
; 0.457  ; UART:uart_block|edge_detect:detect_inc|edge_detected                                          ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q               ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.041     ; 0.489      ;
; 0.461  ; UART:uart_block|edge_detect:detect_inc|edge_detected                                          ; UART:uart_block|enARdFF_resetToOne:enable_tx|int_q                                            ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.041     ; 0.485      ;
; 0.465  ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q               ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q               ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.040     ; 0.482      ;
; 0.487  ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:0:biti|int_q                         ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:0:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.040     ; 0.460      ;
; 0.489  ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.041     ; 0.457      ;
; 0.497  ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:6:biti|int_q                         ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:6:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.040     ; 0.450      ;
; 0.502  ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:6:biti|int_q                   ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:5:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.040     ; 0.445      ;
; 0.502  ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:5:biti|int_q                         ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:5:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.040     ; 0.445      ;
+--------+-----------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk'                                                                                                                                                                                                                                                      ;
+-------+---------------------------------------------------------------------------+---------------------------------------------------------------------------+-------------------------------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                 ; To Node                                                                   ; Launch Clock                                                            ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------+---------------------------------------------------------------------------+-------------------------------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; 0.296 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk ; 0.500        ; 1.569      ; 1.865      ;
; 0.397 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk    ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk ; 1.000        ; -0.043     ; 0.547      ;
; 0.585 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk    ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk ; 1.000        ; -0.043     ; 0.359      ;
; 0.996 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk ; 1.000        ; 1.569      ; 1.665      ;
+-------+---------------------------------------------------------------------------+---------------------------------------------------------------------------+-------------------------------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'BaudRateSel[0]'                                                                                                                                                                                                                                                                       ;
+--------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+------------------------------------------------------------------------------------------+----------------+--------------+------------+------------+
; Slack  ; From Node                                                                ; To Node                                                                  ; Launch Clock                                                                             ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+------------------------------------------------------------------------------------------+----------------+--------------+------------+------------+
; -4.499 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; BaudRateSel[0] ; 0.000        ; 6.646      ; 2.366      ;
; -4.253 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; BaudRateSel[0] ; -0.500       ; 6.646      ; 2.112      ;
; -3.659 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; BaudRateSel[0] ; -0.500       ; 4.352      ; 0.307      ;
; -3.659 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; BaudRateSel[0] ; -0.500       ; 4.352      ; 0.307      ;
; -3.652 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; BaudRateSel[0] ; -0.500       ; 4.352      ; 0.314      ;
; -3.495 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; BaudRateSel[0] ; 0.000        ; 5.388      ; 2.112      ;
; -3.490 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; BaudRateSel[0] ; -0.500       ; 4.352      ; 0.476      ;
; -3.484 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; BaudRateSel[0] ; -0.500       ; 4.352      ; 0.482      ;
; -3.484 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; BaudRateSel[0] ; -0.500       ; 4.352      ; 0.482      ;
; -3.473 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; BaudRateSel[0] ; -0.500       ; 4.352      ; 0.493      ;
; -3.431 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; BaudRateSel[0] ; -0.500       ; 4.352      ; 0.535      ;
; -3.394 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; BaudRateSel[0] ; -0.500       ; 4.352      ; 0.572      ;
; -3.300 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 3.993      ; 0.307      ;
; -3.300 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 3.993      ; 0.307      ;
; -3.293 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 3.993      ; 0.314      ;
; -3.131 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 3.993      ; 0.476      ;
; -3.125 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 3.993      ; 0.482      ;
; -3.125 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 3.993      ; 0.482      ;
; -3.114 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 3.993      ; 0.493      ;
; -3.072 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 3.993      ; 0.535      ;
; -3.035 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 3.993      ; 0.572      ;
; -2.901 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; BaudRateSel[0] ; 0.000        ; 3.094      ; 0.307      ;
; -2.901 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; BaudRateSel[0] ; 0.000        ; 3.094      ; 0.307      ;
; -2.894 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; BaudRateSel[0] ; 0.000        ; 3.094      ; 0.314      ;
; -2.741 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; BaudRateSel[0] ; -0.500       ; 5.388      ; 2.366      ;
; -2.732 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; BaudRateSel[0] ; 0.000        ; 3.094      ; 0.476      ;
; -2.726 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; BaudRateSel[0] ; 0.000        ; 3.094      ; 0.482      ;
; -2.726 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; BaudRateSel[0] ; 0.000        ; 3.094      ; 0.482      ;
; -2.715 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; BaudRateSel[0] ; 0.000        ; 3.094      ; 0.493      ;
; -2.673 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; BaudRateSel[0] ; 0.000        ; 3.094      ; 0.535      ;
; -2.636 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; BaudRateSel[0] ; 0.000        ; 3.094      ; 0.572      ;
; -2.542 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; BaudRateSel[0] ; 0.000        ; 2.735      ; 0.307      ;
; -2.542 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; BaudRateSel[0] ; 0.000        ; 2.735      ; 0.307      ;
; -2.535 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; BaudRateSel[0] ; 0.000        ; 2.735      ; 0.314      ;
; -2.373 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; BaudRateSel[0] ; 0.000        ; 2.735      ; 0.476      ;
; -2.367 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; BaudRateSel[0] ; 0.000        ; 2.735      ; 0.482      ;
; -2.367 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; BaudRateSel[0] ; 0.000        ; 2.735      ; 0.482      ;
; -2.356 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; BaudRateSel[0] ; 0.000        ; 2.735      ; 0.493      ;
; -2.314 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; BaudRateSel[0] ; 0.000        ; 2.735      ; 0.535      ;
; -2.300 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 2.993      ; 0.307      ;
; -2.300 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 2.993      ; 0.307      ;
; -2.293 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 2.993      ; 0.314      ;
; -2.277 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; BaudRateSel[0] ; 0.000        ; 2.735      ; 0.572      ;
; -2.131 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 2.993      ; 0.476      ;
; -2.125 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 2.993      ; 0.482      ;
; -2.125 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 2.993      ; 0.482      ;
; -2.114 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 2.993      ; 0.493      ;
; -2.072 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 2.993      ; 0.535      ;
; -2.035 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 2.993      ; 0.572      ;
; -1.991 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 2.684      ; 0.307      ;
; -1.991 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 2.684      ; 0.307      ;
; -1.984 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 2.684      ; 0.314      ;
; -1.822 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 2.684      ; 0.476      ;
; -1.816 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 2.684      ; 0.482      ;
; -1.816 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 2.684      ; 0.482      ;
; -1.805 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 2.684      ; 0.493      ;
; -1.763 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 2.684      ; 0.535      ;
; -1.726 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 2.684      ; 0.572      ;
; -1.646 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 2.339      ; 0.307      ;
; -1.646 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 2.339      ; 0.307      ;
; -1.639 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 2.339      ; 0.314      ;
; -1.542 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; BaudRateSel[0] ; 0.000        ; 1.735      ; 0.307      ;
; -1.542 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; BaudRateSel[0] ; 0.000        ; 1.735      ; 0.307      ;
; -1.535 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; BaudRateSel[0] ; 0.000        ; 1.735      ; 0.314      ;
; -1.477 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 2.339      ; 0.476      ;
; -1.471 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 2.339      ; 0.482      ;
; -1.471 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 2.339      ; 0.482      ;
; -1.465 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 2.158      ; 0.307      ;
; -1.465 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 2.158      ; 0.307      ;
; -1.460 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 2.339      ; 0.493      ;
; -1.458 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 2.158      ; 0.314      ;
; -1.418 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 2.339      ; 0.535      ;
; -1.381 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 2.339      ; 0.572      ;
; -1.373 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; BaudRateSel[0] ; 0.000        ; 1.735      ; 0.476      ;
; -1.367 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; BaudRateSel[0] ; 0.000        ; 1.735      ; 0.482      ;
; -1.367 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; BaudRateSel[0] ; 0.000        ; 1.735      ; 0.482      ;
; -1.356 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; BaudRateSel[0] ; 0.000        ; 1.735      ; 0.493      ;
; -1.314 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; BaudRateSel[0] ; 0.000        ; 1.735      ; 0.535      ;
; -1.296 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 2.158      ; 0.476      ;
; -1.290 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 2.158      ; 0.482      ;
; -1.290 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 2.158      ; 0.482      ;
; -1.279 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 2.158      ; 0.493      ;
; -1.277 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; BaudRateSel[0] ; 0.000        ; 1.735      ; 0.572      ;
; -1.268 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; -0.500       ; 1.971      ; 0.307      ;
; -1.268 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; -0.500       ; 1.971      ; 0.307      ;
; -1.261 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; -0.500       ; 1.971      ; 0.314      ;
; -1.237 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 2.158      ; 0.535      ;
; -1.233 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; BaudRateSel[0] ; 0.000        ; 1.426      ; 0.307      ;
; -1.233 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; BaudRateSel[0] ; 0.000        ; 1.426      ; 0.307      ;
; -1.226 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; BaudRateSel[0] ; 0.000        ; 1.426      ; 0.314      ;
; -1.200 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 2.158      ; 0.572      ;
; -1.116 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 1.809      ; 0.307      ;
; -1.116 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 1.809      ; 0.307      ;
; -1.109 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; BaudRateSel[0] ; -0.500       ; 1.809      ; 0.314      ;
; -1.099 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; -0.500       ; 1.971      ; 0.476      ;
; -1.093 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; -0.500       ; 1.971      ; 0.482      ;
; -1.093 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; -0.500       ; 1.971      ; 0.482      ;
; -1.082 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; BaudRateSel[0]                                                                           ; BaudRateSel[0] ; -0.500       ; 1.971      ; 0.493      ;
; -1.064 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; BaudRateSel[0] ; 0.000        ; 1.426      ; 0.476      ;
; -1.058 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; BaudRateSel[0] ; 0.000        ; 1.426      ; 0.482      ;
+--------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+------------------------------------------------------------------------------------------+----------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk'                                                                                                                                                                                                                                                                                                           ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                  ; To Node                                                                                    ; Launch Clock                                                                             ; Latch Clock                                                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+
; -3.192 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 5.095      ; 2.112      ;
; -2.598 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 2.801      ; 0.307      ;
; -2.598 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 2.801      ; 0.307      ;
; -2.591 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 2.801      ; 0.314      ;
; -2.438 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; -0.500       ; 5.095      ; 2.366      ;
; -2.429 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 2.801      ; 0.476      ;
; -2.423 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 2.801      ; 0.482      ;
; -2.423 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 2.801      ; 0.482      ;
; -2.412 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 2.801      ; 0.493      ;
; -2.370 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 2.801      ; 0.535      ;
; -2.333 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 2.801      ; 0.572      ;
; -2.239 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 2.442      ; 0.307      ;
; -2.239 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 2.442      ; 0.307      ;
; -2.232 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 2.442      ; 0.314      ;
; -2.070 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 2.442      ; 0.476      ;
; -2.064 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 2.442      ; 0.482      ;
; -2.064 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 2.442      ; 0.482      ;
; -2.053 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 2.442      ; 0.493      ;
; -2.011 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 2.442      ; 0.535      ;
; -1.974 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 2.442      ; 0.572      ;
; -1.239 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 1.442      ; 0.307      ;
; -1.239 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 1.442      ; 0.307      ;
; -1.232 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 1.442      ; 0.314      ;
; -1.070 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 1.442      ; 0.476      ;
; -1.064 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 1.442      ; 0.482      ;
; -1.064 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 1.442      ; 0.482      ;
; -1.053 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 1.442      ; 0.493      ;
; -1.011 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 1.442      ; 0.535      ;
; -0.974 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 1.442      ; 0.572      ;
; -0.930 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 1.133      ; 0.307      ;
; -0.930 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 1.133      ; 0.307      ;
; -0.923 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 1.133      ; 0.314      ;
; -0.761 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 1.133      ; 0.476      ;
; -0.755 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 1.133      ; 0.482      ;
; -0.755 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 1.133      ; 0.482      ;
; -0.744 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 1.133      ; 0.493      ;
; -0.702 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 1.133      ; 0.535      ;
; -0.665 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 1.133      ; 0.572      ;
; -0.585 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 0.788      ; 0.307      ;
; -0.585 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 0.788      ; 0.307      ;
; -0.578 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 0.788      ; 0.314      ;
; -0.416 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 0.788      ; 0.476      ;
; -0.410 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 0.788      ; 0.482      ;
; -0.410 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 0.788      ; 0.482      ;
; -0.404 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 0.607      ; 0.307      ;
; -0.404 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 0.607      ; 0.307      ;
; -0.399 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 0.788      ; 0.493      ;
; -0.397 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 0.607      ; 0.314      ;
; -0.357 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 0.788      ; 0.535      ;
; -0.320 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 0.788      ; 0.572      ;
; -0.281 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 0.474      ; 0.307      ;
; -0.281 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 0.474      ; 0.307      ;
; -0.274 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 0.474      ; 0.314      ;
; -0.235 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 0.607      ; 0.476      ;
; -0.229 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 0.607      ; 0.482      ;
; -0.229 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 0.607      ; 0.482      ;
; -0.218 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 0.607      ; 0.493      ;
; -0.176 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 0.607      ; 0.535      ;
; -0.139 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 0.607      ; 0.572      ;
; -0.112 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 0.474      ; 0.476      ;
; -0.108 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; -0.500       ; 0.801      ; 0.307      ;
; -0.108 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; -0.500       ; 0.801      ; 0.307      ;
; -0.106 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 0.474      ; 0.482      ;
; -0.106 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 0.474      ; 0.482      ;
; -0.101 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; -0.500       ; 0.801      ; 0.314      ;
; -0.095 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 0.474      ; 0.493      ;
; -0.053 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 0.474      ; 0.535      ;
; -0.016 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 0.474      ; 0.572      ;
; 0.061  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; -0.500       ; 0.801      ; 0.476      ;
; 0.067  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; -0.500       ; 0.801      ; 0.482      ;
; 0.067  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; -0.500       ; 0.801      ; 0.482      ;
; 0.078  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; -0.500       ; 0.801      ; 0.493      ;
; 0.120  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; -0.500       ; 0.801      ; 0.535      ;
; 0.157  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; -0.500       ; 0.801      ; 0.572      ;
; 0.181  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 0.042      ; 0.307      ;
; 0.188  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 0.042      ; 0.314      ;
; 0.201  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:7:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:7:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 0.022      ; 0.307      ;
; 0.206  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:7:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:7:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 0.024      ; 0.314      ;
; 0.208  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:7:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:7:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 0.022      ; 0.314      ;
; 0.350  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 0.042      ; 0.476      ;
; 0.356  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 0.042      ; 0.482      ;
; 0.356  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 0.042      ; 0.482      ;
; 0.367  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 0.042      ; 0.493      ;
; 0.409  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 0.042      ; 0.535      ;
; 0.446  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 0.000        ; 0.042      ; 0.572      ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk'                                                                                                                                                                                                                                                                                                           ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                  ; To Node                                                                                    ; Launch Clock                                                                             ; Latch Clock                                                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+
; -2.809 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 4.712      ; 2.112      ;
; -2.215 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 2.418      ; 0.307      ;
; -2.215 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 2.418      ; 0.307      ;
; -2.208 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 2.418      ; 0.314      ;
; -2.055 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; -0.500       ; 4.712      ; 2.366      ;
; -2.046 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 2.418      ; 0.476      ;
; -2.040 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 2.418      ; 0.482      ;
; -2.040 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 2.418      ; 0.482      ;
; -2.029 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 2.418      ; 0.493      ;
; -1.987 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 2.418      ; 0.535      ;
; -1.950 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 2.418      ; 0.572      ;
; -1.856 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 2.059      ; 0.307      ;
; -1.856 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 2.059      ; 0.307      ;
; -1.849 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 2.059      ; 0.314      ;
; -1.687 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 2.059      ; 0.476      ;
; -1.681 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 2.059      ; 0.482      ;
; -1.681 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 2.059      ; 0.482      ;
; -1.670 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 2.059      ; 0.493      ;
; -1.628 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 2.059      ; 0.535      ;
; -1.591 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 2.059      ; 0.572      ;
; -0.856 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 1.059      ; 0.307      ;
; -0.856 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 1.059      ; 0.307      ;
; -0.849 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 1.059      ; 0.314      ;
; -0.687 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 1.059      ; 0.476      ;
; -0.681 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 1.059      ; 0.482      ;
; -0.681 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 1.059      ; 0.482      ;
; -0.670 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 1.059      ; 0.493      ;
; -0.628 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 1.059      ; 0.535      ;
; -0.591 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 1.059      ; 0.572      ;
; -0.547 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 0.750      ; 0.307      ;
; -0.547 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 0.750      ; 0.307      ;
; -0.540 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 0.750      ; 0.314      ;
; -0.378 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 0.750      ; 0.476      ;
; -0.372 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 0.750      ; 0.482      ;
; -0.372 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 0.750      ; 0.482      ;
; -0.363 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 1.720      ; 1.566      ;
; -0.361 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 0.750      ; 0.493      ;
; -0.319 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 0.750      ; 0.535      ;
; -0.282 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 0.750      ; 0.572      ;
; -0.202 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 0.405      ; 0.307      ;
; -0.202 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 0.405      ; 0.307      ;
; -0.195 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 0.405      ; 0.314      ;
; -0.033 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 0.405      ; 0.476      ;
; -0.027 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 0.405      ; 0.482      ;
; -0.027 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 0.405      ; 0.482      ;
; -0.016 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 0.405      ; 0.493      ;
; 0.026  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 0.405      ; 0.535      ;
; 0.063  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 0.405      ; 0.572      ;
; 0.102  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 0.091      ; 0.307      ;
; 0.102  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 0.091      ; 0.307      ;
; 0.109  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 0.091      ; 0.314      ;
; 0.181  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 0.042      ; 0.307      ;
; 0.188  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 0.042      ; 0.314      ;
; 0.188  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 0.042      ; 0.314      ;
; 0.271  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 0.091      ; 0.476      ;
; 0.275  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; -0.500       ; 0.418      ; 0.307      ;
; 0.275  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; -0.500       ; 0.418      ; 0.307      ;
; 0.277  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 0.091      ; 0.482      ;
; 0.277  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 0.091      ; 0.482      ;
; 0.282  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; -0.500       ; 0.418      ; 0.314      ;
; 0.288  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 0.091      ; 0.493      ;
; 0.291  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; -0.500       ; 1.720      ; 1.720      ;
; 0.328  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; -0.125     ; 0.307      ;
; 0.328  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; -0.125     ; 0.307      ;
; 0.330  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 0.091      ; 0.535      ;
; 0.335  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; -0.125     ; 0.314      ;
; 0.340  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 0.042      ; 0.466      ;
; 0.350  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 0.042      ; 0.476      ;
; 0.356  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 0.042      ; 0.482      ;
; 0.356  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 0.042      ; 0.482      ;
; 0.367  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 0.091      ; 0.572      ;
; 0.367  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 0.042      ; 0.493      ;
; 0.409  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 0.042      ; 0.535      ;
; 0.444  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; -0.500       ; 0.418      ; 0.476      ;
; 0.446  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; 0.042      ; 0.572      ;
; 0.450  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; -0.500       ; 0.418      ; 0.482      ;
; 0.450  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; -0.500       ; 0.418      ; 0.482      ;
; 0.461  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; -0.500       ; 0.418      ; 0.493      ;
; 0.497  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; -0.125     ; 0.476      ;
; 0.503  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; -0.500       ; 0.418      ; 0.535      ;
; 0.503  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; -0.125     ; 0.482      ;
; 0.503  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; -0.125     ; 0.482      ;
; 0.514  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; -0.125     ; 0.493      ;
; 0.540  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; -0.500       ; 0.418      ; 0.572      ;
; 0.556  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; -0.125     ; 0.535      ;
; 0.593  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 0.000        ; -0.125     ; 0.572      ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk'                                                                                                                                                                                                                                                                                                           ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                  ; To Node                                                                                    ; Launch Clock                                                                             ; Latch Clock                                                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+
; -2.635 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 4.538      ; 2.112      ;
; -2.041 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 2.244      ; 0.307      ;
; -2.041 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 2.244      ; 0.307      ;
; -2.034 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 2.244      ; 0.314      ;
; -1.881 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; -0.500       ; 4.538      ; 2.366      ;
; -1.872 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 2.244      ; 0.476      ;
; -1.866 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 2.244      ; 0.482      ;
; -1.866 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 2.244      ; 0.482      ;
; -1.855 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 2.244      ; 0.493      ;
; -1.813 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 2.244      ; 0.535      ;
; -1.776 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 2.244      ; 0.572      ;
; -1.682 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 1.885      ; 0.307      ;
; -1.682 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 1.885      ; 0.307      ;
; -1.675 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 1.885      ; 0.314      ;
; -1.513 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 1.885      ; 0.476      ;
; -1.507 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 1.885      ; 0.482      ;
; -1.507 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 1.885      ; 0.482      ;
; -1.496 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 1.885      ; 0.493      ;
; -1.454 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 1.885      ; 0.535      ;
; -1.417 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 1.885      ; 0.572      ;
; -0.682 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 0.885      ; 0.307      ;
; -0.682 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 0.885      ; 0.307      ;
; -0.675 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 0.885      ; 0.314      ;
; -0.513 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 0.885      ; 0.476      ;
; -0.507 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 0.885      ; 0.482      ;
; -0.507 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 0.885      ; 0.482      ;
; -0.496 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 0.885      ; 0.493      ;
; -0.454 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 0.885      ; 0.535      ;
; -0.417 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 0.885      ; 0.572      ;
; -0.373 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 0.576      ; 0.307      ;
; -0.373 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 0.576      ; 0.307      ;
; -0.366 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 0.576      ; 0.314      ;
; -0.242 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 1.706      ; 1.673      ;
; -0.204 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 0.576      ; 0.476      ;
; -0.198 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 0.576      ; 0.482      ;
; -0.198 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 0.576      ; 0.482      ;
; -0.187 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 0.576      ; 0.493      ;
; -0.145 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 0.576      ; 0.535      ;
; -0.108 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 0.576      ; 0.572      ;
; 0.153  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 0.050      ; 0.307      ;
; 0.153  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 0.050      ; 0.307      ;
; 0.160  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 0.050      ; 0.314      ;
; 0.181  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 0.042      ; 0.307      ;
; 0.188  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 0.042      ; 0.314      ;
; 0.188  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 0.042      ; 0.314      ;
; 0.276  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; -0.083     ; 0.307      ;
; 0.276  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; -0.083     ; 0.307      ;
; 0.283  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; -0.083     ; 0.314      ;
; 0.322  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 0.050      ; 0.476      ;
; 0.328  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 0.050      ; 0.482      ;
; 0.328  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 0.050      ; 0.482      ;
; 0.339  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 0.042      ; 0.465      ;
; 0.339  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 0.050      ; 0.493      ;
; 0.350  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 0.042      ; 0.476      ;
; 0.356  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 0.042      ; 0.482      ;
; 0.356  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 0.042      ; 0.482      ;
; 0.367  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 0.042      ; 0.493      ;
; 0.381  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 0.050      ; 0.535      ;
; 0.409  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 0.042      ; 0.535      ;
; 0.418  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 0.050      ; 0.572      ;
; 0.445  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; -0.083     ; 0.476      ;
; 0.446  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; 0.042      ; 0.572      ;
; 0.447  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; -0.500       ; 1.706      ; 1.862      ;
; 0.449  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; -0.500       ; 0.244      ; 0.307      ;
; 0.449  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; -0.500       ; 0.244      ; 0.307      ;
; 0.451  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; -0.083     ; 0.482      ;
; 0.451  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; -0.083     ; 0.482      ;
; 0.456  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; -0.500       ; 0.244      ; 0.314      ;
; 0.462  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; -0.083     ; 0.493      ;
; 0.502  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; -0.299     ; 0.307      ;
; 0.502  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; -0.299     ; 0.307      ;
; 0.504  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; -0.083     ; 0.535      ;
; 0.509  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; -0.299     ; 0.314      ;
; 0.541  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; -0.083     ; 0.572      ;
; 0.618  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; -0.500       ; 0.244      ; 0.476      ;
; 0.624  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; -0.500       ; 0.244      ; 0.482      ;
; 0.624  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; -0.500       ; 0.244      ; 0.482      ;
; 0.635  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; -0.500       ; 0.244      ; 0.493      ;
; 0.671  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; -0.299     ; 0.476      ;
; 0.677  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; -0.500       ; 0.244      ; 0.535      ;
; 0.677  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; -0.299     ; 0.482      ;
; 0.677  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; -0.299     ; 0.482      ;
; 0.688  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; -0.299     ; 0.493      ;
; 0.714  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; -0.500       ; 0.244      ; 0.572      ;
; 0.730  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; -0.299     ; 0.535      ;
; 0.767  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 0.000        ; -0.299     ; 0.572      ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk'                                                                                                                                                                                                                                                                                                           ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                  ; To Node                                                                                    ; Launch Clock                                                                             ; Latch Clock                                                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+
; -2.270 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 4.173      ; 2.112      ;
; -1.676 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 1.879      ; 0.307      ;
; -1.676 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 1.879      ; 0.307      ;
; -1.669 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 1.879      ; 0.314      ;
; -1.516 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; -0.500       ; 4.173      ; 2.366      ;
; -1.507 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 1.879      ; 0.476      ;
; -1.501 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 1.879      ; 0.482      ;
; -1.501 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 1.879      ; 0.482      ;
; -1.490 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 1.879      ; 0.493      ;
; -1.448 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 1.879      ; 0.535      ;
; -1.411 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 1.879      ; 0.572      ;
; -1.317 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 1.520      ; 0.307      ;
; -1.317 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 1.520      ; 0.307      ;
; -1.310 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 1.520      ; 0.314      ;
; -1.148 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 1.520      ; 0.476      ;
; -1.142 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 1.520      ; 0.482      ;
; -1.142 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 1.520      ; 0.482      ;
; -1.131 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 1.520      ; 0.493      ;
; -1.089 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 1.520      ; 0.535      ;
; -1.052 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 1.520      ; 0.572      ;
; -0.381 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 1.661      ; 1.489      ;
; -0.317 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 0.520      ; 0.307      ;
; -0.317 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 0.520      ; 0.307      ;
; -0.310 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 0.520      ; 0.314      ;
; -0.148 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 0.520      ; 0.476      ;
; -0.142 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 0.520      ; 0.482      ;
; -0.142 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 0.520      ; 0.482      ;
; -0.131 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 0.520      ; 0.493      ;
; -0.089 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 0.520      ; 0.535      ;
; -0.052 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 0.520      ; 0.572      ;
; 0.181  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 0.042      ; 0.307      ;
; 0.188  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 0.042      ; 0.314      ;
; 0.188  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 0.042      ; 0.314      ;
; 0.287  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; -0.500       ; 1.661      ; 1.657      ;
; 0.337  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -0.134     ; 0.307      ;
; 0.337  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -0.134     ; 0.307      ;
; 0.341  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 0.042      ; 0.467      ;
; 0.344  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -0.134     ; 0.314      ;
; 0.350  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 0.042      ; 0.476      ;
; 0.356  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 0.042      ; 0.482      ;
; 0.356  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 0.042      ; 0.482      ;
; 0.367  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 0.042      ; 0.493      ;
; 0.409  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 0.042      ; 0.535      ;
; 0.446  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; 0.042      ; 0.572      ;
; 0.506  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -0.134     ; 0.476      ;
; 0.512  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -0.134     ; 0.482      ;
; 0.512  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -0.134     ; 0.482      ;
; 0.518  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -0.315     ; 0.307      ;
; 0.518  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -0.315     ; 0.307      ;
; 0.523  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -0.134     ; 0.493      ;
; 0.525  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -0.315     ; 0.314      ;
; 0.565  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -0.134     ; 0.535      ;
; 0.602  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -0.134     ; 0.572      ;
; 0.641  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -0.448     ; 0.307      ;
; 0.641  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -0.448     ; 0.307      ;
; 0.648  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -0.448     ; 0.314      ;
; 0.687  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -0.315     ; 0.476      ;
; 0.693  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -0.315     ; 0.482      ;
; 0.693  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -0.315     ; 0.482      ;
; 0.704  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -0.315     ; 0.493      ;
; 0.746  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -0.315     ; 0.535      ;
; 0.783  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -0.315     ; 0.572      ;
; 0.810  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -0.448     ; 0.476      ;
; 0.814  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; -0.500       ; -0.121     ; 0.307      ;
; 0.814  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; -0.500       ; -0.121     ; 0.307      ;
; 0.816  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -0.448     ; 0.482      ;
; 0.816  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -0.448     ; 0.482      ;
; 0.821  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; -0.500       ; -0.121     ; 0.314      ;
; 0.827  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -0.448     ; 0.493      ;
; 0.867  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -0.664     ; 0.307      ;
; 0.867  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -0.664     ; 0.307      ;
; 0.869  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -0.448     ; 0.535      ;
; 0.874  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -0.664     ; 0.314      ;
; 0.906  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -0.448     ; 0.572      ;
; 0.983  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; -0.500       ; -0.121     ; 0.476      ;
; 0.989  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; -0.500       ; -0.121     ; 0.482      ;
; 0.989  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; -0.500       ; -0.121     ; 0.482      ;
; 1.000  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; -0.500       ; -0.121     ; 0.493      ;
; 1.036  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -0.664     ; 0.476      ;
; 1.042  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; -0.500       ; -0.121     ; 0.535      ;
; 1.042  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -0.664     ; 0.482      ;
; 1.042  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -0.664     ; 0.482      ;
; 1.053  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -0.664     ; 0.493      ;
; 1.079  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; -0.500       ; -0.121     ; 0.572      ;
; 1.095  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -0.664     ; 0.535      ;
; 1.132  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 0.000        ; -0.664     ; 0.572      ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk'                                                                                                                                                                                                                                                                                                           ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                  ; To Node                                                                                    ; Launch Clock                                                                             ; Latch Clock                                                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+
; -1.939 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; 3.842      ; 2.112      ;
; -1.345 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; 1.548      ; 0.307      ;
; -1.345 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; 1.548      ; 0.307      ;
; -1.338 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; 1.548      ; 0.314      ;
; -1.185 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; -0.500       ; 3.842      ; 2.366      ;
; -1.176 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; 1.548      ; 0.476      ;
; -1.170 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; 1.548      ; 0.482      ;
; -1.170 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; 1.548      ; 0.482      ;
; -1.159 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; 1.548      ; 0.493      ;
; -1.117 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; 1.548      ; 0.535      ;
; -1.080 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; 1.548      ; 0.572      ;
; -0.986 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; 1.189      ; 0.307      ;
; -0.986 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; 1.189      ; 0.307      ;
; -0.979 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; 1.189      ; 0.314      ;
; -0.817 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; 1.189      ; 0.476      ;
; -0.811 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; 1.189      ; 0.482      ;
; -0.811 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; 1.189      ; 0.482      ;
; -0.800 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; 1.189      ; 0.493      ;
; -0.758 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; 1.189      ; 0.535      ;
; -0.721 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; 1.189      ; 0.572      ;
; -0.352 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; 1.664      ; 1.521      ;
; 0.181  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; 0.042      ; 0.307      ;
; 0.187  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; 0.043      ; 0.314      ;
; 0.188  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; 0.042      ; 0.314      ;
; 0.312  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; -0.500       ; 1.664      ; 1.685      ;
; 0.323  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -0.120     ; 0.307      ;
; 0.323  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -0.120     ; 0.307      ;
; 0.330  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -0.120     ; 0.314      ;
; 0.350  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; 0.042      ; 0.476      ;
; 0.356  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; 0.042      ; 0.482      ;
; 0.356  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; 0.042      ; 0.482      ;
; 0.367  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; 0.042      ; 0.493      ;
; 0.409  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; 0.042      ; 0.535      ;
; 0.413  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; 0.043      ; 0.540      ;
; 0.446  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; 0.042      ; 0.572      ;
; 0.492  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -0.120     ; 0.476      ;
; 0.498  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -0.120     ; 0.482      ;
; 0.498  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -0.120     ; 0.482      ;
; 0.509  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -0.120     ; 0.493      ;
; 0.551  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -0.120     ; 0.535      ;
; 0.588  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -0.120     ; 0.572      ;
; 0.668  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -0.465     ; 0.307      ;
; 0.668  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -0.465     ; 0.307      ;
; 0.675  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -0.465     ; 0.314      ;
; 0.837  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -0.465     ; 0.476      ;
; 0.843  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -0.465     ; 0.482      ;
; 0.843  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -0.465     ; 0.482      ;
; 0.849  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -0.646     ; 0.307      ;
; 0.849  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -0.646     ; 0.307      ;
; 0.854  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -0.465     ; 0.493      ;
; 0.856  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -0.646     ; 0.314      ;
; 0.896  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -0.465     ; 0.535      ;
; 0.933  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -0.465     ; 0.572      ;
; 0.972  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -0.779     ; 0.307      ;
; 0.972  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -0.779     ; 0.307      ;
; 0.979  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -0.779     ; 0.314      ;
; 1.018  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -0.646     ; 0.476      ;
; 1.024  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -0.646     ; 0.482      ;
; 1.024  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -0.646     ; 0.482      ;
; 1.035  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -0.646     ; 0.493      ;
; 1.077  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -0.646     ; 0.535      ;
; 1.114  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -0.646     ; 0.572      ;
; 1.141  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -0.779     ; 0.476      ;
; 1.145  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; -0.500       ; -0.452     ; 0.307      ;
; 1.145  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; -0.500       ; -0.452     ; 0.307      ;
; 1.147  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -0.779     ; 0.482      ;
; 1.147  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -0.779     ; 0.482      ;
; 1.152  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; -0.500       ; -0.452     ; 0.314      ;
; 1.158  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -0.779     ; 0.493      ;
; 1.198  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -0.995     ; 0.307      ;
; 1.198  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -0.995     ; 0.307      ;
; 1.200  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -0.779     ; 0.535      ;
; 1.205  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -0.995     ; 0.314      ;
; 1.237  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -0.779     ; 0.572      ;
; 1.314  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; -0.500       ; -0.452     ; 0.476      ;
; 1.320  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; -0.500       ; -0.452     ; 0.482      ;
; 1.320  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; -0.500       ; -0.452     ; 0.482      ;
; 1.331  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; -0.500       ; -0.452     ; 0.493      ;
; 1.367  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -0.995     ; 0.476      ;
; 1.373  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; -0.500       ; -0.452     ; 0.535      ;
; 1.373  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -0.995     ; 0.482      ;
; 1.373  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -0.995     ; 0.482      ;
; 1.384  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -0.995     ; 0.493      ;
; 1.410  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; -0.500       ; -0.452     ; 0.572      ;
; 1.426  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -0.995     ; 0.535      ;
; 1.463  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 0.000        ; -0.995     ; 0.572      ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk'                                                                                                                                                                                                                                                                                                           ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                  ; To Node                                                                                    ; Launch Clock                                                                             ; Latch Clock                                                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+
; -0.912 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; 2.815      ; 2.112      ;
; -0.383 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; 2.220      ; 2.046      ;
; -0.318 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; 0.521      ; 0.307      ;
; -0.318 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; 0.521      ; 0.307      ;
; -0.311 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; 0.521      ; 0.314      ;
; -0.158 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; -0.500       ; 2.815      ; 2.366      ;
; -0.149 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; 0.521      ; 0.476      ;
; -0.143 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; 0.521      ; 0.482      ;
; -0.143 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; 0.521      ; 0.482      ;
; -0.132 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; 0.521      ; 0.493      ;
; -0.090 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; 0.521      ; 0.535      ;
; -0.053 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; 0.521      ; 0.572      ;
; 0.181  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; 0.042      ; 0.307      ;
; 0.188  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; 0.042      ; 0.314      ;
; 0.188  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; 0.042      ; 0.314      ;
; 0.350  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; 0.042      ; 0.476      ;
; 0.356  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; 0.042      ; 0.482      ;
; 0.356  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; 0.042      ; 0.482      ;
; 0.366  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; -0.500       ; 2.220      ; 2.295      ;
; 0.367  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; 0.042      ; 0.493      ;
; 0.409  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; 0.042      ; 0.535      ;
; 0.412  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; 0.042      ; 0.538      ;
; 0.446  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; 0.042      ; 0.572      ;
; 1.041  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -0.838     ; 0.307      ;
; 1.041  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -0.838     ; 0.307      ;
; 1.048  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -0.838     ; 0.314      ;
; 1.210  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -0.838     ; 0.476      ;
; 1.216  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -0.838     ; 0.482      ;
; 1.216  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -0.838     ; 0.482      ;
; 1.227  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -0.838     ; 0.493      ;
; 1.269  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -0.838     ; 0.535      ;
; 1.306  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -0.838     ; 0.572      ;
; 1.350  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -1.147     ; 0.307      ;
; 1.350  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -1.147     ; 0.307      ;
; 1.357  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -1.147     ; 0.314      ;
; 1.519  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -1.147     ; 0.476      ;
; 1.525  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -1.147     ; 0.482      ;
; 1.525  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -1.147     ; 0.482      ;
; 1.536  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -1.147     ; 0.493      ;
; 1.578  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -1.147     ; 0.535      ;
; 1.615  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -1.147     ; 0.572      ;
; 1.695  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -1.492     ; 0.307      ;
; 1.695  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -1.492     ; 0.307      ;
; 1.702  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -1.492     ; 0.314      ;
; 1.864  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -1.492     ; 0.476      ;
; 1.870  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -1.492     ; 0.482      ;
; 1.870  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -1.492     ; 0.482      ;
; 1.876  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -1.673     ; 0.307      ;
; 1.876  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -1.673     ; 0.307      ;
; 1.881  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -1.492     ; 0.493      ;
; 1.883  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -1.673     ; 0.314      ;
; 1.923  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -1.492     ; 0.535      ;
; 1.960  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -1.492     ; 0.572      ;
; 1.999  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -1.806     ; 0.307      ;
; 1.999  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -1.806     ; 0.307      ;
; 2.006  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -1.806     ; 0.314      ;
; 2.045  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -1.673     ; 0.476      ;
; 2.051  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -1.673     ; 0.482      ;
; 2.051  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -1.673     ; 0.482      ;
; 2.062  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -1.673     ; 0.493      ;
; 2.104  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -1.673     ; 0.535      ;
; 2.141  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -1.673     ; 0.572      ;
; 2.168  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -1.806     ; 0.476      ;
; 2.172  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; -0.500       ; -1.479     ; 0.307      ;
; 2.172  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; -0.500       ; -1.479     ; 0.307      ;
; 2.174  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -1.806     ; 0.482      ;
; 2.174  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -1.806     ; 0.482      ;
; 2.179  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; -0.500       ; -1.479     ; 0.314      ;
; 2.185  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -1.806     ; 0.493      ;
; 2.225  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -2.022     ; 0.307      ;
; 2.225  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -2.022     ; 0.307      ;
; 2.227  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -1.806     ; 0.535      ;
; 2.232  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -2.022     ; 0.314      ;
; 2.264  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -1.806     ; 0.572      ;
; 2.341  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; -0.500       ; -1.479     ; 0.476      ;
; 2.347  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; -0.500       ; -1.479     ; 0.482      ;
; 2.347  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; -0.500       ; -1.479     ; 0.482      ;
; 2.358  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; -0.500       ; -1.479     ; 0.493      ;
; 2.394  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -2.022     ; 0.476      ;
; 2.400  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; -0.500       ; -1.479     ; 0.535      ;
; 2.400  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -2.022     ; 0.482      ;
; 2.400  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -2.022     ; 0.482      ;
; 2.411  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -2.022     ; 0.493      ;
; 2.437  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; -0.500       ; -1.479     ; 0.572      ;
; 2.453  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -2.022     ; 0.535      ;
; 2.490  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 0.000        ; -2.022     ; 0.572      ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk'                                                                                                                                                                                                                                                                                                           ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                  ; To Node                                                                                    ; Launch Clock                                                                             ; Latch Clock                                                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+------------+------------+
; -0.540 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; 2.366      ; 2.035      ;
; -0.497 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; 2.400      ; 2.112      ;
; 0.181  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; 0.042      ; 0.307      ;
; 0.187  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; 0.043      ; 0.314      ;
; 0.188  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; 0.042      ; 0.314      ;
; 0.212  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; -0.500       ; 2.366      ; 2.287      ;
; 0.257  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; -0.500       ; 2.400      ; 2.366      ;
; 0.340  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; 0.043      ; 0.467      ;
; 0.350  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; 0.042      ; 0.476      ;
; 0.356  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; 0.042      ; 0.482      ;
; 0.356  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; 0.042      ; 0.482      ;
; 0.367  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; 0.042      ; 0.493      ;
; 0.409  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; 0.042      ; 0.535      ;
; 0.446  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; 0.042      ; 0.572      ;
; 0.456  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -0.253     ; 0.307      ;
; 0.456  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -0.253     ; 0.307      ;
; 0.463  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -0.253     ; 0.314      ;
; 0.625  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -0.253     ; 0.476      ;
; 0.631  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -0.253     ; 0.482      ;
; 0.631  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -0.253     ; 0.482      ;
; 0.642  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -0.253     ; 0.493      ;
; 0.684  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -0.253     ; 0.535      ;
; 0.721  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -0.253     ; 0.572      ;
; 1.456  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -1.253     ; 0.307      ;
; 1.456  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -1.253     ; 0.307      ;
; 1.463  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -1.253     ; 0.314      ;
; 1.625  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -1.253     ; 0.476      ;
; 1.631  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -1.253     ; 0.482      ;
; 1.631  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -1.253     ; 0.482      ;
; 1.642  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -1.253     ; 0.493      ;
; 1.684  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -1.253     ; 0.535      ;
; 1.721  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -1.253     ; 0.572      ;
; 1.765  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -1.562     ; 0.307      ;
; 1.765  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -1.562     ; 0.307      ;
; 1.772  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -1.562     ; 0.314      ;
; 1.934  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -1.562     ; 0.476      ;
; 1.940  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -1.562     ; 0.482      ;
; 1.940  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -1.562     ; 0.482      ;
; 1.951  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -1.562     ; 0.493      ;
; 1.993  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -1.562     ; 0.535      ;
; 2.030  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -1.562     ; 0.572      ;
; 2.110  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -1.907     ; 0.307      ;
; 2.110  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -1.907     ; 0.307      ;
; 2.117  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -1.907     ; 0.314      ;
; 2.279  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -1.907     ; 0.476      ;
; 2.285  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -1.907     ; 0.482      ;
; 2.285  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -1.907     ; 0.482      ;
; 2.291  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -2.088     ; 0.307      ;
; 2.291  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -2.088     ; 0.307      ;
; 2.296  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -1.907     ; 0.493      ;
; 2.298  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -2.088     ; 0.314      ;
; 2.338  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -1.907     ; 0.535      ;
; 2.375  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -1.907     ; 0.572      ;
; 2.414  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -2.221     ; 0.307      ;
; 2.414  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -2.221     ; 0.307      ;
; 2.421  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -2.221     ; 0.314      ;
; 2.460  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -2.088     ; 0.476      ;
; 2.466  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -2.088     ; 0.482      ;
; 2.466  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -2.088     ; 0.482      ;
; 2.477  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -2.088     ; 0.493      ;
; 2.519  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -2.088     ; 0.535      ;
; 2.556  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -2.088     ; 0.572      ;
; 2.583  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -2.221     ; 0.476      ;
; 2.587  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; -0.500       ; -1.894     ; 0.307      ;
; 2.587  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; -0.500       ; -1.894     ; 0.307      ;
; 2.589  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -2.221     ; 0.482      ;
; 2.589  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -2.221     ; 0.482      ;
; 2.594  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; -0.500       ; -1.894     ; 0.314      ;
; 2.600  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -2.221     ; 0.493      ;
; 2.640  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -2.437     ; 0.307      ;
; 2.640  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -2.437     ; 0.307      ;
; 2.642  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -2.221     ; 0.535      ;
; 2.647  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -2.437     ; 0.314      ;
; 2.679  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -2.221     ; 0.572      ;
; 2.756  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; -0.500       ; -1.894     ; 0.476      ;
; 2.762  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; -0.500       ; -1.894     ; 0.482      ;
; 2.762  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; -0.500       ; -1.894     ; 0.482      ;
; 2.773  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; -0.500       ; -1.894     ; 0.493      ;
; 2.809  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -2.437     ; 0.476      ;
; 2.815  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; -0.500       ; -1.894     ; 0.535      ;
; 2.815  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -2.437     ; 0.482      ;
; 2.815  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -2.437     ; 0.482      ;
; 2.826  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -2.437     ; 0.493      ;
; 2.852  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; -0.500       ; -1.894     ; 0.572      ;
; 2.868  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -2.437     ; 0.535      ;
; 2.905  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; 0.000        ; -2.437     ; 0.572      ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'GClock'                                                                                                                                                                                                                                                                                                    ;
+--------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+----------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                      ; To Node                                                                                        ; Launch Clock                                                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+----------------------------------------------------------------------+-------------+--------------+------------+------------+
; -0.318 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk ; GClock      ; 0.000        ; 1.665      ; 1.566      ;
; 0.182  ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy0|int_q                     ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy0|int_q                     ; GClock                                                               ; GClock      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:3:biti|int_q ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:3:biti|int_q ; GClock                                                               ; GClock      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; GClock                                                               ; GClock      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; GClock                                                               ; GClock      ; 0.000        ; 0.041      ; 0.307      ;
; 0.183  ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                     ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                     ; GClock                                                               ; GClock      ; 0.000        ; 0.040      ; 0.307      ;
; 0.183  ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[1]                        ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[1]                        ; GClock                                                               ; GClock      ; 0.000        ; 0.040      ; 0.307      ;
; 0.188  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[5]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[5]                      ; GClock                                                               ; GClock      ; 0.000        ; 0.042      ; 0.314      ;
; 0.189  ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; GClock                                                               ; GClock      ; 0.000        ; 0.041      ; 0.314      ;
; 0.190  ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[0]                        ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[0]                        ; GClock                                                               ; GClock      ; 0.000        ; 0.040      ; 0.314      ;
; 0.275  ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; GClock                                                               ; GClock      ; 0.000        ; 0.041      ; 0.400      ;
; 0.278  ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:3:biti|int_q ; GClock                                                               ; GClock      ; 0.000        ; 0.041      ; 0.403      ;
; 0.278  ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; GClock                                                               ; GClock      ; 0.000        ; 0.041      ; 0.403      ;
; 0.292  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[1]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[1]                      ; GClock                                                               ; GClock      ; 0.000        ; 0.042      ; 0.418      ;
; 0.294  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[2]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[2]                      ; GClock                                                               ; GClock      ; 0.000        ; 0.042      ; 0.420      ;
; 0.297  ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[0]                        ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[1]                        ; GClock                                                               ; GClock      ; 0.000        ; 0.040      ; 0.421      ;
; 0.300  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[4]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[4]                      ; GClock                                                               ; GClock      ; 0.000        ; 0.042      ; 0.426      ;
; 0.314  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[5]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[3]                      ; GClock                                                               ; GClock      ; 0.000        ; 0.042      ; 0.440      ;
; 0.319  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk ; GClock      ; -0.500       ; 1.665      ; 1.703      ;
; 0.324  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[5]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[0]                      ; GClock                                                               ; GClock      ; 0.000        ; 0.042      ; 0.450      ;
; 0.371  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[4]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[0]                      ; GClock                                                               ; GClock      ; 0.000        ; 0.042      ; 0.497      ;
; 0.382  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[2]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[3]                      ; GClock                                                               ; GClock      ; 0.000        ; 0.042      ; 0.508      ;
; 0.383  ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[1]                        ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[0]                        ; GClock                                                               ; GClock      ; 0.000        ; 0.040      ; 0.507      ;
; 0.383  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[2]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[0]                      ; GClock                                                               ; GClock      ; 0.000        ; 0.042      ; 0.509      ;
; 0.387  ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy0|int_q                     ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                     ; GClock                                                               ; GClock      ; 0.000        ; 0.040      ; 0.511      ;
; 0.412  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[4]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[5]                      ; GClock                                                               ; GClock      ; 0.000        ; 0.042      ; 0.538      ;
; 0.413  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[4]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[3]                      ; GClock                                                               ; GClock      ; 0.000        ; 0.042      ; 0.539      ;
; 0.437  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[1]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[3]                      ; GClock                                                               ; GClock      ; 0.000        ; 0.042      ; 0.563      ;
; 0.438  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[1]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[0]                      ; GClock                                                               ; GClock      ; 0.000        ; 0.042      ; 0.564      ;
; 0.441  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[1]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[2]                      ; GClock                                                               ; GClock      ; 0.000        ; 0.042      ; 0.567      ;
; 0.444  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[3]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[4]                      ; GClock                                                               ; GClock      ; 0.000        ; 0.042      ; 0.570      ;
; 0.453  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[0]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[1]                      ; GClock                                                               ; GClock      ; 0.000        ; 0.042      ; 0.579      ;
; 0.455  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[2]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[4]                      ; GClock                                                               ; GClock      ; 0.000        ; 0.042      ; 0.581      ;
; 0.456  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[0]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[2]                      ; GClock                                                               ; GClock      ; 0.000        ; 0.042      ; 0.582      ;
; 0.477  ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:3:biti|int_q ; GClock                                                               ; GClock      ; 0.000        ; 0.041      ; 0.602      ;
; 0.496  ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; GClock                                                               ; GClock      ; 0.000        ; 0.041      ; 0.621      ;
; 0.497  ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:3:biti|int_q ; GClock                                                               ; GClock      ; 0.000        ; 0.041      ; 0.622      ;
; 0.497  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[2]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[5]                      ; GClock                                                               ; GClock      ; 0.000        ; 0.042      ; 0.623      ;
; 0.497  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[3]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[3]                      ; GClock                                                               ; GClock      ; 0.000        ; 0.042      ; 0.623      ;
; 0.498  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[3]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[0]                      ; GClock                                                               ; GClock      ; 0.000        ; 0.042      ; 0.624      ;
; 0.507  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[1]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[4]                      ; GClock                                                               ; GClock      ; 0.000        ; 0.042      ; 0.633      ;
; 0.522  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[0]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[4]                      ; GClock                                                               ; GClock      ; 0.000        ; 0.042      ; 0.648      ;
; 0.531  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[0]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[3]                      ; GClock                                                               ; GClock      ; 0.000        ; 0.042      ; 0.657      ;
; 0.532  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[0]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[0]                      ; GClock                                                               ; GClock      ; 0.000        ; 0.042      ; 0.658      ;
; 0.552  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[1]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[5]                      ; GClock                                                               ; GClock      ; 0.000        ; 0.042      ; 0.678      ;
; 0.586  ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[0]                        ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                     ; GClock                                                               ; GClock      ; 0.000        ; 0.040      ; 0.710      ;
; 0.587  ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                     ; GClock                                                               ; GClock      ; 0.000        ; 0.040      ; 0.711      ;
; 0.607  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[3]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[5]                      ; GClock                                                               ; GClock      ; 0.000        ; 0.042      ; 0.733      ;
; 0.633  ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                     ; GClock                                                               ; GClock      ; 0.000        ; 0.040      ; 0.757      ;
; 0.646  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[0]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[5]                      ; GClock                                                               ; GClock      ; 0.000        ; 0.042      ; 0.772      ;
; 0.672  ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:3:biti|int_q ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                     ; GClock                                                               ; GClock      ; 0.000        ; 0.040      ; 0.796      ;
; 0.672  ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[1]                        ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                     ; GClock                                                               ; GClock      ; 0.000        ; 0.040      ; 0.796      ;
; 0.724  ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy0|int_q                     ; GClock                                                               ; GClock      ; 0.000        ; 0.041      ; 0.849      ;
; 0.729  ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:reset_counter|int_q             ; GClock                                                               ; GClock      ; 0.000        ; 0.041      ; 0.854      ;
; 0.732  ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                     ; GClock                                                               ; GClock      ; 0.000        ; 0.040      ; 0.856      ;
; 0.733  ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy0|int_q                     ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:reset_counter|int_q             ; GClock                                                               ; GClock      ; 0.000        ; 0.041      ; 0.858      ;
; 0.774  ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:3:biti|int_q ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy0|int_q                     ; GClock                                                               ; GClock      ; 0.000        ; 0.041      ; 0.899      ;
; 0.777  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[5]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk                           ; GClock                                                               ; GClock      ; 0.000        ; 0.042      ; 0.903      ;
; 0.779  ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:3:biti|int_q ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:reset_counter|int_q             ; GClock                                                               ; GClock      ; 0.000        ; 0.041      ; 0.904      ;
; 0.793  ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy0|int_q                     ; GClock                                                               ; GClock      ; 0.000        ; 0.041      ; 0.918      ;
; 0.798  ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:reset_counter|int_q             ; GClock                                                               ; GClock      ; 0.000        ; 0.041      ; 0.923      ;
; 0.807  ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[0]                        ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy0|int_q                     ; GClock                                                               ; GClock      ; 0.000        ; 0.041      ; 0.932      ;
; 0.812  ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[0]                        ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:reset_counter|int_q             ; GClock                                                               ; GClock      ; 0.000        ; 0.041      ; 0.937      ;
; 0.843  ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy0|int_q                     ; GClock                                                               ; GClock      ; 0.000        ; 0.041      ; 0.968      ;
; 0.848  ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:reset_counter|int_q             ; GClock                                                               ; GClock      ; 0.000        ; 0.041      ; 0.973      ;
; 0.850  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[2]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk                           ; GClock                                                               ; GClock      ; 0.000        ; 0.042      ; 0.976      ;
; 0.858  ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                     ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy0|int_q                     ; GClock                                                               ; GClock      ; 0.000        ; 0.041      ; 0.983      ;
; 0.859  ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[1]                        ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy0|int_q                     ; GClock                                                               ; GClock      ; 0.000        ; 0.041      ; 0.984      ;
; 0.863  ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                     ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:reset_counter|int_q             ; GClock                                                               ; GClock      ; 0.000        ; 0.041      ; 0.988      ;
; 0.864  ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[1]                        ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:reset_counter|int_q             ; GClock                                                               ; GClock      ; 0.000        ; 0.041      ; 0.989      ;
; 0.881  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[4]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk                           ; GClock                                                               ; GClock      ; 0.000        ; 0.042      ; 1.007      ;
; 0.905  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[1]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk                           ; GClock                                                               ; GClock      ; 0.000        ; 0.042      ; 1.031      ;
; 0.961  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[3]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk                           ; GClock                                                               ; GClock      ; 0.000        ; 0.042      ; 1.087      ;
; 0.999  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[0]                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk                           ; GClock                                                               ; GClock      ; 0.000        ; 0.042      ; 1.125      ;
+--------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+----------------------------------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk'                                                                                                                                                                                                                                                        ;
+--------+---------------------------------------------------------------------------+---------------------------------------------------------------------------+-------------------------------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                 ; To Node                                                                   ; Launch Clock                                                            ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------+---------------------------------------------------------------------------+-------------------------------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; -0.277 ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk ; 0.000        ; 1.646      ; 1.578      ;
; 0.187  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk    ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk ; 0.000        ; 0.043      ; 0.314      ;
; 0.342  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_count ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk    ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk ; 0.000        ; 0.043      ; 0.469      ;
; 0.397  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk ; -0.500       ; 1.646      ; 1.752      ;
+--------+---------------------------------------------------------------------------+---------------------------------------------------------------------------+-------------------------------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk'                                                                                                                                                                                                                                                                                           ;
+-------+-----------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                     ; To Node                                                                                       ; Launch Clock                                                        ; Latch Clock                                                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; 0.182 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.183 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q               ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q               ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q               ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q               ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q               ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q               ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.040      ; 0.307      ;
; 0.190 ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:2:biti|int_q                   ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:1:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.040      ; 0.314      ;
; 0.190 ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:3:biti|int_q                   ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:2:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.040      ; 0.314      ;
; 0.191 ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:4:biti|int_q                   ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:3:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.040      ; 0.315      ;
; 0.249 ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:6:biti|int_q                   ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:5:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.040      ; 0.373      ;
; 0.251 ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:5:biti|int_q                         ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:5:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.041      ; 0.376      ;
; 0.255 ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:6:biti|int_q                         ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:6:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.041      ; 0.380      ;
; 0.258 ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.041      ; 0.383      ;
; 0.263 ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:0:biti|int_q                         ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:0:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.041      ; 0.388      ;
; 0.281 ; UART:uart_block|edge_detect:detect_inc|edge_detected                                          ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q               ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.040      ; 0.405      ;
; 0.282 ; UART:uart_block|edge_detect:detect_inc|edge_detected                                          ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q               ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.040      ; 0.406      ;
; 0.284 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:3:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.238      ; 0.606      ;
; 0.285 ; UART:uart_block|edge_detect:detect_inc|edge_detected                                          ; UART:uart_block|enARdFF_resetToOne:enable_tx|int_q                                            ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.040      ; 0.409      ;
; 0.288 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q               ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q               ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.040      ; 0.412      ;
; 0.309 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:3:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.238      ; 0.631      ;
; 0.316 ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:1:biti|int_q                   ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:0:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.040      ; 0.440      ;
; 0.326 ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:4:biti|int_q                         ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:4:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.041      ; 0.451      ;
; 0.329 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.041      ; 0.454      ;
; 0.331 ; UART:uart_block|edge_detect:detect_inc|signal_prev                                            ; UART:uart_block|edge_detect:detect_inc|edge_detected                                          ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.041      ; 0.456      ;
; 0.332 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q               ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q               ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.040      ; 0.456      ;
; 0.334 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q               ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q               ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.040      ; 0.458      ;
; 0.341 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.041      ; 0.466      ;
; 0.363 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:2:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.040      ; 0.487      ;
; 0.372 ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:2:biti|int_q                         ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:2:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.041      ; 0.497      ;
; 0.374 ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                    ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:3:biti|int_q                         ; GClock                                                              ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.122      ; 0.610      ;
; 0.375 ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.041      ; 0.500      ;
; 0.383 ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.041      ; 0.508      ;
; 0.384 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:6:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.041      ; 0.509      ;
; 0.390 ; UART:uart_block|edge_detect:detect_inc|edge_detected                                          ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q               ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.040      ; 0.514      ;
; 0.390 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|edge_detect:detect_inc|edge_detected                                          ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.042      ; 0.516      ;
; 0.402 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:4:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.041      ; 0.527      ;
; 0.409 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:4:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.041      ; 0.534      ;
; 0.411 ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy0|int_q                    ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:3:biti|int_q                         ; GClock                                                              ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.122      ; 0.647      ;
; 0.412 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:3:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.041      ; 0.537      ;
; 0.418 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:1:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.040      ; 0.542      ;
; 0.420 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:6:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.041      ; 0.545      ;
; 0.422 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:4:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.040      ; 0.546      ;
; 0.426 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:3:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.041      ; 0.551      ;
; 0.429 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:5:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.041      ; 0.554      ;
; 0.432 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:0:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.040      ; 0.556      ;
; 0.432 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:0:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.041      ; 0.557      ;
; 0.433 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|edge_detect:detect_inc|edge_detected                                          ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.042      ; 0.559      ;
; 0.434 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|edge_detect:detect_inc|signal_prev                                            ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.042      ; 0.560      ;
; 0.437 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:2:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.041      ; 0.562      ;
; 0.438 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:1:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.041      ; 0.563      ;
; 0.441 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:0:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.040      ; 0.565      ;
; 0.443 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:2:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.040      ; 0.567      ;
; 0.448 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:0:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.041      ; 0.573      ;
; 0.456 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:5:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.041      ; 0.581      ;
; 0.464 ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:5:biti|int_q                   ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:4:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.040      ; 0.588      ;
; 0.468 ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:1:biti|int_q                         ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:1:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.041      ; 0.593      ;
; 0.485 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|edge_detect:detect_inc|signal_prev                                            ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.042      ; 0.611      ;
; 0.493 ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.041      ; 0.618      ;
; 0.497 ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.041      ; 0.622      ;
; 0.501 ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                    ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:0:biti|int_q                         ; GClock                                                              ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; -0.076     ; 0.539      ;
; 0.502 ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.041      ; 0.627      ;
; 0.506 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.041      ; 0.631      ;
; 0.510 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:0:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.040      ; 0.634      ;
; 0.521 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:2:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.040      ; 0.645      ;
; 0.525 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:4:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.040      ; 0.649      ;
; 0.529 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:1:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.040      ; 0.653      ;
; 0.538 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:1:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.041      ; 0.663      ;
; 0.538 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:2:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.041      ; 0.663      ;
; 0.539 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.041      ; 0.664      ;
; 0.543 ; UART:uart_block|enARdFF_resetToOne:enable_tx|int_q                                            ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.040      ; 0.667      ;
; 0.544 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:3:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.238      ; 0.866      ;
; 0.548 ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.041      ; 0.673      ;
; 0.552 ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.041      ; 0.677      ;
; 0.554 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:6:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.040      ; 0.678      ;
; 0.557 ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.041      ; 0.682      ;
; 0.577 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:3:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.239      ; 0.900      ;
; 0.585 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:5:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.040      ; 0.709      ;
; 0.605 ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:3:biti|int_q                         ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:3:biti|int_q                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; -0.150     ; 0.539      ;
; 0.607 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.041      ; 0.732      ;
; 0.611 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:5:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.040      ; 0.735      ;
; 0.612 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.041      ; 0.737      ;
; 0.614 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:6:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.040      ; 0.738      ;
; 0.637 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:3:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.239      ; 0.960      ;
; 0.637 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.041      ; 0.762      ;
; 0.637 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:5:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.040      ; 0.761      ;
; 0.645 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.041      ; 0.770      ;
; 0.652 ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                    ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:2:biti|int_q                         ; GClock                                                              ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; -0.076     ; 0.690      ;
; 0.653 ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                    ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:1:biti|int_q                         ; GClock                                                              ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; -0.076     ; 0.691      ;
; 0.655 ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                    ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:4:biti|int_q                         ; GClock                                                              ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; -0.076     ; 0.693      ;
; 0.663 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:4:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.040      ; 0.787      ;
; 0.666 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:1:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.040      ; 0.790      ;
; 0.667 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.041      ; 0.792      ;
; 0.674 ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy0|int_q                    ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:4:biti|int_q                         ; GClock                                                              ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; -0.076     ; 0.712      ;
; 0.676 ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy0|int_q                    ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:2:biti|int_q                         ; GClock                                                              ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; -0.076     ; 0.714      ;
; 0.685 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q               ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:6:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.040      ; 0.809      ;
; 0.688 ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy0|int_q                    ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:1:biti|int_q                         ; GClock                                                              ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; -0.076     ; 0.726      ;
; 0.693 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:1:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.041      ; 0.818      ;
; 0.693 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:2:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.041      ; 0.818      ;
; 0.693 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:6:biti|int_q                         ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.041      ; 0.818      ;
+-------+-----------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk'                                                                                                                                                                                                                                                                             ;
+--------+------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                          ; To Node                                                                                       ; Launch Clock                                                        ; Latch Clock                                                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; -0.049 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q    ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q               ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.040     ; 0.996      ;
; -0.049 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q    ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q               ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.040     ; 0.996      ;
; -0.049 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q    ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q               ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.040     ; 0.996      ;
; 0.019  ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q    ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q               ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.040     ; 0.928      ;
; 0.019  ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q    ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q               ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.040     ; 0.928      ;
; 0.019  ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q    ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q               ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.040     ; 0.928      ;
; 0.056  ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.041     ; 0.890      ;
; 0.056  ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.041     ; 0.890      ;
; 0.056  ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.041     ; 0.890      ;
; 0.073  ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q    ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q               ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.040     ; 0.874      ;
; 0.073  ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q    ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q               ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.040     ; 0.874      ;
; 0.073  ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q    ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q               ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.040     ; 0.874      ;
; 0.078  ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.041     ; 0.868      ;
; 0.078  ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.041     ; 0.868      ;
; 0.078  ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.000        ; -0.041     ; 0.868      ;
+--------+------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'GClock'                                                                                                                                                                                                                           ;
+-------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                          ; To Node                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.298 ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:reset_counter|int_q ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:3:biti|int_q ; GClock       ; GClock      ; 1.000        ; -0.041     ; 0.648      ;
; 0.298 ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:reset_counter|int_q ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; GClock       ; GClock      ; 1.000        ; -0.041     ; 0.648      ;
; 0.298 ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:reset_counter|int_q ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; GClock       ; GClock      ; 1.000        ; -0.041     ; 0.648      ;
; 0.298 ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:reset_counter|int_q ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; GClock       ; GClock      ; 1.000        ; -0.041     ; 0.648      ;
+-------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'GClock'                                                                                                                                                                                                                            ;
+-------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                          ; To Node                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.462 ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:reset_counter|int_q ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:3:biti|int_q ; GClock       ; GClock      ; 0.000        ; 0.041      ; 0.587      ;
; 0.462 ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:reset_counter|int_q ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; GClock       ; GClock      ; 0.000        ; 0.041      ; 0.587      ;
; 0.462 ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:reset_counter|int_q ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; GClock       ; GClock      ; 0.000        ; 0.041      ; 0.587      ;
; 0.462 ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:reset_counter|int_q ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; GClock       ; GClock      ; 0.000        ; 0.041      ; 0.587      ;
+-------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk'                                                                                                                                                                                                                                                                             ;
+-------+------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                          ; To Node                                                                                       ; Launch Clock                                                        ; Latch Clock                                                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; 0.651 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q    ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q               ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.040      ; 0.775      ;
; 0.651 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q    ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q               ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.040      ; 0.775      ;
; 0.651 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q    ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q               ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.040      ; 0.775      ;
; 0.675 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.041      ; 0.800      ;
; 0.675 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.041      ; 0.800      ;
; 0.675 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.041      ; 0.800      ;
; 0.705 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.041      ; 0.830      ;
; 0.705 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.041      ; 0.830      ;
; 0.705 ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.041      ; 0.830      ;
; 0.747 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q    ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q               ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.040      ; 0.871      ;
; 0.747 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q    ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q               ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.040      ; 0.871      ;
; 0.747 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q    ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q               ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.040      ; 0.871      ;
; 0.764 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q    ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q               ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.040      ; 0.888      ;
; 0.764 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q    ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q               ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.040      ; 0.888      ;
; 0.764 ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q    ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q               ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.000        ; 0.040      ; 0.888      ;
+-------+------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'BaudRateSel[0]'                                                                                                         ;
+--------+--------------+----------------+------------------+----------------+------------+--------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock          ; Clock Edge ; Target                                                                   ;
+--------+--------------+----------------+------------------+----------------+------------+--------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; BaudRateSel[0] ; Rise       ; BaudRateSel[0]                                                           ;
; -2.162 ; -1.946       ; 0.216          ; High Pulse Width ; BaudRateSel[0] ; Fall       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ;
; -2.162 ; -1.946       ; 0.216          ; High Pulse Width ; BaudRateSel[0] ; Fall       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ;
; -2.162 ; -1.946       ; 0.216          ; High Pulse Width ; BaudRateSel[0] ; Fall       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ;
; -2.162 ; -1.946       ; 0.216          ; High Pulse Width ; BaudRateSel[0] ; Fall       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ;
; -2.061 ; -2.061       ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|mux|o|combout                                        ;
; -1.949 ; -1.949       ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|mux|o~clkctrl|inclk[0]                               ;
; -1.949 ; -1.949       ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|mux|o~clkctrl|outclk                                 ;
; -1.940 ; -1.940       ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|divby8|int_clk|clk                                   ;
; -1.940 ; -1.940       ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|divby8|int_count[0]|clk                              ;
; -1.940 ; -1.940       ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|divby8|int_count[1]|clk                              ;
; -1.940 ; -1.940       ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|divby8|int_count[2]|clk                              ;
; -1.875 ; -1.875       ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|mux|o|datab                                          ;
; -1.847 ; -1.847       ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|mux|o~0|combout                                      ;
; -1.503 ; -1.319       ; 0.184          ; Low Pulse Width  ; BaudRateSel[0] ; Fall       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ;
; -1.503 ; -1.319       ; 0.184          ; Low Pulse Width  ; BaudRateSel[0] ; Fall       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ;
; -1.503 ; -1.319       ; 0.184          ; Low Pulse Width  ; BaudRateSel[0] ; Fall       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ;
; -1.503 ; -1.319       ; 0.184          ; Low Pulse Width  ; BaudRateSel[0] ; Fall       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ;
; -1.323 ; -1.323       ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|divby8|int_clk|clk                                   ;
; -1.323 ; -1.323       ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|divby8|int_count[0]|clk                              ;
; -1.323 ; -1.323       ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|divby8|int_count[1]|clk                              ;
; -1.323 ; -1.323       ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|divby8|int_count[2]|clk                              ;
; -1.313 ; -1.313       ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|mux|o~clkctrl|inclk[0]                               ;
; -1.313 ; -1.313       ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|mux|o~clkctrl|outclk                                 ;
; -1.197 ; -1.197       ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|mux|o|combout                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; BaudRateSel[0] ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; BaudRateSel[0] ; Fall       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; BaudRateSel[0] ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; BaudRateSel[0] ; Fall       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; BaudRateSel[0] ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; BaudRateSel[0] ; Fall       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; BaudRateSel[0] ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; BaudRateSel[0] ; Fall       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ;
; -0.745 ; -0.745       ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|mux|o~0|combout                                      ;
; -0.718 ; -0.718       ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|mux|o|datab                                          ;
; -0.675 ; -0.675       ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|mux|o~0|datac                                        ;
; -0.614 ; -0.430       ; 0.184          ; Low Pulse Width  ; BaudRateSel[0] ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ;
; -0.614 ; -0.430       ; 0.184          ; Low Pulse Width  ; BaudRateSel[0] ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ;
; -0.614 ; -0.430       ; 0.184          ; Low Pulse Width  ; BaudRateSel[0] ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ;
; -0.614 ; -0.430       ; 0.184          ; Low Pulse Width  ; BaudRateSel[0] ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ;
; -0.554 ; -0.554       ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|mux|o~2|datac                                        ;
; -0.550 ; -0.550       ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|mux|o~2|combout                                      ;
; -0.533 ; -0.533       ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|mux|o~1|combout                                      ;
; -0.528 ; -0.528       ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|mux|o~1|datac                                        ;
; -0.522 ; -0.522       ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|mux|o~3|combout                                      ;
; -0.519 ; -0.519       ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|mux|o~3|datac                                        ;
; -0.497 ; -0.497       ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|mux|o~4|combout                                      ;
; -0.485 ; -0.485       ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|mux|o~1|combout                                      ;
; -0.436 ; -0.436       ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|divby8|int_clk|clk                                   ;
; -0.436 ; -0.436       ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|divby8|int_count[0]|clk                              ;
; -0.436 ; -0.436       ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|divby8|int_count[1]|clk                              ;
; -0.436 ; -0.436       ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|divby8|int_count[2]|clk                              ;
; -0.427 ; -0.427       ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|mux|o~clkctrl|inclk[0]                               ;
; -0.427 ; -0.427       ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|mux|o~clkctrl|outclk                                 ;
; -0.423 ; -0.423       ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|mux|o~1|datac                                        ;
; -0.400 ; -0.400       ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|mux|o~2|combout                                      ;
; -0.348 ; -0.348       ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|mux|o~0|datac                                        ;
; -0.345 ; -0.345       ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|mux|o~0|combout                                      ;
; -0.318 ; -0.318       ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|mux|o|datab                                          ;
; -0.315 ; -0.315       ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|mux|o|combout                                        ;
; -0.092 ; -0.092       ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|mux|o~0|datad                                        ;
; 0.025  ; 0.025        ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|mux|o~4|datad                                        ;
; 0.048  ; 0.264        ; 0.216          ; High Pulse Width ; BaudRateSel[0] ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk      ;
; 0.048  ; 0.264        ; 0.216          ; High Pulse Width ; BaudRateSel[0] ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0] ;
; 0.048  ; 0.264        ; 0.216          ; High Pulse Width ; BaudRateSel[0] ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1] ;
; 0.048  ; 0.264        ; 0.216          ; High Pulse Width ; BaudRateSel[0] ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2] ;
; 0.051  ; 0.051        ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|mux|o~2|datad                                        ;
; 0.057  ; 0.057        ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|mux|Equal6~0|combout                                 ;
; 0.057  ; 0.057        ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|mux|Equal6~2|combout                                 ;
; 0.057  ; 0.057        ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|mux|Equal6~4|combout                                 ;
; 0.057  ; 0.057        ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|mux|Equal6~6|combout                                 ;
; 0.063  ; 0.063        ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|mux|Equal6~0|datad                                   ;
; 0.063  ; 0.063        ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|mux|Equal6~2|datad                                   ;
; 0.063  ; 0.063        ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|mux|Equal6~3|datad                                   ;
; 0.063  ; 0.063        ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|mux|Equal6~4|datad                                   ;
; 0.063  ; 0.063        ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|mux|Equal6~5|datad                                   ;
; 0.063  ; 0.063        ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|mux|Equal6~6|datad                                   ;
; 0.064  ; 0.064        ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|mux|Equal6~1|datad                                   ;
; 0.068  ; 0.068        ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|mux|Equal6~3|combout                                 ;
; 0.068  ; 0.068        ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|mux|Equal6~5|combout                                 ;
; 0.069  ; 0.069        ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|mux|Equal6~1|combout                                 ;
; 0.088  ; 0.088        ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|mux|o~1|dataa                                        ;
; 0.090  ; 0.090        ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|mux|o~3|combout                                      ;
; 0.095  ; 0.095        ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|mux|o~3|datad                                        ;
; 0.108  ; 0.108        ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|mux|o~5|combout                                      ;
; 0.110  ; 0.110        ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|mux|o~5|dataa                                        ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Rise       ; BaudRateSel[0]~input|o                                                   ;
; 0.122  ; 0.122        ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|mux|o~2|datac                                        ;
; 0.141  ; 0.141        ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|mux|o~4|datab                                        ;
; 0.142  ; 0.142        ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|mux|o|combout                                        ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|mux|o|datab                                          ;
; 0.180  ; 0.180        ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|mux|o~0|combout                                      ;
; 0.183  ; 0.183        ; 0.000          ; Low Pulse Width  ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|mux|o~0|datac                                        ;
; 0.199  ; 0.199        ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Fall       ; uart_block|baudrate|mux|o|datad                                          ;
; 0.258  ; 0.258        ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|mux|o~clkctrl|inclk[0]                               ;
; 0.258  ; 0.258        ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|mux|o~clkctrl|outclk                                 ;
; 0.268  ; 0.268        ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|divby8|int_clk|clk                                   ;
; 0.268  ; 0.268        ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|divby8|int_count[0]|clk                              ;
; 0.268  ; 0.268        ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|divby8|int_count[1]|clk                              ;
; 0.268  ; 0.268        ; 0.000          ; High Pulse Width ; BaudRateSel[0] ; Rise       ; uart_block|baudrate|divby8|int_count[2]|clk                              ;
+--------+--------------+----------------+------------------+----------------+------------+--------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'GClock'                                                                                                                               ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                         ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; GClock ; Rise       ; GClock                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[0]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[1]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[2]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[3]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[4]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[5]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[0]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[1]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:3:biti|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy0|int_q                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:reset_counter|int_q             ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk                           ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[0]                      ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[1]                      ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[2]                      ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[3]                      ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[4]                      ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[5]                      ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[0]                        ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[1]                        ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                     ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:3:biti|int_q ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy0|int_q                     ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:reset_counter|int_q             ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; uart_block|baudrate|divby41|int_clk|clk                                                        ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; uart_block|baudrate|divby41|int_count[0]|clk                                                   ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; uart_block|baudrate|divby41|int_count[1]|clk                                                   ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; uart_block|baudrate|divby41|int_count[2]|clk                                                   ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; uart_block|baudrate|divby41|int_count[3]|clk                                                   ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; uart_block|baudrate|divby41|int_count[4]|clk                                                   ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; uart_block|baudrate|divby41|int_count[5]|clk                                                   ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; lab3|controller|dFFy0|int_q|clk                                                                ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; lab3|controller|dFFy1|int_q|clk                                                                ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; lab3|controller|reset_counter|int_q|clk                                                        ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; lab3|ssc_counter|reg|\reg:0:biti|int_q|clk                                                     ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; lab3|ssc_counter|reg|\reg:1:biti|int_q|clk                                                     ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; lab3|ssc_counter|reg|\reg:2:biti|int_q|clk                                                     ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; lab3|ssc_counter|reg|\reg:3:biti|int_q|clk                                                     ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; lab3|sscs_debounce|int_currentState[0]|clk                                                     ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; lab3|sscs_debounce|int_currentState[1]|clk                                                     ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; GClock~input|o                                                                                 ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; GClock~inputclkctrl|inclk[0]                                                                   ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; GClock~inputclkctrl|outclk                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; GClock~input|i                                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; GClock~input|i                                                                                 ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; GClock ; Rise       ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[0]                        ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; GClock ; Rise       ; trafficlightcontroller:lab3|debouncer:sscs_debounce|int_currentState[1]                        ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; GClock ; Rise       ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; GClock ; Rise       ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; GClock ; Rise       ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; GClock ; Rise       ; trafficlightcontroller:lab3|fourbitcounter:ssc_counter|nbitreg:reg|enARdFF_2:\reg:3:biti|int_q ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; GClock ; Rise       ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy0|int_q                     ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; GClock ; Rise       ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:dFFy1|int_q                     ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; GClock ; Rise       ; trafficlightcontroller:lab3|fsmController:controller|enARdFF_2:reset_counter|int_q             ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; GClock ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk                           ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; GClock ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[0]                      ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; GClock ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[1]                      ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; GClock ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[2]                      ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; GClock ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[3]                      ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; GClock ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[4]                      ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; GClock ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_count[5]                      ;
; 0.866  ; 0.866        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; GClock~inputclkctrl|inclk[0]                                                                   ;
; 0.866  ; 0.866        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; GClock~inputclkctrl|outclk                                                                     ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; GClock~input|o                                                                                 ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; lab3|controller|dFFy0|int_q|clk                                                                ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; lab3|controller|reset_counter|int_q|clk                                                        ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; lab3|ssc_counter|reg|\reg:0:biti|int_q|clk                                                     ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; lab3|ssc_counter|reg|\reg:1:biti|int_q|clk                                                     ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; lab3|ssc_counter|reg|\reg:2:biti|int_q|clk                                                     ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; lab3|ssc_counter|reg|\reg:3:biti|int_q|clk                                                     ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; lab3|controller|dFFy1|int_q|clk                                                                ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; lab3|sscs_debounce|int_currentState[0]|clk                                                     ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; lab3|sscs_debounce|int_currentState[1]|clk                                                     ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; uart_block|baudrate|divby41|int_clk|clk                                                        ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; uart_block|baudrate|divby41|int_count[0]|clk                                                   ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; uart_block|baudrate|divby41|int_count[1]|clk                                                   ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; uart_block|baudrate|divby41|int_count[2]|clk                                                   ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; uart_block|baudrate|divby41|int_count[3]|clk                                                   ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; uart_block|baudrate|divby41|int_count[4]|clk                                                   ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; uart_block|baudrate|divby41|int_count[5]|clk                                                   ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk'                                                                                                                              ;
+--------+--------------+----------------+------------------+---------------------------------------------------------------------+------------+-----------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                               ; Clock Edge ; Target                                                                                        ;
+--------+--------------+----------------+------------------+---------------------------------------------------------------------+------------+-----------------------------------------------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|edge_detect:detect_inc|edge_detected                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|edge_detect:detect_inc|signal_prev                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|enARdFF_resetToOne:enable_tx|int_q                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:0:biti|int_q                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:1:biti|int_q                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:2:biti|int_q                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:3:biti|int_q                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:4:biti|int_q                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:5:biti|int_q                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:6:biti|int_q                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:0:biti|int_q                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:1:biti|int_q                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:2:biti|int_q                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:3:biti|int_q                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:4:biti|int_q                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:5:biti|int_q                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:6:biti|int_q                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:3:biti|int_q                         ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|enARdFF_resetToOne:enable_tx|int_q                                            ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q               ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q               ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q               ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:0:biti|int_q                         ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:1:biti|int_q                         ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:2:biti|int_q                         ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:4:biti|int_q                         ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:5:biti|int_q                         ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:6:biti|int_q                         ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:0:biti|int_q                   ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:1:biti|int_q                   ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:2:biti|int_q                   ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:3:biti|int_q                   ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:4:biti|int_q                   ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:5:biti|int_q                   ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:6:biti|int_q                   ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|edge_detect:detect_inc|edge_detected                                          ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|edge_detect:detect_inc|signal_prev                                            ;
; 0.326  ; 0.542        ; 0.216          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|edge_detect:detect_inc|edge_detected                                          ;
; 0.326  ; 0.542        ; 0.216          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|edge_detect:detect_inc|signal_prev                                            ;
; 0.326  ; 0.542        ; 0.216          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|enARdFF_resetToOne:enable_tx|int_q                                            ;
; 0.326  ; 0.542        ; 0.216          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q               ;
; 0.326  ; 0.542        ; 0.216          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q               ;
; 0.326  ; 0.542        ; 0.216          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q               ;
; 0.326  ; 0.542        ; 0.216          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:0:biti|int_q                   ;
; 0.326  ; 0.542        ; 0.216          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:1:biti|int_q                   ;
; 0.326  ; 0.542        ; 0.216          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:2:biti|int_q                   ;
; 0.326  ; 0.542        ; 0.216          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:3:biti|int_q                   ;
; 0.326  ; 0.542        ; 0.216          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:4:biti|int_q                   ;
; 0.326  ; 0.542        ; 0.216          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:5:biti|int_q                   ;
; 0.326  ; 0.542        ; 0.216          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitshiftreg:TSR|enARdFF_2:\dffs:6:biti|int_q                   ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:0:biti|int_q                         ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:1:biti|int_q                         ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:2:biti|int_q                         ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:4:biti|int_q                         ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:5:biti|int_q                         ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:6:biti|int_q                         ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_0|int_q            ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|transmitter_control:controller|enARdFF_2:DFF_1|int_q            ;
; 0.344  ; 0.560        ; 0.216          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; UART:uart_block|transmitter:T|nbitreg:TDR|enARdFF_2:\reg:3:biti|int_q                         ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; uart_block|T|TDR|\reg:3:biti|int_q|clk                                                        ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; uart_block|T|TDR|\reg:0:biti|int_q|clk                                                        ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; uart_block|T|TDR|\reg:1:biti|int_q|clk                                                        ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; uart_block|T|TDR|\reg:2:biti|int_q|clk                                                        ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; uart_block|T|TDR|\reg:4:biti|int_q|clk                                                        ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; uart_block|T|TDR|\reg:5:biti|int_q|clk                                                        ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; uart_block|T|TDR|\reg:6:biti|int_q|clk                                                        ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; uart_block|T|TSR|\dffs:0:biti|int_q|clk                                                       ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; uart_block|T|TSR|\dffs:1:biti|int_q|clk                                                       ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; uart_block|T|TSR|\dffs:2:biti|int_q|clk                                                       ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; uart_block|T|TSR|\dffs:3:biti|int_q|clk                                                       ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; uart_block|T|TSR|\dffs:4:biti|int_q|clk                                                       ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; uart_block|T|TSR|\dffs:5:biti|int_q|clk                                                       ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; uart_block|T|TSR|\dffs:6:biti|int_q|clk                                                       ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; uart_block|T|controller|DFF_0|int_q|clk                                                       ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; uart_block|T|controller|DFF_1|int_q|clk                                                       ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; uart_block|T|counter|reg|\reg:0:biti|int_q|clk                                                ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; uart_block|T|counter|reg|\reg:1:biti|int_q|clk                                                ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; uart_block|T|counter|reg|\reg:2:biti|int_q|clk                                                ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; uart_block|counter|reg|\reg:0:biti|int_q|clk                                                  ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; uart_block|counter|reg|\reg:1:biti|int_q|clk                                                  ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; uart_block|counter|reg|\reg:2:biti|int_q|clk                                                  ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; uart_block|enable_tx|int_q|clk                                                                ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; uart_block|detect_inc|edge_detected|clk                                                       ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; Rise       ; uart_block|detect_inc|signal_prev|clk                                                         ;
+--------+--------------+----------------+------------------+---------------------------------------------------------------------+------------+-----------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk'                                                                                                                           ;
+--------+--------------+----------------+------------------+------------------------------------------------------------------------------------------+------------+--------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                                    ; Clock Edge ; Target                                                                                     ;
+--------+--------------+----------------+------------------+------------------------------------------------------------------------------------------+------------+--------------------------------------------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_count ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk   ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_count ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:2:divby256_k|int_clk|clk                                ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:2:divby256_k|int_count|clk                              ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_clk|clk                                                     ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[0]|clk                                                ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[1]|clk                                                ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[2]|clk                                                ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:1:divby256_k|int_clk~clkctrl|inclk[0]                   ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:1:divby256_k|int_clk~clkctrl|outclk                     ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~clkctrl|inclk[0]                                                 ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~clkctrl|outclk                                                   ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ;
; 0.424  ; 0.640        ; 0.216          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk   ;
; 0.424  ; 0.640        ; 0.216          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_count ;
; 0.440  ; 0.440        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~0|combout                                                        ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~0|datab                                                          ;
; 0.468  ; 0.468        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o|datab                                                            ;
; 0.478  ; 0.478        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o|combout                                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:1:divby256_k|int_clk|q                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:1:divby256_k|int_clk|q                                  ;
; 0.517  ; 0.517        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o|combout                                                          ;
; 0.520  ; 0.520        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o|datab                                                            ;
; 0.547  ; 0.547        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~0|combout                                                        ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~0|datab                                                          ;
; 0.629  ; 0.629        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~clkctrl|inclk[0]                                                 ;
; 0.629  ; 0.629        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~clkctrl|outclk                                                   ;
; 0.636  ; 0.636        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:1:divby256_k|int_clk~clkctrl|inclk[0]                   ;
; 0.636  ; 0.636        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:1:divby256_k|int_clk~clkctrl|outclk                     ;
; 0.638  ; 0.638        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_clk|clk                                                     ;
; 0.638  ; 0.638        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[0]|clk                                                ;
; 0.638  ; 0.638        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[1]|clk                                                ;
; 0.638  ; 0.638        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[2]|clk                                                ;
; 0.646  ; 0.646        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:2:divby256_k|int_clk|clk                                ;
; 0.646  ; 0.646        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:2:divby256_k|int_count|clk                              ;
+--------+--------------+----------------+------------------+------------------------------------------------------------------------------------------+------------+--------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk'                                                                                                                           ;
+--------+--------------+----------------+------------------+------------------------------------------------------------------------------------------+------------+--------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                                    ; Clock Edge ; Target                                                                                     ;
+--------+--------------+----------------+------------------+------------------------------------------------------------------------------------------+------------+--------------------------------------------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_count ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ;
; 0.257  ; 0.441        ; 0.184          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk   ;
; 0.257  ; 0.441        ; 0.184          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_count ;
; 0.265  ; 0.481        ; 0.216          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ;
; 0.265  ; 0.481        ; 0.216          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ;
; 0.265  ; 0.481        ; 0.216          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ;
; 0.265  ; 0.481        ; 0.216          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ;
; 0.339  ; 0.555        ; 0.216          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk   ;
; 0.339  ; 0.555        ; 0.216          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_count ;
; 0.359  ; 0.359        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o|combout                                                          ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o|datab                                                            ;
; 0.397  ; 0.397        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~0|combout                                                        ;
; 0.400  ; 0.400        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~0|datac                                                          ;
; 0.437  ; 0.437        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:3:divby256_k|int_clk|clk                                ;
; 0.437  ; 0.437        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:3:divby256_k|int_count|clk                              ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:2:divby256_k|int_clk~clkctrl|inclk[0]                   ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:2:divby256_k|int_clk~clkctrl|outclk                     ;
; 0.457  ; 0.457        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~1|combout                                                        ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~1|datad                                                          ;
; 0.475  ; 0.475        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~clkctrl|inclk[0]                                                 ;
; 0.475  ; 0.475        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~clkctrl|outclk                                                   ;
; 0.485  ; 0.485        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_clk|clk                                                     ;
; 0.485  ; 0.485        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[0]|clk                                                ;
; 0.485  ; 0.485        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[1]|clk                                                ;
; 0.485  ; 0.485        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[2]|clk                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:2:divby256_k|int_clk|q                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:2:divby256_k|int_clk|q                                  ;
; 0.508  ; 0.508        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_clk|clk                                                     ;
; 0.508  ; 0.508        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[0]|clk                                                ;
; 0.508  ; 0.508        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[1]|clk                                                ;
; 0.508  ; 0.508        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[2]|clk                                                ;
; 0.517  ; 0.517        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~clkctrl|inclk[0]                                                 ;
; 0.517  ; 0.517        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~clkctrl|outclk                                                   ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~1|datad                                                          ;
; 0.541  ; 0.541        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~1|combout                                                        ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:2:divby256_k|int_clk~clkctrl|inclk[0]                   ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:2:divby256_k|int_clk~clkctrl|outclk                     ;
; 0.561  ; 0.561        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:3:divby256_k|int_clk|clk                                ;
; 0.561  ; 0.561        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:3:divby256_k|int_count|clk                              ;
; 0.596  ; 0.596        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~0|datac                                                          ;
; 0.599  ; 0.599        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~0|combout                                                        ;
; 0.626  ; 0.626        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o|datab                                                            ;
; 0.629  ; 0.629        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o|combout                                                          ;
+--------+--------------+----------------+------------------+------------------------------------------------------------------------------------------+------------+--------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk'                                                                                                                           ;
+--------+--------------+----------------+------------------+------------------------------------------------------------------------------------------+------------+--------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                                    ; Clock Edge ; Target                                                                                     ;
+--------+--------------+----------------+------------------+------------------------------------------------------------------------------------------+------------+--------------------------------------------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_count ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ;
; 0.258  ; 0.442        ; 0.184          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk   ;
; 0.258  ; 0.442        ; 0.184          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_count ;
; 0.293  ; 0.509        ; 0.216          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ;
; 0.293  ; 0.509        ; 0.216          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ;
; 0.293  ; 0.509        ; 0.216          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ;
; 0.293  ; 0.509        ; 0.216          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ;
; 0.302  ; 0.486        ; 0.184          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ;
; 0.302  ; 0.486        ; 0.184          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ;
; 0.302  ; 0.486        ; 0.184          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ;
; 0.302  ; 0.486        ; 0.184          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ;
; 0.338  ; 0.554        ; 0.216          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk   ;
; 0.338  ; 0.554        ; 0.216          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_count ;
; 0.392  ; 0.392        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o|combout                                                          ;
; 0.397  ; 0.397        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o|datab                                                            ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~1|datac                                                          ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~0|combout                                                        ;
; 0.424  ; 0.424        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~1|combout                                                        ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~0|datac                                                          ;
; 0.438  ; 0.438        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:4:divby256_k|int_clk|clk                                ;
; 0.438  ; 0.438        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:4:divby256_k|int_count|clk                              ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~2|combout                                                        ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:3:divby256_k|int_clk~clkctrl|inclk[0]                   ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:3:divby256_k|int_clk~clkctrl|outclk                     ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~2|dataa                                                          ;
; 0.482  ; 0.482        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_clk|clk                                                     ;
; 0.482  ; 0.482        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[0]|clk                                                ;
; 0.482  ; 0.482        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[1]|clk                                                ;
; 0.482  ; 0.482        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[2]|clk                                                ;
; 0.492  ; 0.492        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~clkctrl|inclk[0]                                                 ;
; 0.492  ; 0.492        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~clkctrl|outclk                                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:3:divby256_k|int_clk|q                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:3:divby256_k|int_clk|q                                  ;
; 0.506  ; 0.506        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~clkctrl|inclk[0]                                                 ;
; 0.506  ; 0.506        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~clkctrl|outclk                                                   ;
; 0.515  ; 0.515        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_clk|clk                                                     ;
; 0.515  ; 0.515        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[0]|clk                                                ;
; 0.515  ; 0.515        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[1]|clk                                                ;
; 0.515  ; 0.515        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[2]|clk                                                ;
; 0.548  ; 0.548        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~2|combout                                                        ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~2|dataa                                                          ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:3:divby256_k|int_clk~clkctrl|inclk[0]                   ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:3:divby256_k|int_clk~clkctrl|outclk                     ;
; 0.560  ; 0.560        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:4:divby256_k|int_clk|clk                                ;
; 0.560  ; 0.560        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:4:divby256_k|int_count|clk                              ;
; 0.564  ; 0.564        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~1|combout                                                        ;
; 0.567  ; 0.567        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~0|datac                                                          ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~1|datac                                                          ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~0|combout                                                        ;
; 0.598  ; 0.598        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o|datab                                                            ;
; 0.606  ; 0.606        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o|combout                                                          ;
+--------+--------------+----------------+------------------+------------------------------------------------------------------------------------------+------------+--------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk'                                                                                                                           ;
+--------+--------------+----------------+------------------+------------------------------------------------------------------------------------------+------------+--------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                                    ; Clock Edge ; Target                                                                                     ;
+--------+--------------+----------------+------------------+------------------------------------------------------------------------------------------+------------+--------------------------------------------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_count ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ;
; 0.264  ; 0.480        ; 0.216          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ;
; 0.264  ; 0.480        ; 0.216          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ;
; 0.264  ; 0.480        ; 0.216          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ;
; 0.264  ; 0.480        ; 0.216          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk   ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_count ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk   ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_count ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ;
; 0.365  ; 0.365        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o|combout                                                          ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o|datab                                                            ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~0|combout                                                        ;
; 0.398  ; 0.398        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~0|datac                                                          ;
; 0.441  ; 0.441        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~3|combout                                                        ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~1|datac                                                          ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:5:divby256_k|int_clk|clk                                ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:5:divby256_k|int_count|clk                              ;
; 0.451  ; 0.451        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~1|combout                                                        ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~3|datab                                                          ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:4:divby256_k|int_clk~clkctrl|inclk[0]                   ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:4:divby256_k|int_clk~clkctrl|outclk                     ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~2|combout                                                        ;
; 0.473  ; 0.473        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~2|datac                                                          ;
; 0.477  ; 0.477        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~clkctrl|inclk[0]                                                 ;
; 0.477  ; 0.477        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~clkctrl|outclk                                                   ;
; 0.486  ; 0.486        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_clk|clk                                                     ;
; 0.486  ; 0.486        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[0]|clk                                                ;
; 0.486  ; 0.486        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[1]|clk                                                ;
; 0.486  ; 0.486        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[2]|clk                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:4:divby256_k|int_clk|q                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:4:divby256_k|int_clk|q                                  ;
; 0.509  ; 0.509        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_clk|clk                                                     ;
; 0.509  ; 0.509        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[0]|clk                                                ;
; 0.509  ; 0.509        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[1]|clk                                                ;
; 0.509  ; 0.509        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[2]|clk                                                ;
; 0.515  ; 0.515        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~2|datac                                                          ;
; 0.519  ; 0.519        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~2|combout                                                        ;
; 0.519  ; 0.519        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~clkctrl|inclk[0]                                                 ;
; 0.519  ; 0.519        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~clkctrl|outclk                                                   ;
; 0.535  ; 0.535        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~1|combout                                                        ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:4:divby256_k|int_clk~clkctrl|inclk[0]                   ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:4:divby256_k|int_clk~clkctrl|outclk                     ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~1|datac                                                          ;
; 0.546  ; 0.546        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~3|combout                                                        ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~3|datab                                                          ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:5:divby256_k|int_clk|clk                                ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:5:divby256_k|int_count|clk                              ;
; 0.594  ; 0.594        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~0|datac                                                          ;
; 0.597  ; 0.597        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~0|combout                                                        ;
; 0.625  ; 0.625        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o|datab                                                            ;
; 0.635  ; 0.635        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o|combout                                                          ;
+--------+--------------+----------------+------------------+------------------------------------------------------------------------------------------+------------+--------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk'                                                                                                                           ;
+--------+--------------+----------------+------------------+------------------------------------------------------------------------------------------+------------+--------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                                    ; Clock Edge ; Target                                                                                     ;
+--------+--------------+----------------+------------------+------------------------------------------------------------------------------------------+------------+--------------------------------------------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_count ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ;
; 0.222  ; 0.438        ; 0.216          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ;
; 0.222  ; 0.438        ; 0.216          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ;
; 0.222  ; 0.438        ; 0.216          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ;
; 0.222  ; 0.438        ; 0.216          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk   ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_count ;
; 0.316  ; 0.316        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o|combout                                                          ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o|datab                                                            ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk   ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_count ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~0|combout                                                        ;
; 0.357  ; 0.357        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~0|datac                                                          ;
; 0.374  ; 0.558        ; 0.184          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ;
; 0.374  ; 0.558        ; 0.184          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ;
; 0.374  ; 0.558        ; 0.184          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ;
; 0.374  ; 0.558        ; 0.184          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ;
; 0.432  ; 0.432        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~clkctrl|inclk[0]                                                 ;
; 0.432  ; 0.432        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~clkctrl|outclk                                                   ;
; 0.442  ; 0.442        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_clk|clk                                                     ;
; 0.442  ; 0.442        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[0]|clk                                                ;
; 0.442  ; 0.442        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[1]|clk                                                ;
; 0.442  ; 0.442        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[2]|clk                                                ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:6:divby256_k|int_clk|clk                                ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:6:divby256_k|int_count|clk                              ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:5:divby256_k|int_clk~clkctrl|inclk[0]                   ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:5:divby256_k|int_clk~clkctrl|outclk                     ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~4|datac                                                          ;
; 0.465  ; 0.465        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~4|combout                                                        ;
; 0.477  ; 0.477        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~2|datac                                                          ;
; 0.481  ; 0.481        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~2|combout                                                        ;
; 0.487  ; 0.487        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~3|datac                                                          ;
; 0.490  ; 0.490        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~3|combout                                                        ;
; 0.495  ; 0.495        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~1|datac                                                          ;
; 0.497  ; 0.497        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~1|combout                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:5:divby256_k|int_clk|q                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:5:divby256_k|int_clk|q                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~1|combout                                                        ;
; 0.502  ; 0.502        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~1|datac                                                          ;
; 0.508  ; 0.508        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~3|combout                                                        ;
; 0.511  ; 0.511        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~3|datac                                                          ;
; 0.518  ; 0.518        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~2|combout                                                        ;
; 0.522  ; 0.522        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~2|datac                                                          ;
; 0.533  ; 0.533        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~4|combout                                                        ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~4|datac                                                          ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:5:divby256_k|int_clk~clkctrl|inclk[0]                   ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:5:divby256_k|int_clk~clkctrl|outclk                     ;
; 0.552  ; 0.552        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_clk|clk                                                     ;
; 0.552  ; 0.552        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[0]|clk                                                ;
; 0.552  ; 0.552        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[1]|clk                                                ;
; 0.552  ; 0.552        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[2]|clk                                                ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:6:divby256_k|int_clk|clk                                ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:6:divby256_k|int_count|clk                              ;
; 0.561  ; 0.561        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~clkctrl|inclk[0]                                                 ;
; 0.561  ; 0.561        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~clkctrl|outclk                                                   ;
; 0.640  ; 0.640        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~0|datac                                                          ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~0|combout                                                        ;
; 0.670  ; 0.670        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o|datab                                                            ;
; 0.673  ; 0.673        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o|combout                                                          ;
+--------+--------------+----------------+------------------+------------------------------------------------------------------------------------------+------------+--------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk'                                                                                                                           ;
+--------+--------------+----------------+------------------+------------------------------------------------------------------------------------------+------------+--------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                                    ; Clock Edge ; Target                                                                                     ;
+--------+--------------+----------------+------------------+------------------------------------------------------------------------------------------+------------+--------------------------------------------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:7:divby256_k|int_clk   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:7:divby256_k|int_count ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ;
; 0.272  ; 0.456        ; 0.184          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:7:divby256_k|int_clk   ;
; 0.272  ; 0.456        ; 0.184          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:7:divby256_k|int_count ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ;
; 0.320  ; 0.504        ; 0.184          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ;
; 0.320  ; 0.504        ; 0.184          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ;
; 0.320  ; 0.504        ; 0.184          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ;
; 0.320  ; 0.504        ; 0.184          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ;
; 0.324  ; 0.540        ; 0.216          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:7:divby256_k|int_clk   ;
; 0.324  ; 0.540        ; 0.216          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:7:divby256_k|int_count ;
; 0.374  ; 0.374        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o|combout                                                          ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o|datab                                                            ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~0|combout                                                        ;
; 0.407  ; 0.407        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~4|combout                                                        ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~0|datac                                                          ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~4|datab                                                          ;
; 0.429  ; 0.429        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~3|datac                                                          ;
; 0.432  ; 0.432        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~3|combout                                                        ;
; 0.437  ; 0.437        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~1|datac                                                          ;
; 0.442  ; 0.442        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~1|combout                                                        ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:7:divby256_k|int_clk|clk                                ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:7:divby256_k|int_count|clk                              ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~5|combout                                                        ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~5|datac                                                          ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~2|combout                                                        ;
; 0.464  ; 0.464        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~2|datac                                                          ;
; 0.488  ; 0.488        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~clkctrl|inclk[0]                                                 ;
; 0.488  ; 0.488        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~clkctrl|outclk                                                   ;
; 0.497  ; 0.497        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_clk|clk                                                     ;
; 0.497  ; 0.497        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[0]|clk                                                ;
; 0.497  ; 0.497        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[1]|clk                                                ;
; 0.497  ; 0.497        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[2]|clk                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:6:divby256_k|int_clk|q                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:6:divby256_k|int_clk|q                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_clk|clk                                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[0]|clk                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[1]|clk                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[2]|clk                                                ;
; 0.510  ; 0.510        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~clkctrl|inclk[0]                                                 ;
; 0.510  ; 0.510        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~clkctrl|outclk                                                   ;
; 0.526  ; 0.526        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~2|datac                                                          ;
; 0.530  ; 0.530        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~2|combout                                                        ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~5|datac                                                          ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:7:divby256_k|int_clk|clk                                ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:7:divby256_k|int_count|clk                              ;
; 0.546  ; 0.546        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~1|combout                                                        ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~5|combout                                                        ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~1|datac                                                          ;
; 0.557  ; 0.557        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~3|combout                                                        ;
; 0.560  ; 0.560        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~3|datac                                                          ;
; 0.579  ; 0.579        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o~4|datab                                                          ;
; 0.582  ; 0.582        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~4|combout                                                        ;
; 0.585  ; 0.585        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~0|datac                                                          ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o~0|combout                                                        ;
; 0.616  ; 0.616        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Fall       ; uart_block|baudrate|mux|o|datab                                                            ;
; 0.624  ; 0.624        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; Rise       ; uart_block|baudrate|mux|o|combout                                                          ;
+--------+--------------+----------------+------------------+------------------------------------------------------------------------------------------+------------+--------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk'                                                                                                                           ;
+--------+--------------+----------------+------------------+-------------------------------------------------------------------------+------------+--------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                   ; Clock Edge ; Target                                                                                     ;
+--------+--------------+----------------+------------------+-------------------------------------------------------------------------+------------+--------------------------------------------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_count ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ;
; 0.149  ; 0.333        ; 0.184          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ;
; 0.149  ; 0.333        ; 0.184          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ;
; 0.149  ; 0.333        ; 0.184          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ;
; 0.149  ; 0.333        ; 0.184          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ;
; 0.153  ; 0.337        ; 0.184          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk   ;
; 0.153  ; 0.337        ; 0.184          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_count ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; uart_block|baudrate|divby8|int_clk|clk                                                     ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[0]|clk                                                ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[1]|clk                                                ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[2]|clk                                                ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:1:divby256_k|int_clk|clk                                ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:1:divby256_k|int_count|clk                              ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; uart_block|baudrate|mux|o~clkctrl|inclk[0]                                                 ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; uart_block|baudrate|mux|o~clkctrl|outclk                                                   ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; uart_block|baudrate|divby256_0|int_clk~clkctrl|inclk[0]                                    ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; uart_block|baudrate|divby256_0|int_clk~clkctrl|outclk                                      ;
; 0.438  ; 0.654        ; 0.216          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk   ;
; 0.438  ; 0.654        ; 0.216          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_count ;
; 0.442  ; 0.658        ; 0.216          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                        ;
; 0.442  ; 0.658        ; 0.216          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[0]                   ;
; 0.442  ; 0.658        ; 0.216          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[1]                   ;
; 0.442  ; 0.658        ; 0.216          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_count[2]                   ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; uart_block|baudrate|mux|o|combout                                                          ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; uart_block|baudrate|mux|o|datac                                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; uart_block|baudrate|divby256_0|int_clk|q                                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; uart_block|baudrate|divby256_0|int_clk|q                                                   ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; uart_block|baudrate|mux|o|datac                                                            ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; uart_block|baudrate|mux|o|combout                                                          ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; uart_block|baudrate|divby256_0|int_clk~clkctrl|inclk[0]                                    ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; uart_block|baudrate|divby256_0|int_clk~clkctrl|outclk                                      ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; uart_block|baudrate|mux|o~clkctrl|inclk[0]                                                 ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; uart_block|baudrate|mux|o~clkctrl|outclk                                                   ;
; 0.660  ; 0.660        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:1:divby256_k|int_clk|clk                                ;
; 0.660  ; 0.660        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; uart_block|baudrate|\ripple_divby2:1:divby256_k|int_count|clk                              ;
; 0.664  ; 0.664        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; uart_block|baudrate|divby8|int_clk|clk                                                     ;
; 0.664  ; 0.664        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[0]|clk                                                ;
; 0.664  ; 0.664        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[1]|clk                                                ;
; 0.664  ; 0.664        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk ; Rise       ; uart_block|baudrate|divby8|int_count[2]|clk                                                ;
+--------+--------------+----------------+------------------+-------------------------------------------------------------------------+------------+--------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk'                                                                                                          ;
+--------+--------------+----------------+------------------+----------------------------------------------------------------------+------------+---------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                ; Clock Edge ; Target                                                                    ;
+--------+--------------+----------------+------------------+----------------------------------------------------------------------+------------+---------------------------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_count ;
; 0.259  ; 0.443        ; 0.184          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk   ;
; 0.259  ; 0.443        ; 0.184          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_count ;
; 0.337  ; 0.553        ; 0.216          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk   ;
; 0.337  ; 0.553        ; 0.216          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_count ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk ; Rise       ; uart_block|baudrate|divby256_0|int_clk|clk                                ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk ; Rise       ; uart_block|baudrate|divby256_0|int_count|clk                              ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk ; Rise       ; uart_block|baudrate|divby41|int_clk~clkctrl|inclk[0]                      ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk ; Rise       ; uart_block|baudrate|divby41|int_clk~clkctrl|outclk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk ; Rise       ; uart_block|baudrate|divby41|int_clk|q                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk ; Rise       ; uart_block|baudrate|divby41|int_clk|q                                     ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk ; Rise       ; uart_block|baudrate|divby41|int_clk~clkctrl|inclk[0]                      ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk ; Rise       ; uart_block|baudrate|divby41|int_clk~clkctrl|outclk                        ;
; 0.559  ; 0.559        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk ; Rise       ; uart_block|baudrate|divby256_0|int_clk|clk                                ;
; 0.559  ; 0.559        ; 0.000          ; High Pulse Width ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk ; Rise       ; uart_block|baudrate|divby256_0|int_count|clk                              ;
+--------+--------------+----------------+------------------+----------------------------------------------------------------------+------------+---------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                                                        ;
+-----------+---------------------------------------------------------------------+-------+-------+------------+---------------------------------------------------------------------+
; Data Port ; Clock Port                                                          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                     ;
+-----------+---------------------------------------------------------------------+-------+-------+------------+---------------------------------------------------------------------+
; SSC[*]    ; GClock                                                              ; 1.487 ; 2.059 ; Rise       ; GClock                                                              ;
;  SSC[0]   ; GClock                                                              ; 1.487 ; 2.059 ; Rise       ; GClock                                                              ;
;  SSC[1]   ; GClock                                                              ; 1.361 ; 1.916 ; Rise       ; GClock                                                              ;
;  SSC[2]   ; GClock                                                              ; 1.331 ; 1.888 ; Rise       ; GClock                                                              ;
;  SSC[3]   ; GClock                                                              ; 1.298 ; 1.860 ; Rise       ; GClock                                                              ;
; SSCS      ; GClock                                                              ; 0.742 ; 1.353 ; Rise       ; GClock                                                              ;
; GReset    ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 0.880 ; 1.026 ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ;
+-----------+---------------------------------------------------------------------+-------+-------+------------+---------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                                                           ;
+-----------+---------------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------------+
; Data Port ; Clock Port                                                          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                     ;
+-----------+---------------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------------+
; SSC[*]    ; GClock                                                              ; -0.895 ; -1.492 ; Rise       ; GClock                                                              ;
;  SSC[0]   ; GClock                                                              ; -1.057 ; -1.665 ; Rise       ; GClock                                                              ;
;  SSC[1]   ; GClock                                                              ; -0.928 ; -1.525 ; Rise       ; GClock                                                              ;
;  SSC[2]   ; GClock                                                              ; -0.919 ; -1.509 ; Rise       ; GClock                                                              ;
;  SSC[3]   ; GClock                                                              ; -0.895 ; -1.492 ; Rise       ; GClock                                                              ;
; SSCS      ; GClock                                                              ; -0.379 ; -0.949 ; Rise       ; GClock                                                              ;
; GReset    ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; -0.609 ; -0.753 ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ;
+-----------+---------------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                              ;
+-----------+---------------------------------------------------------------------+-------+-------+------------+---------------------------------------------------------------------+
; Data Port ; Clock Port                                                          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                     ;
+-----------+---------------------------------------------------------------------+-------+-------+------------+---------------------------------------------------------------------+
; MSTL[*]   ; GClock                                                              ; 4.455 ; 4.364 ; Rise       ; GClock                                                              ;
;  MSTL[0]  ; GClock                                                              ; 3.897 ; 3.989 ; Rise       ; GClock                                                              ;
;  MSTL[1]  ; GClock                                                              ; 4.225 ; 4.364 ; Rise       ; GClock                                                              ;
;  MSTL[2]  ; GClock                                                              ; 4.455 ; 4.308 ; Rise       ; GClock                                                              ;
; SSTL[*]   ; GClock                                                              ; 4.098 ; 3.990 ; Rise       ; GClock                                                              ;
;  SSTL[0]  ; GClock                                                              ; 4.032 ; 3.937 ; Rise       ; GClock                                                              ;
;  SSTL[1]  ; GClock                                                              ; 3.887 ; 3.987 ; Rise       ; GClock                                                              ;
;  SSTL[2]  ; GClock                                                              ; 4.098 ; 3.990 ; Rise       ; GClock                                                              ;
; TxD       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 4.181 ; 4.189 ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ;
+-----------+---------------------------------------------------------------------+-------+-------+------------+---------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                                      ;
+-----------+---------------------------------------------------------------------+-------+-------+------------+---------------------------------------------------------------------+
; Data Port ; Clock Port                                                          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                     ;
+-----------+---------------------------------------------------------------------+-------+-------+------------+---------------------------------------------------------------------+
; MSTL[*]   ; GClock                                                              ; 3.772 ; 3.861 ; Rise       ; GClock                                                              ;
;  MSTL[0]  ; GClock                                                              ; 3.772 ; 3.861 ; Rise       ; GClock                                                              ;
;  MSTL[1]  ; GClock                                                              ; 4.074 ; 4.087 ; Rise       ; GClock                                                              ;
;  MSTL[2]  ; GClock                                                              ; 4.075 ; 3.957 ; Rise       ; GClock                                                              ;
; SSTL[*]   ; GClock                                                              ; 3.718 ; 3.797 ; Rise       ; GClock                                                              ;
;  SSTL[0]  ; GClock                                                              ; 3.904 ; 3.812 ; Rise       ; GClock                                                              ;
;  SSTL[1]  ; GClock                                                              ; 3.718 ; 3.797 ; Rise       ; GClock                                                              ;
;  SSTL[2]  ; GClock                                                              ; 3.862 ; 3.841 ; Rise       ; GClock                                                              ;
; TxD       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 3.765 ; 3.880 ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ;
+-----------+---------------------------------------------------------------------+-------+-------+------------+---------------------------------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                                                       ;
+-------------------------------------------------------------------------------------------+----------+---------+----------+---------+---------------------+
; Clock                                                                                     ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------------------------------------------------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack                                                                          ; -8.957   ; -8.535  ; -1.126   ; 0.462   ; -4.296              ;
;  BaudRateSel[0]                                                                           ; -4.995   ; -8.535  ; N/A      ; N/A     ; -4.296              ;
;  GClock                                                                                   ; -1.762   ; -0.318  ; -0.417   ; 0.462   ; -3.000              ;
;  UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; -8.218   ; -1.537  ; N/A      ; N/A     ; -1.285              ;
;  UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; -6.421   ; -3.385  ; N/A      ; N/A     ; -1.285              ;
;  UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; -5.745   ; -4.111  ; N/A      ; N/A     ; -1.285              ;
;  UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; -5.042   ; -4.847  ; N/A      ; N/A     ; -1.285              ;
;  UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; -4.668   ; -5.211  ; N/A      ; N/A     ; -1.285              ;
;  UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; -3.886   ; -6.062  ; N/A      ; N/A     ; -1.285              ;
;  UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; -8.957   ; -0.794  ; N/A      ; N/A     ; -1.285              ;
;  UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk                     ; -0.243   ; -0.289  ; N/A      ; N/A     ; -1.285              ;
;  UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; -1.382   ; 0.182   ; -1.126   ; 0.651   ; -1.285              ;
; Design-wide TNS                                                                           ; -217.427 ; -117.37 ; -7.866   ; 0.0     ; -263.651            ;
;  BaudRateSel[0]                                                                           ; -18.861  ; -29.719 ; N/A      ; N/A     ; -151.426            ;
;  GClock                                                                                   ; -14.657  ; -0.318  ; -1.668   ; 0.000   ; -23.560             ;
;  UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; -32.155  ; -3.781  ; N/A      ; N/A     ; -7.710              ;
;  UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; -24.969  ; -11.071 ; N/A      ; N/A     ; -7.710              ;
;  UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; -22.100  ; -14.131 ; N/A      ; N/A     ; -7.710              ;
;  UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; -19.288  ; -16.849 ; N/A      ; N/A     ; -7.710              ;
;  UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; -17.792  ; -18.412 ; N/A      ; N/A     ; -7.710              ;
;  UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; -14.425  ; -21.393 ; N/A      ; N/A     ; -7.710              ;
;  UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; -34.948  ; -1.487  ; N/A      ; N/A     ; -7.710              ;
;  UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk                     ; -0.243   ; -0.289  ; N/A      ; N/A     ; -2.570              ;
;  UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; -17.989  ; 0.000   ; -6.198   ; 0.000   ; -32.125             ;
+-------------------------------------------------------------------------------------------+----------+---------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                                                        ;
+-----------+---------------------------------------------------------------------+-------+-------+------------+---------------------------------------------------------------------+
; Data Port ; Clock Port                                                          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                     ;
+-----------+---------------------------------------------------------------------+-------+-------+------------+---------------------------------------------------------------------+
; SSC[*]    ; GClock                                                              ; 3.160 ; 3.428 ; Rise       ; GClock                                                              ;
;  SSC[0]   ; GClock                                                              ; 3.160 ; 3.428 ; Rise       ; GClock                                                              ;
;  SSC[1]   ; GClock                                                              ; 2.930 ; 3.228 ; Rise       ; GClock                                                              ;
;  SSC[2]   ; GClock                                                              ; 2.883 ; 3.145 ; Rise       ; GClock                                                              ;
;  SSC[3]   ; GClock                                                              ; 2.831 ; 3.107 ; Rise       ; GClock                                                              ;
; SSCS      ; GClock                                                              ; 1.608 ; 1.990 ; Rise       ; GClock                                                              ;
; GReset    ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 1.591 ; 1.562 ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ;
+-----------+---------------------------------------------------------------------+-------+-------+------------+---------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                                                           ;
+-----------+---------------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------------+
; Data Port ; Clock Port                                                          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                     ;
+-----------+---------------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------------+
; SSC[*]    ; GClock                                                              ; -0.895 ; -1.492 ; Rise       ; GClock                                                              ;
;  SSC[0]   ; GClock                                                              ; -1.057 ; -1.665 ; Rise       ; GClock                                                              ;
;  SSC[1]   ; GClock                                                              ; -0.928 ; -1.525 ; Rise       ; GClock                                                              ;
;  SSC[2]   ; GClock                                                              ; -0.919 ; -1.509 ; Rise       ; GClock                                                              ;
;  SSC[3]   ; GClock                                                              ; -0.895 ; -1.492 ; Rise       ; GClock                                                              ;
; SSCS      ; GClock                                                              ; -0.379 ; -0.921 ; Rise       ; GClock                                                              ;
; GReset    ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; -0.609 ; -0.753 ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ;
+-----------+---------------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                              ;
+-----------+---------------------------------------------------------------------+-------+-------+------------+---------------------------------------------------------------------+
; Data Port ; Clock Port                                                          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                     ;
+-----------+---------------------------------------------------------------------+-------+-------+------------+---------------------------------------------------------------------+
; MSTL[*]   ; GClock                                                              ; 8.239 ; 8.281 ; Rise       ; GClock                                                              ;
;  MSTL[0]  ; GClock                                                              ; 7.413 ; 7.350 ; Rise       ; GClock                                                              ;
;  MSTL[1]  ; GClock                                                              ; 8.068 ; 8.091 ; Rise       ; GClock                                                              ;
;  MSTL[2]  ; GClock                                                              ; 8.239 ; 8.281 ; Rise       ; GClock                                                              ;
; SSTL[*]   ; GClock                                                              ; 7.583 ; 7.542 ; Rise       ; GClock                                                              ;
;  SSTL[0]  ; GClock                                                              ; 7.406 ; 7.466 ; Rise       ; GClock                                                              ;
;  SSTL[1]  ; GClock                                                              ; 7.402 ; 7.444 ; Rise       ; GClock                                                              ;
;  SSTL[2]  ; GClock                                                              ; 7.583 ; 7.542 ; Rise       ; GClock                                                              ;
; TxD       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 7.950 ; 7.811 ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ;
+-----------+---------------------------------------------------------------------+-------+-------+------------+---------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                                      ;
+-----------+---------------------------------------------------------------------+-------+-------+------------+---------------------------------------------------------------------+
; Data Port ; Clock Port                                                          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                     ;
+-----------+---------------------------------------------------------------------+-------+-------+------------+---------------------------------------------------------------------+
; MSTL[*]   ; GClock                                                              ; 3.772 ; 3.861 ; Rise       ; GClock                                                              ;
;  MSTL[0]  ; GClock                                                              ; 3.772 ; 3.861 ; Rise       ; GClock                                                              ;
;  MSTL[1]  ; GClock                                                              ; 4.074 ; 4.087 ; Rise       ; GClock                                                              ;
;  MSTL[2]  ; GClock                                                              ; 4.075 ; 3.957 ; Rise       ; GClock                                                              ;
; SSTL[*]   ; GClock                                                              ; 3.718 ; 3.797 ; Rise       ; GClock                                                              ;
;  SSTL[0]  ; GClock                                                              ; 3.904 ; 3.812 ; Rise       ; GClock                                                              ;
;  SSTL[1]  ; GClock                                                              ; 3.718 ; 3.797 ; Rise       ; GClock                                                              ;
;  SSTL[2]  ; GClock                                                              ; 3.862 ; 3.841 ; Rise       ; GClock                                                              ;
; TxD       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 3.765 ; 3.880 ; Rise       ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ;
+-----------+---------------------------------------------------------------------+-------+-------+------------+---------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; MSTL[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MSTL[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MSTL[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SSTL[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SSTL[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SSTL[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; TxD           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; MSC[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MSC[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MSC[2]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MSC[3]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RxD                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SSC[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SSC[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SSC[2]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SSC[3]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; GClock                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; GReset                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SSCS                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; BaudRateSel[2]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; BaudRateSel[1]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; BaudRateSel[0]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; MSTL[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; MSTL[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; MSTL[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SSTL[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SSTL[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; SSTL[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; TxD           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; MSTL[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; MSTL[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; MSTL[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SSTL[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SSTL[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; SSTL[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; TxD           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; MSTL[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; MSTL[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; MSTL[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SSTL[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SSTL[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; SSTL[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; TxD           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                                                                                 ;
+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                                               ; To Clock                                                                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+----------+----------+----------+----------+
; BaudRateSel[0]                                                                           ; BaudRateSel[0]                                                                           ; 18       ; 18       ; 18       ; 18       ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; BaudRateSel[0]                                                                           ; 18       ; 0        ; 18       ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; BaudRateSel[0]                                                                           ; 18       ; 0        ; 18       ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; BaudRateSel[0]                                                                           ; 18       ; 0        ; 18       ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; BaudRateSel[0]                                                                           ; 18       ; 0        ; 18       ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; BaudRateSel[0]                                                                           ; 18       ; 0        ; 18       ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; BaudRateSel[0]                                                                           ; 18       ; 0        ; 18       ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; BaudRateSel[0]                                                                           ; 2        ; 2        ; 2        ; 2        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; BaudRateSel[0]                                                                           ; 18       ; 0        ; 18       ; 0        ;
; GClock                                                                                   ; GClock                                                                                   ; 100      ; 0        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk                     ; GClock                                                                                   ; 1        ; 1        ; 0        ; 0        ;
; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 9        ; 9        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 11       ; 0        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 10       ; 1        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 9        ; 0        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 9        ; 0        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 9        ; 0        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 9        ; 0        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1        ; 1        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 9        ; 0        ; 0        ; 0        ;
; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 9        ; 9        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 9        ; 0        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 11       ; 0        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 10       ; 1        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 9        ; 0        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 9        ; 0        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 9        ; 0        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1        ; 1        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 9        ; 0        ; 0        ; 0        ;
; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 9        ; 9        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 9        ; 0        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 9        ; 0        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 11       ; 0        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 10       ; 1        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 9        ; 0        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 9        ; 0        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1        ; 1        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 9        ; 0        ; 0        ; 0        ;
; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 9        ; 9        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 9        ; 0        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 9        ; 0        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 9        ; 0        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 11       ; 0        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 10       ; 1        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 9        ; 0        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1        ; 1        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 9        ; 0        ; 0        ; 0        ;
; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 9        ; 9        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 9        ; 0        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 9        ; 0        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 9        ; 0        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 9        ; 0        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 11       ; 0        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 10       ; 1        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1        ; 1        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 9        ; 0        ; 0        ; 0        ;
; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 9        ; 9        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 9        ; 0        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 9        ; 0        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 9        ; 0        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 9        ; 0        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 9        ; 0        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 12       ; 0        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1        ; 1        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 9        ; 0        ; 0        ; 0        ;
; GClock                                                                                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; 15       ; 0        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; 121      ; 0        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk                     ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk                     ; 2        ; 0        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk                     ; 1        ; 1        ; 0        ; 0        ;
; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; 9        ; 9        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; 10       ; 1        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; 9        ; 0        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; 9        ; 0        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; 9        ; 0        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; 9        ; 0        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; 9        ; 0        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; 1        ; 1        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; 11       ; 0        ; 0        ; 0        ;
+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                                                                                  ;
+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                                               ; To Clock                                                                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+----------+----------+----------+----------+
; BaudRateSel[0]                                                                           ; BaudRateSel[0]                                                                           ; 18       ; 18       ; 18       ; 18       ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; BaudRateSel[0]                                                                           ; 18       ; 0        ; 18       ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; BaudRateSel[0]                                                                           ; 18       ; 0        ; 18       ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; BaudRateSel[0]                                                                           ; 18       ; 0        ; 18       ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; BaudRateSel[0]                                                                           ; 18       ; 0        ; 18       ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; BaudRateSel[0]                                                                           ; 18       ; 0        ; 18       ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; BaudRateSel[0]                                                                           ; 18       ; 0        ; 18       ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; BaudRateSel[0]                                                                           ; 2        ; 2        ; 2        ; 2        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; BaudRateSel[0]                                                                           ; 18       ; 0        ; 18       ; 0        ;
; GClock                                                                                   ; GClock                                                                                   ; 100      ; 0        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk                     ; GClock                                                                                   ; 1        ; 1        ; 0        ; 0        ;
; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 9        ; 9        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 11       ; 0        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 10       ; 1        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 9        ; 0        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 9        ; 0        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 9        ; 0        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 9        ; 0        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 1        ; 1        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; 9        ; 0        ; 0        ; 0        ;
; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 9        ; 9        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 9        ; 0        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 11       ; 0        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 10       ; 1        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 9        ; 0        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 9        ; 0        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 9        ; 0        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 1        ; 1        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; 9        ; 0        ; 0        ; 0        ;
; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 9        ; 9        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 9        ; 0        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 9        ; 0        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 11       ; 0        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 10       ; 1        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 9        ; 0        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 9        ; 0        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 1        ; 1        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; 9        ; 0        ; 0        ; 0        ;
; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 9        ; 9        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 9        ; 0        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 9        ; 0        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 9        ; 0        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 11       ; 0        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 10       ; 1        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 9        ; 0        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 1        ; 1        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; 9        ; 0        ; 0        ; 0        ;
; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 9        ; 9        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 9        ; 0        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 9        ; 0        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 9        ; 0        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 9        ; 0        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 11       ; 0        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 10       ; 1        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 1        ; 1        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; 9        ; 0        ; 0        ; 0        ;
; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 9        ; 9        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 9        ; 0        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 9        ; 0        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 9        ; 0        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 9        ; 0        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 9        ; 0        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 12       ; 0        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 1        ; 1        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; 9        ; 0        ; 0        ; 0        ;
; GClock                                                                                   ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; 15       ; 0        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; 121      ; 0        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk                     ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk                     ; 2        ; 0        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk                     ; 1        ; 1        ; 0        ; 0        ;
; BaudRateSel[0]                                                                           ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; 9        ; 9        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; 10       ; 1        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; 9        ; 0        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; 9        ; 0        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; 9        ; 0        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; 9        ; 0        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; 9        ; 0        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk                      ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; 1        ; 1        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk                  ; 11       ; 0        ; 0        ; 0        ;
+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                                                                                    ;
+---------------------------------------------------------------------+---------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                          ; To Clock                                                            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------------------------+---------------------------------------------------------------------+----------+----------+----------+----------+
; GClock                                                              ; GClock                                                              ; 4        ; 0        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 15       ; 0        ; 0        ; 0        ;
+---------------------------------------------------------------------+---------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                                                                                     ;
+---------------------------------------------------------------------+---------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                          ; To Clock                                                            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------------------------+---------------------------------------------------------------------+----------+----------+----------+----------+
; GClock                                                              ; GClock                                                              ; 4        ; 0        ; 0        ; 0        ;
; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk ; 15       ; 0        ; 0        ; 0        ;
+---------------------------------------------------------------------+---------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 6     ; 6    ;
; Unconstrained Input Port Paths  ; 39    ; 39   ;
; Unconstrained Output Ports      ; 7     ; 7    ;
; Unconstrained Output Port Paths ; 13    ; 13   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Wed Dec 04 14:45:57 2024
Info: Command: quartus_sta UARTProject -c UARTProject
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 20 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 14 of the 14 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'UARTProject.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk
    Info (332105): create_clock -period 1.000 -name BaudRateSel[0] BaudRateSel[0]
    Info (332105): create_clock -period 1.000 -name UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk
    Info (332105): create_clock -period 1.000 -name GClock GClock
    Info (332105): create_clock -period 1.000 -name UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk
    Info (332105): create_clock -period 1.000 -name UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk
    Info (332105): create_clock -period 1.000 -name UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk
    Info (332105): create_clock -period 1.000 -name UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk
    Info (332105): create_clock -period 1.000 -name UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk
    Info (332105): create_clock -period 1.000 -name UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk
    Info (332105): create_clock -period 1.000 -name UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: uart_block|baudrate|mux|o  from: datad  to: combout
    Info (332098): Cell: uart_block|baudrate|mux|o~0  from: datad  to: combout
    Info (332098): Cell: uart_block|baudrate|mux|o~1  from: dataa  to: combout
    Info (332098): Cell: uart_block|baudrate|mux|o~2  from: datad  to: combout
    Info (332098): Cell: uart_block|baudrate|mux|o~3  from: datad  to: combout
    Info (332098): Cell: uart_block|baudrate|mux|o~4  from: datad  to: combout
    Info (332098): Cell: uart_block|baudrate|mux|o~5  from: dataa  to: combout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -8.957
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -8.957             -34.948 UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk 
    Info (332119):    -8.218             -32.155 UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk 
    Info (332119):    -6.421             -24.969 UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk 
    Info (332119):    -5.745             -22.100 UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk 
    Info (332119):    -5.042             -19.288 UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk 
    Info (332119):    -4.995             -18.861 BaudRateSel[0] 
    Info (332119):    -4.668             -17.792 UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk 
    Info (332119):    -3.886             -14.425 UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk 
    Info (332119):    -1.762             -14.657 GClock 
    Info (332119):    -1.382             -17.989 UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk 
    Info (332119):    -0.243              -0.243 UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk 
Info (332146): Worst-case hold slack is -8.535
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -8.535             -29.719 BaudRateSel[0] 
    Info (332119):    -6.062             -21.393 UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk 
    Info (332119):    -5.211             -18.412 UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk 
    Info (332119):    -4.847             -16.849 UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk 
    Info (332119):    -4.111             -14.131 UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk 
    Info (332119):    -3.385             -11.071 UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk 
    Info (332119):    -1.537              -3.781 UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk 
    Info (332119):    -0.794              -1.487 UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk 
    Info (332119):    -0.289              -0.289 UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk 
    Info (332119):    -0.238              -0.238 GClock 
    Info (332119):     0.404               0.000 UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk 
Info (332146): Worst-case recovery slack is -1.126
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.126              -6.198 UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk 
    Info (332119):    -0.417              -1.668 GClock 
Info (332146): Worst-case removal slack is 0.947
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.947               0.000 GClock 
    Info (332119):     1.365               0.000 UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk 
Info (332146): Worst-case minimum pulse width slack is -4.296
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.296            -151.426 BaudRateSel[0] 
    Info (332119):    -3.000             -23.560 GClock 
    Info (332119):    -1.285             -32.125 UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk 
    Info (332119):    -1.285              -7.710 UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk 
    Info (332119):    -1.285              -7.710 UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk 
    Info (332119):    -1.285              -7.710 UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk 
    Info (332119):    -1.285              -7.710 UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk 
    Info (332119):    -1.285              -7.710 UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk 
    Info (332119):    -1.285              -7.710 UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk 
    Info (332119):    -1.285              -7.710 UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk 
    Info (332119):    -1.285              -2.570 UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: uart_block|baudrate|mux|o  from: datad  to: combout
    Info (332098): Cell: uart_block|baudrate|mux|o~0  from: datad  to: combout
    Info (332098): Cell: uart_block|baudrate|mux|o~1  from: dataa  to: combout
    Info (332098): Cell: uart_block|baudrate|mux|o~2  from: datad  to: combout
    Info (332098): Cell: uart_block|baudrate|mux|o~3  from: datad  to: combout
    Info (332098): Cell: uart_block|baudrate|mux|o~4  from: datad  to: combout
    Info (332098): Cell: uart_block|baudrate|mux|o~5  from: dataa  to: combout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -8.114
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -8.114             -31.574 UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk 
    Info (332119):    -7.445             -29.042 UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk 
    Info (332119):    -5.840             -22.622 UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk 
    Info (332119):    -5.222             -20.004 UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk 
    Info (332119):    -4.587             -17.463 UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk 
    Info (332119):    -4.381             -16.510 BaudRateSel[0] 
    Info (332119):    -4.256             -16.140 UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk 
    Info (332119):    -3.520             -13.066 UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk 
    Info (332119):    -1.504             -11.884 GClock 
    Info (332119):    -1.179             -14.178 UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk 
    Info (332119):    -0.133              -0.133 UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk 
Info (332146): Worst-case hold slack is -7.846
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -7.846             -27.062 BaudRateSel[0] 
    Info (332119):    -5.398             -19.292 UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk 
    Info (332119):    -4.603             -16.423 UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk 
    Info (332119):    -4.276             -15.020 UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk 
    Info (332119):    -3.621             -12.608 UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk 
    Info (332119):    -2.953              -9.781 UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk 
    Info (332119):    -1.299              -3.279 UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk 
    Info (332119):    -0.652              -1.197 UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk 
    Info (332119):    -0.199              -0.199 GClock 
    Info (332119):    -0.183              -0.183 UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk 
    Info (332119):     0.355               0.000 UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk 
Info (332146): Worst-case recovery slack is -0.914
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.914              -5.010 UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk 
    Info (332119):    -0.281              -1.124 GClock 
Info (332146): Worst-case removal slack is 0.852
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.852               0.000 GClock 
    Info (332119):     1.241               0.000 UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk 
Info (332146): Worst-case minimum pulse width slack is -3.957
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.957            -135.962 BaudRateSel[0] 
    Info (332119):    -3.000             -23.560 GClock 
    Info (332119):    -1.285             -32.125 UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk 
    Info (332119):    -1.285              -7.710 UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk 
    Info (332119):    -1.285              -7.710 UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk 
    Info (332119):    -1.285              -7.710 UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk 
    Info (332119):    -1.285              -7.710 UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk 
    Info (332119):    -1.285              -7.710 UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk 
    Info (332119):    -1.285              -7.710 UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk 
    Info (332119):    -1.285              -7.710 UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk 
    Info (332119):    -1.285              -2.570 UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: uart_block|baudrate|mux|o  from: datad  to: combout
    Info (332098): Cell: uart_block|baudrate|mux|o~0  from: datad  to: combout
    Info (332098): Cell: uart_block|baudrate|mux|o~1  from: dataa  to: combout
    Info (332098): Cell: uart_block|baudrate|mux|o~2  from: datad  to: combout
    Info (332098): Cell: uart_block|baudrate|mux|o~3  from: datad  to: combout
    Info (332098): Cell: uart_block|baudrate|mux|o~4  from: datad  to: combout
    Info (332098): Cell: uart_block|baudrate|mux|o~5  from: dataa  to: combout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.542
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.542             -17.689 UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk 
    Info (332119):    -4.183             -16.253 UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk 
    Info (332119):    -3.183             -12.253 UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk 
    Info (332119):    -2.874             -11.017 UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk 
    Info (332119):    -2.529              -9.637 UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk 
    Info (332119):    -2.348              -8.913 UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk 
    Info (332119):    -2.151              -8.125 BaudRateSel[0] 
    Info (332119):    -1.999              -7.517 UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk 
    Info (332119):    -0.376              -1.440 GClock 
    Info (332119):    -0.156              -0.362 UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk 
    Info (332119):     0.296               0.000 UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk 
Info (332146): Worst-case hold slack is -4.499
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.499             -15.469 BaudRateSel[0] 
    Info (332119):    -3.192             -10.979 UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk 
    Info (332119):    -2.809              -9.810 UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk 
    Info (332119):    -2.635              -8.993 UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk 
    Info (332119):    -2.270              -7.672 UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk 
    Info (332119):    -1.939              -6.319 UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk 
    Info (332119):    -0.912              -2.242 UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk 
    Info (332119):    -0.540              -1.037 UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk 
    Info (332119):    -0.318              -0.318 GClock 
    Info (332119):    -0.277              -0.277 UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk 
    Info (332119):     0.182               0.000 UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk 
Info (332146): Worst-case recovery slack is -0.049
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.049              -0.147 UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk 
    Info (332119):     0.298               0.000 GClock 
Info (332146): Worst-case removal slack is 0.462
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.462               0.000 GClock 
    Info (332119):     0.651               0.000 UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -65.837 BaudRateSel[0] 
    Info (332119):    -3.000             -19.977 GClock 
    Info (332119):    -1.000             -25.000 UART:uart_block|baudrategenerator:baudrate|DividebyN:divby8|int_clk 
    Info (332119):    -1.000              -6.000 UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:1:divby256_k|int_clk 
    Info (332119):    -1.000              -6.000 UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:2:divby256_k|int_clk 
    Info (332119):    -1.000              -6.000 UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:3:divby256_k|int_clk 
    Info (332119):    -1.000              -6.000 UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:4:divby256_k|int_clk 
    Info (332119):    -1.000              -6.000 UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:5:divby256_k|int_clk 
    Info (332119):    -1.000              -6.000 UART:uart_block|baudrategenerator:baudrate|DividebyN:\ripple_divby2:6:divby256_k|int_clk 
    Info (332119):    -1.000              -6.000 UART:uart_block|baudrategenerator:baudrate|DividebyN:divby256_0|int_clk 
    Info (332119):    -1.000              -2.000 UART:uart_block|baudrategenerator:baudrate|DividebyN:divby41|int_clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4881 megabytes
    Info: Processing ended: Wed Dec 04 14:46:02 2024
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:01


