<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:21:22.2122</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.04.27</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-0055587</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>표시 장치 및 전자 기기</inventionTitle><inventionTitleEng>DISPLAY DEVICE AND ELECTRONIC DEVICE</inventionTitleEng><openDate>2023.11.06</openDate><openNumber>10-2023-0153305</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 39/34</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/121</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/131</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2022.01.01)</ipcDate><ipcNumber>G06V 40/13</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 발명은 베젤이 좁고 저렴한 표시 장치를 제공한다. 발광 디바이스를 포함한 제 1 화소, 수광 디바이스를 포함한 제 2 화소, 및 제 2 화소로 취득한 정보를 판독하기 위한 판독 회로를 포함하는 표시 장치이고, 상기 판독 회로는 실장된 IC칩에 포함되는 제 1 회로, 및 화소 회로가 형성된 기판에 모놀리식 형태로 형성된 제 2 회로를 포함한다. 상기 구성으로 함으로써, IC칩에서 제 2 회로에 상당하는 회로를 생략할 수 있기 때문에, IC칩을 소형화할 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 표시 장치로서,기판;제 1 화소 회로; 및A/D 변환 회로를 포함하고,상기 A/D 변환 회로는 제 1 회로를 포함하고,상기 제 1 화소 회로 및 상기 제 1 회로는 동일 기판 위에 있고,상기 제 1 회로는 저항 분압 회로를 포함하고,상기 저항 분압 회로는 복수의 트랜지스터를 포함하고,상기 복수의 트랜지스터는 각각반도체층;제 1 절연층;소스;드레인; 및제 1 게이트를 포함하고,상기 제 1 게이트와 상기 드레인은 서로 전기적으로 접속되고,상기 복수의 트랜지스터는 각각 상기 반도체층에 채널 형성 영역을 포함하고,상기 복수의 트랜지스터는 각각 상기 채널 형성 영역에 금속 산화물을 포함하고,상기 복수의 트랜지스터의 각 채널 형성 영역은 상기 제 1 절연층의 측면을 따라 제공되는, 표시 장치.</claim></claimInfo><claimInfo><claim>2. 제 1 항에 있어서,상기 복수의 트랜지스터는 상기 복수의 트랜지스터 중 제 1 트랜지스터의 상기 소스가 상기 복수의 트랜지스터 중 상기 제 1 트랜지스터에 인접한 제 2 트랜지스터의 상기 드레인 및 상기 제 1 게이트에 전기적으로 접속되도록 직렬로 접속되는, 표시 장치.</claim></claimInfo><claimInfo><claim>3. 제 2 항에 있어서,상기 복수의 트랜지스터는 각각 제 2 게이트를 포함하고,상기 제 2 트랜지스터의 소스 전위가 상기 제 1 트랜지스터의 소스 전위보다 낮고,상기 제 1 트랜지스터의 상기 제 2 게이트는 상기 제 2 트랜지스터의 상기 소스에 전기적으로 접속되는, 표시 장치.</claim></claimInfo><claimInfo><claim>4. 표시 장치로서,기판;상기 기판 위의 제 1 화소 회로; 및A/D 변환 회로를 포함하고,상기 A/D 변환 회로는 상기 기판 위에 제 1 회로를 포함하고,상기 제 1 회로는 저항 분압 회로를 포함하고,상기 저항 분압 회로는 복수의 트랜지스터를 포함하고,상기 복수의 트랜지스터는 각각반도체층;제 1 절연층;개구;소스;드레인;제 1 게이트; 및제 2 게이트를 포함하고,상기 드레인과 상기 제 1 게이트는 서로 전기적으로 접속되고,상기 복수의 트랜지스터는 각각 상기 반도체층에 채널 형성 영역을 포함하고,상기 복수의 트랜지스터는 각각 상기 채널 형성 영역에 금속 산화물을 포함하고,상기 복수의 트랜지스터의 각 채널 형성 영역은 상기 제 1 절연층의 측면을 따라 제공되고,상기 복수의 트랜지스터는 상기 복수의 트랜지스터 중 제 1 트랜지스터의 상기 소스가 상기 복수의 트랜지스터 중 상기 제 1 트랜지스터에 인접한 제 2 트랜지스터의 상기 드레인 및 상기 제 1 게이트에 전기적으로 접속되도록 직렬로 접속되고,상기 제 2 트랜지스터의 소스 전위가 상기 제 1 트랜지스터의 소스 전위보다 낮고,상기 제 1 트랜지스터의 상기 제 2 게이트는 상기 제 2 트랜지스터의 상기 소스에 전기적으로 접속되고,상기 제 1 트랜지스터의 상기 소스, 상기 제 1 트랜지스터의 상기 드레인, 및 상기 제 1 절연층은 상기 기판 위에 제공되고,상기 제 1 절연층 및 상기 제 1 트랜지스터의 상기 소스는 상기 드레인에 도달하는 상기 개구를 포함하는, 표시 장치.</claim></claimInfo><claimInfo><claim>5. 제 4 항에 있어서,상기 반도체층 위의 제 2 절연층을 더 포함하고,상기 제 1 트랜지스터의 상기 제 1 게이트는 상기 제 2 절연층 위에 제공되고,상기 반도체층, 상기 제 2 절연층, 및 상기 제 1 트랜지스터의 상기 제 1 게이트는 상기 개구를 덮는, 표시 장치.</claim></claimInfo><claimInfo><claim>6. 제 4 항에 있어서,상기 제 1 트랜지스터는 상기 채널 형성 영역과 상기 드레인 사이에 제공되는 오프셋 영역을 포함하는, 표시 장치.</claim></claimInfo><claimInfo><claim>7. 제 5 항에 있어서,상기 소스 위의 제 3 절연층을 더 포함하고,상기 제 2 게이트는 상기 소스 및 상기 드레인과 중첩되고,상기 제 2 게이트는 상기 제 1 절연층과 상기 제 3 절연층 사이에 제공되는, 표시 장치.</claim></claimInfo><claimInfo><claim>8. 표시 장치로서,기판;상기 기판 위의 제 1 화소 회로; 및A/D 변환 회로를 포함하고,상기 A/D 변환 회로는 상기 기판 위에 제 1 회로를 포함하고,상기 제 1 회로는 저항 분압 회로를 포함하고,상기 저항 분압 회로는 복수의 트랜지스터를 포함하고,상기 복수의 트랜지스터는 각각반도체층;제 1 절연층;상기 반도체층 위의 제 2 절연층;상기 제 1 절연층 아래의 제 1 도전층;상기 제 1 절연층 위의 제 2 도전층;상기 제 2 절연층 위의 제 3 도전층;상기 제 2 도전층과 중첩되는 제 4 도전층;개구;소스;드레인;제 1 게이트; 및제 2 게이트를 포함하고,상기 복수의 트랜지스터는 각각 상기 반도체층에 채널 형성 영역을 포함하고,상기 복수의 트랜지스터는 각각 상기 채널 형성 영역에 금속 산화물을 포함하고,상기 복수의 트랜지스터의 각 채널 형성 영역은 상기 제 1 절연층의 측면을 따라 제공되고,상기 복수의 트랜지스터는 상기 복수의 트랜지스터 중 제 1 트랜지스터의 상기 소스가 상기 복수의 트랜지스터 중 상기 제 1 트랜지스터에 인접한 제 2 트랜지스터의 상기 드레인 및 상기 제 1 게이트에 전기적으로 접속되도록 직렬로 접속되고,상기 제 2 트랜지스터의 소스 전위가 상기 제 1 트랜지스터의 소스 전위보다 낮고,상기 제 1 트랜지스터의 상기 제 2 게이트는 상기 제 2 트랜지스터의 상기 소스에 전기적으로 접속되고,상기 제 1 절연층 및 상기 제 2 도전층은 상기 제 1 도전층에 도달하는 상기 개구를 포함하고,상기 반도체층, 상기 제 2 절연층, 및 상기 제 3 도전층은 상기 개구를 덮고,상기 제 1 도전층은 상기 제 1 트랜지스터의 상기 소스이고,상기 제 2 도전층은 상기 제 2 트랜지스터의 상기 드레인이고,상기 제 3 도전층은 상기 제 2 트랜지스터의 상기 제 1 게이트이고,상기 제 4 도전층은 상기 제 1 트랜지스터의 상기 제 2 게이트인, 표시 장치.</claim></claimInfo><claimInfo><claim>9. 제 1 항에 있어서,상기 A/D 변환 회로는 제 2 회로를 포함하고,상기 제 2 회로는 상기 기판 상의 IC칩에 제공되고,상기 제 2 회로는 상기 제 1 회로에 전기적으로 접속되는, 표시 장치.</claim></claimInfo><claimInfo><claim>10. 제 1 항에 있어서,상기 제 1 화소 회로는 수광 디바이스를 포함하는, 표시 장치.</claim></claimInfo><claimInfo><claim>11. 제 10 항에 있어서,제 2 화소 회로를 더 포함하고,상기 제 2 화소 회로는 발광 디바이스를 포함하는, 표시 장치.</claim></claimInfo><claimInfo><claim>12. 전자 기기로서,제 1 항에 따른 표시 장치를 포함하고,상기 제 1 화소 회로를 사용하여 지문의 화상을 취득함으로써 지문 인증을 수행하는, 전자 기기.</claim></claimInfo><claimInfo><claim>13. 제 4 항에 있어서,상기 A/D 변환 회로는 제 2 회로를 포함하고,상기 제 2 회로는 상기 기판 상의 IC칩에 제공되고,상기 제 2 회로는 상기 제 1 회로에 전기적으로 접속되는, 표시 장치.</claim></claimInfo><claimInfo><claim>14. 제 4 항에 있어서,상기 제 1 화소 회로는 수광 디바이스를 포함하는, 표시 장치.</claim></claimInfo><claimInfo><claim>15. 제 14 항에 있어서,제 2 화소 회로를 더 포함하고,상기 제 2 화소 회로는 발광 디바이스를 포함하는, 표시 장치.</claim></claimInfo><claimInfo><claim>16. 전자 기기로서,제 4 항에 따른 표시 장치를 포함하고,상기 제 1 화소 회로를 사용하여 지문의 화상을 취득함으로써 지문 인증을 수행하는, 전자 기기.</claim></claimInfo><claimInfo><claim>17. 제 8 항에 있어서,상기 A/D 변환 회로는 제 2 회로를 포함하고,상기 제 2 회로는 상기 기판 상의 IC칩에 제공되고,상기 제 2 회로는 상기 제 1 회로에 전기적으로 접속되는, 표시 장치.</claim></claimInfo><claimInfo><claim>18. 제 8 항에 있어서,상기 제 1 화소 회로는 수광 디바이스를 포함하는, 표시 장치.</claim></claimInfo><claimInfo><claim>19. 제 18 항에 있어서,제 2 화소 회로를 더 포함하고,상기 제 2 화소 회로는 발광 디바이스를 포함하는, 표시 장치.</claim></claimInfo><claimInfo><claim>20. 전자 기기로서,제 8 항에 따른 표시 장치를 포함하고,상기 제 1 화소 회로를 사용하여 지문의 화상을 취득함으로써 지문 인증을 수행하는, 전자 기기.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>일본국 가나가와켄 아쓰기시 하세 ***</address><code>519980839048</code><country>일본</country><engName>SEMICONDUCTOR ENERGY LABORATORY CO., LTD.</engName><name>가부시키가이샤 한도오따이 에네루기 켄큐쇼</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>일본 ***-**** 가나가와껭 아쯔기시...</address><code> </code><country> </country><engName>SATO, Manabu</engName><name>사또, 마나부</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와껭 아쯔기시...</address><code> </code><country> </country><engName>MATSUMOTO, Hironori</engName><name>마쯔모또, 히로노리</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와껭 아쯔기시...</address><code> </code><country> </country><engName>NAKADA, Masataka</engName><name>나까다, 마사따까</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 종로구 사직로*길 **, 세양빌딩 (내자동) *층(김.장법률사무소)</address><code>919980003619</code><country>대한민국</country><engName>YANG, Young June</engName><name>양영준</name></agentInfo><agentInfo><address>서울 중구 정동길 **-** (정동, 정동빌딩) **층(김.장법률사무소)</address><code>920010003339</code><country>대한민국</country><engName>Yoon Sun Keun</engName><name>윤선근</name></agentInfo><agentInfo><address>서울 중구 정동길 **-** (정동, 정동빌딩) **층(김.장법률사무소)</address><code>920030006047</code><country>대한민국</country><engName>PARK, CHUNG-BUM</engName><name>박충범</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2022.04.28</priorityApplicationDate><priorityApplicationNumber>JP-P-2022-075019</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2023.04.27</receiptDate><receiptNumber>1-1-2023-0476589-31</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Submission of Priority Certificate(Japan)</documentEngName><documentName>우선권주장증명서류제출서(일본)</documentName><receiptDate>2023.05.09</receiptDate><receiptNumber>9-1-2023-9005559-55</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020230055587.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c932792e67d1a5c8586f0e2ba7b8b7c041591be645338be89ee6a636e527c925cd09e1fa4260879d46f4675c35ed87e656f55e97336970ee6c1</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf462278bba2e48873ae8ba60e0f4bfe1c50beea863feca39e80ce594ba2bb9a06e12135f88dcafe03097b666ddd3625ee42e37050ec61aeff</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>