## 存储器

### 存储器分类

#### 高速缓冲存储器（cache）

用于缓冲主存和CPU速度之间的差异





#### 主存



#### 辅存

用于解决内存容量不足的问题





#### 虚拟存储器

主存+辅存+虚拟化技术形成了虚拟存储器，也就是内存，内存的大小由逻辑地址的多少确定







### 主存储器

#### 半导体芯片结构

##### 地址总线

单向，输入地址

##### 译码器

根据输入的地址寻找对应的存储单元

**两种方式**

* 线选法
* 重合法

**重合法**

分为行地址译码器，列地址译码器



**一般采用重合法，因为重合法所需数据线少**

##### 存储矩阵

##### 数据总线



#### 静态RAM（SRAM）

##### Intel 2114

采用了重合法



#### 动态RAM（DRAM）







#### 主存储器容量的扩展

* 位扩展
* 字扩展
* 同时扩展



### 主存储器与CPU的连接

#### 地址线的连接

选择**足够多的低位**作为地址选择信号直接送入存储芯片中

剩下高位作为**片选信号**(选择哪个存储芯片)送入译码器



#### 数据线的连接



#### 读/写命令线的连接



#### 片选线的连接

用于选择存储芯片和MREQ（用于判断CPU此次访问对象是主存储器还是I/O端存储器）的信号接入



#### 例

![1581413292086](E:\docsify\docs\计算机组成原理\assets\1581413292086.png)

A10-A0是作为2K×8的地址线，而当A10是低电平，A9-A0地址线是作为1K×8（两个1K×4）的地址线，A13-A11是芯片选择信号对应译码器CBA，MREQ连接的是G2B,WR是读写控制信号