# IntroducciÃ³n a la SimulaciÃ³n en VHDL  
**MetodologÃ­as de verificaciÃ³n funcional en Vivado**

Esta carpeta introduce y analiza distintas formas de realizar **simulaciÃ³n funcional en VHDL**, utilizando **Xilinx Vivado 2023.1.1** y el estÃ¡ndar **VHDL â€“ IEEE 1076-2008**.

El objetivo es **formar criterio** sobre cÃ³mo estructurar correctamente un testbench y justificar la **metodologÃ­a de simulaciÃ³n adoptada en todo el repositorio**.

---

## ğŸ¯ Objetivo de esta secciÃ³n

- Introducir el concepto de **simulaciÃ³n funcional**
- Presentar **tres enfoques comunes** para crear testbench en VHDL
- Comparar ventajas y desventajas de cada enfoque
- Justificar tÃ©cnicamente la **metodologÃ­a seleccionada**
- Establecer una **base comÃºn y reutilizable** para el resto del repositorio

Esta carpeta es **transversal** a todos los demÃ¡s bloques (Combinacionales, Secuenciales y FSM).

---

## ğŸ§  Â¿Por quÃ© es importante la simulaciÃ³n?

La simulaciÃ³n permite:

- Verificar el comportamiento lÃ³gico antes de programar la FPGA
- Detectar errores de diseÃ±o tempranamente
- Validar casos normales y casos lÃ­mite
- Separar el anÃ¡lisis funcional del hardware fÃ­sico

En un flujo profesional de diseÃ±o digital, **ningÃºn mÃ³dulo debe implementarse sin antes ser simulado**.

---

## ğŸ“ Estructura de la carpeta

Esta secciÃ³n se divide en **tres proyectos**, cada uno representando una forma distinta de realizar simulaciÃ³n en VHDL:  
Las tres opciones simulan el **mismo bloque funcional**, pero con enfoques metodolÃ³gicos diferentes.

---

## ğŸ”¹ OpciÃ³n 1 â€“ SimulaciÃ³n bÃ¡sica

### DescripciÃ³n

La simulaciÃ³n se construye mediante **mÃºltiples procesos independientes**, cada uno generando estÃ­mulos sobre una sola seÃ±al de entrada, con tiempos distintos.

El testbench se centra en **forzar cambios en seÃ±ales individuales**, sin una secuencia global claramente definida.

### CaracterÃ­sticas observables en el cÃ³digo

- Un proceso por cada bit de entrada
- EstÃ­mulos distribuidos en el tiempo mediante `wait for`
- No existe un control central de los casos de prueba
- No se definen escenarios funcionales explÃ­citos
- DifÃ­cil lectura del comportamiento esperado

### Ventajas

- Muy simple de implementar
- Ãštil para comprender cÃ³mo actÃºan los procesos concurrentes
- Adecuada como **primer contacto con simulaciÃ³n**
 
### Limitaciones

- Poco escalable (el nÃºmero de procesos crece rÃ¡pidamente)
- DifÃ­cil de mantener
- No reutilizable
- No permite definir claramente casos de prueba funcionales

---
>
>ğŸ”— Enlace directo:
>
>ğŸ‘‰ https://github.com/crelec/VHDL-Basys3-Fundamentos/tree/main/Introduccion_Simulacion_VHDL/tes_opcion1_clasica_Codificador
>
---

## ğŸ”¹ OpciÃ³n 2 â€“ SimulaciÃ³n estructurada

### DescripciÃ³n

Se introduce una **separaciÃ³n clara entre el diseÃ±o (DUT) y el testbench**, con un Ãºnico proceso de estimulaciÃ³n que controla todos los estÃ­mulos.

Se utilizan **genÃ©ricos** para parametrizar el test, mejorando la flexibilidad respecto a la opciÃ³n 1.

### CaracterÃ­sticas observables en el cÃ³digo

- Uso de `constant` para definir el tamaÃ±o del sistema
- InstanciaciÃ³n explÃ­cita del DUT con `generic map`
- Un solo proceso de estÃ­mulos
- Uso de bucles `for` para barrido de entradas
- InclusiÃ³n de casos funcionales especÃ­ficos 

### Ventajas

- Mucho mÃ¡s legible que la opciÃ³n 1
- Permite definir secuencias de prueba coherentes
- Facilita la verificaciÃ³n funcional
- Menor duplicaciÃ³n de cÃ³digo

### Limitaciones

- El testbench aÃºn depende fuertemente del mÃ³dulo especÃ­fico
- La reutilizaciÃ³n en otros proyectos es limitada
- No se formaliza una estructura estÃ¡ndar de casos de prueba

---
>
>ğŸ”— Enlace directo:
>
>ğŸ‘‰ https://github.com/crelec/VHDL-Basys3-Fundamentos/tree/main/Introduccion_Simulacion_VHDL/tes_opcion2_parametrizada_Codificador
>
---

## ğŸ”¹ OpciÃ³n 3 â€“ SimulaciÃ³n estÃ¡ndar (MetodologÃ­a adoptada)

### DescripciÃ³n

MetodologÃ­a de simulaciÃ³n **formal, clara y reutilizable**, basada en buenas prÃ¡cticas acadÃ©micas y profesionales.

El testbench estÃ¡ organizado alrededor de **casos de prueba funcionales claramente definidos**, independientes del detalle interno del diseÃ±o.

Esta opciÃ³n es la **metodologÃ­a oficial utilizada en todo el repositorio**.

### CaracterÃ­sticas observables en el cÃ³digo

- Uso explÃ­cito del concepto **DUT (Device Under Test)**
- ParÃ¡metros claramente definidos y fÃ¡ciles de modificar
- Un Ãºnico proceso de estimulaciÃ³n bien estructurado
- Casos de prueba documentados y secuenciales:
  - Estado inicial
  - Barrido completo
  - Casos de prioridad
  - Patrones mÃºltiples
- Independencia entre el testbench y la implementaciÃ³n interna

### Ventajas

- Alta legibilidad
- FÃ¡cil mantenimiento
- Escalable
- Reutilizable en mÃºltiples proyectos
- Facilita la depuraciÃ³n y validaciÃ³n funcional
- Ideal para lÃ³gica combinacional, secuencial y FSM

âœ” **MetodologÃ­a seleccionada para todo el repositorio**  

---  
>
>ğŸ”— Enlace directo:
>
>ğŸ‘‰https://github.com/crelec/VHDL-Basys3-Fundamentos/tree/main/Introduccion_Simulacion_VHDL/tes_opcion3_vhdl2008_Codificador
>
---

## ğŸ“Œ DecisiÃ³n metodolÃ³gica

DespuÃ©s de analizar las tres opciones, se adopta **exclusivamente la OpciÃ³n 3** para:

- Todos los mÃ³dulos combinacionales
- Todos los mÃ³dulos secuenciales
- Todas las mÃ¡quinas de estado (FSM)
- Todas las aplicaciones integradoras

Esto garantiza:

- Homogeneidad en el repositorio
- Claridad pedagÃ³gica
- Facilidad de mantenimiento
- Buenas prÃ¡cticas de diseÃ±o HDL

---

## ğŸ”— RelaciÃ³n con el resto del repositorio

Esta carpeta sirve como **base metodolÃ³gica** para:

- `Combinacionales`
- `Secuenciales`
- `MaquinaEstados`

Cada uno de esos bloques utiliza testbench derivados directamente de la **OpciÃ³n 3** aquÃ­ presentada.

---

## ğŸ›  Requisitos

- FPGA (ArtixÂ®-7 XC7A35T-1CPG236C) **Basys3**
- Xilinx Vivado 2023.1.1
- Conocimientos bÃ¡sicos de lÃ³gica digital
- Conocimientos iniciales de VHDL
- Familiaridad con simulaciÃ³n funcional

---

## ğŸ“ Alcance educativo

Esta secciÃ³n **no busca complejidad**, sino:

- Formar criterio tÃ©cnico
- EnseÃ±ar buenas prÃ¡cticas desde el inicio
- Evitar errores comunes en simulaciÃ³n
- Preparar al estudiante para proyectos mÃ¡s avanzados
