<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="3.0.0" version="1.0">
  This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).

  <lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4">
    <tool name="ROM">
      <a name="contents">addr/data: 8 8
0
</a>
    </tool>
  </lib>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Risc-V" name="6">
    <tool name="RV32IM">
      <a name="contents">addr/data: 10 32
0
</a>
    </tool>
    <tool name="RV32IM_MIcro">
      <a name="contents">addr/data: 10 32
0
</a>
    </tool>
  </lib>
  <lib desc="#Yosys Components" name="7"/>
  <lib desc="#Base" name="8">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="8" map="Button2" name="Menu Tool"/>
    <tool lib="8" map="Button3" name="Menu Tool"/>
    <tool lib="8" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="8" name="Poke Tool"/>
    <tool lib="8" name="Edit Tool"/>
    <tool lib="8" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
  </circuit>
  <circuit name="p2">
    <a name="circuit" val="p2"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(730,250)" to="(730,260)"/>
    <wire from="(430,270)" to="(810,270)"/>
    <wire from="(1020,580)" to="(1020,590)"/>
    <wire from="(250,280)" to="(250,350)"/>
    <wire from="(440,210)" to="(810,210)"/>
    <wire from="(1100,570)" to="(1100,660)"/>
    <wire from="(450,170)" to="(450,180)"/>
    <wire from="(500,680)" to="(500,690)"/>
    <wire from="(470,370)" to="(470,380)"/>
    <wire from="(810,210)" to="(810,240)"/>
    <wire from="(740,580)" to="(740,610)"/>
    <wire from="(1270,310)" to="(1270,570)"/>
    <wire from="(440,360)" to="(440,390)"/>
    <wire from="(440,180)" to="(440,210)"/>
    <wire from="(470,670)" to="(470,700)"/>
    <wire from="(460,700)" to="(460,730)"/>
    <wire from="(750,70)" to="(750,90)"/>
    <wire from="(1170,510)" to="(1220,510)"/>
    <wire from="(790,240)" to="(810,240)"/>
    <wire from="(730,480)" to="(750,480)"/>
    <wire from="(1200,310)" to="(1270,310)"/>
    <wire from="(1170,70)" to="(1170,510)"/>
    <wire from="(420,390)" to="(440,390)"/>
    <wire from="(990,590)" to="(1020,590)"/>
    <wire from="(230,280)" to="(250,280)"/>
    <wire from="(440,180)" to="(450,180)"/>
    <wire from="(480,660)" to="(490,660)"/>
    <wire from="(490,350)" to="(500,350)"/>
    <wire from="(460,700)" to="(470,700)"/>
    <wire from="(120,400)" to="(130,400)"/>
    <wire from="(160,560)" to="(170,560)"/>
    <wire from="(790,90)" to="(990,90)"/>
    <wire from="(790,570)" to="(800,570)"/>
    <wire from="(790,690)" to="(800,690)"/>
    <wire from="(1080,570)" to="(1100,570)"/>
    <wire from="(740,460)" to="(750,460)"/>
    <wire from="(740,700)" to="(750,700)"/>
    <wire from="(750,570)" to="(760,570)"/>
    <wire from="(740,680)" to="(750,680)"/>
    <wire from="(520,660)" to="(530,660)"/>
    <wire from="(1200,290)" to="(1220,290)"/>
    <wire from="(730,480)" to="(730,490)"/>
    <wire from="(810,270)" to="(810,470)"/>
    <wire from="(1200,290)" to="(1200,310)"/>
    <wire from="(1100,570)" to="(1270,570)"/>
    <wire from="(750,90)" to="(750,160)"/>
    <wire from="(560,660)" to="(560,730)"/>
    <wire from="(480,370)" to="(480,390)"/>
    <wire from="(750,70)" to="(1170,70)"/>
    <wire from="(510,160)" to="(750,160)"/>
    <wire from="(460,730)" to="(560,730)"/>
    <wire from="(510,680)" to="(510,700)"/>
    <wire from="(420,700)" to="(460,700)"/>
    <wire from="(430,150)" to="(470,150)"/>
    <wire from="(790,470)" to="(810,470)"/>
    <wire from="(1020,580)" to="(1040,580)"/>
    <wire from="(480,390)" to="(510,390)"/>
    <wire from="(740,580)" to="(760,580)"/>
    <wire from="(730,250)" to="(750,250)"/>
    <wire from="(750,90)" to="(770,90)"/>
    <wire from="(450,170)" to="(470,170)"/>
    <wire from="(510,700)" to="(540,700)"/>
    <wire from="(440,360)" to="(460,360)"/>
    <wire from="(250,350)" to="(460,350)"/>
    <wire from="(470,670)" to="(490,670)"/>
    <wire from="(560,660)" to="(1100,660)"/>
    <wire from="(420,390)" to="(420,700)"/>
    <wire from="(180,270)" to="(190,270)"/>
    <wire from="(180,290)" to="(190,290)"/>
    <wire from="(110,240)" to="(120,240)"/>
    <wire from="(1030,560)" to="(1040,560)"/>
    <wire from="(990,90)" to="(990,590)"/>
    <wire from="(740,230)" to="(750,230)"/>
    <wire from="(430,150)" to="(430,270)"/>
    <comp lib="0" loc="(730,260)" name="BitLabeledTunnel">
      <a name="facing" val="east"/>
      <a name="width" val="32"/>
      <a name="label" val="j:38-42;27'b0"/>
      <a name="bitSpecs" val="N38,N39,N40,N41,N42,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="0" loc="(800,690)" name="Tunnel">
      <a name="width" val="5"/>
      <a name="label" val="N48-52"/>
    </comp>
    <comp lib="4" loc="(490,350)" name="Register">
      <a name="width" val="5"/>
      <a name="trigger" val="falling"/>
      <a name="label" val="auto_28"/>
      <a name="resetType" val="syncReset"/>
      <a name="enablePolarity" val="enActiveLow"/>
    </comp>
    <comp lib="0" loc="(160,560)" name="Pin">
      <a name="width" val="32"/>
      <a name="tristate" val="false"/>
      <a name="label" val="x"/>
    </comp>
    <comp lib="0" loc="(740,700)" name="Constant">
      <a name="width" val="5"/>
      <a name="value" val="0x4"/>
    </comp>
    <comp lib="0" loc="(180,290)" name="Constant">
      <a name="width" val="5"/>
      <a name="value" val="0x4"/>
    </comp>
    <comp lib="0" loc="(170,560)" name="Tunnel">
      <a name="width" val="32"/>
      <a name="label" val="x"/>
    </comp>
    <comp lib="0" loc="(510,390)" name="Tunnel">
      <a name="facing" val="north"/>
      <a name="label" val="start"/>
    </comp>
    <comp lib="0" loc="(740,680)" name="BitLabeledTunnel">
      <a name="facing" val="east"/>
      <a name="width" val="5"/>
      <a name="label" val="i"/>
      <a name="bitSpecs" val="N53,N54,N55,N56,N57"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="0" loc="(740,610)" name="BitLabeledTunnel">
      <a name="facing" val="east"/>
      <a name="width" val="5"/>
      <a name="label" val="j"/>
      <a name="bitSpecs" val="N38,N39,N40,N41,N42"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="0" loc="(500,690)" name="Tunnel">
      <a name="facing" val="north"/>
      <a name="label" val="clk"/>
    </comp>
    <comp lib="0" loc="(1030,560)" name="Tunnel">
      <a name="facing" val="east"/>
      <a name="label" val="N66"/>
    </comp>
    <comp lib="7" loc="(790,90)" name="Logical NOT Gate">
      <a name="width" val="1"/>
    </comp>
    <comp lib="0" loc="(130,400)" name="Tunnel">
      <a name="label" val="start"/>
    </comp>
    <comp lib="0" loc="(750,570)" name="BitLabeledTunnel">
      <a name="facing" val="east"/>
      <a name="width" val="5"/>
      <a name="label" val="i"/>
      <a name="bitSpecs" val="N53,N54,N55,N56,N57"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="0" loc="(730,490)" name="BitLabeledTunnel">
      <a name="facing" val="east"/>
      <a name="width" val="32"/>
      <a name="label" val="i:53-57;27'b0"/>
      <a name="bitSpecs" val="N53,N54,N55,N56,N57,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="0" loc="(110,240)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="clk"/>
    </comp>
    <comp lib="0" loc="(740,230)" name="Tunnel">
      <a name="facing" val="east"/>
      <a name="width" val="32"/>
      <a name="label" val="x"/>
    </comp>
    <comp lib="0" loc="(470,380)" name="Tunnel">
      <a name="facing" val="north"/>
      <a name="label" val="clk"/>
    </comp>
    <comp lib="0" loc="(1220,510)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="tristate" val="false"/>
      <a name="label" val="isp"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(1220,290)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="tristate" val="false"/>
      <a name="label" val="rdy"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="3" loc="(790,690)" name="Subtractor">
      <a name="width" val="5"/>
    </comp>
    <comp lib="3" loc="(230,280)" name="Adder">
      <a name="width" val="5"/>
    </comp>
    <comp lib="0" loc="(120,400)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="start"/>
    </comp>
    <comp lib="0" loc="(120,240)" name="Tunnel">
      <a name="label" val="clk"/>
    </comp>
    <comp lib="0" loc="(180,270)" name="BitLabeledTunnel">
      <a name="facing" val="east"/>
      <a name="width" val="5"/>
      <a name="label" val="j"/>
      <a name="bitSpecs" val="N38,N39,N40,N41,N42"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="0" loc="(500,350)" name="BitLabeledTunnel">
      <a name="width" val="5"/>
      <a name="label" val="j"/>
      <a name="bitSpecs" val="N38,N39,N40,N41,N42"/>
    </comp>
    <comp lib="7" loc="(790,470)" name="Dynamic Shifter">
      <a name="aWidth" val="32"/>
      <a name="bWidth" val="32"/>
      <a name="yWidth" val="4"/>
      <a name="mode" val="shiftx"/>
      <a name="bSigned" val="true"/>
    </comp>
    <comp lib="0" loc="(480,660)" name="Tunnel">
      <a name="facing" val="east"/>
      <a name="width" val="5"/>
      <a name="label" val="N48-52"/>
    </comp>
    <comp lib="0" loc="(530,660)" name="BitLabeledTunnel">
      <a name="width" val="5"/>
      <a name="label" val="i"/>
      <a name="bitSpecs" val="N53,N54,N55,N56,N57"/>
    </comp>
    <comp loc="(790,570)" name="ys_le(&lt;=)[W5,W5]">
      <a name="label" val="le_6"/>
    </comp>
    <comp lib="7" loc="(790,240)" name="Dynamic Shifter">
      <a name="aWidth" val="32"/>
      <a name="bWidth" val="32"/>
      <a name="yWidth" val="4"/>
      <a name="mode" val="shiftx"/>
      <a name="bSigned" val="true"/>
    </comp>
    <comp lib="0" loc="(540,700)" name="Tunnel">
      <a name="facing" val="north"/>
      <a name="label" val="start"/>
    </comp>
    <comp lib="0" loc="(740,460)" name="Tunnel">
      <a name="facing" val="east"/>
      <a name="width" val="32"/>
      <a name="label" val="x"/>
    </comp>
    <comp lib="4" loc="(520,660)" name="Register">
      <a name="width" val="5"/>
      <a name="trigger" val="falling"/>
      <a name="label" val="auto_26"/>
      <a name="resetType" val="syncReset"/>
      <a name="resetValue" val="28"/>
      <a name="enablePolarity" val="enActiveLow"/>
    </comp>
    <comp lib="7" loc="(1080,570)" name="Logical OR Gate">
      <a name="width" val="1"/>
    </comp>
    <comp lib="0" loc="(800,570)" name="Tunnel">
      <a name="label" val="N66"/>
    </comp>
    <comp lib="3" loc="(510,160)" name="Comparator">
      <a name="width" val="4"/>
      <a name="mode" val="unsigned"/>
    </comp>
  </circuit>
  <circuit name="ys_le(&lt;=)[W5,W5]">
    <a name="circuit" val="ys_le(&lt;=)[W5,W5]"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(200,110)" to="(210,110)"/>
    <wire from="(140,80)" to="(140,110)"/>
    <wire from="(140,130)" to="(140,160)"/>
    <wire from="(120,80)" to="(140,80)"/>
    <wire from="(120,160)" to="(140,160)"/>
    <wire from="(140,110)" to="(160,110)"/>
    <wire from="(140,130)" to="(160,130)"/>
    <wire from="(240,110)" to="(260,110)"/>
    <comp lib="0" loc="(120,160)" name="Pin">
      <a name="width" val="5"/>
      <a name="tristate" val="false"/>
      <a name="label" val="B"/>
    </comp>
    <comp lib="0" loc="(260,110)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="tristate" val="false"/>
      <a name="label" val="Y"/>
    </comp>
    <comp lib="3" loc="(200,120)" name="Comparator">
      <a name="width" val="5"/>
      <a name="mode" val="unsigned"/>
    </comp>
    <comp lib="0" loc="(120,80)" name="Pin">
      <a name="width" val="5"/>
      <a name="tristate" val="false"/>
      <a name="label" val="A"/>
    </comp>
    <comp lib="1" loc="(240,110)" name="NOT Gate">
      <a name="label" val="NE"/>
    </comp>
  </circuit>
</project>
