TimeQuest Timing Analyzer report for Question1
Fri May 20 15:10:50 2022
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Recovery: 'clk'
 14. Slow Model Removal: 'clk'
 15. Slow Model Minimum Pulse Width: 'clk'
 16. Setup Times
 17. Hold Times
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'clk'
 26. Fast Model Hold: 'clk'
 27. Fast Model Recovery: 'clk'
 28. Fast Model Removal: 'clk'
 29. Fast Model Minimum Pulse Width: 'clk'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Multicorner Timing Analysis Summary
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Setup Transfers
 40. Hold Transfers
 41. Recovery Transfers
 42. Removal Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Question1                                                         ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+---------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                           ;
+------------+-----------------+------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                  ;
+------------+-----------------+------------+-------------------------------------------------------+
; 234.52 MHz ; 200.0 MHz       ; clk        ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -3.264 ; -93.061       ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.391 ; 0.000         ;
+-------+-------+---------------+


+--------------------------------+
; Slow Model Recovery Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.672 ; -10.052       ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 1.054 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -2.000 ; -136.380              ;
+-------+--------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                                                                                                                                                             ;
+--------+-------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                         ; To Node                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.264 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ; MainControlUnit:b2v_inst|S_A[3]                                                                                  ; clk          ; clk         ; 1.000        ; -0.056     ; 4.244      ;
; -3.264 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ; MainControlUnit:b2v_inst|S_A[3]                                                                                  ; clk          ; clk         ; 1.000        ; -0.056     ; 4.244      ;
; -3.264 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ; MainControlUnit:b2v_inst|S_A[3]                                                                                  ; clk          ; clk         ; 1.000        ; -0.056     ; 4.244      ;
; -3.264 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ; MainControlUnit:b2v_inst|S_A[3]                                                                                  ; clk          ; clk         ; 1.000        ; -0.056     ; 4.244      ;
; -3.264 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ; MainControlUnit:b2v_inst|S_A[3]                                                                                  ; clk          ; clk         ; 1.000        ; -0.056     ; 4.244      ;
; -3.264 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ; MainControlUnit:b2v_inst|S_A[3]                                                                                  ; clk          ; clk         ; 1.000        ; -0.056     ; 4.244      ;
; -3.264 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ; MainControlUnit:b2v_inst|S_A[3]                                                                                  ; clk          ; clk         ; 1.000        ; -0.056     ; 4.244      ;
; -3.264 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ; MainControlUnit:b2v_inst|S_A[3]                                                                                  ; clk          ; clk         ; 1.000        ; -0.056     ; 4.244      ;
; -3.140 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ; MainControlUnit:b2v_inst|S_B[0]                                                                                  ; clk          ; clk         ; 1.000        ; -0.056     ; 4.120      ;
; -3.140 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ; MainControlUnit:b2v_inst|S_B[0]                                                                                  ; clk          ; clk         ; 1.000        ; -0.056     ; 4.120      ;
; -3.140 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ; MainControlUnit:b2v_inst|S_B[0]                                                                                  ; clk          ; clk         ; 1.000        ; -0.056     ; 4.120      ;
; -3.140 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ; MainControlUnit:b2v_inst|S_B[0]                                                                                  ; clk          ; clk         ; 1.000        ; -0.056     ; 4.120      ;
; -3.140 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ; MainControlUnit:b2v_inst|S_B[0]                                                                                  ; clk          ; clk         ; 1.000        ; -0.056     ; 4.120      ;
; -3.140 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ; MainControlUnit:b2v_inst|S_B[0]                                                                                  ; clk          ; clk         ; 1.000        ; -0.056     ; 4.120      ;
; -3.140 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ; MainControlUnit:b2v_inst|S_B[0]                                                                                  ; clk          ; clk         ; 1.000        ; -0.056     ; 4.120      ;
; -3.140 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ; MainControlUnit:b2v_inst|S_B[0]                                                                                  ; clk          ; clk         ; 1.000        ; -0.056     ; 4.120      ;
; -3.137 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ; MainControlUnit:b2v_inst|S_A[0]                                                                                  ; clk          ; clk         ; 1.000        ; -0.056     ; 4.117      ;
; -3.137 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ; MainControlUnit:b2v_inst|S_A[0]                                                                                  ; clk          ; clk         ; 1.000        ; -0.056     ; 4.117      ;
; -3.137 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ; MainControlUnit:b2v_inst|S_A[0]                                                                                  ; clk          ; clk         ; 1.000        ; -0.056     ; 4.117      ;
; -3.137 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ; MainControlUnit:b2v_inst|S_A[0]                                                                                  ; clk          ; clk         ; 1.000        ; -0.056     ; 4.117      ;
; -3.137 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ; MainControlUnit:b2v_inst|S_A[0]                                                                                  ; clk          ; clk         ; 1.000        ; -0.056     ; 4.117      ;
; -3.137 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ; MainControlUnit:b2v_inst|S_A[0]                                                                                  ; clk          ; clk         ; 1.000        ; -0.056     ; 4.117      ;
; -3.137 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ; MainControlUnit:b2v_inst|S_A[0]                                                                                  ; clk          ; clk         ; 1.000        ; -0.056     ; 4.117      ;
; -3.137 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ; MainControlUnit:b2v_inst|S_A[0]                                                                                  ; clk          ; clk         ; 1.000        ; -0.056     ; 4.117      ;
; -3.133 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ; MainControlUnit:b2v_inst|S_B[3]                                                                                  ; clk          ; clk         ; 1.000        ; -0.056     ; 4.113      ;
; -3.133 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ; MainControlUnit:b2v_inst|S_B[3]                                                                                  ; clk          ; clk         ; 1.000        ; -0.056     ; 4.113      ;
; -3.133 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ; MainControlUnit:b2v_inst|S_B[3]                                                                                  ; clk          ; clk         ; 1.000        ; -0.056     ; 4.113      ;
; -3.133 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ; MainControlUnit:b2v_inst|S_B[3]                                                                                  ; clk          ; clk         ; 1.000        ; -0.056     ; 4.113      ;
; -3.133 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ; MainControlUnit:b2v_inst|S_B[3]                                                                                  ; clk          ; clk         ; 1.000        ; -0.056     ; 4.113      ;
; -3.133 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ; MainControlUnit:b2v_inst|S_B[3]                                                                                  ; clk          ; clk         ; 1.000        ; -0.056     ; 4.113      ;
; -3.133 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ; MainControlUnit:b2v_inst|S_B[3]                                                                                  ; clk          ; clk         ; 1.000        ; -0.056     ; 4.113      ;
; -3.133 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ; MainControlUnit:b2v_inst|S_B[3]                                                                                  ; clk          ; clk         ; 1.000        ; -0.056     ; 4.113      ;
; -3.126 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ; MainControlUnit:b2v_inst|S_B[2]                                                                                  ; clk          ; clk         ; 1.000        ; -0.056     ; 4.106      ;
; -3.126 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ; MainControlUnit:b2v_inst|S_A[2]                                                                                  ; clk          ; clk         ; 1.000        ; -0.056     ; 4.106      ;
; -3.126 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ; MainControlUnit:b2v_inst|S_B[2]                                                                                  ; clk          ; clk         ; 1.000        ; -0.056     ; 4.106      ;
; -3.126 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ; MainControlUnit:b2v_inst|S_B[2]                                                                                  ; clk          ; clk         ; 1.000        ; -0.056     ; 4.106      ;
; -3.126 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ; MainControlUnit:b2v_inst|S_B[2]                                                                                  ; clk          ; clk         ; 1.000        ; -0.056     ; 4.106      ;
; -3.126 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ; MainControlUnit:b2v_inst|S_B[2]                                                                                  ; clk          ; clk         ; 1.000        ; -0.056     ; 4.106      ;
; -3.126 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ; MainControlUnit:b2v_inst|S_B[2]                                                                                  ; clk          ; clk         ; 1.000        ; -0.056     ; 4.106      ;
; -3.126 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ; MainControlUnit:b2v_inst|S_B[2]                                                                                  ; clk          ; clk         ; 1.000        ; -0.056     ; 4.106      ;
; -3.126 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ; MainControlUnit:b2v_inst|S_B[2]                                                                                  ; clk          ; clk         ; 1.000        ; -0.056     ; 4.106      ;
; -3.126 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ; MainControlUnit:b2v_inst|S_A[2]                                                                                  ; clk          ; clk         ; 1.000        ; -0.056     ; 4.106      ;
; -3.126 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ; MainControlUnit:b2v_inst|S_A[2]                                                                                  ; clk          ; clk         ; 1.000        ; -0.056     ; 4.106      ;
; -3.126 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ; MainControlUnit:b2v_inst|S_A[2]                                                                                  ; clk          ; clk         ; 1.000        ; -0.056     ; 4.106      ;
; -3.126 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ; MainControlUnit:b2v_inst|S_A[2]                                                                                  ; clk          ; clk         ; 1.000        ; -0.056     ; 4.106      ;
; -3.126 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ; MainControlUnit:b2v_inst|S_A[2]                                                                                  ; clk          ; clk         ; 1.000        ; -0.056     ; 4.106      ;
; -3.126 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ; MainControlUnit:b2v_inst|S_A[2]                                                                                  ; clk          ; clk         ; 1.000        ; -0.056     ; 4.106      ;
; -3.126 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ; MainControlUnit:b2v_inst|S_A[2]                                                                                  ; clk          ; clk         ; 1.000        ; -0.056     ; 4.106      ;
; -3.121 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ; MainControlUnit:b2v_inst|S_B[1]                                                                                  ; clk          ; clk         ; 1.000        ; -0.056     ; 4.101      ;
; -3.121 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ; MainControlUnit:b2v_inst|S_A[1]                                                                                  ; clk          ; clk         ; 1.000        ; -0.056     ; 4.101      ;
; -3.121 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ; MainControlUnit:b2v_inst|S_B[1]                                                                                  ; clk          ; clk         ; 1.000        ; -0.056     ; 4.101      ;
; -3.121 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ; MainControlUnit:b2v_inst|S_B[1]                                                                                  ; clk          ; clk         ; 1.000        ; -0.056     ; 4.101      ;
; -3.121 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ; MainControlUnit:b2v_inst|S_B[1]                                                                                  ; clk          ; clk         ; 1.000        ; -0.056     ; 4.101      ;
; -3.121 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ; MainControlUnit:b2v_inst|S_B[1]                                                                                  ; clk          ; clk         ; 1.000        ; -0.056     ; 4.101      ;
; -3.121 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ; MainControlUnit:b2v_inst|S_B[1]                                                                                  ; clk          ; clk         ; 1.000        ; -0.056     ; 4.101      ;
; -3.121 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ; MainControlUnit:b2v_inst|S_B[1]                                                                                  ; clk          ; clk         ; 1.000        ; -0.056     ; 4.101      ;
; -3.121 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ; MainControlUnit:b2v_inst|S_B[1]                                                                                  ; clk          ; clk         ; 1.000        ; -0.056     ; 4.101      ;
; -3.121 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ; MainControlUnit:b2v_inst|S_A[1]                                                                                  ; clk          ; clk         ; 1.000        ; -0.056     ; 4.101      ;
; -3.121 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ; MainControlUnit:b2v_inst|S_A[1]                                                                                  ; clk          ; clk         ; 1.000        ; -0.056     ; 4.101      ;
; -3.121 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ; MainControlUnit:b2v_inst|S_A[1]                                                                                  ; clk          ; clk         ; 1.000        ; -0.056     ; 4.101      ;
; -3.121 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ; MainControlUnit:b2v_inst|S_A[1]                                                                                  ; clk          ; clk         ; 1.000        ; -0.056     ; 4.101      ;
; -3.121 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ; MainControlUnit:b2v_inst|S_A[1]                                                                                  ; clk          ; clk         ; 1.000        ; -0.056     ; 4.101      ;
; -3.121 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ; MainControlUnit:b2v_inst|S_A[1]                                                                                  ; clk          ; clk         ; 1.000        ; -0.056     ; 4.101      ;
; -3.121 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ; MainControlUnit:b2v_inst|S_A[1]                                                                                  ; clk          ; clk         ; 1.000        ; -0.056     ; 4.101      ;
; -2.186 ; Multiplier:b2v_inst4|Reg:R_B|F[0]                                                                                 ; Multiplier:b2v_inst4|Reg:R_C|F[0]                                                                                ; clk          ; clk         ; 1.000        ; -0.002     ; 3.220      ;
; -2.130 ; Multiplier:b2v_inst4|Reg:R_A|F[0]                                                                                 ; Multiplier:b2v_inst4|Reg:R_C|F[0]                                                                                ; clk          ; clk         ; 1.000        ; -0.001     ; 3.165      ;
; -1.914 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg1  ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a1~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg2  ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a2~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg3  ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a3~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.863 ; Multiplier:b2v_inst4|Reg:R_L|F[0]                                                                                 ; Reg:b2v_inst2|F[15]                                                                                              ; clk          ; clk         ; 1.000        ; 0.012      ; 2.911      ;
; -1.846 ; Multiplier:b2v_inst4|Reg:R_A|F[1]                                                                                 ; Multiplier:b2v_inst4|Reg:R_C|F[0]                                                                                ; clk          ; clk         ; 1.000        ; -0.001     ; 2.881      ;
; -1.830 ; Multiplier:b2v_inst4|Reg:R_L|F[1]                                                                                 ; Reg:b2v_inst2|F[15]                                                                                              ; clk          ; clk         ; 1.000        ; 0.012      ; 2.878      ;
; -1.792 ; Multiplier:b2v_inst4|Reg:R_L|F[0]                                                                                 ; Reg:b2v_inst2|F[14]                                                                                              ; clk          ; clk         ; 1.000        ; 0.012      ; 2.840      ;
; -1.790 ; Multiplier:b2v_inst4|Reg:R_B|F[0]                                                                                 ; Multiplier:b2v_inst4|Reg:R_H|F[3]                                                                                ; clk          ; clk         ; 1.000        ; -0.001     ; 2.825      ;
; -1.759 ; Multiplier:b2v_inst4|Reg:R_L|F[1]                                                                                 ; Reg:b2v_inst2|F[14]                                                                                              ; clk          ; clk         ; 1.000        ; 0.012      ; 2.807      ;
; -1.734 ; Multiplier:b2v_inst4|Reg:R_A|F[0]                                                                                 ; Multiplier:b2v_inst4|Reg:R_H|F[3]                                                                                ; clk          ; clk         ; 1.000        ; 0.000      ; 2.770      ;
; -1.733 ; Multiplier:b2v_inst4|Reg:R_L|F[2]                                                                                 ; Reg:b2v_inst2|F[15]                                                                                              ; clk          ; clk         ; 1.000        ; 0.012      ; 2.781      ;
; -1.721 ; Multiplier:b2v_inst4|Reg:R_L|F[0]                                                                                 ; Reg:b2v_inst2|F[13]                                                                                              ; clk          ; clk         ; 1.000        ; 0.012      ; 2.769      ;
; -1.695 ; Multiplier:b2v_inst4|Reg:R_L|F[3]                                                                                 ; Reg:b2v_inst2|F[15]                                                                                              ; clk          ; clk         ; 1.000        ; 0.012      ; 2.743      ;
; -1.688 ; Multiplier:b2v_inst4|Reg:R_L|F[1]                                                                                 ; Reg:b2v_inst2|F[13]                                                                                              ; clk          ; clk         ; 1.000        ; 0.012      ; 2.736      ;
; -1.662 ; Multiplier:b2v_inst4|Reg:R_L|F[2]                                                                                 ; Reg:b2v_inst2|F[14]                                                                                              ; clk          ; clk         ; 1.000        ; 0.012      ; 2.710      ;
; -1.650 ; Multiplier:b2v_inst4|Reg:R_L|F[0]                                                                                 ; Reg:b2v_inst2|F[12]                                                                                              ; clk          ; clk         ; 1.000        ; 0.012      ; 2.698      ;
; -1.624 ; Multiplier:b2v_inst4|Reg:R_L|F[3]                                                                                 ; Reg:b2v_inst2|F[14]                                                                                              ; clk          ; clk         ; 1.000        ; 0.012      ; 2.672      ;
; -1.617 ; MainControlUnit:b2v_inst|count_addr[1]                                                                            ; MainControlUnit:b2v_inst|count_addr[7]                                                                           ; clk          ; clk         ; 1.000        ; 0.000      ; 2.653      ;
; -1.617 ; Multiplier:b2v_inst4|Reg:R_L|F[1]                                                                                 ; Reg:b2v_inst2|F[12]                                                                                              ; clk          ; clk         ; 1.000        ; 0.012      ; 2.665      ;
; -1.596 ; Multiplier:b2v_inst4|Reg:R_A|F[0]                                                                                 ; Multiplier:b2v_inst4|Reg:R_H|F[1]                                                                                ; clk          ; clk         ; 1.000        ; 0.000      ; 2.632      ;
; -1.596 ; MainControlUnit:b2v_inst|count_addr[0]                                                                            ; MainControlUnit:b2v_inst|count_addr[7]                                                                           ; clk          ; clk         ; 1.000        ; 0.000      ; 2.632      ;
; -1.594 ; Multiplier:b2v_inst4|Reg:R_H|F[0]                                                                                 ; Reg:b2v_inst2|F[15]                                                                                              ; clk          ; clk         ; 1.000        ; 0.011      ; 2.641      ;
; -1.592 ; Multiplier:b2v_inst4|Reg:R_A|F[2]                                                                                 ; Multiplier:b2v_inst4|Reg:R_C|F[0]                                                                                ; clk          ; clk         ; 1.000        ; -0.001     ; 2.627      ;
; -1.591 ; Multiplier:b2v_inst4|Reg:R_L|F[2]                                                                                 ; Reg:b2v_inst2|F[13]                                                                                              ; clk          ; clk         ; 1.000        ; 0.012      ; 2.639      ;
; -1.586 ; Multiplier:b2v_inst4|Reg:R_B|F[0]                                                                                 ; Multiplier:b2v_inst4|Reg:R_H|F[2]                                                                                ; clk          ; clk         ; 1.000        ; -0.001     ; 2.621      ;
; -1.579 ; Multiplier:b2v_inst4|Reg:R_L|F[0]                                                                                 ; Reg:b2v_inst2|F[11]                                                                                              ; clk          ; clk         ; 1.000        ; 0.012      ; 2.627      ;
; -1.556 ; Multiplier:b2v_inst4|Reg:R_H|F[1]                                                                                 ; Reg:b2v_inst2|F[15]                                                                                              ; clk          ; clk         ; 1.000        ; 0.011      ; 2.603      ;
; -1.553 ; Multiplier:b2v_inst4|Reg:R_L|F[3]                                                                                 ; Reg:b2v_inst2|F[13]                                                                                              ; clk          ; clk         ; 1.000        ; 0.012      ; 2.601      ;
; -1.550 ; Multiplier:b2v_inst4|Reg:R_B|F[0]                                                                                 ; Multiplier:b2v_inst4|Reg:R_H|F[1]                                                                                ; clk          ; clk         ; 1.000        ; -0.001     ; 2.585      ;
; -1.546 ; Multiplier:b2v_inst4|Reg:R_L|F[1]                                                                                 ; Reg:b2v_inst2|F[11]                                                                                              ; clk          ; clk         ; 1.000        ; 0.012      ; 2.594      ;
; -1.530 ; Multiplier:b2v_inst4|Reg:R_A|F[0]                                                                                 ; Multiplier:b2v_inst4|Reg:R_H|F[2]                                                                                ; clk          ; clk         ; 1.000        ; 0.000      ; 2.566      ;
; -1.528 ; Multiplier:b2v_inst4|Reg:R_H|F[0]                                                                                 ; Multiplier:b2v_inst4|Reg:R_C|F[0]                                                                                ; clk          ; clk         ; 1.000        ; -0.001     ; 2.563      ;
; -1.528 ; Multiplier:b2v_inst4|Reg:R_A|F[3]                                                                                 ; Multiplier:b2v_inst4|Reg:R_C|F[0]                                                                                ; clk          ; clk         ; 1.000        ; -0.001     ; 2.563      ;
+--------+-------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                                             ;
+-------+--------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; MainControlUnit:b2v_inst|count_addr[0]           ; MainControlUnit:b2v_inst|count_addr[0]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; MainControlUnit:b2v_inst|state.FINISH            ; MainControlUnit:b2v_inst|state.FINISH                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; MainControlUnit:b2v_inst|state.MULTIPLY          ; MainControlUnit:b2v_inst|state.MULTIPLY                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[0]    ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[0]                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; MainControlUnit:b2v_inst|count_addr[7]           ; MainControlUnit:b2v_inst|count_addr[7]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Multiplier:b2v_inst4|Reg:R_C|F[0]                ; Multiplier:b2v_inst4|Reg:R_C|F[0]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; MainControlUnit:b2v_inst|EN_Reg                  ; MainControlUnit:b2v_inst|EN_Reg                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; MainControlUnit:b2v_inst|Fin_flag                ; MainControlUnit:b2v_inst|Fin_flag                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.526 ; Multiplier:b2v_inst4|Reg:R_L|F[2]                ; Multiplier:b2v_inst4|Reg:R_L|F[1]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.792      ;
; 0.526 ; Multiplier:b2v_inst4|Reg:R_L|F[1]                ; Multiplier:b2v_inst4|Reg:R_L|F[0]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.792      ;
; 0.530 ; MainControlUnit:b2v_inst|state.LD_A              ; MainControlUnit:b2v_inst|count_addr[7]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.796      ;
; 0.537 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.ADD   ; Multiplier:b2v_inst4|Reg:R_C|F[0]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.803      ;
; 0.656 ; MainControlUnit:b2v_inst|state.WAITING           ; MainControlUnit:b2v_inst|state.LD_B                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.922      ;
; 0.665 ; Multiplier:b2v_inst4|Reg:R_L|F[3]                ; Multiplier:b2v_inst4|Reg:R_L|F[2]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.931      ;
; 0.670 ; MainControlUnit:b2v_inst|count_addr[0]           ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.065      ; 0.969      ;
; 0.675 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.LOAD  ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.ADD                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.941      ;
; 0.695 ; MainControlUnit:b2v_inst|count[0]                ; MainControlUnit:b2v_inst|count[1]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.961      ;
; 0.696 ; MainControlUnit:b2v_inst|count[0]                ; MainControlUnit:b2v_inst|state.ADD                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.962      ;
; 0.698 ; MainControlUnit:b2v_inst|count[0]                ; MainControlUnit:b2v_inst|count[3]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.964      ;
; 0.703 ; Multiplier:b2v_inst4|Reg:R_C|F[0]                ; Multiplier:b2v_inst4|Reg:R_H|F[3]                                                                                 ; clk          ; clk         ; 0.000        ; 0.001      ; 0.970      ;
; 0.708 ; MainControlUnit:b2v_inst|state.LD_B              ; MainControlUnit:b2v_inst|state.MULTIPLY                                                                           ; clk          ; clk         ; 0.000        ; 0.001      ; 0.975      ;
; 0.710 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.SHIFT ; Multiplier:b2v_inst4|Reg:R_B|F[2]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.976      ;
; 0.710 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.SHIFT ; Multiplier:b2v_inst4|Reg:R_B|F[1]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.976      ;
; 0.710 ; MainControlUnit:b2v_inst|state.ADD               ; MainControlUnit:b2v_inst|EN_Reg                                                                                   ; clk          ; clk         ; 0.000        ; -0.001     ; 0.975      ;
; 0.790 ; Multiplier:b2v_inst4|Reg:R_B|F[3]                ; Multiplier:b2v_inst4|Reg:R_B|F[2]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.056      ;
; 0.792 ; Multiplier:b2v_inst4|Reg:R_B|F[2]                ; Multiplier:b2v_inst4|Reg:R_B|F[1]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.058      ;
; 0.795 ; Reg:b2v_inst2|F[8]                               ; Reg:b2v_inst2|F[8]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.061      ;
; 0.795 ; Reg:b2v_inst2|F[9]                               ; Reg:b2v_inst2|F[9]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.061      ;
; 0.797 ; Reg:b2v_inst2|F[1]                               ; Reg:b2v_inst2|F[1]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.063      ;
; 0.798 ; Reg:b2v_inst2|F[3]                               ; Reg:b2v_inst2|F[3]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.064      ;
; 0.802 ; Reg:b2v_inst2|F[5]                               ; Reg:b2v_inst2|F[5]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.068      ;
; 0.802 ; Reg:b2v_inst2|F[7]                               ; Reg:b2v_inst2|F[7]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.068      ;
; 0.805 ; MainControlUnit:b2v_inst|count_addr[2]           ; MainControlUnit:b2v_inst|count_addr[2]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.071      ;
; 0.805 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[0]    ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[1]                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.071      ;
; 0.806 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[3]    ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[3]                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; Reg:b2v_inst2|F[6]                               ; Reg:b2v_inst2|F[6]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; Reg:b2v_inst2|F[10]                              ; Reg:b2v_inst2|F[10]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; Reg:b2v_inst2|F[12]                              ; Reg:b2v_inst2|F[12]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; Reg:b2v_inst2|F[15]                              ; Reg:b2v_inst2|F[15]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.809 ; Multiplier:b2v_inst4|Reg:R_H|F[1]                ; Multiplier:b2v_inst4|Reg:R_H|F[0]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.075      ;
; 0.813 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.SHIFT ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.ADD                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.079      ;
; 0.816 ; MainControlUnit:b2v_inst|count_addr[4]           ; MainControlUnit:b2v_inst|count_addr[4]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.082      ;
; 0.817 ; MainControlUnit:b2v_inst|count_addr[6]           ; MainControlUnit:b2v_inst|count_addr[6]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.083      ;
; 0.824 ; MainControlUnit:b2v_inst|count_addr[0]           ; MainControlUnit:b2v_inst|count_addr[1]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.090      ;
; 0.837 ; Reg:b2v_inst2|F[0]                               ; Reg:b2v_inst2|F[0]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.103      ;
; 0.837 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[1]    ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[1]                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.103      ;
; 0.838 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[2]    ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[2]                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; Reg:b2v_inst2|F[2]                               ; Reg:b2v_inst2|F[2]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; Reg:b2v_inst2|F[4]                               ; Reg:b2v_inst2|F[4]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; Reg:b2v_inst2|F[11]                              ; Reg:b2v_inst2|F[11]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; MainControlUnit:b2v_inst|state.MULTIPLY          ; MainControlUnit:b2v_inst|state.ADD                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.104      ;
; 0.839 ; Reg:b2v_inst2|F[13]                              ; Reg:b2v_inst2|F[13]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.105      ;
; 0.839 ; Reg:b2v_inst2|F[14]                              ; Reg:b2v_inst2|F[14]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.105      ;
; 0.841 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[4]    ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[4]                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.107      ;
; 0.841 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.ADD   ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.SHIFT                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.107      ;
; 0.841 ; MainControlUnit:b2v_inst|count_addr[1]           ; MainControlUnit:b2v_inst|count_addr[1]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.107      ;
; 0.845 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[4]    ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.ADD                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.111      ;
; 0.848 ; MainControlUnit:b2v_inst|count_addr[3]           ; MainControlUnit:b2v_inst|count_addr[3]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.114      ;
; 0.848 ; MainControlUnit:b2v_inst|count_addr[5]           ; MainControlUnit:b2v_inst|count_addr[5]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.114      ;
; 0.848 ; Multiplier:b2v_inst4|Reg:R_H|F[3]                ; Multiplier:b2v_inst4|Reg:R_H|F[2]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.114      ;
; 0.851 ; Multiplier:b2v_inst4|Reg:R_H|F[2]                ; Multiplier:b2v_inst4|Reg:R_H|F[1]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.117      ;
; 0.856 ; MainControlUnit:b2v_inst|count[2]                ; MainControlUnit:b2v_inst|count[2]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.122      ;
; 0.858 ; MainControlUnit:b2v_inst|count[4]                ; MainControlUnit:b2v_inst|count[4]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.124      ;
; 0.864 ; MainControlUnit:b2v_inst|count[0]                ; MainControlUnit:b2v_inst|count[0]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.130      ;
; 0.874 ; MainControlUnit:b2v_inst|count[0]                ; MainControlUnit:b2v_inst|state.MULTIPLY                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.140      ;
; 0.919 ; MainControlUnit:b2v_inst|count_addr[1]           ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 0.000        ; 0.065      ; 1.218      ;
; 0.921 ; MainControlUnit:b2v_inst|count_addr[7]           ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ; clk          ; clk         ; 0.000        ; 0.065      ; 1.220      ;
; 0.923 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[2]    ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.ADD                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.189      ;
; 0.928 ; Multiplier:b2v_inst4|Reg:R_A|F[0]                ; Multiplier:b2v_inst4|Reg:R_B|F[3]                                                                                 ; clk          ; clk         ; 0.000        ; -0.001     ; 1.193      ;
; 0.929 ; MainControlUnit:b2v_inst|count_addr[3]           ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ; clk          ; clk         ; 0.000        ; 0.065      ; 1.228      ;
; 0.930 ; MainControlUnit:b2v_inst|count_addr[5]           ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ; clk          ; clk         ; 0.000        ; 0.065      ; 1.229      ;
; 0.932 ; MainControlUnit:b2v_inst|count_addr[4]           ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ; clk          ; clk         ; 0.000        ; 0.065      ; 1.231      ;
; 0.942 ; MainControlUnit:b2v_inst|state.MULTIPLY          ; MainControlUnit:b2v_inst|count[0]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.208      ;
; 0.942 ; MainControlUnit:b2v_inst|state.MULTIPLY          ; MainControlUnit:b2v_inst|count[1]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.208      ;
; 0.942 ; MainControlUnit:b2v_inst|state.MULTIPLY          ; MainControlUnit:b2v_inst|count[2]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.208      ;
; 0.942 ; MainControlUnit:b2v_inst|state.MULTIPLY          ; MainControlUnit:b2v_inst|count[3]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.208      ;
; 0.942 ; MainControlUnit:b2v_inst|state.MULTIPLY          ; MainControlUnit:b2v_inst|count[4]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.208      ;
; 0.942 ; Multiplier:b2v_inst4|Reg:R_H|F[0]                ; Multiplier:b2v_inst4|Reg:R_L|F[3]                                                                                 ; clk          ; clk         ; 0.000        ; -0.001     ; 1.207      ;
; 0.943 ; MainControlUnit:b2v_inst|count_addr[6]           ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ; clk          ; clk         ; 0.000        ; 0.065      ; 1.242      ;
; 0.956 ; MainControlUnit:b2v_inst|count_addr[2]           ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ; clk          ; clk         ; 0.000        ; 0.065      ; 1.255      ;
; 0.957 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.SHIFT ; Multiplier:b2v_inst4|Reg:R_B|F[3]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.223      ;
; 0.958 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.SHIFT ; Multiplier:b2v_inst4|Reg:R_B|F[0]                                                                                 ; clk          ; clk         ; 0.000        ; 0.002      ; 1.226      ;
; 1.053 ; MainControlUnit:b2v_inst|S_B[2]                  ; Multiplier:b2v_inst4|Reg:R_B|F[2]                                                                                 ; clk          ; clk         ; 0.000        ; -0.006     ; 1.313      ;
; 1.057 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[3]    ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.ADD                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.323      ;
; 1.112 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.SHIFT ; Multiplier:b2v_inst4|Reg:R_H|F[0]                                                                                 ; clk          ; clk         ; 0.000        ; 0.001      ; 1.379      ;
; 1.114 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.LOAD  ; Multiplier:b2v_inst4|Reg:R_A|F[0]                                                                                 ; clk          ; clk         ; 0.000        ; 0.001      ; 1.381      ;
; 1.114 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.LOAD  ; Multiplier:b2v_inst4|Reg:R_A|F[1]                                                                                 ; clk          ; clk         ; 0.000        ; 0.001      ; 1.381      ;
; 1.114 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.LOAD  ; Multiplier:b2v_inst4|Reg:R_A|F[2]                                                                                 ; clk          ; clk         ; 0.000        ; 0.001      ; 1.381      ;
; 1.114 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.LOAD  ; Multiplier:b2v_inst4|Reg:R_A|F[3]                                                                                 ; clk          ; clk         ; 0.000        ; 0.001      ; 1.381      ;
; 1.116 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.SHIFT ; Multiplier:b2v_inst4|Reg:R_H|F[2]                                                                                 ; clk          ; clk         ; 0.000        ; 0.001      ; 1.383      ;
; 1.123 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.SHIFT ; Multiplier:b2v_inst4|Reg:R_L|F[3]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.389      ;
; 1.123 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.SHIFT ; Multiplier:b2v_inst4|Reg:R_L|F[2]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.389      ;
; 1.123 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.SHIFT ; Multiplier:b2v_inst4|Reg:R_L|F[1]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.389      ;
; 1.123 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.SHIFT ; Multiplier:b2v_inst4|Reg:R_L|F[0]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.389      ;
; 1.150 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[0]    ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.ADD                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.416      ;
; 1.178 ; Reg:b2v_inst2|F[8]                               ; Reg:b2v_inst2|F[9]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.444      ;
; 1.178 ; Reg:b2v_inst2|F[9]                               ; Reg:b2v_inst2|F[10]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.444      ;
; 1.181 ; MainControlUnit:b2v_inst|count[1]                ; MainControlUnit:b2v_inst|count[2]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.447      ;
; 1.184 ; Reg:b2v_inst2|F[1]                               ; Reg:b2v_inst2|F[2]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.450      ;
; 1.185 ; Reg:b2v_inst2|F[3]                               ; Reg:b2v_inst2|F[4]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.451      ;
+-------+--------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clk'                                                                                                                                            ;
+--------+-------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.672 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_B|F[0]                ; clk          ; clk         ; 1.000        ; 0.002      ; 1.710      ;
; -0.456 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_B|F[3]                ; clk          ; clk         ; 1.000        ; 0.000      ; 1.492      ;
; -0.456 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_B|F[2]                ; clk          ; clk         ; 1.000        ; 0.000      ; 1.492      ;
; -0.456 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_B|F[1]                ; clk          ; clk         ; 1.000        ; 0.000      ; 1.492      ;
; -0.456 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_L|F[3]                ; clk          ; clk         ; 1.000        ; 0.000      ; 1.492      ;
; -0.456 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_L|F[2]                ; clk          ; clk         ; 1.000        ; 0.000      ; 1.492      ;
; -0.456 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_L|F[1]                ; clk          ; clk         ; 1.000        ; 0.000      ; 1.492      ;
; -0.456 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_L|F[0]                ; clk          ; clk         ; 1.000        ; 0.000      ; 1.492      ;
; -0.454 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_A|F[0]                ; clk          ; clk         ; 1.000        ; 0.001      ; 1.491      ;
; -0.454 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_A|F[1]                ; clk          ; clk         ; 1.000        ; 0.001      ; 1.491      ;
; -0.454 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_A|F[2]                ; clk          ; clk         ; 1.000        ; 0.001      ; 1.491      ;
; -0.454 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_A|F[3]                ; clk          ; clk         ; 1.000        ; 0.001      ; 1.491      ;
; -0.454 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_H|F[3]                ; clk          ; clk         ; 1.000        ; 0.001      ; 1.491      ;
; -0.454 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_H|F[2]                ; clk          ; clk         ; 1.000        ; 0.001      ; 1.491      ;
; -0.454 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_H|F[1]                ; clk          ; clk         ; 1.000        ; 0.001      ; 1.491      ;
; -0.454 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_H|F[0]                ; clk          ; clk         ; 1.000        ; 0.001      ; 1.491      ;
; -0.284 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[0]    ; clk          ; clk         ; 1.000        ; 0.000      ; 1.320      ;
; -0.284 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[1]    ; clk          ; clk         ; 1.000        ; 0.000      ; 1.320      ;
; -0.284 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[2]    ; clk          ; clk         ; 1.000        ; 0.000      ; 1.320      ;
; -0.284 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[3]    ; clk          ; clk         ; 1.000        ; 0.000      ; 1.320      ;
; -0.284 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.LOAD  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.320      ;
; -0.284 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[4]    ; clk          ; clk         ; 1.000        ; 0.000      ; 1.320      ;
; -0.284 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.ADD   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.320      ;
; -0.284 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.SHIFT ; clk          ; clk         ; 1.000        ; 0.000      ; 1.320      ;
; -0.284 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_C|F[0]                ; clk          ; clk         ; 1.000        ; 0.000      ; 1.320      ;
+--------+-------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clk'                                                                                                                                            ;
+-------+-------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.054 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[0]    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.320      ;
; 1.054 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[1]    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.320      ;
; 1.054 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[2]    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.320      ;
; 1.054 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[3]    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.320      ;
; 1.054 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.LOAD  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.320      ;
; 1.054 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[4]    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.320      ;
; 1.054 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.ADD   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.320      ;
; 1.054 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.SHIFT ; clk          ; clk         ; 0.000        ; 0.000      ; 1.320      ;
; 1.054 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_C|F[0]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.320      ;
; 1.224 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_A|F[0]                ; clk          ; clk         ; 0.000        ; 0.001      ; 1.491      ;
; 1.224 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_A|F[1]                ; clk          ; clk         ; 0.000        ; 0.001      ; 1.491      ;
; 1.224 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_A|F[2]                ; clk          ; clk         ; 0.000        ; 0.001      ; 1.491      ;
; 1.224 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_A|F[3]                ; clk          ; clk         ; 0.000        ; 0.001      ; 1.491      ;
; 1.224 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_H|F[3]                ; clk          ; clk         ; 0.000        ; 0.001      ; 1.491      ;
; 1.224 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_H|F[2]                ; clk          ; clk         ; 0.000        ; 0.001      ; 1.491      ;
; 1.224 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_H|F[1]                ; clk          ; clk         ; 0.000        ; 0.001      ; 1.491      ;
; 1.224 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_H|F[0]                ; clk          ; clk         ; 0.000        ; 0.001      ; 1.491      ;
; 1.226 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_B|F[3]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.492      ;
; 1.226 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_B|F[2]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.492      ;
; 1.226 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_B|F[1]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.492      ;
; 1.226 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_L|F[3]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.492      ;
; 1.226 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_L|F[2]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.492      ;
; 1.226 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_L|F[1]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.492      ;
; 1.226 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_L|F[0]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.492      ;
; 1.442 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_B|F[0]                ; clk          ; clk         ; 0.000        ; 0.002      ; 1.710      ;
+-------+-------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|EN_Reg                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|EN_Reg                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|Fin_flag                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|Fin_flag                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|Mult_Reset                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|Mult_Reset                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_A[0]                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_A[0]                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_A[1]                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_A[1]                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_A[2]                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_A[2]                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_A[3]                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_A[3]                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_B[0]                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_B[0]                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_B[1]                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_B[1]                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_B[2]                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_B[2]                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_B[3]                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_B[3]                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|count[0]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|count[0]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|count[1]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|count[1]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|count[2]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|count[2]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|count[3]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|count[3]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|count[4]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|count[4]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[0]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[0]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[1]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[1]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[2]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[2]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[3]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[3]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[4]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[4]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[5]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[5]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[6]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[6]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[7]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[7]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|state.ADD                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|state.ADD                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|state.FINISH                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|state.FINISH                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|state.LD_A                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|state.LD_A                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|state.LD_B                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|state.LD_B                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|state.MULTIPLY                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|state.MULTIPLY                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|state.WAITING                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|state.WAITING                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[0]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[0]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[1]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[1]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[2]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[2]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[3]                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 2.273 ; 2.273 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -1.237 ; -1.237 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; COUT      ; clk        ; 8.960 ; 8.960 ; Rise       ; clk             ;
; FF        ; clk        ; 6.927 ; 6.927 ; Rise       ; clk             ;
; dout[*]   ; clk        ; 6.598 ; 6.598 ; Rise       ; clk             ;
;  dout[0]  ; clk        ; 6.229 ; 6.229 ; Rise       ; clk             ;
;  dout[1]  ; clk        ; 6.528 ; 6.528 ; Rise       ; clk             ;
;  dout[2]  ; clk        ; 6.278 ; 6.278 ; Rise       ; clk             ;
;  dout[3]  ; clk        ; 6.562 ; 6.562 ; Rise       ; clk             ;
;  dout[4]  ; clk        ; 6.576 ; 6.576 ; Rise       ; clk             ;
;  dout[5]  ; clk        ; 6.493 ; 6.493 ; Rise       ; clk             ;
;  dout[6]  ; clk        ; 6.230 ; 6.230 ; Rise       ; clk             ;
;  dout[7]  ; clk        ; 6.252 ; 6.252 ; Rise       ; clk             ;
;  dout[8]  ; clk        ; 6.584 ; 6.584 ; Rise       ; clk             ;
;  dout[9]  ; clk        ; 6.554 ; 6.554 ; Rise       ; clk             ;
;  dout[10] ; clk        ; 6.282 ; 6.282 ; Rise       ; clk             ;
;  dout[11] ; clk        ; 6.567 ; 6.567 ; Rise       ; clk             ;
;  dout[12] ; clk        ; 6.556 ; 6.556 ; Rise       ; clk             ;
;  dout[13] ; clk        ; 6.251 ; 6.251 ; Rise       ; clk             ;
;  dout[14] ; clk        ; 6.249 ; 6.249 ; Rise       ; clk             ;
;  dout[15] ; clk        ; 6.598 ; 6.598 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; COUT      ; clk        ; 7.449 ; 7.449 ; Rise       ; clk             ;
; FF        ; clk        ; 6.927 ; 6.927 ; Rise       ; clk             ;
; dout[*]   ; clk        ; 6.229 ; 6.229 ; Rise       ; clk             ;
;  dout[0]  ; clk        ; 6.229 ; 6.229 ; Rise       ; clk             ;
;  dout[1]  ; clk        ; 6.528 ; 6.528 ; Rise       ; clk             ;
;  dout[2]  ; clk        ; 6.278 ; 6.278 ; Rise       ; clk             ;
;  dout[3]  ; clk        ; 6.562 ; 6.562 ; Rise       ; clk             ;
;  dout[4]  ; clk        ; 6.576 ; 6.576 ; Rise       ; clk             ;
;  dout[5]  ; clk        ; 6.493 ; 6.493 ; Rise       ; clk             ;
;  dout[6]  ; clk        ; 6.230 ; 6.230 ; Rise       ; clk             ;
;  dout[7]  ; clk        ; 6.252 ; 6.252 ; Rise       ; clk             ;
;  dout[8]  ; clk        ; 6.584 ; 6.584 ; Rise       ; clk             ;
;  dout[9]  ; clk        ; 6.554 ; 6.554 ; Rise       ; clk             ;
;  dout[10] ; clk        ; 6.282 ; 6.282 ; Rise       ; clk             ;
;  dout[11] ; clk        ; 6.567 ; 6.567 ; Rise       ; clk             ;
;  dout[12] ; clk        ; 6.556 ; 6.556 ; Rise       ; clk             ;
;  dout[13] ; clk        ; 6.251 ; 6.251 ; Rise       ; clk             ;
;  dout[14] ; clk        ; 6.249 ; 6.249 ; Rise       ; clk             ;
;  dout[15] ; clk        ; 6.598 ; 6.598 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -1.564 ; -20.845       ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Fast Model Recovery Summary   ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.117 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Fast Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.594 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -2.000 ; -136.380              ;
+-------+--------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                                                                                                                                             ;
+--------+-------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                         ; To Node                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.564 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ; MainControlUnit:b2v_inst|S_A[3]                                                                                  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.534      ;
; -1.564 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ; MainControlUnit:b2v_inst|S_A[3]                                                                                  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.534      ;
; -1.564 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ; MainControlUnit:b2v_inst|S_A[3]                                                                                  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.534      ;
; -1.564 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ; MainControlUnit:b2v_inst|S_A[3]                                                                                  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.534      ;
; -1.564 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ; MainControlUnit:b2v_inst|S_A[3]                                                                                  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.534      ;
; -1.564 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ; MainControlUnit:b2v_inst|S_A[3]                                                                                  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.534      ;
; -1.564 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ; MainControlUnit:b2v_inst|S_A[3]                                                                                  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.534      ;
; -1.564 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ; MainControlUnit:b2v_inst|S_A[3]                                                                                  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.534      ;
; -1.489 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ; MainControlUnit:b2v_inst|S_B[0]                                                                                  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.459      ;
; -1.489 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ; MainControlUnit:b2v_inst|S_A[0]                                                                                  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.459      ;
; -1.489 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ; MainControlUnit:b2v_inst|S_B[0]                                                                                  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.459      ;
; -1.489 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ; MainControlUnit:b2v_inst|S_B[0]                                                                                  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.459      ;
; -1.489 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ; MainControlUnit:b2v_inst|S_B[0]                                                                                  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.459      ;
; -1.489 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ; MainControlUnit:b2v_inst|S_B[0]                                                                                  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.459      ;
; -1.489 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ; MainControlUnit:b2v_inst|S_B[0]                                                                                  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.459      ;
; -1.489 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ; MainControlUnit:b2v_inst|S_B[0]                                                                                  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.459      ;
; -1.489 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ; MainControlUnit:b2v_inst|S_B[0]                                                                                  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.459      ;
; -1.489 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ; MainControlUnit:b2v_inst|S_A[0]                                                                                  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.459      ;
; -1.489 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ; MainControlUnit:b2v_inst|S_A[0]                                                                                  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.459      ;
; -1.489 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ; MainControlUnit:b2v_inst|S_A[0]                                                                                  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.459      ;
; -1.489 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ; MainControlUnit:b2v_inst|S_A[0]                                                                                  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.459      ;
; -1.489 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ; MainControlUnit:b2v_inst|S_A[0]                                                                                  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.459      ;
; -1.489 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ; MainControlUnit:b2v_inst|S_A[0]                                                                                  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.459      ;
; -1.489 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ; MainControlUnit:b2v_inst|S_A[0]                                                                                  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.459      ;
; -1.485 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ; MainControlUnit:b2v_inst|S_B[3]                                                                                  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.455      ;
; -1.485 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ; MainControlUnit:b2v_inst|S_B[3]                                                                                  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.455      ;
; -1.485 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ; MainControlUnit:b2v_inst|S_B[3]                                                                                  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.455      ;
; -1.485 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ; MainControlUnit:b2v_inst|S_B[3]                                                                                  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.455      ;
; -1.485 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ; MainControlUnit:b2v_inst|S_B[3]                                                                                  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.455      ;
; -1.485 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ; MainControlUnit:b2v_inst|S_B[3]                                                                                  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.455      ;
; -1.485 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ; MainControlUnit:b2v_inst|S_B[3]                                                                                  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.455      ;
; -1.485 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ; MainControlUnit:b2v_inst|S_B[3]                                                                                  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.455      ;
; -1.479 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ; MainControlUnit:b2v_inst|S_B[2]                                                                                  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.449      ;
; -1.479 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ; MainControlUnit:b2v_inst|S_A[2]                                                                                  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.449      ;
; -1.479 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ; MainControlUnit:b2v_inst|S_B[2]                                                                                  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.449      ;
; -1.479 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ; MainControlUnit:b2v_inst|S_B[2]                                                                                  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.449      ;
; -1.479 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ; MainControlUnit:b2v_inst|S_B[2]                                                                                  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.449      ;
; -1.479 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ; MainControlUnit:b2v_inst|S_B[2]                                                                                  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.449      ;
; -1.479 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ; MainControlUnit:b2v_inst|S_B[2]                                                                                  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.449      ;
; -1.479 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ; MainControlUnit:b2v_inst|S_B[2]                                                                                  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.449      ;
; -1.479 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ; MainControlUnit:b2v_inst|S_B[2]                                                                                  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.449      ;
; -1.479 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ; MainControlUnit:b2v_inst|S_A[2]                                                                                  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.449      ;
; -1.479 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ; MainControlUnit:b2v_inst|S_A[2]                                                                                  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.449      ;
; -1.479 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ; MainControlUnit:b2v_inst|S_A[2]                                                                                  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.449      ;
; -1.479 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ; MainControlUnit:b2v_inst|S_A[2]                                                                                  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.449      ;
; -1.479 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ; MainControlUnit:b2v_inst|S_A[2]                                                                                  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.449      ;
; -1.479 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ; MainControlUnit:b2v_inst|S_A[2]                                                                                  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.449      ;
; -1.479 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ; MainControlUnit:b2v_inst|S_A[2]                                                                                  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.449      ;
; -1.477 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ; MainControlUnit:b2v_inst|S_B[1]                                                                                  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.447      ;
; -1.477 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ; MainControlUnit:b2v_inst|S_B[1]                                                                                  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.447      ;
; -1.477 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ; MainControlUnit:b2v_inst|S_B[1]                                                                                  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.447      ;
; -1.477 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ; MainControlUnit:b2v_inst|S_B[1]                                                                                  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.447      ;
; -1.477 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ; MainControlUnit:b2v_inst|S_B[1]                                                                                  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.447      ;
; -1.477 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ; MainControlUnit:b2v_inst|S_B[1]                                                                                  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.447      ;
; -1.477 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ; MainControlUnit:b2v_inst|S_B[1]                                                                                  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.447      ;
; -1.477 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ; MainControlUnit:b2v_inst|S_B[1]                                                                                  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.447      ;
; -1.476 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ; MainControlUnit:b2v_inst|S_A[1]                                                                                  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.446      ;
; -1.476 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ; MainControlUnit:b2v_inst|S_A[1]                                                                                  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.446      ;
; -1.476 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ; MainControlUnit:b2v_inst|S_A[1]                                                                                  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.446      ;
; -1.476 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ; MainControlUnit:b2v_inst|S_A[1]                                                                                  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.446      ;
; -1.476 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ; MainControlUnit:b2v_inst|S_A[1]                                                                                  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.446      ;
; -1.476 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ; MainControlUnit:b2v_inst|S_A[1]                                                                                  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.446      ;
; -1.476 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ; MainControlUnit:b2v_inst|S_A[1]                                                                                  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.446      ;
; -1.476 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ; MainControlUnit:b2v_inst|S_A[1]                                                                                  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.446      ;
; -1.460 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg1  ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a1~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg2  ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a2~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg3  ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a3~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -0.397 ; Multiplier:b2v_inst4|Reg:R_B|F[0]                                                                                 ; Multiplier:b2v_inst4|Reg:R_C|F[0]                                                                                ; clk          ; clk         ; 1.000        ; -0.001     ; 1.428      ;
; -0.381 ; Multiplier:b2v_inst4|Reg:R_A|F[0]                                                                                 ; Multiplier:b2v_inst4|Reg:R_C|F[0]                                                                                ; clk          ; clk         ; 1.000        ; 0.000      ; 1.413      ;
; -0.324 ; Multiplier:b2v_inst4|Reg:R_L|F[0]                                                                                 ; Reg:b2v_inst2|F[15]                                                                                              ; clk          ; clk         ; 1.000        ; 0.011      ; 1.367      ;
; -0.313 ; Multiplier:b2v_inst4|Reg:R_L|F[1]                                                                                 ; Reg:b2v_inst2|F[15]                                                                                              ; clk          ; clk         ; 1.000        ; 0.011      ; 1.356      ;
; -0.289 ; Multiplier:b2v_inst4|Reg:R_L|F[0]                                                                                 ; Reg:b2v_inst2|F[14]                                                                                              ; clk          ; clk         ; 1.000        ; 0.011      ; 1.332      ;
; -0.278 ; Multiplier:b2v_inst4|Reg:R_L|F[1]                                                                                 ; Reg:b2v_inst2|F[14]                                                                                              ; clk          ; clk         ; 1.000        ; 0.011      ; 1.321      ;
; -0.275 ; Multiplier:b2v_inst4|Reg:R_A|F[1]                                                                                 ; Multiplier:b2v_inst4|Reg:R_C|F[0]                                                                                ; clk          ; clk         ; 1.000        ; 0.000      ; 1.307      ;
; -0.257 ; Multiplier:b2v_inst4|Reg:R_L|F[2]                                                                                 ; Reg:b2v_inst2|F[15]                                                                                              ; clk          ; clk         ; 1.000        ; 0.011      ; 1.300      ;
; -0.254 ; Multiplier:b2v_inst4|Reg:R_L|F[0]                                                                                 ; Reg:b2v_inst2|F[13]                                                                                              ; clk          ; clk         ; 1.000        ; 0.011      ; 1.297      ;
; -0.243 ; Multiplier:b2v_inst4|Reg:R_L|F[1]                                                                                 ; Reg:b2v_inst2|F[13]                                                                                              ; clk          ; clk         ; 1.000        ; 0.011      ; 1.286      ;
; -0.234 ; Multiplier:b2v_inst4|Reg:R_L|F[3]                                                                                 ; Reg:b2v_inst2|F[15]                                                                                              ; clk          ; clk         ; 1.000        ; 0.011      ; 1.277      ;
; -0.222 ; Multiplier:b2v_inst4|Reg:R_L|F[2]                                                                                 ; Reg:b2v_inst2|F[14]                                                                                              ; clk          ; clk         ; 1.000        ; 0.011      ; 1.265      ;
; -0.219 ; Multiplier:b2v_inst4|Reg:R_L|F[0]                                                                                 ; Reg:b2v_inst2|F[12]                                                                                              ; clk          ; clk         ; 1.000        ; 0.011      ; 1.262      ;
; -0.211 ; Multiplier:b2v_inst4|Reg:R_B|F[0]                                                                                 ; Multiplier:b2v_inst4|Reg:R_H|F[3]                                                                                ; clk          ; clk         ; 1.000        ; -0.001     ; 1.242      ;
; -0.208 ; Multiplier:b2v_inst4|Reg:R_L|F[1]                                                                                 ; Reg:b2v_inst2|F[12]                                                                                              ; clk          ; clk         ; 1.000        ; 0.011      ; 1.251      ;
; -0.199 ; Multiplier:b2v_inst4|Reg:R_L|F[3]                                                                                 ; Reg:b2v_inst2|F[14]                                                                                              ; clk          ; clk         ; 1.000        ; 0.011      ; 1.242      ;
; -0.195 ; Multiplier:b2v_inst4|Reg:R_A|F[0]                                                                                 ; Multiplier:b2v_inst4|Reg:R_H|F[3]                                                                                ; clk          ; clk         ; 1.000        ; 0.000      ; 1.227      ;
; -0.188 ; Multiplier:b2v_inst4|Reg:R_H|F[0]                                                                                 ; Reg:b2v_inst2|F[15]                                                                                              ; clk          ; clk         ; 1.000        ; 0.010      ; 1.230      ;
; -0.187 ; Multiplier:b2v_inst4|Reg:R_L|F[2]                                                                                 ; Reg:b2v_inst2|F[13]                                                                                              ; clk          ; clk         ; 1.000        ; 0.011      ; 1.230      ;
; -0.184 ; Multiplier:b2v_inst4|Reg:R_L|F[0]                                                                                 ; Reg:b2v_inst2|F[11]                                                                                              ; clk          ; clk         ; 1.000        ; 0.011      ; 1.227      ;
; -0.173 ; Multiplier:b2v_inst4|Reg:R_L|F[1]                                                                                 ; Reg:b2v_inst2|F[11]                                                                                              ; clk          ; clk         ; 1.000        ; 0.011      ; 1.216      ;
; -0.169 ; MainControlUnit:b2v_inst|count_addr[1]                                                                            ; MainControlUnit:b2v_inst|count_addr[7]                                                                           ; clk          ; clk         ; 1.000        ; 0.000      ; 1.201      ;
; -0.166 ; Multiplier:b2v_inst4|Reg:R_H|F[1]                                                                                 ; Reg:b2v_inst2|F[15]                                                                                              ; clk          ; clk         ; 1.000        ; 0.010      ; 1.208      ;
; -0.166 ; MainControlUnit:b2v_inst|count_addr[0]                                                                            ; MainControlUnit:b2v_inst|count_addr[7]                                                                           ; clk          ; clk         ; 1.000        ; 0.000      ; 1.198      ;
; -0.164 ; Reg:b2v_inst2|F[0]                                                                                                ; Reg:b2v_inst2|F[15]                                                                                              ; clk          ; clk         ; 1.000        ; 0.009      ; 1.205      ;
; -0.164 ; Multiplier:b2v_inst4|Reg:R_L|F[3]                                                                                 ; Reg:b2v_inst2|F[13]                                                                                              ; clk          ; clk         ; 1.000        ; 0.011      ; 1.207      ;
; -0.154 ; Multiplier:b2v_inst4|Reg:R_A|F[2]                                                                                 ; Multiplier:b2v_inst4|Reg:R_C|F[0]                                                                                ; clk          ; clk         ; 1.000        ; 0.000      ; 1.186      ;
; -0.153 ; Multiplier:b2v_inst4|Reg:R_H|F[0]                                                                                 ; Reg:b2v_inst2|F[14]                                                                                              ; clk          ; clk         ; 1.000        ; 0.010      ; 1.195      ;
; -0.152 ; Multiplier:b2v_inst4|Reg:R_L|F[2]                                                                                 ; Reg:b2v_inst2|F[12]                                                                                              ; clk          ; clk         ; 1.000        ; 0.011      ; 1.195      ;
; -0.149 ; Multiplier:b2v_inst4|Reg:R_L|F[0]                                                                                 ; Reg:b2v_inst2|F[10]                                                                                              ; clk          ; clk         ; 1.000        ; 0.011      ; 1.192      ;
; -0.138 ; Multiplier:b2v_inst4|Reg:R_L|F[1]                                                                                 ; Reg:b2v_inst2|F[10]                                                                                              ; clk          ; clk         ; 1.000        ; 0.011      ; 1.181      ;
; -0.131 ; Multiplier:b2v_inst4|Reg:R_H|F[1]                                                                                 ; Reg:b2v_inst2|F[14]                                                                                              ; clk          ; clk         ; 1.000        ; 0.010      ; 1.173      ;
+--------+-------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                                             ;
+-------+--------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; MainControlUnit:b2v_inst|count_addr[0]           ; MainControlUnit:b2v_inst|count_addr[0]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MainControlUnit:b2v_inst|state.FINISH            ; MainControlUnit:b2v_inst|state.FINISH                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MainControlUnit:b2v_inst|state.MULTIPLY          ; MainControlUnit:b2v_inst|state.MULTIPLY                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[0]    ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[0]                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MainControlUnit:b2v_inst|count_addr[7]           ; MainControlUnit:b2v_inst|count_addr[7]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Multiplier:b2v_inst4|Reg:R_C|F[0]                ; Multiplier:b2v_inst4|Reg:R_C|F[0]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MainControlUnit:b2v_inst|EN_Reg                  ; MainControlUnit:b2v_inst|EN_Reg                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MainControlUnit:b2v_inst|Fin_flag                ; MainControlUnit:b2v_inst|Fin_flag                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.241 ; Multiplier:b2v_inst4|Reg:R_L|F[2]                ; Multiplier:b2v_inst4|Reg:R_L|F[1]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; Multiplier:b2v_inst4|Reg:R_L|F[1]                ; Multiplier:b2v_inst4|Reg:R_L|F[0]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; MainControlUnit:b2v_inst|state.LD_A              ; MainControlUnit:b2v_inst|count_addr[7]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.247 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.ADD   ; Multiplier:b2v_inst4|Reg:R_C|F[0]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.399      ;
; 0.275 ; MainControlUnit:b2v_inst|count_addr[0]           ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.070      ; 0.483      ;
; 0.301 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.LOAD  ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.ADD                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.453      ;
; 0.316 ; MainControlUnit:b2v_inst|count[0]                ; MainControlUnit:b2v_inst|count[1]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.468      ;
; 0.319 ; MainControlUnit:b2v_inst|count[0]                ; MainControlUnit:b2v_inst|count[3]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.471      ;
; 0.321 ; MainControlUnit:b2v_inst|count[0]                ; MainControlUnit:b2v_inst|state.ADD                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.473      ;
; 0.321 ; Multiplier:b2v_inst4|Reg:R_C|F[0]                ; Multiplier:b2v_inst4|Reg:R_H|F[3]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.473      ;
; 0.322 ; MainControlUnit:b2v_inst|state.WAITING           ; MainControlUnit:b2v_inst|state.LD_B                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.474      ;
; 0.322 ; MainControlUnit:b2v_inst|state.LD_B              ; MainControlUnit:b2v_inst|state.MULTIPLY                                                                           ; clk          ; clk         ; 0.000        ; 0.001      ; 0.475      ;
; 0.323 ; MainControlUnit:b2v_inst|state.ADD               ; MainControlUnit:b2v_inst|EN_Reg                                                                                   ; clk          ; clk         ; 0.000        ; -0.001     ; 0.474      ;
; 0.326 ; Multiplier:b2v_inst4|Reg:R_L|F[3]                ; Multiplier:b2v_inst4|Reg:R_L|F[2]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.478      ;
; 0.336 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.SHIFT ; Multiplier:b2v_inst4|Reg:R_B|F[2]                                                                                 ; clk          ; clk         ; 0.000        ; -0.001     ; 0.487      ;
; 0.336 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.SHIFT ; Multiplier:b2v_inst4|Reg:R_B|F[1]                                                                                 ; clk          ; clk         ; 0.000        ; -0.001     ; 0.487      ;
; 0.355 ; Reg:b2v_inst2|F[8]                               ; Reg:b2v_inst2|F[8]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.507      ;
; 0.355 ; Reg:b2v_inst2|F[9]                               ; Reg:b2v_inst2|F[9]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.507      ;
; 0.358 ; Reg:b2v_inst2|F[1]                               ; Reg:b2v_inst2|F[1]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; Reg:b2v_inst2|F[3]                               ; Reg:b2v_inst2|F[3]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.360 ; Reg:b2v_inst2|F[10]                              ; Reg:b2v_inst2|F[10]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; Multiplier:b2v_inst4|Reg:R_B|F[3]                ; Multiplier:b2v_inst4|Reg:R_B|F[2]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; MainControlUnit:b2v_inst|count_addr[2]           ; MainControlUnit:b2v_inst|count_addr[2]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Reg:b2v_inst2|F[5]                               ; Reg:b2v_inst2|F[5]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Reg:b2v_inst2|F[6]                               ; Reg:b2v_inst2|F[6]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Reg:b2v_inst2|F[7]                               ; Reg:b2v_inst2|F[7]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Reg:b2v_inst2|F[12]                              ; Reg:b2v_inst2|F[12]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Reg:b2v_inst2|F[15]                              ; Reg:b2v_inst2|F[15]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Multiplier:b2v_inst4|Reg:R_B|F[2]                ; Multiplier:b2v_inst4|Reg:R_B|F[1]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.363 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[3]    ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[3]                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; Multiplier:b2v_inst4|Reg:R_H|F[1]                ; Multiplier:b2v_inst4|Reg:R_H|F[0]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.365 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[0]    ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[1]                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.SHIFT ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.ADD                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; MainControlUnit:b2v_inst|count_addr[4]           ; MainControlUnit:b2v_inst|count_addr[4]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; MainControlUnit:b2v_inst|count_addr[6]           ; MainControlUnit:b2v_inst|count_addr[6]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.371 ; Reg:b2v_inst2|F[0]                               ; Reg:b2v_inst2|F[0]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; Reg:b2v_inst2|F[2]                               ; Reg:b2v_inst2|F[2]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; Reg:b2v_inst2|F[11]                              ; Reg:b2v_inst2|F[11]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; Reg:b2v_inst2|F[4]                               ; Reg:b2v_inst2|F[4]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; Reg:b2v_inst2|F[13]                              ; Reg:b2v_inst2|F[13]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; Reg:b2v_inst2|F[14]                              ; Reg:b2v_inst2|F[14]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; MainControlUnit:b2v_inst|count_addr[1]           ; MainControlUnit:b2v_inst|count_addr[1]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.525      ;
; 0.373 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[2]    ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[2]                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.525      ;
; 0.373 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[1]    ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[1]                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; MainControlUnit:b2v_inst|state.MULTIPLY          ; MainControlUnit:b2v_inst|state.ADD                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[4]    ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[4]                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; MainControlUnit:b2v_inst|count_addr[0]           ; MainControlUnit:b2v_inst|count_addr[1]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; MainControlUnit:b2v_inst|count_addr[3]           ; MainControlUnit:b2v_inst|count_addr[3]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; Multiplier:b2v_inst4|Reg:R_H|F[3]                ; Multiplier:b2v_inst4|Reg:R_H|F[2]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; MainControlUnit:b2v_inst|count_addr[5]           ; MainControlUnit:b2v_inst|count_addr[5]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.379 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[4]    ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.ADD                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.531      ;
; 0.380 ; Multiplier:b2v_inst4|Reg:R_H|F[2]                ; Multiplier:b2v_inst4|Reg:R_H|F[1]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.532      ;
; 0.384 ; MainControlUnit:b2v_inst|count[2]                ; MainControlUnit:b2v_inst|count[2]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.536      ;
; 0.385 ; MainControlUnit:b2v_inst|count[4]                ; MainControlUnit:b2v_inst|count[4]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.537      ;
; 0.388 ; MainControlUnit:b2v_inst|count[0]                ; MainControlUnit:b2v_inst|count[0]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.540      ;
; 0.393 ; MainControlUnit:b2v_inst|count_addr[7]           ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ; clk          ; clk         ; 0.000        ; 0.070      ; 0.601      ;
; 0.393 ; MainControlUnit:b2v_inst|count_addr[1]           ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 0.000        ; 0.070      ; 0.601      ;
; 0.398 ; MainControlUnit:b2v_inst|count_addr[5]           ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ; clk          ; clk         ; 0.000        ; 0.070      ; 0.606      ;
; 0.398 ; MainControlUnit:b2v_inst|count_addr[3]           ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ; clk          ; clk         ; 0.000        ; 0.070      ; 0.606      ;
; 0.400 ; MainControlUnit:b2v_inst|count_addr[4]           ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ; clk          ; clk         ; 0.000        ; 0.070      ; 0.608      ;
; 0.400 ; MainControlUnit:b2v_inst|count[0]                ; MainControlUnit:b2v_inst|state.MULTIPLY                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.552      ;
; 0.405 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.ADD   ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.SHIFT                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.557      ;
; 0.406 ; MainControlUnit:b2v_inst|count_addr[6]           ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ; clk          ; clk         ; 0.000        ; 0.070      ; 0.614      ;
; 0.409 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[2]    ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.ADD                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.561      ;
; 0.414 ; MainControlUnit:b2v_inst|count_addr[2]           ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ; clk          ; clk         ; 0.000        ; 0.070      ; 0.622      ;
; 0.418 ; Multiplier:b2v_inst4|Reg:R_A|F[0]                ; Multiplier:b2v_inst4|Reg:R_B|F[3]                                                                                 ; clk          ; clk         ; 0.000        ; -0.001     ; 0.569      ;
; 0.427 ; Multiplier:b2v_inst4|Reg:R_H|F[0]                ; Multiplier:b2v_inst4|Reg:R_L|F[3]                                                                                 ; clk          ; clk         ; 0.000        ; -0.001     ; 0.578      ;
; 0.435 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.SHIFT ; Multiplier:b2v_inst4|Reg:R_B|F[0]                                                                                 ; clk          ; clk         ; 0.000        ; 0.001      ; 0.588      ;
; 0.454 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.SHIFT ; Multiplier:b2v_inst4|Reg:R_B|F[3]                                                                                 ; clk          ; clk         ; 0.000        ; -0.001     ; 0.605      ;
; 0.468 ; MainControlUnit:b2v_inst|S_B[2]                  ; Multiplier:b2v_inst4|Reg:R_B|F[2]                                                                                 ; clk          ; clk         ; 0.000        ; -0.004     ; 0.616      ;
; 0.486 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[3]    ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.ADD                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.638      ;
; 0.493 ; Reg:b2v_inst2|F[8]                               ; Reg:b2v_inst2|F[9]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.645      ;
; 0.493 ; Reg:b2v_inst2|F[9]                               ; Reg:b2v_inst2|F[10]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.645      ;
; 0.496 ; Reg:b2v_inst2|F[1]                               ; Reg:b2v_inst2|F[2]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; Reg:b2v_inst2|F[3]                               ; Reg:b2v_inst2|F[4]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; MainControlUnit:b2v_inst|count[1]                ; MainControlUnit:b2v_inst|count[2]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.648      ;
; 0.498 ; Reg:b2v_inst2|F[10]                              ; Reg:b2v_inst2|F[11]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; Reg:b2v_inst2|F[5]                               ; Reg:b2v_inst2|F[6]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; Reg:b2v_inst2|F[6]                               ; Reg:b2v_inst2|F[7]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; Reg:b2v_inst2|F[12]                              ; Reg:b2v_inst2|F[13]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.651      ;
; 0.500 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[0]    ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[2]                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.652      ;
; 0.500 ; MainControlUnit:b2v_inst|count[3]                ; MainControlUnit:b2v_inst|count[4]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.652      ;
; 0.501 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.SHIFT ; Multiplier:b2v_inst4|Reg:R_H|F[0]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.653      ;
; 0.502 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.SHIFT ; Multiplier:b2v_inst4|Reg:R_H|F[2]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.654      ;
; 0.504 ; MainControlUnit:b2v_inst|count_addr[4]           ; MainControlUnit:b2v_inst|count_addr[5]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.656      ;
; 0.510 ; MainControlUnit:b2v_inst|count_addr[0]           ; MainControlUnit:b2v_inst|count_addr[2]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.662      ;
; 0.511 ; Reg:b2v_inst2|F[0]                               ; Reg:b2v_inst2|F[1]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; Reg:b2v_inst2|F[2]                               ; Reg:b2v_inst2|F[3]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; Reg:b2v_inst2|F[11]                              ; Reg:b2v_inst2|F[12]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; Reg:b2v_inst2|F[4]                               ; Reg:b2v_inst2|F[5]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; Reg:b2v_inst2|F[14]                              ; Reg:b2v_inst2|F[15]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; Reg:b2v_inst2|F[13]                              ; Reg:b2v_inst2|F[14]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.664      ;
+-------+--------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clk'                                                                                                                                           ;
+-------+-------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.117 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_B|F[0]                ; clk          ; clk         ; 1.000        ; 0.001      ; 0.916      ;
; 0.211 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_B|F[3]                ; clk          ; clk         ; 1.000        ; -0.001     ; 0.820      ;
; 0.211 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_B|F[2]                ; clk          ; clk         ; 1.000        ; -0.001     ; 0.820      ;
; 0.211 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_B|F[1]                ; clk          ; clk         ; 1.000        ; -0.001     ; 0.820      ;
; 0.211 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_L|F[3]                ; clk          ; clk         ; 1.000        ; -0.001     ; 0.820      ;
; 0.211 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_L|F[2]                ; clk          ; clk         ; 1.000        ; -0.001     ; 0.820      ;
; 0.211 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_L|F[1]                ; clk          ; clk         ; 1.000        ; -0.001     ; 0.820      ;
; 0.211 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_L|F[0]                ; clk          ; clk         ; 1.000        ; -0.001     ; 0.820      ;
; 0.212 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_A|F[0]                ; clk          ; clk         ; 1.000        ; 0.000      ; 0.820      ;
; 0.212 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_A|F[1]                ; clk          ; clk         ; 1.000        ; 0.000      ; 0.820      ;
; 0.212 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_A|F[2]                ; clk          ; clk         ; 1.000        ; 0.000      ; 0.820      ;
; 0.212 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_A|F[3]                ; clk          ; clk         ; 1.000        ; 0.000      ; 0.820      ;
; 0.212 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_H|F[3]                ; clk          ; clk         ; 1.000        ; 0.000      ; 0.820      ;
; 0.212 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_H|F[2]                ; clk          ; clk         ; 1.000        ; 0.000      ; 0.820      ;
; 0.212 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_H|F[1]                ; clk          ; clk         ; 1.000        ; 0.000      ; 0.820      ;
; 0.212 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_H|F[0]                ; clk          ; clk         ; 1.000        ; 0.000      ; 0.820      ;
; 0.286 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[0]    ; clk          ; clk         ; 1.000        ; 0.000      ; 0.746      ;
; 0.286 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[1]    ; clk          ; clk         ; 1.000        ; 0.000      ; 0.746      ;
; 0.286 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[2]    ; clk          ; clk         ; 1.000        ; 0.000      ; 0.746      ;
; 0.286 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[3]    ; clk          ; clk         ; 1.000        ; 0.000      ; 0.746      ;
; 0.286 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.LOAD  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.746      ;
; 0.286 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[4]    ; clk          ; clk         ; 1.000        ; 0.000      ; 0.746      ;
; 0.286 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.ADD   ; clk          ; clk         ; 1.000        ; 0.000      ; 0.746      ;
; 0.286 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.SHIFT ; clk          ; clk         ; 1.000        ; 0.000      ; 0.746      ;
; 0.286 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_C|F[0]                ; clk          ; clk         ; 1.000        ; 0.000      ; 0.746      ;
+-------+-------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clk'                                                                                                                                            ;
+-------+-------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.594 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[0]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.746      ;
; 0.594 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[1]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.746      ;
; 0.594 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[2]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.746      ;
; 0.594 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[3]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.746      ;
; 0.594 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.LOAD  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.746      ;
; 0.594 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[4]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.746      ;
; 0.594 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.ADD   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.746      ;
; 0.594 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.SHIFT ; clk          ; clk         ; 0.000        ; 0.000      ; 0.746      ;
; 0.594 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_C|F[0]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.746      ;
; 0.668 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_A|F[0]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.820      ;
; 0.668 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_A|F[1]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.820      ;
; 0.668 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_A|F[2]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.820      ;
; 0.668 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_A|F[3]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.820      ;
; 0.668 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_H|F[3]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.820      ;
; 0.668 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_H|F[2]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.820      ;
; 0.668 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_H|F[1]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.820      ;
; 0.668 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_H|F[0]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.820      ;
; 0.669 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_B|F[3]                ; clk          ; clk         ; 0.000        ; -0.001     ; 0.820      ;
; 0.669 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_B|F[2]                ; clk          ; clk         ; 0.000        ; -0.001     ; 0.820      ;
; 0.669 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_B|F[1]                ; clk          ; clk         ; 0.000        ; -0.001     ; 0.820      ;
; 0.669 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_L|F[3]                ; clk          ; clk         ; 0.000        ; -0.001     ; 0.820      ;
; 0.669 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_L|F[2]                ; clk          ; clk         ; 0.000        ; -0.001     ; 0.820      ;
; 0.669 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_L|F[1]                ; clk          ; clk         ; 0.000        ; -0.001     ; 0.820      ;
; 0.669 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_L|F[0]                ; clk          ; clk         ; 0.000        ; -0.001     ; 0.820      ;
; 0.763 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_B|F[0]                ; clk          ; clk         ; 0.000        ; 0.001      ; 0.916      ;
+-------+-------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|EN_Reg                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|EN_Reg                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|Fin_flag                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|Fin_flag                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|Mult_Reset                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|Mult_Reset                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_A[0]                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_A[0]                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_A[1]                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_A[1]                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_A[2]                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_A[2]                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_A[3]                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_A[3]                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_B[0]                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_B[0]                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_B[1]                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_B[1]                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_B[2]                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_B[2]                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_B[3]                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_B[3]                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|count[0]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|count[0]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|count[1]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|count[1]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|count[2]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|count[2]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|count[3]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|count[3]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|count[4]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|count[4]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[0]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[0]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[1]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[1]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[2]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[2]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[3]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[3]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[4]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[4]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[5]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[5]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[6]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[6]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[7]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[7]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|state.ADD                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|state.ADD                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|state.FINISH                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|state.FINISH                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|state.LD_A                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|state.LD_A                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|state.LD_B                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|state.LD_B                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|state.MULTIPLY                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|state.MULTIPLY                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|state.WAITING                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|state.WAITING                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[0]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[0]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[1]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[1]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[2]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[2]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[3]                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 0.952 ; 0.952 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -0.471 ; -0.471 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; COUT      ; clk        ; 4.808 ; 4.808 ; Rise       ; clk             ;
; FF        ; clk        ; 3.836 ; 3.836 ; Rise       ; clk             ;
; dout[*]   ; clk        ; 3.708 ; 3.708 ; Rise       ; clk             ;
;  dout[0]  ; clk        ; 3.519 ; 3.519 ; Rise       ; clk             ;
;  dout[1]  ; clk        ; 3.655 ; 3.655 ; Rise       ; clk             ;
;  dout[2]  ; clk        ; 3.556 ; 3.556 ; Rise       ; clk             ;
;  dout[3]  ; clk        ; 3.676 ; 3.676 ; Rise       ; clk             ;
;  dout[4]  ; clk        ; 3.692 ; 3.692 ; Rise       ; clk             ;
;  dout[5]  ; clk        ; 3.627 ; 3.627 ; Rise       ; clk             ;
;  dout[6]  ; clk        ; 3.519 ; 3.519 ; Rise       ; clk             ;
;  dout[7]  ; clk        ; 3.536 ; 3.536 ; Rise       ; clk             ;
;  dout[8]  ; clk        ; 3.705 ; 3.705 ; Rise       ; clk             ;
;  dout[9]  ; clk        ; 3.678 ; 3.678 ; Rise       ; clk             ;
;  dout[10] ; clk        ; 3.555 ; 3.555 ; Rise       ; clk             ;
;  dout[11] ; clk        ; 3.680 ; 3.680 ; Rise       ; clk             ;
;  dout[12] ; clk        ; 3.672 ; 3.672 ; Rise       ; clk             ;
;  dout[13] ; clk        ; 3.539 ; 3.539 ; Rise       ; clk             ;
;  dout[14] ; clk        ; 3.535 ; 3.535 ; Rise       ; clk             ;
;  dout[15] ; clk        ; 3.708 ; 3.708 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; COUT      ; clk        ; 4.064 ; 4.064 ; Rise       ; clk             ;
; FF        ; clk        ; 3.836 ; 3.836 ; Rise       ; clk             ;
; dout[*]   ; clk        ; 3.519 ; 3.519 ; Rise       ; clk             ;
;  dout[0]  ; clk        ; 3.519 ; 3.519 ; Rise       ; clk             ;
;  dout[1]  ; clk        ; 3.655 ; 3.655 ; Rise       ; clk             ;
;  dout[2]  ; clk        ; 3.556 ; 3.556 ; Rise       ; clk             ;
;  dout[3]  ; clk        ; 3.676 ; 3.676 ; Rise       ; clk             ;
;  dout[4]  ; clk        ; 3.692 ; 3.692 ; Rise       ; clk             ;
;  dout[5]  ; clk        ; 3.627 ; 3.627 ; Rise       ; clk             ;
;  dout[6]  ; clk        ; 3.519 ; 3.519 ; Rise       ; clk             ;
;  dout[7]  ; clk        ; 3.536 ; 3.536 ; Rise       ; clk             ;
;  dout[8]  ; clk        ; 3.705 ; 3.705 ; Rise       ; clk             ;
;  dout[9]  ; clk        ; 3.678 ; 3.678 ; Rise       ; clk             ;
;  dout[10] ; clk        ; 3.555 ; 3.555 ; Rise       ; clk             ;
;  dout[11] ; clk        ; 3.680 ; 3.680 ; Rise       ; clk             ;
;  dout[12] ; clk        ; 3.672 ; 3.672 ; Rise       ; clk             ;
;  dout[13] ; clk        ; 3.539 ; 3.539 ; Rise       ; clk             ;
;  dout[14] ; clk        ; 3.535 ; 3.535 ; Rise       ; clk             ;
;  dout[15] ; clk        ; 3.708 ; 3.708 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.264  ; 0.215 ; -0.672   ; 0.594   ; -2.000              ;
;  clk             ; -3.264  ; 0.215 ; -0.672   ; 0.594   ; -2.000              ;
; Design-wide TNS  ; -93.061 ; 0.0   ; -10.052  ; 0.0     ; -136.38             ;
;  clk             ; -93.061 ; 0.000 ; -10.052  ; 0.000   ; -136.380            ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 2.273 ; 2.273 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -0.471 ; -0.471 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; COUT      ; clk        ; 8.960 ; 8.960 ; Rise       ; clk             ;
; FF        ; clk        ; 6.927 ; 6.927 ; Rise       ; clk             ;
; dout[*]   ; clk        ; 6.598 ; 6.598 ; Rise       ; clk             ;
;  dout[0]  ; clk        ; 6.229 ; 6.229 ; Rise       ; clk             ;
;  dout[1]  ; clk        ; 6.528 ; 6.528 ; Rise       ; clk             ;
;  dout[2]  ; clk        ; 6.278 ; 6.278 ; Rise       ; clk             ;
;  dout[3]  ; clk        ; 6.562 ; 6.562 ; Rise       ; clk             ;
;  dout[4]  ; clk        ; 6.576 ; 6.576 ; Rise       ; clk             ;
;  dout[5]  ; clk        ; 6.493 ; 6.493 ; Rise       ; clk             ;
;  dout[6]  ; clk        ; 6.230 ; 6.230 ; Rise       ; clk             ;
;  dout[7]  ; clk        ; 6.252 ; 6.252 ; Rise       ; clk             ;
;  dout[8]  ; clk        ; 6.584 ; 6.584 ; Rise       ; clk             ;
;  dout[9]  ; clk        ; 6.554 ; 6.554 ; Rise       ; clk             ;
;  dout[10] ; clk        ; 6.282 ; 6.282 ; Rise       ; clk             ;
;  dout[11] ; clk        ; 6.567 ; 6.567 ; Rise       ; clk             ;
;  dout[12] ; clk        ; 6.556 ; 6.556 ; Rise       ; clk             ;
;  dout[13] ; clk        ; 6.251 ; 6.251 ; Rise       ; clk             ;
;  dout[14] ; clk        ; 6.249 ; 6.249 ; Rise       ; clk             ;
;  dout[15] ; clk        ; 6.598 ; 6.598 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; COUT      ; clk        ; 4.064 ; 4.064 ; Rise       ; clk             ;
; FF        ; clk        ; 3.836 ; 3.836 ; Rise       ; clk             ;
; dout[*]   ; clk        ; 3.519 ; 3.519 ; Rise       ; clk             ;
;  dout[0]  ; clk        ; 3.519 ; 3.519 ; Rise       ; clk             ;
;  dout[1]  ; clk        ; 3.655 ; 3.655 ; Rise       ; clk             ;
;  dout[2]  ; clk        ; 3.556 ; 3.556 ; Rise       ; clk             ;
;  dout[3]  ; clk        ; 3.676 ; 3.676 ; Rise       ; clk             ;
;  dout[4]  ; clk        ; 3.692 ; 3.692 ; Rise       ; clk             ;
;  dout[5]  ; clk        ; 3.627 ; 3.627 ; Rise       ; clk             ;
;  dout[6]  ; clk        ; 3.519 ; 3.519 ; Rise       ; clk             ;
;  dout[7]  ; clk        ; 3.536 ; 3.536 ; Rise       ; clk             ;
;  dout[8]  ; clk        ; 3.705 ; 3.705 ; Rise       ; clk             ;
;  dout[9]  ; clk        ; 3.678 ; 3.678 ; Rise       ; clk             ;
;  dout[10] ; clk        ; 3.555 ; 3.555 ; Rise       ; clk             ;
;  dout[11] ; clk        ; 3.680 ; 3.680 ; Rise       ; clk             ;
;  dout[12] ; clk        ; 3.672 ; 3.672 ; Rise       ; clk             ;
;  dout[13] ; clk        ; 3.539 ; 3.539 ; Rise       ; clk             ;
;  dout[14] ; clk        ; 3.535 ; 3.535 ; Rise       ; clk             ;
;  dout[15] ; clk        ; 3.708 ; 3.708 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 581      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 581      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 25       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 25       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 46    ; 46   ;
; Unconstrained Output Ports      ; 18    ; 18   ;
; Unconstrained Output Port Paths ; 41    ; 41   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri May 20 15:10:49 2022
Info: Command: quartus_sta Question1 -c Question1
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Question1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.264
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.264       -93.061 clk 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 clk 
Info (332146): Worst-case recovery slack is -0.672
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.672       -10.052 clk 
Info (332146): Worst-case removal slack is 1.054
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.054         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -136.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.564
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.564       -20.845 clk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk 
Info (332146): Worst-case recovery slack is 0.117
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.117         0.000 clk 
Info (332146): Worst-case removal slack is 0.594
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.594         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -136.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4553 megabytes
    Info: Processing ended: Fri May 20 15:10:50 2022
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


