---
layout: post
title: "Vivado-IP核之定点数累加Accumulator使用说明"
date: 2025-03-11 21:16:06 +0800
description: "在现代数字信号处理和通信系统中，对数据进行快速而精确的累加操作是至关重要的。Vivado Accumulator IP核提供了一种灵活、可配置的硬件累加方案，用于在FPGA上实现数据的累加法（也可以配置为累减）操作。本文详细介绍了IP核配置选项，并编写verilog代码测试了该IP核的累加功能。"
keywords: "vivado cic compiler ip核可以生成级数为18的ip核吗"
categories: ['Vivado', 'Fpga']
tags: ['Vivado', 'Verilog', 'Ip', 'Fpga', 'Accumulator']
artid: "146188812"
image:
    path: https://api.vvhan.com/api/bing?rand=sj&artid=146188812
    alt: "Vivado-IP核之定点数累加Accumulator使用说明"
render_with_liquid: false
featuredImage: https://bing.ee123.net/img/rand?artid=146188812
featuredImagePreview: https://bing.ee123.net/img/rand?artid=146188812
cover: https://bing.ee123.net/img/rand?artid=146188812
image: https://bing.ee123.net/img/rand?artid=146188812
img: https://bing.ee123.net/img/rand?artid=146188812
---

<div class="blog-content-box">
 <div class="article-header-box">
  <div class="article-header">
   <div class="article-title-box">
    <h1 class="title-article" id="articleContentId">
     Vivado IP核之定点数累加Accumulator使用说明
    </h1>
   </div>
  </div>
 </div>
 <article class="baidu_pl">
  <div class="article_content clearfix" id="article_content">
   <link href="../../assets/css/kdoc_html_views-1a98987dfd.css" rel="stylesheet"/>
   <link href="../../assets/css/ck_htmledit_views-704d5b9767.css" rel="stylesheet"/>
   <div class="htmledit_views" id="content_views">
    <blockquote>
     <p>
      Vivado Accumulator IP核的使用说明
     </p>
     <p>
      配置步骤
     </p>
    </blockquote>
    <p>
    </p>
    <hr/>
    <h2 id="%E5%89%8D%E8%A8%80" name="%E5%89%8D%E8%A8%80">
     <a id="_7">
     </a>
     前言
    </h2>
    <p>
     在现代数字信号处理和通信系统中，对数据进行快速而精确的累加操作是至关重要的。Vivado Accumulator IP核提供了一种灵活、可配置的硬件累加方案，用于在FPGA上实现数据的累加法（也可以配置为累减）操作。本文详细介绍了IP核配置选项，并编写verilog代码测试了该IP核的累加功能。
    </p>
    <hr/>
    <p>
     <u>
      <em>
       提示：以下是本篇文章正文内容，各位在转载时附上本文链接。
      </em>
     </u>
    </p>
    <h2 id="%E4%B8%80%E3%80%81Accumulator%C2%A0IP%E9%85%8D%E7%BD%AE%E6%AD%A5%E9%AA%A4" name="%E4%B8%80%E3%80%81Accumulator%C2%A0IP%E9%85%8D%E7%BD%AE%E6%AD%A5%E9%AA%A4">
     <a id="pandas_16">
     </a>
     一、Accumulator IP配置步骤
    </h2>
    <p>
     先配置basic界面，设置为红色框里面的，运算为有符号数，输入16bit，输出32bit，设置时自己要先判断累加的个数从而避免溢出。
    </p>
    <p class="img-center">
     <img alt="" height="764" src="https://i-blog.csdnimg.cn/direct/cc12ad3633b14aba91cb4b69f88eac7f.png" width="986"/>
    </p>
    <p>
     <span style="background-color:#ff9900">
      Fabric
     </span>
     代表使用纯逻辑搭建IP核，
     <span style="background-color:#ff9900">
      DSP48
     </span>
     表示用DSP搭建IP核。
    </p>
    <p>
     再配置control界面，使能同步复位和Bypass功能。
    </p>
    <p class="img-center">
     <img alt="" height="764" src="https://i-blog.csdnimg.cn/direct/fd11cc80a36949d79dde26940fe6a351.png" width="986"/>
    </p>
    <p>
     <span style="background-color:#ff9900">
      Synchronous Clear (SCLR)
     </span>
     是同步复位，高电平有效，一个CLK周期即可完成复位。
    </p>
    <p>
     <span style="background-color:#ff9900">
      Bypass
     </span>
     的功能是直接通过输入B给输出Q一个值，然后在该值基础上继续累加，该设置是有延迟的，与第一页设置的Latency的值有关。
    </p>
    <p>
     <span style="background-color:#ffd900">
      这样设置后资源消耗了100个LUT，104个FF。
     </span>
    </p>
    <h2 id="%E4%BA%8C%E3%80%81%E4%BB%BF%E7%9C%9F" name="%E4%BA%8C%E3%80%81%E4%BB%BF%E7%9C%9F">
     二、仿真
    </h2>
    <p id="1.%E5%BC%95%E5%85%A5%E5%BA%93">
     建立一个仿真模块，命名为tb_accumulator_ip，用来仿真刚才生成的IP核。
    </p>
    <p>
     代码如下：
    </p>
    <blockquote>
     <p>
      `timescale 1ns / 1ps
      <br/>
      //
      <br/>
      // Company:
      <br/>
      // Engineer:
      <br/>
      //
      <br/>
      // Create Date: 2025/03/11 17:35:57
      <br/>
      // Design Name:
      <br/>
      // Module Name: tb_accumulator_ip
      <br/>
      // Project Name:
      <br/>
      // Target Devices:
      <br/>
      // Tool Versions: 2018.3
      <br/>
      // Description:
      <br/>
      //
      <br/>
      // Dependencies:
      <br/>
      //
      <br/>
      // Revision:
      <br/>
      // Revision 0.01 - File Created
      <br/>
      // Additional Comments:
      <br/>
      //
      <br/>
      //
     </p>
     <p>
      module tb_accumulator_ip();
     </p>
     <p>
      reg CLK=1;
      <br/>
      initial
      <br/>
      begin
      <br/>
      forever #(1)  CLK=~CLK;
      <br/>
      end
     </p>
     <p>
      reg [15 : 0] B=0;
      <br/>
      reg BYPASS=0;
      <br/>
      reg SCLR=0;
      <br/>
      wire [31 : 0] Q;
     </p>
     <p>
      initial
      <br/>
      begin
      <br/>
      #4  B=16'h0001;
      <br/>
      #2   B=16'hFFFF;
      <br/>
      #2   B=16'hFFFF;
      <br/>
      #2   B=16'hFFFF;
      <br/>
      #2   B=16'hFFFF;
      <br/>
      #2   B=16'hFFFF;
      <br/>
      #2   B=16'hFFFF;
      <br/>
      #2   B=16'hFFFF;
      <br/>
      #2   B=16'hFFFF;SCLR=1;
      <br/>
      #2   B=16'hFFFF;SCLR=0;
      <br/>
      #2   B=16'hFFFF;
      <br/>
      #2   B=16'hFFFF;
      <br/>
      #2   B=16'hFFFF;
      <br/>
      #2   B=16'hFFFF;
      <br/>
      #2   B=16'hFFFF;
      <br/>
      #2   B=16'hFFFF;BYPASS=1;
      <br/>
      #2   B=16'hFFFF;
      <br/>
      #2   B=16'hFFFF;BYPASS=0;
      <br/>
      #2   B=16'hFFFF;
      <br/>
      #(10)
      <br/>
      $finish;
      <br/>
      end
     </p>
     <p>
      accumulator_ip u_accumulator_ip (
      <br/>
      .B(B),            // input wire [15 : 0] B
      <br/>
      .CLK(CLK),        // input wire CLK
      <br/>
      .BYPASS(BYPASS),  // input wire BYPASS
      <br/>
      .SCLR(SCLR),      // input wire SCLR
      <br/>
      .Q(Q)             // output wire [31 : 0] Q
      <br/>
      );
     </p>
     <p>
      endmodule
      <br/>
     </p>
    </blockquote>
    <h2 id="%E4%B8%89%E3%80%81%E4%BB%BF%E7%9C%9F%E5%88%86%E6%9E%90" name="%E4%B8%89%E3%80%81%E4%BB%BF%E7%9C%9F%E5%88%86%E6%9E%90">
     三、仿真分析
    </h2>
    <p>
     以下图片是testbench的仿真结果：
    </p>
    <p class="img-center">
     <img alt="" height="235" src="https://i-blog.csdnimg.cn/direct/1c8627d680ec4e6c99980af271f5c44f.png" width="1251"/>
    </p>
    <p>
     从结果可看出，该IP核实现了累加运算，输入到输出的延时为3个CLK，SCLR拉高会使得输出清零，Bypass拉高会让输出直接等于输入。
    </p>
    <p id="" name="">
     <a id="_19">
     </a>
    </p>
    <hr/>
    <h2 id="%E6%80%BB%E7%BB%93" name="%E6%80%BB%E7%BB%93">
     <a id="_45">
     </a>
     总结
    </h2>
    <p>
     以上就是关于Vivado Accumulator IP核的使用方法，有帮助的话记得点个赞哦！
    </p>
   </div>
  </div>
 </article>
 <p alt="68747470733a2f2f62:6c6f672e6373646e2e6e65742f6d305f36363336303834352f:61727469636c652f64657461696c732f313436313838383132" class_="artid" style="display:none">
 </p>
</div>


