/* File autogenerated with svd2groov */
#pragma once

#include <cstdint>

namespace stm32::stm32f413 {
namespace adc1 { inline constexpr std::uint32_t ADC1_BASE = 0x4001'2000; } // namespace adc1
namespace adc_common { inline constexpr std::uint32_t ADC_COMMON_BASE = 0x4001'2300; } // namespace adc_common
namespace aes { inline constexpr std::uint32_t AES_BASE = 0x5006'0000; } // namespace aes
namespace can1 { inline constexpr std::uint32_t CAN1_BASE = 0x4000'6400; } // namespace can1
namespace can2 { inline constexpr std::uint32_t CAN2_BASE = 0x4000'6800; } // namespace can2
namespace can3 { inline constexpr std::uint32_t CAN3_BASE = 0x4000'6c00; } // namespace can3
namespace crc { inline constexpr std::uint32_t CRC_BASE = 0x4002'3000; } // namespace crc
namespace dac { inline constexpr std::uint32_t DAC_BASE = 0x4000'7400; } // namespace dac
namespace dbg { inline constexpr std::uint32_t DBG_BASE = 0xe004'2000; } // namespace dbg
namespace dfsdm1 { inline constexpr std::uint32_t DFSDM1_BASE = 0x4001'6000; } // namespace dfsdm1
namespace dfsdm2 { inline constexpr std::uint32_t DFSDM2_BASE = 0x4001'6400; } // namespace dfsdm2
namespace dma1 { inline constexpr std::uint32_t DMA1_BASE = 0x4002'6000; } // namespace dma1
namespace dma2 { inline constexpr std::uint32_t DMA2_BASE = 0x4002'6400; } // namespace dma2
namespace exti { inline constexpr std::uint32_t EXTI_BASE = 0x4001'3c00; } // namespace exti
namespace flash { inline constexpr std::uint32_t FLASH_BASE = 0x4002'3c00; } // namespace flash
namespace fmpi2c { inline constexpr std::uint32_t FMPI2C_BASE = 0x4000'6000; } // namespace fmpi2c
namespace fpu { inline constexpr std::uint32_t FPU_BASE = 0xe000'ef34; } // namespace fpu
namespace fpu_cpacr { inline constexpr std::uint32_t FPU_CPACR_BASE = 0xe000'ed88; } // namespace fpu_cpacr
namespace fsmc { inline constexpr std::uint32_t FSMC_BASE = 0x6000'0000; } // namespace fsmc
namespace gpioa { inline constexpr std::uint32_t GPIOA_BASE = 0x4002'0000; } // namespace gpioa
namespace gpiob { inline constexpr std::uint32_t GPIOB_BASE = 0x4002'0400; } // namespace gpiob
namespace gpioc { inline constexpr std::uint32_t GPIOC_BASE = 0x4002'0800; } // namespace gpioc
namespace gpiod { inline constexpr std::uint32_t GPIOD_BASE = 0x4002'0c00; } // namespace gpiod
namespace gpioe { inline constexpr std::uint32_t GPIOE_BASE = 0x4002'1000; } // namespace gpioe
namespace gpiof { inline constexpr std::uint32_t GPIOF_BASE = 0x4002'1400; } // namespace gpiof
namespace gpiog { inline constexpr std::uint32_t GPIOG_BASE = 0x4002'1800; } // namespace gpiog
namespace gpioh { inline constexpr std::uint32_t GPIOH_BASE = 0x4002'1c00; } // namespace gpioh
namespace i2c1 { inline constexpr std::uint32_t I2C1_BASE = 0x4000'5400; } // namespace i2c1
namespace i2c2 { inline constexpr std::uint32_t I2C2_BASE = 0x4000'5800; } // namespace i2c2
namespace i2c3 { inline constexpr std::uint32_t I2C3_BASE = 0x4000'5c00; } // namespace i2c3
namespace iwdg { inline constexpr std::uint32_t IWDG_BASE = 0x4000'3000; } // namespace iwdg
namespace lptim { inline constexpr std::uint32_t LPTIM_BASE = 0x4000'2400; } // namespace lptim
namespace mpu { inline constexpr std::uint32_t MPU_BASE = 0xe000'ed90; } // namespace mpu
namespace nvic { inline constexpr std::uint32_t NVIC_BASE = 0xe000'e100; } // namespace nvic
namespace nvic_stir { inline constexpr std::uint32_t NVIC_STIR_BASE = 0xe000'ef00; } // namespace nvic_stir
namespace otg_fs_device { inline constexpr std::uint32_t OTG_FS_DEVICE_BASE = 0x5000'0800; } // namespace otg_fs_device
namespace otg_fs_global { inline constexpr std::uint32_t OTG_FS_GLOBAL_BASE = 0x5000'0000; } // namespace otg_fs_global
namespace otg_fs_host { inline constexpr std::uint32_t OTG_FS_HOST_BASE = 0x5000'0400; } // namespace otg_fs_host
namespace otg_fs_pwrclk { inline constexpr std::uint32_t OTG_FS_PWRCLK_BASE = 0x5000'0e00; } // namespace otg_fs_pwrclk
namespace pwr { inline constexpr std::uint32_t PWR_BASE = 0x4000'7000; } // namespace pwr
namespace quadspi { inline constexpr std::uint32_t QUADSPI_BASE = 0xa000'1000; } // namespace quadspi
namespace rcc { inline constexpr std::uint32_t RCC_BASE = 0x4002'3800; } // namespace rcc
namespace rng { inline constexpr std::uint32_t RNG_BASE = 0x5006'0800; } // namespace rng
namespace rtc { inline constexpr std::uint32_t RTC_BASE = 0x4000'2800; } // namespace rtc
namespace sai { inline constexpr std::uint32_t SAI_BASE = 0x4001'5800; } // namespace sai
namespace scb { inline constexpr std::uint32_t SCB_BASE = 0xe000'ed00; } // namespace scb
namespace scb_actrl { inline constexpr std::uint32_t SCB_ACTRL_BASE = 0xe000'e008; } // namespace scb_actrl
namespace sdio { inline constexpr std::uint32_t SDIO_BASE = 0x4001'2c00; } // namespace sdio
namespace spi1 { inline constexpr std::uint32_t SPI1_BASE = 0x4001'3000; } // namespace spi1
namespace spi2 { inline constexpr std::uint32_t SPI2_BASE = 0x4000'3800; } // namespace spi2
namespace spi3 { inline constexpr std::uint32_t SPI3_BASE = 0x4000'3c00; } // namespace spi3
namespace spi4 { inline constexpr std::uint32_t SPI4_BASE = 0x4001'3400; } // namespace spi4
namespace spi5 { inline constexpr std::uint32_t SPI5_BASE = 0x4001'5000; } // namespace spi5
namespace spi6 { inline constexpr std::uint32_t SPI6_BASE = 0x4001'5400; } // namespace spi6
namespace stk { inline constexpr std::uint32_t STK_BASE = 0xe000'e010; } // namespace stk
namespace syscfg { inline constexpr std::uint32_t SYSCFG_BASE = 0x4001'3800; } // namespace syscfg
namespace tim1 { inline constexpr std::uint32_t TIM1_BASE = 0x4001'0000; } // namespace tim1
namespace tim10 { inline constexpr std::uint32_t TIM10_BASE = 0x4001'4400; } // namespace tim10
namespace tim11 { inline constexpr std::uint32_t TIM11_BASE = 0x4001'4800; } // namespace tim11
namespace tim12 { inline constexpr std::uint32_t TIM12_BASE = 0x4000'1800; } // namespace tim12
namespace tim13 { inline constexpr std::uint32_t TIM13_BASE = 0x4000'1c00; } // namespace tim13
namespace tim14 { inline constexpr std::uint32_t TIM14_BASE = 0x4000'2000; } // namespace tim14
namespace tim2 { inline constexpr std::uint32_t TIM2_BASE = 0x4000'0000; } // namespace tim2
namespace tim3 { inline constexpr std::uint32_t TIM3_BASE = 0x4000'0400; } // namespace tim3
namespace tim4 { inline constexpr std::uint32_t TIM4_BASE = 0x4000'0800; } // namespace tim4
namespace tim5 { inline constexpr std::uint32_t TIM5_BASE = 0x4000'0c00; } // namespace tim5
namespace tim6 { inline constexpr std::uint32_t TIM6_BASE = 0x4000'1000; } // namespace tim6
namespace tim7 { inline constexpr std::uint32_t TIM7_BASE = 0x4000'1400; } // namespace tim7
namespace tim8 { inline constexpr std::uint32_t TIM8_BASE = 0x4001'0400; } // namespace tim8
namespace tim9 { inline constexpr std::uint32_t TIM9_BASE = 0x4001'4000; } // namespace tim9
namespace uart10 { inline constexpr std::uint32_t UART10_BASE = 0x4001'1c00; } // namespace uart10
namespace uart4 { inline constexpr std::uint32_t UART4_BASE = 0x4000'4c00; } // namespace uart4
namespace uart5 { inline constexpr std::uint32_t UART5_BASE = 0x4000'5000; } // namespace uart5
namespace uart7 { inline constexpr std::uint32_t UART7_BASE = 0x4000'7800; } // namespace uart7
namespace uart8 { inline constexpr std::uint32_t UART8_BASE = 0x4000'7c00; } // namespace uart8
namespace uart9 { inline constexpr std::uint32_t UART9_BASE = 0x4001'1800; } // namespace uart9
namespace usart1 { inline constexpr std::uint32_t USART1_BASE = 0x4001'1000; } // namespace usart1
namespace usart2 { inline constexpr std::uint32_t USART2_BASE = 0x4000'4400; } // namespace usart2
namespace usart3 { inline constexpr std::uint32_t USART3_BASE = 0x4000'4800; } // namespace usart3
namespace usart6 { inline constexpr std::uint32_t USART6_BASE = 0x4001'1400; } // namespace usart6
namespace wwdg { inline constexpr std::uint32_t WWDG_BASE = 0x4000'2c00; } // namespace wwdg

} // namespace stm32::stm32f413
