{
    "stt": 975,
    "msmh": "CO2009",
    "monhoc": "Thiết kế luận lý với verilog HDL",
    "course": "Logic Design with Verilog HDL",
    "dieukiendangky": "CO1009(HT)",
    "tinchi": 4,
    "ecth": 8,
    "pbstc_lt": 3,
    "pbstc_thl_th": 0.5,
    "pbstc_tn": 0.5,
    "pbstc_thq": 0,
    "pbstc_da": 0,
    "pbstc_ttnt": 0,
    "pbstc_lvtn": 0,
    "sotiet": 75,
    "pbst_lt": 45,
    "pbst_thl_th": 15,
    "pbst_tn": 15,
    "pbst_thq": 0,
    "pbst_da": 0,
    "pbst_ttnt": 0,
    "pbst_lvtn": 0,
    "tldgpt_thl_th": "",
    "tldgpt_tn": 10,
    "tldgpt_th": "",
    "tldgpt_da": 20,
    "tldgpt_kt": 20,
    "tldgpt_thi": 50,
    "kt_hinhthuc": "Trắc nghiệm (TN)",
    "kt_sophut": 60,
    "thi_hinhthuc": "Trắc nghiệm (TN)",
    "thi_sophut": 90,
    "bomonphutrach": "Kỹ Thuật Máy Tính",
    "mau": "",
    "khoa": "MT"
}