TimeQuest Timing Analyzer report for lab_2
Sun Mar 23 18:41:57 2025
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'clk'
 24. Fast Model Hold: 'clk'
 25. Fast Model Minimum Pulse Width: 'clk'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; lab_2                                                             ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+---------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                           ;
+------------+-----------------+------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                  ;
+------------+-----------------+------------+-------------------------------------------------------+
; 343.17 MHz ; 235.07 MHz      ; clk        ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -1.914 ; -122.496      ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 2.645 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.627 ; -489.480              ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                                                                                                          ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.914 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg0  ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg1  ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a1~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg2  ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a2~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg3  ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a3~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg4  ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a4~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg5  ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a5~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg6  ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a6~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg7  ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a7~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg8  ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a8~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg9  ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a9~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg10 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a10~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg11 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a11~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg12 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a12~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg13 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a13~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg14 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a14~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg15 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a15~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg16 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a16~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg17 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a17~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg18 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a18~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg19 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a19~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg20 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a20~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg21 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a21~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg22 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a22~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg23 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a23~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg24 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a24~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg25 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a25~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg26 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a26~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg27 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a27~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg28 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a28~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg29 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a29~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg30 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a30~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg31 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a31~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg0  ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg1  ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a1~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg2  ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a2~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg3  ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a3~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg4  ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a4~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg5  ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a5~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg6  ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a6~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg7  ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a7~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg8  ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a8~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg9  ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a9~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg10 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a10~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg11 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a11~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg12 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a12~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg13 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a13~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg14 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a14~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg15 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a15~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg16 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a16~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg17 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a17~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg18 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a18~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg19 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a19~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg20 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a20~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg21 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a21~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg22 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a22~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg23 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a23~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg24 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a24~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg25 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a25~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg26 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a26~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg27 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a27~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg28 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a28~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg29 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a29~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg30 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a30~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg31 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a31~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                                                          ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                               ; To Node                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.645 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg0  ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg1  ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a1~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg2  ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a2~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg3  ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a3~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg4  ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a4~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg5  ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a5~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg6  ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a6~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg7  ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a7~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg8  ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a8~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg9  ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a9~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg10 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a10~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg11 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a11~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg12 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a12~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg13 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a13~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg14 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a14~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg15 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a15~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg16 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a16~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg17 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a17~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg18 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a18~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg19 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a19~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg20 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a20~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg21 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a21~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg22 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a22~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg23 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a23~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg24 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a24~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg25 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a25~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg26 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a26~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg27 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a27~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg28 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a28~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg29 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a29~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg30 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a30~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg31 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a31~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg0  ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg1  ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a1~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg2  ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a2~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg3  ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a3~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg4  ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a4~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg5  ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a5~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg6  ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a6~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg7  ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a7~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg8  ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a8~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg9  ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a9~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg10 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a10~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg11 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a11~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg12 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a12~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg13 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a13~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg14 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a14~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg15 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a15~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg16 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a16~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg17 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a17~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg18 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a18~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg19 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a19~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg20 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a20~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg21 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a21~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg22 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a22~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg23 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a23~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg24 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a24~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg25 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a25~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg26 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a26~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg27 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a27~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg28 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a28~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg29 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a29~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg30 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a30~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg31 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a31~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; ReadAddress1[*]  ; clk        ; 4.327 ; 4.327 ; Rise       ; clk             ;
;  ReadAddress1[0] ; clk        ; 3.901 ; 3.901 ; Rise       ; clk             ;
;  ReadAddress1[1] ; clk        ; 3.711 ; 3.711 ; Rise       ; clk             ;
;  ReadAddress1[2] ; clk        ; 3.430 ; 3.430 ; Rise       ; clk             ;
;  ReadAddress1[3] ; clk        ; 4.327 ; 4.327 ; Rise       ; clk             ;
;  ReadAddress1[4] ; clk        ; 3.918 ; 3.918 ; Rise       ; clk             ;
; ReadAddress2[*]  ; clk        ; 4.019 ; 4.019 ; Rise       ; clk             ;
;  ReadAddress2[0] ; clk        ; 3.993 ; 3.993 ; Rise       ; clk             ;
;  ReadAddress2[1] ; clk        ; 3.479 ; 3.479 ; Rise       ; clk             ;
;  ReadAddress2[2] ; clk        ; 3.863 ; 3.863 ; Rise       ; clk             ;
;  ReadAddress2[3] ; clk        ; 3.526 ; 3.526 ; Rise       ; clk             ;
;  ReadAddress2[4] ; clk        ; 4.019 ; 4.019 ; Rise       ; clk             ;
; ReadWriteEn      ; clk        ; 4.358 ; 4.358 ; Rise       ; clk             ;
; WriteAddress[*]  ; clk        ; 3.992 ; 3.992 ; Rise       ; clk             ;
;  WriteAddress[0] ; clk        ; 3.535 ; 3.535 ; Rise       ; clk             ;
;  WriteAddress[1] ; clk        ; 3.620 ; 3.620 ; Rise       ; clk             ;
;  WriteAddress[2] ; clk        ; 3.807 ; 3.807 ; Rise       ; clk             ;
;  WriteAddress[3] ; clk        ; 3.992 ; 3.992 ; Rise       ; clk             ;
;  WriteAddress[4] ; clk        ; 3.855 ; 3.855 ; Rise       ; clk             ;
; WriteData[*]     ; clk        ; 4.369 ; 4.369 ; Rise       ; clk             ;
;  WriteData[0]    ; clk        ; 3.758 ; 3.758 ; Rise       ; clk             ;
;  WriteData[1]    ; clk        ; 3.602 ; 3.602 ; Rise       ; clk             ;
;  WriteData[2]    ; clk        ; 3.796 ; 3.796 ; Rise       ; clk             ;
;  WriteData[3]    ; clk        ; 4.047 ; 4.047 ; Rise       ; clk             ;
;  WriteData[4]    ; clk        ; 4.100 ; 4.100 ; Rise       ; clk             ;
;  WriteData[5]    ; clk        ; 3.819 ; 3.819 ; Rise       ; clk             ;
;  WriteData[6]    ; clk        ; 3.596 ; 3.596 ; Rise       ; clk             ;
;  WriteData[7]    ; clk        ; 4.322 ; 4.322 ; Rise       ; clk             ;
;  WriteData[8]    ; clk        ; 3.884 ; 3.884 ; Rise       ; clk             ;
;  WriteData[9]    ; clk        ; 3.742 ; 3.742 ; Rise       ; clk             ;
;  WriteData[10]   ; clk        ; 4.187 ; 4.187 ; Rise       ; clk             ;
;  WriteData[11]   ; clk        ; 4.125 ; 4.125 ; Rise       ; clk             ;
;  WriteData[12]   ; clk        ; 3.576 ; 3.576 ; Rise       ; clk             ;
;  WriteData[13]   ; clk        ; 3.582 ; 3.582 ; Rise       ; clk             ;
;  WriteData[14]   ; clk        ; 3.581 ; 3.581 ; Rise       ; clk             ;
;  WriteData[15]   ; clk        ; 4.348 ; 4.348 ; Rise       ; clk             ;
;  WriteData[16]   ; clk        ; 3.846 ; 3.846 ; Rise       ; clk             ;
;  WriteData[17]   ; clk        ; 4.260 ; 4.260 ; Rise       ; clk             ;
;  WriteData[18]   ; clk        ; 4.369 ; 4.369 ; Rise       ; clk             ;
;  WriteData[19]   ; clk        ; 3.836 ; 3.836 ; Rise       ; clk             ;
;  WriteData[20]   ; clk        ; 3.771 ; 3.771 ; Rise       ; clk             ;
;  WriteData[21]   ; clk        ; 4.253 ; 4.253 ; Rise       ; clk             ;
;  WriteData[22]   ; clk        ; 3.744 ; 3.744 ; Rise       ; clk             ;
;  WriteData[23]   ; clk        ; 3.536 ; 3.536 ; Rise       ; clk             ;
;  WriteData[24]   ; clk        ; 4.073 ; 4.073 ; Rise       ; clk             ;
;  WriteData[25]   ; clk        ; 3.787 ; 3.787 ; Rise       ; clk             ;
;  WriteData[26]   ; clk        ; 3.524 ; 3.524 ; Rise       ; clk             ;
;  WriteData[27]   ; clk        ; 4.035 ; 4.035 ; Rise       ; clk             ;
;  WriteData[28]   ; clk        ; 3.596 ; 3.596 ; Rise       ; clk             ;
;  WriteData[29]   ; clk        ; 3.776 ; 3.776 ; Rise       ; clk             ;
;  WriteData[30]   ; clk        ; 3.545 ; 3.545 ; Rise       ; clk             ;
;  WriteData[31]   ; clk        ; 3.819 ; 3.819 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; ReadAddress1[*]  ; clk        ; -3.161 ; -3.161 ; Rise       ; clk             ;
;  ReadAddress1[0] ; clk        ; -3.632 ; -3.632 ; Rise       ; clk             ;
;  ReadAddress1[1] ; clk        ; -3.442 ; -3.442 ; Rise       ; clk             ;
;  ReadAddress1[2] ; clk        ; -3.161 ; -3.161 ; Rise       ; clk             ;
;  ReadAddress1[3] ; clk        ; -4.058 ; -4.058 ; Rise       ; clk             ;
;  ReadAddress1[4] ; clk        ; -3.649 ; -3.649 ; Rise       ; clk             ;
; ReadAddress2[*]  ; clk        ; -3.210 ; -3.210 ; Rise       ; clk             ;
;  ReadAddress2[0] ; clk        ; -3.724 ; -3.724 ; Rise       ; clk             ;
;  ReadAddress2[1] ; clk        ; -3.210 ; -3.210 ; Rise       ; clk             ;
;  ReadAddress2[2] ; clk        ; -3.594 ; -3.594 ; Rise       ; clk             ;
;  ReadAddress2[3] ; clk        ; -3.257 ; -3.257 ; Rise       ; clk             ;
;  ReadAddress2[4] ; clk        ; -3.750 ; -3.750 ; Rise       ; clk             ;
; ReadWriteEn      ; clk        ; -3.758 ; -3.758 ; Rise       ; clk             ;
; WriteAddress[*]  ; clk        ; -3.254 ; -3.254 ; Rise       ; clk             ;
;  WriteAddress[0] ; clk        ; -3.254 ; -3.254 ; Rise       ; clk             ;
;  WriteAddress[1] ; clk        ; -3.324 ; -3.324 ; Rise       ; clk             ;
;  WriteAddress[2] ; clk        ; -3.512 ; -3.512 ; Rise       ; clk             ;
;  WriteAddress[3] ; clk        ; -3.275 ; -3.275 ; Rise       ; clk             ;
;  WriteAddress[4] ; clk        ; -3.585 ; -3.585 ; Rise       ; clk             ;
; WriteData[*]     ; clk        ; -3.241 ; -3.241 ; Rise       ; clk             ;
;  WriteData[0]    ; clk        ; -3.448 ; -3.448 ; Rise       ; clk             ;
;  WriteData[1]    ; clk        ; -3.320 ; -3.320 ; Rise       ; clk             ;
;  WriteData[2]    ; clk        ; -3.269 ; -3.269 ; Rise       ; clk             ;
;  WriteData[3]    ; clk        ; -3.469 ; -3.469 ; Rise       ; clk             ;
;  WriteData[4]    ; clk        ; -3.548 ; -3.548 ; Rise       ; clk             ;
;  WriteData[5]    ; clk        ; -3.318 ; -3.318 ; Rise       ; clk             ;
;  WriteData[6]    ; clk        ; -3.245 ; -3.245 ; Rise       ; clk             ;
;  WriteData[7]    ; clk        ; -3.814 ; -3.814 ; Rise       ; clk             ;
;  WriteData[8]    ; clk        ; -3.332 ; -3.332 ; Rise       ; clk             ;
;  WriteData[9]    ; clk        ; -3.456 ; -3.456 ; Rise       ; clk             ;
;  WriteData[10]   ; clk        ; -3.656 ; -3.656 ; Rise       ; clk             ;
;  WriteData[11]   ; clk        ; -3.582 ; -3.582 ; Rise       ; clk             ;
;  WriteData[12]   ; clk        ; -3.276 ; -3.276 ; Rise       ; clk             ;
;  WriteData[13]   ; clk        ; -3.296 ; -3.296 ; Rise       ; clk             ;
;  WriteData[14]   ; clk        ; -3.291 ; -3.291 ; Rise       ; clk             ;
;  WriteData[15]   ; clk        ; -3.812 ; -3.812 ; Rise       ; clk             ;
;  WriteData[16]   ; clk        ; -3.564 ; -3.564 ; Rise       ; clk             ;
;  WriteData[17]   ; clk        ; -3.714 ; -3.714 ; Rise       ; clk             ;
;  WriteData[18]   ; clk        ; -3.828 ; -3.828 ; Rise       ; clk             ;
;  WriteData[19]   ; clk        ; -3.566 ; -3.566 ; Rise       ; clk             ;
;  WriteData[20]   ; clk        ; -3.498 ; -3.498 ; Rise       ; clk             ;
;  WriteData[21]   ; clk        ; -3.681 ; -3.681 ; Rise       ; clk             ;
;  WriteData[22]   ; clk        ; -3.462 ; -3.462 ; Rise       ; clk             ;
;  WriteData[23]   ; clk        ; -3.241 ; -3.241 ; Rise       ; clk             ;
;  WriteData[24]   ; clk        ; -3.777 ; -3.777 ; Rise       ; clk             ;
;  WriteData[25]   ; clk        ; -3.258 ; -3.258 ; Rise       ; clk             ;
;  WriteData[26]   ; clk        ; -3.254 ; -3.254 ; Rise       ; clk             ;
;  WriteData[27]   ; clk        ; -3.761 ; -3.761 ; Rise       ; clk             ;
;  WriteData[28]   ; clk        ; -3.321 ; -3.321 ; Rise       ; clk             ;
;  WriteData[29]   ; clk        ; -3.495 ; -3.495 ; Rise       ; clk             ;
;  WriteData[30]   ; clk        ; -3.249 ; -3.249 ; Rise       ; clk             ;
;  WriteData[31]   ; clk        ; -3.324 ; -3.324 ; Rise       ; clk             ;
+------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; ReadData1[*]   ; clk        ; 10.939 ; 10.939 ; Rise       ; clk             ;
;  ReadData1[0]  ; clk        ; 10.327 ; 10.327 ; Rise       ; clk             ;
;  ReadData1[1]  ; clk        ; 9.914  ; 9.914  ; Rise       ; clk             ;
;  ReadData1[2]  ; clk        ; 10.356 ; 10.356 ; Rise       ; clk             ;
;  ReadData1[3]  ; clk        ; 9.927  ; 9.927  ; Rise       ; clk             ;
;  ReadData1[4]  ; clk        ; 9.930  ; 9.930  ; Rise       ; clk             ;
;  ReadData1[5]  ; clk        ; 9.883  ; 9.883  ; Rise       ; clk             ;
;  ReadData1[6]  ; clk        ; 9.879  ; 9.879  ; Rise       ; clk             ;
;  ReadData1[7]  ; clk        ; 10.859 ; 10.859 ; Rise       ; clk             ;
;  ReadData1[8]  ; clk        ; 10.153 ; 10.153 ; Rise       ; clk             ;
;  ReadData1[9]  ; clk        ; 10.202 ; 10.202 ; Rise       ; clk             ;
;  ReadData1[10] ; clk        ; 10.005 ; 10.005 ; Rise       ; clk             ;
;  ReadData1[11] ; clk        ; 10.739 ; 10.739 ; Rise       ; clk             ;
;  ReadData1[12] ; clk        ; 10.278 ; 10.278 ; Rise       ; clk             ;
;  ReadData1[13] ; clk        ; 9.949  ; 9.949  ; Rise       ; clk             ;
;  ReadData1[14] ; clk        ; 10.854 ; 10.854 ; Rise       ; clk             ;
;  ReadData1[15] ; clk        ; 9.912  ; 9.912  ; Rise       ; clk             ;
;  ReadData1[16] ; clk        ; 9.922  ; 9.922  ; Rise       ; clk             ;
;  ReadData1[17] ; clk        ; 9.945  ; 9.945  ; Rise       ; clk             ;
;  ReadData1[18] ; clk        ; 10.153 ; 10.153 ; Rise       ; clk             ;
;  ReadData1[19] ; clk        ; 10.939 ; 10.939 ; Rise       ; clk             ;
;  ReadData1[20] ; clk        ; 10.193 ; 10.193 ; Rise       ; clk             ;
;  ReadData1[21] ; clk        ; 10.840 ; 10.840 ; Rise       ; clk             ;
;  ReadData1[22] ; clk        ; 10.133 ; 10.133 ; Rise       ; clk             ;
;  ReadData1[23] ; clk        ; 10.115 ; 10.115 ; Rise       ; clk             ;
;  ReadData1[24] ; clk        ; 10.202 ; 10.202 ; Rise       ; clk             ;
;  ReadData1[25] ; clk        ; 10.142 ; 10.142 ; Rise       ; clk             ;
;  ReadData1[26] ; clk        ; 10.030 ; 10.030 ; Rise       ; clk             ;
;  ReadData1[27] ; clk        ; 10.143 ; 10.143 ; Rise       ; clk             ;
;  ReadData1[28] ; clk        ; 9.910  ; 9.910  ; Rise       ; clk             ;
;  ReadData1[29] ; clk        ; 10.182 ; 10.182 ; Rise       ; clk             ;
;  ReadData1[30] ; clk        ; 10.354 ; 10.354 ; Rise       ; clk             ;
;  ReadData1[31] ; clk        ; 10.382 ; 10.382 ; Rise       ; clk             ;
; ReadData2[*]   ; clk        ; 11.526 ; 11.526 ; Rise       ; clk             ;
;  ReadData2[0]  ; clk        ; 11.290 ; 11.290 ; Rise       ; clk             ;
;  ReadData2[1]  ; clk        ; 10.300 ; 10.300 ; Rise       ; clk             ;
;  ReadData2[2]  ; clk        ; 10.809 ; 10.809 ; Rise       ; clk             ;
;  ReadData2[3]  ; clk        ; 10.356 ; 10.356 ; Rise       ; clk             ;
;  ReadData2[4]  ; clk        ; 9.901  ; 9.901  ; Rise       ; clk             ;
;  ReadData2[5]  ; clk        ; 9.993  ; 9.993  ; Rise       ; clk             ;
;  ReadData2[6]  ; clk        ; 9.714  ; 9.714  ; Rise       ; clk             ;
;  ReadData2[7]  ; clk        ; 10.020 ; 10.020 ; Rise       ; clk             ;
;  ReadData2[8]  ; clk        ; 10.775 ; 10.775 ; Rise       ; clk             ;
;  ReadData2[9]  ; clk        ; 10.584 ; 10.584 ; Rise       ; clk             ;
;  ReadData2[10] ; clk        ; 10.556 ; 10.556 ; Rise       ; clk             ;
;  ReadData2[11] ; clk        ; 11.236 ; 11.236 ; Rise       ; clk             ;
;  ReadData2[12] ; clk        ; 11.172 ; 11.172 ; Rise       ; clk             ;
;  ReadData2[13] ; clk        ; 9.915  ; 9.915  ; Rise       ; clk             ;
;  ReadData2[14] ; clk        ; 10.097 ; 10.097 ; Rise       ; clk             ;
;  ReadData2[15] ; clk        ; 11.526 ; 11.526 ; Rise       ; clk             ;
;  ReadData2[16] ; clk        ; 9.673  ; 9.673  ; Rise       ; clk             ;
;  ReadData2[17] ; clk        ; 10.185 ; 10.185 ; Rise       ; clk             ;
;  ReadData2[18] ; clk        ; 10.430 ; 10.430 ; Rise       ; clk             ;
;  ReadData2[19] ; clk        ; 10.544 ; 10.544 ; Rise       ; clk             ;
;  ReadData2[20] ; clk        ; 9.615  ; 9.615  ; Rise       ; clk             ;
;  ReadData2[21] ; clk        ; 10.537 ; 10.537 ; Rise       ; clk             ;
;  ReadData2[22] ; clk        ; 11.297 ; 11.297 ; Rise       ; clk             ;
;  ReadData2[23] ; clk        ; 11.197 ; 11.197 ; Rise       ; clk             ;
;  ReadData2[24] ; clk        ; 9.708  ; 9.708  ; Rise       ; clk             ;
;  ReadData2[25] ; clk        ; 10.219 ; 10.219 ; Rise       ; clk             ;
;  ReadData2[26] ; clk        ; 10.205 ; 10.205 ; Rise       ; clk             ;
;  ReadData2[27] ; clk        ; 9.894  ; 9.894  ; Rise       ; clk             ;
;  ReadData2[28] ; clk        ; 11.050 ; 11.050 ; Rise       ; clk             ;
;  ReadData2[29] ; clk        ; 11.384 ; 11.384 ; Rise       ; clk             ;
;  ReadData2[30] ; clk        ; 11.092 ; 11.092 ; Rise       ; clk             ;
;  ReadData2[31] ; clk        ; 10.337 ; 10.337 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; ReadData1[*]   ; clk        ; 9.879  ; 9.879  ; Rise       ; clk             ;
;  ReadData1[0]  ; clk        ; 10.327 ; 10.327 ; Rise       ; clk             ;
;  ReadData1[1]  ; clk        ; 9.914  ; 9.914  ; Rise       ; clk             ;
;  ReadData1[2]  ; clk        ; 10.356 ; 10.356 ; Rise       ; clk             ;
;  ReadData1[3]  ; clk        ; 9.927  ; 9.927  ; Rise       ; clk             ;
;  ReadData1[4]  ; clk        ; 9.930  ; 9.930  ; Rise       ; clk             ;
;  ReadData1[5]  ; clk        ; 9.883  ; 9.883  ; Rise       ; clk             ;
;  ReadData1[6]  ; clk        ; 9.879  ; 9.879  ; Rise       ; clk             ;
;  ReadData1[7]  ; clk        ; 10.859 ; 10.859 ; Rise       ; clk             ;
;  ReadData1[8]  ; clk        ; 10.153 ; 10.153 ; Rise       ; clk             ;
;  ReadData1[9]  ; clk        ; 10.202 ; 10.202 ; Rise       ; clk             ;
;  ReadData1[10] ; clk        ; 10.005 ; 10.005 ; Rise       ; clk             ;
;  ReadData1[11] ; clk        ; 10.739 ; 10.739 ; Rise       ; clk             ;
;  ReadData1[12] ; clk        ; 10.278 ; 10.278 ; Rise       ; clk             ;
;  ReadData1[13] ; clk        ; 9.949  ; 9.949  ; Rise       ; clk             ;
;  ReadData1[14] ; clk        ; 10.854 ; 10.854 ; Rise       ; clk             ;
;  ReadData1[15] ; clk        ; 9.912  ; 9.912  ; Rise       ; clk             ;
;  ReadData1[16] ; clk        ; 9.922  ; 9.922  ; Rise       ; clk             ;
;  ReadData1[17] ; clk        ; 9.945  ; 9.945  ; Rise       ; clk             ;
;  ReadData1[18] ; clk        ; 10.153 ; 10.153 ; Rise       ; clk             ;
;  ReadData1[19] ; clk        ; 10.939 ; 10.939 ; Rise       ; clk             ;
;  ReadData1[20] ; clk        ; 10.193 ; 10.193 ; Rise       ; clk             ;
;  ReadData1[21] ; clk        ; 10.840 ; 10.840 ; Rise       ; clk             ;
;  ReadData1[22] ; clk        ; 10.133 ; 10.133 ; Rise       ; clk             ;
;  ReadData1[23] ; clk        ; 10.115 ; 10.115 ; Rise       ; clk             ;
;  ReadData1[24] ; clk        ; 10.202 ; 10.202 ; Rise       ; clk             ;
;  ReadData1[25] ; clk        ; 10.142 ; 10.142 ; Rise       ; clk             ;
;  ReadData1[26] ; clk        ; 10.030 ; 10.030 ; Rise       ; clk             ;
;  ReadData1[27] ; clk        ; 10.143 ; 10.143 ; Rise       ; clk             ;
;  ReadData1[28] ; clk        ; 9.910  ; 9.910  ; Rise       ; clk             ;
;  ReadData1[29] ; clk        ; 10.182 ; 10.182 ; Rise       ; clk             ;
;  ReadData1[30] ; clk        ; 10.354 ; 10.354 ; Rise       ; clk             ;
;  ReadData1[31] ; clk        ; 10.382 ; 10.382 ; Rise       ; clk             ;
; ReadData2[*]   ; clk        ; 9.615  ; 9.615  ; Rise       ; clk             ;
;  ReadData2[0]  ; clk        ; 11.290 ; 11.290 ; Rise       ; clk             ;
;  ReadData2[1]  ; clk        ; 10.300 ; 10.300 ; Rise       ; clk             ;
;  ReadData2[2]  ; clk        ; 10.809 ; 10.809 ; Rise       ; clk             ;
;  ReadData2[3]  ; clk        ; 10.356 ; 10.356 ; Rise       ; clk             ;
;  ReadData2[4]  ; clk        ; 9.901  ; 9.901  ; Rise       ; clk             ;
;  ReadData2[5]  ; clk        ; 9.993  ; 9.993  ; Rise       ; clk             ;
;  ReadData2[6]  ; clk        ; 9.714  ; 9.714  ; Rise       ; clk             ;
;  ReadData2[7]  ; clk        ; 10.020 ; 10.020 ; Rise       ; clk             ;
;  ReadData2[8]  ; clk        ; 10.775 ; 10.775 ; Rise       ; clk             ;
;  ReadData2[9]  ; clk        ; 10.584 ; 10.584 ; Rise       ; clk             ;
;  ReadData2[10] ; clk        ; 10.556 ; 10.556 ; Rise       ; clk             ;
;  ReadData2[11] ; clk        ; 11.236 ; 11.236 ; Rise       ; clk             ;
;  ReadData2[12] ; clk        ; 11.172 ; 11.172 ; Rise       ; clk             ;
;  ReadData2[13] ; clk        ; 9.915  ; 9.915  ; Rise       ; clk             ;
;  ReadData2[14] ; clk        ; 10.097 ; 10.097 ; Rise       ; clk             ;
;  ReadData2[15] ; clk        ; 11.526 ; 11.526 ; Rise       ; clk             ;
;  ReadData2[16] ; clk        ; 9.673  ; 9.673  ; Rise       ; clk             ;
;  ReadData2[17] ; clk        ; 10.185 ; 10.185 ; Rise       ; clk             ;
;  ReadData2[18] ; clk        ; 10.430 ; 10.430 ; Rise       ; clk             ;
;  ReadData2[19] ; clk        ; 10.544 ; 10.544 ; Rise       ; clk             ;
;  ReadData2[20] ; clk        ; 9.615  ; 9.615  ; Rise       ; clk             ;
;  ReadData2[21] ; clk        ; 10.537 ; 10.537 ; Rise       ; clk             ;
;  ReadData2[22] ; clk        ; 11.297 ; 11.297 ; Rise       ; clk             ;
;  ReadData2[23] ; clk        ; 11.197 ; 11.197 ; Rise       ; clk             ;
;  ReadData2[24] ; clk        ; 9.708  ; 9.708  ; Rise       ; clk             ;
;  ReadData2[25] ; clk        ; 10.219 ; 10.219 ; Rise       ; clk             ;
;  ReadData2[26] ; clk        ; 10.205 ; 10.205 ; Rise       ; clk             ;
;  ReadData2[27] ; clk        ; 9.894  ; 9.894  ; Rise       ; clk             ;
;  ReadData2[28] ; clk        ; 11.050 ; 11.050 ; Rise       ; clk             ;
;  ReadData2[29] ; clk        ; 11.384 ; 11.384 ; Rise       ; clk             ;
;  ReadData2[30] ; clk        ; 11.092 ; 11.092 ; Rise       ; clk             ;
;  ReadData2[31] ; clk        ; 10.337 ; 10.337 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -1.460 ; -93.440       ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 2.321 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.627 ; -489.480              ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                                                                                          ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.460 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg0  ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg1  ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a1~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg2  ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a2~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg3  ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a3~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg4  ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a4~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg5  ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a5~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg6  ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a6~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg7  ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a7~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg8  ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a8~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg9  ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a9~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg10 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a10~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg11 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a11~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg12 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a12~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg13 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a13~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg14 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a14~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg15 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a15~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg16 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a16~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg17 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a17~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg18 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a18~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg19 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a19~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg20 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a20~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg21 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a21~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg22 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a22~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg23 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a23~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg24 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a24~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg25 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a25~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg26 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a26~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg27 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a27~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg28 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a28~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg29 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a29~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg30 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a30~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg31 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a31~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg0  ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg1  ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a1~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg2  ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a2~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg3  ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a3~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg4  ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a4~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg5  ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a5~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg6  ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a6~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg7  ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a7~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg8  ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a8~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg9  ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a9~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg10 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a10~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg11 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a11~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg12 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a12~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg13 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a13~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg14 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a14~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg15 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a15~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg16 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a16~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg17 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a17~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg18 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a18~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg19 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a19~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg20 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a20~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg21 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a21~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg22 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a22~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg23 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a23~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg24 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a24~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg25 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a25~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg26 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a26~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg27 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a27~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg28 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a28~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg29 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a29~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg30 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a30~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg31 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a31~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                                                          ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                               ; To Node                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.321 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg0  ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg1  ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a1~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg2  ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a2~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg3  ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a3~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg4  ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a4~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg5  ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a5~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg6  ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a6~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg7  ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a7~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg8  ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a8~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg9  ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a9~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg10 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a10~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg11 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a11~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg12 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a12~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg13 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a13~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg14 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a14~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg15 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a15~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg16 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a16~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg17 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a17~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg18 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a18~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg19 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a19~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg20 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a20~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg21 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a21~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg22 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a22~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg23 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a23~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg24 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a24~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg25 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a25~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg26 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a26~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg27 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a27~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg28 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a28~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg29 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a29~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg30 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a30~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg31 ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a31~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg0  ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg1  ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a1~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg2  ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a2~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg3  ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a3~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg4  ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a4~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg5  ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a5~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg6  ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a6~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg7  ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a7~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg8  ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a8~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg9  ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a9~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg10 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a10~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg11 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a11~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg12 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a12~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg13 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a13~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg14 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a14~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg15 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a15~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg16 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a16~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg17 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a17~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg18 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a18~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg19 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a19~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg20 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a20~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg21 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a21~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg22 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a22~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg23 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a23~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg24 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a24~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg25 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a25~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg26 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a26~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg27 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a27~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg28 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a28~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg29 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a29~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg30 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a30~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg31 ; altsyncram:regfile_rtl_1|altsyncram_ikd1:auto_generated|ram_block1a31~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:regfile_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; ReadAddress1[*]  ; clk        ; 2.355 ; 2.355 ; Rise       ; clk             ;
;  ReadAddress1[0] ; clk        ; 2.068 ; 2.068 ; Rise       ; clk             ;
;  ReadAddress1[1] ; clk        ; 1.965 ; 1.965 ; Rise       ; clk             ;
;  ReadAddress1[2] ; clk        ; 1.860 ; 1.860 ; Rise       ; clk             ;
;  ReadAddress1[3] ; clk        ; 2.355 ; 2.355 ; Rise       ; clk             ;
;  ReadAddress1[4] ; clk        ; 2.088 ; 2.088 ; Rise       ; clk             ;
; ReadAddress2[*]  ; clk        ; 2.204 ; 2.204 ; Rise       ; clk             ;
;  ReadAddress2[0] ; clk        ; 2.098 ; 2.098 ; Rise       ; clk             ;
;  ReadAddress2[1] ; clk        ; 1.902 ; 1.902 ; Rise       ; clk             ;
;  ReadAddress2[2] ; clk        ; 2.088 ; 2.088 ; Rise       ; clk             ;
;  ReadAddress2[3] ; clk        ; 1.933 ; 1.933 ; Rise       ; clk             ;
;  ReadAddress2[4] ; clk        ; 2.204 ; 2.204 ; Rise       ; clk             ;
; ReadWriteEn      ; clk        ; 2.375 ; 2.375 ; Rise       ; clk             ;
; WriteAddress[*]  ; clk        ; 2.112 ; 2.112 ; Rise       ; clk             ;
;  WriteAddress[0] ; clk        ; 1.908 ; 1.908 ; Rise       ; clk             ;
;  WriteAddress[1] ; clk        ; 1.978 ; 1.978 ; Rise       ; clk             ;
;  WriteAddress[2] ; clk        ; 2.047 ; 2.047 ; Rise       ; clk             ;
;  WriteAddress[3] ; clk        ; 2.112 ; 2.112 ; Rise       ; clk             ;
;  WriteAddress[4] ; clk        ; 2.066 ; 2.066 ; Rise       ; clk             ;
; WriteData[*]     ; clk        ; 2.318 ; 2.318 ; Rise       ; clk             ;
;  WriteData[0]    ; clk        ; 1.997 ; 1.997 ; Rise       ; clk             ;
;  WriteData[1]    ; clk        ; 1.955 ; 1.955 ; Rise       ; clk             ;
;  WriteData[2]    ; clk        ; 2.030 ; 2.030 ; Rise       ; clk             ;
;  WriteData[3]    ; clk        ; 2.111 ; 2.111 ; Rise       ; clk             ;
;  WriteData[4]    ; clk        ; 2.167 ; 2.167 ; Rise       ; clk             ;
;  WriteData[5]    ; clk        ; 2.050 ; 2.050 ; Rise       ; clk             ;
;  WriteData[6]    ; clk        ; 1.907 ; 1.907 ; Rise       ; clk             ;
;  WriteData[7]    ; clk        ; 2.282 ; 2.282 ; Rise       ; clk             ;
;  WriteData[8]    ; clk        ; 2.045 ; 2.045 ; Rise       ; clk             ;
;  WriteData[9]    ; clk        ; 2.001 ; 2.001 ; Rise       ; clk             ;
;  WriteData[10]   ; clk        ; 2.225 ; 2.225 ; Rise       ; clk             ;
;  WriteData[11]   ; clk        ; 2.194 ; 2.194 ; Rise       ; clk             ;
;  WriteData[12]   ; clk        ; 1.942 ; 1.942 ; Rise       ; clk             ;
;  WriteData[13]   ; clk        ; 1.933 ; 1.933 ; Rise       ; clk             ;
;  WriteData[14]   ; clk        ; 1.944 ; 1.944 ; Rise       ; clk             ;
;  WriteData[15]   ; clk        ; 2.305 ; 2.305 ; Rise       ; clk             ;
;  WriteData[16]   ; clk        ; 2.051 ; 2.051 ; Rise       ; clk             ;
;  WriteData[17]   ; clk        ; 2.276 ; 2.276 ; Rise       ; clk             ;
;  WriteData[18]   ; clk        ; 2.318 ; 2.318 ; Rise       ; clk             ;
;  WriteData[19]   ; clk        ; 2.071 ; 2.071 ; Rise       ; clk             ;
;  WriteData[20]   ; clk        ; 2.017 ; 2.017 ; Rise       ; clk             ;
;  WriteData[21]   ; clk        ; 2.197 ; 2.197 ; Rise       ; clk             ;
;  WriteData[22]   ; clk        ; 1.991 ; 1.991 ; Rise       ; clk             ;
;  WriteData[23]   ; clk        ; 1.913 ; 1.913 ; Rise       ; clk             ;
;  WriteData[24]   ; clk        ; 2.174 ; 2.174 ; Rise       ; clk             ;
;  WriteData[25]   ; clk        ; 2.027 ; 2.027 ; Rise       ; clk             ;
;  WriteData[26]   ; clk        ; 1.895 ; 1.895 ; Rise       ; clk             ;
;  WriteData[27]   ; clk        ; 2.128 ; 2.128 ; Rise       ; clk             ;
;  WriteData[28]   ; clk        ; 1.952 ; 1.952 ; Rise       ; clk             ;
;  WriteData[29]   ; clk        ; 2.005 ; 2.005 ; Rise       ; clk             ;
;  WriteData[30]   ; clk        ; 1.924 ; 1.924 ; Rise       ; clk             ;
;  WriteData[31]   ; clk        ; 2.015 ; 2.015 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; ReadAddress1[*]  ; clk        ; -1.721 ; -1.721 ; Rise       ; clk             ;
;  ReadAddress1[0] ; clk        ; -1.929 ; -1.929 ; Rise       ; clk             ;
;  ReadAddress1[1] ; clk        ; -1.826 ; -1.826 ; Rise       ; clk             ;
;  ReadAddress1[2] ; clk        ; -1.721 ; -1.721 ; Rise       ; clk             ;
;  ReadAddress1[3] ; clk        ; -2.216 ; -2.216 ; Rise       ; clk             ;
;  ReadAddress1[4] ; clk        ; -1.949 ; -1.949 ; Rise       ; clk             ;
; ReadAddress2[*]  ; clk        ; -1.763 ; -1.763 ; Rise       ; clk             ;
;  ReadAddress2[0] ; clk        ; -1.959 ; -1.959 ; Rise       ; clk             ;
;  ReadAddress2[1] ; clk        ; -1.763 ; -1.763 ; Rise       ; clk             ;
;  ReadAddress2[2] ; clk        ; -1.949 ; -1.949 ; Rise       ; clk             ;
;  ReadAddress2[3] ; clk        ; -1.794 ; -1.794 ; Rise       ; clk             ;
;  ReadAddress2[4] ; clk        ; -2.065 ; -2.065 ; Rise       ; clk             ;
; ReadWriteEn      ; clk        ; -2.010 ; -2.010 ; Rise       ; clk             ;
; WriteAddress[*]  ; clk        ; -1.762 ; -1.762 ; Rise       ; clk             ;
;  WriteAddress[0] ; clk        ; -1.762 ; -1.762 ; Rise       ; clk             ;
;  WriteAddress[1] ; clk        ; -1.816 ; -1.816 ; Rise       ; clk             ;
;  WriteAddress[2] ; clk        ; -1.888 ; -1.888 ; Rise       ; clk             ;
;  WriteAddress[3] ; clk        ; -1.778 ; -1.778 ; Rise       ; clk             ;
;  WriteAddress[4] ; clk        ; -1.925 ; -1.925 ; Rise       ; clk             ;
; WriteData[*]     ; clk        ; -1.723 ; -1.723 ; Rise       ; clk             ;
;  WriteData[0]    ; clk        ; -1.831 ; -1.831 ; Rise       ; clk             ;
;  WriteData[1]    ; clk        ; -1.812 ; -1.812 ; Rise       ; clk             ;
;  WriteData[2]    ; clk        ; -1.770 ; -1.770 ; Rise       ; clk             ;
;  WriteData[3]    ; clk        ; -1.833 ; -1.833 ; Rise       ; clk             ;
;  WriteData[4]    ; clk        ; -1.899 ; -1.899 ; Rise       ; clk             ;
;  WriteData[5]    ; clk        ; -1.809 ; -1.809 ; Rise       ; clk             ;
;  WriteData[6]    ; clk        ; -1.723 ; -1.723 ; Rise       ; clk             ;
;  WriteData[7]    ; clk        ; -2.038 ; -2.038 ; Rise       ; clk             ;
;  WriteData[8]    ; clk        ; -1.782 ; -1.782 ; Rise       ; clk             ;
;  WriteData[9]    ; clk        ; -1.846 ; -1.846 ; Rise       ; clk             ;
;  WriteData[10]   ; clk        ; -1.974 ; -1.974 ; Rise       ; clk             ;
;  WriteData[11]   ; clk        ; -1.923 ; -1.923 ; Rise       ; clk             ;
;  WriteData[12]   ; clk        ; -1.778 ; -1.778 ; Rise       ; clk             ;
;  WriteData[13]   ; clk        ; -1.783 ; -1.783 ; Rise       ; clk             ;
;  WriteData[14]   ; clk        ; -1.786 ; -1.786 ; Rise       ; clk             ;
;  WriteData[15]   ; clk        ; -2.050 ; -2.050 ; Rise       ; clk             ;
;  WriteData[16]   ; clk        ; -1.904 ; -1.904 ; Rise       ; clk             ;
;  WriteData[17]   ; clk        ; -2.009 ; -2.009 ; Rise       ; clk             ;
;  WriteData[18]   ; clk        ; -2.050 ; -2.050 ; Rise       ; clk             ;
;  WriteData[19]   ; clk        ; -1.929 ; -1.929 ; Rise       ; clk             ;
;  WriteData[20]   ; clk        ; -1.871 ; -1.871 ; Rise       ; clk             ;
;  WriteData[21]   ; clk        ; -1.925 ; -1.925 ; Rise       ; clk             ;
;  WriteData[22]   ; clk        ; -1.842 ; -1.842 ; Rise       ; clk             ;
;  WriteData[23]   ; clk        ; -1.753 ; -1.753 ; Rise       ; clk             ;
;  WriteData[24]   ; clk        ; -2.014 ; -2.014 ; Rise       ; clk             ;
;  WriteData[25]   ; clk        ; -1.759 ; -1.759 ; Rise       ; clk             ;
;  WriteData[26]   ; clk        ; -1.755 ; -1.755 ; Rise       ; clk             ;
;  WriteData[27]   ; clk        ; -1.986 ; -1.986 ; Rise       ; clk             ;
;  WriteData[28]   ; clk        ; -1.810 ; -1.810 ; Rise       ; clk             ;
;  WriteData[29]   ; clk        ; -1.861 ; -1.861 ; Rise       ; clk             ;
;  WriteData[30]   ; clk        ; -1.764 ; -1.764 ; Rise       ; clk             ;
;  WriteData[31]   ; clk        ; -1.780 ; -1.780 ; Rise       ; clk             ;
+------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; ReadData1[*]   ; clk        ; 6.335 ; 6.335 ; Rise       ; clk             ;
;  ReadData1[0]  ; clk        ; 5.991 ; 5.991 ; Rise       ; clk             ;
;  ReadData1[1]  ; clk        ; 5.802 ; 5.802 ; Rise       ; clk             ;
;  ReadData1[2]  ; clk        ; 6.047 ; 6.047 ; Rise       ; clk             ;
;  ReadData1[3]  ; clk        ; 5.791 ; 5.791 ; Rise       ; clk             ;
;  ReadData1[4]  ; clk        ; 5.849 ; 5.849 ; Rise       ; clk             ;
;  ReadData1[5]  ; clk        ; 5.830 ; 5.830 ; Rise       ; clk             ;
;  ReadData1[6]  ; clk        ; 5.759 ; 5.759 ; Rise       ; clk             ;
;  ReadData1[7]  ; clk        ; 6.284 ; 6.284 ; Rise       ; clk             ;
;  ReadData1[8]  ; clk        ; 5.957 ; 5.957 ; Rise       ; clk             ;
;  ReadData1[9]  ; clk        ; 5.993 ; 5.993 ; Rise       ; clk             ;
;  ReadData1[10] ; clk        ; 5.839 ; 5.839 ; Rise       ; clk             ;
;  ReadData1[11] ; clk        ; 6.230 ; 6.230 ; Rise       ; clk             ;
;  ReadData1[12] ; clk        ; 6.049 ; 6.049 ; Rise       ; clk             ;
;  ReadData1[13] ; clk        ; 5.833 ; 5.833 ; Rise       ; clk             ;
;  ReadData1[14] ; clk        ; 6.274 ; 6.274 ; Rise       ; clk             ;
;  ReadData1[15] ; clk        ; 5.856 ; 5.856 ; Rise       ; clk             ;
;  ReadData1[16] ; clk        ; 5.860 ; 5.860 ; Rise       ; clk             ;
;  ReadData1[17] ; clk        ; 5.875 ; 5.875 ; Rise       ; clk             ;
;  ReadData1[18] ; clk        ; 5.955 ; 5.955 ; Rise       ; clk             ;
;  ReadData1[19] ; clk        ; 6.335 ; 6.335 ; Rise       ; clk             ;
;  ReadData1[20] ; clk        ; 5.998 ; 5.998 ; Rise       ; clk             ;
;  ReadData1[21] ; clk        ; 6.264 ; 6.264 ; Rise       ; clk             ;
;  ReadData1[22] ; clk        ; 5.952 ; 5.952 ; Rise       ; clk             ;
;  ReadData1[23] ; clk        ; 5.944 ; 5.944 ; Rise       ; clk             ;
;  ReadData1[24] ; clk        ; 5.998 ; 5.998 ; Rise       ; clk             ;
;  ReadData1[25] ; clk        ; 5.950 ; 5.950 ; Rise       ; clk             ;
;  ReadData1[26] ; clk        ; 5.850 ; 5.850 ; Rise       ; clk             ;
;  ReadData1[27] ; clk        ; 5.959 ; 5.959 ; Rise       ; clk             ;
;  ReadData1[28] ; clk        ; 5.850 ; 5.850 ; Rise       ; clk             ;
;  ReadData1[29] ; clk        ; 5.979 ; 5.979 ; Rise       ; clk             ;
;  ReadData1[30] ; clk        ; 6.049 ; 6.049 ; Rise       ; clk             ;
;  ReadData1[31] ; clk        ; 6.061 ; 6.061 ; Rise       ; clk             ;
; ReadData2[*]   ; clk        ; 6.631 ; 6.631 ; Rise       ; clk             ;
;  ReadData2[0]  ; clk        ; 6.517 ; 6.517 ; Rise       ; clk             ;
;  ReadData2[1]  ; clk        ; 5.961 ; 5.961 ; Rise       ; clk             ;
;  ReadData2[2]  ; clk        ; 6.206 ; 6.206 ; Rise       ; clk             ;
;  ReadData2[3]  ; clk        ; 6.008 ; 6.008 ; Rise       ; clk             ;
;  ReadData2[4]  ; clk        ; 5.831 ; 5.831 ; Rise       ; clk             ;
;  ReadData2[5]  ; clk        ; 5.821 ; 5.821 ; Rise       ; clk             ;
;  ReadData2[6]  ; clk        ; 5.757 ; 5.757 ; Rise       ; clk             ;
;  ReadData2[7]  ; clk        ; 5.841 ; 5.841 ; Rise       ; clk             ;
;  ReadData2[8]  ; clk        ; 6.213 ; 6.213 ; Rise       ; clk             ;
;  ReadData2[9]  ; clk        ; 6.098 ; 6.098 ; Rise       ; clk             ;
;  ReadData2[10] ; clk        ; 6.085 ; 6.085 ; Rise       ; clk             ;
;  ReadData2[11] ; clk        ; 6.488 ; 6.488 ; Rise       ; clk             ;
;  ReadData2[12] ; clk        ; 6.401 ; 6.401 ; Rise       ; clk             ;
;  ReadData2[13] ; clk        ; 5.777 ; 5.777 ; Rise       ; clk             ;
;  ReadData2[14] ; clk        ; 5.892 ; 5.892 ; Rise       ; clk             ;
;  ReadData2[15] ; clk        ; 6.631 ; 6.631 ; Rise       ; clk             ;
;  ReadData2[16] ; clk        ; 5.728 ; 5.728 ; Rise       ; clk             ;
;  ReadData2[17] ; clk        ; 5.977 ; 5.977 ; Rise       ; clk             ;
;  ReadData2[18] ; clk        ; 6.067 ; 6.067 ; Rise       ; clk             ;
;  ReadData2[19] ; clk        ; 6.086 ; 6.086 ; Rise       ; clk             ;
;  ReadData2[20] ; clk        ; 5.653 ; 5.653 ; Rise       ; clk             ;
;  ReadData2[21] ; clk        ; 6.085 ; 6.085 ; Rise       ; clk             ;
;  ReadData2[22] ; clk        ; 6.457 ; 6.457 ; Rise       ; clk             ;
;  ReadData2[23] ; clk        ; 6.405 ; 6.405 ; Rise       ; clk             ;
;  ReadData2[24] ; clk        ; 5.766 ; 5.766 ; Rise       ; clk             ;
;  ReadData2[25] ; clk        ; 5.922 ; 5.922 ; Rise       ; clk             ;
;  ReadData2[26] ; clk        ; 5.996 ; 5.996 ; Rise       ; clk             ;
;  ReadData2[27] ; clk        ; 5.826 ; 5.826 ; Rise       ; clk             ;
;  ReadData2[28] ; clk        ; 6.355 ; 6.355 ; Rise       ; clk             ;
;  ReadData2[29] ; clk        ; 6.615 ; 6.615 ; Rise       ; clk             ;
;  ReadData2[30] ; clk        ; 6.428 ; 6.428 ; Rise       ; clk             ;
;  ReadData2[31] ; clk        ; 5.998 ; 5.998 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; ReadData1[*]   ; clk        ; 5.759 ; 5.759 ; Rise       ; clk             ;
;  ReadData1[0]  ; clk        ; 5.991 ; 5.991 ; Rise       ; clk             ;
;  ReadData1[1]  ; clk        ; 5.802 ; 5.802 ; Rise       ; clk             ;
;  ReadData1[2]  ; clk        ; 6.047 ; 6.047 ; Rise       ; clk             ;
;  ReadData1[3]  ; clk        ; 5.791 ; 5.791 ; Rise       ; clk             ;
;  ReadData1[4]  ; clk        ; 5.849 ; 5.849 ; Rise       ; clk             ;
;  ReadData1[5]  ; clk        ; 5.830 ; 5.830 ; Rise       ; clk             ;
;  ReadData1[6]  ; clk        ; 5.759 ; 5.759 ; Rise       ; clk             ;
;  ReadData1[7]  ; clk        ; 6.284 ; 6.284 ; Rise       ; clk             ;
;  ReadData1[8]  ; clk        ; 5.957 ; 5.957 ; Rise       ; clk             ;
;  ReadData1[9]  ; clk        ; 5.993 ; 5.993 ; Rise       ; clk             ;
;  ReadData1[10] ; clk        ; 5.839 ; 5.839 ; Rise       ; clk             ;
;  ReadData1[11] ; clk        ; 6.230 ; 6.230 ; Rise       ; clk             ;
;  ReadData1[12] ; clk        ; 6.049 ; 6.049 ; Rise       ; clk             ;
;  ReadData1[13] ; clk        ; 5.833 ; 5.833 ; Rise       ; clk             ;
;  ReadData1[14] ; clk        ; 6.274 ; 6.274 ; Rise       ; clk             ;
;  ReadData1[15] ; clk        ; 5.856 ; 5.856 ; Rise       ; clk             ;
;  ReadData1[16] ; clk        ; 5.860 ; 5.860 ; Rise       ; clk             ;
;  ReadData1[17] ; clk        ; 5.875 ; 5.875 ; Rise       ; clk             ;
;  ReadData1[18] ; clk        ; 5.955 ; 5.955 ; Rise       ; clk             ;
;  ReadData1[19] ; clk        ; 6.335 ; 6.335 ; Rise       ; clk             ;
;  ReadData1[20] ; clk        ; 5.998 ; 5.998 ; Rise       ; clk             ;
;  ReadData1[21] ; clk        ; 6.264 ; 6.264 ; Rise       ; clk             ;
;  ReadData1[22] ; clk        ; 5.952 ; 5.952 ; Rise       ; clk             ;
;  ReadData1[23] ; clk        ; 5.944 ; 5.944 ; Rise       ; clk             ;
;  ReadData1[24] ; clk        ; 5.998 ; 5.998 ; Rise       ; clk             ;
;  ReadData1[25] ; clk        ; 5.950 ; 5.950 ; Rise       ; clk             ;
;  ReadData1[26] ; clk        ; 5.850 ; 5.850 ; Rise       ; clk             ;
;  ReadData1[27] ; clk        ; 5.959 ; 5.959 ; Rise       ; clk             ;
;  ReadData1[28] ; clk        ; 5.850 ; 5.850 ; Rise       ; clk             ;
;  ReadData1[29] ; clk        ; 5.979 ; 5.979 ; Rise       ; clk             ;
;  ReadData1[30] ; clk        ; 6.049 ; 6.049 ; Rise       ; clk             ;
;  ReadData1[31] ; clk        ; 6.061 ; 6.061 ; Rise       ; clk             ;
; ReadData2[*]   ; clk        ; 5.653 ; 5.653 ; Rise       ; clk             ;
;  ReadData2[0]  ; clk        ; 6.517 ; 6.517 ; Rise       ; clk             ;
;  ReadData2[1]  ; clk        ; 5.961 ; 5.961 ; Rise       ; clk             ;
;  ReadData2[2]  ; clk        ; 6.206 ; 6.206 ; Rise       ; clk             ;
;  ReadData2[3]  ; clk        ; 6.008 ; 6.008 ; Rise       ; clk             ;
;  ReadData2[4]  ; clk        ; 5.831 ; 5.831 ; Rise       ; clk             ;
;  ReadData2[5]  ; clk        ; 5.821 ; 5.821 ; Rise       ; clk             ;
;  ReadData2[6]  ; clk        ; 5.757 ; 5.757 ; Rise       ; clk             ;
;  ReadData2[7]  ; clk        ; 5.841 ; 5.841 ; Rise       ; clk             ;
;  ReadData2[8]  ; clk        ; 6.213 ; 6.213 ; Rise       ; clk             ;
;  ReadData2[9]  ; clk        ; 6.098 ; 6.098 ; Rise       ; clk             ;
;  ReadData2[10] ; clk        ; 6.085 ; 6.085 ; Rise       ; clk             ;
;  ReadData2[11] ; clk        ; 6.488 ; 6.488 ; Rise       ; clk             ;
;  ReadData2[12] ; clk        ; 6.401 ; 6.401 ; Rise       ; clk             ;
;  ReadData2[13] ; clk        ; 5.777 ; 5.777 ; Rise       ; clk             ;
;  ReadData2[14] ; clk        ; 5.892 ; 5.892 ; Rise       ; clk             ;
;  ReadData2[15] ; clk        ; 6.631 ; 6.631 ; Rise       ; clk             ;
;  ReadData2[16] ; clk        ; 5.728 ; 5.728 ; Rise       ; clk             ;
;  ReadData2[17] ; clk        ; 5.977 ; 5.977 ; Rise       ; clk             ;
;  ReadData2[18] ; clk        ; 6.067 ; 6.067 ; Rise       ; clk             ;
;  ReadData2[19] ; clk        ; 6.086 ; 6.086 ; Rise       ; clk             ;
;  ReadData2[20] ; clk        ; 5.653 ; 5.653 ; Rise       ; clk             ;
;  ReadData2[21] ; clk        ; 6.085 ; 6.085 ; Rise       ; clk             ;
;  ReadData2[22] ; clk        ; 6.457 ; 6.457 ; Rise       ; clk             ;
;  ReadData2[23] ; clk        ; 6.405 ; 6.405 ; Rise       ; clk             ;
;  ReadData2[24] ; clk        ; 5.766 ; 5.766 ; Rise       ; clk             ;
;  ReadData2[25] ; clk        ; 5.922 ; 5.922 ; Rise       ; clk             ;
;  ReadData2[26] ; clk        ; 5.996 ; 5.996 ; Rise       ; clk             ;
;  ReadData2[27] ; clk        ; 5.826 ; 5.826 ; Rise       ; clk             ;
;  ReadData2[28] ; clk        ; 6.355 ; 6.355 ; Rise       ; clk             ;
;  ReadData2[29] ; clk        ; 6.615 ; 6.615 ; Rise       ; clk             ;
;  ReadData2[30] ; clk        ; 6.428 ; 6.428 ; Rise       ; clk             ;
;  ReadData2[31] ; clk        ; 5.998 ; 5.998 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.914   ; 2.321 ; N/A      ; N/A     ; -1.627              ;
;  clk             ; -1.914   ; 2.321 ; N/A      ; N/A     ; -1.627              ;
; Design-wide TNS  ; -122.496 ; 0.0   ; 0.0      ; 0.0     ; -489.48             ;
;  clk             ; -122.496 ; 0.000 ; N/A      ; N/A     ; -489.480            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; ReadAddress1[*]  ; clk        ; 4.327 ; 4.327 ; Rise       ; clk             ;
;  ReadAddress1[0] ; clk        ; 3.901 ; 3.901 ; Rise       ; clk             ;
;  ReadAddress1[1] ; clk        ; 3.711 ; 3.711 ; Rise       ; clk             ;
;  ReadAddress1[2] ; clk        ; 3.430 ; 3.430 ; Rise       ; clk             ;
;  ReadAddress1[3] ; clk        ; 4.327 ; 4.327 ; Rise       ; clk             ;
;  ReadAddress1[4] ; clk        ; 3.918 ; 3.918 ; Rise       ; clk             ;
; ReadAddress2[*]  ; clk        ; 4.019 ; 4.019 ; Rise       ; clk             ;
;  ReadAddress2[0] ; clk        ; 3.993 ; 3.993 ; Rise       ; clk             ;
;  ReadAddress2[1] ; clk        ; 3.479 ; 3.479 ; Rise       ; clk             ;
;  ReadAddress2[2] ; clk        ; 3.863 ; 3.863 ; Rise       ; clk             ;
;  ReadAddress2[3] ; clk        ; 3.526 ; 3.526 ; Rise       ; clk             ;
;  ReadAddress2[4] ; clk        ; 4.019 ; 4.019 ; Rise       ; clk             ;
; ReadWriteEn      ; clk        ; 4.358 ; 4.358 ; Rise       ; clk             ;
; WriteAddress[*]  ; clk        ; 3.992 ; 3.992 ; Rise       ; clk             ;
;  WriteAddress[0] ; clk        ; 3.535 ; 3.535 ; Rise       ; clk             ;
;  WriteAddress[1] ; clk        ; 3.620 ; 3.620 ; Rise       ; clk             ;
;  WriteAddress[2] ; clk        ; 3.807 ; 3.807 ; Rise       ; clk             ;
;  WriteAddress[3] ; clk        ; 3.992 ; 3.992 ; Rise       ; clk             ;
;  WriteAddress[4] ; clk        ; 3.855 ; 3.855 ; Rise       ; clk             ;
; WriteData[*]     ; clk        ; 4.369 ; 4.369 ; Rise       ; clk             ;
;  WriteData[0]    ; clk        ; 3.758 ; 3.758 ; Rise       ; clk             ;
;  WriteData[1]    ; clk        ; 3.602 ; 3.602 ; Rise       ; clk             ;
;  WriteData[2]    ; clk        ; 3.796 ; 3.796 ; Rise       ; clk             ;
;  WriteData[3]    ; clk        ; 4.047 ; 4.047 ; Rise       ; clk             ;
;  WriteData[4]    ; clk        ; 4.100 ; 4.100 ; Rise       ; clk             ;
;  WriteData[5]    ; clk        ; 3.819 ; 3.819 ; Rise       ; clk             ;
;  WriteData[6]    ; clk        ; 3.596 ; 3.596 ; Rise       ; clk             ;
;  WriteData[7]    ; clk        ; 4.322 ; 4.322 ; Rise       ; clk             ;
;  WriteData[8]    ; clk        ; 3.884 ; 3.884 ; Rise       ; clk             ;
;  WriteData[9]    ; clk        ; 3.742 ; 3.742 ; Rise       ; clk             ;
;  WriteData[10]   ; clk        ; 4.187 ; 4.187 ; Rise       ; clk             ;
;  WriteData[11]   ; clk        ; 4.125 ; 4.125 ; Rise       ; clk             ;
;  WriteData[12]   ; clk        ; 3.576 ; 3.576 ; Rise       ; clk             ;
;  WriteData[13]   ; clk        ; 3.582 ; 3.582 ; Rise       ; clk             ;
;  WriteData[14]   ; clk        ; 3.581 ; 3.581 ; Rise       ; clk             ;
;  WriteData[15]   ; clk        ; 4.348 ; 4.348 ; Rise       ; clk             ;
;  WriteData[16]   ; clk        ; 3.846 ; 3.846 ; Rise       ; clk             ;
;  WriteData[17]   ; clk        ; 4.260 ; 4.260 ; Rise       ; clk             ;
;  WriteData[18]   ; clk        ; 4.369 ; 4.369 ; Rise       ; clk             ;
;  WriteData[19]   ; clk        ; 3.836 ; 3.836 ; Rise       ; clk             ;
;  WriteData[20]   ; clk        ; 3.771 ; 3.771 ; Rise       ; clk             ;
;  WriteData[21]   ; clk        ; 4.253 ; 4.253 ; Rise       ; clk             ;
;  WriteData[22]   ; clk        ; 3.744 ; 3.744 ; Rise       ; clk             ;
;  WriteData[23]   ; clk        ; 3.536 ; 3.536 ; Rise       ; clk             ;
;  WriteData[24]   ; clk        ; 4.073 ; 4.073 ; Rise       ; clk             ;
;  WriteData[25]   ; clk        ; 3.787 ; 3.787 ; Rise       ; clk             ;
;  WriteData[26]   ; clk        ; 3.524 ; 3.524 ; Rise       ; clk             ;
;  WriteData[27]   ; clk        ; 4.035 ; 4.035 ; Rise       ; clk             ;
;  WriteData[28]   ; clk        ; 3.596 ; 3.596 ; Rise       ; clk             ;
;  WriteData[29]   ; clk        ; 3.776 ; 3.776 ; Rise       ; clk             ;
;  WriteData[30]   ; clk        ; 3.545 ; 3.545 ; Rise       ; clk             ;
;  WriteData[31]   ; clk        ; 3.819 ; 3.819 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; ReadAddress1[*]  ; clk        ; -1.721 ; -1.721 ; Rise       ; clk             ;
;  ReadAddress1[0] ; clk        ; -1.929 ; -1.929 ; Rise       ; clk             ;
;  ReadAddress1[1] ; clk        ; -1.826 ; -1.826 ; Rise       ; clk             ;
;  ReadAddress1[2] ; clk        ; -1.721 ; -1.721 ; Rise       ; clk             ;
;  ReadAddress1[3] ; clk        ; -2.216 ; -2.216 ; Rise       ; clk             ;
;  ReadAddress1[4] ; clk        ; -1.949 ; -1.949 ; Rise       ; clk             ;
; ReadAddress2[*]  ; clk        ; -1.763 ; -1.763 ; Rise       ; clk             ;
;  ReadAddress2[0] ; clk        ; -1.959 ; -1.959 ; Rise       ; clk             ;
;  ReadAddress2[1] ; clk        ; -1.763 ; -1.763 ; Rise       ; clk             ;
;  ReadAddress2[2] ; clk        ; -1.949 ; -1.949 ; Rise       ; clk             ;
;  ReadAddress2[3] ; clk        ; -1.794 ; -1.794 ; Rise       ; clk             ;
;  ReadAddress2[4] ; clk        ; -2.065 ; -2.065 ; Rise       ; clk             ;
; ReadWriteEn      ; clk        ; -2.010 ; -2.010 ; Rise       ; clk             ;
; WriteAddress[*]  ; clk        ; -1.762 ; -1.762 ; Rise       ; clk             ;
;  WriteAddress[0] ; clk        ; -1.762 ; -1.762 ; Rise       ; clk             ;
;  WriteAddress[1] ; clk        ; -1.816 ; -1.816 ; Rise       ; clk             ;
;  WriteAddress[2] ; clk        ; -1.888 ; -1.888 ; Rise       ; clk             ;
;  WriteAddress[3] ; clk        ; -1.778 ; -1.778 ; Rise       ; clk             ;
;  WriteAddress[4] ; clk        ; -1.925 ; -1.925 ; Rise       ; clk             ;
; WriteData[*]     ; clk        ; -1.723 ; -1.723 ; Rise       ; clk             ;
;  WriteData[0]    ; clk        ; -1.831 ; -1.831 ; Rise       ; clk             ;
;  WriteData[1]    ; clk        ; -1.812 ; -1.812 ; Rise       ; clk             ;
;  WriteData[2]    ; clk        ; -1.770 ; -1.770 ; Rise       ; clk             ;
;  WriteData[3]    ; clk        ; -1.833 ; -1.833 ; Rise       ; clk             ;
;  WriteData[4]    ; clk        ; -1.899 ; -1.899 ; Rise       ; clk             ;
;  WriteData[5]    ; clk        ; -1.809 ; -1.809 ; Rise       ; clk             ;
;  WriteData[6]    ; clk        ; -1.723 ; -1.723 ; Rise       ; clk             ;
;  WriteData[7]    ; clk        ; -2.038 ; -2.038 ; Rise       ; clk             ;
;  WriteData[8]    ; clk        ; -1.782 ; -1.782 ; Rise       ; clk             ;
;  WriteData[9]    ; clk        ; -1.846 ; -1.846 ; Rise       ; clk             ;
;  WriteData[10]   ; clk        ; -1.974 ; -1.974 ; Rise       ; clk             ;
;  WriteData[11]   ; clk        ; -1.923 ; -1.923 ; Rise       ; clk             ;
;  WriteData[12]   ; clk        ; -1.778 ; -1.778 ; Rise       ; clk             ;
;  WriteData[13]   ; clk        ; -1.783 ; -1.783 ; Rise       ; clk             ;
;  WriteData[14]   ; clk        ; -1.786 ; -1.786 ; Rise       ; clk             ;
;  WriteData[15]   ; clk        ; -2.050 ; -2.050 ; Rise       ; clk             ;
;  WriteData[16]   ; clk        ; -1.904 ; -1.904 ; Rise       ; clk             ;
;  WriteData[17]   ; clk        ; -2.009 ; -2.009 ; Rise       ; clk             ;
;  WriteData[18]   ; clk        ; -2.050 ; -2.050 ; Rise       ; clk             ;
;  WriteData[19]   ; clk        ; -1.929 ; -1.929 ; Rise       ; clk             ;
;  WriteData[20]   ; clk        ; -1.871 ; -1.871 ; Rise       ; clk             ;
;  WriteData[21]   ; clk        ; -1.925 ; -1.925 ; Rise       ; clk             ;
;  WriteData[22]   ; clk        ; -1.842 ; -1.842 ; Rise       ; clk             ;
;  WriteData[23]   ; clk        ; -1.753 ; -1.753 ; Rise       ; clk             ;
;  WriteData[24]   ; clk        ; -2.014 ; -2.014 ; Rise       ; clk             ;
;  WriteData[25]   ; clk        ; -1.759 ; -1.759 ; Rise       ; clk             ;
;  WriteData[26]   ; clk        ; -1.755 ; -1.755 ; Rise       ; clk             ;
;  WriteData[27]   ; clk        ; -1.986 ; -1.986 ; Rise       ; clk             ;
;  WriteData[28]   ; clk        ; -1.810 ; -1.810 ; Rise       ; clk             ;
;  WriteData[29]   ; clk        ; -1.861 ; -1.861 ; Rise       ; clk             ;
;  WriteData[30]   ; clk        ; -1.764 ; -1.764 ; Rise       ; clk             ;
;  WriteData[31]   ; clk        ; -1.780 ; -1.780 ; Rise       ; clk             ;
+------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; ReadData1[*]   ; clk        ; 10.939 ; 10.939 ; Rise       ; clk             ;
;  ReadData1[0]  ; clk        ; 10.327 ; 10.327 ; Rise       ; clk             ;
;  ReadData1[1]  ; clk        ; 9.914  ; 9.914  ; Rise       ; clk             ;
;  ReadData1[2]  ; clk        ; 10.356 ; 10.356 ; Rise       ; clk             ;
;  ReadData1[3]  ; clk        ; 9.927  ; 9.927  ; Rise       ; clk             ;
;  ReadData1[4]  ; clk        ; 9.930  ; 9.930  ; Rise       ; clk             ;
;  ReadData1[5]  ; clk        ; 9.883  ; 9.883  ; Rise       ; clk             ;
;  ReadData1[6]  ; clk        ; 9.879  ; 9.879  ; Rise       ; clk             ;
;  ReadData1[7]  ; clk        ; 10.859 ; 10.859 ; Rise       ; clk             ;
;  ReadData1[8]  ; clk        ; 10.153 ; 10.153 ; Rise       ; clk             ;
;  ReadData1[9]  ; clk        ; 10.202 ; 10.202 ; Rise       ; clk             ;
;  ReadData1[10] ; clk        ; 10.005 ; 10.005 ; Rise       ; clk             ;
;  ReadData1[11] ; clk        ; 10.739 ; 10.739 ; Rise       ; clk             ;
;  ReadData1[12] ; clk        ; 10.278 ; 10.278 ; Rise       ; clk             ;
;  ReadData1[13] ; clk        ; 9.949  ; 9.949  ; Rise       ; clk             ;
;  ReadData1[14] ; clk        ; 10.854 ; 10.854 ; Rise       ; clk             ;
;  ReadData1[15] ; clk        ; 9.912  ; 9.912  ; Rise       ; clk             ;
;  ReadData1[16] ; clk        ; 9.922  ; 9.922  ; Rise       ; clk             ;
;  ReadData1[17] ; clk        ; 9.945  ; 9.945  ; Rise       ; clk             ;
;  ReadData1[18] ; clk        ; 10.153 ; 10.153 ; Rise       ; clk             ;
;  ReadData1[19] ; clk        ; 10.939 ; 10.939 ; Rise       ; clk             ;
;  ReadData1[20] ; clk        ; 10.193 ; 10.193 ; Rise       ; clk             ;
;  ReadData1[21] ; clk        ; 10.840 ; 10.840 ; Rise       ; clk             ;
;  ReadData1[22] ; clk        ; 10.133 ; 10.133 ; Rise       ; clk             ;
;  ReadData1[23] ; clk        ; 10.115 ; 10.115 ; Rise       ; clk             ;
;  ReadData1[24] ; clk        ; 10.202 ; 10.202 ; Rise       ; clk             ;
;  ReadData1[25] ; clk        ; 10.142 ; 10.142 ; Rise       ; clk             ;
;  ReadData1[26] ; clk        ; 10.030 ; 10.030 ; Rise       ; clk             ;
;  ReadData1[27] ; clk        ; 10.143 ; 10.143 ; Rise       ; clk             ;
;  ReadData1[28] ; clk        ; 9.910  ; 9.910  ; Rise       ; clk             ;
;  ReadData1[29] ; clk        ; 10.182 ; 10.182 ; Rise       ; clk             ;
;  ReadData1[30] ; clk        ; 10.354 ; 10.354 ; Rise       ; clk             ;
;  ReadData1[31] ; clk        ; 10.382 ; 10.382 ; Rise       ; clk             ;
; ReadData2[*]   ; clk        ; 11.526 ; 11.526 ; Rise       ; clk             ;
;  ReadData2[0]  ; clk        ; 11.290 ; 11.290 ; Rise       ; clk             ;
;  ReadData2[1]  ; clk        ; 10.300 ; 10.300 ; Rise       ; clk             ;
;  ReadData2[2]  ; clk        ; 10.809 ; 10.809 ; Rise       ; clk             ;
;  ReadData2[3]  ; clk        ; 10.356 ; 10.356 ; Rise       ; clk             ;
;  ReadData2[4]  ; clk        ; 9.901  ; 9.901  ; Rise       ; clk             ;
;  ReadData2[5]  ; clk        ; 9.993  ; 9.993  ; Rise       ; clk             ;
;  ReadData2[6]  ; clk        ; 9.714  ; 9.714  ; Rise       ; clk             ;
;  ReadData2[7]  ; clk        ; 10.020 ; 10.020 ; Rise       ; clk             ;
;  ReadData2[8]  ; clk        ; 10.775 ; 10.775 ; Rise       ; clk             ;
;  ReadData2[9]  ; clk        ; 10.584 ; 10.584 ; Rise       ; clk             ;
;  ReadData2[10] ; clk        ; 10.556 ; 10.556 ; Rise       ; clk             ;
;  ReadData2[11] ; clk        ; 11.236 ; 11.236 ; Rise       ; clk             ;
;  ReadData2[12] ; clk        ; 11.172 ; 11.172 ; Rise       ; clk             ;
;  ReadData2[13] ; clk        ; 9.915  ; 9.915  ; Rise       ; clk             ;
;  ReadData2[14] ; clk        ; 10.097 ; 10.097 ; Rise       ; clk             ;
;  ReadData2[15] ; clk        ; 11.526 ; 11.526 ; Rise       ; clk             ;
;  ReadData2[16] ; clk        ; 9.673  ; 9.673  ; Rise       ; clk             ;
;  ReadData2[17] ; clk        ; 10.185 ; 10.185 ; Rise       ; clk             ;
;  ReadData2[18] ; clk        ; 10.430 ; 10.430 ; Rise       ; clk             ;
;  ReadData2[19] ; clk        ; 10.544 ; 10.544 ; Rise       ; clk             ;
;  ReadData2[20] ; clk        ; 9.615  ; 9.615  ; Rise       ; clk             ;
;  ReadData2[21] ; clk        ; 10.537 ; 10.537 ; Rise       ; clk             ;
;  ReadData2[22] ; clk        ; 11.297 ; 11.297 ; Rise       ; clk             ;
;  ReadData2[23] ; clk        ; 11.197 ; 11.197 ; Rise       ; clk             ;
;  ReadData2[24] ; clk        ; 9.708  ; 9.708  ; Rise       ; clk             ;
;  ReadData2[25] ; clk        ; 10.219 ; 10.219 ; Rise       ; clk             ;
;  ReadData2[26] ; clk        ; 10.205 ; 10.205 ; Rise       ; clk             ;
;  ReadData2[27] ; clk        ; 9.894  ; 9.894  ; Rise       ; clk             ;
;  ReadData2[28] ; clk        ; 11.050 ; 11.050 ; Rise       ; clk             ;
;  ReadData2[29] ; clk        ; 11.384 ; 11.384 ; Rise       ; clk             ;
;  ReadData2[30] ; clk        ; 11.092 ; 11.092 ; Rise       ; clk             ;
;  ReadData2[31] ; clk        ; 10.337 ; 10.337 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; ReadData1[*]   ; clk        ; 5.759 ; 5.759 ; Rise       ; clk             ;
;  ReadData1[0]  ; clk        ; 5.991 ; 5.991 ; Rise       ; clk             ;
;  ReadData1[1]  ; clk        ; 5.802 ; 5.802 ; Rise       ; clk             ;
;  ReadData1[2]  ; clk        ; 6.047 ; 6.047 ; Rise       ; clk             ;
;  ReadData1[3]  ; clk        ; 5.791 ; 5.791 ; Rise       ; clk             ;
;  ReadData1[4]  ; clk        ; 5.849 ; 5.849 ; Rise       ; clk             ;
;  ReadData1[5]  ; clk        ; 5.830 ; 5.830 ; Rise       ; clk             ;
;  ReadData1[6]  ; clk        ; 5.759 ; 5.759 ; Rise       ; clk             ;
;  ReadData1[7]  ; clk        ; 6.284 ; 6.284 ; Rise       ; clk             ;
;  ReadData1[8]  ; clk        ; 5.957 ; 5.957 ; Rise       ; clk             ;
;  ReadData1[9]  ; clk        ; 5.993 ; 5.993 ; Rise       ; clk             ;
;  ReadData1[10] ; clk        ; 5.839 ; 5.839 ; Rise       ; clk             ;
;  ReadData1[11] ; clk        ; 6.230 ; 6.230 ; Rise       ; clk             ;
;  ReadData1[12] ; clk        ; 6.049 ; 6.049 ; Rise       ; clk             ;
;  ReadData1[13] ; clk        ; 5.833 ; 5.833 ; Rise       ; clk             ;
;  ReadData1[14] ; clk        ; 6.274 ; 6.274 ; Rise       ; clk             ;
;  ReadData1[15] ; clk        ; 5.856 ; 5.856 ; Rise       ; clk             ;
;  ReadData1[16] ; clk        ; 5.860 ; 5.860 ; Rise       ; clk             ;
;  ReadData1[17] ; clk        ; 5.875 ; 5.875 ; Rise       ; clk             ;
;  ReadData1[18] ; clk        ; 5.955 ; 5.955 ; Rise       ; clk             ;
;  ReadData1[19] ; clk        ; 6.335 ; 6.335 ; Rise       ; clk             ;
;  ReadData1[20] ; clk        ; 5.998 ; 5.998 ; Rise       ; clk             ;
;  ReadData1[21] ; clk        ; 6.264 ; 6.264 ; Rise       ; clk             ;
;  ReadData1[22] ; clk        ; 5.952 ; 5.952 ; Rise       ; clk             ;
;  ReadData1[23] ; clk        ; 5.944 ; 5.944 ; Rise       ; clk             ;
;  ReadData1[24] ; clk        ; 5.998 ; 5.998 ; Rise       ; clk             ;
;  ReadData1[25] ; clk        ; 5.950 ; 5.950 ; Rise       ; clk             ;
;  ReadData1[26] ; clk        ; 5.850 ; 5.850 ; Rise       ; clk             ;
;  ReadData1[27] ; clk        ; 5.959 ; 5.959 ; Rise       ; clk             ;
;  ReadData1[28] ; clk        ; 5.850 ; 5.850 ; Rise       ; clk             ;
;  ReadData1[29] ; clk        ; 5.979 ; 5.979 ; Rise       ; clk             ;
;  ReadData1[30] ; clk        ; 6.049 ; 6.049 ; Rise       ; clk             ;
;  ReadData1[31] ; clk        ; 6.061 ; 6.061 ; Rise       ; clk             ;
; ReadData2[*]   ; clk        ; 5.653 ; 5.653 ; Rise       ; clk             ;
;  ReadData2[0]  ; clk        ; 6.517 ; 6.517 ; Rise       ; clk             ;
;  ReadData2[1]  ; clk        ; 5.961 ; 5.961 ; Rise       ; clk             ;
;  ReadData2[2]  ; clk        ; 6.206 ; 6.206 ; Rise       ; clk             ;
;  ReadData2[3]  ; clk        ; 6.008 ; 6.008 ; Rise       ; clk             ;
;  ReadData2[4]  ; clk        ; 5.831 ; 5.831 ; Rise       ; clk             ;
;  ReadData2[5]  ; clk        ; 5.821 ; 5.821 ; Rise       ; clk             ;
;  ReadData2[6]  ; clk        ; 5.757 ; 5.757 ; Rise       ; clk             ;
;  ReadData2[7]  ; clk        ; 5.841 ; 5.841 ; Rise       ; clk             ;
;  ReadData2[8]  ; clk        ; 6.213 ; 6.213 ; Rise       ; clk             ;
;  ReadData2[9]  ; clk        ; 6.098 ; 6.098 ; Rise       ; clk             ;
;  ReadData2[10] ; clk        ; 6.085 ; 6.085 ; Rise       ; clk             ;
;  ReadData2[11] ; clk        ; 6.488 ; 6.488 ; Rise       ; clk             ;
;  ReadData2[12] ; clk        ; 6.401 ; 6.401 ; Rise       ; clk             ;
;  ReadData2[13] ; clk        ; 5.777 ; 5.777 ; Rise       ; clk             ;
;  ReadData2[14] ; clk        ; 5.892 ; 5.892 ; Rise       ; clk             ;
;  ReadData2[15] ; clk        ; 6.631 ; 6.631 ; Rise       ; clk             ;
;  ReadData2[16] ; clk        ; 5.728 ; 5.728 ; Rise       ; clk             ;
;  ReadData2[17] ; clk        ; 5.977 ; 5.977 ; Rise       ; clk             ;
;  ReadData2[18] ; clk        ; 6.067 ; 6.067 ; Rise       ; clk             ;
;  ReadData2[19] ; clk        ; 6.086 ; 6.086 ; Rise       ; clk             ;
;  ReadData2[20] ; clk        ; 5.653 ; 5.653 ; Rise       ; clk             ;
;  ReadData2[21] ; clk        ; 6.085 ; 6.085 ; Rise       ; clk             ;
;  ReadData2[22] ; clk        ; 6.457 ; 6.457 ; Rise       ; clk             ;
;  ReadData2[23] ; clk        ; 6.405 ; 6.405 ; Rise       ; clk             ;
;  ReadData2[24] ; clk        ; 5.766 ; 5.766 ; Rise       ; clk             ;
;  ReadData2[25] ; clk        ; 5.922 ; 5.922 ; Rise       ; clk             ;
;  ReadData2[26] ; clk        ; 5.996 ; 5.996 ; Rise       ; clk             ;
;  ReadData2[27] ; clk        ; 5.826 ; 5.826 ; Rise       ; clk             ;
;  ReadData2[28] ; clk        ; 6.355 ; 6.355 ; Rise       ; clk             ;
;  ReadData2[29] ; clk        ; 6.615 ; 6.615 ; Rise       ; clk             ;
;  ReadData2[30] ; clk        ; 6.428 ; 6.428 ; Rise       ; clk             ;
;  ReadData2[31] ; clk        ; 5.998 ; 5.998 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 64       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 64       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 48    ; 48   ;
; Unconstrained Input Port Paths  ; 170   ; 170  ;
; Unconstrained Output Ports      ; 64    ; 64   ;
; Unconstrained Output Port Paths ; 320   ; 320  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Mar 23 18:41:57 2025
Info: Command: quartus_sta lab_2 -c lab_2
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Critical Warning (332012): Synopsys Design Constraints File file not found: 'lab_2.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.914
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.914      -122.496 clk 
Info (332146): Worst-case hold slack is 2.645
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.645         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.627
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.627      -489.480 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.460
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.460       -93.440 clk 
Info (332146): Worst-case hold slack is 2.321
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.321         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.627
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.627      -489.480 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4540 megabytes
    Info: Processing ended: Sun Mar 23 18:41:57 2025
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:01


