TimeQuest Timing Analyzer report for MSX_FPGA_Top
Sun Feb 19 13:11:47 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'A[14]'
 12. Slow Model Setup: 'A[2]'
 13. Slow Model Hold: 'A[2]'
 14. Slow Model Hold: 'A[14]'
 15. Slow Model Minimum Pulse Width: 'A[14]'
 16. Slow Model Minimum Pulse Width: 'A[2]'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Output Enable Times
 24. Minimum Output Enable Times
 25. Output Disable Times
 26. Minimum Output Disable Times
 27. Fast Model Setup Summary
 28. Fast Model Hold Summary
 29. Fast Model Recovery Summary
 30. Fast Model Removal Summary
 31. Fast Model Minimum Pulse Width Summary
 32. Fast Model Setup: 'A[2]'
 33. Fast Model Setup: 'A[14]'
 34. Fast Model Hold: 'A[2]'
 35. Fast Model Hold: 'A[14]'
 36. Fast Model Minimum Pulse Width: 'A[14]'
 37. Fast Model Minimum Pulse Width: 'A[2]'
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Propagation Delay
 43. Minimum Propagation Delay
 44. Output Enable Times
 45. Minimum Output Enable Times
 46. Output Disable Times
 47. Minimum Output Disable Times
 48. Multicorner Timing Analysis Summary
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Progagation Delay
 54. Minimum Progagation Delay
 55. Setup Transfers
 56. Hold Transfers
 57. Report TCCS
 58. Report RSKM
 59. Unconstrained Paths
 60. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; MSX_FPGA_Top                                                      ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; A[2]       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { A[2] }  ;
; A[14]      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { A[14] } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                     ;
+--------------+-----------------+------------+---------------------------------------------------------------+
; Fmax         ; Restricted Fmax ; Clock Name ; Note                                                          ;
+--------------+-----------------+------------+---------------------------------------------------------------+
; 514.4 MHz    ; 405.02 MHz      ; A[2]       ; limit due to minimum period restriction (max I/O toggle rate) ;
; 13157.89 MHz ; 121.09 MHz      ; A[14]      ; limit due to hold check                                       ;
+--------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; A[14] ; -2.161 ; -17.046       ;
; A[2]  ; -0.944 ; -7.342        ;
+-------+--------+---------------+


+--------------------------------+
; Slow Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; A[2]  ; -6.533 ; -87.516       ;
; A[14] ; -4.216 ; -64.233       ;
+-------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; A[14] ; -2.645 ; -242.925              ;
; A[2]  ; -1.469 ; -45.461               ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'A[14]'                                                                                        ;
+--------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; -2.161 ; s_fd[1]   ; SRAM512X8:i_SRAM|Q[4] ; A[2]         ; A[14]       ; 1.000        ; 2.287      ; 5.486      ;
; -2.159 ; s_fd[1]   ; SRAM512X8:i_SRAM|Q[7] ; A[2]         ; A[14]       ; 1.000        ; 2.287      ; 5.484      ;
; -2.157 ; s_fd[1]   ; SRAM512X8:i_SRAM|Q[5] ; A[2]         ; A[14]       ; 1.000        ; 2.287      ; 5.482      ;
; -2.156 ; s_fd[1]   ; SRAM512X8:i_SRAM|Q[6] ; A[2]         ; A[14]       ; 1.000        ; 2.287      ; 5.481      ;
; -2.155 ; s_fd[1]   ; SRAM512X8:i_SRAM|Q[2] ; A[2]         ; A[14]       ; 1.000        ; 2.287      ; 5.480      ;
; -2.132 ; s_fe[1]   ; SRAM512X8:i_SRAM|Q[4] ; A[2]         ; A[14]       ; 1.000        ; 1.983      ; 5.153      ;
; -2.130 ; s_fe[1]   ; SRAM512X8:i_SRAM|Q[7] ; A[2]         ; A[14]       ; 1.000        ; 1.983      ; 5.151      ;
; -2.128 ; s_fe[1]   ; SRAM512X8:i_SRAM|Q[5] ; A[2]         ; A[14]       ; 1.000        ; 1.983      ; 5.149      ;
; -2.127 ; s_fe[1]   ; SRAM512X8:i_SRAM|Q[6] ; A[2]         ; A[14]       ; 1.000        ; 1.983      ; 5.148      ;
; -2.126 ; s_fe[1]   ; SRAM512X8:i_SRAM|Q[2] ; A[2]         ; A[14]       ; 1.000        ; 1.983      ; 5.147      ;
; -2.119 ; s_fd[1]   ; SRAM512X8:i_SRAM|Q[3] ; A[2]         ; A[14]       ; 1.000        ; 2.288      ; 5.445      ;
; -2.119 ; s_fd[1]   ; SRAM512X8:i_SRAM|Q[0] ; A[2]         ; A[14]       ; 1.000        ; 2.288      ; 5.445      ;
; -2.100 ; s_fe[2]   ; SRAM512X8:i_SRAM|Q[4] ; A[2]         ; A[14]       ; 1.000        ; 1.983      ; 5.121      ;
; -2.098 ; s_fe[2]   ; SRAM512X8:i_SRAM|Q[7] ; A[2]         ; A[14]       ; 1.000        ; 1.983      ; 5.119      ;
; -2.096 ; s_fe[2]   ; SRAM512X8:i_SRAM|Q[5] ; A[2]         ; A[14]       ; 1.000        ; 1.983      ; 5.117      ;
; -2.095 ; s_fe[2]   ; SRAM512X8:i_SRAM|Q[6] ; A[2]         ; A[14]       ; 1.000        ; 1.983      ; 5.116      ;
; -2.094 ; s_fe[2]   ; SRAM512X8:i_SRAM|Q[2] ; A[2]         ; A[14]       ; 1.000        ; 1.983      ; 5.115      ;
; -2.090 ; s_fe[1]   ; SRAM512X8:i_SRAM|Q[3] ; A[2]         ; A[14]       ; 1.000        ; 1.984      ; 5.112      ;
; -2.090 ; s_fe[1]   ; SRAM512X8:i_SRAM|Q[0] ; A[2]         ; A[14]       ; 1.000        ; 1.984      ; 5.112      ;
; -2.062 ; s_fd[0]   ; SRAM512X8:i_SRAM|Q[4] ; A[2]         ; A[14]       ; 1.000        ; 2.287      ; 5.387      ;
; -2.060 ; s_fd[0]   ; SRAM512X8:i_SRAM|Q[7] ; A[2]         ; A[14]       ; 1.000        ; 2.287      ; 5.385      ;
; -2.058 ; s_fd[0]   ; SRAM512X8:i_SRAM|Q[5] ; A[2]         ; A[14]       ; 1.000        ; 2.287      ; 5.383      ;
; -2.058 ; s_fe[2]   ; SRAM512X8:i_SRAM|Q[3] ; A[2]         ; A[14]       ; 1.000        ; 1.984      ; 5.080      ;
; -2.058 ; s_fe[2]   ; SRAM512X8:i_SRAM|Q[0] ; A[2]         ; A[14]       ; 1.000        ; 1.984      ; 5.080      ;
; -2.057 ; s_fd[0]   ; SRAM512X8:i_SRAM|Q[6] ; A[2]         ; A[14]       ; 1.000        ; 2.287      ; 5.382      ;
; -2.056 ; s_fd[0]   ; SRAM512X8:i_SRAM|Q[2] ; A[2]         ; A[14]       ; 1.000        ; 2.287      ; 5.381      ;
; -2.020 ; s_fd[1]   ; SRAM512X8:i_SRAM|Q[1] ; A[2]         ; A[14]       ; 1.000        ; 2.288      ; 5.346      ;
; -2.020 ; s_fd[0]   ; SRAM512X8:i_SRAM|Q[3] ; A[2]         ; A[14]       ; 1.000        ; 2.288      ; 5.346      ;
; -2.020 ; s_fd[0]   ; SRAM512X8:i_SRAM|Q[0] ; A[2]         ; A[14]       ; 1.000        ; 2.288      ; 5.346      ;
; -1.991 ; s_fe[1]   ; SRAM512X8:i_SRAM|Q[1] ; A[2]         ; A[14]       ; 1.000        ; 1.984      ; 5.013      ;
; -1.986 ; s_fe[0]   ; SRAM512X8:i_SRAM|Q[4] ; A[2]         ; A[14]       ; 1.000        ; 1.983      ; 5.007      ;
; -1.984 ; s_fe[0]   ; SRAM512X8:i_SRAM|Q[7] ; A[2]         ; A[14]       ; 1.000        ; 1.983      ; 5.005      ;
; -1.982 ; s_fe[0]   ; SRAM512X8:i_SRAM|Q[5] ; A[2]         ; A[14]       ; 1.000        ; 1.983      ; 5.003      ;
; -1.981 ; s_fe[0]   ; SRAM512X8:i_SRAM|Q[6] ; A[2]         ; A[14]       ; 1.000        ; 1.983      ; 5.002      ;
; -1.980 ; s_fe[0]   ; SRAM512X8:i_SRAM|Q[2] ; A[2]         ; A[14]       ; 1.000        ; 1.983      ; 5.001      ;
; -1.959 ; s_fe[2]   ; SRAM512X8:i_SRAM|Q[1] ; A[2]         ; A[14]       ; 1.000        ; 1.984      ; 4.981      ;
; -1.952 ; s_fd[2]   ; SRAM512X8:i_SRAM|Q[4] ; A[2]         ; A[14]       ; 1.000        ; 2.287      ; 5.277      ;
; -1.950 ; s_fd[2]   ; SRAM512X8:i_SRAM|Q[7] ; A[2]         ; A[14]       ; 1.000        ; 2.287      ; 5.275      ;
; -1.948 ; s_fd[2]   ; SRAM512X8:i_SRAM|Q[5] ; A[2]         ; A[14]       ; 1.000        ; 2.287      ; 5.273      ;
; -1.947 ; s_fd[2]   ; SRAM512X8:i_SRAM|Q[6] ; A[2]         ; A[14]       ; 1.000        ; 2.287      ; 5.272      ;
; -1.946 ; s_fd[2]   ; SRAM512X8:i_SRAM|Q[2] ; A[2]         ; A[14]       ; 1.000        ; 2.287      ; 5.271      ;
; -1.944 ; s_fe[0]   ; SRAM512X8:i_SRAM|Q[3] ; A[2]         ; A[14]       ; 1.000        ; 1.984      ; 4.966      ;
; -1.944 ; s_fe[0]   ; SRAM512X8:i_SRAM|Q[0] ; A[2]         ; A[14]       ; 1.000        ; 1.984      ; 4.966      ;
; -1.921 ; s_fd[0]   ; SRAM512X8:i_SRAM|Q[1] ; A[2]         ; A[14]       ; 1.000        ; 2.288      ; 5.247      ;
; -1.910 ; s_fd[2]   ; SRAM512X8:i_SRAM|Q[3] ; A[2]         ; A[14]       ; 1.000        ; 2.288      ; 5.236      ;
; -1.910 ; s_fd[2]   ; SRAM512X8:i_SRAM|Q[0] ; A[2]         ; A[14]       ; 1.000        ; 2.288      ; 5.236      ;
; -1.845 ; s_fe[0]   ; SRAM512X8:i_SRAM|Q[1] ; A[2]         ; A[14]       ; 1.000        ; 1.984      ; 4.867      ;
; -1.811 ; s_fd[2]   ; SRAM512X8:i_SRAM|Q[1] ; A[2]         ; A[14]       ; 1.000        ; 2.288      ; 5.137      ;
; -1.713 ; s_ff[0]   ; SRAM512X8:i_SRAM|Q[4] ; A[2]         ; A[14]       ; 1.000        ; 2.536      ; 5.287      ;
; -1.711 ; s_ff[0]   ; SRAM512X8:i_SRAM|Q[7] ; A[2]         ; A[14]       ; 1.000        ; 2.536      ; 5.285      ;
; -1.709 ; s_ff[0]   ; SRAM512X8:i_SRAM|Q[5] ; A[2]         ; A[14]       ; 1.000        ; 2.536      ; 5.283      ;
; -1.708 ; s_ff[0]   ; SRAM512X8:i_SRAM|Q[6] ; A[2]         ; A[14]       ; 1.000        ; 2.536      ; 5.282      ;
; -1.707 ; s_ff[0]   ; SRAM512X8:i_SRAM|Q[2] ; A[2]         ; A[14]       ; 1.000        ; 2.536      ; 5.281      ;
; -1.671 ; s_ff[0]   ; SRAM512X8:i_SRAM|Q[3] ; A[2]         ; A[14]       ; 1.000        ; 2.537      ; 5.246      ;
; -1.671 ; s_ff[0]   ; SRAM512X8:i_SRAM|Q[0] ; A[2]         ; A[14]       ; 1.000        ; 2.537      ; 5.246      ;
; -1.619 ; s_fe[3]   ; SRAM512X8:i_SRAM|Q[4] ; A[2]         ; A[14]       ; 1.000        ; 1.983      ; 4.640      ;
; -1.617 ; s_fe[3]   ; SRAM512X8:i_SRAM|Q[7] ; A[2]         ; A[14]       ; 1.000        ; 1.983      ; 4.638      ;
; -1.615 ; s_fe[3]   ; SRAM512X8:i_SRAM|Q[5] ; A[2]         ; A[14]       ; 1.000        ; 1.983      ; 4.636      ;
; -1.614 ; s_fe[3]   ; SRAM512X8:i_SRAM|Q[6] ; A[2]         ; A[14]       ; 1.000        ; 1.983      ; 4.635      ;
; -1.613 ; s_fe[3]   ; SRAM512X8:i_SRAM|Q[2] ; A[2]         ; A[14]       ; 1.000        ; 1.983      ; 4.634      ;
; -1.601 ; s_fd[3]   ; SRAM512X8:i_SRAM|Q[4] ; A[2]         ; A[14]       ; 1.000        ; 2.287      ; 4.926      ;
; -1.599 ; s_fd[3]   ; SRAM512X8:i_SRAM|Q[7] ; A[2]         ; A[14]       ; 1.000        ; 2.287      ; 4.924      ;
; -1.597 ; s_fd[3]   ; SRAM512X8:i_SRAM|Q[5] ; A[2]         ; A[14]       ; 1.000        ; 2.287      ; 4.922      ;
; -1.596 ; s_fd[3]   ; SRAM512X8:i_SRAM|Q[6] ; A[2]         ; A[14]       ; 1.000        ; 2.287      ; 4.921      ;
; -1.595 ; s_fd[3]   ; SRAM512X8:i_SRAM|Q[2] ; A[2]         ; A[14]       ; 1.000        ; 2.287      ; 4.920      ;
; -1.593 ; s_ff[1]   ; SRAM512X8:i_SRAM|Q[4] ; A[2]         ; A[14]       ; 1.000        ; 2.536      ; 5.167      ;
; -1.591 ; s_ff[1]   ; SRAM512X8:i_SRAM|Q[7] ; A[2]         ; A[14]       ; 1.000        ; 2.536      ; 5.165      ;
; -1.589 ; s_ff[1]   ; SRAM512X8:i_SRAM|Q[5] ; A[2]         ; A[14]       ; 1.000        ; 2.536      ; 5.163      ;
; -1.588 ; s_ff[1]   ; SRAM512X8:i_SRAM|Q[6] ; A[2]         ; A[14]       ; 1.000        ; 2.536      ; 5.162      ;
; -1.587 ; s_ff[1]   ; SRAM512X8:i_SRAM|Q[2] ; A[2]         ; A[14]       ; 1.000        ; 2.536      ; 5.161      ;
; -1.577 ; s_fe[3]   ; SRAM512X8:i_SRAM|Q[3] ; A[2]         ; A[14]       ; 1.000        ; 1.984      ; 4.599      ;
; -1.577 ; s_fe[3]   ; SRAM512X8:i_SRAM|Q[0] ; A[2]         ; A[14]       ; 1.000        ; 1.984      ; 4.599      ;
; -1.572 ; s_ff[0]   ; SRAM512X8:i_SRAM|Q[1] ; A[2]         ; A[14]       ; 1.000        ; 2.537      ; 5.147      ;
; -1.559 ; s_fd[3]   ; SRAM512X8:i_SRAM|Q[3] ; A[2]         ; A[14]       ; 1.000        ; 2.288      ; 4.885      ;
; -1.559 ; s_fd[3]   ; SRAM512X8:i_SRAM|Q[0] ; A[2]         ; A[14]       ; 1.000        ; 2.288      ; 4.885      ;
; -1.551 ; s_ff[1]   ; SRAM512X8:i_SRAM|Q[3] ; A[2]         ; A[14]       ; 1.000        ; 2.537      ; 5.126      ;
; -1.551 ; s_ff[1]   ; SRAM512X8:i_SRAM|Q[0] ; A[2]         ; A[14]       ; 1.000        ; 2.537      ; 5.126      ;
; -1.478 ; s_fe[3]   ; SRAM512X8:i_SRAM|Q[1] ; A[2]         ; A[14]       ; 1.000        ; 1.984      ; 4.500      ;
; -1.460 ; s_fd[3]   ; SRAM512X8:i_SRAM|Q[1] ; A[2]         ; A[14]       ; 1.000        ; 2.288      ; 4.786      ;
; -1.452 ; s_ff[1]   ; SRAM512X8:i_SRAM|Q[1] ; A[2]         ; A[14]       ; 1.000        ; 2.537      ; 5.027      ;
; -1.235 ; s_ff[2]   ; SRAM512X8:i_SRAM|Q[4] ; A[2]         ; A[14]       ; 1.000        ; 2.536      ; 4.809      ;
; -1.233 ; s_ff[2]   ; SRAM512X8:i_SRAM|Q[7] ; A[2]         ; A[14]       ; 1.000        ; 2.536      ; 4.807      ;
; -1.231 ; s_ff[2]   ; SRAM512X8:i_SRAM|Q[5] ; A[2]         ; A[14]       ; 1.000        ; 2.536      ; 4.805      ;
; -1.230 ; s_ff[2]   ; SRAM512X8:i_SRAM|Q[6] ; A[2]         ; A[14]       ; 1.000        ; 2.536      ; 4.804      ;
; -1.229 ; s_ff[2]   ; SRAM512X8:i_SRAM|Q[2] ; A[2]         ; A[14]       ; 1.000        ; 2.536      ; 4.803      ;
; -1.193 ; s_ff[2]   ; SRAM512X8:i_SRAM|Q[3] ; A[2]         ; A[14]       ; 1.000        ; 2.537      ; 4.768      ;
; -1.193 ; s_ff[2]   ; SRAM512X8:i_SRAM|Q[0] ; A[2]         ; A[14]       ; 1.000        ; 2.537      ; 4.768      ;
; -1.128 ; s_fd[4]   ; SRAM512X8:i_SRAM|Q[4] ; A[2]         ; A[14]       ; 1.000        ; 2.287      ; 4.453      ;
; -1.126 ; s_fd[4]   ; SRAM512X8:i_SRAM|Q[7] ; A[2]         ; A[14]       ; 1.000        ; 2.287      ; 4.451      ;
; -1.125 ; s_fc[0]   ; SRAM512X8:i_SRAM|Q[4] ; A[2]         ; A[14]       ; 1.000        ; 2.348      ; 4.511      ;
; -1.124 ; s_fd[4]   ; SRAM512X8:i_SRAM|Q[5] ; A[2]         ; A[14]       ; 1.000        ; 2.287      ; 4.449      ;
; -1.123 ; s_fc[0]   ; SRAM512X8:i_SRAM|Q[7] ; A[2]         ; A[14]       ; 1.000        ; 2.348      ; 4.509      ;
; -1.123 ; s_fd[4]   ; SRAM512X8:i_SRAM|Q[6] ; A[2]         ; A[14]       ; 1.000        ; 2.287      ; 4.448      ;
; -1.122 ; s_fd[4]   ; SRAM512X8:i_SRAM|Q[2] ; A[2]         ; A[14]       ; 1.000        ; 2.287      ; 4.447      ;
; -1.121 ; s_fc[0]   ; SRAM512X8:i_SRAM|Q[5] ; A[2]         ; A[14]       ; 1.000        ; 2.348      ; 4.507      ;
; -1.120 ; s_fc[0]   ; SRAM512X8:i_SRAM|Q[6] ; A[2]         ; A[14]       ; 1.000        ; 2.348      ; 4.506      ;
; -1.119 ; s_fc[0]   ; SRAM512X8:i_SRAM|Q[2] ; A[2]         ; A[14]       ; 1.000        ; 2.348      ; 4.505      ;
; -1.094 ; s_ff[2]   ; SRAM512X8:i_SRAM|Q[1] ; A[2]         ; A[14]       ; 1.000        ; 2.537      ; 4.669      ;
; -1.086 ; s_fd[4]   ; SRAM512X8:i_SRAM|Q[3] ; A[2]         ; A[14]       ; 1.000        ; 2.288      ; 4.412      ;
; -1.086 ; s_fd[4]   ; SRAM512X8:i_SRAM|Q[0] ; A[2]         ; A[14]       ; 1.000        ; 2.288      ; 4.412      ;
+--------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'A[2]'                                                                                         ;
+--------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; -0.944 ; s_fd[1]   ; SRAM512X8:i_SRAM|Q[4] ; A[2]         ; A[2]        ; 1.000        ; 3.504      ; 5.486      ;
; -0.942 ; s_fd[1]   ; SRAM512X8:i_SRAM|Q[7] ; A[2]         ; A[2]        ; 1.000        ; 3.504      ; 5.484      ;
; -0.940 ; s_fd[1]   ; SRAM512X8:i_SRAM|Q[5] ; A[2]         ; A[2]        ; 1.000        ; 3.504      ; 5.482      ;
; -0.939 ; s_fd[1]   ; SRAM512X8:i_SRAM|Q[6] ; A[2]         ; A[2]        ; 1.000        ; 3.504      ; 5.481      ;
; -0.938 ; s_fd[1]   ; SRAM512X8:i_SRAM|Q[2] ; A[2]         ; A[2]        ; 1.000        ; 3.504      ; 5.480      ;
; -0.915 ; s_fe[1]   ; SRAM512X8:i_SRAM|Q[4] ; A[2]         ; A[2]        ; 1.000        ; 3.200      ; 5.153      ;
; -0.913 ; s_fe[1]   ; SRAM512X8:i_SRAM|Q[7] ; A[2]         ; A[2]        ; 1.000        ; 3.200      ; 5.151      ;
; -0.911 ; s_fe[1]   ; SRAM512X8:i_SRAM|Q[5] ; A[2]         ; A[2]        ; 1.000        ; 3.200      ; 5.149      ;
; -0.910 ; s_fe[1]   ; SRAM512X8:i_SRAM|Q[6] ; A[2]         ; A[2]        ; 1.000        ; 3.200      ; 5.148      ;
; -0.909 ; s_fe[1]   ; SRAM512X8:i_SRAM|Q[2] ; A[2]         ; A[2]        ; 1.000        ; 3.200      ; 5.147      ;
; -0.902 ; s_fd[1]   ; SRAM512X8:i_SRAM|Q[3] ; A[2]         ; A[2]        ; 1.000        ; 3.505      ; 5.445      ;
; -0.902 ; s_fd[1]   ; SRAM512X8:i_SRAM|Q[0] ; A[2]         ; A[2]        ; 1.000        ; 3.505      ; 5.445      ;
; -0.883 ; s_fe[2]   ; SRAM512X8:i_SRAM|Q[4] ; A[2]         ; A[2]        ; 1.000        ; 3.200      ; 5.121      ;
; -0.881 ; s_fe[2]   ; SRAM512X8:i_SRAM|Q[7] ; A[2]         ; A[2]        ; 1.000        ; 3.200      ; 5.119      ;
; -0.879 ; s_fe[2]   ; SRAM512X8:i_SRAM|Q[5] ; A[2]         ; A[2]        ; 1.000        ; 3.200      ; 5.117      ;
; -0.878 ; s_fe[2]   ; SRAM512X8:i_SRAM|Q[6] ; A[2]         ; A[2]        ; 1.000        ; 3.200      ; 5.116      ;
; -0.877 ; s_fe[2]   ; SRAM512X8:i_SRAM|Q[2] ; A[2]         ; A[2]        ; 1.000        ; 3.200      ; 5.115      ;
; -0.873 ; s_fe[1]   ; SRAM512X8:i_SRAM|Q[3] ; A[2]         ; A[2]        ; 1.000        ; 3.201      ; 5.112      ;
; -0.873 ; s_fe[1]   ; SRAM512X8:i_SRAM|Q[0] ; A[2]         ; A[2]        ; 1.000        ; 3.201      ; 5.112      ;
; -0.845 ; s_fd[0]   ; SRAM512X8:i_SRAM|Q[4] ; A[2]         ; A[2]        ; 1.000        ; 3.504      ; 5.387      ;
; -0.843 ; s_fd[0]   ; SRAM512X8:i_SRAM|Q[7] ; A[2]         ; A[2]        ; 1.000        ; 3.504      ; 5.385      ;
; -0.841 ; s_fd[0]   ; SRAM512X8:i_SRAM|Q[5] ; A[2]         ; A[2]        ; 1.000        ; 3.504      ; 5.383      ;
; -0.841 ; s_fe[2]   ; SRAM512X8:i_SRAM|Q[3] ; A[2]         ; A[2]        ; 1.000        ; 3.201      ; 5.080      ;
; -0.841 ; s_fe[2]   ; SRAM512X8:i_SRAM|Q[0] ; A[2]         ; A[2]        ; 1.000        ; 3.201      ; 5.080      ;
; -0.840 ; s_fd[0]   ; SRAM512X8:i_SRAM|Q[6] ; A[2]         ; A[2]        ; 1.000        ; 3.504      ; 5.382      ;
; -0.839 ; s_fd[0]   ; SRAM512X8:i_SRAM|Q[2] ; A[2]         ; A[2]        ; 1.000        ; 3.504      ; 5.381      ;
; -0.803 ; s_fd[1]   ; SRAM512X8:i_SRAM|Q[1] ; A[2]         ; A[2]        ; 1.000        ; 3.505      ; 5.346      ;
; -0.803 ; s_fd[0]   ; SRAM512X8:i_SRAM|Q[3] ; A[2]         ; A[2]        ; 1.000        ; 3.505      ; 5.346      ;
; -0.803 ; s_fd[0]   ; SRAM512X8:i_SRAM|Q[0] ; A[2]         ; A[2]        ; 1.000        ; 3.505      ; 5.346      ;
; -0.774 ; s_fe[1]   ; SRAM512X8:i_SRAM|Q[1] ; A[2]         ; A[2]        ; 1.000        ; 3.201      ; 5.013      ;
; -0.769 ; s_fe[0]   ; SRAM512X8:i_SRAM|Q[4] ; A[2]         ; A[2]        ; 1.000        ; 3.200      ; 5.007      ;
; -0.767 ; s_fe[0]   ; SRAM512X8:i_SRAM|Q[7] ; A[2]         ; A[2]        ; 1.000        ; 3.200      ; 5.005      ;
; -0.765 ; s_fe[0]   ; SRAM512X8:i_SRAM|Q[5] ; A[2]         ; A[2]        ; 1.000        ; 3.200      ; 5.003      ;
; -0.764 ; s_fe[0]   ; SRAM512X8:i_SRAM|Q[6] ; A[2]         ; A[2]        ; 1.000        ; 3.200      ; 5.002      ;
; -0.763 ; s_fe[0]   ; SRAM512X8:i_SRAM|Q[2] ; A[2]         ; A[2]        ; 1.000        ; 3.200      ; 5.001      ;
; -0.742 ; s_fe[2]   ; SRAM512X8:i_SRAM|Q[1] ; A[2]         ; A[2]        ; 1.000        ; 3.201      ; 4.981      ;
; -0.735 ; s_fd[2]   ; SRAM512X8:i_SRAM|Q[4] ; A[2]         ; A[2]        ; 1.000        ; 3.504      ; 5.277      ;
; -0.733 ; s_fd[2]   ; SRAM512X8:i_SRAM|Q[7] ; A[2]         ; A[2]        ; 1.000        ; 3.504      ; 5.275      ;
; -0.731 ; s_fd[2]   ; SRAM512X8:i_SRAM|Q[5] ; A[2]         ; A[2]        ; 1.000        ; 3.504      ; 5.273      ;
; -0.730 ; s_fd[2]   ; SRAM512X8:i_SRAM|Q[6] ; A[2]         ; A[2]        ; 1.000        ; 3.504      ; 5.272      ;
; -0.729 ; s_fd[2]   ; SRAM512X8:i_SRAM|Q[2] ; A[2]         ; A[2]        ; 1.000        ; 3.504      ; 5.271      ;
; -0.727 ; s_fe[0]   ; SRAM512X8:i_SRAM|Q[3] ; A[2]         ; A[2]        ; 1.000        ; 3.201      ; 4.966      ;
; -0.727 ; s_fe[0]   ; SRAM512X8:i_SRAM|Q[0] ; A[2]         ; A[2]        ; 1.000        ; 3.201      ; 4.966      ;
; -0.704 ; s_fd[0]   ; SRAM512X8:i_SRAM|Q[1] ; A[2]         ; A[2]        ; 1.000        ; 3.505      ; 5.247      ;
; -0.693 ; s_fd[2]   ; SRAM512X8:i_SRAM|Q[3] ; A[2]         ; A[2]        ; 1.000        ; 3.505      ; 5.236      ;
; -0.693 ; s_fd[2]   ; SRAM512X8:i_SRAM|Q[0] ; A[2]         ; A[2]        ; 1.000        ; 3.505      ; 5.236      ;
; -0.628 ; s_fe[0]   ; SRAM512X8:i_SRAM|Q[1] ; A[2]         ; A[2]        ; 1.000        ; 3.201      ; 4.867      ;
; -0.594 ; s_fd[2]   ; SRAM512X8:i_SRAM|Q[1] ; A[2]         ; A[2]        ; 1.000        ; 3.505      ; 5.137      ;
; -0.496 ; s_ff[0]   ; SRAM512X8:i_SRAM|Q[4] ; A[2]         ; A[2]        ; 1.000        ; 3.753      ; 5.287      ;
; -0.494 ; s_ff[0]   ; SRAM512X8:i_SRAM|Q[7] ; A[2]         ; A[2]        ; 1.000        ; 3.753      ; 5.285      ;
; -0.492 ; s_ff[0]   ; SRAM512X8:i_SRAM|Q[5] ; A[2]         ; A[2]        ; 1.000        ; 3.753      ; 5.283      ;
; -0.491 ; s_ff[0]   ; SRAM512X8:i_SRAM|Q[6] ; A[2]         ; A[2]        ; 1.000        ; 3.753      ; 5.282      ;
; -0.490 ; s_ff[0]   ; SRAM512X8:i_SRAM|Q[2] ; A[2]         ; A[2]        ; 1.000        ; 3.753      ; 5.281      ;
; -0.454 ; s_ff[0]   ; SRAM512X8:i_SRAM|Q[3] ; A[2]         ; A[2]        ; 1.000        ; 3.754      ; 5.246      ;
; -0.454 ; s_ff[0]   ; SRAM512X8:i_SRAM|Q[0] ; A[2]         ; A[2]        ; 1.000        ; 3.754      ; 5.246      ;
; -0.402 ; s_fe[3]   ; SRAM512X8:i_SRAM|Q[4] ; A[2]         ; A[2]        ; 1.000        ; 3.200      ; 4.640      ;
; -0.400 ; s_fe[3]   ; SRAM512X8:i_SRAM|Q[7] ; A[2]         ; A[2]        ; 1.000        ; 3.200      ; 4.638      ;
; -0.398 ; s_fe[3]   ; SRAM512X8:i_SRAM|Q[5] ; A[2]         ; A[2]        ; 1.000        ; 3.200      ; 4.636      ;
; -0.397 ; s_fe[3]   ; SRAM512X8:i_SRAM|Q[6] ; A[2]         ; A[2]        ; 1.000        ; 3.200      ; 4.635      ;
; -0.396 ; s_fe[3]   ; SRAM512X8:i_SRAM|Q[2] ; A[2]         ; A[2]        ; 1.000        ; 3.200      ; 4.634      ;
; -0.384 ; s_fd[3]   ; SRAM512X8:i_SRAM|Q[4] ; A[2]         ; A[2]        ; 1.000        ; 3.504      ; 4.926      ;
; -0.382 ; s_fd[3]   ; SRAM512X8:i_SRAM|Q[7] ; A[2]         ; A[2]        ; 1.000        ; 3.504      ; 4.924      ;
; -0.380 ; s_fd[3]   ; SRAM512X8:i_SRAM|Q[5] ; A[2]         ; A[2]        ; 1.000        ; 3.504      ; 4.922      ;
; -0.379 ; s_fd[3]   ; SRAM512X8:i_SRAM|Q[6] ; A[2]         ; A[2]        ; 1.000        ; 3.504      ; 4.921      ;
; -0.378 ; s_fd[3]   ; SRAM512X8:i_SRAM|Q[2] ; A[2]         ; A[2]        ; 1.000        ; 3.504      ; 4.920      ;
; -0.376 ; s_ff[1]   ; SRAM512X8:i_SRAM|Q[4] ; A[2]         ; A[2]        ; 1.000        ; 3.753      ; 5.167      ;
; -0.374 ; s_ff[1]   ; SRAM512X8:i_SRAM|Q[7] ; A[2]         ; A[2]        ; 1.000        ; 3.753      ; 5.165      ;
; -0.372 ; s_ff[1]   ; SRAM512X8:i_SRAM|Q[5] ; A[2]         ; A[2]        ; 1.000        ; 3.753      ; 5.163      ;
; -0.371 ; s_ff[1]   ; SRAM512X8:i_SRAM|Q[6] ; A[2]         ; A[2]        ; 1.000        ; 3.753      ; 5.162      ;
; -0.370 ; s_ff[1]   ; SRAM512X8:i_SRAM|Q[2] ; A[2]         ; A[2]        ; 1.000        ; 3.753      ; 5.161      ;
; -0.360 ; s_fe[3]   ; SRAM512X8:i_SRAM|Q[3] ; A[2]         ; A[2]        ; 1.000        ; 3.201      ; 4.599      ;
; -0.360 ; s_fe[3]   ; SRAM512X8:i_SRAM|Q[0] ; A[2]         ; A[2]        ; 1.000        ; 3.201      ; 4.599      ;
; -0.355 ; s_ff[0]   ; SRAM512X8:i_SRAM|Q[1] ; A[2]         ; A[2]        ; 1.000        ; 3.754      ; 5.147      ;
; -0.342 ; s_fd[3]   ; SRAM512X8:i_SRAM|Q[3] ; A[2]         ; A[2]        ; 1.000        ; 3.505      ; 4.885      ;
; -0.342 ; s_fd[3]   ; SRAM512X8:i_SRAM|Q[0] ; A[2]         ; A[2]        ; 1.000        ; 3.505      ; 4.885      ;
; -0.334 ; s_ff[1]   ; SRAM512X8:i_SRAM|Q[3] ; A[2]         ; A[2]        ; 1.000        ; 3.754      ; 5.126      ;
; -0.334 ; s_ff[1]   ; SRAM512X8:i_SRAM|Q[0] ; A[2]         ; A[2]        ; 1.000        ; 3.754      ; 5.126      ;
; -0.261 ; s_fe[3]   ; SRAM512X8:i_SRAM|Q[1] ; A[2]         ; A[2]        ; 1.000        ; 3.201      ; 4.500      ;
; -0.243 ; s_fd[3]   ; SRAM512X8:i_SRAM|Q[1] ; A[2]         ; A[2]        ; 1.000        ; 3.505      ; 4.786      ;
; -0.235 ; s_ff[1]   ; SRAM512X8:i_SRAM|Q[1] ; A[2]         ; A[2]        ; 1.000        ; 3.754      ; 5.027      ;
; -0.032 ; A[2]      ; s_fe[4]               ; A[2]         ; A[2]        ; 0.500        ; 4.522      ; 5.092      ;
; -0.018 ; s_ff[2]   ; SRAM512X8:i_SRAM|Q[4] ; A[2]         ; A[2]        ; 1.000        ; 3.753      ; 4.809      ;
; -0.016 ; s_ff[2]   ; SRAM512X8:i_SRAM|Q[7] ; A[2]         ; A[2]        ; 1.000        ; 3.753      ; 4.807      ;
; -0.014 ; s_ff[2]   ; SRAM512X8:i_SRAM|Q[5] ; A[2]         ; A[2]        ; 1.000        ; 3.753      ; 4.805      ;
; -0.013 ; s_ff[2]   ; SRAM512X8:i_SRAM|Q[6] ; A[2]         ; A[2]        ; 1.000        ; 3.753      ; 4.804      ;
; -0.012 ; s_ff[2]   ; SRAM512X8:i_SRAM|Q[2] ; A[2]         ; A[2]        ; 1.000        ; 3.753      ; 4.803      ;
; 0.024  ; s_ff[2]   ; SRAM512X8:i_SRAM|Q[3] ; A[2]         ; A[2]        ; 1.000        ; 3.754      ; 4.768      ;
; 0.024  ; s_ff[2]   ; SRAM512X8:i_SRAM|Q[0] ; A[2]         ; A[2]        ; 1.000        ; 3.754      ; 4.768      ;
; 0.041  ; A[2]      ; s_ff[3]               ; A[2]         ; A[2]        ; 0.500        ; 4.308      ; 4.805      ;
; 0.041  ; A[2]      ; s_ff[2]               ; A[2]         ; A[2]        ; 0.500        ; 4.308      ; 4.805      ;
; 0.041  ; A[2]      ; s_ff[4]               ; A[2]         ; A[2]        ; 0.500        ; 4.308      ; 4.805      ;
; 0.041  ; A[2]      ; s_ff[1]               ; A[2]         ; A[2]        ; 0.500        ; 4.308      ; 4.805      ;
; 0.041  ; A[2]      ; s_ff[0]               ; A[2]         ; A[2]        ; 0.500        ; 4.308      ; 4.805      ;
; 0.089  ; s_fd[4]   ; SRAM512X8:i_SRAM|Q[4] ; A[2]         ; A[2]        ; 1.000        ; 3.504      ; 4.453      ;
; 0.091  ; s_fd[4]   ; SRAM512X8:i_SRAM|Q[7] ; A[2]         ; A[2]        ; 1.000        ; 3.504      ; 4.451      ;
; 0.092  ; s_fc[0]   ; SRAM512X8:i_SRAM|Q[4] ; A[2]         ; A[2]        ; 1.000        ; 3.565      ; 4.511      ;
; 0.093  ; s_fd[4]   ; SRAM512X8:i_SRAM|Q[5] ; A[2]         ; A[2]        ; 1.000        ; 3.504      ; 4.449      ;
; 0.094  ; s_fc[0]   ; SRAM512X8:i_SRAM|Q[7] ; A[2]         ; A[2]        ; 1.000        ; 3.565      ; 4.509      ;
; 0.094  ; s_fd[4]   ; SRAM512X8:i_SRAM|Q[6] ; A[2]         ; A[2]        ; 1.000        ; 3.504      ; 4.448      ;
; 0.095  ; s_fd[4]   ; SRAM512X8:i_SRAM|Q[2] ; A[2]         ; A[2]        ; 1.000        ; 3.504      ; 4.447      ;
+--------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'A[2]'                                                                                                              ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -6.533 ; exp_slot:exp|exp_reg[2] ; exp_slot:exp|cpu_q[2]$latch ; A[14]        ; A[2]        ; 0.000        ; 7.168      ; 0.635      ;
; -6.533 ; exp_slot:exp|exp_reg[1] ; exp_slot:exp|cpu_q[1]$latch ; A[14]        ; A[2]        ; 0.000        ; 7.168      ; 0.635      ;
; -6.533 ; exp_slot:exp|exp_reg[0] ; exp_slot:exp|cpu_q[0]$latch ; A[14]        ; A[2]        ; 0.000        ; 7.168      ; 0.635      ;
; -6.532 ; exp_slot:exp|exp_reg[7] ; exp_slot:exp|cpu_q[7]$latch ; A[14]        ; A[2]        ; 0.000        ; 7.167      ; 0.635      ;
; -6.532 ; exp_slot:exp|exp_reg[6] ; exp_slot:exp|cpu_q[6]$latch ; A[14]        ; A[2]        ; 0.000        ; 7.167      ; 0.635      ;
; -6.501 ; exp_slot:exp|exp_reg[2] ; exp_slot:exp|cpu_q[2]$latch ; A[2]         ; A[2]        ; 0.000        ; 7.136      ; 0.635      ;
; -6.501 ; exp_slot:exp|exp_reg[1] ; exp_slot:exp|cpu_q[1]$latch ; A[2]         ; A[2]        ; 0.000        ; 7.136      ; 0.635      ;
; -6.501 ; exp_slot:exp|exp_reg[0] ; exp_slot:exp|cpu_q[0]$latch ; A[2]         ; A[2]        ; 0.000        ; 7.136      ; 0.635      ;
; -6.500 ; exp_slot:exp|exp_reg[7] ; exp_slot:exp|cpu_q[7]$latch ; A[2]         ; A[2]        ; 0.000        ; 7.135      ; 0.635      ;
; -6.500 ; exp_slot:exp|exp_reg[6] ; exp_slot:exp|cpu_q[6]$latch ; A[2]         ; A[2]        ; 0.000        ; 7.135      ; 0.635      ;
; -6.004 ; exp_slot:exp|exp_reg[5] ; exp_slot:exp|cpu_q[5]$latch ; A[14]        ; A[2]        ; 0.000        ; 7.167      ; 1.163      ;
; -6.000 ; exp_slot:exp|exp_reg[3] ; exp_slot:exp|cpu_q[3]$latch ; A[14]        ; A[2]        ; 0.000        ; 7.168      ; 1.168      ;
; -5.972 ; exp_slot:exp|exp_reg[5] ; exp_slot:exp|cpu_q[5]$latch ; A[2]         ; A[2]        ; 0.000        ; 7.135      ; 1.163      ;
; -5.968 ; exp_slot:exp|exp_reg[3] ; exp_slot:exp|cpu_q[3]$latch ; A[2]         ; A[2]        ; 0.000        ; 7.136      ; 1.168      ;
; -5.956 ; exp_slot:exp|exp_reg[4] ; exp_slot:exp|cpu_q[4]$latch ; A[14]        ; A[2]        ; 0.000        ; 7.168      ; 1.212      ;
; -5.924 ; exp_slot:exp|exp_reg[4] ; exp_slot:exp|cpu_q[4]$latch ; A[2]         ; A[2]        ; 0.000        ; 7.136      ; 1.212      ;
; -4.713 ; A[14]                   ; SRAM512X8:i_SRAM|Q[1]       ; A[14]        ; A[2]        ; 0.000        ; 8.062      ; 3.635      ;
; -4.614 ; A[14]                   ; SRAM512X8:i_SRAM|Q[3]       ; A[14]        ; A[2]        ; 0.000        ; 8.062      ; 3.734      ;
; -4.614 ; A[14]                   ; SRAM512X8:i_SRAM|Q[0]       ; A[14]        ; A[2]        ; 0.000        ; 8.062      ; 3.734      ;
; -4.578 ; A[14]                   ; SRAM512X8:i_SRAM|Q[2]       ; A[14]        ; A[2]        ; 0.000        ; 8.061      ; 3.769      ;
; -4.577 ; A[14]                   ; SRAM512X8:i_SRAM|Q[6]       ; A[14]        ; A[2]        ; 0.000        ; 8.061      ; 3.770      ;
; -4.576 ; A[14]                   ; SRAM512X8:i_SRAM|Q[5]       ; A[14]        ; A[2]        ; 0.000        ; 8.061      ; 3.771      ;
; -4.574 ; A[14]                   ; SRAM512X8:i_SRAM|Q[7]       ; A[14]        ; A[2]        ; 0.000        ; 8.061      ; 3.773      ;
; -4.572 ; A[14]                   ; SRAM512X8:i_SRAM|Q[4]       ; A[14]        ; A[2]        ; 0.000        ; 8.061      ; 3.775      ;
; -4.213 ; A[14]                   ; SRAM512X8:i_SRAM|Q[1]       ; A[14]        ; A[2]        ; -0.500       ; 8.062      ; 3.635      ;
; -4.114 ; A[14]                   ; SRAM512X8:i_SRAM|Q[3]       ; A[14]        ; A[2]        ; -0.500       ; 8.062      ; 3.734      ;
; -4.114 ; A[14]                   ; SRAM512X8:i_SRAM|Q[0]       ; A[14]        ; A[2]        ; -0.500       ; 8.062      ; 3.734      ;
; -4.078 ; A[14]                   ; SRAM512X8:i_SRAM|Q[2]       ; A[14]        ; A[2]        ; -0.500       ; 8.061      ; 3.769      ;
; -4.077 ; A[14]                   ; SRAM512X8:i_SRAM|Q[6]       ; A[14]        ; A[2]        ; -0.500       ; 8.061      ; 3.770      ;
; -4.076 ; A[14]                   ; SRAM512X8:i_SRAM|Q[5]       ; A[14]        ; A[2]        ; -0.500       ; 8.061      ; 3.771      ;
; -4.074 ; A[14]                   ; SRAM512X8:i_SRAM|Q[7]       ; A[14]        ; A[2]        ; -0.500       ; 8.061      ; 3.773      ;
; -4.072 ; A[14]                   ; SRAM512X8:i_SRAM|Q[4]       ; A[14]        ; A[2]        ; -0.500       ; 8.061      ; 3.775      ;
; -0.368 ; s_fc[4]                 ; SRAM512X8:i_SRAM|Q[1]       ; A[2]         ; A[2]        ; 0.000        ; 3.540      ; 3.458      ;
; -0.269 ; s_fc[4]                 ; SRAM512X8:i_SRAM|Q[3]       ; A[2]         ; A[2]        ; 0.000        ; 3.540      ; 3.557      ;
; -0.269 ; s_fc[4]                 ; SRAM512X8:i_SRAM|Q[0]       ; A[2]         ; A[2]        ; 0.000        ; 3.540      ; 3.557      ;
; -0.233 ; s_fc[4]                 ; SRAM512X8:i_SRAM|Q[2]       ; A[2]         ; A[2]        ; 0.000        ; 3.539      ; 3.592      ;
; -0.232 ; s_fc[4]                 ; SRAM512X8:i_SRAM|Q[6]       ; A[2]         ; A[2]        ; 0.000        ; 3.539      ; 3.593      ;
; -0.231 ; s_fc[4]                 ; SRAM512X8:i_SRAM|Q[5]       ; A[2]         ; A[2]        ; 0.000        ; 3.539      ; 3.594      ;
; -0.229 ; s_fc[4]                 ; SRAM512X8:i_SRAM|Q[7]       ; A[2]         ; A[2]        ; 0.000        ; 3.539      ; 3.596      ;
; -0.227 ; s_fc[4]                 ; SRAM512X8:i_SRAM|Q[4]       ; A[2]         ; A[2]        ; 0.000        ; 3.539      ; 3.598      ;
; -0.198 ; s_ff[4]                 ; SRAM512X8:i_SRAM|Q[1]       ; A[2]         ; A[2]        ; 0.000        ; 3.754      ; 3.842      ;
; -0.099 ; s_ff[4]                 ; SRAM512X8:i_SRAM|Q[3]       ; A[2]         ; A[2]        ; 0.000        ; 3.754      ; 3.941      ;
; -0.099 ; s_ff[4]                 ; SRAM512X8:i_SRAM|Q[0]       ; A[2]         ; A[2]        ; 0.000        ; 3.754      ; 3.941      ;
; -0.063 ; s_ff[4]                 ; SRAM512X8:i_SRAM|Q[2]       ; A[2]         ; A[2]        ; 0.000        ; 3.753      ; 3.976      ;
; -0.062 ; s_ff[4]                 ; SRAM512X8:i_SRAM|Q[6]       ; A[2]         ; A[2]        ; 0.000        ; 3.753      ; 3.977      ;
; -0.061 ; s_ff[4]                 ; SRAM512X8:i_SRAM|Q[5]       ; A[2]         ; A[2]        ; 0.000        ; 3.753      ; 3.978      ;
; -0.059 ; s_ff[4]                 ; SRAM512X8:i_SRAM|Q[7]       ; A[2]         ; A[2]        ; 0.000        ; 3.753      ; 3.980      ;
; -0.057 ; s_ff[4]                 ; SRAM512X8:i_SRAM|Q[4]       ; A[2]         ; A[2]        ; 0.000        ; 3.753      ; 3.982      ;
; -0.018 ; A[2]                    ; s_fc[2]                     ; A[2]         ; A[2]        ; 0.000        ; 4.522      ; 4.790      ;
; -0.018 ; A[2]                    ; s_fc[4]                     ; A[2]         ; A[2]        ; 0.000        ; 4.522      ; 4.790      ;
; -0.013 ; A[2]                    ; s_fc[3]                     ; A[2]         ; A[2]        ; 0.000        ; 4.496      ; 4.769      ;
; -0.013 ; A[2]                    ; s_fc[1]                     ; A[2]         ; A[2]        ; 0.000        ; 4.496      ; 4.769      ;
; -0.013 ; A[2]                    ; s_fc[0]                     ; A[2]         ; A[2]        ; 0.000        ; 4.496      ; 4.769      ;
; 0.028  ; A[2]                    ; s_fe[3]                     ; A[2]         ; A[2]        ; 0.000        ; 4.861      ; 5.175      ;
; 0.028  ; A[2]                    ; s_fe[2]                     ; A[2]         ; A[2]        ; 0.000        ; 4.861      ; 5.175      ;
; 0.028  ; A[2]                    ; s_fe[1]                     ; A[2]         ; A[2]        ; 0.000        ; 4.861      ; 5.175      ;
; 0.028  ; A[2]                    ; s_fe[0]                     ; A[2]         ; A[2]        ; 0.000        ; 4.861      ; 5.175      ;
; 0.072  ; A[2]                    ; s_fd[3]                     ; A[2]         ; A[2]        ; 0.000        ; 4.557      ; 4.915      ;
; 0.072  ; A[2]                    ; s_fd[2]                     ; A[2]         ; A[2]        ; 0.000        ; 4.557      ; 4.915      ;
; 0.072  ; A[2]                    ; s_fd[4]                     ; A[2]         ; A[2]        ; 0.000        ; 4.557      ; 4.915      ;
; 0.072  ; A[2]                    ; s_fd[1]                     ; A[2]         ; A[2]        ; 0.000        ; 4.557      ; 4.915      ;
; 0.072  ; A[2]                    ; s_fd[0]                     ; A[2]         ; A[2]        ; 0.000        ; 4.557      ; 4.915      ;
; 0.144  ; s_fc[2]                 ; SRAM512X8:i_SRAM|Q[1]       ; A[2]         ; A[2]        ; 0.000        ; 3.540      ; 3.970      ;
; 0.194  ; s_ff[3]                 ; SRAM512X8:i_SRAM|Q[1]       ; A[2]         ; A[2]        ; 0.000        ; 3.754      ; 4.234      ;
; 0.211  ; A[2]                    ; s_ff[3]                     ; A[2]         ; A[2]        ; 0.000        ; 4.308      ; 4.805      ;
; 0.211  ; A[2]                    ; s_ff[2]                     ; A[2]         ; A[2]        ; 0.000        ; 4.308      ; 4.805      ;
; 0.211  ; A[2]                    ; s_ff[4]                     ; A[2]         ; A[2]        ; 0.000        ; 4.308      ; 4.805      ;
; 0.211  ; A[2]                    ; s_ff[1]                     ; A[2]         ; A[2]        ; 0.000        ; 4.308      ; 4.805      ;
; 0.211  ; A[2]                    ; s_ff[0]                     ; A[2]         ; A[2]        ; 0.000        ; 4.308      ; 4.805      ;
; 0.243  ; s_fc[2]                 ; SRAM512X8:i_SRAM|Q[3]       ; A[2]         ; A[2]        ; 0.000        ; 3.540      ; 4.069      ;
; 0.243  ; s_fc[2]                 ; SRAM512X8:i_SRAM|Q[0]       ; A[2]         ; A[2]        ; 0.000        ; 3.540      ; 4.069      ;
; 0.272  ; s_fc[3]                 ; SRAM512X8:i_SRAM|Q[1]       ; A[2]         ; A[2]        ; 0.000        ; 3.566      ; 4.124      ;
; 0.277  ; s_ff[2]                 ; SRAM512X8:i_SRAM|Q[1]       ; A[2]         ; A[2]        ; 0.000        ; 3.754      ; 4.317      ;
; 0.279  ; s_fc[2]                 ; SRAM512X8:i_SRAM|Q[2]       ; A[2]         ; A[2]        ; 0.000        ; 3.539      ; 4.104      ;
; 0.280  ; s_fc[2]                 ; SRAM512X8:i_SRAM|Q[6]       ; A[2]         ; A[2]        ; 0.000        ; 3.539      ; 4.105      ;
; 0.281  ; s_fc[2]                 ; SRAM512X8:i_SRAM|Q[5]       ; A[2]         ; A[2]        ; 0.000        ; 3.539      ; 4.106      ;
; 0.283  ; s_fc[2]                 ; SRAM512X8:i_SRAM|Q[7]       ; A[2]         ; A[2]        ; 0.000        ; 3.539      ; 4.108      ;
; 0.284  ; A[2]                    ; s_fe[4]                     ; A[2]         ; A[2]        ; 0.000        ; 4.522      ; 5.092      ;
; 0.285  ; s_fc[2]                 ; SRAM512X8:i_SRAM|Q[4]       ; A[2]         ; A[2]        ; 0.000        ; 3.539      ; 4.110      ;
; 0.293  ; s_ff[3]                 ; SRAM512X8:i_SRAM|Q[3]       ; A[2]         ; A[2]        ; 0.000        ; 3.754      ; 4.333      ;
; 0.293  ; s_ff[3]                 ; SRAM512X8:i_SRAM|Q[0]       ; A[2]         ; A[2]        ; 0.000        ; 3.754      ; 4.333      ;
; 0.329  ; s_ff[3]                 ; SRAM512X8:i_SRAM|Q[2]       ; A[2]         ; A[2]        ; 0.000        ; 3.753      ; 4.368      ;
; 0.330  ; s_ff[3]                 ; SRAM512X8:i_SRAM|Q[6]       ; A[2]         ; A[2]        ; 0.000        ; 3.753      ; 4.369      ;
; 0.331  ; s_ff[3]                 ; SRAM512X8:i_SRAM|Q[5]       ; A[2]         ; A[2]        ; 0.000        ; 3.753      ; 4.370      ;
; 0.333  ; s_ff[3]                 ; SRAM512X8:i_SRAM|Q[7]       ; A[2]         ; A[2]        ; 0.000        ; 3.753      ; 4.372      ;
; 0.335  ; s_ff[3]                 ; SRAM512X8:i_SRAM|Q[4]       ; A[2]         ; A[2]        ; 0.000        ; 3.753      ; 4.374      ;
; 0.354  ; s_ff[1]                 ; SRAM512X8:i_SRAM|Q[1]       ; A[2]         ; A[2]        ; 0.000        ; 3.754      ; 4.394      ;
; 0.371  ; s_fc[3]                 ; SRAM512X8:i_SRAM|Q[3]       ; A[2]         ; A[2]        ; 0.000        ; 3.566      ; 4.223      ;
; 0.371  ; s_fc[3]                 ; SRAM512X8:i_SRAM|Q[0]       ; A[2]         ; A[2]        ; 0.000        ; 3.566      ; 4.223      ;
; 0.376  ; s_ff[2]                 ; SRAM512X8:i_SRAM|Q[3]       ; A[2]         ; A[2]        ; 0.000        ; 3.754      ; 4.416      ;
; 0.376  ; s_ff[2]                 ; SRAM512X8:i_SRAM|Q[0]       ; A[2]         ; A[2]        ; 0.000        ; 3.754      ; 4.416      ;
; 0.407  ; s_fc[3]                 ; SRAM512X8:i_SRAM|Q[2]       ; A[2]         ; A[2]        ; 0.000        ; 3.565      ; 4.258      ;
; 0.408  ; s_fc[3]                 ; SRAM512X8:i_SRAM|Q[6]       ; A[2]         ; A[2]        ; 0.000        ; 3.565      ; 4.259      ;
; 0.409  ; s_fc[3]                 ; SRAM512X8:i_SRAM|Q[5]       ; A[2]         ; A[2]        ; 0.000        ; 3.565      ; 4.260      ;
; 0.411  ; s_fc[3]                 ; SRAM512X8:i_SRAM|Q[7]       ; A[2]         ; A[2]        ; 0.000        ; 3.565      ; 4.262      ;
; 0.412  ; s_ff[2]                 ; SRAM512X8:i_SRAM|Q[2]       ; A[2]         ; A[2]        ; 0.000        ; 3.753      ; 4.451      ;
; 0.413  ; s_fc[3]                 ; SRAM512X8:i_SRAM|Q[4]       ; A[2]         ; A[2]        ; 0.000        ; 3.565      ; 4.264      ;
; 0.413  ; s_ff[2]                 ; SRAM512X8:i_SRAM|Q[6]       ; A[2]         ; A[2]        ; 0.000        ; 3.753      ; 4.452      ;
; 0.414  ; s_ff[2]                 ; SRAM512X8:i_SRAM|Q[5]       ; A[2]         ; A[2]        ; 0.000        ; 3.753      ; 4.453      ;
; 0.416  ; s_ff[2]                 ; SRAM512X8:i_SRAM|Q[7]       ; A[2]         ; A[2]        ; 0.000        ; 3.753      ; 4.455      ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'A[14]'                                                                                                             ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -4.216 ; exp_slot:exp|exp_reg[2] ; exp_slot:exp|cpu_q[2]$latch ; A[14]        ; A[14]       ; 0.000        ; 4.851      ; 0.635      ;
; -4.216 ; exp_slot:exp|exp_reg[1] ; exp_slot:exp|cpu_q[1]$latch ; A[14]        ; A[14]       ; 0.000        ; 4.851      ; 0.635      ;
; -4.216 ; exp_slot:exp|exp_reg[0] ; exp_slot:exp|cpu_q[0]$latch ; A[14]        ; A[14]       ; 0.000        ; 4.851      ; 0.635      ;
; -4.215 ; exp_slot:exp|exp_reg[7] ; exp_slot:exp|cpu_q[7]$latch ; A[14]        ; A[14]       ; 0.000        ; 4.850      ; 0.635      ;
; -4.215 ; exp_slot:exp|exp_reg[6] ; exp_slot:exp|cpu_q[6]$latch ; A[14]        ; A[14]       ; 0.000        ; 4.850      ; 0.635      ;
; -4.184 ; exp_slot:exp|exp_reg[2] ; exp_slot:exp|cpu_q[2]$latch ; A[2]         ; A[14]       ; 0.000        ; 4.819      ; 0.635      ;
; -4.184 ; exp_slot:exp|exp_reg[1] ; exp_slot:exp|cpu_q[1]$latch ; A[2]         ; A[14]       ; 0.000        ; 4.819      ; 0.635      ;
; -4.184 ; exp_slot:exp|exp_reg[0] ; exp_slot:exp|cpu_q[0]$latch ; A[2]         ; A[14]       ; 0.000        ; 4.819      ; 0.635      ;
; -4.183 ; exp_slot:exp|exp_reg[7] ; exp_slot:exp|cpu_q[7]$latch ; A[2]         ; A[14]       ; 0.000        ; 4.818      ; 0.635      ;
; -4.183 ; exp_slot:exp|exp_reg[6] ; exp_slot:exp|cpu_q[6]$latch ; A[2]         ; A[14]       ; 0.000        ; 4.818      ; 0.635      ;
; -4.129 ; A[14]                   ; SRAM512X8:i_SRAM|Q[1]       ; A[14]        ; A[14]       ; 0.000        ; 7.478      ; 3.635      ;
; -4.030 ; A[14]                   ; SRAM512X8:i_SRAM|Q[3]       ; A[14]        ; A[14]       ; 0.000        ; 7.478      ; 3.734      ;
; -4.030 ; A[14]                   ; SRAM512X8:i_SRAM|Q[0]       ; A[14]        ; A[14]       ; 0.000        ; 7.478      ; 3.734      ;
; -3.994 ; A[14]                   ; SRAM512X8:i_SRAM|Q[2]       ; A[14]        ; A[14]       ; 0.000        ; 7.477      ; 3.769      ;
; -3.993 ; A[14]                   ; SRAM512X8:i_SRAM|Q[6]       ; A[14]        ; A[14]       ; 0.000        ; 7.477      ; 3.770      ;
; -3.992 ; A[14]                   ; SRAM512X8:i_SRAM|Q[5]       ; A[14]        ; A[14]       ; 0.000        ; 7.477      ; 3.771      ;
; -3.990 ; A[14]                   ; SRAM512X8:i_SRAM|Q[7]       ; A[14]        ; A[14]       ; 0.000        ; 7.477      ; 3.773      ;
; -3.988 ; A[14]                   ; SRAM512X8:i_SRAM|Q[4]       ; A[14]        ; A[14]       ; 0.000        ; 7.477      ; 3.775      ;
; -3.687 ; exp_slot:exp|exp_reg[5] ; exp_slot:exp|cpu_q[5]$latch ; A[14]        ; A[14]       ; 0.000        ; 4.850      ; 1.163      ;
; -3.683 ; exp_slot:exp|exp_reg[3] ; exp_slot:exp|cpu_q[3]$latch ; A[14]        ; A[14]       ; 0.000        ; 4.851      ; 1.168      ;
; -3.655 ; exp_slot:exp|exp_reg[5] ; exp_slot:exp|cpu_q[5]$latch ; A[2]         ; A[14]       ; 0.000        ; 4.818      ; 1.163      ;
; -3.651 ; exp_slot:exp|exp_reg[3] ; exp_slot:exp|cpu_q[3]$latch ; A[2]         ; A[14]       ; 0.000        ; 4.819      ; 1.168      ;
; -3.639 ; exp_slot:exp|exp_reg[4] ; exp_slot:exp|cpu_q[4]$latch ; A[14]        ; A[14]       ; 0.000        ; 4.851      ; 1.212      ;
; -3.629 ; A[14]                   ; SRAM512X8:i_SRAM|Q[1]       ; A[14]        ; A[14]       ; -0.500       ; 7.478      ; 3.635      ;
; -3.607 ; exp_slot:exp|exp_reg[4] ; exp_slot:exp|cpu_q[4]$latch ; A[2]         ; A[14]       ; 0.000        ; 4.819      ; 1.212      ;
; -3.530 ; A[14]                   ; SRAM512X8:i_SRAM|Q[3]       ; A[14]        ; A[14]       ; -0.500       ; 7.478      ; 3.734      ;
; -3.530 ; A[14]                   ; SRAM512X8:i_SRAM|Q[0]       ; A[14]        ; A[14]       ; -0.500       ; 7.478      ; 3.734      ;
; -3.494 ; A[14]                   ; SRAM512X8:i_SRAM|Q[2]       ; A[14]        ; A[14]       ; -0.500       ; 7.477      ; 3.769      ;
; -3.493 ; A[14]                   ; SRAM512X8:i_SRAM|Q[6]       ; A[14]        ; A[14]       ; -0.500       ; 7.477      ; 3.770      ;
; -3.492 ; A[14]                   ; SRAM512X8:i_SRAM|Q[5]       ; A[14]        ; A[14]       ; -0.500       ; 7.477      ; 3.771      ;
; -3.490 ; A[14]                   ; SRAM512X8:i_SRAM|Q[7]       ; A[14]        ; A[14]       ; -0.500       ; 7.477      ; 3.773      ;
; -3.488 ; A[14]                   ; SRAM512X8:i_SRAM|Q[4]       ; A[14]        ; A[14]       ; -0.500       ; 7.477      ; 3.775      ;
; 0.216  ; s_fc[4]                 ; SRAM512X8:i_SRAM|Q[1]       ; A[2]         ; A[14]       ; 0.000        ; 2.956      ; 3.458      ;
; 0.315  ; s_fc[4]                 ; SRAM512X8:i_SRAM|Q[3]       ; A[2]         ; A[14]       ; 0.000        ; 2.956      ; 3.557      ;
; 0.315  ; s_fc[4]                 ; SRAM512X8:i_SRAM|Q[0]       ; A[2]         ; A[14]       ; 0.000        ; 2.956      ; 3.557      ;
; 0.351  ; s_fc[4]                 ; SRAM512X8:i_SRAM|Q[2]       ; A[2]         ; A[14]       ; 0.000        ; 2.955      ; 3.592      ;
; 0.352  ; s_fc[4]                 ; SRAM512X8:i_SRAM|Q[6]       ; A[2]         ; A[14]       ; 0.000        ; 2.955      ; 3.593      ;
; 0.353  ; s_fc[4]                 ; SRAM512X8:i_SRAM|Q[5]       ; A[2]         ; A[14]       ; 0.000        ; 2.955      ; 3.594      ;
; 0.355  ; s_fc[4]                 ; SRAM512X8:i_SRAM|Q[7]       ; A[2]         ; A[14]       ; 0.000        ; 2.955      ; 3.596      ;
; 0.357  ; s_fc[4]                 ; SRAM512X8:i_SRAM|Q[4]       ; A[2]         ; A[14]       ; 0.000        ; 2.955      ; 3.598      ;
; 0.386  ; s_ff[4]                 ; SRAM512X8:i_SRAM|Q[1]       ; A[2]         ; A[14]       ; 0.000        ; 3.170      ; 3.842      ;
; 0.485  ; s_ff[4]                 ; SRAM512X8:i_SRAM|Q[3]       ; A[2]         ; A[14]       ; 0.000        ; 3.170      ; 3.941      ;
; 0.485  ; s_ff[4]                 ; SRAM512X8:i_SRAM|Q[0]       ; A[2]         ; A[14]       ; 0.000        ; 3.170      ; 3.941      ;
; 0.521  ; s_ff[4]                 ; SRAM512X8:i_SRAM|Q[2]       ; A[2]         ; A[14]       ; 0.000        ; 3.169      ; 3.976      ;
; 0.522  ; s_ff[4]                 ; SRAM512X8:i_SRAM|Q[6]       ; A[2]         ; A[14]       ; 0.000        ; 3.169      ; 3.977      ;
; 0.523  ; s_ff[4]                 ; SRAM512X8:i_SRAM|Q[5]       ; A[2]         ; A[14]       ; 0.000        ; 3.169      ; 3.978      ;
; 0.525  ; s_ff[4]                 ; SRAM512X8:i_SRAM|Q[7]       ; A[2]         ; A[14]       ; 0.000        ; 3.169      ; 3.980      ;
; 0.527  ; s_ff[4]                 ; SRAM512X8:i_SRAM|Q[4]       ; A[2]         ; A[14]       ; 0.000        ; 3.169      ; 3.982      ;
; 0.728  ; s_fc[2]                 ; SRAM512X8:i_SRAM|Q[1]       ; A[2]         ; A[14]       ; 0.000        ; 2.956      ; 3.970      ;
; 0.778  ; s_ff[3]                 ; SRAM512X8:i_SRAM|Q[1]       ; A[2]         ; A[14]       ; 0.000        ; 3.170      ; 4.234      ;
; 0.827  ; s_fc[2]                 ; SRAM512X8:i_SRAM|Q[3]       ; A[2]         ; A[14]       ; 0.000        ; 2.956      ; 4.069      ;
; 0.827  ; s_fc[2]                 ; SRAM512X8:i_SRAM|Q[0]       ; A[2]         ; A[14]       ; 0.000        ; 2.956      ; 4.069      ;
; 0.856  ; s_fc[3]                 ; SRAM512X8:i_SRAM|Q[1]       ; A[2]         ; A[14]       ; 0.000        ; 2.982      ; 4.124      ;
; 0.861  ; s_ff[2]                 ; SRAM512X8:i_SRAM|Q[1]       ; A[2]         ; A[14]       ; 0.000        ; 3.170      ; 4.317      ;
; 0.863  ; s_fc[2]                 ; SRAM512X8:i_SRAM|Q[2]       ; A[2]         ; A[14]       ; 0.000        ; 2.955      ; 4.104      ;
; 0.864  ; s_fc[2]                 ; SRAM512X8:i_SRAM|Q[6]       ; A[2]         ; A[14]       ; 0.000        ; 2.955      ; 4.105      ;
; 0.865  ; s_fc[2]                 ; SRAM512X8:i_SRAM|Q[5]       ; A[2]         ; A[14]       ; 0.000        ; 2.955      ; 4.106      ;
; 0.867  ; s_fc[2]                 ; SRAM512X8:i_SRAM|Q[7]       ; A[2]         ; A[14]       ; 0.000        ; 2.955      ; 4.108      ;
; 0.869  ; s_fc[2]                 ; SRAM512X8:i_SRAM|Q[4]       ; A[2]         ; A[14]       ; 0.000        ; 2.955      ; 4.110      ;
; 0.877  ; s_ff[3]                 ; SRAM512X8:i_SRAM|Q[3]       ; A[2]         ; A[14]       ; 0.000        ; 3.170      ; 4.333      ;
; 0.877  ; s_ff[3]                 ; SRAM512X8:i_SRAM|Q[0]       ; A[2]         ; A[14]       ; 0.000        ; 3.170      ; 4.333      ;
; 0.913  ; s_ff[3]                 ; SRAM512X8:i_SRAM|Q[2]       ; A[2]         ; A[14]       ; 0.000        ; 3.169      ; 4.368      ;
; 0.914  ; s_ff[3]                 ; SRAM512X8:i_SRAM|Q[6]       ; A[2]         ; A[14]       ; 0.000        ; 3.169      ; 4.369      ;
; 0.915  ; s_ff[3]                 ; SRAM512X8:i_SRAM|Q[5]       ; A[2]         ; A[14]       ; 0.000        ; 3.169      ; 4.370      ;
; 0.917  ; s_ff[3]                 ; SRAM512X8:i_SRAM|Q[7]       ; A[2]         ; A[14]       ; 0.000        ; 3.169      ; 4.372      ;
; 0.919  ; s_ff[3]                 ; SRAM512X8:i_SRAM|Q[4]       ; A[2]         ; A[14]       ; 0.000        ; 3.169      ; 4.374      ;
; 0.938  ; s_ff[1]                 ; SRAM512X8:i_SRAM|Q[1]       ; A[2]         ; A[14]       ; 0.000        ; 3.170      ; 4.394      ;
; 0.955  ; s_fc[3]                 ; SRAM512X8:i_SRAM|Q[3]       ; A[2]         ; A[14]       ; 0.000        ; 2.982      ; 4.223      ;
; 0.955  ; s_fc[3]                 ; SRAM512X8:i_SRAM|Q[0]       ; A[2]         ; A[14]       ; 0.000        ; 2.982      ; 4.223      ;
; 0.960  ; s_ff[2]                 ; SRAM512X8:i_SRAM|Q[3]       ; A[2]         ; A[14]       ; 0.000        ; 3.170      ; 4.416      ;
; 0.960  ; s_ff[2]                 ; SRAM512X8:i_SRAM|Q[0]       ; A[2]         ; A[14]       ; 0.000        ; 3.170      ; 4.416      ;
; 0.991  ; s_fc[3]                 ; SRAM512X8:i_SRAM|Q[2]       ; A[2]         ; A[14]       ; 0.000        ; 2.981      ; 4.258      ;
; 0.992  ; s_fc[3]                 ; SRAM512X8:i_SRAM|Q[6]       ; A[2]         ; A[14]       ; 0.000        ; 2.981      ; 4.259      ;
; 0.993  ; s_fc[3]                 ; SRAM512X8:i_SRAM|Q[5]       ; A[2]         ; A[14]       ; 0.000        ; 2.981      ; 4.260      ;
; 0.995  ; s_fc[3]                 ; SRAM512X8:i_SRAM|Q[7]       ; A[2]         ; A[14]       ; 0.000        ; 2.981      ; 4.262      ;
; 0.996  ; s_ff[2]                 ; SRAM512X8:i_SRAM|Q[2]       ; A[2]         ; A[14]       ; 0.000        ; 3.169      ; 4.451      ;
; 0.997  ; s_fc[3]                 ; SRAM512X8:i_SRAM|Q[4]       ; A[2]         ; A[14]       ; 0.000        ; 2.981      ; 4.264      ;
; 0.997  ; s_ff[2]                 ; SRAM512X8:i_SRAM|Q[6]       ; A[2]         ; A[14]       ; 0.000        ; 3.169      ; 4.452      ;
; 0.998  ; s_ff[2]                 ; SRAM512X8:i_SRAM|Q[5]       ; A[2]         ; A[14]       ; 0.000        ; 3.169      ; 4.453      ;
; 1.000  ; s_ff[2]                 ; SRAM512X8:i_SRAM|Q[7]       ; A[2]         ; A[14]       ; 0.000        ; 3.169      ; 4.455      ;
; 1.002  ; s_ff[2]                 ; SRAM512X8:i_SRAM|Q[4]       ; A[2]         ; A[14]       ; 0.000        ; 3.169      ; 4.457      ;
; 1.036  ; s_fe[4]                 ; SRAM512X8:i_SRAM|Q[1]       ; A[2]         ; A[14]       ; 0.000        ; 2.956      ; 4.278      ;
; 1.037  ; s_ff[1]                 ; SRAM512X8:i_SRAM|Q[3]       ; A[2]         ; A[14]       ; 0.000        ; 3.170      ; 4.493      ;
; 1.037  ; s_ff[1]                 ; SRAM512X8:i_SRAM|Q[0]       ; A[2]         ; A[14]       ; 0.000        ; 3.170      ; 4.493      ;
; 1.040  ; s_fc[1]                 ; SRAM512X8:i_SRAM|Q[1]       ; A[2]         ; A[14]       ; 0.000        ; 2.982      ; 4.308      ;
; 1.058  ; s_ff[0]                 ; SRAM512X8:i_SRAM|Q[1]       ; A[2]         ; A[14]       ; 0.000        ; 3.170      ; 4.514      ;
; 1.073  ; s_ff[1]                 ; SRAM512X8:i_SRAM|Q[2]       ; A[2]         ; A[14]       ; 0.000        ; 3.169      ; 4.528      ;
; 1.074  ; s_ff[1]                 ; SRAM512X8:i_SRAM|Q[6]       ; A[2]         ; A[14]       ; 0.000        ; 3.169      ; 4.529      ;
; 1.075  ; s_ff[1]                 ; SRAM512X8:i_SRAM|Q[5]       ; A[2]         ; A[14]       ; 0.000        ; 3.169      ; 4.530      ;
; 1.077  ; s_ff[1]                 ; SRAM512X8:i_SRAM|Q[7]       ; A[2]         ; A[14]       ; 0.000        ; 3.169      ; 4.532      ;
; 1.079  ; s_ff[1]                 ; SRAM512X8:i_SRAM|Q[4]       ; A[2]         ; A[14]       ; 0.000        ; 3.169      ; 4.534      ;
; 1.103  ; s_fc[0]                 ; SRAM512X8:i_SRAM|Q[1]       ; A[2]         ; A[14]       ; 0.000        ; 2.982      ; 4.371      ;
; 1.106  ; s_fd[4]                 ; SRAM512X8:i_SRAM|Q[1]       ; A[2]         ; A[14]       ; 0.000        ; 2.921      ; 4.313      ;
; 1.135  ; s_fe[4]                 ; SRAM512X8:i_SRAM|Q[3]       ; A[2]         ; A[14]       ; 0.000        ; 2.956      ; 4.377      ;
; 1.135  ; s_fe[4]                 ; SRAM512X8:i_SRAM|Q[0]       ; A[2]         ; A[14]       ; 0.000        ; 2.956      ; 4.377      ;
; 1.139  ; s_fc[1]                 ; SRAM512X8:i_SRAM|Q[3]       ; A[2]         ; A[14]       ; 0.000        ; 2.982      ; 4.407      ;
; 1.139  ; s_fc[1]                 ; SRAM512X8:i_SRAM|Q[0]       ; A[2]         ; A[14]       ; 0.000        ; 2.982      ; 4.407      ;
; 1.157  ; s_ff[0]                 ; SRAM512X8:i_SRAM|Q[3]       ; A[2]         ; A[14]       ; 0.000        ; 3.170      ; 4.613      ;
; 1.157  ; s_ff[0]                 ; SRAM512X8:i_SRAM|Q[0]       ; A[2]         ; A[14]       ; 0.000        ; 3.170      ; 4.613      ;
; 1.171  ; s_fe[4]                 ; SRAM512X8:i_SRAM|Q[2]       ; A[2]         ; A[14]       ; 0.000        ; 2.955      ; 4.412      ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'A[14]'                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; -2.645 ; -2.645       ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; SRAM512X8:i_SRAM|SRAM_DQ[0]$latch  ;
; -2.645 ; -2.645       ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; SRAM512X8:i_SRAM|SRAM_DQ[0]$latch  ;
; -2.645 ; -2.645       ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; SRAM512X8:i_SRAM|SRAM_DQ[10]$latch ;
; -2.645 ; -2.645       ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; SRAM512X8:i_SRAM|SRAM_DQ[10]$latch ;
; -2.645 ; -2.645       ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; SRAM512X8:i_SRAM|SRAM_DQ[11]$latch ;
; -2.645 ; -2.645       ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; SRAM512X8:i_SRAM|SRAM_DQ[11]$latch ;
; -2.645 ; -2.645       ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; SRAM512X8:i_SRAM|SRAM_DQ[12]$latch ;
; -2.645 ; -2.645       ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; SRAM512X8:i_SRAM|SRAM_DQ[12]$latch ;
; -2.645 ; -2.645       ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; SRAM512X8:i_SRAM|SRAM_DQ[13]$latch ;
; -2.645 ; -2.645       ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; SRAM512X8:i_SRAM|SRAM_DQ[13]$latch ;
; -2.645 ; -2.645       ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; SRAM512X8:i_SRAM|SRAM_DQ[14]$latch ;
; -2.645 ; -2.645       ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; SRAM512X8:i_SRAM|SRAM_DQ[14]$latch ;
; -2.645 ; -2.645       ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; SRAM512X8:i_SRAM|SRAM_DQ[15]$latch ;
; -2.645 ; -2.645       ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; SRAM512X8:i_SRAM|SRAM_DQ[15]$latch ;
; -2.645 ; -2.645       ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; SRAM512X8:i_SRAM|SRAM_DQ[1]$latch  ;
; -2.645 ; -2.645       ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; SRAM512X8:i_SRAM|SRAM_DQ[1]$latch  ;
; -2.645 ; -2.645       ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; SRAM512X8:i_SRAM|SRAM_DQ[2]$latch  ;
; -2.645 ; -2.645       ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; SRAM512X8:i_SRAM|SRAM_DQ[2]$latch  ;
; -2.645 ; -2.645       ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; SRAM512X8:i_SRAM|SRAM_DQ[3]$latch  ;
; -2.645 ; -2.645       ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; SRAM512X8:i_SRAM|SRAM_DQ[3]$latch  ;
; -2.645 ; -2.645       ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; SRAM512X8:i_SRAM|SRAM_DQ[4]$latch  ;
; -2.645 ; -2.645       ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; SRAM512X8:i_SRAM|SRAM_DQ[4]$latch  ;
; -2.645 ; -2.645       ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; SRAM512X8:i_SRAM|SRAM_DQ[5]$latch  ;
; -2.645 ; -2.645       ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; SRAM512X8:i_SRAM|SRAM_DQ[5]$latch  ;
; -2.645 ; -2.645       ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; SRAM512X8:i_SRAM|SRAM_DQ[6]$latch  ;
; -2.645 ; -2.645       ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; SRAM512X8:i_SRAM|SRAM_DQ[6]$latch  ;
; -2.645 ; -2.645       ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; SRAM512X8:i_SRAM|SRAM_DQ[7]$latch  ;
; -2.645 ; -2.645       ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; SRAM512X8:i_SRAM|SRAM_DQ[7]$latch  ;
; -2.645 ; -2.645       ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; SRAM512X8:i_SRAM|SRAM_DQ[8]$latch  ;
; -2.645 ; -2.645       ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; SRAM512X8:i_SRAM|SRAM_DQ[8]$latch  ;
; -2.645 ; -2.645       ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; SRAM512X8:i_SRAM|SRAM_DQ[9]$latch  ;
; -2.645 ; -2.645       ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; SRAM512X8:i_SRAM|SRAM_DQ[9]$latch  ;
; -2.645 ; -2.645       ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[0]$latch|datad      ;
; -2.645 ; -2.645       ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[0]$latch|datad      ;
; -2.645 ; -2.645       ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[10]$latch|datad     ;
; -2.645 ; -2.645       ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[10]$latch|datad     ;
; -2.645 ; -2.645       ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[11]$latch|datac     ;
; -2.645 ; -2.645       ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[11]$latch|datac     ;
; -2.645 ; -2.645       ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[12]$latch|datad     ;
; -2.645 ; -2.645       ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[12]$latch|datad     ;
; -2.645 ; -2.645       ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[13]$latch|datad     ;
; -2.645 ; -2.645       ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[13]$latch|datad     ;
; -2.645 ; -2.645       ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[14]$latch|datad     ;
; -2.645 ; -2.645       ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[14]$latch|datad     ;
; -2.645 ; -2.645       ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[15]$latch|datad     ;
; -2.645 ; -2.645       ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[15]$latch|datad     ;
; -2.645 ; -2.645       ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[1]$latch|datad      ;
; -2.645 ; -2.645       ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[1]$latch|datad      ;
; -2.645 ; -2.645       ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[2]$latch|datad      ;
; -2.645 ; -2.645       ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[2]$latch|datad      ;
; -2.645 ; -2.645       ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[3]$latch|datad      ;
; -2.645 ; -2.645       ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[3]$latch|datad      ;
; -2.645 ; -2.645       ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[4]$latch|datad      ;
; -2.645 ; -2.645       ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[4]$latch|datad      ;
; -2.645 ; -2.645       ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[5]$latch|datad      ;
; -2.645 ; -2.645       ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[5]$latch|datad      ;
; -2.645 ; -2.645       ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[6]$latch|datad      ;
; -2.645 ; -2.645       ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[6]$latch|datad      ;
; -2.645 ; -2.645       ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[7]$latch|datad      ;
; -2.645 ; -2.645       ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[7]$latch|datad      ;
; -2.645 ; -2.645       ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[8]$latch|datac      ;
; -2.645 ; -2.645       ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[8]$latch|datac      ;
; -2.645 ; -2.645       ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[9]$latch|datad      ;
; -2.645 ; -2.645       ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[9]$latch|datad      ;
; -2.645 ; -2.645       ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[18]~9clkctrl|inclk[0]  ;
; -2.645 ; -2.645       ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[18]~9clkctrl|inclk[0]  ;
; -2.645 ; -2.645       ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[18]~9clkctrl|outclk    ;
; -2.645 ; -2.645       ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[18]~9clkctrl|outclk    ;
; -2.645 ; -2.645       ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[18]~9|combout          ;
; -2.645 ; -2.645       ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[18]~9|combout          ;
; -2.356 ; -2.356       ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[18]~8|combout          ;
; -2.356 ; -2.356       ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[18]~8|combout          ;
; -2.356 ; -2.356       ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[18]~9|datad            ;
; -2.356 ; -2.356       ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[18]~9|datad            ;
; -1.469 ; 1.000        ; 2.469          ; Port Rate        ; A[14] ; Rise       ; A[14]                              ;
; -1.244 ; -0.133       ; 1.111          ; High Pulse Width ; A[14] ; Fall       ; SRAM512X8:i_SRAM|Q[0]              ;
; -1.244 ; -0.133       ; 1.111          ; Low Pulse Width  ; A[14] ; Fall       ; SRAM512X8:i_SRAM|Q[0]              ;
; -1.244 ; -0.133       ; 1.111          ; High Pulse Width ; A[14] ; Fall       ; SRAM512X8:i_SRAM|Q[1]              ;
; -1.244 ; -0.133       ; 1.111          ; Low Pulse Width  ; A[14] ; Fall       ; SRAM512X8:i_SRAM|Q[1]              ;
; -1.244 ; -0.133       ; 1.111          ; High Pulse Width ; A[14] ; Fall       ; SRAM512X8:i_SRAM|Q[2]              ;
; -1.244 ; -0.133       ; 1.111          ; Low Pulse Width  ; A[14] ; Fall       ; SRAM512X8:i_SRAM|Q[2]              ;
; -1.244 ; -0.133       ; 1.111          ; High Pulse Width ; A[14] ; Fall       ; SRAM512X8:i_SRAM|Q[3]              ;
; -1.244 ; -0.133       ; 1.111          ; Low Pulse Width  ; A[14] ; Fall       ; SRAM512X8:i_SRAM|Q[3]              ;
; -1.244 ; -0.133       ; 1.111          ; High Pulse Width ; A[14] ; Fall       ; SRAM512X8:i_SRAM|Q[4]              ;
; -1.244 ; -0.133       ; 1.111          ; Low Pulse Width  ; A[14] ; Fall       ; SRAM512X8:i_SRAM|Q[4]              ;
; -1.244 ; -0.133       ; 1.111          ; High Pulse Width ; A[14] ; Fall       ; SRAM512X8:i_SRAM|Q[5]              ;
; -1.244 ; -0.133       ; 1.111          ; Low Pulse Width  ; A[14] ; Fall       ; SRAM512X8:i_SRAM|Q[5]              ;
; -1.244 ; -0.133       ; 1.111          ; High Pulse Width ; A[14] ; Fall       ; SRAM512X8:i_SRAM|Q[6]              ;
; -1.244 ; -0.133       ; 1.111          ; Low Pulse Width  ; A[14] ; Fall       ; SRAM512X8:i_SRAM|Q[6]              ;
; -1.244 ; -0.133       ; 1.111          ; High Pulse Width ; A[14] ; Fall       ; SRAM512X8:i_SRAM|Q[7]              ;
; -1.244 ; -0.133       ; 1.111          ; Low Pulse Width  ; A[14] ; Fall       ; SRAM512X8:i_SRAM|Q[7]              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[14] ; Fall       ; exp_slot:exp|exp_reg[0]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[14] ; Fall       ; exp_slot:exp|exp_reg[0]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[14] ; Fall       ; exp_slot:exp|exp_reg[1]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[14] ; Fall       ; exp_slot:exp|exp_reg[1]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[14] ; Fall       ; exp_slot:exp|exp_reg[2]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[14] ; Fall       ; exp_slot:exp|exp_reg[2]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[14] ; Fall       ; exp_slot:exp|exp_reg[3]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[14] ; Fall       ; exp_slot:exp|exp_reg[3]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[14] ; Fall       ; exp_slot:exp|exp_reg[4]            ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'A[2]'                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -1.469 ; 1.000        ; 2.469          ; Port Rate        ; A[2]  ; Rise       ; A[2]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; SRAM512X8:i_SRAM|Q[0]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; SRAM512X8:i_SRAM|Q[0]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; SRAM512X8:i_SRAM|Q[1]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; SRAM512X8:i_SRAM|Q[1]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; SRAM512X8:i_SRAM|Q[2]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; SRAM512X8:i_SRAM|Q[2]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; SRAM512X8:i_SRAM|Q[3]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; SRAM512X8:i_SRAM|Q[3]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; SRAM512X8:i_SRAM|Q[4]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; SRAM512X8:i_SRAM|Q[4]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; SRAM512X8:i_SRAM|Q[5]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; SRAM512X8:i_SRAM|Q[5]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; SRAM512X8:i_SRAM|Q[6]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; SRAM512X8:i_SRAM|Q[6]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; SRAM512X8:i_SRAM|Q[7]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; SRAM512X8:i_SRAM|Q[7]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[0]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[0]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[1]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[1]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[2]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[2]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[3]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[3]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[4]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[4]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[5]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[5]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[6]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[6]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[7]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[7]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[0]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[0]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[1]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[1]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[2]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[2]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[3]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[3]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[4]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[4]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fd[0]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fd[0]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fd[1]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fd[1]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fd[2]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fd[2]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fd[3]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fd[3]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fd[4]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fd[4]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fe[0]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fe[0]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fe[1]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fe[1]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fe[2]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fe[2]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fe[3]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fe[3]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fe[4]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fe[4]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_ff[0]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_ff[0]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_ff[1]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_ff[1]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_ff[2]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_ff[2]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_ff[3]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_ff[3]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_ff[4]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_ff[4]                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; A[2]|combout                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; A[2]|combout                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; D~16clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; D~16clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; D~16clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; D~16clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; D~16|combout                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; D~16|combout                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; D~16|datad                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; D~16|datad                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; Equal0~0|combout            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; Equal0~0|combout            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; Equal0~0|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; Equal0~0|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; Equal0~2|combout            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; Equal0~2|combout            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; Equal0~2|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; Equal0~2|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; Equal0~3|combout            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; Equal0~3|combout            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; Equal0~3|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; Equal0~3|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; Equal4~5|combout            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; Equal4~5|combout            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; Equal4~5|datac              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; Equal4~5|datac              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|cpu_q[0]$latch ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; D[*]         ; A[14]      ; 3.436  ; 3.436  ; Rise       ; A[14]           ;
;  D[0]        ; A[14]      ; 3.102  ; 3.102  ; Rise       ; A[14]           ;
;  D[1]        ; A[14]      ; 3.436  ; 3.436  ; Rise       ; A[14]           ;
;  D[2]        ; A[14]      ; 1.522  ; 1.522  ; Rise       ; A[14]           ;
;  D[3]        ; A[14]      ; 2.786  ; 2.786  ; Rise       ; A[14]           ;
;  D[4]        ; A[14]      ; 2.704  ; 2.704  ; Rise       ; A[14]           ;
;  D[5]        ; A[14]      ; 2.632  ; 2.632  ; Rise       ; A[14]           ;
;  D[6]        ; A[14]      ; 2.899  ; 2.899  ; Rise       ; A[14]           ;
;  D[7]        ; A[14]      ; 2.555  ; 2.555  ; Rise       ; A[14]           ;
; A[*]         ; A[14]      ; 4.988  ; 4.988  ; Fall       ; A[14]           ;
;  A[14]       ; A[14]      ; 0.038  ; 0.038  ; Fall       ; A[14]           ;
;  A[15]       ; A[14]      ; 4.988  ; 4.988  ; Fall       ; A[14]           ;
; D[*]         ; A[14]      ; 3.395  ; 3.395  ; Fall       ; A[14]           ;
;  D[0]        ; A[14]      ; 2.776  ; 2.776  ; Fall       ; A[14]           ;
;  D[1]        ; A[14]      ; 3.395  ; 3.395  ; Fall       ; A[14]           ;
;  D[2]        ; A[14]      ; 2.275  ; 2.275  ; Fall       ; A[14]           ;
;  D[3]        ; A[14]      ; 2.718  ; 2.718  ; Fall       ; A[14]           ;
;  D[4]        ; A[14]      ; 2.705  ; 2.705  ; Fall       ; A[14]           ;
;  D[5]        ; A[14]      ; 2.800  ; 2.800  ; Fall       ; A[14]           ;
;  D[6]        ; A[14]      ; 2.898  ; 2.898  ; Fall       ; A[14]           ;
;  D[7]        ; A[14]      ; 2.836  ; 2.836  ; Fall       ; A[14]           ;
; SRAM_DQ[*]   ; A[14]      ; 1.924  ; 1.924  ; Fall       ; A[14]           ;
;  SRAM_DQ[0]  ; A[14]      ; 1.640  ; 1.640  ; Fall       ; A[14]           ;
;  SRAM_DQ[1]  ; A[14]      ; 1.487  ; 1.487  ; Fall       ; A[14]           ;
;  SRAM_DQ[2]  ; A[14]      ; 1.820  ; 1.820  ; Fall       ; A[14]           ;
;  SRAM_DQ[3]  ; A[14]      ; 1.924  ; 1.924  ; Fall       ; A[14]           ;
;  SRAM_DQ[4]  ; A[14]      ; 1.776  ; 1.776  ; Fall       ; A[14]           ;
;  SRAM_DQ[5]  ; A[14]      ; 1.798  ; 1.798  ; Fall       ; A[14]           ;
;  SRAM_DQ[6]  ; A[14]      ; 1.365  ; 1.365  ; Fall       ; A[14]           ;
;  SRAM_DQ[7]  ; A[14]      ; 1.386  ; 1.386  ; Fall       ; A[14]           ;
;  SRAM_DQ[8]  ; A[14]      ; 1.814  ; 1.814  ; Fall       ; A[14]           ;
;  SRAM_DQ[9]  ; A[14]      ; 1.829  ; 1.829  ; Fall       ; A[14]           ;
;  SRAM_DQ[10] ; A[14]      ; 1.686  ; 1.686  ; Fall       ; A[14]           ;
;  SRAM_DQ[11] ; A[14]      ; 1.537  ; 1.537  ; Fall       ; A[14]           ;
;  SRAM_DQ[12] ; A[14]      ; 1.590  ; 1.590  ; Fall       ; A[14]           ;
;  SRAM_DQ[13] ; A[14]      ; 1.683  ; 1.683  ; Fall       ; A[14]           ;
;  SRAM_DQ[14] ; A[14]      ; 1.661  ; 1.661  ; Fall       ; A[14]           ;
;  SRAM_DQ[15] ; A[14]      ; 1.737  ; 1.737  ; Fall       ; A[14]           ;
; WR_n         ; A[14]      ; 1.085  ; 1.085  ; Fall       ; A[14]           ;
; A[*]         ; A[2]       ; 7.897  ; 7.897  ; Fall       ; A[2]            ;
;  A[0]        ; A[2]       ; 4.404  ; 4.404  ; Fall       ; A[2]            ;
;  A[1]        ; A[2]       ; 3.949  ; 3.949  ; Fall       ; A[2]            ;
;  A[2]        ; A[2]       ; 0.532  ; 0.532  ; Fall       ; A[2]            ;
;  A[3]        ; A[2]       ; 5.666  ; 5.666  ; Fall       ; A[2]            ;
;  A[4]        ; A[2]       ; 5.618  ; 5.618  ; Fall       ; A[2]            ;
;  A[5]        ; A[2]       ; 6.175  ; 6.175  ; Fall       ; A[2]            ;
;  A[6]        ; A[2]       ; 7.897  ; 7.897  ; Fall       ; A[2]            ;
;  A[7]        ; A[2]       ; 7.260  ; 7.260  ; Fall       ; A[2]            ;
;  A[14]       ; A[2]       ; -1.179 ; -1.179 ; Fall       ; A[2]            ;
;  A[15]       ; A[2]       ; 3.771  ; 3.771  ; Fall       ; A[2]            ;
; D[*]         ; A[2]       ; 3.417  ; 3.417  ; Fall       ; A[2]            ;
;  D[0]        ; A[2]       ; 2.993  ; 2.993  ; Fall       ; A[2]            ;
;  D[1]        ; A[2]       ; 3.417  ; 3.417  ; Fall       ; A[2]            ;
;  D[2]        ; A[2]       ; 2.450  ; 2.450  ; Fall       ; A[2]            ;
;  D[3]        ; A[2]       ; 2.754  ; 2.754  ; Fall       ; A[2]            ;
;  D[4]        ; A[2]       ; 2.758  ; 2.758  ; Fall       ; A[2]            ;
;  D[5]        ; A[2]       ; 2.768  ; 2.768  ; Fall       ; A[2]            ;
;  D[6]        ; A[2]       ; 2.866  ; 2.866  ; Fall       ; A[2]            ;
;  D[7]        ; A[2]       ; 2.797  ; 2.797  ; Fall       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 0.707  ; 0.707  ; Fall       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 0.423  ; 0.423  ; Fall       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 0.270  ; 0.270  ; Fall       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 0.603  ; 0.603  ; Fall       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 0.707  ; 0.707  ; Fall       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 0.559  ; 0.559  ; Fall       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 0.581  ; 0.581  ; Fall       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 0.148  ; 0.148  ; Fall       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 0.169  ; 0.169  ; Fall       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 0.597  ; 0.597  ; Fall       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 0.612  ; 0.612  ; Fall       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 0.469  ; 0.469  ; Fall       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 0.320  ; 0.320  ; Fall       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 0.373  ; 0.373  ; Fall       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 0.466  ; 0.466  ; Fall       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 0.444  ; 0.444  ; Fall       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 0.520  ; 0.520  ; Fall       ; A[2]            ;
; WR_n         ; A[2]       ; -0.132 ; -0.132 ; Fall       ; A[2]            ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; D[*]         ; A[14]      ; 2.426  ; 2.426  ; Rise       ; A[14]           ;
;  D[0]        ; A[14]      ; 1.092  ; 1.092  ; Rise       ; A[14]           ;
;  D[1]        ; A[14]      ; 0.748  ; 0.748  ; Rise       ; A[14]           ;
;  D[2]        ; A[14]      ; 2.426  ; 2.426  ; Rise       ; A[14]           ;
;  D[3]        ; A[14]      ; 1.163  ; 1.163  ; Rise       ; A[14]           ;
;  D[4]        ; A[14]      ; 1.436  ; 1.436  ; Rise       ; A[14]           ;
;  D[5]        ; A[14]      ; 1.317  ; 1.317  ; Rise       ; A[14]           ;
;  D[6]        ; A[14]      ; 1.246  ; 1.246  ; Rise       ; A[14]           ;
;  D[7]        ; A[14]      ; 1.398  ; 1.398  ; Rise       ; A[14]           ;
; A[*]         ; A[14]      ; 4.129  ; 4.129  ; Fall       ; A[14]           ;
;  A[14]       ; A[14]      ; 4.129  ; 4.129  ; Fall       ; A[14]           ;
;  A[15]       ; A[14]      ; -1.243 ; -1.243 ; Fall       ; A[14]           ;
; D[*]         ; A[14]      ; 2.422  ; 2.422  ; Fall       ; A[14]           ;
;  D[0]        ; A[14]      ; 1.165  ; 1.165  ; Fall       ; A[14]           ;
;  D[1]        ; A[14]      ; 0.798  ; 0.798  ; Fall       ; A[14]           ;
;  D[2]        ; A[14]      ; 2.422  ; 2.422  ; Fall       ; A[14]           ;
;  D[3]        ; A[14]      ; 1.224  ; 1.224  ; Fall       ; A[14]           ;
;  D[4]        ; A[14]      ; 1.248  ; 1.248  ; Fall       ; A[14]           ;
;  D[5]        ; A[14]      ; 1.313  ; 1.313  ; Fall       ; A[14]           ;
;  D[6]        ; A[14]      ; 1.286  ; 1.286  ; Fall       ; A[14]           ;
;  D[7]        ; A[14]      ; 1.349  ; 1.349  ; Fall       ; A[14]           ;
; SRAM_DQ[*]   ; A[14]      ; -0.484 ; -0.484 ; Fall       ; A[14]           ;
;  SRAM_DQ[0]  ; A[14]      ; -0.759 ; -0.759 ; Fall       ; A[14]           ;
;  SRAM_DQ[1]  ; A[14]      ; -0.606 ; -0.606 ; Fall       ; A[14]           ;
;  SRAM_DQ[2]  ; A[14]      ; -0.939 ; -0.939 ; Fall       ; A[14]           ;
;  SRAM_DQ[3]  ; A[14]      ; -1.043 ; -1.043 ; Fall       ; A[14]           ;
;  SRAM_DQ[4]  ; A[14]      ; -0.895 ; -0.895 ; Fall       ; A[14]           ;
;  SRAM_DQ[5]  ; A[14]      ; -0.917 ; -0.917 ; Fall       ; A[14]           ;
;  SRAM_DQ[6]  ; A[14]      ; -0.484 ; -0.484 ; Fall       ; A[14]           ;
;  SRAM_DQ[7]  ; A[14]      ; -0.505 ; -0.505 ; Fall       ; A[14]           ;
;  SRAM_DQ[8]  ; A[14]      ; -0.933 ; -0.933 ; Fall       ; A[14]           ;
;  SRAM_DQ[9]  ; A[14]      ; -0.948 ; -0.948 ; Fall       ; A[14]           ;
;  SRAM_DQ[10] ; A[14]      ; -0.805 ; -0.805 ; Fall       ; A[14]           ;
;  SRAM_DQ[11] ; A[14]      ; -0.656 ; -0.656 ; Fall       ; A[14]           ;
;  SRAM_DQ[12] ; A[14]      ; -0.709 ; -0.709 ; Fall       ; A[14]           ;
;  SRAM_DQ[13] ; A[14]      ; -0.802 ; -0.802 ; Fall       ; A[14]           ;
;  SRAM_DQ[14] ; A[14]      ; -0.780 ; -0.780 ; Fall       ; A[14]           ;
;  SRAM_DQ[15] ; A[14]      ; -0.856 ; -0.856 ; Fall       ; A[14]           ;
; WR_n         ; A[14]      ; -0.156 ; -0.156 ; Fall       ; A[14]           ;
; A[*]         ; A[2]       ; 4.713  ; 4.713  ; Fall       ; A[2]            ;
;  A[0]        ; A[2]       ; -3.282 ; -3.282 ; Fall       ; A[2]            ;
;  A[1]        ; A[2]       ; -2.688 ; -2.688 ; Fall       ; A[2]            ;
;  A[2]        ; A[2]       ; 0.018  ; 0.018  ; Fall       ; A[2]            ;
;  A[3]        ; A[2]       ; -5.116 ; -5.116 ; Fall       ; A[2]            ;
;  A[4]        ; A[2]       ; -5.068 ; -5.068 ; Fall       ; A[2]            ;
;  A[5]        ; A[2]       ; -5.625 ; -5.625 ; Fall       ; A[2]            ;
;  A[6]        ; A[2]       ; -6.675 ; -6.675 ; Fall       ; A[2]            ;
;  A[7]        ; A[2]       ; -6.038 ; -6.038 ; Fall       ; A[2]            ;
;  A[14]       ; A[2]       ; 4.713  ; 4.713  ; Fall       ; A[2]            ;
;  A[15]       ; A[2]       ; -0.659 ; -0.659 ; Fall       ; A[2]            ;
; D[*]         ; A[2]       ; -1.286 ; -1.286 ; Fall       ; A[2]            ;
;  D[0]        ; A[2]       ; -1.926 ; -1.926 ; Fall       ; A[2]            ;
;  D[1]        ; A[2]       ; -1.775 ; -1.775 ; Fall       ; A[2]            ;
;  D[2]        ; A[2]       ; -1.286 ; -1.286 ; Fall       ; A[2]            ;
;  D[3]        ; A[2]       ; -1.639 ; -1.639 ; Fall       ; A[2]            ;
;  D[4]        ; A[2]       ; -1.766 ; -1.766 ; Fall       ; A[2]            ;
;  D[5]        ; A[2]       ; -2.520 ; -2.520 ; Fall       ; A[2]            ;
;  D[6]        ; A[2]       ; -2.618 ; -2.618 ; Fall       ; A[2]            ;
;  D[7]        ; A[2]       ; -2.549 ; -2.549 ; Fall       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 0.100  ; 0.100  ; Fall       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; -0.175 ; -0.175 ; Fall       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; -0.022 ; -0.022 ; Fall       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; -0.355 ; -0.355 ; Fall       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; -0.459 ; -0.459 ; Fall       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; -0.311 ; -0.311 ; Fall       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; -0.333 ; -0.333 ; Fall       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 0.100  ; 0.100  ; Fall       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 0.079  ; 0.079  ; Fall       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; -0.349 ; -0.349 ; Fall       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; -0.364 ; -0.364 ; Fall       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; -0.221 ; -0.221 ; Fall       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; -0.072 ; -0.072 ; Fall       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; -0.125 ; -0.125 ; Fall       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; -0.218 ; -0.218 ; Fall       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; -0.196 ; -0.196 ; Fall       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; -0.272 ; -0.272 ; Fall       ; A[2]            ;
; WR_n         ; A[2]       ; 0.428  ; 0.428  ; Fall       ; A[2]            ;
+--------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; D[*]           ; A[14]      ; 12.849 ; 12.849 ; Rise       ; A[14]           ;
;  D[0]          ; A[14]      ; 11.928 ; 11.928 ; Rise       ; A[14]           ;
;  D[1]          ; A[14]      ; 12.849 ; 12.849 ; Rise       ; A[14]           ;
;  D[2]          ; A[14]      ; 12.247 ; 12.247 ; Rise       ; A[14]           ;
;  D[3]          ; A[14]      ; 12.688 ; 12.688 ; Rise       ; A[14]           ;
;  D[4]          ; A[14]      ; 12.607 ; 12.607 ; Rise       ; A[14]           ;
;  D[5]          ; A[14]      ; 9.929  ; 9.929  ; Rise       ; A[14]           ;
;  D[6]          ; A[14]      ; 10.225 ; 10.225 ; Rise       ; A[14]           ;
;  D[7]          ; A[14]      ; 10.536 ; 10.536 ; Rise       ; A[14]           ;
; HEX2[*]        ; A[14]      ; 18.404 ; 18.404 ; Rise       ; A[14]           ;
;  HEX2[0]       ; A[14]      ; 18.260 ; 18.260 ; Rise       ; A[14]           ;
;  HEX2[1]       ; A[14]      ; 18.038 ; 18.038 ; Rise       ; A[14]           ;
;  HEX2[2]       ; A[14]      ; 18.078 ; 18.078 ; Rise       ; A[14]           ;
;  HEX2[3]       ; A[14]      ; 18.079 ; 18.079 ; Rise       ; A[14]           ;
;  HEX2[4]       ; A[14]      ; 18.281 ; 18.281 ; Rise       ; A[14]           ;
;  HEX2[5]       ; A[14]      ; 18.386 ; 18.386 ; Rise       ; A[14]           ;
;  HEX2[6]       ; A[14]      ; 18.404 ; 18.404 ; Rise       ; A[14]           ;
; HEX3[*]        ; A[14]      ; 16.197 ; 16.197 ; Rise       ; A[14]           ;
;  HEX3[0]       ; A[14]      ; 15.663 ; 15.663 ; Rise       ; A[14]           ;
;  HEX3[1]       ; A[14]      ; 15.492 ; 15.492 ; Rise       ; A[14]           ;
;  HEX3[2]       ; A[14]      ; 15.470 ; 15.470 ; Rise       ; A[14]           ;
;  HEX3[3]       ; A[14]      ; 16.197 ; 16.197 ; Rise       ; A[14]           ;
;  HEX3[4]       ; A[14]      ; 15.556 ; 15.556 ; Rise       ; A[14]           ;
;  HEX3[5]       ; A[14]      ; 14.537 ; 14.537 ; Rise       ; A[14]           ;
;  HEX3[6]       ; A[14]      ; 15.333 ; 15.333 ; Rise       ; A[14]           ;
; LEDG[*]        ; A[14]      ; 9.779  ; 9.779  ; Rise       ; A[14]           ;
;  LEDG[2]       ; A[14]      ; 9.380  ; 9.380  ; Rise       ; A[14]           ;
;  LEDG[3]       ; A[14]      ; 9.736  ; 9.736  ; Rise       ; A[14]           ;
;  LEDG[4]       ; A[14]      ; 9.758  ; 9.758  ; Rise       ; A[14]           ;
;  LEDG[5]       ; A[14]      ; 9.779  ; 9.779  ; Rise       ; A[14]           ;
; SRAM_ADDR[*]   ; A[14]      ; 17.180 ; 17.180 ; Rise       ; A[14]           ;
;  SRAM_ADDR[14] ; A[14]      ; 15.394 ; 15.394 ; Rise       ; A[14]           ;
;  SRAM_ADDR[15] ; A[14]      ; 17.180 ; 17.180 ; Rise       ; A[14]           ;
;  SRAM_ADDR[16] ; A[14]      ; 14.535 ; 14.535 ; Rise       ; A[14]           ;
;  SRAM_ADDR[17] ; A[14]      ; 16.870 ; 16.870 ; Rise       ; A[14]           ;
; SRAM_CE_N      ; A[14]      ; 11.830 ; 11.830 ; Rise       ; A[14]           ;
; SRAM_DQ[*]     ; A[14]      ; 17.325 ; 17.325 ; Rise       ; A[14]           ;
;  SRAM_DQ[0]    ; A[14]      ; 13.642 ; 13.642 ; Rise       ; A[14]           ;
;  SRAM_DQ[1]    ; A[14]      ; 13.628 ; 13.628 ; Rise       ; A[14]           ;
;  SRAM_DQ[2]    ; A[14]      ; 17.325 ; 17.325 ; Rise       ; A[14]           ;
;  SRAM_DQ[3]    ; A[14]      ; 13.653 ; 13.653 ; Rise       ; A[14]           ;
;  SRAM_DQ[4]    ; A[14]      ; 13.093 ; 13.093 ; Rise       ; A[14]           ;
;  SRAM_DQ[5]    ; A[14]      ; 13.098 ; 13.098 ; Rise       ; A[14]           ;
;  SRAM_DQ[6]    ; A[14]      ; 13.347 ; 13.347 ; Rise       ; A[14]           ;
;  SRAM_DQ[7]    ; A[14]      ; 13.397 ; 13.397 ; Rise       ; A[14]           ;
;  SRAM_DQ[8]    ; A[14]      ; 13.205 ; 13.205 ; Rise       ; A[14]           ;
;  SRAM_DQ[9]    ; A[14]      ; 13.443 ; 13.443 ; Rise       ; A[14]           ;
;  SRAM_DQ[10]   ; A[14]      ; 14.850 ; 14.850 ; Rise       ; A[14]           ;
;  SRAM_DQ[11]   ; A[14]      ; 13.208 ; 13.208 ; Rise       ; A[14]           ;
;  SRAM_DQ[12]   ; A[14]      ; 13.156 ; 13.156 ; Rise       ; A[14]           ;
;  SRAM_DQ[13]   ; A[14]      ; 13.442 ; 13.442 ; Rise       ; A[14]           ;
;  SRAM_DQ[14]   ; A[14]      ; 13.660 ; 13.660 ; Rise       ; A[14]           ;
;  SRAM_DQ[15]   ; A[14]      ; 13.620 ; 13.620 ; Rise       ; A[14]           ;
; SRAM_LB_N      ; A[14]      ; 13.988 ; 13.988 ; Rise       ; A[14]           ;
; SRAM_UB_N      ; A[14]      ; 13.975 ; 13.975 ; Rise       ; A[14]           ;
; D[*]           ; A[14]      ; 15.761 ; 15.761 ; Fall       ; A[14]           ;
;  D[0]          ; A[14]      ; 14.908 ; 14.908 ; Fall       ; A[14]           ;
;  D[1]          ; A[14]      ; 15.761 ; 15.761 ; Fall       ; A[14]           ;
;  D[2]          ; A[14]      ; 15.282 ; 15.282 ; Fall       ; A[14]           ;
;  D[3]          ; A[14]      ; 15.437 ; 15.437 ; Fall       ; A[14]           ;
;  D[4]          ; A[14]      ; 15.257 ; 15.257 ; Fall       ; A[14]           ;
;  D[5]          ; A[14]      ; 15.151 ; 15.151 ; Fall       ; A[14]           ;
;  D[6]          ; A[14]      ; 15.062 ; 15.062 ; Fall       ; A[14]           ;
;  D[7]          ; A[14]      ; 14.843 ; 14.843 ; Fall       ; A[14]           ;
; HEX2[*]        ; A[14]      ; 18.404 ; 18.404 ; Fall       ; A[14]           ;
;  HEX2[0]       ; A[14]      ; 18.260 ; 18.260 ; Fall       ; A[14]           ;
;  HEX2[1]       ; A[14]      ; 18.038 ; 18.038 ; Fall       ; A[14]           ;
;  HEX2[2]       ; A[14]      ; 18.078 ; 18.078 ; Fall       ; A[14]           ;
;  HEX2[3]       ; A[14]      ; 18.079 ; 18.079 ; Fall       ; A[14]           ;
;  HEX2[4]       ; A[14]      ; 18.281 ; 18.281 ; Fall       ; A[14]           ;
;  HEX2[5]       ; A[14]      ; 18.386 ; 18.386 ; Fall       ; A[14]           ;
;  HEX2[6]       ; A[14]      ; 18.404 ; 18.404 ; Fall       ; A[14]           ;
; HEX3[*]        ; A[14]      ; 16.197 ; 16.197 ; Fall       ; A[14]           ;
;  HEX3[0]       ; A[14]      ; 15.663 ; 15.663 ; Fall       ; A[14]           ;
;  HEX3[1]       ; A[14]      ; 15.492 ; 15.492 ; Fall       ; A[14]           ;
;  HEX3[2]       ; A[14]      ; 15.470 ; 15.470 ; Fall       ; A[14]           ;
;  HEX3[3]       ; A[14]      ; 16.197 ; 16.197 ; Fall       ; A[14]           ;
;  HEX3[4]       ; A[14]      ; 15.556 ; 15.556 ; Fall       ; A[14]           ;
;  HEX3[5]       ; A[14]      ; 14.537 ; 14.537 ; Fall       ; A[14]           ;
;  HEX3[6]       ; A[14]      ; 15.333 ; 15.333 ; Fall       ; A[14]           ;
; LEDG[*]        ; A[14]      ; 12.908 ; 12.908 ; Fall       ; A[14]           ;
;  LEDG[2]       ; A[14]      ; 12.525 ; 12.525 ; Fall       ; A[14]           ;
;  LEDG[3]       ; A[14]      ; 12.865 ; 12.865 ; Fall       ; A[14]           ;
;  LEDG[4]       ; A[14]      ; 12.887 ; 12.887 ; Fall       ; A[14]           ;
;  LEDG[5]       ; A[14]      ; 12.908 ; 12.908 ; Fall       ; A[14]           ;
; SRAM_ADDR[*]   ; A[14]      ; 17.180 ; 17.180 ; Fall       ; A[14]           ;
;  SRAM_ADDR[14] ; A[14]      ; 15.394 ; 15.394 ; Fall       ; A[14]           ;
;  SRAM_ADDR[15] ; A[14]      ; 17.180 ; 17.180 ; Fall       ; A[14]           ;
;  SRAM_ADDR[16] ; A[14]      ; 14.535 ; 14.535 ; Fall       ; A[14]           ;
;  SRAM_ADDR[17] ; A[14]      ; 16.870 ; 16.870 ; Fall       ; A[14]           ;
; SRAM_CE_N      ; A[14]      ; 14.975 ; 14.975 ; Fall       ; A[14]           ;
; SRAM_DQ[*]     ; A[14]      ; 17.102 ; 17.102 ; Fall       ; A[14]           ;
;  SRAM_DQ[0]    ; A[14]      ; 13.419 ; 13.419 ; Fall       ; A[14]           ;
;  SRAM_DQ[1]    ; A[14]      ; 13.405 ; 13.405 ; Fall       ; A[14]           ;
;  SRAM_DQ[2]    ; A[14]      ; 17.102 ; 17.102 ; Fall       ; A[14]           ;
;  SRAM_DQ[3]    ; A[14]      ; 13.430 ; 13.430 ; Fall       ; A[14]           ;
;  SRAM_DQ[4]    ; A[14]      ; 12.870 ; 12.870 ; Fall       ; A[14]           ;
;  SRAM_DQ[5]    ; A[14]      ; 12.875 ; 12.875 ; Fall       ; A[14]           ;
;  SRAM_DQ[6]    ; A[14]      ; 13.124 ; 13.124 ; Fall       ; A[14]           ;
;  SRAM_DQ[7]    ; A[14]      ; 13.174 ; 13.174 ; Fall       ; A[14]           ;
;  SRAM_DQ[8]    ; A[14]      ; 13.428 ; 13.428 ; Fall       ; A[14]           ;
;  SRAM_DQ[9]    ; A[14]      ; 13.666 ; 13.666 ; Fall       ; A[14]           ;
;  SRAM_DQ[10]   ; A[14]      ; 15.073 ; 15.073 ; Fall       ; A[14]           ;
;  SRAM_DQ[11]   ; A[14]      ; 13.431 ; 13.431 ; Fall       ; A[14]           ;
;  SRAM_DQ[12]   ; A[14]      ; 13.379 ; 13.379 ; Fall       ; A[14]           ;
;  SRAM_DQ[13]   ; A[14]      ; 13.665 ; 13.665 ; Fall       ; A[14]           ;
;  SRAM_DQ[14]   ; A[14]      ; 13.883 ; 13.883 ; Fall       ; A[14]           ;
;  SRAM_DQ[15]   ; A[14]      ; 13.843 ; 13.843 ; Fall       ; A[14]           ;
; SRAM_LB_N      ; A[14]      ; 13.988 ; 13.988 ; Fall       ; A[14]           ;
; SRAM_UB_N      ; A[14]      ; 13.975 ; 13.975 ; Fall       ; A[14]           ;
; BUSDIR_n       ; A[2]       ; 9.364  ; 9.364  ; Rise       ; A[2]            ;
; D[*]           ; A[2]       ; 15.166 ; 15.166 ; Rise       ; A[2]            ;
;  D[0]          ; A[2]       ; 14.245 ; 14.245 ; Rise       ; A[2]            ;
;  D[1]          ; A[2]       ; 15.166 ; 15.166 ; Rise       ; A[2]            ;
;  D[2]          ; A[2]       ; 14.564 ; 14.564 ; Rise       ; A[2]            ;
;  D[3]          ; A[2]       ; 15.005 ; 15.005 ; Rise       ; A[2]            ;
;  D[4]          ; A[2]       ; 14.924 ; 14.924 ; Rise       ; A[2]            ;
;  D[5]          ; A[2]       ; 12.246 ; 12.246 ; Rise       ; A[2]            ;
;  D[6]          ; A[2]       ; 12.542 ; 12.542 ; Rise       ; A[2]            ;
;  D[7]          ; A[2]       ; 12.853 ; 12.853 ; Rise       ; A[2]            ;
; LEDG[*]        ; A[2]       ; 9.964  ; 9.964  ; Rise       ; A[2]            ;
;  LEDG[2]       ; A[2]       ; 9.964  ; 9.964  ; Rise       ; A[2]            ;
;  LEDG[3]       ; A[2]       ; 9.717  ; 9.717  ; Rise       ; A[2]            ;
;  LEDG[4]       ; A[2]       ; 9.738  ; 9.738  ; Rise       ; A[2]            ;
;  LEDG[5]       ; A[2]       ; 9.759  ; 9.759  ; Rise       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]       ; 10.824 ; 10.824 ; Rise       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]       ; 10.824 ; 10.824 ; Rise       ; A[2]            ;
; SRAM_CE_N      ; A[2]       ; 12.414 ; 12.414 ; Rise       ; A[2]            ;
; U1OE_n         ; A[2]       ; 9.619  ; 9.619  ; Rise       ; A[2]            ;
; BUSDIR_n       ; A[2]       ; 9.364  ; 9.364  ; Fall       ; A[2]            ;
; D[*]           ; A[2]       ; 18.078 ; 18.078 ; Fall       ; A[2]            ;
;  D[0]          ; A[2]       ; 17.225 ; 17.225 ; Fall       ; A[2]            ;
;  D[1]          ; A[2]       ; 18.078 ; 18.078 ; Fall       ; A[2]            ;
;  D[2]          ; A[2]       ; 17.599 ; 17.599 ; Fall       ; A[2]            ;
;  D[3]          ; A[2]       ; 17.754 ; 17.754 ; Fall       ; A[2]            ;
;  D[4]          ; A[2]       ; 17.574 ; 17.574 ; Fall       ; A[2]            ;
;  D[5]          ; A[2]       ; 17.468 ; 17.468 ; Fall       ; A[2]            ;
;  D[6]          ; A[2]       ; 17.379 ; 17.379 ; Fall       ; A[2]            ;
;  D[7]          ; A[2]       ; 17.160 ; 17.160 ; Fall       ; A[2]            ;
; HEX2[*]        ; A[2]       ; 19.254 ; 19.254 ; Fall       ; A[2]            ;
;  HEX2[0]       ; A[2]       ; 19.110 ; 19.110 ; Fall       ; A[2]            ;
;  HEX2[1]       ; A[2]       ; 18.888 ; 18.888 ; Fall       ; A[2]            ;
;  HEX2[2]       ; A[2]       ; 18.928 ; 18.928 ; Fall       ; A[2]            ;
;  HEX2[3]       ; A[2]       ; 18.929 ; 18.929 ; Fall       ; A[2]            ;
;  HEX2[4]       ; A[2]       ; 19.131 ; 19.131 ; Fall       ; A[2]            ;
;  HEX2[5]       ; A[2]       ; 19.236 ; 19.236 ; Fall       ; A[2]            ;
;  HEX2[6]       ; A[2]       ; 19.254 ; 19.254 ; Fall       ; A[2]            ;
; HEX3[*]        ; A[2]       ; 19.189 ; 19.189 ; Fall       ; A[2]            ;
;  HEX3[0]       ; A[2]       ; 18.674 ; 18.674 ; Fall       ; A[2]            ;
;  HEX3[1]       ; A[2]       ; 18.485 ; 18.485 ; Fall       ; A[2]            ;
;  HEX3[2]       ; A[2]       ; 18.451 ; 18.451 ; Fall       ; A[2]            ;
;  HEX3[3]       ; A[2]       ; 19.189 ; 19.189 ; Fall       ; A[2]            ;
;  HEX3[4]       ; A[2]       ; 18.584 ; 18.584 ; Fall       ; A[2]            ;
;  HEX3[5]       ; A[2]       ; 17.551 ; 17.551 ; Fall       ; A[2]            ;
;  HEX3[6]       ; A[2]       ; 18.321 ; 18.321 ; Fall       ; A[2]            ;
; LEDG[*]        ; A[2]       ; 12.940 ; 12.940 ; Fall       ; A[2]            ;
;  LEDG[2]       ; A[2]       ; 12.557 ; 12.557 ; Fall       ; A[2]            ;
;  LEDG[3]       ; A[2]       ; 12.897 ; 12.897 ; Fall       ; A[2]            ;
;  LEDG[4]       ; A[2]       ; 12.919 ; 12.919 ; Fall       ; A[2]            ;
;  LEDG[5]       ; A[2]       ; 12.940 ; 12.940 ; Fall       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]       ; 18.865 ; 18.865 ; Fall       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]       ; 10.824 ; 10.824 ; Fall       ; A[2]            ;
;  SRAM_ADDR[14] ; A[2]       ; 15.982 ; 15.982 ; Fall       ; A[2]            ;
;  SRAM_ADDR[15] ; A[2]       ; 18.030 ; 18.030 ; Fall       ; A[2]            ;
;  SRAM_ADDR[16] ; A[2]       ; 16.778 ; 16.778 ; Fall       ; A[2]            ;
;  SRAM_ADDR[17] ; A[2]       ; 18.865 ; 18.865 ; Fall       ; A[2]            ;
; SRAM_CE_N      ; A[2]       ; 15.007 ; 15.007 ; Fall       ; A[2]            ;
; SRAM_LB_N      ; A[2]       ; 17.111 ; 17.111 ; Fall       ; A[2]            ;
; SRAM_UB_N      ; A[2]       ; 17.098 ; 17.098 ; Fall       ; A[2]            ;
; U1OE_n         ; A[2]       ; 9.619  ; 9.619  ; Fall       ; A[2]            ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; D[*]           ; A[14]      ; 8.767  ; 8.767  ; Rise       ; A[14]           ;
;  D[0]          ; A[14]      ; 9.278  ; 9.278  ; Rise       ; A[14]           ;
;  D[1]          ; A[14]      ; 9.330  ; 9.330  ; Rise       ; A[14]           ;
;  D[2]          ; A[14]      ; 9.802  ; 9.802  ; Rise       ; A[14]           ;
;  D[3]          ; A[14]      ; 9.058  ; 9.058  ; Rise       ; A[14]           ;
;  D[4]          ; A[14]      ; 9.628  ; 9.628  ; Rise       ; A[14]           ;
;  D[5]          ; A[14]      ; 8.789  ; 8.789  ; Rise       ; A[14]           ;
;  D[6]          ; A[14]      ; 8.767  ; 8.767  ; Rise       ; A[14]           ;
;  D[7]          ; A[14]      ; 9.314  ; 9.314  ; Rise       ; A[14]           ;
; HEX2[*]        ; A[14]      ; 11.713 ; 11.713 ; Rise       ; A[14]           ;
;  HEX2[0]       ; A[14]      ; 11.929 ; 11.929 ; Rise       ; A[14]           ;
;  HEX2[1]       ; A[14]      ; 11.713 ; 11.713 ; Rise       ; A[14]           ;
;  HEX2[2]       ; A[14]      ; 11.753 ; 11.753 ; Rise       ; A[14]           ;
;  HEX2[3]       ; A[14]      ; 11.752 ; 11.752 ; Rise       ; A[14]           ;
;  HEX2[4]       ; A[14]      ; 11.954 ; 11.954 ; Rise       ; A[14]           ;
;  HEX2[5]       ; A[14]      ; 12.021 ; 12.021 ; Rise       ; A[14]           ;
;  HEX2[6]       ; A[14]      ; 12.085 ; 12.085 ; Rise       ; A[14]           ;
; HEX3[*]        ; A[14]      ; 10.701 ; 10.701 ; Rise       ; A[14]           ;
;  HEX3[0]       ; A[14]      ; 11.826 ; 11.826 ; Rise       ; A[14]           ;
;  HEX3[1]       ; A[14]      ; 11.621 ; 11.621 ; Rise       ; A[14]           ;
;  HEX3[2]       ; A[14]      ; 11.598 ; 11.598 ; Rise       ; A[14]           ;
;  HEX3[3]       ; A[14]      ; 12.325 ; 12.325 ; Rise       ; A[14]           ;
;  HEX3[4]       ; A[14]      ; 11.727 ; 11.727 ; Rise       ; A[14]           ;
;  HEX3[5]       ; A[14]      ; 10.701 ; 10.701 ; Rise       ; A[14]           ;
;  HEX3[6]       ; A[14]      ; 11.460 ; 11.460 ; Rise       ; A[14]           ;
; LEDG[*]        ; A[14]      ; 8.500  ; 8.500  ; Rise       ; A[14]           ;
;  LEDG[2]       ; A[14]      ; 8.747  ; 8.747  ; Rise       ; A[14]           ;
;  LEDG[3]       ; A[14]      ; 8.500  ; 8.500  ; Rise       ; A[14]           ;
;  LEDG[4]       ; A[14]      ; 8.521  ; 8.521  ; Rise       ; A[14]           ;
;  LEDG[5]       ; A[14]      ; 8.542  ; 8.542  ; Rise       ; A[14]           ;
; SRAM_ADDR[*]   ; A[14]      ; 11.767 ; 11.767 ; Rise       ; A[14]           ;
;  SRAM_ADDR[14] ; A[14]      ; 11.767 ; 11.767 ; Rise       ; A[14]           ;
;  SRAM_ADDR[15] ; A[14]      ; 13.801 ; 13.801 ; Rise       ; A[14]           ;
;  SRAM_ADDR[16] ; A[14]      ; 12.086 ; 12.086 ; Rise       ; A[14]           ;
;  SRAM_ADDR[17] ; A[14]      ; 14.457 ; 14.457 ; Rise       ; A[14]           ;
; SRAM_CE_N      ; A[14]      ; 11.197 ; 11.197 ; Rise       ; A[14]           ;
; SRAM_DQ[*]     ; A[14]      ; 9.948  ; 9.948  ; Rise       ; A[14]           ;
;  SRAM_DQ[0]    ; A[14]      ; 10.497 ; 10.497 ; Rise       ; A[14]           ;
;  SRAM_DQ[1]    ; A[14]      ; 10.483 ; 10.483 ; Rise       ; A[14]           ;
;  SRAM_DQ[2]    ; A[14]      ; 14.180 ; 14.180 ; Rise       ; A[14]           ;
;  SRAM_DQ[3]    ; A[14]      ; 10.508 ; 10.508 ; Rise       ; A[14]           ;
;  SRAM_DQ[4]    ; A[14]      ; 9.948  ; 9.948  ; Rise       ; A[14]           ;
;  SRAM_DQ[5]    ; A[14]      ; 9.953  ; 9.953  ; Rise       ; A[14]           ;
;  SRAM_DQ[6]    ; A[14]      ; 10.202 ; 10.202 ; Rise       ; A[14]           ;
;  SRAM_DQ[7]    ; A[14]      ; 10.252 ; 10.252 ; Rise       ; A[14]           ;
;  SRAM_DQ[8]    ; A[14]      ; 12.511 ; 12.511 ; Rise       ; A[14]           ;
;  SRAM_DQ[9]    ; A[14]      ; 12.749 ; 12.749 ; Rise       ; A[14]           ;
;  SRAM_DQ[10]   ; A[14]      ; 14.156 ; 14.156 ; Rise       ; A[14]           ;
;  SRAM_DQ[11]   ; A[14]      ; 12.514 ; 12.514 ; Rise       ; A[14]           ;
;  SRAM_DQ[12]   ; A[14]      ; 12.462 ; 12.462 ; Rise       ; A[14]           ;
;  SRAM_DQ[13]   ; A[14]      ; 12.748 ; 12.748 ; Rise       ; A[14]           ;
;  SRAM_DQ[14]   ; A[14]      ; 12.966 ; 12.966 ; Rise       ; A[14]           ;
;  SRAM_DQ[15]   ; A[14]      ; 12.926 ; 12.926 ; Rise       ; A[14]           ;
; SRAM_LB_N      ; A[14]      ; 10.843 ; 10.843 ; Rise       ; A[14]           ;
; SRAM_UB_N      ; A[14]      ; 10.830 ; 10.830 ; Rise       ; A[14]           ;
; D[*]           ; A[14]      ; 8.767  ; 8.767  ; Fall       ; A[14]           ;
;  D[0]          ; A[14]      ; 9.278  ; 9.278  ; Fall       ; A[14]           ;
;  D[1]          ; A[14]      ; 9.330  ; 9.330  ; Fall       ; A[14]           ;
;  D[2]          ; A[14]      ; 9.802  ; 9.802  ; Fall       ; A[14]           ;
;  D[3]          ; A[14]      ; 9.058  ; 9.058  ; Fall       ; A[14]           ;
;  D[4]          ; A[14]      ; 9.628  ; 9.628  ; Fall       ; A[14]           ;
;  D[5]          ; A[14]      ; 8.789  ; 8.789  ; Fall       ; A[14]           ;
;  D[6]          ; A[14]      ; 8.767  ; 8.767  ; Fall       ; A[14]           ;
;  D[7]          ; A[14]      ; 9.314  ; 9.314  ; Fall       ; A[14]           ;
; HEX2[*]        ; A[14]      ; 11.713 ; 11.713 ; Fall       ; A[14]           ;
;  HEX2[0]       ; A[14]      ; 11.929 ; 11.929 ; Fall       ; A[14]           ;
;  HEX2[1]       ; A[14]      ; 11.713 ; 11.713 ; Fall       ; A[14]           ;
;  HEX2[2]       ; A[14]      ; 11.753 ; 11.753 ; Fall       ; A[14]           ;
;  HEX2[3]       ; A[14]      ; 11.752 ; 11.752 ; Fall       ; A[14]           ;
;  HEX2[4]       ; A[14]      ; 11.954 ; 11.954 ; Fall       ; A[14]           ;
;  HEX2[5]       ; A[14]      ; 12.021 ; 12.021 ; Fall       ; A[14]           ;
;  HEX2[6]       ; A[14]      ; 12.085 ; 12.085 ; Fall       ; A[14]           ;
; HEX3[*]        ; A[14]      ; 10.701 ; 10.701 ; Fall       ; A[14]           ;
;  HEX3[0]       ; A[14]      ; 11.826 ; 11.826 ; Fall       ; A[14]           ;
;  HEX3[1]       ; A[14]      ; 11.621 ; 11.621 ; Fall       ; A[14]           ;
;  HEX3[2]       ; A[14]      ; 11.598 ; 11.598 ; Fall       ; A[14]           ;
;  HEX3[3]       ; A[14]      ; 12.325 ; 12.325 ; Fall       ; A[14]           ;
;  HEX3[4]       ; A[14]      ; 11.727 ; 11.727 ; Fall       ; A[14]           ;
;  HEX3[5]       ; A[14]      ; 10.701 ; 10.701 ; Fall       ; A[14]           ;
;  HEX3[6]       ; A[14]      ; 11.460 ; 11.460 ; Fall       ; A[14]           ;
; LEDG[*]        ; A[14]      ; 8.500  ; 8.500  ; Fall       ; A[14]           ;
;  LEDG[2]       ; A[14]      ; 8.747  ; 8.747  ; Fall       ; A[14]           ;
;  LEDG[3]       ; A[14]      ; 8.500  ; 8.500  ; Fall       ; A[14]           ;
;  LEDG[4]       ; A[14]      ; 8.521  ; 8.521  ; Fall       ; A[14]           ;
;  LEDG[5]       ; A[14]      ; 8.542  ; 8.542  ; Fall       ; A[14]           ;
; SRAM_ADDR[*]   ; A[14]      ; 11.767 ; 11.767 ; Fall       ; A[14]           ;
;  SRAM_ADDR[14] ; A[14]      ; 11.767 ; 11.767 ; Fall       ; A[14]           ;
;  SRAM_ADDR[15] ; A[14]      ; 13.801 ; 13.801 ; Fall       ; A[14]           ;
;  SRAM_ADDR[16] ; A[14]      ; 12.086 ; 12.086 ; Fall       ; A[14]           ;
;  SRAM_ADDR[17] ; A[14]      ; 14.457 ; 14.457 ; Fall       ; A[14]           ;
; SRAM_CE_N      ; A[14]      ; 11.197 ; 11.197 ; Fall       ; A[14]           ;
; SRAM_DQ[*]     ; A[14]      ; 10.234 ; 10.234 ; Fall       ; A[14]           ;
;  SRAM_DQ[0]    ; A[14]      ; 12.725 ; 12.725 ; Fall       ; A[14]           ;
;  SRAM_DQ[1]    ; A[14]      ; 12.711 ; 12.711 ; Fall       ; A[14]           ;
;  SRAM_DQ[2]    ; A[14]      ; 16.408 ; 16.408 ; Fall       ; A[14]           ;
;  SRAM_DQ[3]    ; A[14]      ; 12.736 ; 12.736 ; Fall       ; A[14]           ;
;  SRAM_DQ[4]    ; A[14]      ; 12.176 ; 12.176 ; Fall       ; A[14]           ;
;  SRAM_DQ[5]    ; A[14]      ; 12.181 ; 12.181 ; Fall       ; A[14]           ;
;  SRAM_DQ[6]    ; A[14]      ; 12.430 ; 12.430 ; Fall       ; A[14]           ;
;  SRAM_DQ[7]    ; A[14]      ; 12.480 ; 12.480 ; Fall       ; A[14]           ;
;  SRAM_DQ[8]    ; A[14]      ; 10.283 ; 10.283 ; Fall       ; A[14]           ;
;  SRAM_DQ[9]    ; A[14]      ; 10.521 ; 10.521 ; Fall       ; A[14]           ;
;  SRAM_DQ[10]   ; A[14]      ; 11.928 ; 11.928 ; Fall       ; A[14]           ;
;  SRAM_DQ[11]   ; A[14]      ; 10.286 ; 10.286 ; Fall       ; A[14]           ;
;  SRAM_DQ[12]   ; A[14]      ; 10.234 ; 10.234 ; Fall       ; A[14]           ;
;  SRAM_DQ[13]   ; A[14]      ; 10.520 ; 10.520 ; Fall       ; A[14]           ;
;  SRAM_DQ[14]   ; A[14]      ; 10.738 ; 10.738 ; Fall       ; A[14]           ;
;  SRAM_DQ[15]   ; A[14]      ; 10.698 ; 10.698 ; Fall       ; A[14]           ;
; SRAM_LB_N      ; A[14]      ; 10.843 ; 10.843 ; Fall       ; A[14]           ;
; SRAM_UB_N      ; A[14]      ; 10.830 ; 10.830 ; Fall       ; A[14]           ;
; BUSDIR_n       ; A[2]       ; 9.364  ; 9.364  ; Rise       ; A[2]            ;
; D[*]           ; A[2]       ; 8.985  ; 8.985  ; Rise       ; A[2]            ;
;  D[0]          ; A[2]       ; 9.006  ; 9.006  ; Rise       ; A[2]            ;
;  D[1]          ; A[2]       ; 10.336 ; 10.336 ; Rise       ; A[2]            ;
;  D[2]          ; A[2]       ; 8.985  ; 8.985  ; Rise       ; A[2]            ;
;  D[3]          ; A[2]       ; 10.030 ; 10.030 ; Rise       ; A[2]            ;
;  D[4]          ; A[2]       ; 9.016  ; 9.016  ; Rise       ; A[2]            ;
;  D[5]          ; A[2]       ; 10.006 ; 10.006 ; Rise       ; A[2]            ;
;  D[6]          ; A[2]       ; 9.984  ; 9.984  ; Rise       ; A[2]            ;
;  D[7]          ; A[2]       ; 10.531 ; 10.531 ; Rise       ; A[2]            ;
; LEDG[*]        ; A[2]       ; 9.717  ; 9.717  ; Rise       ; A[2]            ;
;  LEDG[2]       ; A[2]       ; 9.964  ; 9.964  ; Rise       ; A[2]            ;
;  LEDG[3]       ; A[2]       ; 9.717  ; 9.717  ; Rise       ; A[2]            ;
;  LEDG[4]       ; A[2]       ; 9.738  ; 9.738  ; Rise       ; A[2]            ;
;  LEDG[5]       ; A[2]       ; 9.759  ; 9.759  ; Rise       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]       ; 10.824 ; 10.824 ; Rise       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]       ; 10.824 ; 10.824 ; Rise       ; A[2]            ;
; SRAM_CE_N      ; A[2]       ; 12.414 ; 12.414 ; Rise       ; A[2]            ;
; U1OE_n         ; A[2]       ; 9.217  ; 9.217  ; Rise       ; A[2]            ;
; BUSDIR_n       ; A[2]       ; 9.364  ; 9.364  ; Fall       ; A[2]            ;
; D[*]           ; A[2]       ; 8.985  ; 8.985  ; Fall       ; A[2]            ;
;  D[0]          ; A[2]       ; 9.006  ; 9.006  ; Fall       ; A[2]            ;
;  D[1]          ; A[2]       ; 10.336 ; 10.336 ; Fall       ; A[2]            ;
;  D[2]          ; A[2]       ; 8.985  ; 8.985  ; Fall       ; A[2]            ;
;  D[3]          ; A[2]       ; 10.030 ; 10.030 ; Fall       ; A[2]            ;
;  D[4]          ; A[2]       ; 9.016  ; 9.016  ; Fall       ; A[2]            ;
;  D[5]          ; A[2]       ; 10.006 ; 10.006 ; Fall       ; A[2]            ;
;  D[6]          ; A[2]       ; 9.984  ; 9.984  ; Fall       ; A[2]            ;
;  D[7]          ; A[2]       ; 10.531 ; 10.531 ; Fall       ; A[2]            ;
; HEX2[*]        ; A[2]       ; 14.831 ; 14.831 ; Fall       ; A[2]            ;
;  HEX2[0]       ; A[2]       ; 15.047 ; 15.047 ; Fall       ; A[2]            ;
;  HEX2[1]       ; A[2]       ; 14.831 ; 14.831 ; Fall       ; A[2]            ;
;  HEX2[2]       ; A[2]       ; 14.871 ; 14.871 ; Fall       ; A[2]            ;
;  HEX2[3]       ; A[2]       ; 14.870 ; 14.870 ; Fall       ; A[2]            ;
;  HEX2[4]       ; A[2]       ; 15.072 ; 15.072 ; Fall       ; A[2]            ;
;  HEX2[5]       ; A[2]       ; 15.139 ; 15.139 ; Fall       ; A[2]            ;
;  HEX2[6]       ; A[2]       ; 15.203 ; 15.203 ; Fall       ; A[2]            ;
; HEX3[*]        ; A[2]       ; 12.978 ; 12.978 ; Fall       ; A[2]            ;
;  HEX3[0]       ; A[2]       ; 14.103 ; 14.103 ; Fall       ; A[2]            ;
;  HEX3[1]       ; A[2]       ; 13.898 ; 13.898 ; Fall       ; A[2]            ;
;  HEX3[2]       ; A[2]       ; 13.875 ; 13.875 ; Fall       ; A[2]            ;
;  HEX3[3]       ; A[2]       ; 14.602 ; 14.602 ; Fall       ; A[2]            ;
;  HEX3[4]       ; A[2]       ; 14.004 ; 14.004 ; Fall       ; A[2]            ;
;  HEX3[5]       ; A[2]       ; 12.978 ; 12.978 ; Fall       ; A[2]            ;
;  HEX3[6]       ; A[2]       ; 13.737 ; 13.737 ; Fall       ; A[2]            ;
; LEDG[*]        ; A[2]       ; 9.717  ; 9.717  ; Fall       ; A[2]            ;
;  LEDG[2]       ; A[2]       ; 9.964  ; 9.964  ; Fall       ; A[2]            ;
;  LEDG[3]       ; A[2]       ; 9.717  ; 9.717  ; Fall       ; A[2]            ;
;  LEDG[4]       ; A[2]       ; 9.738  ; 9.738  ; Fall       ; A[2]            ;
;  LEDG[5]       ; A[2]       ; 9.759  ; 9.759  ; Fall       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]       ; 10.824 ; 10.824 ; Fall       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]       ; 10.824 ; 10.824 ; Fall       ; A[2]            ;
;  SRAM_ADDR[14] ; A[2]       ; 14.885 ; 14.885 ; Fall       ; A[2]            ;
;  SRAM_ADDR[15] ; A[2]       ; 16.311 ; 16.311 ; Fall       ; A[2]            ;
;  SRAM_ADDR[16] ; A[2]       ; 14.363 ; 14.363 ; Fall       ; A[2]            ;
;  SRAM_ADDR[17] ; A[2]       ; 16.862 ; 16.862 ; Fall       ; A[2]            ;
; SRAM_CE_N      ; A[2]       ; 12.414 ; 12.414 ; Fall       ; A[2]            ;
; SRAM_LB_N      ; A[2]       ; 15.188 ; 15.188 ; Fall       ; A[2]            ;
; SRAM_UB_N      ; A[2]       ; 15.175 ; 15.175 ; Fall       ; A[2]            ;
; U1OE_n         ; A[2]       ; 9.217  ; 9.217  ; Fall       ; A[2]            ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+------------+---------------+--------+--------+--------+--------+
; Input Port ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+------------+---------------+--------+--------+--------+--------+
; A[0]       ; D[0]          ; 17.543 ; 18.190 ; 18.190 ; 17.543 ;
; A[0]       ; D[1]          ; 19.111 ; 18.809 ; 18.809 ; 19.111 ;
; A[0]       ; D[2]          ; 17.870 ; 18.509 ; 18.509 ; 17.870 ;
; A[0]       ; D[3]          ; 18.950 ; 17.028 ; 17.028 ; 18.950 ;
; A[0]       ; D[4]          ; 17.854 ; 18.869 ; 18.869 ; 17.854 ;
; A[0]       ; D[5]          ; 16.493 ; 16.493 ; 16.493 ; 16.493 ;
; A[0]       ; D[6]          ; 16.771 ; 16.771 ; 16.771 ; 16.771 ;
; A[0]       ; D[7]          ; 16.831 ; 16.831 ; 16.831 ; 16.831 ;
; A[0]       ; LEDG[2]       ; 13.909 ;        ;        ; 13.909 ;
; A[0]       ; LEDG[3]       ; 13.662 ;        ;        ; 13.662 ;
; A[0]       ; LEDG[4]       ; 13.683 ;        ;        ; 13.683 ;
; A[0]       ; LEDG[5]       ; 13.704 ;        ;        ; 13.704 ;
; A[0]       ; SRAM_ADDR[0]  ; 11.202 ;        ;        ; 11.202 ;
; A[0]       ; SRAM_CE_N     ; 16.359 ;        ;        ; 16.359 ;
; A[1]       ; D[0]          ; 17.010 ; 17.657 ; 17.657 ; 17.010 ;
; A[1]       ; D[1]          ; 18.578 ; 18.276 ; 18.276 ; 18.578 ;
; A[1]       ; D[2]          ; 17.337 ; 17.976 ; 17.976 ; 17.337 ;
; A[1]       ; D[3]          ; 18.417 ; 16.495 ; 16.495 ; 18.417 ;
; A[1]       ; D[4]          ; 17.321 ; 18.336 ; 18.336 ; 17.321 ;
; A[1]       ; D[5]          ; 15.960 ; 15.960 ; 15.960 ; 15.960 ;
; A[1]       ; D[6]          ; 16.238 ; 16.238 ; 16.238 ; 16.238 ;
; A[1]       ; D[7]          ; 16.298 ; 16.298 ; 16.298 ; 16.298 ;
; A[1]       ; LEDG[2]       ; 13.376 ;        ;        ; 13.376 ;
; A[1]       ; LEDG[3]       ; 13.129 ;        ;        ; 13.129 ;
; A[1]       ; LEDG[4]       ; 13.150 ;        ;        ; 13.150 ;
; A[1]       ; LEDG[5]       ; 13.171 ;        ;        ; 13.171 ;
; A[1]       ; SRAM_ADDR[1]  ; 11.132 ;        ;        ; 11.132 ;
; A[1]       ; SRAM_CE_N     ; 15.826 ;        ;        ; 15.826 ;
; A[3]       ; BUSDIR_n      ;        ; 14.498 ; 14.498 ;        ;
; A[3]       ; D[0]          ; 18.732 ; 19.379 ; 19.379 ; 18.732 ;
; A[3]       ; D[1]          ; 20.300 ; 19.998 ; 19.998 ; 20.300 ;
; A[3]       ; D[2]          ; 19.059 ; 19.698 ; 19.698 ; 19.059 ;
; A[3]       ; D[3]          ; 20.139 ; 18.461 ; 18.461 ; 20.139 ;
; A[3]       ; D[4]          ; 19.043 ; 20.058 ; 20.058 ; 19.043 ;
; A[3]       ; D[5]          ; 17.682 ; 17.682 ; 17.682 ; 17.682 ;
; A[3]       ; D[6]          ; 17.960 ; 17.960 ; 17.960 ; 17.960 ;
; A[3]       ; D[7]          ; 18.020 ; 18.020 ; 18.020 ; 18.020 ;
; A[3]       ; LEDG[2]       ; 15.098 ;        ;        ; 15.098 ;
; A[3]       ; LEDG[3]       ; 14.851 ;        ;        ; 14.851 ;
; A[3]       ; LEDG[4]       ; 14.872 ;        ;        ; 14.872 ;
; A[3]       ; LEDG[5]       ; 14.893 ;        ;        ; 14.893 ;
; A[3]       ; SRAM_ADDR[3]  ; 10.760 ;        ;        ; 10.760 ;
; A[3]       ; SRAM_CE_N     ; 17.548 ;        ;        ; 17.548 ;
; A[3]       ; U1OE_n        ;        ; 14.753 ; 14.753 ;        ;
; A[4]       ; BUSDIR_n      ;        ; 14.450 ; 14.450 ;        ;
; A[4]       ; D[0]          ; 18.684 ; 19.331 ; 19.331 ; 18.684 ;
; A[4]       ; D[1]          ; 20.252 ; 19.950 ; 19.950 ; 20.252 ;
; A[4]       ; D[2]          ; 19.011 ; 19.650 ; 19.650 ; 19.011 ;
; A[4]       ; D[3]          ; 20.091 ; 18.413 ; 18.413 ; 20.091 ;
; A[4]       ; D[4]          ; 18.995 ; 20.010 ; 20.010 ; 18.995 ;
; A[4]       ; D[5]          ; 17.634 ; 17.634 ; 17.634 ; 17.634 ;
; A[4]       ; D[6]          ; 17.912 ; 17.912 ; 17.912 ; 17.912 ;
; A[4]       ; D[7]          ; 17.972 ; 17.972 ; 17.972 ; 17.972 ;
; A[4]       ; HEX0[0]       ; 12.722 ; 12.722 ; 12.722 ; 12.722 ;
; A[4]       ; HEX0[1]       ; 12.691 ; 12.691 ; 12.691 ; 12.691 ;
; A[4]       ; HEX0[2]       ;        ; 12.179 ; 12.179 ;        ;
; A[4]       ; HEX0[3]       ; 13.015 ; 13.015 ; 13.015 ; 13.015 ;
; A[4]       ; HEX0[4]       ; 13.020 ;        ;        ; 13.020 ;
; A[4]       ; HEX0[5]       ; 13.047 ;        ;        ; 13.047 ;
; A[4]       ; HEX0[6]       ; 12.915 ; 12.915 ; 12.915 ; 12.915 ;
; A[4]       ; LEDG[2]       ; 15.050 ;        ;        ; 15.050 ;
; A[4]       ; LEDG[3]       ; 14.803 ;        ;        ; 14.803 ;
; A[4]       ; LEDG[4]       ; 14.824 ;        ;        ; 14.824 ;
; A[4]       ; LEDG[5]       ; 14.845 ;        ;        ; 14.845 ;
; A[4]       ; SRAM_ADDR[4]  ; 10.518 ;        ;        ; 10.518 ;
; A[4]       ; SRAM_CE_N     ; 17.500 ;        ;        ; 17.500 ;
; A[4]       ; U1OE_n        ;        ; 14.705 ; 14.705 ;        ;
; A[5]       ; BUSDIR_n      ;        ; 15.007 ; 15.007 ;        ;
; A[5]       ; D[0]          ; 19.241 ; 19.888 ; 19.888 ; 19.241 ;
; A[5]       ; D[1]          ; 20.809 ; 20.507 ; 20.507 ; 20.809 ;
; A[5]       ; D[2]          ; 19.568 ; 20.207 ; 20.207 ; 19.568 ;
; A[5]       ; D[3]          ; 20.648 ; 18.970 ; 18.970 ; 20.648 ;
; A[5]       ; D[4]          ; 19.552 ; 20.567 ; 20.567 ; 19.552 ;
; A[5]       ; D[5]          ; 18.191 ; 18.191 ; 18.191 ; 18.191 ;
; A[5]       ; D[6]          ; 18.469 ; 18.469 ; 18.469 ; 18.469 ;
; A[5]       ; D[7]          ; 18.529 ; 18.529 ; 18.529 ; 18.529 ;
; A[5]       ; HEX0[0]       ; 12.840 ; 12.840 ; 12.840 ; 12.840 ;
; A[5]       ; HEX0[1]       ; 12.812 ; 12.812 ; 12.812 ; 12.812 ;
; A[5]       ; HEX0[2]       ; 12.304 ;        ;        ; 12.304 ;
; A[5]       ; HEX0[3]       ; 13.139 ; 13.139 ; 13.139 ; 13.139 ;
; A[5]       ; HEX0[4]       ;        ; 13.140 ; 13.140 ;        ;
; A[5]       ; HEX0[5]       ; 13.166 ; 13.166 ; 13.166 ; 13.166 ;
; A[5]       ; HEX0[6]       ; 13.037 ; 13.037 ; 13.037 ; 13.037 ;
; A[5]       ; LEDG[2]       ; 15.607 ;        ;        ; 15.607 ;
; A[5]       ; LEDG[3]       ; 15.360 ;        ;        ; 15.360 ;
; A[5]       ; LEDG[4]       ; 15.381 ;        ;        ; 15.381 ;
; A[5]       ; LEDG[5]       ; 15.402 ;        ;        ; 15.402 ;
; A[5]       ; SRAM_ADDR[5]  ; 10.322 ;        ;        ; 10.322 ;
; A[5]       ; SRAM_CE_N     ; 18.057 ;        ;        ; 18.057 ;
; A[5]       ; U1OE_n        ;        ; 15.262 ; 15.262 ;        ;
; A[6]       ; BUSDIR_n      ;        ; 12.375 ; 12.375 ;        ;
; A[6]       ; D[0]          ; 21.036 ; 21.683 ; 21.683 ; 21.036 ;
; A[6]       ; D[1]          ; 22.604 ; 22.302 ; 22.302 ; 22.604 ;
; A[6]       ; D[2]          ; 21.363 ; 22.002 ; 22.002 ; 21.363 ;
; A[6]       ; D[3]          ; 22.443 ; 20.521 ; 20.521 ; 22.443 ;
; A[6]       ; D[4]          ; 21.347 ; 22.362 ; 22.362 ; 21.347 ;
; A[6]       ; D[5]          ; 19.986 ; 19.986 ; 19.986 ; 19.986 ;
; A[6]       ; D[6]          ; 20.264 ; 20.264 ; 20.264 ; 20.264 ;
; A[6]       ; D[7]          ; 20.324 ; 20.324 ; 20.324 ; 20.324 ;
; A[6]       ; HEX0[0]       ; 13.155 ; 13.155 ; 13.155 ; 13.155 ;
; A[6]       ; HEX0[1]       ; 13.127 ;        ;        ; 13.127 ;
; A[6]       ; HEX0[2]       ; 12.615 ; 12.615 ; 12.615 ; 12.615 ;
; A[6]       ; HEX0[3]       ; 13.448 ; 13.448 ; 13.448 ; 13.448 ;
; A[6]       ; HEX0[4]       ; 13.453 ; 13.453 ; 13.453 ; 13.453 ;
; A[6]       ; HEX0[5]       ; 13.448 ; 13.448 ; 13.448 ; 13.448 ;
; A[6]       ; HEX0[6]       ; 13.350 ; 13.350 ; 13.350 ; 13.350 ;
; A[6]       ; LEDG[2]       ; 17.402 ;        ;        ; 17.402 ;
; A[6]       ; LEDG[3]       ; 17.155 ;        ;        ; 17.155 ;
; A[6]       ; LEDG[4]       ; 17.176 ;        ;        ; 17.176 ;
; A[6]       ; LEDG[5]       ; 17.197 ;        ;        ; 17.197 ;
; A[6]       ; SRAM_ADDR[6]  ; 10.585 ;        ;        ; 10.585 ;
; A[6]       ; SRAM_CE_N     ; 19.852 ;        ;        ; 19.852 ;
; A[6]       ; U1OE_n        ;        ; 14.355 ; 14.355 ;        ;
; A[7]       ; BUSDIR_n      ;        ; 11.750 ; 11.750 ;        ;
; A[7]       ; D[0]          ; 20.399 ; 21.046 ; 21.046 ; 20.399 ;
; A[7]       ; D[1]          ; 21.967 ; 21.665 ; 21.665 ; 21.967 ;
; A[7]       ; D[2]          ; 20.726 ; 21.365 ; 21.365 ; 20.726 ;
; A[7]       ; D[3]          ; 21.806 ; 19.884 ; 19.884 ; 21.806 ;
; A[7]       ; D[4]          ; 20.710 ; 21.725 ; 21.725 ; 20.710 ;
; A[7]       ; D[5]          ; 19.349 ; 19.349 ; 19.349 ; 19.349 ;
; A[7]       ; D[6]          ; 19.627 ; 19.627 ; 19.627 ; 19.627 ;
; A[7]       ; D[7]          ; 19.687 ; 19.687 ; 19.687 ; 19.687 ;
; A[7]       ; HEX0[0]       ; 12.799 ; 12.799 ; 12.799 ; 12.799 ;
; A[7]       ; HEX0[1]       ; 12.810 ; 12.810 ; 12.810 ; 12.810 ;
; A[7]       ; HEX0[2]       ; 12.306 ; 12.306 ; 12.306 ; 12.306 ;
; A[7]       ; HEX0[3]       ; 13.136 ; 13.136 ; 13.136 ; 13.136 ;
; A[7]       ; HEX0[4]       ;        ; 13.099 ; 13.099 ;        ;
; A[7]       ; HEX0[5]       ; 13.121 ; 13.121 ; 13.121 ; 13.121 ;
; A[7]       ; HEX0[6]       ; 13.040 ; 13.040 ; 13.040 ; 13.040 ;
; A[7]       ; LEDG[2]       ; 16.765 ;        ;        ; 16.765 ;
; A[7]       ; LEDG[3]       ; 16.518 ;        ;        ; 16.518 ;
; A[7]       ; LEDG[4]       ; 16.539 ;        ;        ; 16.539 ;
; A[7]       ; LEDG[5]       ; 16.560 ;        ;        ; 16.560 ;
; A[7]       ; SRAM_ADDR[7]  ; 10.829 ;        ;        ; 10.829 ;
; A[7]       ; SRAM_CE_N     ; 19.215 ;        ;        ; 19.215 ;
; A[7]       ; U1OE_n        ;        ; 13.505 ; 13.505 ;        ;
; A[8]       ; D[0]          ; 20.242 ; 20.889 ; 20.889 ; 20.242 ;
; A[8]       ; D[1]          ; 21.810 ; 21.508 ; 21.508 ; 21.810 ;
; A[8]       ; D[2]          ; 20.569 ; 21.208 ; 21.208 ; 20.569 ;
; A[8]       ; D[3]          ; 21.649 ; 19.727 ; 19.727 ; 21.649 ;
; A[8]       ; D[4]          ; 20.553 ; 21.568 ; 21.568 ; 20.553 ;
; A[8]       ; D[5]          ; 19.192 ; 19.192 ; 19.192 ; 19.192 ;
; A[8]       ; D[6]          ; 19.470 ; 19.470 ; 19.470 ; 19.470 ;
; A[8]       ; D[7]          ; 19.530 ; 19.530 ; 19.530 ; 19.530 ;
; A[8]       ; HEX1[0]       ; 11.813 ; 11.813 ; 11.813 ; 11.813 ;
; A[8]       ; HEX1[1]       ; 11.438 ; 11.438 ; 11.438 ; 11.438 ;
; A[8]       ; HEX1[2]       ;        ; 11.412 ; 11.412 ;        ;
; A[8]       ; HEX1[3]       ; 11.454 ; 11.454 ; 11.454 ; 11.454 ;
; A[8]       ; HEX1[4]       ; 11.460 ;        ;        ; 11.460 ;
; A[8]       ; HEX1[5]       ; 11.819 ;        ;        ; 11.819 ;
; A[8]       ; HEX1[6]       ; 11.697 ; 11.697 ; 11.697 ; 11.697 ;
; A[8]       ; LEDG[2]       ; 17.921 ;        ;        ; 17.921 ;
; A[8]       ; LEDG[3]       ; 17.674 ;        ;        ; 17.674 ;
; A[8]       ; LEDG[4]       ; 17.695 ;        ;        ; 17.695 ;
; A[8]       ; LEDG[5]       ; 17.716 ;        ;        ; 17.716 ;
; A[8]       ; SRAM_ADDR[8]  ; 10.551 ;        ;        ; 10.551 ;
; A[8]       ; SRAM_CE_N     ; 20.371 ;        ;        ; 20.371 ;
; A[9]       ; D[0]          ; 20.149 ; 20.796 ; 20.796 ; 20.149 ;
; A[9]       ; D[1]          ; 21.717 ; 21.415 ; 21.415 ; 21.717 ;
; A[9]       ; D[2]          ; 20.476 ; 21.115 ; 21.115 ; 20.476 ;
; A[9]       ; D[3]          ; 21.556 ; 19.634 ; 19.634 ; 21.556 ;
; A[9]       ; D[4]          ; 20.460 ; 21.475 ; 21.475 ; 20.460 ;
; A[9]       ; D[5]          ; 19.099 ; 19.099 ; 19.099 ; 19.099 ;
; A[9]       ; D[6]          ; 19.377 ; 19.377 ; 19.377 ; 19.377 ;
; A[9]       ; D[7]          ; 19.437 ; 19.437 ; 19.437 ; 19.437 ;
; A[9]       ; HEX1[0]       ; 11.688 ; 11.688 ; 11.688 ; 11.688 ;
; A[9]       ; HEX1[1]       ; 11.312 ; 11.312 ; 11.312 ; 11.312 ;
; A[9]       ; HEX1[2]       ; 11.319 ;        ;        ; 11.319 ;
; A[9]       ; HEX1[3]       ; 11.328 ; 11.328 ; 11.328 ; 11.328 ;
; A[9]       ; HEX1[4]       ;        ; 11.337 ; 11.337 ;        ;
; A[9]       ; HEX1[5]       ; 11.702 ; 11.702 ; 11.702 ; 11.702 ;
; A[9]       ; HEX1[6]       ; 11.576 ; 11.576 ; 11.576 ; 11.576 ;
; A[9]       ; LEDG[2]       ; 17.828 ;        ;        ; 17.828 ;
; A[9]       ; LEDG[3]       ; 17.581 ;        ;        ; 17.581 ;
; A[9]       ; LEDG[4]       ; 17.602 ;        ;        ; 17.602 ;
; A[9]       ; LEDG[5]       ; 17.623 ;        ;        ; 17.623 ;
; A[9]       ; SRAM_ADDR[9]  ; 10.548 ;        ;        ; 10.548 ;
; A[9]       ; SRAM_CE_N     ; 20.278 ;        ;        ; 20.278 ;
; A[10]      ; D[0]          ; 20.047 ; 20.694 ; 20.694 ; 20.047 ;
; A[10]      ; D[1]          ; 21.615 ; 21.313 ; 21.313 ; 21.615 ;
; A[10]      ; D[2]          ; 20.374 ; 21.013 ; 21.013 ; 20.374 ;
; A[10]      ; D[3]          ; 21.454 ; 19.532 ; 19.532 ; 21.454 ;
; A[10]      ; D[4]          ; 20.358 ; 21.373 ; 21.373 ; 20.358 ;
; A[10]      ; D[5]          ; 18.997 ; 18.997 ; 18.997 ; 18.997 ;
; A[10]      ; D[6]          ; 19.275 ; 19.275 ; 19.275 ; 19.275 ;
; A[10]      ; D[7]          ; 19.335 ; 19.335 ; 19.335 ; 19.335 ;
; A[10]      ; HEX1[0]       ; 11.587 ; 11.587 ; 11.587 ; 11.587 ;
; A[10]      ; HEX1[1]       ; 11.210 ;        ;        ; 11.210 ;
; A[10]      ; HEX1[2]       ; 11.206 ; 11.206 ; 11.206 ; 11.206 ;
; A[10]      ; HEX1[3]       ; 11.215 ; 11.215 ; 11.215 ; 11.215 ;
; A[10]      ; HEX1[4]       ; 11.228 ; 11.228 ; 11.228 ; 11.228 ;
; A[10]      ; HEX1[5]       ; 11.588 ; 11.588 ; 11.588 ; 11.588 ;
; A[10]      ; HEX1[6]       ; 11.472 ; 11.472 ; 11.472 ; 11.472 ;
; A[10]      ; LEDG[2]       ; 17.726 ;        ;        ; 17.726 ;
; A[10]      ; LEDG[3]       ; 17.479 ;        ;        ; 17.479 ;
; A[10]      ; LEDG[4]       ; 17.500 ;        ;        ; 17.500 ;
; A[10]      ; LEDG[5]       ; 17.521 ;        ;        ; 17.521 ;
; A[10]      ; SRAM_ADDR[10] ; 10.823 ;        ;        ; 10.823 ;
; A[10]      ; SRAM_CE_N     ; 20.176 ;        ;        ; 20.176 ;
; A[11]      ; D[0]          ; 20.471 ; 21.118 ; 21.118 ; 20.471 ;
; A[11]      ; D[1]          ; 22.039 ; 21.737 ; 21.737 ; 22.039 ;
; A[11]      ; D[2]          ; 20.798 ; 21.437 ; 21.437 ; 20.798 ;
; A[11]      ; D[3]          ; 21.878 ; 19.956 ; 19.956 ; 21.878 ;
; A[11]      ; D[4]          ; 20.782 ; 21.797 ; 21.797 ; 20.782 ;
; A[11]      ; D[5]          ; 19.421 ; 19.421 ; 19.421 ; 19.421 ;
; A[11]      ; D[6]          ; 19.699 ; 19.699 ; 19.699 ; 19.699 ;
; A[11]      ; D[7]          ; 19.759 ; 19.759 ; 19.759 ; 19.759 ;
; A[11]      ; HEX1[0]       ; 12.043 ; 12.043 ; 12.043 ; 12.043 ;
; A[11]      ; HEX1[1]       ; 11.666 ; 11.666 ; 11.666 ; 11.666 ;
; A[11]      ; HEX1[2]       ; 11.627 ; 11.627 ; 11.627 ; 11.627 ;
; A[11]      ; HEX1[3]       ; 11.672 ; 11.672 ; 11.672 ; 11.672 ;
; A[11]      ; HEX1[4]       ;        ; 11.681 ; 11.681 ;        ;
; A[11]      ; HEX1[5]       ; 12.003 ; 12.003 ; 12.003 ; 12.003 ;
; A[11]      ; HEX1[6]       ; 11.931 ; 11.931 ; 11.931 ; 11.931 ;
; A[11]      ; LEDG[2]       ; 18.150 ;        ;        ; 18.150 ;
; A[11]      ; LEDG[3]       ; 17.903 ;        ;        ; 17.903 ;
; A[11]      ; LEDG[4]       ; 17.924 ;        ;        ; 17.924 ;
; A[11]      ; LEDG[5]       ; 17.945 ;        ;        ; 17.945 ;
; A[11]      ; SRAM_ADDR[11] ; 10.805 ;        ;        ; 10.805 ;
; A[11]      ; SRAM_CE_N     ; 20.600 ;        ;        ; 20.600 ;
; A[12]      ; D[0]          ; 15.188 ; 15.835 ; 15.835 ; 15.188 ;
; A[12]      ; D[1]          ; 16.756 ; 16.454 ; 16.454 ; 16.756 ;
; A[12]      ; D[2]          ; 15.515 ; 16.154 ; 16.154 ; 15.515 ;
; A[12]      ; D[3]          ; 16.595 ; 14.673 ; 14.673 ; 16.595 ;
; A[12]      ; D[4]          ; 15.499 ; 16.514 ; 16.514 ; 15.499 ;
; A[12]      ; D[5]          ; 14.138 ; 14.138 ; 14.138 ; 14.138 ;
; A[12]      ; D[6]          ; 14.416 ; 14.416 ; 14.416 ; 14.416 ;
; A[12]      ; D[7]          ; 14.476 ; 14.476 ; 14.476 ; 14.476 ;
; A[12]      ; HEX2[0]       ; 11.215 ; 11.215 ; 11.215 ; 11.215 ;
; A[12]      ; HEX2[1]       ; 10.993 ; 10.993 ; 10.993 ; 10.993 ;
; A[12]      ; HEX2[2]       ;        ; 11.032 ; 11.032 ;        ;
; A[12]      ; HEX2[3]       ; 11.030 ; 11.030 ; 11.030 ; 11.030 ;
; A[12]      ; HEX2[4]       ; 11.229 ;        ;        ; 11.229 ;
; A[12]      ; HEX2[5]       ; 11.340 ;        ;        ; 11.340 ;
; A[12]      ; HEX2[6]       ; 11.355 ; 11.355 ; 11.355 ; 11.355 ;
; A[12]      ; LEDG[2]       ; 12.654 ;        ;        ; 12.654 ;
; A[12]      ; LEDG[3]       ; 12.407 ;        ;        ; 12.407 ;
; A[12]      ; LEDG[4]       ; 12.428 ;        ;        ; 12.428 ;
; A[12]      ; LEDG[5]       ; 12.449 ;        ;        ; 12.449 ;
; A[12]      ; SRAM_ADDR[12] ; 11.055 ;        ;        ; 11.055 ;
; A[12]      ; SRAM_CE_N     ; 15.104 ;        ;        ; 15.104 ;
; A[13]      ; D[0]          ; 15.129 ; 15.776 ; 15.776 ; 15.129 ;
; A[13]      ; D[1]          ; 16.697 ; 16.395 ; 16.395 ; 16.697 ;
; A[13]      ; D[2]          ; 15.456 ; 16.095 ; 16.095 ; 15.456 ;
; A[13]      ; D[3]          ; 16.536 ; 14.614 ; 14.614 ; 16.536 ;
; A[13]      ; D[4]          ; 15.440 ; 16.455 ; 16.455 ; 15.440 ;
; A[13]      ; D[5]          ; 14.079 ; 14.079 ; 14.079 ; 14.079 ;
; A[13]      ; D[6]          ; 14.357 ; 14.357 ; 14.357 ; 14.357 ;
; A[13]      ; D[7]          ; 14.417 ; 14.417 ; 14.417 ; 14.417 ;
; A[13]      ; HEX2[0]       ; 11.604 ; 11.604 ; 11.604 ; 11.604 ;
; A[13]      ; HEX2[1]       ; 11.383 ; 11.383 ; 11.383 ; 11.383 ;
; A[13]      ; HEX2[2]       ; 11.424 ;        ;        ; 11.424 ;
; A[13]      ; HEX2[3]       ; 11.423 ; 11.423 ; 11.423 ; 11.423 ;
; A[13]      ; HEX2[4]       ;        ; 11.587 ; 11.587 ;        ;
; A[13]      ; HEX2[5]       ; 11.728 ; 11.728 ; 11.728 ; 11.728 ;
; A[13]      ; HEX2[6]       ; 11.751 ; 11.751 ; 11.751 ; 11.751 ;
; A[13]      ; LEDG[2]       ; 12.595 ;        ;        ; 12.595 ;
; A[13]      ; LEDG[3]       ; 12.348 ;        ;        ; 12.348 ;
; A[13]      ; LEDG[4]       ; 12.369 ;        ;        ; 12.369 ;
; A[13]      ; LEDG[5]       ; 12.390 ;        ;        ; 12.390 ;
; A[13]      ; SRAM_ADDR[13] ; 10.904 ;        ;        ; 10.904 ;
; A[13]      ; SRAM_CE_N     ; 15.045 ;        ;        ; 15.045 ;
; A[15]      ; D[0]          ; 16.449 ; 17.096 ; 17.096 ; 16.449 ;
; A[15]      ; D[1]          ; 18.017 ; 17.715 ; 17.715 ; 18.017 ;
; A[15]      ; D[2]          ; 16.776 ; 17.415 ; 17.415 ; 16.776 ;
; A[15]      ; D[3]          ; 17.856 ; 15.934 ; 15.934 ; 17.856 ;
; A[15]      ; D[4]          ; 16.760 ; 17.775 ; 17.775 ; 16.760 ;
; A[15]      ; D[5]          ; 15.399 ; 15.399 ; 15.399 ; 15.399 ;
; A[15]      ; D[6]          ; 15.677 ; 15.677 ; 15.677 ; 15.677 ;
; A[15]      ; D[7]          ; 15.737 ; 15.737 ; 15.737 ; 15.737 ;
; A[15]      ; HEX2[0]       ; 20.344 ; 20.344 ; 20.344 ; 20.344 ;
; A[15]      ; HEX2[1]       ; 20.122 ; 20.122 ; 20.122 ; 20.122 ;
; A[15]      ; HEX2[2]       ; 20.162 ; 20.162 ; 20.162 ; 20.162 ;
; A[15]      ; HEX2[3]       ; 20.163 ; 20.163 ; 20.163 ; 20.163 ;
; A[15]      ; HEX2[4]       ; 20.365 ; 20.365 ; 20.365 ; 20.365 ;
; A[15]      ; HEX2[5]       ; 20.470 ; 20.470 ; 20.470 ; 20.470 ;
; A[15]      ; HEX2[6]       ; 20.488 ; 20.488 ; 20.488 ; 20.488 ;
; A[15]      ; HEX3[0]       ; 20.501 ; 20.501 ; 20.501 ; 20.501 ;
; A[15]      ; HEX3[1]       ; 20.312 ; 20.312 ; 20.312 ; 20.312 ;
; A[15]      ; HEX3[2]       ; 20.278 ; 20.278 ; 20.278 ; 20.278 ;
; A[15]      ; HEX3[3]       ; 21.016 ; 21.016 ; 21.016 ; 21.016 ;
; A[15]      ; HEX3[4]       ; 20.411 ; 20.411 ; 20.411 ; 20.411 ;
; A[15]      ; HEX3[5]       ; 19.378 ; 19.378 ; 19.378 ; 19.378 ;
; A[15]      ; HEX3[6]       ; 20.148 ; 20.148 ; 20.148 ; 20.148 ;
; A[15]      ; LEDG[2]       ; 14.488 ; 14.488 ; 14.488 ; 14.488 ;
; A[15]      ; LEDG[3]       ; 14.843 ; 14.843 ; 14.843 ; 14.843 ;
; A[15]      ; LEDG[4]       ; 14.865 ; 14.865 ; 14.865 ; 14.865 ;
; A[15]      ; LEDG[5]       ; 14.886 ; 14.886 ; 14.886 ; 14.886 ;
; A[15]      ; SRAM_ADDR[14] ; 16.356 ; 16.356 ; 16.356 ; 16.356 ;
; A[15]      ; SRAM_ADDR[15] ; 19.264 ; 19.264 ; 19.264 ; 19.264 ;
; A[15]      ; SRAM_ADDR[16] ; 18.150 ; 18.150 ; 18.150 ; 18.150 ;
; A[15]      ; SRAM_ADDR[17] ; 20.592 ; 20.592 ; 20.592 ; 20.592 ;
; A[15]      ; SRAM_CE_N     ; 16.938 ; 16.938 ; 16.938 ; 16.938 ;
; A[15]      ; SRAM_LB_N     ; 18.938 ; 18.938 ; 18.938 ; 18.938 ;
; A[15]      ; SRAM_UB_N     ; 18.925 ; 18.925 ; 18.925 ; 18.925 ;
; IORQ_n     ; BUSDIR_n      ; 14.387 ;        ;        ; 14.387 ;
; IORQ_n     ; D[0]          ; 17.385 ; 17.385 ; 17.385 ; 17.385 ;
; IORQ_n     ; D[1]          ; 18.286 ; 18.286 ; 18.286 ; 18.286 ;
; IORQ_n     ; D[2]          ; 17.412 ; 17.412 ; 17.412 ; 17.412 ;
; IORQ_n     ; D[3]          ; 17.981 ; 17.981 ; 17.981 ; 17.981 ;
; IORQ_n     ; D[4]          ; 17.439 ; 17.439 ; 17.439 ; 17.439 ;
; IORQ_n     ; D[5]          ; 16.582 ; 16.582 ; 16.582 ; 16.582 ;
; IORQ_n     ; D[6]          ; 16.860 ; 16.860 ; 16.860 ; 16.860 ;
; IORQ_n     ; D[7]          ; 16.920 ; 16.920 ; 16.920 ; 16.920 ;
; IORQ_n     ; U1OE_n        ; 13.418 ;        ;        ; 13.418 ;
; KEY[0]     ; LEDG[7]       ;        ; 9.642  ; 9.642  ;        ;
; KEY[0]     ; WAIT_n        ; 10.465 ; 10.465 ; 10.465 ; 10.465 ;
; M1_n       ; BUSDIR_n      ;        ; 14.103 ; 14.103 ;        ;
; M1_n       ; D[0]          ; 17.101 ; 17.101 ; 17.101 ; 17.101 ;
; M1_n       ; D[1]          ; 18.002 ; 18.002 ; 18.002 ; 18.002 ;
; M1_n       ; D[2]          ; 17.128 ; 17.128 ; 17.128 ; 17.128 ;
; M1_n       ; D[3]          ; 17.697 ; 17.697 ; 17.697 ; 17.697 ;
; M1_n       ; D[4]          ; 17.155 ; 17.155 ; 17.155 ; 17.155 ;
; M1_n       ; D[5]          ; 16.298 ; 16.298 ; 16.298 ; 16.298 ;
; M1_n       ; D[6]          ; 16.576 ; 16.576 ; 16.576 ; 16.576 ;
; M1_n       ; D[7]          ; 16.636 ; 16.636 ; 16.636 ; 16.636 ;
; M1_n       ; U1OE_n        ;        ; 13.608 ; 13.608 ;        ;
; RD_n       ; BUSDIR_n      ; 13.911 ;        ;        ; 13.911 ;
; RD_n       ; D[0]          ; 16.909 ; 16.909 ; 16.909 ; 16.909 ;
; RD_n       ; D[1]          ; 17.810 ; 17.810 ; 17.810 ; 17.810 ;
; RD_n       ; D[2]          ; 16.936 ; 16.936 ; 16.936 ; 16.936 ;
; RD_n       ; D[3]          ; 17.505 ; 17.505 ; 17.505 ; 17.505 ;
; RD_n       ; D[4]          ; 16.963 ; 16.963 ; 16.963 ; 16.963 ;
; RD_n       ; D[5]          ; 16.106 ; 16.106 ; 16.106 ; 16.106 ;
; RD_n       ; D[6]          ; 16.384 ; 16.384 ; 16.384 ; 16.384 ;
; RD_n       ; D[7]          ; 16.444 ; 16.444 ; 16.444 ; 16.444 ;
; RD_n       ; U1OE_n        ; 12.304 ;        ;        ; 12.304 ;
; RESET_n    ; LEDG[7]       ;        ; 11.171 ; 11.171 ;        ;
; RESET_n    ; WAIT_n        ; 11.994 ; 11.994 ; 11.994 ; 11.994 ;
; SLTSL_n    ; D[0]          ; 15.680 ; 15.172 ; 15.172 ; 15.680 ;
; SLTSL_n    ; D[1]          ; 16.299 ; 16.601 ; 16.601 ; 16.299 ;
; SLTSL_n    ; D[2]          ; 15.999 ; 15.592 ; 15.592 ; 15.999 ;
; SLTSL_n    ; D[3]          ; 14.807 ; 16.440 ; 16.440 ; 14.807 ;
; SLTSL_n    ; D[4]          ; 16.359 ; 15.948 ; 15.948 ; 16.359 ;
; SLTSL_n    ; D[5]          ; 14.039 ; 13.991 ; 13.991 ; 14.039 ;
; SLTSL_n    ; D[6]          ; 14.269 ; 14.269 ; 14.269 ; 14.269 ;
; SLTSL_n    ; D[7]          ; 14.564 ; 14.329 ; 14.329 ; 14.564 ;
; SLTSL_n    ; LEDG[2]       ; 13.997 ;        ;        ; 13.997 ;
; SLTSL_n    ; LEDG[3]       ; 14.052 ;        ;        ; 14.052 ;
; SLTSL_n    ; LEDG[4]       ; 14.074 ;        ;        ; 14.074 ;
; SLTSL_n    ; LEDG[5]       ; 14.095 ;        ;        ; 14.095 ;
; SLTSL_n    ; LEDG[6]       ;        ; 12.225 ; 12.225 ;        ;
; SLTSL_n    ; SRAM_CE_N     ; 16.447 ;        ;        ; 16.447 ;
; SLTSL_n    ; U1OE_n        ; 13.583 ;        ;        ; 13.583 ;
; SW[9]      ; D[0]          ; 12.143 ; 12.651 ; 12.651 ; 12.143 ;
; SW[9]      ; D[1]          ; 13.572 ; 13.270 ; 13.270 ; 13.572 ;
; SW[9]      ; D[2]          ; 12.563 ; 12.970 ; 12.970 ; 12.563 ;
; SW[9]      ; D[3]          ; 13.411 ; 11.778 ; 11.778 ; 13.411 ;
; SW[9]      ; D[4]          ; 12.919 ; 13.330 ; 13.330 ; 12.919 ;
; SW[9]      ; D[5]          ; 10.962 ; 11.010 ; 11.010 ; 10.962 ;
; SW[9]      ; D[6]          ; 11.240 ; 11.240 ; 11.240 ; 11.240 ;
; SW[9]      ; D[7]          ; 11.300 ; 11.535 ; 11.535 ; 11.300 ;
; SW[9]      ; LEDG[2]       ;        ; 10.968 ; 10.968 ;        ;
; SW[9]      ; LEDG[3]       ;        ; 11.023 ; 11.023 ;        ;
; SW[9]      ; LEDG[4]       ;        ; 11.045 ; 11.045 ;        ;
; SW[9]      ; LEDG[5]       ;        ; 11.066 ; 11.066 ;        ;
; SW[9]      ; LEDG[6]       ; 9.196  ;        ;        ; 9.196  ;
; SW[9]      ; SRAM_CE_N     ;        ; 13.418 ; 13.418 ;        ;
; SW[9]      ; U1OE_n        ;        ; 10.554 ; 10.554 ;        ;
; WR_n       ; SRAM_WE_N     ; 10.691 ;        ;        ; 10.691 ;
; WR_n       ; U1OE_n        ; 13.925 ;        ;        ; 13.925 ;
+------------+---------------+--------+--------+--------+--------+


+----------------------------------------------------------------+
; Minimum Propagation Delay                                      ;
+------------+---------------+--------+--------+--------+--------+
; Input Port ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+------------+---------------+--------+--------+--------+--------+
; A[0]       ; D[0]          ; 12.108 ; 12.108 ; 12.108 ; 12.108 ;
; A[0]       ; D[1]          ; 13.082 ; 13.082 ; 13.082 ; 13.082 ;
; A[0]       ; D[2]          ; 12.087 ; 12.087 ; 12.087 ; 12.087 ;
; A[0]       ; D[3]          ; 13.132 ; 13.132 ; 13.132 ; 13.132 ;
; A[0]       ; D[4]          ; 12.118 ; 12.118 ; 12.118 ; 12.118 ;
; A[0]       ; D[5]          ; 13.903 ; 13.903 ; 13.903 ; 13.903 ;
; A[0]       ; D[6]          ; 13.929 ; 14.181 ; 14.181 ; 13.929 ;
; A[0]       ; D[7]          ; 14.241 ; 14.241 ; 14.241 ; 14.241 ;
; A[0]       ; LEDG[2]       ; 13.909 ;        ;        ; 13.909 ;
; A[0]       ; LEDG[3]       ; 13.662 ;        ;        ; 13.662 ;
; A[0]       ; LEDG[4]       ; 13.683 ;        ;        ; 13.683 ;
; A[0]       ; LEDG[5]       ; 13.704 ;        ;        ; 13.704 ;
; A[0]       ; SRAM_ADDR[0]  ; 11.202 ;        ;        ; 11.202 ;
; A[0]       ; SRAM_CE_N     ; 16.359 ;        ;        ; 16.359 ;
; A[1]       ; D[0]          ; 12.276 ; 12.276 ; 12.276 ; 12.276 ;
; A[1]       ; D[1]          ; 12.549 ; 12.549 ; 12.549 ; 12.549 ;
; A[1]       ; D[2]          ; 12.597 ; 12.597 ; 12.597 ; 12.597 ;
; A[1]       ; D[3]          ; 12.621 ; 12.621 ; 12.621 ; 12.621 ;
; A[1]       ; D[4]          ; 12.621 ; 12.621 ; 12.621 ; 12.621 ;
; A[1]       ; D[5]          ; 13.370 ; 13.370 ; 13.370 ; 13.370 ;
; A[1]       ; D[6]          ; 13.396 ; 13.648 ; 13.648 ; 13.396 ;
; A[1]       ; D[7]          ; 13.708 ; 13.708 ; 13.708 ; 13.708 ;
; A[1]       ; LEDG[2]       ; 13.376 ;        ;        ; 13.376 ;
; A[1]       ; LEDG[3]       ; 13.129 ;        ;        ; 13.129 ;
; A[1]       ; LEDG[4]       ; 13.150 ;        ;        ; 13.150 ;
; A[1]       ; LEDG[5]       ; 13.171 ;        ;        ; 13.171 ;
; A[1]       ; SRAM_ADDR[1]  ; 11.132 ;        ;        ; 11.132 ;
; A[1]       ; SRAM_CE_N     ; 15.826 ;        ;        ; 15.826 ;
; A[3]       ; BUSDIR_n      ;        ; 14.498 ; 14.498 ;        ;
; A[3]       ; D[0]          ; 13.998 ; 13.998 ; 13.998 ; 13.998 ;
; A[3]       ; D[1]          ; 14.271 ; 14.271 ; 14.271 ; 14.271 ;
; A[3]       ; D[2]          ; 14.119 ; 14.119 ; 14.119 ; 14.119 ;
; A[3]       ; D[3]          ; 14.343 ; 14.343 ; 14.343 ; 14.343 ;
; A[3]       ; D[4]          ; 14.150 ; 14.150 ; 14.150 ; 14.150 ;
; A[3]       ; D[5]          ; 15.092 ; 15.092 ; 15.092 ; 15.092 ;
; A[3]       ; D[6]          ; 15.118 ; 15.370 ; 15.370 ; 15.118 ;
; A[3]       ; D[7]          ; 15.430 ; 15.430 ; 15.430 ; 15.430 ;
; A[3]       ; LEDG[2]       ; 15.098 ;        ;        ; 15.098 ;
; A[3]       ; LEDG[3]       ; 14.851 ;        ;        ; 14.851 ;
; A[3]       ; LEDG[4]       ; 14.872 ;        ;        ; 14.872 ;
; A[3]       ; LEDG[5]       ; 14.893 ;        ;        ; 14.893 ;
; A[3]       ; SRAM_ADDR[3]  ; 10.760 ;        ;        ; 10.760 ;
; A[3]       ; SRAM_CE_N     ; 17.548 ;        ;        ; 17.548 ;
; A[3]       ; U1OE_n        ;        ; 14.351 ; 14.351 ;        ;
; A[4]       ; BUSDIR_n      ;        ; 14.450 ; 14.450 ;        ;
; A[4]       ; D[0]          ; 13.950 ; 13.950 ; 13.950 ; 13.950 ;
; A[4]       ; D[1]          ; 14.223 ; 14.223 ; 14.223 ; 14.223 ;
; A[4]       ; D[2]          ; 14.071 ; 14.071 ; 14.071 ; 14.071 ;
; A[4]       ; D[3]          ; 14.295 ; 14.295 ; 14.295 ; 14.295 ;
; A[4]       ; D[4]          ; 14.102 ; 14.102 ; 14.102 ; 14.102 ;
; A[4]       ; D[5]          ; 15.044 ; 15.044 ; 15.044 ; 15.044 ;
; A[4]       ; D[6]          ; 15.070 ; 15.322 ; 15.322 ; 15.070 ;
; A[4]       ; D[7]          ; 15.382 ; 15.382 ; 15.382 ; 15.382 ;
; A[4]       ; HEX0[0]       ; 12.722 ; 12.722 ; 12.722 ; 12.722 ;
; A[4]       ; HEX0[1]       ; 12.691 ; 12.691 ; 12.691 ; 12.691 ;
; A[4]       ; HEX0[2]       ;        ; 12.179 ; 12.179 ;        ;
; A[4]       ; HEX0[3]       ; 13.015 ; 13.015 ; 13.015 ; 13.015 ;
; A[4]       ; HEX0[4]       ; 13.020 ;        ;        ; 13.020 ;
; A[4]       ; HEX0[5]       ; 13.047 ;        ;        ; 13.047 ;
; A[4]       ; HEX0[6]       ; 12.915 ; 12.915 ; 12.915 ; 12.915 ;
; A[4]       ; LEDG[2]       ; 15.050 ;        ;        ; 15.050 ;
; A[4]       ; LEDG[3]       ; 14.803 ;        ;        ; 14.803 ;
; A[4]       ; LEDG[4]       ; 14.824 ;        ;        ; 14.824 ;
; A[4]       ; LEDG[5]       ; 14.845 ;        ;        ; 14.845 ;
; A[4]       ; SRAM_ADDR[4]  ; 10.518 ;        ;        ; 10.518 ;
; A[4]       ; SRAM_CE_N     ; 17.500 ;        ;        ; 17.500 ;
; A[4]       ; U1OE_n        ;        ; 14.303 ; 14.303 ;        ;
; A[5]       ; BUSDIR_n      ;        ; 15.007 ; 15.007 ;        ;
; A[5]       ; D[0]          ; 14.507 ; 14.507 ; 14.507 ; 14.507 ;
; A[5]       ; D[1]          ; 14.780 ; 14.780 ; 14.780 ; 14.780 ;
; A[5]       ; D[2]          ; 14.628 ; 14.628 ; 14.628 ; 14.628 ;
; A[5]       ; D[3]          ; 14.852 ; 14.852 ; 14.852 ; 14.852 ;
; A[5]       ; D[4]          ; 14.659 ; 14.659 ; 14.659 ; 14.659 ;
; A[5]       ; D[5]          ; 15.601 ; 15.601 ; 15.601 ; 15.601 ;
; A[5]       ; D[6]          ; 15.627 ; 15.879 ; 15.879 ; 15.627 ;
; A[5]       ; D[7]          ; 15.939 ; 15.939 ; 15.939 ; 15.939 ;
; A[5]       ; HEX0[0]       ; 12.840 ; 12.840 ; 12.840 ; 12.840 ;
; A[5]       ; HEX0[1]       ; 12.812 ; 12.812 ; 12.812 ; 12.812 ;
; A[5]       ; HEX0[2]       ; 12.304 ;        ;        ; 12.304 ;
; A[5]       ; HEX0[3]       ; 13.139 ; 13.139 ; 13.139 ; 13.139 ;
; A[5]       ; HEX0[4]       ;        ; 13.140 ; 13.140 ;        ;
; A[5]       ; HEX0[5]       ; 13.166 ; 13.166 ; 13.166 ; 13.166 ;
; A[5]       ; HEX0[6]       ; 13.037 ; 13.037 ; 13.037 ; 13.037 ;
; A[5]       ; LEDG[2]       ; 15.607 ;        ;        ; 15.607 ;
; A[5]       ; LEDG[3]       ; 15.360 ;        ;        ; 15.360 ;
; A[5]       ; LEDG[4]       ; 15.381 ;        ;        ; 15.381 ;
; A[5]       ; LEDG[5]       ; 15.402 ;        ;        ; 15.402 ;
; A[5]       ; SRAM_ADDR[5]  ; 10.322 ;        ;        ; 10.322 ;
; A[5]       ; SRAM_CE_N     ; 18.057 ;        ;        ; 18.057 ;
; A[5]       ; U1OE_n        ;        ; 14.860 ; 14.860 ;        ;
; A[6]       ; BUSDIR_n      ;        ; 12.375 ; 12.375 ;        ;
; A[6]       ; D[0]          ; 13.476 ; 13.476 ; 13.476 ; 13.476 ;
; A[6]       ; D[1]          ; 13.749 ; 13.749 ; 13.749 ; 13.749 ;
; A[6]       ; D[2]          ; 13.797 ; 13.797 ; 13.797 ; 13.797 ;
; A[6]       ; D[3]          ; 13.821 ; 13.821 ; 13.821 ; 13.821 ;
; A[6]       ; D[4]          ; 13.821 ; 13.821 ; 13.821 ; 13.821 ;
; A[6]       ; D[5]          ; 14.570 ; 14.570 ; 14.570 ; 14.570 ;
; A[6]       ; D[6]          ; 14.848 ; 14.848 ; 14.848 ; 14.848 ;
; A[6]       ; D[7]          ; 14.908 ; 14.908 ; 14.908 ; 14.908 ;
; A[6]       ; HEX0[0]       ; 13.155 ; 13.155 ; 13.155 ; 13.155 ;
; A[6]       ; HEX0[1]       ; 13.127 ;        ;        ; 13.127 ;
; A[6]       ; HEX0[2]       ; 12.615 ; 12.615 ; 12.615 ; 12.615 ;
; A[6]       ; HEX0[3]       ; 13.448 ; 13.448 ; 13.448 ; 13.448 ;
; A[6]       ; HEX0[4]       ; 13.453 ; 13.453 ; 13.453 ; 13.453 ;
; A[6]       ; HEX0[5]       ; 13.448 ; 13.448 ; 13.448 ; 13.448 ;
; A[6]       ; HEX0[6]       ; 13.350 ; 13.350 ; 13.350 ; 13.350 ;
; A[6]       ; LEDG[2]       ; 17.402 ;        ;        ; 17.402 ;
; A[6]       ; LEDG[3]       ; 17.155 ;        ;        ; 17.155 ;
; A[6]       ; LEDG[4]       ; 17.176 ;        ;        ; 17.176 ;
; A[6]       ; LEDG[5]       ; 17.197 ;        ;        ; 17.197 ;
; A[6]       ; SRAM_ADDR[6]  ; 10.585 ;        ;        ; 10.585 ;
; A[6]       ; SRAM_CE_N     ; 19.852 ;        ;        ; 19.852 ;
; A[6]       ; U1OE_n        ;        ; 13.953 ; 13.953 ;        ;
; A[7]       ; BUSDIR_n      ;        ; 11.750 ; 11.750 ;        ;
; A[7]       ; D[0]          ; 12.851 ; 12.851 ; 12.851 ; 12.851 ;
; A[7]       ; D[1]          ; 13.124 ; 13.124 ; 13.124 ; 13.124 ;
; A[7]       ; D[2]          ; 13.172 ; 13.172 ; 13.172 ; 13.172 ;
; A[7]       ; D[3]          ; 13.196 ; 13.196 ; 13.196 ; 13.196 ;
; A[7]       ; D[4]          ; 13.196 ; 13.196 ; 13.196 ; 13.196 ;
; A[7]       ; D[5]          ; 13.945 ; 13.945 ; 13.945 ; 13.945 ;
; A[7]       ; D[6]          ; 14.223 ; 14.223 ; 14.223 ; 14.223 ;
; A[7]       ; D[7]          ; 14.283 ; 14.283 ; 14.283 ; 14.283 ;
; A[7]       ; HEX0[0]       ; 12.799 ; 12.799 ; 12.799 ; 12.799 ;
; A[7]       ; HEX0[1]       ; 12.810 ; 12.810 ; 12.810 ; 12.810 ;
; A[7]       ; HEX0[2]       ; 12.306 ; 12.306 ; 12.306 ; 12.306 ;
; A[7]       ; HEX0[3]       ; 13.136 ; 13.136 ; 13.136 ; 13.136 ;
; A[7]       ; HEX0[4]       ;        ; 13.099 ; 13.099 ;        ;
; A[7]       ; HEX0[5]       ; 13.121 ; 13.121 ; 13.121 ; 13.121 ;
; A[7]       ; HEX0[6]       ; 13.040 ; 13.040 ; 13.040 ; 13.040 ;
; A[7]       ; LEDG[2]       ; 16.765 ;        ;        ; 16.765 ;
; A[7]       ; LEDG[3]       ; 16.518 ;        ;        ; 16.518 ;
; A[7]       ; LEDG[4]       ; 16.539 ;        ;        ; 16.539 ;
; A[7]       ; LEDG[5]       ; 16.560 ;        ;        ; 16.560 ;
; A[7]       ; SRAM_ADDR[7]  ; 10.829 ;        ;        ; 10.829 ;
; A[7]       ; SRAM_CE_N     ; 19.215 ;        ;        ; 19.215 ;
; A[7]       ; U1OE_n        ;        ; 13.103 ; 13.103 ;        ;
; A[8]       ; D[0]          ; 16.821 ; 16.821 ; 16.821 ; 16.821 ;
; A[8]       ; D[1]          ; 17.094 ; 17.094 ; 17.094 ; 17.094 ;
; A[8]       ; D[2]          ; 17.142 ; 17.142 ; 17.142 ; 17.142 ;
; A[8]       ; D[3]          ; 17.166 ; 17.166 ; 17.166 ; 17.166 ;
; A[8]       ; D[4]          ; 17.166 ; 17.166 ; 17.166 ; 17.166 ;
; A[8]       ; D[5]          ; 17.915 ; 17.915 ; 17.915 ; 17.915 ;
; A[8]       ; D[6]          ; 17.941 ; 18.193 ; 18.193 ; 17.941 ;
; A[8]       ; D[7]          ; 18.253 ; 18.253 ; 18.253 ; 18.253 ;
; A[8]       ; HEX1[0]       ; 11.813 ; 11.813 ; 11.813 ; 11.813 ;
; A[8]       ; HEX1[1]       ; 11.438 ; 11.438 ; 11.438 ; 11.438 ;
; A[8]       ; HEX1[2]       ;        ; 11.412 ; 11.412 ;        ;
; A[8]       ; HEX1[3]       ; 11.454 ; 11.454 ; 11.454 ; 11.454 ;
; A[8]       ; HEX1[4]       ; 11.460 ;        ;        ; 11.460 ;
; A[8]       ; HEX1[5]       ; 11.819 ;        ;        ; 11.819 ;
; A[8]       ; HEX1[6]       ; 11.697 ; 11.697 ; 11.697 ; 11.697 ;
; A[8]       ; LEDG[2]       ; 17.921 ;        ;        ; 17.921 ;
; A[8]       ; LEDG[3]       ; 17.674 ;        ;        ; 17.674 ;
; A[8]       ; LEDG[4]       ; 17.695 ;        ;        ; 17.695 ;
; A[8]       ; LEDG[5]       ; 17.716 ;        ;        ; 17.716 ;
; A[8]       ; SRAM_ADDR[8]  ; 10.551 ;        ;        ; 10.551 ;
; A[8]       ; SRAM_CE_N     ; 20.371 ;        ;        ; 20.371 ;
; A[9]       ; D[0]          ; 16.728 ; 16.728 ; 16.728 ; 16.728 ;
; A[9]       ; D[1]          ; 17.001 ; 17.001 ; 17.001 ; 17.001 ;
; A[9]       ; D[2]          ; 17.049 ; 17.049 ; 17.049 ; 17.049 ;
; A[9]       ; D[3]          ; 17.073 ; 17.073 ; 17.073 ; 17.073 ;
; A[9]       ; D[4]          ; 17.073 ; 17.073 ; 17.073 ; 17.073 ;
; A[9]       ; D[5]          ; 17.822 ; 17.822 ; 17.822 ; 17.822 ;
; A[9]       ; D[6]          ; 17.848 ; 18.100 ; 18.100 ; 17.848 ;
; A[9]       ; D[7]          ; 18.160 ; 18.160 ; 18.160 ; 18.160 ;
; A[9]       ; HEX1[0]       ; 11.688 ; 11.688 ; 11.688 ; 11.688 ;
; A[9]       ; HEX1[1]       ; 11.312 ; 11.312 ; 11.312 ; 11.312 ;
; A[9]       ; HEX1[2]       ; 11.319 ;        ;        ; 11.319 ;
; A[9]       ; HEX1[3]       ; 11.328 ; 11.328 ; 11.328 ; 11.328 ;
; A[9]       ; HEX1[4]       ;        ; 11.337 ; 11.337 ;        ;
; A[9]       ; HEX1[5]       ; 11.702 ; 11.702 ; 11.702 ; 11.702 ;
; A[9]       ; HEX1[6]       ; 11.576 ; 11.576 ; 11.576 ; 11.576 ;
; A[9]       ; LEDG[2]       ; 17.828 ;        ;        ; 17.828 ;
; A[9]       ; LEDG[3]       ; 17.581 ;        ;        ; 17.581 ;
; A[9]       ; LEDG[4]       ; 17.602 ;        ;        ; 17.602 ;
; A[9]       ; LEDG[5]       ; 17.623 ;        ;        ; 17.623 ;
; A[9]       ; SRAM_ADDR[9]  ; 10.548 ;        ;        ; 10.548 ;
; A[9]       ; SRAM_CE_N     ; 20.278 ;        ;        ; 20.278 ;
; A[10]      ; D[0]          ; 16.626 ; 16.626 ; 16.626 ; 16.626 ;
; A[10]      ; D[1]          ; 16.899 ; 16.899 ; 16.899 ; 16.899 ;
; A[10]      ; D[2]          ; 16.947 ; 16.947 ; 16.947 ; 16.947 ;
; A[10]      ; D[3]          ; 16.971 ; 16.971 ; 16.971 ; 16.971 ;
; A[10]      ; D[4]          ; 16.971 ; 16.971 ; 16.971 ; 16.971 ;
; A[10]      ; D[5]          ; 17.720 ; 17.720 ; 17.720 ; 17.720 ;
; A[10]      ; D[6]          ; 17.746 ; 17.998 ; 17.998 ; 17.746 ;
; A[10]      ; D[7]          ; 18.058 ; 18.058 ; 18.058 ; 18.058 ;
; A[10]      ; HEX1[0]       ; 11.587 ; 11.587 ; 11.587 ; 11.587 ;
; A[10]      ; HEX1[1]       ; 11.210 ;        ;        ; 11.210 ;
; A[10]      ; HEX1[2]       ; 11.206 ; 11.206 ; 11.206 ; 11.206 ;
; A[10]      ; HEX1[3]       ; 11.215 ; 11.215 ; 11.215 ; 11.215 ;
; A[10]      ; HEX1[4]       ; 11.228 ; 11.228 ; 11.228 ; 11.228 ;
; A[10]      ; HEX1[5]       ; 11.588 ; 11.588 ; 11.588 ; 11.588 ;
; A[10]      ; HEX1[6]       ; 11.472 ; 11.472 ; 11.472 ; 11.472 ;
; A[10]      ; LEDG[2]       ; 17.726 ;        ;        ; 17.726 ;
; A[10]      ; LEDG[3]       ; 17.479 ;        ;        ; 17.479 ;
; A[10]      ; LEDG[4]       ; 17.500 ;        ;        ; 17.500 ;
; A[10]      ; LEDG[5]       ; 17.521 ;        ;        ; 17.521 ;
; A[10]      ; SRAM_ADDR[10] ; 10.823 ;        ;        ; 10.823 ;
; A[10]      ; SRAM_CE_N     ; 20.176 ;        ;        ; 20.176 ;
; A[11]      ; D[0]          ; 17.050 ; 17.050 ; 17.050 ; 17.050 ;
; A[11]      ; D[1]          ; 17.323 ; 17.323 ; 17.323 ; 17.323 ;
; A[11]      ; D[2]          ; 17.371 ; 17.371 ; 17.371 ; 17.371 ;
; A[11]      ; D[3]          ; 17.395 ; 17.395 ; 17.395 ; 17.395 ;
; A[11]      ; D[4]          ; 17.395 ; 17.395 ; 17.395 ; 17.395 ;
; A[11]      ; D[5]          ; 18.144 ; 18.144 ; 18.144 ; 18.144 ;
; A[11]      ; D[6]          ; 18.170 ; 18.422 ; 18.422 ; 18.170 ;
; A[11]      ; D[7]          ; 18.482 ; 18.482 ; 18.482 ; 18.482 ;
; A[11]      ; HEX1[0]       ; 12.043 ; 12.043 ; 12.043 ; 12.043 ;
; A[11]      ; HEX1[1]       ; 11.666 ; 11.666 ; 11.666 ; 11.666 ;
; A[11]      ; HEX1[2]       ; 11.627 ; 11.627 ; 11.627 ; 11.627 ;
; A[11]      ; HEX1[3]       ; 11.672 ; 11.672 ; 11.672 ; 11.672 ;
; A[11]      ; HEX1[4]       ;        ; 11.681 ; 11.681 ;        ;
; A[11]      ; HEX1[5]       ; 12.003 ; 12.003 ; 12.003 ; 12.003 ;
; A[11]      ; HEX1[6]       ; 11.931 ; 11.931 ; 11.931 ; 11.931 ;
; A[11]      ; LEDG[2]       ; 18.150 ;        ;        ; 18.150 ;
; A[11]      ; LEDG[3]       ; 17.903 ;        ;        ; 17.903 ;
; A[11]      ; LEDG[4]       ; 17.924 ;        ;        ; 17.924 ;
; A[11]      ; LEDG[5]       ; 17.945 ;        ;        ; 17.945 ;
; A[11]      ; SRAM_ADDR[11] ; 10.805 ;        ;        ; 10.805 ;
; A[11]      ; SRAM_CE_N     ; 20.600 ;        ;        ; 20.600 ;
; A[12]      ; D[0]          ; 11.554 ; 11.554 ; 11.554 ; 11.554 ;
; A[12]      ; D[1]          ; 11.827 ; 11.827 ; 11.827 ; 11.827 ;
; A[12]      ; D[2]          ; 11.875 ; 11.875 ; 11.875 ; 11.875 ;
; A[12]      ; D[3]          ; 11.899 ; 11.899 ; 11.899 ; 11.899 ;
; A[12]      ; D[4]          ; 11.899 ; 11.899 ; 11.899 ; 11.899 ;
; A[12]      ; D[5]          ; 12.648 ; 12.648 ; 12.648 ; 12.648 ;
; A[12]      ; D[6]          ; 12.674 ; 12.926 ; 12.926 ; 12.674 ;
; A[12]      ; D[7]          ; 12.986 ; 12.986 ; 12.986 ; 12.986 ;
; A[12]      ; HEX2[0]       ; 11.215 ; 11.215 ; 11.215 ; 11.215 ;
; A[12]      ; HEX2[1]       ; 10.993 ; 10.993 ; 10.993 ; 10.993 ;
; A[12]      ; HEX2[2]       ;        ; 11.032 ; 11.032 ;        ;
; A[12]      ; HEX2[3]       ; 11.030 ; 11.030 ; 11.030 ; 11.030 ;
; A[12]      ; HEX2[4]       ; 11.229 ;        ;        ; 11.229 ;
; A[12]      ; HEX2[5]       ; 11.340 ;        ;        ; 11.340 ;
; A[12]      ; HEX2[6]       ; 11.355 ; 11.355 ; 11.355 ; 11.355 ;
; A[12]      ; LEDG[2]       ; 12.654 ;        ;        ; 12.654 ;
; A[12]      ; LEDG[3]       ; 12.407 ;        ;        ; 12.407 ;
; A[12]      ; LEDG[4]       ; 12.428 ;        ;        ; 12.428 ;
; A[12]      ; LEDG[5]       ; 12.449 ;        ;        ; 12.449 ;
; A[12]      ; SRAM_ADDR[12] ; 11.055 ;        ;        ; 11.055 ;
; A[12]      ; SRAM_CE_N     ; 15.104 ;        ;        ; 15.104 ;
; A[13]      ; D[0]          ; 11.495 ; 11.495 ; 11.495 ; 11.495 ;
; A[13]      ; D[1]          ; 11.768 ; 11.768 ; 11.768 ; 11.768 ;
; A[13]      ; D[2]          ; 11.816 ; 11.816 ; 11.816 ; 11.816 ;
; A[13]      ; D[3]          ; 11.840 ; 11.840 ; 11.840 ; 11.840 ;
; A[13]      ; D[4]          ; 11.840 ; 11.840 ; 11.840 ; 11.840 ;
; A[13]      ; D[5]          ; 12.589 ; 12.589 ; 12.589 ; 12.589 ;
; A[13]      ; D[6]          ; 12.615 ; 12.867 ; 12.867 ; 12.615 ;
; A[13]      ; D[7]          ; 12.927 ; 12.927 ; 12.927 ; 12.927 ;
; A[13]      ; HEX2[0]       ; 11.604 ; 11.604 ; 11.604 ; 11.604 ;
; A[13]      ; HEX2[1]       ; 11.383 ; 11.383 ; 11.383 ; 11.383 ;
; A[13]      ; HEX2[2]       ; 11.424 ;        ;        ; 11.424 ;
; A[13]      ; HEX2[3]       ; 11.423 ; 11.423 ; 11.423 ; 11.423 ;
; A[13]      ; HEX2[4]       ;        ; 11.587 ; 11.587 ;        ;
; A[13]      ; HEX2[5]       ; 11.728 ; 11.728 ; 11.728 ; 11.728 ;
; A[13]      ; HEX2[6]       ; 11.751 ; 11.751 ; 11.751 ; 11.751 ;
; A[13]      ; LEDG[2]       ; 12.595 ;        ;        ; 12.595 ;
; A[13]      ; LEDG[3]       ; 12.348 ;        ;        ; 12.348 ;
; A[13]      ; LEDG[4]       ; 12.369 ;        ;        ; 12.369 ;
; A[13]      ; LEDG[5]       ; 12.390 ;        ;        ; 12.390 ;
; A[13]      ; SRAM_ADDR[13] ; 10.904 ;        ;        ; 10.904 ;
; A[13]      ; SRAM_CE_N     ; 15.045 ;        ;        ; 15.045 ;
; A[15]      ; D[0]          ; 12.359 ; 12.359 ; 12.359 ; 12.359 ;
; A[15]      ; D[1]          ; 12.632 ; 12.632 ; 12.632 ; 12.632 ;
; A[15]      ; D[2]          ; 12.680 ; 12.680 ; 12.680 ; 12.680 ;
; A[15]      ; D[3]          ; 12.704 ; 12.704 ; 12.704 ; 12.704 ;
; A[15]      ; D[4]          ; 12.704 ; 12.704 ; 12.704 ; 12.704 ;
; A[15]      ; D[5]          ; 13.453 ; 13.453 ; 13.453 ; 13.453 ;
; A[15]      ; D[6]          ; 13.479 ; 13.479 ; 13.479 ; 13.479 ;
; A[15]      ; D[7]          ; 13.791 ; 13.791 ; 13.791 ; 13.791 ;
; A[15]      ; HEX2[0]       ; 15.850 ; 15.850 ; 15.850 ; 15.850 ;
; A[15]      ; HEX2[1]       ; 15.634 ; 15.634 ; 15.634 ; 15.634 ;
; A[15]      ; HEX2[2]       ; 15.674 ; 15.674 ; 15.674 ; 15.674 ;
; A[15]      ; HEX2[3]       ; 15.673 ; 15.673 ; 15.673 ; 15.673 ;
; A[15]      ; HEX2[4]       ; 15.875 ; 15.875 ; 15.875 ; 15.875 ;
; A[15]      ; HEX2[5]       ; 15.942 ; 15.942 ; 15.942 ; 15.942 ;
; A[15]      ; HEX2[6]       ; 16.006 ; 16.006 ; 16.006 ; 16.006 ;
; A[15]      ; HEX3[0]       ; 14.792 ; 14.792 ; 14.792 ; 14.792 ;
; A[15]      ; HEX3[1]       ; 14.597 ; 14.597 ; 14.597 ; 14.597 ;
; A[15]      ; HEX3[2]       ; 14.563 ; 14.563 ; 14.563 ; 14.563 ;
; A[15]      ; HEX3[3]       ; 15.294 ; 15.294 ; 15.294 ; 15.294 ;
; A[15]      ; HEX3[4]       ; 14.663 ; 14.663 ; 14.663 ; 14.663 ;
; A[15]      ; HEX3[5]       ; 13.663 ; 13.663 ; 13.663 ; 13.663 ;
; A[15]      ; HEX3[6]       ; 14.433 ; 14.433 ; 14.433 ; 14.433 ;
; A[15]      ; LEDG[2]       ; 13.459 ; 13.459 ; 13.459 ; 13.459 ;
; A[15]      ; LEDG[3]       ; 13.513 ; 13.513 ; 13.513 ; 13.513 ;
; A[15]      ; LEDG[4]       ; 13.488 ; 13.488 ; 13.488 ; 13.488 ;
; A[15]      ; LEDG[5]       ; 13.550 ; 13.550 ; 13.550 ; 13.550 ;
; A[15]      ; SRAM_ADDR[14] ; 15.688 ; 15.688 ; 15.688 ; 15.688 ;
; A[15]      ; SRAM_ADDR[15] ; 16.537 ; 16.537 ; 16.537 ; 16.537 ;
; A[15]      ; SRAM_ADDR[16] ; 15.289 ; 15.289 ; 15.289 ; 15.289 ;
; A[15]      ; SRAM_ADDR[17] ; 16.812 ; 16.812 ; 16.812 ; 16.812 ;
; A[15]      ; SRAM_CE_N     ; 15.909 ; 15.909 ; 15.909 ; 15.909 ;
; A[15]      ; SRAM_LB_N     ; 16.215 ; 16.215 ; 16.215 ; 16.215 ;
; A[15]      ; SRAM_UB_N     ; 16.202 ; 16.202 ; 16.202 ; 16.202 ;
; IORQ_n     ; BUSDIR_n      ; 14.387 ;        ;        ; 14.387 ;
; IORQ_n     ; D[0]          ; 14.605 ; 14.605 ; 14.605 ; 14.605 ;
; IORQ_n     ; D[1]          ; 15.761 ; 15.761 ; 15.761 ; 15.761 ;
; IORQ_n     ; D[2]          ; 14.584 ; 14.584 ; 14.584 ; 14.584 ;
; IORQ_n     ; D[3]          ; 15.629 ; 15.629 ; 15.629 ; 15.629 ;
; IORQ_n     ; D[4]          ; 14.615 ; 14.615 ; 14.615 ; 14.615 ;
; IORQ_n     ; D[5]          ; 16.582 ; 16.582 ; 16.582 ; 16.582 ;
; IORQ_n     ; D[6]          ; 16.860 ; 16.860 ; 16.860 ; 16.860 ;
; IORQ_n     ; D[7]          ; 16.920 ; 16.920 ; 16.920 ; 16.920 ;
; IORQ_n     ; U1OE_n        ; 12.780 ;        ;        ; 12.780 ;
; KEY[0]     ; LEDG[7]       ;        ; 9.642  ; 9.642  ;        ;
; KEY[0]     ; WAIT_n        ; 10.465 ; 10.465 ; 10.465 ; 10.465 ;
; M1_n       ; BUSDIR_n      ;        ; 14.103 ; 14.103 ;        ;
; M1_n       ; D[0]          ; 14.321 ; 14.321 ; 14.321 ; 14.321 ;
; M1_n       ; D[1]          ; 15.477 ; 15.477 ; 15.477 ; 15.477 ;
; M1_n       ; D[2]          ; 14.300 ; 14.300 ; 14.300 ; 14.300 ;
; M1_n       ; D[3]          ; 15.345 ; 15.345 ; 15.345 ; 15.345 ;
; M1_n       ; D[4]          ; 14.331 ; 14.331 ; 14.331 ; 14.331 ;
; M1_n       ; D[5]          ; 16.298 ; 16.298 ; 16.298 ; 16.298 ;
; M1_n       ; D[6]          ; 16.576 ; 16.576 ; 16.576 ; 16.576 ;
; M1_n       ; D[7]          ; 16.636 ; 16.636 ; 16.636 ; 16.636 ;
; M1_n       ; U1OE_n        ;        ; 12.496 ; 12.496 ;        ;
; RD_n       ; BUSDIR_n      ; 13.911 ;        ;        ; 13.911 ;
; RD_n       ; D[0]          ; 9.918  ; 9.918  ; 9.918  ; 9.918  ;
; RD_n       ; D[1]          ; 10.191 ; 10.191 ; 10.191 ; 10.191 ;
; RD_n       ; D[2]          ; 10.239 ; 10.239 ; 10.239 ; 10.239 ;
; RD_n       ; D[3]          ; 10.263 ; 10.263 ; 10.263 ; 10.263 ;
; RD_n       ; D[4]          ; 10.263 ; 10.263 ; 10.263 ; 10.263 ;
; RD_n       ; D[5]          ; 11.012 ; 11.012 ; 11.012 ; 11.012 ;
; RD_n       ; D[6]          ; 11.290 ; 11.290 ; 11.290 ; 11.290 ;
; RD_n       ; D[7]          ; 11.350 ; 11.350 ; 11.350 ; 11.350 ;
; RD_n       ; U1OE_n        ; 12.304 ;        ;        ; 12.304 ;
; RESET_n    ; LEDG[7]       ;        ; 11.171 ; 11.171 ;        ;
; RESET_n    ; WAIT_n        ; 11.994 ; 11.994 ; 11.994 ; 11.994 ;
; SLTSL_n    ; D[0]          ; 12.889 ; 12.889 ; 12.889 ; 12.889 ;
; SLTSL_n    ; D[1]          ; 13.162 ; 13.162 ; 13.162 ; 13.162 ;
; SLTSL_n    ; D[2]          ; 13.210 ; 13.210 ; 13.210 ; 13.210 ;
; SLTSL_n    ; D[3]          ; 13.234 ; 13.234 ; 13.234 ; 13.234 ;
; SLTSL_n    ; D[4]          ; 13.234 ; 13.234 ; 13.234 ; 13.234 ;
; SLTSL_n    ; D[5]          ; 13.681 ; 13.681 ; 13.681 ; 13.681 ;
; SLTSL_n    ; D[6]          ; 13.977 ; 13.977 ; 13.977 ; 13.977 ;
; SLTSL_n    ; D[7]          ; 14.288 ; 14.288 ; 14.288 ; 14.288 ;
; SLTSL_n    ; LEDG[2]       ; 13.997 ;        ;        ; 13.997 ;
; SLTSL_n    ; LEDG[3]       ; 14.052 ;        ;        ; 14.052 ;
; SLTSL_n    ; LEDG[4]       ; 14.074 ;        ;        ; 14.074 ;
; SLTSL_n    ; LEDG[5]       ; 14.095 ;        ;        ; 14.095 ;
; SLTSL_n    ; LEDG[6]       ;        ; 12.225 ; 12.225 ;        ;
; SLTSL_n    ; SRAM_CE_N     ; 16.447 ;        ;        ; 16.447 ;
; SLTSL_n    ; U1OE_n        ; 13.583 ;        ;        ; 13.583 ;
; SW[9]      ; D[0]          ; 9.860  ; 9.860  ; 9.860  ; 9.860  ;
; SW[9]      ; D[1]          ; 10.133 ; 10.133 ; 10.133 ; 10.133 ;
; SW[9]      ; D[2]          ; 10.181 ; 10.181 ; 10.181 ; 10.181 ;
; SW[9]      ; D[3]          ; 10.205 ; 10.205 ; 10.205 ; 10.205 ;
; SW[9]      ; D[4]          ; 10.205 ; 10.205 ; 10.205 ; 10.205 ;
; SW[9]      ; D[5]          ; 10.652 ; 10.652 ; 10.652 ; 10.652 ;
; SW[9]      ; D[6]          ; 10.948 ; 10.948 ; 10.948 ; 10.948 ;
; SW[9]      ; D[7]          ; 11.259 ; 11.259 ; 11.259 ; 11.259 ;
; SW[9]      ; LEDG[2]       ;        ; 10.968 ; 10.968 ;        ;
; SW[9]      ; LEDG[3]       ;        ; 11.023 ; 11.023 ;        ;
; SW[9]      ; LEDG[4]       ;        ; 11.045 ; 11.045 ;        ;
; SW[9]      ; LEDG[5]       ;        ; 11.066 ; 11.066 ;        ;
; SW[9]      ; LEDG[6]       ; 9.196  ;        ;        ; 9.196  ;
; SW[9]      ; SRAM_CE_N     ;        ; 13.418 ; 13.418 ;        ;
; SW[9]      ; U1OE_n        ;        ; 10.554 ; 10.554 ;        ;
; WR_n       ; SRAM_WE_N     ; 10.691 ;        ;        ; 10.691 ;
; WR_n       ; U1OE_n        ; 13.925 ;        ;        ; 13.925 ;
+------------+---------------+--------+--------+--------+--------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+--------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+------+------------+-----------------+
; D[*]      ; A[14]      ; 9.137  ;      ; Rise       ; A[14]           ;
;  D[0]     ; A[14]      ; 9.137  ;      ; Rise       ; A[14]           ;
;  D[1]     ; A[14]      ; 9.410  ;      ; Rise       ; A[14]           ;
;  D[2]     ; A[14]      ; 9.458  ;      ; Rise       ; A[14]           ;
;  D[3]     ; A[14]      ; 9.482  ;      ; Rise       ; A[14]           ;
;  D[4]     ; A[14]      ; 9.482  ;      ; Rise       ; A[14]           ;
;  D[5]     ; A[14]      ; 10.231 ;      ; Rise       ; A[14]           ;
;  D[6]     ; A[14]      ; 10.509 ;      ; Rise       ; A[14]           ;
;  D[7]     ; A[14]      ; 10.569 ;      ; Rise       ; A[14]           ;
; D[*]      ; A[14]      ; 11.425 ;      ; Fall       ; A[14]           ;
;  D[0]     ; A[14]      ; 11.425 ;      ; Fall       ; A[14]           ;
;  D[1]     ; A[14]      ; 11.698 ;      ; Fall       ; A[14]           ;
;  D[2]     ; A[14]      ; 11.746 ;      ; Fall       ; A[14]           ;
;  D[3]     ; A[14]      ; 11.770 ;      ; Fall       ; A[14]           ;
;  D[4]     ; A[14]      ; 11.770 ;      ; Fall       ; A[14]           ;
;  D[5]     ; A[14]      ; 12.519 ;      ; Fall       ; A[14]           ;
;  D[6]     ; A[14]      ; 12.797 ;      ; Fall       ; A[14]           ;
;  D[7]     ; A[14]      ; 12.857 ;      ; Fall       ; A[14]           ;
; D[*]      ; A[2]       ; 11.454 ;      ; Rise       ; A[2]            ;
;  D[0]     ; A[2]       ; 11.454 ;      ; Rise       ; A[2]            ;
;  D[1]     ; A[2]       ; 11.727 ;      ; Rise       ; A[2]            ;
;  D[2]     ; A[2]       ; 11.775 ;      ; Rise       ; A[2]            ;
;  D[3]     ; A[2]       ; 11.799 ;      ; Rise       ; A[2]            ;
;  D[4]     ; A[2]       ; 11.799 ;      ; Rise       ; A[2]            ;
;  D[5]     ; A[2]       ; 12.548 ;      ; Rise       ; A[2]            ;
;  D[6]     ; A[2]       ; 12.826 ;      ; Rise       ; A[2]            ;
;  D[7]     ; A[2]       ; 12.886 ;      ; Rise       ; A[2]            ;
; D[*]      ; A[2]       ; 11.457 ;      ; Fall       ; A[2]            ;
;  D[0]     ; A[2]       ; 11.457 ;      ; Fall       ; A[2]            ;
;  D[1]     ; A[2]       ; 11.730 ;      ; Fall       ; A[2]            ;
;  D[2]     ; A[2]       ; 11.778 ;      ; Fall       ; A[2]            ;
;  D[3]     ; A[2]       ; 11.802 ;      ; Fall       ; A[2]            ;
;  D[4]     ; A[2]       ; 11.802 ;      ; Fall       ; A[2]            ;
;  D[5]     ; A[2]       ; 12.551 ;      ; Fall       ; A[2]            ;
;  D[6]     ; A[2]       ; 12.829 ;      ; Fall       ; A[2]            ;
;  D[7]     ; A[2]       ; 12.889 ;      ; Fall       ; A[2]            ;
+-----------+------------+--------+------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+--------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+------+------------+-----------------+
; D[*]      ; A[14]      ; 7.647  ;      ; Rise       ; A[14]           ;
;  D[0]     ; A[14]      ; 7.647  ;      ; Rise       ; A[14]           ;
;  D[1]     ; A[14]      ; 7.920  ;      ; Rise       ; A[14]           ;
;  D[2]     ; A[14]      ; 7.968  ;      ; Rise       ; A[14]           ;
;  D[3]     ; A[14]      ; 7.992  ;      ; Rise       ; A[14]           ;
;  D[4]     ; A[14]      ; 7.992  ;      ; Rise       ; A[14]           ;
;  D[5]     ; A[14]      ; 8.741  ;      ; Rise       ; A[14]           ;
;  D[6]     ; A[14]      ; 9.019  ;      ; Rise       ; A[14]           ;
;  D[7]     ; A[14]      ; 9.079  ;      ; Rise       ; A[14]           ;
; D[*]      ; A[14]      ; 7.647  ;      ; Fall       ; A[14]           ;
;  D[0]     ; A[14]      ; 7.647  ;      ; Fall       ; A[14]           ;
;  D[1]     ; A[14]      ; 7.920  ;      ; Fall       ; A[14]           ;
;  D[2]     ; A[14]      ; 7.968  ;      ; Fall       ; A[14]           ;
;  D[3]     ; A[14]      ; 7.992  ;      ; Fall       ; A[14]           ;
;  D[4]     ; A[14]      ; 7.992  ;      ; Fall       ; A[14]           ;
;  D[5]     ; A[14]      ; 8.741  ;      ; Fall       ; A[14]           ;
;  D[6]     ; A[14]      ; 9.019  ;      ; Fall       ; A[14]           ;
;  D[7]     ; A[14]      ; 9.079  ;      ; Fall       ; A[14]           ;
; D[*]      ; A[2]       ; 8.864  ;      ; Rise       ; A[2]            ;
;  D[0]     ; A[2]       ; 8.864  ;      ; Rise       ; A[2]            ;
;  D[1]     ; A[2]       ; 9.137  ;      ; Rise       ; A[2]            ;
;  D[2]     ; A[2]       ; 9.185  ;      ; Rise       ; A[2]            ;
;  D[3]     ; A[2]       ; 9.209  ;      ; Rise       ; A[2]            ;
;  D[4]     ; A[2]       ; 9.209  ;      ; Rise       ; A[2]            ;
;  D[5]     ; A[2]       ; 9.958  ;      ; Rise       ; A[2]            ;
;  D[6]     ; A[2]       ; 10.236 ;      ; Rise       ; A[2]            ;
;  D[7]     ; A[2]       ; 10.296 ;      ; Rise       ; A[2]            ;
; D[*]      ; A[2]       ; 8.864  ;      ; Fall       ; A[2]            ;
;  D[0]     ; A[2]       ; 8.864  ;      ; Fall       ; A[2]            ;
;  D[1]     ; A[2]       ; 9.137  ;      ; Fall       ; A[2]            ;
;  D[2]     ; A[2]       ; 9.185  ;      ; Fall       ; A[2]            ;
;  D[3]     ; A[2]       ; 9.209  ;      ; Fall       ; A[2]            ;
;  D[4]     ; A[2]       ; 9.209  ;      ; Fall       ; A[2]            ;
;  D[5]     ; A[2]       ; 9.958  ;      ; Fall       ; A[2]            ;
;  D[6]     ; A[2]       ; 10.236 ;      ; Fall       ; A[2]            ;
;  D[7]     ; A[2]       ; 10.296 ;      ; Fall       ; A[2]            ;
+-----------+------------+--------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; D[*]      ; A[14]      ; 9.137     ;           ; Rise       ; A[14]           ;
;  D[0]     ; A[14]      ; 9.137     ;           ; Rise       ; A[14]           ;
;  D[1]     ; A[14]      ; 9.410     ;           ; Rise       ; A[14]           ;
;  D[2]     ; A[14]      ; 9.458     ;           ; Rise       ; A[14]           ;
;  D[3]     ; A[14]      ; 9.482     ;           ; Rise       ; A[14]           ;
;  D[4]     ; A[14]      ; 9.482     ;           ; Rise       ; A[14]           ;
;  D[5]     ; A[14]      ; 10.231    ;           ; Rise       ; A[14]           ;
;  D[6]     ; A[14]      ; 10.509    ;           ; Rise       ; A[14]           ;
;  D[7]     ; A[14]      ; 10.569    ;           ; Rise       ; A[14]           ;
; D[*]      ; A[14]      ; 11.425    ;           ; Fall       ; A[14]           ;
;  D[0]     ; A[14]      ; 11.425    ;           ; Fall       ; A[14]           ;
;  D[1]     ; A[14]      ; 11.698    ;           ; Fall       ; A[14]           ;
;  D[2]     ; A[14]      ; 11.746    ;           ; Fall       ; A[14]           ;
;  D[3]     ; A[14]      ; 11.770    ;           ; Fall       ; A[14]           ;
;  D[4]     ; A[14]      ; 11.770    ;           ; Fall       ; A[14]           ;
;  D[5]     ; A[14]      ; 12.519    ;           ; Fall       ; A[14]           ;
;  D[6]     ; A[14]      ; 12.797    ;           ; Fall       ; A[14]           ;
;  D[7]     ; A[14]      ; 12.857    ;           ; Fall       ; A[14]           ;
; D[*]      ; A[2]       ; 11.454    ;           ; Rise       ; A[2]            ;
;  D[0]     ; A[2]       ; 11.454    ;           ; Rise       ; A[2]            ;
;  D[1]     ; A[2]       ; 11.727    ;           ; Rise       ; A[2]            ;
;  D[2]     ; A[2]       ; 11.775    ;           ; Rise       ; A[2]            ;
;  D[3]     ; A[2]       ; 11.799    ;           ; Rise       ; A[2]            ;
;  D[4]     ; A[2]       ; 11.799    ;           ; Rise       ; A[2]            ;
;  D[5]     ; A[2]       ; 12.548    ;           ; Rise       ; A[2]            ;
;  D[6]     ; A[2]       ; 12.826    ;           ; Rise       ; A[2]            ;
;  D[7]     ; A[2]       ; 12.886    ;           ; Rise       ; A[2]            ;
; D[*]      ; A[2]       ; 11.457    ;           ; Fall       ; A[2]            ;
;  D[0]     ; A[2]       ; 11.457    ;           ; Fall       ; A[2]            ;
;  D[1]     ; A[2]       ; 11.730    ;           ; Fall       ; A[2]            ;
;  D[2]     ; A[2]       ; 11.778    ;           ; Fall       ; A[2]            ;
;  D[3]     ; A[2]       ; 11.802    ;           ; Fall       ; A[2]            ;
;  D[4]     ; A[2]       ; 11.802    ;           ; Fall       ; A[2]            ;
;  D[5]     ; A[2]       ; 12.551    ;           ; Fall       ; A[2]            ;
;  D[6]     ; A[2]       ; 12.829    ;           ; Fall       ; A[2]            ;
;  D[7]     ; A[2]       ; 12.889    ;           ; Fall       ; A[2]            ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; D[*]      ; A[14]      ; 7.647     ;           ; Rise       ; A[14]           ;
;  D[0]     ; A[14]      ; 7.647     ;           ; Rise       ; A[14]           ;
;  D[1]     ; A[14]      ; 7.920     ;           ; Rise       ; A[14]           ;
;  D[2]     ; A[14]      ; 7.968     ;           ; Rise       ; A[14]           ;
;  D[3]     ; A[14]      ; 7.992     ;           ; Rise       ; A[14]           ;
;  D[4]     ; A[14]      ; 7.992     ;           ; Rise       ; A[14]           ;
;  D[5]     ; A[14]      ; 8.741     ;           ; Rise       ; A[14]           ;
;  D[6]     ; A[14]      ; 9.019     ;           ; Rise       ; A[14]           ;
;  D[7]     ; A[14]      ; 9.079     ;           ; Rise       ; A[14]           ;
; D[*]      ; A[14]      ; 7.647     ;           ; Fall       ; A[14]           ;
;  D[0]     ; A[14]      ; 7.647     ;           ; Fall       ; A[14]           ;
;  D[1]     ; A[14]      ; 7.920     ;           ; Fall       ; A[14]           ;
;  D[2]     ; A[14]      ; 7.968     ;           ; Fall       ; A[14]           ;
;  D[3]     ; A[14]      ; 7.992     ;           ; Fall       ; A[14]           ;
;  D[4]     ; A[14]      ; 7.992     ;           ; Fall       ; A[14]           ;
;  D[5]     ; A[14]      ; 8.741     ;           ; Fall       ; A[14]           ;
;  D[6]     ; A[14]      ; 9.019     ;           ; Fall       ; A[14]           ;
;  D[7]     ; A[14]      ; 9.079     ;           ; Fall       ; A[14]           ;
; D[*]      ; A[2]       ; 8.864     ;           ; Rise       ; A[2]            ;
;  D[0]     ; A[2]       ; 8.864     ;           ; Rise       ; A[2]            ;
;  D[1]     ; A[2]       ; 9.137     ;           ; Rise       ; A[2]            ;
;  D[2]     ; A[2]       ; 9.185     ;           ; Rise       ; A[2]            ;
;  D[3]     ; A[2]       ; 9.209     ;           ; Rise       ; A[2]            ;
;  D[4]     ; A[2]       ; 9.209     ;           ; Rise       ; A[2]            ;
;  D[5]     ; A[2]       ; 9.958     ;           ; Rise       ; A[2]            ;
;  D[6]     ; A[2]       ; 10.236    ;           ; Rise       ; A[2]            ;
;  D[7]     ; A[2]       ; 10.296    ;           ; Rise       ; A[2]            ;
; D[*]      ; A[2]       ; 8.864     ;           ; Fall       ; A[2]            ;
;  D[0]     ; A[2]       ; 8.864     ;           ; Fall       ; A[2]            ;
;  D[1]     ; A[2]       ; 9.137     ;           ; Fall       ; A[2]            ;
;  D[2]     ; A[2]       ; 9.185     ;           ; Fall       ; A[2]            ;
;  D[3]     ; A[2]       ; 9.209     ;           ; Fall       ; A[2]            ;
;  D[4]     ; A[2]       ; 9.209     ;           ; Fall       ; A[2]            ;
;  D[5]     ; A[2]       ; 9.958     ;           ; Fall       ; A[2]            ;
;  D[6]     ; A[2]       ; 10.236    ;           ; Fall       ; A[2]            ;
;  D[7]     ; A[2]       ; 10.296    ;           ; Fall       ; A[2]            ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------+
; Fast Model Setup Summary      ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; A[2]  ; 0.369 ; 0.000         ;
; A[14] ; 0.421 ; 0.000         ;
+-------+-------+---------------+


+--------------------------------+
; Fast Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; A[2]  ; -3.022 ; -43.950       ;
; A[14] ; -2.204 ; -33.164       ;
+-------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; A[14] ; -1.222 ; -63.470               ;
; A[2]  ; -1.222 ; -37.222               ;
+-------+--------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'A[2]'                                                                                        ;
+-------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; 0.369 ; A[2]      ; s_fe[4]               ; A[2]         ; A[2]        ; 0.500        ; 2.003      ; 2.166      ;
; 0.372 ; A[2]      ; s_ff[3]               ; A[2]         ; A[2]        ; 0.500        ; 1.908      ; 2.068      ;
; 0.372 ; A[2]      ; s_ff[2]               ; A[2]         ; A[2]        ; 0.500        ; 1.908      ; 2.068      ;
; 0.372 ; A[2]      ; s_ff[4]               ; A[2]         ; A[2]        ; 0.500        ; 1.908      ; 2.068      ;
; 0.372 ; A[2]      ; s_ff[1]               ; A[2]         ; A[2]        ; 0.500        ; 1.908      ; 2.068      ;
; 0.372 ; A[2]      ; s_ff[0]               ; A[2]         ; A[2]        ; 0.500        ; 1.908      ; 2.068      ;
; 0.419 ; A[2]      ; s_fd[3]               ; A[2]         ; A[2]        ; 0.500        ; 1.999      ; 2.112      ;
; 0.419 ; A[2]      ; s_fd[2]               ; A[2]         ; A[2]        ; 0.500        ; 1.999      ; 2.112      ;
; 0.419 ; A[2]      ; s_fd[4]               ; A[2]         ; A[2]        ; 0.500        ; 1.999      ; 2.112      ;
; 0.419 ; A[2]      ; s_fd[1]               ; A[2]         ; A[2]        ; 0.500        ; 1.999      ; 2.112      ;
; 0.419 ; A[2]      ; s_fd[0]               ; A[2]         ; A[2]        ; 0.500        ; 1.999      ; 2.112      ;
; 0.453 ; A[2]      ; s_fc[3]               ; A[2]         ; A[2]        ; 0.500        ; 1.988      ; 2.067      ;
; 0.453 ; A[2]      ; s_fc[1]               ; A[2]         ; A[2]        ; 0.500        ; 1.988      ; 2.067      ;
; 0.453 ; A[2]      ; s_fc[0]               ; A[2]         ; A[2]        ; 0.500        ; 1.988      ; 2.067      ;
; 0.458 ; A[2]      ; s_fe[3]               ; A[2]         ; A[2]        ; 0.500        ; 2.140      ; 2.214      ;
; 0.458 ; A[2]      ; s_fc[2]               ; A[2]         ; A[2]        ; 0.500        ; 2.003      ; 2.077      ;
; 0.458 ; A[2]      ; s_fe[2]               ; A[2]         ; A[2]        ; 0.500        ; 2.140      ; 2.214      ;
; 0.458 ; A[2]      ; s_fc[4]               ; A[2]         ; A[2]        ; 0.500        ; 2.003      ; 2.077      ;
; 0.458 ; A[2]      ; s_fe[1]               ; A[2]         ; A[2]        ; 0.500        ; 2.140      ; 2.214      ;
; 0.458 ; A[2]      ; s_fe[0]               ; A[2]         ; A[2]        ; 0.500        ; 2.140      ; 2.214      ;
; 0.860 ; s_fd[1]   ; SRAM512X8:i_SRAM|Q[4] ; A[2]         ; A[2]        ; 1.000        ; 1.844      ; 2.016      ;
; 0.861 ; s_fd[1]   ; SRAM512X8:i_SRAM|Q[7] ; A[2]         ; A[2]        ; 1.000        ; 1.844      ; 2.015      ;
; 0.863 ; s_fd[1]   ; SRAM512X8:i_SRAM|Q[5] ; A[2]         ; A[2]        ; 1.000        ; 1.844      ; 2.013      ;
; 0.867 ; s_fd[1]   ; SRAM512X8:i_SRAM|Q[6] ; A[2]         ; A[2]        ; 1.000        ; 1.844      ; 2.009      ;
; 0.867 ; s_fd[1]   ; SRAM512X8:i_SRAM|Q[2] ; A[2]         ; A[2]        ; 1.000        ; 1.844      ; 2.009      ;
; 0.869 ; A[2]      ; s_fe[4]               ; A[2]         ; A[2]        ; 1.000        ; 2.003      ; 2.166      ;
; 0.872 ; A[2]      ; s_ff[3]               ; A[2]         ; A[2]        ; 1.000        ; 1.908      ; 2.068      ;
; 0.872 ; A[2]      ; s_ff[2]               ; A[2]         ; A[2]        ; 1.000        ; 1.908      ; 2.068      ;
; 0.872 ; A[2]      ; s_ff[4]               ; A[2]         ; A[2]        ; 1.000        ; 1.908      ; 2.068      ;
; 0.872 ; A[2]      ; s_ff[1]               ; A[2]         ; A[2]        ; 1.000        ; 1.908      ; 2.068      ;
; 0.872 ; A[2]      ; s_ff[0]               ; A[2]         ; A[2]        ; 1.000        ; 1.908      ; 2.068      ;
; 0.876 ; s_fe[1]   ; SRAM512X8:i_SRAM|Q[4] ; A[2]         ; A[2]        ; 1.000        ; 1.703      ; 1.859      ;
; 0.877 ; s_fe[1]   ; SRAM512X8:i_SRAM|Q[7] ; A[2]         ; A[2]        ; 1.000        ; 1.703      ; 1.858      ;
; 0.879 ; s_fe[1]   ; SRAM512X8:i_SRAM|Q[5] ; A[2]         ; A[2]        ; 1.000        ; 1.703      ; 1.856      ;
; 0.883 ; s_fe[1]   ; SRAM512X8:i_SRAM|Q[6] ; A[2]         ; A[2]        ; 1.000        ; 1.703      ; 1.852      ;
; 0.883 ; s_fe[1]   ; SRAM512X8:i_SRAM|Q[2] ; A[2]         ; A[2]        ; 1.000        ; 1.703      ; 1.852      ;
; 0.885 ; s_fd[1]   ; SRAM512X8:i_SRAM|Q[0] ; A[2]         ; A[2]        ; 1.000        ; 1.844      ; 1.991      ;
; 0.886 ; s_fd[1]   ; SRAM512X8:i_SRAM|Q[3] ; A[2]         ; A[2]        ; 1.000        ; 1.844      ; 1.990      ;
; 0.891 ; s_fd[0]   ; SRAM512X8:i_SRAM|Q[4] ; A[2]         ; A[2]        ; 1.000        ; 1.844      ; 1.985      ;
; 0.892 ; s_fd[0]   ; SRAM512X8:i_SRAM|Q[7] ; A[2]         ; A[2]        ; 1.000        ; 1.844      ; 1.984      ;
; 0.892 ; s_fe[2]   ; SRAM512X8:i_SRAM|Q[4] ; A[2]         ; A[2]        ; 1.000        ; 1.703      ; 1.843      ;
; 0.893 ; s_fe[2]   ; SRAM512X8:i_SRAM|Q[7] ; A[2]         ; A[2]        ; 1.000        ; 1.703      ; 1.842      ;
; 0.894 ; s_fd[0]   ; SRAM512X8:i_SRAM|Q[5] ; A[2]         ; A[2]        ; 1.000        ; 1.844      ; 1.982      ;
; 0.895 ; s_fe[2]   ; SRAM512X8:i_SRAM|Q[5] ; A[2]         ; A[2]        ; 1.000        ; 1.703      ; 1.840      ;
; 0.898 ; s_fd[0]   ; SRAM512X8:i_SRAM|Q[6] ; A[2]         ; A[2]        ; 1.000        ; 1.844      ; 1.978      ;
; 0.898 ; s_fd[0]   ; SRAM512X8:i_SRAM|Q[2] ; A[2]         ; A[2]        ; 1.000        ; 1.844      ; 1.978      ;
; 0.899 ; s_fe[2]   ; SRAM512X8:i_SRAM|Q[6] ; A[2]         ; A[2]        ; 1.000        ; 1.703      ; 1.836      ;
; 0.899 ; s_fe[2]   ; SRAM512X8:i_SRAM|Q[2] ; A[2]         ; A[2]        ; 1.000        ; 1.703      ; 1.836      ;
; 0.901 ; s_fe[1]   ; SRAM512X8:i_SRAM|Q[0] ; A[2]         ; A[2]        ; 1.000        ; 1.703      ; 1.834      ;
; 0.902 ; s_fe[1]   ; SRAM512X8:i_SRAM|Q[3] ; A[2]         ; A[2]        ; 1.000        ; 1.703      ; 1.833      ;
; 0.916 ; s_fd[0]   ; SRAM512X8:i_SRAM|Q[0] ; A[2]         ; A[2]        ; 1.000        ; 1.844      ; 1.960      ;
; 0.917 ; s_fd[0]   ; SRAM512X8:i_SRAM|Q[3] ; A[2]         ; A[2]        ; 1.000        ; 1.844      ; 1.959      ;
; 0.917 ; s_fe[2]   ; SRAM512X8:i_SRAM|Q[0] ; A[2]         ; A[2]        ; 1.000        ; 1.703      ; 1.818      ;
; 0.918 ; s_fe[2]   ; SRAM512X8:i_SRAM|Q[3] ; A[2]         ; A[2]        ; 1.000        ; 1.703      ; 1.817      ;
; 0.919 ; A[2]      ; s_fd[3]               ; A[2]         ; A[2]        ; 1.000        ; 1.999      ; 2.112      ;
; 0.919 ; A[2]      ; s_fd[2]               ; A[2]         ; A[2]        ; 1.000        ; 1.999      ; 2.112      ;
; 0.919 ; A[2]      ; s_fd[4]               ; A[2]         ; A[2]        ; 1.000        ; 1.999      ; 2.112      ;
; 0.919 ; A[2]      ; s_fd[1]               ; A[2]         ; A[2]        ; 1.000        ; 1.999      ; 2.112      ;
; 0.919 ; A[2]      ; s_fd[0]               ; A[2]         ; A[2]        ; 1.000        ; 1.999      ; 2.112      ;
; 0.920 ; s_fe[0]   ; SRAM512X8:i_SRAM|Q[4] ; A[2]         ; A[2]        ; 1.000        ; 1.703      ; 1.815      ;
; 0.921 ; s_fe[0]   ; SRAM512X8:i_SRAM|Q[7] ; A[2]         ; A[2]        ; 1.000        ; 1.703      ; 1.814      ;
; 0.923 ; s_fe[0]   ; SRAM512X8:i_SRAM|Q[5] ; A[2]         ; A[2]        ; 1.000        ; 1.703      ; 1.812      ;
; 0.927 ; s_fd[1]   ; SRAM512X8:i_SRAM|Q[1] ; A[2]         ; A[2]        ; 1.000        ; 1.844      ; 1.949      ;
; 0.927 ; s_fe[0]   ; SRAM512X8:i_SRAM|Q[6] ; A[2]         ; A[2]        ; 1.000        ; 1.703      ; 1.808      ;
; 0.927 ; s_fe[0]   ; SRAM512X8:i_SRAM|Q[2] ; A[2]         ; A[2]        ; 1.000        ; 1.703      ; 1.808      ;
; 0.943 ; s_fe[1]   ; SRAM512X8:i_SRAM|Q[1] ; A[2]         ; A[2]        ; 1.000        ; 1.703      ; 1.792      ;
; 0.945 ; s_fe[0]   ; SRAM512X8:i_SRAM|Q[0] ; A[2]         ; A[2]        ; 1.000        ; 1.703      ; 1.790      ;
; 0.946 ; s_fe[0]   ; SRAM512X8:i_SRAM|Q[3] ; A[2]         ; A[2]        ; 1.000        ; 1.703      ; 1.789      ;
; 0.953 ; A[2]      ; s_fc[3]               ; A[2]         ; A[2]        ; 1.000        ; 1.988      ; 2.067      ;
; 0.953 ; A[2]      ; s_fc[1]               ; A[2]         ; A[2]        ; 1.000        ; 1.988      ; 2.067      ;
; 0.953 ; A[2]      ; s_fc[0]               ; A[2]         ; A[2]        ; 1.000        ; 1.988      ; 2.067      ;
; 0.958 ; A[2]      ; s_fe[3]               ; A[2]         ; A[2]        ; 1.000        ; 2.140      ; 2.214      ;
; 0.958 ; A[2]      ; s_fc[2]               ; A[2]         ; A[2]        ; 1.000        ; 2.003      ; 2.077      ;
; 0.958 ; A[2]      ; s_fe[2]               ; A[2]         ; A[2]        ; 1.000        ; 2.140      ; 2.214      ;
; 0.958 ; A[2]      ; s_fc[4]               ; A[2]         ; A[2]        ; 1.000        ; 2.003      ; 2.077      ;
; 0.958 ; A[2]      ; s_fe[1]               ; A[2]         ; A[2]        ; 1.000        ; 2.140      ; 2.214      ;
; 0.958 ; A[2]      ; s_fe[0]               ; A[2]         ; A[2]        ; 1.000        ; 2.140      ; 2.214      ;
; 0.958 ; s_fd[0]   ; SRAM512X8:i_SRAM|Q[1] ; A[2]         ; A[2]        ; 1.000        ; 1.844      ; 1.918      ;
; 0.959 ; s_fe[2]   ; SRAM512X8:i_SRAM|Q[1] ; A[2]         ; A[2]        ; 1.000        ; 1.703      ; 1.776      ;
; 0.968 ; s_fd[2]   ; SRAM512X8:i_SRAM|Q[4] ; A[2]         ; A[2]        ; 1.000        ; 1.844      ; 1.908      ;
; 0.969 ; s_fd[2]   ; SRAM512X8:i_SRAM|Q[7] ; A[2]         ; A[2]        ; 1.000        ; 1.844      ; 1.907      ;
; 0.971 ; s_fd[2]   ; SRAM512X8:i_SRAM|Q[5] ; A[2]         ; A[2]        ; 1.000        ; 1.844      ; 1.905      ;
; 0.975 ; s_fd[2]   ; SRAM512X8:i_SRAM|Q[6] ; A[2]         ; A[2]        ; 1.000        ; 1.844      ; 1.901      ;
; 0.975 ; s_fd[2]   ; SRAM512X8:i_SRAM|Q[2] ; A[2]         ; A[2]        ; 1.000        ; 1.844      ; 1.901      ;
; 0.987 ; s_fe[0]   ; SRAM512X8:i_SRAM|Q[1] ; A[2]         ; A[2]        ; 1.000        ; 1.703      ; 1.748      ;
; 0.993 ; s_fd[2]   ; SRAM512X8:i_SRAM|Q[0] ; A[2]         ; A[2]        ; 1.000        ; 1.844      ; 1.883      ;
; 0.994 ; s_fd[2]   ; SRAM512X8:i_SRAM|Q[3] ; A[2]         ; A[2]        ; 1.000        ; 1.844      ; 1.882      ;
; 1.035 ; s_fd[2]   ; SRAM512X8:i_SRAM|Q[1] ; A[2]         ; A[2]        ; 1.000        ; 1.844      ; 1.841      ;
; 1.043 ; s_ff[0]   ; SRAM512X8:i_SRAM|Q[4] ; A[2]         ; A[2]        ; 1.000        ; 1.935      ; 1.924      ;
; 1.044 ; s_ff[0]   ; SRAM512X8:i_SRAM|Q[7] ; A[2]         ; A[2]        ; 1.000        ; 1.935      ; 1.923      ;
; 1.046 ; s_ff[0]   ; SRAM512X8:i_SRAM|Q[5] ; A[2]         ; A[2]        ; 1.000        ; 1.935      ; 1.921      ;
; 1.049 ; s_fe[3]   ; SRAM512X8:i_SRAM|Q[4] ; A[2]         ; A[2]        ; 1.000        ; 1.703      ; 1.686      ;
; 1.050 ; s_ff[0]   ; SRAM512X8:i_SRAM|Q[6] ; A[2]         ; A[2]        ; 1.000        ; 1.935      ; 1.917      ;
; 1.050 ; s_ff[0]   ; SRAM512X8:i_SRAM|Q[2] ; A[2]         ; A[2]        ; 1.000        ; 1.935      ; 1.917      ;
; 1.050 ; s_fe[3]   ; SRAM512X8:i_SRAM|Q[7] ; A[2]         ; A[2]        ; 1.000        ; 1.703      ; 1.685      ;
; 1.052 ; s_fe[3]   ; SRAM512X8:i_SRAM|Q[5] ; A[2]         ; A[2]        ; 1.000        ; 1.703      ; 1.683      ;
; 1.056 ; s_fe[3]   ; SRAM512X8:i_SRAM|Q[6] ; A[2]         ; A[2]        ; 1.000        ; 1.703      ; 1.679      ;
; 1.056 ; s_fe[3]   ; SRAM512X8:i_SRAM|Q[2] ; A[2]         ; A[2]        ; 1.000        ; 1.703      ; 1.679      ;
; 1.068 ; s_ff[0]   ; SRAM512X8:i_SRAM|Q[0] ; A[2]         ; A[2]        ; 1.000        ; 1.935      ; 1.899      ;
; 1.069 ; s_ff[0]   ; SRAM512X8:i_SRAM|Q[3] ; A[2]         ; A[2]        ; 1.000        ; 1.935      ; 1.898      ;
+-------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'A[14]'                                                                                       ;
+-------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; 0.421 ; s_fd[1]   ; SRAM512X8:i_SRAM|Q[4] ; A[2]         ; A[14]       ; 1.000        ; 1.405      ; 2.016      ;
; 0.422 ; s_fd[1]   ; SRAM512X8:i_SRAM|Q[7] ; A[2]         ; A[14]       ; 1.000        ; 1.405      ; 2.015      ;
; 0.424 ; s_fd[1]   ; SRAM512X8:i_SRAM|Q[5] ; A[2]         ; A[14]       ; 1.000        ; 1.405      ; 2.013      ;
; 0.428 ; s_fd[1]   ; SRAM512X8:i_SRAM|Q[6] ; A[2]         ; A[14]       ; 1.000        ; 1.405      ; 2.009      ;
; 0.428 ; s_fd[1]   ; SRAM512X8:i_SRAM|Q[2] ; A[2]         ; A[14]       ; 1.000        ; 1.405      ; 2.009      ;
; 0.437 ; s_fe[1]   ; SRAM512X8:i_SRAM|Q[4] ; A[2]         ; A[14]       ; 1.000        ; 1.264      ; 1.859      ;
; 0.438 ; s_fe[1]   ; SRAM512X8:i_SRAM|Q[7] ; A[2]         ; A[14]       ; 1.000        ; 1.264      ; 1.858      ;
; 0.440 ; s_fe[1]   ; SRAM512X8:i_SRAM|Q[5] ; A[2]         ; A[14]       ; 1.000        ; 1.264      ; 1.856      ;
; 0.444 ; s_fe[1]   ; SRAM512X8:i_SRAM|Q[6] ; A[2]         ; A[14]       ; 1.000        ; 1.264      ; 1.852      ;
; 0.444 ; s_fe[1]   ; SRAM512X8:i_SRAM|Q[2] ; A[2]         ; A[14]       ; 1.000        ; 1.264      ; 1.852      ;
; 0.446 ; s_fd[1]   ; SRAM512X8:i_SRAM|Q[0] ; A[2]         ; A[14]       ; 1.000        ; 1.405      ; 1.991      ;
; 0.447 ; s_fd[1]   ; SRAM512X8:i_SRAM|Q[3] ; A[2]         ; A[14]       ; 1.000        ; 1.405      ; 1.990      ;
; 0.452 ; s_fd[0]   ; SRAM512X8:i_SRAM|Q[4] ; A[2]         ; A[14]       ; 1.000        ; 1.405      ; 1.985      ;
; 0.453 ; s_fd[0]   ; SRAM512X8:i_SRAM|Q[7] ; A[2]         ; A[14]       ; 1.000        ; 1.405      ; 1.984      ;
; 0.453 ; s_fe[2]   ; SRAM512X8:i_SRAM|Q[4] ; A[2]         ; A[14]       ; 1.000        ; 1.264      ; 1.843      ;
; 0.454 ; s_fe[2]   ; SRAM512X8:i_SRAM|Q[7] ; A[2]         ; A[14]       ; 1.000        ; 1.264      ; 1.842      ;
; 0.455 ; s_fd[0]   ; SRAM512X8:i_SRAM|Q[5] ; A[2]         ; A[14]       ; 1.000        ; 1.405      ; 1.982      ;
; 0.456 ; s_fe[2]   ; SRAM512X8:i_SRAM|Q[5] ; A[2]         ; A[14]       ; 1.000        ; 1.264      ; 1.840      ;
; 0.459 ; s_fd[0]   ; SRAM512X8:i_SRAM|Q[6] ; A[2]         ; A[14]       ; 1.000        ; 1.405      ; 1.978      ;
; 0.459 ; s_fd[0]   ; SRAM512X8:i_SRAM|Q[2] ; A[2]         ; A[14]       ; 1.000        ; 1.405      ; 1.978      ;
; 0.460 ; s_fe[2]   ; SRAM512X8:i_SRAM|Q[6] ; A[2]         ; A[14]       ; 1.000        ; 1.264      ; 1.836      ;
; 0.460 ; s_fe[2]   ; SRAM512X8:i_SRAM|Q[2] ; A[2]         ; A[14]       ; 1.000        ; 1.264      ; 1.836      ;
; 0.462 ; s_fe[1]   ; SRAM512X8:i_SRAM|Q[0] ; A[2]         ; A[14]       ; 1.000        ; 1.264      ; 1.834      ;
; 0.463 ; s_fe[1]   ; SRAM512X8:i_SRAM|Q[3] ; A[2]         ; A[14]       ; 1.000        ; 1.264      ; 1.833      ;
; 0.477 ; s_fd[0]   ; SRAM512X8:i_SRAM|Q[0] ; A[2]         ; A[14]       ; 1.000        ; 1.405      ; 1.960      ;
; 0.478 ; s_fd[0]   ; SRAM512X8:i_SRAM|Q[3] ; A[2]         ; A[14]       ; 1.000        ; 1.405      ; 1.959      ;
; 0.478 ; s_fe[2]   ; SRAM512X8:i_SRAM|Q[0] ; A[2]         ; A[14]       ; 1.000        ; 1.264      ; 1.818      ;
; 0.479 ; s_fe[2]   ; SRAM512X8:i_SRAM|Q[3] ; A[2]         ; A[14]       ; 1.000        ; 1.264      ; 1.817      ;
; 0.481 ; s_fe[0]   ; SRAM512X8:i_SRAM|Q[4] ; A[2]         ; A[14]       ; 1.000        ; 1.264      ; 1.815      ;
; 0.482 ; s_fe[0]   ; SRAM512X8:i_SRAM|Q[7] ; A[2]         ; A[14]       ; 1.000        ; 1.264      ; 1.814      ;
; 0.484 ; s_fe[0]   ; SRAM512X8:i_SRAM|Q[5] ; A[2]         ; A[14]       ; 1.000        ; 1.264      ; 1.812      ;
; 0.488 ; s_fd[1]   ; SRAM512X8:i_SRAM|Q[1] ; A[2]         ; A[14]       ; 1.000        ; 1.405      ; 1.949      ;
; 0.488 ; s_fe[0]   ; SRAM512X8:i_SRAM|Q[6] ; A[2]         ; A[14]       ; 1.000        ; 1.264      ; 1.808      ;
; 0.488 ; s_fe[0]   ; SRAM512X8:i_SRAM|Q[2] ; A[2]         ; A[14]       ; 1.000        ; 1.264      ; 1.808      ;
; 0.504 ; s_fe[1]   ; SRAM512X8:i_SRAM|Q[1] ; A[2]         ; A[14]       ; 1.000        ; 1.264      ; 1.792      ;
; 0.506 ; s_fe[0]   ; SRAM512X8:i_SRAM|Q[0] ; A[2]         ; A[14]       ; 1.000        ; 1.264      ; 1.790      ;
; 0.507 ; s_fe[0]   ; SRAM512X8:i_SRAM|Q[3] ; A[2]         ; A[14]       ; 1.000        ; 1.264      ; 1.789      ;
; 0.519 ; s_fd[0]   ; SRAM512X8:i_SRAM|Q[1] ; A[2]         ; A[14]       ; 1.000        ; 1.405      ; 1.918      ;
; 0.520 ; s_fe[2]   ; SRAM512X8:i_SRAM|Q[1] ; A[2]         ; A[14]       ; 1.000        ; 1.264      ; 1.776      ;
; 0.529 ; s_fd[2]   ; SRAM512X8:i_SRAM|Q[4] ; A[2]         ; A[14]       ; 1.000        ; 1.405      ; 1.908      ;
; 0.530 ; s_fd[2]   ; SRAM512X8:i_SRAM|Q[7] ; A[2]         ; A[14]       ; 1.000        ; 1.405      ; 1.907      ;
; 0.532 ; s_fd[2]   ; SRAM512X8:i_SRAM|Q[5] ; A[2]         ; A[14]       ; 1.000        ; 1.405      ; 1.905      ;
; 0.536 ; s_fd[2]   ; SRAM512X8:i_SRAM|Q[6] ; A[2]         ; A[14]       ; 1.000        ; 1.405      ; 1.901      ;
; 0.536 ; s_fd[2]   ; SRAM512X8:i_SRAM|Q[2] ; A[2]         ; A[14]       ; 1.000        ; 1.405      ; 1.901      ;
; 0.548 ; s_fe[0]   ; SRAM512X8:i_SRAM|Q[1] ; A[2]         ; A[14]       ; 1.000        ; 1.264      ; 1.748      ;
; 0.554 ; s_fd[2]   ; SRAM512X8:i_SRAM|Q[0] ; A[2]         ; A[14]       ; 1.000        ; 1.405      ; 1.883      ;
; 0.555 ; s_fd[2]   ; SRAM512X8:i_SRAM|Q[3] ; A[2]         ; A[14]       ; 1.000        ; 1.405      ; 1.882      ;
; 0.596 ; s_fd[2]   ; SRAM512X8:i_SRAM|Q[1] ; A[2]         ; A[14]       ; 1.000        ; 1.405      ; 1.841      ;
; 0.604 ; s_ff[0]   ; SRAM512X8:i_SRAM|Q[4] ; A[2]         ; A[14]       ; 1.000        ; 1.496      ; 1.924      ;
; 0.605 ; s_ff[0]   ; SRAM512X8:i_SRAM|Q[7] ; A[2]         ; A[14]       ; 1.000        ; 1.496      ; 1.923      ;
; 0.607 ; s_ff[0]   ; SRAM512X8:i_SRAM|Q[5] ; A[2]         ; A[14]       ; 1.000        ; 1.496      ; 1.921      ;
; 0.610 ; s_fe[3]   ; SRAM512X8:i_SRAM|Q[4] ; A[2]         ; A[14]       ; 1.000        ; 1.264      ; 1.686      ;
; 0.611 ; s_ff[0]   ; SRAM512X8:i_SRAM|Q[6] ; A[2]         ; A[14]       ; 1.000        ; 1.496      ; 1.917      ;
; 0.611 ; s_ff[0]   ; SRAM512X8:i_SRAM|Q[2] ; A[2]         ; A[14]       ; 1.000        ; 1.496      ; 1.917      ;
; 0.611 ; s_fe[3]   ; SRAM512X8:i_SRAM|Q[7] ; A[2]         ; A[14]       ; 1.000        ; 1.264      ; 1.685      ;
; 0.613 ; s_fe[3]   ; SRAM512X8:i_SRAM|Q[5] ; A[2]         ; A[14]       ; 1.000        ; 1.264      ; 1.683      ;
; 0.617 ; s_fe[3]   ; SRAM512X8:i_SRAM|Q[6] ; A[2]         ; A[14]       ; 1.000        ; 1.264      ; 1.679      ;
; 0.617 ; s_fe[3]   ; SRAM512X8:i_SRAM|Q[2] ; A[2]         ; A[14]       ; 1.000        ; 1.264      ; 1.679      ;
; 0.629 ; s_ff[0]   ; SRAM512X8:i_SRAM|Q[0] ; A[2]         ; A[14]       ; 1.000        ; 1.496      ; 1.899      ;
; 0.630 ; s_ff[0]   ; SRAM512X8:i_SRAM|Q[3] ; A[2]         ; A[14]       ; 1.000        ; 1.496      ; 1.898      ;
; 0.635 ; s_fe[3]   ; SRAM512X8:i_SRAM|Q[0] ; A[2]         ; A[14]       ; 1.000        ; 1.264      ; 1.661      ;
; 0.636 ; s_fe[3]   ; SRAM512X8:i_SRAM|Q[3] ; A[2]         ; A[14]       ; 1.000        ; 1.264      ; 1.660      ;
; 0.643 ; s_fd[3]   ; SRAM512X8:i_SRAM|Q[4] ; A[2]         ; A[14]       ; 1.000        ; 1.405      ; 1.794      ;
; 0.644 ; s_fd[3]   ; SRAM512X8:i_SRAM|Q[7] ; A[2]         ; A[14]       ; 1.000        ; 1.405      ; 1.793      ;
; 0.646 ; s_fd[3]   ; SRAM512X8:i_SRAM|Q[5] ; A[2]         ; A[14]       ; 1.000        ; 1.405      ; 1.791      ;
; 0.650 ; s_fd[3]   ; SRAM512X8:i_SRAM|Q[6] ; A[2]         ; A[14]       ; 1.000        ; 1.405      ; 1.787      ;
; 0.650 ; s_fd[3]   ; SRAM512X8:i_SRAM|Q[2] ; A[2]         ; A[14]       ; 1.000        ; 1.405      ; 1.787      ;
; 0.651 ; s_ff[1]   ; SRAM512X8:i_SRAM|Q[4] ; A[2]         ; A[14]       ; 1.000        ; 1.496      ; 1.877      ;
; 0.652 ; s_ff[1]   ; SRAM512X8:i_SRAM|Q[7] ; A[2]         ; A[14]       ; 1.000        ; 1.496      ; 1.876      ;
; 0.654 ; s_ff[1]   ; SRAM512X8:i_SRAM|Q[5] ; A[2]         ; A[14]       ; 1.000        ; 1.496      ; 1.874      ;
; 0.658 ; s_ff[1]   ; SRAM512X8:i_SRAM|Q[6] ; A[2]         ; A[14]       ; 1.000        ; 1.496      ; 1.870      ;
; 0.658 ; s_ff[1]   ; SRAM512X8:i_SRAM|Q[2] ; A[2]         ; A[14]       ; 1.000        ; 1.496      ; 1.870      ;
; 0.668 ; s_fd[3]   ; SRAM512X8:i_SRAM|Q[0] ; A[2]         ; A[14]       ; 1.000        ; 1.405      ; 1.769      ;
; 0.669 ; s_fd[3]   ; SRAM512X8:i_SRAM|Q[3] ; A[2]         ; A[14]       ; 1.000        ; 1.405      ; 1.768      ;
; 0.671 ; s_ff[0]   ; SRAM512X8:i_SRAM|Q[1] ; A[2]         ; A[14]       ; 1.000        ; 1.496      ; 1.857      ;
; 0.676 ; s_ff[1]   ; SRAM512X8:i_SRAM|Q[0] ; A[2]         ; A[14]       ; 1.000        ; 1.496      ; 1.852      ;
; 0.677 ; s_fe[3]   ; SRAM512X8:i_SRAM|Q[1] ; A[2]         ; A[14]       ; 1.000        ; 1.264      ; 1.619      ;
; 0.677 ; s_ff[1]   ; SRAM512X8:i_SRAM|Q[3] ; A[2]         ; A[14]       ; 1.000        ; 1.496      ; 1.851      ;
; 0.710 ; s_fd[3]   ; SRAM512X8:i_SRAM|Q[1] ; A[2]         ; A[14]       ; 1.000        ; 1.405      ; 1.727      ;
; 0.718 ; s_ff[1]   ; SRAM512X8:i_SRAM|Q[1] ; A[2]         ; A[14]       ; 1.000        ; 1.496      ; 1.810      ;
; 0.777 ; s_fc[0]   ; SRAM512X8:i_SRAM|Q[4] ; A[2]         ; A[14]       ; 1.000        ; 1.416      ; 1.671      ;
; 0.778 ; s_fc[0]   ; SRAM512X8:i_SRAM|Q[7] ; A[2]         ; A[14]       ; 1.000        ; 1.416      ; 1.670      ;
; 0.780 ; s_fc[0]   ; SRAM512X8:i_SRAM|Q[5] ; A[2]         ; A[14]       ; 1.000        ; 1.416      ; 1.668      ;
; 0.784 ; s_fc[0]   ; SRAM512X8:i_SRAM|Q[6] ; A[2]         ; A[14]       ; 1.000        ; 1.416      ; 1.664      ;
; 0.784 ; s_fc[0]   ; SRAM512X8:i_SRAM|Q[2] ; A[2]         ; A[14]       ; 1.000        ; 1.416      ; 1.664      ;
; 0.785 ; s_ff[2]   ; SRAM512X8:i_SRAM|Q[4] ; A[2]         ; A[14]       ; 1.000        ; 1.496      ; 1.743      ;
; 0.786 ; s_ff[2]   ; SRAM512X8:i_SRAM|Q[7] ; A[2]         ; A[14]       ; 1.000        ; 1.496      ; 1.742      ;
; 0.788 ; s_fe[4]   ; SRAM512X8:i_SRAM|Q[4] ; A[2]         ; A[14]       ; 1.000        ; 1.401      ; 1.645      ;
; 0.788 ; s_ff[2]   ; SRAM512X8:i_SRAM|Q[5] ; A[2]         ; A[14]       ; 1.000        ; 1.496      ; 1.740      ;
; 0.789 ; s_fe[4]   ; SRAM512X8:i_SRAM|Q[7] ; A[2]         ; A[14]       ; 1.000        ; 1.401      ; 1.644      ;
; 0.791 ; s_fe[4]   ; SRAM512X8:i_SRAM|Q[5] ; A[2]         ; A[14]       ; 1.000        ; 1.401      ; 1.642      ;
; 0.792 ; s_ff[2]   ; SRAM512X8:i_SRAM|Q[6] ; A[2]         ; A[14]       ; 1.000        ; 1.496      ; 1.736      ;
; 0.792 ; s_ff[2]   ; SRAM512X8:i_SRAM|Q[2] ; A[2]         ; A[14]       ; 1.000        ; 1.496      ; 1.736      ;
; 0.795 ; s_fe[4]   ; SRAM512X8:i_SRAM|Q[6] ; A[2]         ; A[14]       ; 1.000        ; 1.401      ; 1.638      ;
; 0.795 ; s_fe[4]   ; SRAM512X8:i_SRAM|Q[2] ; A[2]         ; A[14]       ; 1.000        ; 1.401      ; 1.638      ;
; 0.796 ; s_fd[4]   ; SRAM512X8:i_SRAM|Q[4] ; A[2]         ; A[14]       ; 1.000        ; 1.405      ; 1.641      ;
; 0.797 ; s_fd[4]   ; SRAM512X8:i_SRAM|Q[7] ; A[2]         ; A[14]       ; 1.000        ; 1.405      ; 1.640      ;
; 0.799 ; s_fd[4]   ; SRAM512X8:i_SRAM|Q[5] ; A[2]         ; A[14]       ; 1.000        ; 1.405      ; 1.638      ;
; 0.802 ; s_fc[0]   ; SRAM512X8:i_SRAM|Q[0] ; A[2]         ; A[14]       ; 1.000        ; 1.416      ; 1.646      ;
; 0.802 ; s_fc[1]   ; SRAM512X8:i_SRAM|Q[4] ; A[2]         ; A[14]       ; 1.000        ; 1.416      ; 1.646      ;
+-------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'A[2]'                                                                                                              ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -3.022 ; exp_slot:exp|exp_reg[2] ; exp_slot:exp|cpu_q[2]$latch ; A[14]        ; A[2]        ; 0.000        ; 3.347      ; 0.325      ;
; -3.022 ; exp_slot:exp|exp_reg[1] ; exp_slot:exp|cpu_q[1]$latch ; A[14]        ; A[2]        ; 0.000        ; 3.347      ; 0.325      ;
; -3.022 ; exp_slot:exp|exp_reg[0] ; exp_slot:exp|cpu_q[0]$latch ; A[14]        ; A[2]        ; 0.000        ; 3.347      ; 0.325      ;
; -3.021 ; exp_slot:exp|exp_reg[7] ; exp_slot:exp|cpu_q[7]$latch ; A[14]        ; A[2]        ; 0.000        ; 3.346      ; 0.325      ;
; -3.021 ; exp_slot:exp|exp_reg[6] ; exp_slot:exp|cpu_q[6]$latch ; A[14]        ; A[2]        ; 0.000        ; 3.346      ; 0.325      ;
; -3.009 ; exp_slot:exp|exp_reg[2] ; exp_slot:exp|cpu_q[2]$latch ; A[2]         ; A[2]        ; 0.000        ; 3.334      ; 0.325      ;
; -3.009 ; exp_slot:exp|exp_reg[1] ; exp_slot:exp|cpu_q[1]$latch ; A[2]         ; A[2]        ; 0.000        ; 3.334      ; 0.325      ;
; -3.009 ; exp_slot:exp|exp_reg[0] ; exp_slot:exp|cpu_q[0]$latch ; A[2]         ; A[2]        ; 0.000        ; 3.334      ; 0.325      ;
; -3.008 ; exp_slot:exp|exp_reg[7] ; exp_slot:exp|cpu_q[7]$latch ; A[2]         ; A[2]        ; 0.000        ; 3.333      ; 0.325      ;
; -3.008 ; exp_slot:exp|exp_reg[6] ; exp_slot:exp|cpu_q[6]$latch ; A[2]         ; A[2]        ; 0.000        ; 3.333      ; 0.325      ;
; -2.875 ; exp_slot:exp|exp_reg[5] ; exp_slot:exp|cpu_q[5]$latch ; A[14]        ; A[2]        ; 0.000        ; 3.346      ; 0.471      ;
; -2.875 ; exp_slot:exp|exp_reg[3] ; exp_slot:exp|cpu_q[3]$latch ; A[14]        ; A[2]        ; 0.000        ; 3.347      ; 0.472      ;
; -2.862 ; exp_slot:exp|exp_reg[5] ; exp_slot:exp|cpu_q[5]$latch ; A[2]         ; A[2]        ; 0.000        ; 3.333      ; 0.471      ;
; -2.862 ; exp_slot:exp|exp_reg[3] ; exp_slot:exp|cpu_q[3]$latch ; A[2]         ; A[2]        ; 0.000        ; 3.334      ; 0.472      ;
; -2.858 ; exp_slot:exp|exp_reg[4] ; exp_slot:exp|cpu_q[4]$latch ; A[14]        ; A[2]        ; 0.000        ; 3.347      ; 0.489      ;
; -2.845 ; exp_slot:exp|exp_reg[4] ; exp_slot:exp|cpu_q[4]$latch ; A[2]         ; A[2]        ; 0.000        ; 3.334      ; 0.489      ;
; -2.469 ; A[14]                   ; SRAM512X8:i_SRAM|Q[1]       ; A[14]        ; A[2]        ; 0.000        ; 3.843      ; 1.526      ;
; -2.428 ; A[14]                   ; SRAM512X8:i_SRAM|Q[3]       ; A[14]        ; A[2]        ; 0.000        ; 3.843      ; 1.567      ;
; -2.427 ; A[14]                   ; SRAM512X8:i_SRAM|Q[0]       ; A[14]        ; A[2]        ; 0.000        ; 3.843      ; 1.568      ;
; -2.409 ; A[14]                   ; SRAM512X8:i_SRAM|Q[6]       ; A[14]        ; A[2]        ; 0.000        ; 3.843      ; 1.586      ;
; -2.409 ; A[14]                   ; SRAM512X8:i_SRAM|Q[2]       ; A[14]        ; A[2]        ; 0.000        ; 3.843      ; 1.586      ;
; -2.405 ; A[14]                   ; SRAM512X8:i_SRAM|Q[5]       ; A[14]        ; A[2]        ; 0.000        ; 3.843      ; 1.590      ;
; -2.403 ; A[14]                   ; SRAM512X8:i_SRAM|Q[7]       ; A[14]        ; A[2]        ; 0.000        ; 3.843      ; 1.592      ;
; -2.402 ; A[14]                   ; SRAM512X8:i_SRAM|Q[4]       ; A[14]        ; A[2]        ; 0.000        ; 3.843      ; 1.593      ;
; -1.969 ; A[14]                   ; SRAM512X8:i_SRAM|Q[1]       ; A[14]        ; A[2]        ; -0.500       ; 3.843      ; 1.526      ;
; -1.928 ; A[14]                   ; SRAM512X8:i_SRAM|Q[3]       ; A[14]        ; A[2]        ; -0.500       ; 3.843      ; 1.567      ;
; -1.927 ; A[14]                   ; SRAM512X8:i_SRAM|Q[0]       ; A[14]        ; A[2]        ; -0.500       ; 3.843      ; 1.568      ;
; -1.909 ; A[14]                   ; SRAM512X8:i_SRAM|Q[6]       ; A[14]        ; A[2]        ; -0.500       ; 3.843      ; 1.586      ;
; -1.909 ; A[14]                   ; SRAM512X8:i_SRAM|Q[2]       ; A[14]        ; A[2]        ; -0.500       ; 3.843      ; 1.586      ;
; -1.905 ; A[14]                   ; SRAM512X8:i_SRAM|Q[5]       ; A[14]        ; A[2]        ; -0.500       ; 3.843      ; 1.590      ;
; -1.903 ; A[14]                   ; SRAM512X8:i_SRAM|Q[7]       ; A[14]        ; A[2]        ; -0.500       ; 3.843      ; 1.592      ;
; -1.902 ; A[14]                   ; SRAM512X8:i_SRAM|Q[4]       ; A[14]        ; A[2]        ; -0.500       ; 3.843      ; 1.593      ;
; -0.721 ; s_fc[4]                 ; SRAM512X8:i_SRAM|Q[1]       ; A[2]         ; A[2]        ; 0.000        ; 1.840      ; 1.271      ;
; -0.680 ; s_fc[4]                 ; SRAM512X8:i_SRAM|Q[3]       ; A[2]         ; A[2]        ; 0.000        ; 1.840      ; 1.312      ;
; -0.679 ; s_fc[4]                 ; SRAM512X8:i_SRAM|Q[0]       ; A[2]         ; A[2]        ; 0.000        ; 1.840      ; 1.313      ;
; -0.679 ; s_ff[4]                 ; SRAM512X8:i_SRAM|Q[1]       ; A[2]         ; A[2]        ; 0.000        ; 1.935      ; 1.408      ;
; -0.661 ; s_fc[4]                 ; SRAM512X8:i_SRAM|Q[6]       ; A[2]         ; A[2]        ; 0.000        ; 1.840      ; 1.331      ;
; -0.661 ; s_fc[4]                 ; SRAM512X8:i_SRAM|Q[2]       ; A[2]         ; A[2]        ; 0.000        ; 1.840      ; 1.331      ;
; -0.657 ; s_fc[4]                 ; SRAM512X8:i_SRAM|Q[5]       ; A[2]         ; A[2]        ; 0.000        ; 1.840      ; 1.335      ;
; -0.655 ; s_fc[4]                 ; SRAM512X8:i_SRAM|Q[7]       ; A[2]         ; A[2]        ; 0.000        ; 1.840      ; 1.337      ;
; -0.654 ; s_fc[4]                 ; SRAM512X8:i_SRAM|Q[4]       ; A[2]         ; A[2]        ; 0.000        ; 1.840      ; 1.338      ;
; -0.638 ; s_ff[4]                 ; SRAM512X8:i_SRAM|Q[3]       ; A[2]         ; A[2]        ; 0.000        ; 1.935      ; 1.449      ;
; -0.637 ; s_ff[4]                 ; SRAM512X8:i_SRAM|Q[0]       ; A[2]         ; A[2]        ; 0.000        ; 1.935      ; 1.450      ;
; -0.619 ; s_ff[4]                 ; SRAM512X8:i_SRAM|Q[6]       ; A[2]         ; A[2]        ; 0.000        ; 1.935      ; 1.468      ;
; -0.619 ; s_ff[4]                 ; SRAM512X8:i_SRAM|Q[2]       ; A[2]         ; A[2]        ; 0.000        ; 1.935      ; 1.468      ;
; -0.615 ; s_ff[4]                 ; SRAM512X8:i_SRAM|Q[5]       ; A[2]         ; A[2]        ; 0.000        ; 1.935      ; 1.472      ;
; -0.613 ; s_ff[4]                 ; SRAM512X8:i_SRAM|Q[7]       ; A[2]         ; A[2]        ; 0.000        ; 1.935      ; 1.474      ;
; -0.612 ; s_ff[4]                 ; SRAM512X8:i_SRAM|Q[4]       ; A[2]         ; A[2]        ; 0.000        ; 1.935      ; 1.475      ;
; -0.552 ; s_ff[3]                 ; SRAM512X8:i_SRAM|Q[1]       ; A[2]         ; A[2]        ; 0.000        ; 1.935      ; 1.535      ;
; -0.549 ; s_fc[2]                 ; SRAM512X8:i_SRAM|Q[1]       ; A[2]         ; A[2]        ; 0.000        ; 1.840      ; 1.443      ;
; -0.514 ; s_ff[2]                 ; SRAM512X8:i_SRAM|Q[1]       ; A[2]         ; A[2]        ; 0.000        ; 1.935      ; 1.573      ;
; -0.512 ; s_fc[3]                 ; SRAM512X8:i_SRAM|Q[1]       ; A[2]         ; A[2]        ; 0.000        ; 1.855      ; 1.495      ;
; -0.511 ; s_ff[3]                 ; SRAM512X8:i_SRAM|Q[3]       ; A[2]         ; A[2]        ; 0.000        ; 1.935      ; 1.576      ;
; -0.510 ; s_ff[3]                 ; SRAM512X8:i_SRAM|Q[0]       ; A[2]         ; A[2]        ; 0.000        ; 1.935      ; 1.577      ;
; -0.508 ; s_fc[2]                 ; SRAM512X8:i_SRAM|Q[3]       ; A[2]         ; A[2]        ; 0.000        ; 1.840      ; 1.484      ;
; -0.507 ; s_fc[2]                 ; SRAM512X8:i_SRAM|Q[0]       ; A[2]         ; A[2]        ; 0.000        ; 1.840      ; 1.485      ;
; -0.492 ; s_ff[3]                 ; SRAM512X8:i_SRAM|Q[6]       ; A[2]         ; A[2]        ; 0.000        ; 1.935      ; 1.595      ;
; -0.492 ; s_ff[3]                 ; SRAM512X8:i_SRAM|Q[2]       ; A[2]         ; A[2]        ; 0.000        ; 1.935      ; 1.595      ;
; -0.489 ; s_fc[2]                 ; SRAM512X8:i_SRAM|Q[6]       ; A[2]         ; A[2]        ; 0.000        ; 1.840      ; 1.503      ;
; -0.489 ; s_fc[2]                 ; SRAM512X8:i_SRAM|Q[2]       ; A[2]         ; A[2]        ; 0.000        ; 1.840      ; 1.503      ;
; -0.488 ; s_ff[3]                 ; SRAM512X8:i_SRAM|Q[5]       ; A[2]         ; A[2]        ; 0.000        ; 1.935      ; 1.599      ;
; -0.486 ; s_ff[3]                 ; SRAM512X8:i_SRAM|Q[7]       ; A[2]         ; A[2]        ; 0.000        ; 1.935      ; 1.601      ;
; -0.485 ; s_fc[2]                 ; SRAM512X8:i_SRAM|Q[5]       ; A[2]         ; A[2]        ; 0.000        ; 1.840      ; 1.507      ;
; -0.485 ; s_ff[3]                 ; SRAM512X8:i_SRAM|Q[4]       ; A[2]         ; A[2]        ; 0.000        ; 1.935      ; 1.602      ;
; -0.483 ; s_fc[2]                 ; SRAM512X8:i_SRAM|Q[7]       ; A[2]         ; A[2]        ; 0.000        ; 1.840      ; 1.509      ;
; -0.482 ; s_fc[2]                 ; SRAM512X8:i_SRAM|Q[4]       ; A[2]         ; A[2]        ; 0.000        ; 1.840      ; 1.510      ;
; -0.482 ; s_ff[1]                 ; SRAM512X8:i_SRAM|Q[1]       ; A[2]         ; A[2]        ; 0.000        ; 1.935      ; 1.605      ;
; -0.473 ; s_ff[2]                 ; SRAM512X8:i_SRAM|Q[3]       ; A[2]         ; A[2]        ; 0.000        ; 1.935      ; 1.614      ;
; -0.472 ; s_ff[2]                 ; SRAM512X8:i_SRAM|Q[0]       ; A[2]         ; A[2]        ; 0.000        ; 1.935      ; 1.615      ;
; -0.471 ; s_fc[3]                 ; SRAM512X8:i_SRAM|Q[3]       ; A[2]         ; A[2]        ; 0.000        ; 1.855      ; 1.536      ;
; -0.470 ; s_fc[3]                 ; SRAM512X8:i_SRAM|Q[0]       ; A[2]         ; A[2]        ; 0.000        ; 1.855      ; 1.537      ;
; -0.454 ; s_ff[2]                 ; SRAM512X8:i_SRAM|Q[6]       ; A[2]         ; A[2]        ; 0.000        ; 1.935      ; 1.633      ;
; -0.454 ; s_ff[2]                 ; SRAM512X8:i_SRAM|Q[2]       ; A[2]         ; A[2]        ; 0.000        ; 1.935      ; 1.633      ;
; -0.452 ; s_fc[3]                 ; SRAM512X8:i_SRAM|Q[6]       ; A[2]         ; A[2]        ; 0.000        ; 1.855      ; 1.555      ;
; -0.452 ; s_fc[3]                 ; SRAM512X8:i_SRAM|Q[2]       ; A[2]         ; A[2]        ; 0.000        ; 1.855      ; 1.555      ;
; -0.450 ; s_ff[2]                 ; SRAM512X8:i_SRAM|Q[5]       ; A[2]         ; A[2]        ; 0.000        ; 1.935      ; 1.637      ;
; -0.448 ; s_ff[2]                 ; SRAM512X8:i_SRAM|Q[7]       ; A[2]         ; A[2]        ; 0.000        ; 1.935      ; 1.639      ;
; -0.448 ; s_fc[3]                 ; SRAM512X8:i_SRAM|Q[5]       ; A[2]         ; A[2]        ; 0.000        ; 1.855      ; 1.559      ;
; -0.447 ; s_ff[2]                 ; SRAM512X8:i_SRAM|Q[4]       ; A[2]         ; A[2]        ; 0.000        ; 1.935      ; 1.640      ;
; -0.446 ; s_fc[3]                 ; SRAM512X8:i_SRAM|Q[7]       ; A[2]         ; A[2]        ; 0.000        ; 1.855      ; 1.561      ;
; -0.445 ; s_fc[3]                 ; SRAM512X8:i_SRAM|Q[4]       ; A[2]         ; A[2]        ; 0.000        ; 1.855      ; 1.562      ;
; -0.441 ; s_ff[1]                 ; SRAM512X8:i_SRAM|Q[3]       ; A[2]         ; A[2]        ; 0.000        ; 1.935      ; 1.646      ;
; -0.440 ; s_ff[1]                 ; SRAM512X8:i_SRAM|Q[0]       ; A[2]         ; A[2]        ; 0.000        ; 1.935      ; 1.647      ;
; -0.435 ; s_ff[0]                 ; SRAM512X8:i_SRAM|Q[1]       ; A[2]         ; A[2]        ; 0.000        ; 1.935      ; 1.652      ;
; -0.428 ; s_fc[1]                 ; SRAM512X8:i_SRAM|Q[1]       ; A[2]         ; A[2]        ; 0.000        ; 1.855      ; 1.579      ;
; -0.422 ; s_fd[4]                 ; SRAM512X8:i_SRAM|Q[1]       ; A[2]         ; A[2]        ; 0.000        ; 1.844      ; 1.574      ;
; -0.422 ; s_ff[1]                 ; SRAM512X8:i_SRAM|Q[6]       ; A[2]         ; A[2]        ; 0.000        ; 1.935      ; 1.665      ;
; -0.422 ; s_ff[1]                 ; SRAM512X8:i_SRAM|Q[2]       ; A[2]         ; A[2]        ; 0.000        ; 1.935      ; 1.665      ;
; -0.418 ; s_ff[1]                 ; SRAM512X8:i_SRAM|Q[5]       ; A[2]         ; A[2]        ; 0.000        ; 1.935      ; 1.669      ;
; -0.416 ; s_ff[1]                 ; SRAM512X8:i_SRAM|Q[7]       ; A[2]         ; A[2]        ; 0.000        ; 1.935      ; 1.671      ;
; -0.415 ; s_ff[1]                 ; SRAM512X8:i_SRAM|Q[4]       ; A[2]         ; A[2]        ; 0.000        ; 1.935      ; 1.672      ;
; -0.414 ; s_fe[4]                 ; SRAM512X8:i_SRAM|Q[1]       ; A[2]         ; A[2]        ; 0.000        ; 1.840      ; 1.578      ;
; -0.403 ; s_fc[0]                 ; SRAM512X8:i_SRAM|Q[1]       ; A[2]         ; A[2]        ; 0.000        ; 1.855      ; 1.604      ;
; -0.394 ; s_ff[0]                 ; SRAM512X8:i_SRAM|Q[3]       ; A[2]         ; A[2]        ; 0.000        ; 1.935      ; 1.693      ;
; -0.393 ; s_ff[0]                 ; SRAM512X8:i_SRAM|Q[0]       ; A[2]         ; A[2]        ; 0.000        ; 1.935      ; 1.694      ;
; -0.387 ; s_fc[1]                 ; SRAM512X8:i_SRAM|Q[3]       ; A[2]         ; A[2]        ; 0.000        ; 1.855      ; 1.620      ;
; -0.386 ; s_fc[1]                 ; SRAM512X8:i_SRAM|Q[0]       ; A[2]         ; A[2]        ; 0.000        ; 1.855      ; 1.621      ;
; -0.381 ; s_fd[4]                 ; SRAM512X8:i_SRAM|Q[3]       ; A[2]         ; A[2]        ; 0.000        ; 1.844      ; 1.615      ;
; -0.380 ; s_fd[4]                 ; SRAM512X8:i_SRAM|Q[0]       ; A[2]         ; A[2]        ; 0.000        ; 1.844      ; 1.616      ;
; -0.375 ; s_ff[0]                 ; SRAM512X8:i_SRAM|Q[6]       ; A[2]         ; A[2]        ; 0.000        ; 1.935      ; 1.712      ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'A[14]'                                                                                                             ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -2.204 ; A[14]                   ; SRAM512X8:i_SRAM|Q[1]       ; A[14]        ; A[14]       ; 0.000        ; 3.578      ; 1.526      ;
; -2.163 ; A[14]                   ; SRAM512X8:i_SRAM|Q[3]       ; A[14]        ; A[14]       ; 0.000        ; 3.578      ; 1.567      ;
; -2.162 ; A[14]                   ; SRAM512X8:i_SRAM|Q[0]       ; A[14]        ; A[14]       ; 0.000        ; 3.578      ; 1.568      ;
; -2.144 ; A[14]                   ; SRAM512X8:i_SRAM|Q[6]       ; A[14]        ; A[14]       ; 0.000        ; 3.578      ; 1.586      ;
; -2.144 ; A[14]                   ; SRAM512X8:i_SRAM|Q[2]       ; A[14]        ; A[14]       ; 0.000        ; 3.578      ; 1.586      ;
; -2.140 ; A[14]                   ; SRAM512X8:i_SRAM|Q[5]       ; A[14]        ; A[14]       ; 0.000        ; 3.578      ; 1.590      ;
; -2.138 ; A[14]                   ; SRAM512X8:i_SRAM|Q[7]       ; A[14]        ; A[14]       ; 0.000        ; 3.578      ; 1.592      ;
; -2.137 ; A[14]                   ; SRAM512X8:i_SRAM|Q[4]       ; A[14]        ; A[14]       ; 0.000        ; 3.578      ; 1.593      ;
; -2.049 ; exp_slot:exp|exp_reg[2] ; exp_slot:exp|cpu_q[2]$latch ; A[14]        ; A[14]       ; 0.000        ; 2.374      ; 0.325      ;
; -2.049 ; exp_slot:exp|exp_reg[1] ; exp_slot:exp|cpu_q[1]$latch ; A[14]        ; A[14]       ; 0.000        ; 2.374      ; 0.325      ;
; -2.049 ; exp_slot:exp|exp_reg[0] ; exp_slot:exp|cpu_q[0]$latch ; A[14]        ; A[14]       ; 0.000        ; 2.374      ; 0.325      ;
; -2.048 ; exp_slot:exp|exp_reg[7] ; exp_slot:exp|cpu_q[7]$latch ; A[14]        ; A[14]       ; 0.000        ; 2.373      ; 0.325      ;
; -2.048 ; exp_slot:exp|exp_reg[6] ; exp_slot:exp|cpu_q[6]$latch ; A[14]        ; A[14]       ; 0.000        ; 2.373      ; 0.325      ;
; -2.036 ; exp_slot:exp|exp_reg[2] ; exp_slot:exp|cpu_q[2]$latch ; A[2]         ; A[14]       ; 0.000        ; 2.361      ; 0.325      ;
; -2.036 ; exp_slot:exp|exp_reg[1] ; exp_slot:exp|cpu_q[1]$latch ; A[2]         ; A[14]       ; 0.000        ; 2.361      ; 0.325      ;
; -2.036 ; exp_slot:exp|exp_reg[0] ; exp_slot:exp|cpu_q[0]$latch ; A[2]         ; A[14]       ; 0.000        ; 2.361      ; 0.325      ;
; -2.035 ; exp_slot:exp|exp_reg[7] ; exp_slot:exp|cpu_q[7]$latch ; A[2]         ; A[14]       ; 0.000        ; 2.360      ; 0.325      ;
; -2.035 ; exp_slot:exp|exp_reg[6] ; exp_slot:exp|cpu_q[6]$latch ; A[2]         ; A[14]       ; 0.000        ; 2.360      ; 0.325      ;
; -1.902 ; exp_slot:exp|exp_reg[5] ; exp_slot:exp|cpu_q[5]$latch ; A[14]        ; A[14]       ; 0.000        ; 2.373      ; 0.471      ;
; -1.902 ; exp_slot:exp|exp_reg[3] ; exp_slot:exp|cpu_q[3]$latch ; A[14]        ; A[14]       ; 0.000        ; 2.374      ; 0.472      ;
; -1.889 ; exp_slot:exp|exp_reg[5] ; exp_slot:exp|cpu_q[5]$latch ; A[2]         ; A[14]       ; 0.000        ; 2.360      ; 0.471      ;
; -1.889 ; exp_slot:exp|exp_reg[3] ; exp_slot:exp|cpu_q[3]$latch ; A[2]         ; A[14]       ; 0.000        ; 2.361      ; 0.472      ;
; -1.885 ; exp_slot:exp|exp_reg[4] ; exp_slot:exp|cpu_q[4]$latch ; A[14]        ; A[14]       ; 0.000        ; 2.374      ; 0.489      ;
; -1.872 ; exp_slot:exp|exp_reg[4] ; exp_slot:exp|cpu_q[4]$latch ; A[2]         ; A[14]       ; 0.000        ; 2.361      ; 0.489      ;
; -1.704 ; A[14]                   ; SRAM512X8:i_SRAM|Q[1]       ; A[14]        ; A[14]       ; -0.500       ; 3.578      ; 1.526      ;
; -1.663 ; A[14]                   ; SRAM512X8:i_SRAM|Q[3]       ; A[14]        ; A[14]       ; -0.500       ; 3.578      ; 1.567      ;
; -1.662 ; A[14]                   ; SRAM512X8:i_SRAM|Q[0]       ; A[14]        ; A[14]       ; -0.500       ; 3.578      ; 1.568      ;
; -1.644 ; A[14]                   ; SRAM512X8:i_SRAM|Q[6]       ; A[14]        ; A[14]       ; -0.500       ; 3.578      ; 1.586      ;
; -1.644 ; A[14]                   ; SRAM512X8:i_SRAM|Q[2]       ; A[14]        ; A[14]       ; -0.500       ; 3.578      ; 1.586      ;
; -1.640 ; A[14]                   ; SRAM512X8:i_SRAM|Q[5]       ; A[14]        ; A[14]       ; -0.500       ; 3.578      ; 1.590      ;
; -1.638 ; A[14]                   ; SRAM512X8:i_SRAM|Q[7]       ; A[14]        ; A[14]       ; -0.500       ; 3.578      ; 1.592      ;
; -1.637 ; A[14]                   ; SRAM512X8:i_SRAM|Q[4]       ; A[14]        ; A[14]       ; -0.500       ; 3.578      ; 1.593      ;
; -0.456 ; s_fc[4]                 ; SRAM512X8:i_SRAM|Q[1]       ; A[2]         ; A[14]       ; 0.000        ; 1.575      ; 1.271      ;
; -0.415 ; s_fc[4]                 ; SRAM512X8:i_SRAM|Q[3]       ; A[2]         ; A[14]       ; 0.000        ; 1.575      ; 1.312      ;
; -0.414 ; s_fc[4]                 ; SRAM512X8:i_SRAM|Q[0]       ; A[2]         ; A[14]       ; 0.000        ; 1.575      ; 1.313      ;
; -0.414 ; s_ff[4]                 ; SRAM512X8:i_SRAM|Q[1]       ; A[2]         ; A[14]       ; 0.000        ; 1.670      ; 1.408      ;
; -0.396 ; s_fc[4]                 ; SRAM512X8:i_SRAM|Q[6]       ; A[2]         ; A[14]       ; 0.000        ; 1.575      ; 1.331      ;
; -0.396 ; s_fc[4]                 ; SRAM512X8:i_SRAM|Q[2]       ; A[2]         ; A[14]       ; 0.000        ; 1.575      ; 1.331      ;
; -0.392 ; s_fc[4]                 ; SRAM512X8:i_SRAM|Q[5]       ; A[2]         ; A[14]       ; 0.000        ; 1.575      ; 1.335      ;
; -0.390 ; s_fc[4]                 ; SRAM512X8:i_SRAM|Q[7]       ; A[2]         ; A[14]       ; 0.000        ; 1.575      ; 1.337      ;
; -0.389 ; s_fc[4]                 ; SRAM512X8:i_SRAM|Q[4]       ; A[2]         ; A[14]       ; 0.000        ; 1.575      ; 1.338      ;
; -0.373 ; s_ff[4]                 ; SRAM512X8:i_SRAM|Q[3]       ; A[2]         ; A[14]       ; 0.000        ; 1.670      ; 1.449      ;
; -0.372 ; s_ff[4]                 ; SRAM512X8:i_SRAM|Q[0]       ; A[2]         ; A[14]       ; 0.000        ; 1.670      ; 1.450      ;
; -0.354 ; s_ff[4]                 ; SRAM512X8:i_SRAM|Q[6]       ; A[2]         ; A[14]       ; 0.000        ; 1.670      ; 1.468      ;
; -0.354 ; s_ff[4]                 ; SRAM512X8:i_SRAM|Q[2]       ; A[2]         ; A[14]       ; 0.000        ; 1.670      ; 1.468      ;
; -0.350 ; s_ff[4]                 ; SRAM512X8:i_SRAM|Q[5]       ; A[2]         ; A[14]       ; 0.000        ; 1.670      ; 1.472      ;
; -0.348 ; s_ff[4]                 ; SRAM512X8:i_SRAM|Q[7]       ; A[2]         ; A[14]       ; 0.000        ; 1.670      ; 1.474      ;
; -0.347 ; s_ff[4]                 ; SRAM512X8:i_SRAM|Q[4]       ; A[2]         ; A[14]       ; 0.000        ; 1.670      ; 1.475      ;
; -0.287 ; s_ff[3]                 ; SRAM512X8:i_SRAM|Q[1]       ; A[2]         ; A[14]       ; 0.000        ; 1.670      ; 1.535      ;
; -0.284 ; s_fc[2]                 ; SRAM512X8:i_SRAM|Q[1]       ; A[2]         ; A[14]       ; 0.000        ; 1.575      ; 1.443      ;
; -0.249 ; s_ff[2]                 ; SRAM512X8:i_SRAM|Q[1]       ; A[2]         ; A[14]       ; 0.000        ; 1.670      ; 1.573      ;
; -0.247 ; s_fc[3]                 ; SRAM512X8:i_SRAM|Q[1]       ; A[2]         ; A[14]       ; 0.000        ; 1.590      ; 1.495      ;
; -0.246 ; s_ff[3]                 ; SRAM512X8:i_SRAM|Q[3]       ; A[2]         ; A[14]       ; 0.000        ; 1.670      ; 1.576      ;
; -0.245 ; s_ff[3]                 ; SRAM512X8:i_SRAM|Q[0]       ; A[2]         ; A[14]       ; 0.000        ; 1.670      ; 1.577      ;
; -0.243 ; s_fc[2]                 ; SRAM512X8:i_SRAM|Q[3]       ; A[2]         ; A[14]       ; 0.000        ; 1.575      ; 1.484      ;
; -0.242 ; s_fc[2]                 ; SRAM512X8:i_SRAM|Q[0]       ; A[2]         ; A[14]       ; 0.000        ; 1.575      ; 1.485      ;
; -0.227 ; s_ff[3]                 ; SRAM512X8:i_SRAM|Q[6]       ; A[2]         ; A[14]       ; 0.000        ; 1.670      ; 1.595      ;
; -0.227 ; s_ff[3]                 ; SRAM512X8:i_SRAM|Q[2]       ; A[2]         ; A[14]       ; 0.000        ; 1.670      ; 1.595      ;
; -0.224 ; s_fc[2]                 ; SRAM512X8:i_SRAM|Q[6]       ; A[2]         ; A[14]       ; 0.000        ; 1.575      ; 1.503      ;
; -0.224 ; s_fc[2]                 ; SRAM512X8:i_SRAM|Q[2]       ; A[2]         ; A[14]       ; 0.000        ; 1.575      ; 1.503      ;
; -0.223 ; s_ff[3]                 ; SRAM512X8:i_SRAM|Q[5]       ; A[2]         ; A[14]       ; 0.000        ; 1.670      ; 1.599      ;
; -0.221 ; s_ff[3]                 ; SRAM512X8:i_SRAM|Q[7]       ; A[2]         ; A[14]       ; 0.000        ; 1.670      ; 1.601      ;
; -0.220 ; s_fc[2]                 ; SRAM512X8:i_SRAM|Q[5]       ; A[2]         ; A[14]       ; 0.000        ; 1.575      ; 1.507      ;
; -0.220 ; s_ff[3]                 ; SRAM512X8:i_SRAM|Q[4]       ; A[2]         ; A[14]       ; 0.000        ; 1.670      ; 1.602      ;
; -0.218 ; s_fc[2]                 ; SRAM512X8:i_SRAM|Q[7]       ; A[2]         ; A[14]       ; 0.000        ; 1.575      ; 1.509      ;
; -0.217 ; s_fc[2]                 ; SRAM512X8:i_SRAM|Q[4]       ; A[2]         ; A[14]       ; 0.000        ; 1.575      ; 1.510      ;
; -0.217 ; s_ff[1]                 ; SRAM512X8:i_SRAM|Q[1]       ; A[2]         ; A[14]       ; 0.000        ; 1.670      ; 1.605      ;
; -0.208 ; s_ff[2]                 ; SRAM512X8:i_SRAM|Q[3]       ; A[2]         ; A[14]       ; 0.000        ; 1.670      ; 1.614      ;
; -0.207 ; s_ff[2]                 ; SRAM512X8:i_SRAM|Q[0]       ; A[2]         ; A[14]       ; 0.000        ; 1.670      ; 1.615      ;
; -0.206 ; s_fc[3]                 ; SRAM512X8:i_SRAM|Q[3]       ; A[2]         ; A[14]       ; 0.000        ; 1.590      ; 1.536      ;
; -0.205 ; s_fc[3]                 ; SRAM512X8:i_SRAM|Q[0]       ; A[2]         ; A[14]       ; 0.000        ; 1.590      ; 1.537      ;
; -0.189 ; s_ff[2]                 ; SRAM512X8:i_SRAM|Q[6]       ; A[2]         ; A[14]       ; 0.000        ; 1.670      ; 1.633      ;
; -0.189 ; s_ff[2]                 ; SRAM512X8:i_SRAM|Q[2]       ; A[2]         ; A[14]       ; 0.000        ; 1.670      ; 1.633      ;
; -0.187 ; s_fc[3]                 ; SRAM512X8:i_SRAM|Q[6]       ; A[2]         ; A[14]       ; 0.000        ; 1.590      ; 1.555      ;
; -0.187 ; s_fc[3]                 ; SRAM512X8:i_SRAM|Q[2]       ; A[2]         ; A[14]       ; 0.000        ; 1.590      ; 1.555      ;
; -0.185 ; s_ff[2]                 ; SRAM512X8:i_SRAM|Q[5]       ; A[2]         ; A[14]       ; 0.000        ; 1.670      ; 1.637      ;
; -0.183 ; s_ff[2]                 ; SRAM512X8:i_SRAM|Q[7]       ; A[2]         ; A[14]       ; 0.000        ; 1.670      ; 1.639      ;
; -0.183 ; s_fc[3]                 ; SRAM512X8:i_SRAM|Q[5]       ; A[2]         ; A[14]       ; 0.000        ; 1.590      ; 1.559      ;
; -0.182 ; s_ff[2]                 ; SRAM512X8:i_SRAM|Q[4]       ; A[2]         ; A[14]       ; 0.000        ; 1.670      ; 1.640      ;
; -0.181 ; s_fc[3]                 ; SRAM512X8:i_SRAM|Q[7]       ; A[2]         ; A[14]       ; 0.000        ; 1.590      ; 1.561      ;
; -0.180 ; s_fc[3]                 ; SRAM512X8:i_SRAM|Q[4]       ; A[2]         ; A[14]       ; 0.000        ; 1.590      ; 1.562      ;
; -0.176 ; s_ff[1]                 ; SRAM512X8:i_SRAM|Q[3]       ; A[2]         ; A[14]       ; 0.000        ; 1.670      ; 1.646      ;
; -0.175 ; s_ff[1]                 ; SRAM512X8:i_SRAM|Q[0]       ; A[2]         ; A[14]       ; 0.000        ; 1.670      ; 1.647      ;
; -0.170 ; s_ff[0]                 ; SRAM512X8:i_SRAM|Q[1]       ; A[2]         ; A[14]       ; 0.000        ; 1.670      ; 1.652      ;
; -0.163 ; s_fc[1]                 ; SRAM512X8:i_SRAM|Q[1]       ; A[2]         ; A[14]       ; 0.000        ; 1.590      ; 1.579      ;
; -0.157 ; s_fd[4]                 ; SRAM512X8:i_SRAM|Q[1]       ; A[2]         ; A[14]       ; 0.000        ; 1.579      ; 1.574      ;
; -0.157 ; s_ff[1]                 ; SRAM512X8:i_SRAM|Q[6]       ; A[2]         ; A[14]       ; 0.000        ; 1.670      ; 1.665      ;
; -0.157 ; s_ff[1]                 ; SRAM512X8:i_SRAM|Q[2]       ; A[2]         ; A[14]       ; 0.000        ; 1.670      ; 1.665      ;
; -0.153 ; s_ff[1]                 ; SRAM512X8:i_SRAM|Q[5]       ; A[2]         ; A[14]       ; 0.000        ; 1.670      ; 1.669      ;
; -0.151 ; s_ff[1]                 ; SRAM512X8:i_SRAM|Q[7]       ; A[2]         ; A[14]       ; 0.000        ; 1.670      ; 1.671      ;
; -0.150 ; s_ff[1]                 ; SRAM512X8:i_SRAM|Q[4]       ; A[2]         ; A[14]       ; 0.000        ; 1.670      ; 1.672      ;
; -0.149 ; s_fe[4]                 ; SRAM512X8:i_SRAM|Q[1]       ; A[2]         ; A[14]       ; 0.000        ; 1.575      ; 1.578      ;
; -0.138 ; s_fc[0]                 ; SRAM512X8:i_SRAM|Q[1]       ; A[2]         ; A[14]       ; 0.000        ; 1.590      ; 1.604      ;
; -0.129 ; s_ff[0]                 ; SRAM512X8:i_SRAM|Q[3]       ; A[2]         ; A[14]       ; 0.000        ; 1.670      ; 1.693      ;
; -0.128 ; s_ff[0]                 ; SRAM512X8:i_SRAM|Q[0]       ; A[2]         ; A[14]       ; 0.000        ; 1.670      ; 1.694      ;
; -0.122 ; s_fc[1]                 ; SRAM512X8:i_SRAM|Q[3]       ; A[2]         ; A[14]       ; 0.000        ; 1.590      ; 1.620      ;
; -0.121 ; s_fc[1]                 ; SRAM512X8:i_SRAM|Q[0]       ; A[2]         ; A[14]       ; 0.000        ; 1.590      ; 1.621      ;
; -0.116 ; s_fd[4]                 ; SRAM512X8:i_SRAM|Q[3]       ; A[2]         ; A[14]       ; 0.000        ; 1.579      ; 1.615      ;
; -0.115 ; s_fd[4]                 ; SRAM512X8:i_SRAM|Q[0]       ; A[2]         ; A[14]       ; 0.000        ; 1.579      ; 1.616      ;
; -0.110 ; s_ff[0]                 ; SRAM512X8:i_SRAM|Q[6]       ; A[2]         ; A[14]       ; 0.000        ; 1.670      ; 1.712      ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'A[14]'                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; A[14] ; Rise       ; A[14]                              ;
; -0.674 ; 0.326        ; 1.000          ; High Pulse Width ; A[14] ; Fall       ; SRAM512X8:i_SRAM|Q[0]              ;
; -0.674 ; 0.326        ; 1.000          ; Low Pulse Width  ; A[14] ; Fall       ; SRAM512X8:i_SRAM|Q[0]              ;
; -0.674 ; 0.326        ; 1.000          ; High Pulse Width ; A[14] ; Fall       ; SRAM512X8:i_SRAM|Q[1]              ;
; -0.674 ; 0.326        ; 1.000          ; Low Pulse Width  ; A[14] ; Fall       ; SRAM512X8:i_SRAM|Q[1]              ;
; -0.674 ; 0.326        ; 1.000          ; High Pulse Width ; A[14] ; Fall       ; SRAM512X8:i_SRAM|Q[2]              ;
; -0.674 ; 0.326        ; 1.000          ; Low Pulse Width  ; A[14] ; Fall       ; SRAM512X8:i_SRAM|Q[2]              ;
; -0.674 ; 0.326        ; 1.000          ; High Pulse Width ; A[14] ; Fall       ; SRAM512X8:i_SRAM|Q[3]              ;
; -0.674 ; 0.326        ; 1.000          ; Low Pulse Width  ; A[14] ; Fall       ; SRAM512X8:i_SRAM|Q[3]              ;
; -0.674 ; 0.326        ; 1.000          ; High Pulse Width ; A[14] ; Fall       ; SRAM512X8:i_SRAM|Q[4]              ;
; -0.674 ; 0.326        ; 1.000          ; Low Pulse Width  ; A[14] ; Fall       ; SRAM512X8:i_SRAM|Q[4]              ;
; -0.674 ; 0.326        ; 1.000          ; High Pulse Width ; A[14] ; Fall       ; SRAM512X8:i_SRAM|Q[5]              ;
; -0.674 ; 0.326        ; 1.000          ; Low Pulse Width  ; A[14] ; Fall       ; SRAM512X8:i_SRAM|Q[5]              ;
; -0.674 ; 0.326        ; 1.000          ; High Pulse Width ; A[14] ; Fall       ; SRAM512X8:i_SRAM|Q[6]              ;
; -0.674 ; 0.326        ; 1.000          ; Low Pulse Width  ; A[14] ; Fall       ; SRAM512X8:i_SRAM|Q[6]              ;
; -0.674 ; 0.326        ; 1.000          ; High Pulse Width ; A[14] ; Fall       ; SRAM512X8:i_SRAM|Q[7]              ;
; -0.674 ; 0.326        ; 1.000          ; Low Pulse Width  ; A[14] ; Fall       ; SRAM512X8:i_SRAM|Q[7]              ;
; -0.594 ; -0.594       ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; SRAM512X8:i_SRAM|SRAM_DQ[0]$latch  ;
; -0.594 ; -0.594       ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; SRAM512X8:i_SRAM|SRAM_DQ[0]$latch  ;
; -0.594 ; -0.594       ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; SRAM512X8:i_SRAM|SRAM_DQ[10]$latch ;
; -0.594 ; -0.594       ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; SRAM512X8:i_SRAM|SRAM_DQ[10]$latch ;
; -0.594 ; -0.594       ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; SRAM512X8:i_SRAM|SRAM_DQ[11]$latch ;
; -0.594 ; -0.594       ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; SRAM512X8:i_SRAM|SRAM_DQ[11]$latch ;
; -0.594 ; -0.594       ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; SRAM512X8:i_SRAM|SRAM_DQ[12]$latch ;
; -0.594 ; -0.594       ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; SRAM512X8:i_SRAM|SRAM_DQ[12]$latch ;
; -0.594 ; -0.594       ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; SRAM512X8:i_SRAM|SRAM_DQ[13]$latch ;
; -0.594 ; -0.594       ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; SRAM512X8:i_SRAM|SRAM_DQ[13]$latch ;
; -0.594 ; -0.594       ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; SRAM512X8:i_SRAM|SRAM_DQ[14]$latch ;
; -0.594 ; -0.594       ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; SRAM512X8:i_SRAM|SRAM_DQ[14]$latch ;
; -0.594 ; -0.594       ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; SRAM512X8:i_SRAM|SRAM_DQ[15]$latch ;
; -0.594 ; -0.594       ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; SRAM512X8:i_SRAM|SRAM_DQ[15]$latch ;
; -0.594 ; -0.594       ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; SRAM512X8:i_SRAM|SRAM_DQ[1]$latch  ;
; -0.594 ; -0.594       ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; SRAM512X8:i_SRAM|SRAM_DQ[1]$latch  ;
; -0.594 ; -0.594       ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; SRAM512X8:i_SRAM|SRAM_DQ[2]$latch  ;
; -0.594 ; -0.594       ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; SRAM512X8:i_SRAM|SRAM_DQ[2]$latch  ;
; -0.594 ; -0.594       ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; SRAM512X8:i_SRAM|SRAM_DQ[3]$latch  ;
; -0.594 ; -0.594       ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; SRAM512X8:i_SRAM|SRAM_DQ[3]$latch  ;
; -0.594 ; -0.594       ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; SRAM512X8:i_SRAM|SRAM_DQ[4]$latch  ;
; -0.594 ; -0.594       ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; SRAM512X8:i_SRAM|SRAM_DQ[4]$latch  ;
; -0.594 ; -0.594       ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; SRAM512X8:i_SRAM|SRAM_DQ[5]$latch  ;
; -0.594 ; -0.594       ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; SRAM512X8:i_SRAM|SRAM_DQ[5]$latch  ;
; -0.594 ; -0.594       ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; SRAM512X8:i_SRAM|SRAM_DQ[6]$latch  ;
; -0.594 ; -0.594       ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; SRAM512X8:i_SRAM|SRAM_DQ[6]$latch  ;
; -0.594 ; -0.594       ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; SRAM512X8:i_SRAM|SRAM_DQ[7]$latch  ;
; -0.594 ; -0.594       ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; SRAM512X8:i_SRAM|SRAM_DQ[7]$latch  ;
; -0.594 ; -0.594       ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; SRAM512X8:i_SRAM|SRAM_DQ[8]$latch  ;
; -0.594 ; -0.594       ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; SRAM512X8:i_SRAM|SRAM_DQ[8]$latch  ;
; -0.594 ; -0.594       ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; SRAM512X8:i_SRAM|SRAM_DQ[9]$latch  ;
; -0.594 ; -0.594       ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; SRAM512X8:i_SRAM|SRAM_DQ[9]$latch  ;
; -0.594 ; -0.594       ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[0]$latch|datad      ;
; -0.594 ; -0.594       ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[0]$latch|datad      ;
; -0.594 ; -0.594       ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[10]$latch|datad     ;
; -0.594 ; -0.594       ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[10]$latch|datad     ;
; -0.594 ; -0.594       ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[11]$latch|datac     ;
; -0.594 ; -0.594       ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[11]$latch|datac     ;
; -0.594 ; -0.594       ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[12]$latch|datad     ;
; -0.594 ; -0.594       ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[12]$latch|datad     ;
; -0.594 ; -0.594       ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[13]$latch|datad     ;
; -0.594 ; -0.594       ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[13]$latch|datad     ;
; -0.594 ; -0.594       ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[14]$latch|datad     ;
; -0.594 ; -0.594       ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[14]$latch|datad     ;
; -0.594 ; -0.594       ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[15]$latch|datad     ;
; -0.594 ; -0.594       ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[15]$latch|datad     ;
; -0.594 ; -0.594       ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[1]$latch|datad      ;
; -0.594 ; -0.594       ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[1]$latch|datad      ;
; -0.594 ; -0.594       ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[2]$latch|datad      ;
; -0.594 ; -0.594       ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[2]$latch|datad      ;
; -0.594 ; -0.594       ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[3]$latch|datad      ;
; -0.594 ; -0.594       ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[3]$latch|datad      ;
; -0.594 ; -0.594       ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[4]$latch|datad      ;
; -0.594 ; -0.594       ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[4]$latch|datad      ;
; -0.594 ; -0.594       ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[5]$latch|datad      ;
; -0.594 ; -0.594       ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[5]$latch|datad      ;
; -0.594 ; -0.594       ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[6]$latch|datad      ;
; -0.594 ; -0.594       ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[6]$latch|datad      ;
; -0.594 ; -0.594       ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[7]$latch|datad      ;
; -0.594 ; -0.594       ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[7]$latch|datad      ;
; -0.594 ; -0.594       ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[8]$latch|datac      ;
; -0.594 ; -0.594       ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[8]$latch|datac      ;
; -0.594 ; -0.594       ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[9]$latch|datad      ;
; -0.594 ; -0.594       ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; i_SRAM|SRAM_DQ[9]$latch|datad      ;
; -0.594 ; -0.594       ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[18]~9clkctrl|inclk[0]  ;
; -0.594 ; -0.594       ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[18]~9clkctrl|inclk[0]  ;
; -0.594 ; -0.594       ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[18]~9clkctrl|outclk    ;
; -0.594 ; -0.594       ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[18]~9clkctrl|outclk    ;
; -0.594 ; -0.594       ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[18]~9|combout          ;
; -0.594 ; -0.594       ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[18]~9|combout          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[14] ; Fall       ; exp_slot:exp|exp_reg[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[14] ; Fall       ; exp_slot:exp|exp_reg[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[14] ; Fall       ; exp_slot:exp|exp_reg[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[14] ; Fall       ; exp_slot:exp|exp_reg[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[14] ; Fall       ; exp_slot:exp|exp_reg[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[14] ; Fall       ; exp_slot:exp|exp_reg[2]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[14] ; Fall       ; exp_slot:exp|exp_reg[3]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[14] ; Fall       ; exp_slot:exp|exp_reg[3]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[14] ; Fall       ; exp_slot:exp|exp_reg[4]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[14] ; Fall       ; exp_slot:exp|exp_reg[4]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[14] ; Fall       ; exp_slot:exp|exp_reg[5]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[14] ; Fall       ; exp_slot:exp|exp_reg[5]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[14] ; Fall       ; exp_slot:exp|exp_reg[6]            ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'A[2]'                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; A[2]  ; Rise       ; A[2]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; SRAM512X8:i_SRAM|Q[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; SRAM512X8:i_SRAM|Q[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; SRAM512X8:i_SRAM|Q[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; SRAM512X8:i_SRAM|Q[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; SRAM512X8:i_SRAM|Q[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; SRAM512X8:i_SRAM|Q[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; SRAM512X8:i_SRAM|Q[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; SRAM512X8:i_SRAM|Q[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; SRAM512X8:i_SRAM|Q[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; SRAM512X8:i_SRAM|Q[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; SRAM512X8:i_SRAM|Q[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; SRAM512X8:i_SRAM|Q[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; SRAM512X8:i_SRAM|Q[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; SRAM512X8:i_SRAM|Q[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; SRAM512X8:i_SRAM|Q[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; SRAM512X8:i_SRAM|Q[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[7]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fd[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fd[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fd[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fd[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fd[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fd[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fd[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fd[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fd[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fd[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fe[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fe[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fe[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fe[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fe[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fe[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fe[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fe[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fe[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fe[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_ff[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_ff[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_ff[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_ff[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_ff[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_ff[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_ff[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_ff[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_ff[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_ff[4]                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; A[2]|combout                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; A[2]|combout                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; D~16clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; D~16clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; D~16clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; D~16clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; D~16|combout                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; D~16|combout                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; D~16|datad                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; D~16|datad                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; Equal0~0|combout            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; Equal0~0|combout            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; Equal0~0|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; Equal0~0|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; Equal0~2|combout            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; Equal0~2|combout            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; Equal0~2|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; Equal0~2|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; Equal0~3|combout            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; Equal0~3|combout            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; Equal0~3|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; Equal0~3|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; Equal4~5|combout            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; Equal4~5|combout            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; Equal4~5|datac              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; Equal4~5|datac              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|cpu_q[0]$latch ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; D[*]         ; A[14]      ; 1.747  ; 1.747  ; Rise       ; A[14]           ;
;  D[0]        ; A[14]      ; 1.611  ; 1.611  ; Rise       ; A[14]           ;
;  D[1]        ; A[14]      ; 1.747  ; 1.747  ; Rise       ; A[14]           ;
;  D[2]        ; A[14]      ; 0.846  ; 0.846  ; Rise       ; A[14]           ;
;  D[3]        ; A[14]      ; 1.446  ; 1.446  ; Rise       ; A[14]           ;
;  D[4]        ; A[14]      ; 1.422  ; 1.422  ; Rise       ; A[14]           ;
;  D[5]        ; A[14]      ; 1.357  ; 1.357  ; Rise       ; A[14]           ;
;  D[6]        ; A[14]      ; 1.467  ; 1.467  ; Rise       ; A[14]           ;
;  D[7]        ; A[14]      ; 1.314  ; 1.314  ; Rise       ; A[14]           ;
; A[*]         ; A[14]      ; 1.960  ; 1.960  ; Fall       ; A[14]           ;
;  A[14]       ; A[14]      ; -0.749 ; -0.749 ; Fall       ; A[14]           ;
;  A[15]       ; A[14]      ; 1.960  ; 1.960  ; Fall       ; A[14]           ;
; D[*]         ; A[14]      ; 1.912  ; 1.912  ; Fall       ; A[14]           ;
;  D[0]        ; A[14]      ; 1.644  ; 1.644  ; Fall       ; A[14]           ;
;  D[1]        ; A[14]      ; 1.729  ; 1.729  ; Fall       ; A[14]           ;
;  D[2]        ; A[14]      ; 1.605  ; 1.605  ; Fall       ; A[14]           ;
;  D[3]        ; A[14]      ; 1.746  ; 1.746  ; Fall       ; A[14]           ;
;  D[4]        ; A[14]      ; 1.491  ; 1.491  ; Fall       ; A[14]           ;
;  D[5]        ; A[14]      ; 1.878  ; 1.878  ; Fall       ; A[14]           ;
;  D[6]        ; A[14]      ; 1.912  ; 1.912  ; Fall       ; A[14]           ;
;  D[7]        ; A[14]      ; 1.889  ; 1.889  ; Fall       ; A[14]           ;
; SRAM_DQ[*]   ; A[14]      ; 1.057  ; 1.057  ; Fall       ; A[14]           ;
;  SRAM_DQ[0]  ; A[14]      ; 0.949  ; 0.949  ; Fall       ; A[14]           ;
;  SRAM_DQ[1]  ; A[14]      ; 0.900  ; 0.900  ; Fall       ; A[14]           ;
;  SRAM_DQ[2]  ; A[14]      ; 1.005  ; 1.005  ; Fall       ; A[14]           ;
;  SRAM_DQ[3]  ; A[14]      ; 1.057  ; 1.057  ; Fall       ; A[14]           ;
;  SRAM_DQ[4]  ; A[14]      ; 0.996  ; 0.996  ; Fall       ; A[14]           ;
;  SRAM_DQ[5]  ; A[14]      ; 1.007  ; 1.007  ; Fall       ; A[14]           ;
;  SRAM_DQ[6]  ; A[14]      ; 0.807  ; 0.807  ; Fall       ; A[14]           ;
;  SRAM_DQ[7]  ; A[14]      ; 0.805  ; 0.805  ; Fall       ; A[14]           ;
;  SRAM_DQ[8]  ; A[14]      ; 0.998  ; 0.998  ; Fall       ; A[14]           ;
;  SRAM_DQ[9]  ; A[14]      ; 0.985  ; 0.985  ; Fall       ; A[14]           ;
;  SRAM_DQ[10] ; A[14]      ; 0.970  ; 0.970  ; Fall       ; A[14]           ;
;  SRAM_DQ[11] ; A[14]      ; 0.910  ; 0.910  ; Fall       ; A[14]           ;
;  SRAM_DQ[12] ; A[14]      ; 0.922  ; 0.922  ; Fall       ; A[14]           ;
;  SRAM_DQ[13] ; A[14]      ; 0.970  ; 0.970  ; Fall       ; A[14]           ;
;  SRAM_DQ[14] ; A[14]      ; 0.981  ; 0.981  ; Fall       ; A[14]           ;
;  SRAM_DQ[15] ; A[14]      ; 1.001  ; 1.001  ; Fall       ; A[14]           ;
; WR_n         ; A[14]      ; 0.695  ; 0.695  ; Fall       ; A[14]           ;
; A[*]         ; A[2]       ; 3.851  ; 3.851  ; Fall       ; A[2]            ;
;  A[0]        ; A[2]       ; 2.456  ; 2.456  ; Fall       ; A[2]            ;
;  A[1]        ; A[2]       ; 2.267  ; 2.267  ; Fall       ; A[2]            ;
;  A[2]        ; A[2]       ; 0.131  ; 0.131  ; Fall       ; A[2]            ;
;  A[3]        ; A[2]       ; 2.933  ; 2.933  ; Fall       ; A[2]            ;
;  A[4]        ; A[2]       ; 2.913  ; 2.913  ; Fall       ; A[2]            ;
;  A[5]        ; A[2]       ; 3.231  ; 3.231  ; Fall       ; A[2]            ;
;  A[6]        ; A[2]       ; 3.851  ; 3.851  ; Fall       ; A[2]            ;
;  A[7]        ; A[2]       ; 3.597  ; 3.597  ; Fall       ; A[2]            ;
;  A[14]       ; A[2]       ; -1.188 ; -1.188 ; Fall       ; A[2]            ;
;  A[15]       ; A[2]       ; 1.521  ; 1.521  ; Fall       ; A[2]            ;
; D[*]         ; A[2]       ; 2.032  ; 2.032  ; Fall       ; A[2]            ;
;  D[0]        ; A[2]       ; 1.833  ; 1.833  ; Fall       ; A[2]            ;
;  D[1]        ; A[2]       ; 2.032  ; 2.032  ; Fall       ; A[2]            ;
;  D[2]        ; A[2]       ; 1.670  ; 1.670  ; Fall       ; A[2]            ;
;  D[3]        ; A[2]       ; 1.816  ; 1.816  ; Fall       ; A[2]            ;
;  D[4]        ; A[2]       ; 1.785  ; 1.785  ; Fall       ; A[2]            ;
;  D[5]        ; A[2]       ; 1.865  ; 1.865  ; Fall       ; A[2]            ;
;  D[6]        ; A[2]       ; 1.899  ; 1.899  ; Fall       ; A[2]            ;
;  D[7]        ; A[2]       ; 1.876  ; 1.876  ; Fall       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 0.618  ; 0.618  ; Fall       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 0.510  ; 0.510  ; Fall       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 0.461  ; 0.461  ; Fall       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 0.566  ; 0.566  ; Fall       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 0.618  ; 0.618  ; Fall       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 0.557  ; 0.557  ; Fall       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 0.568  ; 0.568  ; Fall       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 0.368  ; 0.368  ; Fall       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 0.366  ; 0.366  ; Fall       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 0.559  ; 0.559  ; Fall       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 0.546  ; 0.546  ; Fall       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 0.531  ; 0.531  ; Fall       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 0.471  ; 0.471  ; Fall       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 0.483  ; 0.483  ; Fall       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 0.531  ; 0.531  ; Fall       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 0.542  ; 0.542  ; Fall       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 0.562  ; 0.562  ; Fall       ; A[2]            ;
; WR_n         ; A[2]       ; 0.256  ; 0.256  ; Fall       ; A[2]            ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; D[*]         ; A[14]      ; 0.523  ; 0.523  ; Rise       ; A[14]           ;
;  D[0]        ; A[14]      ; -0.150 ; -0.150 ; Rise       ; A[14]           ;
;  D[1]        ; A[14]      ; -0.294 ; -0.294 ; Rise       ; A[14]           ;
;  D[2]        ; A[14]      ; 0.523  ; 0.523  ; Rise       ; A[14]           ;
;  D[3]        ; A[14]      ; -0.076 ; -0.076 ; Rise       ; A[14]           ;
;  D[4]        ; A[14]      ; 0.018  ; 0.018  ; Rise       ; A[14]           ;
;  D[5]        ; A[14]      ; 0.013  ; 0.013  ; Rise       ; A[14]           ;
;  D[6]        ; A[14]      ; -0.027 ; -0.027 ; Rise       ; A[14]           ;
;  D[7]        ; A[14]      ; 0.058  ; 0.058  ; Rise       ; A[14]           ;
; A[*]         ; A[14]      ; 2.204  ; 2.204  ; Fall       ; A[14]           ;
;  A[14]       ; A[14]      ; 2.204  ; 2.204  ; Fall       ; A[14]           ;
;  A[15]       ; A[14]      ; -0.666 ; -0.666 ; Fall       ; A[14]           ;
; D[*]         ; A[14]      ; 0.515  ; 0.515  ; Fall       ; A[14]           ;
;  D[0]        ; A[14]      ; -0.143 ; -0.143 ; Fall       ; A[14]           ;
;  D[1]        ; A[14]      ; -0.269 ; -0.269 ; Fall       ; A[14]           ;
;  D[2]        ; A[14]      ; 0.515  ; 0.515  ; Fall       ; A[14]           ;
;  D[3]        ; A[14]      ; -0.093 ; -0.093 ; Fall       ; A[14]           ;
;  D[4]        ; A[14]      ; -0.043 ; -0.043 ; Fall       ; A[14]           ;
;  D[5]        ; A[14]      ; 0.002  ; 0.002  ; Fall       ; A[14]           ;
;  D[6]        ; A[14]      ; -0.010 ; -0.010 ; Fall       ; A[14]           ;
;  D[7]        ; A[14]      ; 0.026  ; 0.026  ; Fall       ; A[14]           ;
; SRAM_DQ[*]   ; A[14]      ; -0.511 ; -0.511 ; Fall       ; A[14]           ;
;  SRAM_DQ[0]  ; A[14]      ; -0.655 ; -0.655 ; Fall       ; A[14]           ;
;  SRAM_DQ[1]  ; A[14]      ; -0.606 ; -0.606 ; Fall       ; A[14]           ;
;  SRAM_DQ[2]  ; A[14]      ; -0.711 ; -0.711 ; Fall       ; A[14]           ;
;  SRAM_DQ[3]  ; A[14]      ; -0.763 ; -0.763 ; Fall       ; A[14]           ;
;  SRAM_DQ[4]  ; A[14]      ; -0.702 ; -0.702 ; Fall       ; A[14]           ;
;  SRAM_DQ[5]  ; A[14]      ; -0.713 ; -0.713 ; Fall       ; A[14]           ;
;  SRAM_DQ[6]  ; A[14]      ; -0.513 ; -0.513 ; Fall       ; A[14]           ;
;  SRAM_DQ[7]  ; A[14]      ; -0.511 ; -0.511 ; Fall       ; A[14]           ;
;  SRAM_DQ[8]  ; A[14]      ; -0.704 ; -0.704 ; Fall       ; A[14]           ;
;  SRAM_DQ[9]  ; A[14]      ; -0.691 ; -0.691 ; Fall       ; A[14]           ;
;  SRAM_DQ[10] ; A[14]      ; -0.676 ; -0.676 ; Fall       ; A[14]           ;
;  SRAM_DQ[11] ; A[14]      ; -0.616 ; -0.616 ; Fall       ; A[14]           ;
;  SRAM_DQ[12] ; A[14]      ; -0.628 ; -0.628 ; Fall       ; A[14]           ;
;  SRAM_DQ[13] ; A[14]      ; -0.676 ; -0.676 ; Fall       ; A[14]           ;
;  SRAM_DQ[14] ; A[14]      ; -0.687 ; -0.687 ; Fall       ; A[14]           ;
;  SRAM_DQ[15] ; A[14]      ; -0.707 ; -0.707 ; Fall       ; A[14]           ;
; WR_n         ; A[14]      ; -0.383 ; -0.383 ; Fall       ; A[14]           ;
; A[*]         ; A[2]       ; 2.469  ; 2.469  ; Fall       ; A[2]            ;
;  A[0]        ; A[2]       ; -2.018 ; -2.018 ; Fall       ; A[2]            ;
;  A[1]        ; A[2]       ; -1.796 ; -1.796 ; Fall       ; A[2]            ;
;  A[2]        ; A[2]       ; 0.078  ; 0.078  ; Fall       ; A[2]            ;
;  A[3]        ; A[2]       ; -2.724 ; -2.724 ; Fall       ; A[2]            ;
;  A[4]        ; A[2]       ; -2.704 ; -2.704 ; Fall       ; A[2]            ;
;  A[5]        ; A[2]       ; -3.022 ; -3.022 ; Fall       ; A[2]            ;
;  A[6]        ; A[2]       ; -3.377 ; -3.377 ; Fall       ; A[2]            ;
;  A[7]        ; A[2]       ; -3.123 ; -3.123 ; Fall       ; A[2]            ;
;  A[14]       ; A[2]       ; 2.469  ; 2.469  ; Fall       ; A[2]            ;
;  A[15]       ; A[2]       ; -0.401 ; -0.401 ; Fall       ; A[2]            ;
; D[*]         ; A[2]       ; -1.182 ; -1.182 ; Fall       ; A[2]            ;
;  D[0]        ; A[2]       ; -1.444 ; -1.444 ; Fall       ; A[2]            ;
;  D[1]        ; A[2]       ; -1.390 ; -1.390 ; Fall       ; A[2]            ;
;  D[2]        ; A[2]       ; -1.182 ; -1.182 ; Fall       ; A[2]            ;
;  D[3]        ; A[2]       ; -1.344 ; -1.344 ; Fall       ; A[2]            ;
;  D[4]        ; A[2]       ; -1.358 ; -1.358 ; Fall       ; A[2]            ;
;  D[5]        ; A[2]       ; -1.745 ; -1.745 ; Fall       ; A[2]            ;
;  D[6]        ; A[2]       ; -1.779 ; -1.779 ; Fall       ; A[2]            ;
;  D[7]        ; A[2]       ; -1.756 ; -1.756 ; Fall       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; -0.246 ; -0.246 ; Fall       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; -0.390 ; -0.390 ; Fall       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; -0.341 ; -0.341 ; Fall       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; -0.446 ; -0.446 ; Fall       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; -0.498 ; -0.498 ; Fall       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; -0.437 ; -0.437 ; Fall       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; -0.448 ; -0.448 ; Fall       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; -0.248 ; -0.248 ; Fall       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; -0.246 ; -0.246 ; Fall       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; -0.439 ; -0.439 ; Fall       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; -0.426 ; -0.426 ; Fall       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; -0.411 ; -0.411 ; Fall       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; -0.351 ; -0.351 ; Fall       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; -0.363 ; -0.363 ; Fall       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; -0.411 ; -0.411 ; Fall       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; -0.422 ; -0.422 ; Fall       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; -0.442 ; -0.442 ; Fall       ; A[2]            ;
; WR_n         ; A[2]       ; -0.118 ; -0.118 ; Fall       ; A[2]            ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; D[*]           ; A[14]      ; 5.449 ; 5.449 ; Rise       ; A[14]           ;
;  D[0]          ; A[14]      ; 5.115 ; 5.115 ; Rise       ; A[14]           ;
;  D[1]          ; A[14]      ; 5.449 ; 5.449 ; Rise       ; A[14]           ;
;  D[2]          ; A[14]      ; 5.215 ; 5.215 ; Rise       ; A[14]           ;
;  D[3]          ; A[14]      ; 5.319 ; 5.319 ; Rise       ; A[14]           ;
;  D[4]          ; A[14]      ; 5.325 ; 5.325 ; Rise       ; A[14]           ;
;  D[5]          ; A[14]      ; 4.354 ; 4.354 ; Rise       ; A[14]           ;
;  D[6]          ; A[14]      ; 4.456 ; 4.456 ; Rise       ; A[14]           ;
;  D[7]          ; A[14]      ; 4.566 ; 4.566 ; Rise       ; A[14]           ;
; HEX2[*]        ; A[14]      ; 8.535 ; 8.535 ; Rise       ; A[14]           ;
;  HEX2[0]       ; A[14]      ; 8.454 ; 8.454 ; Rise       ; A[14]           ;
;  HEX2[1]       ; A[14]      ; 8.378 ; 8.378 ; Rise       ; A[14]           ;
;  HEX2[2]       ; A[14]      ; 8.421 ; 8.421 ; Rise       ; A[14]           ;
;  HEX2[3]       ; A[14]      ; 8.419 ; 8.419 ; Rise       ; A[14]           ;
;  HEX2[4]       ; A[14]      ; 8.474 ; 8.474 ; Rise       ; A[14]           ;
;  HEX2[5]       ; A[14]      ; 8.514 ; 8.514 ; Rise       ; A[14]           ;
;  HEX2[6]       ; A[14]      ; 8.535 ; 8.535 ; Rise       ; A[14]           ;
; HEX3[*]        ; A[14]      ; 7.428 ; 7.428 ; Rise       ; A[14]           ;
;  HEX3[0]       ; A[14]      ; 7.242 ; 7.242 ; Rise       ; A[14]           ;
;  HEX3[1]       ; A[14]      ; 7.276 ; 7.276 ; Rise       ; A[14]           ;
;  HEX3[2]       ; A[14]      ; 7.271 ; 7.271 ; Rise       ; A[14]           ;
;  HEX3[3]       ; A[14]      ; 7.428 ; 7.428 ; Rise       ; A[14]           ;
;  HEX3[4]       ; A[14]      ; 7.241 ; 7.241 ; Rise       ; A[14]           ;
;  HEX3[5]       ; A[14]      ; 6.878 ; 6.878 ; Rise       ; A[14]           ;
;  HEX3[6]       ; A[14]      ; 7.155 ; 7.155 ; Rise       ; A[14]           ;
; LEDG[*]        ; A[14]      ; 4.244 ; 4.244 ; Rise       ; A[14]           ;
;  LEDG[2]       ; A[14]      ; 4.103 ; 4.103 ; Rise       ; A[14]           ;
;  LEDG[3]       ; A[14]      ; 4.203 ; 4.203 ; Rise       ; A[14]           ;
;  LEDG[4]       ; A[14]      ; 4.232 ; 4.232 ; Rise       ; A[14]           ;
;  LEDG[5]       ; A[14]      ; 4.244 ; 4.244 ; Rise       ; A[14]           ;
; SRAM_ADDR[*]   ; A[14]      ; 8.146 ; 8.146 ; Rise       ; A[14]           ;
;  SRAM_ADDR[14] ; A[14]      ; 7.305 ; 7.305 ; Rise       ; A[14]           ;
;  SRAM_ADDR[15] ; A[14]      ; 8.084 ; 8.084 ; Rise       ; A[14]           ;
;  SRAM_ADDR[16] ; A[14]      ; 7.045 ; 7.045 ; Rise       ; A[14]           ;
;  SRAM_ADDR[17] ; A[14]      ; 8.146 ; 8.146 ; Rise       ; A[14]           ;
; SRAM_CE_N      ; A[14]      ; 5.201 ; 5.201 ; Rise       ; A[14]           ;
; SRAM_DQ[*]     ; A[14]      ; 7.619 ; 7.619 ; Rise       ; A[14]           ;
;  SRAM_DQ[0]    ; A[14]      ; 6.182 ; 6.182 ; Rise       ; A[14]           ;
;  SRAM_DQ[1]    ; A[14]      ; 6.176 ; 6.176 ; Rise       ; A[14]           ;
;  SRAM_DQ[2]    ; A[14]      ; 7.619 ; 7.619 ; Rise       ; A[14]           ;
;  SRAM_DQ[3]    ; A[14]      ; 6.192 ; 6.192 ; Rise       ; A[14]           ;
;  SRAM_DQ[4]    ; A[14]      ; 5.977 ; 5.977 ; Rise       ; A[14]           ;
;  SRAM_DQ[5]    ; A[14]      ; 5.981 ; 5.981 ; Rise       ; A[14]           ;
;  SRAM_DQ[6]    ; A[14]      ; 6.065 ; 6.065 ; Rise       ; A[14]           ;
;  SRAM_DQ[7]    ; A[14]      ; 6.099 ; 6.099 ; Rise       ; A[14]           ;
;  SRAM_DQ[8]    ; A[14]      ; 6.009 ; 6.009 ; Rise       ; A[14]           ;
;  SRAM_DQ[9]    ; A[14]      ; 6.124 ; 6.124 ; Rise       ; A[14]           ;
;  SRAM_DQ[10]   ; A[14]      ; 6.823 ; 6.823 ; Rise       ; A[14]           ;
;  SRAM_DQ[11]   ; A[14]      ; 6.006 ; 6.006 ; Rise       ; A[14]           ;
;  SRAM_DQ[12]   ; A[14]      ; 6.021 ; 6.021 ; Rise       ; A[14]           ;
;  SRAM_DQ[13]   ; A[14]      ; 6.125 ; 6.125 ; Rise       ; A[14]           ;
;  SRAM_DQ[14]   ; A[14]      ; 6.187 ; 6.187 ; Rise       ; A[14]           ;
;  SRAM_DQ[15]   ; A[14]      ; 6.165 ; 6.165 ; Rise       ; A[14]           ;
; SRAM_LB_N      ; A[14]      ; 5.915 ; 5.915 ; Rise       ; A[14]           ;
; SRAM_UB_N      ; A[14]      ; 5.903 ; 5.903 ; Rise       ; A[14]           ;
; D[*]           ; A[14]      ; 7.108 ; 7.108 ; Fall       ; A[14]           ;
;  D[0]          ; A[14]      ; 6.745 ; 6.745 ; Fall       ; A[14]           ;
;  D[1]          ; A[14]      ; 7.108 ; 7.108 ; Fall       ; A[14]           ;
;  D[2]          ; A[14]      ; 6.887 ; 6.887 ; Fall       ; A[14]           ;
;  D[3]          ; A[14]      ; 6.936 ; 6.936 ; Fall       ; A[14]           ;
;  D[4]          ; A[14]      ; 6.893 ; 6.893 ; Fall       ; A[14]           ;
;  D[5]          ; A[14]      ; 6.907 ; 6.907 ; Fall       ; A[14]           ;
;  D[6]          ; A[14]      ; 6.871 ; 6.871 ; Fall       ; A[14]           ;
;  D[7]          ; A[14]      ; 6.791 ; 6.791 ; Fall       ; A[14]           ;
; HEX2[*]        ; A[14]      ; 8.535 ; 8.535 ; Fall       ; A[14]           ;
;  HEX2[0]       ; A[14]      ; 8.454 ; 8.454 ; Fall       ; A[14]           ;
;  HEX2[1]       ; A[14]      ; 8.378 ; 8.378 ; Fall       ; A[14]           ;
;  HEX2[2]       ; A[14]      ; 8.421 ; 8.421 ; Fall       ; A[14]           ;
;  HEX2[3]       ; A[14]      ; 8.419 ; 8.419 ; Fall       ; A[14]           ;
;  HEX2[4]       ; A[14]      ; 8.474 ; 8.474 ; Fall       ; A[14]           ;
;  HEX2[5]       ; A[14]      ; 8.514 ; 8.514 ; Fall       ; A[14]           ;
;  HEX2[6]       ; A[14]      ; 8.535 ; 8.535 ; Fall       ; A[14]           ;
; HEX3[*]        ; A[14]      ; 7.428 ; 7.428 ; Fall       ; A[14]           ;
;  HEX3[0]       ; A[14]      ; 7.242 ; 7.242 ; Fall       ; A[14]           ;
;  HEX3[1]       ; A[14]      ; 7.276 ; 7.276 ; Fall       ; A[14]           ;
;  HEX3[2]       ; A[14]      ; 7.271 ; 7.271 ; Fall       ; A[14]           ;
;  HEX3[3]       ; A[14]      ; 7.428 ; 7.428 ; Fall       ; A[14]           ;
;  HEX3[4]       ; A[14]      ; 7.241 ; 7.241 ; Fall       ; A[14]           ;
;  HEX3[5]       ; A[14]      ; 6.878 ; 6.878 ; Fall       ; A[14]           ;
;  HEX3[6]       ; A[14]      ; 7.155 ; 7.155 ; Fall       ; A[14]           ;
; LEDG[*]        ; A[14]      ; 5.574 ; 5.574 ; Fall       ; A[14]           ;
;  LEDG[2]       ; A[14]      ; 5.442 ; 5.442 ; Fall       ; A[14]           ;
;  LEDG[3]       ; A[14]      ; 5.533 ; 5.533 ; Fall       ; A[14]           ;
;  LEDG[4]       ; A[14]      ; 5.562 ; 5.562 ; Fall       ; A[14]           ;
;  LEDG[5]       ; A[14]      ; 5.574 ; 5.574 ; Fall       ; A[14]           ;
; SRAM_ADDR[*]   ; A[14]      ; 8.146 ; 8.146 ; Fall       ; A[14]           ;
;  SRAM_ADDR[14] ; A[14]      ; 7.305 ; 7.305 ; Fall       ; A[14]           ;
;  SRAM_ADDR[15] ; A[14]      ; 8.084 ; 8.084 ; Fall       ; A[14]           ;
;  SRAM_ADDR[16] ; A[14]      ; 7.045 ; 7.045 ; Fall       ; A[14]           ;
;  SRAM_ADDR[17] ; A[14]      ; 8.146 ; 8.146 ; Fall       ; A[14]           ;
; SRAM_CE_N      ; A[14]      ; 6.540 ; 6.540 ; Fall       ; A[14]           ;
; SRAM_DQ[*]     ; A[14]      ; 7.558 ; 7.558 ; Fall       ; A[14]           ;
;  SRAM_DQ[0]    ; A[14]      ; 6.121 ; 6.121 ; Fall       ; A[14]           ;
;  SRAM_DQ[1]    ; A[14]      ; 6.115 ; 6.115 ; Fall       ; A[14]           ;
;  SRAM_DQ[2]    ; A[14]      ; 7.558 ; 7.558 ; Fall       ; A[14]           ;
;  SRAM_DQ[3]    ; A[14]      ; 6.131 ; 6.131 ; Fall       ; A[14]           ;
;  SRAM_DQ[4]    ; A[14]      ; 5.916 ; 5.916 ; Fall       ; A[14]           ;
;  SRAM_DQ[5]    ; A[14]      ; 5.920 ; 5.920 ; Fall       ; A[14]           ;
;  SRAM_DQ[6]    ; A[14]      ; 6.004 ; 6.004 ; Fall       ; A[14]           ;
;  SRAM_DQ[7]    ; A[14]      ; 6.038 ; 6.038 ; Fall       ; A[14]           ;
;  SRAM_DQ[8]    ; A[14]      ; 6.070 ; 6.070 ; Fall       ; A[14]           ;
;  SRAM_DQ[9]    ; A[14]      ; 6.185 ; 6.185 ; Fall       ; A[14]           ;
;  SRAM_DQ[10]   ; A[14]      ; 6.884 ; 6.884 ; Fall       ; A[14]           ;
;  SRAM_DQ[11]   ; A[14]      ; 6.067 ; 6.067 ; Fall       ; A[14]           ;
;  SRAM_DQ[12]   ; A[14]      ; 6.082 ; 6.082 ; Fall       ; A[14]           ;
;  SRAM_DQ[13]   ; A[14]      ; 6.186 ; 6.186 ; Fall       ; A[14]           ;
;  SRAM_DQ[14]   ; A[14]      ; 6.248 ; 6.248 ; Fall       ; A[14]           ;
;  SRAM_DQ[15]   ; A[14]      ; 6.226 ; 6.226 ; Fall       ; A[14]           ;
; SRAM_LB_N      ; A[14]      ; 5.915 ; 5.915 ; Fall       ; A[14]           ;
; SRAM_UB_N      ; A[14]      ; 5.903 ; 5.903 ; Fall       ; A[14]           ;
; BUSDIR_n       ; A[2]       ; 4.132 ; 4.132 ; Rise       ; A[2]            ;
; D[*]           ; A[2]       ; 6.422 ; 6.422 ; Rise       ; A[2]            ;
;  D[0]          ; A[2]       ; 6.088 ; 6.088 ; Rise       ; A[2]            ;
;  D[1]          ; A[2]       ; 6.422 ; 6.422 ; Rise       ; A[2]            ;
;  D[2]          ; A[2]       ; 6.188 ; 6.188 ; Rise       ; A[2]            ;
;  D[3]          ; A[2]       ; 6.292 ; 6.292 ; Rise       ; A[2]            ;
;  D[4]          ; A[2]       ; 6.298 ; 6.298 ; Rise       ; A[2]            ;
;  D[5]          ; A[2]       ; 5.327 ; 5.327 ; Rise       ; A[2]            ;
;  D[6]          ; A[2]       ; 5.429 ; 5.429 ; Rise       ; A[2]            ;
;  D[7]          ; A[2]       ; 5.539 ; 5.539 ; Rise       ; A[2]            ;
; LEDG[*]        ; A[2]       ; 4.368 ; 4.368 ; Rise       ; A[2]            ;
;  LEDG[2]       ; A[2]       ; 4.368 ; 4.368 ; Rise       ; A[2]            ;
;  LEDG[3]       ; A[2]       ; 4.248 ; 4.248 ; Rise       ; A[2]            ;
;  LEDG[4]       ; A[2]       ; 4.277 ; 4.277 ; Rise       ; A[2]            ;
;  LEDG[5]       ; A[2]       ; 4.288 ; 4.288 ; Rise       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]       ; 5.690 ; 5.690 ; Rise       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]       ; 5.690 ; 5.690 ; Rise       ; A[2]            ;
; SRAM_CE_N      ; A[2]       ; 5.466 ; 5.466 ; Rise       ; A[2]            ;
; U1OE_n         ; A[2]       ; 4.226 ; 4.226 ; Rise       ; A[2]            ;
; BUSDIR_n       ; A[2]       ; 4.132 ; 4.132 ; Fall       ; A[2]            ;
; D[*]           ; A[2]       ; 8.081 ; 8.081 ; Fall       ; A[2]            ;
;  D[0]          ; A[2]       ; 7.718 ; 7.718 ; Fall       ; A[2]            ;
;  D[1]          ; A[2]       ; 8.081 ; 8.081 ; Fall       ; A[2]            ;
;  D[2]          ; A[2]       ; 7.860 ; 7.860 ; Fall       ; A[2]            ;
;  D[3]          ; A[2]       ; 7.909 ; 7.909 ; Fall       ; A[2]            ;
;  D[4]          ; A[2]       ; 7.866 ; 7.866 ; Fall       ; A[2]            ;
;  D[5]          ; A[2]       ; 7.880 ; 7.880 ; Fall       ; A[2]            ;
;  D[6]          ; A[2]       ; 7.844 ; 7.844 ; Fall       ; A[2]            ;
;  D[7]          ; A[2]       ; 7.764 ; 7.764 ; Fall       ; A[2]            ;
; HEX2[*]        ; A[2]       ; 8.080 ; 8.080 ; Fall       ; A[2]            ;
;  HEX2[0]       ; A[2]       ; 7.999 ; 7.999 ; Fall       ; A[2]            ;
;  HEX2[1]       ; A[2]       ; 7.923 ; 7.923 ; Fall       ; A[2]            ;
;  HEX2[2]       ; A[2]       ; 7.966 ; 7.966 ; Fall       ; A[2]            ;
;  HEX2[3]       ; A[2]       ; 7.964 ; 7.964 ; Fall       ; A[2]            ;
;  HEX2[4]       ; A[2]       ; 8.019 ; 8.019 ; Fall       ; A[2]            ;
;  HEX2[5]       ; A[2]       ; 8.059 ; 8.059 ; Fall       ; A[2]            ;
;  HEX2[6]       ; A[2]       ; 8.080 ; 8.080 ; Fall       ; A[2]            ;
; HEX3[*]        ; A[2]       ; 7.865 ; 7.865 ; Fall       ; A[2]            ;
;  HEX3[0]       ; A[2]       ; 7.668 ; 7.668 ; Fall       ; A[2]            ;
;  HEX3[1]       ; A[2]       ; 7.717 ; 7.717 ; Fall       ; A[2]            ;
;  HEX3[2]       ; A[2]       ; 7.698 ; 7.698 ; Fall       ; A[2]            ;
;  HEX3[3]       ; A[2]       ; 7.865 ; 7.865 ; Fall       ; A[2]            ;
;  HEX3[4]       ; A[2]       ; 7.672 ; 7.672 ; Fall       ; A[2]            ;
;  HEX3[5]       ; A[2]       ; 7.306 ; 7.306 ; Fall       ; A[2]            ;
;  HEX3[6]       ; A[2]       ; 7.592 ; 7.592 ; Fall       ; A[2]            ;
; LEDG[*]        ; A[2]       ; 5.587 ; 5.587 ; Fall       ; A[2]            ;
;  LEDG[2]       ; A[2]       ; 5.455 ; 5.455 ; Fall       ; A[2]            ;
;  LEDG[3]       ; A[2]       ; 5.546 ; 5.546 ; Fall       ; A[2]            ;
;  LEDG[4]       ; A[2]       ; 5.575 ; 5.575 ; Fall       ; A[2]            ;
;  LEDG[5]       ; A[2]       ; 5.587 ; 5.587 ; Fall       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]       ; 8.103 ; 8.103 ; Fall       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]       ; 5.690 ; 5.690 ; Fall       ; A[2]            ;
;  SRAM_ADDR[14] ; A[2]       ; 6.772 ; 6.772 ; Fall       ; A[2]            ;
;  SRAM_ADDR[15] ; A[2]       ; 7.629 ; 7.629 ; Fall       ; A[2]            ;
;  SRAM_ADDR[16] ; A[2]       ; 7.084 ; 7.084 ; Fall       ; A[2]            ;
;  SRAM_ADDR[17] ; A[2]       ; 8.103 ; 8.103 ; Fall       ; A[2]            ;
; SRAM_CE_N      ; A[2]       ; 6.553 ; 6.553 ; Fall       ; A[2]            ;
; SRAM_LB_N      ; A[2]       ; 7.243 ; 7.243 ; Fall       ; A[2]            ;
; SRAM_UB_N      ; A[2]       ; 7.231 ; 7.231 ; Fall       ; A[2]            ;
; U1OE_n         ; A[2]       ; 4.226 ; 4.226 ; Fall       ; A[2]            ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; D[*]           ; A[14]      ; 3.901 ; 3.901 ; Rise       ; A[14]           ;
;  D[0]          ; A[14]      ; 4.028 ; 4.028 ; Rise       ; A[14]           ;
;  D[1]          ; A[14]      ; 4.100 ; 4.100 ; Rise       ; A[14]           ;
;  D[2]          ; A[14]      ; 4.206 ; 4.206 ; Rise       ; A[14]           ;
;  D[3]          ; A[14]      ; 3.983 ; 3.983 ; Rise       ; A[14]           ;
;  D[4]          ; A[14]      ; 4.160 ; 4.160 ; Rise       ; A[14]           ;
;  D[5]          ; A[14]      ; 3.921 ; 3.921 ; Rise       ; A[14]           ;
;  D[6]          ; A[14]      ; 3.901 ; 3.901 ; Rise       ; A[14]           ;
;  D[7]          ; A[14]      ; 4.088 ; 4.088 ; Rise       ; A[14]           ;
; HEX2[*]        ; A[14]      ; 4.875 ; 4.875 ; Rise       ; A[14]           ;
;  HEX2[0]       ; A[14]      ; 4.943 ; 4.943 ; Rise       ; A[14]           ;
;  HEX2[1]       ; A[14]      ; 4.875 ; 4.875 ; Rise       ; A[14]           ;
;  HEX2[2]       ; A[14]      ; 4.917 ; 4.917 ; Rise       ; A[14]           ;
;  HEX2[3]       ; A[14]      ; 4.915 ; 4.915 ; Rise       ; A[14]           ;
;  HEX2[4]       ; A[14]      ; 4.971 ; 4.971 ; Rise       ; A[14]           ;
;  HEX2[5]       ; A[14]      ; 5.005 ; 5.005 ; Rise       ; A[14]           ;
;  HEX2[6]       ; A[14]      ; 5.031 ; 5.031 ; Rise       ; A[14]           ;
; HEX3[*]        ; A[14]      ; 4.563 ; 4.563 ; Rise       ; A[14]           ;
;  HEX3[0]       ; A[14]      ; 4.927 ; 4.927 ; Rise       ; A[14]           ;
;  HEX3[1]       ; A[14]      ; 4.961 ; 4.961 ; Rise       ; A[14]           ;
;  HEX3[2]       ; A[14]      ; 4.951 ; 4.951 ; Rise       ; A[14]           ;
;  HEX3[3]       ; A[14]      ; 5.113 ; 5.113 ; Rise       ; A[14]           ;
;  HEX3[4]       ; A[14]      ; 4.926 ; 4.926 ; Rise       ; A[14]           ;
;  HEX3[5]       ; A[14]      ; 4.563 ; 4.563 ; Rise       ; A[14]           ;
;  HEX3[6]       ; A[14]      ; 4.839 ; 4.839 ; Rise       ; A[14]           ;
; LEDG[*]        ; A[14]      ; 3.809 ; 3.809 ; Rise       ; A[14]           ;
;  LEDG[2]       ; A[14]      ; 3.929 ; 3.929 ; Rise       ; A[14]           ;
;  LEDG[3]       ; A[14]      ; 3.809 ; 3.809 ; Rise       ; A[14]           ;
;  LEDG[4]       ; A[14]      ; 3.838 ; 3.838 ; Rise       ; A[14]           ;
;  LEDG[5]       ; A[14]      ; 3.849 ; 3.849 ; Rise       ; A[14]           ;
; SRAM_ADDR[*]   ; A[14]      ; 5.069 ; 5.069 ; Rise       ; A[14]           ;
;  SRAM_ADDR[14] ; A[14]      ; 5.069 ; 5.069 ; Rise       ; A[14]           ;
;  SRAM_ADDR[15] ; A[14]      ; 5.926 ; 5.926 ; Rise       ; A[14]           ;
;  SRAM_ADDR[16] ; A[14]      ; 5.217 ; 5.217 ; Rise       ; A[14]           ;
;  SRAM_ADDR[17] ; A[14]      ; 6.342 ; 6.342 ; Rise       ; A[14]           ;
; SRAM_CE_N      ; A[14]      ; 5.027 ; 5.027 ; Rise       ; A[14]           ;
; SRAM_DQ[*]     ; A[14]      ; 4.883 ; 4.883 ; Rise       ; A[14]           ;
;  SRAM_DQ[0]    ; A[14]      ; 5.088 ; 5.088 ; Rise       ; A[14]           ;
;  SRAM_DQ[1]    ; A[14]      ; 5.082 ; 5.082 ; Rise       ; A[14]           ;
;  SRAM_DQ[2]    ; A[14]      ; 6.525 ; 6.525 ; Rise       ; A[14]           ;
;  SRAM_DQ[3]    ; A[14]      ; 5.098 ; 5.098 ; Rise       ; A[14]           ;
;  SRAM_DQ[4]    ; A[14]      ; 4.883 ; 4.883 ; Rise       ; A[14]           ;
;  SRAM_DQ[5]    ; A[14]      ; 4.887 ; 4.887 ; Rise       ; A[14]           ;
;  SRAM_DQ[6]    ; A[14]      ; 4.971 ; 4.971 ; Rise       ; A[14]           ;
;  SRAM_DQ[7]    ; A[14]      ; 5.005 ; 5.005 ; Rise       ; A[14]           ;
;  SRAM_DQ[8]    ; A[14]      ; 5.759 ; 5.759 ; Rise       ; A[14]           ;
;  SRAM_DQ[9]    ; A[14]      ; 5.874 ; 5.874 ; Rise       ; A[14]           ;
;  SRAM_DQ[10]   ; A[14]      ; 6.573 ; 6.573 ; Rise       ; A[14]           ;
;  SRAM_DQ[11]   ; A[14]      ; 5.756 ; 5.756 ; Rise       ; A[14]           ;
;  SRAM_DQ[12]   ; A[14]      ; 5.771 ; 5.771 ; Rise       ; A[14]           ;
;  SRAM_DQ[13]   ; A[14]      ; 5.875 ; 5.875 ; Rise       ; A[14]           ;
;  SRAM_DQ[14]   ; A[14]      ; 5.937 ; 5.937 ; Rise       ; A[14]           ;
;  SRAM_DQ[15]   ; A[14]      ; 5.915 ; 5.915 ; Rise       ; A[14]           ;
; SRAM_LB_N      ; A[14]      ; 4.821 ; 4.821 ; Rise       ; A[14]           ;
; SRAM_UB_N      ; A[14]      ; 4.809 ; 4.809 ; Rise       ; A[14]           ;
; D[*]           ; A[14]      ; 3.901 ; 3.901 ; Fall       ; A[14]           ;
;  D[0]          ; A[14]      ; 4.028 ; 4.028 ; Fall       ; A[14]           ;
;  D[1]          ; A[14]      ; 4.100 ; 4.100 ; Fall       ; A[14]           ;
;  D[2]          ; A[14]      ; 4.206 ; 4.206 ; Fall       ; A[14]           ;
;  D[3]          ; A[14]      ; 3.983 ; 3.983 ; Fall       ; A[14]           ;
;  D[4]          ; A[14]      ; 4.160 ; 4.160 ; Fall       ; A[14]           ;
;  D[5]          ; A[14]      ; 3.921 ; 3.921 ; Fall       ; A[14]           ;
;  D[6]          ; A[14]      ; 3.901 ; 3.901 ; Fall       ; A[14]           ;
;  D[7]          ; A[14]      ; 4.088 ; 4.088 ; Fall       ; A[14]           ;
; HEX2[*]        ; A[14]      ; 4.875 ; 4.875 ; Fall       ; A[14]           ;
;  HEX2[0]       ; A[14]      ; 4.943 ; 4.943 ; Fall       ; A[14]           ;
;  HEX2[1]       ; A[14]      ; 4.875 ; 4.875 ; Fall       ; A[14]           ;
;  HEX2[2]       ; A[14]      ; 4.917 ; 4.917 ; Fall       ; A[14]           ;
;  HEX2[3]       ; A[14]      ; 4.915 ; 4.915 ; Fall       ; A[14]           ;
;  HEX2[4]       ; A[14]      ; 4.971 ; 4.971 ; Fall       ; A[14]           ;
;  HEX2[5]       ; A[14]      ; 5.005 ; 5.005 ; Fall       ; A[14]           ;
;  HEX2[6]       ; A[14]      ; 5.031 ; 5.031 ; Fall       ; A[14]           ;
; HEX3[*]        ; A[14]      ; 4.563 ; 4.563 ; Fall       ; A[14]           ;
;  HEX3[0]       ; A[14]      ; 4.927 ; 4.927 ; Fall       ; A[14]           ;
;  HEX3[1]       ; A[14]      ; 4.961 ; 4.961 ; Fall       ; A[14]           ;
;  HEX3[2]       ; A[14]      ; 4.951 ; 4.951 ; Fall       ; A[14]           ;
;  HEX3[3]       ; A[14]      ; 5.113 ; 5.113 ; Fall       ; A[14]           ;
;  HEX3[4]       ; A[14]      ; 4.926 ; 4.926 ; Fall       ; A[14]           ;
;  HEX3[5]       ; A[14]      ; 4.563 ; 4.563 ; Fall       ; A[14]           ;
;  HEX3[6]       ; A[14]      ; 4.839 ; 4.839 ; Fall       ; A[14]           ;
; LEDG[*]        ; A[14]      ; 3.809 ; 3.809 ; Fall       ; A[14]           ;
;  LEDG[2]       ; A[14]      ; 3.929 ; 3.929 ; Fall       ; A[14]           ;
;  LEDG[3]       ; A[14]      ; 3.809 ; 3.809 ; Fall       ; A[14]           ;
;  LEDG[4]       ; A[14]      ; 3.838 ; 3.838 ; Fall       ; A[14]           ;
;  LEDG[5]       ; A[14]      ; 3.849 ; 3.849 ; Fall       ; A[14]           ;
; SRAM_ADDR[*]   ; A[14]      ; 5.069 ; 5.069 ; Fall       ; A[14]           ;
;  SRAM_ADDR[14] ; A[14]      ; 5.069 ; 5.069 ; Fall       ; A[14]           ;
;  SRAM_ADDR[15] ; A[14]      ; 5.926 ; 5.926 ; Fall       ; A[14]           ;
;  SRAM_ADDR[16] ; A[14]      ; 5.217 ; 5.217 ; Fall       ; A[14]           ;
;  SRAM_ADDR[17] ; A[14]      ; 6.342 ; 6.342 ; Fall       ; A[14]           ;
; SRAM_CE_N      ; A[14]      ; 5.027 ; 5.027 ; Fall       ; A[14]           ;
; SRAM_DQ[*]     ; A[14]      ; 4.973 ; 4.973 ; Fall       ; A[14]           ;
;  SRAM_DQ[0]    ; A[14]      ; 5.871 ; 5.871 ; Fall       ; A[14]           ;
;  SRAM_DQ[1]    ; A[14]      ; 5.865 ; 5.865 ; Fall       ; A[14]           ;
;  SRAM_DQ[2]    ; A[14]      ; 7.308 ; 7.308 ; Fall       ; A[14]           ;
;  SRAM_DQ[3]    ; A[14]      ; 5.881 ; 5.881 ; Fall       ; A[14]           ;
;  SRAM_DQ[4]    ; A[14]      ; 5.666 ; 5.666 ; Fall       ; A[14]           ;
;  SRAM_DQ[5]    ; A[14]      ; 5.670 ; 5.670 ; Fall       ; A[14]           ;
;  SRAM_DQ[6]    ; A[14]      ; 5.754 ; 5.754 ; Fall       ; A[14]           ;
;  SRAM_DQ[7]    ; A[14]      ; 5.788 ; 5.788 ; Fall       ; A[14]           ;
;  SRAM_DQ[8]    ; A[14]      ; 4.976 ; 4.976 ; Fall       ; A[14]           ;
;  SRAM_DQ[9]    ; A[14]      ; 5.091 ; 5.091 ; Fall       ; A[14]           ;
;  SRAM_DQ[10]   ; A[14]      ; 5.790 ; 5.790 ; Fall       ; A[14]           ;
;  SRAM_DQ[11]   ; A[14]      ; 4.973 ; 4.973 ; Fall       ; A[14]           ;
;  SRAM_DQ[12]   ; A[14]      ; 4.988 ; 4.988 ; Fall       ; A[14]           ;
;  SRAM_DQ[13]   ; A[14]      ; 5.092 ; 5.092 ; Fall       ; A[14]           ;
;  SRAM_DQ[14]   ; A[14]      ; 5.154 ; 5.154 ; Fall       ; A[14]           ;
;  SRAM_DQ[15]   ; A[14]      ; 5.132 ; 5.132 ; Fall       ; A[14]           ;
; SRAM_LB_N      ; A[14]      ; 4.821 ; 4.821 ; Fall       ; A[14]           ;
; SRAM_UB_N      ; A[14]      ; 4.809 ; 4.809 ; Fall       ; A[14]           ;
; BUSDIR_n       ; A[2]       ; 4.132 ; 4.132 ; Rise       ; A[2]            ;
; D[*]           ; A[2]       ; 3.892 ; 3.892 ; Rise       ; A[2]            ;
;  D[0]          ; A[2]       ; 3.897 ; 3.897 ; Rise       ; A[2]            ;
;  D[1]          ; A[2]       ; 4.437 ; 4.437 ; Rise       ; A[2]            ;
;  D[2]          ; A[2]       ; 3.892 ; 3.892 ; Rise       ; A[2]            ;
;  D[3]          ; A[2]       ; 4.269 ; 4.269 ; Rise       ; A[2]            ;
;  D[4]          ; A[2]       ; 3.917 ; 3.917 ; Rise       ; A[2]            ;
;  D[5]          ; A[2]       ; 4.360 ; 4.360 ; Rise       ; A[2]            ;
;  D[6]          ; A[2]       ; 4.340 ; 4.340 ; Rise       ; A[2]            ;
;  D[7]          ; A[2]       ; 4.527 ; 4.527 ; Rise       ; A[2]            ;
; LEDG[*]        ; A[2]       ; 4.248 ; 4.248 ; Rise       ; A[2]            ;
;  LEDG[2]       ; A[2]       ; 4.368 ; 4.368 ; Rise       ; A[2]            ;
;  LEDG[3]       ; A[2]       ; 4.248 ; 4.248 ; Rise       ; A[2]            ;
;  LEDG[4]       ; A[2]       ; 4.277 ; 4.277 ; Rise       ; A[2]            ;
;  LEDG[5]       ; A[2]       ; 4.288 ; 4.288 ; Rise       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]       ; 5.690 ; 5.690 ; Rise       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]       ; 5.690 ; 5.690 ; Rise       ; A[2]            ;
; SRAM_CE_N      ; A[2]       ; 5.466 ; 5.466 ; Rise       ; A[2]            ;
; U1OE_n         ; A[2]       ; 4.043 ; 4.043 ; Rise       ; A[2]            ;
; BUSDIR_n       ; A[2]       ; 4.132 ; 4.132 ; Fall       ; A[2]            ;
; D[*]           ; A[2]       ; 3.892 ; 3.892 ; Fall       ; A[2]            ;
;  D[0]          ; A[2]       ; 3.897 ; 3.897 ; Fall       ; A[2]            ;
;  D[1]          ; A[2]       ; 4.437 ; 4.437 ; Fall       ; A[2]            ;
;  D[2]          ; A[2]       ; 3.892 ; 3.892 ; Fall       ; A[2]            ;
;  D[3]          ; A[2]       ; 4.269 ; 4.269 ; Fall       ; A[2]            ;
;  D[4]          ; A[2]       ; 3.917 ; 3.917 ; Fall       ; A[2]            ;
;  D[5]          ; A[2]       ; 4.360 ; 4.360 ; Fall       ; A[2]            ;
;  D[6]          ; A[2]       ; 4.340 ; 4.340 ; Fall       ; A[2]            ;
;  D[7]          ; A[2]       ; 4.527 ; 4.527 ; Fall       ; A[2]            ;
; HEX2[*]        ; A[2]       ; 6.229 ; 6.229 ; Fall       ; A[2]            ;
;  HEX2[0]       ; A[2]       ; 6.297 ; 6.297 ; Fall       ; A[2]            ;
;  HEX2[1]       ; A[2]       ; 6.229 ; 6.229 ; Fall       ; A[2]            ;
;  HEX2[2]       ; A[2]       ; 6.271 ; 6.271 ; Fall       ; A[2]            ;
;  HEX2[3]       ; A[2]       ; 6.269 ; 6.269 ; Fall       ; A[2]            ;
;  HEX2[4]       ; A[2]       ; 6.325 ; 6.325 ; Fall       ; A[2]            ;
;  HEX2[5]       ; A[2]       ; 6.359 ; 6.359 ; Fall       ; A[2]            ;
;  HEX2[6]       ; A[2]       ; 6.385 ; 6.385 ; Fall       ; A[2]            ;
; HEX3[*]        ; A[2]       ; 5.597 ; 5.597 ; Fall       ; A[2]            ;
;  HEX3[0]       ; A[2]       ; 5.961 ; 5.961 ; Fall       ; A[2]            ;
;  HEX3[1]       ; A[2]       ; 5.995 ; 5.995 ; Fall       ; A[2]            ;
;  HEX3[2]       ; A[2]       ; 5.985 ; 5.985 ; Fall       ; A[2]            ;
;  HEX3[3]       ; A[2]       ; 6.147 ; 6.147 ; Fall       ; A[2]            ;
;  HEX3[4]       ; A[2]       ; 5.960 ; 5.960 ; Fall       ; A[2]            ;
;  HEX3[5]       ; A[2]       ; 5.597 ; 5.597 ; Fall       ; A[2]            ;
;  HEX3[6]       ; A[2]       ; 5.873 ; 5.873 ; Fall       ; A[2]            ;
; LEDG[*]        ; A[2]       ; 4.248 ; 4.248 ; Fall       ; A[2]            ;
;  LEDG[2]       ; A[2]       ; 4.368 ; 4.368 ; Fall       ; A[2]            ;
;  LEDG[3]       ; A[2]       ; 4.248 ; 4.248 ; Fall       ; A[2]            ;
;  LEDG[4]       ; A[2]       ; 4.277 ; 4.277 ; Fall       ; A[2]            ;
;  LEDG[5]       ; A[2]       ; 4.288 ; 4.288 ; Fall       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]       ; 5.690 ; 5.690 ; Fall       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]       ; 5.690 ; 5.690 ; Fall       ; A[2]            ;
;  SRAM_ADDR[14] ; A[2]       ; 6.423 ; 6.423 ; Fall       ; A[2]            ;
;  SRAM_ADDR[15] ; A[2]       ; 7.032 ; 7.032 ; Fall       ; A[2]            ;
;  SRAM_ADDR[16] ; A[2]       ; 6.251 ; 6.251 ; Fall       ; A[2]            ;
;  SRAM_ADDR[17] ; A[2]       ; 7.413 ; 7.413 ; Fall       ; A[2]            ;
; SRAM_CE_N      ; A[2]       ; 5.466 ; 5.466 ; Fall       ; A[2]            ;
; SRAM_LB_N      ; A[2]       ; 6.569 ; 6.569 ; Fall       ; A[2]            ;
; SRAM_UB_N      ; A[2]       ; 6.557 ; 6.557 ; Fall       ; A[2]            ;
; U1OE_n         ; A[2]       ; 4.043 ; 4.043 ; Fall       ; A[2]            ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+------------+---------------+--------+--------+--------+--------+
; Input Port ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+------------+---------------+--------+--------+--------+--------+
; A[0]       ; D[0]          ; 8.111  ; 8.416  ; 8.416  ; 8.111  ;
; A[0]       ; D[1]          ; 8.750  ; 8.716  ; 8.716  ; 8.750  ;
; A[0]       ; D[2]          ; 8.226  ; 8.516  ; 8.516  ; 8.226  ;
; A[0]       ; D[3]          ; 8.620  ; 7.890  ; 7.890  ; 8.620  ;
; A[0]       ; D[4]          ; 8.239  ; 8.626  ; 8.626  ; 8.239  ;
; A[0]       ; D[5]          ; 7.734  ; 7.734  ; 7.734  ; 7.734  ;
; A[0]       ; D[6]          ; 7.818  ; 7.818  ; 7.818  ; 7.818  ;
; A[0]       ; D[7]          ; 7.867  ; 7.867  ; 7.867  ; 7.867  ;
; A[0]       ; LEDG[2]       ; 6.696  ;        ;        ; 6.696  ;
; A[0]       ; LEDG[3]       ; 6.576  ;        ;        ; 6.576  ;
; A[0]       ; LEDG[4]       ; 6.605  ;        ;        ; 6.605  ;
; A[0]       ; LEDG[5]       ; 6.616  ;        ;        ; 6.616  ;
; A[0]       ; SRAM_ADDR[0]  ; 5.846  ;        ;        ; 5.846  ;
; A[0]       ; SRAM_CE_N     ; 7.794  ;        ;        ; 7.794  ;
; A[1]       ; D[0]          ; 7.922  ; 8.227  ; 8.227  ; 7.922  ;
; A[1]       ; D[1]          ; 8.561  ; 8.527  ; 8.527  ; 8.561  ;
; A[1]       ; D[2]          ; 8.037  ; 8.327  ; 8.327  ; 8.037  ;
; A[1]       ; D[3]          ; 8.431  ; 7.701  ; 7.701  ; 8.431  ;
; A[1]       ; D[4]          ; 8.050  ; 8.437  ; 8.437  ; 8.050  ;
; A[1]       ; D[5]          ; 7.545  ; 7.545  ; 7.545  ; 7.545  ;
; A[1]       ; D[6]          ; 7.629  ; 7.629  ; 7.629  ; 7.629  ;
; A[1]       ; D[7]          ; 7.678  ; 7.678  ; 7.678  ; 7.678  ;
; A[1]       ; LEDG[2]       ; 6.507  ;        ;        ; 6.507  ;
; A[1]       ; LEDG[3]       ; 6.387  ;        ;        ; 6.387  ;
; A[1]       ; LEDG[4]       ; 6.416  ;        ;        ; 6.416  ;
; A[1]       ; LEDG[5]       ; 6.427  ;        ;        ; 6.427  ;
; A[1]       ; SRAM_ADDR[1]  ; 5.841  ;        ;        ; 5.841  ;
; A[1]       ; SRAM_CE_N     ; 7.605  ;        ;        ; 7.605  ;
; A[3]       ; BUSDIR_n      ;        ; 6.934  ; 6.934  ;        ;
; A[3]       ; D[0]          ; 8.585  ; 8.890  ; 8.890  ; 8.585  ;
; A[3]       ; D[1]          ; 9.224  ; 9.190  ; 9.190  ; 9.224  ;
; A[3]       ; D[2]          ; 8.700  ; 8.990  ; 8.990  ; 8.700  ;
; A[3]       ; D[3]          ; 9.094  ; 8.364  ; 8.364  ; 9.094  ;
; A[3]       ; D[4]          ; 8.713  ; 9.100  ; 9.100  ; 8.713  ;
; A[3]       ; D[5]          ; 8.208  ; 8.208  ; 8.208  ; 8.208  ;
; A[3]       ; D[6]          ; 8.292  ; 8.292  ; 8.292  ; 8.292  ;
; A[3]       ; D[7]          ; 8.341  ; 8.341  ; 8.341  ; 8.341  ;
; A[3]       ; LEDG[2]       ; 7.170  ;        ;        ; 7.170  ;
; A[3]       ; LEDG[3]       ; 7.050  ;        ;        ; 7.050  ;
; A[3]       ; LEDG[4]       ; 7.079  ;        ;        ; 7.079  ;
; A[3]       ; LEDG[5]       ; 7.090  ;        ;        ; 7.090  ;
; A[3]       ; SRAM_ADDR[3]  ; 5.650  ;        ;        ; 5.650  ;
; A[3]       ; SRAM_CE_N     ; 8.268  ;        ;        ; 8.268  ;
; A[3]       ; U1OE_n        ;        ; 7.028  ; 7.028  ;        ;
; A[4]       ; BUSDIR_n      ;        ; 6.914  ; 6.914  ;        ;
; A[4]       ; D[0]          ; 8.565  ; 8.870  ; 8.870  ; 8.565  ;
; A[4]       ; D[1]          ; 9.204  ; 9.170  ; 9.170  ; 9.204  ;
; A[4]       ; D[2]          ; 8.680  ; 8.970  ; 8.970  ; 8.680  ;
; A[4]       ; D[3]          ; 9.074  ; 8.344  ; 8.344  ; 9.074  ;
; A[4]       ; D[4]          ; 8.693  ; 9.080  ; 9.080  ; 8.693  ;
; A[4]       ; D[5]          ; 8.188  ; 8.188  ; 8.188  ; 8.188  ;
; A[4]       ; D[6]          ; 8.272  ; 8.272  ; 8.272  ; 8.272  ;
; A[4]       ; D[7]          ; 8.321  ; 8.321  ; 8.321  ; 8.321  ;
; A[4]       ; HEX0[0]       ; 6.322  ; 6.322  ; 6.322  ; 6.322  ;
; A[4]       ; HEX0[1]       ; 6.328  ; 6.328  ; 6.328  ; 6.328  ;
; A[4]       ; HEX0[2]       ;        ; 6.143  ; 6.143  ;        ;
; A[4]       ; HEX0[3]       ; 6.409  ; 6.409  ; 6.409  ; 6.409  ;
; A[4]       ; HEX0[4]       ; 6.415  ;        ;        ; 6.415  ;
; A[4]       ; HEX0[5]       ; 6.428  ;        ;        ; 6.428  ;
; A[4]       ; HEX0[6]       ; 6.390  ; 6.390  ; 6.390  ; 6.390  ;
; A[4]       ; LEDG[2]       ; 7.150  ;        ;        ; 7.150  ;
; A[4]       ; LEDG[3]       ; 7.030  ;        ;        ; 7.030  ;
; A[4]       ; LEDG[4]       ; 7.059  ;        ;        ; 7.059  ;
; A[4]       ; LEDG[5]       ; 7.070  ;        ;        ; 7.070  ;
; A[4]       ; SRAM_ADDR[4]  ; 5.557  ;        ;        ; 5.557  ;
; A[4]       ; SRAM_CE_N     ; 8.248  ;        ;        ; 8.248  ;
; A[4]       ; U1OE_n        ;        ; 7.008  ; 7.008  ;        ;
; A[5]       ; BUSDIR_n      ;        ; 7.232  ; 7.232  ;        ;
; A[5]       ; D[0]          ; 8.883  ; 9.188  ; 9.188  ; 8.883  ;
; A[5]       ; D[1]          ; 9.522  ; 9.488  ; 9.488  ; 9.522  ;
; A[5]       ; D[2]          ; 8.998  ; 9.288  ; 9.288  ; 8.998  ;
; A[5]       ; D[3]          ; 9.392  ; 8.662  ; 8.662  ; 9.392  ;
; A[5]       ; D[4]          ; 9.011  ; 9.398  ; 9.398  ; 9.011  ;
; A[5]       ; D[5]          ; 8.506  ; 8.506  ; 8.506  ; 8.506  ;
; A[5]       ; D[6]          ; 8.590  ; 8.590  ; 8.590  ; 8.590  ;
; A[5]       ; D[7]          ; 8.639  ; 8.639  ; 8.639  ; 8.639  ;
; A[5]       ; HEX0[0]       ; 6.384  ; 6.384  ; 6.384  ; 6.384  ;
; A[5]       ; HEX0[1]       ; 6.390  ; 6.390  ; 6.390  ; 6.390  ;
; A[5]       ; HEX0[2]       ; 6.213  ;        ;        ; 6.213  ;
; A[5]       ; HEX0[3]       ; 6.475  ; 6.475  ; 6.475  ; 6.475  ;
; A[5]       ; HEX0[4]       ;        ; 6.476  ; 6.476  ;        ;
; A[5]       ; HEX0[5]       ; 6.489  ; 6.489  ; 6.489  ; 6.489  ;
; A[5]       ; HEX0[6]       ; 6.454  ; 6.454  ; 6.454  ; 6.454  ;
; A[5]       ; LEDG[2]       ; 7.468  ;        ;        ; 7.468  ;
; A[5]       ; LEDG[3]       ; 7.348  ;        ;        ; 7.348  ;
; A[5]       ; LEDG[4]       ; 7.377  ;        ;        ; 7.377  ;
; A[5]       ; LEDG[5]       ; 7.388  ;        ;        ; 7.388  ;
; A[5]       ; SRAM_ADDR[5]  ; 5.427  ;        ;        ; 5.427  ;
; A[5]       ; SRAM_CE_N     ; 8.566  ;        ;        ; 8.566  ;
; A[5]       ; U1OE_n        ;        ; 7.326  ; 7.326  ;        ;
; A[6]       ; BUSDIR_n      ;        ; 6.164  ; 6.164  ;        ;
; A[6]       ; D[0]          ; 9.506  ; 9.811  ; 9.811  ; 9.506  ;
; A[6]       ; D[1]          ; 10.145 ; 10.111 ; 10.111 ; 10.145 ;
; A[6]       ; D[2]          ; 9.621  ; 9.911  ; 9.911  ; 9.621  ;
; A[6]       ; D[3]          ; 10.015 ; 9.285  ; 9.285  ; 10.015 ;
; A[6]       ; D[4]          ; 9.634  ; 10.021 ; 10.021 ; 9.634  ;
; A[6]       ; D[5]          ; 9.129  ; 9.129  ; 9.129  ; 9.129  ;
; A[6]       ; D[6]          ; 9.213  ; 9.213  ; 9.213  ; 9.213  ;
; A[6]       ; D[7]          ; 9.262  ; 9.262  ; 9.262  ; 9.262  ;
; A[6]       ; HEX0[0]       ; 6.416  ; 6.416  ; 6.416  ; 6.416  ;
; A[6]       ; HEX0[1]       ; 6.423  ;        ;        ; 6.423  ;
; A[6]       ; HEX0[2]       ; 6.250  ; 6.250  ; 6.250  ; 6.250  ;
; A[6]       ; HEX0[3]       ; 6.508  ; 6.508  ; 6.508  ; 6.508  ;
; A[6]       ; HEX0[4]       ; 6.511  ; 6.511  ; 6.511  ; 6.511  ;
; A[6]       ; HEX0[5]       ; 6.524  ; 6.524  ; 6.524  ; 6.524  ;
; A[6]       ; HEX0[6]       ; 6.487  ; 6.487  ; 6.487  ; 6.487  ;
; A[6]       ; LEDG[2]       ; 8.091  ;        ;        ; 8.091  ;
; A[6]       ; LEDG[3]       ; 7.971  ;        ;        ; 7.971  ;
; A[6]       ; LEDG[4]       ; 8.000  ;        ;        ; 8.000  ;
; A[6]       ; LEDG[5]       ; 8.011  ;        ;        ; 8.011  ;
; A[6]       ; SRAM_ADDR[6]  ; 5.567  ;        ;        ; 5.567  ;
; A[6]       ; SRAM_CE_N     ; 9.189  ;        ;        ; 9.189  ;
; A[6]       ; U1OE_n        ;        ; 6.846  ; 6.846  ;        ;
; A[7]       ; BUSDIR_n      ;        ; 5.919  ; 5.919  ;        ;
; A[7]       ; D[0]          ; 9.252  ; 9.557  ; 9.557  ; 9.252  ;
; A[7]       ; D[1]          ; 9.891  ; 9.857  ; 9.857  ; 9.891  ;
; A[7]       ; D[2]          ; 9.367  ; 9.657  ; 9.657  ; 9.367  ;
; A[7]       ; D[3]          ; 9.761  ; 9.031  ; 9.031  ; 9.761  ;
; A[7]       ; D[4]          ; 9.380  ; 9.767  ; 9.767  ; 9.380  ;
; A[7]       ; D[5]          ; 8.875  ; 8.875  ; 8.875  ; 8.875  ;
; A[7]       ; D[6]          ; 8.959  ; 8.959  ; 8.959  ; 8.959  ;
; A[7]       ; D[7]          ; 9.008  ; 9.008  ; 9.008  ; 9.008  ;
; A[7]       ; HEX0[0]       ; 6.288  ; 6.288  ; 6.288  ; 6.288  ;
; A[7]       ; HEX0[1]       ; 6.299  ; 6.299  ; 6.299  ; 6.299  ;
; A[7]       ; HEX0[2]       ; 6.127  ; 6.127  ; 6.127  ; 6.127  ;
; A[7]       ; HEX0[3]       ; 6.384  ; 6.384  ; 6.384  ; 6.384  ;
; A[7]       ; HEX0[4]       ;        ; 6.388  ; 6.388  ;        ;
; A[7]       ; HEX0[5]       ; 6.393  ; 6.393  ; 6.393  ; 6.393  ;
; A[7]       ; HEX0[6]       ; 6.364  ; 6.364  ; 6.364  ; 6.364  ;
; A[7]       ; LEDG[2]       ; 7.837  ;        ;        ; 7.837  ;
; A[7]       ; LEDG[3]       ; 7.717  ;        ;        ; 7.717  ;
; A[7]       ; LEDG[4]       ; 7.746  ;        ;        ; 7.746  ;
; A[7]       ; LEDG[5]       ; 7.757  ;        ;        ; 7.757  ;
; A[7]       ; SRAM_ADDR[7]  ; 5.677  ;        ;        ; 5.677  ;
; A[7]       ; SRAM_CE_N     ; 8.935  ;        ;        ; 8.935  ;
; A[7]       ; U1OE_n        ;        ; 6.529  ; 6.529  ;        ;
; A[8]       ; D[0]          ; 9.155  ; 9.460  ; 9.460  ; 9.155  ;
; A[8]       ; D[1]          ; 9.794  ; 9.760  ; 9.760  ; 9.794  ;
; A[8]       ; D[2]          ; 9.270  ; 9.560  ; 9.560  ; 9.270  ;
; A[8]       ; D[3]          ; 9.664  ; 8.934  ; 8.934  ; 9.664  ;
; A[8]       ; D[4]          ; 9.283  ; 9.670  ; 9.670  ; 9.283  ;
; A[8]       ; D[5]          ; 8.778  ; 8.778  ; 8.778  ; 8.778  ;
; A[8]       ; D[6]          ; 8.862  ; 8.862  ; 8.862  ; 8.862  ;
; A[8]       ; D[7]          ; 8.911  ; 8.911  ; 8.911  ; 8.911  ;
; A[8]       ; HEX1[0]       ; 5.893  ; 5.893  ; 5.893  ; 5.893  ;
; A[8]       ; HEX1[1]       ; 5.731  ; 5.731  ; 5.731  ; 5.731  ;
; A[8]       ; HEX1[2]       ;        ; 5.738  ; 5.738  ;        ;
; A[8]       ; HEX1[3]       ; 5.744  ; 5.744  ; 5.744  ; 5.744  ;
; A[8]       ; HEX1[4]       ; 5.753  ;        ;        ; 5.753  ;
; A[8]       ; HEX1[5]       ; 5.908  ;        ;        ; 5.908  ;
; A[8]       ; HEX1[6]       ; 5.842  ; 5.842  ; 5.842  ; 5.842  ;
; A[8]       ; LEDG[2]       ; 8.334  ;        ;        ; 8.334  ;
; A[8]       ; LEDG[3]       ; 8.214  ;        ;        ; 8.214  ;
; A[8]       ; LEDG[4]       ; 8.243  ;        ;        ; 8.243  ;
; A[8]       ; LEDG[5]       ; 8.254  ;        ;        ; 8.254  ;
; A[8]       ; SRAM_ADDR[8]  ; 5.528  ;        ;        ; 5.528  ;
; A[8]       ; SRAM_CE_N     ; 9.432  ;        ;        ; 9.432  ;
; A[9]       ; D[0]          ; 9.171  ; 9.476  ; 9.476  ; 9.171  ;
; A[9]       ; D[1]          ; 9.810  ; 9.776  ; 9.776  ; 9.810  ;
; A[9]       ; D[2]          ; 9.286  ; 9.576  ; 9.576  ; 9.286  ;
; A[9]       ; D[3]          ; 9.680  ; 8.950  ; 8.950  ; 9.680  ;
; A[9]       ; D[4]          ; 9.299  ; 9.686  ; 9.686  ; 9.299  ;
; A[9]       ; D[5]          ; 8.794  ; 8.794  ; 8.794  ; 8.794  ;
; A[9]       ; D[6]          ; 8.878  ; 8.878  ; 8.878  ; 8.878  ;
; A[9]       ; D[7]          ; 8.927  ; 8.927  ; 8.927  ; 8.927  ;
; A[9]       ; HEX1[0]       ; 5.888  ; 5.888  ; 5.888  ; 5.888  ;
; A[9]       ; HEX1[1]       ; 5.725  ; 5.725  ; 5.725  ; 5.725  ;
; A[9]       ; HEX1[2]       ; 5.729  ;        ;        ; 5.729  ;
; A[9]       ; HEX1[3]       ; 5.738  ; 5.738  ; 5.738  ; 5.738  ;
; A[9]       ; HEX1[4]       ;        ; 5.747  ; 5.747  ;        ;
; A[9]       ; HEX1[5]       ; 5.898  ; 5.898  ; 5.898  ; 5.898  ;
; A[9]       ; HEX1[6]       ; 5.838  ; 5.838  ; 5.838  ; 5.838  ;
; A[9]       ; LEDG[2]       ; 8.350  ;        ;        ; 8.350  ;
; A[9]       ; LEDG[3]       ; 8.230  ;        ;        ; 8.230  ;
; A[9]       ; LEDG[4]       ; 8.259  ;        ;        ; 8.259  ;
; A[9]       ; LEDG[5]       ; 8.270  ;        ;        ; 8.270  ;
; A[9]       ; SRAM_ADDR[9]  ; 5.531  ;        ;        ; 5.531  ;
; A[9]       ; SRAM_CE_N     ; 9.448  ;        ;        ; 9.448  ;
; A[10]      ; D[0]          ; 9.125  ; 9.430  ; 9.430  ; 9.125  ;
; A[10]      ; D[1]          ; 9.764  ; 9.730  ; 9.730  ; 9.764  ;
; A[10]      ; D[2]          ; 9.240  ; 9.530  ; 9.530  ; 9.240  ;
; A[10]      ; D[3]          ; 9.634  ; 8.904  ; 8.904  ; 9.634  ;
; A[10]      ; D[4]          ; 9.253  ; 9.640  ; 9.640  ; 9.253  ;
; A[10]      ; D[5]          ; 8.748  ; 8.748  ; 8.748  ; 8.748  ;
; A[10]      ; D[6]          ; 8.832  ; 8.832  ; 8.832  ; 8.832  ;
; A[10]      ; D[7]          ; 8.881  ; 8.881  ; 8.881  ; 8.881  ;
; A[10]      ; HEX1[0]       ; 5.867  ; 5.867  ; 5.867  ; 5.867  ;
; A[10]      ; HEX1[1]       ; 5.703  ;        ;        ; 5.703  ;
; A[10]      ; HEX1[2]       ; 5.699  ; 5.699  ; 5.699  ; 5.699  ;
; A[10]      ; HEX1[3]       ; 5.707  ; 5.707  ; 5.707  ; 5.707  ;
; A[10]      ; HEX1[4]       ; 5.721  ; 5.721  ; 5.721  ; 5.721  ;
; A[10]      ; HEX1[5]       ; 5.868  ; 5.868  ; 5.868  ; 5.868  ;
; A[10]      ; HEX1[6]       ; 5.817  ; 5.817  ; 5.817  ; 5.817  ;
; A[10]      ; LEDG[2]       ; 8.304  ;        ;        ; 8.304  ;
; A[10]      ; LEDG[3]       ; 8.184  ;        ;        ; 8.184  ;
; A[10]      ; LEDG[4]       ; 8.213  ;        ;        ; 8.213  ;
; A[10]      ; LEDG[5]       ; 8.224  ;        ;        ; 8.224  ;
; A[10]      ; SRAM_ADDR[10] ; 5.636  ;        ;        ; 5.636  ;
; A[10]      ; SRAM_CE_N     ; 9.402  ;        ;        ; 9.402  ;
; A[11]      ; D[0]          ; 9.314  ; 9.619  ; 9.619  ; 9.314  ;
; A[11]      ; D[1]          ; 9.953  ; 9.919  ; 9.919  ; 9.953  ;
; A[11]      ; D[2]          ; 9.429  ; 9.719  ; 9.719  ; 9.429  ;
; A[11]      ; D[3]          ; 9.823  ; 9.093  ; 9.093  ; 9.823  ;
; A[11]      ; D[4]          ; 9.442  ; 9.829  ; 9.829  ; 9.442  ;
; A[11]      ; D[5]          ; 8.937  ; 8.937  ; 8.937  ; 8.937  ;
; A[11]      ; D[6]          ; 9.021  ; 9.021  ; 9.021  ; 9.021  ;
; A[11]      ; D[7]          ; 9.070  ; 9.070  ; 9.070  ; 9.070  ;
; A[11]      ; HEX1[0]       ; 6.048  ; 6.048  ; 6.048  ; 6.048  ;
; A[11]      ; HEX1[1]       ; 5.884  ; 5.884  ; 5.884  ; 5.884  ;
; A[11]      ; HEX1[2]       ; 5.881  ; 5.881  ; 5.881  ; 5.881  ;
; A[11]      ; HEX1[3]       ; 5.887  ; 5.887  ; 5.887  ; 5.887  ;
; A[11]      ; HEX1[4]       ;        ; 5.900  ; 5.900  ;        ;
; A[11]      ; HEX1[5]       ; 6.044  ; 6.044  ; 6.044  ; 6.044  ;
; A[11]      ; HEX1[6]       ; 5.999  ; 5.999  ; 5.999  ; 5.999  ;
; A[11]      ; LEDG[2]       ; 8.493  ;        ;        ; 8.493  ;
; A[11]      ; LEDG[3]       ; 8.373  ;        ;        ; 8.373  ;
; A[11]      ; LEDG[4]       ; 8.402  ;        ;        ; 8.402  ;
; A[11]      ; LEDG[5]       ; 8.413  ;        ;        ; 8.413  ;
; A[11]      ; SRAM_ADDR[11] ; 5.636  ;        ;        ; 5.636  ;
; A[11]      ; SRAM_CE_N     ; 9.591  ;        ;        ; 9.591  ;
; A[12]      ; D[0]          ; 7.105  ; 7.410  ; 7.410  ; 7.105  ;
; A[12]      ; D[1]          ; 7.744  ; 7.710  ; 7.710  ; 7.744  ;
; A[12]      ; D[2]          ; 7.220  ; 7.510  ; 7.510  ; 7.220  ;
; A[12]      ; D[3]          ; 7.614  ; 6.884  ; 6.884  ; 7.614  ;
; A[12]      ; D[4]          ; 7.233  ; 7.620  ; 7.620  ; 7.233  ;
; A[12]      ; D[5]          ; 6.728  ; 6.728  ; 6.728  ; 6.728  ;
; A[12]      ; D[6]          ; 6.812  ; 6.812  ; 6.812  ; 6.812  ;
; A[12]      ; D[7]          ; 6.861  ; 6.861  ; 6.861  ; 6.861  ;
; A[12]      ; HEX2[0]       ; 5.701  ; 5.701  ; 5.701  ; 5.701  ;
; A[12]      ; HEX2[1]       ; 5.626  ; 5.626  ; 5.626  ; 5.626  ;
; A[12]      ; HEX2[2]       ;        ; 5.666  ; 5.666  ;        ;
; A[12]      ; HEX2[3]       ; 5.663  ; 5.663  ; 5.663  ; 5.663  ;
; A[12]      ; HEX2[4]       ; 5.716  ;        ;        ; 5.716  ;
; A[12]      ; HEX2[5]       ; 5.761  ;        ;        ; 5.761  ;
; A[12]      ; HEX2[6]       ; 5.776  ; 5.776  ; 5.776  ; 5.776  ;
; A[12]      ; LEDG[2]       ; 6.224  ;        ;        ; 6.224  ;
; A[12]      ; LEDG[3]       ; 6.104  ;        ;        ; 6.104  ;
; A[12]      ; LEDG[4]       ; 6.133  ;        ;        ; 6.133  ;
; A[12]      ; LEDG[5]       ; 6.144  ;        ;        ; 6.144  ;
; A[12]      ; SRAM_ADDR[12] ; 5.810  ;        ;        ; 5.810  ;
; A[12]      ; SRAM_CE_N     ; 7.322  ;        ;        ; 7.322  ;
; A[13]      ; D[0]          ; 7.075  ; 7.380  ; 7.380  ; 7.075  ;
; A[13]      ; D[1]          ; 7.714  ; 7.680  ; 7.680  ; 7.714  ;
; A[13]      ; D[2]          ; 7.190  ; 7.480  ; 7.480  ; 7.190  ;
; A[13]      ; D[3]          ; 7.584  ; 6.854  ; 6.854  ; 7.584  ;
; A[13]      ; D[4]          ; 7.203  ; 7.590  ; 7.590  ; 7.203  ;
; A[13]      ; D[5]          ; 6.698  ; 6.698  ; 6.698  ; 6.698  ;
; A[13]      ; D[6]          ; 6.782  ; 6.782  ; 6.782  ; 6.782  ;
; A[13]      ; D[7]          ; 6.831  ; 6.831  ; 6.831  ; 6.831  ;
; A[13]      ; HEX2[0]       ; 5.815  ; 5.815  ; 5.815  ; 5.815  ;
; A[13]      ; HEX2[1]       ; 5.739  ; 5.739  ; 5.739  ; 5.739  ;
; A[13]      ; HEX2[2]       ; 5.786  ;        ;        ; 5.786  ;
; A[13]      ; HEX2[3]       ; 5.778  ; 5.778  ; 5.778  ; 5.778  ;
; A[13]      ; HEX2[4]       ;        ; 5.833  ; 5.833  ;        ;
; A[13]      ; HEX2[5]       ; 5.875  ; 5.875  ; 5.875  ; 5.875  ;
; A[13]      ; HEX2[6]       ; 5.894  ; 5.894  ; 5.894  ; 5.894  ;
; A[13]      ; LEDG[2]       ; 6.194  ;        ;        ; 6.194  ;
; A[13]      ; LEDG[3]       ; 6.074  ;        ;        ; 6.074  ;
; A[13]      ; LEDG[4]       ; 6.103  ;        ;        ; 6.103  ;
; A[13]      ; LEDG[5]       ; 6.114  ;        ;        ; 6.114  ;
; A[13]      ; SRAM_ADDR[13] ; 5.722  ;        ;        ; 5.722  ;
; A[13]      ; SRAM_CE_N     ; 7.292  ;        ;        ; 7.292  ;
; A[15]      ; D[0]          ; 7.593  ; 7.898  ; 7.898  ; 7.593  ;
; A[15]      ; D[1]          ; 8.232  ; 8.198  ; 8.198  ; 8.232  ;
; A[15]      ; D[2]          ; 7.708  ; 7.998  ; 7.998  ; 7.708  ;
; A[15]      ; D[3]          ; 8.102  ; 7.372  ; 7.372  ; 8.102  ;
; A[15]      ; D[4]          ; 7.721  ; 8.108  ; 8.108  ; 7.721  ;
; A[15]      ; D[5]          ; 7.216  ; 7.216  ; 7.216  ; 7.216  ;
; A[15]      ; D[6]          ; 7.300  ; 7.300  ; 7.300  ; 7.300  ;
; A[15]      ; D[7]          ; 7.349  ; 7.349  ; 7.349  ; 7.349  ;
; A[15]      ; HEX2[0]       ; 9.213  ; 9.213  ; 9.213  ; 9.213  ;
; A[15]      ; HEX2[1]       ; 9.137  ; 9.137  ; 9.137  ; 9.137  ;
; A[15]      ; HEX2[2]       ; 9.180  ; 9.180  ; 9.180  ; 9.180  ;
; A[15]      ; HEX2[3]       ; 9.178  ; 9.178  ; 9.178  ; 9.178  ;
; A[15]      ; HEX2[4]       ; 9.233  ; 9.233  ; 9.233  ; 9.233  ;
; A[15]      ; HEX2[5]       ; 9.273  ; 9.273  ; 9.273  ; 9.273  ;
; A[15]      ; HEX2[6]       ; 9.294  ; 9.294  ; 9.294  ; 9.294  ;
; A[15]      ; HEX3[0]       ; 9.049  ; 9.049  ; 9.049  ; 9.049  ;
; A[15]      ; HEX3[1]       ; 9.098  ; 9.098  ; 9.098  ; 9.098  ;
; A[15]      ; HEX3[2]       ; 9.079  ; 9.079  ; 9.079  ; 9.079  ;
; A[15]      ; HEX3[3]       ; 9.246  ; 9.246  ; 9.246  ; 9.246  ;
; A[15]      ; HEX3[4]       ; 9.053  ; 9.053  ; 9.053  ; 9.053  ;
; A[15]      ; HEX3[5]       ; 8.687  ; 8.687  ; 8.687  ; 8.687  ;
; A[15]      ; HEX3[6]       ; 8.973  ; 8.973  ; 8.973  ; 8.973  ;
; A[15]      ; LEDG[2]       ; 6.856  ; 6.856  ; 6.856  ; 6.856  ;
; A[15]      ; LEDG[3]       ; 6.956  ; 6.956  ; 6.956  ; 6.956  ;
; A[15]      ; LEDG[4]       ; 6.985  ; 6.985  ; 6.985  ; 6.985  ;
; A[15]      ; LEDG[5]       ; 6.997  ; 6.997  ; 6.997  ; 6.997  ;
; A[15]      ; SRAM_ADDR[14] ; 7.673  ; 7.673  ; 7.673  ; 7.673  ;
; A[15]      ; SRAM_ADDR[15] ; 8.843  ; 8.843  ; 8.843  ; 8.843  ;
; A[15]      ; SRAM_ADDR[16] ; 8.308  ; 8.308  ; 8.308  ; 8.308  ;
; A[15]      ; SRAM_ADDR[17] ; 9.464  ; 9.464  ; 9.464  ; 9.464  ;
; A[15]      ; SRAM_CE_N     ; 7.954  ; 7.954  ; 7.954  ; 7.954  ;
; A[15]      ; SRAM_LB_N     ; 8.624  ; 8.624  ; 8.624  ; 8.624  ;
; A[15]      ; SRAM_UB_N     ; 8.612  ; 8.612  ; 8.612  ; 8.612  ;
; IORQ_n     ; BUSDIR_n      ; 6.868  ;        ;        ; 6.868  ;
; IORQ_n     ; D[0]          ; 7.930  ; 7.930  ; 7.930  ; 7.930  ;
; IORQ_n     ; D[1]          ; 8.313  ; 8.313  ; 8.313  ; 8.313  ;
; IORQ_n     ; D[2]          ; 7.935  ; 7.935  ; 7.935  ; 7.935  ;
; IORQ_n     ; D[3]          ; 8.148  ; 8.148  ; 8.148  ; 8.148  ;
; IORQ_n     ; D[4]          ; 7.959  ; 7.959  ; 7.959  ; 7.959  ;
; IORQ_n     ; D[5]          ; 7.658  ; 7.658  ; 7.658  ; 7.658  ;
; IORQ_n     ; D[6]          ; 7.742  ; 7.742  ; 7.742  ; 7.742  ;
; IORQ_n     ; D[7]          ; 7.786  ; 7.786  ; 7.786  ; 7.786  ;
; IORQ_n     ; U1OE_n        ; 6.517  ;        ;        ; 6.517  ;
; KEY[0]     ; LEDG[7]       ;        ; 5.055  ; 5.055  ;        ;
; KEY[0]     ; WAIT_n        ; 5.383  ; 5.383  ; 5.383  ; 5.383  ;
; M1_n       ; BUSDIR_n      ;        ; 6.729  ; 6.729  ;        ;
; M1_n       ; D[0]          ; 7.791  ; 7.791  ; 7.791  ; 7.791  ;
; M1_n       ; D[1]          ; 8.174  ; 8.174  ; 8.174  ; 8.174  ;
; M1_n       ; D[2]          ; 7.796  ; 7.796  ; 7.796  ; 7.796  ;
; M1_n       ; D[3]          ; 8.009  ; 8.009  ; 8.009  ; 8.009  ;
; M1_n       ; D[4]          ; 7.820  ; 7.820  ; 7.820  ; 7.820  ;
; M1_n       ; D[5]          ; 7.519  ; 7.519  ; 7.519  ; 7.519  ;
; M1_n       ; D[6]          ; 7.603  ; 7.603  ; 7.603  ; 7.603  ;
; M1_n       ; D[7]          ; 7.647  ; 7.647  ; 7.647  ; 7.647  ;
; M1_n       ; U1OE_n        ;        ; 6.545  ; 6.545  ;        ;
; RD_n       ; BUSDIR_n      ; 6.657  ;        ;        ; 6.657  ;
; RD_n       ; D[0]          ; 7.719  ; 7.719  ; 7.719  ; 7.719  ;
; RD_n       ; D[1]          ; 8.102  ; 8.102  ; 8.102  ; 8.102  ;
; RD_n       ; D[2]          ; 7.724  ; 7.724  ; 7.724  ; 7.724  ;
; RD_n       ; D[3]          ; 7.937  ; 7.937  ; 7.937  ; 7.937  ;
; RD_n       ; D[4]          ; 7.748  ; 7.748  ; 7.748  ; 7.748  ;
; RD_n       ; D[5]          ; 7.447  ; 7.447  ; 7.447  ; 7.447  ;
; RD_n       ; D[6]          ; 7.531  ; 7.531  ; 7.531  ; 7.531  ;
; RD_n       ; D[7]          ; 7.575  ; 7.575  ; 7.575  ; 7.575  ;
; RD_n       ; U1OE_n        ; 6.042  ;        ;        ; 6.042  ;
; RESET_n    ; LEDG[7]       ;        ; 5.688  ; 5.688  ;        ;
; RESET_n    ; WAIT_n        ; 6.016  ; 6.016  ; 6.016  ; 6.016  ;
; SLTSL_n    ; D[0]          ; 7.335  ; 7.030  ; 7.030  ; 7.335  ;
; SLTSL_n    ; D[1]          ; 7.635  ; 7.669  ; 7.669  ; 7.635  ;
; SLTSL_n    ; D[2]          ; 7.435  ; 7.202  ; 7.202  ; 7.435  ;
; SLTSL_n    ; D[3]          ; 6.881  ; 7.539  ; 7.539  ; 6.881  ;
; SLTSL_n    ; D[4]          ; 7.545  ; 7.306  ; 7.306  ; 7.545  ;
; SLTSL_n    ; D[5]          ; 6.685  ; 6.653  ; 6.653  ; 6.685  ;
; SLTSL_n    ; D[6]          ; 6.737  ; 6.737  ; 6.737  ; 6.737  ;
; SLTSL_n    ; D[7]          ; 6.852  ; 6.786  ; 6.786  ; 6.852  ;
; SLTSL_n    ; LEDG[2]       ; 6.693  ;        ;        ; 6.693  ;
; SLTSL_n    ; LEDG[3]       ; 6.702  ;        ;        ; 6.702  ;
; SLTSL_n    ; LEDG[4]       ; 6.732  ;        ;        ; 6.732  ;
; SLTSL_n    ; LEDG[5]       ; 6.744  ;        ;        ; 6.744  ;
; SLTSL_n    ; LEDG[6]       ;        ; 6.024  ; 6.024  ;        ;
; SLTSL_n    ; SRAM_CE_N     ; 7.791  ;        ;        ; 7.791  ;
; SLTSL_n    ; U1OE_n        ; 6.510  ;        ;        ; 6.510  ;
; SW[9]      ; D[0]          ; 5.203  ; 5.508  ; 5.508  ; 5.203  ;
; SW[9]      ; D[1]          ; 5.842  ; 5.808  ; 5.808  ; 5.842  ;
; SW[9]      ; D[2]          ; 5.375  ; 5.608  ; 5.608  ; 5.375  ;
; SW[9]      ; D[3]          ; 5.712  ; 5.054  ; 5.054  ; 5.712  ;
; SW[9]      ; D[4]          ; 5.479  ; 5.718  ; 5.718  ; 5.479  ;
; SW[9]      ; D[5]          ; 4.826  ; 4.858  ; 4.858  ; 4.826  ;
; SW[9]      ; D[6]          ; 4.910  ; 4.910  ; 4.910  ; 4.910  ;
; SW[9]      ; D[7]          ; 4.959  ; 5.025  ; 5.025  ; 4.959  ;
; SW[9]      ; LEDG[2]       ;        ; 4.866  ; 4.866  ;        ;
; SW[9]      ; LEDG[3]       ;        ; 4.875  ; 4.875  ;        ;
; SW[9]      ; LEDG[4]       ;        ; 4.905  ; 4.905  ;        ;
; SW[9]      ; LEDG[5]       ;        ; 4.917  ; 4.917  ;        ;
; SW[9]      ; LEDG[6]       ; 4.197  ;        ;        ; 4.197  ;
; SW[9]      ; SRAM_CE_N     ;        ; 5.964  ; 5.964  ;        ;
; SW[9]      ; U1OE_n        ;        ; 4.683  ; 4.683  ;        ;
; WR_n       ; SRAM_WE_N     ; 5.634  ;        ;        ; 5.634  ;
; WR_n       ; U1OE_n        ; 6.677  ;        ;        ; 6.677  ;
+------------+---------------+--------+--------+--------+--------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+------------+---------------+-------+-------+-------+-------+
; Input Port ; Output Port   ; RR    ; RF    ; FR    ; FF    ;
+------------+---------------+-------+-------+-------+-------+
; A[0]       ; D[0]          ; 5.891 ; 5.891 ; 5.891 ; 5.891 ;
; A[0]       ; D[1]          ; 6.262 ; 6.262 ; 6.262 ; 6.262 ;
; A[0]       ; D[2]          ; 5.886 ; 5.886 ; 5.886 ; 5.886 ;
; A[0]       ; D[3]          ; 6.263 ; 6.263 ; 6.263 ; 6.263 ;
; A[0]       ; D[4]          ; 5.911 ; 5.911 ; 5.911 ; 5.911 ;
; A[0]       ; D[5]          ; 6.640 ; 6.640 ; 6.640 ; 6.640 ;
; A[0]       ; D[6]          ; 6.668 ; 6.724 ; 6.724 ; 6.668 ;
; A[0]       ; D[7]          ; 6.768 ; 6.768 ; 6.768 ; 6.768 ;
; A[0]       ; LEDG[2]       ; 6.696 ;       ;       ; 6.696 ;
; A[0]       ; LEDG[3]       ; 6.576 ;       ;       ; 6.576 ;
; A[0]       ; LEDG[4]       ; 6.605 ;       ;       ; 6.605 ;
; A[0]       ; LEDG[5]       ; 6.616 ;       ;       ; 6.616 ;
; A[0]       ; SRAM_ADDR[0]  ; 5.846 ;       ;       ; 5.846 ;
; A[0]       ; SRAM_CE_N     ; 7.794 ;       ;       ; 7.794 ;
; A[1]       ; D[0]          ; 5.992 ; 5.992 ; 5.992 ; 5.992 ;
; A[1]       ; D[1]          ; 6.073 ; 6.073 ; 6.073 ; 6.073 ;
; A[1]       ; D[2]          ; 6.102 ; 6.102 ; 6.102 ; 6.102 ;
; A[1]       ; D[3]          ; 6.124 ; 6.124 ; 6.124 ; 6.124 ;
; A[1]       ; D[4]          ; 6.124 ; 6.124 ; 6.124 ; 6.124 ;
; A[1]       ; D[5]          ; 6.451 ; 6.451 ; 6.451 ; 6.451 ;
; A[1]       ; D[6]          ; 6.479 ; 6.535 ; 6.535 ; 6.479 ;
; A[1]       ; D[7]          ; 6.579 ; 6.579 ; 6.579 ; 6.579 ;
; A[1]       ; LEDG[2]       ; 6.507 ;       ;       ; 6.507 ;
; A[1]       ; LEDG[3]       ; 6.387 ;       ;       ; 6.387 ;
; A[1]       ; LEDG[4]       ; 6.416 ;       ;       ; 6.416 ;
; A[1]       ; LEDG[5]       ; 6.427 ;       ;       ; 6.427 ;
; A[1]       ; SRAM_ADDR[1]  ; 5.841 ;       ;       ; 5.841 ;
; A[1]       ; SRAM_CE_N     ; 7.605 ;       ;       ; 7.605 ;
; A[3]       ; BUSDIR_n      ;       ; 6.934 ; 6.934 ;       ;
; A[3]       ; D[0]          ; 6.655 ; 6.655 ; 6.655 ; 6.655 ;
; A[3]       ; D[1]          ; 6.736 ; 6.736 ; 6.736 ; 6.736 ;
; A[3]       ; D[2]          ; 6.694 ; 6.694 ; 6.694 ; 6.694 ;
; A[3]       ; D[3]          ; 6.787 ; 6.787 ; 6.787 ; 6.787 ;
; A[3]       ; D[4]          ; 6.719 ; 6.719 ; 6.719 ; 6.719 ;
; A[3]       ; D[5]          ; 7.114 ; 7.114 ; 7.114 ; 7.114 ;
; A[3]       ; D[6]          ; 7.142 ; 7.198 ; 7.198 ; 7.142 ;
; A[3]       ; D[7]          ; 7.242 ; 7.242 ; 7.242 ; 7.242 ;
; A[3]       ; LEDG[2]       ; 7.170 ;       ;       ; 7.170 ;
; A[3]       ; LEDG[3]       ; 7.050 ;       ;       ; 7.050 ;
; A[3]       ; LEDG[4]       ; 7.079 ;       ;       ; 7.079 ;
; A[3]       ; LEDG[5]       ; 7.090 ;       ;       ; 7.090 ;
; A[3]       ; SRAM_ADDR[3]  ; 5.650 ;       ;       ; 5.650 ;
; A[3]       ; SRAM_CE_N     ; 8.268 ;       ;       ; 8.268 ;
; A[3]       ; U1OE_n        ;       ; 6.845 ; 6.845 ;       ;
; A[4]       ; BUSDIR_n      ;       ; 6.914 ; 6.914 ;       ;
; A[4]       ; D[0]          ; 6.635 ; 6.635 ; 6.635 ; 6.635 ;
; A[4]       ; D[1]          ; 6.716 ; 6.716 ; 6.716 ; 6.716 ;
; A[4]       ; D[2]          ; 6.674 ; 6.674 ; 6.674 ; 6.674 ;
; A[4]       ; D[3]          ; 6.767 ; 6.767 ; 6.767 ; 6.767 ;
; A[4]       ; D[4]          ; 6.699 ; 6.699 ; 6.699 ; 6.699 ;
; A[4]       ; D[5]          ; 7.094 ; 7.094 ; 7.094 ; 7.094 ;
; A[4]       ; D[6]          ; 7.122 ; 7.178 ; 7.178 ; 7.122 ;
; A[4]       ; D[7]          ; 7.222 ; 7.222 ; 7.222 ; 7.222 ;
; A[4]       ; HEX0[0]       ; 6.322 ; 6.322 ; 6.322 ; 6.322 ;
; A[4]       ; HEX0[1]       ; 6.328 ; 6.328 ; 6.328 ; 6.328 ;
; A[4]       ; HEX0[2]       ;       ; 6.143 ; 6.143 ;       ;
; A[4]       ; HEX0[3]       ; 6.409 ; 6.409 ; 6.409 ; 6.409 ;
; A[4]       ; HEX0[4]       ; 6.415 ;       ;       ; 6.415 ;
; A[4]       ; HEX0[5]       ; 6.428 ;       ;       ; 6.428 ;
; A[4]       ; HEX0[6]       ; 6.390 ; 6.390 ; 6.390 ; 6.390 ;
; A[4]       ; LEDG[2]       ; 7.150 ;       ;       ; 7.150 ;
; A[4]       ; LEDG[3]       ; 7.030 ;       ;       ; 7.030 ;
; A[4]       ; LEDG[4]       ; 7.059 ;       ;       ; 7.059 ;
; A[4]       ; LEDG[5]       ; 7.070 ;       ;       ; 7.070 ;
; A[4]       ; SRAM_ADDR[4]  ; 5.557 ;       ;       ; 5.557 ;
; A[4]       ; SRAM_CE_N     ; 8.248 ;       ;       ; 8.248 ;
; A[4]       ; U1OE_n        ;       ; 6.825 ; 6.825 ;       ;
; A[5]       ; BUSDIR_n      ;       ; 7.232 ; 7.232 ;       ;
; A[5]       ; D[0]          ; 6.953 ; 6.953 ; 6.953 ; 6.953 ;
; A[5]       ; D[1]          ; 7.034 ; 7.034 ; 7.034 ; 7.034 ;
; A[5]       ; D[2]          ; 6.992 ; 6.992 ; 6.992 ; 6.992 ;
; A[5]       ; D[3]          ; 7.085 ; 7.085 ; 7.085 ; 7.085 ;
; A[5]       ; D[4]          ; 7.017 ; 7.017 ; 7.017 ; 7.017 ;
; A[5]       ; D[5]          ; 7.412 ; 7.412 ; 7.412 ; 7.412 ;
; A[5]       ; D[6]          ; 7.440 ; 7.496 ; 7.496 ; 7.440 ;
; A[5]       ; D[7]          ; 7.540 ; 7.540 ; 7.540 ; 7.540 ;
; A[5]       ; HEX0[0]       ; 6.384 ; 6.384 ; 6.384 ; 6.384 ;
; A[5]       ; HEX0[1]       ; 6.390 ; 6.390 ; 6.390 ; 6.390 ;
; A[5]       ; HEX0[2]       ; 6.213 ;       ;       ; 6.213 ;
; A[5]       ; HEX0[3]       ; 6.475 ; 6.475 ; 6.475 ; 6.475 ;
; A[5]       ; HEX0[4]       ;       ; 6.476 ; 6.476 ;       ;
; A[5]       ; HEX0[5]       ; 6.489 ; 6.489 ; 6.489 ; 6.489 ;
; A[5]       ; HEX0[6]       ; 6.454 ; 6.454 ; 6.454 ; 6.454 ;
; A[5]       ; LEDG[2]       ; 7.468 ;       ;       ; 7.468 ;
; A[5]       ; LEDG[3]       ; 7.348 ;       ;       ; 7.348 ;
; A[5]       ; LEDG[4]       ; 7.377 ;       ;       ; 7.377 ;
; A[5]       ; LEDG[5]       ; 7.388 ;       ;       ; 7.388 ;
; A[5]       ; SRAM_ADDR[5]  ; 5.427 ;       ;       ; 5.427 ;
; A[5]       ; SRAM_CE_N     ; 8.566 ;       ;       ; 8.566 ;
; A[5]       ; U1OE_n        ;       ; 7.143 ; 7.143 ;       ;
; A[6]       ; BUSDIR_n      ;       ; 6.164 ; 6.164 ;       ;
; A[6]       ; D[0]          ; 6.495 ; 6.495 ; 6.495 ; 6.495 ;
; A[6]       ; D[1]          ; 6.576 ; 6.576 ; 6.576 ; 6.576 ;
; A[6]       ; D[2]          ; 6.605 ; 6.605 ; 6.605 ; 6.605 ;
; A[6]       ; D[3]          ; 6.627 ; 6.627 ; 6.627 ; 6.627 ;
; A[6]       ; D[4]          ; 6.627 ; 6.627 ; 6.627 ; 6.627 ;
; A[6]       ; D[5]          ; 6.954 ; 6.954 ; 6.954 ; 6.954 ;
; A[6]       ; D[6]          ; 7.038 ; 7.038 ; 7.038 ; 7.038 ;
; A[6]       ; D[7]          ; 7.082 ; 7.082 ; 7.082 ; 7.082 ;
; A[6]       ; HEX0[0]       ; 6.416 ; 6.416 ; 6.416 ; 6.416 ;
; A[6]       ; HEX0[1]       ; 6.423 ;       ;       ; 6.423 ;
; A[6]       ; HEX0[2]       ; 6.250 ; 6.250 ; 6.250 ; 6.250 ;
; A[6]       ; HEX0[3]       ; 6.508 ; 6.508 ; 6.508 ; 6.508 ;
; A[6]       ; HEX0[4]       ; 6.511 ; 6.511 ; 6.511 ; 6.511 ;
; A[6]       ; HEX0[5]       ; 6.524 ; 6.524 ; 6.524 ; 6.524 ;
; A[6]       ; HEX0[6]       ; 6.487 ; 6.487 ; 6.487 ; 6.487 ;
; A[6]       ; LEDG[2]       ; 8.091 ;       ;       ; 8.091 ;
; A[6]       ; LEDG[3]       ; 7.971 ;       ;       ; 7.971 ;
; A[6]       ; LEDG[4]       ; 8.000 ;       ;       ; 8.000 ;
; A[6]       ; LEDG[5]       ; 8.011 ;       ;       ; 8.011 ;
; A[6]       ; SRAM_ADDR[6]  ; 5.567 ;       ;       ; 5.567 ;
; A[6]       ; SRAM_CE_N     ; 9.189 ;       ;       ; 9.189 ;
; A[6]       ; U1OE_n        ;       ; 6.663 ; 6.663 ;       ;
; A[7]       ; BUSDIR_n      ;       ; 5.919 ; 5.919 ;       ;
; A[7]       ; D[0]          ; 6.250 ; 6.250 ; 6.250 ; 6.250 ;
; A[7]       ; D[1]          ; 6.331 ; 6.331 ; 6.331 ; 6.331 ;
; A[7]       ; D[2]          ; 6.360 ; 6.360 ; 6.360 ; 6.360 ;
; A[7]       ; D[3]          ; 6.382 ; 6.382 ; 6.382 ; 6.382 ;
; A[7]       ; D[4]          ; 6.382 ; 6.382 ; 6.382 ; 6.382 ;
; A[7]       ; D[5]          ; 6.709 ; 6.709 ; 6.709 ; 6.709 ;
; A[7]       ; D[6]          ; 6.793 ; 6.793 ; 6.793 ; 6.793 ;
; A[7]       ; D[7]          ; 6.837 ; 6.837 ; 6.837 ; 6.837 ;
; A[7]       ; HEX0[0]       ; 6.288 ; 6.288 ; 6.288 ; 6.288 ;
; A[7]       ; HEX0[1]       ; 6.299 ; 6.299 ; 6.299 ; 6.299 ;
; A[7]       ; HEX0[2]       ; 6.127 ; 6.127 ; 6.127 ; 6.127 ;
; A[7]       ; HEX0[3]       ; 6.384 ; 6.384 ; 6.384 ; 6.384 ;
; A[7]       ; HEX0[4]       ;       ; 6.388 ; 6.388 ;       ;
; A[7]       ; HEX0[5]       ; 6.393 ; 6.393 ; 6.393 ; 6.393 ;
; A[7]       ; HEX0[6]       ; 6.364 ; 6.364 ; 6.364 ; 6.364 ;
; A[7]       ; LEDG[2]       ; 7.837 ;       ;       ; 7.837 ;
; A[7]       ; LEDG[3]       ; 7.717 ;       ;       ; 7.717 ;
; A[7]       ; LEDG[4]       ; 7.746 ;       ;       ; 7.746 ;
; A[7]       ; LEDG[5]       ; 7.757 ;       ;       ; 7.757 ;
; A[7]       ; SRAM_ADDR[7]  ; 5.677 ;       ;       ; 5.677 ;
; A[7]       ; SRAM_CE_N     ; 8.935 ;       ;       ; 8.935 ;
; A[7]       ; U1OE_n        ;       ; 6.346 ; 6.346 ;       ;
; A[8]       ; D[0]          ; 7.819 ; 7.819 ; 7.819 ; 7.819 ;
; A[8]       ; D[1]          ; 7.900 ; 7.900 ; 7.900 ; 7.900 ;
; A[8]       ; D[2]          ; 7.929 ; 7.929 ; 7.929 ; 7.929 ;
; A[8]       ; D[3]          ; 7.951 ; 7.951 ; 7.951 ; 7.951 ;
; A[8]       ; D[4]          ; 7.951 ; 7.951 ; 7.951 ; 7.951 ;
; A[8]       ; D[5]          ; 8.278 ; 8.278 ; 8.278 ; 8.278 ;
; A[8]       ; D[6]          ; 8.306 ; 8.362 ; 8.362 ; 8.306 ;
; A[8]       ; D[7]          ; 8.406 ; 8.406 ; 8.406 ; 8.406 ;
; A[8]       ; HEX1[0]       ; 5.893 ; 5.893 ; 5.893 ; 5.893 ;
; A[8]       ; HEX1[1]       ; 5.731 ; 5.731 ; 5.731 ; 5.731 ;
; A[8]       ; HEX1[2]       ;       ; 5.738 ; 5.738 ;       ;
; A[8]       ; HEX1[3]       ; 5.744 ; 5.744 ; 5.744 ; 5.744 ;
; A[8]       ; HEX1[4]       ; 5.753 ;       ;       ; 5.753 ;
; A[8]       ; HEX1[5]       ; 5.908 ;       ;       ; 5.908 ;
; A[8]       ; HEX1[6]       ; 5.842 ; 5.842 ; 5.842 ; 5.842 ;
; A[8]       ; LEDG[2]       ; 8.334 ;       ;       ; 8.334 ;
; A[8]       ; LEDG[3]       ; 8.214 ;       ;       ; 8.214 ;
; A[8]       ; LEDG[4]       ; 8.243 ;       ;       ; 8.243 ;
; A[8]       ; LEDG[5]       ; 8.254 ;       ;       ; 8.254 ;
; A[8]       ; SRAM_ADDR[8]  ; 5.528 ;       ;       ; 5.528 ;
; A[8]       ; SRAM_CE_N     ; 9.432 ;       ;       ; 9.432 ;
; A[9]       ; D[0]          ; 7.835 ; 7.835 ; 7.835 ; 7.835 ;
; A[9]       ; D[1]          ; 7.916 ; 7.916 ; 7.916 ; 7.916 ;
; A[9]       ; D[2]          ; 7.945 ; 7.945 ; 7.945 ; 7.945 ;
; A[9]       ; D[3]          ; 7.967 ; 7.967 ; 7.967 ; 7.967 ;
; A[9]       ; D[4]          ; 7.967 ; 7.967 ; 7.967 ; 7.967 ;
; A[9]       ; D[5]          ; 8.294 ; 8.294 ; 8.294 ; 8.294 ;
; A[9]       ; D[6]          ; 8.322 ; 8.378 ; 8.378 ; 8.322 ;
; A[9]       ; D[7]          ; 8.422 ; 8.422 ; 8.422 ; 8.422 ;
; A[9]       ; HEX1[0]       ; 5.888 ; 5.888 ; 5.888 ; 5.888 ;
; A[9]       ; HEX1[1]       ; 5.725 ; 5.725 ; 5.725 ; 5.725 ;
; A[9]       ; HEX1[2]       ; 5.729 ;       ;       ; 5.729 ;
; A[9]       ; HEX1[3]       ; 5.738 ; 5.738 ; 5.738 ; 5.738 ;
; A[9]       ; HEX1[4]       ;       ; 5.747 ; 5.747 ;       ;
; A[9]       ; HEX1[5]       ; 5.898 ; 5.898 ; 5.898 ; 5.898 ;
; A[9]       ; HEX1[6]       ; 5.838 ; 5.838 ; 5.838 ; 5.838 ;
; A[9]       ; LEDG[2]       ; 8.350 ;       ;       ; 8.350 ;
; A[9]       ; LEDG[3]       ; 8.230 ;       ;       ; 8.230 ;
; A[9]       ; LEDG[4]       ; 8.259 ;       ;       ; 8.259 ;
; A[9]       ; LEDG[5]       ; 8.270 ;       ;       ; 8.270 ;
; A[9]       ; SRAM_ADDR[9]  ; 5.531 ;       ;       ; 5.531 ;
; A[9]       ; SRAM_CE_N     ; 9.448 ;       ;       ; 9.448 ;
; A[10]      ; D[0]          ; 7.789 ; 7.789 ; 7.789 ; 7.789 ;
; A[10]      ; D[1]          ; 7.870 ; 7.870 ; 7.870 ; 7.870 ;
; A[10]      ; D[2]          ; 7.899 ; 7.899 ; 7.899 ; 7.899 ;
; A[10]      ; D[3]          ; 7.921 ; 7.921 ; 7.921 ; 7.921 ;
; A[10]      ; D[4]          ; 7.921 ; 7.921 ; 7.921 ; 7.921 ;
; A[10]      ; D[5]          ; 8.248 ; 8.248 ; 8.248 ; 8.248 ;
; A[10]      ; D[6]          ; 8.276 ; 8.332 ; 8.332 ; 8.276 ;
; A[10]      ; D[7]          ; 8.376 ; 8.376 ; 8.376 ; 8.376 ;
; A[10]      ; HEX1[0]       ; 5.867 ; 5.867 ; 5.867 ; 5.867 ;
; A[10]      ; HEX1[1]       ; 5.703 ;       ;       ; 5.703 ;
; A[10]      ; HEX1[2]       ; 5.699 ; 5.699 ; 5.699 ; 5.699 ;
; A[10]      ; HEX1[3]       ; 5.707 ; 5.707 ; 5.707 ; 5.707 ;
; A[10]      ; HEX1[4]       ; 5.721 ; 5.721 ; 5.721 ; 5.721 ;
; A[10]      ; HEX1[5]       ; 5.868 ; 5.868 ; 5.868 ; 5.868 ;
; A[10]      ; HEX1[6]       ; 5.817 ; 5.817 ; 5.817 ; 5.817 ;
; A[10]      ; LEDG[2]       ; 8.304 ;       ;       ; 8.304 ;
; A[10]      ; LEDG[3]       ; 8.184 ;       ;       ; 8.184 ;
; A[10]      ; LEDG[4]       ; 8.213 ;       ;       ; 8.213 ;
; A[10]      ; LEDG[5]       ; 8.224 ;       ;       ; 8.224 ;
; A[10]      ; SRAM_ADDR[10] ; 5.636 ;       ;       ; 5.636 ;
; A[10]      ; SRAM_CE_N     ; 9.402 ;       ;       ; 9.402 ;
; A[11]      ; D[0]          ; 7.978 ; 7.978 ; 7.978 ; 7.978 ;
; A[11]      ; D[1]          ; 8.059 ; 8.059 ; 8.059 ; 8.059 ;
; A[11]      ; D[2]          ; 8.088 ; 8.088 ; 8.088 ; 8.088 ;
; A[11]      ; D[3]          ; 8.110 ; 8.110 ; 8.110 ; 8.110 ;
; A[11]      ; D[4]          ; 8.110 ; 8.110 ; 8.110 ; 8.110 ;
; A[11]      ; D[5]          ; 8.437 ; 8.437 ; 8.437 ; 8.437 ;
; A[11]      ; D[6]          ; 8.465 ; 8.521 ; 8.521 ; 8.465 ;
; A[11]      ; D[7]          ; 8.565 ; 8.565 ; 8.565 ; 8.565 ;
; A[11]      ; HEX1[0]       ; 6.048 ; 6.048 ; 6.048 ; 6.048 ;
; A[11]      ; HEX1[1]       ; 5.884 ; 5.884 ; 5.884 ; 5.884 ;
; A[11]      ; HEX1[2]       ; 5.881 ; 5.881 ; 5.881 ; 5.881 ;
; A[11]      ; HEX1[3]       ; 5.887 ; 5.887 ; 5.887 ; 5.887 ;
; A[11]      ; HEX1[4]       ;       ; 5.900 ; 5.900 ;       ;
; A[11]      ; HEX1[5]       ; 6.044 ; 6.044 ; 6.044 ; 6.044 ;
; A[11]      ; HEX1[6]       ; 5.999 ; 5.999 ; 5.999 ; 5.999 ;
; A[11]      ; LEDG[2]       ; 8.493 ;       ;       ; 8.493 ;
; A[11]      ; LEDG[3]       ; 8.373 ;       ;       ; 8.373 ;
; A[11]      ; LEDG[4]       ; 8.402 ;       ;       ; 8.402 ;
; A[11]      ; LEDG[5]       ; 8.413 ;       ;       ; 8.413 ;
; A[11]      ; SRAM_ADDR[11] ; 5.636 ;       ;       ; 5.636 ;
; A[11]      ; SRAM_CE_N     ; 9.591 ;       ;       ; 9.591 ;
; A[12]      ; D[0]          ; 5.709 ; 5.709 ; 5.709 ; 5.709 ;
; A[12]      ; D[1]          ; 5.790 ; 5.790 ; 5.790 ; 5.790 ;
; A[12]      ; D[2]          ; 5.819 ; 5.819 ; 5.819 ; 5.819 ;
; A[12]      ; D[3]          ; 5.841 ; 5.841 ; 5.841 ; 5.841 ;
; A[12]      ; D[4]          ; 5.841 ; 5.841 ; 5.841 ; 5.841 ;
; A[12]      ; D[5]          ; 6.168 ; 6.168 ; 6.168 ; 6.168 ;
; A[12]      ; D[6]          ; 6.196 ; 6.252 ; 6.252 ; 6.196 ;
; A[12]      ; D[7]          ; 6.296 ; 6.296 ; 6.296 ; 6.296 ;
; A[12]      ; HEX2[0]       ; 5.701 ; 5.701 ; 5.701 ; 5.701 ;
; A[12]      ; HEX2[1]       ; 5.626 ; 5.626 ; 5.626 ; 5.626 ;
; A[12]      ; HEX2[2]       ;       ; 5.666 ; 5.666 ;       ;
; A[12]      ; HEX2[3]       ; 5.663 ; 5.663 ; 5.663 ; 5.663 ;
; A[12]      ; HEX2[4]       ; 5.716 ;       ;       ; 5.716 ;
; A[12]      ; HEX2[5]       ; 5.761 ;       ;       ; 5.761 ;
; A[12]      ; HEX2[6]       ; 5.776 ; 5.776 ; 5.776 ; 5.776 ;
; A[12]      ; LEDG[2]       ; 6.224 ;       ;       ; 6.224 ;
; A[12]      ; LEDG[3]       ; 6.104 ;       ;       ; 6.104 ;
; A[12]      ; LEDG[4]       ; 6.133 ;       ;       ; 6.133 ;
; A[12]      ; LEDG[5]       ; 6.144 ;       ;       ; 6.144 ;
; A[12]      ; SRAM_ADDR[12] ; 5.810 ;       ;       ; 5.810 ;
; A[12]      ; SRAM_CE_N     ; 7.322 ;       ;       ; 7.322 ;
; A[13]      ; D[0]          ; 5.679 ; 5.679 ; 5.679 ; 5.679 ;
; A[13]      ; D[1]          ; 5.760 ; 5.760 ; 5.760 ; 5.760 ;
; A[13]      ; D[2]          ; 5.789 ; 5.789 ; 5.789 ; 5.789 ;
; A[13]      ; D[3]          ; 5.811 ; 5.811 ; 5.811 ; 5.811 ;
; A[13]      ; D[4]          ; 5.811 ; 5.811 ; 5.811 ; 5.811 ;
; A[13]      ; D[5]          ; 6.138 ; 6.138 ; 6.138 ; 6.138 ;
; A[13]      ; D[6]          ; 6.166 ; 6.222 ; 6.222 ; 6.166 ;
; A[13]      ; D[7]          ; 6.266 ; 6.266 ; 6.266 ; 6.266 ;
; A[13]      ; HEX2[0]       ; 5.815 ; 5.815 ; 5.815 ; 5.815 ;
; A[13]      ; HEX2[1]       ; 5.739 ; 5.739 ; 5.739 ; 5.739 ;
; A[13]      ; HEX2[2]       ; 5.786 ;       ;       ; 5.786 ;
; A[13]      ; HEX2[3]       ; 5.778 ; 5.778 ; 5.778 ; 5.778 ;
; A[13]      ; HEX2[4]       ;       ; 5.833 ; 5.833 ;       ;
; A[13]      ; HEX2[5]       ; 5.875 ; 5.875 ; 5.875 ; 5.875 ;
; A[13]      ; HEX2[6]       ; 5.894 ; 5.894 ; 5.894 ; 5.894 ;
; A[13]      ; LEDG[2]       ; 6.194 ;       ;       ; 6.194 ;
; A[13]      ; LEDG[3]       ; 6.074 ;       ;       ; 6.074 ;
; A[13]      ; LEDG[4]       ; 6.103 ;       ;       ; 6.103 ;
; A[13]      ; LEDG[5]       ; 6.114 ;       ;       ; 6.114 ;
; A[13]      ; SRAM_ADDR[13] ; 5.722 ;       ;       ; 5.722 ;
; A[13]      ; SRAM_CE_N     ; 7.292 ;       ;       ; 7.292 ;
; A[15]      ; D[0]          ; 6.005 ; 6.005 ; 6.005 ; 6.005 ;
; A[15]      ; D[1]          ; 6.086 ; 6.086 ; 6.086 ; 6.086 ;
; A[15]      ; D[2]          ; 6.115 ; 6.115 ; 6.115 ; 6.115 ;
; A[15]      ; D[3]          ; 6.137 ; 6.137 ; 6.137 ; 6.137 ;
; A[15]      ; D[4]          ; 6.137 ; 6.137 ; 6.137 ; 6.137 ;
; A[15]      ; D[5]          ; 6.464 ; 6.464 ; 6.464 ; 6.464 ;
; A[15]      ; D[6]          ; 6.492 ; 6.492 ; 6.492 ; 6.492 ;
; A[15]      ; D[7]          ; 6.592 ; 6.592 ; 6.592 ; 6.592 ;
; A[15]      ; HEX2[0]       ; 7.298 ; 7.298 ; 7.298 ; 7.298 ;
; A[15]      ; HEX2[1]       ; 7.230 ; 7.230 ; 7.230 ; 7.230 ;
; A[15]      ; HEX2[2]       ; 7.272 ; 7.272 ; 7.272 ; 7.272 ;
; A[15]      ; HEX2[3]       ; 7.270 ; 7.270 ; 7.270 ; 7.270 ;
; A[15]      ; HEX2[4]       ; 7.326 ; 7.326 ; 7.326 ; 7.326 ;
; A[15]      ; HEX2[5]       ; 7.360 ; 7.360 ; 7.360 ; 7.360 ;
; A[15]      ; HEX2[6]       ; 7.386 ; 7.386 ; 7.386 ; 7.386 ;
; A[15]      ; HEX3[0]       ; 6.931 ; 6.931 ; 6.931 ; 6.931 ;
; A[15]      ; HEX3[1]       ; 6.977 ; 6.977 ; 6.977 ; 6.977 ;
; A[15]      ; HEX3[2]       ; 6.962 ; 6.962 ; 6.962 ; 6.962 ;
; A[15]      ; HEX3[3]       ; 7.127 ; 7.127 ; 7.127 ; 7.127 ;
; A[15]      ; HEX3[4]       ; 6.933 ; 6.933 ; 6.933 ; 6.933 ;
; A[15]      ; HEX3[5]       ; 6.568 ; 6.568 ; 6.568 ; 6.568 ;
; A[15]      ; HEX3[6]       ; 6.853 ; 6.853 ; 6.853 ; 6.853 ;
; A[15]      ; LEDG[2]       ; 6.520 ; 6.520 ; 6.520 ; 6.520 ;
; A[15]      ; LEDG[3]       ; 6.537 ; 6.537 ; 6.537 ; 6.537 ;
; A[15]      ; LEDG[4]       ; 6.562 ; 6.562 ; 6.562 ; 6.562 ;
; A[15]      ; LEDG[5]       ; 6.573 ; 6.573 ; 6.573 ; 6.573 ;
; A[15]      ; SRAM_ADDR[14] ; 7.424 ; 7.424 ; 7.424 ; 7.424 ;
; A[15]      ; SRAM_ADDR[15] ; 7.887 ; 7.887 ; 7.887 ; 7.887 ;
; A[15]      ; SRAM_ADDR[16] ; 7.311 ; 7.311 ; 7.311 ; 7.311 ;
; A[15]      ; SRAM_ADDR[17] ; 8.134 ; 8.134 ; 8.134 ; 8.134 ;
; A[15]      ; SRAM_CE_N     ; 7.618 ; 7.618 ; 7.618 ; 7.618 ;
; A[15]      ; SRAM_LB_N     ; 7.691 ; 7.691 ; 7.691 ; 7.691 ;
; A[15]      ; SRAM_UB_N     ; 7.679 ; 7.679 ; 7.679 ; 7.679 ;
; IORQ_n     ; BUSDIR_n      ; 6.868 ;       ;       ; 6.868 ;
; IORQ_n     ; D[0]          ; 6.834 ; 6.834 ; 6.834 ; 6.834 ;
; IORQ_n     ; D[1]          ; 7.280 ; 7.280 ; 7.280 ; 7.280 ;
; IORQ_n     ; D[2]          ; 6.829 ; 6.829 ; 6.829 ; 6.829 ;
; IORQ_n     ; D[3]          ; 7.206 ; 7.206 ; 7.206 ; 7.206 ;
; IORQ_n     ; D[4]          ; 6.854 ; 6.854 ; 6.854 ; 6.854 ;
; IORQ_n     ; D[5]          ; 7.658 ; 7.658 ; 7.658 ; 7.658 ;
; IORQ_n     ; D[6]          ; 7.742 ; 7.742 ; 7.742 ; 7.742 ;
; IORQ_n     ; D[7]          ; 7.786 ; 7.786 ; 7.786 ; 7.786 ;
; IORQ_n     ; U1OE_n        ; 6.253 ;       ;       ; 6.253 ;
; KEY[0]     ; LEDG[7]       ;       ; 5.055 ; 5.055 ;       ;
; KEY[0]     ; WAIT_n        ; 5.383 ; 5.383 ; 5.383 ; 5.383 ;
; M1_n       ; BUSDIR_n      ;       ; 6.729 ; 6.729 ;       ;
; M1_n       ; D[0]          ; 6.695 ; 6.695 ; 6.695 ; 6.695 ;
; M1_n       ; D[1]          ; 7.141 ; 7.141 ; 7.141 ; 7.141 ;
; M1_n       ; D[2]          ; 6.690 ; 6.690 ; 6.690 ; 6.690 ;
; M1_n       ; D[3]          ; 7.067 ; 7.067 ; 7.067 ; 7.067 ;
; M1_n       ; D[4]          ; 6.715 ; 6.715 ; 6.715 ; 6.715 ;
; M1_n       ; D[5]          ; 7.519 ; 7.519 ; 7.519 ; 7.519 ;
; M1_n       ; D[6]          ; 7.603 ; 7.603 ; 7.603 ; 7.603 ;
; M1_n       ; D[7]          ; 7.647 ; 7.647 ; 7.647 ; 7.647 ;
; M1_n       ; U1OE_n        ;       ; 6.114 ; 6.114 ;       ;
; RD_n       ; BUSDIR_n      ; 6.657 ;       ;       ; 6.657 ;
; RD_n       ; D[0]          ; 5.075 ; 5.075 ; 5.075 ; 5.075 ;
; RD_n       ; D[1]          ; 5.156 ; 5.156 ; 5.156 ; 5.156 ;
; RD_n       ; D[2]          ; 5.185 ; 5.185 ; 5.185 ; 5.185 ;
; RD_n       ; D[3]          ; 5.207 ; 5.207 ; 5.207 ; 5.207 ;
; RD_n       ; D[4]          ; 5.207 ; 5.207 ; 5.207 ; 5.207 ;
; RD_n       ; D[5]          ; 5.534 ; 5.534 ; 5.534 ; 5.534 ;
; RD_n       ; D[6]          ; 5.618 ; 5.618 ; 5.618 ; 5.618 ;
; RD_n       ; D[7]          ; 5.662 ; 5.662 ; 5.662 ; 5.662 ;
; RD_n       ; U1OE_n        ; 6.042 ;       ;       ; 6.042 ;
; RESET_n    ; LEDG[7]       ;       ; 5.688 ; 5.688 ;       ;
; RESET_n    ; WAIT_n        ; 6.016 ; 6.016 ; 6.016 ; 6.016 ;
; SLTSL_n    ; D[0]          ; 6.178 ; 6.178 ; 6.178 ; 6.178 ;
; SLTSL_n    ; D[1]          ; 6.259 ; 6.259 ; 6.259 ; 6.259 ;
; SLTSL_n    ; D[2]          ; 6.288 ; 6.288 ; 6.288 ; 6.288 ;
; SLTSL_n    ; D[3]          ; 6.310 ; 6.310 ; 6.310 ; 6.310 ;
; SLTSL_n    ; D[4]          ; 6.310 ; 6.310 ; 6.310 ; 6.310 ;
; SLTSL_n    ; D[5]          ; 6.574 ; 6.574 ; 6.574 ; 6.574 ;
; SLTSL_n    ; D[6]          ; 6.665 ; 6.676 ; 6.676 ; 6.665 ;
; SLTSL_n    ; D[7]          ; 6.765 ; 6.765 ; 6.765 ; 6.765 ;
; SLTSL_n    ; LEDG[2]       ; 6.693 ;       ;       ; 6.693 ;
; SLTSL_n    ; LEDG[3]       ; 6.702 ;       ;       ; 6.702 ;
; SLTSL_n    ; LEDG[4]       ; 6.732 ;       ;       ; 6.732 ;
; SLTSL_n    ; LEDG[5]       ; 6.744 ;       ;       ; 6.744 ;
; SLTSL_n    ; LEDG[6]       ;       ; 6.024 ; 6.024 ;       ;
; SLTSL_n    ; SRAM_CE_N     ; 7.791 ;       ;       ; 7.791 ;
; SLTSL_n    ; U1OE_n        ; 6.510 ;       ;       ; 6.510 ;
; SW[9]      ; D[0]          ; 4.351 ; 4.351 ; 4.351 ; 4.351 ;
; SW[9]      ; D[1]          ; 4.432 ; 4.432 ; 4.432 ; 4.432 ;
; SW[9]      ; D[2]          ; 4.461 ; 4.461 ; 4.461 ; 4.461 ;
; SW[9]      ; D[3]          ; 4.483 ; 4.483 ; 4.483 ; 4.483 ;
; SW[9]      ; D[4]          ; 4.483 ; 4.483 ; 4.483 ; 4.483 ;
; SW[9]      ; D[5]          ; 4.747 ; 4.747 ; 4.747 ; 4.747 ;
; SW[9]      ; D[6]          ; 4.849 ; 4.838 ; 4.838 ; 4.849 ;
; SW[9]      ; D[7]          ; 4.938 ; 4.938 ; 4.938 ; 4.938 ;
; SW[9]      ; LEDG[2]       ;       ; 4.866 ; 4.866 ;       ;
; SW[9]      ; LEDG[3]       ;       ; 4.875 ; 4.875 ;       ;
; SW[9]      ; LEDG[4]       ;       ; 4.905 ; 4.905 ;       ;
; SW[9]      ; LEDG[5]       ;       ; 4.917 ; 4.917 ;       ;
; SW[9]      ; LEDG[6]       ; 4.197 ;       ;       ; 4.197 ;
; SW[9]      ; SRAM_CE_N     ;       ; 5.964 ; 5.964 ;       ;
; SW[9]      ; U1OE_n        ;       ; 4.683 ; 4.683 ;       ;
; WR_n       ; SRAM_WE_N     ; 5.634 ;       ;       ; 5.634 ;
; WR_n       ; U1OE_n        ; 6.677 ;       ;       ; 6.677 ;
+------------+---------------+-------+-------+-------+-------+


+----------------------------------------------------------------------+
; Output Enable Times                                                  ;
+-----------+------------+-------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+------+------------+-----------------+
; D[*]      ; A[14]      ; 3.974 ;      ; Rise       ; A[14]           ;
;  D[0]     ; A[14]      ; 3.974 ;      ; Rise       ; A[14]           ;
;  D[1]     ; A[14]      ; 4.055 ;      ; Rise       ; A[14]           ;
;  D[2]     ; A[14]      ; 4.084 ;      ; Rise       ; A[14]           ;
;  D[3]     ; A[14]      ; 4.106 ;      ; Rise       ; A[14]           ;
;  D[4]     ; A[14]      ; 4.106 ;      ; Rise       ; A[14]           ;
;  D[5]     ; A[14]      ; 4.433 ;      ; Rise       ; A[14]           ;
;  D[6]     ; A[14]      ; 4.517 ;      ; Rise       ; A[14]           ;
;  D[7]     ; A[14]      ; 4.561 ;      ; Rise       ; A[14]           ;
; D[*]      ; A[14]      ; 4.927 ;      ; Fall       ; A[14]           ;
;  D[0]     ; A[14]      ; 4.927 ;      ; Fall       ; A[14]           ;
;  D[1]     ; A[14]      ; 5.008 ;      ; Fall       ; A[14]           ;
;  D[2]     ; A[14]      ; 5.037 ;      ; Fall       ; A[14]           ;
;  D[3]     ; A[14]      ; 5.059 ;      ; Fall       ; A[14]           ;
;  D[4]     ; A[14]      ; 5.059 ;      ; Fall       ; A[14]           ;
;  D[5]     ; A[14]      ; 5.386 ;      ; Fall       ; A[14]           ;
;  D[6]     ; A[14]      ; 5.470 ;      ; Fall       ; A[14]           ;
;  D[7]     ; A[14]      ; 5.514 ;      ; Fall       ; A[14]           ;
; D[*]      ; A[2]       ; 4.947 ;      ; Rise       ; A[2]            ;
;  D[0]     ; A[2]       ; 4.947 ;      ; Rise       ; A[2]            ;
;  D[1]     ; A[2]       ; 5.028 ;      ; Rise       ; A[2]            ;
;  D[2]     ; A[2]       ; 5.057 ;      ; Rise       ; A[2]            ;
;  D[3]     ; A[2]       ; 5.079 ;      ; Rise       ; A[2]            ;
;  D[4]     ; A[2]       ; 5.079 ;      ; Rise       ; A[2]            ;
;  D[5]     ; A[2]       ; 5.406 ;      ; Rise       ; A[2]            ;
;  D[6]     ; A[2]       ; 5.490 ;      ; Rise       ; A[2]            ;
;  D[7]     ; A[2]       ; 5.534 ;      ; Rise       ; A[2]            ;
; D[*]      ; A[2]       ; 4.947 ;      ; Fall       ; A[2]            ;
;  D[0]     ; A[2]       ; 4.947 ;      ; Fall       ; A[2]            ;
;  D[1]     ; A[2]       ; 5.028 ;      ; Fall       ; A[2]            ;
;  D[2]     ; A[2]       ; 5.057 ;      ; Fall       ; A[2]            ;
;  D[3]     ; A[2]       ; 5.079 ;      ; Fall       ; A[2]            ;
;  D[4]     ; A[2]       ; 5.079 ;      ; Fall       ; A[2]            ;
;  D[5]     ; A[2]       ; 5.406 ;      ; Fall       ; A[2]            ;
;  D[6]     ; A[2]       ; 5.490 ;      ; Fall       ; A[2]            ;
;  D[7]     ; A[2]       ; 5.534 ;      ; Fall       ; A[2]            ;
+-----------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------+
; Minimum Output Enable Times                                          ;
+-----------+------------+-------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+------+------------+-----------------+
; D[*]      ; A[14]      ; 3.414 ;      ; Rise       ; A[14]           ;
;  D[0]     ; A[14]      ; 3.414 ;      ; Rise       ; A[14]           ;
;  D[1]     ; A[14]      ; 3.495 ;      ; Rise       ; A[14]           ;
;  D[2]     ; A[14]      ; 3.524 ;      ; Rise       ; A[14]           ;
;  D[3]     ; A[14]      ; 3.546 ;      ; Rise       ; A[14]           ;
;  D[4]     ; A[14]      ; 3.546 ;      ; Rise       ; A[14]           ;
;  D[5]     ; A[14]      ; 3.873 ;      ; Rise       ; A[14]           ;
;  D[6]     ; A[14]      ; 3.957 ;      ; Rise       ; A[14]           ;
;  D[7]     ; A[14]      ; 4.001 ;      ; Rise       ; A[14]           ;
; D[*]      ; A[14]      ; 3.414 ;      ; Fall       ; A[14]           ;
;  D[0]     ; A[14]      ; 3.414 ;      ; Fall       ; A[14]           ;
;  D[1]     ; A[14]      ; 3.495 ;      ; Fall       ; A[14]           ;
;  D[2]     ; A[14]      ; 3.524 ;      ; Fall       ; A[14]           ;
;  D[3]     ; A[14]      ; 3.546 ;      ; Fall       ; A[14]           ;
;  D[4]     ; A[14]      ; 3.546 ;      ; Fall       ; A[14]           ;
;  D[5]     ; A[14]      ; 3.873 ;      ; Fall       ; A[14]           ;
;  D[6]     ; A[14]      ; 3.957 ;      ; Fall       ; A[14]           ;
;  D[7]     ; A[14]      ; 4.001 ;      ; Fall       ; A[14]           ;
; D[*]      ; A[2]       ; 3.853 ;      ; Rise       ; A[2]            ;
;  D[0]     ; A[2]       ; 3.853 ;      ; Rise       ; A[2]            ;
;  D[1]     ; A[2]       ; 3.934 ;      ; Rise       ; A[2]            ;
;  D[2]     ; A[2]       ; 3.963 ;      ; Rise       ; A[2]            ;
;  D[3]     ; A[2]       ; 3.985 ;      ; Rise       ; A[2]            ;
;  D[4]     ; A[2]       ; 3.985 ;      ; Rise       ; A[2]            ;
;  D[5]     ; A[2]       ; 4.312 ;      ; Rise       ; A[2]            ;
;  D[6]     ; A[2]       ; 4.396 ;      ; Rise       ; A[2]            ;
;  D[7]     ; A[2]       ; 4.440 ;      ; Rise       ; A[2]            ;
; D[*]      ; A[2]       ; 3.853 ;      ; Fall       ; A[2]            ;
;  D[0]     ; A[2]       ; 3.853 ;      ; Fall       ; A[2]            ;
;  D[1]     ; A[2]       ; 3.934 ;      ; Fall       ; A[2]            ;
;  D[2]     ; A[2]       ; 3.963 ;      ; Fall       ; A[2]            ;
;  D[3]     ; A[2]       ; 3.985 ;      ; Fall       ; A[2]            ;
;  D[4]     ; A[2]       ; 3.985 ;      ; Fall       ; A[2]            ;
;  D[5]     ; A[2]       ; 4.312 ;      ; Fall       ; A[2]            ;
;  D[6]     ; A[2]       ; 4.396 ;      ; Fall       ; A[2]            ;
;  D[7]     ; A[2]       ; 4.440 ;      ; Fall       ; A[2]            ;
+-----------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; D[*]      ; A[14]      ; 3.974     ;           ; Rise       ; A[14]           ;
;  D[0]     ; A[14]      ; 3.974     ;           ; Rise       ; A[14]           ;
;  D[1]     ; A[14]      ; 4.055     ;           ; Rise       ; A[14]           ;
;  D[2]     ; A[14]      ; 4.084     ;           ; Rise       ; A[14]           ;
;  D[3]     ; A[14]      ; 4.106     ;           ; Rise       ; A[14]           ;
;  D[4]     ; A[14]      ; 4.106     ;           ; Rise       ; A[14]           ;
;  D[5]     ; A[14]      ; 4.433     ;           ; Rise       ; A[14]           ;
;  D[6]     ; A[14]      ; 4.517     ;           ; Rise       ; A[14]           ;
;  D[7]     ; A[14]      ; 4.561     ;           ; Rise       ; A[14]           ;
; D[*]      ; A[14]      ; 4.927     ;           ; Fall       ; A[14]           ;
;  D[0]     ; A[14]      ; 4.927     ;           ; Fall       ; A[14]           ;
;  D[1]     ; A[14]      ; 5.008     ;           ; Fall       ; A[14]           ;
;  D[2]     ; A[14]      ; 5.037     ;           ; Fall       ; A[14]           ;
;  D[3]     ; A[14]      ; 5.059     ;           ; Fall       ; A[14]           ;
;  D[4]     ; A[14]      ; 5.059     ;           ; Fall       ; A[14]           ;
;  D[5]     ; A[14]      ; 5.386     ;           ; Fall       ; A[14]           ;
;  D[6]     ; A[14]      ; 5.470     ;           ; Fall       ; A[14]           ;
;  D[7]     ; A[14]      ; 5.514     ;           ; Fall       ; A[14]           ;
; D[*]      ; A[2]       ; 4.947     ;           ; Rise       ; A[2]            ;
;  D[0]     ; A[2]       ; 4.947     ;           ; Rise       ; A[2]            ;
;  D[1]     ; A[2]       ; 5.028     ;           ; Rise       ; A[2]            ;
;  D[2]     ; A[2]       ; 5.057     ;           ; Rise       ; A[2]            ;
;  D[3]     ; A[2]       ; 5.079     ;           ; Rise       ; A[2]            ;
;  D[4]     ; A[2]       ; 5.079     ;           ; Rise       ; A[2]            ;
;  D[5]     ; A[2]       ; 5.406     ;           ; Rise       ; A[2]            ;
;  D[6]     ; A[2]       ; 5.490     ;           ; Rise       ; A[2]            ;
;  D[7]     ; A[2]       ; 5.534     ;           ; Rise       ; A[2]            ;
; D[*]      ; A[2]       ; 4.947     ;           ; Fall       ; A[2]            ;
;  D[0]     ; A[2]       ; 4.947     ;           ; Fall       ; A[2]            ;
;  D[1]     ; A[2]       ; 5.028     ;           ; Fall       ; A[2]            ;
;  D[2]     ; A[2]       ; 5.057     ;           ; Fall       ; A[2]            ;
;  D[3]     ; A[2]       ; 5.079     ;           ; Fall       ; A[2]            ;
;  D[4]     ; A[2]       ; 5.079     ;           ; Fall       ; A[2]            ;
;  D[5]     ; A[2]       ; 5.406     ;           ; Fall       ; A[2]            ;
;  D[6]     ; A[2]       ; 5.490     ;           ; Fall       ; A[2]            ;
;  D[7]     ; A[2]       ; 5.534     ;           ; Fall       ; A[2]            ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; D[*]      ; A[14]      ; 3.414     ;           ; Rise       ; A[14]           ;
;  D[0]     ; A[14]      ; 3.414     ;           ; Rise       ; A[14]           ;
;  D[1]     ; A[14]      ; 3.495     ;           ; Rise       ; A[14]           ;
;  D[2]     ; A[14]      ; 3.524     ;           ; Rise       ; A[14]           ;
;  D[3]     ; A[14]      ; 3.546     ;           ; Rise       ; A[14]           ;
;  D[4]     ; A[14]      ; 3.546     ;           ; Rise       ; A[14]           ;
;  D[5]     ; A[14]      ; 3.873     ;           ; Rise       ; A[14]           ;
;  D[6]     ; A[14]      ; 3.957     ;           ; Rise       ; A[14]           ;
;  D[7]     ; A[14]      ; 4.001     ;           ; Rise       ; A[14]           ;
; D[*]      ; A[14]      ; 3.414     ;           ; Fall       ; A[14]           ;
;  D[0]     ; A[14]      ; 3.414     ;           ; Fall       ; A[14]           ;
;  D[1]     ; A[14]      ; 3.495     ;           ; Fall       ; A[14]           ;
;  D[2]     ; A[14]      ; 3.524     ;           ; Fall       ; A[14]           ;
;  D[3]     ; A[14]      ; 3.546     ;           ; Fall       ; A[14]           ;
;  D[4]     ; A[14]      ; 3.546     ;           ; Fall       ; A[14]           ;
;  D[5]     ; A[14]      ; 3.873     ;           ; Fall       ; A[14]           ;
;  D[6]     ; A[14]      ; 3.957     ;           ; Fall       ; A[14]           ;
;  D[7]     ; A[14]      ; 4.001     ;           ; Fall       ; A[14]           ;
; D[*]      ; A[2]       ; 3.853     ;           ; Rise       ; A[2]            ;
;  D[0]     ; A[2]       ; 3.853     ;           ; Rise       ; A[2]            ;
;  D[1]     ; A[2]       ; 3.934     ;           ; Rise       ; A[2]            ;
;  D[2]     ; A[2]       ; 3.963     ;           ; Rise       ; A[2]            ;
;  D[3]     ; A[2]       ; 3.985     ;           ; Rise       ; A[2]            ;
;  D[4]     ; A[2]       ; 3.985     ;           ; Rise       ; A[2]            ;
;  D[5]     ; A[2]       ; 4.312     ;           ; Rise       ; A[2]            ;
;  D[6]     ; A[2]       ; 4.396     ;           ; Rise       ; A[2]            ;
;  D[7]     ; A[2]       ; 4.440     ;           ; Rise       ; A[2]            ;
; D[*]      ; A[2]       ; 3.853     ;           ; Fall       ; A[2]            ;
;  D[0]     ; A[2]       ; 3.853     ;           ; Fall       ; A[2]            ;
;  D[1]     ; A[2]       ; 3.934     ;           ; Fall       ; A[2]            ;
;  D[2]     ; A[2]       ; 3.963     ;           ; Fall       ; A[2]            ;
;  D[3]     ; A[2]       ; 3.985     ;           ; Fall       ; A[2]            ;
;  D[4]     ; A[2]       ; 3.985     ;           ; Fall       ; A[2]            ;
;  D[5]     ; A[2]       ; 4.312     ;           ; Fall       ; A[2]            ;
;  D[6]     ; A[2]       ; 4.396     ;           ; Fall       ; A[2]            ;
;  D[7]     ; A[2]       ; 4.440     ;           ; Fall       ; A[2]            ;
+-----------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+---------+----------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold     ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+----------+----------+---------+---------------------+
; Worst-case Slack ; -2.161  ; -6.533   ; N/A      ; N/A     ; -2.645              ;
;  A[14]           ; -2.161  ; -4.216   ; N/A      ; N/A     ; -2.645              ;
;  A[2]            ; -0.944  ; -6.533   ; N/A      ; N/A     ; -1.469              ;
; Design-wide TNS  ; -24.388 ; -151.749 ; 0.0      ; 0.0     ; -288.386            ;
;  A[14]           ; -17.046 ; -64.233  ; N/A      ; N/A     ; -242.925            ;
;  A[2]            ; -7.342  ; -87.516  ; N/A      ; N/A     ; -45.461             ;
+------------------+---------+----------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; D[*]         ; A[14]      ; 3.436  ; 3.436  ; Rise       ; A[14]           ;
;  D[0]        ; A[14]      ; 3.102  ; 3.102  ; Rise       ; A[14]           ;
;  D[1]        ; A[14]      ; 3.436  ; 3.436  ; Rise       ; A[14]           ;
;  D[2]        ; A[14]      ; 1.522  ; 1.522  ; Rise       ; A[14]           ;
;  D[3]        ; A[14]      ; 2.786  ; 2.786  ; Rise       ; A[14]           ;
;  D[4]        ; A[14]      ; 2.704  ; 2.704  ; Rise       ; A[14]           ;
;  D[5]        ; A[14]      ; 2.632  ; 2.632  ; Rise       ; A[14]           ;
;  D[6]        ; A[14]      ; 2.899  ; 2.899  ; Rise       ; A[14]           ;
;  D[7]        ; A[14]      ; 2.555  ; 2.555  ; Rise       ; A[14]           ;
; A[*]         ; A[14]      ; 4.988  ; 4.988  ; Fall       ; A[14]           ;
;  A[14]       ; A[14]      ; 0.038  ; 0.038  ; Fall       ; A[14]           ;
;  A[15]       ; A[14]      ; 4.988  ; 4.988  ; Fall       ; A[14]           ;
; D[*]         ; A[14]      ; 3.395  ; 3.395  ; Fall       ; A[14]           ;
;  D[0]        ; A[14]      ; 2.776  ; 2.776  ; Fall       ; A[14]           ;
;  D[1]        ; A[14]      ; 3.395  ; 3.395  ; Fall       ; A[14]           ;
;  D[2]        ; A[14]      ; 2.275  ; 2.275  ; Fall       ; A[14]           ;
;  D[3]        ; A[14]      ; 2.718  ; 2.718  ; Fall       ; A[14]           ;
;  D[4]        ; A[14]      ; 2.705  ; 2.705  ; Fall       ; A[14]           ;
;  D[5]        ; A[14]      ; 2.800  ; 2.800  ; Fall       ; A[14]           ;
;  D[6]        ; A[14]      ; 2.898  ; 2.898  ; Fall       ; A[14]           ;
;  D[7]        ; A[14]      ; 2.836  ; 2.836  ; Fall       ; A[14]           ;
; SRAM_DQ[*]   ; A[14]      ; 1.924  ; 1.924  ; Fall       ; A[14]           ;
;  SRAM_DQ[0]  ; A[14]      ; 1.640  ; 1.640  ; Fall       ; A[14]           ;
;  SRAM_DQ[1]  ; A[14]      ; 1.487  ; 1.487  ; Fall       ; A[14]           ;
;  SRAM_DQ[2]  ; A[14]      ; 1.820  ; 1.820  ; Fall       ; A[14]           ;
;  SRAM_DQ[3]  ; A[14]      ; 1.924  ; 1.924  ; Fall       ; A[14]           ;
;  SRAM_DQ[4]  ; A[14]      ; 1.776  ; 1.776  ; Fall       ; A[14]           ;
;  SRAM_DQ[5]  ; A[14]      ; 1.798  ; 1.798  ; Fall       ; A[14]           ;
;  SRAM_DQ[6]  ; A[14]      ; 1.365  ; 1.365  ; Fall       ; A[14]           ;
;  SRAM_DQ[7]  ; A[14]      ; 1.386  ; 1.386  ; Fall       ; A[14]           ;
;  SRAM_DQ[8]  ; A[14]      ; 1.814  ; 1.814  ; Fall       ; A[14]           ;
;  SRAM_DQ[9]  ; A[14]      ; 1.829  ; 1.829  ; Fall       ; A[14]           ;
;  SRAM_DQ[10] ; A[14]      ; 1.686  ; 1.686  ; Fall       ; A[14]           ;
;  SRAM_DQ[11] ; A[14]      ; 1.537  ; 1.537  ; Fall       ; A[14]           ;
;  SRAM_DQ[12] ; A[14]      ; 1.590  ; 1.590  ; Fall       ; A[14]           ;
;  SRAM_DQ[13] ; A[14]      ; 1.683  ; 1.683  ; Fall       ; A[14]           ;
;  SRAM_DQ[14] ; A[14]      ; 1.661  ; 1.661  ; Fall       ; A[14]           ;
;  SRAM_DQ[15] ; A[14]      ; 1.737  ; 1.737  ; Fall       ; A[14]           ;
; WR_n         ; A[14]      ; 1.085  ; 1.085  ; Fall       ; A[14]           ;
; A[*]         ; A[2]       ; 7.897  ; 7.897  ; Fall       ; A[2]            ;
;  A[0]        ; A[2]       ; 4.404  ; 4.404  ; Fall       ; A[2]            ;
;  A[1]        ; A[2]       ; 3.949  ; 3.949  ; Fall       ; A[2]            ;
;  A[2]        ; A[2]       ; 0.532  ; 0.532  ; Fall       ; A[2]            ;
;  A[3]        ; A[2]       ; 5.666  ; 5.666  ; Fall       ; A[2]            ;
;  A[4]        ; A[2]       ; 5.618  ; 5.618  ; Fall       ; A[2]            ;
;  A[5]        ; A[2]       ; 6.175  ; 6.175  ; Fall       ; A[2]            ;
;  A[6]        ; A[2]       ; 7.897  ; 7.897  ; Fall       ; A[2]            ;
;  A[7]        ; A[2]       ; 7.260  ; 7.260  ; Fall       ; A[2]            ;
;  A[14]       ; A[2]       ; -1.179 ; -1.179 ; Fall       ; A[2]            ;
;  A[15]       ; A[2]       ; 3.771  ; 3.771  ; Fall       ; A[2]            ;
; D[*]         ; A[2]       ; 3.417  ; 3.417  ; Fall       ; A[2]            ;
;  D[0]        ; A[2]       ; 2.993  ; 2.993  ; Fall       ; A[2]            ;
;  D[1]        ; A[2]       ; 3.417  ; 3.417  ; Fall       ; A[2]            ;
;  D[2]        ; A[2]       ; 2.450  ; 2.450  ; Fall       ; A[2]            ;
;  D[3]        ; A[2]       ; 2.754  ; 2.754  ; Fall       ; A[2]            ;
;  D[4]        ; A[2]       ; 2.758  ; 2.758  ; Fall       ; A[2]            ;
;  D[5]        ; A[2]       ; 2.768  ; 2.768  ; Fall       ; A[2]            ;
;  D[6]        ; A[2]       ; 2.866  ; 2.866  ; Fall       ; A[2]            ;
;  D[7]        ; A[2]       ; 2.797  ; 2.797  ; Fall       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 0.707  ; 0.707  ; Fall       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 0.510  ; 0.510  ; Fall       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 0.461  ; 0.461  ; Fall       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 0.603  ; 0.603  ; Fall       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 0.707  ; 0.707  ; Fall       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 0.559  ; 0.559  ; Fall       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 0.581  ; 0.581  ; Fall       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 0.368  ; 0.368  ; Fall       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 0.366  ; 0.366  ; Fall       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 0.597  ; 0.597  ; Fall       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 0.612  ; 0.612  ; Fall       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 0.531  ; 0.531  ; Fall       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 0.471  ; 0.471  ; Fall       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 0.483  ; 0.483  ; Fall       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 0.531  ; 0.531  ; Fall       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 0.542  ; 0.542  ; Fall       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 0.562  ; 0.562  ; Fall       ; A[2]            ;
; WR_n         ; A[2]       ; 0.256  ; 0.256  ; Fall       ; A[2]            ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; D[*]         ; A[14]      ; 2.426  ; 2.426  ; Rise       ; A[14]           ;
;  D[0]        ; A[14]      ; 1.092  ; 1.092  ; Rise       ; A[14]           ;
;  D[1]        ; A[14]      ; 0.748  ; 0.748  ; Rise       ; A[14]           ;
;  D[2]        ; A[14]      ; 2.426  ; 2.426  ; Rise       ; A[14]           ;
;  D[3]        ; A[14]      ; 1.163  ; 1.163  ; Rise       ; A[14]           ;
;  D[4]        ; A[14]      ; 1.436  ; 1.436  ; Rise       ; A[14]           ;
;  D[5]        ; A[14]      ; 1.317  ; 1.317  ; Rise       ; A[14]           ;
;  D[6]        ; A[14]      ; 1.246  ; 1.246  ; Rise       ; A[14]           ;
;  D[7]        ; A[14]      ; 1.398  ; 1.398  ; Rise       ; A[14]           ;
; A[*]         ; A[14]      ; 4.129  ; 4.129  ; Fall       ; A[14]           ;
;  A[14]       ; A[14]      ; 4.129  ; 4.129  ; Fall       ; A[14]           ;
;  A[15]       ; A[14]      ; -0.666 ; -0.666 ; Fall       ; A[14]           ;
; D[*]         ; A[14]      ; 2.422  ; 2.422  ; Fall       ; A[14]           ;
;  D[0]        ; A[14]      ; 1.165  ; 1.165  ; Fall       ; A[14]           ;
;  D[1]        ; A[14]      ; 0.798  ; 0.798  ; Fall       ; A[14]           ;
;  D[2]        ; A[14]      ; 2.422  ; 2.422  ; Fall       ; A[14]           ;
;  D[3]        ; A[14]      ; 1.224  ; 1.224  ; Fall       ; A[14]           ;
;  D[4]        ; A[14]      ; 1.248  ; 1.248  ; Fall       ; A[14]           ;
;  D[5]        ; A[14]      ; 1.313  ; 1.313  ; Fall       ; A[14]           ;
;  D[6]        ; A[14]      ; 1.286  ; 1.286  ; Fall       ; A[14]           ;
;  D[7]        ; A[14]      ; 1.349  ; 1.349  ; Fall       ; A[14]           ;
; SRAM_DQ[*]   ; A[14]      ; -0.484 ; -0.484 ; Fall       ; A[14]           ;
;  SRAM_DQ[0]  ; A[14]      ; -0.655 ; -0.655 ; Fall       ; A[14]           ;
;  SRAM_DQ[1]  ; A[14]      ; -0.606 ; -0.606 ; Fall       ; A[14]           ;
;  SRAM_DQ[2]  ; A[14]      ; -0.711 ; -0.711 ; Fall       ; A[14]           ;
;  SRAM_DQ[3]  ; A[14]      ; -0.763 ; -0.763 ; Fall       ; A[14]           ;
;  SRAM_DQ[4]  ; A[14]      ; -0.702 ; -0.702 ; Fall       ; A[14]           ;
;  SRAM_DQ[5]  ; A[14]      ; -0.713 ; -0.713 ; Fall       ; A[14]           ;
;  SRAM_DQ[6]  ; A[14]      ; -0.484 ; -0.484 ; Fall       ; A[14]           ;
;  SRAM_DQ[7]  ; A[14]      ; -0.505 ; -0.505 ; Fall       ; A[14]           ;
;  SRAM_DQ[8]  ; A[14]      ; -0.704 ; -0.704 ; Fall       ; A[14]           ;
;  SRAM_DQ[9]  ; A[14]      ; -0.691 ; -0.691 ; Fall       ; A[14]           ;
;  SRAM_DQ[10] ; A[14]      ; -0.676 ; -0.676 ; Fall       ; A[14]           ;
;  SRAM_DQ[11] ; A[14]      ; -0.616 ; -0.616 ; Fall       ; A[14]           ;
;  SRAM_DQ[12] ; A[14]      ; -0.628 ; -0.628 ; Fall       ; A[14]           ;
;  SRAM_DQ[13] ; A[14]      ; -0.676 ; -0.676 ; Fall       ; A[14]           ;
;  SRAM_DQ[14] ; A[14]      ; -0.687 ; -0.687 ; Fall       ; A[14]           ;
;  SRAM_DQ[15] ; A[14]      ; -0.707 ; -0.707 ; Fall       ; A[14]           ;
; WR_n         ; A[14]      ; -0.156 ; -0.156 ; Fall       ; A[14]           ;
; A[*]         ; A[2]       ; 4.713  ; 4.713  ; Fall       ; A[2]            ;
;  A[0]        ; A[2]       ; -2.018 ; -2.018 ; Fall       ; A[2]            ;
;  A[1]        ; A[2]       ; -1.796 ; -1.796 ; Fall       ; A[2]            ;
;  A[2]        ; A[2]       ; 0.078  ; 0.078  ; Fall       ; A[2]            ;
;  A[3]        ; A[2]       ; -2.724 ; -2.724 ; Fall       ; A[2]            ;
;  A[4]        ; A[2]       ; -2.704 ; -2.704 ; Fall       ; A[2]            ;
;  A[5]        ; A[2]       ; -3.022 ; -3.022 ; Fall       ; A[2]            ;
;  A[6]        ; A[2]       ; -3.377 ; -3.377 ; Fall       ; A[2]            ;
;  A[7]        ; A[2]       ; -3.123 ; -3.123 ; Fall       ; A[2]            ;
;  A[14]       ; A[2]       ; 4.713  ; 4.713  ; Fall       ; A[2]            ;
;  A[15]       ; A[2]       ; -0.401 ; -0.401 ; Fall       ; A[2]            ;
; D[*]         ; A[2]       ; -1.182 ; -1.182 ; Fall       ; A[2]            ;
;  D[0]        ; A[2]       ; -1.444 ; -1.444 ; Fall       ; A[2]            ;
;  D[1]        ; A[2]       ; -1.390 ; -1.390 ; Fall       ; A[2]            ;
;  D[2]        ; A[2]       ; -1.182 ; -1.182 ; Fall       ; A[2]            ;
;  D[3]        ; A[2]       ; -1.344 ; -1.344 ; Fall       ; A[2]            ;
;  D[4]        ; A[2]       ; -1.358 ; -1.358 ; Fall       ; A[2]            ;
;  D[5]        ; A[2]       ; -1.745 ; -1.745 ; Fall       ; A[2]            ;
;  D[6]        ; A[2]       ; -1.779 ; -1.779 ; Fall       ; A[2]            ;
;  D[7]        ; A[2]       ; -1.756 ; -1.756 ; Fall       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 0.100  ; 0.100  ; Fall       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; -0.175 ; -0.175 ; Fall       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; -0.022 ; -0.022 ; Fall       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; -0.355 ; -0.355 ; Fall       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; -0.459 ; -0.459 ; Fall       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; -0.311 ; -0.311 ; Fall       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; -0.333 ; -0.333 ; Fall       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 0.100  ; 0.100  ; Fall       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 0.079  ; 0.079  ; Fall       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; -0.349 ; -0.349 ; Fall       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; -0.364 ; -0.364 ; Fall       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; -0.221 ; -0.221 ; Fall       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; -0.072 ; -0.072 ; Fall       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; -0.125 ; -0.125 ; Fall       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; -0.218 ; -0.218 ; Fall       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; -0.196 ; -0.196 ; Fall       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; -0.272 ; -0.272 ; Fall       ; A[2]            ;
; WR_n         ; A[2]       ; 0.428  ; 0.428  ; Fall       ; A[2]            ;
+--------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; D[*]           ; A[14]      ; 12.849 ; 12.849 ; Rise       ; A[14]           ;
;  D[0]          ; A[14]      ; 11.928 ; 11.928 ; Rise       ; A[14]           ;
;  D[1]          ; A[14]      ; 12.849 ; 12.849 ; Rise       ; A[14]           ;
;  D[2]          ; A[14]      ; 12.247 ; 12.247 ; Rise       ; A[14]           ;
;  D[3]          ; A[14]      ; 12.688 ; 12.688 ; Rise       ; A[14]           ;
;  D[4]          ; A[14]      ; 12.607 ; 12.607 ; Rise       ; A[14]           ;
;  D[5]          ; A[14]      ; 9.929  ; 9.929  ; Rise       ; A[14]           ;
;  D[6]          ; A[14]      ; 10.225 ; 10.225 ; Rise       ; A[14]           ;
;  D[7]          ; A[14]      ; 10.536 ; 10.536 ; Rise       ; A[14]           ;
; HEX2[*]        ; A[14]      ; 18.404 ; 18.404 ; Rise       ; A[14]           ;
;  HEX2[0]       ; A[14]      ; 18.260 ; 18.260 ; Rise       ; A[14]           ;
;  HEX2[1]       ; A[14]      ; 18.038 ; 18.038 ; Rise       ; A[14]           ;
;  HEX2[2]       ; A[14]      ; 18.078 ; 18.078 ; Rise       ; A[14]           ;
;  HEX2[3]       ; A[14]      ; 18.079 ; 18.079 ; Rise       ; A[14]           ;
;  HEX2[4]       ; A[14]      ; 18.281 ; 18.281 ; Rise       ; A[14]           ;
;  HEX2[5]       ; A[14]      ; 18.386 ; 18.386 ; Rise       ; A[14]           ;
;  HEX2[6]       ; A[14]      ; 18.404 ; 18.404 ; Rise       ; A[14]           ;
; HEX3[*]        ; A[14]      ; 16.197 ; 16.197 ; Rise       ; A[14]           ;
;  HEX3[0]       ; A[14]      ; 15.663 ; 15.663 ; Rise       ; A[14]           ;
;  HEX3[1]       ; A[14]      ; 15.492 ; 15.492 ; Rise       ; A[14]           ;
;  HEX3[2]       ; A[14]      ; 15.470 ; 15.470 ; Rise       ; A[14]           ;
;  HEX3[3]       ; A[14]      ; 16.197 ; 16.197 ; Rise       ; A[14]           ;
;  HEX3[4]       ; A[14]      ; 15.556 ; 15.556 ; Rise       ; A[14]           ;
;  HEX3[5]       ; A[14]      ; 14.537 ; 14.537 ; Rise       ; A[14]           ;
;  HEX3[6]       ; A[14]      ; 15.333 ; 15.333 ; Rise       ; A[14]           ;
; LEDG[*]        ; A[14]      ; 9.779  ; 9.779  ; Rise       ; A[14]           ;
;  LEDG[2]       ; A[14]      ; 9.380  ; 9.380  ; Rise       ; A[14]           ;
;  LEDG[3]       ; A[14]      ; 9.736  ; 9.736  ; Rise       ; A[14]           ;
;  LEDG[4]       ; A[14]      ; 9.758  ; 9.758  ; Rise       ; A[14]           ;
;  LEDG[5]       ; A[14]      ; 9.779  ; 9.779  ; Rise       ; A[14]           ;
; SRAM_ADDR[*]   ; A[14]      ; 17.180 ; 17.180 ; Rise       ; A[14]           ;
;  SRAM_ADDR[14] ; A[14]      ; 15.394 ; 15.394 ; Rise       ; A[14]           ;
;  SRAM_ADDR[15] ; A[14]      ; 17.180 ; 17.180 ; Rise       ; A[14]           ;
;  SRAM_ADDR[16] ; A[14]      ; 14.535 ; 14.535 ; Rise       ; A[14]           ;
;  SRAM_ADDR[17] ; A[14]      ; 16.870 ; 16.870 ; Rise       ; A[14]           ;
; SRAM_CE_N      ; A[14]      ; 11.830 ; 11.830 ; Rise       ; A[14]           ;
; SRAM_DQ[*]     ; A[14]      ; 17.325 ; 17.325 ; Rise       ; A[14]           ;
;  SRAM_DQ[0]    ; A[14]      ; 13.642 ; 13.642 ; Rise       ; A[14]           ;
;  SRAM_DQ[1]    ; A[14]      ; 13.628 ; 13.628 ; Rise       ; A[14]           ;
;  SRAM_DQ[2]    ; A[14]      ; 17.325 ; 17.325 ; Rise       ; A[14]           ;
;  SRAM_DQ[3]    ; A[14]      ; 13.653 ; 13.653 ; Rise       ; A[14]           ;
;  SRAM_DQ[4]    ; A[14]      ; 13.093 ; 13.093 ; Rise       ; A[14]           ;
;  SRAM_DQ[5]    ; A[14]      ; 13.098 ; 13.098 ; Rise       ; A[14]           ;
;  SRAM_DQ[6]    ; A[14]      ; 13.347 ; 13.347 ; Rise       ; A[14]           ;
;  SRAM_DQ[7]    ; A[14]      ; 13.397 ; 13.397 ; Rise       ; A[14]           ;
;  SRAM_DQ[8]    ; A[14]      ; 13.205 ; 13.205 ; Rise       ; A[14]           ;
;  SRAM_DQ[9]    ; A[14]      ; 13.443 ; 13.443 ; Rise       ; A[14]           ;
;  SRAM_DQ[10]   ; A[14]      ; 14.850 ; 14.850 ; Rise       ; A[14]           ;
;  SRAM_DQ[11]   ; A[14]      ; 13.208 ; 13.208 ; Rise       ; A[14]           ;
;  SRAM_DQ[12]   ; A[14]      ; 13.156 ; 13.156 ; Rise       ; A[14]           ;
;  SRAM_DQ[13]   ; A[14]      ; 13.442 ; 13.442 ; Rise       ; A[14]           ;
;  SRAM_DQ[14]   ; A[14]      ; 13.660 ; 13.660 ; Rise       ; A[14]           ;
;  SRAM_DQ[15]   ; A[14]      ; 13.620 ; 13.620 ; Rise       ; A[14]           ;
; SRAM_LB_N      ; A[14]      ; 13.988 ; 13.988 ; Rise       ; A[14]           ;
; SRAM_UB_N      ; A[14]      ; 13.975 ; 13.975 ; Rise       ; A[14]           ;
; D[*]           ; A[14]      ; 15.761 ; 15.761 ; Fall       ; A[14]           ;
;  D[0]          ; A[14]      ; 14.908 ; 14.908 ; Fall       ; A[14]           ;
;  D[1]          ; A[14]      ; 15.761 ; 15.761 ; Fall       ; A[14]           ;
;  D[2]          ; A[14]      ; 15.282 ; 15.282 ; Fall       ; A[14]           ;
;  D[3]          ; A[14]      ; 15.437 ; 15.437 ; Fall       ; A[14]           ;
;  D[4]          ; A[14]      ; 15.257 ; 15.257 ; Fall       ; A[14]           ;
;  D[5]          ; A[14]      ; 15.151 ; 15.151 ; Fall       ; A[14]           ;
;  D[6]          ; A[14]      ; 15.062 ; 15.062 ; Fall       ; A[14]           ;
;  D[7]          ; A[14]      ; 14.843 ; 14.843 ; Fall       ; A[14]           ;
; HEX2[*]        ; A[14]      ; 18.404 ; 18.404 ; Fall       ; A[14]           ;
;  HEX2[0]       ; A[14]      ; 18.260 ; 18.260 ; Fall       ; A[14]           ;
;  HEX2[1]       ; A[14]      ; 18.038 ; 18.038 ; Fall       ; A[14]           ;
;  HEX2[2]       ; A[14]      ; 18.078 ; 18.078 ; Fall       ; A[14]           ;
;  HEX2[3]       ; A[14]      ; 18.079 ; 18.079 ; Fall       ; A[14]           ;
;  HEX2[4]       ; A[14]      ; 18.281 ; 18.281 ; Fall       ; A[14]           ;
;  HEX2[5]       ; A[14]      ; 18.386 ; 18.386 ; Fall       ; A[14]           ;
;  HEX2[6]       ; A[14]      ; 18.404 ; 18.404 ; Fall       ; A[14]           ;
; HEX3[*]        ; A[14]      ; 16.197 ; 16.197 ; Fall       ; A[14]           ;
;  HEX3[0]       ; A[14]      ; 15.663 ; 15.663 ; Fall       ; A[14]           ;
;  HEX3[1]       ; A[14]      ; 15.492 ; 15.492 ; Fall       ; A[14]           ;
;  HEX3[2]       ; A[14]      ; 15.470 ; 15.470 ; Fall       ; A[14]           ;
;  HEX3[3]       ; A[14]      ; 16.197 ; 16.197 ; Fall       ; A[14]           ;
;  HEX3[4]       ; A[14]      ; 15.556 ; 15.556 ; Fall       ; A[14]           ;
;  HEX3[5]       ; A[14]      ; 14.537 ; 14.537 ; Fall       ; A[14]           ;
;  HEX3[6]       ; A[14]      ; 15.333 ; 15.333 ; Fall       ; A[14]           ;
; LEDG[*]        ; A[14]      ; 12.908 ; 12.908 ; Fall       ; A[14]           ;
;  LEDG[2]       ; A[14]      ; 12.525 ; 12.525 ; Fall       ; A[14]           ;
;  LEDG[3]       ; A[14]      ; 12.865 ; 12.865 ; Fall       ; A[14]           ;
;  LEDG[4]       ; A[14]      ; 12.887 ; 12.887 ; Fall       ; A[14]           ;
;  LEDG[5]       ; A[14]      ; 12.908 ; 12.908 ; Fall       ; A[14]           ;
; SRAM_ADDR[*]   ; A[14]      ; 17.180 ; 17.180 ; Fall       ; A[14]           ;
;  SRAM_ADDR[14] ; A[14]      ; 15.394 ; 15.394 ; Fall       ; A[14]           ;
;  SRAM_ADDR[15] ; A[14]      ; 17.180 ; 17.180 ; Fall       ; A[14]           ;
;  SRAM_ADDR[16] ; A[14]      ; 14.535 ; 14.535 ; Fall       ; A[14]           ;
;  SRAM_ADDR[17] ; A[14]      ; 16.870 ; 16.870 ; Fall       ; A[14]           ;
; SRAM_CE_N      ; A[14]      ; 14.975 ; 14.975 ; Fall       ; A[14]           ;
; SRAM_DQ[*]     ; A[14]      ; 17.102 ; 17.102 ; Fall       ; A[14]           ;
;  SRAM_DQ[0]    ; A[14]      ; 13.419 ; 13.419 ; Fall       ; A[14]           ;
;  SRAM_DQ[1]    ; A[14]      ; 13.405 ; 13.405 ; Fall       ; A[14]           ;
;  SRAM_DQ[2]    ; A[14]      ; 17.102 ; 17.102 ; Fall       ; A[14]           ;
;  SRAM_DQ[3]    ; A[14]      ; 13.430 ; 13.430 ; Fall       ; A[14]           ;
;  SRAM_DQ[4]    ; A[14]      ; 12.870 ; 12.870 ; Fall       ; A[14]           ;
;  SRAM_DQ[5]    ; A[14]      ; 12.875 ; 12.875 ; Fall       ; A[14]           ;
;  SRAM_DQ[6]    ; A[14]      ; 13.124 ; 13.124 ; Fall       ; A[14]           ;
;  SRAM_DQ[7]    ; A[14]      ; 13.174 ; 13.174 ; Fall       ; A[14]           ;
;  SRAM_DQ[8]    ; A[14]      ; 13.428 ; 13.428 ; Fall       ; A[14]           ;
;  SRAM_DQ[9]    ; A[14]      ; 13.666 ; 13.666 ; Fall       ; A[14]           ;
;  SRAM_DQ[10]   ; A[14]      ; 15.073 ; 15.073 ; Fall       ; A[14]           ;
;  SRAM_DQ[11]   ; A[14]      ; 13.431 ; 13.431 ; Fall       ; A[14]           ;
;  SRAM_DQ[12]   ; A[14]      ; 13.379 ; 13.379 ; Fall       ; A[14]           ;
;  SRAM_DQ[13]   ; A[14]      ; 13.665 ; 13.665 ; Fall       ; A[14]           ;
;  SRAM_DQ[14]   ; A[14]      ; 13.883 ; 13.883 ; Fall       ; A[14]           ;
;  SRAM_DQ[15]   ; A[14]      ; 13.843 ; 13.843 ; Fall       ; A[14]           ;
; SRAM_LB_N      ; A[14]      ; 13.988 ; 13.988 ; Fall       ; A[14]           ;
; SRAM_UB_N      ; A[14]      ; 13.975 ; 13.975 ; Fall       ; A[14]           ;
; BUSDIR_n       ; A[2]       ; 9.364  ; 9.364  ; Rise       ; A[2]            ;
; D[*]           ; A[2]       ; 15.166 ; 15.166 ; Rise       ; A[2]            ;
;  D[0]          ; A[2]       ; 14.245 ; 14.245 ; Rise       ; A[2]            ;
;  D[1]          ; A[2]       ; 15.166 ; 15.166 ; Rise       ; A[2]            ;
;  D[2]          ; A[2]       ; 14.564 ; 14.564 ; Rise       ; A[2]            ;
;  D[3]          ; A[2]       ; 15.005 ; 15.005 ; Rise       ; A[2]            ;
;  D[4]          ; A[2]       ; 14.924 ; 14.924 ; Rise       ; A[2]            ;
;  D[5]          ; A[2]       ; 12.246 ; 12.246 ; Rise       ; A[2]            ;
;  D[6]          ; A[2]       ; 12.542 ; 12.542 ; Rise       ; A[2]            ;
;  D[7]          ; A[2]       ; 12.853 ; 12.853 ; Rise       ; A[2]            ;
; LEDG[*]        ; A[2]       ; 9.964  ; 9.964  ; Rise       ; A[2]            ;
;  LEDG[2]       ; A[2]       ; 9.964  ; 9.964  ; Rise       ; A[2]            ;
;  LEDG[3]       ; A[2]       ; 9.717  ; 9.717  ; Rise       ; A[2]            ;
;  LEDG[4]       ; A[2]       ; 9.738  ; 9.738  ; Rise       ; A[2]            ;
;  LEDG[5]       ; A[2]       ; 9.759  ; 9.759  ; Rise       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]       ; 10.824 ; 10.824 ; Rise       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]       ; 10.824 ; 10.824 ; Rise       ; A[2]            ;
; SRAM_CE_N      ; A[2]       ; 12.414 ; 12.414 ; Rise       ; A[2]            ;
; U1OE_n         ; A[2]       ; 9.619  ; 9.619  ; Rise       ; A[2]            ;
; BUSDIR_n       ; A[2]       ; 9.364  ; 9.364  ; Fall       ; A[2]            ;
; D[*]           ; A[2]       ; 18.078 ; 18.078 ; Fall       ; A[2]            ;
;  D[0]          ; A[2]       ; 17.225 ; 17.225 ; Fall       ; A[2]            ;
;  D[1]          ; A[2]       ; 18.078 ; 18.078 ; Fall       ; A[2]            ;
;  D[2]          ; A[2]       ; 17.599 ; 17.599 ; Fall       ; A[2]            ;
;  D[3]          ; A[2]       ; 17.754 ; 17.754 ; Fall       ; A[2]            ;
;  D[4]          ; A[2]       ; 17.574 ; 17.574 ; Fall       ; A[2]            ;
;  D[5]          ; A[2]       ; 17.468 ; 17.468 ; Fall       ; A[2]            ;
;  D[6]          ; A[2]       ; 17.379 ; 17.379 ; Fall       ; A[2]            ;
;  D[7]          ; A[2]       ; 17.160 ; 17.160 ; Fall       ; A[2]            ;
; HEX2[*]        ; A[2]       ; 19.254 ; 19.254 ; Fall       ; A[2]            ;
;  HEX2[0]       ; A[2]       ; 19.110 ; 19.110 ; Fall       ; A[2]            ;
;  HEX2[1]       ; A[2]       ; 18.888 ; 18.888 ; Fall       ; A[2]            ;
;  HEX2[2]       ; A[2]       ; 18.928 ; 18.928 ; Fall       ; A[2]            ;
;  HEX2[3]       ; A[2]       ; 18.929 ; 18.929 ; Fall       ; A[2]            ;
;  HEX2[4]       ; A[2]       ; 19.131 ; 19.131 ; Fall       ; A[2]            ;
;  HEX2[5]       ; A[2]       ; 19.236 ; 19.236 ; Fall       ; A[2]            ;
;  HEX2[6]       ; A[2]       ; 19.254 ; 19.254 ; Fall       ; A[2]            ;
; HEX3[*]        ; A[2]       ; 19.189 ; 19.189 ; Fall       ; A[2]            ;
;  HEX3[0]       ; A[2]       ; 18.674 ; 18.674 ; Fall       ; A[2]            ;
;  HEX3[1]       ; A[2]       ; 18.485 ; 18.485 ; Fall       ; A[2]            ;
;  HEX3[2]       ; A[2]       ; 18.451 ; 18.451 ; Fall       ; A[2]            ;
;  HEX3[3]       ; A[2]       ; 19.189 ; 19.189 ; Fall       ; A[2]            ;
;  HEX3[4]       ; A[2]       ; 18.584 ; 18.584 ; Fall       ; A[2]            ;
;  HEX3[5]       ; A[2]       ; 17.551 ; 17.551 ; Fall       ; A[2]            ;
;  HEX3[6]       ; A[2]       ; 18.321 ; 18.321 ; Fall       ; A[2]            ;
; LEDG[*]        ; A[2]       ; 12.940 ; 12.940 ; Fall       ; A[2]            ;
;  LEDG[2]       ; A[2]       ; 12.557 ; 12.557 ; Fall       ; A[2]            ;
;  LEDG[3]       ; A[2]       ; 12.897 ; 12.897 ; Fall       ; A[2]            ;
;  LEDG[4]       ; A[2]       ; 12.919 ; 12.919 ; Fall       ; A[2]            ;
;  LEDG[5]       ; A[2]       ; 12.940 ; 12.940 ; Fall       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]       ; 18.865 ; 18.865 ; Fall       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]       ; 10.824 ; 10.824 ; Fall       ; A[2]            ;
;  SRAM_ADDR[14] ; A[2]       ; 15.982 ; 15.982 ; Fall       ; A[2]            ;
;  SRAM_ADDR[15] ; A[2]       ; 18.030 ; 18.030 ; Fall       ; A[2]            ;
;  SRAM_ADDR[16] ; A[2]       ; 16.778 ; 16.778 ; Fall       ; A[2]            ;
;  SRAM_ADDR[17] ; A[2]       ; 18.865 ; 18.865 ; Fall       ; A[2]            ;
; SRAM_CE_N      ; A[2]       ; 15.007 ; 15.007 ; Fall       ; A[2]            ;
; SRAM_LB_N      ; A[2]       ; 17.111 ; 17.111 ; Fall       ; A[2]            ;
; SRAM_UB_N      ; A[2]       ; 17.098 ; 17.098 ; Fall       ; A[2]            ;
; U1OE_n         ; A[2]       ; 9.619  ; 9.619  ; Fall       ; A[2]            ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; D[*]           ; A[14]      ; 3.901 ; 3.901 ; Rise       ; A[14]           ;
;  D[0]          ; A[14]      ; 4.028 ; 4.028 ; Rise       ; A[14]           ;
;  D[1]          ; A[14]      ; 4.100 ; 4.100 ; Rise       ; A[14]           ;
;  D[2]          ; A[14]      ; 4.206 ; 4.206 ; Rise       ; A[14]           ;
;  D[3]          ; A[14]      ; 3.983 ; 3.983 ; Rise       ; A[14]           ;
;  D[4]          ; A[14]      ; 4.160 ; 4.160 ; Rise       ; A[14]           ;
;  D[5]          ; A[14]      ; 3.921 ; 3.921 ; Rise       ; A[14]           ;
;  D[6]          ; A[14]      ; 3.901 ; 3.901 ; Rise       ; A[14]           ;
;  D[7]          ; A[14]      ; 4.088 ; 4.088 ; Rise       ; A[14]           ;
; HEX2[*]        ; A[14]      ; 4.875 ; 4.875 ; Rise       ; A[14]           ;
;  HEX2[0]       ; A[14]      ; 4.943 ; 4.943 ; Rise       ; A[14]           ;
;  HEX2[1]       ; A[14]      ; 4.875 ; 4.875 ; Rise       ; A[14]           ;
;  HEX2[2]       ; A[14]      ; 4.917 ; 4.917 ; Rise       ; A[14]           ;
;  HEX2[3]       ; A[14]      ; 4.915 ; 4.915 ; Rise       ; A[14]           ;
;  HEX2[4]       ; A[14]      ; 4.971 ; 4.971 ; Rise       ; A[14]           ;
;  HEX2[5]       ; A[14]      ; 5.005 ; 5.005 ; Rise       ; A[14]           ;
;  HEX2[6]       ; A[14]      ; 5.031 ; 5.031 ; Rise       ; A[14]           ;
; HEX3[*]        ; A[14]      ; 4.563 ; 4.563 ; Rise       ; A[14]           ;
;  HEX3[0]       ; A[14]      ; 4.927 ; 4.927 ; Rise       ; A[14]           ;
;  HEX3[1]       ; A[14]      ; 4.961 ; 4.961 ; Rise       ; A[14]           ;
;  HEX3[2]       ; A[14]      ; 4.951 ; 4.951 ; Rise       ; A[14]           ;
;  HEX3[3]       ; A[14]      ; 5.113 ; 5.113 ; Rise       ; A[14]           ;
;  HEX3[4]       ; A[14]      ; 4.926 ; 4.926 ; Rise       ; A[14]           ;
;  HEX3[5]       ; A[14]      ; 4.563 ; 4.563 ; Rise       ; A[14]           ;
;  HEX3[6]       ; A[14]      ; 4.839 ; 4.839 ; Rise       ; A[14]           ;
; LEDG[*]        ; A[14]      ; 3.809 ; 3.809 ; Rise       ; A[14]           ;
;  LEDG[2]       ; A[14]      ; 3.929 ; 3.929 ; Rise       ; A[14]           ;
;  LEDG[3]       ; A[14]      ; 3.809 ; 3.809 ; Rise       ; A[14]           ;
;  LEDG[4]       ; A[14]      ; 3.838 ; 3.838 ; Rise       ; A[14]           ;
;  LEDG[5]       ; A[14]      ; 3.849 ; 3.849 ; Rise       ; A[14]           ;
; SRAM_ADDR[*]   ; A[14]      ; 5.069 ; 5.069 ; Rise       ; A[14]           ;
;  SRAM_ADDR[14] ; A[14]      ; 5.069 ; 5.069 ; Rise       ; A[14]           ;
;  SRAM_ADDR[15] ; A[14]      ; 5.926 ; 5.926 ; Rise       ; A[14]           ;
;  SRAM_ADDR[16] ; A[14]      ; 5.217 ; 5.217 ; Rise       ; A[14]           ;
;  SRAM_ADDR[17] ; A[14]      ; 6.342 ; 6.342 ; Rise       ; A[14]           ;
; SRAM_CE_N      ; A[14]      ; 5.027 ; 5.027 ; Rise       ; A[14]           ;
; SRAM_DQ[*]     ; A[14]      ; 4.883 ; 4.883 ; Rise       ; A[14]           ;
;  SRAM_DQ[0]    ; A[14]      ; 5.088 ; 5.088 ; Rise       ; A[14]           ;
;  SRAM_DQ[1]    ; A[14]      ; 5.082 ; 5.082 ; Rise       ; A[14]           ;
;  SRAM_DQ[2]    ; A[14]      ; 6.525 ; 6.525 ; Rise       ; A[14]           ;
;  SRAM_DQ[3]    ; A[14]      ; 5.098 ; 5.098 ; Rise       ; A[14]           ;
;  SRAM_DQ[4]    ; A[14]      ; 4.883 ; 4.883 ; Rise       ; A[14]           ;
;  SRAM_DQ[5]    ; A[14]      ; 4.887 ; 4.887 ; Rise       ; A[14]           ;
;  SRAM_DQ[6]    ; A[14]      ; 4.971 ; 4.971 ; Rise       ; A[14]           ;
;  SRAM_DQ[7]    ; A[14]      ; 5.005 ; 5.005 ; Rise       ; A[14]           ;
;  SRAM_DQ[8]    ; A[14]      ; 5.759 ; 5.759 ; Rise       ; A[14]           ;
;  SRAM_DQ[9]    ; A[14]      ; 5.874 ; 5.874 ; Rise       ; A[14]           ;
;  SRAM_DQ[10]   ; A[14]      ; 6.573 ; 6.573 ; Rise       ; A[14]           ;
;  SRAM_DQ[11]   ; A[14]      ; 5.756 ; 5.756 ; Rise       ; A[14]           ;
;  SRAM_DQ[12]   ; A[14]      ; 5.771 ; 5.771 ; Rise       ; A[14]           ;
;  SRAM_DQ[13]   ; A[14]      ; 5.875 ; 5.875 ; Rise       ; A[14]           ;
;  SRAM_DQ[14]   ; A[14]      ; 5.937 ; 5.937 ; Rise       ; A[14]           ;
;  SRAM_DQ[15]   ; A[14]      ; 5.915 ; 5.915 ; Rise       ; A[14]           ;
; SRAM_LB_N      ; A[14]      ; 4.821 ; 4.821 ; Rise       ; A[14]           ;
; SRAM_UB_N      ; A[14]      ; 4.809 ; 4.809 ; Rise       ; A[14]           ;
; D[*]           ; A[14]      ; 3.901 ; 3.901 ; Fall       ; A[14]           ;
;  D[0]          ; A[14]      ; 4.028 ; 4.028 ; Fall       ; A[14]           ;
;  D[1]          ; A[14]      ; 4.100 ; 4.100 ; Fall       ; A[14]           ;
;  D[2]          ; A[14]      ; 4.206 ; 4.206 ; Fall       ; A[14]           ;
;  D[3]          ; A[14]      ; 3.983 ; 3.983 ; Fall       ; A[14]           ;
;  D[4]          ; A[14]      ; 4.160 ; 4.160 ; Fall       ; A[14]           ;
;  D[5]          ; A[14]      ; 3.921 ; 3.921 ; Fall       ; A[14]           ;
;  D[6]          ; A[14]      ; 3.901 ; 3.901 ; Fall       ; A[14]           ;
;  D[7]          ; A[14]      ; 4.088 ; 4.088 ; Fall       ; A[14]           ;
; HEX2[*]        ; A[14]      ; 4.875 ; 4.875 ; Fall       ; A[14]           ;
;  HEX2[0]       ; A[14]      ; 4.943 ; 4.943 ; Fall       ; A[14]           ;
;  HEX2[1]       ; A[14]      ; 4.875 ; 4.875 ; Fall       ; A[14]           ;
;  HEX2[2]       ; A[14]      ; 4.917 ; 4.917 ; Fall       ; A[14]           ;
;  HEX2[3]       ; A[14]      ; 4.915 ; 4.915 ; Fall       ; A[14]           ;
;  HEX2[4]       ; A[14]      ; 4.971 ; 4.971 ; Fall       ; A[14]           ;
;  HEX2[5]       ; A[14]      ; 5.005 ; 5.005 ; Fall       ; A[14]           ;
;  HEX2[6]       ; A[14]      ; 5.031 ; 5.031 ; Fall       ; A[14]           ;
; HEX3[*]        ; A[14]      ; 4.563 ; 4.563 ; Fall       ; A[14]           ;
;  HEX3[0]       ; A[14]      ; 4.927 ; 4.927 ; Fall       ; A[14]           ;
;  HEX3[1]       ; A[14]      ; 4.961 ; 4.961 ; Fall       ; A[14]           ;
;  HEX3[2]       ; A[14]      ; 4.951 ; 4.951 ; Fall       ; A[14]           ;
;  HEX3[3]       ; A[14]      ; 5.113 ; 5.113 ; Fall       ; A[14]           ;
;  HEX3[4]       ; A[14]      ; 4.926 ; 4.926 ; Fall       ; A[14]           ;
;  HEX3[5]       ; A[14]      ; 4.563 ; 4.563 ; Fall       ; A[14]           ;
;  HEX3[6]       ; A[14]      ; 4.839 ; 4.839 ; Fall       ; A[14]           ;
; LEDG[*]        ; A[14]      ; 3.809 ; 3.809 ; Fall       ; A[14]           ;
;  LEDG[2]       ; A[14]      ; 3.929 ; 3.929 ; Fall       ; A[14]           ;
;  LEDG[3]       ; A[14]      ; 3.809 ; 3.809 ; Fall       ; A[14]           ;
;  LEDG[4]       ; A[14]      ; 3.838 ; 3.838 ; Fall       ; A[14]           ;
;  LEDG[5]       ; A[14]      ; 3.849 ; 3.849 ; Fall       ; A[14]           ;
; SRAM_ADDR[*]   ; A[14]      ; 5.069 ; 5.069 ; Fall       ; A[14]           ;
;  SRAM_ADDR[14] ; A[14]      ; 5.069 ; 5.069 ; Fall       ; A[14]           ;
;  SRAM_ADDR[15] ; A[14]      ; 5.926 ; 5.926 ; Fall       ; A[14]           ;
;  SRAM_ADDR[16] ; A[14]      ; 5.217 ; 5.217 ; Fall       ; A[14]           ;
;  SRAM_ADDR[17] ; A[14]      ; 6.342 ; 6.342 ; Fall       ; A[14]           ;
; SRAM_CE_N      ; A[14]      ; 5.027 ; 5.027 ; Fall       ; A[14]           ;
; SRAM_DQ[*]     ; A[14]      ; 4.973 ; 4.973 ; Fall       ; A[14]           ;
;  SRAM_DQ[0]    ; A[14]      ; 5.871 ; 5.871 ; Fall       ; A[14]           ;
;  SRAM_DQ[1]    ; A[14]      ; 5.865 ; 5.865 ; Fall       ; A[14]           ;
;  SRAM_DQ[2]    ; A[14]      ; 7.308 ; 7.308 ; Fall       ; A[14]           ;
;  SRAM_DQ[3]    ; A[14]      ; 5.881 ; 5.881 ; Fall       ; A[14]           ;
;  SRAM_DQ[4]    ; A[14]      ; 5.666 ; 5.666 ; Fall       ; A[14]           ;
;  SRAM_DQ[5]    ; A[14]      ; 5.670 ; 5.670 ; Fall       ; A[14]           ;
;  SRAM_DQ[6]    ; A[14]      ; 5.754 ; 5.754 ; Fall       ; A[14]           ;
;  SRAM_DQ[7]    ; A[14]      ; 5.788 ; 5.788 ; Fall       ; A[14]           ;
;  SRAM_DQ[8]    ; A[14]      ; 4.976 ; 4.976 ; Fall       ; A[14]           ;
;  SRAM_DQ[9]    ; A[14]      ; 5.091 ; 5.091 ; Fall       ; A[14]           ;
;  SRAM_DQ[10]   ; A[14]      ; 5.790 ; 5.790 ; Fall       ; A[14]           ;
;  SRAM_DQ[11]   ; A[14]      ; 4.973 ; 4.973 ; Fall       ; A[14]           ;
;  SRAM_DQ[12]   ; A[14]      ; 4.988 ; 4.988 ; Fall       ; A[14]           ;
;  SRAM_DQ[13]   ; A[14]      ; 5.092 ; 5.092 ; Fall       ; A[14]           ;
;  SRAM_DQ[14]   ; A[14]      ; 5.154 ; 5.154 ; Fall       ; A[14]           ;
;  SRAM_DQ[15]   ; A[14]      ; 5.132 ; 5.132 ; Fall       ; A[14]           ;
; SRAM_LB_N      ; A[14]      ; 4.821 ; 4.821 ; Fall       ; A[14]           ;
; SRAM_UB_N      ; A[14]      ; 4.809 ; 4.809 ; Fall       ; A[14]           ;
; BUSDIR_n       ; A[2]       ; 4.132 ; 4.132 ; Rise       ; A[2]            ;
; D[*]           ; A[2]       ; 3.892 ; 3.892 ; Rise       ; A[2]            ;
;  D[0]          ; A[2]       ; 3.897 ; 3.897 ; Rise       ; A[2]            ;
;  D[1]          ; A[2]       ; 4.437 ; 4.437 ; Rise       ; A[2]            ;
;  D[2]          ; A[2]       ; 3.892 ; 3.892 ; Rise       ; A[2]            ;
;  D[3]          ; A[2]       ; 4.269 ; 4.269 ; Rise       ; A[2]            ;
;  D[4]          ; A[2]       ; 3.917 ; 3.917 ; Rise       ; A[2]            ;
;  D[5]          ; A[2]       ; 4.360 ; 4.360 ; Rise       ; A[2]            ;
;  D[6]          ; A[2]       ; 4.340 ; 4.340 ; Rise       ; A[2]            ;
;  D[7]          ; A[2]       ; 4.527 ; 4.527 ; Rise       ; A[2]            ;
; LEDG[*]        ; A[2]       ; 4.248 ; 4.248 ; Rise       ; A[2]            ;
;  LEDG[2]       ; A[2]       ; 4.368 ; 4.368 ; Rise       ; A[2]            ;
;  LEDG[3]       ; A[2]       ; 4.248 ; 4.248 ; Rise       ; A[2]            ;
;  LEDG[4]       ; A[2]       ; 4.277 ; 4.277 ; Rise       ; A[2]            ;
;  LEDG[5]       ; A[2]       ; 4.288 ; 4.288 ; Rise       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]       ; 5.690 ; 5.690 ; Rise       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]       ; 5.690 ; 5.690 ; Rise       ; A[2]            ;
; SRAM_CE_N      ; A[2]       ; 5.466 ; 5.466 ; Rise       ; A[2]            ;
; U1OE_n         ; A[2]       ; 4.043 ; 4.043 ; Rise       ; A[2]            ;
; BUSDIR_n       ; A[2]       ; 4.132 ; 4.132 ; Fall       ; A[2]            ;
; D[*]           ; A[2]       ; 3.892 ; 3.892 ; Fall       ; A[2]            ;
;  D[0]          ; A[2]       ; 3.897 ; 3.897 ; Fall       ; A[2]            ;
;  D[1]          ; A[2]       ; 4.437 ; 4.437 ; Fall       ; A[2]            ;
;  D[2]          ; A[2]       ; 3.892 ; 3.892 ; Fall       ; A[2]            ;
;  D[3]          ; A[2]       ; 4.269 ; 4.269 ; Fall       ; A[2]            ;
;  D[4]          ; A[2]       ; 3.917 ; 3.917 ; Fall       ; A[2]            ;
;  D[5]          ; A[2]       ; 4.360 ; 4.360 ; Fall       ; A[2]            ;
;  D[6]          ; A[2]       ; 4.340 ; 4.340 ; Fall       ; A[2]            ;
;  D[7]          ; A[2]       ; 4.527 ; 4.527 ; Fall       ; A[2]            ;
; HEX2[*]        ; A[2]       ; 6.229 ; 6.229 ; Fall       ; A[2]            ;
;  HEX2[0]       ; A[2]       ; 6.297 ; 6.297 ; Fall       ; A[2]            ;
;  HEX2[1]       ; A[2]       ; 6.229 ; 6.229 ; Fall       ; A[2]            ;
;  HEX2[2]       ; A[2]       ; 6.271 ; 6.271 ; Fall       ; A[2]            ;
;  HEX2[3]       ; A[2]       ; 6.269 ; 6.269 ; Fall       ; A[2]            ;
;  HEX2[4]       ; A[2]       ; 6.325 ; 6.325 ; Fall       ; A[2]            ;
;  HEX2[5]       ; A[2]       ; 6.359 ; 6.359 ; Fall       ; A[2]            ;
;  HEX2[6]       ; A[2]       ; 6.385 ; 6.385 ; Fall       ; A[2]            ;
; HEX3[*]        ; A[2]       ; 5.597 ; 5.597 ; Fall       ; A[2]            ;
;  HEX3[0]       ; A[2]       ; 5.961 ; 5.961 ; Fall       ; A[2]            ;
;  HEX3[1]       ; A[2]       ; 5.995 ; 5.995 ; Fall       ; A[2]            ;
;  HEX3[2]       ; A[2]       ; 5.985 ; 5.985 ; Fall       ; A[2]            ;
;  HEX3[3]       ; A[2]       ; 6.147 ; 6.147 ; Fall       ; A[2]            ;
;  HEX3[4]       ; A[2]       ; 5.960 ; 5.960 ; Fall       ; A[2]            ;
;  HEX3[5]       ; A[2]       ; 5.597 ; 5.597 ; Fall       ; A[2]            ;
;  HEX3[6]       ; A[2]       ; 5.873 ; 5.873 ; Fall       ; A[2]            ;
; LEDG[*]        ; A[2]       ; 4.248 ; 4.248 ; Fall       ; A[2]            ;
;  LEDG[2]       ; A[2]       ; 4.368 ; 4.368 ; Fall       ; A[2]            ;
;  LEDG[3]       ; A[2]       ; 4.248 ; 4.248 ; Fall       ; A[2]            ;
;  LEDG[4]       ; A[2]       ; 4.277 ; 4.277 ; Fall       ; A[2]            ;
;  LEDG[5]       ; A[2]       ; 4.288 ; 4.288 ; Fall       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]       ; 5.690 ; 5.690 ; Fall       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]       ; 5.690 ; 5.690 ; Fall       ; A[2]            ;
;  SRAM_ADDR[14] ; A[2]       ; 6.423 ; 6.423 ; Fall       ; A[2]            ;
;  SRAM_ADDR[15] ; A[2]       ; 7.032 ; 7.032 ; Fall       ; A[2]            ;
;  SRAM_ADDR[16] ; A[2]       ; 6.251 ; 6.251 ; Fall       ; A[2]            ;
;  SRAM_ADDR[17] ; A[2]       ; 7.413 ; 7.413 ; Fall       ; A[2]            ;
; SRAM_CE_N      ; A[2]       ; 5.466 ; 5.466 ; Fall       ; A[2]            ;
; SRAM_LB_N      ; A[2]       ; 6.569 ; 6.569 ; Fall       ; A[2]            ;
; SRAM_UB_N      ; A[2]       ; 6.557 ; 6.557 ; Fall       ; A[2]            ;
; U1OE_n         ; A[2]       ; 4.043 ; 4.043 ; Fall       ; A[2]            ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------+
; Progagation Delay                                              ;
+------------+---------------+--------+--------+--------+--------+
; Input Port ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+------------+---------------+--------+--------+--------+--------+
; A[0]       ; D[0]          ; 17.543 ; 18.190 ; 18.190 ; 17.543 ;
; A[0]       ; D[1]          ; 19.111 ; 18.809 ; 18.809 ; 19.111 ;
; A[0]       ; D[2]          ; 17.870 ; 18.509 ; 18.509 ; 17.870 ;
; A[0]       ; D[3]          ; 18.950 ; 17.028 ; 17.028 ; 18.950 ;
; A[0]       ; D[4]          ; 17.854 ; 18.869 ; 18.869 ; 17.854 ;
; A[0]       ; D[5]          ; 16.493 ; 16.493 ; 16.493 ; 16.493 ;
; A[0]       ; D[6]          ; 16.771 ; 16.771 ; 16.771 ; 16.771 ;
; A[0]       ; D[7]          ; 16.831 ; 16.831 ; 16.831 ; 16.831 ;
; A[0]       ; LEDG[2]       ; 13.909 ;        ;        ; 13.909 ;
; A[0]       ; LEDG[3]       ; 13.662 ;        ;        ; 13.662 ;
; A[0]       ; LEDG[4]       ; 13.683 ;        ;        ; 13.683 ;
; A[0]       ; LEDG[5]       ; 13.704 ;        ;        ; 13.704 ;
; A[0]       ; SRAM_ADDR[0]  ; 11.202 ;        ;        ; 11.202 ;
; A[0]       ; SRAM_CE_N     ; 16.359 ;        ;        ; 16.359 ;
; A[1]       ; D[0]          ; 17.010 ; 17.657 ; 17.657 ; 17.010 ;
; A[1]       ; D[1]          ; 18.578 ; 18.276 ; 18.276 ; 18.578 ;
; A[1]       ; D[2]          ; 17.337 ; 17.976 ; 17.976 ; 17.337 ;
; A[1]       ; D[3]          ; 18.417 ; 16.495 ; 16.495 ; 18.417 ;
; A[1]       ; D[4]          ; 17.321 ; 18.336 ; 18.336 ; 17.321 ;
; A[1]       ; D[5]          ; 15.960 ; 15.960 ; 15.960 ; 15.960 ;
; A[1]       ; D[6]          ; 16.238 ; 16.238 ; 16.238 ; 16.238 ;
; A[1]       ; D[7]          ; 16.298 ; 16.298 ; 16.298 ; 16.298 ;
; A[1]       ; LEDG[2]       ; 13.376 ;        ;        ; 13.376 ;
; A[1]       ; LEDG[3]       ; 13.129 ;        ;        ; 13.129 ;
; A[1]       ; LEDG[4]       ; 13.150 ;        ;        ; 13.150 ;
; A[1]       ; LEDG[5]       ; 13.171 ;        ;        ; 13.171 ;
; A[1]       ; SRAM_ADDR[1]  ; 11.132 ;        ;        ; 11.132 ;
; A[1]       ; SRAM_CE_N     ; 15.826 ;        ;        ; 15.826 ;
; A[3]       ; BUSDIR_n      ;        ; 14.498 ; 14.498 ;        ;
; A[3]       ; D[0]          ; 18.732 ; 19.379 ; 19.379 ; 18.732 ;
; A[3]       ; D[1]          ; 20.300 ; 19.998 ; 19.998 ; 20.300 ;
; A[3]       ; D[2]          ; 19.059 ; 19.698 ; 19.698 ; 19.059 ;
; A[3]       ; D[3]          ; 20.139 ; 18.461 ; 18.461 ; 20.139 ;
; A[3]       ; D[4]          ; 19.043 ; 20.058 ; 20.058 ; 19.043 ;
; A[3]       ; D[5]          ; 17.682 ; 17.682 ; 17.682 ; 17.682 ;
; A[3]       ; D[6]          ; 17.960 ; 17.960 ; 17.960 ; 17.960 ;
; A[3]       ; D[7]          ; 18.020 ; 18.020 ; 18.020 ; 18.020 ;
; A[3]       ; LEDG[2]       ; 15.098 ;        ;        ; 15.098 ;
; A[3]       ; LEDG[3]       ; 14.851 ;        ;        ; 14.851 ;
; A[3]       ; LEDG[4]       ; 14.872 ;        ;        ; 14.872 ;
; A[3]       ; LEDG[5]       ; 14.893 ;        ;        ; 14.893 ;
; A[3]       ; SRAM_ADDR[3]  ; 10.760 ;        ;        ; 10.760 ;
; A[3]       ; SRAM_CE_N     ; 17.548 ;        ;        ; 17.548 ;
; A[3]       ; U1OE_n        ;        ; 14.753 ; 14.753 ;        ;
; A[4]       ; BUSDIR_n      ;        ; 14.450 ; 14.450 ;        ;
; A[4]       ; D[0]          ; 18.684 ; 19.331 ; 19.331 ; 18.684 ;
; A[4]       ; D[1]          ; 20.252 ; 19.950 ; 19.950 ; 20.252 ;
; A[4]       ; D[2]          ; 19.011 ; 19.650 ; 19.650 ; 19.011 ;
; A[4]       ; D[3]          ; 20.091 ; 18.413 ; 18.413 ; 20.091 ;
; A[4]       ; D[4]          ; 18.995 ; 20.010 ; 20.010 ; 18.995 ;
; A[4]       ; D[5]          ; 17.634 ; 17.634 ; 17.634 ; 17.634 ;
; A[4]       ; D[6]          ; 17.912 ; 17.912 ; 17.912 ; 17.912 ;
; A[4]       ; D[7]          ; 17.972 ; 17.972 ; 17.972 ; 17.972 ;
; A[4]       ; HEX0[0]       ; 12.722 ; 12.722 ; 12.722 ; 12.722 ;
; A[4]       ; HEX0[1]       ; 12.691 ; 12.691 ; 12.691 ; 12.691 ;
; A[4]       ; HEX0[2]       ;        ; 12.179 ; 12.179 ;        ;
; A[4]       ; HEX0[3]       ; 13.015 ; 13.015 ; 13.015 ; 13.015 ;
; A[4]       ; HEX0[4]       ; 13.020 ;        ;        ; 13.020 ;
; A[4]       ; HEX0[5]       ; 13.047 ;        ;        ; 13.047 ;
; A[4]       ; HEX0[6]       ; 12.915 ; 12.915 ; 12.915 ; 12.915 ;
; A[4]       ; LEDG[2]       ; 15.050 ;        ;        ; 15.050 ;
; A[4]       ; LEDG[3]       ; 14.803 ;        ;        ; 14.803 ;
; A[4]       ; LEDG[4]       ; 14.824 ;        ;        ; 14.824 ;
; A[4]       ; LEDG[5]       ; 14.845 ;        ;        ; 14.845 ;
; A[4]       ; SRAM_ADDR[4]  ; 10.518 ;        ;        ; 10.518 ;
; A[4]       ; SRAM_CE_N     ; 17.500 ;        ;        ; 17.500 ;
; A[4]       ; U1OE_n        ;        ; 14.705 ; 14.705 ;        ;
; A[5]       ; BUSDIR_n      ;        ; 15.007 ; 15.007 ;        ;
; A[5]       ; D[0]          ; 19.241 ; 19.888 ; 19.888 ; 19.241 ;
; A[5]       ; D[1]          ; 20.809 ; 20.507 ; 20.507 ; 20.809 ;
; A[5]       ; D[2]          ; 19.568 ; 20.207 ; 20.207 ; 19.568 ;
; A[5]       ; D[3]          ; 20.648 ; 18.970 ; 18.970 ; 20.648 ;
; A[5]       ; D[4]          ; 19.552 ; 20.567 ; 20.567 ; 19.552 ;
; A[5]       ; D[5]          ; 18.191 ; 18.191 ; 18.191 ; 18.191 ;
; A[5]       ; D[6]          ; 18.469 ; 18.469 ; 18.469 ; 18.469 ;
; A[5]       ; D[7]          ; 18.529 ; 18.529 ; 18.529 ; 18.529 ;
; A[5]       ; HEX0[0]       ; 12.840 ; 12.840 ; 12.840 ; 12.840 ;
; A[5]       ; HEX0[1]       ; 12.812 ; 12.812 ; 12.812 ; 12.812 ;
; A[5]       ; HEX0[2]       ; 12.304 ;        ;        ; 12.304 ;
; A[5]       ; HEX0[3]       ; 13.139 ; 13.139 ; 13.139 ; 13.139 ;
; A[5]       ; HEX0[4]       ;        ; 13.140 ; 13.140 ;        ;
; A[5]       ; HEX0[5]       ; 13.166 ; 13.166 ; 13.166 ; 13.166 ;
; A[5]       ; HEX0[6]       ; 13.037 ; 13.037 ; 13.037 ; 13.037 ;
; A[5]       ; LEDG[2]       ; 15.607 ;        ;        ; 15.607 ;
; A[5]       ; LEDG[3]       ; 15.360 ;        ;        ; 15.360 ;
; A[5]       ; LEDG[4]       ; 15.381 ;        ;        ; 15.381 ;
; A[5]       ; LEDG[5]       ; 15.402 ;        ;        ; 15.402 ;
; A[5]       ; SRAM_ADDR[5]  ; 10.322 ;        ;        ; 10.322 ;
; A[5]       ; SRAM_CE_N     ; 18.057 ;        ;        ; 18.057 ;
; A[5]       ; U1OE_n        ;        ; 15.262 ; 15.262 ;        ;
; A[6]       ; BUSDIR_n      ;        ; 12.375 ; 12.375 ;        ;
; A[6]       ; D[0]          ; 21.036 ; 21.683 ; 21.683 ; 21.036 ;
; A[6]       ; D[1]          ; 22.604 ; 22.302 ; 22.302 ; 22.604 ;
; A[6]       ; D[2]          ; 21.363 ; 22.002 ; 22.002 ; 21.363 ;
; A[6]       ; D[3]          ; 22.443 ; 20.521 ; 20.521 ; 22.443 ;
; A[6]       ; D[4]          ; 21.347 ; 22.362 ; 22.362 ; 21.347 ;
; A[6]       ; D[5]          ; 19.986 ; 19.986 ; 19.986 ; 19.986 ;
; A[6]       ; D[6]          ; 20.264 ; 20.264 ; 20.264 ; 20.264 ;
; A[6]       ; D[7]          ; 20.324 ; 20.324 ; 20.324 ; 20.324 ;
; A[6]       ; HEX0[0]       ; 13.155 ; 13.155 ; 13.155 ; 13.155 ;
; A[6]       ; HEX0[1]       ; 13.127 ;        ;        ; 13.127 ;
; A[6]       ; HEX0[2]       ; 12.615 ; 12.615 ; 12.615 ; 12.615 ;
; A[6]       ; HEX0[3]       ; 13.448 ; 13.448 ; 13.448 ; 13.448 ;
; A[6]       ; HEX0[4]       ; 13.453 ; 13.453 ; 13.453 ; 13.453 ;
; A[6]       ; HEX0[5]       ; 13.448 ; 13.448 ; 13.448 ; 13.448 ;
; A[6]       ; HEX0[6]       ; 13.350 ; 13.350 ; 13.350 ; 13.350 ;
; A[6]       ; LEDG[2]       ; 17.402 ;        ;        ; 17.402 ;
; A[6]       ; LEDG[3]       ; 17.155 ;        ;        ; 17.155 ;
; A[6]       ; LEDG[4]       ; 17.176 ;        ;        ; 17.176 ;
; A[6]       ; LEDG[5]       ; 17.197 ;        ;        ; 17.197 ;
; A[6]       ; SRAM_ADDR[6]  ; 10.585 ;        ;        ; 10.585 ;
; A[6]       ; SRAM_CE_N     ; 19.852 ;        ;        ; 19.852 ;
; A[6]       ; U1OE_n        ;        ; 14.355 ; 14.355 ;        ;
; A[7]       ; BUSDIR_n      ;        ; 11.750 ; 11.750 ;        ;
; A[7]       ; D[0]          ; 20.399 ; 21.046 ; 21.046 ; 20.399 ;
; A[7]       ; D[1]          ; 21.967 ; 21.665 ; 21.665 ; 21.967 ;
; A[7]       ; D[2]          ; 20.726 ; 21.365 ; 21.365 ; 20.726 ;
; A[7]       ; D[3]          ; 21.806 ; 19.884 ; 19.884 ; 21.806 ;
; A[7]       ; D[4]          ; 20.710 ; 21.725 ; 21.725 ; 20.710 ;
; A[7]       ; D[5]          ; 19.349 ; 19.349 ; 19.349 ; 19.349 ;
; A[7]       ; D[6]          ; 19.627 ; 19.627 ; 19.627 ; 19.627 ;
; A[7]       ; D[7]          ; 19.687 ; 19.687 ; 19.687 ; 19.687 ;
; A[7]       ; HEX0[0]       ; 12.799 ; 12.799 ; 12.799 ; 12.799 ;
; A[7]       ; HEX0[1]       ; 12.810 ; 12.810 ; 12.810 ; 12.810 ;
; A[7]       ; HEX0[2]       ; 12.306 ; 12.306 ; 12.306 ; 12.306 ;
; A[7]       ; HEX0[3]       ; 13.136 ; 13.136 ; 13.136 ; 13.136 ;
; A[7]       ; HEX0[4]       ;        ; 13.099 ; 13.099 ;        ;
; A[7]       ; HEX0[5]       ; 13.121 ; 13.121 ; 13.121 ; 13.121 ;
; A[7]       ; HEX0[6]       ; 13.040 ; 13.040 ; 13.040 ; 13.040 ;
; A[7]       ; LEDG[2]       ; 16.765 ;        ;        ; 16.765 ;
; A[7]       ; LEDG[3]       ; 16.518 ;        ;        ; 16.518 ;
; A[7]       ; LEDG[4]       ; 16.539 ;        ;        ; 16.539 ;
; A[7]       ; LEDG[5]       ; 16.560 ;        ;        ; 16.560 ;
; A[7]       ; SRAM_ADDR[7]  ; 10.829 ;        ;        ; 10.829 ;
; A[7]       ; SRAM_CE_N     ; 19.215 ;        ;        ; 19.215 ;
; A[7]       ; U1OE_n        ;        ; 13.505 ; 13.505 ;        ;
; A[8]       ; D[0]          ; 20.242 ; 20.889 ; 20.889 ; 20.242 ;
; A[8]       ; D[1]          ; 21.810 ; 21.508 ; 21.508 ; 21.810 ;
; A[8]       ; D[2]          ; 20.569 ; 21.208 ; 21.208 ; 20.569 ;
; A[8]       ; D[3]          ; 21.649 ; 19.727 ; 19.727 ; 21.649 ;
; A[8]       ; D[4]          ; 20.553 ; 21.568 ; 21.568 ; 20.553 ;
; A[8]       ; D[5]          ; 19.192 ; 19.192 ; 19.192 ; 19.192 ;
; A[8]       ; D[6]          ; 19.470 ; 19.470 ; 19.470 ; 19.470 ;
; A[8]       ; D[7]          ; 19.530 ; 19.530 ; 19.530 ; 19.530 ;
; A[8]       ; HEX1[0]       ; 11.813 ; 11.813 ; 11.813 ; 11.813 ;
; A[8]       ; HEX1[1]       ; 11.438 ; 11.438 ; 11.438 ; 11.438 ;
; A[8]       ; HEX1[2]       ;        ; 11.412 ; 11.412 ;        ;
; A[8]       ; HEX1[3]       ; 11.454 ; 11.454 ; 11.454 ; 11.454 ;
; A[8]       ; HEX1[4]       ; 11.460 ;        ;        ; 11.460 ;
; A[8]       ; HEX1[5]       ; 11.819 ;        ;        ; 11.819 ;
; A[8]       ; HEX1[6]       ; 11.697 ; 11.697 ; 11.697 ; 11.697 ;
; A[8]       ; LEDG[2]       ; 17.921 ;        ;        ; 17.921 ;
; A[8]       ; LEDG[3]       ; 17.674 ;        ;        ; 17.674 ;
; A[8]       ; LEDG[4]       ; 17.695 ;        ;        ; 17.695 ;
; A[8]       ; LEDG[5]       ; 17.716 ;        ;        ; 17.716 ;
; A[8]       ; SRAM_ADDR[8]  ; 10.551 ;        ;        ; 10.551 ;
; A[8]       ; SRAM_CE_N     ; 20.371 ;        ;        ; 20.371 ;
; A[9]       ; D[0]          ; 20.149 ; 20.796 ; 20.796 ; 20.149 ;
; A[9]       ; D[1]          ; 21.717 ; 21.415 ; 21.415 ; 21.717 ;
; A[9]       ; D[2]          ; 20.476 ; 21.115 ; 21.115 ; 20.476 ;
; A[9]       ; D[3]          ; 21.556 ; 19.634 ; 19.634 ; 21.556 ;
; A[9]       ; D[4]          ; 20.460 ; 21.475 ; 21.475 ; 20.460 ;
; A[9]       ; D[5]          ; 19.099 ; 19.099 ; 19.099 ; 19.099 ;
; A[9]       ; D[6]          ; 19.377 ; 19.377 ; 19.377 ; 19.377 ;
; A[9]       ; D[7]          ; 19.437 ; 19.437 ; 19.437 ; 19.437 ;
; A[9]       ; HEX1[0]       ; 11.688 ; 11.688 ; 11.688 ; 11.688 ;
; A[9]       ; HEX1[1]       ; 11.312 ; 11.312 ; 11.312 ; 11.312 ;
; A[9]       ; HEX1[2]       ; 11.319 ;        ;        ; 11.319 ;
; A[9]       ; HEX1[3]       ; 11.328 ; 11.328 ; 11.328 ; 11.328 ;
; A[9]       ; HEX1[4]       ;        ; 11.337 ; 11.337 ;        ;
; A[9]       ; HEX1[5]       ; 11.702 ; 11.702 ; 11.702 ; 11.702 ;
; A[9]       ; HEX1[6]       ; 11.576 ; 11.576 ; 11.576 ; 11.576 ;
; A[9]       ; LEDG[2]       ; 17.828 ;        ;        ; 17.828 ;
; A[9]       ; LEDG[3]       ; 17.581 ;        ;        ; 17.581 ;
; A[9]       ; LEDG[4]       ; 17.602 ;        ;        ; 17.602 ;
; A[9]       ; LEDG[5]       ; 17.623 ;        ;        ; 17.623 ;
; A[9]       ; SRAM_ADDR[9]  ; 10.548 ;        ;        ; 10.548 ;
; A[9]       ; SRAM_CE_N     ; 20.278 ;        ;        ; 20.278 ;
; A[10]      ; D[0]          ; 20.047 ; 20.694 ; 20.694 ; 20.047 ;
; A[10]      ; D[1]          ; 21.615 ; 21.313 ; 21.313 ; 21.615 ;
; A[10]      ; D[2]          ; 20.374 ; 21.013 ; 21.013 ; 20.374 ;
; A[10]      ; D[3]          ; 21.454 ; 19.532 ; 19.532 ; 21.454 ;
; A[10]      ; D[4]          ; 20.358 ; 21.373 ; 21.373 ; 20.358 ;
; A[10]      ; D[5]          ; 18.997 ; 18.997 ; 18.997 ; 18.997 ;
; A[10]      ; D[6]          ; 19.275 ; 19.275 ; 19.275 ; 19.275 ;
; A[10]      ; D[7]          ; 19.335 ; 19.335 ; 19.335 ; 19.335 ;
; A[10]      ; HEX1[0]       ; 11.587 ; 11.587 ; 11.587 ; 11.587 ;
; A[10]      ; HEX1[1]       ; 11.210 ;        ;        ; 11.210 ;
; A[10]      ; HEX1[2]       ; 11.206 ; 11.206 ; 11.206 ; 11.206 ;
; A[10]      ; HEX1[3]       ; 11.215 ; 11.215 ; 11.215 ; 11.215 ;
; A[10]      ; HEX1[4]       ; 11.228 ; 11.228 ; 11.228 ; 11.228 ;
; A[10]      ; HEX1[5]       ; 11.588 ; 11.588 ; 11.588 ; 11.588 ;
; A[10]      ; HEX1[6]       ; 11.472 ; 11.472 ; 11.472 ; 11.472 ;
; A[10]      ; LEDG[2]       ; 17.726 ;        ;        ; 17.726 ;
; A[10]      ; LEDG[3]       ; 17.479 ;        ;        ; 17.479 ;
; A[10]      ; LEDG[4]       ; 17.500 ;        ;        ; 17.500 ;
; A[10]      ; LEDG[5]       ; 17.521 ;        ;        ; 17.521 ;
; A[10]      ; SRAM_ADDR[10] ; 10.823 ;        ;        ; 10.823 ;
; A[10]      ; SRAM_CE_N     ; 20.176 ;        ;        ; 20.176 ;
; A[11]      ; D[0]          ; 20.471 ; 21.118 ; 21.118 ; 20.471 ;
; A[11]      ; D[1]          ; 22.039 ; 21.737 ; 21.737 ; 22.039 ;
; A[11]      ; D[2]          ; 20.798 ; 21.437 ; 21.437 ; 20.798 ;
; A[11]      ; D[3]          ; 21.878 ; 19.956 ; 19.956 ; 21.878 ;
; A[11]      ; D[4]          ; 20.782 ; 21.797 ; 21.797 ; 20.782 ;
; A[11]      ; D[5]          ; 19.421 ; 19.421 ; 19.421 ; 19.421 ;
; A[11]      ; D[6]          ; 19.699 ; 19.699 ; 19.699 ; 19.699 ;
; A[11]      ; D[7]          ; 19.759 ; 19.759 ; 19.759 ; 19.759 ;
; A[11]      ; HEX1[0]       ; 12.043 ; 12.043 ; 12.043 ; 12.043 ;
; A[11]      ; HEX1[1]       ; 11.666 ; 11.666 ; 11.666 ; 11.666 ;
; A[11]      ; HEX1[2]       ; 11.627 ; 11.627 ; 11.627 ; 11.627 ;
; A[11]      ; HEX1[3]       ; 11.672 ; 11.672 ; 11.672 ; 11.672 ;
; A[11]      ; HEX1[4]       ;        ; 11.681 ; 11.681 ;        ;
; A[11]      ; HEX1[5]       ; 12.003 ; 12.003 ; 12.003 ; 12.003 ;
; A[11]      ; HEX1[6]       ; 11.931 ; 11.931 ; 11.931 ; 11.931 ;
; A[11]      ; LEDG[2]       ; 18.150 ;        ;        ; 18.150 ;
; A[11]      ; LEDG[3]       ; 17.903 ;        ;        ; 17.903 ;
; A[11]      ; LEDG[4]       ; 17.924 ;        ;        ; 17.924 ;
; A[11]      ; LEDG[5]       ; 17.945 ;        ;        ; 17.945 ;
; A[11]      ; SRAM_ADDR[11] ; 10.805 ;        ;        ; 10.805 ;
; A[11]      ; SRAM_CE_N     ; 20.600 ;        ;        ; 20.600 ;
; A[12]      ; D[0]          ; 15.188 ; 15.835 ; 15.835 ; 15.188 ;
; A[12]      ; D[1]          ; 16.756 ; 16.454 ; 16.454 ; 16.756 ;
; A[12]      ; D[2]          ; 15.515 ; 16.154 ; 16.154 ; 15.515 ;
; A[12]      ; D[3]          ; 16.595 ; 14.673 ; 14.673 ; 16.595 ;
; A[12]      ; D[4]          ; 15.499 ; 16.514 ; 16.514 ; 15.499 ;
; A[12]      ; D[5]          ; 14.138 ; 14.138 ; 14.138 ; 14.138 ;
; A[12]      ; D[6]          ; 14.416 ; 14.416 ; 14.416 ; 14.416 ;
; A[12]      ; D[7]          ; 14.476 ; 14.476 ; 14.476 ; 14.476 ;
; A[12]      ; HEX2[0]       ; 11.215 ; 11.215 ; 11.215 ; 11.215 ;
; A[12]      ; HEX2[1]       ; 10.993 ; 10.993 ; 10.993 ; 10.993 ;
; A[12]      ; HEX2[2]       ;        ; 11.032 ; 11.032 ;        ;
; A[12]      ; HEX2[3]       ; 11.030 ; 11.030 ; 11.030 ; 11.030 ;
; A[12]      ; HEX2[4]       ; 11.229 ;        ;        ; 11.229 ;
; A[12]      ; HEX2[5]       ; 11.340 ;        ;        ; 11.340 ;
; A[12]      ; HEX2[6]       ; 11.355 ; 11.355 ; 11.355 ; 11.355 ;
; A[12]      ; LEDG[2]       ; 12.654 ;        ;        ; 12.654 ;
; A[12]      ; LEDG[3]       ; 12.407 ;        ;        ; 12.407 ;
; A[12]      ; LEDG[4]       ; 12.428 ;        ;        ; 12.428 ;
; A[12]      ; LEDG[5]       ; 12.449 ;        ;        ; 12.449 ;
; A[12]      ; SRAM_ADDR[12] ; 11.055 ;        ;        ; 11.055 ;
; A[12]      ; SRAM_CE_N     ; 15.104 ;        ;        ; 15.104 ;
; A[13]      ; D[0]          ; 15.129 ; 15.776 ; 15.776 ; 15.129 ;
; A[13]      ; D[1]          ; 16.697 ; 16.395 ; 16.395 ; 16.697 ;
; A[13]      ; D[2]          ; 15.456 ; 16.095 ; 16.095 ; 15.456 ;
; A[13]      ; D[3]          ; 16.536 ; 14.614 ; 14.614 ; 16.536 ;
; A[13]      ; D[4]          ; 15.440 ; 16.455 ; 16.455 ; 15.440 ;
; A[13]      ; D[5]          ; 14.079 ; 14.079 ; 14.079 ; 14.079 ;
; A[13]      ; D[6]          ; 14.357 ; 14.357 ; 14.357 ; 14.357 ;
; A[13]      ; D[7]          ; 14.417 ; 14.417 ; 14.417 ; 14.417 ;
; A[13]      ; HEX2[0]       ; 11.604 ; 11.604 ; 11.604 ; 11.604 ;
; A[13]      ; HEX2[1]       ; 11.383 ; 11.383 ; 11.383 ; 11.383 ;
; A[13]      ; HEX2[2]       ; 11.424 ;        ;        ; 11.424 ;
; A[13]      ; HEX2[3]       ; 11.423 ; 11.423 ; 11.423 ; 11.423 ;
; A[13]      ; HEX2[4]       ;        ; 11.587 ; 11.587 ;        ;
; A[13]      ; HEX2[5]       ; 11.728 ; 11.728 ; 11.728 ; 11.728 ;
; A[13]      ; HEX2[6]       ; 11.751 ; 11.751 ; 11.751 ; 11.751 ;
; A[13]      ; LEDG[2]       ; 12.595 ;        ;        ; 12.595 ;
; A[13]      ; LEDG[3]       ; 12.348 ;        ;        ; 12.348 ;
; A[13]      ; LEDG[4]       ; 12.369 ;        ;        ; 12.369 ;
; A[13]      ; LEDG[5]       ; 12.390 ;        ;        ; 12.390 ;
; A[13]      ; SRAM_ADDR[13] ; 10.904 ;        ;        ; 10.904 ;
; A[13]      ; SRAM_CE_N     ; 15.045 ;        ;        ; 15.045 ;
; A[15]      ; D[0]          ; 16.449 ; 17.096 ; 17.096 ; 16.449 ;
; A[15]      ; D[1]          ; 18.017 ; 17.715 ; 17.715 ; 18.017 ;
; A[15]      ; D[2]          ; 16.776 ; 17.415 ; 17.415 ; 16.776 ;
; A[15]      ; D[3]          ; 17.856 ; 15.934 ; 15.934 ; 17.856 ;
; A[15]      ; D[4]          ; 16.760 ; 17.775 ; 17.775 ; 16.760 ;
; A[15]      ; D[5]          ; 15.399 ; 15.399 ; 15.399 ; 15.399 ;
; A[15]      ; D[6]          ; 15.677 ; 15.677 ; 15.677 ; 15.677 ;
; A[15]      ; D[7]          ; 15.737 ; 15.737 ; 15.737 ; 15.737 ;
; A[15]      ; HEX2[0]       ; 20.344 ; 20.344 ; 20.344 ; 20.344 ;
; A[15]      ; HEX2[1]       ; 20.122 ; 20.122 ; 20.122 ; 20.122 ;
; A[15]      ; HEX2[2]       ; 20.162 ; 20.162 ; 20.162 ; 20.162 ;
; A[15]      ; HEX2[3]       ; 20.163 ; 20.163 ; 20.163 ; 20.163 ;
; A[15]      ; HEX2[4]       ; 20.365 ; 20.365 ; 20.365 ; 20.365 ;
; A[15]      ; HEX2[5]       ; 20.470 ; 20.470 ; 20.470 ; 20.470 ;
; A[15]      ; HEX2[6]       ; 20.488 ; 20.488 ; 20.488 ; 20.488 ;
; A[15]      ; HEX3[0]       ; 20.501 ; 20.501 ; 20.501 ; 20.501 ;
; A[15]      ; HEX3[1]       ; 20.312 ; 20.312 ; 20.312 ; 20.312 ;
; A[15]      ; HEX3[2]       ; 20.278 ; 20.278 ; 20.278 ; 20.278 ;
; A[15]      ; HEX3[3]       ; 21.016 ; 21.016 ; 21.016 ; 21.016 ;
; A[15]      ; HEX3[4]       ; 20.411 ; 20.411 ; 20.411 ; 20.411 ;
; A[15]      ; HEX3[5]       ; 19.378 ; 19.378 ; 19.378 ; 19.378 ;
; A[15]      ; HEX3[6]       ; 20.148 ; 20.148 ; 20.148 ; 20.148 ;
; A[15]      ; LEDG[2]       ; 14.488 ; 14.488 ; 14.488 ; 14.488 ;
; A[15]      ; LEDG[3]       ; 14.843 ; 14.843 ; 14.843 ; 14.843 ;
; A[15]      ; LEDG[4]       ; 14.865 ; 14.865 ; 14.865 ; 14.865 ;
; A[15]      ; LEDG[5]       ; 14.886 ; 14.886 ; 14.886 ; 14.886 ;
; A[15]      ; SRAM_ADDR[14] ; 16.356 ; 16.356 ; 16.356 ; 16.356 ;
; A[15]      ; SRAM_ADDR[15] ; 19.264 ; 19.264 ; 19.264 ; 19.264 ;
; A[15]      ; SRAM_ADDR[16] ; 18.150 ; 18.150 ; 18.150 ; 18.150 ;
; A[15]      ; SRAM_ADDR[17] ; 20.592 ; 20.592 ; 20.592 ; 20.592 ;
; A[15]      ; SRAM_CE_N     ; 16.938 ; 16.938 ; 16.938 ; 16.938 ;
; A[15]      ; SRAM_LB_N     ; 18.938 ; 18.938 ; 18.938 ; 18.938 ;
; A[15]      ; SRAM_UB_N     ; 18.925 ; 18.925 ; 18.925 ; 18.925 ;
; IORQ_n     ; BUSDIR_n      ; 14.387 ;        ;        ; 14.387 ;
; IORQ_n     ; D[0]          ; 17.385 ; 17.385 ; 17.385 ; 17.385 ;
; IORQ_n     ; D[1]          ; 18.286 ; 18.286 ; 18.286 ; 18.286 ;
; IORQ_n     ; D[2]          ; 17.412 ; 17.412 ; 17.412 ; 17.412 ;
; IORQ_n     ; D[3]          ; 17.981 ; 17.981 ; 17.981 ; 17.981 ;
; IORQ_n     ; D[4]          ; 17.439 ; 17.439 ; 17.439 ; 17.439 ;
; IORQ_n     ; D[5]          ; 16.582 ; 16.582 ; 16.582 ; 16.582 ;
; IORQ_n     ; D[6]          ; 16.860 ; 16.860 ; 16.860 ; 16.860 ;
; IORQ_n     ; D[7]          ; 16.920 ; 16.920 ; 16.920 ; 16.920 ;
; IORQ_n     ; U1OE_n        ; 13.418 ;        ;        ; 13.418 ;
; KEY[0]     ; LEDG[7]       ;        ; 9.642  ; 9.642  ;        ;
; KEY[0]     ; WAIT_n        ; 10.465 ; 10.465 ; 10.465 ; 10.465 ;
; M1_n       ; BUSDIR_n      ;        ; 14.103 ; 14.103 ;        ;
; M1_n       ; D[0]          ; 17.101 ; 17.101 ; 17.101 ; 17.101 ;
; M1_n       ; D[1]          ; 18.002 ; 18.002 ; 18.002 ; 18.002 ;
; M1_n       ; D[2]          ; 17.128 ; 17.128 ; 17.128 ; 17.128 ;
; M1_n       ; D[3]          ; 17.697 ; 17.697 ; 17.697 ; 17.697 ;
; M1_n       ; D[4]          ; 17.155 ; 17.155 ; 17.155 ; 17.155 ;
; M1_n       ; D[5]          ; 16.298 ; 16.298 ; 16.298 ; 16.298 ;
; M1_n       ; D[6]          ; 16.576 ; 16.576 ; 16.576 ; 16.576 ;
; M1_n       ; D[7]          ; 16.636 ; 16.636 ; 16.636 ; 16.636 ;
; M1_n       ; U1OE_n        ;        ; 13.608 ; 13.608 ;        ;
; RD_n       ; BUSDIR_n      ; 13.911 ;        ;        ; 13.911 ;
; RD_n       ; D[0]          ; 16.909 ; 16.909 ; 16.909 ; 16.909 ;
; RD_n       ; D[1]          ; 17.810 ; 17.810 ; 17.810 ; 17.810 ;
; RD_n       ; D[2]          ; 16.936 ; 16.936 ; 16.936 ; 16.936 ;
; RD_n       ; D[3]          ; 17.505 ; 17.505 ; 17.505 ; 17.505 ;
; RD_n       ; D[4]          ; 16.963 ; 16.963 ; 16.963 ; 16.963 ;
; RD_n       ; D[5]          ; 16.106 ; 16.106 ; 16.106 ; 16.106 ;
; RD_n       ; D[6]          ; 16.384 ; 16.384 ; 16.384 ; 16.384 ;
; RD_n       ; D[7]          ; 16.444 ; 16.444 ; 16.444 ; 16.444 ;
; RD_n       ; U1OE_n        ; 12.304 ;        ;        ; 12.304 ;
; RESET_n    ; LEDG[7]       ;        ; 11.171 ; 11.171 ;        ;
; RESET_n    ; WAIT_n        ; 11.994 ; 11.994 ; 11.994 ; 11.994 ;
; SLTSL_n    ; D[0]          ; 15.680 ; 15.172 ; 15.172 ; 15.680 ;
; SLTSL_n    ; D[1]          ; 16.299 ; 16.601 ; 16.601 ; 16.299 ;
; SLTSL_n    ; D[2]          ; 15.999 ; 15.592 ; 15.592 ; 15.999 ;
; SLTSL_n    ; D[3]          ; 14.807 ; 16.440 ; 16.440 ; 14.807 ;
; SLTSL_n    ; D[4]          ; 16.359 ; 15.948 ; 15.948 ; 16.359 ;
; SLTSL_n    ; D[5]          ; 14.039 ; 13.991 ; 13.991 ; 14.039 ;
; SLTSL_n    ; D[6]          ; 14.269 ; 14.269 ; 14.269 ; 14.269 ;
; SLTSL_n    ; D[7]          ; 14.564 ; 14.329 ; 14.329 ; 14.564 ;
; SLTSL_n    ; LEDG[2]       ; 13.997 ;        ;        ; 13.997 ;
; SLTSL_n    ; LEDG[3]       ; 14.052 ;        ;        ; 14.052 ;
; SLTSL_n    ; LEDG[4]       ; 14.074 ;        ;        ; 14.074 ;
; SLTSL_n    ; LEDG[5]       ; 14.095 ;        ;        ; 14.095 ;
; SLTSL_n    ; LEDG[6]       ;        ; 12.225 ; 12.225 ;        ;
; SLTSL_n    ; SRAM_CE_N     ; 16.447 ;        ;        ; 16.447 ;
; SLTSL_n    ; U1OE_n        ; 13.583 ;        ;        ; 13.583 ;
; SW[9]      ; D[0]          ; 12.143 ; 12.651 ; 12.651 ; 12.143 ;
; SW[9]      ; D[1]          ; 13.572 ; 13.270 ; 13.270 ; 13.572 ;
; SW[9]      ; D[2]          ; 12.563 ; 12.970 ; 12.970 ; 12.563 ;
; SW[9]      ; D[3]          ; 13.411 ; 11.778 ; 11.778 ; 13.411 ;
; SW[9]      ; D[4]          ; 12.919 ; 13.330 ; 13.330 ; 12.919 ;
; SW[9]      ; D[5]          ; 10.962 ; 11.010 ; 11.010 ; 10.962 ;
; SW[9]      ; D[6]          ; 11.240 ; 11.240 ; 11.240 ; 11.240 ;
; SW[9]      ; D[7]          ; 11.300 ; 11.535 ; 11.535 ; 11.300 ;
; SW[9]      ; LEDG[2]       ;        ; 10.968 ; 10.968 ;        ;
; SW[9]      ; LEDG[3]       ;        ; 11.023 ; 11.023 ;        ;
; SW[9]      ; LEDG[4]       ;        ; 11.045 ; 11.045 ;        ;
; SW[9]      ; LEDG[5]       ;        ; 11.066 ; 11.066 ;        ;
; SW[9]      ; LEDG[6]       ; 9.196  ;        ;        ; 9.196  ;
; SW[9]      ; SRAM_CE_N     ;        ; 13.418 ; 13.418 ;        ;
; SW[9]      ; U1OE_n        ;        ; 10.554 ; 10.554 ;        ;
; WR_n       ; SRAM_WE_N     ; 10.691 ;        ;        ; 10.691 ;
; WR_n       ; U1OE_n        ; 13.925 ;        ;        ; 13.925 ;
+------------+---------------+--------+--------+--------+--------+


+------------------------------------------------------------+
; Minimum Progagation Delay                                  ;
+------------+---------------+-------+-------+-------+-------+
; Input Port ; Output Port   ; RR    ; RF    ; FR    ; FF    ;
+------------+---------------+-------+-------+-------+-------+
; A[0]       ; D[0]          ; 5.891 ; 5.891 ; 5.891 ; 5.891 ;
; A[0]       ; D[1]          ; 6.262 ; 6.262 ; 6.262 ; 6.262 ;
; A[0]       ; D[2]          ; 5.886 ; 5.886 ; 5.886 ; 5.886 ;
; A[0]       ; D[3]          ; 6.263 ; 6.263 ; 6.263 ; 6.263 ;
; A[0]       ; D[4]          ; 5.911 ; 5.911 ; 5.911 ; 5.911 ;
; A[0]       ; D[5]          ; 6.640 ; 6.640 ; 6.640 ; 6.640 ;
; A[0]       ; D[6]          ; 6.668 ; 6.724 ; 6.724 ; 6.668 ;
; A[0]       ; D[7]          ; 6.768 ; 6.768 ; 6.768 ; 6.768 ;
; A[0]       ; LEDG[2]       ; 6.696 ;       ;       ; 6.696 ;
; A[0]       ; LEDG[3]       ; 6.576 ;       ;       ; 6.576 ;
; A[0]       ; LEDG[4]       ; 6.605 ;       ;       ; 6.605 ;
; A[0]       ; LEDG[5]       ; 6.616 ;       ;       ; 6.616 ;
; A[0]       ; SRAM_ADDR[0]  ; 5.846 ;       ;       ; 5.846 ;
; A[0]       ; SRAM_CE_N     ; 7.794 ;       ;       ; 7.794 ;
; A[1]       ; D[0]          ; 5.992 ; 5.992 ; 5.992 ; 5.992 ;
; A[1]       ; D[1]          ; 6.073 ; 6.073 ; 6.073 ; 6.073 ;
; A[1]       ; D[2]          ; 6.102 ; 6.102 ; 6.102 ; 6.102 ;
; A[1]       ; D[3]          ; 6.124 ; 6.124 ; 6.124 ; 6.124 ;
; A[1]       ; D[4]          ; 6.124 ; 6.124 ; 6.124 ; 6.124 ;
; A[1]       ; D[5]          ; 6.451 ; 6.451 ; 6.451 ; 6.451 ;
; A[1]       ; D[6]          ; 6.479 ; 6.535 ; 6.535 ; 6.479 ;
; A[1]       ; D[7]          ; 6.579 ; 6.579 ; 6.579 ; 6.579 ;
; A[1]       ; LEDG[2]       ; 6.507 ;       ;       ; 6.507 ;
; A[1]       ; LEDG[3]       ; 6.387 ;       ;       ; 6.387 ;
; A[1]       ; LEDG[4]       ; 6.416 ;       ;       ; 6.416 ;
; A[1]       ; LEDG[5]       ; 6.427 ;       ;       ; 6.427 ;
; A[1]       ; SRAM_ADDR[1]  ; 5.841 ;       ;       ; 5.841 ;
; A[1]       ; SRAM_CE_N     ; 7.605 ;       ;       ; 7.605 ;
; A[3]       ; BUSDIR_n      ;       ; 6.934 ; 6.934 ;       ;
; A[3]       ; D[0]          ; 6.655 ; 6.655 ; 6.655 ; 6.655 ;
; A[3]       ; D[1]          ; 6.736 ; 6.736 ; 6.736 ; 6.736 ;
; A[3]       ; D[2]          ; 6.694 ; 6.694 ; 6.694 ; 6.694 ;
; A[3]       ; D[3]          ; 6.787 ; 6.787 ; 6.787 ; 6.787 ;
; A[3]       ; D[4]          ; 6.719 ; 6.719 ; 6.719 ; 6.719 ;
; A[3]       ; D[5]          ; 7.114 ; 7.114 ; 7.114 ; 7.114 ;
; A[3]       ; D[6]          ; 7.142 ; 7.198 ; 7.198 ; 7.142 ;
; A[3]       ; D[7]          ; 7.242 ; 7.242 ; 7.242 ; 7.242 ;
; A[3]       ; LEDG[2]       ; 7.170 ;       ;       ; 7.170 ;
; A[3]       ; LEDG[3]       ; 7.050 ;       ;       ; 7.050 ;
; A[3]       ; LEDG[4]       ; 7.079 ;       ;       ; 7.079 ;
; A[3]       ; LEDG[5]       ; 7.090 ;       ;       ; 7.090 ;
; A[3]       ; SRAM_ADDR[3]  ; 5.650 ;       ;       ; 5.650 ;
; A[3]       ; SRAM_CE_N     ; 8.268 ;       ;       ; 8.268 ;
; A[3]       ; U1OE_n        ;       ; 6.845 ; 6.845 ;       ;
; A[4]       ; BUSDIR_n      ;       ; 6.914 ; 6.914 ;       ;
; A[4]       ; D[0]          ; 6.635 ; 6.635 ; 6.635 ; 6.635 ;
; A[4]       ; D[1]          ; 6.716 ; 6.716 ; 6.716 ; 6.716 ;
; A[4]       ; D[2]          ; 6.674 ; 6.674 ; 6.674 ; 6.674 ;
; A[4]       ; D[3]          ; 6.767 ; 6.767 ; 6.767 ; 6.767 ;
; A[4]       ; D[4]          ; 6.699 ; 6.699 ; 6.699 ; 6.699 ;
; A[4]       ; D[5]          ; 7.094 ; 7.094 ; 7.094 ; 7.094 ;
; A[4]       ; D[6]          ; 7.122 ; 7.178 ; 7.178 ; 7.122 ;
; A[4]       ; D[7]          ; 7.222 ; 7.222 ; 7.222 ; 7.222 ;
; A[4]       ; HEX0[0]       ; 6.322 ; 6.322 ; 6.322 ; 6.322 ;
; A[4]       ; HEX0[1]       ; 6.328 ; 6.328 ; 6.328 ; 6.328 ;
; A[4]       ; HEX0[2]       ;       ; 6.143 ; 6.143 ;       ;
; A[4]       ; HEX0[3]       ; 6.409 ; 6.409 ; 6.409 ; 6.409 ;
; A[4]       ; HEX0[4]       ; 6.415 ;       ;       ; 6.415 ;
; A[4]       ; HEX0[5]       ; 6.428 ;       ;       ; 6.428 ;
; A[4]       ; HEX0[6]       ; 6.390 ; 6.390 ; 6.390 ; 6.390 ;
; A[4]       ; LEDG[2]       ; 7.150 ;       ;       ; 7.150 ;
; A[4]       ; LEDG[3]       ; 7.030 ;       ;       ; 7.030 ;
; A[4]       ; LEDG[4]       ; 7.059 ;       ;       ; 7.059 ;
; A[4]       ; LEDG[5]       ; 7.070 ;       ;       ; 7.070 ;
; A[4]       ; SRAM_ADDR[4]  ; 5.557 ;       ;       ; 5.557 ;
; A[4]       ; SRAM_CE_N     ; 8.248 ;       ;       ; 8.248 ;
; A[4]       ; U1OE_n        ;       ; 6.825 ; 6.825 ;       ;
; A[5]       ; BUSDIR_n      ;       ; 7.232 ; 7.232 ;       ;
; A[5]       ; D[0]          ; 6.953 ; 6.953 ; 6.953 ; 6.953 ;
; A[5]       ; D[1]          ; 7.034 ; 7.034 ; 7.034 ; 7.034 ;
; A[5]       ; D[2]          ; 6.992 ; 6.992 ; 6.992 ; 6.992 ;
; A[5]       ; D[3]          ; 7.085 ; 7.085 ; 7.085 ; 7.085 ;
; A[5]       ; D[4]          ; 7.017 ; 7.017 ; 7.017 ; 7.017 ;
; A[5]       ; D[5]          ; 7.412 ; 7.412 ; 7.412 ; 7.412 ;
; A[5]       ; D[6]          ; 7.440 ; 7.496 ; 7.496 ; 7.440 ;
; A[5]       ; D[7]          ; 7.540 ; 7.540 ; 7.540 ; 7.540 ;
; A[5]       ; HEX0[0]       ; 6.384 ; 6.384 ; 6.384 ; 6.384 ;
; A[5]       ; HEX0[1]       ; 6.390 ; 6.390 ; 6.390 ; 6.390 ;
; A[5]       ; HEX0[2]       ; 6.213 ;       ;       ; 6.213 ;
; A[5]       ; HEX0[3]       ; 6.475 ; 6.475 ; 6.475 ; 6.475 ;
; A[5]       ; HEX0[4]       ;       ; 6.476 ; 6.476 ;       ;
; A[5]       ; HEX0[5]       ; 6.489 ; 6.489 ; 6.489 ; 6.489 ;
; A[5]       ; HEX0[6]       ; 6.454 ; 6.454 ; 6.454 ; 6.454 ;
; A[5]       ; LEDG[2]       ; 7.468 ;       ;       ; 7.468 ;
; A[5]       ; LEDG[3]       ; 7.348 ;       ;       ; 7.348 ;
; A[5]       ; LEDG[4]       ; 7.377 ;       ;       ; 7.377 ;
; A[5]       ; LEDG[5]       ; 7.388 ;       ;       ; 7.388 ;
; A[5]       ; SRAM_ADDR[5]  ; 5.427 ;       ;       ; 5.427 ;
; A[5]       ; SRAM_CE_N     ; 8.566 ;       ;       ; 8.566 ;
; A[5]       ; U1OE_n        ;       ; 7.143 ; 7.143 ;       ;
; A[6]       ; BUSDIR_n      ;       ; 6.164 ; 6.164 ;       ;
; A[6]       ; D[0]          ; 6.495 ; 6.495 ; 6.495 ; 6.495 ;
; A[6]       ; D[1]          ; 6.576 ; 6.576 ; 6.576 ; 6.576 ;
; A[6]       ; D[2]          ; 6.605 ; 6.605 ; 6.605 ; 6.605 ;
; A[6]       ; D[3]          ; 6.627 ; 6.627 ; 6.627 ; 6.627 ;
; A[6]       ; D[4]          ; 6.627 ; 6.627 ; 6.627 ; 6.627 ;
; A[6]       ; D[5]          ; 6.954 ; 6.954 ; 6.954 ; 6.954 ;
; A[6]       ; D[6]          ; 7.038 ; 7.038 ; 7.038 ; 7.038 ;
; A[6]       ; D[7]          ; 7.082 ; 7.082 ; 7.082 ; 7.082 ;
; A[6]       ; HEX0[0]       ; 6.416 ; 6.416 ; 6.416 ; 6.416 ;
; A[6]       ; HEX0[1]       ; 6.423 ;       ;       ; 6.423 ;
; A[6]       ; HEX0[2]       ; 6.250 ; 6.250 ; 6.250 ; 6.250 ;
; A[6]       ; HEX0[3]       ; 6.508 ; 6.508 ; 6.508 ; 6.508 ;
; A[6]       ; HEX0[4]       ; 6.511 ; 6.511 ; 6.511 ; 6.511 ;
; A[6]       ; HEX0[5]       ; 6.524 ; 6.524 ; 6.524 ; 6.524 ;
; A[6]       ; HEX0[6]       ; 6.487 ; 6.487 ; 6.487 ; 6.487 ;
; A[6]       ; LEDG[2]       ; 8.091 ;       ;       ; 8.091 ;
; A[6]       ; LEDG[3]       ; 7.971 ;       ;       ; 7.971 ;
; A[6]       ; LEDG[4]       ; 8.000 ;       ;       ; 8.000 ;
; A[6]       ; LEDG[5]       ; 8.011 ;       ;       ; 8.011 ;
; A[6]       ; SRAM_ADDR[6]  ; 5.567 ;       ;       ; 5.567 ;
; A[6]       ; SRAM_CE_N     ; 9.189 ;       ;       ; 9.189 ;
; A[6]       ; U1OE_n        ;       ; 6.663 ; 6.663 ;       ;
; A[7]       ; BUSDIR_n      ;       ; 5.919 ; 5.919 ;       ;
; A[7]       ; D[0]          ; 6.250 ; 6.250 ; 6.250 ; 6.250 ;
; A[7]       ; D[1]          ; 6.331 ; 6.331 ; 6.331 ; 6.331 ;
; A[7]       ; D[2]          ; 6.360 ; 6.360 ; 6.360 ; 6.360 ;
; A[7]       ; D[3]          ; 6.382 ; 6.382 ; 6.382 ; 6.382 ;
; A[7]       ; D[4]          ; 6.382 ; 6.382 ; 6.382 ; 6.382 ;
; A[7]       ; D[5]          ; 6.709 ; 6.709 ; 6.709 ; 6.709 ;
; A[7]       ; D[6]          ; 6.793 ; 6.793 ; 6.793 ; 6.793 ;
; A[7]       ; D[7]          ; 6.837 ; 6.837 ; 6.837 ; 6.837 ;
; A[7]       ; HEX0[0]       ; 6.288 ; 6.288 ; 6.288 ; 6.288 ;
; A[7]       ; HEX0[1]       ; 6.299 ; 6.299 ; 6.299 ; 6.299 ;
; A[7]       ; HEX0[2]       ; 6.127 ; 6.127 ; 6.127 ; 6.127 ;
; A[7]       ; HEX0[3]       ; 6.384 ; 6.384 ; 6.384 ; 6.384 ;
; A[7]       ; HEX0[4]       ;       ; 6.388 ; 6.388 ;       ;
; A[7]       ; HEX0[5]       ; 6.393 ; 6.393 ; 6.393 ; 6.393 ;
; A[7]       ; HEX0[6]       ; 6.364 ; 6.364 ; 6.364 ; 6.364 ;
; A[7]       ; LEDG[2]       ; 7.837 ;       ;       ; 7.837 ;
; A[7]       ; LEDG[3]       ; 7.717 ;       ;       ; 7.717 ;
; A[7]       ; LEDG[4]       ; 7.746 ;       ;       ; 7.746 ;
; A[7]       ; LEDG[5]       ; 7.757 ;       ;       ; 7.757 ;
; A[7]       ; SRAM_ADDR[7]  ; 5.677 ;       ;       ; 5.677 ;
; A[7]       ; SRAM_CE_N     ; 8.935 ;       ;       ; 8.935 ;
; A[7]       ; U1OE_n        ;       ; 6.346 ; 6.346 ;       ;
; A[8]       ; D[0]          ; 7.819 ; 7.819 ; 7.819 ; 7.819 ;
; A[8]       ; D[1]          ; 7.900 ; 7.900 ; 7.900 ; 7.900 ;
; A[8]       ; D[2]          ; 7.929 ; 7.929 ; 7.929 ; 7.929 ;
; A[8]       ; D[3]          ; 7.951 ; 7.951 ; 7.951 ; 7.951 ;
; A[8]       ; D[4]          ; 7.951 ; 7.951 ; 7.951 ; 7.951 ;
; A[8]       ; D[5]          ; 8.278 ; 8.278 ; 8.278 ; 8.278 ;
; A[8]       ; D[6]          ; 8.306 ; 8.362 ; 8.362 ; 8.306 ;
; A[8]       ; D[7]          ; 8.406 ; 8.406 ; 8.406 ; 8.406 ;
; A[8]       ; HEX1[0]       ; 5.893 ; 5.893 ; 5.893 ; 5.893 ;
; A[8]       ; HEX1[1]       ; 5.731 ; 5.731 ; 5.731 ; 5.731 ;
; A[8]       ; HEX1[2]       ;       ; 5.738 ; 5.738 ;       ;
; A[8]       ; HEX1[3]       ; 5.744 ; 5.744 ; 5.744 ; 5.744 ;
; A[8]       ; HEX1[4]       ; 5.753 ;       ;       ; 5.753 ;
; A[8]       ; HEX1[5]       ; 5.908 ;       ;       ; 5.908 ;
; A[8]       ; HEX1[6]       ; 5.842 ; 5.842 ; 5.842 ; 5.842 ;
; A[8]       ; LEDG[2]       ; 8.334 ;       ;       ; 8.334 ;
; A[8]       ; LEDG[3]       ; 8.214 ;       ;       ; 8.214 ;
; A[8]       ; LEDG[4]       ; 8.243 ;       ;       ; 8.243 ;
; A[8]       ; LEDG[5]       ; 8.254 ;       ;       ; 8.254 ;
; A[8]       ; SRAM_ADDR[8]  ; 5.528 ;       ;       ; 5.528 ;
; A[8]       ; SRAM_CE_N     ; 9.432 ;       ;       ; 9.432 ;
; A[9]       ; D[0]          ; 7.835 ; 7.835 ; 7.835 ; 7.835 ;
; A[9]       ; D[1]          ; 7.916 ; 7.916 ; 7.916 ; 7.916 ;
; A[9]       ; D[2]          ; 7.945 ; 7.945 ; 7.945 ; 7.945 ;
; A[9]       ; D[3]          ; 7.967 ; 7.967 ; 7.967 ; 7.967 ;
; A[9]       ; D[4]          ; 7.967 ; 7.967 ; 7.967 ; 7.967 ;
; A[9]       ; D[5]          ; 8.294 ; 8.294 ; 8.294 ; 8.294 ;
; A[9]       ; D[6]          ; 8.322 ; 8.378 ; 8.378 ; 8.322 ;
; A[9]       ; D[7]          ; 8.422 ; 8.422 ; 8.422 ; 8.422 ;
; A[9]       ; HEX1[0]       ; 5.888 ; 5.888 ; 5.888 ; 5.888 ;
; A[9]       ; HEX1[1]       ; 5.725 ; 5.725 ; 5.725 ; 5.725 ;
; A[9]       ; HEX1[2]       ; 5.729 ;       ;       ; 5.729 ;
; A[9]       ; HEX1[3]       ; 5.738 ; 5.738 ; 5.738 ; 5.738 ;
; A[9]       ; HEX1[4]       ;       ; 5.747 ; 5.747 ;       ;
; A[9]       ; HEX1[5]       ; 5.898 ; 5.898 ; 5.898 ; 5.898 ;
; A[9]       ; HEX1[6]       ; 5.838 ; 5.838 ; 5.838 ; 5.838 ;
; A[9]       ; LEDG[2]       ; 8.350 ;       ;       ; 8.350 ;
; A[9]       ; LEDG[3]       ; 8.230 ;       ;       ; 8.230 ;
; A[9]       ; LEDG[4]       ; 8.259 ;       ;       ; 8.259 ;
; A[9]       ; LEDG[5]       ; 8.270 ;       ;       ; 8.270 ;
; A[9]       ; SRAM_ADDR[9]  ; 5.531 ;       ;       ; 5.531 ;
; A[9]       ; SRAM_CE_N     ; 9.448 ;       ;       ; 9.448 ;
; A[10]      ; D[0]          ; 7.789 ; 7.789 ; 7.789 ; 7.789 ;
; A[10]      ; D[1]          ; 7.870 ; 7.870 ; 7.870 ; 7.870 ;
; A[10]      ; D[2]          ; 7.899 ; 7.899 ; 7.899 ; 7.899 ;
; A[10]      ; D[3]          ; 7.921 ; 7.921 ; 7.921 ; 7.921 ;
; A[10]      ; D[4]          ; 7.921 ; 7.921 ; 7.921 ; 7.921 ;
; A[10]      ; D[5]          ; 8.248 ; 8.248 ; 8.248 ; 8.248 ;
; A[10]      ; D[6]          ; 8.276 ; 8.332 ; 8.332 ; 8.276 ;
; A[10]      ; D[7]          ; 8.376 ; 8.376 ; 8.376 ; 8.376 ;
; A[10]      ; HEX1[0]       ; 5.867 ; 5.867 ; 5.867 ; 5.867 ;
; A[10]      ; HEX1[1]       ; 5.703 ;       ;       ; 5.703 ;
; A[10]      ; HEX1[2]       ; 5.699 ; 5.699 ; 5.699 ; 5.699 ;
; A[10]      ; HEX1[3]       ; 5.707 ; 5.707 ; 5.707 ; 5.707 ;
; A[10]      ; HEX1[4]       ; 5.721 ; 5.721 ; 5.721 ; 5.721 ;
; A[10]      ; HEX1[5]       ; 5.868 ; 5.868 ; 5.868 ; 5.868 ;
; A[10]      ; HEX1[6]       ; 5.817 ; 5.817 ; 5.817 ; 5.817 ;
; A[10]      ; LEDG[2]       ; 8.304 ;       ;       ; 8.304 ;
; A[10]      ; LEDG[3]       ; 8.184 ;       ;       ; 8.184 ;
; A[10]      ; LEDG[4]       ; 8.213 ;       ;       ; 8.213 ;
; A[10]      ; LEDG[5]       ; 8.224 ;       ;       ; 8.224 ;
; A[10]      ; SRAM_ADDR[10] ; 5.636 ;       ;       ; 5.636 ;
; A[10]      ; SRAM_CE_N     ; 9.402 ;       ;       ; 9.402 ;
; A[11]      ; D[0]          ; 7.978 ; 7.978 ; 7.978 ; 7.978 ;
; A[11]      ; D[1]          ; 8.059 ; 8.059 ; 8.059 ; 8.059 ;
; A[11]      ; D[2]          ; 8.088 ; 8.088 ; 8.088 ; 8.088 ;
; A[11]      ; D[3]          ; 8.110 ; 8.110 ; 8.110 ; 8.110 ;
; A[11]      ; D[4]          ; 8.110 ; 8.110 ; 8.110 ; 8.110 ;
; A[11]      ; D[5]          ; 8.437 ; 8.437 ; 8.437 ; 8.437 ;
; A[11]      ; D[6]          ; 8.465 ; 8.521 ; 8.521 ; 8.465 ;
; A[11]      ; D[7]          ; 8.565 ; 8.565 ; 8.565 ; 8.565 ;
; A[11]      ; HEX1[0]       ; 6.048 ; 6.048 ; 6.048 ; 6.048 ;
; A[11]      ; HEX1[1]       ; 5.884 ; 5.884 ; 5.884 ; 5.884 ;
; A[11]      ; HEX1[2]       ; 5.881 ; 5.881 ; 5.881 ; 5.881 ;
; A[11]      ; HEX1[3]       ; 5.887 ; 5.887 ; 5.887 ; 5.887 ;
; A[11]      ; HEX1[4]       ;       ; 5.900 ; 5.900 ;       ;
; A[11]      ; HEX1[5]       ; 6.044 ; 6.044 ; 6.044 ; 6.044 ;
; A[11]      ; HEX1[6]       ; 5.999 ; 5.999 ; 5.999 ; 5.999 ;
; A[11]      ; LEDG[2]       ; 8.493 ;       ;       ; 8.493 ;
; A[11]      ; LEDG[3]       ; 8.373 ;       ;       ; 8.373 ;
; A[11]      ; LEDG[4]       ; 8.402 ;       ;       ; 8.402 ;
; A[11]      ; LEDG[5]       ; 8.413 ;       ;       ; 8.413 ;
; A[11]      ; SRAM_ADDR[11] ; 5.636 ;       ;       ; 5.636 ;
; A[11]      ; SRAM_CE_N     ; 9.591 ;       ;       ; 9.591 ;
; A[12]      ; D[0]          ; 5.709 ; 5.709 ; 5.709 ; 5.709 ;
; A[12]      ; D[1]          ; 5.790 ; 5.790 ; 5.790 ; 5.790 ;
; A[12]      ; D[2]          ; 5.819 ; 5.819 ; 5.819 ; 5.819 ;
; A[12]      ; D[3]          ; 5.841 ; 5.841 ; 5.841 ; 5.841 ;
; A[12]      ; D[4]          ; 5.841 ; 5.841 ; 5.841 ; 5.841 ;
; A[12]      ; D[5]          ; 6.168 ; 6.168 ; 6.168 ; 6.168 ;
; A[12]      ; D[6]          ; 6.196 ; 6.252 ; 6.252 ; 6.196 ;
; A[12]      ; D[7]          ; 6.296 ; 6.296 ; 6.296 ; 6.296 ;
; A[12]      ; HEX2[0]       ; 5.701 ; 5.701 ; 5.701 ; 5.701 ;
; A[12]      ; HEX2[1]       ; 5.626 ; 5.626 ; 5.626 ; 5.626 ;
; A[12]      ; HEX2[2]       ;       ; 5.666 ; 5.666 ;       ;
; A[12]      ; HEX2[3]       ; 5.663 ; 5.663 ; 5.663 ; 5.663 ;
; A[12]      ; HEX2[4]       ; 5.716 ;       ;       ; 5.716 ;
; A[12]      ; HEX2[5]       ; 5.761 ;       ;       ; 5.761 ;
; A[12]      ; HEX2[6]       ; 5.776 ; 5.776 ; 5.776 ; 5.776 ;
; A[12]      ; LEDG[2]       ; 6.224 ;       ;       ; 6.224 ;
; A[12]      ; LEDG[3]       ; 6.104 ;       ;       ; 6.104 ;
; A[12]      ; LEDG[4]       ; 6.133 ;       ;       ; 6.133 ;
; A[12]      ; LEDG[5]       ; 6.144 ;       ;       ; 6.144 ;
; A[12]      ; SRAM_ADDR[12] ; 5.810 ;       ;       ; 5.810 ;
; A[12]      ; SRAM_CE_N     ; 7.322 ;       ;       ; 7.322 ;
; A[13]      ; D[0]          ; 5.679 ; 5.679 ; 5.679 ; 5.679 ;
; A[13]      ; D[1]          ; 5.760 ; 5.760 ; 5.760 ; 5.760 ;
; A[13]      ; D[2]          ; 5.789 ; 5.789 ; 5.789 ; 5.789 ;
; A[13]      ; D[3]          ; 5.811 ; 5.811 ; 5.811 ; 5.811 ;
; A[13]      ; D[4]          ; 5.811 ; 5.811 ; 5.811 ; 5.811 ;
; A[13]      ; D[5]          ; 6.138 ; 6.138 ; 6.138 ; 6.138 ;
; A[13]      ; D[6]          ; 6.166 ; 6.222 ; 6.222 ; 6.166 ;
; A[13]      ; D[7]          ; 6.266 ; 6.266 ; 6.266 ; 6.266 ;
; A[13]      ; HEX2[0]       ; 5.815 ; 5.815 ; 5.815 ; 5.815 ;
; A[13]      ; HEX2[1]       ; 5.739 ; 5.739 ; 5.739 ; 5.739 ;
; A[13]      ; HEX2[2]       ; 5.786 ;       ;       ; 5.786 ;
; A[13]      ; HEX2[3]       ; 5.778 ; 5.778 ; 5.778 ; 5.778 ;
; A[13]      ; HEX2[4]       ;       ; 5.833 ; 5.833 ;       ;
; A[13]      ; HEX2[5]       ; 5.875 ; 5.875 ; 5.875 ; 5.875 ;
; A[13]      ; HEX2[6]       ; 5.894 ; 5.894 ; 5.894 ; 5.894 ;
; A[13]      ; LEDG[2]       ; 6.194 ;       ;       ; 6.194 ;
; A[13]      ; LEDG[3]       ; 6.074 ;       ;       ; 6.074 ;
; A[13]      ; LEDG[4]       ; 6.103 ;       ;       ; 6.103 ;
; A[13]      ; LEDG[5]       ; 6.114 ;       ;       ; 6.114 ;
; A[13]      ; SRAM_ADDR[13] ; 5.722 ;       ;       ; 5.722 ;
; A[13]      ; SRAM_CE_N     ; 7.292 ;       ;       ; 7.292 ;
; A[15]      ; D[0]          ; 6.005 ; 6.005 ; 6.005 ; 6.005 ;
; A[15]      ; D[1]          ; 6.086 ; 6.086 ; 6.086 ; 6.086 ;
; A[15]      ; D[2]          ; 6.115 ; 6.115 ; 6.115 ; 6.115 ;
; A[15]      ; D[3]          ; 6.137 ; 6.137 ; 6.137 ; 6.137 ;
; A[15]      ; D[4]          ; 6.137 ; 6.137 ; 6.137 ; 6.137 ;
; A[15]      ; D[5]          ; 6.464 ; 6.464 ; 6.464 ; 6.464 ;
; A[15]      ; D[6]          ; 6.492 ; 6.492 ; 6.492 ; 6.492 ;
; A[15]      ; D[7]          ; 6.592 ; 6.592 ; 6.592 ; 6.592 ;
; A[15]      ; HEX2[0]       ; 7.298 ; 7.298 ; 7.298 ; 7.298 ;
; A[15]      ; HEX2[1]       ; 7.230 ; 7.230 ; 7.230 ; 7.230 ;
; A[15]      ; HEX2[2]       ; 7.272 ; 7.272 ; 7.272 ; 7.272 ;
; A[15]      ; HEX2[3]       ; 7.270 ; 7.270 ; 7.270 ; 7.270 ;
; A[15]      ; HEX2[4]       ; 7.326 ; 7.326 ; 7.326 ; 7.326 ;
; A[15]      ; HEX2[5]       ; 7.360 ; 7.360 ; 7.360 ; 7.360 ;
; A[15]      ; HEX2[6]       ; 7.386 ; 7.386 ; 7.386 ; 7.386 ;
; A[15]      ; HEX3[0]       ; 6.931 ; 6.931 ; 6.931 ; 6.931 ;
; A[15]      ; HEX3[1]       ; 6.977 ; 6.977 ; 6.977 ; 6.977 ;
; A[15]      ; HEX3[2]       ; 6.962 ; 6.962 ; 6.962 ; 6.962 ;
; A[15]      ; HEX3[3]       ; 7.127 ; 7.127 ; 7.127 ; 7.127 ;
; A[15]      ; HEX3[4]       ; 6.933 ; 6.933 ; 6.933 ; 6.933 ;
; A[15]      ; HEX3[5]       ; 6.568 ; 6.568 ; 6.568 ; 6.568 ;
; A[15]      ; HEX3[6]       ; 6.853 ; 6.853 ; 6.853 ; 6.853 ;
; A[15]      ; LEDG[2]       ; 6.520 ; 6.520 ; 6.520 ; 6.520 ;
; A[15]      ; LEDG[3]       ; 6.537 ; 6.537 ; 6.537 ; 6.537 ;
; A[15]      ; LEDG[4]       ; 6.562 ; 6.562 ; 6.562 ; 6.562 ;
; A[15]      ; LEDG[5]       ; 6.573 ; 6.573 ; 6.573 ; 6.573 ;
; A[15]      ; SRAM_ADDR[14] ; 7.424 ; 7.424 ; 7.424 ; 7.424 ;
; A[15]      ; SRAM_ADDR[15] ; 7.887 ; 7.887 ; 7.887 ; 7.887 ;
; A[15]      ; SRAM_ADDR[16] ; 7.311 ; 7.311 ; 7.311 ; 7.311 ;
; A[15]      ; SRAM_ADDR[17] ; 8.134 ; 8.134 ; 8.134 ; 8.134 ;
; A[15]      ; SRAM_CE_N     ; 7.618 ; 7.618 ; 7.618 ; 7.618 ;
; A[15]      ; SRAM_LB_N     ; 7.691 ; 7.691 ; 7.691 ; 7.691 ;
; A[15]      ; SRAM_UB_N     ; 7.679 ; 7.679 ; 7.679 ; 7.679 ;
; IORQ_n     ; BUSDIR_n      ; 6.868 ;       ;       ; 6.868 ;
; IORQ_n     ; D[0]          ; 6.834 ; 6.834 ; 6.834 ; 6.834 ;
; IORQ_n     ; D[1]          ; 7.280 ; 7.280 ; 7.280 ; 7.280 ;
; IORQ_n     ; D[2]          ; 6.829 ; 6.829 ; 6.829 ; 6.829 ;
; IORQ_n     ; D[3]          ; 7.206 ; 7.206 ; 7.206 ; 7.206 ;
; IORQ_n     ; D[4]          ; 6.854 ; 6.854 ; 6.854 ; 6.854 ;
; IORQ_n     ; D[5]          ; 7.658 ; 7.658 ; 7.658 ; 7.658 ;
; IORQ_n     ; D[6]          ; 7.742 ; 7.742 ; 7.742 ; 7.742 ;
; IORQ_n     ; D[7]          ; 7.786 ; 7.786 ; 7.786 ; 7.786 ;
; IORQ_n     ; U1OE_n        ; 6.253 ;       ;       ; 6.253 ;
; KEY[0]     ; LEDG[7]       ;       ; 5.055 ; 5.055 ;       ;
; KEY[0]     ; WAIT_n        ; 5.383 ; 5.383 ; 5.383 ; 5.383 ;
; M1_n       ; BUSDIR_n      ;       ; 6.729 ; 6.729 ;       ;
; M1_n       ; D[0]          ; 6.695 ; 6.695 ; 6.695 ; 6.695 ;
; M1_n       ; D[1]          ; 7.141 ; 7.141 ; 7.141 ; 7.141 ;
; M1_n       ; D[2]          ; 6.690 ; 6.690 ; 6.690 ; 6.690 ;
; M1_n       ; D[3]          ; 7.067 ; 7.067 ; 7.067 ; 7.067 ;
; M1_n       ; D[4]          ; 6.715 ; 6.715 ; 6.715 ; 6.715 ;
; M1_n       ; D[5]          ; 7.519 ; 7.519 ; 7.519 ; 7.519 ;
; M1_n       ; D[6]          ; 7.603 ; 7.603 ; 7.603 ; 7.603 ;
; M1_n       ; D[7]          ; 7.647 ; 7.647 ; 7.647 ; 7.647 ;
; M1_n       ; U1OE_n        ;       ; 6.114 ; 6.114 ;       ;
; RD_n       ; BUSDIR_n      ; 6.657 ;       ;       ; 6.657 ;
; RD_n       ; D[0]          ; 5.075 ; 5.075 ; 5.075 ; 5.075 ;
; RD_n       ; D[1]          ; 5.156 ; 5.156 ; 5.156 ; 5.156 ;
; RD_n       ; D[2]          ; 5.185 ; 5.185 ; 5.185 ; 5.185 ;
; RD_n       ; D[3]          ; 5.207 ; 5.207 ; 5.207 ; 5.207 ;
; RD_n       ; D[4]          ; 5.207 ; 5.207 ; 5.207 ; 5.207 ;
; RD_n       ; D[5]          ; 5.534 ; 5.534 ; 5.534 ; 5.534 ;
; RD_n       ; D[6]          ; 5.618 ; 5.618 ; 5.618 ; 5.618 ;
; RD_n       ; D[7]          ; 5.662 ; 5.662 ; 5.662 ; 5.662 ;
; RD_n       ; U1OE_n        ; 6.042 ;       ;       ; 6.042 ;
; RESET_n    ; LEDG[7]       ;       ; 5.688 ; 5.688 ;       ;
; RESET_n    ; WAIT_n        ; 6.016 ; 6.016 ; 6.016 ; 6.016 ;
; SLTSL_n    ; D[0]          ; 6.178 ; 6.178 ; 6.178 ; 6.178 ;
; SLTSL_n    ; D[1]          ; 6.259 ; 6.259 ; 6.259 ; 6.259 ;
; SLTSL_n    ; D[2]          ; 6.288 ; 6.288 ; 6.288 ; 6.288 ;
; SLTSL_n    ; D[3]          ; 6.310 ; 6.310 ; 6.310 ; 6.310 ;
; SLTSL_n    ; D[4]          ; 6.310 ; 6.310 ; 6.310 ; 6.310 ;
; SLTSL_n    ; D[5]          ; 6.574 ; 6.574 ; 6.574 ; 6.574 ;
; SLTSL_n    ; D[6]          ; 6.665 ; 6.676 ; 6.676 ; 6.665 ;
; SLTSL_n    ; D[7]          ; 6.765 ; 6.765 ; 6.765 ; 6.765 ;
; SLTSL_n    ; LEDG[2]       ; 6.693 ;       ;       ; 6.693 ;
; SLTSL_n    ; LEDG[3]       ; 6.702 ;       ;       ; 6.702 ;
; SLTSL_n    ; LEDG[4]       ; 6.732 ;       ;       ; 6.732 ;
; SLTSL_n    ; LEDG[5]       ; 6.744 ;       ;       ; 6.744 ;
; SLTSL_n    ; LEDG[6]       ;       ; 6.024 ; 6.024 ;       ;
; SLTSL_n    ; SRAM_CE_N     ; 7.791 ;       ;       ; 7.791 ;
; SLTSL_n    ; U1OE_n        ; 6.510 ;       ;       ; 6.510 ;
; SW[9]      ; D[0]          ; 4.351 ; 4.351 ; 4.351 ; 4.351 ;
; SW[9]      ; D[1]          ; 4.432 ; 4.432 ; 4.432 ; 4.432 ;
; SW[9]      ; D[2]          ; 4.461 ; 4.461 ; 4.461 ; 4.461 ;
; SW[9]      ; D[3]          ; 4.483 ; 4.483 ; 4.483 ; 4.483 ;
; SW[9]      ; D[4]          ; 4.483 ; 4.483 ; 4.483 ; 4.483 ;
; SW[9]      ; D[5]          ; 4.747 ; 4.747 ; 4.747 ; 4.747 ;
; SW[9]      ; D[6]          ; 4.849 ; 4.838 ; 4.838 ; 4.849 ;
; SW[9]      ; D[7]          ; 4.938 ; 4.938 ; 4.938 ; 4.938 ;
; SW[9]      ; LEDG[2]       ;       ; 4.866 ; 4.866 ;       ;
; SW[9]      ; LEDG[3]       ;       ; 4.875 ; 4.875 ;       ;
; SW[9]      ; LEDG[4]       ;       ; 4.905 ; 4.905 ;       ;
; SW[9]      ; LEDG[5]       ;       ; 4.917 ; 4.917 ;       ;
; SW[9]      ; LEDG[6]       ; 4.197 ;       ;       ; 4.197 ;
; SW[9]      ; SRAM_CE_N     ;       ; 5.964 ; 5.964 ;       ;
; SW[9]      ; U1OE_n        ;       ; 4.683 ; 4.683 ;       ;
; WR_n       ; SRAM_WE_N     ; 5.634 ;       ;       ; 5.634 ;
; WR_n       ; U1OE_n        ; 6.677 ;       ;       ; 6.677 ;
+------------+---------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; A[2]       ; A[2]     ; 0        ; 0        ; 20       ; 420      ;
; A[14]      ; A[2]     ; 0        ; 0        ; 136      ; 144      ;
; A[2]       ; A[14]    ; 0        ; 0        ; 0        ; 400      ;
; A[14]      ; A[14]    ; 0        ; 0        ; 136      ; 144      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; A[2]       ; A[2]     ; 0        ; 0        ; 20       ; 420      ;
; A[14]      ; A[2]     ; 0        ; 0        ; 136      ; 144      ;
; A[2]       ; A[14]    ; 0        ; 0        ; 0        ; 400      ;
; A[14]      ; A[14]    ; 0        ; 0        ; 136      ; 144      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 48    ; 48   ;
; Unconstrained Input Port Paths  ; 702   ; 702  ;
; Unconstrained Output Ports      ; 83    ; 83   ;
; Unconstrained Output Port Paths ; 858   ; 858  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Feb 19 13:11:46 2023
Info: Command: quartus_sta MSX_FPGA_Top -c MSX_FPGA_Top
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 26 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'MSX_FPGA_Top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name A[2] A[2]
    Info (332105): create_clock -period 1.000 -name A[14] A[14]
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: Add0~0  from: datab  to: combout
    Info (332098): Cell: Add0~2  from: cin  to: combout
    Info (332098): Cell: Add0~4  from: cin  to: combout
    Info (332098): Cell: Add0~6  from: cin  to: combout
    Info (332098): Cell: Add0~8  from: cin  to: combout
    Info (332098): Cell: Add1~0  from: dataa  to: combout
    Info (332098): Cell: Add1~2  from: cin  to: combout
    Info (332098): Cell: Add1~2  from: datab  to: combout
    Info (332098): Cell: Add1~4  from: cin  to: combout
    Info (332098): Cell: Add1~4  from: datab  to: combout
    Info (332098): Cell: Add1~6  from: cin  to: combout
    Info (332098): Cell: Add1~6  from: datab  to: combout
    Info (332098): Cell: Add1~8  from: cin  to: combout
    Info (332098): Cell: Add1~8  from: datab  to: combout
    Info (332098): Cell: Add2~0  from: dataa  to: combout
    Info (332098): Cell: Add2~2  from: cin  to: combout
    Info (332098): Cell: Add2~4  from: cin  to: combout
    Info (332098): Cell: Add2~6  from: cin  to: combout
    Info (332098): Cell: Add2~8  from: cin  to: combout
    Info (332098): Cell: Add3~0  from: dataa  to: combout
    Info (332098): Cell: Add3~2  from: cin  to: combout
    Info (332098): Cell: Add3~2  from: datab  to: combout
    Info (332098): Cell: Add3~4  from: cin  to: combout
    Info (332098): Cell: Add3~4  from: dataa  to: combout
    Info (332098): Cell: Add3~6  from: cin  to: combout
    Info (332098): Cell: Add3~6  from: datab  to: combout
    Info (332098): Cell: Add4~0  from: datab  to: combout
    Info (332098): Cell: Add4~2  from: cin  to: combout
    Info (332098): Cell: Add4~4  from: cin  to: combout
    Info (332098): Cell: Add4~6  from: cin  to: combout
    Info (332098): Cell: Add4~8  from: cin  to: combout
    Info (332098): Cell: Add5~0  from: dataa  to: combout
    Info (332098): Cell: Add5~2  from: cin  to: combout
    Info (332098): Cell: Add5~2  from: datab  to: combout
    Info (332098): Cell: Add5~4  from: cin  to: combout
    Info (332098): Cell: Add5~4  from: dataa  to: combout
    Info (332098): Cell: Add5~6  from: cin  to: combout
    Info (332098): Cell: Add5~6  from: datab  to: combout
    Info (332098): Cell: Add5~8  from: cin  to: combout
    Info (332098): Cell: Add5~8  from: dataa  to: combout
    Info (332098): Cell: Add6~0  from: dataa  to: combout
    Info (332098): Cell: Add6~2  from: cin  to: combout
    Info (332098): Cell: Add6~4  from: cin  to: combout
    Info (332098): Cell: Add6~6  from: cin  to: combout
    Info (332098): Cell: Add6~8  from: cin  to: combout
    Info (332098): Cell: exp|Mux0~0  from: dataa  to: combout
    Info (332098): Cell: exp|Mux0~1  from: datac  to: combout
    Info (332098): Cell: exp|Mux1~0  from: dataa  to: combout
    Info (332098): Cell: exp|Mux1~1  from: datac  to: combout
    Info (332098): Cell: s_SRAM_ADDR[18]~8  from: datad  to: combout
    Info (332098): Cell: s_SRAM_ADDR[18]~9  from: dataa  to: combout
    Info (332098): Cell: s_SRAM_ADDR[18]~9  from: datad  to: combout
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.161
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.161       -17.046 A[14] 
    Info (332119):    -0.944        -7.342 A[2] 
Info (332146): Worst-case hold slack is -6.533
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.533       -87.516 A[2] 
    Info (332119):    -4.216       -64.233 A[14] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.645
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.645      -242.925 A[14] 
    Info (332119):    -1.469       -45.461 A[2] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: Add0~0  from: datab  to: combout
    Info (332098): Cell: Add0~2  from: cin  to: combout
    Info (332098): Cell: Add0~4  from: cin  to: combout
    Info (332098): Cell: Add0~6  from: cin  to: combout
    Info (332098): Cell: Add0~8  from: cin  to: combout
    Info (332098): Cell: Add1~0  from: dataa  to: combout
    Info (332098): Cell: Add1~2  from: cin  to: combout
    Info (332098): Cell: Add1~2  from: datab  to: combout
    Info (332098): Cell: Add1~4  from: cin  to: combout
    Info (332098): Cell: Add1~4  from: datab  to: combout
    Info (332098): Cell: Add1~6  from: cin  to: combout
    Info (332098): Cell: Add1~6  from: datab  to: combout
    Info (332098): Cell: Add1~8  from: cin  to: combout
    Info (332098): Cell: Add1~8  from: datab  to: combout
    Info (332098): Cell: Add2~0  from: dataa  to: combout
    Info (332098): Cell: Add2~2  from: cin  to: combout
    Info (332098): Cell: Add2~4  from: cin  to: combout
    Info (332098): Cell: Add2~6  from: cin  to: combout
    Info (332098): Cell: Add2~8  from: cin  to: combout
    Info (332098): Cell: Add3~0  from: dataa  to: combout
    Info (332098): Cell: Add3~2  from: cin  to: combout
    Info (332098): Cell: Add3~2  from: datab  to: combout
    Info (332098): Cell: Add3~4  from: cin  to: combout
    Info (332098): Cell: Add3~4  from: dataa  to: combout
    Info (332098): Cell: Add3~6  from: cin  to: combout
    Info (332098): Cell: Add3~6  from: datab  to: combout
    Info (332098): Cell: Add4~0  from: datab  to: combout
    Info (332098): Cell: Add4~2  from: cin  to: combout
    Info (332098): Cell: Add4~4  from: cin  to: combout
    Info (332098): Cell: Add4~6  from: cin  to: combout
    Info (332098): Cell: Add4~8  from: cin  to: combout
    Info (332098): Cell: Add5~0  from: dataa  to: combout
    Info (332098): Cell: Add5~2  from: cin  to: combout
    Info (332098): Cell: Add5~2  from: datab  to: combout
    Info (332098): Cell: Add5~4  from: cin  to: combout
    Info (332098): Cell: Add5~4  from: dataa  to: combout
    Info (332098): Cell: Add5~6  from: cin  to: combout
    Info (332098): Cell: Add5~6  from: datab  to: combout
    Info (332098): Cell: Add5~8  from: cin  to: combout
    Info (332098): Cell: Add5~8  from: dataa  to: combout
    Info (332098): Cell: Add6~0  from: dataa  to: combout
    Info (332098): Cell: Add6~2  from: cin  to: combout
    Info (332098): Cell: Add6~4  from: cin  to: combout
    Info (332098): Cell: Add6~6  from: cin  to: combout
    Info (332098): Cell: Add6~8  from: cin  to: combout
    Info (332098): Cell: exp|Mux0~0  from: dataa  to: combout
    Info (332098): Cell: exp|Mux0~1  from: datac  to: combout
    Info (332098): Cell: exp|Mux1~0  from: dataa  to: combout
    Info (332098): Cell: exp|Mux1~1  from: datac  to: combout
    Info (332098): Cell: s_SRAM_ADDR[18]~8  from: datad  to: combout
    Info (332098): Cell: s_SRAM_ADDR[18]~9  from: dataa  to: combout
    Info (332098): Cell: s_SRAM_ADDR[18]~9  from: datad  to: combout
Info (332146): Worst-case setup slack is 0.369
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.369         0.000 A[2] 
    Info (332119):     0.421         0.000 A[14] 
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case hold slack is -3.022
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.022       -43.950 A[2] 
    Info (332119):    -2.204       -33.164 A[14] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222       -63.470 A[14] 
    Info (332119):    -1.222       -37.222 A[2] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4546 megabytes
    Info: Processing ended: Sun Feb 19 13:11:47 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


