Proyecto para el curso IE0523 Circuitos digitales II que consiste en diseñar en Verilog la lógica del Physical coding sublayer (PCS), una subcapa del modelo OSI de Ethernet de acuerdo con la cláusula 36 y 37 del estándar IEEE 802.3.

Integrantes del grupo

Integrante       (usuario en github)
Mike Mai         (madlee08)
Jorge Castrillo  (jorgemca)
Isaac Rojas      (Betelo995)
Emmanuel Navarro (emmanuelnavarromora)

La estructura del proyecto consiste en tres
grandes carpetas:

--> out: esta carpeta contiene todos los archivos
    generados por el makefile (archivos .vvp y .vcd).

--> src: esta carpeta contiene todos los archivos
    de código fuente (archivos.v).

--> tester_tb: esta carpeta contiene el probador
    y el banco de pruebas.

