<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:28:53.2853</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2019.07.24</applicationDate><applicationFlag>특허</applicationFlag><applicationNumber>10-2025-7030291</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>플래시 메모리 컨트롤러를 갖는 본딩된 메모리 장치 및 이의 제조 및 작동 방법</inventionTitle><inventionTitleEng>BONDED MEMORY DEVICES HAVING FLASH MEMORY CONTROLLER AND  FABRICATION AND OPERATION METHODS THEREOF</inventionTitleEng><openDate>2025.09.29</openDate><openNumber>10-2025-0141838</openNumber><originalApplicationDate>2019.07.24</originalApplicationDate><originalApplicationKind>국제출원/분할</originalApplicationKind><originalApplicationNumber>10-2024-7013482</originalApplicationNumber><originalExaminationRequestDate>2025.09.10</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2025.09.10</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/18</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/065</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 43/40</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 43/35</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 43/27</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 80/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/528</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/522</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/538</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo><familyApplicationNumber>1020247013482</familyApplicationNumber></familyInfo></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 플래시 메모리 컨트롤러(312)를 갖는 본딩된 메모리 장치(300) 및 이의 제조 및 작동 방법이 개시되며, 이때 메모리 장치(300)는, 플래시 메모리 컨트롤러(312), 주변 회로(314), 및 복수의 제1 본딩 접촉부(326)를 포함하는 제1 본딩 층(324)을 포함하는 제1 반도체 구조체(302)를 포함한다. 메모리 장치(300)는 또한, NAND 메모리 셀(338)의 어레이를 포함하는 제2 반도체 구조체(304) 및 복수의 제2 본딩 접촉부(330)를 포함하는 제2 본딩 층(328)을 포함한다. 메모리 장치(300)는 제1 본딩 층(324)과 제2 본딩 층(328) 사이의 본딩 계면(306)을 추가로 포함한다. 제1 본딩 접촉부(326)는 본딩 계면(306)에서 제2 본딩 접촉부(330)와 접촉한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2020.11.05</internationOpenDate><internationOpenNumber>WO2020220483</internationOpenNumber><internationalApplicationDate>2019.07.24</internationalApplicationDate><internationalApplicationNumber>PCT/CN2019/097441</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 메모리 장치에 있어서,제1 본딩 접촉부를 포함하는 제1 본딩 층, 플래시 메모리 컨트롤러 및 주변 회로를 포함하는 제1 반도체 구조체; 및제2 본딩 접촉부들을 포함하는 제2 본딩 층 및 NAND 메모리 셀을 포함하는 제2 반도체 구조체를 포함하고,상기 제1 본딩 층과 상기 제2 본딩 층은 본딩되며, 상기 제1 본딩 접촉부들은 상기 제2 본딩 접촉부들과 접촉하고, 상기 NAND 메모리 셀은 상기 제1 본딩 접촉부 및 상기 제2 본딩 접촉부를 통하여 상기 주변 회로 및 상기 플래시 메모리 컨트롤러에 연결되며,상기 주변 회로 및 상기 플래시 메모리 컨트롤러의 적어도 일부는 서로 적층되는,메모리 장치.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 메모리 장치는, 상기 NAND 메모리 셀의 동작을 제어하도록 구성된 관리 모듈을 더 포함하는,메모리 장치.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서,상기 메모리 장치는, 오류 정정 코드(ECC)를 처리하도록 구성된 ECC 모듈을 더 포함하는,메모리 장치.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서,상기 제1 본딩 층은 상기 제1 본딩 접촉부들을 둘러싸고 절연하는 제1 유전체를 더 포함하고,상기 제2 본딩 층은 상기 제2 본딩 접촉부들을 둘러싸고 절연하는 제2 유전체를 더 포함하며,상기 제1 유전체와 상기 제2 유전체는 본딩되는,메모리 장치.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서,상기 제1 본딩 층과 상기 제2 본딩 층 사이에 본딩 계면을 더 포함하는,메모리 장치.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서,상기 제1 반도체 구조체는, 상기 주변 회로 위에 제1 상호연결 층을 더 포함하고,상기 제1 본딩 층은 상기 제1 상호연결 층 위에 구비되며,상기 주변 회로는 상기 제1 상호연결 층을 통하여 상기 제1 본딩 층과 연결되는,메모리 장치.</claim></claimInfo><claimInfo><claim>7. 제1항에 있어서,상기 제2 반도체 구조체는, 상기 제2 본딩 층 위의 제2 상호연결 층을 더 포함하고,상기 NAND 메모리 셀은 상기 제2 상호연결 층 위에 구비되며,상기 NAND 메모리 셀은 상기 제2 상호연결 층을 통하여 상기 제2 본딩 층과 연결되는,메모리 장치.</claim></claimInfo><claimInfo><claim>8. 제1항에 있어서,상기 주변 회로는 페이지 버퍼를 포함하는,메모리 장치.</claim></claimInfo><claimInfo><claim>9. 제1항에 있어서,상기 주변 회로는 워드 라인 드라이버를 포함하는,메모리 장치.</claim></claimInfo><claimInfo><claim>10. 제1항에 있어서,상기 주변 회로는 디코더를 포함하는,메모리 장치.</claim></claimInfo><claimInfo><claim>11. 제1항에 있어서,상기 플래시 메모리 컨트롤러 및 상기 주변 회로의 적어도 일부는 동일한 평면 상의 상이한 영역에 형성되는,메모리 장치.</claim></claimInfo><claimInfo><claim>12. 메모리 장치 형성 방법에 있어서,제1 본딩 접촉부들을 포함하는 제1 본딩 층, 플래시 메모리 컨트롤러 및 주변 회로를 포함하는 제1 반도체 구조체를 형성하는 단계; 및제2 본딩 접촉부들을 포함하는 제2 본딩 층 및 NAND 메모리 셀을 포함하는 제2 반도체 구조체를 형성하는 단계를 포함하고,상기 제1 본딩 층과 상기 제2 본딩 층은 본딩되며, 상기 제1 본딩 접촉부들은 상기 제2 본딩 접촉부들과 접촉하고, 상기 NAND 메모리 셀은 상기 제1 본딩 접촉부 및 상기 제2 본딩 접촉부를 통하여 상기 주변 회로 및 상기 플래시 메모리 컨트롤러에 연결되며,상기 주변 회로 및 상기 플래시 메모리 컨트롤러의 적어도 일부는 서로 적층되는,메모리 장치 형성 방법.</claim></claimInfo><claimInfo><claim>13. 제12항에 있어서,상기 제1 반도체 구조체와 상기 제2 반도체 구조체는 하이브리드 본딩을 통해 본딩되는,메모리 장치 형성 방법.</claim></claimInfo><claimInfo><claim>14. 제12항에 있어서,상기 제1 본딩 층은 상기 제1 본딩 접촉부들을 둘러싸고 절연하는 제1 유전체를 포함하고,상기 제2 본딩 층은 상기 제2 본딩 접촉부들을 둘러싸고 절연하는 제2 유전체를 포함하며,상기 제1 유전체와 상기 제2 유전체는 본딩되고, 상기 제1 본딩 접촉부와 상기 제2 본딩 접촉부는 본딩되는,메모리 장치 형성 방법.</claim></claimInfo><claimInfo><claim>15. 제12항에 있어서,상기 플래시 메모리 컨트롤러 및 상기 주변 회로의 적어도 일부는 서로 적층되고,상기 플래시 메모리 컨트롤러 및 상기 주변 회로의 적어도 다른 일부는 동일 평면 상의 상이한 영역에 형성되는,메모리 장치 형성 방법.</claim></claimInfo><claimInfo><claim>16. 제12항에 있어서,상기 제1 반도체 구조체를 형성하는 단계는,상기 플래시 메모리 컨트롤러 및 상기 주변 회로를 형성하는 단계;상기 플래시 메모리 컨트롤러 및 상기 주변 회로 위에 제1 상호연결 층을 형성하는 단계; 및상기 제1 상호연결 층 위에 상기 제1 본딩 층을 형성하는 단계를 포함하는,메모리 장치 형성 방법.</claim></claimInfo><claimInfo><claim>17. 제16항에 있어서,상기 주변 회로는 상기 제1 상호연결 층을 통하여 상기 제1 본딩 층과 연결되는,메모리 장치 형성 방법.</claim></claimInfo><claimInfo><claim>18. 제12항에 있어서,상기 제2 반도체 구조체를 형성하는 단계는,메모리 스택을 형성하는 단계;상기 메모리 스택을 통해 수직으로 연장되는 NAND 메모리 스트링을 형성하는 단계;상기 NAND 메모리 스트링 위에 제2 상호연결 층을 형성하는 단계; 및상기 제2 상호연결 층 위에 상기 제2 본딩 층을 형성하는 단계를 포함하는,메모리 장치 형성 방법.</claim></claimInfo><claimInfo><claim>19. 제18항에 있어서,상기 NAND 메모리 셀은 상기 제2 상호연결 층을 통하여 상기 제2 본딩 층과 연결되는,메모리 장치 형성 방법.</claim></claimInfo><claimInfo><claim>20. 제12항에 있어서,상기 플래시 메모리 컨트롤러 및 상기 주변 회로의 적어도 일부는 제1 방향을 따라 적층되고,상기 플래시 메모리 컨트롤러 및 상기 주변 회로의 적어도 다른 일부는 상기 제1 방향에 수직하는 제2 방향을 따라 배열되는,메모리 장치 형성 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>중국, 후베이, 우한, 이스트 레이크 하이-테크 디벨롭먼트 존, 웨이라이 써드 로드, 넘버 **</address><code>520190468022</code><country>중국</country><engName>Yangtze Memory Technologies Co., Ltd.</engName><name>양쯔 메모리 테크놀로지스 씨오., 엘티디.</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>중국 후베이 ****** 우한 이스트 레이크 하이-테크 디벨롭...</address><code> </code><country>중국</country><engName>CHENG, Weihua</engName><name>쳉 웨이후아</name></inventorInfo><inventorInfo><address>중국 후베이 ****** 우한 이스트 레이크 하이-테크 디벨롭...</address><code> </code><country>중국</country><engName>LIU, Jun</engName><name>리우 준</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 서초구 마방로 ** (양재동, 동원F&amp;B빌딩)</address><code>920101000812</code><country>대한민국</country><engName>FirstLaw P.C.</engName><name>제일특허법인(유)</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>중국</priorityApplicationCountry><priorityApplicationDate>2019.04.30</priorityApplicationDate><priorityApplicationNumber>PCT/CN2019/085237</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Divisional Application(International Application)] Patent Application</documentEngName><documentName>[분할출원(국제출원)]특허출원서</documentName><receiptDate>2025.09.10</receiptDate><receiptNumber>1-1-2025-1042348-36</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020257030291.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93613bf347a40b894aef6a438be2110a7eab8df4f20af4b16a0315f7ef99f3bd9f39367021cf92271762bd36d4cc05a1e6c603844d599dc3a3</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf966aa17855841d97371379af2f4e6e454312d50d6034c0e248cc41e3e0990289f10e85222178a028a166caf1fe15c620f5c22bf1a60013ee</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>