Fitter Route Stage Report for cxltyp2_ed
Tue Oct 28 10:52:46 2025
Quartus Prime Version 24.3.0 Build 212 11/18/2024 SC Pro Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Nets with Highest Wire Count
  3. Delay Chain Summary
  4. Routing Usage Summary
  5. Route Messages
  6. Estimated Delay Added for Hold Timing Summary
  7. Estimated Delay Added for Hold Timing Details
  8. Global Router Wire Utilization Map
  9. Peak Wire Demand Summary
 10. Peak Wire Demand Details
 11. Peak Total Grid Crossings
 12. Global Router Congestion Hotspot Summary



----------------
; Legal Notice ;
----------------
Copyright (C) 2024  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the Intel FPGA Software License Subscription Agreements 
on the Quartus Prime software download page.



+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Nets with Highest Wire Count                                                                                                                                                                                    ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+--------+
; Net                                                                                                                                                                             ; Number of Wires Used ; Fanout ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+--------+
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|pac_top_inst|buf_rdaddress[0]~0                                                                                              ; 1221                 ; 4097   ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|pac_top_inst|buf_rdaddress[4]~4                                                                                              ; 1178                 ; 4097   ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|pac_top_inst|counter_buf_inst|ram_2port_0|altera_syncram_component|auto_generated|altera_syncram_impl1|address_reg_b[2]~ERTM ; 1176                 ; 916    ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|pac_top_inst|buf_wraddress[1]~4                                                                                              ; 1144                 ; 4097   ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|pac_top_inst|buf_rdaddress[5]~5                                                                                              ; 1127                 ; 4097   ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|pac_top_inst|buf_rdaddress[3]~3                                                                                              ; 1117                 ; 4097   ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|pac_top_inst|buf_rdaddress[1]~1                                                                                              ; 1096                 ; 4097   ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|pac_top_inst|buf_rdaddress[6]~6                                                                                              ; 1085                 ; 4097   ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|pac_top_inst|buf_rdaddress[10]~10                                                                                            ; 1069                 ; 4097   ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|pac_top_inst|buf_rdaddress[7]~7                                                                                              ; 1039                 ; 4097   ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                                               ;
+------------------+----------+---------------------+--------------------+----------------+-----------------------------------+-------------------------------------+
; Name             ; Pin Type ; Input Delay Chain 0 ; Output Delay Chain ; OE Delay Chain ; IO_12_LANE Input Data Delay Chain ; IO_12_LANE Input Strobe Delay Chain ;
+------------------+----------+---------------------+--------------------+----------------+-----------------------------------+-------------------------------------+
; cxl_tx_n[0]      ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; cxl_tx_n[1]      ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; cxl_tx_n[2]      ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; cxl_tx_n[3]      ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; cxl_tx_n[4]      ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; cxl_tx_n[5]      ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; cxl_tx_n[6]      ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; cxl_tx_n[7]      ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; cxl_tx_n[8]      ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; cxl_tx_n[9]      ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; cxl_tx_n[10]     ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; cxl_tx_n[11]     ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; cxl_tx_n[12]     ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; cxl_tx_n[13]     ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; cxl_tx_n[14]     ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; cxl_tx_n[15]     ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; cxl_tx_p[0]      ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; cxl_tx_p[1]      ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; cxl_tx_p[2]      ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; cxl_tx_p[3]      ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; cxl_tx_p[4]      ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; cxl_tx_p[5]      ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; cxl_tx_p[6]      ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; cxl_tx_p[7]      ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; cxl_tx_p[8]      ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; cxl_tx_p[9]      ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; cxl_tx_p[10]     ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; cxl_tx_p[11]     ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; cxl_tx_p[12]     ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; cxl_tx_p[13]     ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; cxl_tx_p[14]     ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; cxl_tx_p[15]     ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; mem_ck[0][0]     ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_ck_n[0][0]   ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_a[0][0]      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_a[0][1]      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_a[0][2]      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_a[0][3]      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_a[0][4]      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_a[0][5]      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_a[0][6]      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_a[0][7]      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_a[0][8]      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_a[0][9]      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_a[0][10]     ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_a[0][11]     ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_a[0][12]     ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_a[0][13]     ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_a[0][14]     ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_a[0][15]     ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_a[0][16]     ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_act_n[0]     ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_ba[0][0]     ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_ba[0][1]     ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_bg[0][0]     ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_bg[0][1]     ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_cke[0][0]    ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_cs_n[0][0]   ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_odt[0][0]    ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_reset_n[0]   ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_par[0]       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_dqs[0][0]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; mem_dqs[0][1]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; mem_dqs[0][2]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; mem_dqs[0][3]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; mem_dqs[0][4]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; mem_dqs[0][5]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; mem_dqs[0][6]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; mem_dqs[0][7]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; mem_dqs[0][8]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; mem_dqs_n[0][0]  ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; mem_dqs_n[0][1]  ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; mem_dqs_n[0][2]  ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; mem_dqs_n[0][3]  ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; mem_dqs_n[0][4]  ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; mem_dqs_n[0][5]  ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; mem_dqs_n[0][6]  ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; mem_dqs_n[0][7]  ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; mem_dqs_n[0][8]  ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; mem_dbi_n[0][0]  ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dbi_n[0][1]  ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dbi_n[0][2]  ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dbi_n[0][3]  ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dbi_n[0][4]  ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dbi_n[0][5]  ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dbi_n[0][6]  ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dbi_n[0][7]  ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dbi_n[0][8]  ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][0]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][1]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][2]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][3]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][4]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][5]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][6]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][7]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][8]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][9]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][10]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][11]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][12]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][13]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][14]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][15]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][16]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][17]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][18]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][19]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][20]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][21]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][22]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][23]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][24]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][25]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][26]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][27]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][28]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][29]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][30]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][31]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][32]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][33]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][34]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][35]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][36]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][37]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][38]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][39]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][40]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][41]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][42]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][43]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][44]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][45]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][46]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][47]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][48]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][49]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][50]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][51]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][52]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][53]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][54]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][55]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][56]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][57]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][58]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][59]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][60]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][61]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][62]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][63]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][64]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][65]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][66]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][67]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][68]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][69]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][70]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_dq[0][71]    ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; mem_oct_rzqin[0] ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; mem_alert_n[0]   ; Input    ; 0                   ; --                 ; --             ; 125                               ; --                                  ;
; resetn           ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; refclk0          ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; refclk1          ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; cxl_rx_n[0]      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; cxl_rx_n[10]     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; cxl_rx_n[11]     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; cxl_rx_n[12]     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; cxl_rx_n[13]     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; cxl_rx_n[14]     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; cxl_rx_n[15]     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; cxl_rx_n[1]      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; cxl_rx_n[2]      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; cxl_rx_n[3]      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; cxl_rx_n[4]      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; cxl_rx_n[5]      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; cxl_rx_n[6]      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; cxl_rx_n[7]      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; cxl_rx_n[8]      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; cxl_rx_n[9]      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; cxl_rx_p[0]      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; cxl_rx_p[10]     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; cxl_rx_p[11]     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; cxl_rx_p[12]     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; cxl_rx_p[13]     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; cxl_rx_p[14]     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; cxl_rx_p[15]     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; cxl_rx_p[1]      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; cxl_rx_p[2]      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; cxl_rx_p[3]      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; cxl_rx_p[4]      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; cxl_rx_p[5]      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; cxl_rx_p[6]      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; cxl_rx_p[7]      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; cxl_rx_p[8]      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; cxl_rx_p[9]      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; refclk4          ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; mem_refclk[0]    ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; refclk0(n)       ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; refclk1(n)       ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; refclk4(n)       ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; mem_refclk[0](n) ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
+------------------+----------+---------------------+--------------------+----------------+-----------------------------------+-------------------------------------+


+---------------------------------------------------------------+
; Routing Usage Summary                                         ;
+-----------------------------+---------------------------------+
; Routing Resource Type       ; Usage                           ;
+-----------------------------+---------------------------------+
; Block Input Mux Wrapbacks   ; 706 / 964,320 ( < 1 % )         ;
; Block Input Muxes           ; 1,119,999 / 10,561,600 ( 11 % ) ;
; Block interconnects         ; 821,343 / 12,385,280 ( 7 % )    ;
; C1 interconnects            ; 461,512 / 5,173,760 ( 9 % )     ;
; C4 interconnects            ; 241,410 / 4,933,120 ( 5 % )     ;
; C8 interconnects            ; 14,404 / 493,312 ( 3 % )        ;
; DCM_muxes                   ; 54 / 1,152 ( 5 % )              ;
; DELAY_CHAINs                ; 31 / 32,048 ( < 1 % )           ;
; Direct links                ; 111,254 / 12,385,280 ( < 1 % )  ;
; HIO Buffers                 ; 1,931 / 73,472 ( 3 % )          ;
; Programmable Invert Buffers ; 31 / 560 ( 6 % )                ;
; Programmable Invert Inputs  ; 27,962 / 932,160 ( 3 % )        ;
; Programmable Inverts        ; 27,962 / 932,160 ( 3 % )        ;
; R0 interconnects            ; 556,208 / 8,632,960 ( 6 % )     ;
; R1 interconnects            ; 343,691 / 4,933,120 ( 7 % )     ;
; R12 interconnects           ; 18,548 / 739,968 ( 3 % )        ;
; R2 interconnects            ; 151,576 / 2,473,120 ( 6 % )     ;
; R4 interconnects            ; 121,174 / 2,486,240 ( 5 % )     ;
; R6 interconnects            ; 160,594 / 2,492,800 ( 6 % )     ;
; Redundancy Muxes            ; 3,481 / 145,648 ( 2 % )         ;
; Row Clock Tap-Offs          ; 24,122 / 739,968 ( 3 % )        ;
; Switchbox_clock_muxes       ; 268 / 23,040 ( 1 % )            ;
; VIO Buffers                 ; 589 / 22,400 ( 3 % )            ;
; Vertical_seam_tap_muxes     ; 248 / 12,288 ( 2 % )            ;
+-----------------------------+---------------------------------+


+----------------+
; Route Messages ;
+----------------+
Info (20032): Parallel compilation is enabled and will use up to 16 processors
Info: *******************************************************************
Info: Running Quartus Prime Fitter
    Info: Version 24.3.0 Build 212 11/18/2024 SC Pro Edition
    Info: Processing started: Tue Oct 28 09:14:31 2025
    Info: System process ID: 27028
Info: Command: quartus_fit --read_settings_files=on --write_settings_files=off cxltyp2_ed -c cxltyp2_ed
Info: qfit2_default_script.tcl version: #1
Info: Project  = cxltyp2_ed
Info: Revision = cxltyp2_ed
Info (22300): Design uses Placement Effort Multiplier = 1.0.
Info (170193): Fitter routing operations beginning
Info (20215): Router estimated peak short interconnect demand : 92% of up directional wire in region X24_Y240 to X35_Y247
    Info (20265): Estimated peak short right directional wire demand : 57% in region X60_Y232 to X71_Y239
    Info (20265): Estimated peak short left directional wire demand : 49% in region X156_Y248 to X167_Y255
    Info (20265): Estimated peak short up directional wire demand : 92% in region X24_Y240 to X35_Y247
    Info (20265): Estimated peak short down directional wire demand : 86% in region X24_Y216 to X35_Y223
Info (20215): Router estimated peak long high speed interconnect demand : 150% of down directional wire in region X12_Y280 to X23_Y287
    Info (20265): Estimated peak long high speed right directional wire demand : 101% in region X36_Y256 to X47_Y263
    Info (20265): Estimated peak long high speed left directional wire demand : 98% in region X72_Y192 to X83_Y199
    Info (20265): Estimated peak long high speed up directional wire demand : 111% in region X12_Y272 to X23_Y279
    Info (20265): Estimated peak long high speed down directional wire demand : 150% in region X12_Y280 to X23_Y287
    Info (20315): Note that the router may use short wires to implement long connections at higher delay
Info (170239): Router is attempting to preserve 0.00 percent of routes from an earlier compilation, a user specified Routing Constraints File, or internal routing requirements.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 100 degrees C
Info (11888): Total time spent on timing analysis during Routing is 96.21 seconds.
Info (24616): Empty 'R-tile' indicated by pin 'AL20' has been preserved  due to PRESERVE_UNUSED_XCVR_CHANNEL instance assignment
Info (24616): Empty 'F-tile' indicated by pin 'MB71' has been preserved  due to PRESERVE_UNUSED_XCVR_CHANNEL instance assignment
Warning (18291): Timing characteristics of device AGIB027R29A1E2VR3 are preliminary
Info: clock = _col1236
Info: number of internal_clk created = 1
Info: Following instance found in the design -  auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|mgmt_rst_synch_0|*
Info (16607): Fitter routing operations ending: elapsed time is 00:20:50


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                                                                                                                                                               ;
+----------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                                                                                                    ; Destination Clock(s)                                                                                                                               ; Delay Added in ns ;
+----------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|gen_clkrst|cxl_memexp_sip_clkgen|rnr_ial_sip_clkgen_pll_cam_clk ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip.coreclkout_hip                                               ; 45.5              ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip.coreclkout_hip                                               ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|gen_clkrst|cxl_memexp_sip_clkgen|rnr_ial_sip_clkgen_pll_cam_clk ; 45.5              ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|gen_clkrst|cxl_memexp_sip_clkgen|rnr_ial_sip_clkgen_pll_cam_clk ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|gen_clkrst|cxl_memexp_sip_clkgen|rnr_ial_sip_clkgen_pll_cam_clk ; 16.0              ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif_core_usr_clk                                  ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif_core_usr_clk                                  ; 12.3              ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|gen_clkrst|cxl_memexp_sip_clkgen|rnr_ial_sip_clkgen_pll_sbr_clk ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|gen_clkrst|cxl_memexp_sip_clkgen|rnr_ial_sip_clkgen_pll_sbr_clk ; 9.7               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip.coreclkout_hip                                               ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip.coreclkout_hip                                               ; 3.9               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|gen_clkrst|cxl_memexp_sip_clkgen|rnr_ial_sip_clkgen_pll_sbr_clk ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip.coreclkout_hip                                               ; 3.3               ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip.coreclkout_hip                                               ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|gen_clkrst|cxl_memexp_sip_clkgen|rnr_ial_sip_clkgen_pll_sbr_clk ; 3.3               ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_EMIF[0].NON_HPS_MEM.emif_inst|emif_core_usr_clk                                  ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip.coreclkout_hip                                               ; 3.0               ;
+----------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                                                                                                                    ; Destination Register                                                                                                                                                                                                                                                                                                                                                       ; Delay Added in ns ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|cmb_rx_hdr_q[40]                                                                                                                                           ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|cmb_rx_hdr_q[40]                                                                                                                                                   ; 0.198             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|cmb_rx_hdr_q[36]                                                                                                                                           ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|pp_qc_hdr[36]                                                                                                                                                      ; 0.180             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|cmb_rx_hdr_q[10]                                                                                                                                           ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ppgtran|gtunit|gti1|cmb_rx_hdr_q[10]                                                                                                                                                   ; 0.175             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[0].tx_data_fifos_s3_s0|s2_data_fifo|dcfifo_component|auto_generated|delayed_wrptr_g[0]        ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[0].tx_data_fifos_s3_s0|s2_data_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe4|dffe5a[0]        ; 0.150             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s1_s0|s1_data_fifo|dcfifo_component|auto_generated|delayed_wrptr_g[8]  ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s1_s0|s1_data_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe4|dffe5a[8]  ; 0.150             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s1_s0|s1_data_fifo|dcfifo_component|auto_generated|delayed_wrptr_g[7]  ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s1_s0|s1_data_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe4|dffe5a[7]  ; 0.150             ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[0].reqfifo_inst|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g[3]                                                                                                                                                                                                           ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[0].reqfifo_inst|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe4|dffe5a[3]                                                                                                                                                                                                           ; 0.150             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[1].rx_data_fifos_s1_s0|s1_data_fifo|dcfifo_component|auto_generated|delayed_wrptr_g[2]  ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[1].rx_data_fifos_s1_s0|s1_data_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe4|dffe5a[2]  ; 0.150             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[1].tx_data_fifos_s3_s0|s2_data_fifo|dcfifo_component|auto_generated|delayed_wrptr_g[0]        ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[1].tx_data_fifos_s3_s0|s2_data_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe4|dffe5a[0]        ; 0.150             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s3_s2|s1_data_fifo|dcfifo_component|auto_generated|delayed_wrptr_g[1]  ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s3_s2|s1_data_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe4|dffe5a[1]  ; 0.150             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[2].tx_data_fifos_s3_s0|s0_data_fifo|dcfifo_component|auto_generated|delayed_wrptr_g[2]        ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[2].tx_data_fifos_s3_s0|s0_data_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe4|dffe5a[2]        ; 0.150             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s1_s0|s0_data_fifo|dcfifo_component|auto_generated|delayed_wrptr_g[1]  ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s1_s0|s0_data_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe4|dffe5a[1]  ; 0.150             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|hdr_fifo|dcfifo_component|auto_generated|delayed_wrptr_g[2]                                                          ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|hdr_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe2|dffe3a[2]                                                          ; 0.150             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s3_s2|s0_data_fifo|dcfifo_component|auto_generated|delayed_wrptr_g[2]  ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s3_s2|s0_data_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe4|dffe5a[2]  ; 0.150             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|s3_hdr_fifo|dcfifo_component|auto_generated|delayed_wrptr_g[7]                                                 ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|s3_hdr_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe2|dffe3a[7]                                                 ; 0.150             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[0].tx_data_fifos_s3_s0|s2_data_fifo|dcfifo_component|auto_generated|delayed_wrptr_g[2]        ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[0].tx_data_fifos_s3_s0|s2_data_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe4|dffe5a[2]        ; 0.150             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s3_s2|s1_data_fifo|dcfifo_component|auto_generated|delayed_wrptr_g[10] ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s3_s2|s1_data_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe4|dffe5a[10] ; 0.150             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|s3_hdr_fifo|dcfifo_component|auto_generated|rdptr_g[5]                                                         ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|s3_hdr_fifo|dcfifo_component|auto_generated|ws_dgrp|dffpipe2|dffe3a[5]                                                 ; 0.150             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[1].tx_data_fifos_s3_s0|s0_data_fifo|dcfifo_component|auto_generated|delayed_wrptr_g[1]        ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[1].tx_data_fifos_s3_s0|s0_data_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe4|dffe5a[1]        ; 0.150             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[0].tx_data_fifos_s3_s0|s2_data_fifo|dcfifo_component|auto_generated|rdptr_g[2]                ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[0].tx_data_fifos_s3_s0|s2_data_fifo|dcfifo_component|auto_generated|ws_dgrp|dffpipe4|dffe5a[2]        ; 0.150             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|user2ip_error_intf_cdc_bridge_inst|app_err_fifo|dcfifo_component|auto_generated|delayed_wrptr_g[2]                                                                                                                        ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|user2ip_error_intf_cdc_bridge_inst|app_err_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe9|dffe10a[2]                                                                                                                       ; 0.150             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|hdr_seq|dcfifo_component|auto_generated|delayed_wrptr_g[5]                                                           ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|hdr_seq|dcfifo_component|auto_generated|rs_dgwp|dffpipe2|dffe3a[5]                                                           ; 0.150             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|hdr_seq|dcfifo_component|auto_generated|delayed_wrptr_g[0]                                                           ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|hdr_seq|dcfifo_component|auto_generated|rs_dgwp|dffpipe2|dffe3a[0]                                                           ; 0.150             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[2].tx_data_fifos_s3_s0|s2_data_fifo|dcfifo_component|auto_generated|rdptr_g[6]                ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[2].tx_data_fifos_s3_s0|s2_data_fifo|dcfifo_component|auto_generated|ws_dgrp|dffpipe4|dffe5a[6]        ; 0.150             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s3_s2|s0_data_fifo|dcfifo_component|auto_generated|delayed_wrptr_g[8]  ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s3_s2|s0_data_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe4|dffe5a[8]  ; 0.150             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|hdr_seq|dcfifo_component|auto_generated|delayed_wrptr_g[2]                                                           ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|hdr_seq|dcfifo_component|auto_generated|rs_dgwp|dffpipe2|dffe3a[2]                                                           ; 0.150             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[2].tx_data_fifos_s3_s0|s0_data_fifo|dcfifo_component|auto_generated|delayed_wrptr_g[4]        ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[2].tx_data_fifos_s3_s0|s0_data_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe4|dffe5a[4]        ; 0.150             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[1].rx_data_fifos_s1_s0|s0_data_fifo|dcfifo_component|auto_generated|delayed_wrptr_g[0]  ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[1].rx_data_fifos_s1_s0|s0_data_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe4|dffe5a[0]  ; 0.150             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[1].tx_data_fifos_s3_s0|s0_data_fifo|dcfifo_component|auto_generated|delayed_wrptr_g[7]        ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[1].tx_data_fifos_s3_s0|s0_data_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe4|dffe5a[7]        ; 0.150             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[1].rx_data_fifos_s1_s0|s1_data_fifo|dcfifo_component|auto_generated|delayed_wrptr_g[5]  ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[1].rx_data_fifos_s1_s0|s1_data_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe4|dffe5a[5]  ; 0.150             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|s1_hdr_fifo|dcfifo_component|auto_generated|delayed_wrptr_g[2]                                                 ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|s1_hdr_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe2|dffe3a[2]                                                 ; 0.150             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|hdr_fifo|dcfifo_component|auto_generated|rdptr_g[7]                                                                  ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|hdr_fifo|dcfifo_component|auto_generated|ws_dgrp|dffpipe2|dffe3a[7]                                                          ; 0.150             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s1_s0|s0_data_fifo|dcfifo_component|auto_generated|rdptr_g[5]          ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s1_s0|s0_data_fifo|dcfifo_component|auto_generated|ws_dgrp|dffpipe4|dffe5a[5]  ; 0.150             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[0].tx_data_fifos_s3_s0|s2_data_fifo|dcfifo_component|auto_generated|delayed_wrptr_g[4]        ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[0].tx_data_fifos_s3_s0|s2_data_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe4|dffe5a[4]        ; 0.150             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[2].tx_data_fifos_s3_s0|s2_data_fifo|dcfifo_component|auto_generated|delayed_wrptr_g[3]        ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[2].tx_data_fifos_s3_s0|s2_data_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe4|dffe5a[3]        ; 0.150             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s1_s0|s1_data_fifo|dcfifo_component|auto_generated|delayed_wrptr_g[2]  ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s1_s0|s1_data_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe4|dffe5a[2]  ; 0.150             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|hdr_seq|dcfifo_component|auto_generated|delayed_wrptr_g[6]                                                           ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|hdr_seq|dcfifo_component|auto_generated|rs_dgwp|dffpipe2|dffe3a[6]                                                           ; 0.150             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|hdr_data_crd_fifo|dcfifo_component|auto_generated|delayed_wrptr_g[3]                                           ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|hdr_data_crd_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe4|dffe5a[3]                                           ; 0.150             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s1_s0|s1_data_fifo|dcfifo_component|auto_generated|rdptr_g[2]          ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s1_s0|s1_data_fifo|dcfifo_component|auto_generated|ws_dgrp|dffpipe4|dffe5a[2]  ; 0.150             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[1].tx_data_fifos_s3_s0|s2_data_fifo|dcfifo_component|auto_generated|delayed_wrptr_g[4]        ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[1].tx_data_fifos_s3_s0|s2_data_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe4|dffe5a[4]        ; 0.150             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s1_s0|s1_data_fifo|dcfifo_component|auto_generated|delayed_wrptr_g[1]  ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s1_s0|s1_data_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe4|dffe5a[1]  ; 0.150             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|hdr_data_crd|dcfifo_component|auto_generated|delayed_wrptr_g[2]                                                      ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|hdr_data_crd|dcfifo_component|auto_generated|rs_dgwp|dffpipe2|dffe3a[2]                                                      ; 0.150             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s3_s2|s1_data_fifo|dcfifo_component|auto_generated|delayed_wrptr_g[0]  ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s3_s2|s1_data_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe4|dffe5a[0]  ; 0.150             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|csb2wire_cdc_bridge_inst|pm2ip_fifo|dcfifo_component|auto_generated|delayed_wrptr_g[3]                                                                                                                                    ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|csb2wire_cdc_bridge_inst|pm2ip_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe5|dffe6a[3]                                                                                                                                    ; 0.150             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|s1_hdr_fifo|dcfifo_component|auto_generated|delayed_wrptr_g[8]                                                 ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|s1_hdr_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe2|dffe3a[8]                                                 ; 0.150             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[0].tx_data_fifos_s3_s0|s0_data_fifo|dcfifo_component|auto_generated|delayed_wrptr_g[7]        ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[0].tx_data_fifos_s3_s0|s0_data_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe4|dffe5a[7]        ; 0.150             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[1].rx_data_fifos_s3_s2|s1_data_fifo|dcfifo_component|auto_generated|rdptr_g[3]          ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[1].rx_data_fifos_s3_s2|s1_data_fifo|dcfifo_component|auto_generated|ws_dgrp|dffpipe4|dffe5a[3]  ; 0.150             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s1_s0|s0_data_fifo|dcfifo_component|auto_generated|delayed_wrptr_g[4]  ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s1_s0|s0_data_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe4|dffe5a[4]  ; 0.150             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s3_s2|s0_data_fifo|dcfifo_component|auto_generated|delayed_wrptr_g[0]  ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s3_s2|s0_data_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe4|dffe5a[0]  ; 0.150             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s3_s2|s1_data_fifo|dcfifo_component|auto_generated|delayed_wrptr_g[8]  ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s3_s2|s1_data_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe4|dffe5a[8]  ; 0.150             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[1].tx_data_fifos_s3_s0|s2_data_fifo|dcfifo_component|auto_generated|rdptr_g[5]                ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[1].tx_data_fifos_s3_s0|s2_data_fifo|dcfifo_component|auto_generated|ws_dgrp|dffpipe4|dffe5a[5]        ; 0.150             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s3_s2|s0_data_fifo|dcfifo_component|auto_generated|delayed_wrptr_g[10] ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s3_s2|s0_data_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe4|dffe5a[10] ; 0.150             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|fifo_hdr_ctrl|dcfifo_component|auto_generated|delayed_wrptr_g[8]                                               ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|fifo_hdr_ctrl|dcfifo_component|auto_generated|rs_dgwp|dffpipe2|dffe3a[8]                                               ; 0.150             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|s3_hdr_fifo|dcfifo_component|auto_generated|delayed_wrptr_g[6]                                                 ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|s3_hdr_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe2|dffe3a[6]                                                 ; 0.150             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[0].tx_data_fifos_s3_s0|s0_data_fifo|dcfifo_component|auto_generated|delayed_wrptr_g[9]        ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[0].tx_data_fifos_s3_s0|s0_data_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe4|dffe5a[9]        ; 0.150             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|h2t0_fifo|in_wr_ptr_gray[3]                                                                                                                                                                                                                                                                                        ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|h2t0_fifo|write_crosser|sync[3].u|din_s1                                                                                                                                                                                                                                                                                   ; 0.150             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[1].rx_data_fifos_s3_s2|s0_data_fifo|dcfifo_component|auto_generated|delayed_wrptr_g[10] ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[1].rx_data_fifos_s3_s2|s0_data_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe4|dffe5a[10] ; 0.150             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|hdr_seq|dcfifo_component|auto_generated|delayed_wrptr_g[8]                                                           ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|hdr_seq|dcfifo_component|auto_generated|rs_dgwp|dffpipe2|dffe3a[8]                                                           ; 0.150             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|hdr_seq|dcfifo_component|auto_generated|delayed_wrptr_g[3]                                                           ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|hdr_seq|dcfifo_component|auto_generated|rs_dgwp|dffpipe2|dffe3a[3]                                                           ; 0.150             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s1_s0|s0_data_fifo|dcfifo_component|auto_generated|delayed_wrptr_g[8]  ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s1_s0|s0_data_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe4|dffe5a[8]  ; 0.150             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[0].tx_data_fifos_s3_s0|s2_data_fifo|dcfifo_component|auto_generated|delayed_wrptr_g[5]        ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[0].tx_data_fifos_s3_s0|s2_data_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe4|dffe5a[5]        ; 0.150             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|s0_hdr_fifo|dcfifo_component|auto_generated|delayed_wrptr_g[7]                                                 ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|s0_hdr_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe2|dffe3a[7]                                                 ; 0.150             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[1].rx_data_fifos_s1_s0|s1_data_fifo|dcfifo_component|auto_generated|delayed_wrptr_g[8]  ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[1].rx_data_fifos_s1_s0|s1_data_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe4|dffe5a[8]  ; 0.150             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|s0_hdr_fifo|dcfifo_component|auto_generated|delayed_wrptr_g[8]                                                 ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|s0_hdr_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe2|dffe3a[8]                                                 ; 0.150             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s3_s2|s0_data_fifo|dcfifo_component|auto_generated|delayed_wrptr_g[9]  ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s3_s2|s0_data_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe4|dffe5a[9]  ; 0.150             ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[0].reqfifo_inst|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g[4]                                                                                                                                                                                                           ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[0].reqfifo_inst|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe4|dffe5a[4]                                                                                                                                                                                                           ; 0.150             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[1].tx_data_fifos_s3_s0|s0_data_fifo|dcfifo_component|auto_generated|delayed_wrptr_g[9]        ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[1].tx_data_fifos_s3_s0|s0_data_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe4|dffe5a[9]        ; 0.150             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|h2t0_fifo|in_wr_ptr_gray[2]                                                                                                                                                                                                                                                                                        ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|h2t0_fifo|write_crosser|sync[2].u|din_s1                                                                                                                                                                                                                                                                                   ; 0.150             ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|ccv_afu_cdc_fifo_inst|cfg_to_iosf_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g[3]                                                                                                                                                                                                              ; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|ccv_afu_cdc_fifo_inst|cfg_to_iosf_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe3|dffe4a[3]                                                                                                                                                                                                              ; 0.150             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|cxl_memexp_sip_fifo_inst|iosf_to_cfg_fifo|iosf_to_cfg_fifo_vcd|dcfifo_component|auto_generated|delayed_wrptr_g[2]                                                                                                                                 ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|cxl_memexp_sip_fifo_inst|iosf_to_cfg_fifo|iosf_to_cfg_fifo_vcd|dcfifo_component|auto_generated|rs_dgwp|dffpipe3|dffe4a[2]                                                                                                                                 ; 0.150             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s3_s2|s0_data_fifo|dcfifo_component|auto_generated|delayed_wrptr_g[7]  ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s3_s2|s0_data_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe4|dffe5a[7]  ; 0.150             ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[0].rspfifo_inst|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g[0]                                                                                                                                                                                                           ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[0].rspfifo_inst|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe4|dffe5a[0]                                                                                                                                                                                                           ; 0.150             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[1].rx_data_fifos_s3_s2|s1_data_fifo|dcfifo_component|auto_generated|delayed_wrptr_g[8]  ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[1].rx_data_fifos_s3_s2|s1_data_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe4|dffe5a[8]  ; 0.150             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[0].tx_data_fifos_s3_s0|s2_data_fifo|dcfifo_component|auto_generated|rdptr_g[7]                ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[0].tx_data_fifos_s3_s0|s2_data_fifo|dcfifo_component|auto_generated|ws_dgrp|dffpipe4|dffe5a[7]        ; 0.150             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|csb2wire_cdc_bridge_inst|aer_fifo|dcfifo_component|auto_generated|delayed_wrptr_g[1]                                                                                                                                      ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|csb2wire_cdc_bridge_inst|aer_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe7|dffe8a[1]                                                                                                                                      ; 0.150             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s1_s0|s0_data_fifo|dcfifo_component|auto_generated|delayed_wrptr_g[7]  ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s1_s0|s0_data_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe4|dffe5a[7]  ; 0.150             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s1_s0|s1_data_fifo|dcfifo_component|auto_generated|delayed_wrptr_g[6]  ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s1_s0|s1_data_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe4|dffe5a[6]  ; 0.150             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[2].tx_data_fifos_s3_s0|s2_data_fifo|dcfifo_component|auto_generated|delayed_wrptr_g[8]        ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[2].tx_data_fifos_s3_s0|s2_data_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe4|dffe5a[8]        ; 0.150             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|tlp_eop|dcfifo_component|auto_generated|delayed_wrptr_g[1]                                                     ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|tlp_eop|dcfifo_component|auto_generated|rs_dgwp|dffpipe2|dffe3a[1]                                                     ; 0.150             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[1].rx_data_fifos_s3_s2|s0_data_fifo|dcfifo_component|auto_generated|rdptr_g[5]          ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[1].rx_data_fifos_s3_s2|s0_data_fifo|dcfifo_component|auto_generated|ws_dgrp|dffpipe4|dffe5a[5]  ; 0.150             ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|ccv_afu_cdc_fifo_inst|iosf_to_cfg_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g[2]                                                                                                                                                                                                              ; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|ccv_afu_cdc_fifo_inst|iosf_to_cfg_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe3|dffe4a[2]                                                                                                                                                                                                              ; 0.150             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[1].rx_data_fifos_s1_s0|s0_data_fifo|dcfifo_component|auto_generated|delayed_wrptr_g[1]  ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[1].rx_data_fifos_s1_s0|s0_data_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe4|dffe5a[1]  ; 0.150             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s3_s2|s1_data_fifo|dcfifo_component|auto_generated|delayed_wrptr_g[8]  ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s3_s2|s1_data_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe4|dffe5a[8]  ; 0.150             ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[0].reqfifo_inst|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g[0]                                                                                                                                                                                                           ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[0].reqfifo_inst|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe4|dffe5a[0]                                                                                                                                                                                                           ; 0.150             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[1].tx_data_fifos_s3_s0|s2_data_fifo|dcfifo_component|auto_generated|delayed_wrptr_g[6]        ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[1].tx_data_fifos_s3_s0|s2_data_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe4|dffe5a[6]        ; 0.150             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|user2ip_error_intf_cdc_bridge_inst|app_err_fifo|dcfifo_component|auto_generated|delayed_wrptr_g[3]                                                                                                                        ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|user2ip_error_intf_cdc_bridge_inst|app_err_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe9|dffe10a[3]                                                                                                                       ; 0.150             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|s1_hdr_fifo|dcfifo_component|auto_generated|delayed_wrptr_g[0]                                                 ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|s1_hdr_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe2|dffe3a[0]                                                 ; 0.150             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|csb2wire_cdc_bridge_inst|aer_fifo|dcfifo_component|auto_generated|delayed_wrptr_g[3]                                                                                                                                      ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|csb2wire_cdc_bridge_inst|aer_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe7|dffe8a[3]                                                                                                                                      ; 0.150             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|hdr_seq|dcfifo_component|auto_generated|delayed_wrptr_g[9]                                                           ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|hdr_seq|dcfifo_component|auto_generated|rs_dgwp|dffpipe2|dffe3a[9]                                                           ; 0.150             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|hdr_data_crd_fifo|dcfifo_component|auto_generated|delayed_wrptr_g[5]                                           ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|hdr_data_crd_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe4|dffe5a[5]                                           ; 0.150             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s3_s2|s0_data_fifo|dcfifo_component|auto_generated|delayed_wrptr_g[10] ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[2].rx_data_fifos_s3_s2|s0_data_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe4|dffe5a[10] ; 0.150             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|status_fifo|dcfifo_component|auto_generated|delayed_wrptr_g[0]                                                                                                                                            ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|status_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe3|dffe4a[0]                                                                                                                                            ; 0.150             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[0].tx_data_fifos_s3_s0|s2_data_fifo|dcfifo_component|auto_generated|delayed_wrptr_g[8]        ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|tx_side_inst|tx_hdr_data_fifos_inst|tx_core_fifos[0].tx_core_fifos|crd_type_tx_data_fifos[0].tx_data_fifos_s3_s0|s2_data_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe4|dffe5a[8]        ; 0.150             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[1].rx_data_fifos_s3_s2|s0_data_fifo|dcfifo_component|auto_generated|delayed_wrptr_g[6]  ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[1].rx_data_fifos_s3_s2|s0_data_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe4|dffe5a[6]  ; 0.150             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|cxl_memexp_sip_fifo_inst|cfg_to_iosf_fifo|cfg_to_iosf_fifo_vcd|dcfifo_component|auto_generated|delayed_wrptr_g[0]                                                                                                                                 ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|fme|cxl_memexp_sip_fifo_inst|cfg_to_iosf_fifo|cfg_to_iosf_fifo_vcd|dcfifo_component|auto_generated|rs_dgwp|dffpipe3|dffe4a[0]                                                                                                                                 ; 0.150             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|s0_hdr_fifo|dcfifo_component|auto_generated|rdptr_g[1]                                                         ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|s0_hdr_fifo|dcfifo_component|auto_generated|ws_dgrp|dffpipe2|dffe3a[1]                                                 ; 0.150             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s1_s0|s0_data_fifo|dcfifo_component|auto_generated|rdptr_g[4]          ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|crd_type_rx_data_fifos[0].rx_data_fifos_s1_s0|s0_data_fifo|dcfifo_component|auto_generated|ws_dgrp|dffpipe4|dffe5a[4]  ; 0.150             ;
; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|ccv_afu_cdc_fifo_inst|iosf_to_cfg_fifo|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g[3]                                                                                                                                                                                                              ; ed_top_wrapper_typ2_inst|cafu_csr0_avmm_wrapper_inst|ccv_afu_cdc_fifo_inst|iosf_to_cfg_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe3|dffe4a[3]                                                                                                                                                                                                              ; 0.150             ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[0].rspfifo_inst|fifo_0|dcfifo_component|auto_generated|delayed_wrptr_g[4]                                                                                                                                                                                                           ; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|GEN_CHAN_COUNT_REG_RSP_FIFO[0].rspfifo_inst|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe4|dffe5a[4]                                                                                                                                                                                                           ; 0.150             ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|s2_hdr_fifo|dcfifo_component|auto_generated|delayed_wrptr_g[1]                                                 ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb2avst_top_inst|rx_side_inst|rx_hdr_data_fifos_inst|rx_core_fifos_logic[0].rx_core_fifos|s2_hdr_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe2|dffe3a[1]                                                 ; 0.150             ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


--------------------------------------
; Global Router Wire Utilization Map ;
--------------------------------------
This report is unavailable in plain text report export.


+-------------------------------------------------------------------------------+
; Peak Wire Demand Summary                                                      ;
+-----------------+-----------+-----------------------------------+-------------+
; Wire            ; Direction ; Grid [(Xmin, Ymin), (Xmax, Ymax)] ; Peak Demand ;
+-----------------+-----------+-----------------------------------+-------------+
; short           ; right     ; [(60, 232), (71, 239)]            ; 57.812 %    ;
; short           ; left      ; [(156, 248), (167, 255)]          ; 49.018 %    ;
; short           ; up        ; [(24, 240), (35, 247)]            ; 92.083 %    ;
; short           ; down      ; [(24, 216), (35, 223)]            ; 86.389 %    ;
; long high speed ; right     ; [(36, 256), (47, 263)]            ; 101.042 %   ;
; long high speed ; left      ; [(72, 192), (83, 199)]            ; 98.958 %    ;
; long high speed ; up        ; [(12, 272), (23, 279)]            ; 111.905 %   ;
; long high speed ; down      ; [(12, 280), (23, 287)]            ; 150.595 %   ;
+-----------------+-----------+-----------------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Peak Wire Demand Details                                                                                                                                                                                                                                                                                                                                      ;
+-----------------+-----------+-----------------------------------+-------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Wire            ; Direction ; Grid [(Xmin, Ymin), (Xmax, Ymax)] ; Peak Demand ; Net Names                                                                                                                                                                                                                                                                     ;
+-----------------+-----------+-----------------------------------+-------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; short           ; right     ; [(60, 232), (71, 239)]            ; 57.812 %    ;    High Routing Fan-Out                                                                                                                                                                                                                                                       ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|type1_disabled4.M2SDATAFifo|fifo_ren_mask_dup_Q[1]~SynDup_4                                              ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|type1_disabled4.M2SDATAFifo|fifo_ren_mask_dup_Q[0]~SynDup_4                                              ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|type1_disabled4.M2SDATAFifo|fifo_ren_mask_dup_Q[1]~SynDup_3                                              ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|type1_disabled4.M2SDATAFifo|fifo_ren_mask_dup_Q[0]~SynDup_3                                              ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|type1_disabled4.M2SDATAFifo|fifo_ren_mask_dup_Q[1]                                                       ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|ingress|type1_disabled4.M2SDATAFifo|capture_dout_mux~SynDup_3                                                    ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|o_rx_st_eop_DWposition[1]~ERTM                                                                   ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|rnr_ial_sip_aibsw_if_top_inst|type2_enabled1.rnr_ial_sip_aibsw_if_egress_inst|cxl_d2h_rsp_frame0_q.D2H_Rsp0_Opcode[4]~ERTM0                                      ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[15].tx_aib_deskew_datapipe|o_aib_data_deskewed[6]~ERTM         ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[15].tx_aib_deskew_datapipe|o_aib_data_deskewed[1]~ERTM         ;
; short           ; right     ; [(60, 232), (71, 239)]            ; 57.812 %    ;    Long Distance                                                                                                                                                                                                                                                              ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[15].tx_aib_deskew_datapipe|o_aib_data_deskewed[1]~ERTM         ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|o_rx_st_prefix[3]~ERTM                                                                           ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[15].tx_aib_deskew_datapipe|o_aib_data_deskewed[2]~ERTM         ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[14].tx_aib_deskew_datapipe|o_aib_data_deskewed[33]~ERTM        ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[15].tx_aib_deskew_datapipe|o_aib_data_deskewed[6]~ERTM         ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[15].tx_aib_deskew_datapipe|o_aib_data_deskewed[4]~ERTM         ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[15].tx_aib_deskew_datapipe|o_aib_data_deskewed[5]~ERTM         ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[15].tx_aib_deskew_datapipe|o_aib_data_deskewed[7]~ERTM         ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[15].tx_aib_deskew_datapipe|o_aib_data_deskewed[3]~ERTM         ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|o_rx_st_prefix[6]~ERTM                                                                           ;
; short           ; left      ; [(156, 248), (167, 255)]          ; 49.018 %    ;    High Routing Fan-Out                                                                                                                                                                                                                                                       ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenCcipCap[0].ccip_cap|C1TxFifoData|fifo_out[0]~2495_ERTM                                                                                    ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenCcipCap[0].ccip_cap|C1TxFifoData|fifo_out[0]~745_ERTM4                                                                                    ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenCcipCap[0].ccip_cap|C1TxFifoData|fifo_out[0]~995_ERTM5                                                                                    ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenCcipCap[0].ccip_cap|C1TxFifoData|fifo_out[0]~995_ERTM4                                                                                    ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenCcipCap[0].ccip_cap|C1TxFifoData|fifo_out[0]~995_ERTM                                                                                     ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenCcipCap[0].ccip_cap|C1TxFifoData|fifo_out[0]~495_ERTM5                                                                                    ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenCcipCap[0].ccip_cap|C1TxFifoData|fifo_out[0]~495_ERTM4                                                                                    ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenCcipCap[0].ccip_cap|C1TxFifoData|fifo_out[0]~495_ERTM                                                                                     ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenCcipCap[0].ccip_cap|C1TxFifoData|fifo_out[0]~1995_ERTM5                                                                                   ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenCcipCap[0].ccip_cap|C1TxFifoData|fifo_out[0]~1995_ERTM4                                                                                   ;
; short           ; left      ; [(156, 248), (167, 255)]          ; 49.018 %    ;    Long Distance                                                                                                                                                                                                                                                              ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|gen_clkrst|cxl_memexp_sip_clkgen|rnr_ial_sip_clkgen_pll|locked                                                                                                                             ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenCcipCap[0].ccip_cap|C1TxFifoData|fifo_out_q[163]~ERTM                                                                                     ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenCcipCap[0].ccip_cap|C1TxFifoData|fifo_out[0]~745_ERTM4                                                                                    ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenCcipCap[0].ccip_cap|C1TxFifoData|fifo_out[0]~995_ERTM5                                                                                    ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenCcipCap[0].ccip_cap|C1TxFifoData|fifo_out[0]~995_ERTM4                                                                                    ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenCcipCap[0].ccip_cap|C1TxFifoData|fifo_out[0]~995_ERTM                                                                                     ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenCcipCap[0].ccip_cap|C1TxFifoData|fifo_out[0]~1745_ERTM4                                                                                   ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenCcipCap[0].ccip_cap|C1TxFifoData|fifo_out_q[161]~ERTM                                                                                     ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenCcipCap[0].ccip_cap|C1TxFifoData|fifo_out[0]~1995_ERTM5                                                                                   ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|bbs_fab_wrap|fabric|GenCcipCap[0].ccip_cap|C1TxFifoData|fifo_out[0]~1995_ERTM4                                                                                   ;
; short           ; up        ; [(24, 240), (35, 247)]            ; 92.083 %    ;    High Routing Fan-Out                                                                                                                                                                                                                                                       ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo_2|avst_rd_ptr[0]~SynDup_3RTMUXMERGE                                              ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr__full_ehp2aib|frame1_sopeop_nxt.st_end~0_ERTM0                                             ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr__full_ehp2aib|i3744~SynDup_7                                                               ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr__full_ehp2aib|frame1_sopeop_nxt.st_begin~0_ERTM0                                           ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr__full_ehp2aib|i3744~SynDup                                                                 ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|tx_ehp_out_fifo|avst_rd_ptr[0]~SynDup_1                                                          ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr__full_ehp2aib|frame_val_ehp_nxt[0]~SynDup                                                  ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr__full_ehp2aib|frame_val_ehp_nxt[0]~SynDup_1                                                ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr__full_ehp2aib|i3744~SynDup_1                                                               ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr__full_ehp2aib|frame2_sopeop_nxt.st_sop~ERTM0                                               ;
; short           ; up        ; [(24, 240), (35, 247)]            ; 92.083 %    ;    Long Distance                                                                                                                                                                                                                                                              ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|i_aib_9_rx_data_reg[33]                                                                      ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|i_aib_9_rx_data_reg[52]                                                                      ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_z1578a_MD|inst_quartus|s0_65_1__core_periphery__data_to_core[102]                                                                                                        ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_z1578a_MD|inst_quartus|s0_65_1__core_periphery__data_to_core[78]                                                                                                         ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_z1578a_MD|inst_quartus|s0_64_1__core_periphery__data_to_core[69]                                                                                                         ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_z1578a_MD|inst_quartus|s0_65_1__core_periphery__data_to_core[74]                                                                                                         ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr__full_ehp2aib|frame0_sopeop_ff.st_data[127]~ERTM0                                          ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|i_aib_8_rx_data_reg[65]                                                                      ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|rst_n_d1                                                                                         ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_z1578a_MD|inst_quartus|s0_74_1__core_periphery__data_to_core[100]                                                                                                        ;
; short           ; down      ; [(24, 216), (35, 223)]            ; 86.389 %    ;    High Routing Fan-Out                                                                                                                                                                                                                                                       ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|rnr_ial_sip_aibsw_if_top_inst|type2_enabled1.rnr_ial_sip_aibsw_if_egress_inst|cxl_mem_s2m_tx_frame0_valid_o~SynDup                                               ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|s2m_drs_frame0_rnr_cxl_fifo_inst|valid_counter[0]~SynDup_ERTM0 ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|s2m_drs_frame0_rnr_cxl_fifo_inst|valid_counter[1]~SynDup_ERTM0 ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|s2m_drs_frame0_rnr_cxl_fifo_inst|valid_counter[2]~SynDup_ERTM0 ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|s2m_drs_frame0_rnr_cxl_fifo_inst|valid_counter[3]~SynDup_ERTM0 ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|s2m_drs_frame0_rnr_cxl_fifo_inst|valid_counter[4]~SynDup_ERTM0 ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|s2m_drs_frame0_rnr_cxl_fifo_inst|valid_counter[5]~SynDup_ERTM0 ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|s2m_drs_frame0_rnr_cxl_fifo_inst|valid_counter[6]~SynDup_ERTM0 ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|s2m_drs_frame0_rnr_cxl_fifo_inst|valid_counter[7]~SynDup_ERTM0 ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|u_rnr_cxl_memcache_tx_wrapper|s2m_drs_frame0_rnr_cxl_fifo_inst|rden_counter[0]~SynDup_ERTM   ;
; short           ; down      ; [(24, 216), (35, 223)]            ; 86.389 %    ;    Long Distance                                                                                                                                                                                                                                                              ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr__full_ehp2aib|frame0_sopeop_ff.st_data[94]~ERTM0                                           ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr__full_ehp2aib|frame0_sopeop_ff.st_data[107]~ERTM0                                          ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr__full_ehp2aib|frame0_sopeop_ff.st_data[99]~ERTM0                                           ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr__full_ehp2aib|frame0_sopeop_ff.st_data[85]~ERTM0                                           ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr__full_ehp2aib|frame0_sopeop_ff.st_data[98]~ERTM0                                           ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr__full_ehp2aib|frame0_sopeop_ff.st_data[81]~ERTM0                                           ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr__full_ehp2aib|frame0_sopeop_ff.st_data[110]~ERTM0                                          ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr__full_ehp2aib|frame0_sopeop_ff.st_data[112]~ERTM0                                          ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr__full_ehp2aib|frame0_sopeop_ff.st_data[91]~ERTM0                                           ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr__full_ehp2aib|frame0_sopeop_ff.st_data[80]~ERTM0                                           ;
; long high speed ; right     ; [(36, 256), (47, 263)]            ; 101.042 %   ;    High Routing Fan-Out                                                                                                                                                                                                                                                       ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[11].tx_aib_deskew_datapipe|o_tap_sel_one_hot[2]                ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[11].tx_aib_deskew_datapipe|o_tap_sel_one_hot[4]                ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[11].tx_aib_deskew_datapipe|o_tap_sel_one_hot[5]                ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[23].tx_aib_deskew_datapipe|o_tap_sel_one_hot[1]                ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[23].tx_aib_deskew_datapipe|i1411~0                             ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|ial_top|i5603~SynDup_2                                                                                                   ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|GenBBSSlice[0].bbs_slice_wrap|bbs_slice|dfc_top|ddfc_top|dataflow|i20134~SynDup_2                                                                                ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[21].tx_aib_deskew_datapipe|o_aib_data_deskewed[8]              ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[21].tx_aib_deskew_datapipe|o_aib_data_deskewed[7]              ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[21].tx_aib_deskew_datapipe|o_aib_data_deskewed[6]              ;
; long high speed ; right     ; [(36, 256), (47, 263)]            ; 101.042 %   ;    Long Distance                                                                                                                                                                                                                                                              ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_z1578a_MD|inst_quartus|s0_181_1__core_periphery__data_to_core[72]                                                                                                        ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_z1578a_MD|inst_quartus|s0_158_1__core_periphery__data_to_core[24]                                                                                                        ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_z1578a_MD|inst_quartus|s0_158_1__core_periphery__data_to_core[26]                                                                                                        ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_z1578a_MD|inst_quartus|s0_145_1__core_periphery__data_to_core[75]                                                                                                        ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_z1578a_MD|inst_quartus|s0_146_1__core_periphery__data_to_core[72]                                                                                                        ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_z1578a_MD|inst_quartus|s0_145_1__core_periphery__data_to_core[77]                                                                                                        ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_z1578a_MD|inst_quartus|s0_145_1__core_periphery__data_to_core[104]                                                                                                       ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_z1578a_MD|inst_quartus|s0_133_1__core_periphery__data_to_core[36]                                                                                                        ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_z1578a_MD|inst_quartus|s0_105_1__core_periphery__data_to_core[8]                                                                                                         ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_z1578a_MD|inst_quartus|s0_105_1__core_periphery__data_to_core[15]                                                                                                        ;
; long high speed ; left      ; [(72, 192), (83, 199)]            ; 98.958 %    ;    High Routing Fan-Out                                                                                                                                                                                                                                                       ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_unpack_wrapper|u_data_segment1|data_segment_L[0]~223_ERTM1                         ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_unpack_wrapper|u_data_segment2|data_segment_L[0]~191_ERTM1                         ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_unpack_wrapper|u_data_segment1|data_segment_L[0]~111_ERTM1                         ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_unpack_wrapper|u_data_segment1|data_segment_L[0]~111_ERTM0                         ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_unpack_wrapper|u_header_segment|header_0[0]~116_ERTM                               ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_unpack_wrapper|u_header_segment|header_2[0]~116_ERTM                               ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_unpack_wrapper|u_header_segment|header_2[0]~116_ERTM1                              ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_unpack_wrapper|u_header_segment|i1650~116_ERTM                                     ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_unpack_wrapper|u_data_segment2|data_segment_L[0]~107_ERTM                          ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_ehp_wrapper|u_rnr_cxl_ehp_unpack_wrapper|u_data_segment2|data_segment_L[0]~111_ERTM0                         ;
; long high speed ; left      ; [(72, 192), (83, 199)]            ; 98.958 %    ;    Long Distance                                                                                                                                                                                                                                                              ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset                                                                                                                                                    ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup                                                                                                                                             ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[0].tx_aib_deskew_datapipe|o_aib_data_deskewed[35]~ERTM         ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[0].tx_aib_deskew_datapipe|o_aib_data_deskewed[34]~ERTM         ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[0].tx_aib_deskew_datapipe|o_aib_data_deskewed[59]~ERTM         ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[0].tx_aib_deskew_datapipe|o_aib_data_deskewed[17]~ERTM         ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[0].tx_aib_deskew_datapipe|o_aib_data_deskewed[36]~ERTM         ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[0].tx_aib_deskew_datapipe|o_aib_data_deskewed[31]~ERTM         ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_memexp_sip_rst_ctrl_inst|warm_reset~SynDup_1                                                                                                                                           ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dpchannels[0].tx_aib_deskew_datapipe|o_aib_data_deskewed[32]~ERTM         ;
; long high speed ; up        ; [(12, 272), (23, 279)]            ; 111.905 %   ;    High Routing Fan-Out                                                                                                                                                                                                                                                       ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|dsk_pulse_gen|dsk_m_gen|o_dsk_marker                                                         ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|rnr_cxl_reset_ctrl_inst|i533~0                                                                                                                      ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|rnr_cxl_reset_ctrl_inst|i481~0                                                                                                                      ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|o_aib_23_tx_data_reg[35]                                                                     ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|block_cxl_pld_deskew_rst_n                                                                   ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|i_aib_10_rx_data_reg[29]                                                                     ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|o_aib_23_tx_data_reg[36]                                                                     ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|i_aib_10_rx_data_reg[1]                                                                      ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|i_aib_10_rx_data_reg[3]                                                                      ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|i_aib_10_rx_data_reg[13]                                                                     ;
; long high speed ; up        ; [(12, 272), (23, 279)]            ; 111.905 %   ;    Long Distance                                                                                                                                                                                                                                                              ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|o_aib_20_tx_data_reg[40]~ERTM0                                                               ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|o_aib_19_tx_data_reg[16]~ERTM0                                                               ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|o_aib_20_tx_data_reg[44]~ERTM0                                                               ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|rnr_cxl_reset_ctrl_inst|i481~0                                                                                                                      ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_z1578a_MD|inst_quartus|s0_79_1__core_periphery__data_to_core[51]                                                                                                         ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|block_cxl_pld_deskew_rst_n                                                                   ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|o_aib_19_tx_data_reg[45]~ERTM0                                                               ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|o_aib_20_tx_data_reg[39]~ERTM0                                                               ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_tx_wrapper|o_aib_19_tx_data_reg[72]~ERTM0                                                               ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_z1578a_MD|inst_quartus|s0_79_1__core_periphery__data_to_core[43]                                                                                                         ;
; long high speed ; down      ; [(12, 280), (23, 287)]            ; 150.595 %   ;    High Routing Fan-Out                                                                                                                                                                                                                                                       ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|bbs|rnr_ial_sip_aibsw_if_top_inst|packet_steer_q[0].H2DReq~ERTM                                                                                                      ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|i_aib_17_rx_data_reg[39]                                                                     ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|i_aib_23_rx_data_reg[72]                                                                     ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|i_aib_19_rx_data_reg[72]                                                                     ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|i_aib_18_rx_data_reg[23]                                                                     ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|i_aib_18_rx_data_reg[29]                                                                     ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|i_aib_18_rx_data_reg[74]                                                                     ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|i_aib_18_rx_data_reg[33]                                                                     ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|i_aib_18_rx_data_reg[47]                                                                     ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|i_aib_17_rx_data_reg[33]                                                                     ;
; long high speed ; down      ; [(12, 280), (23, 287)]            ; 150.595 %   ;    Long Distance                                                                                                                                                                                                                                                              ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_z1578a_MD|inst_quartus|s0_158_1__core_periphery__data_to_core[24]                                                                                                        ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_z1578a_MD|inst_quartus|s0_158_1__core_periphery__data_to_core[26]                                                                                                        ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_z1578a_MD|inst_quartus|s0_167_1__core_periphery__data_to_core[100]                                                                                                       ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_z1578a_MD|inst_quartus|s0_167_1__core_periphery__data_to_core[102]                                                                                                       ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_z1578a_MD|inst_quartus|s0_167_1__core_periphery__data_to_core[72]                                                                                                        ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_z1578a_MD|inst_quartus|s0_158_1__core_periphery__data_to_core[104]                                                                                                       ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_z1578a_MD|inst_quartus|s0_181_1__core_periphery__data_to_core[74]                                                                                                        ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_z1578a_MD|inst_quartus|s0_181_1__core_periphery__data_to_core[102]                                                                                                       ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_z1578a_MD|inst_quartus|s0_133_1__core_periphery__data_to_core[105]                                                                                                       ;
;     --          ;           ;                                   ;             ; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_z1578a_MD|inst_quartus|s0_181_1__core_periphery__data_to_core[77]                                                                                                        ;
+-----------------+-----------+-----------------------------------+-------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Peak Total Grid Crossings                                                                                                                                                                                                                   ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+
; Net Name                                                                                                                                                                                                             ; Total Grid Crossings ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+
; ~GND                                                                                                                                                                                                                 ; 87                   ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q2~SynDup_1                                                                        ; 70                   ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|pac_top_inst|buf_rdaddress[2]~2                                                                                                                                   ; 51                   ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|pac_top_inst|buf_rdaddress[10]~10                                                                                                                                 ; 49                   ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|pac_top_inst|buf_rdaddress[9]~9                                                                                                                                   ; 49                   ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|pac_top_inst|buf_rdaddress[8]~8                                                                                                                                   ; 49                   ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|pac_top_inst|buf_rdaddress[7]~7                                                                                                                                   ; 49                   ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|pac_top_inst|buf_rdaddress[6]~6                                                                                                                                   ; 49                   ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|pac_top_inst|buf_rdaddress[5]~5                                                                                                                                   ; 49                   ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|pac_top_inst|buf_rdaddress[4]~4                                                                                                                                   ; 49                   ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|pac_top_inst|buf_rdaddress[3]~3                                                                                                                                   ; 49                   ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|pac_top_inst|buf_rdaddress[1]~1                                                                                                                                   ; 49                   ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|pac_top_inst|buf_rdaddress[0]~0                                                                                                                                   ; 49                   ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|pac_top_inst|buf_wraddress[10]~13                                                                                                                                 ; 49                   ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|pac_top_inst|buf_wraddress[9]~12                                                                                                                                  ; 49                   ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|pac_top_inst|buf_wraddress[8]~11                                                                                                                                  ; 49                   ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|pac_top_inst|buf_wraddress[7]~10                                                                                                                                  ; 49                   ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|pac_top_inst|buf_wraddress[6]~9                                                                                                                                   ; 49                   ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|pac_top_inst|buf_wraddress[5]~8                                                                                                                                   ; 49                   ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|pac_top_inst|buf_wraddress[4]~7                                                                                                                                   ; 49                   ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|pac_top_inst|buf_wraddress[3]~6                                                                                                                                   ; 49                   ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|pac_top_inst|buf_wraddress[2]~5                                                                                                                                   ; 49                   ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|pac_top_inst|buf_wraddress[1]~4                                                                                                                                   ; 49                   ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|pac_top_inst|buf_wraddress[0]~3                                                                                                                                   ; 49                   ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|pac_top_inst|counter_buf_inst|ram_2port_0|altera_syncram_component|auto_generated|altera_syncram_impl1|decode3|rtl~27                                             ; 40                   ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|pac_top_inst|counter_buf_inst|ram_2port_0|altera_syncram_component|auto_generated|altera_syncram_impl1|address_reg_b[2]~ERTM                                      ; 39                   ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q2~3                                                                               ; 39                   ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|pac_top_inst|counter_buf_inst|ram_2port_0|altera_syncram_component|auto_generated|altera_syncram_impl1|decode3|rtl~25                                             ; 39                   ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|pac_top_inst|counter_buf_inst|ram_2port_0|altera_syncram_component|auto_generated|altera_syncram_impl1|decode3|rtl~33                                             ; 38                   ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|pac_top_inst|counter_buf_inst|ram_2port_0|altera_syncram_component|auto_generated|altera_syncram_impl1|decode3|rtl~30                                             ; 38                   ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|pac_top_inst|counter_buf_inst|ram_2port_0|altera_syncram_component|auto_generated|altera_syncram_impl1|decode3|rtl~32                                             ; 37                   ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|pac_top_inst|counter_buf_inst|ram_2port_0|altera_syncram_component|auto_generated|altera_syncram_impl1|decode3|rtl~31                                             ; 37                   ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|pac_top_inst|counter_buf_inst|ram_2port_0|altera_syncram_component|auto_generated|altera_syncram_impl1|decode3|rtl~26                                             ; 36                   ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|pac_top_inst|counter_buf_inst|ram_2port_0|altera_syncram_component|auto_generated|altera_syncram_impl1|decode3|rtl~28                                             ; 35                   ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|pac_top_inst|reduce_nor_1540~SynDup_4                                                                                                                             ; 34                   ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|cxl_io_top_inst|cmb_cores[0].cmb_core_inst|ckunit|devreset1|perst_and_pwrgd ; 34                   ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_158                                                                      ; 33                   ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|cxl_io_cfg_inst|cxl_io_wrapper_inst|sip_cmb_rstn                                                                ; 32                   ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_96                                                                       ; 32                   ;
; ed_top_wrapper_typ2_inst|ip2hdm_reset_n_f~SynDup_114                                                                                                                                                                 ; 30                   ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|pac_top_inst|reduce_nor_1540                                                                                                                                      ; 29                   ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_6                                                                        ; 29                   ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|gen_clkrst|cam_warm_rstn_fanout~SynDup                                                                                            ; 27                   ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|rnr_cxl_reset_ctrl_inst|cxl_pld_core_warm_sync|dreg[1]                                     ; 26                   ;
; ed_top_wrapper_typ2_inst|MC_CHANNEL_INST[0].mc_top|pac_top_inst|reduce_nor_1540~SynDup_2                                                                                                                             ; 26                   ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|gen_clkrst|cxl_memexp_sip_clkgen|rnr_ial_sip_clkgen_pll|locked                                                                    ; 26                   ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_ip|rtile_cxl_ip|u_rtile_mdx1|u_rnr_cxl_soft_wrapper|u_rnr_cxl_soft_rx_tx_wrapper|u_rnr_cxl_soft_rx_wrapper|rx_aib_deskew_0_23|dsk_sm|i132~0    ; 25                   ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~8                                                                               ; 25                   ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_18                                                                       ; 25                   ;
; intel_rtile_cxl_top_inst|intel_rtile_cxl_top_0|inst_cxl_type2_top|cxl_t2ip_sip_top|cxl_t2ip_sip_inst|bbs|notfor_tbf_logic.bbs_rst_Q3~SynDup_9                                                                        ; 25                   ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+


--------------------------------------------
; Global Router Congestion Hotspot Summary ;
--------------------------------------------
No congestion hotspots found where global router short wire usage exceeded 100%.
If the design is hard to route, use other techniques to analyze congestion. Refer to the Estimated Delay Added for Hold Timing section in the Fitter report and routing utilization in the Chip Planner.


