### 1. 寄存器模型简介
#### 1. 前门访问VS 后门访问
- 前门访问: 模拟CPU在总线上发出读指令,进行读写,消耗仿真时间
- 后门访问: 不通过总线读写,通过层次化的引用来改变寄存器的值
#### 2. 寄存的功能
- 简单的通过seq机制的公共流程,访问寄存器
- mirror update: 批量完成寄存器模型与dut之间相关寄存器的交互
- 本质: 重新定义了验证平台和DUT寄存的接口,方便验证人员更好组织及配置寄存器,简化流程,减少工作量
#### 3. 基本概念
- uvm_reg0_filed
- uvm_reg
- uvm_reg_block
- uvm_reg_map:每个寄存器加入寄存器模型都有地址,uvm_reg_map 就是存储该地址,并将其转化为物理地址,前门读写时,map将地址转化为绝对地址,启动一个读或者写seq,并将读写结果返还. 所以再每个reg_block内,至少(通常)只有一个uvm_reg_map
### 2. 简单的寄存器模型


### 3. 后门访问和前门访问
### 4. 复杂的寄存器模型
### 5. 寄存器模型对DUT的模拟
### 6. 内建的sequence
### 7. 高级用法
### 8. 其他常用函数
