# Soluciones Detalladas: Tipos de Datos (VHDL-03)

```
::METADATA::
tipo: indice-soluciones
tema: vhdl-03-tipos-datos
actualizado: 2026-01-03
::END::
```

## Estructura de Niveles de SoluciÃ³n

| Nivel | Archivo | Contenido |
|-------|---------|-----------|
| 1ï¸âƒ£ | [`VHDL-03-Respuestas.md`](../VHDL-03-Respuestas.md) | Solo respuestas finales |
| 2ï¸âƒ£ | Esta carpeta `prob-01/` | Soluciones paso a paso |
| 3ï¸âƒ£ | Secciones "Conceptos Clave" | ExplicaciÃ³n profunda del mÃ©todo |

---

## Ãndice de Soluciones Detalladas

### Nivel 1: Tipos Predefinidos â­

| Problema | Tema | Archivo | Dificultad |
|----------|------|---------|:----------:|
| 1.1 | Tipos escalares | [VHDL-03-Sol-Problema-1.1.md](VHDL-03-Sol-Problema-1.1.md) | â­ |
| 1.2 | std_logic vs bit | [VHDL-03-Sol-Problema-1.2.md](VHDL-03-Sol-Problema-1.2.md) | â­ |
| 1.3 | Literales y constantes | [VHDL-03-Sol-Problema-1.3.md](VHDL-03-Sol-Problema-1.3.md) | â­ |

### Nivel 2: Arrays y Vectores â­â­

| Problema | Tema | Archivo | Dificultad |
|----------|------|---------|:----------:|
| 2.1 | std_logic_vector | [VHDL-03-Sol-Problema-2.1.md](VHDL-03-Sol-Problema-2.1.md) | â­â­ |
| 2.2 | Slicing y concatenaciÃ³n | [VHDL-03-Sol-Problema-2.2.md](VHDL-03-Sol-Problema-2.2.md) | â­â­ |
| 2.3 | Arrays multidimensionales | [VHDL-03-Sol-Problema-2.3.md](VHDL-03-Sol-Problema-2.3.md) | â­â­ |

### Nivel 3: Tipos NumÃ©ricos â­â­

| Problema | Tema | Archivo | Dificultad |
|----------|------|---------|:----------:|
| 3.1 | signed vs unsigned | [VHDL-03-Sol-Problema-3.1.md](VHDL-03-Sol-Problema-3.1.md) | â­â­ |
| 3.2 | Conversiones de tipos | [VHDL-03-Sol-Problema-3.2.md](VHDL-03-Sol-Problema-3.2.md) | â­â­ |
| 3.3 | Operaciones aritmÃ©ticas | [VHDL-03-Sol-Problema-3.3.md](VHDL-03-Sol-Problema-3.3.md) | â­â­ |

### Nivel 4: Tipos Definidos por Usuario â­â­â­

| Problema | Tema | Archivo | Dificultad |
|----------|------|---------|:----------:|
| 4.1 | Enumerados (FSM) | [VHDL-03-Sol-Problema-4.1.md](VHDL-03-Sol-Problema-4.1.md) | â­â­â­ |
| 4.2 | Subtipos | [VHDL-03-Sol-Problema-4.2.md](VHDL-03-Sol-Problema-4.2.md) | â­â­â­ |
| 4.3 | Records | [VHDL-03-Sol-Problema-4.3.md](VHDL-03-Sol-Problema-4.3.md) | â­â­â­ |

---

## JerarquÃ­a de Tipos en VHDL

```
                        TIPOS
                          â”‚
          â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¼â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
          â”‚               â”‚               â”‚
      ESCALARES      COMPUESTOS       ACCESO
          â”‚               â”‚               â”‚
    â”Œâ”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”    â”Œâ”€â”€â”€â”€â”´â”€â”€â”€â”€â”         â”‚
    â”‚           â”‚    â”‚         â”‚      punteros
DISCRETOS   REALES  ARRAY   RECORD
    â”‚           â”‚
â”Œâ”€â”€â”€â”´â”€â”€â”€â”   â”Œâ”€â”€â”€â”´â”€â”€â”€â”
â”‚       â”‚   â”‚       â”‚
INTEGER BIT REAL PHYSICAL
ENUM   BOOLEAN
```

---

## Conversiones Comunes

### Diagrama de ConversiÃ³n

```
              std_logic_vector
                    â”‚
         â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”¼â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
         â”‚         â”‚         â”‚
         â–¼         â–¼         â–¼
     unsigned   signed    integer
         â”‚         â”‚         â”‚
         â””â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”˜         â”‚
              â”‚              â”‚
              â””â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”˜
                     â”‚
            to_integer / to_unsigned
            to_signed / std_logic_vector
```

### Tabla de Funciones

| De | A | FunciÃ³n |
|----|---|---------|
| std_logic_vector | unsigned | `unsigned(slv)` |
| std_logic_vector | signed | `signed(slv)` |
| unsigned | std_logic_vector | `std_logic_vector(u)` |
| signed | std_logic_vector | `std_logic_vector(s)` |
| unsigned | integer | `to_integer(u)` |
| signed | integer | `to_integer(s)` |
| integer | unsigned | `to_unsigned(i, bits)` |
| integer | signed | `to_signed(i, bits)` |

---

## Bibliotecas Requeridas

```vhdl
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;  -- std_logic, std_logic_vector
use IEEE.NUMERIC_STD.ALL;      -- signed, unsigned, aritmÃ©tica
-- NO usar: use IEEE.STD_LOGIC_ARITH.ALL; (obsoleta)
-- NO usar: use IEEE.STD_LOGIC_UNSIGNED.ALL; (no estÃ¡ndar)
```

---

## NavegaciÃ³n

| â¬…ï¸ Respuestas | ğŸ  Intro | â¡ï¸ Problemas |
|:-------------:|:--------:|:------------:|
| [VHDL-03-Respuestas.md](../VHDL-03-Respuestas.md) | [VHDL-03-Intro.md](../../VHDL-03-Intro.md) | [VHDL-03-Problemas.md](../../problems/VHDL-03-Problemas.md) |
