{"meta":{"title":"Jilin's Blog","subtitle":"知识保存","description":"记录知识，防止遗忘","author":"张吉霖","url":"https://nian96.github.io","root":"/"},"pages":[{"title":"标签","date":"2021-04-07T10:03:13.000Z","updated":"2021-04-07T11:40:48.529Z","comments":true,"path":"tags/index.html","permalink":"https://nian96.github.io/tags/index.html","excerpt":"","text":""},{"title":"文章分类","date":"2021-04-07T10:03:51.000Z","updated":"2021-04-07T11:41:07.100Z","comments":true,"path":"categories/index.html","permalink":"https://nian96.github.io/categories/index.html","excerpt":"","text":""}],"posts":[{"title":"Vivado Non-project模式使用教程","slug":"Vivado-Non-project-Mode使用教程","date":"2021-04-20T06:24:14.000Z","updated":"2021-04-22T13:19:41.638Z","comments":true,"path":"2021/04/20/Vivado-Non-project-Mode使用教程/","link":"","permalink":"https://nian96.github.io/2021/04/20/Vivado-Non-project-Mode%E4%BD%BF%E7%94%A8%E6%95%99%E7%A8%8B/","excerpt":"","text":"Vivado的Project和Non-Project模式Vivado的project模式就是我们通常使用的GUI模式，通过操作软件来实现功能。而Non-project模式则是不打开GUI，完全使用tcl控制vivado进行综合、布局、布线、生成bit文件。 Project模式使用方便，直白，会自动的帮我们完成许多的操作，可以方便初学者快速的入门。但是这种便利也带来了不少的限制，使得操作的灵活性大大下降。 Non-Project模式则是完全通过 tcl 控制命令窗口的形式，有着最大的灵活性，但是这也使得我们需要对工程的每一步都做出设置，相对Project模式更为繁杂。 启动命令在命令行中输入下述命令则可以启动 vivado 的 non-project 模式，其中的 run.tcl 文件则是控制vivado运行的文件。 注：若无法成功启动，一般是由于环境变量未设置好，需要将…\\Vivado\\2019.1\\bin以及…\\Vivado\\2019.1\\bin\\unwrapped\\win64.o添加到环境变量中。 1vivado -mode batch -source run.tcl 以下为xilinx给出的 run.tcl 示例。 12345678910111213141516171819202122232425262728293031323334353637383940414243444546474849## STEP#0: define output directory area. #set outputDir ./Tutorial_Created_Data/bft_output file mkdir $outputDir ## STEP#1: setup design sources and constraints #read_vhdl -library bftLib [ glob ./Sources/hdl/bftLib/*.vhdl ] read_vhdl ./Sources/hdl/bft.vhdl read_verilog [ glob ./Sources/hdl/*.v ] read_xdc ./Sources/bft_full_kintex7.xdc ## STEP#2: run synthesis, report utilization and timing estimates, write checkpoint design #synth_design -top bft -part xc7k70tfbg484-2 write_checkpoint -force $outputDir/post_synth report_timing_summary -file $outputDir/post_synth_timing_summary.rpt report_power -file $outputDir/post_synth_power.rpt ## STEP#3: run placement and logic optimzation, report utilization and timing estimates, write checkpoint design #opt_design place_design phys_opt_design write_checkpoint -force $outputDir/post_place report_timing_summary -file $outputDir/post_place_timing_summary.rpt # # STEP#4: run router, report actual utilization and timing, write checkpoint design, run drc, write verilog and xdc out #route_design write_checkpoint -force $outputDir/post_route report_timing_summary -file $outputDir/post_route_timing_summary.rpt report_timing -sort_by group -max_paths 100 -path_type summary -file $outputDir/post_route_timing.rpt report_clock_utilization -file $outputDir/clock_util.rpt report_utilization -file $outputDir/post_route_util.rpt report_power -file $outputDir/post_route_power.rpt report_drc -file $outputDir/post_imp_drc.rpt write_verilog -force $outputDir/bft_impl_netlist.v write_xdc -no_fixed_only -force $outputDir/bft_impl.xdc ## STEP#5: generate a bitstream #write_bitstream -force $outputDir/bft.bit Design 参考文献参考文献 [1] 中有着关于Non-Project的各个步骤的完整描述，文献 [2] 中有着vivado的所有tcl命令以及解释，在编写run.tcl时可以进行参考。 [1] Vivado Design Suite User Guide–Design Flows Overview (UG892) [2] Vivado Design Suite Tcl Command Reference Guide (UG835)","categories":[{"name":"工具使用","slug":"工具使用","permalink":"https://nian96.github.io/categories/%E5%B7%A5%E5%85%B7%E4%BD%BF%E7%94%A8/"}],"tags":[{"name":"FPGA","slug":"FPGA","permalink":"https://nian96.github.io/tags/FPGA/"},{"name":"Vivado","slug":"Vivado","permalink":"https://nian96.github.io/tags/Vivado/"}]},{"title":"eRBP算法阅读笔记","slug":"eRBP算法阅读笔记","date":"2021-04-17T12:12:13.000Z","updated":"2021-04-22T13:19:31.099Z","comments":true,"path":"2021/04/17/eRBP算法阅读笔记/","link":"","permalink":"https://nian96.github.io/2021/04/17/eRBP%E7%AE%97%E6%B3%95%E9%98%85%E8%AF%BB%E7%AC%94%E8%AE%B0/","excerpt":"","text":"一、eRBP算法简介eRBP算法为加利福尼亚大学的研究团队在2017年于论文 [1] 中提出，它是在feedback alignment算法 [2] 的基础上改进得来。该算法与传统的反向传播（BP）算法相比， 参考文献[1] Neftci Emre O., et, al. “Event-Driven Random Back-Propagation: Enabling Neuromorphic Deep Learning Machines” in Frontiers in Neuroscience, vol. 11, p.324, june, 2017. [2] Lillicrap, T. P., Cownden, D., Tweed, D. B., and Akerman, C. J. (2016). Random synaptic feedback weights support error backpropagation for deep learning. Nat. Commun. 7:13276. doi: 10.1038/ncomms13276.","categories":[{"name":"论文阅读笔记","slug":"论文阅读笔记","permalink":"https://nian96.github.io/categories/%E8%AE%BA%E6%96%87%E9%98%85%E8%AF%BB%E7%AC%94%E8%AE%B0/"}],"tags":[{"name":"SNN算法","slug":"SNN算法","permalink":"https://nian96.github.io/tags/SNN%E7%AE%97%E6%B3%95/"}]},{"title":"ZYNQ的PL与PS间的通讯","slug":"ZYNQ的PL与PS间的通讯","date":"2021-04-16T02:39:25.000Z","updated":"2021-05-01T13:28:54.080Z","comments":true,"path":"2021/04/16/ZYNQ的PL与PS间的通讯/","link":"","permalink":"https://nian96.github.io/2021/04/16/ZYNQ%E7%9A%84PL%E4%B8%8EPS%E9%97%B4%E7%9A%84%E9%80%9A%E8%AE%AF/","excerpt":"","text":"Zynq简介Zynq是Xilinx公司推出的一系列FPGA，与传统的FPGA相比，Zynq还额外集成了Arm核作为中央处理器。Zynq将Arm核称为PS（Programming System），将FPGA部分称为PL（Programmable Logic）。我们可以用C，Python等语言控制PS端完成任务，同时也可以通过verilog在PL端上进行硬件设计。Zynq的最大优势在于PS与PL端的协同工作，这就需要PS与PL端之间能够实现高效的通讯，本篇博客就是针对二者之间的通讯总线进行介绍。 我一向秉持着边做边学的理念，并不认为需要对总线协议有着深入了解后再开始在FPGA上实现这些总线，这些协议对初学者而言较为复杂，若在此花费大量时间很容易打击学习的积极性，我在初学时就遇到过这样的问题。因此**本篇博客不对总线的具体协议做出介绍，将集中在如何搭建、使用、修改这些总线来实现我们的设计目标。** 以下所有操作的基础环境为：Vivado 2019.1，ZCU102 FPGA开发板。 PL与PS间的通讯总线Zynq上支持利用AXI总线进行数据的通讯，这个总线可以分为三类：1）AXI-Lite总线；2）AXI-Full总线；3）AXI-Stream总线。但PS与PL之间的接口却只支持前两种，AXI-Stream只能在PL中实现，不能直接和PS相连，必须通过AXI-Lite或AXI4转接，本篇博客暂时只对前两种总线进行介绍。 AXI-Lite总线这是一种简单的地址映射性通讯总线。一般用在小规模的数据交换，例如只配置一次的数据，工作模式的切换。 创建Xilinx提供的AXI Lite template1）在Tools的下拉菜单中选择Create and Package New IP。 2）选择Create AXI4 Peripheral，这会引导你创建一个AXI4接口的IP。 3）在Add Interfaces中，将Interface Type选择为Lite，Interface Mode选择为Slave，Number of Registers选择为4（每个Register对应一个地址，因此Register数目对应AXI Lite的数据通道。即Registers数目为4，则可以通过AXI Lite往里面传4个32bit的数）。 4）在最终的步骤中选择Add IP to the repository，这将把创建出来的IP添加到当前工程的目录中。 5）创建并打开block design。 6）在block design中添加刚刚生成的IP（由于已经将IP添加到IP目录中了，故可以搜到，若搜不到参考附录A.1）。 7）添加Zynq核，运行 “Run Block Automation” 以及 “Run Connection Automation”。自动生成的AXI Lite template将输入的数据保存在对应的地址上，即可以从写入的地址中读出写入的数据。 8）依次 “Generate Output Products” 以及 “Create HDL Wrapper” 后综合、实现、生成bit文件。 9）推荐使用 Pynq 平台对设计进行验证，如何使用Pynq将在之后的博客中进行介绍。 示例工程的下载链接：https://pan.baidu.com/s/160vcRDdnPciYDXmzZj7_IA 提取码：qz9d 对AXI Lite template进行修改Vivado生成的AXI Lite协议Template有两个文件。如下图所示，AXI_Lite_v1_0.v是顶层文件，AXI_Lite_v1_0_S00_AXI.v是实现AXI Lite协议的主体部分。因此，我们主要关注AXI_Lite_v1_0_S00_AXI.v文件。 AXI_Lite_v1_0_S00_AXI.v中可以划分为四个部分：1）端口定义部分，2）协议握手信号控制部分，3）数据输入部分，4）数据输出部分。端口定义部分和协议握手信号控制部分我们无需改变，因此只需要关注数据输入部分以及数据输出部分。 1）数据输入部分 123456789101112131415161718192021222324252627282930313233343536373839404142434445464748495051always @( posedge S_AXI_ACLK ) begin if ( S_AXI_ARESETN == 1&#x27;b0 ) begin slv_reg0 &lt;= 0; slv_reg1 &lt;= 0; slv_reg2 &lt;= 0; slv_reg3 &lt;= 0; end else begin if (slv_reg_wren) begin case ( axi_awaddr[ADDR_LSB+OPT_MEM_ADDR_BITS:ADDR_LSB] ) 2&#x27;h0: for ( byte_index = 0; byte_index &lt;= (C_S_AXI_DATA_WIDTH/8)-1; byte_index = byte_index+1 ) if ( S_AXI_WSTRB[byte_index] == 1 ) begin // Respective byte enables are asserted as per write strobes // Slave register 0 slv_reg0[(byte_index*8) +: 8] &lt;= S_AXI_WDATA[(byte_index*8) +: 8]; end 2&#x27;h1: for ( byte_index = 0; byte_index &lt;= (C_S_AXI_DATA_WIDTH/8)-1; byte_index = byte_index+1 ) if ( S_AXI_WSTRB[byte_index] == 1 ) begin // Respective byte enables are asserted as per write strobes // Slave register 1 slv_reg1[(byte_index*8) +: 8] &lt;= S_AXI_WDATA[(byte_index*8) +: 8]; end 2&#x27;h2: for ( byte_index = 0; byte_index &lt;= (C_S_AXI_DATA_WIDTH/8)-1; byte_index = byte_index+1 ) if ( S_AXI_WSTRB[byte_index] == 1 ) begin // Respective byte enables are asserted as per write strobes // Slave register 2 slv_reg2[(byte_index*8) +: 8] &lt;= S_AXI_WDATA[(byte_index*8) +: 8]; end 2&#x27;h3: for ( byte_index = 0; byte_index &lt;= (C_S_AXI_DATA_WIDTH/8)-1; byte_index = byte_index+1 ) if ( S_AXI_WSTRB[byte_index] == 1 ) begin // Respective byte enables are asserted as per write strobes // Slave register 3 slv_reg3[(byte_index*8) +: 8] &lt;= S_AXI_WDATA[(byte_index*8) +: 8]; end default : begin slv_reg0 &lt;= slv_reg0; slv_reg1 &lt;= slv_reg1; slv_reg2 &lt;= slv_reg2; slv_reg3 &lt;= slv_reg3; end endcase end end end 我们之前设置的AXI Lite的数据位宽为32bit，通道数为4。因此此时ADDR_LSB为2，而OPT_MEM_ADDR_BITS为1，因此控制输入数据通道的信号为axi_awaddr[3:2]。若想改变通道数，例如说8通道，则需要将OPT_MEM_ADDR_BITS改为2，同时将case的数目改为8个分支。 上述代码中的slv_reg0，slv_reg1，slv_reg2，slv_reg3为得到的输入数据。可以将这四个数据拿出进行接下来的处理。 2）数据输出部分 123456789101112131415// Implement memory mapped register select and read logic generation// Slave register read enable is asserted when valid address is available// and the slave is ready to accept the read address.assign slv_reg_rden = axi_arready &amp; S_AXI_ARVALID &amp; ~axi_rvalid;always @(*) begin // Address decoding for reading registers case ( axi_araddr[ADDR_LSB+OPT_MEM_ADDR_BITS:ADDR_LSB] ) 2&#x27;h0 : reg_data_out &lt;= slv_reg0; 2&#x27;h1 : reg_data_out &lt;= slv_reg1; 2&#x27;h2 : reg_data_out &lt;= slv_reg2; 2&#x27;h3 : reg_data_out &lt;= slv_reg3; default : reg_data_out &lt;= 0; endcase end 上述代码将slv_reg0，slv_reg1，slv_reg2，slv_reg3的数据保存到reg_data_out中，进而传回PS端。 通过更改slv_reg0，slv_reg1，slv_reg2，slv_reg3等数据，进而改变从PL端传到PS端的数据。 AXI-Full总线这是一种面向高性能地址映射通讯的需求，是面向地址映射的接口。一般用在大规模的数据交换，例如传输需要PL处理的视频或图像数据，以及处理后的结果。","categories":[{"name":"FPGA开发","slug":"FPGA开发","permalink":"https://nian96.github.io/categories/FPGA%E5%BC%80%E5%8F%91/"}],"tags":[{"name":"Zynq","slug":"Zynq","permalink":"https://nian96.github.io/tags/Zynq/"},{"name":"AXI协议","slug":"AXI协议","permalink":"https://nian96.github.io/tags/AXI%E5%8D%8F%E8%AE%AE/"},{"name":"FPGA","slug":"FPGA","permalink":"https://nian96.github.io/tags/FPGA/"}]},{"title":"VCS—Verdi联合仿真","slug":"VCS—Verdi联合仿真","date":"2021-04-07T11:34:32.000Z","updated":"2021-04-22T13:19:37.368Z","comments":true,"path":"2021/04/07/VCS—Verdi联合仿真/","link":"","permalink":"https://nian96.github.io/2021/04/07/VCS%E2%80%94Verdi%E8%81%94%E5%90%88%E4%BB%BF%E7%9C%9F/","excerpt":"","text":"一、VCS与Verdi简介VCS的全称为Verilog Complie Simulator，是Synopsys公司的电路仿真工具，可用来对电路进行编译与仿真，仿真得到的fsdb文件可被Verdi打开，用于查看仿真得到的波形文件。 VCS-Verdi联合仿真的优势主要有两点。首先是VCS编译以及仿真电路的速度要远远快于Modelsim等仿真工具，在进行后仿真时可以节省大量时间。其次是VCS仿真得到的fsdb中可以包括电路中所有信号的变化，这样就可以避免在Modelsim中常遇到的重复抓取信号仿真的情况。 总体使用过程中需要用到的命令如下 123make com #编译make sim #仿真make verdi #打开verdi 二、VCS的使用流程 VCS的工作流程如图1所示。 准备好需要的设计源码以及testbench，此处建议将二者分开存在两个文件夹中（我将设计源码存在src，将testbench存在tb文件夹中）。同时在testbench中添加如下语句。如下语句将设计中所有的信号变化情况保存在simv.fsdb里。注意simv.fsdb的名字需要与附录A中Makefile内部的变量 output 一致。 1234567891011121314module AAAtb_top(); top uut(in, out);`ifdef DUMP_FSDB initial begin $fsdbDumpfile(&quot;simv.fsdb&quot;); $fsdbDumpvars(0,AAAtb_top); $fsdbDumpon; $fsdbDumpMDA(); end`endifendmodule 准备好VCS的makefile文件，同时给在filelist.f中将设计源码以及testbench给添加进去。注意makefile与filelist.f需要放在同一个文件夹下，filelist.f中插入文件的地址可以是绝对地址也可以是相对地址（相对的是makefile所在的地址）。makefile与 filelist.f 的示例参加附件A和B。 采用VCS进行编译，对应的命令为make com（事实上这个命令取决于你makefile的书写），建议生成log文件便于进行debug。 采用VCS进行仿真，对应的命令为make sim（事实上这个命令取决于你makefile的书写），建议生成log文件便于进行debug。 仿真完成后会生成一个.fsdb的文件，该文件将交由Verdi进行查看 三、Verdi的使用Verdi的使用较为简单，采用make verdi的命令即可打开Verdi文件进行仿真，以下对Verdi中的一些常用的快捷键讲解。 g get, 添加需要参考的信号到waveform窗口（注意需要先选中waveform窗口！）； n next, 查找选定信号的下一个跳变点； c color, 调整选定信号的波形显示颜色，线的粗细与类型，Debug过程中非常有用； f full, 显示所有波形 鼠标中键按住 拖动信号，调整信号位置 四、生成VCD文件集成电路的功耗分为静态功耗与动态功耗。动态功耗与电路中逻辑门的翻转率有着很大的关系，使用DC或者PT进行功耗分析时，默认的情况下是根据一个预估的翻转率进行分析的。这个值与真实的情况肯定有着差别，而VCD文件就可以解决这个问题。VCD文件是将仿真过程中电路内部每个信号的翻转情况保存下来，PT可以根据VCD文件做出更加精准的动态功耗分析。 VCD文件的生成也是依靠VCS进行的。通过在testbench中添加下述语句，即可生成VCD文件。其中top_pad为顶层文件名，train_done.vcd是生成的VCD文件。 1234567891011121314module AAAtb_top(); top uut(in, out); `ifdef DUMP_FSDB initial begin $display(&quot;Begin dump vcd file!&quot;); $dumpfile(&quot;train_done.vcd&quot;); $dumpvars(0, top); $dumpon; end`endif endmodule 附录A. Makefile与filelist.f示例文件Makefile 的文件内容如下 12345678910111213141516171819202122232425262728293031323334353637383940414243.PHONY: com sim verdi clean#export LD_LIBRARY_PATH=/software/synopsys/verdi/share/PLI/VCS/LINUX64OUTPUT = simv #输出文件名#compile command VCS =vcs +v2k -timescale=1ns/1ps \\ -debug_all \\ +define+DUMP_FSDB \\#添加定义DUMP_FSDB -LDFLAGS \\ -rdynamic \\ -P /software/synopsys/verdi/share/PLI/VCS/LINUXAMD64/novas.tab \\ /software/synopsys/verdi/share/PLI/VCS/LINUXAMD64/pli.a \\ -full64 \\ -f file_list.f \\#需要仿真的所有文件 -o $&#123;OUTPUT&#125; \\ +maxdelays \\#指定后仿真中sdf使用的延时corner，缺省为typical +neg_tchk \\#允许存在负数的时序约束 -l compile.log #保存log为compile.logVERDI=verdi -f file_list.f \\ -ssf $(OUTPUT).fsdb \\ -nologo \\ -l v.log #start compilecom: $(VCS)#simsim: ./simv -l sim.log #run verdiverdi: $(VERDI) &amp; #cleanclean: rm -rf ./verdiLog ./dff ./csrc *.daidir *log *.vpd *.vdb simv* *.key *race.out* *.rc *.fsdb *.vpd *.log *.conf *.dat *.conf uart B. filelist.f 的文件内容如下1234567891011-timescale=1ns/1ps//Macro define//+define+INC_COUNTER//Source file./src/top_pad_sta.v//Testbench./src/tb_top_final_train.v","categories":[{"name":"工具使用","slug":"工具使用","permalink":"https://nian96.github.io/categories/%E5%B7%A5%E5%85%B7%E4%BD%BF%E7%94%A8/"}],"tags":[{"name":"VCS","slug":"VCS","permalink":"https://nian96.github.io/tags/VCS/"},{"name":"Synopsys","slug":"Synopsys","permalink":"https://nian96.github.io/tags/Synopsys/"},{"name":"Verdi","slug":"Verdi","permalink":"https://nian96.github.io/tags/Verdi/"}]}],"categories":[{"name":"工具使用","slug":"工具使用","permalink":"https://nian96.github.io/categories/%E5%B7%A5%E5%85%B7%E4%BD%BF%E7%94%A8/"},{"name":"论文阅读笔记","slug":"论文阅读笔记","permalink":"https://nian96.github.io/categories/%E8%AE%BA%E6%96%87%E9%98%85%E8%AF%BB%E7%AC%94%E8%AE%B0/"},{"name":"FPGA开发","slug":"FPGA开发","permalink":"https://nian96.github.io/categories/FPGA%E5%BC%80%E5%8F%91/"}],"tags":[{"name":"FPGA","slug":"FPGA","permalink":"https://nian96.github.io/tags/FPGA/"},{"name":"Vivado","slug":"Vivado","permalink":"https://nian96.github.io/tags/Vivado/"},{"name":"SNN算法","slug":"SNN算法","permalink":"https://nian96.github.io/tags/SNN%E7%AE%97%E6%B3%95/"},{"name":"Zynq","slug":"Zynq","permalink":"https://nian96.github.io/tags/Zynq/"},{"name":"AXI协议","slug":"AXI协议","permalink":"https://nian96.github.io/tags/AXI%E5%8D%8F%E8%AE%AE/"},{"name":"VCS","slug":"VCS","permalink":"https://nian96.github.io/tags/VCS/"},{"name":"Synopsys","slug":"Synopsys","permalink":"https://nian96.github.io/tags/Synopsys/"},{"name":"Verdi","slug":"Verdi","permalink":"https://nian96.github.io/tags/Verdi/"}]}