TimeQuest Timing Analyzer report for radioberry
Sat Nov 05 12:28:34 2016
Quartus II 64-Bit Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'ad9866_clk'
 12. Slow 1200mV 85C Model Setup: 'spi_sck'
 13. Slow 1200mV 85C Model Setup: 'clk_10mhz'
 14. Slow 1200mV 85C Model Setup: 'spi_slave:spi_slave_rx_inst|done'
 15. Slow 1200mV 85C Model Hold: 'spi_sck'
 16. Slow 1200mV 85C Model Hold: 'ad9866_clk'
 17. Slow 1200mV 85C Model Hold: 'spi_slave:spi_slave_rx_inst|done'
 18. Slow 1200mV 85C Model Hold: 'clk_10mhz'
 19. Slow 1200mV 85C Model Recovery: 'spi_sck'
 20. Slow 1200mV 85C Model Recovery: 'clk_10mhz'
 21. Slow 1200mV 85C Model Recovery: 'ad9866_clk'
 22. Slow 1200mV 85C Model Removal: 'ad9866_clk'
 23. Slow 1200mV 85C Model Removal: 'spi_sck'
 24. Slow 1200mV 85C Model Removal: 'clk_10mhz'
 25. Slow 1200mV 85C Model Minimum Pulse Width: 'ad9866_clk'
 26. Slow 1200mV 85C Model Minimum Pulse Width: 'spi_slave:spi_slave_rx_inst|done'
 27. Slow 1200mV 85C Model Minimum Pulse Width: 'spi_sck'
 28. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_10mhz'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Propagation Delay
 34. Minimum Propagation Delay
 35. MTBF Summary
 36. Synchronizer Summary
 37. Synchronizer Chain #1: Worst-Case MTBF is Not Calculated
 38. Synchronizer Chain #2: Worst-Case MTBF is Not Calculated
 39. Synchronizer Chain #3: Worst-Case MTBF is Not Calculated
 40. Synchronizer Chain #4: Worst-Case MTBF is Not Calculated
 41. Synchronizer Chain #5: Worst-Case MTBF is Not Calculated
 42. Synchronizer Chain #6: Worst-Case MTBF is Not Calculated
 43. Synchronizer Chain #7: Worst-Case MTBF is Not Calculated
 44. Synchronizer Chain #8: Worst-Case MTBF is Not Calculated
 45. Synchronizer Chain #9: Worst-Case MTBF is Not Calculated
 46. Synchronizer Chain #10: Worst-Case MTBF is Not Calculated
 47. Synchronizer Chain #11: Worst-Case MTBF is Not Calculated
 48. Synchronizer Chain #12: Worst-Case MTBF is Not Calculated
 49. Synchronizer Chain #13: Worst-Case MTBF is Not Calculated
 50. Synchronizer Chain #14: Worst-Case MTBF is Not Calculated
 51. Synchronizer Chain #15: Worst-Case MTBF is Not Calculated
 52. Synchronizer Chain #16: Worst-Case MTBF is Not Calculated
 53. Synchronizer Chain #17: Worst-Case MTBF is Not Calculated
 54. Synchronizer Chain #18: Worst-Case MTBF is Not Calculated
 55. Synchronizer Chain #19: Worst-Case MTBF is Not Calculated
 56. Synchronizer Chain #20: Worst-Case MTBF is Not Calculated
 57. Synchronizer Chain #21: Worst-Case MTBF is Not Calculated
 58. Synchronizer Chain #22: Worst-Case MTBF is Not Calculated
 59. Synchronizer Chain #23: Worst-Case MTBF is Not Calculated
 60. Synchronizer Chain #24: Worst-Case MTBF is Not Calculated
 61. Slow 1200mV 0C Model Fmax Summary
 62. Slow 1200mV 0C Model Setup Summary
 63. Slow 1200mV 0C Model Hold Summary
 64. Slow 1200mV 0C Model Recovery Summary
 65. Slow 1200mV 0C Model Removal Summary
 66. Slow 1200mV 0C Model Minimum Pulse Width Summary
 67. Slow 1200mV 0C Model Setup: 'ad9866_clk'
 68. Slow 1200mV 0C Model Setup: 'spi_sck'
 69. Slow 1200mV 0C Model Setup: 'clk_10mhz'
 70. Slow 1200mV 0C Model Setup: 'spi_slave:spi_slave_rx_inst|done'
 71. Slow 1200mV 0C Model Hold: 'spi_sck'
 72. Slow 1200mV 0C Model Hold: 'ad9866_clk'
 73. Slow 1200mV 0C Model Hold: 'clk_10mhz'
 74. Slow 1200mV 0C Model Hold: 'spi_slave:spi_slave_rx_inst|done'
 75. Slow 1200mV 0C Model Recovery: 'spi_sck'
 76. Slow 1200mV 0C Model Recovery: 'clk_10mhz'
 77. Slow 1200mV 0C Model Recovery: 'ad9866_clk'
 78. Slow 1200mV 0C Model Removal: 'ad9866_clk'
 79. Slow 1200mV 0C Model Removal: 'spi_sck'
 80. Slow 1200mV 0C Model Removal: 'clk_10mhz'
 81. Slow 1200mV 0C Model Minimum Pulse Width: 'ad9866_clk'
 82. Slow 1200mV 0C Model Minimum Pulse Width: 'spi_slave:spi_slave_rx_inst|done'
 83. Slow 1200mV 0C Model Minimum Pulse Width: 'spi_sck'
 84. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_10mhz'
 85. Setup Times
 86. Hold Times
 87. Clock to Output Times
 88. Minimum Clock to Output Times
 89. Propagation Delay
 90. Minimum Propagation Delay
 91. MTBF Summary
 92. Synchronizer Summary
 93. Synchronizer Chain #1: Worst-Case MTBF is Not Calculated
 94. Synchronizer Chain #2: Worst-Case MTBF is Not Calculated
 95. Synchronizer Chain #3: Worst-Case MTBF is Not Calculated
 96. Synchronizer Chain #4: Worst-Case MTBF is Not Calculated
 97. Synchronizer Chain #5: Worst-Case MTBF is Not Calculated
 98. Synchronizer Chain #6: Worst-Case MTBF is Not Calculated
 99. Synchronizer Chain #7: Worst-Case MTBF is Not Calculated
100. Synchronizer Chain #8: Worst-Case MTBF is Not Calculated
101. Synchronizer Chain #9: Worst-Case MTBF is Not Calculated
102. Synchronizer Chain #10: Worst-Case MTBF is Not Calculated
103. Synchronizer Chain #11: Worst-Case MTBF is Not Calculated
104. Synchronizer Chain #12: Worst-Case MTBF is Not Calculated
105. Synchronizer Chain #13: Worst-Case MTBF is Not Calculated
106. Synchronizer Chain #14: Worst-Case MTBF is Not Calculated
107. Synchronizer Chain #15: Worst-Case MTBF is Not Calculated
108. Synchronizer Chain #16: Worst-Case MTBF is Not Calculated
109. Synchronizer Chain #17: Worst-Case MTBF is Not Calculated
110. Synchronizer Chain #18: Worst-Case MTBF is Not Calculated
111. Synchronizer Chain #19: Worst-Case MTBF is Not Calculated
112. Synchronizer Chain #20: Worst-Case MTBF is Not Calculated
113. Synchronizer Chain #21: Worst-Case MTBF is Not Calculated
114. Synchronizer Chain #22: Worst-Case MTBF is Not Calculated
115. Synchronizer Chain #23: Worst-Case MTBF is Not Calculated
116. Synchronizer Chain #24: Worst-Case MTBF is Not Calculated
117. Fast 1200mV 0C Model Setup Summary
118. Fast 1200mV 0C Model Hold Summary
119. Fast 1200mV 0C Model Recovery Summary
120. Fast 1200mV 0C Model Removal Summary
121. Fast 1200mV 0C Model Minimum Pulse Width Summary
122. Fast 1200mV 0C Model Setup: 'ad9866_clk'
123. Fast 1200mV 0C Model Setup: 'clk_10mhz'
124. Fast 1200mV 0C Model Setup: 'spi_sck'
125. Fast 1200mV 0C Model Setup: 'spi_slave:spi_slave_rx_inst|done'
126. Fast 1200mV 0C Model Hold: 'spi_sck'
127. Fast 1200mV 0C Model Hold: 'spi_slave:spi_slave_rx_inst|done'
128. Fast 1200mV 0C Model Hold: 'ad9866_clk'
129. Fast 1200mV 0C Model Hold: 'clk_10mhz'
130. Fast 1200mV 0C Model Recovery: 'spi_sck'
131. Fast 1200mV 0C Model Recovery: 'clk_10mhz'
132. Fast 1200mV 0C Model Recovery: 'ad9866_clk'
133. Fast 1200mV 0C Model Removal: 'ad9866_clk'
134. Fast 1200mV 0C Model Removal: 'spi_sck'
135. Fast 1200mV 0C Model Removal: 'clk_10mhz'
136. Fast 1200mV 0C Model Minimum Pulse Width: 'ad9866_clk'
137. Fast 1200mV 0C Model Minimum Pulse Width: 'spi_sck'
138. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_10mhz'
139. Fast 1200mV 0C Model Minimum Pulse Width: 'spi_slave:spi_slave_rx_inst|done'
140. Setup Times
141. Hold Times
142. Clock to Output Times
143. Minimum Clock to Output Times
144. Propagation Delay
145. Minimum Propagation Delay
146. MTBF Summary
147. Synchronizer Summary
148. Synchronizer Chain #1: Worst-Case MTBF is Not Calculated
149. Synchronizer Chain #2: Worst-Case MTBF is Not Calculated
150. Synchronizer Chain #3: Worst-Case MTBF is Not Calculated
151. Synchronizer Chain #4: Worst-Case MTBF is Not Calculated
152. Synchronizer Chain #5: Worst-Case MTBF is Not Calculated
153. Synchronizer Chain #6: Worst-Case MTBF is Not Calculated
154. Synchronizer Chain #7: Worst-Case MTBF is Not Calculated
155. Synchronizer Chain #8: Worst-Case MTBF is Not Calculated
156. Synchronizer Chain #9: Worst-Case MTBF is Not Calculated
157. Synchronizer Chain #10: Worst-Case MTBF is Not Calculated
158. Synchronizer Chain #11: Worst-Case MTBF is Not Calculated
159. Synchronizer Chain #12: Worst-Case MTBF is Not Calculated
160. Synchronizer Chain #13: Worst-Case MTBF is Not Calculated
161. Synchronizer Chain #14: Worst-Case MTBF is Not Calculated
162. Synchronizer Chain #15: Worst-Case MTBF is Not Calculated
163. Synchronizer Chain #16: Worst-Case MTBF is Not Calculated
164. Synchronizer Chain #17: Worst-Case MTBF is Not Calculated
165. Synchronizer Chain #18: Worst-Case MTBF is Not Calculated
166. Synchronizer Chain #19: Worst-Case MTBF is Not Calculated
167. Synchronizer Chain #20: Worst-Case MTBF is Not Calculated
168. Synchronizer Chain #21: Worst-Case MTBF is Not Calculated
169. Synchronizer Chain #22: Worst-Case MTBF is Not Calculated
170. Synchronizer Chain #23: Worst-Case MTBF is Not Calculated
171. Synchronizer Chain #24: Worst-Case MTBF is Not Calculated
172. Multicorner Timing Analysis Summary
173. Setup Times
174. Hold Times
175. Clock to Output Times
176. Minimum Clock to Output Times
177. Progagation Delay
178. Minimum Progagation Delay
179. Board Trace Model Assignments
180. Input Transition Times
181. Slow Corner Signal Integrity Metrics
182. Fast Corner Signal Integrity Metrics
183. Setup Transfers
184. Hold Transfers
185. Recovery Transfers
186. Removal Transfers
187. Report TCCS
188. Report RSKM
189. Unconstrained Paths
190. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; radioberry                                                      ;
; Device Family      ; Cyclone III                                                     ;
; Device Name        ; EP3C25E144C8                                                    ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Enabled                                                         ;
+--------------------+-----------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 2.78        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ;  26.7%      ;
;     5-8 processors         ;   0.0%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                             ;
+----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------+
; Clock Name                       ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                              ;
+----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------+
; ad9866_clk                       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ad9866_clk }                       ;
; clk_10mhz                        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_10mhz }                        ;
; spi_sck                          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { spi_sck }                          ;
; spi_slave:spi_slave_rx_inst|done ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { spi_slave:spi_slave_rx_inst|done } ;
+----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 126.71 MHz ; 126.71 MHz      ; ad9866_clk ;      ;
; 159.8 MHz  ; 159.8 MHz       ; spi_sck    ;      ;
; 218.77 MHz ; 218.77 MHz      ; clk_10mhz  ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                        ;
+----------------------------------+---------+---------------+
; Clock                            ; Slack   ; End Point TNS ;
+----------------------------------+---------+---------------+
; ad9866_clk                       ; -13.748 ; -25407.437    ;
; spi_sck                          ; -4.886  ; -564.833      ;
; clk_10mhz                        ; -4.851  ; -235.871      ;
; spi_slave:spi_slave_rx_inst|done ; -0.693  ; -37.087       ;
+----------------------------------+---------+---------------+


+-----------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                        ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; spi_sck                          ; -0.244 ; -10.690       ;
; ad9866_clk                       ; 0.062  ; 0.000         ;
; spi_slave:spi_slave_rx_inst|done ; 0.362  ; 0.000         ;
; clk_10mhz                        ; 0.455  ; 0.000         ;
+----------------------------------+--------+---------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+------------+--------+------------------+
; Clock      ; Slack  ; End Point TNS    ;
+------------+--------+------------------+
; spi_sck    ; -3.777 ; -870.400         ;
; clk_10mhz  ; -3.668 ; -104.965         ;
; ad9866_clk ; -3.142 ; -386.632         ;
+------------+--------+------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+------------+-------+------------------+
; Clock      ; Slack ; End Point TNS    ;
+------------+-------+------------------+
; ad9866_clk ; 2.677 ; 0.000            ;
; spi_sck    ; 2.819 ; 0.000            ;
; clk_10mhz  ; 3.526 ; 0.000            ;
+------------+-------+------------------+


+-----------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary         ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; ad9866_clk                       ; -4.000 ; -13110.083    ;
; spi_slave:spi_slave_rx_inst|done ; -4.000 ; -325.889      ;
; spi_sck                          ; -3.201 ; -578.206      ;
; clk_10mhz                        ; -3.000 ; -127.908      ;
+----------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ad9866_clk'                                                                                                                            ;
+---------+------------+-----------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack   ; From Node  ; To Node                                             ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------+-----------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -13.748 ; rxfreq[18] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.189     ; 14.550     ;
; -13.748 ; rxfreq[19] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.189     ; 14.550     ;
; -13.748 ; rxfreq[20] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.189     ; 14.550     ;
; -13.748 ; rxfreq[21] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.189     ; 14.550     ;
; -13.748 ; rxfreq[22] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.189     ; 14.550     ;
; -13.748 ; rxfreq[23] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.189     ; 14.550     ;
; -13.748 ; rxfreq[24] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.189     ; 14.550     ;
; -13.748 ; rxfreq[25] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.189     ; 14.550     ;
; -13.748 ; rxfreq[26] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.189     ; 14.550     ;
; -13.748 ; rxfreq[27] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.189     ; 14.550     ;
; -13.748 ; rxfreq[28] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.189     ; 14.550     ;
; -13.748 ; rxfreq[29] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.189     ; 14.550     ;
; -13.748 ; rxfreq[30] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.189     ; 14.550     ;
; -13.748 ; rxfreq[31] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.189     ; 14.550     ;
; -13.711 ; rxfreq[18] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.189     ; 14.513     ;
; -13.711 ; rxfreq[19] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.189     ; 14.513     ;
; -13.711 ; rxfreq[20] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.189     ; 14.513     ;
; -13.711 ; rxfreq[21] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.189     ; 14.513     ;
; -13.711 ; rxfreq[22] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.189     ; 14.513     ;
; -13.711 ; rxfreq[23] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.189     ; 14.513     ;
; -13.711 ; rxfreq[24] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.189     ; 14.513     ;
; -13.711 ; rxfreq[25] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.189     ; 14.513     ;
; -13.711 ; rxfreq[26] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.189     ; 14.513     ;
; -13.711 ; rxfreq[27] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.189     ; 14.513     ;
; -13.711 ; rxfreq[28] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.189     ; 14.513     ;
; -13.711 ; rxfreq[29] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.189     ; 14.513     ;
; -13.711 ; rxfreq[30] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.189     ; 14.513     ;
; -13.711 ; rxfreq[31] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.189     ; 14.513     ;
; -13.701 ; rxfreq[0]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.190     ; 14.502     ;
; -13.701 ; rxfreq[1]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.190     ; 14.502     ;
; -13.701 ; rxfreq[2]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.190     ; 14.502     ;
; -13.701 ; rxfreq[3]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.190     ; 14.502     ;
; -13.701 ; rxfreq[4]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.190     ; 14.502     ;
; -13.701 ; rxfreq[5]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.190     ; 14.502     ;
; -13.701 ; rxfreq[6]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.190     ; 14.502     ;
; -13.701 ; rxfreq[7]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.190     ; 14.502     ;
; -13.701 ; rxfreq[8]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.190     ; 14.502     ;
; -13.701 ; rxfreq[9]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.190     ; 14.502     ;
; -13.701 ; rxfreq[10] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.190     ; 14.502     ;
; -13.701 ; rxfreq[11] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.190     ; 14.502     ;
; -13.701 ; rxfreq[12] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.190     ; 14.502     ;
; -13.701 ; rxfreq[13] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.190     ; 14.502     ;
; -13.701 ; rxfreq[14] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.190     ; 14.502     ;
; -13.701 ; rxfreq[15] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.190     ; 14.502     ;
; -13.701 ; rxfreq[16] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.190     ; 14.502     ;
; -13.701 ; rxfreq[17] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.190     ; 14.502     ;
; -13.664 ; rxfreq[0]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.190     ; 14.465     ;
; -13.664 ; rxfreq[1]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.190     ; 14.465     ;
; -13.664 ; rxfreq[2]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.190     ; 14.465     ;
; -13.664 ; rxfreq[3]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.190     ; 14.465     ;
; -13.664 ; rxfreq[4]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.190     ; 14.465     ;
; -13.664 ; rxfreq[5]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.190     ; 14.465     ;
; -13.664 ; rxfreq[6]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.190     ; 14.465     ;
; -13.664 ; rxfreq[7]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.190     ; 14.465     ;
; -13.664 ; rxfreq[8]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.190     ; 14.465     ;
; -13.664 ; rxfreq[9]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.190     ; 14.465     ;
; -13.664 ; rxfreq[10] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.190     ; 14.465     ;
; -13.664 ; rxfreq[11] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.190     ; 14.465     ;
; -13.664 ; rxfreq[12] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.190     ; 14.465     ;
; -13.664 ; rxfreq[13] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.190     ; 14.465     ;
; -13.664 ; rxfreq[14] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.190     ; 14.465     ;
; -13.664 ; rxfreq[15] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.190     ; 14.465     ;
; -13.664 ; rxfreq[16] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.190     ; 14.465     ;
; -13.664 ; rxfreq[17] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.190     ; 14.465     ;
; -13.407 ; rxfreq[18] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.189     ; 14.209     ;
; -13.407 ; rxfreq[19] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.189     ; 14.209     ;
; -13.407 ; rxfreq[20] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.189     ; 14.209     ;
; -13.407 ; rxfreq[21] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.189     ; 14.209     ;
; -13.407 ; rxfreq[22] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.189     ; 14.209     ;
; -13.407 ; rxfreq[23] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.189     ; 14.209     ;
; -13.407 ; rxfreq[24] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.189     ; 14.209     ;
; -13.407 ; rxfreq[25] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.189     ; 14.209     ;
; -13.407 ; rxfreq[26] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.189     ; 14.209     ;
; -13.407 ; rxfreq[27] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.189     ; 14.209     ;
; -13.407 ; rxfreq[28] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.189     ; 14.209     ;
; -13.407 ; rxfreq[29] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.189     ; 14.209     ;
; -13.407 ; rxfreq[30] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.189     ; 14.209     ;
; -13.407 ; rxfreq[31] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.189     ; 14.209     ;
; -13.380 ; rxfreq[18] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.189     ; 14.182     ;
; -13.380 ; rxfreq[19] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.189     ; 14.182     ;
; -13.380 ; rxfreq[20] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.189     ; 14.182     ;
; -13.380 ; rxfreq[21] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.189     ; 14.182     ;
; -13.380 ; rxfreq[22] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.189     ; 14.182     ;
; -13.380 ; rxfreq[23] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.189     ; 14.182     ;
; -13.380 ; rxfreq[24] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.189     ; 14.182     ;
; -13.380 ; rxfreq[25] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.189     ; 14.182     ;
; -13.380 ; rxfreq[26] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.189     ; 14.182     ;
; -13.380 ; rxfreq[27] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.189     ; 14.182     ;
; -13.380 ; rxfreq[28] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.189     ; 14.182     ;
; -13.380 ; rxfreq[29] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.189     ; 14.182     ;
; -13.380 ; rxfreq[30] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.189     ; 14.182     ;
; -13.380 ; rxfreq[31] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.189     ; 14.182     ;
; -13.360 ; rxfreq[0]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.190     ; 14.161     ;
; -13.360 ; rxfreq[1]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.190     ; 14.161     ;
; -13.360 ; rxfreq[2]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.190     ; 14.161     ;
; -13.360 ; rxfreq[3]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.190     ; 14.161     ;
; -13.360 ; rxfreq[4]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.190     ; 14.161     ;
; -13.360 ; rxfreq[5]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.190     ; 14.161     ;
; -13.360 ; rxfreq[6]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.190     ; 14.161     ;
; -13.360 ; rxfreq[7]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.190     ; 14.161     ;
+---------+------------+-----------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'spi_sck'                                                                                                                   ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.886 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[41] ; spi_sck      ; spi_sck     ; 1.000        ; 0.430      ; 6.337      ;
; -4.886 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[40] ; spi_sck      ; spi_sck     ; 1.000        ; 0.430      ; 6.337      ;
; -4.845 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[41] ; spi_sck      ; spi_sck     ; 1.000        ; 0.430      ; 6.296      ;
; -4.845 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[40] ; spi_sck      ; spi_sck     ; 1.000        ; 0.430      ; 6.296      ;
; -4.783 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[21] ; spi_sck      ; spi_sck     ; 1.000        ; -0.247     ; 5.557      ;
; -4.742 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[21] ; spi_sck      ; spi_sck     ; 1.000        ; -0.247     ; 5.516      ;
; -4.724 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[41] ; spi_sck      ; spi_sck     ; 1.000        ; 0.430      ; 6.175      ;
; -4.724 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[40] ; spi_sck      ; spi_sck     ; 1.000        ; 0.430      ; 6.175      ;
; -4.666 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[7]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.053     ; 5.634      ;
; -4.666 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[6]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.053     ; 5.634      ;
; -4.666 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[5]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.053     ; 5.634      ;
; -4.666 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[4]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.053     ; 5.634      ;
; -4.666 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[3]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.053     ; 5.634      ;
; -4.666 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[2]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.053     ; 5.634      ;
; -4.666 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[1]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.053     ; 5.634      ;
; -4.666 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[0]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.053     ; 5.634      ;
; -4.627 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[27] ; spi_sck      ; spi_sck     ; 1.000        ; -0.053     ; 5.595      ;
; -4.627 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[26] ; spi_sck      ; spi_sck     ; 1.000        ; -0.053     ; 5.595      ;
; -4.627 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[23] ; spi_sck      ; spi_sck     ; 1.000        ; -0.053     ; 5.595      ;
; -4.625 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[7]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.053     ; 5.593      ;
; -4.625 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[6]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.053     ; 5.593      ;
; -4.625 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[5]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.053     ; 5.593      ;
; -4.625 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[4]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.053     ; 5.593      ;
; -4.625 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[3]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.053     ; 5.593      ;
; -4.625 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[2]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.053     ; 5.593      ;
; -4.625 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[1]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.053     ; 5.593      ;
; -4.625 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[0]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.053     ; 5.593      ;
; -4.621 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[21] ; spi_sck      ; spi_sck     ; 1.000        ; -0.247     ; 5.395      ;
; -4.604 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[17] ; spi_sck      ; spi_sck     ; 1.000        ; -0.014     ; 5.611      ;
; -4.604 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[16] ; spi_sck      ; spi_sck     ; 1.000        ; -0.014     ; 5.611      ;
; -4.604 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[15] ; spi_sck      ; spi_sck     ; 1.000        ; -0.014     ; 5.611      ;
; -4.604 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[14] ; spi_sck      ; spi_sck     ; 1.000        ; -0.014     ; 5.611      ;
; -4.604 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[13] ; spi_sck      ; spi_sck     ; 1.000        ; -0.014     ; 5.611      ;
; -4.604 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[12] ; spi_sck      ; spi_sck     ; 1.000        ; -0.014     ; 5.611      ;
; -4.604 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[11] ; spi_sck      ; spi_sck     ; 1.000        ; -0.014     ; 5.611      ;
; -4.604 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[10] ; spi_sck      ; spi_sck     ; 1.000        ; -0.014     ; 5.611      ;
; -4.604 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[9]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.014     ; 5.611      ;
; -4.604 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[8]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.014     ; 5.611      ;
; -4.586 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[27] ; spi_sck      ; spi_sck     ; 1.000        ; -0.053     ; 5.554      ;
; -4.586 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[26] ; spi_sck      ; spi_sck     ; 1.000        ; -0.053     ; 5.554      ;
; -4.586 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[23] ; spi_sck      ; spi_sck     ; 1.000        ; -0.053     ; 5.554      ;
; -4.563 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[17] ; spi_sck      ; spi_sck     ; 1.000        ; -0.014     ; 5.570      ;
; -4.563 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[16] ; spi_sck      ; spi_sck     ; 1.000        ; -0.014     ; 5.570      ;
; -4.563 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[15] ; spi_sck      ; spi_sck     ; 1.000        ; -0.014     ; 5.570      ;
; -4.563 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[14] ; spi_sck      ; spi_sck     ; 1.000        ; -0.014     ; 5.570      ;
; -4.563 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[13] ; spi_sck      ; spi_sck     ; 1.000        ; -0.014     ; 5.570      ;
; -4.563 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[12] ; spi_sck      ; spi_sck     ; 1.000        ; -0.014     ; 5.570      ;
; -4.563 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[11] ; spi_sck      ; spi_sck     ; 1.000        ; -0.014     ; 5.570      ;
; -4.563 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[10] ; spi_sck      ; spi_sck     ; 1.000        ; -0.014     ; 5.570      ;
; -4.563 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[9]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.014     ; 5.570      ;
; -4.563 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[8]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.014     ; 5.570      ;
; -4.541 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[34] ; spi_sck      ; spi_sck     ; 1.000        ; 0.061      ; 5.623      ;
; -4.504 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[7]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.053     ; 5.472      ;
; -4.504 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[6]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.053     ; 5.472      ;
; -4.504 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[5]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.053     ; 5.472      ;
; -4.504 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[4]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.053     ; 5.472      ;
; -4.504 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[3]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.053     ; 5.472      ;
; -4.504 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[2]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.053     ; 5.472      ;
; -4.504 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[1]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.053     ; 5.472      ;
; -4.504 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[0]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.053     ; 5.472      ;
; -4.500 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[34] ; spi_sck      ; spi_sck     ; 1.000        ; 0.061      ; 5.582      ;
; -4.484 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[41] ; spi_sck      ; spi_sck     ; 1.000        ; 0.430      ; 5.935      ;
; -4.484 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[40] ; spi_sck      ; spi_sck     ; 1.000        ; 0.430      ; 5.935      ;
; -4.482 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[25] ; spi_sck      ; spi_sck     ; 1.000        ; -0.239     ; 5.264      ;
; -4.482 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[20] ; spi_sck      ; spi_sck     ; 1.000        ; -0.239     ; 5.264      ;
; -4.465 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[27] ; spi_sck      ; spi_sck     ; 1.000        ; -0.053     ; 5.433      ;
; -4.465 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[26] ; spi_sck      ; spi_sck     ; 1.000        ; -0.053     ; 5.433      ;
; -4.465 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[23] ; spi_sck      ; spi_sck     ; 1.000        ; -0.053     ; 5.433      ;
; -4.450 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[25] ; spi_sck      ; spi_sck     ; 1.000        ; -0.239     ; 5.232      ;
; -4.450 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[20] ; spi_sck      ; spi_sck     ; 1.000        ; -0.239     ; 5.232      ;
; -4.442 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[17] ; spi_sck      ; spi_sck     ; 1.000        ; -0.014     ; 5.449      ;
; -4.442 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[16] ; spi_sck      ; spi_sck     ; 1.000        ; -0.014     ; 5.449      ;
; -4.442 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[15] ; spi_sck      ; spi_sck     ; 1.000        ; -0.014     ; 5.449      ;
; -4.442 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[14] ; spi_sck      ; spi_sck     ; 1.000        ; -0.014     ; 5.449      ;
; -4.442 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[13] ; spi_sck      ; spi_sck     ; 1.000        ; -0.014     ; 5.449      ;
; -4.442 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[12] ; spi_sck      ; spi_sck     ; 1.000        ; -0.014     ; 5.449      ;
; -4.442 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[11] ; spi_sck      ; spi_sck     ; 1.000        ; -0.014     ; 5.449      ;
; -4.442 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[10] ; spi_sck      ; spi_sck     ; 1.000        ; -0.014     ; 5.449      ;
; -4.442 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[9]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.014     ; 5.449      ;
; -4.442 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[8]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.014     ; 5.449      ;
; -4.381 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[21] ; spi_sck      ; spi_sck     ; 1.000        ; -0.247     ; 5.155      ;
; -4.379 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[34] ; spi_sck      ; spi_sck     ; 1.000        ; 0.061      ; 5.461      ;
; -4.320 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[25] ; spi_sck      ; spi_sck     ; 1.000        ; -0.239     ; 5.102      ;
; -4.320 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[20] ; spi_sck      ; spi_sck     ; 1.000        ; -0.239     ; 5.102      ;
; -4.285 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[32] ; spi_sck      ; spi_sck     ; 1.000        ; -0.080     ; 5.226      ;
; -4.285 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[33] ; spi_sck      ; spi_sck     ; 1.000        ; -0.080     ; 5.226      ;
; -4.285 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[35] ; spi_sck      ; spi_sck     ; 1.000        ; -0.080     ; 5.226      ;
; -4.285 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[36] ; spi_sck      ; spi_sck     ; 1.000        ; -0.080     ; 5.226      ;
; -4.285 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[37] ; spi_sck      ; spi_sck     ; 1.000        ; -0.080     ; 5.226      ;
; -4.285 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[38] ; spi_sck      ; spi_sck     ; 1.000        ; -0.080     ; 5.226      ;
; -4.264 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[7]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.053     ; 5.232      ;
; -4.264 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[6]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.053     ; 5.232      ;
; -4.264 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[5]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.053     ; 5.232      ;
; -4.264 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[4]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.053     ; 5.232      ;
; -4.264 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[3]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.053     ; 5.232      ;
; -4.264 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[2]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.053     ; 5.232      ;
; -4.264 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[1]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.053     ; 5.232      ;
; -4.264 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[0]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.053     ; 5.232      ;
; -4.263 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[32] ; spi_sck      ; spi_sck     ; 1.000        ; -0.080     ; 5.204      ;
; -4.263 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[33] ; spi_sck      ; spi_sck     ; 1.000        ; -0.080     ; 5.204      ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_10mhz'                                                                                                         ;
+--------+------------+----------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node                          ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+----------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -4.851 ; tx_gain[0] ; ad9866:ad9866_inst|dut2_data[3]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.418     ; 4.424      ;
; -4.851 ; tx_gain[0] ; ad9866:ad9866_inst|dut2_data[5]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.418     ; 4.424      ;
; -4.851 ; tx_gain[0] ; ad9866:ad9866_inst|dut2_data[8]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.418     ; 4.424      ;
; -4.851 ; tx_gain[0] ; ad9866:ad9866_inst|dut2_data[9]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.418     ; 4.424      ;
; -4.847 ; tx_gain[3] ; ad9866:ad9866_inst|dut2_data[3]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.418     ; 4.420      ;
; -4.847 ; tx_gain[3] ; ad9866:ad9866_inst|dut2_data[5]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.418     ; 4.420      ;
; -4.847 ; tx_gain[3] ; ad9866:ad9866_inst|dut2_data[8]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.418     ; 4.420      ;
; -4.847 ; tx_gain[3] ; ad9866:ad9866_inst|dut2_data[9]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.418     ; 4.420      ;
; -4.833 ; tx_gain[2] ; ad9866:ad9866_inst|dut2_data[3]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.418     ; 4.406      ;
; -4.833 ; tx_gain[2] ; ad9866:ad9866_inst|dut2_data[5]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.418     ; 4.406      ;
; -4.833 ; tx_gain[2] ; ad9866:ad9866_inst|dut2_data[8]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.418     ; 4.406      ;
; -4.833 ; tx_gain[2] ; ad9866:ad9866_inst|dut2_data[9]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.418     ; 4.406      ;
; -4.563 ; tx_gain[5] ; ad9866:ad9866_inst|dut2_data[3]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.418     ; 4.136      ;
; -4.563 ; tx_gain[5] ; ad9866:ad9866_inst|dut2_data[5]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.418     ; 4.136      ;
; -4.563 ; tx_gain[5] ; ad9866:ad9866_inst|dut2_data[8]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.418     ; 4.136      ;
; -4.563 ; tx_gain[5] ; ad9866:ad9866_inst|dut2_data[9]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.418     ; 4.136      ;
; -4.537 ; tx_gain[4] ; ad9866:ad9866_inst|dut2_data[3]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.418     ; 4.110      ;
; -4.537 ; tx_gain[4] ; ad9866:ad9866_inst|dut2_data[5]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.418     ; 4.110      ;
; -4.537 ; tx_gain[4] ; ad9866:ad9866_inst|dut2_data[8]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.418     ; 4.110      ;
; -4.537 ; tx_gain[4] ; ad9866:ad9866_inst|dut2_data[9]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.418     ; 4.110      ;
; -4.534 ; tx_gain[1] ; ad9866:ad9866_inst|dut2_data[3]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.418     ; 4.107      ;
; -4.534 ; tx_gain[1] ; ad9866:ad9866_inst|dut2_data[5]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.418     ; 4.107      ;
; -4.534 ; tx_gain[1] ; ad9866:ad9866_inst|dut2_data[8]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.418     ; 4.107      ;
; -4.534 ; tx_gain[1] ; ad9866:ad9866_inst|dut2_data[9]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.418     ; 4.107      ;
; -4.372 ; tx_gain[0] ; ad9866:ad9866_inst|dut2_data[2]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.417     ; 3.946      ;
; -4.372 ; tx_gain[0] ; ad9866:ad9866_inst|dut2_data[4]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.417     ; 3.946      ;
; -4.372 ; tx_gain[0] ; ad9866:ad9866_inst|dut2_data[6]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.417     ; 3.946      ;
; -4.372 ; tx_gain[0] ; ad9866:ad9866_inst|dut2_data[7]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.417     ; 3.946      ;
; -4.372 ; tx_gain[0] ; ad9866:ad9866_inst|dut2_data[11] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.417     ; 3.946      ;
; -4.372 ; tx_gain[0] ; ad9866:ad9866_inst|dut2_data[12] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.417     ; 3.946      ;
; -4.372 ; tx_gain[0] ; ad9866:ad9866_inst|dut2_data[13] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.417     ; 3.946      ;
; -4.372 ; tx_gain[0] ; ad9866:ad9866_inst|dut2_data[14] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.417     ; 3.946      ;
; -4.372 ; tx_gain[0] ; ad9866:ad9866_inst|dut2_data[15] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.417     ; 3.946      ;
; -4.370 ; tx_gain[2] ; ad9866:ad9866_inst|dut2_data[2]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.417     ; 3.944      ;
; -4.370 ; tx_gain[2] ; ad9866:ad9866_inst|dut2_data[4]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.417     ; 3.944      ;
; -4.370 ; tx_gain[2] ; ad9866:ad9866_inst|dut2_data[6]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.417     ; 3.944      ;
; -4.370 ; tx_gain[2] ; ad9866:ad9866_inst|dut2_data[7]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.417     ; 3.944      ;
; -4.370 ; tx_gain[2] ; ad9866:ad9866_inst|dut2_data[11] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.417     ; 3.944      ;
; -4.370 ; tx_gain[2] ; ad9866:ad9866_inst|dut2_data[12] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.417     ; 3.944      ;
; -4.370 ; tx_gain[2] ; ad9866:ad9866_inst|dut2_data[13] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.417     ; 3.944      ;
; -4.370 ; tx_gain[2] ; ad9866:ad9866_inst|dut2_data[14] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.417     ; 3.944      ;
; -4.370 ; tx_gain[2] ; ad9866:ad9866_inst|dut2_data[15] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.417     ; 3.944      ;
; -4.368 ; tx_gain[3] ; ad9866:ad9866_inst|dut2_data[2]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.417     ; 3.942      ;
; -4.368 ; tx_gain[3] ; ad9866:ad9866_inst|dut2_data[4]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.417     ; 3.942      ;
; -4.368 ; tx_gain[3] ; ad9866:ad9866_inst|dut2_data[6]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.417     ; 3.942      ;
; -4.368 ; tx_gain[3] ; ad9866:ad9866_inst|dut2_data[7]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.417     ; 3.942      ;
; -4.368 ; tx_gain[3] ; ad9866:ad9866_inst|dut2_data[11] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.417     ; 3.942      ;
; -4.368 ; tx_gain[3] ; ad9866:ad9866_inst|dut2_data[12] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.417     ; 3.942      ;
; -4.368 ; tx_gain[3] ; ad9866:ad9866_inst|dut2_data[13] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.417     ; 3.942      ;
; -4.368 ; tx_gain[3] ; ad9866:ad9866_inst|dut2_data[14] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.417     ; 3.942      ;
; -4.368 ; tx_gain[3] ; ad9866:ad9866_inst|dut2_data[15] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.417     ; 3.942      ;
; -4.084 ; tx_gain[5] ; ad9866:ad9866_inst|dut2_data[2]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.417     ; 3.658      ;
; -4.084 ; tx_gain[5] ; ad9866:ad9866_inst|dut2_data[4]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.417     ; 3.658      ;
; -4.084 ; tx_gain[5] ; ad9866:ad9866_inst|dut2_data[6]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.417     ; 3.658      ;
; -4.084 ; tx_gain[5] ; ad9866:ad9866_inst|dut2_data[7]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.417     ; 3.658      ;
; -4.084 ; tx_gain[5] ; ad9866:ad9866_inst|dut2_data[11] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.417     ; 3.658      ;
; -4.084 ; tx_gain[5] ; ad9866:ad9866_inst|dut2_data[12] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.417     ; 3.658      ;
; -4.084 ; tx_gain[5] ; ad9866:ad9866_inst|dut2_data[13] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.417     ; 3.658      ;
; -4.084 ; tx_gain[5] ; ad9866:ad9866_inst|dut2_data[14] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.417     ; 3.658      ;
; -4.084 ; tx_gain[5] ; ad9866:ad9866_inst|dut2_data[15] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.417     ; 3.658      ;
; -4.070 ; tx_gain[4] ; ad9866:ad9866_inst|dut2_data[2]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.417     ; 3.644      ;
; -4.070 ; tx_gain[4] ; ad9866:ad9866_inst|dut2_data[4]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.417     ; 3.644      ;
; -4.070 ; tx_gain[4] ; ad9866:ad9866_inst|dut2_data[6]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.417     ; 3.644      ;
; -4.070 ; tx_gain[4] ; ad9866:ad9866_inst|dut2_data[7]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.417     ; 3.644      ;
; -4.070 ; tx_gain[4] ; ad9866:ad9866_inst|dut2_data[11] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.417     ; 3.644      ;
; -4.070 ; tx_gain[4] ; ad9866:ad9866_inst|dut2_data[12] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.417     ; 3.644      ;
; -4.070 ; tx_gain[4] ; ad9866:ad9866_inst|dut2_data[13] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.417     ; 3.644      ;
; -4.070 ; tx_gain[4] ; ad9866:ad9866_inst|dut2_data[14] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.417     ; 3.644      ;
; -4.070 ; tx_gain[4] ; ad9866:ad9866_inst|dut2_data[15] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.417     ; 3.644      ;
; -4.055 ; tx_gain[1] ; ad9866:ad9866_inst|dut2_data[2]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.417     ; 3.629      ;
; -4.055 ; tx_gain[1] ; ad9866:ad9866_inst|dut2_data[4]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.417     ; 3.629      ;
; -4.055 ; tx_gain[1] ; ad9866:ad9866_inst|dut2_data[6]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.417     ; 3.629      ;
; -4.055 ; tx_gain[1] ; ad9866:ad9866_inst|dut2_data[7]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.417     ; 3.629      ;
; -4.055 ; tx_gain[1] ; ad9866:ad9866_inst|dut2_data[11] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.417     ; 3.629      ;
; -4.055 ; tx_gain[1] ; ad9866:ad9866_inst|dut2_data[12] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.417     ; 3.629      ;
; -4.055 ; tx_gain[1] ; ad9866:ad9866_inst|dut2_data[13] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.417     ; 3.629      ;
; -4.055 ; tx_gain[1] ; ad9866:ad9866_inst|dut2_data[14] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.417     ; 3.629      ;
; -4.055 ; tx_gain[1] ; ad9866:ad9866_inst|dut2_data[15] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.417     ; 3.629      ;
; -3.951 ; tx_gain[2] ; ad9866:ad9866_inst|dut2_data[0]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.948     ; 3.994      ;
; -3.951 ; tx_gain[2] ; ad9866:ad9866_inst|dut2_data[1]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.948     ; 3.994      ;
; -3.951 ; tx_gain[2] ; ad9866:ad9866_inst|dut2_data[10] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.948     ; 3.994      ;
; -3.951 ; tx_gain[0] ; ad9866:ad9866_inst|dut2_data[0]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.948     ; 3.994      ;
; -3.951 ; tx_gain[0] ; ad9866:ad9866_inst|dut2_data[1]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.948     ; 3.994      ;
; -3.951 ; tx_gain[0] ; ad9866:ad9866_inst|dut2_data[10] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.948     ; 3.994      ;
; -3.946 ; tx_gain[3] ; ad9866:ad9866_inst|dut2_data[0]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.948     ; 3.989      ;
; -3.946 ; tx_gain[3] ; ad9866:ad9866_inst|dut2_data[1]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.948     ; 3.989      ;
; -3.946 ; tx_gain[3] ; ad9866:ad9866_inst|dut2_data[10] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.948     ; 3.989      ;
; -3.898 ; tx_gain[0] ; ad9866:ad9866_inst|dut2_state.1  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.416     ; 3.473      ;
; -3.895 ; tx_gain[0] ; ad9866:ad9866_inst|sen_n         ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.416     ; 3.470      ;
; -3.894 ; tx_gain[3] ; ad9866:ad9866_inst|dut2_state.1  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.416     ; 3.469      ;
; -3.891 ; tx_gain[3] ; ad9866:ad9866_inst|sen_n         ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.416     ; 3.466      ;
; -3.880 ; tx_gain[2] ; ad9866:ad9866_inst|dut2_state.1  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.416     ; 3.455      ;
; -3.877 ; tx_gain[2] ; ad9866:ad9866_inst|sen_n         ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.416     ; 3.452      ;
; -3.659 ; tx_gain[5] ; ad9866:ad9866_inst|dut2_data[0]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.948     ; 3.702      ;
; -3.659 ; tx_gain[5] ; ad9866:ad9866_inst|dut2_data[1]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.948     ; 3.702      ;
; -3.659 ; tx_gain[5] ; ad9866:ad9866_inst|dut2_data[10] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.948     ; 3.702      ;
; -3.651 ; tx_gain[4] ; ad9866:ad9866_inst|dut2_data[0]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.948     ; 3.694      ;
; -3.651 ; tx_gain[4] ; ad9866:ad9866_inst|dut2_data[1]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.948     ; 3.694      ;
; -3.651 ; tx_gain[4] ; ad9866:ad9866_inst|dut2_data[10] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.948     ; 3.694      ;
; -3.627 ; tx_gain[1] ; ad9866:ad9866_inst|dut2_data[0]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.948     ; 3.670      ;
+--------+------------+----------------------------------+----------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'spi_slave:spi_slave_rx_inst|done'                                                                                                     ;
+--------+---------------------------------------+-------------------------+--------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                 ; Launch Clock ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+-------------------------+--------------+----------------------------------+--------------+------------+------------+
; -0.693 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rxfreq[0]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.653      ; 2.337      ;
; -0.652 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rxfreq[10]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.612      ; 2.255      ;
; -0.615 ; spi_slave:spi_slave_rx_inst|rdata[22] ; rxfreq[22]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.589      ; 2.195      ;
; -0.612 ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rxfreq[4]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.653      ; 2.256      ;
; -0.602 ; spi_slave:spi_slave_rx_inst|rdata[38] ; randomize               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.676      ; 2.269      ;
; -0.599 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rxfreq[8]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.445      ; 1.786      ;
; -0.595 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rxfreq[11]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.612      ; 2.198      ;
; -0.582 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rxfreq[11]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.445      ; 1.769      ;
; -0.577 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rxfreq[18]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.421      ; 1.740      ;
; -0.574 ; spi_slave:spi_slave_rx_inst|rdata[28] ; rxfreq[28]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.726      ; 2.291      ;
; -0.566 ; spi_slave:spi_slave_rx_inst|rdata[33] ; att[1]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.676      ; 2.233      ;
; -0.559 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rxfreq[8]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.612      ; 2.162      ;
; -0.558 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rxfreq[9]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.613      ; 2.162      ;
; -0.548 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rxfreq[14]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.613      ; 2.152      ;
; -0.548 ; spi_slave:spi_slave_rx_inst|rdata[20] ; rxfreq[20]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.846      ; 2.385      ;
; -0.545 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rxfreq[12]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.445      ; 1.732      ;
; -0.536 ; spi_slave:spi_slave_rx_inst|rdata[16] ; rxfreq[16]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.445      ; 1.723      ;
; -0.530 ; spi_slave:spi_slave_rx_inst|rdata[16] ; rxfreq[16]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.612      ; 2.133      ;
; -0.521 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rxfreq[6]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.486      ; 1.749      ;
; -0.518 ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rxfreq[7]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.653      ; 2.162      ;
; -0.517 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rxfreq[2]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.653      ; 2.161      ;
; -0.517 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rxfreq[17]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.612      ; 2.120      ;
; -0.511 ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rxfreq[4]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.486      ; 1.739      ;
; -0.504 ; spi_slave:spi_slave_rx_inst|rdata[35] ; att[3]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.676      ; 2.171      ;
; -0.504 ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rxfreq[5]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.653      ; 2.148      ;
; -0.493 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rxfreq[1]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.653      ; 2.137      ;
; -0.492 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rxfreq[23]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.675      ; 2.158      ;
; -0.481 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rxfreq[24]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.589      ; 2.061      ;
; -0.475 ; spi_slave:spi_slave_rx_inst|rdata[15] ; rxfreq[15]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.613      ; 2.079      ;
; -0.474 ; spi_slave:spi_slave_rx_inst|rdata[19] ; rxfreq[19]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.589      ; 2.054      ;
; -0.471 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rxfreq[3]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.486      ; 1.699      ;
; -0.469 ; spi_slave:spi_slave_rx_inst|rdata[37] ; dither                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.676      ; 2.136      ;
; -0.450 ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rxfreq[7]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.486      ; 1.678      ;
; -0.444 ; spi_slave:spi_slave_rx_inst|rdata[30] ; rxfreq[30]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.726      ; 2.161      ;
; -0.433 ; spi_slave:spi_slave_rx_inst|rdata[32] ; att[0]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.676      ; 2.100      ;
; -0.427 ; spi_slave:spi_slave_rx_inst|rdata[31] ; rxfreq[31]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.727      ; 2.145      ;
; -0.426 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rxfreq[6]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.653      ; 2.070      ;
; -0.425 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rxfreq[3]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.653      ; 2.069      ;
; -0.415 ; spi_slave:spi_slave_rx_inst|rdata[26] ; rxfreq[26]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.675      ; 2.081      ;
; -0.415 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rxfreq[29]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.726      ; 2.132      ;
; -0.409 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rxfreq[12]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.613      ; 2.013      ;
; -0.394 ; spi_slave:spi_slave_rx_inst|rdata[41] ; speed[1]                ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.142      ; 1.527      ;
; -0.384 ; spi_slave:spi_slave_rx_inst|rdata[36] ; att[4]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.676      ; 2.051      ;
; -0.384 ; spi_slave:spi_slave_rx_inst|rdata[25] ; rxfreq[25]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.678      ; 1.804      ;
; -0.343 ; spi_slave:spi_slave_rx_inst|rdata[36] ; tx_gain[4]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.680      ; 2.014      ;
; -0.341 ; spi_slave:spi_slave_rx_inst|rdata[34] ; att[2]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.549      ; 1.881      ;
; -0.338 ; spi_slave:spi_slave_rx_inst|rdata[35] ; tx_gain[3]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.680      ; 2.009      ;
; -0.337 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rxfreq[13]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.613      ; 1.941      ;
; -0.317 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rxfreq[14]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.445      ; 1.504      ;
; -0.314 ; spi_slave:spi_slave_rx_inst|rdata[25] ; rxfreq[25]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.845      ; 2.150      ;
; -0.310 ; spi_slave:spi_slave_rx_inst|rdata[21] ; rxfreq[21]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.686      ; 1.738      ;
; -0.306 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rxfreq[18]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.590      ; 1.887      ;
; -0.296 ; spi_slave:spi_slave_rx_inst|rdata[22] ; rxfreq[22]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.422      ; 1.460      ;
; -0.296 ; spi_slave:spi_slave_rx_inst|rdata[20] ; rxfreq[20]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.677      ; 1.715      ;
; -0.295 ; spi_slave:spi_slave_rx_inst|rdata[33] ; tx_gain[1]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.680      ; 1.966      ;
; -0.293 ; spi_slave:spi_slave_rx_inst|rdata[32] ; tx_gain[0]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.680      ; 1.964      ;
; -0.292 ; spi_slave:spi_slave_rx_inst|rdata[37] ; tx_gain[5]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.680      ; 1.963      ;
; -0.289 ; spi_slave:spi_slave_rx_inst|rdata[34] ; tx_gain[2]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.553      ; 1.833      ;
; -0.287 ; spi_slave:spi_slave_rx_inst|rdata[27] ; rxfreq[27]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.672      ; 1.950      ;
; -0.286 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rxfreq[2]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.486      ; 1.514      ;
; -0.285 ; spi_slave:spi_slave_rx_inst|rdata[19] ; rxfreq[19]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.422      ; 1.449      ;
; -0.269 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rxfreq[9]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.445      ; 1.456      ;
; -0.256 ; spi_slave:spi_slave_rx_inst|rdata[15] ; rxfreq[15]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.445      ; 1.443      ;
; -0.255 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rxfreq[24]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.422      ; 1.419      ;
; -0.250 ; spi_slave:spi_slave_rx_inst|rdata[20] ; rxfreq[20]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.678      ; 1.670      ;
; -0.250 ; spi_slave:spi_slave_rx_inst|rdata[21] ; rxfreq[21]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.687      ; 1.679      ;
; -0.249 ; spi_slave:spi_slave_rx_inst|rdata[16] ; rxfreq[16]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.445      ; 1.436      ;
; -0.247 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rxfreq[10]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.445      ; 1.434      ;
; -0.245 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rxfreq[17]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.445      ; 1.432      ;
; -0.242 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rxfreq[11]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.445      ; 1.429      ;
; -0.240 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rxfreq[1]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.486      ; 1.468      ;
; -0.229 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rxfreq[13]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.445      ; 1.416      ;
; -0.222 ; spi_slave:spi_slave_rx_inst|rdata[19] ; rxfreq[19]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.421      ; 1.385      ;
; -0.220 ; spi_slave:spi_slave_rx_inst|rdata[26] ; rxfreq[26]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.505      ; 1.467      ;
; -0.219 ; spi_slave:spi_slave_rx_inst|rdata[25] ; rxfreq[25]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.677      ; 1.638      ;
; -0.214 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rxfreq[0]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.486      ; 1.442      ;
; -0.210 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rxfreq[3]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.486      ; 1.438      ;
; -0.208 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rxfreq[13]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.445      ; 1.395      ;
; -0.205 ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rxfreq[5]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.486      ; 1.433      ;
; -0.205 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rxfreq[24]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.421      ; 1.368      ;
; -0.204 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rxfreq[9]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.445      ; 1.391      ;
; -0.202 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rxfreq[10]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.445      ; 1.389      ;
; -0.200 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rxfreq[8]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.445      ; 1.387      ;
; -0.191 ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rxfreq[7]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.486      ; 1.419      ;
; -0.189 ; spi_slave:spi_slave_rx_inst|rdata[22] ; rxfreq[22]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.421      ; 1.352      ;
; -0.188 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rxfreq[18]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.422      ; 1.352      ;
; -0.186 ; spi_slave:spi_slave_rx_inst|rdata[31] ; rxfreq[31]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.559      ; 1.487      ;
; -0.186 ; spi_slave:spi_slave_rx_inst|rdata[31] ; rxfreq[31]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.558      ; 1.486      ;
; -0.184 ; spi_slave:spi_slave_rx_inst|rdata[27] ; rxfreq[27]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.505      ; 1.431      ;
; -0.184 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rxfreq[12]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.445      ; 1.371      ;
; -0.183 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rxfreq[23]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.504      ; 1.429      ;
; -0.180 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rxfreq[0]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.486      ; 1.408      ;
; -0.174 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rxfreq[1]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.486      ; 1.402      ;
; -0.174 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rxfreq[17]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.445      ; 1.361      ;
; -0.171 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rxfreq[23]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.505      ; 1.418      ;
; -0.168 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rxfreq[29]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.559      ; 1.469      ;
; -0.168 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rxfreq[29]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.558      ; 1.468      ;
; -0.167 ; spi_slave:spi_slave_rx_inst|rdata[28] ; rxfreq[28]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.559      ; 1.468      ;
; -0.167 ; spi_slave:spi_slave_rx_inst|rdata[28] ; rxfreq[28]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.558      ; 1.467      ;
; -0.161 ; spi_slave:spi_slave_rx_inst|rdata[15] ; rxfreq[15]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.445      ; 1.348      ;
+--------+---------------------------------------+-------------------------+--------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'spi_sck'                                                                                                                                                                                                                                 ;
+--------+----------------------------------+---------------------------------------------------------------------------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                                                                                                         ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+---------------------------------------------------------------------------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -0.244 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[11]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.654      ; 3.912      ;
; -0.244 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[10]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.654      ; 3.912      ;
; -0.244 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[9]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.654      ; 3.912      ;
; -0.244 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[8]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.654      ; 3.912      ;
; -0.243 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[43]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.612      ; 3.871      ;
; -0.243 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[42]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.612      ; 3.871      ;
; -0.243 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[41]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.612      ; 3.871      ;
; -0.243 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[40]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.612      ; 3.871      ;
; -0.235 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[35]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.623      ; 3.890      ;
; -0.235 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[34]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.623      ; 3.890      ;
; -0.235 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[33]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.623      ; 3.890      ;
; -0.235 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[32]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.623      ; 3.890      ;
; -0.204 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a1                    ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.601      ; 3.900      ;
; -0.199 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a12~porta_datain_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 4.052      ; 4.398      ;
; -0.198 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a12~porta_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 4.045      ; 4.392      ;
; -0.198 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a12~porta_we_reg       ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 4.045      ; 4.392      ;
; -0.194 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a8~porta_datain_reg0   ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.822      ; 4.173      ;
; -0.193 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a8~porta_address_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.815      ; 4.167      ;
; -0.193 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a8~porta_we_reg        ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.815      ; 4.167      ;
; -0.189 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a0~porta_datain_reg0   ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.836      ; 4.192      ;
; -0.188 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a0~porta_address_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.829      ; 4.186      ;
; -0.188 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a0~porta_we_reg        ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.829      ; 4.186      ;
; -0.187 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a4~porta_datain_reg0   ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.838      ; 4.196      ;
; -0.186 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a4~porta_address_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.831      ; 4.190      ;
; -0.186 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a4~porta_we_reg        ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.831      ; 4.190      ;
; -0.182 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a3                    ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.459      ; 3.780      ;
; -0.164 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a2                    ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.459      ; 3.798      ;
; -0.158 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a24~porta_datain_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.747      ; 4.134      ;
; -0.157 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a28~porta_datain_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.751      ; 4.139      ;
; -0.157 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a24~porta_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.740      ; 4.128      ;
; -0.157 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a24~porta_we_reg       ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.740      ; 4.128      ;
; -0.156 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a28~porta_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.744      ; 4.133      ;
; -0.156 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a28~porta_we_reg       ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.744      ; 4.133      ;
; -0.142 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a2                    ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.601      ; 3.962      ;
; -0.141 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[7]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.498      ; 3.859      ;
; -0.141 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[6]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.498      ; 3.859      ;
; -0.141 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[5]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.498      ; 3.859      ;
; -0.141 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[4]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.498      ; 3.859      ;
; -0.138 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[27]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.526      ; 3.890      ;
; -0.138 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[26]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.526      ; 3.890      ;
; -0.138 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[25]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.526      ; 3.890      ;
; -0.138 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[24]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.526      ; 3.890      ;
; -0.121 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[11]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.654      ; 3.535      ;
; -0.121 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[10]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.654      ; 3.535      ;
; -0.121 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[9]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.654      ; 3.535      ;
; -0.121 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[8]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.654      ; 3.535      ;
; -0.120 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a4                    ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.459      ; 3.842      ;
; -0.120 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a5                    ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.459      ; 3.842      ;
; -0.115 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[35]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.623      ; 3.510      ;
; -0.115 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[34]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.623      ; 3.510      ;
; -0.115 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[33]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.623      ; 3.510      ;
; -0.115 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[32]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.623      ; 3.510      ;
; -0.108 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a8                    ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.459      ; 3.854      ;
; -0.099 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a1                    ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.411      ; 3.815      ;
; -0.097 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[39]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.632      ; 4.037      ;
; -0.097 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[38]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.632      ; 4.037      ;
; -0.097 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[37]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.632      ; 4.037      ;
; -0.097 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[36]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.632      ; 4.037      ;
; -0.096 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[43]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.612      ; 3.518      ;
; -0.096 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[42]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.612      ; 3.518      ;
; -0.096 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[41]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.612      ; 3.518      ;
; -0.096 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[40]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.612      ; 3.518      ;
; -0.095 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a20~porta_datain_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.709      ; 4.159      ;
; -0.094 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a20~porta_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.702      ; 4.153      ;
; -0.094 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a20~porta_we_reg       ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.702      ; 4.153      ;
; -0.089 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[15]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.605      ; 4.018      ;
; -0.089 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[14]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.605      ; 4.018      ;
; -0.089 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[13]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.605      ; 4.018      ;
; -0.089 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[12]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.605      ; 4.018      ;
; -0.080 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a3                    ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.601      ; 4.024      ;
; -0.077 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[23]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.516      ; 3.941      ;
; -0.077 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[22]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.516      ; 3.941      ;
; -0.077 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[21]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.516      ; 3.941      ;
; -0.077 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[20]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.516      ; 3.941      ;
; -0.070 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a16~porta_datain_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.806      ; 4.281      ;
; -0.069 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a16~porta_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.799      ; 4.275      ;
; -0.069 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a16~porta_we_reg       ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.799      ; 4.275      ;
; -0.064 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[31]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.586      ; 4.024      ;
; -0.064 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[30]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.586      ; 4.024      ;
; -0.064 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[29]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.586      ; 4.024      ;
; -0.064 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[28]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.586      ; 4.024      ;
; -0.045 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[3]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.579      ; 4.036      ;
; -0.045 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[2]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.579      ; 4.036      ;
; -0.045 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[1]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.579      ; 4.036      ;
; -0.045 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[0]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.579      ; 4.036      ;
; -0.039 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[19]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.462      ; 3.925      ;
; -0.039 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[18]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.462      ; 3.925      ;
; -0.039 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[17]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.462      ; 3.925      ;
; -0.039 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[16]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.462      ; 3.925      ;
; -0.025 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[27]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.526      ; 3.503      ;
; -0.025 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[26]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.526      ; 3.503      ;
; -0.025 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[25]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.526      ; 3.503      ;
; -0.025 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[24]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.526      ; 3.503      ;
; -0.023 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[47]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.581      ; 4.060      ;
; -0.023 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[46]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.581      ; 4.060      ;
; -0.023 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[45]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.581      ; 4.060      ;
; -0.023 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[44]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.581      ; 4.060      ;
; -0.001 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[7]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.498      ; 3.499      ;
; -0.001 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[6]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.498      ; 3.499      ;
; -0.001 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[5]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.498      ; 3.499      ;
+--------+----------------------------------+---------------------------------------------------------------------------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ad9866_clk'                                                                                                                                                                                                                                                                                                                                 ;
+-------+----------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                        ; To Node                                                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.062 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[0]                                                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[0]                         ; spi_sck      ; ad9866_clk  ; 0.000        ; 1.137      ; 1.441      ;
; 0.063 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[9]                                                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[9]                         ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.930      ; 1.235      ;
; 0.063 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[4]                                                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[4]                         ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.930      ; 1.235      ;
; 0.064 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[8]                                                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[8]                         ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.930      ; 1.236      ;
; 0.067 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[5]                                                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[5]                         ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.930      ; 1.239      ;
; 0.092 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[3]                                                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[3]                         ; spi_sck      ; ad9866_clk  ; 0.000        ; 1.137      ; 1.471      ;
; 0.105 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[1]                                                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[1]                         ; spi_sck      ; ad9866_clk  ; 0.000        ; 1.137      ; 1.484      ;
; 0.106 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[2]                                                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[2]                         ; spi_sck      ; ad9866_clk  ; 0.000        ; 1.137      ; 1.485      ;
; 0.113 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[7]                                                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[7]                         ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.930      ; 1.285      ;
; 0.116 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[6]                                                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[6]                         ; spi_sck      ; ad9866_clk  ; 0.000        ; 1.137      ; 1.495      ;
; 0.149 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[11]                                                ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[11]                        ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.845      ; 1.236      ;
; 0.152 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[10]                                                ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[10]                        ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.845      ; 1.239      ;
; 0.379 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a3                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity3a[0]                                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.221      ; 0.812      ;
; 0.394 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a3                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[3]                                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.221      ; 0.827      ;
; 0.428 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a2                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[2]                                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.221      ; 0.861      ;
; 0.474 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a1                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity6a[0]                                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.118      ; 0.804      ;
; 0.485 ; agc_nearclip                                                                                                                     ; agc_nearclip                                                                                                                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; receiver:receiver_inst|firX8R8:fir2|wstate[3]                                                                                    ; receiver:receiver_inst|firX8R8:fir2|wstate[3]                                                                                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; receiver:receiver_inst|firX8R8:fir2|wstate[1]                                                                                    ; receiver:receiver_inst|firX8R8:fir2|wstate[1]                                                                                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; receiver:receiver_inst|firX8R8:fir2|waddr[0]                                                                                     ; receiver:receiver_inst|firX8R8:fir2|waddr[0]                                                                                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; transmitter:transmitter_inst|FirInterp8_1024:fi|phase[0]                                                                         ; transmitter:transmitter_inst|FirInterp8_1024:fi|phase[0]                                                                                                ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; transmitter:transmitter_inst|FirInterp8_1024:fi|phase[1]                                                                         ; transmitter:transmitter_inst|FirInterp8_1024:fi|phase[1]                                                                                                ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; transmitter:transmitter_inst|FirInterp8_1024:fi|phase[2]                                                                         ; transmitter:transmitter_inst|FirInterp8_1024:fi|phase[2]                                                                                                ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; transmitter:transmitter_inst|FirInterp8_1024:fi|rstate.rWait                                                                     ; transmitter:transmitter_inst|FirInterp8_1024:fi|rstate.rWait                                                                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; transmitter:transmitter_inst|FirInterp8_1024:fi|rstate.rRun                                                                      ; transmitter:transmitter_inst|FirInterp8_1024:fi|rstate.rRun                                                                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a1                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a1                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; transmitter:transmitter_inst|FirInterp8_1024:fi|req                                                                              ; transmitter:transmitter_inst|FirInterp8_1024:fi|req                                                                                                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a2                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a2                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a3                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a3                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a5                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a5                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a6                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a6                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a7                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a7                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a8                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a8                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a9                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a9                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a11                    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a11                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a10                    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a10                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a0                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a0                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a4                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a4                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; transmitter:transmitter_inst|FirInterp8_1024:fi|waddr[0]                                                                         ; transmitter:transmitter_inst|FirInterp8_1024:fi|waddr[0]                                                                                                ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; transmitter:transmitter_inst|FirInterp8_1024:fi|we                                                                               ; transmitter:transmitter_inst|FirInterp8_1024:fi|we                                                                                                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a1                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a1                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a0                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a0                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a2                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a2                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a3                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a3                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a4                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a4                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a8                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a8                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a7                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a7                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a6                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a6                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a9                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a9                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a11                    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a11                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a5                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a5                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a10                    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a10                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.489 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a1                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[1]                                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.118      ; 0.819      ;
; 0.497 ; agc_delaycnt[0]                                                                                                                  ; agc_delaycnt[0]                                                                                                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.758      ;
; 0.498 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a9                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[9]                                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.109      ; 0.819      ;
; 0.507 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a1                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a4~portb_address_reg0                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.818      ; 1.579      ;
; 0.512 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity3a[0]                ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|parity2                                               ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.054      ; 0.778      ;
; 0.518 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a3                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a4~portb_address_reg0                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.818      ; 1.590      ;
; 0.524 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[2]  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[2]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.058      ; 0.794      ;
; 0.525 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[6]  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[6]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.058      ; 0.795      ;
; 0.525 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[8]  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[8]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.058      ; 0.795      ;
; 0.525 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[4]  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[4]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.058      ; 0.795      ;
; 0.525 ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|Z[14][0]                                                                     ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|Z[15][0]                                                                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.057      ; 0.794      ;
; 0.526 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[0]  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[0]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.058      ; 0.796      ;
; 0.526 ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|Z[13][0]                                                                     ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|Z[14][0]                                                                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.057      ; 0.795      ;
; 0.526 ; receiver:receiver_inst|cordic:cordic_inst|Z[5][0]                                                                                ; receiver:receiver_inst|cordic:cordic_inst|Z[6][0]                                                                                                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.055      ; 0.793      ;
; 0.527 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[10] ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[10]                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.056      ; 0.795      ;
; 0.527 ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|Z[8][1]                                                                      ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|Z[9][1]                                                                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.054      ; 0.793      ;
; 0.527 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[2]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[2]                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.056      ; 0.795      ;
; 0.527 ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|Z[3][0]                                                                      ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|Z[4][0]                                                                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.054      ; 0.793      ;
; 0.528 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[4]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[4]                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.056      ; 0.796      ;
; 0.528 ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|Z[6][0]                                                                      ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|Z[7][0]                                                                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.055      ; 0.795      ;
; 0.528 ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|Z[8][0]                                                                      ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|Z[9][0]                                                                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.055      ; 0.795      ;
; 0.528 ; receiver:receiver_inst|cordic:cordic_inst|Z[1][0]                                                                                ; receiver:receiver_inst|cordic:cordic_inst|Z[2][0]                                                                                                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.053      ; 0.793      ;
; 0.528 ; receiver:receiver_inst|cordic:cordic_inst|Z[2][0]                                                                                ; receiver:receiver_inst|cordic:cordic_inst|Z[3][0]                                                                                                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.053      ; 0.793      ;
; 0.529 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[6]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[6]                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.054      ; 0.795      ;
; 0.529 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[9]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[9]                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.053      ; 0.794      ;
; 0.529 ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|Z[7][0]                                                                      ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|Z[8][0]                                                                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.055      ; 0.796      ;
; 0.529 ; receiver:receiver_inst|cordic:cordic_inst|Z[9][0]                                                                                ; receiver:receiver_inst|cordic:cordic_inst|Z[10][0]                                                                                                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.054      ; 0.795      ;
; 0.530 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[11] ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[11]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.053      ; 0.795      ;
; 0.530 ; receiver:receiver_inst|cordic:cordic_inst|Z[4][0]                                                                                ; receiver:receiver_inst|cordic:cordic_inst|Z[5][0]                                                                                                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.055      ; 0.797      ;
; 0.531 ; receiver:receiver_inst|cordic:cordic_inst|Z[10][0]                                                                               ; receiver:receiver_inst|cordic:cordic_inst|Z[11][0]                                                                                                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.054      ; 0.797      ;
; 0.532 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|parity5                        ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a0                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.058      ; 0.802      ;
; 0.532 ; transmitter:transmitter_inst|FirInterp8_1024:fi|rstate.rAddrA                                                                    ; transmitter:transmitter_inst|FirInterp8_1024:fi|rstate.rAddrB                                                                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.057      ; 0.801      ;
; 0.537 ; transmitter:transmitter_inst|FirInterp8_1024:fi|rstate.rAddr                                                                     ; transmitter:transmitter_inst|FirInterp8_1024:fi|rstate.rAddrA                                                                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.057      ; 0.806      ;
; 0.546 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a2                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a4~portb_address_reg0                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.818      ; 1.618      ;
; 0.549 ; receiver:receiver_inst|varcic:varcic_inst_Q1|out_data[11]                                                                        ; receiver:receiver_inst|firX8R8:fir2|fir256:A|firram36:ram|altsyncram:altsyncram_component|altsyncram_nhn1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.304      ; 1.107      ;
; 0.549 ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[1].cic_comb_inst|out_data[36]                                   ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[2].cic_comb_inst|prev_data[36]                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.057      ; 0.818      ;
; 0.550 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a5                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a6                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.058      ; 0.820      ;
; 0.550 ; transmitter:transmitter_inst|CicInterpM5:in2|q0[14]                                                                              ; transmitter:transmitter_inst|CicInterpM5:in2|dq0[14]                                                                                                    ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.056      ; 0.818      ;
; 0.550 ; transmitter:transmitter_inst|CicInterpM5:in2|q0[16]                                                                              ; transmitter:transmitter_inst|CicInterpM5:in2|dq0[16]                                                                                                    ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.056      ; 0.818      ;
; 0.551 ; transmitter:transmitter_inst|CicInterpM5:in2|x0[2]                                                                               ; transmitter:transmitter_inst|CicInterpM5:in2|dx0[2]                                                                                                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.056      ; 0.819      ;
; 0.551 ; transmitter:transmitter_inst|CicInterpM5:in2|q1[19]                                                                              ; transmitter:transmitter_inst|CicInterpM5:in2|dq1[19]                                                                                                    ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.056      ; 0.819      ;
; 0.552 ; transmitter:transmitter_inst|CicInterpM5:in2|q0[3]                                                                               ; transmitter:transmitter_inst|CicInterpM5:in2|dq0[3]                                                                                                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.054      ; 0.818      ;
; 0.552 ; transmitter:transmitter_inst|CicInterpM5:in2|x2[19]                                                                              ; transmitter:transmitter_inst|CicInterpM5:in2|dx2[19]                                                                                                    ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.055      ; 0.819      ;
; 0.552 ; transmitter:transmitter_inst|CicInterpM5:in2|x0[12]                                                                              ; transmitter:transmitter_inst|CicInterpM5:in2|dx0[12]                                                                                                    ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.054      ; 0.818      ;
; 0.552 ; transmitter:transmitter_inst|CicInterpM5:in2|q0[1]                                                                               ; transmitter:transmitter_inst|CicInterpM5:in2|dq0[1]                                                                                                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.054      ; 0.818      ;
; 0.552 ; receiver:receiver_inst|cic:cic_inst_Q2|cic_comb:cic_stages[0].cic_comb_inst|out_data[20]                                         ; receiver:receiver_inst|cic:cic_inst_Q2|cic_comb:cic_stages[1].cic_comb_inst|prev_data[20]                                                               ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.056      ; 0.820      ;
; 0.552 ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[0].cic_comb_inst|out_data[29]                                   ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[1].cic_comb_inst|prev_data[29]                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.056      ; 0.820      ;
; 0.552 ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[0].cic_comb_inst|out_data[31]                                   ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[1].cic_comb_inst|prev_data[31]                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.056      ; 0.820      ;
+-------+----------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'spi_slave:spi_slave_rx_inst|done'                                                                                                     ;
+-------+---------------------------------------+-------------------------+--------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                 ; Launch Clock ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+-------------------------+--------------+----------------------------------+--------------+------------+------------+
; 0.362 ; spi_slave:spi_slave_rx_inst|rdata[21] ; rxfreq[21]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 1.178      ; 1.782      ;
; 0.462 ; spi_slave:spi_slave_rx_inst|rdata[40] ; speed[0]                ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.489      ; 1.193      ;
; 0.484 ; spi_slave:spi_slave_rx_inst|rdata[37] ; tx_gain[5]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 1.006      ; 1.732      ;
; 0.485 ; spi_slave:spi_slave_rx_inst|rdata[33] ; tx_gain[1]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 1.006      ; 1.733      ;
; 0.501 ; spi_slave:spi_slave_rx_inst|rdata[25] ; rxfreq[25]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 1.165      ; 1.908      ;
; 0.507 ; spi_slave:spi_slave_rx_inst|rdata[36] ; tx_gain[4]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 1.006      ; 1.755      ;
; 0.554 ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rxfreq[4]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.856      ; 1.219      ;
; 0.564 ; spi_slave:spi_slave_rx_inst|rdata[27] ; rxfreq[27]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.998      ; 1.804      ;
; 0.570 ; spi_slave:spi_slave_rx_inst|rdata[32] ; tx_gain[0]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 1.006      ; 1.818      ;
; 0.571 ; spi_slave:spi_slave_rx_inst|rdata[34] ; tx_gain[2]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.884      ; 1.697      ;
; 0.574 ; spi_slave:spi_slave_rx_inst|rdata[31] ; rxfreq[31]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 1.052      ; 1.868      ;
; 0.581 ; spi_slave:spi_slave_rx_inst|rdata[30] ; rxfreq[30]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 1.051      ; 1.874      ;
; 0.582 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rxfreq[29]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 1.051      ; 1.875      ;
; 0.585 ; spi_slave:spi_slave_rx_inst|rdata[27] ; rxfreq[27]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.873      ; 1.267      ;
; 0.589 ; spi_slave:spi_slave_rx_inst|rdata[32] ; att[0]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 1.002      ; 1.833      ;
; 0.594 ; spi_slave:spi_slave_rx_inst|rdata[26] ; rxfreq[26]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.873      ; 1.276      ;
; 0.597 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rxfreq[6]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.981      ; 1.820      ;
; 0.597 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rxfreq[12]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.942      ; 1.781      ;
; 0.600 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rxfreq[18]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.920      ; 1.762      ;
; 0.602 ; spi_slave:spi_slave_rx_inst|rdata[34] ; att[2]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.880      ; 1.724      ;
; 0.606 ; spi_slave:spi_slave_rx_inst|rdata[35] ; tx_gain[3]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 1.006      ; 1.854      ;
; 0.607 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rxfreq[3]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.981      ; 1.830      ;
; 0.608 ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rxfreq[5]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.856      ; 1.273      ;
; 0.612 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rxfreq[2]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.856      ; 1.277      ;
; 0.628 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rxfreq[14]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.817      ; 1.254      ;
; 0.628 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rxfreq[13]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.942      ; 1.812      ;
; 0.630 ; spi_slave:spi_slave_rx_inst|rdata[26] ; rxfreq[26]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 1.002      ; 1.874      ;
; 0.633 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rxfreq[23]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.874      ; 1.316      ;
; 0.636 ; spi_slave:spi_slave_rx_inst|rdata[15] ; rxfreq[15]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.817      ; 1.262      ;
; 0.636 ; spi_slave:spi_slave_rx_inst|rdata[25] ; rxfreq[25]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 1.040      ; 1.485      ;
; 0.637 ; spi_slave:spi_slave_rx_inst|rdata[35] ; att[3]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 1.002      ; 1.881      ;
; 0.639 ; spi_slave:spi_slave_rx_inst|rdata[30] ; rxfreq[30]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.927      ; 1.375      ;
; 0.639 ; spi_slave:spi_slave_rx_inst|rdata[30] ; rxfreq[30]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.926      ; 1.374      ;
; 0.641 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rxfreq[6]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.856      ; 1.306      ;
; 0.641 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rxfreq[12]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.817      ; 1.267      ;
; 0.641 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rxfreq[17]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.817      ; 1.267      ;
; 0.642 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rxfreq[1]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.856      ; 1.307      ;
; 0.643 ; spi_slave:spi_slave_rx_inst|rdata[28] ; rxfreq[28]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.927      ; 1.379      ;
; 0.643 ; spi_slave:spi_slave_rx_inst|rdata[28] ; rxfreq[28]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.926      ; 1.378      ;
; 0.644 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rxfreq[1]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.981      ; 1.867      ;
; 0.647 ; spi_slave:spi_slave_rx_inst|rdata[36] ; att[4]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 1.002      ; 1.891      ;
; 0.648 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rxfreq[18]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.795      ; 1.252      ;
; 0.650 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rxfreq[0]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.856      ; 1.315      ;
; 0.653 ; spi_slave:spi_slave_rx_inst|rdata[22] ; rxfreq[22]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.794      ; 1.256      ;
; 0.654 ; spi_slave:spi_slave_rx_inst|rdata[19] ; rxfreq[19]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.919      ; 1.815      ;
; 0.655 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rxfreq[2]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.980      ; 1.877      ;
; 0.655 ; spi_slave:spi_slave_rx_inst|rdata[15] ; rxfreq[15]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.942      ; 1.839      ;
; 0.657 ; spi_slave:spi_slave_rx_inst|rdata[27] ; rxfreq[27]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.874      ; 1.340      ;
; 0.657 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rxfreq[23]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.873      ; 1.339      ;
; 0.659 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rxfreq[8]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.817      ; 1.285      ;
; 0.659 ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rxfreq[7]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.981      ; 1.882      ;
; 0.659 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rxfreq[23]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 1.002      ; 1.903      ;
; 0.665 ; spi_slave:spi_slave_rx_inst|rdata[21] ; rxfreq[21]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 1.049      ; 1.523      ;
; 0.665 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rxfreq[24]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.919      ; 1.826      ;
; 0.666 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rxfreq[29]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.927      ; 1.402      ;
; 0.667 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rxfreq[29]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.926      ; 1.402      ;
; 0.668 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rxfreq[24]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.794      ; 1.271      ;
; 0.672 ; spi_slave:spi_slave_rx_inst|rdata[19] ; rxfreq[19]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.794      ; 1.275      ;
; 0.672 ; spi_slave:spi_slave_rx_inst|rdata[16] ; rxfreq[16]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.941      ; 1.855      ;
; 0.673 ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rxfreq[5]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.981      ; 1.896      ;
; 0.674 ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rxfreq[7]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.856      ; 1.339      ;
; 0.675 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rxfreq[13]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.817      ; 1.301      ;
; 0.675 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rxfreq[17]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.942      ; 1.859      ;
; 0.676 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rxfreq[10]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.817      ; 1.302      ;
; 0.680 ; spi_slave:spi_slave_rx_inst|rdata[20] ; rxfreq[20]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 1.041      ; 1.530      ;
; 0.680 ; spi_slave:spi_slave_rx_inst|rdata[26] ; rxfreq[26]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.874      ; 1.363      ;
; 0.680 ; spi_slave:spi_slave_rx_inst|rdata[31] ; rxfreq[31]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.927      ; 1.416      ;
; 0.680 ; spi_slave:spi_slave_rx_inst|rdata[31] ; rxfreq[31]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.926      ; 1.415      ;
; 0.682 ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rxfreq[5]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.856      ; 1.347      ;
; 0.686 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rxfreq[9]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.817      ; 1.312      ;
; 0.692 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rxfreq[3]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.856      ; 1.357      ;
; 0.693 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rxfreq[0]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.856      ; 1.358      ;
; 0.700 ; spi_slave:spi_slave_rx_inst|rdata[37] ; dither                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 1.002      ; 1.944      ;
; 0.703 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rxfreq[13]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.817      ; 1.329      ;
; 0.713 ; spi_slave:spi_slave_rx_inst|rdata[16] ; rxfreq[16]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.817      ; 1.339      ;
; 0.714 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rxfreq[11]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.817      ; 1.340      ;
; 0.716 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rxfreq[1]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.856      ; 1.381      ;
; 0.716 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rxfreq[9]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.942      ; 1.900      ;
; 0.720 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rxfreq[17]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.817      ; 1.346      ;
; 0.720 ; spi_slave:spi_slave_rx_inst|rdata[20] ; rxfreq[20]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 1.040      ; 1.569      ;
; 0.722 ; spi_slave:spi_slave_rx_inst|rdata[41] ; speed[1]                ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.489      ; 1.453      ;
; 0.722 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rxfreq[10]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.817      ; 1.348      ;
; 0.729 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rxfreq[24]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.795      ; 1.333      ;
; 0.730 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rxfreq[14]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.942      ; 1.914      ;
; 0.734 ; spi_slave:spi_slave_rx_inst|rdata[15] ; rxfreq[15]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.817      ; 1.360      ;
; 0.740 ; spi_slave:spi_slave_rx_inst|rdata[21] ; rxfreq[21]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 1.048      ; 1.597      ;
; 0.745 ; spi_slave:spi_slave_rx_inst|rdata[22] ; rxfreq[22]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.919      ; 1.906      ;
; 0.746 ; spi_slave:spi_slave_rx_inst|rdata[19] ; rxfreq[19]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.795      ; 1.350      ;
; 0.747 ; spi_slave:spi_slave_rx_inst|rdata[20] ; rxfreq[20]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 1.166      ; 2.155      ;
; 0.749 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rxfreq[9]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.817      ; 1.375      ;
; 0.762 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rxfreq[2]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.856      ; 1.427      ;
; 0.765 ; spi_slave:spi_slave_rx_inst|rdata[22] ; rxfreq[22]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.795      ; 1.369      ;
; 0.775 ; spi_slave:spi_slave_rx_inst|rdata[28] ; rxfreq[28]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 1.051      ; 2.068      ;
; 0.776 ; spi_slave:spi_slave_rx_inst|rdata[33] ; att[1]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 1.002      ; 2.020      ;
; 0.787 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rxfreq[14]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.817      ; 1.413      ;
; 0.791 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rxfreq[11]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.942      ; 1.975      ;
; 0.798 ; spi_slave:spi_slave_rx_inst|rdata[25] ; rxfreq[25]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 1.041      ; 1.648      ;
; 0.802 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rxfreq[8]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.942      ; 1.986      ;
; 0.813 ; spi_slave:spi_slave_rx_inst|rdata[38] ; randomize               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 1.002      ; 2.057      ;
; 0.825 ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rxfreq[4]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.981      ; 2.048      ;
+-------+---------------------------------------+-------------------------+--------------+----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_10mhz'                                                                                                                                               ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.455 ; reset_handler:reset_handler_inst|reset_counter[0]  ; reset_handler:reset_handler_inst|reset_counter[0]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; ad9866:ad9866_inst|dut2_bitcount[1]                ; ad9866:ad9866_inst|dut2_bitcount[1]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; ad9866:ad9866_inst|dut2_bitcount[2]                ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; ad9866:ad9866_inst|dut2_bitcount[3]                ; ad9866:ad9866_inst|dut2_bitcount[3]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_state.1                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; ad9866:ad9866_inst|sen_n                           ; ad9866:ad9866_inst|sen_n                           ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 0.746      ;
; 0.467 ; ad9866:ad9866_inst|dut2_bitcount[0]                ; ad9866:ad9866_inst|dut2_bitcount[0]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 0.758      ;
; 0.502 ; ad9866:ad9866_inst|dut2_data[14]                   ; ad9866:ad9866_inst|dut2_data[15]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.080      ; 0.794      ;
; 0.503 ; ad9866:ad9866_inst|dut2_data[13]                   ; ad9866:ad9866_inst|dut2_data[14]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.080      ; 0.795      ;
; 0.536 ; ad9866:ad9866_inst|dut1_pc[5]                      ; ad9866:ad9866_inst|dut1_pc[5]                      ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 0.827      ;
; 0.619 ; reset_handler:reset_handler_inst|reset_counter[17] ; reset_handler:reset_handler_inst|reset_counter[18] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.570      ; 1.401      ;
; 0.628 ; reset_handler:reset_handler_inst|reset_counter[17] ; reset_handler:reset_handler_inst|reset_counter[19] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.570      ; 1.410      ;
; 0.673 ; ad9866:ad9866_inst|dut2_data[9]                    ; ad9866:ad9866_inst|dut2_data[10]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.569      ; 1.454      ;
; 0.680 ; ad9866:ad9866_inst|dut2_data[0]                    ; ad9866:ad9866_inst|dut2_data[1]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.099      ; 0.991      ;
; 0.699 ; ad9866:ad9866_inst|dut2_data[8]                    ; ad9866:ad9866_inst|dut2_data[9]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 0.990      ;
; 0.699 ; ad9866:ad9866_inst|dut2_data[11]                   ; ad9866:ad9866_inst|dut2_data[12]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.080      ; 0.991      ;
; 0.700 ; ad9866:ad9866_inst|dut2_data[6]                    ; ad9866:ad9866_inst|dut2_data[7]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.080      ; 0.992      ;
; 0.706 ; reset_handler:reset_handler_inst|reset_counter[23] ; reset_handler:reset_handler_inst|reset_counter[23] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 0.997      ;
; 0.728 ; reset_handler:reset_handler_inst|reset_counter[18] ; reset_handler:reset_handler_inst|reset_counter[18] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.099      ; 1.039      ;
; 0.728 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.019      ;
; 0.732 ; reset_handler:reset_handler_inst|reset_counter[19] ; reset_handler:reset_handler_inst|reset_counter[19] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.099      ; 1.043      ;
; 0.737 ; counter[7]                                         ; counter[7]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.028      ;
; 0.737 ; counter[9]                                         ; counter[9]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.028      ;
; 0.737 ; counter[11]                                        ; counter[11]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.028      ;
; 0.738 ; counter[1]                                         ; counter[1]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.029      ;
; 0.738 ; counter[15]                                        ; counter[15]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.029      ;
; 0.739 ; counter[13]                                        ; counter[13]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.030      ;
; 0.739 ; counter[17]                                        ; counter[17]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.030      ;
; 0.740 ; counter[2]                                         ; counter[2]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.031      ;
; 0.740 ; counter[3]                                         ; counter[3]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.031      ;
; 0.740 ; counter[5]                                         ; counter[5]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.031      ;
; 0.740 ; counter[12]                                        ; counter[12]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.031      ;
; 0.741 ; counter[8]                                         ; counter[8]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.032      ;
; 0.741 ; counter[10]                                        ; counter[10]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.032      ;
; 0.741 ; counter[14]                                        ; counter[14]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.032      ;
; 0.741 ; counter[18]                                        ; counter[18]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.032      ;
; 0.741 ; counter[19]                                        ; counter[19]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.032      ;
; 0.741 ; counter[21]                                        ; counter[21]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.032      ;
; 0.742 ; reset_handler:reset_handler_inst|reset_counter[16] ; reset_handler:reset_handler_inst|reset_counter[18] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.570      ; 1.524      ;
; 0.742 ; counter[4]                                         ; counter[4]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.033      ;
; 0.742 ; counter[6]                                         ; counter[6]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.033      ;
; 0.742 ; counter[16]                                        ; counter[16]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.033      ;
; 0.743 ; counter[20]                                        ; counter[20]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.034      ;
; 0.743 ; ad9866:ad9866_inst|dut2_data[12]                   ; ad9866:ad9866_inst|dut2_data[13]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.080      ; 1.035      ;
; 0.746 ; reset_handler:reset_handler_inst|reset_counter[12] ; reset_handler:reset_handler_inst|reset_counter[12] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.037      ;
; 0.747 ; reset_handler:reset_handler_inst|reset_counter[2]  ; reset_handler:reset_handler_inst|reset_counter[2]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.038      ;
; 0.747 ; reset_handler:reset_handler_inst|reset_counter[8]  ; reset_handler:reset_handler_inst|reset_counter[8]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.038      ;
; 0.748 ; reset_handler:reset_handler_inst|reset_counter[16] ; reset_handler:reset_handler_inst|reset_counter[16] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.039      ;
; 0.748 ; reset_handler:reset_handler_inst|reset_counter[4]  ; reset_handler:reset_handler_inst|reset_counter[4]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.039      ;
; 0.749 ; reset_handler:reset_handler_inst|reset_counter[17] ; reset_handler:reset_handler_inst|reset_counter[17] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.040      ;
; 0.750 ; reset_handler:reset_handler_inst|reset_counter[22] ; reset_handler:reset_handler_inst|reset_counter[22] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.041      ;
; 0.751 ; reset_handler:reset_handler_inst|reset_counter[3]  ; reset_handler:reset_handler_inst|reset_counter[3]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.042      ;
; 0.751 ; reset_handler:reset_handler_inst|reset_counter[16] ; reset_handler:reset_handler_inst|reset_counter[19] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.570      ; 1.533      ;
; 0.764 ; reset_handler:reset_handler_inst|reset_counter[6]  ; reset_handler:reset_handler_inst|reset_counter[6]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.055      ;
; 0.764 ; counter[0]                                         ; counter[0]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.055      ;
; 0.765 ; counter[23]                                        ; counter[23]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.056      ;
; 0.767 ; reset_handler:reset_handler_inst|reset_counter[1]  ; reset_handler:reset_handler_inst|reset_counter[1]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.058      ;
; 0.767 ; counter[22]                                        ; counter[22]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.058      ;
; 0.768 ; reset_handler:reset_handler_inst|reset_counter[0]  ; reset_handler:reset_handler_inst|reset_counter[1]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.059      ;
; 0.768 ; ad9866:ad9866_inst|dut2_bitcount[0]                ; ad9866:ad9866_inst|dut2_bitcount[1]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.059      ;
; 0.782 ; ad9866:ad9866_inst|dut2_bitcount[1]                ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.073      ;
; 0.789 ; ad9866:ad9866_inst|dut2_bitcount[0]                ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.080      ;
; 0.815 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut1_pc[0]                      ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.106      ;
; 0.818 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_bitcount[1]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.109      ;
; 0.818 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_bitcount[3]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.109      ;
; 0.818 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_bitcount[0]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.109      ;
; 0.826 ; ad9866:ad9866_inst|sclk                            ; ad9866:ad9866_inst|dut2_state.1                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.117      ;
; 0.877 ; ad9866:ad9866_inst|dut2_bitcount[2]                ; ad9866:ad9866_inst|dut2_bitcount[3]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.168      ;
; 0.929 ; ad9866:ad9866_inst|sclk                            ; ad9866:ad9866_inst|sclk                            ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.220      ;
; 0.950 ; reset_handler:reset_handler_inst|reset_counter[15] ; reset_handler:reset_handler_inst|reset_counter[18] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.570      ; 1.732      ;
; 0.952 ; reset_handler:reset_handler_inst|reset_counter[20] ; reset_handler:reset_handler_inst|reset_counter[20] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.243      ;
; 0.961 ; reset_handler:reset_handler_inst|reset_counter[14] ; reset_handler:reset_handler_inst|reset_counter[14] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.252      ;
; 0.961 ; reset_handler:reset_handler_inst|reset_counter[7]  ; reset_handler:reset_handler_inst|reset_counter[7]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.252      ;
; 0.963 ; reset_handler:reset_handler_inst|reset_counter[11] ; reset_handler:reset_handler_inst|reset_counter[11] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.254      ;
; 0.967 ; reset_handler:reset_handler_inst|reset_counter[5]  ; reset_handler:reset_handler_inst|reset_counter[5]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.258      ;
; 0.968 ; reset_handler:reset_handler_inst|reset_counter[9]  ; reset_handler:reset_handler_inst|reset_counter[9]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.259      ;
; 0.969 ; reset_handler:reset_handler_inst|reset_counter[21] ; reset_handler:reset_handler_inst|reset_counter[21] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.260      ;
; 0.974 ; reset_handler:reset_handler_inst|reset_counter[15] ; reset_handler:reset_handler_inst|reset_counter[15] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.265      ;
; 0.976 ; reset_handler:reset_handler_inst|reset_counter[10] ; reset_handler:reset_handler_inst|reset_counter[10] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.267      ;
; 0.998 ; reset_handler:reset_handler_inst|reset_counter[15] ; reset_handler:reset_handler_inst|reset_counter[19] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.570      ; 1.780      ;
; 0.999 ; ad9866:ad9866_inst|dut1_pc[4]                      ; ad9866:ad9866_inst|dut1_pc[4]                      ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.290      ;
; 0.999 ; ad9866:ad9866_inst|dut1_pc[3]                      ; ad9866:ad9866_inst|dut1_pc[3]                      ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.290      ;
; 1.011 ; reset_handler:reset_handler_inst|reset_counter[13] ; reset_handler:reset_handler_inst|reset_counter[13] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.302      ;
; 1.016 ; ad9866:ad9866_inst|dut1_pc[2]                      ; ad9866:ad9866_inst|dut1_pc[2]                      ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.307      ;
; 1.020 ; reset_handler:reset_handler_inst|reset_counter[12] ; reset_handler:reset_handler_inst|reset_counter[18] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.570      ; 1.802      ;
; 1.021 ; ad9866:ad9866_inst|dut1_pc[4]                      ; ad9866:ad9866_inst|dut2_data[7]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.312      ;
; 1.023 ; ad9866:ad9866_inst|dut2_bitcount[1]                ; ad9866:ad9866_inst|dut2_bitcount[3]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.314      ;
; 1.029 ; reset_handler:reset_handler_inst|reset_counter[12] ; reset_handler:reset_handler_inst|reset_counter[19] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.570      ; 1.811      ;
; 1.049 ; reset_handler:reset_handler_inst|reset_counter[14] ; reset_handler:reset_handler_inst|reset_counter[18] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.570      ; 1.831      ;
; 1.049 ; ad9866:ad9866_inst|dut1_pc[1]                      ; ad9866:ad9866_inst|dut1_pc[1]                      ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.340      ;
; 1.050 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_data[0]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.567      ; 1.829      ;
; 1.050 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_data[1]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.567      ; 1.829      ;
; 1.050 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_data[10]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.567      ; 1.829      ;
; 1.077 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[4]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.368      ;
; 1.083 ; reset_handler:reset_handler_inst|reset_counter[18] ; reset_handler:reset_handler_inst|reset_counter[19] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.099      ; 1.394      ;
; 1.092 ; counter[11]                                        ; counter[12]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.383      ;
; 1.092 ; counter[7]                                         ; counter[8]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.383      ;
; 1.092 ; counter[9]                                         ; counter[10]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.383      ;
; 1.093 ; counter[1]                                         ; counter[2]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.384      ;
; 1.093 ; counter[13]                                        ; counter[14]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.384      ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'spi_sck'                                                                                                                                                                                                               ;
+--------+----------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.777 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[19]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.382      ; 5.065      ;
; -3.777 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[18]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.382      ; 5.065      ;
; -3.777 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[17]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.382      ; 5.065      ;
; -3.777 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[16]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.382      ; 5.065      ;
; -3.730 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[7]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.417      ; 5.053      ;
; -3.730 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[6]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.417      ; 5.053      ;
; -3.730 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[5]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.417      ; 5.053      ;
; -3.730 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[4]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.417      ; 5.053      ;
; -3.718 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[23]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.434      ; 5.058      ;
; -3.718 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[22]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.434      ; 5.058      ;
; -3.718 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[21]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.434      ; 5.058      ;
; -3.718 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[20]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.434      ; 5.058      ;
; -3.703 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[27]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.444      ; 5.053      ;
; -3.703 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[26]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.444      ; 5.053      ;
; -3.703 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[25]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.444      ; 5.053      ;
; -3.703 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[24]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.444      ; 5.053      ;
; -3.693 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a16~portb_address_reg0 ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.389      ; 5.120      ;
; -3.654 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[4]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.401      ; 4.546      ;
; -3.654 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[5]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.401      ; 4.546      ;
; -3.654 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[6]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.401      ; 4.546      ;
; -3.654 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[7]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.401      ; 4.546      ;
; -3.648 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[3]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.495      ; 5.049      ;
; -3.648 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[2]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.495      ; 5.049      ;
; -3.648 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[1]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.495      ; 5.049      ;
; -3.648 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[0]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.495      ; 5.049      ;
; -3.647 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[47]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.496      ; 5.049      ;
; -3.647 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[46]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.496      ; 5.049      ;
; -3.647 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[45]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.496      ; 5.049      ;
; -3.647 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[44]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.496      ; 5.049      ;
; -3.643 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a4~portb_address_reg0  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.424      ; 5.105      ;
; -3.641 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[1]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.426      ; 4.558      ;
; -3.641 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[2]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.426      ; 4.558      ;
; -3.641 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[3]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.426      ; 4.558      ;
; -3.641 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[8]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.426      ; 4.558      ;
; -3.641 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[11]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.426      ; 4.558      ;
; -3.641 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[28]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.426      ; 4.558      ;
; -3.641 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[29]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.426      ; 4.558      ;
; -3.641 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[32]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.426      ; 4.558      ;
; -3.641 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[33]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.426      ; 4.558      ;
; -3.641 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[34]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.426      ; 4.558      ;
; -3.641 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[35]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.426      ; 4.558      ;
; -3.641 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[44]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.426      ; 4.558      ;
; -3.641 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[45]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.426      ; 4.558      ;
; -3.641 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[46]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.426      ; 4.558      ;
; -3.641 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[47]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.426      ; 4.558      ;
; -3.637 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[31]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.502      ; 5.045      ;
; -3.637 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[30]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.502      ; 5.045      ;
; -3.637 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[29]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.502      ; 5.045      ;
; -3.637 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[28]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.502      ; 5.045      ;
; -3.637 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a20~portb_address_reg0 ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.441      ; 5.116      ;
; -3.633 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[15]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.519      ; 5.058      ;
; -3.633 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[14]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.519      ; 5.058      ;
; -3.633 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[13]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.519      ; 5.058      ;
; -3.633 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[12]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.519      ; 5.058      ;
; -3.622 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[12]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.448      ; 4.561      ;
; -3.622 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[13]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.448      ; 4.561      ;
; -3.622 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[14]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.448      ; 4.561      ;
; -3.622 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[15]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.448      ; 4.561      ;
; -3.622 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[16]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.448      ; 4.561      ;
; -3.622 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[17]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.448      ; 4.561      ;
; -3.622 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[18]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.448      ; 4.561      ;
; -3.622 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[19]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.448      ; 4.561      ;
; -3.622 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[20]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.448      ; 4.561      ;
; -3.622 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[21]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.448      ; 4.561      ;
; -3.622 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[22]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.448      ; 4.561      ;
; -3.622 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[23]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.448      ; 4.561      ;
; -3.622 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[24]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.448      ; 4.561      ;
; -3.622 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[25]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.448      ; 4.561      ;
; -3.622 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[26]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.448      ; 4.561      ;
; -3.622 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[27]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.448      ; 4.561      ;
; -3.615 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a24~portb_address_reg0 ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.451      ; 5.104      ;
; -3.611 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[39]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.546      ; 5.063      ;
; -3.611 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[38]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.546      ; 5.063      ;
; -3.611 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[37]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.546      ; 5.063      ;
; -3.611 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[36]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.546      ; 5.063      ;
; -3.610 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[43]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.526      ; 5.042      ;
; -3.610 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[42]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.526      ; 5.042      ;
; -3.610 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[41]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.526      ; 5.042      ;
; -3.610 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[40]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.526      ; 5.042      ;
; -3.604 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[35]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.537      ; 5.047      ;
; -3.604 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[34]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.537      ; 5.047      ;
; -3.604 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[33]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.537      ; 5.047      ;
; -3.604 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[32]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.537      ; 5.047      ;
; -3.584 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[11]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.566      ; 5.056      ;
; -3.584 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[10]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.566      ; 5.056      ;
; -3.584 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[9]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.566      ; 5.056      ;
; -3.584 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[8]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.566      ; 5.056      ;
; -3.583 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[36]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.465      ; 4.539      ;
; -3.583 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[37]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.465      ; 4.539      ;
; -3.583 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[38]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.465      ; 4.539      ;
; -3.583 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[39]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.465      ; 4.539      ;
; -3.583 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[40]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.465      ; 4.539      ;
; -3.583 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[41]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.465      ; 4.539      ;
; -3.583 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[42]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.465      ; 4.539      ;
; -3.583 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[43]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.465      ; 4.539      ;
; -3.561 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a0~portb_address_reg0  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.502      ; 5.101      ;
; -3.560 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a44~portb_address_reg0 ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.503      ; 5.101      ;
; -3.549 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a28~portb_address_reg0 ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.509      ; 5.096      ;
; -3.546 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a12~portb_address_reg0 ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.526      ; 5.110      ;
; -3.529 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[0]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.554      ; 4.574      ;
+--------+----------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk_10mhz'                                                                                                                 ;
+--------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.668 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[0]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.087     ; 4.582      ;
; -3.668 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[1]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.087     ; 4.582      ;
; -3.668 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[2]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.087     ; 4.582      ;
; -3.668 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[4]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.087     ; 4.582      ;
; -3.668 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[3]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.087     ; 4.582      ;
; -3.668 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sclk             ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.087     ; 4.582      ;
; -3.668 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[0] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.087     ; 4.582      ;
; -3.668 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[1] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.087     ; 4.582      ;
; -3.668 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[2] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.087     ; 4.582      ;
; -3.668 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[3] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.087     ; 4.582      ;
; -3.668 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_state.1     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.087     ; 4.582      ;
; -3.668 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sen_n            ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.087     ; 4.582      ;
; -3.668 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[5]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.087     ; 4.582      ;
; -3.668 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[2]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.088     ; 4.581      ;
; -3.668 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[3]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.089     ; 4.580      ;
; -3.668 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[4]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.088     ; 4.581      ;
; -3.668 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[5]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.089     ; 4.580      ;
; -3.668 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[6]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.088     ; 4.581      ;
; -3.668 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[7]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.088     ; 4.581      ;
; -3.668 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[8]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.089     ; 4.580      ;
; -3.668 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[9]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.089     ; 4.580      ;
; -3.668 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[11]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.088     ; 4.581      ;
; -3.668 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[12]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.088     ; 4.581      ;
; -3.668 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[13]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.088     ; 4.581      ;
; -3.668 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[14]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.088     ; 4.581      ;
; -3.668 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[15]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.088     ; 4.581      ;
; -3.199 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[0]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; 0.381      ; 4.581      ;
; -3.199 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[1]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; 0.381      ; 4.581      ;
; -3.199 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[10]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; 0.381      ; 4.581      ;
+--------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'ad9866_clk'                                                                                                                                                                                                             ;
+--------+----------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.142 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[19]                           ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.005      ; 5.053      ;
; -3.142 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[18]                           ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.005      ; 5.053      ;
; -3.142 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[17]                           ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.005      ; 5.053      ;
; -3.142 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[16]                           ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.005      ; 5.053      ;
; -3.131 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[31]                           ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.026      ; 5.063      ;
; -3.131 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[30]                           ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.026      ; 5.063      ;
; -3.131 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[29]                           ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.026      ; 5.063      ;
; -3.131 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[28]                           ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.026      ; 5.063      ;
; -3.121 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[3]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.028      ; 5.055      ;
; -3.121 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[2]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.028      ; 5.055      ;
; -3.121 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[1]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.028      ; 5.055      ;
; -3.121 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[0]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.028      ; 5.055      ;
; -3.120 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[15]                           ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.029      ; 5.055      ;
; -3.120 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[14]                           ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.029      ; 5.055      ;
; -3.120 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[13]                           ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.029      ; 5.055      ;
; -3.120 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[12]                           ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.029      ; 5.055      ;
; -3.091 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[23]                           ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.068      ; 5.065      ;
; -3.091 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[22]                           ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.068      ; 5.065      ;
; -3.091 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[21]                           ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.068      ; 5.065      ;
; -3.091 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[20]                           ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.068      ; 5.065      ;
; -3.074 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[11]                           ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.086      ; 5.066      ;
; -3.074 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[10]                           ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.086      ; 5.066      ;
; -3.074 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[9]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.086      ; 5.066      ;
; -3.074 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[8]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.086      ; 5.066      ;
; -3.055 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a16~portb_address_reg0  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.012      ; 5.105      ;
; -3.048 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a28~portb_address_reg0  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.033      ; 5.119      ;
; -3.032 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a0~portb_address_reg0   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.035      ; 5.105      ;
; -3.030 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a12~portb_address_reg0  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.036      ; 5.104      ;
; -3.027 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[27]                           ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.132      ; 5.065      ;
; -3.027 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[26]                           ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.132      ; 5.065      ;
; -3.027 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[25]                           ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.132      ; 5.065      ;
; -3.027 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[24]                           ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.132      ; 5.065      ;
; -3.008 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a20~portb_address_reg0  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.075      ; 5.121      ;
; -2.990 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a8~portb_address_reg0   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.093      ; 5.121      ;
; -2.943 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a24~portb_address_reg0  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.139      ; 5.120      ;
; -2.736 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[4]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.843      ; 4.570      ;
; -2.736 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[4]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.843      ; 4.570      ;
; -2.736 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a1                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.843      ; 4.570      ;
; -2.736 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a2                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.843      ; 4.570      ;
; -2.736 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a3                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.843      ; 4.570      ;
; -2.736 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[2]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.843      ; 4.570      ;
; -2.736 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[2]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.843      ; 4.570      ;
; -2.736 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[3]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.843      ; 4.570      ;
; -2.659 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[7]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.490      ; 5.055      ;
; -2.659 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[6]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.490      ; 5.055      ;
; -2.659 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[5]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.490      ; 5.055      ;
; -2.659 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[4]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.490      ; 5.055      ;
; -2.654 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity3a[0]                ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.925      ; 4.570      ;
; -2.654 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|parity2                        ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.925      ; 4.570      ;
; -2.654 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a0                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.925      ; 4.570      ;
; -2.654 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[3]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.925      ; 4.570      ;
; -2.654 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[2]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.925      ; 4.570      ;
; -2.638 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a7                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.940      ; 4.569      ;
; -2.635 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[9]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.945      ; 4.571      ;
; -2.635 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[9]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.945      ; 4.571      ;
; -2.635 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[8]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.945      ; 4.571      ;
; -2.635 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[11] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.945      ; 4.571      ;
; -2.635 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[11] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.945      ; 4.571      ;
; -2.635 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[10] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.945      ; 4.571      ;
; -2.609 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[3]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.955      ; 4.555      ;
; -2.609 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[7]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.955      ; 4.555      ;
; -2.609 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[6]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.955      ; 4.555      ;
; -2.609 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[6]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.955      ; 4.555      ;
; -2.609 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[1]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.955      ; 4.555      ;
; -2.609 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[1]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.955      ; 4.555      ;
; -2.609 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[0]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.955      ; 4.555      ;
; -2.609 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[0]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.955      ; 4.555      ;
; -2.601 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[7]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.962      ; 4.554      ;
; -2.598 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[7]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.980      ; 4.569      ;
; -2.587 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a5                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.992      ; 4.570      ;
; -2.587 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a6                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.992      ; 4.570      ;
; -2.587 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a7                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.992      ; 4.570      ;
; -2.587 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a8                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.992      ; 4.570      ;
; -2.587 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a9                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.992      ; 4.570      ;
; -2.587 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a10                    ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.992      ; 4.570      ;
; -2.587 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a11                    ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.992      ; 4.570      ;
; -2.587 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a4                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.992      ; 4.570      ;
; -2.587 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[5]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.992      ; 4.570      ;
; -2.585 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[6]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.979      ; 4.555      ;
; -2.585 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[7]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.979      ; 4.555      ;
; -2.585 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[1]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.979      ; 4.555      ;
; -2.585 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[0]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.979      ; 4.555      ;
; -2.577 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity3a[1]                ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.003      ; 4.571      ;
; -2.577 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[9]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.003      ; 4.571      ;
; -2.577 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[8]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.003      ; 4.571      ;
; -2.577 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[10]                                                ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.003      ; 4.571      ;
; -2.577 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[11]                                                ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.003      ; 4.571      ;
; -2.575 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[4]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.988      ; 4.554      ;
; -2.570 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a4~portb_address_reg0   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.497      ; 5.105      ;
; -2.564 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a1                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.014      ; 4.569      ;
; -2.564 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a2                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.014      ; 4.569      ;
; -2.564 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a3                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.014      ; 4.569      ;
; -2.564 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a4                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.014      ; 4.569      ;
; -2.546 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity3a[2]                ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.033      ; 4.570      ;
; -2.546 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[4]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.033      ; 4.570      ;
; -2.546 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[5]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.033      ; 4.570      ;
; -2.516 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a9                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.038      ; 4.545      ;
; -2.516 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a11                    ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.038      ; 4.545      ;
; -2.516 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a10                    ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.038      ; 4.545      ;
; -2.516 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[10] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.038      ; 4.545      ;
+--------+----------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'ad9866_clk'                                                                                                                                                                                                              ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.677 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[8]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.400      ; 4.319      ;
; 2.677 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[8]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.400      ; 4.319      ;
; 2.677 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[9]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.400      ; 4.319      ;
; 2.677 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[9]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.400      ; 4.319      ;
; 2.677 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[7]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.400      ; 4.319      ;
; 2.677 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[7]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.400      ; 4.319      ;
; 2.677 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[4]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.400      ; 4.319      ;
; 2.677 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[4]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.400      ; 4.319      ;
; 2.677 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[5]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.400      ; 4.319      ;
; 2.677 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[5]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.400      ; 4.319      ;
; 2.680 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[6]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.388      ; 4.310      ;
; 2.680 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[6]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.388      ; 4.310      ;
; 2.680 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[2]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.388      ; 4.310      ;
; 2.680 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[2]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.388      ; 4.310      ;
; 2.680 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[3]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.388      ; 4.310      ;
; 2.680 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[3]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.388      ; 4.310      ;
; 2.680 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[0]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.388      ; 4.310      ;
; 2.680 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[0]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.388      ; 4.310      ;
; 2.680 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[1]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.388      ; 4.310      ;
; 2.680 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[1]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.388      ; 4.310      ;
; 2.686 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[5]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.395      ; 4.323      ;
; 2.686 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[8]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.395      ; 4.323      ;
; 2.686 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[10]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.395      ; 4.323      ;
; 2.700 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a6                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.382      ; 4.324      ;
; 2.700 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a8                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.382      ; 4.324      ;
; 2.700 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a5                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.382      ; 4.324      ;
; 2.714 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity6a[2]                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.350      ; 4.306      ;
; 2.714 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[10]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.350      ; 4.306      ;
; 2.714 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[11]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.350      ; 4.306      ;
; 2.714 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[9]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.350      ; 4.306      ;
; 2.714 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[8]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.350      ; 4.306      ;
; 2.724 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a4~portb_address_reg0    ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.768      ; 4.776      ;
; 2.748 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a0                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.334      ; 4.324      ;
; 2.748 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity6a[1]                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.334      ; 4.324      ;
; 2.748 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity6a[0]                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.334      ; 4.324      ;
; 2.748 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|parity5                         ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.334      ; 4.324      ;
; 2.748 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[6]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.334      ; 4.324      ;
; 2.748 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[5]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.334      ; 4.324      ;
; 2.748 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[3]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.334      ; 4.324      ;
; 2.748 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[2]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.334      ; 4.324      ;
; 2.748 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[1]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.334      ; 4.324      ;
; 2.748 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[0]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.334      ; 4.324      ;
; 2.756 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a9                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.308      ; 4.306      ;
; 2.756 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a11                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.308      ; 4.306      ;
; 2.756 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a10                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.308      ; 4.306      ;
; 2.756 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[10]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.308      ; 4.306      ;
; 2.756 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[10] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.308      ; 4.306      ;
; 2.756 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[11]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.308      ; 4.306      ;
; 2.756 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[11] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.308      ; 4.306      ;
; 2.761 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[7]                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.763      ; 4.765      ;
; 2.761 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[6]                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.763      ; 4.765      ;
; 2.761 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[5]                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.763      ; 4.765      ;
; 2.761 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[4]                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.763      ; 4.765      ;
; 2.781 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity3a[2]                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.303      ; 4.326      ;
; 2.781 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[4]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.303      ; 4.326      ;
; 2.781 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[5]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.303      ; 4.326      ;
; 2.800 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a1                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.282      ; 4.324      ;
; 2.800 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a2                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.282      ; 4.324      ;
; 2.800 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a3                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.282      ; 4.324      ;
; 2.800 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a4                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.282      ; 4.324      ;
; 2.812 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity3a[1]                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.271      ; 4.325      ;
; 2.812 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[9]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.271      ; 4.325      ;
; 2.812 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[8]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.271      ; 4.325      ;
; 2.812 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[10]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.271      ; 4.325      ;
; 2.812 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[11]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.271      ; 4.325      ;
; 2.816 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[4]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.255      ; 4.313      ;
; 2.824 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a5                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.260      ; 4.326      ;
; 2.824 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a6                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.260      ; 4.326      ;
; 2.824 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a7                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.260      ; 4.326      ;
; 2.824 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a8                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.260      ; 4.326      ;
; 2.824 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a9                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.260      ; 4.326      ;
; 2.824 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a10                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.260      ; 4.326      ;
; 2.824 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a11                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.260      ; 4.326      ;
; 2.824 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a4                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.260      ; 4.326      ;
; 2.824 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[5]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.260      ; 4.326      ;
; 2.826 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[6]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.246      ; 4.314      ;
; 2.826 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[7]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.246      ; 4.314      ;
; 2.826 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[1]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.246      ; 4.314      ;
; 2.826 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[0]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.246      ; 4.314      ;
; 2.834 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[7]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.247      ; 4.323      ;
; 2.843 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[7]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.229      ; 4.314      ;
; 2.851 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[3]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.221      ; 4.314      ;
; 2.851 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[7]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.221      ; 4.314      ;
; 2.851 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[6]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.221      ; 4.314      ;
; 2.851 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[6]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.221      ; 4.314      ;
; 2.851 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[1]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.221      ; 4.314      ;
; 2.851 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[1]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.221      ; 4.314      ;
; 2.851 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[0]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.221      ; 4.314      ;
; 2.851 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[0]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.221      ; 4.314      ;
; 2.872 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[9]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.211      ; 4.325      ;
; 2.872 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[9]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.211      ; 4.325      ;
; 2.872 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[8]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.211      ; 4.325      ;
; 2.872 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[11]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.211      ; 4.325      ;
; 2.872 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[11]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.211      ; 4.325      ;
; 2.872 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[10]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.211      ; 4.325      ;
; 2.877 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a7                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.205      ; 4.324      ;
; 2.894 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity3a[0]                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.190      ; 4.326      ;
; 2.894 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|parity2                         ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.190      ; 4.326      ;
; 2.894 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a0                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.190      ; 4.326      ;
; 2.894 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[3]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.190      ; 4.326      ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'spi_sck'                                                                                                                                                                                                 ;
+-------+----------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.819 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[27]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.282      ; 4.343      ;
; 2.825 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[0]                                                                               ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.275      ; 4.342      ;
; 2.825 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[1]                                                                               ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.275      ; 4.342      ;
; 2.825 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[2]                                                                               ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.275      ; 4.342      ;
; 2.825 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[3]                                                                               ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.275      ; 4.342      ;
; 2.825 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[4]                                                                               ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.275      ; 4.342      ;
; 2.825 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[5]                                                                               ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.275      ; 4.342      ;
; 2.825 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[10]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.275      ; 4.342      ;
; 2.825 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[11]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.275      ; 4.342      ;
; 2.825 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[12]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.275      ; 4.342      ;
; 2.825 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[30]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.275      ; 4.342      ;
; 2.825 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[31]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.275      ; 4.342      ;
; 2.825 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[32]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.275      ; 4.342      ;
; 2.825 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[35]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.275      ; 4.342      ;
; 2.825 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[36]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.275      ; 4.342      ;
; 2.825 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[39]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.275      ; 4.342      ;
; 2.825 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[40]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.275      ; 4.342      ;
; 2.864 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[6]                                                                               ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.235      ; 4.341      ;
; 2.864 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[7]                                                                               ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.235      ; 4.341      ;
; 2.864 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[8]                                                                               ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.235      ; 4.341      ;
; 2.864 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[37]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.235      ; 4.341      ;
; 2.864 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[38]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.235      ; 4.341      ;
; 2.892 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[9]                                                                               ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.206      ; 4.340      ;
; 2.892 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[26]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.206      ; 4.340      ;
; 2.892 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[29]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.206      ; 4.340      ;
; 2.908 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[13]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.191      ; 4.341      ;
; 2.908 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[14]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.191      ; 4.341      ;
; 2.908 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[15]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.191      ; 4.341      ;
; 2.908 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[16]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.191      ; 4.341      ;
; 2.908 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[17]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.191      ; 4.341      ;
; 2.908 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[18]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.191      ; 4.341      ;
; 2.908 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[19]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.191      ; 4.341      ;
; 2.908 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[20]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.191      ; 4.341      ;
; 2.908 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[21]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.191      ; 4.341      ;
; 2.908 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[22]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.191      ; 4.341      ;
; 2.908 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[23]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.191      ; 4.341      ;
; 2.908 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[24]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.191      ; 4.341      ;
; 2.908 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[25]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.191      ; 4.341      ;
; 2.908 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[28]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.191      ; 4.341      ;
; 2.908 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[33]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.191      ; 4.341      ;
; 2.908 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[34]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.191      ; 4.341      ;
; 2.984 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[7]                          ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.084      ; 4.310      ;
; 2.984 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[11]                         ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.084      ; 4.310      ;
; 2.989 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[41]                                                                             ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.085      ; 4.316      ;
; 2.989 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[40]                                                                             ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.085      ; 4.316      ;
; 3.031 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[2]                          ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.040      ; 4.313      ;
; 3.031 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[9]                          ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.047      ; 4.320      ;
; 3.081 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[3]                          ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.991      ; 4.314      ;
; 3.081 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[6]                          ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.991      ; 4.314      ;
; 3.081 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[1]                          ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.991      ; 4.314      ;
; 3.081 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[0]                          ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.991      ; 4.314      ;
; 3.099 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[8]                          ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.982      ; 4.323      ;
; 3.099 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[10]                         ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.982      ; 4.323      ;
; 3.278 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a0      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.791      ; 4.311      ;
; 3.278 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|parity5         ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.791      ; 4.311      ;
; 3.278 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|wrptr_g[4]                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.791      ; 4.311      ;
; 3.278 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|wrptr_g[2]                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.791      ; 4.311      ;
; 3.278 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|wrptr_g[3]                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.791      ; 4.311      ;
; 3.278 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|wrptr_g[6]                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.791      ; 4.311      ;
; 3.278 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|wrptr_g[10]                                 ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.791      ; 4.311      ;
; 3.278 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|wrptr_g[1]                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.791      ; 4.311      ;
; 3.313 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a6      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.758      ; 4.313      ;
; 3.313 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a7      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.758      ; 4.313      ;
; 3.313 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a9      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.758      ; 4.313      ;
; 3.313 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a11     ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.758      ; 4.313      ;
; 3.313 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a10     ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.758      ; 4.313      ;
; 3.313 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[4]                          ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.758      ; 4.313      ;
; 3.313 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[5]                          ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.758      ; 4.313      ;
; 3.321 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a3      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.748      ; 4.311      ;
; 3.321 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a5      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.748      ; 4.311      ;
; 3.321 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a8      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.748      ; 4.311      ;
; 3.321 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a1      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.748      ; 4.311      ;
; 3.321 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a2      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.748      ; 4.311      ;
; 3.321 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a4      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.748      ; 4.311      ;
; 3.410 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[34]                                                                             ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.681      ; 4.333      ;
; 3.434 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity6a[2] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.634      ; 4.310      ;
; 3.434 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity6a[0] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.634      ; 4.310      ;
; 3.434 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity6a[1] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.634      ; 4.310      ;
; 3.434 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|wrptr_g[5]                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.634      ; 4.310      ;
; 3.434 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|wrptr_g[9]                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.634      ; 4.310      ;
; 3.434 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|wrptr_g[8]                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.634      ; 4.310      ;
; 3.434 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|wrptr_g[7]                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.634      ; 4.310      ;
; 3.434 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|wrptr_g[11]                                 ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.634      ; 4.310      ;
; 3.434 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|wrptr_g[0]                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.634      ; 4.310      ;
; 3.448 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[24]                                                                             ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.645      ; 4.335      ;
; 3.448 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[22]                                                                             ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.645      ; 4.335      ;
; 3.448 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[19]                                                                             ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.645      ; 4.335      ;
; 3.448 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[18]                                                                             ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.645      ; 4.335      ;
; 3.458 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a3      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.606      ; 4.306      ;
; 3.458 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a4      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.606      ; 4.306      ;
; 3.458 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a5      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.606      ; 4.306      ;
; 3.458 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a8      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.606      ; 4.306      ;
; 3.458 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a2      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.606      ; 4.306      ;
; 3.466 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity3a[2] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.598      ; 4.306      ;
; 3.466 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|parity2         ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.598      ; 4.306      ;
; 3.466 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[10]                                 ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.598      ; 4.306      ;
; 3.466 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[11]                                 ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.598      ; 4.306      ;
; 3.472 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[17]                                                                             ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.623      ; 4.337      ;
; 3.472 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[16]                                                                             ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.623      ; 4.337      ;
; 3.472 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[15]                                                                             ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.623      ; 4.337      ;
+-------+----------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk_10mhz'                                                                                                                 ;
+-------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 3.526 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[0]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.597      ; 4.335      ;
; 3.526 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[1]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.597      ; 4.335      ;
; 3.526 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[10]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.597      ; 4.335      ;
; 4.014 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[0]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.109      ; 4.335      ;
; 4.014 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[1]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.109      ; 4.335      ;
; 4.014 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[2]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.109      ; 4.335      ;
; 4.014 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[4]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.109      ; 4.335      ;
; 4.014 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[3]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.109      ; 4.335      ;
; 4.014 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sclk             ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.109      ; 4.335      ;
; 4.014 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[0] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.109      ; 4.335      ;
; 4.014 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[1] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.109      ; 4.335      ;
; 4.014 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[2] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.109      ; 4.335      ;
; 4.014 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[3] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.109      ; 4.335      ;
; 4.014 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_state.1     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.109      ; 4.335      ;
; 4.014 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sen_n            ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.109      ; 4.335      ;
; 4.014 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[5]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.109      ; 4.335      ;
; 4.014 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[2]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.109      ; 4.335      ;
; 4.014 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[3]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.107      ; 4.333      ;
; 4.014 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[4]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.109      ; 4.335      ;
; 4.014 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[5]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.107      ; 4.333      ;
; 4.014 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[6]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.109      ; 4.335      ;
; 4.014 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[7]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.109      ; 4.335      ;
; 4.014 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[8]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.107      ; 4.333      ;
; 4.014 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[9]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.107      ; 4.333      ;
; 4.014 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[11]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.109      ; 4.335      ;
; 4.014 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[12]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.109      ; 4.335      ;
; 4.014 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[13]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.109      ; 4.335      ;
; 4.014 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[14]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.109      ; 4.335      ;
; 4.014 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[15]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.109      ; 4.335      ;
+-------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ad9866_clk'                                                                                                ;
+--------+--------------+----------------+------------+------------+------------+------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock      ; Clock Edge ; Target                                                                 ;
+--------+--------------+----------------+------------+------------+------------+------------------------------------------------------------------------+
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[0]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[0]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[10]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[10]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[11]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[11]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[12]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[12]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[13]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[13]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[14]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[14]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[15]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[15]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[16]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[16]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[17]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[17]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[1]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[1]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[2]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[2]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[3]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[3]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[4]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[4]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[5]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[5]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[6]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[6]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[7]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[7]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[8]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[8]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[9]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[9]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[0]                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[10]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[11]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[12]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[13]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[14]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[15]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[16]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[17]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[18]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[19]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[1]                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[20]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[21]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[22]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[23]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[24]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[25]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[26]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[27]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[28]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[29]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[2]                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[30]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[31]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[32]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[33]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[34]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[35]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[3]                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[4]                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[5]                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[6]                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[7]                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[8]                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[9]                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[0]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[0]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[10]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[10]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[11]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[11]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[12]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[12]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[13]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[13]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[14]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[14]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[15]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[15]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[16]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[16]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[17]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[17]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[1]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[1]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[2]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[2]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[3]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[3]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[4]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[4]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[5]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[5]~_Duplicate_1  ;
+--------+--------------+----------------+------------+------------+------------+------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'spi_slave:spi_slave_rx_inst|done'                                                 ;
+--------+--------------+----------------+------------+----------------------------------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                            ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------+----------------------------------+------------+-------------------------+
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[0]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[0]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[10]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[10]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[11]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[11]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[12]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[12]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[13]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[13]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[14]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[14]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[15]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[15]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[16]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[16]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[17]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[17]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[18]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[18]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[19]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[19]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[1]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[1]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[20]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[20]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[21]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[21]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[22]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[22]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[23]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[23]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[24]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[24]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[25]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[25]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[26]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[26]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[27]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[27]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[28]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[28]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[29]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[29]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[2]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[2]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[30]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[30]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[31]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[31]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[3]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[3]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[4]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[4]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[5]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[5]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[6]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[6]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[7]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[7]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[8]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[8]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[9]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[9]~_Duplicate_1  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; att[0]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; att[1]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; att[2]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; att[3]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; att[4]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; dither                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; randomize               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[0]~_Duplicate_2  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[10]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[11]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[12]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[13]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[14]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[15]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[16]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[17]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[18]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[19]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[1]~_Duplicate_2  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[20]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[21]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[22]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[23]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[24]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[25]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[26]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[27]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[28]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[29]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[2]~_Duplicate_2  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[30]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[31]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[3]~_Duplicate_2  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[4]~_Duplicate_2  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[5]~_Duplicate_2  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[6]~_Duplicate_2  ;
+--------+--------------+----------------+------------+----------------------------------+------------+-------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'spi_sck'                                                                                                                                                         ;
+--------+--------------+----------------+------------+---------+------------+---------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock   ; Clock Edge ; Target                                                                                                                          ;
+--------+--------------+----------------+------------+---------+------------+---------------------------------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[0]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[10]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[11]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[12]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[13]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[14]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[15]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[16]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[17]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[18]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[19]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[1]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[20]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[21]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[22]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[23]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[24]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[25]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[26]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[27]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[28]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[29]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[2]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[30]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[31]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[32]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[33]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[34]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[35]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[36]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[37]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[38]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[39]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[3]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[40]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[41]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[42]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[43]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[44]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[45]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[46]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[47]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[4]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[5]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[6]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[7]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[8]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[9]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a0~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a12~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a16~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a20~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a24~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a28~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a32~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a36~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a40~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a44~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a4~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a8~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a0~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a0~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a0~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a12~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a12~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a12~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a16~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a16~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a16~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a20~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a20~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a20~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a24~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a24~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a24~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a28~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a28~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a28~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a4~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a4~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a4~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a8~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a8~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a8~porta_we_reg        ;
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; spi_sck ; Rise       ; spi_sck                                                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a0                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a1                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a10                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a11                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a2                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a3                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a4                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a5                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a6                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a7                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a8                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a9                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|parity2                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity3a[0]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity3a[1]               ;
+--------+--------------+----------------+------------+---------+------------+---------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_10mhz'                                                                                 ;
+--------+--------------+----------------+-----------------+-----------+------------+----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock     ; Clock Edge ; Target                                             ;
+--------+--------------+----------------+-----------------+-----------+------------+----------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk_10mhz ; Rise       ; clk_10mhz                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[0]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[1]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[2]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[3]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[4]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[5]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_bitcount[0]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_bitcount[1]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_bitcount[2]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_bitcount[3]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[0]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[10]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[11]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[12]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[13]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[14]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[15]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[1]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[2]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[3]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[4]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[5]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[6]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[7]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[8]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[9]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_state.1                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|sclk                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|sen_n                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[0]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[10]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[11]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[12]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[13]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[14]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[15]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[16]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[17]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[18]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[19]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[1]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[20]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[21]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[22]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[23]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[2]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[3]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[4]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[5]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[6]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[7]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[8]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[9]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; prev_gain[0]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; prev_gain[1]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; prev_gain[2]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; prev_gain[3]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; prev_gain[4]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; prev_gain[5]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[19] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[20] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[21] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[22] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[23] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[9]  ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset             ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[0]                      ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[1]                      ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[2]                      ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[3]                      ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[4]                      ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[5]                      ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_bitcount[0]                ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_bitcount[1]                ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_bitcount[2]                ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_bitcount[3]                ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[11]                   ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[12]                   ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[13]                   ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[14]                   ;
+--------+--------------+----------------+-----------------+-----------+------------+----------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                         ;
+------------------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port        ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+------------------+----------------------------------+-------+-------+------------+----------------------------------+
; ad9866_adio[*]   ; ad9866_clk                       ; 2.653 ; 2.856 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[0]  ; ad9866_clk                       ; 0.975 ; 1.236 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[1]  ; ad9866_clk                       ; 1.879 ; 2.058 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[2]  ; ad9866_clk                       ; 0.876 ; 1.198 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[3]  ; ad9866_clk                       ; 1.443 ; 1.744 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[4]  ; ad9866_clk                       ; 2.428 ; 2.641 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[5]  ; ad9866_clk                       ; 2.267 ; 2.474 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[6]  ; ad9866_clk                       ; 2.038 ; 2.260 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[7]  ; ad9866_clk                       ; 1.972 ; 2.157 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[8]  ; ad9866_clk                       ; 2.123 ; 2.349 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[9]  ; ad9866_clk                       ; 2.097 ; 2.306 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[10] ; ad9866_clk                       ; 2.653 ; 2.856 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[11] ; ad9866_clk                       ; 1.485 ; 1.762 ; Rise       ; ad9866_clk                       ;
; ptt_in           ; ad9866_clk                       ; 3.211 ; 3.550 ; Rise       ; ad9866_clk                       ;
; ptt_in           ; ad9866_clk                       ; 2.640 ; 2.935 ; Fall       ; ad9866_clk                       ;
; ad9866_sdo       ; clk_10mhz                        ; 2.438 ; 2.812 ; Rise       ; clk_10mhz                        ;
; ptt_in           ; spi_sck                          ; 5.780 ; 6.019 ; Rise       ; spi_sck                          ;
; spi_ce[*]        ; spi_sck                          ; 4.817 ; 5.324 ; Rise       ; spi_sck                          ;
;  spi_ce[0]       ; spi_sck                          ; 4.817 ; 5.324 ; Rise       ; spi_sck                          ;
; spi_mosi         ; spi_sck                          ; 1.626 ; 1.964 ; Rise       ; spi_sck                          ;
; spi_ce[*]        ; spi_sck                          ; 2.908 ; 3.217 ; Fall       ; spi_sck                          ;
;  spi_ce[0]       ; spi_sck                          ; 2.908 ; 3.217 ; Fall       ; spi_sck                          ;
; ptt_in           ; spi_slave:spi_slave_rx_inst|done ; 3.436 ; 3.655 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
+------------------+----------------------------------+-------+-------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                            ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port        ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+
; ad9866_adio[*]   ; ad9866_clk                       ; -0.402 ; -0.677 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[0]  ; ad9866_clk                       ; -0.438 ; -0.677 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[1]  ; ad9866_clk                       ; -1.320 ; -1.480 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[2]  ; ad9866_clk                       ; -0.402 ; -0.699 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[3]  ; ad9866_clk                       ; -0.974 ; -1.262 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[4]  ; ad9866_clk                       ; -1.904 ; -2.108 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[5]  ; ad9866_clk                       ; -1.741 ; -1.927 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[6]  ; ad9866_clk                       ; -1.529 ; -1.730 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[7]  ; ad9866_clk                       ; -1.453 ; -1.619 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[8]  ; ad9866_clk                       ; -1.611 ; -1.816 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[9]  ; ad9866_clk                       ; -1.586 ; -1.774 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[10] ; ad9866_clk                       ; -2.133 ; -2.316 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[11] ; ad9866_clk                       ; -0.919 ; -1.173 ; Rise       ; ad9866_clk                       ;
; ptt_in           ; ad9866_clk                       ; -1.302 ; -1.562 ; Rise       ; ad9866_clk                       ;
; ptt_in           ; ad9866_clk                       ; -1.358 ; -1.623 ; Fall       ; ad9866_clk                       ;
; ad9866_sdo       ; clk_10mhz                        ; -1.914 ; -2.276 ; Rise       ; clk_10mhz                        ;
; ptt_in           ; spi_sck                          ; -3.967 ; -4.183 ; Rise       ; spi_sck                          ;
; spi_ce[*]        ; spi_sck                          ; -0.589 ; -0.903 ; Rise       ; spi_sck                          ;
;  spi_ce[0]       ; spi_sck                          ; -0.589 ; -0.903 ; Rise       ; spi_sck                          ;
; spi_mosi         ; spi_sck                          ; -0.600 ; -0.860 ; Rise       ; spi_sck                          ;
; spi_ce[*]        ; spi_sck                          ; -2.051 ; -2.424 ; Fall       ; spi_sck                          ;
;  spi_ce[0]       ; spi_sck                          ; -2.051 ; -2.424 ; Fall       ; spi_sck                          ;
; ptt_in           ; spi_slave:spi_slave_rx_inst|done ; -0.798 ; -1.045 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                 ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port        ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+
; DEBUG_LED4       ; ad9866_clk                       ; 12.138 ; 11.484 ; Rise       ; ad9866_clk                       ;
; ad9866_pga[*]    ; ad9866_clk                       ; 14.226 ; 14.016 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[0]   ; ad9866_clk                       ; 10.913 ; 10.522 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[1]   ; ad9866_clk                       ; 10.887 ; 10.534 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[2]   ; ad9866_clk                       ; 10.195 ; 9.899  ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[3]   ; ad9866_clk                       ; 14.226 ; 14.016 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[4]   ; ad9866_clk                       ; 10.669 ; 10.264 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[5]   ; ad9866_clk                       ; 10.128 ; 9.828  ; Rise       ; ad9866_clk                       ;
; ad9866_rxclk     ; ad9866_clk                       ; 6.704  ; 6.996  ; Rise       ; ad9866_clk                       ;
; ad9866_txclk     ; ad9866_clk                       ; 6.704  ; 6.996  ; Rise       ; ad9866_clk                       ;
; rxFIFOEmpty      ; ad9866_clk                       ; 13.879 ; 14.348 ; Rise       ; ad9866_clk                       ;
; txFIFOFull       ; ad9866_clk                       ; 11.440 ; 11.716 ; Rise       ; ad9866_clk                       ;
; ad9866_adio[*]   ; ad9866_clk                       ; 11.225 ; 11.272 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[0]  ; ad9866_clk                       ; 7.846  ; 7.778  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[1]  ; ad9866_clk                       ; 7.850  ; 7.756  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[2]  ; ad9866_clk                       ; 7.503  ; 7.439  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[3]  ; ad9866_clk                       ; 7.477  ; 7.425  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[4]  ; ad9866_clk                       ; 8.343  ; 8.204  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[5]  ; ad9866_clk                       ; 8.314  ; 8.189  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[6]  ; ad9866_clk                       ; 8.128  ; 7.989  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[7]  ; ad9866_clk                       ; 8.338  ; 8.215  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[8]  ; ad9866_clk                       ; 8.265  ; 8.181  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[9]  ; ad9866_clk                       ; 8.120  ; 7.984  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[10] ; ad9866_clk                       ; 11.225 ; 11.272 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[11] ; ad9866_clk                       ; 8.257  ; 8.178  ; Fall       ; ad9866_clk                       ;
; ad9866_rxclk     ; ad9866_clk                       ; 6.704  ; 6.996  ; Fall       ; ad9866_clk                       ;
; ad9866_txclk     ; ad9866_clk                       ; 6.704  ; 6.996  ; Fall       ; ad9866_clk                       ;
; DEBUG_LED1       ; clk_10mhz                        ; 7.534  ; 7.276  ; Rise       ; clk_10mhz                        ;
; DEBUG_LED2       ; clk_10mhz                        ; 7.355  ; 7.077  ; Rise       ; clk_10mhz                        ;
; ad9866_rst_n     ; clk_10mhz                        ; 8.274  ; 7.995  ; Rise       ; clk_10mhz                        ;
; ad9866_sclk      ; clk_10mhz                        ; 9.222  ; 8.907  ; Rise       ; clk_10mhz                        ;
; ad9866_sdio      ; clk_10mhz                        ; 7.909  ; 7.756  ; Rise       ; clk_10mhz                        ;
; ad9866_sen_n     ; clk_10mhz                        ; 10.762 ; 10.766 ; Rise       ; clk_10mhz                        ;
; spi_miso         ; spi_sck                          ; 10.660 ; 10.741 ; Fall       ; spi_sck                          ;
; DEBUG_LED3       ; spi_slave:spi_slave_rx_inst|done ; 13.246 ; 12.968 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
; ad9866_pga[*]    ; spi_slave:spi_slave_rx_inst|done ; 13.991 ; 13.833 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[0]   ; spi_slave:spi_slave_rx_inst|done ; 10.842 ; 10.447 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[1]   ; spi_slave:spi_slave_rx_inst|done ; 10.443 ; 10.242 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[2]   ; spi_slave:spi_slave_rx_inst|done ; 10.486 ; 10.145 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[3]   ; spi_slave:spi_slave_rx_inst|done ; 13.991 ; 13.833 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[4]   ; spi_slave:spi_slave_rx_inst|done ; 10.953 ; 10.502 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[5]   ; spi_slave:spi_slave_rx_inst|done ; 10.528 ; 10.248 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                         ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port        ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+
; DEBUG_LED4       ; ad9866_clk                       ; 11.663 ; 10.995 ; Rise       ; ad9866_clk                       ;
; ad9866_pga[*]    ; ad9866_clk                       ; 9.832  ; 9.542  ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[0]   ; ad9866_clk                       ; 10.585 ; 10.208 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[1]   ; ad9866_clk                       ; 10.556 ; 10.218 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[2]   ; ad9866_clk                       ; 9.897  ; 9.609  ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[3]   ; ad9866_clk                       ; 13.853 ; 13.651 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[4]   ; ad9866_clk                       ; 10.352 ; 9.960  ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[5]   ; ad9866_clk                       ; 9.832  ; 9.542  ; Rise       ; ad9866_clk                       ;
; ad9866_rxclk     ; ad9866_clk                       ; 6.553  ; 6.836  ; Rise       ; ad9866_clk                       ;
; ad9866_txclk     ; ad9866_clk                       ; 6.553  ; 6.836  ; Rise       ; ad9866_clk                       ;
; rxFIFOEmpty      ; ad9866_clk                       ; 10.302 ; 10.675 ; Rise       ; ad9866_clk                       ;
; txFIFOFull       ; ad9866_clk                       ; 10.103 ; 10.529 ; Rise       ; ad9866_clk                       ;
; ad9866_adio[*]   ; ad9866_clk                       ; 7.296  ; 7.245  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[0]  ; ad9866_clk                       ; 7.650  ; 7.584  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[1]  ; ad9866_clk                       ; 7.653  ; 7.562  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[2]  ; ad9866_clk                       ; 7.320  ; 7.259  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[3]  ; ad9866_clk                       ; 7.296  ; 7.245  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[4]  ; ad9866_clk                       ; 8.127  ; 7.994  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[5]  ; ad9866_clk                       ; 8.100  ; 7.979  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[6]  ; ad9866_clk                       ; 7.913  ; 7.779  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[7]  ; ad9866_clk                       ; 8.122  ; 8.003  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[8]  ; ad9866_clk                       ; 8.053  ; 7.971  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[9]  ; ad9866_clk                       ; 7.906  ; 7.775  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[10] ; ad9866_clk                       ; 10.997 ; 11.051 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[11] ; ad9866_clk                       ; 8.045  ; 7.969  ; Fall       ; ad9866_clk                       ;
; ad9866_rxclk     ; ad9866_clk                       ; 6.553  ; 6.836  ; Fall       ; ad9866_clk                       ;
; ad9866_txclk     ; ad9866_clk                       ; 6.553  ; 6.836  ; Fall       ; ad9866_clk                       ;
; DEBUG_LED1       ; clk_10mhz                        ; 7.351  ; 7.098  ; Rise       ; clk_10mhz                        ;
; DEBUG_LED2       ; clk_10mhz                        ; 7.178  ; 6.907  ; Rise       ; clk_10mhz                        ;
; ad9866_rst_n     ; clk_10mhz                        ; 8.059  ; 7.790  ; Rise       ; clk_10mhz                        ;
; ad9866_sclk      ; clk_10mhz                        ; 8.970  ; 8.666  ; Rise       ; clk_10mhz                        ;
; ad9866_sdio      ; clk_10mhz                        ; 7.709  ; 7.560  ; Rise       ; clk_10mhz                        ;
; ad9866_sen_n     ; clk_10mhz                        ; 10.564 ; 10.560 ; Rise       ; clk_10mhz                        ;
; spi_miso         ; spi_sck                          ; 10.456 ; 10.542 ; Fall       ; spi_sck                          ;
; DEBUG_LED3       ; spi_slave:spi_slave_rx_inst|done ; 9.925  ; 9.521  ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
; ad9866_pga[*]    ; spi_slave:spi_slave_rx_inst|done ; 9.789  ; 9.598  ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[0]   ; spi_slave:spi_slave_rx_inst|done ; 10.327 ; 9.968  ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[1]   ; spi_slave:spi_slave_rx_inst|done ; 9.789  ; 9.598  ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[2]   ; spi_slave:spi_slave_rx_inst|done ; 9.988  ; 9.679  ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[3]   ; spi_slave:spi_slave_rx_inst|done ; 13.063 ; 12.894 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[4]   ; spi_slave:spi_slave_rx_inst|done ; 10.439 ; 10.023 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[5]   ; spi_slave:spi_slave_rx_inst|done ; 9.924  ; 9.724  ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+


+------------------------------------------------------------------+
; Propagation Delay                                                ;
+------------+-----------------+--------+--------+--------+--------+
; Input Port ; Output Port     ; RR     ; RF     ; FR     ; FF     ;
+------------+-----------------+--------+--------+--------+--------+
; ptt_in     ; DEBUG_LED4      ; 12.584 ; 12.037 ; 12.886 ; 12.399 ;
; ptt_in     ; ad9866_adio[0]  ; 8.373  ; 7.989  ; 8.611  ; 8.227  ;
; ptt_in     ; ad9866_adio[1]  ; 8.420  ; 8.036  ; 8.673  ; 8.289  ;
; ptt_in     ; ad9866_adio[2]  ; 8.373  ; 7.989  ; 8.635  ; 8.251  ;
; ptt_in     ; ad9866_adio[3]  ; 8.373  ; 7.989  ; 8.635  ; 8.251  ;
; ptt_in     ; ad9866_adio[4]  ; 9.204  ; 8.820  ; 9.389  ; 9.005  ;
; ptt_in     ; ad9866_adio[5]  ; 9.204  ; 8.820  ; 9.389  ; 9.005  ;
; ptt_in     ; ad9866_adio[6]  ; 9.181  ; 8.797  ; 9.383  ; 8.999  ;
; ptt_in     ; ad9866_adio[7]  ; 9.181  ; 8.797  ; 9.383  ; 8.999  ;
; ptt_in     ; ad9866_adio[8]  ; 9.612  ; 9.228  ; 9.791  ; 9.407  ;
; ptt_in     ; ad9866_adio[9]  ; 9.612  ; 9.228  ; 9.791  ; 9.407  ;
; ptt_in     ; ad9866_adio[10] ; 9.617  ; 9.233  ; 9.781  ; 9.397  ;
; ptt_in     ; ad9866_adio[11] ; 10.350 ; 9.966  ; 10.444 ; 10.060 ;
; ptt_in     ; ad9866_rxen     ;        ; 11.200 ; 11.604 ;        ;
; ptt_in     ; ad9866_txen     ; 8.616  ;        ;        ; 8.816  ;
; ptt_in     ; ptt_out         ; 7.762  ;        ;        ; 8.016  ;
; spi_ce[0]  ; spi_miso        ; 7.564  ; 7.180  ; 7.919  ; 7.535  ;
+------------+-----------------+--------+--------+--------+--------+


+------------------------------------------------------------------+
; Minimum Propagation Delay                                        ;
+------------+-----------------+--------+--------+--------+--------+
; Input Port ; Output Port     ; RR     ; RF     ; FR     ; FF     ;
+------------+-----------------+--------+--------+--------+--------+
; ptt_in     ; DEBUG_LED4      ; 12.186 ; 11.666 ; 12.467 ; 11.991 ;
; ptt_in     ; ad9866_adio[0]  ; 8.071  ; 7.703  ; 8.299  ; 7.931  ;
; ptt_in     ; ad9866_adio[1]  ; 8.115  ; 7.747  ; 8.358  ; 7.990  ;
; ptt_in     ; ad9866_adio[2]  ; 8.070  ; 7.702  ; 8.321  ; 7.953  ;
; ptt_in     ; ad9866_adio[3]  ; 8.070  ; 7.702  ; 8.321  ; 7.953  ;
; ptt_in     ; ad9866_adio[4]  ; 8.868  ; 8.500  ; 9.045  ; 8.677  ;
; ptt_in     ; ad9866_adio[5]  ; 8.868  ; 8.500  ; 9.045  ; 8.677  ;
; ptt_in     ; ad9866_adio[6]  ; 8.847  ; 8.479  ; 9.040  ; 8.672  ;
; ptt_in     ; ad9866_adio[7]  ; 8.847  ; 8.479  ; 9.040  ; 8.672  ;
; ptt_in     ; ad9866_adio[8]  ; 9.260  ; 8.892  ; 9.432  ; 9.064  ;
; ptt_in     ; ad9866_adio[9]  ; 9.260  ; 8.892  ; 9.432  ; 9.064  ;
; ptt_in     ; ad9866_adio[10] ; 9.265  ; 8.897  ; 9.423  ; 9.055  ;
; ptt_in     ; ad9866_adio[11] ; 9.969  ; 9.601  ; 10.059 ; 9.691  ;
; ptt_in     ; ad9866_rxen     ;        ; 10.984 ; 11.380 ;        ;
; ptt_in     ; ad9866_txen     ; 8.400  ;        ;        ; 8.592  ;
; ptt_in     ; ptt_out         ; 7.575  ;        ;        ; 7.817  ;
; spi_ce[0]  ; spi_miso        ; 7.288  ; 6.920  ; 7.633  ; 7.265  ;
+------------+-----------------+--------+--------+--------+--------+


----------------
; MTBF Summary ;
----------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Synchronizer Summary                                                                                                                                                                                                                                                                                    ;
+-------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+-------------------------+----------------------+-------------------------+
; Source Node                                                                               ; Synchronization Node                                                                                                             ; Worst-Case MTBF (Years) ; Typical MTBF (Years) ; Included in Design MTBF ;
+-------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+-------------------------+----------------------+-------------------------+
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[8]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[8]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[10] ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[10] ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[5]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[5]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[3]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[3]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[6]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[6]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[0]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[0]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[7]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[7]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[9]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[9]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[1]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[1]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[2]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[2]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[4]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[4]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[11] ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[11] ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[9]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[9]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[5]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[5]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[3]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[3]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[7]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[7]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[1]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[1]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[11]         ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[11] ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[8]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[8]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[6]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[6]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[4]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[4]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[2]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[2]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[0]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[0]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[10]         ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[10] ; Not Calculated          ; Not Calculated       ; Yes                     ;
+-------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+-------------------------+----------------------+-------------------------+


Synchronizer Chain #1: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[8]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[8] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -5.979         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[8]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[8] ;                ;              ;                  ; -1.160       ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[8] ;                ;              ;                  ; -4.819       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #2: Worst-Case MTBF is Not Calculated
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                              ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                            ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[10]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[10] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                   ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                   ;
; Included in Design MTBF ; Yes                                                                                                                              ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; -5.467         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[10]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[10] ;                ;              ;                  ; -1.050       ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[10] ;                ;              ;                  ; -4.417       ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #3: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[5]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[5] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -5.410         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[5]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[5] ;                ;              ;                  ; -0.728       ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[5] ;                ;              ;                  ; -4.682       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #4: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[3]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[3] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -5.230         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[3]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[3] ;                ;              ;                  ; -0.928       ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[3] ;                ;              ;                  ; -4.302       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #5: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[6]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[6] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -4.797         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[6]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[6] ;                ;              ;                  ; 0.084        ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[6] ;                ;              ;                  ; -4.881       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #6: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[0]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[0] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -4.754         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[0]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[0] ;                ;              ;                  ; -0.126       ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[0] ;                ;              ;                  ; -4.628       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #7: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[7]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[7] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -4.745         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[7]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[7] ;                ;              ;                  ; -0.193       ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[7] ;                ;              ;                  ; -4.552       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #8: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[9]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[9] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -4.721         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[9]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[9] ;                ;              ;                  ; 0.087        ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[9] ;                ;              ;                  ; -4.808       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #9: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[1]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[1] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -4.345         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[1]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[1] ;                ;              ;                  ; -0.127       ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[1] ;                ;              ;                  ; -4.218       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #10: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[2]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[2] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -4.240         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[2]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[2] ;                ;              ;                  ; 0.083        ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[2] ;                ;              ;                  ; -4.323       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #11: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[4]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[4] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -4.231         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[4]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[4] ;                ;              ;                  ; 0.082        ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[4] ;                ;              ;                  ; -4.313       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #12: Worst-Case MTBF is Not Calculated
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                              ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                            ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[11]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[11] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                   ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                   ;
; Included in Design MTBF ; Yes                                                                                                                              ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; -4.003         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[11]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[11] ;                ;              ;                  ; 0.087        ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[11] ;                ;              ;                  ; -4.090       ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #13: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[9]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[9] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; -0.131         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[9]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[9]  ;                ;              ;                  ; -0.131       ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[9] ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #14: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[5]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[5] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; -0.129         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[5]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[5]  ;                ;              ;                  ; -0.129       ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[5] ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #15: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[3]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[3] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; -0.129         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[3]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[3]  ;                ;              ;                  ; -0.129       ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[3] ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #16: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[7]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[7] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; -0.128         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[7]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[7]  ;                ;              ;                  ; -0.128       ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[7] ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #17: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[1]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[1] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; -0.128         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[1]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[1]  ;                ;              ;                  ; -0.128       ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[1] ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #18: Worst-Case MTBF is Not Calculated
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                              ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                            ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[11]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[11] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                   ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                   ;
; Included in Design MTBF ; Yes                                                                                                                              ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                           ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                              ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                            ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                               ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                       ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                       ; -0.126         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                          ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                       ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                           ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                              ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                        ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                                ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[11]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                          ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[11]  ;                ;              ;                  ; -0.126       ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[11] ;                ;              ;                  ; n/a          ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #19: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[8]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[8] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; 0.080          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[8]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[8]  ;                ;              ;                  ; 0.080        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[8] ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #20: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[6]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[6] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; 0.080          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[6]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[6]  ;                ;              ;                  ; 0.080        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[6] ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #21: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[4]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[4] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; 0.080          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[4]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[4]  ;                ;              ;                  ; 0.080        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[4] ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #22: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[2]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[2] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; 0.080          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[2]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[2]  ;                ;              ;                  ; 0.080        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[2] ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #23: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[0]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[0] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; 0.081          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[0]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[0]  ;                ;              ;                  ; 0.081        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[0] ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #24: Worst-Case MTBF is Not Calculated
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                              ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                            ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[10]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[10] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                   ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                   ;
; Included in Design MTBF ; Yes                                                                                                                              ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                           ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                              ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                            ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                               ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                       ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                       ; 0.083          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                          ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                       ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                           ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                              ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                        ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                                ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[10]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                          ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[10]  ;                ;              ;                  ; 0.083        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[10] ;                ;              ;                  ; n/a          ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 135.98 MHz ; 135.98 MHz      ; ad9866_clk ;      ;
; 165.78 MHz ; 165.78 MHz      ; spi_sck    ;      ;
; 233.97 MHz ; 233.97 MHz      ; clk_10mhz  ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                         ;
+----------------------------------+---------+---------------+
; Clock                            ; Slack   ; End Point TNS ;
+----------------------------------+---------+---------------+
; ad9866_clk                       ; -12.318 ; -23286.815    ;
; spi_sck                          ; -4.480  ; -512.704      ;
; clk_10mhz                        ; -4.423  ; -209.847      ;
; spi_slave:spi_slave_rx_inst|done ; -0.739  ; -44.832       ;
+----------------------------------+---------+---------------+


+-----------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                         ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; spi_sck                          ; -0.226 ; -9.705        ;
; ad9866_clk                       ; -0.028 ; -0.034        ;
; clk_10mhz                        ; 0.402  ; 0.000         ;
; spi_slave:spi_slave_rx_inst|done ; 0.409  ; 0.000         ;
+----------------------------------+--------+---------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+------------+--------+-----------------+
; Clock      ; Slack  ; End Point TNS   ;
+------------+--------+-----------------+
; spi_sck    ; -3.316 ; -751.466        ;
; clk_10mhz  ; -3.282 ; -93.842         ;
; ad9866_clk ; -2.676 ; -321.906        ;
+------------+--------+-----------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+------------+-------+-----------------+
; Clock      ; Slack ; End Point TNS   ;
+------------+-------+-----------------+
; ad9866_clk ; 2.219 ; 0.000           ;
; spi_sck    ; 2.370 ; 0.000           ;
; clk_10mhz  ; 3.163 ; 0.000           ;
+------------+-------+-----------------+


+-----------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary          ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; ad9866_clk                       ; -4.000 ; -13114.361    ;
; spi_slave:spi_slave_rx_inst|done ; -4.000 ; -325.889      ;
; spi_sck                          ; -3.201 ; -578.212      ;
; clk_10mhz                        ; -3.000 ; -127.908      ;
+----------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ad9866_clk'                                                                                                                             ;
+---------+------------+-----------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack   ; From Node  ; To Node                                             ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------+-----------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -12.318 ; rxfreq[18] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.027     ; 13.283     ;
; -12.318 ; rxfreq[19] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.027     ; 13.283     ;
; -12.318 ; rxfreq[20] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.027     ; 13.283     ;
; -12.318 ; rxfreq[21] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.027     ; 13.283     ;
; -12.318 ; rxfreq[22] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.027     ; 13.283     ;
; -12.318 ; rxfreq[23] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.027     ; 13.283     ;
; -12.318 ; rxfreq[24] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.027     ; 13.283     ;
; -12.318 ; rxfreq[25] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.027     ; 13.283     ;
; -12.318 ; rxfreq[26] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.027     ; 13.283     ;
; -12.318 ; rxfreq[27] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.027     ; 13.283     ;
; -12.318 ; rxfreq[28] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.027     ; 13.283     ;
; -12.318 ; rxfreq[29] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.027     ; 13.283     ;
; -12.318 ; rxfreq[30] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.027     ; 13.283     ;
; -12.318 ; rxfreq[31] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.027     ; 13.283     ;
; -12.299 ; rxfreq[0]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.028     ; 13.263     ;
; -12.299 ; rxfreq[1]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.028     ; 13.263     ;
; -12.299 ; rxfreq[2]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.028     ; 13.263     ;
; -12.299 ; rxfreq[3]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.028     ; 13.263     ;
; -12.299 ; rxfreq[4]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.028     ; 13.263     ;
; -12.299 ; rxfreq[5]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.028     ; 13.263     ;
; -12.299 ; rxfreq[6]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.028     ; 13.263     ;
; -12.299 ; rxfreq[7]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.028     ; 13.263     ;
; -12.299 ; rxfreq[8]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.028     ; 13.263     ;
; -12.299 ; rxfreq[9]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.028     ; 13.263     ;
; -12.299 ; rxfreq[10] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.028     ; 13.263     ;
; -12.299 ; rxfreq[11] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.028     ; 13.263     ;
; -12.299 ; rxfreq[12] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.028     ; 13.263     ;
; -12.299 ; rxfreq[13] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.028     ; 13.263     ;
; -12.299 ; rxfreq[14] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.028     ; 13.263     ;
; -12.299 ; rxfreq[15] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.028     ; 13.263     ;
; -12.299 ; rxfreq[16] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.028     ; 13.263     ;
; -12.299 ; rxfreq[17] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.028     ; 13.263     ;
; -12.178 ; rxfreq[18] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.027     ; 13.143     ;
; -12.178 ; rxfreq[19] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.027     ; 13.143     ;
; -12.178 ; rxfreq[20] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.027     ; 13.143     ;
; -12.178 ; rxfreq[21] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.027     ; 13.143     ;
; -12.178 ; rxfreq[22] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.027     ; 13.143     ;
; -12.178 ; rxfreq[23] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.027     ; 13.143     ;
; -12.178 ; rxfreq[24] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.027     ; 13.143     ;
; -12.178 ; rxfreq[25] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.027     ; 13.143     ;
; -12.178 ; rxfreq[26] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.027     ; 13.143     ;
; -12.178 ; rxfreq[27] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.027     ; 13.143     ;
; -12.178 ; rxfreq[28] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.027     ; 13.143     ;
; -12.178 ; rxfreq[29] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.027     ; 13.143     ;
; -12.178 ; rxfreq[30] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.027     ; 13.143     ;
; -12.178 ; rxfreq[31] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.027     ; 13.143     ;
; -12.159 ; rxfreq[0]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.028     ; 13.123     ;
; -12.159 ; rxfreq[1]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.028     ; 13.123     ;
; -12.159 ; rxfreq[2]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.028     ; 13.123     ;
; -12.159 ; rxfreq[3]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.028     ; 13.123     ;
; -12.159 ; rxfreq[4]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.028     ; 13.123     ;
; -12.159 ; rxfreq[5]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.028     ; 13.123     ;
; -12.159 ; rxfreq[6]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.028     ; 13.123     ;
; -12.159 ; rxfreq[7]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.028     ; 13.123     ;
; -12.159 ; rxfreq[8]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.028     ; 13.123     ;
; -12.159 ; rxfreq[9]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.028     ; 13.123     ;
; -12.159 ; rxfreq[10] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.028     ; 13.123     ;
; -12.159 ; rxfreq[11] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.028     ; 13.123     ;
; -12.159 ; rxfreq[12] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.028     ; 13.123     ;
; -12.159 ; rxfreq[13] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.028     ; 13.123     ;
; -12.159 ; rxfreq[14] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.028     ; 13.123     ;
; -12.159 ; rxfreq[15] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.028     ; 13.123     ;
; -12.159 ; rxfreq[16] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.028     ; 13.123     ;
; -12.159 ; rxfreq[17] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.028     ; 13.123     ;
; -12.025 ; rxfreq[18] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.027     ; 12.990     ;
; -12.025 ; rxfreq[19] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.027     ; 12.990     ;
; -12.025 ; rxfreq[20] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.027     ; 12.990     ;
; -12.025 ; rxfreq[21] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.027     ; 12.990     ;
; -12.025 ; rxfreq[22] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.027     ; 12.990     ;
; -12.025 ; rxfreq[23] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.027     ; 12.990     ;
; -12.025 ; rxfreq[24] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.027     ; 12.990     ;
; -12.025 ; rxfreq[25] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.027     ; 12.990     ;
; -12.025 ; rxfreq[26] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.027     ; 12.990     ;
; -12.025 ; rxfreq[27] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.027     ; 12.990     ;
; -12.025 ; rxfreq[28] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.027     ; 12.990     ;
; -12.025 ; rxfreq[29] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.027     ; 12.990     ;
; -12.025 ; rxfreq[30] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.027     ; 12.990     ;
; -12.025 ; rxfreq[31] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.027     ; 12.990     ;
; -12.006 ; rxfreq[0]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.028     ; 12.970     ;
; -12.006 ; rxfreq[1]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.028     ; 12.970     ;
; -12.006 ; rxfreq[2]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.028     ; 12.970     ;
; -12.006 ; rxfreq[3]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.028     ; 12.970     ;
; -12.006 ; rxfreq[4]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.028     ; 12.970     ;
; -12.006 ; rxfreq[5]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.028     ; 12.970     ;
; -12.006 ; rxfreq[6]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.028     ; 12.970     ;
; -12.006 ; rxfreq[7]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.028     ; 12.970     ;
; -12.006 ; rxfreq[8]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.028     ; 12.970     ;
; -12.006 ; rxfreq[9]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.028     ; 12.970     ;
; -12.006 ; rxfreq[10] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.028     ; 12.970     ;
; -12.006 ; rxfreq[11] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.028     ; 12.970     ;
; -12.006 ; rxfreq[12] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.028     ; 12.970     ;
; -12.006 ; rxfreq[13] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.028     ; 12.970     ;
; -12.006 ; rxfreq[14] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.028     ; 12.970     ;
; -12.006 ; rxfreq[15] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.028     ; 12.970     ;
; -12.006 ; rxfreq[16] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.028     ; 12.970     ;
; -12.006 ; rxfreq[17] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.028     ; 12.970     ;
; -11.899 ; rxfreq[18] ; receiver:receiver_inst|cordic:cordic_inst|phase[27] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.027     ; 12.864     ;
; -11.899 ; rxfreq[18] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.027     ; 12.864     ;
; -11.899 ; rxfreq[19] ; receiver:receiver_inst|cordic:cordic_inst|phase[27] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.027     ; 12.864     ;
; -11.899 ; rxfreq[20] ; receiver:receiver_inst|cordic:cordic_inst|phase[27] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.027     ; 12.864     ;
+---------+------------+-----------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'spi_sck'                                                                                                                    ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.480 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[41] ; spi_sck      ; spi_sck     ; 1.000        ; 0.401      ; 5.903      ;
; -4.480 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[40] ; spi_sck      ; spi_sck     ; 1.000        ; 0.401      ; 5.903      ;
; -4.429 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[41] ; spi_sck      ; spi_sck     ; 1.000        ; 0.401      ; 5.852      ;
; -4.429 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[40] ; spi_sck      ; spi_sck     ; 1.000        ; 0.401      ; 5.852      ;
; -4.357 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[21] ; spi_sck      ; spi_sck     ; 1.000        ; -0.230     ; 5.149      ;
; -4.342 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[41] ; spi_sck      ; spi_sck     ; 1.000        ; 0.401      ; 5.765      ;
; -4.342 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[40] ; spi_sck      ; spi_sck     ; 1.000        ; 0.401      ; 5.765      ;
; -4.306 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[21] ; spi_sck      ; spi_sck     ; 1.000        ; -0.230     ; 5.098      ;
; -4.242 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[7]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.056     ; 5.208      ;
; -4.242 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[6]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.056     ; 5.208      ;
; -4.242 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[5]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.056     ; 5.208      ;
; -4.242 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[4]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.056     ; 5.208      ;
; -4.242 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[3]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.056     ; 5.208      ;
; -4.242 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[2]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.056     ; 5.208      ;
; -4.242 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[1]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.056     ; 5.208      ;
; -4.242 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[0]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.056     ; 5.208      ;
; -4.219 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[21] ; spi_sck      ; spi_sck     ; 1.000        ; -0.230     ; 5.011      ;
; -4.213 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[27] ; spi_sck      ; spi_sck     ; 1.000        ; -0.057     ; 5.178      ;
; -4.213 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[26] ; spi_sck      ; spi_sck     ; 1.000        ; -0.057     ; 5.178      ;
; -4.213 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[23] ; spi_sck      ; spi_sck     ; 1.000        ; -0.057     ; 5.178      ;
; -4.191 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[7]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.056     ; 5.157      ;
; -4.191 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[6]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.056     ; 5.157      ;
; -4.191 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[5]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.056     ; 5.157      ;
; -4.191 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[4]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.056     ; 5.157      ;
; -4.191 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[3]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.056     ; 5.157      ;
; -4.191 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[2]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.056     ; 5.157      ;
; -4.191 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[1]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.056     ; 5.157      ;
; -4.191 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[0]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.056     ; 5.157      ;
; -4.185 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[17] ; spi_sck      ; spi_sck     ; 1.000        ; -0.022     ; 5.185      ;
; -4.185 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[16] ; spi_sck      ; spi_sck     ; 1.000        ; -0.022     ; 5.185      ;
; -4.185 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[15] ; spi_sck      ; spi_sck     ; 1.000        ; -0.022     ; 5.185      ;
; -4.185 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[14] ; spi_sck      ; spi_sck     ; 1.000        ; -0.022     ; 5.185      ;
; -4.185 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[13] ; spi_sck      ; spi_sck     ; 1.000        ; -0.022     ; 5.185      ;
; -4.185 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[12] ; spi_sck      ; spi_sck     ; 1.000        ; -0.022     ; 5.185      ;
; -4.185 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[11] ; spi_sck      ; spi_sck     ; 1.000        ; -0.022     ; 5.185      ;
; -4.185 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[10] ; spi_sck      ; spi_sck     ; 1.000        ; -0.022     ; 5.185      ;
; -4.185 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[9]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.022     ; 5.185      ;
; -4.185 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[8]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.022     ; 5.185      ;
; -4.162 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[27] ; spi_sck      ; spi_sck     ; 1.000        ; -0.057     ; 5.127      ;
; -4.162 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[26] ; spi_sck      ; spi_sck     ; 1.000        ; -0.057     ; 5.127      ;
; -4.162 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[23] ; spi_sck      ; spi_sck     ; 1.000        ; -0.057     ; 5.127      ;
; -4.154 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[41] ; spi_sck      ; spi_sck     ; 1.000        ; 0.401      ; 5.577      ;
; -4.154 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[40] ; spi_sck      ; spi_sck     ; 1.000        ; 0.401      ; 5.577      ;
; -4.134 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[17] ; spi_sck      ; spi_sck     ; 1.000        ; -0.022     ; 5.134      ;
; -4.134 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[16] ; spi_sck      ; spi_sck     ; 1.000        ; -0.022     ; 5.134      ;
; -4.134 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[15] ; spi_sck      ; spi_sck     ; 1.000        ; -0.022     ; 5.134      ;
; -4.134 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[14] ; spi_sck      ; spi_sck     ; 1.000        ; -0.022     ; 5.134      ;
; -4.134 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[13] ; spi_sck      ; spi_sck     ; 1.000        ; -0.022     ; 5.134      ;
; -4.134 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[12] ; spi_sck      ; spi_sck     ; 1.000        ; -0.022     ; 5.134      ;
; -4.134 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[11] ; spi_sck      ; spi_sck     ; 1.000        ; -0.022     ; 5.134      ;
; -4.134 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[10] ; spi_sck      ; spi_sck     ; 1.000        ; -0.022     ; 5.134      ;
; -4.134 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[9]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.022     ; 5.134      ;
; -4.134 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[8]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.022     ; 5.134      ;
; -4.123 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[34] ; spi_sck      ; spi_sck     ; 1.000        ; 0.067      ; 5.212      ;
; -4.104 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[7]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.056     ; 5.070      ;
; -4.104 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[6]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.056     ; 5.070      ;
; -4.104 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[5]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.056     ; 5.070      ;
; -4.104 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[4]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.056     ; 5.070      ;
; -4.104 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[3]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.056     ; 5.070      ;
; -4.104 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[2]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.056     ; 5.070      ;
; -4.104 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[1]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.056     ; 5.070      ;
; -4.104 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[0]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.056     ; 5.070      ;
; -4.075 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[27] ; spi_sck      ; spi_sck     ; 1.000        ; -0.057     ; 5.040      ;
; -4.075 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[26] ; spi_sck      ; spi_sck     ; 1.000        ; -0.057     ; 5.040      ;
; -4.075 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[23] ; spi_sck      ; spi_sck     ; 1.000        ; -0.057     ; 5.040      ;
; -4.072 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[34] ; spi_sck      ; spi_sck     ; 1.000        ; 0.067      ; 5.161      ;
; -4.050 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[25] ; spi_sck      ; spi_sck     ; 1.000        ; -0.219     ; 4.853      ;
; -4.050 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[20] ; spi_sck      ; spi_sck     ; 1.000        ; -0.219     ; 4.853      ;
; -4.047 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[17] ; spi_sck      ; spi_sck     ; 1.000        ; -0.022     ; 5.047      ;
; -4.047 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[16] ; spi_sck      ; spi_sck     ; 1.000        ; -0.022     ; 5.047      ;
; -4.047 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[15] ; spi_sck      ; spi_sck     ; 1.000        ; -0.022     ; 5.047      ;
; -4.047 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[14] ; spi_sck      ; spi_sck     ; 1.000        ; -0.022     ; 5.047      ;
; -4.047 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[13] ; spi_sck      ; spi_sck     ; 1.000        ; -0.022     ; 5.047      ;
; -4.047 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[12] ; spi_sck      ; spi_sck     ; 1.000        ; -0.022     ; 5.047      ;
; -4.047 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[11] ; spi_sck      ; spi_sck     ; 1.000        ; -0.022     ; 5.047      ;
; -4.047 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[10] ; spi_sck      ; spi_sck     ; 1.000        ; -0.022     ; 5.047      ;
; -4.047 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[9]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.022     ; 5.047      ;
; -4.047 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[8]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.022     ; 5.047      ;
; -4.031 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[21] ; spi_sck      ; spi_sck     ; 1.000        ; -0.230     ; 4.823      ;
; -4.004 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[25] ; spi_sck      ; spi_sck     ; 1.000        ; -0.219     ; 4.807      ;
; -4.004 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[20] ; spi_sck      ; spi_sck     ; 1.000        ; -0.219     ; 4.807      ;
; -3.985 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[34] ; spi_sck      ; spi_sck     ; 1.000        ; 0.067      ; 5.074      ;
; -3.916 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[7]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.056     ; 4.882      ;
; -3.916 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[6]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.056     ; 4.882      ;
; -3.916 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[5]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.056     ; 4.882      ;
; -3.916 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[4]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.056     ; 4.882      ;
; -3.916 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[3]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.056     ; 4.882      ;
; -3.916 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[2]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.056     ; 4.882      ;
; -3.916 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[1]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.056     ; 4.882      ;
; -3.916 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[0]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.056     ; 4.882      ;
; -3.912 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[25] ; spi_sck      ; spi_sck     ; 1.000        ; -0.219     ; 4.715      ;
; -3.912 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[20] ; spi_sck      ; spi_sck     ; 1.000        ; -0.219     ; 4.715      ;
; -3.887 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[27] ; spi_sck      ; spi_sck     ; 1.000        ; -0.057     ; 4.852      ;
; -3.887 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[26] ; spi_sck      ; spi_sck     ; 1.000        ; -0.057     ; 4.852      ;
; -3.887 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[23] ; spi_sck      ; spi_sck     ; 1.000        ; -0.057     ; 4.852      ;
; -3.866 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[32] ; spi_sck      ; spi_sck     ; 1.000        ; -0.070     ; 4.818      ;
; -3.866 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[33] ; spi_sck      ; spi_sck     ; 1.000        ; -0.070     ; 4.818      ;
; -3.866 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[35] ; spi_sck      ; spi_sck     ; 1.000        ; -0.070     ; 4.818      ;
; -3.866 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[36] ; spi_sck      ; spi_sck     ; 1.000        ; -0.070     ; 4.818      ;
; -3.866 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[37] ; spi_sck      ; spi_sck     ; 1.000        ; -0.070     ; 4.818      ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_10mhz'                                                                                                          ;
+--------+------------+----------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node                          ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+----------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -4.423 ; tx_gain[0] ; ad9866:ad9866_inst|dut2_data[3]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.308     ; 4.107      ;
; -4.423 ; tx_gain[0] ; ad9866:ad9866_inst|dut2_data[5]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.308     ; 4.107      ;
; -4.423 ; tx_gain[0] ; ad9866:ad9866_inst|dut2_data[8]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.308     ; 4.107      ;
; -4.423 ; tx_gain[0] ; ad9866:ad9866_inst|dut2_data[9]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.308     ; 4.107      ;
; -4.420 ; tx_gain[3] ; ad9866:ad9866_inst|dut2_data[3]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.308     ; 4.104      ;
; -4.420 ; tx_gain[3] ; ad9866:ad9866_inst|dut2_data[5]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.308     ; 4.104      ;
; -4.420 ; tx_gain[3] ; ad9866:ad9866_inst|dut2_data[8]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.308     ; 4.104      ;
; -4.420 ; tx_gain[3] ; ad9866:ad9866_inst|dut2_data[9]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.308     ; 4.104      ;
; -4.419 ; tx_gain[2] ; ad9866:ad9866_inst|dut2_data[3]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.308     ; 4.103      ;
; -4.419 ; tx_gain[2] ; ad9866:ad9866_inst|dut2_data[5]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.308     ; 4.103      ;
; -4.419 ; tx_gain[2] ; ad9866:ad9866_inst|dut2_data[8]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.308     ; 4.103      ;
; -4.419 ; tx_gain[2] ; ad9866:ad9866_inst|dut2_data[9]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.308     ; 4.103      ;
; -4.170 ; tx_gain[5] ; ad9866:ad9866_inst|dut2_data[3]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.308     ; 3.854      ;
; -4.170 ; tx_gain[5] ; ad9866:ad9866_inst|dut2_data[5]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.308     ; 3.854      ;
; -4.170 ; tx_gain[5] ; ad9866:ad9866_inst|dut2_data[8]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.308     ; 3.854      ;
; -4.170 ; tx_gain[5] ; ad9866:ad9866_inst|dut2_data[9]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.308     ; 3.854      ;
; -4.161 ; tx_gain[4] ; ad9866:ad9866_inst|dut2_data[3]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.308     ; 3.845      ;
; -4.161 ; tx_gain[4] ; ad9866:ad9866_inst|dut2_data[5]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.308     ; 3.845      ;
; -4.161 ; tx_gain[4] ; ad9866:ad9866_inst|dut2_data[8]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.308     ; 3.845      ;
; -4.161 ; tx_gain[4] ; ad9866:ad9866_inst|dut2_data[9]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.308     ; 3.845      ;
; -4.119 ; tx_gain[1] ; ad9866:ad9866_inst|dut2_data[3]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.308     ; 3.803      ;
; -4.119 ; tx_gain[1] ; ad9866:ad9866_inst|dut2_data[5]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.308     ; 3.803      ;
; -4.119 ; tx_gain[1] ; ad9866:ad9866_inst|dut2_data[8]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.308     ; 3.803      ;
; -4.119 ; tx_gain[1] ; ad9866:ad9866_inst|dut2_data[9]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.308     ; 3.803      ;
; -3.950 ; tx_gain[0] ; ad9866:ad9866_inst|dut2_data[2]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.306     ; 3.636      ;
; -3.950 ; tx_gain[0] ; ad9866:ad9866_inst|dut2_data[4]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.306     ; 3.636      ;
; -3.950 ; tx_gain[0] ; ad9866:ad9866_inst|dut2_data[6]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.306     ; 3.636      ;
; -3.950 ; tx_gain[0] ; ad9866:ad9866_inst|dut2_data[7]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.306     ; 3.636      ;
; -3.950 ; tx_gain[0] ; ad9866:ad9866_inst|dut2_data[11] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.306     ; 3.636      ;
; -3.950 ; tx_gain[0] ; ad9866:ad9866_inst|dut2_data[12] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.306     ; 3.636      ;
; -3.950 ; tx_gain[0] ; ad9866:ad9866_inst|dut2_data[13] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.306     ; 3.636      ;
; -3.950 ; tx_gain[0] ; ad9866:ad9866_inst|dut2_data[14] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.306     ; 3.636      ;
; -3.950 ; tx_gain[0] ; ad9866:ad9866_inst|dut2_data[15] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.306     ; 3.636      ;
; -3.947 ; tx_gain[3] ; ad9866:ad9866_inst|dut2_data[2]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.306     ; 3.633      ;
; -3.947 ; tx_gain[3] ; ad9866:ad9866_inst|dut2_data[4]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.306     ; 3.633      ;
; -3.947 ; tx_gain[3] ; ad9866:ad9866_inst|dut2_data[6]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.306     ; 3.633      ;
; -3.947 ; tx_gain[3] ; ad9866:ad9866_inst|dut2_data[7]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.306     ; 3.633      ;
; -3.947 ; tx_gain[3] ; ad9866:ad9866_inst|dut2_data[11] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.306     ; 3.633      ;
; -3.947 ; tx_gain[3] ; ad9866:ad9866_inst|dut2_data[12] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.306     ; 3.633      ;
; -3.947 ; tx_gain[3] ; ad9866:ad9866_inst|dut2_data[13] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.306     ; 3.633      ;
; -3.947 ; tx_gain[3] ; ad9866:ad9866_inst|dut2_data[14] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.306     ; 3.633      ;
; -3.947 ; tx_gain[3] ; ad9866:ad9866_inst|dut2_data[15] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.306     ; 3.633      ;
; -3.946 ; tx_gain[2] ; ad9866:ad9866_inst|dut2_data[2]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.306     ; 3.632      ;
; -3.946 ; tx_gain[2] ; ad9866:ad9866_inst|dut2_data[4]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.306     ; 3.632      ;
; -3.946 ; tx_gain[2] ; ad9866:ad9866_inst|dut2_data[6]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.306     ; 3.632      ;
; -3.946 ; tx_gain[2] ; ad9866:ad9866_inst|dut2_data[7]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.306     ; 3.632      ;
; -3.946 ; tx_gain[2] ; ad9866:ad9866_inst|dut2_data[11] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.306     ; 3.632      ;
; -3.946 ; tx_gain[2] ; ad9866:ad9866_inst|dut2_data[12] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.306     ; 3.632      ;
; -3.946 ; tx_gain[2] ; ad9866:ad9866_inst|dut2_data[13] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.306     ; 3.632      ;
; -3.946 ; tx_gain[2] ; ad9866:ad9866_inst|dut2_data[14] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.306     ; 3.632      ;
; -3.946 ; tx_gain[2] ; ad9866:ad9866_inst|dut2_data[15] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.306     ; 3.632      ;
; -3.697 ; tx_gain[5] ; ad9866:ad9866_inst|dut2_data[2]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.306     ; 3.383      ;
; -3.697 ; tx_gain[5] ; ad9866:ad9866_inst|dut2_data[4]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.306     ; 3.383      ;
; -3.697 ; tx_gain[5] ; ad9866:ad9866_inst|dut2_data[6]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.306     ; 3.383      ;
; -3.697 ; tx_gain[5] ; ad9866:ad9866_inst|dut2_data[7]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.306     ; 3.383      ;
; -3.697 ; tx_gain[5] ; ad9866:ad9866_inst|dut2_data[11] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.306     ; 3.383      ;
; -3.697 ; tx_gain[5] ; ad9866:ad9866_inst|dut2_data[12] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.306     ; 3.383      ;
; -3.697 ; tx_gain[5] ; ad9866:ad9866_inst|dut2_data[13] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.306     ; 3.383      ;
; -3.697 ; tx_gain[5] ; ad9866:ad9866_inst|dut2_data[14] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.306     ; 3.383      ;
; -3.697 ; tx_gain[5] ; ad9866:ad9866_inst|dut2_data[15] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.306     ; 3.383      ;
; -3.688 ; tx_gain[4] ; ad9866:ad9866_inst|dut2_data[2]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.306     ; 3.374      ;
; -3.688 ; tx_gain[4] ; ad9866:ad9866_inst|dut2_data[4]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.306     ; 3.374      ;
; -3.688 ; tx_gain[4] ; ad9866:ad9866_inst|dut2_data[6]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.306     ; 3.374      ;
; -3.688 ; tx_gain[4] ; ad9866:ad9866_inst|dut2_data[7]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.306     ; 3.374      ;
; -3.688 ; tx_gain[4] ; ad9866:ad9866_inst|dut2_data[11] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.306     ; 3.374      ;
; -3.688 ; tx_gain[4] ; ad9866:ad9866_inst|dut2_data[12] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.306     ; 3.374      ;
; -3.688 ; tx_gain[4] ; ad9866:ad9866_inst|dut2_data[13] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.306     ; 3.374      ;
; -3.688 ; tx_gain[4] ; ad9866:ad9866_inst|dut2_data[14] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.306     ; 3.374      ;
; -3.688 ; tx_gain[4] ; ad9866:ad9866_inst|dut2_data[15] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.306     ; 3.374      ;
; -3.647 ; tx_gain[1] ; ad9866:ad9866_inst|dut2_data[2]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.306     ; 3.333      ;
; -3.647 ; tx_gain[1] ; ad9866:ad9866_inst|dut2_data[4]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.306     ; 3.333      ;
; -3.647 ; tx_gain[1] ; ad9866:ad9866_inst|dut2_data[6]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.306     ; 3.333      ;
; -3.647 ; tx_gain[1] ; ad9866:ad9866_inst|dut2_data[7]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.306     ; 3.333      ;
; -3.647 ; tx_gain[1] ; ad9866:ad9866_inst|dut2_data[11] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.306     ; 3.333      ;
; -3.647 ; tx_gain[1] ; ad9866:ad9866_inst|dut2_data[12] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.306     ; 3.333      ;
; -3.647 ; tx_gain[1] ; ad9866:ad9866_inst|dut2_data[13] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.306     ; 3.333      ;
; -3.647 ; tx_gain[1] ; ad9866:ad9866_inst|dut2_data[14] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.306     ; 3.333      ;
; -3.647 ; tx_gain[1] ; ad9866:ad9866_inst|dut2_data[15] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.306     ; 3.333      ;
; -3.554 ; tx_gain[0] ; ad9866:ad9866_inst|dut2_data[0]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.867     ; 3.679      ;
; -3.554 ; tx_gain[0] ; ad9866:ad9866_inst|dut2_data[1]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.867     ; 3.679      ;
; -3.554 ; tx_gain[0] ; ad9866:ad9866_inst|dut2_data[10] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.867     ; 3.679      ;
; -3.551 ; tx_gain[3] ; ad9866:ad9866_inst|dut2_data[0]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.867     ; 3.676      ;
; -3.551 ; tx_gain[3] ; ad9866:ad9866_inst|dut2_data[1]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.867     ; 3.676      ;
; -3.551 ; tx_gain[3] ; ad9866:ad9866_inst|dut2_data[10] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.867     ; 3.676      ;
; -3.550 ; tx_gain[2] ; ad9866:ad9866_inst|dut2_data[0]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.867     ; 3.675      ;
; -3.550 ; tx_gain[2] ; ad9866:ad9866_inst|dut2_data[1]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.867     ; 3.675      ;
; -3.550 ; tx_gain[2] ; ad9866:ad9866_inst|dut2_data[10] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.867     ; 3.675      ;
; -3.549 ; tx_gain[0] ; ad9866:ad9866_inst|dut2_state.1  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.306     ; 3.235      ;
; -3.547 ; tx_gain[0] ; ad9866:ad9866_inst|sen_n         ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.306     ; 3.233      ;
; -3.546 ; tx_gain[3] ; ad9866:ad9866_inst|dut2_state.1  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.306     ; 3.232      ;
; -3.545 ; tx_gain[2] ; ad9866:ad9866_inst|dut2_state.1  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.306     ; 3.231      ;
; -3.544 ; tx_gain[3] ; ad9866:ad9866_inst|sen_n         ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.306     ; 3.230      ;
; -3.543 ; tx_gain[2] ; ad9866:ad9866_inst|sen_n         ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.306     ; 3.229      ;
; -3.301 ; tx_gain[5] ; ad9866:ad9866_inst|dut2_data[0]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.867     ; 3.426      ;
; -3.301 ; tx_gain[5] ; ad9866:ad9866_inst|dut2_data[1]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.867     ; 3.426      ;
; -3.301 ; tx_gain[5] ; ad9866:ad9866_inst|dut2_data[10] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.867     ; 3.426      ;
; -3.296 ; tx_gain[5] ; ad9866:ad9866_inst|dut2_state.1  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.306     ; 2.982      ;
; -3.294 ; tx_gain[5] ; ad9866:ad9866_inst|sen_n         ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -1.306     ; 2.980      ;
; -3.292 ; tx_gain[4] ; ad9866:ad9866_inst|dut2_data[0]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.867     ; 3.417      ;
; -3.292 ; tx_gain[4] ; ad9866:ad9866_inst|dut2_data[1]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.867     ; 3.417      ;
+--------+------------+----------------------------------+----------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'spi_slave:spi_slave_rx_inst|done'                                                                                                      ;
+--------+---------------------------------------+-------------------------+--------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                 ; Launch Clock ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+-------------------------+--------------+----------------------------------+--------------+------------+------------+
; -0.739 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rxfreq[0]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.490      ; 2.221      ;
; -0.725 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rxfreq[10]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.454      ; 2.171      ;
; -0.676 ; spi_slave:spi_slave_rx_inst|rdata[22] ; rxfreq[22]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.421      ; 2.089      ;
; -0.674 ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rxfreq[4]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.490      ; 2.156      ;
; -0.666 ; spi_slave:spi_slave_rx_inst|rdata[33] ; att[1]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.499      ; 2.157      ;
; -0.660 ; spi_slave:spi_slave_rx_inst|rdata[38] ; randomize               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.499      ; 2.151      ;
; -0.657 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rxfreq[8]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.286      ; 1.702      ;
; -0.648 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rxfreq[11]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.454      ; 2.094      ;
; -0.646 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rxfreq[11]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.287      ; 1.692      ;
; -0.636 ; spi_slave:spi_slave_rx_inst|rdata[28] ; rxfreq[28]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.558      ; 2.186      ;
; -0.631 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rxfreq[18]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.254      ; 1.644      ;
; -0.627 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rxfreq[8]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.454      ; 2.073      ;
; -0.611 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rxfreq[9]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.454      ; 2.057      ;
; -0.611 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rxfreq[14]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.454      ; 2.057      ;
; -0.610 ; spi_slave:spi_slave_rx_inst|rdata[20] ; rxfreq[20]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.659      ; 2.261      ;
; -0.603 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rxfreq[12]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.286      ; 1.648      ;
; -0.597 ; spi_slave:spi_slave_rx_inst|rdata[16] ; rxfreq[16]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.286      ; 1.642      ;
; -0.586 ; spi_slave:spi_slave_rx_inst|rdata[16] ; rxfreq[16]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.453      ; 2.031      ;
; -0.583 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rxfreq[6]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.323      ; 1.665      ;
; -0.582 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rxfreq[24]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.421      ; 1.995      ;
; -0.579 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rxfreq[17]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.454      ; 2.025      ;
; -0.572 ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rxfreq[7]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.490      ; 2.054      ;
; -0.571 ; spi_slave:spi_slave_rx_inst|rdata[35] ; att[3]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.499      ; 2.062      ;
; -0.571 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rxfreq[23]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.510      ; 2.073      ;
; -0.570 ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rxfreq[4]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.323      ; 1.652      ;
; -0.564 ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rxfreq[5]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.490      ; 2.046      ;
; -0.563 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rxfreq[2]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.489      ; 2.044      ;
; -0.553 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rxfreq[1]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.490      ; 2.035      ;
; -0.549 ; spi_slave:spi_slave_rx_inst|rdata[37] ; dither                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.499      ; 2.040      ;
; -0.541 ; spi_slave:spi_slave_rx_inst|rdata[15] ; rxfreq[15]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.454      ; 1.987      ;
; -0.537 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rxfreq[3]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.322      ; 1.618      ;
; -0.536 ; spi_slave:spi_slave_rx_inst|rdata[19] ; rxfreq[19]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.421      ; 1.949      ;
; -0.522 ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rxfreq[7]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.322      ; 1.603      ;
; -0.510 ; spi_slave:spi_slave_rx_inst|rdata[32] ; att[0]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.499      ; 2.001      ;
; -0.507 ; spi_slave:spi_slave_rx_inst|rdata[30] ; rxfreq[30]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.558      ; 2.057      ;
; -0.494 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rxfreq[6]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.490      ; 1.976      ;
; -0.483 ; spi_slave:spi_slave_rx_inst|rdata[26] ; rxfreq[26]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.510      ; 1.985      ;
; -0.481 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rxfreq[3]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.490      ; 1.963      ;
; -0.481 ; spi_slave:spi_slave_rx_inst|rdata[31] ; rxfreq[31]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.559      ; 2.032      ;
; -0.478 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rxfreq[29]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.558      ; 2.028      ;
; -0.467 ; spi_slave:spi_slave_rx_inst|rdata[25] ; rxfreq[25]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.492      ; 1.718      ;
; -0.466 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rxfreq[12]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.454      ; 1.912      ;
; -0.454 ; spi_slave:spi_slave_rx_inst|rdata[36] ; att[4]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.499      ; 1.945      ;
; -0.446 ; spi_slave:spi_slave_rx_inst|rdata[36] ; tx_gain[4]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.503      ; 1.941      ;
; -0.442 ; spi_slave:spi_slave_rx_inst|rdata[41] ; speed[1]                ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.006      ; 1.440      ;
; -0.437 ; spi_slave:spi_slave_rx_inst|rdata[34] ; att[2]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.374      ; 1.803      ;
; -0.422 ; spi_slave:spi_slave_rx_inst|rdata[35] ; tx_gain[3]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.503      ; 1.917      ;
; -0.415 ; spi_slave:spi_slave_rx_inst|rdata[33] ; tx_gain[1]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.503      ; 1.910      ;
; -0.402 ; spi_slave:spi_slave_rx_inst|rdata[25] ; rxfreq[25]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.658      ; 2.052      ;
; -0.395 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rxfreq[13]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.454      ; 1.841      ;
; -0.387 ; spi_slave:spi_slave_rx_inst|rdata[37] ; tx_gain[5]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.503      ; 1.882      ;
; -0.387 ; spi_slave:spi_slave_rx_inst|rdata[21] ; rxfreq[21]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.502      ; 1.648      ;
; -0.379 ; spi_slave:spi_slave_rx_inst|rdata[34] ; tx_gain[2]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.378      ; 1.749      ;
; -0.378 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rxfreq[14]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.286      ; 1.423      ;
; -0.378 ; spi_slave:spi_slave_rx_inst|rdata[20] ; rxfreq[20]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.491      ; 1.628      ;
; -0.375 ; spi_slave:spi_slave_rx_inst|rdata[32] ; tx_gain[0]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.503      ; 1.870      ;
; -0.373 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rxfreq[18]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.422      ; 1.787      ;
; -0.368 ; spi_slave:spi_slave_rx_inst|rdata[22] ; rxfreq[22]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.255      ; 1.382      ;
; -0.359 ; spi_slave:spi_slave_rx_inst|rdata[19] ; rxfreq[19]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.255      ; 1.373      ;
; -0.351 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rxfreq[2]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.323      ; 1.433      ;
; -0.350 ; spi_slave:spi_slave_rx_inst|rdata[27] ; rxfreq[27]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.507      ; 1.849      ;
; -0.344 ; spi_slave:spi_slave_rx_inst|rdata[20] ; rxfreq[20]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.492      ; 1.595      ;
; -0.337 ; spi_slave:spi_slave_rx_inst|rdata[21] ; rxfreq[21]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.503      ; 1.599      ;
; -0.331 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rxfreq[9]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.286      ; 1.376      ;
; -0.325 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rxfreq[24]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.255      ; 1.339      ;
; -0.320 ; spi_slave:spi_slave_rx_inst|rdata[16] ; rxfreq[16]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.287      ; 1.366      ;
; -0.315 ; spi_slave:spi_slave_rx_inst|rdata[15] ; rxfreq[15]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.286      ; 1.360      ;
; -0.311 ; spi_slave:spi_slave_rx_inst|rdata[25] ; rxfreq[25]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.491      ; 1.561      ;
; -0.308 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rxfreq[1]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.323      ; 1.390      ;
; -0.306 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rxfreq[10]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.286      ; 1.351      ;
; -0.304 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rxfreq[17]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.286      ; 1.349      ;
; -0.303 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rxfreq[11]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.286      ; 1.348      ;
; -0.303 ; spi_slave:spi_slave_rx_inst|rdata[19] ; rxfreq[19]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.254      ; 1.316      ;
; -0.291 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rxfreq[13]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.286      ; 1.336      ;
; -0.284 ; spi_slave:spi_slave_rx_inst|rdata[26] ; rxfreq[26]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.341      ; 1.384      ;
; -0.282 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rxfreq[24]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.254      ; 1.295      ;
; -0.280 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rxfreq[13]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.287      ; 1.326      ;
; -0.278 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rxfreq[0]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.323      ; 1.360      ;
; -0.278 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rxfreq[9]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.287      ; 1.324      ;
; -0.275 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rxfreq[10]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.287      ; 1.321      ;
; -0.274 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rxfreq[3]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.323      ; 1.356      ;
; -0.274 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rxfreq[8]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.287      ; 1.320      ;
; -0.268 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rxfreq[18]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.255      ; 1.282      ;
; -0.268 ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rxfreq[5]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.323      ; 1.350      ;
; -0.267 ; spi_slave:spi_slave_rx_inst|rdata[22] ; rxfreq[22]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.254      ; 1.280      ;
; -0.262 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rxfreq[23]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.340      ; 1.361      ;
; -0.261 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rxfreq[12]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.287      ; 1.307      ;
; -0.258 ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rxfreq[7]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.323      ; 1.340      ;
; -0.257 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rxfreq[1]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.322      ; 1.338      ;
; -0.256 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rxfreq[0]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.322      ; 1.337      ;
; -0.252 ; spi_slave:spi_slave_rx_inst|rdata[31] ; rxfreq[31]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.392      ; 1.403      ;
; -0.252 ; spi_slave:spi_slave_rx_inst|rdata[31] ; rxfreq[31]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.391      ; 1.402      ;
; -0.251 ; spi_slave:spi_slave_rx_inst|rdata[27] ; rxfreq[27]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.341      ; 1.351      ;
; -0.246 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rxfreq[17]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.287      ; 1.292      ;
; -0.235 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rxfreq[23]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.341      ; 1.335      ;
; -0.233 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rxfreq[6]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.322      ; 1.314      ;
; -0.233 ; spi_slave:spi_slave_rx_inst|rdata[15] ; rxfreq[15]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.287      ; 1.279      ;
; -0.232 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rxfreq[14]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.287      ; 1.278      ;
; -0.231 ; spi_slave:spi_slave_rx_inst|rdata[28] ; rxfreq[28]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.392      ; 1.382      ;
; -0.231 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rxfreq[29]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.392      ; 1.382      ;
+--------+---------------------------------------+-------------------------+--------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'spi_sck'                                                                                                                                                                                                                                  ;
+--------+----------------------------------+---------------------------------------------------------------------------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                                                                                                         ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+---------------------------------------------------------------------------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -0.226 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[11]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.452      ; 3.186      ;
; -0.226 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[10]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.452      ; 3.186      ;
; -0.226 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[9]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.452      ; 3.186      ;
; -0.226 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[8]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.452      ; 3.186      ;
; -0.221 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[43]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.416      ; 3.155      ;
; -0.221 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[42]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.416      ; 3.155      ;
; -0.221 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[41]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.416      ; 3.155      ;
; -0.221 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[40]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.416      ; 3.155      ;
; -0.217 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[43]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.416      ; 3.659      ;
; -0.217 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[42]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.416      ; 3.659      ;
; -0.217 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[41]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.416      ; 3.659      ;
; -0.217 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[40]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.416      ; 3.659      ;
; -0.217 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[11]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.452      ; 3.695      ;
; -0.217 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[10]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.452      ; 3.695      ;
; -0.217 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[9]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.452      ; 3.695      ;
; -0.217 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[8]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.452      ; 3.695      ;
; -0.213 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[35]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.420      ; 3.167      ;
; -0.213 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[34]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.420      ; 3.167      ;
; -0.213 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[33]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.420      ; 3.167      ;
; -0.213 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[32]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.420      ; 3.167      ;
; -0.201 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[35]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.420      ; 3.679      ;
; -0.201 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[34]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.420      ; 3.679      ;
; -0.201 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[33]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.420      ; 3.679      ;
; -0.201 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[32]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.420      ; 3.679      ;
; -0.197 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a1                    ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.449      ; 3.717      ;
; -0.180 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a12~porta_datain_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.847      ; 4.167      ;
; -0.179 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a12~porta_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.841      ; 4.162      ;
; -0.179 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a12~porta_we_reg       ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.841      ; 4.162      ;
; -0.178 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a8~porta_datain_reg0   ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.609      ; 3.931      ;
; -0.177 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a8~porta_address_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.603      ; 3.926      ;
; -0.177 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a8~porta_we_reg        ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.603      ; 3.926      ;
; -0.166 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a0~porta_datain_reg0   ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.617      ; 3.951      ;
; -0.165 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a0~porta_address_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.611      ; 3.946      ;
; -0.165 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a0~porta_we_reg        ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.611      ; 3.946      ;
; -0.164 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a4~porta_datain_reg0   ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.618      ; 3.954      ;
; -0.163 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a4~porta_address_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.612      ; 3.949      ;
; -0.163 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a4~porta_we_reg        ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.612      ; 3.949      ;
; -0.163 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a3                    ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.313      ; 3.615      ;
; -0.158 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a24~porta_datain_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.551      ; 3.893      ;
; -0.157 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a24~porta_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.545      ; 3.888      ;
; -0.157 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a24~porta_we_reg       ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.545      ; 3.888      ;
; -0.155 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a28~porta_datain_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.552      ; 3.897      ;
; -0.154 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a28~porta_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.546      ; 3.892      ;
; -0.154 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a28~porta_we_reg       ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.546      ; 3.892      ;
; -0.150 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[27]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.347      ; 3.157      ;
; -0.150 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[26]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.347      ; 3.157      ;
; -0.150 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[25]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.347      ; 3.157      ;
; -0.150 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[24]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.347      ; 3.157      ;
; -0.144 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a12~porta_datain_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.847      ; 3.703      ;
; -0.143 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a2                    ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.313      ; 3.635      ;
; -0.141 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a12~porta_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.841      ; 3.700      ;
; -0.141 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a12~porta_we_reg       ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.841      ; 3.700      ;
; -0.136 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a2                    ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.449      ; 3.778      ;
; -0.133 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[7]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.313      ; 3.640      ;
; -0.133 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[6]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.313      ; 3.640      ;
; -0.133 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[5]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.313      ; 3.640      ;
; -0.133 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[4]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.313      ; 3.640      ;
; -0.132 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[27]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.347      ; 3.675      ;
; -0.132 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[26]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.347      ; 3.675      ;
; -0.132 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[25]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.347      ; 3.675      ;
; -0.132 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[24]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.347      ; 3.675      ;
; -0.131 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a8~porta_datain_reg0   ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.609      ; 3.478      ;
; -0.128 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a8~porta_address_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.603      ; 3.475      ;
; -0.128 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a8~porta_we_reg        ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.603      ; 3.475      ;
; -0.115 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a1                    ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.449      ; 3.299      ;
; -0.111 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[7]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.313      ; 3.162      ;
; -0.111 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[6]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.313      ; 3.162      ;
; -0.111 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[5]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.313      ; 3.162      ;
; -0.111 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[4]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.313      ; 3.162      ;
; -0.108 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a4                    ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.313      ; 3.670      ;
; -0.107 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a5                    ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.313      ; 3.671      ;
; -0.105 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a2                    ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.313      ; 3.173      ;
; -0.103 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a0~porta_datain_reg0   ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.617      ; 3.514      ;
; -0.100 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a4~porta_datain_reg0   ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.618      ; 3.518      ;
; -0.100 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a0~porta_address_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.611      ; 3.511      ;
; -0.100 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a0~porta_we_reg        ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.611      ; 3.511      ;
; -0.097 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a4~porta_address_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.612      ; 3.515      ;
; -0.097 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a4~porta_we_reg        ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.612      ; 3.515      ;
; -0.097 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a20~porta_datain_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.516      ; 3.919      ;
; -0.096 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a20~porta_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.510      ; 3.914      ;
; -0.096 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a20~porta_we_reg       ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.510      ; 3.914      ;
; -0.092 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[15]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.418      ; 3.786      ;
; -0.092 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[14]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.418      ; 3.786      ;
; -0.092 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[13]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.418      ; 3.786      ;
; -0.092 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[12]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.418      ; 3.786      ;
; -0.090 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a8                    ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.313      ; 3.688      ;
; -0.084 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[39]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.438      ; 3.814      ;
; -0.084 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[38]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.438      ; 3.814      ;
; -0.084 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[37]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.438      ; 3.814      ;
; -0.084 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[36]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.438      ; 3.814      ;
; -0.081 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a24~porta_datain_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.551      ; 3.470      ;
; -0.081 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a3                    ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.449      ; 3.833      ;
; -0.078 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a24~porta_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.545      ; 3.467      ;
; -0.078 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a24~porta_we_reg       ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.545      ; 3.467      ;
; -0.077 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a1                    ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.261      ; 3.649      ;
; -0.076 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a28~porta_datain_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.552      ; 3.476      ;
; -0.073 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a28~porta_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.546      ; 3.473      ;
; -0.073 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a28~porta_we_reg       ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.546      ; 3.473      ;
; -0.071 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a16~porta_datain_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.597      ; 3.526      ;
; -0.068 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a16~porta_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.591      ; 3.523      ;
+--------+----------------------------------+---------------------------------------------------------------------------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ad9866_clk'                                                                                                                                                                                                                                                                                                             ;
+--------+----------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                        ; To Node                                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.028 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[0]                                                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[0]   ; spi_sck      ; ad9866_clk  ; 0.000        ; 1.096      ; 1.293      ;
; -0.006 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[3]                                                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[3]   ; spi_sck      ; ad9866_clk  ; 0.000        ; 1.096      ; 1.315      ;
; 0.004  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[9]                                                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[9]   ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.886      ; 1.115      ;
; 0.006  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[8]                                                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[8]   ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.886      ; 1.117      ;
; 0.008  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[4]                                                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[4]   ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.886      ; 1.119      ;
; 0.008  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[1]                                                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[1]   ; spi_sck      ; ad9866_clk  ; 0.000        ; 1.096      ; 1.329      ;
; 0.011  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[5]                                                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[5]   ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.886      ; 1.122      ;
; 0.024  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[2]                                                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[2]   ; spi_sck      ; ad9866_clk  ; 0.000        ; 1.096      ; 1.345      ;
; 0.033  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[6]                                                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[6]   ; spi_sck      ; ad9866_clk  ; 0.000        ; 1.096      ; 1.354      ;
; 0.036  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[7]                                                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[7]   ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.886      ; 1.147      ;
; 0.083  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[10]                                                ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[10]  ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.808      ; 1.116      ;
; 0.084  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[11]                                                ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[11]  ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.808      ; 1.117      ;
; 0.356  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a3                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity3a[0]                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.195      ; 0.746      ;
; 0.376  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a3                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[3]                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.195      ; 0.766      ;
; 0.411  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a2                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[2]                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.195      ; 0.801      ;
; 0.429  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a1                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity6a[0]                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.114      ; 0.738      ;
; 0.430  ; agc_nearclip                                                                                                                     ; agc_nearclip                                                                                                                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; receiver:receiver_inst|firX8R8:fir2|wstate[3]                                                                                    ; receiver:receiver_inst|firX8R8:fir2|wstate[3]                                                                                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; receiver:receiver_inst|firX8R8:fir2|wstate[1]                                                                                    ; receiver:receiver_inst|firX8R8:fir2|wstate[1]                                                                                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; receiver:receiver_inst|firX8R8:fir2|waddr[0]                                                                                     ; receiver:receiver_inst|firX8R8:fir2|waddr[0]                                                                                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; transmitter:transmitter_inst|FirInterp8_1024:fi|phase[0]                                                                         ; transmitter:transmitter_inst|FirInterp8_1024:fi|phase[0]                                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; transmitter:transmitter_inst|FirInterp8_1024:fi|phase[1]                                                                         ; transmitter:transmitter_inst|FirInterp8_1024:fi|phase[1]                                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; transmitter:transmitter_inst|FirInterp8_1024:fi|phase[2]                                                                         ; transmitter:transmitter_inst|FirInterp8_1024:fi|phase[2]                                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; transmitter:transmitter_inst|FirInterp8_1024:fi|rstate.rWait                                                                     ; transmitter:transmitter_inst|FirInterp8_1024:fi|rstate.rWait                                                                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; transmitter:transmitter_inst|FirInterp8_1024:fi|rstate.rRun                                                                      ; transmitter:transmitter_inst|FirInterp8_1024:fi|rstate.rRun                                                                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a1                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a1                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a2                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a2                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; transmitter:transmitter_inst|FirInterp8_1024:fi|req                                                                              ; transmitter:transmitter_inst|FirInterp8_1024:fi|req                                                                               ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a3                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a3                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a5                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a5                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a6                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a6                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a7                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a7                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a8                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a8                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a9                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a9                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a10                    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a10                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a11                    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a11                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a0                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a0                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a4                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a4                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; transmitter:transmitter_inst|FirInterp8_1024:fi|waddr[0]                                                                         ; transmitter:transmitter_inst|FirInterp8_1024:fi|waddr[0]                                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; transmitter:transmitter_inst|FirInterp8_1024:fi|we                                                                               ; transmitter:transmitter_inst|FirInterp8_1024:fi|we                                                                                ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a0                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a0                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a1                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a1                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a2                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a2                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a3                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a3                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a4                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a4                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a6                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a6                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a7                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a7                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a8                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a8                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a9                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a9                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a11                    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a11                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a5                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a5                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a10                    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a10                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.439  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a3                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a4~portb_address_reg0    ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.749      ; 1.418      ;
; 0.445  ; agc_delaycnt[0]                                                                                                                  ; agc_delaycnt[0]                                                                                                                   ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.684      ;
; 0.451  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a1                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[1]                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.114      ; 0.760      ;
; 0.462  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a1                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a4~portb_address_reg0    ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.749      ; 1.441      ;
; 0.467  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a9                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[9]                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.104      ; 0.766      ;
; 0.472  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity3a[0]                ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|parity2                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.716      ;
; 0.485  ; transmitter:transmitter_inst|CicInterpM5:in2|x2[14]                                                                              ; transmitter:transmitter_inst|CicInterpM5:in2|dx2[14]                                                                              ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.223      ; 0.903      ;
; 0.490  ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|Z[3][0]                                                                      ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|Z[4][0]                                                                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.050      ; 0.735      ;
; 0.491  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[4]  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[4]  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.052      ; 0.738      ;
; 0.491  ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|Z[13][0]                                                                     ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|Z[14][0]                                                                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.052      ; 0.738      ;
; 0.491  ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|Z[14][0]                                                                     ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|Z[15][0]                                                                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.052      ; 0.738      ;
; 0.492  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[6]  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[6]  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.051      ; 0.738      ;
; 0.492  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[2]  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[2]  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.051      ; 0.738      ;
; 0.492  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[0]  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[0]  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.051      ; 0.738      ;
; 0.492  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[8]  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[8]  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.052      ; 0.739      ;
; 0.492  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|parity5                        ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a0                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.052      ; 0.739      ;
; 0.492  ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|Z[8][1]                                                                      ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|Z[9][1]                                                                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.048      ; 0.735      ;
; 0.492  ; receiver:receiver_inst|cordic:cordic_inst|Z[5][0]                                                                                ; receiver:receiver_inst|cordic:cordic_inst|Z[6][0]                                                                                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.736      ;
; 0.493  ; transmitter:transmitter_inst|CicInterpM5:in2|q1[4]                                                                               ; transmitter:transmitter_inst|CicInterpM5:in2|dq1[4]                                                                               ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.194      ; 0.882      ;
; 0.493  ; transmitter:transmitter_inst|CicInterpM5:in2|q1[10]                                                                              ; transmitter:transmitter_inst|CicInterpM5:in2|dq1[10]                                                                              ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.194      ; 0.882      ;
; 0.493  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[9]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[9]   ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.737      ;
; 0.493  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[11] ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[11]  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.737      ;
; 0.493  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[4]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[4]   ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.050      ; 0.738      ;
; 0.493  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[2]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[2]   ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.050      ; 0.738      ;
; 0.493  ; receiver:receiver_inst|cordic:cordic_inst|Z[1][0]                                                                                ; receiver:receiver_inst|cordic:cordic_inst|Z[2][0]                                                                                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.048      ; 0.736      ;
; 0.493  ; receiver:receiver_inst|cordic:cordic_inst|Z[2][0]                                                                                ; receiver:receiver_inst|cordic:cordic_inst|Z[3][0]                                                                                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.048      ; 0.736      ;
; 0.494  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[10] ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[10] ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.738      ;
; 0.494  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[6]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[6]   ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.738      ;
; 0.494  ; receiver:receiver_inst|cordic:cordic_inst|Z[9][0]                                                                                ; receiver:receiver_inst|cordic:cordic_inst|Z[10][0]                                                                                ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.048      ; 0.737      ;
; 0.495  ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|Z[6][0]                                                                      ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|Z[7][0]                                                                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.048      ; 0.738      ;
; 0.495  ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|Z[7][0]                                                                      ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|Z[8][0]                                                                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.048      ; 0.738      ;
; 0.495  ; receiver:receiver_inst|cordic:cordic_inst|Z[4][0]                                                                                ; receiver:receiver_inst|cordic:cordic_inst|Z[5][0]                                                                                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.739      ;
; 0.496  ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|Z[8][0]                                                                      ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|Z[9][0]                                                                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.048      ; 0.739      ;
; 0.496  ; receiver:receiver_inst|cordic:cordic_inst|Z[10][0]                                                                               ; receiver:receiver_inst|cordic:cordic_inst|Z[11][0]                                                                                ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.048      ; 0.739      ;
; 0.499  ; transmitter:transmitter_inst|FirInterp8_1024:fi|rstate.rAddrA                                                                    ; transmitter:transmitter_inst|FirInterp8_1024:fi|rstate.rAddrB                                                                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.051      ; 0.745      ;
; 0.501  ; transmitter:transmitter_inst|FirInterp8_1024:fi|rstate.rAddr                                                                     ; transmitter:transmitter_inst|FirInterp8_1024:fi|rstate.rAddrA                                                                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.051      ; 0.747      ;
; 0.502  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a2                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a4~portb_address_reg0    ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.749      ; 1.481      ;
; 0.502  ; transmitter:transmitter_inst|CicInterpM5:in2|x2[20]                                                                              ; transmitter:transmitter_inst|CicInterpM5:in2|dx2[20]                                                                              ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.223      ; 0.920      ;
; 0.504  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a5                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a6                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.053      ; 0.752      ;
; 0.511  ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[0].cic_comb_inst|out_data[8]                                    ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[1].cic_comb_inst|prev_data[8]                                    ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.053      ; 0.759      ;
; 0.512  ; transmitter:transmitter_inst|CicInterpM5:in2|dx0[12]                                                                             ; transmitter:transmitter_inst|CicInterpM5:in2|x1[12]                                                                               ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.413      ; 1.120      ;
; 0.512  ; transmitter:transmitter_inst|CicInterpM5:in2|q1[19]                                                                              ; transmitter:transmitter_inst|CicInterpM5:in2|dq1[19]                                                                              ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.052      ; 0.759      ;
; 0.512  ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[1].cic_comb_inst|out_data[36]                                   ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[2].cic_comb_inst|prev_data[36]                                   ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.051      ; 0.758      ;
; 0.513  ; transmitter:transmitter_inst|CicInterpM5:in2|q0[3]                                                                               ; transmitter:transmitter_inst|CicInterpM5:in2|dq0[3]                                                                               ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.757      ;
; 0.513  ; transmitter:transmitter_inst|CicInterpM5:in2|q1[16]                                                                              ; transmitter:transmitter_inst|CicInterpM5:in2|dq1[16]                                                                              ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.052      ; 0.760      ;
; 0.514  ; transmitter:transmitter_inst|CicInterpM5:in2|x3[1]                                                                               ; transmitter:transmitter_inst|CicInterpM5:in2|dx3[1]                                                                               ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.050      ; 0.759      ;
; 0.514  ; transmitter:transmitter_inst|CicInterpM5:in2|q0[16]                                                                              ; transmitter:transmitter_inst|CicInterpM5:in2|dq0[16]                                                                              ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.758      ;
; 0.514  ; receiver:receiver_inst|cic:cic_inst_Q2|cic_comb:cic_stages[0].cic_comb_inst|out_data[20]                                         ; receiver:receiver_inst|cic:cic_inst_Q2|cic_comb:cic_stages[1].cic_comb_inst|prev_data[20]                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.051      ; 0.760      ;
+--------+----------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_10mhz'                                                                                                                                                ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.402 ; ad9866:ad9866_inst|dut2_bitcount[1]                ; ad9866:ad9866_inst|dut2_bitcount[1]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ad9866:ad9866_inst|dut2_bitcount[2]                ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ad9866:ad9866_inst|dut2_bitcount[3]                ; ad9866:ad9866_inst|dut2_bitcount[3]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_state.1                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.072      ; 0.669      ;
; 0.403 ; ad9866:ad9866_inst|sen_n                           ; ad9866:ad9866_inst|sen_n                           ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; reset_handler:reset_handler_inst|reset_counter[0]  ; reset_handler:reset_handler_inst|reset_counter[0]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.669      ;
; 0.417 ; ad9866:ad9866_inst|dut2_bitcount[0]                ; ad9866:ad9866_inst|dut2_bitcount[0]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.072      ; 0.684      ;
; 0.471 ; ad9866:ad9866_inst|dut2_data[14]                   ; ad9866:ad9866_inst|dut2_data[15]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.737      ;
; 0.472 ; ad9866:ad9866_inst|dut2_data[13]                   ; ad9866:ad9866_inst|dut2_data[14]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.738      ;
; 0.498 ; ad9866:ad9866_inst|dut1_pc[5]                      ; ad9866:ad9866_inst|dut1_pc[5]                      ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.764      ;
; 0.545 ; reset_handler:reset_handler_inst|reset_counter[17] ; reset_handler:reset_handler_inst|reset_counter[18] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.543      ; 1.283      ;
; 0.560 ; reset_handler:reset_handler_inst|reset_counter[17] ; reset_handler:reset_handler_inst|reset_counter[19] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.543      ; 1.298      ;
; 0.590 ; ad9866:ad9866_inst|dut2_data[9]                    ; ad9866:ad9866_inst|dut2_data[10]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.531      ; 1.316      ;
; 0.628 ; ad9866:ad9866_inst|dut2_data[0]                    ; ad9866:ad9866_inst|dut2_data[1]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.090      ; 0.913      ;
; 0.635 ; reset_handler:reset_handler_inst|reset_counter[23] ; reset_handler:reset_handler_inst|reset_counter[23] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.901      ;
; 0.645 ; ad9866:ad9866_inst|dut2_data[8]                    ; ad9866:ad9866_inst|dut2_data[9]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.072      ; 0.912      ;
; 0.646 ; ad9866:ad9866_inst|dut2_data[6]                    ; ad9866:ad9866_inst|dut2_data[7]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.912      ;
; 0.646 ; ad9866:ad9866_inst|dut2_data[11]                   ; ad9866:ad9866_inst|dut2_data[12]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.912      ;
; 0.646 ; reset_handler:reset_handler_inst|reset_counter[16] ; reset_handler:reset_handler_inst|reset_counter[18] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.543      ; 1.384      ;
; 0.667 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.072      ; 0.934      ;
; 0.671 ; reset_handler:reset_handler_inst|reset_counter[16] ; reset_handler:reset_handler_inst|reset_counter[19] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.543      ; 1.409      ;
; 0.675 ; reset_handler:reset_handler_inst|reset_counter[18] ; reset_handler:reset_handler_inst|reset_counter[18] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.090      ; 0.960      ;
; 0.682 ; reset_handler:reset_handler_inst|reset_counter[19] ; reset_handler:reset_handler_inst|reset_counter[19] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.090      ; 0.967      ;
; 0.683 ; counter[9]                                         ; counter[9]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.072      ; 0.950      ;
; 0.683 ; counter[11]                                        ; counter[11]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.072      ; 0.950      ;
; 0.684 ; counter[1]                                         ; counter[1]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.072      ; 0.951      ;
; 0.684 ; counter[7]                                         ; counter[7]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.072      ; 0.951      ;
; 0.685 ; counter[15]                                        ; counter[15]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.951      ;
; 0.686 ; counter[2]                                         ; counter[2]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.072      ; 0.953      ;
; 0.686 ; counter[17]                                        ; counter[17]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.952      ;
; 0.687 ; counter[3]                                         ; counter[3]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.072      ; 0.954      ;
; 0.687 ; counter[5]                                         ; counter[5]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.072      ; 0.954      ;
; 0.687 ; counter[13]                                        ; counter[13]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.953      ;
; 0.688 ; counter[18]                                        ; counter[18]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.954      ;
; 0.689 ; counter[8]                                         ; counter[8]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.072      ; 0.956      ;
; 0.689 ; counter[10]                                        ; counter[10]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.072      ; 0.956      ;
; 0.689 ; counter[12]                                        ; counter[12]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.955      ;
; 0.689 ; counter[19]                                        ; counter[19]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.955      ;
; 0.689 ; counter[21]                                        ; counter[21]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.955      ;
; 0.690 ; counter[4]                                         ; counter[4]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.072      ; 0.957      ;
; 0.690 ; counter[6]                                         ; counter[6]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.072      ; 0.957      ;
; 0.690 ; counter[14]                                        ; counter[14]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.956      ;
; 0.692 ; counter[16]                                        ; counter[16]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.958      ;
; 0.692 ; ad9866:ad9866_inst|dut2_data[12]                   ; ad9866:ad9866_inst|dut2_data[13]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.958      ;
; 0.693 ; counter[20]                                        ; counter[20]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.959      ;
; 0.693 ; reset_handler:reset_handler_inst|reset_counter[2]  ; reset_handler:reset_handler_inst|reset_counter[2]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.959      ;
; 0.694 ; reset_handler:reset_handler_inst|reset_counter[12] ; reset_handler:reset_handler_inst|reset_counter[12] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.960      ;
; 0.696 ; reset_handler:reset_handler_inst|reset_counter[8]  ; reset_handler:reset_handler_inst|reset_counter[8]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.962      ;
; 0.697 ; reset_handler:reset_handler_inst|reset_counter[16] ; reset_handler:reset_handler_inst|reset_counter[16] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.963      ;
; 0.697 ; reset_handler:reset_handler_inst|reset_counter[4]  ; reset_handler:reset_handler_inst|reset_counter[4]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.963      ;
; 0.698 ; reset_handler:reset_handler_inst|reset_counter[17] ; reset_handler:reset_handler_inst|reset_counter[17] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.964      ;
; 0.698 ; reset_handler:reset_handler_inst|reset_counter[22] ; reset_handler:reset_handler_inst|reset_counter[22] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.964      ;
; 0.700 ; reset_handler:reset_handler_inst|reset_counter[3]  ; reset_handler:reset_handler_inst|reset_counter[3]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.966      ;
; 0.710 ; counter[23]                                        ; counter[23]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.976      ;
; 0.710 ; reset_handler:reset_handler_inst|reset_counter[6]  ; reset_handler:reset_handler_inst|reset_counter[6]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.976      ;
; 0.714 ; counter[0]                                         ; counter[0]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.072      ; 0.981      ;
; 0.714 ; counter[22]                                        ; counter[22]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.980      ;
; 0.717 ; ad9866:ad9866_inst|dut2_bitcount[0]                ; ad9866:ad9866_inst|dut2_bitcount[1]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.072      ; 0.984      ;
; 0.719 ; reset_handler:reset_handler_inst|reset_counter[0]  ; reset_handler:reset_handler_inst|reset_counter[1]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.985      ;
; 0.720 ; reset_handler:reset_handler_inst|reset_counter[1]  ; reset_handler:reset_handler_inst|reset_counter[1]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.986      ;
; 0.733 ; ad9866:ad9866_inst|dut2_bitcount[1]                ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.072      ; 1.000      ;
; 0.743 ; ad9866:ad9866_inst|dut2_bitcount[0]                ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.072      ; 1.010      ;
; 0.759 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut1_pc[0]                      ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 1.025      ;
; 0.764 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_bitcount[1]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.072      ; 1.031      ;
; 0.764 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_bitcount[3]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.072      ; 1.031      ;
; 0.765 ; ad9866:ad9866_inst|sclk                            ; ad9866:ad9866_inst|dut2_state.1                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.072      ; 1.032      ;
; 0.767 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_bitcount[0]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.072      ; 1.034      ;
; 0.799 ; ad9866:ad9866_inst|dut2_bitcount[2]                ; ad9866:ad9866_inst|dut2_bitcount[3]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.072      ; 1.066      ;
; 0.814 ; reset_handler:reset_handler_inst|reset_counter[15] ; reset_handler:reset_handler_inst|reset_counter[18] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.543      ; 1.552      ;
; 0.865 ; reset_handler:reset_handler_inst|reset_counter[7]  ; reset_handler:reset_handler_inst|reset_counter[7]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 1.131      ;
; 0.866 ; reset_handler:reset_handler_inst|reset_counter[9]  ; reset_handler:reset_handler_inst|reset_counter[9]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 1.132      ;
; 0.866 ; reset_handler:reset_handler_inst|reset_counter[11] ; reset_handler:reset_handler_inst|reset_counter[11] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 1.132      ;
; 0.867 ; reset_handler:reset_handler_inst|reset_counter[20] ; reset_handler:reset_handler_inst|reset_counter[20] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 1.133      ;
; 0.868 ; reset_handler:reset_handler_inst|reset_counter[15] ; reset_handler:reset_handler_inst|reset_counter[15] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 1.134      ;
; 0.869 ; ad9866:ad9866_inst|sclk                            ; ad9866:ad9866_inst|sclk                            ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.072      ; 1.136      ;
; 0.874 ; reset_handler:reset_handler_inst|reset_counter[5]  ; reset_handler:reset_handler_inst|reset_counter[5]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 1.140      ;
; 0.876 ; reset_handler:reset_handler_inst|reset_counter[21] ; reset_handler:reset_handler_inst|reset_counter[21] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 1.142      ;
; 0.880 ; reset_handler:reset_handler_inst|reset_counter[14] ; reset_handler:reset_handler_inst|reset_counter[14] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 1.146      ;
; 0.886 ; reset_handler:reset_handler_inst|reset_counter[10] ; reset_handler:reset_handler_inst|reset_counter[10] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 1.152      ;
; 0.887 ; reset_handler:reset_handler_inst|reset_counter[12] ; reset_handler:reset_handler_inst|reset_counter[18] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.543      ; 1.625      ;
; 0.898 ; reset_handler:reset_handler_inst|reset_counter[13] ; reset_handler:reset_handler_inst|reset_counter[13] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 1.164      ;
; 0.899 ; ad9866:ad9866_inst|dut1_pc[3]                      ; ad9866:ad9866_inst|dut1_pc[3]                      ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 1.165      ;
; 0.905 ; reset_handler:reset_handler_inst|reset_counter[14] ; reset_handler:reset_handler_inst|reset_counter[18] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.543      ; 1.643      ;
; 0.911 ; reset_handler:reset_handler_inst|reset_counter[15] ; reset_handler:reset_handler_inst|reset_counter[19] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.543      ; 1.649      ;
; 0.912 ; ad9866:ad9866_inst|dut1_pc[4]                      ; ad9866:ad9866_inst|dut1_pc[4]                      ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 1.178      ;
; 0.912 ; reset_handler:reset_handler_inst|reset_counter[12] ; reset_handler:reset_handler_inst|reset_counter[19] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.543      ; 1.650      ;
; 0.926 ; ad9866:ad9866_inst|dut1_pc[2]                      ; ad9866:ad9866_inst|dut1_pc[2]                      ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 1.192      ;
; 0.935 ; ad9866:ad9866_inst|dut2_bitcount[1]                ; ad9866:ad9866_inst|dut2_bitcount[3]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.072      ; 1.202      ;
; 0.938 ; ad9866:ad9866_inst|dut1_pc[1]                      ; ad9866:ad9866_inst|dut1_pc[1]                      ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 1.204      ;
; 0.945 ; ad9866:ad9866_inst|dut1_pc[4]                      ; ad9866:ad9866_inst|dut2_data[7]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 1.211      ;
; 0.963 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_data[0]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.529      ; 1.687      ;
; 0.963 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_data[1]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.529      ; 1.687      ;
; 0.963 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_data[10]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.529      ; 1.687      ;
; 0.974 ; reset_handler:reset_handler_inst|reset_counter[13] ; reset_handler:reset_handler_inst|reset_counter[18] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.543      ; 1.712      ;
; 0.987 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[12]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 1.253      ;
; 0.988 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[4]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 1.254      ;
; 0.997 ; reset_handler:reset_handler_inst|reset_counter[18] ; reset_handler:reset_handler_inst|reset_counter[19] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.090      ; 1.282      ;
; 1.001 ; reset_handler:reset_handler_inst|reset_counter[14] ; reset_handler:reset_handler_inst|reset_counter[19] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.543      ; 1.739      ;
; 1.005 ; counter[9]                                         ; counter[10]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.072      ; 1.272      ;
; 1.005 ; counter[2]                                         ; counter[3]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.072      ; 1.272      ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'spi_slave:spi_slave_rx_inst|done'                                                                                                      ;
+-------+---------------------------------------+-------------------------+--------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                 ; Launch Clock ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+-------------------------+--------------+----------------------------------+--------------+------------+------------+
; 0.409 ; spi_slave:spi_slave_rx_inst|rdata[21] ; rxfreq[21]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.968      ; 1.602      ;
; 0.516 ; spi_slave:spi_slave_rx_inst|rdata[37] ; tx_gain[5]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.804      ; 1.545      ;
; 0.518 ; spi_slave:spi_slave_rx_inst|rdata[33] ; tx_gain[1]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.804      ; 1.547      ;
; 0.519 ; spi_slave:spi_slave_rx_inst|rdata[25] ; rxfreq[25]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.953      ; 1.697      ;
; 0.534 ; spi_slave:spi_slave_rx_inst|rdata[36] ; tx_gain[4]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.804      ; 1.563      ;
; 0.554 ; spi_slave:spi_slave_rx_inst|rdata[40] ; speed[0]                ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.327      ; 1.106      ;
; 0.595 ; spi_slave:spi_slave_rx_inst|rdata[27] ; rxfreq[27]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.808      ; 1.628      ;
; 0.599 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rxfreq[6]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.791      ; 1.615      ;
; 0.599 ; spi_slave:spi_slave_rx_inst|rdata[31] ; rxfreq[31]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.859      ; 1.683      ;
; 0.600 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rxfreq[12]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.758      ; 1.583      ;
; 0.606 ; spi_slave:spi_slave_rx_inst|rdata[32] ; att[0]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.800      ; 1.631      ;
; 0.606 ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rxfreq[4]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.661      ; 1.096      ;
; 0.607 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rxfreq[29]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.858      ; 1.690      ;
; 0.607 ; spi_slave:spi_slave_rx_inst|rdata[30] ; rxfreq[30]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.858      ; 1.690      ;
; 0.608 ; spi_slave:spi_slave_rx_inst|rdata[32] ; tx_gain[0]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.804      ; 1.637      ;
; 0.611 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rxfreq[3]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.791      ; 1.627      ;
; 0.620 ; spi_slave:spi_slave_rx_inst|rdata[34] ; tx_gain[2]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.684      ; 1.529      ;
; 0.632 ; spi_slave:spi_slave_rx_inst|rdata[27] ; rxfreq[27]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.677      ; 1.138      ;
; 0.636 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rxfreq[18]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.727      ; 1.588      ;
; 0.641 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rxfreq[1]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.791      ; 1.657      ;
; 0.642 ; spi_slave:spi_slave_rx_inst|rdata[26] ; rxfreq[26]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.677      ; 1.148      ;
; 0.645 ; spi_slave:spi_slave_rx_inst|rdata[35] ; tx_gain[3]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.804      ; 1.674      ;
; 0.648 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rxfreq[13]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.758      ; 1.631      ;
; 0.649 ; spi_slave:spi_slave_rx_inst|rdata[34] ; att[2]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.680      ; 1.554      ;
; 0.652 ; spi_slave:spi_slave_rx_inst|rdata[15] ; rxfreq[15]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.758      ; 1.635      ;
; 0.654 ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rxfreq[5]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.661      ; 1.144      ;
; 0.655 ; spi_slave:spi_slave_rx_inst|rdata[35] ; att[3]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.800      ; 1.680      ;
; 0.657 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rxfreq[2]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.791      ; 1.673      ;
; 0.661 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rxfreq[2]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.661      ; 1.151      ;
; 0.661 ; spi_slave:spi_slave_rx_inst|rdata[19] ; rxfreq[19]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.726      ; 1.612      ;
; 0.664 ; spi_slave:spi_slave_rx_inst|rdata[26] ; rxfreq[26]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.811      ; 1.700      ;
; 0.666 ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rxfreq[7]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.791      ; 1.682      ;
; 0.670 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rxfreq[17]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.757      ; 1.652      ;
; 0.670 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rxfreq[23]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.811      ; 1.706      ;
; 0.673 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rxfreq[24]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.726      ; 1.624      ;
; 0.674 ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rxfreq[5]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.791      ; 1.690      ;
; 0.677 ; spi_slave:spi_slave_rx_inst|rdata[15] ; rxfreq[15]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.627      ; 1.133      ;
; 0.678 ; spi_slave:spi_slave_rx_inst|rdata[36] ; att[4]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.800      ; 1.703      ;
; 0.678 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rxfreq[23]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.678      ; 1.185      ;
; 0.679 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rxfreq[14]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.627      ; 1.135      ;
; 0.679 ; spi_slave:spi_slave_rx_inst|rdata[25] ; rxfreq[25]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.822      ; 1.330      ;
; 0.680 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rxfreq[17]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.627      ; 1.136      ;
; 0.682 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rxfreq[12]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.627      ; 1.138      ;
; 0.683 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rxfreq[6]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.661      ; 1.173      ;
; 0.684 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rxfreq[1]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.661      ; 1.174      ;
; 0.688 ; spi_slave:spi_slave_rx_inst|rdata[16] ; rxfreq[16]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.757      ; 1.670      ;
; 0.690 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rxfreq[0]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.661      ; 1.180      ;
; 0.694 ; spi_slave:spi_slave_rx_inst|rdata[28] ; rxfreq[28]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.728      ; 1.251      ;
; 0.695 ; spi_slave:spi_slave_rx_inst|rdata[28] ; rxfreq[28]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.727      ; 1.251      ;
; 0.696 ; spi_slave:spi_slave_rx_inst|rdata[30] ; rxfreq[30]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.728      ; 1.253      ;
; 0.696 ; spi_slave:spi_slave_rx_inst|rdata[30] ; rxfreq[30]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.727      ; 1.252      ;
; 0.697 ; spi_slave:spi_slave_rx_inst|rdata[27] ; rxfreq[27]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.678      ; 1.204      ;
; 0.698 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rxfreq[8]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.627      ; 1.154      ;
; 0.698 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rxfreq[23]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.677      ; 1.204      ;
; 0.701 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rxfreq[18]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.596      ; 1.126      ;
; 0.705 ; spi_slave:spi_slave_rx_inst|rdata[21] ; rxfreq[21]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.834      ; 1.368      ;
; 0.705 ; spi_slave:spi_slave_rx_inst|rdata[22] ; rxfreq[22]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.595      ; 1.129      ;
; 0.712 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rxfreq[13]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.627      ; 1.168      ;
; 0.712 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rxfreq[9]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.758      ; 1.695      ;
; 0.714 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rxfreq[10]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.627      ; 1.170      ;
; 0.717 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rxfreq[24]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.595      ; 1.141      ;
; 0.719 ; spi_slave:spi_slave_rx_inst|rdata[26] ; rxfreq[26]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.678      ; 1.226      ;
; 0.720 ; spi_slave:spi_slave_rx_inst|rdata[20] ; rxfreq[20]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.823      ; 1.372      ;
; 0.720 ; spi_slave:spi_slave_rx_inst|rdata[19] ; rxfreq[19]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.595      ; 1.144      ;
; 0.721 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rxfreq[14]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.758      ; 1.704      ;
; 0.723 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rxfreq[29]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.728      ; 1.280      ;
; 0.723 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rxfreq[9]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.627      ; 1.179      ;
; 0.723 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rxfreq[29]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.727      ; 1.279      ;
; 0.728 ; spi_slave:spi_slave_rx_inst|rdata[37] ; dither                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.800      ; 1.753      ;
; 0.729 ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rxfreq[7]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.661      ; 1.219      ;
; 0.731 ; spi_slave:spi_slave_rx_inst|rdata[31] ; rxfreq[31]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.728      ; 1.288      ;
; 0.732 ; spi_slave:spi_slave_rx_inst|rdata[31] ; rxfreq[31]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.727      ; 1.288      ;
; 0.735 ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rxfreq[5]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.661      ; 1.225      ;
; 0.742 ; spi_slave:spi_slave_rx_inst|rdata[22] ; rxfreq[22]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.726      ; 1.693      ;
; 0.743 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rxfreq[3]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.661      ; 1.233      ;
; 0.745 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rxfreq[0]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.661      ; 1.235      ;
; 0.746 ; spi_slave:spi_slave_rx_inst|rdata[16] ; rxfreq[16]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.627      ; 1.202      ;
; 0.751 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rxfreq[13]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.627      ; 1.207      ;
; 0.755 ; spi_slave:spi_slave_rx_inst|rdata[20] ; rxfreq[20]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.822      ; 1.406      ;
; 0.762 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rxfreq[11]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.627      ; 1.218      ;
; 0.762 ; spi_slave:spi_slave_rx_inst|rdata[20] ; rxfreq[20]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.954      ; 1.941      ;
; 0.765 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rxfreq[17]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.627      ; 1.221      ;
; 0.766 ; spi_slave:spi_slave_rx_inst|rdata[41] ; speed[1]                ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.327      ; 1.318      ;
; 0.766 ; spi_slave:spi_slave_rx_inst|rdata[21] ; rxfreq[21]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.833      ; 1.428      ;
; 0.767 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rxfreq[10]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.627      ; 1.223      ;
; 0.767 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rxfreq[1]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.661      ; 1.257      ;
; 0.771 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rxfreq[24]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.596      ; 1.196      ;
; 0.778 ; spi_slave:spi_slave_rx_inst|rdata[15] ; rxfreq[15]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.627      ; 1.234      ;
; 0.778 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rxfreq[11]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.757      ; 1.760      ;
; 0.791 ; spi_slave:spi_slave_rx_inst|rdata[19] ; rxfreq[19]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.596      ; 1.216      ;
; 0.793 ; spi_slave:spi_slave_rx_inst|rdata[33] ; att[1]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.800      ; 1.818      ;
; 0.793 ; spi_slave:spi_slave_rx_inst|rdata[28] ; rxfreq[28]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.858      ; 1.876      ;
; 0.794 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rxfreq[9]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.627      ; 1.250      ;
; 0.806 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rxfreq[8]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.757      ; 1.788      ;
; 0.808 ; spi_slave:spi_slave_rx_inst|rdata[22] ; rxfreq[22]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.596      ; 1.233      ;
; 0.808 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rxfreq[2]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.661      ; 1.298      ;
; 0.822 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rxfreq[14]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.627      ; 1.278      ;
; 0.825 ; spi_slave:spi_slave_rx_inst|rdata[25] ; rxfreq[25]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.823      ; 1.477      ;
; 0.827 ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rxfreq[4]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.791      ; 1.843      ;
; 0.849 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rxfreq[10]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.757      ; 1.831      ;
+-------+---------------------------------------+-------------------------+--------------+----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'spi_sck'                                                                                                                                                                                                                ;
+--------+----------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.316 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[4]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.371      ; 4.179      ;
; -3.316 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[5]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.371      ; 4.179      ;
; -3.316 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[6]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.371      ; 4.179      ;
; -3.316 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[7]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.371      ; 4.179      ;
; -3.285 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[1]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.409      ; 4.186      ;
; -3.285 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[2]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.409      ; 4.186      ;
; -3.285 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[3]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.409      ; 4.186      ;
; -3.285 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[8]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.409      ; 4.186      ;
; -3.285 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[11]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.409      ; 4.186      ;
; -3.285 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[28]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.409      ; 4.186      ;
; -3.285 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[29]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.409      ; 4.186      ;
; -3.285 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[32]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.409      ; 4.186      ;
; -3.285 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[33]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.409      ; 4.186      ;
; -3.285 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[34]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.409      ; 4.186      ;
; -3.285 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[35]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.409      ; 4.186      ;
; -3.285 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[44]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.409      ; 4.186      ;
; -3.285 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[45]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.409      ; 4.186      ;
; -3.285 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[46]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.409      ; 4.186      ;
; -3.285 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[47]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.409      ; 4.186      ;
; -3.279 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[19]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.456      ; 4.649      ;
; -3.279 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[18]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.456      ; 4.649      ;
; -3.279 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[17]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.456      ; 4.649      ;
; -3.279 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[16]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.456      ; 4.649      ;
; -3.264 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[12]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.430      ; 4.186      ;
; -3.264 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[13]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.430      ; 4.186      ;
; -3.264 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[14]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.430      ; 4.186      ;
; -3.264 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[15]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.430      ; 4.186      ;
; -3.264 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[16]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.430      ; 4.186      ;
; -3.264 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[17]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.430      ; 4.186      ;
; -3.264 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[18]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.430      ; 4.186      ;
; -3.264 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[19]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.430      ; 4.186      ;
; -3.264 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[20]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.430      ; 4.186      ;
; -3.264 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[21]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.430      ; 4.186      ;
; -3.264 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[22]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.430      ; 4.186      ;
; -3.264 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[23]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.430      ; 4.186      ;
; -3.264 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[24]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.430      ; 4.186      ;
; -3.264 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[25]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.430      ; 4.186      ;
; -3.264 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[26]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.430      ; 4.186      ;
; -3.264 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[27]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.430      ; 4.186      ;
; -3.248 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[7]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.480      ; 4.642      ;
; -3.248 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[6]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.480      ; 4.642      ;
; -3.248 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[5]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.480      ; 4.642      ;
; -3.248 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[4]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.480      ; 4.642      ;
; -3.243 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[36]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.436      ; 4.171      ;
; -3.243 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[37]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.436      ; 4.171      ;
; -3.243 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[38]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.436      ; 4.171      ;
; -3.243 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[39]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.436      ; 4.171      ;
; -3.243 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[40]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.436      ; 4.171      ;
; -3.243 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[41]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.436      ; 4.171      ;
; -3.243 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[42]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.436      ; 4.171      ;
; -3.243 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[43]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.436      ; 4.171      ;
; -3.231 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[23]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.500      ; 4.645      ;
; -3.231 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[22]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.500      ; 4.645      ;
; -3.231 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[21]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.500      ; 4.645      ;
; -3.231 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[20]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.500      ; 4.645      ;
; -3.215 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[27]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.512      ; 4.641      ;
; -3.215 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[26]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.512      ; 4.641      ;
; -3.215 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[25]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.512      ; 4.641      ;
; -3.215 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[24]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.512      ; 4.641      ;
; -3.186 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[0]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.523      ; 4.201      ;
; -3.186 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[9]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.523      ; 4.201      ;
; -3.186 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[10]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.523      ; 4.201      ;
; -3.186 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[30]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.523      ; 4.201      ;
; -3.186 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[31]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.523      ; 4.201      ;
; -3.163 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[3]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.561      ; 4.638      ;
; -3.163 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[2]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.561      ; 4.638      ;
; -3.163 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[1]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.561      ; 4.638      ;
; -3.163 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[0]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.561      ; 4.638      ;
; -3.162 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[31]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.558      ; 4.634      ;
; -3.162 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[30]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.558      ; 4.634      ;
; -3.162 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[29]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.558      ; 4.634      ;
; -3.162 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[28]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.558      ; 4.634      ;
; -3.162 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a16~portb_address_reg0 ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.462      ; 4.653      ;
; -3.160 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[47]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.564      ; 4.638      ;
; -3.160 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[46]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.564      ; 4.638      ;
; -3.160 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[45]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.564      ; 4.638      ;
; -3.160 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[44]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.564      ; 4.638      ;
; -3.151 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[15]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.581      ; 4.646      ;
; -3.151 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[14]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.581      ; 4.646      ;
; -3.151 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[13]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.581      ; 4.646      ;
; -3.151 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[12]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.581      ; 4.646      ;
; -3.139 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[35]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.583      ; 4.636      ;
; -3.139 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[34]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.583      ; 4.636      ;
; -3.139 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[33]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.583      ; 4.636      ;
; -3.139 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[32]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.583      ; 4.636      ;
; -3.137 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[43]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.579      ; 4.630      ;
; -3.137 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[42]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.579      ; 4.630      ;
; -3.137 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[41]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.579      ; 4.630      ;
; -3.137 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[40]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.579      ; 4.630      ;
; -3.134 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[39]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.600      ; 4.648      ;
; -3.134 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[38]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.600      ; 4.648      ;
; -3.134 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[37]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.600      ; 4.648      ;
; -3.134 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[36]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.600      ; 4.648      ;
; -3.131 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a4~portb_address_reg0  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.486      ; 4.646      ;
; -3.117 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[11]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.614      ; 4.645      ;
; -3.117 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[10]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.614      ; 4.645      ;
; -3.117 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[9]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.614      ; 4.645      ;
; -3.117 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[8]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.614      ; 4.645      ;
; -3.114 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a20~portb_address_reg0 ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.506      ; 4.649      ;
; -3.098 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a24~portb_address_reg0 ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.518      ; 4.645      ;
+--------+----------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk_10mhz'                                                                                                                  ;
+--------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.282 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sclk             ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.077     ; 4.207      ;
; -3.282 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[0] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.077     ; 4.207      ;
; -3.282 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[1] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.077     ; 4.207      ;
; -3.282 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[2] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.077     ; 4.207      ;
; -3.282 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[3] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.077     ; 4.207      ;
; -3.282 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_state.1     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.077     ; 4.207      ;
; -3.282 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[3]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.079     ; 4.205      ;
; -3.282 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[5]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.079     ; 4.205      ;
; -3.282 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[8]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.079     ; 4.205      ;
; -3.282 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[9]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.079     ; 4.205      ;
; -3.281 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[0]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.077     ; 4.206      ;
; -3.281 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[1]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.077     ; 4.206      ;
; -3.281 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[2]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.077     ; 4.206      ;
; -3.281 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[4]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.077     ; 4.206      ;
; -3.281 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[3]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.077     ; 4.206      ;
; -3.281 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sen_n            ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.077     ; 4.206      ;
; -3.281 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[5]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.077     ; 4.206      ;
; -3.281 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[2]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.077     ; 4.206      ;
; -3.281 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[4]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.077     ; 4.206      ;
; -3.281 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[6]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.077     ; 4.206      ;
; -3.281 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[7]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.077     ; 4.206      ;
; -3.281 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[11]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.077     ; 4.206      ;
; -3.281 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[12]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.077     ; 4.206      ;
; -3.281 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[13]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.077     ; 4.206      ;
; -3.281 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[14]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.077     ; 4.206      ;
; -3.281 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[15]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.077     ; 4.206      ;
; -2.842 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[0]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; 0.362      ; 4.206      ;
; -2.842 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[1]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; 0.362      ; 4.206      ;
; -2.842 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[10]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; 0.362      ; 4.206      ;
+--------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'ad9866_clk'                                                                                                                                                                                                              ;
+--------+----------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.676 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[19]                           ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.052      ; 4.642      ;
; -2.676 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[18]                           ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.052      ; 4.642      ;
; -2.676 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[17]                           ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.052      ; 4.642      ;
; -2.676 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[16]                           ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.052      ; 4.642      ;
; -2.664 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[31]                           ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.070      ; 4.648      ;
; -2.664 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[30]                           ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.070      ; 4.648      ;
; -2.664 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[29]                           ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.070      ; 4.648      ;
; -2.664 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[28]                           ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.070      ; 4.648      ;
; -2.661 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[3]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.069      ; 4.644      ;
; -2.661 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[2]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.069      ; 4.644      ;
; -2.661 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[1]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.069      ; 4.644      ;
; -2.661 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[0]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.069      ; 4.644      ;
; -2.658 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[15]                           ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.072      ; 4.644      ;
; -2.658 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[14]                           ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.072      ; 4.644      ;
; -2.658 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[13]                           ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.072      ; 4.644      ;
; -2.658 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[12]                           ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.072      ; 4.644      ;
; -2.626 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[23]                           ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.110      ; 4.650      ;
; -2.626 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[22]                           ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.110      ; 4.650      ;
; -2.626 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[21]                           ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.110      ; 4.650      ;
; -2.626 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[20]                           ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.110      ; 4.650      ;
; -2.608 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[11]                           ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.128      ; 4.650      ;
; -2.608 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[10]                           ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.128      ; 4.650      ;
; -2.608 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[9]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.128      ; 4.650      ;
; -2.608 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[8]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.128      ; 4.650      ;
; -2.571 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[27]                           ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.164      ; 4.649      ;
; -2.571 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[26]                           ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.164      ; 4.649      ;
; -2.571 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[25]                           ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.164      ; 4.649      ;
; -2.571 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[24]                           ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.164      ; 4.649      ;
; -2.559 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a16~portb_address_reg0  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.058      ; 4.646      ;
; -2.547 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a28~portb_address_reg0  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.076      ; 4.652      ;
; -2.544 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a0~portb_address_reg0   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.075      ; 4.648      ;
; -2.541 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a12~portb_address_reg0  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.078      ; 4.648      ;
; -2.509 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a20~portb_address_reg0  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.116      ; 4.654      ;
; -2.491 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a8~portb_address_reg0   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.134      ; 4.654      ;
; -2.454 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a24~portb_address_reg0  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.170      ; 4.653      ;
; -2.284 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[4]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.920      ; 4.196      ;
; -2.284 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[4]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.920      ; 4.196      ;
; -2.284 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a1                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.920      ; 4.196      ;
; -2.284 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a2                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.920      ; 4.196      ;
; -2.284 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a3                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.920      ; 4.196      ;
; -2.284 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[2]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.920      ; 4.196      ;
; -2.284 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[2]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.920      ; 4.196      ;
; -2.284 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[3]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.920      ; 4.196      ;
; -2.219 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity3a[0]                ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.985      ; 4.196      ;
; -2.219 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|parity2                        ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.985      ; 4.196      ;
; -2.219 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a0                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.985      ; 4.196      ;
; -2.219 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[3]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.985      ; 4.196      ;
; -2.219 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[2]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.985      ; 4.196      ;
; -2.217 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[7]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.513      ; 4.644      ;
; -2.217 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[6]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.513      ; 4.644      ;
; -2.217 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[5]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.513      ; 4.644      ;
; -2.217 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[4]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.513      ; 4.644      ;
; -2.210 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a7                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.992      ; 4.194      ;
; -2.203 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[9]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.000      ; 4.195      ;
; -2.203 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[9]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.000      ; 4.195      ;
; -2.203 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[8]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.000      ; 4.195      ;
; -2.203 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[11] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.000      ; 4.195      ;
; -2.203 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[11] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.000      ; 4.195      ;
; -2.203 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[10] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.000      ; 4.195      ;
; -2.180 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[3]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.016      ; 4.188      ;
; -2.180 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[7]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.016      ; 4.188      ;
; -2.180 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[6]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.016      ; 4.188      ;
; -2.180 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[6]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.016      ; 4.188      ;
; -2.180 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[1]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.016      ; 4.188      ;
; -2.180 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[1]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.016      ; 4.188      ;
; -2.180 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[0]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.016      ; 4.188      ;
; -2.180 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[0]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.016      ; 4.188      ;
; -2.168 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[7]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.027      ; 4.187      ;
; -2.165 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[7]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.037      ; 4.194      ;
; -2.148 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a5                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.056      ; 4.196      ;
; -2.148 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a6                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.056      ; 4.196      ;
; -2.148 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a7                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.056      ; 4.196      ;
; -2.148 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a8                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.056      ; 4.196      ;
; -2.148 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a9                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.056      ; 4.196      ;
; -2.148 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a10                    ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.056      ; 4.196      ;
; -2.148 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a11                    ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.056      ; 4.196      ;
; -2.148 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a4                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.056      ; 4.196      ;
; -2.148 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[5]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.056      ; 4.196      ;
; -2.147 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[6]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.049      ; 4.188      ;
; -2.147 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[7]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.049      ; 4.188      ;
; -2.147 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[1]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.049      ; 4.188      ;
; -2.147 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[0]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.049      ; 4.188      ;
; -2.146 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity3a[1]                ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.057      ; 4.195      ;
; -2.146 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[9]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.057      ; 4.195      ;
; -2.146 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[8]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.057      ; 4.195      ;
; -2.146 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[10]                                                ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.057      ; 4.195      ;
; -2.146 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[11]                                                ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.057      ; 4.195      ;
; -2.119 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[4]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.076      ; 4.187      ;
; -2.108 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a1                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.094      ; 4.194      ;
; -2.108 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a2                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.094      ; 4.194      ;
; -2.108 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a3                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.094      ; 4.194      ;
; -2.108 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a4                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.094      ; 4.194      ;
; -2.106 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity3a[2]                ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.098      ; 4.196      ;
; -2.106 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[4]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.098      ; 4.196      ;
; -2.106 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[5]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.098      ; 4.196      ;
; -2.100 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a4~portb_address_reg0   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.519      ; 4.648      ;
; -2.072 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a9                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.116      ; 4.180      ;
; -2.072 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a11                    ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.116      ; 4.180      ;
; -2.072 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a10                    ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.116      ; 4.180      ;
; -2.072 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[10] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.116      ; 4.180      ;
+--------+----------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'ad9866_clk'                                                                                                                                                                                                               ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.219 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[6]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.445      ; 3.889      ;
; 2.219 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[6]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.445      ; 3.889      ;
; 2.219 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[2]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.445      ; 3.889      ;
; 2.219 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[2]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.445      ; 3.889      ;
; 2.219 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[3]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.445      ; 3.889      ;
; 2.219 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[3]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.445      ; 3.889      ;
; 2.219 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[0]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.445      ; 3.889      ;
; 2.219 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[0]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.445      ; 3.889      ;
; 2.219 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[1]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.445      ; 3.889      ;
; 2.219 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[1]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.445      ; 3.889      ;
; 2.224 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[8]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.451      ; 3.900      ;
; 2.224 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[8]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.451      ; 3.900      ;
; 2.224 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[9]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.451      ; 3.900      ;
; 2.224 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[9]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.451      ; 3.900      ;
; 2.224 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[7]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.451      ; 3.900      ;
; 2.224 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[7]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.451      ; 3.900      ;
; 2.224 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[4]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.451      ; 3.900      ;
; 2.224 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[4]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.451      ; 3.900      ;
; 2.224 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[5]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.451      ; 3.900      ;
; 2.224 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[5]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.451      ; 3.900      ;
; 2.241 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a6                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.439      ; 3.905      ;
; 2.241 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a8                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.439      ; 3.905      ;
; 2.241 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a5                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.439      ; 3.905      ;
; 2.253 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity6a[2]                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.407      ; 3.885      ;
; 2.253 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[10]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.407      ; 3.885      ;
; 2.253 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[11]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.407      ; 3.885      ;
; 2.253 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[9]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.407      ; 3.885      ;
; 2.253 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[8]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.407      ; 3.885      ;
; 2.267 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[5]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.412      ; 3.904      ;
; 2.267 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[8]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.412      ; 3.904      ;
; 2.267 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[10]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.412      ; 3.904      ;
; 2.286 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a0                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.394      ; 3.905      ;
; 2.286 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity6a[1]                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.394      ; 3.905      ;
; 2.286 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity6a[0]                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.394      ; 3.905      ;
; 2.286 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|parity5                         ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.394      ; 3.905      ;
; 2.286 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[6]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.394      ; 3.905      ;
; 2.286 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[5]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.394      ; 3.905      ;
; 2.286 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[3]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.394      ; 3.905      ;
; 2.286 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[2]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.394      ; 3.905      ;
; 2.286 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[1]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.394      ; 3.905      ;
; 2.286 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[0]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.394      ; 3.905      ;
; 2.297 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a9                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.363      ; 3.885      ;
; 2.297 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a11                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.363      ; 3.885      ;
; 2.297 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a10                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.363      ; 3.885      ;
; 2.297 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[10]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.363      ; 3.885      ;
; 2.297 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[10] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.363      ; 3.885      ;
; 2.297 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[11]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.363      ; 3.885      ;
; 2.297 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[11] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.363      ; 3.885      ;
; 2.311 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[7]                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.757      ; 4.288      ;
; 2.311 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[6]                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.757      ; 4.288      ;
; 2.311 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[5]                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.757      ; 4.288      ;
; 2.311 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[4]                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.757      ; 4.288      ;
; 2.324 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a4~portb_address_reg0    ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.764      ; 4.348      ;
; 2.337 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity3a[2]                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.345      ; 3.907      ;
; 2.337 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[4]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.345      ; 3.907      ;
; 2.337 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[5]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.345      ; 3.907      ;
; 2.339 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a1                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.341      ; 3.905      ;
; 2.339 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a2                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.341      ; 3.905      ;
; 2.339 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a3                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.341      ; 3.905      ;
; 2.339 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a4                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.341      ; 3.905      ;
; 2.347 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[4]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.322      ; 3.894      ;
; 2.376 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[6]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.293      ; 3.894      ;
; 2.376 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[7]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.293      ; 3.894      ;
; 2.376 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[1]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.293      ; 3.894      ;
; 2.376 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[0]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.293      ; 3.894      ;
; 2.379 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity3a[1]                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.302      ; 3.906      ;
; 2.379 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[9]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.302      ; 3.906      ;
; 2.379 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[8]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.302      ; 3.906      ;
; 2.379 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[10]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.302      ; 3.906      ;
; 2.379 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[11]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.302      ; 3.906      ;
; 2.381 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a5                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.301      ; 3.907      ;
; 2.381 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a6                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.301      ; 3.907      ;
; 2.381 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a7                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.301      ; 3.907      ;
; 2.381 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a8                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.301      ; 3.907      ;
; 2.381 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a9                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.301      ; 3.907      ;
; 2.381 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a10                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.301      ; 3.907      ;
; 2.381 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a11                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.301      ; 3.907      ;
; 2.381 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a4                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.301      ; 3.907      ;
; 2.381 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[5]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.301      ; 3.907      ;
; 2.398 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[7]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.271      ; 3.894      ;
; 2.399 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[7]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.281      ; 3.905      ;
; 2.410 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[3]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.259      ; 3.894      ;
; 2.410 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[7]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.259      ; 3.894      ;
; 2.410 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[6]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.259      ; 3.894      ;
; 2.410 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[6]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.259      ; 3.894      ;
; 2.410 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[1]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.259      ; 3.894      ;
; 2.410 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[1]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.259      ; 3.894      ;
; 2.410 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[0]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.259      ; 3.894      ;
; 2.410 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[0]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.259      ; 3.894      ;
; 2.439 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[9]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.242      ; 3.906      ;
; 2.439 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[9]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.242      ; 3.906      ;
; 2.439 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[8]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.242      ; 3.906      ;
; 2.439 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[11]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.242      ; 3.906      ;
; 2.439 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[11]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.242      ; 3.906      ;
; 2.439 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[10]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.242      ; 3.906      ;
; 2.446 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a7                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.234      ; 3.905      ;
; 2.455 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity3a[0]                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.227      ; 3.907      ;
; 2.455 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|parity2                         ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.227      ; 3.907      ;
; 2.455 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a0                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.227      ; 3.907      ;
; 2.455 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[3]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.227      ; 3.907      ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'spi_sck'                                                                                                                                                                                                  ;
+-------+----------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.370 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[27]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.326      ; 3.921      ;
; 2.376 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[0]                                                                               ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.319      ; 3.920      ;
; 2.376 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[1]                                                                               ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.319      ; 3.920      ;
; 2.376 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[2]                                                                               ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.319      ; 3.920      ;
; 2.376 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[3]                                                                               ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.319      ; 3.920      ;
; 2.376 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[4]                                                                               ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.319      ; 3.920      ;
; 2.376 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[5]                                                                               ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.319      ; 3.920      ;
; 2.376 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[10]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.319      ; 3.920      ;
; 2.376 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[11]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.319      ; 3.920      ;
; 2.376 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[12]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.319      ; 3.920      ;
; 2.376 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[30]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.319      ; 3.920      ;
; 2.376 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[31]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.319      ; 3.920      ;
; 2.376 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[32]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.319      ; 3.920      ;
; 2.376 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[35]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.319      ; 3.920      ;
; 2.376 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[36]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.319      ; 3.920      ;
; 2.376 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[39]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.319      ; 3.920      ;
; 2.376 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[40]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.319      ; 3.920      ;
; 2.416 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[6]                                                                               ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.279      ; 3.920      ;
; 2.416 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[7]                                                                               ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.279      ; 3.920      ;
; 2.416 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[8]                                                                               ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.279      ; 3.920      ;
; 2.416 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[37]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.279      ; 3.920      ;
; 2.416 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[38]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.279      ; 3.920      ;
; 2.430 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[9]                                                                               ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.264      ; 3.919      ;
; 2.430 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[26]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.264      ; 3.919      ;
; 2.430 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[29]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.264      ; 3.919      ;
; 2.445 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[13]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.250      ; 3.920      ;
; 2.445 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[14]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.250      ; 3.920      ;
; 2.445 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[15]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.250      ; 3.920      ;
; 2.445 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[16]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.250      ; 3.920      ;
; 2.445 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[17]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.250      ; 3.920      ;
; 2.445 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[18]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.250      ; 3.920      ;
; 2.445 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[19]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.250      ; 3.920      ;
; 2.445 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[20]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.250      ; 3.920      ;
; 2.445 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[21]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.250      ; 3.920      ;
; 2.445 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[22]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.250      ; 3.920      ;
; 2.445 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[23]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.250      ; 3.920      ;
; 2.445 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[24]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.250      ; 3.920      ;
; 2.445 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[25]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.250      ; 3.920      ;
; 2.445 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[28]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.250      ; 3.920      ;
; 2.445 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[33]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.250      ; 3.920      ;
; 2.445 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[34]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.250      ; 3.920      ;
; 2.518 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[7]                          ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.147      ; 3.890      ;
; 2.518 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[11]                         ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.147      ; 3.890      ;
; 2.541 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[41]                                                                             ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.127      ; 3.893      ;
; 2.541 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[40]                                                                             ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.127      ; 3.893      ;
; 2.584 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[2]                          ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.081      ; 3.890      ;
; 2.584 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[9]                          ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.092      ; 3.901      ;
; 2.623 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[3]                          ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.046      ; 3.894      ;
; 2.623 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[6]                          ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.046      ; 3.894      ;
; 2.623 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[1]                          ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.046      ; 3.894      ;
; 2.623 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[0]                          ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.046      ; 3.894      ;
; 2.645 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[8]                          ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.034      ; 3.904      ;
; 2.645 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[10]                         ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.034      ; 3.904      ;
; 2.805 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a0      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.861      ; 3.891      ;
; 2.805 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|parity5         ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.861      ; 3.891      ;
; 2.805 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|wrptr_g[4]                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.861      ; 3.891      ;
; 2.805 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|wrptr_g[2]                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.861      ; 3.891      ;
; 2.805 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|wrptr_g[3]                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.861      ; 3.891      ;
; 2.805 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|wrptr_g[6]                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.861      ; 3.891      ;
; 2.805 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|wrptr_g[10]                                 ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.861      ; 3.891      ;
; 2.805 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|wrptr_g[1]                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.861      ; 3.891      ;
; 2.840 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a6      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.829      ; 3.894      ;
; 2.840 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a7      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.829      ; 3.894      ;
; 2.840 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a9      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.829      ; 3.894      ;
; 2.840 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a11     ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.829      ; 3.894      ;
; 2.840 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a10     ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.829      ; 3.894      ;
; 2.840 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[4]                          ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.829      ; 3.894      ;
; 2.840 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[5]                          ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.829      ; 3.894      ;
; 2.849 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a3      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.817      ; 3.891      ;
; 2.849 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a5      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.817      ; 3.891      ;
; 2.849 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a8      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.817      ; 3.891      ;
; 2.849 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a1      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.817      ; 3.891      ;
; 2.849 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a2      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.817      ; 3.891      ;
; 2.849 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a4      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.817      ; 3.891      ;
; 2.926 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[34]                                                                             ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.761      ; 3.912      ;
; 2.960 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity6a[2] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.705      ; 3.890      ;
; 2.960 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity6a[0] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.705      ; 3.890      ;
; 2.960 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity6a[1] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.705      ; 3.890      ;
; 2.960 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|wrptr_g[5]                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.705      ; 3.890      ;
; 2.960 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|wrptr_g[9]                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.705      ; 3.890      ;
; 2.960 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|wrptr_g[8]                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.705      ; 3.890      ;
; 2.960 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|wrptr_g[7]                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.705      ; 3.890      ;
; 2.960 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|wrptr_g[11]                                 ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.705      ; 3.890      ;
; 2.960 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|wrptr_g[0]                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.705      ; 3.890      ;
; 2.972 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[24]                                                                             ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.717      ; 3.914      ;
; 2.972 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[22]                                                                             ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.717      ; 3.914      ;
; 2.972 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[19]                                                                             ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.717      ; 3.914      ;
; 2.972 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[18]                                                                             ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.717      ; 3.914      ;
; 2.978 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a3      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.681      ; 3.884      ;
; 2.978 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a4      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.681      ; 3.884      ;
; 2.978 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a5      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.681      ; 3.884      ;
; 2.978 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a8      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.681      ; 3.884      ;
; 2.978 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a2      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.681      ; 3.884      ;
; 2.979 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity3a[2] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.681      ; 3.885      ;
; 2.979 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|parity2         ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.681      ; 3.885      ;
; 2.979 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[10]                                 ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.681      ; 3.885      ;
; 2.979 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[11]                                 ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.681      ; 3.885      ;
; 2.984 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[8]                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.691      ; 3.900      ;
; 2.984 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[9]                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.691      ; 3.900      ;
; 2.984 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[7]                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.691      ; 3.900      ;
+-------+----------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk_10mhz'                                                                                                                  ;
+-------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 3.163 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[0]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.555      ; 3.913      ;
; 3.163 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[1]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.555      ; 3.913      ;
; 3.163 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[10]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.555      ; 3.913      ;
; 3.621 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sclk             ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.098      ; 3.914      ;
; 3.621 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[0] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.098      ; 3.914      ;
; 3.621 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[1] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.098      ; 3.914      ;
; 3.621 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[2] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.098      ; 3.914      ;
; 3.621 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[3] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.098      ; 3.914      ;
; 3.621 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_state.1     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.098      ; 3.914      ;
; 3.621 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[2]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.097      ; 3.913      ;
; 3.621 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[3]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.096      ; 3.912      ;
; 3.621 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[4]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.097      ; 3.913      ;
; 3.621 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[5]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.096      ; 3.912      ;
; 3.621 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[6]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.097      ; 3.913      ;
; 3.621 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[7]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.097      ; 3.913      ;
; 3.621 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[8]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.096      ; 3.912      ;
; 3.621 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[9]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.096      ; 3.912      ;
; 3.621 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[11]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.097      ; 3.913      ;
; 3.621 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[12]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.097      ; 3.913      ;
; 3.621 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[13]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.097      ; 3.913      ;
; 3.621 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[14]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.097      ; 3.913      ;
; 3.621 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[15]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.097      ; 3.913      ;
; 3.622 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[0]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.097      ; 3.914      ;
; 3.622 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[1]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.097      ; 3.914      ;
; 3.622 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[2]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.097      ; 3.914      ;
; 3.622 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[4]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.097      ; 3.914      ;
; 3.622 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[3]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.097      ; 3.914      ;
; 3.622 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sen_n            ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.097      ; 3.914      ;
; 3.622 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[5]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.097      ; 3.914      ;
+-------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ad9866_clk'                                                                                                 ;
+--------+--------------+----------------+------------+------------+------------+------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock      ; Clock Edge ; Target                                                                 ;
+--------+--------------+----------------+------------+------------+------------+------------------------------------------------------------------------+
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[0]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[0]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[10]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[10]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[11]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[11]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[12]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[12]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[13]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[13]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[14]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[14]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[15]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[15]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[16]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[16]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[17]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[17]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[1]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[1]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[2]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[2]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[3]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[3]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[4]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[4]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[5]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[5]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[6]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[6]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[7]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[7]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[8]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[8]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[9]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[9]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[0]                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[10]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[11]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[12]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[13]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[14]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[15]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[16]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[17]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[18]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[19]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[1]                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[20]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[21]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[22]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[23]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[24]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[25]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[26]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[27]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[28]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[29]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[2]                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[30]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[31]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[32]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[33]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[34]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[35]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[3]                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[4]                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[5]                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[6]                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[7]                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[8]                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[9]                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[0]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[0]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[10]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[10]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[11]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[11]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[12]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[12]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[13]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[13]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[14]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[14]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[15]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[15]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[16]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[16]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[17]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[17]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[1]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[1]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[2]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[2]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[3]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[3]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[4]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[4]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[5]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[5]~_Duplicate_1  ;
+--------+--------------+----------------+------------+------------+------------+------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'spi_slave:spi_slave_rx_inst|done'                                                  ;
+--------+--------------+----------------+------------+----------------------------------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                            ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------+----------------------------------+------------+-------------------------+
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[0]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[0]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[10]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[10]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[11]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[11]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[12]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[12]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[13]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[13]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[14]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[14]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[15]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[15]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[16]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[16]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[17]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[17]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[18]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[18]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[19]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[19]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[1]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[1]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[20]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[20]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[21]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[21]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[22]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[22]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[23]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[23]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[24]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[24]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[25]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[25]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[26]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[26]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[27]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[27]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[28]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[28]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[29]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[29]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[2]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[2]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[30]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[30]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[31]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[31]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[3]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[3]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[4]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[4]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[5]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[5]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[6]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[6]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[7]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[7]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[8]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[8]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[9]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[9]~_Duplicate_1  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; att[0]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; att[1]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; att[2]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; att[3]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; att[4]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; dither                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; randomize               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[0]~_Duplicate_2  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[10]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[11]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[12]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[13]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[14]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[15]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[16]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[17]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[18]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[19]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[1]~_Duplicate_2  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[20]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[21]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[22]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[23]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[24]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[25]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[26]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[27]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[28]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[29]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[2]~_Duplicate_2  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[30]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[31]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[3]~_Duplicate_2  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[4]~_Duplicate_2  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[5]~_Duplicate_2  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[6]~_Duplicate_2  ;
+--------+--------------+----------------+------------+----------------------------------+------------+-------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'spi_sck'                                                                                                                                                          ;
+--------+--------------+----------------+------------+---------+------------+---------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock   ; Clock Edge ; Target                                                                                                                          ;
+--------+--------------+----------------+------------+---------+------------+---------------------------------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[0]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[10]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[11]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[12]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[13]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[14]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[15]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[16]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[17]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[18]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[19]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[1]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[20]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[21]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[22]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[23]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[24]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[25]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[26]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[27]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[28]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[29]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[2]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[30]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[31]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[32]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[33]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[34]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[35]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[36]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[37]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[38]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[39]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[3]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[40]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[41]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[42]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[43]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[44]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[45]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[46]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[47]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[4]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[5]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[6]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[7]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[8]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[9]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a0~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a12~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a16~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a20~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a24~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a28~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a32~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a36~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a40~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a44~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a4~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a8~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a0~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a0~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a0~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a12~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a12~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a12~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a16~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a16~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a16~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a20~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a20~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a20~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a24~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a24~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a24~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a28~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a28~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a28~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a4~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a4~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a4~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a8~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a8~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a8~porta_we_reg        ;
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; spi_sck ; Rise       ; spi_sck                                                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a0                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a1                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a10                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a11                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a2                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a3                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a4                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a5                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a6                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a7                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a8                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a9                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|parity2                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity3a[0]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity3a[1]               ;
+--------+--------------+----------------+------------+---------+------------+---------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_10mhz'                                                                                  ;
+--------+--------------+----------------+-----------------+-----------+------------+----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock     ; Clock Edge ; Target                                             ;
+--------+--------------+----------------+-----------------+-----------+------------+----------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk_10mhz ; Rise       ; clk_10mhz                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[0]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[1]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[2]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[3]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[4]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[5]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_bitcount[0]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_bitcount[1]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_bitcount[2]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_bitcount[3]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[0]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[10]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[11]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[12]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[13]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[14]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[15]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[1]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[2]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[3]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[4]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[5]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[6]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[7]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[8]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[9]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_state.1                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|sclk                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|sen_n                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[0]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[10]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[11]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[12]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[13]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[14]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[15]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[16]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[17]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[18]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[19]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[1]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[20]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[21]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[22]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[23]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[2]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[3]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[4]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[5]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[6]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[7]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[8]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[9]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; prev_gain[0]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; prev_gain[1]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; prev_gain[2]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; prev_gain[3]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; prev_gain[4]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; prev_gain[5]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[19] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[20] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[21] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[22] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[23] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[9]  ;
; 0.254  ; 0.438        ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_bitcount[0]                ;
; 0.254  ; 0.438        ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_bitcount[1]                ;
; 0.254  ; 0.438        ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_bitcount[2]                ;
; 0.254  ; 0.438        ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_bitcount[3]                ;
; 0.254  ; 0.438        ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[3]                    ;
; 0.254  ; 0.438        ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[5]                    ;
; 0.254  ; 0.438        ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[8]                    ;
; 0.254  ; 0.438        ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[9]                    ;
; 0.254  ; 0.438        ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_state.1                    ;
; 0.254  ; 0.438        ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|sclk                            ;
; 0.254  ; 0.438        ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; counter[0]                                         ;
; 0.254  ; 0.438        ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; counter[10]                                        ;
; 0.254  ; 0.438        ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; counter[11]                                        ;
; 0.254  ; 0.438        ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; counter[12]                                        ;
; 0.254  ; 0.438        ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; counter[13]                                        ;
+--------+--------------+----------------+-----------------+-----------+------------+----------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                         ;
+------------------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port        ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+------------------+----------------------------------+-------+-------+------------+----------------------------------+
; ad9866_adio[*]   ; ad9866_clk                       ; 2.326 ; 2.348 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[0]  ; ad9866_clk                       ; 0.714 ; 0.830 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[1]  ; ad9866_clk                       ; 1.567 ; 1.560 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[2]  ; ad9866_clk                       ; 0.597 ; 0.824 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[3]  ; ad9866_clk                       ; 1.157 ; 1.352 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[4]  ; ad9866_clk                       ; 2.083 ; 2.174 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[5]  ; ad9866_clk                       ; 1.958 ; 1.950 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[6]  ; ad9866_clk                       ; 1.738 ; 1.823 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[7]  ; ad9866_clk                       ; 1.672 ; 1.720 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[8]  ; ad9866_clk                       ; 1.818 ; 1.901 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[9]  ; ad9866_clk                       ; 1.794 ; 1.866 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[10] ; ad9866_clk                       ; 2.326 ; 2.348 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[11] ; ad9866_clk                       ; 1.187 ; 1.258 ; Rise       ; ad9866_clk                       ;
; ptt_in           ; ad9866_clk                       ; 2.780 ; 2.978 ; Rise       ; ad9866_clk                       ;
; ptt_in           ; ad9866_clk                       ; 2.433 ; 2.482 ; Fall       ; ad9866_clk                       ;
; ad9866_sdo       ; clk_10mhz                        ; 2.212 ; 2.396 ; Rise       ; clk_10mhz                        ;
; ptt_in           ; spi_sck                          ; 5.266 ; 5.145 ; Rise       ; spi_sck                          ;
; spi_ce[*]        ; spi_sck                          ; 4.210 ; 4.704 ; Rise       ; spi_sck                          ;
;  spi_ce[0]       ; spi_sck                          ; 4.210 ; 4.704 ; Rise       ; spi_sck                          ;
; spi_mosi         ; spi_sck                          ; 1.331 ; 1.518 ; Rise       ; spi_sck                          ;
; spi_ce[*]        ; spi_sck                          ; 2.627 ; 2.759 ; Fall       ; spi_sck                          ;
;  spi_ce[0]       ; spi_sck                          ; 2.627 ; 2.759 ; Fall       ; spi_sck                          ;
; ptt_in           ; spi_slave:spi_slave_rx_inst|done ; 3.178 ; 3.157 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
+------------------+----------------------------------+-------+-------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                            ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port        ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+
; ad9866_adio[*]   ; ad9866_clk                       ; -0.167 ; -0.328 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[0]  ; ad9866_clk                       ; -0.224 ; -0.328 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[1]  ; ad9866_clk                       ; -1.056 ; -1.041 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[2]  ; ad9866_clk                       ; -0.167 ; -0.377 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[3]  ; ad9866_clk                       ; -0.734 ; -0.923 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[4]  ; ad9866_clk                       ; -1.606 ; -1.694 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[5]  ; ad9866_clk                       ; -1.476 ; -1.460 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[6]  ; ad9866_clk                       ; -1.277 ; -1.350 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[7]  ; ad9866_clk                       ; -1.198 ; -1.237 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[8]  ; ad9866_clk                       ; -1.354 ; -1.425 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[9]  ; ad9866_clk                       ; -1.331 ; -1.391 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[10] ; ad9866_clk                       ; -1.852 ; -1.865 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[11] ; ad9866_clk                       ; -0.668 ; -0.728 ; Rise       ; ad9866_clk                       ;
; ptt_in           ; ad9866_clk                       ; -1.001 ; -1.165 ; Rise       ; ad9866_clk                       ;
; ptt_in           ; ad9866_clk                       ; -1.235 ; -1.323 ; Fall       ; ad9866_clk                       ;
; ad9866_sdo       ; clk_10mhz                        ; -1.739 ; -1.921 ; Rise       ; clk_10mhz                        ;
; ptt_in           ; spi_sck                          ; -3.580 ; -3.468 ; Rise       ; spi_sck                          ;
; spi_ce[*]        ; spi_sck                          ; -0.323 ; -0.546 ; Rise       ; spi_sck                          ;
;  spi_ce[0]       ; spi_sck                          ; -0.323 ; -0.546 ; Rise       ; spi_sck                          ;
; spi_mosi         ; spi_sck                          ; -0.368 ; -0.470 ; Rise       ; spi_sck                          ;
; spi_ce[*]        ; spi_sck                          ; -1.838 ; -2.065 ; Fall       ; spi_sck                          ;
;  spi_ce[0]       ; spi_sck                          ; -1.838 ; -2.065 ; Fall       ; spi_sck                          ;
; ptt_in           ; spi_slave:spi_slave_rx_inst|done ; -0.680 ; -0.816 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                 ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port        ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+
; DEBUG_LED4       ; ad9866_clk                       ; 11.770 ; 10.791 ; Rise       ; ad9866_clk                       ;
; ad9866_pga[*]    ; ad9866_clk                       ; 13.814 ; 13.322 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[0]   ; ad9866_clk                       ; 10.525 ; 9.894  ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[1]   ; ad9866_clk                       ; 10.507 ; 9.903  ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[2]   ; ad9866_clk                       ; 9.845  ; 9.348  ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[3]   ; ad9866_clk                       ; 13.814 ; 13.322 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[4]   ; ad9866_clk                       ; 10.316 ; 9.654  ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[5]   ; ad9866_clk                       ; 9.794  ; 9.286  ; Rise       ; ad9866_clk                       ;
; ad9866_rxclk     ; ad9866_clk                       ; 6.294  ; 6.471  ; Rise       ; ad9866_clk                       ;
; ad9866_txclk     ; ad9866_clk                       ; 6.294  ; 6.471  ; Rise       ; ad9866_clk                       ;
; rxFIFOEmpty      ; ad9866_clk                       ; 13.057 ; 13.928 ; Rise       ; ad9866_clk                       ;
; txFIFOFull       ; ad9866_clk                       ; 10.825 ; 11.282 ; Rise       ; ad9866_clk                       ;
; ad9866_adio[*]   ; ad9866_clk                       ; 10.812 ; 10.795 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[0]  ; ad9866_clk                       ; 7.470  ; 7.344  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[1]  ; ad9866_clk                       ; 7.478  ; 7.310  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[2]  ; ad9866_clk                       ; 7.154  ; 7.028  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[3]  ; ad9866_clk                       ; 7.118  ; 7.017  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[4]  ; ad9866_clk                       ; 7.949  ; 7.745  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[5]  ; ad9866_clk                       ; 7.914  ; 7.729  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[6]  ; ad9866_clk                       ; 7.733  ; 7.534  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[7]  ; ad9866_clk                       ; 7.938  ; 7.750  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[8]  ; ad9866_clk                       ; 7.894  ; 7.690  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[9]  ; ad9866_clk                       ; 7.724  ; 7.526  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[10] ; ad9866_clk                       ; 10.812 ; 10.795 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[11] ; ad9866_clk                       ; 7.885  ; 7.688  ; Fall       ; ad9866_clk                       ;
; ad9866_rxclk     ; ad9866_clk                       ; 6.294  ; 6.471  ; Fall       ; ad9866_clk                       ;
; ad9866_txclk     ; ad9866_clk                       ; 6.294  ; 6.471  ; Fall       ; ad9866_clk                       ;
; DEBUG_LED1       ; clk_10mhz                        ; 7.225  ; 6.842  ; Rise       ; clk_10mhz                        ;
; DEBUG_LED2       ; clk_10mhz                        ; 7.074  ; 6.660  ; Rise       ; clk_10mhz                        ;
; ad9866_rst_n     ; clk_10mhz                        ; 7.898  ; 7.533  ; Rise       ; clk_10mhz                        ;
; ad9866_sclk      ; clk_10mhz                        ; 8.841  ; 8.297  ; Rise       ; clk_10mhz                        ;
; ad9866_sdio      ; clk_10mhz                        ; 7.574  ; 7.278  ; Rise       ; clk_10mhz                        ;
; ad9866_sen_n     ; clk_10mhz                        ; 10.267 ; 10.449 ; Rise       ; clk_10mhz                        ;
; spi_miso         ; spi_sck                          ; 10.347 ; 10.280 ; Fall       ; spi_sck                          ;
; DEBUG_LED3       ; spi_slave:spi_slave_rx_inst|done ; 12.570 ; 12.062 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
; ad9866_pga[*]    ; spi_slave:spi_slave_rx_inst|done ; 13.402 ; 13.118 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[0]   ; spi_slave:spi_slave_rx_inst|done ; 10.271 ; 9.750  ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[1]   ; spi_slave:spi_slave_rx_inst|done ; 9.895  ; 9.618  ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[2]   ; spi_slave:spi_slave_rx_inst|done ; 9.937  ; 9.488  ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[3]   ; spi_slave:spi_slave_rx_inst|done ; 13.402 ; 13.118 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[4]   ; spi_slave:spi_slave_rx_inst|done ; 10.400 ; 9.789  ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[5]   ; spi_slave:spi_slave_rx_inst|done ; 9.984  ; 9.607  ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                         ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port        ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+
; DEBUG_LED4       ; ad9866_clk                       ; 11.323 ; 10.336 ; Rise       ; ad9866_clk                       ;
; ad9866_pga[*]    ; ad9866_clk                       ; 9.514  ; 9.024  ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[0]   ; ad9866_clk                       ; 10.216 ; 9.607  ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[1]   ; ad9866_clk                       ; 10.194 ; 9.614  ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[2]   ; ad9866_clk                       ; 9.563  ; 9.083  ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[3]   ; ad9866_clk                       ; 13.457 ; 12.990 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[4]   ; ad9866_clk                       ; 10.015 ; 9.378  ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[5]   ; ad9866_clk                       ; 9.514  ; 9.024  ; Rise       ; ad9866_clk                       ;
; ad9866_rxclk     ; ad9866_clk                       ; 6.162  ; 6.336  ; Rise       ; ad9866_clk                       ;
; ad9866_txclk     ; ad9866_clk                       ; 6.162  ; 6.336  ; Rise       ; ad9866_clk                       ;
; rxFIFOEmpty      ; ad9866_clk                       ; 9.718  ; 10.394 ; Rise       ; ad9866_clk                       ;
; txFIFOFull       ; ad9866_clk                       ; 9.527  ; 10.205 ; Rise       ; ad9866_clk                       ;
; ad9866_adio[*]   ; ad9866_clk                       ; 6.956  ; 6.859  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[0]  ; ad9866_clk                       ; 7.295  ; 7.174  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[1]  ; ad9866_clk                       ; 7.302  ; 7.140  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[2]  ; ad9866_clk                       ; 6.991  ; 6.870  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[3]  ; ad9866_clk                       ; 6.956  ; 6.859  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[4]  ; ad9866_clk                       ; 7.754  ; 7.559  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[5]  ; ad9866_clk                       ; 7.721  ; 7.544  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[6]  ; ad9866_clk                       ; 7.540  ; 7.348  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[7]  ; ad9866_clk                       ; 7.744  ; 7.563  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[8]  ; ad9866_clk                       ; 7.702  ; 7.506  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[9]  ; ad9866_clk                       ; 7.532  ; 7.341  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[10] ; ad9866_clk                       ; 10.607 ; 10.599 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[11] ; ad9866_clk                       ; 7.695  ; 7.505  ; Fall       ; ad9866_clk                       ;
; ad9866_rxclk     ; ad9866_clk                       ; 6.162  ; 6.336  ; Fall       ; ad9866_clk                       ;
; ad9866_txclk     ; ad9866_clk                       ; 6.162  ; 6.336  ; Fall       ; ad9866_clk                       ;
; DEBUG_LED1       ; clk_10mhz                        ; 7.056  ; 6.683  ; Rise       ; clk_10mhz                        ;
; DEBUG_LED2       ; clk_10mhz                        ; 6.910  ; 6.509  ; Rise       ; clk_10mhz                        ;
; ad9866_rst_n     ; clk_10mhz                        ; 7.700  ; 7.347  ; Rise       ; clk_10mhz                        ;
; ad9866_sclk      ; clk_10mhz                        ; 8.605  ; 8.081  ; Rise       ; clk_10mhz                        ;
; ad9866_sdio      ; clk_10mhz                        ; 7.390  ; 7.104  ; Rise       ; clk_10mhz                        ;
; ad9866_sen_n     ; clk_10mhz                        ; 10.091 ; 10.258 ; Rise       ; clk_10mhz                        ;
; spi_miso         ; spi_sck                          ; 10.162 ; 10.104 ; Fall       ; spi_sck                          ;
; DEBUG_LED3       ; spi_slave:spi_slave_rx_inst|done ; 9.490  ; 8.854  ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
; ad9866_pga[*]    ; spi_slave:spi_slave_rx_inst|done ; 9.270  ; 9.027  ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[0]   ; spi_slave:spi_slave_rx_inst|done ; 9.834  ; 9.318  ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[1]   ; spi_slave:spi_slave_rx_inst|done ; 9.270  ; 9.027  ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[2]   ; spi_slave:spi_slave_rx_inst|done ; 9.512  ; 9.068  ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[3]   ; spi_slave:spi_slave_rx_inst|done ; 12.589 ; 12.229 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[4]   ; spi_slave:spi_slave_rx_inst|done ; 9.958  ; 9.357  ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[5]   ; spi_slave:spi_slave_rx_inst|done ; 9.466  ; 9.092  ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+


+------------------------------------------------------------------+
; Propagation Delay                                                ;
+------------+-----------------+--------+--------+--------+--------+
; Input Port ; Output Port     ; RR     ; RF     ; FR     ; FF     ;
+------------+-----------------+--------+--------+--------+--------+
; ptt_in     ; DEBUG_LED4      ; 11.930 ; 11.188 ; 12.073 ; 11.398 ;
; ptt_in     ; ad9866_adio[0]  ; 7.868  ; 7.492  ; 7.905  ; 7.529  ;
; ptt_in     ; ad9866_adio[1]  ; 7.908  ; 7.532  ; 7.968  ; 7.592  ;
; ptt_in     ; ad9866_adio[2]  ; 7.861  ; 7.485  ; 7.935  ; 7.559  ;
; ptt_in     ; ad9866_adio[3]  ; 7.861  ; 7.485  ; 7.935  ; 7.559  ;
; ptt_in     ; ad9866_adio[4]  ; 8.645  ; 8.269  ; 8.641  ; 8.265  ;
; ptt_in     ; ad9866_adio[5]  ; 8.645  ; 8.269  ; 8.641  ; 8.265  ;
; ptt_in     ; ad9866_adio[6]  ; 8.618  ; 8.242  ; 8.629  ; 8.253  ;
; ptt_in     ; ad9866_adio[7]  ; 8.618  ; 8.242  ; 8.629  ; 8.253  ;
; ptt_in     ; ad9866_adio[8]  ; 9.026  ; 8.650  ; 8.995  ; 8.619  ;
; ptt_in     ; ad9866_adio[9]  ; 9.026  ; 8.650  ; 8.995  ; 8.619  ;
; ptt_in     ; ad9866_adio[10] ; 9.031  ; 8.655  ; 9.004  ; 8.628  ;
; ptt_in     ; ad9866_adio[11] ; 9.732  ; 9.356  ; 9.618  ; 9.242  ;
; ptt_in     ; ad9866_rxen     ;        ; 10.724 ; 10.905 ;        ;
; ptt_in     ; ad9866_txen     ; 8.140  ;        ;        ; 8.117  ;
; ptt_in     ; ptt_out         ; 7.316  ;        ;        ; 7.382  ;
; spi_ce[0]  ; spi_miso        ; 7.073  ; 6.697  ; 7.278  ; 6.902  ;
+------------+-----------------+--------+--------+--------+--------+


+------------------------------------------------------------------+
; Minimum Propagation Delay                                        ;
+------------+-----------------+--------+--------+--------+--------+
; Input Port ; Output Port     ; RR     ; RF     ; FR     ; FF     ;
+------------+-----------------+--------+--------+--------+--------+
; ptt_in     ; DEBUG_LED4      ; 11.555 ; 10.859 ; 11.692 ; 11.035 ;
; ptt_in     ; ad9866_adio[0]  ; 7.587  ; 7.226  ; 7.623  ; 7.262  ;
; ptt_in     ; ad9866_adio[1]  ; 7.624  ; 7.263  ; 7.683  ; 7.322  ;
; ptt_in     ; ad9866_adio[2]  ; 7.580  ; 7.219  ; 7.651  ; 7.290  ;
; ptt_in     ; ad9866_adio[3]  ; 7.580  ; 7.219  ; 7.651  ; 7.290  ;
; ptt_in     ; ad9866_adio[4]  ; 8.332  ; 7.971  ; 8.330  ; 7.969  ;
; ptt_in     ; ad9866_adio[5]  ; 8.332  ; 7.971  ; 8.330  ; 7.969  ;
; ptt_in     ; ad9866_adio[6]  ; 8.306  ; 7.945  ; 8.318  ; 7.957  ;
; ptt_in     ; ad9866_adio[7]  ; 8.306  ; 7.945  ; 8.318  ; 7.957  ;
; ptt_in     ; ad9866_adio[8]  ; 8.699  ; 8.338  ; 8.670  ; 8.309  ;
; ptt_in     ; ad9866_adio[9]  ; 8.699  ; 8.338  ; 8.670  ; 8.309  ;
; ptt_in     ; ad9866_adio[10] ; 8.704  ; 8.343  ; 8.678  ; 8.317  ;
; ptt_in     ; ad9866_adio[11] ; 9.376  ; 9.015  ; 9.268  ; 8.907  ;
; ptt_in     ; ad9866_rxen     ;        ; 10.528 ; 10.711 ;        ;
; ptt_in     ; ad9866_txen     ; 7.944  ;        ;        ; 7.923  ;
; ptt_in     ; ptt_out         ; 7.147  ;        ;        ; 7.210  ;
; spi_ce[0]  ; spi_miso        ; 6.820  ; 6.459  ; 7.022  ; 6.661  ;
+------------+-----------------+--------+--------+--------+--------+


----------------
; MTBF Summary ;
----------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Synchronizer Summary                                                                                                                                                                                                                                                                                    ;
+-------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+-------------------------+----------------------+-------------------------+
; Source Node                                                                               ; Synchronization Node                                                                                                             ; Worst-Case MTBF (Years) ; Typical MTBF (Years) ; Included in Design MTBF ;
+-------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+-------------------------+----------------------+-------------------------+
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[8]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[8]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[10] ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[10] ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[5]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[5]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[3]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[3]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[6]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[6]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[7]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[7]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[0]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[0]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[9]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[9]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[1]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[1]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[4]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[4]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[2]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[2]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[11] ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[11] ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[9]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[9]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[5]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[5]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[7]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[7]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[3]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[3]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[1]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[1]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[11]         ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[11] ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[8]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[8]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[6]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[6]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[4]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[4]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[2]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[2]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[0]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[0]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[10]         ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[10] ; Not Calculated          ; Not Calculated       ; Yes                     ;
+-------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+-------------------------+----------------------+-------------------------+


Synchronizer Chain #1: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[8]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[8] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -5.443         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[8]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[8] ;                ;              ;                  ; -1.046       ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[8] ;                ;              ;                  ; -4.397       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #2: Worst-Case MTBF is Not Calculated
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                              ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                            ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[10]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[10] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                   ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                   ;
; Included in Design MTBF ; Yes                                                                                                                              ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; -5.031         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[10]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[10] ;                ;              ;                  ; -0.940       ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[10] ;                ;              ;                  ; -4.091       ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #3: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[5]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[5] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -4.907         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[5]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[5] ;                ;              ;                  ; -0.632       ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[5] ;                ;              ;                  ; -4.275       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #4: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[3]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[3] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -4.747         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[3]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[3] ;                ;              ;                  ; -0.813       ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[3] ;                ;              ;                  ; -3.934       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #5: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[6]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[6] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -4.292         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[6]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[6] ;                ;              ;                  ; 0.177        ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[6] ;                ;              ;                  ; -4.469       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #6: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[7]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[7] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -4.289         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[7]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[7] ;                ;              ;                  ; -0.136       ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[7] ;                ;              ;                  ; -4.153       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #7: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[0]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[0] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -4.243         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[0]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[0] ;                ;              ;                  ; -0.031       ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[0] ;                ;              ;                  ; -4.212       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #8: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[9]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[9] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -4.219         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[9]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[9] ;                ;              ;                  ; 0.179        ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[9] ;                ;              ;                  ; -4.398       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #9: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[1]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[1] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -3.869         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[1]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[1] ;                ;              ;                  ; -0.032       ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[1] ;                ;              ;                  ; -3.837       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #10: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[4]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[4] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -3.796         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[4]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[4] ;                ;              ;                  ; 0.175        ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[4] ;                ;              ;                  ; -3.971       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #11: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[2]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[2] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -3.781         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[2]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[2] ;                ;              ;                  ; 0.176        ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[2] ;                ;              ;                  ; -3.957       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #12: Worst-Case MTBF is Not Calculated
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                              ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                            ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[11]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[11] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                   ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                   ;
; Included in Design MTBF ; Yes                                                                                                                              ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; -3.622         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[11]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[11] ;                ;              ;                  ; 0.178        ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[11] ;                ;              ;                  ; -3.800       ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #13: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[9]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[9] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; -0.035         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[9]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[9]  ;                ;              ;                  ; -0.035       ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[9] ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #14: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[5]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[5] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; -0.033         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[5]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[5]  ;                ;              ;                  ; -0.033       ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[5] ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #15: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[7]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[7] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; -0.032         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[7]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[7]  ;                ;              ;                  ; -0.032       ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[7] ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #16: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[3]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[3] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; -0.032         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[3]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[3]  ;                ;              ;                  ; -0.032       ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[3] ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #17: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[1]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[1] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; -0.031         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[1]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[1]  ;                ;              ;                  ; -0.031       ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[1] ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #18: Worst-Case MTBF is Not Calculated
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                              ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                            ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[11]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[11] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                   ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                   ;
; Included in Design MTBF ; Yes                                                                                                                              ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                           ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                              ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                            ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                               ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                       ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                       ; -0.029         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                          ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                       ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                           ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                              ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                        ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                                ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[11]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                          ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[11]  ;                ;              ;                  ; -0.029       ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[11] ;                ;              ;                  ; n/a          ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #19: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[8]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[8] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; 0.173          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[8]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[8]  ;                ;              ;                  ; 0.173        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[8] ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #20: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[6]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[6] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; 0.174          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[6]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[6]  ;                ;              ;                  ; 0.174        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[6] ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #21: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[4]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[4] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; 0.174          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[4]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[4]  ;                ;              ;                  ; 0.174        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[4] ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #22: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[2]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[2] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; 0.175          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[2]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[2]  ;                ;              ;                  ; 0.175        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[2] ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #23: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[0]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[0] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; 0.175          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[0]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[0]  ;                ;              ;                  ; 0.175        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[0] ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #24: Worst-Case MTBF is Not Calculated
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                              ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                            ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[10]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[10] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                   ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                   ;
; Included in Design MTBF ; Yes                                                                                                                              ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                           ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                              ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                            ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                               ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                       ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                       ; 0.178          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                          ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                       ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                           ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                              ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                        ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                                ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[10]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                          ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[10]  ;                ;              ;                  ; 0.178        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[10] ;                ;              ;                  ; n/a          ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



+-----------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                        ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; ad9866_clk                       ; -5.568 ; -7399.905     ;
; clk_10mhz                        ; -1.548 ; -57.517       ;
; spi_sck                          ; -1.512 ; -87.986       ;
; spi_slave:spi_slave_rx_inst|done ; 0.385  ; 0.000         ;
+----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                         ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; spi_sck                          ; -0.158 ; -6.212        ;
; spi_slave:spi_slave_rx_inst|done ; -0.091 ; -0.189        ;
; ad9866_clk                       ; -0.073 ; -0.758        ;
; clk_10mhz                        ; 0.186  ; 0.000         ;
+----------------------------------+--------+---------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+------------+--------+-----------------+
; Clock      ; Slack  ; End Point TNS   ;
+------------+--------+-----------------+
; spi_sck    ; -1.402 ; -300.895        ;
; clk_10mhz  ; -1.286 ; -36.724         ;
; ad9866_clk ; -1.092 ; -134.030        ;
+------------+--------+-----------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+------------+-------+-----------------+
; Clock      ; Slack ; End Point TNS   ;
+------------+-------+-----------------+
; ad9866_clk ; 1.261 ; 0.000           ;
; spi_sck    ; 1.384 ; 0.000           ;
; clk_10mhz  ; 1.624 ; 0.000           ;
+------------+-------+-----------------+


+-----------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary          ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; ad9866_clk                       ; -3.000 ; -10860.302    ;
; spi_sck                          ; -3.000 ; -445.959      ;
; clk_10mhz                        ; -3.000 ; -110.919      ;
; spi_slave:spi_slave_rx_inst|done ; -1.000 ; -111.000      ;
+----------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ad9866_clk'                                                                                                                            ;
+--------+------------+-----------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node                                             ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+-----------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -5.568 ; rxfreq[18] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.206     ; 6.339      ;
; -5.568 ; rxfreq[19] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.206     ; 6.339      ;
; -5.568 ; rxfreq[20] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.206     ; 6.339      ;
; -5.568 ; rxfreq[21] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.206     ; 6.339      ;
; -5.568 ; rxfreq[22] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.206     ; 6.339      ;
; -5.568 ; rxfreq[23] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.206     ; 6.339      ;
; -5.568 ; rxfreq[24] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.206     ; 6.339      ;
; -5.568 ; rxfreq[25] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.206     ; 6.339      ;
; -5.568 ; rxfreq[26] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.206     ; 6.339      ;
; -5.568 ; rxfreq[27] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.206     ; 6.339      ;
; -5.568 ; rxfreq[28] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.206     ; 6.339      ;
; -5.568 ; rxfreq[29] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.206     ; 6.339      ;
; -5.568 ; rxfreq[30] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.206     ; 6.339      ;
; -5.568 ; rxfreq[31] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.206     ; 6.339      ;
; -5.564 ; rxfreq[18] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.206     ; 6.335      ;
; -5.564 ; rxfreq[19] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.206     ; 6.335      ;
; -5.564 ; rxfreq[20] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.206     ; 6.335      ;
; -5.564 ; rxfreq[21] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.206     ; 6.335      ;
; -5.564 ; rxfreq[22] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.206     ; 6.335      ;
; -5.564 ; rxfreq[23] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.206     ; 6.335      ;
; -5.564 ; rxfreq[24] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.206     ; 6.335      ;
; -5.564 ; rxfreq[25] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.206     ; 6.335      ;
; -5.564 ; rxfreq[26] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.206     ; 6.335      ;
; -5.564 ; rxfreq[27] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.206     ; 6.335      ;
; -5.564 ; rxfreq[28] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.206     ; 6.335      ;
; -5.564 ; rxfreq[29] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.206     ; 6.335      ;
; -5.564 ; rxfreq[30] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.206     ; 6.335      ;
; -5.564 ; rxfreq[31] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.206     ; 6.335      ;
; -5.540 ; rxfreq[0]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.207     ; 6.310      ;
; -5.540 ; rxfreq[1]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.207     ; 6.310      ;
; -5.540 ; rxfreq[2]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.207     ; 6.310      ;
; -5.540 ; rxfreq[3]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.207     ; 6.310      ;
; -5.540 ; rxfreq[4]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.207     ; 6.310      ;
; -5.540 ; rxfreq[5]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.207     ; 6.310      ;
; -5.540 ; rxfreq[6]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.207     ; 6.310      ;
; -5.540 ; rxfreq[7]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.207     ; 6.310      ;
; -5.540 ; rxfreq[8]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.207     ; 6.310      ;
; -5.540 ; rxfreq[9]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.207     ; 6.310      ;
; -5.540 ; rxfreq[10] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.207     ; 6.310      ;
; -5.540 ; rxfreq[11] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.207     ; 6.310      ;
; -5.540 ; rxfreq[12] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.207     ; 6.310      ;
; -5.540 ; rxfreq[13] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.207     ; 6.310      ;
; -5.540 ; rxfreq[14] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.207     ; 6.310      ;
; -5.540 ; rxfreq[15] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.207     ; 6.310      ;
; -5.540 ; rxfreq[16] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.207     ; 6.310      ;
; -5.540 ; rxfreq[17] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.207     ; 6.310      ;
; -5.536 ; rxfreq[0]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.207     ; 6.306      ;
; -5.536 ; rxfreq[1]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.207     ; 6.306      ;
; -5.536 ; rxfreq[2]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.207     ; 6.306      ;
; -5.536 ; rxfreq[3]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.207     ; 6.306      ;
; -5.536 ; rxfreq[4]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.207     ; 6.306      ;
; -5.536 ; rxfreq[5]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.207     ; 6.306      ;
; -5.536 ; rxfreq[6]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.207     ; 6.306      ;
; -5.536 ; rxfreq[7]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.207     ; 6.306      ;
; -5.536 ; rxfreq[8]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.207     ; 6.306      ;
; -5.536 ; rxfreq[9]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.207     ; 6.306      ;
; -5.536 ; rxfreq[10] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.207     ; 6.306      ;
; -5.536 ; rxfreq[11] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.207     ; 6.306      ;
; -5.536 ; rxfreq[12] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.207     ; 6.306      ;
; -5.536 ; rxfreq[13] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.207     ; 6.306      ;
; -5.536 ; rxfreq[14] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.207     ; 6.306      ;
; -5.536 ; rxfreq[15] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.207     ; 6.306      ;
; -5.536 ; rxfreq[16] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.207     ; 6.306      ;
; -5.536 ; rxfreq[17] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.207     ; 6.306      ;
; -5.449 ; rxfreq[18] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.206     ; 6.220      ;
; -5.449 ; rxfreq[19] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.206     ; 6.220      ;
; -5.449 ; rxfreq[20] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.206     ; 6.220      ;
; -5.449 ; rxfreq[21] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.206     ; 6.220      ;
; -5.449 ; rxfreq[22] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.206     ; 6.220      ;
; -5.449 ; rxfreq[23] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.206     ; 6.220      ;
; -5.449 ; rxfreq[24] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.206     ; 6.220      ;
; -5.449 ; rxfreq[25] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.206     ; 6.220      ;
; -5.449 ; rxfreq[26] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.206     ; 6.220      ;
; -5.449 ; rxfreq[27] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.206     ; 6.220      ;
; -5.449 ; rxfreq[28] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.206     ; 6.220      ;
; -5.449 ; rxfreq[29] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.206     ; 6.220      ;
; -5.449 ; rxfreq[30] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.206     ; 6.220      ;
; -5.449 ; rxfreq[31] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.206     ; 6.220      ;
; -5.445 ; rxfreq[18] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.206     ; 6.216      ;
; -5.445 ; rxfreq[19] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.206     ; 6.216      ;
; -5.445 ; rxfreq[20] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.206     ; 6.216      ;
; -5.445 ; rxfreq[21] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.206     ; 6.216      ;
; -5.445 ; rxfreq[22] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.206     ; 6.216      ;
; -5.445 ; rxfreq[23] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.206     ; 6.216      ;
; -5.445 ; rxfreq[24] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.206     ; 6.216      ;
; -5.445 ; rxfreq[25] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.206     ; 6.216      ;
; -5.445 ; rxfreq[26] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.206     ; 6.216      ;
; -5.445 ; rxfreq[27] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.206     ; 6.216      ;
; -5.445 ; rxfreq[28] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.206     ; 6.216      ;
; -5.445 ; rxfreq[29] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.206     ; 6.216      ;
; -5.445 ; rxfreq[30] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.206     ; 6.216      ;
; -5.445 ; rxfreq[31] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.206     ; 6.216      ;
; -5.421 ; rxfreq[0]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.207     ; 6.191      ;
; -5.421 ; rxfreq[1]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.207     ; 6.191      ;
; -5.421 ; rxfreq[2]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.207     ; 6.191      ;
; -5.421 ; rxfreq[3]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.207     ; 6.191      ;
; -5.421 ; rxfreq[4]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.207     ; 6.191      ;
; -5.421 ; rxfreq[5]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.207     ; 6.191      ;
; -5.421 ; rxfreq[6]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.207     ; 6.191      ;
; -5.421 ; rxfreq[7]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; -0.207     ; 6.191      ;
+--------+------------+-----------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_10mhz'                                                                                                          ;
+--------+------------+----------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node                          ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+----------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -1.548 ; tx_gain[2] ; ad9866:ad9866_inst|dut2_data[3]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.688     ; 1.837      ;
; -1.548 ; tx_gain[2] ; ad9866:ad9866_inst|dut2_data[5]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.688     ; 1.837      ;
; -1.548 ; tx_gain[2] ; ad9866:ad9866_inst|dut2_data[8]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.688     ; 1.837      ;
; -1.548 ; tx_gain[2] ; ad9866:ad9866_inst|dut2_data[9]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.688     ; 1.837      ;
; -1.544 ; tx_gain[0] ; ad9866:ad9866_inst|dut2_data[3]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.688     ; 1.833      ;
; -1.544 ; tx_gain[0] ; ad9866:ad9866_inst|dut2_data[5]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.688     ; 1.833      ;
; -1.544 ; tx_gain[0] ; ad9866:ad9866_inst|dut2_data[8]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.688     ; 1.833      ;
; -1.544 ; tx_gain[0] ; ad9866:ad9866_inst|dut2_data[9]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.688     ; 1.833      ;
; -1.542 ; tx_gain[3] ; ad9866:ad9866_inst|dut2_data[3]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.688     ; 1.831      ;
; -1.542 ; tx_gain[3] ; ad9866:ad9866_inst|dut2_data[5]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.688     ; 1.831      ;
; -1.542 ; tx_gain[3] ; ad9866:ad9866_inst|dut2_data[8]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.688     ; 1.831      ;
; -1.542 ; tx_gain[3] ; ad9866:ad9866_inst|dut2_data[9]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.688     ; 1.831      ;
; -1.429 ; tx_gain[4] ; ad9866:ad9866_inst|dut2_data[3]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.688     ; 1.718      ;
; -1.429 ; tx_gain[4] ; ad9866:ad9866_inst|dut2_data[5]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.688     ; 1.718      ;
; -1.429 ; tx_gain[4] ; ad9866:ad9866_inst|dut2_data[8]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.688     ; 1.718      ;
; -1.429 ; tx_gain[4] ; ad9866:ad9866_inst|dut2_data[9]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.688     ; 1.718      ;
; -1.427 ; tx_gain[5] ; ad9866:ad9866_inst|dut2_data[3]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.688     ; 1.716      ;
; -1.427 ; tx_gain[5] ; ad9866:ad9866_inst|dut2_data[5]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.688     ; 1.716      ;
; -1.427 ; tx_gain[5] ; ad9866:ad9866_inst|dut2_data[8]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.688     ; 1.716      ;
; -1.427 ; tx_gain[5] ; ad9866:ad9866_inst|dut2_data[9]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.688     ; 1.716      ;
; -1.396 ; tx_gain[1] ; ad9866:ad9866_inst|dut2_data[3]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.688     ; 1.685      ;
; -1.396 ; tx_gain[1] ; ad9866:ad9866_inst|dut2_data[5]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.688     ; 1.685      ;
; -1.396 ; tx_gain[1] ; ad9866:ad9866_inst|dut2_data[8]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.688     ; 1.685      ;
; -1.396 ; tx_gain[1] ; ad9866:ad9866_inst|dut2_data[9]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.688     ; 1.685      ;
; -1.366 ; tx_gain[2] ; ad9866:ad9866_inst|dut2_data[2]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.686     ; 1.657      ;
; -1.366 ; tx_gain[2] ; ad9866:ad9866_inst|dut2_data[4]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.686     ; 1.657      ;
; -1.366 ; tx_gain[2] ; ad9866:ad9866_inst|dut2_data[6]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.686     ; 1.657      ;
; -1.366 ; tx_gain[2] ; ad9866:ad9866_inst|dut2_data[7]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.686     ; 1.657      ;
; -1.366 ; tx_gain[2] ; ad9866:ad9866_inst|dut2_data[11] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.686     ; 1.657      ;
; -1.366 ; tx_gain[2] ; ad9866:ad9866_inst|dut2_data[12] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.686     ; 1.657      ;
; -1.366 ; tx_gain[2] ; ad9866:ad9866_inst|dut2_data[13] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.686     ; 1.657      ;
; -1.366 ; tx_gain[2] ; ad9866:ad9866_inst|dut2_data[14] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.686     ; 1.657      ;
; -1.366 ; tx_gain[2] ; ad9866:ad9866_inst|dut2_data[15] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.686     ; 1.657      ;
; -1.365 ; tx_gain[0] ; ad9866:ad9866_inst|dut2_data[2]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.686     ; 1.656      ;
; -1.365 ; tx_gain[0] ; ad9866:ad9866_inst|dut2_data[4]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.686     ; 1.656      ;
; -1.365 ; tx_gain[0] ; ad9866:ad9866_inst|dut2_data[6]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.686     ; 1.656      ;
; -1.365 ; tx_gain[0] ; ad9866:ad9866_inst|dut2_data[7]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.686     ; 1.656      ;
; -1.365 ; tx_gain[0] ; ad9866:ad9866_inst|dut2_data[11] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.686     ; 1.656      ;
; -1.365 ; tx_gain[0] ; ad9866:ad9866_inst|dut2_data[12] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.686     ; 1.656      ;
; -1.365 ; tx_gain[0] ; ad9866:ad9866_inst|dut2_data[13] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.686     ; 1.656      ;
; -1.365 ; tx_gain[0] ; ad9866:ad9866_inst|dut2_data[14] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.686     ; 1.656      ;
; -1.365 ; tx_gain[0] ; ad9866:ad9866_inst|dut2_data[15] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.686     ; 1.656      ;
; -1.362 ; tx_gain[3] ; ad9866:ad9866_inst|dut2_data[2]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.686     ; 1.653      ;
; -1.362 ; tx_gain[3] ; ad9866:ad9866_inst|dut2_data[4]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.686     ; 1.653      ;
; -1.362 ; tx_gain[3] ; ad9866:ad9866_inst|dut2_data[6]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.686     ; 1.653      ;
; -1.362 ; tx_gain[3] ; ad9866:ad9866_inst|dut2_data[7]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.686     ; 1.653      ;
; -1.362 ; tx_gain[3] ; ad9866:ad9866_inst|dut2_data[11] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.686     ; 1.653      ;
; -1.362 ; tx_gain[3] ; ad9866:ad9866_inst|dut2_data[12] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.686     ; 1.653      ;
; -1.362 ; tx_gain[3] ; ad9866:ad9866_inst|dut2_data[13] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.686     ; 1.653      ;
; -1.362 ; tx_gain[3] ; ad9866:ad9866_inst|dut2_data[14] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.686     ; 1.653      ;
; -1.362 ; tx_gain[3] ; ad9866:ad9866_inst|dut2_data[15] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.686     ; 1.653      ;
; -1.247 ; tx_gain[4] ; ad9866:ad9866_inst|dut2_data[2]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.686     ; 1.538      ;
; -1.247 ; tx_gain[4] ; ad9866:ad9866_inst|dut2_data[4]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.686     ; 1.538      ;
; -1.247 ; tx_gain[4] ; ad9866:ad9866_inst|dut2_data[6]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.686     ; 1.538      ;
; -1.247 ; tx_gain[4] ; ad9866:ad9866_inst|dut2_data[7]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.686     ; 1.538      ;
; -1.247 ; tx_gain[4] ; ad9866:ad9866_inst|dut2_data[11] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.686     ; 1.538      ;
; -1.247 ; tx_gain[4] ; ad9866:ad9866_inst|dut2_data[12] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.686     ; 1.538      ;
; -1.247 ; tx_gain[4] ; ad9866:ad9866_inst|dut2_data[13] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.686     ; 1.538      ;
; -1.247 ; tx_gain[4] ; ad9866:ad9866_inst|dut2_data[14] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.686     ; 1.538      ;
; -1.247 ; tx_gain[4] ; ad9866:ad9866_inst|dut2_data[15] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.686     ; 1.538      ;
; -1.245 ; tx_gain[5] ; ad9866:ad9866_inst|dut2_data[2]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.686     ; 1.536      ;
; -1.245 ; tx_gain[5] ; ad9866:ad9866_inst|dut2_data[4]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.686     ; 1.536      ;
; -1.245 ; tx_gain[5] ; ad9866:ad9866_inst|dut2_data[6]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.686     ; 1.536      ;
; -1.245 ; tx_gain[5] ; ad9866:ad9866_inst|dut2_data[7]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.686     ; 1.536      ;
; -1.245 ; tx_gain[5] ; ad9866:ad9866_inst|dut2_data[11] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.686     ; 1.536      ;
; -1.245 ; tx_gain[5] ; ad9866:ad9866_inst|dut2_data[12] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.686     ; 1.536      ;
; -1.245 ; tx_gain[5] ; ad9866:ad9866_inst|dut2_data[13] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.686     ; 1.536      ;
; -1.245 ; tx_gain[5] ; ad9866:ad9866_inst|dut2_data[14] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.686     ; 1.536      ;
; -1.245 ; tx_gain[5] ; ad9866:ad9866_inst|dut2_data[15] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.686     ; 1.536      ;
; -1.223 ; tx_gain[1] ; ad9866:ad9866_inst|dut2_data[2]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.686     ; 1.514      ;
; -1.223 ; tx_gain[1] ; ad9866:ad9866_inst|dut2_data[4]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.686     ; 1.514      ;
; -1.223 ; tx_gain[1] ; ad9866:ad9866_inst|dut2_data[6]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.686     ; 1.514      ;
; -1.223 ; tx_gain[1] ; ad9866:ad9866_inst|dut2_data[7]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.686     ; 1.514      ;
; -1.223 ; tx_gain[1] ; ad9866:ad9866_inst|dut2_data[11] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.686     ; 1.514      ;
; -1.223 ; tx_gain[1] ; ad9866:ad9866_inst|dut2_data[12] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.686     ; 1.514      ;
; -1.223 ; tx_gain[1] ; ad9866:ad9866_inst|dut2_data[13] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.686     ; 1.514      ;
; -1.223 ; tx_gain[1] ; ad9866:ad9866_inst|dut2_data[14] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.686     ; 1.514      ;
; -1.223 ; tx_gain[1] ; ad9866:ad9866_inst|dut2_data[15] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.686     ; 1.514      ;
; -1.206 ; tx_gain[2] ; ad9866:ad9866_inst|dut2_data[0]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.500     ; 1.683      ;
; -1.206 ; tx_gain[2] ; ad9866:ad9866_inst|dut2_data[1]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.500     ; 1.683      ;
; -1.206 ; tx_gain[2] ; ad9866:ad9866_inst|dut2_data[10] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.500     ; 1.683      ;
; -1.202 ; tx_gain[0] ; ad9866:ad9866_inst|dut2_data[0]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.500     ; 1.679      ;
; -1.202 ; tx_gain[0] ; ad9866:ad9866_inst|dut2_data[1]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.500     ; 1.679      ;
; -1.202 ; tx_gain[0] ; ad9866:ad9866_inst|dut2_data[10] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.500     ; 1.679      ;
; -1.200 ; tx_gain[3] ; ad9866:ad9866_inst|dut2_data[0]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.500     ; 1.677      ;
; -1.200 ; tx_gain[3] ; ad9866:ad9866_inst|dut2_data[1]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.500     ; 1.677      ;
; -1.200 ; tx_gain[3] ; ad9866:ad9866_inst|dut2_data[10] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.500     ; 1.677      ;
; -1.168 ; tx_gain[2] ; ad9866:ad9866_inst|dut2_state.1  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.686     ; 1.459      ;
; -1.164 ; tx_gain[2] ; ad9866:ad9866_inst|sen_n         ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.686     ; 1.455      ;
; -1.164 ; tx_gain[0] ; ad9866:ad9866_inst|dut2_state.1  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.686     ; 1.455      ;
; -1.162 ; tx_gain[3] ; ad9866:ad9866_inst|dut2_state.1  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.686     ; 1.453      ;
; -1.160 ; tx_gain[0] ; ad9866:ad9866_inst|sen_n         ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.686     ; 1.451      ;
; -1.158 ; tx_gain[3] ; ad9866:ad9866_inst|sen_n         ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.686     ; 1.449      ;
; -1.087 ; tx_gain[4] ; ad9866:ad9866_inst|dut2_data[0]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.500     ; 1.564      ;
; -1.087 ; tx_gain[4] ; ad9866:ad9866_inst|dut2_data[1]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.500     ; 1.564      ;
; -1.087 ; tx_gain[4] ; ad9866:ad9866_inst|dut2_data[10] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.500     ; 1.564      ;
; -1.085 ; tx_gain[5] ; ad9866:ad9866_inst|dut2_data[0]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.500     ; 1.562      ;
; -1.085 ; tx_gain[5] ; ad9866:ad9866_inst|dut2_data[1]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.500     ; 1.562      ;
; -1.085 ; tx_gain[5] ; ad9866:ad9866_inst|dut2_data[10] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.500     ; 1.562      ;
; -1.052 ; tx_gain[1] ; ad9866:ad9866_inst|dut2_data[0]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.500     ; 1.529      ;
+--------+------------+----------------------------------+----------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'spi_sck'                                                                                                                    ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.512 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[41] ; spi_sck      ; spi_sck     ; 1.000        ; 0.227      ; 2.746      ;
; -1.512 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[40] ; spi_sck      ; spi_sck     ; 1.000        ; 0.227      ; 2.746      ;
; -1.498 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[41] ; spi_sck      ; spi_sck     ; 1.000        ; 0.227      ; 2.732      ;
; -1.498 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[40] ; spi_sck      ; spi_sck     ; 1.000        ; 0.227      ; 2.732      ;
; -1.479 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[21] ; spi_sck      ; spi_sck     ; 1.000        ; -0.119     ; 2.367      ;
; -1.465 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[21] ; spi_sck      ; spi_sck     ; 1.000        ; -0.119     ; 2.353      ;
; -1.424 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[41] ; spi_sck      ; spi_sck     ; 1.000        ; 0.227      ; 2.658      ;
; -1.424 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[40] ; spi_sck      ; spi_sck     ; 1.000        ; 0.227      ; 2.658      ;
; -1.410 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[7]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.016     ; 2.401      ;
; -1.410 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[6]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.016     ; 2.401      ;
; -1.410 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[5]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.016     ; 2.401      ;
; -1.410 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[4]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.016     ; 2.401      ;
; -1.410 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[3]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.016     ; 2.401      ;
; -1.410 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[2]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.016     ; 2.401      ;
; -1.410 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[1]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.016     ; 2.401      ;
; -1.410 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[0]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.016     ; 2.401      ;
; -1.396 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[7]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.016     ; 2.387      ;
; -1.396 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[6]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.016     ; 2.387      ;
; -1.396 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[5]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.016     ; 2.387      ;
; -1.396 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[4]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.016     ; 2.387      ;
; -1.396 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[3]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.016     ; 2.387      ;
; -1.396 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[2]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.016     ; 2.387      ;
; -1.396 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[1]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.016     ; 2.387      ;
; -1.396 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[0]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.016     ; 2.387      ;
; -1.391 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[21] ; spi_sck      ; spi_sck     ; 1.000        ; -0.119     ; 2.279      ;
; -1.388 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[27] ; spi_sck      ; spi_sck     ; 1.000        ; -0.019     ; 2.376      ;
; -1.388 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[26] ; spi_sck      ; spi_sck     ; 1.000        ; -0.019     ; 2.376      ;
; -1.388 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[23] ; spi_sck      ; spi_sck     ; 1.000        ; -0.019     ; 2.376      ;
; -1.386 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[34] ; spi_sck      ; spi_sck     ; 1.000        ; -0.006     ; 2.387      ;
; -1.386 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[17] ; spi_sck      ; spi_sck     ; 1.000        ; 0.008      ; 2.401      ;
; -1.386 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[16] ; spi_sck      ; spi_sck     ; 1.000        ; 0.008      ; 2.401      ;
; -1.386 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[15] ; spi_sck      ; spi_sck     ; 1.000        ; 0.008      ; 2.401      ;
; -1.386 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[14] ; spi_sck      ; spi_sck     ; 1.000        ; 0.008      ; 2.401      ;
; -1.386 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[13] ; spi_sck      ; spi_sck     ; 1.000        ; 0.008      ; 2.401      ;
; -1.386 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[12] ; spi_sck      ; spi_sck     ; 1.000        ; 0.008      ; 2.401      ;
; -1.386 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[11] ; spi_sck      ; spi_sck     ; 1.000        ; 0.008      ; 2.401      ;
; -1.386 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[10] ; spi_sck      ; spi_sck     ; 1.000        ; 0.008      ; 2.401      ;
; -1.386 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[9]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.008      ; 2.401      ;
; -1.386 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[8]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.008      ; 2.401      ;
; -1.374 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[27] ; spi_sck      ; spi_sck     ; 1.000        ; -0.019     ; 2.362      ;
; -1.374 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[26] ; spi_sck      ; spi_sck     ; 1.000        ; -0.019     ; 2.362      ;
; -1.374 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[23] ; spi_sck      ; spi_sck     ; 1.000        ; -0.019     ; 2.362      ;
; -1.372 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[34] ; spi_sck      ; spi_sck     ; 1.000        ; -0.006     ; 2.373      ;
; -1.372 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[17] ; spi_sck      ; spi_sck     ; 1.000        ; 0.008      ; 2.387      ;
; -1.372 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[16] ; spi_sck      ; spi_sck     ; 1.000        ; 0.008      ; 2.387      ;
; -1.372 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[15] ; spi_sck      ; spi_sck     ; 1.000        ; 0.008      ; 2.387      ;
; -1.372 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[14] ; spi_sck      ; spi_sck     ; 1.000        ; 0.008      ; 2.387      ;
; -1.372 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[13] ; spi_sck      ; spi_sck     ; 1.000        ; 0.008      ; 2.387      ;
; -1.372 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[12] ; spi_sck      ; spi_sck     ; 1.000        ; 0.008      ; 2.387      ;
; -1.372 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[11] ; spi_sck      ; spi_sck     ; 1.000        ; 0.008      ; 2.387      ;
; -1.372 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[10] ; spi_sck      ; spi_sck     ; 1.000        ; 0.008      ; 2.387      ;
; -1.372 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[9]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.008      ; 2.387      ;
; -1.372 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[8]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.008      ; 2.387      ;
; -1.339 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[41] ; spi_sck      ; spi_sck     ; 1.000        ; 0.227      ; 2.573      ;
; -1.339 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[40] ; spi_sck      ; spi_sck     ; 1.000        ; 0.227      ; 2.573      ;
; -1.336 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[25] ; spi_sck      ; spi_sck     ; 1.000        ; -0.112     ; 2.231      ;
; -1.336 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[20] ; spi_sck      ; spi_sck     ; 1.000        ; -0.112     ; 2.231      ;
; -1.322 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[7]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.016     ; 2.313      ;
; -1.322 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[6]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.016     ; 2.313      ;
; -1.322 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[5]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.016     ; 2.313      ;
; -1.322 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[4]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.016     ; 2.313      ;
; -1.322 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[3]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.016     ; 2.313      ;
; -1.322 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[2]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.016     ; 2.313      ;
; -1.322 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[1]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.016     ; 2.313      ;
; -1.322 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[0]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.016     ; 2.313      ;
; -1.322 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[25] ; spi_sck      ; spi_sck     ; 1.000        ; -0.112     ; 2.217      ;
; -1.322 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[20] ; spi_sck      ; spi_sck     ; 1.000        ; -0.112     ; 2.217      ;
; -1.306 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[21] ; spi_sck      ; spi_sck     ; 1.000        ; -0.119     ; 2.194      ;
; -1.300 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[27] ; spi_sck      ; spi_sck     ; 1.000        ; -0.019     ; 2.288      ;
; -1.300 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[26] ; spi_sck      ; spi_sck     ; 1.000        ; -0.019     ; 2.288      ;
; -1.300 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[23] ; spi_sck      ; spi_sck     ; 1.000        ; -0.019     ; 2.288      ;
; -1.298 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[34] ; spi_sck      ; spi_sck     ; 1.000        ; -0.006     ; 2.299      ;
; -1.298 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[17] ; spi_sck      ; spi_sck     ; 1.000        ; 0.008      ; 2.313      ;
; -1.298 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[16] ; spi_sck      ; spi_sck     ; 1.000        ; 0.008      ; 2.313      ;
; -1.298 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[15] ; spi_sck      ; spi_sck     ; 1.000        ; 0.008      ; 2.313      ;
; -1.298 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[14] ; spi_sck      ; spi_sck     ; 1.000        ; 0.008      ; 2.313      ;
; -1.298 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[13] ; spi_sck      ; spi_sck     ; 1.000        ; 0.008      ; 2.313      ;
; -1.298 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[12] ; spi_sck      ; spi_sck     ; 1.000        ; 0.008      ; 2.313      ;
; -1.298 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[11] ; spi_sck      ; spi_sck     ; 1.000        ; 0.008      ; 2.313      ;
; -1.298 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[10] ; spi_sck      ; spi_sck     ; 1.000        ; 0.008      ; 2.313      ;
; -1.298 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[9]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.008      ; 2.313      ;
; -1.298 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[8]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.008      ; 2.313      ;
; -1.261 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[32] ; spi_sck      ; spi_sck     ; 1.000        ; -0.049     ; 2.219      ;
; -1.261 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[33] ; spi_sck      ; spi_sck     ; 1.000        ; -0.049     ; 2.219      ;
; -1.261 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[35] ; spi_sck      ; spi_sck     ; 1.000        ; -0.049     ; 2.219      ;
; -1.261 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[36] ; spi_sck      ; spi_sck     ; 1.000        ; -0.049     ; 2.219      ;
; -1.261 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[37] ; spi_sck      ; spi_sck     ; 1.000        ; -0.049     ; 2.219      ;
; -1.261 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[38] ; spi_sck      ; spi_sck     ; 1.000        ; -0.049     ; 2.219      ;
; -1.248 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[25] ; spi_sck      ; spi_sck     ; 1.000        ; -0.112     ; 2.143      ;
; -1.248 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[20] ; spi_sck      ; spi_sck     ; 1.000        ; -0.112     ; 2.143      ;
; -1.247 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[32] ; spi_sck      ; spi_sck     ; 1.000        ; -0.049     ; 2.205      ;
; -1.247 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[33] ; spi_sck      ; spi_sck     ; 1.000        ; -0.049     ; 2.205      ;
; -1.247 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[35] ; spi_sck      ; spi_sck     ; 1.000        ; -0.049     ; 2.205      ;
; -1.247 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[36] ; spi_sck      ; spi_sck     ; 1.000        ; -0.049     ; 2.205      ;
; -1.247 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[37] ; spi_sck      ; spi_sck     ; 1.000        ; -0.049     ; 2.205      ;
; -1.247 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[38] ; spi_sck      ; spi_sck     ; 1.000        ; -0.049     ; 2.205      ;
; -1.237 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[7]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.016     ; 2.228      ;
; -1.237 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[6]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.016     ; 2.228      ;
; -1.237 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[5]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.016     ; 2.228      ;
; -1.237 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[4]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.016     ; 2.228      ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'spi_slave:spi_slave_rx_inst|done'                                                                                                     ;
+-------+---------------------------------------+-------------------------+--------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                 ; Launch Clock ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+-------------------------+--------------+----------------------------------+--------------+------------+------------+
; 0.385 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rxfreq[0]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.435      ; 1.027      ;
; 0.410 ; spi_slave:spi_slave_rx_inst|rdata[22] ; rxfreq[22]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.393      ; 0.960      ;
; 0.433 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rxfreq[8]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.352      ; 0.781      ;
; 0.433 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rxfreq[11]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.352      ; 0.781      ;
; 0.439 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rxfreq[10]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.410      ; 0.948      ;
; 0.439 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rxfreq[14]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.410      ; 0.948      ;
; 0.439 ; spi_slave:spi_slave_rx_inst|rdata[16] ; rxfreq[16]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.409      ; 0.947      ;
; 0.449 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rxfreq[11]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.410      ; 0.938      ;
; 0.453 ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rxfreq[4]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.435      ; 0.959      ;
; 0.454 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rxfreq[9]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.410      ; 0.933      ;
; 0.454 ; spi_slave:spi_slave_rx_inst|rdata[19] ; rxfreq[19]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.393      ; 0.916      ;
; 0.456 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rxfreq[6]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.377      ; 0.783      ;
; 0.456 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rxfreq[17]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.410      ; 0.931      ;
; 0.458 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rxfreq[12]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.352      ; 0.756      ;
; 0.462 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rxfreq[18]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.335      ; 0.735      ;
; 0.462 ; spi_slave:spi_slave_rx_inst|rdata[38] ; randomize               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.465      ; 0.980      ;
; 0.463 ; spi_slave:spi_slave_rx_inst|rdata[16] ; rxfreq[16]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.352      ; 0.751      ;
; 0.463 ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rxfreq[4]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.377      ; 0.776      ;
; 0.466 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rxfreq[8]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.410      ; 0.921      ;
; 0.470 ; spi_slave:spi_slave_rx_inst|rdata[15] ; rxfreq[15]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.410      ; 0.917      ;
; 0.472 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rxfreq[1]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.435      ; 0.940      ;
; 0.474 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rxfreq[12]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.410      ; 0.913      ;
; 0.477 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rxfreq[2]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.434      ; 0.934      ;
; 0.480 ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rxfreq[7]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.435      ; 0.932      ;
; 0.480 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rxfreq[23]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.449      ; 0.946      ;
; 0.484 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rxfreq[24]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.393      ; 0.886      ;
; 0.486 ; spi_slave:spi_slave_rx_inst|rdata[28] ; rxfreq[28]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.474      ; 0.965      ;
; 0.487 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rxfreq[3]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.435      ; 0.925      ;
; 0.488 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rxfreq[3]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.377      ; 0.751      ;
; 0.490 ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rxfreq[5]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.435      ; 0.922      ;
; 0.492 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rxfreq[6]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.435      ; 0.920      ;
; 0.494 ; spi_slave:spi_slave_rx_inst|rdata[30] ; rxfreq[30]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.474      ; 0.957      ;
; 0.495 ; spi_slave:spi_slave_rx_inst|rdata[26] ; rxfreq[26]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.449      ; 0.931      ;
; 0.502 ; spi_slave:spi_slave_rx_inst|rdata[33] ; att[1]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.465      ; 0.940      ;
; 0.505 ; spi_slave:spi_slave_rx_inst|rdata[31] ; rxfreq[31]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.475      ; 0.947      ;
; 0.506 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rxfreq[29]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.474      ; 0.945      ;
; 0.509 ; spi_slave:spi_slave_rx_inst|rdata[20] ; rxfreq[20]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.534      ; 1.002      ;
; 0.511 ; spi_slave:spi_slave_rx_inst|rdata[35] ; att[3]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.465      ; 0.931      ;
; 0.519 ; spi_slave:spi_slave_rx_inst|rdata[32] ; att[0]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.465      ; 0.923      ;
; 0.520 ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rxfreq[7]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.377      ; 0.719      ;
; 0.524 ; spi_slave:spi_slave_rx_inst|rdata[41] ; speed[1]                ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.178      ; 0.631      ;
; 0.544 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rxfreq[14]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.352      ; 0.670      ;
; 0.553 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rxfreq[13]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.410      ; 0.834      ;
; 0.555 ; spi_slave:spi_slave_rx_inst|rdata[22] ; rxfreq[22]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.336      ; 0.643      ;
; 0.557 ; spi_slave:spi_slave_rx_inst|rdata[36] ; att[4]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.465      ; 0.885      ;
; 0.557 ; spi_slave:spi_slave_rx_inst|rdata[25] ; rxfreq[25]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.533      ; 0.953      ;
; 0.559 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rxfreq[2]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.377      ; 0.680      ;
; 0.563 ; spi_slave:spi_slave_rx_inst|rdata[25] ; rxfreq[25]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.476      ; 0.775      ;
; 0.565 ; spi_slave:spi_slave_rx_inst|rdata[19] ; rxfreq[19]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.336      ; 0.633      ;
; 0.566 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rxfreq[9]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.352      ; 0.648      ;
; 0.570 ; spi_slave:spi_slave_rx_inst|rdata[37] ; dither                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.465      ; 0.872      ;
; 0.570 ; spi_slave:spi_slave_rx_inst|rdata[15] ; rxfreq[15]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.352      ; 0.644      ;
; 0.570 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rxfreq[18]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.394      ; 0.801      ;
; 0.574 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rxfreq[24]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.336      ; 0.624      ;
; 0.576 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rxfreq[10]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.352      ; 0.638      ;
; 0.576 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rxfreq[17]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.352      ; 0.638      ;
; 0.580 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rxfreq[11]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.352      ; 0.634      ;
; 0.583 ; spi_slave:spi_slave_rx_inst|rdata[37] ; tx_gain[5]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.468      ; 0.862      ;
; 0.583 ; spi_slave:spi_slave_rx_inst|rdata[21] ; rxfreq[21]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.483      ; 0.762      ;
; 0.584 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rxfreq[1]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.377      ; 0.655      ;
; 0.584 ; spi_slave:spi_slave_rx_inst|rdata[27] ; rxfreq[27]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.447      ; 0.840      ;
; 0.585 ; spi_slave:spi_slave_rx_inst|rdata[20] ; rxfreq[20]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.475      ; 0.752      ;
; 0.588 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rxfreq[13]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.352      ; 0.626      ;
; 0.590 ; spi_slave:spi_slave_rx_inst|rdata[35] ; tx_gain[3]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.468      ; 0.855      ;
; 0.592 ; spi_slave:spi_slave_rx_inst|rdata[16] ; rxfreq[16]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.352      ; 0.622      ;
; 0.596 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rxfreq[0]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.377      ; 0.643      ;
; 0.598 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rxfreq[3]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.377      ; 0.641      ;
; 0.602 ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rxfreq[5]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.377      ; 0.637      ;
; 0.602 ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rxfreq[7]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.377      ; 0.637      ;
; 0.605 ; spi_slave:spi_slave_rx_inst|rdata[33] ; tx_gain[1]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.468      ; 0.840      ;
; 0.606 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rxfreq[9]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.352      ; 0.608      ;
; 0.609 ; spi_slave:spi_slave_rx_inst|rdata[36] ; tx_gain[4]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.468      ; 0.836      ;
; 0.609 ; spi_slave:spi_slave_rx_inst|rdata[31] ; rxfreq[31]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.417      ; 0.670      ;
; 0.609 ; spi_slave:spi_slave_rx_inst|rdata[19] ; rxfreq[19]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.335      ; 0.588      ;
; 0.609 ; spi_slave:spi_slave_rx_inst|rdata[31] ; rxfreq[31]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.416      ; 0.669      ;
; 0.610 ; spi_slave:spi_slave_rx_inst|rdata[32] ; tx_gain[0]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.468      ; 0.835      ;
; 0.610 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rxfreq[24]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.335      ; 0.587      ;
; 0.613 ; spi_slave:spi_slave_rx_inst|rdata[26] ; rxfreq[26]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.390      ; 0.639      ;
; 0.613 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rxfreq[13]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.352      ; 0.601      ;
; 0.614 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rxfreq[29]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.416      ; 0.664      ;
; 0.615 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rxfreq[29]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.417      ; 0.664      ;
; 0.615 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rxfreq[10]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.352      ; 0.599      ;
; 0.616 ; spi_slave:spi_slave_rx_inst|rdata[22] ; rxfreq[22]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.335      ; 0.581      ;
; 0.619 ; spi_slave:spi_slave_rx_inst|rdata[28] ; rxfreq[28]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.417      ; 0.660      ;
; 0.619 ; spi_slave:spi_slave_rx_inst|rdata[28] ; rxfreq[28]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.416      ; 0.659      ;
; 0.621 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rxfreq[18]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.336      ; 0.577      ;
; 0.622 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rxfreq[8]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.352      ; 0.592      ;
; 0.626 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rxfreq[12]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.352      ; 0.588      ;
; 0.627 ; spi_slave:spi_slave_rx_inst|rdata[20] ; rxfreq[20]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.476      ; 0.711      ;
; 0.627 ; spi_slave:spi_slave_rx_inst|rdata[27] ; rxfreq[27]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.390      ; 0.625      ;
; 0.628 ; spi_slave:spi_slave_rx_inst|rdata[34] ; att[2]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.430      ; 0.779      ;
; 0.631 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rxfreq[0]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.377      ; 0.608      ;
; 0.632 ; spi_slave:spi_slave_rx_inst|rdata[30] ; rxfreq[30]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.417      ; 0.647      ;
; 0.632 ; spi_slave:spi_slave_rx_inst|rdata[15] ; rxfreq[15]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.352      ; 0.582      ;
; 0.632 ; spi_slave:spi_slave_rx_inst|rdata[30] ; rxfreq[30]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.416      ; 0.646      ;
; 0.633 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rxfreq[1]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.377      ; 0.606      ;
; 0.634 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rxfreq[6]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.377      ; 0.605      ;
; 0.634 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rxfreq[14]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.352      ; 0.580      ;
; 0.635 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rxfreq[17]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.352      ; 0.579      ;
; 0.636 ; spi_slave:spi_slave_rx_inst|rdata[40] ; speed[0]                ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.178      ; 0.519      ;
+-------+---------------------------------------+-------------------------+--------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'spi_sck'                                                                                                                                                                                                                                  ;
+--------+----------------------------------+---------------------------------------------------------------------------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                                                                                                         ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+---------------------------------------------------------------------------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -0.158 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a8~porta_address_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.613      ; 1.694      ;
; -0.158 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a8~porta_datain_reg0   ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.615      ; 1.696      ;
; -0.158 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a8~porta_we_reg        ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.613      ; 1.694      ;
; -0.154 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a0~porta_address_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.629      ; 1.714      ;
; -0.154 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a0~porta_datain_reg0   ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.631      ; 1.716      ;
; -0.154 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a0~porta_we_reg        ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.629      ; 1.714      ;
; -0.150 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a4~porta_address_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.631      ; 1.720      ;
; -0.150 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a4~porta_datain_reg0   ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.633      ; 1.722      ;
; -0.150 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a4~porta_we_reg        ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.631      ; 1.720      ;
; -0.138 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a1                    ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.481      ; 1.562      ;
; -0.121 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a2                    ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.400      ; 1.498      ;
; -0.117 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a24~porta_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.565      ; 1.687      ;
; -0.117 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a24~porta_datain_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.567      ; 1.689      ;
; -0.117 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a24~porta_we_reg       ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.565      ; 1.687      ;
; -0.117 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a16~porta_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.601      ; 1.723      ;
; -0.117 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a16~porta_datain_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.603      ; 1.725      ;
; -0.117 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a16~porta_we_reg       ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.601      ; 1.723      ;
; -0.116 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[43]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.497      ; 1.606      ;
; -0.116 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[42]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.497      ; 1.606      ;
; -0.116 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[41]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.497      ; 1.606      ;
; -0.116 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[40]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.497      ; 1.606      ;
; -0.116 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[11]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.517      ; 1.626      ;
; -0.116 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[10]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.517      ; 1.626      ;
; -0.116 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[9]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.517      ; 1.626      ;
; -0.116 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[8]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.517      ; 1.626      ;
; -0.115 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a2                    ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.481      ; 1.585      ;
; -0.114 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a3                    ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.400      ; 1.505      ;
; -0.112 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a28~porta_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.567      ; 1.694      ;
; -0.112 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a28~porta_datain_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.569      ; 1.696      ;
; -0.112 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a28~porta_we_reg       ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.567      ; 1.694      ;
; -0.110 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[35]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.506      ; 1.621      ;
; -0.110 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[34]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.506      ; 1.621      ;
; -0.110 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[33]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.506      ; 1.621      ;
; -0.110 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[32]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.506      ; 1.621      ;
; -0.095 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a20~porta_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.546      ; 1.690      ;
; -0.095 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a20~porta_datain_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.548      ; 1.692      ;
; -0.095 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a20~porta_we_reg       ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.546      ; 1.690      ;
; -0.094 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a12~porta_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.684      ; 1.829      ;
; -0.094 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a12~porta_datain_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.686      ; 1.831      ;
; -0.094 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a12~porta_we_reg       ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.684      ; 1.829      ;
; -0.087 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a3                    ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.481      ; 1.613      ;
; -0.087 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a4                    ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.400      ; 1.532      ;
; -0.087 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a5                    ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.400      ; 1.532      ;
; -0.083 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a8                    ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.400      ; 1.536      ;
; -0.062 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a5                    ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.481      ; 1.638      ;
; -0.062 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a8                    ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.481      ; 1.638      ;
; -0.061 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a4                    ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.481      ; 1.639      ;
; -0.057 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a1                    ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.393      ; 1.555      ;
; -0.053 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[7]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.432      ; 1.604      ;
; -0.053 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[6]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.432      ; 1.604      ;
; -0.053 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[5]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.432      ; 1.604      ;
; -0.053 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[4]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.432      ; 1.604      ;
; -0.048 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[27]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.437      ; 1.614      ;
; -0.048 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[26]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.437      ; 1.614      ;
; -0.048 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[25]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.437      ; 1.614      ;
; -0.048 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[24]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.437      ; 1.614      ;
; -0.026 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[39]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.501      ; 1.700      ;
; -0.026 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[38]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.501      ; 1.700      ;
; -0.026 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[37]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.501      ; 1.700      ;
; -0.026 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[36]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.501      ; 1.700      ;
; -0.022 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[3]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.473      ; 1.676      ;
; -0.022 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[2]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.473      ; 1.676      ;
; -0.022 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[1]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.473      ; 1.676      ;
; -0.022 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[0]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.473      ; 1.676      ;
; -0.018 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[31]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.477      ; 1.684      ;
; -0.018 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[30]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.477      ; 1.684      ;
; -0.018 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[29]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.477      ; 1.684      ;
; -0.018 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[28]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.477      ; 1.684      ;
; -0.016 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a6                    ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.393      ; 1.596      ;
; -0.016 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[23]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.429      ; 1.638      ;
; -0.016 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[22]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.429      ; 1.638      ;
; -0.016 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[21]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.429      ; 1.638      ;
; -0.016 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[20]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.429      ; 1.638      ;
; -0.015 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a7                    ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.393      ; 1.597      ;
; -0.004 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[19]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.402      ; 1.623      ;
; -0.004 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[18]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.402      ; 1.623      ;
; -0.004 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[17]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.402      ; 1.623      ;
; -0.004 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[16]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.402      ; 1.623      ;
; 0.009  ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[47]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.469      ; 1.703      ;
; 0.009  ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[46]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.469      ; 1.703      ;
; 0.009  ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[45]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.469      ; 1.703      ;
; 0.009  ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[44]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.469      ; 1.703      ;
; 0.011  ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a11                   ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.393      ; 1.623      ;
; 0.013  ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a10                   ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.393      ; 1.625      ;
; 0.016  ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a9                    ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.393      ; 1.628      ;
; 0.022  ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[15]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.493      ; 1.740      ;
; 0.022  ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[14]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.493      ; 1.740      ;
; 0.022  ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[13]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.493      ; 1.740      ;
; 0.022  ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[12]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.493      ; 1.740      ;
; 0.038  ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a11                   ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.487      ; 1.744      ;
; 0.038  ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity6a[2]               ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.441      ; 1.698      ;
; 0.038  ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity6a[0]               ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.441      ; 1.698      ;
; 0.038  ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity6a[1]               ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.441      ; 1.698      ;
; 0.038  ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|wrptr_g[5]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.441      ; 1.698      ;
; 0.038  ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|wrptr_g[9]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.441      ; 1.698      ;
; 0.038  ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|wrptr_g[8]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.441      ; 1.698      ;
; 0.038  ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|wrptr_g[7]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.441      ; 1.698      ;
; 0.038  ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|wrptr_g[11]                                               ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.441      ; 1.698      ;
; 0.038  ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|wrptr_g[0]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.441      ; 1.698      ;
; 0.040  ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a9                    ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.487      ; 1.746      ;
+--------+----------------------------------+---------------------------------------------------------------------------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'spi_slave:spi_slave_rx_inst|done'                                                                                                       ;
+--------+---------------------------------------+-------------------------+--------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                 ; Launch Clock ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+-------------------------+--------------+----------------------------------+--------------+------------+------------+
; -0.091 ; spi_slave:spi_slave_rx_inst|rdata[21] ; rxfreq[21]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.686      ; 0.709      ;
; -0.033 ; spi_slave:spi_slave_rx_inst|rdata[34] ; tx_gain[2]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.579      ; 0.660      ;
; -0.030 ; spi_slave:spi_slave_rx_inst|rdata[37] ; tx_gain[5]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.613      ; 0.697      ;
; -0.015 ; spi_slave:spi_slave_rx_inst|rdata[33] ; tx_gain[1]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.613      ; 0.712      ;
; -0.012 ; spi_slave:spi_slave_rx_inst|rdata[34] ; att[2]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.576      ; 0.678      ;
; -0.008 ; spi_slave:spi_slave_rx_inst|rdata[36] ; tx_gain[4]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.613      ; 0.719      ;
; 0.001  ; spi_slave:spi_slave_rx_inst|rdata[32] ; tx_gain[0]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.613      ; 0.728      ;
; 0.007  ; spi_slave:spi_slave_rx_inst|rdata[40] ; speed[0]                ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.335      ; 0.456      ;
; 0.009  ; spi_slave:spi_slave_rx_inst|rdata[25] ; rxfreq[25]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.677      ; 0.800      ;
; 0.018  ; spi_slave:spi_slave_rx_inst|rdata[35] ; tx_gain[3]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.613      ; 0.745      ;
; 0.022  ; spi_slave:spi_slave_rx_inst|rdata[32] ; att[0]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.610      ; 0.746      ;
; 0.022  ; spi_slave:spi_slave_rx_inst|rdata[27] ; rxfreq[27]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.593      ; 0.729      ;
; 0.028  ; spi_slave:spi_slave_rx_inst|rdata[29] ; rxfreq[29]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.620      ; 0.762      ;
; 0.033  ; spi_slave:spi_slave_rx_inst|rdata[31] ; rxfreq[31]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.621      ; 0.768      ;
; 0.040  ; spi_slave:spi_slave_rx_inst|rdata[35] ; att[3]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.610      ; 0.764      ;
; 0.041  ; spi_slave:spi_slave_rx_inst|rdata[30] ; rxfreq[30]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.620      ; 0.775      ;
; 0.043  ; spi_slave:spi_slave_rx_inst|rdata[36] ; att[4]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.610      ; 0.767      ;
; 0.043  ; spi_slave:spi_slave_rx_inst|rdata[37] ; dither                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.610      ; 0.767      ;
; 0.046  ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rxfreq[6]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.582      ; 0.742      ;
; 0.048  ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rxfreq[3]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.582      ; 0.744      ;
; 0.048  ; spi_slave:spi_slave_rx_inst|rdata[18] ; rxfreq[18]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.543      ; 0.705      ;
; 0.050  ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rxfreq[4]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.544      ; 0.501      ;
; 0.052  ; spi_slave:spi_slave_rx_inst|rdata[13] ; rxfreq[13]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.559      ; 0.725      ;
; 0.054  ; spi_slave:spi_slave_rx_inst|rdata[27] ; rxfreq[27]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.554      ; 0.515      ;
; 0.056  ; spi_slave:spi_slave_rx_inst|rdata[26] ; rxfreq[26]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.554      ; 0.517      ;
; 0.059  ; spi_slave:spi_slave_rx_inst|rdata[12] ; rxfreq[12]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.559      ; 0.732      ;
; 0.062  ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rxfreq[2]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.544      ; 0.513      ;
; 0.064  ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rxfreq[5]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.544      ; 0.515      ;
; 0.064  ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rxfreq[7]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.582      ; 0.760      ;
; 0.065  ; spi_slave:spi_slave_rx_inst|rdata[15] ; rxfreq[15]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.559      ; 0.738      ;
; 0.066  ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rxfreq[1]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.582      ; 0.762      ;
; 0.067  ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rxfreq[2]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.582      ; 0.763      ;
; 0.070  ; spi_slave:spi_slave_rx_inst|rdata[25] ; rxfreq[25]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.638      ; 0.615      ;
; 0.074  ; spi_slave:spi_slave_rx_inst|rdata[21] ; rxfreq[21]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.646      ; 0.627      ;
; 0.076  ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rxfreq[6]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.544      ; 0.527      ;
; 0.079  ; spi_slave:spi_slave_rx_inst|rdata[23] ; rxfreq[23]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.554      ; 0.540      ;
; 0.081  ; spi_slave:spi_slave_rx_inst|rdata[17] ; rxfreq[17]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.558      ; 0.753      ;
; 0.082  ; spi_slave:spi_slave_rx_inst|rdata[33] ; att[1]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.610      ; 0.806      ;
; 0.082  ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rxfreq[0]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.544      ; 0.533      ;
; 0.083  ; spi_slave:spi_slave_rx_inst|rdata[20] ; rxfreq[20]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.639      ; 0.629      ;
; 0.083  ; spi_slave:spi_slave_rx_inst|rdata[23] ; rxfreq[23]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.555      ; 0.545      ;
; 0.083  ; spi_slave:spi_slave_rx_inst|rdata[28] ; rxfreq[28]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.582      ; 0.572      ;
; 0.083  ; spi_slave:spi_slave_rx_inst|rdata[14] ; rxfreq[14]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.520      ; 0.510      ;
; 0.084  ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rxfreq[1]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.544      ; 0.535      ;
; 0.084  ; spi_slave:spi_slave_rx_inst|rdata[28] ; rxfreq[28]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.581      ; 0.572      ;
; 0.084  ; spi_slave:spi_slave_rx_inst|rdata[20] ; rxfreq[20]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.678      ; 0.876      ;
; 0.085  ; spi_slave:spi_slave_rx_inst|rdata[23] ; rxfreq[23]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.594      ; 0.793      ;
; 0.086  ; spi_slave:spi_slave_rx_inst|rdata[30] ; rxfreq[30]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.582      ; 0.575      ;
; 0.086  ; spi_slave:spi_slave_rx_inst|rdata[15] ; rxfreq[15]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.520      ; 0.513      ;
; 0.086  ; spi_slave:spi_slave_rx_inst|rdata[30] ; rxfreq[30]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.581      ; 0.574      ;
; 0.086  ; spi_slave:spi_slave_rx_inst|rdata[26] ; rxfreq[26]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.594      ; 0.794      ;
; 0.087  ; spi_slave:spi_slave_rx_inst|rdata[19] ; rxfreq[19]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.542      ; 0.743      ;
; 0.088  ; spi_slave:spi_slave_rx_inst|rdata[27] ; rxfreq[27]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.555      ; 0.550      ;
; 0.089  ; spi_slave:spi_slave_rx_inst|rdata[17] ; rxfreq[17]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.520      ; 0.516      ;
; 0.091  ; spi_slave:spi_slave_rx_inst|rdata[12] ; rxfreq[12]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.520      ; 0.518      ;
; 0.093  ; spi_slave:spi_slave_rx_inst|rdata[29] ; rxfreq[29]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.582      ; 0.582      ;
; 0.094  ; spi_slave:spi_slave_rx_inst|rdata[29] ; rxfreq[29]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.581      ; 0.582      ;
; 0.096  ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rxfreq[5]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.582      ; 0.792      ;
; 0.096  ; spi_slave:spi_slave_rx_inst|rdata[16] ; rxfreq[16]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.558      ; 0.768      ;
; 0.097  ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rxfreq[8]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.520      ; 0.524      ;
; 0.098  ; spi_slave:spi_slave_rx_inst|rdata[10] ; rxfreq[10]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.520      ; 0.525      ;
; 0.101  ; spi_slave:spi_slave_rx_inst|rdata[31] ; rxfreq[31]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.582      ; 0.590      ;
; 0.101  ; spi_slave:spi_slave_rx_inst|rdata[13] ; rxfreq[13]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.520      ; 0.528      ;
; 0.101  ; spi_slave:spi_slave_rx_inst|rdata[31] ; rxfreq[31]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.581      ; 0.589      ;
; 0.102  ; spi_slave:spi_slave_rx_inst|rdata[26] ; rxfreq[26]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.555      ; 0.564      ;
; 0.103  ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rxfreq[9]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.520      ; 0.530      ;
; 0.104  ; spi_slave:spi_slave_rx_inst|rdata[18] ; rxfreq[18]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.504      ; 0.515      ;
; 0.104  ; spi_slave:spi_slave_rx_inst|rdata[22] ; rxfreq[22]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.503      ; 0.514      ;
; 0.104  ; spi_slave:spi_slave_rx_inst|rdata[28] ; rxfreq[28]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.620      ; 0.838      ;
; 0.106  ; spi_slave:spi_slave_rx_inst|rdata[41] ; speed[1]                ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.335      ; 0.555      ;
; 0.106  ; spi_slave:spi_slave_rx_inst|rdata[24] ; rxfreq[24]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.542      ; 0.762      ;
; 0.107  ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rxfreq[7]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.544      ; 0.558      ;
; 0.110  ; spi_slave:spi_slave_rx_inst|rdata[24] ; rxfreq[24]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.503      ; 0.520      ;
; 0.111  ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rxfreq[5]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.544      ; 0.562      ;
; 0.113  ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rxfreq[3]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.544      ; 0.564      ;
; 0.113  ; spi_slave:spi_slave_rx_inst|rdata[20] ; rxfreq[20]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.638      ; 0.658      ;
; 0.113  ; spi_slave:spi_slave_rx_inst|rdata[21] ; rxfreq[21]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.645      ; 0.665      ;
; 0.114  ; spi_slave:spi_slave_rx_inst|rdata[19] ; rxfreq[19]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.503      ; 0.524      ;
; 0.115  ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rxfreq[0]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.544      ; 0.566      ;
; 0.115  ; spi_slave:spi_slave_rx_inst|rdata[16] ; rxfreq[16]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.520      ; 0.542      ;
; 0.122  ; spi_slave:spi_slave_rx_inst|rdata[22] ; rxfreq[22]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.542      ; 0.778      ;
; 0.123  ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rxfreq[1]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.544      ; 0.574      ;
; 0.124  ; spi_slave:spi_slave_rx_inst|rdata[13] ; rxfreq[13]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.520      ; 0.551      ;
; 0.131  ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rxfreq[4]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.582      ; 0.827      ;
; 0.131  ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rxfreq[9]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.559      ; 0.804      ;
; 0.133  ; spi_slave:spi_slave_rx_inst|rdata[11] ; rxfreq[11]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.520      ; 0.560      ;
; 0.134  ; spi_slave:spi_slave_rx_inst|rdata[11] ; rxfreq[11]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.558      ; 0.806      ;
; 0.134  ; spi_slave:spi_slave_rx_inst|rdata[14] ; rxfreq[14]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.559      ; 0.807      ;
; 0.135  ; spi_slave:spi_slave_rx_inst|rdata[25] ; rxfreq[25]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.639      ; 0.681      ;
; 0.135  ; spi_slave:spi_slave_rx_inst|rdata[17] ; rxfreq[17]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.520      ; 0.562      ;
; 0.135  ; spi_slave:spi_slave_rx_inst|rdata[38] ; randomize               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.610      ; 0.859      ;
; 0.136  ; spi_slave:spi_slave_rx_inst|rdata[10] ; rxfreq[10]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.520      ; 0.563      ;
; 0.138  ; spi_slave:spi_slave_rx_inst|rdata[24] ; rxfreq[24]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.504      ; 0.549      ;
; 0.139  ; spi_slave:spi_slave_rx_inst|rdata[15] ; rxfreq[15]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.520      ; 0.566      ;
; 0.141  ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rxfreq[2]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.544      ; 0.592      ;
; 0.141  ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rxfreq[8]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.558      ; 0.813      ;
; 0.143  ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rxfreq[9]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.520      ; 0.570      ;
; 0.144  ; spi_slave:spi_slave_rx_inst|rdata[19] ; rxfreq[19]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.504      ; 0.555      ;
; 0.146  ; spi_slave:spi_slave_rx_inst|rdata[10] ; rxfreq[10]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.558      ; 0.818      ;
; 0.151  ; spi_slave:spi_slave_rx_inst|rdata[22] ; rxfreq[22]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.504      ; 0.562      ;
+--------+---------------------------------------+-------------------------+--------------+----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ad9866_clk'                                                                                                                                                                                                                                                                                                                                   ;
+--------+----------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                        ; To Node                                                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.073 ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|rounded_I[3]                                                                 ; transmitter:transmitter_inst|out_data[3]                                                                                                                ; ad9866_clk   ; ad9866_clk  ; -0.500       ; 1.058      ; 0.569      ;
; -0.069 ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|rounded_I[13]                                                                ; transmitter:transmitter_inst|out_data[13]                                                                                                               ; ad9866_clk   ; ad9866_clk  ; -0.500       ; 1.064      ; 0.579      ;
; -0.063 ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|rounded_I[9]                                                                 ; transmitter:transmitter_inst|out_data[9]                                                                                                                ; ad9866_clk   ; ad9866_clk  ; -0.500       ; 1.058      ; 0.579      ;
; -0.049 ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|rounded_I[10]                                                                ; transmitter:transmitter_inst|out_data[10]                                                                                                               ; ad9866_clk   ; ad9866_clk  ; -0.500       ; 1.054      ; 0.589      ;
; -0.044 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[0]                                                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[0]                         ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.486      ; 0.556      ;
; -0.044 ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|rounded_I[2]                                                                 ; transmitter:transmitter_inst|out_data[2]                                                                                                                ; ad9866_clk   ; ad9866_clk  ; -0.500       ; 1.054      ; 0.594      ;
; -0.044 ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|rounded_I[5]                                                                 ; transmitter:transmitter_inst|out_data[5]                                                                                                                ; ad9866_clk   ; ad9866_clk  ; -0.500       ; 1.054      ; 0.594      ;
; -0.043 ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|rounded_I[12]                                                                ; transmitter:transmitter_inst|out_data[12]                                                                                                               ; ad9866_clk   ; ad9866_clk  ; -0.500       ; 1.054      ; 0.595      ;
; -0.038 ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|rounded_I[11]                                                                ; transmitter:transmitter_inst|out_data[11]                                                                                                               ; ad9866_clk   ; ad9866_clk  ; -0.500       ; 1.054      ; 0.600      ;
; -0.037 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[3]                                                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[3]                         ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.486      ; 0.563      ;
; -0.035 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[2]                                                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[2]                         ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.486      ; 0.565      ;
; -0.032 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[6]                                                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[6]                         ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.486      ; 0.568      ;
; -0.032 ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|rounded_I[6]                                                                 ; transmitter:transmitter_inst|out_data[6]                                                                                                                ; ad9866_clk   ; ad9866_clk  ; -0.500       ; 1.054      ; 0.606      ;
; -0.029 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[8]                                                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[8]                         ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.397      ; 0.482      ;
; -0.028 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[4]                                                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[4]                         ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.397      ; 0.483      ;
; -0.027 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[9]                                                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[9]                         ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.397      ; 0.484      ;
; -0.027 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[5]                                                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[5]                         ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.397      ; 0.484      ;
; -0.025 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[1]                                                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[1]                         ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.486      ; 0.575      ;
; -0.012 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[7]                                                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[7]                         ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.397      ; 0.499      ;
; -0.004 ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|rounded_I[8]                                                                 ; transmitter:transmitter_inst|out_data[8]                                                                                                                ; ad9866_clk   ; ad9866_clk  ; -0.500       ; 1.054      ; 0.634      ;
; -0.002 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[10]                                                ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[10]                        ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.369      ; 0.481      ;
; -0.001 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[11]                                                ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[11]                        ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.369      ; 0.482      ;
; 0.000  ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|rounded_I[4]                                                                 ; transmitter:transmitter_inst|out_data[4]                                                                                                                ; ad9866_clk   ; ad9866_clk  ; -0.500       ; 1.054      ; 0.638      ;
; 0.002  ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|rounded_I[7]                                                                 ; transmitter:transmitter_inst|out_data[7]                                                                                                                ; ad9866_clk   ; ad9866_clk  ; -0.500       ; 1.054      ; 0.640      ;
; 0.142  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a3                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[3]                                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.103      ; 0.329      ;
; 0.144  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a3                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity3a[0]                                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.103      ; 0.331      ;
; 0.160  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a2                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[2]                                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.103      ; 0.347      ;
; 0.166  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a3                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a4~portb_address_reg0                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.378      ; 0.648      ;
; 0.189  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a1                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a4~portb_address_reg0                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.378      ; 0.671      ;
; 0.191  ; receiver:receiver_inst|varcic:varcic_inst_Q1|out_data[11]                                                                        ; receiver:receiver_inst|firX8R8:fir2|fir256:A|firram36:ram|altsyncram:altsyncram_component|altsyncram_nhn1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.146      ; 0.441      ;
; 0.193  ; receiver:receiver_inst|varcic:varcic_inst_Q1|out_data[0]                                                                         ; receiver:receiver_inst|firX8R8:fir2|fir256:A|firram36:ram|altsyncram:altsyncram_component|altsyncram_nhn1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.146      ; 0.443      ;
; 0.193  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[7]                                                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a40~porta_address_reg0                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.226      ; 0.523      ;
; 0.196  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a1                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[1]                                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.045      ; 0.325      ;
; 0.200  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a9                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[9]                                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.043      ; 0.327      ;
; 0.200  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a1                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity6a[0]                                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.045      ; 0.329      ;
; 0.201  ; agc_nearclip                                                                                                                     ; agc_nearclip                                                                                                                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; receiver:receiver_inst|firX8R8:fir2|wstate[3]                                                                                    ; receiver:receiver_inst|firX8R8:fir2|wstate[3]                                                                                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; receiver:receiver_inst|firX8R8:fir2|wstate[1]                                                                                    ; receiver:receiver_inst|firX8R8:fir2|wstate[1]                                                                                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; receiver:receiver_inst|firX8R8:fir2|waddr[0]                                                                                     ; receiver:receiver_inst|firX8R8:fir2|waddr[0]                                                                                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; transmitter:transmitter_inst|FirInterp8_1024:fi|phase[0]                                                                         ; transmitter:transmitter_inst|FirInterp8_1024:fi|phase[0]                                                                                                ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; transmitter:transmitter_inst|FirInterp8_1024:fi|phase[1]                                                                         ; transmitter:transmitter_inst|FirInterp8_1024:fi|phase[1]                                                                                                ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; transmitter:transmitter_inst|FirInterp8_1024:fi|phase[2]                                                                         ; transmitter:transmitter_inst|FirInterp8_1024:fi|phase[2]                                                                                                ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; transmitter:transmitter_inst|FirInterp8_1024:fi|rstate.rWait                                                                     ; transmitter:transmitter_inst|FirInterp8_1024:fi|rstate.rWait                                                                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; transmitter:transmitter_inst|FirInterp8_1024:fi|rstate.rRun                                                                      ; transmitter:transmitter_inst|FirInterp8_1024:fi|rstate.rRun                                                                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a1                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a1                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; transmitter:transmitter_inst|FirInterp8_1024:fi|req                                                                              ; transmitter:transmitter_inst|FirInterp8_1024:fi|req                                                                                                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a2                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a2                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a3                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a3                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a5                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a5                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a6                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a6                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a7                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a7                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a9                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a9                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a8                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a8                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a10                    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a10                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a11                    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a11                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a0                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a0                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a4                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a4                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; transmitter:transmitter_inst|FirInterp8_1024:fi|waddr[0]                                                                         ; transmitter:transmitter_inst|FirInterp8_1024:fi|waddr[0]                                                                                                ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; transmitter:transmitter_inst|FirInterp8_1024:fi|we                                                                               ; transmitter:transmitter_inst|FirInterp8_1024:fi|we                                                                                                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a1                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a1                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a0                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a0                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a2                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a2                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a3                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a3                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a4                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a4                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a6                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a6                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a7                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a7                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a8                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a8                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a9                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a9                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a11                    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a11                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a5                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a5                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a10                    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a10                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.204  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a2                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a4~portb_address_reg0                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.378      ; 0.686      ;
; 0.205  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[2]  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[2]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.314      ;
; 0.205  ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[0].cic_comb_inst|out_data[34]                                   ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[1].cic_comb_inst|prev_data[34]                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.097      ; 0.386      ;
; 0.205  ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|Z[8][1]                                                                      ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|Z[9][1]                                                                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.313      ;
; 0.205  ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|Z[6][0]                                                                      ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|Z[7][0]                                                                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.314      ;
; 0.205  ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|Z[3][0]                                                                      ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|Z[4][0]                                                                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.313      ;
; 0.205  ; receiver:receiver_inst|cordic:cordic_inst|Z[1][0]                                                                                ; receiver:receiver_inst|cordic:cordic_inst|Z[2][0]                                                                                                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.313      ;
; 0.205  ; receiver:receiver_inst|cordic:cordic_inst|Z[2][0]                                                                                ; receiver:receiver_inst|cordic:cordic_inst|Z[3][0]                                                                                                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.313      ;
; 0.206  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[6]  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[6]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.315      ;
; 0.206  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[10] ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[10]                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.314      ;
; 0.206  ; transmitter:transmitter_inst|CicInterpM5:in2|x2[14]                                                                              ; transmitter:transmitter_inst|CicInterpM5:in2|dx2[14]                                                                                                    ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.100      ; 0.390      ;
; 0.206  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[9]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[9]                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.314      ;
; 0.206  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[11] ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[11]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.314      ;
; 0.206  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity3a[0]                ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|parity2                                               ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.314      ;
; 0.206  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[4]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[4]                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.314      ;
; 0.206  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[2]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[2]                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.314      ;
; 0.206  ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|Z[13][0]                                                                     ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|Z[14][0]                                                                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.314      ;
; 0.206  ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|Z[14][0]                                                                     ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|Z[15][0]                                                                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.314      ;
; 0.206  ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|Z[8][0]                                                                      ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|Z[9][0]                                                                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.315      ;
; 0.206  ; receiver:receiver_inst|cordic:cordic_inst|Z[9][0]                                                                                ; receiver:receiver_inst|cordic:cordic_inst|Z[10][0]                                                                                                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.314      ;
; 0.207  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[0]  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[0]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.316      ;
; 0.207  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[4]  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[4]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.023      ; 0.314      ;
; 0.207  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[6]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[6]                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.023      ; 0.314      ;
; 0.207  ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|Z[7][0]                                                                      ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|Z[8][0]                                                                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.316      ;
; 0.207  ; receiver:receiver_inst|cordic:cordic_inst|Z[5][0]                                                                                ; receiver:receiver_inst|cordic:cordic_inst|Z[6][0]                                                                                                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.313      ;
; 0.208  ; agc_delaycnt[0]                                                                                                                  ; agc_delaycnt[0]                                                                                                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.314      ;
; 0.208  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[8]  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[8]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.023      ; 0.315      ;
; 0.208  ; receiver:receiver_inst|cordic:cordic_inst|Z[10][0]                                                                               ; receiver:receiver_inst|cordic:cordic_inst|Z[11][0]                                                                                                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.316      ;
; 0.210  ; transmitter:transmitter_inst|FirInterp8_1024:fi|rstate.rAddrA                                                                    ; transmitter:transmitter_inst|FirInterp8_1024:fi|rstate.rAddrB                                                                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.023      ; 0.317      ;
+--------+----------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_10mhz'                                                                                                                                                ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; ad9866:ad9866_inst|dut2_bitcount[1]                ; ad9866:ad9866_inst|dut2_bitcount[1]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ad9866:ad9866_inst|dut2_bitcount[2]                ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ad9866:ad9866_inst|dut2_bitcount[3]                ; ad9866:ad9866_inst|dut2_bitcount[3]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_state.1                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; reset_handler:reset_handler_inst|reset_counter[0]  ; reset_handler:reset_handler_inst|reset_counter[0]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ad9866:ad9866_inst|sen_n                           ; ad9866:ad9866_inst|sen_n                           ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; ad9866:ad9866_inst|dut2_bitcount[0]                ; ad9866:ad9866_inst|dut2_bitcount[0]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; ad9866:ad9866_inst|dut2_data[14]                   ; ad9866:ad9866_inst|dut2_data[15]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.314      ;
; 0.195 ; ad9866:ad9866_inst|dut2_data[13]                   ; ad9866:ad9866_inst|dut2_data[14]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.315      ;
; 0.218 ; ad9866:ad9866_inst|dut1_pc[5]                      ; ad9866:ad9866_inst|dut1_pc[5]                      ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.338      ;
; 0.249 ; ad9866:ad9866_inst|dut2_data[9]                    ; ad9866:ad9866_inst|dut2_data[10]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.232      ; 0.565      ;
; 0.259 ; ad9866:ad9866_inst|dut2_data[0]                    ; ad9866:ad9866_inst|dut2_data[1]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.044      ; 0.387      ;
; 0.261 ; reset_handler:reset_handler_inst|reset_counter[17] ; reset_handler:reset_handler_inst|reset_counter[18] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.233      ; 0.578      ;
; 0.264 ; reset_handler:reset_handler_inst|reset_counter[17] ; reset_handler:reset_handler_inst|reset_counter[19] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.233      ; 0.581      ;
; 0.267 ; ad9866:ad9866_inst|dut2_data[6]                    ; ad9866:ad9866_inst|dut2_data[7]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.387      ;
; 0.267 ; ad9866:ad9866_inst|dut2_data[8]                    ; ad9866:ad9866_inst|dut2_data[9]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.387      ;
; 0.267 ; ad9866:ad9866_inst|dut2_data[11]                   ; ad9866:ad9866_inst|dut2_data[12]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.387      ;
; 0.271 ; reset_handler:reset_handler_inst|reset_counter[23] ; reset_handler:reset_handler_inst|reset_counter[23] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.391      ;
; 0.280 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.037      ; 0.401      ;
; 0.289 ; reset_handler:reset_handler_inst|reset_counter[18] ; reset_handler:reset_handler_inst|reset_counter[18] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.044      ; 0.417      ;
; 0.292 ; counter[9]                                         ; counter[9]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.412      ;
; 0.292 ; counter[11]                                        ; counter[11]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.412      ;
; 0.293 ; reset_handler:reset_handler_inst|reset_counter[19] ; reset_handler:reset_handler_inst|reset_counter[19] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.044      ; 0.421      ;
; 0.293 ; counter[1]                                         ; counter[1]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.413      ;
; 0.293 ; counter[7]                                         ; counter[7]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.413      ;
; 0.293 ; counter[15]                                        ; counter[15]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.413      ;
; 0.294 ; counter[2]                                         ; counter[2]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; counter[3]                                         ; counter[3]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; counter[5]                                         ; counter[5]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; counter[12]                                        ; counter[12]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; counter[13]                                        ; counter[13]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; counter[17]                                        ; counter[17]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.414      ;
; 0.295 ; counter[4]                                         ; counter[4]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; counter[8]                                         ; counter[8]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; counter[10]                                        ; counter[10]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; counter[14]                                        ; counter[14]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; counter[18]                                        ; counter[18]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; counter[19]                                        ; counter[19]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; counter[21]                                        ; counter[21]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.415      ;
; 0.296 ; counter[6]                                         ; counter[6]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.416      ;
; 0.296 ; counter[16]                                        ; counter[16]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.416      ;
; 0.296 ; counter[20]                                        ; counter[20]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.416      ;
; 0.296 ; ad9866:ad9866_inst|dut2_data[12]                   ; ad9866:ad9866_inst|dut2_data[13]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.416      ;
; 0.297 ; reset_handler:reset_handler_inst|reset_counter[2]  ; reset_handler:reset_handler_inst|reset_counter[2]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.417      ;
; 0.297 ; reset_handler:reset_handler_inst|reset_counter[12] ; reset_handler:reset_handler_inst|reset_counter[12] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.417      ;
; 0.299 ; reset_handler:reset_handler_inst|reset_counter[16] ; reset_handler:reset_handler_inst|reset_counter[16] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; reset_handler:reset_handler_inst|reset_counter[22] ; reset_handler:reset_handler_inst|reset_counter[22] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; reset_handler:reset_handler_inst|reset_counter[4]  ; reset_handler:reset_handler_inst|reset_counter[4]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; reset_handler:reset_handler_inst|reset_counter[8]  ; reset_handler:reset_handler_inst|reset_counter[8]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.419      ;
; 0.300 ; reset_handler:reset_handler_inst|reset_counter[17] ; reset_handler:reset_handler_inst|reset_counter[17] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; reset_handler:reset_handler_inst|reset_counter[3]  ; reset_handler:reset_handler_inst|reset_counter[3]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.420      ;
; 0.305 ; reset_handler:reset_handler_inst|reset_counter[1]  ; reset_handler:reset_handler_inst|reset_counter[1]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; reset_handler:reset_handler_inst|reset_counter[6]  ; reset_handler:reset_handler_inst|reset_counter[6]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; reset_handler:reset_handler_inst|reset_counter[0]  ; reset_handler:reset_handler_inst|reset_counter[1]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; counter[0]                                         ; counter[0]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; counter[23]                                        ; counter[23]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.426      ;
; 0.308 ; counter[22]                                        ; counter[22]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.428      ;
; 0.309 ; ad9866:ad9866_inst|dut2_bitcount[0]                ; ad9866:ad9866_inst|dut2_bitcount[1]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.037      ; 0.430      ;
; 0.310 ; ad9866:ad9866_inst|dut2_bitcount[1]                ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.037      ; 0.431      ;
; 0.314 ; reset_handler:reset_handler_inst|reset_counter[16] ; reset_handler:reset_handler_inst|reset_counter[18] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.233      ; 0.631      ;
; 0.317 ; reset_handler:reset_handler_inst|reset_counter[16] ; reset_handler:reset_handler_inst|reset_counter[19] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.233      ; 0.634      ;
; 0.317 ; ad9866:ad9866_inst|dut2_bitcount[0]                ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.037      ; 0.438      ;
; 0.329 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut1_pc[0]                      ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.449      ;
; 0.331 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_bitcount[1]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.037      ; 0.452      ;
; 0.332 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_bitcount[0]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.037      ; 0.453      ;
; 0.334 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_bitcount[3]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.037      ; 0.455      ;
; 0.335 ; ad9866:ad9866_inst|sclk                            ; ad9866:ad9866_inst|dut2_state.1                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.037      ; 0.456      ;
; 0.365 ; reset_handler:reset_handler_inst|reset_counter[20] ; reset_handler:reset_handler_inst|reset_counter[20] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.485      ;
; 0.367 ; ad9866:ad9866_inst|dut2_bitcount[2]                ; ad9866:ad9866_inst|dut2_bitcount[3]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.037      ; 0.488      ;
; 0.370 ; reset_handler:reset_handler_inst|reset_counter[14] ; reset_handler:reset_handler_inst|reset_counter[14] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.490      ;
; 0.370 ; ad9866:ad9866_inst|sclk                            ; ad9866:ad9866_inst|sclk                            ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.037      ; 0.491      ;
; 0.371 ; reset_handler:reset_handler_inst|reset_counter[5]  ; reset_handler:reset_handler_inst|reset_counter[5]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.491      ;
; 0.372 ; reset_handler:reset_handler_inst|reset_counter[21] ; reset_handler:reset_handler_inst|reset_counter[21] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.492      ;
; 0.372 ; reset_handler:reset_handler_inst|reset_counter[9]  ; reset_handler:reset_handler_inst|reset_counter[9]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.492      ;
; 0.373 ; reset_handler:reset_handler_inst|reset_counter[7]  ; reset_handler:reset_handler_inst|reset_counter[7]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.493      ;
; 0.373 ; reset_handler:reset_handler_inst|reset_counter[11] ; reset_handler:reset_handler_inst|reset_counter[11] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.493      ;
; 0.376 ; reset_handler:reset_handler_inst|reset_counter[10] ; reset_handler:reset_handler_inst|reset_counter[10] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.496      ;
; 0.377 ; reset_handler:reset_handler_inst|reset_counter[15] ; reset_handler:reset_handler_inst|reset_counter[15] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.497      ;
; 0.386 ; ad9866:ad9866_inst|dut1_pc[3]                      ; ad9866:ad9866_inst|dut1_pc[3]                      ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.506      ;
; 0.389 ; reset_handler:reset_handler_inst|reset_counter[13] ; reset_handler:reset_handler_inst|reset_counter[13] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.509      ;
; 0.389 ; ad9866:ad9866_inst|dut1_pc[4]                      ; ad9866:ad9866_inst|dut1_pc[4]                      ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.509      ;
; 0.396 ; ad9866:ad9866_inst|dut1_pc[2]                      ; ad9866:ad9866_inst|dut1_pc[2]                      ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.516      ;
; 0.401 ; ad9866:ad9866_inst|dut1_pc[1]                      ; ad9866:ad9866_inst|dut1_pc[1]                      ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.521      ;
; 0.404 ; reset_handler:reset_handler_inst|reset_counter[15] ; reset_handler:reset_handler_inst|reset_counter[18] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.233      ; 0.721      ;
; 0.405 ; ad9866:ad9866_inst|dut1_pc[4]                      ; ad9866:ad9866_inst|dut2_data[7]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.525      ;
; 0.407 ; reset_handler:reset_handler_inst|reset_counter[15] ; reset_handler:reset_handler_inst|reset_counter[19] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.233      ; 0.724      ;
; 0.415 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_data[0]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.230      ; 0.729      ;
; 0.415 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_data[1]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.230      ; 0.729      ;
; 0.415 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[4]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.535      ;
; 0.415 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_data[10]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.230      ; 0.729      ;
; 0.426 ; ad9866:ad9866_inst|dut2_bitcount[1]                ; ad9866:ad9866_inst|dut2_bitcount[3]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.037      ; 0.547      ;
; 0.430 ; ad9866:ad9866_inst|dut2_data[5]                    ; ad9866:ad9866_inst|dut2_data[6]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.038      ; 0.552      ;
; 0.433 ; ad9866:ad9866_inst|dut2_data[3]                    ; ad9866:ad9866_inst|dut2_data[4]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.038      ; 0.555      ;
; 0.437 ; ad9866:ad9866_inst|dut2_data[4]                    ; ad9866:ad9866_inst|dut2_data[5]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.034      ; 0.555      ;
; 0.438 ; reset_handler:reset_handler_inst|reset_counter[18] ; reset_handler:reset_handler_inst|reset_counter[19] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.044      ; 0.566      ;
; 0.438 ; ad9866:ad9866_inst|dut2_data[2]                    ; ad9866:ad9866_inst|dut2_data[3]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.034      ; 0.556      ;
; 0.441 ; counter[9]                                         ; counter[10]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.561      ;
; 0.442 ; counter[1]                                         ; counter[2]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.562      ;
; 0.442 ; counter[11]                                        ; counter[12]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.035      ; 0.561      ;
; 0.442 ; counter[7]                                         ; counter[8]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.562      ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'spi_sck'                                                                                                                                                                                                                ;
+--------+----------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.402 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[19]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.073      ; 2.420      ;
; -1.402 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[18]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.073      ; 2.420      ;
; -1.402 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[17]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.073      ; 2.420      ;
; -1.402 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[16]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.073      ; 2.420      ;
; -1.374 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[23]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.098      ; 2.417      ;
; -1.374 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[22]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.098      ; 2.417      ;
; -1.374 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[21]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.098      ; 2.417      ;
; -1.374 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[20]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.098      ; 2.417      ;
; -1.367 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[7]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.101      ; 2.413      ;
; -1.367 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[6]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.101      ; 2.413      ;
; -1.367 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[5]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.101      ; 2.413      ;
; -1.367 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[4]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.101      ; 2.413      ;
; -1.366 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a16~portb_address_reg0 ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.073      ; 2.438      ;
; -1.362 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[27]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.106      ; 2.413      ;
; -1.362 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[26]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.106      ; 2.413      ;
; -1.362 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[25]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.106      ; 2.413      ;
; -1.362 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[24]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.106      ; 2.413      ;
; -1.338 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a20~portb_address_reg0 ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.098      ; 2.435      ;
; -1.331 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a4~portb_address_reg0  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.101      ; 2.431      ;
; -1.329 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[47]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.136      ; 2.410      ;
; -1.329 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[46]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.136      ; 2.410      ;
; -1.329 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[45]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.136      ; 2.410      ;
; -1.329 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[44]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.136      ; 2.410      ;
; -1.326 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a24~portb_address_reg0 ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.106      ; 2.431      ;
; -1.324 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[3]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.141      ; 2.410      ;
; -1.324 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[2]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.141      ; 2.410      ;
; -1.324 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[1]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.141      ; 2.410      ;
; -1.324 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[0]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.141      ; 2.410      ;
; -1.316 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[31]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.145      ; 2.406      ;
; -1.316 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[30]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.145      ; 2.406      ;
; -1.316 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[29]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.145      ; 2.406      ;
; -1.316 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[28]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.145      ; 2.406      ;
; -1.309 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[15]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.159      ; 2.413      ;
; -1.309 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[14]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.159      ; 2.413      ;
; -1.309 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[13]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.159      ; 2.413      ;
; -1.309 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[12]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.159      ; 2.413      ;
; -1.307 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[39]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.167      ; 2.419      ;
; -1.307 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[38]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.167      ; 2.419      ;
; -1.307 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[37]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.167      ; 2.419      ;
; -1.307 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[36]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.167      ; 2.419      ;
; -1.299 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[21]                                                                                           ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.041     ; 2.235      ;
; -1.296 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[43]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.163      ; 2.404      ;
; -1.296 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[42]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.163      ; 2.404      ;
; -1.296 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[41]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.163      ; 2.404      ;
; -1.296 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[40]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.163      ; 2.404      ;
; -1.293 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a44~portb_address_reg0 ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.136      ; 2.428      ;
; -1.291 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[25]                                                                                           ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.034     ; 2.234      ;
; -1.291 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[20]                                                                                           ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.034     ; 2.234      ;
; -1.291 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[35]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.172      ; 2.408      ;
; -1.291 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[34]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.172      ; 2.408      ;
; -1.291 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[33]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.172      ; 2.408      ;
; -1.291 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[32]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.172      ; 2.408      ;
; -1.288 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a0~portb_address_reg0  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.141      ; 2.428      ;
; -1.287 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[11]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.183      ; 2.415      ;
; -1.287 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[10]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.183      ; 2.415      ;
; -1.287 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[9]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.183      ; 2.415      ;
; -1.287 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[8]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.183      ; 2.415      ;
; -1.280 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a28~portb_address_reg0 ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.145      ; 2.424      ;
; -1.279 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[6]                                                ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.037     ; 2.219      ;
; -1.279 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[2]                                                ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.037     ; 2.219      ;
; -1.279 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[3]                                                ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.037     ; 2.219      ;
; -1.279 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[0]                                                ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.037     ; 2.219      ;
; -1.279 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[1]                                                ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.037     ; 2.219      ;
; -1.273 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a12~portb_address_reg0 ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.159      ; 2.431      ;
; -1.271 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a36~portb_address_reg0 ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.167      ; 2.437      ;
; -1.260 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a40~portb_address_reg0 ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.163      ; 2.422      ;
; -1.255 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a32~portb_address_reg0 ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.172      ; 2.426      ;
; -1.251 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a8~portb_address_reg0  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.183      ; 2.433      ;
; -1.229 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[0]                                                                                               ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.021      ; 2.227      ;
; -1.229 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[1]                                                                                               ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.021      ; 2.227      ;
; -1.229 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[2]                                                                                               ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.021      ; 2.227      ;
; -1.229 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[3]                                                                                               ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.021      ; 2.227      ;
; -1.229 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[5]                                                                                               ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.021      ; 2.227      ;
; -1.229 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[6]                                                                                               ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.021      ; 2.227      ;
; -1.229 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[4]                                                                                               ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.021      ; 2.227      ;
; -1.228 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[31]                                                                                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.023      ; 2.228      ;
; -1.228 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[30]                                                                                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.023      ; 2.228      ;
; -1.228 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[29]                                                                                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.023      ; 2.228      ;
; -1.228 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[28]                                                                                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.023      ; 2.228      ;
; -1.224 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[32]                                                                                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.029      ; 2.230      ;
; -1.224 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[33]                                                                                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.029      ; 2.230      ;
; -1.224 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[35]                                                                                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.029      ; 2.230      ;
; -1.224 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[36]                                                                                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.029      ; 2.230      ;
; -1.224 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[37]                                                                                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.029      ; 2.230      ;
; -1.224 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[38]                                                                                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.029      ; 2.230      ;
; -1.211 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|done                                                                                                ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.040      ; 2.228      ;
; -1.207 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[27]                                                                                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.050      ; 2.234      ;
; -1.207 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[26]                                                                                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.050      ; 2.234      ;
; -1.207 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[23]                                                                                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.050      ; 2.234      ;
; -1.196 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[7]                                                                                            ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.062      ; 2.235      ;
; -1.196 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[6]                                                                                            ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.062      ; 2.235      ;
; -1.196 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[5]                                                                                            ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.062      ; 2.235      ;
; -1.196 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[4]                                                                                            ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.062      ; 2.235      ;
; -1.196 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[3]                                                                                            ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.062      ; 2.235      ;
; -1.196 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[2]                                                                                            ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.062      ; 2.235      ;
; -1.196 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[1]                                                                                            ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.062      ; 2.235      ;
; -1.196 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[0]                                                                                            ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.062      ; 2.235      ;
; -1.192 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[34]                                                                                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.063      ; 2.232      ;
; -1.191 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[8]                                                ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.058      ; 2.226      ;
; -1.191 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[9]                                                ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.058      ; 2.226      ;
+--------+----------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk_10mhz'                                                                                                                  ;
+--------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.286 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[0]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.039     ; 2.234      ;
; -1.286 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[1]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.039     ; 2.234      ;
; -1.286 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[2]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.039     ; 2.234      ;
; -1.286 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[4]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.039     ; 2.234      ;
; -1.286 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[3]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.039     ; 2.234      ;
; -1.286 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sclk             ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.039     ; 2.234      ;
; -1.286 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[0] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.039     ; 2.234      ;
; -1.286 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[1] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.039     ; 2.234      ;
; -1.286 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[2] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.039     ; 2.234      ;
; -1.286 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[3] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.039     ; 2.234      ;
; -1.286 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_state.1     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.039     ; 2.234      ;
; -1.286 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sen_n            ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.039     ; 2.234      ;
; -1.286 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[5]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.039     ; 2.234      ;
; -1.286 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[3]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.041     ; 2.232      ;
; -1.286 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[5]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.041     ; 2.232      ;
; -1.286 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[8]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.041     ; 2.232      ;
; -1.286 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[9]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.041     ; 2.232      ;
; -1.285 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[2]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.039     ; 2.233      ;
; -1.285 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[4]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.039     ; 2.233      ;
; -1.285 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[6]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.039     ; 2.233      ;
; -1.285 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[7]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.039     ; 2.233      ;
; -1.285 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[11]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.039     ; 2.233      ;
; -1.285 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[12]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.039     ; 2.233      ;
; -1.285 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[13]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.039     ; 2.233      ;
; -1.285 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[14]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.039     ; 2.233      ;
; -1.285 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[15]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.039     ; 2.233      ;
; -1.099 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[0]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; 0.147      ; 2.233      ;
; -1.099 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[1]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; 0.147      ; 2.233      ;
; -1.099 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[10]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; 0.147      ; 2.233      ;
+--------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'ad9866_clk'                                                                                                                                                                                                               ;
+--------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.092 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[19]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.376      ; 2.413      ;
; -1.092 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[18]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.376      ; 2.413      ;
; -1.092 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[17]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.376      ; 2.413      ;
; -1.092 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[16]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.376      ; 2.413      ;
; -1.087 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[31]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.387      ; 2.419      ;
; -1.087 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[30]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.387      ; 2.419      ;
; -1.087 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[29]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.387      ; 2.419      ;
; -1.087 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[28]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.387      ; 2.419      ;
; -1.077 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[3]                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.390      ; 2.412      ;
; -1.077 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[2]                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.390      ; 2.412      ;
; -1.077 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[1]                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.390      ; 2.412      ;
; -1.077 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[0]                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.390      ; 2.412      ;
; -1.076 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[15]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.391      ; 2.412      ;
; -1.076 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[14]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.391      ; 2.412      ;
; -1.076 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[13]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.391      ; 2.412      ;
; -1.076 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[12]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.391      ; 2.412      ;
; -1.072 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[23]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.405      ; 2.422      ;
; -1.072 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[22]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.405      ; 2.422      ;
; -1.072 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[21]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.405      ; 2.422      ;
; -1.072 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[20]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.405      ; 2.422      ;
; -1.068 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[11]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.409      ; 2.422      ;
; -1.068 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[10]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.409      ; 2.422      ;
; -1.068 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[9]                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.409      ; 2.422      ;
; -1.068 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[8]                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.409      ; 2.422      ;
; -1.056 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a16~portb_address_reg0   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.376      ; 2.431      ;
; -1.051 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a28~portb_address_reg0   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.387      ; 2.437      ;
; -1.041 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a0~portb_address_reg0    ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.390      ; 2.430      ;
; -1.040 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a12~portb_address_reg0   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.391      ; 2.430      ;
; -1.036 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a20~portb_address_reg0   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.405      ; 2.440      ;
; -1.033 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[27]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.442      ; 2.420      ;
; -1.033 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[26]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.442      ; 2.420      ;
; -1.033 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[25]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.442      ; 2.420      ;
; -1.033 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[24]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.442      ; 2.420      ;
; -1.032 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a8~portb_address_reg0    ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.409      ; 2.440      ;
; -0.997 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a24~portb_address_reg0   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.442      ; 2.438      ;
; -0.960 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[4]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.295      ; 2.232      ;
; -0.960 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[4]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.295      ; 2.232      ;
; -0.960 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a1                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.295      ; 2.232      ;
; -0.960 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a2                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.295      ; 2.232      ;
; -0.960 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a3                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.295      ; 2.232      ;
; -0.960 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[2]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.295      ; 2.232      ;
; -0.960 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[2]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.295      ; 2.232      ;
; -0.960 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[3]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.295      ; 2.232      ;
; -0.933 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a7                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.319      ; 2.229      ;
; -0.923 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[4]                                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.322      ; 2.222      ;
; -0.918 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity3a[0]                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.337      ; 2.232      ;
; -0.918 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|parity2                         ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.337      ; 2.232      ;
; -0.918 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a0                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.337      ; 2.232      ;
; -0.918 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[3]                                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.337      ; 2.232      ;
; -0.918 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[2]                                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.337      ; 2.232      ;
; -0.917 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a1                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.335      ; 2.229      ;
; -0.917 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a2                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.335      ; 2.229      ;
; -0.917 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a3                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.335      ; 2.229      ;
; -0.917 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a4                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.335      ; 2.229      ;
; -0.909 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[7]                                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.343      ; 2.229      ;
; -0.900 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a0                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.352      ; 2.229      ;
; -0.900 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity6a[1]                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.352      ; 2.229      ;
; -0.900 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity6a[0]                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.352      ; 2.229      ;
; -0.900 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|parity5                         ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.352      ; 2.229      ;
; -0.900 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[6]                                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.352      ; 2.229      ;
; -0.900 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[5]                                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.352      ; 2.229      ;
; -0.900 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[3]                                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.352      ; 2.229      ;
; -0.900 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[2]                                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.352      ; 2.229      ;
; -0.900 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[1]                                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.352      ; 2.229      ;
; -0.900 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[0]                                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.352      ; 2.229      ;
; -0.896 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[3]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.350      ; 2.223      ;
; -0.896 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[7]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.350      ; 2.223      ;
; -0.896 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[6]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.350      ; 2.223      ;
; -0.896 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[6]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.350      ; 2.223      ;
; -0.896 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[1]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.350      ; 2.223      ;
; -0.896 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[1]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.350      ; 2.223      ;
; -0.896 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[0]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.350      ; 2.223      ;
; -0.896 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[0]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.350      ; 2.223      ;
; -0.895 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a5                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.360      ; 2.232      ;
; -0.895 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a6                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.360      ; 2.232      ;
; -0.895 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a7                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.360      ; 2.232      ;
; -0.895 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a8                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.360      ; 2.232      ;
; -0.895 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a9                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.360      ; 2.232      ;
; -0.895 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a10                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.360      ; 2.232      ;
; -0.895 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a11                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.360      ; 2.232      ;
; -0.895 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a4                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.360      ; 2.232      ;
; -0.895 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[5]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.360      ; 2.232      ;
; -0.885 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a6                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.367      ; 2.229      ;
; -0.885 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a8                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.367      ; 2.229      ;
; -0.885 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a5                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.367      ; 2.229      ;
; -0.884 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[9]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.370      ; 2.231      ;
; -0.884 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[9]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.370      ; 2.231      ;
; -0.884 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[8]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.370      ; 2.231      ;
; -0.884 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[7]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.362      ; 2.223      ;
; -0.884 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[11]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.370      ; 2.231      ;
; -0.884 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[11]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.370      ; 2.231      ;
; -0.884 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[10]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.370      ; 2.231      ;
; -0.882 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a9                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.357      ; 2.216      ;
; -0.882 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a11                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.357      ; 2.216      ;
; -0.882 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a10                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.357      ; 2.216      ;
; -0.882 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[10]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.357      ; 2.216      ;
; -0.882 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[10] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.357      ; 2.216      ;
; -0.882 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[11]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.357      ; 2.216      ;
; -0.882 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[11] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.357      ; 2.216      ;
; -0.881 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity3a[2]                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.374      ; 2.232      ;
+--------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'ad9866_clk'                                                                                                                                                                                                               ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.261 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[5]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.577      ; 1.952      ;
; 1.261 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[8]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.577      ; 1.952      ;
; 1.261 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[10]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.577      ; 1.952      ;
; 1.286 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a4~portb_address_reg0    ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.724      ; 2.144      ;
; 1.309 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[7]                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.723      ; 2.152      ;
; 1.309 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[6]                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.723      ; 2.152      ;
; 1.309 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[5]                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.723      ; 2.152      ;
; 1.309 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[4]                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.723      ; 2.152      ;
; 1.328 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity3a[1]                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.512      ; 1.954      ;
; 1.328 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[9]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.512      ; 1.954      ;
; 1.328 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[8]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.512      ; 1.954      ;
; 1.328 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[10]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.512      ; 1.954      ;
; 1.328 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[11]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.512      ; 1.954      ;
; 1.328 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[8]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.506      ; 1.948      ;
; 1.328 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[8]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.506      ; 1.948      ;
; 1.328 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[9]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.506      ; 1.948      ;
; 1.328 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[9]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.506      ; 1.948      ;
; 1.328 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[7]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.506      ; 1.948      ;
; 1.328 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[7]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.506      ; 1.948      ;
; 1.328 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[4]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.506      ; 1.948      ;
; 1.328 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[4]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.506      ; 1.948      ;
; 1.328 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[5]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.506      ; 1.948      ;
; 1.328 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[5]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.506      ; 1.948      ;
; 1.330 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[6]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.500      ; 1.944      ;
; 1.330 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[6]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.500      ; 1.944      ;
; 1.330 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[2]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.500      ; 1.944      ;
; 1.330 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[2]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.500      ; 1.944      ;
; 1.330 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[3]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.500      ; 1.944      ;
; 1.330 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[3]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.500      ; 1.944      ;
; 1.330 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[0]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.500      ; 1.944      ;
; 1.330 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[0]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.500      ; 1.944      ;
; 1.330 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[1]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.500      ; 1.944      ;
; 1.330 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[1]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.500      ; 1.944      ;
; 1.333 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity6a[2]                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.494      ; 1.941      ;
; 1.333 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[10]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.494      ; 1.941      ;
; 1.333 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[11]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.494      ; 1.941      ;
; 1.333 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[9]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.494      ; 1.941      ;
; 1.333 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[8]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.494      ; 1.941      ;
; 1.336 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[6]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.498      ; 1.948      ;
; 1.336 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[7]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.498      ; 1.948      ;
; 1.336 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[1]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.498      ; 1.948      ;
; 1.336 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[0]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.498      ; 1.948      ;
; 1.343 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity3a[2]                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.497      ; 1.954      ;
; 1.343 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[4]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.497      ; 1.954      ;
; 1.343 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[5]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.497      ; 1.954      ;
; 1.347 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[9]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.493      ; 1.954      ;
; 1.347 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[9]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.493      ; 1.954      ;
; 1.347 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[8]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.493      ; 1.954      ;
; 1.347 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[11]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.493      ; 1.954      ;
; 1.347 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[11]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.493      ; 1.954      ;
; 1.347 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[10]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.493      ; 1.954      ;
; 1.348 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a9                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.479      ; 1.941      ;
; 1.348 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a11                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.479      ; 1.941      ;
; 1.348 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a10                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.479      ; 1.941      ;
; 1.348 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[10]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.479      ; 1.941      ;
; 1.348 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[10] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.479      ; 1.941      ;
; 1.348 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[11]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.479      ; 1.941      ;
; 1.348 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[11] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.479      ; 1.941      ;
; 1.349 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a6                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.489      ; 1.952      ;
; 1.349 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a8                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.489      ; 1.952      ;
; 1.349 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a5                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.489      ; 1.952      ;
; 1.350 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[7]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.484      ; 1.948      ;
; 1.358 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a5                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.482      ; 1.954      ;
; 1.358 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a6                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.482      ; 1.954      ;
; 1.358 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a7                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.482      ; 1.954      ;
; 1.358 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a8                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.482      ; 1.954      ;
; 1.358 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a9                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.482      ; 1.954      ;
; 1.358 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a10                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.482      ; 1.954      ;
; 1.358 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a11                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.482      ; 1.954      ;
; 1.358 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a4                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.482      ; 1.954      ;
; 1.358 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[5]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.482      ; 1.954      ;
; 1.362 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[3]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.472      ; 1.948      ;
; 1.362 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[7]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.472      ; 1.948      ;
; 1.362 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[6]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.472      ; 1.948      ;
; 1.362 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[6]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.472      ; 1.948      ;
; 1.362 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[1]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.472      ; 1.948      ;
; 1.362 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[1]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.472      ; 1.948      ;
; 1.362 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[0]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.472      ; 1.948      ;
; 1.362 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[0]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.472      ; 1.948      ;
; 1.364 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a0                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.474      ; 1.952      ;
; 1.364 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity6a[1]                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.474      ; 1.952      ;
; 1.364 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity6a[0]                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.474      ; 1.952      ;
; 1.364 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|parity5                         ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.474      ; 1.952      ;
; 1.364 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[6]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.474      ; 1.952      ;
; 1.364 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[5]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.474      ; 1.952      ;
; 1.364 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[3]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.474      ; 1.952      ;
; 1.364 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[2]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.474      ; 1.952      ;
; 1.364 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[1]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.474      ; 1.952      ;
; 1.364 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[0]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.474      ; 1.952      ;
; 1.372 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[7]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.465      ; 1.951      ;
; 1.382 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity3a[0]                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.458      ; 1.954      ;
; 1.382 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|parity2                         ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.458      ; 1.954      ;
; 1.382 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a0                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.458      ; 1.954      ;
; 1.382 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[3]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.458      ; 1.954      ;
; 1.382 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[2]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.458      ; 1.954      ;
; 1.382 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a1                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.456      ; 1.952      ;
; 1.382 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a2                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.456      ; 1.952      ;
; 1.382 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a3                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.456      ; 1.952      ;
; 1.382 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a4                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.456      ; 1.952      ;
; 1.392 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[4]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.442      ; 1.948      ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'spi_sck'                                                                                                                                                                          ;
+-------+----------------------------------------+-------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.384 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[0]                                                       ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.951      ; 1.949      ;
; 1.384 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[9]                                                       ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.951      ; 1.949      ;
; 1.384 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[10]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.951      ; 1.949      ;
; 1.384 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[30]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.951      ; 1.949      ;
; 1.384 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[31]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.951      ; 1.949      ;
; 1.392 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[0]                                                       ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.455      ; 1.961      ;
; 1.392 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[1]                                                       ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.455      ; 1.961      ;
; 1.392 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[2]                                                       ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.455      ; 1.961      ;
; 1.392 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[3]                                                       ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.455      ; 1.961      ;
; 1.392 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[4]                                                       ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.455      ; 1.961      ;
; 1.392 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[5]                                                       ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.455      ; 1.961      ;
; 1.392 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[10]                                                      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.455      ; 1.961      ;
; 1.392 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[11]                                                      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.455      ; 1.961      ;
; 1.392 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[12]                                                      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.455      ; 1.961      ;
; 1.392 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[30]                                                      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.455      ; 1.961      ;
; 1.392 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[31]                                                      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.455      ; 1.961      ;
; 1.392 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[32]                                                      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.455      ; 1.961      ;
; 1.392 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[35]                                                      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.455      ; 1.961      ;
; 1.392 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[36]                                                      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.455      ; 1.961      ;
; 1.392 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[39]                                                      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.455      ; 1.961      ;
; 1.392 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[40]                                                      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.455      ; 1.961      ;
; 1.394 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[27]                                                      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.454      ; 1.962      ;
; 1.404 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[6]                                                       ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.442      ; 1.960      ;
; 1.404 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[7]                                                       ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.442      ; 1.960      ;
; 1.404 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[8]                                                       ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.442      ; 1.960      ;
; 1.404 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[37]                                                      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.442      ; 1.960      ;
; 1.404 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[38]                                                      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.442      ; 1.960      ;
; 1.407 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[41]                                                     ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.426      ; 1.947      ;
; 1.407 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[40]                                                     ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.426      ; 1.947      ;
; 1.418 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[36]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.902      ; 1.934      ;
; 1.418 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[37]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.902      ; 1.934      ;
; 1.418 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[38]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.902      ; 1.934      ;
; 1.418 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[39]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.902      ; 1.934      ;
; 1.418 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[40]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.902      ; 1.934      ;
; 1.418 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[41]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.902      ; 1.934      ;
; 1.418 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[42]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.902      ; 1.934      ;
; 1.418 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[43]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.902      ; 1.934      ;
; 1.434 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[2]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.396      ; 1.944      ;
; 1.444 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[9]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.392      ; 1.950      ;
; 1.445 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[12]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.886      ; 1.945      ;
; 1.445 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[13]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.886      ; 1.945      ;
; 1.445 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[14]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.886      ; 1.945      ;
; 1.445 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[15]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.886      ; 1.945      ;
; 1.445 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[16]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.886      ; 1.945      ;
; 1.445 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[17]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.886      ; 1.945      ;
; 1.445 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[18]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.886      ; 1.945      ;
; 1.445 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[19]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.886      ; 1.945      ;
; 1.445 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[20]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.886      ; 1.945      ;
; 1.445 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[21]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.886      ; 1.945      ;
; 1.445 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[22]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.886      ; 1.945      ;
; 1.445 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[23]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.886      ; 1.945      ;
; 1.445 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[24]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.886      ; 1.945      ;
; 1.445 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[25]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.886      ; 1.945      ;
; 1.445 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[26]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.886      ; 1.945      ;
; 1.445 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[27]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.886      ; 1.945      ;
; 1.446 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[9]                                                       ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.399      ; 1.959      ;
; 1.446 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[26]                                                      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.399      ; 1.959      ;
; 1.446 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[29]                                                      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.399      ; 1.959      ;
; 1.458 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[3]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.376      ; 1.948      ;
; 1.458 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[6]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.376      ; 1.948      ;
; 1.458 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[1]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.376      ; 1.948      ;
; 1.458 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[0]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.376      ; 1.948      ;
; 1.462 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[13]                                                      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.383      ; 1.959      ;
; 1.462 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[14]                                                      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.383      ; 1.959      ;
; 1.462 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[15]                                                      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.383      ; 1.959      ;
; 1.462 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[16]                                                      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.383      ; 1.959      ;
; 1.462 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[17]                                                      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.383      ; 1.959      ;
; 1.462 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[18]                                                      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.383      ; 1.959      ;
; 1.462 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[19]                                                      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.383      ; 1.959      ;
; 1.462 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[20]                                                      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.383      ; 1.959      ;
; 1.462 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[21]                                                      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.383      ; 1.959      ;
; 1.462 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[22]                                                      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.383      ; 1.959      ;
; 1.462 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[23]                                                      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.383      ; 1.959      ;
; 1.462 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[24]                                                      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.383      ; 1.959      ;
; 1.462 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[25]                                                      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.383      ; 1.959      ;
; 1.462 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[28]                                                      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.383      ; 1.959      ;
; 1.462 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[33]                                                      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.383      ; 1.959      ;
; 1.462 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[34]                                                      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.383      ; 1.959      ;
; 1.465 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[1]                                                       ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.863      ; 1.942      ;
; 1.465 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[2]                                                       ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.863      ; 1.942      ;
; 1.465 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[3]                                                       ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.863      ; 1.942      ;
; 1.465 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[8]                                                       ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.863      ; 1.942      ;
; 1.465 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[11]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.863      ; 1.942      ;
; 1.465 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[28]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.863      ; 1.942      ;
; 1.465 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[29]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.863      ; 1.942      ;
; 1.465 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[32]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.863      ; 1.942      ;
; 1.465 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[33]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.863      ; 1.942      ;
; 1.465 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[34]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.863      ; 1.942      ;
; 1.465 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[35]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.863      ; 1.942      ;
; 1.465 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[44]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.863      ; 1.942      ;
; 1.465 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[45]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.863      ; 1.942      ;
; 1.465 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[46]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.863      ; 1.942      ;
; 1.465 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[47]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.863      ; 1.942      ;
; 1.465 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[7]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.366      ; 1.945      ;
; 1.465 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[11] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.366      ; 1.945      ;
; 1.469 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[4]                                                       ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.857      ; 1.940      ;
; 1.469 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[5]                                                       ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.857      ; 1.940      ;
; 1.469 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[6]                                                       ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.857      ; 1.940      ;
; 1.469 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[7]                                                       ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.857      ; 1.940      ;
; 1.495 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[8]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.343      ; 1.952      ;
+-------+----------------------------------------+-------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk_10mhz'                                                                                                                  ;
+-------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.624 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[0]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.247      ; 1.955      ;
; 1.624 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[1]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.247      ; 1.955      ;
; 1.624 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[10]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.247      ; 1.955      ;
; 1.818 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[0]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.053      ; 1.955      ;
; 1.818 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[1]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.053      ; 1.955      ;
; 1.818 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[2]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.053      ; 1.955      ;
; 1.818 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[4]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.053      ; 1.955      ;
; 1.818 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[3]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.053      ; 1.955      ;
; 1.818 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sclk             ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.054      ; 1.956      ;
; 1.818 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[0] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.054      ; 1.956      ;
; 1.818 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[1] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.054      ; 1.956      ;
; 1.818 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[2] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.054      ; 1.956      ;
; 1.818 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[3] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.054      ; 1.956      ;
; 1.818 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_state.1     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.054      ; 1.956      ;
; 1.818 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sen_n            ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.053      ; 1.955      ;
; 1.818 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[5]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.053      ; 1.955      ;
; 1.818 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[2]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.053      ; 1.955      ;
; 1.818 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[3]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.051      ; 1.953      ;
; 1.818 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[4]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.053      ; 1.955      ;
; 1.818 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[5]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.051      ; 1.953      ;
; 1.818 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[6]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.053      ; 1.955      ;
; 1.818 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[7]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.053      ; 1.955      ;
; 1.818 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[8]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.051      ; 1.953      ;
; 1.818 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[9]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.051      ; 1.953      ;
; 1.818 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[11]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.053      ; 1.955      ;
; 1.818 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[12]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.053      ; 1.955      ;
; 1.818 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[13]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.053      ; 1.955      ;
; 1.818 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[14]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.053      ; 1.955      ;
; 1.818 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[15]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.053      ; 1.955      ;
+-------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ad9866_clk'                                                                                                                    ;
+--------+--------------+----------------+------------+------------+------------+-------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock      ; Clock Edge ; Target                                                                                    ;
+--------+--------------+----------------+------------+------------+------------+-------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; ad9866_clk ; Rise       ; ad9866_clk                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; adc[0]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; adc[10]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; adc[11]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; adc[1]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; adc[2]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; adc[3]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; adc[4]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; adc[5]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; adc[6]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; adc[7]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; adc[8]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; adc[9]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[0]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[10]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[11]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[12]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[13]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[14]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[15]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[16]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[17]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[18]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[19]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[1]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[20]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[21]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[2]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[3]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[4]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[5]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[6]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[7]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[8]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[9]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_goodlvl                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_nearclip                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_value[0]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_value[1]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_value[2]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_value[3]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_value[4]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_value[5]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[16]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[17]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[18]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[19]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[20]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[21]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[22]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[23]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[24]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[25]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[26]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[27]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[1].cic_comb_inst|out_data[0]   ;
+--------+--------------+----------------+------------+------------+------------+-------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'spi_sck'                                                                                                                                                          ;
+--------+--------------+----------------+------------+---------+------------+---------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock   ; Clock Edge ; Target                                                                                                                          ;
+--------+--------------+----------------+------------+---------+------------+---------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; spi_sck ; Rise       ; spi_sck                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a1                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a10                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a11                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a2                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a3                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a4                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a5                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a6                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a7                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a8                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a9                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|parity2                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity3a[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity3a[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity3a[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[0]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[10]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[11]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[12]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[13]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[14]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[15]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[16]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[17]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[18]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[19]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[1]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[20]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[21]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[22]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[23]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[24]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[25]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[26]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[27]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[28]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[29]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[2]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[30]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[31]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[32]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[33]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[34]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[35]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[36]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[37]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[38]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[39]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[3]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[40]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[41]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[42]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[43]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[44]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[45]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[46]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[47]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[4]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[5]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[6]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[7]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[8]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[9]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a0~portb_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a12~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a16~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a20~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a24~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a28~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a32~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a36~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a40~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a44~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a4~portb_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a8~portb_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[0]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[10]                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[11]                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[1]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[2]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[3]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[4]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[5]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[6]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[7]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[8]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[9]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; spi_slave:spi_slave_rx_inst|done                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; spi_slave:spi_slave_rx_inst|nb[0]                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; spi_slave:spi_slave_rx_inst|nb[1]                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; spi_slave:spi_slave_rx_inst|nb[2]                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; spi_slave:spi_slave_rx_inst|nb[3]                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; spi_slave:spi_slave_rx_inst|nb[4]                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; spi_slave:spi_slave_rx_inst|nb[5]                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; spi_slave:spi_slave_rx_inst|nb[6]                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; spi_slave:spi_slave_rx_inst|rdata[0]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; spi_slave:spi_slave_rx_inst|rdata[10]                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; spi_slave:spi_slave_rx_inst|rdata[11]                                                                                           ;
+--------+--------------+----------------+------------+---------+------------+---------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_10mhz'                                                                                  ;
+--------+--------------+----------------+-----------------+-----------+------------+----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock     ; Clock Edge ; Target                                             ;
+--------+--------------+----------------+-----------------+-----------+------------+----------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk_10mhz ; Rise       ; clk_10mhz                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[0]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[1]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[2]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[3]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[4]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[5]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_bitcount[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_bitcount[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_bitcount[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_bitcount[3]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[0]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[10]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[11]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[12]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[13]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[14]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[15]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[1]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[2]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[3]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[4]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[5]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[6]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[7]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[8]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[9]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_state.1                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|sclk                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|sen_n                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[0]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[10]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[11]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[12]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[13]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[14]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[15]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[16]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[17]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[18]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[19]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[1]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[20]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[21]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[22]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[23]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[2]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[3]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[4]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[5]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[6]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[7]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[8]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[9]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; prev_gain[0]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; prev_gain[1]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; prev_gain[2]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; prev_gain[3]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; prev_gain[4]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; prev_gain[5]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[9]  ;
; -0.259 ; -0.075       ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[18] ;
; -0.259 ; -0.075       ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[19] ;
; -0.250 ; -0.066       ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[0]                    ;
; -0.250 ; -0.066       ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[10]                   ;
; -0.250 ; -0.066       ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[1]                    ;
; -0.230 ; -0.046       ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[0]                      ;
; -0.230 ; -0.046       ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[1]                      ;
; -0.230 ; -0.046       ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[2]                      ;
; -0.230 ; -0.046       ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[3]                      ;
; -0.230 ; -0.046       ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[4]                      ;
; -0.230 ; -0.046       ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[5]                      ;
; -0.230 ; -0.046       ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[11]                   ;
; -0.230 ; -0.046       ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[12]                   ;
; -0.230 ; -0.046       ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[13]                   ;
; -0.230 ; -0.046       ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[14]                   ;
+--------+--------------+----------------+-----------------+-----------+------------+----------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'spi_slave:spi_slave_rx_inst|done'                                                  ;
+--------+--------------+----------------+------------+----------------------------------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                            ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------+----------------------------------+------------+-------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; att[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; att[1]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; att[2]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; att[3]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; att[4]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; dither                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; randomize               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[0]~_Duplicate_1  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[0]~_Duplicate_2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[10]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[10]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[10]~_Duplicate_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[11]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[11]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[11]~_Duplicate_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[12]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[12]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[12]~_Duplicate_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[13]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[13]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[13]~_Duplicate_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[14]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[14]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[14]~_Duplicate_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[15]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[15]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[15]~_Duplicate_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[16]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[16]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[16]~_Duplicate_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[17]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[17]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[17]~_Duplicate_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[18]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[18]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[18]~_Duplicate_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[19]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[19]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[19]~_Duplicate_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[1]~_Duplicate_1  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[1]~_Duplicate_2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[20]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[20]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[20]~_Duplicate_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[21]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[21]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[21]~_Duplicate_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[22]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[22]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[22]~_Duplicate_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[23]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[23]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[23]~_Duplicate_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[24]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[24]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[24]~_Duplicate_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[25]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[25]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[25]~_Duplicate_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[26]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[26]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[26]~_Duplicate_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[27]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[27]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[27]~_Duplicate_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[28]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[28]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[28]~_Duplicate_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[29]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[29]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[29]~_Duplicate_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[2]~_Duplicate_1  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[2]~_Duplicate_2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[30]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[30]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[30]~_Duplicate_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[31]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[31]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[31]~_Duplicate_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[3]~_Duplicate_1  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[3]~_Duplicate_2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[4]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[4]~_Duplicate_1  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[4]~_Duplicate_2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[5]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[5]~_Duplicate_1  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[5]~_Duplicate_2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[6]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[6]~_Duplicate_1  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[6]~_Duplicate_2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[7]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[7]~_Duplicate_1  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[7]~_Duplicate_2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[8]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[8]~_Duplicate_1  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[8]~_Duplicate_2  ;
+--------+--------------+----------------+------------+----------------------------------+------------+-------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                         ;
+------------------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port        ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+------------------+----------------------------------+-------+-------+------------+----------------------------------+
; ad9866_adio[*]   ; ad9866_clk                       ; 1.265 ; 2.074 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[0]  ; ad9866_clk                       ; 0.530 ; 1.300 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[1]  ; ad9866_clk                       ; 0.905 ; 1.742 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[2]  ; ad9866_clk                       ; 0.515 ; 1.238 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[3]  ; ad9866_clk                       ; 0.707 ; 1.421 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[4]  ; ad9866_clk                       ; 1.175 ; 1.959 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[5]  ; ad9866_clk                       ; 1.101 ; 1.907 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[6]  ; ad9866_clk                       ; 0.996 ; 1.748 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[7]  ; ad9866_clk                       ; 0.987 ; 1.768 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[8]  ; ad9866_clk                       ; 1.033 ; 1.804 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[9]  ; ad9866_clk                       ; 0.998 ; 1.776 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[10] ; ad9866_clk                       ; 1.265 ; 2.074 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[11] ; ad9866_clk                       ; 0.778 ; 1.593 ; Rise       ; ad9866_clk                       ;
; ptt_in           ; ad9866_clk                       ; 1.494 ; 2.307 ; Rise       ; ad9866_clk                       ;
; ptt_in           ; ad9866_clk                       ; 0.608 ; 1.482 ; Fall       ; ad9866_clk                       ;
; ad9866_sdo       ; clk_10mhz                        ; 1.136 ; 1.990 ; Rise       ; clk_10mhz                        ;
; ptt_in           ; spi_sck                          ; 2.534 ; 3.532 ; Rise       ; spi_sck                          ;
; spi_ce[*]        ; spi_sck                          ; 2.317 ; 3.031 ; Rise       ; spi_sck                          ;
;  spi_ce[0]       ; spi_sck                          ; 2.317 ; 3.031 ; Rise       ; spi_sck                          ;
; spi_mosi         ; spi_sck                          ; 0.854 ; 1.669 ; Rise       ; spi_sck                          ;
; spi_ce[*]        ; spi_sck                          ; 0.769 ; 1.630 ; Fall       ; spi_sck                          ;
;  spi_ce[0]       ; spi_sck                          ; 0.769 ; 1.630 ; Fall       ; spi_sck                          ;
; ptt_in           ; spi_slave:spi_slave_rx_inst|done ; 1.469 ; 2.369 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
+------------------+----------------------------------+-------+-------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                            ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port        ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+
; ad9866_adio[*]   ; ad9866_clk                       ; -0.296 ; -1.020 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[0]  ; ad9866_clk                       ; -0.296 ; -1.052 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[1]  ; ad9866_clk                       ; -0.662 ; -1.482 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[2]  ; ad9866_clk                       ; -0.309 ; -1.020 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[3]  ; ad9866_clk                       ; -0.500 ; -1.209 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[4]  ; ad9866_clk                       ; -0.945 ; -1.721 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[5]  ; ad9866_clk                       ; -0.874 ; -1.665 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[6]  ; ad9866_clk                       ; -0.773 ; -1.512 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[7]  ; ad9866_clk                       ; -0.763 ; -1.530 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[8]  ; ad9866_clk                       ; -0.808 ; -1.566 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[9]  ; ad9866_clk                       ; -0.775 ; -1.539 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[10] ; ad9866_clk                       ; -1.039 ; -1.834 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[11] ; ad9866_clk                       ; -0.533 ; -1.331 ; Rise       ; ad9866_clk                       ;
; ptt_in           ; ad9866_clk                       ; -0.678 ; -1.439 ; Rise       ; ad9866_clk                       ;
; ptt_in           ; ad9866_clk                       ; -0.057 ; -0.868 ; Fall       ; ad9866_clk                       ;
; ad9866_sdo       ; clk_10mhz                        ; -0.906 ; -1.748 ; Rise       ; clk_10mhz                        ;
; ptt_in           ; spi_sck                          ; -1.769 ; -2.713 ; Rise       ; spi_sck                          ;
; spi_ce[*]        ; spi_sck                          ; -0.436 ; -1.161 ; Rise       ; spi_sck                          ;
;  spi_ce[0]       ; spi_sck                          ; -0.436 ; -1.161 ; Rise       ; spi_sck                          ;
; spi_mosi         ; spi_sck                          ; -0.405 ; -1.192 ; Rise       ; spi_sck                          ;
; spi_ce[*]        ; spi_sck                          ; -0.378 ; -1.221 ; Fall       ; spi_sck                          ;
;  spi_ce[0]       ; spi_sck                          ; -0.378 ; -1.221 ; Fall       ; spi_sck                          ;
; ptt_in           ; spi_slave:spi_slave_rx_inst|done ; -0.327 ; -1.064 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                               ;
+------------------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port        ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+------------------+----------------------------------+-------+-------+------------+----------------------------------+
; DEBUG_LED4       ; ad9866_clk                       ; 5.327 ; 5.586 ; Rise       ; ad9866_clk                       ;
; ad9866_pga[*]    ; ad9866_clk                       ; 6.873 ; 7.395 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[0]   ; ad9866_clk                       ; 4.870 ; 5.082 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[1]   ; ad9866_clk                       ; 4.844 ; 5.056 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[2]   ; ad9866_clk                       ; 4.598 ; 4.769 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[3]   ; ad9866_clk                       ; 6.873 ; 7.395 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[4]   ; ad9866_clk                       ; 4.744 ; 4.938 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[5]   ; ad9866_clk                       ; 4.563 ; 4.728 ; Rise       ; ad9866_clk                       ;
; ad9866_rxclk     ; ad9866_clk                       ; 3.287 ; 4.046 ; Rise       ; ad9866_clk                       ;
; ad9866_txclk     ; ad9866_clk                       ; 3.287 ; 4.046 ; Rise       ; ad9866_clk                       ;
; rxFIFOEmpty      ; ad9866_clk                       ; 6.559 ; 6.338 ; Rise       ; ad9866_clk                       ;
; txFIFOFull       ; ad9866_clk                       ; 5.340 ; 5.294 ; Rise       ; ad9866_clk                       ;
; ad9866_adio[*]   ; ad9866_clk                       ; 6.314 ; 6.710 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[0]  ; ad9866_clk                       ; 4.277 ; 4.413 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[1]  ; ad9866_clk                       ; 4.255 ; 4.385 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[2]  ; ad9866_clk                       ; 4.114 ; 4.231 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[3]  ; ad9866_clk                       ; 4.107 ; 4.224 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[4]  ; ad9866_clk                       ; 4.478 ; 4.647 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[5]  ; ad9866_clk                       ; 4.475 ; 4.636 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[6]  ; ad9866_clk                       ; 4.385 ; 4.482 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[7]  ; ad9866_clk                       ; 4.489 ; 4.645 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[8]  ; ad9866_clk                       ; 4.441 ; 4.608 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[9]  ; ad9866_clk                       ; 4.401 ; 4.483 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[10] ; ad9866_clk                       ; 6.314 ; 6.710 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[11] ; ad9866_clk                       ; 4.430 ; 4.597 ; Fall       ; ad9866_clk                       ;
; ad9866_rxclk     ; ad9866_clk                       ; 3.287 ; 4.046 ; Fall       ; ad9866_clk                       ;
; ad9866_txclk     ; ad9866_clk                       ; 3.287 ; 4.046 ; Fall       ; ad9866_clk                       ;
; DEBUG_LED1       ; clk_10mhz                        ; 3.519 ; 3.566 ; Rise       ; clk_10mhz                        ;
; DEBUG_LED2       ; clk_10mhz                        ; 3.437 ; 3.453 ; Rise       ; clk_10mhz                        ;
; ad9866_rst_n     ; clk_10mhz                        ; 3.830 ; 3.978 ; Rise       ; clk_10mhz                        ;
; ad9866_sclk      ; clk_10mhz                        ; 4.209 ; 4.433 ; Rise       ; clk_10mhz                        ;
; ad9866_sdio      ; clk_10mhz                        ; 3.696 ; 3.842 ; Rise       ; clk_10mhz                        ;
; ad9866_sen_n     ; clk_10mhz                        ; 5.885 ; 5.450 ; Rise       ; clk_10mhz                        ;
; spi_miso         ; spi_sck                          ; 6.018 ; 6.397 ; Fall       ; spi_sck                          ;
; DEBUG_LED3       ; spi_slave:spi_slave_rx_inst|done ; 5.983 ; 6.100 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
; ad9866_pga[*]    ; spi_slave:spi_slave_rx_inst|done ; 6.951 ; 7.318 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[0]   ; spi_slave:spi_slave_rx_inst|done ; 4.990 ; 5.120 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[1]   ; spi_slave:spi_slave_rx_inst|done ; 4.878 ; 4.963 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[2]   ; spi_slave:spi_slave_rx_inst|done ; 4.867 ; 4.973 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[3]   ; spi_slave:spi_slave_rx_inst|done ; 6.951 ; 7.318 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[4]   ; spi_slave:spi_slave_rx_inst|done ; 5.011 ; 5.138 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[5]   ; spi_slave:spi_slave_rx_inst|done ; 4.886 ; 4.949 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
+------------------+----------------------------------+-------+-------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                       ;
+------------------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port        ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+------------------+----------------------------------+-------+-------+------------+----------------------------------+
; DEBUG_LED4       ; ad9866_clk                       ; 5.132 ; 5.368 ; Rise       ; ad9866_clk                       ;
; ad9866_pga[*]    ; ad9866_clk                       ; 4.436 ; 4.594 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[0]   ; ad9866_clk                       ; 4.729 ; 4.933 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[1]   ; ad9866_clk                       ; 4.705 ; 4.908 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[2]   ; ad9866_clk                       ; 4.469 ; 4.634 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[3]   ; ad9866_clk                       ; 6.717 ; 7.217 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[4]   ; ad9866_clk                       ; 4.609 ; 4.796 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[5]   ; ad9866_clk                       ; 4.436 ; 4.594 ; Rise       ; ad9866_clk                       ;
; ad9866_rxclk     ; ad9866_clk                       ; 3.216 ; 3.968 ; Rise       ; ad9866_clk                       ;
; ad9866_txclk     ; ad9866_clk                       ; 3.216 ; 3.968 ; Rise       ; ad9866_clk                       ;
; rxFIFOEmpty      ; ad9866_clk                       ; 4.861 ; 4.693 ; Rise       ; ad9866_clk                       ;
; txFIFOFull       ; ad9866_clk                       ; 4.834 ; 4.681 ; Rise       ; ad9866_clk                       ;
; ad9866_adio[*]   ; ad9866_clk                       ; 4.020 ; 4.135 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[0]  ; ad9866_clk                       ; 4.183 ; 4.317 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[1]  ; ad9866_clk                       ; 4.163 ; 4.291 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[2]  ; ad9866_clk                       ; 4.027 ; 4.142 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[3]  ; ad9866_clk                       ; 4.020 ; 4.135 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[4]  ; ad9866_clk                       ; 4.376 ; 4.542 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[5]  ; ad9866_clk                       ; 4.373 ; 4.531 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[6]  ; ad9866_clk                       ; 4.283 ; 4.377 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[7]  ; ad9866_clk                       ; 4.388 ; 4.541 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[8]  ; ad9866_clk                       ; 4.341 ; 4.504 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[9]  ; ad9866_clk                       ; 4.299 ; 4.378 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[10] ; ad9866_clk                       ; 6.207 ; 6.599 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[11] ; ad9866_clk                       ; 4.331 ; 4.495 ; Fall       ; ad9866_clk                       ;
; ad9866_rxclk     ; ad9866_clk                       ; 3.216 ; 3.968 ; Fall       ; ad9866_clk                       ;
; ad9866_txclk     ; ad9866_clk                       ; 3.216 ; 3.968 ; Fall       ; ad9866_clk                       ;
; DEBUG_LED1       ; clk_10mhz                        ; 3.438 ; 3.480 ; Rise       ; clk_10mhz                        ;
; DEBUG_LED2       ; clk_10mhz                        ; 3.359 ; 3.372 ; Rise       ; clk_10mhz                        ;
; ad9866_rst_n     ; clk_10mhz                        ; 3.734 ; 3.876 ; Rise       ; clk_10mhz                        ;
; ad9866_sclk      ; clk_10mhz                        ; 4.098 ; 4.313 ; Rise       ; clk_10mhz                        ;
; ad9866_sdio      ; clk_10mhz                        ; 3.607 ; 3.747 ; Rise       ; clk_10mhz                        ;
; ad9866_sen_n     ; clk_10mhz                        ; 5.790 ; 5.360 ; Rise       ; clk_10mhz                        ;
; spi_miso         ; spi_sck                          ; 5.923 ; 6.299 ; Fall       ; spi_sck                          ;
; DEBUG_LED3       ; spi_slave:spi_slave_rx_inst|done ; 4.551 ; 4.637 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
; ad9866_pga[*]    ; spi_slave:spi_slave_rx_inst|done ; 4.583 ; 4.644 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[0]   ; spi_slave:spi_slave_rx_inst|done ; 4.748 ; 4.871 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[1]   ; spi_slave:spi_slave_rx_inst|done ; 4.583 ; 4.644 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[2]   ; spi_slave:spi_slave_rx_inst|done ; 4.634 ; 4.733 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[3]   ; spi_slave:spi_slave_rx_inst|done ; 6.521 ; 6.942 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[4]   ; spi_slave:spi_slave_rx_inst|done ; 4.774 ; 4.890 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[5]   ; spi_slave:spi_slave_rx_inst|done ; 4.601 ; 4.742 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
+------------------+----------------------------------+-------+-------+------------+----------------------------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-----------------+-------+-------+-------+-------+
; Input Port ; Output Port     ; RR    ; RF    ; FR    ; FF    ;
+------------+-----------------+-------+-------+-------+-------+
; ptt_in     ; DEBUG_LED4      ; 5.782 ; 5.946 ; 6.591 ; 6.775 ;
; ptt_in     ; ad9866_adio[0]  ; 5.140 ; 4.764 ; 5.957 ; 5.581 ;
; ptt_in     ; ad9866_adio[1]  ; 5.166 ; 4.790 ; 5.980 ; 5.604 ;
; ptt_in     ; ad9866_adio[2]  ; 5.152 ; 4.776 ; 5.963 ; 5.587 ;
; ptt_in     ; ad9866_adio[3]  ; 5.152 ; 4.776 ; 5.963 ; 5.587 ;
; ptt_in     ; ad9866_adio[4]  ; 5.516 ; 5.140 ; 6.372 ; 5.996 ;
; ptt_in     ; ad9866_adio[5]  ; 5.516 ; 5.140 ; 6.372 ; 5.996 ;
; ptt_in     ; ad9866_adio[6]  ; 5.520 ; 5.144 ; 6.366 ; 5.990 ;
; ptt_in     ; ad9866_adio[7]  ; 5.520 ; 5.144 ; 6.366 ; 5.990 ;
; ptt_in     ; ad9866_adio[8]  ; 5.705 ; 5.329 ; 6.578 ; 6.202 ;
; ptt_in     ; ad9866_adio[9]  ; 5.705 ; 5.329 ; 6.578 ; 6.202 ;
; ptt_in     ; ad9866_adio[10] ; 5.713 ; 5.337 ; 6.584 ; 6.208 ;
; ptt_in     ; ad9866_adio[11] ; 6.034 ; 5.658 ; 6.936 ; 6.560 ;
; ptt_in     ; ad9866_rxen     ;       ; 5.791 ; 6.929 ;       ;
; ptt_in     ; ad9866_txen     ; 4.099 ;       ;       ; 5.012 ;
; ptt_in     ; ptt_out         ; 3.737 ;       ;       ; 4.545 ;
; spi_ce[0]  ; spi_miso        ; 4.794 ; 4.418 ; 5.595 ; 5.219 ;
+------------+-----------------+-------+-------+-------+-------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-----------------+-------+-------+-------+-------+
; Input Port ; Output Port     ; RR    ; RF    ; FR    ; FF    ;
+------------+-----------------+-------+-------+-------+-------+
; ptt_in     ; DEBUG_LED4      ; 5.605 ; 5.758 ; 6.396 ; 6.573 ;
; ptt_in     ; ad9866_adio[0]  ; 4.944 ; 4.583 ; 5.751 ; 5.390 ;
; ptt_in     ; ad9866_adio[1]  ; 4.969 ; 4.608 ; 5.773 ; 5.412 ;
; ptt_in     ; ad9866_adio[2]  ; 4.955 ; 4.594 ; 5.757 ; 5.396 ;
; ptt_in     ; ad9866_adio[3]  ; 4.955 ; 4.594 ; 5.757 ; 5.396 ;
; ptt_in     ; ad9866_adio[4]  ; 5.305 ; 4.944 ; 6.150 ; 5.789 ;
; ptt_in     ; ad9866_adio[5]  ; 5.305 ; 4.944 ; 6.150 ; 5.789 ;
; ptt_in     ; ad9866_adio[6]  ; 5.308 ; 4.947 ; 6.144 ; 5.783 ;
; ptt_in     ; ad9866_adio[7]  ; 5.308 ; 4.947 ; 6.144 ; 5.783 ;
; ptt_in     ; ad9866_adio[8]  ; 5.487 ; 5.126 ; 6.348 ; 5.987 ;
; ptt_in     ; ad9866_adio[9]  ; 5.487 ; 5.126 ; 6.348 ; 5.987 ;
; ptt_in     ; ad9866_adio[10] ; 5.494 ; 5.133 ; 6.354 ; 5.993 ;
; ptt_in     ; ad9866_adio[11] ; 5.802 ; 5.441 ; 6.692 ; 6.331 ;
; ptt_in     ; ad9866_rxen     ;       ; 5.689 ; 6.817 ;       ;
; ptt_in     ; ad9866_txen     ; 3.997 ;       ;       ; 4.900 ;
; ptt_in     ; ptt_out         ; 3.647 ;       ;       ; 4.446 ;
; spi_ce[0]  ; spi_miso        ; 4.613 ; 4.252 ; 5.404 ; 5.043 ;
+------------+-----------------+-------+-------+-------+-------+


----------------
; MTBF Summary ;
----------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Synchronizer Summary                                                                                                                                                                                                                                                                                    ;
+-------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+-------------------------+----------------------+-------------------------+
; Source Node                                                                               ; Synchronization Node                                                                                                             ; Worst-Case MTBF (Years) ; Typical MTBF (Years) ; Included in Design MTBF ;
+-------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+-------------------------+----------------------+-------------------------+
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[8]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[8]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[10] ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[10] ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[5]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[5]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[3]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[3]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[9]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[9]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[6]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[6]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[7]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[7]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[0]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[0]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[1]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[1]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[4]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[4]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[2]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[2]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[11] ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[11] ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[9]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[9]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[3]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[3]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[1]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[1]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[5]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[5]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[11]         ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[11] ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[7]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[7]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[6]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[6]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[0]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[0]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[2]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[2]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[10]         ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[10] ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[8]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[8]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[4]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[4]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
+-------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+-------------------------+----------------------+-------------------------+


Synchronizer Chain #1: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[8]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[8] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -1.512         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[8]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[8] ;                ;              ;                  ; 0.028        ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[8] ;                ;              ;                  ; -1.540       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #2: Worst-Case MTBF is Not Calculated
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                              ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                            ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[10]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[10] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                   ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                   ;
; Included in Design MTBF ; Yes                                                                                                                              ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; -1.314         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[10]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[10] ;                ;              ;                  ; 0.076        ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[10] ;                ;              ;                  ; -1.390       ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #3: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[5]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[5] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -1.230         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[5]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[5] ;                ;              ;                  ; 0.205        ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[5] ;                ;              ;                  ; -1.435       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #4: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[3]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[3] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -1.087         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[3]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[3] ;                ;              ;                  ; 0.161        ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[3] ;                ;              ;                  ; -1.248       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #5: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[9]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[9] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -0.939         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[9]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[9] ;                ;              ;                  ; 0.611        ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[9] ;                ;              ;                  ; -1.550       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #6: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[6]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[6] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -0.918         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[6]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[6] ;                ;              ;                  ; 0.610        ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[6] ;                ;              ;                  ; -1.528       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #7: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[7]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[7] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -0.901         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[7]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[7] ;                ;              ;                  ; 0.474        ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[7] ;                ;              ;                  ; -1.375       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #8: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[0]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[0] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -0.879         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[0]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[0] ;                ;              ;                  ; 0.545        ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[0] ;                ;              ;                  ; -1.424       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #9: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[1]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[1] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -0.696         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[1]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[1] ;                ;              ;                  ; 0.543        ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[1] ;                ;              ;                  ; -1.239       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #10: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[4]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[4] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -0.693         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[4]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[4] ;                ;              ;                  ; 0.609        ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[4] ;                ;              ;                  ; -1.302       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #11: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[2]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[2] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -0.668         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[2]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[2] ;                ;              ;                  ; 0.611        ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[2] ;                ;              ;                  ; -1.279       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #12: Worst-Case MTBF is Not Calculated
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                              ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                            ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[11]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[11] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                   ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                   ;
; Included in Design MTBF ; Yes                                                                                                                              ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; -0.622         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[11]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[11] ;                ;              ;                  ; 0.610        ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[11] ;                ;              ;                  ; -1.232       ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #13: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[9]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[9] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; 0.543          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[9]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[9]  ;                ;              ;                  ; 0.543        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[9] ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #14: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[3]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[3] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; 0.543          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[3]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[3]  ;                ;              ;                  ; 0.543        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[3] ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #15: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[1]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[1] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; 0.543          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[1]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[1]  ;                ;              ;                  ; 0.543        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[1] ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #16: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[5]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[5] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; 0.545          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[5]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[5]  ;                ;              ;                  ; 0.545        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[5] ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #17: Worst-Case MTBF is Not Calculated
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                              ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                            ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[11]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[11] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                   ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                   ;
; Included in Design MTBF ; Yes                                                                                                                              ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                           ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                              ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                            ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                               ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                       ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                       ; 0.546          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                          ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                       ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                           ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                              ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                        ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                                ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[11]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                          ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[11]  ;                ;              ;                  ; 0.546        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[11] ;                ;              ;                  ; n/a          ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #18: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[7]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[7] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; 0.546          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[7]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[7]  ;                ;              ;                  ; 0.546        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[7] ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #19: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[6]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[6] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; 0.608          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[6]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[6]  ;                ;              ;                  ; 0.608        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[6] ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #20: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[0]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[0] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; 0.608          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[0]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[0]  ;                ;              ;                  ; 0.608        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[0] ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #21: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[2]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[2] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; 0.609          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[2]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[2]  ;                ;              ;                  ; 0.609        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[2] ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #22: Worst-Case MTBF is Not Calculated
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                              ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                            ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[10]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[10] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                   ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                   ;
; Included in Design MTBF ; Yes                                                                                                                              ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                           ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                              ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                            ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                               ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                       ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                       ; 0.610          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                          ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                       ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                           ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                              ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                        ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                                ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[10]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                          ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[10]  ;                ;              ;                  ; 0.610        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[10] ;                ;              ;                  ; n/a          ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #23: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[8]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[8] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; 0.611          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[8]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[8]  ;                ;              ;                  ; 0.611        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[8] ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #24: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[4]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[4] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; 0.611          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[4]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[4]  ;                ;              ;                  ; 0.611        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[4] ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



+------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                  ;
+-----------------------------------+------------+---------+-----------+---------+---------------------+
; Clock                             ; Setup      ; Hold    ; Recovery  ; Removal ; Minimum Pulse Width ;
+-----------------------------------+------------+---------+-----------+---------+---------------------+
; Worst-case Slack                  ; -13.748    ; -0.244  ; -3.777    ; 1.261   ; -4.000              ;
;  ad9866_clk                       ; -13.748    ; -0.073  ; -3.142    ; 1.261   ; -4.000              ;
;  clk_10mhz                        ; -4.851     ; 0.186   ; -3.668    ; 1.624   ; -3.000              ;
;  spi_sck                          ; -4.886     ; -0.244  ; -3.777    ; 1.384   ; -3.201              ;
;  spi_slave:spi_slave_rx_inst|done ; -0.739     ; -0.091  ; N/A       ; N/A     ; -4.000              ;
; Design-wide TNS                   ; -26245.228 ; -10.69  ; -1361.997 ; 0.0     ; -14146.37           ;
;  ad9866_clk                       ; -25407.437 ; -0.758  ; -386.632  ; 0.000   ; -13114.361          ;
;  clk_10mhz                        ; -235.871   ; 0.000   ; -104.965  ; 0.000   ; -127.908            ;
;  spi_sck                          ; -564.833   ; -10.690 ; -870.400  ; 0.000   ; -578.212            ;
;  spi_slave:spi_slave_rx_inst|done ; -44.832    ; -0.189  ; N/A       ; N/A     ; -325.889            ;
+-----------------------------------+------------+---------+-----------+---------+---------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                         ;
+------------------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port        ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+------------------+----------------------------------+-------+-------+------------+----------------------------------+
; ad9866_adio[*]   ; ad9866_clk                       ; 2.653 ; 2.856 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[0]  ; ad9866_clk                       ; 0.975 ; 1.300 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[1]  ; ad9866_clk                       ; 1.879 ; 2.058 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[2]  ; ad9866_clk                       ; 0.876 ; 1.238 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[3]  ; ad9866_clk                       ; 1.443 ; 1.744 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[4]  ; ad9866_clk                       ; 2.428 ; 2.641 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[5]  ; ad9866_clk                       ; 2.267 ; 2.474 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[6]  ; ad9866_clk                       ; 2.038 ; 2.260 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[7]  ; ad9866_clk                       ; 1.972 ; 2.157 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[8]  ; ad9866_clk                       ; 2.123 ; 2.349 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[9]  ; ad9866_clk                       ; 2.097 ; 2.306 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[10] ; ad9866_clk                       ; 2.653 ; 2.856 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[11] ; ad9866_clk                       ; 1.485 ; 1.762 ; Rise       ; ad9866_clk                       ;
; ptt_in           ; ad9866_clk                       ; 3.211 ; 3.550 ; Rise       ; ad9866_clk                       ;
; ptt_in           ; ad9866_clk                       ; 2.640 ; 2.935 ; Fall       ; ad9866_clk                       ;
; ad9866_sdo       ; clk_10mhz                        ; 2.438 ; 2.812 ; Rise       ; clk_10mhz                        ;
; ptt_in           ; spi_sck                          ; 5.780 ; 6.019 ; Rise       ; spi_sck                          ;
; spi_ce[*]        ; spi_sck                          ; 4.817 ; 5.324 ; Rise       ; spi_sck                          ;
;  spi_ce[0]       ; spi_sck                          ; 4.817 ; 5.324 ; Rise       ; spi_sck                          ;
; spi_mosi         ; spi_sck                          ; 1.626 ; 1.964 ; Rise       ; spi_sck                          ;
; spi_ce[*]        ; spi_sck                          ; 2.908 ; 3.217 ; Fall       ; spi_sck                          ;
;  spi_ce[0]       ; spi_sck                          ; 2.908 ; 3.217 ; Fall       ; spi_sck                          ;
; ptt_in           ; spi_slave:spi_slave_rx_inst|done ; 3.436 ; 3.655 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
+------------------+----------------------------------+-------+-------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                            ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port        ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+
; ad9866_adio[*]   ; ad9866_clk                       ; -0.167 ; -0.328 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[0]  ; ad9866_clk                       ; -0.224 ; -0.328 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[1]  ; ad9866_clk                       ; -0.662 ; -1.041 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[2]  ; ad9866_clk                       ; -0.167 ; -0.377 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[3]  ; ad9866_clk                       ; -0.500 ; -0.923 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[4]  ; ad9866_clk                       ; -0.945 ; -1.694 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[5]  ; ad9866_clk                       ; -0.874 ; -1.460 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[6]  ; ad9866_clk                       ; -0.773 ; -1.350 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[7]  ; ad9866_clk                       ; -0.763 ; -1.237 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[8]  ; ad9866_clk                       ; -0.808 ; -1.425 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[9]  ; ad9866_clk                       ; -0.775 ; -1.391 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[10] ; ad9866_clk                       ; -1.039 ; -1.834 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[11] ; ad9866_clk                       ; -0.533 ; -0.728 ; Rise       ; ad9866_clk                       ;
; ptt_in           ; ad9866_clk                       ; -0.678 ; -1.165 ; Rise       ; ad9866_clk                       ;
; ptt_in           ; ad9866_clk                       ; -0.057 ; -0.868 ; Fall       ; ad9866_clk                       ;
; ad9866_sdo       ; clk_10mhz                        ; -0.906 ; -1.748 ; Rise       ; clk_10mhz                        ;
; ptt_in           ; spi_sck                          ; -1.769 ; -2.713 ; Rise       ; spi_sck                          ;
; spi_ce[*]        ; spi_sck                          ; -0.323 ; -0.546 ; Rise       ; spi_sck                          ;
;  spi_ce[0]       ; spi_sck                          ; -0.323 ; -0.546 ; Rise       ; spi_sck                          ;
; spi_mosi         ; spi_sck                          ; -0.368 ; -0.470 ; Rise       ; spi_sck                          ;
; spi_ce[*]        ; spi_sck                          ; -0.378 ; -1.221 ; Fall       ; spi_sck                          ;
;  spi_ce[0]       ; spi_sck                          ; -0.378 ; -1.221 ; Fall       ; spi_sck                          ;
; ptt_in           ; spi_slave:spi_slave_rx_inst|done ; -0.327 ; -0.816 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                 ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port        ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+
; DEBUG_LED4       ; ad9866_clk                       ; 12.138 ; 11.484 ; Rise       ; ad9866_clk                       ;
; ad9866_pga[*]    ; ad9866_clk                       ; 14.226 ; 14.016 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[0]   ; ad9866_clk                       ; 10.913 ; 10.522 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[1]   ; ad9866_clk                       ; 10.887 ; 10.534 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[2]   ; ad9866_clk                       ; 10.195 ; 9.899  ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[3]   ; ad9866_clk                       ; 14.226 ; 14.016 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[4]   ; ad9866_clk                       ; 10.669 ; 10.264 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[5]   ; ad9866_clk                       ; 10.128 ; 9.828  ; Rise       ; ad9866_clk                       ;
; ad9866_rxclk     ; ad9866_clk                       ; 6.704  ; 6.996  ; Rise       ; ad9866_clk                       ;
; ad9866_txclk     ; ad9866_clk                       ; 6.704  ; 6.996  ; Rise       ; ad9866_clk                       ;
; rxFIFOEmpty      ; ad9866_clk                       ; 13.879 ; 14.348 ; Rise       ; ad9866_clk                       ;
; txFIFOFull       ; ad9866_clk                       ; 11.440 ; 11.716 ; Rise       ; ad9866_clk                       ;
; ad9866_adio[*]   ; ad9866_clk                       ; 11.225 ; 11.272 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[0]  ; ad9866_clk                       ; 7.846  ; 7.778  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[1]  ; ad9866_clk                       ; 7.850  ; 7.756  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[2]  ; ad9866_clk                       ; 7.503  ; 7.439  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[3]  ; ad9866_clk                       ; 7.477  ; 7.425  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[4]  ; ad9866_clk                       ; 8.343  ; 8.204  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[5]  ; ad9866_clk                       ; 8.314  ; 8.189  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[6]  ; ad9866_clk                       ; 8.128  ; 7.989  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[7]  ; ad9866_clk                       ; 8.338  ; 8.215  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[8]  ; ad9866_clk                       ; 8.265  ; 8.181  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[9]  ; ad9866_clk                       ; 8.120  ; 7.984  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[10] ; ad9866_clk                       ; 11.225 ; 11.272 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[11] ; ad9866_clk                       ; 8.257  ; 8.178  ; Fall       ; ad9866_clk                       ;
; ad9866_rxclk     ; ad9866_clk                       ; 6.704  ; 6.996  ; Fall       ; ad9866_clk                       ;
; ad9866_txclk     ; ad9866_clk                       ; 6.704  ; 6.996  ; Fall       ; ad9866_clk                       ;
; DEBUG_LED1       ; clk_10mhz                        ; 7.534  ; 7.276  ; Rise       ; clk_10mhz                        ;
; DEBUG_LED2       ; clk_10mhz                        ; 7.355  ; 7.077  ; Rise       ; clk_10mhz                        ;
; ad9866_rst_n     ; clk_10mhz                        ; 8.274  ; 7.995  ; Rise       ; clk_10mhz                        ;
; ad9866_sclk      ; clk_10mhz                        ; 9.222  ; 8.907  ; Rise       ; clk_10mhz                        ;
; ad9866_sdio      ; clk_10mhz                        ; 7.909  ; 7.756  ; Rise       ; clk_10mhz                        ;
; ad9866_sen_n     ; clk_10mhz                        ; 10.762 ; 10.766 ; Rise       ; clk_10mhz                        ;
; spi_miso         ; spi_sck                          ; 10.660 ; 10.741 ; Fall       ; spi_sck                          ;
; DEBUG_LED3       ; spi_slave:spi_slave_rx_inst|done ; 13.246 ; 12.968 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
; ad9866_pga[*]    ; spi_slave:spi_slave_rx_inst|done ; 13.991 ; 13.833 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[0]   ; spi_slave:spi_slave_rx_inst|done ; 10.842 ; 10.447 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[1]   ; spi_slave:spi_slave_rx_inst|done ; 10.443 ; 10.242 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[2]   ; spi_slave:spi_slave_rx_inst|done ; 10.486 ; 10.145 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[3]   ; spi_slave:spi_slave_rx_inst|done ; 13.991 ; 13.833 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[4]   ; spi_slave:spi_slave_rx_inst|done ; 10.953 ; 10.502 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[5]   ; spi_slave:spi_slave_rx_inst|done ; 10.528 ; 10.248 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                       ;
+------------------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port        ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+------------------+----------------------------------+-------+-------+------------+----------------------------------+
; DEBUG_LED4       ; ad9866_clk                       ; 5.132 ; 5.368 ; Rise       ; ad9866_clk                       ;
; ad9866_pga[*]    ; ad9866_clk                       ; 4.436 ; 4.594 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[0]   ; ad9866_clk                       ; 4.729 ; 4.933 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[1]   ; ad9866_clk                       ; 4.705 ; 4.908 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[2]   ; ad9866_clk                       ; 4.469 ; 4.634 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[3]   ; ad9866_clk                       ; 6.717 ; 7.217 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[4]   ; ad9866_clk                       ; 4.609 ; 4.796 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[5]   ; ad9866_clk                       ; 4.436 ; 4.594 ; Rise       ; ad9866_clk                       ;
; ad9866_rxclk     ; ad9866_clk                       ; 3.216 ; 3.968 ; Rise       ; ad9866_clk                       ;
; ad9866_txclk     ; ad9866_clk                       ; 3.216 ; 3.968 ; Rise       ; ad9866_clk                       ;
; rxFIFOEmpty      ; ad9866_clk                       ; 4.861 ; 4.693 ; Rise       ; ad9866_clk                       ;
; txFIFOFull       ; ad9866_clk                       ; 4.834 ; 4.681 ; Rise       ; ad9866_clk                       ;
; ad9866_adio[*]   ; ad9866_clk                       ; 4.020 ; 4.135 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[0]  ; ad9866_clk                       ; 4.183 ; 4.317 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[1]  ; ad9866_clk                       ; 4.163 ; 4.291 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[2]  ; ad9866_clk                       ; 4.027 ; 4.142 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[3]  ; ad9866_clk                       ; 4.020 ; 4.135 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[4]  ; ad9866_clk                       ; 4.376 ; 4.542 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[5]  ; ad9866_clk                       ; 4.373 ; 4.531 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[6]  ; ad9866_clk                       ; 4.283 ; 4.377 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[7]  ; ad9866_clk                       ; 4.388 ; 4.541 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[8]  ; ad9866_clk                       ; 4.341 ; 4.504 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[9]  ; ad9866_clk                       ; 4.299 ; 4.378 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[10] ; ad9866_clk                       ; 6.207 ; 6.599 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[11] ; ad9866_clk                       ; 4.331 ; 4.495 ; Fall       ; ad9866_clk                       ;
; ad9866_rxclk     ; ad9866_clk                       ; 3.216 ; 3.968 ; Fall       ; ad9866_clk                       ;
; ad9866_txclk     ; ad9866_clk                       ; 3.216 ; 3.968 ; Fall       ; ad9866_clk                       ;
; DEBUG_LED1       ; clk_10mhz                        ; 3.438 ; 3.480 ; Rise       ; clk_10mhz                        ;
; DEBUG_LED2       ; clk_10mhz                        ; 3.359 ; 3.372 ; Rise       ; clk_10mhz                        ;
; ad9866_rst_n     ; clk_10mhz                        ; 3.734 ; 3.876 ; Rise       ; clk_10mhz                        ;
; ad9866_sclk      ; clk_10mhz                        ; 4.098 ; 4.313 ; Rise       ; clk_10mhz                        ;
; ad9866_sdio      ; clk_10mhz                        ; 3.607 ; 3.747 ; Rise       ; clk_10mhz                        ;
; ad9866_sen_n     ; clk_10mhz                        ; 5.790 ; 5.360 ; Rise       ; clk_10mhz                        ;
; spi_miso         ; spi_sck                          ; 5.923 ; 6.299 ; Fall       ; spi_sck                          ;
; DEBUG_LED3       ; spi_slave:spi_slave_rx_inst|done ; 4.551 ; 4.637 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
; ad9866_pga[*]    ; spi_slave:spi_slave_rx_inst|done ; 4.583 ; 4.644 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[0]   ; spi_slave:spi_slave_rx_inst|done ; 4.748 ; 4.871 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[1]   ; spi_slave:spi_slave_rx_inst|done ; 4.583 ; 4.644 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[2]   ; spi_slave:spi_slave_rx_inst|done ; 4.634 ; 4.733 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[3]   ; spi_slave:spi_slave_rx_inst|done ; 6.521 ; 6.942 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[4]   ; spi_slave:spi_slave_rx_inst|done ; 4.774 ; 4.890 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[5]   ; spi_slave:spi_slave_rx_inst|done ; 4.601 ; 4.742 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
+------------------+----------------------------------+-------+-------+------------+----------------------------------+


+------------------------------------------------------------------+
; Progagation Delay                                                ;
+------------+-----------------+--------+--------+--------+--------+
; Input Port ; Output Port     ; RR     ; RF     ; FR     ; FF     ;
+------------+-----------------+--------+--------+--------+--------+
; ptt_in     ; DEBUG_LED4      ; 12.584 ; 12.037 ; 12.886 ; 12.399 ;
; ptt_in     ; ad9866_adio[0]  ; 8.373  ; 7.989  ; 8.611  ; 8.227  ;
; ptt_in     ; ad9866_adio[1]  ; 8.420  ; 8.036  ; 8.673  ; 8.289  ;
; ptt_in     ; ad9866_adio[2]  ; 8.373  ; 7.989  ; 8.635  ; 8.251  ;
; ptt_in     ; ad9866_adio[3]  ; 8.373  ; 7.989  ; 8.635  ; 8.251  ;
; ptt_in     ; ad9866_adio[4]  ; 9.204  ; 8.820  ; 9.389  ; 9.005  ;
; ptt_in     ; ad9866_adio[5]  ; 9.204  ; 8.820  ; 9.389  ; 9.005  ;
; ptt_in     ; ad9866_adio[6]  ; 9.181  ; 8.797  ; 9.383  ; 8.999  ;
; ptt_in     ; ad9866_adio[7]  ; 9.181  ; 8.797  ; 9.383  ; 8.999  ;
; ptt_in     ; ad9866_adio[8]  ; 9.612  ; 9.228  ; 9.791  ; 9.407  ;
; ptt_in     ; ad9866_adio[9]  ; 9.612  ; 9.228  ; 9.791  ; 9.407  ;
; ptt_in     ; ad9866_adio[10] ; 9.617  ; 9.233  ; 9.781  ; 9.397  ;
; ptt_in     ; ad9866_adio[11] ; 10.350 ; 9.966  ; 10.444 ; 10.060 ;
; ptt_in     ; ad9866_rxen     ;        ; 11.200 ; 11.604 ;        ;
; ptt_in     ; ad9866_txen     ; 8.616  ;        ;        ; 8.816  ;
; ptt_in     ; ptt_out         ; 7.762  ;        ;        ; 8.016  ;
; spi_ce[0]  ; spi_miso        ; 7.564  ; 7.180  ; 7.919  ; 7.535  ;
+------------+-----------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Progagation Delay                                    ;
+------------+-----------------+-------+-------+-------+-------+
; Input Port ; Output Port     ; RR    ; RF    ; FR    ; FF    ;
+------------+-----------------+-------+-------+-------+-------+
; ptt_in     ; DEBUG_LED4      ; 5.605 ; 5.758 ; 6.396 ; 6.573 ;
; ptt_in     ; ad9866_adio[0]  ; 4.944 ; 4.583 ; 5.751 ; 5.390 ;
; ptt_in     ; ad9866_adio[1]  ; 4.969 ; 4.608 ; 5.773 ; 5.412 ;
; ptt_in     ; ad9866_adio[2]  ; 4.955 ; 4.594 ; 5.757 ; 5.396 ;
; ptt_in     ; ad9866_adio[3]  ; 4.955 ; 4.594 ; 5.757 ; 5.396 ;
; ptt_in     ; ad9866_adio[4]  ; 5.305 ; 4.944 ; 6.150 ; 5.789 ;
; ptt_in     ; ad9866_adio[5]  ; 5.305 ; 4.944 ; 6.150 ; 5.789 ;
; ptt_in     ; ad9866_adio[6]  ; 5.308 ; 4.947 ; 6.144 ; 5.783 ;
; ptt_in     ; ad9866_adio[7]  ; 5.308 ; 4.947 ; 6.144 ; 5.783 ;
; ptt_in     ; ad9866_adio[8]  ; 5.487 ; 5.126 ; 6.348 ; 5.987 ;
; ptt_in     ; ad9866_adio[9]  ; 5.487 ; 5.126 ; 6.348 ; 5.987 ;
; ptt_in     ; ad9866_adio[10] ; 5.494 ; 5.133 ; 6.354 ; 5.993 ;
; ptt_in     ; ad9866_adio[11] ; 5.802 ; 5.441 ; 6.692 ; 6.331 ;
; ptt_in     ; ad9866_rxen     ;       ; 5.689 ; 6.817 ;       ;
; ptt_in     ; ad9866_txen     ; 3.997 ;       ;       ; 4.900 ;
; ptt_in     ; ptt_out         ; 3.647 ;       ;       ; 4.446 ;
; spi_ce[0]  ; spi_miso        ; 4.613 ; 4.252 ; 5.404 ; 5.043 ;
+------------+-----------------+-------+-------+-------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin             ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; ad9866_rxen     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_rxclk    ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_txen     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_txclk    ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_sclk     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_sdio     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_sen_n    ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_rst_n    ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_mode     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_pga[0]   ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_pga[1]   ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_pga[2]   ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_pga[3]   ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_pga[4]   ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_pga[5]   ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; spi_miso        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DEBUG_LED1      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DEBUG_LED2      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DEBUG_LED3      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DEBUG_LED4      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rxFIFOEmpty     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; txFIFOFull      ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ptt_out         ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[0]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[1]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[2]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[3]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[4]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[5]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[6]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[7]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[8]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[9]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[10] ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[11] ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+--------------------------------------------------------------------+
; Input Transition Times                                             ;
+-----------------+--------------+-----------------+-----------------+
; Pin             ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-----------------+--------------+-----------------+-----------------+
; spi_ce[1]       ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[0]  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[1]  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[2]  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[3]  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[4]  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[5]  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[6]  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[7]  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[8]  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[9]  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[10] ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[11] ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ptt_in          ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_clk      ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; clk_10mhz       ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; spi_ce[0]       ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; spi_sck         ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; spi_mosi        ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_sdo      ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DCLK~   ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
+-----------------+--------------+-----------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ad9866_rxen     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.00186 V          ; 0.07 V                               ; 0.172 V                              ; 7.27e-09 s                  ; 7.07e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.00186 V         ; 0.07 V                              ; 0.172 V                             ; 7.27e-09 s                 ; 7.07e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_rxclk    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.0157 V           ; 0.064 V                              ; 0.115 V                              ; 8.91e-10 s                  ; 8.66e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.0157 V          ; 0.064 V                             ; 0.115 V                             ; 8.91e-10 s                 ; 8.66e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_txen     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.0139 V           ; 0.082 V                              ; 0.137 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.0139 V          ; 0.082 V                             ; 0.137 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_txclk    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.0157 V           ; 0.064 V                              ; 0.115 V                              ; 8.91e-10 s                  ; 8.66e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.0157 V          ; 0.064 V                             ; 0.115 V                             ; 8.91e-10 s                 ; 8.66e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_sclk     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-06 V                   ; 3.09 V              ; -0.0143 V           ; 0.036 V                              ; 0.132 V                              ; 9.31e-10 s                  ; 8.92e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-06 V                  ; 3.09 V             ; -0.0143 V          ; 0.036 V                             ; 0.132 V                             ; 9.31e-10 s                 ; 8.92e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_sdio     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-06 V                   ; 3.09 V              ; -0.0143 V           ; 0.036 V                              ; 0.132 V                              ; 9.31e-10 s                  ; 8.92e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-06 V                  ; 3.09 V             ; -0.0143 V          ; 0.036 V                             ; 0.132 V                             ; 9.31e-10 s                 ; 8.92e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_sen_n    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.00186 V          ; 0.07 V                               ; 0.172 V                              ; 7.27e-09 s                  ; 7.07e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.00186 V         ; 0.07 V                              ; 0.172 V                             ; 7.27e-09 s                 ; 7.07e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_rst_n    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-06 V                   ; 3.09 V              ; -0.0143 V           ; 0.036 V                              ; 0.132 V                              ; 9.31e-10 s                  ; 8.92e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-06 V                  ; 3.09 V             ; -0.0143 V          ; 0.036 V                             ; 0.132 V                             ; 9.31e-10 s                 ; 8.92e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_mode     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-06 V                   ; 3.09 V              ; -0.0143 V           ; 0.036 V                              ; 0.132 V                              ; 9.31e-10 s                  ; 8.92e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-06 V                  ; 3.09 V             ; -0.0143 V          ; 0.036 V                             ; 0.132 V                             ; 9.31e-10 s                 ; 8.92e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_pga[0]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-06 V                   ; 3.09 V              ; -0.0143 V           ; 0.036 V                              ; 0.132 V                              ; 9.31e-10 s                  ; 8.92e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-06 V                  ; 3.09 V             ; -0.0143 V          ; 0.036 V                             ; 0.132 V                             ; 9.31e-10 s                 ; 8.92e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_pga[1]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-06 V                   ; 3.09 V              ; -0.0143 V           ; 0.036 V                              ; 0.132 V                              ; 9.31e-10 s                  ; 8.92e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-06 V                  ; 3.09 V             ; -0.0143 V          ; 0.036 V                             ; 0.132 V                             ; 9.31e-10 s                 ; 8.92e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_pga[2]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-06 V                   ; 3.09 V              ; -0.0143 V           ; 0.036 V                              ; 0.132 V                              ; 9.31e-10 s                  ; 8.92e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-06 V                  ; 3.09 V             ; -0.0143 V          ; 0.036 V                             ; 0.132 V                             ; 9.31e-10 s                 ; 8.92e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_pga[3]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-06 V                   ; 3.08 V              ; -0.00185 V          ; 0.026 V                              ; 0.198 V                              ; 7.29e-09 s                  ; 7.15e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-06 V                  ; 3.08 V             ; -0.00185 V         ; 0.026 V                             ; 0.198 V                             ; 7.29e-09 s                 ; 7.15e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_pga[4]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-06 V                   ; 3.09 V              ; -0.0143 V           ; 0.036 V                              ; 0.132 V                              ; 9.31e-10 s                  ; 8.92e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-06 V                  ; 3.09 V             ; -0.0143 V          ; 0.036 V                             ; 0.132 V                             ; 9.31e-10 s                 ; 8.92e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_pga[5]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-06 V                   ; 3.09 V              ; -0.0143 V           ; 0.036 V                              ; 0.132 V                              ; 9.31e-10 s                  ; 8.92e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-06 V                  ; 3.09 V             ; -0.0143 V          ; 0.036 V                             ; 0.132 V                             ; 9.31e-10 s                 ; 8.92e-10 s                 ; Yes                       ; Yes                       ;
; spi_miso        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-06 V                   ; 3.08 V              ; -0.00185 V          ; 0.026 V                              ; 0.198 V                              ; 7.29e-09 s                  ; 7.15e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-06 V                  ; 3.08 V             ; -0.00185 V         ; 0.026 V                             ; 0.198 V                             ; 7.29e-09 s                 ; 7.15e-09 s                 ; Yes                       ; Yes                       ;
; DEBUG_LED1      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.11 V              ; -0.0488 V           ; 0.191 V                              ; 0.217 V                              ; 1.08e-09 s                  ; 8.59e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 5.01e-07 V                  ; 3.11 V             ; -0.0488 V          ; 0.191 V                             ; 0.217 V                             ; 1.08e-09 s                 ; 8.59e-10 s                 ; No                        ; No                        ;
; DEBUG_LED2      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.11 V              ; -0.0488 V           ; 0.191 V                              ; 0.217 V                              ; 1.08e-09 s                  ; 8.59e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 5.01e-07 V                  ; 3.11 V             ; -0.0488 V          ; 0.191 V                             ; 0.217 V                             ; 1.08e-09 s                 ; 8.59e-10 s                 ; No                        ; No                        ;
; DEBUG_LED3      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.11 V              ; -0.0671 V           ; 0.235 V                              ; 0.176 V                              ; 6.85e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.01e-07 V                  ; 3.11 V             ; -0.0671 V          ; 0.235 V                             ; 0.176 V                             ; 6.85e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; DEBUG_LED4      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.11 V              ; -0.0488 V           ; 0.191 V                              ; 0.217 V                              ; 1.08e-09 s                  ; 8.59e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 5.01e-07 V                  ; 3.11 V             ; -0.0488 V          ; 0.191 V                             ; 0.217 V                             ; 1.08e-09 s                 ; 8.59e-10 s                 ; No                        ; No                        ;
; rxFIFOEmpty     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.0157 V           ; 0.064 V                              ; 0.115 V                              ; 8.91e-10 s                  ; 8.66e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.0157 V          ; 0.064 V                             ; 0.115 V                             ; 8.91e-10 s                 ; 8.66e-10 s                 ; Yes                       ; Yes                       ;
; txFIFOFull      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.0157 V           ; 0.064 V                              ; 0.115 V                              ; 8.91e-10 s                  ; 8.66e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.0157 V          ; 0.064 V                             ; 0.115 V                             ; 8.91e-10 s                 ; 8.66e-10 s                 ; Yes                       ; Yes                       ;
; ptt_out         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-06 V                   ; 3.09 V              ; -0.0143 V           ; 0.036 V                              ; 0.132 V                              ; 9.31e-10 s                  ; 8.92e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-06 V                  ; 3.09 V             ; -0.0143 V          ; 0.036 V                             ; 0.132 V                             ; 9.31e-10 s                 ; 8.92e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[0]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.0139 V           ; 0.082 V                              ; 0.137 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.0139 V          ; 0.082 V                             ; 0.137 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[1]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.0139 V           ; 0.082 V                              ; 0.137 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.0139 V          ; 0.082 V                             ; 0.137 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[2]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.0139 V           ; 0.082 V                              ; 0.137 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.0139 V          ; 0.082 V                             ; 0.137 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[3]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.0139 V           ; 0.082 V                              ; 0.137 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.0139 V          ; 0.082 V                             ; 0.137 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[4]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.0139 V           ; 0.082 V                              ; 0.137 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.0139 V          ; 0.082 V                             ; 0.137 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[5]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.0139 V           ; 0.082 V                              ; 0.137 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.0139 V          ; 0.082 V                             ; 0.137 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[6]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.0157 V           ; 0.064 V                              ; 0.115 V                              ; 8.91e-10 s                  ; 8.66e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.0157 V          ; 0.064 V                             ; 0.115 V                             ; 8.91e-10 s                 ; 8.66e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[7]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.0139 V           ; 0.082 V                              ; 0.137 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.0139 V          ; 0.082 V                             ; 0.137 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[8]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.0139 V           ; 0.082 V                              ; 0.137 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.0139 V          ; 0.082 V                             ; 0.137 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[9]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.0157 V           ; 0.064 V                              ; 0.115 V                              ; 8.91e-10 s                  ; 8.66e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.0157 V          ; 0.064 V                             ; 0.115 V                             ; 8.91e-10 s                 ; 8.66e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[10] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.00186 V          ; 0.07 V                               ; 0.172 V                              ; 7.27e-09 s                  ; 7.07e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.00186 V         ; 0.07 V                              ; 0.172 V                             ; 7.27e-09 s                 ; 7.07e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[11] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.0139 V           ; 0.082 V                              ; 0.137 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.0139 V          ; 0.082 V                             ; 0.137 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ad9866_rxen     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.47 V              ; -0.0089 V           ; 0.316 V                              ; 0.302 V                              ; 4.78e-09 s                  ; 4.88e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.47 V             ; -0.0089 V          ; 0.316 V                             ; 0.302 V                             ; 4.78e-09 s                 ; 4.88e-09 s                 ; No                        ; No                        ;
; ad9866_rxclk    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.54 V              ; -0.0659 V           ; 0.392 V                              ; 0.179 V                              ; 5.03e-10 s                  ; 6.23e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.54 V             ; -0.0659 V          ; 0.392 V                             ; 0.179 V                             ; 5.03e-10 s                 ; 6.23e-10 s                 ; No                        ; No                        ;
; ad9866_txen     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.52 V              ; -0.0536 V           ; 0.251 V                              ; 0.255 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.52 V             ; -0.0536 V          ; 0.251 V                             ; 0.255 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; ad9866_txclk    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.54 V              ; -0.0659 V           ; 0.392 V                              ; 0.179 V                              ; 5.03e-10 s                  ; 6.23e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.54 V             ; -0.0659 V          ; 0.392 V                             ; 0.179 V                             ; 5.03e-10 s                 ; 6.23e-10 s                 ; No                        ; No                        ;
; ad9866_sclk     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.92e-07 V                   ; 3.53 V              ; -0.0594 V           ; 0.209 V                              ; 0.186 V                              ; 6.36e-10 s                  ; 6.3e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 2.92e-07 V                  ; 3.53 V             ; -0.0594 V          ; 0.209 V                             ; 0.186 V                             ; 6.36e-10 s                 ; 6.3e-10 s                  ; No                        ; No                        ;
; ad9866_sdio     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.92e-07 V                   ; 3.53 V              ; -0.0594 V           ; 0.209 V                              ; 0.186 V                              ; 6.36e-10 s                  ; 6.3e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 2.92e-07 V                  ; 3.53 V             ; -0.0594 V          ; 0.209 V                             ; 0.186 V                             ; 6.36e-10 s                 ; 6.3e-10 s                  ; No                        ; No                        ;
; ad9866_sen_n    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.47 V              ; -0.0089 V           ; 0.316 V                              ; 0.302 V                              ; 4.78e-09 s                  ; 4.88e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.47 V             ; -0.0089 V          ; 0.316 V                             ; 0.302 V                             ; 4.78e-09 s                 ; 4.88e-09 s                 ; No                        ; No                        ;
; ad9866_rst_n    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.92e-07 V                   ; 3.53 V              ; -0.0594 V           ; 0.209 V                              ; 0.186 V                              ; 6.36e-10 s                  ; 6.3e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 2.92e-07 V                  ; 3.53 V             ; -0.0594 V          ; 0.209 V                             ; 0.186 V                             ; 6.36e-10 s                 ; 6.3e-10 s                  ; No                        ; No                        ;
; ad9866_mode     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.92e-07 V                   ; 3.53 V              ; -0.0594 V           ; 0.209 V                              ; 0.186 V                              ; 6.36e-10 s                  ; 6.3e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 2.92e-07 V                  ; 3.53 V             ; -0.0594 V          ; 0.209 V                             ; 0.186 V                             ; 6.36e-10 s                 ; 6.3e-10 s                  ; No                        ; No                        ;
; ad9866_pga[0]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.92e-07 V                   ; 3.53 V              ; -0.0594 V           ; 0.209 V                              ; 0.186 V                              ; 6.36e-10 s                  ; 6.3e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 2.92e-07 V                  ; 3.53 V             ; -0.0594 V          ; 0.209 V                             ; 0.186 V                             ; 6.36e-10 s                 ; 6.3e-10 s                  ; No                        ; No                        ;
; ad9866_pga[1]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.92e-07 V                   ; 3.53 V              ; -0.0594 V           ; 0.209 V                              ; 0.186 V                              ; 6.36e-10 s                  ; 6.3e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 2.92e-07 V                  ; 3.53 V             ; -0.0594 V          ; 0.209 V                             ; 0.186 V                             ; 6.36e-10 s                 ; 6.3e-10 s                  ; No                        ; No                        ;
; ad9866_pga[2]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.92e-07 V                   ; 3.53 V              ; -0.0594 V           ; 0.209 V                              ; 0.186 V                              ; 6.36e-10 s                  ; 6.3e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 2.92e-07 V                  ; 3.53 V             ; -0.0594 V          ; 0.209 V                             ; 0.186 V                             ; 6.36e-10 s                 ; 6.3e-10 s                  ; No                        ; No                        ;
; ad9866_pga[3]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.92e-07 V                   ; 3.47 V              ; -0.00833 V          ; 0.321 V                              ; 0.308 V                              ; 4.78e-09 s                  ; 4.89e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.92e-07 V                  ; 3.47 V             ; -0.00833 V         ; 0.321 V                             ; 0.308 V                             ; 4.78e-09 s                 ; 4.89e-09 s                 ; No                        ; No                        ;
; ad9866_pga[4]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.92e-07 V                   ; 3.53 V              ; -0.0594 V           ; 0.209 V                              ; 0.186 V                              ; 6.36e-10 s                  ; 6.3e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 2.92e-07 V                  ; 3.53 V             ; -0.0594 V          ; 0.209 V                             ; 0.186 V                             ; 6.36e-10 s                 ; 6.3e-10 s                  ; No                        ; No                        ;
; ad9866_pga[5]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.92e-07 V                   ; 3.53 V              ; -0.0594 V           ; 0.209 V                              ; 0.186 V                              ; 6.36e-10 s                  ; 6.3e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 2.92e-07 V                  ; 3.53 V             ; -0.0594 V          ; 0.209 V                             ; 0.186 V                             ; 6.36e-10 s                 ; 6.3e-10 s                  ; No                        ; No                        ;
; spi_miso        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.92e-07 V                   ; 3.47 V              ; -0.00833 V          ; 0.321 V                              ; 0.308 V                              ; 4.78e-09 s                  ; 4.89e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.92e-07 V                  ; 3.47 V             ; -0.00833 V         ; 0.321 V                             ; 0.308 V                             ; 4.78e-09 s                 ; 4.89e-09 s                 ; No                        ; No                        ;
; DEBUG_LED1      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.57 V              ; -0.0876 V           ; 0.318 V                              ; 0.176 V                              ; 6.78e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.57 V             ; -0.0876 V          ; 0.318 V                             ; 0.176 V                             ; 6.78e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; DEBUG_LED2      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.57 V              ; -0.0876 V           ; 0.318 V                              ; 0.176 V                              ; 6.78e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.57 V             ; -0.0876 V          ; 0.318 V                             ; 0.176 V                             ; 6.78e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; DEBUG_LED3      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.6 V               ; -0.129 V            ; 0.303 V                              ; 0.209 V                              ; 4.54e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.6 V              ; -0.129 V           ; 0.303 V                             ; 0.209 V                             ; 4.54e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; DEBUG_LED4      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.57 V              ; -0.0876 V           ; 0.318 V                              ; 0.176 V                              ; 6.78e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.57 V             ; -0.0876 V          ; 0.318 V                             ; 0.176 V                             ; 6.78e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; rxFIFOEmpty     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.54 V              ; -0.0659 V           ; 0.392 V                              ; 0.179 V                              ; 5.03e-10 s                  ; 6.23e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.54 V             ; -0.0659 V          ; 0.392 V                             ; 0.179 V                             ; 5.03e-10 s                 ; 6.23e-10 s                 ; No                        ; No                        ;
; txFIFOFull      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.54 V              ; -0.0659 V           ; 0.392 V                              ; 0.179 V                              ; 5.03e-10 s                  ; 6.23e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.54 V             ; -0.0659 V          ; 0.392 V                             ; 0.179 V                             ; 5.03e-10 s                 ; 6.23e-10 s                 ; No                        ; No                        ;
; ptt_out         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.92e-07 V                   ; 3.53 V              ; -0.0594 V           ; 0.209 V                              ; 0.186 V                              ; 6.36e-10 s                  ; 6.3e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 2.92e-07 V                  ; 3.53 V             ; -0.0594 V          ; 0.209 V                             ; 0.186 V                             ; 6.36e-10 s                 ; 6.3e-10 s                  ; No                        ; No                        ;
; ad9866_adio[0]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.52 V              ; -0.0536 V           ; 0.251 V                              ; 0.255 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.52 V             ; -0.0536 V          ; 0.251 V                             ; 0.255 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; ad9866_adio[1]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.52 V              ; -0.0536 V           ; 0.251 V                              ; 0.255 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.52 V             ; -0.0536 V          ; 0.251 V                             ; 0.255 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; ad9866_adio[2]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.52 V              ; -0.0536 V           ; 0.251 V                              ; 0.255 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.52 V             ; -0.0536 V          ; 0.251 V                             ; 0.255 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; ad9866_adio[3]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.52 V              ; -0.0536 V           ; 0.251 V                              ; 0.255 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.52 V             ; -0.0536 V          ; 0.251 V                             ; 0.255 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; ad9866_adio[4]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.52 V              ; -0.0536 V           ; 0.251 V                              ; 0.255 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.52 V             ; -0.0536 V          ; 0.251 V                             ; 0.255 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; ad9866_adio[5]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.52 V              ; -0.0536 V           ; 0.251 V                              ; 0.255 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.52 V             ; -0.0536 V          ; 0.251 V                             ; 0.255 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; ad9866_adio[6]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.54 V              ; -0.0659 V           ; 0.392 V                              ; 0.179 V                              ; 5.03e-10 s                  ; 6.23e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.54 V             ; -0.0659 V          ; 0.392 V                             ; 0.179 V                             ; 5.03e-10 s                 ; 6.23e-10 s                 ; No                        ; No                        ;
; ad9866_adio[7]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.52 V              ; -0.0536 V           ; 0.251 V                              ; 0.255 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.52 V             ; -0.0536 V          ; 0.251 V                             ; 0.255 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; ad9866_adio[8]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.52 V              ; -0.0536 V           ; 0.251 V                              ; 0.255 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.52 V             ; -0.0536 V          ; 0.251 V                             ; 0.255 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; ad9866_adio[9]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.54 V              ; -0.0659 V           ; 0.392 V                              ; 0.179 V                              ; 5.03e-10 s                  ; 6.23e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.54 V             ; -0.0659 V          ; 0.392 V                             ; 0.179 V                             ; 5.03e-10 s                 ; 6.23e-10 s                 ; No                        ; No                        ;
; ad9866_adio[10] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.47 V              ; -0.0089 V           ; 0.316 V                              ; 0.302 V                              ; 4.78e-09 s                  ; 4.88e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.47 V             ; -0.0089 V          ; 0.316 V                             ; 0.302 V                             ; 4.78e-09 s                 ; 4.88e-09 s                 ; No                        ; No                        ;
; ad9866_adio[11] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.52 V              ; -0.0536 V           ; 0.251 V                              ; 0.255 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.52 V             ; -0.0536 V          ; 0.251 V                             ; 0.255 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                 ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; From Clock                       ; To Clock                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; ad9866_clk                       ; ad9866_clk                       ; 258996   ; 0        ; 12       ; 0        ;
; clk_10mhz                        ; ad9866_clk                       ; 45       ; 0        ; 0        ; 0        ;
; spi_sck                          ; ad9866_clk                       ; 24       ; 0        ; 0        ; 0        ;
; spi_slave:spi_slave_rx_inst|done ; ad9866_clk                       ; 31039856 ; 0        ; 0        ; 0        ;
; clk_10mhz                        ; clk_10mhz                        ; 1878     ; 0        ; 0        ; 0        ;
; spi_slave:spi_slave_rx_inst|done ; clk_10mhz                        ; 120      ; 0        ; 0        ; 0        ;
; spi_sck                          ; spi_sck                          ; 1893     ; 0        ; 384      ; 47       ;
; spi_slave:spi_slave_rx_inst|done ; spi_sck                          ; 148      ; 148      ; 0        ; 0        ;
; spi_sck                          ; spi_slave:spi_slave_rx_inst|done ; 111      ; 0        ; 0        ; 0        ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                  ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; From Clock                       ; To Clock                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; ad9866_clk                       ; ad9866_clk                       ; 258996   ; 0        ; 12       ; 0        ;
; clk_10mhz                        ; ad9866_clk                       ; 45       ; 0        ; 0        ; 0        ;
; spi_sck                          ; ad9866_clk                       ; 24       ; 0        ; 0        ; 0        ;
; spi_slave:spi_slave_rx_inst|done ; ad9866_clk                       ; 31039856 ; 0        ; 0        ; 0        ;
; clk_10mhz                        ; clk_10mhz                        ; 1878     ; 0        ; 0        ; 0        ;
; spi_slave:spi_slave_rx_inst|done ; clk_10mhz                        ; 120      ; 0        ; 0        ; 0        ;
; spi_sck                          ; spi_sck                          ; 1893     ; 0        ; 384      ; 47       ;
; spi_slave:spi_slave_rx_inst|done ; spi_sck                          ; 148      ; 148      ; 0        ; 0        ;
; spi_sck                          ; spi_slave:spi_slave_rx_inst|done ; 111      ; 0        ; 0        ; 0        ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Recovery Transfers                                                  ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; clk_10mhz  ; ad9866_clk ; 144      ; 0        ; 0        ; 0        ;
; clk_10mhz  ; clk_10mhz  ; 29       ; 0        ; 0        ; 0        ;
; clk_10mhz  ; spi_sck    ; 218      ; 0        ; 48       ; 0        ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Removal Transfers                                                   ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; clk_10mhz  ; ad9866_clk ; 144      ; 0        ; 0        ; 0        ;
; clk_10mhz  ; clk_10mhz  ; 29       ; 0        ; 0        ; 0        ;
; clk_10mhz  ; spi_sck    ; 218      ; 0        ; 48       ; 0        ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 17    ; 17   ;
; Unconstrained Input Port Paths  ; 353   ; 353  ;
; Unconstrained Output Ports      ; 34    ; 34   ;
; Unconstrained Output Port Paths ; 138   ; 138  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Nov 05 12:28:17 2016
Info: Command: quartus_sta RadioBerry -c radioberry
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity dcfifo_jek1
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_te9:dffpipe4|dffe5a* 
Critical Warning (332012): Synopsys Design Constraints File file not found: 'radioberry.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name ad9866_clk ad9866_clk
    Info (332105): create_clock -period 1.000 -name spi_slave:spi_slave_rx_inst|done spi_slave:spi_slave_rx_inst|done
    Info (332105): create_clock -period 1.000 -name spi_sck spi_sck
    Info (332105): create_clock -period 1.000 -name clk_10mhz clk_10mhz
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -13.748
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -13.748    -25407.437 ad9866_clk 
    Info (332119):    -4.886      -564.833 spi_sck 
    Info (332119):    -4.851      -235.871 clk_10mhz 
    Info (332119):    -0.693       -37.087 spi_slave:spi_slave_rx_inst|done 
Info (332146): Worst-case hold slack is -0.244
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.244       -10.690 spi_sck 
    Info (332119):     0.062         0.000 ad9866_clk 
    Info (332119):     0.362         0.000 spi_slave:spi_slave_rx_inst|done 
    Info (332119):     0.455         0.000 clk_10mhz 
Info (332146): Worst-case recovery slack is -3.777
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.777      -870.400 spi_sck 
    Info (332119):    -3.668      -104.965 clk_10mhz 
    Info (332119):    -3.142      -386.632 ad9866_clk 
Info (332146): Worst-case removal slack is 2.677
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.677         0.000 ad9866_clk 
    Info (332119):     2.819         0.000 spi_sck 
    Info (332119):     3.526         0.000 clk_10mhz 
Info (332146): Worst-case minimum pulse width slack is -4.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.000    -13110.083 ad9866_clk 
    Info (332119):    -4.000      -325.889 spi_slave:spi_slave_rx_inst|done 
    Info (332119):    -3.201      -578.206 spi_sck 
    Info (332119):    -3.000      -127.908 clk_10mhz 
Info (332114): Report Metastability: Found 24 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -12.318
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -12.318    -23286.815 ad9866_clk 
    Info (332119):    -4.480      -512.704 spi_sck 
    Info (332119):    -4.423      -209.847 clk_10mhz 
    Info (332119):    -0.739       -44.832 spi_slave:spi_slave_rx_inst|done 
Info (332146): Worst-case hold slack is -0.226
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.226        -9.705 spi_sck 
    Info (332119):    -0.028        -0.034 ad9866_clk 
    Info (332119):     0.402         0.000 clk_10mhz 
    Info (332119):     0.409         0.000 spi_slave:spi_slave_rx_inst|done 
Info (332146): Worst-case recovery slack is -3.316
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.316      -751.466 spi_sck 
    Info (332119):    -3.282       -93.842 clk_10mhz 
    Info (332119):    -2.676      -321.906 ad9866_clk 
Info (332146): Worst-case removal slack is 2.219
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.219         0.000 ad9866_clk 
    Info (332119):     2.370         0.000 spi_sck 
    Info (332119):     3.163         0.000 clk_10mhz 
Info (332146): Worst-case minimum pulse width slack is -4.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.000    -13114.361 ad9866_clk 
    Info (332119):    -4.000      -325.889 spi_slave:spi_slave_rx_inst|done 
    Info (332119):    -3.201      -578.212 spi_sck 
    Info (332119):    -3.000      -127.908 clk_10mhz 
Info (332114): Report Metastability: Found 24 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.568
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.568     -7399.905 ad9866_clk 
    Info (332119):    -1.548       -57.517 clk_10mhz 
    Info (332119):    -1.512       -87.986 spi_sck 
    Info (332119):     0.385         0.000 spi_slave:spi_slave_rx_inst|done 
Info (332146): Worst-case hold slack is -0.158
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.158        -6.212 spi_sck 
    Info (332119):    -0.091        -0.189 spi_slave:spi_slave_rx_inst|done 
    Info (332119):    -0.073        -0.758 ad9866_clk 
    Info (332119):     0.186         0.000 clk_10mhz 
Info (332146): Worst-case recovery slack is -1.402
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.402      -300.895 spi_sck 
    Info (332119):    -1.286       -36.724 clk_10mhz 
    Info (332119):    -1.092      -134.030 ad9866_clk 
Info (332146): Worst-case removal slack is 1.261
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.261         0.000 ad9866_clk 
    Info (332119):     1.384         0.000 spi_sck 
    Info (332119):     1.624         0.000 clk_10mhz 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000    -10860.302 ad9866_clk 
    Info (332119):    -3.000      -445.959 spi_sck 
    Info (332119):    -3.000      -110.919 clk_10mhz 
    Info (332119):    -1.000      -111.000 spi_slave:spi_slave_rx_inst|done 
Info (332114): Report Metastability: Found 24 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 654 megabytes
    Info: Processing ended: Sat Nov 05 12:28:34 2016
    Info: Elapsed time: 00:00:17
    Info: Total CPU time (on all processors): 00:00:24


