Fitter report for ov7670
Fri Aug 09 12:15:13 2019
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. PLL Summary
 19. PLL Usage
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. Routing Usage Summary
 28. LAB Logic Elements
 29. LAB-wide Signals
 30. LAB Signals Sourced
 31. LAB Signals Sourced Out
 32. LAB Distinct Inputs
 33. I/O Rules Summary
 34. I/O Rules Details
 35. I/O Rules Matrix
 36. Fitter Device Options
 37. Operating Settings and Conditions
 38. Estimated Delay Added for Hold Timing Summary
 39. Estimated Delay Added for Hold Timing Details
 40. Fitter Messages
 41. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Fri Aug 09 12:15:13 2019       ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Full Version ;
; Revision Name                      ; ov7670                                      ;
; Top-level Entity Name              ; camera_demo                                 ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE6F17C8                                 ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 1,374 / 6,272 ( 22 % )                      ;
;     Total combinational functions  ; 1,180 / 6,272 ( 19 % )                      ;
;     Dedicated logic registers      ; 616 / 6,272 ( 10 % )                        ;
; Total registers                    ; 616                                         ;
; Total pins                         ; 75 / 180 ( 42 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 52,224 / 276,480 ( 19 % )                   ;
; Embedded Multiplier 9-bit elements ; 0 / 30 ( 0 % )                              ;
; Total PLLs                         ; 1 / 2 ( 50 % )                              ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE6F17C8                           ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.67        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  22.2%      ;
+----------------------------+-------------+


+------------------------------------------------------+
; I/O Assignment Warnings                              ;
+---------------+--------------------------------------+
; Pin Name      ; Reason                               ;
+---------------+--------------------------------------+
; S_CLK         ; Missing drive strength and slew rate ;
; S_CKE         ; Missing drive strength and slew rate ;
; S_NCS         ; Missing drive strength and slew rate ;
; S_NRAS        ; Missing drive strength and slew rate ;
; S_NCAS        ; Missing drive strength and slew rate ;
; S_NWE         ; Missing drive strength and slew rate ;
; S_A[0]        ; Missing drive strength and slew rate ;
; S_A[1]        ; Missing drive strength and slew rate ;
; S_A[2]        ; Missing drive strength and slew rate ;
; S_A[3]        ; Missing drive strength and slew rate ;
; S_A[4]        ; Missing drive strength and slew rate ;
; S_A[5]        ; Missing drive strength and slew rate ;
; S_A[6]        ; Missing drive strength and slew rate ;
; S_A[7]        ; Missing drive strength and slew rate ;
; S_A[8]        ; Missing drive strength and slew rate ;
; S_A[9]        ; Missing drive strength and slew rate ;
; S_A[10]       ; Missing drive strength and slew rate ;
; S_A[11]       ; Missing drive strength and slew rate ;
; S_A[12]       ; Missing drive strength and slew rate ;
; S_BA[0]       ; Missing drive strength and slew rate ;
; S_BA[1]       ; Missing drive strength and slew rate ;
; S_DQM[0]      ; Missing drive strength and slew rate ;
; S_DQM[1]      ; Missing drive strength and slew rate ;
; VGA_HSYNC     ; Missing drive strength and slew rate ;
; VGA_VSYNC     ; Missing drive strength and slew rate ;
; VGAD[0]       ; Missing drive strength and slew rate ;
; VGAD[1]       ; Missing drive strength and slew rate ;
; VGAD[2]       ; Missing drive strength and slew rate ;
; VGAD[3]       ; Missing drive strength and slew rate ;
; VGAD[4]       ; Missing drive strength and slew rate ;
; VGAD[5]       ; Missing drive strength and slew rate ;
; VGAD[6]       ; Missing drive strength and slew rate ;
; VGAD[7]       ; Missing drive strength and slew rate ;
; VGAD[8]       ; Missing drive strength and slew rate ;
; VGAD[9]       ; Missing drive strength and slew rate ;
; VGAD[10]      ; Missing drive strength and slew rate ;
; VGAD[11]      ; Missing drive strength and slew rate ;
; VGAD[12]      ; Missing drive strength and slew rate ;
; VGAD[13]      ; Missing drive strength and slew rate ;
; VGAD[14]      ; Missing drive strength and slew rate ;
; VGAD[15]      ; Missing drive strength and slew rate ;
; CMOS_SCL      ; Missing drive strength and slew rate ;
; CMOS_XCLK     ; Missing drive strength and slew rate ;
; test_CMOS_SCL ; Missing drive strength and slew rate ;
; test_CMOS_SDA ; Missing drive strength and slew rate ;
; S_DQ[0]       ; Missing drive strength and slew rate ;
; S_DQ[1]       ; Missing drive strength and slew rate ;
; S_DQ[2]       ; Missing drive strength and slew rate ;
; S_DQ[3]       ; Missing drive strength and slew rate ;
; S_DQ[4]       ; Missing drive strength and slew rate ;
; S_DQ[5]       ; Missing drive strength and slew rate ;
; S_DQ[6]       ; Missing drive strength and slew rate ;
; S_DQ[7]       ; Missing drive strength and slew rate ;
; S_DQ[8]       ; Missing drive strength and slew rate ;
; S_DQ[9]       ; Missing drive strength and slew rate ;
; S_DQ[10]      ; Missing drive strength and slew rate ;
; S_DQ[11]      ; Missing drive strength and slew rate ;
; S_DQ[12]      ; Missing drive strength and slew rate ;
; S_DQ[13]      ; Missing drive strength and slew rate ;
; S_DQ[14]      ; Missing drive strength and slew rate ;
; S_DQ[15]      ; Missing drive strength and slew rate ;
; CMOS_SDA      ; Missing drive strength and slew rate ;
+---------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 2027 ) ; 0.00 % ( 0 / 2027 )        ; 0.00 % ( 0 / 2027 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 2027 ) ; 0.00 % ( 0 / 2027 )        ; 0.00 % ( 0 / 2027 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 2013 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 14 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/ax301/ov7670/project/output_files/ov7670.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 1,374 / 6,272 ( 22 % )    ;
;     -- Combinational with no register       ; 758                       ;
;     -- Register only                        ; 194                       ;
;     -- Combinational with a register        ; 422                       ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 634                       ;
;     -- 3 input functions                    ; 213                       ;
;     -- <=2 input functions                  ; 333                       ;
;     -- Register only                        ; 194                       ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 1027                      ;
;     -- arithmetic mode                      ; 153                       ;
;                                             ;                           ;
; Total registers*                            ; 616 / 7,124 ( 9 % )       ;
;     -- Dedicated logic registers            ; 616 / 6,272 ( 10 % )      ;
;     -- I/O registers                        ; 0 / 852 ( 0 % )           ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 117 / 392 ( 30 % )        ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 75 / 180 ( 42 % )         ;
;     -- Clock pins                           ; 3 / 3 ( 100 % )           ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )             ;
;                                             ;                           ;
; Global signals                              ; 3                         ;
; M9Ks                                        ; 6 / 30 ( 20 % )           ;
; Total block memory bits                     ; 52,224 / 276,480 ( 19 % ) ;
; Total block memory implementation bits      ; 55,296 / 276,480 ( 20 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )            ;
; PLLs                                        ; 1 / 2 ( 50 % )            ;
; Global clocks                               ; 3 / 10 ( 30 % )           ;
; JTAGs                                       ; 0 / 1 ( 0 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 3% / 3% / 4%              ;
; Peak interconnect usage (total/H/V)         ; 8% / 7% / 9%              ;
; Maximum fan-out                             ; 536                       ;
; Highest non-global fan-out                  ; 66                        ;
; Total fan-out                               ; 6585                      ;
; Average fan-out                             ; 3.06                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 1374 / 6272 ( 22 % ) ; 0 / 6272 ( 0 % )               ;
;     -- Combinational with no register       ; 758                  ; 0                              ;
;     -- Register only                        ; 194                  ; 0                              ;
;     -- Combinational with a register        ; 422                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 634                  ; 0                              ;
;     -- 3 input functions                    ; 213                  ; 0                              ;
;     -- <=2 input functions                  ; 333                  ; 0                              ;
;     -- Register only                        ; 194                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 1027                 ; 0                              ;
;     -- arithmetic mode                      ; 153                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 616                  ; 0                              ;
;     -- Dedicated logic registers            ; 616 / 6272 ( 10 % )  ; 0 / 6272 ( 0 % )               ;
;     -- I/O registers                        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 117 / 392 ( 30 % )   ; 0 / 392 ( 0 % )                ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 75                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )       ; 0 / 30 ( 0 % )                 ;
; Total memory bits                           ; 52224                ; 0                              ;
; Total RAM block bits                        ; 55296                ; 0                              ;
; PLL                                         ; 0 / 2 ( 0 % )        ; 1 / 2 ( 50 % )                 ;
; M9K                                         ; 6 / 30 ( 20 % )      ; 0 / 30 ( 0 % )                 ;
; Clock control block                         ; 1 / 12 ( 8 % )       ; 3 / 12 ( 25 % )                ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 642                  ; 1                              ;
;     -- Registered Input Connections         ; 616                  ; 0                              ;
;     -- Output Connections                   ; 18                   ; 625                            ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 6578                 ; 635                            ;
;     -- Registered Connections               ; 2785                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 34                   ; 626                            ;
;     -- hard_block:auto_generated_inst       ; 626                  ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 13                   ; 1                              ;
;     -- Output Ports                         ; 45                   ; 2                              ;
;     -- Bidir Ports                          ; 17                   ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                      ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; CMOS_DQ[0] ; G5    ; 1        ; 0            ; 19           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; CMOS_DQ[1] ; F2    ; 1        ; 0            ; 19           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; CMOS_DQ[2] ; F3    ; 1        ; 0            ; 21           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; CMOS_DQ[3] ; F5    ; 1        ; 0            ; 23           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; CMOS_DQ[4] ; D1    ; 1        ; 0            ; 21           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; CMOS_DQ[5] ; D3    ; 8        ; 1            ; 24           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; CMOS_DQ[6] ; E5    ; 1        ; 0            ; 23           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; CMOS_DQ[7] ; C3    ; 8        ; 1            ; 24           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; CMOS_HREF  ; F6    ; 8        ; 11           ; 24           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; CMOS_PCLK  ; M1    ; 2        ; 0            ; 11           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; CMOS_VSYNC ; D5    ; 8        ; 3            ; 24           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; clk        ; E1    ; 1        ; 0            ; 11           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; rst_n      ; E15   ; 6        ; 34           ; 12           ; 0            ; 521                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; CMOS_SCL      ; C6    ; 8        ; 9            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; CMOS_XCLK     ; D4    ; 1        ; 0            ; 23           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; S_A[0]        ; T8    ; 3        ; 16           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; S_A[10]       ; R8    ; 3        ; 16           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; S_A[11]       ; R16   ; 5        ; 34           ; 5            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; S_A[12]       ; T15   ; 4        ; 30           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; S_A[1]        ; P9    ; 4        ; 25           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; S_A[2]        ; T9    ; 4        ; 18           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; S_A[3]        ; R9    ; 4        ; 18           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; S_A[4]        ; L16   ; 5        ; 34           ; 8            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; S_A[5]        ; L15   ; 5        ; 34           ; 8            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; S_A[6]        ; N16   ; 5        ; 34           ; 7            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; S_A[7]        ; N15   ; 5        ; 34           ; 7            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; S_A[8]        ; P16   ; 5        ; 34           ; 5            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; S_A[9]        ; P15   ; 5        ; 34           ; 4            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; S_BA[0]       ; R7    ; 3        ; 11           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; S_BA[1]       ; T7    ; 3        ; 13           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; S_CKE         ; R14   ; 4        ; 30           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; S_CLK         ; R4    ; 3        ; 5            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; S_DQM[0]      ; N2    ; 2        ; 0            ; 7            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; S_DQM[1]      ; T14   ; 4        ; 30           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; S_NCAS        ; T5    ; 3        ; 9            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; S_NCS         ; T6    ; 3        ; 11           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; S_NRAS        ; R6    ; 3        ; 11           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; S_NWE         ; N1    ; 2        ; 0            ; 7            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGAD[0]       ; C15   ; 6        ; 34           ; 20           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGAD[10]      ; A11   ; 7        ; 25           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGAD[11]      ; B10   ; 7        ; 21           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGAD[12]      ; A10   ; 7        ; 21           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGAD[13]      ; B9    ; 7        ; 16           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGAD[14]      ; A9    ; 7        ; 16           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGAD[15]      ; C8    ; 8        ; 13           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGAD[1]       ; B16   ; 6        ; 34           ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGAD[2]       ; A15   ; 7        ; 21           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGAD[3]       ; B14   ; 7        ; 28           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGAD[4]       ; A14   ; 7        ; 28           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGAD[5]       ; B13   ; 7        ; 30           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGAD[6]       ; A13   ; 7        ; 30           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGAD[7]       ; B12   ; 7        ; 25           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGAD[8]       ; A12   ; 7        ; 25           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGAD[9]       ; B11   ; 7        ; 25           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_HSYNC     ; C16   ; 6        ; 34           ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_VSYNC     ; D15   ; 6        ; 34           ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; test_CMOS_SCL ; E7    ; 8        ; 7            ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; test_CMOS_SDA ; D8    ; 8        ; 13           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+-----------------------------------------------------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source                                            ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+-----------------------------------------------------------------+---------------------+
; CMOS_SDA ; D6    ; 8        ; 3            ; 24           ; 7            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; camera_base_module:U1|sccb_func_module:U2|isQ                   ; -                   ;
; S_DQ[0]  ; R5    ; 3        ; 9            ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|isOut ; -                   ;
; S_DQ[10] ; R12   ; 4        ; 23           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|isOut ; -                   ;
; S_DQ[11] ; T12   ; 4        ; 25           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|isOut ; -                   ;
; S_DQ[12] ; T10   ; 4        ; 21           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|isOut ; -                   ;
; S_DQ[13] ; R10   ; 4        ; 21           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|isOut ; -                   ;
; S_DQ[14] ; T11   ; 4        ; 23           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|isOut ; -                   ;
; S_DQ[15] ; R11   ; 4        ; 23           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|isOut ; -                   ;
; S_DQ[1]  ; T4    ; 3        ; 5            ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|isOut ; -                   ;
; S_DQ[2]  ; T3    ; 3        ; 1            ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|isOut ; -                   ;
; S_DQ[3]  ; R3    ; 3        ; 1            ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|isOut ; -                   ;
; S_DQ[4]  ; T2    ; 3        ; 3            ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|isOut ; -                   ;
; S_DQ[5]  ; R1    ; 2        ; 0            ; 5            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|isOut ; -                   ;
; S_DQ[6]  ; P2    ; 2        ; 0            ; 4            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|isOut ; -                   ;
; S_DQ[7]  ; P1    ; 2        ; 0            ; 4            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|isOut ; -                   ;
; S_DQ[8]  ; R13   ; 4        ; 28           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|isOut ; -                   ;
; S_DQ[9]  ; T13   ; 4        ; 28           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|isOut ; -                   ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+-----------------------------------------------------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; J3       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; H14      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; F16      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; E7       ; DATA5                       ; Use as regular IO        ; test_CMOS_SCL           ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 12 / 17 ( 71 % ) ; 2.5V          ; --           ;
; 2        ; 6 / 19 ( 32 % )  ; 2.5V          ; --           ;
; 3        ; 13 / 26 ( 50 % ) ; 2.5V          ; --           ;
; 4        ; 14 / 27 ( 52 % ) ; 2.5V          ; --           ;
; 5        ; 7 / 25 ( 28 % )  ; 2.5V          ; --           ;
; 6        ; 6 / 14 ( 43 % )  ; 2.5V          ; --           ;
; 7        ; 13 / 26 ( 50 % ) ; 2.5V          ; --           ;
; 8        ; 9 / 26 ( 35 % )  ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 194        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 200        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 196        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 192        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 188        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 183        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 177        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 175        ; 7        ; VGAD[14]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 168        ; 7        ; VGAD[12]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 161        ; 7        ; VGAD[10]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 159        ; 7        ; VGAD[8]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 153        ; 7        ; VGAD[6]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 155        ; 7        ; VGAD[4]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 167        ; 7        ; VGAD[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 201        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 197        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 195        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 189        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 184        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 178        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 176        ; 7        ; VGAD[13]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 169        ; 7        ; VGAD[11]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 162        ; 7        ; VGAD[9]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 160        ; 7        ; VGAD[7]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 154        ; 7        ; VGAD[5]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 156        ; 7        ; VGAD[3]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 141        ; 6        ; VGAD[1]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C1       ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 202        ; 8        ; CMOS_DQ[7]                                                ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 187        ; 8        ; CMOS_SCL                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 179        ; 8        ; VGAD[15]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 172        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 163        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C14      ; 149        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 147        ; 6        ; VGAD[0]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C16      ; 146        ; 6        ; VGA_HSYNC                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 8          ; 1        ; CMOS_DQ[4]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 203        ; 8        ; CMOS_DQ[5]                                                ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D4       ; 0          ; 1        ; CMOS_XCLK                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D5       ; 198        ; 8        ; CMOS_VSYNC                                                ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D6       ; 199        ; 8        ; CMOS_SDA                                                  ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 180        ; 8        ; test_CMOS_SDA                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 173        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 151        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 152        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 150        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 144        ; 6        ; VGA_VSYNC                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D16      ; 143        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 24         ; 1        ; clk                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 1          ; 1        ; CMOS_DQ[6]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E6       ; 191        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 190        ; 8        ; test_CMOS_SCL                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E8       ; 181        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 174        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 158        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 157        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 128        ; 6        ; rst_n                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E16      ; 127        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 11         ; 1        ; CMOS_DQ[1]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 6          ; 1        ; CMOS_DQ[2]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ; 2          ; 1        ; CMOS_DQ[3]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F6       ; 185        ; 8        ; CMOS_HREF                                                 ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F7       ; 186        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 182        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 165        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 164        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 166        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 138        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F14      ; 142        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F15      ; 140        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 139        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 10         ; 1        ; CMOS_DQ[0]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ; 145        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G12      ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 137        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 136        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 28         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 27         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 29         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ; 117        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J12      ; 123        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J13      ; 124        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J14      ; 122        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 121        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 120        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 33         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 32         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K9       ; 76         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K10      ; 87         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K11      ; 110        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K12      ; 105        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 119        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 118        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 35         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 34         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ; 31         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 65         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L8       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L9       ; 77         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L10      ; 88         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L11      ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L12      ; 104        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L13      ; 114        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 113        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ; 116        ; 5        ; S_A[5]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L16      ; 115        ; 5        ; S_A[4]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 26         ; 2        ; CMOS_PCLK                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 25         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 57         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ; 69         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M9       ; 78         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M10      ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M11      ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M12      ; 103        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M15      ; 126        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 125        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 38         ; 2        ; S_NWE                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 37         ; 2        ; S_DQM[0]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 56         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 70         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N9       ; 79         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 94         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 101        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ; 102        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N14      ; 106        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 112        ; 5        ; S_A[7]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N16      ; 111        ; 5        ; S_A[6]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 44         ; 2        ; S_DQ[7]                                                   ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 43         ; 2        ; S_DQ[6]                                                   ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 46         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P9       ; 89         ; 4        ; S_A[1]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 90         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P15      ; 107        ; 5        ; S_A[9]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P16      ; 108        ; 5        ; S_A[8]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R1       ; 42         ; 2        ; S_DQ[5]                                                   ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 47         ; 3        ; S_DQ[3]                                                   ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R4       ; 53         ; 3        ; S_CLK                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R5       ; 61         ; 3        ; S_DQ[0]                                                   ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R6       ; 63         ; 3        ; S_NRAS                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R7       ; 66         ; 3        ; S_BA[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R8       ; 72         ; 3        ; S_A[10]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R9       ; 74         ; 4        ; S_A[3]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R10      ; 80         ; 4        ; S_DQ[13]                                                  ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R11      ; 83         ; 4        ; S_DQ[15]                                                  ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R12      ; 85         ; 4        ; S_DQ[10]                                                  ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R13      ; 91         ; 4        ; S_DQ[8]                                                   ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R14      ; 97         ; 4        ; S_CKE                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 109        ; 5        ; S_A[11]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ; 52         ; 3        ; S_DQ[4]                                                   ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T3       ; 48         ; 3        ; S_DQ[2]                                                   ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T4       ; 54         ; 3        ; S_DQ[1]                                                   ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T5       ; 62         ; 3        ; S_NCAS                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T6       ; 64         ; 3        ; S_NCS                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T7       ; 67         ; 3        ; S_BA[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T8       ; 73         ; 3        ; S_A[0]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T9       ; 75         ; 4        ; S_A[2]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T10      ; 81         ; 4        ; S_DQ[12]                                                  ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T11      ; 84         ; 4        ; S_DQ[14]                                                  ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T12      ; 86         ; 4        ; S_DQ[11]                                                  ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T13      ; 92         ; 4        ; S_DQ[9]                                                   ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T14      ; 95         ; 4        ; S_DQM[1]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T15      ; 96         ; 4        ; S_A[12]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                  ;
+-------------------------------+------------------------------------------------------------------------------+
; Name                          ; pll_module:U0|altpll:altpll_component|pll_module_altpll1:auto_generated|pll1 ;
+-------------------------------+------------------------------------------------------------------------------+
; SDC pin name                  ; U0|altpll_component|auto_generated|pll1                                      ;
; PLL mode                      ; Normal                                                                       ;
; Compensate clock              ; clock0                                                                       ;
; Compensated input/output pins ; --                                                                           ;
; Switchover type               ; --                                                                           ;
; Input frequency 0             ; 50.0 MHz                                                                     ;
; Input frequency 1             ; --                                                                           ;
; Nominal PFD frequency         ; 50.0 MHz                                                                     ;
; Nominal VCO frequency         ; 600.0 MHz                                                                    ;
; VCO post scale K counter      ; 2                                                                            ;
; VCO frequency control         ; Auto                                                                         ;
; VCO phase shift step          ; 208 ps                                                                       ;
; VCO multiply                  ; --                                                                           ;
; VCO divide                    ; --                                                                           ;
; Freq min lock                 ; 25.0 MHz                                                                     ;
; Freq max lock                 ; 54.18 MHz                                                                    ;
; M VCO Tap                     ; 0                                                                            ;
; M Initial                     ; 1                                                                            ;
; M value                       ; 12                                                                           ;
; N value                       ; 1                                                                            ;
; Charge pump current           ; setting 1                                                                    ;
; Loop filter resistance        ; setting 27                                                                   ;
; Loop filter capacitance       ; setting 0                                                                    ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                           ;
; Bandwidth type                ; Medium                                                                       ;
; Real time reconfigurable      ; Off                                                                          ;
; Scan chain MIF file           ; --                                                                           ;
; Preserve PLL counter order    ; Off                                                                          ;
; PLL location                  ; PLL_1                                                                        ;
; Inclk0 signal                 ; clk                                                                          ;
; Inclk1 signal                 ; --                                                                           ;
; Inclk0 signal type            ; Dedicated Pin                                                                ;
; Inclk1 signal type            ; --                                                                           ;
+-------------------------------+------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                         ;
+------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------+
; Name                                                                                     ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                   ;
+------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------+
; pll_module:U0|altpll:altpll_component|pll_module_altpll1:auto_generated|wire_pll1_clk[0] ; clock0       ; 2    ; 1   ; 100.0 MHz        ; 0 (0 ps)    ; 7.50 (208 ps)    ; 50/50      ; C0      ; 6             ; 3/3 Even   ; --            ; 1       ; 0       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; pll_module:U0|altpll:altpll_component|pll_module_altpll1:auto_generated|wire_pll1_clk[2] ; clock2       ; 1    ; 2   ; 25.0 MHz         ; 0 (0 ps)    ; 1.88 (208 ps)    ; 50/50      ; C1      ; 24            ; 12/12 Even ; --            ; 1       ; 0       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
+------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                    ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                      ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                     ; Library Name ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+
; |camera_demo                                    ; 1374 (41)   ; 616 (38)                  ; 0 (0)         ; 52224       ; 6    ; 0            ; 0       ; 0         ; 75   ; 0            ; 758 (3)      ; 194 (1)           ; 422 (37)         ; |camera_demo                                                                                                            ; work         ;
;    |camera_base_module:U1|                      ; 801 (20)    ; 314 (1)                   ; 0 (0)         ; 35840       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 487 (19)     ; 121 (0)           ; 193 (1)          ; |camera_demo|camera_base_module:U1                                                                                      ; work         ;
;       |camera_control_module:U1|                ; 419 (419)   ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 383 (383)    ; 0 (0)             ; 36 (36)          ; |camera_demo|camera_base_module:U1|camera_control_module:U1                                                             ; work         ;
;       |camera_func_module:U3|                   ; 95 (95)     ; 93 (93)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 35 (35)           ; 58 (58)          ; |camera_demo|camera_base_module:U1|camera_func_module:U3                                                                ; work         ;
;       |camera_save_module:U4|                   ; 163 (163)   ; 147 (147)                 ; 0 (0)         ; 35840       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 85 (85)           ; 62 (62)          ; |camera_demo|camera_base_module:U1|camera_save_module:U4                                                                ; work         ;
;          |altsyncram:RAM_rtl_0|                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 35840       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |camera_demo|camera_base_module:U1|camera_save_module:U4|altsyncram:RAM_rtl_0                                           ; work         ;
;             |altsyncram_nki1:auto_generated|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 35840       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |camera_demo|camera_base_module:U1|camera_save_module:U4|altsyncram:RAM_rtl_0|altsyncram_nki1:auto_generated            ; work         ;
;       |sccb_func_module:U2|                     ; 104 (104)   ; 37 (37)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 67 (67)      ; 1 (1)             ; 36 (36)          ; |camera_demo|camera_base_module:U1|sccb_func_module:U2                                                                  ; work         ;
;    |graphic_module:U2|                          ; 533 (44)    ; 264 (46)                  ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 268 (1)      ; 72 (36)           ; 193 (5)          ; |camera_demo|graphic_module:U2                                                                                          ; work         ;
;       |sdram_top_mdule:U1|                      ; 309 (0)     ; 106 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 199 (0)      ; 16 (0)            ; 94 (0)           ; |camera_demo|graphic_module:U2|sdram_top_mdule:U1                                                                       ; work         ;
;          |sdram_control_module:u1|              ; 46 (46)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 22 (22)          ; |camera_demo|graphic_module:U2|sdram_top_mdule:U1|sdram_control_module:u1                                               ; work         ;
;          |sdram_func_module:u2|                 ; 263 (263)   ; 84 (84)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 175 (175)    ; 16 (16)           ; 72 (72)          ; |camera_demo|graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2                                                  ; work         ;
;       |vga_base_module:U2|                      ; 182 (0)     ; 112 (0)                   ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 68 (0)       ; 20 (0)            ; 94 (0)           ; |camera_demo|graphic_module:U2|vga_base_module:U2                                                                       ; work         ;
;          |vga_func_module:U2|                   ; 107 (107)   ; 59 (59)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (46)      ; 1 (1)             ; 60 (60)          ; |camera_demo|graphic_module:U2|vga_base_module:U2|vga_func_module:U2                                                    ; work         ;
;          |vga_ram_module:U1|                    ; 75 (75)     ; 53 (53)                   ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 19 (19)           ; 34 (34)          ; |camera_demo|graphic_module:U2|vga_base_module:U2|vga_ram_module:U1                                                     ; work         ;
;             |altsyncram:RAM_rtl_0|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |camera_demo|graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|altsyncram:RAM_rtl_0                                ; work         ;
;                |altsyncram_h4f1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |camera_demo|graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_h4f1:auto_generated ; work         ;
;    |pll_module:U0|                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |camera_demo|pll_module:U0                                                                                              ; work         ;
;       |altpll:altpll_component|                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |camera_demo|pll_module:U0|altpll:altpll_component                                                                      ; work         ;
;          |pll_module_altpll1:auto_generated|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |camera_demo|pll_module:U0|altpll:altpll_component|pll_module_altpll1:auto_generated                                    ; work         ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                           ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; S_CLK         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; S_CKE         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; S_NCS         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; S_NRAS        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; S_NCAS        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; S_NWE         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; S_A[0]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; S_A[1]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; S_A[2]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; S_A[3]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; S_A[4]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; S_A[5]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; S_A[6]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; S_A[7]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; S_A[8]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; S_A[9]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; S_A[10]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; S_A[11]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; S_A[12]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; S_BA[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; S_BA[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; S_DQM[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; S_DQM[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_HSYNC     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_VSYNC     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGAD[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGAD[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGAD[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGAD[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGAD[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGAD[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGAD[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGAD[7]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGAD[8]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGAD[9]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGAD[10]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGAD[11]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGAD[12]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGAD[13]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGAD[14]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGAD[15]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CMOS_SCL      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CMOS_XCLK     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; test_CMOS_SCL ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; test_CMOS_SDA ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; S_DQ[0]       ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; S_DQ[1]       ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; S_DQ[2]       ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; S_DQ[3]       ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; S_DQ[4]       ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; S_DQ[5]       ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; S_DQ[6]       ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; S_DQ[7]       ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; S_DQ[8]       ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; S_DQ[9]       ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; S_DQ[10]      ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; S_DQ[11]      ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; S_DQ[12]      ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; S_DQ[13]      ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; S_DQ[14]      ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; S_DQ[15]      ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; CMOS_SDA      ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; clk           ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; rst_n         ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; CMOS_HREF     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; CMOS_PCLK     ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; CMOS_VSYNC    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; CMOS_DQ[0]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; CMOS_DQ[1]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; CMOS_DQ[2]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; CMOS_DQ[3]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; CMOS_DQ[4]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; CMOS_DQ[5]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; CMOS_DQ[6]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; CMOS_DQ[7]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+


+--------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                               ;
+--------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                            ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------------------+-------------------+---------+
; S_DQ[0]                                                                        ;                   ;         ;
;      - graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|D2[0]~feeder  ; 1                 ; 6       ;
; S_DQ[1]                                                                        ;                   ;         ;
;      - graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|D2[1]         ; 0                 ; 6       ;
; S_DQ[2]                                                                        ;                   ;         ;
;      - graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|D2[2]~feeder  ; 0                 ; 6       ;
; S_DQ[3]                                                                        ;                   ;         ;
;      - graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|D2[3]~feeder  ; 0                 ; 6       ;
; S_DQ[4]                                                                        ;                   ;         ;
;      - graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|D2[4]~feeder  ; 0                 ; 6       ;
; S_DQ[5]                                                                        ;                   ;         ;
;      - graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|D2[5]~feeder  ; 1                 ; 6       ;
; S_DQ[6]                                                                        ;                   ;         ;
;      - graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|D2[6]         ; 0                 ; 6       ;
; S_DQ[7]                                                                        ;                   ;         ;
;      - graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|D2[7]~feeder  ; 0                 ; 6       ;
; S_DQ[8]                                                                        ;                   ;         ;
;      - graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|D2[8]~feeder  ; 0                 ; 6       ;
; S_DQ[9]                                                                        ;                   ;         ;
;      - graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|D2[9]~feeder  ; 0                 ; 6       ;
; S_DQ[10]                                                                       ;                   ;         ;
;      - graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|D2[10]~feeder ; 0                 ; 6       ;
; S_DQ[11]                                                                       ;                   ;         ;
;      - graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|D2[11]~feeder ; 0                 ; 6       ;
; S_DQ[12]                                                                       ;                   ;         ;
;      - graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|D2[12]~feeder ; 0                 ; 6       ;
; S_DQ[13]                                                                       ;                   ;         ;
;      - graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|D2[13]~feeder ; 1                 ; 6       ;
; S_DQ[14]                                                                       ;                   ;         ;
;      - graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|D2[14]        ; 0                 ; 6       ;
; S_DQ[15]                                                                       ;                   ;         ;
;      - graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|D2[15]        ; 0                 ; 6       ;
; CMOS_SDA                                                                       ;                   ;         ;
;      - camera_base_module:U1|sccb_func_module:U2|isAck~3                       ; 1                 ; 6       ;
;      - test_CMOS_SDA~output                                                    ; 1                 ; 6       ;
; clk                                                                            ;                   ;         ;
; rst_n                                                                          ;                   ;         ;
; CMOS_HREF                                                                      ;                   ;         ;
;      - camera_base_module:U1|camera_func_module:U3|B1_HREF~feeder              ; 0                 ; 6       ;
; CMOS_PCLK                                                                      ;                   ;         ;
; CMOS_VSYNC                                                                     ;                   ;         ;
;      - camera_base_module:U1|camera_func_module:U3|B1_VS~feeder                ; 1                 ; 6       ;
; CMOS_DQ[0]                                                                     ;                   ;         ;
;      - camera_base_module:U1|camera_func_module:U3|B1_DQ[0]~feeder             ; 0                 ; 6       ;
; CMOS_DQ[1]                                                                     ;                   ;         ;
;      - camera_base_module:U1|camera_func_module:U3|B1_DQ[1]~feeder             ; 0                 ; 6       ;
; CMOS_DQ[2]                                                                     ;                   ;         ;
;      - camera_base_module:U1|camera_func_module:U3|B1_DQ[2]~feeder             ; 0                 ; 6       ;
; CMOS_DQ[3]                                                                     ;                   ;         ;
;      - camera_base_module:U1|camera_func_module:U3|B1_DQ[3]~feeder             ; 0                 ; 6       ;
; CMOS_DQ[4]                                                                     ;                   ;         ;
;      - camera_base_module:U1|camera_func_module:U3|B1_DQ[4]~feeder             ; 1                 ; 6       ;
; CMOS_DQ[5]                                                                     ;                   ;         ;
;      - camera_base_module:U1|camera_func_module:U3|B1_DQ[5]~feeder             ; 0                 ; 6       ;
; CMOS_DQ[6]                                                                     ;                   ;         ;
;      - camera_base_module:U1|camera_func_module:U3|B1_DQ[6]~feeder             ; 1                 ; 6       ;
; CMOS_DQ[7]                                                                     ;                   ;         ;
;      - camera_base_module:U1|camera_func_module:U3|B1_DQ[7]~feeder             ; 0                 ; 6       ;
+--------------------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                     ;
+------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                     ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; D1[9]~0                                                                                  ; LCCOMB_X13_Y14_N4  ; 35      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; camera_base_module:U1|CallU1                                                             ; LCCOMB_X14_Y21_N28 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; camera_base_module:U1|camera_control_module:U1|Decoder0~0                                ; LCCOMB_X14_Y21_N14 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; camera_base_module:U1|camera_func_module:U3|B2_HREF                                      ; FF_X13_Y15_N7      ; 14      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; camera_base_module:U1|camera_func_module:U3|CH~13                                        ; LCCOMB_X13_Y15_N18 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; camera_base_module:U1|camera_func_module:U3|CV~11                                        ; LCCOMB_X13_Y15_N0  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; camera_base_module:U1|camera_func_module:U3|always5~0                                    ; LCCOMB_X13_Y15_N24 ; 44      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; camera_base_module:U1|camera_func_module:U3|isEn                                         ; FF_X12_Y13_N13     ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; camera_base_module:U1|camera_func_module:U3|isFrame                                      ; FF_X13_Y15_N29     ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; camera_base_module:U1|camera_save_module:U4|RAM~42                                       ; LCCOMB_X14_Y13_N30 ; 35      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; camera_base_module:U1|camera_save_module:U4|RAM~45                                       ; LCCOMB_X16_Y12_N12 ; 35      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; camera_base_module:U1|camera_save_module:U4|comb~0                                       ; LCCOMB_X14_Y13_N24 ; 6       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; camera_base_module:U1|sccb_func_module:U2|C1[14]~19                                      ; LCCOMB_X17_Y19_N30 ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; camera_base_module:U1|sccb_func_module:U2|C1[15]~20                                      ; LCCOMB_X16_Y20_N2  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; camera_base_module:U1|sccb_func_module:U2|Go[0]~0                                        ; LCCOMB_X16_Y20_N6  ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; camera_base_module:U1|sccb_func_module:U2|i[0]                                           ; FF_X16_Y19_N1      ; 34      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; camera_base_module:U1|sccb_func_module:U2|i[1]~4                                         ; LCCOMB_X17_Y19_N24 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; camera_base_module:U1|sccb_func_module:U2|isQ                                            ; FF_X16_Y20_N17     ; 2       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; clk                                                                                      ; PIN_E1             ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; graphic_module:U2|D1[9]~0                                                                ; LCCOMB_X16_Y13_N26 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; graphic_module:U2|isL2H                                                                  ; LCCOMB_X16_Y13_N16 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_control_module:u1|C1[1]~15                    ; LCCOMB_X12_Y9_N28  ; 11      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_control_module:u1|C1[1]~16                    ; LCCOMB_X14_Y8_N6   ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_control_module:u1|isCall[4]                   ; FF_X16_Y10_N21     ; 31      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|C1[10]~32                      ; LCCOMB_X18_Y8_N12  ; 14      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|C1[10]~37                      ; LCCOMB_X19_Y8_N6   ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|CX[13]~0                       ; LCCOMB_X22_Y8_N26  ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|D1[15]~2                       ; LCCOMB_X19_Y7_N6   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|D2[11]~1                       ; LCCOMB_X22_Y8_N30  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|isEn                           ; FF_X16_Y10_N29     ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|isOut                          ; FF_X19_Y7_N15      ; 17      ; Output enable              ; no     ; --                   ; --               ; --                        ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|rA[5]~14                       ; LCCOMB_X16_Y10_N14 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|rA[6]~24                       ; LCCOMB_X21_Y8_N2   ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|rA~54                          ; LCCOMB_X19_Y9_N2   ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|always6~1                        ; LCCOMB_X26_Y11_N2  ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|isEn                             ; FF_X28_Y11_N9      ; 27      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~20                            ; LCCOMB_X26_Y7_N0   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|comb~0                            ; LCCOMB_X28_Y7_N0   ; 2       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; isEn                                                                                     ; FF_X12_Y14_N29     ; 60      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pll_module:U0|altpll:altpll_component|pll_module_altpll1:auto_generated|wire_pll1_clk[0] ; PLL_1              ; 536     ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; pll_module:U0|altpll:altpll_component|pll_module_altpll1:auto_generated|wire_pll1_clk[2] ; PLL_1              ; 88      ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; rst_n                                                                                    ; PIN_E15            ; 518     ; Async. clear               ; yes    ; Global Clock         ; GCLK9            ; --                        ;
+------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                ;
+------------------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                     ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; pll_module:U0|altpll:altpll_component|pll_module_altpll1:auto_generated|wire_pll1_clk[0] ; PLL_1    ; 536     ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; pll_module:U0|altpll:altpll_component|pll_module_altpll1:auto_generated|wire_pll1_clk[2] ; PLL_1    ; 88      ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; rst_n                                                                                    ; PIN_E15  ; 518     ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
+------------------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                    ;
+----------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                     ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------+---------+
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|i[1]                                           ; 66      ;
; isEn                                                                                                     ; 60      ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|i[2]                                           ; 59      ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|i[0]                                           ; 59      ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|i[3]                                           ; 54      ;
; camera_base_module:U1|camera_control_module:U1|C1[0]                                                     ; 47      ;
; camera_base_module:U1|camera_control_module:U1|Equal6~0                                                  ; 46      ;
; camera_base_module:U1|camera_control_module:U1|Equal2~0                                                  ; 44      ;
; camera_base_module:U1|camera_func_module:U3|always5~0                                                    ; 44      ;
; camera_base_module:U1|camera_control_module:U1|Equal7~0                                                  ; 44      ;
; camera_base_module:U1|camera_control_module:U1|C1[2]                                                     ; 44      ;
; camera_base_module:U1|camera_control_module:U1|Equal1~0                                                  ; 42      ;
; camera_base_module:U1|camera_control_module:U1|C1[1]                                                     ; 42      ;
; camera_base_module:U1|camera_control_module:U1|Equal5~0                                                  ; 41      ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_control_module:u1|isCall[3]                                   ; 39      ;
; camera_base_module:U1|camera_control_module:U1|Equal3~0                                                  ; 38      ;
; camera_base_module:U1|camera_func_module:U3|CH[0]                                                        ; 37      ;
; camera_base_module:U1|camera_control_module:U1|Equal4~0                                                  ; 36      ;
; camera_base_module:U1|camera_save_module:U4|RAM~45                                                       ; 35      ;
; camera_base_module:U1|camera_save_module:U4|RAM~42                                                       ; 35      ;
; camera_base_module:U1|camera_save_module:U4|RAM~0                                                        ; 35      ;
; D1[9]~0                                                                                                  ; 35      ;
; camera_base_module:U1|sccb_func_module:U2|i[0]                                                           ; 34      ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_control_module:u1|isCall[1]                                   ; 34      ;
; camera_base_module:U1|camera_control_module:U1|Equal0~1                                                  ; 33      ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_control_module:u1|isCall[4]                                   ; 31      ;
; camera_base_module:U1|camera_control_module:U1|C1[5]                                                     ; 30      ;
; camera_base_module:U1|camera_control_module:U1|C1[3]                                                     ; 30      ;
; camera_base_module:U1|camera_control_module:U1|C1[4]                                                     ; 29      ;
; camera_base_module:U1|sccb_func_module:U2|i[1]                                                           ; 28      ;
; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|isEn                                             ; 27      ;
; camera_base_module:U1|camera_control_module:U1|Equal88~1                                                 ; 23      ;
; camera_base_module:U1|camera_control_module:U1|Equal80~0                                                 ; 21      ;
; camera_base_module:U1|camera_control_module:U1|Equal40~0                                                 ; 20      ;
; camera_base_module:U1|sccb_func_module:U2|i[2]                                                           ; 20      ;
; camera_base_module:U1|sccb_func_module:U2|i[3]                                                           ; 20      ;
; camera_base_module:U1|camera_control_module:U1|Equal112~1                                                ; 19      ;
; camera_base_module:U1|camera_control_module:U1|Equal64~1                                                 ; 18      ;
; camera_base_module:U1|camera_control_module:U1|Equal96~1                                                 ; 18      ;
; camera_base_module:U1|camera_control_module:U1|Equal128~3                                                ; 18      ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|Equal2~4                                       ; 18      ;
; camera_base_module:U1|camera_control_module:U1|Equal56~1                                                 ; 17      ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|isOut                                          ; 17      ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_control_module:u1|i[2]                                        ; 17      ;
; camera_base_module:U1|camera_control_module:U1|Equal48~2                                                 ; 16      ;
; camera_base_module:U1|camera_control_module:U1|WideNor0                                                  ; 16      ;
; camera_base_module:U1|camera_control_module:U1|Decoder0~0                                                ; 16      ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|D2[11]~1                                       ; 16      ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|D1[15]~2                                       ; 16      ;
; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~20                                            ; 16      ;
; camera_base_module:U1|sccb_func_module:U2|C1[15]~20                                                      ; 16      ;
; camera_base_module:U1|sccb_func_module:U2|C1[14]~19                                                      ; 16      ;
; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~0                                             ; 16      ;
; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1~4                                             ; 16      ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_control_module:u1|isCall[0]                                   ; 16      ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_control_module:u1|isCall[2]                                   ; 16      ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|isDone                                         ; 16      ;
; camera_base_module:U1|camera_control_module:U1|Equal0~2                                                  ; 15      ;
; camera_base_module:U1|camera_control_module:U1|Equal8~1                                                  ; 15      ;
; camera_base_module:U1|camera_control_module:U1|Equal104~0                                                ; 15      ;
; camera_base_module:U1|camera_control_module:U1|Equal167~3                                                ; 15      ;
; camera_base_module:U1|camera_control_module:U1|Equal167~2                                                ; 15      ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|CX[13]~0                                       ; 15      ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_control_module:u1|i[1]                                        ; 15      ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|i~9                                            ; 15      ;
; camera_base_module:U1|camera_control_module:U1|Equal167~6                                                ; 14      ;
; camera_base_module:U1|camera_control_module:U1|Equal24~0                                                 ; 14      ;
; camera_base_module:U1|camera_control_module:U1|Equal120~2                                                ; 14      ;
; camera_base_module:U1|camera_func_module:U3|B2_HREF                                                      ; 14      ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|C1[10]~37                                      ; 14      ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|C1[10]~32                                      ; 14      ;
; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|Equal2~0                                         ; 14      ;
; camera_base_module:U1|camera_control_module:U1|Equal175~2                                                ; 13      ;
; camera_base_module:U1|camera_control_module:U1|Equal16~2                                                 ; 13      ;
; camera_base_module:U1|camera_control_module:U1|Equal72~3                                                 ; 13      ;
; camera_base_module:U1|camera_func_module:U3|isFrame                                                      ; 13      ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|isEn                                           ; 13      ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_control_module:u1|i[3]                                        ; 13      ;
; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|Equal4~1                                         ; 13      ;
; camera_base_module:U1|camera_control_module:U1|Equal136~0                                                ; 12      ;
; camera_base_module:U1|camera_control_module:U1|Equal152~1                                                ; 12      ;
; camera_base_module:U1|camera_control_module:U1|Equal32~2                                                 ; 12      ;
; camera_base_module:U1|camera_control_module:U1|C1[6]                                                     ; 12      ;
; camera_base_module:U1|camera_control_module:U1|C1[7]                                                     ; 12      ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_control_module:u1|LessThan0~2                                 ; 12      ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_control_module:u1|i[0]                                        ; 12      ;
; camera_base_module:U1|sccb_func_module:U2|i[4]                                                           ; 12      ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|Selector0~0                                    ; 12      ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|rCMD~13                                        ; 12      ;
; camera_base_module:U1|camera_func_module:U3|CH~13                                                        ; 11      ;
; camera_base_module:U1|camera_control_module:U1|Equal160~1                                                ; 11      ;
; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|always6~1                                        ; 11      ;
; camera_base_module:U1|camera_func_module:U3|isEn                                                         ; 11      ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_control_module:u1|C1[1]~16                                    ; 11      ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_control_module:u1|C1[1]~15                                    ; 11      ;
; camera_base_module:U1|sccb_func_module:U2|Go[0]~0                                                        ; 11      ;
; graphic_module:U2|isL2H                                                                                  ; 11      ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|Selector81~0                                   ; 11      ;
; graphic_module:U2|D1[9]~0                                                                                ; 10      ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|Equal3~0                                       ; 10      ;
; camera_base_module:U1|camera_control_module:U1|Equal144~2                                                ; 9       ;
; camera_base_module:U1|camera_func_module:U3|CV~11                                                        ; 9       ;
; camera_base_module:U1|camera_control_module:U1|Equal128~4                                                ; 9       ;
; camera_base_module:U1|camera_control_module:U1|Equal0~0                                                  ; 9       ;
; camera_base_module:U1|camera_control_module:U1|Equal16~0                                                 ; 9       ;
; camera_base_module:U1|camera_save_module:U4|C1[0]                                                        ; 8       ;
; camera_base_module:U1|camera_save_module:U4|C1[1]                                                        ; 8       ;
; camera_base_module:U1|camera_save_module:U4|C1[2]                                                        ; 8       ;
; camera_base_module:U1|camera_save_module:U4|C1[3]                                                        ; 8       ;
; camera_base_module:U1|camera_save_module:U4|C1[4]                                                        ; 8       ;
; camera_base_module:U1|camera_save_module:U4|C1[7]                                                        ; 8       ;
; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[7]~2                                          ; 8       ;
; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[2]~1                                          ; 8       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|rCMD[0]                                        ; 8       ;
; camera_base_module:U1|camera_save_module:U4|C1[5]                                                        ; 7       ;
; camera_base_module:U1|camera_save_module:U4|C1[6]                                                        ; 7       ;
; camera_base_module:U1|camera_save_module:U4|C1[8]                                                        ; 7       ;
; camera_base_module:U1|camera_save_module:U4|C1[9]                                                        ; 7       ;
; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[5]                                            ; 7       ;
; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[1]                                            ; 7       ;
; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[8]                                            ; 7       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|Equal4~0                                       ; 7       ;
; camera_base_module:U1|sccb_func_module:U2|C1[12]                                                         ; 7       ;
; camera_base_module:U1|sccb_func_module:U2|C1[7]                                                          ; 7       ;
; camera_base_module:U1|CallU1                                                                             ; 6       ;
; camera_base_module:U1|camera_save_module:U4|C2~1                                                         ; 6       ;
; camera_base_module:U1|camera_save_module:U4|C2~0                                                         ; 6       ;
; camera_base_module:U1|camera_save_module:U4|comb~0                                                       ; 6       ;
; camera_base_module:U1|sccb_func_module:U2|Equal5~1                                                       ; 6       ;
; camera_base_module:U1|sccb_func_module:U2|isAck~2                                                        ; 6       ;
; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[2]                                            ; 6       ;
; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[3]                                            ; 6       ;
; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[9]                                            ; 6       ;
; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[0]                                            ; 6       ;
; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[4]                                            ; 6       ;
; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[6]                                            ; 6       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|Decoder0~1                                     ; 6       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|rCMD[2]                                        ; 6       ;
; camera_base_module:U1|camera_save_module:U4|Add1~18                                                      ; 6       ;
; camera_base_module:U1|camera_save_module:U4|Add1~16                                                      ; 6       ;
; camera_base_module:U1|camera_save_module:U4|Add1~12                                                      ; 6       ;
; camera_base_module:U1|camera_save_module:U4|Add1~8                                                       ; 6       ;
; camera_base_module:U1|camera_save_module:U4|Add1~6                                                       ; 6       ;
; camera_base_module:U1|camera_save_module:U4|Add1~4                                                       ; 6       ;
; camera_base_module:U1|camera_save_module:U4|Add1~2                                                       ; 6       ;
; camera_base_module:U1|camera_save_module:U4|Add1~0                                                       ; 6       ;
; camera_base_module:U1|sccb_func_module:U2|C1[10]                                                         ; 6       ;
; camera_base_module:U1|sccb_func_module:U2|C1[11]                                                         ; 6       ;
; camera_base_module:U1|camera_control_module:U1|Equal167~4                                                ; 5       ;
; camera_base_module:U1|camera_control_module:U1|i[0]                                                      ; 5       ;
; camera_base_module:U1|camera_control_module:U1|i[1]                                                      ; 5       ;
; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|WP[9]                                             ; 5       ;
; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|WP[8]                                             ; 5       ;
; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|WP[7]                                             ; 5       ;
; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|WP[6]                                             ; 5       ;
; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|WP[5]                                             ; 5       ;
; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|WP[4]                                             ; 5       ;
; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|WP[3]                                             ; 5       ;
; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|WP[2]                                             ; 5       ;
; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|WP[1]                                             ; 5       ;
; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|WP[0]                                             ; 5       ;
; camera_base_module:U1|sccb_func_module:U2|rSDA                                                           ; 5       ;
; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[6]                                            ; 5       ;
; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[7]                                            ; 5       ;
; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[8]                                            ; 5       ;
; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[7]                                            ; 5       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|rA[5]~14                                       ; 5       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|D2[11]~0                                       ; 5       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|rA~8                                           ; 5       ;
; camera_base_module:U1|sccb_func_module:U2|rSCL                                                           ; 5       ;
; camera_base_module:U1|sccb_func_module:U2|C1[3]                                                          ; 5       ;
; camera_base_module:U1|sccb_func_module:U2|C1[9]                                                          ; 5       ;
; camera_base_module:U1|sccb_func_module:U2|C1[6]                                                          ; 5       ;
; camera_base_module:U1|sccb_func_module:U2|C1[2]                                                          ; 5       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|C1[3]                                          ; 5       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|C1[0]                                          ; 5       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|C1[1]                                          ; 5       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|rCMD[3]                                        ; 5       ;
; ~GND                                                                                                     ; 4       ;
; camera_base_module:U1|camera_control_module:U1|Equal63~2                                                 ; 4       ;
; camera_base_module:U1|camera_control_module:U1|Equal72~4                                                 ; 4       ;
; camera_base_module:U1|camera_control_module:U1|Equal167~7                                                ; 4       ;
; camera_base_module:U1|camera_control_module:U1|Equal4~1                                                  ; 4       ;
; camera_base_module:U1|camera_control_module:U1|Equal0~3                                                  ; 4       ;
; camera_base_module:U1|camera_control_module:U1|Equal64~0                                                 ; 4       ;
; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|comb~0                                            ; 4       ;
; graphic_module:U2|isCall                                                                                 ; 4       ;
; camera_base_module:U1|sccb_func_module:U2|i[3]~0                                                         ; 4       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_control_module:u1|isDone[2]                                   ; 4       ;
; graphic_module:U2|i[0]                                                                                   ; 4       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_control_module:u1|isDone[1]                                   ; 4       ;
; i[0]                                                                                                     ; 4       ;
; camera_base_module:U1|sccb_func_module:U2|Equal2~3                                                       ; 4       ;
; camera_base_module:U1|sccb_func_module:U2|Equal0~1                                                       ; 4       ;
; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|isON                                             ; 4       ;
; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[9]                                            ; 4       ;
; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[2]                                            ; 4       ;
; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[3]                                            ; 4       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|rA[6]~24                                       ; 4       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|rA[5]~11                                       ; 4       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|Selector28~1                                   ; 4       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|i~8                                            ; 4       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|rA[11]                                         ; 4       ;
; camera_base_module:U1|sccb_func_module:U2|C1[8]                                                          ; 4       ;
; camera_base_module:U1|sccb_func_module:U2|C1[4]                                                          ; 4       ;
; rst_n~input                                                                                              ; 3       ;
; camera_base_module:U1|camera_control_module:U1|Equal99~2                                                 ; 3       ;
; camera_base_module:U1|camera_control_module:U1|Equal125~2                                                ; 3       ;
; camera_base_module:U1|camera_control_module:U1|Equal57~2                                                 ; 3       ;
; camera_base_module:U1|camera_control_module:U1|Equal32~3                                                 ; 3       ;
; camera_base_module:U1|camera_control_module:U1|Equal42~2                                                 ; 3       ;
; camera_base_module:U1|camera_control_module:U1|Equal59~2                                                 ; 3       ;
; camera_base_module:U1|camera_control_module:U1|Equal44~2                                                 ; 3       ;
; camera_base_module:U1|camera_control_module:U1|Equal105~2                                                ; 3       ;
; camera_base_module:U1|camera_control_module:U1|Equal123~2                                                ; 3       ;
; camera_base_module:U1|sccb_func_module:U2|Equal1~5                                                       ; 3       ;
; camera_base_module:U1|camera_func_module:U3|D2[15]                                                       ; 3       ;
; camera_base_module:U1|camera_func_module:U3|D2[14]                                                       ; 3       ;
; camera_base_module:U1|camera_func_module:U3|D2[13]                                                       ; 3       ;
; camera_base_module:U1|camera_func_module:U3|D2[12]                                                       ; 3       ;
; camera_base_module:U1|camera_func_module:U3|D2[11]                                                       ; 3       ;
; camera_base_module:U1|camera_func_module:U3|D2[10]                                                       ; 3       ;
; camera_base_module:U1|camera_func_module:U3|D2[9]                                                        ; 3       ;
; camera_base_module:U1|camera_func_module:U3|D2[8]                                                        ; 3       ;
; camera_base_module:U1|camera_func_module:U3|D2[7]                                                        ; 3       ;
; camera_base_module:U1|camera_func_module:U3|D2[6]                                                        ; 3       ;
; camera_base_module:U1|camera_func_module:U3|D2[5]                                                        ; 3       ;
; camera_base_module:U1|camera_func_module:U3|D2[4]                                                        ; 3       ;
; camera_base_module:U1|camera_func_module:U3|D2[3]                                                        ; 3       ;
; camera_base_module:U1|camera_func_module:U3|D2[2]                                                        ; 3       ;
; camera_base_module:U1|camera_func_module:U3|D2[1]                                                        ; 3       ;
; camera_base_module:U1|camera_func_module:U3|D2[0]                                                        ; 3       ;
; camera_base_module:U1|camera_control_module:U1|Selector14~11                                             ; 3       ;
; camera_base_module:U1|camera_control_module:U1|Equal67~2                                                 ; 3       ;
; camera_base_module:U1|camera_control_module:U1|Equal163~0                                                ; 3       ;
; camera_base_module:U1|camera_control_module:U1|Equal18~0                                                 ; 3       ;
; camera_base_module:U1|camera_control_module:U1|Equal138~0                                                ; 3       ;
; camera_base_module:U1|camera_control_module:U1|Equal52~0                                                 ; 3       ;
; camera_base_module:U1|camera_control_module:U1|Selector14~0                                              ; 3       ;
; camera_base_module:U1|camera_control_module:U1|Selector7~0                                               ; 3       ;
; camera_base_module:U1|camera_func_module:U3|F1_PCLK                                                      ; 3       ;
; camera_base_module:U1|camera_func_module:U3|D2[25]                                                       ; 3       ;
; camera_base_module:U1|camera_func_module:U3|D2[24]                                                       ; 3       ;
; camera_base_module:U1|camera_func_module:U3|D2[34]                                                       ; 3       ;
; camera_base_module:U1|camera_func_module:U3|D2[23]                                                       ; 3       ;
; camera_base_module:U1|camera_func_module:U3|D2[33]                                                       ; 3       ;
; camera_base_module:U1|camera_func_module:U3|D2[22]                                                       ; 3       ;
; camera_base_module:U1|camera_func_module:U3|D2[32]                                                       ; 3       ;
; camera_base_module:U1|camera_func_module:U3|D2[21]                                                       ; 3       ;
; camera_base_module:U1|camera_func_module:U3|D2[31]                                                       ; 3       ;
; camera_base_module:U1|camera_func_module:U3|D2[20]                                                       ; 3       ;
; camera_base_module:U1|camera_func_module:U3|D2[30]                                                       ; 3       ;
; camera_base_module:U1|camera_func_module:U3|D2[19]                                                       ; 3       ;
; camera_base_module:U1|camera_func_module:U3|D2[29]                                                       ; 3       ;
; camera_base_module:U1|camera_func_module:U3|D2[18]                                                       ; 3       ;
; camera_base_module:U1|camera_func_module:U3|D2[28]                                                       ; 3       ;
; camera_base_module:U1|camera_func_module:U3|D2[17]                                                       ; 3       ;
; camera_base_module:U1|camera_func_module:U3|D2[27]                                                       ; 3       ;
; camera_base_module:U1|camera_func_module:U3|D2[16]                                                       ; 3       ;
; camera_base_module:U1|camera_func_module:U3|D2[26]                                                       ; 3       ;
; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|Add0~29                                           ; 3       ;
; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|Add0~26                                           ; 3       ;
; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|Add0~23                                           ; 3       ;
; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|Add0~20                                           ; 3       ;
; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|Add0~17                                           ; 3       ;
; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|Add0~14                                           ; 3       ;
; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|Add0~11                                           ; 3       ;
; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|Add0~8                                            ; 3       ;
; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|Add0~5                                            ; 3       ;
; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|Add0~2                                            ; 3       ;
; graphic_module:U2|isA                                                                                    ; 3       ;
; camera_base_module:U1|sccb_func_module:U2|isAck                                                          ; 3       ;
; camera_base_module:U1|sccb_func_module:U2|C1[14]~16                                                      ; 3       ;
; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|Equal0~1                                         ; 3       ;
; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[2]                                            ; 3       ;
; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[0]                                            ; 3       ;
; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[1]                                            ; 3       ;
; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[3]                                            ; 3       ;
; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|Equal0~0                                         ; 3       ;
; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[6]                                            ; 3       ;
; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[7]                                            ; 3       ;
; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[4]                                            ; 3       ;
; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[5]                                            ; 3       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_control_module:u1|Mux1~0                                      ; 3       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|Equal0~4                                       ; 3       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|Selector66~0                                   ; 3       ;
; camera_base_module:U1|sccb_func_module:U2|Selector1~3                                                    ; 3       ;
; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|comb~0                                           ; 3       ;
; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[5]                                            ; 3       ;
; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[4]                                            ; 3       ;
; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[0]                                            ; 3       ;
; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[1]                                            ; 3       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|i~10                                           ; 3       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|rA~43                                          ; 3       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|rCMD~4                                         ; 3       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|Selector83~0                                   ; 3       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|Mux25~2                                        ; 3       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|Mux25~1                                        ; 3       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|Equal2~3                                       ; 3       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|rBA[1]                                         ; 3       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|rA[10]                                         ; 3       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|rA[9]                                          ; 3       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|rCMD[1]                                        ; 3       ;
; camera_base_module:U1|sccb_func_module:U2|C1[13]                                                         ; 3       ;
; camera_base_module:U1|sccb_func_module:U2|C1[1]                                                          ; 3       ;
; camera_base_module:U1|sccb_func_module:U2|C1[15]                                                         ; 3       ;
; camera_base_module:U1|sccb_func_module:U2|C1[14]                                                         ; 3       ;
; camera_base_module:U1|sccb_func_module:U2|C1[5]                                                          ; 3       ;
; camera_base_module:U1|sccb_func_module:U2|C1[0]                                                          ; 3       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|C1[2]                                          ; 3       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|C1[13]                                         ; 3       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|C1[10]                                         ; 3       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|C1[8]                                          ; 3       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|C1[12]                                         ; 3       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|C1[11]                                         ; 3       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|C1[9]                                          ; 3       ;
; CMOS_SDA~input                                                                                           ; 2       ;
; camera_base_module:U1|EnU1                                                                               ; 2       ;
; camera_base_module:U1|DoneU2                                                                             ; 2       ;
; camera_base_module:U1|camera_control_module:U1|Selector13~16                                             ; 2       ;
; camera_base_module:U1|camera_control_module:U1|Equal128~5                                                ; 2       ;
; camera_base_module:U1|camera_control_module:U1|Equal31~2                                                 ; 2       ;
; camera_base_module:U1|camera_control_module:U1|Equal30~2                                                 ; 2       ;
; camera_base_module:U1|camera_control_module:U1|Equal120~3                                                ; 2       ;
; camera_base_module:U1|camera_control_module:U1|Equal100~2                                                ; 2       ;
; camera_base_module:U1|camera_control_module:U1|Equal77~2                                                 ; 2       ;
; camera_base_module:U1|camera_control_module:U1|Equal13~2                                                 ; 2       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|rA~54                                          ; 2       ;
; camera_base_module:U1|camera_func_module:U3|B2_DQ[7]                                                     ; 2       ;
; camera_base_module:U1|camera_func_module:U3|B2_DQ[6]                                                     ; 2       ;
; camera_base_module:U1|camera_func_module:U3|B2_DQ[5]                                                     ; 2       ;
; camera_base_module:U1|camera_func_module:U3|B2_DQ[4]                                                     ; 2       ;
; camera_base_module:U1|camera_func_module:U3|B2_DQ[3]                                                     ; 2       ;
; camera_base_module:U1|camera_func_module:U3|B2_DQ[2]                                                     ; 2       ;
; camera_base_module:U1|camera_func_module:U3|B2_DQ[1]                                                     ; 2       ;
; camera_base_module:U1|camera_func_module:U3|B2_DQ[0]                                                     ; 2       ;
; camera_base_module:U1|camera_control_module:U1|isEn                                                      ; 2       ;
; camera_base_module:U1|camera_func_module:U3|F1_HREF                                                      ; 2       ;
; camera_base_module:U1|camera_func_module:U3|F1_VS                                                        ; 2       ;
; camera_base_module:U1|camera_control_module:U1|Selector11~7                                              ; 2       ;
; camera_base_module:U1|camera_control_module:U1|Selector5~14                                              ; 2       ;
; camera_base_module:U1|camera_control_module:U1|Selector5~10                                              ; 2       ;
; camera_base_module:U1|camera_control_module:U1|Selector10~13                                             ; 2       ;
; camera_base_module:U1|camera_control_module:U1|Selector2~10                                              ; 2       ;
; camera_base_module:U1|camera_control_module:U1|Selector10~10                                             ; 2       ;
; camera_base_module:U1|camera_control_module:U1|Selector2~8                                               ; 2       ;
; camera_base_module:U1|camera_control_module:U1|Selector7~33                                              ; 2       ;
; camera_base_module:U1|camera_control_module:U1|Selector7~31                                              ; 2       ;
; camera_base_module:U1|camera_control_module:U1|Selector5~1                                               ; 2       ;
; camera_base_module:U1|camera_control_module:U1|Selector15~19                                             ; 2       ;
; camera_base_module:U1|camera_control_module:U1|Selector15~14                                             ; 2       ;
; camera_base_module:U1|camera_control_module:U1|Selector15~10                                             ; 2       ;
; camera_base_module:U1|camera_control_module:U1|Selector14~24                                             ; 2       ;
; camera_base_module:U1|camera_control_module:U1|Selector14~20                                             ; 2       ;
; camera_base_module:U1|camera_control_module:U1|Selector15~8                                              ; 2       ;
; camera_base_module:U1|camera_control_module:U1|Selector13~8                                              ; 2       ;
; camera_base_module:U1|camera_control_module:U1|Selector14~14                                             ; 2       ;
; camera_base_module:U1|camera_control_module:U1|Selector7~20                                              ; 2       ;
; camera_base_module:U1|camera_control_module:U1|Selector15~3                                              ; 2       ;
; camera_base_module:U1|camera_control_module:U1|Selector7~14                                              ; 2       ;
; camera_base_module:U1|camera_control_module:U1|Selector12~15                                             ; 2       ;
; camera_base_module:U1|camera_control_module:U1|Selector13~4                                              ; 2       ;
; camera_base_module:U1|camera_control_module:U1|Selector2~7                                               ; 2       ;
; camera_base_module:U1|camera_control_module:U1|Selector10~7                                              ; 2       ;
; camera_base_module:U1|camera_control_module:U1|Selector2~2                                               ; 2       ;
; camera_base_module:U1|camera_control_module:U1|Selector9~7                                               ; 2       ;
; camera_base_module:U1|camera_control_module:U1|Equal21~0                                                 ; 2       ;
; camera_base_module:U1|camera_control_module:U1|Selector11~4                                              ; 2       ;
; camera_base_module:U1|camera_control_module:U1|Selector7~12                                              ; 2       ;
; camera_base_module:U1|camera_control_module:U1|Selector9~1                                               ; 2       ;
; camera_base_module:U1|camera_control_module:U1|Selector10~6                                              ; 2       ;
; camera_base_module:U1|camera_control_module:U1|Selector10~4                                              ; 2       ;
; camera_base_module:U1|camera_control_module:U1|Equal66~0                                                 ; 2       ;
; camera_base_module:U1|camera_control_module:U1|Selector11~3                                              ; 2       ;
; camera_base_module:U1|camera_control_module:U1|Selector15~2                                              ; 2       ;
; camera_base_module:U1|camera_control_module:U1|Selector11~0                                              ; 2       ;
; camera_base_module:U1|camera_control_module:U1|Selector10~0                                              ; 2       ;
; camera_base_module:U1|camera_control_module:U1|Selector0~8                                               ; 2       ;
; camera_base_module:U1|camera_control_module:U1|Selector7~10                                              ; 2       ;
; camera_base_module:U1|camera_control_module:U1|Equal136~1                                                ; 2       ;
; camera_base_module:U1|camera_control_module:U1|WideNor0~46                                               ; 2       ;
; camera_base_module:U1|camera_control_module:U1|WideNor0~44                                               ; 2       ;
; camera_base_module:U1|camera_control_module:U1|Selector7~8                                               ; 2       ;
; camera_base_module:U1|camera_control_module:U1|Selector4~4                                               ; 2       ;
; camera_base_module:U1|camera_control_module:U1|Selector15~1                                              ; 2       ;
; camera_base_module:U1|camera_control_module:U1|Selector9~0                                               ; 2       ;
; camera_base_module:U1|camera_control_module:U1|Selector14~10                                             ; 2       ;
; camera_base_module:U1|camera_control_module:U1|Selector12~14                                             ; 2       ;
; camera_base_module:U1|camera_control_module:U1|Selector3~5                                               ; 2       ;
; camera_base_module:U1|camera_control_module:U1|Equal132~0                                                ; 2       ;
; camera_base_module:U1|camera_control_module:U1|Selector5~0                                               ; 2       ;
; camera_base_module:U1|camera_control_module:U1|Selector3~0                                               ; 2       ;
; camera_base_module:U1|camera_control_module:U1|Selector14~9                                              ; 2       ;
; camera_base_module:U1|camera_control_module:U1|Selector14~7                                              ; 2       ;
; camera_base_module:U1|camera_control_module:U1|Equal178~0                                                ; 2       ;
; camera_base_module:U1|camera_control_module:U1|WideNor0~40                                               ; 2       ;
; camera_base_module:U1|camera_control_module:U1|WideNor0~38                                               ; 2       ;
; camera_base_module:U1|camera_control_module:U1|WideNor0~33                                               ; 2       ;
; camera_base_module:U1|camera_control_module:U1|Selector1~4                                               ; 2       ;
; camera_base_module:U1|camera_control_module:U1|Equal162~0                                                ; 2       ;
; camera_base_module:U1|camera_control_module:U1|Selector12~13                                             ; 2       ;
; camera_base_module:U1|camera_control_module:U1|WideNor0~32                                               ; 2       ;
; camera_base_module:U1|camera_control_module:U1|Selector7~7                                               ; 2       ;
; camera_base_module:U1|camera_control_module:U1|Selector7~6                                               ; 2       ;
; camera_base_module:U1|camera_control_module:U1|Selector12~12                                             ; 2       ;
; camera_base_module:U1|camera_control_module:U1|WideNor0~24                                               ; 2       ;
; camera_base_module:U1|camera_control_module:U1|Selector14~5                                              ; 2       ;
; camera_base_module:U1|camera_control_module:U1|WideNor0~22                                               ; 2       ;
; camera_base_module:U1|camera_control_module:U1|WideNor0~20                                               ; 2       ;
; camera_base_module:U1|camera_control_module:U1|Selector15~0                                              ; 2       ;
; camera_base_module:U1|camera_control_module:U1|Selector6~7                                               ; 2       ;
; camera_base_module:U1|camera_control_module:U1|Selector14~4                                              ; 2       ;
; camera_base_module:U1|camera_control_module:U1|Selector12~9                                              ; 2       ;
; camera_base_module:U1|camera_control_module:U1|Selector12~6                                              ; 2       ;
; camera_base_module:U1|camera_control_module:U1|Selector7~5                                               ; 2       ;
; camera_base_module:U1|camera_control_module:U1|Selector7~4                                               ; 2       ;
; camera_base_module:U1|camera_control_module:U1|Selector7~3                                               ; 2       ;
; camera_base_module:U1|camera_control_module:U1|Selector6~2                                               ; 2       ;
; camera_base_module:U1|camera_control_module:U1|WideNor0~15                                               ; 2       ;
; camera_base_module:U1|camera_control_module:U1|WideNor0~11                                               ; 2       ;
; camera_base_module:U1|camera_control_module:U1|Selector7~1                                               ; 2       ;
; camera_base_module:U1|camera_control_module:U1|WideNor0~9                                                ; 2       ;
; camera_base_module:U1|camera_control_module:U1|WideNor0~8                                                ; 2       ;
; camera_base_module:U1|camera_control_module:U1|Selector8~13                                              ; 2       ;
; camera_base_module:U1|camera_control_module:U1|Selector8~11                                              ; 2       ;
; camera_base_module:U1|camera_control_module:U1|Selector1~1                                               ; 2       ;
; camera_base_module:U1|camera_control_module:U1|WideNor0~6                                                ; 2       ;
; camera_base_module:U1|camera_control_module:U1|WideNor0~5                                                ; 2       ;
; camera_base_module:U1|camera_control_module:U1|Selector8~7                                               ; 2       ;
; camera_base_module:U1|camera_control_module:U1|Selector8~6                                               ; 2       ;
; camera_base_module:U1|camera_control_module:U1|Selector6~0                                               ; 2       ;
; camera_base_module:U1|camera_control_module:U1|Selector8~4                                               ; 2       ;
; camera_base_module:U1|camera_control_module:U1|WideNor0~3                                                ; 2       ;
; camera_base_module:U1|camera_control_module:U1|WideNor0~2                                                ; 2       ;
; camera_base_module:U1|camera_control_module:U1|Selector12~2                                              ; 2       ;
; camera_base_module:U1|camera_control_module:U1|Selector8~3                                               ; 2       ;
; camera_base_module:U1|camera_control_module:U1|Selector2~0                                               ; 2       ;
; camera_base_module:U1|camera_control_module:U1|Selector8~1                                               ; 2       ;
; camera_base_module:U1|camera_save_module:U4|Equal0~2                                                     ; 2       ;
; camera_base_module:U1|camera_func_module:U3|F2_PCLK                                                      ; 2       ;
; camera_base_module:U1|camera_control_module:U1|D1[12]                                                    ; 2       ;
; camera_base_module:U1|camera_control_module:U1|D1[4]                                                     ; 2       ;
; camera_base_module:U1|camera_control_module:U1|D1[13]                                                    ; 2       ;
; camera_base_module:U1|camera_control_module:U1|D1[5]                                                     ; 2       ;
; camera_base_module:U1|camera_control_module:U1|D1[10]                                                    ; 2       ;
; camera_base_module:U1|camera_control_module:U1|D1[2]                                                     ; 2       ;
; camera_base_module:U1|camera_control_module:U1|D1[11]                                                    ; 2       ;
; camera_base_module:U1|camera_control_module:U1|D1[3]                                                     ; 2       ;
; camera_base_module:U1|camera_control_module:U1|D1[8]                                                     ; 2       ;
; camera_base_module:U1|camera_control_module:U1|D1[0]                                                     ; 2       ;
; camera_base_module:U1|camera_control_module:U1|D1[9]                                                     ; 2       ;
; camera_base_module:U1|camera_control_module:U1|D1[1]                                                     ; 2       ;
; camera_base_module:U1|camera_control_module:U1|D1[14]                                                    ; 2       ;
; camera_base_module:U1|camera_control_module:U1|D1[6]                                                     ; 2       ;
; camera_base_module:U1|camera_control_module:U1|D1[15]                                                    ; 2       ;
; camera_base_module:U1|camera_control_module:U1|D1[7]                                                     ; 2       ;
; camera_base_module:U1|camera_save_module:U4|Equal1~2                                                     ; 2       ;
; camera_base_module:U1|camera_save_module:U4|C2[6]                                                        ; 2       ;
; camera_base_module:U1|camera_save_module:U4|C2[8]                                                        ; 2       ;
; camera_base_module:U1|camera_save_module:U4|C2[9]                                                        ; 2       ;
; camera_base_module:U1|camera_save_module:U4|C2[7]                                                        ; 2       ;
; camera_base_module:U1|camera_save_module:U4|C2[5]                                                        ; 2       ;
; camera_base_module:U1|camera_save_module:U4|C2[4]                                                        ; 2       ;
; camera_base_module:U1|camera_save_module:U4|C2[3]                                                        ; 2       ;
; camera_base_module:U1|camera_save_module:U4|C2[2]                                                        ; 2       ;
; camera_base_module:U1|camera_save_module:U4|C2[1]                                                        ; 2       ;
; camera_base_module:U1|camera_save_module:U4|C2[0]                                                        ; 2       ;
; camera_base_module:U1|camera_save_module:U4|Equal0~0                                                     ; 2       ;
; camera_base_module:U1|sccb_func_module:U2|isDone                                                         ; 2       ;
; camera_base_module:U1|camera_control_module:U1|C1[8]                                                     ; 2       ;
; camera_base_module:U1|camera_control_module:U1|C1[9]                                                     ; 2       ;
; camera_base_module:U1|camera_control_module:U1|C1[10]                                                    ; 2       ;
; camera_base_module:U1|camera_control_module:U1|C1[11]                                                    ; 2       ;
; camera_base_module:U1|camera_control_module:U1|C1[12]                                                    ; 2       ;
; camera_base_module:U1|camera_control_module:U1|C1[13]                                                    ; 2       ;
; camera_base_module:U1|camera_control_module:U1|C1[14]                                                    ; 2       ;
; camera_base_module:U1|camera_control_module:U1|C1[15]                                                    ; 2       ;
; camera_base_module:U1|sccb_func_module:U2|Mux0~5                                                         ; 2       ;
; camera_base_module:U1|sccb_func_module:U2|Mux0~4                                                         ; 2       ;
; camera_base_module:U1|sccb_func_module:U2|Mux0~2                                                         ; 2       ;
; camera_base_module:U1|sccb_func_module:U2|Mux0~1                                                         ; 2       ;
; camera_base_module:U1|sccb_func_module:U2|Add1~0                                                         ; 2       ;
; camera_base_module:U1|sccb_func_module:U2|Mux0~0                                                         ; 2       ;
; camera_base_module:U1|sccb_func_module:U2|Equal0~4                                                       ; 2       ;
; camera_base_module:U1|sccb_func_module:U2|Mux4~4                                                         ; 2       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|D2[15]                                         ; 2       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|D2[14]                                         ; 2       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|D2[13]                                         ; 2       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|D2[12]                                         ; 2       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|D2[11]                                         ; 2       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|D2[10]                                         ; 2       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|D2[9]                                          ; 2       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|D2[8]                                          ; 2       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|D2[7]                                          ; 2       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|D2[6]                                          ; 2       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|D2[5]                                          ; 2       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|D2[4]                                          ; 2       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|D2[3]                                          ; 2       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|D2[2]                                          ; 2       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|D2[1]                                          ; 2       ;
; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|always5~0                                        ; 2       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|D2[0]                                          ; 2       ;
; graphic_module:U2|isB                                                                                    ; 2       ;
; graphic_module:U2|F1[10]                                                                                 ; 2       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|Selector66~1                                   ; 2       ;
; isCall[1]                                                                                                ; 2       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_control_module:u1|Mux1~1                                      ; 2       ;
; camera_base_module:U1|sccb_func_module:U2|isQ                                                            ; 2       ;
; camera_base_module:U1|sccb_func_module:U2|Mux5~3                                                         ; 2       ;
; camera_base_module:U1|sccb_func_module:U2|Mux5~2                                                         ; 2       ;
; camera_base_module:U1|sccb_func_module:U2|Mux5~1                                                         ; 2       ;
; camera_base_module:U1|sccb_func_module:U2|i[1]~4                                                         ; 2       ;
; camera_base_module:U1|sccb_func_module:U2|Mux5~0                                                         ; 2       ;
; camera_base_module:U1|sccb_func_module:U2|Selector1~7                                                    ; 2       ;
; camera_base_module:U1|sccb_func_module:U2|Equal0~2                                                       ; 2       ;
; camera_base_module:U1|sccb_func_module:U2|Equal1~3                                                       ; 2       ;
; camera_base_module:U1|camera_control_module:U1|isCall                                                    ; 2       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_control_module:u1|Mux3~0                                      ; 2       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_control_module:u1|Mux2~0                                      ; 2       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_control_module:u1|isDone[1]~0                                 ; 2       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_control_module:u1|isCall[0]~2                                 ; 2       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|C1[10]~27                                      ; 2       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|C1[10]~16                                      ; 2       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|i~13                                           ; 2       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|CX[0]                                          ; 2       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|CX[1]                                          ; 2       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|CX[2]                                          ; 2       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|CX[3]                                          ; 2       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|CX[4]                                          ; 2       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|CX[5]                                          ; 2       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|CX[9]                                          ; 2       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|CX[6]                                          ; 2       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|CX[7]                                          ; 2       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|CX[8]                                          ; 2       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|CX[10]                                         ; 2       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|CX[11]                                         ; 2       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|CX[12]                                         ; 2       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|CX[13]                                         ; 2       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|Mux11~0                                        ; 2       ;
; camera_base_module:U1|sccb_func_module:U2|Equal2~0                                                       ; 2       ;
; camera_base_module:U1|sccb_func_module:U2|Equal4~2                                                       ; 2       ;
; camera_base_module:U1|sccb_func_module:U2|Equal4~0                                                       ; 2       ;
; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1~2                                             ; 2       ;
; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1~1                                             ; 2       ;
; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|Equal3~2                                         ; 2       ;
; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|comb~1                                           ; 2       ;
; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|Equal1~0                                         ; 2       ;
; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|LessThan0~0                                      ; 2       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|rA[5]~13                                       ; 2       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|Mux27~4                                        ; 2       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|Mux27~2                                        ; 2       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|Mux27~1                                        ; 2       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|Selector35~0                                   ; 2       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|Selector34~0                                   ; 2       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|Decoder0~0                                     ; 2       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|Equal2~0                                       ; 2       ;
; camera_base_module:U1|C                                                                                  ; 2       ;
; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|V                                                ; 2       ;
; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|H                                                ; 2       ;
; camera_base_module:U1|camera_func_module:U3|CH[10]                                                       ; 2       ;
; camera_base_module:U1|camera_func_module:U3|CH[9]                                                        ; 2       ;
; camera_base_module:U1|camera_func_module:U3|CV[8]                                                        ; 2       ;
; camera_base_module:U1|camera_func_module:U3|CH[8]                                                        ; 2       ;
; camera_base_module:U1|camera_func_module:U3|CV[7]                                                        ; 2       ;
; camera_base_module:U1|camera_func_module:U3|CH[7]                                                        ; 2       ;
; camera_base_module:U1|camera_func_module:U3|CV[6]                                                        ; 2       ;
; camera_base_module:U1|camera_func_module:U3|CH[6]                                                        ; 2       ;
; camera_base_module:U1|camera_func_module:U3|CV[5]                                                        ; 2       ;
; camera_base_module:U1|camera_func_module:U3|CH[5]                                                        ; 2       ;
; camera_base_module:U1|camera_func_module:U3|CV[4]                                                        ; 2       ;
; camera_base_module:U1|camera_func_module:U3|CH[4]                                                        ; 2       ;
; camera_base_module:U1|camera_func_module:U3|CV[3]                                                        ; 2       ;
; camera_base_module:U1|camera_func_module:U3|CH[3]                                                        ; 2       ;
; camera_base_module:U1|camera_func_module:U3|CV[2]                                                        ; 2       ;
; camera_base_module:U1|camera_func_module:U3|CH[2]                                                        ; 2       ;
; camera_base_module:U1|camera_func_module:U3|CV[1]                                                        ; 2       ;
; camera_base_module:U1|camera_func_module:U3|CH[1]                                                        ; 2       ;
; camera_base_module:U1|camera_func_module:U3|CV[0]                                                        ; 2       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_control_module:u1|C1[10]                                      ; 2       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_control_module:u1|C1[9]                                       ; 2       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_control_module:u1|C1[8]                                       ; 2       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_control_module:u1|C1[7]                                       ; 2       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_control_module:u1|C1[6]                                       ; 2       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_control_module:u1|C1[5]                                       ; 2       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_control_module:u1|C1[4]                                       ; 2       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_control_module:u1|C1[3]                                       ; 2       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_control_module:u1|C1[2]                                       ; 2       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_control_module:u1|C1[1]                                       ; 2       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|i[2]~3                                         ; 2       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|C1[7]                                          ; 2       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|C1[6]                                          ; 2       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|C1[5]                                          ; 2       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|C1[4]                                          ; 2       ;
; camera_base_module:U1|camera_save_module:U4|RAM~0feeder                                                  ; 1       ;
; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~0feeder                                       ; 1       ;
; pll_module:U0|altpll:altpll_component|pll_module_altpll1:auto_generated|wire_pll1_clk[0]~clkctrl_e_S_CLK ; 1       ;
; CMOS_DQ[7]~input                                                                                         ; 1       ;
; CMOS_DQ[6]~input                                                                                         ; 1       ;
; CMOS_DQ[5]~input                                                                                         ; 1       ;
; CMOS_DQ[4]~input                                                                                         ; 1       ;
; CMOS_DQ[3]~input                                                                                         ; 1       ;
; CMOS_DQ[2]~input                                                                                         ; 1       ;
; CMOS_DQ[1]~input                                                                                         ; 1       ;
; CMOS_DQ[0]~input                                                                                         ; 1       ;
; CMOS_VSYNC~input                                                                                         ; 1       ;
; CMOS_PCLK~input                                                                                          ; 1       ;
; CMOS_HREF~input                                                                                          ; 1       ;
; clk~input                                                                                                ; 1       ;
; S_DQ[15]~input                                                                                           ; 1       ;
; S_DQ[14]~input                                                                                           ; 1       ;
; S_DQ[13]~input                                                                                           ; 1       ;
; S_DQ[12]~input                                                                                           ; 1       ;
; S_DQ[11]~input                                                                                           ; 1       ;
; S_DQ[10]~input                                                                                           ; 1       ;
; S_DQ[9]~input                                                                                            ; 1       ;
; S_DQ[8]~input                                                                                            ; 1       ;
; S_DQ[7]~input                                                                                            ; 1       ;
; S_DQ[6]~input                                                                                            ; 1       ;
; S_DQ[5]~input                                                                                            ; 1       ;
; S_DQ[4]~input                                                                                            ; 1       ;
; S_DQ[3]~input                                                                                            ; 1       ;
; S_DQ[2]~input                                                                                            ; 1       ;
; S_DQ[1]~input                                                                                            ; 1       ;
; S_DQ[0]~input                                                                                            ; 1       ;
; DataU1[15]                                                                                               ; 1       ;
; DataU1[14]                                                                                               ; 1       ;
; DataU1[13]                                                                                               ; 1       ;
; DataU1[12]                                                                                               ; 1       ;
; DataU1[11]                                                                                               ; 1       ;
; DataU1[10]                                                                                               ; 1       ;
; DataU1[9]                                                                                                ; 1       ;
; DataU1[8]                                                                                                ; 1       ;
; DataU1[7]                                                                                                ; 1       ;
; DataU1[6]                                                                                                ; 1       ;
; DataU1[5]                                                                                                ; 1       ;
; DataU1[4]                                                                                                ; 1       ;
; DataU1[3]                                                                                                ; 1       ;
; DataU1[2]                                                                                                ; 1       ;
; DataU1[1]                                                                                                ; 1       ;
; DataU1[0]                                                                                                ; 1       ;
; camera_base_module:U1|DataU1[12]                                                                         ; 1       ;
; camera_base_module:U1|DataU1[4]                                                                          ; 1       ;
; camera_base_module:U1|DataU1[13]                                                                         ; 1       ;
; camera_base_module:U1|DataU1[5]                                                                          ; 1       ;
; camera_base_module:U1|DataU1[10]                                                                         ; 1       ;
; camera_base_module:U1|DataU1[2]                                                                          ; 1       ;
; camera_base_module:U1|DataU1[11]                                                                         ; 1       ;
; camera_base_module:U1|DataU1[3]                                                                          ; 1       ;
; camera_base_module:U1|DataU1[8]                                                                          ; 1       ;
; camera_base_module:U1|DataU1[0]                                                                          ; 1       ;
; camera_base_module:U1|DataU1[9]                                                                          ; 1       ;
; camera_base_module:U1|DataU1[1]                                                                          ; 1       ;
; camera_base_module:U1|DataU1[14]                                                                         ; 1       ;
; camera_base_module:U1|DataU1[6]                                                                          ; 1       ;
; camera_base_module:U1|DataU1[15]                                                                         ; 1       ;
; camera_base_module:U1|DataU1[7]                                                                          ; 1       ;
; DataU1[25]                                                                                               ; 1       ;
; DataU1[24]                                                                                               ; 1       ;
; DataU1[34]                                                                                               ; 1       ;
; DataU1[23]                                                                                               ; 1       ;
; DataU1[33]                                                                                               ; 1       ;
; DataU1[22]                                                                                               ; 1       ;
; DataU1[32]                                                                                               ; 1       ;
; DataU1[21]                                                                                               ; 1       ;
; DataU1[31]                                                                                               ; 1       ;
; DataU1[20]                                                                                               ; 1       ;
; DataU1[30]                                                                                               ; 1       ;
; DataU1[19]                                                                                               ; 1       ;
; DataU1[29]                                                                                               ; 1       ;
; DataU1[18]                                                                                               ; 1       ;
; DataU1[28]                                                                                               ; 1       ;
; DataU1[17]                                                                                               ; 1       ;
; DataU1[27]                                                                                               ; 1       ;
; DataU1[16]                                                                                               ; 1       ;
; DataU1[26]                                                                                               ; 1       ;
; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[1]~26                                         ; 1       ;
; isEn~0                                                                                                   ; 1       ;
; graphic_module:U2|isA~0                                                                                  ; 1       ;
; camera_base_module:U1|sccb_func_module:U2|Go[1]~1                                                        ; 1       ;
; camera_base_module:U1|C~0                                                                                ; 1       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|rCMD~36                                        ; 1       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|rCMD~35                                        ; 1       ;
; camera_base_module:U1|sccb_func_module:U2|Selector1~9                                                    ; 1       ;
; camera_base_module:U1|sccb_func_module:U2|Selector1~8                                                    ; 1       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_control_module:u1|Mux0~6                                      ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector13~15                                             ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Equal124~2                                                ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Equal171~2                                                ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Equal67~3                                                 ; 1       ;
; camera_base_module:U1|camera_control_module:U1|WideNor0~47                                               ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector12~22                                             ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Equal36~2                                                 ; 1       ;
; camera_base_module:U1|sccb_func_module:U2|rSDA~2                                                         ; 1       ;
; camera_base_module:U1|sccb_func_module:U2|Selector18~10                                                  ; 1       ;
; camera_base_module:U1|sccb_func_module:U2|isAck~4                                                        ; 1       ;
; camera_base_module:U1|sccb_func_module:U2|Mux3~6                                                         ; 1       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_control_module:u1|isCall[2]~7                                 ; 1       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|i~38                                           ; 1       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|i~37                                           ; 1       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|Selector102~2                                  ; 1       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|rA~53                                          ; 1       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|rA~52                                          ; 1       ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|rCMD~34                                        ; 1       ;
; camera_base_module:U1|camera_func_module:U3|B1_DQ[7]                                                     ; 1       ;
; camera_base_module:U1|camera_func_module:U3|B1_DQ[6]                                                     ; 1       ;
; camera_base_module:U1|camera_func_module:U3|B1_DQ[5]                                                     ; 1       ;
; camera_base_module:U1|camera_func_module:U3|B1_DQ[4]                                                     ; 1       ;
; camera_base_module:U1|camera_func_module:U3|B1_DQ[3]                                                     ; 1       ;
; camera_base_module:U1|camera_func_module:U3|B1_DQ[2]                                                     ; 1       ;
; camera_base_module:U1|camera_func_module:U3|B1_DQ[1]                                                     ; 1       ;
; camera_base_module:U1|camera_func_module:U3|B1_DQ[0]                                                     ; 1       ;
; camera_base_module:U1|camera_func_module:U3|B1_VS                                                        ; 1       ;
; camera_base_module:U1|camera_control_module:U1|isEn~0                                                    ; 1       ;
; camera_base_module:U1|camera_func_module:U3|D2~34                                                        ; 1       ;
; camera_base_module:U1|camera_func_module:U3|D1[7]                                                        ; 1       ;
; camera_base_module:U1|camera_func_module:U3|D2~33                                                        ; 1       ;
; camera_base_module:U1|camera_func_module:U3|D1[6]                                                        ; 1       ;
; camera_base_module:U1|camera_func_module:U3|D2~32                                                        ; 1       ;
; camera_base_module:U1|camera_func_module:U3|D1[5]                                                        ; 1       ;
; camera_base_module:U1|camera_func_module:U3|D2~31                                                        ; 1       ;
; camera_base_module:U1|camera_func_module:U3|D1[4]                                                        ; 1       ;
; camera_base_module:U1|camera_func_module:U3|D2~30                                                        ; 1       ;
; camera_base_module:U1|camera_func_module:U3|D1[3]                                                        ; 1       ;
; camera_base_module:U1|camera_func_module:U3|D2~29                                                        ; 1       ;
; camera_base_module:U1|camera_func_module:U3|D1[2]                                                        ; 1       ;
; camera_base_module:U1|camera_func_module:U3|D2~28                                                        ; 1       ;
; camera_base_module:U1|camera_func_module:U3|D1[1]                                                        ; 1       ;
; camera_base_module:U1|camera_func_module:U3|D2~27                                                        ; 1       ;
; camera_base_module:U1|camera_func_module:U3|D1[0]                                                        ; 1       ;
; camera_base_module:U1|camera_func_module:U3|D2~26                                                        ; 1       ;
; camera_base_module:U1|camera_func_module:U3|D2~25                                                        ; 1       ;
; camera_base_module:U1|camera_func_module:U3|D2~24                                                        ; 1       ;
; camera_base_module:U1|camera_func_module:U3|D2~23                                                        ; 1       ;
; camera_base_module:U1|camera_func_module:U3|D2~22                                                        ; 1       ;
; camera_base_module:U1|camera_func_module:U3|D2~21                                                        ; 1       ;
; camera_base_module:U1|camera_func_module:U3|D2~20                                                        ; 1       ;
; camera_base_module:U1|camera_func_module:U3|D2~19                                                        ; 1       ;
; camera_base_module:U1|camera_func_module:U3|B1_PCLK                                                      ; 1       ;
; camera_base_module:U1|camera_func_module:U3|B2_VS                                                        ; 1       ;
; camera_base_module:U1|camera_func_module:U3|F2_HREF                                                      ; 1       ;
; camera_base_module:U1|camera_func_module:U3|B2_PCLK                                                      ; 1       ;
; camera_base_module:U1|camera_func_module:U3|isFrame~0                                                    ; 1       ;
; camera_base_module:U1|camera_func_module:U3|F2_VS                                                        ; 1       ;
; camera_base_module:U1|camera_func_module:U3|B1_HREF                                                      ; 1       ;
; camera_base_module:U1|camera_save_module:U4|RAM_rtl_0_bypass[36]                                         ; 1       ;
; camera_base_module:U1|camera_save_module:U4|RAM~16                                                       ; 1       ;
; camera_base_module:U1|camera_save_module:U4|RAM_rtl_0_bypass[35]                                         ; 1       ;
; camera_base_module:U1|camera_save_module:U4|RAM~15                                                       ; 1       ;
; camera_base_module:U1|camera_save_module:U4|RAM_rtl_0_bypass[34]                                         ; 1       ;
; camera_base_module:U1|camera_save_module:U4|RAM~14                                                       ; 1       ;
; camera_base_module:U1|camera_save_module:U4|RAM_rtl_0_bypass[33]                                         ; 1       ;
; camera_base_module:U1|camera_save_module:U4|RAM~13                                                       ; 1       ;
; camera_base_module:U1|camera_save_module:U4|RAM_rtl_0_bypass[32]                                         ; 1       ;
; camera_base_module:U1|camera_save_module:U4|RAM~12                                                       ; 1       ;
; camera_base_module:U1|camera_save_module:U4|RAM_rtl_0_bypass[31]                                         ; 1       ;
; camera_base_module:U1|camera_save_module:U4|RAM~11                                                       ; 1       ;
; camera_base_module:U1|camera_save_module:U4|RAM_rtl_0_bypass[30]                                         ; 1       ;
; camera_base_module:U1|camera_save_module:U4|RAM~10                                                       ; 1       ;
; camera_base_module:U1|camera_save_module:U4|RAM_rtl_0_bypass[29]                                         ; 1       ;
; camera_base_module:U1|camera_save_module:U4|RAM~9                                                        ; 1       ;
; camera_base_module:U1|camera_save_module:U4|RAM_rtl_0_bypass[28]                                         ; 1       ;
; camera_base_module:U1|camera_save_module:U4|RAM~8                                                        ; 1       ;
; camera_base_module:U1|camera_save_module:U4|RAM_rtl_0_bypass[27]                                         ; 1       ;
; camera_base_module:U1|camera_save_module:U4|RAM~7                                                        ; 1       ;
; camera_base_module:U1|camera_save_module:U4|RAM_rtl_0_bypass[26]                                         ; 1       ;
; camera_base_module:U1|camera_save_module:U4|RAM~6                                                        ; 1       ;
; camera_base_module:U1|camera_save_module:U4|RAM_rtl_0_bypass[25]                                         ; 1       ;
; camera_base_module:U1|camera_save_module:U4|RAM~5                                                        ; 1       ;
; camera_base_module:U1|camera_save_module:U4|RAM_rtl_0_bypass[24]                                         ; 1       ;
; camera_base_module:U1|camera_save_module:U4|RAM~4                                                        ; 1       ;
; camera_base_module:U1|camera_save_module:U4|RAM_rtl_0_bypass[23]                                         ; 1       ;
; camera_base_module:U1|camera_save_module:U4|RAM~3                                                        ; 1       ;
; camera_base_module:U1|camera_save_module:U4|RAM_rtl_0_bypass[22]                                         ; 1       ;
; camera_base_module:U1|camera_save_module:U4|RAM~2                                                        ; 1       ;
; camera_base_module:U1|camera_save_module:U4|RAM_rtl_0_bypass[21]                                         ; 1       ;
; camera_base_module:U1|camera_save_module:U4|RAM~1                                                        ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector3~6                                               ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector11~13                                             ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector11~12                                             ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector11~11                                             ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector11~10                                             ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector11~9                                              ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector11~8                                              ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector2~15                                              ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector2~14                                              ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector2~13                                              ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector2~12                                              ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector2~11                                              ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector10~19                                             ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector10~18                                             ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector10~17                                             ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector10~16                                             ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector10~15                                             ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector10~14                                             ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector11~6                                              ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector11~5                                              ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector5~15                                              ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector5~13                                              ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector5~12                                              ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector5~11                                              ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector5~9                                               ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector5~8                                               ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector10~12                                             ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector10~11                                             ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector5~7                                               ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector5~6                                               ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector2~9                                               ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector10~9                                              ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector10~8                                              ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector5~5                                               ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector5~4                                               ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector5~3                                               ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector5~2                                               ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector13~14                                             ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector13~13                                             ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector13~12                                             ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector13~11                                             ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector13~10                                             ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Equal140~0                                                ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector13~9                                              ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector4~6                                               ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector4~5                                               ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector12~21                                             ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector12~20                                             ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector12~19                                             ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector12~18                                             ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector12~17                                             ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector12~16                                             ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector7~34                                              ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector7~32                                              ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Equal49~0                                                 ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector7~30                                              ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector7~29                                              ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector7~28                                              ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector7~27                                              ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector7~26                                              ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector7~25                                              ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector7~24                                              ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector7~23                                              ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector7~22                                              ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector7~21                                              ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector15~20                                             ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector15~18                                             ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector15~17                                             ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector15~16                                             ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector15~15                                             ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector15~13                                             ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector15~12                                             ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector15~11                                             ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector15~9                                              ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector6~9                                               ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector6~8                                               ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector14~26                                             ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector14~25                                             ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector14~23                                             ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector14~22                                             ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector14~21                                             ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector14~19                                             ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector14~18                                             ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector14~17                                             ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector14~16                                             ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector15~7                                              ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector15~6                                              ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector15~5                                              ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector15~4                                              ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector13~7                                              ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector13~6                                              ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector14~15                                             ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector14~13                                             ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector14~12                                             ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector1~11                                              ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector1~10                                              ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector7~19                                              ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector7~18                                              ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector7~17                                              ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector7~16                                              ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector7~15                                              ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector1~9                                               ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector1~8                                               ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector1~7                                               ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector1~6                                               ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector1~5                                               ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector7~13                                              ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector13~5                                              ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector2~6                                               ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector2~5                                               ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector2~4                                               ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector2~3                                               ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector2~1                                               ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector9~10                                              ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector9~9                                               ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector9~8                                               ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector9~6                                               ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector9~5                                               ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector9~4                                               ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector9~3                                               ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector9~2                                               ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector7~11                                              ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector10~5                                              ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector10~3                                              ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector10~2                                              ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector10~1                                              ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector11~2                                              ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector11~1                                              ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector0~10                                              ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector0~9                                               ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector0~7                                               ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector0~6                                               ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector0~5                                               ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector7~9                                               ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector0~4                                               ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector0~3                                               ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector0~2                                               ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector0~1                                               ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector0~0                                               ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector8~16                                              ; 1       ;
; camera_base_module:U1|camera_control_module:U1|WideNor0~45                                               ; 1       ;
; camera_base_module:U1|camera_control_module:U1|WideNor0~43                                               ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector4~3                                               ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector4~2                                               ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector4~1                                               ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector4~0                                               ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Equal70~0                                                 ; 1       ;
; camera_base_module:U1|camera_control_module:U1|WideNor0~42                                               ; 1       ;
; camera_base_module:U1|camera_control_module:U1|WideNor0~41                                               ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector3~4                                               ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector3~3                                               ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector3~2                                               ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector3~1                                               ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector14~8                                              ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector14~6                                              ; 1       ;
; camera_base_module:U1|camera_control_module:U1|WideNor0~39                                               ; 1       ;
; camera_base_module:U1|camera_control_module:U1|WideNor0~37                                               ; 1       ;
; camera_base_module:U1|camera_control_module:U1|WideNor0~36                                               ; 1       ;
; camera_base_module:U1|camera_control_module:U1|WideNor0~35                                               ; 1       ;
; camera_base_module:U1|camera_control_module:U1|WideNor0~34                                               ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector1~3                                               ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector1~2                                               ; 1       ;
; camera_base_module:U1|camera_control_module:U1|WideNor0~31                                               ; 1       ;
; camera_base_module:U1|camera_control_module:U1|WideNor0~30                                               ; 1       ;
; camera_base_module:U1|camera_control_module:U1|WideNor0~29                                               ; 1       ;
; camera_base_module:U1|camera_control_module:U1|WideNor0~28                                               ; 1       ;
; camera_base_module:U1|camera_control_module:U1|WideNor0~27                                               ; 1       ;
; camera_base_module:U1|camera_control_module:U1|WideNor0~26                                               ; 1       ;
; camera_base_module:U1|camera_control_module:U1|WideNor0~25                                               ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector12~11                                             ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector12~10                                             ; 1       ;
; camera_base_module:U1|camera_control_module:U1|WideNor0~23                                               ; 1       ;
; camera_base_module:U1|camera_control_module:U1|WideNor0~21                                               ; 1       ;
; camera_base_module:U1|camera_control_module:U1|WideNor0~19                                               ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Equal160~0                                                ; 1       ;
; camera_base_module:U1|camera_control_module:U1|WideNor0~18                                               ; 1       ;
; camera_base_module:U1|camera_control_module:U1|WideNor0~17                                               ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector6~6                                               ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector6~5                                               ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector6~4                                               ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector6~3                                               ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Equal183~0                                                ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector14~3                                              ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector14~2                                              ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector14~1                                              ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector12~8                                              ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector12~7                                              ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector12~5                                              ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector12~4                                              ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector12~3                                              ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector7~2                                               ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector6~1                                               ; 1       ;
; camera_base_module:U1|camera_control_module:U1|WideNor0~16                                               ; 1       ;
; camera_base_module:U1|camera_control_module:U1|WideNor0~14                                               ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Equal96~0                                                 ; 1       ;
; camera_base_module:U1|camera_control_module:U1|WideNor0~13                                               ; 1       ;
; camera_base_module:U1|camera_control_module:U1|WideNor0~12                                               ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Equal16~1                                                 ; 1       ;
; camera_base_module:U1|camera_control_module:U1|WideNor0~10                                               ; 1       ;
; camera_base_module:U1|camera_control_module:U1|WideNor0~7                                                ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector8~15                                              ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector8~14                                              ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector8~12                                              ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Equal152~0                                                ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector8~10                                              ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector8~9                                               ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Equal56~0                                                 ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector8~8                                               ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector1~0                                               ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Equal112~0                                                ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Equal167~5                                                ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Equal88~0                                                 ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector8~5                                               ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Equal72~2                                                 ; 1       ;
; camera_base_module:U1|camera_control_module:U1|WideNor0~4                                                ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Equal128~2                                                ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector8~2                                               ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Equal8~0                                                  ; 1       ;
; camera_base_module:U1|camera_control_module:U1|Selector8~0                                               ; 1       ;
; camera_base_module:U1|camera_func_module:U3|D2~18                                                        ; 1       ;
; camera_base_module:U1|camera_func_module:U3|D2~17                                                        ; 1       ;
; camera_base_module:U1|camera_func_module:U3|D2~16                                                        ; 1       ;
; camera_base_module:U1|camera_func_module:U3|D2~15                                                        ; 1       ;
; camera_base_module:U1|camera_func_module:U3|D2~14                                                        ; 1       ;
+----------------------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-----------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------+----------------------+-----------------+-----------------+---------------+
; Name                                                                                                                  ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs ;
+-----------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------+----------------------+-----------------+-----------------+---------------+
; camera_base_module:U1|camera_save_module:U4|altsyncram:RAM_rtl_0|altsyncram_nki1:auto_generated|ALTSYNCRAM            ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 35           ; 1024         ; 35           ; yes                    ; no                      ; yes                    ; no                      ; 35840 ; 1024                        ; 35                          ; 1024                        ; 35                          ; 35840               ; 4    ; None ; M9K_X15_Y14_N0, M9K_X15_Y12_N0, M9K_X15_Y11_N0, M9K_X15_Y13_N0 ; Old data             ; Old data        ; Old data        ; No - Unknown  ;
; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_h4f1:auto_generated|ALTSYNCRAM ; M9K  ; Simple Dual Port ; Dual Clocks  ; 1024         ; 16           ; 1024         ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 1024                        ; 16                          ; 1024                        ; 16                          ; 16384               ; 2    ; None ; M9K_X27_Y8_N0, M9K_X27_Y7_N0                                   ; Don't care           ; Old data        ; Old data        ; Yes           ;
+-----------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------+----------------------+-----------------+-----------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------+
; Routing Usage Summary                          ;
+-----------------------+------------------------+
; Routing Resource Type ; Usage                  ;
+-----------------------+------------------------+
; Block interconnects   ; 1,906 / 32,401 ( 6 % ) ;
; C16 interconnects     ; 43 / 1,326 ( 3 % )     ;
; C4 interconnects      ; 892 / 21,816 ( 4 % )   ;
; Direct links          ; 253 / 32,401 ( < 1 % ) ;
; Global clocks         ; 3 / 10 ( 30 % )        ;
; Local interconnects   ; 816 / 10,320 ( 8 % )   ;
; R24 interconnects     ; 48 / 1,289 ( 4 % )     ;
; R4 interconnects      ; 957 / 28,186 ( 3 % )   ;
+-----------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 11.74) ; Number of LABs  (Total = 117) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 17                            ;
; 2                                           ; 4                             ;
; 3                                           ; 1                             ;
; 4                                           ; 3                             ;
; 5                                           ; 1                             ;
; 6                                           ; 3                             ;
; 7                                           ; 0                             ;
; 8                                           ; 1                             ;
; 9                                           ; 1                             ;
; 10                                          ; 1                             ;
; 11                                          ; 2                             ;
; 12                                          ; 3                             ;
; 13                                          ; 9                             ;
; 14                                          ; 9                             ;
; 15                                          ; 9                             ;
; 16                                          ; 53                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.97) ; Number of LABs  (Total = 117) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 83                            ;
; 1 Clock                            ; 86                            ;
; 1 Clock enable                     ; 32                            ;
; 1 Sync. clear                      ; 7                             ;
; 1 Sync. load                       ; 8                             ;
; 2 Clock enables                    ; 11                            ;
; 2 Clocks                           ; 4                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 16.79) ; Number of LABs  (Total = 117) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 3                             ;
; 2                                            ; 17                            ;
; 3                                            ; 0                             ;
; 4                                            ; 3                             ;
; 5                                            ; 2                             ;
; 6                                            ; 1                             ;
; 7                                            ; 0                             ;
; 8                                            ; 1                             ;
; 9                                            ; 0                             ;
; 10                                           ; 0                             ;
; 11                                           ; 1                             ;
; 12                                           ; 3                             ;
; 13                                           ; 0                             ;
; 14                                           ; 1                             ;
; 15                                           ; 3                             ;
; 16                                           ; 18                            ;
; 17                                           ; 11                            ;
; 18                                           ; 5                             ;
; 19                                           ; 3                             ;
; 20                                           ; 3                             ;
; 21                                           ; 4                             ;
; 22                                           ; 4                             ;
; 23                                           ; 0                             ;
; 24                                           ; 3                             ;
; 25                                           ; 5                             ;
; 26                                           ; 6                             ;
; 27                                           ; 4                             ;
; 28                                           ; 6                             ;
; 29                                           ; 3                             ;
; 30                                           ; 3                             ;
; 31                                           ; 2                             ;
; 32                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 7.06) ; Number of LABs  (Total = 117) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 18                            ;
; 2                                               ; 5                             ;
; 3                                               ; 6                             ;
; 4                                               ; 8                             ;
; 5                                               ; 6                             ;
; 6                                               ; 9                             ;
; 7                                               ; 12                            ;
; 8                                               ; 13                            ;
; 9                                               ; 6                             ;
; 10                                              ; 6                             ;
; 11                                              ; 8                             ;
; 12                                              ; 5                             ;
; 13                                              ; 6                             ;
; 14                                              ; 4                             ;
; 15                                              ; 1                             ;
; 16                                              ; 3                             ;
; 17                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 14.67) ; Number of LABs  (Total = 117) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 4                             ;
; 3                                            ; 11                            ;
; 4                                            ; 6                             ;
; 5                                            ; 4                             ;
; 6                                            ; 4                             ;
; 7                                            ; 8                             ;
; 8                                            ; 6                             ;
; 9                                            ; 4                             ;
; 10                                           ; 3                             ;
; 11                                           ; 1                             ;
; 12                                           ; 2                             ;
; 13                                           ; 1                             ;
; 14                                           ; 3                             ;
; 15                                           ; 6                             ;
; 16                                           ; 4                             ;
; 17                                           ; 3                             ;
; 18                                           ; 9                             ;
; 19                                           ; 3                             ;
; 20                                           ; 6                             ;
; 21                                           ; 3                             ;
; 22                                           ; 1                             ;
; 23                                           ; 1                             ;
; 24                                           ; 3                             ;
; 25                                           ; 0                             ;
; 26                                           ; 0                             ;
; 27                                           ; 2                             ;
; 28                                           ; 0                             ;
; 29                                           ; 5                             ;
; 30                                           ; 1                             ;
; 31                                           ; 0                             ;
; 32                                           ; 7                             ;
; 33                                           ; 1                             ;
; 34                                           ; 4                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 75        ; 0            ; 75        ; 0            ; 0            ; 75        ; 75        ; 0            ; 75        ; 75        ; 0            ; 62           ; 0            ; 0            ; 30           ; 0            ; 62           ; 30           ; 0            ; 0            ; 0            ; 62           ; 0            ; 0            ; 0            ; 0            ; 0            ; 75        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 75           ; 0         ; 75           ; 75           ; 0         ; 0         ; 75           ; 0         ; 0         ; 75           ; 13           ; 75           ; 75           ; 45           ; 75           ; 13           ; 45           ; 75           ; 75           ; 75           ; 13           ; 75           ; 75           ; 75           ; 75           ; 75           ; 0         ; 75           ; 75           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; S_CLK              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_CKE              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_NCS              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_NRAS             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_NCAS             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_NWE              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_A[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_A[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_A[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_A[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_A[4]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_A[5]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_A[6]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_A[7]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_A[8]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_A[9]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_A[10]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_A[11]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_A[12]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_BA[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_BA[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_DQM[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_DQM[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_HSYNC          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_VSYNC          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGAD[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGAD[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGAD[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGAD[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGAD[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGAD[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGAD[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGAD[7]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGAD[8]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGAD[9]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGAD[10]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGAD[11]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGAD[12]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGAD[13]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGAD[14]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGAD[15]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CMOS_SCL           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CMOS_XCLK          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; test_CMOS_SCL      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; test_CMOS_SDA      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_DQ[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_DQ[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_DQ[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_DQ[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_DQ[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_DQ[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_DQ[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_DQ[7]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_DQ[8]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_DQ[9]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_DQ[10]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_DQ[11]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_DQ[12]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_DQ[13]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_DQ[14]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_DQ[15]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CMOS_SDA           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst_n              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CMOS_HREF          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CMOS_PCLK          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CMOS_VSYNC         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CMOS_DQ[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CMOS_DQ[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CMOS_DQ[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CMOS_DQ[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CMOS_DQ[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CMOS_DQ[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CMOS_DQ[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CMOS_DQ[7]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                       ;
+------------------------------------------------+------------------------------------------------+-------------------+
; Source Clock(s)                                ; Destination Clock(s)                           ; Delay Added in ns ;
+------------------------------------------------+------------------------------------------------+-------------------+
; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 6.7               ;
; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 1.3               ;
+------------------------------------------------+------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                     ;
+------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                  ; Destination Register                                                                                                                       ; Delay Added in ns ;
+------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|D2[15] ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_h4f1:auto_generated|ram_block1a15~porta_datain_reg0 ; 0.416             ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|D2[14] ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_h4f1:auto_generated|ram_block1a14~porta_datain_reg0 ; 0.416             ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|D2[13] ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_h4f1:auto_generated|ram_block1a13~porta_datain_reg0 ; 0.416             ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|D2[12] ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_h4f1:auto_generated|ram_block1a12~porta_datain_reg0 ; 0.416             ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|D2[10] ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_h4f1:auto_generated|ram_block1a10~porta_datain_reg0 ; 0.416             ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|D2[9]  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_h4f1:auto_generated|ram_block1a9~porta_datain_reg0  ; 0.416             ;
; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|WP[2]     ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_h4f1:auto_generated|ram_block1a9~porta_address_reg0 ; 0.327             ;
; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|WP[9]     ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_h4f1:auto_generated|ram_block1a9~porta_address_reg0 ; 0.326             ;
; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|WP[7]     ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_h4f1:auto_generated|ram_block1a9~porta_address_reg0 ; 0.326             ;
; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|WP[6]     ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_h4f1:auto_generated|ram_block1a9~porta_address_reg0 ; 0.326             ;
; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|WP[5]     ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_h4f1:auto_generated|ram_block1a9~porta_address_reg0 ; 0.326             ;
; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|WP[8]     ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_h4f1:auto_generated|ram_block1a9~porta_address_reg0 ; 0.326             ;
; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|WP[3]     ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_h4f1:auto_generated|ram_block1a9~porta_address_reg0 ; 0.326             ;
; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|WP[4]     ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_h4f1:auto_generated|ram_block1a9~porta_address_reg0 ; 0.326             ;
; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~16    ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[15]                                                                              ; 0.252             ;
; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~15    ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[14]                                                                              ; 0.252             ;
; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~9     ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[8]                                                                               ; 0.252             ;
; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~8     ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[7]                                                                               ; 0.252             ;
; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~1     ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[0]                                                                              ; 0.252             ;
; D2[12]                                                           ; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|D1[12]                                                                           ; 0.125             ;
; D2[10]                                                           ; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|D1[10]                                                                           ; 0.125             ;
; D2[0]                                                            ; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|D1[0]                                                                            ; 0.125             ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|D2[6]  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_h4f1:auto_generated|ram_block1a6~porta_datain_reg0  ; 0.083             ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|D2[5]  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_h4f1:auto_generated|ram_block1a5~porta_datain_reg0  ; 0.083             ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|D2[4]  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_h4f1:auto_generated|ram_block1a4~porta_datain_reg0  ; 0.083             ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|D2[3]  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_h4f1:auto_generated|ram_block1a3~porta_datain_reg0  ; 0.083             ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|D2[2]  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_h4f1:auto_generated|ram_block1a2~porta_datain_reg0  ; 0.083             ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|D2[1]  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_h4f1:auto_generated|ram_block1a1~porta_datain_reg0  ; 0.083             ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|D2[0]  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_h4f1:auto_generated|ram_block1a0~porta_datain_reg0  ; 0.083             ;
; camera_base_module:U1|camera_func_module:U3|D2[15]               ; camera_base_module:U1|camera_save_module:U4|altsyncram:RAM_rtl_0|altsyncram_nki1:auto_generated|ram_block1a15~porta_datain_reg0            ; 0.069             ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|D2[7]  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_h4f1:auto_generated|ram_block1a7~porta_datain_reg0  ; 0.066             ;
; camera_base_module:U1|camera_func_module:U3|CH[0]                ; camera_base_module:U1|camera_func_module:U3|D2[25]                                                                                         ; 0.061             ;
; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|D2[8]  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_h4f1:auto_generated|ram_block1a8~porta_datain_reg0  ; 0.057             ;
; camera_base_module:U1|sccb_func_module:U2|i[3]                   ; camera_base_module:U1|sccb_func_module:U2|i[4]                                                                                             ; 0.035             ;
; camera_base_module:U1|camera_func_module:U3|D2[10]               ; camera_base_module:U1|camera_save_module:U4|altsyncram:RAM_rtl_0|altsyncram_nki1:auto_generated|ram_block1a10~porta_datain_reg0            ; 0.021             ;
; camera_base_module:U1|camera_func_module:U3|D2[8]                ; camera_base_module:U1|camera_save_module:U4|altsyncram:RAM_rtl_0|altsyncram_nki1:auto_generated|ram_block1a8~porta_datain_reg0             ; 0.019             ;
; camera_base_module:U1|camera_func_module:U3|D2[12]               ; camera_base_module:U1|camera_save_module:U4|altsyncram:RAM_rtl_0|altsyncram_nki1:auto_generated|ram_block1a12~porta_datain_reg0            ; 0.017             ;
; camera_base_module:U1|camera_func_module:U3|D2[32]               ; camera_base_module:U1|camera_save_module:U4|altsyncram:RAM_rtl_0|altsyncram_nki1:auto_generated|ram_block1a32~porta_datain_reg0            ; 0.017             ;
; camera_base_module:U1|camera_func_module:U3|D2[31]               ; camera_base_module:U1|camera_save_module:U4|altsyncram:RAM_rtl_0|altsyncram_nki1:auto_generated|ram_block1a31~porta_datain_reg0            ; 0.017             ;
; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|WP[0]     ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_h4f1:auto_generated|ram_block1a9~porta_address_reg0 ; 0.013             ;
; camera_base_module:U1|camera_func_module:U3|D2[20]               ; camera_base_module:U1|camera_save_module:U4|altsyncram:RAM_rtl_0|altsyncram_nki1:auto_generated|ram_block1a20~porta_datain_reg0            ; 0.012             ;
; camera_base_module:U1|camera_func_module:U3|D2[33]               ; camera_base_module:U1|camera_save_module:U4|altsyncram:RAM_rtl_0|altsyncram_nki1:auto_generated|ram_block1a33~porta_datain_reg0            ; 0.010             ;
; camera_base_module:U1|camera_save_module:U4|C1[7]                ; camera_base_module:U1|camera_save_module:U4|altsyncram:RAM_rtl_0|altsyncram_nki1:auto_generated|ram_block1a26~porta_address_reg0           ; 0.010             ;
; camera_base_module:U1|camera_save_module:U4|C1[5]                ; camera_base_module:U1|camera_save_module:U4|altsyncram:RAM_rtl_0|altsyncram_nki1:auto_generated|ram_block1a26~porta_address_reg0           ; 0.010             ;
+------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 44 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EP4CE6F17C8 for design "ov7670"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "pll_module:U0|altpll:altpll_component|pll_module_altpll1:auto_generated|pll1" as Cyclone IV E PLL type
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for pll_module:U0|altpll:altpll_component|pll_module_altpll1:auto_generated|wire_pll1_clk[0] port
    Info (15099): Implementing clock multiplication of 1, clock division of 2, and phase shift of 0 degrees (0 ps) for pll_module:U0|altpll:altpll_component|pll_module_altpll1:auto_generated|wire_pll1_clk[2] port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10F17C8 is compatible
    Info (176445): Device EP4CE15F17C8 is compatible
    Info (176445): Device EP4CE22F17C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ov7670.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node pll_module:U0|altpll:altpll_component|pll_module_altpll1:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
    Info (176355): Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_PLL1E0
Info (176353): Automatically promoted node pll_module:U0|altpll:altpll_component|pll_module_altpll1:auto_generated|wire_pll1_clk[2] (placed in counter C1 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node rst_n~input (placed in PIN E15 (CLK4, DIFFCLK_2p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|comb~0
        Info (176357): Destination node graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~17
        Info (176357): Destination node camera_base_module:U1|camera_save_module:U4|comb~0
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 3% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 7% of the available device resources in the region that extends from location X11_Y12 to location X22_Y24
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 1.23 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Info (144001): Generated suppressed messages file E:/ax301/ov7670/project/output_files/ov7670.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 5422 megabytes
    Info: Processing ended: Fri Aug 09 12:15:14 2019
    Info: Elapsed time: 00:00:11
    Info: Total CPU time (on all processors): 00:00:13


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in E:/ax301/ov7670/project/output_files/ov7670.fit.smsg.


