{
  "module_name": "clk-uniphier-sys.c",
  "hash_id": "a9494525ad5adb6035f1e5eb15ea17075acd6bf90e08132bae53aced1011a7c6",
  "original_prompt": "Ingested from linux-6.6.14/drivers/clk/uniphier/clk-uniphier-sys.c",
  "human_readable_source": "\n \n\n#include <linux/stddef.h>\n\n#include \"clk-uniphier.h\"\n\n#define UNIPHIER_LD4_SYS_CLK_SD\t\t\t\t\t\\\n\tUNIPHIER_CLK_FACTOR(\"sd-200m\", -1, \"spll\", 1, 8),\t\t\\\n\tUNIPHIER_CLK_FACTOR(\"sd-133m\", -1, \"vpll27a\", 1, 2)\n\n#define UNIPHIER_PRO5_SYS_CLK_SD\t\t\t\t\t\\\n\tUNIPHIER_CLK_FACTOR(\"sd-200m\", -1, \"spll\", 1, 12),\t\t\\\n\tUNIPHIER_CLK_FACTOR(\"sd-133m\", -1, \"spll\", 1, 18)\n\n#define UNIPHIER_LD20_SYS_CLK_SD\t\t\t\t\t\\\n\tUNIPHIER_CLK_FACTOR(\"sd-200m\", -1, \"spll\", 1, 10),\t\t\\\n\tUNIPHIER_CLK_FACTOR(\"sd-133m\", -1, \"spll\", 1, 15)\n\n#define UNIPHIER_NX1_SYS_CLK_SD\t\t\t\t\t\t\\\n\tUNIPHIER_CLK_FACTOR(\"sd-200m\", -1, \"spll\", 1, 4),\t\t\\\n\tUNIPHIER_CLK_FACTOR(\"sd-133m\", -1, \"spll\", 1, 6)\n\n#define UNIPHIER_LD4_SYS_CLK_NAND(idx)\t\t\t\t\t\\\n\tUNIPHIER_CLK_FACTOR(\"nand-50m\", -1, \"spll\", 1, 32),\t\t\\\n\tUNIPHIER_CLK_GATE(\"nand\", (idx), \"nand-50m\", 0x2104, 2)\n\n#define UNIPHIER_PRO5_SYS_CLK_NAND(idx)\t\t\t\t\t\\\n\tUNIPHIER_CLK_FACTOR(\"nand-50m\", -1, \"spll\", 1, 48),\t\t\\\n\tUNIPHIER_CLK_GATE(\"nand\", (idx), \"nand-50m\", 0x2104, 2)\n\n#define UNIPHIER_LD11_SYS_CLK_NAND(idx)\t\t\t\t\t\\\n\tUNIPHIER_CLK_FACTOR(\"nand-50m\", -1, \"spll\", 1, 40),\t\t\\\n\tUNIPHIER_CLK_GATE(\"nand\", (idx), \"nand-50m\", 0x210c, 0)\n\n#define UNIPHIER_SYS_CLK_NAND_4X(idx)\t\t\t\t\t\\\n\tUNIPHIER_CLK_FACTOR(\"nand-4x\", (idx), \"nand\", 4, 1)\n\n#define UNIPHIER_LD11_SYS_CLK_EMMC(idx)\t\t\t\t\t\\\n\tUNIPHIER_CLK_GATE(\"emmc\", (idx), NULL, 0x210c, 2)\n\n#define UNIPHIER_LD4_SYS_CLK_STDMAC(idx)\t\t\t\t\\\n\tUNIPHIER_CLK_GATE(\"stdmac\", (idx), NULL, 0x2104, 10)\n\n#define UNIPHIER_LD11_SYS_CLK_STDMAC(idx)\t\t\t\t\\\n\tUNIPHIER_CLK_GATE(\"stdmac\", (idx), NULL, 0x210c, 8)\n\n#define UNIPHIER_LD11_SYS_CLK_HSC(idx)\t\t\t\t\t\\\n\tUNIPHIER_CLK_GATE(\"hsc\", (idx), NULL, 0x210c, 9)\n\n#define UNIPHIER_PRO4_SYS_CLK_GIO(idx)\t\t\t\t\t\\\n\tUNIPHIER_CLK_GATE(\"gio\", (idx), NULL, 0x2104, 6)\n\n#define UNIPHIER_PRO4_SYS_CLK_USB3(idx, ch)\t\t\t\t\\\n\tUNIPHIER_CLK_GATE(\"usb3\" #ch, (idx), NULL, 0x2104, 16 + (ch))\n\n#define UNIPHIER_PRO4_SYS_CLK_AIO(idx)\t\t\t\t\t\\\n\tUNIPHIER_CLK_FACTOR(\"aio-io200m\", -1, \"spll\", 1, 8),\t\t\\\n\tUNIPHIER_CLK_GATE(\"aio\", (idx), \"aio-io200m\", 0x2104, 13)\n\n#define UNIPHIER_PRO5_SYS_CLK_AIO(idx)\t\t\t\t\t\\\n\tUNIPHIER_CLK_FACTOR(\"aio-io200m\", -1, \"spll\", 1, 12),\t\t\\\n\tUNIPHIER_CLK_GATE(\"aio\", (idx), \"aio-io200m\", 0x2104, 13)\n\n#define UNIPHIER_LD11_SYS_CLK_AIO(idx)\t\t\t\t\t\\\n\tUNIPHIER_CLK_FACTOR(\"aio-io200m\", -1, \"spll\", 1, 10),\t\t\\\n\tUNIPHIER_CLK_GATE(\"aio\", (idx), \"aio-io200m\", 0x2108, 0)\n\n#define UNIPHIER_LD11_SYS_CLK_EVEA(idx)\t\t\t\t\t\\\n\tUNIPHIER_CLK_FACTOR(\"evea-io100m\", -1, \"spll\", 1, 20),\t\t\\\n\tUNIPHIER_CLK_GATE(\"evea\", (idx), \"evea-io100m\", 0x2108, 1)\n\n#define UNIPHIER_LD11_SYS_CLK_EXIV(idx)\t\t\t\t\t\\\n\tUNIPHIER_CLK_FACTOR(\"exiv-io200m\", -1, \"spll\", 1, 10),\t\t\\\n\tUNIPHIER_CLK_GATE(\"exiv\", (idx), \"exiv-io200m\", 0x2110, 2)\n\n#define UNIPHIER_PRO4_SYS_CLK_ETHER(idx)\t\t\t\t\\\n\tUNIPHIER_CLK_GATE(\"ether\", (idx), NULL, 0x2104, 12)\n\n#define UNIPHIER_LD11_SYS_CLK_ETHER(idx)\t\t\t\t\\\n\tUNIPHIER_CLK_GATE(\"ether\", (idx), NULL, 0x210c, 6)\n\nconst struct uniphier_clk_data uniphier_ld4_sys_clk_data[] = {\n\tUNIPHIER_CLK_FACTOR(\"spll\", -1, \"ref\", 65, 1),\t\t \n\tUNIPHIER_CLK_FACTOR(\"upll\", -1, \"ref\", 6000, 512),\t \n\tUNIPHIER_CLK_FACTOR(\"a2pll\", -1, \"ref\", 24, 1),\t\t \n\tUNIPHIER_CLK_FACTOR(\"vpll27a\", -1, \"ref\", 5625, 512),\t \n\tUNIPHIER_CLK_FACTOR(\"uart\", 0, \"a2pll\", 1, 16),\n\tUNIPHIER_CLK_FACTOR(\"i2c\", 1, \"spll\", 1, 16),\n\tUNIPHIER_CLK_FACTOR(\"spi\", -1, \"spll\", 1, 32),\n\tUNIPHIER_LD4_SYS_CLK_NAND(2),\n\tUNIPHIER_SYS_CLK_NAND_4X(3),\n\tUNIPHIER_LD4_SYS_CLK_SD,\n\tUNIPHIER_CLK_FACTOR(\"usb2\", -1, \"upll\", 1, 12),\n\tUNIPHIER_LD4_SYS_CLK_STDMAC(8),\t\t\t \n\t{   }\n};\n\nconst struct uniphier_clk_data uniphier_pro4_sys_clk_data[] = {\n\tUNIPHIER_CLK_FACTOR(\"spll\", -1, \"ref\", 64, 1),\t\t \n\tUNIPHIER_CLK_FACTOR(\"upll\", -1, \"ref\", 288, 25),\t \n\tUNIPHIER_CLK_FACTOR(\"a2pll\", -1, \"upll\", 256, 125),\t \n\tUNIPHIER_CLK_FACTOR(\"vpll27a\", -1, \"ref\", 270, 25),\t \n\tUNIPHIER_CLK_FACTOR(\"gpll\", -1, \"ref\", 10, 1),\t\t \n\tUNIPHIER_CLK_FACTOR(\"uart\", 0, \"a2pll\", 1, 8),\n\tUNIPHIER_CLK_FACTOR(\"i2c\", 1, \"spll\", 1, 32),\n\tUNIPHIER_CLK_FACTOR(\"spi\", 1, \"spll\", 1, 32),\n\tUNIPHIER_LD4_SYS_CLK_NAND(2),\n\tUNIPHIER_SYS_CLK_NAND_4X(3),\n\tUNIPHIER_LD4_SYS_CLK_SD,\n\tUNIPHIER_CLK_FACTOR(\"usb2\", -1, \"upll\", 1, 12),\n\tUNIPHIER_PRO4_SYS_CLK_ETHER(6),\n\tUNIPHIER_CLK_GATE(\"ether-gb\", 7, \"gpll\", 0x2104, 5),\n\tUNIPHIER_LD4_SYS_CLK_STDMAC(8),\t\t\t \n\tUNIPHIER_CLK_GATE(\"ether-phy\", 10, \"ref\", 0x2260, 0),\n\tUNIPHIER_PRO4_SYS_CLK_GIO(12),\t\t\t \n\tUNIPHIER_PRO4_SYS_CLK_USB3(14, 0),\n\tUNIPHIER_PRO4_SYS_CLK_USB3(15, 1),\n\tUNIPHIER_CLK_FACTOR(\"usb30-hsphy0\", 16, \"upll\", 1, 12),\n\tUNIPHIER_CLK_FACTOR(\"usb30-ssphy0\", 17, \"ref\", 1, 1),\n\tUNIPHIER_CLK_FACTOR(\"usb31-ssphy0\", 20, \"ref\", 1, 1),\n\tUNIPHIER_CLK_GATE(\"sata0\", 28, NULL, 0x2104, 18),\n\tUNIPHIER_CLK_GATE(\"sata1\", 29, NULL, 0x2104, 19),\n\tUNIPHIER_PRO4_SYS_CLK_AIO(40),\n\t{   }\n};\n\nconst struct uniphier_clk_data uniphier_sld8_sys_clk_data[] = {\n\tUNIPHIER_CLK_FACTOR(\"spll\", -1, \"ref\", 64, 1),\t\t \n\tUNIPHIER_CLK_FACTOR(\"upll\", -1, \"ref\", 288, 25),\t \n\tUNIPHIER_CLK_FACTOR(\"vpll27a\", -1, \"ref\", 270, 25),\t \n\tUNIPHIER_CLK_FACTOR(\"uart\", 0, \"spll\", 1, 20),\n\tUNIPHIER_CLK_FACTOR(\"i2c\", 1, \"spll\", 1, 16),\n\tUNIPHIER_CLK_FACTOR(\"spi\", -1, \"spll\", 1, 32),\n\tUNIPHIER_LD4_SYS_CLK_NAND(2),\n\tUNIPHIER_SYS_CLK_NAND_4X(3),\n\tUNIPHIER_LD4_SYS_CLK_SD,\n\tUNIPHIER_CLK_FACTOR(\"usb2\", -1, \"upll\", 1, 12),\n\tUNIPHIER_LD4_SYS_CLK_STDMAC(8),\t\t\t \n\t{   }\n};\n\nconst struct uniphier_clk_data uniphier_pro5_sys_clk_data[] = {\n\tUNIPHIER_CLK_FACTOR(\"spll\", -1, \"ref\", 120, 1),\t\t \n\tUNIPHIER_CLK_FACTOR(\"dapll1\", -1, \"ref\", 128, 1),\t \n\tUNIPHIER_CLK_FACTOR(\"dapll2\", -1, \"dapll1\", 144, 125),\t \n\tUNIPHIER_CLK_FACTOR(\"uart\", 0, \"dapll2\", 1, 40),\n\tUNIPHIER_CLK_FACTOR(\"i2c\", 1, \"spll\", 1, 48),\n\tUNIPHIER_CLK_FACTOR(\"spi\", -1, \"spll\", 1, 48),\n\tUNIPHIER_PRO5_SYS_CLK_NAND(2),\n\tUNIPHIER_SYS_CLK_NAND_4X(3),\n\tUNIPHIER_PRO5_SYS_CLK_SD,\n\tUNIPHIER_LD4_SYS_CLK_STDMAC(8),\t\t\t\t \n\tUNIPHIER_PRO4_SYS_CLK_GIO(12),\t\t\t\t \n\tUNIPHIER_PRO4_SYS_CLK_USB3(14, 0),\n\tUNIPHIER_PRO4_SYS_CLK_USB3(15, 1),\n\tUNIPHIER_CLK_GATE(\"pcie\", 24, NULL, 0x2108, 2),\n\tUNIPHIER_PRO5_SYS_CLK_AIO(40),\n\t{   }\n};\n\nconst struct uniphier_clk_data uniphier_pxs2_sys_clk_data[] = {\n\tUNIPHIER_CLK_FACTOR(\"spll\", -1, \"ref\", 96, 1),\t\t \n\tUNIPHIER_CLK_FACTOR(\"uart\", 0, \"spll\", 1, 27),\n\tUNIPHIER_CLK_FACTOR(\"i2c\", 1, \"spll\", 1, 48),\n\tUNIPHIER_CLK_FACTOR(\"spi\", -1, \"spll\", 1, 48),\n\tUNIPHIER_PRO5_SYS_CLK_NAND(2),\n\tUNIPHIER_SYS_CLK_NAND_4X(3),\n\tUNIPHIER_PRO5_SYS_CLK_SD,\n\tUNIPHIER_PRO4_SYS_CLK_ETHER(6),\n\tUNIPHIER_LD4_SYS_CLK_STDMAC(8),\t\t\t\t \n\t \n\tUNIPHIER_PRO4_SYS_CLK_USB3(14, 0),\n\tUNIPHIER_PRO4_SYS_CLK_USB3(15, 1),\n\t \n\tUNIPHIER_CLK_GATE(\"usb30-hsphy0\", 16, NULL, 0x2104, 19),\n\tUNIPHIER_CLK_FACTOR(\"usb30-ssphy0\", 17, \"ref\", 1, 1),\n\tUNIPHIER_CLK_FACTOR(\"usb30-ssphy1\", 18, \"ref\", 1, 1),\n\tUNIPHIER_CLK_GATE(\"usb31-hsphy0\", 20, NULL, 0x2104, 20),\n\tUNIPHIER_CLK_FACTOR(\"usb31-ssphy0\", 21, \"ref\", 1, 1),\n\tUNIPHIER_CLK_GATE(\"sata0\", 28, NULL, 0x2104, 22),\n\tUNIPHIER_PRO5_SYS_CLK_AIO(40),\n\t{   }\n};\n\nconst struct uniphier_clk_data uniphier_ld11_sys_clk_data[] = {\n\tUNIPHIER_CLK_FACTOR(\"cpll\", -1, \"ref\", 392, 5),\t\t \n\tUNIPHIER_CLK_FACTOR(\"mpll\", -1, \"ref\", 64, 1),\t\t \n\tUNIPHIER_CLK_FACTOR(\"spll\", -1, \"ref\", 80, 1),\t\t \n\tUNIPHIER_CLK_FACTOR(\"vspll\", -1, \"ref\", 80, 1),\t\t \n\tUNIPHIER_CLK_FACTOR(\"uart\", 0, \"spll\", 1, 34),\n\tUNIPHIER_CLK_FACTOR(\"i2c\", 1, \"spll\", 1, 40),\n\tUNIPHIER_CLK_FACTOR(\"spi\", -1, \"spll\", 1, 40),\n\tUNIPHIER_LD11_SYS_CLK_NAND(2),\n\tUNIPHIER_SYS_CLK_NAND_4X(3),\n\tUNIPHIER_LD11_SYS_CLK_EMMC(4),\n\t \n\tUNIPHIER_LD11_SYS_CLK_ETHER(6),\n\tUNIPHIER_LD11_SYS_CLK_STDMAC(8),\t\t\t \n\tUNIPHIER_LD11_SYS_CLK_HSC(9),\n\tUNIPHIER_CLK_FACTOR(\"usb2\", -1, \"ref\", 24, 25),\n\tUNIPHIER_LD11_SYS_CLK_AIO(40),\n\tUNIPHIER_LD11_SYS_CLK_EVEA(41),\n\tUNIPHIER_LD11_SYS_CLK_EXIV(42),\n\t \n\tUNIPHIER_CLK_DIV4(\"cpll\", 2, 3, 4, 8),\n\tUNIPHIER_CLK_DIV4(\"mpll\", 2, 3, 4, 8),\n\tUNIPHIER_CLK_DIV3(\"spll\", 3, 4, 8),\n\t \n\tUNIPHIER_CLK_CPUGEAR(\"cpu-ca53\", 33, 0x8080, 0xf, 8,\n\t\t\t     \"cpll/2\", \"spll/4\", \"cpll/3\", \"spll/3\",\n\t\t\t     \"spll/4\", \"spll/8\", \"cpll/4\", \"cpll/8\"),\n\tUNIPHIER_CLK_CPUGEAR(\"cpu-ipp\", 34, 0x8100, 0xf, 8,\n\t\t\t     \"mpll/2\", \"spll/4\", \"mpll/3\", \"spll/3\",\n\t\t\t     \"spll/4\", \"spll/8\", \"mpll/4\", \"mpll/8\"),\n\t{   }\n};\n\nconst struct uniphier_clk_data uniphier_ld20_sys_clk_data[] = {\n\tUNIPHIER_CLK_FACTOR(\"cpll\", -1, \"ref\", 88, 1),\t\t \n\tUNIPHIER_CLK_FACTOR(\"gppll\", -1, \"ref\", 52, 1),\t\t \n\tUNIPHIER_CLK_FACTOR(\"mpll\", -1, \"ref\", 64, 1),\t\t \n\tUNIPHIER_CLK_FACTOR(\"spll\", -1, \"ref\", 80, 1),\t\t \n\tUNIPHIER_CLK_FACTOR(\"s2pll\", -1, \"ref\", 88, 1),\t\t \n\tUNIPHIER_CLK_FACTOR(\"vppll\", -1, \"ref\", 504, 5),\t \n\tUNIPHIER_CLK_FACTOR(\"uart\", 0, \"spll\", 1, 34),\n\tUNIPHIER_CLK_FACTOR(\"i2c\", 1, \"spll\", 1, 40),\n\tUNIPHIER_CLK_FACTOR(\"spi\", -1, \"spll\", 1, 40),\n\tUNIPHIER_LD11_SYS_CLK_NAND(2),\n\tUNIPHIER_SYS_CLK_NAND_4X(3),\n\tUNIPHIER_LD11_SYS_CLK_EMMC(4),\n\t \n\tUNIPHIER_LD20_SYS_CLK_SD,\n\tUNIPHIER_LD11_SYS_CLK_ETHER(6),\n\tUNIPHIER_LD11_SYS_CLK_STDMAC(8),\t\t\t \n\tUNIPHIER_LD11_SYS_CLK_HSC(9),\n\t \n\t \n\tUNIPHIER_CLK_GATE(\"usb30\", 14, NULL, 0x210c, 14),\n\tUNIPHIER_CLK_GATE(\"usb30-hsphy0\", 16, NULL, 0x210c, 12),\n\tUNIPHIER_CLK_GATE(\"usb30-hsphy1\", 17, NULL, 0x210c, 13),\n\tUNIPHIER_CLK_FACTOR(\"usb30-ssphy0\", 18, \"ref\", 1, 1),\n\tUNIPHIER_CLK_FACTOR(\"usb30-ssphy1\", 19, \"ref\", 1, 1),\n\tUNIPHIER_CLK_GATE(\"pcie\", 24, NULL, 0x210c, 4),\n\tUNIPHIER_LD11_SYS_CLK_AIO(40),\n\tUNIPHIER_LD11_SYS_CLK_EVEA(41),\n\tUNIPHIER_LD11_SYS_CLK_EXIV(42),\n\t \n\tUNIPHIER_CLK_DIV4(\"cpll\", 2, 3, 4, 8),\n\tUNIPHIER_CLK_DIV4(\"spll\", 2, 3, 4, 8),\n\tUNIPHIER_CLK_DIV4(\"s2pll\", 2, 3, 4, 8),\n\tUNIPHIER_CLK_CPUGEAR(\"cpu-ca72\", 32, 0x8000, 0xf, 8,\n\t\t\t     \"cpll/2\", \"spll/2\", \"cpll/3\", \"spll/3\",\n\t\t\t     \"spll/4\", \"spll/8\", \"cpll/4\", \"cpll/8\"),\n\tUNIPHIER_CLK_CPUGEAR(\"cpu-ca53\", 33, 0x8080, 0xf, 8,\n\t\t\t     \"cpll/2\", \"spll/2\", \"cpll/3\", \"spll/3\",\n\t\t\t     \"spll/4\", \"spll/8\", \"cpll/4\", \"cpll/8\"),\n\tUNIPHIER_CLK_CPUGEAR(\"cpu-ipp\", 34, 0x8100, 0xf, 8,\n\t\t\t     \"s2pll/2\", \"spll/2\", \"s2pll/3\", \"spll/3\",\n\t\t\t     \"spll/4\", \"spll/8\", \"s2pll/4\", \"s2pll/8\"),\n\t{   }\n};\n\nconst struct uniphier_clk_data uniphier_pxs3_sys_clk_data[] = {\n\tUNIPHIER_CLK_FACTOR(\"cpll\", -1, \"ref\", 104, 1),\t\t \n\tUNIPHIER_CLK_FACTOR(\"spll\", -1, \"ref\", 80, 1),\t\t \n\tUNIPHIER_CLK_FACTOR(\"s2pll\", -1, \"ref\", 88, 1),\t\t \n\tUNIPHIER_CLK_FACTOR(\"uart\", 0, \"spll\", 1, 34),\n\tUNIPHIER_CLK_FACTOR(\"i2c\", 1, \"spll\", 1, 40),\n\tUNIPHIER_CLK_FACTOR(\"spi\", -1, \"spll\", 1, 40),\n\tUNIPHIER_LD20_SYS_CLK_SD,\n\tUNIPHIER_LD11_SYS_CLK_NAND(2),\n\tUNIPHIER_SYS_CLK_NAND_4X(3),\n\tUNIPHIER_LD11_SYS_CLK_EMMC(4),\n\tUNIPHIER_CLK_GATE(\"ether0\", 6, NULL, 0x210c, 9),\n\tUNIPHIER_CLK_GATE(\"ether1\", 7, NULL, 0x210c, 10),\n\tUNIPHIER_CLK_GATE(\"usb30\", 12, NULL, 0x210c, 4),\t \n\tUNIPHIER_CLK_GATE(\"usb31-0\", 13, NULL, 0x210c, 5),\t \n\tUNIPHIER_CLK_GATE(\"usb31-1\", 14, NULL, 0x210c, 6),\t \n\tUNIPHIER_CLK_GATE(\"usb30-hsphy0\", 16, NULL, 0x210c, 16),\n\tUNIPHIER_CLK_GATE(\"usb30-ssphy0\", 17, NULL, 0x210c, 18),\n\tUNIPHIER_CLK_GATE(\"usb30-ssphy1\", 18, NULL, 0x210c, 20),\n\tUNIPHIER_CLK_GATE(\"usb31-hsphy0\", 20, NULL, 0x210c, 17),\n\tUNIPHIER_CLK_GATE(\"usb31-ssphy0\", 21, NULL, 0x210c, 19),\n\tUNIPHIER_CLK_GATE(\"pcie\", 24, NULL, 0x210c, 3),\n\tUNIPHIER_CLK_GATE(\"sata0\", 28, NULL, 0x210c, 7),\n\tUNIPHIER_CLK_GATE(\"sata1\", 29, NULL, 0x210c, 8),\n\tUNIPHIER_CLK_GATE(\"sata-phy\", 30, NULL, 0x210c, 21),\n\tUNIPHIER_LD11_SYS_CLK_AIO(40),\n\tUNIPHIER_LD11_SYS_CLK_EXIV(42),\n\t \n\tUNIPHIER_CLK_DIV4(\"cpll\", 2, 3, 4, 8),\n\tUNIPHIER_CLK_DIV4(\"spll\", 2, 3, 4, 8),\n\tUNIPHIER_CLK_DIV4(\"s2pll\", 2, 3, 4, 8),\n\tUNIPHIER_CLK_CPUGEAR(\"cpu-ca53\", 33, 0x8080, 0xf, 8,\n\t\t\t     \"cpll/2\", \"spll/2\", \"cpll/3\", \"spll/3\",\n\t\t\t     \"spll/4\", \"spll/8\", \"cpll/4\", \"cpll/8\"),\n\tUNIPHIER_CLK_CPUGEAR(\"cpu-ipp\", 34, 0x8100, 0xf, 8,\n\t\t\t     \"s2pll/2\", \"spll/2\", \"s2pll/3\", \"spll/3\",\n\t\t\t     \"spll/4\", \"spll/8\", \"s2pll/4\", \"s2pll/8\"),\n\t{   }\n};\n\nconst struct uniphier_clk_data uniphier_nx1_sys_clk_data[] = {\n\tUNIPHIER_CLK_FACTOR(\"cpll\", -1, \"ref\", 100, 1),\t\t \n\tUNIPHIER_CLK_FACTOR(\"spll\", -1, \"ref\", 32, 1),\t\t \n\tUNIPHIER_CLK_FACTOR(\"uart\", 0, \"spll\", 1, 6),\n\tUNIPHIER_CLK_FACTOR(\"i2c\", 1, \"spll\", 1, 16),\n\tUNIPHIER_NX1_SYS_CLK_SD,\n\tUNIPHIER_CLK_GATE(\"emmc\", 4, NULL, 0x2108, 8),\n\tUNIPHIER_CLK_GATE(\"ether\", 6, NULL, 0x210c, 0),\n\tUNIPHIER_CLK_GATE(\"usb30-0\", 12, NULL, 0x210c, 16),\t \n\tUNIPHIER_CLK_GATE(\"usb30-1\", 13, NULL, 0x210c, 20),\t \n\tUNIPHIER_CLK_GATE(\"usb30-hsphy0\", 16, NULL, 0x210c, 24),\n\tUNIPHIER_CLK_GATE(\"usb30-ssphy0\", 17, NULL, 0x210c, 25),\n\tUNIPHIER_CLK_GATE(\"usb30-ssphy1\", 18, NULL, 0x210c, 26),\n\tUNIPHIER_CLK_GATE(\"pcie\", 24, NULL, 0x210c, 8),\n\tUNIPHIER_CLK_GATE(\"voc\", 52, NULL, 0x2110, 0),\n\tUNIPHIER_CLK_GATE(\"hdmitx\", 58, NULL, 0x2110, 8),\n\t \n\tUNIPHIER_CLK_DIV5(\"cpll\", 2, 4, 8, 16, 32),\n\tUNIPHIER_CLK_CPUGEAR(\"cpu-ca53\", 33, 0x8080, 0xf, 5,\n\t\t\t     \"cpll/2\", \"cpll/4\", \"cpll/8\", \"cpll/16\",\n\t\t\t     \"cpll/32\"),\n\t{   }\n};\n\nconst struct uniphier_clk_data uniphier_pro4_sg_clk_data[] = {\n\tUNIPHIER_CLK_DIV(\"gpll\", 4),\n\t{\n\t\t.name = \"sata-ref\",\n\t\t.type = UNIPHIER_CLK_TYPE_MUX,\n\t\t.idx = 0,\n\t\t.data.mux = {\n\t\t\t.parent_names = { \"gpll/4\", \"ref\", },\n\t\t\t.num_parents = 2,\n\t\t\t.reg = 0x1a28,\n\t\t\t.masks = { 0x1, 0x1, },\n\t\t\t.vals  = { 0x0, 0x1, },\n\t\t},\n\t},\n\t{   }\n};\n",
  "logic_map": {},
  "failure_modes": [],
  "crash_correlation_map": {}
}