m255
K4
z2
13
!s112 1.1
!i10d 8192
!i10e 25
!i10f 100
cModel Technology
Z0 d/home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/transmisor/simulation/modelsim
Edata_11
Z1 w1574463393
Z2 DPx4 work 7 my_pack 0 22 ;EfkHPXQGVJ8ofoc]OC``1
Z3 DPx3 std 6 textio 0 22 zE1`LPoLg^DX3Oz^4Fj1K3
Z4 DPx4 ieee 14 std_logic_1164 0 22 eNV`TJ_GofJTzYa?f<@Oe1
R0
Z5 8/home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/src/data_11.vhd
Z6 F/home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/src/data_11.vhd
l0
L6
VRb<8KUbQMRL4S:WjEY_BB3
!s100 8bRkY0;]QV6]TbQ1?;<aF2
Z7 OV;C;10.5b;63
31
Z8 !s110 1574711113
!i10b 1
Z9 !s108 1574711113.000000
Z10 !s90 -reportprogress|300|-93|-work|work|/home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/src/data_11.vhd|
Z11 !s107 /home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/src/data_11.vhd|
!i113 1
Z12 o-93 -work work
Z13 tExplicit 1 CvgOpt 0
Abh
R2
R3
R4
DEx4 work 7 data_11 0 22 Rb<8KUbQMRL4S:WjEY_BB3
l18
L15
VEW;2PQ6VC_?50DPPdWg1E3
!s100 d6=2I2_b2Nmm?XD^zAVdz1
R7
31
R8
!i10b 1
R9
R10
R11
!i113 1
R12
R13
Edivfrecuencias
Z14 w1574271124
Z15 DPx4 ieee 11 numeric_std 0 22 :ASDNFgHXf_ih3J@9F3Ze1
Z16 DPx4 ieee 15 std_logic_arith 0 22 [G314=:2zXJ`VORJe1J@Z1
Z17 DPx4 ieee 18 std_logic_unsigned 0 22 ;eZjO2D4ZDz<]0>8AL<ne1
R3
R4
R0
Z18 8/home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/generador/DivFrecuencias.vhd
Z19 F/home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/generador/DivFrecuencias.vhd
l0
L21
VUojl[cCX]61JL49l>f3SE1
!s100 4AT[[_U`f6h37cC7Zaf643
R7
31
Z20 !s110 1574711112
!i10b 1
Z21 !s108 1574711112.000000
Z22 !s90 -reportprogress|300|-93|-work|work|/home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/generador/DivFrecuencias.vhd|
Z23 !s107 /home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/generador/DivFrecuencias.vhd|
!i113 1
R12
R13
Afunc
R15
R16
R17
R3
R4
DEx4 work 14 divfrecuencias 0 22 Uojl[cCX]61JL49l>f3SE1
l62
L42
VbaiFC_O:WVbMn^C=^>8zf0
!s100 0U4PE:z__Q5^7O8`d`NJ53
R7
31
R20
!i10b 1
R21
R22
R23
!i113 1
R12
R13
Edivisorx2
Z24 w1574271144
R15
R3
R4
R0
Z25 8/home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/generador/divisorx2.vhd
Z26 F/home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/generador/divisorx2.vhd
l0
L18
V2SPG3F>3=ez@2VlOj3]J60
!s100 [L=geDY?O9HFN26TfWUe73
R7
31
R20
!i10b 1
R21
Z27 !s90 -reportprogress|300|-93|-work|work|/home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/generador/divisorx2.vhd|
Z28 !s107 /home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/generador/divisorx2.vhd|
!i113 1
R12
R13
Afunc
R15
R3
R4
DEx4 work 9 divisorx2 0 22 2SPG3F>3=ez@2VlOj3]J60
l53
L35
V_jEg>2=RP34hPmMZToYiD2
!s100 EN^4h[K[4koEKhK_Z1RlL2
R7
31
R20
!i10b 1
R21
R27
R28
!i113 1
R12
R13
Effd
Z29 w1574271138
R15
R3
R4
R0
Z30 8/home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/generador/ffd.vhd
Z31 F/home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/generador/ffd.vhd
l0
L19
V?`co@ToSDCH40DTH?_1;l1
!s100 [60HYdIH:Rne_nFPR6[>51
R7
31
R20
!i10b 1
R21
Z32 !s90 -reportprogress|300|-93|-work|work|/home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/generador/ffd.vhd|
Z33 !s107 /home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/generador/ffd.vhd|
!i113 1
R12
R13
Afunc
R15
R3
R4
DEx4 work 3 ffd 0 22 ?`co@ToSDCH40DTH?_1;l1
l38
L35
V;3DSbZ=eiDk8W;MamiLLl0
!s100 S54[e1E[@oM8bQ;c7V^[42
R7
31
R20
!i10b 1
R21
R32
R33
!i113 1
R12
R13
Egenerador
Z34 w1574271142
R3
R4
R0
Z35 8/home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/src/generador.vhd
Z36 F/home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/src/generador.vhd
l0
L19
V4oJE7JYBo7l_WJY46@`9S1
!s100 Q=;Qlf;QKcDJBU[>VAaIO0
R7
31
R20
!i10b 1
R21
Z37 !s90 -reportprogress|300|-93|-work|work|/home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/src/generador.vhd|
Z38 !s107 /home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/src/generador.vhd|
!i113 1
R12
R13
Afunc
R3
R4
DEx4 work 9 generador 0 22 4oJE7JYBo7l_WJY46@`9S1
l92
L36
VPh_:GP?3IJe0<3jKNg=7R0
!s100 d42zh2CJB3bJ43bA@oG032
R7
31
R20
!i10b 1
R21
R37
R38
!i113 1
R12
R13
Emea_mem
Z39 w1574464258
R15
R16
R17
R3
R4
R0
Z40 8/home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/src/mea_mem.vhd
Z41 F/home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/src/mea_mem.vhd
l0
L10
Vh<^Nc0Rk1]EQ1FaPc_I1F1
!s100 aV8G8N]1Xc@ZlHP4AeRE53
R7
31
R8
!i10b 1
R9
Z42 !s90 -reportprogress|300|-93|-work|work|/home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/src/mea_mem.vhd|
Z43 !s107 /home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/src/mea_mem.vhd|
!i113 1
R12
R13
Abh
R15
R16
R17
R3
R4
DEx4 work 7 mea_mem 0 22 h<^Nc0Rk1]EQ1FaPc_I1F1
l30
L23
V0[UH:^<?Go0[==7J8Pd<_3
!s100 Hz^7I<omh1en:XT:>d8EC1
R7
31
R8
!i10b 1
R9
R42
R43
!i113 1
R12
R13
Emea_salida
Z44 w1574709104
R15
R16
R17
R3
R4
R0
Z45 8/home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/src/mea_salida.vhd
Z46 F/home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/src/mea_salida.vhd
l0
L8
VEaejleli^R6dkJ69niH4m3
!s100 PFCmBDDZ8=5`z;fTa;]bg0
R7
31
R20
!i10b 1
R21
Z47 !s90 -reportprogress|300|-93|-work|work|/home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/src/mea_salida.vhd|
Z48 !s107 /home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/src/mea_salida.vhd|
!i113 1
R12
R13
Amea
R15
R16
R17
R3
R4
DEx4 work 10 mea_salida 0 22 Eaejleli^R6dkJ69niH4m3
l26
L19
V[NC`h5oJo?^40<@e44=Go2
!s100 FR`l532gD@m:9RoG6W]YP0
R7
31
R20
!i10b 1
R21
R47
R48
!i113 1
R12
R13
Emef_registro
Z49 w1574464488
R15
R16
R17
R3
R4
R0
Z50 8/home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/src/mef_registro.vhd
Z51 F/home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/src/mef_registro.vhd
l0
L9
V<LMAhlc]_BKjU]UD7UC>A1
!s100 Bljdm]agg6B`ZN]4LM]aZ2
R7
31
R20
!i10b 1
R21
Z52 !s90 -reportprogress|300|-93|-work|work|/home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/src/mef_registro.vhd|
Z53 !s107 /home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/src/mef_registro.vhd|
!i113 1
R12
R13
Abh
R15
R16
R17
R3
R4
DEx4 work 12 mef_registro 0 22 <LMAhlc]_BKjU]UD7UC>A1
l49
L22
VGf=7NlQdzJ2620Q`;U`BD1
!s100 8S2G_:W:FAfF1`UJ^K_ER3
R7
31
R20
!i10b 1
R21
R52
R53
!i113 1
R12
R13
Emsj_y_mem
Z54 w1574627650
R3
R4
R0
Z55 8/home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/src/msj_y_mem.vhd
Z56 F/home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/src/msj_y_mem.vhd
l0
L4
V56EigJIFDn4LNkc<=DB^Y2
!s100 XgH55CRj[TC62=dMfiJ;_1
R7
31
R8
!i10b 1
R9
Z57 !s90 -reportprogress|300|-93|-work|work|/home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/src/msj_y_mem.vhd|
Z58 !s107 /home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/src/msj_y_mem.vhd|
!i113 1
R12
R13
Abh
R3
R4
DEx4 work 9 msj_y_mem 0 22 56EigJIFDn4LNkc<=DB^Y2
l48
L17
V]3CaVM=XbihESZAc<P9:=2
!s100 K:`3EePUN:bB?;Tg2eQQ;0
R7
31
R8
!i10b 1
R9
R57
R58
!i113 1
R12
R13
Emux_entradas
Z59 w1574464807
R3
R4
R0
Z60 8/home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/src/mux_entradas.vhd
Z61 F/home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/src/mux_entradas.vhd
l0
L5
VfF;i1=ic`XbS=hVR8HMo80
!s100 9fDKn37B73f`=<`i_Bb^;3
R7
31
R8
!i10b 1
R9
Z62 !s90 -reportprogress|300|-93|-work|work|/home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/src/mux_entradas.vhd|
Z63 !s107 /home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/src/mux_entradas.vhd|
!i113 1
R12
R13
Abh
R3
R4
DEx4 work 12 mux_entradas 0 22 fF;i1=ic`XbS=hVR8HMo80
l14
L12
VGXZXX[RT4:]i_JFoIkPb[0
!s100 Q;aK_CgGH[E0LNUXmJQ]i2
R7
31
R8
!i10b 1
R9
R62
R63
!i113 1
R12
R13
Pmy_pack
R3
R4
Z64 w1574119403
R0
Z65 8/home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/data_11/partity.vhd
Z66 F/home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/data_11/partity.vhd
l0
L5
V;EfkHPXQGVJ8ofoc]OC``1
!s100 L3V9cjPWTzRF>k>Ji7iVI1
R7
31
b1
R20
!i10b 1
R21
Z67 !s90 -reportprogress|300|-93|-work|work|/home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/data_11/partity.vhd|
Z68 !s107 /home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/data_11/partity.vhd|
!i113 1
R12
R13
Bbody
R2
R3
R4
l0
L9
V0NJO`KBaMAcSP^3;`J8BP0
!s100 XinR>6a;PClXFE<8>5^AQ3
R7
31
R20
!i10b 1
R21
R67
R68
!i113 1
R12
R13
Ereg_desplazamiento
Z69 w1573681915
R15
R16
R17
R3
R4
R0
Z70 8/home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/src/reg_desplazamiento.vhd
Z71 F/home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/src/reg_desplazamiento.vhd
l0
L7
VZLhA@F<SgY3ZTbDb=ndG]1
!s100 ;Hz3e?]LinBDMFoe3jF1E0
R7
31
R20
!i10b 1
R21
Z72 !s90 -reportprogress|300|-93|-work|work|/home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/src/reg_desplazamiento.vhd|
Z73 !s107 /home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/src/reg_desplazamiento.vhd|
!i113 1
R12
R13
Afunc
R15
R16
R17
R3
R4
DEx4 work 18 reg_desplazamiento 0 22 ZLhA@F<SgY3ZTbDb=ndG]1
l34
L21
VOZ6LE2UR=Ya4<1JE4Jkc<1
!s100 lhQ]3?_m29@@?]6@cG>nI3
R7
31
R20
!i10b 1
R21
R72
R73
!i113 1
R12
R13
Eregistro
Z74 w1573774650
R15
R16
R17
R3
R4
R0
Z75 8/home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/src/registro.vhd
Z76 F/home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/src/registro.vhd
l0
L7
VfUCDVlHCd6B`lCO4I@E0k1
!s100 KPJO:n=_5==?N@6iH`KE@2
R7
31
R20
!i10b 1
R21
Z77 !s90 -reportprogress|300|-93|-work|work|/home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/src/registro.vhd|
Z78 !s107 /home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/src/registro.vhd|
!i113 1
R12
R13
Abh
R15
R16
R17
R3
R4
DEx4 work 8 registro 0 22 fUCDVlHCd6B`lCO4I@E0k1
l20
L18
V]ON^I[46iC5]cSEP:a1T40
!s100 c=AN@lL]Z86RhS[2:3hil0
R7
31
R20
!i10b 1
R21
R77
R78
!i113 1
R12
R13
Erom
Z79 w1574142388
R15
R3
R4
R0
Z80 8/home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/src/ROM.vhd
Z81 F/home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/src/ROM.vhd
l0
L5
VQj>^=BfTh5VVNzH3=BY_K2
!s100 e3;9ej5oI2U[G`^Z@^2WZ0
R7
31
R8
!i10b 1
R9
Z82 !s90 -reportprogress|300|-93|-work|work|/home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/src/ROM.vhd|
Z83 !s107 /home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/src/ROM.vhd|
!i113 1
R12
R13
Asynth
R15
R3
R4
DEx4 work 3 rom 0 22 Qj>^=BfTh5VVNzH3=BY_K2
l48
L18
V2An=H>dz^;[az1HSKgKhV2
!s100 Acc_Fh>T`:5zDaVbRaL2C1
R7
31
R8
!i10b 1
R9
R82
R83
!i113 1
R12
R13
Eselfrecuencias
R14
R15
R16
R17
R3
R4
R0
Z84 8/home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/generador/selFrecuencias.vhd
Z85 F/home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/generador/selFrecuencias.vhd
l0
L21
V?T]?OYcc?[A0=IoN2UhSH3
!s100 TPMGmf_G2O;gigaXaR7^P0
R7
31
R20
!i10b 1
R21
Z86 !s90 -reportprogress|300|-93|-work|work|/home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/generador/selFrecuencias.vhd|
Z87 !s107 /home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/generador/selFrecuencias.vhd|
!i113 1
R12
R13
Afunc
R15
R16
R17
R3
R4
DEx4 work 14 selfrecuencias 0 22 ?T]?OYcc?[A0=IoN2UhSH3
l41
L40
V8]mkIo;nlS@63B@YG6ejk2
!s100 YK2;<V>g6=gCJeghMD6PA2
R7
31
R20
!i10b 1
R21
R86
R87
!i113 1
R12
R13
Esincronizador
R29
R15
R3
R4
R0
Z88 8/home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/generador/sincronizador.vhd
Z89 F/home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/generador/sincronizador.vhd
l0
L20
VWFY0;=P8N2Q449k=Sn7P42
!s100 dBNeX5Sm3NLbAl[:WVSk<0
R7
31
R20
!i10b 1
R21
Z90 !s90 -reportprogress|300|-93|-work|work|/home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/generador/sincronizador.vhd|
Z91 !s107 /home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/generador/sincronizador.vhd|
!i113 1
R12
R13
Afunc
R15
R3
R4
DEx4 work 13 sincronizador 0 22 WFY0;=P8N2Q449k=Sn7P42
l67
L39
V@PI@Q91NF91fNUAfg^UCD0
!s100 [bMW^TD8LOcDk[M]W8mMS3
R7
31
R20
!i10b 1
R21
R90
R91
!i113 1
R12
R13
Esincx3
R29
R15
R16
R17
R3
R4
R0
Z92 8/home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/generador/sincX3.vhd
Z93 F/home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/generador/sincX3.vhd
l0
L22
Vgml?5D:=ZOK<n]oZiLIFi0
!s100 WV7F[ihQZA>jHAz93Q6;G3
R7
31
R20
!i10b 1
R21
Z94 !s90 -reportprogress|300|-93|-work|work|/home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/generador/sincX3.vhd|
Z95 !s107 /home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/generador/sincX3.vhd|
!i113 1
R12
R13
Afunc
R15
R16
R17
R3
R4
DEx4 work 6 sincx3 0 22 gml?5D:=ZOK<n]oZiLIFi0
l51
L38
V>GX4;?]Qci52Z^nnGc<Jk0
!s100 Hbd0];nA^YDNH5K;fN83Q2
R7
31
R20
!i10b 1
R21
R94
R95
!i113 1
R12
R13
Etbtransmisor
Z96 w1574711109
R16
R17
R3
R4
R0
Z97 8/home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/transmisor/../test_bench/TBtransmisor.vhd
Z98 F/home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/transmisor/../test_bench/TBtransmisor.vhd
l0
L5
V=JH_z;i@5NSdHZz1UHVi91
!s100 IDiQjhdXiHJc]FX9m9V:m1
R7
31
R8
!i10b 1
R9
Z99 !s90 -reportprogress|300|-93|-work|work|/home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/transmisor/../test_bench/TBtransmisor.vhd|
Z100 !s107 /home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/transmisor/../test_bench/TBtransmisor.vhd|
!i113 1
R12
R13
Abh
R16
R17
R3
R4
DEx4 work 12 tbtransmisor 0 22 =JH_z;i@5NSdHZz1UHVi91
l29
L8
V=^IX5V`CH]X245zi9lzk<2
!s100 dn_M=@X<f4be4gj9=S4am0
R7
31
R8
!i10b 1
R9
R99
R100
!i113 1
R12
R13
Etrama_y_reg
Z101 w1574706951
R3
R4
R0
Z102 8/home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/src/trama_y_reg.vhd
Z103 F/home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/src/trama_y_reg.vhd
l0
L6
VlfYC8V`^V?Ghn`=[RE7IT0
!s100 z9G=Rz5]f1LHC=I[^lO5W2
R7
31
R8
!i10b 1
R21
Z104 !s90 -reportprogress|300|-93|-work|work|/home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/src/trama_y_reg.vhd|
Z105 !s107 /home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/src/trama_y_reg.vhd|
!i113 1
R12
R13
Abh
R3
R4
DEx4 work 11 trama_y_reg 0 22 lfYC8V`^V?Ghn`=[RE7IT0
l44
L18
Vb<9L9Q@n8j<P1dYn1SgK92
!s100 =oL_?T4cPMlmQBbUz;Glk3
R7
31
R8
!i10b 1
R21
R104
R105
!i113 1
R12
R13
Etransmisor
Z106 w1574710508
R3
R4
R0
Z107 8/home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/src/transmisor.vhd
Z108 F/home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/src/transmisor.vhd
l0
L4
VRPD[3O55I>>83?ZF1gFm80
!s100 =:P8lglmL`2Mo9G9>oOZ@2
R7
31
R8
!i10b 1
R9
Z109 !s90 -reportprogress|300|-93|-work|work|/home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/src/transmisor.vhd|
Z110 !s107 /home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/src/transmisor.vhd|
!i113 1
R12
R13
Abh
R3
R4
DEx4 work 10 transmisor 0 22 RPD[3O55I>>83?ZF1gFm80
l60
L15
V^7mma]7A;lQb`ci=PA1@k3
!s100 ITkELFoI:^[_<^@39BU>90
R7
31
R8
!i10b 1
R9
R109
R110
!i113 1
R12
R13
