both device and circuit levels, the goal is to realize 
the OI interface circuits targeting at tens of 
gigabits under a strict power and area limitation by 
CMOS technology. The integration with the mixed-mode 
and even the digital switching core circuits is also a 
great challenge. In contrast to most published results 
and commercial applications, these driver circuits are 
still implemented in an off-chip format. Based on our 
experiences of Si substrate network modeling and noise 
coupling effect, detailed analysis will be performed 
for the signal integrity problem in our design to 
achieve a fully integrated system for high-speed 
inter-chip data communication.  
As a subproject, the proposed OI driver circuits will 
be integrated with our Birkhoff-von Neumann switch (4
 4) and SERDES circuits (16/20:1, dual mode) for a 
fully-integrated high-speed switching IC for optical 
communications. Second, they will be incorporated with 
the switch core circuit (four-port, each-port 
targeting at 10 Gb/s with mixed-mode design, the 
overall speed can reach 40 Gb/s of one single chip) 
for high-speed data communication between each core. 
Since the Birkhoff-von Neumann architecture allows the 
N N load balanced switch to be constructed 
recursively, the system can be unlimitedly scaled up 
to increase the switching speed. With appropriate 
links (perfect shuffle methodology) by the OIs between 
each switch core, an overall switching speed can reach 
hundreds of gigabits and even up to tera bits per 
second (targeting 160 Gb/s in this project). Compared 
with current research status for OI study, the 
proposed application for the load balanced Birkhoff-
von Neumann high-speed switch is rather unique, and 
has not been done by any other research groups in the 
world. 
 
 
 
一、中英文摘要： 
關鍵詞：光學導線傳輸、轉阻放大器、雷射驅動電路 
當 CMOS 製程技術進入奈米等級，元件內部的連接線將對於整個 IC 特性有著極為重大
的影響。也因此應用光學傳輸技術於 IC 晶片中傳送訊號，開始引起工業界以及學術界的高度
重視。相較於傳統導線電性傳輸，光學導線傳輸（optical interconnect, OI）具有高頻寬、低功
率耗損、低訊號延遲和較高的抵抗電磁干擾能力。因此在下一個世代中，運用光學傳輸於晶
片對晶片及晶片內部之超短距訊號傳輸將會是一個嶄新的平台。其中在電訊號以及光學訊號
介面的轉換區塊必然隱藏著龐大的商機。 
在這次的計畫中將焦點擺在高性能的 OI 光電轉換訊號驅動電路，當中包含轉阻放大器
（TIA）以及雷射驅動電路（LD）等等。當中最關鍵的設計考量就是在極少的晶片面積以及
極低的功率耗損下，又能達成高速資料傳輸速率。就本實驗室提出的低功率以及低雜訊之高
頻元件及電路技術為基礎，運用標準 CMOS 製程技術，實現低功率消耗以及低晶片面積的 10 
Gb/s 之 OI 介面電路設計。而所提出的將此驅動電路與混模及數位交換機電路完全整合也是
一項極大的挑戰。相較於目前已經發表的結果，此驅動電路在高頻應用仍然尚未被整合於單
晶片中。基於我們過去在矽基底雜訊模型和雜訊耦合影響的研究經驗，此單晶片信號整合問
題也將被詳細分析討論，藉以達成高速通訊單晶片之目的。 
    本子計畫中所研發出的 OI 驅動電路將與 Birkhoff-von Neumann 開關(44)和 SERDES 電
路 (16/20:1, dual mode)合成完整的高速交換機晶片。接著，它們將與交換機的核心電路整合，
來達成每個高速傳輸核心之間的連結。由於 Birkhoff-von Neumann 架構允許 NxN 個負載平衡
開關的不斷重複建構，所以系統得以無限制疊加 (scale-up)來增加開關速度。經由適當的 OI
連結每個交換機核心，整體的速度將可達到每秒數百 Giga bits 甚至高達 Tera bits。相較於目
前現有的研究，本計畫為第一個提出將 OI 應用於負載平衡之 Birkhoff-von Neumann switch 架
構。使用 OI 可徹底解決此架構疊加時以傳統導線電性傳輸所遭遇之連結(interconnect)問題，
順利達成超高速交換機晶片之實現。 
 
Keywords: Optical interconnect (OI), Transimpedance amplifier (TIA), Laser driver (LD)  
The possibilities of using optical interconnect (OI) for both inter-chip and even on-chip signal 
transmission attract much attention recently from both industry and academia. As the CMOS 
technology keeps advancing, interconnect performance has become the dominant limit to IC 
performance. Compared with the conventional electrical interconnect, OI promises a wider 
bandwidth, less power consumption, smaller delay, and the immunity from electromagnetic 
interference (EMI). The electronic-photonic convergence for OI applications is an emerging market 
opportunity with commercial excitement, which can be a new platform for the next generation 
information age.   
The focus of this proposal is to design fully-integrated high performance OI driver circuits 
including the transimpedance (TIA), limiting amplifier, and the laser driver (LD). The most critical 
design consideration is minimizing both the circuit area and the power consumption while still 
maintaining a high data transmission rate. With the proposed low-power and low-noise design 
techniques in both device and circuit levels, the goal is to realize the OI interface circuits targeting 
at tens of gigabits under a strict power and area limitation by CMOS technology. The integration 
光纖通訊系統發展至今，目前以OC-48(~2.5Gb/s)為市面上的主流規格，而OC-192(~10Gb/s)
為次世代發展目標，至於OC-768(~40Gb/s)則為較遠程發展目標。因此，本計畫之高速光交換
機將針對次世代發展目標OC-192進行電路設計。圖二所示為一由8個4×4交換機構成之16×16
交換機，利用類似的結構可以進一步將交換機擴展為256×256或更高規模。 
 
圖二： 由 8 個 4×4 交換機構成之 16×16 交換機 
 
圖三： 本計畫提出之4x4 LB-BvN高速光交換機系統架構 
圖三所示為本計畫提出之4x4 LB-BvN高速光交換機系統架構，而本子計畫設計電路以其
中之輸入介面及輸出介面(Input/output Interface)電路為主。 
此外將光通訊系統運用於晶片間(Chip-to-hip)或晶片內(Intra-chip)資料傳輸的光連結
(Optical Interconnect)介面為近年來受到矚目的一項課題。在過去三十年間穩定持續不斷縮減
(Scale down)的CMOS積體電路技術進入奈米世代的同時，以金屬線為介質之電子式連結其訊
號傳輸速度無法追上急遽上升的晶片間或晶片內資料傳輸需求，此限制已成為次世代製程發
展所必須解決的課題之一。儘管CMOS積體電路技術已曾經在0.13 μm世代將金屬連結線由鋁
(σ=5.78×107)替換為提供較小寄生電阻的銅(σ= 5.96×107)，並且運用各種製程技術大幅降低金
屬連結線的寄生電容，使金屬連結線訊號傳輸速度大幅提高，但是經過數個世代後人們已開
始急切尋求更佳的解決方案。除了提供CMOS積體電路更高的訊號傳輸速度，更值得一提的
是光連結介面更強化了積體電路發展目標SOC (System on Chip)實現的可能性與其優勢。光連
結介面可以提供SOC上各個功能區塊之間更快速、更理想的數據交換、傳遞、處理的橋樑，
使得在同一晶片上完成的系統得到更大量、更快速的資料處理能力。圖四所示為文獻[2]所提
出之晶片內光連結系統 (Intra-chip optical interconnect)應用於記憶體資料讀寫周邊電路，此為
單就前端轉阻放大器或雷射驅動電路其頻寬需求約莫7 GHz以上。換言之，前端電路之頻寬設
計需求約為資料傳輸速率其0.7倍左右。 
而此計畫中前端電路預期設計具有可整合性，意即可整合至開關電路中成一單晶片系統
(System on Chip, SoC)。除此之外，小面積意謂其電路製作成本較低，使其較具有市場競爭力。
同時若考量適用於晶片內光連結系統之應用，前端電路其功能略等同於先進製程中電子式連
結金屬導線所需之等化器(Equalizer)或中繼器(Repeater)，因此光電介面前端驅動電路其面積
大小相較於此類電路亦須維持相當或較佳之競爭力。 
至於前端電路功耗方面之考量，首先與前者類似，光電介面前端電路其功耗相較於電子
式連結中之等化器或中繼器需有相當或較佳之競爭力。再者，整合至大型單晶片系統中之光
電介面前端電路受限於單位面積熱預算(Thermal budget)之限，其功耗亦是愈小愈好。 
 
2.3 文獻探討： 
目前已發表文獻中成功整合適用於光連結系統之光電介面前端電路有二[3]-[4]，然而其
電路設計目標皆為晶片間或以上層級之光連結系統，針對本計畫之晶片間光連結系統，以下
將進行相關文獻之整理及分析。 
 
2.3.1轉阻放大器 
首先針對接收端之轉阻放大器部分，近十年之轉阻放大器重要文獻發表主要著重於頻寬
擴展技術(Bandwidth extension technique)之研究[5]-[9]。最初，文獻[5]使用一正回授架構達成
電容式調峰(Capacitive peaking)效應。其正回授架構導致輸出端之負載電容在其傳遞函數
(Transfer function)中可與輸入端之電容相互抵消，文獻中藉由此技巧將轉阻放大器頻寬由1.1 
GHz擴展至2.3 GHz。此外電感式調峰(Inductive peaking)技巧亦為多篇文獻廣泛討論[6]-[8]，
其中達成之最佳頻寬擴展比例(Bandwidth extension ratio)為文獻[8]的3.31倍。以下針對文獻[8]
進行簡介。 
(a) (b)
Vdd
Rd1
Ld1
Ls
IN
OUT
CgCd
Rd2
Ld2
0.0 0.5 1.0 1.5 2.0 2.5 3.0
-6
-3
0
3
6
9
 
 
N
or
m
al
iz
ed
 g
ai
n 
(d
B
)
Normalized frequency (rad/s)
 a: without any peaking techniques
 b: shunt peaking
 c: shunt-series peaking
 d: pi-type inductor peaking
 
圖六:  (a)採用 π-peaking 負載之共源極放大級和(b)各種 peaking 技巧的比較。 
如圖六所示，文獻[8]提出之π-peaking架構，相較於文獻[6]的shunt-peaking及文獻[7]的
shunt-series peaking，其電路頻寬可擴展至更高頻率。其運作原理為當電路操作在較高頻率
時，原本由於電晶體寄生電容產生的極點(Zero)藉由電感共振將其拉至更高頻率，如此便可提
升電路頻寬。而藉由π-peaking架構，可有效分散寄生電容及其極點，並將共振頻率拉寬，藉
此更進一步的拉高頻寬。然而電容式或電感式調峰技術由於必須採用多餘之被動元件，其電
2.3.1 雷射驅動電路 
最初的雷射驅動電路的設計原理為切換電流方式，利用差動對(differential pair)輸入差動
訊號，切換左右兩路電流至電流源大小。隨著所驅動電流的上升，文獻[10]使用了並聯式的
驅動電路加強輸出端的驅動電流，並且也使用與寬頻放大器的技巧，變壓器回授與負電容去
抵銷電晶體的寄生電容，達到高速雷射驅動電路的目的。 
 
圖十：並聯式驅動電路與其子電路 
另外文獻[11]中，提出了使雷射驅動電路輸出擺幅提升的方法，利用疊接(cascode)電晶
體，平均分擔輸出電壓，如此一來，可使得差動對Q1可採用較高單增益頻率(unit-gain frequency)
的電晶體，還有利用寄生電容並聯電阻做負回授，調整頻寬的品質，達到高速高輸出電壓擺
幅雷射驅動電路。 
 
圖十一：文獻[10]雷射驅動電路與其概念示意圖 
 
圖十二：Active Back-Termination 雷射驅動電路 
 
以上此類電路都採用差動對輸出，造成輸出端電阻較大，為了避免與雷射二極體(laser 
diode)做連結時所造成阻抗不匹配，訊號失真，所以此類電路會再輸出端並聯負載電阻，做阻
抗匹配，但這意味著必須多消耗高率在此路電阻上，所以造成雷射驅動電路的功耗上升。文
獻[12]中，提出了主動回授電路，達成輸出端等效阻抗匹配，優點為不用另外並聯電阻導致
  3dB d1 d2 d g
1
2 / /
f
R R C C          (1) 
0.5 1.0 1.5 2.0 2.5 3.0 3.50.0 4.0
-3
-2
-1
0
1
-4
2
freq, Hz
dB
(v
4)
dB
(v
3)
dB
(v
2)
(
)
V6  V7  V8  V9 
M
ag
ni
tu
de
 (d
B
)
0.5 1.0 1.5 2.0 2.5 3.0 3.50.0 4.0
-100
0
100
-200
200
freq, Hz
ph
as
e(
v4
), 
de
g
ph
as
e(
v3
), 
de
g
ph
as
e(
v2
), 
de
g
P
ha
se
 (d
eg
re
e)
 
圖十六： π-peaking 之頻率響應，頻率和振幅皆正規化至一。 
（V6：只考慮電阻和電容、V7：加入 Ld2、V8：再加入 Ls1、V9：再加入 Ld1。） 
如圖十六之曲線V6。對於一個L= 0.18 um、W= 48 um、汲極負載電阻為340 Ω、閘極偏
壓為0.85 V的NMOS而言，Cd跟Cg的值約為155 fF和50 fF。因此在做電路分析時假設Cg等於三
倍的Cd、Rd1等於Rd2。現只加入Ld2則轉移函數為： 
1
2
1
2
1
1
2
1
2
1
442
22
22
d
d
dddd
d
d
d
d
d
L
R
LCRsCsR
R
Ls
R
Ls
RZ
d 

      (2) 
Ld2 使得轉移函數由原來的單極點（one-pole）改變為單零點雙極點（one-zero-and-two-pole）。
藉由設計零點的位置可增加電路之頻寬。將(2)的振幅大小平方等於 0.5，則可得出 Ld2 和增加
頻寬倍數之關係。分析結果顯示當 Ld2= 1.5R12*C1 時，頻寬可增加 1.46x，如圖五之曲線 V7。
由 Ld2 所造成的雙極點為複數極點，且以共軛對的形式存在於轉移函數： 
   22 2 nnssjsjs          (3) 
其中 




n
n
222
 
其中α和β為共軛對的實部和虛部大小，ωn 為轉折頻率（corner frequency），ξ為 damping 
factor。當ξ小於一則共軛對才存在，小於 0.707 則會有 gain overshoot 的現象在ωn。 
  接著加入的 Ls1 將再產生一個更高頻的共軛極點對。為了獲得平坦的增益和最大頻寬，令
其轉移函數等於 DC 值： 
      gdd
g
dds
d
d
d
d
dd sC
sLR
sC
sLRsL
sC
R
sC
R
RR 1//1//1//
1//
// 22
2211
1
21 
    (4) 
分析結果顯示當 Ls1=0.86R12*C1 時，頻寬可增加 2.05x，如圖五之曲線 V8。當 Ls1 加入之後
in-band 的增益有 over-peaking（0.46 dB）的現象，這是因為 Ls1 將更高頻的共軛極點之ξ小於
0.707 所致。 
對電路頻寬以及雜訊的影響。因此對 M3、M4以及 RF所構成之轉阻放大器而言，RGC 電流緩
衝器為一個提供較小寄生電容的光二極體。 
不對稱偏壓 Inverter-type 轉阻放大器：由兩個電晶體 M3/M4 與電阻 RF所構成。M3與 M4
為一 inverter-type voltage amplifier，並以 RF作為 shunt-shunt feedback，可得轉阻增益 ZT 約為
RF。inverter-type voltage amplifier 的等效轉導係數 gm=gmn+gmp，且 M3 與 M4 互為主動負載，
故可得足夠大的電壓增益以增加轉阻放大器之頻寬。同時必須考慮 inverter-type voltage 
amplifier 有限的頻寬以調整轉阻放大器頻寬以避免過大的 group delay variance 並且造成輸出
眼圖之變形。藉由調低 inverter-type TIA 輸入端之 DC 電壓，使 VGS,pmos 大於 VGS,nmos，如此可
以選取較小尺寸之 PMOS 以減小電路中之雜散電容。另外藉由輸出端電壓與輸入端之電壓
差，提供DC電流與前級之RGC電流緩衝器，如此可挑選阻值較大之R2，減小R2與 inverter-type 
TIA 輸入端之間電阻分壓產生之損耗。 
開汲極輸出電壓緩衝器由開汲級、共源級之 M5 構成，此級電路主要作用為提供足夠電流
以驅動量測環境中的 50Ω 負載。在通訊系統中，轉阻放大器後級所接為限制放大器(Limiting 
Amplifier)或自動增益控制迴路(Auto-Gain Control)，於此情形下可取消輸出緩衝器，直接接上
限制放大器，減少其負載效應，增加轉阻放大器的頻寬並改善 group delay variance。因此，此
輸出緩衝器設計之 Voltage gain 為 0dB，在本次設計中只做為電壓緩衝器，隨後之結果與討論
中電路耗損功率並不包括此開汲極輸出電壓緩衝器。 
 
2.4.3 低功率 10-Gb/s 雷射驅動電路 
 
雷射驅動電路架構圖如圖十四所示。在輸入端為了使訊號源的輸入功率能有效的進入電
路裡面，50 Ω的輸入阻抗網路是必備的。因此本研究使用了 100 Ω電阻掛在輸入的兩端。在
輸出端採用 75 Ω的 double-termination 的方法提供五十歐姆的輸出。雷射二極體有分為 25 Ω
和 50 Ω兩種輸入阻抗，對於電流驅動的元件而言，較小的輸入阻抗是比較容易供應能量的。
本專題基於量測考量，採用五十歐姆來當作輸出阻抗。每一級詳細的說明將在後面分述。 
電路模擬軟體為分別為 Agilent 公司所設計的 Advanced Design System（ADS）與 Cadence
公司的 Spectre RF。再配合著由 TSMC 所提供的元件模型來設計電路。 
 
圖十八：低功率 10Gb/s 雷射驅動電路架構圖 
A、輸出放大級： 
雷射二極體的所需要的驅動電流一般在 10~30mA，在五十歐姆的示波器上面相當於是
0.5~1.5Vpp 的電壓。在電晶體尺寸的考量上，尺寸直接正比於電晶體的寄生電容效應大小和
電流承載能力等。當電晶體之尺寸增加時，電流承載能力增加但寄生電容也增加並減少電路
則會因為輸入電容過大而使訊號嚴重失真。為了補償電路前端的損耗，電路中亦加入零點補
償部分。如圖二十所示： 
 
圖二十：傳統等化放大器電路圖 
 
1 2
1
1 1,?
1 11
2
out m L Z
Z
m sin S S
P P
s
V G Rs G R s sV R C
 
 

 
 
 
1 2
1 12 , ?
m S
P p
S S L L
G R
R C R C
 

   
採用傳統的等化器架構，由於 ωP1 與 ωP2 在所產生的極點頻率太過相近，因此不適用於高
頻。如圖二十一及圖二十二所示，本計畫所提出的架構加入電感使其訊號頻寬能夠延伸，另
再加入負阻抗產生器(Negative Impedance Converter)。 
 
 
圖二十一：採用電感之等化放大器電路圖 
  1 2 1 22
2
1
1 1
1,?
211 12
out m L Z Z
Z Z
m sin S S
P
s s
V G Rs G R s sV R Cs
    
  
 
  
  
 
1
1 12 , ?
2
m S
D P
P p
S S PP P
G R
R C
R C LL C
 

    
0 2 4 6 8 10
20
30
40
50
60
70
80
 
 
S
21
 (d
B
), 
ZT
 (d
B
)
 a
nd
 Z
IN
 (
) 
Frequency (GHz)
 S21
 ZT
 ZIN
 
圖二十四： 採用 π- peaking 之 10 Gb/s 轉阻放大器 S21、ZT與 ZIN 量測結果及其 10 Gb/s 量測眼圖 
 
2.5.2 低功率低成本 5-Gb/s 轉阻放大器 
Core TIA
0 2 4 6 8 10
30
40
50
60  simulation (f3dB: 6.5 GHz)
 measurement (f3dB: 4.3 GHz)
 
 
Z T
 (d
B
)
frequency (GHz)  
圖二十五： 低功率低成本 5-Gb/s 轉阻放大器晶片空照圖及其 ZT模擬與量測結果圖 
 
實作結果如圖二十五所示，其核心面積僅占 70×110 μm2，在 11.5 mW 的功耗下其轉阻增
益為 54.5 dBΩ、頻寬為 4.3 GHz (CPD=0.22 pF)。圖十四所示為其量測眼圖，輸入端為 50 Ω電
性訊號，其資料串列為 231-1 之 PRBS。由量測眼圖可得知其操作情形良好。 
 
圖十四： 低功率低成本 5-Gb/s 轉阻放大器 5 Gb/s 量測眼圖 
 
 
2.5.4 光交換機整合驗證之可行性 
圖二十八為另一子計畫 32 Gb/s 4×4 LB-BvN 交換機之晶片空照圖，而圖二十九則為其量
測眼圖，證明本交換機每單通道可正確操作於 8 Gb/s。目前正計畫將光電介面電路針對此交
換機進行電路參數調整，並整合下線進行光交換功能之量測。 
 
圖二十八：32 Gb/s 4×4 LB-BvN 交換機晶片空照圖 
 
圖二十九：8 Gb/s 單通道交換機量測眼圖 
 
 
國科會補助專題研究計畫成果報告自評表 
請就研究內容與原計畫相符程度、達成預期目標情況、研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）、是否適
合在學術期刊發表或申請專利、主要發現或其他有關價值等，作一綜合評估。 
1. 請就研究內容與原計畫相符程度、達成預期目標情況作一綜合評估 
■  達成目標 
□ 未達成目標（請說明，以 100 字為限） 
□ 實驗失敗 
□ 因故實驗中斷 
□ 其他原因 
說明： 
2. 研究成果在學術期刊發表或申請專利等情形： 
論文：■已發表 □未發表之文稿 □撰寫中 □無 
專利：□已獲得 ■申請中 □無 
技轉：□已技轉 ■洽談中 □無 
其他：（以 100 字為限） 
3. 請依學術成就、技術創新、社會影響等方面，評估研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）（以
500 字為限） 
 
此計畫研究成果成功在標準 CMOS 製程上實現低功率低成本之高速光電介面
前端電路。在學術成就上，為達成規格而進行之電路原理詳細推導，部分已
發表於國際學術期刊及研討會，另有部分仍在準備中，顯示研究成果於學術
上之影響力及重要性。在技術創新部分，本計畫達成之規格在轉阻增益、電
路功耗及晶片成本上皆有所突破，增加快速光交換機及光連結系統實現之可
能性。至於社會影響方面，本計畫之成果強化本國在光通訊晶片上的電路設
計能力及國際影響力，並提供相關公司此領域中之知識及技巧，吸引廠商進
行產學合作或技術移轉進而成為 IC 設計產業中之新領域。此研究成果在與其
他電路之整合構成系統之計畫持續進行中，其一為與本校光電所合作與矽製
程基底之光波導、光偵測器、光調變器之整合，驗證晶片間光連結系統之可
行性。上述研究已吸引許多廠商(包含半導體廠及高速光電元件廠)之注意，並
洽詢合作之可能性。至於本計畫中光交換機之整合實現亦持續進行中，預期
完成針對交換機電路之介面電路參數調整及整合驗證。 
 
 
 
 
出國報告 
 
蘇州大學參訪及 IEEE Asia Solid-State Circuit 
Conference TPC Meeting 
(07/02/2010-07/11/2010) 
 
 
 
 
 
 
 
 
 
Shuohung Hsu (徐碩鴻), Associate Professor 
Department of Electrical Engineering 
National Tsing Hua University 
 
 
 
 
 
 
  
The research at FUMSOM focuses on four major topics, including  
1. 功能纳米材料与器件 
2. 有机光电材料与器件 
3. 纳米生物医学技术 
4. 分子模拟与药物设计为四大研究方向， for applications in 新型能源、绿色环
境、生 物医学、信息科学 
 
Prof. S. D. Wang also showed me the facilities, and introduce to me about the 
funding situation, research topics, and their recent publications. The research 
momentum at FUNSOM is very strong, as all the professors, while young, are well 
involved in the most advanced studies in various fields, and all have very strong 
publications. I also had the chance to discuss with some other professors about their 
research and seek for the possibility of future collaboration.  
 
Part II. A-SSCC Technical Program Committee Meeting (07/08/2010-07/09/2010) 
 
I. 會議名稱、日期、地點 
2010 A-SSCC Paper Review Meeting 
July 08-09, 2010 
Crown Plaza Park View Wuzhou Hotel, Beijing, China 
 V. 心得 
I am glad to have this great opportunity to be invited for attending the TPC Meeting 
for A-SSCC, which is the most important conference for the Asia Solid-State Circuit 
society. All the TPC members are the experts in this field, which is a great opportunity 
to exchange the opinion for the latest trend for IC research and also obtain feedback 
from them.   
VI. 致謝 
I am very grateful for the funding provided from NSC to support partial of my 
travel expenses. 
C-8: Gate-Insulator Reliability 
P-1: Advanced Si Processing & Materials Science 
 
AREA 2: ADVANCED INTERCONNECT /3-D INTEGRATION SCIENCE 
H-4: Carbon Interconnect 
H-5: Cu/Low-k Integration 
H-6: Cu Reliability 
H-7: 3D Interconnect 
H-8: 3D Integration 
H-9: Image Sensor 
P-2: Advanced Interconnect /3-D Integration Science 
 
AREA 3: CMOS DEVICES / DEVICE PHYSICS 
C-1: Low Frequency Noise 
C-2: Transport Physics 
C-3: Tunnel & Schottky-S/D FETs 
C-4: Tr & SRAM Variabilities 
C-5: Si Nanowire Technology 
C-6: Advanced CMOS Technology 
C-7: FinFET Devices 
C-8: Gate-Insulator Reliability 
C-9: Emerging Device Technology 
P-3: CMOS Devices / Device Physics 
 
AREA 4: ADVANCED MEMORY TECHNOLOGY 
E-1: DRAM 
E-2: Flash memory Ⅰ 
E-3: Flash memory Ⅱ 
E-4: Flash memory Ⅲ 
E-5: Flash memory Ⅳ 
E-6: FeRAM 
E-7: MRAM 
E-8: PRAM/ReRAM 
E-9: ReRAM 
P-4: Advanced Memory Technology 
 
AREA 5: ADVANCED CIRCUITS AND SYSTEMS 
G-1: RF Circuits and systems (1) 
K-8: Si and Ge-based materials and devices 
P-8: Advanced Material Synthesis and Crystal Growth Technology 
 
AREA 9: PHYSICS AND APPLICATION OF NOVEL FUNCTIONAL 
DEVICES AND MATERIALS 
F-1: Graphene Structures and Transport 
F-2: Novel Structures 
F-3: Spin Manipulation and Photon Detection 
F-4: Quantum Dots 
F-5: New Functional MOS Structures 
P-9: Physics and Application of Novel Functional Devices and Materials 
 
AREA 10: ORGANIC MATERIALS SCIENCE, DEVICE PHYSICS, AND 
APPLICATIONS 
A-1: Organic Device Physics 
A-2: Electric Characterization of Organic Semiconductors 
A-3: Organic Light Emitting Diodes 
A-4: Organic Memory and Related Materials 
A-5: Organic Electronics and Device Physics 
A-6: Organic Transistors and Device PhysicsⅠ 
A-7: Organic Transistors and Device Physics Ⅱ 
A-8: Organic Transistors and Device FabricationⅠ 
A-9: Organic Transistors and Device Fabrication Ⅱ 
P-10: Organic Materials Science, Device Physics, and Applications 
 
AREA 11: MICRO/NANO ELECTROMECHANICAL AND BIO-SYSTEMS 
(DEVICES) 
G-5: Integrated MEMS/Bio Sensors 
G-6: Image Sensors and Interface Circuits 
G-8: Bio nanofusion Technologies 
G-9: Nanomaterial Applications 
L-1: Biosensors 
L-2: Silicon Based Biomedical Devices 
L-3: Nano Structures and Devices 
P-11: Micro/Nano Electromechanical and Bio-Systems (Devices) 
 
AREA 12: SPINTRONIC MATERIALS AND DEVICES 
F-6: Spintronics (I) - Spin-related Phenomena and Applications - 
the physical structure of the TSV. The S-parameters obtained from the EM simulation, 
the extract model parameters, and the analytical equations showed excellent 
agreements up to 50 GHz.  
The second paper is included in Session G-4: ADVANCED ANALOG CIRCUITS. 
We proposed a gate-drain coupling distributed amplifier using 90-nm CMOS 
technology. By the gate-drain transformer coupling, the signal was reused and the 
power consumption was reduced significantly while maintaining a large 
gain-bandwidth product. The gate/drain lines were arranged in a folded manner with 
the shielded ground to minimize the chip size. The proposed amplifier demonstrated a 
gain-bandwidth up to 137.2 GHz under a power consumption of only 60 mW.  
 
V. 其他值得注意之議題及論文 
There are several exciting breakthroughs in the fields of devices, three-dimension 
ICs, and RF circuits presented in this conference. The papers are listed below together 
with the session number and the authors: 
1. C-1-2: T. Li et al., “New Insights into Flicker Noise Improvement Mechanism 
Using Random Telegraph Signal Technique.” The conventional flicker (1/f) noise 
improvement approaches such as fluorine incorporation and hydrogen sintering 
are interpreted, for the first time, by detecting the border traps using the random 
telegraph signal (RTS) technique. The results show that the improvement in low 
frequency noise by F-incorporation can be mainly attributed to the relaxed 
trap-to-carrier influence. On contrary, the H2-annealing is found to improve the 
low frequency noise by the reduced trap density. 
2. G-4-2: K. Sueishi et al., “A 60 dB SFDR Low-Noise Amplifier with Variable 
Bandwidth for Neural Recoding Systems.” A low-noise amplifier with high 
dynamic range and wide variable range of bandwidth is proposed. When defining 
0.2 Vpp output swing, the proposed amplifiers with a feedback resistor of cascade 
connected 12-MOSFETs operated in the subthreshold achieved a variable low 
roll-off frequency of 0.04 Hz ~ 30 Hz and more than 60dB SFDR. The input 
referred noise is 2.5 µVrms. 
3. P-2-3: A. Trigg et al., “Stress Mapping of Silicon Surrounded by Various Through 
Silicon Via (TSV) Patterns using Polychromator-Based Multi-Wavelength Raman 
Spectroscopy.” It has been speculated that Si near TSVs are under compressive 
stress and that stress levels might be different depending upon TSV dimensions 
and layouts. Even though stress is often considered to be one of suspicious factors 
for device reliability problems, there has been no direct and easy way to 
characterize stress in small scale devices. We have demonstrated stress mapping 
of Si surrounded by TSVs using the MRS-300 multi-wavelength Raman system. 
 
 
 
 
出國報告 
 
IEEE Asia Solid-State Circuit Conference TPC 
Meeting 
(07/14/201107/15/2011) 
 
 
 
 
 
 
 
 
 
Shuohung Hsu (徐碩鴻), Professor 
Department of Electrical Engineering 
National Tsing Hua University 
 
 
 
 
 
 
 
 
 
V. 心得 
I am glad to have this great opportunity to be invited for attending the TPC 
Meeting for A-SSCC, which is the most important conference for the Asia Solid-State 
Circuit society. All the TPC members are the experts in this field, which is a great 
opportunity to exchange the opinion for the latest trend for IC research and also obtain 
feedback from them.   
VI. 致謝 
I am very grateful for the funding provided from NSC to support partial of my 
travel expenses. 
97 年度專題研究計畫研究成果彙整表 
計畫主持人：徐碩鴻 計畫編號：97-2221-E-007-107-MY3 
計畫名稱：高速封包交換機之研究--子計畫五:高速交換機晶片之光導線驅動電路 
量化 
成果項目 
實際已達
成數（被接
受或已發
表） 
預期總達成
數(含實際
已達成數)
本計畫
實際貢
獻百分
比 
單位 
備註（質化說明：如數
個計畫共同成果、成
果列為該期刊之封面
故事...等） 
期刊論文 0 0 100%  
研究報告 /技術報
告 0 0 100%  
研討會論文 0 0 100% 
篇 
 
論文著作 
專書 0 0 100%   
申請中件數 1 1 100% 具有接地共平面波導之光通信系統 專利 
已獲得件數 0 0 100% 
件 
 
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 2 0 100%  
博士生 1 0 100%  
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 100% 
人次 
 
期刊論文 2 2 100% 
1. M. Tsai, S. Hsu, F. 
Hsueh, and C. 
Jou , ’ESD-protected 
K-band low-noise 
amplifiers using RF 
junction varactors in 
65-nm CMOS,’ 
accepted for IEEE 
Trans. Microwave 
Theory Tech. 
2. M. Tsai and S. 
Hsu ’A 24-GHz 
low-noise amplifier 
using RF junction 
varactors for noise 
optimization and CDM 
ESD protection in 
90-nm CMOS,’ IEEE 
Microwave and Wireless 
Component Lett., vol. 
21, no. 7, pp. 374-376, 
July 2011. 
國外 論文著作 
研究報告 /技術報 0 0 100% 
篇 
 
