# 디지털 논리회로

> 본 글은 아래 강의를 바탕으로 작성되었습니다.
>
> [CSA2021 컴퓨터시스템구조 제 1 장 Part-1](https://youtu.be/SG89LOgT7Vc)
>
> [CSA2021 컴퓨터시스템구조 제 1 장 Part-2](https://youtu.be/gn5z3Un_qqM)

<br>

[TOC]

<br>

## 1. 디지털 컴퓨터

- 이진 시스템을 사용해 계산을 수행하는 디지털 시스템

- 비트의 그룹을 사용해 숫자, 문자 및 기타 정보를 표시하거나 처리

### 하드웨어

> 컴퓨터는 CPU이고 그 외의 장치는 주변 장치이다.

#### CPU

- 중앙처리장치, 컴퓨터 그 자체.
- 산술 논리 처리와 데이터의 저장, 제어 기능 수행

#### 주변 장치

- 메모리(RAM/ROM)
- 저장 장치(Storage)
- 입출력 장치(IO devices)

### 소프트웨어

#### 운영체제

- Operating System

#### 시스템 프로그램

- 유틸리티, 데이터베이스, Editor
- OS에 포함되거나 연결되어 시스템 운영을 보조
- Windows를 예로 들면 노트펜

#### 응용 프로그램

<br>

## 2. 논리 게이트

컴퓨터에서 이진 정보는 0과 1의 전압 신호로 표현된다. 일반적으로 0은 0 V, 1은 5 V로 설정한다. 0을 0.5 V, 1을 3 V로 설정하는 시스템도 있다. 이러한 입력 신호로 만드는 논리식은 논리 게이트로 표현되며 진리표를 통해 그 동작을 정의한다.

<br>

## 3. 부울 대수

부울 대수는 이진 변수와 논리 동작을 취급하는 대수이며 기본 대수 동작에는 AND, OR, NOT이 있다.

부울 대수를 사용함으로써 진리표를 대수적으로 편리하게 표시할 수 있으며 논리도의 입출력 관계를 수학적인 대수 형식으로 표시할 수 있다. 또한 같은 기능을 가진 더 간단한 동치 회로를 찾는데에도 도움이 된다.

### 부울 대수의 기본 관계

- 항등원
- 역원
- 교환법칙
- 결합법칙
- 분배법칙
- 드모르강의법칙

<br>

## 4. 맵의 간소화

맵 방식: 부울 함수를 visual diagram을 통해 간소화하는 방법

예: Karnaugh map, Veitch diagram

### 논리합의 논리곱

0 항을 간소화하는 것이 더 간편하다면 이를 통해 F'를 구한 뒤 F를 구할 수 있다.

### 무정의 조건(Don't Care Condition)

사용하지 않는 항을 활용해 이를 0 또는 1로 간주하여 간소화할 수 있다. 무정의 조건이 있다면 식이 더 간단해지므로 최대한 사용하는 것이 좋다.

<br>

## 5. 조합 회로

조합 회로는 입력과 출력을 가진 논리 게이트의 집합이다. 이때 출력의 값은 입력으로 들어오는 0과 1의 조합에 의해 결정되는 함수의 결과로 표시된다. N개의 입력이 있으면 가능한 입력의 조합은 2^N개이다.

### 조합 회로의 설계 절차

1. 해결할 문제 제시
2. 입력과 출력의 변수에 문자 기호 부여
3. 입력-출력 관계를 정의하는 진리표 도출
4. 각 출력에 대한 간소화된 부울 함수 도출(ex. 맵의 간소화)
5. 부울 함수에 대한 논리도 작성
6. 논리도를 바탕으로 회로 구현

<br>

## 6. 플립플롭

플립플롭은 1 비트의 디지털 정보를 저장하는 이진 셀이다. 즉 입력의 상태가 변화하기 전까지는 이전의 출력 상태를 그대로 유지하고 있다. 플립플롭은 Clock에 동기화되어있기 때문에 입력값이 바뀐다고 해서 바로 출력값이 바뀌지 않는다.

플립플롭은 조합 회로와 함께 동기식 순차 회로의 기본 요소로 사용된다. 플립플롭에는 출력값의 NOT 연산 결과 또한 함께 출력된다. 

### 플립플롭의 종류

- SR flip-flop
  - Clock에 신호가 없다면 출력값은 바뀌지 않는다. S(set) 입력과 R(reset) 입력이 둘 다 1인 경우 출력값은 정해지지 않기 때문에 주의해야 한다.
- D flip-flop
- JK filp-flop
- T filp-flop

### 모서리-변이형 플립플롭(Edge-triggered FF)

입력값의 변화 모서리에서만 동작한다.

- Upward triggerd FF: Clock의 입력값이 상향일 경우 즉, 신호가 0에서 1로 바뀌는 경우에만 동작한다.
- Downward triggerd FF:  Clock의 입력값이 하향일 경우 즉, 신호가 1에서 0으로 바뀌는 경우에만 동작한다.

올바른 동작을 위해서는 최소한의 신호 유지 시간이 필요하다.

- Setput time: 출력 변화를 위하여 입력이 유지되어야 하는 최소 시간
- Hold time: 출력 유지를 위하여 입력이 바뀌지 않아야 하는 최소 시간

<br>

## 7. 순차 회로

순차 회로는 플립플롭과 조합 회로를 연결한 회로이다. 플립플롭의 출력값은 조합 회로의 입력값으로 다시 들어가며 이 때문에 입력값이 같다고 해서 출력값이 항상 같지 않으며 입력의 순서에 따라 달라진다. 즉 출력은 클럭 펄스에 동기화된 입력 순서에 의해 제어된다. 출력값은 외부 입력값과 플립플롭의 현재 상태에 대한 함수로 표시될 수 있다.