CHIP_IS_E1,FUNC_0
CHIP_IS_E1H,FUNC_1
CHIP_IS_E2,FUNC_2
GRCBASE_MISC,VAR_0
MISC_REGISTERS_RESET_REG_1_CLEAR,VAR_1
MISC_REGISTERS_RESET_REG_1_RST_HC,VAR_2
MISC_REGISTERS_RESET_REG_1_RST_PXP,VAR_3
MISC_REGISTERS_RESET_REG_1_RST_PXPV,VAR_4
MISC_REGISTERS_RESET_REG_1_SET,VAR_5
MISC_REGISTERS_RESET_REG_2_CLEAR,VAR_6
MISC_REGISTERS_RESET_REG_2_PGLC,VAR_7
MISC_REGISTERS_RESET_REG_2_RST_ATC,VAR_8
MISC_REGISTERS_RESET_REG_2_RST_BMAC0,VAR_9
MISC_REGISTERS_RESET_REG_2_RST_BMAC1,VAR_10
MISC_REGISTERS_RESET_REG_2_RST_EMAC0,VAR_11
MISC_REGISTERS_RESET_REG_2_RST_EMAC0_HARD_CORE,VAR_12
MISC_REGISTERS_RESET_REG_2_RST_EMAC1,VAR_13
MISC_REGISTERS_RESET_REG_2_RST_EMAC1_HARD_CORE,VAR_14
MISC_REGISTERS_RESET_REG_2_RST_GRC,VAR_15
MISC_REGISTERS_RESET_REG_2_RST_MCP_N_HARD_CORE_RST_B,VAR_16
MISC_REGISTERS_RESET_REG_2_RST_MCP_N_RESET_CMN_CORE,VAR_17
MISC_REGISTERS_RESET_REG_2_RST_MCP_N_RESET_CMN_CPU,VAR_18
MISC_REGISTERS_RESET_REG_2_RST_MCP_N_RESET_REG_HARD_CORE,VAR_19
MISC_REGISTERS_RESET_REG_2_RST_MISC_CORE,VAR_20
MISC_REGISTERS_RESET_REG_2_RST_PCI_MDIO,VAR_21
MISC_REGISTERS_RESET_REG_2_RST_RBCN,VAR_22
MISC_REGISTERS_RESET_REG_2_SET,VAR_23
MISC_REGISTERS_RESET_REG_2_UMAC0,VAR_24
MISC_REGISTERS_RESET_REG_2_UMAC1,VAR_25
MISC_REGISTERS_RESET_REG_2_XMAC,VAR_26
MISC_REGISTERS_RESET_REG_2_XMAC_SOFT,VAR_27
REG_WR,FUNC_3
barrier,FUNC_4
mmiowb,FUNC_5
bnx2x_process_kill_chip_reset,FUNC_6
bp,VAR_28
global,VAR_29
not_reset_mask1,VAR_30
reset_mask1,VAR_31
not_reset_mask2,VAR_32
reset_mask2,VAR_33
global_bits2,VAR_34
stay_reset2,VAR_35
