## ğŸ“˜ Objetivo do Projeto

O objetivo deste trabalho Ã© implementar e validar a operaÃ§Ã£o de um filtro FIR (Finite Impulse Response) digital, usando linguagem VHDL e simulaÃ§Ã£o no ModelSim, como parte da UC de ComputaÃ§Ã£o ReconfigurÃ¡vel. O projeto explora os conceitos de:

* Filtros digitais passa-baixo em arquitetura direta (Direct Form)
* MultiplicaÃ§Ã£o-acumulaÃ§Ã£o sequencial com coeficientes em ponto fixo (Q15)
* Testbench com leitura/escrita de arquivos e estÃ­mulo temporal realista
* VisualizaÃ§Ã£o grÃ¡fica da resposta ao sinal de entrada

---

## âš™ï¸ ImplementaÃ§Ã£o

### Filtro FIR

O filtro FIR foi implementado com **21 coeficientes** definidos no domÃ­nio do tempo, obtidos atravÃ©s da ferramenta [T-Filter](http://t-filter.engineerjs.com/), e posteriormente quantizados para 16 bits (formato **Q15**, ou seja, ponto fixo com 15 bits fracionÃ¡rios e 1 de sinal).

A arquitetura utilizada Ã© **forma direta** com registradores de deslocamento e operaÃ§Ã£o de MAC (Multiply and Accumulate), sincronizada por clock. O filtro recebe uma nova amostra por ciclo e acumula o resultado completo da convoluÃ§Ã£o em um registrador de 37 bits, com a saÃ­da truncada de volta para 16 bits.

### Testbench

Foi desenvolvido um testbench (`tb_fir.vhd`) que:

* LÃª os dados de entrada a partir de `src/input_vectors.txt`
* Aplica os dados ao filtro com um ciclo de clock por amostra
* Escreve os resultados da filtragem em `src/output_results.txt`
* Imprime no transcript os pares entrada/saÃ­da a cada ciclo

---

## ğŸ§ª EstÃ­mulo e SimulaÃ§Ã£o

Para validaÃ§Ã£o funcional, foi aplicado ao filtro um **sinal senoidal de 100 Hz** (amostrado a 2 kHz), com amplitude de 0,5 (Q15: Â±16384). Esse sinal foi usado por estar **dentro da banda passante** do filtro projetado, e permite avaliar o comportamento do sistema em regime permanente.

O sinal de entrada encontra-se em `src/input_vectors.txt`, e a saÃ­da gerada pela simulaÃ§Ã£o estÃ¡ em `src/output_results.txt`.

---

## ğŸ“ˆ Resultados

Os grÃ¡ficos abaixo foram gerados com o script `plot_fir.py`, e representam visualmente o comportamento do filtro:

### ğŸµ Entrada (src/input_vectors.txt)

![input.png](src/input.png)

* Sinal senoidal puro com frequÃªncia constante e sem distorÃ§Ãµes.
* Amplitude corresponde a \~50% da escala Q15 (Â±16384).

### ğŸ”‰ SaÃ­da (src/output_results.txt)

![output.png](src/output.png)

* Sinal filtrado suavizado, com leve atenuaÃ§Ã£o nas bordas, tÃ­pico da resposta de um FIR com janelamento.
* Confirma que a **frequÃªncia de 100 Hz estÃ¡ dentro da banda passante** do filtro FIR projetado.


---

**[RepositÃ³rio GitHub](https://github.com/marcelo-m7/Filtro-FIR-Digital-em-VHDL)**
