---
outline: 2
---

# Detector de Borda

`GENERIC_EDGE_DETECTOR.vhd`

![Diagrama de portas do detector de borda](../../public/images/referencia/componentes/generic_edge_detector.drawio.svg)

[Ver código fonte](https://github.com/pfeinsper/24a-CTI-RISCV/blob/main/src/GENERIC_EDGE_DETECTOR.vhd).

## Interface genérica

::: danger TO DO

Work in progress.

:::

## Interface de portas

### `clock`

Entrada do clock (sinal que varia seguindo a frequência de ciclos do
processador).

- tipo: `std_logic`

### `source`

::: danger TO DO

Escrever descrição source

:::

- tipo: `std_logic`

### `pulse`

::: danger TO DO

Escrever descrição pulse

:::

- tipo: `std_logic`

::: danger TO DO

Work in progress.

:::

## Diagrama RTL

::: danger TO DO

Diagrama a nível de registradores

:::

## Casos de teste

`test_GENERIC_EDGE_DETECTOR.py`.
[Ver código fonte](https://github.com/pfeinsper/24a-CTI-RISCV/blob/main/test/test_GENERIC_EDGE_DETECTOR.py).

::: danger TO DO

Work in progress.

:::
