<?xml version="1.0" encoding="UTF-8" ?>
<!-- *************************************************************************************
FILE DESCRIPTION
The file contains the information about resource utilization per module to be displayed in the summary report.
*******************************************************************************************-->
<modules>
<column_headers>
<data>Module name</data>
<data>SLE</data>
<data>CFG</data>
<data>ARI1</data>
<data>BUFFER</data>
<data>MACC_PA</data>
<data>RAM1K20</data>
<data>RAM64X12</data>
<data>GLOBAL</data>
<data>IO</data>
</column_headers>
<module>
<data>top</data>
<data>6927</data>
<data>10963</data>
<data>2299</data>
<data>0</data>
<data>0</data>
<data>32</data>
<data>63</data>
<data>12</data>
<data>57</data>
<module>
<data>APB3</data>
<data>0</data>
<data>24</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>CoreAPB3_Z1</data>
<data>0</data>
<data>24</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREAPB3_MUXPTOB3</data>
<data>0</data>
<data>17</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
<module>
<data>Axi4Interconnect</data>
<data>1533</data>
<data>1305</data>
<data>33</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>41</data>
<data>1</data>
<data>0</data>
<module>
<data>COREAXI4INTERCONNECT_Z3</data>
<data>1533</data>
<data>1305</data>
<data>33</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>41</data>
<data>1</data>
<data>0</data>
<module>
<data>caxi4interconnect_MasterConvertor_Z8</data>
<data>853</data>
<data>779</data>
<data>33</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>17</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_MstrDataWidthConv_Z4</data>
<data>429</data>
<data>554</data>
<data>33</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>17</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_UpConverter_Z6</data>
<data>429</data>
<data>554</data>
<data>33</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>17</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_DWC_UpConv_AChannel_32s_1s_1s_32s_64s_30s_1s_0_0_1_0</data>
<data>39</data>
<data>7</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_DWC_UpConv_AChannel_32s_1s_1s_32s_64s_30s_1s_0_0_1_1</data>
<data>45</data>
<data>14</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_DWC_UpConv_BChannel_1s_1s_4s_0_1s</data>
<data>12</data>
<data>23</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_DWC_brespCtrl_1s_1s</data>
<data>2</data>
<data>4</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_FIFO_4s_2s_2s_3s_0s_4s_2s_0s_3s</data>
<data>10</data>
<data>19</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_FIFO_CTRL_4s_3s_0s_2s_4s_0s_1_0</data>
<data>10</data>
<data>19</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
<module>
<data>caxi4interconnect_DWC_UpConv_RChannel_1s_1s_16s_4s_64s_32s_0_1s</data>
<data>120</data>
<data>208</data>
<data>16</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>8</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_DWC_UpConv_RChan_Ctrl_64s_32s_1s</data>
<data>27</data>
<data>88</data>
<data>16</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_DWC_UpConv_preCalcRChan_Ctrl_64s_32s_1s_1s</data>
<data>34</data>
<data>24</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_Hold_Reg_Ctrl_2_1</data>
<data>1</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>caxi4interconnect_FIFO_4s_26s_26s_3s_1s_4s_2s_1s_3s</data>
<data>10</data>
<data>23</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_FIFO_CTRL_4s_3s_1s_2s_4s_0s_1</data>
<data>10</data>
<data>20</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_RAM_BLOCK_4s_2s_26s_0s</data>
<data>0</data>
<data>3</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>caxi4interconnect_FIFO_downsizing_16s_64s_32s_3s_15s_1s_16s_4s_1s_15s</data>
<data>49</data>
<data>72</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>6</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_FIFO_CTRL_16s_15s_1s_4s_16s_0s</data>
<data>16</data>
<data>40</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_RAM_BLOCK_16s_4s_67s_0s</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>6</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
<module>
<data>caxi4interconnect_DWC_UpConv_WChannel_Z5</data>
<data>139</data>
<data>295</data>
<data>17</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>9</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_DWC_UpConv_WChan_Hold_Reg_32s_1s_64s_8s</data>
<data>25</data>
<data>16</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_Hold_Reg_Ctrl_0</data>
<data>1</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>caxi4interconnect_DWC_UpConv_WChan_ReadDataFifoCtrl_3s_2s_0_1</data>
<data>30</data>
<data>44</data>
<data>17</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_DWC_UpConv_Wchan_WriteDataFifoCtrl_32s_1s_64s_1s_4s_2s_8s_3s</data>
<data>47</data>
<data>76</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_FIFO_4s_25s_25s_3s_0s_4s_2s_0s_3s</data>
<data>10</data>
<data>21</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_FIFO_CTRL_4s_3s_0s_2s_4s_0s_1</data>
<data>10</data>
<data>20</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_RAM_BLOCK_4s_2s_25s_0s</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>caxi4interconnect_FIFO_4s_8s_8s_3s_1s_4s_2s_1s_3s</data>
<data>10</data>
<data>20</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_FIFO_CTRL_4s_3s_1s_2s_4s_0s_0</data>
<data>10</data>
<data>20</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_RAM_BLOCK_4s_2s_8s_0s</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>caxi4interconnect_FIFO_upsizing_16s_36s_72s_2s_15s_11s_16s_4s_11s_15s</data>
<data>17</data>
<data>118</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>6</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_FIFO_CTRL_16s_15s_11s_4s_16s_0s</data>
<data>17</data>
<data>44</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_RAM_BLOCK_16s_4s_36s_0s</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>3</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_RAM_BLOCK_16s_4s_36s_0s_0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>3</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
<module>
<data>caxi4interconnect_DWC_UpConv_preCalcAChannel_64s_32s_1s_1s</data>
<data>39</data>
<data>4</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_Hold_Reg_Ctrl</data>
<data>1</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>caxi4interconnect_DWC_UpConv_preCalcAChannel_64s_32s_1s_1s_0</data>
<data>35</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_Hold_Reg_Ctrl_1</data>
<data>1</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
</module>
<module>
<data>caxi4interconnect_RegisterSlice_1_1_1_1_1_1s_32s_64s_0s_1s</data>
<data>424</data>
<data>225</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_RegSliceFull_4s_0_1_3_2</data>
<data>2</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_RegSliceFull_64s_0_1_3_0</data>
<data>68</data>
<data>37</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_RegSliceFull_64s_0_1_3_2</data>
<data>72</data>
<data>39</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_RegSliceFull_69s_0_1_3_2</data>
<data>134</data>
<data>70</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_RegSliceFull_75s_0_1_3_2</data>
<data>148</data>
<data>77</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
<module>
<data>caxi4interconnect_ResetSycnc_1</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_SlaveConvertor_Z12</data>
<data>678</data>
<data>526</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>24</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_RegisterSlice_1_1_1_1_1_2s_32s_64s_0s_1s</data>
<data>424</data>
<data>225</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_RegSliceFull_5s_0_1_3_2</data>
<data>2</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_RegSliceFull_65s_0_1_3_0</data>
<data>68</data>
<data>37</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_RegSliceFull_65s_0_1_3_2</data>
<data>72</data>
<data>39</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_RegSliceFull_70s_0_1_3_2</data>
<data>134</data>
<data>70</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_RegSliceFull_76s_0_1_3_2</data>
<data>148</data>
<data>77</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>caxi4interconnect_ResetSycnc_0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_SlvClockDomainCrossing_Z11</data>
<data>220</data>
<data>219</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>23</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_CDC_FIFO_8s_5s_0s_3s</data>
<data>44</data>
<data>44</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_CDC_grayCodeCounter_1s_0s_3s_3_4</data>
<data>6</data>
<data>6</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_Bin2Gray_3s_20</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>caxi4interconnect_CDC_grayCodeCounter_1s_0s_3s_7</data>
<data>6</data>
<data>6</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_Bin2Gray_3s_23</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>caxi4interconnect_CDC_grayCodeCounter_2s_1s_3s_3_4</data>
<data>6</data>
<data>8</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_CDC_grayCodeCounter_2s_1s_3s_7</data>
<data>6</data>
<data>8</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_CDC_grayCodeCounter_3s_3s_3s_2</data>
<data>6</data>
<data>7</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_CDC_rdCtrl_3s_1_0</data>
<data>1</data>
<data>5</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_CDC_wrCtrl_3s_1_0</data>
<data>1</data>
<data>4</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>caxi4interconnect_CDC_FIFO_8s_65s_0s_3s_1</data>
<data>44</data>
<data>44</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>5</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_CDC_grayCodeCounter_1s_0s_3s</data>
<data>6</data>
<data>6</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_Bin2Gray_3s</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>caxi4interconnect_CDC_grayCodeCounter_1s_0s_3s_3</data>
<data>6</data>
<data>6</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_Bin2Gray_3s_3</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>caxi4interconnect_CDC_grayCodeCounter_2s_1s_3s</data>
<data>6</data>
<data>7</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_CDC_grayCodeCounter_2s_1s_3s_3</data>
<data>6</data>
<data>8</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_CDC_grayCodeCounter_3s_3s_3s_1</data>
<data>6</data>
<data>6</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_CDC_rdCtrl_3s</data>
<data>1</data>
<data>6</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_CDC_wrCtrl_3s</data>
<data>1</data>
<data>5</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_RAM_BLOCK_8s_3s_65s_0s</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>5</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>caxi4interconnect_CDC_FIFO_8s_65s_0s_3s_1_0</data>
<data>44</data>
<data>44</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>5</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_CDC_grayCodeCounter_1s_0s_3s_3_2</data>
<data>6</data>
<data>6</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_Bin2Gray_3s_13</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>caxi4interconnect_CDC_grayCodeCounter_1s_0s_3s_5</data>
<data>6</data>
<data>6</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_Bin2Gray_3s_10</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>caxi4interconnect_CDC_grayCodeCounter_2s_1s_3s_3_2</data>
<data>6</data>
<data>8</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_CDC_grayCodeCounter_2s_1s_3s_5</data>
<data>6</data>
<data>7</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_CDC_grayCodeCounter_3s_3s_3s_1_3</data>
<data>6</data>
<data>6</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_CDC_rdCtrl_3s_2</data>
<data>1</data>
<data>6</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_CDC_wrCtrl_3s_2</data>
<data>1</data>
<data>5</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_RAM_BLOCK_8s_3s_65s_0s_0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>5</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>caxi4interconnect_CDC_FIFO_8s_70s_0s_3s</data>
<data>44</data>
<data>43</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>6</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_CDC_grayCodeCounter_1s_0s_3s_3_3</data>
<data>6</data>
<data>6</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_Bin2Gray_3s_15</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>caxi4interconnect_CDC_grayCodeCounter_1s_0s_3s_6</data>
<data>6</data>
<data>6</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_Bin2Gray_3s_18</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>caxi4interconnect_CDC_grayCodeCounter_2s_1s_3s_3_3</data>
<data>6</data>
<data>7</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_CDC_grayCodeCounter_2s_1s_3s_6</data>
<data>6</data>
<data>8</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_CDC_grayCodeCounter_3s_3s_3s</data>
<data>6</data>
<data>6</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_CDC_rdCtrl_3s_1</data>
<data>1</data>
<data>5</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_CDC_wrCtrl_3s_1</data>
<data>1</data>
<data>5</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_RAM_BLOCK_8s_3s_70s_0s</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>6</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>caxi4interconnect_CDC_FIFO_8s_74s_0s_3s</data>
<data>44</data>
<data>44</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>7</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_CDC_grayCodeCounter_1s_0s_3s_3_1</data>
<data>6</data>
<data>6</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_Bin2Gray_3s_8</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>caxi4interconnect_CDC_grayCodeCounter_1s_0s_3s_4</data>
<data>6</data>
<data>6</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_Bin2Gray_3s_5</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>caxi4interconnect_CDC_grayCodeCounter_2s_1s_3s_3_1</data>
<data>6</data>
<data>8</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_CDC_grayCodeCounter_2s_1s_3s_4</data>
<data>6</data>
<data>7</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_CDC_grayCodeCounter_3s_3s_3s_1_1</data>
<data>6</data>
<data>6</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_CDC_rdCtrl_3s_0</data>
<data>1</data>
<data>6</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_CDC_wrCtrl_3s_0</data>
<data>1</data>
<data>5</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_RAM_BLOCK_8s_3s_74s_0s</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>7</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
<module>
<data>caxi4interconnect_SlvProtocolConverter_Z10</data>
<data>32</data>
<data>82</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_SlvAxi4ProtConvAXI4ID_1_2s_4s_0_0</data>
<data>16</data>
<data>40</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_FIFO_16s_2s_2s_15s_0s_16s_4s_0s_15s_1_0</data>
<data>16</data>
<data>40</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_FIFO_CTRL_16s_15s_0s_4s_16s_0s_1_0</data>
<data>16</data>
<data>40</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
<module>
<data>caxi4interconnect_SlvAxi4ProtConvAXI4ID_1_2s_4s_0_1</data>
<data>16</data>
<data>42</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_FIFO_16s_2s_2s_15s_0s_16s_4s_0s_15s_1</data>
<data>16</data>
<data>40</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_FIFO_CTRL_16s_15s_0s_4s_16s_0s_1</data>
<data>16</data>
<data>40</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_RAM_BLOCK_16s_4s_2s_0s</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
</module>
</module>
</module>
</module>
<module>
<data>CCC_C0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<module>
<data>CCC_C0_CCC_C0_0_PF_CCC</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
</module>
</module>
<module>
<data>COREJTAGDEBUG_0</data>
<data>17</data>
<data>107</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<module>
<data>COREJTAGDEBUG_Z14</data>
<data>17</data>
<data>107</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<module>
<data>COREJTAGDEBUG_UJ_JTAG_26s_0s_34s_85_0_0</data>
<data>17</data>
<data>104</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>corejtagdebug_bufd_34s</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>corejtagdebug_bufd_34s_0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>corejtagdebug_bufd_34s_2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
<module>
<data>CoreGPIO_0</data>
<data>4</data>
<data>3</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>CoreGPIO_0_CoreGPIO_0_0_CoreGPIO_Z13</data>
<data>4</data>
<data>3</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>DDR3_0</data>
<data>2221</data>
<data>3081</data>
<data>891</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>14</data>
<data>7</data>
<data>43</data>
<module>
<data>DDR3_0_CCC_0_PF_CCC</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>3</data>
<data>0</data>
</module>
<module>
<data>DDR3_0_DDRCTRL_0_CoreDDRMemCtrlr_Z69</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>DDR3_0_DDRPHY_BLK</data>
<data>2221</data>
<data>3081</data>
<data>891</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>14</data>
<data>4</data>
<data>43</data>
<module>
<data>COREDDR_TIP_Z74</data>
<data>2221</data>
<data>3081</data>
<data>891</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>14</data>
<data>1</data>
<data>0</data>
<module>
<data>COREDDR_TIP_INT_Z73</data>
<data>2221</data>
<data>3081</data>
<data>891</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>14</data>
<data>1</data>
<data>0</data>
<module>
<data>LANE_ALIGNMENT_2s_2s_3s_7s</data>
<data>146</data>
<data>18</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>12</data>
<data>0</data>
<data>0</data>
<module>
<data>FIFO_BLK_3s_2s</data>
<data>6</data>
<data>15</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>6</data>
<data>0</data>
<data>0</data>
<module>
<data>ram_simple_dp_3s_64s_2s_2s</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>6</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>FIFO_BLK_3s_2s_0</data>
<data>6</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>6</data>
<data>0</data>
<data>0</data>
<module>
<data>ram_simple_dp_3s_64s_2s_2s_0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>6</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>LANE_CTRL_2s_1s</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>TIP_CTRL_BLK_Z72</data>
<data>1963</data>
<data>2978</data>
<data>868</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<module>
<data>LEVELLING_2s_8_8_8_8_8_8_8_8_8</data>
<data>1131</data>
<data>1736</data>
<data>633</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>DELAY_CTRL_8s_1s</data>
<data>10</data>
<data>7</data>
<data>8</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>DELAY_CTRL_8s_1s_1</data>
<data>10</data>
<data>7</data>
<data>8</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>IOG_IF_2s_18s_0_1</data>
<data>46</data>
<data>41</data>
<data>9</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>APB_IOG_CTRL_SM</data>
<data>17</data>
<data>12</data>
<data>9</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>RDLVL_2s_8_8_8_8_8_8_8_8_8</data>
<data>947</data>
<data>1558</data>
<data>580</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>RDLVL_SMS_2s_8_8_8_8_8_8_8_8_8</data>
<data>947</data>
<data>1558</data>
<data>580</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>RDLVL_TRAIN</data>
<data>474</data>
<data>779</data>
<data>290</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>dq_align_dqs_optimization_1</data>
<data>213</data>
<data>365</data>
<data>235</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>gate_training_1</data>
<data>261</data>
<data>413</data>
<data>55</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>RDLVL_TRAIN_1</data>
<data>473</data>
<data>779</data>
<data>290</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>dq_align_dqs_optimization_1_0</data>
<data>212</data>
<data>366</data>
<data>235</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>gate_training_1_0</data>
<data>261</data>
<data>413</data>
<data>55</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
</module>
<module>
<data>TRN_COMPLETE_Z70</data>
<data>9</data>
<data>15</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>VREF_TR_2s</data>
<data>5</data>
<data>6</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>WRLVL_2s</data>
<data>104</data>
<data>89</data>
<data>28</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>WRLVL_BOT</data>
<data>52</data>
<data>46</data>
<data>14</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>WRLVL_BOT_1</data>
<data>52</data>
<data>43</data>
<data>14</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
<module>
<data>PHY_SIG_MOD_2s_2s</data>
<data>274</data>
<data>642</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>TRN_CLK_2s_1s_0s_1s_2s_3s_4s</data>
<data>307</data>
<data>434</data>
<data>194</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<module>
<data>flag_generator_1s</data>
<data>6</data>
<data>4</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>data_transition_detector_1s_4</data>
<data>3</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>noisy_data_detector_1s</data>
<data>3</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>flag_generator_1s_4</data>
<data>6</data>
<data>4</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>data_transition_detector_1s_4_0</data>
<data>3</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>noisy_data_detector_1s_0</data>
<data>3</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>flag_generator_1s_5</data>
<data>6</data>
<data>4</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>data_transition_detector_1s_4_1</data>
<data>3</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>noisy_data_detector_1s_1</data>
<data>3</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>flag_generator_1s_6</data>
<data>6</data>
<data>4</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>data_transition_detector_1s_4_2</data>
<data>3</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>noisy_data_detector_1s_2</data>
<data>3</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>flag_generator_1s_7</data>
<data>6</data>
<data>4</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>data_transition_detector_1s_4_3</data>
<data>3</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>noisy_data_detector_1s_3</data>
<data>3</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>trn_bclksclk</data>
<data>50</data>
<data>50</data>
<data>19</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>trn_cmd_addr</data>
<data>99</data>
<data>112</data>
<data>61</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>trn_dqsw</data>
<data>61</data>
<data>121</data>
<data>57</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>trn_dqsw_1</data>
<data>61</data>
<data>131</data>
<data>57</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>ddr4_vref</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>write_callibrator_Z71</data>
<data>78</data>
<data>147</data>
<data>41</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>ddr_init_iterator</data>
<data>29</data>
<data>18</data>
<data>23</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
<module>
<data>DDR3_0_DDRPHY_BLK_IOD_A_11_0_PF_IOD</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>12</data>
</module>
<module>
<data>DDR3_0_DDRPHY_BLK_IOD_A_12_PF_IOD</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>DDR3_0_DDRPHY_BLK_IOD_A_13_PF_IOD</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
</module>
<module>
<data>DDR3_0_DDRPHY_BLK_IOD_A_14_PF_IOD</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
</module>
<module>
<data>DDR3_0_DDRPHY_BLK_IOD_A_15_PF_IOD</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
</module>
<module>
<data>DDR3_0_DDRPHY_BLK_IOD_BA_PF_IOD</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>3</data>
</module>
<module>
<data>DDR3_0_DDRPHY_BLK_IOD_BCLK_TRAINING_PF_IOD</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>DDR3_0_DDRPHY_BLK_IOD_CAS_N_PF_IOD</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
</module>
<module>
<data>DDR3_0_DDRPHY_BLK_IOD_CKE_PF_IOD</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
</module>
<module>
<data>DDR3_0_DDRPHY_BLK_IOD_CS_N_PF_IOD</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
</module>
<module>
<data>DDR3_0_DDRPHY_BLK_IOD_ODT_PF_IOD</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
</module>
<module>
<data>DDR3_0_DDRPHY_BLK_IOD_RAS_N_PF_IOD</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
</module>
<module>
<data>DDR3_0_DDRPHY_BLK_IOD_REF_CLK_TRAINING_PF_IOD</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>DDR3_0_DDRPHY_BLK_IOD_RESET_N_PF_IOD</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
</module>
<module>
<data>DDR3_0_DDRPHY_BLK_IOD_WE_N_PF_IOD</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
</module>
<module>
<data>DDR3_0_DDRPHY_BLK_LANECTRL_ADDR_CMD_0_PF_LANECTRL</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<module>
<data>DDR3_0_DDRPHY_BLK_LANECTRL_ADDR_CMD_0_PF_LANECTRL_PAUSE_SYNC_0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>DDR3_0_DDRPHY_BLK_LANE_0_CTRL_PF_LANECTRL</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
</module>
<module>
<data>DDR3_0_DDRPHY_BLK_LANE_0_IOD_DM_PF_IOD</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>DDR3_0_DDRPHY_BLK_LANE_0_IOD_DQSW_TRAINING_PF_IOD</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>DDR3_0_DDRPHY_BLK_LANE_0_IOD_DQS_PF_IOD</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>DDR3_0_DDRPHY_BLK_LANE_0_IOD_DQ_PF_IOD</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>8</data>
</module>
<module>
<data>DDR3_0_DDRPHY_BLK_LANE_0_IOD_READ_TRAINING_PF_IOD</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>DDR3_0_DDRPHY_BLK_LANE_1_CTRL_PF_LANECTRL</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
</module>
<module>
<data>DDR3_0_DDRPHY_BLK_LANE_1_IOD_DM_PF_IOD</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>DDR3_0_DDRPHY_BLK_LANE_1_IOD_DQSW_TRAINING_PF_IOD</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>DDR3_0_DDRPHY_BLK_LANE_1_IOD_DQS_PF_IOD</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>DDR3_0_DDRPHY_BLK_LANE_1_IOD_DQ_PF_IOD</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>8</data>
</module>
<module>
<data>DDR3_0_DDRPHY_BLK_LANE_1_IOD_READ_TRAINING_PF_IOD</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>DDR3_0_DLL_0_PF_CCC</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>INIT_Monitor</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>INIT_Monitor_INIT_Monitor_0_PF_INIT_MONITOR</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>MIV_RV32_C1</data>
<data>2411</data>
<data>5899</data>
<data>658</data>
<data>0</data>
<data>0</data>
<data>32</data>
<data>6</data>
<data>0</data>
<data>0</data>
<module>
<data>MIV_RV32_C1_MIV_RV32_C1_0_MIV_RV32_Z82</data>
<data>2411</data>
<data>5899</data>
<data>658</data>
<data>0</data>
<data>0</data>
<data>32</data>
<data>6</data>
<data>0</data>
<data>0</data>
<module>
<data>miv_rv32_opsrv_Z80</data>
<data>2411</data>
<data>5899</data>
<data>658</data>
<data>0</data>
<data>0</data>
<data>32</data>
<data>6</data>
<data>0</data>
<data>0</data>
<module>
<data>miv_rv32_core_Z78</data>
<data>826</data>
<data>3220</data>
<data>358</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>6</data>
<data>0</data>
<data>0</data>
<module>
<data>miv_rv32_expipe_Z77</data>
<data>584</data>
<data>2519</data>
<data>324</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>6</data>
<data>0</data>
<data>0</data>
<module>
<data>miv_rv32_bcu</data>
<data>0</data>
<data>48</data>
<data>92</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_rv32_csr_decode_1s_0s</data>
<data>0</data>
<data>24</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_rv32_csr_privarch_Z76</data>
<data>260</data>
<data>702</data>
<data>32</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>miv_rv32_csr_decode_0s_1</data>
<data>0</data>
<data>450</data>
<data>32</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_rv32_csr_gpr_state_reg_1s_0s_0s</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_rv32_csr_gpr_state_reg_1s_0s_0s_0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_rv32_csr_gpr_state_reg_1s_0s_0s_1</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_rv32_csr_gpr_state_reg_1s_0s_0s_11</data>
<data>1</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_rv32_csr_gpr_state_reg_1s_0s_0s_2</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_rv32_csr_gpr_state_reg_1s_0s_0s_3</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_rv32_csr_gpr_state_reg_1s_0s_0s_4</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_rv32_csr_gpr_state_reg_1s_0s_0s_5</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_rv32_csr_gpr_state_reg_1s_0s_0s_6</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_rv32_csr_gpr_state_reg_1s_0s_0s_7</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_rv32_csr_gpr_state_reg_1s_0s_0s_8</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_rv32_csr_gpr_state_reg_1s_0s_0s_9</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_rv32_csr_gpr_state_reg_1s_1s_0s_15</data>
<data>1</data>
<data>5</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_rv32_csr_gpr_state_reg_1s_1s_0s_15_0</data>
<data>1</data>
<data>3</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_rv32_csr_gpr_state_reg_1s_1s_0s_5</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_rv32_csr_gpr_state_reg_1s_1s_0s_7</data>
<data>1</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_rv32_csr_gpr_state_reg_1s_1s_0s_9</data>
<data>1</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_rv32_csr_gpr_state_reg_1s_1s_0s_9_0</data>
<data>1</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_rv32_csr_gpr_state_reg_1s_1s_0s_9_1</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_rv32_csr_gpr_state_reg_1s_1s_0s_9_2</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_rv32_csr_gpr_state_reg_1s_1s_0s_9_3</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_rv32_csr_gpr_state_reg_1s_1s_0s_9_4</data>
<data>1</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_rv32_csr_gpr_state_reg_30s_1s_0s</data>
<data>30</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_rv32_csr_gpr_state_reg_31s_0s_0s</data>
<data>31</data>
<data>32</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_rv32_csr_gpr_state_reg_32s_0s_0s_0</data>
<data>32</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_rv32_csr_gpr_state_reg_32s_0s_0s_1</data>
<data>32</data>
<data>33</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_rv32_csr_gpr_state_reg_32s_1s_0_0</data>
<data>31</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_rv32_csr_gpr_state_reg_32s_1s_0_1</data>
<data>32</data>
<data>3</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_rv32_csr_gpr_state_reg_32s_1s_2147483648</data>
<data>32</data>
<data>66</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_rv32_csr_gpr_state_reg_3s_1s_0s</data>
<data>3</data>
<data>5</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_rv32_csr_gpr_state_reg_5s_1s_0</data>
<data>5</data>
<data>8</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_rv32_priv_irq_8_0_0</data>
<data>2</data>
<data>14</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>miv_rv32_irq_reg_0s</data>
<data>1</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_rv32_irq_reg_0s_0</data>
<data>1</data>
<data>3</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
<module>
<data>miv_rv32_exu_1s_1s_1_0s_0s_0_0_0</data>
<data>33</data>
<data>851</data>
<data>200</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_rv32_gpr_ram_0s_0</data>
<data>12</data>
<data>77</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>6</data>
<data>0</data>
<data>0</data>
<module>
<data>miv_rv32_gpr_ram_array_32s_5s_32s</data>
<data>0</data>
<data>6</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>6</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>miv_rv32_idecode_1_0s_0s</data>
<data>0</data>
<data>755</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>miv_rv32_fetch_unit_32s_2147483648_3s_2s_3s_2s_2s_0s_1s</data>
<data>220</data>
<data>538</data>
<data>32</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>miv_rv32_ifu_iab_32s_2s_3s_2s</data>
<data>215</data>
<data>268</data>
<data>31</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>miv_rv32_lsu_32s_2s_1s_2s_2s</data>
<data>22</data>
<data>163</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>miv_rv32_mtime_irq_1s_1s_100s_1s_33603580_33570820</data>
<data>160</data>
<data>281</data>
<data>160</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_rv32_opsrv_apb_mstr_32s_1s_1_0_1_2_3_4_5</data>
<data>114</data>
<data>171</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>miv_rv32_rr_pri_arb_2s_1s_1s_0</data>
<data>4</data>
<data>19</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>miv_rv32_opsrv_axi_mstr_32s_2s_1s_2s_1s_2s_1s</data>
<data>519</data>
<data>450</data>
<data>84</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>miv_rv32_axi_rchan_32s_2s_2s_1s_40s_39s_0_1_2_3</data>
<data>236</data>
<data>173</data>
<data>42</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>miv_rv32_axi_egress_slip_buffer_40s_0</data>
<data>99</data>
<data>80</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>miv_rv32_buffer_40s_2s_1s_1s_0</data>
<data>67</data>
<data>14</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>miv_rv32_axi_ingress_buffer_39s_2s_1s_1s</data>
<data>73</data>
<data>40</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_rv32_buffer_30s_2s_1s_1s</data>
<data>63</data>
<data>9</data>
<data>14</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_rv32_rr_pri_arb_2s_1s_1s_1</data>
<data>1</data>
<data>5</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>miv_rv32_axi_wchan_32s_1s_2s_1s_40s_41s_0_1_2_3</data>
<data>283</data>
<data>267</data>
<data>28</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>miv_rv32_axi_egress_slip_buffer_40s_1</data>
<data>102</data>
<data>78</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>miv_rv32_buffer_40s_2s_1s_1s_1</data>
<data>69</data>
<data>11</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>miv_rv32_axi_egress_slip_buffer_41s</data>
<data>117</data>
<data>93</data>
<data>14</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>miv_rv32_buffer_41s_2s_1s_1s</data>
<data>79</data>
<data>33</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>miv_rv32_buffer_29s_2s_1s_1s</data>
<data>61</data>
<data>9</data>
<data>14</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_rv32_rr_pri_arb_1s_1s_1s</data>
<data>2</data>
<data>44</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>miv_rv32_strb_to_addr_4s_2_0</data>
<data>0</data>
<data>9</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_rv32_strb_to_addr_4s_2_1</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>miv_rv32_opsrv_debug_1</data>
<data>671</data>
<data>1117</data>
<data>56</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>miv_rv32_opsrv_debug_du</data>
<data>378</data>
<data>785</data>
<data>56</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>miv_rv32_opsrv_debug_sba</data>
<data>166</data>
<data>716</data>
<data>56</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>miv_rv32_opsrv_debug_fifo_1s_34s_1s_0s_2s</data>
<data>84</data>
<data>50</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_rv32_opsrv_debug_fifo_1s_41s_1s_0s_2s</data>
<data>100</data>
<data>99</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_rv32_opsrv_dtm_jtag_1</data>
<data>109</data>
<data>183</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>miv_rv32_opsrv_interconnect_Z79</data>
<data>51</data>
<data>497</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>miv_rv32_buffer_11s_2s_1s_1s</data>
<data>21</data>
<data>57</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_rv32_buffer_6s_2s_1s_1s</data>
<data>13</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_rv32_opsrv_regs_12s_0s_1s_1s_4s_2s_1s</data>
<data>17</data>
<data>38</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>miv_rv32_buffer_4s_2s_1s_1s</data>
<data>13</data>
<data>9</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_rv32_csr_gpr_state_reg_1s_1s_0s</data>
<data>1</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_rv32_csr_gpr_state_reg_1s_1s_0s_0</data>
<data>1</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_rv32_csr_gpr_state_reg_1s_1s_0s_1</data>
<data>1</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
<module>
<data>miv_rv32_opsrv_tcm_Z81</data>
<data>70</data>
<data>163</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>32</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>miv_rv32_ram_singleport_addreg_16384_28s_32s_1s_4s_4s</data>
<data>0</data>
<data>11</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>32</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_rv32_rr_pri_arb_3s_1s_1s</data>
<data>3</data>
<data>10</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
</module>
</module>
<module>
<data>SPI_Controller</data>
<data>214</data>
<data>306</data>
<data>26</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<module>
<data>CORESPI_Z84</data>
<data>214</data>
<data>306</data>
<data>26</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<module>
<data>spi_32s_8s_32s_16s_0_0_1_0s</data>
<data>214</data>
<data>306</data>
<data>26</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<module>
<data>spi_chanctrl_Z83</data>
<data>135</data>
<data>146</data>
<data>14</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>spi_clockmux</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>spi_control_8s</data>
<data>0</data>
<data>9</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>spi_fifo_8s_32s_5_0</data>
<data>18</data>
<data>29</data>
<data>6</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>spi_fifo_8s_32s_5_1</data>
<data>18</data>
<data>36</data>
<data>6</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>spi_rf_32s_16s_0</data>
<data>43</data>
<data>76</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
</module>
<module>
<data>UART_apb</data>
<data>114</data>
<data>134</data>
<data>19</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>UART_apb_UART_apb_0_CoreUARTapb_Z85</data>
<data>114</data>
<data>134</data>
<data>19</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>UART_apb_UART_apb_0_COREUART_0s_0s_0s_26s_0s_0s</data>
<data>90</data>
<data>107</data>
<data>19</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>UART_apb_UART_apb_0_Clock_gen_0s_0s</data>
<data>19</data>
<data>10</data>
<data>14</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>UART_apb_UART_apb_0_Rx_async_0s_0s_0s_1s_2s_3s</data>
<data>41</data>
<data>69</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>UART_apb_UART_apb_0_Tx_async_0s_0s_0s_1s_2s_3s_4s_5s_6s</data>
<data>21</data>
<data>22</data>
<data>5</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
</module>
<module>
<data>reset_syn_0</data>
<data>17</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<module>
<data>reset_syn_0_reset_syn_0_0_CORERESET_PF</data>
<data>17</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
</module>
</module>
<module>
<data>reset_syn_1</data>
<data>16</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>reset_syn_1_reset_syn_1_0_CORERESET_PF</data>
<data>16</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>scheduler_8s_4s_64s_3s</data>
<data>380</data>
<data>101</data>
<data>672</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</modules>
