digraph "CFG for '_Z10MatrixMultiiiPfS_S_' function" {
	label="CFG for '_Z10MatrixMultiiiPfS_S_' function";

	Node0x5ffed00 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f7b39670",label="{%6:\l  %7 = tail call i32 @llvm.amdgcn.workitem.id.y(), !range !4\l  %8 = tail call i32 @llvm.amdgcn.workgroup.id.y()\l  %9 = tail call align 4 dereferenceable(64) i8 addrspace(4)*\l... @llvm.amdgcn.dispatch.ptr()\l  %10 = getelementptr i8, i8 addrspace(4)* %9, i64 6\l  %11 = bitcast i8 addrspace(4)* %10 to i16 addrspace(4)*\l  %12 = load i16, i16 addrspace(4)* %11, align 2, !range !5, !invariant.load !6\l  %13 = zext i16 %12 to i32\l  %14 = mul i32 %8, %13\l  %15 = add i32 %14, %7\l  %16 = tail call i32 @llvm.amdgcn.workitem.id.x(), !range !4\l  %17 = tail call i32 @llvm.amdgcn.workgroup.id.x()\l  %18 = getelementptr i8, i8 addrspace(4)* %9, i64 4\l  %19 = bitcast i8 addrspace(4)* %18 to i16 addrspace(4)*\l  %20 = load i16, i16 addrspace(4)* %19, align 4, !range !5, !invariant.load !6\l  %21 = zext i16 %20 to i32\l  %22 = mul i32 %17, %21\l  %23 = add i32 %22, %16\l  %24 = icmp slt i32 %15, %0\l  %25 = icmp slt i32 %23, %2\l  %26 = select i1 %24, i1 %25, i1 false\l  br i1 %26, label %27, label %166\l|{<s0>T|<s1>F}}"];
	Node0x5ffed00:s0 -> Node0x6002750;
	Node0x5ffed00:s1 -> Node0x60027e0;
	Node0x6002750 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#ead5c970",label="{%27:\l27:                                               \l  %28 = icmp sgt i32 %1, 0\l  br i1 %28, label %29, label %58\l|{<s0>T|<s1>F}}"];
	Node0x6002750:s0 -> Node0x60029e0;
	Node0x6002750:s1 -> Node0x6002a30;
	Node0x60029e0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#d9dce170",label="{%29:\l29:                                               \l  %30 = mul nsw i32 %15, %1\l  %31 = and i32 %1, 7\l  %32 = icmp ult i32 %1, 8\l  br i1 %32, label %35, label %33\l|{<s0>T|<s1>F}}"];
	Node0x60029e0:s0 -> Node0x6001310;
	Node0x60029e0:s1 -> Node0x6001360;
	Node0x6001360 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#b5cdfa70",label="{%33:\l33:                                               \l  %34 = and i32 %1, -8\l  br label %64\l}"];
	Node0x6001360 -> Node0x60030d0;
	Node0x6001310 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#d9dce170",label="{%35:\l35:                                               \l  %36 = phi float [ undef, %29 ], [ %162, %64 ]\l  %37 = phi i32 [ 0, %29 ], [ %163, %64 ]\l  %38 = phi float [ 0.000000e+00, %29 ], [ %162, %64 ]\l  %39 = icmp eq i32 %31, 0\l  br i1 %39, label %58, label %40\l|{<s0>T|<s1>F}}"];
	Node0x6001310:s0 -> Node0x6002a30;
	Node0x6001310:s1 -> Node0x6004340;
	Node0x6004340 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%40:\l40:                                               \l  %41 = phi i32 [ %55, %40 ], [ %37, %35 ]\l  %42 = phi float [ %54, %40 ], [ %38, %35 ]\l  %43 = phi i32 [ %56, %40 ], [ 0, %35 ]\l  %44 = add nsw i32 %41, %30\l  %45 = sext i32 %44 to i64\l  %46 = getelementptr inbounds float, float addrspace(1)* %3, i64 %45\l  %47 = load float, float addrspace(1)* %46, align 4, !tbaa !7,\l... !amdgpu.noclobber !6\l  %48 = mul nsw i32 %41, %2\l  %49 = add nsw i32 %48, %23\l  %50 = sext i32 %49 to i64\l  %51 = getelementptr inbounds float, float addrspace(1)* %4, i64 %50\l  %52 = load float, float addrspace(1)* %51, align 4, !tbaa !7,\l... !amdgpu.noclobber !6\l  %53 = fmul contract float %47, %52\l  %54 = fadd contract float %42, %53\l  %55 = add nuw nsw i32 %41, 1\l  %56 = add i32 %43, 1\l  %57 = icmp eq i32 %56, %31\l  br i1 %57, label %58, label %40, !llvm.loop !11\l|{<s0>T|<s1>F}}"];
	Node0x6004340:s0 -> Node0x6002a30;
	Node0x6004340:s1 -> Node0x6004340;
	Node0x6002a30 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#ead5c970",label="{%58:\l58:                                               \l  %59 = phi float [ 0.000000e+00, %27 ], [ %36, %35 ], [ %54, %40 ]\l  %60 = mul nsw i32 %15, %2\l  %61 = add nsw i32 %60, %23\l  %62 = sext i32 %61 to i64\l  %63 = getelementptr inbounds float, float addrspace(1)* %5, i64 %62\l  store float %59, float addrspace(1)* %63, align 4, !tbaa !7\l  br label %166\l}"];
	Node0x6002a30 -> Node0x60027e0;
	Node0x60030d0 [shape=record,color="#b70d28ff", style=filled, fillcolor="#c5333470",label="{%64:\l64:                                               \l  %65 = phi i32 [ 0, %33 ], [ %163, %64 ]\l  %66 = phi float [ 0.000000e+00, %33 ], [ %162, %64 ]\l  %67 = phi i32 [ 0, %33 ], [ %164, %64 ]\l  %68 = add nsw i32 %65, %30\l  %69 = sext i32 %68 to i64\l  %70 = getelementptr inbounds float, float addrspace(1)* %3, i64 %69\l  %71 = load float, float addrspace(1)* %70, align 4, !tbaa !7,\l... !amdgpu.noclobber !6\l  %72 = mul nsw i32 %65, %2\l  %73 = add nsw i32 %72, %23\l  %74 = sext i32 %73 to i64\l  %75 = getelementptr inbounds float, float addrspace(1)* %4, i64 %74\l  %76 = load float, float addrspace(1)* %75, align 4, !tbaa !7,\l... !amdgpu.noclobber !6\l  %77 = fmul contract float %71, %76\l  %78 = fadd contract float %66, %77\l  %79 = or i32 %65, 1\l  %80 = add nsw i32 %79, %30\l  %81 = sext i32 %80 to i64\l  %82 = getelementptr inbounds float, float addrspace(1)* %3, i64 %81\l  %83 = load float, float addrspace(1)* %82, align 4, !tbaa !7,\l... !amdgpu.noclobber !6\l  %84 = mul nsw i32 %79, %2\l  %85 = add nsw i32 %84, %23\l  %86 = sext i32 %85 to i64\l  %87 = getelementptr inbounds float, float addrspace(1)* %4, i64 %86\l  %88 = load float, float addrspace(1)* %87, align 4, !tbaa !7,\l... !amdgpu.noclobber !6\l  %89 = fmul contract float %83, %88\l  %90 = fadd contract float %78, %89\l  %91 = or i32 %65, 2\l  %92 = add nsw i32 %91, %30\l  %93 = sext i32 %92 to i64\l  %94 = getelementptr inbounds float, float addrspace(1)* %3, i64 %93\l  %95 = load float, float addrspace(1)* %94, align 4, !tbaa !7,\l... !amdgpu.noclobber !6\l  %96 = mul nsw i32 %91, %2\l  %97 = add nsw i32 %96, %23\l  %98 = sext i32 %97 to i64\l  %99 = getelementptr inbounds float, float addrspace(1)* %4, i64 %98\l  %100 = load float, float addrspace(1)* %99, align 4, !tbaa !7,\l... !amdgpu.noclobber !6\l  %101 = fmul contract float %95, %100\l  %102 = fadd contract float %90, %101\l  %103 = or i32 %65, 3\l  %104 = add nsw i32 %103, %30\l  %105 = sext i32 %104 to i64\l  %106 = getelementptr inbounds float, float addrspace(1)* %3, i64 %105\l  %107 = load float, float addrspace(1)* %106, align 4, !tbaa !7,\l... !amdgpu.noclobber !6\l  %108 = mul nsw i32 %103, %2\l  %109 = add nsw i32 %108, %23\l  %110 = sext i32 %109 to i64\l  %111 = getelementptr inbounds float, float addrspace(1)* %4, i64 %110\l  %112 = load float, float addrspace(1)* %111, align 4, !tbaa !7,\l... !amdgpu.noclobber !6\l  %113 = fmul contract float %107, %112\l  %114 = fadd contract float %102, %113\l  %115 = or i32 %65, 4\l  %116 = add nsw i32 %115, %30\l  %117 = sext i32 %116 to i64\l  %118 = getelementptr inbounds float, float addrspace(1)* %3, i64 %117\l  %119 = load float, float addrspace(1)* %118, align 4, !tbaa !7,\l... !amdgpu.noclobber !6\l  %120 = mul nsw i32 %115, %2\l  %121 = add nsw i32 %120, %23\l  %122 = sext i32 %121 to i64\l  %123 = getelementptr inbounds float, float addrspace(1)* %4, i64 %122\l  %124 = load float, float addrspace(1)* %123, align 4, !tbaa !7,\l... !amdgpu.noclobber !6\l  %125 = fmul contract float %119, %124\l  %126 = fadd contract float %114, %125\l  %127 = or i32 %65, 5\l  %128 = add nsw i32 %127, %30\l  %129 = sext i32 %128 to i64\l  %130 = getelementptr inbounds float, float addrspace(1)* %3, i64 %129\l  %131 = load float, float addrspace(1)* %130, align 4, !tbaa !7,\l... !amdgpu.noclobber !6\l  %132 = mul nsw i32 %127, %2\l  %133 = add nsw i32 %132, %23\l  %134 = sext i32 %133 to i64\l  %135 = getelementptr inbounds float, float addrspace(1)* %4, i64 %134\l  %136 = load float, float addrspace(1)* %135, align 4, !tbaa !7,\l... !amdgpu.noclobber !6\l  %137 = fmul contract float %131, %136\l  %138 = fadd contract float %126, %137\l  %139 = or i32 %65, 6\l  %140 = add nsw i32 %139, %30\l  %141 = sext i32 %140 to i64\l  %142 = getelementptr inbounds float, float addrspace(1)* %3, i64 %141\l  %143 = load float, float addrspace(1)* %142, align 4, !tbaa !7,\l... !amdgpu.noclobber !6\l  %144 = mul nsw i32 %139, %2\l  %145 = add nsw i32 %144, %23\l  %146 = sext i32 %145 to i64\l  %147 = getelementptr inbounds float, float addrspace(1)* %4, i64 %146\l  %148 = load float, float addrspace(1)* %147, align 4, !tbaa !7,\l... !amdgpu.noclobber !6\l  %149 = fmul contract float %143, %148\l  %150 = fadd contract float %138, %149\l  %151 = or i32 %65, 7\l  %152 = add nsw i32 %151, %30\l  %153 = sext i32 %152 to i64\l  %154 = getelementptr inbounds float, float addrspace(1)* %3, i64 %153\l  %155 = load float, float addrspace(1)* %154, align 4, !tbaa !7,\l... !amdgpu.noclobber !6\l  %156 = mul nsw i32 %151, %2\l  %157 = add nsw i32 %156, %23\l  %158 = sext i32 %157 to i64\l  %159 = getelementptr inbounds float, float addrspace(1)* %4, i64 %158\l  %160 = load float, float addrspace(1)* %159, align 4, !tbaa !7,\l... !amdgpu.noclobber !6\l  %161 = fmul contract float %155, %160\l  %162 = fadd contract float %150, %161\l  %163 = add nuw nsw i32 %65, 8\l  %164 = add i32 %67, 8\l  %165 = icmp eq i32 %164, %34\l  br i1 %165, label %35, label %64, !llvm.loop !13\l|{<s0>T|<s1>F}}"];
	Node0x60030d0:s0 -> Node0x6001310;
	Node0x60030d0:s1 -> Node0x60030d0;
	Node0x60027e0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f7b39670",label="{%166:\l166:                                              \l  ret void\l}"];
}
