module Bcd_t ();

  logic [3:0] in;
  logic a,b,c,d,e,f,g;

  bcd_te Bcd_t (.*);

  initial begin
    for (int i=0; i<10; i++) begin
        in = i;
      #5;
    end 
    $finish();
    end

  initial begin
    $dumpfile("bcd_te.vcd");
    $dumpvars(1);
  end
endmodule