<?xml version="1.0" encoding="iso-8859-1"?><nitf change.date="4 July 2000" change.time="1900" version="-//IPTC-NAA//DTD NITF-XML 2.1//EN"><head><title>AMD entwirft Vorform eines künftigen Nano-CMOS-Chips</title><meta content="ht" name="category"></meta><meta content="BE,JL" name="ressort"></meta><meta content="BE" name="ressort1"></meta><meta content="JL" name="ressort2"></meta><meta content="1" name="channel"></meta><meta content="AUT,GER,SUI" name="destination"></meta><meta content="pte.de" name="submitter"></meta><docdata><doc-id id-string="020911012"></doc-id><doc.copyright holder="Achim Sawall, email: redaktion@pressetext.de, Tel. +49 - 30 - 632 27 529" year="2002"></doc.copyright><evloc city="Sunnyvale"></evloc><date.issue norm="2002-09-11 10:21:59"></date.issue></docdata></head><body><body.head><hedline><hl1>AMD entwirft Vorform eines künftigen Nano-CMOS-Chips</hl1><hl2>Miniaturisierung durch Zusammenarbeit mit University of California in&#13;Berkeley</hl2></hedline><abstract><p>Chiphersteller AMD &lt;a href=&quot;http://www.amd.com&quot;&gt;http://www.amd.com&lt;/a&gt; hat gestern, Dienstag, in Sunnyvale (Kalifornien) den erfolgreichen Bau seines bisher kleinsten Double Gate Transistors mit Hilfe von Standardtechnologien bekanntgegeben. Der nur zehn Nanometer große Transistor ist sechsmal kleiner als der kleinste derzeit produzierte Transistor. Dadurch können auf einer Chipfläche, auf der heute 100 Mio. Transistoren Platz finden, in Zukunft theoretisch eine Mrd. Transistoren untergebracht werden. Der zehn Nanometer Complementary Metal Oxide Semiconductor Fin Field Effect Transistor (CMOS FinFET) von AMD ist das Ergebnis der gemeinsamen Forschung von AMD und der University of California in Berkeley mit Unterstützung der Semiconductor Research Corporation </p></abstract></body.head><body.content><p>Die Struktur von Double Gate Transistoren soll den Strom, der durch einen Transistor geleitet werden kann, verdoppeln. Das Fin Field Effect Transistor Design (FinFET) basiert auf einer dünnen, vertikalen &quot;Siliziumlamelle&quot;, die den so genannten Leckstrom minimiert, solange der Transistor im AUS-Stadium ist. Ein solches Design könnte es ermöglichen, neue Chips mit mehr Leistung und immer kleineren Maßen herzustellen.</p><p>&quot;Die überlegene Kontrolle des Leckstromes machen die FinFET Transistoren zu einem attraktiven Kandidaten für zukünftige Nano CMOS Generationen, die im kommenden Jahrzehnt in die Produktion gehen sollen&quot;, so Dr. Tsu-Jae King, Associate Professor of Electrical Engineering and Computer Sciences von der U.C. Berkeley. </p></body.content></body></nitf>


