# Mem√≥ria RAM 8x8

Dando continuidade √†s atividades da disciplina e ao desenvolvimento de habilidades de pesquisa e s√≠ntese
do conhecimento, consideradas de import√¢ncia fundamental para o aluno, propomos o desenvolvimento do
trabalho relacionado a descri√ß√£o de mem√≥ria RAM.
A partir dos conte√∫dos veiculados na disciplina, indicamos como segunda atividade de avalia√ß√£o
realizar a constru√ß√£o de uma mem√≥ria RAM 8x8 em VHDL e suas rotinas de simula√ß√£o.

O projeto deve contemplar todos sinais b√°sicos de funcionamento de uma
mem√≥ria RAM.

- Barramento de entrada de dados;
- Barramento de sa¬¥ƒ±da de dados;
- Barramento de endere¬∏cos;
- Sinal para habilitar a leitura e escrita;
- Sinal para habilitar o chip.

A Figura 1 apresenta o diagrama de blocos do chip da mem√≥ria
<div align="center">
<img src="https://user-images.githubusercontent.com/39541807/83359273-a8ebf000-a34f-11ea-9647-c80d655ea809.png">
<p>Figura 1: Diagrama de blocos da mem√≥ria RAM 8x8. Fonte: (d‚ÄôAmore, 2015).</p>
</div>

<div>
O projeto deve conter os seguintes itens:
</div>
<div>a) O arquivo .vhd com o c√≥digo do circuito.</div>
<div>b) O arquivo .vht com o c√≥digo da simula√ß√£o do circuito.</div>
<div>c) O arquivo .tcl com os comandos de inicializa√ß√£o da simula√ß√£o.</div>
<div>d) O arquivo .do com os comandos de parametriza√ß√£o da simula√ß√£o.</div>

---
<p align="center"><> with üíô by <a href="https://github.com/juniortrojilio">Junior Trojilio</a> and <a href="https://github.com/DiogoToshikazo">Diogo Tamashiro</a></p>




