---
title: LSU data_recv, 又用了回逻辑开关
published: true
---

data_recv的逻辑就是在data_addr_ok以后为1，表示等待接收数据和data_data_ok信号。

data_recv应该是这个意思。

````shell
data_addr_ok  __--______________

data_data_ok  ______________--__

data_recv     ____------------__
`````

这个还是个开关一样的逻辑，data_addr_ok data_data_ok都是只给1个cycle。

`````verilog
 402    wire lsu_recv_next;                                                                                                                   
 403                                                                                                                                           
 404    assign lsu_recv_next = (lsu_recv | data_addr_ok) & (~data_data_ok);                                                                     
 405                                                                                                                                          
 406    dff_s #(1) lsu_recv_reg (                                                                                                                 
 407       .din (lsu_recv_next),                                                                                                                  
 408       .clk (clk),                                                                                                                            
 409       .q   (lsu_recv),                                                                                                                     
 410       .se(), .si(), .so()); 
`````

