// Author: Kineth M Noval
// Course Schedule: Tuesday 7:30 AM -> 10:30 AM
// Filename: HexDig_to_7seg.v

module HexDig_to_7seg#(
    parameter ACTIVE_LOW = 1   
)(
    input  wire [3:0] Hex,
    input  wire       DP,
    output wire [7:0] SSeg    
);

    reg [6:0] seg;            

    always @(*) begin
        case (Hex)
            4'h0: seg = 7'b0111111;
            4'h1: seg = 7'b0000110;
            4'h2: seg = 7'b1011011;
            4'h3: seg = 7'b1001111;
            4'h4: seg = 7'b1100110;
            4'h5: seg = 7'b1101101;
            4'h6: seg = 7'b1111101;
            4'h7: seg = 7'b0000111;
            4'h8: seg = 7'b1111111;
            4'h9: seg = 7'b1101111;
            4'hA: seg = 7'b1110111;
            4'hB: seg = 7'b1111100;
            4'hC: seg = 7'b0111001;
            4'hD: seg = 7'b1011110;
            4'hE: seg = 7'b1111001;
            4'hF: seg = 7'b1110001;
        endcase
    end

    assign SSeg = ACTIVE_LOW ? ~{DP, seg} : {DP, seg};

endmodule
