set tool_name "ModelSim-Altera (Verilog)"
set corner_file_list {
	{{"Slow Model"} {mesi-protocol.vo mesi-protocol_v.sdo}}
	{{"Fast Model"} {mesi-protocol_fast.vo mesi-protocol_v_fast.sdo}}
}
