# Analizator Czstotliwoci Audio i Generator Sygnau na STM32
### _Real-time Audio Frequency Analyzer & Waveform Generator on STM32_

Projekt zrealizowany na platformie deweloperskiej **NUCLEO-F446RE**, kt贸ry peni dwie kluczowe funkcje:
1.  **Analizator Czstotliwoci Audio:** Pr贸bkuje sygna audio, przetwarza go za pomoc algorytm贸w DSP (Digital Signal Processing) i w czasie rzeczywistym wyznacza jego czstotliwo podstawow. Wynik jest wysyany przez port szeregowy UART.
2.  **Generator Funkcyjny:** R贸wnolegle, z wykorzystaniem przetwornika DAC i mechanizmu DMA, urzdzenie generuje stabilny sygna sinusoidalny o zdefiniowanej czstotliwoci.

Projekt ten demonstruje efektywne wykorzystanie peryferi贸w mikrokontrolera STM32, takich jak ADC, DAC, DMA i Timery, do realizacji zo偶onych zada przetwarzania sygna贸w z minimalnym obci偶eniem procesora.

---

## Kluczowe Funkcje

-  **Analiza Czstotliwoci:** Precyzyjne wykrywanie czstotliwoci podstawowej w zakresie **78 Hz - 1109 Hz**.
-  **Wysokowydajne Pr贸bkowanie:** Wykorzystanie Timera do precyzyjnego wyzwalania przetwornika **ADC** z czstotliwoci **10 kHz**, z transferem danych obsugiwanym w caoci przez **DMA**, co odci偶a rdze procesora.
-  **Buforowanie Ping-Pong:** Implementacja mechanizmu podw贸jnego buforowania (ping-pong) za pomoc przerwa DMA (`HalfCplt` i `Cplt`), co pozwala na cig analiz sygnau bez utraty pr贸bek.
-  **Zaawansowany Potok DSP:** Sygna jest przetwarzany przez:
    - Filtr cyfrowy **FIR** w celu usunicia niepo偶danych skadowych.
    - Nao偶enie **okna Hanna** w celu przygotowania sygnau do analizy w dziedzinie czstotliwoci.
    - Obliczenie **Szybkiej Transformacji Fouriera (FFT)** przy u偶yciu zoptymalizowanej biblioteki CMSIS-DSP.
-  **Inteligentny Algorytm Detekcji:** Algorytm analizuje widmo sygnau, wyszukuje maksimum, a nastpnie sprawdza pr偶ki subharmoniczne (f/2, f/3, f/4), aby poprawnie zidentyfikowa czstotliwo podstawow, a nie jej silniejsz harmoniczn.
- 帮 **Generator Sinusoidy:** Przetwornik **DAC** z **DMA** generuje fal sinusoidaln na podstawie pre-kalkulowanej tablicy, dziaajc w peni autonomicznie w tle.

---

## Architektura i Przepyw Danych

System zosta zaprojektowany w celu maksymalizacji wsp贸bie偶noci i minimalizacji zaanga偶owania CPU w transfer danych.

<div align="center">
  <img src="img/rysunek_1_schemat_blokowy.png" alt="Schemat blokowy systemu" width="700"/>
  <br>
  <em>Rys. 1: Schemat blokowy przepywu sygna贸w w mikrokontrolerze.</em>
</div>

<div align="center">
  <img src="img/rysunek_2_diagram_dma_mcu.png" alt="Diagram wsp贸pracy DMA i MCU" width="450"/>
  <br>
  <em>Rys. 2: Diagram wsp贸pracy DMA i MCU w mechanizmie ping-pong.</em>
</div>

1.  **Timer** generuje sygna wyzwalajcy dla ADC i DAC z czstotliwoci 10 kHz.
2.  **ADC** pr贸bkuje sygna analogowy.
3.  **DMA (kana ADC)** transferuje pr贸bki do 512-elementowego bufora w pamici RAM.
4.  Po zebraniu 256 pr贸bek (**Half Complete**) i 512 pr贸bek (**Complete**), DMA generuje przerwanie dla **MCU**.
5.  **MCU** w procedurze obsugi przerwania wykonuje analiz DSP na fragmencie bufora, kt贸ry wanie zosta zapeniony, podczas gdy DMA w tle zapisuje nowe pr贸bki do drugiej poowy bufora.
6.  Wynik analizy (wykryta czstotliwo) jest wysyany przez **UART**.
7.  R贸wnolegle, **DMA (kana DAC)** w ptli przesya tablic wartoci sinusoidy do przetwornika **DAC**, generujc sygna na wyjciu.

---

## Wyniki Analizy

Poni偶ej przedstawiono przykad analizy sygnau testowego o czstotliwoci 440 Hz, zo偶onego z harmonicznych. Wykresy pokazuj sygna oryginalny, sygna po filtracji i nao偶eniu okna, oraz finalne widmo amplitudowe z wyra藕nie zidentyfikowan czstotliwoci podstawow.

<div align="center">
  <img src="img/rysunek_4_analiza_440hz.png" alt="Przykad analizy sygnau" width="700"/>
  <br>
  <em>Rys. 3: Etapy przetwarzania sygnau testowego 440 Hz.</em>
</div>

---
## Licencja

Ten projekt jest udostpniony na licencji MIT - zobacz plik [LICENSE](LICENSE) po szczeg贸y.