module TopModule (
  input clk,
  input reset,
  output [3:1] ena,
  output reg [15:0] q
);

  // Module body - leave empty or add minimal initialization
  // Example:
  // initial begin
  //   q = 0;
  // end

endmodule