
################## DON'T ERASE COMMENTS PLEASE ######################

#/home/disdig/dd_C1_25/FP_mult-div_class24-25/rtl/divisor.sv
#/home/disdig/dd_C1_25/FP_mult-div_class24-25/rtl/tb_divisor.sv

#../rtl/mul_sync/cascade/sum1b.sv
#../rtl/mul_sync/cascade/mul1b.sv
#../rtl/mul_sync/cascade/step.sv
#../rtl/mul_sync/cascade/flipflop.sv
#../rtl/mul_sync/cascade/shift.sv
#../rtl/mul_sync/cascade/parallel_shift.sv
#../rtl/mul_sync/cascade/mul.sv
#../rtl/mul_sync/cascade/tb.sv

#../rtl/mul/cascade/sum1b.sv
#../rtl/mul/cascade/mul1b.sv
#../rtl/mul/cascade/step.sv
#../rtl/mul/cascade/mul_cascode.sv
#../rtl/mul/cascade/tb.sv

#../rtl/sum1b.sv
#../rtl/mul1b.sv
#../rtl/step.sv
#../rtl/mul_cascode.sv
#../rtl/divisor.sv


../rtl/sign_logic.sv
../rtl/exponent_logic.sv
../rtl/normalizer.sv
../rtl/rounding.sv
../rtl/mul_div.sv
../verif/mul_div_if.sv
../verif/assertsmodule.sv
../verif/mul_tb.sv
