clk 1 bit bool
rst 1 bit sc_logic
vec_rsc_0_0_wadr 8 bit_vector sc_lv
vec_rsc_0_0_d 64 bit_vector sc_lv
vec_rsc_0_0_we 1 bit sc_logic
vec_rsc_0_0_radr 8 bit_vector sc_lv
vec_rsc_0_0_q 64 bit_vector sc_lv
vec_rsc_triosy_0_0_lz 1 bit sc_logic
vec_rsc_0_1_wadr 8 bit_vector sc_lv
vec_rsc_0_1_d 64 bit_vector sc_lv
vec_rsc_0_1_we 1 bit sc_logic
vec_rsc_0_1_radr 8 bit_vector sc_lv
vec_rsc_0_1_q 64 bit_vector sc_lv
vec_rsc_triosy_0_1_lz 1 bit sc_logic
vec_rsc_0_2_wadr 8 bit_vector sc_lv
vec_rsc_0_2_d 64 bit_vector sc_lv
vec_rsc_0_2_we 1 bit sc_logic
vec_rsc_0_2_radr 8 bit_vector sc_lv
vec_rsc_0_2_q 64 bit_vector sc_lv
vec_rsc_triosy_0_2_lz 1 bit sc_logic
vec_rsc_0_3_wadr 8 bit_vector sc_lv
vec_rsc_0_3_d 64 bit_vector sc_lv
vec_rsc_0_3_we 1 bit sc_logic
vec_rsc_0_3_radr 8 bit_vector sc_lv
vec_rsc_0_3_q 64 bit_vector sc_lv
vec_rsc_triosy_0_3_lz 1 bit sc_logic
p_rsc_dat 64 bit_vector sc_lv
p_rsc_triosy_lz 1 bit sc_logic
r_rsc_dat 64 bit_vector sc_lv
r_rsc_triosy_lz 1 bit sc_logic
