Fitter report for MCU
Sat Oct 20 23:24:35 2018
Quartus II 64-Bit Version 14.0.0 Build 200 06/17/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. Fitter DSP Block Usage Summary
 26. DSP Block Details
 27. Routing Usage Summary
 28. LAB Logic Elements
 29. LAB-wide Signals
 30. LAB Signals Sourced
 31. LAB Signals Sourced Out
 32. LAB Distinct Inputs
 33. I/O Rules Summary
 34. I/O Rules Details
 35. I/O Rules Matrix
 36. Fitter Device Options
 37. Operating Settings and Conditions
 38. Estimated Delay Added for Hold Timing Summary
 39. Estimated Delay Added for Hold Timing Details
 40. Fitter Messages
 41. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Sat Oct 20 23:24:35 2018      ;
; Quartus II 64-Bit Version          ; 14.0.0 Build 200 06/17/2014 SJ Web Edition ;
; Revision Name                      ; MCU                                        ;
; Top-level Entity Name              ; MCU                                        ;
; Family                             ; Cyclone IV E                               ;
; Device                             ; EP4CE22F17C6                               ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 1,607 / 22,320 ( 7 % )                     ;
;     Total combinational functions  ; 1,457 / 22,320 ( 7 % )                     ;
;     Dedicated logic registers      ; 502 / 22,320 ( 2 % )                       ;
; Total registers                    ; 502                                        ;
; Total pins                         ; 27 / 154 ( 18 % )                          ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 278,528 / 608,256 ( 46 % )                 ;
; Embedded Multiplier 9-bit elements ; 1 / 132 ( < 1 % )                          ;
; Total PLLs                         ; 0 / 4 ( 0 % )                              ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE22F17C6                          ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; I/O Assignment Warnings                      ;
+--------------+-------------------------------+
; Pin Name     ; Reason                        ;
+--------------+-------------------------------+
; ext_out[0]   ; Incomplete set of assignments ;
; ext_out[1]   ; Incomplete set of assignments ;
; ext_out[2]   ; Incomplete set of assignments ;
; ext_out[3]   ; Incomplete set of assignments ;
; ext_out[4]   ; Incomplete set of assignments ;
; ext_out[5]   ; Incomplete set of assignments ;
; ext_out[6]   ; Incomplete set of assignments ;
; ext_out[7]   ; Incomplete set of assignments ;
; clock        ; Incomplete set of assignments ;
; reset        ; Incomplete set of assignments ;
; irq_addr[8]  ; Incomplete set of assignments ;
; irq          ; Incomplete set of assignments ;
; irq_addr[0]  ; Incomplete set of assignments ;
; irq_addr[15] ; Incomplete set of assignments ;
; irq_addr[14] ; Incomplete set of assignments ;
; irq_addr[13] ; Incomplete set of assignments ;
; irq_addr[12] ; Incomplete set of assignments ;
; irq_addr[11] ; Incomplete set of assignments ;
; irq_addr[10] ; Incomplete set of assignments ;
; irq_addr[9]  ; Incomplete set of assignments ;
; irq_addr[7]  ; Incomplete set of assignments ;
; irq_addr[6]  ; Incomplete set of assignments ;
; irq_addr[5]  ; Incomplete set of assignments ;
; irq_addr[4]  ; Incomplete set of assignments ;
; irq_addr[3]  ; Incomplete set of assignments ;
; irq_addr[2]  ; Incomplete set of assignments ;
; irq_addr[1]  ; Incomplete set of assignments ;
+--------------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                ;
+----------------------------------+-----------------+------------------+---------------------+-----------+----------------+-----------------------------------------------------------------------+------------------+-----------------------+
; Node                             ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                      ; Destination Port ; Destination Port Name ;
+----------------------------------+-----------------+------------------+---------------------+-----------+----------------+-----------------------------------------------------------------------+------------------+-----------------------+
; CPU:CPU|Multiply:MUL|mu_ai_ff[0] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; CPU:CPU|Multiply:MUL|lpm_mult:Mult0|mult_b3t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; CPU:CPU|Multiply:MUL|mu_ai_ff[1] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; CPU:CPU|Multiply:MUL|lpm_mult:Mult0|mult_b3t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; CPU:CPU|Multiply:MUL|mu_ai_ff[2] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; CPU:CPU|Multiply:MUL|lpm_mult:Mult0|mult_b3t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; CPU:CPU|Multiply:MUL|mu_ai_ff[3] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; CPU:CPU|Multiply:MUL|lpm_mult:Mult0|mult_b3t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; CPU:CPU|Multiply:MUL|mu_ai_ff[4] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; CPU:CPU|Multiply:MUL|lpm_mult:Mult0|mult_b3t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; CPU:CPU|Multiply:MUL|mu_ai_ff[5] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; CPU:CPU|Multiply:MUL|lpm_mult:Mult0|mult_b3t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; CPU:CPU|Multiply:MUL|mu_ai_ff[6] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; CPU:CPU|Multiply:MUL|lpm_mult:Mult0|mult_b3t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; CPU:CPU|Multiply:MUL|mu_ai_ff[7] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; CPU:CPU|Multiply:MUL|lpm_mult:Mult0|mult_b3t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; CPU:CPU|Multiply:MUL|mu_ai_ff[8] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; CPU:CPU|Multiply:MUL|lpm_mult:Mult0|mult_b3t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; CPU:CPU|Multiply:MUL|mu_bi_ff[0] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; CPU:CPU|Multiply:MUL|lpm_mult:Mult0|mult_b3t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; CPU:CPU|Multiply:MUL|mu_bi_ff[1] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; CPU:CPU|Multiply:MUL|lpm_mult:Mult0|mult_b3t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; CPU:CPU|Multiply:MUL|mu_bi_ff[2] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; CPU:CPU|Multiply:MUL|lpm_mult:Mult0|mult_b3t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; CPU:CPU|Multiply:MUL|mu_bi_ff[3] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; CPU:CPU|Multiply:MUL|lpm_mult:Mult0|mult_b3t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; CPU:CPU|Multiply:MUL|mu_bi_ff[4] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; CPU:CPU|Multiply:MUL|lpm_mult:Mult0|mult_b3t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; CPU:CPU|Multiply:MUL|mu_bi_ff[5] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; CPU:CPU|Multiply:MUL|lpm_mult:Mult0|mult_b3t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; CPU:CPU|Multiply:MUL|mu_bi_ff[6] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; CPU:CPU|Multiply:MUL|lpm_mult:Mult0|mult_b3t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; CPU:CPU|Multiply:MUL|mu_bi_ff[7] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; CPU:CPU|Multiply:MUL|lpm_mult:Mult0|mult_b3t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; CPU:CPU|Multiply:MUL|mu_bi_ff[8] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; CPU:CPU|Multiply:MUL|lpm_mult:Mult0|mult_b3t:auto_generated|mac_mult1 ; DATAB            ;                       ;
+----------------------------------+-----------------+------------------+---------------------+-----------+----------------+-----------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 2086 ) ; 0.00 % ( 0 / 2086 )        ; 0.00 % ( 0 / 2086 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 2086 ) ; 0.00 % ( 0 / 2086 )        ; 0.00 % ( 0 / 2086 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 2076 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/ishiba/Desktop/avr_cpu/quartus/MCU.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 1,607 / 22,320 ( 7 % )     ;
;     -- Combinational with no register       ; 1105                       ;
;     -- Register only                        ; 150                        ;
;     -- Combinational with a register        ; 352                        ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 1074                       ;
;     -- 3 input functions                    ; 284                        ;
;     -- <=2 input functions                  ; 99                         ;
;     -- Register only                        ; 150                        ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 1402                       ;
;     -- arithmetic mode                      ; 55                         ;
;                                             ;                            ;
; Total registers*                            ; 502 / 23,018 ( 2 % )       ;
;     -- Dedicated logic registers            ; 502 / 22,320 ( 2 % )       ;
;     -- I/O registers                        ; 0 / 698 ( 0 % )            ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 123 / 1,395 ( 9 % )        ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 27 / 154 ( 18 % )          ;
;     -- Clock pins                           ; 3 / 7 ( 43 % )             ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )              ;
;                                             ;                            ;
; Global signals                              ; 2                          ;
; M9Ks                                        ; 34 / 66 ( 52 % )           ;
; Total block memory bits                     ; 278,528 / 608,256 ( 46 % ) ;
; Total block memory implementation bits      ; 313,344 / 608,256 ( 52 % ) ;
; Embedded Multiplier 9-bit elements          ; 1 / 132 ( < 1 % )          ;
; PLLs                                        ; 0 / 4 ( 0 % )              ;
; Global clocks                               ; 2 / 20 ( 10 % )            ;
; JTAGs                                       ; 0 / 1 ( 0 % )              ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 4.7% / 4.4% / 4.9%         ;
; Peak interconnect usage (total/H/V)         ; 40.1% / 37.3% / 44.1%      ;
; Maximum fan-out                             ; 537                        ;
; Highest non-global fan-out                  ; 65                         ;
; Total fan-out                               ; 7827                       ;
; Average fan-out                             ; 3.57                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 1607 / 22320 ( 7 % ) ; 0 / 22320 ( 0 % )              ;
;     -- Combinational with no register       ; 1105                 ; 0                              ;
;     -- Register only                        ; 150                  ; 0                              ;
;     -- Combinational with a register        ; 352                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 1074                 ; 0                              ;
;     -- 3 input functions                    ; 284                  ; 0                              ;
;     -- <=2 input functions                  ; 99                   ; 0                              ;
;     -- Register only                        ; 150                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 1402                 ; 0                              ;
;     -- arithmetic mode                      ; 55                   ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 502                  ; 0                              ;
;     -- Dedicated logic registers            ; 502 / 22320 ( 2 % )  ; 0 / 22320 ( 0 % )              ;
;     -- I/O registers                        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 123 / 1395 ( 9 % )   ; 0 / 1395 ( 0 % )               ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 27                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 1 / 132 ( < 1 % )    ; 0 / 132 ( 0 % )                ;
; Total memory bits                           ; 278528               ; 0                              ;
; Total RAM block bits                        ; 313344               ; 0                              ;
; M9K                                         ; 34 / 66 ( 51 % )     ; 0 / 66 ( 0 % )                 ;
; Clock control block                         ; 2 / 24 ( 8 % )       ; 0 / 24 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 7854                 ; 5                              ;
;     -- Registered Connections               ; 2184                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 19                   ; 0                              ;
;     -- Output Ports                         ; 8                    ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                        ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; clock        ; E1    ; 1        ; 0            ; 16           ; 7            ; 537                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; irq          ; P8    ; 3        ; 25           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; irq_addr[0]  ; G15   ; 6        ; 53           ; 20           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; irq_addr[10] ; B7    ; 8        ; 18           ; 34           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; irq_addr[11] ; L8    ; 3        ; 18           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; irq_addr[12] ; D8    ; 8        ; 23           ; 34           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; irq_addr[13] ; F8    ; 8        ; 20           ; 34           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; irq_addr[14] ; R7    ; 3        ; 16           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; irq_addr[15] ; K1    ; 2        ; 0            ; 12           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; irq_addr[1]  ; M15   ; 5        ; 53           ; 17           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; irq_addr[2]  ; M16   ; 5        ; 53           ; 17           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; irq_addr[3]  ; K2    ; 2        ; 0            ; 12           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; irq_addr[4]  ; E9    ; 7        ; 29           ; 34           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; irq_addr[5]  ; N8    ; 3        ; 20           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; irq_addr[6]  ; T7    ; 3        ; 18           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; irq_addr[7]  ; L1    ; 2        ; 0            ; 11           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; irq_addr[8]  ; A7    ; 8        ; 20           ; 34           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; irq_addr[9]  ; E8    ; 8        ; 20           ; 34           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; reset        ; M2    ; 2        ; 0            ; 16           ; 14           ; 234                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; ext_out[0] ; J1    ; 2        ; 0            ; 15           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ext_out[1] ; J2    ; 2        ; 0            ; 15           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ext_out[2] ; R6    ; 3        ; 14           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ext_out[3] ; A6    ; 8        ; 16           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ext_out[4] ; L3    ; 2        ; 0            ; 10           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ext_out[5] ; T6    ; 3        ; 14           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ext_out[6] ; B1    ; 1        ; 0            ; 28           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ext_out[7] ; L7    ; 3        ; 16           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                     ;
+----------+-----------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                                ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L3n, DATA1, ASDO                 ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L4p, FLASH_nCE, nCSO             ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                                 ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                                    ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                                   ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                                 ; -                        ; -                       ; Dedicated Programming Pin ;
; J3       ; nCE                                     ; -                        ; -                       ; Dedicated Programming Pin ;
; H14      ; CONF_DONE                               ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                                   ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                                   ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                                   ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                                   ; -                        ; -                       ; Dedicated Programming Pin ;
; G15      ; DIFFIO_R5p, CRC_ERROR                   ; Use as regular IO        ; irq_addr[0]             ; Dual Purpose Pin          ;
; F16      ; DIFFIO_R4n, nCEO                        ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; E9       ; DIFFIO_T13p, PADD12, DQS4T/CQ5T,DPCLK9  ; Use as regular IO        ; irq_addr[4]             ; Dual Purpose Pin          ;
; E8       ; DIFFIO_T10n, DATA2                      ; Use as regular IO        ; irq_addr[9]             ; Dual Purpose Pin          ;
; F8       ; DIFFIO_T10p, DATA3                      ; Use as regular IO        ; irq_addr[13]            ; Dual Purpose Pin          ;
; A7       ; DIFFIO_T9n, PADD18                      ; Use as regular IO        ; irq_addr[8]             ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T9p, DATA4                       ; Use as regular IO        ; irq_addr[10]            ; Dual Purpose Pin          ;
; A6       ; DIFFIO_T7n, DATA14, DQS3T/CQ3T#,DPCLK11 ; Use as regular IO        ; ext_out[3]              ; Dual Purpose Pin          ;
+----------+-----------------------------------------+--------------------------+-------------------------+---------------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 6 / 14 ( 43 % ) ; 2.5V          ; --           ;
; 2        ; 7 / 16 ( 44 % ) ; 2.5V          ; --           ;
; 3        ; 8 / 25 ( 32 % ) ; 2.5V          ; --           ;
; 4        ; 0 / 20 ( 0 % )  ; 2.5V          ; --           ;
; 5        ; 2 / 18 ( 11 % ) ; 2.5V          ; --           ;
; 6        ; 2 / 13 ( 15 % ) ; 2.5V          ; --           ;
; 7        ; 1 / 24 ( 4 % )  ; 2.5V          ; --           ;
; 8        ; 6 / 24 ( 25 % ) ; 2.5V          ; --           ;
+----------+-----------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 238        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 239        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 236        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 232        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 225        ; 8        ; ext_out[3]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A7       ; 220        ; 8        ; irq_addr[8]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A8       ; 211        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A9       ; 209        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A10      ; 198        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 188        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 186        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 179        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 181        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 191        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ; 5          ; 1        ; ext_out[6]                                                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 242        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 237        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 233        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 226        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 221        ; 8        ; irq_addr[10]                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B8       ; 212        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B9       ; 210        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B10      ; 199        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 189        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 187        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 180        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 182        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 164        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 245        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 224        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 215        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 200        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 190        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C14      ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 174        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C16      ; 173        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 9          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 246        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D5       ; 241        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 234        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 216        ; 8        ; irq_addr[12]                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D9       ; 201        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 177        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 178        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 170        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D16      ; 169        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 26         ; 1        ; clock                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 231        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 227        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 218        ; 8        ; irq_addr[9]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E9       ; 205        ; 7        ; irq_addr[4]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E10      ; 184        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 183        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 151        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 150        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F4       ; 11         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ; 219        ; 8        ; irq_addr[13]                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ; 197        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 161        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F14      ; 167        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F15      ; 163        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 162        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 155        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 156        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 160        ; 6        ; irq_addr[0]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G16      ; 159        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 17         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 18         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 21         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 20         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 19         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 154        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 153        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 152        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 30         ; 2        ; ext_out[0]                                                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J2       ; 29         ; 2        ; ext_out[1]                                                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J3       ; 24         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 23         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 22         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ; 146        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J14      ; 144        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 143        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 142        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 37         ; 2        ; irq_addr[15]                                              ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K2       ; 36         ; 2        ; irq_addr[3]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 141        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 140        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 39         ; 2        ; irq_addr[7]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L2       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 40         ; 2        ; ext_out[4]                                                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L4       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L7       ; 75         ; 3        ; ext_out[7]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; L8       ; 79         ; 3        ; irq_addr[11]                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L13      ; 136        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 134        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ; 138        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 137        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 28         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 27         ; 2        ; reset                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ; 81         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ; 111        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M15      ; 149        ; 5        ; irq_addr[1]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M16      ; 148        ; 5        ; irq_addr[2]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N1       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 82         ; 3        ; irq_addr[5]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N9       ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 112        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 117        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N14      ; 126        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 133        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 132        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 85         ; 3        ; irq                                                       ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P9       ; 105        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 106        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 119        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P15      ; 127        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 128        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R5       ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R6       ; 73         ; 3        ; ext_out[2]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R7       ; 76         ; 3        ; irq_addr[14]                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R8       ; 86         ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R9       ; 88         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R10      ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 107        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 120        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 129        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T3       ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T4       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T6       ; 74         ; 3        ; ext_out[5]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T7       ; 77         ; 3        ; irq_addr[6]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T8       ; 87         ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T9       ; 89         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T10      ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 101        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 108        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 115        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 116        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                         ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------+--------------+
; |MCU                                      ; 1607 (13)   ; 502 (17)                  ; 0 (0)         ; 278528      ; 34   ; 1            ; 1       ; 0         ; 27   ; 0            ; 1105 (0)     ; 150 (13)          ; 352 (0)          ; |MCU                                                                               ; work         ;
;    |CPU:CPU|                              ; 1501 (0)    ; 412 (0)                   ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 1085 (0)     ; 112 (0)           ; 304 (0)          ; |MCU|CPU:CPU                                                                       ; work         ;
;       |ALU:ALU|                           ; 101 (101)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 98 (98)      ; 0 (0)             ; 3 (3)            ; |MCU|CPU:CPU|ALU:ALU                                                               ; work         ;
;       |AluInput:AIN|                      ; 108 (108)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 107 (107)    ; 0 (0)             ; 1 (1)            ; |MCU|CPU:CPU|AluInput:AIN                                                          ; work         ;
;       |BitSetClr:BSC|                     ; 53 (53)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (51)      ; 0 (0)             ; 2 (2)            ; |MCU|CPU:CPU|BitSetClr:BSC                                                         ; work         ;
;       |DmCont:DMC|                        ; 183 (166)   ; 43 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 139 (125)    ; 10 (10)           ; 34 (31)          ; |MCU|CPU:CPU|DmCont:DMC                                                            ; work         ;
;          |DmAdConv:AC|                    ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 2 (2)            ; |MCU|CPU:CPU|DmCont:DMC|DmAdConv:AC                                                ; work         ;
;          |DmEnMask:EM|                    ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 1 (1)            ; |MCU|CPU:CPU|DmCont:DMC|DmEnMask:EM                                                ; work         ;
;       |Multiply:MUL|                      ; 20 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 0 (0)            ; |MCU|CPU:CPU|Multiply:MUL                                                          ; work         ;
;          |lpm_mult:Mult0|                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MCU|CPU:CPU|Multiply:MUL|lpm_mult:Mult0                                           ; work         ;
;             |mult_b3t:auto_generated|     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MCU|CPU:CPU|Multiply:MUL|lpm_mult:Mult0|mult_b3t:auto_generated                   ; work         ;
;       |OpDecode:DEC|                      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |MCU|CPU:CPU|OpDecode:DEC                                                          ; work         ;
;       |PcAndIr:PAI|                       ; 158 (158)   ; 56 (56)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 100 (100)    ; 8 (8)             ; 50 (50)          ; |MCU|CPU:CPU|PcAndIr:PAI                                                           ; work         ;
;       |PmCont:PMC|                        ; 85 (85)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (40)      ; 17 (17)           ; 28 (28)          ; |MCU|CPU:CPU|PmCont:PMC                                                            ; work         ;
;       |RegFile:RF|                        ; 497 (497)   ; 256 (256)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 229 (229)    ; 77 (77)           ; 191 (191)        ; |MCU|CPU:CPU|RegFile:RF                                                            ; work         ;
;       |RfRead:RFR|                        ; 43 (43)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 0 (0)             ; 0 (0)            ; |MCU|CPU:CPU|RfRead:RFR                                                            ; work         ;
;       |RfWrite:RFW|                       ; 86 (86)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (79)      ; 0 (0)             ; 7 (7)            ; |MCU|CPU:CPU|RfWrite:RFW                                                           ; work         ;
;       |SregAndSp:SAS|                     ; 103 (103)   ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 78 (78)      ; 0 (0)             ; 25 (25)          ; |MCU|CPU:CPU|SregAndSp:SAS                                                         ; work         ;
;       |TimDecode:TIM|                     ; 99 (99)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 99 (99)      ; 0 (0)             ; 0 (0)            ; |MCU|CPU:CPU|TimDecode:TIM                                                         ; work         ;
;    |IoReg:IOR|                            ; 87 (87)     ; 72 (72)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 24 (24)           ; 48 (48)          ; |MCU|IoReg:IOR                                                                     ; work         ;
;    |RAM:DM|                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MCU|RAM:DM                                                                        ; work         ;
;       |altsyncram:mem_rtl_0|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MCU|RAM:DM|altsyncram:mem_rtl_0                                                   ; work         ;
;          |altsyncram_9f81:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MCU|RAM:DM|altsyncram:mem_rtl_0|altsyncram_9f81:auto_generated                    ; work         ;
;    |RAM:PM|                               ; 19 (0)      ; 1 (0)                     ; 0 (0)         ; 262144      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 1 (0)             ; 13 (0)           ; |MCU|RAM:PM                                                                        ; work         ;
;       |altsyncram:mem_rtl_0|              ; 19 (0)      ; 1 (0)                     ; 0 (0)         ; 262144      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 1 (0)             ; 13 (0)           ; |MCU|RAM:PM|altsyncram:mem_rtl_0                                                   ; work         ;
;          |altsyncram_ji81:auto_generated| ; 19 (1)      ; 1 (1)                     ; 0 (0)         ; 262144      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 1 (1)             ; 13 (0)           ; |MCU|RAM:PM|altsyncram:mem_rtl_0|altsyncram_ji81:auto_generated                    ; work         ;
;             |decode_jsa:decode3|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |MCU|RAM:PM|altsyncram:mem_rtl_0|altsyncram_ji81:auto_generated|decode_jsa:decode3 ; work         ;
;             |mux_iob:mux2|                ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 13 (13)          ; |MCU|RAM:PM|altsyncram:mem_rtl_0|altsyncram_ji81:auto_generated|mux_iob:mux2       ; work         ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                          ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+
; Name         ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+
; ext_out[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ext_out[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ext_out[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ext_out[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ext_out[4]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ext_out[5]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ext_out[6]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ext_out[7]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clock        ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; reset        ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; irq_addr[8]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; irq          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; irq_addr[0]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; irq_addr[15] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; irq_addr[14] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; irq_addr[13] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; irq_addr[12] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; irq_addr[11] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; irq_addr[10] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; irq_addr[9]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; irq_addr[7]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; irq_addr[6]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; irq_addr[5]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; irq_addr[4]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; irq_addr[3]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; irq_addr[2]  ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; irq_addr[1]  ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+


+------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                             ;
+------------------------------+-------------------+---------+
; Source Pin / Fanout          ; Pad To Core Index ; Setting ;
+------------------------------+-------------------+---------+
; clock                        ;                   ;         ;
; reset                        ;                   ;         ;
; irq_addr[8]                  ;                   ;         ;
;      - i_irq_addr[8]~feeder  ; 1                 ; 6       ;
; irq                          ;                   ;         ;
;      - i_irq~feeder          ; 0                 ; 6       ;
; irq_addr[0]                  ;                   ;         ;
;      - i_irq_addr[0]         ; 0                 ; 6       ;
; irq_addr[15]                 ;                   ;         ;
;      - i_irq_addr[15]~feeder ; 0                 ; 6       ;
; irq_addr[14]                 ;                   ;         ;
;      - i_irq_addr[14]~feeder ; 0                 ; 6       ;
; irq_addr[13]                 ;                   ;         ;
;      - i_irq_addr[13]~feeder ; 0                 ; 6       ;
; irq_addr[12]                 ;                   ;         ;
;      - i_irq_addr[12]~feeder ; 0                 ; 6       ;
; irq_addr[11]                 ;                   ;         ;
;      - i_irq_addr[11]~feeder ; 1                 ; 6       ;
; irq_addr[10]                 ;                   ;         ;
;      - i_irq_addr[10]        ; 0                 ; 6       ;
; irq_addr[9]                  ;                   ;         ;
;      - i_irq_addr[9]~feeder  ; 0                 ; 6       ;
; irq_addr[7]                  ;                   ;         ;
;      - i_irq_addr[7]         ; 0                 ; 6       ;
; irq_addr[6]                  ;                   ;         ;
;      - i_irq_addr[6]~feeder  ; 1                 ; 6       ;
; irq_addr[5]                  ;                   ;         ;
;      - i_irq_addr[5]~feeder  ; 1                 ; 6       ;
; irq_addr[4]                  ;                   ;         ;
;      - i_irq_addr[4]~feeder  ; 0                 ; 6       ;
; irq_addr[3]                  ;                   ;         ;
;      - i_irq_addr[3]         ; 0                 ; 6       ;
; irq_addr[2]                  ;                   ;         ;
; irq_addr[1]                  ;                   ;         ;
+------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                   ;
+------------------------------------------------------------------------------------------+--------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                     ; Location           ; Fan-Out ; Usage                    ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------+--------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+
; CPU:CPU|DmCont:DMC|dm_addr~0                                                             ; LCCOMB_X26_Y16_N2  ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CPU:CPU|DmCont:DMC|dm_we                                                                 ; FF_X23_Y14_N21     ; 2       ; Write enable             ; no     ; --                   ; --               ; --                        ;
; CPU:CPU|DmCont:DMC|io_addr~2                                                             ; LCCOMB_X24_Y16_N6  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CPU:CPU|DmCont:DMC|tm_dm_we~0                                                            ; LCCOMB_X23_Y14_N20 ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CPU:CPU|DmCont:DMC|tm_io_we~1                                                            ; LCCOMB_X20_Y16_N30 ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CPU:CPU|PcAndIr:PAI|ir[14]~32                                                            ; LCCOMB_X31_Y16_N2  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CPU:CPU|PcAndIr:PAI|ir_2nd_en~4                                                          ; LCCOMB_X30_Y15_N24 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CPU:CPU|PcAndIr:PAI|irq_det_2d                                                           ; FF_X27_Y16_N9      ; 16      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; CPU:CPU|PcAndIr:PAI|pc_new_en                                                            ; LCCOMB_X23_Y16_N10 ; 30      ; Clock enable, Sync. load ; no     ; --                   ; --               ; --                        ;
; CPU:CPU|PmCont:PMC|pm_addr[13]                                                           ; FF_X26_Y15_N3      ; 35      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CPU:CPU|PmCont:PMC|pm_addr~14                                                            ; LCCOMB_X23_Y15_N2  ; 14      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CPU:CPU|PmCont:PMC|pm_wd_new                                                             ; LCCOMB_X28_Y13_N10 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CPU:CPU|RegFile:RF|regf[0][7]~106                                                        ; LCCOMB_X32_Y19_N28 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CPU:CPU|RegFile:RF|regf[10][7]~101                                                       ; LCCOMB_X25_Y19_N2  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CPU:CPU|RegFile:RF|regf[11][7]~103                                                       ; LCCOMB_X25_Y19_N24 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CPU:CPU|RegFile:RF|regf[12][7]~110                                                       ; LCCOMB_X34_Y19_N24 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CPU:CPU|RegFile:RF|regf[13][7]~109                                                       ; LCCOMB_X34_Y19_N10 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CPU:CPU|RegFile:RF|regf[14][7]~108                                                       ; LCCOMB_X34_Y19_N8  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CPU:CPU|RegFile:RF|regf[15][7]~111                                                       ; LCCOMB_X34_Y19_N14 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CPU:CPU|RegFile:RF|regf[16][7]~90                                                        ; LCCOMB_X34_Y19_N30 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CPU:CPU|RegFile:RF|regf[17][7]~82                                                        ; LCCOMB_X34_Y19_N26 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CPU:CPU|RegFile:RF|regf[18][7]~86                                                        ; LCCOMB_X32_Y19_N14 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CPU:CPU|RegFile:RF|regf[19][7]~94                                                        ; LCCOMB_X32_Y19_N16 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CPU:CPU|RegFile:RF|regf[1][7]~104                                                        ; LCCOMB_X32_Y19_N4  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CPU:CPU|RegFile:RF|regf[20][7]~89                                                        ; LCCOMB_X34_Y19_N4  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CPU:CPU|RegFile:RF|regf[21][7]~80                                                        ; LCCOMB_X34_Y19_N0  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CPU:CPU|RegFile:RF|regf[22][7]~85                                                        ; LCCOMB_X30_Y22_N20 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CPU:CPU|RegFile:RF|regf[23][7]~92                                                        ; LCCOMB_X30_Y22_N2  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CPU:CPU|RegFile:RF|regf[24][7]~88                                                        ; LCCOMB_X29_Y19_N4  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CPU:CPU|RegFile:RF|regf[25][7]~81                                                        ; LCCOMB_X29_Y19_N16 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CPU:CPU|RegFile:RF|regf[26][7]~84                                                        ; LCCOMB_X32_Y19_N0  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CPU:CPU|RegFile:RF|regf[27][7]~93                                                        ; LCCOMB_X32_Y19_N10 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CPU:CPU|RegFile:RF|regf[28][7]~91                                                        ; LCCOMB_X29_Y19_N22 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CPU:CPU|RegFile:RF|regf[29][7]~83                                                        ; LCCOMB_X29_Y19_N6  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CPU:CPU|RegFile:RF|regf[2][7]~105                                                        ; LCCOMB_X32_Y19_N2  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CPU:CPU|RegFile:RF|regf[30][7]~87                                                        ; LCCOMB_X32_Y19_N12 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CPU:CPU|RegFile:RF|regf[31][7]~95                                                        ; LCCOMB_X32_Y19_N30 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CPU:CPU|RegFile:RF|regf[3][7]~107                                                        ; LCCOMB_X32_Y19_N22 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CPU:CPU|RegFile:RF|regf[4][7]~98                                                         ; LCCOMB_X30_Y22_N26 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CPU:CPU|RegFile:RF|regf[5][7]~97                                                         ; LCCOMB_X30_Y22_N8  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CPU:CPU|RegFile:RF|regf[6][7]~96                                                         ; LCCOMB_X34_Y19_N12 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CPU:CPU|RegFile:RF|regf[7][7]~99                                                         ; LCCOMB_X34_Y19_N22 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CPU:CPU|RegFile:RF|regf[8][7]~102                                                        ; LCCOMB_X32_Y19_N26 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CPU:CPU|RegFile:RF|regf[9][7]~100                                                        ; LCCOMB_X32_Y19_N24 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CPU:CPU|SregAndSp:SAS|nf_new_en                                                          ; LCCOMB_X25_Y14_N24 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CPU:CPU|SregAndSp:SAS|sp_new_en~3                                                        ; LCCOMB_X24_Y16_N28 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; IoReg:IOR|reg_00~0                                                                       ; LCCOMB_X16_Y14_N10 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; IoReg:IOR|reg_01~0                                                                       ; LCCOMB_X20_Y14_N18 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; IoReg:IOR|reg_02~0                                                                       ; LCCOMB_X17_Y14_N24 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; IoReg:IOR|reg_1f~0                                                                       ; LCCOMB_X18_Y15_N8  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; IoReg:IOR|reg_3c~0                                                                       ; LCCOMB_X19_Y17_N30 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; IoReg:IOR|reg_7e~0                                                                       ; LCCOMB_X16_Y14_N30 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; IoReg:IOR|reg_7f~0                                                                       ; LCCOMB_X18_Y14_N4  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; IoReg:IOR|reg_80~0                                                                       ; LCCOMB_X18_Y14_N20 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; IoReg:IOR|reg_81~0                                                                       ; LCCOMB_X20_Y14_N0  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; RAM:PM|altsyncram:mem_rtl_0|altsyncram_ji81:auto_generated|decode_jsa:decode3|eq_node[0] ; LCCOMB_X29_Y15_N20 ; 16      ; Write enable             ; no     ; --                   ; --               ; --                        ;
; RAM:PM|altsyncram:mem_rtl_0|altsyncram_ji81:auto_generated|decode_jsa:decode3|eq_node[1] ; LCCOMB_X29_Y15_N6  ; 16      ; Write enable             ; no     ; --                   ; --               ; --                        ;
; clock                                                                                    ; PIN_E1             ; 537     ; Clock                    ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; reset                                                                                    ; PIN_M2             ; 233     ; Async. clear             ; yes    ; Global Clock         ; GCLK4            ; --                        ;
+------------------------------------------------------------------------------------------+--------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                             ;
+-------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name  ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clock ; PIN_E1   ; 537     ; 314                                  ; Global Clock         ; GCLK2            ; --                        ;
; reset ; PIN_M2   ; 233     ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
+-------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                     ;
+-------------------------------------------------------------------------------------------+---------+
; Name                                                                                      ; Fan-Out ;
+-------------------------------------------------------------------------------------------+---------+
; CPU:CPU|PcAndIr:PAI|ir[0]                                                                 ; 65      ;
; CPU:CPU|RfRead:RFR|Selector3~1                                                            ; 60      ;
; CPU:CPU|RfRead:RFR|Selector2~4                                                            ; 60      ;
; CPU:CPU|RfRead:RFR|Selector5~7                                                            ; 60      ;
; CPU:CPU|RfRead:RFR|Selector4~4                                                            ; 60      ;
; CPU:CPU|RfRead:RFR|Selector10~0                                                           ; 60      ;
; CPU:CPU|RfRead:RFR|Selector11~0                                                           ; 60      ;
; CPU:CPU|RfRead:RFR|Selector8~2                                                            ; 60      ;
; CPU:CPU|RfRead:RFR|Selector9~0                                                            ; 60      ;
; CPU:CPU|PcAndIr:PAI|ir[10]                                                                ; 48      ;
; CPU:CPU|PcAndIr:PAI|ir[14]                                                                ; 47      ;
; CPU:CPU|PcAndIr:PAI|ir[1]                                                                 ; 47      ;
; CPU:CPU|PcAndIr:PAI|ir[9]                                                                 ; 45      ;
; CPU:CPU|PcAndIr:PAI|ir[13]                                                                ; 40      ;
; CPU:CPU|PcAndIr:PAI|ir[3]                                                                 ; 37      ;
; CPU:CPU|PcAndIr:PAI|ir[15]                                                                ; 35      ;
; CPU:CPU|PmCont:PMC|pm_addr[13]                                                            ; 35      ;
; CPU:CPU|RfWrite:RFW|Selector8~2                                                           ; 33      ;
; CPU:CPU|RfWrite:RFW|we_word~0                                                             ; 33      ;
; CPU:CPU|RfWrite:RFW|Selector13~0                                                          ; 32      ;
; RAM:PM|altsyncram:mem_rtl_0|altsyncram_ji81:auto_generated|address_reg_a[0]               ; 32      ;
; CPU:CPU|DmCont:DMC|sp_inc_op                                                              ; 32      ;
; CPU:CPU|PcAndIr:PAI|ir[2]                                                                 ; 32      ;
; CPU:CPU|PmCont:PMC|pm_addr[12]                                                            ; 32      ;
; CPU:CPU|PmCont:PMC|pm_addr[11]                                                            ; 32      ;
; CPU:CPU|PmCont:PMC|pm_addr[10]                                                            ; 32      ;
; CPU:CPU|PmCont:PMC|pm_addr[9]                                                             ; 32      ;
; CPU:CPU|PmCont:PMC|pm_addr[8]                                                             ; 32      ;
; CPU:CPU|PmCont:PMC|pm_addr[7]                                                             ; 32      ;
; CPU:CPU|PmCont:PMC|pm_addr[6]                                                             ; 32      ;
; CPU:CPU|PmCont:PMC|pm_addr[5]                                                             ; 32      ;
; CPU:CPU|PmCont:PMC|pm_addr[4]                                                             ; 32      ;
; CPU:CPU|PmCont:PMC|pm_addr[3]                                                             ; 32      ;
; CPU:CPU|PmCont:PMC|pm_addr[2]                                                             ; 32      ;
; CPU:CPU|PmCont:PMC|pm_addr[1]                                                             ; 32      ;
; CPU:CPU|PmCont:PMC|pm_addr[0]                                                             ; 32      ;
; CPU:CPU|PcAndIr:PAI|cycle[0]                                                              ; 31      ;
; CPU:CPU|AluInput:AIN|WideOr3                                                              ; 30      ;
; CPU:CPU|PcAndIr:PAI|pc_new_en                                                             ; 30      ;
; CPU:CPU|PcAndIr:PAI|cycle[1]                                                              ; 30      ;
; CPU:CPU|PcAndIr:PAI|ir[8]                                                                 ; 29      ;
; CPU:CPU|ALU:ALU|op_adc_sbc                                                                ; 26      ;
; CPU:CPU|PcAndIr:PAI|ir[12]                                                                ; 26      ;
; CPU:CPU|PcAndIr:PAI|pc_new~0                                                              ; 23      ;
; CPU:CPU|PcAndIr:PAI|ir[11]                                                                ; 23      ;
; CPU:CPU|RfWrite:RFW|wdata~1                                                               ; 21      ;
; CPU:CPU|PcAndIr:PAI|irq_det                                                               ; 21      ;
; CPU:CPU|RfWrite:RFW|WideNor26~4                                                           ; 21      ;
; CPU:CPU|PcAndIr:PAI|ir[7]                                                                 ; 19      ;
; CPU:CPU|PcAndIr:PAI|ir[5]                                                                 ; 19      ;
; CPU:CPU|PcAndIr:PAI|ir[6]                                                                 ; 19      ;
; CPU:CPU|RfRead:RFR|WideNor72                                                              ; 18      ;
; CPU:CPU|RfRead:RFR|WideOr0                                                                ; 18      ;
; CPU:CPU|PcAndIr:PAI|ir[4]                                                                 ; 18      ;
; CPU:CPU|PcAndIr:PAI|pc_mx_ret_h~2                                                         ; 17      ;
; CPU:CPU|PcAndIr:PAI|pc_mx_ret_l~2                                                         ; 17      ;
; CPU:CPU|RfWrite:RFW|wdata[1]~32                                                           ; 17      ;
; CPU:CPU|RfWrite:RFW|wdata[2]~28                                                           ; 17      ;
; CPU:CPU|RfWrite:RFW|wdata[3]~24                                                           ; 17      ;
; CPU:CPU|RfWrite:RFW|wdata[4]~20                                                           ; 17      ;
; CPU:CPU|RfWrite:RFW|wdata[5]~16                                                           ; 17      ;
; CPU:CPU|RfWrite:RFW|wdata[6]~12                                                           ; 17      ;
; CPU:CPU|RfWrite:RFW|wdata[7]~8                                                            ; 17      ;
; CPU:CPU|SregAndSp:SAS|sp_new~2                                                            ; 17      ;
; CPU:CPU|Multiply:MUL|fmul_en                                                              ; 17      ;
; CPU:CPU|RfWrite:RFW|wdata[0]~4                                                            ; 17      ;
; CPU:CPU|Multiply:MUL|mul_en                                                               ; 17      ;
; CPU:CPU|PcAndIr:PAI|pc_mx_alu~4                                                           ; 17      ;
; CPU:CPU|DmCont:DMC|sp_dec_op                                                              ; 17      ;
; CPU:CPU|AluInput:AIN|WideNor71                                                            ; 17      ;
; CPU:CPU|PmCont:PMC|pm_wd_new                                                              ; 16      ;
; CPU:CPU|PmCont:PMC|pm_wa_spm                                                              ; 16      ;
; CPU:CPU|PcAndIr:PAI|ir_2nd_en~4                                                           ; 16      ;
; CPU:CPU|PmCont:PMC|pm_re_lpm~1                                                            ; 16      ;
; RAM:PM|altsyncram:mem_rtl_0|altsyncram_ji81:auto_generated|decode_jsa:decode3|eq_node[0]  ; 16      ;
; RAM:PM|altsyncram:mem_rtl_0|altsyncram_ji81:auto_generated|decode_jsa:decode3|eq_node[1]  ; 16      ;
; CPU:CPU|RegFile:RF|regf~79                                                                ; 16      ;
; CPU:CPU|RegFile:RF|regf~77                                                                ; 16      ;
; CPU:CPU|RegFile:RF|regf~75                                                                ; 16      ;
; CPU:CPU|RegFile:RF|regf~73                                                                ; 16      ;
; CPU:CPU|RegFile:RF|regf~71                                                                ; 16      ;
; CPU:CPU|RegFile:RF|regf~69                                                                ; 16      ;
; CPU:CPU|RegFile:RF|regf~67                                                                ; 16      ;
; CPU:CPU|SregAndSp:SAS|sp_new_en~3                                                         ; 16      ;
; CPU:CPU|DmCont:DMC|mm_sp_l_we~1                                                           ; 16      ;
; CPU:CPU|DmCont:DMC|mm_sp_h_we~0                                                           ; 16      ;
; CPU:CPU|RfWrite:RFW|Selector9~3                                                           ; 16      ;
; CPU:CPU|RfWrite:RFW|Selector10~2                                                          ; 16      ;
; CPU:CPU|RfWrite:RFW|Selector11~6                                                          ; 16      ;
; CPU:CPU|RfWrite:RFW|Selector12~6                                                          ; 16      ;
; CPU:CPU|RegFile:RF|regf~65                                                                ; 16      ;
; CPU:CPU|PcAndIr:PAI|ir[14]~32                                                             ; 16      ;
; CPU:CPU|PcAndIr:PAI|irq_det_2d                                                            ; 16      ;
; CPU:CPU|AluInput:AIN|WideOr19                                                             ; 16      ;
; CPU:CPU|AluInput:AIN|WideOr2~4                                                            ; 14      ;
; CPU:CPU|PmCont:PMC|pm_addr~14                                                             ; 14      ;
; CPU:CPU|PmCont:PMC|pm_pc_xpm~0                                                            ; 14      ;
; CPU:CPU|ALU:ALU|sw_bi~6                                                                   ; 14      ;
; CPU:CPU|DmCont:DMC|mm_pre_op                                                              ; 14      ;
; CPU:CPU|ALU:ALU|byte_op~0                                                                 ; 14      ;
; CPU:CPU|RfWrite:RFW|Equal1~0                                                              ; 13      ;
; CPU:CPU|AluInput:AIN|WideOr3~8                                                            ; 12      ;
; CPU:CPU|TimDecode:TIM|WideNor70                                                           ; 12      ;
; CPU:CPU|RfWrite:RFW|WideNor26~7                                                           ; 12      ;
; CPU:CPU|RfRead:RFR|Selector7~3                                                            ; 11      ;
; CPU:CPU|DmCont:DMC|io_5bit_op~4                                                           ; 11      ;
; CPU:CPU|DmCont:DMC|dm_addr~0                                                              ; 11      ;
; CPU:CPU|AluInput:AIN|Selector8~3                                                          ; 11      ;
; CPU:CPU|AluInput:AIN|Selector8~2                                                          ; 11      ;
; CPU:CPU|AluInput:AIN|WideNor38                                                            ; 11      ;
; CPU:CPU|DmCont:DMC|io_6bit_op                                                             ; 11      ;
; CPU:CPU|PcAndIr:PAI|skp_1st                                                               ; 11      ;
; CPU:CPU|BitSetClr:BSC|WideNor3                                                            ; 11      ;
; CPU:CPU|SregAndSp:SAS|WideNor12                                                           ; 11      ;
; CPU:CPU|AluInput:AIN|WideNor34~0                                                          ; 11      ;
; CPU:CPU|DmCont:DMC|io_addr[0]                                                             ; 11      ;
; CPU:CPU|TimDecode:TIM|WideNor76                                                           ; 10      ;
; CPU:CPU|DmCont:DMC|mx_io_addr[0]                                                          ; 10      ;
; CPU:CPU|TimDecode:TIM|WideOr0~0                                                           ; 10      ;
; CPU:CPU|DmCont:DMC|mm_post_op                                                             ; 10      ;
; CPU:CPU|DmCont:DMC|tm_io_we~0                                                             ; 10      ;
; CPU:CPU|TimDecode:TIM|WideNor75                                                           ; 10      ;
; CPU:CPU|TimDecode:TIM|Selector0~19                                                        ; 9       ;
; CPU:CPU|DmCont:DMC|tm_dm_we~0                                                             ; 9       ;
; CPU:CPU|PmCont:PMC|lpm_re_h                                                               ; 9       ;
; CPU:CPU|PmCont:PMC|lpm_re_l                                                               ; 9       ;
; CPU:CPU|DmCont:DMC|tm_io_we~1                                                             ; 9       ;
; CPU:CPU|AluInput:AIN|sel_and                                                              ; 9       ;
; CPU:CPU|DmCont:DMC|mm_post_op~3                                                           ; 9       ;
; CPU:CPU|DmCont:DMC|mm_post_op~2                                                           ; 9       ;
; CPU:CPU|PcAndIr:PAI|skp_2nd                                                               ; 9       ;
; CPU:CPU|DmCont:DMC|Equal0~0                                                               ; 9       ;
; IoReg:IOR|Equal2~0                                                                        ; 9       ;
; IoReg:IOR|Equal3~2                                                                        ; 9       ;
; IoReg:IOR|Equal7~0                                                                        ; 9       ;
; IoReg:IOR|Equal1~0                                                                        ; 9       ;
; IoReg:IOR|Equal8~0                                                                        ; 9       ;
; CPU:CPU|DmCont:DMC|io_wdata[7]                                                            ; 9       ;
; CPU:CPU|DmCont:DMC|io_wdata[6]                                                            ; 9       ;
; CPU:CPU|DmCont:DMC|io_wdata[5]                                                            ; 9       ;
; CPU:CPU|DmCont:DMC|io_wdata[4]                                                            ; 9       ;
; CPU:CPU|DmCont:DMC|io_wdata[3]                                                            ; 9       ;
; CPU:CPU|DmCont:DMC|io_wdata[2]                                                            ; 9       ;
; CPU:CPU|DmCont:DMC|io_wdata[1]                                                            ; 9       ;
; IoReg:IOR|Equal0~1                                                                        ; 9       ;
; CPU:CPU|DmCont:DMC|io_we                                                                  ; 9       ;
; CPU:CPU|DmCont:DMC|io_wdata[0]                                                            ; 9       ;
; CPU:CPU|RegFile:RF|regf[15][7]~111                                                        ; 8       ;
; CPU:CPU|RegFile:RF|regf[12][7]~110                                                        ; 8       ;
; CPU:CPU|RegFile:RF|regf[13][7]~109                                                        ; 8       ;
; CPU:CPU|RegFile:RF|regf[14][7]~108                                                        ; 8       ;
; CPU:CPU|RegFile:RF|regf[3][7]~107                                                         ; 8       ;
; CPU:CPU|RegFile:RF|regf[0][7]~106                                                         ; 8       ;
; CPU:CPU|RegFile:RF|regf[2][7]~105                                                         ; 8       ;
; CPU:CPU|RegFile:RF|regf[1][7]~104                                                         ; 8       ;
; CPU:CPU|RegFile:RF|regf[11][7]~103                                                        ; 8       ;
; CPU:CPU|RegFile:RF|regf[8][7]~102                                                         ; 8       ;
; CPU:CPU|RegFile:RF|regf[10][7]~101                                                        ; 8       ;
; CPU:CPU|RegFile:RF|regf[9][7]~100                                                         ; 8       ;
; CPU:CPU|RegFile:RF|regf[7][7]~99                                                          ; 8       ;
; CPU:CPU|RegFile:RF|regf[4][7]~98                                                          ; 8       ;
; CPU:CPU|RegFile:RF|regf[5][7]~97                                                          ; 8       ;
; CPU:CPU|RegFile:RF|regf[6][7]~96                                                          ; 8       ;
; CPU:CPU|RegFile:RF|regf[31][7]~95                                                         ; 8       ;
; CPU:CPU|RegFile:RF|regf[19][7]~94                                                         ; 8       ;
; CPU:CPU|RegFile:RF|regf[27][7]~93                                                         ; 8       ;
; CPU:CPU|RegFile:RF|regf[23][7]~92                                                         ; 8       ;
; CPU:CPU|RegFile:RF|regf[28][7]~91                                                         ; 8       ;
; CPU:CPU|RegFile:RF|regf[16][7]~90                                                         ; 8       ;
; CPU:CPU|RegFile:RF|regf[20][7]~89                                                         ; 8       ;
; CPU:CPU|RegFile:RF|regf[24][7]~88                                                         ; 8       ;
; CPU:CPU|RegFile:RF|regf[30][7]~87                                                         ; 8       ;
; CPU:CPU|RegFile:RF|regf[18][7]~86                                                         ; 8       ;
; CPU:CPU|RegFile:RF|regf[22][7]~85                                                         ; 8       ;
; CPU:CPU|RegFile:RF|regf[26][7]~84                                                         ; 8       ;
; CPU:CPU|RegFile:RF|regf[29][7]~83                                                         ; 8       ;
; CPU:CPU|RegFile:RF|regf[17][7]~82                                                         ; 8       ;
; CPU:CPU|RegFile:RF|regf[25][7]~81                                                         ; 8       ;
; CPU:CPU|RegFile:RF|regf[21][7]~80                                                         ; 8       ;
; IoReg:IOR|reg_02~0                                                                        ; 8       ;
; IoReg:IOR|reg_3c~0                                                                        ; 8       ;
; IoReg:IOR|reg_1f~0                                                                        ; 8       ;
; IoReg:IOR|reg_80~0                                                                        ; 8       ;
; IoReg:IOR|reg_7f~0                                                                        ; 8       ;
; IoReg:IOR|reg_7e~0                                                                        ; 8       ;
; IoReg:IOR|reg_81~0                                                                        ; 8       ;
; IoReg:IOR|reg_01~0                                                                        ; 8       ;
; CPU:CPU|RfWrite:RFW|we_word~1                                                             ; 8       ;
; CPU:CPU|DmCont:DMC|dm_re                                                                  ; 8       ;
; CPU:CPU|DmCont:DMC|io_addr~2                                                              ; 8       ;
; CPU:CPU|DmCont:DMC|DmEnMask:EM|Equal0~1                                                   ; 8       ;
; CPU:CPU|DmCont:DMC|mx_io_addr[1]                                                          ; 8       ;
; CPU:CPU|DmCont:DMC|mm_op~0                                                                ; 8       ;
; CPU:CPU|AluInput:AIN|Selector15~1                                                         ; 8       ;
; CPU:CPU|AluInput:AIN|Selector10~1                                                         ; 8       ;
; CPU:CPU|RegFile:RF|rdata_a[3]~11                                                          ; 8       ;
; CPU:CPU|DmCont:DMC|mm_addr~14                                                             ; 8       ;
; CPU:CPU|DmCont:DMC|sp_inc_op~0                                                            ; 8       ;
; CPU:CPU|AluInput:AIN|Selector7~0                                                          ; 8       ;
; CPU:CPU|TimDecode:TIM|WideNor62                                                           ; 8       ;
; CPU:CPU|TimDecode:TIM|WideNor42~1                                                         ; 8       ;
; CPU:CPU|PcAndIr:PAI|skip_en                                                               ; 8       ;
; CPU:CPU|DmCont:DMC|mm_sreg_re                                                             ; 8       ;
; CPU:CPU|DmCont:DMC|mm_sp_l_re                                                             ; 8       ;
; CPU:CPU|DmCont:DMC|mm_sp_h_re                                                             ; 8       ;
; IoReg:IOR|Equal4~1                                                                        ; 8       ;
; IoReg:IOR|Equal6~0                                                                        ; 8       ;
; IoReg:IOR|Equal5~1                                                                        ; 8       ;
; CPU:CPU|DmCont:DMC|io_re                                                                  ; 8       ;
; CPU:CPU|DmCont:DMC|mm_wd_rf                                                               ; 8       ;
; CPU:CPU|TimDecode:TIM|WideNor51                                                           ; 8       ;
; CPU:CPU|AluInput:AIN|WideNor35~4                                                          ; 8       ;
; CPU:CPU|TimDecode:TIM|WideNor51~0                                                         ; 8       ;
; CPU:CPU|DmCont:DMC|mm_wd_pc_h~0                                                           ; 8       ;
; CPU:CPU|DmCont:DMC|mm_wd_pc_l~0                                                           ; 8       ;
; CPU:CPU|TimDecode:TIM|tim_decode~0                                                        ; 8       ;
; CPU:CPU|TimDecode:TIM|Equal5~1                                                            ; 8       ;
; CPU:CPU|RfWrite:RFW|WideNor26                                                             ; 8       ;
; IoReg:IOR|reg_00~0                                                                        ; 8       ;
; CPU:CPU|DmCont:DMC|io_addr[1]                                                             ; 8       ;
; CPU:CPU|AluInput:AIN|Selector13~1                                                         ; 7       ;
; CPU:CPU|AluInput:AIN|Selector11~1                                                         ; 7       ;
; CPU:CPU|AluInput:AIN|Selector9~1                                                          ; 7       ;
; CPU:CPU|TimDecode:TIM|WideNor41                                                           ; 7       ;
; CPU:CPU|TimDecode:TIM|Equal7~1                                                            ; 7       ;
; CPU:CPU|TimDecode:TIM|WideNor17~1                                                         ; 7       ;
; CPU:CPU|BitSetClr:BSC|Selector6~0                                                         ; 7       ;
; CPU:CPU|TimDecode:TIM|WideNor47~0                                                         ; 7       ;
; CPU:CPU|TimDecode:TIM|WideNor52~0                                                         ; 7       ;
; CPU:CPU|TimDecode:TIM|tim_sr_en~4                                                         ; 6       ;
; CPU:CPU|DmCont:DMC|Equal1~0                                                               ; 6       ;
; CPU:CPU|AluInput:AIN|Selector12~1                                                         ; 6       ;
; CPU:CPU|RegFile:RF|Mux20~20                                                               ; 6       ;
; CPU:CPU|AluInput:AIN|Selector8~0                                                          ; 6       ;
; CPU:CPU|PcAndIr:PAI|pc[9]                                                                 ; 6       ;
; CPU:CPU|PcAndIr:PAI|pc[10]                                                                ; 6       ;
; CPU:CPU|PcAndIr:PAI|pc[11]                                                                ; 6       ;
; CPU:CPU|PcAndIr:PAI|pc[12]                                                                ; 6       ;
; CPU:CPU|PcAndIr:PAI|pc[13]                                                                ; 6       ;
; CPU:CPU|ALU:ALU|sw_bi[15]                                                                 ; 6       ;
; CPU:CPU|AluInput:AIN|WideOr1~0                                                            ; 6       ;
; CPU:CPU|TimDecode:TIM|WideNor61                                                           ; 6       ;
; CPU:CPU|RfWrite:RFW|waddr~0                                                               ; 6       ;
; CPU:CPU|SregAndSp:SAS|sr_tf                                                               ; 6       ;
; CPU:CPU|DmCont:DMC|mm_wd_rf~1                                                             ; 6       ;
; CPU:CPU|RfWrite:RFW|WideNor4~0                                                            ; 6       ;
; CPU:CPU|BitSetClr:BSC|WideNor3~0                                                          ; 6       ;
; CPU:CPU|TimDecode:TIM|WideNor57                                                           ; 6       ;
; CPU:CPU|BitSetClr:BSC|Decoder0~0                                                          ; 6       ;
; CPU:CPU|DmCont:DMC|io_addr[7]                                                             ; 6       ;
; CPU:CPU|ALU:ALU|Add0~32                                                                   ; 6       ;
; CPU:CPU|SregAndSp:SAS|WideOr4~9                                                           ; 5       ;
; CPU:CPU|ALU:ALU|word_op~2                                                                 ; 5       ;
; CPU:CPU|AluInput:AIN|WideOr5~5                                                            ; 5       ;
; CPU:CPU|DmCont:DMC|DmEnMask:EM|sreg_en                                                    ; 5       ;
; CPU:CPU|DmCont:DMC|mm_io_wdata[7]                                                         ; 5       ;
; CPU:CPU|SregAndSp:SAS|sr_if                                                               ; 5       ;
; CPU:CPU|DmCont:DMC|mm_io_wdata[6]                                                         ; 5       ;
; CPU:CPU|DmCont:DMC|mm_io_wdata[5]                                                         ; 5       ;
; CPU:CPU|DmCont:DMC|mm_io_wdata[4]                                                         ; 5       ;
; CPU:CPU|DmCont:DMC|mm_io_wdata[3]                                                         ; 5       ;
; CPU:CPU|DmCont:DMC|mm_io_wdata[2]                                                         ; 5       ;
; CPU:CPU|DmCont:DMC|mm_io_wdata[1]                                                         ; 5       ;
; CPU:CPU|SregAndSp:SAS|sr_zf                                                               ; 5       ;
; CPU:CPU|ALU:ALU|ro[4]~35                                                                  ; 5       ;
; CPU:CPU|ALU:ALU|ro[0]~20                                                                  ; 5       ;
; CPU:CPU|AluInput:AIN|Selector24~2                                                         ; 5       ;
; CPU:CPU|ALU:ALU|ro[6]~10                                                                  ; 5       ;
; CPU:CPU|DmCont:DMC|mm_addr[5]                                                             ; 5       ;
; CPU:CPU|RegFile:RF|rdata_a[0]~89                                                          ; 5       ;
; CPU:CPU|AluInput:AIN|Selector31~3                                                         ; 5       ;
; CPU:CPU|AluInput:AIN|Selector14~1                                                         ; 5       ;
; CPU:CPU|RegFile:RF|rdata_a[1]~78                                                          ; 5       ;
; CPU:CPU|PcAndIr:PAI|pc[1]                                                                 ; 5       ;
; CPU:CPU|AluInput:AIN|Selector30~3                                                         ; 5       ;
; CPU:CPU|PcAndIr:PAI|pc[2]                                                                 ; 5       ;
; CPU:CPU|RegFile:RF|rdata_a[3]~56                                                          ; 5       ;
; CPU:CPU|PcAndIr:PAI|pc[3]                                                                 ; 5       ;
; CPU:CPU|RegFile:RF|rdata_a[4]~45                                                          ; 5       ;
; CPU:CPU|PcAndIr:PAI|pc[4]                                                                 ; 5       ;
; CPU:CPU|PcAndIr:PAI|pc[5]                                                                 ; 5       ;
; CPU:CPU|PcAndIr:PAI|pc[6]                                                                 ; 5       ;
; CPU:CPU|PcAndIr:PAI|pc[7]                                                                 ; 5       ;
; CPU:CPU|AluInput:AIN|WideOr6~0                                                            ; 5       ;
; CPU:CPU|AluInput:AIN|Selector25~0                                                         ; 5       ;
; CPU:CPU|RegFile:RF|Mux14~9                                                                ; 5       ;
; CPU:CPU|RegFile:RF|Mux13~9                                                                ; 5       ;
; CPU:CPU|RegFile:RF|Mux12~9                                                                ; 5       ;
; CPU:CPU|RegFile:RF|Mux11~9                                                                ; 5       ;
; CPU:CPU|RegFile:RF|Mux10~9                                                                ; 5       ;
; CPU:CPU|TimDecode:TIM|WideNor8                                                            ; 5       ;
; CPU:CPU|AluInput:AIN|WideOr16~1                                                           ; 5       ;
; CPU:CPU|AluInput:AIN|WideOr7~5                                                            ; 5       ;
; CPU:CPU|RfWrite:RFW|waddr~2                                                               ; 5       ;
; CPU:CPU|TimDecode:TIM|Equal6~2                                                            ; 5       ;
; CPU:CPU|RfRead:RFR|WideOr0~2                                                              ; 5       ;
; CPU:CPU|RfWrite:RFW|WideOr5~3                                                             ; 5       ;
; CPU:CPU|BitSetClr:BSC|Decoder0~2                                                          ; 5       ;
; CPU:CPU|DmCont:DMC|mm_io_wdata[0]                                                         ; 5       ;
; CPU:CPU|SregAndSp:SAS|sr_cf                                                               ; 5       ;
; CPU:CPU|AluInput:AIN|Selector28~0                                                         ; 5       ;
; CPU:CPU|RfRead:RFR|WideOr13~3                                                             ; 5       ;
; CPU:CPU|AluInput:AIN|WideNor34~1                                                          ; 5       ;
; CPU:CPU|RfRead:RFR|WideOr13~1                                                             ; 5       ;
; CPU:CPU|AluInput:AIN|Selector26~0                                                         ; 5       ;
; CPU:CPU|PcAndIr:PAI|pc[0]                                                                 ; 5       ;
; CPU:CPU|PcAndIr:PAI|pc[8]                                                                 ; 5       ;
; IoReg:IOR|Equal0~0                                                                        ; 5       ;
; CPU:CPU|DmCont:DMC|DmAdConv:AC|Add0~16                                                    ; 5       ;
; CPU:CPU|PcAndIr:PAI|pc[14]                                                                ; 5       ;
; CPU:CPU|PcAndIr:PAI|pc[15]                                                                ; 5       ;
; CPU:CPU|SregAndSp:SAS|WideOr2~8                                                           ; 4       ;
; CPU:CPU|TimDecode:TIM|tim_dm_re                                                           ; 4       ;
; CPU:CPU|RfWrite:RFW|WideNor26~8                                                           ; 4       ;
; CPU:CPU|TimDecode:TIM|Equal2~4                                                            ; 4       ;
; CPU:CPU|DmCont:DMC|mm_sreg_we~0                                                           ; 4       ;
; CPU:CPU|DmCont:DMC|DmEnMask:EM|sreg_en~0                                                  ; 4       ;
; CPU:CPU|RfWrite:RFW|WideOr6                                                               ; 4       ;
; CPU:CPU|RfWrite:RFW|Selector8~1                                                           ; 4       ;
; CPU:CPU|ALU:ALU|byte_op~2                                                                 ; 4       ;
; CPU:CPU|PcAndIr:PAI|cyc_end~0                                                             ; 4       ;
; CPU:CPU|SregAndSp:SAS|sr_hf                                                               ; 4       ;
; CPU:CPU|OpDecode:DEC|WideNor35~0                                                          ; 4       ;
; CPU:CPU|ALU:ALU|ro[3]~41                                                                  ; 4       ;
; CPU:CPU|ALU:ALU|ro[2]~30                                                                  ; 4       ;
; CPU:CPU|ALU:ALU|ro[1]~25                                                                  ; 4       ;
; CPU:CPU|DmCont:DMC|mm_addr[7]                                                             ; 4       ;
; CPU:CPU|ALU:ALU|ro[7]~15                                                                  ; 4       ;
; CPU:CPU|ALU:ALU|ro[5]~6                                                                   ; 4       ;
; CPU:CPU|RegFile:RF|rdata_a[2]~67                                                          ; 4       ;
; CPU:CPU|AluInput:AIN|Selector29~7                                                         ; 4       ;
; CPU:CPU|AluInput:AIN|Selector27~3                                                         ; 4       ;
; CPU:CPU|RegFile:RF|Mux19~20                                                               ; 4       ;
; CPU:CPU|RegFile:RF|rdata_a[5]~34                                                          ; 4       ;
; CPU:CPU|AluInput:AIN|Selector26~4                                                         ; 4       ;
; CPU:CPU|RegFile:RF|Mux18~20                                                               ; 4       ;
; CPU:CPU|RegFile:RF|rdata_a[6]~23                                                          ; 4       ;
; CPU:CPU|RegFile:RF|Mux17~20                                                               ; 4       ;
; CPU:CPU|RegFile:RF|rdata_a[7]~12                                                          ; 4       ;
; CPU:CPU|RegFile:RF|Mux16~20                                                               ; 4       ;
; CPU:CPU|TimDecode:TIM|Equal2~3                                                            ; 4       ;
; CPU:CPU|RegFile:RF|Mux15~9                                                                ; 4       ;
; CPU:CPU|RegFile:RF|Mux9~9                                                                 ; 4       ;
; CPU:CPU|AluInput:AIN|WideOr15                                                             ; 4       ;
; CPU:CPU|DmCont:DMC|mm_pre_op~9                                                            ; 4       ;
; CPU:CPU|SregAndSp:SAS|sp[1]                                                               ; 4       ;
; CPU:CPU|SregAndSp:SAS|sp[2]                                                               ; 4       ;
; CPU:CPU|SregAndSp:SAS|sp[3]                                                               ; 4       ;
; CPU:CPU|SregAndSp:SAS|sp[4]                                                               ; 4       ;
; CPU:CPU|SregAndSp:SAS|sp[5]                                                               ; 4       ;
; CPU:CPU|SregAndSp:SAS|sp[6]                                                               ; 4       ;
; CPU:CPU|SregAndSp:SAS|sp[7]                                                               ; 4       ;
; CPU:CPU|SregAndSp:SAS|sp[9]                                                               ; 4       ;
; CPU:CPU|SregAndSp:SAS|sp[10]                                                              ; 4       ;
; CPU:CPU|SregAndSp:SAS|sp[11]                                                              ; 4       ;
; CPU:CPU|SregAndSp:SAS|sp[12]                                                              ; 4       ;
; CPU:CPU|SregAndSp:SAS|sp[13]                                                              ; 4       ;
; CPU:CPU|SregAndSp:SAS|sp[14]                                                              ; 4       ;
; CPU:CPU|SregAndSp:SAS|sp[15]                                                              ; 4       ;
; CPU:CPU|TimDecode:TIM|Equal5~3                                                            ; 4       ;
; CPU:CPU|TimDecode:TIM|WideNor65                                                           ; 4       ;
; CPU:CPU|AluInput:AIN|alu_bi~0                                                             ; 4       ;
; CPU:CPU|AluInput:AIN|WideOr1~1                                                            ; 4       ;
; CPU:CPU|AluInput:AIN|WideOr7~4                                                            ; 4       ;
; CPU:CPU|TimDecode:TIM|Selector5~2                                                         ; 4       ;
; CPU:CPU|DmCont:DMC|mm_pre_op~8                                                            ; 4       ;
; CPU:CPU|TimDecode:TIM|WideNor69                                                           ; 4       ;
; CPU:CPU|SregAndSp:SAS|sp[0]                                                               ; 4       ;
; CPU:CPU|SregAndSp:SAS|sp[8]                                                               ; 4       ;
; IoReg:IOR|Equal5~0                                                                        ; 4       ;
; IoReg:IOR|Equal3~1                                                                        ; 4       ;
; CPU:CPU|RfWrite:RFW|WideNor38                                                             ; 4       ;
; CPU:CPU|RfRead:RFR|WideOr2~0                                                              ; 4       ;
; CPU:CPU|TimDecode:TIM|WideNor9~1                                                          ; 4       ;
; CPU:CPU|SregAndSp:SAS|WideNor18                                                           ; 4       ;
; CPU:CPU|RfRead:RFR|WideNor39~0                                                            ; 4       ;
; CPU:CPU|DmCont:DMC|mm_wd_rf~0                                                             ; 4       ;
; CPU:CPU|RfWrite:RFW|Selector12~1                                                          ; 4       ;
; CPU:CPU|RfWrite:RFW|Selector11~2                                                          ; 4       ;
; CPU:CPU|TimDecode:TIM|WideNor58~0                                                         ; 4       ;
; CPU:CPU|TimDecode:TIM|Selector4~4                                                         ; 4       ;
; CPU:CPU|TimDecode:TIM|WideNor42~0                                                         ; 4       ;
; CPU:CPU|TimDecode:TIM|Equal2~2                                                            ; 4       ;
; CPU:CPU|BitSetClr:BSC|Selector7~0                                                         ; 4       ;
; CPU:CPU|RfWrite:RFW|WideNor8~0                                                            ; 4       ;
; CPU:CPU|RfWrite:RFW|WideNor26~6                                                           ; 4       ;
; CPU:CPU|ALU:ALU|Add0~30                                                                   ; 4       ;
; CPU:CPU|ALU:ALU|Add0~28                                                                   ; 4       ;
; CPU:CPU|ALU:ALU|Add0~26                                                                   ; 4       ;
; CPU:CPU|ALU:ALU|Add0~24                                                                   ; 4       ;
; CPU:CPU|ALU:ALU|Add0~22                                                                   ; 4       ;
; CPU:CPU|ALU:ALU|Add0~20                                                                   ; 4       ;
; CPU:CPU|ALU:ALU|Add0~18                                                                   ; 4       ;
; CPU:CPU|ALU:ALU|Add0~16                                                                   ; 4       ;
; CPU:CPU|RfWrite:RFW|WideNor31                                                             ; 3       ;
; CPU:CPU|SregAndSp:SAS|nf_new_en                                                           ; 3       ;
; CPU:CPU|TimDecode:TIM|Selector0~18                                                        ; 3       ;
; CPU:CPU|DmCont:DMC|DmEnMask:EM|sreg_en~1                                                  ; 3       ;
; CPU:CPU|RfWrite:RFW|Selector9~0                                                           ; 3       ;
; CPU:CPU|Multiply:MUL|mul_en~0                                                             ; 3       ;
; CPU:CPU|TimDecode:TIM|WideOr0                                                             ; 3       ;
; CPU:CPU|SregAndSp:SAS|WideOr4~8                                                           ; 3       ;
; CPU:CPU|TimDecode:TIM|Selector0~9                                                         ; 3       ;
; CPU:CPU|TimDecode:TIM|Decoder0~0                                                          ; 3       ;
; CPU:CPU|RfWrite:RFW|WideNor24                                                             ; 3       ;
; CPU:CPU|BitSetClr:BSC|Selector0~4                                                         ; 3       ;
; CPU:CPU|DmCont:DMC|mm_io_rdata[7]                                                         ; 3       ;
; CPU:CPU|BitSetClr:BSC|Decoder0~8                                                          ; 3       ;
; CPU:CPU|BitSetClr:BSC|Selector1~4                                                         ; 3       ;
; CPU:CPU|DmCont:DMC|mm_io_rdata[6]                                                         ; 3       ;
; CPU:CPU|BitSetClr:BSC|Selector2~4                                                         ; 3       ;
; CPU:CPU|DmCont:DMC|mm_io_rdata[5]                                                         ; 3       ;
; CPU:CPU|BitSetClr:BSC|Decoder0~6                                                          ; 3       ;
; CPU:CPU|BitSetClr:BSC|Selector3~4                                                         ; 3       ;
; CPU:CPU|DmCont:DMC|mm_io_rdata[4]                                                         ; 3       ;
; CPU:CPU|SregAndSp:SAS|sr_sf                                                               ; 3       ;
; CPU:CPU|BitSetClr:BSC|Decoder0~5                                                          ; 3       ;
; CPU:CPU|BitSetClr:BSC|Selector4~4                                                         ; 3       ;
; CPU:CPU|DmCont:DMC|mm_io_rdata[3]                                                         ; 3       ;
; CPU:CPU|SregAndSp:SAS|sr_vf                                                               ; 3       ;
; CPU:CPU|BitSetClr:BSC|Decoder0~4                                                          ; 3       ;
; CPU:CPU|BitSetClr:BSC|Selector5~4                                                         ; 3       ;
; CPU:CPU|DmCont:DMC|mm_io_rdata[2]                                                         ; 3       ;
; CPU:CPU|SregAndSp:SAS|sr_nf                                                               ; 3       ;
; CPU:CPU|BitSetClr:BSC|Decoder0~3                                                          ; 3       ;
; CPU:CPU|RegFile:RF|Mux21~20                                                               ; 3       ;
; CPU:CPU|BitSetClr:BSC|Selector6~5                                                         ; 3       ;
; CPU:CPU|DmCont:DMC|mm_io_rdata[1]                                                         ; 3       ;
; CPU:CPU|RegFile:RF|Mux22~20                                                               ; 3       ;
; CPU:CPU|TimDecode:TIM|Selector3~5                                                         ; 3       ;
; CPU:CPU|TimDecode:TIM|Selector3~4                                                         ; 3       ;
; CPU:CPU|TimDecode:TIM|Selector3~2                                                         ; 3       ;
; CPU:CPU|DmCont:DMC|DmEnMask:EM|io_en_o~0                                                  ; 3       ;
; CPU:CPU|DmCont:DMC|mx_io_addr[6]~6                                                        ; 3       ;
; CPU:CPU|DmCont:DMC|mx_io_addr[7]~5                                                        ; 3       ;
; CPU:CPU|DmCont:DMC|mm_addr[6]                                                             ; 3       ;
; CPU:CPU|DmCont:DMC|mm_addr[3]                                                             ; 3       ;
; CPU:CPU|AluInput:AIN|Selector28~4                                                         ; 3       ;
; CPU:CPU|DmCont:DMC|mx_io_addr[5]                                                          ; 3       ;
; CPU:CPU|ALU:ALU|ro[7]~12                                                                  ; 3       ;
; CPU:CPU|AluInput:AIN|Selector25~4                                                         ; 3       ;
; CPU:CPU|AluInput:AIN|Selector32~3                                                         ; 3       ;
; CPU:CPU|AluInput:AIN|Selector29~6                                                         ; 3       ;
; CPU:CPU|AluInput:AIN|Selector29~4                                                         ; 3       ;
; CPU:CPU|AluInput:AIN|Selector28~3                                                         ; 3       ;
; CPU:CPU|AluInput:AIN|Selector25~3                                                         ; 3       ;
; CPU:CPU|ALU:ALU|sw_bi[7]~12                                                               ; 3       ;
; CPU:CPU|AluInput:AIN|Selector25~1                                                         ; 3       ;
; CPU:CPU|AluInput:AIN|Selector32~0                                                         ; 3       ;
; CPU:CPU|ALU:ALU|sw_bi[15]~7                                                               ; 3       ;
; CPU:CPU|AluInput:AIN|WideOr17                                                             ; 3       ;
; CPU:CPU|AluInput:AIN|WideOr11~8                                                           ; 3       ;
; CPU:CPU|RegFile:RF|Mux8~9                                                                 ; 3       ;
; CPU:CPU|RfRead:RFR|Selector4~3                                                            ; 3       ;
; CPU:CPU|RfRead:RFR|WideOr2~1                                                              ; 3       ;
; CPU:CPU|TimDecode:TIM|WideNor67                                                           ; 3       ;
; CPU:CPU|RfRead:RFR|WideOr0~1                                                              ; 3       ;
; CPU:CPU|TimDecode:TIM|WideNor16                                                           ; 3       ;
; CPU:CPU|RfRead:RFR|Selector2~0                                                            ; 3       ;
; CPU:CPU|TimDecode:TIM|WideNor16~2                                                         ; 3       ;
; CPU:CPU|TimDecode:TIM|WideNor47~1                                                         ; 3       ;
; CPU:CPU|TimDecode:TIM|WideNor15~0                                                         ; 3       ;
; CPU:CPU|BitSetClr:BSC|Selector7~5                                                         ; 3       ;
; CPU:CPU|DmCont:DMC|mm_io_rdata[0]                                                         ; 3       ;
; CPU:CPU|RegFile:RF|Mux23~20                                                               ; 3       ;
; CPU:CPU|AluInput:AIN|WideOr5~3                                                            ; 3       ;
; CPU:CPU|RfRead:RFR|WideNor7~0                                                             ; 3       ;
; CPU:CPU|AluInput:AIN|WideOr5~2                                                            ; 3       ;
; CPU:CPU|RfWrite:RFW|WideNor29~0                                                           ; 3       ;
; CPU:CPU|BitSetClr:BSC|Decoder0~1                                                          ; 3       ;
; CPU:CPU|TimDecode:TIM|WideNor41~0                                                         ; 3       ;
; CPU:CPU|DmCont:DMC|io_addr[5]                                                             ; 3       ;
; CPU:CPU|DmCont:DMC|io_addr[6]                                                             ; 3       ;
; RAM:DM|altsyncram:mem_rtl_0|altsyncram_9f81:auto_generated|ram_block1a2                   ; 3       ;
; RAM:DM|altsyncram:mem_rtl_0|altsyncram_9f81:auto_generated|ram_block1a3                   ; 3       ;
; RAM:DM|altsyncram:mem_rtl_0|altsyncram_9f81:auto_generated|ram_block1a4                   ; 3       ;
; RAM:DM|altsyncram:mem_rtl_0|altsyncram_9f81:auto_generated|ram_block1a1                   ; 3       ;
; CPU:CPU|Multiply:MUL|lpm_mult:Mult0|mult_b3t:auto_generated|mac_out2~DATAOUT1             ; 3       ;
; CPU:CPU|Multiply:MUL|lpm_mult:Mult0|mult_b3t:auto_generated|mac_out2                      ; 3       ;
; RAM:DM|altsyncram:mem_rtl_0|altsyncram_9f81:auto_generated|ram_block1a5                   ; 3       ;
; RAM:DM|altsyncram:mem_rtl_0|altsyncram_9f81:auto_generated|ram_block1a6                   ; 3       ;
; RAM:DM|altsyncram:mem_rtl_0|altsyncram_9f81:auto_generated|ram_block1a7                   ; 3       ;
; RAM:DM|altsyncram:mem_rtl_0|altsyncram_9f81:auto_generated|ram_block1a0                   ; 3       ;
; CPU:CPU|TimDecode:TIM|tim_sr_en~5                                                         ; 2       ;
; CPU:CPU|DmCont:DMC|io_addr~3                                                              ; 2       ;
; CPU:CPU|DmCont:DMC|mm_addr[4]~44                                                          ; 2       ;
; CPU:CPU|DmCont:DMC|mm_addr[2]~43                                                          ; 2       ;
; CPU:CPU|DmCont:DMC|mm_addr[0]~42                                                          ; 2       ;
; CPU:CPU|DmCont:DMC|mm_addr[6]~40                                                          ; 2       ;
; CPU:CPU|TimDecode:TIM|Selector4~8                                                         ; 2       ;
; CPU:CPU|SregAndSp:SAS|WideNor21~0                                                         ; 2       ;
; CPU:CPU|RegFile:RF|rdata_a[8]~90                                                          ; 2       ;
; CPU:CPU|PmCont:PMC|pm_wdata[7]                                                            ; 2       ;
; CPU:CPU|PmCont:PMC|pm_wdata[5]                                                            ; 2       ;
; CPU:CPU|PmCont:PMC|pm_wdata[4]                                                            ; 2       ;
; CPU:CPU|PmCont:PMC|pm_wdata[6]                                                            ; 2       ;
; CPU:CPU|PmCont:PMC|pm_wdata[0]                                                            ; 2       ;
; CPU:CPU|PmCont:PMC|pm_wdata[8]                                                            ; 2       ;
; CPU:CPU|PmCont:PMC|pm_wdata[14]                                                           ; 2       ;
; CPU:CPU|PmCont:PMC|pm_wdata[2]                                                            ; 2       ;
; CPU:CPU|PmCont:PMC|pm_wdata[10]                                                           ; 2       ;
; CPU:CPU|PmCont:PMC|pm_wdata[13]                                                           ; 2       ;
; CPU:CPU|PmCont:PMC|pm_wdata[9]                                                            ; 2       ;
; CPU:CPU|PmCont:PMC|pm_wdata[11]                                                           ; 2       ;
; CPU:CPU|PmCont:PMC|pm_wdata[12]                                                           ; 2       ;
; CPU:CPU|PmCont:PMC|pm_wdata[15]                                                           ; 2       ;
; CPU:CPU|PmCont:PMC|pm_wdata[3]                                                            ; 2       ;
; CPU:CPU|PmCont:PMC|pm_wdata[1]                                                            ; 2       ;
; CPU:CPU|PmCont:PMC|pm_we                                                                  ; 2       ;
; CPU:CPU|DmCont:DMC|dm_addr[10]                                                            ; 2       ;
; CPU:CPU|DmCont:DMC|dm_addr[9]                                                             ; 2       ;
; CPU:CPU|DmCont:DMC|dm_addr[8]                                                             ; 2       ;
; CPU:CPU|DmCont:DMC|dm_addr[7]                                                             ; 2       ;
; CPU:CPU|DmCont:DMC|dm_addr[6]                                                             ; 2       ;
; CPU:CPU|DmCont:DMC|dm_addr[5]                                                             ; 2       ;
; CPU:CPU|DmCont:DMC|dm_addr[4]                                                             ; 2       ;
; CPU:CPU|DmCont:DMC|dm_addr[3]                                                             ; 2       ;
; CPU:CPU|DmCont:DMC|dm_addr[2]                                                             ; 2       ;
; CPU:CPU|DmCont:DMC|dm_addr[1]                                                             ; 2       ;
; CPU:CPU|DmCont:DMC|dm_addr[0]                                                             ; 2       ;
; CPU:CPU|DmCont:DMC|dm_we                                                                  ; 2       ;
; CPU:CPU|ALU:ALU|vf~4                                                                      ; 2       ;
; CPU:CPU|ALU:ALU|nf                                                                        ; 2       ;
; CPU:CPU|SregAndSp:SAS|WideOr3~1                                                           ; 2       ;
; CPU:CPU|Multiply:MUL|ro[9]                                                                ; 2       ;
; CPU:CPU|Multiply:MUL|ro[10]                                                               ; 2       ;
; CPU:CPU|Multiply:MUL|ro[2]                                                                ; 2       ;
; CPU:CPU|Multiply:MUL|ro[11]                                                               ; 2       ;
; CPU:CPU|Multiply:MUL|ro[3]                                                                ; 2       ;
; CPU:CPU|Multiply:MUL|ro[12]                                                               ; 2       ;
; CPU:CPU|Multiply:MUL|ro[4]                                                                ; 2       ;
; CPU:CPU|Multiply:MUL|ro[13]                                                               ; 2       ;
; CPU:CPU|Multiply:MUL|ro[5]                                                                ; 2       ;
; CPU:CPU|Multiply:MUL|ro[14]                                                               ; 2       ;
; CPU:CPU|Multiply:MUL|ro[6]                                                                ; 2       ;
; CPU:CPU|Multiply:MUL|ro[15]                                                               ; 2       ;
; CPU:CPU|Multiply:MUL|ro[7]                                                                ; 2       ;
; CPU:CPU|ALU:ALU|ro[7]~42                                                                  ; 2       ;
; CPU:CPU|DmCont:DMC|mm_sp_l_we~0                                                           ; 2       ;
; CPU:CPU|DmCont:DMC|tm_sp_l_re~0                                                           ; 2       ;
; CPU:CPU|SregAndSp:SAS|WideOr3~0                                                           ; 2       ;
; CPU:CPU|RegFile:RF|Decoder0~15                                                            ; 2       ;
; CPU:CPU|RegFile:RF|Decoder0~14                                                            ; 2       ;
; CPU:CPU|RegFile:RF|Decoder0~13                                                            ; 2       ;
; CPU:CPU|RegFile:RF|Decoder0~12                                                            ; 2       ;
; CPU:CPU|RegFile:RF|Decoder0~11                                                            ; 2       ;
; CPU:CPU|RegFile:RF|Decoder0~10                                                            ; 2       ;
; CPU:CPU|RegFile:RF|Decoder0~9                                                             ; 2       ;
; CPU:CPU|RegFile:RF|Decoder0~8                                                             ; 2       ;
; CPU:CPU|RegFile:RF|Decoder0~7                                                             ; 2       ;
; CPU:CPU|RegFile:RF|Decoder0~6                                                             ; 2       ;
; CPU:CPU|RegFile:RF|Decoder0~5                                                             ; 2       ;
; CPU:CPU|RegFile:RF|Decoder0~4                                                             ; 2       ;
; CPU:CPU|RegFile:RF|Decoder0~3                                                             ; 2       ;
; CPU:CPU|RegFile:RF|Decoder0~2                                                             ; 2       ;
; CPU:CPU|RegFile:RF|Decoder0~1                                                             ; 2       ;
; CPU:CPU|RegFile:RF|Decoder0~0                                                             ; 2       ;
; CPU:CPU|RfWrite:RFW|WideOr5                                                               ; 2       ;
; CPU:CPU|RfWrite:RFW|WideOr2~2                                                             ; 2       ;
; CPU:CPU|AluInput:AIN|WideOr6~1                                                            ; 2       ;
; CPU:CPU|TimDecode:TIM|Selector5~6                                                         ; 2       ;
; CPU:CPU|Multiply:MUL|ro[8]                                                                ; 2       ;
; RAM:PM|altsyncram:mem_rtl_0|altsyncram_ji81:auto_generated|mux_iob:mux2|result_node[7]~15 ; 2       ;
; RAM:PM|altsyncram:mem_rtl_0|altsyncram_ji81:auto_generated|mux_iob:mux2|result_node[5]~14 ; 2       ;
; RAM:PM|altsyncram:mem_rtl_0|altsyncram_ji81:auto_generated|mux_iob:mux2|result_node[4]~13 ; 2       ;
; RAM:PM|altsyncram:mem_rtl_0|altsyncram_ji81:auto_generated|mux_iob:mux2|result_node[6]~12 ; 2       ;
; RAM:PM|altsyncram:mem_rtl_0|altsyncram_ji81:auto_generated|mux_iob:mux2|result_node[0]~11 ; 2       ;
; RAM:PM|altsyncram:mem_rtl_0|altsyncram_ji81:auto_generated|mux_iob:mux2|result_node[8]~10 ; 2       ;
; RAM:PM|altsyncram:mem_rtl_0|altsyncram_ji81:auto_generated|mux_iob:mux2|result_node[14]~9 ; 2       ;
; RAM:PM|altsyncram:mem_rtl_0|altsyncram_ji81:auto_generated|mux_iob:mux2|result_node[2]~8  ; 2       ;
; RAM:PM|altsyncram:mem_rtl_0|altsyncram_ji81:auto_generated|mux_iob:mux2|result_node[10]~7 ; 2       ;
; RAM:PM|altsyncram:mem_rtl_0|altsyncram_ji81:auto_generated|mux_iob:mux2|result_node[13]~6 ; 2       ;
; RAM:PM|altsyncram:mem_rtl_0|altsyncram_ji81:auto_generated|mux_iob:mux2|result_node[9]~5  ; 2       ;
; RAM:PM|altsyncram:mem_rtl_0|altsyncram_ji81:auto_generated|mux_iob:mux2|result_node[11]~4 ; 2       ;
; RAM:PM|altsyncram:mem_rtl_0|altsyncram_ji81:auto_generated|mux_iob:mux2|result_node[12]~3 ; 2       ;
; RAM:PM|altsyncram:mem_rtl_0|altsyncram_ji81:auto_generated|mux_iob:mux2|result_node[15]~2 ; 2       ;
; RAM:PM|altsyncram:mem_rtl_0|altsyncram_ji81:auto_generated|mux_iob:mux2|result_node[3]~1  ; 2       ;
; RAM:PM|altsyncram:mem_rtl_0|altsyncram_ji81:auto_generated|mux_iob:mux2|result_node[1]~0  ; 2       ;
; CPU:CPU|PcAndIr:PAI|sy_reset                                                              ; 2       ;
; CPU:CPU|PcAndIr:PAI|skp_det~5                                                             ; 2       ;
; CPU:CPU|ALU:ALU|zf~6                                                                      ; 2       ;
; CPU:CPU|ALU:ALU|byte_op                                                                   ; 2       ;
; CPU:CPU|PcAndIr:PAI|Mux1~4                                                                ; 2       ;
; CPU:CPU|PcAndIr:PAI|pc_new_en~7                                                           ; 2       ;
; CPU:CPU|PcAndIr:PAI|pc_new_en~3                                                           ; 2       ;
; CPU:CPU|PmCont:PMC|pm_re_lpm~0                                                            ; 2       ;
; CPU:CPU|TimDecode:TIM|Selector0~17                                                        ; 2       ;
; CPU:CPU|PmCont:PMC|pm_re_new~4                                                            ; 2       ;
; CPU:CPU|TimDecode:TIM|Selector5~4                                                         ; 2       ;
; CPU:CPU|TimDecode:TIM|tim_sr_en~2                                                         ; 2       ;
; CPU:CPU|TimDecode:TIM|Selector0~6                                                         ; 2       ;
; CPU:CPU|TimDecode:TIM|Selector0~5                                                         ; 2       ;
; CPU:CPU|RfWrite:RFW|WideNor25                                                             ; 2       ;
; CPU:CPU|PcAndIr:PAI|Mux0~4                                                                ; 2       ;
; CPU:CPU|BitSetClr:BSC|Decoder0~7                                                          ; 2       ;
; CPU:CPU|TimDecode:TIM|WideNor66                                                           ; 2       ;
; CPU:CPU|DmCont:DMC|DmEnMask:EM|Equal0~0                                                   ; 2       ;
; CPU:CPU|DmCont:DMC|mx_io_addr[3]~4                                                        ; 2       ;
; CPU:CPU|DmCont:DMC|mx_io_addr[4]                                                          ; 2       ;
; CPU:CPU|DmCont:DMC|mx_io_addr[2]                                                          ; 2       ;
; CPU:CPU|ALU:ALU|ro[2]~29                                                                  ; 2       ;
; CPU:CPU|ALU:ALU|ro[2]~28                                                                  ; 2       ;
; CPU:CPU|ALU:ALU|ro[2]~27                                                                  ; 2       ;
; CPU:CPU|DmCont:DMC|mm_addr[1]                                                             ; 2       ;
; CPU:CPU|ALU:ALU|ro[7]~11                                                                  ; 2       ;
; CPU:CPU|DmCont:DMC|DmAdConv:AC|Add1~0                                                     ; 2       ;
; CPU:CPU|DmCont:DMC|mm_addr[8]                                                             ; 2       ;
; CPU:CPU|SregAndSp:SAS|sr_zf~1                                                             ; 2       ;
; CPU:CPU|AluInput:AIN|Selector14~0                                                         ; 2       ;
; CPU:CPU|RegFile:RF|Mux22~19                                                               ; 2       ;
; CPU:CPU|RegFile:RF|regf[12][1]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[14][1]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[0][1]                                                             ; 2       ;
; CPU:CPU|RegFile:RF|regf[2][1]                                                             ; 2       ;
; CPU:CPU|RegFile:RF|regf[4][1]                                                             ; 2       ;
; CPU:CPU|RegFile:RF|regf[6][1]                                                             ; 2       ;
; CPU:CPU|RegFile:RF|regf[8][1]                                                             ; 2       ;
; CPU:CPU|RegFile:RF|regf[10][1]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|Mux22~9                                                                ; 2       ;
; CPU:CPU|RegFile:RF|regf[28][1]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[16][1]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[24][1]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[20][1]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[30][1]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[18][1]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[26][1]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[22][1]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|Mux21~19                                                               ; 2       ;
; CPU:CPU|RegFile:RF|regf[12][2]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[14][2]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[0][2]                                                             ; 2       ;
; CPU:CPU|RegFile:RF|regf[2][2]                                                             ; 2       ;
; CPU:CPU|RegFile:RF|regf[8][2]                                                             ; 2       ;
; CPU:CPU|RegFile:RF|regf[10][2]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[4][2]                                                             ; 2       ;
; CPU:CPU|RegFile:RF|regf[6][2]                                                             ; 2       ;
; CPU:CPU|RegFile:RF|Mux21~9                                                                ; 2       ;
; CPU:CPU|RegFile:RF|regf[28][2]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[16][2]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[20][2]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[24][2]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[30][2]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[18][2]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[22][2]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[26][2]                                                            ; 2       ;
; CPU:CPU|AluInput:AIN|Selector29~3                                                         ; 2       ;
; CPU:CPU|AluInput:AIN|Selector12~0                                                         ; 2       ;
; CPU:CPU|ALU:ALU|sw_bi[3]~16                                                               ; 2       ;
; CPU:CPU|RegFile:RF|regf[12][3]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[14][3]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[0][3]                                                             ; 2       ;
; CPU:CPU|RegFile:RF|regf[2][3]                                                             ; 2       ;
; CPU:CPU|RegFile:RF|regf[4][3]                                                             ; 2       ;
; CPU:CPU|RegFile:RF|regf[6][3]                                                             ; 2       ;
; CPU:CPU|RegFile:RF|regf[8][3]                                                             ; 2       ;
; CPU:CPU|RegFile:RF|regf[10][3]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[28][3]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[16][3]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[24][3]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[20][3]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[30][3]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[18][3]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[26][3]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[22][3]                                                            ; 2       ;
; CPU:CPU|AluInput:AIN|Selector11~0                                                         ; 2       ;
; CPU:CPU|RegFile:RF|regf[12][4]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[14][4]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[0][4]                                                             ; 2       ;
; CPU:CPU|RegFile:RF|regf[2][4]                                                             ; 2       ;
; CPU:CPU|RegFile:RF|regf[8][4]                                                             ; 2       ;
; CPU:CPU|RegFile:RF|regf[10][4]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[4][4]                                                             ; 2       ;
; CPU:CPU|RegFile:RF|regf[6][4]                                                             ; 2       ;
; CPU:CPU|RegFile:RF|regf[28][4]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[16][4]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[20][4]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[24][4]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[30][4]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[18][4]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[22][4]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[26][4]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[12][5]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[14][5]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[0][5]                                                             ; 2       ;
; CPU:CPU|RegFile:RF|regf[2][5]                                                             ; 2       ;
; CPU:CPU|RegFile:RF|regf[4][5]                                                             ; 2       ;
; CPU:CPU|RegFile:RF|regf[6][5]                                                             ; 2       ;
; CPU:CPU|RegFile:RF|regf[8][5]                                                             ; 2       ;
; CPU:CPU|RegFile:RF|regf[10][5]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[28][5]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[16][5]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[24][5]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[20][5]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[30][5]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[18][5]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[26][5]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[22][5]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[12][6]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[14][6]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[0][6]                                                             ; 2       ;
; CPU:CPU|RegFile:RF|regf[2][6]                                                             ; 2       ;
; CPU:CPU|RegFile:RF|regf[8][6]                                                             ; 2       ;
; CPU:CPU|RegFile:RF|regf[10][6]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[4][6]                                                             ; 2       ;
; CPU:CPU|RegFile:RF|regf[6][6]                                                             ; 2       ;
; CPU:CPU|RegFile:RF|regf[28][6]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[16][6]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[20][6]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[24][6]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[30][6]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[18][6]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[22][6]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[26][6]                                                            ; 2       ;
; CPU:CPU|AluInput:AIN|Selector24~1                                                         ; 2       ;
; CPU:CPU|RegFile:RF|regf[12][7]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[14][7]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[0][7]                                                             ; 2       ;
; CPU:CPU|RegFile:RF|regf[2][7]                                                             ; 2       ;
; CPU:CPU|RegFile:RF|regf[4][7]                                                             ; 2       ;
; CPU:CPU|RegFile:RF|regf[6][7]                                                             ; 2       ;
; CPU:CPU|RegFile:RF|regf[8][7]                                                             ; 2       ;
; CPU:CPU|RegFile:RF|regf[10][7]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[28][7]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[16][7]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[24][7]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[20][7]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[30][7]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[18][7]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[26][7]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[22][7]                                                            ; 2       ;
; CPU:CPU|AluInput:AIN|WideOr7~6                                                            ; 2       ;
; CPU:CPU|AluInput:AIN|Selector7~2                                                          ; 2       ;
; CPU:CPU|AluInput:AIN|Selector6~0                                                          ; 2       ;
; CPU:CPU|RegFile:RF|regf[31][1]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[7][1]                                                             ; 2       ;
; CPU:CPU|RegFile:RF|regf[23][1]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[15][1]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[25][1]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[1][1]                                                             ; 2       ;
; CPU:CPU|RegFile:RF|regf[9][1]                                                             ; 2       ;
; CPU:CPU|RegFile:RF|regf[17][1]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[29][1]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[5][1]                                                             ; 2       ;
; CPU:CPU|RegFile:RF|regf[13][1]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[21][1]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[27][1]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[3][1]                                                             ; 2       ;
; CPU:CPU|RegFile:RF|regf[19][1]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[11][1]                                                            ; 2       ;
; CPU:CPU|AluInput:AIN|Selector5~0                                                          ; 2       ;
; CPU:CPU|RegFile:RF|regf[31][2]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[7][2]                                                             ; 2       ;
; CPU:CPU|RegFile:RF|regf[15][2]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[23][2]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[25][2]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[1][2]                                                             ; 2       ;
; CPU:CPU|RegFile:RF|regf[17][2]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[9][2]                                                             ; 2       ;
; CPU:CPU|RegFile:RF|regf[27][2]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[3][2]                                                             ; 2       ;
; CPU:CPU|RegFile:RF|regf[11][2]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[19][2]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[29][2]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[5][2]                                                             ; 2       ;
; CPU:CPU|RegFile:RF|regf[21][2]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[13][2]                                                            ; 2       ;
; CPU:CPU|AluInput:AIN|Selector4~0                                                          ; 2       ;
; CPU:CPU|RegFile:RF|regf[31][3]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[25][3]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[29][3]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[27][3]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[7][3]                                                             ; 2       ;
; CPU:CPU|RegFile:RF|regf[1][3]                                                             ; 2       ;
; CPU:CPU|RegFile:RF|regf[3][3]                                                             ; 2       ;
; CPU:CPU|RegFile:RF|regf[5][3]                                                             ; 2       ;
; CPU:CPU|RegFile:RF|regf[15][3]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[9][3]                                                             ; 2       ;
; CPU:CPU|RegFile:RF|regf[13][3]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[11][3]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[23][3]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[17][3]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[19][3]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[21][3]                                                            ; 2       ;
; CPU:CPU|AluInput:AIN|Selector3~0                                                          ; 2       ;
; CPU:CPU|RegFile:RF|regf[31][4]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[7][4]                                                             ; 2       ;
; CPU:CPU|RegFile:RF|regf[23][4]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[15][4]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[25][4]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[1][4]                                                             ; 2       ;
; CPU:CPU|RegFile:RF|regf[9][4]                                                             ; 2       ;
; CPU:CPU|RegFile:RF|regf[17][4]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[29][4]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[5][4]                                                             ; 2       ;
; CPU:CPU|RegFile:RF|regf[13][4]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[21][4]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[27][4]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[3][4]                                                             ; 2       ;
; CPU:CPU|RegFile:RF|regf[19][4]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[11][4]                                                            ; 2       ;
; CPU:CPU|AluInput:AIN|Selector2~0                                                          ; 2       ;
; CPU:CPU|RegFile:RF|regf[31][5]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[25][5]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[27][5]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[29][5]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[7][5]                                                             ; 2       ;
; CPU:CPU|RegFile:RF|regf[1][5]                                                             ; 2       ;
; CPU:CPU|RegFile:RF|regf[5][5]                                                             ; 2       ;
; CPU:CPU|RegFile:RF|regf[3][5]                                                             ; 2       ;
; CPU:CPU|RegFile:RF|regf[23][5]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[17][5]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[21][5]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[19][5]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[15][5]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[9][5]                                                             ; 2       ;
; CPU:CPU|RegFile:RF|regf[11][5]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[13][5]                                                            ; 2       ;
; CPU:CPU|AluInput:AIN|Selector1~0                                                          ; 2       ;
; CPU:CPU|RegFile:RF|regf[31][6]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[7][6]                                                             ; 2       ;
; CPU:CPU|RegFile:RF|regf[15][6]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[23][6]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[25][6]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[1][6]                                                             ; 2       ;
; CPU:CPU|RegFile:RF|regf[17][6]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[9][6]                                                             ; 2       ;
; CPU:CPU|RegFile:RF|regf[27][6]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[3][6]                                                             ; 2       ;
; CPU:CPU|RegFile:RF|regf[11][6]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[19][6]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[29][6]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[5][6]                                                             ; 2       ;
; CPU:CPU|RegFile:RF|regf[21][6]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[13][6]                                                            ; 2       ;
; CPU:CPU|AluInput:AIN|Selector0~1                                                          ; 2       ;
; CPU:CPU|AluInput:AIN|WideOr18                                                             ; 2       ;
; CPU:CPU|AluInput:AIN|Selector0~0                                                          ; 2       ;
; CPU:CPU|RegFile:RF|regf[31][7]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[25][7]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[29][7]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[27][7]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[7][7]                                                             ; 2       ;
; CPU:CPU|RegFile:RF|regf[1][7]                                                             ; 2       ;
; CPU:CPU|RegFile:RF|regf[3][7]                                                             ; 2       ;
; CPU:CPU|RegFile:RF|regf[5][7]                                                             ; 2       ;
; CPU:CPU|RegFile:RF|regf[15][7]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[9][7]                                                             ; 2       ;
; CPU:CPU|RegFile:RF|regf[13][7]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[11][7]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[23][7]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[17][7]                                                            ; 2       ;
; CPU:CPU|RfRead:RFR|Selector5~6                                                            ; 2       ;
; CPU:CPU|DmCont:DMC|mm_pre_op~7                                                            ; 2       ;
; CPU:CPU|TimDecode:TIM|WideNor60                                                           ; 2       ;
; CPU:CPU|RegFile:RF|regf[19][7]                                                            ; 2       ;
; CPU:CPU|RfRead:RFR|Selector5~2                                                            ; 2       ;
; CPU:CPU|TimDecode:TIM|Equal7~0                                                            ; 2       ;
; CPU:CPU|TimDecode:TIM|Selector0~4                                                         ; 2       ;
; CPU:CPU|TimDecode:TIM|WideNor68~0                                                         ; 2       ;
; CPU:CPU|RfWrite:RFW|WideOr5~2                                                             ; 2       ;
; CPU:CPU|RegFile:RF|regf[21][7]                                                            ; 2       ;
; CPU:CPU|TimDecode:TIM|Selector4~6                                                         ; 2       ;
; CPU:CPU|TimDecode:TIM|Selector4~5                                                         ; 2       ;
; IoReg:IOR|Equal4~0                                                                        ; 2       ;
; CPU:CPU|TimDecode:TIM|Equal6~0                                                            ; 2       ;
; CPU:CPU|SregAndSp:SAS|WideNor19~0                                                         ; 2       ;
; CPU:CPU|AluInput:AIN|WideOr5~4                                                            ; 2       ;
; CPU:CPU|RegFile:RF|Mux23~19                                                               ; 2       ;
; CPU:CPU|RegFile:RF|regf[15][0]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[12][0]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[13][0]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[14][0]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[3][0]                                                             ; 2       ;
; CPU:CPU|RegFile:RF|regf[0][0]                                                             ; 2       ;
; CPU:CPU|RegFile:RF|regf[2][0]                                                             ; 2       ;
; CPU:CPU|RegFile:RF|regf[1][0]                                                             ; 2       ;
; CPU:CPU|RegFile:RF|regf[11][0]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[8][0]                                                             ; 2       ;
; CPU:CPU|RegFile:RF|regf[10][0]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[9][0]                                                             ; 2       ;
; CPU:CPU|RegFile:RF|regf[7][0]                                                             ; 2       ;
; CPU:CPU|RegFile:RF|regf[4][0]                                                             ; 2       ;
; CPU:CPU|RegFile:RF|regf[5][0]                                                             ; 2       ;
; CPU:CPU|RegFile:RF|regf[6][0]                                                             ; 2       ;
; CPU:CPU|RegFile:RF|Mux23~9                                                                ; 2       ;
; CPU:CPU|RegFile:RF|regf[31][0]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[19][0]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[27][0]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[23][0]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[28][0]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[16][0]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[20][0]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[24][0]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[30][0]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[18][0]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[22][0]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[26][0]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[29][0]                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[17][0]                                                            ; 2       ;
; CPU:CPU|TimDecode:TIM|WideNor9~0                                                          ; 2       ;
; CPU:CPU|SregAndSp:SAS|WideNor1                                                            ; 2       ;
; CPU:CPU|RegFile:RF|regf[25][0]                                                            ; 2       ;
; CPU:CPU|TimDecode:TIM|WideNor57~1                                                         ; 2       ;
; CPU:CPU|RegFile:RF|regf[21][0]                                                            ; 2       ;
; CPU:CPU|TimDecode:TIM|Equal3~0                                                            ; 2       ;
; CPU:CPU|DmCont:DMC|io_addr[3]                                                             ; 2       ;
; CPU:CPU|DmCont:DMC|io_addr[4]                                                             ; 2       ;
; CPU:CPU|DmCont:DMC|io_addr[2]                                                             ; 2       ;
; IoReg:IOR|Equal3~0                                                                        ; 2       ;
; IoReg:IOR|reg_00[7]                                                                       ; 2       ;
; IoReg:IOR|reg_00[6]                                                                       ; 2       ;
; IoReg:IOR|reg_00[5]                                                                       ; 2       ;
; IoReg:IOR|reg_00[4]                                                                       ; 2       ;
; IoReg:IOR|reg_00[3]                                                                       ; 2       ;
; IoReg:IOR|reg_00[2]                                                                       ; 2       ;
; IoReg:IOR|reg_00[1]                                                                       ; 2       ;
; IoReg:IOR|reg_00[0]                                                                       ; 2       ;
; CPU:CPU|PmCont:PMC|pm_addr[1]~1                                                           ; 2       ;
; CPU:CPU|PmCont:PMC|pm_addr[2]~2                                                           ; 2       ;
; CPU:CPU|PmCont:PMC|pm_addr[3]~3                                                           ; 2       ;
; CPU:CPU|PmCont:PMC|pm_addr[4]~4                                                           ; 2       ;
; CPU:CPU|PmCont:PMC|pm_addr[5]~5                                                           ; 2       ;
; CPU:CPU|PmCont:PMC|pm_addr[6]~6                                                           ; 2       ;
; CPU:CPU|PmCont:PMC|pm_addr[7]~7                                                           ; 2       ;
; CPU:CPU|PmCont:PMC|pm_addr[9]~9                                                           ; 2       ;
; CPU:CPU|PmCont:PMC|pm_addr[10]~10                                                         ; 2       ;
; CPU:CPU|PmCont:PMC|pm_addr[11]~11                                                         ; 2       ;
; CPU:CPU|PmCont:PMC|pm_addr[12]~12                                                         ; 2       ;
; CPU:CPU|PmCont:PMC|pm_addr[13]~13                                                         ; 2       ;
; CPU:CPU|Multiply:MUL|lpm_mult:Mult0|mult_b3t:auto_generated|mac_out2~DATAOUT15            ; 2       ;
; CPU:CPU|Multiply:MUL|lpm_mult:Mult0|mult_b3t:auto_generated|mac_out2~DATAOUT14            ; 2       ;
; CPU:CPU|Multiply:MUL|lpm_mult:Mult0|mult_b3t:auto_generated|mac_out2~DATAOUT13            ; 2       ;
; CPU:CPU|Multiply:MUL|lpm_mult:Mult0|mult_b3t:auto_generated|mac_out2~DATAOUT12            ; 2       ;
; CPU:CPU|Multiply:MUL|lpm_mult:Mult0|mult_b3t:auto_generated|mac_out2~DATAOUT11            ; 2       ;
; CPU:CPU|Multiply:MUL|lpm_mult:Mult0|mult_b3t:auto_generated|mac_out2~DATAOUT10            ; 2       ;
; CPU:CPU|Multiply:MUL|lpm_mult:Mult0|mult_b3t:auto_generated|mac_out2~DATAOUT9             ; 2       ;
; CPU:CPU|Multiply:MUL|lpm_mult:Mult0|mult_b3t:auto_generated|mac_out2~DATAOUT8             ; 2       ;
; CPU:CPU|Multiply:MUL|lpm_mult:Mult0|mult_b3t:auto_generated|mac_out2~DATAOUT7             ; 2       ;
; CPU:CPU|Multiply:MUL|lpm_mult:Mult0|mult_b3t:auto_generated|mac_out2~DATAOUT6             ; 2       ;
; CPU:CPU|Multiply:MUL|lpm_mult:Mult0|mult_b3t:auto_generated|mac_out2~DATAOUT5             ; 2       ;
; CPU:CPU|Multiply:MUL|lpm_mult:Mult0|mult_b3t:auto_generated|mac_out2~DATAOUT4             ; 2       ;
; CPU:CPU|Multiply:MUL|lpm_mult:Mult0|mult_b3t:auto_generated|mac_out2~DATAOUT3             ; 2       ;
; CPU:CPU|Multiply:MUL|lpm_mult:Mult0|mult_b3t:auto_generated|mac_out2~DATAOUT2             ; 2       ;
; RAM:PM|altsyncram:mem_rtl_0|altsyncram_ji81:auto_generated|ram_block1a7                   ; 2       ;
; RAM:PM|altsyncram:mem_rtl_0|altsyncram_ji81:auto_generated|ram_block1a23                  ; 2       ;
; RAM:PM|altsyncram:mem_rtl_0|altsyncram_ji81:auto_generated|ram_block1a5                   ; 2       ;
; RAM:PM|altsyncram:mem_rtl_0|altsyncram_ji81:auto_generated|ram_block1a21                  ; 2       ;
; RAM:PM|altsyncram:mem_rtl_0|altsyncram_ji81:auto_generated|ram_block1a4                   ; 2       ;
; RAM:PM|altsyncram:mem_rtl_0|altsyncram_ji81:auto_generated|ram_block1a20                  ; 2       ;
; RAM:PM|altsyncram:mem_rtl_0|altsyncram_ji81:auto_generated|ram_block1a6                   ; 2       ;
; RAM:PM|altsyncram:mem_rtl_0|altsyncram_ji81:auto_generated|ram_block1a22                  ; 2       ;
; RAM:PM|altsyncram:mem_rtl_0|altsyncram_ji81:auto_generated|ram_block1a0                   ; 2       ;
; RAM:PM|altsyncram:mem_rtl_0|altsyncram_ji81:auto_generated|ram_block1a16                  ; 2       ;
; RAM:PM|altsyncram:mem_rtl_0|altsyncram_ji81:auto_generated|ram_block1a8                   ; 2       ;
; RAM:PM|altsyncram:mem_rtl_0|altsyncram_ji81:auto_generated|ram_block1a24                  ; 2       ;
; RAM:PM|altsyncram:mem_rtl_0|altsyncram_ji81:auto_generated|ram_block1a14                  ; 2       ;
; RAM:PM|altsyncram:mem_rtl_0|altsyncram_ji81:auto_generated|ram_block1a30                  ; 2       ;
; RAM:PM|altsyncram:mem_rtl_0|altsyncram_ji81:auto_generated|ram_block1a2                   ; 2       ;
; RAM:PM|altsyncram:mem_rtl_0|altsyncram_ji81:auto_generated|ram_block1a18                  ; 2       ;
; RAM:PM|altsyncram:mem_rtl_0|altsyncram_ji81:auto_generated|ram_block1a10                  ; 2       ;
; RAM:PM|altsyncram:mem_rtl_0|altsyncram_ji81:auto_generated|ram_block1a26                  ; 2       ;
; RAM:PM|altsyncram:mem_rtl_0|altsyncram_ji81:auto_generated|ram_block1a13                  ; 2       ;
; RAM:PM|altsyncram:mem_rtl_0|altsyncram_ji81:auto_generated|ram_block1a29                  ; 2       ;
; RAM:PM|altsyncram:mem_rtl_0|altsyncram_ji81:auto_generated|ram_block1a9                   ; 2       ;
; RAM:PM|altsyncram:mem_rtl_0|altsyncram_ji81:auto_generated|ram_block1a25                  ; 2       ;
; RAM:PM|altsyncram:mem_rtl_0|altsyncram_ji81:auto_generated|ram_block1a11                  ; 2       ;
; RAM:PM|altsyncram:mem_rtl_0|altsyncram_ji81:auto_generated|ram_block1a27                  ; 2       ;
; RAM:PM|altsyncram:mem_rtl_0|altsyncram_ji81:auto_generated|ram_block1a12                  ; 2       ;
; RAM:PM|altsyncram:mem_rtl_0|altsyncram_ji81:auto_generated|ram_block1a28                  ; 2       ;
; RAM:PM|altsyncram:mem_rtl_0|altsyncram_ji81:auto_generated|ram_block1a15                  ; 2       ;
; RAM:PM|altsyncram:mem_rtl_0|altsyncram_ji81:auto_generated|ram_block1a31                  ; 2       ;
; RAM:PM|altsyncram:mem_rtl_0|altsyncram_ji81:auto_generated|ram_block1a3                   ; 2       ;
; RAM:PM|altsyncram:mem_rtl_0|altsyncram_ji81:auto_generated|ram_block1a19                  ; 2       ;
; RAM:PM|altsyncram:mem_rtl_0|altsyncram_ji81:auto_generated|ram_block1a1                   ; 2       ;
; RAM:PM|altsyncram:mem_rtl_0|altsyncram_ji81:auto_generated|ram_block1a17                  ; 2       ;
; CPU:CPU|PmCont:PMC|pm_addr[0]~0                                                           ; 2       ;
; CPU:CPU|PmCont:PMC|pm_addr[8]~8                                                           ; 2       ;
; CPU:CPU|ALU:ALU|Add0~8                                                                    ; 2       ;
; CPU:CPU|SregAndSp:SAS|Add0~30                                                             ; 2       ;
; CPU:CPU|SregAndSp:SAS|Add0~28                                                             ; 2       ;
; CPU:CPU|SregAndSp:SAS|Add0~26                                                             ; 2       ;
; CPU:CPU|SregAndSp:SAS|Add0~24                                                             ; 2       ;
; CPU:CPU|SregAndSp:SAS|Add0~22                                                             ; 2       ;
; CPU:CPU|SregAndSp:SAS|Add0~20                                                             ; 2       ;
; CPU:CPU|SregAndSp:SAS|Add0~18                                                             ; 2       ;
; CPU:CPU|SregAndSp:SAS|Add0~16                                                             ; 2       ;
; CPU:CPU|SregAndSp:SAS|Add0~14                                                             ; 2       ;
; CPU:CPU|SregAndSp:SAS|Add0~12                                                             ; 2       ;
; CPU:CPU|SregAndSp:SAS|Add0~10                                                             ; 2       ;
; CPU:CPU|SregAndSp:SAS|Add0~8                                                              ; 2       ;
; CPU:CPU|SregAndSp:SAS|Add0~6                                                              ; 2       ;
; CPU:CPU|SregAndSp:SAS|Add0~4                                                              ; 2       ;
; CPU:CPU|SregAndSp:SAS|Add0~2                                                              ; 2       ;
; CPU:CPU|SregAndSp:SAS|Add0~0                                                              ; 2       ;
; irq_addr[1]~input                                                                         ; 1       ;
; irq_addr[2]~input                                                                         ; 1       ;
; irq_addr[3]~input                                                                         ; 1       ;
; irq_addr[4]~input                                                                         ; 1       ;
; irq_addr[5]~input                                                                         ; 1       ;
; irq_addr[6]~input                                                                         ; 1       ;
+-------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-----------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+---------------+
; Name                                                                  ; Type ; Mode        ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs ;
+-----------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+---------------+
; RAM:DM|altsyncram:mem_rtl_0|altsyncram_9f81:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 2048         ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 16384  ; 2048                        ; 8                           ; --                          ; --                          ; 16384               ; 2    ; None ; M9K_X22_Y14_N0, M9K_X22_Y18_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; RAM:PM|altsyncram:mem_rtl_0|altsyncram_ji81:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 16384        ; 16           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 262144 ; 16384                       ; 16                          ; --                          ; --                          ; 262144              ; 32   ; None ; M9K_X22_Y20_N0, M9K_X22_Y21_N0, M9K_X33_Y4_N0, M9K_X33_Y10_N0, M9K_X22_Y15_N0, M9K_X33_Y12_N0, M9K_X22_Y19_N0, M9K_X33_Y21_N0, M9K_X22_Y4_N0, M9K_X33_Y5_N0, M9K_X22_Y11_N0, M9K_X22_Y13_N0, M9K_X22_Y7_N0, M9K_X22_Y8_N0, M9K_X33_Y14_N0, M9K_X33_Y7_N0, M9K_X33_Y13_N0, M9K_X33_Y15_N0, M9K_X33_Y18_N0, M9K_X33_Y19_N0, M9K_X22_Y5_N0, M9K_X22_Y16_N0, M9K_X22_Y17_N0, M9K_X22_Y12_N0, M9K_X33_Y9_N0, M9K_X33_Y17_N0, M9K_X22_Y9_N0, M9K_X22_Y10_N0, M9K_X33_Y8_N0, M9K_X33_Y11_N0, M9K_X33_Y20_N0, M9K_X33_Y16_N0 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
+-----------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 1           ; 2                   ; 132               ;
; Simple Multipliers (18-bit)           ; 0           ; 1                   ; 66                ;
; Embedded Multiplier Blocks            ; 1           ; --                  ; 66                ;
; Embedded Multiplier 9-bit elements    ; 1           ; 2                   ; 132               ;
; Signed Embedded Multipliers           ; 1           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 0           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                      ;
+--------------------------------------------------------------------------+---------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                     ; Mode                      ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+--------------------------------------------------------------------------+---------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; CPU:CPU|Multiply:MUL|lpm_mult:Mult0|mult_b3t:auto_generated|mac_out2     ; Simple Multiplier (9-bit) ; DSPOUT_X42_Y18_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    CPU:CPU|Multiply:MUL|lpm_mult:Mult0|mult_b3t:auto_generated|mac_mult1 ;                           ; DSPMULT_X42_Y18_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
+--------------------------------------------------------------------------+---------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+------------------------------------------------+
; Routing Usage Summary                          ;
+-----------------------+------------------------+
; Routing Resource Type ; Usage                  ;
+-----------------------+------------------------+
; Block interconnects   ; 3,565 / 71,559 ( 5 % ) ;
; C16 interconnects     ; 57 / 2,597 ( 2 % )     ;
; C4 interconnects      ; 2,279 / 46,848 ( 5 % ) ;
; Direct links          ; 271 / 71,559 ( < 1 % ) ;
; Global clocks         ; 2 / 20 ( 10 % )        ;
; Local interconnects   ; 830 / 24,624 ( 3 % )   ;
; R24 interconnects     ; 61 / 2,496 ( 2 % )     ;
; R4 interconnects      ; 2,747 / 62,424 ( 4 % ) ;
+-----------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.07) ; Number of LABs  (Total = 123) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 12                            ;
; 2                                           ; 2                             ;
; 3                                           ; 2                             ;
; 4                                           ; 2                             ;
; 5                                           ; 0                             ;
; 6                                           ; 1                             ;
; 7                                           ; 4                             ;
; 8                                           ; 0                             ;
; 9                                           ; 1                             ;
; 10                                          ; 1                             ;
; 11                                          ; 1                             ;
; 12                                          ; 5                             ;
; 13                                          ; 3                             ;
; 14                                          ; 2                             ;
; 15                                          ; 6                             ;
; 16                                          ; 81                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.80) ; Number of LABs  (Total = 123) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 56                            ;
; 1 Clock                            ; 97                            ;
; 1 Clock enable                     ; 22                            ;
; 1 Sync. load                       ; 3                             ;
; 2 Clock enables                    ; 44                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 16.95) ; Number of LABs  (Total = 123) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 4                             ;
; 2                                            ; 9                             ;
; 3                                            ; 1                             ;
; 4                                            ; 2                             ;
; 5                                            ; 0                             ;
; 6                                            ; 3                             ;
; 7                                            ; 0                             ;
; 8                                            ; 0                             ;
; 9                                            ; 2                             ;
; 10                                           ; 2                             ;
; 11                                           ; 1                             ;
; 12                                           ; 1                             ;
; 13                                           ; 5                             ;
; 14                                           ; 2                             ;
; 15                                           ; 2                             ;
; 16                                           ; 16                            ;
; 17                                           ; 6                             ;
; 18                                           ; 11                            ;
; 19                                           ; 11                            ;
; 20                                           ; 9                             ;
; 21                                           ; 3                             ;
; 22                                           ; 3                             ;
; 23                                           ; 3                             ;
; 24                                           ; 10                            ;
; 25                                           ; 4                             ;
; 26                                           ; 3                             ;
; 27                                           ; 2                             ;
; 28                                           ; 4                             ;
; 29                                           ; 1                             ;
; 30                                           ; 0                             ;
; 31                                           ; 2                             ;
; 32                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+--------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 10.34) ; Number of LABs  (Total = 123) ;
+--------------------------------------------------+-------------------------------+
; 0                                                ; 0                             ;
; 1                                                ; 11                            ;
; 2                                                ; 3                             ;
; 3                                                ; 3                             ;
; 4                                                ; 3                             ;
; 5                                                ; 3                             ;
; 6                                                ; 4                             ;
; 7                                                ; 9                             ;
; 8                                                ; 7                             ;
; 9                                                ; 7                             ;
; 10                                               ; 11                            ;
; 11                                               ; 17                            ;
; 12                                               ; 8                             ;
; 13                                               ; 6                             ;
; 14                                               ; 6                             ;
; 15                                               ; 4                             ;
; 16                                               ; 6                             ;
; 17                                               ; 1                             ;
; 18                                               ; 3                             ;
; 19                                               ; 2                             ;
; 20                                               ; 4                             ;
; 21                                               ; 3                             ;
; 22                                               ; 0                             ;
; 23                                               ; 0                             ;
; 24                                               ; 1                             ;
; 25                                               ; 0                             ;
; 26                                               ; 1                             ;
+--------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 23.50) ; Number of LABs  (Total = 123) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 1                             ;
; 3                                            ; 7                             ;
; 4                                            ; 3                             ;
; 5                                            ; 1                             ;
; 6                                            ; 3                             ;
; 7                                            ; 2                             ;
; 8                                            ; 0                             ;
; 9                                            ; 0                             ;
; 10                                           ; 0                             ;
; 11                                           ; 1                             ;
; 12                                           ; 1                             ;
; 13                                           ; 2                             ;
; 14                                           ; 3                             ;
; 15                                           ; 5                             ;
; 16                                           ; 3                             ;
; 17                                           ; 5                             ;
; 18                                           ; 4                             ;
; 19                                           ; 2                             ;
; 20                                           ; 6                             ;
; 21                                           ; 3                             ;
; 22                                           ; 4                             ;
; 23                                           ; 2                             ;
; 24                                           ; 3                             ;
; 25                                           ; 3                             ;
; 26                                           ; 3                             ;
; 27                                           ; 3                             ;
; 28                                           ; 3                             ;
; 29                                           ; 1                             ;
; 30                                           ; 6                             ;
; 31                                           ; 6                             ;
; 32                                           ; 2                             ;
; 33                                           ; 6                             ;
; 34                                           ; 3                             ;
; 35                                           ; 7                             ;
; 36                                           ; 8                             ;
; 37                                           ; 7                             ;
; 38                                           ; 4                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 27        ; 0            ; 0            ; 27        ; 27        ; 0            ; 8            ; 0            ; 0            ; 19           ; 0            ; 8            ; 19           ; 0            ; 0            ; 0            ; 8            ; 0            ; 0            ; 0            ; 0            ; 0            ; 27        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 27           ; 27           ; 27           ; 27           ; 27           ; 0         ; 27           ; 27           ; 0         ; 0         ; 27           ; 19           ; 27           ; 27           ; 8            ; 27           ; 19           ; 8            ; 27           ; 27           ; 27           ; 19           ; 27           ; 27           ; 27           ; 27           ; 27           ; 0         ; 27           ; 27           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; ext_out[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ext_out[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ext_out[2]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ext_out[3]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ext_out[4]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ext_out[5]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ext_out[6]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ext_out[7]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clock              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reset              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; irq_addr[8]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; irq                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; irq_addr[0]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; irq_addr[15]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; irq_addr[14]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; irq_addr[13]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; irq_addr[12]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; irq_addr[11]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; irq_addr[10]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; irq_addr[9]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; irq_addr[7]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; irq_addr[6]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; irq_addr[5]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; irq_addr[4]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; irq_addr[3]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; irq_addr[2]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; irq_addr[1]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                    ;
+--------------------------------+---------------------------------------------------------------------------------------------+-------------------+
; Source Register                ; Destination Register                                                                        ; Delay Added in ns ;
+--------------------------------+---------------------------------------------------------------------------------------------+-------------------+
; CPU:CPU|PmCont:PMC|pm_addr[6]  ; RAM:PM|altsyncram:mem_rtl_0|altsyncram_ji81:auto_generated|ram_block1a31~porta_address_reg0 ; 0.094             ;
; CPU:CPU|PmCont:PMC|pm_addr[7]  ; RAM:PM|altsyncram:mem_rtl_0|altsyncram_ji81:auto_generated|ram_block1a31~porta_address_reg0 ; 0.094             ;
; CPU:CPU|PmCont:PMC|pm_addr[8]  ; RAM:PM|altsyncram:mem_rtl_0|altsyncram_ji81:auto_generated|ram_block1a31~porta_address_reg0 ; 0.094             ;
; CPU:CPU|PmCont:PMC|pm_addr[11] ; RAM:PM|altsyncram:mem_rtl_0|altsyncram_ji81:auto_generated|ram_block1a31~porta_address_reg0 ; 0.094             ;
; CPU:CPU|PmCont:PMC|pm_addr[12] ; RAM:PM|altsyncram:mem_rtl_0|altsyncram_ji81:auto_generated|ram_block1a31~porta_address_reg0 ; 0.094             ;
+--------------------------------+---------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 5 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP4CE22F17C6 for design "MCU"
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10F17C6 is compatible
    Info (176445): Device EP4CE6F17C6 is compatible
    Info (176445): Device EP4CE15F17C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 27 pins of 27 total pins. For the list of the pins please refer to the Input Pins, Output Pins, and Bidir Pins tables in the Fitter report and look for the user pins whose location is assigned by Fitter.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'MCU.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clock~input (placed in PIN E1 (CLK1, DIFFCLK_0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node reset~input (placed in PIN M2 (CLK2, DIFFCLK_1p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node CPU:CPU|PcAndIr:PAI|as_reset
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 18 registers into blocks of type Embedded multiplier block
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 25 (unused VREF, 2.5V VCCIO, 17 input, 8 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 5 total pin(s) used --  9 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  15 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  25 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  20 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  18 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  12 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  24 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  24 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:03
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:11
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 3% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 30% of the available device resources in the region that extends from location X21_Y11 to location X31_Y22
Info (170194): Fitter routing operations ending: elapsed time is 00:00:48
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 2.15 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:03
Info (144001): Generated suppressed messages file C:/Users/ishiba/Desktop/avr_cpu/quartus/MCU.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 799 megabytes
    Info: Processing ended: Sat Oct 20 23:24:36 2018
    Info: Elapsed time: 00:01:14
    Info: Total CPU time (on all processors): 00:01:13


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/ishiba/Desktop/avr_cpu/quartus/MCU.fit.smsg.


