\input{../Informe/Header.tex}
\begin{document}
	\subsection{PLL: Phase-locked loops}
	\subsubsection{Introducción}
	Los circuitos \textbf{PLL} fueron introducidos a en el año 1960. Sin embargo, su concepto ya había sido probado 30 años atrás pero las limitaciones tecnológicas de la época. Son utilizados en diversas aplicaciones en el área de RF. Se emplean para demodular FM y FSK, acondicionamiento de señales y síntesis de frecuencias. En este trabajo nos dedicaremos a analizar como utilizar un PLL para demodular una señal de FM y a sintetizar una señal cuya frecuencia sea múltiplo de otra. Además estudiaremos el comportamiento del circuito bajo diferentes condiciones.
	
	\subsubsection{Diagrama en bloques de un PLL}
	El PLL consiste de 3 bloques fundamentales:
	
	\begin{enumerate}
		\item  Comparador
		\item  Filtro pasa bajos (LPF)
		\item  VCO (voltage controlled oscilator) 
	\end{enumerate}
	
	\begin{figure}[H]
		\includegraphics[width=\linewidth]{ImagenesVarias/PLLblockDiagram.PNG}
		\caption{Diagrama en bloques de un PLL}
	\end{figure}
El comparador emite una señal de error proporcional a la diferencia de frecuencia y fase con respecto a la señal de entrada. De no haber entrada (es decir tensión nula) el VCO operara a la frecuencia central ya configurada. La señal de error $V_e(t)$ es filtrada para asegurar que el VCO reciba una señal continua en su entrada. La configuración de retroalimentación busca minimizar la tensión de error. Para esto el VCO ajustara su frecuencia de operación. Por ejemplo, supongamos que la frecuencia central del VCO es $1Khz$ y nuestra entrada opera a $2Khz$. En este caso la señal de error proporcional a dicha diferencia forzara al VCO a aumentar su frecuencia de oscilación. 


\begin{figure}[H]
	\centering
	\includegraphics[scale=0.3]{ImagenesVarias/PLL_range2.png}
	\caption{Rango de bloque y enganche}
\end{figure}

\end{document}


%https://sites.google.com/site/ccolonelec101/wentworth-institute-of-technology/electronic-design/phase-lock-loop