TimeQuest Timing Analyzer report for lab5
Tue Apr 28 17:18:04 2015
Quartus II 32-bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'var_clk:clockGenerator|var_clock'
 12. Slow Model Setup: 'CLK50'
 13. Slow Model Hold: 'CLK50'
 14. Slow Model Hold: 'var_clk:clockGenerator|var_clock'
 15. Slow Model Minimum Pulse Width: 'CLK50'
 16. Slow Model Minimum Pulse Width: 'var_clk:clockGenerator|var_clock'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Fast Model Setup Summary
 24. Fast Model Hold Summary
 25. Fast Model Recovery Summary
 26. Fast Model Removal Summary
 27. Fast Model Minimum Pulse Width Summary
 28. Fast Model Setup: 'var_clk:clockGenerator|var_clock'
 29. Fast Model Setup: 'CLK50'
 30. Fast Model Hold: 'CLK50'
 31. Fast Model Hold: 'var_clk:clockGenerator|var_clock'
 32. Fast Model Minimum Pulse Width: 'CLK50'
 33. Fast Model Minimum Pulse Width: 'var_clk:clockGenerator|var_clock'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Propagation Delay
 39. Minimum Propagation Delay
 40. Multicorner Timing Analysis Summary
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Progagation Delay
 46. Minimum Progagation Delay
 47. Setup Transfers
 48. Hold Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; lab5                                               ;
; Device Family      ; Cyclone II                                         ;
; Device Name        ; EP2C35F672C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Unavailable                                        ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                             ;
+----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------+
; Clock Name                       ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                              ;
+----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------+
; CLK50                            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK50 }                            ;
; var_clk:clockGenerator|var_clock ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { var_clk:clockGenerator|var_clock } ;
+----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------+


+------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                ;
+------------+-----------------+----------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                       ; Note ;
+------------+-----------------+----------------------------------+------+
; 61.49 MHz  ; 61.49 MHz       ; var_clk:clockGenerator|var_clock ;      ;
; 283.93 MHz ; 283.93 MHz      ; CLK50                            ;      ;
+------------+-----------------+----------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------+
; Slow Model Setup Summary                                   ;
+----------------------------------+---------+---------------+
; Clock                            ; Slack   ; End Point TNS ;
+----------------------------------+---------+---------------+
; var_clk:clockGenerator|var_clock ; -15.263 ; -27270.526    ;
; CLK50                            ; -2.522  ; -56.558       ;
+----------------------------------+---------+---------------+


+----------------------------------------------------------+
; Slow Model Hold Summary                                  ;
+----------------------------------+-------+---------------+
; Clock                            ; Slack ; End Point TNS ;
+----------------------------------+-------+---------------+
; CLK50                            ; 0.391 ; 0.000         ;
; var_clk:clockGenerator|var_clock ; 0.391 ; 0.000         ;
+----------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                    ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; CLK50                            ; -1.380 ; -33.380       ;
; var_clk:clockGenerator|var_clock ; -0.500 ; -2104.000     ;
+----------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'var_clk:clockGenerator|var_clock'                                                                                                                                               ;
+---------+------------------------------+--------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack   ; From Node                    ; To Node                                    ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------+--------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -15.263 ; cpu:aRealProcessorOMGZ|PC[5] ; cpu:aRealProcessorOMGZ|register:RF|regA[6] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.004     ; 16.295     ;
; -15.261 ; cpu:aRealProcessorOMGZ|PC[5] ; cpu:aRealProcessorOMGZ|register:RF|regD[6] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.004     ; 16.293     ;
; -15.254 ; cpu:aRealProcessorOMGZ|PC[5] ; cpu:aRealProcessorOMGZ|register:RF|regF[6] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.028      ; 16.318     ;
; -15.243 ; cpu:aRealProcessorOMGZ|PC[6] ; cpu:aRealProcessorOMGZ|register:RF|regA[6] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.004     ; 16.275     ;
; -15.241 ; cpu:aRealProcessorOMGZ|PC[6] ; cpu:aRealProcessorOMGZ|register:RF|regD[6] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.004     ; 16.273     ;
; -15.236 ; cpu:aRealProcessorOMGZ|PC[5] ; cpu:aRealProcessorOMGZ|register:RF|regG[6] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.028      ; 16.300     ;
; -15.234 ; cpu:aRealProcessorOMGZ|PC[6] ; cpu:aRealProcessorOMGZ|register:RF|regF[6] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.028      ; 16.298     ;
; -15.230 ; cpu:aRealProcessorOMGZ|PC[2] ; cpu:aRealProcessorOMGZ|register:RF|regA[6] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.004     ; 16.262     ;
; -15.228 ; cpu:aRealProcessorOMGZ|PC[2] ; cpu:aRealProcessorOMGZ|register:RF|regD[6] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.004     ; 16.260     ;
; -15.224 ; cpu:aRealProcessorOMGZ|PC[5] ; cpu:aRealProcessorOMGZ|register:RF|regF[4] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.007      ; 16.267     ;
; -15.221 ; cpu:aRealProcessorOMGZ|PC[5] ; cpu:aRealProcessorOMGZ|register:RF|regG[4] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.007      ; 16.264     ;
; -15.221 ; cpu:aRealProcessorOMGZ|PC[2] ; cpu:aRealProcessorOMGZ|register:RF|regF[6] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.028      ; 16.285     ;
; -15.216 ; cpu:aRealProcessorOMGZ|PC[6] ; cpu:aRealProcessorOMGZ|register:RF|regG[6] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.028      ; 16.280     ;
; -15.204 ; cpu:aRealProcessorOMGZ|PC[6] ; cpu:aRealProcessorOMGZ|register:RF|regF[4] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.007      ; 16.247     ;
; -15.203 ; cpu:aRealProcessorOMGZ|PC[2] ; cpu:aRealProcessorOMGZ|register:RF|regG[6] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.028      ; 16.267     ;
; -15.201 ; cpu:aRealProcessorOMGZ|PC[6] ; cpu:aRealProcessorOMGZ|register:RF|regG[4] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.007      ; 16.244     ;
; -15.191 ; cpu:aRealProcessorOMGZ|PC[5] ; cpu:aRealProcessorOMGZ|register:RF|regE[4] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.005      ; 16.232     ;
; -15.191 ; cpu:aRealProcessorOMGZ|PC[2] ; cpu:aRealProcessorOMGZ|register:RF|regF[4] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.007      ; 16.234     ;
; -15.188 ; cpu:aRealProcessorOMGZ|PC[2] ; cpu:aRealProcessorOMGZ|register:RF|regG[4] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.007      ; 16.231     ;
; -15.171 ; cpu:aRealProcessorOMGZ|PC[6] ; cpu:aRealProcessorOMGZ|register:RF|regE[4] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.005      ; 16.212     ;
; -15.158 ; cpu:aRealProcessorOMGZ|PC[2] ; cpu:aRealProcessorOMGZ|register:RF|regE[4] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.005      ; 16.199     ;
; -15.145 ; cpu:aRealProcessorOMGZ|PC[4] ; cpu:aRealProcessorOMGZ|register:RF|regA[6] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.004     ; 16.177     ;
; -15.143 ; cpu:aRealProcessorOMGZ|PC[4] ; cpu:aRealProcessorOMGZ|register:RF|regD[6] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.004     ; 16.175     ;
; -15.138 ; cpu:aRealProcessorOMGZ|PC[1] ; cpu:aRealProcessorOMGZ|register:RF|regA[6] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.004     ; 16.170     ;
; -15.136 ; cpu:aRealProcessorOMGZ|PC[4] ; cpu:aRealProcessorOMGZ|register:RF|regF[6] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.028      ; 16.200     ;
; -15.136 ; cpu:aRealProcessorOMGZ|PC[1] ; cpu:aRealProcessorOMGZ|register:RF|regD[6] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.004     ; 16.168     ;
; -15.132 ; cpu:aRealProcessorOMGZ|PC[5] ; cpu:aRealProcessorOMGZ|register:RF|regH[4] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.025      ; 16.193     ;
; -15.129 ; cpu:aRealProcessorOMGZ|PC[1] ; cpu:aRealProcessorOMGZ|register:RF|regF[6] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.028      ; 16.193     ;
; -15.118 ; cpu:aRealProcessorOMGZ|PC[4] ; cpu:aRealProcessorOMGZ|register:RF|regG[6] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.028      ; 16.182     ;
; -15.112 ; cpu:aRealProcessorOMGZ|PC[6] ; cpu:aRealProcessorOMGZ|register:RF|regH[4] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.025      ; 16.173     ;
; -15.111 ; cpu:aRealProcessorOMGZ|PC[1] ; cpu:aRealProcessorOMGZ|register:RF|regG[6] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.028      ; 16.175     ;
; -15.106 ; cpu:aRealProcessorOMGZ|PC[4] ; cpu:aRealProcessorOMGZ|register:RF|regF[4] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.007      ; 16.149     ;
; -15.103 ; cpu:aRealProcessorOMGZ|PC[4] ; cpu:aRealProcessorOMGZ|register:RF|regG[4] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.007      ; 16.146     ;
; -15.103 ; cpu:aRealProcessorOMGZ|PC[3] ; cpu:aRealProcessorOMGZ|register:RF|regA[6] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.004     ; 16.135     ;
; -15.101 ; cpu:aRealProcessorOMGZ|PC[3] ; cpu:aRealProcessorOMGZ|register:RF|regD[6] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.004     ; 16.133     ;
; -15.099 ; cpu:aRealProcessorOMGZ|PC[1] ; cpu:aRealProcessorOMGZ|register:RF|regF[4] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.007      ; 16.142     ;
; -15.099 ; cpu:aRealProcessorOMGZ|PC[2] ; cpu:aRealProcessorOMGZ|register:RF|regH[4] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.025      ; 16.160     ;
; -15.098 ; cpu:aRealProcessorOMGZ|PC[5] ; cpu:aRealProcessorOMGZ|register:RF|regA[7] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.027      ; 16.161     ;
; -15.096 ; cpu:aRealProcessorOMGZ|PC[1] ; cpu:aRealProcessorOMGZ|register:RF|regG[4] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.007      ; 16.139     ;
; -15.094 ; cpu:aRealProcessorOMGZ|PC[3] ; cpu:aRealProcessorOMGZ|register:RF|regF[6] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.028      ; 16.158     ;
; -15.083 ; cpu:aRealProcessorOMGZ|PC[5] ; cpu:aRealProcessorOMGZ|register:RF|regF[1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.007      ; 16.126     ;
; -15.079 ; cpu:aRealProcessorOMGZ|PC[5] ; cpu:aRealProcessorOMGZ|register:RF|regG[1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.007      ; 16.122     ;
; -15.078 ; cpu:aRealProcessorOMGZ|PC[6] ; cpu:aRealProcessorOMGZ|register:RF|regA[7] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.027      ; 16.141     ;
; -15.076 ; cpu:aRealProcessorOMGZ|PC[3] ; cpu:aRealProcessorOMGZ|register:RF|regG[6] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.028      ; 16.140     ;
; -15.073 ; cpu:aRealProcessorOMGZ|PC[4] ; cpu:aRealProcessorOMGZ|register:RF|regE[4] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.005      ; 16.114     ;
; -15.071 ; cpu:aRealProcessorOMGZ|PC[5] ; cpu:aRealProcessorOMGZ|register:RF|regA[1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.004     ; 16.103     ;
; -15.068 ; cpu:aRealProcessorOMGZ|PC[5] ; cpu:aRealProcessorOMGZ|register:RF|regD[1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.004     ; 16.100     ;
; -15.066 ; cpu:aRealProcessorOMGZ|PC[1] ; cpu:aRealProcessorOMGZ|register:RF|regE[4] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.005      ; 16.107     ;
; -15.065 ; cpu:aRealProcessorOMGZ|PC[2] ; cpu:aRealProcessorOMGZ|register:RF|regA[7] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.027      ; 16.128     ;
; -15.064 ; cpu:aRealProcessorOMGZ|PC[3] ; cpu:aRealProcessorOMGZ|register:RF|regF[4] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.007      ; 16.107     ;
; -15.063 ; cpu:aRealProcessorOMGZ|PC[6] ; cpu:aRealProcessorOMGZ|register:RF|regF[1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.007      ; 16.106     ;
; -15.061 ; cpu:aRealProcessorOMGZ|PC[3] ; cpu:aRealProcessorOMGZ|register:RF|regG[4] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.007      ; 16.104     ;
; -15.059 ; cpu:aRealProcessorOMGZ|PC[6] ; cpu:aRealProcessorOMGZ|register:RF|regG[1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.007      ; 16.102     ;
; -15.056 ; cpu:aRealProcessorOMGZ|PC[5] ; cpu:aRealProcessorOMGZ|register:RF|regE[5] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.005      ; 16.097     ;
; -15.051 ; cpu:aRealProcessorOMGZ|PC[6] ; cpu:aRealProcessorOMGZ|register:RF|regA[1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.004     ; 16.083     ;
; -15.050 ; cpu:aRealProcessorOMGZ|PC[2] ; cpu:aRealProcessorOMGZ|register:RF|regF[1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.007      ; 16.093     ;
; -15.048 ; cpu:aRealProcessorOMGZ|PC[6] ; cpu:aRealProcessorOMGZ|register:RF|regD[1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.004     ; 16.080     ;
; -15.046 ; cpu:aRealProcessorOMGZ|PC[2] ; cpu:aRealProcessorOMGZ|register:RF|regG[1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.007      ; 16.089     ;
; -15.038 ; cpu:aRealProcessorOMGZ|PC[2] ; cpu:aRealProcessorOMGZ|register:RF|regA[1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.004     ; 16.070     ;
; -15.036 ; cpu:aRealProcessorOMGZ|PC[6] ; cpu:aRealProcessorOMGZ|register:RF|regE[5] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.005      ; 16.077     ;
; -15.035 ; cpu:aRealProcessorOMGZ|PC[2] ; cpu:aRealProcessorOMGZ|register:RF|regD[1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.004     ; 16.067     ;
; -15.031 ; cpu:aRealProcessorOMGZ|PC[3] ; cpu:aRealProcessorOMGZ|register:RF|regE[4] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.005      ; 16.072     ;
; -15.028 ; cpu:aRealProcessorOMGZ|PC[7] ; cpu:aRealProcessorOMGZ|register:RF|regA[6] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.004     ; 16.060     ;
; -15.027 ; cpu:aRealProcessorOMGZ|PC[5] ; cpu:aRealProcessorOMGZ|register:RF|regH[1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.005      ; 16.068     ;
; -15.026 ; cpu:aRealProcessorOMGZ|PC[7] ; cpu:aRealProcessorOMGZ|register:RF|regD[6] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.004     ; 16.058     ;
; -15.025 ; cpu:aRealProcessorOMGZ|PC[5] ; cpu:aRealProcessorOMGZ|register:RF|regE[1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.005      ; 16.066     ;
; -15.023 ; cpu:aRealProcessorOMGZ|PC[2] ; cpu:aRealProcessorOMGZ|register:RF|regE[5] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.005      ; 16.064     ;
; -15.021 ; cpu:aRealProcessorOMGZ|PC[5] ; cpu:aRealProcessorOMGZ|register:RF|regE[2] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.007      ; 16.064     ;
; -15.019 ; cpu:aRealProcessorOMGZ|PC[7] ; cpu:aRealProcessorOMGZ|register:RF|regF[6] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.028      ; 16.083     ;
; -15.014 ; cpu:aRealProcessorOMGZ|PC[4] ; cpu:aRealProcessorOMGZ|register:RF|regH[4] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.025      ; 16.075     ;
; -15.007 ; cpu:aRealProcessorOMGZ|PC[1] ; cpu:aRealProcessorOMGZ|register:RF|regH[4] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.025      ; 16.068     ;
; -15.007 ; cpu:aRealProcessorOMGZ|PC[6] ; cpu:aRealProcessorOMGZ|register:RF|regH[1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.005      ; 16.048     ;
; -15.005 ; cpu:aRealProcessorOMGZ|PC[6] ; cpu:aRealProcessorOMGZ|register:RF|regE[1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.005      ; 16.046     ;
; -15.001 ; cpu:aRealProcessorOMGZ|PC[7] ; cpu:aRealProcessorOMGZ|register:RF|regG[6] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.028      ; 16.065     ;
; -15.001 ; cpu:aRealProcessorOMGZ|PC[6] ; cpu:aRealProcessorOMGZ|register:RF|regE[2] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.007      ; 16.044     ;
; -14.995 ; cpu:aRealProcessorOMGZ|PC[5] ; cpu:aRealProcessorOMGZ|register:RF|regA[2] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.026      ; 16.057     ;
; -14.994 ; cpu:aRealProcessorOMGZ|PC[5] ; cpu:aRealProcessorOMGZ|register:RF|regD[2] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.026      ; 16.056     ;
; -14.994 ; cpu:aRealProcessorOMGZ|PC[5] ; cpu:aRealProcessorOMGZ|register:RF|regH[2] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.025      ; 16.055     ;
; -14.994 ; cpu:aRealProcessorOMGZ|PC[2] ; cpu:aRealProcessorOMGZ|register:RF|regH[1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.005      ; 16.035     ;
; -14.992 ; cpu:aRealProcessorOMGZ|PC[2] ; cpu:aRealProcessorOMGZ|register:RF|regE[1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.005      ; 16.033     ;
; -14.989 ; cpu:aRealProcessorOMGZ|PC[7] ; cpu:aRealProcessorOMGZ|register:RF|regF[4] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.007      ; 16.032     ;
; -14.988 ; cpu:aRealProcessorOMGZ|PC[5] ; cpu:aRealProcessorOMGZ|register:RF|regH[0] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.007      ; 16.031     ;
; -14.988 ; cpu:aRealProcessorOMGZ|PC[2] ; cpu:aRealProcessorOMGZ|register:RF|regE[2] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.007      ; 16.031     ;
; -14.986 ; cpu:aRealProcessorOMGZ|PC[7] ; cpu:aRealProcessorOMGZ|register:RF|regG[4] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.007      ; 16.029     ;
; -14.982 ; cpu:aRealProcessorOMGZ|PC[5] ; cpu:aRealProcessorOMGZ|register:RF|regG[0] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.007      ; 16.025     ;
; -14.981 ; cpu:aRealProcessorOMGZ|PC[5] ; cpu:aRealProcessorOMGZ|register:RF|regA[5] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.027      ; 16.044     ;
; -14.980 ; cpu:aRealProcessorOMGZ|PC[4] ; cpu:aRealProcessorOMGZ|register:RF|regA[7] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.027      ; 16.043     ;
; -14.975 ; cpu:aRealProcessorOMGZ|PC[6] ; cpu:aRealProcessorOMGZ|register:RF|regA[2] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.026      ; 16.037     ;
; -14.974 ; cpu:aRealProcessorOMGZ|PC[6] ; cpu:aRealProcessorOMGZ|register:RF|regD[2] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.026      ; 16.036     ;
; -14.974 ; cpu:aRealProcessorOMGZ|PC[6] ; cpu:aRealProcessorOMGZ|register:RF|regH[2] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.025      ; 16.035     ;
; -14.973 ; cpu:aRealProcessorOMGZ|PC[1] ; cpu:aRealProcessorOMGZ|register:RF|regA[7] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.027      ; 16.036     ;
; -14.972 ; cpu:aRealProcessorOMGZ|PC[3] ; cpu:aRealProcessorOMGZ|register:RF|regH[4] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.025      ; 16.033     ;
; -14.968 ; cpu:aRealProcessorOMGZ|PC[6] ; cpu:aRealProcessorOMGZ|register:RF|regH[0] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.007      ; 16.011     ;
; -14.965 ; cpu:aRealProcessorOMGZ|PC[4] ; cpu:aRealProcessorOMGZ|register:RF|regF[1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.007      ; 16.008     ;
; -14.962 ; cpu:aRealProcessorOMGZ|PC[2] ; cpu:aRealProcessorOMGZ|register:RF|regA[2] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.026      ; 16.024     ;
; -14.962 ; cpu:aRealProcessorOMGZ|PC[6] ; cpu:aRealProcessorOMGZ|register:RF|regG[0] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.007      ; 16.005     ;
; -14.961 ; cpu:aRealProcessorOMGZ|PC[4] ; cpu:aRealProcessorOMGZ|register:RF|regG[1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.007      ; 16.004     ;
; -14.961 ; cpu:aRealProcessorOMGZ|PC[2] ; cpu:aRealProcessorOMGZ|register:RF|regD[2] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.026      ; 16.023     ;
; -14.961 ; cpu:aRealProcessorOMGZ|PC[2] ; cpu:aRealProcessorOMGZ|register:RF|regH[2] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.025      ; 16.022     ;
; -14.961 ; cpu:aRealProcessorOMGZ|PC[6] ; cpu:aRealProcessorOMGZ|register:RF|regA[5] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.027      ; 16.024     ;
+---------+------------------------------+--------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK50'                                                                                                                                                                   ;
+--------+-------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.522 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]   ; CLK50        ; CLK50       ; 1.000        ; -0.001     ; 3.557      ;
; -2.522 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]   ; CLK50        ; CLK50       ; 1.000        ; -0.001     ; 3.557      ;
; -2.522 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]   ; CLK50        ; CLK50       ; 1.000        ; -0.001     ; 3.557      ;
; -2.522 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]   ; CLK50        ; CLK50       ; 1.000        ; -0.001     ; 3.557      ;
; -2.431 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]   ; CLK50        ; CLK50       ; 1.000        ; 0.000      ; 3.467      ;
; -2.431 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]   ; CLK50        ; CLK50       ; 1.000        ; 0.000      ; 3.467      ;
; -2.431 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]   ; CLK50        ; CLK50       ; 1.000        ; 0.000      ; 3.467      ;
; -2.431 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]   ; CLK50        ; CLK50       ; 1.000        ; 0.000      ; 3.467      ;
; -2.410 ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]   ; CLK50        ; CLK50       ; 1.000        ; -0.001     ; 3.445      ;
; -2.410 ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]   ; CLK50        ; CLK50       ; 1.000        ; -0.001     ; 3.445      ;
; -2.410 ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]   ; CLK50        ; CLK50       ; 1.000        ; -0.001     ; 3.445      ;
; -2.410 ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]   ; CLK50        ; CLK50       ; 1.000        ; -0.001     ; 3.445      ;
; -2.334 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]  ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 3.368      ;
; -2.334 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]  ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 3.368      ;
; -2.334 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]  ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 3.368      ;
; -2.334 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]  ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 3.368      ;
; -2.331 ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]   ; CLK50        ; CLK50       ; 1.000        ; -0.001     ; 3.366      ;
; -2.331 ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]   ; CLK50        ; CLK50       ; 1.000        ; -0.001     ; 3.366      ;
; -2.331 ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]   ; CLK50        ; CLK50       ; 1.000        ; -0.001     ; 3.366      ;
; -2.331 ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]   ; CLK50        ; CLK50       ; 1.000        ; -0.001     ; 3.366      ;
; -2.327 ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]   ; CLK50        ; CLK50       ; 1.000        ; -0.001     ; 3.362      ;
; -2.327 ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]   ; CLK50        ; CLK50       ; 1.000        ; -0.001     ; 3.362      ;
; -2.327 ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]   ; CLK50        ; CLK50       ; 1.000        ; -0.001     ; 3.362      ;
; -2.327 ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]   ; CLK50        ; CLK50       ; 1.000        ; -0.001     ; 3.362      ;
; -2.274 ; var_clk:clockGenerator|pclock:counter_10kHz|count[2]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]   ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 3.311      ;
; -2.274 ; var_clk:clockGenerator|pclock:counter_10kHz|count[2]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]   ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 3.311      ;
; -2.274 ; var_clk:clockGenerator|pclock:counter_10kHz|count[2]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]   ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 3.311      ;
; -2.274 ; var_clk:clockGenerator|pclock:counter_10kHz|count[2]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]   ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 3.311      ;
; -2.262 ; var_clk:clockGenerator|pclock:counter_10kHz|count[1]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]   ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 3.299      ;
; -2.262 ; var_clk:clockGenerator|pclock:counter_10kHz|count[1]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]   ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 3.299      ;
; -2.262 ; var_clk:clockGenerator|pclock:counter_10kHz|count[1]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]   ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 3.299      ;
; -2.262 ; var_clk:clockGenerator|pclock:counter_10kHz|count[1]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]   ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 3.299      ;
; -2.243 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]  ; CLK50        ; CLK50       ; 1.000        ; -0.001     ; 3.278      ;
; -2.243 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]  ; CLK50        ; CLK50       ; 1.000        ; -0.001     ; 3.278      ;
; -2.243 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]  ; CLK50        ; CLK50       ; 1.000        ; -0.001     ; 3.278      ;
; -2.243 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]  ; CLK50        ; CLK50       ; 1.000        ; -0.001     ; 3.278      ;
; -2.229 ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]   ; CLK50        ; CLK50       ; 1.000        ; -0.001     ; 3.264      ;
; -2.229 ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]   ; CLK50        ; CLK50       ; 1.000        ; -0.001     ; 3.264      ;
; -2.229 ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]   ; CLK50        ; CLK50       ; 1.000        ; -0.001     ; 3.264      ;
; -2.229 ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]   ; CLK50        ; CLK50       ; 1.000        ; -0.001     ; 3.264      ;
; -2.222 ; var_clk:clockGenerator|pclock:counter_10MHz|count[0]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]   ; CLK50        ; CLK50       ; 1.000        ; 0.000      ; 3.258      ;
; -2.222 ; var_clk:clockGenerator|pclock:counter_10MHz|count[0]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]   ; CLK50        ; CLK50       ; 1.000        ; 0.000      ; 3.258      ;
; -2.222 ; var_clk:clockGenerator|pclock:counter_10MHz|count[0]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]   ; CLK50        ; CLK50       ; 1.000        ; 0.000      ; 3.258      ;
; -2.222 ; var_clk:clockGenerator|pclock:counter_10MHz|count[0]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]   ; CLK50        ; CLK50       ; 1.000        ; 0.000      ; 3.258      ;
; -2.222 ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]  ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 3.256      ;
; -2.222 ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]  ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 3.256      ;
; -2.222 ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]  ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 3.256      ;
; -2.222 ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]  ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 3.256      ;
; -2.214 ; var_clk:clockGenerator|pclock:counter_100kHz|count[1] ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]   ; CLK50        ; CLK50       ; 1.000        ; -0.001     ; 3.249      ;
; -2.214 ; var_clk:clockGenerator|pclock:counter_100kHz|count[1] ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]   ; CLK50        ; CLK50       ; 1.000        ; -0.001     ; 3.249      ;
; -2.214 ; var_clk:clockGenerator|pclock:counter_100kHz|count[1] ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]   ; CLK50        ; CLK50       ; 1.000        ; -0.001     ; 3.249      ;
; -2.214 ; var_clk:clockGenerator|pclock:counter_100kHz|count[1] ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]   ; CLK50        ; CLK50       ; 1.000        ; -0.001     ; 3.249      ;
; -2.194 ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]  ; CLK50        ; CLK50       ; 1.000        ; -0.003     ; 3.227      ;
; -2.194 ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]  ; CLK50        ; CLK50       ; 1.000        ; -0.003     ; 3.227      ;
; -2.194 ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]  ; CLK50        ; CLK50       ; 1.000        ; -0.003     ; 3.227      ;
; -2.194 ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]  ; CLK50        ; CLK50       ; 1.000        ; -0.003     ; 3.227      ;
; -2.164 ; var_clk:clockGenerator|pclock:counter_10kHz|count[3]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]   ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 3.201      ;
; -2.164 ; var_clk:clockGenerator|pclock:counter_10kHz|count[3]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]   ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 3.201      ;
; -2.164 ; var_clk:clockGenerator|pclock:counter_10kHz|count[3]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]   ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 3.201      ;
; -2.164 ; var_clk:clockGenerator|pclock:counter_10kHz|count[3]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]   ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 3.201      ;
; -2.154 ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]   ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 3.188      ;
; -2.154 ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]   ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 3.188      ;
; -2.154 ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]   ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 3.188      ;
; -2.154 ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]   ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 3.188      ;
; -2.146 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_100Hz|count[1] ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 3.183      ;
; -2.146 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_100Hz|count[2] ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 3.183      ;
; -2.146 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_100Hz|count[3] ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 3.183      ;
; -2.146 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_100Hz|count[0] ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 3.183      ;
; -2.143 ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]  ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 3.177      ;
; -2.143 ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]  ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 3.177      ;
; -2.143 ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]  ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 3.177      ;
; -2.143 ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]  ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 3.177      ;
; -2.139 ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]  ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 3.173      ;
; -2.139 ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]  ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 3.173      ;
; -2.139 ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]  ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 3.173      ;
; -2.139 ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]  ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 3.173      ;
; -2.120 ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]  ; CLK50        ; CLK50       ; 1.000        ; -0.003     ; 3.153      ;
; -2.120 ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]  ; CLK50        ; CLK50       ; 1.000        ; -0.003     ; 3.153      ;
; -2.120 ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]  ; CLK50        ; CLK50       ; 1.000        ; -0.003     ; 3.153      ;
; -2.120 ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]  ; CLK50        ; CLK50       ; 1.000        ; -0.003     ; 3.153      ;
; -2.108 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]  ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 3.145      ;
; -2.108 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]  ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 3.145      ;
; -2.108 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]  ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 3.145      ;
; -2.108 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]  ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 3.145      ;
; -2.089 ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]   ; CLK50        ; CLK50       ; 1.000        ; 0.000      ; 3.125      ;
; -2.089 ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]   ; CLK50        ; CLK50       ; 1.000        ; 0.000      ; 3.125      ;
; -2.089 ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]   ; CLK50        ; CLK50       ; 1.000        ; 0.000      ; 3.125      ;
; -2.089 ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]   ; CLK50        ; CLK50       ; 1.000        ; 0.000      ; 3.125      ;
; -2.080 ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]   ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]   ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 3.114      ;
; -2.080 ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]   ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]   ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 3.114      ;
; -2.080 ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]   ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]   ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 3.114      ;
; -2.080 ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]   ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]   ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 3.114      ;
; -2.068 ; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]   ; CLK50        ; CLK50       ; 1.000        ; -0.001     ; 3.103      ;
; -2.068 ; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]   ; CLK50        ; CLK50       ; 1.000        ; -0.001     ; 3.103      ;
; -2.068 ; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]   ; CLK50        ; CLK50       ; 1.000        ; -0.001     ; 3.103      ;
; -2.068 ; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]   ; CLK50        ; CLK50       ; 1.000        ; -0.001     ; 3.103      ;
; -2.055 ; var_clk:clockGenerator|pclock:counter_100Hz|count[1]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]  ; CLK50        ; CLK50       ; 1.000        ; -0.003     ; 3.088      ;
; -2.055 ; var_clk:clockGenerator|pclock:counter_100Hz|count[1]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]  ; CLK50        ; CLK50       ; 1.000        ; -0.003     ; 3.088      ;
; -2.055 ; var_clk:clockGenerator|pclock:counter_100Hz|count[1]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]  ; CLK50        ; CLK50       ; 1.000        ; -0.003     ; 3.088      ;
; -2.055 ; var_clk:clockGenerator|pclock:counter_100Hz|count[1]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]  ; CLK50        ; CLK50       ; 1.000        ; -0.003     ; 3.088      ;
+--------+-------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK50'                                                                                                                                                                    ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_10MHz|count[0]  ; var_clk:clockGenerator|pclock:counter_10MHz|count[0]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_1MHz|count[0]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[0]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_100kHz|count[1] ; var_clk:clockGenerator|pclock:counter_100kHz|count[1] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_10kHz|count[2]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[2]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_10kHz|count[3]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[3]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_10kHz|count[1]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[1]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_100Hz|count[1]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[1]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_100Hz|count[2]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[2]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_100Hz|count[3]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[3]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_100Hz|count[0]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[0]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.525 ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.791      ;
; 0.546 ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.812      ;
; 0.546 ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.812      ;
; 0.549 ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.815      ;
; 0.549 ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.815      ;
; 0.550 ; var_clk:clockGenerator|pclock:counter_100Hz|count[3]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[2]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.816      ;
; 0.550 ; var_clk:clockGenerator|pclock:counter_100Hz|count[3]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[0]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.816      ;
; 0.551 ; var_clk:clockGenerator|pclock:counter_100Hz|count[3]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[1]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.817      ;
; 0.551 ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.817      ;
; 0.554 ; var_clk:clockGenerator|pclock:counter_10kHz|count[3]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[2]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.820      ;
; 0.556 ; var_clk:clockGenerator|pclock:counter_10kHz|count[3]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[1]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.822      ;
; 0.558 ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.824      ;
; 0.559 ; var_clk:clockGenerator|pclock:counter_10kHz|count[2]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[3]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.825      ;
; 0.559 ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.825      ;
; 0.559 ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.825      ;
; 0.562 ; var_clk:clockGenerator|pclock:counter_10kHz|count[1]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.828      ;
; 0.680 ; var_clk:clockGenerator|pclock:counter_100Hz|count[2]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[3]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.946      ;
; 0.715 ; var_clk:clockGenerator|pclock:counter_10MHz|count[0]  ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.981      ;
; 0.717 ; var_clk:clockGenerator|pclock:counter_10MHz|count[0]  ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.983      ;
; 0.717 ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.983      ;
; 0.727 ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.993      ;
; 0.729 ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.995      ;
; 0.741 ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[0]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.007      ;
; 0.742 ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.008      ;
; 0.745 ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.011      ;
; 0.775 ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.041      ;
; 0.777 ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.043      ;
; 0.783 ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.049      ;
; 0.783 ; var_clk:clockGenerator|pclock:counter_100Hz|count[1]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[3]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.049      ;
; 0.784 ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.050      ;
; 0.795 ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.061      ;
; 0.805 ; var_clk:clockGenerator|pclock:counter_10kHz|count[1]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[3]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.071      ;
; 0.808 ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.074      ;
; 0.811 ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.077      ;
; 0.814 ; var_clk:clockGenerator|pclock:counter_100Hz|count[1]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[2]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.080      ;
; 0.814 ; var_clk:clockGenerator|pclock:counter_100Hz|count[0]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[3]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.080      ;
; 0.816 ; var_clk:clockGenerator|pclock:counter_100Hz|count[1]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[0]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.082      ;
; 0.817 ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[0]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.083      ;
; 0.821 ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.087      ;
; 0.826 ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[3]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.092      ;
; 0.828 ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.094      ;
; 0.829 ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.095      ;
; 0.831 ; var_clk:clockGenerator|pclock:counter_10kHz|count[2]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.097      ;
; 0.832 ; var_clk:clockGenerator|pclock:counter_100kHz|count[1] ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.098      ;
; 0.833 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_10MHz|count[0]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.099      ;
; 0.834 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.100      ;
; 0.835 ; var_clk:clockGenerator|pclock:counter_10kHz|count[1]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[2]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.101      ;
; 0.836 ; var_clk:clockGenerator|pclock:counter_1MHz|count[0]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.102      ;
; 0.836 ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.102      ;
; 0.847 ; var_clk:clockGenerator|pclock:counter_100Hz|count[0]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[2]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.113      ;
; 0.848 ; var_clk:clockGenerator|pclock:counter_100Hz|count[0]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[1]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.114      ;
; 0.853 ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.119      ;
; 0.854 ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[1]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.120      ;
; 0.856 ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[2]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.122      ;
; 0.857 ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.123      ;
; 0.862 ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.128      ;
; 0.866 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_100kHz|count[1] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.132      ;
; 0.866 ; var_clk:clockGenerator|pclock:counter_10kHz|count[3]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.132      ;
; 0.869 ; var_clk:clockGenerator|pclock:counter_1MHz|count[0]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.135      ;
; 0.871 ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.137      ;
; 0.872 ; var_clk:clockGenerator|pclock:counter_1MHz|count[0]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.138      ;
; 0.872 ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.138      ;
; 0.951 ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.217      ;
; 0.956 ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.222      ;
; 0.970 ; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.236      ;
; 0.977 ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.243      ;
; 0.977 ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ; var_clk:clockGenerator|pclock:counter_100kHz|count[1] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.243      ;
; 0.978 ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.244      ;
; 0.984 ; var_clk:clockGenerator|pclock:counter_100kHz|count[1] ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.250      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'var_clk:clockGenerator|var_clock'                                                                                                                                                                             ;
+-------+--------------------------------------------+-------------------------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                                     ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+-------------------------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.391 ; cpu:aRealProcessorOMGZ|PC[6]               ; cpu:aRealProcessorOMGZ|PC[6]                                ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cpu:aRealProcessorOMGZ|PC[5]               ; cpu:aRealProcessorOMGZ|PC[5]                                ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cpu:aRealProcessorOMGZ|PC[7]               ; cpu:aRealProcessorOMGZ|PC[7]                                ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cpu:aRealProcessorOMGZ|PC[3]               ; cpu:aRealProcessorOMGZ|PC[3]                                ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cpu:aRealProcessorOMGZ|PC[4]               ; cpu:aRealProcessorOMGZ|PC[4]                                ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cpu:aRealProcessorOMGZ|PC[2]               ; cpu:aRealProcessorOMGZ|PC[2]                                ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cpu:aRealProcessorOMGZ|PC[1]               ; cpu:aRealProcessorOMGZ|PC[1]                                ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.657      ;
; 1.524 ; cpu:aRealProcessorOMGZ|register:RF|regH[5] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[230][5] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.022      ; 1.812      ;
; 1.648 ; cpu:aRealProcessorOMGZ|PC[3]               ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[230][5] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.914      ;
; 1.817 ; cpu:aRealProcessorOMGZ|register:RF|regD[5] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[230][5] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.029      ; 2.112      ;
; 1.850 ; cpu:aRealProcessorOMGZ|PC[2]               ; cpu:aRealProcessorOMGZ|PC[4]                                ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 2.116      ;
; 1.880 ; cpu:aRealProcessorOMGZ|PC[3]               ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[87][0]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.029     ; 2.117      ;
; 1.884 ; cpu:aRealProcessorOMGZ|register:RF|regF[0] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[87][0]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 2.150      ;
; 1.985 ; cpu:aRealProcessorOMGZ|PC[3]               ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[234][7] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.006      ; 2.257      ;
; 1.995 ; cpu:aRealProcessorOMGZ|PC[1]               ; cpu:aRealProcessorOMGZ|PC[4]                                ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 2.261      ;
; 2.048 ; cpu:aRealProcessorOMGZ|register:RF|regF[3] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[234][3] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.002     ; 2.312      ;
; 2.050 ; cpu:aRealProcessorOMGZ|register:RF|regF[3] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[238][3] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.002     ; 2.314      ;
; 2.061 ; cpu:aRealProcessorOMGZ|PC[3]               ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[63][0]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 2.327      ;
; 2.061 ; cpu:aRealProcessorOMGZ|register:RF|regG[5] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[230][5] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.022      ; 2.349      ;
; 2.064 ; cpu:aRealProcessorOMGZ|register:RF|regH[5] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[226][5] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.022      ; 2.352      ;
; 2.065 ; cpu:aRealProcessorOMGZ|register:RF|regF[0] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[63][0]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.029      ; 2.360      ;
; 2.067 ; cpu:aRealProcessorOMGZ|register:RF|regA[1] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[21][1]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 2.333      ;
; 2.129 ; cpu:aRealProcessorOMGZ|register:RF|regC[3] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[234][3] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.002      ; 2.397      ;
; 2.131 ; cpu:aRealProcessorOMGZ|register:RF|regC[3] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[238][3] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.002      ; 2.399      ;
; 2.178 ; cpu:aRealProcessorOMGZ|register:RF|regC[1] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[21][1]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.007     ; 2.437      ;
; 2.184 ; cpu:aRealProcessorOMGZ|halt:halts|prevEN_L ; cpu:aRealProcessorOMGZ|PC[4]                                ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 2.450      ;
; 2.186 ; cpu:aRealProcessorOMGZ|register:RF|regF[5] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[230][5] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.029      ; 2.481      ;
; 2.188 ; cpu:aRealProcessorOMGZ|PC[3]               ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[226][5] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 2.454      ;
; 2.212 ; cpu:aRealProcessorOMGZ|register:RF|regD[0] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[87][0]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 2.478      ;
; 2.246 ; cpu:aRealProcessorOMGZ|register:RF|regD[5] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[57][5]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.008     ; 2.504      ;
; 2.281 ; cpu:aRealProcessorOMGZ|register:RF|regD[5] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[31][5]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.014     ; 2.533      ;
; 2.283 ; cpu:aRealProcessorOMGZ|register:RF|regD[5] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[15][5]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.014     ; 2.535      ;
; 2.287 ; cpu:aRealProcessorOMGZ|register:RF|regC[0] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[87][0]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.028     ; 2.525      ;
; 2.311 ; cpu:aRealProcessorOMGZ|register:RF|regF[1] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[21][1]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.011     ; 2.566      ;
; 2.316 ; cpu:aRealProcessorOMGZ|PC[3]               ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[234][3] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.005      ; 2.587      ;
; 2.318 ; cpu:aRealProcessorOMGZ|PC[3]               ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[238][3] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.005      ; 2.589      ;
; 2.344 ; cpu:aRealProcessorOMGZ|register:RF|regD[5] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[43][5]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.007      ; 2.617      ;
; 2.348 ; cpu:aRealProcessorOMGZ|register:RF|regD[5] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[28][5]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.003      ; 2.617      ;
; 2.352 ; cpu:aRealProcessorOMGZ|register:RF|regD[5] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[20][5]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.003      ; 2.621      ;
; 2.357 ; cpu:aRealProcessorOMGZ|register:RF|regD[5] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[226][5] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.029      ; 2.652      ;
; 2.377 ; cpu:aRealProcessorOMGZ|register:RF|regD[5] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[42][5]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.009     ; 2.634      ;
; 2.393 ; cpu:aRealProcessorOMGZ|register:RF|regD[0] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[63][0]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.029      ; 2.688      ;
; 2.398 ; cpu:aRealProcessorOMGZ|PC[2]               ; cpu:aRealProcessorOMGZ|PC[6]                                ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 2.664      ;
; 2.399 ; cpu:aRealProcessorOMGZ|register:RF|regC[3] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[38][3]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.006     ; 2.659      ;
; 2.400 ; cpu:aRealProcessorOMGZ|PC[2]               ; cpu:aRealProcessorOMGZ|PC[3]                                ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 2.666      ;
; 2.402 ; cpu:aRealProcessorOMGZ|PC[2]               ; cpu:aRealProcessorOMGZ|PC[5]                                ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 2.668      ;
; 2.405 ; cpu:aRealProcessorOMGZ|PC[2]               ; cpu:aRealProcessorOMGZ|PC[7]                                ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 2.671      ;
; 2.406 ; cpu:aRealProcessorOMGZ|PC[2]               ; cpu:aRealProcessorOMGZ|PC[1]                                ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 2.672      ;
; 2.419 ; cpu:aRealProcessorOMGZ|PC[4]               ; cpu:aRealProcessorOMGZ|PC[6]                                ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 2.685      ;
; 2.419 ; cpu:aRealProcessorOMGZ|PC[4]               ; cpu:aRealProcessorOMGZ|PC[2]                                ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 2.685      ;
; 2.421 ; cpu:aRealProcessorOMGZ|PC[4]               ; cpu:aRealProcessorOMGZ|PC[3]                                ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 2.687      ;
; 2.423 ; cpu:aRealProcessorOMGZ|PC[4]               ; cpu:aRealProcessorOMGZ|PC[5]                                ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 2.689      ;
; 2.426 ; cpu:aRealProcessorOMGZ|PC[4]               ; cpu:aRealProcessorOMGZ|PC[7]                                ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 2.692      ;
; 2.427 ; cpu:aRealProcessorOMGZ|PC[4]               ; cpu:aRealProcessorOMGZ|PC[1]                                ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 2.693      ;
; 2.431 ; cpu:aRealProcessorOMGZ|register:RF|regD[5] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[45][5]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.007      ; 2.704      ;
; 2.431 ; cpu:aRealProcessorOMGZ|register:RF|regD[5] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[13][5]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.007      ; 2.704      ;
; 2.432 ; cpu:aRealProcessorOMGZ|PC[4]               ; cpu:aRealProcessorOMGZ|register:RF|regE[5]                  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.005      ; 2.703      ;
; 2.432 ; cpu:aRealProcessorOMGZ|PC[4]               ; cpu:aRealProcessorOMGZ|register:RF|regE[1]                  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.005      ; 2.703      ;
; 2.434 ; cpu:aRealProcessorOMGZ|PC[4]               ; cpu:aRealProcessorOMGZ|register:RF|regE[4]                  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.005      ; 2.705      ;
; 2.435 ; cpu:aRealProcessorOMGZ|PC[4]               ; cpu:aRealProcessorOMGZ|register:RF|regE[3]                  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.005      ; 2.706      ;
; 2.445 ; cpu:aRealProcessorOMGZ|register:RF|regH[7] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[234][7] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.028      ; 2.739      ;
; 2.454 ; cpu:aRealProcessorOMGZ|PC[4]               ; cpu:aRealProcessorOMGZ|register:RF|regH[1]                  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.005      ; 2.725      ;
; 2.462 ; cpu:aRealProcessorOMGZ|register:RF|regE[0] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[87][0]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.008     ; 2.720      ;
; 2.468 ; cpu:aRealProcessorOMGZ|PC[3]               ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[234][0] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.005      ; 2.739      ;
; 2.468 ; cpu:aRealProcessorOMGZ|PC[3]               ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[238][0] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.005      ; 2.739      ;
; 2.468 ; cpu:aRealProcessorOMGZ|register:RF|regC[0] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[63][0]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.001      ; 2.735      ;
; 2.472 ; cpu:aRealProcessorOMGZ|register:RF|regF[0] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[234][0] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.034      ; 2.772      ;
; 2.472 ; cpu:aRealProcessorOMGZ|register:RF|regF[0] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[238][0] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.034      ; 2.772      ;
; 2.479 ; cpu:aRealProcessorOMGZ|register:RF|regH[1] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[21][1]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.009     ; 2.736      ;
; 2.492 ; cpu:aRealProcessorOMGZ|register:RF|regA[1] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[61][1]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.006     ; 2.752      ;
; 2.499 ; cpu:aRealProcessorOMGZ|register:RF|regD[5] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[37][5]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.002     ; 2.763      ;
; 2.501 ; cpu:aRealProcessorOMGZ|PC[4]               ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[87][0]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.029     ; 2.738      ;
; 2.504 ; cpu:aRealProcessorOMGZ|register:RF|regD[5] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[46][5]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.012      ; 2.782      ;
; 2.505 ; cpu:aRealProcessorOMGZ|register:RF|regF[1] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[61][1]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.017     ; 2.754      ;
; 2.508 ; cpu:aRealProcessorOMGZ|PC[3]               ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[209][0] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.020     ; 2.754      ;
; 2.510 ; cpu:aRealProcessorOMGZ|register:RF|regD[5] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[25][5]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.014      ; 2.790      ;
; 2.512 ; cpu:aRealProcessorOMGZ|register:RF|regF[0] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[209][0] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.009      ; 2.787      ;
; 2.520 ; cpu:aRealProcessorOMGZ|register:RF|regD[5] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[59][5]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.012      ; 2.798      ;
; 2.524 ; cpu:aRealProcessorOMGZ|register:RF|regD[3] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[234][3] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.021     ; 2.769      ;
; 2.526 ; cpu:aRealProcessorOMGZ|register:RF|regB[3] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[234][3] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.002      ; 2.794      ;
; 2.526 ; cpu:aRealProcessorOMGZ|register:RF|regD[3] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[238][3] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.021     ; 2.771      ;
; 2.528 ; cpu:aRealProcessorOMGZ|register:RF|regB[3] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[238][3] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.002      ; 2.796      ;
; 2.536 ; cpu:aRealProcessorOMGZ|register:RF|regD[5] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[4][5]   ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.010      ; 2.812      ;
; 2.543 ; cpu:aRealProcessorOMGZ|PC[1]               ; cpu:aRealProcessorOMGZ|PC[6]                                ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 2.809      ;
; 2.543 ; cpu:aRealProcessorOMGZ|PC[1]               ; cpu:aRealProcessorOMGZ|PC[2]                                ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 2.809      ;
; 2.545 ; cpu:aRealProcessorOMGZ|PC[1]               ; cpu:aRealProcessorOMGZ|PC[3]                                ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 2.811      ;
; 2.547 ; cpu:aRealProcessorOMGZ|PC[1]               ; cpu:aRealProcessorOMGZ|PC[5]                                ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 2.813      ;
; 2.549 ; cpu:aRealProcessorOMGZ|PC[1]               ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[87][0]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.029     ; 2.786      ;
; 2.550 ; cpu:aRealProcessorOMGZ|PC[1]               ; cpu:aRealProcessorOMGZ|PC[7]                                ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 2.816      ;
; 2.554 ; cpu:aRealProcessorOMGZ|register:RF|regD[5] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[36][5]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.010      ; 2.830      ;
; 2.563 ; cpu:aRealProcessorOMGZ|register:RF|regE[5] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[230][5] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.005     ; 2.824      ;
; 2.574 ; cpu:aRealProcessorOMGZ|register:RF|regD[7] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[234][7] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.035      ; 2.875      ;
; 2.584 ; cpu:aRealProcessorOMGZ|register:RF|regD[5] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[16][5]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.013      ; 2.863      ;
; 2.601 ; cpu:aRealProcessorOMGZ|register:RF|regG[5] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[226][5] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.022      ; 2.889      ;
; 2.603 ; cpu:aRealProcessorOMGZ|register:RF|regD[5] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[11][5]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.003      ; 2.872      ;
; 2.603 ; cpu:aRealProcessorOMGZ|register:RF|regC[1] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[61][1]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.013     ; 2.856      ;
; 2.606 ; cpu:aRealProcessorOMGZ|register:RF|regD[0] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[15][0]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.014     ; 2.858      ;
; 2.610 ; cpu:aRealProcessorOMGZ|register:RF|regA[1] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[236][1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 2.876      ;
; 2.610 ; cpu:aRealProcessorOMGZ|register:RF|regF[4] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[26][4]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.004     ; 2.872      ;
; 2.623 ; cpu:aRealProcessorOMGZ|register:RF|regF[1] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[236][1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.011     ; 2.878      ;
+-------+--------------------------------------------+-------------------------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK50'                                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLK50 ; Rise       ; CLK50                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100Hz|count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100Hz|count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100Hz|count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100Hz|count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100Hz|count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100Hz|count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100Hz|count[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100Hz|count[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100kHz|count[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100kHz|count[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10MHz|count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10MHz|count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10kHz|count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10kHz|count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10kHz|count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10kHz|count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10kHz|count[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10kHz|count[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1MHz|count[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1MHz|count[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|var_clock                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|var_clock                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; CLK50|combout                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; CLK50|combout                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; CLK50~clkctrl|inclk[0]                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; CLK50~clkctrl|inclk[0]                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; CLK50~clkctrl|outclk                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; CLK50~clkctrl|outclk                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_100Hz|count[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_100Hz|count[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_100Hz|count[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_100Hz|count[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_100Hz|count[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_100Hz|count[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_100Hz|count[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_100Hz|count[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_100kHz|count[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_100kHz|count[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_100kHz|count[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_100kHz|count[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_100kHz|count[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_100kHz|count[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_100kHz|count[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_100kHz|count[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_10Hz|count[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_10Hz|count[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_10Hz|count[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_10Hz|count[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_10Hz|count[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_10Hz|count[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_10Hz|count[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_10Hz|count[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_10MHz|count[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_10MHz|count[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_10MHz|count[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_10MHz|count[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_10MHz|count[2]|clk             ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'var_clk:clockGenerator|var_clock'                                                                                     ;
+--------+--------------+----------------+------------------+----------------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+----------------------------------+------------+--------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|PC[1]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|PC[1]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|PC[2]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|PC[2]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|PC[3]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|PC[3]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|PC[4]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|PC[4]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|PC[5]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|PC[5]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|PC[6]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|PC[6]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|PC[7]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|PC[7]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|halt:halts|prevEN_L ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|halt:halts|prevEN_L ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regA[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regA[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regA[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regA[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regA[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regA[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regA[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regA[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regA[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regA[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regA[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regA[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regA[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regA[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regA[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regA[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regB[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regB[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regB[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regB[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regB[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regB[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regB[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regB[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regB[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regB[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regB[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regB[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regB[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regB[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regB[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regB[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regC[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regC[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regC[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regC[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regC[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regC[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regC[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regC[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regC[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regC[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regC[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regC[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regC[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regC[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regC[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regC[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regD[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regD[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regD[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regD[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regD[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regD[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regD[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regD[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regD[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regD[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regD[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regD[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regD[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regD[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regD[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regD[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regE[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regE[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regE[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regE[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regE[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regE[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regE[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regE[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regE[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regE[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regE[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regE[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regE[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regE[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regE[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regE[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regF[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regF[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regF[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regF[1] ;
+--------+--------------+----------------+------------------+----------------------------------+------------+--------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                  ;
+-----------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+----------------------------------+-------+-------+------------+----------------------------------+
; CLK_SEL   ; CLK50                            ; 2.126 ; 2.126 ; Rise       ; CLK50                            ;
; EN_L      ; var_clk:clockGenerator|var_clock ; 8.696 ; 8.696 ; Rise       ; var_clk:clockGenerator|var_clock ;
; IOA[*]    ; var_clk:clockGenerator|var_clock ; 7.898 ; 7.898 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOA[0]   ; var_clk:clockGenerator|var_clock ; 2.312 ; 2.312 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOA[1]   ; var_clk:clockGenerator|var_clock ; 3.096 ; 3.096 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOA[2]   ; var_clk:clockGenerator|var_clock ; 3.291 ; 3.291 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOA[3]   ; var_clk:clockGenerator|var_clock ; 7.898 ; 7.898 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOA[4]   ; var_clk:clockGenerator|var_clock ; 6.829 ; 6.829 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOA[5]   ; var_clk:clockGenerator|var_clock ; 7.428 ; 7.428 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOA[6]   ; var_clk:clockGenerator|var_clock ; 7.421 ; 7.421 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOA[7]   ; var_clk:clockGenerator|var_clock ; 7.368 ; 7.368 ; Rise       ; var_clk:clockGenerator|var_clock ;
; IOB[*]    ; var_clk:clockGenerator|var_clock ; 3.549 ; 3.549 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOB[0]   ; var_clk:clockGenerator|var_clock ; 2.108 ; 2.108 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOB[1]   ; var_clk:clockGenerator|var_clock ; 2.426 ; 2.426 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOB[2]   ; var_clk:clockGenerator|var_clock ; 1.872 ; 1.872 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOB[3]   ; var_clk:clockGenerator|var_clock ; 3.239 ; 3.239 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOB[4]   ; var_clk:clockGenerator|var_clock ; 2.208 ; 2.208 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOB[5]   ; var_clk:clockGenerator|var_clock ; 3.549 ; 3.549 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOB[6]   ; var_clk:clockGenerator|var_clock ; 2.127 ; 2.127 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOB[7]   ; var_clk:clockGenerator|var_clock ; 3.404 ; 3.404 ; Rise       ; var_clk:clockGenerator|var_clock ;
; RESET     ; var_clk:clockGenerator|var_clock ; 4.846 ; 4.846 ; Rise       ; var_clk:clockGenerator|var_clock ;
+-----------+----------------------------------+-------+-------+------------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                     ;
+-----------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-----------+----------------------------------+--------+--------+------------+----------------------------------+
; CLK_SEL   ; CLK50                            ; -0.511 ; -0.511 ; Rise       ; CLK50                            ;
; EN_L      ; var_clk:clockGenerator|var_clock ; -4.407 ; -4.407 ; Rise       ; var_clk:clockGenerator|var_clock ;
; IOA[*]    ; var_clk:clockGenerator|var_clock ; -1.678 ; -1.678 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOA[0]   ; var_clk:clockGenerator|var_clock ; -1.678 ; -1.678 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOA[1]   ; var_clk:clockGenerator|var_clock ; -2.690 ; -2.690 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOA[2]   ; var_clk:clockGenerator|var_clock ; -2.529 ; -2.529 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOA[3]   ; var_clk:clockGenerator|var_clock ; -7.089 ; -7.089 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOA[4]   ; var_clk:clockGenerator|var_clock ; -6.030 ; -6.030 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOA[5]   ; var_clk:clockGenerator|var_clock ; -6.445 ; -6.445 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOA[6]   ; var_clk:clockGenerator|var_clock ; -6.657 ; -6.657 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOA[7]   ; var_clk:clockGenerator|var_clock ; -6.432 ; -6.432 ; Rise       ; var_clk:clockGenerator|var_clock ;
; IOB[*]    ; var_clk:clockGenerator|var_clock ; -1.110 ; -1.110 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOB[0]   ; var_clk:clockGenerator|var_clock ; -1.474 ; -1.474 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOB[1]   ; var_clk:clockGenerator|var_clock ; -2.020 ; -2.020 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOB[2]   ; var_clk:clockGenerator|var_clock ; -1.110 ; -1.110 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOB[3]   ; var_clk:clockGenerator|var_clock ; -2.430 ; -2.430 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOB[4]   ; var_clk:clockGenerator|var_clock ; -1.409 ; -1.409 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOB[5]   ; var_clk:clockGenerator|var_clock ; -2.566 ; -2.566 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOB[6]   ; var_clk:clockGenerator|var_clock ; -1.363 ; -1.363 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOB[7]   ; var_clk:clockGenerator|var_clock ; -2.468 ; -2.468 ; Rise       ; var_clk:clockGenerator|var_clock ;
; RESET     ; var_clk:clockGenerator|var_clock ; -0.591 ; -0.591 ; Rise       ; var_clk:clockGenerator|var_clock ;
+-----------+----------------------------------+--------+--------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                  ;
+-------------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port         ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-------------------+----------------------------------+--------+--------+------------+----------------------------------+
; CLK               ; var_clk:clockGenerator|var_clock ; 3.718  ;        ; Rise       ; var_clk:clockGenerator|var_clock ;
; DataA[*]          ; var_clk:clockGenerator|var_clock ; 13.066 ; 13.066 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataA[0]         ; var_clk:clockGenerator|var_clock ; 12.440 ; 12.440 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataA[1]         ; var_clk:clockGenerator|var_clock ; 11.495 ; 11.495 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataA[2]         ; var_clk:clockGenerator|var_clock ; 12.047 ; 12.047 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataA[3]         ; var_clk:clockGenerator|var_clock ; 11.651 ; 11.651 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataA[4]         ; var_clk:clockGenerator|var_clock ; 12.270 ; 12.270 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataA[5]         ; var_clk:clockGenerator|var_clock ; 13.066 ; 13.066 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataA[6]         ; var_clk:clockGenerator|var_clock ; 12.162 ; 12.162 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataA[7]         ; var_clk:clockGenerator|var_clock ; 12.340 ; 12.340 ; Rise       ; var_clk:clockGenerator|var_clock ;
; DataB[*]          ; var_clk:clockGenerator|var_clock ; 13.584 ; 13.584 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataB[0]         ; var_clk:clockGenerator|var_clock ; 11.623 ; 11.623 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataB[1]         ; var_clk:clockGenerator|var_clock ; 11.661 ; 11.661 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataB[2]         ; var_clk:clockGenerator|var_clock ; 12.668 ; 12.668 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataB[3]         ; var_clk:clockGenerator|var_clock ; 11.553 ; 11.553 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataB[4]         ; var_clk:clockGenerator|var_clock ; 12.220 ; 12.220 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataB[5]         ; var_clk:clockGenerator|var_clock ; 13.142 ; 13.142 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataB[6]         ; var_clk:clockGenerator|var_clock ; 13.234 ; 13.234 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataB[7]         ; var_clk:clockGenerator|var_clock ; 13.584 ; 13.584 ; Rise       ; var_clk:clockGenerator|var_clock ;
; DataC[*]          ; var_clk:clockGenerator|var_clock ; 22.993 ; 22.993 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataC[0]         ; var_clk:clockGenerator|var_clock ; 22.583 ; 22.583 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataC[1]         ; var_clk:clockGenerator|var_clock ; 22.294 ; 22.294 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataC[2]         ; var_clk:clockGenerator|var_clock ; 22.951 ; 22.951 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataC[3]         ; var_clk:clockGenerator|var_clock ; 22.980 ; 22.980 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataC[4]         ; var_clk:clockGenerator|var_clock ; 22.993 ; 22.993 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataC[5]         ; var_clk:clockGenerator|var_clock ; 22.365 ; 22.365 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataC[6]         ; var_clk:clockGenerator|var_clock ; 22.240 ; 22.240 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataC[7]         ; var_clk:clockGenerator|var_clock ; 22.129 ; 22.129 ; Rise       ; var_clk:clockGenerator|var_clock ;
; DataD[*]          ; var_clk:clockGenerator|var_clock ; 17.021 ; 17.021 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataD[0]         ; var_clk:clockGenerator|var_clock ; 14.294 ; 14.294 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataD[1]         ; var_clk:clockGenerator|var_clock ; 15.332 ; 15.332 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataD[2]         ; var_clk:clockGenerator|var_clock ; 15.075 ; 15.075 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataD[3]         ; var_clk:clockGenerator|var_clock ; 15.335 ; 15.335 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataD[4]         ; var_clk:clockGenerator|var_clock ; 15.454 ; 15.454 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataD[5]         ; var_clk:clockGenerator|var_clock ; 15.747 ; 15.747 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataD[6]         ; var_clk:clockGenerator|var_clock ; 17.021 ; 17.021 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataD[7]         ; var_clk:clockGenerator|var_clock ; 16.226 ; 16.226 ; Rise       ; var_clk:clockGenerator|var_clock ;
; Din[*]            ; var_clk:clockGenerator|var_clock ; 24.050 ; 24.050 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Din[0]           ; var_clk:clockGenerator|var_clock ; 24.050 ; 24.050 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Din[1]           ; var_clk:clockGenerator|var_clock ; 23.100 ; 23.100 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Din[2]           ; var_clk:clockGenerator|var_clock ; 22.788 ; 22.788 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Din[3]           ; var_clk:clockGenerator|var_clock ; 22.888 ; 22.888 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Din[4]           ; var_clk:clockGenerator|var_clock ; 22.948 ; 22.948 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Din[5]           ; var_clk:clockGenerator|var_clock ; 23.328 ; 23.328 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Din[6]           ; var_clk:clockGenerator|var_clock ; 22.232 ; 22.232 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Din[7]           ; var_clk:clockGenerator|var_clock ; 21.706 ; 21.706 ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX0[*]           ; var_clk:clockGenerator|var_clock ; 7.850  ; 7.850  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[0]          ; var_clk:clockGenerator|var_clock ; 7.850  ; 7.850  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[1]          ; var_clk:clockGenerator|var_clock ; 7.823  ; 7.823  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[2]          ; var_clk:clockGenerator|var_clock ; 7.613  ; 7.613  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[3]          ; var_clk:clockGenerator|var_clock ; 7.824  ; 7.824  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[4]          ; var_clk:clockGenerator|var_clock ; 7.845  ; 7.845  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[5]          ; var_clk:clockGenerator|var_clock ; 7.620  ; 7.620  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[6]          ; var_clk:clockGenerator|var_clock ; 7.598  ; 7.598  ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX1[*]           ; var_clk:clockGenerator|var_clock ; 9.370  ; 9.370  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[0]          ; var_clk:clockGenerator|var_clock ; 9.370  ; 9.370  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[1]          ; var_clk:clockGenerator|var_clock ; 8.617  ; 8.617  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[2]          ; var_clk:clockGenerator|var_clock ; 8.367  ; 8.367  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[3]          ; var_clk:clockGenerator|var_clock ; 8.764  ; 8.764  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[4]          ; var_clk:clockGenerator|var_clock ; 8.574  ; 8.574  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[5]          ; var_clk:clockGenerator|var_clock ; 8.933  ; 8.933  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[6]          ; var_clk:clockGenerator|var_clock ; 9.095  ; 9.095  ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX2[*]           ; var_clk:clockGenerator|var_clock ; 9.044  ; 9.044  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[0]          ; var_clk:clockGenerator|var_clock ; 8.598  ; 8.598  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[1]          ; var_clk:clockGenerator|var_clock ; 8.533  ; 8.533  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[2]          ; var_clk:clockGenerator|var_clock ; 8.589  ; 8.589  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[3]          ; var_clk:clockGenerator|var_clock ; 8.122  ; 8.122  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[4]          ; var_clk:clockGenerator|var_clock ; 8.587  ; 8.587  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[5]          ; var_clk:clockGenerator|var_clock ; 9.044  ; 9.044  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[6]          ; var_clk:clockGenerator|var_clock ; 8.098  ; 8.098  ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX3[*]           ; var_clk:clockGenerator|var_clock ; 9.513  ; 9.513  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[0]          ; var_clk:clockGenerator|var_clock ; 9.253  ; 9.253  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[1]          ; var_clk:clockGenerator|var_clock ; 8.368  ; 8.368  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[2]          ; var_clk:clockGenerator|var_clock ; 9.513  ; 9.513  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[3]          ; var_clk:clockGenerator|var_clock ; 8.851  ; 8.851  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[4]          ; var_clk:clockGenerator|var_clock ; 9.134  ; 9.134  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[5]          ; var_clk:clockGenerator|var_clock ; 8.710  ; 8.710  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[6]          ; var_clk:clockGenerator|var_clock ; 8.742  ; 8.742  ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX4[*]           ; var_clk:clockGenerator|var_clock ; 8.896  ; 8.896  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[0]          ; var_clk:clockGenerator|var_clock ; 8.465  ; 8.465  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[1]          ; var_clk:clockGenerator|var_clock ; 8.530  ; 8.530  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[2]          ; var_clk:clockGenerator|var_clock ; 8.577  ; 8.577  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[3]          ; var_clk:clockGenerator|var_clock ; 8.847  ; 8.847  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[4]          ; var_clk:clockGenerator|var_clock ; 8.045  ; 8.045  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[5]          ; var_clk:clockGenerator|var_clock ; 8.112  ; 8.112  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[6]          ; var_clk:clockGenerator|var_clock ; 8.896  ; 8.896  ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX5[*]           ; var_clk:clockGenerator|var_clock ; 8.564  ; 8.564  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX5[0]          ; var_clk:clockGenerator|var_clock ; 7.717  ; 7.717  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX5[1]          ; var_clk:clockGenerator|var_clock ; 8.427  ; 8.427  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX5[2]          ; var_clk:clockGenerator|var_clock ; 8.463  ; 8.463  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX5[3]          ; var_clk:clockGenerator|var_clock ; 7.965  ; 7.965  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX5[4]          ; var_clk:clockGenerator|var_clock ; 7.717  ; 7.717  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX5[5]          ; var_clk:clockGenerator|var_clock ; 8.411  ; 8.411  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX5[6]          ; var_clk:clockGenerator|var_clock ; 8.564  ; 8.564  ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX6[*]           ; var_clk:clockGenerator|var_clock ; 9.246  ; 9.246  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[0]          ; var_clk:clockGenerator|var_clock ; 8.673  ; 8.673  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[1]          ; var_clk:clockGenerator|var_clock ; 8.709  ; 8.709  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[2]          ; var_clk:clockGenerator|var_clock ; 8.696  ; 8.696  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[3]          ; var_clk:clockGenerator|var_clock ; 9.246  ; 9.246  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[4]          ; var_clk:clockGenerator|var_clock ; 9.216  ; 9.216  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[5]          ; var_clk:clockGenerator|var_clock ; 9.243  ; 9.243  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[6]          ; var_clk:clockGenerator|var_clock ; 9.230  ; 9.230  ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX7[*]           ; var_clk:clockGenerator|var_clock ; 8.757  ; 8.757  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX7[0]          ; var_clk:clockGenerator|var_clock ; 8.414  ; 8.414  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX7[1]          ; var_clk:clockGenerator|var_clock ; 8.757  ; 8.757  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX7[2]          ; var_clk:clockGenerator|var_clock ; 8.745  ; 8.745  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX7[3]          ; var_clk:clockGenerator|var_clock ; 8.746  ; 8.746  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX7[4]          ; var_clk:clockGenerator|var_clock ; 8.140  ; 8.140  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX7[5]          ; var_clk:clockGenerator|var_clock ; 8.522  ; 8.522  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX7[6]          ; var_clk:clockGenerator|var_clock ; 8.682  ; 8.682  ; Rise       ; var_clk:clockGenerator|var_clock ;
; IOC[*]            ; var_clk:clockGenerator|var_clock ; 10.181 ; 10.181 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOC[0]           ; var_clk:clockGenerator|var_clock ; 9.524  ; 9.524  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOC[1]           ; var_clk:clockGenerator|var_clock ; 8.575  ; 8.575  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOC[2]           ; var_clk:clockGenerator|var_clock ; 10.181 ; 10.181 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOC[3]           ; var_clk:clockGenerator|var_clock ; 9.621  ; 9.621  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOC[4]           ; var_clk:clockGenerator|var_clock ; 9.485  ; 9.485  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOC[5]           ; var_clk:clockGenerator|var_clock ; 9.098  ; 9.098  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOC[6]           ; var_clk:clockGenerator|var_clock ; 9.122  ; 9.122  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOC[7]           ; var_clk:clockGenerator|var_clock ; 9.437  ; 9.437  ; Rise       ; var_clk:clockGenerator|var_clock ;
; IOD[*]            ; var_clk:clockGenerator|var_clock ; 8.618  ; 8.618  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOD[0]           ; var_clk:clockGenerator|var_clock ; 7.563  ; 7.563  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOD[1]           ; var_clk:clockGenerator|var_clock ; 8.017  ; 8.017  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOD[2]           ; var_clk:clockGenerator|var_clock ; 7.788  ; 7.788  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOD[3]           ; var_clk:clockGenerator|var_clock ; 8.618  ; 8.618  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOD[4]           ; var_clk:clockGenerator|var_clock ; 7.609  ; 7.609  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOD[5]           ; var_clk:clockGenerator|var_clock ; 7.380  ; 7.380  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOD[6]           ; var_clk:clockGenerator|var_clock ; 7.801  ; 7.801  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOD[7]           ; var_clk:clockGenerator|var_clock ; 8.068  ; 8.068  ; Rise       ; var_clk:clockGenerator|var_clock ;
; IOE[*]            ; var_clk:clockGenerator|var_clock ; 7.125  ; 7.125  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOE[0]           ; var_clk:clockGenerator|var_clock ; 7.086  ; 7.086  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOE[1]           ; var_clk:clockGenerator|var_clock ; 7.108  ; 7.108  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOE[2]           ; var_clk:clockGenerator|var_clock ; 6.840  ; 6.840  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOE[3]           ; var_clk:clockGenerator|var_clock ; 6.826  ; 6.826  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOE[4]           ; var_clk:clockGenerator|var_clock ; 7.125  ; 7.125  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOE[5]           ; var_clk:clockGenerator|var_clock ; 7.110  ; 7.110  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOE[6]           ; var_clk:clockGenerator|var_clock ; 7.060  ; 7.060  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOE[7]           ; var_clk:clockGenerator|var_clock ; 6.866  ; 6.866  ; Rise       ; var_clk:clockGenerator|var_clock ;
; IOF[*]            ; var_clk:clockGenerator|var_clock ; 7.379  ; 7.379  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOF[0]           ; var_clk:clockGenerator|var_clock ; 6.818  ; 6.818  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOF[1]           ; var_clk:clockGenerator|var_clock ; 7.092  ; 7.092  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOF[2]           ; var_clk:clockGenerator|var_clock ; 7.379  ; 7.379  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOF[3]           ; var_clk:clockGenerator|var_clock ; 7.271  ; 7.271  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOF[4]           ; var_clk:clockGenerator|var_clock ; 6.417  ; 6.417  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOF[5]           ; var_clk:clockGenerator|var_clock ; 7.094  ; 7.094  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOF[6]           ; var_clk:clockGenerator|var_clock ; 7.099  ; 7.099  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOF[7]           ; var_clk:clockGenerator|var_clock ; 7.121  ; 7.121  ; Rise       ; var_clk:clockGenerator|var_clock ;
; IOG[*]            ; var_clk:clockGenerator|var_clock ; 7.110  ; 7.110  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOG[0]           ; var_clk:clockGenerator|var_clock ; 7.083  ; 7.083  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOG[1]           ; var_clk:clockGenerator|var_clock ; 7.110  ; 7.110  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOG[2]           ; var_clk:clockGenerator|var_clock ; 6.861  ; 6.861  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOG[3]           ; var_clk:clockGenerator|var_clock ; 6.880  ; 6.880  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOG[4]           ; var_clk:clockGenerator|var_clock ; 6.967  ; 6.967  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOG[5]           ; var_clk:clockGenerator|var_clock ; 7.056  ; 7.056  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOG[6]           ; var_clk:clockGenerator|var_clock ; 7.047  ; 7.047  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOG[7]           ; var_clk:clockGenerator|var_clock ; 6.877  ; 6.877  ; Rise       ; var_clk:clockGenerator|var_clock ;
; IOH[*]            ; var_clk:clockGenerator|var_clock ; 8.050  ; 8.050  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOH[0]           ; var_clk:clockGenerator|var_clock ; 7.055  ; 7.055  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOH[1]           ; var_clk:clockGenerator|var_clock ; 7.757  ; 7.757  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOH[2]           ; var_clk:clockGenerator|var_clock ; 7.648  ; 7.648  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOH[3]           ; var_clk:clockGenerator|var_clock ; 7.368  ; 7.368  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOH[4]           ; var_clk:clockGenerator|var_clock ; 7.744  ; 7.744  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOH[5]           ; var_clk:clockGenerator|var_clock ; 8.050  ; 8.050  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOH[6]           ; var_clk:clockGenerator|var_clock ; 7.705  ; 7.705  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOH[7]           ; var_clk:clockGenerator|var_clock ; 7.293  ; 7.293  ; Rise       ; var_clk:clockGenerator|var_clock ;
; Iin[*]            ; var_clk:clockGenerator|var_clock ; 10.834 ; 10.834 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[0]           ; var_clk:clockGenerator|var_clock ; 10.834 ; 10.834 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[1]           ; var_clk:clockGenerator|var_clock ; 9.949  ; 9.949  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[2]           ; var_clk:clockGenerator|var_clock ; 9.847  ; 9.847  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[3]           ; var_clk:clockGenerator|var_clock ; 10.661 ; 10.661 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[4]           ; var_clk:clockGenerator|var_clock ; 10.419 ; 10.419 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[5]           ; var_clk:clockGenerator|var_clock ; 9.999  ; 9.999  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[6]           ; var_clk:clockGenerator|var_clock ; 9.307  ; 9.307  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[7]           ; var_clk:clockGenerator|var_clock ; 9.294  ; 9.294  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[8]           ; var_clk:clockGenerator|var_clock ; 9.349  ; 9.349  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[9]           ; var_clk:clockGenerator|var_clock ; 9.374  ; 9.374  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[10]          ; var_clk:clockGenerator|var_clock ; 10.306 ; 10.306 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[11]          ; var_clk:clockGenerator|var_clock ; 9.953  ; 9.953  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[12]          ; var_clk:clockGenerator|var_clock ; 9.480  ; 9.480  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[13]          ; var_clk:clockGenerator|var_clock ; 9.645  ; 9.645  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[14]          ; var_clk:clockGenerator|var_clock ; 8.861  ; 8.861  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[15]          ; var_clk:clockGenerator|var_clock ; 10.052 ; 10.052 ; Rise       ; var_clk:clockGenerator|var_clock ;
; LEDARRAYGREEN[*]  ; var_clk:clockGenerator|var_clock ; 8.709  ; 8.709  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[0] ; var_clk:clockGenerator|var_clock ; 7.592  ; 7.592  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[1] ; var_clk:clockGenerator|var_clock ; 7.380  ; 7.380  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[2] ; var_clk:clockGenerator|var_clock ; 7.831  ; 7.831  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[3] ; var_clk:clockGenerator|var_clock ; 8.709  ; 8.709  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[4] ; var_clk:clockGenerator|var_clock ; 7.659  ; 7.659  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[5] ; var_clk:clockGenerator|var_clock ; 7.435  ; 7.435  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[6] ; var_clk:clockGenerator|var_clock ; 8.307  ; 8.307  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[7] ; var_clk:clockGenerator|var_clock ; 8.290  ; 8.290  ; Rise       ; var_clk:clockGenerator|var_clock ;
; LEDARRAYRED[*]    ; var_clk:clockGenerator|var_clock ; 10.588 ; 10.588 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[0]   ; var_clk:clockGenerator|var_clock ; 8.998  ; 8.998  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[1]   ; var_clk:clockGenerator|var_clock ; 8.942  ; 8.942  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[2]   ; var_clk:clockGenerator|var_clock ; 10.588 ; 10.588 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[3]   ; var_clk:clockGenerator|var_clock ; 9.366  ; 9.366  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[4]   ; var_clk:clockGenerator|var_clock ; 9.705  ; 9.705  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[5]   ; var_clk:clockGenerator|var_clock ; 9.137  ; 9.137  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[6]   ; var_clk:clockGenerator|var_clock ; 9.602  ; 9.602  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[7]   ; var_clk:clockGenerator|var_clock ; 9.650  ; 9.650  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[17]  ; var_clk:clockGenerator|var_clock ; 3.726  ;        ; Rise       ; var_clk:clockGenerator|var_clock ;
; MW                ; var_clk:clockGenerator|var_clock ; 10.982 ; 10.982 ; Rise       ; var_clk:clockGenerator|var_clock ;
; NextPC[*]         ; var_clk:clockGenerator|var_clock ; 20.731 ; 20.731 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  NextPC[1]        ; var_clk:clockGenerator|var_clock ; 20.329 ; 20.329 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  NextPC[2]        ; var_clk:clockGenerator|var_clock ; 20.393 ; 20.393 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  NextPC[3]        ; var_clk:clockGenerator|var_clock ; 20.731 ; 20.731 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  NextPC[4]        ; var_clk:clockGenerator|var_clock ; 20.390 ; 20.390 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  NextPC[5]        ; var_clk:clockGenerator|var_clock ; 20.605 ; 20.605 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  NextPC[6]        ; var_clk:clockGenerator|var_clock ; 20.348 ; 20.348 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  NextPC[7]        ; var_clk:clockGenerator|var_clock ; 20.415 ; 20.415 ; Rise       ; var_clk:clockGenerator|var_clock ;
; PC[*]             ; var_clk:clockGenerator|var_clock ; 7.745  ; 7.745  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  PC[1]            ; var_clk:clockGenerator|var_clock ; 7.276  ; 7.276  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  PC[2]            ; var_clk:clockGenerator|var_clock ; 7.275  ; 7.275  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  PC[3]            ; var_clk:clockGenerator|var_clock ; 6.630  ; 6.630  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  PC[4]            ; var_clk:clockGenerator|var_clock ; 7.191  ; 7.191  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  PC[5]            ; var_clk:clockGenerator|var_clock ; 7.745  ; 7.745  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  PC[6]            ; var_clk:clockGenerator|var_clock ; 7.259  ; 7.259  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  PC[7]            ; var_clk:clockGenerator|var_clock ; 7.467  ; 7.467  ; Rise       ; var_clk:clockGenerator|var_clock ;
; CLK               ; var_clk:clockGenerator|var_clock ;        ; 3.718  ; Fall       ; var_clk:clockGenerator|var_clock ;
; LEDARRAYRED[*]    ; var_clk:clockGenerator|var_clock ;        ; 3.726  ; Fall       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[17]  ; var_clk:clockGenerator|var_clock ;        ; 3.726  ; Fall       ; var_clk:clockGenerator|var_clock ;
+-------------------+----------------------------------+--------+--------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                          ;
+-------------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port         ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-------------------+----------------------------------+--------+--------+------------+----------------------------------+
; CLK               ; var_clk:clockGenerator|var_clock ; 3.718  ;        ; Rise       ; var_clk:clockGenerator|var_clock ;
; DataA[*]          ; var_clk:clockGenerator|var_clock ; 8.875  ; 8.875  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataA[0]         ; var_clk:clockGenerator|var_clock ; 9.906  ; 9.906  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataA[1]         ; var_clk:clockGenerator|var_clock ; 8.875  ; 8.875  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataA[2]         ; var_clk:clockGenerator|var_clock ; 9.472  ; 9.472  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataA[3]         ; var_clk:clockGenerator|var_clock ; 8.913  ; 8.913  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataA[4]         ; var_clk:clockGenerator|var_clock ; 8.912  ; 8.912  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataA[5]         ; var_clk:clockGenerator|var_clock ; 9.820  ; 9.820  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataA[6]         ; var_clk:clockGenerator|var_clock ; 9.473  ; 9.473  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataA[7]         ; var_clk:clockGenerator|var_clock ; 9.259  ; 9.259  ; Rise       ; var_clk:clockGenerator|var_clock ;
; DataB[*]          ; var_clk:clockGenerator|var_clock ; 8.883  ; 8.883  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataB[0]         ; var_clk:clockGenerator|var_clock ; 9.171  ; 9.171  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataB[1]         ; var_clk:clockGenerator|var_clock ; 9.430  ; 9.430  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataB[2]         ; var_clk:clockGenerator|var_clock ; 9.670  ; 9.670  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataB[3]         ; var_clk:clockGenerator|var_clock ; 8.883  ; 8.883  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataB[4]         ; var_clk:clockGenerator|var_clock ; 9.351  ; 9.351  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataB[5]         ; var_clk:clockGenerator|var_clock ; 10.101 ; 10.101 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataB[6]         ; var_clk:clockGenerator|var_clock ; 10.075 ; 10.075 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataB[7]         ; var_clk:clockGenerator|var_clock ; 9.914  ; 9.914  ; Rise       ; var_clk:clockGenerator|var_clock ;
; DataC[*]          ; var_clk:clockGenerator|var_clock ; 10.457 ; 10.457 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataC[0]         ; var_clk:clockGenerator|var_clock ; 11.950 ; 11.950 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataC[1]         ; var_clk:clockGenerator|var_clock ; 10.664 ; 10.664 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataC[2]         ; var_clk:clockGenerator|var_clock ; 11.479 ; 11.479 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataC[3]         ; var_clk:clockGenerator|var_clock ; 11.852 ; 11.852 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataC[4]         ; var_clk:clockGenerator|var_clock ; 11.137 ; 11.137 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataC[5]         ; var_clk:clockGenerator|var_clock ; 10.972 ; 10.972 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataC[6]         ; var_clk:clockGenerator|var_clock ; 10.457 ; 10.457 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataC[7]         ; var_clk:clockGenerator|var_clock ; 11.072 ; 11.072 ; Rise       ; var_clk:clockGenerator|var_clock ;
; DataD[*]          ; var_clk:clockGenerator|var_clock ; 10.096 ; 10.096 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataD[0]         ; var_clk:clockGenerator|var_clock ; 10.121 ; 10.121 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataD[1]         ; var_clk:clockGenerator|var_clock ; 11.018 ; 11.018 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataD[2]         ; var_clk:clockGenerator|var_clock ; 10.645 ; 10.645 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataD[3]         ; var_clk:clockGenerator|var_clock ; 10.653 ; 10.653 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataD[4]         ; var_clk:clockGenerator|var_clock ; 10.096 ; 10.096 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataD[5]         ; var_clk:clockGenerator|var_clock ; 10.860 ; 10.860 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataD[6]         ; var_clk:clockGenerator|var_clock ; 11.528 ; 11.528 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataD[7]         ; var_clk:clockGenerator|var_clock ; 10.444 ; 10.444 ; Rise       ; var_clk:clockGenerator|var_clock ;
; Din[*]            ; var_clk:clockGenerator|var_clock ; 10.449 ; 10.449 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Din[0]           ; var_clk:clockGenerator|var_clock ; 12.902 ; 12.902 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Din[1]           ; var_clk:clockGenerator|var_clock ; 11.470 ; 11.470 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Din[2]           ; var_clk:clockGenerator|var_clock ; 11.316 ; 11.316 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Din[3]           ; var_clk:clockGenerator|var_clock ; 11.760 ; 11.760 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Din[4]           ; var_clk:clockGenerator|var_clock ; 11.092 ; 11.092 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Din[5]           ; var_clk:clockGenerator|var_clock ; 11.935 ; 11.935 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Din[6]           ; var_clk:clockGenerator|var_clock ; 10.449 ; 10.449 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Din[7]           ; var_clk:clockGenerator|var_clock ; 10.649 ; 10.649 ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX0[*]           ; var_clk:clockGenerator|var_clock ; 6.906  ; 6.906  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[0]          ; var_clk:clockGenerator|var_clock ; 7.608  ; 7.608  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[1]          ; var_clk:clockGenerator|var_clock ; 7.129  ; 7.129  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[2]          ; var_clk:clockGenerator|var_clock ; 7.155  ; 7.155  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[3]          ; var_clk:clockGenerator|var_clock ; 7.556  ; 7.556  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[4]          ; var_clk:clockGenerator|var_clock ; 7.604  ; 7.604  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[5]          ; var_clk:clockGenerator|var_clock ; 7.379  ; 7.379  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[6]          ; var_clk:clockGenerator|var_clock ; 6.906  ; 6.906  ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX1[*]           ; var_clk:clockGenerator|var_clock ; 7.591  ; 7.591  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[0]          ; var_clk:clockGenerator|var_clock ; 8.625  ; 8.625  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[1]          ; var_clk:clockGenerator|var_clock ; 7.841  ; 7.841  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[2]          ; var_clk:clockGenerator|var_clock ; 7.591  ; 7.591  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[3]          ; var_clk:clockGenerator|var_clock ; 8.122  ; 8.122  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[4]          ; var_clk:clockGenerator|var_clock ; 8.134  ; 8.134  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[5]          ; var_clk:clockGenerator|var_clock ; 7.982  ; 7.982  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[6]          ; var_clk:clockGenerator|var_clock ; 8.144  ; 8.144  ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX2[*]           ; var_clk:clockGenerator|var_clock ; 7.436  ; 7.436  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[0]          ; var_clk:clockGenerator|var_clock ; 8.140  ; 8.140  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[1]          ; var_clk:clockGenerator|var_clock ; 8.078  ; 8.078  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[2]          ; var_clk:clockGenerator|var_clock ; 8.162  ; 8.162  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[3]          ; var_clk:clockGenerator|var_clock ; 7.668  ; 7.668  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[4]          ; var_clk:clockGenerator|var_clock ; 8.134  ; 8.134  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[5]          ; var_clk:clockGenerator|var_clock ; 8.580  ; 8.580  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[6]          ; var_clk:clockGenerator|var_clock ; 7.436  ; 7.436  ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX3[*]           ; var_clk:clockGenerator|var_clock ; 7.941  ; 7.941  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[0]          ; var_clk:clockGenerator|var_clock ; 8.823  ; 8.823  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[1]          ; var_clk:clockGenerator|var_clock ; 7.941  ; 7.941  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[2]          ; var_clk:clockGenerator|var_clock ; 9.114  ; 9.114  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[3]          ; var_clk:clockGenerator|var_clock ; 8.425  ; 8.425  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[4]          ; var_clk:clockGenerator|var_clock ; 8.705  ; 8.705  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[5]          ; var_clk:clockGenerator|var_clock ; 8.284  ; 8.284  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[6]          ; var_clk:clockGenerator|var_clock ; 8.308  ; 8.308  ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX4[*]           ; var_clk:clockGenerator|var_clock ; 7.618  ; 7.618  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[0]          ; var_clk:clockGenerator|var_clock ; 8.207  ; 8.207  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[1]          ; var_clk:clockGenerator|var_clock ; 8.252  ; 8.252  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[2]          ; var_clk:clockGenerator|var_clock ; 8.303  ; 8.303  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[3]          ; var_clk:clockGenerator|var_clock ; 8.568  ; 8.568  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[4]          ; var_clk:clockGenerator|var_clock ; 7.790  ; 7.790  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[5]          ; var_clk:clockGenerator|var_clock ; 7.618  ; 7.618  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[6]          ; var_clk:clockGenerator|var_clock ; 8.621  ; 8.621  ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX5[*]           ; var_clk:clockGenerator|var_clock ; 7.564  ; 7.564  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX5[0]          ; var_clk:clockGenerator|var_clock ; 7.573  ; 7.573  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX5[1]          ; var_clk:clockGenerator|var_clock ; 8.258  ; 8.258  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX5[2]          ; var_clk:clockGenerator|var_clock ; 8.293  ; 8.293  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX5[3]          ; var_clk:clockGenerator|var_clock ; 7.797  ; 7.797  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX5[4]          ; var_clk:clockGenerator|var_clock ; 7.564  ; 7.564  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX5[5]          ; var_clk:clockGenerator|var_clock ; 8.253  ; 8.253  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX5[6]          ; var_clk:clockGenerator|var_clock ; 8.391  ; 8.391  ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX6[*]           ; var_clk:clockGenerator|var_clock ; 7.316  ; 7.316  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[0]          ; var_clk:clockGenerator|var_clock ; 7.316  ; 7.316  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[1]          ; var_clk:clockGenerator|var_clock ; 7.329  ; 7.329  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[2]          ; var_clk:clockGenerator|var_clock ; 7.319  ; 7.319  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[3]          ; var_clk:clockGenerator|var_clock ; 7.860  ; 7.860  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[4]          ; var_clk:clockGenerator|var_clock ; 7.866  ; 7.866  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[5]          ; var_clk:clockGenerator|var_clock ; 7.860  ; 7.860  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[6]          ; var_clk:clockGenerator|var_clock ; 7.843  ; 7.843  ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX7[*]           ; var_clk:clockGenerator|var_clock ; 7.576  ; 7.576  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX7[0]          ; var_clk:clockGenerator|var_clock ; 7.850  ; 7.850  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX7[1]          ; var_clk:clockGenerator|var_clock ; 8.194  ; 8.194  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX7[2]          ; var_clk:clockGenerator|var_clock ; 8.180  ; 8.180  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX7[3]          ; var_clk:clockGenerator|var_clock ; 8.181  ; 8.181  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX7[4]          ; var_clk:clockGenerator|var_clock ; 7.576  ; 7.576  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX7[5]          ; var_clk:clockGenerator|var_clock ; 7.959  ; 7.959  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX7[6]          ; var_clk:clockGenerator|var_clock ; 8.117  ; 8.117  ; Rise       ; var_clk:clockGenerator|var_clock ;
; IOC[*]            ; var_clk:clockGenerator|var_clock ; 8.575  ; 8.575  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOC[0]           ; var_clk:clockGenerator|var_clock ; 9.524  ; 9.524  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOC[1]           ; var_clk:clockGenerator|var_clock ; 8.575  ; 8.575  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOC[2]           ; var_clk:clockGenerator|var_clock ; 10.181 ; 10.181 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOC[3]           ; var_clk:clockGenerator|var_clock ; 9.621  ; 9.621  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOC[4]           ; var_clk:clockGenerator|var_clock ; 9.485  ; 9.485  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOC[5]           ; var_clk:clockGenerator|var_clock ; 9.098  ; 9.098  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOC[6]           ; var_clk:clockGenerator|var_clock ; 9.122  ; 9.122  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOC[7]           ; var_clk:clockGenerator|var_clock ; 9.437  ; 9.437  ; Rise       ; var_clk:clockGenerator|var_clock ;
; IOD[*]            ; var_clk:clockGenerator|var_clock ; 7.380  ; 7.380  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOD[0]           ; var_clk:clockGenerator|var_clock ; 7.563  ; 7.563  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOD[1]           ; var_clk:clockGenerator|var_clock ; 8.017  ; 8.017  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOD[2]           ; var_clk:clockGenerator|var_clock ; 7.788  ; 7.788  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOD[3]           ; var_clk:clockGenerator|var_clock ; 8.618  ; 8.618  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOD[4]           ; var_clk:clockGenerator|var_clock ; 7.609  ; 7.609  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOD[5]           ; var_clk:clockGenerator|var_clock ; 7.380  ; 7.380  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOD[6]           ; var_clk:clockGenerator|var_clock ; 7.801  ; 7.801  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOD[7]           ; var_clk:clockGenerator|var_clock ; 8.068  ; 8.068  ; Rise       ; var_clk:clockGenerator|var_clock ;
; IOE[*]            ; var_clk:clockGenerator|var_clock ; 6.826  ; 6.826  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOE[0]           ; var_clk:clockGenerator|var_clock ; 7.086  ; 7.086  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOE[1]           ; var_clk:clockGenerator|var_clock ; 7.108  ; 7.108  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOE[2]           ; var_clk:clockGenerator|var_clock ; 6.840  ; 6.840  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOE[3]           ; var_clk:clockGenerator|var_clock ; 6.826  ; 6.826  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOE[4]           ; var_clk:clockGenerator|var_clock ; 7.125  ; 7.125  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOE[5]           ; var_clk:clockGenerator|var_clock ; 7.110  ; 7.110  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOE[6]           ; var_clk:clockGenerator|var_clock ; 7.060  ; 7.060  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOE[7]           ; var_clk:clockGenerator|var_clock ; 6.866  ; 6.866  ; Rise       ; var_clk:clockGenerator|var_clock ;
; IOF[*]            ; var_clk:clockGenerator|var_clock ; 6.417  ; 6.417  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOF[0]           ; var_clk:clockGenerator|var_clock ; 6.818  ; 6.818  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOF[1]           ; var_clk:clockGenerator|var_clock ; 7.092  ; 7.092  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOF[2]           ; var_clk:clockGenerator|var_clock ; 7.379  ; 7.379  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOF[3]           ; var_clk:clockGenerator|var_clock ; 7.271  ; 7.271  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOF[4]           ; var_clk:clockGenerator|var_clock ; 6.417  ; 6.417  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOF[5]           ; var_clk:clockGenerator|var_clock ; 7.094  ; 7.094  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOF[6]           ; var_clk:clockGenerator|var_clock ; 7.099  ; 7.099  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOF[7]           ; var_clk:clockGenerator|var_clock ; 7.121  ; 7.121  ; Rise       ; var_clk:clockGenerator|var_clock ;
; IOG[*]            ; var_clk:clockGenerator|var_clock ; 6.861  ; 6.861  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOG[0]           ; var_clk:clockGenerator|var_clock ; 7.083  ; 7.083  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOG[1]           ; var_clk:clockGenerator|var_clock ; 7.110  ; 7.110  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOG[2]           ; var_clk:clockGenerator|var_clock ; 6.861  ; 6.861  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOG[3]           ; var_clk:clockGenerator|var_clock ; 6.880  ; 6.880  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOG[4]           ; var_clk:clockGenerator|var_clock ; 6.967  ; 6.967  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOG[5]           ; var_clk:clockGenerator|var_clock ; 7.056  ; 7.056  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOG[6]           ; var_clk:clockGenerator|var_clock ; 7.047  ; 7.047  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOG[7]           ; var_clk:clockGenerator|var_clock ; 6.877  ; 6.877  ; Rise       ; var_clk:clockGenerator|var_clock ;
; IOH[*]            ; var_clk:clockGenerator|var_clock ; 7.055  ; 7.055  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOH[0]           ; var_clk:clockGenerator|var_clock ; 7.055  ; 7.055  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOH[1]           ; var_clk:clockGenerator|var_clock ; 7.757  ; 7.757  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOH[2]           ; var_clk:clockGenerator|var_clock ; 7.648  ; 7.648  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOH[3]           ; var_clk:clockGenerator|var_clock ; 7.368  ; 7.368  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOH[4]           ; var_clk:clockGenerator|var_clock ; 7.744  ; 7.744  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOH[5]           ; var_clk:clockGenerator|var_clock ; 8.050  ; 8.050  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOH[6]           ; var_clk:clockGenerator|var_clock ; 7.705  ; 7.705  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOH[7]           ; var_clk:clockGenerator|var_clock ; 7.293  ; 7.293  ; Rise       ; var_clk:clockGenerator|var_clock ;
; Iin[*]            ; var_clk:clockGenerator|var_clock ; 8.145  ; 8.145  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[0]           ; var_clk:clockGenerator|var_clock ; 9.665  ; 9.665  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[1]           ; var_clk:clockGenerator|var_clock ; 9.140  ; 9.140  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[2]           ; var_clk:clockGenerator|var_clock ; 9.075  ; 9.075  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[3]           ; var_clk:clockGenerator|var_clock ; 9.005  ; 9.005  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[4]           ; var_clk:clockGenerator|var_clock ; 8.942  ; 8.942  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[5]           ; var_clk:clockGenerator|var_clock ; 9.174  ; 9.174  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[6]           ; var_clk:clockGenerator|var_clock ; 8.145  ; 8.145  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[7]           ; var_clk:clockGenerator|var_clock ; 8.787  ; 8.787  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[8]           ; var_clk:clockGenerator|var_clock ; 8.717  ; 8.717  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[9]           ; var_clk:clockGenerator|var_clock ; 8.876  ; 8.876  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[10]          ; var_clk:clockGenerator|var_clock ; 9.427  ; 9.427  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[11]          ; var_clk:clockGenerator|var_clock ; 9.418  ; 9.418  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[12]          ; var_clk:clockGenerator|var_clock ; 8.464  ; 8.464  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[13]          ; var_clk:clockGenerator|var_clock ; 8.860  ; 8.860  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[14]          ; var_clk:clockGenerator|var_clock ; 8.318  ; 8.318  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[15]          ; var_clk:clockGenerator|var_clock ; 9.094  ; 9.094  ; Rise       ; var_clk:clockGenerator|var_clock ;
; LEDARRAYGREEN[*]  ; var_clk:clockGenerator|var_clock ; 7.380  ; 7.380  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[0] ; var_clk:clockGenerator|var_clock ; 7.592  ; 7.592  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[1] ; var_clk:clockGenerator|var_clock ; 7.380  ; 7.380  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[2] ; var_clk:clockGenerator|var_clock ; 7.831  ; 7.831  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[3] ; var_clk:clockGenerator|var_clock ; 8.709  ; 8.709  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[4] ; var_clk:clockGenerator|var_clock ; 7.659  ; 7.659  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[5] ; var_clk:clockGenerator|var_clock ; 7.435  ; 7.435  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[6] ; var_clk:clockGenerator|var_clock ; 8.307  ; 8.307  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[7] ; var_clk:clockGenerator|var_clock ; 8.290  ; 8.290  ; Rise       ; var_clk:clockGenerator|var_clock ;
; LEDARRAYRED[*]    ; var_clk:clockGenerator|var_clock ; 3.726  ; 8.942  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[0]   ; var_clk:clockGenerator|var_clock ; 8.998  ; 8.998  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[1]   ; var_clk:clockGenerator|var_clock ; 8.942  ; 8.942  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[2]   ; var_clk:clockGenerator|var_clock ; 10.588 ; 10.588 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[3]   ; var_clk:clockGenerator|var_clock ; 9.366  ; 9.366  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[4]   ; var_clk:clockGenerator|var_clock ; 9.705  ; 9.705  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[5]   ; var_clk:clockGenerator|var_clock ; 9.137  ; 9.137  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[6]   ; var_clk:clockGenerator|var_clock ; 9.602  ; 9.602  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[7]   ; var_clk:clockGenerator|var_clock ; 9.650  ; 9.650  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[17]  ; var_clk:clockGenerator|var_clock ; 3.726  ;        ; Rise       ; var_clk:clockGenerator|var_clock ;
; MW                ; var_clk:clockGenerator|var_clock ; 9.829  ; 9.829  ; Rise       ; var_clk:clockGenerator|var_clock ;
; NextPC[*]         ; var_clk:clockGenerator|var_clock ; 8.817  ; 8.817  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  NextPC[1]        ; var_clk:clockGenerator|var_clock ; 9.392  ; 9.392  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  NextPC[2]        ; var_clk:clockGenerator|var_clock ; 8.817  ; 8.817  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  NextPC[3]        ; var_clk:clockGenerator|var_clock ; 9.139  ; 9.139  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  NextPC[4]        ; var_clk:clockGenerator|var_clock ; 9.150  ; 9.150  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  NextPC[5]        ; var_clk:clockGenerator|var_clock ; 9.792  ; 9.792  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  NextPC[6]        ; var_clk:clockGenerator|var_clock ; 9.667  ; 9.667  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  NextPC[7]        ; var_clk:clockGenerator|var_clock ; 9.790  ; 9.790  ; Rise       ; var_clk:clockGenerator|var_clock ;
; PC[*]             ; var_clk:clockGenerator|var_clock ; 6.630  ; 6.630  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  PC[1]            ; var_clk:clockGenerator|var_clock ; 7.276  ; 7.276  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  PC[2]            ; var_clk:clockGenerator|var_clock ; 7.275  ; 7.275  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  PC[3]            ; var_clk:clockGenerator|var_clock ; 6.630  ; 6.630  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  PC[4]            ; var_clk:clockGenerator|var_clock ; 7.191  ; 7.191  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  PC[5]            ; var_clk:clockGenerator|var_clock ; 7.745  ; 7.745  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  PC[6]            ; var_clk:clockGenerator|var_clock ; 7.259  ; 7.259  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  PC[7]            ; var_clk:clockGenerator|var_clock ; 7.467  ; 7.467  ; Rise       ; var_clk:clockGenerator|var_clock ;
; CLK               ; var_clk:clockGenerator|var_clock ;        ; 3.718  ; Fall       ; var_clk:clockGenerator|var_clock ;
; LEDARRAYRED[*]    ; var_clk:clockGenerator|var_clock ;        ; 3.726  ; Fall       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[17]  ; var_clk:clockGenerator|var_clock ;        ; 3.726  ; Fall       ; var_clk:clockGenerator|var_clock ;
+-------------------+----------------------------------+--------+--------+------------+----------------------------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; EN_L       ; NextPC[1]   ; 13.989 ; 14.654 ; 14.654 ; 13.989 ;
; EN_L       ; NextPC[2]   ; 14.005 ; 14.737 ; 14.737 ; 14.005 ;
; EN_L       ; NextPC[3]   ; 14.358 ; 15.209 ; 15.209 ; 14.358 ;
; EN_L       ; NextPC[4]   ; 13.993 ; 14.734 ; 14.734 ; 13.993 ;
; EN_L       ; NextPC[5]   ; 14.230 ; 14.938 ; 14.938 ; 14.230 ;
; EN_L       ; NextPC[6]   ; 14.450 ; 14.664 ; 14.664 ; 14.450 ;
; EN_L       ; NextPC[7]   ; 14.418 ; 14.879 ; 14.879 ; 14.418 ;
; IOA[0]     ; DataC[0]    ; 8.907  ; 8.907  ; 8.907  ; 8.907  ;
; IOA[0]     ; Din[0]      ; 10.374 ; 10.374 ; 10.374 ; 10.374 ;
; IOA[1]     ; DataC[1]    ; 9.307  ; 9.307  ; 9.307  ; 9.307  ;
; IOA[1]     ; Din[1]      ; 10.113 ; 10.113 ; 10.113 ; 10.113 ;
; IOA[2]     ; DataC[2]    ; 10.221 ; 10.221 ; 10.221 ; 10.221 ;
; IOA[2]     ; Din[2]      ; 10.058 ; 10.058 ; 10.058 ; 10.058 ;
; IOA[3]     ; DataC[3]    ; 15.048 ; 15.048 ; 15.048 ; 15.048 ;
; IOA[3]     ; Din[3]      ; 14.956 ; 14.956 ; 14.956 ; 14.956 ;
; IOA[4]     ; DataC[4]    ; 13.598 ; 13.598 ; 13.598 ; 13.598 ;
; IOA[4]     ; Din[4]      ; 13.553 ; 13.553 ; 13.553 ; 13.553 ;
; IOA[5]     ; DataC[5]    ; 13.737 ; 13.737 ; 13.737 ; 13.737 ;
; IOA[5]     ; Din[5]      ; 14.700 ; 14.700 ; 14.700 ; 14.700 ;
; IOA[6]     ; DataC[6]    ; 13.398 ; 13.398 ; 13.398 ; 13.398 ;
; IOA[6]     ; Din[6]      ; 13.390 ; 13.390 ; 13.390 ; 13.390 ;
; IOA[7]     ; DataC[7]    ; 13.399 ; 13.399 ; 13.399 ; 13.399 ;
; IOA[7]     ; Din[7]      ; 12.976 ; 12.976 ; 12.976 ; 12.976 ;
; IOB[0]     ; DataC[0]    ; 8.703  ;        ;        ; 8.703  ;
; IOB[0]     ; Din[0]      ; 10.170 ;        ;        ; 10.170 ;
; IOB[1]     ; DataC[1]    ; 8.637  ; 8.637  ; 8.637  ; 8.637  ;
; IOB[1]     ; Din[1]      ; 9.443  ; 9.443  ; 9.443  ; 9.443  ;
; IOB[2]     ; DataC[2]    ; 8.802  ;        ;        ; 8.802  ;
; IOB[2]     ; Din[2]      ; 8.639  ;        ;        ; 8.639  ;
; IOB[3]     ; DataC[3]    ; 10.389 ; 10.389 ; 10.389 ; 10.389 ;
; IOB[3]     ; Din[3]      ; 10.297 ; 10.297 ; 10.297 ; 10.297 ;
; IOB[4]     ; DataC[4]    ; 8.977  ;        ;        ; 8.977  ;
; IOB[4]     ; Din[4]      ; 8.932  ;        ;        ; 8.932  ;
; IOB[5]     ; DataC[5]    ; 9.858  ; 9.858  ; 9.858  ; 9.858  ;
; IOB[5]     ; Din[5]      ; 10.821 ; 10.821 ; 10.821 ; 10.821 ;
; IOB[6]     ; DataC[6]    ; 8.104  ;        ;        ; 8.104  ;
; IOB[6]     ; Din[6]      ; 8.096  ;        ;        ; 8.096  ;
; IOB[7]     ; DataC[7]    ; 9.435  ; 9.435  ; 9.435  ; 9.435  ;
; IOB[7]     ; Din[7]      ; 9.012  ; 9.012  ; 9.012  ; 9.012  ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; EN_L       ; NextPC[1]   ; 13.989 ; 14.654 ; 14.654 ; 13.989 ;
; EN_L       ; NextPC[2]   ; 14.005 ; 14.737 ; 14.737 ; 14.005 ;
; EN_L       ; NextPC[3]   ; 14.358 ; 15.209 ; 15.209 ; 14.358 ;
; EN_L       ; NextPC[4]   ; 13.993 ; 14.734 ; 14.734 ; 13.993 ;
; EN_L       ; NextPC[5]   ; 14.230 ; 14.938 ; 14.938 ; 14.230 ;
; EN_L       ; NextPC[6]   ; 14.450 ; 14.664 ; 14.664 ; 14.450 ;
; EN_L       ; NextPC[7]   ; 14.418 ; 14.879 ; 14.879 ; 14.418 ;
; IOA[0]     ; DataC[0]    ; 8.907  ; 8.907  ; 8.907  ; 8.907  ;
; IOA[0]     ; Din[0]      ; 10.374 ; 10.374 ; 10.374 ; 10.374 ;
; IOA[1]     ; DataC[1]    ; 9.307  ; 9.307  ; 9.307  ; 9.307  ;
; IOA[1]     ; Din[1]      ; 10.113 ; 10.113 ; 10.113 ; 10.113 ;
; IOA[2]     ; DataC[2]    ; 10.221 ; 10.221 ; 10.221 ; 10.221 ;
; IOA[2]     ; Din[2]      ; 10.058 ; 10.058 ; 10.058 ; 10.058 ;
; IOA[3]     ; DataC[3]    ; 15.048 ; 15.048 ; 15.048 ; 15.048 ;
; IOA[3]     ; Din[3]      ; 14.956 ; 14.956 ; 14.956 ; 14.956 ;
; IOA[4]     ; DataC[4]    ; 13.598 ; 13.598 ; 13.598 ; 13.598 ;
; IOA[4]     ; Din[4]      ; 13.553 ; 13.553 ; 13.553 ; 13.553 ;
; IOA[5]     ; DataC[5]    ; 13.737 ; 13.737 ; 13.737 ; 13.737 ;
; IOA[5]     ; Din[5]      ; 14.700 ; 14.700 ; 14.700 ; 14.700 ;
; IOA[6]     ; DataC[6]    ; 13.398 ; 13.398 ; 13.398 ; 13.398 ;
; IOA[6]     ; Din[6]      ; 13.390 ; 13.390 ; 13.390 ; 13.390 ;
; IOA[7]     ; DataC[7]    ; 13.399 ; 13.399 ; 13.399 ; 13.399 ;
; IOA[7]     ; Din[7]      ; 12.976 ; 12.976 ; 12.976 ; 12.976 ;
; IOB[0]     ; DataC[0]    ; 8.703  ;        ;        ; 8.703  ;
; IOB[0]     ; Din[0]      ; 10.170 ;        ;        ; 10.170 ;
; IOB[1]     ; DataC[1]    ; 8.637  ; 8.637  ; 8.637  ; 8.637  ;
; IOB[1]     ; Din[1]      ; 9.443  ; 9.443  ; 9.443  ; 9.443  ;
; IOB[2]     ; DataC[2]    ; 8.802  ;        ;        ; 8.802  ;
; IOB[2]     ; Din[2]      ; 8.639  ;        ;        ; 8.639  ;
; IOB[3]     ; DataC[3]    ; 10.389 ; 10.389 ; 10.389 ; 10.389 ;
; IOB[3]     ; Din[3]      ; 10.297 ; 10.297 ; 10.297 ; 10.297 ;
; IOB[4]     ; DataC[4]    ; 8.977  ;        ;        ; 8.977  ;
; IOB[4]     ; Din[4]      ; 8.932  ;        ;        ; 8.932  ;
; IOB[5]     ; DataC[5]    ; 9.858  ; 9.858  ; 9.858  ; 9.858  ;
; IOB[5]     ; Din[5]      ; 10.821 ; 10.821 ; 10.821 ; 10.821 ;
; IOB[6]     ; DataC[6]    ; 8.104  ;        ;        ; 8.104  ;
; IOB[6]     ; Din[6]      ; 8.096  ;        ;        ; 8.096  ;
; IOB[7]     ; DataC[7]    ; 9.435  ; 9.435  ; 9.435  ; 9.435  ;
; IOB[7]     ; Din[7]      ; 9.012  ; 9.012  ; 9.012  ; 9.012  ;
+------------+-------------+--------+--------+--------+--------+


+-----------------------------------------------------------+
; Fast Model Setup Summary                                  ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; var_clk:clockGenerator|var_clock ; -6.166 ; -11074.646    ;
; CLK50                            ; -0.654 ; -11.706       ;
+----------------------------------+--------+---------------+


+----------------------------------------------------------+
; Fast Model Hold Summary                                  ;
+----------------------------------+-------+---------------+
; Clock                            ; Slack ; End Point TNS ;
+----------------------------------+-------+---------------+
; CLK50                            ; 0.215 ; 0.000         ;
; var_clk:clockGenerator|var_clock ; 0.215 ; 0.000         ;
+----------------------------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                    ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; CLK50                            ; -1.380 ; -33.380       ;
; var_clk:clockGenerator|var_clock ; -0.500 ; -2104.000     ;
+----------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'var_clk:clockGenerator|var_clock'                                                                                                                                              ;
+--------+------------------------------+--------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                                    ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+--------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -6.166 ; cpu:aRealProcessorOMGZ|PC[5] ; cpu:aRealProcessorOMGZ|register:RF|regA[7] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.025      ; 7.223      ;
; -6.161 ; cpu:aRealProcessorOMGZ|PC[5] ; cpu:aRealProcessorOMGZ|register:RF|regA[6] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.004     ; 7.189      ;
; -6.159 ; cpu:aRealProcessorOMGZ|PC[5] ; cpu:aRealProcessorOMGZ|register:RF|regD[6] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.004     ; 7.187      ;
; -6.157 ; cpu:aRealProcessorOMGZ|PC[2] ; cpu:aRealProcessorOMGZ|register:RF|regA[7] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.025      ; 7.214      ;
; -6.153 ; cpu:aRealProcessorOMGZ|PC[6] ; cpu:aRealProcessorOMGZ|register:RF|regA[7] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.025      ; 7.210      ;
; -6.152 ; cpu:aRealProcessorOMGZ|PC[2] ; cpu:aRealProcessorOMGZ|register:RF|regA[6] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.004     ; 7.180      ;
; -6.150 ; cpu:aRealProcessorOMGZ|PC[5] ; cpu:aRealProcessorOMGZ|register:RF|regF[6] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.025      ; 7.207      ;
; -6.150 ; cpu:aRealProcessorOMGZ|PC[2] ; cpu:aRealProcessorOMGZ|register:RF|regD[6] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.004     ; 7.178      ;
; -6.148 ; cpu:aRealProcessorOMGZ|PC[6] ; cpu:aRealProcessorOMGZ|register:RF|regA[6] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.004     ; 7.176      ;
; -6.146 ; cpu:aRealProcessorOMGZ|PC[6] ; cpu:aRealProcessorOMGZ|register:RF|regD[6] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.004     ; 7.174      ;
; -6.141 ; cpu:aRealProcessorOMGZ|PC[2] ; cpu:aRealProcessorOMGZ|register:RF|regF[6] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.025      ; 7.198      ;
; -6.139 ; cpu:aRealProcessorOMGZ|PC[5] ; cpu:aRealProcessorOMGZ|register:RF|regG[6] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.025      ; 7.196      ;
; -6.137 ; cpu:aRealProcessorOMGZ|PC[6] ; cpu:aRealProcessorOMGZ|register:RF|regF[6] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.025      ; 7.194      ;
; -6.130 ; cpu:aRealProcessorOMGZ|PC[2] ; cpu:aRealProcessorOMGZ|register:RF|regG[6] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.025      ; 7.187      ;
; -6.126 ; cpu:aRealProcessorOMGZ|PC[6] ; cpu:aRealProcessorOMGZ|register:RF|regG[6] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.025      ; 7.183      ;
; -6.122 ; cpu:aRealProcessorOMGZ|PC[5] ; cpu:aRealProcessorOMGZ|register:RF|regB[7] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.024     ; 7.130      ;
; -6.122 ; cpu:aRealProcessorOMGZ|PC[1] ; cpu:aRealProcessorOMGZ|register:RF|regA[7] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.025      ; 7.179      ;
; -6.121 ; cpu:aRealProcessorOMGZ|PC[5] ; cpu:aRealProcessorOMGZ|register:RF|regD[7] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.024     ; 7.129      ;
; -6.117 ; cpu:aRealProcessorOMGZ|PC[1] ; cpu:aRealProcessorOMGZ|register:RF|regA[6] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.004     ; 7.145      ;
; -6.115 ; cpu:aRealProcessorOMGZ|PC[1] ; cpu:aRealProcessorOMGZ|register:RF|regD[6] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.004     ; 7.143      ;
; -6.113 ; cpu:aRealProcessorOMGZ|PC[2] ; cpu:aRealProcessorOMGZ|register:RF|regB[7] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.024     ; 7.121      ;
; -6.112 ; cpu:aRealProcessorOMGZ|PC[4] ; cpu:aRealProcessorOMGZ|register:RF|regA[7] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.025      ; 7.169      ;
; -6.112 ; cpu:aRealProcessorOMGZ|PC[2] ; cpu:aRealProcessorOMGZ|register:RF|regD[7] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.024     ; 7.120      ;
; -6.111 ; cpu:aRealProcessorOMGZ|PC[5] ; cpu:aRealProcessorOMGZ|register:RF|regF[4] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.006      ; 7.149      ;
; -6.109 ; cpu:aRealProcessorOMGZ|PC[5] ; cpu:aRealProcessorOMGZ|register:RF|regG[4] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.006      ; 7.147      ;
; -6.109 ; cpu:aRealProcessorOMGZ|PC[6] ; cpu:aRealProcessorOMGZ|register:RF|regB[7] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.024     ; 7.117      ;
; -6.108 ; cpu:aRealProcessorOMGZ|PC[6] ; cpu:aRealProcessorOMGZ|register:RF|regD[7] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.024     ; 7.116      ;
; -6.107 ; cpu:aRealProcessorOMGZ|PC[4] ; cpu:aRealProcessorOMGZ|register:RF|regA[6] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.004     ; 7.135      ;
; -6.106 ; cpu:aRealProcessorOMGZ|PC[1] ; cpu:aRealProcessorOMGZ|register:RF|regF[6] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.025      ; 7.163      ;
; -6.105 ; cpu:aRealProcessorOMGZ|PC[4] ; cpu:aRealProcessorOMGZ|register:RF|regD[6] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.004     ; 7.133      ;
; -6.102 ; cpu:aRealProcessorOMGZ|PC[2] ; cpu:aRealProcessorOMGZ|register:RF|regF[4] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.006      ; 7.140      ;
; -6.100 ; cpu:aRealProcessorOMGZ|PC[2] ; cpu:aRealProcessorOMGZ|register:RF|regG[4] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.006      ; 7.138      ;
; -6.098 ; cpu:aRealProcessorOMGZ|PC[6] ; cpu:aRealProcessorOMGZ|register:RF|regF[4] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.006      ; 7.136      ;
; -6.096 ; cpu:aRealProcessorOMGZ|PC[3] ; cpu:aRealProcessorOMGZ|register:RF|regA[7] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.025      ; 7.153      ;
; -6.096 ; cpu:aRealProcessorOMGZ|PC[4] ; cpu:aRealProcessorOMGZ|register:RF|regF[6] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.025      ; 7.153      ;
; -6.096 ; cpu:aRealProcessorOMGZ|PC[6] ; cpu:aRealProcessorOMGZ|register:RF|regG[4] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.006      ; 7.134      ;
; -6.095 ; cpu:aRealProcessorOMGZ|PC[1] ; cpu:aRealProcessorOMGZ|register:RF|regG[6] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.025      ; 7.152      ;
; -6.094 ; cpu:aRealProcessorOMGZ|PC[5] ; cpu:aRealProcessorOMGZ|register:RF|regE[4] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.005      ; 7.131      ;
; -6.091 ; cpu:aRealProcessorOMGZ|PC[3] ; cpu:aRealProcessorOMGZ|register:RF|regA[6] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.004     ; 7.119      ;
; -6.090 ; cpu:aRealProcessorOMGZ|PC[5] ; cpu:aRealProcessorOMGZ|register:RF|regC[7] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.001      ; 7.123      ;
; -6.089 ; cpu:aRealProcessorOMGZ|PC[3] ; cpu:aRealProcessorOMGZ|register:RF|regD[6] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.004     ; 7.117      ;
; -6.085 ; cpu:aRealProcessorOMGZ|PC[4] ; cpu:aRealProcessorOMGZ|register:RF|regG[6] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.025      ; 7.142      ;
; -6.085 ; cpu:aRealProcessorOMGZ|PC[2] ; cpu:aRealProcessorOMGZ|register:RF|regE[4] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.005      ; 7.122      ;
; -6.082 ; cpu:aRealProcessorOMGZ|PC[5] ; cpu:aRealProcessorOMGZ|register:RF|regF[1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.006      ; 7.120      ;
; -6.081 ; cpu:aRealProcessorOMGZ|PC[6] ; cpu:aRealProcessorOMGZ|register:RF|regE[4] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.005      ; 7.118      ;
; -6.081 ; cpu:aRealProcessorOMGZ|PC[2] ; cpu:aRealProcessorOMGZ|register:RF|regC[7] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.001      ; 7.114      ;
; -6.080 ; cpu:aRealProcessorOMGZ|PC[7] ; cpu:aRealProcessorOMGZ|register:RF|regA[7] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.025      ; 7.137      ;
; -6.080 ; cpu:aRealProcessorOMGZ|PC[3] ; cpu:aRealProcessorOMGZ|register:RF|regF[6] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.025      ; 7.137      ;
; -6.078 ; cpu:aRealProcessorOMGZ|PC[5] ; cpu:aRealProcessorOMGZ|register:RF|regG[1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.006      ; 7.116      ;
; -6.078 ; cpu:aRealProcessorOMGZ|PC[1] ; cpu:aRealProcessorOMGZ|register:RF|regB[7] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.024     ; 7.086      ;
; -6.077 ; cpu:aRealProcessorOMGZ|PC[5] ; cpu:aRealProcessorOMGZ|register:RF|regA[1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.004     ; 7.105      ;
; -6.077 ; cpu:aRealProcessorOMGZ|PC[1] ; cpu:aRealProcessorOMGZ|register:RF|regD[7] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.024     ; 7.085      ;
; -6.077 ; cpu:aRealProcessorOMGZ|PC[6] ; cpu:aRealProcessorOMGZ|register:RF|regC[7] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.001      ; 7.110      ;
; -6.075 ; cpu:aRealProcessorOMGZ|PC[7] ; cpu:aRealProcessorOMGZ|register:RF|regA[6] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.004     ; 7.103      ;
; -6.073 ; cpu:aRealProcessorOMGZ|PC[5] ; cpu:aRealProcessorOMGZ|register:RF|regD[1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.004     ; 7.101      ;
; -6.073 ; cpu:aRealProcessorOMGZ|PC[7] ; cpu:aRealProcessorOMGZ|register:RF|regD[6] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.004     ; 7.101      ;
; -6.073 ; cpu:aRealProcessorOMGZ|PC[2] ; cpu:aRealProcessorOMGZ|register:RF|regF[1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.006      ; 7.111      ;
; -6.069 ; cpu:aRealProcessorOMGZ|PC[3] ; cpu:aRealProcessorOMGZ|register:RF|regG[6] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.025      ; 7.126      ;
; -6.069 ; cpu:aRealProcessorOMGZ|PC[6] ; cpu:aRealProcessorOMGZ|register:RF|regF[1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.006      ; 7.107      ;
; -6.069 ; cpu:aRealProcessorOMGZ|PC[2] ; cpu:aRealProcessorOMGZ|register:RF|regG[1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.006      ; 7.107      ;
; -6.068 ; cpu:aRealProcessorOMGZ|PC[4] ; cpu:aRealProcessorOMGZ|register:RF|regB[7] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.024     ; 7.076      ;
; -6.068 ; cpu:aRealProcessorOMGZ|PC[2] ; cpu:aRealProcessorOMGZ|register:RF|regA[1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.004     ; 7.096      ;
; -6.067 ; cpu:aRealProcessorOMGZ|PC[1] ; cpu:aRealProcessorOMGZ|register:RF|regF[4] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.006      ; 7.105      ;
; -6.067 ; cpu:aRealProcessorOMGZ|PC[4] ; cpu:aRealProcessorOMGZ|register:RF|regD[7] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.024     ; 7.075      ;
; -6.065 ; cpu:aRealProcessorOMGZ|PC[5] ; cpu:aRealProcessorOMGZ|register:RF|regE[2] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.007      ; 7.104      ;
; -6.065 ; cpu:aRealProcessorOMGZ|PC[1] ; cpu:aRealProcessorOMGZ|register:RF|regG[4] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.006      ; 7.103      ;
; -6.065 ; cpu:aRealProcessorOMGZ|PC[6] ; cpu:aRealProcessorOMGZ|register:RF|regG[1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.006      ; 7.103      ;
; -6.064 ; cpu:aRealProcessorOMGZ|PC[7] ; cpu:aRealProcessorOMGZ|register:RF|regF[6] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.025      ; 7.121      ;
; -6.064 ; cpu:aRealProcessorOMGZ|PC[6] ; cpu:aRealProcessorOMGZ|register:RF|regA[1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.004     ; 7.092      ;
; -6.064 ; cpu:aRealProcessorOMGZ|PC[2] ; cpu:aRealProcessorOMGZ|register:RF|regD[1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.004     ; 7.092      ;
; -6.060 ; cpu:aRealProcessorOMGZ|PC[6] ; cpu:aRealProcessorOMGZ|register:RF|regD[1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.004     ; 7.088      ;
; -6.057 ; cpu:aRealProcessorOMGZ|PC[4] ; cpu:aRealProcessorOMGZ|register:RF|regF[4] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.006      ; 7.095      ;
; -6.056 ; cpu:aRealProcessorOMGZ|PC[5] ; cpu:aRealProcessorOMGZ|register:RF|regH[1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.005      ; 7.093      ;
; -6.056 ; cpu:aRealProcessorOMGZ|PC[2] ; cpu:aRealProcessorOMGZ|register:RF|regE[2] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.007      ; 7.095      ;
; -6.055 ; cpu:aRealProcessorOMGZ|PC[4] ; cpu:aRealProcessorOMGZ|register:RF|regG[4] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.006      ; 7.093      ;
; -6.054 ; cpu:aRealProcessorOMGZ|PC[5] ; cpu:aRealProcessorOMGZ|register:RF|regE[1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.005      ; 7.091      ;
; -6.053 ; cpu:aRealProcessorOMGZ|PC[7] ; cpu:aRealProcessorOMGZ|register:RF|regG[6] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.025      ; 7.110      ;
; -6.052 ; cpu:aRealProcessorOMGZ|PC[3] ; cpu:aRealProcessorOMGZ|register:RF|regB[7] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.024     ; 7.060      ;
; -6.052 ; cpu:aRealProcessorOMGZ|PC[6] ; cpu:aRealProcessorOMGZ|register:RF|regE[2] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.007      ; 7.091      ;
; -6.051 ; cpu:aRealProcessorOMGZ|PC[3] ; cpu:aRealProcessorOMGZ|register:RF|regD[7] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.024     ; 7.059      ;
; -6.050 ; cpu:aRealProcessorOMGZ|PC[1] ; cpu:aRealProcessorOMGZ|register:RF|regE[4] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.005      ; 7.087      ;
; -6.048 ; cpu:aRealProcessorOMGZ|PC[5] ; cpu:aRealProcessorOMGZ|register:RF|regE[5] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.005      ; 7.085      ;
; -6.047 ; cpu:aRealProcessorOMGZ|PC[5] ; cpu:aRealProcessorOMGZ|register:RF|regH[4] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.023      ; 7.102      ;
; -6.047 ; cpu:aRealProcessorOMGZ|PC[2] ; cpu:aRealProcessorOMGZ|register:RF|regH[1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.005      ; 7.084      ;
; -6.046 ; cpu:aRealProcessorOMGZ|PC[1] ; cpu:aRealProcessorOMGZ|register:RF|regC[7] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.001      ; 7.079      ;
; -6.045 ; cpu:aRealProcessorOMGZ|PC[2] ; cpu:aRealProcessorOMGZ|register:RF|regE[1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.005      ; 7.082      ;
; -6.043 ; cpu:aRealProcessorOMGZ|PC[6] ; cpu:aRealProcessorOMGZ|register:RF|regH[1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.005      ; 7.080      ;
; -6.041 ; cpu:aRealProcessorOMGZ|PC[3] ; cpu:aRealProcessorOMGZ|register:RF|regF[4] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.006      ; 7.079      ;
; -6.041 ; cpu:aRealProcessorOMGZ|PC[6] ; cpu:aRealProcessorOMGZ|register:RF|regE[1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.005      ; 7.078      ;
; -6.040 ; cpu:aRealProcessorOMGZ|PC[4] ; cpu:aRealProcessorOMGZ|register:RF|regE[4] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.005      ; 7.077      ;
; -6.039 ; cpu:aRealProcessorOMGZ|PC[3] ; cpu:aRealProcessorOMGZ|register:RF|regG[4] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.006      ; 7.077      ;
; -6.039 ; cpu:aRealProcessorOMGZ|PC[2] ; cpu:aRealProcessorOMGZ|register:RF|regE[5] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.005      ; 7.076      ;
; -6.038 ; cpu:aRealProcessorOMGZ|PC[1] ; cpu:aRealProcessorOMGZ|register:RF|regF[1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.006      ; 7.076      ;
; -6.038 ; cpu:aRealProcessorOMGZ|PC[2] ; cpu:aRealProcessorOMGZ|register:RF|regH[4] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.023      ; 7.093      ;
; -6.036 ; cpu:aRealProcessorOMGZ|PC[5] ; cpu:aRealProcessorOMGZ|register:RF|regH[2] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.023      ; 7.091      ;
; -6.036 ; cpu:aRealProcessorOMGZ|PC[5] ; cpu:aRealProcessorOMGZ|register:RF|regH[0] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.007      ; 7.075      ;
; -6.036 ; cpu:aRealProcessorOMGZ|PC[7] ; cpu:aRealProcessorOMGZ|register:RF|regB[7] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.024     ; 7.044      ;
; -6.036 ; cpu:aRealProcessorOMGZ|PC[4] ; cpu:aRealProcessorOMGZ|register:RF|regC[7] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.001      ; 7.069      ;
; -6.035 ; cpu:aRealProcessorOMGZ|PC[5] ; cpu:aRealProcessorOMGZ|register:RF|regD[2] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.024      ; 7.091      ;
; -6.035 ; cpu:aRealProcessorOMGZ|PC[7] ; cpu:aRealProcessorOMGZ|register:RF|regD[7] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.024     ; 7.043      ;
+--------+------------------------------+--------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK50'                                                                                                                                                                   ;
+--------+-------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.654 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]   ; CLK50        ; CLK50       ; 1.000        ; -0.001     ; 1.685      ;
; -0.654 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]   ; CLK50        ; CLK50       ; 1.000        ; -0.001     ; 1.685      ;
; -0.654 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]   ; CLK50        ; CLK50       ; 1.000        ; -0.001     ; 1.685      ;
; -0.654 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]   ; CLK50        ; CLK50       ; 1.000        ; -0.001     ; 1.685      ;
; -0.620 ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]   ; CLK50        ; CLK50       ; 1.000        ; -0.001     ; 1.651      ;
; -0.620 ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]   ; CLK50        ; CLK50       ; 1.000        ; -0.001     ; 1.651      ;
; -0.620 ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]   ; CLK50        ; CLK50       ; 1.000        ; -0.001     ; 1.651      ;
; -0.620 ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]   ; CLK50        ; CLK50       ; 1.000        ; -0.001     ; 1.651      ;
; -0.614 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]   ; CLK50        ; CLK50       ; 1.000        ; 0.000      ; 1.646      ;
; -0.614 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]   ; CLK50        ; CLK50       ; 1.000        ; 0.000      ; 1.646      ;
; -0.614 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]   ; CLK50        ; CLK50       ; 1.000        ; 0.000      ; 1.646      ;
; -0.614 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]   ; CLK50        ; CLK50       ; 1.000        ; 0.000      ; 1.646      ;
; -0.596 ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]   ; CLK50        ; CLK50       ; 1.000        ; -0.001     ; 1.627      ;
; -0.596 ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]   ; CLK50        ; CLK50       ; 1.000        ; -0.001     ; 1.627      ;
; -0.596 ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]   ; CLK50        ; CLK50       ; 1.000        ; -0.001     ; 1.627      ;
; -0.596 ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]   ; CLK50        ; CLK50       ; 1.000        ; -0.001     ; 1.627      ;
; -0.588 ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]   ; CLK50        ; CLK50       ; 1.000        ; -0.001     ; 1.619      ;
; -0.588 ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]   ; CLK50        ; CLK50       ; 1.000        ; -0.001     ; 1.619      ;
; -0.588 ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]   ; CLK50        ; CLK50       ; 1.000        ; -0.001     ; 1.619      ;
; -0.588 ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]   ; CLK50        ; CLK50       ; 1.000        ; -0.001     ; 1.619      ;
; -0.581 ; var_clk:clockGenerator|pclock:counter_10kHz|count[2]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]   ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 1.614      ;
; -0.581 ; var_clk:clockGenerator|pclock:counter_10kHz|count[2]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]   ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 1.614      ;
; -0.581 ; var_clk:clockGenerator|pclock:counter_10kHz|count[2]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]   ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 1.614      ;
; -0.581 ; var_clk:clockGenerator|pclock:counter_10kHz|count[2]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]   ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 1.614      ;
; -0.576 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]  ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 1.606      ;
; -0.576 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]  ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 1.606      ;
; -0.576 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]  ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 1.606      ;
; -0.576 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]  ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 1.606      ;
; -0.575 ; var_clk:clockGenerator|pclock:counter_10kHz|count[1]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]   ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 1.608      ;
; -0.575 ; var_clk:clockGenerator|pclock:counter_10kHz|count[1]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]   ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 1.608      ;
; -0.575 ; var_clk:clockGenerator|pclock:counter_10kHz|count[1]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]   ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 1.608      ;
; -0.575 ; var_clk:clockGenerator|pclock:counter_10kHz|count[1]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]   ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 1.608      ;
; -0.553 ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]   ; CLK50        ; CLK50       ; 1.000        ; -0.001     ; 1.584      ;
; -0.553 ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]   ; CLK50        ; CLK50       ; 1.000        ; -0.001     ; 1.584      ;
; -0.553 ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]   ; CLK50        ; CLK50       ; 1.000        ; -0.001     ; 1.584      ;
; -0.553 ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]   ; CLK50        ; CLK50       ; 1.000        ; -0.001     ; 1.584      ;
; -0.542 ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]  ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 1.572      ;
; -0.542 ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]  ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 1.572      ;
; -0.542 ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]  ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 1.572      ;
; -0.542 ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]  ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 1.572      ;
; -0.536 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]  ; CLK50        ; CLK50       ; 1.000        ; -0.001     ; 1.567      ;
; -0.536 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]  ; CLK50        ; CLK50       ; 1.000        ; -0.001     ; 1.567      ;
; -0.536 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]  ; CLK50        ; CLK50       ; 1.000        ; -0.001     ; 1.567      ;
; -0.536 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]  ; CLK50        ; CLK50       ; 1.000        ; -0.001     ; 1.567      ;
; -0.530 ; var_clk:clockGenerator|pclock:counter_10kHz|count[3]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]   ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 1.563      ;
; -0.530 ; var_clk:clockGenerator|pclock:counter_10kHz|count[3]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]   ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 1.563      ;
; -0.530 ; var_clk:clockGenerator|pclock:counter_10kHz|count[3]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]   ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 1.563      ;
; -0.530 ; var_clk:clockGenerator|pclock:counter_10kHz|count[3]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]   ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 1.563      ;
; -0.528 ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]  ; CLK50        ; CLK50       ; 1.000        ; -0.003     ; 1.557      ;
; -0.528 ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]  ; CLK50        ; CLK50       ; 1.000        ; -0.003     ; 1.557      ;
; -0.528 ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]  ; CLK50        ; CLK50       ; 1.000        ; -0.003     ; 1.557      ;
; -0.528 ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]  ; CLK50        ; CLK50       ; 1.000        ; -0.003     ; 1.557      ;
; -0.520 ; var_clk:clockGenerator|pclock:counter_100kHz|count[1] ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]   ; CLK50        ; CLK50       ; 1.000        ; -0.001     ; 1.551      ;
; -0.520 ; var_clk:clockGenerator|pclock:counter_100kHz|count[1] ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]   ; CLK50        ; CLK50       ; 1.000        ; -0.001     ; 1.551      ;
; -0.520 ; var_clk:clockGenerator|pclock:counter_100kHz|count[1] ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]   ; CLK50        ; CLK50       ; 1.000        ; -0.001     ; 1.551      ;
; -0.520 ; var_clk:clockGenerator|pclock:counter_100kHz|count[1] ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]   ; CLK50        ; CLK50       ; 1.000        ; -0.001     ; 1.551      ;
; -0.518 ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]  ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 1.548      ;
; -0.518 ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]  ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 1.548      ;
; -0.518 ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]  ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 1.548      ;
; -0.518 ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]  ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 1.548      ;
; -0.514 ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]  ; CLK50        ; CLK50       ; 1.000        ; -0.003     ; 1.543      ;
; -0.514 ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]  ; CLK50        ; CLK50       ; 1.000        ; -0.003     ; 1.543      ;
; -0.514 ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]  ; CLK50        ; CLK50       ; 1.000        ; -0.003     ; 1.543      ;
; -0.514 ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]  ; CLK50        ; CLK50       ; 1.000        ; -0.003     ; 1.543      ;
; -0.510 ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]  ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 1.540      ;
; -0.510 ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]  ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 1.540      ;
; -0.510 ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]  ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 1.540      ;
; -0.510 ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]  ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 1.540      ;
; -0.506 ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]   ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 1.536      ;
; -0.506 ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]   ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 1.536      ;
; -0.506 ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]   ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 1.536      ;
; -0.506 ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]   ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 1.536      ;
; -0.506 ; var_clk:clockGenerator|pclock:counter_10MHz|count[0]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]   ; CLK50        ; CLK50       ; 1.000        ; 0.000      ; 1.538      ;
; -0.506 ; var_clk:clockGenerator|pclock:counter_10MHz|count[0]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]   ; CLK50        ; CLK50       ; 1.000        ; 0.000      ; 1.538      ;
; -0.506 ; var_clk:clockGenerator|pclock:counter_10MHz|count[0]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]   ; CLK50        ; CLK50       ; 1.000        ; 0.000      ; 1.538      ;
; -0.506 ; var_clk:clockGenerator|pclock:counter_10MHz|count[0]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]   ; CLK50        ; CLK50       ; 1.000        ; 0.000      ; 1.538      ;
; -0.492 ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]   ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]   ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 1.522      ;
; -0.492 ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]   ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]   ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 1.522      ;
; -0.492 ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]   ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]   ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 1.522      ;
; -0.492 ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]   ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]   ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 1.522      ;
; -0.488 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_100Hz|count[1] ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 1.521      ;
; -0.488 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_100Hz|count[2] ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 1.521      ;
; -0.488 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_100Hz|count[3] ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 1.521      ;
; -0.488 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_100Hz|count[0] ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 1.521      ;
; -0.477 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]  ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 1.510      ;
; -0.477 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]  ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 1.510      ;
; -0.477 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]  ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 1.510      ;
; -0.477 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]  ; CLK50        ; CLK50       ; 1.000        ; 0.001      ; 1.510      ;
; -0.475 ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]  ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 1.505      ;
; -0.475 ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]  ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 1.505      ;
; -0.475 ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]  ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 1.505      ;
; -0.475 ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]  ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 1.505      ;
; -0.474 ; var_clk:clockGenerator|pclock:counter_100Hz|count[1]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]  ; CLK50        ; CLK50       ; 1.000        ; -0.003     ; 1.503      ;
; -0.474 ; var_clk:clockGenerator|pclock:counter_100Hz|count[1]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]  ; CLK50        ; CLK50       ; 1.000        ; -0.003     ; 1.503      ;
; -0.474 ; var_clk:clockGenerator|pclock:counter_100Hz|count[1]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]  ; CLK50        ; CLK50       ; 1.000        ; -0.003     ; 1.503      ;
; -0.474 ; var_clk:clockGenerator|pclock:counter_100Hz|count[1]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]  ; CLK50        ; CLK50       ; 1.000        ; -0.003     ; 1.503      ;
; -0.467 ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]  ; CLK50        ; CLK50       ; 1.000        ; -0.003     ; 1.496      ;
; -0.467 ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]  ; CLK50        ; CLK50       ; 1.000        ; -0.003     ; 1.496      ;
; -0.467 ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]  ; CLK50        ; CLK50       ; 1.000        ; -0.003     ; 1.496      ;
; -0.467 ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]  ; CLK50        ; CLK50       ; 1.000        ; -0.003     ; 1.496      ;
+--------+-------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK50'                                                                                                                                                                    ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_10MHz|count[0]  ; var_clk:clockGenerator|pclock:counter_10MHz|count[0]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_1MHz|count[0]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[0]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_100kHz|count[1] ; var_clk:clockGenerator|pclock:counter_100kHz|count[1] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_10kHz|count[2]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[2]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_10kHz|count[3]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[3]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_10kHz|count[1]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[1]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_100Hz|count[1]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[1]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_100Hz|count[2]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[2]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_100Hz|count[3]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[3]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_100Hz|count[0]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[0]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.240 ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.392      ;
; 0.253 ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.405      ;
; 0.255 ; var_clk:clockGenerator|pclock:counter_100Hz|count[3]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[2]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.407      ;
; 0.255 ; var_clk:clockGenerator|pclock:counter_100Hz|count[3]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[0]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.407      ;
; 0.255 ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.407      ;
; 0.255 ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.407      ;
; 0.256 ; var_clk:clockGenerator|pclock:counter_100Hz|count[3]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[1]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.408      ;
; 0.257 ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.409      ;
; 0.258 ; var_clk:clockGenerator|pclock:counter_10kHz|count[3]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[2]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.410      ;
; 0.258 ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.410      ;
; 0.259 ; var_clk:clockGenerator|pclock:counter_10kHz|count[3]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[1]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.411      ;
; 0.260 ; var_clk:clockGenerator|pclock:counter_10kHz|count[2]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[3]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.412      ;
; 0.261 ; var_clk:clockGenerator|pclock:counter_10kHz|count[1]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.413      ;
; 0.261 ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.413      ;
; 0.263 ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.415      ;
; 0.263 ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.415      ;
; 0.319 ; var_clk:clockGenerator|pclock:counter_100Hz|count[2]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[3]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.471      ;
; 0.325 ; var_clk:clockGenerator|pclock:counter_10MHz|count[0]  ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.477      ;
; 0.327 ; var_clk:clockGenerator|pclock:counter_10MHz|count[0]  ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.479      ;
; 0.334 ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.486      ;
; 0.336 ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.488      ;
; 0.343 ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[0]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.495      ;
; 0.343 ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.495      ;
; 0.344 ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.496      ;
; 0.365 ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.517      ;
; 0.368 ; var_clk:clockGenerator|pclock:counter_100Hz|count[1]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[0]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; var_clk:clockGenerator|pclock:counter_100Hz|count[1]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[2]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[0]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; var_clk:clockGenerator|pclock:counter_100Hz|count[1]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[3]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.524      ;
; 0.374 ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.526      ;
; 0.376 ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.528      ;
; 0.379 ; var_clk:clockGenerator|pclock:counter_10kHz|count[2]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.531      ;
; 0.381 ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.533      ;
; 0.384 ; var_clk:clockGenerator|pclock:counter_10kHz|count[1]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[2]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.536      ;
; 0.384 ; var_clk:clockGenerator|pclock:counter_100Hz|count[0]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[3]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.536      ;
; 0.385 ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.537      ;
; 0.385 ; var_clk:clockGenerator|pclock:counter_100Hz|count[0]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[2]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.537      ;
; 0.386 ; var_clk:clockGenerator|pclock:counter_10kHz|count[1]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[3]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.538      ;
; 0.386 ; var_clk:clockGenerator|pclock:counter_100Hz|count[0]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[1]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.538      ;
; 0.388 ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.540      ;
; 0.389 ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[1]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.541      ;
; 0.389 ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.541      ;
; 0.389 ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.541      ;
; 0.390 ; var_clk:clockGenerator|pclock:counter_10kHz|count[3]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.542      ;
; 0.390 ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.542      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_1MHz|count[0]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.543      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[2]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.543      ;
; 0.392 ; var_clk:clockGenerator|pclock:counter_100kHz|count[1] ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.544      ;
; 0.392 ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[3]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.544      ;
; 0.394 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_100kHz|count[1] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.546      ;
; 0.394 ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.546      ;
; 0.394 ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.546      ;
; 0.395 ; var_clk:clockGenerator|pclock:counter_1MHz|count[0]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.547      ;
; 0.396 ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.548      ;
; 0.397 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_10MHz|count[0]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.549      ;
; 0.397 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.549      ;
; 0.397 ; var_clk:clockGenerator|pclock:counter_1MHz|count[0]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.549      ;
; 0.397 ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.549      ;
; 0.441 ; var_clk:clockGenerator|pclock:counter_100kHz|count[1] ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.593      ;
; 0.445 ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.597      ;
; 0.446 ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ; var_clk:clockGenerator|pclock:counter_100kHz|count[1] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.598      ;
; 0.446 ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.598      ;
; 0.447 ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.599      ;
; 0.447 ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.599      ;
; 0.448 ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.600      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'var_clk:clockGenerator|var_clock'                                                                                                                                                                             ;
+-------+--------------------------------------------+-------------------------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                                     ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+-------------------------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.215 ; cpu:aRealProcessorOMGZ|PC[6]               ; cpu:aRealProcessorOMGZ|PC[6]                                ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu:aRealProcessorOMGZ|PC[5]               ; cpu:aRealProcessorOMGZ|PC[5]                                ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu:aRealProcessorOMGZ|PC[7]               ; cpu:aRealProcessorOMGZ|PC[7]                                ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu:aRealProcessorOMGZ|PC[3]               ; cpu:aRealProcessorOMGZ|PC[3]                                ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu:aRealProcessorOMGZ|PC[4]               ; cpu:aRealProcessorOMGZ|PC[4]                                ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu:aRealProcessorOMGZ|PC[2]               ; cpu:aRealProcessorOMGZ|PC[2]                                ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu:aRealProcessorOMGZ|PC[1]               ; cpu:aRealProcessorOMGZ|PC[1]                                ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.367      ;
; 0.663 ; cpu:aRealProcessorOMGZ|register:RF|regH[5] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[230][5] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.021      ; 0.836      ;
; 0.759 ; cpu:aRealProcessorOMGZ|PC[3]               ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[230][5] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.003      ; 0.914      ;
; 0.794 ; cpu:aRealProcessorOMGZ|register:RF|regD[5] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[230][5] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.027      ; 0.973      ;
; 0.820 ; cpu:aRealProcessorOMGZ|PC[2]               ; cpu:aRealProcessorOMGZ|PC[4]                                ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.972      ;
; 0.830 ; cpu:aRealProcessorOMGZ|register:RF|regF[0] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[87][0]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.982      ;
; 0.862 ; cpu:aRealProcessorOMGZ|PC[3]               ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[87][0]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.024     ; 0.990      ;
; 0.885 ; cpu:aRealProcessorOMGZ|register:RF|regA[1] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[21][1]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.037      ;
; 0.892 ; cpu:aRealProcessorOMGZ|register:RF|regG[5] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[230][5] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.021      ; 1.065      ;
; 0.895 ; cpu:aRealProcessorOMGZ|register:RF|regF[3] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[234][3] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.002     ; 1.045      ;
; 0.896 ; cpu:aRealProcessorOMGZ|register:RF|regF[3] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[238][3] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.002     ; 1.046      ;
; 0.900 ; cpu:aRealProcessorOMGZ|PC[3]               ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[234][7] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.005      ; 1.057      ;
; 0.905 ; cpu:aRealProcessorOMGZ|register:RF|regF[0] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[63][0]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.024      ; 1.081      ;
; 0.907 ; cpu:aRealProcessorOMGZ|PC[1]               ; cpu:aRealProcessorOMGZ|PC[4]                                ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.059      ;
; 0.914 ; cpu:aRealProcessorOMGZ|register:RF|regH[5] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[226][5] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.021      ; 1.087      ;
; 0.917 ; cpu:aRealProcessorOMGZ|register:RF|regC[3] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[234][3] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.001      ; 1.070      ;
; 0.918 ; cpu:aRealProcessorOMGZ|register:RF|regC[3] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[238][3] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.001      ; 1.071      ;
; 0.937 ; cpu:aRealProcessorOMGZ|PC[3]               ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[63][0]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.089      ;
; 0.960 ; cpu:aRealProcessorOMGZ|halt:halts|prevEN_L ; cpu:aRealProcessorOMGZ|PC[4]                                ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.112      ;
; 0.960 ; cpu:aRealProcessorOMGZ|register:RF|regC[1] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[21][1]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.007     ; 1.105      ;
; 0.977 ; cpu:aRealProcessorOMGZ|register:RF|regF[5] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[230][5] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.027      ; 1.156      ;
; 0.979 ; cpu:aRealProcessorOMGZ|register:RF|regD[5] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[57][5]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.007     ; 1.124      ;
; 0.980 ; cpu:aRealProcessorOMGZ|register:RF|regD[0] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[87][0]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.132      ;
; 1.007 ; cpu:aRealProcessorOMGZ|register:RF|regD[5] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[31][5]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.014     ; 1.145      ;
; 1.010 ; cpu:aRealProcessorOMGZ|register:RF|regD[5] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[15][5]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.014     ; 1.148      ;
; 1.010 ; cpu:aRealProcessorOMGZ|register:RF|regF[1] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[21][1]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.010     ; 1.152      ;
; 1.010 ; cpu:aRealProcessorOMGZ|PC[3]               ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[226][5] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.003      ; 1.165      ;
; 1.043 ; cpu:aRealProcessorOMGZ|register:RF|regD[5] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[43][5]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.005      ; 1.200      ;
; 1.044 ; cpu:aRealProcessorOMGZ|register:RF|regC[0] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[87][0]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.025     ; 1.171      ;
; 1.045 ; cpu:aRealProcessorOMGZ|register:RF|regD[5] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[226][5] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.027      ; 1.224      ;
; 1.046 ; cpu:aRealProcessorOMGZ|register:RF|regD[5] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[20][5]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.003      ; 1.201      ;
; 1.049 ; cpu:aRealProcessorOMGZ|register:RF|regD[5] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[28][5]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.003      ; 1.204      ;
; 1.049 ; cpu:aRealProcessorOMGZ|PC[3]               ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[234][3] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.004      ; 1.205      ;
; 1.050 ; cpu:aRealProcessorOMGZ|PC[3]               ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[238][3] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.004      ; 1.206      ;
; 1.055 ; cpu:aRealProcessorOMGZ|register:RF|regD[0] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[63][0]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.024      ; 1.231      ;
; 1.065 ; cpu:aRealProcessorOMGZ|register:RF|regD[5] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[42][5]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.009     ; 1.208      ;
; 1.066 ; cpu:aRealProcessorOMGZ|register:RF|regA[1] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[61][1]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.005     ; 1.213      ;
; 1.067 ; cpu:aRealProcessorOMGZ|register:RF|regC[3] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[38][3]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.004     ; 1.215      ;
; 1.069 ; cpu:aRealProcessorOMGZ|PC[2]               ; cpu:aRealProcessorOMGZ|PC[6]                                ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.221      ;
; 1.069 ; cpu:aRealProcessorOMGZ|register:RF|regH[7] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[234][7] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.023      ; 1.244      ;
; 1.072 ; cpu:aRealProcessorOMGZ|PC[2]               ; cpu:aRealProcessorOMGZ|PC[3]                                ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.224      ;
; 1.074 ; cpu:aRealProcessorOMGZ|PC[2]               ; cpu:aRealProcessorOMGZ|PC[5]                                ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.226      ;
; 1.075 ; cpu:aRealProcessorOMGZ|PC[2]               ; cpu:aRealProcessorOMGZ|PC[7]                                ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.227      ;
; 1.076 ; cpu:aRealProcessorOMGZ|PC[2]               ; cpu:aRealProcessorOMGZ|PC[1]                                ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.228      ;
; 1.085 ; cpu:aRealProcessorOMGZ|register:RF|regF[0] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[234][0] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.028      ; 1.265      ;
; 1.085 ; cpu:aRealProcessorOMGZ|register:RF|regF[0] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[238][0] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.028      ; 1.265      ;
; 1.086 ; cpu:aRealProcessorOMGZ|register:RF|regB[3] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[234][3] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.001      ; 1.239      ;
; 1.087 ; cpu:aRealProcessorOMGZ|register:RF|regB[3] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[238][3] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.001      ; 1.240      ;
; 1.090 ; cpu:aRealProcessorOMGZ|register:RF|regD[5] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[37][5]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.002     ; 1.240      ;
; 1.091 ; cpu:aRealProcessorOMGZ|register:RF|regH[1] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[21][1]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.009     ; 1.234      ;
; 1.092 ; cpu:aRealProcessorOMGZ|register:RF|regD[5] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[46][5]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.008      ; 1.252      ;
; 1.093 ; cpu:aRealProcessorOMGZ|register:RF|regD[5] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[45][5]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.006      ; 1.251      ;
; 1.094 ; cpu:aRealProcessorOMGZ|register:RF|regD[5] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[13][5]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.006      ; 1.252      ;
; 1.094 ; cpu:aRealProcessorOMGZ|PC[4]               ; cpu:aRealProcessorOMGZ|PC[6]                                ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.246      ;
; 1.095 ; cpu:aRealProcessorOMGZ|PC[4]               ; cpu:aRealProcessorOMGZ|register:RF|regE[1]                  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.005      ; 1.252      ;
; 1.095 ; cpu:aRealProcessorOMGZ|PC[4]               ; cpu:aRealProcessorOMGZ|PC[2]                                ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.247      ;
; 1.096 ; cpu:aRealProcessorOMGZ|PC[4]               ; cpu:aRealProcessorOMGZ|register:RF|regE[5]                  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.005      ; 1.253      ;
; 1.097 ; cpu:aRealProcessorOMGZ|PC[4]               ; cpu:aRealProcessorOMGZ|register:RF|regH[1]                  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.005      ; 1.254      ;
; 1.097 ; cpu:aRealProcessorOMGZ|PC[4]               ; cpu:aRealProcessorOMGZ|PC[3]                                ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.249      ;
; 1.098 ; cpu:aRealProcessorOMGZ|PC[4]               ; cpu:aRealProcessorOMGZ|register:RF|regE[3]                  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.005      ; 1.255      ;
; 1.098 ; cpu:aRealProcessorOMGZ|PC[4]               ; cpu:aRealProcessorOMGZ|register:RF|regE[4]                  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.005      ; 1.255      ;
; 1.099 ; cpu:aRealProcessorOMGZ|PC[4]               ; cpu:aRealProcessorOMGZ|PC[5]                                ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.251      ;
; 1.100 ; cpu:aRealProcessorOMGZ|register:RF|regD[5] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[25][5]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.010      ; 1.262      ;
; 1.100 ; cpu:aRealProcessorOMGZ|PC[4]               ; cpu:aRealProcessorOMGZ|PC[7]                                ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.252      ;
; 1.101 ; cpu:aRealProcessorOMGZ|PC[4]               ; cpu:aRealProcessorOMGZ|PC[1]                                ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.253      ;
; 1.107 ; cpu:aRealProcessorOMGZ|register:RF|regF[0] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[209][0] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.006      ; 1.265      ;
; 1.107 ; cpu:aRealProcessorOMGZ|register:RF|regE[0] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[87][0]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.006     ; 1.253      ;
; 1.108 ; cpu:aRealProcessorOMGZ|register:RF|regD[5] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[59][5]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.009      ; 1.269      ;
; 1.114 ; cpu:aRealProcessorOMGZ|register:RF|regF[1] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[61][1]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.015     ; 1.251      ;
; 1.117 ; cpu:aRealProcessorOMGZ|PC[3]               ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[234][0] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.004      ; 1.273      ;
; 1.117 ; cpu:aRealProcessorOMGZ|PC[3]               ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[238][0] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.004      ; 1.273      ;
; 1.118 ; cpu:aRealProcessorOMGZ|register:RF|regD[5] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[4][5]   ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.010      ; 1.280      ;
; 1.119 ; cpu:aRealProcessorOMGZ|register:RF|regC[0] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[63][0]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.001     ; 1.270      ;
; 1.121 ; cpu:aRealProcessorOMGZ|register:RF|regD[3] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[234][3] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.020     ; 1.253      ;
; 1.122 ; cpu:aRealProcessorOMGZ|register:RF|regD[3] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[238][3] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.020     ; 1.254      ;
; 1.129 ; cpu:aRealProcessorOMGZ|register:RF|regE[5] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[230][5] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.002     ; 1.279      ;
; 1.135 ; cpu:aRealProcessorOMGZ|register:RF|regD[5] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[36][5]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.010      ; 1.297      ;
; 1.139 ; cpu:aRealProcessorOMGZ|PC[3]               ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[209][0] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.018     ; 1.273      ;
; 1.141 ; cpu:aRealProcessorOMGZ|register:RF|regC[1] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[61][1]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.012     ; 1.281      ;
; 1.142 ; cpu:aRealProcessorOMGZ|PC[4]               ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[87][0]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.024     ; 1.270      ;
; 1.143 ; cpu:aRealProcessorOMGZ|register:RF|regG[5] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[226][5] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.021      ; 1.316      ;
; 1.144 ; cpu:aRealProcessorOMGZ|register:RF|regA[1] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[236][1] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.296      ;
; 1.145 ; cpu:aRealProcessorOMGZ|register:RF|regD[7] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[234][7] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.029      ; 1.326      ;
; 1.149 ; cpu:aRealProcessorOMGZ|register:RF|regF[4] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[26][4]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.004     ; 1.297      ;
; 1.156 ; cpu:aRealProcessorOMGZ|PC[1]               ; cpu:aRealProcessorOMGZ|PC[6]                                ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.308      ;
; 1.157 ; cpu:aRealProcessorOMGZ|PC[1]               ; cpu:aRealProcessorOMGZ|PC[2]                                ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.309      ;
; 1.158 ; cpu:aRealProcessorOMGZ|register:RF|regD[5] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[16][5]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.010      ; 1.320      ;
; 1.159 ; cpu:aRealProcessorOMGZ|PC[1]               ; cpu:aRealProcessorOMGZ|PC[3]                                ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.311      ;
; 1.160 ; cpu:aRealProcessorOMGZ|register:RF|regD[5] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[11][5]  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.003      ; 1.315      ;
; 1.161 ; cpu:aRealProcessorOMGZ|PC[1]               ; cpu:aRealProcessorOMGZ|PC[5]                                ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.313      ;
; 1.162 ; cpu:aRealProcessorOMGZ|PC[1]               ; cpu:aRealProcessorOMGZ|PC[7]                                ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.314      ;
; 1.166 ; cpu:aRealProcessorOMGZ|register:RF|regE[3] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[234][3] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.001     ; 1.317      ;
; 1.167 ; cpu:aRealProcessorOMGZ|register:RF|regE[3] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[238][3] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.001     ; 1.318      ;
; 1.175 ; cpu:aRealProcessorOMGZ|register:RF|regF[0] ; lab5dram:memoriesPressedBetweenThePagesOfMyMind|mem[222][0] ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.004     ; 1.323      ;
+-------+--------------------------------------------+-------------------------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK50'                                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLK50 ; Rise       ; CLK50                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100Hz|count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100Hz|count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100Hz|count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100Hz|count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100Hz|count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100Hz|count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100Hz|count[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100Hz|count[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100kHz|count[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100kHz|count[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10MHz|count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10MHz|count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10kHz|count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10kHz|count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10kHz|count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10kHz|count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10kHz|count[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10kHz|count[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1MHz|count[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1MHz|count[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|var_clock                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|var_clock                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; CLK50|combout                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; CLK50|combout                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; CLK50~clkctrl|inclk[0]                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; CLK50~clkctrl|inclk[0]                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; CLK50~clkctrl|outclk                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; CLK50~clkctrl|outclk                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_100Hz|count[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_100Hz|count[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_100Hz|count[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_100Hz|count[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_100Hz|count[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_100Hz|count[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_100Hz|count[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_100Hz|count[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_100kHz|count[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_100kHz|count[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_100kHz|count[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_100kHz|count[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_100kHz|count[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_100kHz|count[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_100kHz|count[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_100kHz|count[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_10Hz|count[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_10Hz|count[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_10Hz|count[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_10Hz|count[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_10Hz|count[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_10Hz|count[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_10Hz|count[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_10Hz|count[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_10MHz|count[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_10MHz|count[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_10MHz|count[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_10MHz|count[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_10MHz|count[2]|clk             ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'var_clk:clockGenerator|var_clock'                                                                                     ;
+--------+--------------+----------------+------------------+----------------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+----------------------------------+------------+--------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|PC[1]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|PC[1]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|PC[2]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|PC[2]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|PC[3]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|PC[3]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|PC[4]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|PC[4]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|PC[5]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|PC[5]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|PC[6]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|PC[6]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|PC[7]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|PC[7]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|halt:halts|prevEN_L ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|halt:halts|prevEN_L ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regA[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regA[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regA[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regA[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regA[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regA[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regA[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regA[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regA[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regA[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regA[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regA[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regA[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regA[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regA[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regA[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regB[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regB[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regB[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regB[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regB[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regB[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regB[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regB[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regB[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regB[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regB[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regB[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regB[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regB[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regB[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regB[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regC[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regC[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regC[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regC[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regC[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regC[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regC[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regC[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regC[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regC[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regC[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regC[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regC[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regC[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regC[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regC[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regD[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regD[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regD[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regD[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regD[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regD[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regD[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regD[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regD[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regD[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regD[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regD[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regD[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regD[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regD[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regD[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regE[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regE[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regE[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regE[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regE[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regE[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regE[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regE[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regE[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regE[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regE[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regE[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regE[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regE[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regE[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regE[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regF[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regF[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regF[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; cpu:aRealProcessorOMGZ|register:RF|regF[1] ;
+--------+--------------+----------------+------------------+----------------------------------+------------+--------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                  ;
+-----------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+----------------------------------+-------+-------+------------+----------------------------------+
; CLK_SEL   ; CLK50                            ; 0.709 ; 0.709 ; Rise       ; CLK50                            ;
; EN_L      ; var_clk:clockGenerator|var_clock ; 4.408 ; 4.408 ; Rise       ; var_clk:clockGenerator|var_clock ;
; IOA[*]    ; var_clk:clockGenerator|var_clock ; 4.042 ; 4.042 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOA[0]   ; var_clk:clockGenerator|var_clock ; 0.820 ; 0.820 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOA[1]   ; var_clk:clockGenerator|var_clock ; 1.208 ; 1.208 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOA[2]   ; var_clk:clockGenerator|var_clock ; 1.292 ; 1.292 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOA[3]   ; var_clk:clockGenerator|var_clock ; 4.042 ; 4.042 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOA[4]   ; var_clk:clockGenerator|var_clock ; 3.514 ; 3.514 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOA[5]   ; var_clk:clockGenerator|var_clock ; 3.774 ; 3.774 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOA[6]   ; var_clk:clockGenerator|var_clock ; 3.828 ; 3.828 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOA[7]   ; var_clk:clockGenerator|var_clock ; 3.760 ; 3.760 ; Rise       ; var_clk:clockGenerator|var_clock ;
; IOB[*]    ; var_clk:clockGenerator|var_clock ; 1.440 ; 1.440 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOB[0]   ; var_clk:clockGenerator|var_clock ; 0.743 ; 0.743 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOB[1]   ; var_clk:clockGenerator|var_clock ; 0.857 ; 0.857 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOB[2]   ; var_clk:clockGenerator|var_clock ; 0.619 ; 0.619 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOB[3]   ; var_clk:clockGenerator|var_clock ; 1.195 ; 1.195 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOB[4]   ; var_clk:clockGenerator|var_clock ; 0.844 ; 0.844 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOB[5]   ; var_clk:clockGenerator|var_clock ; 1.440 ; 1.440 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOB[6]   ; var_clk:clockGenerator|var_clock ; 0.714 ; 0.714 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOB[7]   ; var_clk:clockGenerator|var_clock ; 1.345 ; 1.345 ; Rise       ; var_clk:clockGenerator|var_clock ;
; RESET     ; var_clk:clockGenerator|var_clock ; 2.116 ; 2.116 ; Rise       ; var_clk:clockGenerator|var_clock ;
+-----------+----------------------------------+-------+-------+------------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                     ;
+-----------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-----------+----------------------------------+--------+--------+------------+----------------------------------+
; CLK_SEL   ; CLK50                            ; 0.000  ; 0.000  ; Rise       ; CLK50                            ;
; EN_L      ; var_clk:clockGenerator|var_clock ; -2.441 ; -2.441 ; Rise       ; var_clk:clockGenerator|var_clock ;
; IOA[*]    ; var_clk:clockGenerator|var_clock ; -0.497 ; -0.497 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOA[0]   ; var_clk:clockGenerator|var_clock ; -0.497 ; -0.497 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOA[1]   ; var_clk:clockGenerator|var_clock ; -1.020 ; -1.020 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOA[2]   ; var_clk:clockGenerator|var_clock ; -0.918 ; -0.918 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOA[3]   ; var_clk:clockGenerator|var_clock ; -3.635 ; -3.635 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOA[4]   ; var_clk:clockGenerator|var_clock ; -3.118 ; -3.118 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOA[5]   ; var_clk:clockGenerator|var_clock ; -3.306 ; -3.306 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOA[6]   ; var_clk:clockGenerator|var_clock ; -3.455 ; -3.455 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOA[7]   ; var_clk:clockGenerator|var_clock ; -3.338 ; -3.338 ; Rise       ; var_clk:clockGenerator|var_clock ;
; IOB[*]    ; var_clk:clockGenerator|var_clock ; -0.245 ; -0.245 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOB[0]   ; var_clk:clockGenerator|var_clock ; -0.420 ; -0.420 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOB[1]   ; var_clk:clockGenerator|var_clock ; -0.669 ; -0.669 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOB[2]   ; var_clk:clockGenerator|var_clock ; -0.245 ; -0.245 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOB[3]   ; var_clk:clockGenerator|var_clock ; -0.788 ; -0.788 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOB[4]   ; var_clk:clockGenerator|var_clock ; -0.448 ; -0.448 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOB[5]   ; var_clk:clockGenerator|var_clock ; -0.972 ; -0.972 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOB[6]   ; var_clk:clockGenerator|var_clock ; -0.341 ; -0.341 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOB[7]   ; var_clk:clockGenerator|var_clock ; -0.923 ; -0.923 ; Rise       ; var_clk:clockGenerator|var_clock ;
; RESET     ; var_clk:clockGenerator|var_clock ; -0.067 ; -0.067 ; Rise       ; var_clk:clockGenerator|var_clock ;
+-----------+----------------------------------+--------+--------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                  ;
+-------------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port         ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-------------------+----------------------------------+--------+--------+------------+----------------------------------+
; CLK               ; var_clk:clockGenerator|var_clock ; 1.988  ;        ; Rise       ; var_clk:clockGenerator|var_clock ;
; DataA[*]          ; var_clk:clockGenerator|var_clock ; 6.599  ; 6.599  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataA[0]         ; var_clk:clockGenerator|var_clock ; 6.370  ; 6.370  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataA[1]         ; var_clk:clockGenerator|var_clock ; 5.841  ; 5.841  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataA[2]         ; var_clk:clockGenerator|var_clock ; 6.128  ; 6.128  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataA[3]         ; var_clk:clockGenerator|var_clock ; 5.958  ; 5.958  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataA[4]         ; var_clk:clockGenerator|var_clock ; 6.118  ; 6.118  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataA[5]         ; var_clk:clockGenerator|var_clock ; 6.599  ; 6.599  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataA[6]         ; var_clk:clockGenerator|var_clock ; 6.191  ; 6.191  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataA[7]         ; var_clk:clockGenerator|var_clock ; 6.313  ; 6.313  ; Rise       ; var_clk:clockGenerator|var_clock ;
; DataB[*]          ; var_clk:clockGenerator|var_clock ; 6.845  ; 6.845  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataB[0]         ; var_clk:clockGenerator|var_clock ; 5.972  ; 5.972  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataB[1]         ; var_clk:clockGenerator|var_clock ; 6.025  ; 6.025  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataB[2]         ; var_clk:clockGenerator|var_clock ; 6.450  ; 6.450  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataB[3]         ; var_clk:clockGenerator|var_clock ; 5.956  ; 5.956  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataB[4]         ; var_clk:clockGenerator|var_clock ; 6.259  ; 6.259  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataB[5]         ; var_clk:clockGenerator|var_clock ; 6.642  ; 6.642  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataB[6]         ; var_clk:clockGenerator|var_clock ; 6.705  ; 6.705  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataB[7]         ; var_clk:clockGenerator|var_clock ; 6.845  ; 6.845  ; Rise       ; var_clk:clockGenerator|var_clock ;
; DataC[*]          ; var_clk:clockGenerator|var_clock ; 11.007 ; 11.007 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataC[0]         ; var_clk:clockGenerator|var_clock ; 10.705 ; 10.705 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataC[1]         ; var_clk:clockGenerator|var_clock ; 10.609 ; 10.609 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataC[2]         ; var_clk:clockGenerator|var_clock ; 10.891 ; 10.891 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataC[3]         ; var_clk:clockGenerator|var_clock ; 11.007 ; 11.007 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataC[4]         ; var_clk:clockGenerator|var_clock ; 10.812 ; 10.812 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataC[5]         ; var_clk:clockGenerator|var_clock ; 10.612 ; 10.612 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataC[6]         ; var_clk:clockGenerator|var_clock ; 10.493 ; 10.493 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataC[7]         ; var_clk:clockGenerator|var_clock ; 10.663 ; 10.663 ; Rise       ; var_clk:clockGenerator|var_clock ;
; DataD[*]          ; var_clk:clockGenerator|var_clock ; 8.250  ; 8.250  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataD[0]         ; var_clk:clockGenerator|var_clock ; 7.085  ; 7.085  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataD[1]         ; var_clk:clockGenerator|var_clock ; 7.540  ; 7.540  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataD[2]         ; var_clk:clockGenerator|var_clock ; 7.423  ; 7.423  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataD[3]         ; var_clk:clockGenerator|var_clock ; 7.533  ; 7.533  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataD[4]         ; var_clk:clockGenerator|var_clock ; 7.562  ; 7.562  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataD[5]         ; var_clk:clockGenerator|var_clock ; 7.699  ; 7.699  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataD[6]         ; var_clk:clockGenerator|var_clock ; 8.250  ; 8.250  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataD[7]         ; var_clk:clockGenerator|var_clock ; 7.895  ; 7.895  ; Rise       ; var_clk:clockGenerator|var_clock ;
; Din[*]            ; var_clk:clockGenerator|var_clock ; 11.316 ; 11.316 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Din[0]           ; var_clk:clockGenerator|var_clock ; 11.316 ; 11.316 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Din[1]           ; var_clk:clockGenerator|var_clock ; 10.857 ; 10.857 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Din[2]           ; var_clk:clockGenerator|var_clock ; 10.840 ; 10.840 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Din[3]           ; var_clk:clockGenerator|var_clock ; 10.897 ; 10.897 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Din[4]           ; var_clk:clockGenerator|var_clock ; 10.822 ; 10.822 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Din[5]           ; var_clk:clockGenerator|var_clock ; 11.069 ; 11.069 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Din[6]           ; var_clk:clockGenerator|var_clock ; 10.568 ; 10.568 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Din[7]           ; var_clk:clockGenerator|var_clock ; 10.387 ; 10.387 ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX0[*]           ; var_clk:clockGenerator|var_clock ; 4.261  ; 4.261  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[0]          ; var_clk:clockGenerator|var_clock ; 4.261  ; 4.261  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[1]          ; var_clk:clockGenerator|var_clock ; 4.235  ; 4.235  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[2]          ; var_clk:clockGenerator|var_clock ; 4.134  ; 4.134  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[3]          ; var_clk:clockGenerator|var_clock ; 4.244  ; 4.244  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[4]          ; var_clk:clockGenerator|var_clock ; 4.260  ; 4.260  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[5]          ; var_clk:clockGenerator|var_clock ; 4.149  ; 4.149  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[6]          ; var_clk:clockGenerator|var_clock ; 4.135  ; 4.135  ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX1[*]           ; var_clk:clockGenerator|var_clock ; 4.928  ; 4.928  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[0]          ; var_clk:clockGenerator|var_clock ; 4.928  ; 4.928  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[1]          ; var_clk:clockGenerator|var_clock ; 4.627  ; 4.627  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[2]          ; var_clk:clockGenerator|var_clock ; 4.459  ; 4.459  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[3]          ; var_clk:clockGenerator|var_clock ; 4.605  ; 4.605  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[4]          ; var_clk:clockGenerator|var_clock ; 4.506  ; 4.506  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[5]          ; var_clk:clockGenerator|var_clock ; 4.730  ; 4.730  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[6]          ; var_clk:clockGenerator|var_clock ; 4.756  ; 4.756  ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX2[*]           ; var_clk:clockGenerator|var_clock ; 4.751  ; 4.751  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[0]          ; var_clk:clockGenerator|var_clock ; 4.570  ; 4.570  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[1]          ; var_clk:clockGenerator|var_clock ; 4.512  ; 4.512  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[2]          ; var_clk:clockGenerator|var_clock ; 4.583  ; 4.583  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[3]          ; var_clk:clockGenerator|var_clock ; 4.385  ; 4.385  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[4]          ; var_clk:clockGenerator|var_clock ; 4.559  ; 4.559  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[5]          ; var_clk:clockGenerator|var_clock ; 4.751  ; 4.751  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[6]          ; var_clk:clockGenerator|var_clock ; 4.356  ; 4.356  ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX3[*]           ; var_clk:clockGenerator|var_clock ; 4.973  ; 4.973  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[0]          ; var_clk:clockGenerator|var_clock ; 4.835  ; 4.835  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[1]          ; var_clk:clockGenerator|var_clock ; 4.479  ; 4.479  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[2]          ; var_clk:clockGenerator|var_clock ; 4.973  ; 4.973  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[3]          ; var_clk:clockGenerator|var_clock ; 4.703  ; 4.703  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[4]          ; var_clk:clockGenerator|var_clock ; 4.847  ; 4.847  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[5]          ; var_clk:clockGenerator|var_clock ; 4.580  ; 4.580  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[6]          ; var_clk:clockGenerator|var_clock ; 4.603  ; 4.603  ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX4[*]           ; var_clk:clockGenerator|var_clock ; 4.648  ; 4.648  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[0]          ; var_clk:clockGenerator|var_clock ; 4.463  ; 4.463  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[1]          ; var_clk:clockGenerator|var_clock ; 4.488  ; 4.488  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[2]          ; var_clk:clockGenerator|var_clock ; 4.506  ; 4.506  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[3]          ; var_clk:clockGenerator|var_clock ; 4.610  ; 4.610  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[4]          ; var_clk:clockGenerator|var_clock ; 4.299  ; 4.299  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[5]          ; var_clk:clockGenerator|var_clock ; 4.345  ; 4.345  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[6]          ; var_clk:clockGenerator|var_clock ; 4.648  ; 4.648  ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX5[*]           ; var_clk:clockGenerator|var_clock ; 4.518  ; 4.518  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX5[0]          ; var_clk:clockGenerator|var_clock ; 4.159  ; 4.159  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX5[1]          ; var_clk:clockGenerator|var_clock ; 4.419  ; 4.419  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX5[2]          ; var_clk:clockGenerator|var_clock ; 4.449  ; 4.449  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX5[3]          ; var_clk:clockGenerator|var_clock ; 4.260  ; 4.260  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX5[4]          ; var_clk:clockGenerator|var_clock ; 4.156  ; 4.156  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX5[5]          ; var_clk:clockGenerator|var_clock ; 4.431  ; 4.431  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX5[6]          ; var_clk:clockGenerator|var_clock ; 4.518  ; 4.518  ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX6[*]           ; var_clk:clockGenerator|var_clock ; 4.857  ; 4.857  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[0]          ; var_clk:clockGenerator|var_clock ; 4.576  ; 4.576  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[1]          ; var_clk:clockGenerator|var_clock ; 4.579  ; 4.579  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[2]          ; var_clk:clockGenerator|var_clock ; 4.579  ; 4.579  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[3]          ; var_clk:clockGenerator|var_clock ; 4.857  ; 4.857  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[4]          ; var_clk:clockGenerator|var_clock ; 4.856  ; 4.856  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[5]          ; var_clk:clockGenerator|var_clock ; 4.845  ; 4.845  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[6]          ; var_clk:clockGenerator|var_clock ; 4.838  ; 4.838  ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX7[*]           ; var_clk:clockGenerator|var_clock ; 4.619  ; 4.619  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX7[0]          ; var_clk:clockGenerator|var_clock ; 4.516  ; 4.516  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX7[1]          ; var_clk:clockGenerator|var_clock ; 4.619  ; 4.619  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX7[2]          ; var_clk:clockGenerator|var_clock ; 4.606  ; 4.606  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX7[3]          ; var_clk:clockGenerator|var_clock ; 4.601  ; 4.601  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX7[4]          ; var_clk:clockGenerator|var_clock ; 4.383  ; 4.383  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX7[5]          ; var_clk:clockGenerator|var_clock ; 4.547  ; 4.547  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX7[6]          ; var_clk:clockGenerator|var_clock ; 4.604  ; 4.604  ; Rise       ; var_clk:clockGenerator|var_clock ;
; IOC[*]            ; var_clk:clockGenerator|var_clock ; 5.528  ; 5.528  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOC[0]           ; var_clk:clockGenerator|var_clock ; 5.247  ; 5.247  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOC[1]           ; var_clk:clockGenerator|var_clock ; 4.677  ; 4.677  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOC[2]           ; var_clk:clockGenerator|var_clock ; 5.528  ; 5.528  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOC[3]           ; var_clk:clockGenerator|var_clock ; 5.119  ; 5.119  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOC[4]           ; var_clk:clockGenerator|var_clock ; 5.236  ; 5.236  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOC[5]           ; var_clk:clockGenerator|var_clock ; 5.018  ; 5.018  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOC[6]           ; var_clk:clockGenerator|var_clock ; 4.851  ; 4.851  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOC[7]           ; var_clk:clockGenerator|var_clock ; 5.018  ; 5.018  ; Rise       ; var_clk:clockGenerator|var_clock ;
; IOD[*]            ; var_clk:clockGenerator|var_clock ; 4.677  ; 4.677  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOD[0]           ; var_clk:clockGenerator|var_clock ; 4.149  ; 4.149  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOD[1]           ; var_clk:clockGenerator|var_clock ; 4.399  ; 4.399  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOD[2]           ; var_clk:clockGenerator|var_clock ; 4.237  ; 4.237  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOD[3]           ; var_clk:clockGenerator|var_clock ; 4.677  ; 4.677  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOD[4]           ; var_clk:clockGenerator|var_clock ; 4.186  ; 4.186  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOD[5]           ; var_clk:clockGenerator|var_clock ; 4.064  ; 4.064  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOD[6]           ; var_clk:clockGenerator|var_clock ; 4.216  ; 4.216  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOD[7]           ; var_clk:clockGenerator|var_clock ; 4.341  ; 4.341  ; Rise       ; var_clk:clockGenerator|var_clock ;
; IOE[*]            ; var_clk:clockGenerator|var_clock ; 3.923  ; 3.923  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOE[0]           ; var_clk:clockGenerator|var_clock ; 3.900  ; 3.900  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOE[1]           ; var_clk:clockGenerator|var_clock ; 3.910  ; 3.910  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOE[2]           ; var_clk:clockGenerator|var_clock ; 3.776  ; 3.776  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOE[3]           ; var_clk:clockGenerator|var_clock ; 3.768  ; 3.768  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOE[4]           ; var_clk:clockGenerator|var_clock ; 3.923  ; 3.923  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOE[5]           ; var_clk:clockGenerator|var_clock ; 3.912  ; 3.912  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOE[6]           ; var_clk:clockGenerator|var_clock ; 3.875  ; 3.875  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOE[7]           ; var_clk:clockGenerator|var_clock ; 3.793  ; 3.793  ; Rise       ; var_clk:clockGenerator|var_clock ;
; IOF[*]            ; var_clk:clockGenerator|var_clock ; 4.037  ; 4.037  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOF[0]           ; var_clk:clockGenerator|var_clock ; 3.766  ; 3.766  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOF[1]           ; var_clk:clockGenerator|var_clock ; 3.904  ; 3.904  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOF[2]           ; var_clk:clockGenerator|var_clock ; 4.037  ; 4.037  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOF[3]           ; var_clk:clockGenerator|var_clock ; 3.954  ; 3.954  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOF[4]           ; var_clk:clockGenerator|var_clock ; 3.574  ; 3.574  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOF[5]           ; var_clk:clockGenerator|var_clock ; 3.912  ; 3.912  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOF[6]           ; var_clk:clockGenerator|var_clock ; 3.836  ; 3.836  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOF[7]           ; var_clk:clockGenerator|var_clock ; 3.862  ; 3.862  ; Rise       ; var_clk:clockGenerator|var_clock ;
; IOG[*]            ; var_clk:clockGenerator|var_clock ; 3.916  ; 3.916  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOG[0]           ; var_clk:clockGenerator|var_clock ; 3.880  ; 3.880  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOG[1]           ; var_clk:clockGenerator|var_clock ; 3.916  ; 3.916  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOG[2]           ; var_clk:clockGenerator|var_clock ; 3.804  ; 3.804  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOG[3]           ; var_clk:clockGenerator|var_clock ; 3.804  ; 3.804  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOG[4]           ; var_clk:clockGenerator|var_clock ; 3.852  ; 3.852  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOG[5]           ; var_clk:clockGenerator|var_clock ; 3.867  ; 3.867  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOG[6]           ; var_clk:clockGenerator|var_clock ; 3.862  ; 3.862  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOG[7]           ; var_clk:clockGenerator|var_clock ; 3.810  ; 3.810  ; Rise       ; var_clk:clockGenerator|var_clock ;
; IOH[*]            ; var_clk:clockGenerator|var_clock ; 4.389  ; 4.389  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOH[0]           ; var_clk:clockGenerator|var_clock ; 3.895  ; 3.895  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOH[1]           ; var_clk:clockGenerator|var_clock ; 4.175  ; 4.175  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOH[2]           ; var_clk:clockGenerator|var_clock ; 4.151  ; 4.151  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOH[3]           ; var_clk:clockGenerator|var_clock ; 4.009  ; 4.009  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOH[4]           ; var_clk:clockGenerator|var_clock ; 4.197  ; 4.197  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOH[5]           ; var_clk:clockGenerator|var_clock ; 4.389  ; 4.389  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOH[6]           ; var_clk:clockGenerator|var_clock ; 4.200  ; 4.200  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOH[7]           ; var_clk:clockGenerator|var_clock ; 4.043  ; 4.043  ; Rise       ; var_clk:clockGenerator|var_clock ;
; Iin[*]            ; var_clk:clockGenerator|var_clock ; 5.624  ; 5.624  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[0]           ; var_clk:clockGenerator|var_clock ; 5.624  ; 5.624  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[1]           ; var_clk:clockGenerator|var_clock ; 5.181  ; 5.181  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[2]           ; var_clk:clockGenerator|var_clock ; 5.120  ; 5.120  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[3]           ; var_clk:clockGenerator|var_clock ; 5.548  ; 5.548  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[4]           ; var_clk:clockGenerator|var_clock ; 5.439  ; 5.439  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[5]           ; var_clk:clockGenerator|var_clock ; 5.200  ; 5.200  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[6]           ; var_clk:clockGenerator|var_clock ; 4.910  ; 4.910  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[7]           ; var_clk:clockGenerator|var_clock ; 4.899  ; 4.899  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[8]           ; var_clk:clockGenerator|var_clock ; 4.940  ; 4.940  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[9]           ; var_clk:clockGenerator|var_clock ; 4.990  ; 4.990  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[10]          ; var_clk:clockGenerator|var_clock ; 5.383  ; 5.383  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[11]          ; var_clk:clockGenerator|var_clock ; 5.186  ; 5.186  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[12]          ; var_clk:clockGenerator|var_clock ; 4.987  ; 4.987  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[13]          ; var_clk:clockGenerator|var_clock ; 5.076  ; 5.076  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[14]          ; var_clk:clockGenerator|var_clock ; 4.754  ; 4.754  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[15]          ; var_clk:clockGenerator|var_clock ; 5.240  ; 5.240  ; Rise       ; var_clk:clockGenerator|var_clock ;
; LEDARRAYGREEN[*]  ; var_clk:clockGenerator|var_clock ; 4.739  ; 4.739  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[0] ; var_clk:clockGenerator|var_clock ; 4.178  ; 4.178  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[1] ; var_clk:clockGenerator|var_clock ; 4.097  ; 4.097  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[2] ; var_clk:clockGenerator|var_clock ; 4.279  ; 4.279  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[3] ; var_clk:clockGenerator|var_clock ; 4.739  ; 4.739  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[4] ; var_clk:clockGenerator|var_clock ; 4.233  ; 4.233  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[5] ; var_clk:clockGenerator|var_clock ; 4.119  ; 4.119  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[6] ; var_clk:clockGenerator|var_clock ; 4.465  ; 4.465  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[7] ; var_clk:clockGenerator|var_clock ; 4.436  ; 4.436  ; Rise       ; var_clk:clockGenerator|var_clock ;
; LEDARRAYRED[*]    ; var_clk:clockGenerator|var_clock ; 5.730  ; 5.730  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[0]   ; var_clk:clockGenerator|var_clock ; 4.979  ; 4.979  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[1]   ; var_clk:clockGenerator|var_clock ; 4.862  ; 4.862  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[2]   ; var_clk:clockGenerator|var_clock ; 5.730  ; 5.730  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[3]   ; var_clk:clockGenerator|var_clock ; 5.000  ; 5.000  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[4]   ; var_clk:clockGenerator|var_clock ; 5.373  ; 5.373  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[5]   ; var_clk:clockGenerator|var_clock ; 5.041  ; 5.041  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[6]   ; var_clk:clockGenerator|var_clock ; 5.079  ; 5.079  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[7]   ; var_clk:clockGenerator|var_clock ; 5.107  ; 5.107  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[17]  ; var_clk:clockGenerator|var_clock ; 1.996  ;        ; Rise       ; var_clk:clockGenerator|var_clock ;
; MW                ; var_clk:clockGenerator|var_clock ; 5.704  ; 5.704  ; Rise       ; var_clk:clockGenerator|var_clock ;
; NextPC[*]         ; var_clk:clockGenerator|var_clock ; 9.907  ; 9.907  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  NextPC[1]        ; var_clk:clockGenerator|var_clock ; 9.683  ; 9.683  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  NextPC[2]        ; var_clk:clockGenerator|var_clock ; 9.719  ; 9.719  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  NextPC[3]        ; var_clk:clockGenerator|var_clock ; 9.907  ; 9.907  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  NextPC[4]        ; var_clk:clockGenerator|var_clock ; 9.719  ; 9.719  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  NextPC[5]        ; var_clk:clockGenerator|var_clock ; 9.806  ; 9.806  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  NextPC[6]        ; var_clk:clockGenerator|var_clock ; 9.742  ; 9.742  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  NextPC[7]        ; var_clk:clockGenerator|var_clock ; 9.740  ; 9.740  ; Rise       ; var_clk:clockGenerator|var_clock ;
; PC[*]             ; var_clk:clockGenerator|var_clock ; 4.215  ; 4.215  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  PC[1]            ; var_clk:clockGenerator|var_clock ; 4.008  ; 4.008  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  PC[2]            ; var_clk:clockGenerator|var_clock ; 4.011  ; 4.011  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  PC[3]            ; var_clk:clockGenerator|var_clock ; 3.734  ; 3.734  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  PC[4]            ; var_clk:clockGenerator|var_clock ; 4.020  ; 4.020  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  PC[5]            ; var_clk:clockGenerator|var_clock ; 4.215  ; 4.215  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  PC[6]            ; var_clk:clockGenerator|var_clock ; 3.999  ; 3.999  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  PC[7]            ; var_clk:clockGenerator|var_clock ; 4.135  ; 4.135  ; Rise       ; var_clk:clockGenerator|var_clock ;
; CLK               ; var_clk:clockGenerator|var_clock ;        ; 1.988  ; Fall       ; var_clk:clockGenerator|var_clock ;
; LEDARRAYRED[*]    ; var_clk:clockGenerator|var_clock ;        ; 1.996  ; Fall       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[17]  ; var_clk:clockGenerator|var_clock ;        ; 1.996  ; Fall       ; var_clk:clockGenerator|var_clock ;
+-------------------+----------------------------------+--------+--------+------------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                        ;
+-------------------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port         ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-------------------+----------------------------------+-------+-------+------------+----------------------------------+
; CLK               ; var_clk:clockGenerator|var_clock ; 1.988 ;       ; Rise       ; var_clk:clockGenerator|var_clock ;
; DataA[*]          ; var_clk:clockGenerator|var_clock ; 4.648 ; 4.648 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataA[0]         ; var_clk:clockGenerator|var_clock ; 5.229 ; 5.229 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataA[1]         ; var_clk:clockGenerator|var_clock ; 4.679 ; 4.679 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataA[2]         ; var_clk:clockGenerator|var_clock ; 4.958 ; 4.958 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataA[3]         ; var_clk:clockGenerator|var_clock ; 4.788 ; 4.788 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataA[4]         ; var_clk:clockGenerator|var_clock ; 4.648 ; 4.648 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataA[5]         ; var_clk:clockGenerator|var_clock ; 5.138 ; 5.138 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataA[6]         ; var_clk:clockGenerator|var_clock ; 5.026 ; 5.026 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataA[7]         ; var_clk:clockGenerator|var_clock ; 4.917 ; 4.917 ; Rise       ; var_clk:clockGenerator|var_clock ;
; DataB[*]          ; var_clk:clockGenerator|var_clock ; 4.752 ; 4.752 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataB[0]         ; var_clk:clockGenerator|var_clock ; 4.873 ; 4.873 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataB[1]         ; var_clk:clockGenerator|var_clock ; 5.025 ; 5.025 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataB[2]         ; var_clk:clockGenerator|var_clock ; 5.104 ; 5.104 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataB[3]         ; var_clk:clockGenerator|var_clock ; 4.752 ; 4.752 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataB[4]         ; var_clk:clockGenerator|var_clock ; 4.967 ; 4.967 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataB[5]         ; var_clk:clockGenerator|var_clock ; 5.269 ; 5.269 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataB[6]         ; var_clk:clockGenerator|var_clock ; 5.311 ; 5.311 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataB[7]         ; var_clk:clockGenerator|var_clock ; 5.235 ; 5.235 ; Rise       ; var_clk:clockGenerator|var_clock ;
; DataC[*]          ; var_clk:clockGenerator|var_clock ; 5.336 ; 5.336 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataC[0]         ; var_clk:clockGenerator|var_clock ; 6.041 ; 6.041 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataC[1]         ; var_clk:clockGenerator|var_clock ; 5.514 ; 5.514 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataC[2]         ; var_clk:clockGenerator|var_clock ; 5.874 ; 5.874 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataC[3]         ; var_clk:clockGenerator|var_clock ; 6.151 ; 6.151 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataC[4]         ; var_clk:clockGenerator|var_clock ; 5.657 ; 5.657 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataC[5]         ; var_clk:clockGenerator|var_clock ; 5.651 ; 5.651 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataC[6]         ; var_clk:clockGenerator|var_clock ; 5.336 ; 5.336 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataC[7]         ; var_clk:clockGenerator|var_clock ; 5.734 ; 5.734 ; Rise       ; var_clk:clockGenerator|var_clock ;
; DataD[*]          ; var_clk:clockGenerator|var_clock ; 5.240 ; 5.240 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataD[0]         ; var_clk:clockGenerator|var_clock ; 5.243 ; 5.243 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataD[1]         ; var_clk:clockGenerator|var_clock ; 5.626 ; 5.626 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataD[2]         ; var_clk:clockGenerator|var_clock ; 5.455 ; 5.455 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataD[3]         ; var_clk:clockGenerator|var_clock ; 5.509 ; 5.509 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataD[4]         ; var_clk:clockGenerator|var_clock ; 5.240 ; 5.240 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataD[5]         ; var_clk:clockGenerator|var_clock ; 5.582 ; 5.582 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataD[6]         ; var_clk:clockGenerator|var_clock ; 5.918 ; 5.918 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataD[7]         ; var_clk:clockGenerator|var_clock ; 5.417 ; 5.417 ; Rise       ; var_clk:clockGenerator|var_clock ;
; Din[*]            ; var_clk:clockGenerator|var_clock ; 5.411 ; 5.411 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Din[0]           ; var_clk:clockGenerator|var_clock ; 6.409 ; 6.409 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Din[1]           ; var_clk:clockGenerator|var_clock ; 5.762 ; 5.762 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Din[2]           ; var_clk:clockGenerator|var_clock ; 5.823 ; 5.823 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Din[3]           ; var_clk:clockGenerator|var_clock ; 6.041 ; 6.041 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Din[4]           ; var_clk:clockGenerator|var_clock ; 5.667 ; 5.667 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Din[5]           ; var_clk:clockGenerator|var_clock ; 6.108 ; 6.108 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Din[6]           ; var_clk:clockGenerator|var_clock ; 5.411 ; 5.411 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Din[7]           ; var_clk:clockGenerator|var_clock ; 5.458 ; 5.458 ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX0[*]           ; var_clk:clockGenerator|var_clock ; 3.837 ; 3.837 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[0]          ; var_clk:clockGenerator|var_clock ; 4.136 ; 4.136 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[1]          ; var_clk:clockGenerator|var_clock ; 3.935 ; 3.935 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[2]          ; var_clk:clockGenerator|var_clock ; 3.955 ; 3.955 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[3]          ; var_clk:clockGenerator|var_clock ; 4.117 ; 4.117 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[4]          ; var_clk:clockGenerator|var_clock ; 4.131 ; 4.131 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[5]          ; var_clk:clockGenerator|var_clock ; 4.019 ; 4.019 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[6]          ; var_clk:clockGenerator|var_clock ; 3.837 ; 3.837 ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX1[*]           ; var_clk:clockGenerator|var_clock ; 4.090 ; 4.090 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[0]          ; var_clk:clockGenerator|var_clock ; 4.567 ; 4.567 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[1]          ; var_clk:clockGenerator|var_clock ; 4.265 ; 4.265 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[2]          ; var_clk:clockGenerator|var_clock ; 4.090 ; 4.090 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[3]          ; var_clk:clockGenerator|var_clock ; 4.325 ; 4.325 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[4]          ; var_clk:clockGenerator|var_clock ; 4.336 ; 4.336 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[5]          ; var_clk:clockGenerator|var_clock ; 4.319 ; 4.319 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[6]          ; var_clk:clockGenerator|var_clock ; 4.345 ; 4.345 ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX2[*]           ; var_clk:clockGenerator|var_clock ; 4.093 ; 4.093 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[0]          ; var_clk:clockGenerator|var_clock ; 4.363 ; 4.363 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[1]          ; var_clk:clockGenerator|var_clock ; 4.314 ; 4.314 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[2]          ; var_clk:clockGenerator|var_clock ; 4.385 ; 4.385 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[3]          ; var_clk:clockGenerator|var_clock ; 4.189 ; 4.189 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[4]          ; var_clk:clockGenerator|var_clock ; 4.355 ; 4.355 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[5]          ; var_clk:clockGenerator|var_clock ; 4.544 ; 4.544 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[6]          ; var_clk:clockGenerator|var_clock ; 4.093 ; 4.093 ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX3[*]           ; var_clk:clockGenerator|var_clock ; 4.286 ; 4.286 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[0]          ; var_clk:clockGenerator|var_clock ; 4.638 ; 4.638 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[1]          ; var_clk:clockGenerator|var_clock ; 4.286 ; 4.286 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[2]          ; var_clk:clockGenerator|var_clock ; 4.780 ; 4.780 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[3]          ; var_clk:clockGenerator|var_clock ; 4.510 ; 4.510 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[4]          ; var_clk:clockGenerator|var_clock ; 4.648 ; 4.648 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[5]          ; var_clk:clockGenerator|var_clock ; 4.389 ; 4.389 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[6]          ; var_clk:clockGenerator|var_clock ; 4.409 ; 4.409 ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX4[*]           ; var_clk:clockGenerator|var_clock ; 4.157 ; 4.157 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[0]          ; var_clk:clockGenerator|var_clock ; 4.355 ; 4.355 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[1]          ; var_clk:clockGenerator|var_clock ; 4.382 ; 4.382 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[2]          ; var_clk:clockGenerator|var_clock ; 4.396 ; 4.396 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[3]          ; var_clk:clockGenerator|var_clock ; 4.503 ; 4.503 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[4]          ; var_clk:clockGenerator|var_clock ; 4.189 ; 4.189 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[5]          ; var_clk:clockGenerator|var_clock ; 4.157 ; 4.157 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[6]          ; var_clk:clockGenerator|var_clock ; 4.544 ; 4.544 ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX5[*]           ; var_clk:clockGenerator|var_clock ; 4.073 ; 4.073 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX5[0]          ; var_clk:clockGenerator|var_clock ; 4.091 ; 4.091 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX5[1]          ; var_clk:clockGenerator|var_clock ; 4.351 ; 4.351 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX5[2]          ; var_clk:clockGenerator|var_clock ; 4.377 ; 4.377 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX5[3]          ; var_clk:clockGenerator|var_clock ; 4.192 ; 4.192 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX5[4]          ; var_clk:clockGenerator|var_clock ; 4.073 ; 4.073 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX5[5]          ; var_clk:clockGenerator|var_clock ; 4.347 ; 4.347 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX5[6]          ; var_clk:clockGenerator|var_clock ; 4.447 ; 4.447 ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX6[*]           ; var_clk:clockGenerator|var_clock ; 3.979 ; 3.979 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[0]          ; var_clk:clockGenerator|var_clock ; 3.979 ; 3.979 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[1]          ; var_clk:clockGenerator|var_clock ; 3.983 ; 3.983 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[2]          ; var_clk:clockGenerator|var_clock ; 3.981 ; 3.981 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[3]          ; var_clk:clockGenerator|var_clock ; 4.257 ; 4.257 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[4]          ; var_clk:clockGenerator|var_clock ; 4.263 ; 4.263 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[5]          ; var_clk:clockGenerator|var_clock ; 4.248 ; 4.248 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[6]          ; var_clk:clockGenerator|var_clock ; 4.238 ; 4.238 ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX7[*]           ; var_clk:clockGenerator|var_clock ; 4.131 ; 4.131 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX7[0]          ; var_clk:clockGenerator|var_clock ; 4.267 ; 4.267 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX7[1]          ; var_clk:clockGenerator|var_clock ; 4.371 ; 4.371 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX7[2]          ; var_clk:clockGenerator|var_clock ; 4.353 ; 4.353 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX7[3]          ; var_clk:clockGenerator|var_clock ; 4.351 ; 4.351 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX7[4]          ; var_clk:clockGenerator|var_clock ; 4.131 ; 4.131 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX7[5]          ; var_clk:clockGenerator|var_clock ; 4.292 ; 4.292 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX7[6]          ; var_clk:clockGenerator|var_clock ; 4.352 ; 4.352 ; Rise       ; var_clk:clockGenerator|var_clock ;
; IOC[*]            ; var_clk:clockGenerator|var_clock ; 4.677 ; 4.677 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOC[0]           ; var_clk:clockGenerator|var_clock ; 5.247 ; 5.247 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOC[1]           ; var_clk:clockGenerator|var_clock ; 4.677 ; 4.677 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOC[2]           ; var_clk:clockGenerator|var_clock ; 5.528 ; 5.528 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOC[3]           ; var_clk:clockGenerator|var_clock ; 5.119 ; 5.119 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOC[4]           ; var_clk:clockGenerator|var_clock ; 5.236 ; 5.236 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOC[5]           ; var_clk:clockGenerator|var_clock ; 5.018 ; 5.018 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOC[6]           ; var_clk:clockGenerator|var_clock ; 4.851 ; 4.851 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOC[7]           ; var_clk:clockGenerator|var_clock ; 5.018 ; 5.018 ; Rise       ; var_clk:clockGenerator|var_clock ;
; IOD[*]            ; var_clk:clockGenerator|var_clock ; 4.064 ; 4.064 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOD[0]           ; var_clk:clockGenerator|var_clock ; 4.149 ; 4.149 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOD[1]           ; var_clk:clockGenerator|var_clock ; 4.399 ; 4.399 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOD[2]           ; var_clk:clockGenerator|var_clock ; 4.237 ; 4.237 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOD[3]           ; var_clk:clockGenerator|var_clock ; 4.677 ; 4.677 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOD[4]           ; var_clk:clockGenerator|var_clock ; 4.186 ; 4.186 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOD[5]           ; var_clk:clockGenerator|var_clock ; 4.064 ; 4.064 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOD[6]           ; var_clk:clockGenerator|var_clock ; 4.216 ; 4.216 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOD[7]           ; var_clk:clockGenerator|var_clock ; 4.341 ; 4.341 ; Rise       ; var_clk:clockGenerator|var_clock ;
; IOE[*]            ; var_clk:clockGenerator|var_clock ; 3.768 ; 3.768 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOE[0]           ; var_clk:clockGenerator|var_clock ; 3.900 ; 3.900 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOE[1]           ; var_clk:clockGenerator|var_clock ; 3.910 ; 3.910 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOE[2]           ; var_clk:clockGenerator|var_clock ; 3.776 ; 3.776 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOE[3]           ; var_clk:clockGenerator|var_clock ; 3.768 ; 3.768 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOE[4]           ; var_clk:clockGenerator|var_clock ; 3.923 ; 3.923 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOE[5]           ; var_clk:clockGenerator|var_clock ; 3.912 ; 3.912 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOE[6]           ; var_clk:clockGenerator|var_clock ; 3.875 ; 3.875 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOE[7]           ; var_clk:clockGenerator|var_clock ; 3.793 ; 3.793 ; Rise       ; var_clk:clockGenerator|var_clock ;
; IOF[*]            ; var_clk:clockGenerator|var_clock ; 3.574 ; 3.574 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOF[0]           ; var_clk:clockGenerator|var_clock ; 3.766 ; 3.766 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOF[1]           ; var_clk:clockGenerator|var_clock ; 3.904 ; 3.904 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOF[2]           ; var_clk:clockGenerator|var_clock ; 4.037 ; 4.037 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOF[3]           ; var_clk:clockGenerator|var_clock ; 3.954 ; 3.954 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOF[4]           ; var_clk:clockGenerator|var_clock ; 3.574 ; 3.574 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOF[5]           ; var_clk:clockGenerator|var_clock ; 3.912 ; 3.912 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOF[6]           ; var_clk:clockGenerator|var_clock ; 3.836 ; 3.836 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOF[7]           ; var_clk:clockGenerator|var_clock ; 3.862 ; 3.862 ; Rise       ; var_clk:clockGenerator|var_clock ;
; IOG[*]            ; var_clk:clockGenerator|var_clock ; 3.804 ; 3.804 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOG[0]           ; var_clk:clockGenerator|var_clock ; 3.880 ; 3.880 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOG[1]           ; var_clk:clockGenerator|var_clock ; 3.916 ; 3.916 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOG[2]           ; var_clk:clockGenerator|var_clock ; 3.804 ; 3.804 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOG[3]           ; var_clk:clockGenerator|var_clock ; 3.804 ; 3.804 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOG[4]           ; var_clk:clockGenerator|var_clock ; 3.852 ; 3.852 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOG[5]           ; var_clk:clockGenerator|var_clock ; 3.867 ; 3.867 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOG[6]           ; var_clk:clockGenerator|var_clock ; 3.862 ; 3.862 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOG[7]           ; var_clk:clockGenerator|var_clock ; 3.810 ; 3.810 ; Rise       ; var_clk:clockGenerator|var_clock ;
; IOH[*]            ; var_clk:clockGenerator|var_clock ; 3.895 ; 3.895 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOH[0]           ; var_clk:clockGenerator|var_clock ; 3.895 ; 3.895 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOH[1]           ; var_clk:clockGenerator|var_clock ; 4.175 ; 4.175 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOH[2]           ; var_clk:clockGenerator|var_clock ; 4.151 ; 4.151 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOH[3]           ; var_clk:clockGenerator|var_clock ; 4.009 ; 4.009 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOH[4]           ; var_clk:clockGenerator|var_clock ; 4.197 ; 4.197 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOH[5]           ; var_clk:clockGenerator|var_clock ; 4.389 ; 4.389 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOH[6]           ; var_clk:clockGenerator|var_clock ; 4.200 ; 4.200 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOH[7]           ; var_clk:clockGenerator|var_clock ; 4.043 ; 4.043 ; Rise       ; var_clk:clockGenerator|var_clock ;
; Iin[*]            ; var_clk:clockGenerator|var_clock ; 4.395 ; 4.395 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[0]           ; var_clk:clockGenerator|var_clock ; 5.130 ; 5.130 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[1]           ; var_clk:clockGenerator|var_clock ; 4.831 ; 4.831 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[2]           ; var_clk:clockGenerator|var_clock ; 4.788 ; 4.788 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[3]           ; var_clk:clockGenerator|var_clock ; 4.826 ; 4.826 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[4]           ; var_clk:clockGenerator|var_clock ; 4.752 ; 4.752 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[5]           ; var_clk:clockGenerator|var_clock ; 4.833 ; 4.833 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[6]           ; var_clk:clockGenerator|var_clock ; 4.395 ; 4.395 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[7]           ; var_clk:clockGenerator|var_clock ; 4.668 ; 4.668 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[8]           ; var_clk:clockGenerator|var_clock ; 4.675 ; 4.675 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[9]           ; var_clk:clockGenerator|var_clock ; 4.764 ; 4.764 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[10]          ; var_clk:clockGenerator|var_clock ; 4.992 ; 4.992 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[11]          ; var_clk:clockGenerator|var_clock ; 4.949 ; 4.949 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[12]          ; var_clk:clockGenerator|var_clock ; 4.538 ; 4.538 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[13]          ; var_clk:clockGenerator|var_clock ; 4.743 ; 4.743 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[14]          ; var_clk:clockGenerator|var_clock ; 4.514 ; 4.514 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[15]          ; var_clk:clockGenerator|var_clock ; 4.813 ; 4.813 ; Rise       ; var_clk:clockGenerator|var_clock ;
; LEDARRAYGREEN[*]  ; var_clk:clockGenerator|var_clock ; 4.097 ; 4.097 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[0] ; var_clk:clockGenerator|var_clock ; 4.178 ; 4.178 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[1] ; var_clk:clockGenerator|var_clock ; 4.097 ; 4.097 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[2] ; var_clk:clockGenerator|var_clock ; 4.279 ; 4.279 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[3] ; var_clk:clockGenerator|var_clock ; 4.739 ; 4.739 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[4] ; var_clk:clockGenerator|var_clock ; 4.233 ; 4.233 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[5] ; var_clk:clockGenerator|var_clock ; 4.119 ; 4.119 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[6] ; var_clk:clockGenerator|var_clock ; 4.465 ; 4.465 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[7] ; var_clk:clockGenerator|var_clock ; 4.436 ; 4.436 ; Rise       ; var_clk:clockGenerator|var_clock ;
; LEDARRAYRED[*]    ; var_clk:clockGenerator|var_clock ; 1.996 ; 4.862 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[0]   ; var_clk:clockGenerator|var_clock ; 4.979 ; 4.979 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[1]   ; var_clk:clockGenerator|var_clock ; 4.862 ; 4.862 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[2]   ; var_clk:clockGenerator|var_clock ; 5.730 ; 5.730 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[3]   ; var_clk:clockGenerator|var_clock ; 5.000 ; 5.000 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[4]   ; var_clk:clockGenerator|var_clock ; 5.373 ; 5.373 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[5]   ; var_clk:clockGenerator|var_clock ; 5.041 ; 5.041 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[6]   ; var_clk:clockGenerator|var_clock ; 5.079 ; 5.079 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[7]   ; var_clk:clockGenerator|var_clock ; 5.107 ; 5.107 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[17]  ; var_clk:clockGenerator|var_clock ; 1.996 ;       ; Rise       ; var_clk:clockGenerator|var_clock ;
; MW                ; var_clk:clockGenerator|var_clock ; 5.144 ; 5.144 ; Rise       ; var_clk:clockGenerator|var_clock ;
; NextPC[*]         ; var_clk:clockGenerator|var_clock ; 4.699 ; 4.699 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  NextPC[1]        ; var_clk:clockGenerator|var_clock ; 4.935 ; 4.935 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  NextPC[2]        ; var_clk:clockGenerator|var_clock ; 4.699 ; 4.699 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  NextPC[3]        ; var_clk:clockGenerator|var_clock ; 4.942 ; 4.942 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  NextPC[4]        ; var_clk:clockGenerator|var_clock ; 4.906 ; 4.906 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  NextPC[5]        ; var_clk:clockGenerator|var_clock ; 5.131 ; 5.131 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  NextPC[6]        ; var_clk:clockGenerator|var_clock ; 5.117 ; 5.117 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  NextPC[7]        ; var_clk:clockGenerator|var_clock ; 5.226 ; 5.226 ; Rise       ; var_clk:clockGenerator|var_clock ;
; PC[*]             ; var_clk:clockGenerator|var_clock ; 3.734 ; 3.734 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  PC[1]            ; var_clk:clockGenerator|var_clock ; 4.008 ; 4.008 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  PC[2]            ; var_clk:clockGenerator|var_clock ; 4.011 ; 4.011 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  PC[3]            ; var_clk:clockGenerator|var_clock ; 3.734 ; 3.734 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  PC[4]            ; var_clk:clockGenerator|var_clock ; 4.020 ; 4.020 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  PC[5]            ; var_clk:clockGenerator|var_clock ; 4.215 ; 4.215 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  PC[6]            ; var_clk:clockGenerator|var_clock ; 3.999 ; 3.999 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  PC[7]            ; var_clk:clockGenerator|var_clock ; 4.135 ; 4.135 ; Rise       ; var_clk:clockGenerator|var_clock ;
; CLK               ; var_clk:clockGenerator|var_clock ;       ; 1.988 ; Fall       ; var_clk:clockGenerator|var_clock ;
; LEDARRAYRED[*]    ; var_clk:clockGenerator|var_clock ;       ; 1.996 ; Fall       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[17]  ; var_clk:clockGenerator|var_clock ;       ; 1.996 ; Fall       ; var_clk:clockGenerator|var_clock ;
+-------------------+----------------------------------+-------+-------+------------+----------------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; EN_L       ; NextPC[1]   ; 7.470 ; 7.745 ; 7.745 ; 7.470 ;
; EN_L       ; NextPC[2]   ; 7.488 ; 7.800 ; 7.800 ; 7.488 ;
; EN_L       ; NextPC[3]   ; 7.690 ; 8.068 ; 8.068 ; 7.690 ;
; EN_L       ; NextPC[4]   ; 7.480 ; 7.800 ; 7.800 ; 7.480 ;
; EN_L       ; NextPC[5]   ; 7.581 ; 7.876 ; 7.876 ; 7.581 ;
; EN_L       ; NextPC[6]   ; 7.723 ; 7.798 ; 7.798 ; 7.723 ;
; EN_L       ; NextPC[7]   ; 7.674 ; 7.886 ; 7.886 ; 7.674 ;
; IOA[0]     ; DataC[0]    ; 4.489 ; 4.489 ; 4.489 ; 4.489 ;
; IOA[0]     ; Din[0]      ; 5.100 ; 5.100 ; 5.100 ; 5.100 ;
; IOA[1]     ; DataC[1]    ; 4.735 ; 4.735 ; 4.735 ; 4.735 ;
; IOA[1]     ; Din[1]      ; 4.983 ; 4.983 ; 4.983 ; 4.983 ;
; IOA[2]     ; DataC[2]    ; 5.118 ; 5.118 ; 5.118 ; 5.118 ;
; IOA[2]     ; Din[2]      ; 5.067 ; 5.067 ; 5.067 ; 5.067 ;
; IOA[3]     ; DataC[3]    ; 8.070 ; 8.070 ; 8.070 ; 8.070 ;
; IOA[3]     ; Din[3]      ; 7.960 ; 7.960 ; 7.960 ; 7.960 ;
; IOA[4]     ; DataC[4]    ; 7.215 ; 7.215 ; 7.215 ; 7.215 ;
; IOA[4]     ; Din[4]      ; 7.225 ; 7.225 ; 7.225 ; 7.225 ;
; IOA[5]     ; DataC[5]    ; 7.338 ; 7.338 ; 7.338 ; 7.338 ;
; IOA[5]     ; Din[5]      ; 7.795 ; 7.795 ; 7.795 ; 7.795 ;
; IOA[6]     ; DataC[6]    ; 7.160 ; 7.160 ; 7.160 ; 7.160 ;
; IOA[6]     ; Din[6]      ; 7.235 ; 7.235 ; 7.235 ; 7.235 ;
; IOA[7]     ; DataC[7]    ; 7.257 ; 7.257 ; 7.257 ; 7.257 ;
; IOA[7]     ; Din[7]      ; 6.981 ; 6.981 ; 6.981 ; 6.981 ;
; IOB[0]     ; DataC[0]    ; 4.412 ;       ;       ; 4.412 ;
; IOB[0]     ; Din[0]      ; 5.023 ;       ;       ; 5.023 ;
; IOB[1]     ; DataC[1]    ; 4.384 ; 4.384 ; 4.384 ; 4.384 ;
; IOB[1]     ; Din[1]      ; 4.632 ; 4.632 ; 4.632 ; 4.632 ;
; IOB[2]     ; DataC[2]    ; 4.445 ;       ;       ; 4.445 ;
; IOB[2]     ; Din[2]      ; 4.394 ;       ;       ; 4.394 ;
; IOB[3]     ; DataC[3]    ; 5.223 ; 5.223 ; 5.223 ; 5.223 ;
; IOB[3]     ; Din[3]      ; 5.113 ; 5.113 ; 5.113 ; 5.113 ;
; IOB[4]     ; DataC[4]    ; 4.545 ;       ;       ; 4.545 ;
; IOB[4]     ; Din[4]      ; 4.555 ;       ;       ; 4.555 ;
; IOB[5]     ; DataC[5]    ; 5.004 ; 5.004 ; 5.004 ; 5.004 ;
; IOB[5]     ; Din[5]      ; 5.461 ; 5.461 ; 5.461 ; 5.461 ;
; IOB[6]     ; DataC[6]    ; 4.046 ;       ;       ; 4.046 ;
; IOB[6]     ; Din[6]      ; 4.121 ;       ;       ; 4.121 ;
; IOB[7]     ; DataC[7]    ; 4.842 ; 4.842 ; 4.842 ; 4.842 ;
; IOB[7]     ; Din[7]      ; 4.566 ; 4.566 ; 4.566 ; 4.566 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; EN_L       ; NextPC[1]   ; 7.470 ; 7.745 ; 7.745 ; 7.470 ;
; EN_L       ; NextPC[2]   ; 7.488 ; 7.800 ; 7.800 ; 7.488 ;
; EN_L       ; NextPC[3]   ; 7.690 ; 8.068 ; 8.068 ; 7.690 ;
; EN_L       ; NextPC[4]   ; 7.480 ; 7.800 ; 7.800 ; 7.480 ;
; EN_L       ; NextPC[5]   ; 7.581 ; 7.876 ; 7.876 ; 7.581 ;
; EN_L       ; NextPC[6]   ; 7.723 ; 7.798 ; 7.798 ; 7.723 ;
; EN_L       ; NextPC[7]   ; 7.674 ; 7.886 ; 7.886 ; 7.674 ;
; IOA[0]     ; DataC[0]    ; 4.489 ; 4.489 ; 4.489 ; 4.489 ;
; IOA[0]     ; Din[0]      ; 5.100 ; 5.100 ; 5.100 ; 5.100 ;
; IOA[1]     ; DataC[1]    ; 4.735 ; 4.735 ; 4.735 ; 4.735 ;
; IOA[1]     ; Din[1]      ; 4.983 ; 4.983 ; 4.983 ; 4.983 ;
; IOA[2]     ; DataC[2]    ; 5.118 ; 5.118 ; 5.118 ; 5.118 ;
; IOA[2]     ; Din[2]      ; 5.067 ; 5.067 ; 5.067 ; 5.067 ;
; IOA[3]     ; DataC[3]    ; 8.070 ; 8.070 ; 8.070 ; 8.070 ;
; IOA[3]     ; Din[3]      ; 7.960 ; 7.960 ; 7.960 ; 7.960 ;
; IOA[4]     ; DataC[4]    ; 7.215 ; 7.215 ; 7.215 ; 7.215 ;
; IOA[4]     ; Din[4]      ; 7.225 ; 7.225 ; 7.225 ; 7.225 ;
; IOA[5]     ; DataC[5]    ; 7.338 ; 7.338 ; 7.338 ; 7.338 ;
; IOA[5]     ; Din[5]      ; 7.795 ; 7.795 ; 7.795 ; 7.795 ;
; IOA[6]     ; DataC[6]    ; 7.160 ; 7.160 ; 7.160 ; 7.160 ;
; IOA[6]     ; Din[6]      ; 7.235 ; 7.235 ; 7.235 ; 7.235 ;
; IOA[7]     ; DataC[7]    ; 7.257 ; 7.257 ; 7.257 ; 7.257 ;
; IOA[7]     ; Din[7]      ; 6.981 ; 6.981 ; 6.981 ; 6.981 ;
; IOB[0]     ; DataC[0]    ; 4.412 ;       ;       ; 4.412 ;
; IOB[0]     ; Din[0]      ; 5.023 ;       ;       ; 5.023 ;
; IOB[1]     ; DataC[1]    ; 4.384 ; 4.384 ; 4.384 ; 4.384 ;
; IOB[1]     ; Din[1]      ; 4.632 ; 4.632 ; 4.632 ; 4.632 ;
; IOB[2]     ; DataC[2]    ; 4.445 ;       ;       ; 4.445 ;
; IOB[2]     ; Din[2]      ; 4.394 ;       ;       ; 4.394 ;
; IOB[3]     ; DataC[3]    ; 5.223 ; 5.223 ; 5.223 ; 5.223 ;
; IOB[3]     ; Din[3]      ; 5.113 ; 5.113 ; 5.113 ; 5.113 ;
; IOB[4]     ; DataC[4]    ; 4.545 ;       ;       ; 4.545 ;
; IOB[4]     ; Din[4]      ; 4.555 ;       ;       ; 4.555 ;
; IOB[5]     ; DataC[5]    ; 5.004 ; 5.004 ; 5.004 ; 5.004 ;
; IOB[5]     ; Din[5]      ; 5.461 ; 5.461 ; 5.461 ; 5.461 ;
; IOB[6]     ; DataC[6]    ; 4.046 ;       ;       ; 4.046 ;
; IOB[6]     ; Din[6]      ; 4.121 ;       ;       ; 4.121 ;
; IOB[7]     ; DataC[7]    ; 4.842 ; 4.842 ; 4.842 ; 4.842 ;
; IOB[7]     ; Din[7]      ; 4.566 ; 4.566 ; 4.566 ; 4.566 ;
+------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                               ;
+-----------------------------------+------------+-------+----------+---------+---------------------+
; Clock                             ; Setup      ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------+------------+-------+----------+---------+---------------------+
; Worst-case Slack                  ; -15.263    ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  CLK50                            ; -2.522     ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  var_clk:clockGenerator|var_clock ; -15.263    ; 0.215 ; N/A      ; N/A     ; -0.500              ;
; Design-wide TNS                   ; -27327.084 ; 0.0   ; 0.0      ; 0.0     ; -2137.38            ;
;  CLK50                            ; -56.558    ; 0.000 ; N/A      ; N/A     ; -33.380             ;
;  var_clk:clockGenerator|var_clock ; -27270.526 ; 0.000 ; N/A      ; N/A     ; -2104.000           ;
+-----------------------------------+------------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                  ;
+-----------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+----------------------------------+-------+-------+------------+----------------------------------+
; CLK_SEL   ; CLK50                            ; 2.126 ; 2.126 ; Rise       ; CLK50                            ;
; EN_L      ; var_clk:clockGenerator|var_clock ; 8.696 ; 8.696 ; Rise       ; var_clk:clockGenerator|var_clock ;
; IOA[*]    ; var_clk:clockGenerator|var_clock ; 7.898 ; 7.898 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOA[0]   ; var_clk:clockGenerator|var_clock ; 2.312 ; 2.312 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOA[1]   ; var_clk:clockGenerator|var_clock ; 3.096 ; 3.096 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOA[2]   ; var_clk:clockGenerator|var_clock ; 3.291 ; 3.291 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOA[3]   ; var_clk:clockGenerator|var_clock ; 7.898 ; 7.898 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOA[4]   ; var_clk:clockGenerator|var_clock ; 6.829 ; 6.829 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOA[5]   ; var_clk:clockGenerator|var_clock ; 7.428 ; 7.428 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOA[6]   ; var_clk:clockGenerator|var_clock ; 7.421 ; 7.421 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOA[7]   ; var_clk:clockGenerator|var_clock ; 7.368 ; 7.368 ; Rise       ; var_clk:clockGenerator|var_clock ;
; IOB[*]    ; var_clk:clockGenerator|var_clock ; 3.549 ; 3.549 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOB[0]   ; var_clk:clockGenerator|var_clock ; 2.108 ; 2.108 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOB[1]   ; var_clk:clockGenerator|var_clock ; 2.426 ; 2.426 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOB[2]   ; var_clk:clockGenerator|var_clock ; 1.872 ; 1.872 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOB[3]   ; var_clk:clockGenerator|var_clock ; 3.239 ; 3.239 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOB[4]   ; var_clk:clockGenerator|var_clock ; 2.208 ; 2.208 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOB[5]   ; var_clk:clockGenerator|var_clock ; 3.549 ; 3.549 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOB[6]   ; var_clk:clockGenerator|var_clock ; 2.127 ; 2.127 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOB[7]   ; var_clk:clockGenerator|var_clock ; 3.404 ; 3.404 ; Rise       ; var_clk:clockGenerator|var_clock ;
; RESET     ; var_clk:clockGenerator|var_clock ; 4.846 ; 4.846 ; Rise       ; var_clk:clockGenerator|var_clock ;
+-----------+----------------------------------+-------+-------+------------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                     ;
+-----------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-----------+----------------------------------+--------+--------+------------+----------------------------------+
; CLK_SEL   ; CLK50                            ; 0.000  ; 0.000  ; Rise       ; CLK50                            ;
; EN_L      ; var_clk:clockGenerator|var_clock ; -2.441 ; -2.441 ; Rise       ; var_clk:clockGenerator|var_clock ;
; IOA[*]    ; var_clk:clockGenerator|var_clock ; -0.497 ; -0.497 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOA[0]   ; var_clk:clockGenerator|var_clock ; -0.497 ; -0.497 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOA[1]   ; var_clk:clockGenerator|var_clock ; -1.020 ; -1.020 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOA[2]   ; var_clk:clockGenerator|var_clock ; -0.918 ; -0.918 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOA[3]   ; var_clk:clockGenerator|var_clock ; -3.635 ; -3.635 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOA[4]   ; var_clk:clockGenerator|var_clock ; -3.118 ; -3.118 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOA[5]   ; var_clk:clockGenerator|var_clock ; -3.306 ; -3.306 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOA[6]   ; var_clk:clockGenerator|var_clock ; -3.455 ; -3.455 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOA[7]   ; var_clk:clockGenerator|var_clock ; -3.338 ; -3.338 ; Rise       ; var_clk:clockGenerator|var_clock ;
; IOB[*]    ; var_clk:clockGenerator|var_clock ; -0.245 ; -0.245 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOB[0]   ; var_clk:clockGenerator|var_clock ; -0.420 ; -0.420 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOB[1]   ; var_clk:clockGenerator|var_clock ; -0.669 ; -0.669 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOB[2]   ; var_clk:clockGenerator|var_clock ; -0.245 ; -0.245 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOB[3]   ; var_clk:clockGenerator|var_clock ; -0.788 ; -0.788 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOB[4]   ; var_clk:clockGenerator|var_clock ; -0.448 ; -0.448 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOB[5]   ; var_clk:clockGenerator|var_clock ; -0.972 ; -0.972 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOB[6]   ; var_clk:clockGenerator|var_clock ; -0.341 ; -0.341 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOB[7]   ; var_clk:clockGenerator|var_clock ; -0.923 ; -0.923 ; Rise       ; var_clk:clockGenerator|var_clock ;
; RESET     ; var_clk:clockGenerator|var_clock ; -0.067 ; -0.067 ; Rise       ; var_clk:clockGenerator|var_clock ;
+-----------+----------------------------------+--------+--------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                  ;
+-------------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port         ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-------------------+----------------------------------+--------+--------+------------+----------------------------------+
; CLK               ; var_clk:clockGenerator|var_clock ; 3.718  ;        ; Rise       ; var_clk:clockGenerator|var_clock ;
; DataA[*]          ; var_clk:clockGenerator|var_clock ; 13.066 ; 13.066 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataA[0]         ; var_clk:clockGenerator|var_clock ; 12.440 ; 12.440 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataA[1]         ; var_clk:clockGenerator|var_clock ; 11.495 ; 11.495 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataA[2]         ; var_clk:clockGenerator|var_clock ; 12.047 ; 12.047 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataA[3]         ; var_clk:clockGenerator|var_clock ; 11.651 ; 11.651 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataA[4]         ; var_clk:clockGenerator|var_clock ; 12.270 ; 12.270 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataA[5]         ; var_clk:clockGenerator|var_clock ; 13.066 ; 13.066 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataA[6]         ; var_clk:clockGenerator|var_clock ; 12.162 ; 12.162 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataA[7]         ; var_clk:clockGenerator|var_clock ; 12.340 ; 12.340 ; Rise       ; var_clk:clockGenerator|var_clock ;
; DataB[*]          ; var_clk:clockGenerator|var_clock ; 13.584 ; 13.584 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataB[0]         ; var_clk:clockGenerator|var_clock ; 11.623 ; 11.623 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataB[1]         ; var_clk:clockGenerator|var_clock ; 11.661 ; 11.661 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataB[2]         ; var_clk:clockGenerator|var_clock ; 12.668 ; 12.668 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataB[3]         ; var_clk:clockGenerator|var_clock ; 11.553 ; 11.553 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataB[4]         ; var_clk:clockGenerator|var_clock ; 12.220 ; 12.220 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataB[5]         ; var_clk:clockGenerator|var_clock ; 13.142 ; 13.142 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataB[6]         ; var_clk:clockGenerator|var_clock ; 13.234 ; 13.234 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataB[7]         ; var_clk:clockGenerator|var_clock ; 13.584 ; 13.584 ; Rise       ; var_clk:clockGenerator|var_clock ;
; DataC[*]          ; var_clk:clockGenerator|var_clock ; 22.993 ; 22.993 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataC[0]         ; var_clk:clockGenerator|var_clock ; 22.583 ; 22.583 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataC[1]         ; var_clk:clockGenerator|var_clock ; 22.294 ; 22.294 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataC[2]         ; var_clk:clockGenerator|var_clock ; 22.951 ; 22.951 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataC[3]         ; var_clk:clockGenerator|var_clock ; 22.980 ; 22.980 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataC[4]         ; var_clk:clockGenerator|var_clock ; 22.993 ; 22.993 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataC[5]         ; var_clk:clockGenerator|var_clock ; 22.365 ; 22.365 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataC[6]         ; var_clk:clockGenerator|var_clock ; 22.240 ; 22.240 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataC[7]         ; var_clk:clockGenerator|var_clock ; 22.129 ; 22.129 ; Rise       ; var_clk:clockGenerator|var_clock ;
; DataD[*]          ; var_clk:clockGenerator|var_clock ; 17.021 ; 17.021 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataD[0]         ; var_clk:clockGenerator|var_clock ; 14.294 ; 14.294 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataD[1]         ; var_clk:clockGenerator|var_clock ; 15.332 ; 15.332 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataD[2]         ; var_clk:clockGenerator|var_clock ; 15.075 ; 15.075 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataD[3]         ; var_clk:clockGenerator|var_clock ; 15.335 ; 15.335 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataD[4]         ; var_clk:clockGenerator|var_clock ; 15.454 ; 15.454 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataD[5]         ; var_clk:clockGenerator|var_clock ; 15.747 ; 15.747 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataD[6]         ; var_clk:clockGenerator|var_clock ; 17.021 ; 17.021 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataD[7]         ; var_clk:clockGenerator|var_clock ; 16.226 ; 16.226 ; Rise       ; var_clk:clockGenerator|var_clock ;
; Din[*]            ; var_clk:clockGenerator|var_clock ; 24.050 ; 24.050 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Din[0]           ; var_clk:clockGenerator|var_clock ; 24.050 ; 24.050 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Din[1]           ; var_clk:clockGenerator|var_clock ; 23.100 ; 23.100 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Din[2]           ; var_clk:clockGenerator|var_clock ; 22.788 ; 22.788 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Din[3]           ; var_clk:clockGenerator|var_clock ; 22.888 ; 22.888 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Din[4]           ; var_clk:clockGenerator|var_clock ; 22.948 ; 22.948 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Din[5]           ; var_clk:clockGenerator|var_clock ; 23.328 ; 23.328 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Din[6]           ; var_clk:clockGenerator|var_clock ; 22.232 ; 22.232 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Din[7]           ; var_clk:clockGenerator|var_clock ; 21.706 ; 21.706 ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX0[*]           ; var_clk:clockGenerator|var_clock ; 7.850  ; 7.850  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[0]          ; var_clk:clockGenerator|var_clock ; 7.850  ; 7.850  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[1]          ; var_clk:clockGenerator|var_clock ; 7.823  ; 7.823  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[2]          ; var_clk:clockGenerator|var_clock ; 7.613  ; 7.613  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[3]          ; var_clk:clockGenerator|var_clock ; 7.824  ; 7.824  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[4]          ; var_clk:clockGenerator|var_clock ; 7.845  ; 7.845  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[5]          ; var_clk:clockGenerator|var_clock ; 7.620  ; 7.620  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[6]          ; var_clk:clockGenerator|var_clock ; 7.598  ; 7.598  ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX1[*]           ; var_clk:clockGenerator|var_clock ; 9.370  ; 9.370  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[0]          ; var_clk:clockGenerator|var_clock ; 9.370  ; 9.370  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[1]          ; var_clk:clockGenerator|var_clock ; 8.617  ; 8.617  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[2]          ; var_clk:clockGenerator|var_clock ; 8.367  ; 8.367  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[3]          ; var_clk:clockGenerator|var_clock ; 8.764  ; 8.764  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[4]          ; var_clk:clockGenerator|var_clock ; 8.574  ; 8.574  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[5]          ; var_clk:clockGenerator|var_clock ; 8.933  ; 8.933  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[6]          ; var_clk:clockGenerator|var_clock ; 9.095  ; 9.095  ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX2[*]           ; var_clk:clockGenerator|var_clock ; 9.044  ; 9.044  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[0]          ; var_clk:clockGenerator|var_clock ; 8.598  ; 8.598  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[1]          ; var_clk:clockGenerator|var_clock ; 8.533  ; 8.533  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[2]          ; var_clk:clockGenerator|var_clock ; 8.589  ; 8.589  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[3]          ; var_clk:clockGenerator|var_clock ; 8.122  ; 8.122  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[4]          ; var_clk:clockGenerator|var_clock ; 8.587  ; 8.587  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[5]          ; var_clk:clockGenerator|var_clock ; 9.044  ; 9.044  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[6]          ; var_clk:clockGenerator|var_clock ; 8.098  ; 8.098  ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX3[*]           ; var_clk:clockGenerator|var_clock ; 9.513  ; 9.513  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[0]          ; var_clk:clockGenerator|var_clock ; 9.253  ; 9.253  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[1]          ; var_clk:clockGenerator|var_clock ; 8.368  ; 8.368  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[2]          ; var_clk:clockGenerator|var_clock ; 9.513  ; 9.513  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[3]          ; var_clk:clockGenerator|var_clock ; 8.851  ; 8.851  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[4]          ; var_clk:clockGenerator|var_clock ; 9.134  ; 9.134  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[5]          ; var_clk:clockGenerator|var_clock ; 8.710  ; 8.710  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[6]          ; var_clk:clockGenerator|var_clock ; 8.742  ; 8.742  ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX4[*]           ; var_clk:clockGenerator|var_clock ; 8.896  ; 8.896  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[0]          ; var_clk:clockGenerator|var_clock ; 8.465  ; 8.465  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[1]          ; var_clk:clockGenerator|var_clock ; 8.530  ; 8.530  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[2]          ; var_clk:clockGenerator|var_clock ; 8.577  ; 8.577  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[3]          ; var_clk:clockGenerator|var_clock ; 8.847  ; 8.847  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[4]          ; var_clk:clockGenerator|var_clock ; 8.045  ; 8.045  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[5]          ; var_clk:clockGenerator|var_clock ; 8.112  ; 8.112  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[6]          ; var_clk:clockGenerator|var_clock ; 8.896  ; 8.896  ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX5[*]           ; var_clk:clockGenerator|var_clock ; 8.564  ; 8.564  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX5[0]          ; var_clk:clockGenerator|var_clock ; 7.717  ; 7.717  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX5[1]          ; var_clk:clockGenerator|var_clock ; 8.427  ; 8.427  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX5[2]          ; var_clk:clockGenerator|var_clock ; 8.463  ; 8.463  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX5[3]          ; var_clk:clockGenerator|var_clock ; 7.965  ; 7.965  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX5[4]          ; var_clk:clockGenerator|var_clock ; 7.717  ; 7.717  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX5[5]          ; var_clk:clockGenerator|var_clock ; 8.411  ; 8.411  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX5[6]          ; var_clk:clockGenerator|var_clock ; 8.564  ; 8.564  ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX6[*]           ; var_clk:clockGenerator|var_clock ; 9.246  ; 9.246  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[0]          ; var_clk:clockGenerator|var_clock ; 8.673  ; 8.673  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[1]          ; var_clk:clockGenerator|var_clock ; 8.709  ; 8.709  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[2]          ; var_clk:clockGenerator|var_clock ; 8.696  ; 8.696  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[3]          ; var_clk:clockGenerator|var_clock ; 9.246  ; 9.246  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[4]          ; var_clk:clockGenerator|var_clock ; 9.216  ; 9.216  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[5]          ; var_clk:clockGenerator|var_clock ; 9.243  ; 9.243  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[6]          ; var_clk:clockGenerator|var_clock ; 9.230  ; 9.230  ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX7[*]           ; var_clk:clockGenerator|var_clock ; 8.757  ; 8.757  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX7[0]          ; var_clk:clockGenerator|var_clock ; 8.414  ; 8.414  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX7[1]          ; var_clk:clockGenerator|var_clock ; 8.757  ; 8.757  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX7[2]          ; var_clk:clockGenerator|var_clock ; 8.745  ; 8.745  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX7[3]          ; var_clk:clockGenerator|var_clock ; 8.746  ; 8.746  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX7[4]          ; var_clk:clockGenerator|var_clock ; 8.140  ; 8.140  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX7[5]          ; var_clk:clockGenerator|var_clock ; 8.522  ; 8.522  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX7[6]          ; var_clk:clockGenerator|var_clock ; 8.682  ; 8.682  ; Rise       ; var_clk:clockGenerator|var_clock ;
; IOC[*]            ; var_clk:clockGenerator|var_clock ; 10.181 ; 10.181 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOC[0]           ; var_clk:clockGenerator|var_clock ; 9.524  ; 9.524  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOC[1]           ; var_clk:clockGenerator|var_clock ; 8.575  ; 8.575  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOC[2]           ; var_clk:clockGenerator|var_clock ; 10.181 ; 10.181 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOC[3]           ; var_clk:clockGenerator|var_clock ; 9.621  ; 9.621  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOC[4]           ; var_clk:clockGenerator|var_clock ; 9.485  ; 9.485  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOC[5]           ; var_clk:clockGenerator|var_clock ; 9.098  ; 9.098  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOC[6]           ; var_clk:clockGenerator|var_clock ; 9.122  ; 9.122  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOC[7]           ; var_clk:clockGenerator|var_clock ; 9.437  ; 9.437  ; Rise       ; var_clk:clockGenerator|var_clock ;
; IOD[*]            ; var_clk:clockGenerator|var_clock ; 8.618  ; 8.618  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOD[0]           ; var_clk:clockGenerator|var_clock ; 7.563  ; 7.563  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOD[1]           ; var_clk:clockGenerator|var_clock ; 8.017  ; 8.017  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOD[2]           ; var_clk:clockGenerator|var_clock ; 7.788  ; 7.788  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOD[3]           ; var_clk:clockGenerator|var_clock ; 8.618  ; 8.618  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOD[4]           ; var_clk:clockGenerator|var_clock ; 7.609  ; 7.609  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOD[5]           ; var_clk:clockGenerator|var_clock ; 7.380  ; 7.380  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOD[6]           ; var_clk:clockGenerator|var_clock ; 7.801  ; 7.801  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOD[7]           ; var_clk:clockGenerator|var_clock ; 8.068  ; 8.068  ; Rise       ; var_clk:clockGenerator|var_clock ;
; IOE[*]            ; var_clk:clockGenerator|var_clock ; 7.125  ; 7.125  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOE[0]           ; var_clk:clockGenerator|var_clock ; 7.086  ; 7.086  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOE[1]           ; var_clk:clockGenerator|var_clock ; 7.108  ; 7.108  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOE[2]           ; var_clk:clockGenerator|var_clock ; 6.840  ; 6.840  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOE[3]           ; var_clk:clockGenerator|var_clock ; 6.826  ; 6.826  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOE[4]           ; var_clk:clockGenerator|var_clock ; 7.125  ; 7.125  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOE[5]           ; var_clk:clockGenerator|var_clock ; 7.110  ; 7.110  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOE[6]           ; var_clk:clockGenerator|var_clock ; 7.060  ; 7.060  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOE[7]           ; var_clk:clockGenerator|var_clock ; 6.866  ; 6.866  ; Rise       ; var_clk:clockGenerator|var_clock ;
; IOF[*]            ; var_clk:clockGenerator|var_clock ; 7.379  ; 7.379  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOF[0]           ; var_clk:clockGenerator|var_clock ; 6.818  ; 6.818  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOF[1]           ; var_clk:clockGenerator|var_clock ; 7.092  ; 7.092  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOF[2]           ; var_clk:clockGenerator|var_clock ; 7.379  ; 7.379  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOF[3]           ; var_clk:clockGenerator|var_clock ; 7.271  ; 7.271  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOF[4]           ; var_clk:clockGenerator|var_clock ; 6.417  ; 6.417  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOF[5]           ; var_clk:clockGenerator|var_clock ; 7.094  ; 7.094  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOF[6]           ; var_clk:clockGenerator|var_clock ; 7.099  ; 7.099  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOF[7]           ; var_clk:clockGenerator|var_clock ; 7.121  ; 7.121  ; Rise       ; var_clk:clockGenerator|var_clock ;
; IOG[*]            ; var_clk:clockGenerator|var_clock ; 7.110  ; 7.110  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOG[0]           ; var_clk:clockGenerator|var_clock ; 7.083  ; 7.083  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOG[1]           ; var_clk:clockGenerator|var_clock ; 7.110  ; 7.110  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOG[2]           ; var_clk:clockGenerator|var_clock ; 6.861  ; 6.861  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOG[3]           ; var_clk:clockGenerator|var_clock ; 6.880  ; 6.880  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOG[4]           ; var_clk:clockGenerator|var_clock ; 6.967  ; 6.967  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOG[5]           ; var_clk:clockGenerator|var_clock ; 7.056  ; 7.056  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOG[6]           ; var_clk:clockGenerator|var_clock ; 7.047  ; 7.047  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOG[7]           ; var_clk:clockGenerator|var_clock ; 6.877  ; 6.877  ; Rise       ; var_clk:clockGenerator|var_clock ;
; IOH[*]            ; var_clk:clockGenerator|var_clock ; 8.050  ; 8.050  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOH[0]           ; var_clk:clockGenerator|var_clock ; 7.055  ; 7.055  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOH[1]           ; var_clk:clockGenerator|var_clock ; 7.757  ; 7.757  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOH[2]           ; var_clk:clockGenerator|var_clock ; 7.648  ; 7.648  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOH[3]           ; var_clk:clockGenerator|var_clock ; 7.368  ; 7.368  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOH[4]           ; var_clk:clockGenerator|var_clock ; 7.744  ; 7.744  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOH[5]           ; var_clk:clockGenerator|var_clock ; 8.050  ; 8.050  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOH[6]           ; var_clk:clockGenerator|var_clock ; 7.705  ; 7.705  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOH[7]           ; var_clk:clockGenerator|var_clock ; 7.293  ; 7.293  ; Rise       ; var_clk:clockGenerator|var_clock ;
; Iin[*]            ; var_clk:clockGenerator|var_clock ; 10.834 ; 10.834 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[0]           ; var_clk:clockGenerator|var_clock ; 10.834 ; 10.834 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[1]           ; var_clk:clockGenerator|var_clock ; 9.949  ; 9.949  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[2]           ; var_clk:clockGenerator|var_clock ; 9.847  ; 9.847  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[3]           ; var_clk:clockGenerator|var_clock ; 10.661 ; 10.661 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[4]           ; var_clk:clockGenerator|var_clock ; 10.419 ; 10.419 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[5]           ; var_clk:clockGenerator|var_clock ; 9.999  ; 9.999  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[6]           ; var_clk:clockGenerator|var_clock ; 9.307  ; 9.307  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[7]           ; var_clk:clockGenerator|var_clock ; 9.294  ; 9.294  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[8]           ; var_clk:clockGenerator|var_clock ; 9.349  ; 9.349  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[9]           ; var_clk:clockGenerator|var_clock ; 9.374  ; 9.374  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[10]          ; var_clk:clockGenerator|var_clock ; 10.306 ; 10.306 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[11]          ; var_clk:clockGenerator|var_clock ; 9.953  ; 9.953  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[12]          ; var_clk:clockGenerator|var_clock ; 9.480  ; 9.480  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[13]          ; var_clk:clockGenerator|var_clock ; 9.645  ; 9.645  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[14]          ; var_clk:clockGenerator|var_clock ; 8.861  ; 8.861  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[15]          ; var_clk:clockGenerator|var_clock ; 10.052 ; 10.052 ; Rise       ; var_clk:clockGenerator|var_clock ;
; LEDARRAYGREEN[*]  ; var_clk:clockGenerator|var_clock ; 8.709  ; 8.709  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[0] ; var_clk:clockGenerator|var_clock ; 7.592  ; 7.592  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[1] ; var_clk:clockGenerator|var_clock ; 7.380  ; 7.380  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[2] ; var_clk:clockGenerator|var_clock ; 7.831  ; 7.831  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[3] ; var_clk:clockGenerator|var_clock ; 8.709  ; 8.709  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[4] ; var_clk:clockGenerator|var_clock ; 7.659  ; 7.659  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[5] ; var_clk:clockGenerator|var_clock ; 7.435  ; 7.435  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[6] ; var_clk:clockGenerator|var_clock ; 8.307  ; 8.307  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[7] ; var_clk:clockGenerator|var_clock ; 8.290  ; 8.290  ; Rise       ; var_clk:clockGenerator|var_clock ;
; LEDARRAYRED[*]    ; var_clk:clockGenerator|var_clock ; 10.588 ; 10.588 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[0]   ; var_clk:clockGenerator|var_clock ; 8.998  ; 8.998  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[1]   ; var_clk:clockGenerator|var_clock ; 8.942  ; 8.942  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[2]   ; var_clk:clockGenerator|var_clock ; 10.588 ; 10.588 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[3]   ; var_clk:clockGenerator|var_clock ; 9.366  ; 9.366  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[4]   ; var_clk:clockGenerator|var_clock ; 9.705  ; 9.705  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[5]   ; var_clk:clockGenerator|var_clock ; 9.137  ; 9.137  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[6]   ; var_clk:clockGenerator|var_clock ; 9.602  ; 9.602  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[7]   ; var_clk:clockGenerator|var_clock ; 9.650  ; 9.650  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[17]  ; var_clk:clockGenerator|var_clock ; 3.726  ;        ; Rise       ; var_clk:clockGenerator|var_clock ;
; MW                ; var_clk:clockGenerator|var_clock ; 10.982 ; 10.982 ; Rise       ; var_clk:clockGenerator|var_clock ;
; NextPC[*]         ; var_clk:clockGenerator|var_clock ; 20.731 ; 20.731 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  NextPC[1]        ; var_clk:clockGenerator|var_clock ; 20.329 ; 20.329 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  NextPC[2]        ; var_clk:clockGenerator|var_clock ; 20.393 ; 20.393 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  NextPC[3]        ; var_clk:clockGenerator|var_clock ; 20.731 ; 20.731 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  NextPC[4]        ; var_clk:clockGenerator|var_clock ; 20.390 ; 20.390 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  NextPC[5]        ; var_clk:clockGenerator|var_clock ; 20.605 ; 20.605 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  NextPC[6]        ; var_clk:clockGenerator|var_clock ; 20.348 ; 20.348 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  NextPC[7]        ; var_clk:clockGenerator|var_clock ; 20.415 ; 20.415 ; Rise       ; var_clk:clockGenerator|var_clock ;
; PC[*]             ; var_clk:clockGenerator|var_clock ; 7.745  ; 7.745  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  PC[1]            ; var_clk:clockGenerator|var_clock ; 7.276  ; 7.276  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  PC[2]            ; var_clk:clockGenerator|var_clock ; 7.275  ; 7.275  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  PC[3]            ; var_clk:clockGenerator|var_clock ; 6.630  ; 6.630  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  PC[4]            ; var_clk:clockGenerator|var_clock ; 7.191  ; 7.191  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  PC[5]            ; var_clk:clockGenerator|var_clock ; 7.745  ; 7.745  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  PC[6]            ; var_clk:clockGenerator|var_clock ; 7.259  ; 7.259  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  PC[7]            ; var_clk:clockGenerator|var_clock ; 7.467  ; 7.467  ; Rise       ; var_clk:clockGenerator|var_clock ;
; CLK               ; var_clk:clockGenerator|var_clock ;        ; 3.718  ; Fall       ; var_clk:clockGenerator|var_clock ;
; LEDARRAYRED[*]    ; var_clk:clockGenerator|var_clock ;        ; 3.726  ; Fall       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[17]  ; var_clk:clockGenerator|var_clock ;        ; 3.726  ; Fall       ; var_clk:clockGenerator|var_clock ;
+-------------------+----------------------------------+--------+--------+------------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                        ;
+-------------------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port         ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-------------------+----------------------------------+-------+-------+------------+----------------------------------+
; CLK               ; var_clk:clockGenerator|var_clock ; 1.988 ;       ; Rise       ; var_clk:clockGenerator|var_clock ;
; DataA[*]          ; var_clk:clockGenerator|var_clock ; 4.648 ; 4.648 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataA[0]         ; var_clk:clockGenerator|var_clock ; 5.229 ; 5.229 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataA[1]         ; var_clk:clockGenerator|var_clock ; 4.679 ; 4.679 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataA[2]         ; var_clk:clockGenerator|var_clock ; 4.958 ; 4.958 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataA[3]         ; var_clk:clockGenerator|var_clock ; 4.788 ; 4.788 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataA[4]         ; var_clk:clockGenerator|var_clock ; 4.648 ; 4.648 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataA[5]         ; var_clk:clockGenerator|var_clock ; 5.138 ; 5.138 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataA[6]         ; var_clk:clockGenerator|var_clock ; 5.026 ; 5.026 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataA[7]         ; var_clk:clockGenerator|var_clock ; 4.917 ; 4.917 ; Rise       ; var_clk:clockGenerator|var_clock ;
; DataB[*]          ; var_clk:clockGenerator|var_clock ; 4.752 ; 4.752 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataB[0]         ; var_clk:clockGenerator|var_clock ; 4.873 ; 4.873 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataB[1]         ; var_clk:clockGenerator|var_clock ; 5.025 ; 5.025 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataB[2]         ; var_clk:clockGenerator|var_clock ; 5.104 ; 5.104 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataB[3]         ; var_clk:clockGenerator|var_clock ; 4.752 ; 4.752 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataB[4]         ; var_clk:clockGenerator|var_clock ; 4.967 ; 4.967 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataB[5]         ; var_clk:clockGenerator|var_clock ; 5.269 ; 5.269 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataB[6]         ; var_clk:clockGenerator|var_clock ; 5.311 ; 5.311 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataB[7]         ; var_clk:clockGenerator|var_clock ; 5.235 ; 5.235 ; Rise       ; var_clk:clockGenerator|var_clock ;
; DataC[*]          ; var_clk:clockGenerator|var_clock ; 5.336 ; 5.336 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataC[0]         ; var_clk:clockGenerator|var_clock ; 6.041 ; 6.041 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataC[1]         ; var_clk:clockGenerator|var_clock ; 5.514 ; 5.514 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataC[2]         ; var_clk:clockGenerator|var_clock ; 5.874 ; 5.874 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataC[3]         ; var_clk:clockGenerator|var_clock ; 6.151 ; 6.151 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataC[4]         ; var_clk:clockGenerator|var_clock ; 5.657 ; 5.657 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataC[5]         ; var_clk:clockGenerator|var_clock ; 5.651 ; 5.651 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataC[6]         ; var_clk:clockGenerator|var_clock ; 5.336 ; 5.336 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataC[7]         ; var_clk:clockGenerator|var_clock ; 5.734 ; 5.734 ; Rise       ; var_clk:clockGenerator|var_clock ;
; DataD[*]          ; var_clk:clockGenerator|var_clock ; 5.240 ; 5.240 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataD[0]         ; var_clk:clockGenerator|var_clock ; 5.243 ; 5.243 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataD[1]         ; var_clk:clockGenerator|var_clock ; 5.626 ; 5.626 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataD[2]         ; var_clk:clockGenerator|var_clock ; 5.455 ; 5.455 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataD[3]         ; var_clk:clockGenerator|var_clock ; 5.509 ; 5.509 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataD[4]         ; var_clk:clockGenerator|var_clock ; 5.240 ; 5.240 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataD[5]         ; var_clk:clockGenerator|var_clock ; 5.582 ; 5.582 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataD[6]         ; var_clk:clockGenerator|var_clock ; 5.918 ; 5.918 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  DataD[7]         ; var_clk:clockGenerator|var_clock ; 5.417 ; 5.417 ; Rise       ; var_clk:clockGenerator|var_clock ;
; Din[*]            ; var_clk:clockGenerator|var_clock ; 5.411 ; 5.411 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Din[0]           ; var_clk:clockGenerator|var_clock ; 6.409 ; 6.409 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Din[1]           ; var_clk:clockGenerator|var_clock ; 5.762 ; 5.762 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Din[2]           ; var_clk:clockGenerator|var_clock ; 5.823 ; 5.823 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Din[3]           ; var_clk:clockGenerator|var_clock ; 6.041 ; 6.041 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Din[4]           ; var_clk:clockGenerator|var_clock ; 5.667 ; 5.667 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Din[5]           ; var_clk:clockGenerator|var_clock ; 6.108 ; 6.108 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Din[6]           ; var_clk:clockGenerator|var_clock ; 5.411 ; 5.411 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Din[7]           ; var_clk:clockGenerator|var_clock ; 5.458 ; 5.458 ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX0[*]           ; var_clk:clockGenerator|var_clock ; 3.837 ; 3.837 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[0]          ; var_clk:clockGenerator|var_clock ; 4.136 ; 4.136 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[1]          ; var_clk:clockGenerator|var_clock ; 3.935 ; 3.935 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[2]          ; var_clk:clockGenerator|var_clock ; 3.955 ; 3.955 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[3]          ; var_clk:clockGenerator|var_clock ; 4.117 ; 4.117 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[4]          ; var_clk:clockGenerator|var_clock ; 4.131 ; 4.131 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[5]          ; var_clk:clockGenerator|var_clock ; 4.019 ; 4.019 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[6]          ; var_clk:clockGenerator|var_clock ; 3.837 ; 3.837 ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX1[*]           ; var_clk:clockGenerator|var_clock ; 4.090 ; 4.090 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[0]          ; var_clk:clockGenerator|var_clock ; 4.567 ; 4.567 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[1]          ; var_clk:clockGenerator|var_clock ; 4.265 ; 4.265 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[2]          ; var_clk:clockGenerator|var_clock ; 4.090 ; 4.090 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[3]          ; var_clk:clockGenerator|var_clock ; 4.325 ; 4.325 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[4]          ; var_clk:clockGenerator|var_clock ; 4.336 ; 4.336 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[5]          ; var_clk:clockGenerator|var_clock ; 4.319 ; 4.319 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[6]          ; var_clk:clockGenerator|var_clock ; 4.345 ; 4.345 ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX2[*]           ; var_clk:clockGenerator|var_clock ; 4.093 ; 4.093 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[0]          ; var_clk:clockGenerator|var_clock ; 4.363 ; 4.363 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[1]          ; var_clk:clockGenerator|var_clock ; 4.314 ; 4.314 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[2]          ; var_clk:clockGenerator|var_clock ; 4.385 ; 4.385 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[3]          ; var_clk:clockGenerator|var_clock ; 4.189 ; 4.189 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[4]          ; var_clk:clockGenerator|var_clock ; 4.355 ; 4.355 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[5]          ; var_clk:clockGenerator|var_clock ; 4.544 ; 4.544 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[6]          ; var_clk:clockGenerator|var_clock ; 4.093 ; 4.093 ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX3[*]           ; var_clk:clockGenerator|var_clock ; 4.286 ; 4.286 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[0]          ; var_clk:clockGenerator|var_clock ; 4.638 ; 4.638 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[1]          ; var_clk:clockGenerator|var_clock ; 4.286 ; 4.286 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[2]          ; var_clk:clockGenerator|var_clock ; 4.780 ; 4.780 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[3]          ; var_clk:clockGenerator|var_clock ; 4.510 ; 4.510 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[4]          ; var_clk:clockGenerator|var_clock ; 4.648 ; 4.648 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[5]          ; var_clk:clockGenerator|var_clock ; 4.389 ; 4.389 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[6]          ; var_clk:clockGenerator|var_clock ; 4.409 ; 4.409 ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX4[*]           ; var_clk:clockGenerator|var_clock ; 4.157 ; 4.157 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[0]          ; var_clk:clockGenerator|var_clock ; 4.355 ; 4.355 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[1]          ; var_clk:clockGenerator|var_clock ; 4.382 ; 4.382 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[2]          ; var_clk:clockGenerator|var_clock ; 4.396 ; 4.396 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[3]          ; var_clk:clockGenerator|var_clock ; 4.503 ; 4.503 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[4]          ; var_clk:clockGenerator|var_clock ; 4.189 ; 4.189 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[5]          ; var_clk:clockGenerator|var_clock ; 4.157 ; 4.157 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[6]          ; var_clk:clockGenerator|var_clock ; 4.544 ; 4.544 ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX5[*]           ; var_clk:clockGenerator|var_clock ; 4.073 ; 4.073 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX5[0]          ; var_clk:clockGenerator|var_clock ; 4.091 ; 4.091 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX5[1]          ; var_clk:clockGenerator|var_clock ; 4.351 ; 4.351 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX5[2]          ; var_clk:clockGenerator|var_clock ; 4.377 ; 4.377 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX5[3]          ; var_clk:clockGenerator|var_clock ; 4.192 ; 4.192 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX5[4]          ; var_clk:clockGenerator|var_clock ; 4.073 ; 4.073 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX5[5]          ; var_clk:clockGenerator|var_clock ; 4.347 ; 4.347 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX5[6]          ; var_clk:clockGenerator|var_clock ; 4.447 ; 4.447 ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX6[*]           ; var_clk:clockGenerator|var_clock ; 3.979 ; 3.979 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[0]          ; var_clk:clockGenerator|var_clock ; 3.979 ; 3.979 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[1]          ; var_clk:clockGenerator|var_clock ; 3.983 ; 3.983 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[2]          ; var_clk:clockGenerator|var_clock ; 3.981 ; 3.981 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[3]          ; var_clk:clockGenerator|var_clock ; 4.257 ; 4.257 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[4]          ; var_clk:clockGenerator|var_clock ; 4.263 ; 4.263 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[5]          ; var_clk:clockGenerator|var_clock ; 4.248 ; 4.248 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX6[6]          ; var_clk:clockGenerator|var_clock ; 4.238 ; 4.238 ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX7[*]           ; var_clk:clockGenerator|var_clock ; 4.131 ; 4.131 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX7[0]          ; var_clk:clockGenerator|var_clock ; 4.267 ; 4.267 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX7[1]          ; var_clk:clockGenerator|var_clock ; 4.371 ; 4.371 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX7[2]          ; var_clk:clockGenerator|var_clock ; 4.353 ; 4.353 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX7[3]          ; var_clk:clockGenerator|var_clock ; 4.351 ; 4.351 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX7[4]          ; var_clk:clockGenerator|var_clock ; 4.131 ; 4.131 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX7[5]          ; var_clk:clockGenerator|var_clock ; 4.292 ; 4.292 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX7[6]          ; var_clk:clockGenerator|var_clock ; 4.352 ; 4.352 ; Rise       ; var_clk:clockGenerator|var_clock ;
; IOC[*]            ; var_clk:clockGenerator|var_clock ; 4.677 ; 4.677 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOC[0]           ; var_clk:clockGenerator|var_clock ; 5.247 ; 5.247 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOC[1]           ; var_clk:clockGenerator|var_clock ; 4.677 ; 4.677 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOC[2]           ; var_clk:clockGenerator|var_clock ; 5.528 ; 5.528 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOC[3]           ; var_clk:clockGenerator|var_clock ; 5.119 ; 5.119 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOC[4]           ; var_clk:clockGenerator|var_clock ; 5.236 ; 5.236 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOC[5]           ; var_clk:clockGenerator|var_clock ; 5.018 ; 5.018 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOC[6]           ; var_clk:clockGenerator|var_clock ; 4.851 ; 4.851 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOC[7]           ; var_clk:clockGenerator|var_clock ; 5.018 ; 5.018 ; Rise       ; var_clk:clockGenerator|var_clock ;
; IOD[*]            ; var_clk:clockGenerator|var_clock ; 4.064 ; 4.064 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOD[0]           ; var_clk:clockGenerator|var_clock ; 4.149 ; 4.149 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOD[1]           ; var_clk:clockGenerator|var_clock ; 4.399 ; 4.399 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOD[2]           ; var_clk:clockGenerator|var_clock ; 4.237 ; 4.237 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOD[3]           ; var_clk:clockGenerator|var_clock ; 4.677 ; 4.677 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOD[4]           ; var_clk:clockGenerator|var_clock ; 4.186 ; 4.186 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOD[5]           ; var_clk:clockGenerator|var_clock ; 4.064 ; 4.064 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOD[6]           ; var_clk:clockGenerator|var_clock ; 4.216 ; 4.216 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOD[7]           ; var_clk:clockGenerator|var_clock ; 4.341 ; 4.341 ; Rise       ; var_clk:clockGenerator|var_clock ;
; IOE[*]            ; var_clk:clockGenerator|var_clock ; 3.768 ; 3.768 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOE[0]           ; var_clk:clockGenerator|var_clock ; 3.900 ; 3.900 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOE[1]           ; var_clk:clockGenerator|var_clock ; 3.910 ; 3.910 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOE[2]           ; var_clk:clockGenerator|var_clock ; 3.776 ; 3.776 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOE[3]           ; var_clk:clockGenerator|var_clock ; 3.768 ; 3.768 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOE[4]           ; var_clk:clockGenerator|var_clock ; 3.923 ; 3.923 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOE[5]           ; var_clk:clockGenerator|var_clock ; 3.912 ; 3.912 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOE[6]           ; var_clk:clockGenerator|var_clock ; 3.875 ; 3.875 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOE[7]           ; var_clk:clockGenerator|var_clock ; 3.793 ; 3.793 ; Rise       ; var_clk:clockGenerator|var_clock ;
; IOF[*]            ; var_clk:clockGenerator|var_clock ; 3.574 ; 3.574 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOF[0]           ; var_clk:clockGenerator|var_clock ; 3.766 ; 3.766 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOF[1]           ; var_clk:clockGenerator|var_clock ; 3.904 ; 3.904 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOF[2]           ; var_clk:clockGenerator|var_clock ; 4.037 ; 4.037 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOF[3]           ; var_clk:clockGenerator|var_clock ; 3.954 ; 3.954 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOF[4]           ; var_clk:clockGenerator|var_clock ; 3.574 ; 3.574 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOF[5]           ; var_clk:clockGenerator|var_clock ; 3.912 ; 3.912 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOF[6]           ; var_clk:clockGenerator|var_clock ; 3.836 ; 3.836 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOF[7]           ; var_clk:clockGenerator|var_clock ; 3.862 ; 3.862 ; Rise       ; var_clk:clockGenerator|var_clock ;
; IOG[*]            ; var_clk:clockGenerator|var_clock ; 3.804 ; 3.804 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOG[0]           ; var_clk:clockGenerator|var_clock ; 3.880 ; 3.880 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOG[1]           ; var_clk:clockGenerator|var_clock ; 3.916 ; 3.916 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOG[2]           ; var_clk:clockGenerator|var_clock ; 3.804 ; 3.804 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOG[3]           ; var_clk:clockGenerator|var_clock ; 3.804 ; 3.804 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOG[4]           ; var_clk:clockGenerator|var_clock ; 3.852 ; 3.852 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOG[5]           ; var_clk:clockGenerator|var_clock ; 3.867 ; 3.867 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOG[6]           ; var_clk:clockGenerator|var_clock ; 3.862 ; 3.862 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOG[7]           ; var_clk:clockGenerator|var_clock ; 3.810 ; 3.810 ; Rise       ; var_clk:clockGenerator|var_clock ;
; IOH[*]            ; var_clk:clockGenerator|var_clock ; 3.895 ; 3.895 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOH[0]           ; var_clk:clockGenerator|var_clock ; 3.895 ; 3.895 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOH[1]           ; var_clk:clockGenerator|var_clock ; 4.175 ; 4.175 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOH[2]           ; var_clk:clockGenerator|var_clock ; 4.151 ; 4.151 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOH[3]           ; var_clk:clockGenerator|var_clock ; 4.009 ; 4.009 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOH[4]           ; var_clk:clockGenerator|var_clock ; 4.197 ; 4.197 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOH[5]           ; var_clk:clockGenerator|var_clock ; 4.389 ; 4.389 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOH[6]           ; var_clk:clockGenerator|var_clock ; 4.200 ; 4.200 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  IOH[7]           ; var_clk:clockGenerator|var_clock ; 4.043 ; 4.043 ; Rise       ; var_clk:clockGenerator|var_clock ;
; Iin[*]            ; var_clk:clockGenerator|var_clock ; 4.395 ; 4.395 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[0]           ; var_clk:clockGenerator|var_clock ; 5.130 ; 5.130 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[1]           ; var_clk:clockGenerator|var_clock ; 4.831 ; 4.831 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[2]           ; var_clk:clockGenerator|var_clock ; 4.788 ; 4.788 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[3]           ; var_clk:clockGenerator|var_clock ; 4.826 ; 4.826 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[4]           ; var_clk:clockGenerator|var_clock ; 4.752 ; 4.752 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[5]           ; var_clk:clockGenerator|var_clock ; 4.833 ; 4.833 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[6]           ; var_clk:clockGenerator|var_clock ; 4.395 ; 4.395 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[7]           ; var_clk:clockGenerator|var_clock ; 4.668 ; 4.668 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[8]           ; var_clk:clockGenerator|var_clock ; 4.675 ; 4.675 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[9]           ; var_clk:clockGenerator|var_clock ; 4.764 ; 4.764 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[10]          ; var_clk:clockGenerator|var_clock ; 4.992 ; 4.992 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[11]          ; var_clk:clockGenerator|var_clock ; 4.949 ; 4.949 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[12]          ; var_clk:clockGenerator|var_clock ; 4.538 ; 4.538 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[13]          ; var_clk:clockGenerator|var_clock ; 4.743 ; 4.743 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[14]          ; var_clk:clockGenerator|var_clock ; 4.514 ; 4.514 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  Iin[15]          ; var_clk:clockGenerator|var_clock ; 4.813 ; 4.813 ; Rise       ; var_clk:clockGenerator|var_clock ;
; LEDARRAYGREEN[*]  ; var_clk:clockGenerator|var_clock ; 4.097 ; 4.097 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[0] ; var_clk:clockGenerator|var_clock ; 4.178 ; 4.178 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[1] ; var_clk:clockGenerator|var_clock ; 4.097 ; 4.097 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[2] ; var_clk:clockGenerator|var_clock ; 4.279 ; 4.279 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[3] ; var_clk:clockGenerator|var_clock ; 4.739 ; 4.739 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[4] ; var_clk:clockGenerator|var_clock ; 4.233 ; 4.233 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[5] ; var_clk:clockGenerator|var_clock ; 4.119 ; 4.119 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[6] ; var_clk:clockGenerator|var_clock ; 4.465 ; 4.465 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYGREEN[7] ; var_clk:clockGenerator|var_clock ; 4.436 ; 4.436 ; Rise       ; var_clk:clockGenerator|var_clock ;
; LEDARRAYRED[*]    ; var_clk:clockGenerator|var_clock ; 1.996 ; 4.862 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[0]   ; var_clk:clockGenerator|var_clock ; 4.979 ; 4.979 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[1]   ; var_clk:clockGenerator|var_clock ; 4.862 ; 4.862 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[2]   ; var_clk:clockGenerator|var_clock ; 5.730 ; 5.730 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[3]   ; var_clk:clockGenerator|var_clock ; 5.000 ; 5.000 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[4]   ; var_clk:clockGenerator|var_clock ; 5.373 ; 5.373 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[5]   ; var_clk:clockGenerator|var_clock ; 5.041 ; 5.041 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[6]   ; var_clk:clockGenerator|var_clock ; 5.079 ; 5.079 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[7]   ; var_clk:clockGenerator|var_clock ; 5.107 ; 5.107 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[17]  ; var_clk:clockGenerator|var_clock ; 1.996 ;       ; Rise       ; var_clk:clockGenerator|var_clock ;
; MW                ; var_clk:clockGenerator|var_clock ; 5.144 ; 5.144 ; Rise       ; var_clk:clockGenerator|var_clock ;
; NextPC[*]         ; var_clk:clockGenerator|var_clock ; 4.699 ; 4.699 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  NextPC[1]        ; var_clk:clockGenerator|var_clock ; 4.935 ; 4.935 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  NextPC[2]        ; var_clk:clockGenerator|var_clock ; 4.699 ; 4.699 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  NextPC[3]        ; var_clk:clockGenerator|var_clock ; 4.942 ; 4.942 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  NextPC[4]        ; var_clk:clockGenerator|var_clock ; 4.906 ; 4.906 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  NextPC[5]        ; var_clk:clockGenerator|var_clock ; 5.131 ; 5.131 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  NextPC[6]        ; var_clk:clockGenerator|var_clock ; 5.117 ; 5.117 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  NextPC[7]        ; var_clk:clockGenerator|var_clock ; 5.226 ; 5.226 ; Rise       ; var_clk:clockGenerator|var_clock ;
; PC[*]             ; var_clk:clockGenerator|var_clock ; 3.734 ; 3.734 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  PC[1]            ; var_clk:clockGenerator|var_clock ; 4.008 ; 4.008 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  PC[2]            ; var_clk:clockGenerator|var_clock ; 4.011 ; 4.011 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  PC[3]            ; var_clk:clockGenerator|var_clock ; 3.734 ; 3.734 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  PC[4]            ; var_clk:clockGenerator|var_clock ; 4.020 ; 4.020 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  PC[5]            ; var_clk:clockGenerator|var_clock ; 4.215 ; 4.215 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  PC[6]            ; var_clk:clockGenerator|var_clock ; 3.999 ; 3.999 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  PC[7]            ; var_clk:clockGenerator|var_clock ; 4.135 ; 4.135 ; Rise       ; var_clk:clockGenerator|var_clock ;
; CLK               ; var_clk:clockGenerator|var_clock ;       ; 1.988 ; Fall       ; var_clk:clockGenerator|var_clock ;
; LEDARRAYRED[*]    ; var_clk:clockGenerator|var_clock ;       ; 1.996 ; Fall       ; var_clk:clockGenerator|var_clock ;
;  LEDARRAYRED[17]  ; var_clk:clockGenerator|var_clock ;       ; 1.996 ; Fall       ; var_clk:clockGenerator|var_clock ;
+-------------------+----------------------------------+-------+-------+------------+----------------------------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; EN_L       ; NextPC[1]   ; 13.989 ; 14.654 ; 14.654 ; 13.989 ;
; EN_L       ; NextPC[2]   ; 14.005 ; 14.737 ; 14.737 ; 14.005 ;
; EN_L       ; NextPC[3]   ; 14.358 ; 15.209 ; 15.209 ; 14.358 ;
; EN_L       ; NextPC[4]   ; 13.993 ; 14.734 ; 14.734 ; 13.993 ;
; EN_L       ; NextPC[5]   ; 14.230 ; 14.938 ; 14.938 ; 14.230 ;
; EN_L       ; NextPC[6]   ; 14.450 ; 14.664 ; 14.664 ; 14.450 ;
; EN_L       ; NextPC[7]   ; 14.418 ; 14.879 ; 14.879 ; 14.418 ;
; IOA[0]     ; DataC[0]    ; 8.907  ; 8.907  ; 8.907  ; 8.907  ;
; IOA[0]     ; Din[0]      ; 10.374 ; 10.374 ; 10.374 ; 10.374 ;
; IOA[1]     ; DataC[1]    ; 9.307  ; 9.307  ; 9.307  ; 9.307  ;
; IOA[1]     ; Din[1]      ; 10.113 ; 10.113 ; 10.113 ; 10.113 ;
; IOA[2]     ; DataC[2]    ; 10.221 ; 10.221 ; 10.221 ; 10.221 ;
; IOA[2]     ; Din[2]      ; 10.058 ; 10.058 ; 10.058 ; 10.058 ;
; IOA[3]     ; DataC[3]    ; 15.048 ; 15.048 ; 15.048 ; 15.048 ;
; IOA[3]     ; Din[3]      ; 14.956 ; 14.956 ; 14.956 ; 14.956 ;
; IOA[4]     ; DataC[4]    ; 13.598 ; 13.598 ; 13.598 ; 13.598 ;
; IOA[4]     ; Din[4]      ; 13.553 ; 13.553 ; 13.553 ; 13.553 ;
; IOA[5]     ; DataC[5]    ; 13.737 ; 13.737 ; 13.737 ; 13.737 ;
; IOA[5]     ; Din[5]      ; 14.700 ; 14.700 ; 14.700 ; 14.700 ;
; IOA[6]     ; DataC[6]    ; 13.398 ; 13.398 ; 13.398 ; 13.398 ;
; IOA[6]     ; Din[6]      ; 13.390 ; 13.390 ; 13.390 ; 13.390 ;
; IOA[7]     ; DataC[7]    ; 13.399 ; 13.399 ; 13.399 ; 13.399 ;
; IOA[7]     ; Din[7]      ; 12.976 ; 12.976 ; 12.976 ; 12.976 ;
; IOB[0]     ; DataC[0]    ; 8.703  ;        ;        ; 8.703  ;
; IOB[0]     ; Din[0]      ; 10.170 ;        ;        ; 10.170 ;
; IOB[1]     ; DataC[1]    ; 8.637  ; 8.637  ; 8.637  ; 8.637  ;
; IOB[1]     ; Din[1]      ; 9.443  ; 9.443  ; 9.443  ; 9.443  ;
; IOB[2]     ; DataC[2]    ; 8.802  ;        ;        ; 8.802  ;
; IOB[2]     ; Din[2]      ; 8.639  ;        ;        ; 8.639  ;
; IOB[3]     ; DataC[3]    ; 10.389 ; 10.389 ; 10.389 ; 10.389 ;
; IOB[3]     ; Din[3]      ; 10.297 ; 10.297 ; 10.297 ; 10.297 ;
; IOB[4]     ; DataC[4]    ; 8.977  ;        ;        ; 8.977  ;
; IOB[4]     ; Din[4]      ; 8.932  ;        ;        ; 8.932  ;
; IOB[5]     ; DataC[5]    ; 9.858  ; 9.858  ; 9.858  ; 9.858  ;
; IOB[5]     ; Din[5]      ; 10.821 ; 10.821 ; 10.821 ; 10.821 ;
; IOB[6]     ; DataC[6]    ; 8.104  ;        ;        ; 8.104  ;
; IOB[6]     ; Din[6]      ; 8.096  ;        ;        ; 8.096  ;
; IOB[7]     ; DataC[7]    ; 9.435  ; 9.435  ; 9.435  ; 9.435  ;
; IOB[7]     ; Din[7]      ; 9.012  ; 9.012  ; 9.012  ; 9.012  ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; EN_L       ; NextPC[1]   ; 7.470 ; 7.745 ; 7.745 ; 7.470 ;
; EN_L       ; NextPC[2]   ; 7.488 ; 7.800 ; 7.800 ; 7.488 ;
; EN_L       ; NextPC[3]   ; 7.690 ; 8.068 ; 8.068 ; 7.690 ;
; EN_L       ; NextPC[4]   ; 7.480 ; 7.800 ; 7.800 ; 7.480 ;
; EN_L       ; NextPC[5]   ; 7.581 ; 7.876 ; 7.876 ; 7.581 ;
; EN_L       ; NextPC[6]   ; 7.723 ; 7.798 ; 7.798 ; 7.723 ;
; EN_L       ; NextPC[7]   ; 7.674 ; 7.886 ; 7.886 ; 7.674 ;
; IOA[0]     ; DataC[0]    ; 4.489 ; 4.489 ; 4.489 ; 4.489 ;
; IOA[0]     ; Din[0]      ; 5.100 ; 5.100 ; 5.100 ; 5.100 ;
; IOA[1]     ; DataC[1]    ; 4.735 ; 4.735 ; 4.735 ; 4.735 ;
; IOA[1]     ; Din[1]      ; 4.983 ; 4.983 ; 4.983 ; 4.983 ;
; IOA[2]     ; DataC[2]    ; 5.118 ; 5.118 ; 5.118 ; 5.118 ;
; IOA[2]     ; Din[2]      ; 5.067 ; 5.067 ; 5.067 ; 5.067 ;
; IOA[3]     ; DataC[3]    ; 8.070 ; 8.070 ; 8.070 ; 8.070 ;
; IOA[3]     ; Din[3]      ; 7.960 ; 7.960 ; 7.960 ; 7.960 ;
; IOA[4]     ; DataC[4]    ; 7.215 ; 7.215 ; 7.215 ; 7.215 ;
; IOA[4]     ; Din[4]      ; 7.225 ; 7.225 ; 7.225 ; 7.225 ;
; IOA[5]     ; DataC[5]    ; 7.338 ; 7.338 ; 7.338 ; 7.338 ;
; IOA[5]     ; Din[5]      ; 7.795 ; 7.795 ; 7.795 ; 7.795 ;
; IOA[6]     ; DataC[6]    ; 7.160 ; 7.160 ; 7.160 ; 7.160 ;
; IOA[6]     ; Din[6]      ; 7.235 ; 7.235 ; 7.235 ; 7.235 ;
; IOA[7]     ; DataC[7]    ; 7.257 ; 7.257 ; 7.257 ; 7.257 ;
; IOA[7]     ; Din[7]      ; 6.981 ; 6.981 ; 6.981 ; 6.981 ;
; IOB[0]     ; DataC[0]    ; 4.412 ;       ;       ; 4.412 ;
; IOB[0]     ; Din[0]      ; 5.023 ;       ;       ; 5.023 ;
; IOB[1]     ; DataC[1]    ; 4.384 ; 4.384 ; 4.384 ; 4.384 ;
; IOB[1]     ; Din[1]      ; 4.632 ; 4.632 ; 4.632 ; 4.632 ;
; IOB[2]     ; DataC[2]    ; 4.445 ;       ;       ; 4.445 ;
; IOB[2]     ; Din[2]      ; 4.394 ;       ;       ; 4.394 ;
; IOB[3]     ; DataC[3]    ; 5.223 ; 5.223 ; 5.223 ; 5.223 ;
; IOB[3]     ; Din[3]      ; 5.113 ; 5.113 ; 5.113 ; 5.113 ;
; IOB[4]     ; DataC[4]    ; 4.545 ;       ;       ; 4.545 ;
; IOB[4]     ; Din[4]      ; 4.555 ;       ;       ; 4.555 ;
; IOB[5]     ; DataC[5]    ; 5.004 ; 5.004 ; 5.004 ; 5.004 ;
; IOB[5]     ; Din[5]      ; 5.461 ; 5.461 ; 5.461 ; 5.461 ;
; IOB[6]     ; DataC[6]    ; 4.046 ;       ;       ; 4.046 ;
; IOB[6]     ; Din[6]      ; 4.121 ;       ;       ; 4.121 ;
; IOB[7]     ; DataC[7]    ; 4.842 ; 4.842 ; 4.842 ; 4.842 ;
; IOB[7]     ; Din[7]      ; 4.566 ; 4.566 ; 4.566 ; 4.566 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                  ;
+----------------------------------+----------------------------------+-----------+----------+----------+----------+
; From Clock                       ; To Clock                         ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------------------------------+-----------+----------+----------+----------+
; CLK50                            ; CLK50                            ; 540       ; 0        ; 0        ; 0        ;
; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 367071397 ; 0        ; 0        ; 0        ;
+----------------------------------+----------------------------------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                   ;
+----------------------------------+----------------------------------+-----------+----------+----------+----------+
; From Clock                       ; To Clock                         ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------------------------------+-----------+----------+----------+----------+
; CLK50                            ; CLK50                            ; 540       ; 0        ; 0        ; 0        ;
; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 367071397 ; 0        ; 0        ; 0        ;
+----------------------------------+----------------------------------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 19    ; 19   ;
; Unconstrained Input Port Paths  ; 2280  ; 2280 ;
; Unconstrained Output Ports      ; 193   ; 193  ;
; Unconstrained Output Port Paths ; 6699  ; 6699 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Tue Apr 28 17:18:01 2015
Info: Command: quartus_sta lab5 -c lab5
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'lab5.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name var_clk:clockGenerator|var_clock var_clk:clockGenerator|var_clock
    Info (332105): create_clock -period 1.000 -name CLK50 CLK50
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -15.263
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -15.263    -27270.526 var_clk:clockGenerator|var_clock 
    Info (332119):    -2.522       -56.558 CLK50 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 CLK50 
    Info (332119):     0.391         0.000 var_clk:clockGenerator|var_clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -33.380 CLK50 
    Info (332119):    -0.500     -2104.000 var_clk:clockGenerator|var_clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -6.166
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.166    -11074.646 var_clk:clockGenerator|var_clock 
    Info (332119):    -0.654       -11.706 CLK50 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLK50 
    Info (332119):     0.215         0.000 var_clk:clockGenerator|var_clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -33.380 CLK50 
    Info (332119):    -0.500     -2104.000 var_clk:clockGenerator|var_clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 347 megabytes
    Info: Processing ended: Tue Apr 28 17:18:04 2015
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


