### 用于记录日常

##### 20240227

- 学习 SyetemVerilog，尝试把已有的优先级队列代码转换成 chisel 代码
- 找到了已有的 chisel 优先级队列实现，所以跳过学习 SystemVerilog
  - https://github.com/joonho3020/chisel-priorityqueue，根据 [Efficient Priority-Queue Data Structure for Hardware Implementation](https://ieeexplore.ieee.org/document/4380693) 实现的
  - [Chisel-based Implementation of High-performance Pipelined Priority Queue Generator](https://ieeexplore.ieee.org/document/9730477) 是 2022 年发表的
- 阅读论文 Chisel-based Implementation of High-performance Pipelined Priority Queue Generator
- 讨论设计方案
  - 阻塞队列抽象级别，针对网卡，出队入队、以及其他的原因导致的阻塞，如何使用一个比较抽象的接口来处理
  - 收发双方进行通信，处理流程

##### 20240226

- 组会
- 调试硬件
  - chisel 的 regfield 中的读采用 ReadyValidIO，而写采用 DecoupledIO，但这个不存在影响，DecoupledIO 是 ReadyValidIO 的子类
  - 目前的问题，无论是 queue 还是普通的寄存器，在 for 循环中连续的写，从 printf 和波形的结果来看，bits 只拉起了最后一次的数据
  - 在 for 循环中增加了无关的 printf 语句后，相当于增加了一点时间缓冲，输入的波形正常，每次写的 ReadyValidIO 接口的波形是正常的，输出的波形还不太正常，在 enq 的下一个周期，deq 马上会输出
  - 使用 queue 和寄存器都能够正常工作
- 同步小论文反馈意见
- 写硬件行为描述文档，画图
- 练字