// Copyright 1986-2019 Xilinx, Inc. All Rights Reserved.
// --------------------------------------------------------------------------------
// Tool Version: Vivado v.2019.1.3 (win64) Build 2644227 Wed Sep  4 09:45:24 MDT 2019
// Date        : Mon Dec 21 16:28:22 2020
// Host        : DESKTOP-IOTF14Q running 64-bit major release  (build 9200)
// Command     : write_verilog -force -mode funcsim -rename_top decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix -prefix
//               decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_ design_1_d_conv_0_0_sim_netlist.v
// Design      : design_1_d_conv_0_0
// Purpose     : This verilog netlist is a functional simulation representation of the design and should not be modified
//               or synthesized. This netlist cannot be used for SDF annotated simulation.
// Device      : xc7z045ffg900-2
// --------------------------------------------------------------------------------
`timescale 1 ps / 1 ps

module decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_Block_proc
   (ap_done_reg,
    ap_done_reg_reg_0,
    ap_return_preg,
    ap_done_reg_reg_1,
    ap_clk,
    Block_proc_U0_ap_start,
    ap_rst,
    \ap_return_preg_reg[15]_0 ,
    \ap_return_preg_reg[15]_1 ,
    \ap_return_preg_reg[14]_0 ,
    \ap_return_preg_reg[13]_0 ,
    \ap_return_preg_reg[12]_0 ,
    \ap_return_preg_reg[11]_0 ,
    \ap_return_preg_reg[10]_0 ,
    \ap_return_preg_reg[9]_0 ,
    \ap_return_preg_reg[8]_0 ,
    \ap_return_preg_reg[7]_0 ,
    \ap_return_preg_reg[6]_0 ,
    \ap_return_preg_reg[5]_0 ,
    \ap_return_preg_reg[4]_0 ,
    \ap_return_preg_reg[3]_0 ,
    \ap_return_preg_reg[2]_0 ,
    \ap_return_preg_reg[1]_0 ,
    \ap_return_preg_reg[0]_0 );
  output ap_done_reg;
  output ap_done_reg_reg_0;
  output [15:0]ap_return_preg;
  input ap_done_reg_reg_1;
  input ap_clk;
  input Block_proc_U0_ap_start;
  input ap_rst;
  input \ap_return_preg_reg[15]_0 ;
  input \ap_return_preg_reg[15]_1 ;
  input \ap_return_preg_reg[14]_0 ;
  input \ap_return_preg_reg[13]_0 ;
  input \ap_return_preg_reg[12]_0 ;
  input \ap_return_preg_reg[11]_0 ;
  input \ap_return_preg_reg[10]_0 ;
  input \ap_return_preg_reg[9]_0 ;
  input \ap_return_preg_reg[8]_0 ;
  input \ap_return_preg_reg[7]_0 ;
  input \ap_return_preg_reg[6]_0 ;
  input \ap_return_preg_reg[5]_0 ;
  input \ap_return_preg_reg[4]_0 ;
  input \ap_return_preg_reg[3]_0 ;
  input \ap_return_preg_reg[2]_0 ;
  input \ap_return_preg_reg[1]_0 ;
  input \ap_return_preg_reg[0]_0 ;

  wire Block_proc_U0_ap_start;
  wire ap_clk;
  wire ap_done_reg;
  wire ap_done_reg_reg_0;
  wire ap_done_reg_reg_1;
  wire [15:0]ap_return_preg;
  wire \ap_return_preg_reg[0]_0 ;
  wire \ap_return_preg_reg[10]_0 ;
  wire \ap_return_preg_reg[11]_0 ;
  wire \ap_return_preg_reg[12]_0 ;
  wire \ap_return_preg_reg[13]_0 ;
  wire \ap_return_preg_reg[14]_0 ;
  wire \ap_return_preg_reg[15]_0 ;
  wire \ap_return_preg_reg[15]_1 ;
  wire \ap_return_preg_reg[1]_0 ;
  wire \ap_return_preg_reg[2]_0 ;
  wire \ap_return_preg_reg[3]_0 ;
  wire \ap_return_preg_reg[4]_0 ;
  wire \ap_return_preg_reg[5]_0 ;
  wire \ap_return_preg_reg[6]_0 ;
  wire \ap_return_preg_reg[7]_0 ;
  wire \ap_return_preg_reg[8]_0 ;
  wire \ap_return_preg_reg[9]_0 ;
  wire ap_rst;

  LUT2 #(
    .INIT(4'hB)) 
    \SRL_SIG[0][15]_i_3 
       (.I0(ap_done_reg),
        .I1(Block_proc_U0_ap_start),
        .O(ap_done_reg_reg_0));
  FDRE #(
    .INIT(1'b0)) 
    ap_done_reg_reg
       (.C(ap_clk),
        .CE(1'b1),
        .D(ap_done_reg_reg_1),
        .Q(ap_done_reg),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \ap_return_preg_reg[0] 
       (.C(ap_clk),
        .CE(\ap_return_preg_reg[15]_0 ),
        .D(\ap_return_preg_reg[0]_0 ),
        .Q(ap_return_preg[0]),
        .R(ap_rst));
  FDRE #(
    .INIT(1'b0)) 
    \ap_return_preg_reg[10] 
       (.C(ap_clk),
        .CE(\ap_return_preg_reg[15]_0 ),
        .D(\ap_return_preg_reg[10]_0 ),
        .Q(ap_return_preg[10]),
        .R(ap_rst));
  FDRE #(
    .INIT(1'b0)) 
    \ap_return_preg_reg[11] 
       (.C(ap_clk),
        .CE(\ap_return_preg_reg[15]_0 ),
        .D(\ap_return_preg_reg[11]_0 ),
        .Q(ap_return_preg[11]),
        .R(ap_rst));
  FDRE #(
    .INIT(1'b0)) 
    \ap_return_preg_reg[12] 
       (.C(ap_clk),
        .CE(\ap_return_preg_reg[15]_0 ),
        .D(\ap_return_preg_reg[12]_0 ),
        .Q(ap_return_preg[12]),
        .R(ap_rst));
  FDRE #(
    .INIT(1'b0)) 
    \ap_return_preg_reg[13] 
       (.C(ap_clk),
        .CE(\ap_return_preg_reg[15]_0 ),
        .D(\ap_return_preg_reg[13]_0 ),
        .Q(ap_return_preg[13]),
        .R(ap_rst));
  FDRE #(
    .INIT(1'b0)) 
    \ap_return_preg_reg[14] 
       (.C(ap_clk),
        .CE(\ap_return_preg_reg[15]_0 ),
        .D(\ap_return_preg_reg[14]_0 ),
        .Q(ap_return_preg[14]),
        .R(ap_rst));
  FDRE #(
    .INIT(1'b0)) 
    \ap_return_preg_reg[15] 
       (.C(ap_clk),
        .CE(\ap_return_preg_reg[15]_0 ),
        .D(\ap_return_preg_reg[15]_1 ),
        .Q(ap_return_preg[15]),
        .R(ap_rst));
  FDRE #(
    .INIT(1'b0)) 
    \ap_return_preg_reg[1] 
       (.C(ap_clk),
        .CE(\ap_return_preg_reg[15]_0 ),
        .D(\ap_return_preg_reg[1]_0 ),
        .Q(ap_return_preg[1]),
        .R(ap_rst));
  FDRE #(
    .INIT(1'b0)) 
    \ap_return_preg_reg[2] 
       (.C(ap_clk),
        .CE(\ap_return_preg_reg[15]_0 ),
        .D(\ap_return_preg_reg[2]_0 ),
        .Q(ap_return_preg[2]),
        .R(ap_rst));
  FDRE #(
    .INIT(1'b0)) 
    \ap_return_preg_reg[3] 
       (.C(ap_clk),
        .CE(\ap_return_preg_reg[15]_0 ),
        .D(\ap_return_preg_reg[3]_0 ),
        .Q(ap_return_preg[3]),
        .R(ap_rst));
  FDRE #(
    .INIT(1'b0)) 
    \ap_return_preg_reg[4] 
       (.C(ap_clk),
        .CE(\ap_return_preg_reg[15]_0 ),
        .D(\ap_return_preg_reg[4]_0 ),
        .Q(ap_return_preg[4]),
        .R(ap_rst));
  FDRE #(
    .INIT(1'b0)) 
    \ap_return_preg_reg[5] 
       (.C(ap_clk),
        .CE(\ap_return_preg_reg[15]_0 ),
        .D(\ap_return_preg_reg[5]_0 ),
        .Q(ap_return_preg[5]),
        .R(ap_rst));
  FDRE #(
    .INIT(1'b0)) 
    \ap_return_preg_reg[6] 
       (.C(ap_clk),
        .CE(\ap_return_preg_reg[15]_0 ),
        .D(\ap_return_preg_reg[6]_0 ),
        .Q(ap_return_preg[6]),
        .R(ap_rst));
  FDRE #(
    .INIT(1'b0)) 
    \ap_return_preg_reg[7] 
       (.C(ap_clk),
        .CE(\ap_return_preg_reg[15]_0 ),
        .D(\ap_return_preg_reg[7]_0 ),
        .Q(ap_return_preg[7]),
        .R(ap_rst));
  FDRE #(
    .INIT(1'b0)) 
    \ap_return_preg_reg[8] 
       (.C(ap_clk),
        .CE(\ap_return_preg_reg[15]_0 ),
        .D(\ap_return_preg_reg[8]_0 ),
        .Q(ap_return_preg[8]),
        .R(ap_rst));
  FDRE #(
    .INIT(1'b0)) 
    \ap_return_preg_reg[9] 
       (.C(ap_clk),
        .CE(\ap_return_preg_reg[15]_0 ),
        .D(\ap_return_preg_reg[9]_0 ),
        .Q(ap_return_preg[9]),
        .R(ap_rst));
endmodule

module decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_Block_proc33
   (ap_done_reg,
    ap_done_reg_reg_0,
    \ap_return_preg_reg[15]_0 ,
    \ap_return_preg_reg[14]_0 ,
    \ap_return_preg_reg[13]_0 ,
    \ap_return_preg_reg[12]_0 ,
    \ap_return_preg_reg[11]_0 ,
    \ap_return_preg_reg[10]_0 ,
    \ap_return_preg_reg[9]_0 ,
    \ap_return_preg_reg[8]_0 ,
    \ap_return_preg_reg[7]_0 ,
    \ap_return_preg_reg[6]_0 ,
    \ap_return_preg_reg[5]_0 ,
    \ap_return_preg_reg[4]_0 ,
    \ap_return_preg_reg[3]_0 ,
    \ap_return_preg_reg[2]_0 ,
    \ap_return_preg_reg[1]_0 ,
    \ap_return_preg_reg[0]_0 ,
    ap_done_reg_reg_1,
    ap_clk,
    Block_proc33_U0_ap_start,
    ap_rst,
    \ap_return_preg_reg[15]_1 ,
    \ap_return_preg_reg[15]_2 ,
    \ap_return_preg_reg[14]_1 ,
    \ap_return_preg_reg[13]_1 ,
    \ap_return_preg_reg[12]_1 ,
    \ap_return_preg_reg[11]_1 ,
    \ap_return_preg_reg[10]_1 ,
    \ap_return_preg_reg[9]_1 ,
    \ap_return_preg_reg[8]_1 ,
    \ap_return_preg_reg[7]_1 ,
    \ap_return_preg_reg[6]_1 ,
    \ap_return_preg_reg[5]_1 ,
    \ap_return_preg_reg[4]_1 ,
    \ap_return_preg_reg[3]_1 ,
    \ap_return_preg_reg[2]_1 ,
    \ap_return_preg_reg[1]_1 ,
    \ap_return_preg_reg[0]_1 );
  output ap_done_reg;
  output ap_done_reg_reg_0;
  output \ap_return_preg_reg[15]_0 ;
  output \ap_return_preg_reg[14]_0 ;
  output \ap_return_preg_reg[13]_0 ;
  output \ap_return_preg_reg[12]_0 ;
  output \ap_return_preg_reg[11]_0 ;
  output \ap_return_preg_reg[10]_0 ;
  output \ap_return_preg_reg[9]_0 ;
  output \ap_return_preg_reg[8]_0 ;
  output \ap_return_preg_reg[7]_0 ;
  output \ap_return_preg_reg[6]_0 ;
  output \ap_return_preg_reg[5]_0 ;
  output \ap_return_preg_reg[4]_0 ;
  output \ap_return_preg_reg[3]_0 ;
  output \ap_return_preg_reg[2]_0 ;
  output \ap_return_preg_reg[1]_0 ;
  output \ap_return_preg_reg[0]_0 ;
  input ap_done_reg_reg_1;
  input ap_clk;
  input Block_proc33_U0_ap_start;
  input ap_rst;
  input \ap_return_preg_reg[15]_1 ;
  input \ap_return_preg_reg[15]_2 ;
  input \ap_return_preg_reg[14]_1 ;
  input \ap_return_preg_reg[13]_1 ;
  input \ap_return_preg_reg[12]_1 ;
  input \ap_return_preg_reg[11]_1 ;
  input \ap_return_preg_reg[10]_1 ;
  input \ap_return_preg_reg[9]_1 ;
  input \ap_return_preg_reg[8]_1 ;
  input \ap_return_preg_reg[7]_1 ;
  input \ap_return_preg_reg[6]_1 ;
  input \ap_return_preg_reg[5]_1 ;
  input \ap_return_preg_reg[4]_1 ;
  input \ap_return_preg_reg[3]_1 ;
  input \ap_return_preg_reg[2]_1 ;
  input \ap_return_preg_reg[1]_1 ;
  input \ap_return_preg_reg[0]_1 ;

  wire Block_proc33_U0_ap_start;
  wire ap_clk;
  wire ap_done_reg;
  wire ap_done_reg_reg_0;
  wire ap_done_reg_reg_1;
  wire \ap_return_preg_reg[0]_0 ;
  wire \ap_return_preg_reg[0]_1 ;
  wire \ap_return_preg_reg[10]_0 ;
  wire \ap_return_preg_reg[10]_1 ;
  wire \ap_return_preg_reg[11]_0 ;
  wire \ap_return_preg_reg[11]_1 ;
  wire \ap_return_preg_reg[12]_0 ;
  wire \ap_return_preg_reg[12]_1 ;
  wire \ap_return_preg_reg[13]_0 ;
  wire \ap_return_preg_reg[13]_1 ;
  wire \ap_return_preg_reg[14]_0 ;
  wire \ap_return_preg_reg[14]_1 ;
  wire \ap_return_preg_reg[15]_0 ;
  wire \ap_return_preg_reg[15]_1 ;
  wire \ap_return_preg_reg[15]_2 ;
  wire \ap_return_preg_reg[1]_0 ;
  wire \ap_return_preg_reg[1]_1 ;
  wire \ap_return_preg_reg[2]_0 ;
  wire \ap_return_preg_reg[2]_1 ;
  wire \ap_return_preg_reg[3]_0 ;
  wire \ap_return_preg_reg[3]_1 ;
  wire \ap_return_preg_reg[4]_0 ;
  wire \ap_return_preg_reg[4]_1 ;
  wire \ap_return_preg_reg[5]_0 ;
  wire \ap_return_preg_reg[5]_1 ;
  wire \ap_return_preg_reg[6]_0 ;
  wire \ap_return_preg_reg[6]_1 ;
  wire \ap_return_preg_reg[7]_0 ;
  wire \ap_return_preg_reg[7]_1 ;
  wire \ap_return_preg_reg[8]_0 ;
  wire \ap_return_preg_reg[8]_1 ;
  wire \ap_return_preg_reg[9]_0 ;
  wire \ap_return_preg_reg[9]_1 ;
  wire ap_rst;

  LUT2 #(
    .INIT(4'hB)) 
    \SRL_SIG[0][15]_i_3__0 
       (.I0(ap_done_reg),
        .I1(Block_proc33_U0_ap_start),
        .O(ap_done_reg_reg_0));
  FDRE #(
    .INIT(1'b0)) 
    ap_done_reg_reg
       (.C(ap_clk),
        .CE(1'b1),
        .D(ap_done_reg_reg_1),
        .Q(ap_done_reg),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \ap_return_preg_reg[0] 
       (.C(ap_clk),
        .CE(\ap_return_preg_reg[15]_1 ),
        .D(\ap_return_preg_reg[0]_1 ),
        .Q(\ap_return_preg_reg[0]_0 ),
        .R(ap_rst));
  FDRE #(
    .INIT(1'b0)) 
    \ap_return_preg_reg[10] 
       (.C(ap_clk),
        .CE(\ap_return_preg_reg[15]_1 ),
        .D(\ap_return_preg_reg[10]_1 ),
        .Q(\ap_return_preg_reg[10]_0 ),
        .R(ap_rst));
  FDRE #(
    .INIT(1'b0)) 
    \ap_return_preg_reg[11] 
       (.C(ap_clk),
        .CE(\ap_return_preg_reg[15]_1 ),
        .D(\ap_return_preg_reg[11]_1 ),
        .Q(\ap_return_preg_reg[11]_0 ),
        .R(ap_rst));
  FDRE #(
    .INIT(1'b0)) 
    \ap_return_preg_reg[12] 
       (.C(ap_clk),
        .CE(\ap_return_preg_reg[15]_1 ),
        .D(\ap_return_preg_reg[12]_1 ),
        .Q(\ap_return_preg_reg[12]_0 ),
        .R(ap_rst));
  FDRE #(
    .INIT(1'b0)) 
    \ap_return_preg_reg[13] 
       (.C(ap_clk),
        .CE(\ap_return_preg_reg[15]_1 ),
        .D(\ap_return_preg_reg[13]_1 ),
        .Q(\ap_return_preg_reg[13]_0 ),
        .R(ap_rst));
  FDRE #(
    .INIT(1'b0)) 
    \ap_return_preg_reg[14] 
       (.C(ap_clk),
        .CE(\ap_return_preg_reg[15]_1 ),
        .D(\ap_return_preg_reg[14]_1 ),
        .Q(\ap_return_preg_reg[14]_0 ),
        .R(ap_rst));
  FDRE #(
    .INIT(1'b0)) 
    \ap_return_preg_reg[15] 
       (.C(ap_clk),
        .CE(\ap_return_preg_reg[15]_1 ),
        .D(\ap_return_preg_reg[15]_2 ),
        .Q(\ap_return_preg_reg[15]_0 ),
        .R(ap_rst));
  FDRE #(
    .INIT(1'b0)) 
    \ap_return_preg_reg[1] 
       (.C(ap_clk),
        .CE(\ap_return_preg_reg[15]_1 ),
        .D(\ap_return_preg_reg[1]_1 ),
        .Q(\ap_return_preg_reg[1]_0 ),
        .R(ap_rst));
  FDRE #(
    .INIT(1'b0)) 
    \ap_return_preg_reg[2] 
       (.C(ap_clk),
        .CE(\ap_return_preg_reg[15]_1 ),
        .D(\ap_return_preg_reg[2]_1 ),
        .Q(\ap_return_preg_reg[2]_0 ),
        .R(ap_rst));
  FDRE #(
    .INIT(1'b0)) 
    \ap_return_preg_reg[3] 
       (.C(ap_clk),
        .CE(\ap_return_preg_reg[15]_1 ),
        .D(\ap_return_preg_reg[3]_1 ),
        .Q(\ap_return_preg_reg[3]_0 ),
        .R(ap_rst));
  FDRE #(
    .INIT(1'b0)) 
    \ap_return_preg_reg[4] 
       (.C(ap_clk),
        .CE(\ap_return_preg_reg[15]_1 ),
        .D(\ap_return_preg_reg[4]_1 ),
        .Q(\ap_return_preg_reg[4]_0 ),
        .R(ap_rst));
  FDRE #(
    .INIT(1'b0)) 
    \ap_return_preg_reg[5] 
       (.C(ap_clk),
        .CE(\ap_return_preg_reg[15]_1 ),
        .D(\ap_return_preg_reg[5]_1 ),
        .Q(\ap_return_preg_reg[5]_0 ),
        .R(ap_rst));
  FDRE #(
    .INIT(1'b0)) 
    \ap_return_preg_reg[6] 
       (.C(ap_clk),
        .CE(\ap_return_preg_reg[15]_1 ),
        .D(\ap_return_preg_reg[6]_1 ),
        .Q(\ap_return_preg_reg[6]_0 ),
        .R(ap_rst));
  FDRE #(
    .INIT(1'b0)) 
    \ap_return_preg_reg[7] 
       (.C(ap_clk),
        .CE(\ap_return_preg_reg[15]_1 ),
        .D(\ap_return_preg_reg[7]_1 ),
        .Q(\ap_return_preg_reg[7]_0 ),
        .R(ap_rst));
  FDRE #(
    .INIT(1'b0)) 
    \ap_return_preg_reg[8] 
       (.C(ap_clk),
        .CE(\ap_return_preg_reg[15]_1 ),
        .D(\ap_return_preg_reg[8]_1 ),
        .Q(\ap_return_preg_reg[8]_0 ),
        .R(ap_rst));
  FDRE #(
    .INIT(1'b0)) 
    \ap_return_preg_reg[9] 
       (.C(ap_clk),
        .CE(\ap_return_preg_reg[15]_1 ),
        .D(\ap_return_preg_reg[9]_1 ),
        .Q(\ap_return_preg_reg[9]_0 ),
        .R(ap_rst));
endmodule

(* hls_module = "yes" *) 
module decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_d_conv
   (x_V,
    ref_i_V,
    ref_q_V,
    y_i_V,
    y_q_V,
    ap_clk,
    ap_rst,
    x_V_ap_vld,
    ref_i_V_ap_vld,
    ref_q_V_ap_vld,
    y_i_V_ap_vld,
    y_q_V_ap_vld);
  input [7:0]x_V;
  input [7:0]ref_i_V;
  input [7:0]ref_q_V;
  output [31:0]y_i_V;
  output [31:0]y_q_V;
  input ap_clk;
  input ap_rst;
  input x_V_ap_vld;
  input ref_i_V_ap_vld;
  input ref_q_V_ap_vld;
  output y_i_V_ap_vld;
  output y_q_V_ap_vld;

  wire Block_proc33_U0_ap_start;
  wire Block_proc33_U0_n_1;
  wire Block_proc33_U0_n_10;
  wire Block_proc33_U0_n_11;
  wire Block_proc33_U0_n_12;
  wire Block_proc33_U0_n_13;
  wire Block_proc33_U0_n_14;
  wire Block_proc33_U0_n_15;
  wire Block_proc33_U0_n_16;
  wire Block_proc33_U0_n_17;
  wire Block_proc33_U0_n_2;
  wire Block_proc33_U0_n_3;
  wire Block_proc33_U0_n_4;
  wire Block_proc33_U0_n_5;
  wire Block_proc33_U0_n_6;
  wire Block_proc33_U0_n_7;
  wire Block_proc33_U0_n_8;
  wire Block_proc33_U0_n_9;
  wire Block_proc_U0_ap_start;
  wire Block_proc_U0_n_1;
  wire ap_clk;
  wire ap_done_reg;
  wire ap_done_reg_0;
  wire [15:0]ap_return_preg;
  wire ap_rst;
  wire ap_sync_reg_channel_write_x_i_V;
  wire ap_sync_reg_channel_write_x_q_V_reg_n_0;
  wire [15:0]data;
  wire extLd4_loc_channel_U_n_1;
  wire [15:0]extLd4_loc_channel_dout;
  wire extLd_loc_channel_U_n_1;
  wire [15:0]extLd_loc_channel_dout;
  wire fir_filter_a_U0_ap_start;
  wire fir_filter_b_U0_ap_start;
  wire iq_mult_U0_n_1;
  wire iq_mult_U0_n_10;
  wire iq_mult_U0_n_11;
  wire iq_mult_U0_n_12;
  wire iq_mult_U0_n_13;
  wire iq_mult_U0_n_14;
  wire iq_mult_U0_n_15;
  wire iq_mult_U0_n_16;
  wire iq_mult_U0_n_2;
  wire iq_mult_U0_n_3;
  wire iq_mult_U0_n_34;
  wire iq_mult_U0_n_35;
  wire iq_mult_U0_n_36;
  wire iq_mult_U0_n_4;
  wire iq_mult_U0_n_5;
  wire iq_mult_U0_n_6;
  wire iq_mult_U0_n_7;
  wire iq_mult_U0_n_8;
  wire iq_mult_U0_n_9;
  wire [7:0]ref_i_V;
  wire ref_i_V_ap_vld;
  wire [7:0]ref_q_V;
  wire ref_q_V_ap_vld;
  wire shiftReg_ce;
  wire shiftReg_ce_1;
  wire [7:0]x_V;
  wire x_V_ap_vld;
  wire x_i_V_U_n_10;
  wire x_i_V_U_n_11;
  wire x_i_V_U_n_12;
  wire x_i_V_U_n_13;
  wire x_i_V_U_n_14;
  wire x_i_V_U_n_15;
  wire x_i_V_U_n_16;
  wire x_i_V_U_n_17;
  wire x_i_V_U_n_18;
  wire x_i_V_U_n_19;
  wire x_i_V_U_n_2;
  wire x_i_V_U_n_20;
  wire x_i_V_U_n_21;
  wire x_i_V_U_n_22;
  wire x_i_V_U_n_23;
  wire x_i_V_U_n_24;
  wire x_i_V_U_n_25;
  wire x_i_V_U_n_26;
  wire x_i_V_U_n_27;
  wire x_i_V_U_n_28;
  wire x_i_V_U_n_29;
  wire x_i_V_U_n_3;
  wire x_i_V_U_n_30;
  wire x_i_V_U_n_31;
  wire x_i_V_U_n_32;
  wire x_i_V_U_n_33;
  wire x_i_V_U_n_34;
  wire x_i_V_U_n_35;
  wire x_i_V_U_n_4;
  wire x_i_V_U_n_5;
  wire x_i_V_U_n_6;
  wire x_i_V_U_n_7;
  wire x_i_V_U_n_8;
  wire x_i_V_U_n_9;
  wire x_i_V_full_n;
  wire x_q_V_U_n_10;
  wire x_q_V_U_n_11;
  wire x_q_V_U_n_12;
  wire x_q_V_U_n_13;
  wire x_q_V_U_n_14;
  wire x_q_V_U_n_15;
  wire x_q_V_U_n_16;
  wire x_q_V_U_n_17;
  wire x_q_V_U_n_18;
  wire x_q_V_U_n_19;
  wire x_q_V_U_n_2;
  wire x_q_V_U_n_20;
  wire x_q_V_U_n_21;
  wire x_q_V_U_n_22;
  wire x_q_V_U_n_23;
  wire x_q_V_U_n_24;
  wire x_q_V_U_n_25;
  wire x_q_V_U_n_26;
  wire x_q_V_U_n_27;
  wire x_q_V_U_n_28;
  wire x_q_V_U_n_29;
  wire x_q_V_U_n_3;
  wire x_q_V_U_n_30;
  wire x_q_V_U_n_31;
  wire x_q_V_U_n_32;
  wire x_q_V_U_n_33;
  wire x_q_V_U_n_34;
  wire x_q_V_U_n_4;
  wire x_q_V_U_n_5;
  wire x_q_V_U_n_6;
  wire x_q_V_U_n_7;
  wire x_q_V_U_n_8;
  wire x_q_V_U_n_9;
  wire x_q_V_full_n;
  wire [31:0]y_i_V;
  wire y_i_V_ap_vld;
  wire [31:0]y_q_V;
  wire y_q_V_ap_vld;

  decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_Block_proc33 Block_proc33_U0
       (.Block_proc33_U0_ap_start(Block_proc33_U0_ap_start),
        .ap_clk(ap_clk),
        .ap_done_reg(ap_done_reg),
        .ap_done_reg_reg_0(Block_proc33_U0_n_1),
        .ap_done_reg_reg_1(extLd4_loc_channel_U_n_1),
        .\ap_return_preg_reg[0]_0 (Block_proc33_U0_n_17),
        .\ap_return_preg_reg[0]_1 (x_q_V_U_n_19),
        .\ap_return_preg_reg[10]_0 (Block_proc33_U0_n_7),
        .\ap_return_preg_reg[10]_1 (x_q_V_U_n_29),
        .\ap_return_preg_reg[11]_0 (Block_proc33_U0_n_6),
        .\ap_return_preg_reg[11]_1 (x_q_V_U_n_30),
        .\ap_return_preg_reg[12]_0 (Block_proc33_U0_n_5),
        .\ap_return_preg_reg[12]_1 (x_q_V_U_n_31),
        .\ap_return_preg_reg[13]_0 (Block_proc33_U0_n_4),
        .\ap_return_preg_reg[13]_1 (x_q_V_U_n_32),
        .\ap_return_preg_reg[14]_0 (Block_proc33_U0_n_3),
        .\ap_return_preg_reg[14]_1 (x_q_V_U_n_33),
        .\ap_return_preg_reg[15]_0 (Block_proc33_U0_n_2),
        .\ap_return_preg_reg[15]_1 (x_q_V_U_n_18),
        .\ap_return_preg_reg[15]_2 (x_q_V_U_n_34),
        .\ap_return_preg_reg[1]_0 (Block_proc33_U0_n_16),
        .\ap_return_preg_reg[1]_1 (x_q_V_U_n_20),
        .\ap_return_preg_reg[2]_0 (Block_proc33_U0_n_15),
        .\ap_return_preg_reg[2]_1 (x_q_V_U_n_21),
        .\ap_return_preg_reg[3]_0 (Block_proc33_U0_n_14),
        .\ap_return_preg_reg[3]_1 (x_q_V_U_n_22),
        .\ap_return_preg_reg[4]_0 (Block_proc33_U0_n_13),
        .\ap_return_preg_reg[4]_1 (x_q_V_U_n_23),
        .\ap_return_preg_reg[5]_0 (Block_proc33_U0_n_12),
        .\ap_return_preg_reg[5]_1 (x_q_V_U_n_24),
        .\ap_return_preg_reg[6]_0 (Block_proc33_U0_n_11),
        .\ap_return_preg_reg[6]_1 (x_q_V_U_n_25),
        .\ap_return_preg_reg[7]_0 (Block_proc33_U0_n_10),
        .\ap_return_preg_reg[7]_1 (x_q_V_U_n_26),
        .\ap_return_preg_reg[8]_0 (Block_proc33_U0_n_9),
        .\ap_return_preg_reg[8]_1 (x_q_V_U_n_27),
        .\ap_return_preg_reg[9]_0 (Block_proc33_U0_n_8),
        .\ap_return_preg_reg[9]_1 (x_q_V_U_n_28),
        .ap_rst(ap_rst));
  decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_Block_proc Block_proc_U0
       (.Block_proc_U0_ap_start(Block_proc_U0_ap_start),
        .ap_clk(ap_clk),
        .ap_done_reg(ap_done_reg_0),
        .ap_done_reg_reg_0(Block_proc_U0_n_1),
        .ap_done_reg_reg_1(extLd_loc_channel_U_n_1),
        .ap_return_preg(ap_return_preg),
        .\ap_return_preg_reg[0]_0 (x_i_V_U_n_20),
        .\ap_return_preg_reg[10]_0 (x_i_V_U_n_30),
        .\ap_return_preg_reg[11]_0 (x_i_V_U_n_31),
        .\ap_return_preg_reg[12]_0 (x_i_V_U_n_32),
        .\ap_return_preg_reg[13]_0 (x_i_V_U_n_33),
        .\ap_return_preg_reg[14]_0 (x_i_V_U_n_34),
        .\ap_return_preg_reg[15]_0 (x_i_V_U_n_18),
        .\ap_return_preg_reg[15]_1 (x_i_V_U_n_35),
        .\ap_return_preg_reg[1]_0 (x_i_V_U_n_21),
        .\ap_return_preg_reg[2]_0 (x_i_V_U_n_22),
        .\ap_return_preg_reg[3]_0 (x_i_V_U_n_23),
        .\ap_return_preg_reg[4]_0 (x_i_V_U_n_24),
        .\ap_return_preg_reg[5]_0 (x_i_V_U_n_25),
        .\ap_return_preg_reg[6]_0 (x_i_V_U_n_26),
        .\ap_return_preg_reg[7]_0 (x_i_V_U_n_27),
        .\ap_return_preg_reg[8]_0 (x_i_V_U_n_28),
        .\ap_return_preg_reg[9]_0 (x_i_V_U_n_29),
        .ap_rst(ap_rst));
  FDRE #(
    .INIT(1'b0)) 
    ap_sync_reg_channel_write_x_i_V_reg
       (.C(ap_clk),
        .CE(1'b1),
        .D(iq_mult_U0_n_35),
        .Q(ap_sync_reg_channel_write_x_i_V),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    ap_sync_reg_channel_write_x_q_V_reg
       (.C(ap_clk),
        .CE(1'b1),
        .D(iq_mult_U0_n_36),
        .Q(ap_sync_reg_channel_write_x_q_V_reg_n_0),
        .R(1'b0));
  decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_fifo_w16_d2_A extLd4_loc_channel_U
       (.Block_proc33_U0_ap_start(Block_proc33_U0_ap_start),
        .D({x_q_V_U_n_2,x_q_V_U_n_3,x_q_V_U_n_4,x_q_V_U_n_5,x_q_V_U_n_6,x_q_V_U_n_7,x_q_V_U_n_8,x_q_V_U_n_9,x_q_V_U_n_10,x_q_V_U_n_11,x_q_V_U_n_12,x_q_V_U_n_13,x_q_V_U_n_14,x_q_V_U_n_15,x_q_V_U_n_16,x_q_V_U_n_17}),
        .ap_clk(ap_clk),
        .ap_done_reg(ap_done_reg),
        .ap_rst(ap_rst),
        .extLd4_loc_channel(extLd4_loc_channel_dout),
        .fir_filter_b_U0_ap_start(fir_filter_b_U0_ap_start),
        .internal_full_n_reg_0(extLd4_loc_channel_U_n_1));
  decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_fifo_w16_d2_A_0 extLd_loc_channel_U
       (.Block_proc_U0_ap_start(Block_proc_U0_ap_start),
        .D({x_i_V_U_n_2,x_i_V_U_n_3,x_i_V_U_n_4,x_i_V_U_n_5,x_i_V_U_n_6,x_i_V_U_n_7,x_i_V_U_n_8,x_i_V_U_n_9,x_i_V_U_n_10,x_i_V_U_n_11,x_i_V_U_n_12,x_i_V_U_n_13,x_i_V_U_n_14,x_i_V_U_n_15,x_i_V_U_n_16,x_i_V_U_n_17}),
        .ap_clk(ap_clk),
        .ap_done_reg(ap_done_reg_0),
        .ap_rst(ap_rst),
        .extLd_loc_channel(extLd_loc_channel_dout),
        .fir_filter_a_U0_ap_start(fir_filter_a_U0_ap_start),
        .internal_full_n_reg_0(extLd_loc_channel_U_n_1));
  decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_fir_filter_a fir_filter_a_U0
       (.ap_clk(ap_clk),
        .ap_rst(ap_rst),
        .extLd_loc_channel(extLd_loc_channel_dout),
        .fir_filter_a_U0_ap_start(fir_filter_a_U0_ap_start),
        .y_i_V(y_i_V),
        .y_i_V_ap_vld(y_i_V_ap_vld));
  decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_fir_filter_b fir_filter_b_U0
       (.ap_clk(ap_clk),
        .ap_rst(ap_rst),
        .extLd4_loc_channel(extLd4_loc_channel_dout),
        .fir_filter_b_U0_ap_start(fir_filter_b_U0_ap_start),
        .y_q_V(y_q_V),
        .y_q_V_ap_vld(y_q_V_ap_vld));
  decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_iq_mult iq_mult_U0
       (.D({iq_mult_U0_n_1,iq_mult_U0_n_2,iq_mult_U0_n_3,iq_mult_U0_n_4,iq_mult_U0_n_5,iq_mult_U0_n_6,iq_mult_U0_n_7,iq_mult_U0_n_8,iq_mult_U0_n_9,iq_mult_U0_n_10,iq_mult_U0_n_11,iq_mult_U0_n_12,iq_mult_U0_n_13,iq_mult_U0_n_14,iq_mult_U0_n_15,iq_mult_U0_n_16}),
        .ap_clk(ap_clk),
        .ap_done_reg_reg_0(data),
        .ap_done_reg_reg_1(x_i_V_U_n_19),
        .ap_rst(ap_rst),
        .ap_rst_0(iq_mult_U0_n_35),
        .ap_rst_1(iq_mult_U0_n_36),
        .ap_sync_reg_channel_write_x_i_V(ap_sync_reg_channel_write_x_i_V),
        .ap_sync_reg_channel_write_x_i_V_reg(ap_sync_reg_channel_write_x_q_V_reg_n_0),
        .ref_i_V(ref_i_V),
        .ref_i_V_ap_vld(ref_i_V_ap_vld),
        .ref_i_V_ap_vld_0(iq_mult_U0_n_34),
        .ref_q_V(ref_q_V),
        .ref_q_V_ap_vld(ref_q_V_ap_vld),
        .shiftReg_ce(shiftReg_ce_1),
        .shiftReg_ce_0(shiftReg_ce),
        .x_V(x_V),
        .x_V_ap_vld(x_V_ap_vld),
        .x_i_V_full_n(x_i_V_full_n),
        .x_q_V_full_n(x_q_V_full_n));
  decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_fifo_w16_d2_A_1 x_i_V_U
       (.Block_proc_U0_ap_start(Block_proc_U0_ap_start),
        .D({x_i_V_U_n_2,x_i_V_U_n_3,x_i_V_U_n_4,x_i_V_U_n_5,x_i_V_U_n_6,x_i_V_U_n_7,x_i_V_U_n_8,x_i_V_U_n_9,x_i_V_U_n_10,x_i_V_U_n_11,x_i_V_U_n_12,x_i_V_U_n_13,x_i_V_U_n_14,x_i_V_U_n_15,x_i_V_U_n_16,x_i_V_U_n_17}),
        .\SRL_SIG_reg[0][0] (x_i_V_U_n_20),
        .\SRL_SIG_reg[0][10] (x_i_V_U_n_30),
        .\SRL_SIG_reg[0][11] (x_i_V_U_n_31),
        .\SRL_SIG_reg[0][12] (x_i_V_U_n_32),
        .\SRL_SIG_reg[0][13] (x_i_V_U_n_33),
        .\SRL_SIG_reg[0][14] (x_i_V_U_n_34),
        .\SRL_SIG_reg[0][15] (x_i_V_U_n_35),
        .\SRL_SIG_reg[0][15]_0 (Block_proc_U0_n_1),
        .\SRL_SIG_reg[0][15]_1 (data),
        .\SRL_SIG_reg[0][1] (x_i_V_U_n_21),
        .\SRL_SIG_reg[0][2] (x_i_V_U_n_22),
        .\SRL_SIG_reg[0][3] (x_i_V_U_n_23),
        .\SRL_SIG_reg[0][4] (x_i_V_U_n_24),
        .\SRL_SIG_reg[0][5] (x_i_V_U_n_25),
        .\SRL_SIG_reg[0][6] (x_i_V_U_n_26),
        .\SRL_SIG_reg[0][7] (x_i_V_U_n_27),
        .\SRL_SIG_reg[0][8] (x_i_V_U_n_28),
        .\SRL_SIG_reg[0][9] (x_i_V_U_n_29),
        .ap_clk(ap_clk),
        .ap_done_reg(ap_done_reg_0),
        .ap_done_reg_reg(iq_mult_U0_n_34),
        .ap_done_reg_reg_0(ap_sync_reg_channel_write_x_q_V_reg_n_0),
        .ap_return_preg(ap_return_preg),
        .ap_rst(ap_rst),
        .ap_sync_reg_channel_write_x_i_V(ap_sync_reg_channel_write_x_i_V),
        .internal_empty_n_reg_0(x_i_V_U_n_18),
        .internal_full_n_reg_0(x_i_V_U_n_19),
        .shiftReg_ce(shiftReg_ce_1),
        .x_i_V_full_n(x_i_V_full_n),
        .x_q_V_full_n(x_q_V_full_n));
  decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_fifo_w16_d2_A_2 x_q_V_U
       (.Block_proc33_U0_ap_start(Block_proc33_U0_ap_start),
        .D({x_q_V_U_n_2,x_q_V_U_n_3,x_q_V_U_n_4,x_q_V_U_n_5,x_q_V_U_n_6,x_q_V_U_n_7,x_q_V_U_n_8,x_q_V_U_n_9,x_q_V_U_n_10,x_q_V_U_n_11,x_q_V_U_n_12,x_q_V_U_n_13,x_q_V_U_n_14,x_q_V_U_n_15,x_q_V_U_n_16,x_q_V_U_n_17}),
        .\SRL_SIG_reg[0][0] (x_q_V_U_n_19),
        .\SRL_SIG_reg[0][0]_0 (Block_proc33_U0_n_17),
        .\SRL_SIG_reg[0][10] (x_q_V_U_n_29),
        .\SRL_SIG_reg[0][10]_0 (Block_proc33_U0_n_7),
        .\SRL_SIG_reg[0][11] (x_q_V_U_n_30),
        .\SRL_SIG_reg[0][11]_0 (Block_proc33_U0_n_6),
        .\SRL_SIG_reg[0][12] (x_q_V_U_n_31),
        .\SRL_SIG_reg[0][12]_0 (Block_proc33_U0_n_5),
        .\SRL_SIG_reg[0][13] (x_q_V_U_n_32),
        .\SRL_SIG_reg[0][13]_0 (Block_proc33_U0_n_4),
        .\SRL_SIG_reg[0][14] (x_q_V_U_n_33),
        .\SRL_SIG_reg[0][14]_0 (Block_proc33_U0_n_3),
        .\SRL_SIG_reg[0][15] (x_q_V_U_n_34),
        .\SRL_SIG_reg[0][15]_0 (Block_proc33_U0_n_1),
        .\SRL_SIG_reg[0][15]_1 (Block_proc33_U0_n_2),
        .\SRL_SIG_reg[0][15]_2 ({iq_mult_U0_n_1,iq_mult_U0_n_2,iq_mult_U0_n_3,iq_mult_U0_n_4,iq_mult_U0_n_5,iq_mult_U0_n_6,iq_mult_U0_n_7,iq_mult_U0_n_8,iq_mult_U0_n_9,iq_mult_U0_n_10,iq_mult_U0_n_11,iq_mult_U0_n_12,iq_mult_U0_n_13,iq_mult_U0_n_14,iq_mult_U0_n_15,iq_mult_U0_n_16}),
        .\SRL_SIG_reg[0][1] (x_q_V_U_n_20),
        .\SRL_SIG_reg[0][1]_0 (Block_proc33_U0_n_16),
        .\SRL_SIG_reg[0][2] (x_q_V_U_n_21),
        .\SRL_SIG_reg[0][2]_0 (Block_proc33_U0_n_15),
        .\SRL_SIG_reg[0][3] (x_q_V_U_n_22),
        .\SRL_SIG_reg[0][3]_0 (Block_proc33_U0_n_14),
        .\SRL_SIG_reg[0][4] (x_q_V_U_n_23),
        .\SRL_SIG_reg[0][4]_0 (Block_proc33_U0_n_13),
        .\SRL_SIG_reg[0][5] (x_q_V_U_n_24),
        .\SRL_SIG_reg[0][5]_0 (Block_proc33_U0_n_12),
        .\SRL_SIG_reg[0][6] (x_q_V_U_n_25),
        .\SRL_SIG_reg[0][6]_0 (Block_proc33_U0_n_11),
        .\SRL_SIG_reg[0][7] (x_q_V_U_n_26),
        .\SRL_SIG_reg[0][7]_0 (Block_proc33_U0_n_10),
        .\SRL_SIG_reg[0][8] (x_q_V_U_n_27),
        .\SRL_SIG_reg[0][8]_0 (Block_proc33_U0_n_9),
        .\SRL_SIG_reg[0][9] (x_q_V_U_n_28),
        .\SRL_SIG_reg[0][9]_0 (Block_proc33_U0_n_8),
        .ap_clk(ap_clk),
        .ap_done_reg(ap_done_reg),
        .ap_rst(ap_rst),
        .internal_empty_n_reg_0(x_q_V_U_n_18),
        .shiftReg_ce(shiftReg_ce),
        .x_q_V_full_n(x_q_V_full_n));
endmodule

module decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_d_conv_mul_mul_16cud
   (P,
    add_ln700_25_fu_714_p2,
    fir_filter_b_U0_ap_start,
    ap_clk,
    Q,
    \add_ln700_25_reg_993_reg[31] ,
    DI);
  output [0:0]P;
  output [26:0]add_ln700_25_fu_714_p2;
  input fir_filter_b_U0_ap_start;
  input ap_clk;
  input [15:0]Q;
  input [25:0]\add_ln700_25_reg_993_reg[31] ;
  input [0:0]DI;

  wire [0:0]DI;
  wire [0:0]P;
  wire [15:0]Q;
  wire [26:0]add_ln700_25_fu_714_p2;
  wire [25:0]\add_ln700_25_reg_993_reg[31] ;
  wire ap_clk;
  wire fir_filter_b_U0_ap_start;

  decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_d_conv_mul_mul_16cud_DSP48_1 d_conv_mul_mul_16cud_DSP48_1_U
       (.DI(DI),
        .P(P),
        .Q(Q),
        .add_ln700_25_fu_714_p2(add_ln700_25_fu_714_p2),
        .\add_ln700_25_reg_993_reg[31] (\add_ln700_25_reg_993_reg[31] ),
        .ap_clk(ap_clk),
        .fir_filter_b_U0_ap_start(fir_filter_b_U0_ap_start));
endmodule

(* ORIG_REF_NAME = "d_conv_mul_mul_16cud" *) 
module decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_d_conv_mul_mul_16cud_4
   (P,
    add_ln700_55_fu_714_p2,
    fir_filter_a_U0_ap_start,
    ap_clk,
    Q,
    \add_ln700_55_reg_993_reg[31] ,
    DI);
  output [0:0]P;
  output [26:0]add_ln700_55_fu_714_p2;
  input fir_filter_a_U0_ap_start;
  input ap_clk;
  input [15:0]Q;
  input [25:0]\add_ln700_55_reg_993_reg[31] ;
  input [0:0]DI;

  wire [0:0]DI;
  wire [0:0]P;
  wire [15:0]Q;
  wire [26:0]add_ln700_55_fu_714_p2;
  wire [25:0]\add_ln700_55_reg_993_reg[31] ;
  wire ap_clk;
  wire fir_filter_a_U0_ap_start;

  decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_d_conv_mul_mul_16cud_DSP48_1_5 d_conv_mul_mul_16cud_DSP48_1_U
       (.DI(DI),
        .P(P),
        .Q(Q),
        .add_ln700_55_fu_714_p2(add_ln700_55_fu_714_p2),
        .\add_ln700_55_reg_993_reg[31] (\add_ln700_55_reg_993_reg[31] ),
        .ap_clk(ap_clk),
        .fir_filter_a_U0_ap_start(fir_filter_a_U0_ap_start));
endmodule

module decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_d_conv_mul_mul_16cud_DSP48_1
   (P,
    add_ln700_25_fu_714_p2,
    fir_filter_b_U0_ap_start,
    ap_clk,
    Q,
    \add_ln700_25_reg_993_reg[31] ,
    DI);
  output [0:0]P;
  output [26:0]add_ln700_25_fu_714_p2;
  input fir_filter_b_U0_ap_start;
  input ap_clk;
  input [15:0]Q;
  input [25:0]\add_ln700_25_reg_993_reg[31] ;
  input [0:0]DI;

  wire [0:0]DI;
  wire [0:0]P;
  wire [15:0]Q;
  wire [26:0]add_ln700_25_fu_714_p2;
  wire \add_ln700_25_reg_993[12]_i_2_n_0 ;
  wire \add_ln700_25_reg_993[12]_i_3_n_0 ;
  wire \add_ln700_25_reg_993[12]_i_4_n_0 ;
  wire \add_ln700_25_reg_993[12]_i_5_n_0 ;
  wire \add_ln700_25_reg_993[16]_i_2_n_0 ;
  wire \add_ln700_25_reg_993[16]_i_3_n_0 ;
  wire \add_ln700_25_reg_993[16]_i_4_n_0 ;
  wire \add_ln700_25_reg_993[16]_i_5_n_0 ;
  wire \add_ln700_25_reg_993[20]_i_2_n_0 ;
  wire \add_ln700_25_reg_993[20]_i_3_n_0 ;
  wire \add_ln700_25_reg_993[20]_i_4_n_0 ;
  wire \add_ln700_25_reg_993[20]_i_5_n_0 ;
  wire \add_ln700_25_reg_993[24]_i_2_n_0 ;
  wire \add_ln700_25_reg_993[24]_i_3_n_0 ;
  wire \add_ln700_25_reg_993[24]_i_4_n_0 ;
  wire \add_ln700_25_reg_993[24]_i_5_n_0 ;
  wire \add_ln700_25_reg_993[31]_i_3_n_0 ;
  wire \add_ln700_25_reg_993[31]_i_4_n_0 ;
  wire \add_ln700_25_reg_993[4]_i_2_n_0 ;
  wire \add_ln700_25_reg_993[4]_i_3_n_0 ;
  wire \add_ln700_25_reg_993[4]_i_4_n_0 ;
  wire \add_ln700_25_reg_993[4]_i_5_n_0 ;
  wire \add_ln700_25_reg_993[8]_i_2_n_0 ;
  wire \add_ln700_25_reg_993[8]_i_3_n_0 ;
  wire \add_ln700_25_reg_993[8]_i_4_n_0 ;
  wire \add_ln700_25_reg_993[8]_i_5_n_0 ;
  wire \add_ln700_25_reg_993_reg[12]_i_1_n_0 ;
  wire \add_ln700_25_reg_993_reg[12]_i_1_n_1 ;
  wire \add_ln700_25_reg_993_reg[12]_i_1_n_2 ;
  wire \add_ln700_25_reg_993_reg[12]_i_1_n_3 ;
  wire \add_ln700_25_reg_993_reg[16]_i_1_n_0 ;
  wire \add_ln700_25_reg_993_reg[16]_i_1_n_1 ;
  wire \add_ln700_25_reg_993_reg[16]_i_1_n_2 ;
  wire \add_ln700_25_reg_993_reg[16]_i_1_n_3 ;
  wire \add_ln700_25_reg_993_reg[20]_i_1_n_0 ;
  wire \add_ln700_25_reg_993_reg[20]_i_1_n_1 ;
  wire \add_ln700_25_reg_993_reg[20]_i_1_n_2 ;
  wire \add_ln700_25_reg_993_reg[20]_i_1_n_3 ;
  wire \add_ln700_25_reg_993_reg[24]_i_1_n_0 ;
  wire \add_ln700_25_reg_993_reg[24]_i_1_n_1 ;
  wire \add_ln700_25_reg_993_reg[24]_i_1_n_2 ;
  wire \add_ln700_25_reg_993_reg[24]_i_1_n_3 ;
  wire [25:0]\add_ln700_25_reg_993_reg[31] ;
  wire \add_ln700_25_reg_993_reg[31]_i_1_n_2 ;
  wire \add_ln700_25_reg_993_reg[31]_i_1_n_3 ;
  wire \add_ln700_25_reg_993_reg[4]_i_1_n_0 ;
  wire \add_ln700_25_reg_993_reg[4]_i_1_n_1 ;
  wire \add_ln700_25_reg_993_reg[4]_i_1_n_2 ;
  wire \add_ln700_25_reg_993_reg[4]_i_1_n_3 ;
  wire \add_ln700_25_reg_993_reg[8]_i_1_n_0 ;
  wire \add_ln700_25_reg_993_reg[8]_i_1_n_1 ;
  wire \add_ln700_25_reg_993_reg[8]_i_1_n_2 ;
  wire \add_ln700_25_reg_993_reg[8]_i_1_n_3 ;
  wire ap_clk;
  wire fir_filter_b_U0_ap_start;
  wire p_n_100;
  wire p_n_101;
  wire p_n_102;
  wire p_n_103;
  wire p_n_104;
  wire p_n_79;
  wire p_n_80;
  wire p_n_81;
  wire p_n_82;
  wire p_n_83;
  wire p_n_84;
  wire p_n_85;
  wire p_n_86;
  wire p_n_87;
  wire p_n_88;
  wire p_n_89;
  wire p_n_90;
  wire p_n_91;
  wire p_n_92;
  wire p_n_93;
  wire p_n_94;
  wire p_n_95;
  wire p_n_96;
  wire p_n_97;
  wire p_n_98;
  wire p_n_99;
  wire [3:2]\NLW_add_ln700_25_reg_993_reg[31]_i_1_CO_UNCONNECTED ;
  wire [3:3]\NLW_add_ln700_25_reg_993_reg[31]_i_1_O_UNCONNECTED ;
  wire [0:0]\NLW_add_ln700_25_reg_993_reg[4]_i_1_O_UNCONNECTED ;
  wire NLW_p_CARRYCASCOUT_UNCONNECTED;
  wire NLW_p_MULTSIGNOUT_UNCONNECTED;
  wire NLW_p_OVERFLOW_UNCONNECTED;
  wire NLW_p_PATTERNBDETECT_UNCONNECTED;
  wire NLW_p_PATTERNDETECT_UNCONNECTED;
  wire NLW_p_UNDERFLOW_UNCONNECTED;
  wire [29:0]NLW_p_ACOUT_UNCONNECTED;
  wire [17:0]NLW_p_BCOUT_UNCONNECTED;
  wire [3:0]NLW_p_CARRYOUT_UNCONNECTED;
  wire [47:27]NLW_p_P_UNCONNECTED;
  wire [47:0]NLW_p_PCOUT_UNCONNECTED;

  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_25_reg_993[12]_i_2 
       (.I0(p_n_93),
        .I1(\add_ln700_25_reg_993_reg[31] [11]),
        .O(\add_ln700_25_reg_993[12]_i_2_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_25_reg_993[12]_i_3 
       (.I0(p_n_94),
        .I1(\add_ln700_25_reg_993_reg[31] [10]),
        .O(\add_ln700_25_reg_993[12]_i_3_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_25_reg_993[12]_i_4 
       (.I0(p_n_95),
        .I1(\add_ln700_25_reg_993_reg[31] [9]),
        .O(\add_ln700_25_reg_993[12]_i_4_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_25_reg_993[12]_i_5 
       (.I0(p_n_96),
        .I1(\add_ln700_25_reg_993_reg[31] [8]),
        .O(\add_ln700_25_reg_993[12]_i_5_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_25_reg_993[16]_i_2 
       (.I0(p_n_89),
        .I1(\add_ln700_25_reg_993_reg[31] [15]),
        .O(\add_ln700_25_reg_993[16]_i_2_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_25_reg_993[16]_i_3 
       (.I0(p_n_90),
        .I1(\add_ln700_25_reg_993_reg[31] [14]),
        .O(\add_ln700_25_reg_993[16]_i_3_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_25_reg_993[16]_i_4 
       (.I0(p_n_91),
        .I1(\add_ln700_25_reg_993_reg[31] [13]),
        .O(\add_ln700_25_reg_993[16]_i_4_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_25_reg_993[16]_i_5 
       (.I0(p_n_92),
        .I1(\add_ln700_25_reg_993_reg[31] [12]),
        .O(\add_ln700_25_reg_993[16]_i_5_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_25_reg_993[1]_i_1 
       (.I0(p_n_104),
        .I1(\add_ln700_25_reg_993_reg[31] [0]),
        .O(add_ln700_25_fu_714_p2[0]));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_25_reg_993[20]_i_2 
       (.I0(p_n_85),
        .I1(\add_ln700_25_reg_993_reg[31] [19]),
        .O(\add_ln700_25_reg_993[20]_i_2_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_25_reg_993[20]_i_3 
       (.I0(p_n_86),
        .I1(\add_ln700_25_reg_993_reg[31] [18]),
        .O(\add_ln700_25_reg_993[20]_i_3_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_25_reg_993[20]_i_4 
       (.I0(p_n_87),
        .I1(\add_ln700_25_reg_993_reg[31] [17]),
        .O(\add_ln700_25_reg_993[20]_i_4_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_25_reg_993[20]_i_5 
       (.I0(p_n_88),
        .I1(\add_ln700_25_reg_993_reg[31] [16]),
        .O(\add_ln700_25_reg_993[20]_i_5_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_25_reg_993[24]_i_2 
       (.I0(p_n_81),
        .I1(\add_ln700_25_reg_993_reg[31] [23]),
        .O(\add_ln700_25_reg_993[24]_i_2_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_25_reg_993[24]_i_3 
       (.I0(p_n_82),
        .I1(\add_ln700_25_reg_993_reg[31] [22]),
        .O(\add_ln700_25_reg_993[24]_i_3_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_25_reg_993[24]_i_4 
       (.I0(p_n_83),
        .I1(\add_ln700_25_reg_993_reg[31] [21]),
        .O(\add_ln700_25_reg_993[24]_i_4_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_25_reg_993[24]_i_5 
       (.I0(p_n_84),
        .I1(\add_ln700_25_reg_993_reg[31] [20]),
        .O(\add_ln700_25_reg_993[24]_i_5_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_25_reg_993[31]_i_3 
       (.I0(\add_ln700_25_reg_993_reg[31] [25]),
        .I1(p_n_79),
        .O(\add_ln700_25_reg_993[31]_i_3_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_25_reg_993[31]_i_4 
       (.I0(p_n_80),
        .I1(\add_ln700_25_reg_993_reg[31] [24]),
        .O(\add_ln700_25_reg_993[31]_i_4_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_25_reg_993[4]_i_2 
       (.I0(p_n_101),
        .I1(\add_ln700_25_reg_993_reg[31] [3]),
        .O(\add_ln700_25_reg_993[4]_i_2_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_25_reg_993[4]_i_3 
       (.I0(p_n_102),
        .I1(\add_ln700_25_reg_993_reg[31] [2]),
        .O(\add_ln700_25_reg_993[4]_i_3_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_25_reg_993[4]_i_4 
       (.I0(p_n_103),
        .I1(\add_ln700_25_reg_993_reg[31] [1]),
        .O(\add_ln700_25_reg_993[4]_i_4_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_25_reg_993[4]_i_5 
       (.I0(p_n_104),
        .I1(\add_ln700_25_reg_993_reg[31] [0]),
        .O(\add_ln700_25_reg_993[4]_i_5_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_25_reg_993[8]_i_2 
       (.I0(p_n_97),
        .I1(\add_ln700_25_reg_993_reg[31] [7]),
        .O(\add_ln700_25_reg_993[8]_i_2_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_25_reg_993[8]_i_3 
       (.I0(p_n_98),
        .I1(\add_ln700_25_reg_993_reg[31] [6]),
        .O(\add_ln700_25_reg_993[8]_i_3_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_25_reg_993[8]_i_4 
       (.I0(p_n_99),
        .I1(\add_ln700_25_reg_993_reg[31] [5]),
        .O(\add_ln700_25_reg_993[8]_i_4_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_25_reg_993[8]_i_5 
       (.I0(p_n_100),
        .I1(\add_ln700_25_reg_993_reg[31] [4]),
        .O(\add_ln700_25_reg_993[8]_i_5_n_0 ));
  CARRY4 \add_ln700_25_reg_993_reg[12]_i_1 
       (.CI(\add_ln700_25_reg_993_reg[8]_i_1_n_0 ),
        .CO({\add_ln700_25_reg_993_reg[12]_i_1_n_0 ,\add_ln700_25_reg_993_reg[12]_i_1_n_1 ,\add_ln700_25_reg_993_reg[12]_i_1_n_2 ,\add_ln700_25_reg_993_reg[12]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({p_n_93,p_n_94,p_n_95,p_n_96}),
        .O(add_ln700_25_fu_714_p2[11:8]),
        .S({\add_ln700_25_reg_993[12]_i_2_n_0 ,\add_ln700_25_reg_993[12]_i_3_n_0 ,\add_ln700_25_reg_993[12]_i_4_n_0 ,\add_ln700_25_reg_993[12]_i_5_n_0 }));
  CARRY4 \add_ln700_25_reg_993_reg[16]_i_1 
       (.CI(\add_ln700_25_reg_993_reg[12]_i_1_n_0 ),
        .CO({\add_ln700_25_reg_993_reg[16]_i_1_n_0 ,\add_ln700_25_reg_993_reg[16]_i_1_n_1 ,\add_ln700_25_reg_993_reg[16]_i_1_n_2 ,\add_ln700_25_reg_993_reg[16]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({p_n_89,p_n_90,p_n_91,p_n_92}),
        .O(add_ln700_25_fu_714_p2[15:12]),
        .S({\add_ln700_25_reg_993[16]_i_2_n_0 ,\add_ln700_25_reg_993[16]_i_3_n_0 ,\add_ln700_25_reg_993[16]_i_4_n_0 ,\add_ln700_25_reg_993[16]_i_5_n_0 }));
  CARRY4 \add_ln700_25_reg_993_reg[20]_i_1 
       (.CI(\add_ln700_25_reg_993_reg[16]_i_1_n_0 ),
        .CO({\add_ln700_25_reg_993_reg[20]_i_1_n_0 ,\add_ln700_25_reg_993_reg[20]_i_1_n_1 ,\add_ln700_25_reg_993_reg[20]_i_1_n_2 ,\add_ln700_25_reg_993_reg[20]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({p_n_85,p_n_86,p_n_87,p_n_88}),
        .O(add_ln700_25_fu_714_p2[19:16]),
        .S({\add_ln700_25_reg_993[20]_i_2_n_0 ,\add_ln700_25_reg_993[20]_i_3_n_0 ,\add_ln700_25_reg_993[20]_i_4_n_0 ,\add_ln700_25_reg_993[20]_i_5_n_0 }));
  CARRY4 \add_ln700_25_reg_993_reg[24]_i_1 
       (.CI(\add_ln700_25_reg_993_reg[20]_i_1_n_0 ),
        .CO({\add_ln700_25_reg_993_reg[24]_i_1_n_0 ,\add_ln700_25_reg_993_reg[24]_i_1_n_1 ,\add_ln700_25_reg_993_reg[24]_i_1_n_2 ,\add_ln700_25_reg_993_reg[24]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({p_n_81,p_n_82,p_n_83,p_n_84}),
        .O(add_ln700_25_fu_714_p2[23:20]),
        .S({\add_ln700_25_reg_993[24]_i_2_n_0 ,\add_ln700_25_reg_993[24]_i_3_n_0 ,\add_ln700_25_reg_993[24]_i_4_n_0 ,\add_ln700_25_reg_993[24]_i_5_n_0 }));
  CARRY4 \add_ln700_25_reg_993_reg[31]_i_1 
       (.CI(\add_ln700_25_reg_993_reg[24]_i_1_n_0 ),
        .CO({\NLW_add_ln700_25_reg_993_reg[31]_i_1_CO_UNCONNECTED [3:2],\add_ln700_25_reg_993_reg[31]_i_1_n_2 ,\add_ln700_25_reg_993_reg[31]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,DI,p_n_80}),
        .O({\NLW_add_ln700_25_reg_993_reg[31]_i_1_O_UNCONNECTED [3],add_ln700_25_fu_714_p2[26:24]}),
        .S({1'b0,1'b1,\add_ln700_25_reg_993[31]_i_3_n_0 ,\add_ln700_25_reg_993[31]_i_4_n_0 }));
  CARRY4 \add_ln700_25_reg_993_reg[4]_i_1 
       (.CI(1'b0),
        .CO({\add_ln700_25_reg_993_reg[4]_i_1_n_0 ,\add_ln700_25_reg_993_reg[4]_i_1_n_1 ,\add_ln700_25_reg_993_reg[4]_i_1_n_2 ,\add_ln700_25_reg_993_reg[4]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({p_n_101,p_n_102,p_n_103,p_n_104}),
        .O({add_ln700_25_fu_714_p2[3:1],\NLW_add_ln700_25_reg_993_reg[4]_i_1_O_UNCONNECTED [0]}),
        .S({\add_ln700_25_reg_993[4]_i_2_n_0 ,\add_ln700_25_reg_993[4]_i_3_n_0 ,\add_ln700_25_reg_993[4]_i_4_n_0 ,\add_ln700_25_reg_993[4]_i_5_n_0 }));
  CARRY4 \add_ln700_25_reg_993_reg[8]_i_1 
       (.CI(\add_ln700_25_reg_993_reg[4]_i_1_n_0 ),
        .CO({\add_ln700_25_reg_993_reg[8]_i_1_n_0 ,\add_ln700_25_reg_993_reg[8]_i_1_n_1 ,\add_ln700_25_reg_993_reg[8]_i_1_n_2 ,\add_ln700_25_reg_993_reg[8]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({p_n_97,p_n_98,p_n_99,p_n_100}),
        .O(add_ln700_25_fu_714_p2[7:4]),
        .S({\add_ln700_25_reg_993[8]_i_2_n_0 ,\add_ln700_25_reg_993[8]_i_3_n_0 ,\add_ln700_25_reg_993[8]_i_4_n_0 ,\add_ln700_25_reg_993[8]_i_5_n_0 }));
  (* METHODOLOGY_DRC_VIOS = "{SYNTH-11 {cell *THIS*}}" *) 
  DSP48E1 #(
    .ACASCREG(2),
    .ADREG(1),
    .ALUMODEREG(0),
    .AREG(2),
    .AUTORESET_PATDET("NO_RESET"),
    .A_INPUT("DIRECT"),
    .BCASCREG(0),
    .BREG(0),
    .B_INPUT("DIRECT"),
    .CARRYINREG(0),
    .CARRYINSELREG(0),
    .CREG(1),
    .DREG(1),
    .INMODEREG(0),
    .MASK(48'h3FFFFFFFFFFF),
    .MREG(0),
    .OPMODEREG(0),
    .PATTERN(48'h000000000000),
    .PREG(0),
    .SEL_MASK("MASK"),
    .SEL_PATTERN("PATTERN"),
    .USE_DPORT("FALSE"),
    .USE_MULT("MULTIPLY"),
    .USE_PATTERN_DETECT("NO_PATDET"),
    .USE_SIMD("ONE48")) 
    p
       (.A({Q[15],Q[15],Q[15],Q[15],Q[15],Q[15],Q[15],Q[15],Q[15],Q[15],Q[15],Q[15],Q[15],Q[15],Q}),
        .ACIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .ACOUT(NLW_p_ACOUT_UNCONNECTED[29:0]),
        .ALUMODE({1'b0,1'b0,1'b0,1'b0}),
        .B({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b0,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b0,1'b0,1'b1}),
        .BCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .BCOUT(NLW_p_BCOUT_UNCONNECTED[17:0]),
        .C({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .CARRYCASCIN(1'b0),
        .CARRYCASCOUT(NLW_p_CARRYCASCOUT_UNCONNECTED),
        .CARRYIN(1'b0),
        .CARRYINSEL({1'b0,1'b0,1'b0}),
        .CARRYOUT(NLW_p_CARRYOUT_UNCONNECTED[3:0]),
        .CEA1(fir_filter_b_U0_ap_start),
        .CEA2(1'b1),
        .CEAD(1'b0),
        .CEALUMODE(1'b0),
        .CEB1(1'b0),
        .CEB2(1'b0),
        .CEC(1'b0),
        .CECARRYIN(1'b0),
        .CECTRL(1'b0),
        .CED(1'b0),
        .CEINMODE(1'b0),
        .CEM(1'b0),
        .CEP(1'b0),
        .CLK(ap_clk),
        .D({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .INMODE({1'b0,1'b0,1'b0,1'b0,1'b0}),
        .MULTSIGNIN(1'b0),
        .MULTSIGNOUT(NLW_p_MULTSIGNOUT_UNCONNECTED),
        .OPMODE({1'b0,1'b0,1'b0,1'b0,1'b1,1'b0,1'b1}),
        .OVERFLOW(NLW_p_OVERFLOW_UNCONNECTED),
        .P({NLW_p_P_UNCONNECTED[47:27],p_n_79,p_n_80,p_n_81,p_n_82,p_n_83,p_n_84,p_n_85,p_n_86,p_n_87,p_n_88,p_n_89,p_n_90,p_n_91,p_n_92,p_n_93,p_n_94,p_n_95,p_n_96,p_n_97,p_n_98,p_n_99,p_n_100,p_n_101,p_n_102,p_n_103,p_n_104,P}),
        .PATTERNBDETECT(NLW_p_PATTERNBDETECT_UNCONNECTED),
        .PATTERNDETECT(NLW_p_PATTERNDETECT_UNCONNECTED),
        .PCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .PCOUT(NLW_p_PCOUT_UNCONNECTED[47:0]),
        .RSTA(1'b0),
        .RSTALLCARRYIN(1'b0),
        .RSTALUMODE(1'b0),
        .RSTB(1'b0),
        .RSTC(1'b0),
        .RSTCTRL(1'b0),
        .RSTD(1'b0),
        .RSTINMODE(1'b0),
        .RSTM(1'b0),
        .RSTP(1'b0),
        .UNDERFLOW(NLW_p_UNDERFLOW_UNCONNECTED));
endmodule

(* ORIG_REF_NAME = "d_conv_mul_mul_16cud_DSP48_1" *) 
module decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_d_conv_mul_mul_16cud_DSP48_1_5
   (P,
    add_ln700_55_fu_714_p2,
    fir_filter_a_U0_ap_start,
    ap_clk,
    Q,
    \add_ln700_55_reg_993_reg[31] ,
    DI);
  output [0:0]P;
  output [26:0]add_ln700_55_fu_714_p2;
  input fir_filter_a_U0_ap_start;
  input ap_clk;
  input [15:0]Q;
  input [25:0]\add_ln700_55_reg_993_reg[31] ;
  input [0:0]DI;

  wire [0:0]DI;
  wire [0:0]P;
  wire [15:0]Q;
  wire [26:0]add_ln700_55_fu_714_p2;
  wire \add_ln700_55_reg_993[12]_i_2_n_0 ;
  wire \add_ln700_55_reg_993[12]_i_3_n_0 ;
  wire \add_ln700_55_reg_993[12]_i_4_n_0 ;
  wire \add_ln700_55_reg_993[12]_i_5_n_0 ;
  wire \add_ln700_55_reg_993[16]_i_2_n_0 ;
  wire \add_ln700_55_reg_993[16]_i_3_n_0 ;
  wire \add_ln700_55_reg_993[16]_i_4_n_0 ;
  wire \add_ln700_55_reg_993[16]_i_5_n_0 ;
  wire \add_ln700_55_reg_993[20]_i_2_n_0 ;
  wire \add_ln700_55_reg_993[20]_i_3_n_0 ;
  wire \add_ln700_55_reg_993[20]_i_4_n_0 ;
  wire \add_ln700_55_reg_993[20]_i_5_n_0 ;
  wire \add_ln700_55_reg_993[24]_i_2_n_0 ;
  wire \add_ln700_55_reg_993[24]_i_3_n_0 ;
  wire \add_ln700_55_reg_993[24]_i_4_n_0 ;
  wire \add_ln700_55_reg_993[24]_i_5_n_0 ;
  wire \add_ln700_55_reg_993[31]_i_3_n_0 ;
  wire \add_ln700_55_reg_993[31]_i_4_n_0 ;
  wire \add_ln700_55_reg_993[4]_i_2_n_0 ;
  wire \add_ln700_55_reg_993[4]_i_3_n_0 ;
  wire \add_ln700_55_reg_993[4]_i_4_n_0 ;
  wire \add_ln700_55_reg_993[4]_i_5_n_0 ;
  wire \add_ln700_55_reg_993[8]_i_2_n_0 ;
  wire \add_ln700_55_reg_993[8]_i_3_n_0 ;
  wire \add_ln700_55_reg_993[8]_i_4_n_0 ;
  wire \add_ln700_55_reg_993[8]_i_5_n_0 ;
  wire \add_ln700_55_reg_993_reg[12]_i_1_n_0 ;
  wire \add_ln700_55_reg_993_reg[12]_i_1_n_1 ;
  wire \add_ln700_55_reg_993_reg[12]_i_1_n_2 ;
  wire \add_ln700_55_reg_993_reg[12]_i_1_n_3 ;
  wire \add_ln700_55_reg_993_reg[16]_i_1_n_0 ;
  wire \add_ln700_55_reg_993_reg[16]_i_1_n_1 ;
  wire \add_ln700_55_reg_993_reg[16]_i_1_n_2 ;
  wire \add_ln700_55_reg_993_reg[16]_i_1_n_3 ;
  wire \add_ln700_55_reg_993_reg[20]_i_1_n_0 ;
  wire \add_ln700_55_reg_993_reg[20]_i_1_n_1 ;
  wire \add_ln700_55_reg_993_reg[20]_i_1_n_2 ;
  wire \add_ln700_55_reg_993_reg[20]_i_1_n_3 ;
  wire \add_ln700_55_reg_993_reg[24]_i_1_n_0 ;
  wire \add_ln700_55_reg_993_reg[24]_i_1_n_1 ;
  wire \add_ln700_55_reg_993_reg[24]_i_1_n_2 ;
  wire \add_ln700_55_reg_993_reg[24]_i_1_n_3 ;
  wire [25:0]\add_ln700_55_reg_993_reg[31] ;
  wire \add_ln700_55_reg_993_reg[31]_i_1_n_2 ;
  wire \add_ln700_55_reg_993_reg[31]_i_1_n_3 ;
  wire \add_ln700_55_reg_993_reg[4]_i_1_n_0 ;
  wire \add_ln700_55_reg_993_reg[4]_i_1_n_1 ;
  wire \add_ln700_55_reg_993_reg[4]_i_1_n_2 ;
  wire \add_ln700_55_reg_993_reg[4]_i_1_n_3 ;
  wire \add_ln700_55_reg_993_reg[8]_i_1_n_0 ;
  wire \add_ln700_55_reg_993_reg[8]_i_1_n_1 ;
  wire \add_ln700_55_reg_993_reg[8]_i_1_n_2 ;
  wire \add_ln700_55_reg_993_reg[8]_i_1_n_3 ;
  wire ap_clk;
  wire fir_filter_a_U0_ap_start;
  wire p_n_100;
  wire p_n_101;
  wire p_n_102;
  wire p_n_103;
  wire p_n_104;
  wire p_n_79;
  wire p_n_80;
  wire p_n_81;
  wire p_n_82;
  wire p_n_83;
  wire p_n_84;
  wire p_n_85;
  wire p_n_86;
  wire p_n_87;
  wire p_n_88;
  wire p_n_89;
  wire p_n_90;
  wire p_n_91;
  wire p_n_92;
  wire p_n_93;
  wire p_n_94;
  wire p_n_95;
  wire p_n_96;
  wire p_n_97;
  wire p_n_98;
  wire p_n_99;
  wire [3:2]\NLW_add_ln700_55_reg_993_reg[31]_i_1_CO_UNCONNECTED ;
  wire [3:3]\NLW_add_ln700_55_reg_993_reg[31]_i_1_O_UNCONNECTED ;
  wire [0:0]\NLW_add_ln700_55_reg_993_reg[4]_i_1_O_UNCONNECTED ;
  wire NLW_p_CARRYCASCOUT_UNCONNECTED;
  wire NLW_p_MULTSIGNOUT_UNCONNECTED;
  wire NLW_p_OVERFLOW_UNCONNECTED;
  wire NLW_p_PATTERNBDETECT_UNCONNECTED;
  wire NLW_p_PATTERNDETECT_UNCONNECTED;
  wire NLW_p_UNDERFLOW_UNCONNECTED;
  wire [29:0]NLW_p_ACOUT_UNCONNECTED;
  wire [17:0]NLW_p_BCOUT_UNCONNECTED;
  wire [3:0]NLW_p_CARRYOUT_UNCONNECTED;
  wire [47:27]NLW_p_P_UNCONNECTED;
  wire [47:0]NLW_p_PCOUT_UNCONNECTED;

  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_55_reg_993[12]_i_2 
       (.I0(p_n_93),
        .I1(\add_ln700_55_reg_993_reg[31] [11]),
        .O(\add_ln700_55_reg_993[12]_i_2_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_55_reg_993[12]_i_3 
       (.I0(p_n_94),
        .I1(\add_ln700_55_reg_993_reg[31] [10]),
        .O(\add_ln700_55_reg_993[12]_i_3_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_55_reg_993[12]_i_4 
       (.I0(p_n_95),
        .I1(\add_ln700_55_reg_993_reg[31] [9]),
        .O(\add_ln700_55_reg_993[12]_i_4_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_55_reg_993[12]_i_5 
       (.I0(p_n_96),
        .I1(\add_ln700_55_reg_993_reg[31] [8]),
        .O(\add_ln700_55_reg_993[12]_i_5_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_55_reg_993[16]_i_2 
       (.I0(p_n_89),
        .I1(\add_ln700_55_reg_993_reg[31] [15]),
        .O(\add_ln700_55_reg_993[16]_i_2_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_55_reg_993[16]_i_3 
       (.I0(p_n_90),
        .I1(\add_ln700_55_reg_993_reg[31] [14]),
        .O(\add_ln700_55_reg_993[16]_i_3_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_55_reg_993[16]_i_4 
       (.I0(p_n_91),
        .I1(\add_ln700_55_reg_993_reg[31] [13]),
        .O(\add_ln700_55_reg_993[16]_i_4_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_55_reg_993[16]_i_5 
       (.I0(p_n_92),
        .I1(\add_ln700_55_reg_993_reg[31] [12]),
        .O(\add_ln700_55_reg_993[16]_i_5_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_55_reg_993[1]_i_1 
       (.I0(p_n_104),
        .I1(\add_ln700_55_reg_993_reg[31] [0]),
        .O(add_ln700_55_fu_714_p2[0]));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_55_reg_993[20]_i_2 
       (.I0(p_n_85),
        .I1(\add_ln700_55_reg_993_reg[31] [19]),
        .O(\add_ln700_55_reg_993[20]_i_2_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_55_reg_993[20]_i_3 
       (.I0(p_n_86),
        .I1(\add_ln700_55_reg_993_reg[31] [18]),
        .O(\add_ln700_55_reg_993[20]_i_3_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_55_reg_993[20]_i_4 
       (.I0(p_n_87),
        .I1(\add_ln700_55_reg_993_reg[31] [17]),
        .O(\add_ln700_55_reg_993[20]_i_4_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_55_reg_993[20]_i_5 
       (.I0(p_n_88),
        .I1(\add_ln700_55_reg_993_reg[31] [16]),
        .O(\add_ln700_55_reg_993[20]_i_5_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_55_reg_993[24]_i_2 
       (.I0(p_n_81),
        .I1(\add_ln700_55_reg_993_reg[31] [23]),
        .O(\add_ln700_55_reg_993[24]_i_2_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_55_reg_993[24]_i_3 
       (.I0(p_n_82),
        .I1(\add_ln700_55_reg_993_reg[31] [22]),
        .O(\add_ln700_55_reg_993[24]_i_3_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_55_reg_993[24]_i_4 
       (.I0(p_n_83),
        .I1(\add_ln700_55_reg_993_reg[31] [21]),
        .O(\add_ln700_55_reg_993[24]_i_4_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_55_reg_993[24]_i_5 
       (.I0(p_n_84),
        .I1(\add_ln700_55_reg_993_reg[31] [20]),
        .O(\add_ln700_55_reg_993[24]_i_5_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_55_reg_993[31]_i_3 
       (.I0(\add_ln700_55_reg_993_reg[31] [25]),
        .I1(p_n_79),
        .O(\add_ln700_55_reg_993[31]_i_3_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_55_reg_993[31]_i_4 
       (.I0(p_n_80),
        .I1(\add_ln700_55_reg_993_reg[31] [24]),
        .O(\add_ln700_55_reg_993[31]_i_4_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_55_reg_993[4]_i_2 
       (.I0(p_n_101),
        .I1(\add_ln700_55_reg_993_reg[31] [3]),
        .O(\add_ln700_55_reg_993[4]_i_2_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_55_reg_993[4]_i_3 
       (.I0(p_n_102),
        .I1(\add_ln700_55_reg_993_reg[31] [2]),
        .O(\add_ln700_55_reg_993[4]_i_3_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_55_reg_993[4]_i_4 
       (.I0(p_n_103),
        .I1(\add_ln700_55_reg_993_reg[31] [1]),
        .O(\add_ln700_55_reg_993[4]_i_4_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_55_reg_993[4]_i_5 
       (.I0(p_n_104),
        .I1(\add_ln700_55_reg_993_reg[31] [0]),
        .O(\add_ln700_55_reg_993[4]_i_5_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_55_reg_993[8]_i_2 
       (.I0(p_n_97),
        .I1(\add_ln700_55_reg_993_reg[31] [7]),
        .O(\add_ln700_55_reg_993[8]_i_2_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_55_reg_993[8]_i_3 
       (.I0(p_n_98),
        .I1(\add_ln700_55_reg_993_reg[31] [6]),
        .O(\add_ln700_55_reg_993[8]_i_3_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_55_reg_993[8]_i_4 
       (.I0(p_n_99),
        .I1(\add_ln700_55_reg_993_reg[31] [5]),
        .O(\add_ln700_55_reg_993[8]_i_4_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_55_reg_993[8]_i_5 
       (.I0(p_n_100),
        .I1(\add_ln700_55_reg_993_reg[31] [4]),
        .O(\add_ln700_55_reg_993[8]_i_5_n_0 ));
  CARRY4 \add_ln700_55_reg_993_reg[12]_i_1 
       (.CI(\add_ln700_55_reg_993_reg[8]_i_1_n_0 ),
        .CO({\add_ln700_55_reg_993_reg[12]_i_1_n_0 ,\add_ln700_55_reg_993_reg[12]_i_1_n_1 ,\add_ln700_55_reg_993_reg[12]_i_1_n_2 ,\add_ln700_55_reg_993_reg[12]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({p_n_93,p_n_94,p_n_95,p_n_96}),
        .O(add_ln700_55_fu_714_p2[11:8]),
        .S({\add_ln700_55_reg_993[12]_i_2_n_0 ,\add_ln700_55_reg_993[12]_i_3_n_0 ,\add_ln700_55_reg_993[12]_i_4_n_0 ,\add_ln700_55_reg_993[12]_i_5_n_0 }));
  CARRY4 \add_ln700_55_reg_993_reg[16]_i_1 
       (.CI(\add_ln700_55_reg_993_reg[12]_i_1_n_0 ),
        .CO({\add_ln700_55_reg_993_reg[16]_i_1_n_0 ,\add_ln700_55_reg_993_reg[16]_i_1_n_1 ,\add_ln700_55_reg_993_reg[16]_i_1_n_2 ,\add_ln700_55_reg_993_reg[16]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({p_n_89,p_n_90,p_n_91,p_n_92}),
        .O(add_ln700_55_fu_714_p2[15:12]),
        .S({\add_ln700_55_reg_993[16]_i_2_n_0 ,\add_ln700_55_reg_993[16]_i_3_n_0 ,\add_ln700_55_reg_993[16]_i_4_n_0 ,\add_ln700_55_reg_993[16]_i_5_n_0 }));
  CARRY4 \add_ln700_55_reg_993_reg[20]_i_1 
       (.CI(\add_ln700_55_reg_993_reg[16]_i_1_n_0 ),
        .CO({\add_ln700_55_reg_993_reg[20]_i_1_n_0 ,\add_ln700_55_reg_993_reg[20]_i_1_n_1 ,\add_ln700_55_reg_993_reg[20]_i_1_n_2 ,\add_ln700_55_reg_993_reg[20]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({p_n_85,p_n_86,p_n_87,p_n_88}),
        .O(add_ln700_55_fu_714_p2[19:16]),
        .S({\add_ln700_55_reg_993[20]_i_2_n_0 ,\add_ln700_55_reg_993[20]_i_3_n_0 ,\add_ln700_55_reg_993[20]_i_4_n_0 ,\add_ln700_55_reg_993[20]_i_5_n_0 }));
  CARRY4 \add_ln700_55_reg_993_reg[24]_i_1 
       (.CI(\add_ln700_55_reg_993_reg[20]_i_1_n_0 ),
        .CO({\add_ln700_55_reg_993_reg[24]_i_1_n_0 ,\add_ln700_55_reg_993_reg[24]_i_1_n_1 ,\add_ln700_55_reg_993_reg[24]_i_1_n_2 ,\add_ln700_55_reg_993_reg[24]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({p_n_81,p_n_82,p_n_83,p_n_84}),
        .O(add_ln700_55_fu_714_p2[23:20]),
        .S({\add_ln700_55_reg_993[24]_i_2_n_0 ,\add_ln700_55_reg_993[24]_i_3_n_0 ,\add_ln700_55_reg_993[24]_i_4_n_0 ,\add_ln700_55_reg_993[24]_i_5_n_0 }));
  CARRY4 \add_ln700_55_reg_993_reg[31]_i_1 
       (.CI(\add_ln700_55_reg_993_reg[24]_i_1_n_0 ),
        .CO({\NLW_add_ln700_55_reg_993_reg[31]_i_1_CO_UNCONNECTED [3:2],\add_ln700_55_reg_993_reg[31]_i_1_n_2 ,\add_ln700_55_reg_993_reg[31]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,DI,p_n_80}),
        .O({\NLW_add_ln700_55_reg_993_reg[31]_i_1_O_UNCONNECTED [3],add_ln700_55_fu_714_p2[26:24]}),
        .S({1'b0,1'b1,\add_ln700_55_reg_993[31]_i_3_n_0 ,\add_ln700_55_reg_993[31]_i_4_n_0 }));
  CARRY4 \add_ln700_55_reg_993_reg[4]_i_1 
       (.CI(1'b0),
        .CO({\add_ln700_55_reg_993_reg[4]_i_1_n_0 ,\add_ln700_55_reg_993_reg[4]_i_1_n_1 ,\add_ln700_55_reg_993_reg[4]_i_1_n_2 ,\add_ln700_55_reg_993_reg[4]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({p_n_101,p_n_102,p_n_103,p_n_104}),
        .O({add_ln700_55_fu_714_p2[3:1],\NLW_add_ln700_55_reg_993_reg[4]_i_1_O_UNCONNECTED [0]}),
        .S({\add_ln700_55_reg_993[4]_i_2_n_0 ,\add_ln700_55_reg_993[4]_i_3_n_0 ,\add_ln700_55_reg_993[4]_i_4_n_0 ,\add_ln700_55_reg_993[4]_i_5_n_0 }));
  CARRY4 \add_ln700_55_reg_993_reg[8]_i_1 
       (.CI(\add_ln700_55_reg_993_reg[4]_i_1_n_0 ),
        .CO({\add_ln700_55_reg_993_reg[8]_i_1_n_0 ,\add_ln700_55_reg_993_reg[8]_i_1_n_1 ,\add_ln700_55_reg_993_reg[8]_i_1_n_2 ,\add_ln700_55_reg_993_reg[8]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({p_n_97,p_n_98,p_n_99,p_n_100}),
        .O(add_ln700_55_fu_714_p2[7:4]),
        .S({\add_ln700_55_reg_993[8]_i_2_n_0 ,\add_ln700_55_reg_993[8]_i_3_n_0 ,\add_ln700_55_reg_993[8]_i_4_n_0 ,\add_ln700_55_reg_993[8]_i_5_n_0 }));
  (* METHODOLOGY_DRC_VIOS = "{SYNTH-11 {cell *THIS*}}" *) 
  DSP48E1 #(
    .ACASCREG(2),
    .ADREG(1),
    .ALUMODEREG(0),
    .AREG(2),
    .AUTORESET_PATDET("NO_RESET"),
    .A_INPUT("DIRECT"),
    .BCASCREG(0),
    .BREG(0),
    .B_INPUT("DIRECT"),
    .CARRYINREG(0),
    .CARRYINSELREG(0),
    .CREG(1),
    .DREG(1),
    .INMODEREG(0),
    .MASK(48'h3FFFFFFFFFFF),
    .MREG(0),
    .OPMODEREG(0),
    .PATTERN(48'h000000000000),
    .PREG(0),
    .SEL_MASK("MASK"),
    .SEL_PATTERN("PATTERN"),
    .USE_DPORT("FALSE"),
    .USE_MULT("MULTIPLY"),
    .USE_PATTERN_DETECT("NO_PATDET"),
    .USE_SIMD("ONE48")) 
    p
       (.A({Q[15],Q[15],Q[15],Q[15],Q[15],Q[15],Q[15],Q[15],Q[15],Q[15],Q[15],Q[15],Q[15],Q[15],Q}),
        .ACIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .ACOUT(NLW_p_ACOUT_UNCONNECTED[29:0]),
        .ALUMODE({1'b0,1'b0,1'b0,1'b0}),
        .B({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b0,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b0,1'b0,1'b1}),
        .BCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .BCOUT(NLW_p_BCOUT_UNCONNECTED[17:0]),
        .C({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .CARRYCASCIN(1'b0),
        .CARRYCASCOUT(NLW_p_CARRYCASCOUT_UNCONNECTED),
        .CARRYIN(1'b0),
        .CARRYINSEL({1'b0,1'b0,1'b0}),
        .CARRYOUT(NLW_p_CARRYOUT_UNCONNECTED[3:0]),
        .CEA1(fir_filter_a_U0_ap_start),
        .CEA2(1'b1),
        .CEAD(1'b0),
        .CEALUMODE(1'b0),
        .CEB1(1'b0),
        .CEB2(1'b0),
        .CEC(1'b0),
        .CECARRYIN(1'b0),
        .CECTRL(1'b0),
        .CED(1'b0),
        .CEINMODE(1'b0),
        .CEM(1'b0),
        .CEP(1'b0),
        .CLK(ap_clk),
        .D({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .INMODE({1'b0,1'b0,1'b0,1'b0,1'b0}),
        .MULTSIGNIN(1'b0),
        .MULTSIGNOUT(NLW_p_MULTSIGNOUT_UNCONNECTED),
        .OPMODE({1'b0,1'b0,1'b0,1'b0,1'b1,1'b0,1'b1}),
        .OVERFLOW(NLW_p_OVERFLOW_UNCONNECTED),
        .P({NLW_p_P_UNCONNECTED[47:27],p_n_79,p_n_80,p_n_81,p_n_82,p_n_83,p_n_84,p_n_85,p_n_86,p_n_87,p_n_88,p_n_89,p_n_90,p_n_91,p_n_92,p_n_93,p_n_94,p_n_95,p_n_96,p_n_97,p_n_98,p_n_99,p_n_100,p_n_101,p_n_102,p_n_103,p_n_104,P}),
        .PATTERNBDETECT(NLW_p_PATTERNBDETECT_UNCONNECTED),
        .PATTERNDETECT(NLW_p_PATTERNDETECT_UNCONNECTED),
        .PCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .PCOUT(NLW_p_PCOUT_UNCONNECTED[47:0]),
        .RSTA(1'b0),
        .RSTALLCARRYIN(1'b0),
        .RSTALUMODE(1'b0),
        .RSTB(1'b0),
        .RSTC(1'b0),
        .RSTCTRL(1'b0),
        .RSTD(1'b0),
        .RSTINMODE(1'b0),
        .RSTM(1'b0),
        .RSTP(1'b0),
        .UNDERFLOW(NLW_p_UNDERFLOW_UNCONNECTED));
endmodule

(* CHECK_LICENSE_TYPE = "design_1_d_conv_0_0,d_conv,{}" *) (* DowngradeIPIdentifiedWarnings = "yes" *) (* IP_DEFINITION_SOURCE = "HLS" *) 
(* X_CORE_INFO = "d_conv,Vivado 2019.1.3" *) (* hls_module = "yes" *) 
(* NotValidForBitStream *)
module decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix
   (x_V_ap_vld,
    ref_i_V_ap_vld,
    ref_q_V_ap_vld,
    y_i_V_ap_vld,
    y_q_V_ap_vld,
    x_V,
    ref_i_V,
    ref_q_V,
    y_i_V,
    y_q_V,
    ap_clk,
    ap_rst);
  input x_V_ap_vld;
  input ref_i_V_ap_vld;
  input ref_q_V_ap_vld;
  output y_i_V_ap_vld;
  output y_q_V_ap_vld;
  (* X_INTERFACE_INFO = "xilinx.com:signal:data:1.0 x_V DATA" *) (* X_INTERFACE_PARAMETER = "XIL_INTERFACENAME x_V, LAYERED_METADATA undef" *) input [7:0]x_V;
  (* X_INTERFACE_INFO = "xilinx.com:signal:data:1.0 ref_i_V DATA" *) (* X_INTERFACE_PARAMETER = "XIL_INTERFACENAME ref_i_V, LAYERED_METADATA undef" *) input [7:0]ref_i_V;
  (* X_INTERFACE_INFO = "xilinx.com:signal:data:1.0 ref_q_V DATA" *) (* X_INTERFACE_PARAMETER = "XIL_INTERFACENAME ref_q_V, LAYERED_METADATA undef" *) input [7:0]ref_q_V;
  (* X_INTERFACE_INFO = "xilinx.com:signal:data:1.0 y_i_V DATA" *) (* X_INTERFACE_PARAMETER = "XIL_INTERFACENAME y_i_V, LAYERED_METADATA undef" *) output [31:0]y_i_V;
  (* X_INTERFACE_INFO = "xilinx.com:signal:data:1.0 y_q_V DATA" *) (* X_INTERFACE_PARAMETER = "XIL_INTERFACENAME y_q_V, LAYERED_METADATA undef" *) output [31:0]y_q_V;
  (* X_INTERFACE_INFO = "xilinx.com:signal:clock:1.0 ap_clk CLK" *) (* X_INTERFACE_PARAMETER = "XIL_INTERFACENAME ap_clk, ASSOCIATED_RESET ap_rst, FREQ_HZ 100000000, PHASE 0.0, CLK_DOMAIN design_1_clk_wiz_0_0_clk_out1, INSERT_VIP 0" *) input ap_clk;
  (* X_INTERFACE_INFO = "xilinx.com:signal:reset:1.0 ap_rst RST" *) (* X_INTERFACE_PARAMETER = "XIL_INTERFACENAME ap_rst, POLARITY ACTIVE_HIGH, INSERT_VIP 0" *) input ap_rst;

  wire ap_clk;
  wire ap_rst;
  wire [7:0]ref_i_V;
  wire ref_i_V_ap_vld;
  wire [7:0]ref_q_V;
  wire ref_q_V_ap_vld;
  wire [7:0]x_V;
  wire x_V_ap_vld;
  wire [31:0]y_i_V;
  wire y_i_V_ap_vld;
  wire [31:0]y_q_V;
  wire y_q_V_ap_vld;

  decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_d_conv inst
       (.ap_clk(ap_clk),
        .ap_rst(ap_rst),
        .ref_i_V(ref_i_V),
        .ref_i_V_ap_vld(ref_i_V_ap_vld),
        .ref_q_V(ref_q_V),
        .ref_q_V_ap_vld(ref_q_V_ap_vld),
        .x_V(x_V),
        .x_V_ap_vld(x_V_ap_vld),
        .y_i_V(y_i_V),
        .y_i_V_ap_vld(y_i_V_ap_vld),
        .y_q_V(y_q_V),
        .y_q_V_ap_vld(y_q_V_ap_vld));
endmodule

module decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_fifo_w16_d2_A
   (fir_filter_b_U0_ap_start,
    internal_full_n_reg_0,
    extLd4_loc_channel,
    ap_clk,
    ap_rst,
    ap_done_reg,
    Block_proc33_U0_ap_start,
    D);
  output fir_filter_b_U0_ap_start;
  output internal_full_n_reg_0;
  output [15:0]extLd4_loc_channel;
  input ap_clk;
  input ap_rst;
  input ap_done_reg;
  input Block_proc33_U0_ap_start;
  input [15:0]D;

  wire Block_proc33_U0_ap_continue;
  wire Block_proc33_U0_ap_start;
  wire [15:0]D;
  wire ap_clk;
  wire ap_done_reg;
  wire ap_rst;
  wire [15:0]extLd4_loc_channel;
  wire fir_filter_b_U0_ap_start;
  wire internal_empty_n_i_1__2_n_0;
  wire internal_full_n_i_1__2_n_0;
  wire internal_full_n_reg_0;
  wire \mOutPtr[0]_i_1_n_0 ;
  wire \mOutPtr[1]_i_1_n_0 ;
  wire \mOutPtr_reg_n_0_[0] ;
  wire \mOutPtr_reg_n_0_[1] ;
  wire shiftReg_ce;

  decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_fifo_w16_d2_A_shiftReg_7 U_fifo_w16_d2_A_ram
       (.Block_proc33_U0_ap_continue(Block_proc33_U0_ap_continue),
        .Block_proc33_U0_ap_start(Block_proc33_U0_ap_start),
        .D(D),
        .E(shiftReg_ce),
        .ap_clk(ap_clk),
        .ap_done_reg(ap_done_reg),
        .extLd4_loc_channel(extLd4_loc_channel),
        .mul_ln700_31_reg_943_reg(\mOutPtr_reg_n_0_[1] ),
        .mul_ln700_31_reg_943_reg_0(\mOutPtr_reg_n_0_[0] ));
  LUT4 #(
    .INIT(16'h1110)) 
    ap_done_reg_i_1__1
       (.I0(Block_proc33_U0_ap_continue),
        .I1(ap_rst),
        .I2(ap_done_reg),
        .I3(Block_proc33_U0_ap_start),
        .O(internal_full_n_reg_0));
  LUT5 #(
    .INIT(32'h0000FEF0)) 
    internal_empty_n_i_1__2
       (.I0(\mOutPtr_reg_n_0_[1] ),
        .I1(\mOutPtr_reg_n_0_[0] ),
        .I2(shiftReg_ce),
        .I3(fir_filter_b_U0_ap_start),
        .I4(ap_rst),
        .O(internal_empty_n_i_1__2_n_0));
  FDRE #(
    .INIT(1'b0)) 
    internal_empty_n_reg
       (.C(ap_clk),
        .CE(1'b1),
        .D(internal_empty_n_i_1__2_n_0),
        .Q(fir_filter_b_U0_ap_start),
        .R(1'b0));
  LUT6 #(
    .INIT(64'hFFFFFFFFAAFFA8AA)) 
    internal_full_n_i_1__2
       (.I0(Block_proc33_U0_ap_continue),
        .I1(\mOutPtr_reg_n_0_[1] ),
        .I2(\mOutPtr_reg_n_0_[0] ),
        .I3(shiftReg_ce),
        .I4(fir_filter_b_U0_ap_start),
        .I5(ap_rst),
        .O(internal_full_n_i_1__2_n_0));
  FDRE #(
    .INIT(1'b1)) 
    internal_full_n_reg
       (.C(ap_clk),
        .CE(1'b1),
        .D(internal_full_n_i_1__2_n_0),
        .Q(Block_proc33_U0_ap_continue),
        .R(1'b0));
  LUT5 #(
    .INIT(32'h9995666A)) 
    \mOutPtr[0]_i_1 
       (.I0(fir_filter_b_U0_ap_start),
        .I1(Block_proc33_U0_ap_continue),
        .I2(ap_done_reg),
        .I3(Block_proc33_U0_ap_start),
        .I4(\mOutPtr_reg_n_0_[0] ),
        .O(\mOutPtr[0]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'hFEAA57FF0155A800)) 
    \mOutPtr[1]_i_1 
       (.I0(\mOutPtr_reg_n_0_[0] ),
        .I1(Block_proc33_U0_ap_start),
        .I2(ap_done_reg),
        .I3(Block_proc33_U0_ap_continue),
        .I4(fir_filter_b_U0_ap_start),
        .I5(\mOutPtr_reg_n_0_[1] ),
        .O(\mOutPtr[1]_i_1_n_0 ));
  FDSE #(
    .INIT(1'b1)) 
    \mOutPtr_reg[0] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(\mOutPtr[0]_i_1_n_0 ),
        .Q(\mOutPtr_reg_n_0_[0] ),
        .S(ap_rst));
  FDSE #(
    .INIT(1'b1)) 
    \mOutPtr_reg[1] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(\mOutPtr[1]_i_1_n_0 ),
        .Q(\mOutPtr_reg_n_0_[1] ),
        .S(ap_rst));
endmodule

(* ORIG_REF_NAME = "fifo_w16_d2_A" *) 
module decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_fifo_w16_d2_A_0
   (fir_filter_a_U0_ap_start,
    internal_full_n_reg_0,
    extLd_loc_channel,
    ap_clk,
    ap_rst,
    ap_done_reg,
    Block_proc_U0_ap_start,
    D);
  output fir_filter_a_U0_ap_start;
  output internal_full_n_reg_0;
  output [15:0]extLd_loc_channel;
  input ap_clk;
  input ap_rst;
  input ap_done_reg;
  input Block_proc_U0_ap_start;
  input [15:0]D;

  wire Block_proc_U0_ap_continue;
  wire Block_proc_U0_ap_start;
  wire [15:0]D;
  wire ap_clk;
  wire ap_done_reg;
  wire ap_rst;
  wire [15:0]extLd_loc_channel;
  wire fir_filter_a_U0_ap_start;
  wire internal_empty_n_i_1__1_n_0;
  wire internal_full_n_i_1__1_n_0;
  wire internal_full_n_reg_0;
  wire \mOutPtr[0]_i_1_n_0 ;
  wire \mOutPtr[1]_i_1_n_0 ;
  wire \mOutPtr_reg_n_0_[0] ;
  wire \mOutPtr_reg_n_0_[1] ;
  wire shiftReg_ce;

  decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_fifo_w16_d2_A_shiftReg_6 U_fifo_w16_d2_A_ram
       (.Block_proc_U0_ap_continue(Block_proc_U0_ap_continue),
        .Block_proc_U0_ap_start(Block_proc_U0_ap_start),
        .D(D),
        .E(shiftReg_ce),
        .ap_clk(ap_clk),
        .ap_done_reg(ap_done_reg),
        .extLd_loc_channel(extLd_loc_channel),
        .mul_ln700_62_reg_943_reg(\mOutPtr_reg_n_0_[1] ),
        .mul_ln700_62_reg_943_reg_0(\mOutPtr_reg_n_0_[0] ));
  LUT4 #(
    .INIT(16'h1110)) 
    ap_done_reg_i_1__0
       (.I0(Block_proc_U0_ap_continue),
        .I1(ap_rst),
        .I2(ap_done_reg),
        .I3(Block_proc_U0_ap_start),
        .O(internal_full_n_reg_0));
  LUT5 #(
    .INIT(32'h0000FEF0)) 
    internal_empty_n_i_1__1
       (.I0(\mOutPtr_reg_n_0_[1] ),
        .I1(\mOutPtr_reg_n_0_[0] ),
        .I2(shiftReg_ce),
        .I3(fir_filter_a_U0_ap_start),
        .I4(ap_rst),
        .O(internal_empty_n_i_1__1_n_0));
  FDRE #(
    .INIT(1'b0)) 
    internal_empty_n_reg
       (.C(ap_clk),
        .CE(1'b1),
        .D(internal_empty_n_i_1__1_n_0),
        .Q(fir_filter_a_U0_ap_start),
        .R(1'b0));
  LUT6 #(
    .INIT(64'hFFFFFFFFAAFFA8AA)) 
    internal_full_n_i_1__1
       (.I0(Block_proc_U0_ap_continue),
        .I1(\mOutPtr_reg_n_0_[1] ),
        .I2(\mOutPtr_reg_n_0_[0] ),
        .I3(shiftReg_ce),
        .I4(fir_filter_a_U0_ap_start),
        .I5(ap_rst),
        .O(internal_full_n_i_1__1_n_0));
  FDRE #(
    .INIT(1'b1)) 
    internal_full_n_reg
       (.C(ap_clk),
        .CE(1'b1),
        .D(internal_full_n_i_1__1_n_0),
        .Q(Block_proc_U0_ap_continue),
        .R(1'b0));
  LUT5 #(
    .INIT(32'h9995666A)) 
    \mOutPtr[0]_i_1 
       (.I0(fir_filter_a_U0_ap_start),
        .I1(Block_proc_U0_ap_continue),
        .I2(ap_done_reg),
        .I3(Block_proc_U0_ap_start),
        .I4(\mOutPtr_reg_n_0_[0] ),
        .O(\mOutPtr[0]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'hFEAA57FF0155A800)) 
    \mOutPtr[1]_i_1 
       (.I0(\mOutPtr_reg_n_0_[0] ),
        .I1(Block_proc_U0_ap_start),
        .I2(ap_done_reg),
        .I3(Block_proc_U0_ap_continue),
        .I4(fir_filter_a_U0_ap_start),
        .I5(\mOutPtr_reg_n_0_[1] ),
        .O(\mOutPtr[1]_i_1_n_0 ));
  FDSE #(
    .INIT(1'b1)) 
    \mOutPtr_reg[0] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(\mOutPtr[0]_i_1_n_0 ),
        .Q(\mOutPtr_reg_n_0_[0] ),
        .S(ap_rst));
  FDSE #(
    .INIT(1'b1)) 
    \mOutPtr_reg[1] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(\mOutPtr[1]_i_1_n_0 ),
        .Q(\mOutPtr_reg_n_0_[1] ),
        .S(ap_rst));
endmodule

(* ORIG_REF_NAME = "fifo_w16_d2_A" *) 
module decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_fifo_w16_d2_A_1
   (x_i_V_full_n,
    Block_proc_U0_ap_start,
    D,
    internal_empty_n_reg_0,
    internal_full_n_reg_0,
    \SRL_SIG_reg[0][0] ,
    \SRL_SIG_reg[0][1] ,
    \SRL_SIG_reg[0][2] ,
    \SRL_SIG_reg[0][3] ,
    \SRL_SIG_reg[0][4] ,
    \SRL_SIG_reg[0][5] ,
    \SRL_SIG_reg[0][6] ,
    \SRL_SIG_reg[0][7] ,
    \SRL_SIG_reg[0][8] ,
    \SRL_SIG_reg[0][9] ,
    \SRL_SIG_reg[0][10] ,
    \SRL_SIG_reg[0][11] ,
    \SRL_SIG_reg[0][12] ,
    \SRL_SIG_reg[0][13] ,
    \SRL_SIG_reg[0][14] ,
    \SRL_SIG_reg[0][15] ,
    ap_clk,
    ap_done_reg,
    shiftReg_ce,
    ap_rst,
    \SRL_SIG_reg[0][15]_0 ,
    ap_return_preg,
    ap_sync_reg_channel_write_x_i_V,
    ap_done_reg_reg,
    x_q_V_full_n,
    ap_done_reg_reg_0,
    \SRL_SIG_reg[0][15]_1 );
  output x_i_V_full_n;
  output Block_proc_U0_ap_start;
  output [15:0]D;
  output internal_empty_n_reg_0;
  output internal_full_n_reg_0;
  output \SRL_SIG_reg[0][0] ;
  output \SRL_SIG_reg[0][1] ;
  output \SRL_SIG_reg[0][2] ;
  output \SRL_SIG_reg[0][3] ;
  output \SRL_SIG_reg[0][4] ;
  output \SRL_SIG_reg[0][5] ;
  output \SRL_SIG_reg[0][6] ;
  output \SRL_SIG_reg[0][7] ;
  output \SRL_SIG_reg[0][8] ;
  output \SRL_SIG_reg[0][9] ;
  output \SRL_SIG_reg[0][10] ;
  output \SRL_SIG_reg[0][11] ;
  output \SRL_SIG_reg[0][12] ;
  output \SRL_SIG_reg[0][13] ;
  output \SRL_SIG_reg[0][14] ;
  output \SRL_SIG_reg[0][15] ;
  input ap_clk;
  input ap_done_reg;
  input shiftReg_ce;
  input ap_rst;
  input \SRL_SIG_reg[0][15]_0 ;
  input [15:0]ap_return_preg;
  input ap_sync_reg_channel_write_x_i_V;
  input ap_done_reg_reg;
  input x_q_V_full_n;
  input ap_done_reg_reg_0;
  input [15:0]\SRL_SIG_reg[0][15]_1 ;

  wire Block_proc_U0_ap_start;
  wire [15:0]D;
  wire \SRL_SIG_reg[0][0] ;
  wire \SRL_SIG_reg[0][10] ;
  wire \SRL_SIG_reg[0][11] ;
  wire \SRL_SIG_reg[0][12] ;
  wire \SRL_SIG_reg[0][13] ;
  wire \SRL_SIG_reg[0][14] ;
  wire \SRL_SIG_reg[0][15] ;
  wire \SRL_SIG_reg[0][15]_0 ;
  wire [15:0]\SRL_SIG_reg[0][15]_1 ;
  wire \SRL_SIG_reg[0][1] ;
  wire \SRL_SIG_reg[0][2] ;
  wire \SRL_SIG_reg[0][3] ;
  wire \SRL_SIG_reg[0][4] ;
  wire \SRL_SIG_reg[0][5] ;
  wire \SRL_SIG_reg[0][6] ;
  wire \SRL_SIG_reg[0][7] ;
  wire \SRL_SIG_reg[0][8] ;
  wire \SRL_SIG_reg[0][9] ;
  wire ap_clk;
  wire ap_done_reg;
  wire ap_done_reg_reg;
  wire ap_done_reg_reg_0;
  wire [15:0]ap_return_preg;
  wire ap_rst;
  wire ap_sync_reg_channel_write_x_i_V;
  wire internal_empty_n_i_1_n_0;
  wire internal_empty_n_reg_0;
  wire internal_full_n_i_1_n_0;
  wire internal_full_n_reg_0;
  wire \mOutPtr[0]_i_1_n_0 ;
  wire \mOutPtr[1]_i_1_n_0 ;
  wire \mOutPtr_reg_n_0_[0] ;
  wire \mOutPtr_reg_n_0_[1] ;
  wire shiftReg_ce;
  wire x_i_V_full_n;
  wire x_q_V_full_n;

  decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_fifo_w16_d2_A_shiftReg_3 U_fifo_w16_d2_A_ram
       (.D(D),
        .\SRL_SIG_reg[0][0]_0 (\SRL_SIG_reg[0][0] ),
        .\SRL_SIG_reg[0][0]_1 (\mOutPtr_reg_n_0_[1] ),
        .\SRL_SIG_reg[0][0]_2 (\mOutPtr_reg_n_0_[0] ),
        .\SRL_SIG_reg[0][10]_0 (\SRL_SIG_reg[0][10] ),
        .\SRL_SIG_reg[0][11]_0 (\SRL_SIG_reg[0][11] ),
        .\SRL_SIG_reg[0][12]_0 (\SRL_SIG_reg[0][12] ),
        .\SRL_SIG_reg[0][13]_0 (\SRL_SIG_reg[0][13] ),
        .\SRL_SIG_reg[0][14]_0 (\SRL_SIG_reg[0][14] ),
        .\SRL_SIG_reg[0][15]_0 (\SRL_SIG_reg[0][15] ),
        .\SRL_SIG_reg[0][15]_1 (\SRL_SIG_reg[0][15]_0 ),
        .\SRL_SIG_reg[0][15]_2 (\SRL_SIG_reg[0][15]_1 ),
        .\SRL_SIG_reg[0][1]_0 (\SRL_SIG_reg[0][1] ),
        .\SRL_SIG_reg[0][2]_0 (\SRL_SIG_reg[0][2] ),
        .\SRL_SIG_reg[0][3]_0 (\SRL_SIG_reg[0][3] ),
        .\SRL_SIG_reg[0][4]_0 (\SRL_SIG_reg[0][4] ),
        .\SRL_SIG_reg[0][5]_0 (\SRL_SIG_reg[0][5] ),
        .\SRL_SIG_reg[0][6]_0 (\SRL_SIG_reg[0][6] ),
        .\SRL_SIG_reg[0][7]_0 (\SRL_SIG_reg[0][7] ),
        .\SRL_SIG_reg[0][8]_0 (\SRL_SIG_reg[0][8] ),
        .\SRL_SIG_reg[0][9]_0 (\SRL_SIG_reg[0][9] ),
        .ap_clk(ap_clk),
        .ap_return_preg(ap_return_preg),
        .shiftReg_ce(shiftReg_ce));
  LUT6 #(
    .INIT(64'h00000000101010F0)) 
    ap_done_reg_i_1
       (.I0(x_i_V_full_n),
        .I1(ap_sync_reg_channel_write_x_i_V),
        .I2(ap_done_reg_reg),
        .I3(x_q_V_full_n),
        .I4(ap_done_reg_reg_0),
        .I5(ap_rst),
        .O(internal_full_n_reg_0));
  LUT2 #(
    .INIT(4'h2)) 
    \ap_return_preg[15]_i_1 
       (.I0(Block_proc_U0_ap_start),
        .I1(ap_done_reg),
        .O(internal_empty_n_reg_0));
  LUT6 #(
    .INIT(64'h00000000FFFEFF00)) 
    internal_empty_n_i_1
       (.I0(\mOutPtr_reg_n_0_[1] ),
        .I1(\mOutPtr_reg_n_0_[0] ),
        .I2(ap_done_reg),
        .I3(shiftReg_ce),
        .I4(Block_proc_U0_ap_start),
        .I5(ap_rst),
        .O(internal_empty_n_i_1_n_0));
  FDRE #(
    .INIT(1'b0)) 
    internal_empty_n_reg
       (.C(ap_clk),
        .CE(1'b1),
        .D(internal_empty_n_i_1_n_0),
        .Q(Block_proc_U0_ap_start),
        .R(1'b0));
  LUT6 #(
    .INIT(64'hFFFFFFFFA8AAAAFF)) 
    internal_full_n_i_1
       (.I0(x_i_V_full_n),
        .I1(\mOutPtr_reg_n_0_[1] ),
        .I2(\mOutPtr_reg_n_0_[0] ),
        .I3(shiftReg_ce),
        .I4(\SRL_SIG_reg[0][15]_0 ),
        .I5(ap_rst),
        .O(internal_full_n_i_1_n_0));
  FDRE #(
    .INIT(1'b1)) 
    internal_full_n_reg
       (.C(ap_clk),
        .CE(1'b1),
        .D(internal_full_n_i_1_n_0),
        .Q(x_i_V_full_n),
        .R(1'b0));
  (* SOFT_HLUTNM = "soft_lutpair30" *) 
  LUT4 #(
    .INIT(16'h4BB4)) 
    \mOutPtr[0]_i_1 
       (.I0(ap_done_reg),
        .I1(Block_proc_U0_ap_start),
        .I2(shiftReg_ce),
        .I3(\mOutPtr_reg_n_0_[0] ),
        .O(\mOutPtr[0]_i_1_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair30" *) 
  LUT5 #(
    .INIT(32'h77E78818)) 
    \mOutPtr[1]_i_1 
       (.I0(\mOutPtr_reg_n_0_[0] ),
        .I1(shiftReg_ce),
        .I2(Block_proc_U0_ap_start),
        .I3(ap_done_reg),
        .I4(\mOutPtr_reg_n_0_[1] ),
        .O(\mOutPtr[1]_i_1_n_0 ));
  FDSE #(
    .INIT(1'b1)) 
    \mOutPtr_reg[0] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(\mOutPtr[0]_i_1_n_0 ),
        .Q(\mOutPtr_reg_n_0_[0] ),
        .S(ap_rst));
  FDSE #(
    .INIT(1'b1)) 
    \mOutPtr_reg[1] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(\mOutPtr[1]_i_1_n_0 ),
        .Q(\mOutPtr_reg_n_0_[1] ),
        .S(ap_rst));
endmodule

(* ORIG_REF_NAME = "fifo_w16_d2_A" *) 
module decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_fifo_w16_d2_A_2
   (x_q_V_full_n,
    Block_proc33_U0_ap_start,
    D,
    internal_empty_n_reg_0,
    \SRL_SIG_reg[0][0] ,
    \SRL_SIG_reg[0][1] ,
    \SRL_SIG_reg[0][2] ,
    \SRL_SIG_reg[0][3] ,
    \SRL_SIG_reg[0][4] ,
    \SRL_SIG_reg[0][5] ,
    \SRL_SIG_reg[0][6] ,
    \SRL_SIG_reg[0][7] ,
    \SRL_SIG_reg[0][8] ,
    \SRL_SIG_reg[0][9] ,
    \SRL_SIG_reg[0][10] ,
    \SRL_SIG_reg[0][11] ,
    \SRL_SIG_reg[0][12] ,
    \SRL_SIG_reg[0][13] ,
    \SRL_SIG_reg[0][14] ,
    \SRL_SIG_reg[0][15] ,
    ap_clk,
    ap_done_reg,
    shiftReg_ce,
    ap_rst,
    \SRL_SIG_reg[0][15]_0 ,
    \SRL_SIG_reg[0][0]_0 ,
    \SRL_SIG_reg[0][1]_0 ,
    \SRL_SIG_reg[0][2]_0 ,
    \SRL_SIG_reg[0][3]_0 ,
    \SRL_SIG_reg[0][4]_0 ,
    \SRL_SIG_reg[0][5]_0 ,
    \SRL_SIG_reg[0][6]_0 ,
    \SRL_SIG_reg[0][7]_0 ,
    \SRL_SIG_reg[0][8]_0 ,
    \SRL_SIG_reg[0][9]_0 ,
    \SRL_SIG_reg[0][10]_0 ,
    \SRL_SIG_reg[0][11]_0 ,
    \SRL_SIG_reg[0][12]_0 ,
    \SRL_SIG_reg[0][13]_0 ,
    \SRL_SIG_reg[0][14]_0 ,
    \SRL_SIG_reg[0][15]_1 ,
    \SRL_SIG_reg[0][15]_2 );
  output x_q_V_full_n;
  output Block_proc33_U0_ap_start;
  output [15:0]D;
  output internal_empty_n_reg_0;
  output \SRL_SIG_reg[0][0] ;
  output \SRL_SIG_reg[0][1] ;
  output \SRL_SIG_reg[0][2] ;
  output \SRL_SIG_reg[0][3] ;
  output \SRL_SIG_reg[0][4] ;
  output \SRL_SIG_reg[0][5] ;
  output \SRL_SIG_reg[0][6] ;
  output \SRL_SIG_reg[0][7] ;
  output \SRL_SIG_reg[0][8] ;
  output \SRL_SIG_reg[0][9] ;
  output \SRL_SIG_reg[0][10] ;
  output \SRL_SIG_reg[0][11] ;
  output \SRL_SIG_reg[0][12] ;
  output \SRL_SIG_reg[0][13] ;
  output \SRL_SIG_reg[0][14] ;
  output \SRL_SIG_reg[0][15] ;
  input ap_clk;
  input ap_done_reg;
  input shiftReg_ce;
  input ap_rst;
  input \SRL_SIG_reg[0][15]_0 ;
  input \SRL_SIG_reg[0][0]_0 ;
  input \SRL_SIG_reg[0][1]_0 ;
  input \SRL_SIG_reg[0][2]_0 ;
  input \SRL_SIG_reg[0][3]_0 ;
  input \SRL_SIG_reg[0][4]_0 ;
  input \SRL_SIG_reg[0][5]_0 ;
  input \SRL_SIG_reg[0][6]_0 ;
  input \SRL_SIG_reg[0][7]_0 ;
  input \SRL_SIG_reg[0][8]_0 ;
  input \SRL_SIG_reg[0][9]_0 ;
  input \SRL_SIG_reg[0][10]_0 ;
  input \SRL_SIG_reg[0][11]_0 ;
  input \SRL_SIG_reg[0][12]_0 ;
  input \SRL_SIG_reg[0][13]_0 ;
  input \SRL_SIG_reg[0][14]_0 ;
  input \SRL_SIG_reg[0][15]_1 ;
  input [15:0]\SRL_SIG_reg[0][15]_2 ;

  wire Block_proc33_U0_ap_start;
  wire [15:0]D;
  wire \SRL_SIG_reg[0][0] ;
  wire \SRL_SIG_reg[0][0]_0 ;
  wire \SRL_SIG_reg[0][10] ;
  wire \SRL_SIG_reg[0][10]_0 ;
  wire \SRL_SIG_reg[0][11] ;
  wire \SRL_SIG_reg[0][11]_0 ;
  wire \SRL_SIG_reg[0][12] ;
  wire \SRL_SIG_reg[0][12]_0 ;
  wire \SRL_SIG_reg[0][13] ;
  wire \SRL_SIG_reg[0][13]_0 ;
  wire \SRL_SIG_reg[0][14] ;
  wire \SRL_SIG_reg[0][14]_0 ;
  wire \SRL_SIG_reg[0][15] ;
  wire \SRL_SIG_reg[0][15]_0 ;
  wire \SRL_SIG_reg[0][15]_1 ;
  wire [15:0]\SRL_SIG_reg[0][15]_2 ;
  wire \SRL_SIG_reg[0][1] ;
  wire \SRL_SIG_reg[0][1]_0 ;
  wire \SRL_SIG_reg[0][2] ;
  wire \SRL_SIG_reg[0][2]_0 ;
  wire \SRL_SIG_reg[0][3] ;
  wire \SRL_SIG_reg[0][3]_0 ;
  wire \SRL_SIG_reg[0][4] ;
  wire \SRL_SIG_reg[0][4]_0 ;
  wire \SRL_SIG_reg[0][5] ;
  wire \SRL_SIG_reg[0][5]_0 ;
  wire \SRL_SIG_reg[0][6] ;
  wire \SRL_SIG_reg[0][6]_0 ;
  wire \SRL_SIG_reg[0][7] ;
  wire \SRL_SIG_reg[0][7]_0 ;
  wire \SRL_SIG_reg[0][8] ;
  wire \SRL_SIG_reg[0][8]_0 ;
  wire \SRL_SIG_reg[0][9] ;
  wire \SRL_SIG_reg[0][9]_0 ;
  wire ap_clk;
  wire ap_done_reg;
  wire ap_rst;
  wire internal_empty_n_i_1__0_n_0;
  wire internal_empty_n_reg_0;
  wire internal_full_n_i_1__0_n_0;
  wire \mOutPtr[0]_i_1_n_0 ;
  wire \mOutPtr[1]_i_1_n_0 ;
  wire \mOutPtr_reg_n_0_[0] ;
  wire \mOutPtr_reg_n_0_[1] ;
  wire shiftReg_ce;
  wire x_q_V_full_n;

  decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_fifo_w16_d2_A_shiftReg U_fifo_w16_d2_A_ram
       (.D(D),
        .\SRL_SIG_reg[0][0]_0 (\SRL_SIG_reg[0][0] ),
        .\SRL_SIG_reg[0][0]_1 (\SRL_SIG_reg[0][0]_0 ),
        .\SRL_SIG_reg[0][0]_2 (\mOutPtr_reg_n_0_[1] ),
        .\SRL_SIG_reg[0][0]_3 (\mOutPtr_reg_n_0_[0] ),
        .\SRL_SIG_reg[0][10]_0 (\SRL_SIG_reg[0][10] ),
        .\SRL_SIG_reg[0][10]_1 (\SRL_SIG_reg[0][10]_0 ),
        .\SRL_SIG_reg[0][11]_0 (\SRL_SIG_reg[0][11] ),
        .\SRL_SIG_reg[0][11]_1 (\SRL_SIG_reg[0][11]_0 ),
        .\SRL_SIG_reg[0][12]_0 (\SRL_SIG_reg[0][12] ),
        .\SRL_SIG_reg[0][12]_1 (\SRL_SIG_reg[0][12]_0 ),
        .\SRL_SIG_reg[0][13]_0 (\SRL_SIG_reg[0][13] ),
        .\SRL_SIG_reg[0][13]_1 (\SRL_SIG_reg[0][13]_0 ),
        .\SRL_SIG_reg[0][14]_0 (\SRL_SIG_reg[0][14] ),
        .\SRL_SIG_reg[0][14]_1 (\SRL_SIG_reg[0][14]_0 ),
        .\SRL_SIG_reg[0][15]_0 (\SRL_SIG_reg[0][15] ),
        .\SRL_SIG_reg[0][15]_1 (\SRL_SIG_reg[0][15]_0 ),
        .\SRL_SIG_reg[0][15]_2 (\SRL_SIG_reg[0][15]_1 ),
        .\SRL_SIG_reg[0][15]_3 (\SRL_SIG_reg[0][15]_2 ),
        .\SRL_SIG_reg[0][1]_0 (\SRL_SIG_reg[0][1] ),
        .\SRL_SIG_reg[0][1]_1 (\SRL_SIG_reg[0][1]_0 ),
        .\SRL_SIG_reg[0][2]_0 (\SRL_SIG_reg[0][2] ),
        .\SRL_SIG_reg[0][2]_1 (\SRL_SIG_reg[0][2]_0 ),
        .\SRL_SIG_reg[0][3]_0 (\SRL_SIG_reg[0][3] ),
        .\SRL_SIG_reg[0][3]_1 (\SRL_SIG_reg[0][3]_0 ),
        .\SRL_SIG_reg[0][4]_0 (\SRL_SIG_reg[0][4] ),
        .\SRL_SIG_reg[0][4]_1 (\SRL_SIG_reg[0][4]_0 ),
        .\SRL_SIG_reg[0][5]_0 (\SRL_SIG_reg[0][5] ),
        .\SRL_SIG_reg[0][5]_1 (\SRL_SIG_reg[0][5]_0 ),
        .\SRL_SIG_reg[0][6]_0 (\SRL_SIG_reg[0][6] ),
        .\SRL_SIG_reg[0][6]_1 (\SRL_SIG_reg[0][6]_0 ),
        .\SRL_SIG_reg[0][7]_0 (\SRL_SIG_reg[0][7] ),
        .\SRL_SIG_reg[0][7]_1 (\SRL_SIG_reg[0][7]_0 ),
        .\SRL_SIG_reg[0][8]_0 (\SRL_SIG_reg[0][8] ),
        .\SRL_SIG_reg[0][8]_1 (\SRL_SIG_reg[0][8]_0 ),
        .\SRL_SIG_reg[0][9]_0 (\SRL_SIG_reg[0][9] ),
        .\SRL_SIG_reg[0][9]_1 (\SRL_SIG_reg[0][9]_0 ),
        .ap_clk(ap_clk),
        .shiftReg_ce(shiftReg_ce));
  LUT2 #(
    .INIT(4'h2)) 
    \ap_return_preg[15]_i_1__0 
       (.I0(Block_proc33_U0_ap_start),
        .I1(ap_done_reg),
        .O(internal_empty_n_reg_0));
  LUT6 #(
    .INIT(64'h00000000FFFEFF00)) 
    internal_empty_n_i_1__0
       (.I0(\mOutPtr_reg_n_0_[1] ),
        .I1(\mOutPtr_reg_n_0_[0] ),
        .I2(ap_done_reg),
        .I3(shiftReg_ce),
        .I4(Block_proc33_U0_ap_start),
        .I5(ap_rst),
        .O(internal_empty_n_i_1__0_n_0));
  FDRE #(
    .INIT(1'b0)) 
    internal_empty_n_reg
       (.C(ap_clk),
        .CE(1'b1),
        .D(internal_empty_n_i_1__0_n_0),
        .Q(Block_proc33_U0_ap_start),
        .R(1'b0));
  LUT6 #(
    .INIT(64'hFFFFFFFFA8AAAAFF)) 
    internal_full_n_i_1__0
       (.I0(x_q_V_full_n),
        .I1(\mOutPtr_reg_n_0_[1] ),
        .I2(\mOutPtr_reg_n_0_[0] ),
        .I3(shiftReg_ce),
        .I4(\SRL_SIG_reg[0][15]_0 ),
        .I5(ap_rst),
        .O(internal_full_n_i_1__0_n_0));
  FDRE #(
    .INIT(1'b1)) 
    internal_full_n_reg
       (.C(ap_clk),
        .CE(1'b1),
        .D(internal_full_n_i_1__0_n_0),
        .Q(x_q_V_full_n),
        .R(1'b0));
  (* SOFT_HLUTNM = "soft_lutpair31" *) 
  LUT4 #(
    .INIT(16'h4BB4)) 
    \mOutPtr[0]_i_1 
       (.I0(ap_done_reg),
        .I1(Block_proc33_U0_ap_start),
        .I2(shiftReg_ce),
        .I3(\mOutPtr_reg_n_0_[0] ),
        .O(\mOutPtr[0]_i_1_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair31" *) 
  LUT5 #(
    .INIT(32'h77E78818)) 
    \mOutPtr[1]_i_1 
       (.I0(\mOutPtr_reg_n_0_[0] ),
        .I1(shiftReg_ce),
        .I2(Block_proc33_U0_ap_start),
        .I3(ap_done_reg),
        .I4(\mOutPtr_reg_n_0_[1] ),
        .O(\mOutPtr[1]_i_1_n_0 ));
  FDSE #(
    .INIT(1'b1)) 
    \mOutPtr_reg[0] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(\mOutPtr[0]_i_1_n_0 ),
        .Q(\mOutPtr_reg_n_0_[0] ),
        .S(ap_rst));
  FDSE #(
    .INIT(1'b1)) 
    \mOutPtr_reg[1] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(\mOutPtr[1]_i_1_n_0 ),
        .Q(\mOutPtr_reg_n_0_[1] ),
        .S(ap_rst));
endmodule

module decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_fifo_w16_d2_A_shiftReg
   (D,
    \SRL_SIG_reg[0][0]_0 ,
    \SRL_SIG_reg[0][1]_0 ,
    \SRL_SIG_reg[0][2]_0 ,
    \SRL_SIG_reg[0][3]_0 ,
    \SRL_SIG_reg[0][4]_0 ,
    \SRL_SIG_reg[0][5]_0 ,
    \SRL_SIG_reg[0][6]_0 ,
    \SRL_SIG_reg[0][7]_0 ,
    \SRL_SIG_reg[0][8]_0 ,
    \SRL_SIG_reg[0][9]_0 ,
    \SRL_SIG_reg[0][10]_0 ,
    \SRL_SIG_reg[0][11]_0 ,
    \SRL_SIG_reg[0][12]_0 ,
    \SRL_SIG_reg[0][13]_0 ,
    \SRL_SIG_reg[0][14]_0 ,
    \SRL_SIG_reg[0][15]_0 ,
    \SRL_SIG_reg[0][0]_1 ,
    \SRL_SIG_reg[0][15]_1 ,
    \SRL_SIG_reg[0][0]_2 ,
    \SRL_SIG_reg[0][0]_3 ,
    \SRL_SIG_reg[0][1]_1 ,
    \SRL_SIG_reg[0][2]_1 ,
    \SRL_SIG_reg[0][3]_1 ,
    \SRL_SIG_reg[0][4]_1 ,
    \SRL_SIG_reg[0][5]_1 ,
    \SRL_SIG_reg[0][6]_1 ,
    \SRL_SIG_reg[0][7]_1 ,
    \SRL_SIG_reg[0][8]_1 ,
    \SRL_SIG_reg[0][9]_1 ,
    \SRL_SIG_reg[0][10]_1 ,
    \SRL_SIG_reg[0][11]_1 ,
    \SRL_SIG_reg[0][12]_1 ,
    \SRL_SIG_reg[0][13]_1 ,
    \SRL_SIG_reg[0][14]_1 ,
    \SRL_SIG_reg[0][15]_2 ,
    shiftReg_ce,
    \SRL_SIG_reg[0][15]_3 ,
    ap_clk);
  output [15:0]D;
  output \SRL_SIG_reg[0][0]_0 ;
  output \SRL_SIG_reg[0][1]_0 ;
  output \SRL_SIG_reg[0][2]_0 ;
  output \SRL_SIG_reg[0][3]_0 ;
  output \SRL_SIG_reg[0][4]_0 ;
  output \SRL_SIG_reg[0][5]_0 ;
  output \SRL_SIG_reg[0][6]_0 ;
  output \SRL_SIG_reg[0][7]_0 ;
  output \SRL_SIG_reg[0][8]_0 ;
  output \SRL_SIG_reg[0][9]_0 ;
  output \SRL_SIG_reg[0][10]_0 ;
  output \SRL_SIG_reg[0][11]_0 ;
  output \SRL_SIG_reg[0][12]_0 ;
  output \SRL_SIG_reg[0][13]_0 ;
  output \SRL_SIG_reg[0][14]_0 ;
  output \SRL_SIG_reg[0][15]_0 ;
  input \SRL_SIG_reg[0][0]_1 ;
  input \SRL_SIG_reg[0][15]_1 ;
  input \SRL_SIG_reg[0][0]_2 ;
  input \SRL_SIG_reg[0][0]_3 ;
  input \SRL_SIG_reg[0][1]_1 ;
  input \SRL_SIG_reg[0][2]_1 ;
  input \SRL_SIG_reg[0][3]_1 ;
  input \SRL_SIG_reg[0][4]_1 ;
  input \SRL_SIG_reg[0][5]_1 ;
  input \SRL_SIG_reg[0][6]_1 ;
  input \SRL_SIG_reg[0][7]_1 ;
  input \SRL_SIG_reg[0][8]_1 ;
  input \SRL_SIG_reg[0][9]_1 ;
  input \SRL_SIG_reg[0][10]_1 ;
  input \SRL_SIG_reg[0][11]_1 ;
  input \SRL_SIG_reg[0][12]_1 ;
  input \SRL_SIG_reg[0][13]_1 ;
  input \SRL_SIG_reg[0][14]_1 ;
  input \SRL_SIG_reg[0][15]_2 ;
  input shiftReg_ce;
  input [15:0]\SRL_SIG_reg[0][15]_3 ;
  input ap_clk;

  wire [15:0]D;
  wire \SRL_SIG_reg[0][0]_0 ;
  wire \SRL_SIG_reg[0][0]_1 ;
  wire \SRL_SIG_reg[0][0]_2 ;
  wire \SRL_SIG_reg[0][0]_3 ;
  wire \SRL_SIG_reg[0][10]_0 ;
  wire \SRL_SIG_reg[0][10]_1 ;
  wire \SRL_SIG_reg[0][11]_0 ;
  wire \SRL_SIG_reg[0][11]_1 ;
  wire \SRL_SIG_reg[0][12]_0 ;
  wire \SRL_SIG_reg[0][12]_1 ;
  wire \SRL_SIG_reg[0][13]_0 ;
  wire \SRL_SIG_reg[0][13]_1 ;
  wire \SRL_SIG_reg[0][14]_0 ;
  wire \SRL_SIG_reg[0][14]_1 ;
  wire \SRL_SIG_reg[0][15]_0 ;
  wire \SRL_SIG_reg[0][15]_1 ;
  wire \SRL_SIG_reg[0][15]_2 ;
  wire [15:0]\SRL_SIG_reg[0][15]_3 ;
  wire \SRL_SIG_reg[0][1]_0 ;
  wire \SRL_SIG_reg[0][1]_1 ;
  wire \SRL_SIG_reg[0][2]_0 ;
  wire \SRL_SIG_reg[0][2]_1 ;
  wire \SRL_SIG_reg[0][3]_0 ;
  wire \SRL_SIG_reg[0][3]_1 ;
  wire \SRL_SIG_reg[0][4]_0 ;
  wire \SRL_SIG_reg[0][4]_1 ;
  wire \SRL_SIG_reg[0][5]_0 ;
  wire \SRL_SIG_reg[0][5]_1 ;
  wire \SRL_SIG_reg[0][6]_0 ;
  wire \SRL_SIG_reg[0][6]_1 ;
  wire \SRL_SIG_reg[0][7]_0 ;
  wire \SRL_SIG_reg[0][7]_1 ;
  wire \SRL_SIG_reg[0][8]_0 ;
  wire \SRL_SIG_reg[0][8]_1 ;
  wire \SRL_SIG_reg[0][9]_0 ;
  wire \SRL_SIG_reg[0][9]_1 ;
  wire \SRL_SIG_reg_n_0_[0][0] ;
  wire \SRL_SIG_reg_n_0_[0][10] ;
  wire \SRL_SIG_reg_n_0_[0][11] ;
  wire \SRL_SIG_reg_n_0_[0][12] ;
  wire \SRL_SIG_reg_n_0_[0][13] ;
  wire \SRL_SIG_reg_n_0_[0][14] ;
  wire \SRL_SIG_reg_n_0_[0][15] ;
  wire \SRL_SIG_reg_n_0_[0][1] ;
  wire \SRL_SIG_reg_n_0_[0][2] ;
  wire \SRL_SIG_reg_n_0_[0][3] ;
  wire \SRL_SIG_reg_n_0_[0][4] ;
  wire \SRL_SIG_reg_n_0_[0][5] ;
  wire \SRL_SIG_reg_n_0_[0][6] ;
  wire \SRL_SIG_reg_n_0_[0][7] ;
  wire \SRL_SIG_reg_n_0_[0][8] ;
  wire \SRL_SIG_reg_n_0_[0][9] ;
  wire \SRL_SIG_reg_n_0_[1][0] ;
  wire \SRL_SIG_reg_n_0_[1][10] ;
  wire \SRL_SIG_reg_n_0_[1][11] ;
  wire \SRL_SIG_reg_n_0_[1][12] ;
  wire \SRL_SIG_reg_n_0_[1][13] ;
  wire \SRL_SIG_reg_n_0_[1][14] ;
  wire \SRL_SIG_reg_n_0_[1][15] ;
  wire \SRL_SIG_reg_n_0_[1][1] ;
  wire \SRL_SIG_reg_n_0_[1][2] ;
  wire \SRL_SIG_reg_n_0_[1][3] ;
  wire \SRL_SIG_reg_n_0_[1][4] ;
  wire \SRL_SIG_reg_n_0_[1][5] ;
  wire \SRL_SIG_reg_n_0_[1][6] ;
  wire \SRL_SIG_reg_n_0_[1][7] ;
  wire \SRL_SIG_reg_n_0_[1][8] ;
  wire \SRL_SIG_reg_n_0_[1][9] ;
  wire ap_clk;
  wire shiftReg_ce;

  LUT6 #(
    .INIT(64'hB8BBB8B8B888B8B8)) 
    \SRL_SIG[0][0]_i_1__2 
       (.I0(\SRL_SIG_reg[0][0]_1 ),
        .I1(\SRL_SIG_reg[0][15]_1 ),
        .I2(\SRL_SIG_reg_n_0_[0][0] ),
        .I3(\SRL_SIG_reg[0][0]_2 ),
        .I4(\SRL_SIG_reg[0][0]_3 ),
        .I5(\SRL_SIG_reg_n_0_[1][0] ),
        .O(D[0]));
  LUT6 #(
    .INIT(64'hB8BBB8B8B888B8B8)) 
    \SRL_SIG[0][10]_i_1__2 
       (.I0(\SRL_SIG_reg[0][10]_1 ),
        .I1(\SRL_SIG_reg[0][15]_1 ),
        .I2(\SRL_SIG_reg_n_0_[0][10] ),
        .I3(\SRL_SIG_reg[0][0]_2 ),
        .I4(\SRL_SIG_reg[0][0]_3 ),
        .I5(\SRL_SIG_reg_n_0_[1][10] ),
        .O(D[10]));
  LUT6 #(
    .INIT(64'hB8BBB8B8B888B8B8)) 
    \SRL_SIG[0][11]_i_1__2 
       (.I0(\SRL_SIG_reg[0][11]_1 ),
        .I1(\SRL_SIG_reg[0][15]_1 ),
        .I2(\SRL_SIG_reg_n_0_[0][11] ),
        .I3(\SRL_SIG_reg[0][0]_2 ),
        .I4(\SRL_SIG_reg[0][0]_3 ),
        .I5(\SRL_SIG_reg_n_0_[1][11] ),
        .O(D[11]));
  LUT6 #(
    .INIT(64'hB8BBB8B8B888B8B8)) 
    \SRL_SIG[0][12]_i_1__2 
       (.I0(\SRL_SIG_reg[0][12]_1 ),
        .I1(\SRL_SIG_reg[0][15]_1 ),
        .I2(\SRL_SIG_reg_n_0_[0][12] ),
        .I3(\SRL_SIG_reg[0][0]_2 ),
        .I4(\SRL_SIG_reg[0][0]_3 ),
        .I5(\SRL_SIG_reg_n_0_[1][12] ),
        .O(D[12]));
  LUT6 #(
    .INIT(64'hB8BBB8B8B888B8B8)) 
    \SRL_SIG[0][13]_i_1__2 
       (.I0(\SRL_SIG_reg[0][13]_1 ),
        .I1(\SRL_SIG_reg[0][15]_1 ),
        .I2(\SRL_SIG_reg_n_0_[0][13] ),
        .I3(\SRL_SIG_reg[0][0]_2 ),
        .I4(\SRL_SIG_reg[0][0]_3 ),
        .I5(\SRL_SIG_reg_n_0_[1][13] ),
        .O(D[13]));
  LUT6 #(
    .INIT(64'hB8BBB8B8B888B8B8)) 
    \SRL_SIG[0][14]_i_1__2 
       (.I0(\SRL_SIG_reg[0][14]_1 ),
        .I1(\SRL_SIG_reg[0][15]_1 ),
        .I2(\SRL_SIG_reg_n_0_[0][14] ),
        .I3(\SRL_SIG_reg[0][0]_2 ),
        .I4(\SRL_SIG_reg[0][0]_3 ),
        .I5(\SRL_SIG_reg_n_0_[1][14] ),
        .O(D[14]));
  LUT6 #(
    .INIT(64'hB8BBB8B8B888B8B8)) 
    \SRL_SIG[0][15]_i_2__2 
       (.I0(\SRL_SIG_reg[0][15]_2 ),
        .I1(\SRL_SIG_reg[0][15]_1 ),
        .I2(\SRL_SIG_reg_n_0_[0][15] ),
        .I3(\SRL_SIG_reg[0][0]_2 ),
        .I4(\SRL_SIG_reg[0][0]_3 ),
        .I5(\SRL_SIG_reg_n_0_[1][15] ),
        .O(D[15]));
  LUT6 #(
    .INIT(64'hB8BBB8B8B888B8B8)) 
    \SRL_SIG[0][1]_i_1__2 
       (.I0(\SRL_SIG_reg[0][1]_1 ),
        .I1(\SRL_SIG_reg[0][15]_1 ),
        .I2(\SRL_SIG_reg_n_0_[0][1] ),
        .I3(\SRL_SIG_reg[0][0]_2 ),
        .I4(\SRL_SIG_reg[0][0]_3 ),
        .I5(\SRL_SIG_reg_n_0_[1][1] ),
        .O(D[1]));
  LUT6 #(
    .INIT(64'hB8BBB8B8B888B8B8)) 
    \SRL_SIG[0][2]_i_1__2 
       (.I0(\SRL_SIG_reg[0][2]_1 ),
        .I1(\SRL_SIG_reg[0][15]_1 ),
        .I2(\SRL_SIG_reg_n_0_[0][2] ),
        .I3(\SRL_SIG_reg[0][0]_2 ),
        .I4(\SRL_SIG_reg[0][0]_3 ),
        .I5(\SRL_SIG_reg_n_0_[1][2] ),
        .O(D[2]));
  LUT6 #(
    .INIT(64'hB8BBB8B8B888B8B8)) 
    \SRL_SIG[0][3]_i_1__2 
       (.I0(\SRL_SIG_reg[0][3]_1 ),
        .I1(\SRL_SIG_reg[0][15]_1 ),
        .I2(\SRL_SIG_reg_n_0_[0][3] ),
        .I3(\SRL_SIG_reg[0][0]_2 ),
        .I4(\SRL_SIG_reg[0][0]_3 ),
        .I5(\SRL_SIG_reg_n_0_[1][3] ),
        .O(D[3]));
  LUT6 #(
    .INIT(64'hB8BBB8B8B888B8B8)) 
    \SRL_SIG[0][4]_i_1__2 
       (.I0(\SRL_SIG_reg[0][4]_1 ),
        .I1(\SRL_SIG_reg[0][15]_1 ),
        .I2(\SRL_SIG_reg_n_0_[0][4] ),
        .I3(\SRL_SIG_reg[0][0]_2 ),
        .I4(\SRL_SIG_reg[0][0]_3 ),
        .I5(\SRL_SIG_reg_n_0_[1][4] ),
        .O(D[4]));
  LUT6 #(
    .INIT(64'hB8BBB8B8B888B8B8)) 
    \SRL_SIG[0][5]_i_1__2 
       (.I0(\SRL_SIG_reg[0][5]_1 ),
        .I1(\SRL_SIG_reg[0][15]_1 ),
        .I2(\SRL_SIG_reg_n_0_[0][5] ),
        .I3(\SRL_SIG_reg[0][0]_2 ),
        .I4(\SRL_SIG_reg[0][0]_3 ),
        .I5(\SRL_SIG_reg_n_0_[1][5] ),
        .O(D[5]));
  LUT6 #(
    .INIT(64'hB8BBB8B8B888B8B8)) 
    \SRL_SIG[0][6]_i_1__2 
       (.I0(\SRL_SIG_reg[0][6]_1 ),
        .I1(\SRL_SIG_reg[0][15]_1 ),
        .I2(\SRL_SIG_reg_n_0_[0][6] ),
        .I3(\SRL_SIG_reg[0][0]_2 ),
        .I4(\SRL_SIG_reg[0][0]_3 ),
        .I5(\SRL_SIG_reg_n_0_[1][6] ),
        .O(D[6]));
  LUT6 #(
    .INIT(64'hB8BBB8B8B888B8B8)) 
    \SRL_SIG[0][7]_i_1__2 
       (.I0(\SRL_SIG_reg[0][7]_1 ),
        .I1(\SRL_SIG_reg[0][15]_1 ),
        .I2(\SRL_SIG_reg_n_0_[0][7] ),
        .I3(\SRL_SIG_reg[0][0]_2 ),
        .I4(\SRL_SIG_reg[0][0]_3 ),
        .I5(\SRL_SIG_reg_n_0_[1][7] ),
        .O(D[7]));
  LUT6 #(
    .INIT(64'hB8BBB8B8B888B8B8)) 
    \SRL_SIG[0][8]_i_1__2 
       (.I0(\SRL_SIG_reg[0][8]_1 ),
        .I1(\SRL_SIG_reg[0][15]_1 ),
        .I2(\SRL_SIG_reg_n_0_[0][8] ),
        .I3(\SRL_SIG_reg[0][0]_2 ),
        .I4(\SRL_SIG_reg[0][0]_3 ),
        .I5(\SRL_SIG_reg_n_0_[1][8] ),
        .O(D[8]));
  LUT6 #(
    .INIT(64'hB8BBB8B8B888B8B8)) 
    \SRL_SIG[0][9]_i_1__2 
       (.I0(\SRL_SIG_reg[0][9]_1 ),
        .I1(\SRL_SIG_reg[0][15]_1 ),
        .I2(\SRL_SIG_reg_n_0_[0][9] ),
        .I3(\SRL_SIG_reg[0][0]_2 ),
        .I4(\SRL_SIG_reg[0][0]_3 ),
        .I5(\SRL_SIG_reg_n_0_[1][9] ),
        .O(D[9]));
  FDRE \SRL_SIG_reg[0][0] 
       (.C(ap_clk),
        .CE(shiftReg_ce),
        .D(\SRL_SIG_reg[0][15]_3 [0]),
        .Q(\SRL_SIG_reg_n_0_[0][0] ),
        .R(1'b0));
  FDRE \SRL_SIG_reg[0][10] 
       (.C(ap_clk),
        .CE(shiftReg_ce),
        .D(\SRL_SIG_reg[0][15]_3 [10]),
        .Q(\SRL_SIG_reg_n_0_[0][10] ),
        .R(1'b0));
  FDRE \SRL_SIG_reg[0][11] 
       (.C(ap_clk),
        .CE(shiftReg_ce),
        .D(\SRL_SIG_reg[0][15]_3 [11]),
        .Q(\SRL_SIG_reg_n_0_[0][11] ),
        .R(1'b0));
  FDRE \SRL_SIG_reg[0][12] 
       (.C(ap_clk),
        .CE(shiftReg_ce),
        .D(\SRL_SIG_reg[0][15]_3 [12]),
        .Q(\SRL_SIG_reg_n_0_[0][12] ),
        .R(1'b0));
  FDRE \SRL_SIG_reg[0][13] 
       (.C(ap_clk),
        .CE(shiftReg_ce),
        .D(\SRL_SIG_reg[0][15]_3 [13]),
        .Q(\SRL_SIG_reg_n_0_[0][13] ),
        .R(1'b0));
  FDRE \SRL_SIG_reg[0][14] 
       (.C(ap_clk),
        .CE(shiftReg_ce),
        .D(\SRL_SIG_reg[0][15]_3 [14]),
        .Q(\SRL_SIG_reg_n_0_[0][14] ),
        .R(1'b0));
  FDRE \SRL_SIG_reg[0][15] 
       (.C(ap_clk),
        .CE(shiftReg_ce),
        .D(\SRL_SIG_reg[0][15]_3 [15]),
        .Q(\SRL_SIG_reg_n_0_[0][15] ),
        .R(1'b0));
  FDRE \SRL_SIG_reg[0][1] 
       (.C(ap_clk),
        .CE(shiftReg_ce),
        .D(\SRL_SIG_reg[0][15]_3 [1]),
        .Q(\SRL_SIG_reg_n_0_[0][1] ),
        .R(1'b0));
  FDRE \SRL_SIG_reg[0][2] 
       (.C(ap_clk),
        .CE(shiftReg_ce),
        .D(\SRL_SIG_reg[0][15]_3 [2]),
        .Q(\SRL_SIG_reg_n_0_[0][2] ),
        .R(1'b0));
  FDRE \SRL_SIG_reg[0][3] 
       (.C(ap_clk),
        .CE(shiftReg_ce),
        .D(\SRL_SIG_reg[0][15]_3 [3]),
        .Q(\SRL_SIG_reg_n_0_[0][3] ),
        .R(1'b0));
  FDRE \SRL_SIG_reg[0][4] 
       (.C(ap_clk),
        .CE(shiftReg_ce),
        .D(\SRL_SIG_reg[0][15]_3 [4]),
        .Q(\SRL_SIG_reg_n_0_[0][4] ),
        .R(1'b0));
  FDRE \SRL_SIG_reg[0][5] 
       (.C(ap_clk),
        .CE(shiftReg_ce),
        .D(\SRL_SIG_reg[0][15]_3 [5]),
        .Q(\SRL_SIG_reg_n_0_[0][5] ),
        .R(1'b0));
  FDRE \SRL_SIG_reg[0][6] 
       (.C(ap_clk),
        .CE(shiftReg_ce),
        .D(\SRL_SIG_reg[0][15]_3 [6]),
        .Q(\SRL_SIG_reg_n_0_[0][6] ),
        .R(1'b0));
  FDRE \SRL_SIG_reg[0][7] 
       (.C(ap_clk),
        .CE(shiftReg_ce),
        .D(\SRL_SIG_reg[0][15]_3 [7]),
        .Q(\SRL_SIG_reg_n_0_[0][7] ),
        .R(1'b0));
  FDRE \SRL_SIG_reg[0][8] 
       (.C(ap_clk),
        .CE(shiftReg_ce),
        .D(\SRL_SIG_reg[0][15]_3 [8]),
        .Q(\SRL_SIG_reg_n_0_[0][8] ),
        .R(1'b0));
  FDRE \SRL_SIG_reg[0][9] 
       (.C(ap_clk),
        .CE(shiftReg_ce),
        .D(\SRL_SIG_reg[0][15]_3 [9]),
        .Q(\SRL_SIG_reg_n_0_[0][9] ),
        .R(1'b0));
  FDRE \SRL_SIG_reg[1][0] 
       (.C(ap_clk),
        .CE(shiftReg_ce),
        .D(\SRL_SIG_reg_n_0_[0][0] ),
        .Q(\SRL_SIG_reg_n_0_[1][0] ),
        .R(1'b0));
  FDRE \SRL_SIG_reg[1][10] 
       (.C(ap_clk),
        .CE(shiftReg_ce),
        .D(\SRL_SIG_reg_n_0_[0][10] ),
        .Q(\SRL_SIG_reg_n_0_[1][10] ),
        .R(1'b0));
  FDRE \SRL_SIG_reg[1][11] 
       (.C(ap_clk),
        .CE(shiftReg_ce),
        .D(\SRL_SIG_reg_n_0_[0][11] ),
        .Q(\SRL_SIG_reg_n_0_[1][11] ),
        .R(1'b0));
  FDRE \SRL_SIG_reg[1][12] 
       (.C(ap_clk),
        .CE(shiftReg_ce),
        .D(\SRL_SIG_reg_n_0_[0][12] ),
        .Q(\SRL_SIG_reg_n_0_[1][12] ),
        .R(1'b0));
  FDRE \SRL_SIG_reg[1][13] 
       (.C(ap_clk),
        .CE(shiftReg_ce),
        .D(\SRL_SIG_reg_n_0_[0][13] ),
        .Q(\SRL_SIG_reg_n_0_[1][13] ),
        .R(1'b0));
  FDRE \SRL_SIG_reg[1][14] 
       (.C(ap_clk),
        .CE(shiftReg_ce),
        .D(\SRL_SIG_reg_n_0_[0][14] ),
        .Q(\SRL_SIG_reg_n_0_[1][14] ),
        .R(1'b0));
  FDRE \SRL_SIG_reg[1][15] 
       (.C(ap_clk),
        .CE(shiftReg_ce),
        .D(\SRL_SIG_reg_n_0_[0][15] ),
        .Q(\SRL_SIG_reg_n_0_[1][15] ),
        .R(1'b0));
  FDRE \SRL_SIG_reg[1][1] 
       (.C(ap_clk),
        .CE(shiftReg_ce),
        .D(\SRL_SIG_reg_n_0_[0][1] ),
        .Q(\SRL_SIG_reg_n_0_[1][1] ),
        .R(1'b0));
  FDRE \SRL_SIG_reg[1][2] 
       (.C(ap_clk),
        .CE(shiftReg_ce),
        .D(\SRL_SIG_reg_n_0_[0][2] ),
        .Q(\SRL_SIG_reg_n_0_[1][2] ),
        .R(1'b0));
  FDRE \SRL_SIG_reg[1][3] 
       (.C(ap_clk),
        .CE(shiftReg_ce),
        .D(\SRL_SIG_reg_n_0_[0][3] ),
        .Q(\SRL_SIG_reg_n_0_[1][3] ),
        .R(1'b0));
  FDRE \SRL_SIG_reg[1][4] 
       (.C(ap_clk),
        .CE(shiftReg_ce),
        .D(\SRL_SIG_reg_n_0_[0][4] ),
        .Q(\SRL_SIG_reg_n_0_[1][4] ),
        .R(1'b0));
  FDRE \SRL_SIG_reg[1][5] 
       (.C(ap_clk),
        .CE(shiftReg_ce),
        .D(\SRL_SIG_reg_n_0_[0][5] ),
        .Q(\SRL_SIG_reg_n_0_[1][5] ),
        .R(1'b0));
  FDRE \SRL_SIG_reg[1][6] 
       (.C(ap_clk),
        .CE(shiftReg_ce),
        .D(\SRL_SIG_reg_n_0_[0][6] ),
        .Q(\SRL_SIG_reg_n_0_[1][6] ),
        .R(1'b0));
  FDRE \SRL_SIG_reg[1][7] 
       (.C(ap_clk),
        .CE(shiftReg_ce),
        .D(\SRL_SIG_reg_n_0_[0][7] ),
        .Q(\SRL_SIG_reg_n_0_[1][7] ),
        .R(1'b0));
  FDRE \SRL_SIG_reg[1][8] 
       (.C(ap_clk),
        .CE(shiftReg_ce),
        .D(\SRL_SIG_reg_n_0_[0][8] ),
        .Q(\SRL_SIG_reg_n_0_[1][8] ),
        .R(1'b0));
  FDRE \SRL_SIG_reg[1][9] 
       (.C(ap_clk),
        .CE(shiftReg_ce),
        .D(\SRL_SIG_reg_n_0_[0][9] ),
        .Q(\SRL_SIG_reg_n_0_[1][9] ),
        .R(1'b0));
  LUT4 #(
    .INIT(16'hBA8A)) 
    \ap_return_preg[0]_i_1__0 
       (.I0(\SRL_SIG_reg_n_0_[0][0] ),
        .I1(\SRL_SIG_reg[0][0]_2 ),
        .I2(\SRL_SIG_reg[0][0]_3 ),
        .I3(\SRL_SIG_reg_n_0_[1][0] ),
        .O(\SRL_SIG_reg[0][0]_0 ));
  LUT4 #(
    .INIT(16'hBA8A)) 
    \ap_return_preg[10]_i_1__0 
       (.I0(\SRL_SIG_reg_n_0_[0][10] ),
        .I1(\SRL_SIG_reg[0][0]_2 ),
        .I2(\SRL_SIG_reg[0][0]_3 ),
        .I3(\SRL_SIG_reg_n_0_[1][10] ),
        .O(\SRL_SIG_reg[0][10]_0 ));
  LUT4 #(
    .INIT(16'hBA8A)) 
    \ap_return_preg[11]_i_1__0 
       (.I0(\SRL_SIG_reg_n_0_[0][11] ),
        .I1(\SRL_SIG_reg[0][0]_2 ),
        .I2(\SRL_SIG_reg[0][0]_3 ),
        .I3(\SRL_SIG_reg_n_0_[1][11] ),
        .O(\SRL_SIG_reg[0][11]_0 ));
  LUT4 #(
    .INIT(16'hBA8A)) 
    \ap_return_preg[12]_i_1__0 
       (.I0(\SRL_SIG_reg_n_0_[0][12] ),
        .I1(\SRL_SIG_reg[0][0]_2 ),
        .I2(\SRL_SIG_reg[0][0]_3 ),
        .I3(\SRL_SIG_reg_n_0_[1][12] ),
        .O(\SRL_SIG_reg[0][12]_0 ));
  LUT4 #(
    .INIT(16'hBA8A)) 
    \ap_return_preg[13]_i_1__0 
       (.I0(\SRL_SIG_reg_n_0_[0][13] ),
        .I1(\SRL_SIG_reg[0][0]_2 ),
        .I2(\SRL_SIG_reg[0][0]_3 ),
        .I3(\SRL_SIG_reg_n_0_[1][13] ),
        .O(\SRL_SIG_reg[0][13]_0 ));
  LUT4 #(
    .INIT(16'hBA8A)) 
    \ap_return_preg[14]_i_1__0 
       (.I0(\SRL_SIG_reg_n_0_[0][14] ),
        .I1(\SRL_SIG_reg[0][0]_2 ),
        .I2(\SRL_SIG_reg[0][0]_3 ),
        .I3(\SRL_SIG_reg_n_0_[1][14] ),
        .O(\SRL_SIG_reg[0][14]_0 ));
  LUT4 #(
    .INIT(16'hBA8A)) 
    \ap_return_preg[15]_i_2__0 
       (.I0(\SRL_SIG_reg_n_0_[0][15] ),
        .I1(\SRL_SIG_reg[0][0]_2 ),
        .I2(\SRL_SIG_reg[0][0]_3 ),
        .I3(\SRL_SIG_reg_n_0_[1][15] ),
        .O(\SRL_SIG_reg[0][15]_0 ));
  LUT4 #(
    .INIT(16'hBA8A)) 
    \ap_return_preg[1]_i_1__0 
       (.I0(\SRL_SIG_reg_n_0_[0][1] ),
        .I1(\SRL_SIG_reg[0][0]_2 ),
        .I2(\SRL_SIG_reg[0][0]_3 ),
        .I3(\SRL_SIG_reg_n_0_[1][1] ),
        .O(\SRL_SIG_reg[0][1]_0 ));
  LUT4 #(
    .INIT(16'hBA8A)) 
    \ap_return_preg[2]_i_1__0 
       (.I0(\SRL_SIG_reg_n_0_[0][2] ),
        .I1(\SRL_SIG_reg[0][0]_2 ),
        .I2(\SRL_SIG_reg[0][0]_3 ),
        .I3(\SRL_SIG_reg_n_0_[1][2] ),
        .O(\SRL_SIG_reg[0][2]_0 ));
  LUT4 #(
    .INIT(16'hBA8A)) 
    \ap_return_preg[3]_i_1__0 
       (.I0(\SRL_SIG_reg_n_0_[0][3] ),
        .I1(\SRL_SIG_reg[0][0]_2 ),
        .I2(\SRL_SIG_reg[0][0]_3 ),
        .I3(\SRL_SIG_reg_n_0_[1][3] ),
        .O(\SRL_SIG_reg[0][3]_0 ));
  LUT4 #(
    .INIT(16'hBA8A)) 
    \ap_return_preg[4]_i_1__0 
       (.I0(\SRL_SIG_reg_n_0_[0][4] ),
        .I1(\SRL_SIG_reg[0][0]_2 ),
        .I2(\SRL_SIG_reg[0][0]_3 ),
        .I3(\SRL_SIG_reg_n_0_[1][4] ),
        .O(\SRL_SIG_reg[0][4]_0 ));
  LUT4 #(
    .INIT(16'hBA8A)) 
    \ap_return_preg[5]_i_1__0 
       (.I0(\SRL_SIG_reg_n_0_[0][5] ),
        .I1(\SRL_SIG_reg[0][0]_2 ),
        .I2(\SRL_SIG_reg[0][0]_3 ),
        .I3(\SRL_SIG_reg_n_0_[1][5] ),
        .O(\SRL_SIG_reg[0][5]_0 ));
  LUT4 #(
    .INIT(16'hBA8A)) 
    \ap_return_preg[6]_i_1__0 
       (.I0(\SRL_SIG_reg_n_0_[0][6] ),
        .I1(\SRL_SIG_reg[0][0]_2 ),
        .I2(\SRL_SIG_reg[0][0]_3 ),
        .I3(\SRL_SIG_reg_n_0_[1][6] ),
        .O(\SRL_SIG_reg[0][6]_0 ));
  LUT4 #(
    .INIT(16'hBA8A)) 
    \ap_return_preg[7]_i_1__0 
       (.I0(\SRL_SIG_reg_n_0_[0][7] ),
        .I1(\SRL_SIG_reg[0][0]_2 ),
        .I2(\SRL_SIG_reg[0][0]_3 ),
        .I3(\SRL_SIG_reg_n_0_[1][7] ),
        .O(\SRL_SIG_reg[0][7]_0 ));
  LUT4 #(
    .INIT(16'hBA8A)) 
    \ap_return_preg[8]_i_1__0 
       (.I0(\SRL_SIG_reg_n_0_[0][8] ),
        .I1(\SRL_SIG_reg[0][0]_2 ),
        .I2(\SRL_SIG_reg[0][0]_3 ),
        .I3(\SRL_SIG_reg_n_0_[1][8] ),
        .O(\SRL_SIG_reg[0][8]_0 ));
  LUT4 #(
    .INIT(16'hBA8A)) 
    \ap_return_preg[9]_i_1__0 
       (.I0(\SRL_SIG_reg_n_0_[0][9] ),
        .I1(\SRL_SIG_reg[0][0]_2 ),
        .I2(\SRL_SIG_reg[0][0]_3 ),
        .I3(\SRL_SIG_reg_n_0_[1][9] ),
        .O(\SRL_SIG_reg[0][9]_0 ));
endmodule

(* ORIG_REF_NAME = "fifo_w16_d2_A_shiftReg" *) 
module decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_fifo_w16_d2_A_shiftReg_3
   (D,
    \SRL_SIG_reg[0][0]_0 ,
    \SRL_SIG_reg[0][1]_0 ,
    \SRL_SIG_reg[0][2]_0 ,
    \SRL_SIG_reg[0][3]_0 ,
    \SRL_SIG_reg[0][4]_0 ,
    \SRL_SIG_reg[0][5]_0 ,
    \SRL_SIG_reg[0][6]_0 ,
    \SRL_SIG_reg[0][7]_0 ,
    \SRL_SIG_reg[0][8]_0 ,
    \SRL_SIG_reg[0][9]_0 ,
    \SRL_SIG_reg[0][10]_0 ,
    \SRL_SIG_reg[0][11]_0 ,
    \SRL_SIG_reg[0][12]_0 ,
    \SRL_SIG_reg[0][13]_0 ,
    \SRL_SIG_reg[0][14]_0 ,
    \SRL_SIG_reg[0][15]_0 ,
    ap_return_preg,
    \SRL_SIG_reg[0][15]_1 ,
    \SRL_SIG_reg[0][0]_1 ,
    \SRL_SIG_reg[0][0]_2 ,
    shiftReg_ce,
    \SRL_SIG_reg[0][15]_2 ,
    ap_clk);
  output [15:0]D;
  output \SRL_SIG_reg[0][0]_0 ;
  output \SRL_SIG_reg[0][1]_0 ;
  output \SRL_SIG_reg[0][2]_0 ;
  output \SRL_SIG_reg[0][3]_0 ;
  output \SRL_SIG_reg[0][4]_0 ;
  output \SRL_SIG_reg[0][5]_0 ;
  output \SRL_SIG_reg[0][6]_0 ;
  output \SRL_SIG_reg[0][7]_0 ;
  output \SRL_SIG_reg[0][8]_0 ;
  output \SRL_SIG_reg[0][9]_0 ;
  output \SRL_SIG_reg[0][10]_0 ;
  output \SRL_SIG_reg[0][11]_0 ;
  output \SRL_SIG_reg[0][12]_0 ;
  output \SRL_SIG_reg[0][13]_0 ;
  output \SRL_SIG_reg[0][14]_0 ;
  output \SRL_SIG_reg[0][15]_0 ;
  input [15:0]ap_return_preg;
  input \SRL_SIG_reg[0][15]_1 ;
  input \SRL_SIG_reg[0][0]_1 ;
  input \SRL_SIG_reg[0][0]_2 ;
  input shiftReg_ce;
  input [15:0]\SRL_SIG_reg[0][15]_2 ;
  input ap_clk;

  wire [15:0]D;
  wire [15:0]\SRL_SIG_reg[0] ;
  wire \SRL_SIG_reg[0][0]_0 ;
  wire \SRL_SIG_reg[0][0]_1 ;
  wire \SRL_SIG_reg[0][0]_2 ;
  wire \SRL_SIG_reg[0][10]_0 ;
  wire \SRL_SIG_reg[0][11]_0 ;
  wire \SRL_SIG_reg[0][12]_0 ;
  wire \SRL_SIG_reg[0][13]_0 ;
  wire \SRL_SIG_reg[0][14]_0 ;
  wire \SRL_SIG_reg[0][15]_0 ;
  wire \SRL_SIG_reg[0][15]_1 ;
  wire [15:0]\SRL_SIG_reg[0][15]_2 ;
  wire \SRL_SIG_reg[0][1]_0 ;
  wire \SRL_SIG_reg[0][2]_0 ;
  wire \SRL_SIG_reg[0][3]_0 ;
  wire \SRL_SIG_reg[0][4]_0 ;
  wire \SRL_SIG_reg[0][5]_0 ;
  wire \SRL_SIG_reg[0][6]_0 ;
  wire \SRL_SIG_reg[0][7]_0 ;
  wire \SRL_SIG_reg[0][8]_0 ;
  wire \SRL_SIG_reg[0][9]_0 ;
  wire [15:0]\SRL_SIG_reg[1] ;
  wire ap_clk;
  wire [15:0]ap_return_preg;
  wire shiftReg_ce;

  LUT6 #(
    .INIT(64'hB8BBB8B8B888B8B8)) 
    \SRL_SIG[0][0]_i_1 
       (.I0(ap_return_preg[0]),
        .I1(\SRL_SIG_reg[0][15]_1 ),
        .I2(\SRL_SIG_reg[0] [0]),
        .I3(\SRL_SIG_reg[0][0]_1 ),
        .I4(\SRL_SIG_reg[0][0]_2 ),
        .I5(\SRL_SIG_reg[1] [0]),
        .O(D[0]));
  LUT6 #(
    .INIT(64'hB8BBB8B8B888B8B8)) 
    \SRL_SIG[0][10]_i_1 
       (.I0(ap_return_preg[10]),
        .I1(\SRL_SIG_reg[0][15]_1 ),
        .I2(\SRL_SIG_reg[0] [10]),
        .I3(\SRL_SIG_reg[0][0]_1 ),
        .I4(\SRL_SIG_reg[0][0]_2 ),
        .I5(\SRL_SIG_reg[1] [10]),
        .O(D[10]));
  LUT6 #(
    .INIT(64'hB8BBB8B8B888B8B8)) 
    \SRL_SIG[0][11]_i_1 
       (.I0(ap_return_preg[11]),
        .I1(\SRL_SIG_reg[0][15]_1 ),
        .I2(\SRL_SIG_reg[0] [11]),
        .I3(\SRL_SIG_reg[0][0]_1 ),
        .I4(\SRL_SIG_reg[0][0]_2 ),
        .I5(\SRL_SIG_reg[1] [11]),
        .O(D[11]));
  LUT6 #(
    .INIT(64'hB8BBB8B8B888B8B8)) 
    \SRL_SIG[0][12]_i_1 
       (.I0(ap_return_preg[12]),
        .I1(\SRL_SIG_reg[0][15]_1 ),
        .I2(\SRL_SIG_reg[0] [12]),
        .I3(\SRL_SIG_reg[0][0]_1 ),
        .I4(\SRL_SIG_reg[0][0]_2 ),
        .I5(\SRL_SIG_reg[1] [12]),
        .O(D[12]));
  LUT6 #(
    .INIT(64'hB8BBB8B8B888B8B8)) 
    \SRL_SIG[0][13]_i_1 
       (.I0(ap_return_preg[13]),
        .I1(\SRL_SIG_reg[0][15]_1 ),
        .I2(\SRL_SIG_reg[0] [13]),
        .I3(\SRL_SIG_reg[0][0]_1 ),
        .I4(\SRL_SIG_reg[0][0]_2 ),
        .I5(\SRL_SIG_reg[1] [13]),
        .O(D[13]));
  LUT6 #(
    .INIT(64'hB8BBB8B8B888B8B8)) 
    \SRL_SIG[0][14]_i_1 
       (.I0(ap_return_preg[14]),
        .I1(\SRL_SIG_reg[0][15]_1 ),
        .I2(\SRL_SIG_reg[0] [14]),
        .I3(\SRL_SIG_reg[0][0]_1 ),
        .I4(\SRL_SIG_reg[0][0]_2 ),
        .I5(\SRL_SIG_reg[1] [14]),
        .O(D[14]));
  LUT6 #(
    .INIT(64'hB8BBB8B8B888B8B8)) 
    \SRL_SIG[0][15]_i_2 
       (.I0(ap_return_preg[15]),
        .I1(\SRL_SIG_reg[0][15]_1 ),
        .I2(\SRL_SIG_reg[0] [15]),
        .I3(\SRL_SIG_reg[0][0]_1 ),
        .I4(\SRL_SIG_reg[0][0]_2 ),
        .I5(\SRL_SIG_reg[1] [15]),
        .O(D[15]));
  LUT6 #(
    .INIT(64'hB8BBB8B8B888B8B8)) 
    \SRL_SIG[0][1]_i_1 
       (.I0(ap_return_preg[1]),
        .I1(\SRL_SIG_reg[0][15]_1 ),
        .I2(\SRL_SIG_reg[0] [1]),
        .I3(\SRL_SIG_reg[0][0]_1 ),
        .I4(\SRL_SIG_reg[0][0]_2 ),
        .I5(\SRL_SIG_reg[1] [1]),
        .O(D[1]));
  LUT6 #(
    .INIT(64'hB8BBB8B8B888B8B8)) 
    \SRL_SIG[0][2]_i_1 
       (.I0(ap_return_preg[2]),
        .I1(\SRL_SIG_reg[0][15]_1 ),
        .I2(\SRL_SIG_reg[0] [2]),
        .I3(\SRL_SIG_reg[0][0]_1 ),
        .I4(\SRL_SIG_reg[0][0]_2 ),
        .I5(\SRL_SIG_reg[1] [2]),
        .O(D[2]));
  LUT6 #(
    .INIT(64'hB8BBB8B8B888B8B8)) 
    \SRL_SIG[0][3]_i_1 
       (.I0(ap_return_preg[3]),
        .I1(\SRL_SIG_reg[0][15]_1 ),
        .I2(\SRL_SIG_reg[0] [3]),
        .I3(\SRL_SIG_reg[0][0]_1 ),
        .I4(\SRL_SIG_reg[0][0]_2 ),
        .I5(\SRL_SIG_reg[1] [3]),
        .O(D[3]));
  LUT6 #(
    .INIT(64'hB8BBB8B8B888B8B8)) 
    \SRL_SIG[0][4]_i_1 
       (.I0(ap_return_preg[4]),
        .I1(\SRL_SIG_reg[0][15]_1 ),
        .I2(\SRL_SIG_reg[0] [4]),
        .I3(\SRL_SIG_reg[0][0]_1 ),
        .I4(\SRL_SIG_reg[0][0]_2 ),
        .I5(\SRL_SIG_reg[1] [4]),
        .O(D[4]));
  LUT6 #(
    .INIT(64'hB8BBB8B8B888B8B8)) 
    \SRL_SIG[0][5]_i_1 
       (.I0(ap_return_preg[5]),
        .I1(\SRL_SIG_reg[0][15]_1 ),
        .I2(\SRL_SIG_reg[0] [5]),
        .I3(\SRL_SIG_reg[0][0]_1 ),
        .I4(\SRL_SIG_reg[0][0]_2 ),
        .I5(\SRL_SIG_reg[1] [5]),
        .O(D[5]));
  LUT6 #(
    .INIT(64'hB8BBB8B8B888B8B8)) 
    \SRL_SIG[0][6]_i_1 
       (.I0(ap_return_preg[6]),
        .I1(\SRL_SIG_reg[0][15]_1 ),
        .I2(\SRL_SIG_reg[0] [6]),
        .I3(\SRL_SIG_reg[0][0]_1 ),
        .I4(\SRL_SIG_reg[0][0]_2 ),
        .I5(\SRL_SIG_reg[1] [6]),
        .O(D[6]));
  LUT6 #(
    .INIT(64'hB8BBB8B8B888B8B8)) 
    \SRL_SIG[0][7]_i_1 
       (.I0(ap_return_preg[7]),
        .I1(\SRL_SIG_reg[0][15]_1 ),
        .I2(\SRL_SIG_reg[0] [7]),
        .I3(\SRL_SIG_reg[0][0]_1 ),
        .I4(\SRL_SIG_reg[0][0]_2 ),
        .I5(\SRL_SIG_reg[1] [7]),
        .O(D[7]));
  LUT6 #(
    .INIT(64'hB8BBB8B8B888B8B8)) 
    \SRL_SIG[0][8]_i_1 
       (.I0(ap_return_preg[8]),
        .I1(\SRL_SIG_reg[0][15]_1 ),
        .I2(\SRL_SIG_reg[0] [8]),
        .I3(\SRL_SIG_reg[0][0]_1 ),
        .I4(\SRL_SIG_reg[0][0]_2 ),
        .I5(\SRL_SIG_reg[1] [8]),
        .O(D[8]));
  LUT6 #(
    .INIT(64'hB8BBB8B8B888B8B8)) 
    \SRL_SIG[0][9]_i_1 
       (.I0(ap_return_preg[9]),
        .I1(\SRL_SIG_reg[0][15]_1 ),
        .I2(\SRL_SIG_reg[0] [9]),
        .I3(\SRL_SIG_reg[0][0]_1 ),
        .I4(\SRL_SIG_reg[0][0]_2 ),
        .I5(\SRL_SIG_reg[1] [9]),
        .O(D[9]));
  FDRE \SRL_SIG_reg[0][0] 
       (.C(ap_clk),
        .CE(shiftReg_ce),
        .D(\SRL_SIG_reg[0][15]_2 [0]),
        .Q(\SRL_SIG_reg[0] [0]),
        .R(1'b0));
  FDRE \SRL_SIG_reg[0][10] 
       (.C(ap_clk),
        .CE(shiftReg_ce),
        .D(\SRL_SIG_reg[0][15]_2 [10]),
        .Q(\SRL_SIG_reg[0] [10]),
        .R(1'b0));
  FDRE \SRL_SIG_reg[0][11] 
       (.C(ap_clk),
        .CE(shiftReg_ce),
        .D(\SRL_SIG_reg[0][15]_2 [11]),
        .Q(\SRL_SIG_reg[0] [11]),
        .R(1'b0));
  FDRE \SRL_SIG_reg[0][12] 
       (.C(ap_clk),
        .CE(shiftReg_ce),
        .D(\SRL_SIG_reg[0][15]_2 [12]),
        .Q(\SRL_SIG_reg[0] [12]),
        .R(1'b0));
  FDRE \SRL_SIG_reg[0][13] 
       (.C(ap_clk),
        .CE(shiftReg_ce),
        .D(\SRL_SIG_reg[0][15]_2 [13]),
        .Q(\SRL_SIG_reg[0] [13]),
        .R(1'b0));
  FDRE \SRL_SIG_reg[0][14] 
       (.C(ap_clk),
        .CE(shiftReg_ce),
        .D(\SRL_SIG_reg[0][15]_2 [14]),
        .Q(\SRL_SIG_reg[0] [14]),
        .R(1'b0));
  FDRE \SRL_SIG_reg[0][15] 
       (.C(ap_clk),
        .CE(shiftReg_ce),
        .D(\SRL_SIG_reg[0][15]_2 [15]),
        .Q(\SRL_SIG_reg[0] [15]),
        .R(1'b0));
  FDRE \SRL_SIG_reg[0][1] 
       (.C(ap_clk),
        .CE(shiftReg_ce),
        .D(\SRL_SIG_reg[0][15]_2 [1]),
        .Q(\SRL_SIG_reg[0] [1]),
        .R(1'b0));
  FDRE \SRL_SIG_reg[0][2] 
       (.C(ap_clk),
        .CE(shiftReg_ce),
        .D(\SRL_SIG_reg[0][15]_2 [2]),
        .Q(\SRL_SIG_reg[0] [2]),
        .R(1'b0));
  FDRE \SRL_SIG_reg[0][3] 
       (.C(ap_clk),
        .CE(shiftReg_ce),
        .D(\SRL_SIG_reg[0][15]_2 [3]),
        .Q(\SRL_SIG_reg[0] [3]),
        .R(1'b0));
  FDRE \SRL_SIG_reg[0][4] 
       (.C(ap_clk),
        .CE(shiftReg_ce),
        .D(\SRL_SIG_reg[0][15]_2 [4]),
        .Q(\SRL_SIG_reg[0] [4]),
        .R(1'b0));
  FDRE \SRL_SIG_reg[0][5] 
       (.C(ap_clk),
        .CE(shiftReg_ce),
        .D(\SRL_SIG_reg[0][15]_2 [5]),
        .Q(\SRL_SIG_reg[0] [5]),
        .R(1'b0));
  FDRE \SRL_SIG_reg[0][6] 
       (.C(ap_clk),
        .CE(shiftReg_ce),
        .D(\SRL_SIG_reg[0][15]_2 [6]),
        .Q(\SRL_SIG_reg[0] [6]),
        .R(1'b0));
  FDRE \SRL_SIG_reg[0][7] 
       (.C(ap_clk),
        .CE(shiftReg_ce),
        .D(\SRL_SIG_reg[0][15]_2 [7]),
        .Q(\SRL_SIG_reg[0] [7]),
        .R(1'b0));
  FDRE \SRL_SIG_reg[0][8] 
       (.C(ap_clk),
        .CE(shiftReg_ce),
        .D(\SRL_SIG_reg[0][15]_2 [8]),
        .Q(\SRL_SIG_reg[0] [8]),
        .R(1'b0));
  FDRE \SRL_SIG_reg[0][9] 
       (.C(ap_clk),
        .CE(shiftReg_ce),
        .D(\SRL_SIG_reg[0][15]_2 [9]),
        .Q(\SRL_SIG_reg[0] [9]),
        .R(1'b0));
  FDRE \SRL_SIG_reg[1][0] 
       (.C(ap_clk),
        .CE(shiftReg_ce),
        .D(\SRL_SIG_reg[0] [0]),
        .Q(\SRL_SIG_reg[1] [0]),
        .R(1'b0));
  FDRE \SRL_SIG_reg[1][10] 
       (.C(ap_clk),
        .CE(shiftReg_ce),
        .D(\SRL_SIG_reg[0] [10]),
        .Q(\SRL_SIG_reg[1] [10]),
        .R(1'b0));
  FDRE \SRL_SIG_reg[1][11] 
       (.C(ap_clk),
        .CE(shiftReg_ce),
        .D(\SRL_SIG_reg[0] [11]),
        .Q(\SRL_SIG_reg[1] [11]),
        .R(1'b0));
  FDRE \SRL_SIG_reg[1][12] 
       (.C(ap_clk),
        .CE(shiftReg_ce),
        .D(\SRL_SIG_reg[0] [12]),
        .Q(\SRL_SIG_reg[1] [12]),
        .R(1'b0));
  FDRE \SRL_SIG_reg[1][13] 
       (.C(ap_clk),
        .CE(shiftReg_ce),
        .D(\SRL_SIG_reg[0] [13]),
        .Q(\SRL_SIG_reg[1] [13]),
        .R(1'b0));
  FDRE \SRL_SIG_reg[1][14] 
       (.C(ap_clk),
        .CE(shiftReg_ce),
        .D(\SRL_SIG_reg[0] [14]),
        .Q(\SRL_SIG_reg[1] [14]),
        .R(1'b0));
  FDRE \SRL_SIG_reg[1][15] 
       (.C(ap_clk),
        .CE(shiftReg_ce),
        .D(\SRL_SIG_reg[0] [15]),
        .Q(\SRL_SIG_reg[1] [15]),
        .R(1'b0));
  FDRE \SRL_SIG_reg[1][1] 
       (.C(ap_clk),
        .CE(shiftReg_ce),
        .D(\SRL_SIG_reg[0] [1]),
        .Q(\SRL_SIG_reg[1] [1]),
        .R(1'b0));
  FDRE \SRL_SIG_reg[1][2] 
       (.C(ap_clk),
        .CE(shiftReg_ce),
        .D(\SRL_SIG_reg[0] [2]),
        .Q(\SRL_SIG_reg[1] [2]),
        .R(1'b0));
  FDRE \SRL_SIG_reg[1][3] 
       (.C(ap_clk),
        .CE(shiftReg_ce),
        .D(\SRL_SIG_reg[0] [3]),
        .Q(\SRL_SIG_reg[1] [3]),
        .R(1'b0));
  FDRE \SRL_SIG_reg[1][4] 
       (.C(ap_clk),
        .CE(shiftReg_ce),
        .D(\SRL_SIG_reg[0] [4]),
        .Q(\SRL_SIG_reg[1] [4]),
        .R(1'b0));
  FDRE \SRL_SIG_reg[1][5] 
       (.C(ap_clk),
        .CE(shiftReg_ce),
        .D(\SRL_SIG_reg[0] [5]),
        .Q(\SRL_SIG_reg[1] [5]),
        .R(1'b0));
  FDRE \SRL_SIG_reg[1][6] 
       (.C(ap_clk),
        .CE(shiftReg_ce),
        .D(\SRL_SIG_reg[0] [6]),
        .Q(\SRL_SIG_reg[1] [6]),
        .R(1'b0));
  FDRE \SRL_SIG_reg[1][7] 
       (.C(ap_clk),
        .CE(shiftReg_ce),
        .D(\SRL_SIG_reg[0] [7]),
        .Q(\SRL_SIG_reg[1] [7]),
        .R(1'b0));
  FDRE \SRL_SIG_reg[1][8] 
       (.C(ap_clk),
        .CE(shiftReg_ce),
        .D(\SRL_SIG_reg[0] [8]),
        .Q(\SRL_SIG_reg[1] [8]),
        .R(1'b0));
  FDRE \SRL_SIG_reg[1][9] 
       (.C(ap_clk),
        .CE(shiftReg_ce),
        .D(\SRL_SIG_reg[0] [9]),
        .Q(\SRL_SIG_reg[1] [9]),
        .R(1'b0));
  LUT4 #(
    .INIT(16'hBA8A)) 
    \ap_return_preg[0]_i_1 
       (.I0(\SRL_SIG_reg[0] [0]),
        .I1(\SRL_SIG_reg[0][0]_1 ),
        .I2(\SRL_SIG_reg[0][0]_2 ),
        .I3(\SRL_SIG_reg[1] [0]),
        .O(\SRL_SIG_reg[0][0]_0 ));
  LUT4 #(
    .INIT(16'hBA8A)) 
    \ap_return_preg[10]_i_1 
       (.I0(\SRL_SIG_reg[0] [10]),
        .I1(\SRL_SIG_reg[0][0]_1 ),
        .I2(\SRL_SIG_reg[0][0]_2 ),
        .I3(\SRL_SIG_reg[1] [10]),
        .O(\SRL_SIG_reg[0][10]_0 ));
  LUT4 #(
    .INIT(16'hBA8A)) 
    \ap_return_preg[11]_i_1 
       (.I0(\SRL_SIG_reg[0] [11]),
        .I1(\SRL_SIG_reg[0][0]_1 ),
        .I2(\SRL_SIG_reg[0][0]_2 ),
        .I3(\SRL_SIG_reg[1] [11]),
        .O(\SRL_SIG_reg[0][11]_0 ));
  LUT4 #(
    .INIT(16'hBA8A)) 
    \ap_return_preg[12]_i_1 
       (.I0(\SRL_SIG_reg[0] [12]),
        .I1(\SRL_SIG_reg[0][0]_1 ),
        .I2(\SRL_SIG_reg[0][0]_2 ),
        .I3(\SRL_SIG_reg[1] [12]),
        .O(\SRL_SIG_reg[0][12]_0 ));
  LUT4 #(
    .INIT(16'hBA8A)) 
    \ap_return_preg[13]_i_1 
       (.I0(\SRL_SIG_reg[0] [13]),
        .I1(\SRL_SIG_reg[0][0]_1 ),
        .I2(\SRL_SIG_reg[0][0]_2 ),
        .I3(\SRL_SIG_reg[1] [13]),
        .O(\SRL_SIG_reg[0][13]_0 ));
  LUT4 #(
    .INIT(16'hBA8A)) 
    \ap_return_preg[14]_i_1 
       (.I0(\SRL_SIG_reg[0] [14]),
        .I1(\SRL_SIG_reg[0][0]_1 ),
        .I2(\SRL_SIG_reg[0][0]_2 ),
        .I3(\SRL_SIG_reg[1] [14]),
        .O(\SRL_SIG_reg[0][14]_0 ));
  LUT4 #(
    .INIT(16'hBA8A)) 
    \ap_return_preg[15]_i_2 
       (.I0(\SRL_SIG_reg[0] [15]),
        .I1(\SRL_SIG_reg[0][0]_1 ),
        .I2(\SRL_SIG_reg[0][0]_2 ),
        .I3(\SRL_SIG_reg[1] [15]),
        .O(\SRL_SIG_reg[0][15]_0 ));
  LUT4 #(
    .INIT(16'hBA8A)) 
    \ap_return_preg[1]_i_1 
       (.I0(\SRL_SIG_reg[0] [1]),
        .I1(\SRL_SIG_reg[0][0]_1 ),
        .I2(\SRL_SIG_reg[0][0]_2 ),
        .I3(\SRL_SIG_reg[1] [1]),
        .O(\SRL_SIG_reg[0][1]_0 ));
  LUT4 #(
    .INIT(16'hBA8A)) 
    \ap_return_preg[2]_i_1 
       (.I0(\SRL_SIG_reg[0] [2]),
        .I1(\SRL_SIG_reg[0][0]_1 ),
        .I2(\SRL_SIG_reg[0][0]_2 ),
        .I3(\SRL_SIG_reg[1] [2]),
        .O(\SRL_SIG_reg[0][2]_0 ));
  LUT4 #(
    .INIT(16'hBA8A)) 
    \ap_return_preg[3]_i_1 
       (.I0(\SRL_SIG_reg[0] [3]),
        .I1(\SRL_SIG_reg[0][0]_1 ),
        .I2(\SRL_SIG_reg[0][0]_2 ),
        .I3(\SRL_SIG_reg[1] [3]),
        .O(\SRL_SIG_reg[0][3]_0 ));
  LUT4 #(
    .INIT(16'hBA8A)) 
    \ap_return_preg[4]_i_1 
       (.I0(\SRL_SIG_reg[0] [4]),
        .I1(\SRL_SIG_reg[0][0]_1 ),
        .I2(\SRL_SIG_reg[0][0]_2 ),
        .I3(\SRL_SIG_reg[1] [4]),
        .O(\SRL_SIG_reg[0][4]_0 ));
  LUT4 #(
    .INIT(16'hBA8A)) 
    \ap_return_preg[5]_i_1 
       (.I0(\SRL_SIG_reg[0] [5]),
        .I1(\SRL_SIG_reg[0][0]_1 ),
        .I2(\SRL_SIG_reg[0][0]_2 ),
        .I3(\SRL_SIG_reg[1] [5]),
        .O(\SRL_SIG_reg[0][5]_0 ));
  LUT4 #(
    .INIT(16'hBA8A)) 
    \ap_return_preg[6]_i_1 
       (.I0(\SRL_SIG_reg[0] [6]),
        .I1(\SRL_SIG_reg[0][0]_1 ),
        .I2(\SRL_SIG_reg[0][0]_2 ),
        .I3(\SRL_SIG_reg[1] [6]),
        .O(\SRL_SIG_reg[0][6]_0 ));
  LUT4 #(
    .INIT(16'hBA8A)) 
    \ap_return_preg[7]_i_1 
       (.I0(\SRL_SIG_reg[0] [7]),
        .I1(\SRL_SIG_reg[0][0]_1 ),
        .I2(\SRL_SIG_reg[0][0]_2 ),
        .I3(\SRL_SIG_reg[1] [7]),
        .O(\SRL_SIG_reg[0][7]_0 ));
  LUT4 #(
    .INIT(16'hBA8A)) 
    \ap_return_preg[8]_i_1 
       (.I0(\SRL_SIG_reg[0] [8]),
        .I1(\SRL_SIG_reg[0][0]_1 ),
        .I2(\SRL_SIG_reg[0][0]_2 ),
        .I3(\SRL_SIG_reg[1] [8]),
        .O(\SRL_SIG_reg[0][8]_0 ));
  LUT4 #(
    .INIT(16'hBA8A)) 
    \ap_return_preg[9]_i_1 
       (.I0(\SRL_SIG_reg[0] [9]),
        .I1(\SRL_SIG_reg[0][0]_1 ),
        .I2(\SRL_SIG_reg[0][0]_2 ),
        .I3(\SRL_SIG_reg[1] [9]),
        .O(\SRL_SIG_reg[0][9]_0 ));
endmodule

(* ORIG_REF_NAME = "fifo_w16_d2_A_shiftReg" *) 
module decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_fifo_w16_d2_A_shiftReg_6
   (E,
    extLd_loc_channel,
    Block_proc_U0_ap_continue,
    ap_done_reg,
    Block_proc_U0_ap_start,
    mul_ln700_62_reg_943_reg,
    mul_ln700_62_reg_943_reg_0,
    D,
    ap_clk);
  output [0:0]E;
  output [15:0]extLd_loc_channel;
  input Block_proc_U0_ap_continue;
  input ap_done_reg;
  input Block_proc_U0_ap_start;
  input mul_ln700_62_reg_943_reg;
  input mul_ln700_62_reg_943_reg_0;
  input [15:0]D;
  input ap_clk;

  wire Block_proc_U0_ap_continue;
  wire Block_proc_U0_ap_start;
  wire [15:0]D;
  wire [0:0]E;
  wire \SRL_SIG_reg_n_0_[0][0] ;
  wire \SRL_SIG_reg_n_0_[0][10] ;
  wire \SRL_SIG_reg_n_0_[0][11] ;
  wire \SRL_SIG_reg_n_0_[0][12] ;
  wire \SRL_SIG_reg_n_0_[0][13] ;
  wire \SRL_SIG_reg_n_0_[0][14] ;
  wire \SRL_SIG_reg_n_0_[0][15] ;
  wire \SRL_SIG_reg_n_0_[0][1] ;
  wire \SRL_SIG_reg_n_0_[0][2] ;
  wire \SRL_SIG_reg_n_0_[0][3] ;
  wire \SRL_SIG_reg_n_0_[0][4] ;
  wire \SRL_SIG_reg_n_0_[0][5] ;
  wire \SRL_SIG_reg_n_0_[0][6] ;
  wire \SRL_SIG_reg_n_0_[0][7] ;
  wire \SRL_SIG_reg_n_0_[0][8] ;
  wire \SRL_SIG_reg_n_0_[0][9] ;
  wire \SRL_SIG_reg_n_0_[1][0] ;
  wire \SRL_SIG_reg_n_0_[1][10] ;
  wire \SRL_SIG_reg_n_0_[1][11] ;
  wire \SRL_SIG_reg_n_0_[1][12] ;
  wire \SRL_SIG_reg_n_0_[1][13] ;
  wire \SRL_SIG_reg_n_0_[1][14] ;
  wire \SRL_SIG_reg_n_0_[1][15] ;
  wire \SRL_SIG_reg_n_0_[1][1] ;
  wire \SRL_SIG_reg_n_0_[1][2] ;
  wire \SRL_SIG_reg_n_0_[1][3] ;
  wire \SRL_SIG_reg_n_0_[1][4] ;
  wire \SRL_SIG_reg_n_0_[1][5] ;
  wire \SRL_SIG_reg_n_0_[1][6] ;
  wire \SRL_SIG_reg_n_0_[1][7] ;
  wire \SRL_SIG_reg_n_0_[1][8] ;
  wire \SRL_SIG_reg_n_0_[1][9] ;
  wire ap_clk;
  wire ap_done_reg;
  wire [15:0]extLd_loc_channel;
  wire mul_ln700_62_reg_943_reg;
  wire mul_ln700_62_reg_943_reg_0;

  LUT3 #(
    .INIT(8'hA8)) 
    \SRL_SIG[0][15]_i_1__1 
       (.I0(Block_proc_U0_ap_continue),
        .I1(ap_done_reg),
        .I2(Block_proc_U0_ap_start),
        .O(E));
  FDRE \SRL_SIG_reg[0][0] 
       (.C(ap_clk),
        .CE(E),
        .D(D[0]),
        .Q(\SRL_SIG_reg_n_0_[0][0] ),
        .R(1'b0));
  FDRE \SRL_SIG_reg[0][10] 
       (.C(ap_clk),
        .CE(E),
        .D(D[10]),
        .Q(\SRL_SIG_reg_n_0_[0][10] ),
        .R(1'b0));
  FDRE \SRL_SIG_reg[0][11] 
       (.C(ap_clk),
        .CE(E),
        .D(D[11]),
        .Q(\SRL_SIG_reg_n_0_[0][11] ),
        .R(1'b0));
  FDRE \SRL_SIG_reg[0][12] 
       (.C(ap_clk),
        .CE(E),
        .D(D[12]),
        .Q(\SRL_SIG_reg_n_0_[0][12] ),
        .R(1'b0));
  FDRE \SRL_SIG_reg[0][13] 
       (.C(ap_clk),
        .CE(E),
        .D(D[13]),
        .Q(\SRL_SIG_reg_n_0_[0][13] ),
        .R(1'b0));
  FDRE \SRL_SIG_reg[0][14] 
       (.C(ap_clk),
        .CE(E),
        .D(D[14]),
        .Q(\SRL_SIG_reg_n_0_[0][14] ),
        .R(1'b0));
  FDRE \SRL_SIG_reg[0][15] 
       (.C(ap_clk),
        .CE(E),
        .D(D[15]),
        .Q(\SRL_SIG_reg_n_0_[0][15] ),
        .R(1'b0));
  FDRE \SRL_SIG_reg[0][1] 
       (.C(ap_clk),
        .CE(E),
        .D(D[1]),
        .Q(\SRL_SIG_reg_n_0_[0][1] ),
        .R(1'b0));
  FDRE \SRL_SIG_reg[0][2] 
       (.C(ap_clk),
        .CE(E),
        .D(D[2]),
        .Q(\SRL_SIG_reg_n_0_[0][2] ),
        .R(1'b0));
  FDRE \SRL_SIG_reg[0][3] 
       (.C(ap_clk),
        .CE(E),
        .D(D[3]),
        .Q(\SRL_SIG_reg_n_0_[0][3] ),
        .R(1'b0));
  FDRE \SRL_SIG_reg[0][4] 
       (.C(ap_clk),
        .CE(E),
        .D(D[4]),
        .Q(\SRL_SIG_reg_n_0_[0][4] ),
        .R(1'b0));
  FDRE \SRL_SIG_reg[0][5] 
       (.C(ap_clk),
        .CE(E),
        .D(D[5]),
        .Q(\SRL_SIG_reg_n_0_[0][5] ),
        .R(1'b0));
  FDRE \SRL_SIG_reg[0][6] 
       (.C(ap_clk),
        .CE(E),
        .D(D[6]),
        .Q(\SRL_SIG_reg_n_0_[0][6] ),
        .R(1'b0));
  FDRE \SRL_SIG_reg[0][7] 
       (.C(ap_clk),
        .CE(E),
        .D(D[7]),
        .Q(\SRL_SIG_reg_n_0_[0][7] ),
        .R(1'b0));
  FDRE \SRL_SIG_reg[0][8] 
       (.C(ap_clk),
        .CE(E),
        .D(D[8]),
        .Q(\SRL_SIG_reg_n_0_[0][8] ),
        .R(1'b0));
  FDRE \SRL_SIG_reg[0][9] 
       (.C(ap_clk),
        .CE(E),
        .D(D[9]),
        .Q(\SRL_SIG_reg_n_0_[0][9] ),
        .R(1'b0));
  FDRE \SRL_SIG_reg[1][0] 
       (.C(ap_clk),
        .CE(E),
        .D(\SRL_SIG_reg_n_0_[0][0] ),
        .Q(\SRL_SIG_reg_n_0_[1][0] ),
        .R(1'b0));
  FDRE \SRL_SIG_reg[1][10] 
       (.C(ap_clk),
        .CE(E),
        .D(\SRL_SIG_reg_n_0_[0][10] ),
        .Q(\SRL_SIG_reg_n_0_[1][10] ),
        .R(1'b0));
  FDRE \SRL_SIG_reg[1][11] 
       (.C(ap_clk),
        .CE(E),
        .D(\SRL_SIG_reg_n_0_[0][11] ),
        .Q(\SRL_SIG_reg_n_0_[1][11] ),
        .R(1'b0));
  FDRE \SRL_SIG_reg[1][12] 
       (.C(ap_clk),
        .CE(E),
        .D(\SRL_SIG_reg_n_0_[0][12] ),
        .Q(\SRL_SIG_reg_n_0_[1][12] ),
        .R(1'b0));
  FDRE \SRL_SIG_reg[1][13] 
       (.C(ap_clk),
        .CE(E),
        .D(\SRL_SIG_reg_n_0_[0][13] ),
        .Q(\SRL_SIG_reg_n_0_[1][13] ),
        .R(1'b0));
  FDRE \SRL_SIG_reg[1][14] 
       (.C(ap_clk),
        .CE(E),
        .D(\SRL_SIG_reg_n_0_[0][14] ),
        .Q(\SRL_SIG_reg_n_0_[1][14] ),
        .R(1'b0));
  FDRE \SRL_SIG_reg[1][15] 
       (.C(ap_clk),
        .CE(E),
        .D(\SRL_SIG_reg_n_0_[0][15] ),
        .Q(\SRL_SIG_reg_n_0_[1][15] ),
        .R(1'b0));
  FDRE \SRL_SIG_reg[1][1] 
       (.C(ap_clk),
        .CE(E),
        .D(\SRL_SIG_reg_n_0_[0][1] ),
        .Q(\SRL_SIG_reg_n_0_[1][1] ),
        .R(1'b0));
  FDRE \SRL_SIG_reg[1][2] 
       (.C(ap_clk),
        .CE(E),
        .D(\SRL_SIG_reg_n_0_[0][2] ),
        .Q(\SRL_SIG_reg_n_0_[1][2] ),
        .R(1'b0));
  FDRE \SRL_SIG_reg[1][3] 
       (.C(ap_clk),
        .CE(E),
        .D(\SRL_SIG_reg_n_0_[0][3] ),
        .Q(\SRL_SIG_reg_n_0_[1][3] ),
        .R(1'b0));
  FDRE \SRL_SIG_reg[1][4] 
       (.C(ap_clk),
        .CE(E),
        .D(\SRL_SIG_reg_n_0_[0][4] ),
        .Q(\SRL_SIG_reg_n_0_[1][4] ),
        .R(1'b0));
  FDRE \SRL_SIG_reg[1][5] 
       (.C(ap_clk),
        .CE(E),
        .D(\SRL_SIG_reg_n_0_[0][5] ),
        .Q(\SRL_SIG_reg_n_0_[1][5] ),
        .R(1'b0));
  FDRE \SRL_SIG_reg[1][6] 
       (.C(ap_clk),
        .CE(E),
        .D(\SRL_SIG_reg_n_0_[0][6] ),
        .Q(\SRL_SIG_reg_n_0_[1][6] ),
        .R(1'b0));
  FDRE \SRL_SIG_reg[1][7] 
       (.C(ap_clk),
        .CE(E),
        .D(\SRL_SIG_reg_n_0_[0][7] ),
        .Q(\SRL_SIG_reg_n_0_[1][7] ),
        .R(1'b0));
  FDRE \SRL_SIG_reg[1][8] 
       (.C(ap_clk),
        .CE(E),
        .D(\SRL_SIG_reg_n_0_[0][8] ),
        .Q(\SRL_SIG_reg_n_0_[1][8] ),
        .R(1'b0));
  FDRE \SRL_SIG_reg[1][9] 
       (.C(ap_clk),
        .CE(E),
        .D(\SRL_SIG_reg_n_0_[0][9] ),
        .Q(\SRL_SIG_reg_n_0_[1][9] ),
        .R(1'b0));
  LUT4 #(
    .INIT(16'hBA8A)) 
    \shift_reg_V_0[0]_i_1 
       (.I0(\SRL_SIG_reg_n_0_[0][0] ),
        .I1(mul_ln700_62_reg_943_reg),
        .I2(mul_ln700_62_reg_943_reg_0),
        .I3(\SRL_SIG_reg_n_0_[1][0] ),
        .O(extLd_loc_channel[0]));
  LUT4 #(
    .INIT(16'hBA8A)) 
    \shift_reg_V_0[10]_i_1 
       (.I0(\SRL_SIG_reg_n_0_[0][10] ),
        .I1(mul_ln700_62_reg_943_reg),
        .I2(mul_ln700_62_reg_943_reg_0),
        .I3(\SRL_SIG_reg_n_0_[1][10] ),
        .O(extLd_loc_channel[10]));
  LUT4 #(
    .INIT(16'hBA8A)) 
    \shift_reg_V_0[11]_i_1 
       (.I0(\SRL_SIG_reg_n_0_[0][11] ),
        .I1(mul_ln700_62_reg_943_reg),
        .I2(mul_ln700_62_reg_943_reg_0),
        .I3(\SRL_SIG_reg_n_0_[1][11] ),
        .O(extLd_loc_channel[11]));
  LUT4 #(
    .INIT(16'hBA8A)) 
    \shift_reg_V_0[12]_i_1 
       (.I0(\SRL_SIG_reg_n_0_[0][12] ),
        .I1(mul_ln700_62_reg_943_reg),
        .I2(mul_ln700_62_reg_943_reg_0),
        .I3(\SRL_SIG_reg_n_0_[1][12] ),
        .O(extLd_loc_channel[12]));
  LUT4 #(
    .INIT(16'hBA8A)) 
    \shift_reg_V_0[13]_i_1 
       (.I0(\SRL_SIG_reg_n_0_[0][13] ),
        .I1(mul_ln700_62_reg_943_reg),
        .I2(mul_ln700_62_reg_943_reg_0),
        .I3(\SRL_SIG_reg_n_0_[1][13] ),
        .O(extLd_loc_channel[13]));
  LUT4 #(
    .INIT(16'hBA8A)) 
    \shift_reg_V_0[14]_i_1 
       (.I0(\SRL_SIG_reg_n_0_[0][14] ),
        .I1(mul_ln700_62_reg_943_reg),
        .I2(mul_ln700_62_reg_943_reg_0),
        .I3(\SRL_SIG_reg_n_0_[1][14] ),
        .O(extLd_loc_channel[14]));
  LUT4 #(
    .INIT(16'hBA8A)) 
    \shift_reg_V_0[15]_i_1 
       (.I0(\SRL_SIG_reg_n_0_[0][15] ),
        .I1(mul_ln700_62_reg_943_reg),
        .I2(mul_ln700_62_reg_943_reg_0),
        .I3(\SRL_SIG_reg_n_0_[1][15] ),
        .O(extLd_loc_channel[15]));
  LUT4 #(
    .INIT(16'hBA8A)) 
    \shift_reg_V_0[1]_i_1 
       (.I0(\SRL_SIG_reg_n_0_[0][1] ),
        .I1(mul_ln700_62_reg_943_reg),
        .I2(mul_ln700_62_reg_943_reg_0),
        .I3(\SRL_SIG_reg_n_0_[1][1] ),
        .O(extLd_loc_channel[1]));
  LUT4 #(
    .INIT(16'hBA8A)) 
    \shift_reg_V_0[2]_i_1 
       (.I0(\SRL_SIG_reg_n_0_[0][2] ),
        .I1(mul_ln700_62_reg_943_reg),
        .I2(mul_ln700_62_reg_943_reg_0),
        .I3(\SRL_SIG_reg_n_0_[1][2] ),
        .O(extLd_loc_channel[2]));
  LUT4 #(
    .INIT(16'hBA8A)) 
    \shift_reg_V_0[3]_i_1 
       (.I0(\SRL_SIG_reg_n_0_[0][3] ),
        .I1(mul_ln700_62_reg_943_reg),
        .I2(mul_ln700_62_reg_943_reg_0),
        .I3(\SRL_SIG_reg_n_0_[1][3] ),
        .O(extLd_loc_channel[3]));
  LUT4 #(
    .INIT(16'hBA8A)) 
    \shift_reg_V_0[4]_i_1 
       (.I0(\SRL_SIG_reg_n_0_[0][4] ),
        .I1(mul_ln700_62_reg_943_reg),
        .I2(mul_ln700_62_reg_943_reg_0),
        .I3(\SRL_SIG_reg_n_0_[1][4] ),
        .O(extLd_loc_channel[4]));
  LUT4 #(
    .INIT(16'hBA8A)) 
    \shift_reg_V_0[5]_i_1 
       (.I0(\SRL_SIG_reg_n_0_[0][5] ),
        .I1(mul_ln700_62_reg_943_reg),
        .I2(mul_ln700_62_reg_943_reg_0),
        .I3(\SRL_SIG_reg_n_0_[1][5] ),
        .O(extLd_loc_channel[5]));
  LUT4 #(
    .INIT(16'hBA8A)) 
    \shift_reg_V_0[6]_i_1 
       (.I0(\SRL_SIG_reg_n_0_[0][6] ),
        .I1(mul_ln700_62_reg_943_reg),
        .I2(mul_ln700_62_reg_943_reg_0),
        .I3(\SRL_SIG_reg_n_0_[1][6] ),
        .O(extLd_loc_channel[6]));
  LUT4 #(
    .INIT(16'hBA8A)) 
    \shift_reg_V_0[7]_i_1 
       (.I0(\SRL_SIG_reg_n_0_[0][7] ),
        .I1(mul_ln700_62_reg_943_reg),
        .I2(mul_ln700_62_reg_943_reg_0),
        .I3(\SRL_SIG_reg_n_0_[1][7] ),
        .O(extLd_loc_channel[7]));
  LUT4 #(
    .INIT(16'hBA8A)) 
    \shift_reg_V_0[8]_i_1 
       (.I0(\SRL_SIG_reg_n_0_[0][8] ),
        .I1(mul_ln700_62_reg_943_reg),
        .I2(mul_ln700_62_reg_943_reg_0),
        .I3(\SRL_SIG_reg_n_0_[1][8] ),
        .O(extLd_loc_channel[8]));
  LUT4 #(
    .INIT(16'hBA8A)) 
    \shift_reg_V_0[9]_i_1 
       (.I0(\SRL_SIG_reg_n_0_[0][9] ),
        .I1(mul_ln700_62_reg_943_reg),
        .I2(mul_ln700_62_reg_943_reg_0),
        .I3(\SRL_SIG_reg_n_0_[1][9] ),
        .O(extLd_loc_channel[9]));
endmodule

(* ORIG_REF_NAME = "fifo_w16_d2_A_shiftReg" *) 
module decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_fifo_w16_d2_A_shiftReg_7
   (E,
    extLd4_loc_channel,
    Block_proc33_U0_ap_continue,
    ap_done_reg,
    Block_proc33_U0_ap_start,
    mul_ln700_31_reg_943_reg,
    mul_ln700_31_reg_943_reg_0,
    D,
    ap_clk);
  output [0:0]E;
  output [15:0]extLd4_loc_channel;
  input Block_proc33_U0_ap_continue;
  input ap_done_reg;
  input Block_proc33_U0_ap_start;
  input mul_ln700_31_reg_943_reg;
  input mul_ln700_31_reg_943_reg_0;
  input [15:0]D;
  input ap_clk;

  wire Block_proc33_U0_ap_continue;
  wire Block_proc33_U0_ap_start;
  wire [15:0]D;
  wire [0:0]E;
  wire \SRL_SIG_reg_n_0_[0][0] ;
  wire \SRL_SIG_reg_n_0_[0][10] ;
  wire \SRL_SIG_reg_n_0_[0][11] ;
  wire \SRL_SIG_reg_n_0_[0][12] ;
  wire \SRL_SIG_reg_n_0_[0][13] ;
  wire \SRL_SIG_reg_n_0_[0][14] ;
  wire \SRL_SIG_reg_n_0_[0][15] ;
  wire \SRL_SIG_reg_n_0_[0][1] ;
  wire \SRL_SIG_reg_n_0_[0][2] ;
  wire \SRL_SIG_reg_n_0_[0][3] ;
  wire \SRL_SIG_reg_n_0_[0][4] ;
  wire \SRL_SIG_reg_n_0_[0][5] ;
  wire \SRL_SIG_reg_n_0_[0][6] ;
  wire \SRL_SIG_reg_n_0_[0][7] ;
  wire \SRL_SIG_reg_n_0_[0][8] ;
  wire \SRL_SIG_reg_n_0_[0][9] ;
  wire \SRL_SIG_reg_n_0_[1][0] ;
  wire \SRL_SIG_reg_n_0_[1][10] ;
  wire \SRL_SIG_reg_n_0_[1][11] ;
  wire \SRL_SIG_reg_n_0_[1][12] ;
  wire \SRL_SIG_reg_n_0_[1][13] ;
  wire \SRL_SIG_reg_n_0_[1][14] ;
  wire \SRL_SIG_reg_n_0_[1][15] ;
  wire \SRL_SIG_reg_n_0_[1][1] ;
  wire \SRL_SIG_reg_n_0_[1][2] ;
  wire \SRL_SIG_reg_n_0_[1][3] ;
  wire \SRL_SIG_reg_n_0_[1][4] ;
  wire \SRL_SIG_reg_n_0_[1][5] ;
  wire \SRL_SIG_reg_n_0_[1][6] ;
  wire \SRL_SIG_reg_n_0_[1][7] ;
  wire \SRL_SIG_reg_n_0_[1][8] ;
  wire \SRL_SIG_reg_n_0_[1][9] ;
  wire ap_clk;
  wire ap_done_reg;
  wire [15:0]extLd4_loc_channel;
  wire mul_ln700_31_reg_943_reg;
  wire mul_ln700_31_reg_943_reg_0;

  LUT3 #(
    .INIT(8'hA8)) 
    \SRL_SIG[0][15]_i_1__2 
       (.I0(Block_proc33_U0_ap_continue),
        .I1(ap_done_reg),
        .I2(Block_proc33_U0_ap_start),
        .O(E));
  FDRE \SRL_SIG_reg[0][0] 
       (.C(ap_clk),
        .CE(E),
        .D(D[0]),
        .Q(\SRL_SIG_reg_n_0_[0][0] ),
        .R(1'b0));
  FDRE \SRL_SIG_reg[0][10] 
       (.C(ap_clk),
        .CE(E),
        .D(D[10]),
        .Q(\SRL_SIG_reg_n_0_[0][10] ),
        .R(1'b0));
  FDRE \SRL_SIG_reg[0][11] 
       (.C(ap_clk),
        .CE(E),
        .D(D[11]),
        .Q(\SRL_SIG_reg_n_0_[0][11] ),
        .R(1'b0));
  FDRE \SRL_SIG_reg[0][12] 
       (.C(ap_clk),
        .CE(E),
        .D(D[12]),
        .Q(\SRL_SIG_reg_n_0_[0][12] ),
        .R(1'b0));
  FDRE \SRL_SIG_reg[0][13] 
       (.C(ap_clk),
        .CE(E),
        .D(D[13]),
        .Q(\SRL_SIG_reg_n_0_[0][13] ),
        .R(1'b0));
  FDRE \SRL_SIG_reg[0][14] 
       (.C(ap_clk),
        .CE(E),
        .D(D[14]),
        .Q(\SRL_SIG_reg_n_0_[0][14] ),
        .R(1'b0));
  FDRE \SRL_SIG_reg[0][15] 
       (.C(ap_clk),
        .CE(E),
        .D(D[15]),
        .Q(\SRL_SIG_reg_n_0_[0][15] ),
        .R(1'b0));
  FDRE \SRL_SIG_reg[0][1] 
       (.C(ap_clk),
        .CE(E),
        .D(D[1]),
        .Q(\SRL_SIG_reg_n_0_[0][1] ),
        .R(1'b0));
  FDRE \SRL_SIG_reg[0][2] 
       (.C(ap_clk),
        .CE(E),
        .D(D[2]),
        .Q(\SRL_SIG_reg_n_0_[0][2] ),
        .R(1'b0));
  FDRE \SRL_SIG_reg[0][3] 
       (.C(ap_clk),
        .CE(E),
        .D(D[3]),
        .Q(\SRL_SIG_reg_n_0_[0][3] ),
        .R(1'b0));
  FDRE \SRL_SIG_reg[0][4] 
       (.C(ap_clk),
        .CE(E),
        .D(D[4]),
        .Q(\SRL_SIG_reg_n_0_[0][4] ),
        .R(1'b0));
  FDRE \SRL_SIG_reg[0][5] 
       (.C(ap_clk),
        .CE(E),
        .D(D[5]),
        .Q(\SRL_SIG_reg_n_0_[0][5] ),
        .R(1'b0));
  FDRE \SRL_SIG_reg[0][6] 
       (.C(ap_clk),
        .CE(E),
        .D(D[6]),
        .Q(\SRL_SIG_reg_n_0_[0][6] ),
        .R(1'b0));
  FDRE \SRL_SIG_reg[0][7] 
       (.C(ap_clk),
        .CE(E),
        .D(D[7]),
        .Q(\SRL_SIG_reg_n_0_[0][7] ),
        .R(1'b0));
  FDRE \SRL_SIG_reg[0][8] 
       (.C(ap_clk),
        .CE(E),
        .D(D[8]),
        .Q(\SRL_SIG_reg_n_0_[0][8] ),
        .R(1'b0));
  FDRE \SRL_SIG_reg[0][9] 
       (.C(ap_clk),
        .CE(E),
        .D(D[9]),
        .Q(\SRL_SIG_reg_n_0_[0][9] ),
        .R(1'b0));
  FDRE \SRL_SIG_reg[1][0] 
       (.C(ap_clk),
        .CE(E),
        .D(\SRL_SIG_reg_n_0_[0][0] ),
        .Q(\SRL_SIG_reg_n_0_[1][0] ),
        .R(1'b0));
  FDRE \SRL_SIG_reg[1][10] 
       (.C(ap_clk),
        .CE(E),
        .D(\SRL_SIG_reg_n_0_[0][10] ),
        .Q(\SRL_SIG_reg_n_0_[1][10] ),
        .R(1'b0));
  FDRE \SRL_SIG_reg[1][11] 
       (.C(ap_clk),
        .CE(E),
        .D(\SRL_SIG_reg_n_0_[0][11] ),
        .Q(\SRL_SIG_reg_n_0_[1][11] ),
        .R(1'b0));
  FDRE \SRL_SIG_reg[1][12] 
       (.C(ap_clk),
        .CE(E),
        .D(\SRL_SIG_reg_n_0_[0][12] ),
        .Q(\SRL_SIG_reg_n_0_[1][12] ),
        .R(1'b0));
  FDRE \SRL_SIG_reg[1][13] 
       (.C(ap_clk),
        .CE(E),
        .D(\SRL_SIG_reg_n_0_[0][13] ),
        .Q(\SRL_SIG_reg_n_0_[1][13] ),
        .R(1'b0));
  FDRE \SRL_SIG_reg[1][14] 
       (.C(ap_clk),
        .CE(E),
        .D(\SRL_SIG_reg_n_0_[0][14] ),
        .Q(\SRL_SIG_reg_n_0_[1][14] ),
        .R(1'b0));
  FDRE \SRL_SIG_reg[1][15] 
       (.C(ap_clk),
        .CE(E),
        .D(\SRL_SIG_reg_n_0_[0][15] ),
        .Q(\SRL_SIG_reg_n_0_[1][15] ),
        .R(1'b0));
  FDRE \SRL_SIG_reg[1][1] 
       (.C(ap_clk),
        .CE(E),
        .D(\SRL_SIG_reg_n_0_[0][1] ),
        .Q(\SRL_SIG_reg_n_0_[1][1] ),
        .R(1'b0));
  FDRE \SRL_SIG_reg[1][2] 
       (.C(ap_clk),
        .CE(E),
        .D(\SRL_SIG_reg_n_0_[0][2] ),
        .Q(\SRL_SIG_reg_n_0_[1][2] ),
        .R(1'b0));
  FDRE \SRL_SIG_reg[1][3] 
       (.C(ap_clk),
        .CE(E),
        .D(\SRL_SIG_reg_n_0_[0][3] ),
        .Q(\SRL_SIG_reg_n_0_[1][3] ),
        .R(1'b0));
  FDRE \SRL_SIG_reg[1][4] 
       (.C(ap_clk),
        .CE(E),
        .D(\SRL_SIG_reg_n_0_[0][4] ),
        .Q(\SRL_SIG_reg_n_0_[1][4] ),
        .R(1'b0));
  FDRE \SRL_SIG_reg[1][5] 
       (.C(ap_clk),
        .CE(E),
        .D(\SRL_SIG_reg_n_0_[0][5] ),
        .Q(\SRL_SIG_reg_n_0_[1][5] ),
        .R(1'b0));
  FDRE \SRL_SIG_reg[1][6] 
       (.C(ap_clk),
        .CE(E),
        .D(\SRL_SIG_reg_n_0_[0][6] ),
        .Q(\SRL_SIG_reg_n_0_[1][6] ),
        .R(1'b0));
  FDRE \SRL_SIG_reg[1][7] 
       (.C(ap_clk),
        .CE(E),
        .D(\SRL_SIG_reg_n_0_[0][7] ),
        .Q(\SRL_SIG_reg_n_0_[1][7] ),
        .R(1'b0));
  FDRE \SRL_SIG_reg[1][8] 
       (.C(ap_clk),
        .CE(E),
        .D(\SRL_SIG_reg_n_0_[0][8] ),
        .Q(\SRL_SIG_reg_n_0_[1][8] ),
        .R(1'b0));
  FDRE \SRL_SIG_reg[1][9] 
       (.C(ap_clk),
        .CE(E),
        .D(\SRL_SIG_reg_n_0_[0][9] ),
        .Q(\SRL_SIG_reg_n_0_[1][9] ),
        .R(1'b0));
  LUT4 #(
    .INIT(16'hBA8A)) 
    \shift_reg_V_1_0[0]_i_1 
       (.I0(\SRL_SIG_reg_n_0_[0][0] ),
        .I1(mul_ln700_31_reg_943_reg),
        .I2(mul_ln700_31_reg_943_reg_0),
        .I3(\SRL_SIG_reg_n_0_[1][0] ),
        .O(extLd4_loc_channel[0]));
  LUT4 #(
    .INIT(16'hBA8A)) 
    \shift_reg_V_1_0[10]_i_1 
       (.I0(\SRL_SIG_reg_n_0_[0][10] ),
        .I1(mul_ln700_31_reg_943_reg),
        .I2(mul_ln700_31_reg_943_reg_0),
        .I3(\SRL_SIG_reg_n_0_[1][10] ),
        .O(extLd4_loc_channel[10]));
  LUT4 #(
    .INIT(16'hBA8A)) 
    \shift_reg_V_1_0[11]_i_1 
       (.I0(\SRL_SIG_reg_n_0_[0][11] ),
        .I1(mul_ln700_31_reg_943_reg),
        .I2(mul_ln700_31_reg_943_reg_0),
        .I3(\SRL_SIG_reg_n_0_[1][11] ),
        .O(extLd4_loc_channel[11]));
  LUT4 #(
    .INIT(16'hBA8A)) 
    \shift_reg_V_1_0[12]_i_1 
       (.I0(\SRL_SIG_reg_n_0_[0][12] ),
        .I1(mul_ln700_31_reg_943_reg),
        .I2(mul_ln700_31_reg_943_reg_0),
        .I3(\SRL_SIG_reg_n_0_[1][12] ),
        .O(extLd4_loc_channel[12]));
  LUT4 #(
    .INIT(16'hBA8A)) 
    \shift_reg_V_1_0[13]_i_1 
       (.I0(\SRL_SIG_reg_n_0_[0][13] ),
        .I1(mul_ln700_31_reg_943_reg),
        .I2(mul_ln700_31_reg_943_reg_0),
        .I3(\SRL_SIG_reg_n_0_[1][13] ),
        .O(extLd4_loc_channel[13]));
  LUT4 #(
    .INIT(16'hBA8A)) 
    \shift_reg_V_1_0[14]_i_1 
       (.I0(\SRL_SIG_reg_n_0_[0][14] ),
        .I1(mul_ln700_31_reg_943_reg),
        .I2(mul_ln700_31_reg_943_reg_0),
        .I3(\SRL_SIG_reg_n_0_[1][14] ),
        .O(extLd4_loc_channel[14]));
  LUT4 #(
    .INIT(16'hBA8A)) 
    \shift_reg_V_1_0[15]_i_1 
       (.I0(\SRL_SIG_reg_n_0_[0][15] ),
        .I1(mul_ln700_31_reg_943_reg),
        .I2(mul_ln700_31_reg_943_reg_0),
        .I3(\SRL_SIG_reg_n_0_[1][15] ),
        .O(extLd4_loc_channel[15]));
  LUT4 #(
    .INIT(16'hBA8A)) 
    \shift_reg_V_1_0[1]_i_1 
       (.I0(\SRL_SIG_reg_n_0_[0][1] ),
        .I1(mul_ln700_31_reg_943_reg),
        .I2(mul_ln700_31_reg_943_reg_0),
        .I3(\SRL_SIG_reg_n_0_[1][1] ),
        .O(extLd4_loc_channel[1]));
  LUT4 #(
    .INIT(16'hBA8A)) 
    \shift_reg_V_1_0[2]_i_1 
       (.I0(\SRL_SIG_reg_n_0_[0][2] ),
        .I1(mul_ln700_31_reg_943_reg),
        .I2(mul_ln700_31_reg_943_reg_0),
        .I3(\SRL_SIG_reg_n_0_[1][2] ),
        .O(extLd4_loc_channel[2]));
  LUT4 #(
    .INIT(16'hBA8A)) 
    \shift_reg_V_1_0[3]_i_1 
       (.I0(\SRL_SIG_reg_n_0_[0][3] ),
        .I1(mul_ln700_31_reg_943_reg),
        .I2(mul_ln700_31_reg_943_reg_0),
        .I3(\SRL_SIG_reg_n_0_[1][3] ),
        .O(extLd4_loc_channel[3]));
  LUT4 #(
    .INIT(16'hBA8A)) 
    \shift_reg_V_1_0[4]_i_1 
       (.I0(\SRL_SIG_reg_n_0_[0][4] ),
        .I1(mul_ln700_31_reg_943_reg),
        .I2(mul_ln700_31_reg_943_reg_0),
        .I3(\SRL_SIG_reg_n_0_[1][4] ),
        .O(extLd4_loc_channel[4]));
  LUT4 #(
    .INIT(16'hBA8A)) 
    \shift_reg_V_1_0[5]_i_1 
       (.I0(\SRL_SIG_reg_n_0_[0][5] ),
        .I1(mul_ln700_31_reg_943_reg),
        .I2(mul_ln700_31_reg_943_reg_0),
        .I3(\SRL_SIG_reg_n_0_[1][5] ),
        .O(extLd4_loc_channel[5]));
  LUT4 #(
    .INIT(16'hBA8A)) 
    \shift_reg_V_1_0[6]_i_1 
       (.I0(\SRL_SIG_reg_n_0_[0][6] ),
        .I1(mul_ln700_31_reg_943_reg),
        .I2(mul_ln700_31_reg_943_reg_0),
        .I3(\SRL_SIG_reg_n_0_[1][6] ),
        .O(extLd4_loc_channel[6]));
  LUT4 #(
    .INIT(16'hBA8A)) 
    \shift_reg_V_1_0[7]_i_1 
       (.I0(\SRL_SIG_reg_n_0_[0][7] ),
        .I1(mul_ln700_31_reg_943_reg),
        .I2(mul_ln700_31_reg_943_reg_0),
        .I3(\SRL_SIG_reg_n_0_[1][7] ),
        .O(extLd4_loc_channel[7]));
  LUT4 #(
    .INIT(16'hBA8A)) 
    \shift_reg_V_1_0[8]_i_1 
       (.I0(\SRL_SIG_reg_n_0_[0][8] ),
        .I1(mul_ln700_31_reg_943_reg),
        .I2(mul_ln700_31_reg_943_reg_0),
        .I3(\SRL_SIG_reg_n_0_[1][8] ),
        .O(extLd4_loc_channel[8]));
  LUT4 #(
    .INIT(16'hBA8A)) 
    \shift_reg_V_1_0[9]_i_1 
       (.I0(\SRL_SIG_reg_n_0_[0][9] ),
        .I1(mul_ln700_31_reg_943_reg),
        .I2(mul_ln700_31_reg_943_reg_0),
        .I3(\SRL_SIG_reg_n_0_[1][9] ),
        .O(extLd4_loc_channel[9]));
endmodule

module decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_fir_filter_a
   (y_i_V,
    y_i_V_ap_vld,
    fir_filter_a_U0_ap_start,
    ap_clk,
    extLd_loc_channel,
    ap_rst);
  output [31:0]y_i_V;
  output y_i_V_ap_vld;
  input fir_filter_a_U0_ap_start;
  input ap_clk;
  input [15:0]extLd_loc_channel;
  input ap_rst;

  wire [31:0]add_ln700_32_fu_636_p2;
  wire [31:0]add_ln700_32_reg_948;
  wire \add_ln700_32_reg_948[11]_i_10_n_0 ;
  wire \add_ln700_32_reg_948[11]_i_11_n_0 ;
  wire \add_ln700_32_reg_948[11]_i_12_n_0 ;
  wire \add_ln700_32_reg_948[11]_i_13_n_0 ;
  wire \add_ln700_32_reg_948[11]_i_2_n_0 ;
  wire \add_ln700_32_reg_948[11]_i_3_n_0 ;
  wire \add_ln700_32_reg_948[11]_i_4_n_0 ;
  wire \add_ln700_32_reg_948[11]_i_5_n_0 ;
  wire \add_ln700_32_reg_948[11]_i_6_n_0 ;
  wire \add_ln700_32_reg_948[11]_i_7_n_0 ;
  wire \add_ln700_32_reg_948[11]_i_8_n_0 ;
  wire \add_ln700_32_reg_948[11]_i_9_n_0 ;
  wire \add_ln700_32_reg_948[15]_i_10_n_0 ;
  wire \add_ln700_32_reg_948[15]_i_11_n_0 ;
  wire \add_ln700_32_reg_948[15]_i_12_n_0 ;
  wire \add_ln700_32_reg_948[15]_i_13_n_0 ;
  wire \add_ln700_32_reg_948[15]_i_2_n_0 ;
  wire \add_ln700_32_reg_948[15]_i_3_n_0 ;
  wire \add_ln700_32_reg_948[15]_i_4_n_0 ;
  wire \add_ln700_32_reg_948[15]_i_5_n_0 ;
  wire \add_ln700_32_reg_948[15]_i_6_n_0 ;
  wire \add_ln700_32_reg_948[15]_i_7_n_0 ;
  wire \add_ln700_32_reg_948[15]_i_8_n_0 ;
  wire \add_ln700_32_reg_948[15]_i_9_n_0 ;
  wire \add_ln700_32_reg_948[19]_i_10_n_0 ;
  wire \add_ln700_32_reg_948[19]_i_11_n_0 ;
  wire \add_ln700_32_reg_948[19]_i_12_n_0 ;
  wire \add_ln700_32_reg_948[19]_i_13_n_0 ;
  wire \add_ln700_32_reg_948[19]_i_2_n_0 ;
  wire \add_ln700_32_reg_948[19]_i_3_n_0 ;
  wire \add_ln700_32_reg_948[19]_i_4_n_0 ;
  wire \add_ln700_32_reg_948[19]_i_5_n_0 ;
  wire \add_ln700_32_reg_948[19]_i_6_n_0 ;
  wire \add_ln700_32_reg_948[19]_i_7_n_0 ;
  wire \add_ln700_32_reg_948[19]_i_8_n_0 ;
  wire \add_ln700_32_reg_948[19]_i_9_n_0 ;
  wire \add_ln700_32_reg_948[23]_i_10_n_0 ;
  wire \add_ln700_32_reg_948[23]_i_11_n_0 ;
  wire \add_ln700_32_reg_948[23]_i_12_n_0 ;
  wire \add_ln700_32_reg_948[23]_i_13_n_0 ;
  wire \add_ln700_32_reg_948[23]_i_2_n_0 ;
  wire \add_ln700_32_reg_948[23]_i_3_n_0 ;
  wire \add_ln700_32_reg_948[23]_i_4_n_0 ;
  wire \add_ln700_32_reg_948[23]_i_5_n_0 ;
  wire \add_ln700_32_reg_948[23]_i_6_n_0 ;
  wire \add_ln700_32_reg_948[23]_i_7_n_0 ;
  wire \add_ln700_32_reg_948[23]_i_8_n_0 ;
  wire \add_ln700_32_reg_948[23]_i_9_n_0 ;
  wire \add_ln700_32_reg_948[27]_i_10_n_0 ;
  wire \add_ln700_32_reg_948[27]_i_11_n_0 ;
  wire \add_ln700_32_reg_948[27]_i_12_n_0 ;
  wire \add_ln700_32_reg_948[27]_i_13_n_0 ;
  wire \add_ln700_32_reg_948[27]_i_14_n_0 ;
  wire \add_ln700_32_reg_948[27]_i_15_n_0 ;
  wire \add_ln700_32_reg_948[27]_i_2_n_0 ;
  wire \add_ln700_32_reg_948[27]_i_3_n_0 ;
  wire \add_ln700_32_reg_948[27]_i_4_n_0 ;
  wire \add_ln700_32_reg_948[27]_i_5_n_0 ;
  wire \add_ln700_32_reg_948[27]_i_6_n_0 ;
  wire \add_ln700_32_reg_948[27]_i_7_n_0 ;
  wire \add_ln700_32_reg_948[27]_i_8_n_0 ;
  wire \add_ln700_32_reg_948[27]_i_9_n_0 ;
  wire \add_ln700_32_reg_948[3]_i_2_n_0 ;
  wire \add_ln700_32_reg_948[3]_i_3_n_0 ;
  wire \add_ln700_32_reg_948[3]_i_4_n_0 ;
  wire \add_ln700_32_reg_948[3]_i_5_n_0 ;
  wire \add_ln700_32_reg_948[3]_i_6_n_0 ;
  wire \add_ln700_32_reg_948[3]_i_7_n_0 ;
  wire \add_ln700_32_reg_948[3]_i_8_n_0 ;
  wire \add_ln700_32_reg_948[3]_i_9_n_0 ;
  wire \add_ln700_32_reg_948[7]_i_10_n_0 ;
  wire \add_ln700_32_reg_948[7]_i_11_n_0 ;
  wire \add_ln700_32_reg_948[7]_i_12_n_0 ;
  wire \add_ln700_32_reg_948[7]_i_13_n_0 ;
  wire \add_ln700_32_reg_948[7]_i_2_n_0 ;
  wire \add_ln700_32_reg_948[7]_i_3_n_0 ;
  wire \add_ln700_32_reg_948[7]_i_4_n_0 ;
  wire \add_ln700_32_reg_948[7]_i_5_n_0 ;
  wire \add_ln700_32_reg_948[7]_i_6_n_0 ;
  wire \add_ln700_32_reg_948[7]_i_7_n_0 ;
  wire \add_ln700_32_reg_948[7]_i_8_n_0 ;
  wire \add_ln700_32_reg_948[7]_i_9_n_0 ;
  wire \add_ln700_32_reg_948_reg[11]_i_1_n_0 ;
  wire \add_ln700_32_reg_948_reg[11]_i_1_n_1 ;
  wire \add_ln700_32_reg_948_reg[11]_i_1_n_2 ;
  wire \add_ln700_32_reg_948_reg[11]_i_1_n_3 ;
  wire \add_ln700_32_reg_948_reg[15]_i_1_n_0 ;
  wire \add_ln700_32_reg_948_reg[15]_i_1_n_1 ;
  wire \add_ln700_32_reg_948_reg[15]_i_1_n_2 ;
  wire \add_ln700_32_reg_948_reg[15]_i_1_n_3 ;
  wire \add_ln700_32_reg_948_reg[19]_i_1_n_0 ;
  wire \add_ln700_32_reg_948_reg[19]_i_1_n_1 ;
  wire \add_ln700_32_reg_948_reg[19]_i_1_n_2 ;
  wire \add_ln700_32_reg_948_reg[19]_i_1_n_3 ;
  wire \add_ln700_32_reg_948_reg[23]_i_1_n_0 ;
  wire \add_ln700_32_reg_948_reg[23]_i_1_n_1 ;
  wire \add_ln700_32_reg_948_reg[23]_i_1_n_2 ;
  wire \add_ln700_32_reg_948_reg[23]_i_1_n_3 ;
  wire \add_ln700_32_reg_948_reg[27]_i_1_n_0 ;
  wire \add_ln700_32_reg_948_reg[27]_i_1_n_1 ;
  wire \add_ln700_32_reg_948_reg[27]_i_1_n_2 ;
  wire \add_ln700_32_reg_948_reg[27]_i_1_n_3 ;
  wire \add_ln700_32_reg_948_reg[3]_i_1_n_0 ;
  wire \add_ln700_32_reg_948_reg[3]_i_1_n_1 ;
  wire \add_ln700_32_reg_948_reg[3]_i_1_n_2 ;
  wire \add_ln700_32_reg_948_reg[3]_i_1_n_3 ;
  wire \add_ln700_32_reg_948_reg[7]_i_1_n_0 ;
  wire \add_ln700_32_reg_948_reg[7]_i_1_n_1 ;
  wire \add_ln700_32_reg_948_reg[7]_i_1_n_2 ;
  wire \add_ln700_32_reg_948_reg[7]_i_1_n_3 ;
  wire add_ln700_33_reg_953_reg_n_100;
  wire add_ln700_33_reg_953_reg_n_101;
  wire add_ln700_33_reg_953_reg_n_102;
  wire add_ln700_33_reg_953_reg_n_103;
  wire add_ln700_33_reg_953_reg_n_104;
  wire add_ln700_33_reg_953_reg_n_105;
  wire add_ln700_33_reg_953_reg_n_24;
  wire add_ln700_33_reg_953_reg_n_25;
  wire add_ln700_33_reg_953_reg_n_26;
  wire add_ln700_33_reg_953_reg_n_27;
  wire add_ln700_33_reg_953_reg_n_28;
  wire add_ln700_33_reg_953_reg_n_29;
  wire add_ln700_33_reg_953_reg_n_30;
  wire add_ln700_33_reg_953_reg_n_31;
  wire add_ln700_33_reg_953_reg_n_32;
  wire add_ln700_33_reg_953_reg_n_33;
  wire add_ln700_33_reg_953_reg_n_34;
  wire add_ln700_33_reg_953_reg_n_35;
  wire add_ln700_33_reg_953_reg_n_36;
  wire add_ln700_33_reg_953_reg_n_37;
  wire add_ln700_33_reg_953_reg_n_38;
  wire add_ln700_33_reg_953_reg_n_39;
  wire add_ln700_33_reg_953_reg_n_40;
  wire add_ln700_33_reg_953_reg_n_41;
  wire add_ln700_33_reg_953_reg_n_42;
  wire add_ln700_33_reg_953_reg_n_43;
  wire add_ln700_33_reg_953_reg_n_44;
  wire add_ln700_33_reg_953_reg_n_45;
  wire add_ln700_33_reg_953_reg_n_46;
  wire add_ln700_33_reg_953_reg_n_47;
  wire add_ln700_33_reg_953_reg_n_48;
  wire add_ln700_33_reg_953_reg_n_49;
  wire add_ln700_33_reg_953_reg_n_50;
  wire add_ln700_33_reg_953_reg_n_51;
  wire add_ln700_33_reg_953_reg_n_52;
  wire add_ln700_33_reg_953_reg_n_53;
  wire add_ln700_33_reg_953_reg_n_74;
  wire add_ln700_33_reg_953_reg_n_75;
  wire add_ln700_33_reg_953_reg_n_76;
  wire add_ln700_33_reg_953_reg_n_77;
  wire add_ln700_33_reg_953_reg_n_78;
  wire add_ln700_33_reg_953_reg_n_79;
  wire add_ln700_33_reg_953_reg_n_80;
  wire add_ln700_33_reg_953_reg_n_81;
  wire add_ln700_33_reg_953_reg_n_82;
  wire add_ln700_33_reg_953_reg_n_83;
  wire add_ln700_33_reg_953_reg_n_84;
  wire add_ln700_33_reg_953_reg_n_85;
  wire add_ln700_33_reg_953_reg_n_86;
  wire add_ln700_33_reg_953_reg_n_87;
  wire add_ln700_33_reg_953_reg_n_88;
  wire add_ln700_33_reg_953_reg_n_89;
  wire add_ln700_33_reg_953_reg_n_90;
  wire add_ln700_33_reg_953_reg_n_91;
  wire add_ln700_33_reg_953_reg_n_92;
  wire add_ln700_33_reg_953_reg_n_93;
  wire add_ln700_33_reg_953_reg_n_94;
  wire add_ln700_33_reg_953_reg_n_95;
  wire add_ln700_33_reg_953_reg_n_96;
  wire add_ln700_33_reg_953_reg_n_97;
  wire add_ln700_33_reg_953_reg_n_98;
  wire add_ln700_33_reg_953_reg_n_99;
  wire add_ln700_34_reg_958_reg_n_100;
  wire add_ln700_34_reg_958_reg_n_101;
  wire add_ln700_34_reg_958_reg_n_102;
  wire add_ln700_34_reg_958_reg_n_103;
  wire add_ln700_34_reg_958_reg_n_104;
  wire add_ln700_34_reg_958_reg_n_105;
  wire add_ln700_34_reg_958_reg_n_24;
  wire add_ln700_34_reg_958_reg_n_25;
  wire add_ln700_34_reg_958_reg_n_26;
  wire add_ln700_34_reg_958_reg_n_27;
  wire add_ln700_34_reg_958_reg_n_28;
  wire add_ln700_34_reg_958_reg_n_29;
  wire add_ln700_34_reg_958_reg_n_30;
  wire add_ln700_34_reg_958_reg_n_31;
  wire add_ln700_34_reg_958_reg_n_32;
  wire add_ln700_34_reg_958_reg_n_33;
  wire add_ln700_34_reg_958_reg_n_34;
  wire add_ln700_34_reg_958_reg_n_35;
  wire add_ln700_34_reg_958_reg_n_36;
  wire add_ln700_34_reg_958_reg_n_37;
  wire add_ln700_34_reg_958_reg_n_38;
  wire add_ln700_34_reg_958_reg_n_39;
  wire add_ln700_34_reg_958_reg_n_40;
  wire add_ln700_34_reg_958_reg_n_41;
  wire add_ln700_34_reg_958_reg_n_42;
  wire add_ln700_34_reg_958_reg_n_43;
  wire add_ln700_34_reg_958_reg_n_44;
  wire add_ln700_34_reg_958_reg_n_45;
  wire add_ln700_34_reg_958_reg_n_46;
  wire add_ln700_34_reg_958_reg_n_47;
  wire add_ln700_34_reg_958_reg_n_48;
  wire add_ln700_34_reg_958_reg_n_49;
  wire add_ln700_34_reg_958_reg_n_50;
  wire add_ln700_34_reg_958_reg_n_51;
  wire add_ln700_34_reg_958_reg_n_52;
  wire add_ln700_34_reg_958_reg_n_53;
  wire add_ln700_34_reg_958_reg_n_74;
  wire add_ln700_34_reg_958_reg_n_75;
  wire add_ln700_34_reg_958_reg_n_76;
  wire add_ln700_34_reg_958_reg_n_77;
  wire add_ln700_34_reg_958_reg_n_78;
  wire add_ln700_34_reg_958_reg_n_79;
  wire add_ln700_34_reg_958_reg_n_80;
  wire add_ln700_34_reg_958_reg_n_81;
  wire add_ln700_34_reg_958_reg_n_82;
  wire add_ln700_34_reg_958_reg_n_83;
  wire add_ln700_34_reg_958_reg_n_84;
  wire add_ln700_34_reg_958_reg_n_85;
  wire add_ln700_34_reg_958_reg_n_86;
  wire add_ln700_34_reg_958_reg_n_87;
  wire add_ln700_34_reg_958_reg_n_88;
  wire add_ln700_34_reg_958_reg_n_89;
  wire add_ln700_34_reg_958_reg_n_90;
  wire add_ln700_34_reg_958_reg_n_91;
  wire add_ln700_34_reg_958_reg_n_92;
  wire add_ln700_34_reg_958_reg_n_93;
  wire add_ln700_34_reg_958_reg_n_94;
  wire add_ln700_34_reg_958_reg_n_95;
  wire add_ln700_34_reg_958_reg_n_96;
  wire add_ln700_34_reg_958_reg_n_97;
  wire add_ln700_34_reg_958_reg_n_98;
  wire add_ln700_34_reg_958_reg_n_99;
  wire [31:1]add_ln700_39_fu_658_p2;
  wire [31:0]add_ln700_39_reg_963;
  wire \add_ln700_39_reg_963[13]_i_10_n_0 ;
  wire \add_ln700_39_reg_963[13]_i_11_n_0 ;
  wire \add_ln700_39_reg_963[13]_i_12_n_0 ;
  wire \add_ln700_39_reg_963[13]_i_13_n_0 ;
  wire \add_ln700_39_reg_963[13]_i_2_n_0 ;
  wire \add_ln700_39_reg_963[13]_i_3_n_0 ;
  wire \add_ln700_39_reg_963[13]_i_4_n_0 ;
  wire \add_ln700_39_reg_963[13]_i_5_n_0 ;
  wire \add_ln700_39_reg_963[13]_i_6_n_0 ;
  wire \add_ln700_39_reg_963[13]_i_7_n_0 ;
  wire \add_ln700_39_reg_963[13]_i_8_n_0 ;
  wire \add_ln700_39_reg_963[13]_i_9_n_0 ;
  wire \add_ln700_39_reg_963[17]_i_10_n_0 ;
  wire \add_ln700_39_reg_963[17]_i_11_n_0 ;
  wire \add_ln700_39_reg_963[17]_i_12_n_0 ;
  wire \add_ln700_39_reg_963[17]_i_13_n_0 ;
  wire \add_ln700_39_reg_963[17]_i_2_n_0 ;
  wire \add_ln700_39_reg_963[17]_i_3_n_0 ;
  wire \add_ln700_39_reg_963[17]_i_4_n_0 ;
  wire \add_ln700_39_reg_963[17]_i_5_n_0 ;
  wire \add_ln700_39_reg_963[17]_i_6_n_0 ;
  wire \add_ln700_39_reg_963[17]_i_7_n_0 ;
  wire \add_ln700_39_reg_963[17]_i_8_n_0 ;
  wire \add_ln700_39_reg_963[17]_i_9_n_0 ;
  wire \add_ln700_39_reg_963[21]_i_10_n_0 ;
  wire \add_ln700_39_reg_963[21]_i_11_n_0 ;
  wire \add_ln700_39_reg_963[21]_i_12_n_0 ;
  wire \add_ln700_39_reg_963[21]_i_13_n_0 ;
  wire \add_ln700_39_reg_963[21]_i_2_n_0 ;
  wire \add_ln700_39_reg_963[21]_i_3_n_0 ;
  wire \add_ln700_39_reg_963[21]_i_4_n_0 ;
  wire \add_ln700_39_reg_963[21]_i_5_n_0 ;
  wire \add_ln700_39_reg_963[21]_i_6_n_0 ;
  wire \add_ln700_39_reg_963[21]_i_7_n_0 ;
  wire \add_ln700_39_reg_963[21]_i_8_n_0 ;
  wire \add_ln700_39_reg_963[21]_i_9_n_0 ;
  wire \add_ln700_39_reg_963[25]_i_10_n_0 ;
  wire \add_ln700_39_reg_963[25]_i_11_n_0 ;
  wire \add_ln700_39_reg_963[25]_i_12_n_0 ;
  wire \add_ln700_39_reg_963[25]_i_13_n_0 ;
  wire \add_ln700_39_reg_963[25]_i_2_n_0 ;
  wire \add_ln700_39_reg_963[25]_i_3_n_0 ;
  wire \add_ln700_39_reg_963[25]_i_4_n_0 ;
  wire \add_ln700_39_reg_963[25]_i_5_n_0 ;
  wire \add_ln700_39_reg_963[25]_i_6_n_0 ;
  wire \add_ln700_39_reg_963[25]_i_7_n_0 ;
  wire \add_ln700_39_reg_963[25]_i_8_n_0 ;
  wire \add_ln700_39_reg_963[25]_i_9_n_0 ;
  wire \add_ln700_39_reg_963[29]_i_10_n_0 ;
  wire \add_ln700_39_reg_963[29]_i_11_n_0 ;
  wire \add_ln700_39_reg_963[29]_i_12_n_0 ;
  wire \add_ln700_39_reg_963[29]_i_13_n_0 ;
  wire \add_ln700_39_reg_963[29]_i_14_n_0 ;
  wire \add_ln700_39_reg_963[29]_i_2_n_0 ;
  wire \add_ln700_39_reg_963[29]_i_3_n_0 ;
  wire \add_ln700_39_reg_963[29]_i_4_n_0 ;
  wire \add_ln700_39_reg_963[29]_i_5_n_0 ;
  wire \add_ln700_39_reg_963[29]_i_6_n_0 ;
  wire \add_ln700_39_reg_963[29]_i_7_n_0 ;
  wire \add_ln700_39_reg_963[29]_i_8_n_0 ;
  wire \add_ln700_39_reg_963[29]_i_9_n_0 ;
  wire \add_ln700_39_reg_963[31]_i_2_n_0 ;
  wire \add_ln700_39_reg_963[31]_i_3_n_0 ;
  wire \add_ln700_39_reg_963[31]_i_4_n_0 ;
  wire \add_ln700_39_reg_963[5]_i_10_n_0 ;
  wire \add_ln700_39_reg_963[5]_i_11_n_0 ;
  wire \add_ln700_39_reg_963[5]_i_12_n_0 ;
  wire \add_ln700_39_reg_963[5]_i_2_n_0 ;
  wire \add_ln700_39_reg_963[5]_i_3_n_0 ;
  wire \add_ln700_39_reg_963[5]_i_4_n_0 ;
  wire \add_ln700_39_reg_963[5]_i_5_n_0 ;
  wire \add_ln700_39_reg_963[5]_i_6_n_0 ;
  wire \add_ln700_39_reg_963[5]_i_7_n_0 ;
  wire \add_ln700_39_reg_963[5]_i_8_n_0 ;
  wire \add_ln700_39_reg_963[5]_i_9_n_0 ;
  wire \add_ln700_39_reg_963[9]_i_10_n_0 ;
  wire \add_ln700_39_reg_963[9]_i_11_n_0 ;
  wire \add_ln700_39_reg_963[9]_i_12_n_0 ;
  wire \add_ln700_39_reg_963[9]_i_13_n_0 ;
  wire \add_ln700_39_reg_963[9]_i_2_n_0 ;
  wire \add_ln700_39_reg_963[9]_i_3_n_0 ;
  wire \add_ln700_39_reg_963[9]_i_4_n_0 ;
  wire \add_ln700_39_reg_963[9]_i_5_n_0 ;
  wire \add_ln700_39_reg_963[9]_i_6_n_0 ;
  wire \add_ln700_39_reg_963[9]_i_7_n_0 ;
  wire \add_ln700_39_reg_963[9]_i_8_n_0 ;
  wire \add_ln700_39_reg_963[9]_i_9_n_0 ;
  wire \add_ln700_39_reg_963_reg[13]_i_1_n_0 ;
  wire \add_ln700_39_reg_963_reg[13]_i_1_n_1 ;
  wire \add_ln700_39_reg_963_reg[13]_i_1_n_2 ;
  wire \add_ln700_39_reg_963_reg[13]_i_1_n_3 ;
  wire \add_ln700_39_reg_963_reg[17]_i_1_n_0 ;
  wire \add_ln700_39_reg_963_reg[17]_i_1_n_1 ;
  wire \add_ln700_39_reg_963_reg[17]_i_1_n_2 ;
  wire \add_ln700_39_reg_963_reg[17]_i_1_n_3 ;
  wire \add_ln700_39_reg_963_reg[21]_i_1_n_0 ;
  wire \add_ln700_39_reg_963_reg[21]_i_1_n_1 ;
  wire \add_ln700_39_reg_963_reg[21]_i_1_n_2 ;
  wire \add_ln700_39_reg_963_reg[21]_i_1_n_3 ;
  wire \add_ln700_39_reg_963_reg[25]_i_1_n_0 ;
  wire \add_ln700_39_reg_963_reg[25]_i_1_n_1 ;
  wire \add_ln700_39_reg_963_reg[25]_i_1_n_2 ;
  wire \add_ln700_39_reg_963_reg[25]_i_1_n_3 ;
  wire \add_ln700_39_reg_963_reg[29]_i_1_n_0 ;
  wire \add_ln700_39_reg_963_reg[29]_i_1_n_1 ;
  wire \add_ln700_39_reg_963_reg[29]_i_1_n_2 ;
  wire \add_ln700_39_reg_963_reg[29]_i_1_n_3 ;
  wire \add_ln700_39_reg_963_reg[31]_i_1_n_3 ;
  wire \add_ln700_39_reg_963_reg[5]_i_1_n_0 ;
  wire \add_ln700_39_reg_963_reg[5]_i_1_n_1 ;
  wire \add_ln700_39_reg_963_reg[5]_i_1_n_2 ;
  wire \add_ln700_39_reg_963_reg[5]_i_1_n_3 ;
  wire \add_ln700_39_reg_963_reg[9]_i_1_n_0 ;
  wire \add_ln700_39_reg_963_reg[9]_i_1_n_1 ;
  wire \add_ln700_39_reg_963_reg[9]_i_1_n_2 ;
  wire \add_ln700_39_reg_963_reg[9]_i_1_n_3 ;
  wire [31:0]add_ln700_42_fu_672_p2;
  wire [31:0]add_ln700_42_reg_968;
  wire \add_ln700_42_reg_968[11]_i_10_n_0 ;
  wire \add_ln700_42_reg_968[11]_i_11_n_0 ;
  wire \add_ln700_42_reg_968[11]_i_12_n_0 ;
  wire \add_ln700_42_reg_968[11]_i_13_n_0 ;
  wire \add_ln700_42_reg_968[11]_i_2_n_0 ;
  wire \add_ln700_42_reg_968[11]_i_3_n_0 ;
  wire \add_ln700_42_reg_968[11]_i_4_n_0 ;
  wire \add_ln700_42_reg_968[11]_i_5_n_0 ;
  wire \add_ln700_42_reg_968[11]_i_6_n_0 ;
  wire \add_ln700_42_reg_968[11]_i_7_n_0 ;
  wire \add_ln700_42_reg_968[11]_i_8_n_0 ;
  wire \add_ln700_42_reg_968[11]_i_9_n_0 ;
  wire \add_ln700_42_reg_968[15]_i_10_n_0 ;
  wire \add_ln700_42_reg_968[15]_i_11_n_0 ;
  wire \add_ln700_42_reg_968[15]_i_12_n_0 ;
  wire \add_ln700_42_reg_968[15]_i_13_n_0 ;
  wire \add_ln700_42_reg_968[15]_i_2_n_0 ;
  wire \add_ln700_42_reg_968[15]_i_3_n_0 ;
  wire \add_ln700_42_reg_968[15]_i_4_n_0 ;
  wire \add_ln700_42_reg_968[15]_i_5_n_0 ;
  wire \add_ln700_42_reg_968[15]_i_6_n_0 ;
  wire \add_ln700_42_reg_968[15]_i_7_n_0 ;
  wire \add_ln700_42_reg_968[15]_i_8_n_0 ;
  wire \add_ln700_42_reg_968[15]_i_9_n_0 ;
  wire \add_ln700_42_reg_968[19]_i_10_n_0 ;
  wire \add_ln700_42_reg_968[19]_i_11_n_0 ;
  wire \add_ln700_42_reg_968[19]_i_12_n_0 ;
  wire \add_ln700_42_reg_968[19]_i_13_n_0 ;
  wire \add_ln700_42_reg_968[19]_i_2_n_0 ;
  wire \add_ln700_42_reg_968[19]_i_3_n_0 ;
  wire \add_ln700_42_reg_968[19]_i_4_n_0 ;
  wire \add_ln700_42_reg_968[19]_i_5_n_0 ;
  wire \add_ln700_42_reg_968[19]_i_6_n_0 ;
  wire \add_ln700_42_reg_968[19]_i_7_n_0 ;
  wire \add_ln700_42_reg_968[19]_i_8_n_0 ;
  wire \add_ln700_42_reg_968[19]_i_9_n_0 ;
  wire \add_ln700_42_reg_968[23]_i_10_n_0 ;
  wire \add_ln700_42_reg_968[23]_i_11_n_0 ;
  wire \add_ln700_42_reg_968[23]_i_12_n_0 ;
  wire \add_ln700_42_reg_968[23]_i_13_n_0 ;
  wire \add_ln700_42_reg_968[23]_i_2_n_0 ;
  wire \add_ln700_42_reg_968[23]_i_3_n_0 ;
  wire \add_ln700_42_reg_968[23]_i_4_n_0 ;
  wire \add_ln700_42_reg_968[23]_i_5_n_0 ;
  wire \add_ln700_42_reg_968[23]_i_6_n_0 ;
  wire \add_ln700_42_reg_968[23]_i_7_n_0 ;
  wire \add_ln700_42_reg_968[23]_i_8_n_0 ;
  wire \add_ln700_42_reg_968[23]_i_9_n_0 ;
  wire \add_ln700_42_reg_968[27]_i_10_n_0 ;
  wire \add_ln700_42_reg_968[27]_i_11_n_0 ;
  wire \add_ln700_42_reg_968[27]_i_12_n_0 ;
  wire \add_ln700_42_reg_968[27]_i_13_n_0 ;
  wire \add_ln700_42_reg_968[27]_i_2_n_0 ;
  wire \add_ln700_42_reg_968[27]_i_3_n_0 ;
  wire \add_ln700_42_reg_968[27]_i_4_n_0 ;
  wire \add_ln700_42_reg_968[27]_i_5_n_0 ;
  wire \add_ln700_42_reg_968[27]_i_6_n_0 ;
  wire \add_ln700_42_reg_968[27]_i_7_n_0 ;
  wire \add_ln700_42_reg_968[27]_i_8_n_0 ;
  wire \add_ln700_42_reg_968[27]_i_9_n_0 ;
  wire \add_ln700_42_reg_968[31]_i_10_n_0 ;
  wire \add_ln700_42_reg_968[31]_i_11_n_0 ;
  wire \add_ln700_42_reg_968[31]_i_12_n_0 ;
  wire \add_ln700_42_reg_968[31]_i_2_n_0 ;
  wire \add_ln700_42_reg_968[31]_i_3_n_0 ;
  wire \add_ln700_42_reg_968[31]_i_4_n_0 ;
  wire \add_ln700_42_reg_968[31]_i_5_n_0 ;
  wire \add_ln700_42_reg_968[31]_i_6_n_0 ;
  wire \add_ln700_42_reg_968[31]_i_7_n_0 ;
  wire \add_ln700_42_reg_968[31]_i_8_n_0 ;
  wire \add_ln700_42_reg_968[31]_i_9_n_0 ;
  wire \add_ln700_42_reg_968[3]_i_2_n_0 ;
  wire \add_ln700_42_reg_968[3]_i_3_n_0 ;
  wire \add_ln700_42_reg_968[3]_i_4_n_0 ;
  wire \add_ln700_42_reg_968[3]_i_5_n_0 ;
  wire \add_ln700_42_reg_968[3]_i_6_n_0 ;
  wire \add_ln700_42_reg_968[3]_i_7_n_0 ;
  wire \add_ln700_42_reg_968[3]_i_8_n_0 ;
  wire \add_ln700_42_reg_968[3]_i_9_n_0 ;
  wire \add_ln700_42_reg_968[7]_i_10_n_0 ;
  wire \add_ln700_42_reg_968[7]_i_11_n_0 ;
  wire \add_ln700_42_reg_968[7]_i_12_n_0 ;
  wire \add_ln700_42_reg_968[7]_i_13_n_0 ;
  wire \add_ln700_42_reg_968[7]_i_2_n_0 ;
  wire \add_ln700_42_reg_968[7]_i_3_n_0 ;
  wire \add_ln700_42_reg_968[7]_i_4_n_0 ;
  wire \add_ln700_42_reg_968[7]_i_5_n_0 ;
  wire \add_ln700_42_reg_968[7]_i_6_n_0 ;
  wire \add_ln700_42_reg_968[7]_i_7_n_0 ;
  wire \add_ln700_42_reg_968[7]_i_8_n_0 ;
  wire \add_ln700_42_reg_968[7]_i_9_n_0 ;
  wire \add_ln700_42_reg_968_reg[11]_i_1_n_0 ;
  wire \add_ln700_42_reg_968_reg[11]_i_1_n_1 ;
  wire \add_ln700_42_reg_968_reg[11]_i_1_n_2 ;
  wire \add_ln700_42_reg_968_reg[11]_i_1_n_3 ;
  wire \add_ln700_42_reg_968_reg[15]_i_1_n_0 ;
  wire \add_ln700_42_reg_968_reg[15]_i_1_n_1 ;
  wire \add_ln700_42_reg_968_reg[15]_i_1_n_2 ;
  wire \add_ln700_42_reg_968_reg[15]_i_1_n_3 ;
  wire \add_ln700_42_reg_968_reg[19]_i_1_n_0 ;
  wire \add_ln700_42_reg_968_reg[19]_i_1_n_1 ;
  wire \add_ln700_42_reg_968_reg[19]_i_1_n_2 ;
  wire \add_ln700_42_reg_968_reg[19]_i_1_n_3 ;
  wire \add_ln700_42_reg_968_reg[23]_i_1_n_0 ;
  wire \add_ln700_42_reg_968_reg[23]_i_1_n_1 ;
  wire \add_ln700_42_reg_968_reg[23]_i_1_n_2 ;
  wire \add_ln700_42_reg_968_reg[23]_i_1_n_3 ;
  wire \add_ln700_42_reg_968_reg[27]_i_1_n_0 ;
  wire \add_ln700_42_reg_968_reg[27]_i_1_n_1 ;
  wire \add_ln700_42_reg_968_reg[27]_i_1_n_2 ;
  wire \add_ln700_42_reg_968_reg[27]_i_1_n_3 ;
  wire \add_ln700_42_reg_968_reg[31]_i_1_n_1 ;
  wire \add_ln700_42_reg_968_reg[31]_i_1_n_2 ;
  wire \add_ln700_42_reg_968_reg[31]_i_1_n_3 ;
  wire \add_ln700_42_reg_968_reg[3]_i_1_n_0 ;
  wire \add_ln700_42_reg_968_reg[3]_i_1_n_1 ;
  wire \add_ln700_42_reg_968_reg[3]_i_1_n_2 ;
  wire \add_ln700_42_reg_968_reg[3]_i_1_n_3 ;
  wire \add_ln700_42_reg_968_reg[7]_i_1_n_0 ;
  wire \add_ln700_42_reg_968_reg[7]_i_1_n_1 ;
  wire \add_ln700_42_reg_968_reg[7]_i_1_n_2 ;
  wire \add_ln700_42_reg_968_reg[7]_i_1_n_3 ;
  wire [31:0]add_ln700_44_fu_731_p2;
  wire [31:0]add_ln700_44_reg_1003;
  wire \add_ln700_44_reg_1003[11]_i_11_n_0 ;
  wire \add_ln700_44_reg_1003[11]_i_12_n_0 ;
  wire \add_ln700_44_reg_1003[11]_i_13_n_0 ;
  wire \add_ln700_44_reg_1003[11]_i_14_n_0 ;
  wire \add_ln700_44_reg_1003[11]_i_15_n_0 ;
  wire \add_ln700_44_reg_1003[11]_i_16_n_0 ;
  wire \add_ln700_44_reg_1003[11]_i_17_n_0 ;
  wire \add_ln700_44_reg_1003[11]_i_18_n_0 ;
  wire \add_ln700_44_reg_1003[11]_i_2_n_0 ;
  wire \add_ln700_44_reg_1003[11]_i_3_n_0 ;
  wire \add_ln700_44_reg_1003[11]_i_4_n_0 ;
  wire \add_ln700_44_reg_1003[11]_i_5_n_0 ;
  wire \add_ln700_44_reg_1003[11]_i_6_n_0 ;
  wire \add_ln700_44_reg_1003[11]_i_7_n_0 ;
  wire \add_ln700_44_reg_1003[11]_i_8_n_0 ;
  wire \add_ln700_44_reg_1003[11]_i_9_n_0 ;
  wire \add_ln700_44_reg_1003[15]_i_11_n_0 ;
  wire \add_ln700_44_reg_1003[15]_i_12_n_0 ;
  wire \add_ln700_44_reg_1003[15]_i_13_n_0 ;
  wire \add_ln700_44_reg_1003[15]_i_14_n_0 ;
  wire \add_ln700_44_reg_1003[15]_i_15_n_0 ;
  wire \add_ln700_44_reg_1003[15]_i_16_n_0 ;
  wire \add_ln700_44_reg_1003[15]_i_17_n_0 ;
  wire \add_ln700_44_reg_1003[15]_i_18_n_0 ;
  wire \add_ln700_44_reg_1003[15]_i_2_n_0 ;
  wire \add_ln700_44_reg_1003[15]_i_3_n_0 ;
  wire \add_ln700_44_reg_1003[15]_i_4_n_0 ;
  wire \add_ln700_44_reg_1003[15]_i_5_n_0 ;
  wire \add_ln700_44_reg_1003[15]_i_6_n_0 ;
  wire \add_ln700_44_reg_1003[15]_i_7_n_0 ;
  wire \add_ln700_44_reg_1003[15]_i_8_n_0 ;
  wire \add_ln700_44_reg_1003[15]_i_9_n_0 ;
  wire \add_ln700_44_reg_1003[19]_i_11_n_0 ;
  wire \add_ln700_44_reg_1003[19]_i_12_n_0 ;
  wire \add_ln700_44_reg_1003[19]_i_13_n_0 ;
  wire \add_ln700_44_reg_1003[19]_i_14_n_0 ;
  wire \add_ln700_44_reg_1003[19]_i_15_n_0 ;
  wire \add_ln700_44_reg_1003[19]_i_16_n_0 ;
  wire \add_ln700_44_reg_1003[19]_i_17_n_0 ;
  wire \add_ln700_44_reg_1003[19]_i_18_n_0 ;
  wire \add_ln700_44_reg_1003[19]_i_2_n_0 ;
  wire \add_ln700_44_reg_1003[19]_i_3_n_0 ;
  wire \add_ln700_44_reg_1003[19]_i_4_n_0 ;
  wire \add_ln700_44_reg_1003[19]_i_5_n_0 ;
  wire \add_ln700_44_reg_1003[19]_i_6_n_0 ;
  wire \add_ln700_44_reg_1003[19]_i_7_n_0 ;
  wire \add_ln700_44_reg_1003[19]_i_8_n_0 ;
  wire \add_ln700_44_reg_1003[19]_i_9_n_0 ;
  wire \add_ln700_44_reg_1003[23]_i_11_n_0 ;
  wire \add_ln700_44_reg_1003[23]_i_12_n_0 ;
  wire \add_ln700_44_reg_1003[23]_i_13_n_0 ;
  wire \add_ln700_44_reg_1003[23]_i_14_n_0 ;
  wire \add_ln700_44_reg_1003[23]_i_15_n_0 ;
  wire \add_ln700_44_reg_1003[23]_i_16_n_0 ;
  wire \add_ln700_44_reg_1003[23]_i_17_n_0 ;
  wire \add_ln700_44_reg_1003[23]_i_18_n_0 ;
  wire \add_ln700_44_reg_1003[23]_i_2_n_0 ;
  wire \add_ln700_44_reg_1003[23]_i_3_n_0 ;
  wire \add_ln700_44_reg_1003[23]_i_4_n_0 ;
  wire \add_ln700_44_reg_1003[23]_i_5_n_0 ;
  wire \add_ln700_44_reg_1003[23]_i_6_n_0 ;
  wire \add_ln700_44_reg_1003[23]_i_7_n_0 ;
  wire \add_ln700_44_reg_1003[23]_i_8_n_0 ;
  wire \add_ln700_44_reg_1003[23]_i_9_n_0 ;
  wire \add_ln700_44_reg_1003[27]_i_11_n_0 ;
  wire \add_ln700_44_reg_1003[27]_i_12_n_0 ;
  wire \add_ln700_44_reg_1003[27]_i_13_n_0 ;
  wire \add_ln700_44_reg_1003[27]_i_14_n_0 ;
  wire \add_ln700_44_reg_1003[27]_i_15_n_0 ;
  wire \add_ln700_44_reg_1003[27]_i_16_n_0 ;
  wire \add_ln700_44_reg_1003[27]_i_17_n_0 ;
  wire \add_ln700_44_reg_1003[27]_i_18_n_0 ;
  wire \add_ln700_44_reg_1003[27]_i_2_n_0 ;
  wire \add_ln700_44_reg_1003[27]_i_3_n_0 ;
  wire \add_ln700_44_reg_1003[27]_i_4_n_0 ;
  wire \add_ln700_44_reg_1003[27]_i_5_n_0 ;
  wire \add_ln700_44_reg_1003[27]_i_6_n_0 ;
  wire \add_ln700_44_reg_1003[27]_i_7_n_0 ;
  wire \add_ln700_44_reg_1003[27]_i_8_n_0 ;
  wire \add_ln700_44_reg_1003[27]_i_9_n_0 ;
  wire \add_ln700_44_reg_1003[31]_i_11_n_0 ;
  wire \add_ln700_44_reg_1003[31]_i_12_n_0 ;
  wire \add_ln700_44_reg_1003[31]_i_13_n_0 ;
  wire \add_ln700_44_reg_1003[31]_i_14_n_0 ;
  wire \add_ln700_44_reg_1003[31]_i_15_n_0 ;
  wire \add_ln700_44_reg_1003[31]_i_16_n_0 ;
  wire \add_ln700_44_reg_1003[31]_i_17_n_0 ;
  wire \add_ln700_44_reg_1003[31]_i_18_n_0 ;
  wire \add_ln700_44_reg_1003[31]_i_19_n_0 ;
  wire \add_ln700_44_reg_1003[31]_i_20_n_0 ;
  wire \add_ln700_44_reg_1003[31]_i_21_n_0 ;
  wire \add_ln700_44_reg_1003[31]_i_22_n_0 ;
  wire \add_ln700_44_reg_1003[31]_i_23_n_0 ;
  wire \add_ln700_44_reg_1003[31]_i_24_n_0 ;
  wire \add_ln700_44_reg_1003[31]_i_25_n_0 ;
  wire \add_ln700_44_reg_1003[31]_i_2_n_0 ;
  wire \add_ln700_44_reg_1003[31]_i_3_n_0 ;
  wire \add_ln700_44_reg_1003[31]_i_4_n_0 ;
  wire \add_ln700_44_reg_1003[31]_i_5_n_0 ;
  wire \add_ln700_44_reg_1003[31]_i_6_n_0 ;
  wire \add_ln700_44_reg_1003[31]_i_7_n_0 ;
  wire \add_ln700_44_reg_1003[31]_i_8_n_0 ;
  wire \add_ln700_44_reg_1003[3]_i_10_n_0 ;
  wire \add_ln700_44_reg_1003[3]_i_11_n_0 ;
  wire \add_ln700_44_reg_1003[3]_i_12_n_0 ;
  wire \add_ln700_44_reg_1003[3]_i_13_n_0 ;
  wire \add_ln700_44_reg_1003[3]_i_14_n_0 ;
  wire \add_ln700_44_reg_1003[3]_i_15_n_0 ;
  wire \add_ln700_44_reg_1003[3]_i_2_n_0 ;
  wire \add_ln700_44_reg_1003[3]_i_4_n_0 ;
  wire \add_ln700_44_reg_1003[3]_i_5_n_0 ;
  wire \add_ln700_44_reg_1003[3]_i_6_n_0 ;
  wire \add_ln700_44_reg_1003[3]_i_7_n_0 ;
  wire \add_ln700_44_reg_1003[3]_i_8_n_0 ;
  wire \add_ln700_44_reg_1003[3]_i_9_n_0 ;
  wire \add_ln700_44_reg_1003[7]_i_2_n_0 ;
  wire \add_ln700_44_reg_1003[7]_i_3_n_0 ;
  wire \add_ln700_44_reg_1003[7]_i_4_n_0 ;
  wire \add_ln700_44_reg_1003[7]_i_5_n_0 ;
  wire \add_ln700_44_reg_1003[7]_i_6_n_0 ;
  wire \add_ln700_44_reg_1003[7]_i_7_n_0 ;
  wire \add_ln700_44_reg_1003[7]_i_8_n_0 ;
  wire \add_ln700_44_reg_1003[7]_i_9_n_0 ;
  wire \add_ln700_44_reg_1003_reg[11]_i_10_n_0 ;
  wire \add_ln700_44_reg_1003_reg[11]_i_10_n_1 ;
  wire \add_ln700_44_reg_1003_reg[11]_i_10_n_2 ;
  wire \add_ln700_44_reg_1003_reg[11]_i_10_n_3 ;
  wire \add_ln700_44_reg_1003_reg[11]_i_10_n_4 ;
  wire \add_ln700_44_reg_1003_reg[11]_i_10_n_5 ;
  wire \add_ln700_44_reg_1003_reg[11]_i_10_n_6 ;
  wire \add_ln700_44_reg_1003_reg[11]_i_10_n_7 ;
  wire \add_ln700_44_reg_1003_reg[11]_i_1_n_0 ;
  wire \add_ln700_44_reg_1003_reg[11]_i_1_n_1 ;
  wire \add_ln700_44_reg_1003_reg[11]_i_1_n_2 ;
  wire \add_ln700_44_reg_1003_reg[11]_i_1_n_3 ;
  wire \add_ln700_44_reg_1003_reg[15]_i_10_n_0 ;
  wire \add_ln700_44_reg_1003_reg[15]_i_10_n_1 ;
  wire \add_ln700_44_reg_1003_reg[15]_i_10_n_2 ;
  wire \add_ln700_44_reg_1003_reg[15]_i_10_n_3 ;
  wire \add_ln700_44_reg_1003_reg[15]_i_10_n_4 ;
  wire \add_ln700_44_reg_1003_reg[15]_i_10_n_5 ;
  wire \add_ln700_44_reg_1003_reg[15]_i_10_n_6 ;
  wire \add_ln700_44_reg_1003_reg[15]_i_10_n_7 ;
  wire \add_ln700_44_reg_1003_reg[15]_i_1_n_0 ;
  wire \add_ln700_44_reg_1003_reg[15]_i_1_n_1 ;
  wire \add_ln700_44_reg_1003_reg[15]_i_1_n_2 ;
  wire \add_ln700_44_reg_1003_reg[15]_i_1_n_3 ;
  wire \add_ln700_44_reg_1003_reg[19]_i_10_n_0 ;
  wire \add_ln700_44_reg_1003_reg[19]_i_10_n_1 ;
  wire \add_ln700_44_reg_1003_reg[19]_i_10_n_2 ;
  wire \add_ln700_44_reg_1003_reg[19]_i_10_n_3 ;
  wire \add_ln700_44_reg_1003_reg[19]_i_10_n_4 ;
  wire \add_ln700_44_reg_1003_reg[19]_i_10_n_5 ;
  wire \add_ln700_44_reg_1003_reg[19]_i_10_n_6 ;
  wire \add_ln700_44_reg_1003_reg[19]_i_10_n_7 ;
  wire \add_ln700_44_reg_1003_reg[19]_i_1_n_0 ;
  wire \add_ln700_44_reg_1003_reg[19]_i_1_n_1 ;
  wire \add_ln700_44_reg_1003_reg[19]_i_1_n_2 ;
  wire \add_ln700_44_reg_1003_reg[19]_i_1_n_3 ;
  wire \add_ln700_44_reg_1003_reg[23]_i_10_n_0 ;
  wire \add_ln700_44_reg_1003_reg[23]_i_10_n_1 ;
  wire \add_ln700_44_reg_1003_reg[23]_i_10_n_2 ;
  wire \add_ln700_44_reg_1003_reg[23]_i_10_n_3 ;
  wire \add_ln700_44_reg_1003_reg[23]_i_10_n_4 ;
  wire \add_ln700_44_reg_1003_reg[23]_i_10_n_5 ;
  wire \add_ln700_44_reg_1003_reg[23]_i_10_n_6 ;
  wire \add_ln700_44_reg_1003_reg[23]_i_10_n_7 ;
  wire \add_ln700_44_reg_1003_reg[23]_i_1_n_0 ;
  wire \add_ln700_44_reg_1003_reg[23]_i_1_n_1 ;
  wire \add_ln700_44_reg_1003_reg[23]_i_1_n_2 ;
  wire \add_ln700_44_reg_1003_reg[23]_i_1_n_3 ;
  wire \add_ln700_44_reg_1003_reg[27]_i_10_n_0 ;
  wire \add_ln700_44_reg_1003_reg[27]_i_10_n_1 ;
  wire \add_ln700_44_reg_1003_reg[27]_i_10_n_2 ;
  wire \add_ln700_44_reg_1003_reg[27]_i_10_n_3 ;
  wire \add_ln700_44_reg_1003_reg[27]_i_10_n_4 ;
  wire \add_ln700_44_reg_1003_reg[27]_i_10_n_5 ;
  wire \add_ln700_44_reg_1003_reg[27]_i_10_n_6 ;
  wire \add_ln700_44_reg_1003_reg[27]_i_10_n_7 ;
  wire \add_ln700_44_reg_1003_reg[27]_i_1_n_0 ;
  wire \add_ln700_44_reg_1003_reg[27]_i_1_n_1 ;
  wire \add_ln700_44_reg_1003_reg[27]_i_1_n_2 ;
  wire \add_ln700_44_reg_1003_reg[27]_i_1_n_3 ;
  wire \add_ln700_44_reg_1003_reg[31]_i_10_n_0 ;
  wire \add_ln700_44_reg_1003_reg[31]_i_10_n_1 ;
  wire \add_ln700_44_reg_1003_reg[31]_i_10_n_2 ;
  wire \add_ln700_44_reg_1003_reg[31]_i_10_n_3 ;
  wire \add_ln700_44_reg_1003_reg[31]_i_10_n_4 ;
  wire \add_ln700_44_reg_1003_reg[31]_i_10_n_5 ;
  wire \add_ln700_44_reg_1003_reg[31]_i_10_n_6 ;
  wire \add_ln700_44_reg_1003_reg[31]_i_10_n_7 ;
  wire \add_ln700_44_reg_1003_reg[31]_i_1_n_1 ;
  wire \add_ln700_44_reg_1003_reg[31]_i_1_n_2 ;
  wire \add_ln700_44_reg_1003_reg[31]_i_1_n_3 ;
  wire \add_ln700_44_reg_1003_reg[31]_i_9_n_1 ;
  wire \add_ln700_44_reg_1003_reg[31]_i_9_n_2 ;
  wire \add_ln700_44_reg_1003_reg[31]_i_9_n_3 ;
  wire \add_ln700_44_reg_1003_reg[31]_i_9_n_4 ;
  wire \add_ln700_44_reg_1003_reg[31]_i_9_n_5 ;
  wire \add_ln700_44_reg_1003_reg[31]_i_9_n_6 ;
  wire \add_ln700_44_reg_1003_reg[31]_i_9_n_7 ;
  wire \add_ln700_44_reg_1003_reg[3]_i_1_n_0 ;
  wire \add_ln700_44_reg_1003_reg[3]_i_1_n_1 ;
  wire \add_ln700_44_reg_1003_reg[3]_i_1_n_2 ;
  wire \add_ln700_44_reg_1003_reg[3]_i_1_n_3 ;
  wire \add_ln700_44_reg_1003_reg[3]_i_3_n_0 ;
  wire \add_ln700_44_reg_1003_reg[3]_i_3_n_1 ;
  wire \add_ln700_44_reg_1003_reg[3]_i_3_n_2 ;
  wire \add_ln700_44_reg_1003_reg[3]_i_3_n_3 ;
  wire \add_ln700_44_reg_1003_reg[3]_i_3_n_4 ;
  wire \add_ln700_44_reg_1003_reg[3]_i_3_n_5 ;
  wire \add_ln700_44_reg_1003_reg[3]_i_3_n_6 ;
  wire \add_ln700_44_reg_1003_reg[3]_i_3_n_7 ;
  wire \add_ln700_44_reg_1003_reg[7]_i_1_n_0 ;
  wire \add_ln700_44_reg_1003_reg[7]_i_1_n_1 ;
  wire \add_ln700_44_reg_1003_reg[7]_i_1_n_2 ;
  wire \add_ln700_44_reg_1003_reg[7]_i_1_n_3 ;
  wire [31:0]add_ln700_47_fu_686_p2;
  wire [31:0]add_ln700_47_reg_973;
  wire \add_ln700_47_reg_973[11]_i_10_n_0 ;
  wire \add_ln700_47_reg_973[11]_i_11_n_0 ;
  wire \add_ln700_47_reg_973[11]_i_12_n_0 ;
  wire \add_ln700_47_reg_973[11]_i_13_n_0 ;
  wire \add_ln700_47_reg_973[11]_i_2_n_0 ;
  wire \add_ln700_47_reg_973[11]_i_3_n_0 ;
  wire \add_ln700_47_reg_973[11]_i_4_n_0 ;
  wire \add_ln700_47_reg_973[11]_i_5_n_0 ;
  wire \add_ln700_47_reg_973[11]_i_6_n_0 ;
  wire \add_ln700_47_reg_973[11]_i_7_n_0 ;
  wire \add_ln700_47_reg_973[11]_i_8_n_0 ;
  wire \add_ln700_47_reg_973[11]_i_9_n_0 ;
  wire \add_ln700_47_reg_973[15]_i_10_n_0 ;
  wire \add_ln700_47_reg_973[15]_i_11_n_0 ;
  wire \add_ln700_47_reg_973[15]_i_12_n_0 ;
  wire \add_ln700_47_reg_973[15]_i_13_n_0 ;
  wire \add_ln700_47_reg_973[15]_i_2_n_0 ;
  wire \add_ln700_47_reg_973[15]_i_3_n_0 ;
  wire \add_ln700_47_reg_973[15]_i_4_n_0 ;
  wire \add_ln700_47_reg_973[15]_i_5_n_0 ;
  wire \add_ln700_47_reg_973[15]_i_6_n_0 ;
  wire \add_ln700_47_reg_973[15]_i_7_n_0 ;
  wire \add_ln700_47_reg_973[15]_i_8_n_0 ;
  wire \add_ln700_47_reg_973[15]_i_9_n_0 ;
  wire \add_ln700_47_reg_973[19]_i_10_n_0 ;
  wire \add_ln700_47_reg_973[19]_i_11_n_0 ;
  wire \add_ln700_47_reg_973[19]_i_12_n_0 ;
  wire \add_ln700_47_reg_973[19]_i_13_n_0 ;
  wire \add_ln700_47_reg_973[19]_i_2_n_0 ;
  wire \add_ln700_47_reg_973[19]_i_3_n_0 ;
  wire \add_ln700_47_reg_973[19]_i_4_n_0 ;
  wire \add_ln700_47_reg_973[19]_i_5_n_0 ;
  wire \add_ln700_47_reg_973[19]_i_6_n_0 ;
  wire \add_ln700_47_reg_973[19]_i_7_n_0 ;
  wire \add_ln700_47_reg_973[19]_i_8_n_0 ;
  wire \add_ln700_47_reg_973[19]_i_9_n_0 ;
  wire \add_ln700_47_reg_973[23]_i_10_n_0 ;
  wire \add_ln700_47_reg_973[23]_i_11_n_0 ;
  wire \add_ln700_47_reg_973[23]_i_12_n_0 ;
  wire \add_ln700_47_reg_973[23]_i_13_n_0 ;
  wire \add_ln700_47_reg_973[23]_i_2_n_0 ;
  wire \add_ln700_47_reg_973[23]_i_3_n_0 ;
  wire \add_ln700_47_reg_973[23]_i_4_n_0 ;
  wire \add_ln700_47_reg_973[23]_i_5_n_0 ;
  wire \add_ln700_47_reg_973[23]_i_6_n_0 ;
  wire \add_ln700_47_reg_973[23]_i_7_n_0 ;
  wire \add_ln700_47_reg_973[23]_i_8_n_0 ;
  wire \add_ln700_47_reg_973[23]_i_9_n_0 ;
  wire \add_ln700_47_reg_973[27]_i_10_n_0 ;
  wire \add_ln700_47_reg_973[27]_i_11_n_0 ;
  wire \add_ln700_47_reg_973[27]_i_12_n_0 ;
  wire \add_ln700_47_reg_973[27]_i_13_n_0 ;
  wire \add_ln700_47_reg_973[27]_i_2_n_0 ;
  wire \add_ln700_47_reg_973[27]_i_3_n_0 ;
  wire \add_ln700_47_reg_973[27]_i_4_n_0 ;
  wire \add_ln700_47_reg_973[27]_i_5_n_0 ;
  wire \add_ln700_47_reg_973[27]_i_6_n_0 ;
  wire \add_ln700_47_reg_973[27]_i_7_n_0 ;
  wire \add_ln700_47_reg_973[27]_i_8_n_0 ;
  wire \add_ln700_47_reg_973[27]_i_9_n_0 ;
  wire \add_ln700_47_reg_973[31]_i_10_n_0 ;
  wire \add_ln700_47_reg_973[31]_i_11_n_0 ;
  wire \add_ln700_47_reg_973[31]_i_12_n_0 ;
  wire \add_ln700_47_reg_973[31]_i_2_n_0 ;
  wire \add_ln700_47_reg_973[31]_i_3_n_0 ;
  wire \add_ln700_47_reg_973[31]_i_4_n_0 ;
  wire \add_ln700_47_reg_973[31]_i_5_n_0 ;
  wire \add_ln700_47_reg_973[31]_i_6_n_0 ;
  wire \add_ln700_47_reg_973[31]_i_7_n_0 ;
  wire \add_ln700_47_reg_973[31]_i_8_n_0 ;
  wire \add_ln700_47_reg_973[31]_i_9_n_0 ;
  wire \add_ln700_47_reg_973[3]_i_2_n_0 ;
  wire \add_ln700_47_reg_973[3]_i_3_n_0 ;
  wire \add_ln700_47_reg_973[3]_i_4_n_0 ;
  wire \add_ln700_47_reg_973[3]_i_5_n_0 ;
  wire \add_ln700_47_reg_973[3]_i_6_n_0 ;
  wire \add_ln700_47_reg_973[3]_i_7_n_0 ;
  wire \add_ln700_47_reg_973[3]_i_8_n_0 ;
  wire \add_ln700_47_reg_973[3]_i_9_n_0 ;
  wire \add_ln700_47_reg_973[7]_i_10_n_0 ;
  wire \add_ln700_47_reg_973[7]_i_11_n_0 ;
  wire \add_ln700_47_reg_973[7]_i_12_n_0 ;
  wire \add_ln700_47_reg_973[7]_i_13_n_0 ;
  wire \add_ln700_47_reg_973[7]_i_2_n_0 ;
  wire \add_ln700_47_reg_973[7]_i_3_n_0 ;
  wire \add_ln700_47_reg_973[7]_i_4_n_0 ;
  wire \add_ln700_47_reg_973[7]_i_5_n_0 ;
  wire \add_ln700_47_reg_973[7]_i_6_n_0 ;
  wire \add_ln700_47_reg_973[7]_i_7_n_0 ;
  wire \add_ln700_47_reg_973[7]_i_8_n_0 ;
  wire \add_ln700_47_reg_973[7]_i_9_n_0 ;
  wire \add_ln700_47_reg_973_reg[11]_i_1_n_0 ;
  wire \add_ln700_47_reg_973_reg[11]_i_1_n_1 ;
  wire \add_ln700_47_reg_973_reg[11]_i_1_n_2 ;
  wire \add_ln700_47_reg_973_reg[11]_i_1_n_3 ;
  wire \add_ln700_47_reg_973_reg[15]_i_1_n_0 ;
  wire \add_ln700_47_reg_973_reg[15]_i_1_n_1 ;
  wire \add_ln700_47_reg_973_reg[15]_i_1_n_2 ;
  wire \add_ln700_47_reg_973_reg[15]_i_1_n_3 ;
  wire \add_ln700_47_reg_973_reg[19]_i_1_n_0 ;
  wire \add_ln700_47_reg_973_reg[19]_i_1_n_1 ;
  wire \add_ln700_47_reg_973_reg[19]_i_1_n_2 ;
  wire \add_ln700_47_reg_973_reg[19]_i_1_n_3 ;
  wire \add_ln700_47_reg_973_reg[23]_i_1_n_0 ;
  wire \add_ln700_47_reg_973_reg[23]_i_1_n_1 ;
  wire \add_ln700_47_reg_973_reg[23]_i_1_n_2 ;
  wire \add_ln700_47_reg_973_reg[23]_i_1_n_3 ;
  wire \add_ln700_47_reg_973_reg[27]_i_1_n_0 ;
  wire \add_ln700_47_reg_973_reg[27]_i_1_n_1 ;
  wire \add_ln700_47_reg_973_reg[27]_i_1_n_2 ;
  wire \add_ln700_47_reg_973_reg[27]_i_1_n_3 ;
  wire \add_ln700_47_reg_973_reg[31]_i_1_n_1 ;
  wire \add_ln700_47_reg_973_reg[31]_i_1_n_2 ;
  wire \add_ln700_47_reg_973_reg[31]_i_1_n_3 ;
  wire \add_ln700_47_reg_973_reg[3]_i_1_n_0 ;
  wire \add_ln700_47_reg_973_reg[3]_i_1_n_1 ;
  wire \add_ln700_47_reg_973_reg[3]_i_1_n_2 ;
  wire \add_ln700_47_reg_973_reg[3]_i_1_n_3 ;
  wire \add_ln700_47_reg_973_reg[7]_i_1_n_0 ;
  wire \add_ln700_47_reg_973_reg[7]_i_1_n_1 ;
  wire \add_ln700_47_reg_973_reg[7]_i_1_n_2 ;
  wire \add_ln700_47_reg_973_reg[7]_i_1_n_3 ;
  wire [31:0]add_ln700_48_reg_978_reg__0;
  wire \add_ln700_49_reg_983[13]_i_2_n_0 ;
  wire \add_ln700_49_reg_983[13]_i_3_n_0 ;
  wire \add_ln700_49_reg_983[13]_i_4_n_0 ;
  wire \add_ln700_49_reg_983[13]_i_5_n_0 ;
  wire \add_ln700_49_reg_983[17]_i_2_n_0 ;
  wire \add_ln700_49_reg_983[17]_i_3_n_0 ;
  wire \add_ln700_49_reg_983[17]_i_4_n_0 ;
  wire \add_ln700_49_reg_983[17]_i_5_n_0 ;
  wire \add_ln700_49_reg_983[21]_i_2_n_0 ;
  wire \add_ln700_49_reg_983[21]_i_3_n_0 ;
  wire \add_ln700_49_reg_983[21]_i_4_n_0 ;
  wire \add_ln700_49_reg_983[21]_i_5_n_0 ;
  wire \add_ln700_49_reg_983[25]_i_2_n_0 ;
  wire \add_ln700_49_reg_983[25]_i_3_n_0 ;
  wire \add_ln700_49_reg_983[25]_i_4_n_0 ;
  wire \add_ln700_49_reg_983[25]_i_5_n_0 ;
  wire \add_ln700_49_reg_983[31]_i_2_n_0 ;
  wire \add_ln700_49_reg_983[31]_i_3_n_0 ;
  wire \add_ln700_49_reg_983[31]_i_4_n_0 ;
  wire \add_ln700_49_reg_983[31]_i_5_n_0 ;
  wire \add_ln700_49_reg_983[5]_i_2_n_0 ;
  wire \add_ln700_49_reg_983[5]_i_3_n_0 ;
  wire \add_ln700_49_reg_983[5]_i_4_n_0 ;
  wire \add_ln700_49_reg_983[5]_i_5_n_0 ;
  wire \add_ln700_49_reg_983[9]_i_2_n_0 ;
  wire \add_ln700_49_reg_983[9]_i_3_n_0 ;
  wire \add_ln700_49_reg_983[9]_i_4_n_0 ;
  wire \add_ln700_49_reg_983[9]_i_5_n_0 ;
  wire \add_ln700_49_reg_983_reg[13]_i_1_n_0 ;
  wire \add_ln700_49_reg_983_reg[13]_i_1_n_1 ;
  wire \add_ln700_49_reg_983_reg[13]_i_1_n_2 ;
  wire \add_ln700_49_reg_983_reg[13]_i_1_n_3 ;
  wire \add_ln700_49_reg_983_reg[17]_i_1_n_0 ;
  wire \add_ln700_49_reg_983_reg[17]_i_1_n_1 ;
  wire \add_ln700_49_reg_983_reg[17]_i_1_n_2 ;
  wire \add_ln700_49_reg_983_reg[17]_i_1_n_3 ;
  wire \add_ln700_49_reg_983_reg[21]_i_1_n_0 ;
  wire \add_ln700_49_reg_983_reg[21]_i_1_n_1 ;
  wire \add_ln700_49_reg_983_reg[21]_i_1_n_2 ;
  wire \add_ln700_49_reg_983_reg[21]_i_1_n_3 ;
  wire \add_ln700_49_reg_983_reg[25]_i_1_n_0 ;
  wire \add_ln700_49_reg_983_reg[25]_i_1_n_1 ;
  wire \add_ln700_49_reg_983_reg[25]_i_1_n_2 ;
  wire \add_ln700_49_reg_983_reg[25]_i_1_n_3 ;
  wire \add_ln700_49_reg_983_reg[31]_i_1_n_1 ;
  wire \add_ln700_49_reg_983_reg[31]_i_1_n_2 ;
  wire \add_ln700_49_reg_983_reg[31]_i_1_n_3 ;
  wire \add_ln700_49_reg_983_reg[5]_i_1_n_0 ;
  wire \add_ln700_49_reg_983_reg[5]_i_1_n_1 ;
  wire \add_ln700_49_reg_983_reg[5]_i_1_n_2 ;
  wire \add_ln700_49_reg_983_reg[5]_i_1_n_3 ;
  wire \add_ln700_49_reg_983_reg[9]_i_1_n_0 ;
  wire \add_ln700_49_reg_983_reg[9]_i_1_n_1 ;
  wire \add_ln700_49_reg_983_reg[9]_i_1_n_2 ;
  wire \add_ln700_49_reg_983_reg[9]_i_1_n_3 ;
  wire \add_ln700_49_reg_983_reg_n_0_[10] ;
  wire \add_ln700_49_reg_983_reg_n_0_[11] ;
  wire \add_ln700_49_reg_983_reg_n_0_[12] ;
  wire \add_ln700_49_reg_983_reg_n_0_[13] ;
  wire \add_ln700_49_reg_983_reg_n_0_[14] ;
  wire \add_ln700_49_reg_983_reg_n_0_[15] ;
  wire \add_ln700_49_reg_983_reg_n_0_[16] ;
  wire \add_ln700_49_reg_983_reg_n_0_[17] ;
  wire \add_ln700_49_reg_983_reg_n_0_[18] ;
  wire \add_ln700_49_reg_983_reg_n_0_[19] ;
  wire \add_ln700_49_reg_983_reg_n_0_[1] ;
  wire \add_ln700_49_reg_983_reg_n_0_[20] ;
  wire \add_ln700_49_reg_983_reg_n_0_[21] ;
  wire \add_ln700_49_reg_983_reg_n_0_[22] ;
  wire \add_ln700_49_reg_983_reg_n_0_[23] ;
  wire \add_ln700_49_reg_983_reg_n_0_[24] ;
  wire \add_ln700_49_reg_983_reg_n_0_[25] ;
  wire \add_ln700_49_reg_983_reg_n_0_[26] ;
  wire \add_ln700_49_reg_983_reg_n_0_[27] ;
  wire \add_ln700_49_reg_983_reg_n_0_[28] ;
  wire \add_ln700_49_reg_983_reg_n_0_[2] ;
  wire \add_ln700_49_reg_983_reg_n_0_[31] ;
  wire \add_ln700_49_reg_983_reg_n_0_[3] ;
  wire \add_ln700_49_reg_983_reg_n_0_[4] ;
  wire \add_ln700_49_reg_983_reg_n_0_[5] ;
  wire \add_ln700_49_reg_983_reg_n_0_[6] ;
  wire \add_ln700_49_reg_983_reg_n_0_[7] ;
  wire \add_ln700_49_reg_983_reg_n_0_[8] ;
  wire \add_ln700_49_reg_983_reg_n_0_[9] ;
  wire [31:0]add_ln700_51_fu_741_p2;
  wire [31:0]add_ln700_51_reg_1008;
  wire \add_ln700_51_reg_1008[11]_i_2_n_0 ;
  wire \add_ln700_51_reg_1008[11]_i_3_n_0 ;
  wire \add_ln700_51_reg_1008[11]_i_4_n_0 ;
  wire \add_ln700_51_reg_1008[11]_i_5_n_0 ;
  wire \add_ln700_51_reg_1008[11]_i_6_n_0 ;
  wire \add_ln700_51_reg_1008[11]_i_7_n_0 ;
  wire \add_ln700_51_reg_1008[11]_i_8_n_0 ;
  wire \add_ln700_51_reg_1008[11]_i_9_n_0 ;
  wire \add_ln700_51_reg_1008[15]_i_2_n_0 ;
  wire \add_ln700_51_reg_1008[15]_i_3_n_0 ;
  wire \add_ln700_51_reg_1008[15]_i_4_n_0 ;
  wire \add_ln700_51_reg_1008[15]_i_5_n_0 ;
  wire \add_ln700_51_reg_1008[15]_i_6_n_0 ;
  wire \add_ln700_51_reg_1008[15]_i_7_n_0 ;
  wire \add_ln700_51_reg_1008[15]_i_8_n_0 ;
  wire \add_ln700_51_reg_1008[15]_i_9_n_0 ;
  wire \add_ln700_51_reg_1008[19]_i_2_n_0 ;
  wire \add_ln700_51_reg_1008[19]_i_3_n_0 ;
  wire \add_ln700_51_reg_1008[19]_i_4_n_0 ;
  wire \add_ln700_51_reg_1008[19]_i_5_n_0 ;
  wire \add_ln700_51_reg_1008[19]_i_6_n_0 ;
  wire \add_ln700_51_reg_1008[19]_i_7_n_0 ;
  wire \add_ln700_51_reg_1008[19]_i_8_n_0 ;
  wire \add_ln700_51_reg_1008[19]_i_9_n_0 ;
  wire \add_ln700_51_reg_1008[23]_i_2_n_0 ;
  wire \add_ln700_51_reg_1008[23]_i_3_n_0 ;
  wire \add_ln700_51_reg_1008[23]_i_4_n_0 ;
  wire \add_ln700_51_reg_1008[23]_i_5_n_0 ;
  wire \add_ln700_51_reg_1008[23]_i_6_n_0 ;
  wire \add_ln700_51_reg_1008[23]_i_7_n_0 ;
  wire \add_ln700_51_reg_1008[23]_i_8_n_0 ;
  wire \add_ln700_51_reg_1008[23]_i_9_n_0 ;
  wire \add_ln700_51_reg_1008[27]_i_2_n_0 ;
  wire \add_ln700_51_reg_1008[27]_i_3_n_0 ;
  wire \add_ln700_51_reg_1008[27]_i_4_n_0 ;
  wire \add_ln700_51_reg_1008[27]_i_5_n_0 ;
  wire \add_ln700_51_reg_1008[27]_i_6_n_0 ;
  wire \add_ln700_51_reg_1008[27]_i_7_n_0 ;
  wire \add_ln700_51_reg_1008[27]_i_8_n_0 ;
  wire \add_ln700_51_reg_1008[27]_i_9_n_0 ;
  wire \add_ln700_51_reg_1008[31]_i_2_n_0 ;
  wire \add_ln700_51_reg_1008[31]_i_3_n_0 ;
  wire \add_ln700_51_reg_1008[31]_i_4_n_0 ;
  wire \add_ln700_51_reg_1008[31]_i_5_n_0 ;
  wire \add_ln700_51_reg_1008[31]_i_6_n_0 ;
  wire \add_ln700_51_reg_1008[31]_i_7_n_0 ;
  wire \add_ln700_51_reg_1008[31]_i_8_n_0 ;
  wire \add_ln700_51_reg_1008[3]_i_2_n_0 ;
  wire \add_ln700_51_reg_1008[3]_i_3_n_0 ;
  wire \add_ln700_51_reg_1008[3]_i_4_n_0 ;
  wire \add_ln700_51_reg_1008[3]_i_5_n_0 ;
  wire \add_ln700_51_reg_1008[3]_i_6_n_0 ;
  wire \add_ln700_51_reg_1008[3]_i_7_n_0 ;
  wire \add_ln700_51_reg_1008[3]_i_8_n_0 ;
  wire \add_ln700_51_reg_1008[7]_i_2_n_0 ;
  wire \add_ln700_51_reg_1008[7]_i_3_n_0 ;
  wire \add_ln700_51_reg_1008[7]_i_4_n_0 ;
  wire \add_ln700_51_reg_1008[7]_i_5_n_0 ;
  wire \add_ln700_51_reg_1008[7]_i_6_n_0 ;
  wire \add_ln700_51_reg_1008[7]_i_7_n_0 ;
  wire \add_ln700_51_reg_1008[7]_i_8_n_0 ;
  wire \add_ln700_51_reg_1008[7]_i_9_n_0 ;
  wire \add_ln700_51_reg_1008_reg[11]_i_1_n_0 ;
  wire \add_ln700_51_reg_1008_reg[11]_i_1_n_1 ;
  wire \add_ln700_51_reg_1008_reg[11]_i_1_n_2 ;
  wire \add_ln700_51_reg_1008_reg[11]_i_1_n_3 ;
  wire \add_ln700_51_reg_1008_reg[15]_i_1_n_0 ;
  wire \add_ln700_51_reg_1008_reg[15]_i_1_n_1 ;
  wire \add_ln700_51_reg_1008_reg[15]_i_1_n_2 ;
  wire \add_ln700_51_reg_1008_reg[15]_i_1_n_3 ;
  wire \add_ln700_51_reg_1008_reg[19]_i_1_n_0 ;
  wire \add_ln700_51_reg_1008_reg[19]_i_1_n_1 ;
  wire \add_ln700_51_reg_1008_reg[19]_i_1_n_2 ;
  wire \add_ln700_51_reg_1008_reg[19]_i_1_n_3 ;
  wire \add_ln700_51_reg_1008_reg[23]_i_1_n_0 ;
  wire \add_ln700_51_reg_1008_reg[23]_i_1_n_1 ;
  wire \add_ln700_51_reg_1008_reg[23]_i_1_n_2 ;
  wire \add_ln700_51_reg_1008_reg[23]_i_1_n_3 ;
  wire \add_ln700_51_reg_1008_reg[27]_i_1_n_0 ;
  wire \add_ln700_51_reg_1008_reg[27]_i_1_n_1 ;
  wire \add_ln700_51_reg_1008_reg[27]_i_1_n_2 ;
  wire \add_ln700_51_reg_1008_reg[27]_i_1_n_3 ;
  wire \add_ln700_51_reg_1008_reg[31]_i_1_n_1 ;
  wire \add_ln700_51_reg_1008_reg[31]_i_1_n_2 ;
  wire \add_ln700_51_reg_1008_reg[31]_i_1_n_3 ;
  wire \add_ln700_51_reg_1008_reg[3]_i_1_n_0 ;
  wire \add_ln700_51_reg_1008_reg[3]_i_1_n_1 ;
  wire \add_ln700_51_reg_1008_reg[3]_i_1_n_2 ;
  wire \add_ln700_51_reg_1008_reg[3]_i_1_n_3 ;
  wire \add_ln700_51_reg_1008_reg[7]_i_1_n_0 ;
  wire \add_ln700_51_reg_1008_reg[7]_i_1_n_1 ;
  wire \add_ln700_51_reg_1008_reg[7]_i_1_n_2 ;
  wire \add_ln700_51_reg_1008_reg[7]_i_1_n_3 ;
  wire [31:0]add_ln700_54_fu_708_p2;
  wire [31:0]add_ln700_54_reg_988;
  wire \add_ln700_54_reg_988[11]_i_10_n_0 ;
  wire \add_ln700_54_reg_988[11]_i_11_n_0 ;
  wire \add_ln700_54_reg_988[11]_i_12_n_0 ;
  wire \add_ln700_54_reg_988[11]_i_13_n_0 ;
  wire \add_ln700_54_reg_988[11]_i_2_n_0 ;
  wire \add_ln700_54_reg_988[11]_i_3_n_0 ;
  wire \add_ln700_54_reg_988[11]_i_4_n_0 ;
  wire \add_ln700_54_reg_988[11]_i_5_n_0 ;
  wire \add_ln700_54_reg_988[11]_i_6_n_0 ;
  wire \add_ln700_54_reg_988[11]_i_7_n_0 ;
  wire \add_ln700_54_reg_988[11]_i_8_n_0 ;
  wire \add_ln700_54_reg_988[11]_i_9_n_0 ;
  wire \add_ln700_54_reg_988[15]_i_10_n_0 ;
  wire \add_ln700_54_reg_988[15]_i_11_n_0 ;
  wire \add_ln700_54_reg_988[15]_i_12_n_0 ;
  wire \add_ln700_54_reg_988[15]_i_13_n_0 ;
  wire \add_ln700_54_reg_988[15]_i_2_n_0 ;
  wire \add_ln700_54_reg_988[15]_i_3_n_0 ;
  wire \add_ln700_54_reg_988[15]_i_4_n_0 ;
  wire \add_ln700_54_reg_988[15]_i_5_n_0 ;
  wire \add_ln700_54_reg_988[15]_i_6_n_0 ;
  wire \add_ln700_54_reg_988[15]_i_7_n_0 ;
  wire \add_ln700_54_reg_988[15]_i_8_n_0 ;
  wire \add_ln700_54_reg_988[15]_i_9_n_0 ;
  wire \add_ln700_54_reg_988[19]_i_10_n_0 ;
  wire \add_ln700_54_reg_988[19]_i_11_n_0 ;
  wire \add_ln700_54_reg_988[19]_i_12_n_0 ;
  wire \add_ln700_54_reg_988[19]_i_13_n_0 ;
  wire \add_ln700_54_reg_988[19]_i_2_n_0 ;
  wire \add_ln700_54_reg_988[19]_i_3_n_0 ;
  wire \add_ln700_54_reg_988[19]_i_4_n_0 ;
  wire \add_ln700_54_reg_988[19]_i_5_n_0 ;
  wire \add_ln700_54_reg_988[19]_i_6_n_0 ;
  wire \add_ln700_54_reg_988[19]_i_7_n_0 ;
  wire \add_ln700_54_reg_988[19]_i_8_n_0 ;
  wire \add_ln700_54_reg_988[19]_i_9_n_0 ;
  wire \add_ln700_54_reg_988[23]_i_10_n_0 ;
  wire \add_ln700_54_reg_988[23]_i_11_n_0 ;
  wire \add_ln700_54_reg_988[23]_i_12_n_0 ;
  wire \add_ln700_54_reg_988[23]_i_13_n_0 ;
  wire \add_ln700_54_reg_988[23]_i_2_n_0 ;
  wire \add_ln700_54_reg_988[23]_i_3_n_0 ;
  wire \add_ln700_54_reg_988[23]_i_4_n_0 ;
  wire \add_ln700_54_reg_988[23]_i_5_n_0 ;
  wire \add_ln700_54_reg_988[23]_i_6_n_0 ;
  wire \add_ln700_54_reg_988[23]_i_7_n_0 ;
  wire \add_ln700_54_reg_988[23]_i_8_n_0 ;
  wire \add_ln700_54_reg_988[23]_i_9_n_0 ;
  wire \add_ln700_54_reg_988[27]_i_10_n_0 ;
  wire \add_ln700_54_reg_988[27]_i_11_n_0 ;
  wire \add_ln700_54_reg_988[27]_i_12_n_0 ;
  wire \add_ln700_54_reg_988[27]_i_13_n_0 ;
  wire \add_ln700_54_reg_988[27]_i_14_n_0 ;
  wire \add_ln700_54_reg_988[27]_i_15_n_0 ;
  wire \add_ln700_54_reg_988[27]_i_2_n_0 ;
  wire \add_ln700_54_reg_988[27]_i_3_n_0 ;
  wire \add_ln700_54_reg_988[27]_i_4_n_0 ;
  wire \add_ln700_54_reg_988[27]_i_5_n_0 ;
  wire \add_ln700_54_reg_988[27]_i_6_n_0 ;
  wire \add_ln700_54_reg_988[27]_i_7_n_0 ;
  wire \add_ln700_54_reg_988[27]_i_8_n_0 ;
  wire \add_ln700_54_reg_988[27]_i_9_n_0 ;
  wire \add_ln700_54_reg_988[3]_i_2_n_0 ;
  wire \add_ln700_54_reg_988[3]_i_3_n_0 ;
  wire \add_ln700_54_reg_988[3]_i_4_n_0 ;
  wire \add_ln700_54_reg_988[3]_i_5_n_0 ;
  wire \add_ln700_54_reg_988[3]_i_6_n_0 ;
  wire \add_ln700_54_reg_988[3]_i_7_n_0 ;
  wire \add_ln700_54_reg_988[3]_i_8_n_0 ;
  wire \add_ln700_54_reg_988[3]_i_9_n_0 ;
  wire \add_ln700_54_reg_988[7]_i_10_n_0 ;
  wire \add_ln700_54_reg_988[7]_i_11_n_0 ;
  wire \add_ln700_54_reg_988[7]_i_12_n_0 ;
  wire \add_ln700_54_reg_988[7]_i_13_n_0 ;
  wire \add_ln700_54_reg_988[7]_i_2_n_0 ;
  wire \add_ln700_54_reg_988[7]_i_3_n_0 ;
  wire \add_ln700_54_reg_988[7]_i_4_n_0 ;
  wire \add_ln700_54_reg_988[7]_i_5_n_0 ;
  wire \add_ln700_54_reg_988[7]_i_6_n_0 ;
  wire \add_ln700_54_reg_988[7]_i_7_n_0 ;
  wire \add_ln700_54_reg_988[7]_i_8_n_0 ;
  wire \add_ln700_54_reg_988[7]_i_9_n_0 ;
  wire \add_ln700_54_reg_988_reg[11]_i_1_n_0 ;
  wire \add_ln700_54_reg_988_reg[11]_i_1_n_1 ;
  wire \add_ln700_54_reg_988_reg[11]_i_1_n_2 ;
  wire \add_ln700_54_reg_988_reg[11]_i_1_n_3 ;
  wire \add_ln700_54_reg_988_reg[15]_i_1_n_0 ;
  wire \add_ln700_54_reg_988_reg[15]_i_1_n_1 ;
  wire \add_ln700_54_reg_988_reg[15]_i_1_n_2 ;
  wire \add_ln700_54_reg_988_reg[15]_i_1_n_3 ;
  wire \add_ln700_54_reg_988_reg[19]_i_1_n_0 ;
  wire \add_ln700_54_reg_988_reg[19]_i_1_n_1 ;
  wire \add_ln700_54_reg_988_reg[19]_i_1_n_2 ;
  wire \add_ln700_54_reg_988_reg[19]_i_1_n_3 ;
  wire \add_ln700_54_reg_988_reg[23]_i_1_n_0 ;
  wire \add_ln700_54_reg_988_reg[23]_i_1_n_1 ;
  wire \add_ln700_54_reg_988_reg[23]_i_1_n_2 ;
  wire \add_ln700_54_reg_988_reg[23]_i_1_n_3 ;
  wire \add_ln700_54_reg_988_reg[27]_i_1_n_0 ;
  wire \add_ln700_54_reg_988_reg[27]_i_1_n_1 ;
  wire \add_ln700_54_reg_988_reg[27]_i_1_n_2 ;
  wire \add_ln700_54_reg_988_reg[27]_i_1_n_3 ;
  wire \add_ln700_54_reg_988_reg[3]_i_1_n_0 ;
  wire \add_ln700_54_reg_988_reg[3]_i_1_n_1 ;
  wire \add_ln700_54_reg_988_reg[3]_i_1_n_2 ;
  wire \add_ln700_54_reg_988_reg[3]_i_1_n_3 ;
  wire \add_ln700_54_reg_988_reg[7]_i_1_n_0 ;
  wire \add_ln700_54_reg_988_reg[7]_i_1_n_1 ;
  wire \add_ln700_54_reg_988_reg[7]_i_1_n_2 ;
  wire \add_ln700_54_reg_988_reg[7]_i_1_n_3 ;
  wire [31:1]add_ln700_55_fu_714_p2;
  wire [31:0]add_ln700_55_reg_993;
  wire \add_ln700_55_reg_993[31]_i_2_n_0 ;
  wire add_ln700_56_reg_9980;
  wire add_ln700_56_reg_998_reg_n_100;
  wire add_ln700_56_reg_998_reg_n_101;
  wire add_ln700_56_reg_998_reg_n_102;
  wire add_ln700_56_reg_998_reg_n_103;
  wire add_ln700_56_reg_998_reg_n_104;
  wire add_ln700_56_reg_998_reg_n_105;
  wire add_ln700_56_reg_998_reg_n_80;
  wire add_ln700_56_reg_998_reg_n_81;
  wire add_ln700_56_reg_998_reg_n_82;
  wire add_ln700_56_reg_998_reg_n_83;
  wire add_ln700_56_reg_998_reg_n_84;
  wire add_ln700_56_reg_998_reg_n_85;
  wire add_ln700_56_reg_998_reg_n_86;
  wire add_ln700_56_reg_998_reg_n_87;
  wire add_ln700_56_reg_998_reg_n_88;
  wire add_ln700_56_reg_998_reg_n_89;
  wire add_ln700_56_reg_998_reg_n_90;
  wire add_ln700_56_reg_998_reg_n_91;
  wire add_ln700_56_reg_998_reg_n_92;
  wire add_ln700_56_reg_998_reg_n_93;
  wire add_ln700_56_reg_998_reg_n_94;
  wire add_ln700_56_reg_998_reg_n_95;
  wire add_ln700_56_reg_998_reg_n_96;
  wire add_ln700_56_reg_998_reg_n_97;
  wire add_ln700_56_reg_998_reg_n_98;
  wire add_ln700_56_reg_998_reg_n_99;
  wire [31:0]add_ln700_58_fu_754_p2;
  wire [31:0]add_ln700_58_reg_1013;
  wire \add_ln700_58_reg_1013[11]_i_2_n_0 ;
  wire \add_ln700_58_reg_1013[11]_i_3_n_0 ;
  wire \add_ln700_58_reg_1013[11]_i_4_n_0 ;
  wire \add_ln700_58_reg_1013[11]_i_5_n_0 ;
  wire \add_ln700_58_reg_1013[11]_i_6_n_0 ;
  wire \add_ln700_58_reg_1013[11]_i_7_n_0 ;
  wire \add_ln700_58_reg_1013[11]_i_8_n_0 ;
  wire \add_ln700_58_reg_1013[11]_i_9_n_0 ;
  wire \add_ln700_58_reg_1013[15]_i_2_n_0 ;
  wire \add_ln700_58_reg_1013[15]_i_3_n_0 ;
  wire \add_ln700_58_reg_1013[15]_i_4_n_0 ;
  wire \add_ln700_58_reg_1013[15]_i_5_n_0 ;
  wire \add_ln700_58_reg_1013[15]_i_6_n_0 ;
  wire \add_ln700_58_reg_1013[15]_i_7_n_0 ;
  wire \add_ln700_58_reg_1013[15]_i_8_n_0 ;
  wire \add_ln700_58_reg_1013[15]_i_9_n_0 ;
  wire \add_ln700_58_reg_1013[19]_i_2_n_0 ;
  wire \add_ln700_58_reg_1013[19]_i_3_n_0 ;
  wire \add_ln700_58_reg_1013[19]_i_4_n_0 ;
  wire \add_ln700_58_reg_1013[19]_i_5_n_0 ;
  wire \add_ln700_58_reg_1013[19]_i_6_n_0 ;
  wire \add_ln700_58_reg_1013[19]_i_7_n_0 ;
  wire \add_ln700_58_reg_1013[19]_i_8_n_0 ;
  wire \add_ln700_58_reg_1013[19]_i_9_n_0 ;
  wire \add_ln700_58_reg_1013[23]_i_2_n_0 ;
  wire \add_ln700_58_reg_1013[23]_i_3_n_0 ;
  wire \add_ln700_58_reg_1013[23]_i_4_n_0 ;
  wire \add_ln700_58_reg_1013[23]_i_5_n_0 ;
  wire \add_ln700_58_reg_1013[23]_i_6_n_0 ;
  wire \add_ln700_58_reg_1013[23]_i_7_n_0 ;
  wire \add_ln700_58_reg_1013[23]_i_8_n_0 ;
  wire \add_ln700_58_reg_1013[23]_i_9_n_0 ;
  wire \add_ln700_58_reg_1013[27]_i_2_n_0 ;
  wire \add_ln700_58_reg_1013[27]_i_3_n_0 ;
  wire \add_ln700_58_reg_1013[27]_i_4_n_0 ;
  wire \add_ln700_58_reg_1013[27]_i_5_n_0 ;
  wire \add_ln700_58_reg_1013[27]_i_6_n_0 ;
  wire \add_ln700_58_reg_1013[27]_i_7_n_0 ;
  wire \add_ln700_58_reg_1013[27]_i_8_n_0 ;
  wire \add_ln700_58_reg_1013[27]_i_9_n_0 ;
  wire \add_ln700_58_reg_1013[31]_i_2_n_0 ;
  wire \add_ln700_58_reg_1013[31]_i_3_n_0 ;
  wire \add_ln700_58_reg_1013[31]_i_4_n_0 ;
  wire \add_ln700_58_reg_1013[31]_i_5_n_0 ;
  wire \add_ln700_58_reg_1013[31]_i_6_n_0 ;
  wire \add_ln700_58_reg_1013[3]_i_2_n_0 ;
  wire \add_ln700_58_reg_1013[3]_i_3_n_0 ;
  wire \add_ln700_58_reg_1013[3]_i_4_n_0 ;
  wire \add_ln700_58_reg_1013[3]_i_5_n_0 ;
  wire \add_ln700_58_reg_1013[3]_i_6_n_0 ;
  wire \add_ln700_58_reg_1013[3]_i_7_n_0 ;
  wire \add_ln700_58_reg_1013[3]_i_8_n_0 ;
  wire \add_ln700_58_reg_1013[7]_i_2_n_0 ;
  wire \add_ln700_58_reg_1013[7]_i_3_n_0 ;
  wire \add_ln700_58_reg_1013[7]_i_4_n_0 ;
  wire \add_ln700_58_reg_1013[7]_i_5_n_0 ;
  wire \add_ln700_58_reg_1013[7]_i_6_n_0 ;
  wire \add_ln700_58_reg_1013[7]_i_7_n_0 ;
  wire \add_ln700_58_reg_1013[7]_i_8_n_0 ;
  wire \add_ln700_58_reg_1013[7]_i_9_n_0 ;
  wire \add_ln700_58_reg_1013_reg[11]_i_1_n_0 ;
  wire \add_ln700_58_reg_1013_reg[11]_i_1_n_1 ;
  wire \add_ln700_58_reg_1013_reg[11]_i_1_n_2 ;
  wire \add_ln700_58_reg_1013_reg[11]_i_1_n_3 ;
  wire \add_ln700_58_reg_1013_reg[15]_i_1_n_0 ;
  wire \add_ln700_58_reg_1013_reg[15]_i_1_n_1 ;
  wire \add_ln700_58_reg_1013_reg[15]_i_1_n_2 ;
  wire \add_ln700_58_reg_1013_reg[15]_i_1_n_3 ;
  wire \add_ln700_58_reg_1013_reg[19]_i_1_n_0 ;
  wire \add_ln700_58_reg_1013_reg[19]_i_1_n_1 ;
  wire \add_ln700_58_reg_1013_reg[19]_i_1_n_2 ;
  wire \add_ln700_58_reg_1013_reg[19]_i_1_n_3 ;
  wire \add_ln700_58_reg_1013_reg[23]_i_1_n_0 ;
  wire \add_ln700_58_reg_1013_reg[23]_i_1_n_1 ;
  wire \add_ln700_58_reg_1013_reg[23]_i_1_n_2 ;
  wire \add_ln700_58_reg_1013_reg[23]_i_1_n_3 ;
  wire \add_ln700_58_reg_1013_reg[27]_i_1_n_0 ;
  wire \add_ln700_58_reg_1013_reg[27]_i_1_n_1 ;
  wire \add_ln700_58_reg_1013_reg[27]_i_1_n_2 ;
  wire \add_ln700_58_reg_1013_reg[27]_i_1_n_3 ;
  wire \add_ln700_58_reg_1013_reg[31]_i_1_n_1 ;
  wire \add_ln700_58_reg_1013_reg[31]_i_1_n_2 ;
  wire \add_ln700_58_reg_1013_reg[31]_i_1_n_3 ;
  wire \add_ln700_58_reg_1013_reg[3]_i_1_n_0 ;
  wire \add_ln700_58_reg_1013_reg[3]_i_1_n_1 ;
  wire \add_ln700_58_reg_1013_reg[3]_i_1_n_2 ;
  wire \add_ln700_58_reg_1013_reg[3]_i_1_n_3 ;
  wire \add_ln700_58_reg_1013_reg[7]_i_1_n_0 ;
  wire \add_ln700_58_reg_1013_reg[7]_i_1_n_1 ;
  wire \add_ln700_58_reg_1013_reg[7]_i_1_n_2 ;
  wire \add_ln700_58_reg_1013_reg[7]_i_1_n_3 ;
  wire ap_clk;
  wire ap_enable_reg_pp0_iter2;
  wire ap_rst;
  wire d_conv_mul_mul_16cud_U6_n_0;
  wire [15:0]extLd_loc_channel;
  wire fir_filter_a_U0_ap_start;
  wire mul_ln700_32_reg_793_reg_n_100;
  wire mul_ln700_32_reg_793_reg_n_101;
  wire mul_ln700_32_reg_793_reg_n_102;
  wire mul_ln700_32_reg_793_reg_n_103;
  wire mul_ln700_32_reg_793_reg_n_104;
  wire mul_ln700_32_reg_793_reg_n_105;
  wire mul_ln700_32_reg_793_reg_n_24;
  wire mul_ln700_32_reg_793_reg_n_25;
  wire mul_ln700_32_reg_793_reg_n_26;
  wire mul_ln700_32_reg_793_reg_n_27;
  wire mul_ln700_32_reg_793_reg_n_28;
  wire mul_ln700_32_reg_793_reg_n_29;
  wire mul_ln700_32_reg_793_reg_n_30;
  wire mul_ln700_32_reg_793_reg_n_31;
  wire mul_ln700_32_reg_793_reg_n_32;
  wire mul_ln700_32_reg_793_reg_n_33;
  wire mul_ln700_32_reg_793_reg_n_34;
  wire mul_ln700_32_reg_793_reg_n_35;
  wire mul_ln700_32_reg_793_reg_n_36;
  wire mul_ln700_32_reg_793_reg_n_37;
  wire mul_ln700_32_reg_793_reg_n_38;
  wire mul_ln700_32_reg_793_reg_n_39;
  wire mul_ln700_32_reg_793_reg_n_40;
  wire mul_ln700_32_reg_793_reg_n_41;
  wire mul_ln700_32_reg_793_reg_n_42;
  wire mul_ln700_32_reg_793_reg_n_43;
  wire mul_ln700_32_reg_793_reg_n_44;
  wire mul_ln700_32_reg_793_reg_n_45;
  wire mul_ln700_32_reg_793_reg_n_46;
  wire mul_ln700_32_reg_793_reg_n_47;
  wire mul_ln700_32_reg_793_reg_n_48;
  wire mul_ln700_32_reg_793_reg_n_49;
  wire mul_ln700_32_reg_793_reg_n_50;
  wire mul_ln700_32_reg_793_reg_n_51;
  wire mul_ln700_32_reg_793_reg_n_52;
  wire mul_ln700_32_reg_793_reg_n_53;
  wire mul_ln700_32_reg_793_reg_n_80;
  wire mul_ln700_32_reg_793_reg_n_81;
  wire mul_ln700_32_reg_793_reg_n_82;
  wire mul_ln700_32_reg_793_reg_n_83;
  wire mul_ln700_32_reg_793_reg_n_84;
  wire mul_ln700_32_reg_793_reg_n_85;
  wire mul_ln700_32_reg_793_reg_n_86;
  wire mul_ln700_32_reg_793_reg_n_87;
  wire mul_ln700_32_reg_793_reg_n_88;
  wire mul_ln700_32_reg_793_reg_n_89;
  wire mul_ln700_32_reg_793_reg_n_90;
  wire mul_ln700_32_reg_793_reg_n_91;
  wire mul_ln700_32_reg_793_reg_n_92;
  wire mul_ln700_32_reg_793_reg_n_93;
  wire mul_ln700_32_reg_793_reg_n_94;
  wire mul_ln700_32_reg_793_reg_n_95;
  wire mul_ln700_32_reg_793_reg_n_96;
  wire mul_ln700_32_reg_793_reg_n_97;
  wire mul_ln700_32_reg_793_reg_n_98;
  wire mul_ln700_32_reg_793_reg_n_99;
  wire mul_ln700_33_reg_798_reg_n_100;
  wire mul_ln700_33_reg_798_reg_n_101;
  wire mul_ln700_33_reg_798_reg_n_102;
  wire mul_ln700_33_reg_798_reg_n_103;
  wire mul_ln700_33_reg_798_reg_n_104;
  wire mul_ln700_33_reg_798_reg_n_105;
  wire mul_ln700_33_reg_798_reg_n_24;
  wire mul_ln700_33_reg_798_reg_n_25;
  wire mul_ln700_33_reg_798_reg_n_26;
  wire mul_ln700_33_reg_798_reg_n_27;
  wire mul_ln700_33_reg_798_reg_n_28;
  wire mul_ln700_33_reg_798_reg_n_29;
  wire mul_ln700_33_reg_798_reg_n_30;
  wire mul_ln700_33_reg_798_reg_n_31;
  wire mul_ln700_33_reg_798_reg_n_32;
  wire mul_ln700_33_reg_798_reg_n_33;
  wire mul_ln700_33_reg_798_reg_n_34;
  wire mul_ln700_33_reg_798_reg_n_35;
  wire mul_ln700_33_reg_798_reg_n_36;
  wire mul_ln700_33_reg_798_reg_n_37;
  wire mul_ln700_33_reg_798_reg_n_38;
  wire mul_ln700_33_reg_798_reg_n_39;
  wire mul_ln700_33_reg_798_reg_n_40;
  wire mul_ln700_33_reg_798_reg_n_41;
  wire mul_ln700_33_reg_798_reg_n_42;
  wire mul_ln700_33_reg_798_reg_n_43;
  wire mul_ln700_33_reg_798_reg_n_44;
  wire mul_ln700_33_reg_798_reg_n_45;
  wire mul_ln700_33_reg_798_reg_n_46;
  wire mul_ln700_33_reg_798_reg_n_47;
  wire mul_ln700_33_reg_798_reg_n_48;
  wire mul_ln700_33_reg_798_reg_n_49;
  wire mul_ln700_33_reg_798_reg_n_50;
  wire mul_ln700_33_reg_798_reg_n_51;
  wire mul_ln700_33_reg_798_reg_n_52;
  wire mul_ln700_33_reg_798_reg_n_53;
  wire mul_ln700_33_reg_798_reg_n_79;
  wire mul_ln700_33_reg_798_reg_n_80;
  wire mul_ln700_33_reg_798_reg_n_81;
  wire mul_ln700_33_reg_798_reg_n_82;
  wire mul_ln700_33_reg_798_reg_n_83;
  wire mul_ln700_33_reg_798_reg_n_84;
  wire mul_ln700_33_reg_798_reg_n_85;
  wire mul_ln700_33_reg_798_reg_n_86;
  wire mul_ln700_33_reg_798_reg_n_87;
  wire mul_ln700_33_reg_798_reg_n_88;
  wire mul_ln700_33_reg_798_reg_n_89;
  wire mul_ln700_33_reg_798_reg_n_90;
  wire mul_ln700_33_reg_798_reg_n_91;
  wire mul_ln700_33_reg_798_reg_n_92;
  wire mul_ln700_33_reg_798_reg_n_93;
  wire mul_ln700_33_reg_798_reg_n_94;
  wire mul_ln700_33_reg_798_reg_n_95;
  wire mul_ln700_33_reg_798_reg_n_96;
  wire mul_ln700_33_reg_798_reg_n_97;
  wire mul_ln700_33_reg_798_reg_n_98;
  wire mul_ln700_33_reg_798_reg_n_99;
  wire mul_ln700_34_reg_803_reg_n_100;
  wire mul_ln700_34_reg_803_reg_n_101;
  wire mul_ln700_34_reg_803_reg_n_102;
  wire mul_ln700_34_reg_803_reg_n_103;
  wire mul_ln700_34_reg_803_reg_n_104;
  wire mul_ln700_34_reg_803_reg_n_105;
  wire mul_ln700_34_reg_803_reg_n_24;
  wire mul_ln700_34_reg_803_reg_n_25;
  wire mul_ln700_34_reg_803_reg_n_26;
  wire mul_ln700_34_reg_803_reg_n_27;
  wire mul_ln700_34_reg_803_reg_n_28;
  wire mul_ln700_34_reg_803_reg_n_29;
  wire mul_ln700_34_reg_803_reg_n_30;
  wire mul_ln700_34_reg_803_reg_n_31;
  wire mul_ln700_34_reg_803_reg_n_32;
  wire mul_ln700_34_reg_803_reg_n_33;
  wire mul_ln700_34_reg_803_reg_n_34;
  wire mul_ln700_34_reg_803_reg_n_35;
  wire mul_ln700_34_reg_803_reg_n_36;
  wire mul_ln700_34_reg_803_reg_n_37;
  wire mul_ln700_34_reg_803_reg_n_38;
  wire mul_ln700_34_reg_803_reg_n_39;
  wire mul_ln700_34_reg_803_reg_n_40;
  wire mul_ln700_34_reg_803_reg_n_41;
  wire mul_ln700_34_reg_803_reg_n_42;
  wire mul_ln700_34_reg_803_reg_n_43;
  wire mul_ln700_34_reg_803_reg_n_44;
  wire mul_ln700_34_reg_803_reg_n_45;
  wire mul_ln700_34_reg_803_reg_n_46;
  wire mul_ln700_34_reg_803_reg_n_47;
  wire mul_ln700_34_reg_803_reg_n_48;
  wire mul_ln700_34_reg_803_reg_n_49;
  wire mul_ln700_34_reg_803_reg_n_50;
  wire mul_ln700_34_reg_803_reg_n_51;
  wire mul_ln700_34_reg_803_reg_n_52;
  wire mul_ln700_34_reg_803_reg_n_53;
  wire mul_ln700_34_reg_803_reg_n_79;
  wire mul_ln700_34_reg_803_reg_n_80;
  wire mul_ln700_34_reg_803_reg_n_81;
  wire mul_ln700_34_reg_803_reg_n_82;
  wire mul_ln700_34_reg_803_reg_n_83;
  wire mul_ln700_34_reg_803_reg_n_84;
  wire mul_ln700_34_reg_803_reg_n_85;
  wire mul_ln700_34_reg_803_reg_n_86;
  wire mul_ln700_34_reg_803_reg_n_87;
  wire mul_ln700_34_reg_803_reg_n_88;
  wire mul_ln700_34_reg_803_reg_n_89;
  wire mul_ln700_34_reg_803_reg_n_90;
  wire mul_ln700_34_reg_803_reg_n_91;
  wire mul_ln700_34_reg_803_reg_n_92;
  wire mul_ln700_34_reg_803_reg_n_93;
  wire mul_ln700_34_reg_803_reg_n_94;
  wire mul_ln700_34_reg_803_reg_n_95;
  wire mul_ln700_34_reg_803_reg_n_96;
  wire mul_ln700_34_reg_803_reg_n_97;
  wire mul_ln700_34_reg_803_reg_n_98;
  wire mul_ln700_34_reg_803_reg_n_99;
  wire mul_ln700_36_reg_813_reg_n_100;
  wire mul_ln700_36_reg_813_reg_n_101;
  wire mul_ln700_36_reg_813_reg_n_102;
  wire mul_ln700_36_reg_813_reg_n_103;
  wire mul_ln700_36_reg_813_reg_n_104;
  wire mul_ln700_36_reg_813_reg_n_105;
  wire mul_ln700_36_reg_813_reg_n_24;
  wire mul_ln700_36_reg_813_reg_n_25;
  wire mul_ln700_36_reg_813_reg_n_26;
  wire mul_ln700_36_reg_813_reg_n_27;
  wire mul_ln700_36_reg_813_reg_n_28;
  wire mul_ln700_36_reg_813_reg_n_29;
  wire mul_ln700_36_reg_813_reg_n_30;
  wire mul_ln700_36_reg_813_reg_n_31;
  wire mul_ln700_36_reg_813_reg_n_32;
  wire mul_ln700_36_reg_813_reg_n_33;
  wire mul_ln700_36_reg_813_reg_n_34;
  wire mul_ln700_36_reg_813_reg_n_35;
  wire mul_ln700_36_reg_813_reg_n_36;
  wire mul_ln700_36_reg_813_reg_n_37;
  wire mul_ln700_36_reg_813_reg_n_38;
  wire mul_ln700_36_reg_813_reg_n_39;
  wire mul_ln700_36_reg_813_reg_n_40;
  wire mul_ln700_36_reg_813_reg_n_41;
  wire mul_ln700_36_reg_813_reg_n_42;
  wire mul_ln700_36_reg_813_reg_n_43;
  wire mul_ln700_36_reg_813_reg_n_44;
  wire mul_ln700_36_reg_813_reg_n_45;
  wire mul_ln700_36_reg_813_reg_n_46;
  wire mul_ln700_36_reg_813_reg_n_47;
  wire mul_ln700_36_reg_813_reg_n_48;
  wire mul_ln700_36_reg_813_reg_n_49;
  wire mul_ln700_36_reg_813_reg_n_50;
  wire mul_ln700_36_reg_813_reg_n_51;
  wire mul_ln700_36_reg_813_reg_n_52;
  wire mul_ln700_36_reg_813_reg_n_53;
  wire mul_ln700_36_reg_813_reg_n_80;
  wire mul_ln700_36_reg_813_reg_n_81;
  wire mul_ln700_36_reg_813_reg_n_82;
  wire mul_ln700_36_reg_813_reg_n_83;
  wire mul_ln700_36_reg_813_reg_n_84;
  wire mul_ln700_36_reg_813_reg_n_85;
  wire mul_ln700_36_reg_813_reg_n_86;
  wire mul_ln700_36_reg_813_reg_n_87;
  wire mul_ln700_36_reg_813_reg_n_88;
  wire mul_ln700_36_reg_813_reg_n_89;
  wire mul_ln700_36_reg_813_reg_n_90;
  wire mul_ln700_36_reg_813_reg_n_91;
  wire mul_ln700_36_reg_813_reg_n_92;
  wire mul_ln700_36_reg_813_reg_n_93;
  wire mul_ln700_36_reg_813_reg_n_94;
  wire mul_ln700_36_reg_813_reg_n_95;
  wire mul_ln700_36_reg_813_reg_n_96;
  wire mul_ln700_36_reg_813_reg_n_97;
  wire mul_ln700_36_reg_813_reg_n_98;
  wire mul_ln700_36_reg_813_reg_n_99;
  wire mul_ln700_38_reg_823_reg_n_100;
  wire mul_ln700_38_reg_823_reg_n_101;
  wire mul_ln700_38_reg_823_reg_n_102;
  wire mul_ln700_38_reg_823_reg_n_103;
  wire mul_ln700_38_reg_823_reg_n_104;
  wire mul_ln700_38_reg_823_reg_n_105;
  wire mul_ln700_38_reg_823_reg_n_24;
  wire mul_ln700_38_reg_823_reg_n_25;
  wire mul_ln700_38_reg_823_reg_n_26;
  wire mul_ln700_38_reg_823_reg_n_27;
  wire mul_ln700_38_reg_823_reg_n_28;
  wire mul_ln700_38_reg_823_reg_n_29;
  wire mul_ln700_38_reg_823_reg_n_30;
  wire mul_ln700_38_reg_823_reg_n_31;
  wire mul_ln700_38_reg_823_reg_n_32;
  wire mul_ln700_38_reg_823_reg_n_33;
  wire mul_ln700_38_reg_823_reg_n_34;
  wire mul_ln700_38_reg_823_reg_n_35;
  wire mul_ln700_38_reg_823_reg_n_36;
  wire mul_ln700_38_reg_823_reg_n_37;
  wire mul_ln700_38_reg_823_reg_n_38;
  wire mul_ln700_38_reg_823_reg_n_39;
  wire mul_ln700_38_reg_823_reg_n_40;
  wire mul_ln700_38_reg_823_reg_n_41;
  wire mul_ln700_38_reg_823_reg_n_42;
  wire mul_ln700_38_reg_823_reg_n_43;
  wire mul_ln700_38_reg_823_reg_n_44;
  wire mul_ln700_38_reg_823_reg_n_45;
  wire mul_ln700_38_reg_823_reg_n_46;
  wire mul_ln700_38_reg_823_reg_n_47;
  wire mul_ln700_38_reg_823_reg_n_48;
  wire mul_ln700_38_reg_823_reg_n_49;
  wire mul_ln700_38_reg_823_reg_n_50;
  wire mul_ln700_38_reg_823_reg_n_51;
  wire mul_ln700_38_reg_823_reg_n_52;
  wire mul_ln700_38_reg_823_reg_n_53;
  wire mul_ln700_38_reg_823_reg_n_79;
  wire mul_ln700_38_reg_823_reg_n_80;
  wire mul_ln700_38_reg_823_reg_n_81;
  wire mul_ln700_38_reg_823_reg_n_82;
  wire mul_ln700_38_reg_823_reg_n_83;
  wire mul_ln700_38_reg_823_reg_n_84;
  wire mul_ln700_38_reg_823_reg_n_85;
  wire mul_ln700_38_reg_823_reg_n_86;
  wire mul_ln700_38_reg_823_reg_n_87;
  wire mul_ln700_38_reg_823_reg_n_88;
  wire mul_ln700_38_reg_823_reg_n_89;
  wire mul_ln700_38_reg_823_reg_n_90;
  wire mul_ln700_38_reg_823_reg_n_91;
  wire mul_ln700_38_reg_823_reg_n_92;
  wire mul_ln700_38_reg_823_reg_n_93;
  wire mul_ln700_38_reg_823_reg_n_94;
  wire mul_ln700_38_reg_823_reg_n_95;
  wire mul_ln700_38_reg_823_reg_n_96;
  wire mul_ln700_38_reg_823_reg_n_97;
  wire mul_ln700_38_reg_823_reg_n_98;
  wire mul_ln700_38_reg_823_reg_n_99;
  wire mul_ln700_39_reg_828_reg_n_100;
  wire mul_ln700_39_reg_828_reg_n_101;
  wire mul_ln700_39_reg_828_reg_n_102;
  wire mul_ln700_39_reg_828_reg_n_103;
  wire mul_ln700_39_reg_828_reg_n_104;
  wire mul_ln700_39_reg_828_reg_n_105;
  wire mul_ln700_39_reg_828_reg_n_24;
  wire mul_ln700_39_reg_828_reg_n_25;
  wire mul_ln700_39_reg_828_reg_n_26;
  wire mul_ln700_39_reg_828_reg_n_27;
  wire mul_ln700_39_reg_828_reg_n_28;
  wire mul_ln700_39_reg_828_reg_n_29;
  wire mul_ln700_39_reg_828_reg_n_30;
  wire mul_ln700_39_reg_828_reg_n_31;
  wire mul_ln700_39_reg_828_reg_n_32;
  wire mul_ln700_39_reg_828_reg_n_33;
  wire mul_ln700_39_reg_828_reg_n_34;
  wire mul_ln700_39_reg_828_reg_n_35;
  wire mul_ln700_39_reg_828_reg_n_36;
  wire mul_ln700_39_reg_828_reg_n_37;
  wire mul_ln700_39_reg_828_reg_n_38;
  wire mul_ln700_39_reg_828_reg_n_39;
  wire mul_ln700_39_reg_828_reg_n_40;
  wire mul_ln700_39_reg_828_reg_n_41;
  wire mul_ln700_39_reg_828_reg_n_42;
  wire mul_ln700_39_reg_828_reg_n_43;
  wire mul_ln700_39_reg_828_reg_n_44;
  wire mul_ln700_39_reg_828_reg_n_45;
  wire mul_ln700_39_reg_828_reg_n_46;
  wire mul_ln700_39_reg_828_reg_n_47;
  wire mul_ln700_39_reg_828_reg_n_48;
  wire mul_ln700_39_reg_828_reg_n_49;
  wire mul_ln700_39_reg_828_reg_n_50;
  wire mul_ln700_39_reg_828_reg_n_51;
  wire mul_ln700_39_reg_828_reg_n_52;
  wire mul_ln700_39_reg_828_reg_n_53;
  wire mul_ln700_39_reg_828_reg_n_78;
  wire mul_ln700_39_reg_828_reg_n_79;
  wire mul_ln700_39_reg_828_reg_n_80;
  wire mul_ln700_39_reg_828_reg_n_81;
  wire mul_ln700_39_reg_828_reg_n_82;
  wire mul_ln700_39_reg_828_reg_n_83;
  wire mul_ln700_39_reg_828_reg_n_84;
  wire mul_ln700_39_reg_828_reg_n_85;
  wire mul_ln700_39_reg_828_reg_n_86;
  wire mul_ln700_39_reg_828_reg_n_87;
  wire mul_ln700_39_reg_828_reg_n_88;
  wire mul_ln700_39_reg_828_reg_n_89;
  wire mul_ln700_39_reg_828_reg_n_90;
  wire mul_ln700_39_reg_828_reg_n_91;
  wire mul_ln700_39_reg_828_reg_n_92;
  wire mul_ln700_39_reg_828_reg_n_93;
  wire mul_ln700_39_reg_828_reg_n_94;
  wire mul_ln700_39_reg_828_reg_n_95;
  wire mul_ln700_39_reg_828_reg_n_96;
  wire mul_ln700_39_reg_828_reg_n_97;
  wire mul_ln700_39_reg_828_reg_n_98;
  wire mul_ln700_39_reg_828_reg_n_99;
  wire mul_ln700_40_reg_833_reg_n_100;
  wire mul_ln700_40_reg_833_reg_n_101;
  wire mul_ln700_40_reg_833_reg_n_102;
  wire mul_ln700_40_reg_833_reg_n_103;
  wire mul_ln700_40_reg_833_reg_n_104;
  wire mul_ln700_40_reg_833_reg_n_105;
  wire mul_ln700_40_reg_833_reg_n_24;
  wire mul_ln700_40_reg_833_reg_n_25;
  wire mul_ln700_40_reg_833_reg_n_26;
  wire mul_ln700_40_reg_833_reg_n_27;
  wire mul_ln700_40_reg_833_reg_n_28;
  wire mul_ln700_40_reg_833_reg_n_29;
  wire mul_ln700_40_reg_833_reg_n_30;
  wire mul_ln700_40_reg_833_reg_n_31;
  wire mul_ln700_40_reg_833_reg_n_32;
  wire mul_ln700_40_reg_833_reg_n_33;
  wire mul_ln700_40_reg_833_reg_n_34;
  wire mul_ln700_40_reg_833_reg_n_35;
  wire mul_ln700_40_reg_833_reg_n_36;
  wire mul_ln700_40_reg_833_reg_n_37;
  wire mul_ln700_40_reg_833_reg_n_38;
  wire mul_ln700_40_reg_833_reg_n_39;
  wire mul_ln700_40_reg_833_reg_n_40;
  wire mul_ln700_40_reg_833_reg_n_41;
  wire mul_ln700_40_reg_833_reg_n_42;
  wire mul_ln700_40_reg_833_reg_n_43;
  wire mul_ln700_40_reg_833_reg_n_44;
  wire mul_ln700_40_reg_833_reg_n_45;
  wire mul_ln700_40_reg_833_reg_n_46;
  wire mul_ln700_40_reg_833_reg_n_47;
  wire mul_ln700_40_reg_833_reg_n_48;
  wire mul_ln700_40_reg_833_reg_n_49;
  wire mul_ln700_40_reg_833_reg_n_50;
  wire mul_ln700_40_reg_833_reg_n_51;
  wire mul_ln700_40_reg_833_reg_n_52;
  wire mul_ln700_40_reg_833_reg_n_53;
  wire mul_ln700_40_reg_833_reg_n_77;
  wire mul_ln700_40_reg_833_reg_n_78;
  wire mul_ln700_40_reg_833_reg_n_79;
  wire mul_ln700_40_reg_833_reg_n_80;
  wire mul_ln700_40_reg_833_reg_n_81;
  wire mul_ln700_40_reg_833_reg_n_82;
  wire mul_ln700_40_reg_833_reg_n_83;
  wire mul_ln700_40_reg_833_reg_n_84;
  wire mul_ln700_40_reg_833_reg_n_85;
  wire mul_ln700_40_reg_833_reg_n_86;
  wire mul_ln700_40_reg_833_reg_n_87;
  wire mul_ln700_40_reg_833_reg_n_88;
  wire mul_ln700_40_reg_833_reg_n_89;
  wire mul_ln700_40_reg_833_reg_n_90;
  wire mul_ln700_40_reg_833_reg_n_91;
  wire mul_ln700_40_reg_833_reg_n_92;
  wire mul_ln700_40_reg_833_reg_n_93;
  wire mul_ln700_40_reg_833_reg_n_94;
  wire mul_ln700_40_reg_833_reg_n_95;
  wire mul_ln700_40_reg_833_reg_n_96;
  wire mul_ln700_40_reg_833_reg_n_97;
  wire mul_ln700_40_reg_833_reg_n_98;
  wire mul_ln700_40_reg_833_reg_n_99;
  wire mul_ln700_41_reg_838_reg_n_100;
  wire mul_ln700_41_reg_838_reg_n_101;
  wire mul_ln700_41_reg_838_reg_n_102;
  wire mul_ln700_41_reg_838_reg_n_103;
  wire mul_ln700_41_reg_838_reg_n_104;
  wire mul_ln700_41_reg_838_reg_n_105;
  wire mul_ln700_41_reg_838_reg_n_24;
  wire mul_ln700_41_reg_838_reg_n_25;
  wire mul_ln700_41_reg_838_reg_n_26;
  wire mul_ln700_41_reg_838_reg_n_27;
  wire mul_ln700_41_reg_838_reg_n_28;
  wire mul_ln700_41_reg_838_reg_n_29;
  wire mul_ln700_41_reg_838_reg_n_30;
  wire mul_ln700_41_reg_838_reg_n_31;
  wire mul_ln700_41_reg_838_reg_n_32;
  wire mul_ln700_41_reg_838_reg_n_33;
  wire mul_ln700_41_reg_838_reg_n_34;
  wire mul_ln700_41_reg_838_reg_n_35;
  wire mul_ln700_41_reg_838_reg_n_36;
  wire mul_ln700_41_reg_838_reg_n_37;
  wire mul_ln700_41_reg_838_reg_n_38;
  wire mul_ln700_41_reg_838_reg_n_39;
  wire mul_ln700_41_reg_838_reg_n_40;
  wire mul_ln700_41_reg_838_reg_n_41;
  wire mul_ln700_41_reg_838_reg_n_42;
  wire mul_ln700_41_reg_838_reg_n_43;
  wire mul_ln700_41_reg_838_reg_n_44;
  wire mul_ln700_41_reg_838_reg_n_45;
  wire mul_ln700_41_reg_838_reg_n_46;
  wire mul_ln700_41_reg_838_reg_n_47;
  wire mul_ln700_41_reg_838_reg_n_48;
  wire mul_ln700_41_reg_838_reg_n_49;
  wire mul_ln700_41_reg_838_reg_n_50;
  wire mul_ln700_41_reg_838_reg_n_51;
  wire mul_ln700_41_reg_838_reg_n_52;
  wire mul_ln700_41_reg_838_reg_n_53;
  wire mul_ln700_41_reg_838_reg_n_77;
  wire mul_ln700_41_reg_838_reg_n_78;
  wire mul_ln700_41_reg_838_reg_n_79;
  wire mul_ln700_41_reg_838_reg_n_80;
  wire mul_ln700_41_reg_838_reg_n_81;
  wire mul_ln700_41_reg_838_reg_n_82;
  wire mul_ln700_41_reg_838_reg_n_83;
  wire mul_ln700_41_reg_838_reg_n_84;
  wire mul_ln700_41_reg_838_reg_n_85;
  wire mul_ln700_41_reg_838_reg_n_86;
  wire mul_ln700_41_reg_838_reg_n_87;
  wire mul_ln700_41_reg_838_reg_n_88;
  wire mul_ln700_41_reg_838_reg_n_89;
  wire mul_ln700_41_reg_838_reg_n_90;
  wire mul_ln700_41_reg_838_reg_n_91;
  wire mul_ln700_41_reg_838_reg_n_92;
  wire mul_ln700_41_reg_838_reg_n_93;
  wire mul_ln700_41_reg_838_reg_n_94;
  wire mul_ln700_41_reg_838_reg_n_95;
  wire mul_ln700_41_reg_838_reg_n_96;
  wire mul_ln700_41_reg_838_reg_n_97;
  wire mul_ln700_41_reg_838_reg_n_98;
  wire mul_ln700_41_reg_838_reg_n_99;
  wire mul_ln700_42_reg_843_reg_n_100;
  wire mul_ln700_42_reg_843_reg_n_101;
  wire mul_ln700_42_reg_843_reg_n_102;
  wire mul_ln700_42_reg_843_reg_n_103;
  wire mul_ln700_42_reg_843_reg_n_104;
  wire mul_ln700_42_reg_843_reg_n_105;
  wire mul_ln700_42_reg_843_reg_n_24;
  wire mul_ln700_42_reg_843_reg_n_25;
  wire mul_ln700_42_reg_843_reg_n_26;
  wire mul_ln700_42_reg_843_reg_n_27;
  wire mul_ln700_42_reg_843_reg_n_28;
  wire mul_ln700_42_reg_843_reg_n_29;
  wire mul_ln700_42_reg_843_reg_n_30;
  wire mul_ln700_42_reg_843_reg_n_31;
  wire mul_ln700_42_reg_843_reg_n_32;
  wire mul_ln700_42_reg_843_reg_n_33;
  wire mul_ln700_42_reg_843_reg_n_34;
  wire mul_ln700_42_reg_843_reg_n_35;
  wire mul_ln700_42_reg_843_reg_n_36;
  wire mul_ln700_42_reg_843_reg_n_37;
  wire mul_ln700_42_reg_843_reg_n_38;
  wire mul_ln700_42_reg_843_reg_n_39;
  wire mul_ln700_42_reg_843_reg_n_40;
  wire mul_ln700_42_reg_843_reg_n_41;
  wire mul_ln700_42_reg_843_reg_n_42;
  wire mul_ln700_42_reg_843_reg_n_43;
  wire mul_ln700_42_reg_843_reg_n_44;
  wire mul_ln700_42_reg_843_reg_n_45;
  wire mul_ln700_42_reg_843_reg_n_46;
  wire mul_ln700_42_reg_843_reg_n_47;
  wire mul_ln700_42_reg_843_reg_n_48;
  wire mul_ln700_42_reg_843_reg_n_49;
  wire mul_ln700_42_reg_843_reg_n_50;
  wire mul_ln700_42_reg_843_reg_n_51;
  wire mul_ln700_42_reg_843_reg_n_52;
  wire mul_ln700_42_reg_843_reg_n_53;
  wire mul_ln700_42_reg_843_reg_n_76;
  wire mul_ln700_42_reg_843_reg_n_77;
  wire mul_ln700_42_reg_843_reg_n_78;
  wire mul_ln700_42_reg_843_reg_n_79;
  wire mul_ln700_42_reg_843_reg_n_80;
  wire mul_ln700_42_reg_843_reg_n_81;
  wire mul_ln700_42_reg_843_reg_n_82;
  wire mul_ln700_42_reg_843_reg_n_83;
  wire mul_ln700_42_reg_843_reg_n_84;
  wire mul_ln700_42_reg_843_reg_n_85;
  wire mul_ln700_42_reg_843_reg_n_86;
  wire mul_ln700_42_reg_843_reg_n_87;
  wire mul_ln700_42_reg_843_reg_n_88;
  wire mul_ln700_42_reg_843_reg_n_89;
  wire mul_ln700_42_reg_843_reg_n_90;
  wire mul_ln700_42_reg_843_reg_n_91;
  wire mul_ln700_42_reg_843_reg_n_92;
  wire mul_ln700_42_reg_843_reg_n_93;
  wire mul_ln700_42_reg_843_reg_n_94;
  wire mul_ln700_42_reg_843_reg_n_95;
  wire mul_ln700_42_reg_843_reg_n_96;
  wire mul_ln700_42_reg_843_reg_n_97;
  wire mul_ln700_42_reg_843_reg_n_98;
  wire mul_ln700_42_reg_843_reg_n_99;
  wire mul_ln700_43_reg_848_reg_n_100;
  wire mul_ln700_43_reg_848_reg_n_101;
  wire mul_ln700_43_reg_848_reg_n_102;
  wire mul_ln700_43_reg_848_reg_n_103;
  wire mul_ln700_43_reg_848_reg_n_104;
  wire mul_ln700_43_reg_848_reg_n_105;
  wire mul_ln700_43_reg_848_reg_n_24;
  wire mul_ln700_43_reg_848_reg_n_25;
  wire mul_ln700_43_reg_848_reg_n_26;
  wire mul_ln700_43_reg_848_reg_n_27;
  wire mul_ln700_43_reg_848_reg_n_28;
  wire mul_ln700_43_reg_848_reg_n_29;
  wire mul_ln700_43_reg_848_reg_n_30;
  wire mul_ln700_43_reg_848_reg_n_31;
  wire mul_ln700_43_reg_848_reg_n_32;
  wire mul_ln700_43_reg_848_reg_n_33;
  wire mul_ln700_43_reg_848_reg_n_34;
  wire mul_ln700_43_reg_848_reg_n_35;
  wire mul_ln700_43_reg_848_reg_n_36;
  wire mul_ln700_43_reg_848_reg_n_37;
  wire mul_ln700_43_reg_848_reg_n_38;
  wire mul_ln700_43_reg_848_reg_n_39;
  wire mul_ln700_43_reg_848_reg_n_40;
  wire mul_ln700_43_reg_848_reg_n_41;
  wire mul_ln700_43_reg_848_reg_n_42;
  wire mul_ln700_43_reg_848_reg_n_43;
  wire mul_ln700_43_reg_848_reg_n_44;
  wire mul_ln700_43_reg_848_reg_n_45;
  wire mul_ln700_43_reg_848_reg_n_46;
  wire mul_ln700_43_reg_848_reg_n_47;
  wire mul_ln700_43_reg_848_reg_n_48;
  wire mul_ln700_43_reg_848_reg_n_49;
  wire mul_ln700_43_reg_848_reg_n_50;
  wire mul_ln700_43_reg_848_reg_n_51;
  wire mul_ln700_43_reg_848_reg_n_52;
  wire mul_ln700_43_reg_848_reg_n_53;
  wire mul_ln700_43_reg_848_reg_n_76;
  wire mul_ln700_43_reg_848_reg_n_77;
  wire mul_ln700_43_reg_848_reg_n_78;
  wire mul_ln700_43_reg_848_reg_n_79;
  wire mul_ln700_43_reg_848_reg_n_80;
  wire mul_ln700_43_reg_848_reg_n_81;
  wire mul_ln700_43_reg_848_reg_n_82;
  wire mul_ln700_43_reg_848_reg_n_83;
  wire mul_ln700_43_reg_848_reg_n_84;
  wire mul_ln700_43_reg_848_reg_n_85;
  wire mul_ln700_43_reg_848_reg_n_86;
  wire mul_ln700_43_reg_848_reg_n_87;
  wire mul_ln700_43_reg_848_reg_n_88;
  wire mul_ln700_43_reg_848_reg_n_89;
  wire mul_ln700_43_reg_848_reg_n_90;
  wire mul_ln700_43_reg_848_reg_n_91;
  wire mul_ln700_43_reg_848_reg_n_92;
  wire mul_ln700_43_reg_848_reg_n_93;
  wire mul_ln700_43_reg_848_reg_n_94;
  wire mul_ln700_43_reg_848_reg_n_95;
  wire mul_ln700_43_reg_848_reg_n_96;
  wire mul_ln700_43_reg_848_reg_n_97;
  wire mul_ln700_43_reg_848_reg_n_98;
  wire mul_ln700_43_reg_848_reg_n_99;
  wire mul_ln700_44_reg_853_reg_n_100;
  wire mul_ln700_44_reg_853_reg_n_101;
  wire mul_ln700_44_reg_853_reg_n_102;
  wire mul_ln700_44_reg_853_reg_n_103;
  wire mul_ln700_44_reg_853_reg_n_104;
  wire mul_ln700_44_reg_853_reg_n_105;
  wire mul_ln700_44_reg_853_reg_n_24;
  wire mul_ln700_44_reg_853_reg_n_25;
  wire mul_ln700_44_reg_853_reg_n_26;
  wire mul_ln700_44_reg_853_reg_n_27;
  wire mul_ln700_44_reg_853_reg_n_28;
  wire mul_ln700_44_reg_853_reg_n_29;
  wire mul_ln700_44_reg_853_reg_n_30;
  wire mul_ln700_44_reg_853_reg_n_31;
  wire mul_ln700_44_reg_853_reg_n_32;
  wire mul_ln700_44_reg_853_reg_n_33;
  wire mul_ln700_44_reg_853_reg_n_34;
  wire mul_ln700_44_reg_853_reg_n_35;
  wire mul_ln700_44_reg_853_reg_n_36;
  wire mul_ln700_44_reg_853_reg_n_37;
  wire mul_ln700_44_reg_853_reg_n_38;
  wire mul_ln700_44_reg_853_reg_n_39;
  wire mul_ln700_44_reg_853_reg_n_40;
  wire mul_ln700_44_reg_853_reg_n_41;
  wire mul_ln700_44_reg_853_reg_n_42;
  wire mul_ln700_44_reg_853_reg_n_43;
  wire mul_ln700_44_reg_853_reg_n_44;
  wire mul_ln700_44_reg_853_reg_n_45;
  wire mul_ln700_44_reg_853_reg_n_46;
  wire mul_ln700_44_reg_853_reg_n_47;
  wire mul_ln700_44_reg_853_reg_n_48;
  wire mul_ln700_44_reg_853_reg_n_49;
  wire mul_ln700_44_reg_853_reg_n_50;
  wire mul_ln700_44_reg_853_reg_n_51;
  wire mul_ln700_44_reg_853_reg_n_52;
  wire mul_ln700_44_reg_853_reg_n_53;
  wire mul_ln700_44_reg_853_reg_n_76;
  wire mul_ln700_44_reg_853_reg_n_77;
  wire mul_ln700_44_reg_853_reg_n_78;
  wire mul_ln700_44_reg_853_reg_n_79;
  wire mul_ln700_44_reg_853_reg_n_80;
  wire mul_ln700_44_reg_853_reg_n_81;
  wire mul_ln700_44_reg_853_reg_n_82;
  wire mul_ln700_44_reg_853_reg_n_83;
  wire mul_ln700_44_reg_853_reg_n_84;
  wire mul_ln700_44_reg_853_reg_n_85;
  wire mul_ln700_44_reg_853_reg_n_86;
  wire mul_ln700_44_reg_853_reg_n_87;
  wire mul_ln700_44_reg_853_reg_n_88;
  wire mul_ln700_44_reg_853_reg_n_89;
  wire mul_ln700_44_reg_853_reg_n_90;
  wire mul_ln700_44_reg_853_reg_n_91;
  wire mul_ln700_44_reg_853_reg_n_92;
  wire mul_ln700_44_reg_853_reg_n_93;
  wire mul_ln700_44_reg_853_reg_n_94;
  wire mul_ln700_44_reg_853_reg_n_95;
  wire mul_ln700_44_reg_853_reg_n_96;
  wire mul_ln700_44_reg_853_reg_n_97;
  wire mul_ln700_44_reg_853_reg_n_98;
  wire mul_ln700_44_reg_853_reg_n_99;
  wire mul_ln700_45_reg_858_reg_n_100;
  wire mul_ln700_45_reg_858_reg_n_101;
  wire mul_ln700_45_reg_858_reg_n_102;
  wire mul_ln700_45_reg_858_reg_n_103;
  wire mul_ln700_45_reg_858_reg_n_104;
  wire mul_ln700_45_reg_858_reg_n_105;
  wire mul_ln700_45_reg_858_reg_n_24;
  wire mul_ln700_45_reg_858_reg_n_25;
  wire mul_ln700_45_reg_858_reg_n_26;
  wire mul_ln700_45_reg_858_reg_n_27;
  wire mul_ln700_45_reg_858_reg_n_28;
  wire mul_ln700_45_reg_858_reg_n_29;
  wire mul_ln700_45_reg_858_reg_n_30;
  wire mul_ln700_45_reg_858_reg_n_31;
  wire mul_ln700_45_reg_858_reg_n_32;
  wire mul_ln700_45_reg_858_reg_n_33;
  wire mul_ln700_45_reg_858_reg_n_34;
  wire mul_ln700_45_reg_858_reg_n_35;
  wire mul_ln700_45_reg_858_reg_n_36;
  wire mul_ln700_45_reg_858_reg_n_37;
  wire mul_ln700_45_reg_858_reg_n_38;
  wire mul_ln700_45_reg_858_reg_n_39;
  wire mul_ln700_45_reg_858_reg_n_40;
  wire mul_ln700_45_reg_858_reg_n_41;
  wire mul_ln700_45_reg_858_reg_n_42;
  wire mul_ln700_45_reg_858_reg_n_43;
  wire mul_ln700_45_reg_858_reg_n_44;
  wire mul_ln700_45_reg_858_reg_n_45;
  wire mul_ln700_45_reg_858_reg_n_46;
  wire mul_ln700_45_reg_858_reg_n_47;
  wire mul_ln700_45_reg_858_reg_n_48;
  wire mul_ln700_45_reg_858_reg_n_49;
  wire mul_ln700_45_reg_858_reg_n_50;
  wire mul_ln700_45_reg_858_reg_n_51;
  wire mul_ln700_45_reg_858_reg_n_52;
  wire mul_ln700_45_reg_858_reg_n_53;
  wire mul_ln700_45_reg_858_reg_n_76;
  wire mul_ln700_45_reg_858_reg_n_77;
  wire mul_ln700_45_reg_858_reg_n_78;
  wire mul_ln700_45_reg_858_reg_n_79;
  wire mul_ln700_45_reg_858_reg_n_80;
  wire mul_ln700_45_reg_858_reg_n_81;
  wire mul_ln700_45_reg_858_reg_n_82;
  wire mul_ln700_45_reg_858_reg_n_83;
  wire mul_ln700_45_reg_858_reg_n_84;
  wire mul_ln700_45_reg_858_reg_n_85;
  wire mul_ln700_45_reg_858_reg_n_86;
  wire mul_ln700_45_reg_858_reg_n_87;
  wire mul_ln700_45_reg_858_reg_n_88;
  wire mul_ln700_45_reg_858_reg_n_89;
  wire mul_ln700_45_reg_858_reg_n_90;
  wire mul_ln700_45_reg_858_reg_n_91;
  wire mul_ln700_45_reg_858_reg_n_92;
  wire mul_ln700_45_reg_858_reg_n_93;
  wire mul_ln700_45_reg_858_reg_n_94;
  wire mul_ln700_45_reg_858_reg_n_95;
  wire mul_ln700_45_reg_858_reg_n_96;
  wire mul_ln700_45_reg_858_reg_n_97;
  wire mul_ln700_45_reg_858_reg_n_98;
  wire mul_ln700_45_reg_858_reg_n_99;
  wire mul_ln700_46_reg_863_reg_n_100;
  wire mul_ln700_46_reg_863_reg_n_101;
  wire mul_ln700_46_reg_863_reg_n_102;
  wire mul_ln700_46_reg_863_reg_n_103;
  wire mul_ln700_46_reg_863_reg_n_104;
  wire mul_ln700_46_reg_863_reg_n_105;
  wire mul_ln700_46_reg_863_reg_n_24;
  wire mul_ln700_46_reg_863_reg_n_25;
  wire mul_ln700_46_reg_863_reg_n_26;
  wire mul_ln700_46_reg_863_reg_n_27;
  wire mul_ln700_46_reg_863_reg_n_28;
  wire mul_ln700_46_reg_863_reg_n_29;
  wire mul_ln700_46_reg_863_reg_n_30;
  wire mul_ln700_46_reg_863_reg_n_31;
  wire mul_ln700_46_reg_863_reg_n_32;
  wire mul_ln700_46_reg_863_reg_n_33;
  wire mul_ln700_46_reg_863_reg_n_34;
  wire mul_ln700_46_reg_863_reg_n_35;
  wire mul_ln700_46_reg_863_reg_n_36;
  wire mul_ln700_46_reg_863_reg_n_37;
  wire mul_ln700_46_reg_863_reg_n_38;
  wire mul_ln700_46_reg_863_reg_n_39;
  wire mul_ln700_46_reg_863_reg_n_40;
  wire mul_ln700_46_reg_863_reg_n_41;
  wire mul_ln700_46_reg_863_reg_n_42;
  wire mul_ln700_46_reg_863_reg_n_43;
  wire mul_ln700_46_reg_863_reg_n_44;
  wire mul_ln700_46_reg_863_reg_n_45;
  wire mul_ln700_46_reg_863_reg_n_46;
  wire mul_ln700_46_reg_863_reg_n_47;
  wire mul_ln700_46_reg_863_reg_n_48;
  wire mul_ln700_46_reg_863_reg_n_49;
  wire mul_ln700_46_reg_863_reg_n_50;
  wire mul_ln700_46_reg_863_reg_n_51;
  wire mul_ln700_46_reg_863_reg_n_52;
  wire mul_ln700_46_reg_863_reg_n_53;
  wire mul_ln700_46_reg_863_reg_n_76;
  wire mul_ln700_46_reg_863_reg_n_77;
  wire mul_ln700_46_reg_863_reg_n_78;
  wire mul_ln700_46_reg_863_reg_n_79;
  wire mul_ln700_46_reg_863_reg_n_80;
  wire mul_ln700_46_reg_863_reg_n_81;
  wire mul_ln700_46_reg_863_reg_n_82;
  wire mul_ln700_46_reg_863_reg_n_83;
  wire mul_ln700_46_reg_863_reg_n_84;
  wire mul_ln700_46_reg_863_reg_n_85;
  wire mul_ln700_46_reg_863_reg_n_86;
  wire mul_ln700_46_reg_863_reg_n_87;
  wire mul_ln700_46_reg_863_reg_n_88;
  wire mul_ln700_46_reg_863_reg_n_89;
  wire mul_ln700_46_reg_863_reg_n_90;
  wire mul_ln700_46_reg_863_reg_n_91;
  wire mul_ln700_46_reg_863_reg_n_92;
  wire mul_ln700_46_reg_863_reg_n_93;
  wire mul_ln700_46_reg_863_reg_n_94;
  wire mul_ln700_46_reg_863_reg_n_95;
  wire mul_ln700_46_reg_863_reg_n_96;
  wire mul_ln700_46_reg_863_reg_n_97;
  wire mul_ln700_46_reg_863_reg_n_98;
  wire mul_ln700_46_reg_863_reg_n_99;
  wire mul_ln700_47_reg_868_reg_n_100;
  wire mul_ln700_47_reg_868_reg_n_101;
  wire mul_ln700_47_reg_868_reg_n_102;
  wire mul_ln700_47_reg_868_reg_n_103;
  wire mul_ln700_47_reg_868_reg_n_104;
  wire mul_ln700_47_reg_868_reg_n_105;
  wire mul_ln700_47_reg_868_reg_n_24;
  wire mul_ln700_47_reg_868_reg_n_25;
  wire mul_ln700_47_reg_868_reg_n_26;
  wire mul_ln700_47_reg_868_reg_n_27;
  wire mul_ln700_47_reg_868_reg_n_28;
  wire mul_ln700_47_reg_868_reg_n_29;
  wire mul_ln700_47_reg_868_reg_n_30;
  wire mul_ln700_47_reg_868_reg_n_31;
  wire mul_ln700_47_reg_868_reg_n_32;
  wire mul_ln700_47_reg_868_reg_n_33;
  wire mul_ln700_47_reg_868_reg_n_34;
  wire mul_ln700_47_reg_868_reg_n_35;
  wire mul_ln700_47_reg_868_reg_n_36;
  wire mul_ln700_47_reg_868_reg_n_37;
  wire mul_ln700_47_reg_868_reg_n_38;
  wire mul_ln700_47_reg_868_reg_n_39;
  wire mul_ln700_47_reg_868_reg_n_40;
  wire mul_ln700_47_reg_868_reg_n_41;
  wire mul_ln700_47_reg_868_reg_n_42;
  wire mul_ln700_47_reg_868_reg_n_43;
  wire mul_ln700_47_reg_868_reg_n_44;
  wire mul_ln700_47_reg_868_reg_n_45;
  wire mul_ln700_47_reg_868_reg_n_46;
  wire mul_ln700_47_reg_868_reg_n_47;
  wire mul_ln700_47_reg_868_reg_n_48;
  wire mul_ln700_47_reg_868_reg_n_49;
  wire mul_ln700_47_reg_868_reg_n_50;
  wire mul_ln700_47_reg_868_reg_n_51;
  wire mul_ln700_47_reg_868_reg_n_52;
  wire mul_ln700_47_reg_868_reg_n_53;
  wire mul_ln700_47_reg_868_reg_n_76;
  wire mul_ln700_47_reg_868_reg_n_77;
  wire mul_ln700_47_reg_868_reg_n_78;
  wire mul_ln700_47_reg_868_reg_n_79;
  wire mul_ln700_47_reg_868_reg_n_80;
  wire mul_ln700_47_reg_868_reg_n_81;
  wire mul_ln700_47_reg_868_reg_n_82;
  wire mul_ln700_47_reg_868_reg_n_83;
  wire mul_ln700_47_reg_868_reg_n_84;
  wire mul_ln700_47_reg_868_reg_n_85;
  wire mul_ln700_47_reg_868_reg_n_86;
  wire mul_ln700_47_reg_868_reg_n_87;
  wire mul_ln700_47_reg_868_reg_n_88;
  wire mul_ln700_47_reg_868_reg_n_89;
  wire mul_ln700_47_reg_868_reg_n_90;
  wire mul_ln700_47_reg_868_reg_n_91;
  wire mul_ln700_47_reg_868_reg_n_92;
  wire mul_ln700_47_reg_868_reg_n_93;
  wire mul_ln700_47_reg_868_reg_n_94;
  wire mul_ln700_47_reg_868_reg_n_95;
  wire mul_ln700_47_reg_868_reg_n_96;
  wire mul_ln700_47_reg_868_reg_n_97;
  wire mul_ln700_47_reg_868_reg_n_98;
  wire mul_ln700_47_reg_868_reg_n_99;
  wire mul_ln700_48_reg_873_reg_n_100;
  wire mul_ln700_48_reg_873_reg_n_101;
  wire mul_ln700_48_reg_873_reg_n_102;
  wire mul_ln700_48_reg_873_reg_n_103;
  wire mul_ln700_48_reg_873_reg_n_104;
  wire mul_ln700_48_reg_873_reg_n_105;
  wire mul_ln700_48_reg_873_reg_n_24;
  wire mul_ln700_48_reg_873_reg_n_25;
  wire mul_ln700_48_reg_873_reg_n_26;
  wire mul_ln700_48_reg_873_reg_n_27;
  wire mul_ln700_48_reg_873_reg_n_28;
  wire mul_ln700_48_reg_873_reg_n_29;
  wire mul_ln700_48_reg_873_reg_n_30;
  wire mul_ln700_48_reg_873_reg_n_31;
  wire mul_ln700_48_reg_873_reg_n_32;
  wire mul_ln700_48_reg_873_reg_n_33;
  wire mul_ln700_48_reg_873_reg_n_34;
  wire mul_ln700_48_reg_873_reg_n_35;
  wire mul_ln700_48_reg_873_reg_n_36;
  wire mul_ln700_48_reg_873_reg_n_37;
  wire mul_ln700_48_reg_873_reg_n_38;
  wire mul_ln700_48_reg_873_reg_n_39;
  wire mul_ln700_48_reg_873_reg_n_40;
  wire mul_ln700_48_reg_873_reg_n_41;
  wire mul_ln700_48_reg_873_reg_n_42;
  wire mul_ln700_48_reg_873_reg_n_43;
  wire mul_ln700_48_reg_873_reg_n_44;
  wire mul_ln700_48_reg_873_reg_n_45;
  wire mul_ln700_48_reg_873_reg_n_46;
  wire mul_ln700_48_reg_873_reg_n_47;
  wire mul_ln700_48_reg_873_reg_n_48;
  wire mul_ln700_48_reg_873_reg_n_49;
  wire mul_ln700_48_reg_873_reg_n_50;
  wire mul_ln700_48_reg_873_reg_n_51;
  wire mul_ln700_48_reg_873_reg_n_52;
  wire mul_ln700_48_reg_873_reg_n_53;
  wire mul_ln700_48_reg_873_reg_n_76;
  wire mul_ln700_48_reg_873_reg_n_77;
  wire mul_ln700_48_reg_873_reg_n_78;
  wire mul_ln700_48_reg_873_reg_n_79;
  wire mul_ln700_48_reg_873_reg_n_80;
  wire mul_ln700_48_reg_873_reg_n_81;
  wire mul_ln700_48_reg_873_reg_n_82;
  wire mul_ln700_48_reg_873_reg_n_83;
  wire mul_ln700_48_reg_873_reg_n_84;
  wire mul_ln700_48_reg_873_reg_n_85;
  wire mul_ln700_48_reg_873_reg_n_86;
  wire mul_ln700_48_reg_873_reg_n_87;
  wire mul_ln700_48_reg_873_reg_n_88;
  wire mul_ln700_48_reg_873_reg_n_89;
  wire mul_ln700_48_reg_873_reg_n_90;
  wire mul_ln700_48_reg_873_reg_n_91;
  wire mul_ln700_48_reg_873_reg_n_92;
  wire mul_ln700_48_reg_873_reg_n_93;
  wire mul_ln700_48_reg_873_reg_n_94;
  wire mul_ln700_48_reg_873_reg_n_95;
  wire mul_ln700_48_reg_873_reg_n_96;
  wire mul_ln700_48_reg_873_reg_n_97;
  wire mul_ln700_48_reg_873_reg_n_98;
  wire mul_ln700_48_reg_873_reg_n_99;
  wire mul_ln700_49_reg_878_reg_n_100;
  wire mul_ln700_49_reg_878_reg_n_101;
  wire mul_ln700_49_reg_878_reg_n_102;
  wire mul_ln700_49_reg_878_reg_n_103;
  wire mul_ln700_49_reg_878_reg_n_104;
  wire mul_ln700_49_reg_878_reg_n_105;
  wire mul_ln700_49_reg_878_reg_n_24;
  wire mul_ln700_49_reg_878_reg_n_25;
  wire mul_ln700_49_reg_878_reg_n_26;
  wire mul_ln700_49_reg_878_reg_n_27;
  wire mul_ln700_49_reg_878_reg_n_28;
  wire mul_ln700_49_reg_878_reg_n_29;
  wire mul_ln700_49_reg_878_reg_n_30;
  wire mul_ln700_49_reg_878_reg_n_31;
  wire mul_ln700_49_reg_878_reg_n_32;
  wire mul_ln700_49_reg_878_reg_n_33;
  wire mul_ln700_49_reg_878_reg_n_34;
  wire mul_ln700_49_reg_878_reg_n_35;
  wire mul_ln700_49_reg_878_reg_n_36;
  wire mul_ln700_49_reg_878_reg_n_37;
  wire mul_ln700_49_reg_878_reg_n_38;
  wire mul_ln700_49_reg_878_reg_n_39;
  wire mul_ln700_49_reg_878_reg_n_40;
  wire mul_ln700_49_reg_878_reg_n_41;
  wire mul_ln700_49_reg_878_reg_n_42;
  wire mul_ln700_49_reg_878_reg_n_43;
  wire mul_ln700_49_reg_878_reg_n_44;
  wire mul_ln700_49_reg_878_reg_n_45;
  wire mul_ln700_49_reg_878_reg_n_46;
  wire mul_ln700_49_reg_878_reg_n_47;
  wire mul_ln700_49_reg_878_reg_n_48;
  wire mul_ln700_49_reg_878_reg_n_49;
  wire mul_ln700_49_reg_878_reg_n_50;
  wire mul_ln700_49_reg_878_reg_n_51;
  wire mul_ln700_49_reg_878_reg_n_52;
  wire mul_ln700_49_reg_878_reg_n_53;
  wire mul_ln700_49_reg_878_reg_n_76;
  wire mul_ln700_49_reg_878_reg_n_77;
  wire mul_ln700_49_reg_878_reg_n_78;
  wire mul_ln700_49_reg_878_reg_n_79;
  wire mul_ln700_49_reg_878_reg_n_80;
  wire mul_ln700_49_reg_878_reg_n_81;
  wire mul_ln700_49_reg_878_reg_n_82;
  wire mul_ln700_49_reg_878_reg_n_83;
  wire mul_ln700_49_reg_878_reg_n_84;
  wire mul_ln700_49_reg_878_reg_n_85;
  wire mul_ln700_49_reg_878_reg_n_86;
  wire mul_ln700_49_reg_878_reg_n_87;
  wire mul_ln700_49_reg_878_reg_n_88;
  wire mul_ln700_49_reg_878_reg_n_89;
  wire mul_ln700_49_reg_878_reg_n_90;
  wire mul_ln700_49_reg_878_reg_n_91;
  wire mul_ln700_49_reg_878_reg_n_92;
  wire mul_ln700_49_reg_878_reg_n_93;
  wire mul_ln700_49_reg_878_reg_n_94;
  wire mul_ln700_49_reg_878_reg_n_95;
  wire mul_ln700_49_reg_878_reg_n_96;
  wire mul_ln700_49_reg_878_reg_n_97;
  wire mul_ln700_49_reg_878_reg_n_98;
  wire mul_ln700_49_reg_878_reg_n_99;
  wire mul_ln700_50_reg_883_reg_n_100;
  wire mul_ln700_50_reg_883_reg_n_101;
  wire mul_ln700_50_reg_883_reg_n_102;
  wire mul_ln700_50_reg_883_reg_n_103;
  wire mul_ln700_50_reg_883_reg_n_104;
  wire mul_ln700_50_reg_883_reg_n_105;
  wire mul_ln700_50_reg_883_reg_n_24;
  wire mul_ln700_50_reg_883_reg_n_25;
  wire mul_ln700_50_reg_883_reg_n_26;
  wire mul_ln700_50_reg_883_reg_n_27;
  wire mul_ln700_50_reg_883_reg_n_28;
  wire mul_ln700_50_reg_883_reg_n_29;
  wire mul_ln700_50_reg_883_reg_n_30;
  wire mul_ln700_50_reg_883_reg_n_31;
  wire mul_ln700_50_reg_883_reg_n_32;
  wire mul_ln700_50_reg_883_reg_n_33;
  wire mul_ln700_50_reg_883_reg_n_34;
  wire mul_ln700_50_reg_883_reg_n_35;
  wire mul_ln700_50_reg_883_reg_n_36;
  wire mul_ln700_50_reg_883_reg_n_37;
  wire mul_ln700_50_reg_883_reg_n_38;
  wire mul_ln700_50_reg_883_reg_n_39;
  wire mul_ln700_50_reg_883_reg_n_40;
  wire mul_ln700_50_reg_883_reg_n_41;
  wire mul_ln700_50_reg_883_reg_n_42;
  wire mul_ln700_50_reg_883_reg_n_43;
  wire mul_ln700_50_reg_883_reg_n_44;
  wire mul_ln700_50_reg_883_reg_n_45;
  wire mul_ln700_50_reg_883_reg_n_46;
  wire mul_ln700_50_reg_883_reg_n_47;
  wire mul_ln700_50_reg_883_reg_n_48;
  wire mul_ln700_50_reg_883_reg_n_49;
  wire mul_ln700_50_reg_883_reg_n_50;
  wire mul_ln700_50_reg_883_reg_n_51;
  wire mul_ln700_50_reg_883_reg_n_52;
  wire mul_ln700_50_reg_883_reg_n_53;
  wire mul_ln700_50_reg_883_reg_n_76;
  wire mul_ln700_50_reg_883_reg_n_77;
  wire mul_ln700_50_reg_883_reg_n_78;
  wire mul_ln700_50_reg_883_reg_n_79;
  wire mul_ln700_50_reg_883_reg_n_80;
  wire mul_ln700_50_reg_883_reg_n_81;
  wire mul_ln700_50_reg_883_reg_n_82;
  wire mul_ln700_50_reg_883_reg_n_83;
  wire mul_ln700_50_reg_883_reg_n_84;
  wire mul_ln700_50_reg_883_reg_n_85;
  wire mul_ln700_50_reg_883_reg_n_86;
  wire mul_ln700_50_reg_883_reg_n_87;
  wire mul_ln700_50_reg_883_reg_n_88;
  wire mul_ln700_50_reg_883_reg_n_89;
  wire mul_ln700_50_reg_883_reg_n_90;
  wire mul_ln700_50_reg_883_reg_n_91;
  wire mul_ln700_50_reg_883_reg_n_92;
  wire mul_ln700_50_reg_883_reg_n_93;
  wire mul_ln700_50_reg_883_reg_n_94;
  wire mul_ln700_50_reg_883_reg_n_95;
  wire mul_ln700_50_reg_883_reg_n_96;
  wire mul_ln700_50_reg_883_reg_n_97;
  wire mul_ln700_50_reg_883_reg_n_98;
  wire mul_ln700_50_reg_883_reg_n_99;
  wire mul_ln700_51_reg_888_reg_n_100;
  wire mul_ln700_51_reg_888_reg_n_101;
  wire mul_ln700_51_reg_888_reg_n_102;
  wire mul_ln700_51_reg_888_reg_n_103;
  wire mul_ln700_51_reg_888_reg_n_104;
  wire mul_ln700_51_reg_888_reg_n_105;
  wire mul_ln700_51_reg_888_reg_n_76;
  wire mul_ln700_51_reg_888_reg_n_77;
  wire mul_ln700_51_reg_888_reg_n_78;
  wire mul_ln700_51_reg_888_reg_n_79;
  wire mul_ln700_51_reg_888_reg_n_80;
  wire mul_ln700_51_reg_888_reg_n_81;
  wire mul_ln700_51_reg_888_reg_n_82;
  wire mul_ln700_51_reg_888_reg_n_83;
  wire mul_ln700_51_reg_888_reg_n_84;
  wire mul_ln700_51_reg_888_reg_n_85;
  wire mul_ln700_51_reg_888_reg_n_86;
  wire mul_ln700_51_reg_888_reg_n_87;
  wire mul_ln700_51_reg_888_reg_n_88;
  wire mul_ln700_51_reg_888_reg_n_89;
  wire mul_ln700_51_reg_888_reg_n_90;
  wire mul_ln700_51_reg_888_reg_n_91;
  wire mul_ln700_51_reg_888_reg_n_92;
  wire mul_ln700_51_reg_888_reg_n_93;
  wire mul_ln700_51_reg_888_reg_n_94;
  wire mul_ln700_51_reg_888_reg_n_95;
  wire mul_ln700_51_reg_888_reg_n_96;
  wire mul_ln700_51_reg_888_reg_n_97;
  wire mul_ln700_51_reg_888_reg_n_98;
  wire mul_ln700_51_reg_888_reg_n_99;
  wire mul_ln700_53_reg_898_reg_n_100;
  wire mul_ln700_53_reg_898_reg_n_101;
  wire mul_ln700_53_reg_898_reg_n_102;
  wire mul_ln700_53_reg_898_reg_n_103;
  wire mul_ln700_53_reg_898_reg_n_104;
  wire mul_ln700_53_reg_898_reg_n_105;
  wire mul_ln700_53_reg_898_reg_n_77;
  wire mul_ln700_53_reg_898_reg_n_78;
  wire mul_ln700_53_reg_898_reg_n_79;
  wire mul_ln700_53_reg_898_reg_n_80;
  wire mul_ln700_53_reg_898_reg_n_81;
  wire mul_ln700_53_reg_898_reg_n_82;
  wire mul_ln700_53_reg_898_reg_n_83;
  wire mul_ln700_53_reg_898_reg_n_84;
  wire mul_ln700_53_reg_898_reg_n_85;
  wire mul_ln700_53_reg_898_reg_n_86;
  wire mul_ln700_53_reg_898_reg_n_87;
  wire mul_ln700_53_reg_898_reg_n_88;
  wire mul_ln700_53_reg_898_reg_n_89;
  wire mul_ln700_53_reg_898_reg_n_90;
  wire mul_ln700_53_reg_898_reg_n_91;
  wire mul_ln700_53_reg_898_reg_n_92;
  wire mul_ln700_53_reg_898_reg_n_93;
  wire mul_ln700_53_reg_898_reg_n_94;
  wire mul_ln700_53_reg_898_reg_n_95;
  wire mul_ln700_53_reg_898_reg_n_96;
  wire mul_ln700_53_reg_898_reg_n_97;
  wire mul_ln700_53_reg_898_reg_n_98;
  wire mul_ln700_53_reg_898_reg_n_99;
  wire mul_ln700_54_reg_903_reg_n_100;
  wire mul_ln700_54_reg_903_reg_n_101;
  wire mul_ln700_54_reg_903_reg_n_102;
  wire mul_ln700_54_reg_903_reg_n_103;
  wire mul_ln700_54_reg_903_reg_n_104;
  wire mul_ln700_54_reg_903_reg_n_105;
  wire mul_ln700_54_reg_903_reg_n_78;
  wire mul_ln700_54_reg_903_reg_n_79;
  wire mul_ln700_54_reg_903_reg_n_80;
  wire mul_ln700_54_reg_903_reg_n_81;
  wire mul_ln700_54_reg_903_reg_n_82;
  wire mul_ln700_54_reg_903_reg_n_83;
  wire mul_ln700_54_reg_903_reg_n_84;
  wire mul_ln700_54_reg_903_reg_n_85;
  wire mul_ln700_54_reg_903_reg_n_86;
  wire mul_ln700_54_reg_903_reg_n_87;
  wire mul_ln700_54_reg_903_reg_n_88;
  wire mul_ln700_54_reg_903_reg_n_89;
  wire mul_ln700_54_reg_903_reg_n_90;
  wire mul_ln700_54_reg_903_reg_n_91;
  wire mul_ln700_54_reg_903_reg_n_92;
  wire mul_ln700_54_reg_903_reg_n_93;
  wire mul_ln700_54_reg_903_reg_n_94;
  wire mul_ln700_54_reg_903_reg_n_95;
  wire mul_ln700_54_reg_903_reg_n_96;
  wire mul_ln700_54_reg_903_reg_n_97;
  wire mul_ln700_54_reg_903_reg_n_98;
  wire mul_ln700_54_reg_903_reg_n_99;
  wire mul_ln700_55_reg_908_reg_n_100;
  wire mul_ln700_55_reg_908_reg_n_101;
  wire mul_ln700_55_reg_908_reg_n_102;
  wire mul_ln700_55_reg_908_reg_n_103;
  wire mul_ln700_55_reg_908_reg_n_104;
  wire mul_ln700_55_reg_908_reg_n_105;
  wire mul_ln700_55_reg_908_reg_n_24;
  wire mul_ln700_55_reg_908_reg_n_25;
  wire mul_ln700_55_reg_908_reg_n_26;
  wire mul_ln700_55_reg_908_reg_n_27;
  wire mul_ln700_55_reg_908_reg_n_28;
  wire mul_ln700_55_reg_908_reg_n_29;
  wire mul_ln700_55_reg_908_reg_n_30;
  wire mul_ln700_55_reg_908_reg_n_31;
  wire mul_ln700_55_reg_908_reg_n_32;
  wire mul_ln700_55_reg_908_reg_n_33;
  wire mul_ln700_55_reg_908_reg_n_34;
  wire mul_ln700_55_reg_908_reg_n_35;
  wire mul_ln700_55_reg_908_reg_n_36;
  wire mul_ln700_55_reg_908_reg_n_37;
  wire mul_ln700_55_reg_908_reg_n_38;
  wire mul_ln700_55_reg_908_reg_n_39;
  wire mul_ln700_55_reg_908_reg_n_40;
  wire mul_ln700_55_reg_908_reg_n_41;
  wire mul_ln700_55_reg_908_reg_n_42;
  wire mul_ln700_55_reg_908_reg_n_43;
  wire mul_ln700_55_reg_908_reg_n_44;
  wire mul_ln700_55_reg_908_reg_n_45;
  wire mul_ln700_55_reg_908_reg_n_46;
  wire mul_ln700_55_reg_908_reg_n_47;
  wire mul_ln700_55_reg_908_reg_n_48;
  wire mul_ln700_55_reg_908_reg_n_49;
  wire mul_ln700_55_reg_908_reg_n_50;
  wire mul_ln700_55_reg_908_reg_n_51;
  wire mul_ln700_55_reg_908_reg_n_52;
  wire mul_ln700_55_reg_908_reg_n_53;
  wire mul_ln700_55_reg_908_reg_n_79;
  wire mul_ln700_55_reg_908_reg_n_80;
  wire mul_ln700_55_reg_908_reg_n_81;
  wire mul_ln700_55_reg_908_reg_n_82;
  wire mul_ln700_55_reg_908_reg_n_83;
  wire mul_ln700_55_reg_908_reg_n_84;
  wire mul_ln700_55_reg_908_reg_n_85;
  wire mul_ln700_55_reg_908_reg_n_86;
  wire mul_ln700_55_reg_908_reg_n_87;
  wire mul_ln700_55_reg_908_reg_n_88;
  wire mul_ln700_55_reg_908_reg_n_89;
  wire mul_ln700_55_reg_908_reg_n_90;
  wire mul_ln700_55_reg_908_reg_n_91;
  wire mul_ln700_55_reg_908_reg_n_92;
  wire mul_ln700_55_reg_908_reg_n_93;
  wire mul_ln700_55_reg_908_reg_n_94;
  wire mul_ln700_55_reg_908_reg_n_95;
  wire mul_ln700_55_reg_908_reg_n_96;
  wire mul_ln700_55_reg_908_reg_n_97;
  wire mul_ln700_55_reg_908_reg_n_98;
  wire mul_ln700_55_reg_908_reg_n_99;
  wire mul_ln700_56_reg_913_reg_n_100;
  wire mul_ln700_56_reg_913_reg_n_101;
  wire mul_ln700_56_reg_913_reg_n_102;
  wire mul_ln700_56_reg_913_reg_n_103;
  wire mul_ln700_56_reg_913_reg_n_104;
  wire mul_ln700_56_reg_913_reg_n_105;
  wire mul_ln700_56_reg_913_reg_n_24;
  wire mul_ln700_56_reg_913_reg_n_25;
  wire mul_ln700_56_reg_913_reg_n_26;
  wire mul_ln700_56_reg_913_reg_n_27;
  wire mul_ln700_56_reg_913_reg_n_28;
  wire mul_ln700_56_reg_913_reg_n_29;
  wire mul_ln700_56_reg_913_reg_n_30;
  wire mul_ln700_56_reg_913_reg_n_31;
  wire mul_ln700_56_reg_913_reg_n_32;
  wire mul_ln700_56_reg_913_reg_n_33;
  wire mul_ln700_56_reg_913_reg_n_34;
  wire mul_ln700_56_reg_913_reg_n_35;
  wire mul_ln700_56_reg_913_reg_n_36;
  wire mul_ln700_56_reg_913_reg_n_37;
  wire mul_ln700_56_reg_913_reg_n_38;
  wire mul_ln700_56_reg_913_reg_n_39;
  wire mul_ln700_56_reg_913_reg_n_40;
  wire mul_ln700_56_reg_913_reg_n_41;
  wire mul_ln700_56_reg_913_reg_n_42;
  wire mul_ln700_56_reg_913_reg_n_43;
  wire mul_ln700_56_reg_913_reg_n_44;
  wire mul_ln700_56_reg_913_reg_n_45;
  wire mul_ln700_56_reg_913_reg_n_46;
  wire mul_ln700_56_reg_913_reg_n_47;
  wire mul_ln700_56_reg_913_reg_n_48;
  wire mul_ln700_56_reg_913_reg_n_49;
  wire mul_ln700_56_reg_913_reg_n_50;
  wire mul_ln700_56_reg_913_reg_n_51;
  wire mul_ln700_56_reg_913_reg_n_52;
  wire mul_ln700_56_reg_913_reg_n_53;
  wire mul_ln700_56_reg_913_reg_n_82;
  wire mul_ln700_56_reg_913_reg_n_83;
  wire mul_ln700_56_reg_913_reg_n_84;
  wire mul_ln700_56_reg_913_reg_n_85;
  wire mul_ln700_56_reg_913_reg_n_86;
  wire mul_ln700_56_reg_913_reg_n_87;
  wire mul_ln700_56_reg_913_reg_n_88;
  wire mul_ln700_56_reg_913_reg_n_89;
  wire mul_ln700_56_reg_913_reg_n_90;
  wire mul_ln700_56_reg_913_reg_n_91;
  wire mul_ln700_56_reg_913_reg_n_92;
  wire mul_ln700_56_reg_913_reg_n_93;
  wire mul_ln700_56_reg_913_reg_n_94;
  wire mul_ln700_56_reg_913_reg_n_95;
  wire mul_ln700_56_reg_913_reg_n_96;
  wire mul_ln700_56_reg_913_reg_n_97;
  wire mul_ln700_56_reg_913_reg_n_98;
  wire mul_ln700_56_reg_913_reg_n_99;
  wire mul_ln700_57_reg_918_reg_n_100;
  wire mul_ln700_57_reg_918_reg_n_101;
  wire mul_ln700_57_reg_918_reg_n_102;
  wire mul_ln700_57_reg_918_reg_n_103;
  wire mul_ln700_57_reg_918_reg_n_104;
  wire mul_ln700_57_reg_918_reg_n_105;
  wire mul_ln700_57_reg_918_reg_n_24;
  wire mul_ln700_57_reg_918_reg_n_25;
  wire mul_ln700_57_reg_918_reg_n_26;
  wire mul_ln700_57_reg_918_reg_n_27;
  wire mul_ln700_57_reg_918_reg_n_28;
  wire mul_ln700_57_reg_918_reg_n_29;
  wire mul_ln700_57_reg_918_reg_n_30;
  wire mul_ln700_57_reg_918_reg_n_31;
  wire mul_ln700_57_reg_918_reg_n_32;
  wire mul_ln700_57_reg_918_reg_n_33;
  wire mul_ln700_57_reg_918_reg_n_34;
  wire mul_ln700_57_reg_918_reg_n_35;
  wire mul_ln700_57_reg_918_reg_n_36;
  wire mul_ln700_57_reg_918_reg_n_37;
  wire mul_ln700_57_reg_918_reg_n_38;
  wire mul_ln700_57_reg_918_reg_n_39;
  wire mul_ln700_57_reg_918_reg_n_40;
  wire mul_ln700_57_reg_918_reg_n_41;
  wire mul_ln700_57_reg_918_reg_n_42;
  wire mul_ln700_57_reg_918_reg_n_43;
  wire mul_ln700_57_reg_918_reg_n_44;
  wire mul_ln700_57_reg_918_reg_n_45;
  wire mul_ln700_57_reg_918_reg_n_46;
  wire mul_ln700_57_reg_918_reg_n_47;
  wire mul_ln700_57_reg_918_reg_n_48;
  wire mul_ln700_57_reg_918_reg_n_49;
  wire mul_ln700_57_reg_918_reg_n_50;
  wire mul_ln700_57_reg_918_reg_n_51;
  wire mul_ln700_57_reg_918_reg_n_52;
  wire mul_ln700_57_reg_918_reg_n_53;
  wire mul_ln700_57_reg_918_reg_n_80;
  wire mul_ln700_57_reg_918_reg_n_81;
  wire mul_ln700_57_reg_918_reg_n_82;
  wire mul_ln700_57_reg_918_reg_n_83;
  wire mul_ln700_57_reg_918_reg_n_84;
  wire mul_ln700_57_reg_918_reg_n_85;
  wire mul_ln700_57_reg_918_reg_n_86;
  wire mul_ln700_57_reg_918_reg_n_87;
  wire mul_ln700_57_reg_918_reg_n_88;
  wire mul_ln700_57_reg_918_reg_n_89;
  wire mul_ln700_57_reg_918_reg_n_90;
  wire mul_ln700_57_reg_918_reg_n_91;
  wire mul_ln700_57_reg_918_reg_n_92;
  wire mul_ln700_57_reg_918_reg_n_93;
  wire mul_ln700_57_reg_918_reg_n_94;
  wire mul_ln700_57_reg_918_reg_n_95;
  wire mul_ln700_57_reg_918_reg_n_96;
  wire mul_ln700_57_reg_918_reg_n_97;
  wire mul_ln700_57_reg_918_reg_n_98;
  wire mul_ln700_57_reg_918_reg_n_99;
  wire mul_ln700_58_reg_923_reg_n_100;
  wire mul_ln700_58_reg_923_reg_n_101;
  wire mul_ln700_58_reg_923_reg_n_102;
  wire mul_ln700_58_reg_923_reg_n_103;
  wire mul_ln700_58_reg_923_reg_n_104;
  wire mul_ln700_58_reg_923_reg_n_105;
  wire mul_ln700_58_reg_923_reg_n_80;
  wire mul_ln700_58_reg_923_reg_n_81;
  wire mul_ln700_58_reg_923_reg_n_82;
  wire mul_ln700_58_reg_923_reg_n_83;
  wire mul_ln700_58_reg_923_reg_n_84;
  wire mul_ln700_58_reg_923_reg_n_85;
  wire mul_ln700_58_reg_923_reg_n_86;
  wire mul_ln700_58_reg_923_reg_n_87;
  wire mul_ln700_58_reg_923_reg_n_88;
  wire mul_ln700_58_reg_923_reg_n_89;
  wire mul_ln700_58_reg_923_reg_n_90;
  wire mul_ln700_58_reg_923_reg_n_91;
  wire mul_ln700_58_reg_923_reg_n_92;
  wire mul_ln700_58_reg_923_reg_n_93;
  wire mul_ln700_58_reg_923_reg_n_94;
  wire mul_ln700_58_reg_923_reg_n_95;
  wire mul_ln700_58_reg_923_reg_n_96;
  wire mul_ln700_58_reg_923_reg_n_97;
  wire mul_ln700_58_reg_923_reg_n_98;
  wire mul_ln700_58_reg_923_reg_n_99;
  wire [31:1]mul_ln700_59_reg_928_reg__0;
  wire mul_ln700_59_reg_928_reg_n_105;
  wire mul_ln700_59_reg_928_reg_n_24;
  wire mul_ln700_59_reg_928_reg_n_25;
  wire mul_ln700_59_reg_928_reg_n_26;
  wire mul_ln700_59_reg_928_reg_n_27;
  wire mul_ln700_59_reg_928_reg_n_28;
  wire mul_ln700_59_reg_928_reg_n_29;
  wire mul_ln700_59_reg_928_reg_n_30;
  wire mul_ln700_59_reg_928_reg_n_31;
  wire mul_ln700_59_reg_928_reg_n_32;
  wire mul_ln700_59_reg_928_reg_n_33;
  wire mul_ln700_59_reg_928_reg_n_34;
  wire mul_ln700_59_reg_928_reg_n_35;
  wire mul_ln700_59_reg_928_reg_n_36;
  wire mul_ln700_59_reg_928_reg_n_37;
  wire mul_ln700_59_reg_928_reg_n_38;
  wire mul_ln700_59_reg_928_reg_n_39;
  wire mul_ln700_59_reg_928_reg_n_40;
  wire mul_ln700_59_reg_928_reg_n_41;
  wire mul_ln700_59_reg_928_reg_n_42;
  wire mul_ln700_59_reg_928_reg_n_43;
  wire mul_ln700_59_reg_928_reg_n_44;
  wire mul_ln700_59_reg_928_reg_n_45;
  wire mul_ln700_59_reg_928_reg_n_46;
  wire mul_ln700_59_reg_928_reg_n_47;
  wire mul_ln700_59_reg_928_reg_n_48;
  wire mul_ln700_59_reg_928_reg_n_49;
  wire mul_ln700_59_reg_928_reg_n_50;
  wire mul_ln700_59_reg_928_reg_n_51;
  wire mul_ln700_59_reg_928_reg_n_52;
  wire mul_ln700_59_reg_928_reg_n_53;
  wire mul_ln700_62_reg_943_reg_n_100;
  wire mul_ln700_62_reg_943_reg_n_101;
  wire mul_ln700_62_reg_943_reg_n_102;
  wire mul_ln700_62_reg_943_reg_n_103;
  wire mul_ln700_62_reg_943_reg_n_104;
  wire mul_ln700_62_reg_943_reg_n_105;
  wire mul_ln700_62_reg_943_reg_n_106;
  wire mul_ln700_62_reg_943_reg_n_107;
  wire mul_ln700_62_reg_943_reg_n_108;
  wire mul_ln700_62_reg_943_reg_n_109;
  wire mul_ln700_62_reg_943_reg_n_110;
  wire mul_ln700_62_reg_943_reg_n_111;
  wire mul_ln700_62_reg_943_reg_n_112;
  wire mul_ln700_62_reg_943_reg_n_113;
  wire mul_ln700_62_reg_943_reg_n_114;
  wire mul_ln700_62_reg_943_reg_n_115;
  wire mul_ln700_62_reg_943_reg_n_116;
  wire mul_ln700_62_reg_943_reg_n_117;
  wire mul_ln700_62_reg_943_reg_n_118;
  wire mul_ln700_62_reg_943_reg_n_119;
  wire mul_ln700_62_reg_943_reg_n_120;
  wire mul_ln700_62_reg_943_reg_n_121;
  wire mul_ln700_62_reg_943_reg_n_122;
  wire mul_ln700_62_reg_943_reg_n_123;
  wire mul_ln700_62_reg_943_reg_n_124;
  wire mul_ln700_62_reg_943_reg_n_125;
  wire mul_ln700_62_reg_943_reg_n_126;
  wire mul_ln700_62_reg_943_reg_n_127;
  wire mul_ln700_62_reg_943_reg_n_128;
  wire mul_ln700_62_reg_943_reg_n_129;
  wire mul_ln700_62_reg_943_reg_n_130;
  wire mul_ln700_62_reg_943_reg_n_131;
  wire mul_ln700_62_reg_943_reg_n_132;
  wire mul_ln700_62_reg_943_reg_n_133;
  wire mul_ln700_62_reg_943_reg_n_134;
  wire mul_ln700_62_reg_943_reg_n_135;
  wire mul_ln700_62_reg_943_reg_n_136;
  wire mul_ln700_62_reg_943_reg_n_137;
  wire mul_ln700_62_reg_943_reg_n_138;
  wire mul_ln700_62_reg_943_reg_n_139;
  wire mul_ln700_62_reg_943_reg_n_140;
  wire mul_ln700_62_reg_943_reg_n_141;
  wire mul_ln700_62_reg_943_reg_n_142;
  wire mul_ln700_62_reg_943_reg_n_143;
  wire mul_ln700_62_reg_943_reg_n_144;
  wire mul_ln700_62_reg_943_reg_n_145;
  wire mul_ln700_62_reg_943_reg_n_146;
  wire mul_ln700_62_reg_943_reg_n_147;
  wire mul_ln700_62_reg_943_reg_n_148;
  wire mul_ln700_62_reg_943_reg_n_149;
  wire mul_ln700_62_reg_943_reg_n_150;
  wire mul_ln700_62_reg_943_reg_n_151;
  wire mul_ln700_62_reg_943_reg_n_152;
  wire mul_ln700_62_reg_943_reg_n_153;
  wire mul_ln700_62_reg_943_reg_n_80;
  wire mul_ln700_62_reg_943_reg_n_81;
  wire mul_ln700_62_reg_943_reg_n_82;
  wire mul_ln700_62_reg_943_reg_n_83;
  wire mul_ln700_62_reg_943_reg_n_84;
  wire mul_ln700_62_reg_943_reg_n_85;
  wire mul_ln700_62_reg_943_reg_n_86;
  wire mul_ln700_62_reg_943_reg_n_87;
  wire mul_ln700_62_reg_943_reg_n_88;
  wire mul_ln700_62_reg_943_reg_n_89;
  wire mul_ln700_62_reg_943_reg_n_90;
  wire mul_ln700_62_reg_943_reg_n_91;
  wire mul_ln700_62_reg_943_reg_n_92;
  wire mul_ln700_62_reg_943_reg_n_93;
  wire mul_ln700_62_reg_943_reg_n_94;
  wire mul_ln700_62_reg_943_reg_n_95;
  wire mul_ln700_62_reg_943_reg_n_96;
  wire mul_ln700_62_reg_943_reg_n_97;
  wire mul_ln700_62_reg_943_reg_n_98;
  wire mul_ln700_62_reg_943_reg_n_99;
  wire mul_ln700_reg_788_reg_n_100;
  wire mul_ln700_reg_788_reg_n_101;
  wire mul_ln700_reg_788_reg_n_102;
  wire mul_ln700_reg_788_reg_n_103;
  wire mul_ln700_reg_788_reg_n_104;
  wire mul_ln700_reg_788_reg_n_105;
  wire mul_ln700_reg_788_reg_n_80;
  wire mul_ln700_reg_788_reg_n_81;
  wire mul_ln700_reg_788_reg_n_82;
  wire mul_ln700_reg_788_reg_n_83;
  wire mul_ln700_reg_788_reg_n_84;
  wire mul_ln700_reg_788_reg_n_85;
  wire mul_ln700_reg_788_reg_n_86;
  wire mul_ln700_reg_788_reg_n_87;
  wire mul_ln700_reg_788_reg_n_88;
  wire mul_ln700_reg_788_reg_n_89;
  wire mul_ln700_reg_788_reg_n_90;
  wire mul_ln700_reg_788_reg_n_91;
  wire mul_ln700_reg_788_reg_n_92;
  wire mul_ln700_reg_788_reg_n_93;
  wire mul_ln700_reg_788_reg_n_94;
  wire mul_ln700_reg_788_reg_n_95;
  wire mul_ln700_reg_788_reg_n_96;
  wire mul_ln700_reg_788_reg_n_97;
  wire mul_ln700_reg_788_reg_n_98;
  wire mul_ln700_reg_788_reg_n_99;
  wire [30:1]p_0_in;
  wire [15:0]shift_reg_V_0;
  wire [15:0]shift_reg_V_1;
  wire \shift_reg_V_3_reg[0]_srl2_n_0 ;
  wire \shift_reg_V_3_reg[10]_srl2_n_0 ;
  wire \shift_reg_V_3_reg[11]_srl2_n_0 ;
  wire \shift_reg_V_3_reg[12]_srl2_n_0 ;
  wire \shift_reg_V_3_reg[13]_srl2_n_0 ;
  wire \shift_reg_V_3_reg[14]_srl2_n_0 ;
  wire \shift_reg_V_3_reg[15]_srl2_n_0 ;
  wire \shift_reg_V_3_reg[1]_srl2_n_0 ;
  wire \shift_reg_V_3_reg[2]_srl2_n_0 ;
  wire \shift_reg_V_3_reg[3]_srl2_n_0 ;
  wire \shift_reg_V_3_reg[4]_srl2_n_0 ;
  wire \shift_reg_V_3_reg[5]_srl2_n_0 ;
  wire \shift_reg_V_3_reg[6]_srl2_n_0 ;
  wire \shift_reg_V_3_reg[7]_srl2_n_0 ;
  wire \shift_reg_V_3_reg[8]_srl2_n_0 ;
  wire \shift_reg_V_3_reg[9]_srl2_n_0 ;
  wire [15:0]shift_reg_V_4;
  wire \shift_reg_V_7_reg[0]_srl3_n_0 ;
  wire \shift_reg_V_7_reg[10]_srl3_n_0 ;
  wire \shift_reg_V_7_reg[11]_srl3_n_0 ;
  wire \shift_reg_V_7_reg[12]_srl3_n_0 ;
  wire \shift_reg_V_7_reg[13]_srl3_n_0 ;
  wire \shift_reg_V_7_reg[14]_srl3_n_0 ;
  wire \shift_reg_V_7_reg[15]_srl3_n_0 ;
  wire \shift_reg_V_7_reg[1]_srl3_n_0 ;
  wire \shift_reg_V_7_reg[2]_srl3_n_0 ;
  wire \shift_reg_V_7_reg[3]_srl3_n_0 ;
  wire \shift_reg_V_7_reg[4]_srl3_n_0 ;
  wire \shift_reg_V_7_reg[5]_srl3_n_0 ;
  wire \shift_reg_V_7_reg[6]_srl3_n_0 ;
  wire \shift_reg_V_7_reg[7]_srl3_n_0 ;
  wire \shift_reg_V_7_reg[8]_srl3_n_0 ;
  wire \shift_reg_V_7_reg[9]_srl3_n_0 ;
  wire [15:0]shift_reg_V_8;
  wire [15:0]shift_reg_V_9;
  wire [31:0]y_i_V;
  wire \y_i_V[0]_INST_0_i_1_n_0 ;
  wire \y_i_V[0]_INST_0_i_2_n_0 ;
  wire \y_i_V[0]_INST_0_i_3_n_0 ;
  wire \y_i_V[0]_INST_0_i_4_n_0 ;
  wire \y_i_V[0]_INST_0_i_5_n_0 ;
  wire \y_i_V[0]_INST_0_i_6_n_0 ;
  wire \y_i_V[0]_INST_0_i_7_n_0 ;
  wire \y_i_V[0]_INST_0_n_0 ;
  wire \y_i_V[0]_INST_0_n_1 ;
  wire \y_i_V[0]_INST_0_n_2 ;
  wire \y_i_V[0]_INST_0_n_3 ;
  wire \y_i_V[12]_INST_0_i_1_n_0 ;
  wire \y_i_V[12]_INST_0_i_2_n_0 ;
  wire \y_i_V[12]_INST_0_i_3_n_0 ;
  wire \y_i_V[12]_INST_0_i_4_n_0 ;
  wire \y_i_V[12]_INST_0_i_5_n_0 ;
  wire \y_i_V[12]_INST_0_i_6_n_0 ;
  wire \y_i_V[12]_INST_0_i_7_n_0 ;
  wire \y_i_V[12]_INST_0_i_8_n_0 ;
  wire \y_i_V[12]_INST_0_n_0 ;
  wire \y_i_V[12]_INST_0_n_1 ;
  wire \y_i_V[12]_INST_0_n_2 ;
  wire \y_i_V[12]_INST_0_n_3 ;
  wire \y_i_V[16]_INST_0_i_1_n_0 ;
  wire \y_i_V[16]_INST_0_i_2_n_0 ;
  wire \y_i_V[16]_INST_0_i_3_n_0 ;
  wire \y_i_V[16]_INST_0_i_4_n_0 ;
  wire \y_i_V[16]_INST_0_i_5_n_0 ;
  wire \y_i_V[16]_INST_0_i_6_n_0 ;
  wire \y_i_V[16]_INST_0_i_7_n_0 ;
  wire \y_i_V[16]_INST_0_i_8_n_0 ;
  wire \y_i_V[16]_INST_0_n_0 ;
  wire \y_i_V[16]_INST_0_n_1 ;
  wire \y_i_V[16]_INST_0_n_2 ;
  wire \y_i_V[16]_INST_0_n_3 ;
  wire \y_i_V[20]_INST_0_i_1_n_0 ;
  wire \y_i_V[20]_INST_0_i_2_n_0 ;
  wire \y_i_V[20]_INST_0_i_3_n_0 ;
  wire \y_i_V[20]_INST_0_i_4_n_0 ;
  wire \y_i_V[20]_INST_0_i_5_n_0 ;
  wire \y_i_V[20]_INST_0_i_6_n_0 ;
  wire \y_i_V[20]_INST_0_i_7_n_0 ;
  wire \y_i_V[20]_INST_0_i_8_n_0 ;
  wire \y_i_V[20]_INST_0_n_0 ;
  wire \y_i_V[20]_INST_0_n_1 ;
  wire \y_i_V[20]_INST_0_n_2 ;
  wire \y_i_V[20]_INST_0_n_3 ;
  wire \y_i_V[24]_INST_0_i_1_n_0 ;
  wire \y_i_V[24]_INST_0_i_2_n_0 ;
  wire \y_i_V[24]_INST_0_i_3_n_0 ;
  wire \y_i_V[24]_INST_0_i_4_n_0 ;
  wire \y_i_V[24]_INST_0_i_5_n_0 ;
  wire \y_i_V[24]_INST_0_i_6_n_0 ;
  wire \y_i_V[24]_INST_0_i_7_n_0 ;
  wire \y_i_V[24]_INST_0_i_8_n_0 ;
  wire \y_i_V[24]_INST_0_n_0 ;
  wire \y_i_V[24]_INST_0_n_1 ;
  wire \y_i_V[24]_INST_0_n_2 ;
  wire \y_i_V[24]_INST_0_n_3 ;
  wire \y_i_V[28]_INST_0_i_1_n_0 ;
  wire \y_i_V[28]_INST_0_i_2_n_0 ;
  wire \y_i_V[28]_INST_0_i_3_n_0 ;
  wire \y_i_V[28]_INST_0_i_4_n_0 ;
  wire \y_i_V[28]_INST_0_i_5_n_0 ;
  wire \y_i_V[28]_INST_0_i_6_n_0 ;
  wire \y_i_V[28]_INST_0_i_7_n_0 ;
  wire \y_i_V[28]_INST_0_n_1 ;
  wire \y_i_V[28]_INST_0_n_2 ;
  wire \y_i_V[28]_INST_0_n_3 ;
  wire \y_i_V[4]_INST_0_i_1_n_0 ;
  wire \y_i_V[4]_INST_0_i_2_n_0 ;
  wire \y_i_V[4]_INST_0_i_3_n_0 ;
  wire \y_i_V[4]_INST_0_i_4_n_0 ;
  wire \y_i_V[4]_INST_0_i_5_n_0 ;
  wire \y_i_V[4]_INST_0_i_6_n_0 ;
  wire \y_i_V[4]_INST_0_i_7_n_0 ;
  wire \y_i_V[4]_INST_0_i_8_n_0 ;
  wire \y_i_V[4]_INST_0_n_0 ;
  wire \y_i_V[4]_INST_0_n_1 ;
  wire \y_i_V[4]_INST_0_n_2 ;
  wire \y_i_V[4]_INST_0_n_3 ;
  wire \y_i_V[8]_INST_0_i_1_n_0 ;
  wire \y_i_V[8]_INST_0_i_2_n_0 ;
  wire \y_i_V[8]_INST_0_i_3_n_0 ;
  wire \y_i_V[8]_INST_0_i_4_n_0 ;
  wire \y_i_V[8]_INST_0_i_5_n_0 ;
  wire \y_i_V[8]_INST_0_i_6_n_0 ;
  wire \y_i_V[8]_INST_0_i_7_n_0 ;
  wire \y_i_V[8]_INST_0_i_8_n_0 ;
  wire \y_i_V[8]_INST_0_n_0 ;
  wire \y_i_V[8]_INST_0_n_1 ;
  wire \y_i_V[8]_INST_0_n_2 ;
  wire \y_i_V[8]_INST_0_n_3 ;
  wire y_i_V_ap_vld;
  wire [3:0]\NLW_add_ln700_32_reg_948_reg[31]_i_1_CO_UNCONNECTED ;
  wire [3:1]\NLW_add_ln700_32_reg_948_reg[31]_i_1_O_UNCONNECTED ;
  wire NLW_add_ln700_33_reg_953_reg_CARRYCASCOUT_UNCONNECTED;
  wire NLW_add_ln700_33_reg_953_reg_MULTSIGNOUT_UNCONNECTED;
  wire NLW_add_ln700_33_reg_953_reg_OVERFLOW_UNCONNECTED;
  wire NLW_add_ln700_33_reg_953_reg_PATTERNBDETECT_UNCONNECTED;
  wire NLW_add_ln700_33_reg_953_reg_PATTERNDETECT_UNCONNECTED;
  wire NLW_add_ln700_33_reg_953_reg_UNDERFLOW_UNCONNECTED;
  wire [17:0]NLW_add_ln700_33_reg_953_reg_BCOUT_UNCONNECTED;
  wire [3:0]NLW_add_ln700_33_reg_953_reg_CARRYOUT_UNCONNECTED;
  wire [47:32]NLW_add_ln700_33_reg_953_reg_P_UNCONNECTED;
  wire [47:0]NLW_add_ln700_33_reg_953_reg_PCOUT_UNCONNECTED;
  wire NLW_add_ln700_34_reg_958_reg_CARRYCASCOUT_UNCONNECTED;
  wire NLW_add_ln700_34_reg_958_reg_MULTSIGNOUT_UNCONNECTED;
  wire NLW_add_ln700_34_reg_958_reg_OVERFLOW_UNCONNECTED;
  wire NLW_add_ln700_34_reg_958_reg_PATTERNBDETECT_UNCONNECTED;
  wire NLW_add_ln700_34_reg_958_reg_PATTERNDETECT_UNCONNECTED;
  wire NLW_add_ln700_34_reg_958_reg_UNDERFLOW_UNCONNECTED;
  wire [17:0]NLW_add_ln700_34_reg_958_reg_BCOUT_UNCONNECTED;
  wire [3:0]NLW_add_ln700_34_reg_958_reg_CARRYOUT_UNCONNECTED;
  wire [47:32]NLW_add_ln700_34_reg_958_reg_P_UNCONNECTED;
  wire [47:0]NLW_add_ln700_34_reg_958_reg_PCOUT_UNCONNECTED;
  wire [3:1]\NLW_add_ln700_39_reg_963_reg[31]_i_1_CO_UNCONNECTED ;
  wire [3:2]\NLW_add_ln700_39_reg_963_reg[31]_i_1_O_UNCONNECTED ;
  wire [0:0]\NLW_add_ln700_39_reg_963_reg[5]_i_1_O_UNCONNECTED ;
  wire [3:3]\NLW_add_ln700_42_reg_968_reg[31]_i_1_CO_UNCONNECTED ;
  wire [3:3]\NLW_add_ln700_44_reg_1003_reg[31]_i_1_CO_UNCONNECTED ;
  wire [3:3]\NLW_add_ln700_44_reg_1003_reg[31]_i_9_CO_UNCONNECTED ;
  wire [3:3]\NLW_add_ln700_47_reg_973_reg[31]_i_1_CO_UNCONNECTED ;
  wire NLW_add_ln700_48_reg_978_reg_CARRYCASCOUT_UNCONNECTED;
  wire NLW_add_ln700_48_reg_978_reg_MULTSIGNOUT_UNCONNECTED;
  wire NLW_add_ln700_48_reg_978_reg_OVERFLOW_UNCONNECTED;
  wire NLW_add_ln700_48_reg_978_reg_PATTERNBDETECT_UNCONNECTED;
  wire NLW_add_ln700_48_reg_978_reg_PATTERNDETECT_UNCONNECTED;
  wire NLW_add_ln700_48_reg_978_reg_UNDERFLOW_UNCONNECTED;
  wire [29:0]NLW_add_ln700_48_reg_978_reg_ACOUT_UNCONNECTED;
  wire [17:0]NLW_add_ln700_48_reg_978_reg_BCOUT_UNCONNECTED;
  wire [3:0]NLW_add_ln700_48_reg_978_reg_CARRYOUT_UNCONNECTED;
  wire [47:32]NLW_add_ln700_48_reg_978_reg_P_UNCONNECTED;
  wire [47:0]NLW_add_ln700_48_reg_978_reg_PCOUT_UNCONNECTED;
  wire [3:3]\NLW_add_ln700_49_reg_983_reg[31]_i_1_CO_UNCONNECTED ;
  wire [0:0]\NLW_add_ln700_49_reg_983_reg[5]_i_1_O_UNCONNECTED ;
  wire [3:3]\NLW_add_ln700_51_reg_1008_reg[31]_i_1_CO_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_54_reg_988_reg[31]_i_1_CO_UNCONNECTED ;
  wire [3:1]\NLW_add_ln700_54_reg_988_reg[31]_i_1_O_UNCONNECTED ;
  wire NLW_add_ln700_56_reg_998_reg_CARRYCASCOUT_UNCONNECTED;
  wire NLW_add_ln700_56_reg_998_reg_MULTSIGNOUT_UNCONNECTED;
  wire NLW_add_ln700_56_reg_998_reg_OVERFLOW_UNCONNECTED;
  wire NLW_add_ln700_56_reg_998_reg_PATTERNBDETECT_UNCONNECTED;
  wire NLW_add_ln700_56_reg_998_reg_PATTERNDETECT_UNCONNECTED;
  wire NLW_add_ln700_56_reg_998_reg_UNDERFLOW_UNCONNECTED;
  wire [29:0]NLW_add_ln700_56_reg_998_reg_ACOUT_UNCONNECTED;
  wire [17:0]NLW_add_ln700_56_reg_998_reg_BCOUT_UNCONNECTED;
  wire [3:0]NLW_add_ln700_56_reg_998_reg_CARRYOUT_UNCONNECTED;
  wire [47:26]NLW_add_ln700_56_reg_998_reg_P_UNCONNECTED;
  wire [47:0]NLW_add_ln700_56_reg_998_reg_PCOUT_UNCONNECTED;
  wire [3:3]\NLW_add_ln700_58_reg_1013_reg[31]_i_1_CO_UNCONNECTED ;
  wire NLW_mul_ln700_32_reg_793_reg_CARRYCASCOUT_UNCONNECTED;
  wire NLW_mul_ln700_32_reg_793_reg_MULTSIGNOUT_UNCONNECTED;
  wire NLW_mul_ln700_32_reg_793_reg_OVERFLOW_UNCONNECTED;
  wire NLW_mul_ln700_32_reg_793_reg_PATTERNBDETECT_UNCONNECTED;
  wire NLW_mul_ln700_32_reg_793_reg_PATTERNDETECT_UNCONNECTED;
  wire NLW_mul_ln700_32_reg_793_reg_UNDERFLOW_UNCONNECTED;
  wire [17:0]NLW_mul_ln700_32_reg_793_reg_BCOUT_UNCONNECTED;
  wire [3:0]NLW_mul_ln700_32_reg_793_reg_CARRYOUT_UNCONNECTED;
  wire [47:26]NLW_mul_ln700_32_reg_793_reg_P_UNCONNECTED;
  wire [47:0]NLW_mul_ln700_32_reg_793_reg_PCOUT_UNCONNECTED;
  wire NLW_mul_ln700_33_reg_798_reg_CARRYCASCOUT_UNCONNECTED;
  wire NLW_mul_ln700_33_reg_798_reg_MULTSIGNOUT_UNCONNECTED;
  wire NLW_mul_ln700_33_reg_798_reg_OVERFLOW_UNCONNECTED;
  wire NLW_mul_ln700_33_reg_798_reg_PATTERNBDETECT_UNCONNECTED;
  wire NLW_mul_ln700_33_reg_798_reg_PATTERNDETECT_UNCONNECTED;
  wire NLW_mul_ln700_33_reg_798_reg_UNDERFLOW_UNCONNECTED;
  wire [17:0]NLW_mul_ln700_33_reg_798_reg_BCOUT_UNCONNECTED;
  wire [3:0]NLW_mul_ln700_33_reg_798_reg_CARRYOUT_UNCONNECTED;
  wire [47:27]NLW_mul_ln700_33_reg_798_reg_P_UNCONNECTED;
  wire [47:0]NLW_mul_ln700_33_reg_798_reg_PCOUT_UNCONNECTED;
  wire NLW_mul_ln700_34_reg_803_reg_CARRYCASCOUT_UNCONNECTED;
  wire NLW_mul_ln700_34_reg_803_reg_MULTSIGNOUT_UNCONNECTED;
  wire NLW_mul_ln700_34_reg_803_reg_OVERFLOW_UNCONNECTED;
  wire NLW_mul_ln700_34_reg_803_reg_PATTERNBDETECT_UNCONNECTED;
  wire NLW_mul_ln700_34_reg_803_reg_PATTERNDETECT_UNCONNECTED;
  wire NLW_mul_ln700_34_reg_803_reg_UNDERFLOW_UNCONNECTED;
  wire [17:0]NLW_mul_ln700_34_reg_803_reg_BCOUT_UNCONNECTED;
  wire [3:0]NLW_mul_ln700_34_reg_803_reg_CARRYOUT_UNCONNECTED;
  wire [47:27]NLW_mul_ln700_34_reg_803_reg_P_UNCONNECTED;
  wire [47:0]NLW_mul_ln700_34_reg_803_reg_PCOUT_UNCONNECTED;
  wire NLW_mul_ln700_36_reg_813_reg_CARRYCASCOUT_UNCONNECTED;
  wire NLW_mul_ln700_36_reg_813_reg_MULTSIGNOUT_UNCONNECTED;
  wire NLW_mul_ln700_36_reg_813_reg_OVERFLOW_UNCONNECTED;
  wire NLW_mul_ln700_36_reg_813_reg_PATTERNBDETECT_UNCONNECTED;
  wire NLW_mul_ln700_36_reg_813_reg_PATTERNDETECT_UNCONNECTED;
  wire NLW_mul_ln700_36_reg_813_reg_UNDERFLOW_UNCONNECTED;
  wire [17:0]NLW_mul_ln700_36_reg_813_reg_BCOUT_UNCONNECTED;
  wire [3:0]NLW_mul_ln700_36_reg_813_reg_CARRYOUT_UNCONNECTED;
  wire [47:26]NLW_mul_ln700_36_reg_813_reg_P_UNCONNECTED;
  wire [47:0]NLW_mul_ln700_36_reg_813_reg_PCOUT_UNCONNECTED;
  wire NLW_mul_ln700_38_reg_823_reg_CARRYCASCOUT_UNCONNECTED;
  wire NLW_mul_ln700_38_reg_823_reg_MULTSIGNOUT_UNCONNECTED;
  wire NLW_mul_ln700_38_reg_823_reg_OVERFLOW_UNCONNECTED;
  wire NLW_mul_ln700_38_reg_823_reg_PATTERNBDETECT_UNCONNECTED;
  wire NLW_mul_ln700_38_reg_823_reg_PATTERNDETECT_UNCONNECTED;
  wire NLW_mul_ln700_38_reg_823_reg_UNDERFLOW_UNCONNECTED;
  wire [17:0]NLW_mul_ln700_38_reg_823_reg_BCOUT_UNCONNECTED;
  wire [3:0]NLW_mul_ln700_38_reg_823_reg_CARRYOUT_UNCONNECTED;
  wire [47:27]NLW_mul_ln700_38_reg_823_reg_P_UNCONNECTED;
  wire [47:0]NLW_mul_ln700_38_reg_823_reg_PCOUT_UNCONNECTED;
  wire NLW_mul_ln700_39_reg_828_reg_CARRYCASCOUT_UNCONNECTED;
  wire NLW_mul_ln700_39_reg_828_reg_MULTSIGNOUT_UNCONNECTED;
  wire NLW_mul_ln700_39_reg_828_reg_OVERFLOW_UNCONNECTED;
  wire NLW_mul_ln700_39_reg_828_reg_PATTERNBDETECT_UNCONNECTED;
  wire NLW_mul_ln700_39_reg_828_reg_PATTERNDETECT_UNCONNECTED;
  wire NLW_mul_ln700_39_reg_828_reg_UNDERFLOW_UNCONNECTED;
  wire [17:0]NLW_mul_ln700_39_reg_828_reg_BCOUT_UNCONNECTED;
  wire [3:0]NLW_mul_ln700_39_reg_828_reg_CARRYOUT_UNCONNECTED;
  wire [47:28]NLW_mul_ln700_39_reg_828_reg_P_UNCONNECTED;
  wire [47:0]NLW_mul_ln700_39_reg_828_reg_PCOUT_UNCONNECTED;
  wire NLW_mul_ln700_40_reg_833_reg_CARRYCASCOUT_UNCONNECTED;
  wire NLW_mul_ln700_40_reg_833_reg_MULTSIGNOUT_UNCONNECTED;
  wire NLW_mul_ln700_40_reg_833_reg_OVERFLOW_UNCONNECTED;
  wire NLW_mul_ln700_40_reg_833_reg_PATTERNBDETECT_UNCONNECTED;
  wire NLW_mul_ln700_40_reg_833_reg_PATTERNDETECT_UNCONNECTED;
  wire NLW_mul_ln700_40_reg_833_reg_UNDERFLOW_UNCONNECTED;
  wire [17:0]NLW_mul_ln700_40_reg_833_reg_BCOUT_UNCONNECTED;
  wire [3:0]NLW_mul_ln700_40_reg_833_reg_CARRYOUT_UNCONNECTED;
  wire [47:29]NLW_mul_ln700_40_reg_833_reg_P_UNCONNECTED;
  wire [47:0]NLW_mul_ln700_40_reg_833_reg_PCOUT_UNCONNECTED;
  wire NLW_mul_ln700_41_reg_838_reg_CARRYCASCOUT_UNCONNECTED;
  wire NLW_mul_ln700_41_reg_838_reg_MULTSIGNOUT_UNCONNECTED;
  wire NLW_mul_ln700_41_reg_838_reg_OVERFLOW_UNCONNECTED;
  wire NLW_mul_ln700_41_reg_838_reg_PATTERNBDETECT_UNCONNECTED;
  wire NLW_mul_ln700_41_reg_838_reg_PATTERNDETECT_UNCONNECTED;
  wire NLW_mul_ln700_41_reg_838_reg_UNDERFLOW_UNCONNECTED;
  wire [17:0]NLW_mul_ln700_41_reg_838_reg_BCOUT_UNCONNECTED;
  wire [3:0]NLW_mul_ln700_41_reg_838_reg_CARRYOUT_UNCONNECTED;
  wire [47:29]NLW_mul_ln700_41_reg_838_reg_P_UNCONNECTED;
  wire [47:0]NLW_mul_ln700_41_reg_838_reg_PCOUT_UNCONNECTED;
  wire NLW_mul_ln700_42_reg_843_reg_CARRYCASCOUT_UNCONNECTED;
  wire NLW_mul_ln700_42_reg_843_reg_MULTSIGNOUT_UNCONNECTED;
  wire NLW_mul_ln700_42_reg_843_reg_OVERFLOW_UNCONNECTED;
  wire NLW_mul_ln700_42_reg_843_reg_PATTERNBDETECT_UNCONNECTED;
  wire NLW_mul_ln700_42_reg_843_reg_PATTERNDETECT_UNCONNECTED;
  wire NLW_mul_ln700_42_reg_843_reg_UNDERFLOW_UNCONNECTED;
  wire [17:0]NLW_mul_ln700_42_reg_843_reg_BCOUT_UNCONNECTED;
  wire [3:0]NLW_mul_ln700_42_reg_843_reg_CARRYOUT_UNCONNECTED;
  wire [47:30]NLW_mul_ln700_42_reg_843_reg_P_UNCONNECTED;
  wire [47:0]NLW_mul_ln700_42_reg_843_reg_PCOUT_UNCONNECTED;
  wire NLW_mul_ln700_43_reg_848_reg_CARRYCASCOUT_UNCONNECTED;
  wire NLW_mul_ln700_43_reg_848_reg_MULTSIGNOUT_UNCONNECTED;
  wire NLW_mul_ln700_43_reg_848_reg_OVERFLOW_UNCONNECTED;
  wire NLW_mul_ln700_43_reg_848_reg_PATTERNBDETECT_UNCONNECTED;
  wire NLW_mul_ln700_43_reg_848_reg_PATTERNDETECT_UNCONNECTED;
  wire NLW_mul_ln700_43_reg_848_reg_UNDERFLOW_UNCONNECTED;
  wire [17:0]NLW_mul_ln700_43_reg_848_reg_BCOUT_UNCONNECTED;
  wire [3:0]NLW_mul_ln700_43_reg_848_reg_CARRYOUT_UNCONNECTED;
  wire [47:30]NLW_mul_ln700_43_reg_848_reg_P_UNCONNECTED;
  wire [47:0]NLW_mul_ln700_43_reg_848_reg_PCOUT_UNCONNECTED;
  wire NLW_mul_ln700_44_reg_853_reg_CARRYCASCOUT_UNCONNECTED;
  wire NLW_mul_ln700_44_reg_853_reg_MULTSIGNOUT_UNCONNECTED;
  wire NLW_mul_ln700_44_reg_853_reg_OVERFLOW_UNCONNECTED;
  wire NLW_mul_ln700_44_reg_853_reg_PATTERNBDETECT_UNCONNECTED;
  wire NLW_mul_ln700_44_reg_853_reg_PATTERNDETECT_UNCONNECTED;
  wire NLW_mul_ln700_44_reg_853_reg_UNDERFLOW_UNCONNECTED;
  wire [17:0]NLW_mul_ln700_44_reg_853_reg_BCOUT_UNCONNECTED;
  wire [3:0]NLW_mul_ln700_44_reg_853_reg_CARRYOUT_UNCONNECTED;
  wire [47:30]NLW_mul_ln700_44_reg_853_reg_P_UNCONNECTED;
  wire [47:0]NLW_mul_ln700_44_reg_853_reg_PCOUT_UNCONNECTED;
  wire NLW_mul_ln700_45_reg_858_reg_CARRYCASCOUT_UNCONNECTED;
  wire NLW_mul_ln700_45_reg_858_reg_MULTSIGNOUT_UNCONNECTED;
  wire NLW_mul_ln700_45_reg_858_reg_OVERFLOW_UNCONNECTED;
  wire NLW_mul_ln700_45_reg_858_reg_PATTERNBDETECT_UNCONNECTED;
  wire NLW_mul_ln700_45_reg_858_reg_PATTERNDETECT_UNCONNECTED;
  wire NLW_mul_ln700_45_reg_858_reg_UNDERFLOW_UNCONNECTED;
  wire [17:0]NLW_mul_ln700_45_reg_858_reg_BCOUT_UNCONNECTED;
  wire [3:0]NLW_mul_ln700_45_reg_858_reg_CARRYOUT_UNCONNECTED;
  wire [47:30]NLW_mul_ln700_45_reg_858_reg_P_UNCONNECTED;
  wire [47:0]NLW_mul_ln700_45_reg_858_reg_PCOUT_UNCONNECTED;
  wire NLW_mul_ln700_46_reg_863_reg_CARRYCASCOUT_UNCONNECTED;
  wire NLW_mul_ln700_46_reg_863_reg_MULTSIGNOUT_UNCONNECTED;
  wire NLW_mul_ln700_46_reg_863_reg_OVERFLOW_UNCONNECTED;
  wire NLW_mul_ln700_46_reg_863_reg_PATTERNBDETECT_UNCONNECTED;
  wire NLW_mul_ln700_46_reg_863_reg_PATTERNDETECT_UNCONNECTED;
  wire NLW_mul_ln700_46_reg_863_reg_UNDERFLOW_UNCONNECTED;
  wire [17:0]NLW_mul_ln700_46_reg_863_reg_BCOUT_UNCONNECTED;
  wire [3:0]NLW_mul_ln700_46_reg_863_reg_CARRYOUT_UNCONNECTED;
  wire [47:30]NLW_mul_ln700_46_reg_863_reg_P_UNCONNECTED;
  wire [47:0]NLW_mul_ln700_46_reg_863_reg_PCOUT_UNCONNECTED;
  wire NLW_mul_ln700_47_reg_868_reg_CARRYCASCOUT_UNCONNECTED;
  wire NLW_mul_ln700_47_reg_868_reg_MULTSIGNOUT_UNCONNECTED;
  wire NLW_mul_ln700_47_reg_868_reg_OVERFLOW_UNCONNECTED;
  wire NLW_mul_ln700_47_reg_868_reg_PATTERNBDETECT_UNCONNECTED;
  wire NLW_mul_ln700_47_reg_868_reg_PATTERNDETECT_UNCONNECTED;
  wire NLW_mul_ln700_47_reg_868_reg_UNDERFLOW_UNCONNECTED;
  wire [17:0]NLW_mul_ln700_47_reg_868_reg_BCOUT_UNCONNECTED;
  wire [3:0]NLW_mul_ln700_47_reg_868_reg_CARRYOUT_UNCONNECTED;
  wire [47:30]NLW_mul_ln700_47_reg_868_reg_P_UNCONNECTED;
  wire [47:0]NLW_mul_ln700_47_reg_868_reg_PCOUT_UNCONNECTED;
  wire NLW_mul_ln700_48_reg_873_reg_CARRYCASCOUT_UNCONNECTED;
  wire NLW_mul_ln700_48_reg_873_reg_MULTSIGNOUT_UNCONNECTED;
  wire NLW_mul_ln700_48_reg_873_reg_OVERFLOW_UNCONNECTED;
  wire NLW_mul_ln700_48_reg_873_reg_PATTERNBDETECT_UNCONNECTED;
  wire NLW_mul_ln700_48_reg_873_reg_PATTERNDETECT_UNCONNECTED;
  wire NLW_mul_ln700_48_reg_873_reg_UNDERFLOW_UNCONNECTED;
  wire [17:0]NLW_mul_ln700_48_reg_873_reg_BCOUT_UNCONNECTED;
  wire [3:0]NLW_mul_ln700_48_reg_873_reg_CARRYOUT_UNCONNECTED;
  wire [47:30]NLW_mul_ln700_48_reg_873_reg_P_UNCONNECTED;
  wire [47:0]NLW_mul_ln700_48_reg_873_reg_PCOUT_UNCONNECTED;
  wire NLW_mul_ln700_49_reg_878_reg_CARRYCASCOUT_UNCONNECTED;
  wire NLW_mul_ln700_49_reg_878_reg_MULTSIGNOUT_UNCONNECTED;
  wire NLW_mul_ln700_49_reg_878_reg_OVERFLOW_UNCONNECTED;
  wire NLW_mul_ln700_49_reg_878_reg_PATTERNBDETECT_UNCONNECTED;
  wire NLW_mul_ln700_49_reg_878_reg_PATTERNDETECT_UNCONNECTED;
  wire NLW_mul_ln700_49_reg_878_reg_UNDERFLOW_UNCONNECTED;
  wire [17:0]NLW_mul_ln700_49_reg_878_reg_BCOUT_UNCONNECTED;
  wire [3:0]NLW_mul_ln700_49_reg_878_reg_CARRYOUT_UNCONNECTED;
  wire [47:30]NLW_mul_ln700_49_reg_878_reg_P_UNCONNECTED;
  wire [47:0]NLW_mul_ln700_49_reg_878_reg_PCOUT_UNCONNECTED;
  wire NLW_mul_ln700_50_reg_883_reg_CARRYCASCOUT_UNCONNECTED;
  wire NLW_mul_ln700_50_reg_883_reg_MULTSIGNOUT_UNCONNECTED;
  wire NLW_mul_ln700_50_reg_883_reg_OVERFLOW_UNCONNECTED;
  wire NLW_mul_ln700_50_reg_883_reg_PATTERNBDETECT_UNCONNECTED;
  wire NLW_mul_ln700_50_reg_883_reg_PATTERNDETECT_UNCONNECTED;
  wire NLW_mul_ln700_50_reg_883_reg_UNDERFLOW_UNCONNECTED;
  wire [17:0]NLW_mul_ln700_50_reg_883_reg_BCOUT_UNCONNECTED;
  wire [3:0]NLW_mul_ln700_50_reg_883_reg_CARRYOUT_UNCONNECTED;
  wire [47:30]NLW_mul_ln700_50_reg_883_reg_P_UNCONNECTED;
  wire [47:0]NLW_mul_ln700_50_reg_883_reg_PCOUT_UNCONNECTED;
  wire NLW_mul_ln700_51_reg_888_reg_CARRYCASCOUT_UNCONNECTED;
  wire NLW_mul_ln700_51_reg_888_reg_MULTSIGNOUT_UNCONNECTED;
  wire NLW_mul_ln700_51_reg_888_reg_OVERFLOW_UNCONNECTED;
  wire NLW_mul_ln700_51_reg_888_reg_PATTERNBDETECT_UNCONNECTED;
  wire NLW_mul_ln700_51_reg_888_reg_PATTERNDETECT_UNCONNECTED;
  wire NLW_mul_ln700_51_reg_888_reg_UNDERFLOW_UNCONNECTED;
  wire [29:0]NLW_mul_ln700_51_reg_888_reg_ACOUT_UNCONNECTED;
  wire [17:0]NLW_mul_ln700_51_reg_888_reg_BCOUT_UNCONNECTED;
  wire [3:0]NLW_mul_ln700_51_reg_888_reg_CARRYOUT_UNCONNECTED;
  wire [47:30]NLW_mul_ln700_51_reg_888_reg_P_UNCONNECTED;
  wire [47:0]NLW_mul_ln700_51_reg_888_reg_PCOUT_UNCONNECTED;
  wire NLW_mul_ln700_53_reg_898_reg_CARRYCASCOUT_UNCONNECTED;
  wire NLW_mul_ln700_53_reg_898_reg_MULTSIGNOUT_UNCONNECTED;
  wire NLW_mul_ln700_53_reg_898_reg_OVERFLOW_UNCONNECTED;
  wire NLW_mul_ln700_53_reg_898_reg_PATTERNBDETECT_UNCONNECTED;
  wire NLW_mul_ln700_53_reg_898_reg_PATTERNDETECT_UNCONNECTED;
  wire NLW_mul_ln700_53_reg_898_reg_UNDERFLOW_UNCONNECTED;
  wire [29:0]NLW_mul_ln700_53_reg_898_reg_ACOUT_UNCONNECTED;
  wire [17:0]NLW_mul_ln700_53_reg_898_reg_BCOUT_UNCONNECTED;
  wire [3:0]NLW_mul_ln700_53_reg_898_reg_CARRYOUT_UNCONNECTED;
  wire [47:29]NLW_mul_ln700_53_reg_898_reg_P_UNCONNECTED;
  wire [47:0]NLW_mul_ln700_53_reg_898_reg_PCOUT_UNCONNECTED;
  wire NLW_mul_ln700_54_reg_903_reg_CARRYCASCOUT_UNCONNECTED;
  wire NLW_mul_ln700_54_reg_903_reg_MULTSIGNOUT_UNCONNECTED;
  wire NLW_mul_ln700_54_reg_903_reg_OVERFLOW_UNCONNECTED;
  wire NLW_mul_ln700_54_reg_903_reg_PATTERNBDETECT_UNCONNECTED;
  wire NLW_mul_ln700_54_reg_903_reg_PATTERNDETECT_UNCONNECTED;
  wire NLW_mul_ln700_54_reg_903_reg_UNDERFLOW_UNCONNECTED;
  wire [29:0]NLW_mul_ln700_54_reg_903_reg_ACOUT_UNCONNECTED;
  wire [17:0]NLW_mul_ln700_54_reg_903_reg_BCOUT_UNCONNECTED;
  wire [3:0]NLW_mul_ln700_54_reg_903_reg_CARRYOUT_UNCONNECTED;
  wire [47:28]NLW_mul_ln700_54_reg_903_reg_P_UNCONNECTED;
  wire [47:0]NLW_mul_ln700_54_reg_903_reg_PCOUT_UNCONNECTED;
  wire NLW_mul_ln700_55_reg_908_reg_CARRYCASCOUT_UNCONNECTED;
  wire NLW_mul_ln700_55_reg_908_reg_MULTSIGNOUT_UNCONNECTED;
  wire NLW_mul_ln700_55_reg_908_reg_OVERFLOW_UNCONNECTED;
  wire NLW_mul_ln700_55_reg_908_reg_PATTERNBDETECT_UNCONNECTED;
  wire NLW_mul_ln700_55_reg_908_reg_PATTERNDETECT_UNCONNECTED;
  wire NLW_mul_ln700_55_reg_908_reg_UNDERFLOW_UNCONNECTED;
  wire [17:0]NLW_mul_ln700_55_reg_908_reg_BCOUT_UNCONNECTED;
  wire [3:0]NLW_mul_ln700_55_reg_908_reg_CARRYOUT_UNCONNECTED;
  wire [47:27]NLW_mul_ln700_55_reg_908_reg_P_UNCONNECTED;
  wire [47:0]NLW_mul_ln700_55_reg_908_reg_PCOUT_UNCONNECTED;
  wire NLW_mul_ln700_56_reg_913_reg_CARRYCASCOUT_UNCONNECTED;
  wire NLW_mul_ln700_56_reg_913_reg_MULTSIGNOUT_UNCONNECTED;
  wire NLW_mul_ln700_56_reg_913_reg_OVERFLOW_UNCONNECTED;
  wire NLW_mul_ln700_56_reg_913_reg_PATTERNBDETECT_UNCONNECTED;
  wire NLW_mul_ln700_56_reg_913_reg_PATTERNDETECT_UNCONNECTED;
  wire NLW_mul_ln700_56_reg_913_reg_UNDERFLOW_UNCONNECTED;
  wire [17:0]NLW_mul_ln700_56_reg_913_reg_BCOUT_UNCONNECTED;
  wire [3:0]NLW_mul_ln700_56_reg_913_reg_CARRYOUT_UNCONNECTED;
  wire [47:24]NLW_mul_ln700_56_reg_913_reg_P_UNCONNECTED;
  wire [47:0]NLW_mul_ln700_56_reg_913_reg_PCOUT_UNCONNECTED;
  wire NLW_mul_ln700_57_reg_918_reg_CARRYCASCOUT_UNCONNECTED;
  wire NLW_mul_ln700_57_reg_918_reg_MULTSIGNOUT_UNCONNECTED;
  wire NLW_mul_ln700_57_reg_918_reg_OVERFLOW_UNCONNECTED;
  wire NLW_mul_ln700_57_reg_918_reg_PATTERNBDETECT_UNCONNECTED;
  wire NLW_mul_ln700_57_reg_918_reg_PATTERNDETECT_UNCONNECTED;
  wire NLW_mul_ln700_57_reg_918_reg_UNDERFLOW_UNCONNECTED;
  wire [17:0]NLW_mul_ln700_57_reg_918_reg_BCOUT_UNCONNECTED;
  wire [3:0]NLW_mul_ln700_57_reg_918_reg_CARRYOUT_UNCONNECTED;
  wire [47:26]NLW_mul_ln700_57_reg_918_reg_P_UNCONNECTED;
  wire [47:0]NLW_mul_ln700_57_reg_918_reg_PCOUT_UNCONNECTED;
  wire NLW_mul_ln700_58_reg_923_reg_CARRYCASCOUT_UNCONNECTED;
  wire NLW_mul_ln700_58_reg_923_reg_MULTSIGNOUT_UNCONNECTED;
  wire NLW_mul_ln700_58_reg_923_reg_OVERFLOW_UNCONNECTED;
  wire NLW_mul_ln700_58_reg_923_reg_PATTERNBDETECT_UNCONNECTED;
  wire NLW_mul_ln700_58_reg_923_reg_PATTERNDETECT_UNCONNECTED;
  wire NLW_mul_ln700_58_reg_923_reg_UNDERFLOW_UNCONNECTED;
  wire [29:0]NLW_mul_ln700_58_reg_923_reg_ACOUT_UNCONNECTED;
  wire [17:0]NLW_mul_ln700_58_reg_923_reg_BCOUT_UNCONNECTED;
  wire [3:0]NLW_mul_ln700_58_reg_923_reg_CARRYOUT_UNCONNECTED;
  wire [47:26]NLW_mul_ln700_58_reg_923_reg_P_UNCONNECTED;
  wire [47:0]NLW_mul_ln700_58_reg_923_reg_PCOUT_UNCONNECTED;
  wire NLW_mul_ln700_59_reg_928_reg_CARRYCASCOUT_UNCONNECTED;
  wire NLW_mul_ln700_59_reg_928_reg_MULTSIGNOUT_UNCONNECTED;
  wire NLW_mul_ln700_59_reg_928_reg_OVERFLOW_UNCONNECTED;
  wire NLW_mul_ln700_59_reg_928_reg_PATTERNBDETECT_UNCONNECTED;
  wire NLW_mul_ln700_59_reg_928_reg_PATTERNDETECT_UNCONNECTED;
  wire NLW_mul_ln700_59_reg_928_reg_UNDERFLOW_UNCONNECTED;
  wire [17:0]NLW_mul_ln700_59_reg_928_reg_BCOUT_UNCONNECTED;
  wire [3:0]NLW_mul_ln700_59_reg_928_reg_CARRYOUT_UNCONNECTED;
  wire [47:27]NLW_mul_ln700_59_reg_928_reg_P_UNCONNECTED;
  wire [47:0]NLW_mul_ln700_59_reg_928_reg_PCOUT_UNCONNECTED;
  wire NLW_mul_ln700_62_reg_943_reg_CARRYCASCOUT_UNCONNECTED;
  wire NLW_mul_ln700_62_reg_943_reg_MULTSIGNOUT_UNCONNECTED;
  wire NLW_mul_ln700_62_reg_943_reg_OVERFLOW_UNCONNECTED;
  wire NLW_mul_ln700_62_reg_943_reg_PATTERNBDETECT_UNCONNECTED;
  wire NLW_mul_ln700_62_reg_943_reg_PATTERNDETECT_UNCONNECTED;
  wire NLW_mul_ln700_62_reg_943_reg_UNDERFLOW_UNCONNECTED;
  wire [29:0]NLW_mul_ln700_62_reg_943_reg_ACOUT_UNCONNECTED;
  wire [17:0]NLW_mul_ln700_62_reg_943_reg_BCOUT_UNCONNECTED;
  wire [3:0]NLW_mul_ln700_62_reg_943_reg_CARRYOUT_UNCONNECTED;
  wire [47:26]NLW_mul_ln700_62_reg_943_reg_P_UNCONNECTED;
  wire NLW_mul_ln700_reg_788_reg_CARRYCASCOUT_UNCONNECTED;
  wire NLW_mul_ln700_reg_788_reg_MULTSIGNOUT_UNCONNECTED;
  wire NLW_mul_ln700_reg_788_reg_OVERFLOW_UNCONNECTED;
  wire NLW_mul_ln700_reg_788_reg_PATTERNBDETECT_UNCONNECTED;
  wire NLW_mul_ln700_reg_788_reg_PATTERNDETECT_UNCONNECTED;
  wire NLW_mul_ln700_reg_788_reg_UNDERFLOW_UNCONNECTED;
  wire [29:0]NLW_mul_ln700_reg_788_reg_ACOUT_UNCONNECTED;
  wire [17:0]NLW_mul_ln700_reg_788_reg_BCOUT_UNCONNECTED;
  wire [3:0]NLW_mul_ln700_reg_788_reg_CARRYOUT_UNCONNECTED;
  wire [47:26]NLW_mul_ln700_reg_788_reg_P_UNCONNECTED;
  wire [47:0]NLW_mul_ln700_reg_788_reg_PCOUT_UNCONNECTED;
  wire [3:3]\NLW_y_i_V[28]_INST_0_CO_UNCONNECTED ;

  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_32_reg_948[11]_i_10 
       (.I0(mul_ln700_34_reg_803_reg_n_95),
        .I1(mul_ln700_33_reg_798_reg_n_95),
        .I2(mul_ln700_reg_788_reg_n_95),
        .O(\add_ln700_32_reg_948[11]_i_10_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_32_reg_948[11]_i_11 
       (.I0(mul_ln700_34_reg_803_reg_n_96),
        .I1(mul_ln700_33_reg_798_reg_n_96),
        .I2(mul_ln700_reg_788_reg_n_96),
        .O(\add_ln700_32_reg_948[11]_i_11_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_32_reg_948[11]_i_12 
       (.I0(mul_ln700_34_reg_803_reg_n_97),
        .I1(mul_ln700_33_reg_798_reg_n_97),
        .I2(mul_ln700_reg_788_reg_n_97),
        .O(\add_ln700_32_reg_948[11]_i_12_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_32_reg_948[11]_i_13 
       (.I0(mul_ln700_34_reg_803_reg_n_98),
        .I1(mul_ln700_33_reg_798_reg_n_98),
        .I2(mul_ln700_reg_788_reg_n_98),
        .O(\add_ln700_32_reg_948[11]_i_13_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_32_reg_948[11]_i_2 
       (.I0(mul_ln700_32_reg_793_reg_n_95),
        .I1(\add_ln700_32_reg_948[11]_i_10_n_0 ),
        .I2(mul_ln700_34_reg_803_reg_n_96),
        .I3(mul_ln700_reg_788_reg_n_96),
        .I4(mul_ln700_33_reg_798_reg_n_96),
        .O(\add_ln700_32_reg_948[11]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_32_reg_948[11]_i_3 
       (.I0(mul_ln700_32_reg_793_reg_n_96),
        .I1(\add_ln700_32_reg_948[11]_i_11_n_0 ),
        .I2(mul_ln700_34_reg_803_reg_n_97),
        .I3(mul_ln700_reg_788_reg_n_97),
        .I4(mul_ln700_33_reg_798_reg_n_97),
        .O(\add_ln700_32_reg_948[11]_i_3_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_32_reg_948[11]_i_4 
       (.I0(mul_ln700_32_reg_793_reg_n_97),
        .I1(\add_ln700_32_reg_948[11]_i_12_n_0 ),
        .I2(mul_ln700_34_reg_803_reg_n_98),
        .I3(mul_ln700_reg_788_reg_n_98),
        .I4(mul_ln700_33_reg_798_reg_n_98),
        .O(\add_ln700_32_reg_948[11]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_32_reg_948[11]_i_5 
       (.I0(mul_ln700_32_reg_793_reg_n_98),
        .I1(\add_ln700_32_reg_948[11]_i_13_n_0 ),
        .I2(mul_ln700_34_reg_803_reg_n_99),
        .I3(mul_ln700_reg_788_reg_n_99),
        .I4(mul_ln700_33_reg_798_reg_n_99),
        .O(\add_ln700_32_reg_948[11]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_32_reg_948[11]_i_6 
       (.I0(\add_ln700_32_reg_948[11]_i_2_n_0 ),
        .I1(\add_ln700_32_reg_948[15]_i_13_n_0 ),
        .I2(mul_ln700_32_reg_793_reg_n_94),
        .I3(mul_ln700_33_reg_798_reg_n_95),
        .I4(mul_ln700_reg_788_reg_n_95),
        .I5(mul_ln700_34_reg_803_reg_n_95),
        .O(\add_ln700_32_reg_948[11]_i_6_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_32_reg_948[11]_i_7 
       (.I0(\add_ln700_32_reg_948[11]_i_3_n_0 ),
        .I1(\add_ln700_32_reg_948[11]_i_10_n_0 ),
        .I2(mul_ln700_32_reg_793_reg_n_95),
        .I3(mul_ln700_33_reg_798_reg_n_96),
        .I4(mul_ln700_reg_788_reg_n_96),
        .I5(mul_ln700_34_reg_803_reg_n_96),
        .O(\add_ln700_32_reg_948[11]_i_7_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_32_reg_948[11]_i_8 
       (.I0(\add_ln700_32_reg_948[11]_i_4_n_0 ),
        .I1(\add_ln700_32_reg_948[11]_i_11_n_0 ),
        .I2(mul_ln700_32_reg_793_reg_n_96),
        .I3(mul_ln700_33_reg_798_reg_n_97),
        .I4(mul_ln700_reg_788_reg_n_97),
        .I5(mul_ln700_34_reg_803_reg_n_97),
        .O(\add_ln700_32_reg_948[11]_i_8_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_32_reg_948[11]_i_9 
       (.I0(\add_ln700_32_reg_948[11]_i_5_n_0 ),
        .I1(\add_ln700_32_reg_948[11]_i_12_n_0 ),
        .I2(mul_ln700_32_reg_793_reg_n_97),
        .I3(mul_ln700_33_reg_798_reg_n_98),
        .I4(mul_ln700_reg_788_reg_n_98),
        .I5(mul_ln700_34_reg_803_reg_n_98),
        .O(\add_ln700_32_reg_948[11]_i_9_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_32_reg_948[15]_i_10 
       (.I0(mul_ln700_34_reg_803_reg_n_91),
        .I1(mul_ln700_33_reg_798_reg_n_91),
        .I2(mul_ln700_reg_788_reg_n_91),
        .O(\add_ln700_32_reg_948[15]_i_10_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_32_reg_948[15]_i_11 
       (.I0(mul_ln700_34_reg_803_reg_n_92),
        .I1(mul_ln700_33_reg_798_reg_n_92),
        .I2(mul_ln700_reg_788_reg_n_92),
        .O(\add_ln700_32_reg_948[15]_i_11_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_32_reg_948[15]_i_12 
       (.I0(mul_ln700_34_reg_803_reg_n_93),
        .I1(mul_ln700_33_reg_798_reg_n_93),
        .I2(mul_ln700_reg_788_reg_n_93),
        .O(\add_ln700_32_reg_948[15]_i_12_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_32_reg_948[15]_i_13 
       (.I0(mul_ln700_34_reg_803_reg_n_94),
        .I1(mul_ln700_33_reg_798_reg_n_94),
        .I2(mul_ln700_reg_788_reg_n_94),
        .O(\add_ln700_32_reg_948[15]_i_13_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_32_reg_948[15]_i_2 
       (.I0(mul_ln700_32_reg_793_reg_n_91),
        .I1(\add_ln700_32_reg_948[15]_i_10_n_0 ),
        .I2(mul_ln700_34_reg_803_reg_n_92),
        .I3(mul_ln700_reg_788_reg_n_92),
        .I4(mul_ln700_33_reg_798_reg_n_92),
        .O(\add_ln700_32_reg_948[15]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_32_reg_948[15]_i_3 
       (.I0(mul_ln700_32_reg_793_reg_n_92),
        .I1(\add_ln700_32_reg_948[15]_i_11_n_0 ),
        .I2(mul_ln700_34_reg_803_reg_n_93),
        .I3(mul_ln700_reg_788_reg_n_93),
        .I4(mul_ln700_33_reg_798_reg_n_93),
        .O(\add_ln700_32_reg_948[15]_i_3_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_32_reg_948[15]_i_4 
       (.I0(mul_ln700_32_reg_793_reg_n_93),
        .I1(\add_ln700_32_reg_948[15]_i_12_n_0 ),
        .I2(mul_ln700_34_reg_803_reg_n_94),
        .I3(mul_ln700_reg_788_reg_n_94),
        .I4(mul_ln700_33_reg_798_reg_n_94),
        .O(\add_ln700_32_reg_948[15]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_32_reg_948[15]_i_5 
       (.I0(mul_ln700_32_reg_793_reg_n_94),
        .I1(\add_ln700_32_reg_948[15]_i_13_n_0 ),
        .I2(mul_ln700_34_reg_803_reg_n_95),
        .I3(mul_ln700_reg_788_reg_n_95),
        .I4(mul_ln700_33_reg_798_reg_n_95),
        .O(\add_ln700_32_reg_948[15]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_32_reg_948[15]_i_6 
       (.I0(\add_ln700_32_reg_948[15]_i_2_n_0 ),
        .I1(\add_ln700_32_reg_948[19]_i_13_n_0 ),
        .I2(mul_ln700_32_reg_793_reg_n_90),
        .I3(mul_ln700_33_reg_798_reg_n_91),
        .I4(mul_ln700_reg_788_reg_n_91),
        .I5(mul_ln700_34_reg_803_reg_n_91),
        .O(\add_ln700_32_reg_948[15]_i_6_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_32_reg_948[15]_i_7 
       (.I0(\add_ln700_32_reg_948[15]_i_3_n_0 ),
        .I1(\add_ln700_32_reg_948[15]_i_10_n_0 ),
        .I2(mul_ln700_32_reg_793_reg_n_91),
        .I3(mul_ln700_33_reg_798_reg_n_92),
        .I4(mul_ln700_reg_788_reg_n_92),
        .I5(mul_ln700_34_reg_803_reg_n_92),
        .O(\add_ln700_32_reg_948[15]_i_7_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_32_reg_948[15]_i_8 
       (.I0(\add_ln700_32_reg_948[15]_i_4_n_0 ),
        .I1(\add_ln700_32_reg_948[15]_i_11_n_0 ),
        .I2(mul_ln700_32_reg_793_reg_n_92),
        .I3(mul_ln700_33_reg_798_reg_n_93),
        .I4(mul_ln700_reg_788_reg_n_93),
        .I5(mul_ln700_34_reg_803_reg_n_93),
        .O(\add_ln700_32_reg_948[15]_i_8_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_32_reg_948[15]_i_9 
       (.I0(\add_ln700_32_reg_948[15]_i_5_n_0 ),
        .I1(\add_ln700_32_reg_948[15]_i_12_n_0 ),
        .I2(mul_ln700_32_reg_793_reg_n_93),
        .I3(mul_ln700_33_reg_798_reg_n_94),
        .I4(mul_ln700_reg_788_reg_n_94),
        .I5(mul_ln700_34_reg_803_reg_n_94),
        .O(\add_ln700_32_reg_948[15]_i_9_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_32_reg_948[19]_i_10 
       (.I0(mul_ln700_34_reg_803_reg_n_87),
        .I1(mul_ln700_33_reg_798_reg_n_87),
        .I2(mul_ln700_reg_788_reg_n_87),
        .O(\add_ln700_32_reg_948[19]_i_10_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_32_reg_948[19]_i_11 
       (.I0(mul_ln700_34_reg_803_reg_n_88),
        .I1(mul_ln700_33_reg_798_reg_n_88),
        .I2(mul_ln700_reg_788_reg_n_88),
        .O(\add_ln700_32_reg_948[19]_i_11_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_32_reg_948[19]_i_12 
       (.I0(mul_ln700_34_reg_803_reg_n_89),
        .I1(mul_ln700_33_reg_798_reg_n_89),
        .I2(mul_ln700_reg_788_reg_n_89),
        .O(\add_ln700_32_reg_948[19]_i_12_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_32_reg_948[19]_i_13 
       (.I0(mul_ln700_34_reg_803_reg_n_90),
        .I1(mul_ln700_33_reg_798_reg_n_90),
        .I2(mul_ln700_reg_788_reg_n_90),
        .O(\add_ln700_32_reg_948[19]_i_13_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_32_reg_948[19]_i_2 
       (.I0(mul_ln700_32_reg_793_reg_n_87),
        .I1(\add_ln700_32_reg_948[19]_i_10_n_0 ),
        .I2(mul_ln700_34_reg_803_reg_n_88),
        .I3(mul_ln700_reg_788_reg_n_88),
        .I4(mul_ln700_33_reg_798_reg_n_88),
        .O(\add_ln700_32_reg_948[19]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_32_reg_948[19]_i_3 
       (.I0(mul_ln700_32_reg_793_reg_n_88),
        .I1(\add_ln700_32_reg_948[19]_i_11_n_0 ),
        .I2(mul_ln700_34_reg_803_reg_n_89),
        .I3(mul_ln700_reg_788_reg_n_89),
        .I4(mul_ln700_33_reg_798_reg_n_89),
        .O(\add_ln700_32_reg_948[19]_i_3_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_32_reg_948[19]_i_4 
       (.I0(mul_ln700_32_reg_793_reg_n_89),
        .I1(\add_ln700_32_reg_948[19]_i_12_n_0 ),
        .I2(mul_ln700_34_reg_803_reg_n_90),
        .I3(mul_ln700_reg_788_reg_n_90),
        .I4(mul_ln700_33_reg_798_reg_n_90),
        .O(\add_ln700_32_reg_948[19]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_32_reg_948[19]_i_5 
       (.I0(mul_ln700_32_reg_793_reg_n_90),
        .I1(\add_ln700_32_reg_948[19]_i_13_n_0 ),
        .I2(mul_ln700_34_reg_803_reg_n_91),
        .I3(mul_ln700_reg_788_reg_n_91),
        .I4(mul_ln700_33_reg_798_reg_n_91),
        .O(\add_ln700_32_reg_948[19]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_32_reg_948[19]_i_6 
       (.I0(\add_ln700_32_reg_948[19]_i_2_n_0 ),
        .I1(\add_ln700_32_reg_948[23]_i_13_n_0 ),
        .I2(mul_ln700_32_reg_793_reg_n_86),
        .I3(mul_ln700_33_reg_798_reg_n_87),
        .I4(mul_ln700_reg_788_reg_n_87),
        .I5(mul_ln700_34_reg_803_reg_n_87),
        .O(\add_ln700_32_reg_948[19]_i_6_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_32_reg_948[19]_i_7 
       (.I0(\add_ln700_32_reg_948[19]_i_3_n_0 ),
        .I1(\add_ln700_32_reg_948[19]_i_10_n_0 ),
        .I2(mul_ln700_32_reg_793_reg_n_87),
        .I3(mul_ln700_33_reg_798_reg_n_88),
        .I4(mul_ln700_reg_788_reg_n_88),
        .I5(mul_ln700_34_reg_803_reg_n_88),
        .O(\add_ln700_32_reg_948[19]_i_7_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_32_reg_948[19]_i_8 
       (.I0(\add_ln700_32_reg_948[19]_i_4_n_0 ),
        .I1(\add_ln700_32_reg_948[19]_i_11_n_0 ),
        .I2(mul_ln700_32_reg_793_reg_n_88),
        .I3(mul_ln700_33_reg_798_reg_n_89),
        .I4(mul_ln700_reg_788_reg_n_89),
        .I5(mul_ln700_34_reg_803_reg_n_89),
        .O(\add_ln700_32_reg_948[19]_i_8_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_32_reg_948[19]_i_9 
       (.I0(\add_ln700_32_reg_948[19]_i_5_n_0 ),
        .I1(\add_ln700_32_reg_948[19]_i_12_n_0 ),
        .I2(mul_ln700_32_reg_793_reg_n_89),
        .I3(mul_ln700_33_reg_798_reg_n_90),
        .I4(mul_ln700_reg_788_reg_n_90),
        .I5(mul_ln700_34_reg_803_reg_n_90),
        .O(\add_ln700_32_reg_948[19]_i_9_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_32_reg_948[23]_i_10 
       (.I0(mul_ln700_34_reg_803_reg_n_83),
        .I1(mul_ln700_33_reg_798_reg_n_83),
        .I2(mul_ln700_reg_788_reg_n_83),
        .O(\add_ln700_32_reg_948[23]_i_10_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_32_reg_948[23]_i_11 
       (.I0(mul_ln700_34_reg_803_reg_n_84),
        .I1(mul_ln700_33_reg_798_reg_n_84),
        .I2(mul_ln700_reg_788_reg_n_84),
        .O(\add_ln700_32_reg_948[23]_i_11_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_32_reg_948[23]_i_12 
       (.I0(mul_ln700_34_reg_803_reg_n_85),
        .I1(mul_ln700_33_reg_798_reg_n_85),
        .I2(mul_ln700_reg_788_reg_n_85),
        .O(\add_ln700_32_reg_948[23]_i_12_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_32_reg_948[23]_i_13 
       (.I0(mul_ln700_34_reg_803_reg_n_86),
        .I1(mul_ln700_33_reg_798_reg_n_86),
        .I2(mul_ln700_reg_788_reg_n_86),
        .O(\add_ln700_32_reg_948[23]_i_13_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_32_reg_948[23]_i_2 
       (.I0(mul_ln700_32_reg_793_reg_n_83),
        .I1(\add_ln700_32_reg_948[23]_i_10_n_0 ),
        .I2(mul_ln700_34_reg_803_reg_n_84),
        .I3(mul_ln700_reg_788_reg_n_84),
        .I4(mul_ln700_33_reg_798_reg_n_84),
        .O(\add_ln700_32_reg_948[23]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_32_reg_948[23]_i_3 
       (.I0(mul_ln700_32_reg_793_reg_n_84),
        .I1(\add_ln700_32_reg_948[23]_i_11_n_0 ),
        .I2(mul_ln700_34_reg_803_reg_n_85),
        .I3(mul_ln700_reg_788_reg_n_85),
        .I4(mul_ln700_33_reg_798_reg_n_85),
        .O(\add_ln700_32_reg_948[23]_i_3_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_32_reg_948[23]_i_4 
       (.I0(mul_ln700_32_reg_793_reg_n_85),
        .I1(\add_ln700_32_reg_948[23]_i_12_n_0 ),
        .I2(mul_ln700_34_reg_803_reg_n_86),
        .I3(mul_ln700_reg_788_reg_n_86),
        .I4(mul_ln700_33_reg_798_reg_n_86),
        .O(\add_ln700_32_reg_948[23]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_32_reg_948[23]_i_5 
       (.I0(mul_ln700_32_reg_793_reg_n_86),
        .I1(\add_ln700_32_reg_948[23]_i_13_n_0 ),
        .I2(mul_ln700_34_reg_803_reg_n_87),
        .I3(mul_ln700_reg_788_reg_n_87),
        .I4(mul_ln700_33_reg_798_reg_n_87),
        .O(\add_ln700_32_reg_948[23]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_32_reg_948[23]_i_6 
       (.I0(\add_ln700_32_reg_948[23]_i_2_n_0 ),
        .I1(\add_ln700_32_reg_948[27]_i_12_n_0 ),
        .I2(mul_ln700_32_reg_793_reg_n_82),
        .I3(mul_ln700_33_reg_798_reg_n_83),
        .I4(mul_ln700_reg_788_reg_n_83),
        .I5(mul_ln700_34_reg_803_reg_n_83),
        .O(\add_ln700_32_reg_948[23]_i_6_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_32_reg_948[23]_i_7 
       (.I0(\add_ln700_32_reg_948[23]_i_3_n_0 ),
        .I1(\add_ln700_32_reg_948[23]_i_10_n_0 ),
        .I2(mul_ln700_32_reg_793_reg_n_83),
        .I3(mul_ln700_33_reg_798_reg_n_84),
        .I4(mul_ln700_reg_788_reg_n_84),
        .I5(mul_ln700_34_reg_803_reg_n_84),
        .O(\add_ln700_32_reg_948[23]_i_7_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_32_reg_948[23]_i_8 
       (.I0(\add_ln700_32_reg_948[23]_i_4_n_0 ),
        .I1(\add_ln700_32_reg_948[23]_i_11_n_0 ),
        .I2(mul_ln700_32_reg_793_reg_n_84),
        .I3(mul_ln700_33_reg_798_reg_n_85),
        .I4(mul_ln700_reg_788_reg_n_85),
        .I5(mul_ln700_34_reg_803_reg_n_85),
        .O(\add_ln700_32_reg_948[23]_i_8_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_32_reg_948[23]_i_9 
       (.I0(\add_ln700_32_reg_948[23]_i_5_n_0 ),
        .I1(\add_ln700_32_reg_948[23]_i_12_n_0 ),
        .I2(mul_ln700_32_reg_793_reg_n_85),
        .I3(mul_ln700_33_reg_798_reg_n_86),
        .I4(mul_ln700_reg_788_reg_n_86),
        .I5(mul_ln700_34_reg_803_reg_n_86),
        .O(\add_ln700_32_reg_948[23]_i_9_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_32_reg_948[27]_i_10 
       (.I0(mul_ln700_34_reg_803_reg_n_80),
        .I1(mul_ln700_33_reg_798_reg_n_80),
        .I2(mul_ln700_reg_788_reg_n_80),
        .O(\add_ln700_32_reg_948[27]_i_10_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair8" *) 
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_32_reg_948[27]_i_11 
       (.I0(mul_ln700_34_reg_803_reg_n_81),
        .I1(mul_ln700_33_reg_798_reg_n_81),
        .I2(mul_ln700_reg_788_reg_n_81),
        .O(\add_ln700_32_reg_948[27]_i_11_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair4" *) 
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_32_reg_948[27]_i_12 
       (.I0(mul_ln700_34_reg_803_reg_n_82),
        .I1(mul_ln700_33_reg_798_reg_n_82),
        .I2(mul_ln700_reg_788_reg_n_82),
        .O(\add_ln700_32_reg_948[27]_i_12_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair8" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_32_reg_948[27]_i_13 
       (.I0(mul_ln700_33_reg_798_reg_n_81),
        .I1(mul_ln700_reg_788_reg_n_81),
        .I2(mul_ln700_34_reg_803_reg_n_81),
        .O(\add_ln700_32_reg_948[27]_i_13_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_32_reg_948[27]_i_14 
       (.I0(mul_ln700_34_reg_803_reg_n_79),
        .I1(mul_ln700_33_reg_798_reg_n_79),
        .O(\add_ln700_32_reg_948[27]_i_14_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair4" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_32_reg_948[27]_i_15 
       (.I0(mul_ln700_33_reg_798_reg_n_82),
        .I1(mul_ln700_reg_788_reg_n_82),
        .I2(mul_ln700_34_reg_803_reg_n_82),
        .O(\add_ln700_32_reg_948[27]_i_15_n_0 ));
  LUT5 #(
    .INIT(32'h8E00008E)) 
    \add_ln700_32_reg_948[27]_i_2 
       (.I0(mul_ln700_34_reg_803_reg_n_80),
        .I1(mul_ln700_33_reg_798_reg_n_80),
        .I2(mul_ln700_reg_788_reg_n_80),
        .I3(mul_ln700_33_reg_798_reg_n_79),
        .I4(mul_ln700_34_reg_803_reg_n_79),
        .O(\add_ln700_32_reg_948[27]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'h77717111)) 
    \add_ln700_32_reg_948[27]_i_3 
       (.I0(mul_ln700_32_reg_793_reg_n_80),
        .I1(\add_ln700_32_reg_948[27]_i_10_n_0 ),
        .I2(mul_ln700_34_reg_803_reg_n_81),
        .I3(mul_ln700_reg_788_reg_n_81),
        .I4(mul_ln700_33_reg_798_reg_n_81),
        .O(\add_ln700_32_reg_948[27]_i_3_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_32_reg_948[27]_i_4 
       (.I0(mul_ln700_32_reg_793_reg_n_81),
        .I1(\add_ln700_32_reg_948[27]_i_11_n_0 ),
        .I2(mul_ln700_34_reg_803_reg_n_82),
        .I3(mul_ln700_reg_788_reg_n_82),
        .I4(mul_ln700_33_reg_798_reg_n_82),
        .O(\add_ln700_32_reg_948[27]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_32_reg_948[27]_i_5 
       (.I0(mul_ln700_32_reg_793_reg_n_82),
        .I1(\add_ln700_32_reg_948[27]_i_12_n_0 ),
        .I2(mul_ln700_34_reg_803_reg_n_83),
        .I3(mul_ln700_reg_788_reg_n_83),
        .I4(mul_ln700_33_reg_798_reg_n_83),
        .O(\add_ln700_32_reg_948[27]_i_5_n_0 ));
  LUT5 #(
    .INIT(32'hD4FFFF2B)) 
    \add_ln700_32_reg_948[27]_i_6 
       (.I0(mul_ln700_reg_788_reg_n_80),
        .I1(mul_ln700_33_reg_798_reg_n_80),
        .I2(mul_ln700_34_reg_803_reg_n_80),
        .I3(mul_ln700_33_reg_798_reg_n_79),
        .I4(mul_ln700_34_reg_803_reg_n_79),
        .O(\add_ln700_32_reg_948[27]_i_6_n_0 ));
  LUT6 #(
    .INIT(64'hD24BB4D2B4D22DB4)) 
    \add_ln700_32_reg_948[27]_i_7 
       (.I0(\add_ln700_32_reg_948[27]_i_13_n_0 ),
        .I1(mul_ln700_32_reg_793_reg_n_80),
        .I2(\add_ln700_32_reg_948[27]_i_14_n_0 ),
        .I3(mul_ln700_reg_788_reg_n_80),
        .I4(mul_ln700_33_reg_798_reg_n_80),
        .I5(mul_ln700_34_reg_803_reg_n_80),
        .O(\add_ln700_32_reg_948[27]_i_7_n_0 ));
  LUT6 #(
    .INIT(64'h17E8E817E81717E8)) 
    \add_ln700_32_reg_948[27]_i_8 
       (.I0(\add_ln700_32_reg_948[27]_i_15_n_0 ),
        .I1(\add_ln700_32_reg_948[27]_i_11_n_0 ),
        .I2(mul_ln700_32_reg_793_reg_n_81),
        .I3(\add_ln700_32_reg_948[27]_i_10_n_0 ),
        .I4(mul_ln700_32_reg_793_reg_n_80),
        .I5(\add_ln700_32_reg_948[27]_i_13_n_0 ),
        .O(\add_ln700_32_reg_948[27]_i_8_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_32_reg_948[27]_i_9 
       (.I0(\add_ln700_32_reg_948[27]_i_5_n_0 ),
        .I1(\add_ln700_32_reg_948[27]_i_11_n_0 ),
        .I2(mul_ln700_32_reg_793_reg_n_81),
        .I3(mul_ln700_33_reg_798_reg_n_82),
        .I4(mul_ln700_reg_788_reg_n_82),
        .I5(mul_ln700_34_reg_803_reg_n_82),
        .O(\add_ln700_32_reg_948[27]_i_9_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_32_reg_948[3]_i_2 
       (.I0(mul_ln700_32_reg_793_reg_n_103),
        .I1(\add_ln700_32_reg_948[3]_i_9_n_0 ),
        .I2(mul_ln700_34_reg_803_reg_n_104),
        .I3(mul_ln700_reg_788_reg_n_104),
        .I4(mul_ln700_33_reg_798_reg_n_104),
        .O(\add_ln700_32_reg_948[3]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hE81717E8)) 
    \add_ln700_32_reg_948[3]_i_3 
       (.I0(mul_ln700_34_reg_803_reg_n_104),
        .I1(mul_ln700_reg_788_reg_n_104),
        .I2(mul_ln700_33_reg_798_reg_n_104),
        .I3(mul_ln700_32_reg_793_reg_n_103),
        .I4(\add_ln700_32_reg_948[3]_i_9_n_0 ),
        .O(\add_ln700_32_reg_948[3]_i_3_n_0 ));
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_32_reg_948[3]_i_4 
       (.I0(mul_ln700_reg_788_reg_n_104),
        .I1(mul_ln700_33_reg_798_reg_n_104),
        .I2(mul_ln700_34_reg_803_reg_n_104),
        .I3(mul_ln700_32_reg_793_reg_n_104),
        .O(\add_ln700_32_reg_948[3]_i_4_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_32_reg_948[3]_i_5 
       (.I0(\add_ln700_32_reg_948[3]_i_2_n_0 ),
        .I1(\add_ln700_32_reg_948[7]_i_13_n_0 ),
        .I2(mul_ln700_32_reg_793_reg_n_102),
        .I3(mul_ln700_33_reg_798_reg_n_103),
        .I4(mul_ln700_reg_788_reg_n_103),
        .I5(mul_ln700_34_reg_803_reg_n_103),
        .O(\add_ln700_32_reg_948[3]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'h6999999699969666)) 
    \add_ln700_32_reg_948[3]_i_6 
       (.I0(\add_ln700_32_reg_948[3]_i_9_n_0 ),
        .I1(mul_ln700_32_reg_793_reg_n_103),
        .I2(mul_ln700_34_reg_803_reg_n_104),
        .I3(mul_ln700_33_reg_798_reg_n_104),
        .I4(mul_ln700_reg_788_reg_n_104),
        .I5(mul_ln700_32_reg_793_reg_n_104),
        .O(\add_ln700_32_reg_948[3]_i_6_n_0 ));
  LUT6 #(
    .INIT(64'h9669699669966996)) 
    \add_ln700_32_reg_948[3]_i_7 
       (.I0(mul_ln700_32_reg_793_reg_n_104),
        .I1(mul_ln700_34_reg_803_reg_n_104),
        .I2(mul_ln700_33_reg_798_reg_n_104),
        .I3(mul_ln700_reg_788_reg_n_104),
        .I4(mul_ln700_reg_788_reg_n_105),
        .I5(mul_ln700_33_reg_798_reg_n_105),
        .O(\add_ln700_32_reg_948[3]_i_7_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_32_reg_948[3]_i_8 
       (.I0(mul_ln700_33_reg_798_reg_n_105),
        .I1(mul_ln700_reg_788_reg_n_105),
        .I2(mul_ln700_32_reg_793_reg_n_105),
        .O(\add_ln700_32_reg_948[3]_i_8_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_32_reg_948[3]_i_9 
       (.I0(mul_ln700_34_reg_803_reg_n_103),
        .I1(mul_ln700_33_reg_798_reg_n_103),
        .I2(mul_ln700_reg_788_reg_n_103),
        .O(\add_ln700_32_reg_948[3]_i_9_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_32_reg_948[7]_i_10 
       (.I0(mul_ln700_34_reg_803_reg_n_99),
        .I1(mul_ln700_33_reg_798_reg_n_99),
        .I2(mul_ln700_reg_788_reg_n_99),
        .O(\add_ln700_32_reg_948[7]_i_10_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_32_reg_948[7]_i_11 
       (.I0(mul_ln700_34_reg_803_reg_n_100),
        .I1(mul_ln700_33_reg_798_reg_n_100),
        .I2(mul_ln700_reg_788_reg_n_100),
        .O(\add_ln700_32_reg_948[7]_i_11_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_32_reg_948[7]_i_12 
       (.I0(mul_ln700_34_reg_803_reg_n_101),
        .I1(mul_ln700_33_reg_798_reg_n_101),
        .I2(mul_ln700_reg_788_reg_n_101),
        .O(\add_ln700_32_reg_948[7]_i_12_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_32_reg_948[7]_i_13 
       (.I0(mul_ln700_34_reg_803_reg_n_102),
        .I1(mul_ln700_33_reg_798_reg_n_102),
        .I2(mul_ln700_reg_788_reg_n_102),
        .O(\add_ln700_32_reg_948[7]_i_13_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_32_reg_948[7]_i_2 
       (.I0(mul_ln700_32_reg_793_reg_n_99),
        .I1(\add_ln700_32_reg_948[7]_i_10_n_0 ),
        .I2(mul_ln700_34_reg_803_reg_n_100),
        .I3(mul_ln700_reg_788_reg_n_100),
        .I4(mul_ln700_33_reg_798_reg_n_100),
        .O(\add_ln700_32_reg_948[7]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_32_reg_948[7]_i_3 
       (.I0(mul_ln700_32_reg_793_reg_n_100),
        .I1(\add_ln700_32_reg_948[7]_i_11_n_0 ),
        .I2(mul_ln700_34_reg_803_reg_n_101),
        .I3(mul_ln700_reg_788_reg_n_101),
        .I4(mul_ln700_33_reg_798_reg_n_101),
        .O(\add_ln700_32_reg_948[7]_i_3_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_32_reg_948[7]_i_4 
       (.I0(mul_ln700_32_reg_793_reg_n_101),
        .I1(\add_ln700_32_reg_948[7]_i_12_n_0 ),
        .I2(mul_ln700_34_reg_803_reg_n_102),
        .I3(mul_ln700_reg_788_reg_n_102),
        .I4(mul_ln700_33_reg_798_reg_n_102),
        .O(\add_ln700_32_reg_948[7]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_32_reg_948[7]_i_5 
       (.I0(mul_ln700_32_reg_793_reg_n_102),
        .I1(\add_ln700_32_reg_948[7]_i_13_n_0 ),
        .I2(mul_ln700_34_reg_803_reg_n_103),
        .I3(mul_ln700_reg_788_reg_n_103),
        .I4(mul_ln700_33_reg_798_reg_n_103),
        .O(\add_ln700_32_reg_948[7]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_32_reg_948[7]_i_6 
       (.I0(\add_ln700_32_reg_948[7]_i_2_n_0 ),
        .I1(\add_ln700_32_reg_948[11]_i_13_n_0 ),
        .I2(mul_ln700_32_reg_793_reg_n_98),
        .I3(mul_ln700_33_reg_798_reg_n_99),
        .I4(mul_ln700_reg_788_reg_n_99),
        .I5(mul_ln700_34_reg_803_reg_n_99),
        .O(\add_ln700_32_reg_948[7]_i_6_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_32_reg_948[7]_i_7 
       (.I0(\add_ln700_32_reg_948[7]_i_3_n_0 ),
        .I1(\add_ln700_32_reg_948[7]_i_10_n_0 ),
        .I2(mul_ln700_32_reg_793_reg_n_99),
        .I3(mul_ln700_33_reg_798_reg_n_100),
        .I4(mul_ln700_reg_788_reg_n_100),
        .I5(mul_ln700_34_reg_803_reg_n_100),
        .O(\add_ln700_32_reg_948[7]_i_7_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_32_reg_948[7]_i_8 
       (.I0(\add_ln700_32_reg_948[7]_i_4_n_0 ),
        .I1(\add_ln700_32_reg_948[7]_i_11_n_0 ),
        .I2(mul_ln700_32_reg_793_reg_n_100),
        .I3(mul_ln700_33_reg_798_reg_n_101),
        .I4(mul_ln700_reg_788_reg_n_101),
        .I5(mul_ln700_34_reg_803_reg_n_101),
        .O(\add_ln700_32_reg_948[7]_i_8_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_32_reg_948[7]_i_9 
       (.I0(\add_ln700_32_reg_948[7]_i_5_n_0 ),
        .I1(\add_ln700_32_reg_948[7]_i_12_n_0 ),
        .I2(mul_ln700_32_reg_793_reg_n_101),
        .I3(mul_ln700_33_reg_798_reg_n_102),
        .I4(mul_ln700_reg_788_reg_n_102),
        .I5(mul_ln700_34_reg_803_reg_n_102),
        .O(\add_ln700_32_reg_948[7]_i_9_n_0 ));
  FDRE \add_ln700_32_reg_948_reg[0] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_32_fu_636_p2[0]),
        .Q(add_ln700_32_reg_948[0]),
        .R(1'b0));
  FDRE \add_ln700_32_reg_948_reg[10] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_32_fu_636_p2[10]),
        .Q(add_ln700_32_reg_948[10]),
        .R(1'b0));
  FDRE \add_ln700_32_reg_948_reg[11] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_32_fu_636_p2[11]),
        .Q(add_ln700_32_reg_948[11]),
        .R(1'b0));
  CARRY4 \add_ln700_32_reg_948_reg[11]_i_1 
       (.CI(\add_ln700_32_reg_948_reg[7]_i_1_n_0 ),
        .CO({\add_ln700_32_reg_948_reg[11]_i_1_n_0 ,\add_ln700_32_reg_948_reg[11]_i_1_n_1 ,\add_ln700_32_reg_948_reg[11]_i_1_n_2 ,\add_ln700_32_reg_948_reg[11]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_32_reg_948[11]_i_2_n_0 ,\add_ln700_32_reg_948[11]_i_3_n_0 ,\add_ln700_32_reg_948[11]_i_4_n_0 ,\add_ln700_32_reg_948[11]_i_5_n_0 }),
        .O(add_ln700_32_fu_636_p2[11:8]),
        .S({\add_ln700_32_reg_948[11]_i_6_n_0 ,\add_ln700_32_reg_948[11]_i_7_n_0 ,\add_ln700_32_reg_948[11]_i_8_n_0 ,\add_ln700_32_reg_948[11]_i_9_n_0 }));
  FDRE \add_ln700_32_reg_948_reg[12] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_32_fu_636_p2[12]),
        .Q(add_ln700_32_reg_948[12]),
        .R(1'b0));
  FDRE \add_ln700_32_reg_948_reg[13] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_32_fu_636_p2[13]),
        .Q(add_ln700_32_reg_948[13]),
        .R(1'b0));
  FDRE \add_ln700_32_reg_948_reg[14] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_32_fu_636_p2[14]),
        .Q(add_ln700_32_reg_948[14]),
        .R(1'b0));
  FDRE \add_ln700_32_reg_948_reg[15] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_32_fu_636_p2[15]),
        .Q(add_ln700_32_reg_948[15]),
        .R(1'b0));
  CARRY4 \add_ln700_32_reg_948_reg[15]_i_1 
       (.CI(\add_ln700_32_reg_948_reg[11]_i_1_n_0 ),
        .CO({\add_ln700_32_reg_948_reg[15]_i_1_n_0 ,\add_ln700_32_reg_948_reg[15]_i_1_n_1 ,\add_ln700_32_reg_948_reg[15]_i_1_n_2 ,\add_ln700_32_reg_948_reg[15]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_32_reg_948[15]_i_2_n_0 ,\add_ln700_32_reg_948[15]_i_3_n_0 ,\add_ln700_32_reg_948[15]_i_4_n_0 ,\add_ln700_32_reg_948[15]_i_5_n_0 }),
        .O(add_ln700_32_fu_636_p2[15:12]),
        .S({\add_ln700_32_reg_948[15]_i_6_n_0 ,\add_ln700_32_reg_948[15]_i_7_n_0 ,\add_ln700_32_reg_948[15]_i_8_n_0 ,\add_ln700_32_reg_948[15]_i_9_n_0 }));
  FDRE \add_ln700_32_reg_948_reg[16] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_32_fu_636_p2[16]),
        .Q(add_ln700_32_reg_948[16]),
        .R(1'b0));
  FDRE \add_ln700_32_reg_948_reg[17] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_32_fu_636_p2[17]),
        .Q(add_ln700_32_reg_948[17]),
        .R(1'b0));
  FDRE \add_ln700_32_reg_948_reg[18] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_32_fu_636_p2[18]),
        .Q(add_ln700_32_reg_948[18]),
        .R(1'b0));
  FDRE \add_ln700_32_reg_948_reg[19] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_32_fu_636_p2[19]),
        .Q(add_ln700_32_reg_948[19]),
        .R(1'b0));
  CARRY4 \add_ln700_32_reg_948_reg[19]_i_1 
       (.CI(\add_ln700_32_reg_948_reg[15]_i_1_n_0 ),
        .CO({\add_ln700_32_reg_948_reg[19]_i_1_n_0 ,\add_ln700_32_reg_948_reg[19]_i_1_n_1 ,\add_ln700_32_reg_948_reg[19]_i_1_n_2 ,\add_ln700_32_reg_948_reg[19]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_32_reg_948[19]_i_2_n_0 ,\add_ln700_32_reg_948[19]_i_3_n_0 ,\add_ln700_32_reg_948[19]_i_4_n_0 ,\add_ln700_32_reg_948[19]_i_5_n_0 }),
        .O(add_ln700_32_fu_636_p2[19:16]),
        .S({\add_ln700_32_reg_948[19]_i_6_n_0 ,\add_ln700_32_reg_948[19]_i_7_n_0 ,\add_ln700_32_reg_948[19]_i_8_n_0 ,\add_ln700_32_reg_948[19]_i_9_n_0 }));
  FDRE \add_ln700_32_reg_948_reg[1] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_32_fu_636_p2[1]),
        .Q(add_ln700_32_reg_948[1]),
        .R(1'b0));
  FDRE \add_ln700_32_reg_948_reg[20] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_32_fu_636_p2[20]),
        .Q(add_ln700_32_reg_948[20]),
        .R(1'b0));
  FDRE \add_ln700_32_reg_948_reg[21] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_32_fu_636_p2[21]),
        .Q(add_ln700_32_reg_948[21]),
        .R(1'b0));
  FDRE \add_ln700_32_reg_948_reg[22] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_32_fu_636_p2[22]),
        .Q(add_ln700_32_reg_948[22]),
        .R(1'b0));
  FDRE \add_ln700_32_reg_948_reg[23] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_32_fu_636_p2[23]),
        .Q(add_ln700_32_reg_948[23]),
        .R(1'b0));
  CARRY4 \add_ln700_32_reg_948_reg[23]_i_1 
       (.CI(\add_ln700_32_reg_948_reg[19]_i_1_n_0 ),
        .CO({\add_ln700_32_reg_948_reg[23]_i_1_n_0 ,\add_ln700_32_reg_948_reg[23]_i_1_n_1 ,\add_ln700_32_reg_948_reg[23]_i_1_n_2 ,\add_ln700_32_reg_948_reg[23]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_32_reg_948[23]_i_2_n_0 ,\add_ln700_32_reg_948[23]_i_3_n_0 ,\add_ln700_32_reg_948[23]_i_4_n_0 ,\add_ln700_32_reg_948[23]_i_5_n_0 }),
        .O(add_ln700_32_fu_636_p2[23:20]),
        .S({\add_ln700_32_reg_948[23]_i_6_n_0 ,\add_ln700_32_reg_948[23]_i_7_n_0 ,\add_ln700_32_reg_948[23]_i_8_n_0 ,\add_ln700_32_reg_948[23]_i_9_n_0 }));
  FDRE \add_ln700_32_reg_948_reg[24] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_32_fu_636_p2[24]),
        .Q(add_ln700_32_reg_948[24]),
        .R(1'b0));
  FDRE \add_ln700_32_reg_948_reg[25] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_32_fu_636_p2[25]),
        .Q(add_ln700_32_reg_948[25]),
        .R(1'b0));
  FDRE \add_ln700_32_reg_948_reg[26] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_32_fu_636_p2[26]),
        .Q(add_ln700_32_reg_948[26]),
        .R(1'b0));
  FDRE \add_ln700_32_reg_948_reg[27] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_32_fu_636_p2[27]),
        .Q(add_ln700_32_reg_948[27]),
        .R(1'b0));
  CARRY4 \add_ln700_32_reg_948_reg[27]_i_1 
       (.CI(\add_ln700_32_reg_948_reg[23]_i_1_n_0 ),
        .CO({\add_ln700_32_reg_948_reg[27]_i_1_n_0 ,\add_ln700_32_reg_948_reg[27]_i_1_n_1 ,\add_ln700_32_reg_948_reg[27]_i_1_n_2 ,\add_ln700_32_reg_948_reg[27]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_32_reg_948[27]_i_2_n_0 ,\add_ln700_32_reg_948[27]_i_3_n_0 ,\add_ln700_32_reg_948[27]_i_4_n_0 ,\add_ln700_32_reg_948[27]_i_5_n_0 }),
        .O(add_ln700_32_fu_636_p2[27:24]),
        .S({\add_ln700_32_reg_948[27]_i_6_n_0 ,\add_ln700_32_reg_948[27]_i_7_n_0 ,\add_ln700_32_reg_948[27]_i_8_n_0 ,\add_ln700_32_reg_948[27]_i_9_n_0 }));
  FDRE \add_ln700_32_reg_948_reg[2] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_32_fu_636_p2[2]),
        .Q(add_ln700_32_reg_948[2]),
        .R(1'b0));
  FDRE \add_ln700_32_reg_948_reg[31] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_32_fu_636_p2[31]),
        .Q(add_ln700_32_reg_948[31]),
        .R(1'b0));
  CARRY4 \add_ln700_32_reg_948_reg[31]_i_1 
       (.CI(\add_ln700_32_reg_948_reg[27]_i_1_n_0 ),
        .CO(\NLW_add_ln700_32_reg_948_reg[31]_i_1_CO_UNCONNECTED [3:0]),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O({\NLW_add_ln700_32_reg_948_reg[31]_i_1_O_UNCONNECTED [3:1],add_ln700_32_fu_636_p2[31]}),
        .S({1'b0,1'b0,1'b0,1'b1}));
  FDRE \add_ln700_32_reg_948_reg[3] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_32_fu_636_p2[3]),
        .Q(add_ln700_32_reg_948[3]),
        .R(1'b0));
  CARRY4 \add_ln700_32_reg_948_reg[3]_i_1 
       (.CI(1'b0),
        .CO({\add_ln700_32_reg_948_reg[3]_i_1_n_0 ,\add_ln700_32_reg_948_reg[3]_i_1_n_1 ,\add_ln700_32_reg_948_reg[3]_i_1_n_2 ,\add_ln700_32_reg_948_reg[3]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_32_reg_948[3]_i_2_n_0 ,\add_ln700_32_reg_948[3]_i_3_n_0 ,\add_ln700_32_reg_948[3]_i_4_n_0 ,mul_ln700_32_reg_793_reg_n_105}),
        .O(add_ln700_32_fu_636_p2[3:0]),
        .S({\add_ln700_32_reg_948[3]_i_5_n_0 ,\add_ln700_32_reg_948[3]_i_6_n_0 ,\add_ln700_32_reg_948[3]_i_7_n_0 ,\add_ln700_32_reg_948[3]_i_8_n_0 }));
  FDRE \add_ln700_32_reg_948_reg[4] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_32_fu_636_p2[4]),
        .Q(add_ln700_32_reg_948[4]),
        .R(1'b0));
  FDRE \add_ln700_32_reg_948_reg[5] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_32_fu_636_p2[5]),
        .Q(add_ln700_32_reg_948[5]),
        .R(1'b0));
  FDRE \add_ln700_32_reg_948_reg[6] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_32_fu_636_p2[6]),
        .Q(add_ln700_32_reg_948[6]),
        .R(1'b0));
  FDRE \add_ln700_32_reg_948_reg[7] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_32_fu_636_p2[7]),
        .Q(add_ln700_32_reg_948[7]),
        .R(1'b0));
  CARRY4 \add_ln700_32_reg_948_reg[7]_i_1 
       (.CI(\add_ln700_32_reg_948_reg[3]_i_1_n_0 ),
        .CO({\add_ln700_32_reg_948_reg[7]_i_1_n_0 ,\add_ln700_32_reg_948_reg[7]_i_1_n_1 ,\add_ln700_32_reg_948_reg[7]_i_1_n_2 ,\add_ln700_32_reg_948_reg[7]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_32_reg_948[7]_i_2_n_0 ,\add_ln700_32_reg_948[7]_i_3_n_0 ,\add_ln700_32_reg_948[7]_i_4_n_0 ,\add_ln700_32_reg_948[7]_i_5_n_0 }),
        .O(add_ln700_32_fu_636_p2[7:4]),
        .S({\add_ln700_32_reg_948[7]_i_6_n_0 ,\add_ln700_32_reg_948[7]_i_7_n_0 ,\add_ln700_32_reg_948[7]_i_8_n_0 ,\add_ln700_32_reg_948[7]_i_9_n_0 }));
  FDRE \add_ln700_32_reg_948_reg[8] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_32_fu_636_p2[8]),
        .Q(add_ln700_32_reg_948[8]),
        .R(1'b0));
  FDRE \add_ln700_32_reg_948_reg[9] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_32_fu_636_p2[9]),
        .Q(add_ln700_32_reg_948[9]),
        .R(1'b0));
  DSP48E1 #(
    .ACASCREG(1),
    .ADREG(1),
    .ALUMODEREG(0),
    .AREG(1),
    .AUTORESET_PATDET("NO_RESET"),
    .A_INPUT("CASCADE"),
    .BCASCREG(0),
    .BREG(0),
    .B_INPUT("DIRECT"),
    .CARRYINREG(0),
    .CARRYINSELREG(0),
    .CREG(0),
    .DREG(1),
    .INMODEREG(0),
    .MASK(48'h3FFFFFFFFFFF),
    .MREG(1),
    .OPMODEREG(0),
    .PATTERN(48'h000000000000),
    .PREG(1),
    .SEL_MASK("MASK"),
    .SEL_PATTERN("PATTERN"),
    .USE_DPORT("FALSE"),
    .USE_MULT("MULTIPLY"),
    .USE_PATTERN_DETECT("NO_PATDET"),
    .USE_SIMD("ONE48")) 
    add_ln700_33_reg_953_reg
       (.A({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .ACIN({mul_ln700_36_reg_813_reg_n_24,mul_ln700_36_reg_813_reg_n_25,mul_ln700_36_reg_813_reg_n_26,mul_ln700_36_reg_813_reg_n_27,mul_ln700_36_reg_813_reg_n_28,mul_ln700_36_reg_813_reg_n_29,mul_ln700_36_reg_813_reg_n_30,mul_ln700_36_reg_813_reg_n_31,mul_ln700_36_reg_813_reg_n_32,mul_ln700_36_reg_813_reg_n_33,mul_ln700_36_reg_813_reg_n_34,mul_ln700_36_reg_813_reg_n_35,mul_ln700_36_reg_813_reg_n_36,mul_ln700_36_reg_813_reg_n_37,mul_ln700_36_reg_813_reg_n_38,mul_ln700_36_reg_813_reg_n_39,mul_ln700_36_reg_813_reg_n_40,mul_ln700_36_reg_813_reg_n_41,mul_ln700_36_reg_813_reg_n_42,mul_ln700_36_reg_813_reg_n_43,mul_ln700_36_reg_813_reg_n_44,mul_ln700_36_reg_813_reg_n_45,mul_ln700_36_reg_813_reg_n_46,mul_ln700_36_reg_813_reg_n_47,mul_ln700_36_reg_813_reg_n_48,mul_ln700_36_reg_813_reg_n_49,mul_ln700_36_reg_813_reg_n_50,mul_ln700_36_reg_813_reg_n_51,mul_ln700_36_reg_813_reg_n_52,mul_ln700_36_reg_813_reg_n_53}),
        .ACOUT({add_ln700_33_reg_953_reg_n_24,add_ln700_33_reg_953_reg_n_25,add_ln700_33_reg_953_reg_n_26,add_ln700_33_reg_953_reg_n_27,add_ln700_33_reg_953_reg_n_28,add_ln700_33_reg_953_reg_n_29,add_ln700_33_reg_953_reg_n_30,add_ln700_33_reg_953_reg_n_31,add_ln700_33_reg_953_reg_n_32,add_ln700_33_reg_953_reg_n_33,add_ln700_33_reg_953_reg_n_34,add_ln700_33_reg_953_reg_n_35,add_ln700_33_reg_953_reg_n_36,add_ln700_33_reg_953_reg_n_37,add_ln700_33_reg_953_reg_n_38,add_ln700_33_reg_953_reg_n_39,add_ln700_33_reg_953_reg_n_40,add_ln700_33_reg_953_reg_n_41,add_ln700_33_reg_953_reg_n_42,add_ln700_33_reg_953_reg_n_43,add_ln700_33_reg_953_reg_n_44,add_ln700_33_reg_953_reg_n_45,add_ln700_33_reg_953_reg_n_46,add_ln700_33_reg_953_reg_n_47,add_ln700_33_reg_953_reg_n_48,add_ln700_33_reg_953_reg_n_49,add_ln700_33_reg_953_reg_n_50,add_ln700_33_reg_953_reg_n_51,add_ln700_33_reg_953_reg_n_52,add_ln700_33_reg_953_reg_n_53}),
        .ALUMODE({1'b0,1'b0,1'b0,1'b0}),
        .B({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b0,1'b0,1'b0,1'b0,1'b1,1'b1,1'b0,1'b1,1'b1}),
        .BCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .BCOUT(NLW_add_ln700_33_reg_953_reg_BCOUT_UNCONNECTED[17:0]),
        .C({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,mul_ln700_36_reg_813_reg_n_80,mul_ln700_36_reg_813_reg_n_80,mul_ln700_36_reg_813_reg_n_80,mul_ln700_36_reg_813_reg_n_80,mul_ln700_36_reg_813_reg_n_80,mul_ln700_36_reg_813_reg_n_80,mul_ln700_36_reg_813_reg_n_80,mul_ln700_36_reg_813_reg_n_81,mul_ln700_36_reg_813_reg_n_82,mul_ln700_36_reg_813_reg_n_83,mul_ln700_36_reg_813_reg_n_84,mul_ln700_36_reg_813_reg_n_85,mul_ln700_36_reg_813_reg_n_86,mul_ln700_36_reg_813_reg_n_87,mul_ln700_36_reg_813_reg_n_88,mul_ln700_36_reg_813_reg_n_89,mul_ln700_36_reg_813_reg_n_90,mul_ln700_36_reg_813_reg_n_91,mul_ln700_36_reg_813_reg_n_92,mul_ln700_36_reg_813_reg_n_93,mul_ln700_36_reg_813_reg_n_94,mul_ln700_36_reg_813_reg_n_95,mul_ln700_36_reg_813_reg_n_96,mul_ln700_36_reg_813_reg_n_97,mul_ln700_36_reg_813_reg_n_98,mul_ln700_36_reg_813_reg_n_99,mul_ln700_36_reg_813_reg_n_100,mul_ln700_36_reg_813_reg_n_101,mul_ln700_36_reg_813_reg_n_102,mul_ln700_36_reg_813_reg_n_103,mul_ln700_36_reg_813_reg_n_104,mul_ln700_36_reg_813_reg_n_105}),
        .CARRYCASCIN(1'b0),
        .CARRYCASCOUT(NLW_add_ln700_33_reg_953_reg_CARRYCASCOUT_UNCONNECTED),
        .CARRYIN(1'b0),
        .CARRYINSEL({1'b0,1'b0,1'b0}),
        .CARRYOUT(NLW_add_ln700_33_reg_953_reg_CARRYOUT_UNCONNECTED[3:0]),
        .CEA1(1'b0),
        .CEA2(fir_filter_a_U0_ap_start),
        .CEAD(1'b0),
        .CEALUMODE(1'b0),
        .CEB1(1'b0),
        .CEB2(1'b0),
        .CEC(1'b0),
        .CECARRYIN(1'b0),
        .CECTRL(1'b0),
        .CED(1'b0),
        .CEINMODE(1'b0),
        .CEM(1'b1),
        .CEP(1'b1),
        .CLK(ap_clk),
        .D({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .INMODE({1'b0,1'b0,1'b0,1'b0,1'b0}),
        .MULTSIGNIN(1'b0),
        .MULTSIGNOUT(NLW_add_ln700_33_reg_953_reg_MULTSIGNOUT_UNCONNECTED),
        .OPMODE({1'b0,1'b1,1'b1,1'b0,1'b1,1'b0,1'b1}),
        .OVERFLOW(NLW_add_ln700_33_reg_953_reg_OVERFLOW_UNCONNECTED),
        .P({NLW_add_ln700_33_reg_953_reg_P_UNCONNECTED[47:32],add_ln700_33_reg_953_reg_n_74,add_ln700_33_reg_953_reg_n_75,add_ln700_33_reg_953_reg_n_76,add_ln700_33_reg_953_reg_n_77,add_ln700_33_reg_953_reg_n_78,add_ln700_33_reg_953_reg_n_79,add_ln700_33_reg_953_reg_n_80,add_ln700_33_reg_953_reg_n_81,add_ln700_33_reg_953_reg_n_82,add_ln700_33_reg_953_reg_n_83,add_ln700_33_reg_953_reg_n_84,add_ln700_33_reg_953_reg_n_85,add_ln700_33_reg_953_reg_n_86,add_ln700_33_reg_953_reg_n_87,add_ln700_33_reg_953_reg_n_88,add_ln700_33_reg_953_reg_n_89,add_ln700_33_reg_953_reg_n_90,add_ln700_33_reg_953_reg_n_91,add_ln700_33_reg_953_reg_n_92,add_ln700_33_reg_953_reg_n_93,add_ln700_33_reg_953_reg_n_94,add_ln700_33_reg_953_reg_n_95,add_ln700_33_reg_953_reg_n_96,add_ln700_33_reg_953_reg_n_97,add_ln700_33_reg_953_reg_n_98,add_ln700_33_reg_953_reg_n_99,add_ln700_33_reg_953_reg_n_100,add_ln700_33_reg_953_reg_n_101,add_ln700_33_reg_953_reg_n_102,add_ln700_33_reg_953_reg_n_103,add_ln700_33_reg_953_reg_n_104,add_ln700_33_reg_953_reg_n_105}),
        .PATTERNBDETECT(NLW_add_ln700_33_reg_953_reg_PATTERNBDETECT_UNCONNECTED),
        .PATTERNDETECT(NLW_add_ln700_33_reg_953_reg_PATTERNDETECT_UNCONNECTED),
        .PCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .PCOUT(NLW_add_ln700_33_reg_953_reg_PCOUT_UNCONNECTED[47:0]),
        .RSTA(1'b0),
        .RSTALLCARRYIN(1'b0),
        .RSTALUMODE(1'b0),
        .RSTB(1'b0),
        .RSTC(1'b0),
        .RSTCTRL(1'b0),
        .RSTD(1'b0),
        .RSTINMODE(1'b0),
        .RSTM(1'b0),
        .RSTP(1'b0),
        .UNDERFLOW(NLW_add_ln700_33_reg_953_reg_UNDERFLOW_UNCONNECTED));
  DSP48E1 #(
    .ACASCREG(1),
    .ADREG(1),
    .ALUMODEREG(0),
    .AREG(1),
    .AUTORESET_PATDET("NO_RESET"),
    .A_INPUT("CASCADE"),
    .BCASCREG(0),
    .BREG(0),
    .B_INPUT("DIRECT"),
    .CARRYINREG(0),
    .CARRYINSELREG(0),
    .CREG(0),
    .DREG(1),
    .INMODEREG(0),
    .MASK(48'h3FFFFFFFFFFF),
    .MREG(1),
    .OPMODEREG(0),
    .PATTERN(48'h000000000000),
    .PREG(1),
    .SEL_MASK("MASK"),
    .SEL_PATTERN("PATTERN"),
    .USE_DPORT("FALSE"),
    .USE_MULT("MULTIPLY"),
    .USE_PATTERN_DETECT("NO_PATDET"),
    .USE_SIMD("ONE48")) 
    add_ln700_34_reg_958_reg
       (.A({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .ACIN({mul_ln700_38_reg_823_reg_n_24,mul_ln700_38_reg_823_reg_n_25,mul_ln700_38_reg_823_reg_n_26,mul_ln700_38_reg_823_reg_n_27,mul_ln700_38_reg_823_reg_n_28,mul_ln700_38_reg_823_reg_n_29,mul_ln700_38_reg_823_reg_n_30,mul_ln700_38_reg_823_reg_n_31,mul_ln700_38_reg_823_reg_n_32,mul_ln700_38_reg_823_reg_n_33,mul_ln700_38_reg_823_reg_n_34,mul_ln700_38_reg_823_reg_n_35,mul_ln700_38_reg_823_reg_n_36,mul_ln700_38_reg_823_reg_n_37,mul_ln700_38_reg_823_reg_n_38,mul_ln700_38_reg_823_reg_n_39,mul_ln700_38_reg_823_reg_n_40,mul_ln700_38_reg_823_reg_n_41,mul_ln700_38_reg_823_reg_n_42,mul_ln700_38_reg_823_reg_n_43,mul_ln700_38_reg_823_reg_n_44,mul_ln700_38_reg_823_reg_n_45,mul_ln700_38_reg_823_reg_n_46,mul_ln700_38_reg_823_reg_n_47,mul_ln700_38_reg_823_reg_n_48,mul_ln700_38_reg_823_reg_n_49,mul_ln700_38_reg_823_reg_n_50,mul_ln700_38_reg_823_reg_n_51,mul_ln700_38_reg_823_reg_n_52,mul_ln700_38_reg_823_reg_n_53}),
        .ACOUT({add_ln700_34_reg_958_reg_n_24,add_ln700_34_reg_958_reg_n_25,add_ln700_34_reg_958_reg_n_26,add_ln700_34_reg_958_reg_n_27,add_ln700_34_reg_958_reg_n_28,add_ln700_34_reg_958_reg_n_29,add_ln700_34_reg_958_reg_n_30,add_ln700_34_reg_958_reg_n_31,add_ln700_34_reg_958_reg_n_32,add_ln700_34_reg_958_reg_n_33,add_ln700_34_reg_958_reg_n_34,add_ln700_34_reg_958_reg_n_35,add_ln700_34_reg_958_reg_n_36,add_ln700_34_reg_958_reg_n_37,add_ln700_34_reg_958_reg_n_38,add_ln700_34_reg_958_reg_n_39,add_ln700_34_reg_958_reg_n_40,add_ln700_34_reg_958_reg_n_41,add_ln700_34_reg_958_reg_n_42,add_ln700_34_reg_958_reg_n_43,add_ln700_34_reg_958_reg_n_44,add_ln700_34_reg_958_reg_n_45,add_ln700_34_reg_958_reg_n_46,add_ln700_34_reg_958_reg_n_47,add_ln700_34_reg_958_reg_n_48,add_ln700_34_reg_958_reg_n_49,add_ln700_34_reg_958_reg_n_50,add_ln700_34_reg_958_reg_n_51,add_ln700_34_reg_958_reg_n_52,add_ln700_34_reg_958_reg_n_53}),
        .ALUMODE({1'b0,1'b0,1'b0,1'b0}),
        .B({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b1,1'b1,1'b0,1'b0,1'b1,1'b1,1'b1}),
        .BCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .BCOUT(NLW_add_ln700_34_reg_958_reg_BCOUT_UNCONNECTED[17:0]),
        .C({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,mul_ln700_38_reg_823_reg_n_79,mul_ln700_38_reg_823_reg_n_79,mul_ln700_38_reg_823_reg_n_79,mul_ln700_38_reg_823_reg_n_79,mul_ln700_38_reg_823_reg_n_79,mul_ln700_38_reg_823_reg_n_79,mul_ln700_38_reg_823_reg_n_80,mul_ln700_38_reg_823_reg_n_81,mul_ln700_38_reg_823_reg_n_82,mul_ln700_38_reg_823_reg_n_83,mul_ln700_38_reg_823_reg_n_84,mul_ln700_38_reg_823_reg_n_85,mul_ln700_38_reg_823_reg_n_86,mul_ln700_38_reg_823_reg_n_87,mul_ln700_38_reg_823_reg_n_88,mul_ln700_38_reg_823_reg_n_89,mul_ln700_38_reg_823_reg_n_90,mul_ln700_38_reg_823_reg_n_91,mul_ln700_38_reg_823_reg_n_92,mul_ln700_38_reg_823_reg_n_93,mul_ln700_38_reg_823_reg_n_94,mul_ln700_38_reg_823_reg_n_95,mul_ln700_38_reg_823_reg_n_96,mul_ln700_38_reg_823_reg_n_97,mul_ln700_38_reg_823_reg_n_98,mul_ln700_38_reg_823_reg_n_99,mul_ln700_38_reg_823_reg_n_100,mul_ln700_38_reg_823_reg_n_101,mul_ln700_38_reg_823_reg_n_102,mul_ln700_38_reg_823_reg_n_103,1'b0,1'b0}),
        .CARRYCASCIN(1'b0),
        .CARRYCASCOUT(NLW_add_ln700_34_reg_958_reg_CARRYCASCOUT_UNCONNECTED),
        .CARRYIN(1'b0),
        .CARRYINSEL({1'b0,1'b0,1'b0}),
        .CARRYOUT(NLW_add_ln700_34_reg_958_reg_CARRYOUT_UNCONNECTED[3:0]),
        .CEA1(1'b0),
        .CEA2(fir_filter_a_U0_ap_start),
        .CEAD(1'b0),
        .CEALUMODE(1'b0),
        .CEB1(1'b0),
        .CEB2(1'b0),
        .CEC(1'b0),
        .CECARRYIN(1'b0),
        .CECTRL(1'b0),
        .CED(1'b0),
        .CEINMODE(1'b0),
        .CEM(1'b1),
        .CEP(1'b1),
        .CLK(ap_clk),
        .D({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .INMODE({1'b0,1'b0,1'b0,1'b0,1'b0}),
        .MULTSIGNIN(1'b0),
        .MULTSIGNOUT(NLW_add_ln700_34_reg_958_reg_MULTSIGNOUT_UNCONNECTED),
        .OPMODE({1'b0,1'b1,1'b1,1'b0,1'b1,1'b0,1'b1}),
        .OVERFLOW(NLW_add_ln700_34_reg_958_reg_OVERFLOW_UNCONNECTED),
        .P({NLW_add_ln700_34_reg_958_reg_P_UNCONNECTED[47:32],add_ln700_34_reg_958_reg_n_74,add_ln700_34_reg_958_reg_n_75,add_ln700_34_reg_958_reg_n_76,add_ln700_34_reg_958_reg_n_77,add_ln700_34_reg_958_reg_n_78,add_ln700_34_reg_958_reg_n_79,add_ln700_34_reg_958_reg_n_80,add_ln700_34_reg_958_reg_n_81,add_ln700_34_reg_958_reg_n_82,add_ln700_34_reg_958_reg_n_83,add_ln700_34_reg_958_reg_n_84,add_ln700_34_reg_958_reg_n_85,add_ln700_34_reg_958_reg_n_86,add_ln700_34_reg_958_reg_n_87,add_ln700_34_reg_958_reg_n_88,add_ln700_34_reg_958_reg_n_89,add_ln700_34_reg_958_reg_n_90,add_ln700_34_reg_958_reg_n_91,add_ln700_34_reg_958_reg_n_92,add_ln700_34_reg_958_reg_n_93,add_ln700_34_reg_958_reg_n_94,add_ln700_34_reg_958_reg_n_95,add_ln700_34_reg_958_reg_n_96,add_ln700_34_reg_958_reg_n_97,add_ln700_34_reg_958_reg_n_98,add_ln700_34_reg_958_reg_n_99,add_ln700_34_reg_958_reg_n_100,add_ln700_34_reg_958_reg_n_101,add_ln700_34_reg_958_reg_n_102,add_ln700_34_reg_958_reg_n_103,add_ln700_34_reg_958_reg_n_104,add_ln700_34_reg_958_reg_n_105}),
        .PATTERNBDETECT(NLW_add_ln700_34_reg_958_reg_PATTERNBDETECT_UNCONNECTED),
        .PATTERNDETECT(NLW_add_ln700_34_reg_958_reg_PATTERNDETECT_UNCONNECTED),
        .PCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .PCOUT(NLW_add_ln700_34_reg_958_reg_PCOUT_UNCONNECTED[47:0]),
        .RSTA(1'b0),
        .RSTALLCARRYIN(1'b0),
        .RSTALUMODE(1'b0),
        .RSTB(1'b0),
        .RSTC(1'b0),
        .RSTCTRL(1'b0),
        .RSTD(1'b0),
        .RSTINMODE(1'b0),
        .RSTM(1'b0),
        .RSTP(1'b0),
        .UNDERFLOW(NLW_add_ln700_34_reg_958_reg_UNDERFLOW_UNCONNECTED));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_39_reg_963[13]_i_10 
       (.I0(mul_ln700_42_reg_843_reg_n_93),
        .I1(mul_ln700_41_reg_838_reg_n_93),
        .I2(mul_ln700_39_reg_828_reg_n_93),
        .O(\add_ln700_39_reg_963[13]_i_10_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_39_reg_963[13]_i_11 
       (.I0(mul_ln700_42_reg_843_reg_n_94),
        .I1(mul_ln700_41_reg_838_reg_n_94),
        .I2(mul_ln700_39_reg_828_reg_n_94),
        .O(\add_ln700_39_reg_963[13]_i_11_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_39_reg_963[13]_i_12 
       (.I0(mul_ln700_42_reg_843_reg_n_95),
        .I1(mul_ln700_41_reg_838_reg_n_95),
        .I2(mul_ln700_39_reg_828_reg_n_95),
        .O(\add_ln700_39_reg_963[13]_i_12_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_39_reg_963[13]_i_13 
       (.I0(mul_ln700_42_reg_843_reg_n_96),
        .I1(mul_ln700_41_reg_838_reg_n_96),
        .I2(mul_ln700_39_reg_828_reg_n_96),
        .O(\add_ln700_39_reg_963[13]_i_13_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_39_reg_963[13]_i_2 
       (.I0(mul_ln700_40_reg_833_reg_n_93),
        .I1(\add_ln700_39_reg_963[13]_i_10_n_0 ),
        .I2(mul_ln700_42_reg_843_reg_n_94),
        .I3(mul_ln700_39_reg_828_reg_n_94),
        .I4(mul_ln700_41_reg_838_reg_n_94),
        .O(\add_ln700_39_reg_963[13]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_39_reg_963[13]_i_3 
       (.I0(mul_ln700_40_reg_833_reg_n_94),
        .I1(\add_ln700_39_reg_963[13]_i_11_n_0 ),
        .I2(mul_ln700_42_reg_843_reg_n_95),
        .I3(mul_ln700_39_reg_828_reg_n_95),
        .I4(mul_ln700_41_reg_838_reg_n_95),
        .O(\add_ln700_39_reg_963[13]_i_3_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_39_reg_963[13]_i_4 
       (.I0(mul_ln700_40_reg_833_reg_n_95),
        .I1(\add_ln700_39_reg_963[13]_i_12_n_0 ),
        .I2(mul_ln700_42_reg_843_reg_n_96),
        .I3(mul_ln700_39_reg_828_reg_n_96),
        .I4(mul_ln700_41_reg_838_reg_n_96),
        .O(\add_ln700_39_reg_963[13]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_39_reg_963[13]_i_5 
       (.I0(mul_ln700_40_reg_833_reg_n_96),
        .I1(\add_ln700_39_reg_963[13]_i_13_n_0 ),
        .I2(mul_ln700_42_reg_843_reg_n_97),
        .I3(mul_ln700_39_reg_828_reg_n_97),
        .I4(mul_ln700_41_reg_838_reg_n_97),
        .O(\add_ln700_39_reg_963[13]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_39_reg_963[13]_i_6 
       (.I0(\add_ln700_39_reg_963[13]_i_2_n_0 ),
        .I1(\add_ln700_39_reg_963[17]_i_13_n_0 ),
        .I2(mul_ln700_40_reg_833_reg_n_92),
        .I3(mul_ln700_41_reg_838_reg_n_93),
        .I4(mul_ln700_39_reg_828_reg_n_93),
        .I5(mul_ln700_42_reg_843_reg_n_93),
        .O(\add_ln700_39_reg_963[13]_i_6_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_39_reg_963[13]_i_7 
       (.I0(\add_ln700_39_reg_963[13]_i_3_n_0 ),
        .I1(\add_ln700_39_reg_963[13]_i_10_n_0 ),
        .I2(mul_ln700_40_reg_833_reg_n_93),
        .I3(mul_ln700_41_reg_838_reg_n_94),
        .I4(mul_ln700_39_reg_828_reg_n_94),
        .I5(mul_ln700_42_reg_843_reg_n_94),
        .O(\add_ln700_39_reg_963[13]_i_7_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_39_reg_963[13]_i_8 
       (.I0(\add_ln700_39_reg_963[13]_i_4_n_0 ),
        .I1(\add_ln700_39_reg_963[13]_i_11_n_0 ),
        .I2(mul_ln700_40_reg_833_reg_n_94),
        .I3(mul_ln700_41_reg_838_reg_n_95),
        .I4(mul_ln700_39_reg_828_reg_n_95),
        .I5(mul_ln700_42_reg_843_reg_n_95),
        .O(\add_ln700_39_reg_963[13]_i_8_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_39_reg_963[13]_i_9 
       (.I0(\add_ln700_39_reg_963[13]_i_5_n_0 ),
        .I1(\add_ln700_39_reg_963[13]_i_12_n_0 ),
        .I2(mul_ln700_40_reg_833_reg_n_95),
        .I3(mul_ln700_41_reg_838_reg_n_96),
        .I4(mul_ln700_39_reg_828_reg_n_96),
        .I5(mul_ln700_42_reg_843_reg_n_96),
        .O(\add_ln700_39_reg_963[13]_i_9_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_39_reg_963[17]_i_10 
       (.I0(mul_ln700_42_reg_843_reg_n_89),
        .I1(mul_ln700_41_reg_838_reg_n_89),
        .I2(mul_ln700_39_reg_828_reg_n_89),
        .O(\add_ln700_39_reg_963[17]_i_10_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_39_reg_963[17]_i_11 
       (.I0(mul_ln700_42_reg_843_reg_n_90),
        .I1(mul_ln700_41_reg_838_reg_n_90),
        .I2(mul_ln700_39_reg_828_reg_n_90),
        .O(\add_ln700_39_reg_963[17]_i_11_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_39_reg_963[17]_i_12 
       (.I0(mul_ln700_42_reg_843_reg_n_91),
        .I1(mul_ln700_41_reg_838_reg_n_91),
        .I2(mul_ln700_39_reg_828_reg_n_91),
        .O(\add_ln700_39_reg_963[17]_i_12_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_39_reg_963[17]_i_13 
       (.I0(mul_ln700_42_reg_843_reg_n_92),
        .I1(mul_ln700_41_reg_838_reg_n_92),
        .I2(mul_ln700_39_reg_828_reg_n_92),
        .O(\add_ln700_39_reg_963[17]_i_13_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_39_reg_963[17]_i_2 
       (.I0(mul_ln700_40_reg_833_reg_n_89),
        .I1(\add_ln700_39_reg_963[17]_i_10_n_0 ),
        .I2(mul_ln700_42_reg_843_reg_n_90),
        .I3(mul_ln700_39_reg_828_reg_n_90),
        .I4(mul_ln700_41_reg_838_reg_n_90),
        .O(\add_ln700_39_reg_963[17]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_39_reg_963[17]_i_3 
       (.I0(mul_ln700_40_reg_833_reg_n_90),
        .I1(\add_ln700_39_reg_963[17]_i_11_n_0 ),
        .I2(mul_ln700_42_reg_843_reg_n_91),
        .I3(mul_ln700_39_reg_828_reg_n_91),
        .I4(mul_ln700_41_reg_838_reg_n_91),
        .O(\add_ln700_39_reg_963[17]_i_3_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_39_reg_963[17]_i_4 
       (.I0(mul_ln700_40_reg_833_reg_n_91),
        .I1(\add_ln700_39_reg_963[17]_i_12_n_0 ),
        .I2(mul_ln700_42_reg_843_reg_n_92),
        .I3(mul_ln700_39_reg_828_reg_n_92),
        .I4(mul_ln700_41_reg_838_reg_n_92),
        .O(\add_ln700_39_reg_963[17]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_39_reg_963[17]_i_5 
       (.I0(mul_ln700_40_reg_833_reg_n_92),
        .I1(\add_ln700_39_reg_963[17]_i_13_n_0 ),
        .I2(mul_ln700_42_reg_843_reg_n_93),
        .I3(mul_ln700_39_reg_828_reg_n_93),
        .I4(mul_ln700_41_reg_838_reg_n_93),
        .O(\add_ln700_39_reg_963[17]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_39_reg_963[17]_i_6 
       (.I0(\add_ln700_39_reg_963[17]_i_2_n_0 ),
        .I1(\add_ln700_39_reg_963[21]_i_13_n_0 ),
        .I2(mul_ln700_40_reg_833_reg_n_88),
        .I3(mul_ln700_41_reg_838_reg_n_89),
        .I4(mul_ln700_39_reg_828_reg_n_89),
        .I5(mul_ln700_42_reg_843_reg_n_89),
        .O(\add_ln700_39_reg_963[17]_i_6_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_39_reg_963[17]_i_7 
       (.I0(\add_ln700_39_reg_963[17]_i_3_n_0 ),
        .I1(\add_ln700_39_reg_963[17]_i_10_n_0 ),
        .I2(mul_ln700_40_reg_833_reg_n_89),
        .I3(mul_ln700_41_reg_838_reg_n_90),
        .I4(mul_ln700_39_reg_828_reg_n_90),
        .I5(mul_ln700_42_reg_843_reg_n_90),
        .O(\add_ln700_39_reg_963[17]_i_7_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_39_reg_963[17]_i_8 
       (.I0(\add_ln700_39_reg_963[17]_i_4_n_0 ),
        .I1(\add_ln700_39_reg_963[17]_i_11_n_0 ),
        .I2(mul_ln700_40_reg_833_reg_n_90),
        .I3(mul_ln700_41_reg_838_reg_n_91),
        .I4(mul_ln700_39_reg_828_reg_n_91),
        .I5(mul_ln700_42_reg_843_reg_n_91),
        .O(\add_ln700_39_reg_963[17]_i_8_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_39_reg_963[17]_i_9 
       (.I0(\add_ln700_39_reg_963[17]_i_5_n_0 ),
        .I1(\add_ln700_39_reg_963[17]_i_12_n_0 ),
        .I2(mul_ln700_40_reg_833_reg_n_91),
        .I3(mul_ln700_41_reg_838_reg_n_92),
        .I4(mul_ln700_39_reg_828_reg_n_92),
        .I5(mul_ln700_42_reg_843_reg_n_92),
        .O(\add_ln700_39_reg_963[17]_i_9_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_39_reg_963[1]_i_1 
       (.I0(mul_ln700_39_reg_828_reg_n_104),
        .I1(mul_ln700_41_reg_838_reg_n_104),
        .O(add_ln700_39_fu_658_p2[1]));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_39_reg_963[21]_i_10 
       (.I0(mul_ln700_42_reg_843_reg_n_85),
        .I1(mul_ln700_41_reg_838_reg_n_85),
        .I2(mul_ln700_39_reg_828_reg_n_85),
        .O(\add_ln700_39_reg_963[21]_i_10_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_39_reg_963[21]_i_11 
       (.I0(mul_ln700_42_reg_843_reg_n_86),
        .I1(mul_ln700_41_reg_838_reg_n_86),
        .I2(mul_ln700_39_reg_828_reg_n_86),
        .O(\add_ln700_39_reg_963[21]_i_11_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_39_reg_963[21]_i_12 
       (.I0(mul_ln700_42_reg_843_reg_n_87),
        .I1(mul_ln700_41_reg_838_reg_n_87),
        .I2(mul_ln700_39_reg_828_reg_n_87),
        .O(\add_ln700_39_reg_963[21]_i_12_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_39_reg_963[21]_i_13 
       (.I0(mul_ln700_42_reg_843_reg_n_88),
        .I1(mul_ln700_41_reg_838_reg_n_88),
        .I2(mul_ln700_39_reg_828_reg_n_88),
        .O(\add_ln700_39_reg_963[21]_i_13_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_39_reg_963[21]_i_2 
       (.I0(mul_ln700_40_reg_833_reg_n_85),
        .I1(\add_ln700_39_reg_963[21]_i_10_n_0 ),
        .I2(mul_ln700_42_reg_843_reg_n_86),
        .I3(mul_ln700_39_reg_828_reg_n_86),
        .I4(mul_ln700_41_reg_838_reg_n_86),
        .O(\add_ln700_39_reg_963[21]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_39_reg_963[21]_i_3 
       (.I0(mul_ln700_40_reg_833_reg_n_86),
        .I1(\add_ln700_39_reg_963[21]_i_11_n_0 ),
        .I2(mul_ln700_42_reg_843_reg_n_87),
        .I3(mul_ln700_39_reg_828_reg_n_87),
        .I4(mul_ln700_41_reg_838_reg_n_87),
        .O(\add_ln700_39_reg_963[21]_i_3_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_39_reg_963[21]_i_4 
       (.I0(mul_ln700_40_reg_833_reg_n_87),
        .I1(\add_ln700_39_reg_963[21]_i_12_n_0 ),
        .I2(mul_ln700_42_reg_843_reg_n_88),
        .I3(mul_ln700_39_reg_828_reg_n_88),
        .I4(mul_ln700_41_reg_838_reg_n_88),
        .O(\add_ln700_39_reg_963[21]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_39_reg_963[21]_i_5 
       (.I0(mul_ln700_40_reg_833_reg_n_88),
        .I1(\add_ln700_39_reg_963[21]_i_13_n_0 ),
        .I2(mul_ln700_42_reg_843_reg_n_89),
        .I3(mul_ln700_39_reg_828_reg_n_89),
        .I4(mul_ln700_41_reg_838_reg_n_89),
        .O(\add_ln700_39_reg_963[21]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_39_reg_963[21]_i_6 
       (.I0(\add_ln700_39_reg_963[21]_i_2_n_0 ),
        .I1(\add_ln700_39_reg_963[25]_i_13_n_0 ),
        .I2(mul_ln700_40_reg_833_reg_n_84),
        .I3(mul_ln700_41_reg_838_reg_n_85),
        .I4(mul_ln700_39_reg_828_reg_n_85),
        .I5(mul_ln700_42_reg_843_reg_n_85),
        .O(\add_ln700_39_reg_963[21]_i_6_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_39_reg_963[21]_i_7 
       (.I0(\add_ln700_39_reg_963[21]_i_3_n_0 ),
        .I1(\add_ln700_39_reg_963[21]_i_10_n_0 ),
        .I2(mul_ln700_40_reg_833_reg_n_85),
        .I3(mul_ln700_41_reg_838_reg_n_86),
        .I4(mul_ln700_39_reg_828_reg_n_86),
        .I5(mul_ln700_42_reg_843_reg_n_86),
        .O(\add_ln700_39_reg_963[21]_i_7_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_39_reg_963[21]_i_8 
       (.I0(\add_ln700_39_reg_963[21]_i_4_n_0 ),
        .I1(\add_ln700_39_reg_963[21]_i_11_n_0 ),
        .I2(mul_ln700_40_reg_833_reg_n_86),
        .I3(mul_ln700_41_reg_838_reg_n_87),
        .I4(mul_ln700_39_reg_828_reg_n_87),
        .I5(mul_ln700_42_reg_843_reg_n_87),
        .O(\add_ln700_39_reg_963[21]_i_8_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_39_reg_963[21]_i_9 
       (.I0(\add_ln700_39_reg_963[21]_i_5_n_0 ),
        .I1(\add_ln700_39_reg_963[21]_i_12_n_0 ),
        .I2(mul_ln700_40_reg_833_reg_n_87),
        .I3(mul_ln700_41_reg_838_reg_n_88),
        .I4(mul_ln700_39_reg_828_reg_n_88),
        .I5(mul_ln700_42_reg_843_reg_n_88),
        .O(\add_ln700_39_reg_963[21]_i_9_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_39_reg_963[25]_i_10 
       (.I0(mul_ln700_42_reg_843_reg_n_81),
        .I1(mul_ln700_41_reg_838_reg_n_81),
        .I2(mul_ln700_39_reg_828_reg_n_81),
        .O(\add_ln700_39_reg_963[25]_i_10_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_39_reg_963[25]_i_11 
       (.I0(mul_ln700_42_reg_843_reg_n_82),
        .I1(mul_ln700_41_reg_838_reg_n_82),
        .I2(mul_ln700_39_reg_828_reg_n_82),
        .O(\add_ln700_39_reg_963[25]_i_11_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_39_reg_963[25]_i_12 
       (.I0(mul_ln700_42_reg_843_reg_n_83),
        .I1(mul_ln700_41_reg_838_reg_n_83),
        .I2(mul_ln700_39_reg_828_reg_n_83),
        .O(\add_ln700_39_reg_963[25]_i_12_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_39_reg_963[25]_i_13 
       (.I0(mul_ln700_42_reg_843_reg_n_84),
        .I1(mul_ln700_41_reg_838_reg_n_84),
        .I2(mul_ln700_39_reg_828_reg_n_84),
        .O(\add_ln700_39_reg_963[25]_i_13_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_39_reg_963[25]_i_2 
       (.I0(mul_ln700_40_reg_833_reg_n_81),
        .I1(\add_ln700_39_reg_963[25]_i_10_n_0 ),
        .I2(mul_ln700_42_reg_843_reg_n_82),
        .I3(mul_ln700_39_reg_828_reg_n_82),
        .I4(mul_ln700_41_reg_838_reg_n_82),
        .O(\add_ln700_39_reg_963[25]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_39_reg_963[25]_i_3 
       (.I0(mul_ln700_40_reg_833_reg_n_82),
        .I1(\add_ln700_39_reg_963[25]_i_11_n_0 ),
        .I2(mul_ln700_42_reg_843_reg_n_83),
        .I3(mul_ln700_39_reg_828_reg_n_83),
        .I4(mul_ln700_41_reg_838_reg_n_83),
        .O(\add_ln700_39_reg_963[25]_i_3_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_39_reg_963[25]_i_4 
       (.I0(mul_ln700_40_reg_833_reg_n_83),
        .I1(\add_ln700_39_reg_963[25]_i_12_n_0 ),
        .I2(mul_ln700_42_reg_843_reg_n_84),
        .I3(mul_ln700_39_reg_828_reg_n_84),
        .I4(mul_ln700_41_reg_838_reg_n_84),
        .O(\add_ln700_39_reg_963[25]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_39_reg_963[25]_i_5 
       (.I0(mul_ln700_40_reg_833_reg_n_84),
        .I1(\add_ln700_39_reg_963[25]_i_13_n_0 ),
        .I2(mul_ln700_42_reg_843_reg_n_85),
        .I3(mul_ln700_39_reg_828_reg_n_85),
        .I4(mul_ln700_41_reg_838_reg_n_85),
        .O(\add_ln700_39_reg_963[25]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_39_reg_963[25]_i_6 
       (.I0(\add_ln700_39_reg_963[25]_i_2_n_0 ),
        .I1(\add_ln700_39_reg_963[29]_i_12_n_0 ),
        .I2(mul_ln700_40_reg_833_reg_n_80),
        .I3(mul_ln700_41_reg_838_reg_n_81),
        .I4(mul_ln700_39_reg_828_reg_n_81),
        .I5(mul_ln700_42_reg_843_reg_n_81),
        .O(\add_ln700_39_reg_963[25]_i_6_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_39_reg_963[25]_i_7 
       (.I0(\add_ln700_39_reg_963[25]_i_3_n_0 ),
        .I1(\add_ln700_39_reg_963[25]_i_10_n_0 ),
        .I2(mul_ln700_40_reg_833_reg_n_81),
        .I3(mul_ln700_41_reg_838_reg_n_82),
        .I4(mul_ln700_39_reg_828_reg_n_82),
        .I5(mul_ln700_42_reg_843_reg_n_82),
        .O(\add_ln700_39_reg_963[25]_i_7_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_39_reg_963[25]_i_8 
       (.I0(\add_ln700_39_reg_963[25]_i_4_n_0 ),
        .I1(\add_ln700_39_reg_963[25]_i_11_n_0 ),
        .I2(mul_ln700_40_reg_833_reg_n_82),
        .I3(mul_ln700_41_reg_838_reg_n_83),
        .I4(mul_ln700_39_reg_828_reg_n_83),
        .I5(mul_ln700_42_reg_843_reg_n_83),
        .O(\add_ln700_39_reg_963[25]_i_8_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_39_reg_963[25]_i_9 
       (.I0(\add_ln700_39_reg_963[25]_i_5_n_0 ),
        .I1(\add_ln700_39_reg_963[25]_i_12_n_0 ),
        .I2(mul_ln700_40_reg_833_reg_n_83),
        .I3(mul_ln700_41_reg_838_reg_n_84),
        .I4(mul_ln700_39_reg_828_reg_n_84),
        .I5(mul_ln700_42_reg_843_reg_n_84),
        .O(\add_ln700_39_reg_963[25]_i_9_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair3" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_39_reg_963[29]_i_10 
       (.I0(mul_ln700_41_reg_838_reg_n_79),
        .I1(mul_ln700_39_reg_828_reg_n_79),
        .I2(mul_ln700_42_reg_843_reg_n_79),
        .O(\add_ln700_39_reg_963[29]_i_10_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair3" *) 
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_39_reg_963[29]_i_11 
       (.I0(mul_ln700_42_reg_843_reg_n_79),
        .I1(mul_ln700_41_reg_838_reg_n_79),
        .I2(mul_ln700_39_reg_828_reg_n_79),
        .O(\add_ln700_39_reg_963[29]_i_11_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_39_reg_963[29]_i_12 
       (.I0(mul_ln700_42_reg_843_reg_n_80),
        .I1(mul_ln700_41_reg_838_reg_n_80),
        .I2(mul_ln700_39_reg_828_reg_n_80),
        .O(\add_ln700_39_reg_963[29]_i_12_n_0 ));
  LUT2 #(
    .INIT(4'hB)) 
    \add_ln700_39_reg_963[29]_i_13 
       (.I0(mul_ln700_41_reg_838_reg_n_78),
        .I1(mul_ln700_39_reg_828_reg_n_78),
        .O(\add_ln700_39_reg_963[29]_i_13_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair0" *) 
  LUT2 #(
    .INIT(4'h8)) 
    \add_ln700_39_reg_963[29]_i_14 
       (.I0(mul_ln700_42_reg_843_reg_n_78),
        .I1(mul_ln700_40_reg_833_reg_n_78),
        .O(\add_ln700_39_reg_963[29]_i_14_n_0 ));
  LUT6 #(
    .INIT(64'h45BABA4545BA45BA)) 
    \add_ln700_39_reg_963[29]_i_2 
       (.I0(\add_ln700_39_reg_963[31]_i_4_n_0 ),
        .I1(mul_ln700_41_reg_838_reg_n_78),
        .I2(mul_ln700_39_reg_828_reg_n_78),
        .I3(mul_ln700_42_reg_843_reg_n_76),
        .I4(mul_ln700_42_reg_843_reg_n_77),
        .I5(mul_ln700_41_reg_838_reg_n_77),
        .O(\add_ln700_39_reg_963[29]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'h6FF60660)) 
    \add_ln700_39_reg_963[29]_i_3 
       (.I0(mul_ln700_42_reg_843_reg_n_78),
        .I1(mul_ln700_40_reg_833_reg_n_78),
        .I2(mul_ln700_41_reg_838_reg_n_78),
        .I3(mul_ln700_39_reg_828_reg_n_78),
        .I4(\add_ln700_39_reg_963[29]_i_10_n_0 ),
        .O(\add_ln700_39_reg_963[29]_i_3_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_39_reg_963[29]_i_4 
       (.I0(mul_ln700_40_reg_833_reg_n_79),
        .I1(\add_ln700_39_reg_963[29]_i_11_n_0 ),
        .I2(mul_ln700_42_reg_843_reg_n_80),
        .I3(mul_ln700_39_reg_828_reg_n_80),
        .I4(mul_ln700_41_reg_838_reg_n_80),
        .O(\add_ln700_39_reg_963[29]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_39_reg_963[29]_i_5 
       (.I0(mul_ln700_40_reg_833_reg_n_80),
        .I1(\add_ln700_39_reg_963[29]_i_12_n_0 ),
        .I2(mul_ln700_42_reg_843_reg_n_81),
        .I3(mul_ln700_39_reg_828_reg_n_81),
        .I4(mul_ln700_41_reg_838_reg_n_81),
        .O(\add_ln700_39_reg_963[29]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'h95A95695A96A95A9)) 
    \add_ln700_39_reg_963[29]_i_6 
       (.I0(mul_ln700_42_reg_843_reg_n_76),
        .I1(\add_ln700_39_reg_963[29]_i_13_n_0 ),
        .I2(mul_ln700_42_reg_843_reg_n_77),
        .I3(mul_ln700_41_reg_838_reg_n_77),
        .I4(\add_ln700_39_reg_963[29]_i_14_n_0 ),
        .I5(mul_ln700_40_reg_833_reg_n_77),
        .O(\add_ln700_39_reg_963[29]_i_6_n_0 ));
  LUT6 #(
    .INIT(64'hD7BE41D72841BE28)) 
    \add_ln700_39_reg_963[29]_i_7 
       (.I0(\add_ln700_39_reg_963[29]_i_10_n_0 ),
        .I1(mul_ln700_40_reg_833_reg_n_78),
        .I2(mul_ln700_42_reg_843_reg_n_78),
        .I3(mul_ln700_41_reg_838_reg_n_78),
        .I4(mul_ln700_39_reg_828_reg_n_78),
        .I5(\add_ln700_39_reg_963[31]_i_4_n_0 ),
        .O(\add_ln700_39_reg_963[29]_i_7_n_0 ));
  LUT6 #(
    .INIT(64'h6996966996696996)) 
    \add_ln700_39_reg_963[29]_i_8 
       (.I0(\add_ln700_39_reg_963[29]_i_4_n_0 ),
        .I1(mul_ln700_41_reg_838_reg_n_78),
        .I2(mul_ln700_39_reg_828_reg_n_78),
        .I3(mul_ln700_42_reg_843_reg_n_78),
        .I4(mul_ln700_40_reg_833_reg_n_78),
        .I5(\add_ln700_39_reg_963[29]_i_10_n_0 ),
        .O(\add_ln700_39_reg_963[29]_i_8_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_39_reg_963[29]_i_9 
       (.I0(\add_ln700_39_reg_963[29]_i_5_n_0 ),
        .I1(\add_ln700_39_reg_963[29]_i_11_n_0 ),
        .I2(mul_ln700_40_reg_833_reg_n_79),
        .I3(mul_ln700_41_reg_838_reg_n_80),
        .I4(mul_ln700_39_reg_828_reg_n_80),
        .I5(mul_ln700_42_reg_843_reg_n_80),
        .O(\add_ln700_39_reg_963[29]_i_9_n_0 ));
  LUT6 #(
    .INIT(64'h9669699669966996)) 
    \add_ln700_39_reg_963[2]_i_1 
       (.I0(mul_ln700_39_reg_828_reg_n_103),
        .I1(mul_ln700_41_reg_838_reg_n_103),
        .I2(mul_ln700_42_reg_843_reg_n_103),
        .I3(mul_ln700_40_reg_833_reg_n_103),
        .I4(mul_ln700_41_reg_838_reg_n_104),
        .I5(mul_ln700_39_reg_828_reg_n_104),
        .O(add_ln700_39_fu_658_p2[2]));
  LUT6 #(
    .INIT(64'hA2FBA2A2A2FBA2FB)) 
    \add_ln700_39_reg_963[31]_i_2 
       (.I0(mul_ln700_42_reg_843_reg_n_76),
        .I1(mul_ln700_41_reg_838_reg_n_77),
        .I2(mul_ln700_42_reg_843_reg_n_77),
        .I3(\add_ln700_39_reg_963[31]_i_4_n_0 ),
        .I4(mul_ln700_41_reg_838_reg_n_78),
        .I5(mul_ln700_39_reg_828_reg_n_78),
        .O(\add_ln700_39_reg_963[31]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hFF0DFFFFF2FFF2F2)) 
    \add_ln700_39_reg_963[31]_i_3 
       (.I0(mul_ln700_39_reg_828_reg_n_78),
        .I1(mul_ln700_41_reg_838_reg_n_78),
        .I2(\add_ln700_39_reg_963[31]_i_4_n_0 ),
        .I3(mul_ln700_42_reg_843_reg_n_77),
        .I4(mul_ln700_41_reg_838_reg_n_77),
        .I5(mul_ln700_42_reg_843_reg_n_76),
        .O(\add_ln700_39_reg_963[31]_i_3_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair0" *) 
  LUT5 #(
    .INIT(32'h69969696)) 
    \add_ln700_39_reg_963[31]_i_4 
       (.I0(mul_ln700_41_reg_838_reg_n_77),
        .I1(mul_ln700_42_reg_843_reg_n_77),
        .I2(mul_ln700_40_reg_833_reg_n_77),
        .I3(mul_ln700_42_reg_843_reg_n_78),
        .I4(mul_ln700_40_reg_833_reg_n_78),
        .O(\add_ln700_39_reg_963[31]_i_4_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_39_reg_963[5]_i_10 
       (.I0(mul_ln700_42_reg_843_reg_n_101),
        .I1(mul_ln700_41_reg_838_reg_n_101),
        .I2(mul_ln700_39_reg_828_reg_n_101),
        .O(\add_ln700_39_reg_963[5]_i_10_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_39_reg_963[5]_i_11 
       (.I0(mul_ln700_42_reg_843_reg_n_102),
        .I1(mul_ln700_41_reg_838_reg_n_102),
        .I2(mul_ln700_39_reg_828_reg_n_102),
        .O(\add_ln700_39_reg_963[5]_i_11_n_0 ));
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_39_reg_963[5]_i_12 
       (.I0(mul_ln700_41_reg_838_reg_n_103),
        .I1(mul_ln700_39_reg_828_reg_n_103),
        .I2(mul_ln700_42_reg_843_reg_n_103),
        .O(\add_ln700_39_reg_963[5]_i_12_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_39_reg_963[5]_i_2 
       (.I0(mul_ln700_40_reg_833_reg_n_101),
        .I1(\add_ln700_39_reg_963[5]_i_10_n_0 ),
        .I2(mul_ln700_42_reg_843_reg_n_102),
        .I3(mul_ln700_39_reg_828_reg_n_102),
        .I4(mul_ln700_41_reg_838_reg_n_102),
        .O(\add_ln700_39_reg_963[5]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_39_reg_963[5]_i_3 
       (.I0(mul_ln700_40_reg_833_reg_n_102),
        .I1(\add_ln700_39_reg_963[5]_i_11_n_0 ),
        .I2(mul_ln700_42_reg_843_reg_n_103),
        .I3(mul_ln700_39_reg_828_reg_n_103),
        .I4(mul_ln700_41_reg_838_reg_n_103),
        .O(\add_ln700_39_reg_963[5]_i_3_n_0 ));
  LUT5 #(
    .INIT(32'hE81717E8)) 
    \add_ln700_39_reg_963[5]_i_4 
       (.I0(mul_ln700_42_reg_843_reg_n_103),
        .I1(mul_ln700_39_reg_828_reg_n_103),
        .I2(mul_ln700_41_reg_838_reg_n_103),
        .I3(mul_ln700_40_reg_833_reg_n_102),
        .I4(\add_ln700_39_reg_963[5]_i_11_n_0 ),
        .O(\add_ln700_39_reg_963[5]_i_4_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_39_reg_963[5]_i_5 
       (.I0(mul_ln700_42_reg_843_reg_n_103),
        .I1(mul_ln700_41_reg_838_reg_n_103),
        .I2(mul_ln700_39_reg_828_reg_n_103),
        .O(\add_ln700_39_reg_963[5]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_39_reg_963[5]_i_6 
       (.I0(\add_ln700_39_reg_963[5]_i_2_n_0 ),
        .I1(\add_ln700_39_reg_963[9]_i_13_n_0 ),
        .I2(mul_ln700_40_reg_833_reg_n_100),
        .I3(mul_ln700_41_reg_838_reg_n_101),
        .I4(mul_ln700_39_reg_828_reg_n_101),
        .I5(mul_ln700_42_reg_843_reg_n_101),
        .O(\add_ln700_39_reg_963[5]_i_6_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_39_reg_963[5]_i_7 
       (.I0(\add_ln700_39_reg_963[5]_i_3_n_0 ),
        .I1(\add_ln700_39_reg_963[5]_i_10_n_0 ),
        .I2(mul_ln700_40_reg_833_reg_n_101),
        .I3(mul_ln700_41_reg_838_reg_n_102),
        .I4(mul_ln700_39_reg_828_reg_n_102),
        .I5(mul_ln700_42_reg_843_reg_n_102),
        .O(\add_ln700_39_reg_963[5]_i_7_n_0 ));
  LUT6 #(
    .INIT(64'h6996969696969696)) 
    \add_ln700_39_reg_963[5]_i_8 
       (.I0(\add_ln700_39_reg_963[5]_i_11_n_0 ),
        .I1(mul_ln700_40_reg_833_reg_n_102),
        .I2(\add_ln700_39_reg_963[5]_i_12_n_0 ),
        .I3(mul_ln700_41_reg_838_reg_n_104),
        .I4(mul_ln700_39_reg_828_reg_n_104),
        .I5(mul_ln700_40_reg_833_reg_n_103),
        .O(\add_ln700_39_reg_963[5]_i_8_n_0 ));
  LUT6 #(
    .INIT(64'h9669699669966996)) 
    \add_ln700_39_reg_963[5]_i_9 
       (.I0(mul_ln700_39_reg_828_reg_n_103),
        .I1(mul_ln700_41_reg_838_reg_n_103),
        .I2(mul_ln700_42_reg_843_reg_n_103),
        .I3(mul_ln700_40_reg_833_reg_n_103),
        .I4(mul_ln700_41_reg_838_reg_n_104),
        .I5(mul_ln700_39_reg_828_reg_n_104),
        .O(\add_ln700_39_reg_963[5]_i_9_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_39_reg_963[9]_i_10 
       (.I0(mul_ln700_42_reg_843_reg_n_97),
        .I1(mul_ln700_41_reg_838_reg_n_97),
        .I2(mul_ln700_39_reg_828_reg_n_97),
        .O(\add_ln700_39_reg_963[9]_i_10_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_39_reg_963[9]_i_11 
       (.I0(mul_ln700_42_reg_843_reg_n_98),
        .I1(mul_ln700_41_reg_838_reg_n_98),
        .I2(mul_ln700_39_reg_828_reg_n_98),
        .O(\add_ln700_39_reg_963[9]_i_11_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_39_reg_963[9]_i_12 
       (.I0(mul_ln700_42_reg_843_reg_n_99),
        .I1(mul_ln700_41_reg_838_reg_n_99),
        .I2(mul_ln700_39_reg_828_reg_n_99),
        .O(\add_ln700_39_reg_963[9]_i_12_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_39_reg_963[9]_i_13 
       (.I0(mul_ln700_42_reg_843_reg_n_100),
        .I1(mul_ln700_41_reg_838_reg_n_100),
        .I2(mul_ln700_39_reg_828_reg_n_100),
        .O(\add_ln700_39_reg_963[9]_i_13_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_39_reg_963[9]_i_2 
       (.I0(mul_ln700_40_reg_833_reg_n_97),
        .I1(\add_ln700_39_reg_963[9]_i_10_n_0 ),
        .I2(mul_ln700_42_reg_843_reg_n_98),
        .I3(mul_ln700_39_reg_828_reg_n_98),
        .I4(mul_ln700_41_reg_838_reg_n_98),
        .O(\add_ln700_39_reg_963[9]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_39_reg_963[9]_i_3 
       (.I0(mul_ln700_40_reg_833_reg_n_98),
        .I1(\add_ln700_39_reg_963[9]_i_11_n_0 ),
        .I2(mul_ln700_42_reg_843_reg_n_99),
        .I3(mul_ln700_39_reg_828_reg_n_99),
        .I4(mul_ln700_41_reg_838_reg_n_99),
        .O(\add_ln700_39_reg_963[9]_i_3_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_39_reg_963[9]_i_4 
       (.I0(mul_ln700_40_reg_833_reg_n_99),
        .I1(\add_ln700_39_reg_963[9]_i_12_n_0 ),
        .I2(mul_ln700_42_reg_843_reg_n_100),
        .I3(mul_ln700_39_reg_828_reg_n_100),
        .I4(mul_ln700_41_reg_838_reg_n_100),
        .O(\add_ln700_39_reg_963[9]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_39_reg_963[9]_i_5 
       (.I0(mul_ln700_40_reg_833_reg_n_100),
        .I1(\add_ln700_39_reg_963[9]_i_13_n_0 ),
        .I2(mul_ln700_42_reg_843_reg_n_101),
        .I3(mul_ln700_39_reg_828_reg_n_101),
        .I4(mul_ln700_41_reg_838_reg_n_101),
        .O(\add_ln700_39_reg_963[9]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_39_reg_963[9]_i_6 
       (.I0(\add_ln700_39_reg_963[9]_i_2_n_0 ),
        .I1(\add_ln700_39_reg_963[13]_i_13_n_0 ),
        .I2(mul_ln700_40_reg_833_reg_n_96),
        .I3(mul_ln700_41_reg_838_reg_n_97),
        .I4(mul_ln700_39_reg_828_reg_n_97),
        .I5(mul_ln700_42_reg_843_reg_n_97),
        .O(\add_ln700_39_reg_963[9]_i_6_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_39_reg_963[9]_i_7 
       (.I0(\add_ln700_39_reg_963[9]_i_3_n_0 ),
        .I1(\add_ln700_39_reg_963[9]_i_10_n_0 ),
        .I2(mul_ln700_40_reg_833_reg_n_97),
        .I3(mul_ln700_41_reg_838_reg_n_98),
        .I4(mul_ln700_39_reg_828_reg_n_98),
        .I5(mul_ln700_42_reg_843_reg_n_98),
        .O(\add_ln700_39_reg_963[9]_i_7_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_39_reg_963[9]_i_8 
       (.I0(\add_ln700_39_reg_963[9]_i_4_n_0 ),
        .I1(\add_ln700_39_reg_963[9]_i_11_n_0 ),
        .I2(mul_ln700_40_reg_833_reg_n_98),
        .I3(mul_ln700_41_reg_838_reg_n_99),
        .I4(mul_ln700_39_reg_828_reg_n_99),
        .I5(mul_ln700_42_reg_843_reg_n_99),
        .O(\add_ln700_39_reg_963[9]_i_8_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_39_reg_963[9]_i_9 
       (.I0(\add_ln700_39_reg_963[9]_i_5_n_0 ),
        .I1(\add_ln700_39_reg_963[9]_i_12_n_0 ),
        .I2(mul_ln700_40_reg_833_reg_n_99),
        .I3(mul_ln700_41_reg_838_reg_n_100),
        .I4(mul_ln700_39_reg_828_reg_n_100),
        .I5(mul_ln700_42_reg_843_reg_n_100),
        .O(\add_ln700_39_reg_963[9]_i_9_n_0 ));
  FDRE \add_ln700_39_reg_963_reg[0] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(mul_ln700_41_reg_838_reg_n_105),
        .Q(add_ln700_39_reg_963[0]),
        .R(1'b0));
  FDRE \add_ln700_39_reg_963_reg[10] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_39_fu_658_p2[10]),
        .Q(add_ln700_39_reg_963[10]),
        .R(1'b0));
  FDRE \add_ln700_39_reg_963_reg[11] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_39_fu_658_p2[11]),
        .Q(add_ln700_39_reg_963[11]),
        .R(1'b0));
  FDRE \add_ln700_39_reg_963_reg[12] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_39_fu_658_p2[12]),
        .Q(add_ln700_39_reg_963[12]),
        .R(1'b0));
  FDRE \add_ln700_39_reg_963_reg[13] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_39_fu_658_p2[13]),
        .Q(add_ln700_39_reg_963[13]),
        .R(1'b0));
  CARRY4 \add_ln700_39_reg_963_reg[13]_i_1 
       (.CI(\add_ln700_39_reg_963_reg[9]_i_1_n_0 ),
        .CO({\add_ln700_39_reg_963_reg[13]_i_1_n_0 ,\add_ln700_39_reg_963_reg[13]_i_1_n_1 ,\add_ln700_39_reg_963_reg[13]_i_1_n_2 ,\add_ln700_39_reg_963_reg[13]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_39_reg_963[13]_i_2_n_0 ,\add_ln700_39_reg_963[13]_i_3_n_0 ,\add_ln700_39_reg_963[13]_i_4_n_0 ,\add_ln700_39_reg_963[13]_i_5_n_0 }),
        .O(add_ln700_39_fu_658_p2[13:10]),
        .S({\add_ln700_39_reg_963[13]_i_6_n_0 ,\add_ln700_39_reg_963[13]_i_7_n_0 ,\add_ln700_39_reg_963[13]_i_8_n_0 ,\add_ln700_39_reg_963[13]_i_9_n_0 }));
  FDRE \add_ln700_39_reg_963_reg[14] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_39_fu_658_p2[14]),
        .Q(add_ln700_39_reg_963[14]),
        .R(1'b0));
  FDRE \add_ln700_39_reg_963_reg[15] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_39_fu_658_p2[15]),
        .Q(add_ln700_39_reg_963[15]),
        .R(1'b0));
  FDRE \add_ln700_39_reg_963_reg[16] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_39_fu_658_p2[16]),
        .Q(add_ln700_39_reg_963[16]),
        .R(1'b0));
  FDRE \add_ln700_39_reg_963_reg[17] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_39_fu_658_p2[17]),
        .Q(add_ln700_39_reg_963[17]),
        .R(1'b0));
  CARRY4 \add_ln700_39_reg_963_reg[17]_i_1 
       (.CI(\add_ln700_39_reg_963_reg[13]_i_1_n_0 ),
        .CO({\add_ln700_39_reg_963_reg[17]_i_1_n_0 ,\add_ln700_39_reg_963_reg[17]_i_1_n_1 ,\add_ln700_39_reg_963_reg[17]_i_1_n_2 ,\add_ln700_39_reg_963_reg[17]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_39_reg_963[17]_i_2_n_0 ,\add_ln700_39_reg_963[17]_i_3_n_0 ,\add_ln700_39_reg_963[17]_i_4_n_0 ,\add_ln700_39_reg_963[17]_i_5_n_0 }),
        .O(add_ln700_39_fu_658_p2[17:14]),
        .S({\add_ln700_39_reg_963[17]_i_6_n_0 ,\add_ln700_39_reg_963[17]_i_7_n_0 ,\add_ln700_39_reg_963[17]_i_8_n_0 ,\add_ln700_39_reg_963[17]_i_9_n_0 }));
  FDRE \add_ln700_39_reg_963_reg[18] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_39_fu_658_p2[18]),
        .Q(add_ln700_39_reg_963[18]),
        .R(1'b0));
  FDRE \add_ln700_39_reg_963_reg[19] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_39_fu_658_p2[19]),
        .Q(add_ln700_39_reg_963[19]),
        .R(1'b0));
  FDRE \add_ln700_39_reg_963_reg[1] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_39_fu_658_p2[1]),
        .Q(add_ln700_39_reg_963[1]),
        .R(1'b0));
  FDRE \add_ln700_39_reg_963_reg[20] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_39_fu_658_p2[20]),
        .Q(add_ln700_39_reg_963[20]),
        .R(1'b0));
  FDRE \add_ln700_39_reg_963_reg[21] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_39_fu_658_p2[21]),
        .Q(add_ln700_39_reg_963[21]),
        .R(1'b0));
  CARRY4 \add_ln700_39_reg_963_reg[21]_i_1 
       (.CI(\add_ln700_39_reg_963_reg[17]_i_1_n_0 ),
        .CO({\add_ln700_39_reg_963_reg[21]_i_1_n_0 ,\add_ln700_39_reg_963_reg[21]_i_1_n_1 ,\add_ln700_39_reg_963_reg[21]_i_1_n_2 ,\add_ln700_39_reg_963_reg[21]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_39_reg_963[21]_i_2_n_0 ,\add_ln700_39_reg_963[21]_i_3_n_0 ,\add_ln700_39_reg_963[21]_i_4_n_0 ,\add_ln700_39_reg_963[21]_i_5_n_0 }),
        .O(add_ln700_39_fu_658_p2[21:18]),
        .S({\add_ln700_39_reg_963[21]_i_6_n_0 ,\add_ln700_39_reg_963[21]_i_7_n_0 ,\add_ln700_39_reg_963[21]_i_8_n_0 ,\add_ln700_39_reg_963[21]_i_9_n_0 }));
  FDRE \add_ln700_39_reg_963_reg[22] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_39_fu_658_p2[22]),
        .Q(add_ln700_39_reg_963[22]),
        .R(1'b0));
  FDRE \add_ln700_39_reg_963_reg[23] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_39_fu_658_p2[23]),
        .Q(add_ln700_39_reg_963[23]),
        .R(1'b0));
  FDRE \add_ln700_39_reg_963_reg[24] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_39_fu_658_p2[24]),
        .Q(add_ln700_39_reg_963[24]),
        .R(1'b0));
  FDRE \add_ln700_39_reg_963_reg[25] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_39_fu_658_p2[25]),
        .Q(add_ln700_39_reg_963[25]),
        .R(1'b0));
  CARRY4 \add_ln700_39_reg_963_reg[25]_i_1 
       (.CI(\add_ln700_39_reg_963_reg[21]_i_1_n_0 ),
        .CO({\add_ln700_39_reg_963_reg[25]_i_1_n_0 ,\add_ln700_39_reg_963_reg[25]_i_1_n_1 ,\add_ln700_39_reg_963_reg[25]_i_1_n_2 ,\add_ln700_39_reg_963_reg[25]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_39_reg_963[25]_i_2_n_0 ,\add_ln700_39_reg_963[25]_i_3_n_0 ,\add_ln700_39_reg_963[25]_i_4_n_0 ,\add_ln700_39_reg_963[25]_i_5_n_0 }),
        .O(add_ln700_39_fu_658_p2[25:22]),
        .S({\add_ln700_39_reg_963[25]_i_6_n_0 ,\add_ln700_39_reg_963[25]_i_7_n_0 ,\add_ln700_39_reg_963[25]_i_8_n_0 ,\add_ln700_39_reg_963[25]_i_9_n_0 }));
  FDRE \add_ln700_39_reg_963_reg[26] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_39_fu_658_p2[26]),
        .Q(add_ln700_39_reg_963[26]),
        .R(1'b0));
  FDRE \add_ln700_39_reg_963_reg[27] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_39_fu_658_p2[27]),
        .Q(add_ln700_39_reg_963[27]),
        .R(1'b0));
  FDRE \add_ln700_39_reg_963_reg[28] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_39_fu_658_p2[28]),
        .Q(add_ln700_39_reg_963[28]),
        .R(1'b0));
  FDRE \add_ln700_39_reg_963_reg[29] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_39_fu_658_p2[29]),
        .Q(add_ln700_39_reg_963[29]),
        .R(1'b0));
  CARRY4 \add_ln700_39_reg_963_reg[29]_i_1 
       (.CI(\add_ln700_39_reg_963_reg[25]_i_1_n_0 ),
        .CO({\add_ln700_39_reg_963_reg[29]_i_1_n_0 ,\add_ln700_39_reg_963_reg[29]_i_1_n_1 ,\add_ln700_39_reg_963_reg[29]_i_1_n_2 ,\add_ln700_39_reg_963_reg[29]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_39_reg_963[29]_i_2_n_0 ,\add_ln700_39_reg_963[29]_i_3_n_0 ,\add_ln700_39_reg_963[29]_i_4_n_0 ,\add_ln700_39_reg_963[29]_i_5_n_0 }),
        .O(add_ln700_39_fu_658_p2[29:26]),
        .S({\add_ln700_39_reg_963[29]_i_6_n_0 ,\add_ln700_39_reg_963[29]_i_7_n_0 ,\add_ln700_39_reg_963[29]_i_8_n_0 ,\add_ln700_39_reg_963[29]_i_9_n_0 }));
  FDRE \add_ln700_39_reg_963_reg[2] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_39_fu_658_p2[2]),
        .Q(add_ln700_39_reg_963[2]),
        .R(1'b0));
  FDRE \add_ln700_39_reg_963_reg[30] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_39_fu_658_p2[30]),
        .Q(add_ln700_39_reg_963[30]),
        .R(1'b0));
  FDRE \add_ln700_39_reg_963_reg[31] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_39_fu_658_p2[31]),
        .Q(add_ln700_39_reg_963[31]),
        .R(1'b0));
  CARRY4 \add_ln700_39_reg_963_reg[31]_i_1 
       (.CI(\add_ln700_39_reg_963_reg[29]_i_1_n_0 ),
        .CO({\NLW_add_ln700_39_reg_963_reg[31]_i_1_CO_UNCONNECTED [3:1],\add_ln700_39_reg_963_reg[31]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,\add_ln700_39_reg_963[31]_i_2_n_0 }),
        .O({\NLW_add_ln700_39_reg_963_reg[31]_i_1_O_UNCONNECTED [3:2],add_ln700_39_fu_658_p2[31:30]}),
        .S({1'b0,1'b0,1'b1,\add_ln700_39_reg_963[31]_i_3_n_0 }));
  FDRE \add_ln700_39_reg_963_reg[3] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_39_fu_658_p2[3]),
        .Q(add_ln700_39_reg_963[3]),
        .R(1'b0));
  FDRE \add_ln700_39_reg_963_reg[4] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_39_fu_658_p2[4]),
        .Q(add_ln700_39_reg_963[4]),
        .R(1'b0));
  FDRE \add_ln700_39_reg_963_reg[5] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_39_fu_658_p2[5]),
        .Q(add_ln700_39_reg_963[5]),
        .R(1'b0));
  CARRY4 \add_ln700_39_reg_963_reg[5]_i_1 
       (.CI(1'b0),
        .CO({\add_ln700_39_reg_963_reg[5]_i_1_n_0 ,\add_ln700_39_reg_963_reg[5]_i_1_n_1 ,\add_ln700_39_reg_963_reg[5]_i_1_n_2 ,\add_ln700_39_reg_963_reg[5]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_39_reg_963[5]_i_2_n_0 ,\add_ln700_39_reg_963[5]_i_3_n_0 ,\add_ln700_39_reg_963[5]_i_4_n_0 ,\add_ln700_39_reg_963[5]_i_5_n_0 }),
        .O({add_ln700_39_fu_658_p2[5:3],\NLW_add_ln700_39_reg_963_reg[5]_i_1_O_UNCONNECTED [0]}),
        .S({\add_ln700_39_reg_963[5]_i_6_n_0 ,\add_ln700_39_reg_963[5]_i_7_n_0 ,\add_ln700_39_reg_963[5]_i_8_n_0 ,\add_ln700_39_reg_963[5]_i_9_n_0 }));
  FDRE \add_ln700_39_reg_963_reg[6] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_39_fu_658_p2[6]),
        .Q(add_ln700_39_reg_963[6]),
        .R(1'b0));
  FDRE \add_ln700_39_reg_963_reg[7] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_39_fu_658_p2[7]),
        .Q(add_ln700_39_reg_963[7]),
        .R(1'b0));
  FDRE \add_ln700_39_reg_963_reg[8] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_39_fu_658_p2[8]),
        .Q(add_ln700_39_reg_963[8]),
        .R(1'b0));
  FDRE \add_ln700_39_reg_963_reg[9] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_39_fu_658_p2[9]),
        .Q(add_ln700_39_reg_963[9]),
        .R(1'b0));
  CARRY4 \add_ln700_39_reg_963_reg[9]_i_1 
       (.CI(\add_ln700_39_reg_963_reg[5]_i_1_n_0 ),
        .CO({\add_ln700_39_reg_963_reg[9]_i_1_n_0 ,\add_ln700_39_reg_963_reg[9]_i_1_n_1 ,\add_ln700_39_reg_963_reg[9]_i_1_n_2 ,\add_ln700_39_reg_963_reg[9]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_39_reg_963[9]_i_2_n_0 ,\add_ln700_39_reg_963[9]_i_3_n_0 ,\add_ln700_39_reg_963[9]_i_4_n_0 ,\add_ln700_39_reg_963[9]_i_5_n_0 }),
        .O(add_ln700_39_fu_658_p2[9:6]),
        .S({\add_ln700_39_reg_963[9]_i_6_n_0 ,\add_ln700_39_reg_963[9]_i_7_n_0 ,\add_ln700_39_reg_963[9]_i_8_n_0 ,\add_ln700_39_reg_963[9]_i_9_n_0 }));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_42_reg_968[11]_i_10 
       (.I0(mul_ln700_46_reg_863_reg_n_95),
        .I1(mul_ln700_45_reg_858_reg_n_95),
        .I2(mul_ln700_43_reg_848_reg_n_95),
        .O(\add_ln700_42_reg_968[11]_i_10_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_42_reg_968[11]_i_11 
       (.I0(mul_ln700_46_reg_863_reg_n_96),
        .I1(mul_ln700_45_reg_858_reg_n_96),
        .I2(mul_ln700_43_reg_848_reg_n_96),
        .O(\add_ln700_42_reg_968[11]_i_11_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_42_reg_968[11]_i_12 
       (.I0(mul_ln700_46_reg_863_reg_n_97),
        .I1(mul_ln700_45_reg_858_reg_n_97),
        .I2(mul_ln700_43_reg_848_reg_n_97),
        .O(\add_ln700_42_reg_968[11]_i_12_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_42_reg_968[11]_i_13 
       (.I0(mul_ln700_46_reg_863_reg_n_98),
        .I1(mul_ln700_45_reg_858_reg_n_98),
        .I2(mul_ln700_43_reg_848_reg_n_98),
        .O(\add_ln700_42_reg_968[11]_i_13_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_42_reg_968[11]_i_2 
       (.I0(mul_ln700_44_reg_853_reg_n_95),
        .I1(\add_ln700_42_reg_968[11]_i_10_n_0 ),
        .I2(mul_ln700_46_reg_863_reg_n_96),
        .I3(mul_ln700_43_reg_848_reg_n_96),
        .I4(mul_ln700_45_reg_858_reg_n_96),
        .O(\add_ln700_42_reg_968[11]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_42_reg_968[11]_i_3 
       (.I0(mul_ln700_44_reg_853_reg_n_96),
        .I1(\add_ln700_42_reg_968[11]_i_11_n_0 ),
        .I2(mul_ln700_46_reg_863_reg_n_97),
        .I3(mul_ln700_43_reg_848_reg_n_97),
        .I4(mul_ln700_45_reg_858_reg_n_97),
        .O(\add_ln700_42_reg_968[11]_i_3_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_42_reg_968[11]_i_4 
       (.I0(mul_ln700_44_reg_853_reg_n_97),
        .I1(\add_ln700_42_reg_968[11]_i_12_n_0 ),
        .I2(mul_ln700_46_reg_863_reg_n_98),
        .I3(mul_ln700_43_reg_848_reg_n_98),
        .I4(mul_ln700_45_reg_858_reg_n_98),
        .O(\add_ln700_42_reg_968[11]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_42_reg_968[11]_i_5 
       (.I0(mul_ln700_44_reg_853_reg_n_98),
        .I1(\add_ln700_42_reg_968[11]_i_13_n_0 ),
        .I2(mul_ln700_46_reg_863_reg_n_99),
        .I3(mul_ln700_43_reg_848_reg_n_99),
        .I4(mul_ln700_45_reg_858_reg_n_99),
        .O(\add_ln700_42_reg_968[11]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_42_reg_968[11]_i_6 
       (.I0(\add_ln700_42_reg_968[11]_i_2_n_0 ),
        .I1(\add_ln700_42_reg_968[15]_i_13_n_0 ),
        .I2(mul_ln700_44_reg_853_reg_n_94),
        .I3(mul_ln700_45_reg_858_reg_n_95),
        .I4(mul_ln700_43_reg_848_reg_n_95),
        .I5(mul_ln700_46_reg_863_reg_n_95),
        .O(\add_ln700_42_reg_968[11]_i_6_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_42_reg_968[11]_i_7 
       (.I0(\add_ln700_42_reg_968[11]_i_3_n_0 ),
        .I1(\add_ln700_42_reg_968[11]_i_10_n_0 ),
        .I2(mul_ln700_44_reg_853_reg_n_95),
        .I3(mul_ln700_45_reg_858_reg_n_96),
        .I4(mul_ln700_43_reg_848_reg_n_96),
        .I5(mul_ln700_46_reg_863_reg_n_96),
        .O(\add_ln700_42_reg_968[11]_i_7_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_42_reg_968[11]_i_8 
       (.I0(\add_ln700_42_reg_968[11]_i_4_n_0 ),
        .I1(\add_ln700_42_reg_968[11]_i_11_n_0 ),
        .I2(mul_ln700_44_reg_853_reg_n_96),
        .I3(mul_ln700_45_reg_858_reg_n_97),
        .I4(mul_ln700_43_reg_848_reg_n_97),
        .I5(mul_ln700_46_reg_863_reg_n_97),
        .O(\add_ln700_42_reg_968[11]_i_8_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_42_reg_968[11]_i_9 
       (.I0(\add_ln700_42_reg_968[11]_i_5_n_0 ),
        .I1(\add_ln700_42_reg_968[11]_i_12_n_0 ),
        .I2(mul_ln700_44_reg_853_reg_n_97),
        .I3(mul_ln700_45_reg_858_reg_n_98),
        .I4(mul_ln700_43_reg_848_reg_n_98),
        .I5(mul_ln700_46_reg_863_reg_n_98),
        .O(\add_ln700_42_reg_968[11]_i_9_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_42_reg_968[15]_i_10 
       (.I0(mul_ln700_46_reg_863_reg_n_91),
        .I1(mul_ln700_45_reg_858_reg_n_91),
        .I2(mul_ln700_43_reg_848_reg_n_91),
        .O(\add_ln700_42_reg_968[15]_i_10_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_42_reg_968[15]_i_11 
       (.I0(mul_ln700_46_reg_863_reg_n_92),
        .I1(mul_ln700_45_reg_858_reg_n_92),
        .I2(mul_ln700_43_reg_848_reg_n_92),
        .O(\add_ln700_42_reg_968[15]_i_11_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_42_reg_968[15]_i_12 
       (.I0(mul_ln700_46_reg_863_reg_n_93),
        .I1(mul_ln700_45_reg_858_reg_n_93),
        .I2(mul_ln700_43_reg_848_reg_n_93),
        .O(\add_ln700_42_reg_968[15]_i_12_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_42_reg_968[15]_i_13 
       (.I0(mul_ln700_46_reg_863_reg_n_94),
        .I1(mul_ln700_45_reg_858_reg_n_94),
        .I2(mul_ln700_43_reg_848_reg_n_94),
        .O(\add_ln700_42_reg_968[15]_i_13_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_42_reg_968[15]_i_2 
       (.I0(mul_ln700_44_reg_853_reg_n_91),
        .I1(\add_ln700_42_reg_968[15]_i_10_n_0 ),
        .I2(mul_ln700_46_reg_863_reg_n_92),
        .I3(mul_ln700_43_reg_848_reg_n_92),
        .I4(mul_ln700_45_reg_858_reg_n_92),
        .O(\add_ln700_42_reg_968[15]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_42_reg_968[15]_i_3 
       (.I0(mul_ln700_44_reg_853_reg_n_92),
        .I1(\add_ln700_42_reg_968[15]_i_11_n_0 ),
        .I2(mul_ln700_46_reg_863_reg_n_93),
        .I3(mul_ln700_43_reg_848_reg_n_93),
        .I4(mul_ln700_45_reg_858_reg_n_93),
        .O(\add_ln700_42_reg_968[15]_i_3_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_42_reg_968[15]_i_4 
       (.I0(mul_ln700_44_reg_853_reg_n_93),
        .I1(\add_ln700_42_reg_968[15]_i_12_n_0 ),
        .I2(mul_ln700_46_reg_863_reg_n_94),
        .I3(mul_ln700_43_reg_848_reg_n_94),
        .I4(mul_ln700_45_reg_858_reg_n_94),
        .O(\add_ln700_42_reg_968[15]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_42_reg_968[15]_i_5 
       (.I0(mul_ln700_44_reg_853_reg_n_94),
        .I1(\add_ln700_42_reg_968[15]_i_13_n_0 ),
        .I2(mul_ln700_46_reg_863_reg_n_95),
        .I3(mul_ln700_43_reg_848_reg_n_95),
        .I4(mul_ln700_45_reg_858_reg_n_95),
        .O(\add_ln700_42_reg_968[15]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_42_reg_968[15]_i_6 
       (.I0(\add_ln700_42_reg_968[15]_i_2_n_0 ),
        .I1(\add_ln700_42_reg_968[19]_i_13_n_0 ),
        .I2(mul_ln700_44_reg_853_reg_n_90),
        .I3(mul_ln700_45_reg_858_reg_n_91),
        .I4(mul_ln700_43_reg_848_reg_n_91),
        .I5(mul_ln700_46_reg_863_reg_n_91),
        .O(\add_ln700_42_reg_968[15]_i_6_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_42_reg_968[15]_i_7 
       (.I0(\add_ln700_42_reg_968[15]_i_3_n_0 ),
        .I1(\add_ln700_42_reg_968[15]_i_10_n_0 ),
        .I2(mul_ln700_44_reg_853_reg_n_91),
        .I3(mul_ln700_45_reg_858_reg_n_92),
        .I4(mul_ln700_43_reg_848_reg_n_92),
        .I5(mul_ln700_46_reg_863_reg_n_92),
        .O(\add_ln700_42_reg_968[15]_i_7_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_42_reg_968[15]_i_8 
       (.I0(\add_ln700_42_reg_968[15]_i_4_n_0 ),
        .I1(\add_ln700_42_reg_968[15]_i_11_n_0 ),
        .I2(mul_ln700_44_reg_853_reg_n_92),
        .I3(mul_ln700_45_reg_858_reg_n_93),
        .I4(mul_ln700_43_reg_848_reg_n_93),
        .I5(mul_ln700_46_reg_863_reg_n_93),
        .O(\add_ln700_42_reg_968[15]_i_8_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_42_reg_968[15]_i_9 
       (.I0(\add_ln700_42_reg_968[15]_i_5_n_0 ),
        .I1(\add_ln700_42_reg_968[15]_i_12_n_0 ),
        .I2(mul_ln700_44_reg_853_reg_n_93),
        .I3(mul_ln700_45_reg_858_reg_n_94),
        .I4(mul_ln700_43_reg_848_reg_n_94),
        .I5(mul_ln700_46_reg_863_reg_n_94),
        .O(\add_ln700_42_reg_968[15]_i_9_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_42_reg_968[19]_i_10 
       (.I0(mul_ln700_46_reg_863_reg_n_87),
        .I1(mul_ln700_45_reg_858_reg_n_87),
        .I2(mul_ln700_43_reg_848_reg_n_87),
        .O(\add_ln700_42_reg_968[19]_i_10_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_42_reg_968[19]_i_11 
       (.I0(mul_ln700_46_reg_863_reg_n_88),
        .I1(mul_ln700_45_reg_858_reg_n_88),
        .I2(mul_ln700_43_reg_848_reg_n_88),
        .O(\add_ln700_42_reg_968[19]_i_11_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_42_reg_968[19]_i_12 
       (.I0(mul_ln700_46_reg_863_reg_n_89),
        .I1(mul_ln700_45_reg_858_reg_n_89),
        .I2(mul_ln700_43_reg_848_reg_n_89),
        .O(\add_ln700_42_reg_968[19]_i_12_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_42_reg_968[19]_i_13 
       (.I0(mul_ln700_46_reg_863_reg_n_90),
        .I1(mul_ln700_45_reg_858_reg_n_90),
        .I2(mul_ln700_43_reg_848_reg_n_90),
        .O(\add_ln700_42_reg_968[19]_i_13_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_42_reg_968[19]_i_2 
       (.I0(mul_ln700_44_reg_853_reg_n_87),
        .I1(\add_ln700_42_reg_968[19]_i_10_n_0 ),
        .I2(mul_ln700_46_reg_863_reg_n_88),
        .I3(mul_ln700_43_reg_848_reg_n_88),
        .I4(mul_ln700_45_reg_858_reg_n_88),
        .O(\add_ln700_42_reg_968[19]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_42_reg_968[19]_i_3 
       (.I0(mul_ln700_44_reg_853_reg_n_88),
        .I1(\add_ln700_42_reg_968[19]_i_11_n_0 ),
        .I2(mul_ln700_46_reg_863_reg_n_89),
        .I3(mul_ln700_43_reg_848_reg_n_89),
        .I4(mul_ln700_45_reg_858_reg_n_89),
        .O(\add_ln700_42_reg_968[19]_i_3_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_42_reg_968[19]_i_4 
       (.I0(mul_ln700_44_reg_853_reg_n_89),
        .I1(\add_ln700_42_reg_968[19]_i_12_n_0 ),
        .I2(mul_ln700_46_reg_863_reg_n_90),
        .I3(mul_ln700_43_reg_848_reg_n_90),
        .I4(mul_ln700_45_reg_858_reg_n_90),
        .O(\add_ln700_42_reg_968[19]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_42_reg_968[19]_i_5 
       (.I0(mul_ln700_44_reg_853_reg_n_90),
        .I1(\add_ln700_42_reg_968[19]_i_13_n_0 ),
        .I2(mul_ln700_46_reg_863_reg_n_91),
        .I3(mul_ln700_43_reg_848_reg_n_91),
        .I4(mul_ln700_45_reg_858_reg_n_91),
        .O(\add_ln700_42_reg_968[19]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_42_reg_968[19]_i_6 
       (.I0(\add_ln700_42_reg_968[19]_i_2_n_0 ),
        .I1(\add_ln700_42_reg_968[23]_i_13_n_0 ),
        .I2(mul_ln700_44_reg_853_reg_n_86),
        .I3(mul_ln700_45_reg_858_reg_n_87),
        .I4(mul_ln700_43_reg_848_reg_n_87),
        .I5(mul_ln700_46_reg_863_reg_n_87),
        .O(\add_ln700_42_reg_968[19]_i_6_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_42_reg_968[19]_i_7 
       (.I0(\add_ln700_42_reg_968[19]_i_3_n_0 ),
        .I1(\add_ln700_42_reg_968[19]_i_10_n_0 ),
        .I2(mul_ln700_44_reg_853_reg_n_87),
        .I3(mul_ln700_45_reg_858_reg_n_88),
        .I4(mul_ln700_43_reg_848_reg_n_88),
        .I5(mul_ln700_46_reg_863_reg_n_88),
        .O(\add_ln700_42_reg_968[19]_i_7_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_42_reg_968[19]_i_8 
       (.I0(\add_ln700_42_reg_968[19]_i_4_n_0 ),
        .I1(\add_ln700_42_reg_968[19]_i_11_n_0 ),
        .I2(mul_ln700_44_reg_853_reg_n_88),
        .I3(mul_ln700_45_reg_858_reg_n_89),
        .I4(mul_ln700_43_reg_848_reg_n_89),
        .I5(mul_ln700_46_reg_863_reg_n_89),
        .O(\add_ln700_42_reg_968[19]_i_8_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_42_reg_968[19]_i_9 
       (.I0(\add_ln700_42_reg_968[19]_i_5_n_0 ),
        .I1(\add_ln700_42_reg_968[19]_i_12_n_0 ),
        .I2(mul_ln700_44_reg_853_reg_n_89),
        .I3(mul_ln700_45_reg_858_reg_n_90),
        .I4(mul_ln700_43_reg_848_reg_n_90),
        .I5(mul_ln700_46_reg_863_reg_n_90),
        .O(\add_ln700_42_reg_968[19]_i_9_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_42_reg_968[23]_i_10 
       (.I0(mul_ln700_46_reg_863_reg_n_83),
        .I1(mul_ln700_45_reg_858_reg_n_83),
        .I2(mul_ln700_43_reg_848_reg_n_83),
        .O(\add_ln700_42_reg_968[23]_i_10_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_42_reg_968[23]_i_11 
       (.I0(mul_ln700_46_reg_863_reg_n_84),
        .I1(mul_ln700_45_reg_858_reg_n_84),
        .I2(mul_ln700_43_reg_848_reg_n_84),
        .O(\add_ln700_42_reg_968[23]_i_11_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_42_reg_968[23]_i_12 
       (.I0(mul_ln700_46_reg_863_reg_n_85),
        .I1(mul_ln700_45_reg_858_reg_n_85),
        .I2(mul_ln700_43_reg_848_reg_n_85),
        .O(\add_ln700_42_reg_968[23]_i_12_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_42_reg_968[23]_i_13 
       (.I0(mul_ln700_46_reg_863_reg_n_86),
        .I1(mul_ln700_45_reg_858_reg_n_86),
        .I2(mul_ln700_43_reg_848_reg_n_86),
        .O(\add_ln700_42_reg_968[23]_i_13_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_42_reg_968[23]_i_2 
       (.I0(mul_ln700_44_reg_853_reg_n_83),
        .I1(\add_ln700_42_reg_968[23]_i_10_n_0 ),
        .I2(mul_ln700_46_reg_863_reg_n_84),
        .I3(mul_ln700_43_reg_848_reg_n_84),
        .I4(mul_ln700_45_reg_858_reg_n_84),
        .O(\add_ln700_42_reg_968[23]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_42_reg_968[23]_i_3 
       (.I0(mul_ln700_44_reg_853_reg_n_84),
        .I1(\add_ln700_42_reg_968[23]_i_11_n_0 ),
        .I2(mul_ln700_46_reg_863_reg_n_85),
        .I3(mul_ln700_43_reg_848_reg_n_85),
        .I4(mul_ln700_45_reg_858_reg_n_85),
        .O(\add_ln700_42_reg_968[23]_i_3_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_42_reg_968[23]_i_4 
       (.I0(mul_ln700_44_reg_853_reg_n_85),
        .I1(\add_ln700_42_reg_968[23]_i_12_n_0 ),
        .I2(mul_ln700_46_reg_863_reg_n_86),
        .I3(mul_ln700_43_reg_848_reg_n_86),
        .I4(mul_ln700_45_reg_858_reg_n_86),
        .O(\add_ln700_42_reg_968[23]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_42_reg_968[23]_i_5 
       (.I0(mul_ln700_44_reg_853_reg_n_86),
        .I1(\add_ln700_42_reg_968[23]_i_13_n_0 ),
        .I2(mul_ln700_46_reg_863_reg_n_87),
        .I3(mul_ln700_43_reg_848_reg_n_87),
        .I4(mul_ln700_45_reg_858_reg_n_87),
        .O(\add_ln700_42_reg_968[23]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_42_reg_968[23]_i_6 
       (.I0(\add_ln700_42_reg_968[23]_i_2_n_0 ),
        .I1(\add_ln700_42_reg_968[27]_i_13_n_0 ),
        .I2(mul_ln700_44_reg_853_reg_n_82),
        .I3(mul_ln700_45_reg_858_reg_n_83),
        .I4(mul_ln700_43_reg_848_reg_n_83),
        .I5(mul_ln700_46_reg_863_reg_n_83),
        .O(\add_ln700_42_reg_968[23]_i_6_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_42_reg_968[23]_i_7 
       (.I0(\add_ln700_42_reg_968[23]_i_3_n_0 ),
        .I1(\add_ln700_42_reg_968[23]_i_10_n_0 ),
        .I2(mul_ln700_44_reg_853_reg_n_83),
        .I3(mul_ln700_45_reg_858_reg_n_84),
        .I4(mul_ln700_43_reg_848_reg_n_84),
        .I5(mul_ln700_46_reg_863_reg_n_84),
        .O(\add_ln700_42_reg_968[23]_i_7_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_42_reg_968[23]_i_8 
       (.I0(\add_ln700_42_reg_968[23]_i_4_n_0 ),
        .I1(\add_ln700_42_reg_968[23]_i_11_n_0 ),
        .I2(mul_ln700_44_reg_853_reg_n_84),
        .I3(mul_ln700_45_reg_858_reg_n_85),
        .I4(mul_ln700_43_reg_848_reg_n_85),
        .I5(mul_ln700_46_reg_863_reg_n_85),
        .O(\add_ln700_42_reg_968[23]_i_8_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_42_reg_968[23]_i_9 
       (.I0(\add_ln700_42_reg_968[23]_i_5_n_0 ),
        .I1(\add_ln700_42_reg_968[23]_i_12_n_0 ),
        .I2(mul_ln700_44_reg_853_reg_n_85),
        .I3(mul_ln700_45_reg_858_reg_n_86),
        .I4(mul_ln700_43_reg_848_reg_n_86),
        .I5(mul_ln700_46_reg_863_reg_n_86),
        .O(\add_ln700_42_reg_968[23]_i_9_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_42_reg_968[27]_i_10 
       (.I0(mul_ln700_46_reg_863_reg_n_79),
        .I1(mul_ln700_45_reg_858_reg_n_79),
        .I2(mul_ln700_43_reg_848_reg_n_79),
        .O(\add_ln700_42_reg_968[27]_i_10_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_42_reg_968[27]_i_11 
       (.I0(mul_ln700_46_reg_863_reg_n_80),
        .I1(mul_ln700_45_reg_858_reg_n_80),
        .I2(mul_ln700_43_reg_848_reg_n_80),
        .O(\add_ln700_42_reg_968[27]_i_11_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_42_reg_968[27]_i_12 
       (.I0(mul_ln700_46_reg_863_reg_n_81),
        .I1(mul_ln700_45_reg_858_reg_n_81),
        .I2(mul_ln700_43_reg_848_reg_n_81),
        .O(\add_ln700_42_reg_968[27]_i_12_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_42_reg_968[27]_i_13 
       (.I0(mul_ln700_46_reg_863_reg_n_82),
        .I1(mul_ln700_45_reg_858_reg_n_82),
        .I2(mul_ln700_43_reg_848_reg_n_82),
        .O(\add_ln700_42_reg_968[27]_i_13_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_42_reg_968[27]_i_2 
       (.I0(mul_ln700_44_reg_853_reg_n_79),
        .I1(\add_ln700_42_reg_968[27]_i_10_n_0 ),
        .I2(mul_ln700_46_reg_863_reg_n_80),
        .I3(mul_ln700_43_reg_848_reg_n_80),
        .I4(mul_ln700_45_reg_858_reg_n_80),
        .O(\add_ln700_42_reg_968[27]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_42_reg_968[27]_i_3 
       (.I0(mul_ln700_44_reg_853_reg_n_80),
        .I1(\add_ln700_42_reg_968[27]_i_11_n_0 ),
        .I2(mul_ln700_46_reg_863_reg_n_81),
        .I3(mul_ln700_43_reg_848_reg_n_81),
        .I4(mul_ln700_45_reg_858_reg_n_81),
        .O(\add_ln700_42_reg_968[27]_i_3_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_42_reg_968[27]_i_4 
       (.I0(mul_ln700_44_reg_853_reg_n_81),
        .I1(\add_ln700_42_reg_968[27]_i_12_n_0 ),
        .I2(mul_ln700_46_reg_863_reg_n_82),
        .I3(mul_ln700_43_reg_848_reg_n_82),
        .I4(mul_ln700_45_reg_858_reg_n_82),
        .O(\add_ln700_42_reg_968[27]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_42_reg_968[27]_i_5 
       (.I0(mul_ln700_44_reg_853_reg_n_82),
        .I1(\add_ln700_42_reg_968[27]_i_13_n_0 ),
        .I2(mul_ln700_46_reg_863_reg_n_83),
        .I3(mul_ln700_43_reg_848_reg_n_83),
        .I4(mul_ln700_45_reg_858_reg_n_83),
        .O(\add_ln700_42_reg_968[27]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_42_reg_968[27]_i_6 
       (.I0(\add_ln700_42_reg_968[27]_i_2_n_0 ),
        .I1(\add_ln700_42_reg_968[31]_i_10_n_0 ),
        .I2(mul_ln700_44_reg_853_reg_n_78),
        .I3(mul_ln700_45_reg_858_reg_n_79),
        .I4(mul_ln700_43_reg_848_reg_n_79),
        .I5(mul_ln700_46_reg_863_reg_n_79),
        .O(\add_ln700_42_reg_968[27]_i_6_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_42_reg_968[27]_i_7 
       (.I0(\add_ln700_42_reg_968[27]_i_3_n_0 ),
        .I1(\add_ln700_42_reg_968[27]_i_10_n_0 ),
        .I2(mul_ln700_44_reg_853_reg_n_79),
        .I3(mul_ln700_45_reg_858_reg_n_80),
        .I4(mul_ln700_43_reg_848_reg_n_80),
        .I5(mul_ln700_46_reg_863_reg_n_80),
        .O(\add_ln700_42_reg_968[27]_i_7_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_42_reg_968[27]_i_8 
       (.I0(\add_ln700_42_reg_968[27]_i_4_n_0 ),
        .I1(\add_ln700_42_reg_968[27]_i_11_n_0 ),
        .I2(mul_ln700_44_reg_853_reg_n_80),
        .I3(mul_ln700_45_reg_858_reg_n_81),
        .I4(mul_ln700_43_reg_848_reg_n_81),
        .I5(mul_ln700_46_reg_863_reg_n_81),
        .O(\add_ln700_42_reg_968[27]_i_8_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_42_reg_968[27]_i_9 
       (.I0(\add_ln700_42_reg_968[27]_i_5_n_0 ),
        .I1(\add_ln700_42_reg_968[27]_i_12_n_0 ),
        .I2(mul_ln700_44_reg_853_reg_n_81),
        .I3(mul_ln700_45_reg_858_reg_n_82),
        .I4(mul_ln700_43_reg_848_reg_n_82),
        .I5(mul_ln700_46_reg_863_reg_n_82),
        .O(\add_ln700_42_reg_968[27]_i_9_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair7" *) 
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_42_reg_968[31]_i_10 
       (.I0(mul_ln700_46_reg_863_reg_n_78),
        .I1(mul_ln700_45_reg_858_reg_n_78),
        .I2(mul_ln700_43_reg_848_reg_n_78),
        .O(\add_ln700_42_reg_968[31]_i_10_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair10" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_42_reg_968[31]_i_11 
       (.I0(mul_ln700_45_reg_858_reg_n_77),
        .I1(mul_ln700_43_reg_848_reg_n_77),
        .I2(mul_ln700_46_reg_863_reg_n_77),
        .O(\add_ln700_42_reg_968[31]_i_11_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair7" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_42_reg_968[31]_i_12 
       (.I0(mul_ln700_45_reg_858_reg_n_78),
        .I1(mul_ln700_43_reg_848_reg_n_78),
        .I2(mul_ln700_46_reg_863_reg_n_78),
        .O(\add_ln700_42_reg_968[31]_i_12_n_0 ));
  LUT5 #(
    .INIT(32'h77717111)) 
    \add_ln700_42_reg_968[31]_i_2 
       (.I0(mul_ln700_44_reg_853_reg_n_76),
        .I1(\add_ln700_42_reg_968[31]_i_8_n_0 ),
        .I2(mul_ln700_46_reg_863_reg_n_77),
        .I3(mul_ln700_43_reg_848_reg_n_77),
        .I4(mul_ln700_45_reg_858_reg_n_77),
        .O(\add_ln700_42_reg_968[31]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_42_reg_968[31]_i_3 
       (.I0(mul_ln700_44_reg_853_reg_n_77),
        .I1(\add_ln700_42_reg_968[31]_i_9_n_0 ),
        .I2(mul_ln700_46_reg_863_reg_n_78),
        .I3(mul_ln700_43_reg_848_reg_n_78),
        .I4(mul_ln700_45_reg_858_reg_n_78),
        .O(\add_ln700_42_reg_968[31]_i_3_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_42_reg_968[31]_i_4 
       (.I0(mul_ln700_44_reg_853_reg_n_78),
        .I1(\add_ln700_42_reg_968[31]_i_10_n_0 ),
        .I2(mul_ln700_46_reg_863_reg_n_79),
        .I3(mul_ln700_43_reg_848_reg_n_79),
        .I4(mul_ln700_45_reg_858_reg_n_79),
        .O(\add_ln700_42_reg_968[31]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'h2BBDBDD4)) 
    \add_ln700_42_reg_968[31]_i_5 
       (.I0(\add_ln700_42_reg_968[31]_i_11_n_0 ),
        .I1(mul_ln700_44_reg_853_reg_n_76),
        .I2(mul_ln700_46_reg_863_reg_n_76),
        .I3(mul_ln700_43_reg_848_reg_n_76),
        .I4(mul_ln700_45_reg_858_reg_n_76),
        .O(\add_ln700_42_reg_968[31]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'h17E8E817E81717E8)) 
    \add_ln700_42_reg_968[31]_i_6 
       (.I0(\add_ln700_42_reg_968[31]_i_12_n_0 ),
        .I1(\add_ln700_42_reg_968[31]_i_9_n_0 ),
        .I2(mul_ln700_44_reg_853_reg_n_77),
        .I3(\add_ln700_42_reg_968[31]_i_8_n_0 ),
        .I4(mul_ln700_44_reg_853_reg_n_76),
        .I5(\add_ln700_42_reg_968[31]_i_11_n_0 ),
        .O(\add_ln700_42_reg_968[31]_i_6_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_42_reg_968[31]_i_7 
       (.I0(\add_ln700_42_reg_968[31]_i_4_n_0 ),
        .I1(\add_ln700_42_reg_968[31]_i_9_n_0 ),
        .I2(mul_ln700_44_reg_853_reg_n_77),
        .I3(mul_ln700_45_reg_858_reg_n_78),
        .I4(mul_ln700_43_reg_848_reg_n_78),
        .I5(mul_ln700_46_reg_863_reg_n_78),
        .O(\add_ln700_42_reg_968[31]_i_7_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_42_reg_968[31]_i_8 
       (.I0(mul_ln700_46_reg_863_reg_n_76),
        .I1(mul_ln700_45_reg_858_reg_n_76),
        .I2(mul_ln700_43_reg_848_reg_n_76),
        .O(\add_ln700_42_reg_968[31]_i_8_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair10" *) 
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_42_reg_968[31]_i_9 
       (.I0(mul_ln700_46_reg_863_reg_n_77),
        .I1(mul_ln700_45_reg_858_reg_n_77),
        .I2(mul_ln700_43_reg_848_reg_n_77),
        .O(\add_ln700_42_reg_968[31]_i_9_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_42_reg_968[3]_i_2 
       (.I0(mul_ln700_44_reg_853_reg_n_103),
        .I1(\add_ln700_42_reg_968[3]_i_9_n_0 ),
        .I2(mul_ln700_46_reg_863_reg_n_104),
        .I3(mul_ln700_43_reg_848_reg_n_104),
        .I4(mul_ln700_45_reg_858_reg_n_104),
        .O(\add_ln700_42_reg_968[3]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hE81717E8)) 
    \add_ln700_42_reg_968[3]_i_3 
       (.I0(mul_ln700_46_reg_863_reg_n_104),
        .I1(mul_ln700_43_reg_848_reg_n_104),
        .I2(mul_ln700_45_reg_858_reg_n_104),
        .I3(mul_ln700_44_reg_853_reg_n_103),
        .I4(\add_ln700_42_reg_968[3]_i_9_n_0 ),
        .O(\add_ln700_42_reg_968[3]_i_3_n_0 ));
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_42_reg_968[3]_i_4 
       (.I0(mul_ln700_43_reg_848_reg_n_104),
        .I1(mul_ln700_45_reg_858_reg_n_104),
        .I2(mul_ln700_46_reg_863_reg_n_104),
        .I3(mul_ln700_44_reg_853_reg_n_104),
        .O(\add_ln700_42_reg_968[3]_i_4_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_42_reg_968[3]_i_5 
       (.I0(\add_ln700_42_reg_968[3]_i_2_n_0 ),
        .I1(\add_ln700_42_reg_968[7]_i_13_n_0 ),
        .I2(mul_ln700_44_reg_853_reg_n_102),
        .I3(mul_ln700_45_reg_858_reg_n_103),
        .I4(mul_ln700_43_reg_848_reg_n_103),
        .I5(mul_ln700_46_reg_863_reg_n_103),
        .O(\add_ln700_42_reg_968[3]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'h6999999699969666)) 
    \add_ln700_42_reg_968[3]_i_6 
       (.I0(\add_ln700_42_reg_968[3]_i_9_n_0 ),
        .I1(mul_ln700_44_reg_853_reg_n_103),
        .I2(mul_ln700_46_reg_863_reg_n_104),
        .I3(mul_ln700_45_reg_858_reg_n_104),
        .I4(mul_ln700_43_reg_848_reg_n_104),
        .I5(mul_ln700_44_reg_853_reg_n_104),
        .O(\add_ln700_42_reg_968[3]_i_6_n_0 ));
  LUT4 #(
    .INIT(16'h566A)) 
    \add_ln700_42_reg_968[3]_i_7 
       (.I0(\add_ln700_42_reg_968[3]_i_4_n_0 ),
        .I1(mul_ln700_46_reg_863_reg_n_105),
        .I2(mul_ln700_43_reg_848_reg_n_105),
        .I3(mul_ln700_45_reg_858_reg_n_105),
        .O(\add_ln700_42_reg_968[3]_i_7_n_0 ));
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_42_reg_968[3]_i_8 
       (.I0(mul_ln700_43_reg_848_reg_n_105),
        .I1(mul_ln700_45_reg_858_reg_n_105),
        .I2(mul_ln700_46_reg_863_reg_n_105),
        .I3(mul_ln700_44_reg_853_reg_n_105),
        .O(\add_ln700_42_reg_968[3]_i_8_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_42_reg_968[3]_i_9 
       (.I0(mul_ln700_46_reg_863_reg_n_103),
        .I1(mul_ln700_45_reg_858_reg_n_103),
        .I2(mul_ln700_43_reg_848_reg_n_103),
        .O(\add_ln700_42_reg_968[3]_i_9_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_42_reg_968[7]_i_10 
       (.I0(mul_ln700_46_reg_863_reg_n_99),
        .I1(mul_ln700_45_reg_858_reg_n_99),
        .I2(mul_ln700_43_reg_848_reg_n_99),
        .O(\add_ln700_42_reg_968[7]_i_10_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_42_reg_968[7]_i_11 
       (.I0(mul_ln700_46_reg_863_reg_n_100),
        .I1(mul_ln700_45_reg_858_reg_n_100),
        .I2(mul_ln700_43_reg_848_reg_n_100),
        .O(\add_ln700_42_reg_968[7]_i_11_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_42_reg_968[7]_i_12 
       (.I0(mul_ln700_46_reg_863_reg_n_101),
        .I1(mul_ln700_45_reg_858_reg_n_101),
        .I2(mul_ln700_43_reg_848_reg_n_101),
        .O(\add_ln700_42_reg_968[7]_i_12_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_42_reg_968[7]_i_13 
       (.I0(mul_ln700_46_reg_863_reg_n_102),
        .I1(mul_ln700_45_reg_858_reg_n_102),
        .I2(mul_ln700_43_reg_848_reg_n_102),
        .O(\add_ln700_42_reg_968[7]_i_13_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_42_reg_968[7]_i_2 
       (.I0(mul_ln700_44_reg_853_reg_n_99),
        .I1(\add_ln700_42_reg_968[7]_i_10_n_0 ),
        .I2(mul_ln700_46_reg_863_reg_n_100),
        .I3(mul_ln700_43_reg_848_reg_n_100),
        .I4(mul_ln700_45_reg_858_reg_n_100),
        .O(\add_ln700_42_reg_968[7]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_42_reg_968[7]_i_3 
       (.I0(mul_ln700_44_reg_853_reg_n_100),
        .I1(\add_ln700_42_reg_968[7]_i_11_n_0 ),
        .I2(mul_ln700_46_reg_863_reg_n_101),
        .I3(mul_ln700_43_reg_848_reg_n_101),
        .I4(mul_ln700_45_reg_858_reg_n_101),
        .O(\add_ln700_42_reg_968[7]_i_3_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_42_reg_968[7]_i_4 
       (.I0(mul_ln700_44_reg_853_reg_n_101),
        .I1(\add_ln700_42_reg_968[7]_i_12_n_0 ),
        .I2(mul_ln700_46_reg_863_reg_n_102),
        .I3(mul_ln700_43_reg_848_reg_n_102),
        .I4(mul_ln700_45_reg_858_reg_n_102),
        .O(\add_ln700_42_reg_968[7]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_42_reg_968[7]_i_5 
       (.I0(mul_ln700_44_reg_853_reg_n_102),
        .I1(\add_ln700_42_reg_968[7]_i_13_n_0 ),
        .I2(mul_ln700_46_reg_863_reg_n_103),
        .I3(mul_ln700_43_reg_848_reg_n_103),
        .I4(mul_ln700_45_reg_858_reg_n_103),
        .O(\add_ln700_42_reg_968[7]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_42_reg_968[7]_i_6 
       (.I0(\add_ln700_42_reg_968[7]_i_2_n_0 ),
        .I1(\add_ln700_42_reg_968[11]_i_13_n_0 ),
        .I2(mul_ln700_44_reg_853_reg_n_98),
        .I3(mul_ln700_45_reg_858_reg_n_99),
        .I4(mul_ln700_43_reg_848_reg_n_99),
        .I5(mul_ln700_46_reg_863_reg_n_99),
        .O(\add_ln700_42_reg_968[7]_i_6_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_42_reg_968[7]_i_7 
       (.I0(\add_ln700_42_reg_968[7]_i_3_n_0 ),
        .I1(\add_ln700_42_reg_968[7]_i_10_n_0 ),
        .I2(mul_ln700_44_reg_853_reg_n_99),
        .I3(mul_ln700_45_reg_858_reg_n_100),
        .I4(mul_ln700_43_reg_848_reg_n_100),
        .I5(mul_ln700_46_reg_863_reg_n_100),
        .O(\add_ln700_42_reg_968[7]_i_7_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_42_reg_968[7]_i_8 
       (.I0(\add_ln700_42_reg_968[7]_i_4_n_0 ),
        .I1(\add_ln700_42_reg_968[7]_i_11_n_0 ),
        .I2(mul_ln700_44_reg_853_reg_n_100),
        .I3(mul_ln700_45_reg_858_reg_n_101),
        .I4(mul_ln700_43_reg_848_reg_n_101),
        .I5(mul_ln700_46_reg_863_reg_n_101),
        .O(\add_ln700_42_reg_968[7]_i_8_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_42_reg_968[7]_i_9 
       (.I0(\add_ln700_42_reg_968[7]_i_5_n_0 ),
        .I1(\add_ln700_42_reg_968[7]_i_12_n_0 ),
        .I2(mul_ln700_44_reg_853_reg_n_101),
        .I3(mul_ln700_45_reg_858_reg_n_102),
        .I4(mul_ln700_43_reg_848_reg_n_102),
        .I5(mul_ln700_46_reg_863_reg_n_102),
        .O(\add_ln700_42_reg_968[7]_i_9_n_0 ));
  FDRE \add_ln700_42_reg_968_reg[0] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_42_fu_672_p2[0]),
        .Q(add_ln700_42_reg_968[0]),
        .R(1'b0));
  FDRE \add_ln700_42_reg_968_reg[10] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_42_fu_672_p2[10]),
        .Q(add_ln700_42_reg_968[10]),
        .R(1'b0));
  FDRE \add_ln700_42_reg_968_reg[11] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_42_fu_672_p2[11]),
        .Q(add_ln700_42_reg_968[11]),
        .R(1'b0));
  CARRY4 \add_ln700_42_reg_968_reg[11]_i_1 
       (.CI(\add_ln700_42_reg_968_reg[7]_i_1_n_0 ),
        .CO({\add_ln700_42_reg_968_reg[11]_i_1_n_0 ,\add_ln700_42_reg_968_reg[11]_i_1_n_1 ,\add_ln700_42_reg_968_reg[11]_i_1_n_2 ,\add_ln700_42_reg_968_reg[11]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_42_reg_968[11]_i_2_n_0 ,\add_ln700_42_reg_968[11]_i_3_n_0 ,\add_ln700_42_reg_968[11]_i_4_n_0 ,\add_ln700_42_reg_968[11]_i_5_n_0 }),
        .O(add_ln700_42_fu_672_p2[11:8]),
        .S({\add_ln700_42_reg_968[11]_i_6_n_0 ,\add_ln700_42_reg_968[11]_i_7_n_0 ,\add_ln700_42_reg_968[11]_i_8_n_0 ,\add_ln700_42_reg_968[11]_i_9_n_0 }));
  FDRE \add_ln700_42_reg_968_reg[12] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_42_fu_672_p2[12]),
        .Q(add_ln700_42_reg_968[12]),
        .R(1'b0));
  FDRE \add_ln700_42_reg_968_reg[13] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_42_fu_672_p2[13]),
        .Q(add_ln700_42_reg_968[13]),
        .R(1'b0));
  FDRE \add_ln700_42_reg_968_reg[14] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_42_fu_672_p2[14]),
        .Q(add_ln700_42_reg_968[14]),
        .R(1'b0));
  FDRE \add_ln700_42_reg_968_reg[15] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_42_fu_672_p2[15]),
        .Q(add_ln700_42_reg_968[15]),
        .R(1'b0));
  CARRY4 \add_ln700_42_reg_968_reg[15]_i_1 
       (.CI(\add_ln700_42_reg_968_reg[11]_i_1_n_0 ),
        .CO({\add_ln700_42_reg_968_reg[15]_i_1_n_0 ,\add_ln700_42_reg_968_reg[15]_i_1_n_1 ,\add_ln700_42_reg_968_reg[15]_i_1_n_2 ,\add_ln700_42_reg_968_reg[15]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_42_reg_968[15]_i_2_n_0 ,\add_ln700_42_reg_968[15]_i_3_n_0 ,\add_ln700_42_reg_968[15]_i_4_n_0 ,\add_ln700_42_reg_968[15]_i_5_n_0 }),
        .O(add_ln700_42_fu_672_p2[15:12]),
        .S({\add_ln700_42_reg_968[15]_i_6_n_0 ,\add_ln700_42_reg_968[15]_i_7_n_0 ,\add_ln700_42_reg_968[15]_i_8_n_0 ,\add_ln700_42_reg_968[15]_i_9_n_0 }));
  FDRE \add_ln700_42_reg_968_reg[16] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_42_fu_672_p2[16]),
        .Q(add_ln700_42_reg_968[16]),
        .R(1'b0));
  FDRE \add_ln700_42_reg_968_reg[17] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_42_fu_672_p2[17]),
        .Q(add_ln700_42_reg_968[17]),
        .R(1'b0));
  FDRE \add_ln700_42_reg_968_reg[18] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_42_fu_672_p2[18]),
        .Q(add_ln700_42_reg_968[18]),
        .R(1'b0));
  FDRE \add_ln700_42_reg_968_reg[19] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_42_fu_672_p2[19]),
        .Q(add_ln700_42_reg_968[19]),
        .R(1'b0));
  CARRY4 \add_ln700_42_reg_968_reg[19]_i_1 
       (.CI(\add_ln700_42_reg_968_reg[15]_i_1_n_0 ),
        .CO({\add_ln700_42_reg_968_reg[19]_i_1_n_0 ,\add_ln700_42_reg_968_reg[19]_i_1_n_1 ,\add_ln700_42_reg_968_reg[19]_i_1_n_2 ,\add_ln700_42_reg_968_reg[19]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_42_reg_968[19]_i_2_n_0 ,\add_ln700_42_reg_968[19]_i_3_n_0 ,\add_ln700_42_reg_968[19]_i_4_n_0 ,\add_ln700_42_reg_968[19]_i_5_n_0 }),
        .O(add_ln700_42_fu_672_p2[19:16]),
        .S({\add_ln700_42_reg_968[19]_i_6_n_0 ,\add_ln700_42_reg_968[19]_i_7_n_0 ,\add_ln700_42_reg_968[19]_i_8_n_0 ,\add_ln700_42_reg_968[19]_i_9_n_0 }));
  FDRE \add_ln700_42_reg_968_reg[1] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_42_fu_672_p2[1]),
        .Q(add_ln700_42_reg_968[1]),
        .R(1'b0));
  FDRE \add_ln700_42_reg_968_reg[20] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_42_fu_672_p2[20]),
        .Q(add_ln700_42_reg_968[20]),
        .R(1'b0));
  FDRE \add_ln700_42_reg_968_reg[21] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_42_fu_672_p2[21]),
        .Q(add_ln700_42_reg_968[21]),
        .R(1'b0));
  FDRE \add_ln700_42_reg_968_reg[22] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_42_fu_672_p2[22]),
        .Q(add_ln700_42_reg_968[22]),
        .R(1'b0));
  FDRE \add_ln700_42_reg_968_reg[23] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_42_fu_672_p2[23]),
        .Q(add_ln700_42_reg_968[23]),
        .R(1'b0));
  CARRY4 \add_ln700_42_reg_968_reg[23]_i_1 
       (.CI(\add_ln700_42_reg_968_reg[19]_i_1_n_0 ),
        .CO({\add_ln700_42_reg_968_reg[23]_i_1_n_0 ,\add_ln700_42_reg_968_reg[23]_i_1_n_1 ,\add_ln700_42_reg_968_reg[23]_i_1_n_2 ,\add_ln700_42_reg_968_reg[23]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_42_reg_968[23]_i_2_n_0 ,\add_ln700_42_reg_968[23]_i_3_n_0 ,\add_ln700_42_reg_968[23]_i_4_n_0 ,\add_ln700_42_reg_968[23]_i_5_n_0 }),
        .O(add_ln700_42_fu_672_p2[23:20]),
        .S({\add_ln700_42_reg_968[23]_i_6_n_0 ,\add_ln700_42_reg_968[23]_i_7_n_0 ,\add_ln700_42_reg_968[23]_i_8_n_0 ,\add_ln700_42_reg_968[23]_i_9_n_0 }));
  FDRE \add_ln700_42_reg_968_reg[24] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_42_fu_672_p2[24]),
        .Q(add_ln700_42_reg_968[24]),
        .R(1'b0));
  FDRE \add_ln700_42_reg_968_reg[25] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_42_fu_672_p2[25]),
        .Q(add_ln700_42_reg_968[25]),
        .R(1'b0));
  FDRE \add_ln700_42_reg_968_reg[26] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_42_fu_672_p2[26]),
        .Q(add_ln700_42_reg_968[26]),
        .R(1'b0));
  FDRE \add_ln700_42_reg_968_reg[27] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_42_fu_672_p2[27]),
        .Q(add_ln700_42_reg_968[27]),
        .R(1'b0));
  CARRY4 \add_ln700_42_reg_968_reg[27]_i_1 
       (.CI(\add_ln700_42_reg_968_reg[23]_i_1_n_0 ),
        .CO({\add_ln700_42_reg_968_reg[27]_i_1_n_0 ,\add_ln700_42_reg_968_reg[27]_i_1_n_1 ,\add_ln700_42_reg_968_reg[27]_i_1_n_2 ,\add_ln700_42_reg_968_reg[27]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_42_reg_968[27]_i_2_n_0 ,\add_ln700_42_reg_968[27]_i_3_n_0 ,\add_ln700_42_reg_968[27]_i_4_n_0 ,\add_ln700_42_reg_968[27]_i_5_n_0 }),
        .O(add_ln700_42_fu_672_p2[27:24]),
        .S({\add_ln700_42_reg_968[27]_i_6_n_0 ,\add_ln700_42_reg_968[27]_i_7_n_0 ,\add_ln700_42_reg_968[27]_i_8_n_0 ,\add_ln700_42_reg_968[27]_i_9_n_0 }));
  FDRE \add_ln700_42_reg_968_reg[28] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_42_fu_672_p2[28]),
        .Q(add_ln700_42_reg_968[28]),
        .R(1'b0));
  FDRE \add_ln700_42_reg_968_reg[29] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_42_fu_672_p2[29]),
        .Q(add_ln700_42_reg_968[29]),
        .R(1'b0));
  FDRE \add_ln700_42_reg_968_reg[2] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_42_fu_672_p2[2]),
        .Q(add_ln700_42_reg_968[2]),
        .R(1'b0));
  FDRE \add_ln700_42_reg_968_reg[30] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_42_fu_672_p2[30]),
        .Q(add_ln700_42_reg_968[30]),
        .R(1'b0));
  FDRE \add_ln700_42_reg_968_reg[31] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_42_fu_672_p2[31]),
        .Q(add_ln700_42_reg_968[31]),
        .R(1'b0));
  CARRY4 \add_ln700_42_reg_968_reg[31]_i_1 
       (.CI(\add_ln700_42_reg_968_reg[27]_i_1_n_0 ),
        .CO({\NLW_add_ln700_42_reg_968_reg[31]_i_1_CO_UNCONNECTED [3],\add_ln700_42_reg_968_reg[31]_i_1_n_1 ,\add_ln700_42_reg_968_reg[31]_i_1_n_2 ,\add_ln700_42_reg_968_reg[31]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,\add_ln700_42_reg_968[31]_i_2_n_0 ,\add_ln700_42_reg_968[31]_i_3_n_0 ,\add_ln700_42_reg_968[31]_i_4_n_0 }),
        .O(add_ln700_42_fu_672_p2[31:28]),
        .S({1'b1,\add_ln700_42_reg_968[31]_i_5_n_0 ,\add_ln700_42_reg_968[31]_i_6_n_0 ,\add_ln700_42_reg_968[31]_i_7_n_0 }));
  FDRE \add_ln700_42_reg_968_reg[3] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_42_fu_672_p2[3]),
        .Q(add_ln700_42_reg_968[3]),
        .R(1'b0));
  CARRY4 \add_ln700_42_reg_968_reg[3]_i_1 
       (.CI(1'b0),
        .CO({\add_ln700_42_reg_968_reg[3]_i_1_n_0 ,\add_ln700_42_reg_968_reg[3]_i_1_n_1 ,\add_ln700_42_reg_968_reg[3]_i_1_n_2 ,\add_ln700_42_reg_968_reg[3]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_42_reg_968[3]_i_2_n_0 ,\add_ln700_42_reg_968[3]_i_3_n_0 ,\add_ln700_42_reg_968[3]_i_4_n_0 ,mul_ln700_44_reg_853_reg_n_105}),
        .O(add_ln700_42_fu_672_p2[3:0]),
        .S({\add_ln700_42_reg_968[3]_i_5_n_0 ,\add_ln700_42_reg_968[3]_i_6_n_0 ,\add_ln700_42_reg_968[3]_i_7_n_0 ,\add_ln700_42_reg_968[3]_i_8_n_0 }));
  FDRE \add_ln700_42_reg_968_reg[4] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_42_fu_672_p2[4]),
        .Q(add_ln700_42_reg_968[4]),
        .R(1'b0));
  FDRE \add_ln700_42_reg_968_reg[5] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_42_fu_672_p2[5]),
        .Q(add_ln700_42_reg_968[5]),
        .R(1'b0));
  FDRE \add_ln700_42_reg_968_reg[6] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_42_fu_672_p2[6]),
        .Q(add_ln700_42_reg_968[6]),
        .R(1'b0));
  FDRE \add_ln700_42_reg_968_reg[7] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_42_fu_672_p2[7]),
        .Q(add_ln700_42_reg_968[7]),
        .R(1'b0));
  CARRY4 \add_ln700_42_reg_968_reg[7]_i_1 
       (.CI(\add_ln700_42_reg_968_reg[3]_i_1_n_0 ),
        .CO({\add_ln700_42_reg_968_reg[7]_i_1_n_0 ,\add_ln700_42_reg_968_reg[7]_i_1_n_1 ,\add_ln700_42_reg_968_reg[7]_i_1_n_2 ,\add_ln700_42_reg_968_reg[7]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_42_reg_968[7]_i_2_n_0 ,\add_ln700_42_reg_968[7]_i_3_n_0 ,\add_ln700_42_reg_968[7]_i_4_n_0 ,\add_ln700_42_reg_968[7]_i_5_n_0 }),
        .O(add_ln700_42_fu_672_p2[7:4]),
        .S({\add_ln700_42_reg_968[7]_i_6_n_0 ,\add_ln700_42_reg_968[7]_i_7_n_0 ,\add_ln700_42_reg_968[7]_i_8_n_0 ,\add_ln700_42_reg_968[7]_i_9_n_0 }));
  FDRE \add_ln700_42_reg_968_reg[8] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_42_fu_672_p2[8]),
        .Q(add_ln700_42_reg_968[8]),
        .R(1'b0));
  FDRE \add_ln700_42_reg_968_reg[9] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_42_fu_672_p2[9]),
        .Q(add_ln700_42_reg_968[9]),
        .R(1'b0));
  (* HLUTNM = "lutpair29" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_44_reg_1003[11]_i_11 
       (.I0(add_ln700_39_reg_963[6]),
        .I1(add_ln700_32_reg_948[6]),
        .I2(add_ln700_33_reg_953_reg_n_99),
        .O(\add_ln700_44_reg_1003[11]_i_11_n_0 ));
  (* HLUTNM = "lutpair28" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_44_reg_1003[11]_i_12 
       (.I0(add_ln700_39_reg_963[5]),
        .I1(add_ln700_32_reg_948[5]),
        .I2(add_ln700_33_reg_953_reg_n_100),
        .O(\add_ln700_44_reg_1003[11]_i_12_n_0 ));
  (* HLUTNM = "lutpair27" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_44_reg_1003[11]_i_13 
       (.I0(add_ln700_39_reg_963[4]),
        .I1(add_ln700_32_reg_948[4]),
        .I2(add_ln700_33_reg_953_reg_n_101),
        .O(\add_ln700_44_reg_1003[11]_i_13_n_0 ));
  (* HLUTNM = "lutpair26" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_44_reg_1003[11]_i_14 
       (.I0(add_ln700_39_reg_963[3]),
        .I1(add_ln700_32_reg_948[3]),
        .I2(add_ln700_33_reg_953_reg_n_102),
        .O(\add_ln700_44_reg_1003[11]_i_14_n_0 ));
  (* HLUTNM = "lutpair30" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_44_reg_1003[11]_i_15 
       (.I0(add_ln700_39_reg_963[7]),
        .I1(add_ln700_32_reg_948[7]),
        .I2(add_ln700_33_reg_953_reg_n_98),
        .I3(\add_ln700_44_reg_1003[11]_i_11_n_0 ),
        .O(\add_ln700_44_reg_1003[11]_i_15_n_0 ));
  (* HLUTNM = "lutpair29" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_44_reg_1003[11]_i_16 
       (.I0(add_ln700_39_reg_963[6]),
        .I1(add_ln700_32_reg_948[6]),
        .I2(add_ln700_33_reg_953_reg_n_99),
        .I3(\add_ln700_44_reg_1003[11]_i_12_n_0 ),
        .O(\add_ln700_44_reg_1003[11]_i_16_n_0 ));
  (* HLUTNM = "lutpair28" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_44_reg_1003[11]_i_17 
       (.I0(add_ln700_39_reg_963[5]),
        .I1(add_ln700_32_reg_948[5]),
        .I2(add_ln700_33_reg_953_reg_n_100),
        .I3(\add_ln700_44_reg_1003[11]_i_13_n_0 ),
        .O(\add_ln700_44_reg_1003[11]_i_17_n_0 ));
  (* HLUTNM = "lutpair27" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_44_reg_1003[11]_i_18 
       (.I0(add_ln700_39_reg_963[4]),
        .I1(add_ln700_32_reg_948[4]),
        .I2(add_ln700_33_reg_953_reg_n_101),
        .I3(\add_ln700_44_reg_1003[11]_i_14_n_0 ),
        .O(\add_ln700_44_reg_1003[11]_i_18_n_0 ));
  (* HLUTNM = "lutpair57" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_44_reg_1003[11]_i_2 
       (.I0(add_ln700_42_reg_968[10]),
        .I1(add_ln700_34_reg_958_reg_n_95),
        .I2(\add_ln700_44_reg_1003_reg[15]_i_10_n_5 ),
        .O(\add_ln700_44_reg_1003[11]_i_2_n_0 ));
  (* HLUTNM = "lutpair56" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_44_reg_1003[11]_i_3 
       (.I0(add_ln700_42_reg_968[9]),
        .I1(add_ln700_34_reg_958_reg_n_96),
        .I2(\add_ln700_44_reg_1003_reg[15]_i_10_n_6 ),
        .O(\add_ln700_44_reg_1003[11]_i_3_n_0 ));
  (* HLUTNM = "lutpair55" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_44_reg_1003[11]_i_4 
       (.I0(add_ln700_42_reg_968[8]),
        .I1(add_ln700_34_reg_958_reg_n_97),
        .I2(\add_ln700_44_reg_1003_reg[15]_i_10_n_7 ),
        .O(\add_ln700_44_reg_1003[11]_i_4_n_0 ));
  (* HLUTNM = "lutpair54" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_44_reg_1003[11]_i_5 
       (.I0(add_ln700_42_reg_968[7]),
        .I1(add_ln700_34_reg_958_reg_n_98),
        .I2(\add_ln700_44_reg_1003_reg[11]_i_10_n_4 ),
        .O(\add_ln700_44_reg_1003[11]_i_5_n_0 ));
  (* HLUTNM = "lutpair58" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_44_reg_1003[11]_i_6 
       (.I0(add_ln700_42_reg_968[11]),
        .I1(add_ln700_34_reg_958_reg_n_94),
        .I2(\add_ln700_44_reg_1003_reg[15]_i_10_n_4 ),
        .I3(\add_ln700_44_reg_1003[11]_i_2_n_0 ),
        .O(\add_ln700_44_reg_1003[11]_i_6_n_0 ));
  (* HLUTNM = "lutpair57" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_44_reg_1003[11]_i_7 
       (.I0(add_ln700_42_reg_968[10]),
        .I1(add_ln700_34_reg_958_reg_n_95),
        .I2(\add_ln700_44_reg_1003_reg[15]_i_10_n_5 ),
        .I3(\add_ln700_44_reg_1003[11]_i_3_n_0 ),
        .O(\add_ln700_44_reg_1003[11]_i_7_n_0 ));
  (* HLUTNM = "lutpair56" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_44_reg_1003[11]_i_8 
       (.I0(add_ln700_42_reg_968[9]),
        .I1(add_ln700_34_reg_958_reg_n_96),
        .I2(\add_ln700_44_reg_1003_reg[15]_i_10_n_6 ),
        .I3(\add_ln700_44_reg_1003[11]_i_4_n_0 ),
        .O(\add_ln700_44_reg_1003[11]_i_8_n_0 ));
  (* HLUTNM = "lutpair55" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_44_reg_1003[11]_i_9 
       (.I0(add_ln700_42_reg_968[8]),
        .I1(add_ln700_34_reg_958_reg_n_97),
        .I2(\add_ln700_44_reg_1003_reg[15]_i_10_n_7 ),
        .I3(\add_ln700_44_reg_1003[11]_i_5_n_0 ),
        .O(\add_ln700_44_reg_1003[11]_i_9_n_0 ));
  (* HLUTNM = "lutpair33" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_44_reg_1003[15]_i_11 
       (.I0(add_ln700_39_reg_963[10]),
        .I1(add_ln700_32_reg_948[10]),
        .I2(add_ln700_33_reg_953_reg_n_95),
        .O(\add_ln700_44_reg_1003[15]_i_11_n_0 ));
  (* HLUTNM = "lutpair32" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_44_reg_1003[15]_i_12 
       (.I0(add_ln700_39_reg_963[9]),
        .I1(add_ln700_32_reg_948[9]),
        .I2(add_ln700_33_reg_953_reg_n_96),
        .O(\add_ln700_44_reg_1003[15]_i_12_n_0 ));
  (* HLUTNM = "lutpair31" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_44_reg_1003[15]_i_13 
       (.I0(add_ln700_39_reg_963[8]),
        .I1(add_ln700_32_reg_948[8]),
        .I2(add_ln700_33_reg_953_reg_n_97),
        .O(\add_ln700_44_reg_1003[15]_i_13_n_0 ));
  (* HLUTNM = "lutpair30" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_44_reg_1003[15]_i_14 
       (.I0(add_ln700_39_reg_963[7]),
        .I1(add_ln700_32_reg_948[7]),
        .I2(add_ln700_33_reg_953_reg_n_98),
        .O(\add_ln700_44_reg_1003[15]_i_14_n_0 ));
  (* HLUTNM = "lutpair34" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_44_reg_1003[15]_i_15 
       (.I0(add_ln700_39_reg_963[11]),
        .I1(add_ln700_32_reg_948[11]),
        .I2(add_ln700_33_reg_953_reg_n_94),
        .I3(\add_ln700_44_reg_1003[15]_i_11_n_0 ),
        .O(\add_ln700_44_reg_1003[15]_i_15_n_0 ));
  (* HLUTNM = "lutpair33" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_44_reg_1003[15]_i_16 
       (.I0(add_ln700_39_reg_963[10]),
        .I1(add_ln700_32_reg_948[10]),
        .I2(add_ln700_33_reg_953_reg_n_95),
        .I3(\add_ln700_44_reg_1003[15]_i_12_n_0 ),
        .O(\add_ln700_44_reg_1003[15]_i_16_n_0 ));
  (* HLUTNM = "lutpair32" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_44_reg_1003[15]_i_17 
       (.I0(add_ln700_39_reg_963[9]),
        .I1(add_ln700_32_reg_948[9]),
        .I2(add_ln700_33_reg_953_reg_n_96),
        .I3(\add_ln700_44_reg_1003[15]_i_13_n_0 ),
        .O(\add_ln700_44_reg_1003[15]_i_17_n_0 ));
  (* HLUTNM = "lutpair31" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_44_reg_1003[15]_i_18 
       (.I0(add_ln700_39_reg_963[8]),
        .I1(add_ln700_32_reg_948[8]),
        .I2(add_ln700_33_reg_953_reg_n_97),
        .I3(\add_ln700_44_reg_1003[15]_i_14_n_0 ),
        .O(\add_ln700_44_reg_1003[15]_i_18_n_0 ));
  (* HLUTNM = "lutpair61" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_44_reg_1003[15]_i_2 
       (.I0(add_ln700_42_reg_968[14]),
        .I1(add_ln700_34_reg_958_reg_n_91),
        .I2(\add_ln700_44_reg_1003_reg[19]_i_10_n_5 ),
        .O(\add_ln700_44_reg_1003[15]_i_2_n_0 ));
  (* HLUTNM = "lutpair60" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_44_reg_1003[15]_i_3 
       (.I0(add_ln700_42_reg_968[13]),
        .I1(add_ln700_34_reg_958_reg_n_92),
        .I2(\add_ln700_44_reg_1003_reg[19]_i_10_n_6 ),
        .O(\add_ln700_44_reg_1003[15]_i_3_n_0 ));
  (* HLUTNM = "lutpair59" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_44_reg_1003[15]_i_4 
       (.I0(add_ln700_42_reg_968[12]),
        .I1(add_ln700_34_reg_958_reg_n_93),
        .I2(\add_ln700_44_reg_1003_reg[19]_i_10_n_7 ),
        .O(\add_ln700_44_reg_1003[15]_i_4_n_0 ));
  (* HLUTNM = "lutpair58" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_44_reg_1003[15]_i_5 
       (.I0(add_ln700_42_reg_968[11]),
        .I1(add_ln700_34_reg_958_reg_n_94),
        .I2(\add_ln700_44_reg_1003_reg[15]_i_10_n_4 ),
        .O(\add_ln700_44_reg_1003[15]_i_5_n_0 ));
  (* HLUTNM = "lutpair62" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_44_reg_1003[15]_i_6 
       (.I0(add_ln700_42_reg_968[15]),
        .I1(add_ln700_34_reg_958_reg_n_90),
        .I2(\add_ln700_44_reg_1003_reg[19]_i_10_n_4 ),
        .I3(\add_ln700_44_reg_1003[15]_i_2_n_0 ),
        .O(\add_ln700_44_reg_1003[15]_i_6_n_0 ));
  (* HLUTNM = "lutpair61" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_44_reg_1003[15]_i_7 
       (.I0(add_ln700_42_reg_968[14]),
        .I1(add_ln700_34_reg_958_reg_n_91),
        .I2(\add_ln700_44_reg_1003_reg[19]_i_10_n_5 ),
        .I3(\add_ln700_44_reg_1003[15]_i_3_n_0 ),
        .O(\add_ln700_44_reg_1003[15]_i_7_n_0 ));
  (* HLUTNM = "lutpair60" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_44_reg_1003[15]_i_8 
       (.I0(add_ln700_42_reg_968[13]),
        .I1(add_ln700_34_reg_958_reg_n_92),
        .I2(\add_ln700_44_reg_1003_reg[19]_i_10_n_6 ),
        .I3(\add_ln700_44_reg_1003[15]_i_4_n_0 ),
        .O(\add_ln700_44_reg_1003[15]_i_8_n_0 ));
  (* HLUTNM = "lutpair59" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_44_reg_1003[15]_i_9 
       (.I0(add_ln700_42_reg_968[12]),
        .I1(add_ln700_34_reg_958_reg_n_93),
        .I2(\add_ln700_44_reg_1003_reg[19]_i_10_n_7 ),
        .I3(\add_ln700_44_reg_1003[15]_i_5_n_0 ),
        .O(\add_ln700_44_reg_1003[15]_i_9_n_0 ));
  (* HLUTNM = "lutpair37" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_44_reg_1003[19]_i_11 
       (.I0(add_ln700_39_reg_963[14]),
        .I1(add_ln700_32_reg_948[14]),
        .I2(add_ln700_33_reg_953_reg_n_91),
        .O(\add_ln700_44_reg_1003[19]_i_11_n_0 ));
  (* HLUTNM = "lutpair36" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_44_reg_1003[19]_i_12 
       (.I0(add_ln700_39_reg_963[13]),
        .I1(add_ln700_32_reg_948[13]),
        .I2(add_ln700_33_reg_953_reg_n_92),
        .O(\add_ln700_44_reg_1003[19]_i_12_n_0 ));
  (* HLUTNM = "lutpair35" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_44_reg_1003[19]_i_13 
       (.I0(add_ln700_39_reg_963[12]),
        .I1(add_ln700_32_reg_948[12]),
        .I2(add_ln700_33_reg_953_reg_n_93),
        .O(\add_ln700_44_reg_1003[19]_i_13_n_0 ));
  (* HLUTNM = "lutpair34" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_44_reg_1003[19]_i_14 
       (.I0(add_ln700_39_reg_963[11]),
        .I1(add_ln700_32_reg_948[11]),
        .I2(add_ln700_33_reg_953_reg_n_94),
        .O(\add_ln700_44_reg_1003[19]_i_14_n_0 ));
  (* HLUTNM = "lutpair38" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_44_reg_1003[19]_i_15 
       (.I0(add_ln700_39_reg_963[15]),
        .I1(add_ln700_32_reg_948[15]),
        .I2(add_ln700_33_reg_953_reg_n_90),
        .I3(\add_ln700_44_reg_1003[19]_i_11_n_0 ),
        .O(\add_ln700_44_reg_1003[19]_i_15_n_0 ));
  (* HLUTNM = "lutpair37" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_44_reg_1003[19]_i_16 
       (.I0(add_ln700_39_reg_963[14]),
        .I1(add_ln700_32_reg_948[14]),
        .I2(add_ln700_33_reg_953_reg_n_91),
        .I3(\add_ln700_44_reg_1003[19]_i_12_n_0 ),
        .O(\add_ln700_44_reg_1003[19]_i_16_n_0 ));
  (* HLUTNM = "lutpair36" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_44_reg_1003[19]_i_17 
       (.I0(add_ln700_39_reg_963[13]),
        .I1(add_ln700_32_reg_948[13]),
        .I2(add_ln700_33_reg_953_reg_n_92),
        .I3(\add_ln700_44_reg_1003[19]_i_13_n_0 ),
        .O(\add_ln700_44_reg_1003[19]_i_17_n_0 ));
  (* HLUTNM = "lutpair35" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_44_reg_1003[19]_i_18 
       (.I0(add_ln700_39_reg_963[12]),
        .I1(add_ln700_32_reg_948[12]),
        .I2(add_ln700_33_reg_953_reg_n_93),
        .I3(\add_ln700_44_reg_1003[19]_i_14_n_0 ),
        .O(\add_ln700_44_reg_1003[19]_i_18_n_0 ));
  (* HLUTNM = "lutpair65" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_44_reg_1003[19]_i_2 
       (.I0(add_ln700_42_reg_968[18]),
        .I1(add_ln700_34_reg_958_reg_n_87),
        .I2(\add_ln700_44_reg_1003_reg[23]_i_10_n_5 ),
        .O(\add_ln700_44_reg_1003[19]_i_2_n_0 ));
  (* HLUTNM = "lutpair64" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_44_reg_1003[19]_i_3 
       (.I0(add_ln700_42_reg_968[17]),
        .I1(add_ln700_34_reg_958_reg_n_88),
        .I2(\add_ln700_44_reg_1003_reg[23]_i_10_n_6 ),
        .O(\add_ln700_44_reg_1003[19]_i_3_n_0 ));
  (* HLUTNM = "lutpair63" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_44_reg_1003[19]_i_4 
       (.I0(add_ln700_42_reg_968[16]),
        .I1(add_ln700_34_reg_958_reg_n_89),
        .I2(\add_ln700_44_reg_1003_reg[23]_i_10_n_7 ),
        .O(\add_ln700_44_reg_1003[19]_i_4_n_0 ));
  (* HLUTNM = "lutpair62" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_44_reg_1003[19]_i_5 
       (.I0(add_ln700_42_reg_968[15]),
        .I1(add_ln700_34_reg_958_reg_n_90),
        .I2(\add_ln700_44_reg_1003_reg[19]_i_10_n_4 ),
        .O(\add_ln700_44_reg_1003[19]_i_5_n_0 ));
  (* HLUTNM = "lutpair66" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_44_reg_1003[19]_i_6 
       (.I0(add_ln700_42_reg_968[19]),
        .I1(add_ln700_34_reg_958_reg_n_86),
        .I2(\add_ln700_44_reg_1003_reg[23]_i_10_n_4 ),
        .I3(\add_ln700_44_reg_1003[19]_i_2_n_0 ),
        .O(\add_ln700_44_reg_1003[19]_i_6_n_0 ));
  (* HLUTNM = "lutpair65" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_44_reg_1003[19]_i_7 
       (.I0(add_ln700_42_reg_968[18]),
        .I1(add_ln700_34_reg_958_reg_n_87),
        .I2(\add_ln700_44_reg_1003_reg[23]_i_10_n_5 ),
        .I3(\add_ln700_44_reg_1003[19]_i_3_n_0 ),
        .O(\add_ln700_44_reg_1003[19]_i_7_n_0 ));
  (* HLUTNM = "lutpair64" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_44_reg_1003[19]_i_8 
       (.I0(add_ln700_42_reg_968[17]),
        .I1(add_ln700_34_reg_958_reg_n_88),
        .I2(\add_ln700_44_reg_1003_reg[23]_i_10_n_6 ),
        .I3(\add_ln700_44_reg_1003[19]_i_4_n_0 ),
        .O(\add_ln700_44_reg_1003[19]_i_8_n_0 ));
  (* HLUTNM = "lutpair63" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_44_reg_1003[19]_i_9 
       (.I0(add_ln700_42_reg_968[16]),
        .I1(add_ln700_34_reg_958_reg_n_89),
        .I2(\add_ln700_44_reg_1003_reg[23]_i_10_n_7 ),
        .I3(\add_ln700_44_reg_1003[19]_i_5_n_0 ),
        .O(\add_ln700_44_reg_1003[19]_i_9_n_0 ));
  (* HLUTNM = "lutpair41" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_44_reg_1003[23]_i_11 
       (.I0(add_ln700_39_reg_963[18]),
        .I1(add_ln700_32_reg_948[18]),
        .I2(add_ln700_33_reg_953_reg_n_87),
        .O(\add_ln700_44_reg_1003[23]_i_11_n_0 ));
  (* HLUTNM = "lutpair40" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_44_reg_1003[23]_i_12 
       (.I0(add_ln700_39_reg_963[17]),
        .I1(add_ln700_32_reg_948[17]),
        .I2(add_ln700_33_reg_953_reg_n_88),
        .O(\add_ln700_44_reg_1003[23]_i_12_n_0 ));
  (* HLUTNM = "lutpair39" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_44_reg_1003[23]_i_13 
       (.I0(add_ln700_39_reg_963[16]),
        .I1(add_ln700_32_reg_948[16]),
        .I2(add_ln700_33_reg_953_reg_n_89),
        .O(\add_ln700_44_reg_1003[23]_i_13_n_0 ));
  (* HLUTNM = "lutpair38" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_44_reg_1003[23]_i_14 
       (.I0(add_ln700_39_reg_963[15]),
        .I1(add_ln700_32_reg_948[15]),
        .I2(add_ln700_33_reg_953_reg_n_90),
        .O(\add_ln700_44_reg_1003[23]_i_14_n_0 ));
  (* HLUTNM = "lutpair42" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_44_reg_1003[23]_i_15 
       (.I0(add_ln700_39_reg_963[19]),
        .I1(add_ln700_32_reg_948[19]),
        .I2(add_ln700_33_reg_953_reg_n_86),
        .I3(\add_ln700_44_reg_1003[23]_i_11_n_0 ),
        .O(\add_ln700_44_reg_1003[23]_i_15_n_0 ));
  (* HLUTNM = "lutpair41" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_44_reg_1003[23]_i_16 
       (.I0(add_ln700_39_reg_963[18]),
        .I1(add_ln700_32_reg_948[18]),
        .I2(add_ln700_33_reg_953_reg_n_87),
        .I3(\add_ln700_44_reg_1003[23]_i_12_n_0 ),
        .O(\add_ln700_44_reg_1003[23]_i_16_n_0 ));
  (* HLUTNM = "lutpair40" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_44_reg_1003[23]_i_17 
       (.I0(add_ln700_39_reg_963[17]),
        .I1(add_ln700_32_reg_948[17]),
        .I2(add_ln700_33_reg_953_reg_n_88),
        .I3(\add_ln700_44_reg_1003[23]_i_13_n_0 ),
        .O(\add_ln700_44_reg_1003[23]_i_17_n_0 ));
  (* HLUTNM = "lutpair39" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_44_reg_1003[23]_i_18 
       (.I0(add_ln700_39_reg_963[16]),
        .I1(add_ln700_32_reg_948[16]),
        .I2(add_ln700_33_reg_953_reg_n_89),
        .I3(\add_ln700_44_reg_1003[23]_i_14_n_0 ),
        .O(\add_ln700_44_reg_1003[23]_i_18_n_0 ));
  (* HLUTNM = "lutpair69" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_44_reg_1003[23]_i_2 
       (.I0(add_ln700_42_reg_968[22]),
        .I1(add_ln700_34_reg_958_reg_n_83),
        .I2(\add_ln700_44_reg_1003_reg[27]_i_10_n_5 ),
        .O(\add_ln700_44_reg_1003[23]_i_2_n_0 ));
  (* HLUTNM = "lutpair68" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_44_reg_1003[23]_i_3 
       (.I0(add_ln700_42_reg_968[21]),
        .I1(add_ln700_34_reg_958_reg_n_84),
        .I2(\add_ln700_44_reg_1003_reg[27]_i_10_n_6 ),
        .O(\add_ln700_44_reg_1003[23]_i_3_n_0 ));
  (* HLUTNM = "lutpair67" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_44_reg_1003[23]_i_4 
       (.I0(add_ln700_42_reg_968[20]),
        .I1(add_ln700_34_reg_958_reg_n_85),
        .I2(\add_ln700_44_reg_1003_reg[27]_i_10_n_7 ),
        .O(\add_ln700_44_reg_1003[23]_i_4_n_0 ));
  (* HLUTNM = "lutpair66" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_44_reg_1003[23]_i_5 
       (.I0(add_ln700_42_reg_968[19]),
        .I1(add_ln700_34_reg_958_reg_n_86),
        .I2(\add_ln700_44_reg_1003_reg[23]_i_10_n_4 ),
        .O(\add_ln700_44_reg_1003[23]_i_5_n_0 ));
  (* HLUTNM = "lutpair70" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_44_reg_1003[23]_i_6 
       (.I0(add_ln700_42_reg_968[23]),
        .I1(add_ln700_34_reg_958_reg_n_82),
        .I2(\add_ln700_44_reg_1003_reg[27]_i_10_n_4 ),
        .I3(\add_ln700_44_reg_1003[23]_i_2_n_0 ),
        .O(\add_ln700_44_reg_1003[23]_i_6_n_0 ));
  (* HLUTNM = "lutpair69" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_44_reg_1003[23]_i_7 
       (.I0(add_ln700_42_reg_968[22]),
        .I1(add_ln700_34_reg_958_reg_n_83),
        .I2(\add_ln700_44_reg_1003_reg[27]_i_10_n_5 ),
        .I3(\add_ln700_44_reg_1003[23]_i_3_n_0 ),
        .O(\add_ln700_44_reg_1003[23]_i_7_n_0 ));
  (* HLUTNM = "lutpair68" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_44_reg_1003[23]_i_8 
       (.I0(add_ln700_42_reg_968[21]),
        .I1(add_ln700_34_reg_958_reg_n_84),
        .I2(\add_ln700_44_reg_1003_reg[27]_i_10_n_6 ),
        .I3(\add_ln700_44_reg_1003[23]_i_4_n_0 ),
        .O(\add_ln700_44_reg_1003[23]_i_8_n_0 ));
  (* HLUTNM = "lutpair67" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_44_reg_1003[23]_i_9 
       (.I0(add_ln700_42_reg_968[20]),
        .I1(add_ln700_34_reg_958_reg_n_85),
        .I2(\add_ln700_44_reg_1003_reg[27]_i_10_n_7 ),
        .I3(\add_ln700_44_reg_1003[23]_i_5_n_0 ),
        .O(\add_ln700_44_reg_1003[23]_i_9_n_0 ));
  (* HLUTNM = "lutpair45" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_44_reg_1003[27]_i_11 
       (.I0(add_ln700_39_reg_963[22]),
        .I1(add_ln700_32_reg_948[22]),
        .I2(add_ln700_33_reg_953_reg_n_83),
        .O(\add_ln700_44_reg_1003[27]_i_11_n_0 ));
  (* HLUTNM = "lutpair44" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_44_reg_1003[27]_i_12 
       (.I0(add_ln700_39_reg_963[21]),
        .I1(add_ln700_32_reg_948[21]),
        .I2(add_ln700_33_reg_953_reg_n_84),
        .O(\add_ln700_44_reg_1003[27]_i_12_n_0 ));
  (* HLUTNM = "lutpair43" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_44_reg_1003[27]_i_13 
       (.I0(add_ln700_39_reg_963[20]),
        .I1(add_ln700_32_reg_948[20]),
        .I2(add_ln700_33_reg_953_reg_n_85),
        .O(\add_ln700_44_reg_1003[27]_i_13_n_0 ));
  (* HLUTNM = "lutpair42" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_44_reg_1003[27]_i_14 
       (.I0(add_ln700_39_reg_963[19]),
        .I1(add_ln700_32_reg_948[19]),
        .I2(add_ln700_33_reg_953_reg_n_86),
        .O(\add_ln700_44_reg_1003[27]_i_14_n_0 ));
  (* HLUTNM = "lutpair46" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_44_reg_1003[27]_i_15 
       (.I0(add_ln700_39_reg_963[23]),
        .I1(add_ln700_32_reg_948[23]),
        .I2(add_ln700_33_reg_953_reg_n_82),
        .I3(\add_ln700_44_reg_1003[27]_i_11_n_0 ),
        .O(\add_ln700_44_reg_1003[27]_i_15_n_0 ));
  (* HLUTNM = "lutpair45" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_44_reg_1003[27]_i_16 
       (.I0(add_ln700_39_reg_963[22]),
        .I1(add_ln700_32_reg_948[22]),
        .I2(add_ln700_33_reg_953_reg_n_83),
        .I3(\add_ln700_44_reg_1003[27]_i_12_n_0 ),
        .O(\add_ln700_44_reg_1003[27]_i_16_n_0 ));
  (* HLUTNM = "lutpair44" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_44_reg_1003[27]_i_17 
       (.I0(add_ln700_39_reg_963[21]),
        .I1(add_ln700_32_reg_948[21]),
        .I2(add_ln700_33_reg_953_reg_n_84),
        .I3(\add_ln700_44_reg_1003[27]_i_13_n_0 ),
        .O(\add_ln700_44_reg_1003[27]_i_17_n_0 ));
  (* HLUTNM = "lutpair43" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_44_reg_1003[27]_i_18 
       (.I0(add_ln700_39_reg_963[20]),
        .I1(add_ln700_32_reg_948[20]),
        .I2(add_ln700_33_reg_953_reg_n_85),
        .I3(\add_ln700_44_reg_1003[27]_i_14_n_0 ),
        .O(\add_ln700_44_reg_1003[27]_i_18_n_0 ));
  (* HLUTNM = "lutpair73" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_44_reg_1003[27]_i_2 
       (.I0(add_ln700_42_reg_968[26]),
        .I1(add_ln700_34_reg_958_reg_n_79),
        .I2(\add_ln700_44_reg_1003_reg[31]_i_10_n_5 ),
        .O(\add_ln700_44_reg_1003[27]_i_2_n_0 ));
  (* HLUTNM = "lutpair72" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_44_reg_1003[27]_i_3 
       (.I0(add_ln700_42_reg_968[25]),
        .I1(add_ln700_34_reg_958_reg_n_80),
        .I2(\add_ln700_44_reg_1003_reg[31]_i_10_n_6 ),
        .O(\add_ln700_44_reg_1003[27]_i_3_n_0 ));
  (* HLUTNM = "lutpair71" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_44_reg_1003[27]_i_4 
       (.I0(add_ln700_42_reg_968[24]),
        .I1(add_ln700_34_reg_958_reg_n_81),
        .I2(\add_ln700_44_reg_1003_reg[31]_i_10_n_7 ),
        .O(\add_ln700_44_reg_1003[27]_i_4_n_0 ));
  (* HLUTNM = "lutpair70" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_44_reg_1003[27]_i_5 
       (.I0(add_ln700_42_reg_968[23]),
        .I1(add_ln700_34_reg_958_reg_n_82),
        .I2(\add_ln700_44_reg_1003_reg[27]_i_10_n_4 ),
        .O(\add_ln700_44_reg_1003[27]_i_5_n_0 ));
  (* HLUTNM = "lutpair74" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_44_reg_1003[27]_i_6 
       (.I0(add_ln700_42_reg_968[27]),
        .I1(add_ln700_34_reg_958_reg_n_78),
        .I2(\add_ln700_44_reg_1003_reg[31]_i_10_n_4 ),
        .I3(\add_ln700_44_reg_1003[27]_i_2_n_0 ),
        .O(\add_ln700_44_reg_1003[27]_i_6_n_0 ));
  (* HLUTNM = "lutpair73" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_44_reg_1003[27]_i_7 
       (.I0(add_ln700_42_reg_968[26]),
        .I1(add_ln700_34_reg_958_reg_n_79),
        .I2(\add_ln700_44_reg_1003_reg[31]_i_10_n_5 ),
        .I3(\add_ln700_44_reg_1003[27]_i_3_n_0 ),
        .O(\add_ln700_44_reg_1003[27]_i_7_n_0 ));
  (* HLUTNM = "lutpair72" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_44_reg_1003[27]_i_8 
       (.I0(add_ln700_42_reg_968[25]),
        .I1(add_ln700_34_reg_958_reg_n_80),
        .I2(\add_ln700_44_reg_1003_reg[31]_i_10_n_6 ),
        .I3(\add_ln700_44_reg_1003[27]_i_4_n_0 ),
        .O(\add_ln700_44_reg_1003[27]_i_8_n_0 ));
  (* HLUTNM = "lutpair71" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_44_reg_1003[27]_i_9 
       (.I0(add_ln700_42_reg_968[24]),
        .I1(add_ln700_34_reg_958_reg_n_81),
        .I2(\add_ln700_44_reg_1003_reg[31]_i_10_n_7 ),
        .I3(\add_ln700_44_reg_1003[27]_i_5_n_0 ),
        .O(\add_ln700_44_reg_1003[27]_i_9_n_0 ));
  LUT4 #(
    .INIT(16'hDD4D)) 
    \add_ln700_44_reg_1003[31]_i_11 
       (.I0(add_ln700_39_reg_963[29]),
        .I1(add_ln700_33_reg_953_reg_n_76),
        .I2(add_ln700_32_reg_948[31]),
        .I3(add_ln700_39_reg_963[28]),
        .O(\add_ln700_44_reg_1003[31]_i_11_n_0 ));
  LUT4 #(
    .INIT(16'h2DD2)) 
    \add_ln700_44_reg_1003[31]_i_12 
       (.I0(add_ln700_32_reg_948[31]),
        .I1(add_ln700_39_reg_963[28]),
        .I2(add_ln700_39_reg_963[29]),
        .I3(add_ln700_33_reg_953_reg_n_76),
        .O(\add_ln700_44_reg_1003[31]_i_12_n_0 ));
  (* HLUTNM = "lutpair50" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_44_reg_1003[31]_i_13 
       (.I0(add_ln700_39_reg_963[27]),
        .I1(add_ln700_32_reg_948[27]),
        .I2(add_ln700_33_reg_953_reg_n_78),
        .O(\add_ln700_44_reg_1003[31]_i_13_n_0 ));
  LUT5 #(
    .INIT(32'h96666669)) 
    \add_ln700_44_reg_1003[31]_i_14 
       (.I0(add_ln700_33_reg_953_reg_n_74),
        .I1(add_ln700_39_reg_963[31]),
        .I2(add_ln700_39_reg_963[30]),
        .I3(add_ln700_39_reg_963[29]),
        .I4(add_ln700_33_reg_953_reg_n_75),
        .O(\add_ln700_44_reg_1003[31]_i_14_n_0 ));
  LUT6 #(
    .INIT(64'hB04F4FB004FBFB04)) 
    \add_ln700_44_reg_1003[31]_i_15 
       (.I0(add_ln700_39_reg_963[28]),
        .I1(add_ln700_32_reg_948[31]),
        .I2(add_ln700_33_reg_953_reg_n_76),
        .I3(add_ln700_33_reg_953_reg_n_75),
        .I4(add_ln700_39_reg_963[30]),
        .I5(add_ln700_39_reg_963[29]),
        .O(\add_ln700_44_reg_1003[31]_i_15_n_0 ));
  LUT5 #(
    .INIT(32'h69666696)) 
    \add_ln700_44_reg_1003[31]_i_16 
       (.I0(add_ln700_33_reg_953_reg_n_76),
        .I1(add_ln700_39_reg_963[29]),
        .I2(add_ln700_32_reg_948[31]),
        .I3(add_ln700_39_reg_963[28]),
        .I4(add_ln700_33_reg_953_reg_n_77),
        .O(\add_ln700_44_reg_1003[31]_i_16_n_0 ));
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_44_reg_1003[31]_i_17 
       (.I0(\add_ln700_44_reg_1003[31]_i_13_n_0 ),
        .I1(add_ln700_33_reg_953_reg_n_77),
        .I2(add_ln700_32_reg_948[31]),
        .I3(add_ln700_39_reg_963[28]),
        .O(\add_ln700_44_reg_1003[31]_i_17_n_0 ));
  (* HLUTNM = "lutpair49" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_44_reg_1003[31]_i_18 
       (.I0(add_ln700_39_reg_963[26]),
        .I1(add_ln700_32_reg_948[26]),
        .I2(add_ln700_33_reg_953_reg_n_79),
        .O(\add_ln700_44_reg_1003[31]_i_18_n_0 ));
  (* HLUTNM = "lutpair48" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_44_reg_1003[31]_i_19 
       (.I0(add_ln700_39_reg_963[25]),
        .I1(add_ln700_32_reg_948[25]),
        .I2(add_ln700_33_reg_953_reg_n_80),
        .O(\add_ln700_44_reg_1003[31]_i_19_n_0 ));
  (* HLUTNM = "lutpair76" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_44_reg_1003[31]_i_2 
       (.I0(add_ln700_42_reg_968[29]),
        .I1(add_ln700_34_reg_958_reg_n_76),
        .I2(\add_ln700_44_reg_1003_reg[31]_i_9_n_6 ),
        .O(\add_ln700_44_reg_1003[31]_i_2_n_0 ));
  (* HLUTNM = "lutpair47" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_44_reg_1003[31]_i_20 
       (.I0(add_ln700_39_reg_963[24]),
        .I1(add_ln700_32_reg_948[24]),
        .I2(add_ln700_33_reg_953_reg_n_81),
        .O(\add_ln700_44_reg_1003[31]_i_20_n_0 ));
  (* HLUTNM = "lutpair46" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_44_reg_1003[31]_i_21 
       (.I0(add_ln700_39_reg_963[23]),
        .I1(add_ln700_32_reg_948[23]),
        .I2(add_ln700_33_reg_953_reg_n_82),
        .O(\add_ln700_44_reg_1003[31]_i_21_n_0 ));
  (* HLUTNM = "lutpair50" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_44_reg_1003[31]_i_22 
       (.I0(add_ln700_39_reg_963[27]),
        .I1(add_ln700_32_reg_948[27]),
        .I2(add_ln700_33_reg_953_reg_n_78),
        .I3(\add_ln700_44_reg_1003[31]_i_18_n_0 ),
        .O(\add_ln700_44_reg_1003[31]_i_22_n_0 ));
  (* HLUTNM = "lutpair49" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_44_reg_1003[31]_i_23 
       (.I0(add_ln700_39_reg_963[26]),
        .I1(add_ln700_32_reg_948[26]),
        .I2(add_ln700_33_reg_953_reg_n_79),
        .I3(\add_ln700_44_reg_1003[31]_i_19_n_0 ),
        .O(\add_ln700_44_reg_1003[31]_i_23_n_0 ));
  (* HLUTNM = "lutpair48" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_44_reg_1003[31]_i_24 
       (.I0(add_ln700_39_reg_963[25]),
        .I1(add_ln700_32_reg_948[25]),
        .I2(add_ln700_33_reg_953_reg_n_80),
        .I3(\add_ln700_44_reg_1003[31]_i_20_n_0 ),
        .O(\add_ln700_44_reg_1003[31]_i_24_n_0 ));
  (* HLUTNM = "lutpair47" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_44_reg_1003[31]_i_25 
       (.I0(add_ln700_39_reg_963[24]),
        .I1(add_ln700_32_reg_948[24]),
        .I2(add_ln700_33_reg_953_reg_n_81),
        .I3(\add_ln700_44_reg_1003[31]_i_21_n_0 ),
        .O(\add_ln700_44_reg_1003[31]_i_25_n_0 ));
  (* HLUTNM = "lutpair75" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_44_reg_1003[31]_i_3 
       (.I0(add_ln700_42_reg_968[28]),
        .I1(add_ln700_34_reg_958_reg_n_77),
        .I2(\add_ln700_44_reg_1003_reg[31]_i_9_n_7 ),
        .O(\add_ln700_44_reg_1003[31]_i_3_n_0 ));
  (* HLUTNM = "lutpair74" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_44_reg_1003[31]_i_4 
       (.I0(add_ln700_42_reg_968[27]),
        .I1(add_ln700_34_reg_958_reg_n_78),
        .I2(\add_ln700_44_reg_1003_reg[31]_i_10_n_4 ),
        .O(\add_ln700_44_reg_1003[31]_i_4_n_0 ));
  LUT6 #(
    .INIT(64'h17E8E817E81717E8)) 
    \add_ln700_44_reg_1003[31]_i_5 
       (.I0(\add_ln700_44_reg_1003_reg[31]_i_9_n_5 ),
        .I1(add_ln700_34_reg_958_reg_n_75),
        .I2(add_ln700_42_reg_968[30]),
        .I3(add_ln700_34_reg_958_reg_n_74),
        .I4(add_ln700_42_reg_968[31]),
        .I5(\add_ln700_44_reg_1003_reg[31]_i_9_n_4 ),
        .O(\add_ln700_44_reg_1003[31]_i_5_n_0 ));
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_44_reg_1003[31]_i_6 
       (.I0(\add_ln700_44_reg_1003[31]_i_2_n_0 ),
        .I1(add_ln700_34_reg_958_reg_n_75),
        .I2(add_ln700_42_reg_968[30]),
        .I3(\add_ln700_44_reg_1003_reg[31]_i_9_n_5 ),
        .O(\add_ln700_44_reg_1003[31]_i_6_n_0 ));
  (* HLUTNM = "lutpair76" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_44_reg_1003[31]_i_7 
       (.I0(add_ln700_42_reg_968[29]),
        .I1(add_ln700_34_reg_958_reg_n_76),
        .I2(\add_ln700_44_reg_1003_reg[31]_i_9_n_6 ),
        .I3(\add_ln700_44_reg_1003[31]_i_3_n_0 ),
        .O(\add_ln700_44_reg_1003[31]_i_7_n_0 ));
  (* HLUTNM = "lutpair75" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_44_reg_1003[31]_i_8 
       (.I0(add_ln700_42_reg_968[28]),
        .I1(add_ln700_34_reg_958_reg_n_77),
        .I2(\add_ln700_44_reg_1003_reg[31]_i_9_n_7 ),
        .I3(\add_ln700_44_reg_1003[31]_i_4_n_0 ),
        .O(\add_ln700_44_reg_1003[31]_i_8_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_44_reg_1003[3]_i_10 
       (.I0(add_ln700_33_reg_953_reg_n_104),
        .I1(add_ln700_39_reg_963[1]),
        .I2(add_ln700_32_reg_948[1]),
        .O(\add_ln700_44_reg_1003[3]_i_10_n_0 ));
  (* HLUTNM = "lutpair26" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_44_reg_1003[3]_i_11 
       (.I0(add_ln700_39_reg_963[3]),
        .I1(add_ln700_32_reg_948[3]),
        .I2(add_ln700_33_reg_953_reg_n_102),
        .I3(\add_ln700_44_reg_1003[3]_i_8_n_0 ),
        .O(\add_ln700_44_reg_1003[3]_i_11_n_0 ));
  (* HLUTNM = "lutpair25" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_44_reg_1003[3]_i_12 
       (.I0(add_ln700_39_reg_963[2]),
        .I1(add_ln700_32_reg_948[2]),
        .I2(add_ln700_33_reg_953_reg_n_103),
        .I3(\add_ln700_44_reg_1003[3]_i_9_n_0 ),
        .O(\add_ln700_44_reg_1003[3]_i_12_n_0 ));
  (* HLUTNM = "lutpair24" *) 
  LUT5 #(
    .INIT(32'h69969696)) 
    \add_ln700_44_reg_1003[3]_i_13 
       (.I0(add_ln700_39_reg_963[1]),
        .I1(add_ln700_32_reg_948[1]),
        .I2(add_ln700_33_reg_953_reg_n_104),
        .I3(add_ln700_32_reg_948[0]),
        .I4(add_ln700_39_reg_963[0]),
        .O(\add_ln700_44_reg_1003[3]_i_13_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_44_reg_1003[3]_i_14 
       (.I0(add_ln700_39_reg_963[0]),
        .I1(add_ln700_32_reg_948[0]),
        .I2(add_ln700_33_reg_953_reg_n_105),
        .O(\add_ln700_44_reg_1003[3]_i_14_n_0 ));
  LUT4 #(
    .INIT(16'hE888)) 
    \add_ln700_44_reg_1003[3]_i_15 
       (.I0(add_ln700_42_reg_968[1]),
        .I1(add_ln700_34_reg_958_reg_n_104),
        .I2(add_ln700_34_reg_958_reg_n_105),
        .I3(add_ln700_42_reg_968[0]),
        .O(\add_ln700_44_reg_1003[3]_i_15_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_44_reg_1003[3]_i_2 
       (.I0(\add_ln700_44_reg_1003_reg[3]_i_3_n_4 ),
        .I1(add_ln700_42_reg_968[3]),
        .I2(add_ln700_34_reg_958_reg_n_102),
        .O(\add_ln700_44_reg_1003[3]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_44_reg_1003[3]_i_4 
       (.I0(add_ln700_34_reg_958_reg_n_102),
        .I1(add_ln700_42_reg_968[3]),
        .I2(\add_ln700_44_reg_1003_reg[3]_i_3_n_4 ),
        .I3(\add_ln700_44_reg_1003[3]_i_15_n_0 ),
        .I4(add_ln700_34_reg_958_reg_n_103),
        .I5(add_ln700_42_reg_968[2]),
        .O(\add_ln700_44_reg_1003[3]_i_4_n_0 ));
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_44_reg_1003[3]_i_5 
       (.I0(add_ln700_34_reg_958_reg_n_103),
        .I1(add_ln700_42_reg_968[2]),
        .I2(\add_ln700_44_reg_1003[3]_i_15_n_0 ),
        .I3(\add_ln700_44_reg_1003_reg[3]_i_3_n_5 ),
        .O(\add_ln700_44_reg_1003[3]_i_5_n_0 ));
  LUT5 #(
    .INIT(32'h69969696)) 
    \add_ln700_44_reg_1003[3]_i_6 
       (.I0(\add_ln700_44_reg_1003_reg[3]_i_3_n_6 ),
        .I1(add_ln700_34_reg_958_reg_n_104),
        .I2(add_ln700_42_reg_968[1]),
        .I3(add_ln700_42_reg_968[0]),
        .I4(add_ln700_34_reg_958_reg_n_105),
        .O(\add_ln700_44_reg_1003[3]_i_6_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_44_reg_1003[3]_i_7 
       (.I0(\add_ln700_44_reg_1003_reg[3]_i_3_n_7 ),
        .I1(add_ln700_42_reg_968[0]),
        .I2(add_ln700_34_reg_958_reg_n_105),
        .O(\add_ln700_44_reg_1003[3]_i_7_n_0 ));
  (* HLUTNM = "lutpair25" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_44_reg_1003[3]_i_8 
       (.I0(add_ln700_39_reg_963[2]),
        .I1(add_ln700_32_reg_948[2]),
        .I2(add_ln700_33_reg_953_reg_n_103),
        .O(\add_ln700_44_reg_1003[3]_i_8_n_0 ));
  (* HLUTNM = "lutpair24" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_44_reg_1003[3]_i_9 
       (.I0(add_ln700_39_reg_963[1]),
        .I1(add_ln700_32_reg_948[1]),
        .I2(add_ln700_33_reg_953_reg_n_104),
        .O(\add_ln700_44_reg_1003[3]_i_9_n_0 ));
  (* HLUTNM = "lutpair53" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_44_reg_1003[7]_i_2 
       (.I0(add_ln700_42_reg_968[6]),
        .I1(add_ln700_34_reg_958_reg_n_99),
        .I2(\add_ln700_44_reg_1003_reg[11]_i_10_n_5 ),
        .O(\add_ln700_44_reg_1003[7]_i_2_n_0 ));
  (* HLUTNM = "lutpair52" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_44_reg_1003[7]_i_3 
       (.I0(add_ln700_42_reg_968[5]),
        .I1(add_ln700_34_reg_958_reg_n_100),
        .I2(\add_ln700_44_reg_1003_reg[11]_i_10_n_6 ),
        .O(\add_ln700_44_reg_1003[7]_i_3_n_0 ));
  (* HLUTNM = "lutpair51" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_44_reg_1003[7]_i_4 
       (.I0(add_ln700_42_reg_968[4]),
        .I1(add_ln700_34_reg_958_reg_n_101),
        .I2(\add_ln700_44_reg_1003_reg[11]_i_10_n_7 ),
        .O(\add_ln700_44_reg_1003[7]_i_4_n_0 ));
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_44_reg_1003[7]_i_5 
       (.I0(add_ln700_42_reg_968[3]),
        .I1(add_ln700_34_reg_958_reg_n_102),
        .I2(\add_ln700_44_reg_1003_reg[3]_i_3_n_4 ),
        .O(\add_ln700_44_reg_1003[7]_i_5_n_0 ));
  (* HLUTNM = "lutpair54" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_44_reg_1003[7]_i_6 
       (.I0(add_ln700_42_reg_968[7]),
        .I1(add_ln700_34_reg_958_reg_n_98),
        .I2(\add_ln700_44_reg_1003_reg[11]_i_10_n_4 ),
        .I3(\add_ln700_44_reg_1003[7]_i_2_n_0 ),
        .O(\add_ln700_44_reg_1003[7]_i_6_n_0 ));
  (* HLUTNM = "lutpair53" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_44_reg_1003[7]_i_7 
       (.I0(add_ln700_42_reg_968[6]),
        .I1(add_ln700_34_reg_958_reg_n_99),
        .I2(\add_ln700_44_reg_1003_reg[11]_i_10_n_5 ),
        .I3(\add_ln700_44_reg_1003[7]_i_3_n_0 ),
        .O(\add_ln700_44_reg_1003[7]_i_7_n_0 ));
  (* HLUTNM = "lutpair52" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_44_reg_1003[7]_i_8 
       (.I0(add_ln700_42_reg_968[5]),
        .I1(add_ln700_34_reg_958_reg_n_100),
        .I2(\add_ln700_44_reg_1003_reg[11]_i_10_n_6 ),
        .I3(\add_ln700_44_reg_1003[7]_i_4_n_0 ),
        .O(\add_ln700_44_reg_1003[7]_i_8_n_0 ));
  (* HLUTNM = "lutpair51" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_44_reg_1003[7]_i_9 
       (.I0(add_ln700_42_reg_968[4]),
        .I1(add_ln700_34_reg_958_reg_n_101),
        .I2(\add_ln700_44_reg_1003_reg[11]_i_10_n_7 ),
        .I3(\add_ln700_44_reg_1003[7]_i_5_n_0 ),
        .O(\add_ln700_44_reg_1003[7]_i_9_n_0 ));
  FDRE \add_ln700_44_reg_1003_reg[0] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_44_fu_731_p2[0]),
        .Q(add_ln700_44_reg_1003[0]),
        .R(1'b0));
  FDRE \add_ln700_44_reg_1003_reg[10] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_44_fu_731_p2[10]),
        .Q(add_ln700_44_reg_1003[10]),
        .R(1'b0));
  FDRE \add_ln700_44_reg_1003_reg[11] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_44_fu_731_p2[11]),
        .Q(add_ln700_44_reg_1003[11]),
        .R(1'b0));
  CARRY4 \add_ln700_44_reg_1003_reg[11]_i_1 
       (.CI(\add_ln700_44_reg_1003_reg[7]_i_1_n_0 ),
        .CO({\add_ln700_44_reg_1003_reg[11]_i_1_n_0 ,\add_ln700_44_reg_1003_reg[11]_i_1_n_1 ,\add_ln700_44_reg_1003_reg[11]_i_1_n_2 ,\add_ln700_44_reg_1003_reg[11]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_44_reg_1003[11]_i_2_n_0 ,\add_ln700_44_reg_1003[11]_i_3_n_0 ,\add_ln700_44_reg_1003[11]_i_4_n_0 ,\add_ln700_44_reg_1003[11]_i_5_n_0 }),
        .O(add_ln700_44_fu_731_p2[11:8]),
        .S({\add_ln700_44_reg_1003[11]_i_6_n_0 ,\add_ln700_44_reg_1003[11]_i_7_n_0 ,\add_ln700_44_reg_1003[11]_i_8_n_0 ,\add_ln700_44_reg_1003[11]_i_9_n_0 }));
  CARRY4 \add_ln700_44_reg_1003_reg[11]_i_10 
       (.CI(\add_ln700_44_reg_1003_reg[3]_i_3_n_0 ),
        .CO({\add_ln700_44_reg_1003_reg[11]_i_10_n_0 ,\add_ln700_44_reg_1003_reg[11]_i_10_n_1 ,\add_ln700_44_reg_1003_reg[11]_i_10_n_2 ,\add_ln700_44_reg_1003_reg[11]_i_10_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_44_reg_1003[11]_i_11_n_0 ,\add_ln700_44_reg_1003[11]_i_12_n_0 ,\add_ln700_44_reg_1003[11]_i_13_n_0 ,\add_ln700_44_reg_1003[11]_i_14_n_0 }),
        .O({\add_ln700_44_reg_1003_reg[11]_i_10_n_4 ,\add_ln700_44_reg_1003_reg[11]_i_10_n_5 ,\add_ln700_44_reg_1003_reg[11]_i_10_n_6 ,\add_ln700_44_reg_1003_reg[11]_i_10_n_7 }),
        .S({\add_ln700_44_reg_1003[11]_i_15_n_0 ,\add_ln700_44_reg_1003[11]_i_16_n_0 ,\add_ln700_44_reg_1003[11]_i_17_n_0 ,\add_ln700_44_reg_1003[11]_i_18_n_0 }));
  FDRE \add_ln700_44_reg_1003_reg[12] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_44_fu_731_p2[12]),
        .Q(add_ln700_44_reg_1003[12]),
        .R(1'b0));
  FDRE \add_ln700_44_reg_1003_reg[13] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_44_fu_731_p2[13]),
        .Q(add_ln700_44_reg_1003[13]),
        .R(1'b0));
  FDRE \add_ln700_44_reg_1003_reg[14] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_44_fu_731_p2[14]),
        .Q(add_ln700_44_reg_1003[14]),
        .R(1'b0));
  FDRE \add_ln700_44_reg_1003_reg[15] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_44_fu_731_p2[15]),
        .Q(add_ln700_44_reg_1003[15]),
        .R(1'b0));
  CARRY4 \add_ln700_44_reg_1003_reg[15]_i_1 
       (.CI(\add_ln700_44_reg_1003_reg[11]_i_1_n_0 ),
        .CO({\add_ln700_44_reg_1003_reg[15]_i_1_n_0 ,\add_ln700_44_reg_1003_reg[15]_i_1_n_1 ,\add_ln700_44_reg_1003_reg[15]_i_1_n_2 ,\add_ln700_44_reg_1003_reg[15]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_44_reg_1003[15]_i_2_n_0 ,\add_ln700_44_reg_1003[15]_i_3_n_0 ,\add_ln700_44_reg_1003[15]_i_4_n_0 ,\add_ln700_44_reg_1003[15]_i_5_n_0 }),
        .O(add_ln700_44_fu_731_p2[15:12]),
        .S({\add_ln700_44_reg_1003[15]_i_6_n_0 ,\add_ln700_44_reg_1003[15]_i_7_n_0 ,\add_ln700_44_reg_1003[15]_i_8_n_0 ,\add_ln700_44_reg_1003[15]_i_9_n_0 }));
  CARRY4 \add_ln700_44_reg_1003_reg[15]_i_10 
       (.CI(\add_ln700_44_reg_1003_reg[11]_i_10_n_0 ),
        .CO({\add_ln700_44_reg_1003_reg[15]_i_10_n_0 ,\add_ln700_44_reg_1003_reg[15]_i_10_n_1 ,\add_ln700_44_reg_1003_reg[15]_i_10_n_2 ,\add_ln700_44_reg_1003_reg[15]_i_10_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_44_reg_1003[15]_i_11_n_0 ,\add_ln700_44_reg_1003[15]_i_12_n_0 ,\add_ln700_44_reg_1003[15]_i_13_n_0 ,\add_ln700_44_reg_1003[15]_i_14_n_0 }),
        .O({\add_ln700_44_reg_1003_reg[15]_i_10_n_4 ,\add_ln700_44_reg_1003_reg[15]_i_10_n_5 ,\add_ln700_44_reg_1003_reg[15]_i_10_n_6 ,\add_ln700_44_reg_1003_reg[15]_i_10_n_7 }),
        .S({\add_ln700_44_reg_1003[15]_i_15_n_0 ,\add_ln700_44_reg_1003[15]_i_16_n_0 ,\add_ln700_44_reg_1003[15]_i_17_n_0 ,\add_ln700_44_reg_1003[15]_i_18_n_0 }));
  FDRE \add_ln700_44_reg_1003_reg[16] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_44_fu_731_p2[16]),
        .Q(add_ln700_44_reg_1003[16]),
        .R(1'b0));
  FDRE \add_ln700_44_reg_1003_reg[17] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_44_fu_731_p2[17]),
        .Q(add_ln700_44_reg_1003[17]),
        .R(1'b0));
  FDRE \add_ln700_44_reg_1003_reg[18] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_44_fu_731_p2[18]),
        .Q(add_ln700_44_reg_1003[18]),
        .R(1'b0));
  FDRE \add_ln700_44_reg_1003_reg[19] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_44_fu_731_p2[19]),
        .Q(add_ln700_44_reg_1003[19]),
        .R(1'b0));
  CARRY4 \add_ln700_44_reg_1003_reg[19]_i_1 
       (.CI(\add_ln700_44_reg_1003_reg[15]_i_1_n_0 ),
        .CO({\add_ln700_44_reg_1003_reg[19]_i_1_n_0 ,\add_ln700_44_reg_1003_reg[19]_i_1_n_1 ,\add_ln700_44_reg_1003_reg[19]_i_1_n_2 ,\add_ln700_44_reg_1003_reg[19]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_44_reg_1003[19]_i_2_n_0 ,\add_ln700_44_reg_1003[19]_i_3_n_0 ,\add_ln700_44_reg_1003[19]_i_4_n_0 ,\add_ln700_44_reg_1003[19]_i_5_n_0 }),
        .O(add_ln700_44_fu_731_p2[19:16]),
        .S({\add_ln700_44_reg_1003[19]_i_6_n_0 ,\add_ln700_44_reg_1003[19]_i_7_n_0 ,\add_ln700_44_reg_1003[19]_i_8_n_0 ,\add_ln700_44_reg_1003[19]_i_9_n_0 }));
  CARRY4 \add_ln700_44_reg_1003_reg[19]_i_10 
       (.CI(\add_ln700_44_reg_1003_reg[15]_i_10_n_0 ),
        .CO({\add_ln700_44_reg_1003_reg[19]_i_10_n_0 ,\add_ln700_44_reg_1003_reg[19]_i_10_n_1 ,\add_ln700_44_reg_1003_reg[19]_i_10_n_2 ,\add_ln700_44_reg_1003_reg[19]_i_10_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_44_reg_1003[19]_i_11_n_0 ,\add_ln700_44_reg_1003[19]_i_12_n_0 ,\add_ln700_44_reg_1003[19]_i_13_n_0 ,\add_ln700_44_reg_1003[19]_i_14_n_0 }),
        .O({\add_ln700_44_reg_1003_reg[19]_i_10_n_4 ,\add_ln700_44_reg_1003_reg[19]_i_10_n_5 ,\add_ln700_44_reg_1003_reg[19]_i_10_n_6 ,\add_ln700_44_reg_1003_reg[19]_i_10_n_7 }),
        .S({\add_ln700_44_reg_1003[19]_i_15_n_0 ,\add_ln700_44_reg_1003[19]_i_16_n_0 ,\add_ln700_44_reg_1003[19]_i_17_n_0 ,\add_ln700_44_reg_1003[19]_i_18_n_0 }));
  FDRE \add_ln700_44_reg_1003_reg[1] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_44_fu_731_p2[1]),
        .Q(add_ln700_44_reg_1003[1]),
        .R(1'b0));
  FDRE \add_ln700_44_reg_1003_reg[20] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_44_fu_731_p2[20]),
        .Q(add_ln700_44_reg_1003[20]),
        .R(1'b0));
  FDRE \add_ln700_44_reg_1003_reg[21] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_44_fu_731_p2[21]),
        .Q(add_ln700_44_reg_1003[21]),
        .R(1'b0));
  FDRE \add_ln700_44_reg_1003_reg[22] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_44_fu_731_p2[22]),
        .Q(add_ln700_44_reg_1003[22]),
        .R(1'b0));
  FDRE \add_ln700_44_reg_1003_reg[23] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_44_fu_731_p2[23]),
        .Q(add_ln700_44_reg_1003[23]),
        .R(1'b0));
  CARRY4 \add_ln700_44_reg_1003_reg[23]_i_1 
       (.CI(\add_ln700_44_reg_1003_reg[19]_i_1_n_0 ),
        .CO({\add_ln700_44_reg_1003_reg[23]_i_1_n_0 ,\add_ln700_44_reg_1003_reg[23]_i_1_n_1 ,\add_ln700_44_reg_1003_reg[23]_i_1_n_2 ,\add_ln700_44_reg_1003_reg[23]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_44_reg_1003[23]_i_2_n_0 ,\add_ln700_44_reg_1003[23]_i_3_n_0 ,\add_ln700_44_reg_1003[23]_i_4_n_0 ,\add_ln700_44_reg_1003[23]_i_5_n_0 }),
        .O(add_ln700_44_fu_731_p2[23:20]),
        .S({\add_ln700_44_reg_1003[23]_i_6_n_0 ,\add_ln700_44_reg_1003[23]_i_7_n_0 ,\add_ln700_44_reg_1003[23]_i_8_n_0 ,\add_ln700_44_reg_1003[23]_i_9_n_0 }));
  CARRY4 \add_ln700_44_reg_1003_reg[23]_i_10 
       (.CI(\add_ln700_44_reg_1003_reg[19]_i_10_n_0 ),
        .CO({\add_ln700_44_reg_1003_reg[23]_i_10_n_0 ,\add_ln700_44_reg_1003_reg[23]_i_10_n_1 ,\add_ln700_44_reg_1003_reg[23]_i_10_n_2 ,\add_ln700_44_reg_1003_reg[23]_i_10_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_44_reg_1003[23]_i_11_n_0 ,\add_ln700_44_reg_1003[23]_i_12_n_0 ,\add_ln700_44_reg_1003[23]_i_13_n_0 ,\add_ln700_44_reg_1003[23]_i_14_n_0 }),
        .O({\add_ln700_44_reg_1003_reg[23]_i_10_n_4 ,\add_ln700_44_reg_1003_reg[23]_i_10_n_5 ,\add_ln700_44_reg_1003_reg[23]_i_10_n_6 ,\add_ln700_44_reg_1003_reg[23]_i_10_n_7 }),
        .S({\add_ln700_44_reg_1003[23]_i_15_n_0 ,\add_ln700_44_reg_1003[23]_i_16_n_0 ,\add_ln700_44_reg_1003[23]_i_17_n_0 ,\add_ln700_44_reg_1003[23]_i_18_n_0 }));
  FDRE \add_ln700_44_reg_1003_reg[24] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_44_fu_731_p2[24]),
        .Q(add_ln700_44_reg_1003[24]),
        .R(1'b0));
  FDRE \add_ln700_44_reg_1003_reg[25] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_44_fu_731_p2[25]),
        .Q(add_ln700_44_reg_1003[25]),
        .R(1'b0));
  FDRE \add_ln700_44_reg_1003_reg[26] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_44_fu_731_p2[26]),
        .Q(add_ln700_44_reg_1003[26]),
        .R(1'b0));
  FDRE \add_ln700_44_reg_1003_reg[27] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_44_fu_731_p2[27]),
        .Q(add_ln700_44_reg_1003[27]),
        .R(1'b0));
  CARRY4 \add_ln700_44_reg_1003_reg[27]_i_1 
       (.CI(\add_ln700_44_reg_1003_reg[23]_i_1_n_0 ),
        .CO({\add_ln700_44_reg_1003_reg[27]_i_1_n_0 ,\add_ln700_44_reg_1003_reg[27]_i_1_n_1 ,\add_ln700_44_reg_1003_reg[27]_i_1_n_2 ,\add_ln700_44_reg_1003_reg[27]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_44_reg_1003[27]_i_2_n_0 ,\add_ln700_44_reg_1003[27]_i_3_n_0 ,\add_ln700_44_reg_1003[27]_i_4_n_0 ,\add_ln700_44_reg_1003[27]_i_5_n_0 }),
        .O(add_ln700_44_fu_731_p2[27:24]),
        .S({\add_ln700_44_reg_1003[27]_i_6_n_0 ,\add_ln700_44_reg_1003[27]_i_7_n_0 ,\add_ln700_44_reg_1003[27]_i_8_n_0 ,\add_ln700_44_reg_1003[27]_i_9_n_0 }));
  CARRY4 \add_ln700_44_reg_1003_reg[27]_i_10 
       (.CI(\add_ln700_44_reg_1003_reg[23]_i_10_n_0 ),
        .CO({\add_ln700_44_reg_1003_reg[27]_i_10_n_0 ,\add_ln700_44_reg_1003_reg[27]_i_10_n_1 ,\add_ln700_44_reg_1003_reg[27]_i_10_n_2 ,\add_ln700_44_reg_1003_reg[27]_i_10_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_44_reg_1003[27]_i_11_n_0 ,\add_ln700_44_reg_1003[27]_i_12_n_0 ,\add_ln700_44_reg_1003[27]_i_13_n_0 ,\add_ln700_44_reg_1003[27]_i_14_n_0 }),
        .O({\add_ln700_44_reg_1003_reg[27]_i_10_n_4 ,\add_ln700_44_reg_1003_reg[27]_i_10_n_5 ,\add_ln700_44_reg_1003_reg[27]_i_10_n_6 ,\add_ln700_44_reg_1003_reg[27]_i_10_n_7 }),
        .S({\add_ln700_44_reg_1003[27]_i_15_n_0 ,\add_ln700_44_reg_1003[27]_i_16_n_0 ,\add_ln700_44_reg_1003[27]_i_17_n_0 ,\add_ln700_44_reg_1003[27]_i_18_n_0 }));
  FDRE \add_ln700_44_reg_1003_reg[28] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_44_fu_731_p2[28]),
        .Q(add_ln700_44_reg_1003[28]),
        .R(1'b0));
  FDRE \add_ln700_44_reg_1003_reg[29] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_44_fu_731_p2[29]),
        .Q(add_ln700_44_reg_1003[29]),
        .R(1'b0));
  FDRE \add_ln700_44_reg_1003_reg[2] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_44_fu_731_p2[2]),
        .Q(add_ln700_44_reg_1003[2]),
        .R(1'b0));
  FDRE \add_ln700_44_reg_1003_reg[30] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_44_fu_731_p2[30]),
        .Q(add_ln700_44_reg_1003[30]),
        .R(1'b0));
  FDRE \add_ln700_44_reg_1003_reg[31] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_44_fu_731_p2[31]),
        .Q(add_ln700_44_reg_1003[31]),
        .R(1'b0));
  CARRY4 \add_ln700_44_reg_1003_reg[31]_i_1 
       (.CI(\add_ln700_44_reg_1003_reg[27]_i_1_n_0 ),
        .CO({\NLW_add_ln700_44_reg_1003_reg[31]_i_1_CO_UNCONNECTED [3],\add_ln700_44_reg_1003_reg[31]_i_1_n_1 ,\add_ln700_44_reg_1003_reg[31]_i_1_n_2 ,\add_ln700_44_reg_1003_reg[31]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,\add_ln700_44_reg_1003[31]_i_2_n_0 ,\add_ln700_44_reg_1003[31]_i_3_n_0 ,\add_ln700_44_reg_1003[31]_i_4_n_0 }),
        .O(add_ln700_44_fu_731_p2[31:28]),
        .S({\add_ln700_44_reg_1003[31]_i_5_n_0 ,\add_ln700_44_reg_1003[31]_i_6_n_0 ,\add_ln700_44_reg_1003[31]_i_7_n_0 ,\add_ln700_44_reg_1003[31]_i_8_n_0 }));
  CARRY4 \add_ln700_44_reg_1003_reg[31]_i_10 
       (.CI(\add_ln700_44_reg_1003_reg[27]_i_10_n_0 ),
        .CO({\add_ln700_44_reg_1003_reg[31]_i_10_n_0 ,\add_ln700_44_reg_1003_reg[31]_i_10_n_1 ,\add_ln700_44_reg_1003_reg[31]_i_10_n_2 ,\add_ln700_44_reg_1003_reg[31]_i_10_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_44_reg_1003[31]_i_18_n_0 ,\add_ln700_44_reg_1003[31]_i_19_n_0 ,\add_ln700_44_reg_1003[31]_i_20_n_0 ,\add_ln700_44_reg_1003[31]_i_21_n_0 }),
        .O({\add_ln700_44_reg_1003_reg[31]_i_10_n_4 ,\add_ln700_44_reg_1003_reg[31]_i_10_n_5 ,\add_ln700_44_reg_1003_reg[31]_i_10_n_6 ,\add_ln700_44_reg_1003_reg[31]_i_10_n_7 }),
        .S({\add_ln700_44_reg_1003[31]_i_22_n_0 ,\add_ln700_44_reg_1003[31]_i_23_n_0 ,\add_ln700_44_reg_1003[31]_i_24_n_0 ,\add_ln700_44_reg_1003[31]_i_25_n_0 }));
  CARRY4 \add_ln700_44_reg_1003_reg[31]_i_9 
       (.CI(\add_ln700_44_reg_1003_reg[31]_i_10_n_0 ),
        .CO({\NLW_add_ln700_44_reg_1003_reg[31]_i_9_CO_UNCONNECTED [3],\add_ln700_44_reg_1003_reg[31]_i_9_n_1 ,\add_ln700_44_reg_1003_reg[31]_i_9_n_2 ,\add_ln700_44_reg_1003_reg[31]_i_9_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,\add_ln700_44_reg_1003[31]_i_11_n_0 ,\add_ln700_44_reg_1003[31]_i_12_n_0 ,\add_ln700_44_reg_1003[31]_i_13_n_0 }),
        .O({\add_ln700_44_reg_1003_reg[31]_i_9_n_4 ,\add_ln700_44_reg_1003_reg[31]_i_9_n_5 ,\add_ln700_44_reg_1003_reg[31]_i_9_n_6 ,\add_ln700_44_reg_1003_reg[31]_i_9_n_7 }),
        .S({\add_ln700_44_reg_1003[31]_i_14_n_0 ,\add_ln700_44_reg_1003[31]_i_15_n_0 ,\add_ln700_44_reg_1003[31]_i_16_n_0 ,\add_ln700_44_reg_1003[31]_i_17_n_0 }));
  FDRE \add_ln700_44_reg_1003_reg[3] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_44_fu_731_p2[3]),
        .Q(add_ln700_44_reg_1003[3]),
        .R(1'b0));
  CARRY4 \add_ln700_44_reg_1003_reg[3]_i_1 
       (.CI(1'b0),
        .CO({\add_ln700_44_reg_1003_reg[3]_i_1_n_0 ,\add_ln700_44_reg_1003_reg[3]_i_1_n_1 ,\add_ln700_44_reg_1003_reg[3]_i_1_n_2 ,\add_ln700_44_reg_1003_reg[3]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_44_reg_1003[3]_i_2_n_0 ,\add_ln700_44_reg_1003_reg[3]_i_3_n_5 ,\add_ln700_44_reg_1003_reg[3]_i_3_n_6 ,\add_ln700_44_reg_1003_reg[3]_i_3_n_7 }),
        .O(add_ln700_44_fu_731_p2[3:0]),
        .S({\add_ln700_44_reg_1003[3]_i_4_n_0 ,\add_ln700_44_reg_1003[3]_i_5_n_0 ,\add_ln700_44_reg_1003[3]_i_6_n_0 ,\add_ln700_44_reg_1003[3]_i_7_n_0 }));
  CARRY4 \add_ln700_44_reg_1003_reg[3]_i_3 
       (.CI(1'b0),
        .CO({\add_ln700_44_reg_1003_reg[3]_i_3_n_0 ,\add_ln700_44_reg_1003_reg[3]_i_3_n_1 ,\add_ln700_44_reg_1003_reg[3]_i_3_n_2 ,\add_ln700_44_reg_1003_reg[3]_i_3_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_44_reg_1003[3]_i_8_n_0 ,\add_ln700_44_reg_1003[3]_i_9_n_0 ,\add_ln700_44_reg_1003[3]_i_10_n_0 ,add_ln700_33_reg_953_reg_n_105}),
        .O({\add_ln700_44_reg_1003_reg[3]_i_3_n_4 ,\add_ln700_44_reg_1003_reg[3]_i_3_n_5 ,\add_ln700_44_reg_1003_reg[3]_i_3_n_6 ,\add_ln700_44_reg_1003_reg[3]_i_3_n_7 }),
        .S({\add_ln700_44_reg_1003[3]_i_11_n_0 ,\add_ln700_44_reg_1003[3]_i_12_n_0 ,\add_ln700_44_reg_1003[3]_i_13_n_0 ,\add_ln700_44_reg_1003[3]_i_14_n_0 }));
  FDRE \add_ln700_44_reg_1003_reg[4] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_44_fu_731_p2[4]),
        .Q(add_ln700_44_reg_1003[4]),
        .R(1'b0));
  FDRE \add_ln700_44_reg_1003_reg[5] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_44_fu_731_p2[5]),
        .Q(add_ln700_44_reg_1003[5]),
        .R(1'b0));
  FDRE \add_ln700_44_reg_1003_reg[6] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_44_fu_731_p2[6]),
        .Q(add_ln700_44_reg_1003[6]),
        .R(1'b0));
  FDRE \add_ln700_44_reg_1003_reg[7] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_44_fu_731_p2[7]),
        .Q(add_ln700_44_reg_1003[7]),
        .R(1'b0));
  CARRY4 \add_ln700_44_reg_1003_reg[7]_i_1 
       (.CI(\add_ln700_44_reg_1003_reg[3]_i_1_n_0 ),
        .CO({\add_ln700_44_reg_1003_reg[7]_i_1_n_0 ,\add_ln700_44_reg_1003_reg[7]_i_1_n_1 ,\add_ln700_44_reg_1003_reg[7]_i_1_n_2 ,\add_ln700_44_reg_1003_reg[7]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_44_reg_1003[7]_i_2_n_0 ,\add_ln700_44_reg_1003[7]_i_3_n_0 ,\add_ln700_44_reg_1003[7]_i_4_n_0 ,\add_ln700_44_reg_1003[7]_i_5_n_0 }),
        .O(add_ln700_44_fu_731_p2[7:4]),
        .S({\add_ln700_44_reg_1003[7]_i_6_n_0 ,\add_ln700_44_reg_1003[7]_i_7_n_0 ,\add_ln700_44_reg_1003[7]_i_8_n_0 ,\add_ln700_44_reg_1003[7]_i_9_n_0 }));
  FDRE \add_ln700_44_reg_1003_reg[8] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_44_fu_731_p2[8]),
        .Q(add_ln700_44_reg_1003[8]),
        .R(1'b0));
  FDRE \add_ln700_44_reg_1003_reg[9] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_44_fu_731_p2[9]),
        .Q(add_ln700_44_reg_1003[9]),
        .R(1'b0));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_47_reg_973[11]_i_10 
       (.I0(mul_ln700_50_reg_883_reg_n_95),
        .I1(mul_ln700_49_reg_878_reg_n_95),
        .I2(mul_ln700_47_reg_868_reg_n_95),
        .O(\add_ln700_47_reg_973[11]_i_10_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_47_reg_973[11]_i_11 
       (.I0(mul_ln700_50_reg_883_reg_n_96),
        .I1(mul_ln700_49_reg_878_reg_n_96),
        .I2(mul_ln700_47_reg_868_reg_n_96),
        .O(\add_ln700_47_reg_973[11]_i_11_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_47_reg_973[11]_i_12 
       (.I0(mul_ln700_50_reg_883_reg_n_97),
        .I1(mul_ln700_49_reg_878_reg_n_97),
        .I2(mul_ln700_47_reg_868_reg_n_97),
        .O(\add_ln700_47_reg_973[11]_i_12_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_47_reg_973[11]_i_13 
       (.I0(mul_ln700_50_reg_883_reg_n_98),
        .I1(mul_ln700_49_reg_878_reg_n_98),
        .I2(mul_ln700_47_reg_868_reg_n_98),
        .O(\add_ln700_47_reg_973[11]_i_13_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_47_reg_973[11]_i_2 
       (.I0(mul_ln700_48_reg_873_reg_n_95),
        .I1(\add_ln700_47_reg_973[11]_i_10_n_0 ),
        .I2(mul_ln700_50_reg_883_reg_n_96),
        .I3(mul_ln700_47_reg_868_reg_n_96),
        .I4(mul_ln700_49_reg_878_reg_n_96),
        .O(\add_ln700_47_reg_973[11]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_47_reg_973[11]_i_3 
       (.I0(mul_ln700_48_reg_873_reg_n_96),
        .I1(\add_ln700_47_reg_973[11]_i_11_n_0 ),
        .I2(mul_ln700_50_reg_883_reg_n_97),
        .I3(mul_ln700_47_reg_868_reg_n_97),
        .I4(mul_ln700_49_reg_878_reg_n_97),
        .O(\add_ln700_47_reg_973[11]_i_3_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_47_reg_973[11]_i_4 
       (.I0(mul_ln700_48_reg_873_reg_n_97),
        .I1(\add_ln700_47_reg_973[11]_i_12_n_0 ),
        .I2(mul_ln700_50_reg_883_reg_n_98),
        .I3(mul_ln700_47_reg_868_reg_n_98),
        .I4(mul_ln700_49_reg_878_reg_n_98),
        .O(\add_ln700_47_reg_973[11]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_47_reg_973[11]_i_5 
       (.I0(mul_ln700_48_reg_873_reg_n_98),
        .I1(\add_ln700_47_reg_973[11]_i_13_n_0 ),
        .I2(mul_ln700_50_reg_883_reg_n_99),
        .I3(mul_ln700_47_reg_868_reg_n_99),
        .I4(mul_ln700_49_reg_878_reg_n_99),
        .O(\add_ln700_47_reg_973[11]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_47_reg_973[11]_i_6 
       (.I0(\add_ln700_47_reg_973[11]_i_2_n_0 ),
        .I1(\add_ln700_47_reg_973[15]_i_13_n_0 ),
        .I2(mul_ln700_48_reg_873_reg_n_94),
        .I3(mul_ln700_49_reg_878_reg_n_95),
        .I4(mul_ln700_47_reg_868_reg_n_95),
        .I5(mul_ln700_50_reg_883_reg_n_95),
        .O(\add_ln700_47_reg_973[11]_i_6_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_47_reg_973[11]_i_7 
       (.I0(\add_ln700_47_reg_973[11]_i_3_n_0 ),
        .I1(\add_ln700_47_reg_973[11]_i_10_n_0 ),
        .I2(mul_ln700_48_reg_873_reg_n_95),
        .I3(mul_ln700_49_reg_878_reg_n_96),
        .I4(mul_ln700_47_reg_868_reg_n_96),
        .I5(mul_ln700_50_reg_883_reg_n_96),
        .O(\add_ln700_47_reg_973[11]_i_7_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_47_reg_973[11]_i_8 
       (.I0(\add_ln700_47_reg_973[11]_i_4_n_0 ),
        .I1(\add_ln700_47_reg_973[11]_i_11_n_0 ),
        .I2(mul_ln700_48_reg_873_reg_n_96),
        .I3(mul_ln700_49_reg_878_reg_n_97),
        .I4(mul_ln700_47_reg_868_reg_n_97),
        .I5(mul_ln700_50_reg_883_reg_n_97),
        .O(\add_ln700_47_reg_973[11]_i_8_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_47_reg_973[11]_i_9 
       (.I0(\add_ln700_47_reg_973[11]_i_5_n_0 ),
        .I1(\add_ln700_47_reg_973[11]_i_12_n_0 ),
        .I2(mul_ln700_48_reg_873_reg_n_97),
        .I3(mul_ln700_49_reg_878_reg_n_98),
        .I4(mul_ln700_47_reg_868_reg_n_98),
        .I5(mul_ln700_50_reg_883_reg_n_98),
        .O(\add_ln700_47_reg_973[11]_i_9_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_47_reg_973[15]_i_10 
       (.I0(mul_ln700_50_reg_883_reg_n_91),
        .I1(mul_ln700_49_reg_878_reg_n_91),
        .I2(mul_ln700_47_reg_868_reg_n_91),
        .O(\add_ln700_47_reg_973[15]_i_10_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_47_reg_973[15]_i_11 
       (.I0(mul_ln700_50_reg_883_reg_n_92),
        .I1(mul_ln700_49_reg_878_reg_n_92),
        .I2(mul_ln700_47_reg_868_reg_n_92),
        .O(\add_ln700_47_reg_973[15]_i_11_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_47_reg_973[15]_i_12 
       (.I0(mul_ln700_50_reg_883_reg_n_93),
        .I1(mul_ln700_49_reg_878_reg_n_93),
        .I2(mul_ln700_47_reg_868_reg_n_93),
        .O(\add_ln700_47_reg_973[15]_i_12_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_47_reg_973[15]_i_13 
       (.I0(mul_ln700_50_reg_883_reg_n_94),
        .I1(mul_ln700_49_reg_878_reg_n_94),
        .I2(mul_ln700_47_reg_868_reg_n_94),
        .O(\add_ln700_47_reg_973[15]_i_13_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_47_reg_973[15]_i_2 
       (.I0(mul_ln700_48_reg_873_reg_n_91),
        .I1(\add_ln700_47_reg_973[15]_i_10_n_0 ),
        .I2(mul_ln700_50_reg_883_reg_n_92),
        .I3(mul_ln700_47_reg_868_reg_n_92),
        .I4(mul_ln700_49_reg_878_reg_n_92),
        .O(\add_ln700_47_reg_973[15]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_47_reg_973[15]_i_3 
       (.I0(mul_ln700_48_reg_873_reg_n_92),
        .I1(\add_ln700_47_reg_973[15]_i_11_n_0 ),
        .I2(mul_ln700_50_reg_883_reg_n_93),
        .I3(mul_ln700_47_reg_868_reg_n_93),
        .I4(mul_ln700_49_reg_878_reg_n_93),
        .O(\add_ln700_47_reg_973[15]_i_3_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_47_reg_973[15]_i_4 
       (.I0(mul_ln700_48_reg_873_reg_n_93),
        .I1(\add_ln700_47_reg_973[15]_i_12_n_0 ),
        .I2(mul_ln700_50_reg_883_reg_n_94),
        .I3(mul_ln700_47_reg_868_reg_n_94),
        .I4(mul_ln700_49_reg_878_reg_n_94),
        .O(\add_ln700_47_reg_973[15]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_47_reg_973[15]_i_5 
       (.I0(mul_ln700_48_reg_873_reg_n_94),
        .I1(\add_ln700_47_reg_973[15]_i_13_n_0 ),
        .I2(mul_ln700_50_reg_883_reg_n_95),
        .I3(mul_ln700_47_reg_868_reg_n_95),
        .I4(mul_ln700_49_reg_878_reg_n_95),
        .O(\add_ln700_47_reg_973[15]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_47_reg_973[15]_i_6 
       (.I0(\add_ln700_47_reg_973[15]_i_2_n_0 ),
        .I1(\add_ln700_47_reg_973[19]_i_13_n_0 ),
        .I2(mul_ln700_48_reg_873_reg_n_90),
        .I3(mul_ln700_49_reg_878_reg_n_91),
        .I4(mul_ln700_47_reg_868_reg_n_91),
        .I5(mul_ln700_50_reg_883_reg_n_91),
        .O(\add_ln700_47_reg_973[15]_i_6_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_47_reg_973[15]_i_7 
       (.I0(\add_ln700_47_reg_973[15]_i_3_n_0 ),
        .I1(\add_ln700_47_reg_973[15]_i_10_n_0 ),
        .I2(mul_ln700_48_reg_873_reg_n_91),
        .I3(mul_ln700_49_reg_878_reg_n_92),
        .I4(mul_ln700_47_reg_868_reg_n_92),
        .I5(mul_ln700_50_reg_883_reg_n_92),
        .O(\add_ln700_47_reg_973[15]_i_7_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_47_reg_973[15]_i_8 
       (.I0(\add_ln700_47_reg_973[15]_i_4_n_0 ),
        .I1(\add_ln700_47_reg_973[15]_i_11_n_0 ),
        .I2(mul_ln700_48_reg_873_reg_n_92),
        .I3(mul_ln700_49_reg_878_reg_n_93),
        .I4(mul_ln700_47_reg_868_reg_n_93),
        .I5(mul_ln700_50_reg_883_reg_n_93),
        .O(\add_ln700_47_reg_973[15]_i_8_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_47_reg_973[15]_i_9 
       (.I0(\add_ln700_47_reg_973[15]_i_5_n_0 ),
        .I1(\add_ln700_47_reg_973[15]_i_12_n_0 ),
        .I2(mul_ln700_48_reg_873_reg_n_93),
        .I3(mul_ln700_49_reg_878_reg_n_94),
        .I4(mul_ln700_47_reg_868_reg_n_94),
        .I5(mul_ln700_50_reg_883_reg_n_94),
        .O(\add_ln700_47_reg_973[15]_i_9_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_47_reg_973[19]_i_10 
       (.I0(mul_ln700_50_reg_883_reg_n_87),
        .I1(mul_ln700_49_reg_878_reg_n_87),
        .I2(mul_ln700_47_reg_868_reg_n_87),
        .O(\add_ln700_47_reg_973[19]_i_10_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_47_reg_973[19]_i_11 
       (.I0(mul_ln700_50_reg_883_reg_n_88),
        .I1(mul_ln700_49_reg_878_reg_n_88),
        .I2(mul_ln700_47_reg_868_reg_n_88),
        .O(\add_ln700_47_reg_973[19]_i_11_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_47_reg_973[19]_i_12 
       (.I0(mul_ln700_50_reg_883_reg_n_89),
        .I1(mul_ln700_49_reg_878_reg_n_89),
        .I2(mul_ln700_47_reg_868_reg_n_89),
        .O(\add_ln700_47_reg_973[19]_i_12_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_47_reg_973[19]_i_13 
       (.I0(mul_ln700_50_reg_883_reg_n_90),
        .I1(mul_ln700_49_reg_878_reg_n_90),
        .I2(mul_ln700_47_reg_868_reg_n_90),
        .O(\add_ln700_47_reg_973[19]_i_13_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_47_reg_973[19]_i_2 
       (.I0(mul_ln700_48_reg_873_reg_n_87),
        .I1(\add_ln700_47_reg_973[19]_i_10_n_0 ),
        .I2(mul_ln700_50_reg_883_reg_n_88),
        .I3(mul_ln700_47_reg_868_reg_n_88),
        .I4(mul_ln700_49_reg_878_reg_n_88),
        .O(\add_ln700_47_reg_973[19]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_47_reg_973[19]_i_3 
       (.I0(mul_ln700_48_reg_873_reg_n_88),
        .I1(\add_ln700_47_reg_973[19]_i_11_n_0 ),
        .I2(mul_ln700_50_reg_883_reg_n_89),
        .I3(mul_ln700_47_reg_868_reg_n_89),
        .I4(mul_ln700_49_reg_878_reg_n_89),
        .O(\add_ln700_47_reg_973[19]_i_3_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_47_reg_973[19]_i_4 
       (.I0(mul_ln700_48_reg_873_reg_n_89),
        .I1(\add_ln700_47_reg_973[19]_i_12_n_0 ),
        .I2(mul_ln700_50_reg_883_reg_n_90),
        .I3(mul_ln700_47_reg_868_reg_n_90),
        .I4(mul_ln700_49_reg_878_reg_n_90),
        .O(\add_ln700_47_reg_973[19]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_47_reg_973[19]_i_5 
       (.I0(mul_ln700_48_reg_873_reg_n_90),
        .I1(\add_ln700_47_reg_973[19]_i_13_n_0 ),
        .I2(mul_ln700_50_reg_883_reg_n_91),
        .I3(mul_ln700_47_reg_868_reg_n_91),
        .I4(mul_ln700_49_reg_878_reg_n_91),
        .O(\add_ln700_47_reg_973[19]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_47_reg_973[19]_i_6 
       (.I0(\add_ln700_47_reg_973[19]_i_2_n_0 ),
        .I1(\add_ln700_47_reg_973[23]_i_13_n_0 ),
        .I2(mul_ln700_48_reg_873_reg_n_86),
        .I3(mul_ln700_49_reg_878_reg_n_87),
        .I4(mul_ln700_47_reg_868_reg_n_87),
        .I5(mul_ln700_50_reg_883_reg_n_87),
        .O(\add_ln700_47_reg_973[19]_i_6_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_47_reg_973[19]_i_7 
       (.I0(\add_ln700_47_reg_973[19]_i_3_n_0 ),
        .I1(\add_ln700_47_reg_973[19]_i_10_n_0 ),
        .I2(mul_ln700_48_reg_873_reg_n_87),
        .I3(mul_ln700_49_reg_878_reg_n_88),
        .I4(mul_ln700_47_reg_868_reg_n_88),
        .I5(mul_ln700_50_reg_883_reg_n_88),
        .O(\add_ln700_47_reg_973[19]_i_7_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_47_reg_973[19]_i_8 
       (.I0(\add_ln700_47_reg_973[19]_i_4_n_0 ),
        .I1(\add_ln700_47_reg_973[19]_i_11_n_0 ),
        .I2(mul_ln700_48_reg_873_reg_n_88),
        .I3(mul_ln700_49_reg_878_reg_n_89),
        .I4(mul_ln700_47_reg_868_reg_n_89),
        .I5(mul_ln700_50_reg_883_reg_n_89),
        .O(\add_ln700_47_reg_973[19]_i_8_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_47_reg_973[19]_i_9 
       (.I0(\add_ln700_47_reg_973[19]_i_5_n_0 ),
        .I1(\add_ln700_47_reg_973[19]_i_12_n_0 ),
        .I2(mul_ln700_48_reg_873_reg_n_89),
        .I3(mul_ln700_49_reg_878_reg_n_90),
        .I4(mul_ln700_47_reg_868_reg_n_90),
        .I5(mul_ln700_50_reg_883_reg_n_90),
        .O(\add_ln700_47_reg_973[19]_i_9_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_47_reg_973[23]_i_10 
       (.I0(mul_ln700_50_reg_883_reg_n_83),
        .I1(mul_ln700_49_reg_878_reg_n_83),
        .I2(mul_ln700_47_reg_868_reg_n_83),
        .O(\add_ln700_47_reg_973[23]_i_10_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_47_reg_973[23]_i_11 
       (.I0(mul_ln700_50_reg_883_reg_n_84),
        .I1(mul_ln700_49_reg_878_reg_n_84),
        .I2(mul_ln700_47_reg_868_reg_n_84),
        .O(\add_ln700_47_reg_973[23]_i_11_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_47_reg_973[23]_i_12 
       (.I0(mul_ln700_50_reg_883_reg_n_85),
        .I1(mul_ln700_49_reg_878_reg_n_85),
        .I2(mul_ln700_47_reg_868_reg_n_85),
        .O(\add_ln700_47_reg_973[23]_i_12_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_47_reg_973[23]_i_13 
       (.I0(mul_ln700_50_reg_883_reg_n_86),
        .I1(mul_ln700_49_reg_878_reg_n_86),
        .I2(mul_ln700_47_reg_868_reg_n_86),
        .O(\add_ln700_47_reg_973[23]_i_13_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_47_reg_973[23]_i_2 
       (.I0(mul_ln700_48_reg_873_reg_n_83),
        .I1(\add_ln700_47_reg_973[23]_i_10_n_0 ),
        .I2(mul_ln700_50_reg_883_reg_n_84),
        .I3(mul_ln700_47_reg_868_reg_n_84),
        .I4(mul_ln700_49_reg_878_reg_n_84),
        .O(\add_ln700_47_reg_973[23]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_47_reg_973[23]_i_3 
       (.I0(mul_ln700_48_reg_873_reg_n_84),
        .I1(\add_ln700_47_reg_973[23]_i_11_n_0 ),
        .I2(mul_ln700_50_reg_883_reg_n_85),
        .I3(mul_ln700_47_reg_868_reg_n_85),
        .I4(mul_ln700_49_reg_878_reg_n_85),
        .O(\add_ln700_47_reg_973[23]_i_3_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_47_reg_973[23]_i_4 
       (.I0(mul_ln700_48_reg_873_reg_n_85),
        .I1(\add_ln700_47_reg_973[23]_i_12_n_0 ),
        .I2(mul_ln700_50_reg_883_reg_n_86),
        .I3(mul_ln700_47_reg_868_reg_n_86),
        .I4(mul_ln700_49_reg_878_reg_n_86),
        .O(\add_ln700_47_reg_973[23]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_47_reg_973[23]_i_5 
       (.I0(mul_ln700_48_reg_873_reg_n_86),
        .I1(\add_ln700_47_reg_973[23]_i_13_n_0 ),
        .I2(mul_ln700_50_reg_883_reg_n_87),
        .I3(mul_ln700_47_reg_868_reg_n_87),
        .I4(mul_ln700_49_reg_878_reg_n_87),
        .O(\add_ln700_47_reg_973[23]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_47_reg_973[23]_i_6 
       (.I0(\add_ln700_47_reg_973[23]_i_2_n_0 ),
        .I1(\add_ln700_47_reg_973[27]_i_13_n_0 ),
        .I2(mul_ln700_48_reg_873_reg_n_82),
        .I3(mul_ln700_49_reg_878_reg_n_83),
        .I4(mul_ln700_47_reg_868_reg_n_83),
        .I5(mul_ln700_50_reg_883_reg_n_83),
        .O(\add_ln700_47_reg_973[23]_i_6_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_47_reg_973[23]_i_7 
       (.I0(\add_ln700_47_reg_973[23]_i_3_n_0 ),
        .I1(\add_ln700_47_reg_973[23]_i_10_n_0 ),
        .I2(mul_ln700_48_reg_873_reg_n_83),
        .I3(mul_ln700_49_reg_878_reg_n_84),
        .I4(mul_ln700_47_reg_868_reg_n_84),
        .I5(mul_ln700_50_reg_883_reg_n_84),
        .O(\add_ln700_47_reg_973[23]_i_7_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_47_reg_973[23]_i_8 
       (.I0(\add_ln700_47_reg_973[23]_i_4_n_0 ),
        .I1(\add_ln700_47_reg_973[23]_i_11_n_0 ),
        .I2(mul_ln700_48_reg_873_reg_n_84),
        .I3(mul_ln700_49_reg_878_reg_n_85),
        .I4(mul_ln700_47_reg_868_reg_n_85),
        .I5(mul_ln700_50_reg_883_reg_n_85),
        .O(\add_ln700_47_reg_973[23]_i_8_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_47_reg_973[23]_i_9 
       (.I0(\add_ln700_47_reg_973[23]_i_5_n_0 ),
        .I1(\add_ln700_47_reg_973[23]_i_12_n_0 ),
        .I2(mul_ln700_48_reg_873_reg_n_85),
        .I3(mul_ln700_49_reg_878_reg_n_86),
        .I4(mul_ln700_47_reg_868_reg_n_86),
        .I5(mul_ln700_50_reg_883_reg_n_86),
        .O(\add_ln700_47_reg_973[23]_i_9_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_47_reg_973[27]_i_10 
       (.I0(mul_ln700_50_reg_883_reg_n_79),
        .I1(mul_ln700_49_reg_878_reg_n_79),
        .I2(mul_ln700_47_reg_868_reg_n_79),
        .O(\add_ln700_47_reg_973[27]_i_10_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_47_reg_973[27]_i_11 
       (.I0(mul_ln700_50_reg_883_reg_n_80),
        .I1(mul_ln700_49_reg_878_reg_n_80),
        .I2(mul_ln700_47_reg_868_reg_n_80),
        .O(\add_ln700_47_reg_973[27]_i_11_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_47_reg_973[27]_i_12 
       (.I0(mul_ln700_50_reg_883_reg_n_81),
        .I1(mul_ln700_49_reg_878_reg_n_81),
        .I2(mul_ln700_47_reg_868_reg_n_81),
        .O(\add_ln700_47_reg_973[27]_i_12_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_47_reg_973[27]_i_13 
       (.I0(mul_ln700_50_reg_883_reg_n_82),
        .I1(mul_ln700_49_reg_878_reg_n_82),
        .I2(mul_ln700_47_reg_868_reg_n_82),
        .O(\add_ln700_47_reg_973[27]_i_13_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_47_reg_973[27]_i_2 
       (.I0(mul_ln700_48_reg_873_reg_n_79),
        .I1(\add_ln700_47_reg_973[27]_i_10_n_0 ),
        .I2(mul_ln700_50_reg_883_reg_n_80),
        .I3(mul_ln700_47_reg_868_reg_n_80),
        .I4(mul_ln700_49_reg_878_reg_n_80),
        .O(\add_ln700_47_reg_973[27]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_47_reg_973[27]_i_3 
       (.I0(mul_ln700_48_reg_873_reg_n_80),
        .I1(\add_ln700_47_reg_973[27]_i_11_n_0 ),
        .I2(mul_ln700_50_reg_883_reg_n_81),
        .I3(mul_ln700_47_reg_868_reg_n_81),
        .I4(mul_ln700_49_reg_878_reg_n_81),
        .O(\add_ln700_47_reg_973[27]_i_3_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_47_reg_973[27]_i_4 
       (.I0(mul_ln700_48_reg_873_reg_n_81),
        .I1(\add_ln700_47_reg_973[27]_i_12_n_0 ),
        .I2(mul_ln700_50_reg_883_reg_n_82),
        .I3(mul_ln700_47_reg_868_reg_n_82),
        .I4(mul_ln700_49_reg_878_reg_n_82),
        .O(\add_ln700_47_reg_973[27]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_47_reg_973[27]_i_5 
       (.I0(mul_ln700_48_reg_873_reg_n_82),
        .I1(\add_ln700_47_reg_973[27]_i_13_n_0 ),
        .I2(mul_ln700_50_reg_883_reg_n_83),
        .I3(mul_ln700_47_reg_868_reg_n_83),
        .I4(mul_ln700_49_reg_878_reg_n_83),
        .O(\add_ln700_47_reg_973[27]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_47_reg_973[27]_i_6 
       (.I0(\add_ln700_47_reg_973[27]_i_2_n_0 ),
        .I1(\add_ln700_47_reg_973[31]_i_10_n_0 ),
        .I2(mul_ln700_48_reg_873_reg_n_78),
        .I3(mul_ln700_49_reg_878_reg_n_79),
        .I4(mul_ln700_47_reg_868_reg_n_79),
        .I5(mul_ln700_50_reg_883_reg_n_79),
        .O(\add_ln700_47_reg_973[27]_i_6_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_47_reg_973[27]_i_7 
       (.I0(\add_ln700_47_reg_973[27]_i_3_n_0 ),
        .I1(\add_ln700_47_reg_973[27]_i_10_n_0 ),
        .I2(mul_ln700_48_reg_873_reg_n_79),
        .I3(mul_ln700_49_reg_878_reg_n_80),
        .I4(mul_ln700_47_reg_868_reg_n_80),
        .I5(mul_ln700_50_reg_883_reg_n_80),
        .O(\add_ln700_47_reg_973[27]_i_7_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_47_reg_973[27]_i_8 
       (.I0(\add_ln700_47_reg_973[27]_i_4_n_0 ),
        .I1(\add_ln700_47_reg_973[27]_i_11_n_0 ),
        .I2(mul_ln700_48_reg_873_reg_n_80),
        .I3(mul_ln700_49_reg_878_reg_n_81),
        .I4(mul_ln700_47_reg_868_reg_n_81),
        .I5(mul_ln700_50_reg_883_reg_n_81),
        .O(\add_ln700_47_reg_973[27]_i_8_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_47_reg_973[27]_i_9 
       (.I0(\add_ln700_47_reg_973[27]_i_5_n_0 ),
        .I1(\add_ln700_47_reg_973[27]_i_12_n_0 ),
        .I2(mul_ln700_48_reg_873_reg_n_81),
        .I3(mul_ln700_49_reg_878_reg_n_82),
        .I4(mul_ln700_47_reg_868_reg_n_82),
        .I5(mul_ln700_50_reg_883_reg_n_82),
        .O(\add_ln700_47_reg_973[27]_i_9_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair6" *) 
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_47_reg_973[31]_i_10 
       (.I0(mul_ln700_50_reg_883_reg_n_78),
        .I1(mul_ln700_49_reg_878_reg_n_78),
        .I2(mul_ln700_47_reg_868_reg_n_78),
        .O(\add_ln700_47_reg_973[31]_i_10_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair9" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_47_reg_973[31]_i_11 
       (.I0(mul_ln700_49_reg_878_reg_n_77),
        .I1(mul_ln700_47_reg_868_reg_n_77),
        .I2(mul_ln700_50_reg_883_reg_n_77),
        .O(\add_ln700_47_reg_973[31]_i_11_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair6" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_47_reg_973[31]_i_12 
       (.I0(mul_ln700_49_reg_878_reg_n_78),
        .I1(mul_ln700_47_reg_868_reg_n_78),
        .I2(mul_ln700_50_reg_883_reg_n_78),
        .O(\add_ln700_47_reg_973[31]_i_12_n_0 ));
  LUT5 #(
    .INIT(32'h77717111)) 
    \add_ln700_47_reg_973[31]_i_2 
       (.I0(mul_ln700_48_reg_873_reg_n_76),
        .I1(\add_ln700_47_reg_973[31]_i_8_n_0 ),
        .I2(mul_ln700_50_reg_883_reg_n_77),
        .I3(mul_ln700_47_reg_868_reg_n_77),
        .I4(mul_ln700_49_reg_878_reg_n_77),
        .O(\add_ln700_47_reg_973[31]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_47_reg_973[31]_i_3 
       (.I0(mul_ln700_48_reg_873_reg_n_77),
        .I1(\add_ln700_47_reg_973[31]_i_9_n_0 ),
        .I2(mul_ln700_50_reg_883_reg_n_78),
        .I3(mul_ln700_47_reg_868_reg_n_78),
        .I4(mul_ln700_49_reg_878_reg_n_78),
        .O(\add_ln700_47_reg_973[31]_i_3_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_47_reg_973[31]_i_4 
       (.I0(mul_ln700_48_reg_873_reg_n_78),
        .I1(\add_ln700_47_reg_973[31]_i_10_n_0 ),
        .I2(mul_ln700_50_reg_883_reg_n_79),
        .I3(mul_ln700_47_reg_868_reg_n_79),
        .I4(mul_ln700_49_reg_878_reg_n_79),
        .O(\add_ln700_47_reg_973[31]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'h2BBDBDD4)) 
    \add_ln700_47_reg_973[31]_i_5 
       (.I0(\add_ln700_47_reg_973[31]_i_11_n_0 ),
        .I1(mul_ln700_48_reg_873_reg_n_76),
        .I2(mul_ln700_50_reg_883_reg_n_76),
        .I3(mul_ln700_47_reg_868_reg_n_76),
        .I4(mul_ln700_49_reg_878_reg_n_76),
        .O(\add_ln700_47_reg_973[31]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'h17E8E817E81717E8)) 
    \add_ln700_47_reg_973[31]_i_6 
       (.I0(\add_ln700_47_reg_973[31]_i_12_n_0 ),
        .I1(\add_ln700_47_reg_973[31]_i_9_n_0 ),
        .I2(mul_ln700_48_reg_873_reg_n_77),
        .I3(\add_ln700_47_reg_973[31]_i_8_n_0 ),
        .I4(mul_ln700_48_reg_873_reg_n_76),
        .I5(\add_ln700_47_reg_973[31]_i_11_n_0 ),
        .O(\add_ln700_47_reg_973[31]_i_6_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_47_reg_973[31]_i_7 
       (.I0(\add_ln700_47_reg_973[31]_i_4_n_0 ),
        .I1(\add_ln700_47_reg_973[31]_i_9_n_0 ),
        .I2(mul_ln700_48_reg_873_reg_n_77),
        .I3(mul_ln700_49_reg_878_reg_n_78),
        .I4(mul_ln700_47_reg_868_reg_n_78),
        .I5(mul_ln700_50_reg_883_reg_n_78),
        .O(\add_ln700_47_reg_973[31]_i_7_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_47_reg_973[31]_i_8 
       (.I0(mul_ln700_50_reg_883_reg_n_76),
        .I1(mul_ln700_49_reg_878_reg_n_76),
        .I2(mul_ln700_47_reg_868_reg_n_76),
        .O(\add_ln700_47_reg_973[31]_i_8_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair9" *) 
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_47_reg_973[31]_i_9 
       (.I0(mul_ln700_50_reg_883_reg_n_77),
        .I1(mul_ln700_49_reg_878_reg_n_77),
        .I2(mul_ln700_47_reg_868_reg_n_77),
        .O(\add_ln700_47_reg_973[31]_i_9_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_47_reg_973[3]_i_2 
       (.I0(mul_ln700_48_reg_873_reg_n_103),
        .I1(\add_ln700_47_reg_973[3]_i_9_n_0 ),
        .I2(mul_ln700_50_reg_883_reg_n_104),
        .I3(mul_ln700_47_reg_868_reg_n_104),
        .I4(mul_ln700_49_reg_878_reg_n_104),
        .O(\add_ln700_47_reg_973[3]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hE81717E8)) 
    \add_ln700_47_reg_973[3]_i_3 
       (.I0(mul_ln700_50_reg_883_reg_n_104),
        .I1(mul_ln700_47_reg_868_reg_n_104),
        .I2(mul_ln700_49_reg_878_reg_n_104),
        .I3(mul_ln700_48_reg_873_reg_n_103),
        .I4(\add_ln700_47_reg_973[3]_i_9_n_0 ),
        .O(\add_ln700_47_reg_973[3]_i_3_n_0 ));
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_47_reg_973[3]_i_4 
       (.I0(mul_ln700_47_reg_868_reg_n_104),
        .I1(mul_ln700_49_reg_878_reg_n_104),
        .I2(mul_ln700_50_reg_883_reg_n_104),
        .I3(mul_ln700_48_reg_873_reg_n_104),
        .O(\add_ln700_47_reg_973[3]_i_4_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_47_reg_973[3]_i_5 
       (.I0(\add_ln700_47_reg_973[3]_i_2_n_0 ),
        .I1(\add_ln700_47_reg_973[7]_i_13_n_0 ),
        .I2(mul_ln700_48_reg_873_reg_n_102),
        .I3(mul_ln700_49_reg_878_reg_n_103),
        .I4(mul_ln700_47_reg_868_reg_n_103),
        .I5(mul_ln700_50_reg_883_reg_n_103),
        .O(\add_ln700_47_reg_973[3]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'h6999999699969666)) 
    \add_ln700_47_reg_973[3]_i_6 
       (.I0(\add_ln700_47_reg_973[3]_i_9_n_0 ),
        .I1(mul_ln700_48_reg_873_reg_n_103),
        .I2(mul_ln700_50_reg_883_reg_n_104),
        .I3(mul_ln700_49_reg_878_reg_n_104),
        .I4(mul_ln700_47_reg_868_reg_n_104),
        .I5(mul_ln700_48_reg_873_reg_n_104),
        .O(\add_ln700_47_reg_973[3]_i_6_n_0 ));
  LUT4 #(
    .INIT(16'h566A)) 
    \add_ln700_47_reg_973[3]_i_7 
       (.I0(\add_ln700_47_reg_973[3]_i_4_n_0 ),
        .I1(mul_ln700_50_reg_883_reg_n_105),
        .I2(mul_ln700_47_reg_868_reg_n_105),
        .I3(mul_ln700_49_reg_878_reg_n_105),
        .O(\add_ln700_47_reg_973[3]_i_7_n_0 ));
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_47_reg_973[3]_i_8 
       (.I0(mul_ln700_47_reg_868_reg_n_105),
        .I1(mul_ln700_49_reg_878_reg_n_105),
        .I2(mul_ln700_50_reg_883_reg_n_105),
        .I3(mul_ln700_48_reg_873_reg_n_105),
        .O(\add_ln700_47_reg_973[3]_i_8_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_47_reg_973[3]_i_9 
       (.I0(mul_ln700_50_reg_883_reg_n_103),
        .I1(mul_ln700_49_reg_878_reg_n_103),
        .I2(mul_ln700_47_reg_868_reg_n_103),
        .O(\add_ln700_47_reg_973[3]_i_9_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_47_reg_973[7]_i_10 
       (.I0(mul_ln700_50_reg_883_reg_n_99),
        .I1(mul_ln700_49_reg_878_reg_n_99),
        .I2(mul_ln700_47_reg_868_reg_n_99),
        .O(\add_ln700_47_reg_973[7]_i_10_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_47_reg_973[7]_i_11 
       (.I0(mul_ln700_50_reg_883_reg_n_100),
        .I1(mul_ln700_49_reg_878_reg_n_100),
        .I2(mul_ln700_47_reg_868_reg_n_100),
        .O(\add_ln700_47_reg_973[7]_i_11_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_47_reg_973[7]_i_12 
       (.I0(mul_ln700_50_reg_883_reg_n_101),
        .I1(mul_ln700_49_reg_878_reg_n_101),
        .I2(mul_ln700_47_reg_868_reg_n_101),
        .O(\add_ln700_47_reg_973[7]_i_12_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_47_reg_973[7]_i_13 
       (.I0(mul_ln700_50_reg_883_reg_n_102),
        .I1(mul_ln700_49_reg_878_reg_n_102),
        .I2(mul_ln700_47_reg_868_reg_n_102),
        .O(\add_ln700_47_reg_973[7]_i_13_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_47_reg_973[7]_i_2 
       (.I0(mul_ln700_48_reg_873_reg_n_99),
        .I1(\add_ln700_47_reg_973[7]_i_10_n_0 ),
        .I2(mul_ln700_50_reg_883_reg_n_100),
        .I3(mul_ln700_47_reg_868_reg_n_100),
        .I4(mul_ln700_49_reg_878_reg_n_100),
        .O(\add_ln700_47_reg_973[7]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_47_reg_973[7]_i_3 
       (.I0(mul_ln700_48_reg_873_reg_n_100),
        .I1(\add_ln700_47_reg_973[7]_i_11_n_0 ),
        .I2(mul_ln700_50_reg_883_reg_n_101),
        .I3(mul_ln700_47_reg_868_reg_n_101),
        .I4(mul_ln700_49_reg_878_reg_n_101),
        .O(\add_ln700_47_reg_973[7]_i_3_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_47_reg_973[7]_i_4 
       (.I0(mul_ln700_48_reg_873_reg_n_101),
        .I1(\add_ln700_47_reg_973[7]_i_12_n_0 ),
        .I2(mul_ln700_50_reg_883_reg_n_102),
        .I3(mul_ln700_47_reg_868_reg_n_102),
        .I4(mul_ln700_49_reg_878_reg_n_102),
        .O(\add_ln700_47_reg_973[7]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_47_reg_973[7]_i_5 
       (.I0(mul_ln700_48_reg_873_reg_n_102),
        .I1(\add_ln700_47_reg_973[7]_i_13_n_0 ),
        .I2(mul_ln700_50_reg_883_reg_n_103),
        .I3(mul_ln700_47_reg_868_reg_n_103),
        .I4(mul_ln700_49_reg_878_reg_n_103),
        .O(\add_ln700_47_reg_973[7]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_47_reg_973[7]_i_6 
       (.I0(\add_ln700_47_reg_973[7]_i_2_n_0 ),
        .I1(\add_ln700_47_reg_973[11]_i_13_n_0 ),
        .I2(mul_ln700_48_reg_873_reg_n_98),
        .I3(mul_ln700_49_reg_878_reg_n_99),
        .I4(mul_ln700_47_reg_868_reg_n_99),
        .I5(mul_ln700_50_reg_883_reg_n_99),
        .O(\add_ln700_47_reg_973[7]_i_6_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_47_reg_973[7]_i_7 
       (.I0(\add_ln700_47_reg_973[7]_i_3_n_0 ),
        .I1(\add_ln700_47_reg_973[7]_i_10_n_0 ),
        .I2(mul_ln700_48_reg_873_reg_n_99),
        .I3(mul_ln700_49_reg_878_reg_n_100),
        .I4(mul_ln700_47_reg_868_reg_n_100),
        .I5(mul_ln700_50_reg_883_reg_n_100),
        .O(\add_ln700_47_reg_973[7]_i_7_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_47_reg_973[7]_i_8 
       (.I0(\add_ln700_47_reg_973[7]_i_4_n_0 ),
        .I1(\add_ln700_47_reg_973[7]_i_11_n_0 ),
        .I2(mul_ln700_48_reg_873_reg_n_100),
        .I3(mul_ln700_49_reg_878_reg_n_101),
        .I4(mul_ln700_47_reg_868_reg_n_101),
        .I5(mul_ln700_50_reg_883_reg_n_101),
        .O(\add_ln700_47_reg_973[7]_i_8_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_47_reg_973[7]_i_9 
       (.I0(\add_ln700_47_reg_973[7]_i_5_n_0 ),
        .I1(\add_ln700_47_reg_973[7]_i_12_n_0 ),
        .I2(mul_ln700_48_reg_873_reg_n_101),
        .I3(mul_ln700_49_reg_878_reg_n_102),
        .I4(mul_ln700_47_reg_868_reg_n_102),
        .I5(mul_ln700_50_reg_883_reg_n_102),
        .O(\add_ln700_47_reg_973[7]_i_9_n_0 ));
  FDRE \add_ln700_47_reg_973_reg[0] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_47_fu_686_p2[0]),
        .Q(add_ln700_47_reg_973[0]),
        .R(1'b0));
  FDRE \add_ln700_47_reg_973_reg[10] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_47_fu_686_p2[10]),
        .Q(add_ln700_47_reg_973[10]),
        .R(1'b0));
  FDRE \add_ln700_47_reg_973_reg[11] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_47_fu_686_p2[11]),
        .Q(add_ln700_47_reg_973[11]),
        .R(1'b0));
  CARRY4 \add_ln700_47_reg_973_reg[11]_i_1 
       (.CI(\add_ln700_47_reg_973_reg[7]_i_1_n_0 ),
        .CO({\add_ln700_47_reg_973_reg[11]_i_1_n_0 ,\add_ln700_47_reg_973_reg[11]_i_1_n_1 ,\add_ln700_47_reg_973_reg[11]_i_1_n_2 ,\add_ln700_47_reg_973_reg[11]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_47_reg_973[11]_i_2_n_0 ,\add_ln700_47_reg_973[11]_i_3_n_0 ,\add_ln700_47_reg_973[11]_i_4_n_0 ,\add_ln700_47_reg_973[11]_i_5_n_0 }),
        .O(add_ln700_47_fu_686_p2[11:8]),
        .S({\add_ln700_47_reg_973[11]_i_6_n_0 ,\add_ln700_47_reg_973[11]_i_7_n_0 ,\add_ln700_47_reg_973[11]_i_8_n_0 ,\add_ln700_47_reg_973[11]_i_9_n_0 }));
  FDRE \add_ln700_47_reg_973_reg[12] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_47_fu_686_p2[12]),
        .Q(add_ln700_47_reg_973[12]),
        .R(1'b0));
  FDRE \add_ln700_47_reg_973_reg[13] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_47_fu_686_p2[13]),
        .Q(add_ln700_47_reg_973[13]),
        .R(1'b0));
  FDRE \add_ln700_47_reg_973_reg[14] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_47_fu_686_p2[14]),
        .Q(add_ln700_47_reg_973[14]),
        .R(1'b0));
  FDRE \add_ln700_47_reg_973_reg[15] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_47_fu_686_p2[15]),
        .Q(add_ln700_47_reg_973[15]),
        .R(1'b0));
  CARRY4 \add_ln700_47_reg_973_reg[15]_i_1 
       (.CI(\add_ln700_47_reg_973_reg[11]_i_1_n_0 ),
        .CO({\add_ln700_47_reg_973_reg[15]_i_1_n_0 ,\add_ln700_47_reg_973_reg[15]_i_1_n_1 ,\add_ln700_47_reg_973_reg[15]_i_1_n_2 ,\add_ln700_47_reg_973_reg[15]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_47_reg_973[15]_i_2_n_0 ,\add_ln700_47_reg_973[15]_i_3_n_0 ,\add_ln700_47_reg_973[15]_i_4_n_0 ,\add_ln700_47_reg_973[15]_i_5_n_0 }),
        .O(add_ln700_47_fu_686_p2[15:12]),
        .S({\add_ln700_47_reg_973[15]_i_6_n_0 ,\add_ln700_47_reg_973[15]_i_7_n_0 ,\add_ln700_47_reg_973[15]_i_8_n_0 ,\add_ln700_47_reg_973[15]_i_9_n_0 }));
  FDRE \add_ln700_47_reg_973_reg[16] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_47_fu_686_p2[16]),
        .Q(add_ln700_47_reg_973[16]),
        .R(1'b0));
  FDRE \add_ln700_47_reg_973_reg[17] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_47_fu_686_p2[17]),
        .Q(add_ln700_47_reg_973[17]),
        .R(1'b0));
  FDRE \add_ln700_47_reg_973_reg[18] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_47_fu_686_p2[18]),
        .Q(add_ln700_47_reg_973[18]),
        .R(1'b0));
  FDRE \add_ln700_47_reg_973_reg[19] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_47_fu_686_p2[19]),
        .Q(add_ln700_47_reg_973[19]),
        .R(1'b0));
  CARRY4 \add_ln700_47_reg_973_reg[19]_i_1 
       (.CI(\add_ln700_47_reg_973_reg[15]_i_1_n_0 ),
        .CO({\add_ln700_47_reg_973_reg[19]_i_1_n_0 ,\add_ln700_47_reg_973_reg[19]_i_1_n_1 ,\add_ln700_47_reg_973_reg[19]_i_1_n_2 ,\add_ln700_47_reg_973_reg[19]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_47_reg_973[19]_i_2_n_0 ,\add_ln700_47_reg_973[19]_i_3_n_0 ,\add_ln700_47_reg_973[19]_i_4_n_0 ,\add_ln700_47_reg_973[19]_i_5_n_0 }),
        .O(add_ln700_47_fu_686_p2[19:16]),
        .S({\add_ln700_47_reg_973[19]_i_6_n_0 ,\add_ln700_47_reg_973[19]_i_7_n_0 ,\add_ln700_47_reg_973[19]_i_8_n_0 ,\add_ln700_47_reg_973[19]_i_9_n_0 }));
  FDRE \add_ln700_47_reg_973_reg[1] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_47_fu_686_p2[1]),
        .Q(add_ln700_47_reg_973[1]),
        .R(1'b0));
  FDRE \add_ln700_47_reg_973_reg[20] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_47_fu_686_p2[20]),
        .Q(add_ln700_47_reg_973[20]),
        .R(1'b0));
  FDRE \add_ln700_47_reg_973_reg[21] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_47_fu_686_p2[21]),
        .Q(add_ln700_47_reg_973[21]),
        .R(1'b0));
  FDRE \add_ln700_47_reg_973_reg[22] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_47_fu_686_p2[22]),
        .Q(add_ln700_47_reg_973[22]),
        .R(1'b0));
  FDRE \add_ln700_47_reg_973_reg[23] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_47_fu_686_p2[23]),
        .Q(add_ln700_47_reg_973[23]),
        .R(1'b0));
  CARRY4 \add_ln700_47_reg_973_reg[23]_i_1 
       (.CI(\add_ln700_47_reg_973_reg[19]_i_1_n_0 ),
        .CO({\add_ln700_47_reg_973_reg[23]_i_1_n_0 ,\add_ln700_47_reg_973_reg[23]_i_1_n_1 ,\add_ln700_47_reg_973_reg[23]_i_1_n_2 ,\add_ln700_47_reg_973_reg[23]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_47_reg_973[23]_i_2_n_0 ,\add_ln700_47_reg_973[23]_i_3_n_0 ,\add_ln700_47_reg_973[23]_i_4_n_0 ,\add_ln700_47_reg_973[23]_i_5_n_0 }),
        .O(add_ln700_47_fu_686_p2[23:20]),
        .S({\add_ln700_47_reg_973[23]_i_6_n_0 ,\add_ln700_47_reg_973[23]_i_7_n_0 ,\add_ln700_47_reg_973[23]_i_8_n_0 ,\add_ln700_47_reg_973[23]_i_9_n_0 }));
  FDRE \add_ln700_47_reg_973_reg[24] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_47_fu_686_p2[24]),
        .Q(add_ln700_47_reg_973[24]),
        .R(1'b0));
  FDRE \add_ln700_47_reg_973_reg[25] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_47_fu_686_p2[25]),
        .Q(add_ln700_47_reg_973[25]),
        .R(1'b0));
  FDRE \add_ln700_47_reg_973_reg[26] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_47_fu_686_p2[26]),
        .Q(add_ln700_47_reg_973[26]),
        .R(1'b0));
  FDRE \add_ln700_47_reg_973_reg[27] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_47_fu_686_p2[27]),
        .Q(add_ln700_47_reg_973[27]),
        .R(1'b0));
  CARRY4 \add_ln700_47_reg_973_reg[27]_i_1 
       (.CI(\add_ln700_47_reg_973_reg[23]_i_1_n_0 ),
        .CO({\add_ln700_47_reg_973_reg[27]_i_1_n_0 ,\add_ln700_47_reg_973_reg[27]_i_1_n_1 ,\add_ln700_47_reg_973_reg[27]_i_1_n_2 ,\add_ln700_47_reg_973_reg[27]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_47_reg_973[27]_i_2_n_0 ,\add_ln700_47_reg_973[27]_i_3_n_0 ,\add_ln700_47_reg_973[27]_i_4_n_0 ,\add_ln700_47_reg_973[27]_i_5_n_0 }),
        .O(add_ln700_47_fu_686_p2[27:24]),
        .S({\add_ln700_47_reg_973[27]_i_6_n_0 ,\add_ln700_47_reg_973[27]_i_7_n_0 ,\add_ln700_47_reg_973[27]_i_8_n_0 ,\add_ln700_47_reg_973[27]_i_9_n_0 }));
  FDRE \add_ln700_47_reg_973_reg[28] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_47_fu_686_p2[28]),
        .Q(add_ln700_47_reg_973[28]),
        .R(1'b0));
  FDRE \add_ln700_47_reg_973_reg[29] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_47_fu_686_p2[29]),
        .Q(add_ln700_47_reg_973[29]),
        .R(1'b0));
  FDRE \add_ln700_47_reg_973_reg[2] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_47_fu_686_p2[2]),
        .Q(add_ln700_47_reg_973[2]),
        .R(1'b0));
  FDRE \add_ln700_47_reg_973_reg[30] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_47_fu_686_p2[30]),
        .Q(add_ln700_47_reg_973[30]),
        .R(1'b0));
  FDRE \add_ln700_47_reg_973_reg[31] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_47_fu_686_p2[31]),
        .Q(add_ln700_47_reg_973[31]),
        .R(1'b0));
  CARRY4 \add_ln700_47_reg_973_reg[31]_i_1 
       (.CI(\add_ln700_47_reg_973_reg[27]_i_1_n_0 ),
        .CO({\NLW_add_ln700_47_reg_973_reg[31]_i_1_CO_UNCONNECTED [3],\add_ln700_47_reg_973_reg[31]_i_1_n_1 ,\add_ln700_47_reg_973_reg[31]_i_1_n_2 ,\add_ln700_47_reg_973_reg[31]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,\add_ln700_47_reg_973[31]_i_2_n_0 ,\add_ln700_47_reg_973[31]_i_3_n_0 ,\add_ln700_47_reg_973[31]_i_4_n_0 }),
        .O(add_ln700_47_fu_686_p2[31:28]),
        .S({1'b1,\add_ln700_47_reg_973[31]_i_5_n_0 ,\add_ln700_47_reg_973[31]_i_6_n_0 ,\add_ln700_47_reg_973[31]_i_7_n_0 }));
  FDRE \add_ln700_47_reg_973_reg[3] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_47_fu_686_p2[3]),
        .Q(add_ln700_47_reg_973[3]),
        .R(1'b0));
  CARRY4 \add_ln700_47_reg_973_reg[3]_i_1 
       (.CI(1'b0),
        .CO({\add_ln700_47_reg_973_reg[3]_i_1_n_0 ,\add_ln700_47_reg_973_reg[3]_i_1_n_1 ,\add_ln700_47_reg_973_reg[3]_i_1_n_2 ,\add_ln700_47_reg_973_reg[3]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_47_reg_973[3]_i_2_n_0 ,\add_ln700_47_reg_973[3]_i_3_n_0 ,\add_ln700_47_reg_973[3]_i_4_n_0 ,mul_ln700_48_reg_873_reg_n_105}),
        .O(add_ln700_47_fu_686_p2[3:0]),
        .S({\add_ln700_47_reg_973[3]_i_5_n_0 ,\add_ln700_47_reg_973[3]_i_6_n_0 ,\add_ln700_47_reg_973[3]_i_7_n_0 ,\add_ln700_47_reg_973[3]_i_8_n_0 }));
  FDRE \add_ln700_47_reg_973_reg[4] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_47_fu_686_p2[4]),
        .Q(add_ln700_47_reg_973[4]),
        .R(1'b0));
  FDRE \add_ln700_47_reg_973_reg[5] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_47_fu_686_p2[5]),
        .Q(add_ln700_47_reg_973[5]),
        .R(1'b0));
  FDRE \add_ln700_47_reg_973_reg[6] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_47_fu_686_p2[6]),
        .Q(add_ln700_47_reg_973[6]),
        .R(1'b0));
  FDRE \add_ln700_47_reg_973_reg[7] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_47_fu_686_p2[7]),
        .Q(add_ln700_47_reg_973[7]),
        .R(1'b0));
  CARRY4 \add_ln700_47_reg_973_reg[7]_i_1 
       (.CI(\add_ln700_47_reg_973_reg[3]_i_1_n_0 ),
        .CO({\add_ln700_47_reg_973_reg[7]_i_1_n_0 ,\add_ln700_47_reg_973_reg[7]_i_1_n_1 ,\add_ln700_47_reg_973_reg[7]_i_1_n_2 ,\add_ln700_47_reg_973_reg[7]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_47_reg_973[7]_i_2_n_0 ,\add_ln700_47_reg_973[7]_i_3_n_0 ,\add_ln700_47_reg_973[7]_i_4_n_0 ,\add_ln700_47_reg_973[7]_i_5_n_0 }),
        .O(add_ln700_47_fu_686_p2[7:4]),
        .S({\add_ln700_47_reg_973[7]_i_6_n_0 ,\add_ln700_47_reg_973[7]_i_7_n_0 ,\add_ln700_47_reg_973[7]_i_8_n_0 ,\add_ln700_47_reg_973[7]_i_9_n_0 }));
  FDRE \add_ln700_47_reg_973_reg[8] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_47_fu_686_p2[8]),
        .Q(add_ln700_47_reg_973[8]),
        .R(1'b0));
  FDRE \add_ln700_47_reg_973_reg[9] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_47_fu_686_p2[9]),
        .Q(add_ln700_47_reg_973[9]),
        .R(1'b0));
  DSP48E1 #(
    .ACASCREG(2),
    .ADREG(1),
    .ALUMODEREG(0),
    .AREG(2),
    .AUTORESET_PATDET("NO_RESET"),
    .A_INPUT("DIRECT"),
    .BCASCREG(0),
    .BREG(0),
    .B_INPUT("DIRECT"),
    .CARRYINREG(0),
    .CARRYINSELREG(0),
    .CREG(0),
    .DREG(1),
    .INMODEREG(0),
    .MASK(48'h3FFFFFFFFFFF),
    .MREG(1),
    .OPMODEREG(0),
    .PATTERN(48'h000000000000),
    .PREG(1),
    .SEL_MASK("MASK"),
    .SEL_PATTERN("PATTERN"),
    .USE_DPORT("FALSE"),
    .USE_MULT("MULTIPLY"),
    .USE_PATTERN_DETECT("NO_PATDET"),
    .USE_SIMD("ONE48")) 
    add_ln700_48_reg_978_reg
       (.A({\shift_reg_V_7_reg[15]_srl3_n_0 ,\shift_reg_V_7_reg[15]_srl3_n_0 ,\shift_reg_V_7_reg[15]_srl3_n_0 ,\shift_reg_V_7_reg[15]_srl3_n_0 ,\shift_reg_V_7_reg[15]_srl3_n_0 ,\shift_reg_V_7_reg[15]_srl3_n_0 ,\shift_reg_V_7_reg[15]_srl3_n_0 ,\shift_reg_V_7_reg[15]_srl3_n_0 ,\shift_reg_V_7_reg[15]_srl3_n_0 ,\shift_reg_V_7_reg[15]_srl3_n_0 ,\shift_reg_V_7_reg[15]_srl3_n_0 ,\shift_reg_V_7_reg[15]_srl3_n_0 ,\shift_reg_V_7_reg[15]_srl3_n_0 ,\shift_reg_V_7_reg[15]_srl3_n_0 ,\shift_reg_V_7_reg[15]_srl3_n_0 ,\shift_reg_V_7_reg[14]_srl3_n_0 ,\shift_reg_V_7_reg[13]_srl3_n_0 ,\shift_reg_V_7_reg[12]_srl3_n_0 ,\shift_reg_V_7_reg[11]_srl3_n_0 ,\shift_reg_V_7_reg[10]_srl3_n_0 ,\shift_reg_V_7_reg[9]_srl3_n_0 ,\shift_reg_V_7_reg[8]_srl3_n_0 ,\shift_reg_V_7_reg[7]_srl3_n_0 ,\shift_reg_V_7_reg[6]_srl3_n_0 ,\shift_reg_V_7_reg[5]_srl3_n_0 ,\shift_reg_V_7_reg[4]_srl3_n_0 ,\shift_reg_V_7_reg[3]_srl3_n_0 ,\shift_reg_V_7_reg[2]_srl3_n_0 ,\shift_reg_V_7_reg[1]_srl3_n_0 ,\shift_reg_V_7_reg[0]_srl3_n_0 }),
        .ACIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .ACOUT(NLW_add_ln700_48_reg_978_reg_ACOUT_UNCONNECTED[29:0]),
        .ALUMODE({1'b0,1'b0,1'b0,1'b0}),
        .B({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b1,1'b1,1'b0,1'b0,1'b1,1'b0,1'b0,1'b0,1'b0,1'b0,1'b1,1'b1}),
        .BCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .BCOUT(NLW_add_ln700_48_reg_978_reg_BCOUT_UNCONNECTED[17:0]),
        .C({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,mul_ln700_51_reg_888_reg_n_76,mul_ln700_51_reg_888_reg_n_76,mul_ln700_51_reg_888_reg_n_76,mul_ln700_51_reg_888_reg_n_77,mul_ln700_51_reg_888_reg_n_78,mul_ln700_51_reg_888_reg_n_79,mul_ln700_51_reg_888_reg_n_80,mul_ln700_51_reg_888_reg_n_81,mul_ln700_51_reg_888_reg_n_82,mul_ln700_51_reg_888_reg_n_83,mul_ln700_51_reg_888_reg_n_84,mul_ln700_51_reg_888_reg_n_85,mul_ln700_51_reg_888_reg_n_86,mul_ln700_51_reg_888_reg_n_87,mul_ln700_51_reg_888_reg_n_88,mul_ln700_51_reg_888_reg_n_89,mul_ln700_51_reg_888_reg_n_90,mul_ln700_51_reg_888_reg_n_91,mul_ln700_51_reg_888_reg_n_92,mul_ln700_51_reg_888_reg_n_93,mul_ln700_51_reg_888_reg_n_94,mul_ln700_51_reg_888_reg_n_95,mul_ln700_51_reg_888_reg_n_96,mul_ln700_51_reg_888_reg_n_97,mul_ln700_51_reg_888_reg_n_98,mul_ln700_51_reg_888_reg_n_99,mul_ln700_51_reg_888_reg_n_100,mul_ln700_51_reg_888_reg_n_101,mul_ln700_51_reg_888_reg_n_102,mul_ln700_51_reg_888_reg_n_103,1'b0,1'b0}),
        .CARRYCASCIN(1'b0),
        .CARRYCASCOUT(NLW_add_ln700_48_reg_978_reg_CARRYCASCOUT_UNCONNECTED),
        .CARRYIN(1'b0),
        .CARRYINSEL({1'b0,1'b0,1'b0}),
        .CARRYOUT(NLW_add_ln700_48_reg_978_reg_CARRYOUT_UNCONNECTED[3:0]),
        .CEA1(fir_filter_a_U0_ap_start),
        .CEA2(fir_filter_a_U0_ap_start),
        .CEAD(1'b0),
        .CEALUMODE(1'b0),
        .CEB1(1'b0),
        .CEB2(1'b0),
        .CEC(1'b0),
        .CECARRYIN(1'b0),
        .CECTRL(1'b0),
        .CED(1'b0),
        .CEINMODE(1'b0),
        .CEM(1'b1),
        .CEP(1'b1),
        .CLK(ap_clk),
        .D({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .INMODE({1'b0,1'b0,1'b0,1'b0,1'b0}),
        .MULTSIGNIN(1'b0),
        .MULTSIGNOUT(NLW_add_ln700_48_reg_978_reg_MULTSIGNOUT_UNCONNECTED),
        .OPMODE({1'b0,1'b1,1'b1,1'b0,1'b1,1'b0,1'b1}),
        .OVERFLOW(NLW_add_ln700_48_reg_978_reg_OVERFLOW_UNCONNECTED),
        .P({NLW_add_ln700_48_reg_978_reg_P_UNCONNECTED[47:32],add_ln700_48_reg_978_reg__0}),
        .PATTERNBDETECT(NLW_add_ln700_48_reg_978_reg_PATTERNBDETECT_UNCONNECTED),
        .PATTERNDETECT(NLW_add_ln700_48_reg_978_reg_PATTERNDETECT_UNCONNECTED),
        .PCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .PCOUT(NLW_add_ln700_48_reg_978_reg_PCOUT_UNCONNECTED[47:0]),
        .RSTA(1'b0),
        .RSTALLCARRYIN(1'b0),
        .RSTALUMODE(1'b0),
        .RSTB(1'b0),
        .RSTC(1'b0),
        .RSTCTRL(1'b0),
        .RSTD(1'b0),
        .RSTINMODE(1'b0),
        .RSTM(1'b0),
        .RSTP(1'b0),
        .UNDERFLOW(NLW_add_ln700_48_reg_978_reg_UNDERFLOW_UNCONNECTED));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_49_reg_983[13]_i_2 
       (.I0(mul_ln700_54_reg_903_reg_n_92),
        .I1(mul_ln700_53_reg_898_reg_n_92),
        .O(\add_ln700_49_reg_983[13]_i_2_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_49_reg_983[13]_i_3 
       (.I0(mul_ln700_54_reg_903_reg_n_93),
        .I1(mul_ln700_53_reg_898_reg_n_93),
        .O(\add_ln700_49_reg_983[13]_i_3_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_49_reg_983[13]_i_4 
       (.I0(mul_ln700_54_reg_903_reg_n_94),
        .I1(mul_ln700_53_reg_898_reg_n_94),
        .O(\add_ln700_49_reg_983[13]_i_4_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_49_reg_983[13]_i_5 
       (.I0(mul_ln700_54_reg_903_reg_n_95),
        .I1(mul_ln700_53_reg_898_reg_n_95),
        .O(\add_ln700_49_reg_983[13]_i_5_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_49_reg_983[17]_i_2 
       (.I0(mul_ln700_54_reg_903_reg_n_88),
        .I1(mul_ln700_53_reg_898_reg_n_88),
        .O(\add_ln700_49_reg_983[17]_i_2_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_49_reg_983[17]_i_3 
       (.I0(mul_ln700_54_reg_903_reg_n_89),
        .I1(mul_ln700_53_reg_898_reg_n_89),
        .O(\add_ln700_49_reg_983[17]_i_3_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_49_reg_983[17]_i_4 
       (.I0(mul_ln700_54_reg_903_reg_n_90),
        .I1(mul_ln700_53_reg_898_reg_n_90),
        .O(\add_ln700_49_reg_983[17]_i_4_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_49_reg_983[17]_i_5 
       (.I0(mul_ln700_54_reg_903_reg_n_91),
        .I1(mul_ln700_53_reg_898_reg_n_91),
        .O(\add_ln700_49_reg_983[17]_i_5_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_49_reg_983[21]_i_2 
       (.I0(mul_ln700_54_reg_903_reg_n_84),
        .I1(mul_ln700_53_reg_898_reg_n_84),
        .O(\add_ln700_49_reg_983[21]_i_2_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_49_reg_983[21]_i_3 
       (.I0(mul_ln700_54_reg_903_reg_n_85),
        .I1(mul_ln700_53_reg_898_reg_n_85),
        .O(\add_ln700_49_reg_983[21]_i_3_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_49_reg_983[21]_i_4 
       (.I0(mul_ln700_54_reg_903_reg_n_86),
        .I1(mul_ln700_53_reg_898_reg_n_86),
        .O(\add_ln700_49_reg_983[21]_i_4_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_49_reg_983[21]_i_5 
       (.I0(mul_ln700_54_reg_903_reg_n_87),
        .I1(mul_ln700_53_reg_898_reg_n_87),
        .O(\add_ln700_49_reg_983[21]_i_5_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_49_reg_983[25]_i_2 
       (.I0(mul_ln700_54_reg_903_reg_n_80),
        .I1(mul_ln700_53_reg_898_reg_n_80),
        .O(\add_ln700_49_reg_983[25]_i_2_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_49_reg_983[25]_i_3 
       (.I0(mul_ln700_54_reg_903_reg_n_81),
        .I1(mul_ln700_53_reg_898_reg_n_81),
        .O(\add_ln700_49_reg_983[25]_i_3_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_49_reg_983[25]_i_4 
       (.I0(mul_ln700_54_reg_903_reg_n_82),
        .I1(mul_ln700_53_reg_898_reg_n_82),
        .O(\add_ln700_49_reg_983[25]_i_4_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_49_reg_983[25]_i_5 
       (.I0(mul_ln700_54_reg_903_reg_n_83),
        .I1(mul_ln700_53_reg_898_reg_n_83),
        .O(\add_ln700_49_reg_983[25]_i_5_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_49_reg_983[2]_i_1 
       (.I0(mul_ln700_54_reg_903_reg_n_103),
        .I1(mul_ln700_53_reg_898_reg_n_103),
        .O(p_0_in[1]));
  LUT1 #(
    .INIT(2'h1)) 
    \add_ln700_49_reg_983[31]_i_2 
       (.I0(mul_ln700_53_reg_898_reg_n_78),
        .O(\add_ln700_49_reg_983[31]_i_2_n_0 ));
  LUT2 #(
    .INIT(4'h9)) 
    \add_ln700_49_reg_983[31]_i_3 
       (.I0(mul_ln700_53_reg_898_reg_n_78),
        .I1(mul_ln700_53_reg_898_reg_n_77),
        .O(\add_ln700_49_reg_983[31]_i_3_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_49_reg_983[31]_i_4 
       (.I0(mul_ln700_53_reg_898_reg_n_78),
        .I1(mul_ln700_54_reg_903_reg_n_78),
        .O(\add_ln700_49_reg_983[31]_i_4_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_49_reg_983[31]_i_5 
       (.I0(mul_ln700_54_reg_903_reg_n_79),
        .I1(mul_ln700_53_reg_898_reg_n_79),
        .O(\add_ln700_49_reg_983[31]_i_5_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_49_reg_983[5]_i_2 
       (.I0(mul_ln700_54_reg_903_reg_n_100),
        .I1(mul_ln700_53_reg_898_reg_n_100),
        .O(\add_ln700_49_reg_983[5]_i_2_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_49_reg_983[5]_i_3 
       (.I0(mul_ln700_54_reg_903_reg_n_101),
        .I1(mul_ln700_53_reg_898_reg_n_101),
        .O(\add_ln700_49_reg_983[5]_i_3_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_49_reg_983[5]_i_4 
       (.I0(mul_ln700_54_reg_903_reg_n_102),
        .I1(mul_ln700_53_reg_898_reg_n_102),
        .O(\add_ln700_49_reg_983[5]_i_4_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_49_reg_983[5]_i_5 
       (.I0(mul_ln700_54_reg_903_reg_n_103),
        .I1(mul_ln700_53_reg_898_reg_n_103),
        .O(\add_ln700_49_reg_983[5]_i_5_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_49_reg_983[9]_i_2 
       (.I0(mul_ln700_54_reg_903_reg_n_96),
        .I1(mul_ln700_53_reg_898_reg_n_96),
        .O(\add_ln700_49_reg_983[9]_i_2_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_49_reg_983[9]_i_3 
       (.I0(mul_ln700_54_reg_903_reg_n_97),
        .I1(mul_ln700_53_reg_898_reg_n_97),
        .O(\add_ln700_49_reg_983[9]_i_3_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_49_reg_983[9]_i_4 
       (.I0(mul_ln700_54_reg_903_reg_n_98),
        .I1(mul_ln700_53_reg_898_reg_n_98),
        .O(\add_ln700_49_reg_983[9]_i_4_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_49_reg_983[9]_i_5 
       (.I0(mul_ln700_54_reg_903_reg_n_99),
        .I1(mul_ln700_53_reg_898_reg_n_99),
        .O(\add_ln700_49_reg_983[9]_i_5_n_0 ));
  FDRE \add_ln700_49_reg_983_reg[10] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(p_0_in[9]),
        .Q(\add_ln700_49_reg_983_reg_n_0_[10] ),
        .R(1'b0));
  FDRE \add_ln700_49_reg_983_reg[11] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(p_0_in[10]),
        .Q(\add_ln700_49_reg_983_reg_n_0_[11] ),
        .R(1'b0));
  FDRE \add_ln700_49_reg_983_reg[12] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(p_0_in[11]),
        .Q(\add_ln700_49_reg_983_reg_n_0_[12] ),
        .R(1'b0));
  FDRE \add_ln700_49_reg_983_reg[13] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(p_0_in[12]),
        .Q(\add_ln700_49_reg_983_reg_n_0_[13] ),
        .R(1'b0));
  CARRY4 \add_ln700_49_reg_983_reg[13]_i_1 
       (.CI(\add_ln700_49_reg_983_reg[9]_i_1_n_0 ),
        .CO({\add_ln700_49_reg_983_reg[13]_i_1_n_0 ,\add_ln700_49_reg_983_reg[13]_i_1_n_1 ,\add_ln700_49_reg_983_reg[13]_i_1_n_2 ,\add_ln700_49_reg_983_reg[13]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({mul_ln700_54_reg_903_reg_n_92,mul_ln700_54_reg_903_reg_n_93,mul_ln700_54_reg_903_reg_n_94,mul_ln700_54_reg_903_reg_n_95}),
        .O(p_0_in[12:9]),
        .S({\add_ln700_49_reg_983[13]_i_2_n_0 ,\add_ln700_49_reg_983[13]_i_3_n_0 ,\add_ln700_49_reg_983[13]_i_4_n_0 ,\add_ln700_49_reg_983[13]_i_5_n_0 }));
  FDRE \add_ln700_49_reg_983_reg[14] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(p_0_in[13]),
        .Q(\add_ln700_49_reg_983_reg_n_0_[14] ),
        .R(1'b0));
  FDRE \add_ln700_49_reg_983_reg[15] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(p_0_in[14]),
        .Q(\add_ln700_49_reg_983_reg_n_0_[15] ),
        .R(1'b0));
  FDRE \add_ln700_49_reg_983_reg[16] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(p_0_in[15]),
        .Q(\add_ln700_49_reg_983_reg_n_0_[16] ),
        .R(1'b0));
  FDRE \add_ln700_49_reg_983_reg[17] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(p_0_in[16]),
        .Q(\add_ln700_49_reg_983_reg_n_0_[17] ),
        .R(1'b0));
  CARRY4 \add_ln700_49_reg_983_reg[17]_i_1 
       (.CI(\add_ln700_49_reg_983_reg[13]_i_1_n_0 ),
        .CO({\add_ln700_49_reg_983_reg[17]_i_1_n_0 ,\add_ln700_49_reg_983_reg[17]_i_1_n_1 ,\add_ln700_49_reg_983_reg[17]_i_1_n_2 ,\add_ln700_49_reg_983_reg[17]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({mul_ln700_54_reg_903_reg_n_88,mul_ln700_54_reg_903_reg_n_89,mul_ln700_54_reg_903_reg_n_90,mul_ln700_54_reg_903_reg_n_91}),
        .O(p_0_in[16:13]),
        .S({\add_ln700_49_reg_983[17]_i_2_n_0 ,\add_ln700_49_reg_983[17]_i_3_n_0 ,\add_ln700_49_reg_983[17]_i_4_n_0 ,\add_ln700_49_reg_983[17]_i_5_n_0 }));
  FDRE \add_ln700_49_reg_983_reg[18] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(p_0_in[17]),
        .Q(\add_ln700_49_reg_983_reg_n_0_[18] ),
        .R(1'b0));
  FDRE \add_ln700_49_reg_983_reg[19] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(p_0_in[18]),
        .Q(\add_ln700_49_reg_983_reg_n_0_[19] ),
        .R(1'b0));
  FDRE \add_ln700_49_reg_983_reg[1] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(mul_ln700_54_reg_903_reg_n_104),
        .Q(\add_ln700_49_reg_983_reg_n_0_[1] ),
        .R(1'b0));
  FDRE \add_ln700_49_reg_983_reg[20] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(p_0_in[19]),
        .Q(\add_ln700_49_reg_983_reg_n_0_[20] ),
        .R(1'b0));
  FDRE \add_ln700_49_reg_983_reg[21] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(p_0_in[20]),
        .Q(\add_ln700_49_reg_983_reg_n_0_[21] ),
        .R(1'b0));
  CARRY4 \add_ln700_49_reg_983_reg[21]_i_1 
       (.CI(\add_ln700_49_reg_983_reg[17]_i_1_n_0 ),
        .CO({\add_ln700_49_reg_983_reg[21]_i_1_n_0 ,\add_ln700_49_reg_983_reg[21]_i_1_n_1 ,\add_ln700_49_reg_983_reg[21]_i_1_n_2 ,\add_ln700_49_reg_983_reg[21]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({mul_ln700_54_reg_903_reg_n_84,mul_ln700_54_reg_903_reg_n_85,mul_ln700_54_reg_903_reg_n_86,mul_ln700_54_reg_903_reg_n_87}),
        .O(p_0_in[20:17]),
        .S({\add_ln700_49_reg_983[21]_i_2_n_0 ,\add_ln700_49_reg_983[21]_i_3_n_0 ,\add_ln700_49_reg_983[21]_i_4_n_0 ,\add_ln700_49_reg_983[21]_i_5_n_0 }));
  FDRE \add_ln700_49_reg_983_reg[22] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(p_0_in[21]),
        .Q(\add_ln700_49_reg_983_reg_n_0_[22] ),
        .R(1'b0));
  FDRE \add_ln700_49_reg_983_reg[23] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(p_0_in[22]),
        .Q(\add_ln700_49_reg_983_reg_n_0_[23] ),
        .R(1'b0));
  FDRE \add_ln700_49_reg_983_reg[24] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(p_0_in[23]),
        .Q(\add_ln700_49_reg_983_reg_n_0_[24] ),
        .R(1'b0));
  FDRE \add_ln700_49_reg_983_reg[25] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(p_0_in[24]),
        .Q(\add_ln700_49_reg_983_reg_n_0_[25] ),
        .R(1'b0));
  CARRY4 \add_ln700_49_reg_983_reg[25]_i_1 
       (.CI(\add_ln700_49_reg_983_reg[21]_i_1_n_0 ),
        .CO({\add_ln700_49_reg_983_reg[25]_i_1_n_0 ,\add_ln700_49_reg_983_reg[25]_i_1_n_1 ,\add_ln700_49_reg_983_reg[25]_i_1_n_2 ,\add_ln700_49_reg_983_reg[25]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({mul_ln700_54_reg_903_reg_n_80,mul_ln700_54_reg_903_reg_n_81,mul_ln700_54_reg_903_reg_n_82,mul_ln700_54_reg_903_reg_n_83}),
        .O(p_0_in[24:21]),
        .S({\add_ln700_49_reg_983[25]_i_2_n_0 ,\add_ln700_49_reg_983[25]_i_3_n_0 ,\add_ln700_49_reg_983[25]_i_4_n_0 ,\add_ln700_49_reg_983[25]_i_5_n_0 }));
  FDRE \add_ln700_49_reg_983_reg[26] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(p_0_in[25]),
        .Q(\add_ln700_49_reg_983_reg_n_0_[26] ),
        .R(1'b0));
  FDRE \add_ln700_49_reg_983_reg[27] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(p_0_in[26]),
        .Q(\add_ln700_49_reg_983_reg_n_0_[27] ),
        .R(1'b0));
  FDRE \add_ln700_49_reg_983_reg[28] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(p_0_in[27]),
        .Q(\add_ln700_49_reg_983_reg_n_0_[28] ),
        .R(1'b0));
  FDRE \add_ln700_49_reg_983_reg[2] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(p_0_in[1]),
        .Q(\add_ln700_49_reg_983_reg_n_0_[2] ),
        .R(1'b0));
  FDRE \add_ln700_49_reg_983_reg[31] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(p_0_in[30]),
        .Q(\add_ln700_49_reg_983_reg_n_0_[31] ),
        .R(1'b0));
  CARRY4 \add_ln700_49_reg_983_reg[31]_i_1 
       (.CI(\add_ln700_49_reg_983_reg[25]_i_1_n_0 ),
        .CO({\NLW_add_ln700_49_reg_983_reg[31]_i_1_CO_UNCONNECTED [3],\add_ln700_49_reg_983_reg[31]_i_1_n_1 ,\add_ln700_49_reg_983_reg[31]_i_1_n_2 ,\add_ln700_49_reg_983_reg[31]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,mul_ln700_53_reg_898_reg_n_78,\add_ln700_49_reg_983[31]_i_2_n_0 ,mul_ln700_54_reg_903_reg_n_79}),
        .O({p_0_in[30],p_0_in[27:25]}),
        .S({1'b1,\add_ln700_49_reg_983[31]_i_3_n_0 ,\add_ln700_49_reg_983[31]_i_4_n_0 ,\add_ln700_49_reg_983[31]_i_5_n_0 }));
  FDRE \add_ln700_49_reg_983_reg[3] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(p_0_in[2]),
        .Q(\add_ln700_49_reg_983_reg_n_0_[3] ),
        .R(1'b0));
  FDRE \add_ln700_49_reg_983_reg[4] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(p_0_in[3]),
        .Q(\add_ln700_49_reg_983_reg_n_0_[4] ),
        .R(1'b0));
  FDRE \add_ln700_49_reg_983_reg[5] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(p_0_in[4]),
        .Q(\add_ln700_49_reg_983_reg_n_0_[5] ),
        .R(1'b0));
  CARRY4 \add_ln700_49_reg_983_reg[5]_i_1 
       (.CI(1'b0),
        .CO({\add_ln700_49_reg_983_reg[5]_i_1_n_0 ,\add_ln700_49_reg_983_reg[5]_i_1_n_1 ,\add_ln700_49_reg_983_reg[5]_i_1_n_2 ,\add_ln700_49_reg_983_reg[5]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({mul_ln700_54_reg_903_reg_n_100,mul_ln700_54_reg_903_reg_n_101,mul_ln700_54_reg_903_reg_n_102,mul_ln700_54_reg_903_reg_n_103}),
        .O({p_0_in[4:2],\NLW_add_ln700_49_reg_983_reg[5]_i_1_O_UNCONNECTED [0]}),
        .S({\add_ln700_49_reg_983[5]_i_2_n_0 ,\add_ln700_49_reg_983[5]_i_3_n_0 ,\add_ln700_49_reg_983[5]_i_4_n_0 ,\add_ln700_49_reg_983[5]_i_5_n_0 }));
  FDRE \add_ln700_49_reg_983_reg[6] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(p_0_in[5]),
        .Q(\add_ln700_49_reg_983_reg_n_0_[6] ),
        .R(1'b0));
  FDRE \add_ln700_49_reg_983_reg[7] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(p_0_in[6]),
        .Q(\add_ln700_49_reg_983_reg_n_0_[7] ),
        .R(1'b0));
  FDRE \add_ln700_49_reg_983_reg[8] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(p_0_in[7]),
        .Q(\add_ln700_49_reg_983_reg_n_0_[8] ),
        .R(1'b0));
  FDRE \add_ln700_49_reg_983_reg[9] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(p_0_in[8]),
        .Q(\add_ln700_49_reg_983_reg_n_0_[9] ),
        .R(1'b0));
  CARRY4 \add_ln700_49_reg_983_reg[9]_i_1 
       (.CI(\add_ln700_49_reg_983_reg[5]_i_1_n_0 ),
        .CO({\add_ln700_49_reg_983_reg[9]_i_1_n_0 ,\add_ln700_49_reg_983_reg[9]_i_1_n_1 ,\add_ln700_49_reg_983_reg[9]_i_1_n_2 ,\add_ln700_49_reg_983_reg[9]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({mul_ln700_54_reg_903_reg_n_96,mul_ln700_54_reg_903_reg_n_97,mul_ln700_54_reg_903_reg_n_98,mul_ln700_54_reg_903_reg_n_99}),
        .O(p_0_in[8:5]),
        .S({\add_ln700_49_reg_983[9]_i_2_n_0 ,\add_ln700_49_reg_983[9]_i_3_n_0 ,\add_ln700_49_reg_983[9]_i_4_n_0 ,\add_ln700_49_reg_983[9]_i_5_n_0 }));
  (* HLUTNM = "lutpair117" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_51_reg_1008[11]_i_2 
       (.I0(\add_ln700_49_reg_983_reg_n_0_[10] ),
        .I1(add_ln700_48_reg_978_reg__0[10]),
        .I2(add_ln700_47_reg_973[10]),
        .O(\add_ln700_51_reg_1008[11]_i_2_n_0 ));
  (* HLUTNM = "lutpair116" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_51_reg_1008[11]_i_3 
       (.I0(\add_ln700_49_reg_983_reg_n_0_[9] ),
        .I1(add_ln700_48_reg_978_reg__0[9]),
        .I2(add_ln700_47_reg_973[9]),
        .O(\add_ln700_51_reg_1008[11]_i_3_n_0 ));
  (* HLUTNM = "lutpair115" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_51_reg_1008[11]_i_4 
       (.I0(\add_ln700_49_reg_983_reg_n_0_[8] ),
        .I1(add_ln700_48_reg_978_reg__0[8]),
        .I2(add_ln700_47_reg_973[8]),
        .O(\add_ln700_51_reg_1008[11]_i_4_n_0 ));
  (* HLUTNM = "lutpair114" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_51_reg_1008[11]_i_5 
       (.I0(\add_ln700_49_reg_983_reg_n_0_[7] ),
        .I1(add_ln700_48_reg_978_reg__0[7]),
        .I2(add_ln700_47_reg_973[7]),
        .O(\add_ln700_51_reg_1008[11]_i_5_n_0 ));
  (* HLUTNM = "lutpair118" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_51_reg_1008[11]_i_6 
       (.I0(\add_ln700_49_reg_983_reg_n_0_[11] ),
        .I1(add_ln700_48_reg_978_reg__0[11]),
        .I2(add_ln700_47_reg_973[11]),
        .I3(\add_ln700_51_reg_1008[11]_i_2_n_0 ),
        .O(\add_ln700_51_reg_1008[11]_i_6_n_0 ));
  (* HLUTNM = "lutpair117" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_51_reg_1008[11]_i_7 
       (.I0(\add_ln700_49_reg_983_reg_n_0_[10] ),
        .I1(add_ln700_48_reg_978_reg__0[10]),
        .I2(add_ln700_47_reg_973[10]),
        .I3(\add_ln700_51_reg_1008[11]_i_3_n_0 ),
        .O(\add_ln700_51_reg_1008[11]_i_7_n_0 ));
  (* HLUTNM = "lutpair116" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_51_reg_1008[11]_i_8 
       (.I0(\add_ln700_49_reg_983_reg_n_0_[9] ),
        .I1(add_ln700_48_reg_978_reg__0[9]),
        .I2(add_ln700_47_reg_973[9]),
        .I3(\add_ln700_51_reg_1008[11]_i_4_n_0 ),
        .O(\add_ln700_51_reg_1008[11]_i_8_n_0 ));
  (* HLUTNM = "lutpair115" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_51_reg_1008[11]_i_9 
       (.I0(\add_ln700_49_reg_983_reg_n_0_[8] ),
        .I1(add_ln700_48_reg_978_reg__0[8]),
        .I2(add_ln700_47_reg_973[8]),
        .I3(\add_ln700_51_reg_1008[11]_i_5_n_0 ),
        .O(\add_ln700_51_reg_1008[11]_i_9_n_0 ));
  (* HLUTNM = "lutpair121" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_51_reg_1008[15]_i_2 
       (.I0(\add_ln700_49_reg_983_reg_n_0_[14] ),
        .I1(add_ln700_48_reg_978_reg__0[14]),
        .I2(add_ln700_47_reg_973[14]),
        .O(\add_ln700_51_reg_1008[15]_i_2_n_0 ));
  (* HLUTNM = "lutpair120" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_51_reg_1008[15]_i_3 
       (.I0(\add_ln700_49_reg_983_reg_n_0_[13] ),
        .I1(add_ln700_48_reg_978_reg__0[13]),
        .I2(add_ln700_47_reg_973[13]),
        .O(\add_ln700_51_reg_1008[15]_i_3_n_0 ));
  (* HLUTNM = "lutpair119" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_51_reg_1008[15]_i_4 
       (.I0(\add_ln700_49_reg_983_reg_n_0_[12] ),
        .I1(add_ln700_48_reg_978_reg__0[12]),
        .I2(add_ln700_47_reg_973[12]),
        .O(\add_ln700_51_reg_1008[15]_i_4_n_0 ));
  (* HLUTNM = "lutpair118" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_51_reg_1008[15]_i_5 
       (.I0(\add_ln700_49_reg_983_reg_n_0_[11] ),
        .I1(add_ln700_48_reg_978_reg__0[11]),
        .I2(add_ln700_47_reg_973[11]),
        .O(\add_ln700_51_reg_1008[15]_i_5_n_0 ));
  (* HLUTNM = "lutpair122" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_51_reg_1008[15]_i_6 
       (.I0(\add_ln700_49_reg_983_reg_n_0_[15] ),
        .I1(add_ln700_48_reg_978_reg__0[15]),
        .I2(add_ln700_47_reg_973[15]),
        .I3(\add_ln700_51_reg_1008[15]_i_2_n_0 ),
        .O(\add_ln700_51_reg_1008[15]_i_6_n_0 ));
  (* HLUTNM = "lutpair121" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_51_reg_1008[15]_i_7 
       (.I0(\add_ln700_49_reg_983_reg_n_0_[14] ),
        .I1(add_ln700_48_reg_978_reg__0[14]),
        .I2(add_ln700_47_reg_973[14]),
        .I3(\add_ln700_51_reg_1008[15]_i_3_n_0 ),
        .O(\add_ln700_51_reg_1008[15]_i_7_n_0 ));
  (* HLUTNM = "lutpair120" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_51_reg_1008[15]_i_8 
       (.I0(\add_ln700_49_reg_983_reg_n_0_[13] ),
        .I1(add_ln700_48_reg_978_reg__0[13]),
        .I2(add_ln700_47_reg_973[13]),
        .I3(\add_ln700_51_reg_1008[15]_i_4_n_0 ),
        .O(\add_ln700_51_reg_1008[15]_i_8_n_0 ));
  (* HLUTNM = "lutpair119" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_51_reg_1008[15]_i_9 
       (.I0(\add_ln700_49_reg_983_reg_n_0_[12] ),
        .I1(add_ln700_48_reg_978_reg__0[12]),
        .I2(add_ln700_47_reg_973[12]),
        .I3(\add_ln700_51_reg_1008[15]_i_5_n_0 ),
        .O(\add_ln700_51_reg_1008[15]_i_9_n_0 ));
  (* HLUTNM = "lutpair125" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_51_reg_1008[19]_i_2 
       (.I0(\add_ln700_49_reg_983_reg_n_0_[18] ),
        .I1(add_ln700_48_reg_978_reg__0[18]),
        .I2(add_ln700_47_reg_973[18]),
        .O(\add_ln700_51_reg_1008[19]_i_2_n_0 ));
  (* HLUTNM = "lutpair124" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_51_reg_1008[19]_i_3 
       (.I0(\add_ln700_49_reg_983_reg_n_0_[17] ),
        .I1(add_ln700_48_reg_978_reg__0[17]),
        .I2(add_ln700_47_reg_973[17]),
        .O(\add_ln700_51_reg_1008[19]_i_3_n_0 ));
  (* HLUTNM = "lutpair123" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_51_reg_1008[19]_i_4 
       (.I0(\add_ln700_49_reg_983_reg_n_0_[16] ),
        .I1(add_ln700_48_reg_978_reg__0[16]),
        .I2(add_ln700_47_reg_973[16]),
        .O(\add_ln700_51_reg_1008[19]_i_4_n_0 ));
  (* HLUTNM = "lutpair122" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_51_reg_1008[19]_i_5 
       (.I0(\add_ln700_49_reg_983_reg_n_0_[15] ),
        .I1(add_ln700_48_reg_978_reg__0[15]),
        .I2(add_ln700_47_reg_973[15]),
        .O(\add_ln700_51_reg_1008[19]_i_5_n_0 ));
  (* HLUTNM = "lutpair126" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_51_reg_1008[19]_i_6 
       (.I0(\add_ln700_49_reg_983_reg_n_0_[19] ),
        .I1(add_ln700_48_reg_978_reg__0[19]),
        .I2(add_ln700_47_reg_973[19]),
        .I3(\add_ln700_51_reg_1008[19]_i_2_n_0 ),
        .O(\add_ln700_51_reg_1008[19]_i_6_n_0 ));
  (* HLUTNM = "lutpair125" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_51_reg_1008[19]_i_7 
       (.I0(\add_ln700_49_reg_983_reg_n_0_[18] ),
        .I1(add_ln700_48_reg_978_reg__0[18]),
        .I2(add_ln700_47_reg_973[18]),
        .I3(\add_ln700_51_reg_1008[19]_i_3_n_0 ),
        .O(\add_ln700_51_reg_1008[19]_i_7_n_0 ));
  (* HLUTNM = "lutpair124" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_51_reg_1008[19]_i_8 
       (.I0(\add_ln700_49_reg_983_reg_n_0_[17] ),
        .I1(add_ln700_48_reg_978_reg__0[17]),
        .I2(add_ln700_47_reg_973[17]),
        .I3(\add_ln700_51_reg_1008[19]_i_4_n_0 ),
        .O(\add_ln700_51_reg_1008[19]_i_8_n_0 ));
  (* HLUTNM = "lutpair123" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_51_reg_1008[19]_i_9 
       (.I0(\add_ln700_49_reg_983_reg_n_0_[16] ),
        .I1(add_ln700_48_reg_978_reg__0[16]),
        .I2(add_ln700_47_reg_973[16]),
        .I3(\add_ln700_51_reg_1008[19]_i_5_n_0 ),
        .O(\add_ln700_51_reg_1008[19]_i_9_n_0 ));
  (* HLUTNM = "lutpair129" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_51_reg_1008[23]_i_2 
       (.I0(\add_ln700_49_reg_983_reg_n_0_[22] ),
        .I1(add_ln700_48_reg_978_reg__0[22]),
        .I2(add_ln700_47_reg_973[22]),
        .O(\add_ln700_51_reg_1008[23]_i_2_n_0 ));
  (* HLUTNM = "lutpair128" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_51_reg_1008[23]_i_3 
       (.I0(\add_ln700_49_reg_983_reg_n_0_[21] ),
        .I1(add_ln700_48_reg_978_reg__0[21]),
        .I2(add_ln700_47_reg_973[21]),
        .O(\add_ln700_51_reg_1008[23]_i_3_n_0 ));
  (* HLUTNM = "lutpair127" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_51_reg_1008[23]_i_4 
       (.I0(\add_ln700_49_reg_983_reg_n_0_[20] ),
        .I1(add_ln700_48_reg_978_reg__0[20]),
        .I2(add_ln700_47_reg_973[20]),
        .O(\add_ln700_51_reg_1008[23]_i_4_n_0 ));
  (* HLUTNM = "lutpair126" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_51_reg_1008[23]_i_5 
       (.I0(\add_ln700_49_reg_983_reg_n_0_[19] ),
        .I1(add_ln700_48_reg_978_reg__0[19]),
        .I2(add_ln700_47_reg_973[19]),
        .O(\add_ln700_51_reg_1008[23]_i_5_n_0 ));
  (* HLUTNM = "lutpair130" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_51_reg_1008[23]_i_6 
       (.I0(\add_ln700_49_reg_983_reg_n_0_[23] ),
        .I1(add_ln700_48_reg_978_reg__0[23]),
        .I2(add_ln700_47_reg_973[23]),
        .I3(\add_ln700_51_reg_1008[23]_i_2_n_0 ),
        .O(\add_ln700_51_reg_1008[23]_i_6_n_0 ));
  (* HLUTNM = "lutpair129" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_51_reg_1008[23]_i_7 
       (.I0(\add_ln700_49_reg_983_reg_n_0_[22] ),
        .I1(add_ln700_48_reg_978_reg__0[22]),
        .I2(add_ln700_47_reg_973[22]),
        .I3(\add_ln700_51_reg_1008[23]_i_3_n_0 ),
        .O(\add_ln700_51_reg_1008[23]_i_7_n_0 ));
  (* HLUTNM = "lutpair128" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_51_reg_1008[23]_i_8 
       (.I0(\add_ln700_49_reg_983_reg_n_0_[21] ),
        .I1(add_ln700_48_reg_978_reg__0[21]),
        .I2(add_ln700_47_reg_973[21]),
        .I3(\add_ln700_51_reg_1008[23]_i_4_n_0 ),
        .O(\add_ln700_51_reg_1008[23]_i_8_n_0 ));
  (* HLUTNM = "lutpair127" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_51_reg_1008[23]_i_9 
       (.I0(\add_ln700_49_reg_983_reg_n_0_[20] ),
        .I1(add_ln700_48_reg_978_reg__0[20]),
        .I2(add_ln700_47_reg_973[20]),
        .I3(\add_ln700_51_reg_1008[23]_i_5_n_0 ),
        .O(\add_ln700_51_reg_1008[23]_i_9_n_0 ));
  (* HLUTNM = "lutpair133" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_51_reg_1008[27]_i_2 
       (.I0(\add_ln700_49_reg_983_reg_n_0_[26] ),
        .I1(add_ln700_48_reg_978_reg__0[26]),
        .I2(add_ln700_47_reg_973[26]),
        .O(\add_ln700_51_reg_1008[27]_i_2_n_0 ));
  (* HLUTNM = "lutpair132" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_51_reg_1008[27]_i_3 
       (.I0(\add_ln700_49_reg_983_reg_n_0_[25] ),
        .I1(add_ln700_48_reg_978_reg__0[25]),
        .I2(add_ln700_47_reg_973[25]),
        .O(\add_ln700_51_reg_1008[27]_i_3_n_0 ));
  (* HLUTNM = "lutpair131" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_51_reg_1008[27]_i_4 
       (.I0(\add_ln700_49_reg_983_reg_n_0_[24] ),
        .I1(add_ln700_48_reg_978_reg__0[24]),
        .I2(add_ln700_47_reg_973[24]),
        .O(\add_ln700_51_reg_1008[27]_i_4_n_0 ));
  (* HLUTNM = "lutpair130" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_51_reg_1008[27]_i_5 
       (.I0(\add_ln700_49_reg_983_reg_n_0_[23] ),
        .I1(add_ln700_48_reg_978_reg__0[23]),
        .I2(add_ln700_47_reg_973[23]),
        .O(\add_ln700_51_reg_1008[27]_i_5_n_0 ));
  (* HLUTNM = "lutpair134" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_51_reg_1008[27]_i_6 
       (.I0(\add_ln700_49_reg_983_reg_n_0_[27] ),
        .I1(add_ln700_48_reg_978_reg__0[27]),
        .I2(add_ln700_47_reg_973[27]),
        .I3(\add_ln700_51_reg_1008[27]_i_2_n_0 ),
        .O(\add_ln700_51_reg_1008[27]_i_6_n_0 ));
  (* HLUTNM = "lutpair133" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_51_reg_1008[27]_i_7 
       (.I0(\add_ln700_49_reg_983_reg_n_0_[26] ),
        .I1(add_ln700_48_reg_978_reg__0[26]),
        .I2(add_ln700_47_reg_973[26]),
        .I3(\add_ln700_51_reg_1008[27]_i_3_n_0 ),
        .O(\add_ln700_51_reg_1008[27]_i_7_n_0 ));
  (* HLUTNM = "lutpair132" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_51_reg_1008[27]_i_8 
       (.I0(\add_ln700_49_reg_983_reg_n_0_[25] ),
        .I1(add_ln700_48_reg_978_reg__0[25]),
        .I2(add_ln700_47_reg_973[25]),
        .I3(\add_ln700_51_reg_1008[27]_i_4_n_0 ),
        .O(\add_ln700_51_reg_1008[27]_i_8_n_0 ));
  (* HLUTNM = "lutpair131" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_51_reg_1008[27]_i_9 
       (.I0(\add_ln700_49_reg_983_reg_n_0_[24] ),
        .I1(add_ln700_48_reg_978_reg__0[24]),
        .I2(add_ln700_47_reg_973[24]),
        .I3(\add_ln700_51_reg_1008[27]_i_5_n_0 ),
        .O(\add_ln700_51_reg_1008[27]_i_9_n_0 ));
  (* HLUTNM = "lutpair136" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_51_reg_1008[31]_i_2 
       (.I0(\add_ln700_49_reg_983_reg_n_0_[31] ),
        .I1(add_ln700_48_reg_978_reg__0[29]),
        .I2(add_ln700_47_reg_973[29]),
        .O(\add_ln700_51_reg_1008[31]_i_2_n_0 ));
  (* HLUTNM = "lutpair135" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_51_reg_1008[31]_i_3 
       (.I0(\add_ln700_49_reg_983_reg_n_0_[28] ),
        .I1(add_ln700_48_reg_978_reg__0[28]),
        .I2(add_ln700_47_reg_973[28]),
        .O(\add_ln700_51_reg_1008[31]_i_3_n_0 ));
  (* HLUTNM = "lutpair134" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_51_reg_1008[31]_i_4 
       (.I0(\add_ln700_49_reg_983_reg_n_0_[27] ),
        .I1(add_ln700_48_reg_978_reg__0[27]),
        .I2(add_ln700_47_reg_973[27]),
        .O(\add_ln700_51_reg_1008[31]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'h1E87E178)) 
    \add_ln700_51_reg_1008[31]_i_5 
       (.I0(add_ln700_47_reg_973[30]),
        .I1(add_ln700_48_reg_978_reg__0[30]),
        .I2(add_ln700_48_reg_978_reg__0[31]),
        .I3(\add_ln700_49_reg_983_reg_n_0_[31] ),
        .I4(add_ln700_47_reg_973[31]),
        .O(\add_ln700_51_reg_1008[31]_i_5_n_0 ));
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_51_reg_1008[31]_i_6 
       (.I0(\add_ln700_51_reg_1008[31]_i_2_n_0 ),
        .I1(add_ln700_48_reg_978_reg__0[30]),
        .I2(\add_ln700_49_reg_983_reg_n_0_[31] ),
        .I3(add_ln700_47_reg_973[30]),
        .O(\add_ln700_51_reg_1008[31]_i_6_n_0 ));
  (* HLUTNM = "lutpair136" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_51_reg_1008[31]_i_7 
       (.I0(\add_ln700_49_reg_983_reg_n_0_[31] ),
        .I1(add_ln700_48_reg_978_reg__0[29]),
        .I2(add_ln700_47_reg_973[29]),
        .I3(\add_ln700_51_reg_1008[31]_i_3_n_0 ),
        .O(\add_ln700_51_reg_1008[31]_i_7_n_0 ));
  (* HLUTNM = "lutpair135" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_51_reg_1008[31]_i_8 
       (.I0(\add_ln700_49_reg_983_reg_n_0_[28] ),
        .I1(add_ln700_48_reg_978_reg__0[28]),
        .I2(add_ln700_47_reg_973[28]),
        .I3(\add_ln700_51_reg_1008[31]_i_4_n_0 ),
        .O(\add_ln700_51_reg_1008[31]_i_8_n_0 ));
  (* HLUTNM = "lutpair109" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_51_reg_1008[3]_i_2 
       (.I0(\add_ln700_49_reg_983_reg_n_0_[2] ),
        .I1(add_ln700_48_reg_978_reg__0[2]),
        .I2(add_ln700_47_reg_973[2]),
        .O(\add_ln700_51_reg_1008[3]_i_2_n_0 ));
  (* HLUTNM = "lutpair108" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_51_reg_1008[3]_i_3 
       (.I0(\add_ln700_49_reg_983_reg_n_0_[1] ),
        .I1(add_ln700_48_reg_978_reg__0[1]),
        .I2(add_ln700_47_reg_973[1]),
        .O(\add_ln700_51_reg_1008[3]_i_3_n_0 ));
  (* HLUTNM = "lutpair107" *) 
  LUT2 #(
    .INIT(4'h8)) 
    \add_ln700_51_reg_1008[3]_i_4 
       (.I0(add_ln700_48_reg_978_reg__0[0]),
        .I1(add_ln700_47_reg_973[0]),
        .O(\add_ln700_51_reg_1008[3]_i_4_n_0 ));
  (* HLUTNM = "lutpair110" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_51_reg_1008[3]_i_5 
       (.I0(\add_ln700_49_reg_983_reg_n_0_[3] ),
        .I1(add_ln700_48_reg_978_reg__0[3]),
        .I2(add_ln700_47_reg_973[3]),
        .I3(\add_ln700_51_reg_1008[3]_i_2_n_0 ),
        .O(\add_ln700_51_reg_1008[3]_i_5_n_0 ));
  (* HLUTNM = "lutpair109" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_51_reg_1008[3]_i_6 
       (.I0(\add_ln700_49_reg_983_reg_n_0_[2] ),
        .I1(add_ln700_48_reg_978_reg__0[2]),
        .I2(add_ln700_47_reg_973[2]),
        .I3(\add_ln700_51_reg_1008[3]_i_3_n_0 ),
        .O(\add_ln700_51_reg_1008[3]_i_6_n_0 ));
  (* HLUTNM = "lutpair108" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_51_reg_1008[3]_i_7 
       (.I0(\add_ln700_49_reg_983_reg_n_0_[1] ),
        .I1(add_ln700_48_reg_978_reg__0[1]),
        .I2(add_ln700_47_reg_973[1]),
        .I3(\add_ln700_51_reg_1008[3]_i_4_n_0 ),
        .O(\add_ln700_51_reg_1008[3]_i_7_n_0 ));
  (* HLUTNM = "lutpair107" *) 
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_51_reg_1008[3]_i_8 
       (.I0(add_ln700_48_reg_978_reg__0[0]),
        .I1(add_ln700_47_reg_973[0]),
        .O(\add_ln700_51_reg_1008[3]_i_8_n_0 ));
  (* HLUTNM = "lutpair113" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_51_reg_1008[7]_i_2 
       (.I0(\add_ln700_49_reg_983_reg_n_0_[6] ),
        .I1(add_ln700_48_reg_978_reg__0[6]),
        .I2(add_ln700_47_reg_973[6]),
        .O(\add_ln700_51_reg_1008[7]_i_2_n_0 ));
  (* HLUTNM = "lutpair112" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_51_reg_1008[7]_i_3 
       (.I0(\add_ln700_49_reg_983_reg_n_0_[5] ),
        .I1(add_ln700_48_reg_978_reg__0[5]),
        .I2(add_ln700_47_reg_973[5]),
        .O(\add_ln700_51_reg_1008[7]_i_3_n_0 ));
  (* HLUTNM = "lutpair111" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_51_reg_1008[7]_i_4 
       (.I0(\add_ln700_49_reg_983_reg_n_0_[4] ),
        .I1(add_ln700_48_reg_978_reg__0[4]),
        .I2(add_ln700_47_reg_973[4]),
        .O(\add_ln700_51_reg_1008[7]_i_4_n_0 ));
  (* HLUTNM = "lutpair110" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_51_reg_1008[7]_i_5 
       (.I0(\add_ln700_49_reg_983_reg_n_0_[3] ),
        .I1(add_ln700_48_reg_978_reg__0[3]),
        .I2(add_ln700_47_reg_973[3]),
        .O(\add_ln700_51_reg_1008[7]_i_5_n_0 ));
  (* HLUTNM = "lutpair114" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_51_reg_1008[7]_i_6 
       (.I0(\add_ln700_49_reg_983_reg_n_0_[7] ),
        .I1(add_ln700_48_reg_978_reg__0[7]),
        .I2(add_ln700_47_reg_973[7]),
        .I3(\add_ln700_51_reg_1008[7]_i_2_n_0 ),
        .O(\add_ln700_51_reg_1008[7]_i_6_n_0 ));
  (* HLUTNM = "lutpair113" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_51_reg_1008[7]_i_7 
       (.I0(\add_ln700_49_reg_983_reg_n_0_[6] ),
        .I1(add_ln700_48_reg_978_reg__0[6]),
        .I2(add_ln700_47_reg_973[6]),
        .I3(\add_ln700_51_reg_1008[7]_i_3_n_0 ),
        .O(\add_ln700_51_reg_1008[7]_i_7_n_0 ));
  (* HLUTNM = "lutpair112" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_51_reg_1008[7]_i_8 
       (.I0(\add_ln700_49_reg_983_reg_n_0_[5] ),
        .I1(add_ln700_48_reg_978_reg__0[5]),
        .I2(add_ln700_47_reg_973[5]),
        .I3(\add_ln700_51_reg_1008[7]_i_4_n_0 ),
        .O(\add_ln700_51_reg_1008[7]_i_8_n_0 ));
  (* HLUTNM = "lutpair111" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_51_reg_1008[7]_i_9 
       (.I0(\add_ln700_49_reg_983_reg_n_0_[4] ),
        .I1(add_ln700_48_reg_978_reg__0[4]),
        .I2(add_ln700_47_reg_973[4]),
        .I3(\add_ln700_51_reg_1008[7]_i_5_n_0 ),
        .O(\add_ln700_51_reg_1008[7]_i_9_n_0 ));
  FDRE \add_ln700_51_reg_1008_reg[0] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_51_fu_741_p2[0]),
        .Q(add_ln700_51_reg_1008[0]),
        .R(1'b0));
  FDRE \add_ln700_51_reg_1008_reg[10] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_51_fu_741_p2[10]),
        .Q(add_ln700_51_reg_1008[10]),
        .R(1'b0));
  FDRE \add_ln700_51_reg_1008_reg[11] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_51_fu_741_p2[11]),
        .Q(add_ln700_51_reg_1008[11]),
        .R(1'b0));
  CARRY4 \add_ln700_51_reg_1008_reg[11]_i_1 
       (.CI(\add_ln700_51_reg_1008_reg[7]_i_1_n_0 ),
        .CO({\add_ln700_51_reg_1008_reg[11]_i_1_n_0 ,\add_ln700_51_reg_1008_reg[11]_i_1_n_1 ,\add_ln700_51_reg_1008_reg[11]_i_1_n_2 ,\add_ln700_51_reg_1008_reg[11]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_51_reg_1008[11]_i_2_n_0 ,\add_ln700_51_reg_1008[11]_i_3_n_0 ,\add_ln700_51_reg_1008[11]_i_4_n_0 ,\add_ln700_51_reg_1008[11]_i_5_n_0 }),
        .O(add_ln700_51_fu_741_p2[11:8]),
        .S({\add_ln700_51_reg_1008[11]_i_6_n_0 ,\add_ln700_51_reg_1008[11]_i_7_n_0 ,\add_ln700_51_reg_1008[11]_i_8_n_0 ,\add_ln700_51_reg_1008[11]_i_9_n_0 }));
  FDRE \add_ln700_51_reg_1008_reg[12] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_51_fu_741_p2[12]),
        .Q(add_ln700_51_reg_1008[12]),
        .R(1'b0));
  FDRE \add_ln700_51_reg_1008_reg[13] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_51_fu_741_p2[13]),
        .Q(add_ln700_51_reg_1008[13]),
        .R(1'b0));
  FDRE \add_ln700_51_reg_1008_reg[14] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_51_fu_741_p2[14]),
        .Q(add_ln700_51_reg_1008[14]),
        .R(1'b0));
  FDRE \add_ln700_51_reg_1008_reg[15] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_51_fu_741_p2[15]),
        .Q(add_ln700_51_reg_1008[15]),
        .R(1'b0));
  CARRY4 \add_ln700_51_reg_1008_reg[15]_i_1 
       (.CI(\add_ln700_51_reg_1008_reg[11]_i_1_n_0 ),
        .CO({\add_ln700_51_reg_1008_reg[15]_i_1_n_0 ,\add_ln700_51_reg_1008_reg[15]_i_1_n_1 ,\add_ln700_51_reg_1008_reg[15]_i_1_n_2 ,\add_ln700_51_reg_1008_reg[15]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_51_reg_1008[15]_i_2_n_0 ,\add_ln700_51_reg_1008[15]_i_3_n_0 ,\add_ln700_51_reg_1008[15]_i_4_n_0 ,\add_ln700_51_reg_1008[15]_i_5_n_0 }),
        .O(add_ln700_51_fu_741_p2[15:12]),
        .S({\add_ln700_51_reg_1008[15]_i_6_n_0 ,\add_ln700_51_reg_1008[15]_i_7_n_0 ,\add_ln700_51_reg_1008[15]_i_8_n_0 ,\add_ln700_51_reg_1008[15]_i_9_n_0 }));
  FDRE \add_ln700_51_reg_1008_reg[16] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_51_fu_741_p2[16]),
        .Q(add_ln700_51_reg_1008[16]),
        .R(1'b0));
  FDRE \add_ln700_51_reg_1008_reg[17] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_51_fu_741_p2[17]),
        .Q(add_ln700_51_reg_1008[17]),
        .R(1'b0));
  FDRE \add_ln700_51_reg_1008_reg[18] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_51_fu_741_p2[18]),
        .Q(add_ln700_51_reg_1008[18]),
        .R(1'b0));
  FDRE \add_ln700_51_reg_1008_reg[19] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_51_fu_741_p2[19]),
        .Q(add_ln700_51_reg_1008[19]),
        .R(1'b0));
  CARRY4 \add_ln700_51_reg_1008_reg[19]_i_1 
       (.CI(\add_ln700_51_reg_1008_reg[15]_i_1_n_0 ),
        .CO({\add_ln700_51_reg_1008_reg[19]_i_1_n_0 ,\add_ln700_51_reg_1008_reg[19]_i_1_n_1 ,\add_ln700_51_reg_1008_reg[19]_i_1_n_2 ,\add_ln700_51_reg_1008_reg[19]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_51_reg_1008[19]_i_2_n_0 ,\add_ln700_51_reg_1008[19]_i_3_n_0 ,\add_ln700_51_reg_1008[19]_i_4_n_0 ,\add_ln700_51_reg_1008[19]_i_5_n_0 }),
        .O(add_ln700_51_fu_741_p2[19:16]),
        .S({\add_ln700_51_reg_1008[19]_i_6_n_0 ,\add_ln700_51_reg_1008[19]_i_7_n_0 ,\add_ln700_51_reg_1008[19]_i_8_n_0 ,\add_ln700_51_reg_1008[19]_i_9_n_0 }));
  FDRE \add_ln700_51_reg_1008_reg[1] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_51_fu_741_p2[1]),
        .Q(add_ln700_51_reg_1008[1]),
        .R(1'b0));
  FDRE \add_ln700_51_reg_1008_reg[20] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_51_fu_741_p2[20]),
        .Q(add_ln700_51_reg_1008[20]),
        .R(1'b0));
  FDRE \add_ln700_51_reg_1008_reg[21] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_51_fu_741_p2[21]),
        .Q(add_ln700_51_reg_1008[21]),
        .R(1'b0));
  FDRE \add_ln700_51_reg_1008_reg[22] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_51_fu_741_p2[22]),
        .Q(add_ln700_51_reg_1008[22]),
        .R(1'b0));
  FDRE \add_ln700_51_reg_1008_reg[23] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_51_fu_741_p2[23]),
        .Q(add_ln700_51_reg_1008[23]),
        .R(1'b0));
  CARRY4 \add_ln700_51_reg_1008_reg[23]_i_1 
       (.CI(\add_ln700_51_reg_1008_reg[19]_i_1_n_0 ),
        .CO({\add_ln700_51_reg_1008_reg[23]_i_1_n_0 ,\add_ln700_51_reg_1008_reg[23]_i_1_n_1 ,\add_ln700_51_reg_1008_reg[23]_i_1_n_2 ,\add_ln700_51_reg_1008_reg[23]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_51_reg_1008[23]_i_2_n_0 ,\add_ln700_51_reg_1008[23]_i_3_n_0 ,\add_ln700_51_reg_1008[23]_i_4_n_0 ,\add_ln700_51_reg_1008[23]_i_5_n_0 }),
        .O(add_ln700_51_fu_741_p2[23:20]),
        .S({\add_ln700_51_reg_1008[23]_i_6_n_0 ,\add_ln700_51_reg_1008[23]_i_7_n_0 ,\add_ln700_51_reg_1008[23]_i_8_n_0 ,\add_ln700_51_reg_1008[23]_i_9_n_0 }));
  FDRE \add_ln700_51_reg_1008_reg[24] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_51_fu_741_p2[24]),
        .Q(add_ln700_51_reg_1008[24]),
        .R(1'b0));
  FDRE \add_ln700_51_reg_1008_reg[25] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_51_fu_741_p2[25]),
        .Q(add_ln700_51_reg_1008[25]),
        .R(1'b0));
  FDRE \add_ln700_51_reg_1008_reg[26] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_51_fu_741_p2[26]),
        .Q(add_ln700_51_reg_1008[26]),
        .R(1'b0));
  FDRE \add_ln700_51_reg_1008_reg[27] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_51_fu_741_p2[27]),
        .Q(add_ln700_51_reg_1008[27]),
        .R(1'b0));
  CARRY4 \add_ln700_51_reg_1008_reg[27]_i_1 
       (.CI(\add_ln700_51_reg_1008_reg[23]_i_1_n_0 ),
        .CO({\add_ln700_51_reg_1008_reg[27]_i_1_n_0 ,\add_ln700_51_reg_1008_reg[27]_i_1_n_1 ,\add_ln700_51_reg_1008_reg[27]_i_1_n_2 ,\add_ln700_51_reg_1008_reg[27]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_51_reg_1008[27]_i_2_n_0 ,\add_ln700_51_reg_1008[27]_i_3_n_0 ,\add_ln700_51_reg_1008[27]_i_4_n_0 ,\add_ln700_51_reg_1008[27]_i_5_n_0 }),
        .O(add_ln700_51_fu_741_p2[27:24]),
        .S({\add_ln700_51_reg_1008[27]_i_6_n_0 ,\add_ln700_51_reg_1008[27]_i_7_n_0 ,\add_ln700_51_reg_1008[27]_i_8_n_0 ,\add_ln700_51_reg_1008[27]_i_9_n_0 }));
  FDRE \add_ln700_51_reg_1008_reg[28] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_51_fu_741_p2[28]),
        .Q(add_ln700_51_reg_1008[28]),
        .R(1'b0));
  FDRE \add_ln700_51_reg_1008_reg[29] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_51_fu_741_p2[29]),
        .Q(add_ln700_51_reg_1008[29]),
        .R(1'b0));
  FDRE \add_ln700_51_reg_1008_reg[2] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_51_fu_741_p2[2]),
        .Q(add_ln700_51_reg_1008[2]),
        .R(1'b0));
  FDRE \add_ln700_51_reg_1008_reg[30] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_51_fu_741_p2[30]),
        .Q(add_ln700_51_reg_1008[30]),
        .R(1'b0));
  FDRE \add_ln700_51_reg_1008_reg[31] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_51_fu_741_p2[31]),
        .Q(add_ln700_51_reg_1008[31]),
        .R(1'b0));
  CARRY4 \add_ln700_51_reg_1008_reg[31]_i_1 
       (.CI(\add_ln700_51_reg_1008_reg[27]_i_1_n_0 ),
        .CO({\NLW_add_ln700_51_reg_1008_reg[31]_i_1_CO_UNCONNECTED [3],\add_ln700_51_reg_1008_reg[31]_i_1_n_1 ,\add_ln700_51_reg_1008_reg[31]_i_1_n_2 ,\add_ln700_51_reg_1008_reg[31]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,\add_ln700_51_reg_1008[31]_i_2_n_0 ,\add_ln700_51_reg_1008[31]_i_3_n_0 ,\add_ln700_51_reg_1008[31]_i_4_n_0 }),
        .O(add_ln700_51_fu_741_p2[31:28]),
        .S({\add_ln700_51_reg_1008[31]_i_5_n_0 ,\add_ln700_51_reg_1008[31]_i_6_n_0 ,\add_ln700_51_reg_1008[31]_i_7_n_0 ,\add_ln700_51_reg_1008[31]_i_8_n_0 }));
  FDRE \add_ln700_51_reg_1008_reg[3] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_51_fu_741_p2[3]),
        .Q(add_ln700_51_reg_1008[3]),
        .R(1'b0));
  CARRY4 \add_ln700_51_reg_1008_reg[3]_i_1 
       (.CI(1'b0),
        .CO({\add_ln700_51_reg_1008_reg[3]_i_1_n_0 ,\add_ln700_51_reg_1008_reg[3]_i_1_n_1 ,\add_ln700_51_reg_1008_reg[3]_i_1_n_2 ,\add_ln700_51_reg_1008_reg[3]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_51_reg_1008[3]_i_2_n_0 ,\add_ln700_51_reg_1008[3]_i_3_n_0 ,\add_ln700_51_reg_1008[3]_i_4_n_0 ,1'b0}),
        .O(add_ln700_51_fu_741_p2[3:0]),
        .S({\add_ln700_51_reg_1008[3]_i_5_n_0 ,\add_ln700_51_reg_1008[3]_i_6_n_0 ,\add_ln700_51_reg_1008[3]_i_7_n_0 ,\add_ln700_51_reg_1008[3]_i_8_n_0 }));
  FDRE \add_ln700_51_reg_1008_reg[4] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_51_fu_741_p2[4]),
        .Q(add_ln700_51_reg_1008[4]),
        .R(1'b0));
  FDRE \add_ln700_51_reg_1008_reg[5] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_51_fu_741_p2[5]),
        .Q(add_ln700_51_reg_1008[5]),
        .R(1'b0));
  FDRE \add_ln700_51_reg_1008_reg[6] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_51_fu_741_p2[6]),
        .Q(add_ln700_51_reg_1008[6]),
        .R(1'b0));
  FDRE \add_ln700_51_reg_1008_reg[7] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_51_fu_741_p2[7]),
        .Q(add_ln700_51_reg_1008[7]),
        .R(1'b0));
  CARRY4 \add_ln700_51_reg_1008_reg[7]_i_1 
       (.CI(\add_ln700_51_reg_1008_reg[3]_i_1_n_0 ),
        .CO({\add_ln700_51_reg_1008_reg[7]_i_1_n_0 ,\add_ln700_51_reg_1008_reg[7]_i_1_n_1 ,\add_ln700_51_reg_1008_reg[7]_i_1_n_2 ,\add_ln700_51_reg_1008_reg[7]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_51_reg_1008[7]_i_2_n_0 ,\add_ln700_51_reg_1008[7]_i_3_n_0 ,\add_ln700_51_reg_1008[7]_i_4_n_0 ,\add_ln700_51_reg_1008[7]_i_5_n_0 }),
        .O(add_ln700_51_fu_741_p2[7:4]),
        .S({\add_ln700_51_reg_1008[7]_i_6_n_0 ,\add_ln700_51_reg_1008[7]_i_7_n_0 ,\add_ln700_51_reg_1008[7]_i_8_n_0 ,\add_ln700_51_reg_1008[7]_i_9_n_0 }));
  FDRE \add_ln700_51_reg_1008_reg[8] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_51_fu_741_p2[8]),
        .Q(add_ln700_51_reg_1008[8]),
        .R(1'b0));
  FDRE \add_ln700_51_reg_1008_reg[9] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_51_fu_741_p2[9]),
        .Q(add_ln700_51_reg_1008[9]),
        .R(1'b0));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_54_reg_988[11]_i_10 
       (.I0(mul_ln700_58_reg_923_reg_n_95),
        .I1(mul_ln700_57_reg_918_reg_n_95),
        .I2(mul_ln700_55_reg_908_reg_n_95),
        .O(\add_ln700_54_reg_988[11]_i_10_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_54_reg_988[11]_i_11 
       (.I0(mul_ln700_58_reg_923_reg_n_96),
        .I1(mul_ln700_57_reg_918_reg_n_96),
        .I2(mul_ln700_55_reg_908_reg_n_96),
        .O(\add_ln700_54_reg_988[11]_i_11_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_54_reg_988[11]_i_12 
       (.I0(mul_ln700_58_reg_923_reg_n_97),
        .I1(mul_ln700_57_reg_918_reg_n_97),
        .I2(mul_ln700_55_reg_908_reg_n_97),
        .O(\add_ln700_54_reg_988[11]_i_12_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_54_reg_988[11]_i_13 
       (.I0(mul_ln700_58_reg_923_reg_n_98),
        .I1(mul_ln700_57_reg_918_reg_n_98),
        .I2(mul_ln700_55_reg_908_reg_n_98),
        .O(\add_ln700_54_reg_988[11]_i_13_n_0 ));
  LUT5 #(
    .INIT(32'hFFE8E800)) 
    \add_ln700_54_reg_988[11]_i_2 
       (.I0(mul_ln700_55_reg_908_reg_n_96),
        .I1(mul_ln700_57_reg_918_reg_n_96),
        .I2(mul_ln700_58_reg_923_reg_n_96),
        .I3(mul_ln700_56_reg_913_reg_n_95),
        .I4(\add_ln700_54_reg_988[11]_i_10_n_0 ),
        .O(\add_ln700_54_reg_988[11]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hFFE8E800)) 
    \add_ln700_54_reg_988[11]_i_3 
       (.I0(mul_ln700_55_reg_908_reg_n_97),
        .I1(mul_ln700_57_reg_918_reg_n_97),
        .I2(mul_ln700_58_reg_923_reg_n_97),
        .I3(mul_ln700_56_reg_913_reg_n_96),
        .I4(\add_ln700_54_reg_988[11]_i_11_n_0 ),
        .O(\add_ln700_54_reg_988[11]_i_3_n_0 ));
  LUT5 #(
    .INIT(32'hFFE8E800)) 
    \add_ln700_54_reg_988[11]_i_4 
       (.I0(mul_ln700_55_reg_908_reg_n_98),
        .I1(mul_ln700_57_reg_918_reg_n_98),
        .I2(mul_ln700_58_reg_923_reg_n_98),
        .I3(mul_ln700_56_reg_913_reg_n_97),
        .I4(\add_ln700_54_reg_988[11]_i_12_n_0 ),
        .O(\add_ln700_54_reg_988[11]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'hFFE8E800)) 
    \add_ln700_54_reg_988[11]_i_5 
       (.I0(mul_ln700_55_reg_908_reg_n_99),
        .I1(mul_ln700_57_reg_918_reg_n_99),
        .I2(mul_ln700_58_reg_923_reg_n_99),
        .I3(mul_ln700_56_reg_913_reg_n_98),
        .I4(\add_ln700_54_reg_988[11]_i_13_n_0 ),
        .O(\add_ln700_54_reg_988[11]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_54_reg_988[11]_i_6 
       (.I0(\add_ln700_54_reg_988[11]_i_2_n_0 ),
        .I1(\add_ln700_54_reg_988[15]_i_13_n_0 ),
        .I2(mul_ln700_56_reg_913_reg_n_94),
        .I3(mul_ln700_58_reg_923_reg_n_95),
        .I4(mul_ln700_57_reg_918_reg_n_95),
        .I5(mul_ln700_55_reg_908_reg_n_95),
        .O(\add_ln700_54_reg_988[11]_i_6_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_54_reg_988[11]_i_7 
       (.I0(\add_ln700_54_reg_988[11]_i_3_n_0 ),
        .I1(\add_ln700_54_reg_988[11]_i_10_n_0 ),
        .I2(mul_ln700_56_reg_913_reg_n_95),
        .I3(mul_ln700_58_reg_923_reg_n_96),
        .I4(mul_ln700_57_reg_918_reg_n_96),
        .I5(mul_ln700_55_reg_908_reg_n_96),
        .O(\add_ln700_54_reg_988[11]_i_7_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_54_reg_988[11]_i_8 
       (.I0(\add_ln700_54_reg_988[11]_i_4_n_0 ),
        .I1(\add_ln700_54_reg_988[11]_i_11_n_0 ),
        .I2(mul_ln700_56_reg_913_reg_n_96),
        .I3(mul_ln700_58_reg_923_reg_n_97),
        .I4(mul_ln700_57_reg_918_reg_n_97),
        .I5(mul_ln700_55_reg_908_reg_n_97),
        .O(\add_ln700_54_reg_988[11]_i_8_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_54_reg_988[11]_i_9 
       (.I0(\add_ln700_54_reg_988[11]_i_5_n_0 ),
        .I1(\add_ln700_54_reg_988[11]_i_12_n_0 ),
        .I2(mul_ln700_56_reg_913_reg_n_97),
        .I3(mul_ln700_58_reg_923_reg_n_98),
        .I4(mul_ln700_57_reg_918_reg_n_98),
        .I5(mul_ln700_55_reg_908_reg_n_98),
        .O(\add_ln700_54_reg_988[11]_i_9_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_54_reg_988[15]_i_10 
       (.I0(mul_ln700_58_reg_923_reg_n_91),
        .I1(mul_ln700_57_reg_918_reg_n_91),
        .I2(mul_ln700_55_reg_908_reg_n_91),
        .O(\add_ln700_54_reg_988[15]_i_10_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_54_reg_988[15]_i_11 
       (.I0(mul_ln700_58_reg_923_reg_n_92),
        .I1(mul_ln700_57_reg_918_reg_n_92),
        .I2(mul_ln700_55_reg_908_reg_n_92),
        .O(\add_ln700_54_reg_988[15]_i_11_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_54_reg_988[15]_i_12 
       (.I0(mul_ln700_58_reg_923_reg_n_93),
        .I1(mul_ln700_57_reg_918_reg_n_93),
        .I2(mul_ln700_55_reg_908_reg_n_93),
        .O(\add_ln700_54_reg_988[15]_i_12_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_54_reg_988[15]_i_13 
       (.I0(mul_ln700_58_reg_923_reg_n_94),
        .I1(mul_ln700_57_reg_918_reg_n_94),
        .I2(mul_ln700_55_reg_908_reg_n_94),
        .O(\add_ln700_54_reg_988[15]_i_13_n_0 ));
  LUT5 #(
    .INIT(32'hFFE8E800)) 
    \add_ln700_54_reg_988[15]_i_2 
       (.I0(mul_ln700_55_reg_908_reg_n_92),
        .I1(mul_ln700_57_reg_918_reg_n_92),
        .I2(mul_ln700_58_reg_923_reg_n_92),
        .I3(mul_ln700_56_reg_913_reg_n_91),
        .I4(\add_ln700_54_reg_988[15]_i_10_n_0 ),
        .O(\add_ln700_54_reg_988[15]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hFFE8E800)) 
    \add_ln700_54_reg_988[15]_i_3 
       (.I0(mul_ln700_55_reg_908_reg_n_93),
        .I1(mul_ln700_57_reg_918_reg_n_93),
        .I2(mul_ln700_58_reg_923_reg_n_93),
        .I3(mul_ln700_56_reg_913_reg_n_92),
        .I4(\add_ln700_54_reg_988[15]_i_11_n_0 ),
        .O(\add_ln700_54_reg_988[15]_i_3_n_0 ));
  LUT5 #(
    .INIT(32'hFFE8E800)) 
    \add_ln700_54_reg_988[15]_i_4 
       (.I0(mul_ln700_55_reg_908_reg_n_94),
        .I1(mul_ln700_57_reg_918_reg_n_94),
        .I2(mul_ln700_58_reg_923_reg_n_94),
        .I3(mul_ln700_56_reg_913_reg_n_93),
        .I4(\add_ln700_54_reg_988[15]_i_12_n_0 ),
        .O(\add_ln700_54_reg_988[15]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'hFFE8E800)) 
    \add_ln700_54_reg_988[15]_i_5 
       (.I0(mul_ln700_55_reg_908_reg_n_95),
        .I1(mul_ln700_57_reg_918_reg_n_95),
        .I2(mul_ln700_58_reg_923_reg_n_95),
        .I3(mul_ln700_56_reg_913_reg_n_94),
        .I4(\add_ln700_54_reg_988[15]_i_13_n_0 ),
        .O(\add_ln700_54_reg_988[15]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_54_reg_988[15]_i_6 
       (.I0(\add_ln700_54_reg_988[15]_i_2_n_0 ),
        .I1(\add_ln700_54_reg_988[19]_i_13_n_0 ),
        .I2(mul_ln700_56_reg_913_reg_n_90),
        .I3(mul_ln700_58_reg_923_reg_n_91),
        .I4(mul_ln700_57_reg_918_reg_n_91),
        .I5(mul_ln700_55_reg_908_reg_n_91),
        .O(\add_ln700_54_reg_988[15]_i_6_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_54_reg_988[15]_i_7 
       (.I0(\add_ln700_54_reg_988[15]_i_3_n_0 ),
        .I1(\add_ln700_54_reg_988[15]_i_10_n_0 ),
        .I2(mul_ln700_56_reg_913_reg_n_91),
        .I3(mul_ln700_58_reg_923_reg_n_92),
        .I4(mul_ln700_57_reg_918_reg_n_92),
        .I5(mul_ln700_55_reg_908_reg_n_92),
        .O(\add_ln700_54_reg_988[15]_i_7_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_54_reg_988[15]_i_8 
       (.I0(\add_ln700_54_reg_988[15]_i_4_n_0 ),
        .I1(\add_ln700_54_reg_988[15]_i_11_n_0 ),
        .I2(mul_ln700_56_reg_913_reg_n_92),
        .I3(mul_ln700_58_reg_923_reg_n_93),
        .I4(mul_ln700_57_reg_918_reg_n_93),
        .I5(mul_ln700_55_reg_908_reg_n_93),
        .O(\add_ln700_54_reg_988[15]_i_8_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_54_reg_988[15]_i_9 
       (.I0(\add_ln700_54_reg_988[15]_i_5_n_0 ),
        .I1(\add_ln700_54_reg_988[15]_i_12_n_0 ),
        .I2(mul_ln700_56_reg_913_reg_n_93),
        .I3(mul_ln700_58_reg_923_reg_n_94),
        .I4(mul_ln700_57_reg_918_reg_n_94),
        .I5(mul_ln700_55_reg_908_reg_n_94),
        .O(\add_ln700_54_reg_988[15]_i_9_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_54_reg_988[19]_i_10 
       (.I0(mul_ln700_58_reg_923_reg_n_87),
        .I1(mul_ln700_57_reg_918_reg_n_87),
        .I2(mul_ln700_55_reg_908_reg_n_87),
        .O(\add_ln700_54_reg_988[19]_i_10_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_54_reg_988[19]_i_11 
       (.I0(mul_ln700_58_reg_923_reg_n_88),
        .I1(mul_ln700_57_reg_918_reg_n_88),
        .I2(mul_ln700_55_reg_908_reg_n_88),
        .O(\add_ln700_54_reg_988[19]_i_11_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_54_reg_988[19]_i_12 
       (.I0(mul_ln700_58_reg_923_reg_n_89),
        .I1(mul_ln700_57_reg_918_reg_n_89),
        .I2(mul_ln700_55_reg_908_reg_n_89),
        .O(\add_ln700_54_reg_988[19]_i_12_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_54_reg_988[19]_i_13 
       (.I0(mul_ln700_58_reg_923_reg_n_90),
        .I1(mul_ln700_57_reg_918_reg_n_90),
        .I2(mul_ln700_55_reg_908_reg_n_90),
        .O(\add_ln700_54_reg_988[19]_i_13_n_0 ));
  LUT5 #(
    .INIT(32'hFFE8E800)) 
    \add_ln700_54_reg_988[19]_i_2 
       (.I0(mul_ln700_55_reg_908_reg_n_88),
        .I1(mul_ln700_57_reg_918_reg_n_88),
        .I2(mul_ln700_58_reg_923_reg_n_88),
        .I3(mul_ln700_56_reg_913_reg_n_87),
        .I4(\add_ln700_54_reg_988[19]_i_10_n_0 ),
        .O(\add_ln700_54_reg_988[19]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hFFE8E800)) 
    \add_ln700_54_reg_988[19]_i_3 
       (.I0(mul_ln700_55_reg_908_reg_n_89),
        .I1(mul_ln700_57_reg_918_reg_n_89),
        .I2(mul_ln700_58_reg_923_reg_n_89),
        .I3(mul_ln700_56_reg_913_reg_n_88),
        .I4(\add_ln700_54_reg_988[19]_i_11_n_0 ),
        .O(\add_ln700_54_reg_988[19]_i_3_n_0 ));
  LUT5 #(
    .INIT(32'hFFE8E800)) 
    \add_ln700_54_reg_988[19]_i_4 
       (.I0(mul_ln700_55_reg_908_reg_n_90),
        .I1(mul_ln700_57_reg_918_reg_n_90),
        .I2(mul_ln700_58_reg_923_reg_n_90),
        .I3(mul_ln700_56_reg_913_reg_n_89),
        .I4(\add_ln700_54_reg_988[19]_i_12_n_0 ),
        .O(\add_ln700_54_reg_988[19]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'hFFE8E800)) 
    \add_ln700_54_reg_988[19]_i_5 
       (.I0(mul_ln700_55_reg_908_reg_n_91),
        .I1(mul_ln700_57_reg_918_reg_n_91),
        .I2(mul_ln700_58_reg_923_reg_n_91),
        .I3(mul_ln700_56_reg_913_reg_n_90),
        .I4(\add_ln700_54_reg_988[19]_i_13_n_0 ),
        .O(\add_ln700_54_reg_988[19]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_54_reg_988[19]_i_6 
       (.I0(\add_ln700_54_reg_988[19]_i_2_n_0 ),
        .I1(\add_ln700_54_reg_988[23]_i_13_n_0 ),
        .I2(mul_ln700_56_reg_913_reg_n_86),
        .I3(mul_ln700_58_reg_923_reg_n_87),
        .I4(mul_ln700_57_reg_918_reg_n_87),
        .I5(mul_ln700_55_reg_908_reg_n_87),
        .O(\add_ln700_54_reg_988[19]_i_6_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_54_reg_988[19]_i_7 
       (.I0(\add_ln700_54_reg_988[19]_i_3_n_0 ),
        .I1(\add_ln700_54_reg_988[19]_i_10_n_0 ),
        .I2(mul_ln700_56_reg_913_reg_n_87),
        .I3(mul_ln700_58_reg_923_reg_n_88),
        .I4(mul_ln700_57_reg_918_reg_n_88),
        .I5(mul_ln700_55_reg_908_reg_n_88),
        .O(\add_ln700_54_reg_988[19]_i_7_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_54_reg_988[19]_i_8 
       (.I0(\add_ln700_54_reg_988[19]_i_4_n_0 ),
        .I1(\add_ln700_54_reg_988[19]_i_11_n_0 ),
        .I2(mul_ln700_56_reg_913_reg_n_88),
        .I3(mul_ln700_58_reg_923_reg_n_89),
        .I4(mul_ln700_57_reg_918_reg_n_89),
        .I5(mul_ln700_55_reg_908_reg_n_89),
        .O(\add_ln700_54_reg_988[19]_i_8_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_54_reg_988[19]_i_9 
       (.I0(\add_ln700_54_reg_988[19]_i_5_n_0 ),
        .I1(\add_ln700_54_reg_988[19]_i_12_n_0 ),
        .I2(mul_ln700_56_reg_913_reg_n_89),
        .I3(mul_ln700_58_reg_923_reg_n_90),
        .I4(mul_ln700_57_reg_918_reg_n_90),
        .I5(mul_ln700_55_reg_908_reg_n_90),
        .O(\add_ln700_54_reg_988[19]_i_9_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair5" *) 
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_54_reg_988[23]_i_10 
       (.I0(mul_ln700_58_reg_923_reg_n_83),
        .I1(mul_ln700_57_reg_918_reg_n_83),
        .I2(mul_ln700_55_reg_908_reg_n_83),
        .O(\add_ln700_54_reg_988[23]_i_10_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_54_reg_988[23]_i_11 
       (.I0(mul_ln700_58_reg_923_reg_n_84),
        .I1(mul_ln700_57_reg_918_reg_n_84),
        .I2(mul_ln700_55_reg_908_reg_n_84),
        .O(\add_ln700_54_reg_988[23]_i_11_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_54_reg_988[23]_i_12 
       (.I0(mul_ln700_58_reg_923_reg_n_85),
        .I1(mul_ln700_57_reg_918_reg_n_85),
        .I2(mul_ln700_55_reg_908_reg_n_85),
        .O(\add_ln700_54_reg_988[23]_i_12_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_54_reg_988[23]_i_13 
       (.I0(mul_ln700_58_reg_923_reg_n_86),
        .I1(mul_ln700_57_reg_918_reg_n_86),
        .I2(mul_ln700_55_reg_908_reg_n_86),
        .O(\add_ln700_54_reg_988[23]_i_13_n_0 ));
  LUT5 #(
    .INIT(32'hFFE8E800)) 
    \add_ln700_54_reg_988[23]_i_2 
       (.I0(mul_ln700_55_reg_908_reg_n_84),
        .I1(mul_ln700_57_reg_918_reg_n_84),
        .I2(mul_ln700_58_reg_923_reg_n_84),
        .I3(mul_ln700_56_reg_913_reg_n_83),
        .I4(\add_ln700_54_reg_988[23]_i_10_n_0 ),
        .O(\add_ln700_54_reg_988[23]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hFFE8E800)) 
    \add_ln700_54_reg_988[23]_i_3 
       (.I0(mul_ln700_55_reg_908_reg_n_85),
        .I1(mul_ln700_57_reg_918_reg_n_85),
        .I2(mul_ln700_58_reg_923_reg_n_85),
        .I3(mul_ln700_56_reg_913_reg_n_84),
        .I4(\add_ln700_54_reg_988[23]_i_11_n_0 ),
        .O(\add_ln700_54_reg_988[23]_i_3_n_0 ));
  LUT5 #(
    .INIT(32'hFFE8E800)) 
    \add_ln700_54_reg_988[23]_i_4 
       (.I0(mul_ln700_55_reg_908_reg_n_86),
        .I1(mul_ln700_57_reg_918_reg_n_86),
        .I2(mul_ln700_58_reg_923_reg_n_86),
        .I3(mul_ln700_56_reg_913_reg_n_85),
        .I4(\add_ln700_54_reg_988[23]_i_12_n_0 ),
        .O(\add_ln700_54_reg_988[23]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'hFFE8E800)) 
    \add_ln700_54_reg_988[23]_i_5 
       (.I0(mul_ln700_55_reg_908_reg_n_87),
        .I1(mul_ln700_57_reg_918_reg_n_87),
        .I2(mul_ln700_58_reg_923_reg_n_87),
        .I3(mul_ln700_56_reg_913_reg_n_86),
        .I4(\add_ln700_54_reg_988[23]_i_13_n_0 ),
        .O(\add_ln700_54_reg_988[23]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'h6996966996696996)) 
    \add_ln700_54_reg_988[23]_i_6 
       (.I0(\add_ln700_54_reg_988[23]_i_2_n_0 ),
        .I1(mul_ln700_57_reg_918_reg_n_82),
        .I2(mul_ln700_55_reg_908_reg_n_82),
        .I3(mul_ln700_58_reg_923_reg_n_82),
        .I4(mul_ln700_56_reg_913_reg_n_82),
        .I5(\add_ln700_54_reg_988[27]_i_12_n_0 ),
        .O(\add_ln700_54_reg_988[23]_i_6_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_54_reg_988[23]_i_7 
       (.I0(\add_ln700_54_reg_988[23]_i_3_n_0 ),
        .I1(\add_ln700_54_reg_988[23]_i_10_n_0 ),
        .I2(mul_ln700_56_reg_913_reg_n_83),
        .I3(mul_ln700_58_reg_923_reg_n_84),
        .I4(mul_ln700_57_reg_918_reg_n_84),
        .I5(mul_ln700_55_reg_908_reg_n_84),
        .O(\add_ln700_54_reg_988[23]_i_7_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_54_reg_988[23]_i_8 
       (.I0(\add_ln700_54_reg_988[23]_i_4_n_0 ),
        .I1(\add_ln700_54_reg_988[23]_i_11_n_0 ),
        .I2(mul_ln700_56_reg_913_reg_n_84),
        .I3(mul_ln700_58_reg_923_reg_n_85),
        .I4(mul_ln700_57_reg_918_reg_n_85),
        .I5(mul_ln700_55_reg_908_reg_n_85),
        .O(\add_ln700_54_reg_988[23]_i_8_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_54_reg_988[23]_i_9 
       (.I0(\add_ln700_54_reg_988[23]_i_5_n_0 ),
        .I1(\add_ln700_54_reg_988[23]_i_12_n_0 ),
        .I2(mul_ln700_56_reg_913_reg_n_85),
        .I3(mul_ln700_58_reg_923_reg_n_86),
        .I4(mul_ln700_57_reg_918_reg_n_86),
        .I5(mul_ln700_55_reg_908_reg_n_86),
        .O(\add_ln700_54_reg_988[23]_i_9_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair1" *) 
  LUT5 #(
    .INIT(32'h69699669)) 
    \add_ln700_54_reg_988[27]_i_10 
       (.I0(mul_ln700_57_reg_918_reg_n_81),
        .I1(mul_ln700_55_reg_908_reg_n_81),
        .I2(mul_ln700_58_reg_923_reg_n_81),
        .I3(mul_ln700_58_reg_923_reg_n_82),
        .I4(mul_ln700_56_reg_913_reg_n_82),
        .O(\add_ln700_54_reg_988[27]_i_10_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair2" *) 
  LUT5 #(
    .INIT(32'hE11E1EE1)) 
    \add_ln700_54_reg_988[27]_i_11 
       (.I0(mul_ln700_57_reg_918_reg_n_81),
        .I1(mul_ln700_55_reg_908_reg_n_81),
        .I2(mul_ln700_57_reg_918_reg_n_80),
        .I3(mul_ln700_55_reg_908_reg_n_80),
        .I4(mul_ln700_58_reg_923_reg_n_80),
        .O(\add_ln700_54_reg_988[27]_i_11_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair5" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_54_reg_988[27]_i_12 
       (.I0(mul_ln700_58_reg_923_reg_n_83),
        .I1(mul_ln700_57_reg_918_reg_n_83),
        .I2(mul_ln700_55_reg_908_reg_n_83),
        .O(\add_ln700_54_reg_988[27]_i_12_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair2" *) 
  LUT5 #(
    .INIT(32'h0EE0EFFE)) 
    \add_ln700_54_reg_988[27]_i_13 
       (.I0(mul_ln700_55_reg_908_reg_n_81),
        .I1(mul_ln700_57_reg_918_reg_n_81),
        .I2(mul_ln700_57_reg_918_reg_n_80),
        .I3(mul_ln700_55_reg_908_reg_n_80),
        .I4(mul_ln700_58_reg_923_reg_n_80),
        .O(\add_ln700_54_reg_988[27]_i_13_n_0 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_54_reg_988[27]_i_14 
       (.I0(mul_ln700_58_reg_923_reg_n_82),
        .I1(mul_ln700_56_reg_913_reg_n_82),
        .O(\add_ln700_54_reg_988[27]_i_14_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair1" *) 
  LUT2 #(
    .INIT(4'h9)) 
    \add_ln700_54_reg_988[27]_i_15 
       (.I0(mul_ln700_55_reg_908_reg_n_81),
        .I1(mul_ln700_57_reg_918_reg_n_81),
        .O(\add_ln700_54_reg_988[27]_i_15_n_0 ));
  LUT6 #(
    .INIT(64'hFF54FD00FFFDFF54)) 
    \add_ln700_54_reg_988[27]_i_2 
       (.I0(mul_ln700_58_reg_923_reg_n_80),
        .I1(mul_ln700_57_reg_918_reg_n_81),
        .I2(mul_ln700_55_reg_908_reg_n_81),
        .I3(mul_ln700_55_reg_908_reg_n_79),
        .I4(mul_ln700_55_reg_908_reg_n_80),
        .I5(mul_ln700_57_reg_918_reg_n_80),
        .O(\add_ln700_54_reg_988[27]_i_2_n_0 ));
  LUT4 #(
    .INIT(16'hE000)) 
    \add_ln700_54_reg_988[27]_i_3 
       (.I0(mul_ln700_55_reg_908_reg_n_82),
        .I1(mul_ln700_57_reg_918_reg_n_82),
        .I2(\add_ln700_54_reg_988[27]_i_10_n_0 ),
        .I3(\add_ln700_54_reg_988[27]_i_11_n_0 ),
        .O(\add_ln700_54_reg_988[27]_i_3_n_0 ));
  LUT4 #(
    .INIT(16'h57A8)) 
    \add_ln700_54_reg_988[27]_i_4 
       (.I0(\add_ln700_54_reg_988[27]_i_10_n_0 ),
        .I1(mul_ln700_55_reg_908_reg_n_82),
        .I2(mul_ln700_57_reg_918_reg_n_82),
        .I3(\add_ln700_54_reg_988[27]_i_11_n_0 ),
        .O(\add_ln700_54_reg_988[27]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'hEB8282EB)) 
    \add_ln700_54_reg_988[27]_i_5 
       (.I0(\add_ln700_54_reg_988[27]_i_12_n_0 ),
        .I1(mul_ln700_56_reg_913_reg_n_82),
        .I2(mul_ln700_58_reg_923_reg_n_82),
        .I3(mul_ln700_55_reg_908_reg_n_82),
        .I4(mul_ln700_57_reg_918_reg_n_82),
        .O(\add_ln700_54_reg_988[27]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'hFFFDFFFFBBBF222B)) 
    \add_ln700_54_reg_988[27]_i_6 
       (.I0(mul_ln700_57_reg_918_reg_n_80),
        .I1(mul_ln700_55_reg_908_reg_n_80),
        .I2(mul_ln700_55_reg_908_reg_n_81),
        .I3(mul_ln700_57_reg_918_reg_n_81),
        .I4(mul_ln700_58_reg_923_reg_n_80),
        .I5(mul_ln700_55_reg_908_reg_n_79),
        .O(\add_ln700_54_reg_988[27]_i_6_n_0 ));
  LUT5 #(
    .INIT(32'h59A6A659)) 
    \add_ln700_54_reg_988[27]_i_7 
       (.I0(\add_ln700_54_reg_988[27]_i_3_n_0 ),
        .I1(mul_ln700_57_reg_918_reg_n_80),
        .I2(mul_ln700_55_reg_908_reg_n_80),
        .I3(mul_ln700_55_reg_908_reg_n_79),
        .I4(\add_ln700_54_reg_988[27]_i_13_n_0 ),
        .O(\add_ln700_54_reg_988[27]_i_7_n_0 ));
  LUT6 #(
    .INIT(64'hA9555556555656AA)) 
    \add_ln700_54_reg_988[27]_i_8 
       (.I0(\add_ln700_54_reg_988[27]_i_11_n_0 ),
        .I1(mul_ln700_57_reg_918_reg_n_82),
        .I2(mul_ln700_55_reg_908_reg_n_82),
        .I3(\add_ln700_54_reg_988[27]_i_14_n_0 ),
        .I4(mul_ln700_58_reg_923_reg_n_81),
        .I5(\add_ln700_54_reg_988[27]_i_15_n_0 ),
        .O(\add_ln700_54_reg_988[27]_i_8_n_0 ));
  LUT4 #(
    .INIT(16'hA956)) 
    \add_ln700_54_reg_988[27]_i_9 
       (.I0(\add_ln700_54_reg_988[27]_i_5_n_0 ),
        .I1(mul_ln700_55_reg_908_reg_n_82),
        .I2(mul_ln700_57_reg_918_reg_n_82),
        .I3(\add_ln700_54_reg_988[27]_i_10_n_0 ),
        .O(\add_ln700_54_reg_988[27]_i_9_n_0 ));
  LUT6 #(
    .INIT(64'hF88080F880F8F880)) 
    \add_ln700_54_reg_988[3]_i_2 
       (.I0(mul_ln700_58_reg_923_reg_n_104),
        .I1(mul_ln700_57_reg_918_reg_n_104),
        .I2(mul_ln700_56_reg_913_reg_n_103),
        .I3(mul_ln700_58_reg_923_reg_n_103),
        .I4(mul_ln700_57_reg_918_reg_n_103),
        .I5(mul_ln700_55_reg_908_reg_n_103),
        .O(\add_ln700_54_reg_988[3]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h8778788778878778)) 
    \add_ln700_54_reg_988[3]_i_3 
       (.I0(mul_ln700_58_reg_923_reg_n_104),
        .I1(mul_ln700_57_reg_918_reg_n_104),
        .I2(mul_ln700_56_reg_913_reg_n_103),
        .I3(mul_ln700_58_reg_923_reg_n_103),
        .I4(mul_ln700_57_reg_918_reg_n_103),
        .I5(mul_ln700_55_reg_908_reg_n_103),
        .O(\add_ln700_54_reg_988[3]_i_3_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_54_reg_988[3]_i_4 
       (.I0(mul_ln700_57_reg_918_reg_n_104),
        .I1(mul_ln700_58_reg_923_reg_n_104),
        .I2(mul_ln700_56_reg_913_reg_n_104),
        .O(\add_ln700_54_reg_988[3]_i_4_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_54_reg_988[3]_i_5 
       (.I0(\add_ln700_54_reg_988[3]_i_2_n_0 ),
        .I1(\add_ln700_54_reg_988[7]_i_13_n_0 ),
        .I2(mul_ln700_56_reg_913_reg_n_102),
        .I3(mul_ln700_58_reg_923_reg_n_103),
        .I4(mul_ln700_57_reg_918_reg_n_103),
        .I5(mul_ln700_55_reg_908_reg_n_103),
        .O(\add_ln700_54_reg_988[3]_i_5_n_0 ));
  LUT5 #(
    .INIT(32'h99969666)) 
    \add_ln700_54_reg_988[3]_i_6 
       (.I0(\add_ln700_54_reg_988[3]_i_9_n_0 ),
        .I1(mul_ln700_56_reg_913_reg_n_103),
        .I2(mul_ln700_58_reg_923_reg_n_104),
        .I3(mul_ln700_57_reg_918_reg_n_104),
        .I4(mul_ln700_56_reg_913_reg_n_104),
        .O(\add_ln700_54_reg_988[3]_i_6_n_0 ));
  LUT5 #(
    .INIT(32'h69969696)) 
    \add_ln700_54_reg_988[3]_i_7 
       (.I0(mul_ln700_56_reg_913_reg_n_104),
        .I1(mul_ln700_58_reg_923_reg_n_104),
        .I2(mul_ln700_57_reg_918_reg_n_104),
        .I3(mul_ln700_58_reg_923_reg_n_105),
        .I4(mul_ln700_57_reg_918_reg_n_105),
        .O(\add_ln700_54_reg_988[3]_i_7_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_54_reg_988[3]_i_8 
       (.I0(mul_ln700_57_reg_918_reg_n_105),
        .I1(mul_ln700_58_reg_923_reg_n_105),
        .I2(mul_ln700_56_reg_913_reg_n_105),
        .O(\add_ln700_54_reg_988[3]_i_8_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_54_reg_988[3]_i_9 
       (.I0(mul_ln700_58_reg_923_reg_n_103),
        .I1(mul_ln700_57_reg_918_reg_n_103),
        .I2(mul_ln700_55_reg_908_reg_n_103),
        .O(\add_ln700_54_reg_988[3]_i_9_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_54_reg_988[7]_i_10 
       (.I0(mul_ln700_58_reg_923_reg_n_99),
        .I1(mul_ln700_57_reg_918_reg_n_99),
        .I2(mul_ln700_55_reg_908_reg_n_99),
        .O(\add_ln700_54_reg_988[7]_i_10_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_54_reg_988[7]_i_11 
       (.I0(mul_ln700_58_reg_923_reg_n_100),
        .I1(mul_ln700_57_reg_918_reg_n_100),
        .I2(mul_ln700_55_reg_908_reg_n_100),
        .O(\add_ln700_54_reg_988[7]_i_11_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_54_reg_988[7]_i_12 
       (.I0(mul_ln700_58_reg_923_reg_n_101),
        .I1(mul_ln700_57_reg_918_reg_n_101),
        .I2(mul_ln700_55_reg_908_reg_n_101),
        .O(\add_ln700_54_reg_988[7]_i_12_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_54_reg_988[7]_i_13 
       (.I0(mul_ln700_58_reg_923_reg_n_102),
        .I1(mul_ln700_57_reg_918_reg_n_102),
        .I2(mul_ln700_55_reg_908_reg_n_102),
        .O(\add_ln700_54_reg_988[7]_i_13_n_0 ));
  LUT5 #(
    .INIT(32'hFFE8E800)) 
    \add_ln700_54_reg_988[7]_i_2 
       (.I0(mul_ln700_55_reg_908_reg_n_100),
        .I1(mul_ln700_57_reg_918_reg_n_100),
        .I2(mul_ln700_58_reg_923_reg_n_100),
        .I3(mul_ln700_56_reg_913_reg_n_99),
        .I4(\add_ln700_54_reg_988[7]_i_10_n_0 ),
        .O(\add_ln700_54_reg_988[7]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hFFE8E800)) 
    \add_ln700_54_reg_988[7]_i_3 
       (.I0(mul_ln700_55_reg_908_reg_n_101),
        .I1(mul_ln700_57_reg_918_reg_n_101),
        .I2(mul_ln700_58_reg_923_reg_n_101),
        .I3(mul_ln700_56_reg_913_reg_n_100),
        .I4(\add_ln700_54_reg_988[7]_i_11_n_0 ),
        .O(\add_ln700_54_reg_988[7]_i_3_n_0 ));
  LUT5 #(
    .INIT(32'hFFE8E800)) 
    \add_ln700_54_reg_988[7]_i_4 
       (.I0(mul_ln700_55_reg_908_reg_n_102),
        .I1(mul_ln700_57_reg_918_reg_n_102),
        .I2(mul_ln700_58_reg_923_reg_n_102),
        .I3(mul_ln700_56_reg_913_reg_n_101),
        .I4(\add_ln700_54_reg_988[7]_i_12_n_0 ),
        .O(\add_ln700_54_reg_988[7]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'hFFE8E800)) 
    \add_ln700_54_reg_988[7]_i_5 
       (.I0(mul_ln700_55_reg_908_reg_n_103),
        .I1(mul_ln700_57_reg_918_reg_n_103),
        .I2(mul_ln700_58_reg_923_reg_n_103),
        .I3(mul_ln700_56_reg_913_reg_n_102),
        .I4(\add_ln700_54_reg_988[7]_i_13_n_0 ),
        .O(\add_ln700_54_reg_988[7]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_54_reg_988[7]_i_6 
       (.I0(\add_ln700_54_reg_988[7]_i_2_n_0 ),
        .I1(\add_ln700_54_reg_988[11]_i_13_n_0 ),
        .I2(mul_ln700_56_reg_913_reg_n_98),
        .I3(mul_ln700_58_reg_923_reg_n_99),
        .I4(mul_ln700_57_reg_918_reg_n_99),
        .I5(mul_ln700_55_reg_908_reg_n_99),
        .O(\add_ln700_54_reg_988[7]_i_6_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_54_reg_988[7]_i_7 
       (.I0(\add_ln700_54_reg_988[7]_i_3_n_0 ),
        .I1(\add_ln700_54_reg_988[7]_i_10_n_0 ),
        .I2(mul_ln700_56_reg_913_reg_n_99),
        .I3(mul_ln700_58_reg_923_reg_n_100),
        .I4(mul_ln700_57_reg_918_reg_n_100),
        .I5(mul_ln700_55_reg_908_reg_n_100),
        .O(\add_ln700_54_reg_988[7]_i_7_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_54_reg_988[7]_i_8 
       (.I0(\add_ln700_54_reg_988[7]_i_4_n_0 ),
        .I1(\add_ln700_54_reg_988[7]_i_11_n_0 ),
        .I2(mul_ln700_56_reg_913_reg_n_100),
        .I3(mul_ln700_58_reg_923_reg_n_101),
        .I4(mul_ln700_57_reg_918_reg_n_101),
        .I5(mul_ln700_55_reg_908_reg_n_101),
        .O(\add_ln700_54_reg_988[7]_i_8_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_54_reg_988[7]_i_9 
       (.I0(\add_ln700_54_reg_988[7]_i_5_n_0 ),
        .I1(\add_ln700_54_reg_988[7]_i_12_n_0 ),
        .I2(mul_ln700_56_reg_913_reg_n_101),
        .I3(mul_ln700_58_reg_923_reg_n_102),
        .I4(mul_ln700_57_reg_918_reg_n_102),
        .I5(mul_ln700_55_reg_908_reg_n_102),
        .O(\add_ln700_54_reg_988[7]_i_9_n_0 ));
  FDRE \add_ln700_54_reg_988_reg[0] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_54_fu_708_p2[0]),
        .Q(add_ln700_54_reg_988[0]),
        .R(1'b0));
  FDRE \add_ln700_54_reg_988_reg[10] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_54_fu_708_p2[10]),
        .Q(add_ln700_54_reg_988[10]),
        .R(1'b0));
  FDRE \add_ln700_54_reg_988_reg[11] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_54_fu_708_p2[11]),
        .Q(add_ln700_54_reg_988[11]),
        .R(1'b0));
  CARRY4 \add_ln700_54_reg_988_reg[11]_i_1 
       (.CI(\add_ln700_54_reg_988_reg[7]_i_1_n_0 ),
        .CO({\add_ln700_54_reg_988_reg[11]_i_1_n_0 ,\add_ln700_54_reg_988_reg[11]_i_1_n_1 ,\add_ln700_54_reg_988_reg[11]_i_1_n_2 ,\add_ln700_54_reg_988_reg[11]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_54_reg_988[11]_i_2_n_0 ,\add_ln700_54_reg_988[11]_i_3_n_0 ,\add_ln700_54_reg_988[11]_i_4_n_0 ,\add_ln700_54_reg_988[11]_i_5_n_0 }),
        .O(add_ln700_54_fu_708_p2[11:8]),
        .S({\add_ln700_54_reg_988[11]_i_6_n_0 ,\add_ln700_54_reg_988[11]_i_7_n_0 ,\add_ln700_54_reg_988[11]_i_8_n_0 ,\add_ln700_54_reg_988[11]_i_9_n_0 }));
  FDRE \add_ln700_54_reg_988_reg[12] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_54_fu_708_p2[12]),
        .Q(add_ln700_54_reg_988[12]),
        .R(1'b0));
  FDRE \add_ln700_54_reg_988_reg[13] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_54_fu_708_p2[13]),
        .Q(add_ln700_54_reg_988[13]),
        .R(1'b0));
  FDRE \add_ln700_54_reg_988_reg[14] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_54_fu_708_p2[14]),
        .Q(add_ln700_54_reg_988[14]),
        .R(1'b0));
  FDRE \add_ln700_54_reg_988_reg[15] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_54_fu_708_p2[15]),
        .Q(add_ln700_54_reg_988[15]),
        .R(1'b0));
  CARRY4 \add_ln700_54_reg_988_reg[15]_i_1 
       (.CI(\add_ln700_54_reg_988_reg[11]_i_1_n_0 ),
        .CO({\add_ln700_54_reg_988_reg[15]_i_1_n_0 ,\add_ln700_54_reg_988_reg[15]_i_1_n_1 ,\add_ln700_54_reg_988_reg[15]_i_1_n_2 ,\add_ln700_54_reg_988_reg[15]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_54_reg_988[15]_i_2_n_0 ,\add_ln700_54_reg_988[15]_i_3_n_0 ,\add_ln700_54_reg_988[15]_i_4_n_0 ,\add_ln700_54_reg_988[15]_i_5_n_0 }),
        .O(add_ln700_54_fu_708_p2[15:12]),
        .S({\add_ln700_54_reg_988[15]_i_6_n_0 ,\add_ln700_54_reg_988[15]_i_7_n_0 ,\add_ln700_54_reg_988[15]_i_8_n_0 ,\add_ln700_54_reg_988[15]_i_9_n_0 }));
  FDRE \add_ln700_54_reg_988_reg[16] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_54_fu_708_p2[16]),
        .Q(add_ln700_54_reg_988[16]),
        .R(1'b0));
  FDRE \add_ln700_54_reg_988_reg[17] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_54_fu_708_p2[17]),
        .Q(add_ln700_54_reg_988[17]),
        .R(1'b0));
  FDRE \add_ln700_54_reg_988_reg[18] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_54_fu_708_p2[18]),
        .Q(add_ln700_54_reg_988[18]),
        .R(1'b0));
  FDRE \add_ln700_54_reg_988_reg[19] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_54_fu_708_p2[19]),
        .Q(add_ln700_54_reg_988[19]),
        .R(1'b0));
  CARRY4 \add_ln700_54_reg_988_reg[19]_i_1 
       (.CI(\add_ln700_54_reg_988_reg[15]_i_1_n_0 ),
        .CO({\add_ln700_54_reg_988_reg[19]_i_1_n_0 ,\add_ln700_54_reg_988_reg[19]_i_1_n_1 ,\add_ln700_54_reg_988_reg[19]_i_1_n_2 ,\add_ln700_54_reg_988_reg[19]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_54_reg_988[19]_i_2_n_0 ,\add_ln700_54_reg_988[19]_i_3_n_0 ,\add_ln700_54_reg_988[19]_i_4_n_0 ,\add_ln700_54_reg_988[19]_i_5_n_0 }),
        .O(add_ln700_54_fu_708_p2[19:16]),
        .S({\add_ln700_54_reg_988[19]_i_6_n_0 ,\add_ln700_54_reg_988[19]_i_7_n_0 ,\add_ln700_54_reg_988[19]_i_8_n_0 ,\add_ln700_54_reg_988[19]_i_9_n_0 }));
  FDRE \add_ln700_54_reg_988_reg[1] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_54_fu_708_p2[1]),
        .Q(add_ln700_54_reg_988[1]),
        .R(1'b0));
  FDRE \add_ln700_54_reg_988_reg[20] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_54_fu_708_p2[20]),
        .Q(add_ln700_54_reg_988[20]),
        .R(1'b0));
  FDRE \add_ln700_54_reg_988_reg[21] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_54_fu_708_p2[21]),
        .Q(add_ln700_54_reg_988[21]),
        .R(1'b0));
  FDRE \add_ln700_54_reg_988_reg[22] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_54_fu_708_p2[22]),
        .Q(add_ln700_54_reg_988[22]),
        .R(1'b0));
  FDRE \add_ln700_54_reg_988_reg[23] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_54_fu_708_p2[23]),
        .Q(add_ln700_54_reg_988[23]),
        .R(1'b0));
  CARRY4 \add_ln700_54_reg_988_reg[23]_i_1 
       (.CI(\add_ln700_54_reg_988_reg[19]_i_1_n_0 ),
        .CO({\add_ln700_54_reg_988_reg[23]_i_1_n_0 ,\add_ln700_54_reg_988_reg[23]_i_1_n_1 ,\add_ln700_54_reg_988_reg[23]_i_1_n_2 ,\add_ln700_54_reg_988_reg[23]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_54_reg_988[23]_i_2_n_0 ,\add_ln700_54_reg_988[23]_i_3_n_0 ,\add_ln700_54_reg_988[23]_i_4_n_0 ,\add_ln700_54_reg_988[23]_i_5_n_0 }),
        .O(add_ln700_54_fu_708_p2[23:20]),
        .S({\add_ln700_54_reg_988[23]_i_6_n_0 ,\add_ln700_54_reg_988[23]_i_7_n_0 ,\add_ln700_54_reg_988[23]_i_8_n_0 ,\add_ln700_54_reg_988[23]_i_9_n_0 }));
  FDRE \add_ln700_54_reg_988_reg[24] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_54_fu_708_p2[24]),
        .Q(add_ln700_54_reg_988[24]),
        .R(1'b0));
  FDRE \add_ln700_54_reg_988_reg[25] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_54_fu_708_p2[25]),
        .Q(add_ln700_54_reg_988[25]),
        .R(1'b0));
  FDRE \add_ln700_54_reg_988_reg[26] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_54_fu_708_p2[26]),
        .Q(add_ln700_54_reg_988[26]),
        .R(1'b0));
  FDRE \add_ln700_54_reg_988_reg[27] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_54_fu_708_p2[27]),
        .Q(add_ln700_54_reg_988[27]),
        .R(1'b0));
  CARRY4 \add_ln700_54_reg_988_reg[27]_i_1 
       (.CI(\add_ln700_54_reg_988_reg[23]_i_1_n_0 ),
        .CO({\add_ln700_54_reg_988_reg[27]_i_1_n_0 ,\add_ln700_54_reg_988_reg[27]_i_1_n_1 ,\add_ln700_54_reg_988_reg[27]_i_1_n_2 ,\add_ln700_54_reg_988_reg[27]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_54_reg_988[27]_i_2_n_0 ,\add_ln700_54_reg_988[27]_i_3_n_0 ,\add_ln700_54_reg_988[27]_i_4_n_0 ,\add_ln700_54_reg_988[27]_i_5_n_0 }),
        .O(add_ln700_54_fu_708_p2[27:24]),
        .S({\add_ln700_54_reg_988[27]_i_6_n_0 ,\add_ln700_54_reg_988[27]_i_7_n_0 ,\add_ln700_54_reg_988[27]_i_8_n_0 ,\add_ln700_54_reg_988[27]_i_9_n_0 }));
  FDRE \add_ln700_54_reg_988_reg[2] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_54_fu_708_p2[2]),
        .Q(add_ln700_54_reg_988[2]),
        .R(1'b0));
  FDRE \add_ln700_54_reg_988_reg[31] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_54_fu_708_p2[31]),
        .Q(add_ln700_54_reg_988[31]),
        .R(1'b0));
  CARRY4 \add_ln700_54_reg_988_reg[31]_i_1 
       (.CI(\add_ln700_54_reg_988_reg[27]_i_1_n_0 ),
        .CO(\NLW_add_ln700_54_reg_988_reg[31]_i_1_CO_UNCONNECTED [3:0]),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O({\NLW_add_ln700_54_reg_988_reg[31]_i_1_O_UNCONNECTED [3:1],add_ln700_54_fu_708_p2[31]}),
        .S({1'b0,1'b0,1'b0,1'b1}));
  FDRE \add_ln700_54_reg_988_reg[3] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_54_fu_708_p2[3]),
        .Q(add_ln700_54_reg_988[3]),
        .R(1'b0));
  CARRY4 \add_ln700_54_reg_988_reg[3]_i_1 
       (.CI(1'b0),
        .CO({\add_ln700_54_reg_988_reg[3]_i_1_n_0 ,\add_ln700_54_reg_988_reg[3]_i_1_n_1 ,\add_ln700_54_reg_988_reg[3]_i_1_n_2 ,\add_ln700_54_reg_988_reg[3]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_54_reg_988[3]_i_2_n_0 ,\add_ln700_54_reg_988[3]_i_3_n_0 ,\add_ln700_54_reg_988[3]_i_4_n_0 ,mul_ln700_56_reg_913_reg_n_105}),
        .O(add_ln700_54_fu_708_p2[3:0]),
        .S({\add_ln700_54_reg_988[3]_i_5_n_0 ,\add_ln700_54_reg_988[3]_i_6_n_0 ,\add_ln700_54_reg_988[3]_i_7_n_0 ,\add_ln700_54_reg_988[3]_i_8_n_0 }));
  FDRE \add_ln700_54_reg_988_reg[4] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_54_fu_708_p2[4]),
        .Q(add_ln700_54_reg_988[4]),
        .R(1'b0));
  FDRE \add_ln700_54_reg_988_reg[5] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_54_fu_708_p2[5]),
        .Q(add_ln700_54_reg_988[5]),
        .R(1'b0));
  FDRE \add_ln700_54_reg_988_reg[6] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_54_fu_708_p2[6]),
        .Q(add_ln700_54_reg_988[6]),
        .R(1'b0));
  FDRE \add_ln700_54_reg_988_reg[7] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_54_fu_708_p2[7]),
        .Q(add_ln700_54_reg_988[7]),
        .R(1'b0));
  CARRY4 \add_ln700_54_reg_988_reg[7]_i_1 
       (.CI(\add_ln700_54_reg_988_reg[3]_i_1_n_0 ),
        .CO({\add_ln700_54_reg_988_reg[7]_i_1_n_0 ,\add_ln700_54_reg_988_reg[7]_i_1_n_1 ,\add_ln700_54_reg_988_reg[7]_i_1_n_2 ,\add_ln700_54_reg_988_reg[7]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_54_reg_988[7]_i_2_n_0 ,\add_ln700_54_reg_988[7]_i_3_n_0 ,\add_ln700_54_reg_988[7]_i_4_n_0 ,\add_ln700_54_reg_988[7]_i_5_n_0 }),
        .O(add_ln700_54_fu_708_p2[7:4]),
        .S({\add_ln700_54_reg_988[7]_i_6_n_0 ,\add_ln700_54_reg_988[7]_i_7_n_0 ,\add_ln700_54_reg_988[7]_i_8_n_0 ,\add_ln700_54_reg_988[7]_i_9_n_0 }));
  FDRE \add_ln700_54_reg_988_reg[8] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_54_fu_708_p2[8]),
        .Q(add_ln700_54_reg_988[8]),
        .R(1'b0));
  FDRE \add_ln700_54_reg_988_reg[9] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_54_fu_708_p2[9]),
        .Q(add_ln700_54_reg_988[9]),
        .R(1'b0));
  LUT1 #(
    .INIT(2'h1)) 
    \add_ln700_55_reg_993[31]_i_2 
       (.I0(mul_ln700_59_reg_928_reg__0[31]),
        .O(\add_ln700_55_reg_993[31]_i_2_n_0 ));
  FDRE \add_ln700_55_reg_993_reg[0] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(d_conv_mul_mul_16cud_U6_n_0),
        .Q(add_ln700_55_reg_993[0]),
        .R(1'b0));
  FDRE \add_ln700_55_reg_993_reg[10] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_55_fu_714_p2[10]),
        .Q(add_ln700_55_reg_993[10]),
        .R(1'b0));
  FDRE \add_ln700_55_reg_993_reg[11] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_55_fu_714_p2[11]),
        .Q(add_ln700_55_reg_993[11]),
        .R(1'b0));
  FDRE \add_ln700_55_reg_993_reg[12] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_55_fu_714_p2[12]),
        .Q(add_ln700_55_reg_993[12]),
        .R(1'b0));
  FDRE \add_ln700_55_reg_993_reg[13] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_55_fu_714_p2[13]),
        .Q(add_ln700_55_reg_993[13]),
        .R(1'b0));
  FDRE \add_ln700_55_reg_993_reg[14] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_55_fu_714_p2[14]),
        .Q(add_ln700_55_reg_993[14]),
        .R(1'b0));
  FDRE \add_ln700_55_reg_993_reg[15] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_55_fu_714_p2[15]),
        .Q(add_ln700_55_reg_993[15]),
        .R(1'b0));
  FDRE \add_ln700_55_reg_993_reg[16] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_55_fu_714_p2[16]),
        .Q(add_ln700_55_reg_993[16]),
        .R(1'b0));
  FDRE \add_ln700_55_reg_993_reg[17] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_55_fu_714_p2[17]),
        .Q(add_ln700_55_reg_993[17]),
        .R(1'b0));
  FDRE \add_ln700_55_reg_993_reg[18] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_55_fu_714_p2[18]),
        .Q(add_ln700_55_reg_993[18]),
        .R(1'b0));
  FDRE \add_ln700_55_reg_993_reg[19] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_55_fu_714_p2[19]),
        .Q(add_ln700_55_reg_993[19]),
        .R(1'b0));
  FDRE \add_ln700_55_reg_993_reg[1] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_55_fu_714_p2[1]),
        .Q(add_ln700_55_reg_993[1]),
        .R(1'b0));
  FDRE \add_ln700_55_reg_993_reg[20] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_55_fu_714_p2[20]),
        .Q(add_ln700_55_reg_993[20]),
        .R(1'b0));
  FDRE \add_ln700_55_reg_993_reg[21] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_55_fu_714_p2[21]),
        .Q(add_ln700_55_reg_993[21]),
        .R(1'b0));
  FDRE \add_ln700_55_reg_993_reg[22] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_55_fu_714_p2[22]),
        .Q(add_ln700_55_reg_993[22]),
        .R(1'b0));
  FDRE \add_ln700_55_reg_993_reg[23] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_55_fu_714_p2[23]),
        .Q(add_ln700_55_reg_993[23]),
        .R(1'b0));
  FDRE \add_ln700_55_reg_993_reg[24] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_55_fu_714_p2[24]),
        .Q(add_ln700_55_reg_993[24]),
        .R(1'b0));
  FDRE \add_ln700_55_reg_993_reg[25] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_55_fu_714_p2[25]),
        .Q(add_ln700_55_reg_993[25]),
        .R(1'b0));
  FDRE \add_ln700_55_reg_993_reg[26] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_55_fu_714_p2[26]),
        .Q(add_ln700_55_reg_993[26]),
        .R(1'b0));
  FDRE \add_ln700_55_reg_993_reg[2] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_55_fu_714_p2[2]),
        .Q(add_ln700_55_reg_993[2]),
        .R(1'b0));
  FDRE \add_ln700_55_reg_993_reg[31] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_55_fu_714_p2[31]),
        .Q(add_ln700_55_reg_993[31]),
        .R(1'b0));
  FDRE \add_ln700_55_reg_993_reg[3] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_55_fu_714_p2[3]),
        .Q(add_ln700_55_reg_993[3]),
        .R(1'b0));
  FDRE \add_ln700_55_reg_993_reg[4] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_55_fu_714_p2[4]),
        .Q(add_ln700_55_reg_993[4]),
        .R(1'b0));
  FDRE \add_ln700_55_reg_993_reg[5] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_55_fu_714_p2[5]),
        .Q(add_ln700_55_reg_993[5]),
        .R(1'b0));
  FDRE \add_ln700_55_reg_993_reg[6] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_55_fu_714_p2[6]),
        .Q(add_ln700_55_reg_993[6]),
        .R(1'b0));
  FDRE \add_ln700_55_reg_993_reg[7] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_55_fu_714_p2[7]),
        .Q(add_ln700_55_reg_993[7]),
        .R(1'b0));
  FDRE \add_ln700_55_reg_993_reg[8] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_55_fu_714_p2[8]),
        .Q(add_ln700_55_reg_993[8]),
        .R(1'b0));
  FDRE \add_ln700_55_reg_993_reg[9] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_55_fu_714_p2[9]),
        .Q(add_ln700_55_reg_993[9]),
        .R(1'b0));
  DSP48E1 #(
    .ACASCREG(2),
    .ADREG(1),
    .ALUMODEREG(0),
    .AREG(2),
    .AUTORESET_PATDET("NO_RESET"),
    .A_INPUT("DIRECT"),
    .BCASCREG(0),
    .BREG(0),
    .B_INPUT("DIRECT"),
    .CARRYINREG(0),
    .CARRYINSELREG(0),
    .CREG(1),
    .DREG(1),
    .INMODEREG(0),
    .MASK(48'h3FFFFFFFFFFF),
    .MREG(0),
    .OPMODEREG(0),
    .PATTERN(48'h000000000000),
    .PREG(1),
    .SEL_MASK("MASK"),
    .SEL_PATTERN("PATTERN"),
    .USE_DPORT("FALSE"),
    .USE_MULT("MULTIPLY"),
    .USE_PATTERN_DETECT("NO_PATDET"),
    .USE_SIMD("ONE48")) 
    add_ln700_56_reg_998_reg
       (.A({extLd_loc_channel[15],extLd_loc_channel[15],extLd_loc_channel[15],extLd_loc_channel[15],extLd_loc_channel[15],extLd_loc_channel[15],extLd_loc_channel[15],extLd_loc_channel[15],extLd_loc_channel[15],extLd_loc_channel[15],extLd_loc_channel[15],extLd_loc_channel[15],extLd_loc_channel[15],extLd_loc_channel[15],extLd_loc_channel}),
        .ACIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .ACOUT(NLW_add_ln700_56_reg_998_reg_ACOUT_UNCONNECTED[29:0]),
        .ALUMODE({1'b0,1'b0,1'b0,1'b0}),
        .B({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b0,1'b0,1'b1,1'b0,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .BCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .BCOUT(NLW_add_ln700_56_reg_998_reg_BCOUT_UNCONNECTED[17:0]),
        .C({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .CARRYCASCIN(1'b0),
        .CARRYCASCOUT(NLW_add_ln700_56_reg_998_reg_CARRYCASCOUT_UNCONNECTED),
        .CARRYIN(1'b0),
        .CARRYINSEL({1'b0,1'b0,1'b0}),
        .CARRYOUT(NLW_add_ln700_56_reg_998_reg_CARRYOUT_UNCONNECTED[3:0]),
        .CEA1(fir_filter_a_U0_ap_start),
        .CEA2(1'b1),
        .CEAD(1'b0),
        .CEALUMODE(1'b0),
        .CEB1(1'b0),
        .CEB2(1'b0),
        .CEC(1'b0),
        .CECARRYIN(1'b0),
        .CECTRL(1'b0),
        .CED(1'b0),
        .CEINMODE(1'b0),
        .CEM(1'b0),
        .CEP(add_ln700_56_reg_9980),
        .CLK(ap_clk),
        .D({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .INMODE({1'b0,1'b0,1'b0,1'b0,1'b0}),
        .MULTSIGNIN(1'b0),
        .MULTSIGNOUT(NLW_add_ln700_56_reg_998_reg_MULTSIGNOUT_UNCONNECTED),
        .OPMODE({1'b0,1'b0,1'b1,1'b0,1'b1,1'b0,1'b1}),
        .OVERFLOW(NLW_add_ln700_56_reg_998_reg_OVERFLOW_UNCONNECTED),
        .P({NLW_add_ln700_56_reg_998_reg_P_UNCONNECTED[47:26],add_ln700_56_reg_998_reg_n_80,add_ln700_56_reg_998_reg_n_81,add_ln700_56_reg_998_reg_n_82,add_ln700_56_reg_998_reg_n_83,add_ln700_56_reg_998_reg_n_84,add_ln700_56_reg_998_reg_n_85,add_ln700_56_reg_998_reg_n_86,add_ln700_56_reg_998_reg_n_87,add_ln700_56_reg_998_reg_n_88,add_ln700_56_reg_998_reg_n_89,add_ln700_56_reg_998_reg_n_90,add_ln700_56_reg_998_reg_n_91,add_ln700_56_reg_998_reg_n_92,add_ln700_56_reg_998_reg_n_93,add_ln700_56_reg_998_reg_n_94,add_ln700_56_reg_998_reg_n_95,add_ln700_56_reg_998_reg_n_96,add_ln700_56_reg_998_reg_n_97,add_ln700_56_reg_998_reg_n_98,add_ln700_56_reg_998_reg_n_99,add_ln700_56_reg_998_reg_n_100,add_ln700_56_reg_998_reg_n_101,add_ln700_56_reg_998_reg_n_102,add_ln700_56_reg_998_reg_n_103,add_ln700_56_reg_998_reg_n_104,add_ln700_56_reg_998_reg_n_105}),
        .PATTERNBDETECT(NLW_add_ln700_56_reg_998_reg_PATTERNBDETECT_UNCONNECTED),
        .PATTERNDETECT(NLW_add_ln700_56_reg_998_reg_PATTERNDETECT_UNCONNECTED),
        .PCIN({mul_ln700_62_reg_943_reg_n_106,mul_ln700_62_reg_943_reg_n_107,mul_ln700_62_reg_943_reg_n_108,mul_ln700_62_reg_943_reg_n_109,mul_ln700_62_reg_943_reg_n_110,mul_ln700_62_reg_943_reg_n_111,mul_ln700_62_reg_943_reg_n_112,mul_ln700_62_reg_943_reg_n_113,mul_ln700_62_reg_943_reg_n_114,mul_ln700_62_reg_943_reg_n_115,mul_ln700_62_reg_943_reg_n_116,mul_ln700_62_reg_943_reg_n_117,mul_ln700_62_reg_943_reg_n_118,mul_ln700_62_reg_943_reg_n_119,mul_ln700_62_reg_943_reg_n_120,mul_ln700_62_reg_943_reg_n_121,mul_ln700_62_reg_943_reg_n_122,mul_ln700_62_reg_943_reg_n_123,mul_ln700_62_reg_943_reg_n_124,mul_ln700_62_reg_943_reg_n_125,mul_ln700_62_reg_943_reg_n_126,mul_ln700_62_reg_943_reg_n_127,mul_ln700_62_reg_943_reg_n_128,mul_ln700_62_reg_943_reg_n_129,mul_ln700_62_reg_943_reg_n_130,mul_ln700_62_reg_943_reg_n_131,mul_ln700_62_reg_943_reg_n_132,mul_ln700_62_reg_943_reg_n_133,mul_ln700_62_reg_943_reg_n_134,mul_ln700_62_reg_943_reg_n_135,mul_ln700_62_reg_943_reg_n_136,mul_ln700_62_reg_943_reg_n_137,mul_ln700_62_reg_943_reg_n_138,mul_ln700_62_reg_943_reg_n_139,mul_ln700_62_reg_943_reg_n_140,mul_ln700_62_reg_943_reg_n_141,mul_ln700_62_reg_943_reg_n_142,mul_ln700_62_reg_943_reg_n_143,mul_ln700_62_reg_943_reg_n_144,mul_ln700_62_reg_943_reg_n_145,mul_ln700_62_reg_943_reg_n_146,mul_ln700_62_reg_943_reg_n_147,mul_ln700_62_reg_943_reg_n_148,mul_ln700_62_reg_943_reg_n_149,mul_ln700_62_reg_943_reg_n_150,mul_ln700_62_reg_943_reg_n_151,mul_ln700_62_reg_943_reg_n_152,mul_ln700_62_reg_943_reg_n_153}),
        .PCOUT(NLW_add_ln700_56_reg_998_reg_PCOUT_UNCONNECTED[47:0]),
        .RSTA(1'b0),
        .RSTALLCARRYIN(1'b0),
        .RSTALUMODE(1'b0),
        .RSTB(1'b0),
        .RSTC(1'b0),
        .RSTCTRL(1'b0),
        .RSTD(1'b0),
        .RSTINMODE(1'b0),
        .RSTM(1'b0),
        .RSTP(1'b0),
        .UNDERFLOW(NLW_add_ln700_56_reg_998_reg_UNDERFLOW_UNCONNECTED));
  (* HLUTNM = "lutpair10" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_58_reg_1013[11]_i_2 
       (.I0(add_ln700_56_reg_998_reg_n_95),
        .I1(add_ln700_55_reg_993[10]),
        .I2(add_ln700_54_reg_988[10]),
        .O(\add_ln700_58_reg_1013[11]_i_2_n_0 ));
  (* HLUTNM = "lutpair9" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_58_reg_1013[11]_i_3 
       (.I0(add_ln700_56_reg_998_reg_n_96),
        .I1(add_ln700_55_reg_993[9]),
        .I2(add_ln700_54_reg_988[9]),
        .O(\add_ln700_58_reg_1013[11]_i_3_n_0 ));
  (* HLUTNM = "lutpair8" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_58_reg_1013[11]_i_4 
       (.I0(add_ln700_56_reg_998_reg_n_97),
        .I1(add_ln700_55_reg_993[8]),
        .I2(add_ln700_54_reg_988[8]),
        .O(\add_ln700_58_reg_1013[11]_i_4_n_0 ));
  (* HLUTNM = "lutpair7" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_58_reg_1013[11]_i_5 
       (.I0(add_ln700_56_reg_998_reg_n_98),
        .I1(add_ln700_55_reg_993[7]),
        .I2(add_ln700_54_reg_988[7]),
        .O(\add_ln700_58_reg_1013[11]_i_5_n_0 ));
  (* HLUTNM = "lutpair11" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_58_reg_1013[11]_i_6 
       (.I0(add_ln700_56_reg_998_reg_n_94),
        .I1(add_ln700_55_reg_993[11]),
        .I2(add_ln700_54_reg_988[11]),
        .I3(\add_ln700_58_reg_1013[11]_i_2_n_0 ),
        .O(\add_ln700_58_reg_1013[11]_i_6_n_0 ));
  (* HLUTNM = "lutpair10" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_58_reg_1013[11]_i_7 
       (.I0(add_ln700_56_reg_998_reg_n_95),
        .I1(add_ln700_55_reg_993[10]),
        .I2(add_ln700_54_reg_988[10]),
        .I3(\add_ln700_58_reg_1013[11]_i_3_n_0 ),
        .O(\add_ln700_58_reg_1013[11]_i_7_n_0 ));
  (* HLUTNM = "lutpair9" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_58_reg_1013[11]_i_8 
       (.I0(add_ln700_56_reg_998_reg_n_96),
        .I1(add_ln700_55_reg_993[9]),
        .I2(add_ln700_54_reg_988[9]),
        .I3(\add_ln700_58_reg_1013[11]_i_4_n_0 ),
        .O(\add_ln700_58_reg_1013[11]_i_8_n_0 ));
  (* HLUTNM = "lutpair8" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_58_reg_1013[11]_i_9 
       (.I0(add_ln700_56_reg_998_reg_n_97),
        .I1(add_ln700_55_reg_993[8]),
        .I2(add_ln700_54_reg_988[8]),
        .I3(\add_ln700_58_reg_1013[11]_i_5_n_0 ),
        .O(\add_ln700_58_reg_1013[11]_i_9_n_0 ));
  (* HLUTNM = "lutpair14" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_58_reg_1013[15]_i_2 
       (.I0(add_ln700_56_reg_998_reg_n_91),
        .I1(add_ln700_55_reg_993[14]),
        .I2(add_ln700_54_reg_988[14]),
        .O(\add_ln700_58_reg_1013[15]_i_2_n_0 ));
  (* HLUTNM = "lutpair13" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_58_reg_1013[15]_i_3 
       (.I0(add_ln700_56_reg_998_reg_n_92),
        .I1(add_ln700_55_reg_993[13]),
        .I2(add_ln700_54_reg_988[13]),
        .O(\add_ln700_58_reg_1013[15]_i_3_n_0 ));
  (* HLUTNM = "lutpair12" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_58_reg_1013[15]_i_4 
       (.I0(add_ln700_56_reg_998_reg_n_93),
        .I1(add_ln700_55_reg_993[12]),
        .I2(add_ln700_54_reg_988[12]),
        .O(\add_ln700_58_reg_1013[15]_i_4_n_0 ));
  (* HLUTNM = "lutpair11" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_58_reg_1013[15]_i_5 
       (.I0(add_ln700_56_reg_998_reg_n_94),
        .I1(add_ln700_55_reg_993[11]),
        .I2(add_ln700_54_reg_988[11]),
        .O(\add_ln700_58_reg_1013[15]_i_5_n_0 ));
  (* HLUTNM = "lutpair15" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_58_reg_1013[15]_i_6 
       (.I0(add_ln700_56_reg_998_reg_n_90),
        .I1(add_ln700_55_reg_993[15]),
        .I2(add_ln700_54_reg_988[15]),
        .I3(\add_ln700_58_reg_1013[15]_i_2_n_0 ),
        .O(\add_ln700_58_reg_1013[15]_i_6_n_0 ));
  (* HLUTNM = "lutpair14" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_58_reg_1013[15]_i_7 
       (.I0(add_ln700_56_reg_998_reg_n_91),
        .I1(add_ln700_55_reg_993[14]),
        .I2(add_ln700_54_reg_988[14]),
        .I3(\add_ln700_58_reg_1013[15]_i_3_n_0 ),
        .O(\add_ln700_58_reg_1013[15]_i_7_n_0 ));
  (* HLUTNM = "lutpair13" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_58_reg_1013[15]_i_8 
       (.I0(add_ln700_56_reg_998_reg_n_92),
        .I1(add_ln700_55_reg_993[13]),
        .I2(add_ln700_54_reg_988[13]),
        .I3(\add_ln700_58_reg_1013[15]_i_4_n_0 ),
        .O(\add_ln700_58_reg_1013[15]_i_8_n_0 ));
  (* HLUTNM = "lutpair12" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_58_reg_1013[15]_i_9 
       (.I0(add_ln700_56_reg_998_reg_n_93),
        .I1(add_ln700_55_reg_993[12]),
        .I2(add_ln700_54_reg_988[12]),
        .I3(\add_ln700_58_reg_1013[15]_i_5_n_0 ),
        .O(\add_ln700_58_reg_1013[15]_i_9_n_0 ));
  (* HLUTNM = "lutpair18" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_58_reg_1013[19]_i_2 
       (.I0(add_ln700_56_reg_998_reg_n_87),
        .I1(add_ln700_55_reg_993[18]),
        .I2(add_ln700_54_reg_988[18]),
        .O(\add_ln700_58_reg_1013[19]_i_2_n_0 ));
  (* HLUTNM = "lutpair17" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_58_reg_1013[19]_i_3 
       (.I0(add_ln700_56_reg_998_reg_n_88),
        .I1(add_ln700_55_reg_993[17]),
        .I2(add_ln700_54_reg_988[17]),
        .O(\add_ln700_58_reg_1013[19]_i_3_n_0 ));
  (* HLUTNM = "lutpair16" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_58_reg_1013[19]_i_4 
       (.I0(add_ln700_56_reg_998_reg_n_89),
        .I1(add_ln700_55_reg_993[16]),
        .I2(add_ln700_54_reg_988[16]),
        .O(\add_ln700_58_reg_1013[19]_i_4_n_0 ));
  (* HLUTNM = "lutpair15" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_58_reg_1013[19]_i_5 
       (.I0(add_ln700_56_reg_998_reg_n_90),
        .I1(add_ln700_55_reg_993[15]),
        .I2(add_ln700_54_reg_988[15]),
        .O(\add_ln700_58_reg_1013[19]_i_5_n_0 ));
  (* HLUTNM = "lutpair19" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_58_reg_1013[19]_i_6 
       (.I0(add_ln700_56_reg_998_reg_n_86),
        .I1(add_ln700_55_reg_993[19]),
        .I2(add_ln700_54_reg_988[19]),
        .I3(\add_ln700_58_reg_1013[19]_i_2_n_0 ),
        .O(\add_ln700_58_reg_1013[19]_i_6_n_0 ));
  (* HLUTNM = "lutpair18" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_58_reg_1013[19]_i_7 
       (.I0(add_ln700_56_reg_998_reg_n_87),
        .I1(add_ln700_55_reg_993[18]),
        .I2(add_ln700_54_reg_988[18]),
        .I3(\add_ln700_58_reg_1013[19]_i_3_n_0 ),
        .O(\add_ln700_58_reg_1013[19]_i_7_n_0 ));
  (* HLUTNM = "lutpair17" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_58_reg_1013[19]_i_8 
       (.I0(add_ln700_56_reg_998_reg_n_88),
        .I1(add_ln700_55_reg_993[17]),
        .I2(add_ln700_54_reg_988[17]),
        .I3(\add_ln700_58_reg_1013[19]_i_4_n_0 ),
        .O(\add_ln700_58_reg_1013[19]_i_8_n_0 ));
  (* HLUTNM = "lutpair16" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_58_reg_1013[19]_i_9 
       (.I0(add_ln700_56_reg_998_reg_n_89),
        .I1(add_ln700_55_reg_993[16]),
        .I2(add_ln700_54_reg_988[16]),
        .I3(\add_ln700_58_reg_1013[19]_i_5_n_0 ),
        .O(\add_ln700_58_reg_1013[19]_i_9_n_0 ));
  (* HLUTNM = "lutpair22" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_58_reg_1013[23]_i_2 
       (.I0(add_ln700_56_reg_998_reg_n_83),
        .I1(add_ln700_55_reg_993[22]),
        .I2(add_ln700_54_reg_988[22]),
        .O(\add_ln700_58_reg_1013[23]_i_2_n_0 ));
  (* HLUTNM = "lutpair21" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_58_reg_1013[23]_i_3 
       (.I0(add_ln700_56_reg_998_reg_n_84),
        .I1(add_ln700_55_reg_993[21]),
        .I2(add_ln700_54_reg_988[21]),
        .O(\add_ln700_58_reg_1013[23]_i_3_n_0 ));
  (* HLUTNM = "lutpair20" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_58_reg_1013[23]_i_4 
       (.I0(add_ln700_56_reg_998_reg_n_85),
        .I1(add_ln700_55_reg_993[20]),
        .I2(add_ln700_54_reg_988[20]),
        .O(\add_ln700_58_reg_1013[23]_i_4_n_0 ));
  (* HLUTNM = "lutpair19" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_58_reg_1013[23]_i_5 
       (.I0(add_ln700_56_reg_998_reg_n_86),
        .I1(add_ln700_55_reg_993[19]),
        .I2(add_ln700_54_reg_988[19]),
        .O(\add_ln700_58_reg_1013[23]_i_5_n_0 ));
  (* HLUTNM = "lutpair23" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_58_reg_1013[23]_i_6 
       (.I0(add_ln700_56_reg_998_reg_n_82),
        .I1(add_ln700_55_reg_993[23]),
        .I2(add_ln700_54_reg_988[23]),
        .I3(\add_ln700_58_reg_1013[23]_i_2_n_0 ),
        .O(\add_ln700_58_reg_1013[23]_i_6_n_0 ));
  (* HLUTNM = "lutpair22" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_58_reg_1013[23]_i_7 
       (.I0(add_ln700_56_reg_998_reg_n_83),
        .I1(add_ln700_55_reg_993[22]),
        .I2(add_ln700_54_reg_988[22]),
        .I3(\add_ln700_58_reg_1013[23]_i_3_n_0 ),
        .O(\add_ln700_58_reg_1013[23]_i_7_n_0 ));
  (* HLUTNM = "lutpair21" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_58_reg_1013[23]_i_8 
       (.I0(add_ln700_56_reg_998_reg_n_84),
        .I1(add_ln700_55_reg_993[21]),
        .I2(add_ln700_54_reg_988[21]),
        .I3(\add_ln700_58_reg_1013[23]_i_4_n_0 ),
        .O(\add_ln700_58_reg_1013[23]_i_8_n_0 ));
  (* HLUTNM = "lutpair20" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_58_reg_1013[23]_i_9 
       (.I0(add_ln700_56_reg_998_reg_n_85),
        .I1(add_ln700_55_reg_993[20]),
        .I2(add_ln700_54_reg_988[20]),
        .I3(\add_ln700_58_reg_1013[23]_i_5_n_0 ),
        .O(\add_ln700_58_reg_1013[23]_i_9_n_0 ));
  LUT4 #(
    .INIT(16'hD00D)) 
    \add_ln700_58_reg_1013[27]_i_2 
       (.I0(add_ln700_56_reg_998_reg_n_80),
        .I1(add_ln700_55_reg_993[25]),
        .I2(add_ln700_55_reg_993[26]),
        .I3(add_ln700_54_reg_988[26]),
        .O(\add_ln700_58_reg_1013[27]_i_2_n_0 ));
  LUT3 #(
    .INIT(8'h28)) 
    \add_ln700_58_reg_1013[27]_i_3 
       (.I0(add_ln700_54_reg_988[25]),
        .I1(add_ln700_56_reg_998_reg_n_80),
        .I2(add_ln700_55_reg_993[25]),
        .O(\add_ln700_58_reg_1013[27]_i_3_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_58_reg_1013[27]_i_4 
       (.I0(add_ln700_56_reg_998_reg_n_80),
        .I1(add_ln700_55_reg_993[25]),
        .I2(add_ln700_54_reg_988[25]),
        .O(\add_ln700_58_reg_1013[27]_i_4_n_0 ));
  (* HLUTNM = "lutpair23" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_58_reg_1013[27]_i_5 
       (.I0(add_ln700_56_reg_998_reg_n_82),
        .I1(add_ln700_55_reg_993[23]),
        .I2(add_ln700_54_reg_988[23]),
        .O(\add_ln700_58_reg_1013[27]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'hB44B0FF00FF04BB4)) 
    \add_ln700_58_reg_1013[27]_i_6 
       (.I0(add_ln700_55_reg_993[25]),
        .I1(add_ln700_56_reg_998_reg_n_80),
        .I2(add_ln700_54_reg_988[27]),
        .I3(add_ln700_55_reg_993[31]),
        .I4(add_ln700_54_reg_988[26]),
        .I5(add_ln700_55_reg_993[26]),
        .O(\add_ln700_58_reg_1013[27]_i_6_n_0 ));
  LUT5 #(
    .INIT(32'h3C69963C)) 
    \add_ln700_58_reg_1013[27]_i_7 
       (.I0(add_ln700_54_reg_988[25]),
        .I1(add_ln700_54_reg_988[26]),
        .I2(add_ln700_55_reg_993[26]),
        .I3(add_ln700_55_reg_993[25]),
        .I4(add_ln700_56_reg_998_reg_n_80),
        .O(\add_ln700_58_reg_1013[27]_i_7_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_58_reg_1013[27]_i_8 
       (.I0(add_ln700_54_reg_988[25]),
        .I1(add_ln700_55_reg_993[25]),
        .I2(add_ln700_56_reg_998_reg_n_80),
        .I3(add_ln700_54_reg_988[24]),
        .I4(add_ln700_55_reg_993[24]),
        .I5(add_ln700_56_reg_998_reg_n_81),
        .O(\add_ln700_58_reg_1013[27]_i_8_n_0 ));
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_58_reg_1013[27]_i_9 
       (.I0(\add_ln700_58_reg_1013[27]_i_5_n_0 ),
        .I1(add_ln700_55_reg_993[24]),
        .I2(add_ln700_56_reg_998_reg_n_81),
        .I3(add_ln700_54_reg_988[24]),
        .O(\add_ln700_58_reg_1013[27]_i_9_n_0 ));
  LUT2 #(
    .INIT(4'h8)) 
    \add_ln700_58_reg_1013[31]_i_2 
       (.I0(add_ln700_55_reg_993[31]),
        .I1(add_ln700_54_reg_988[31]),
        .O(\add_ln700_58_reg_1013[31]_i_2_n_0 ));
  LUT3 #(
    .INIT(8'hC2)) 
    \add_ln700_58_reg_1013[31]_i_3 
       (.I0(add_ln700_54_reg_988[27]),
        .I1(add_ln700_55_reg_993[31]),
        .I2(add_ln700_54_reg_988[31]),
        .O(\add_ln700_58_reg_1013[31]_i_3_n_0 ));
  LUT4 #(
    .INIT(16'hE00E)) 
    \add_ln700_58_reg_1013[31]_i_4 
       (.I0(add_ln700_55_reg_993[26]),
        .I1(add_ln700_54_reg_988[26]),
        .I2(add_ln700_55_reg_993[31]),
        .I3(add_ln700_54_reg_988[27]),
        .O(\add_ln700_58_reg_1013[31]_i_4_n_0 ));
  LUT3 #(
    .INIT(8'hFD)) 
    \add_ln700_58_reg_1013[31]_i_5 
       (.I0(add_ln700_54_reg_988[27]),
        .I1(add_ln700_54_reg_988[31]),
        .I2(add_ln700_55_reg_993[31]),
        .O(\add_ln700_58_reg_1013[31]_i_5_n_0 ));
  LUT5 #(
    .INIT(32'hE1F00FE1)) 
    \add_ln700_58_reg_1013[31]_i_6 
       (.I0(add_ln700_54_reg_988[26]),
        .I1(add_ln700_55_reg_993[26]),
        .I2(add_ln700_54_reg_988[31]),
        .I3(add_ln700_55_reg_993[31]),
        .I4(add_ln700_54_reg_988[27]),
        .O(\add_ln700_58_reg_1013[31]_i_6_n_0 ));
  (* HLUTNM = "lutpair2" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_58_reg_1013[3]_i_2 
       (.I0(add_ln700_56_reg_998_reg_n_103),
        .I1(add_ln700_55_reg_993[2]),
        .I2(add_ln700_54_reg_988[2]),
        .O(\add_ln700_58_reg_1013[3]_i_2_n_0 ));
  (* HLUTNM = "lutpair1" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_58_reg_1013[3]_i_3 
       (.I0(add_ln700_56_reg_998_reg_n_104),
        .I1(add_ln700_55_reg_993[1]),
        .I2(add_ln700_54_reg_988[1]),
        .O(\add_ln700_58_reg_1013[3]_i_3_n_0 ));
  (* HLUTNM = "lutpair0" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_58_reg_1013[3]_i_4 
       (.I0(add_ln700_56_reg_998_reg_n_105),
        .I1(add_ln700_55_reg_993[0]),
        .I2(add_ln700_54_reg_988[0]),
        .O(\add_ln700_58_reg_1013[3]_i_4_n_0 ));
  (* HLUTNM = "lutpair3" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_58_reg_1013[3]_i_5 
       (.I0(add_ln700_56_reg_998_reg_n_102),
        .I1(add_ln700_55_reg_993[3]),
        .I2(add_ln700_54_reg_988[3]),
        .I3(\add_ln700_58_reg_1013[3]_i_2_n_0 ),
        .O(\add_ln700_58_reg_1013[3]_i_5_n_0 ));
  (* HLUTNM = "lutpair2" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_58_reg_1013[3]_i_6 
       (.I0(add_ln700_56_reg_998_reg_n_103),
        .I1(add_ln700_55_reg_993[2]),
        .I2(add_ln700_54_reg_988[2]),
        .I3(\add_ln700_58_reg_1013[3]_i_3_n_0 ),
        .O(\add_ln700_58_reg_1013[3]_i_6_n_0 ));
  (* HLUTNM = "lutpair1" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_58_reg_1013[3]_i_7 
       (.I0(add_ln700_56_reg_998_reg_n_104),
        .I1(add_ln700_55_reg_993[1]),
        .I2(add_ln700_54_reg_988[1]),
        .I3(\add_ln700_58_reg_1013[3]_i_4_n_0 ),
        .O(\add_ln700_58_reg_1013[3]_i_7_n_0 ));
  (* HLUTNM = "lutpair0" *) 
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_58_reg_1013[3]_i_8 
       (.I0(add_ln700_56_reg_998_reg_n_105),
        .I1(add_ln700_55_reg_993[0]),
        .I2(add_ln700_54_reg_988[0]),
        .O(\add_ln700_58_reg_1013[3]_i_8_n_0 ));
  (* HLUTNM = "lutpair6" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_58_reg_1013[7]_i_2 
       (.I0(add_ln700_56_reg_998_reg_n_99),
        .I1(add_ln700_55_reg_993[6]),
        .I2(add_ln700_54_reg_988[6]),
        .O(\add_ln700_58_reg_1013[7]_i_2_n_0 ));
  (* HLUTNM = "lutpair5" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_58_reg_1013[7]_i_3 
       (.I0(add_ln700_56_reg_998_reg_n_100),
        .I1(add_ln700_55_reg_993[5]),
        .I2(add_ln700_54_reg_988[5]),
        .O(\add_ln700_58_reg_1013[7]_i_3_n_0 ));
  (* HLUTNM = "lutpair4" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_58_reg_1013[7]_i_4 
       (.I0(add_ln700_56_reg_998_reg_n_101),
        .I1(add_ln700_55_reg_993[4]),
        .I2(add_ln700_54_reg_988[4]),
        .O(\add_ln700_58_reg_1013[7]_i_4_n_0 ));
  (* HLUTNM = "lutpair3" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_58_reg_1013[7]_i_5 
       (.I0(add_ln700_56_reg_998_reg_n_102),
        .I1(add_ln700_55_reg_993[3]),
        .I2(add_ln700_54_reg_988[3]),
        .O(\add_ln700_58_reg_1013[7]_i_5_n_0 ));
  (* HLUTNM = "lutpair7" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_58_reg_1013[7]_i_6 
       (.I0(add_ln700_56_reg_998_reg_n_98),
        .I1(add_ln700_55_reg_993[7]),
        .I2(add_ln700_54_reg_988[7]),
        .I3(\add_ln700_58_reg_1013[7]_i_2_n_0 ),
        .O(\add_ln700_58_reg_1013[7]_i_6_n_0 ));
  (* HLUTNM = "lutpair6" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_58_reg_1013[7]_i_7 
       (.I0(add_ln700_56_reg_998_reg_n_99),
        .I1(add_ln700_55_reg_993[6]),
        .I2(add_ln700_54_reg_988[6]),
        .I3(\add_ln700_58_reg_1013[7]_i_3_n_0 ),
        .O(\add_ln700_58_reg_1013[7]_i_7_n_0 ));
  (* HLUTNM = "lutpair5" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_58_reg_1013[7]_i_8 
       (.I0(add_ln700_56_reg_998_reg_n_100),
        .I1(add_ln700_55_reg_993[5]),
        .I2(add_ln700_54_reg_988[5]),
        .I3(\add_ln700_58_reg_1013[7]_i_4_n_0 ),
        .O(\add_ln700_58_reg_1013[7]_i_8_n_0 ));
  (* HLUTNM = "lutpair4" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_58_reg_1013[7]_i_9 
       (.I0(add_ln700_56_reg_998_reg_n_101),
        .I1(add_ln700_55_reg_993[4]),
        .I2(add_ln700_54_reg_988[4]),
        .I3(\add_ln700_58_reg_1013[7]_i_5_n_0 ),
        .O(\add_ln700_58_reg_1013[7]_i_9_n_0 ));
  FDRE \add_ln700_58_reg_1013_reg[0] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_58_fu_754_p2[0]),
        .Q(add_ln700_58_reg_1013[0]),
        .R(1'b0));
  FDRE \add_ln700_58_reg_1013_reg[10] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_58_fu_754_p2[10]),
        .Q(add_ln700_58_reg_1013[10]),
        .R(1'b0));
  FDRE \add_ln700_58_reg_1013_reg[11] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_58_fu_754_p2[11]),
        .Q(add_ln700_58_reg_1013[11]),
        .R(1'b0));
  CARRY4 \add_ln700_58_reg_1013_reg[11]_i_1 
       (.CI(\add_ln700_58_reg_1013_reg[7]_i_1_n_0 ),
        .CO({\add_ln700_58_reg_1013_reg[11]_i_1_n_0 ,\add_ln700_58_reg_1013_reg[11]_i_1_n_1 ,\add_ln700_58_reg_1013_reg[11]_i_1_n_2 ,\add_ln700_58_reg_1013_reg[11]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_58_reg_1013[11]_i_2_n_0 ,\add_ln700_58_reg_1013[11]_i_3_n_0 ,\add_ln700_58_reg_1013[11]_i_4_n_0 ,\add_ln700_58_reg_1013[11]_i_5_n_0 }),
        .O(add_ln700_58_fu_754_p2[11:8]),
        .S({\add_ln700_58_reg_1013[11]_i_6_n_0 ,\add_ln700_58_reg_1013[11]_i_7_n_0 ,\add_ln700_58_reg_1013[11]_i_8_n_0 ,\add_ln700_58_reg_1013[11]_i_9_n_0 }));
  FDRE \add_ln700_58_reg_1013_reg[12] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_58_fu_754_p2[12]),
        .Q(add_ln700_58_reg_1013[12]),
        .R(1'b0));
  FDRE \add_ln700_58_reg_1013_reg[13] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_58_fu_754_p2[13]),
        .Q(add_ln700_58_reg_1013[13]),
        .R(1'b0));
  FDRE \add_ln700_58_reg_1013_reg[14] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_58_fu_754_p2[14]),
        .Q(add_ln700_58_reg_1013[14]),
        .R(1'b0));
  FDRE \add_ln700_58_reg_1013_reg[15] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_58_fu_754_p2[15]),
        .Q(add_ln700_58_reg_1013[15]),
        .R(1'b0));
  CARRY4 \add_ln700_58_reg_1013_reg[15]_i_1 
       (.CI(\add_ln700_58_reg_1013_reg[11]_i_1_n_0 ),
        .CO({\add_ln700_58_reg_1013_reg[15]_i_1_n_0 ,\add_ln700_58_reg_1013_reg[15]_i_1_n_1 ,\add_ln700_58_reg_1013_reg[15]_i_1_n_2 ,\add_ln700_58_reg_1013_reg[15]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_58_reg_1013[15]_i_2_n_0 ,\add_ln700_58_reg_1013[15]_i_3_n_0 ,\add_ln700_58_reg_1013[15]_i_4_n_0 ,\add_ln700_58_reg_1013[15]_i_5_n_0 }),
        .O(add_ln700_58_fu_754_p2[15:12]),
        .S({\add_ln700_58_reg_1013[15]_i_6_n_0 ,\add_ln700_58_reg_1013[15]_i_7_n_0 ,\add_ln700_58_reg_1013[15]_i_8_n_0 ,\add_ln700_58_reg_1013[15]_i_9_n_0 }));
  FDRE \add_ln700_58_reg_1013_reg[16] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_58_fu_754_p2[16]),
        .Q(add_ln700_58_reg_1013[16]),
        .R(1'b0));
  FDRE \add_ln700_58_reg_1013_reg[17] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_58_fu_754_p2[17]),
        .Q(add_ln700_58_reg_1013[17]),
        .R(1'b0));
  FDRE \add_ln700_58_reg_1013_reg[18] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_58_fu_754_p2[18]),
        .Q(add_ln700_58_reg_1013[18]),
        .R(1'b0));
  FDRE \add_ln700_58_reg_1013_reg[19] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_58_fu_754_p2[19]),
        .Q(add_ln700_58_reg_1013[19]),
        .R(1'b0));
  CARRY4 \add_ln700_58_reg_1013_reg[19]_i_1 
       (.CI(\add_ln700_58_reg_1013_reg[15]_i_1_n_0 ),
        .CO({\add_ln700_58_reg_1013_reg[19]_i_1_n_0 ,\add_ln700_58_reg_1013_reg[19]_i_1_n_1 ,\add_ln700_58_reg_1013_reg[19]_i_1_n_2 ,\add_ln700_58_reg_1013_reg[19]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_58_reg_1013[19]_i_2_n_0 ,\add_ln700_58_reg_1013[19]_i_3_n_0 ,\add_ln700_58_reg_1013[19]_i_4_n_0 ,\add_ln700_58_reg_1013[19]_i_5_n_0 }),
        .O(add_ln700_58_fu_754_p2[19:16]),
        .S({\add_ln700_58_reg_1013[19]_i_6_n_0 ,\add_ln700_58_reg_1013[19]_i_7_n_0 ,\add_ln700_58_reg_1013[19]_i_8_n_0 ,\add_ln700_58_reg_1013[19]_i_9_n_0 }));
  FDRE \add_ln700_58_reg_1013_reg[1] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_58_fu_754_p2[1]),
        .Q(add_ln700_58_reg_1013[1]),
        .R(1'b0));
  FDRE \add_ln700_58_reg_1013_reg[20] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_58_fu_754_p2[20]),
        .Q(add_ln700_58_reg_1013[20]),
        .R(1'b0));
  FDRE \add_ln700_58_reg_1013_reg[21] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_58_fu_754_p2[21]),
        .Q(add_ln700_58_reg_1013[21]),
        .R(1'b0));
  FDRE \add_ln700_58_reg_1013_reg[22] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_58_fu_754_p2[22]),
        .Q(add_ln700_58_reg_1013[22]),
        .R(1'b0));
  FDRE \add_ln700_58_reg_1013_reg[23] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_58_fu_754_p2[23]),
        .Q(add_ln700_58_reg_1013[23]),
        .R(1'b0));
  CARRY4 \add_ln700_58_reg_1013_reg[23]_i_1 
       (.CI(\add_ln700_58_reg_1013_reg[19]_i_1_n_0 ),
        .CO({\add_ln700_58_reg_1013_reg[23]_i_1_n_0 ,\add_ln700_58_reg_1013_reg[23]_i_1_n_1 ,\add_ln700_58_reg_1013_reg[23]_i_1_n_2 ,\add_ln700_58_reg_1013_reg[23]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_58_reg_1013[23]_i_2_n_0 ,\add_ln700_58_reg_1013[23]_i_3_n_0 ,\add_ln700_58_reg_1013[23]_i_4_n_0 ,\add_ln700_58_reg_1013[23]_i_5_n_0 }),
        .O(add_ln700_58_fu_754_p2[23:20]),
        .S({\add_ln700_58_reg_1013[23]_i_6_n_0 ,\add_ln700_58_reg_1013[23]_i_7_n_0 ,\add_ln700_58_reg_1013[23]_i_8_n_0 ,\add_ln700_58_reg_1013[23]_i_9_n_0 }));
  FDRE \add_ln700_58_reg_1013_reg[24] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_58_fu_754_p2[24]),
        .Q(add_ln700_58_reg_1013[24]),
        .R(1'b0));
  FDRE \add_ln700_58_reg_1013_reg[25] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_58_fu_754_p2[25]),
        .Q(add_ln700_58_reg_1013[25]),
        .R(1'b0));
  FDRE \add_ln700_58_reg_1013_reg[26] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_58_fu_754_p2[26]),
        .Q(add_ln700_58_reg_1013[26]),
        .R(1'b0));
  FDRE \add_ln700_58_reg_1013_reg[27] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_58_fu_754_p2[27]),
        .Q(add_ln700_58_reg_1013[27]),
        .R(1'b0));
  CARRY4 \add_ln700_58_reg_1013_reg[27]_i_1 
       (.CI(\add_ln700_58_reg_1013_reg[23]_i_1_n_0 ),
        .CO({\add_ln700_58_reg_1013_reg[27]_i_1_n_0 ,\add_ln700_58_reg_1013_reg[27]_i_1_n_1 ,\add_ln700_58_reg_1013_reg[27]_i_1_n_2 ,\add_ln700_58_reg_1013_reg[27]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_58_reg_1013[27]_i_2_n_0 ,\add_ln700_58_reg_1013[27]_i_3_n_0 ,\add_ln700_58_reg_1013[27]_i_4_n_0 ,\add_ln700_58_reg_1013[27]_i_5_n_0 }),
        .O(add_ln700_58_fu_754_p2[27:24]),
        .S({\add_ln700_58_reg_1013[27]_i_6_n_0 ,\add_ln700_58_reg_1013[27]_i_7_n_0 ,\add_ln700_58_reg_1013[27]_i_8_n_0 ,\add_ln700_58_reg_1013[27]_i_9_n_0 }));
  FDRE \add_ln700_58_reg_1013_reg[28] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_58_fu_754_p2[28]),
        .Q(add_ln700_58_reg_1013[28]),
        .R(1'b0));
  FDRE \add_ln700_58_reg_1013_reg[29] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_58_fu_754_p2[29]),
        .Q(add_ln700_58_reg_1013[29]),
        .R(1'b0));
  FDRE \add_ln700_58_reg_1013_reg[2] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_58_fu_754_p2[2]),
        .Q(add_ln700_58_reg_1013[2]),
        .R(1'b0));
  FDRE \add_ln700_58_reg_1013_reg[30] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_58_fu_754_p2[30]),
        .Q(add_ln700_58_reg_1013[30]),
        .R(1'b0));
  FDRE \add_ln700_58_reg_1013_reg[31] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_58_fu_754_p2[31]),
        .Q(add_ln700_58_reg_1013[31]),
        .R(1'b0));
  CARRY4 \add_ln700_58_reg_1013_reg[31]_i_1 
       (.CI(\add_ln700_58_reg_1013_reg[27]_i_1_n_0 ),
        .CO({\NLW_add_ln700_58_reg_1013_reg[31]_i_1_CO_UNCONNECTED [3],\add_ln700_58_reg_1013_reg[31]_i_1_n_1 ,\add_ln700_58_reg_1013_reg[31]_i_1_n_2 ,\add_ln700_58_reg_1013_reg[31]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,\add_ln700_58_reg_1013[31]_i_2_n_0 ,\add_ln700_58_reg_1013[31]_i_3_n_0 ,\add_ln700_58_reg_1013[31]_i_4_n_0 }),
        .O(add_ln700_58_fu_754_p2[31:28]),
        .S({1'b1,1'b1,\add_ln700_58_reg_1013[31]_i_5_n_0 ,\add_ln700_58_reg_1013[31]_i_6_n_0 }));
  FDRE \add_ln700_58_reg_1013_reg[3] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_58_fu_754_p2[3]),
        .Q(add_ln700_58_reg_1013[3]),
        .R(1'b0));
  CARRY4 \add_ln700_58_reg_1013_reg[3]_i_1 
       (.CI(1'b0),
        .CO({\add_ln700_58_reg_1013_reg[3]_i_1_n_0 ,\add_ln700_58_reg_1013_reg[3]_i_1_n_1 ,\add_ln700_58_reg_1013_reg[3]_i_1_n_2 ,\add_ln700_58_reg_1013_reg[3]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_58_reg_1013[3]_i_2_n_0 ,\add_ln700_58_reg_1013[3]_i_3_n_0 ,\add_ln700_58_reg_1013[3]_i_4_n_0 ,1'b0}),
        .O(add_ln700_58_fu_754_p2[3:0]),
        .S({\add_ln700_58_reg_1013[3]_i_5_n_0 ,\add_ln700_58_reg_1013[3]_i_6_n_0 ,\add_ln700_58_reg_1013[3]_i_7_n_0 ,\add_ln700_58_reg_1013[3]_i_8_n_0 }));
  FDRE \add_ln700_58_reg_1013_reg[4] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_58_fu_754_p2[4]),
        .Q(add_ln700_58_reg_1013[4]),
        .R(1'b0));
  FDRE \add_ln700_58_reg_1013_reg[5] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_58_fu_754_p2[5]),
        .Q(add_ln700_58_reg_1013[5]),
        .R(1'b0));
  FDRE \add_ln700_58_reg_1013_reg[6] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_58_fu_754_p2[6]),
        .Q(add_ln700_58_reg_1013[6]),
        .R(1'b0));
  FDRE \add_ln700_58_reg_1013_reg[7] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_58_fu_754_p2[7]),
        .Q(add_ln700_58_reg_1013[7]),
        .R(1'b0));
  CARRY4 \add_ln700_58_reg_1013_reg[7]_i_1 
       (.CI(\add_ln700_58_reg_1013_reg[3]_i_1_n_0 ),
        .CO({\add_ln700_58_reg_1013_reg[7]_i_1_n_0 ,\add_ln700_58_reg_1013_reg[7]_i_1_n_1 ,\add_ln700_58_reg_1013_reg[7]_i_1_n_2 ,\add_ln700_58_reg_1013_reg[7]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_58_reg_1013[7]_i_2_n_0 ,\add_ln700_58_reg_1013[7]_i_3_n_0 ,\add_ln700_58_reg_1013[7]_i_4_n_0 ,\add_ln700_58_reg_1013[7]_i_5_n_0 }),
        .O(add_ln700_58_fu_754_p2[7:4]),
        .S({\add_ln700_58_reg_1013[7]_i_6_n_0 ,\add_ln700_58_reg_1013[7]_i_7_n_0 ,\add_ln700_58_reg_1013[7]_i_8_n_0 ,\add_ln700_58_reg_1013[7]_i_9_n_0 }));
  FDRE \add_ln700_58_reg_1013_reg[8] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_58_fu_754_p2[8]),
        .Q(add_ln700_58_reg_1013[8]),
        .R(1'b0));
  FDRE \add_ln700_58_reg_1013_reg[9] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_58_fu_754_p2[9]),
        .Q(add_ln700_58_reg_1013[9]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    ap_enable_reg_pp0_iter1_reg
       (.C(ap_clk),
        .CE(1'b1),
        .D(fir_filter_a_U0_ap_start),
        .Q(add_ln700_56_reg_9980),
        .R(ap_rst));
  FDRE #(
    .INIT(1'b0)) 
    ap_enable_reg_pp0_iter2_reg
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_56_reg_9980),
        .Q(ap_enable_reg_pp0_iter2),
        .R(ap_rst));
  FDRE #(
    .INIT(1'b0)) 
    ap_enable_reg_pp0_iter3_reg
       (.C(ap_clk),
        .CE(1'b1),
        .D(ap_enable_reg_pp0_iter2),
        .Q(y_i_V_ap_vld),
        .R(ap_rst));
  decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_d_conv_mul_mul_16cud_4 d_conv_mul_mul_16cud_U6
       (.DI(\add_ln700_55_reg_993[31]_i_2_n_0 ),
        .P(d_conv_mul_mul_16cud_U6_n_0),
        .Q(shift_reg_V_0),
        .add_ln700_55_fu_714_p2({add_ln700_55_fu_714_p2[31],add_ln700_55_fu_714_p2[26:1]}),
        .\add_ln700_55_reg_993_reg[31] ({mul_ln700_59_reg_928_reg__0[31],mul_ln700_59_reg_928_reg__0[25:1]}),
        .ap_clk(ap_clk),
        .fir_filter_a_U0_ap_start(fir_filter_a_U0_ap_start));
  DSP48E1 #(
    .ACASCREG(1),
    .ADREG(1),
    .ALUMODEREG(0),
    .AREG(1),
    .AUTORESET_PATDET("NO_RESET"),
    .A_INPUT("CASCADE"),
    .BCASCREG(0),
    .BREG(0),
    .B_INPUT("DIRECT"),
    .CARRYINREG(0),
    .CARRYINSELREG(0),
    .CREG(0),
    .DREG(1),
    .INMODEREG(0),
    .MASK(48'h3FFFFFFFFFFF),
    .MREG(0),
    .OPMODEREG(0),
    .PATTERN(48'h000000000000),
    .PREG(1),
    .SEL_MASK("MASK"),
    .SEL_PATTERN("PATTERN"),
    .USE_DPORT("FALSE"),
    .USE_MULT("MULTIPLY"),
    .USE_PATTERN_DETECT("NO_PATDET"),
    .USE_SIMD("ONE48")) 
    mul_ln700_32_reg_793_reg
       (.A({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .ACIN({mul_ln700_33_reg_798_reg_n_24,mul_ln700_33_reg_798_reg_n_25,mul_ln700_33_reg_798_reg_n_26,mul_ln700_33_reg_798_reg_n_27,mul_ln700_33_reg_798_reg_n_28,mul_ln700_33_reg_798_reg_n_29,mul_ln700_33_reg_798_reg_n_30,mul_ln700_33_reg_798_reg_n_31,mul_ln700_33_reg_798_reg_n_32,mul_ln700_33_reg_798_reg_n_33,mul_ln700_33_reg_798_reg_n_34,mul_ln700_33_reg_798_reg_n_35,mul_ln700_33_reg_798_reg_n_36,mul_ln700_33_reg_798_reg_n_37,mul_ln700_33_reg_798_reg_n_38,mul_ln700_33_reg_798_reg_n_39,mul_ln700_33_reg_798_reg_n_40,mul_ln700_33_reg_798_reg_n_41,mul_ln700_33_reg_798_reg_n_42,mul_ln700_33_reg_798_reg_n_43,mul_ln700_33_reg_798_reg_n_44,mul_ln700_33_reg_798_reg_n_45,mul_ln700_33_reg_798_reg_n_46,mul_ln700_33_reg_798_reg_n_47,mul_ln700_33_reg_798_reg_n_48,mul_ln700_33_reg_798_reg_n_49,mul_ln700_33_reg_798_reg_n_50,mul_ln700_33_reg_798_reg_n_51,mul_ln700_33_reg_798_reg_n_52,mul_ln700_33_reg_798_reg_n_53}),
        .ACOUT({mul_ln700_32_reg_793_reg_n_24,mul_ln700_32_reg_793_reg_n_25,mul_ln700_32_reg_793_reg_n_26,mul_ln700_32_reg_793_reg_n_27,mul_ln700_32_reg_793_reg_n_28,mul_ln700_32_reg_793_reg_n_29,mul_ln700_32_reg_793_reg_n_30,mul_ln700_32_reg_793_reg_n_31,mul_ln700_32_reg_793_reg_n_32,mul_ln700_32_reg_793_reg_n_33,mul_ln700_32_reg_793_reg_n_34,mul_ln700_32_reg_793_reg_n_35,mul_ln700_32_reg_793_reg_n_36,mul_ln700_32_reg_793_reg_n_37,mul_ln700_32_reg_793_reg_n_38,mul_ln700_32_reg_793_reg_n_39,mul_ln700_32_reg_793_reg_n_40,mul_ln700_32_reg_793_reg_n_41,mul_ln700_32_reg_793_reg_n_42,mul_ln700_32_reg_793_reg_n_43,mul_ln700_32_reg_793_reg_n_44,mul_ln700_32_reg_793_reg_n_45,mul_ln700_32_reg_793_reg_n_46,mul_ln700_32_reg_793_reg_n_47,mul_ln700_32_reg_793_reg_n_48,mul_ln700_32_reg_793_reg_n_49,mul_ln700_32_reg_793_reg_n_50,mul_ln700_32_reg_793_reg_n_51,mul_ln700_32_reg_793_reg_n_52,mul_ln700_32_reg_793_reg_n_53}),
        .ALUMODE({1'b0,1'b0,1'b0,1'b0}),
        .B({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b0,1'b0,1'b1,1'b0,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .BCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .BCOUT(NLW_mul_ln700_32_reg_793_reg_BCOUT_UNCONNECTED[17:0]),
        .C({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .CARRYCASCIN(1'b0),
        .CARRYCASCOUT(NLW_mul_ln700_32_reg_793_reg_CARRYCASCOUT_UNCONNECTED),
        .CARRYIN(1'b0),
        .CARRYINSEL({1'b0,1'b0,1'b0}),
        .CARRYOUT(NLW_mul_ln700_32_reg_793_reg_CARRYOUT_UNCONNECTED[3:0]),
        .CEA1(1'b0),
        .CEA2(fir_filter_a_U0_ap_start),
        .CEAD(1'b0),
        .CEALUMODE(1'b0),
        .CEB1(1'b0),
        .CEB2(1'b0),
        .CEC(1'b0),
        .CECARRYIN(1'b0),
        .CECTRL(1'b0),
        .CED(1'b0),
        .CEINMODE(1'b0),
        .CEM(1'b0),
        .CEP(1'b1),
        .CLK(ap_clk),
        .D({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .INMODE({1'b0,1'b0,1'b0,1'b0,1'b0}),
        .MULTSIGNIN(1'b0),
        .MULTSIGNOUT(NLW_mul_ln700_32_reg_793_reg_MULTSIGNOUT_UNCONNECTED),
        .OPMODE({1'b0,1'b0,1'b0,1'b0,1'b1,1'b0,1'b1}),
        .OVERFLOW(NLW_mul_ln700_32_reg_793_reg_OVERFLOW_UNCONNECTED),
        .P({NLW_mul_ln700_32_reg_793_reg_P_UNCONNECTED[47:26],mul_ln700_32_reg_793_reg_n_80,mul_ln700_32_reg_793_reg_n_81,mul_ln700_32_reg_793_reg_n_82,mul_ln700_32_reg_793_reg_n_83,mul_ln700_32_reg_793_reg_n_84,mul_ln700_32_reg_793_reg_n_85,mul_ln700_32_reg_793_reg_n_86,mul_ln700_32_reg_793_reg_n_87,mul_ln700_32_reg_793_reg_n_88,mul_ln700_32_reg_793_reg_n_89,mul_ln700_32_reg_793_reg_n_90,mul_ln700_32_reg_793_reg_n_91,mul_ln700_32_reg_793_reg_n_92,mul_ln700_32_reg_793_reg_n_93,mul_ln700_32_reg_793_reg_n_94,mul_ln700_32_reg_793_reg_n_95,mul_ln700_32_reg_793_reg_n_96,mul_ln700_32_reg_793_reg_n_97,mul_ln700_32_reg_793_reg_n_98,mul_ln700_32_reg_793_reg_n_99,mul_ln700_32_reg_793_reg_n_100,mul_ln700_32_reg_793_reg_n_101,mul_ln700_32_reg_793_reg_n_102,mul_ln700_32_reg_793_reg_n_103,mul_ln700_32_reg_793_reg_n_104,mul_ln700_32_reg_793_reg_n_105}),
        .PATTERNBDETECT(NLW_mul_ln700_32_reg_793_reg_PATTERNBDETECT_UNCONNECTED),
        .PATTERNDETECT(NLW_mul_ln700_32_reg_793_reg_PATTERNDETECT_UNCONNECTED),
        .PCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .PCOUT(NLW_mul_ln700_32_reg_793_reg_PCOUT_UNCONNECTED[47:0]),
        .RSTA(1'b0),
        .RSTALLCARRYIN(1'b0),
        .RSTALUMODE(1'b0),
        .RSTB(1'b0),
        .RSTC(1'b0),
        .RSTCTRL(1'b0),
        .RSTD(1'b0),
        .RSTINMODE(1'b0),
        .RSTM(1'b0),
        .RSTP(1'b0),
        .UNDERFLOW(NLW_mul_ln700_32_reg_793_reg_UNDERFLOW_UNCONNECTED));
  DSP48E1 #(
    .ACASCREG(1),
    .ADREG(1),
    .ALUMODEREG(0),
    .AREG(1),
    .AUTORESET_PATDET("NO_RESET"),
    .A_INPUT("CASCADE"),
    .BCASCREG(0),
    .BREG(0),
    .B_INPUT("DIRECT"),
    .CARRYINREG(0),
    .CARRYINSELREG(0),
    .CREG(0),
    .DREG(1),
    .INMODEREG(0),
    .MASK(48'h3FFFFFFFFFFF),
    .MREG(0),
    .OPMODEREG(0),
    .PATTERN(48'h000000000000),
    .PREG(1),
    .SEL_MASK("MASK"),
    .SEL_PATTERN("PATTERN"),
    .USE_DPORT("FALSE"),
    .USE_MULT("MULTIPLY"),
    .USE_PATTERN_DETECT("NO_PATDET"),
    .USE_SIMD("ONE48")) 
    mul_ln700_33_reg_798_reg
       (.A({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .ACIN({mul_ln700_34_reg_803_reg_n_24,mul_ln700_34_reg_803_reg_n_25,mul_ln700_34_reg_803_reg_n_26,mul_ln700_34_reg_803_reg_n_27,mul_ln700_34_reg_803_reg_n_28,mul_ln700_34_reg_803_reg_n_29,mul_ln700_34_reg_803_reg_n_30,mul_ln700_34_reg_803_reg_n_31,mul_ln700_34_reg_803_reg_n_32,mul_ln700_34_reg_803_reg_n_33,mul_ln700_34_reg_803_reg_n_34,mul_ln700_34_reg_803_reg_n_35,mul_ln700_34_reg_803_reg_n_36,mul_ln700_34_reg_803_reg_n_37,mul_ln700_34_reg_803_reg_n_38,mul_ln700_34_reg_803_reg_n_39,mul_ln700_34_reg_803_reg_n_40,mul_ln700_34_reg_803_reg_n_41,mul_ln700_34_reg_803_reg_n_42,mul_ln700_34_reg_803_reg_n_43,mul_ln700_34_reg_803_reg_n_44,mul_ln700_34_reg_803_reg_n_45,mul_ln700_34_reg_803_reg_n_46,mul_ln700_34_reg_803_reg_n_47,mul_ln700_34_reg_803_reg_n_48,mul_ln700_34_reg_803_reg_n_49,mul_ln700_34_reg_803_reg_n_50,mul_ln700_34_reg_803_reg_n_51,mul_ln700_34_reg_803_reg_n_52,mul_ln700_34_reg_803_reg_n_53}),
        .ACOUT({mul_ln700_33_reg_798_reg_n_24,mul_ln700_33_reg_798_reg_n_25,mul_ln700_33_reg_798_reg_n_26,mul_ln700_33_reg_798_reg_n_27,mul_ln700_33_reg_798_reg_n_28,mul_ln700_33_reg_798_reg_n_29,mul_ln700_33_reg_798_reg_n_30,mul_ln700_33_reg_798_reg_n_31,mul_ln700_33_reg_798_reg_n_32,mul_ln700_33_reg_798_reg_n_33,mul_ln700_33_reg_798_reg_n_34,mul_ln700_33_reg_798_reg_n_35,mul_ln700_33_reg_798_reg_n_36,mul_ln700_33_reg_798_reg_n_37,mul_ln700_33_reg_798_reg_n_38,mul_ln700_33_reg_798_reg_n_39,mul_ln700_33_reg_798_reg_n_40,mul_ln700_33_reg_798_reg_n_41,mul_ln700_33_reg_798_reg_n_42,mul_ln700_33_reg_798_reg_n_43,mul_ln700_33_reg_798_reg_n_44,mul_ln700_33_reg_798_reg_n_45,mul_ln700_33_reg_798_reg_n_46,mul_ln700_33_reg_798_reg_n_47,mul_ln700_33_reg_798_reg_n_48,mul_ln700_33_reg_798_reg_n_49,mul_ln700_33_reg_798_reg_n_50,mul_ln700_33_reg_798_reg_n_51,mul_ln700_33_reg_798_reg_n_52,mul_ln700_33_reg_798_reg_n_53}),
        .ALUMODE({1'b0,1'b0,1'b0,1'b0}),
        .B({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b0,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b0,1'b0,1'b1}),
        .BCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .BCOUT(NLW_mul_ln700_33_reg_798_reg_BCOUT_UNCONNECTED[17:0]),
        .C({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .CARRYCASCIN(1'b0),
        .CARRYCASCOUT(NLW_mul_ln700_33_reg_798_reg_CARRYCASCOUT_UNCONNECTED),
        .CARRYIN(1'b0),
        .CARRYINSEL({1'b0,1'b0,1'b0}),
        .CARRYOUT(NLW_mul_ln700_33_reg_798_reg_CARRYOUT_UNCONNECTED[3:0]),
        .CEA1(1'b0),
        .CEA2(fir_filter_a_U0_ap_start),
        .CEAD(1'b0),
        .CEALUMODE(1'b0),
        .CEB1(1'b0),
        .CEB2(1'b0),
        .CEC(1'b0),
        .CECARRYIN(1'b0),
        .CECTRL(1'b0),
        .CED(1'b0),
        .CEINMODE(1'b0),
        .CEM(1'b0),
        .CEP(1'b1),
        .CLK(ap_clk),
        .D({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .INMODE({1'b0,1'b0,1'b0,1'b0,1'b0}),
        .MULTSIGNIN(1'b0),
        .MULTSIGNOUT(NLW_mul_ln700_33_reg_798_reg_MULTSIGNOUT_UNCONNECTED),
        .OPMODE({1'b0,1'b0,1'b0,1'b0,1'b1,1'b0,1'b1}),
        .OVERFLOW(NLW_mul_ln700_33_reg_798_reg_OVERFLOW_UNCONNECTED),
        .P({NLW_mul_ln700_33_reg_798_reg_P_UNCONNECTED[47:27],mul_ln700_33_reg_798_reg_n_79,mul_ln700_33_reg_798_reg_n_80,mul_ln700_33_reg_798_reg_n_81,mul_ln700_33_reg_798_reg_n_82,mul_ln700_33_reg_798_reg_n_83,mul_ln700_33_reg_798_reg_n_84,mul_ln700_33_reg_798_reg_n_85,mul_ln700_33_reg_798_reg_n_86,mul_ln700_33_reg_798_reg_n_87,mul_ln700_33_reg_798_reg_n_88,mul_ln700_33_reg_798_reg_n_89,mul_ln700_33_reg_798_reg_n_90,mul_ln700_33_reg_798_reg_n_91,mul_ln700_33_reg_798_reg_n_92,mul_ln700_33_reg_798_reg_n_93,mul_ln700_33_reg_798_reg_n_94,mul_ln700_33_reg_798_reg_n_95,mul_ln700_33_reg_798_reg_n_96,mul_ln700_33_reg_798_reg_n_97,mul_ln700_33_reg_798_reg_n_98,mul_ln700_33_reg_798_reg_n_99,mul_ln700_33_reg_798_reg_n_100,mul_ln700_33_reg_798_reg_n_101,mul_ln700_33_reg_798_reg_n_102,mul_ln700_33_reg_798_reg_n_103,mul_ln700_33_reg_798_reg_n_104,mul_ln700_33_reg_798_reg_n_105}),
        .PATTERNBDETECT(NLW_mul_ln700_33_reg_798_reg_PATTERNBDETECT_UNCONNECTED),
        .PATTERNDETECT(NLW_mul_ln700_33_reg_798_reg_PATTERNDETECT_UNCONNECTED),
        .PCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .PCOUT(NLW_mul_ln700_33_reg_798_reg_PCOUT_UNCONNECTED[47:0]),
        .RSTA(1'b0),
        .RSTALLCARRYIN(1'b0),
        .RSTALUMODE(1'b0),
        .RSTB(1'b0),
        .RSTC(1'b0),
        .RSTCTRL(1'b0),
        .RSTD(1'b0),
        .RSTINMODE(1'b0),
        .RSTM(1'b0),
        .RSTP(1'b0),
        .UNDERFLOW(NLW_mul_ln700_33_reg_798_reg_UNDERFLOW_UNCONNECTED));
  DSP48E1 #(
    .ACASCREG(1),
    .ADREG(1),
    .ALUMODEREG(0),
    .AREG(1),
    .AUTORESET_PATDET("NO_RESET"),
    .A_INPUT("CASCADE"),
    .BCASCREG(0),
    .BREG(0),
    .B_INPUT("DIRECT"),
    .CARRYINREG(0),
    .CARRYINSELREG(0),
    .CREG(0),
    .DREG(1),
    .INMODEREG(0),
    .MASK(48'h3FFFFFFFFFFF),
    .MREG(0),
    .OPMODEREG(0),
    .PATTERN(48'h000000000000),
    .PREG(1),
    .SEL_MASK("MASK"),
    .SEL_PATTERN("PATTERN"),
    .USE_DPORT("FALSE"),
    .USE_MULT("MULTIPLY"),
    .USE_PATTERN_DETECT("NO_PATDET"),
    .USE_SIMD("ONE48")) 
    mul_ln700_34_reg_803_reg
       (.A({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .ACIN({add_ln700_33_reg_953_reg_n_24,add_ln700_33_reg_953_reg_n_25,add_ln700_33_reg_953_reg_n_26,add_ln700_33_reg_953_reg_n_27,add_ln700_33_reg_953_reg_n_28,add_ln700_33_reg_953_reg_n_29,add_ln700_33_reg_953_reg_n_30,add_ln700_33_reg_953_reg_n_31,add_ln700_33_reg_953_reg_n_32,add_ln700_33_reg_953_reg_n_33,add_ln700_33_reg_953_reg_n_34,add_ln700_33_reg_953_reg_n_35,add_ln700_33_reg_953_reg_n_36,add_ln700_33_reg_953_reg_n_37,add_ln700_33_reg_953_reg_n_38,add_ln700_33_reg_953_reg_n_39,add_ln700_33_reg_953_reg_n_40,add_ln700_33_reg_953_reg_n_41,add_ln700_33_reg_953_reg_n_42,add_ln700_33_reg_953_reg_n_43,add_ln700_33_reg_953_reg_n_44,add_ln700_33_reg_953_reg_n_45,add_ln700_33_reg_953_reg_n_46,add_ln700_33_reg_953_reg_n_47,add_ln700_33_reg_953_reg_n_48,add_ln700_33_reg_953_reg_n_49,add_ln700_33_reg_953_reg_n_50,add_ln700_33_reg_953_reg_n_51,add_ln700_33_reg_953_reg_n_52,add_ln700_33_reg_953_reg_n_53}),
        .ACOUT({mul_ln700_34_reg_803_reg_n_24,mul_ln700_34_reg_803_reg_n_25,mul_ln700_34_reg_803_reg_n_26,mul_ln700_34_reg_803_reg_n_27,mul_ln700_34_reg_803_reg_n_28,mul_ln700_34_reg_803_reg_n_29,mul_ln700_34_reg_803_reg_n_30,mul_ln700_34_reg_803_reg_n_31,mul_ln700_34_reg_803_reg_n_32,mul_ln700_34_reg_803_reg_n_33,mul_ln700_34_reg_803_reg_n_34,mul_ln700_34_reg_803_reg_n_35,mul_ln700_34_reg_803_reg_n_36,mul_ln700_34_reg_803_reg_n_37,mul_ln700_34_reg_803_reg_n_38,mul_ln700_34_reg_803_reg_n_39,mul_ln700_34_reg_803_reg_n_40,mul_ln700_34_reg_803_reg_n_41,mul_ln700_34_reg_803_reg_n_42,mul_ln700_34_reg_803_reg_n_43,mul_ln700_34_reg_803_reg_n_44,mul_ln700_34_reg_803_reg_n_45,mul_ln700_34_reg_803_reg_n_46,mul_ln700_34_reg_803_reg_n_47,mul_ln700_34_reg_803_reg_n_48,mul_ln700_34_reg_803_reg_n_49,mul_ln700_34_reg_803_reg_n_50,mul_ln700_34_reg_803_reg_n_51,mul_ln700_34_reg_803_reg_n_52,mul_ln700_34_reg_803_reg_n_53}),
        .ALUMODE({1'b0,1'b0,1'b0,1'b0}),
        .B({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b0,1'b1,1'b1,1'b1,1'b0,1'b1,1'b0,1'b1,1'b1,1'b0}),
        .BCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .BCOUT(NLW_mul_ln700_34_reg_803_reg_BCOUT_UNCONNECTED[17:0]),
        .C({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .CARRYCASCIN(1'b0),
        .CARRYCASCOUT(NLW_mul_ln700_34_reg_803_reg_CARRYCASCOUT_UNCONNECTED),
        .CARRYIN(1'b0),
        .CARRYINSEL({1'b0,1'b0,1'b0}),
        .CARRYOUT(NLW_mul_ln700_34_reg_803_reg_CARRYOUT_UNCONNECTED[3:0]),
        .CEA1(1'b0),
        .CEA2(fir_filter_a_U0_ap_start),
        .CEAD(1'b0),
        .CEALUMODE(1'b0),
        .CEB1(1'b0),
        .CEB2(1'b0),
        .CEC(1'b0),
        .CECARRYIN(1'b0),
        .CECTRL(1'b0),
        .CED(1'b0),
        .CEINMODE(1'b0),
        .CEM(1'b0),
        .CEP(1'b1),
        .CLK(ap_clk),
        .D({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .INMODE({1'b0,1'b0,1'b0,1'b0,1'b0}),
        .MULTSIGNIN(1'b0),
        .MULTSIGNOUT(NLW_mul_ln700_34_reg_803_reg_MULTSIGNOUT_UNCONNECTED),
        .OPMODE({1'b0,1'b0,1'b0,1'b0,1'b1,1'b0,1'b1}),
        .OVERFLOW(NLW_mul_ln700_34_reg_803_reg_OVERFLOW_UNCONNECTED),
        .P({NLW_mul_ln700_34_reg_803_reg_P_UNCONNECTED[47:27],mul_ln700_34_reg_803_reg_n_79,mul_ln700_34_reg_803_reg_n_80,mul_ln700_34_reg_803_reg_n_81,mul_ln700_34_reg_803_reg_n_82,mul_ln700_34_reg_803_reg_n_83,mul_ln700_34_reg_803_reg_n_84,mul_ln700_34_reg_803_reg_n_85,mul_ln700_34_reg_803_reg_n_86,mul_ln700_34_reg_803_reg_n_87,mul_ln700_34_reg_803_reg_n_88,mul_ln700_34_reg_803_reg_n_89,mul_ln700_34_reg_803_reg_n_90,mul_ln700_34_reg_803_reg_n_91,mul_ln700_34_reg_803_reg_n_92,mul_ln700_34_reg_803_reg_n_93,mul_ln700_34_reg_803_reg_n_94,mul_ln700_34_reg_803_reg_n_95,mul_ln700_34_reg_803_reg_n_96,mul_ln700_34_reg_803_reg_n_97,mul_ln700_34_reg_803_reg_n_98,mul_ln700_34_reg_803_reg_n_99,mul_ln700_34_reg_803_reg_n_100,mul_ln700_34_reg_803_reg_n_101,mul_ln700_34_reg_803_reg_n_102,mul_ln700_34_reg_803_reg_n_103,mul_ln700_34_reg_803_reg_n_104,mul_ln700_34_reg_803_reg_n_105}),
        .PATTERNBDETECT(NLW_mul_ln700_34_reg_803_reg_PATTERNBDETECT_UNCONNECTED),
        .PATTERNDETECT(NLW_mul_ln700_34_reg_803_reg_PATTERNDETECT_UNCONNECTED),
        .PCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .PCOUT(NLW_mul_ln700_34_reg_803_reg_PCOUT_UNCONNECTED[47:0]),
        .RSTA(1'b0),
        .RSTALLCARRYIN(1'b0),
        .RSTALUMODE(1'b0),
        .RSTB(1'b0),
        .RSTC(1'b0),
        .RSTCTRL(1'b0),
        .RSTD(1'b0),
        .RSTINMODE(1'b0),
        .RSTM(1'b0),
        .RSTP(1'b0),
        .UNDERFLOW(NLW_mul_ln700_34_reg_803_reg_UNDERFLOW_UNCONNECTED));
  DSP48E1 #(
    .ACASCREG(1),
    .ADREG(1),
    .ALUMODEREG(0),
    .AREG(1),
    .AUTORESET_PATDET("NO_RESET"),
    .A_INPUT("CASCADE"),
    .BCASCREG(0),
    .BREG(0),
    .B_INPUT("DIRECT"),
    .CARRYINREG(0),
    .CARRYINSELREG(0),
    .CREG(0),
    .DREG(1),
    .INMODEREG(0),
    .MASK(48'h3FFFFFFFFFFF),
    .MREG(0),
    .OPMODEREG(0),
    .PATTERN(48'h000000000000),
    .PREG(1),
    .SEL_MASK("MASK"),
    .SEL_PATTERN("PATTERN"),
    .USE_DPORT("FALSE"),
    .USE_MULT("MULTIPLY"),
    .USE_PATTERN_DETECT("NO_PATDET"),
    .USE_SIMD("ONE48")) 
    mul_ln700_36_reg_813_reg
       (.A({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .ACIN({add_ln700_34_reg_958_reg_n_24,add_ln700_34_reg_958_reg_n_25,add_ln700_34_reg_958_reg_n_26,add_ln700_34_reg_958_reg_n_27,add_ln700_34_reg_958_reg_n_28,add_ln700_34_reg_958_reg_n_29,add_ln700_34_reg_958_reg_n_30,add_ln700_34_reg_958_reg_n_31,add_ln700_34_reg_958_reg_n_32,add_ln700_34_reg_958_reg_n_33,add_ln700_34_reg_958_reg_n_34,add_ln700_34_reg_958_reg_n_35,add_ln700_34_reg_958_reg_n_36,add_ln700_34_reg_958_reg_n_37,add_ln700_34_reg_958_reg_n_38,add_ln700_34_reg_958_reg_n_39,add_ln700_34_reg_958_reg_n_40,add_ln700_34_reg_958_reg_n_41,add_ln700_34_reg_958_reg_n_42,add_ln700_34_reg_958_reg_n_43,add_ln700_34_reg_958_reg_n_44,add_ln700_34_reg_958_reg_n_45,add_ln700_34_reg_958_reg_n_46,add_ln700_34_reg_958_reg_n_47,add_ln700_34_reg_958_reg_n_48,add_ln700_34_reg_958_reg_n_49,add_ln700_34_reg_958_reg_n_50,add_ln700_34_reg_958_reg_n_51,add_ln700_34_reg_958_reg_n_52,add_ln700_34_reg_958_reg_n_53}),
        .ACOUT({mul_ln700_36_reg_813_reg_n_24,mul_ln700_36_reg_813_reg_n_25,mul_ln700_36_reg_813_reg_n_26,mul_ln700_36_reg_813_reg_n_27,mul_ln700_36_reg_813_reg_n_28,mul_ln700_36_reg_813_reg_n_29,mul_ln700_36_reg_813_reg_n_30,mul_ln700_36_reg_813_reg_n_31,mul_ln700_36_reg_813_reg_n_32,mul_ln700_36_reg_813_reg_n_33,mul_ln700_36_reg_813_reg_n_34,mul_ln700_36_reg_813_reg_n_35,mul_ln700_36_reg_813_reg_n_36,mul_ln700_36_reg_813_reg_n_37,mul_ln700_36_reg_813_reg_n_38,mul_ln700_36_reg_813_reg_n_39,mul_ln700_36_reg_813_reg_n_40,mul_ln700_36_reg_813_reg_n_41,mul_ln700_36_reg_813_reg_n_42,mul_ln700_36_reg_813_reg_n_43,mul_ln700_36_reg_813_reg_n_44,mul_ln700_36_reg_813_reg_n_45,mul_ln700_36_reg_813_reg_n_46,mul_ln700_36_reg_813_reg_n_47,mul_ln700_36_reg_813_reg_n_48,mul_ln700_36_reg_813_reg_n_49,mul_ln700_36_reg_813_reg_n_50,mul_ln700_36_reg_813_reg_n_51,mul_ln700_36_reg_813_reg_n_52,mul_ln700_36_reg_813_reg_n_53}),
        .ALUMODE({1'b0,1'b0,1'b0,1'b0}),
        .B({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b0,1'b1,1'b1,1'b1,1'b0,1'b1,1'b1,1'b0,1'b1}),
        .BCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .BCOUT(NLW_mul_ln700_36_reg_813_reg_BCOUT_UNCONNECTED[17:0]),
        .C({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .CARRYCASCIN(1'b0),
        .CARRYCASCOUT(NLW_mul_ln700_36_reg_813_reg_CARRYCASCOUT_UNCONNECTED),
        .CARRYIN(1'b0),
        .CARRYINSEL({1'b0,1'b0,1'b0}),
        .CARRYOUT(NLW_mul_ln700_36_reg_813_reg_CARRYOUT_UNCONNECTED[3:0]),
        .CEA1(1'b0),
        .CEA2(fir_filter_a_U0_ap_start),
        .CEAD(1'b0),
        .CEALUMODE(1'b0),
        .CEB1(1'b0),
        .CEB2(1'b0),
        .CEC(1'b0),
        .CECARRYIN(1'b0),
        .CECTRL(1'b0),
        .CED(1'b0),
        .CEINMODE(1'b0),
        .CEM(1'b0),
        .CEP(1'b1),
        .CLK(ap_clk),
        .D({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .INMODE({1'b0,1'b0,1'b0,1'b0,1'b0}),
        .MULTSIGNIN(1'b0),
        .MULTSIGNOUT(NLW_mul_ln700_36_reg_813_reg_MULTSIGNOUT_UNCONNECTED),
        .OPMODE({1'b0,1'b0,1'b0,1'b0,1'b1,1'b0,1'b1}),
        .OVERFLOW(NLW_mul_ln700_36_reg_813_reg_OVERFLOW_UNCONNECTED),
        .P({NLW_mul_ln700_36_reg_813_reg_P_UNCONNECTED[47:26],mul_ln700_36_reg_813_reg_n_80,mul_ln700_36_reg_813_reg_n_81,mul_ln700_36_reg_813_reg_n_82,mul_ln700_36_reg_813_reg_n_83,mul_ln700_36_reg_813_reg_n_84,mul_ln700_36_reg_813_reg_n_85,mul_ln700_36_reg_813_reg_n_86,mul_ln700_36_reg_813_reg_n_87,mul_ln700_36_reg_813_reg_n_88,mul_ln700_36_reg_813_reg_n_89,mul_ln700_36_reg_813_reg_n_90,mul_ln700_36_reg_813_reg_n_91,mul_ln700_36_reg_813_reg_n_92,mul_ln700_36_reg_813_reg_n_93,mul_ln700_36_reg_813_reg_n_94,mul_ln700_36_reg_813_reg_n_95,mul_ln700_36_reg_813_reg_n_96,mul_ln700_36_reg_813_reg_n_97,mul_ln700_36_reg_813_reg_n_98,mul_ln700_36_reg_813_reg_n_99,mul_ln700_36_reg_813_reg_n_100,mul_ln700_36_reg_813_reg_n_101,mul_ln700_36_reg_813_reg_n_102,mul_ln700_36_reg_813_reg_n_103,mul_ln700_36_reg_813_reg_n_104,mul_ln700_36_reg_813_reg_n_105}),
        .PATTERNBDETECT(NLW_mul_ln700_36_reg_813_reg_PATTERNBDETECT_UNCONNECTED),
        .PATTERNDETECT(NLW_mul_ln700_36_reg_813_reg_PATTERNDETECT_UNCONNECTED),
        .PCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .PCOUT(NLW_mul_ln700_36_reg_813_reg_PCOUT_UNCONNECTED[47:0]),
        .RSTA(1'b0),
        .RSTALLCARRYIN(1'b0),
        .RSTALUMODE(1'b0),
        .RSTB(1'b0),
        .RSTC(1'b0),
        .RSTCTRL(1'b0),
        .RSTD(1'b0),
        .RSTINMODE(1'b0),
        .RSTM(1'b0),
        .RSTP(1'b0),
        .UNDERFLOW(NLW_mul_ln700_36_reg_813_reg_UNDERFLOW_UNCONNECTED));
  DSP48E1 #(
    .ACASCREG(1),
    .ADREG(1),
    .ALUMODEREG(0),
    .AREG(1),
    .AUTORESET_PATDET("NO_RESET"),
    .A_INPUT("CASCADE"),
    .BCASCREG(0),
    .BREG(0),
    .B_INPUT("DIRECT"),
    .CARRYINREG(0),
    .CARRYINSELREG(0),
    .CREG(0),
    .DREG(1),
    .INMODEREG(0),
    .MASK(48'h3FFFFFFFFFFF),
    .MREG(0),
    .OPMODEREG(0),
    .PATTERN(48'h000000000000),
    .PREG(1),
    .SEL_MASK("MASK"),
    .SEL_PATTERN("PATTERN"),
    .USE_DPORT("FALSE"),
    .USE_MULT("MULTIPLY"),
    .USE_PATTERN_DETECT("NO_PATDET"),
    .USE_SIMD("ONE48")) 
    mul_ln700_38_reg_823_reg
       (.A({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .ACIN({mul_ln700_39_reg_828_reg_n_24,mul_ln700_39_reg_828_reg_n_25,mul_ln700_39_reg_828_reg_n_26,mul_ln700_39_reg_828_reg_n_27,mul_ln700_39_reg_828_reg_n_28,mul_ln700_39_reg_828_reg_n_29,mul_ln700_39_reg_828_reg_n_30,mul_ln700_39_reg_828_reg_n_31,mul_ln700_39_reg_828_reg_n_32,mul_ln700_39_reg_828_reg_n_33,mul_ln700_39_reg_828_reg_n_34,mul_ln700_39_reg_828_reg_n_35,mul_ln700_39_reg_828_reg_n_36,mul_ln700_39_reg_828_reg_n_37,mul_ln700_39_reg_828_reg_n_38,mul_ln700_39_reg_828_reg_n_39,mul_ln700_39_reg_828_reg_n_40,mul_ln700_39_reg_828_reg_n_41,mul_ln700_39_reg_828_reg_n_42,mul_ln700_39_reg_828_reg_n_43,mul_ln700_39_reg_828_reg_n_44,mul_ln700_39_reg_828_reg_n_45,mul_ln700_39_reg_828_reg_n_46,mul_ln700_39_reg_828_reg_n_47,mul_ln700_39_reg_828_reg_n_48,mul_ln700_39_reg_828_reg_n_49,mul_ln700_39_reg_828_reg_n_50,mul_ln700_39_reg_828_reg_n_51,mul_ln700_39_reg_828_reg_n_52,mul_ln700_39_reg_828_reg_n_53}),
        .ACOUT({mul_ln700_38_reg_823_reg_n_24,mul_ln700_38_reg_823_reg_n_25,mul_ln700_38_reg_823_reg_n_26,mul_ln700_38_reg_823_reg_n_27,mul_ln700_38_reg_823_reg_n_28,mul_ln700_38_reg_823_reg_n_29,mul_ln700_38_reg_823_reg_n_30,mul_ln700_38_reg_823_reg_n_31,mul_ln700_38_reg_823_reg_n_32,mul_ln700_38_reg_823_reg_n_33,mul_ln700_38_reg_823_reg_n_34,mul_ln700_38_reg_823_reg_n_35,mul_ln700_38_reg_823_reg_n_36,mul_ln700_38_reg_823_reg_n_37,mul_ln700_38_reg_823_reg_n_38,mul_ln700_38_reg_823_reg_n_39,mul_ln700_38_reg_823_reg_n_40,mul_ln700_38_reg_823_reg_n_41,mul_ln700_38_reg_823_reg_n_42,mul_ln700_38_reg_823_reg_n_43,mul_ln700_38_reg_823_reg_n_44,mul_ln700_38_reg_823_reg_n_45,mul_ln700_38_reg_823_reg_n_46,mul_ln700_38_reg_823_reg_n_47,mul_ln700_38_reg_823_reg_n_48,mul_ln700_38_reg_823_reg_n_49,mul_ln700_38_reg_823_reg_n_50,mul_ln700_38_reg_823_reg_n_51,mul_ln700_38_reg_823_reg_n_52,mul_ln700_38_reg_823_reg_n_53}),
        .ALUMODE({1'b0,1'b0,1'b0,1'b0}),
        .B({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b1,1'b0,1'b1,1'b0,1'b0,1'b1,1'b0,1'b1,1'b0,1'b0}),
        .BCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .BCOUT(NLW_mul_ln700_38_reg_823_reg_BCOUT_UNCONNECTED[17:0]),
        .C({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .CARRYCASCIN(1'b0),
        .CARRYCASCOUT(NLW_mul_ln700_38_reg_823_reg_CARRYCASCOUT_UNCONNECTED),
        .CARRYIN(1'b0),
        .CARRYINSEL({1'b0,1'b0,1'b0}),
        .CARRYOUT(NLW_mul_ln700_38_reg_823_reg_CARRYOUT_UNCONNECTED[3:0]),
        .CEA1(1'b0),
        .CEA2(fir_filter_a_U0_ap_start),
        .CEAD(1'b0),
        .CEALUMODE(1'b0),
        .CEB1(1'b0),
        .CEB2(1'b0),
        .CEC(1'b0),
        .CECARRYIN(1'b0),
        .CECTRL(1'b0),
        .CED(1'b0),
        .CEINMODE(1'b0),
        .CEM(1'b0),
        .CEP(1'b1),
        .CLK(ap_clk),
        .D({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .INMODE({1'b0,1'b0,1'b0,1'b0,1'b0}),
        .MULTSIGNIN(1'b0),
        .MULTSIGNOUT(NLW_mul_ln700_38_reg_823_reg_MULTSIGNOUT_UNCONNECTED),
        .OPMODE({1'b0,1'b0,1'b0,1'b0,1'b1,1'b0,1'b1}),
        .OVERFLOW(NLW_mul_ln700_38_reg_823_reg_OVERFLOW_UNCONNECTED),
        .P({NLW_mul_ln700_38_reg_823_reg_P_UNCONNECTED[47:27],mul_ln700_38_reg_823_reg_n_79,mul_ln700_38_reg_823_reg_n_80,mul_ln700_38_reg_823_reg_n_81,mul_ln700_38_reg_823_reg_n_82,mul_ln700_38_reg_823_reg_n_83,mul_ln700_38_reg_823_reg_n_84,mul_ln700_38_reg_823_reg_n_85,mul_ln700_38_reg_823_reg_n_86,mul_ln700_38_reg_823_reg_n_87,mul_ln700_38_reg_823_reg_n_88,mul_ln700_38_reg_823_reg_n_89,mul_ln700_38_reg_823_reg_n_90,mul_ln700_38_reg_823_reg_n_91,mul_ln700_38_reg_823_reg_n_92,mul_ln700_38_reg_823_reg_n_93,mul_ln700_38_reg_823_reg_n_94,mul_ln700_38_reg_823_reg_n_95,mul_ln700_38_reg_823_reg_n_96,mul_ln700_38_reg_823_reg_n_97,mul_ln700_38_reg_823_reg_n_98,mul_ln700_38_reg_823_reg_n_99,mul_ln700_38_reg_823_reg_n_100,mul_ln700_38_reg_823_reg_n_101,mul_ln700_38_reg_823_reg_n_102,mul_ln700_38_reg_823_reg_n_103,mul_ln700_38_reg_823_reg_n_104,mul_ln700_38_reg_823_reg_n_105}),
        .PATTERNBDETECT(NLW_mul_ln700_38_reg_823_reg_PATTERNBDETECT_UNCONNECTED),
        .PATTERNDETECT(NLW_mul_ln700_38_reg_823_reg_PATTERNDETECT_UNCONNECTED),
        .PCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .PCOUT(NLW_mul_ln700_38_reg_823_reg_PCOUT_UNCONNECTED[47:0]),
        .RSTA(1'b0),
        .RSTALLCARRYIN(1'b0),
        .RSTALUMODE(1'b0),
        .RSTB(1'b0),
        .RSTC(1'b0),
        .RSTCTRL(1'b0),
        .RSTD(1'b0),
        .RSTINMODE(1'b0),
        .RSTM(1'b0),
        .RSTP(1'b0),
        .UNDERFLOW(NLW_mul_ln700_38_reg_823_reg_UNDERFLOW_UNCONNECTED));
  DSP48E1 #(
    .ACASCREG(1),
    .ADREG(1),
    .ALUMODEREG(0),
    .AREG(1),
    .AUTORESET_PATDET("NO_RESET"),
    .A_INPUT("CASCADE"),
    .BCASCREG(0),
    .BREG(0),
    .B_INPUT("DIRECT"),
    .CARRYINREG(0),
    .CARRYINSELREG(0),
    .CREG(0),
    .DREG(1),
    .INMODEREG(0),
    .MASK(48'h3FFFFFFFFFFF),
    .MREG(0),
    .OPMODEREG(0),
    .PATTERN(48'h000000000000),
    .PREG(1),
    .SEL_MASK("MASK"),
    .SEL_PATTERN("PATTERN"),
    .USE_DPORT("FALSE"),
    .USE_MULT("MULTIPLY"),
    .USE_PATTERN_DETECT("NO_PATDET"),
    .USE_SIMD("ONE48")) 
    mul_ln700_39_reg_828_reg
       (.A({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .ACIN({mul_ln700_40_reg_833_reg_n_24,mul_ln700_40_reg_833_reg_n_25,mul_ln700_40_reg_833_reg_n_26,mul_ln700_40_reg_833_reg_n_27,mul_ln700_40_reg_833_reg_n_28,mul_ln700_40_reg_833_reg_n_29,mul_ln700_40_reg_833_reg_n_30,mul_ln700_40_reg_833_reg_n_31,mul_ln700_40_reg_833_reg_n_32,mul_ln700_40_reg_833_reg_n_33,mul_ln700_40_reg_833_reg_n_34,mul_ln700_40_reg_833_reg_n_35,mul_ln700_40_reg_833_reg_n_36,mul_ln700_40_reg_833_reg_n_37,mul_ln700_40_reg_833_reg_n_38,mul_ln700_40_reg_833_reg_n_39,mul_ln700_40_reg_833_reg_n_40,mul_ln700_40_reg_833_reg_n_41,mul_ln700_40_reg_833_reg_n_42,mul_ln700_40_reg_833_reg_n_43,mul_ln700_40_reg_833_reg_n_44,mul_ln700_40_reg_833_reg_n_45,mul_ln700_40_reg_833_reg_n_46,mul_ln700_40_reg_833_reg_n_47,mul_ln700_40_reg_833_reg_n_48,mul_ln700_40_reg_833_reg_n_49,mul_ln700_40_reg_833_reg_n_50,mul_ln700_40_reg_833_reg_n_51,mul_ln700_40_reg_833_reg_n_52,mul_ln700_40_reg_833_reg_n_53}),
        .ACOUT({mul_ln700_39_reg_828_reg_n_24,mul_ln700_39_reg_828_reg_n_25,mul_ln700_39_reg_828_reg_n_26,mul_ln700_39_reg_828_reg_n_27,mul_ln700_39_reg_828_reg_n_28,mul_ln700_39_reg_828_reg_n_29,mul_ln700_39_reg_828_reg_n_30,mul_ln700_39_reg_828_reg_n_31,mul_ln700_39_reg_828_reg_n_32,mul_ln700_39_reg_828_reg_n_33,mul_ln700_39_reg_828_reg_n_34,mul_ln700_39_reg_828_reg_n_35,mul_ln700_39_reg_828_reg_n_36,mul_ln700_39_reg_828_reg_n_37,mul_ln700_39_reg_828_reg_n_38,mul_ln700_39_reg_828_reg_n_39,mul_ln700_39_reg_828_reg_n_40,mul_ln700_39_reg_828_reg_n_41,mul_ln700_39_reg_828_reg_n_42,mul_ln700_39_reg_828_reg_n_43,mul_ln700_39_reg_828_reg_n_44,mul_ln700_39_reg_828_reg_n_45,mul_ln700_39_reg_828_reg_n_46,mul_ln700_39_reg_828_reg_n_47,mul_ln700_39_reg_828_reg_n_48,mul_ln700_39_reg_828_reg_n_49,mul_ln700_39_reg_828_reg_n_50,mul_ln700_39_reg_828_reg_n_51,mul_ln700_39_reg_828_reg_n_52,mul_ln700_39_reg_828_reg_n_53}),
        .ALUMODE({1'b0,1'b0,1'b0,1'b0}),
        .B({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b1,1'b0,1'b1,1'b0,1'b1,1'b1,1'b0,1'b1,1'b0,1'b1,1'b0}),
        .BCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .BCOUT(NLW_mul_ln700_39_reg_828_reg_BCOUT_UNCONNECTED[17:0]),
        .C({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .CARRYCASCIN(1'b0),
        .CARRYCASCOUT(NLW_mul_ln700_39_reg_828_reg_CARRYCASCOUT_UNCONNECTED),
        .CARRYIN(1'b0),
        .CARRYINSEL({1'b0,1'b0,1'b0}),
        .CARRYOUT(NLW_mul_ln700_39_reg_828_reg_CARRYOUT_UNCONNECTED[3:0]),
        .CEA1(1'b0),
        .CEA2(fir_filter_a_U0_ap_start),
        .CEAD(1'b0),
        .CEALUMODE(1'b0),
        .CEB1(1'b0),
        .CEB2(1'b0),
        .CEC(1'b0),
        .CECARRYIN(1'b0),
        .CECTRL(1'b0),
        .CED(1'b0),
        .CEINMODE(1'b0),
        .CEM(1'b0),
        .CEP(1'b1),
        .CLK(ap_clk),
        .D({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .INMODE({1'b0,1'b0,1'b0,1'b0,1'b0}),
        .MULTSIGNIN(1'b0),
        .MULTSIGNOUT(NLW_mul_ln700_39_reg_828_reg_MULTSIGNOUT_UNCONNECTED),
        .OPMODE({1'b0,1'b0,1'b0,1'b0,1'b1,1'b0,1'b1}),
        .OVERFLOW(NLW_mul_ln700_39_reg_828_reg_OVERFLOW_UNCONNECTED),
        .P({NLW_mul_ln700_39_reg_828_reg_P_UNCONNECTED[47:28],mul_ln700_39_reg_828_reg_n_78,mul_ln700_39_reg_828_reg_n_79,mul_ln700_39_reg_828_reg_n_80,mul_ln700_39_reg_828_reg_n_81,mul_ln700_39_reg_828_reg_n_82,mul_ln700_39_reg_828_reg_n_83,mul_ln700_39_reg_828_reg_n_84,mul_ln700_39_reg_828_reg_n_85,mul_ln700_39_reg_828_reg_n_86,mul_ln700_39_reg_828_reg_n_87,mul_ln700_39_reg_828_reg_n_88,mul_ln700_39_reg_828_reg_n_89,mul_ln700_39_reg_828_reg_n_90,mul_ln700_39_reg_828_reg_n_91,mul_ln700_39_reg_828_reg_n_92,mul_ln700_39_reg_828_reg_n_93,mul_ln700_39_reg_828_reg_n_94,mul_ln700_39_reg_828_reg_n_95,mul_ln700_39_reg_828_reg_n_96,mul_ln700_39_reg_828_reg_n_97,mul_ln700_39_reg_828_reg_n_98,mul_ln700_39_reg_828_reg_n_99,mul_ln700_39_reg_828_reg_n_100,mul_ln700_39_reg_828_reg_n_101,mul_ln700_39_reg_828_reg_n_102,mul_ln700_39_reg_828_reg_n_103,mul_ln700_39_reg_828_reg_n_104,mul_ln700_39_reg_828_reg_n_105}),
        .PATTERNBDETECT(NLW_mul_ln700_39_reg_828_reg_PATTERNBDETECT_UNCONNECTED),
        .PATTERNDETECT(NLW_mul_ln700_39_reg_828_reg_PATTERNDETECT_UNCONNECTED),
        .PCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .PCOUT(NLW_mul_ln700_39_reg_828_reg_PCOUT_UNCONNECTED[47:0]),
        .RSTA(1'b0),
        .RSTALLCARRYIN(1'b0),
        .RSTALUMODE(1'b0),
        .RSTB(1'b0),
        .RSTC(1'b0),
        .RSTCTRL(1'b0),
        .RSTD(1'b0),
        .RSTINMODE(1'b0),
        .RSTM(1'b0),
        .RSTP(1'b0),
        .UNDERFLOW(NLW_mul_ln700_39_reg_828_reg_UNDERFLOW_UNCONNECTED));
  DSP48E1 #(
    .ACASCREG(1),
    .ADREG(1),
    .ALUMODEREG(0),
    .AREG(1),
    .AUTORESET_PATDET("NO_RESET"),
    .A_INPUT("CASCADE"),
    .BCASCREG(0),
    .BREG(0),
    .B_INPUT("DIRECT"),
    .CARRYINREG(0),
    .CARRYINSELREG(0),
    .CREG(0),
    .DREG(1),
    .INMODEREG(0),
    .MASK(48'h3FFFFFFFFFFF),
    .MREG(0),
    .OPMODEREG(0),
    .PATTERN(48'h000000000000),
    .PREG(1),
    .SEL_MASK("MASK"),
    .SEL_PATTERN("PATTERN"),
    .USE_DPORT("FALSE"),
    .USE_MULT("MULTIPLY"),
    .USE_PATTERN_DETECT("NO_PATDET"),
    .USE_SIMD("ONE48")) 
    mul_ln700_40_reg_833_reg
       (.A({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .ACIN({mul_ln700_41_reg_838_reg_n_24,mul_ln700_41_reg_838_reg_n_25,mul_ln700_41_reg_838_reg_n_26,mul_ln700_41_reg_838_reg_n_27,mul_ln700_41_reg_838_reg_n_28,mul_ln700_41_reg_838_reg_n_29,mul_ln700_41_reg_838_reg_n_30,mul_ln700_41_reg_838_reg_n_31,mul_ln700_41_reg_838_reg_n_32,mul_ln700_41_reg_838_reg_n_33,mul_ln700_41_reg_838_reg_n_34,mul_ln700_41_reg_838_reg_n_35,mul_ln700_41_reg_838_reg_n_36,mul_ln700_41_reg_838_reg_n_37,mul_ln700_41_reg_838_reg_n_38,mul_ln700_41_reg_838_reg_n_39,mul_ln700_41_reg_838_reg_n_40,mul_ln700_41_reg_838_reg_n_41,mul_ln700_41_reg_838_reg_n_42,mul_ln700_41_reg_838_reg_n_43,mul_ln700_41_reg_838_reg_n_44,mul_ln700_41_reg_838_reg_n_45,mul_ln700_41_reg_838_reg_n_46,mul_ln700_41_reg_838_reg_n_47,mul_ln700_41_reg_838_reg_n_48,mul_ln700_41_reg_838_reg_n_49,mul_ln700_41_reg_838_reg_n_50,mul_ln700_41_reg_838_reg_n_51,mul_ln700_41_reg_838_reg_n_52,mul_ln700_41_reg_838_reg_n_53}),
        .ACOUT({mul_ln700_40_reg_833_reg_n_24,mul_ln700_40_reg_833_reg_n_25,mul_ln700_40_reg_833_reg_n_26,mul_ln700_40_reg_833_reg_n_27,mul_ln700_40_reg_833_reg_n_28,mul_ln700_40_reg_833_reg_n_29,mul_ln700_40_reg_833_reg_n_30,mul_ln700_40_reg_833_reg_n_31,mul_ln700_40_reg_833_reg_n_32,mul_ln700_40_reg_833_reg_n_33,mul_ln700_40_reg_833_reg_n_34,mul_ln700_40_reg_833_reg_n_35,mul_ln700_40_reg_833_reg_n_36,mul_ln700_40_reg_833_reg_n_37,mul_ln700_40_reg_833_reg_n_38,mul_ln700_40_reg_833_reg_n_39,mul_ln700_40_reg_833_reg_n_40,mul_ln700_40_reg_833_reg_n_41,mul_ln700_40_reg_833_reg_n_42,mul_ln700_40_reg_833_reg_n_43,mul_ln700_40_reg_833_reg_n_44,mul_ln700_40_reg_833_reg_n_45,mul_ln700_40_reg_833_reg_n_46,mul_ln700_40_reg_833_reg_n_47,mul_ln700_40_reg_833_reg_n_48,mul_ln700_40_reg_833_reg_n_49,mul_ln700_40_reg_833_reg_n_50,mul_ln700_40_reg_833_reg_n_51,mul_ln700_40_reg_833_reg_n_52,mul_ln700_40_reg_833_reg_n_53}),
        .ALUMODE({1'b0,1'b0,1'b0,1'b0}),
        .B({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b1,1'b0,1'b0,1'b0,1'b1,1'b1,1'b0,1'b0,1'b1,1'b1,1'b0,1'b0}),
        .BCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .BCOUT(NLW_mul_ln700_40_reg_833_reg_BCOUT_UNCONNECTED[17:0]),
        .C({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .CARRYCASCIN(1'b0),
        .CARRYCASCOUT(NLW_mul_ln700_40_reg_833_reg_CARRYCASCOUT_UNCONNECTED),
        .CARRYIN(1'b0),
        .CARRYINSEL({1'b0,1'b0,1'b0}),
        .CARRYOUT(NLW_mul_ln700_40_reg_833_reg_CARRYOUT_UNCONNECTED[3:0]),
        .CEA1(1'b0),
        .CEA2(fir_filter_a_U0_ap_start),
        .CEAD(1'b0),
        .CEALUMODE(1'b0),
        .CEB1(1'b0),
        .CEB2(1'b0),
        .CEC(1'b0),
        .CECARRYIN(1'b0),
        .CECTRL(1'b0),
        .CED(1'b0),
        .CEINMODE(1'b0),
        .CEM(1'b0),
        .CEP(1'b1),
        .CLK(ap_clk),
        .D({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .INMODE({1'b0,1'b0,1'b0,1'b0,1'b0}),
        .MULTSIGNIN(1'b0),
        .MULTSIGNOUT(NLW_mul_ln700_40_reg_833_reg_MULTSIGNOUT_UNCONNECTED),
        .OPMODE({1'b0,1'b0,1'b0,1'b0,1'b1,1'b0,1'b1}),
        .OVERFLOW(NLW_mul_ln700_40_reg_833_reg_OVERFLOW_UNCONNECTED),
        .P({NLW_mul_ln700_40_reg_833_reg_P_UNCONNECTED[47:29],mul_ln700_40_reg_833_reg_n_77,mul_ln700_40_reg_833_reg_n_78,mul_ln700_40_reg_833_reg_n_79,mul_ln700_40_reg_833_reg_n_80,mul_ln700_40_reg_833_reg_n_81,mul_ln700_40_reg_833_reg_n_82,mul_ln700_40_reg_833_reg_n_83,mul_ln700_40_reg_833_reg_n_84,mul_ln700_40_reg_833_reg_n_85,mul_ln700_40_reg_833_reg_n_86,mul_ln700_40_reg_833_reg_n_87,mul_ln700_40_reg_833_reg_n_88,mul_ln700_40_reg_833_reg_n_89,mul_ln700_40_reg_833_reg_n_90,mul_ln700_40_reg_833_reg_n_91,mul_ln700_40_reg_833_reg_n_92,mul_ln700_40_reg_833_reg_n_93,mul_ln700_40_reg_833_reg_n_94,mul_ln700_40_reg_833_reg_n_95,mul_ln700_40_reg_833_reg_n_96,mul_ln700_40_reg_833_reg_n_97,mul_ln700_40_reg_833_reg_n_98,mul_ln700_40_reg_833_reg_n_99,mul_ln700_40_reg_833_reg_n_100,mul_ln700_40_reg_833_reg_n_101,mul_ln700_40_reg_833_reg_n_102,mul_ln700_40_reg_833_reg_n_103,mul_ln700_40_reg_833_reg_n_104,mul_ln700_40_reg_833_reg_n_105}),
        .PATTERNBDETECT(NLW_mul_ln700_40_reg_833_reg_PATTERNBDETECT_UNCONNECTED),
        .PATTERNDETECT(NLW_mul_ln700_40_reg_833_reg_PATTERNDETECT_UNCONNECTED),
        .PCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .PCOUT(NLW_mul_ln700_40_reg_833_reg_PCOUT_UNCONNECTED[47:0]),
        .RSTA(1'b0),
        .RSTALLCARRYIN(1'b0),
        .RSTALUMODE(1'b0),
        .RSTB(1'b0),
        .RSTC(1'b0),
        .RSTCTRL(1'b0),
        .RSTD(1'b0),
        .RSTINMODE(1'b0),
        .RSTM(1'b0),
        .RSTP(1'b0),
        .UNDERFLOW(NLW_mul_ln700_40_reg_833_reg_UNDERFLOW_UNCONNECTED));
  DSP48E1 #(
    .ACASCREG(1),
    .ADREG(1),
    .ALUMODEREG(0),
    .AREG(1),
    .AUTORESET_PATDET("NO_RESET"),
    .A_INPUT("CASCADE"),
    .BCASCREG(0),
    .BREG(0),
    .B_INPUT("DIRECT"),
    .CARRYINREG(0),
    .CARRYINSELREG(0),
    .CREG(0),
    .DREG(1),
    .INMODEREG(0),
    .MASK(48'h3FFFFFFFFFFF),
    .MREG(0),
    .OPMODEREG(0),
    .PATTERN(48'h000000000000),
    .PREG(1),
    .SEL_MASK("MASK"),
    .SEL_PATTERN("PATTERN"),
    .USE_DPORT("FALSE"),
    .USE_MULT("MULTIPLY"),
    .USE_PATTERN_DETECT("NO_PATDET"),
    .USE_SIMD("ONE48")) 
    mul_ln700_41_reg_838_reg
       (.A({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .ACIN({mul_ln700_42_reg_843_reg_n_24,mul_ln700_42_reg_843_reg_n_25,mul_ln700_42_reg_843_reg_n_26,mul_ln700_42_reg_843_reg_n_27,mul_ln700_42_reg_843_reg_n_28,mul_ln700_42_reg_843_reg_n_29,mul_ln700_42_reg_843_reg_n_30,mul_ln700_42_reg_843_reg_n_31,mul_ln700_42_reg_843_reg_n_32,mul_ln700_42_reg_843_reg_n_33,mul_ln700_42_reg_843_reg_n_34,mul_ln700_42_reg_843_reg_n_35,mul_ln700_42_reg_843_reg_n_36,mul_ln700_42_reg_843_reg_n_37,mul_ln700_42_reg_843_reg_n_38,mul_ln700_42_reg_843_reg_n_39,mul_ln700_42_reg_843_reg_n_40,mul_ln700_42_reg_843_reg_n_41,mul_ln700_42_reg_843_reg_n_42,mul_ln700_42_reg_843_reg_n_43,mul_ln700_42_reg_843_reg_n_44,mul_ln700_42_reg_843_reg_n_45,mul_ln700_42_reg_843_reg_n_46,mul_ln700_42_reg_843_reg_n_47,mul_ln700_42_reg_843_reg_n_48,mul_ln700_42_reg_843_reg_n_49,mul_ln700_42_reg_843_reg_n_50,mul_ln700_42_reg_843_reg_n_51,mul_ln700_42_reg_843_reg_n_52,mul_ln700_42_reg_843_reg_n_53}),
        .ACOUT({mul_ln700_41_reg_838_reg_n_24,mul_ln700_41_reg_838_reg_n_25,mul_ln700_41_reg_838_reg_n_26,mul_ln700_41_reg_838_reg_n_27,mul_ln700_41_reg_838_reg_n_28,mul_ln700_41_reg_838_reg_n_29,mul_ln700_41_reg_838_reg_n_30,mul_ln700_41_reg_838_reg_n_31,mul_ln700_41_reg_838_reg_n_32,mul_ln700_41_reg_838_reg_n_33,mul_ln700_41_reg_838_reg_n_34,mul_ln700_41_reg_838_reg_n_35,mul_ln700_41_reg_838_reg_n_36,mul_ln700_41_reg_838_reg_n_37,mul_ln700_41_reg_838_reg_n_38,mul_ln700_41_reg_838_reg_n_39,mul_ln700_41_reg_838_reg_n_40,mul_ln700_41_reg_838_reg_n_41,mul_ln700_41_reg_838_reg_n_42,mul_ln700_41_reg_838_reg_n_43,mul_ln700_41_reg_838_reg_n_44,mul_ln700_41_reg_838_reg_n_45,mul_ln700_41_reg_838_reg_n_46,mul_ln700_41_reg_838_reg_n_47,mul_ln700_41_reg_838_reg_n_48,mul_ln700_41_reg_838_reg_n_49,mul_ln700_41_reg_838_reg_n_50,mul_ln700_41_reg_838_reg_n_51,mul_ln700_41_reg_838_reg_n_52,mul_ln700_41_reg_838_reg_n_53}),
        .ALUMODE({1'b0,1'b0,1'b0,1'b0}),
        .B({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b1,1'b1,1'b0,1'b0,1'b1,1'b0,1'b0,1'b0,1'b0,1'b0,1'b1,1'b1}),
        .BCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .BCOUT(NLW_mul_ln700_41_reg_838_reg_BCOUT_UNCONNECTED[17:0]),
        .C({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .CARRYCASCIN(1'b0),
        .CARRYCASCOUT(NLW_mul_ln700_41_reg_838_reg_CARRYCASCOUT_UNCONNECTED),
        .CARRYIN(1'b0),
        .CARRYINSEL({1'b0,1'b0,1'b0}),
        .CARRYOUT(NLW_mul_ln700_41_reg_838_reg_CARRYOUT_UNCONNECTED[3:0]),
        .CEA1(1'b0),
        .CEA2(fir_filter_a_U0_ap_start),
        .CEAD(1'b0),
        .CEALUMODE(1'b0),
        .CEB1(1'b0),
        .CEB2(1'b0),
        .CEC(1'b0),
        .CECARRYIN(1'b0),
        .CECTRL(1'b0),
        .CED(1'b0),
        .CEINMODE(1'b0),
        .CEM(1'b0),
        .CEP(1'b1),
        .CLK(ap_clk),
        .D({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .INMODE({1'b0,1'b0,1'b0,1'b0,1'b0}),
        .MULTSIGNIN(1'b0),
        .MULTSIGNOUT(NLW_mul_ln700_41_reg_838_reg_MULTSIGNOUT_UNCONNECTED),
        .OPMODE({1'b0,1'b0,1'b0,1'b0,1'b1,1'b0,1'b1}),
        .OVERFLOW(NLW_mul_ln700_41_reg_838_reg_OVERFLOW_UNCONNECTED),
        .P({NLW_mul_ln700_41_reg_838_reg_P_UNCONNECTED[47:29],mul_ln700_41_reg_838_reg_n_77,mul_ln700_41_reg_838_reg_n_78,mul_ln700_41_reg_838_reg_n_79,mul_ln700_41_reg_838_reg_n_80,mul_ln700_41_reg_838_reg_n_81,mul_ln700_41_reg_838_reg_n_82,mul_ln700_41_reg_838_reg_n_83,mul_ln700_41_reg_838_reg_n_84,mul_ln700_41_reg_838_reg_n_85,mul_ln700_41_reg_838_reg_n_86,mul_ln700_41_reg_838_reg_n_87,mul_ln700_41_reg_838_reg_n_88,mul_ln700_41_reg_838_reg_n_89,mul_ln700_41_reg_838_reg_n_90,mul_ln700_41_reg_838_reg_n_91,mul_ln700_41_reg_838_reg_n_92,mul_ln700_41_reg_838_reg_n_93,mul_ln700_41_reg_838_reg_n_94,mul_ln700_41_reg_838_reg_n_95,mul_ln700_41_reg_838_reg_n_96,mul_ln700_41_reg_838_reg_n_97,mul_ln700_41_reg_838_reg_n_98,mul_ln700_41_reg_838_reg_n_99,mul_ln700_41_reg_838_reg_n_100,mul_ln700_41_reg_838_reg_n_101,mul_ln700_41_reg_838_reg_n_102,mul_ln700_41_reg_838_reg_n_103,mul_ln700_41_reg_838_reg_n_104,mul_ln700_41_reg_838_reg_n_105}),
        .PATTERNBDETECT(NLW_mul_ln700_41_reg_838_reg_PATTERNBDETECT_UNCONNECTED),
        .PATTERNDETECT(NLW_mul_ln700_41_reg_838_reg_PATTERNDETECT_UNCONNECTED),
        .PCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .PCOUT(NLW_mul_ln700_41_reg_838_reg_PCOUT_UNCONNECTED[47:0]),
        .RSTA(1'b0),
        .RSTALLCARRYIN(1'b0),
        .RSTALUMODE(1'b0),
        .RSTB(1'b0),
        .RSTC(1'b0),
        .RSTCTRL(1'b0),
        .RSTD(1'b0),
        .RSTINMODE(1'b0),
        .RSTM(1'b0),
        .RSTP(1'b0),
        .UNDERFLOW(NLW_mul_ln700_41_reg_838_reg_UNDERFLOW_UNCONNECTED));
  DSP48E1 #(
    .ACASCREG(1),
    .ADREG(1),
    .ALUMODEREG(0),
    .AREG(1),
    .AUTORESET_PATDET("NO_RESET"),
    .A_INPUT("CASCADE"),
    .BCASCREG(0),
    .BREG(0),
    .B_INPUT("DIRECT"),
    .CARRYINREG(0),
    .CARRYINSELREG(0),
    .CREG(0),
    .DREG(1),
    .INMODEREG(0),
    .MASK(48'h3FFFFFFFFFFF),
    .MREG(0),
    .OPMODEREG(0),
    .PATTERN(48'h000000000000),
    .PREG(1),
    .SEL_MASK("MASK"),
    .SEL_PATTERN("PATTERN"),
    .USE_DPORT("FALSE"),
    .USE_MULT("MULTIPLY"),
    .USE_PATTERN_DETECT("NO_PATDET"),
    .USE_SIMD("ONE48")) 
    mul_ln700_42_reg_843_reg
       (.A({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .ACIN({mul_ln700_43_reg_848_reg_n_24,mul_ln700_43_reg_848_reg_n_25,mul_ln700_43_reg_848_reg_n_26,mul_ln700_43_reg_848_reg_n_27,mul_ln700_43_reg_848_reg_n_28,mul_ln700_43_reg_848_reg_n_29,mul_ln700_43_reg_848_reg_n_30,mul_ln700_43_reg_848_reg_n_31,mul_ln700_43_reg_848_reg_n_32,mul_ln700_43_reg_848_reg_n_33,mul_ln700_43_reg_848_reg_n_34,mul_ln700_43_reg_848_reg_n_35,mul_ln700_43_reg_848_reg_n_36,mul_ln700_43_reg_848_reg_n_37,mul_ln700_43_reg_848_reg_n_38,mul_ln700_43_reg_848_reg_n_39,mul_ln700_43_reg_848_reg_n_40,mul_ln700_43_reg_848_reg_n_41,mul_ln700_43_reg_848_reg_n_42,mul_ln700_43_reg_848_reg_n_43,mul_ln700_43_reg_848_reg_n_44,mul_ln700_43_reg_848_reg_n_45,mul_ln700_43_reg_848_reg_n_46,mul_ln700_43_reg_848_reg_n_47,mul_ln700_43_reg_848_reg_n_48,mul_ln700_43_reg_848_reg_n_49,mul_ln700_43_reg_848_reg_n_50,mul_ln700_43_reg_848_reg_n_51,mul_ln700_43_reg_848_reg_n_52,mul_ln700_43_reg_848_reg_n_53}),
        .ACOUT({mul_ln700_42_reg_843_reg_n_24,mul_ln700_42_reg_843_reg_n_25,mul_ln700_42_reg_843_reg_n_26,mul_ln700_42_reg_843_reg_n_27,mul_ln700_42_reg_843_reg_n_28,mul_ln700_42_reg_843_reg_n_29,mul_ln700_42_reg_843_reg_n_30,mul_ln700_42_reg_843_reg_n_31,mul_ln700_42_reg_843_reg_n_32,mul_ln700_42_reg_843_reg_n_33,mul_ln700_42_reg_843_reg_n_34,mul_ln700_42_reg_843_reg_n_35,mul_ln700_42_reg_843_reg_n_36,mul_ln700_42_reg_843_reg_n_37,mul_ln700_42_reg_843_reg_n_38,mul_ln700_42_reg_843_reg_n_39,mul_ln700_42_reg_843_reg_n_40,mul_ln700_42_reg_843_reg_n_41,mul_ln700_42_reg_843_reg_n_42,mul_ln700_42_reg_843_reg_n_43,mul_ln700_42_reg_843_reg_n_44,mul_ln700_42_reg_843_reg_n_45,mul_ln700_42_reg_843_reg_n_46,mul_ln700_42_reg_843_reg_n_47,mul_ln700_42_reg_843_reg_n_48,mul_ln700_42_reg_843_reg_n_49,mul_ln700_42_reg_843_reg_n_50,mul_ln700_42_reg_843_reg_n_51,mul_ln700_42_reg_843_reg_n_52,mul_ln700_42_reg_843_reg_n_53}),
        .ALUMODE({1'b0,1'b0,1'b0,1'b0}),
        .B({1'b0,1'b0,1'b0,1'b0,1'b0,1'b1,1'b0,1'b0,1'b0,1'b0,1'b0,1'b1,1'b0,1'b0,1'b1,1'b1,1'b0,1'b0}),
        .BCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .BCOUT(NLW_mul_ln700_42_reg_843_reg_BCOUT_UNCONNECTED[17:0]),
        .C({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .CARRYCASCIN(1'b0),
        .CARRYCASCOUT(NLW_mul_ln700_42_reg_843_reg_CARRYCASCOUT_UNCONNECTED),
        .CARRYIN(1'b0),
        .CARRYINSEL({1'b0,1'b0,1'b0}),
        .CARRYOUT(NLW_mul_ln700_42_reg_843_reg_CARRYOUT_UNCONNECTED[3:0]),
        .CEA1(1'b0),
        .CEA2(fir_filter_a_U0_ap_start),
        .CEAD(1'b0),
        .CEALUMODE(1'b0),
        .CEB1(1'b0),
        .CEB2(1'b0),
        .CEC(1'b0),
        .CECARRYIN(1'b0),
        .CECTRL(1'b0),
        .CED(1'b0),
        .CEINMODE(1'b0),
        .CEM(1'b0),
        .CEP(1'b1),
        .CLK(ap_clk),
        .D({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .INMODE({1'b0,1'b0,1'b0,1'b0,1'b0}),
        .MULTSIGNIN(1'b0),
        .MULTSIGNOUT(NLW_mul_ln700_42_reg_843_reg_MULTSIGNOUT_UNCONNECTED),
        .OPMODE({1'b0,1'b0,1'b0,1'b0,1'b1,1'b0,1'b1}),
        .OVERFLOW(NLW_mul_ln700_42_reg_843_reg_OVERFLOW_UNCONNECTED),
        .P({NLW_mul_ln700_42_reg_843_reg_P_UNCONNECTED[47:30],mul_ln700_42_reg_843_reg_n_76,mul_ln700_42_reg_843_reg_n_77,mul_ln700_42_reg_843_reg_n_78,mul_ln700_42_reg_843_reg_n_79,mul_ln700_42_reg_843_reg_n_80,mul_ln700_42_reg_843_reg_n_81,mul_ln700_42_reg_843_reg_n_82,mul_ln700_42_reg_843_reg_n_83,mul_ln700_42_reg_843_reg_n_84,mul_ln700_42_reg_843_reg_n_85,mul_ln700_42_reg_843_reg_n_86,mul_ln700_42_reg_843_reg_n_87,mul_ln700_42_reg_843_reg_n_88,mul_ln700_42_reg_843_reg_n_89,mul_ln700_42_reg_843_reg_n_90,mul_ln700_42_reg_843_reg_n_91,mul_ln700_42_reg_843_reg_n_92,mul_ln700_42_reg_843_reg_n_93,mul_ln700_42_reg_843_reg_n_94,mul_ln700_42_reg_843_reg_n_95,mul_ln700_42_reg_843_reg_n_96,mul_ln700_42_reg_843_reg_n_97,mul_ln700_42_reg_843_reg_n_98,mul_ln700_42_reg_843_reg_n_99,mul_ln700_42_reg_843_reg_n_100,mul_ln700_42_reg_843_reg_n_101,mul_ln700_42_reg_843_reg_n_102,mul_ln700_42_reg_843_reg_n_103,mul_ln700_42_reg_843_reg_n_104,mul_ln700_42_reg_843_reg_n_105}),
        .PATTERNBDETECT(NLW_mul_ln700_42_reg_843_reg_PATTERNBDETECT_UNCONNECTED),
        .PATTERNDETECT(NLW_mul_ln700_42_reg_843_reg_PATTERNDETECT_UNCONNECTED),
        .PCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .PCOUT(NLW_mul_ln700_42_reg_843_reg_PCOUT_UNCONNECTED[47:0]),
        .RSTA(1'b0),
        .RSTALLCARRYIN(1'b0),
        .RSTALUMODE(1'b0),
        .RSTB(1'b0),
        .RSTC(1'b0),
        .RSTCTRL(1'b0),
        .RSTD(1'b0),
        .RSTINMODE(1'b0),
        .RSTM(1'b0),
        .RSTP(1'b0),
        .UNDERFLOW(NLW_mul_ln700_42_reg_843_reg_UNDERFLOW_UNCONNECTED));
  DSP48E1 #(
    .ACASCREG(1),
    .ADREG(1),
    .ALUMODEREG(0),
    .AREG(1),
    .AUTORESET_PATDET("NO_RESET"),
    .A_INPUT("CASCADE"),
    .BCASCREG(0),
    .BREG(0),
    .B_INPUT("DIRECT"),
    .CARRYINREG(0),
    .CARRYINSELREG(0),
    .CREG(0),
    .DREG(1),
    .INMODEREG(0),
    .MASK(48'h3FFFFFFFFFFF),
    .MREG(0),
    .OPMODEREG(0),
    .PATTERN(48'h000000000000),
    .PREG(1),
    .SEL_MASK("MASK"),
    .SEL_PATTERN("PATTERN"),
    .USE_DPORT("FALSE"),
    .USE_MULT("MULTIPLY"),
    .USE_PATTERN_DETECT("NO_PATDET"),
    .USE_SIMD("ONE48")) 
    mul_ln700_43_reg_848_reg
       (.A({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .ACIN({mul_ln700_44_reg_853_reg_n_24,mul_ln700_44_reg_853_reg_n_25,mul_ln700_44_reg_853_reg_n_26,mul_ln700_44_reg_853_reg_n_27,mul_ln700_44_reg_853_reg_n_28,mul_ln700_44_reg_853_reg_n_29,mul_ln700_44_reg_853_reg_n_30,mul_ln700_44_reg_853_reg_n_31,mul_ln700_44_reg_853_reg_n_32,mul_ln700_44_reg_853_reg_n_33,mul_ln700_44_reg_853_reg_n_34,mul_ln700_44_reg_853_reg_n_35,mul_ln700_44_reg_853_reg_n_36,mul_ln700_44_reg_853_reg_n_37,mul_ln700_44_reg_853_reg_n_38,mul_ln700_44_reg_853_reg_n_39,mul_ln700_44_reg_853_reg_n_40,mul_ln700_44_reg_853_reg_n_41,mul_ln700_44_reg_853_reg_n_42,mul_ln700_44_reg_853_reg_n_43,mul_ln700_44_reg_853_reg_n_44,mul_ln700_44_reg_853_reg_n_45,mul_ln700_44_reg_853_reg_n_46,mul_ln700_44_reg_853_reg_n_47,mul_ln700_44_reg_853_reg_n_48,mul_ln700_44_reg_853_reg_n_49,mul_ln700_44_reg_853_reg_n_50,mul_ln700_44_reg_853_reg_n_51,mul_ln700_44_reg_853_reg_n_52,mul_ln700_44_reg_853_reg_n_53}),
        .ACOUT({mul_ln700_43_reg_848_reg_n_24,mul_ln700_43_reg_848_reg_n_25,mul_ln700_43_reg_848_reg_n_26,mul_ln700_43_reg_848_reg_n_27,mul_ln700_43_reg_848_reg_n_28,mul_ln700_43_reg_848_reg_n_29,mul_ln700_43_reg_848_reg_n_30,mul_ln700_43_reg_848_reg_n_31,mul_ln700_43_reg_848_reg_n_32,mul_ln700_43_reg_848_reg_n_33,mul_ln700_43_reg_848_reg_n_34,mul_ln700_43_reg_848_reg_n_35,mul_ln700_43_reg_848_reg_n_36,mul_ln700_43_reg_848_reg_n_37,mul_ln700_43_reg_848_reg_n_38,mul_ln700_43_reg_848_reg_n_39,mul_ln700_43_reg_848_reg_n_40,mul_ln700_43_reg_848_reg_n_41,mul_ln700_43_reg_848_reg_n_42,mul_ln700_43_reg_848_reg_n_43,mul_ln700_43_reg_848_reg_n_44,mul_ln700_43_reg_848_reg_n_45,mul_ln700_43_reg_848_reg_n_46,mul_ln700_43_reg_848_reg_n_47,mul_ln700_43_reg_848_reg_n_48,mul_ln700_43_reg_848_reg_n_49,mul_ln700_43_reg_848_reg_n_50,mul_ln700_43_reg_848_reg_n_51,mul_ln700_43_reg_848_reg_n_52,mul_ln700_43_reg_848_reg_n_53}),
        .ALUMODE({1'b0,1'b0,1'b0,1'b0}),
        .B({1'b0,1'b0,1'b0,1'b0,1'b0,1'b1,1'b0,1'b0,1'b1,1'b1,1'b1,1'b1,1'b0,1'b1,1'b0,1'b1,1'b1,1'b1}),
        .BCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .BCOUT(NLW_mul_ln700_43_reg_848_reg_BCOUT_UNCONNECTED[17:0]),
        .C({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .CARRYCASCIN(1'b0),
        .CARRYCASCOUT(NLW_mul_ln700_43_reg_848_reg_CARRYCASCOUT_UNCONNECTED),
        .CARRYIN(1'b0),
        .CARRYINSEL({1'b0,1'b0,1'b0}),
        .CARRYOUT(NLW_mul_ln700_43_reg_848_reg_CARRYOUT_UNCONNECTED[3:0]),
        .CEA1(1'b0),
        .CEA2(fir_filter_a_U0_ap_start),
        .CEAD(1'b0),
        .CEALUMODE(1'b0),
        .CEB1(1'b0),
        .CEB2(1'b0),
        .CEC(1'b0),
        .CECARRYIN(1'b0),
        .CECTRL(1'b0),
        .CED(1'b0),
        .CEINMODE(1'b0),
        .CEM(1'b0),
        .CEP(1'b1),
        .CLK(ap_clk),
        .D({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .INMODE({1'b0,1'b0,1'b0,1'b0,1'b0}),
        .MULTSIGNIN(1'b0),
        .MULTSIGNOUT(NLW_mul_ln700_43_reg_848_reg_MULTSIGNOUT_UNCONNECTED),
        .OPMODE({1'b0,1'b0,1'b0,1'b0,1'b1,1'b0,1'b1}),
        .OVERFLOW(NLW_mul_ln700_43_reg_848_reg_OVERFLOW_UNCONNECTED),
        .P({NLW_mul_ln700_43_reg_848_reg_P_UNCONNECTED[47:30],mul_ln700_43_reg_848_reg_n_76,mul_ln700_43_reg_848_reg_n_77,mul_ln700_43_reg_848_reg_n_78,mul_ln700_43_reg_848_reg_n_79,mul_ln700_43_reg_848_reg_n_80,mul_ln700_43_reg_848_reg_n_81,mul_ln700_43_reg_848_reg_n_82,mul_ln700_43_reg_848_reg_n_83,mul_ln700_43_reg_848_reg_n_84,mul_ln700_43_reg_848_reg_n_85,mul_ln700_43_reg_848_reg_n_86,mul_ln700_43_reg_848_reg_n_87,mul_ln700_43_reg_848_reg_n_88,mul_ln700_43_reg_848_reg_n_89,mul_ln700_43_reg_848_reg_n_90,mul_ln700_43_reg_848_reg_n_91,mul_ln700_43_reg_848_reg_n_92,mul_ln700_43_reg_848_reg_n_93,mul_ln700_43_reg_848_reg_n_94,mul_ln700_43_reg_848_reg_n_95,mul_ln700_43_reg_848_reg_n_96,mul_ln700_43_reg_848_reg_n_97,mul_ln700_43_reg_848_reg_n_98,mul_ln700_43_reg_848_reg_n_99,mul_ln700_43_reg_848_reg_n_100,mul_ln700_43_reg_848_reg_n_101,mul_ln700_43_reg_848_reg_n_102,mul_ln700_43_reg_848_reg_n_103,mul_ln700_43_reg_848_reg_n_104,mul_ln700_43_reg_848_reg_n_105}),
        .PATTERNBDETECT(NLW_mul_ln700_43_reg_848_reg_PATTERNBDETECT_UNCONNECTED),
        .PATTERNDETECT(NLW_mul_ln700_43_reg_848_reg_PATTERNDETECT_UNCONNECTED),
        .PCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .PCOUT(NLW_mul_ln700_43_reg_848_reg_PCOUT_UNCONNECTED[47:0]),
        .RSTA(1'b0),
        .RSTALLCARRYIN(1'b0),
        .RSTALUMODE(1'b0),
        .RSTB(1'b0),
        .RSTC(1'b0),
        .RSTCTRL(1'b0),
        .RSTD(1'b0),
        .RSTINMODE(1'b0),
        .RSTM(1'b0),
        .RSTP(1'b0),
        .UNDERFLOW(NLW_mul_ln700_43_reg_848_reg_UNDERFLOW_UNCONNECTED));
  DSP48E1 #(
    .ACASCREG(1),
    .ADREG(1),
    .ALUMODEREG(0),
    .AREG(1),
    .AUTORESET_PATDET("NO_RESET"),
    .A_INPUT("CASCADE"),
    .BCASCREG(0),
    .BREG(0),
    .B_INPUT("DIRECT"),
    .CARRYINREG(0),
    .CARRYINSELREG(0),
    .CREG(0),
    .DREG(1),
    .INMODEREG(0),
    .MASK(48'h3FFFFFFFFFFF),
    .MREG(0),
    .OPMODEREG(0),
    .PATTERN(48'h000000000000),
    .PREG(1),
    .SEL_MASK("MASK"),
    .SEL_PATTERN("PATTERN"),
    .USE_DPORT("FALSE"),
    .USE_MULT("MULTIPLY"),
    .USE_PATTERN_DETECT("NO_PATDET"),
    .USE_SIMD("ONE48")) 
    mul_ln700_44_reg_853_reg
       (.A({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .ACIN({mul_ln700_45_reg_858_reg_n_24,mul_ln700_45_reg_858_reg_n_25,mul_ln700_45_reg_858_reg_n_26,mul_ln700_45_reg_858_reg_n_27,mul_ln700_45_reg_858_reg_n_28,mul_ln700_45_reg_858_reg_n_29,mul_ln700_45_reg_858_reg_n_30,mul_ln700_45_reg_858_reg_n_31,mul_ln700_45_reg_858_reg_n_32,mul_ln700_45_reg_858_reg_n_33,mul_ln700_45_reg_858_reg_n_34,mul_ln700_45_reg_858_reg_n_35,mul_ln700_45_reg_858_reg_n_36,mul_ln700_45_reg_858_reg_n_37,mul_ln700_45_reg_858_reg_n_38,mul_ln700_45_reg_858_reg_n_39,mul_ln700_45_reg_858_reg_n_40,mul_ln700_45_reg_858_reg_n_41,mul_ln700_45_reg_858_reg_n_42,mul_ln700_45_reg_858_reg_n_43,mul_ln700_45_reg_858_reg_n_44,mul_ln700_45_reg_858_reg_n_45,mul_ln700_45_reg_858_reg_n_46,mul_ln700_45_reg_858_reg_n_47,mul_ln700_45_reg_858_reg_n_48,mul_ln700_45_reg_858_reg_n_49,mul_ln700_45_reg_858_reg_n_50,mul_ln700_45_reg_858_reg_n_51,mul_ln700_45_reg_858_reg_n_52,mul_ln700_45_reg_858_reg_n_53}),
        .ACOUT({mul_ln700_44_reg_853_reg_n_24,mul_ln700_44_reg_853_reg_n_25,mul_ln700_44_reg_853_reg_n_26,mul_ln700_44_reg_853_reg_n_27,mul_ln700_44_reg_853_reg_n_28,mul_ln700_44_reg_853_reg_n_29,mul_ln700_44_reg_853_reg_n_30,mul_ln700_44_reg_853_reg_n_31,mul_ln700_44_reg_853_reg_n_32,mul_ln700_44_reg_853_reg_n_33,mul_ln700_44_reg_853_reg_n_34,mul_ln700_44_reg_853_reg_n_35,mul_ln700_44_reg_853_reg_n_36,mul_ln700_44_reg_853_reg_n_37,mul_ln700_44_reg_853_reg_n_38,mul_ln700_44_reg_853_reg_n_39,mul_ln700_44_reg_853_reg_n_40,mul_ln700_44_reg_853_reg_n_41,mul_ln700_44_reg_853_reg_n_42,mul_ln700_44_reg_853_reg_n_43,mul_ln700_44_reg_853_reg_n_44,mul_ln700_44_reg_853_reg_n_45,mul_ln700_44_reg_853_reg_n_46,mul_ln700_44_reg_853_reg_n_47,mul_ln700_44_reg_853_reg_n_48,mul_ln700_44_reg_853_reg_n_49,mul_ln700_44_reg_853_reg_n_50,mul_ln700_44_reg_853_reg_n_51,mul_ln700_44_reg_853_reg_n_52,mul_ln700_44_reg_853_reg_n_53}),
        .ALUMODE({1'b0,1'b0,1'b0,1'b0}),
        .B({1'b0,1'b0,1'b0,1'b0,1'b0,1'b1,1'b0,1'b1,1'b1,1'b0,1'b1,1'b1,1'b0,1'b1,1'b0,1'b1,1'b0,1'b1}),
        .BCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .BCOUT(NLW_mul_ln700_44_reg_853_reg_BCOUT_UNCONNECTED[17:0]),
        .C({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .CARRYCASCIN(1'b0),
        .CARRYCASCOUT(NLW_mul_ln700_44_reg_853_reg_CARRYCASCOUT_UNCONNECTED),
        .CARRYIN(1'b0),
        .CARRYINSEL({1'b0,1'b0,1'b0}),
        .CARRYOUT(NLW_mul_ln700_44_reg_853_reg_CARRYOUT_UNCONNECTED[3:0]),
        .CEA1(1'b0),
        .CEA2(fir_filter_a_U0_ap_start),
        .CEAD(1'b0),
        .CEALUMODE(1'b0),
        .CEB1(1'b0),
        .CEB2(1'b0),
        .CEC(1'b0),
        .CECARRYIN(1'b0),
        .CECTRL(1'b0),
        .CED(1'b0),
        .CEINMODE(1'b0),
        .CEM(1'b0),
        .CEP(1'b1),
        .CLK(ap_clk),
        .D({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .INMODE({1'b0,1'b0,1'b0,1'b0,1'b0}),
        .MULTSIGNIN(1'b0),
        .MULTSIGNOUT(NLW_mul_ln700_44_reg_853_reg_MULTSIGNOUT_UNCONNECTED),
        .OPMODE({1'b0,1'b0,1'b0,1'b0,1'b1,1'b0,1'b1}),
        .OVERFLOW(NLW_mul_ln700_44_reg_853_reg_OVERFLOW_UNCONNECTED),
        .P({NLW_mul_ln700_44_reg_853_reg_P_UNCONNECTED[47:30],mul_ln700_44_reg_853_reg_n_76,mul_ln700_44_reg_853_reg_n_77,mul_ln700_44_reg_853_reg_n_78,mul_ln700_44_reg_853_reg_n_79,mul_ln700_44_reg_853_reg_n_80,mul_ln700_44_reg_853_reg_n_81,mul_ln700_44_reg_853_reg_n_82,mul_ln700_44_reg_853_reg_n_83,mul_ln700_44_reg_853_reg_n_84,mul_ln700_44_reg_853_reg_n_85,mul_ln700_44_reg_853_reg_n_86,mul_ln700_44_reg_853_reg_n_87,mul_ln700_44_reg_853_reg_n_88,mul_ln700_44_reg_853_reg_n_89,mul_ln700_44_reg_853_reg_n_90,mul_ln700_44_reg_853_reg_n_91,mul_ln700_44_reg_853_reg_n_92,mul_ln700_44_reg_853_reg_n_93,mul_ln700_44_reg_853_reg_n_94,mul_ln700_44_reg_853_reg_n_95,mul_ln700_44_reg_853_reg_n_96,mul_ln700_44_reg_853_reg_n_97,mul_ln700_44_reg_853_reg_n_98,mul_ln700_44_reg_853_reg_n_99,mul_ln700_44_reg_853_reg_n_100,mul_ln700_44_reg_853_reg_n_101,mul_ln700_44_reg_853_reg_n_102,mul_ln700_44_reg_853_reg_n_103,mul_ln700_44_reg_853_reg_n_104,mul_ln700_44_reg_853_reg_n_105}),
        .PATTERNBDETECT(NLW_mul_ln700_44_reg_853_reg_PATTERNBDETECT_UNCONNECTED),
        .PATTERNDETECT(NLW_mul_ln700_44_reg_853_reg_PATTERNDETECT_UNCONNECTED),
        .PCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .PCOUT(NLW_mul_ln700_44_reg_853_reg_PCOUT_UNCONNECTED[47:0]),
        .RSTA(1'b0),
        .RSTALLCARRYIN(1'b0),
        .RSTALUMODE(1'b0),
        .RSTB(1'b0),
        .RSTC(1'b0),
        .RSTCTRL(1'b0),
        .RSTD(1'b0),
        .RSTINMODE(1'b0),
        .RSTM(1'b0),
        .RSTP(1'b0),
        .UNDERFLOW(NLW_mul_ln700_44_reg_853_reg_UNDERFLOW_UNCONNECTED));
  DSP48E1 #(
    .ACASCREG(1),
    .ADREG(1),
    .ALUMODEREG(0),
    .AREG(1),
    .AUTORESET_PATDET("NO_RESET"),
    .A_INPUT("CASCADE"),
    .BCASCREG(0),
    .BREG(0),
    .B_INPUT("DIRECT"),
    .CARRYINREG(0),
    .CARRYINSELREG(0),
    .CREG(0),
    .DREG(1),
    .INMODEREG(0),
    .MASK(48'h3FFFFFFFFFFF),
    .MREG(0),
    .OPMODEREG(0),
    .PATTERN(48'h000000000000),
    .PREG(1),
    .SEL_MASK("MASK"),
    .SEL_PATTERN("PATTERN"),
    .USE_DPORT("FALSE"),
    .USE_MULT("MULTIPLY"),
    .USE_PATTERN_DETECT("NO_PATDET"),
    .USE_SIMD("ONE48")) 
    mul_ln700_45_reg_858_reg
       (.A({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .ACIN({mul_ln700_46_reg_863_reg_n_24,mul_ln700_46_reg_863_reg_n_25,mul_ln700_46_reg_863_reg_n_26,mul_ln700_46_reg_863_reg_n_27,mul_ln700_46_reg_863_reg_n_28,mul_ln700_46_reg_863_reg_n_29,mul_ln700_46_reg_863_reg_n_30,mul_ln700_46_reg_863_reg_n_31,mul_ln700_46_reg_863_reg_n_32,mul_ln700_46_reg_863_reg_n_33,mul_ln700_46_reg_863_reg_n_34,mul_ln700_46_reg_863_reg_n_35,mul_ln700_46_reg_863_reg_n_36,mul_ln700_46_reg_863_reg_n_37,mul_ln700_46_reg_863_reg_n_38,mul_ln700_46_reg_863_reg_n_39,mul_ln700_46_reg_863_reg_n_40,mul_ln700_46_reg_863_reg_n_41,mul_ln700_46_reg_863_reg_n_42,mul_ln700_46_reg_863_reg_n_43,mul_ln700_46_reg_863_reg_n_44,mul_ln700_46_reg_863_reg_n_45,mul_ln700_46_reg_863_reg_n_46,mul_ln700_46_reg_863_reg_n_47,mul_ln700_46_reg_863_reg_n_48,mul_ln700_46_reg_863_reg_n_49,mul_ln700_46_reg_863_reg_n_50,mul_ln700_46_reg_863_reg_n_51,mul_ln700_46_reg_863_reg_n_52,mul_ln700_46_reg_863_reg_n_53}),
        .ACOUT({mul_ln700_45_reg_858_reg_n_24,mul_ln700_45_reg_858_reg_n_25,mul_ln700_45_reg_858_reg_n_26,mul_ln700_45_reg_858_reg_n_27,mul_ln700_45_reg_858_reg_n_28,mul_ln700_45_reg_858_reg_n_29,mul_ln700_45_reg_858_reg_n_30,mul_ln700_45_reg_858_reg_n_31,mul_ln700_45_reg_858_reg_n_32,mul_ln700_45_reg_858_reg_n_33,mul_ln700_45_reg_858_reg_n_34,mul_ln700_45_reg_858_reg_n_35,mul_ln700_45_reg_858_reg_n_36,mul_ln700_45_reg_858_reg_n_37,mul_ln700_45_reg_858_reg_n_38,mul_ln700_45_reg_858_reg_n_39,mul_ln700_45_reg_858_reg_n_40,mul_ln700_45_reg_858_reg_n_41,mul_ln700_45_reg_858_reg_n_42,mul_ln700_45_reg_858_reg_n_43,mul_ln700_45_reg_858_reg_n_44,mul_ln700_45_reg_858_reg_n_45,mul_ln700_45_reg_858_reg_n_46,mul_ln700_45_reg_858_reg_n_47,mul_ln700_45_reg_858_reg_n_48,mul_ln700_45_reg_858_reg_n_49,mul_ln700_45_reg_858_reg_n_50,mul_ln700_45_reg_858_reg_n_51,mul_ln700_45_reg_858_reg_n_52,mul_ln700_45_reg_858_reg_n_53}),
        .ALUMODE({1'b0,1'b0,1'b0,1'b0}),
        .B({1'b0,1'b0,1'b0,1'b0,1'b0,1'b1,1'b1,1'b0,1'b0,1'b1,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b1}),
        .BCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .BCOUT(NLW_mul_ln700_45_reg_858_reg_BCOUT_UNCONNECTED[17:0]),
        .C({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .CARRYCASCIN(1'b0),
        .CARRYCASCOUT(NLW_mul_ln700_45_reg_858_reg_CARRYCASCOUT_UNCONNECTED),
        .CARRYIN(1'b0),
        .CARRYINSEL({1'b0,1'b0,1'b0}),
        .CARRYOUT(NLW_mul_ln700_45_reg_858_reg_CARRYOUT_UNCONNECTED[3:0]),
        .CEA1(1'b0),
        .CEA2(fir_filter_a_U0_ap_start),
        .CEAD(1'b0),
        .CEALUMODE(1'b0),
        .CEB1(1'b0),
        .CEB2(1'b0),
        .CEC(1'b0),
        .CECARRYIN(1'b0),
        .CECTRL(1'b0),
        .CED(1'b0),
        .CEINMODE(1'b0),
        .CEM(1'b0),
        .CEP(1'b1),
        .CLK(ap_clk),
        .D({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .INMODE({1'b0,1'b0,1'b0,1'b0,1'b0}),
        .MULTSIGNIN(1'b0),
        .MULTSIGNOUT(NLW_mul_ln700_45_reg_858_reg_MULTSIGNOUT_UNCONNECTED),
        .OPMODE({1'b0,1'b0,1'b0,1'b0,1'b1,1'b0,1'b1}),
        .OVERFLOW(NLW_mul_ln700_45_reg_858_reg_OVERFLOW_UNCONNECTED),
        .P({NLW_mul_ln700_45_reg_858_reg_P_UNCONNECTED[47:30],mul_ln700_45_reg_858_reg_n_76,mul_ln700_45_reg_858_reg_n_77,mul_ln700_45_reg_858_reg_n_78,mul_ln700_45_reg_858_reg_n_79,mul_ln700_45_reg_858_reg_n_80,mul_ln700_45_reg_858_reg_n_81,mul_ln700_45_reg_858_reg_n_82,mul_ln700_45_reg_858_reg_n_83,mul_ln700_45_reg_858_reg_n_84,mul_ln700_45_reg_858_reg_n_85,mul_ln700_45_reg_858_reg_n_86,mul_ln700_45_reg_858_reg_n_87,mul_ln700_45_reg_858_reg_n_88,mul_ln700_45_reg_858_reg_n_89,mul_ln700_45_reg_858_reg_n_90,mul_ln700_45_reg_858_reg_n_91,mul_ln700_45_reg_858_reg_n_92,mul_ln700_45_reg_858_reg_n_93,mul_ln700_45_reg_858_reg_n_94,mul_ln700_45_reg_858_reg_n_95,mul_ln700_45_reg_858_reg_n_96,mul_ln700_45_reg_858_reg_n_97,mul_ln700_45_reg_858_reg_n_98,mul_ln700_45_reg_858_reg_n_99,mul_ln700_45_reg_858_reg_n_100,mul_ln700_45_reg_858_reg_n_101,mul_ln700_45_reg_858_reg_n_102,mul_ln700_45_reg_858_reg_n_103,mul_ln700_45_reg_858_reg_n_104,mul_ln700_45_reg_858_reg_n_105}),
        .PATTERNBDETECT(NLW_mul_ln700_45_reg_858_reg_PATTERNBDETECT_UNCONNECTED),
        .PATTERNDETECT(NLW_mul_ln700_45_reg_858_reg_PATTERNDETECT_UNCONNECTED),
        .PCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .PCOUT(NLW_mul_ln700_45_reg_858_reg_PCOUT_UNCONNECTED[47:0]),
        .RSTA(1'b0),
        .RSTALLCARRYIN(1'b0),
        .RSTALUMODE(1'b0),
        .RSTB(1'b0),
        .RSTC(1'b0),
        .RSTCTRL(1'b0),
        .RSTD(1'b0),
        .RSTINMODE(1'b0),
        .RSTM(1'b0),
        .RSTP(1'b0),
        .UNDERFLOW(NLW_mul_ln700_45_reg_858_reg_UNDERFLOW_UNCONNECTED));
  DSP48E1 #(
    .ACASCREG(1),
    .ADREG(1),
    .ALUMODEREG(0),
    .AREG(1),
    .AUTORESET_PATDET("NO_RESET"),
    .A_INPUT("CASCADE"),
    .BCASCREG(0),
    .BREG(0),
    .B_INPUT("DIRECT"),
    .CARRYINREG(0),
    .CARRYINSELREG(0),
    .CREG(0),
    .DREG(1),
    .INMODEREG(0),
    .MASK(48'h3FFFFFFFFFFF),
    .MREG(0),
    .OPMODEREG(0),
    .PATTERN(48'h000000000000),
    .PREG(1),
    .SEL_MASK("MASK"),
    .SEL_PATTERN("PATTERN"),
    .USE_DPORT("FALSE"),
    .USE_MULT("MULTIPLY"),
    .USE_PATTERN_DETECT("NO_PATDET"),
    .USE_SIMD("ONE48")) 
    mul_ln700_46_reg_863_reg
       (.A({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .ACIN({mul_ln700_47_reg_868_reg_n_24,mul_ln700_47_reg_868_reg_n_25,mul_ln700_47_reg_868_reg_n_26,mul_ln700_47_reg_868_reg_n_27,mul_ln700_47_reg_868_reg_n_28,mul_ln700_47_reg_868_reg_n_29,mul_ln700_47_reg_868_reg_n_30,mul_ln700_47_reg_868_reg_n_31,mul_ln700_47_reg_868_reg_n_32,mul_ln700_47_reg_868_reg_n_33,mul_ln700_47_reg_868_reg_n_34,mul_ln700_47_reg_868_reg_n_35,mul_ln700_47_reg_868_reg_n_36,mul_ln700_47_reg_868_reg_n_37,mul_ln700_47_reg_868_reg_n_38,mul_ln700_47_reg_868_reg_n_39,mul_ln700_47_reg_868_reg_n_40,mul_ln700_47_reg_868_reg_n_41,mul_ln700_47_reg_868_reg_n_42,mul_ln700_47_reg_868_reg_n_43,mul_ln700_47_reg_868_reg_n_44,mul_ln700_47_reg_868_reg_n_45,mul_ln700_47_reg_868_reg_n_46,mul_ln700_47_reg_868_reg_n_47,mul_ln700_47_reg_868_reg_n_48,mul_ln700_47_reg_868_reg_n_49,mul_ln700_47_reg_868_reg_n_50,mul_ln700_47_reg_868_reg_n_51,mul_ln700_47_reg_868_reg_n_52,mul_ln700_47_reg_868_reg_n_53}),
        .ACOUT({mul_ln700_46_reg_863_reg_n_24,mul_ln700_46_reg_863_reg_n_25,mul_ln700_46_reg_863_reg_n_26,mul_ln700_46_reg_863_reg_n_27,mul_ln700_46_reg_863_reg_n_28,mul_ln700_46_reg_863_reg_n_29,mul_ln700_46_reg_863_reg_n_30,mul_ln700_46_reg_863_reg_n_31,mul_ln700_46_reg_863_reg_n_32,mul_ln700_46_reg_863_reg_n_33,mul_ln700_46_reg_863_reg_n_34,mul_ln700_46_reg_863_reg_n_35,mul_ln700_46_reg_863_reg_n_36,mul_ln700_46_reg_863_reg_n_37,mul_ln700_46_reg_863_reg_n_38,mul_ln700_46_reg_863_reg_n_39,mul_ln700_46_reg_863_reg_n_40,mul_ln700_46_reg_863_reg_n_41,mul_ln700_46_reg_863_reg_n_42,mul_ln700_46_reg_863_reg_n_43,mul_ln700_46_reg_863_reg_n_44,mul_ln700_46_reg_863_reg_n_45,mul_ln700_46_reg_863_reg_n_46,mul_ln700_46_reg_863_reg_n_47,mul_ln700_46_reg_863_reg_n_48,mul_ln700_46_reg_863_reg_n_49,mul_ln700_46_reg_863_reg_n_50,mul_ln700_46_reg_863_reg_n_51,mul_ln700_46_reg_863_reg_n_52,mul_ln700_46_reg_863_reg_n_53}),
        .ALUMODE({1'b0,1'b0,1'b0,1'b0}),
        .B({1'b0,1'b0,1'b0,1'b0,1'b0,1'b1,1'b1,1'b0,1'b1,1'b0,1'b0,1'b0,1'b1,1'b0,1'b0,1'b1,1'b0,1'b1}),
        .BCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .BCOUT(NLW_mul_ln700_46_reg_863_reg_BCOUT_UNCONNECTED[17:0]),
        .C({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .CARRYCASCIN(1'b0),
        .CARRYCASCOUT(NLW_mul_ln700_46_reg_863_reg_CARRYCASCOUT_UNCONNECTED),
        .CARRYIN(1'b0),
        .CARRYINSEL({1'b0,1'b0,1'b0}),
        .CARRYOUT(NLW_mul_ln700_46_reg_863_reg_CARRYOUT_UNCONNECTED[3:0]),
        .CEA1(1'b0),
        .CEA2(fir_filter_a_U0_ap_start),
        .CEAD(1'b0),
        .CEALUMODE(1'b0),
        .CEB1(1'b0),
        .CEB2(1'b0),
        .CEC(1'b0),
        .CECARRYIN(1'b0),
        .CECTRL(1'b0),
        .CED(1'b0),
        .CEINMODE(1'b0),
        .CEM(1'b0),
        .CEP(1'b1),
        .CLK(ap_clk),
        .D({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .INMODE({1'b0,1'b0,1'b0,1'b0,1'b0}),
        .MULTSIGNIN(1'b0),
        .MULTSIGNOUT(NLW_mul_ln700_46_reg_863_reg_MULTSIGNOUT_UNCONNECTED),
        .OPMODE({1'b0,1'b0,1'b0,1'b0,1'b1,1'b0,1'b1}),
        .OVERFLOW(NLW_mul_ln700_46_reg_863_reg_OVERFLOW_UNCONNECTED),
        .P({NLW_mul_ln700_46_reg_863_reg_P_UNCONNECTED[47:30],mul_ln700_46_reg_863_reg_n_76,mul_ln700_46_reg_863_reg_n_77,mul_ln700_46_reg_863_reg_n_78,mul_ln700_46_reg_863_reg_n_79,mul_ln700_46_reg_863_reg_n_80,mul_ln700_46_reg_863_reg_n_81,mul_ln700_46_reg_863_reg_n_82,mul_ln700_46_reg_863_reg_n_83,mul_ln700_46_reg_863_reg_n_84,mul_ln700_46_reg_863_reg_n_85,mul_ln700_46_reg_863_reg_n_86,mul_ln700_46_reg_863_reg_n_87,mul_ln700_46_reg_863_reg_n_88,mul_ln700_46_reg_863_reg_n_89,mul_ln700_46_reg_863_reg_n_90,mul_ln700_46_reg_863_reg_n_91,mul_ln700_46_reg_863_reg_n_92,mul_ln700_46_reg_863_reg_n_93,mul_ln700_46_reg_863_reg_n_94,mul_ln700_46_reg_863_reg_n_95,mul_ln700_46_reg_863_reg_n_96,mul_ln700_46_reg_863_reg_n_97,mul_ln700_46_reg_863_reg_n_98,mul_ln700_46_reg_863_reg_n_99,mul_ln700_46_reg_863_reg_n_100,mul_ln700_46_reg_863_reg_n_101,mul_ln700_46_reg_863_reg_n_102,mul_ln700_46_reg_863_reg_n_103,mul_ln700_46_reg_863_reg_n_104,mul_ln700_46_reg_863_reg_n_105}),
        .PATTERNBDETECT(NLW_mul_ln700_46_reg_863_reg_PATTERNBDETECT_UNCONNECTED),
        .PATTERNDETECT(NLW_mul_ln700_46_reg_863_reg_PATTERNDETECT_UNCONNECTED),
        .PCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .PCOUT(NLW_mul_ln700_46_reg_863_reg_PCOUT_UNCONNECTED[47:0]),
        .RSTA(1'b0),
        .RSTALLCARRYIN(1'b0),
        .RSTALUMODE(1'b0),
        .RSTB(1'b0),
        .RSTC(1'b0),
        .RSTCTRL(1'b0),
        .RSTD(1'b0),
        .RSTINMODE(1'b0),
        .RSTM(1'b0),
        .RSTP(1'b0),
        .UNDERFLOW(NLW_mul_ln700_46_reg_863_reg_UNDERFLOW_UNCONNECTED));
  DSP48E1 #(
    .ACASCREG(1),
    .ADREG(1),
    .ALUMODEREG(0),
    .AREG(1),
    .AUTORESET_PATDET("NO_RESET"),
    .A_INPUT("CASCADE"),
    .BCASCREG(0),
    .BREG(0),
    .B_INPUT("DIRECT"),
    .CARRYINREG(0),
    .CARRYINSELREG(0),
    .CREG(0),
    .DREG(1),
    .INMODEREG(0),
    .MASK(48'h3FFFFFFFFFFF),
    .MREG(0),
    .OPMODEREG(0),
    .PATTERN(48'h000000000000),
    .PREG(1),
    .SEL_MASK("MASK"),
    .SEL_PATTERN("PATTERN"),
    .USE_DPORT("FALSE"),
    .USE_MULT("MULTIPLY"),
    .USE_PATTERN_DETECT("NO_PATDET"),
    .USE_SIMD("ONE48")) 
    mul_ln700_47_reg_868_reg
       (.A({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .ACIN({mul_ln700_48_reg_873_reg_n_24,mul_ln700_48_reg_873_reg_n_25,mul_ln700_48_reg_873_reg_n_26,mul_ln700_48_reg_873_reg_n_27,mul_ln700_48_reg_873_reg_n_28,mul_ln700_48_reg_873_reg_n_29,mul_ln700_48_reg_873_reg_n_30,mul_ln700_48_reg_873_reg_n_31,mul_ln700_48_reg_873_reg_n_32,mul_ln700_48_reg_873_reg_n_33,mul_ln700_48_reg_873_reg_n_34,mul_ln700_48_reg_873_reg_n_35,mul_ln700_48_reg_873_reg_n_36,mul_ln700_48_reg_873_reg_n_37,mul_ln700_48_reg_873_reg_n_38,mul_ln700_48_reg_873_reg_n_39,mul_ln700_48_reg_873_reg_n_40,mul_ln700_48_reg_873_reg_n_41,mul_ln700_48_reg_873_reg_n_42,mul_ln700_48_reg_873_reg_n_43,mul_ln700_48_reg_873_reg_n_44,mul_ln700_48_reg_873_reg_n_45,mul_ln700_48_reg_873_reg_n_46,mul_ln700_48_reg_873_reg_n_47,mul_ln700_48_reg_873_reg_n_48,mul_ln700_48_reg_873_reg_n_49,mul_ln700_48_reg_873_reg_n_50,mul_ln700_48_reg_873_reg_n_51,mul_ln700_48_reg_873_reg_n_52,mul_ln700_48_reg_873_reg_n_53}),
        .ACOUT({mul_ln700_47_reg_868_reg_n_24,mul_ln700_47_reg_868_reg_n_25,mul_ln700_47_reg_868_reg_n_26,mul_ln700_47_reg_868_reg_n_27,mul_ln700_47_reg_868_reg_n_28,mul_ln700_47_reg_868_reg_n_29,mul_ln700_47_reg_868_reg_n_30,mul_ln700_47_reg_868_reg_n_31,mul_ln700_47_reg_868_reg_n_32,mul_ln700_47_reg_868_reg_n_33,mul_ln700_47_reg_868_reg_n_34,mul_ln700_47_reg_868_reg_n_35,mul_ln700_47_reg_868_reg_n_36,mul_ln700_47_reg_868_reg_n_37,mul_ln700_47_reg_868_reg_n_38,mul_ln700_47_reg_868_reg_n_39,mul_ln700_47_reg_868_reg_n_40,mul_ln700_47_reg_868_reg_n_41,mul_ln700_47_reg_868_reg_n_42,mul_ln700_47_reg_868_reg_n_43,mul_ln700_47_reg_868_reg_n_44,mul_ln700_47_reg_868_reg_n_45,mul_ln700_47_reg_868_reg_n_46,mul_ln700_47_reg_868_reg_n_47,mul_ln700_47_reg_868_reg_n_48,mul_ln700_47_reg_868_reg_n_49,mul_ln700_47_reg_868_reg_n_50,mul_ln700_47_reg_868_reg_n_51,mul_ln700_47_reg_868_reg_n_52,mul_ln700_47_reg_868_reg_n_53}),
        .ALUMODE({1'b0,1'b0,1'b0,1'b0}),
        .B({1'b0,1'b0,1'b0,1'b0,1'b0,1'b1,1'b1,1'b0,1'b1,1'b0,1'b0,1'b0,1'b1,1'b0,1'b0,1'b1,1'b0,1'b1}),
        .BCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .BCOUT(NLW_mul_ln700_47_reg_868_reg_BCOUT_UNCONNECTED[17:0]),
        .C({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .CARRYCASCIN(1'b0),
        .CARRYCASCOUT(NLW_mul_ln700_47_reg_868_reg_CARRYCASCOUT_UNCONNECTED),
        .CARRYIN(1'b0),
        .CARRYINSEL({1'b0,1'b0,1'b0}),
        .CARRYOUT(NLW_mul_ln700_47_reg_868_reg_CARRYOUT_UNCONNECTED[3:0]),
        .CEA1(1'b0),
        .CEA2(fir_filter_a_U0_ap_start),
        .CEAD(1'b0),
        .CEALUMODE(1'b0),
        .CEB1(1'b0),
        .CEB2(1'b0),
        .CEC(1'b0),
        .CECARRYIN(1'b0),
        .CECTRL(1'b0),
        .CED(1'b0),
        .CEINMODE(1'b0),
        .CEM(1'b0),
        .CEP(1'b1),
        .CLK(ap_clk),
        .D({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .INMODE({1'b0,1'b0,1'b0,1'b0,1'b0}),
        .MULTSIGNIN(1'b0),
        .MULTSIGNOUT(NLW_mul_ln700_47_reg_868_reg_MULTSIGNOUT_UNCONNECTED),
        .OPMODE({1'b0,1'b0,1'b0,1'b0,1'b1,1'b0,1'b1}),
        .OVERFLOW(NLW_mul_ln700_47_reg_868_reg_OVERFLOW_UNCONNECTED),
        .P({NLW_mul_ln700_47_reg_868_reg_P_UNCONNECTED[47:30],mul_ln700_47_reg_868_reg_n_76,mul_ln700_47_reg_868_reg_n_77,mul_ln700_47_reg_868_reg_n_78,mul_ln700_47_reg_868_reg_n_79,mul_ln700_47_reg_868_reg_n_80,mul_ln700_47_reg_868_reg_n_81,mul_ln700_47_reg_868_reg_n_82,mul_ln700_47_reg_868_reg_n_83,mul_ln700_47_reg_868_reg_n_84,mul_ln700_47_reg_868_reg_n_85,mul_ln700_47_reg_868_reg_n_86,mul_ln700_47_reg_868_reg_n_87,mul_ln700_47_reg_868_reg_n_88,mul_ln700_47_reg_868_reg_n_89,mul_ln700_47_reg_868_reg_n_90,mul_ln700_47_reg_868_reg_n_91,mul_ln700_47_reg_868_reg_n_92,mul_ln700_47_reg_868_reg_n_93,mul_ln700_47_reg_868_reg_n_94,mul_ln700_47_reg_868_reg_n_95,mul_ln700_47_reg_868_reg_n_96,mul_ln700_47_reg_868_reg_n_97,mul_ln700_47_reg_868_reg_n_98,mul_ln700_47_reg_868_reg_n_99,mul_ln700_47_reg_868_reg_n_100,mul_ln700_47_reg_868_reg_n_101,mul_ln700_47_reg_868_reg_n_102,mul_ln700_47_reg_868_reg_n_103,mul_ln700_47_reg_868_reg_n_104,mul_ln700_47_reg_868_reg_n_105}),
        .PATTERNBDETECT(NLW_mul_ln700_47_reg_868_reg_PATTERNBDETECT_UNCONNECTED),
        .PATTERNDETECT(NLW_mul_ln700_47_reg_868_reg_PATTERNDETECT_UNCONNECTED),
        .PCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .PCOUT(NLW_mul_ln700_47_reg_868_reg_PCOUT_UNCONNECTED[47:0]),
        .RSTA(1'b0),
        .RSTALLCARRYIN(1'b0),
        .RSTALUMODE(1'b0),
        .RSTB(1'b0),
        .RSTC(1'b0),
        .RSTCTRL(1'b0),
        .RSTD(1'b0),
        .RSTINMODE(1'b0),
        .RSTM(1'b0),
        .RSTP(1'b0),
        .UNDERFLOW(NLW_mul_ln700_47_reg_868_reg_UNDERFLOW_UNCONNECTED));
  DSP48E1 #(
    .ACASCREG(1),
    .ADREG(1),
    .ALUMODEREG(0),
    .AREG(1),
    .AUTORESET_PATDET("NO_RESET"),
    .A_INPUT("CASCADE"),
    .BCASCREG(0),
    .BREG(0),
    .B_INPUT("DIRECT"),
    .CARRYINREG(0),
    .CARRYINSELREG(0),
    .CREG(0),
    .DREG(1),
    .INMODEREG(0),
    .MASK(48'h3FFFFFFFFFFF),
    .MREG(0),
    .OPMODEREG(0),
    .PATTERN(48'h000000000000),
    .PREG(1),
    .SEL_MASK("MASK"),
    .SEL_PATTERN("PATTERN"),
    .USE_DPORT("FALSE"),
    .USE_MULT("MULTIPLY"),
    .USE_PATTERN_DETECT("NO_PATDET"),
    .USE_SIMD("ONE48")) 
    mul_ln700_48_reg_873_reg
       (.A({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .ACIN({mul_ln700_49_reg_878_reg_n_24,mul_ln700_49_reg_878_reg_n_25,mul_ln700_49_reg_878_reg_n_26,mul_ln700_49_reg_878_reg_n_27,mul_ln700_49_reg_878_reg_n_28,mul_ln700_49_reg_878_reg_n_29,mul_ln700_49_reg_878_reg_n_30,mul_ln700_49_reg_878_reg_n_31,mul_ln700_49_reg_878_reg_n_32,mul_ln700_49_reg_878_reg_n_33,mul_ln700_49_reg_878_reg_n_34,mul_ln700_49_reg_878_reg_n_35,mul_ln700_49_reg_878_reg_n_36,mul_ln700_49_reg_878_reg_n_37,mul_ln700_49_reg_878_reg_n_38,mul_ln700_49_reg_878_reg_n_39,mul_ln700_49_reg_878_reg_n_40,mul_ln700_49_reg_878_reg_n_41,mul_ln700_49_reg_878_reg_n_42,mul_ln700_49_reg_878_reg_n_43,mul_ln700_49_reg_878_reg_n_44,mul_ln700_49_reg_878_reg_n_45,mul_ln700_49_reg_878_reg_n_46,mul_ln700_49_reg_878_reg_n_47,mul_ln700_49_reg_878_reg_n_48,mul_ln700_49_reg_878_reg_n_49,mul_ln700_49_reg_878_reg_n_50,mul_ln700_49_reg_878_reg_n_51,mul_ln700_49_reg_878_reg_n_52,mul_ln700_49_reg_878_reg_n_53}),
        .ACOUT({mul_ln700_48_reg_873_reg_n_24,mul_ln700_48_reg_873_reg_n_25,mul_ln700_48_reg_873_reg_n_26,mul_ln700_48_reg_873_reg_n_27,mul_ln700_48_reg_873_reg_n_28,mul_ln700_48_reg_873_reg_n_29,mul_ln700_48_reg_873_reg_n_30,mul_ln700_48_reg_873_reg_n_31,mul_ln700_48_reg_873_reg_n_32,mul_ln700_48_reg_873_reg_n_33,mul_ln700_48_reg_873_reg_n_34,mul_ln700_48_reg_873_reg_n_35,mul_ln700_48_reg_873_reg_n_36,mul_ln700_48_reg_873_reg_n_37,mul_ln700_48_reg_873_reg_n_38,mul_ln700_48_reg_873_reg_n_39,mul_ln700_48_reg_873_reg_n_40,mul_ln700_48_reg_873_reg_n_41,mul_ln700_48_reg_873_reg_n_42,mul_ln700_48_reg_873_reg_n_43,mul_ln700_48_reg_873_reg_n_44,mul_ln700_48_reg_873_reg_n_45,mul_ln700_48_reg_873_reg_n_46,mul_ln700_48_reg_873_reg_n_47,mul_ln700_48_reg_873_reg_n_48,mul_ln700_48_reg_873_reg_n_49,mul_ln700_48_reg_873_reg_n_50,mul_ln700_48_reg_873_reg_n_51,mul_ln700_48_reg_873_reg_n_52,mul_ln700_48_reg_873_reg_n_53}),
        .ALUMODE({1'b0,1'b0,1'b0,1'b0}),
        .B({1'b0,1'b0,1'b0,1'b0,1'b0,1'b1,1'b1,1'b0,1'b0,1'b1,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b1}),
        .BCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .BCOUT(NLW_mul_ln700_48_reg_873_reg_BCOUT_UNCONNECTED[17:0]),
        .C({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .CARRYCASCIN(1'b0),
        .CARRYCASCOUT(NLW_mul_ln700_48_reg_873_reg_CARRYCASCOUT_UNCONNECTED),
        .CARRYIN(1'b0),
        .CARRYINSEL({1'b0,1'b0,1'b0}),
        .CARRYOUT(NLW_mul_ln700_48_reg_873_reg_CARRYOUT_UNCONNECTED[3:0]),
        .CEA1(1'b0),
        .CEA2(fir_filter_a_U0_ap_start),
        .CEAD(1'b0),
        .CEALUMODE(1'b0),
        .CEB1(1'b0),
        .CEB2(1'b0),
        .CEC(1'b0),
        .CECARRYIN(1'b0),
        .CECTRL(1'b0),
        .CED(1'b0),
        .CEINMODE(1'b0),
        .CEM(1'b0),
        .CEP(1'b1),
        .CLK(ap_clk),
        .D({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .INMODE({1'b0,1'b0,1'b0,1'b0,1'b0}),
        .MULTSIGNIN(1'b0),
        .MULTSIGNOUT(NLW_mul_ln700_48_reg_873_reg_MULTSIGNOUT_UNCONNECTED),
        .OPMODE({1'b0,1'b0,1'b0,1'b0,1'b1,1'b0,1'b1}),
        .OVERFLOW(NLW_mul_ln700_48_reg_873_reg_OVERFLOW_UNCONNECTED),
        .P({NLW_mul_ln700_48_reg_873_reg_P_UNCONNECTED[47:30],mul_ln700_48_reg_873_reg_n_76,mul_ln700_48_reg_873_reg_n_77,mul_ln700_48_reg_873_reg_n_78,mul_ln700_48_reg_873_reg_n_79,mul_ln700_48_reg_873_reg_n_80,mul_ln700_48_reg_873_reg_n_81,mul_ln700_48_reg_873_reg_n_82,mul_ln700_48_reg_873_reg_n_83,mul_ln700_48_reg_873_reg_n_84,mul_ln700_48_reg_873_reg_n_85,mul_ln700_48_reg_873_reg_n_86,mul_ln700_48_reg_873_reg_n_87,mul_ln700_48_reg_873_reg_n_88,mul_ln700_48_reg_873_reg_n_89,mul_ln700_48_reg_873_reg_n_90,mul_ln700_48_reg_873_reg_n_91,mul_ln700_48_reg_873_reg_n_92,mul_ln700_48_reg_873_reg_n_93,mul_ln700_48_reg_873_reg_n_94,mul_ln700_48_reg_873_reg_n_95,mul_ln700_48_reg_873_reg_n_96,mul_ln700_48_reg_873_reg_n_97,mul_ln700_48_reg_873_reg_n_98,mul_ln700_48_reg_873_reg_n_99,mul_ln700_48_reg_873_reg_n_100,mul_ln700_48_reg_873_reg_n_101,mul_ln700_48_reg_873_reg_n_102,mul_ln700_48_reg_873_reg_n_103,mul_ln700_48_reg_873_reg_n_104,mul_ln700_48_reg_873_reg_n_105}),
        .PATTERNBDETECT(NLW_mul_ln700_48_reg_873_reg_PATTERNBDETECT_UNCONNECTED),
        .PATTERNDETECT(NLW_mul_ln700_48_reg_873_reg_PATTERNDETECT_UNCONNECTED),
        .PCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .PCOUT(NLW_mul_ln700_48_reg_873_reg_PCOUT_UNCONNECTED[47:0]),
        .RSTA(1'b0),
        .RSTALLCARRYIN(1'b0),
        .RSTALUMODE(1'b0),
        .RSTB(1'b0),
        .RSTC(1'b0),
        .RSTCTRL(1'b0),
        .RSTD(1'b0),
        .RSTINMODE(1'b0),
        .RSTM(1'b0),
        .RSTP(1'b0),
        .UNDERFLOW(NLW_mul_ln700_48_reg_873_reg_UNDERFLOW_UNCONNECTED));
  DSP48E1 #(
    .ACASCREG(2),
    .ADREG(1),
    .ALUMODEREG(0),
    .AREG(2),
    .AUTORESET_PATDET("NO_RESET"),
    .A_INPUT("CASCADE"),
    .BCASCREG(0),
    .BREG(0),
    .B_INPUT("DIRECT"),
    .CARRYINREG(0),
    .CARRYINSELREG(0),
    .CREG(0),
    .DREG(1),
    .INMODEREG(0),
    .MASK(48'h3FFFFFFFFFFF),
    .MREG(0),
    .OPMODEREG(0),
    .PATTERN(48'h000000000000),
    .PREG(1),
    .SEL_MASK("MASK"),
    .SEL_PATTERN("PATTERN"),
    .USE_DPORT("FALSE"),
    .USE_MULT("MULTIPLY"),
    .USE_PATTERN_DETECT("NO_PATDET"),
    .USE_SIMD("ONE48")) 
    mul_ln700_49_reg_878_reg
       (.A({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .ACIN({mul_ln700_50_reg_883_reg_n_24,mul_ln700_50_reg_883_reg_n_25,mul_ln700_50_reg_883_reg_n_26,mul_ln700_50_reg_883_reg_n_27,mul_ln700_50_reg_883_reg_n_28,mul_ln700_50_reg_883_reg_n_29,mul_ln700_50_reg_883_reg_n_30,mul_ln700_50_reg_883_reg_n_31,mul_ln700_50_reg_883_reg_n_32,mul_ln700_50_reg_883_reg_n_33,mul_ln700_50_reg_883_reg_n_34,mul_ln700_50_reg_883_reg_n_35,mul_ln700_50_reg_883_reg_n_36,mul_ln700_50_reg_883_reg_n_37,mul_ln700_50_reg_883_reg_n_38,mul_ln700_50_reg_883_reg_n_39,mul_ln700_50_reg_883_reg_n_40,mul_ln700_50_reg_883_reg_n_41,mul_ln700_50_reg_883_reg_n_42,mul_ln700_50_reg_883_reg_n_43,mul_ln700_50_reg_883_reg_n_44,mul_ln700_50_reg_883_reg_n_45,mul_ln700_50_reg_883_reg_n_46,mul_ln700_50_reg_883_reg_n_47,mul_ln700_50_reg_883_reg_n_48,mul_ln700_50_reg_883_reg_n_49,mul_ln700_50_reg_883_reg_n_50,mul_ln700_50_reg_883_reg_n_51,mul_ln700_50_reg_883_reg_n_52,mul_ln700_50_reg_883_reg_n_53}),
        .ACOUT({mul_ln700_49_reg_878_reg_n_24,mul_ln700_49_reg_878_reg_n_25,mul_ln700_49_reg_878_reg_n_26,mul_ln700_49_reg_878_reg_n_27,mul_ln700_49_reg_878_reg_n_28,mul_ln700_49_reg_878_reg_n_29,mul_ln700_49_reg_878_reg_n_30,mul_ln700_49_reg_878_reg_n_31,mul_ln700_49_reg_878_reg_n_32,mul_ln700_49_reg_878_reg_n_33,mul_ln700_49_reg_878_reg_n_34,mul_ln700_49_reg_878_reg_n_35,mul_ln700_49_reg_878_reg_n_36,mul_ln700_49_reg_878_reg_n_37,mul_ln700_49_reg_878_reg_n_38,mul_ln700_49_reg_878_reg_n_39,mul_ln700_49_reg_878_reg_n_40,mul_ln700_49_reg_878_reg_n_41,mul_ln700_49_reg_878_reg_n_42,mul_ln700_49_reg_878_reg_n_43,mul_ln700_49_reg_878_reg_n_44,mul_ln700_49_reg_878_reg_n_45,mul_ln700_49_reg_878_reg_n_46,mul_ln700_49_reg_878_reg_n_47,mul_ln700_49_reg_878_reg_n_48,mul_ln700_49_reg_878_reg_n_49,mul_ln700_49_reg_878_reg_n_50,mul_ln700_49_reg_878_reg_n_51,mul_ln700_49_reg_878_reg_n_52,mul_ln700_49_reg_878_reg_n_53}),
        .ALUMODE({1'b0,1'b0,1'b0,1'b0}),
        .B({1'b0,1'b0,1'b0,1'b0,1'b0,1'b1,1'b0,1'b1,1'b1,1'b0,1'b1,1'b1,1'b0,1'b1,1'b0,1'b1,1'b0,1'b1}),
        .BCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .BCOUT(NLW_mul_ln700_49_reg_878_reg_BCOUT_UNCONNECTED[17:0]),
        .C({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .CARRYCASCIN(1'b0),
        .CARRYCASCOUT(NLW_mul_ln700_49_reg_878_reg_CARRYCASCOUT_UNCONNECTED),
        .CARRYIN(1'b0),
        .CARRYINSEL({1'b0,1'b0,1'b0}),
        .CARRYOUT(NLW_mul_ln700_49_reg_878_reg_CARRYOUT_UNCONNECTED[3:0]),
        .CEA1(fir_filter_a_U0_ap_start),
        .CEA2(fir_filter_a_U0_ap_start),
        .CEAD(1'b0),
        .CEALUMODE(1'b0),
        .CEB1(1'b0),
        .CEB2(1'b0),
        .CEC(1'b0),
        .CECARRYIN(1'b0),
        .CECTRL(1'b0),
        .CED(1'b0),
        .CEINMODE(1'b0),
        .CEM(1'b0),
        .CEP(1'b1),
        .CLK(ap_clk),
        .D({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .INMODE({1'b0,1'b0,1'b0,1'b0,1'b0}),
        .MULTSIGNIN(1'b0),
        .MULTSIGNOUT(NLW_mul_ln700_49_reg_878_reg_MULTSIGNOUT_UNCONNECTED),
        .OPMODE({1'b0,1'b0,1'b0,1'b0,1'b1,1'b0,1'b1}),
        .OVERFLOW(NLW_mul_ln700_49_reg_878_reg_OVERFLOW_UNCONNECTED),
        .P({NLW_mul_ln700_49_reg_878_reg_P_UNCONNECTED[47:30],mul_ln700_49_reg_878_reg_n_76,mul_ln700_49_reg_878_reg_n_77,mul_ln700_49_reg_878_reg_n_78,mul_ln700_49_reg_878_reg_n_79,mul_ln700_49_reg_878_reg_n_80,mul_ln700_49_reg_878_reg_n_81,mul_ln700_49_reg_878_reg_n_82,mul_ln700_49_reg_878_reg_n_83,mul_ln700_49_reg_878_reg_n_84,mul_ln700_49_reg_878_reg_n_85,mul_ln700_49_reg_878_reg_n_86,mul_ln700_49_reg_878_reg_n_87,mul_ln700_49_reg_878_reg_n_88,mul_ln700_49_reg_878_reg_n_89,mul_ln700_49_reg_878_reg_n_90,mul_ln700_49_reg_878_reg_n_91,mul_ln700_49_reg_878_reg_n_92,mul_ln700_49_reg_878_reg_n_93,mul_ln700_49_reg_878_reg_n_94,mul_ln700_49_reg_878_reg_n_95,mul_ln700_49_reg_878_reg_n_96,mul_ln700_49_reg_878_reg_n_97,mul_ln700_49_reg_878_reg_n_98,mul_ln700_49_reg_878_reg_n_99,mul_ln700_49_reg_878_reg_n_100,mul_ln700_49_reg_878_reg_n_101,mul_ln700_49_reg_878_reg_n_102,mul_ln700_49_reg_878_reg_n_103,mul_ln700_49_reg_878_reg_n_104,mul_ln700_49_reg_878_reg_n_105}),
        .PATTERNBDETECT(NLW_mul_ln700_49_reg_878_reg_PATTERNBDETECT_UNCONNECTED),
        .PATTERNDETECT(NLW_mul_ln700_49_reg_878_reg_PATTERNDETECT_UNCONNECTED),
        .PCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .PCOUT(NLW_mul_ln700_49_reg_878_reg_PCOUT_UNCONNECTED[47:0]),
        .RSTA(1'b0),
        .RSTALLCARRYIN(1'b0),
        .RSTALUMODE(1'b0),
        .RSTB(1'b0),
        .RSTC(1'b0),
        .RSTCTRL(1'b0),
        .RSTD(1'b0),
        .RSTINMODE(1'b0),
        .RSTM(1'b0),
        .RSTP(1'b0),
        .UNDERFLOW(NLW_mul_ln700_49_reg_878_reg_UNDERFLOW_UNCONNECTED));
  DSP48E1 #(
    .ACASCREG(1),
    .ADREG(1),
    .ALUMODEREG(0),
    .AREG(2),
    .AUTORESET_PATDET("NO_RESET"),
    .A_INPUT("DIRECT"),
    .BCASCREG(0),
    .BREG(0),
    .B_INPUT("DIRECT"),
    .CARRYINREG(0),
    .CARRYINSELREG(0),
    .CREG(0),
    .DREG(1),
    .INMODEREG(0),
    .MASK(48'h3FFFFFFFFFFF),
    .MREG(0),
    .OPMODEREG(0),
    .PATTERN(48'h000000000000),
    .PREG(1),
    .SEL_MASK("MASK"),
    .SEL_PATTERN("PATTERN"),
    .USE_DPORT("FALSE"),
    .USE_MULT("MULTIPLY"),
    .USE_PATTERN_DETECT("NO_PATDET"),
    .USE_SIMD("ONE48")) 
    mul_ln700_50_reg_883_reg
       (.A({shift_reg_V_9[15],shift_reg_V_9[15],shift_reg_V_9[15],shift_reg_V_9[15],shift_reg_V_9[15],shift_reg_V_9[15],shift_reg_V_9[15],shift_reg_V_9[15],shift_reg_V_9[15],shift_reg_V_9[15],shift_reg_V_9[15],shift_reg_V_9[15],shift_reg_V_9[15],shift_reg_V_9[15],shift_reg_V_9}),
        .ACIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .ACOUT({mul_ln700_50_reg_883_reg_n_24,mul_ln700_50_reg_883_reg_n_25,mul_ln700_50_reg_883_reg_n_26,mul_ln700_50_reg_883_reg_n_27,mul_ln700_50_reg_883_reg_n_28,mul_ln700_50_reg_883_reg_n_29,mul_ln700_50_reg_883_reg_n_30,mul_ln700_50_reg_883_reg_n_31,mul_ln700_50_reg_883_reg_n_32,mul_ln700_50_reg_883_reg_n_33,mul_ln700_50_reg_883_reg_n_34,mul_ln700_50_reg_883_reg_n_35,mul_ln700_50_reg_883_reg_n_36,mul_ln700_50_reg_883_reg_n_37,mul_ln700_50_reg_883_reg_n_38,mul_ln700_50_reg_883_reg_n_39,mul_ln700_50_reg_883_reg_n_40,mul_ln700_50_reg_883_reg_n_41,mul_ln700_50_reg_883_reg_n_42,mul_ln700_50_reg_883_reg_n_43,mul_ln700_50_reg_883_reg_n_44,mul_ln700_50_reg_883_reg_n_45,mul_ln700_50_reg_883_reg_n_46,mul_ln700_50_reg_883_reg_n_47,mul_ln700_50_reg_883_reg_n_48,mul_ln700_50_reg_883_reg_n_49,mul_ln700_50_reg_883_reg_n_50,mul_ln700_50_reg_883_reg_n_51,mul_ln700_50_reg_883_reg_n_52,mul_ln700_50_reg_883_reg_n_53}),
        .ALUMODE({1'b0,1'b0,1'b0,1'b0}),
        .B({1'b0,1'b0,1'b0,1'b0,1'b0,1'b1,1'b0,1'b0,1'b1,1'b1,1'b1,1'b1,1'b0,1'b1,1'b0,1'b1,1'b1,1'b1}),
        .BCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .BCOUT(NLW_mul_ln700_50_reg_883_reg_BCOUT_UNCONNECTED[17:0]),
        .C({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .CARRYCASCIN(1'b0),
        .CARRYCASCOUT(NLW_mul_ln700_50_reg_883_reg_CARRYCASCOUT_UNCONNECTED),
        .CARRYIN(1'b0),
        .CARRYINSEL({1'b0,1'b0,1'b0}),
        .CARRYOUT(NLW_mul_ln700_50_reg_883_reg_CARRYOUT_UNCONNECTED[3:0]),
        .CEA1(fir_filter_a_U0_ap_start),
        .CEA2(fir_filter_a_U0_ap_start),
        .CEAD(1'b0),
        .CEALUMODE(1'b0),
        .CEB1(1'b0),
        .CEB2(1'b0),
        .CEC(1'b0),
        .CECARRYIN(1'b0),
        .CECTRL(1'b0),
        .CED(1'b0),
        .CEINMODE(1'b0),
        .CEM(1'b0),
        .CEP(1'b1),
        .CLK(ap_clk),
        .D({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .INMODE({1'b0,1'b0,1'b0,1'b0,1'b0}),
        .MULTSIGNIN(1'b0),
        .MULTSIGNOUT(NLW_mul_ln700_50_reg_883_reg_MULTSIGNOUT_UNCONNECTED),
        .OPMODE({1'b0,1'b0,1'b0,1'b0,1'b1,1'b0,1'b1}),
        .OVERFLOW(NLW_mul_ln700_50_reg_883_reg_OVERFLOW_UNCONNECTED),
        .P({NLW_mul_ln700_50_reg_883_reg_P_UNCONNECTED[47:30],mul_ln700_50_reg_883_reg_n_76,mul_ln700_50_reg_883_reg_n_77,mul_ln700_50_reg_883_reg_n_78,mul_ln700_50_reg_883_reg_n_79,mul_ln700_50_reg_883_reg_n_80,mul_ln700_50_reg_883_reg_n_81,mul_ln700_50_reg_883_reg_n_82,mul_ln700_50_reg_883_reg_n_83,mul_ln700_50_reg_883_reg_n_84,mul_ln700_50_reg_883_reg_n_85,mul_ln700_50_reg_883_reg_n_86,mul_ln700_50_reg_883_reg_n_87,mul_ln700_50_reg_883_reg_n_88,mul_ln700_50_reg_883_reg_n_89,mul_ln700_50_reg_883_reg_n_90,mul_ln700_50_reg_883_reg_n_91,mul_ln700_50_reg_883_reg_n_92,mul_ln700_50_reg_883_reg_n_93,mul_ln700_50_reg_883_reg_n_94,mul_ln700_50_reg_883_reg_n_95,mul_ln700_50_reg_883_reg_n_96,mul_ln700_50_reg_883_reg_n_97,mul_ln700_50_reg_883_reg_n_98,mul_ln700_50_reg_883_reg_n_99,mul_ln700_50_reg_883_reg_n_100,mul_ln700_50_reg_883_reg_n_101,mul_ln700_50_reg_883_reg_n_102,mul_ln700_50_reg_883_reg_n_103,mul_ln700_50_reg_883_reg_n_104,mul_ln700_50_reg_883_reg_n_105}),
        .PATTERNBDETECT(NLW_mul_ln700_50_reg_883_reg_PATTERNBDETECT_UNCONNECTED),
        .PATTERNDETECT(NLW_mul_ln700_50_reg_883_reg_PATTERNDETECT_UNCONNECTED),
        .PCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .PCOUT(NLW_mul_ln700_50_reg_883_reg_PCOUT_UNCONNECTED[47:0]),
        .RSTA(1'b0),
        .RSTALLCARRYIN(1'b0),
        .RSTALUMODE(1'b0),
        .RSTB(1'b0),
        .RSTC(1'b0),
        .RSTCTRL(1'b0),
        .RSTD(1'b0),
        .RSTINMODE(1'b0),
        .RSTM(1'b0),
        .RSTP(1'b0),
        .UNDERFLOW(NLW_mul_ln700_50_reg_883_reg_UNDERFLOW_UNCONNECTED));
  DSP48E1 #(
    .ACASCREG(2),
    .ADREG(1),
    .ALUMODEREG(0),
    .AREG(2),
    .AUTORESET_PATDET("NO_RESET"),
    .A_INPUT("DIRECT"),
    .BCASCREG(0),
    .BREG(0),
    .B_INPUT("DIRECT"),
    .CARRYINREG(0),
    .CARRYINSELREG(0),
    .CREG(0),
    .DREG(1),
    .INMODEREG(0),
    .MASK(48'h3FFFFFFFFFFF),
    .MREG(0),
    .OPMODEREG(0),
    .PATTERN(48'h000000000000),
    .PREG(1),
    .SEL_MASK("MASK"),
    .SEL_PATTERN("PATTERN"),
    .USE_DPORT("FALSE"),
    .USE_MULT("MULTIPLY"),
    .USE_PATTERN_DETECT("NO_PATDET"),
    .USE_SIMD("ONE48")) 
    mul_ln700_51_reg_888_reg
       (.A({shift_reg_V_8[15],shift_reg_V_8[15],shift_reg_V_8[15],shift_reg_V_8[15],shift_reg_V_8[15],shift_reg_V_8[15],shift_reg_V_8[15],shift_reg_V_8[15],shift_reg_V_8[15],shift_reg_V_8[15],shift_reg_V_8[15],shift_reg_V_8[15],shift_reg_V_8[15],shift_reg_V_8[15],shift_reg_V_8}),
        .ACIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .ACOUT(NLW_mul_ln700_51_reg_888_reg_ACOUT_UNCONNECTED[29:0]),
        .ALUMODE({1'b0,1'b0,1'b0,1'b0}),
        .B({1'b0,1'b0,1'b0,1'b0,1'b0,1'b1,1'b0,1'b0,1'b0,1'b0,1'b0,1'b1,1'b0,1'b0,1'b1,1'b1,1'b0,1'b0}),
        .BCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .BCOUT(NLW_mul_ln700_51_reg_888_reg_BCOUT_UNCONNECTED[17:0]),
        .C({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .CARRYCASCIN(1'b0),
        .CARRYCASCOUT(NLW_mul_ln700_51_reg_888_reg_CARRYCASCOUT_UNCONNECTED),
        .CARRYIN(1'b0),
        .CARRYINSEL({1'b0,1'b0,1'b0}),
        .CARRYOUT(NLW_mul_ln700_51_reg_888_reg_CARRYOUT_UNCONNECTED[3:0]),
        .CEA1(fir_filter_a_U0_ap_start),
        .CEA2(fir_filter_a_U0_ap_start),
        .CEAD(1'b0),
        .CEALUMODE(1'b0),
        .CEB1(1'b0),
        .CEB2(1'b0),
        .CEC(1'b0),
        .CECARRYIN(1'b0),
        .CECTRL(1'b0),
        .CED(1'b0),
        .CEINMODE(1'b0),
        .CEM(1'b0),
        .CEP(1'b1),
        .CLK(ap_clk),
        .D({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .INMODE({1'b0,1'b0,1'b0,1'b0,1'b0}),
        .MULTSIGNIN(1'b0),
        .MULTSIGNOUT(NLW_mul_ln700_51_reg_888_reg_MULTSIGNOUT_UNCONNECTED),
        .OPMODE({1'b0,1'b0,1'b0,1'b0,1'b1,1'b0,1'b1}),
        .OVERFLOW(NLW_mul_ln700_51_reg_888_reg_OVERFLOW_UNCONNECTED),
        .P({NLW_mul_ln700_51_reg_888_reg_P_UNCONNECTED[47:30],mul_ln700_51_reg_888_reg_n_76,mul_ln700_51_reg_888_reg_n_77,mul_ln700_51_reg_888_reg_n_78,mul_ln700_51_reg_888_reg_n_79,mul_ln700_51_reg_888_reg_n_80,mul_ln700_51_reg_888_reg_n_81,mul_ln700_51_reg_888_reg_n_82,mul_ln700_51_reg_888_reg_n_83,mul_ln700_51_reg_888_reg_n_84,mul_ln700_51_reg_888_reg_n_85,mul_ln700_51_reg_888_reg_n_86,mul_ln700_51_reg_888_reg_n_87,mul_ln700_51_reg_888_reg_n_88,mul_ln700_51_reg_888_reg_n_89,mul_ln700_51_reg_888_reg_n_90,mul_ln700_51_reg_888_reg_n_91,mul_ln700_51_reg_888_reg_n_92,mul_ln700_51_reg_888_reg_n_93,mul_ln700_51_reg_888_reg_n_94,mul_ln700_51_reg_888_reg_n_95,mul_ln700_51_reg_888_reg_n_96,mul_ln700_51_reg_888_reg_n_97,mul_ln700_51_reg_888_reg_n_98,mul_ln700_51_reg_888_reg_n_99,mul_ln700_51_reg_888_reg_n_100,mul_ln700_51_reg_888_reg_n_101,mul_ln700_51_reg_888_reg_n_102,mul_ln700_51_reg_888_reg_n_103,mul_ln700_51_reg_888_reg_n_104,mul_ln700_51_reg_888_reg_n_105}),
        .PATTERNBDETECT(NLW_mul_ln700_51_reg_888_reg_PATTERNBDETECT_UNCONNECTED),
        .PATTERNDETECT(NLW_mul_ln700_51_reg_888_reg_PATTERNDETECT_UNCONNECTED),
        .PCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .PCOUT(NLW_mul_ln700_51_reg_888_reg_PCOUT_UNCONNECTED[47:0]),
        .RSTA(1'b0),
        .RSTALLCARRYIN(1'b0),
        .RSTALUMODE(1'b0),
        .RSTB(1'b0),
        .RSTC(1'b0),
        .RSTCTRL(1'b0),
        .RSTD(1'b0),
        .RSTINMODE(1'b0),
        .RSTM(1'b0),
        .RSTP(1'b0),
        .UNDERFLOW(NLW_mul_ln700_51_reg_888_reg_UNDERFLOW_UNCONNECTED));
  DSP48E1 #(
    .ACASCREG(2),
    .ADREG(1),
    .ALUMODEREG(0),
    .AREG(2),
    .AUTORESET_PATDET("NO_RESET"),
    .A_INPUT("CASCADE"),
    .BCASCREG(0),
    .BREG(0),
    .B_INPUT("DIRECT"),
    .CARRYINREG(0),
    .CARRYINSELREG(0),
    .CREG(0),
    .DREG(1),
    .INMODEREG(0),
    .MASK(48'h3FFFFFFFFFFF),
    .MREG(0),
    .OPMODEREG(0),
    .PATTERN(48'h000000000000),
    .PREG(1),
    .SEL_MASK("MASK"),
    .SEL_PATTERN("PATTERN"),
    .USE_DPORT("FALSE"),
    .USE_MULT("MULTIPLY"),
    .USE_PATTERN_DETECT("NO_PATDET"),
    .USE_SIMD("ONE48")) 
    mul_ln700_53_reg_898_reg
       (.A({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .ACIN({mul_ln700_55_reg_908_reg_n_24,mul_ln700_55_reg_908_reg_n_25,mul_ln700_55_reg_908_reg_n_26,mul_ln700_55_reg_908_reg_n_27,mul_ln700_55_reg_908_reg_n_28,mul_ln700_55_reg_908_reg_n_29,mul_ln700_55_reg_908_reg_n_30,mul_ln700_55_reg_908_reg_n_31,mul_ln700_55_reg_908_reg_n_32,mul_ln700_55_reg_908_reg_n_33,mul_ln700_55_reg_908_reg_n_34,mul_ln700_55_reg_908_reg_n_35,mul_ln700_55_reg_908_reg_n_36,mul_ln700_55_reg_908_reg_n_37,mul_ln700_55_reg_908_reg_n_38,mul_ln700_55_reg_908_reg_n_39,mul_ln700_55_reg_908_reg_n_40,mul_ln700_55_reg_908_reg_n_41,mul_ln700_55_reg_908_reg_n_42,mul_ln700_55_reg_908_reg_n_43,mul_ln700_55_reg_908_reg_n_44,mul_ln700_55_reg_908_reg_n_45,mul_ln700_55_reg_908_reg_n_46,mul_ln700_55_reg_908_reg_n_47,mul_ln700_55_reg_908_reg_n_48,mul_ln700_55_reg_908_reg_n_49,mul_ln700_55_reg_908_reg_n_50,mul_ln700_55_reg_908_reg_n_51,mul_ln700_55_reg_908_reg_n_52,mul_ln700_55_reg_908_reg_n_53}),
        .ACOUT(NLW_mul_ln700_53_reg_898_reg_ACOUT_UNCONNECTED[29:0]),
        .ALUMODE({1'b0,1'b0,1'b0,1'b0}),
        .B({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b1,1'b0,1'b0,1'b0,1'b1,1'b1,1'b0,1'b0,1'b1,1'b1,1'b0,1'b0}),
        .BCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .BCOUT(NLW_mul_ln700_53_reg_898_reg_BCOUT_UNCONNECTED[17:0]),
        .C({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .CARRYCASCIN(1'b0),
        .CARRYCASCOUT(NLW_mul_ln700_53_reg_898_reg_CARRYCASCOUT_UNCONNECTED),
        .CARRYIN(1'b0),
        .CARRYINSEL({1'b0,1'b0,1'b0}),
        .CARRYOUT(NLW_mul_ln700_53_reg_898_reg_CARRYOUT_UNCONNECTED[3:0]),
        .CEA1(fir_filter_a_U0_ap_start),
        .CEA2(fir_filter_a_U0_ap_start),
        .CEAD(1'b0),
        .CEALUMODE(1'b0),
        .CEB1(1'b0),
        .CEB2(1'b0),
        .CEC(1'b0),
        .CECARRYIN(1'b0),
        .CECTRL(1'b0),
        .CED(1'b0),
        .CEINMODE(1'b0),
        .CEM(1'b0),
        .CEP(1'b1),
        .CLK(ap_clk),
        .D({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .INMODE({1'b0,1'b0,1'b0,1'b0,1'b0}),
        .MULTSIGNIN(1'b0),
        .MULTSIGNOUT(NLW_mul_ln700_53_reg_898_reg_MULTSIGNOUT_UNCONNECTED),
        .OPMODE({1'b0,1'b0,1'b0,1'b0,1'b1,1'b0,1'b1}),
        .OVERFLOW(NLW_mul_ln700_53_reg_898_reg_OVERFLOW_UNCONNECTED),
        .P({NLW_mul_ln700_53_reg_898_reg_P_UNCONNECTED[47:29],mul_ln700_53_reg_898_reg_n_77,mul_ln700_53_reg_898_reg_n_78,mul_ln700_53_reg_898_reg_n_79,mul_ln700_53_reg_898_reg_n_80,mul_ln700_53_reg_898_reg_n_81,mul_ln700_53_reg_898_reg_n_82,mul_ln700_53_reg_898_reg_n_83,mul_ln700_53_reg_898_reg_n_84,mul_ln700_53_reg_898_reg_n_85,mul_ln700_53_reg_898_reg_n_86,mul_ln700_53_reg_898_reg_n_87,mul_ln700_53_reg_898_reg_n_88,mul_ln700_53_reg_898_reg_n_89,mul_ln700_53_reg_898_reg_n_90,mul_ln700_53_reg_898_reg_n_91,mul_ln700_53_reg_898_reg_n_92,mul_ln700_53_reg_898_reg_n_93,mul_ln700_53_reg_898_reg_n_94,mul_ln700_53_reg_898_reg_n_95,mul_ln700_53_reg_898_reg_n_96,mul_ln700_53_reg_898_reg_n_97,mul_ln700_53_reg_898_reg_n_98,mul_ln700_53_reg_898_reg_n_99,mul_ln700_53_reg_898_reg_n_100,mul_ln700_53_reg_898_reg_n_101,mul_ln700_53_reg_898_reg_n_102,mul_ln700_53_reg_898_reg_n_103,mul_ln700_53_reg_898_reg_n_104,mul_ln700_53_reg_898_reg_n_105}),
        .PATTERNBDETECT(NLW_mul_ln700_53_reg_898_reg_PATTERNBDETECT_UNCONNECTED),
        .PATTERNDETECT(NLW_mul_ln700_53_reg_898_reg_PATTERNDETECT_UNCONNECTED),
        .PCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .PCOUT(NLW_mul_ln700_53_reg_898_reg_PCOUT_UNCONNECTED[47:0]),
        .RSTA(1'b0),
        .RSTALLCARRYIN(1'b0),
        .RSTALUMODE(1'b0),
        .RSTB(1'b0),
        .RSTC(1'b0),
        .RSTCTRL(1'b0),
        .RSTD(1'b0),
        .RSTINMODE(1'b0),
        .RSTM(1'b0),
        .RSTP(1'b0),
        .UNDERFLOW(NLW_mul_ln700_53_reg_898_reg_UNDERFLOW_UNCONNECTED));
  DSP48E1 #(
    .ACASCREG(2),
    .ADREG(1),
    .ALUMODEREG(0),
    .AREG(2),
    .AUTORESET_PATDET("NO_RESET"),
    .A_INPUT("CASCADE"),
    .BCASCREG(0),
    .BREG(0),
    .B_INPUT("DIRECT"),
    .CARRYINREG(0),
    .CARRYINSELREG(0),
    .CREG(0),
    .DREG(1),
    .INMODEREG(0),
    .MASK(48'h3FFFFFFFFFFF),
    .MREG(0),
    .OPMODEREG(0),
    .PATTERN(48'h000000000000),
    .PREG(1),
    .SEL_MASK("MASK"),
    .SEL_PATTERN("PATTERN"),
    .USE_DPORT("FALSE"),
    .USE_MULT("MULTIPLY"),
    .USE_PATTERN_DETECT("NO_PATDET"),
    .USE_SIMD("ONE48")) 
    mul_ln700_54_reg_903_reg
       (.A({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .ACIN({mul_ln700_56_reg_913_reg_n_24,mul_ln700_56_reg_913_reg_n_25,mul_ln700_56_reg_913_reg_n_26,mul_ln700_56_reg_913_reg_n_27,mul_ln700_56_reg_913_reg_n_28,mul_ln700_56_reg_913_reg_n_29,mul_ln700_56_reg_913_reg_n_30,mul_ln700_56_reg_913_reg_n_31,mul_ln700_56_reg_913_reg_n_32,mul_ln700_56_reg_913_reg_n_33,mul_ln700_56_reg_913_reg_n_34,mul_ln700_56_reg_913_reg_n_35,mul_ln700_56_reg_913_reg_n_36,mul_ln700_56_reg_913_reg_n_37,mul_ln700_56_reg_913_reg_n_38,mul_ln700_56_reg_913_reg_n_39,mul_ln700_56_reg_913_reg_n_40,mul_ln700_56_reg_913_reg_n_41,mul_ln700_56_reg_913_reg_n_42,mul_ln700_56_reg_913_reg_n_43,mul_ln700_56_reg_913_reg_n_44,mul_ln700_56_reg_913_reg_n_45,mul_ln700_56_reg_913_reg_n_46,mul_ln700_56_reg_913_reg_n_47,mul_ln700_56_reg_913_reg_n_48,mul_ln700_56_reg_913_reg_n_49,mul_ln700_56_reg_913_reg_n_50,mul_ln700_56_reg_913_reg_n_51,mul_ln700_56_reg_913_reg_n_52,mul_ln700_56_reg_913_reg_n_53}),
        .ACOUT(NLW_mul_ln700_54_reg_903_reg_ACOUT_UNCONNECTED[29:0]),
        .ALUMODE({1'b0,1'b0,1'b0,1'b0}),
        .B({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b1,1'b0,1'b1,1'b0,1'b1,1'b1,1'b0,1'b1,1'b0,1'b1,1'b0}),
        .BCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .BCOUT(NLW_mul_ln700_54_reg_903_reg_BCOUT_UNCONNECTED[17:0]),
        .C({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .CARRYCASCIN(1'b0),
        .CARRYCASCOUT(NLW_mul_ln700_54_reg_903_reg_CARRYCASCOUT_UNCONNECTED),
        .CARRYIN(1'b0),
        .CARRYINSEL({1'b0,1'b0,1'b0}),
        .CARRYOUT(NLW_mul_ln700_54_reg_903_reg_CARRYOUT_UNCONNECTED[3:0]),
        .CEA1(fir_filter_a_U0_ap_start),
        .CEA2(fir_filter_a_U0_ap_start),
        .CEAD(1'b0),
        .CEALUMODE(1'b0),
        .CEB1(1'b0),
        .CEB2(1'b0),
        .CEC(1'b0),
        .CECARRYIN(1'b0),
        .CECTRL(1'b0),
        .CED(1'b0),
        .CEINMODE(1'b0),
        .CEM(1'b0),
        .CEP(1'b1),
        .CLK(ap_clk),
        .D({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .INMODE({1'b0,1'b0,1'b0,1'b0,1'b0}),
        .MULTSIGNIN(1'b0),
        .MULTSIGNOUT(NLW_mul_ln700_54_reg_903_reg_MULTSIGNOUT_UNCONNECTED),
        .OPMODE({1'b0,1'b0,1'b0,1'b0,1'b1,1'b0,1'b1}),
        .OVERFLOW(NLW_mul_ln700_54_reg_903_reg_OVERFLOW_UNCONNECTED),
        .P({NLW_mul_ln700_54_reg_903_reg_P_UNCONNECTED[47:28],mul_ln700_54_reg_903_reg_n_78,mul_ln700_54_reg_903_reg_n_79,mul_ln700_54_reg_903_reg_n_80,mul_ln700_54_reg_903_reg_n_81,mul_ln700_54_reg_903_reg_n_82,mul_ln700_54_reg_903_reg_n_83,mul_ln700_54_reg_903_reg_n_84,mul_ln700_54_reg_903_reg_n_85,mul_ln700_54_reg_903_reg_n_86,mul_ln700_54_reg_903_reg_n_87,mul_ln700_54_reg_903_reg_n_88,mul_ln700_54_reg_903_reg_n_89,mul_ln700_54_reg_903_reg_n_90,mul_ln700_54_reg_903_reg_n_91,mul_ln700_54_reg_903_reg_n_92,mul_ln700_54_reg_903_reg_n_93,mul_ln700_54_reg_903_reg_n_94,mul_ln700_54_reg_903_reg_n_95,mul_ln700_54_reg_903_reg_n_96,mul_ln700_54_reg_903_reg_n_97,mul_ln700_54_reg_903_reg_n_98,mul_ln700_54_reg_903_reg_n_99,mul_ln700_54_reg_903_reg_n_100,mul_ln700_54_reg_903_reg_n_101,mul_ln700_54_reg_903_reg_n_102,mul_ln700_54_reg_903_reg_n_103,mul_ln700_54_reg_903_reg_n_104,mul_ln700_54_reg_903_reg_n_105}),
        .PATTERNBDETECT(NLW_mul_ln700_54_reg_903_reg_PATTERNBDETECT_UNCONNECTED),
        .PATTERNDETECT(NLW_mul_ln700_54_reg_903_reg_PATTERNDETECT_UNCONNECTED),
        .PCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .PCOUT(NLW_mul_ln700_54_reg_903_reg_PCOUT_UNCONNECTED[47:0]),
        .RSTA(1'b0),
        .RSTALLCARRYIN(1'b0),
        .RSTALUMODE(1'b0),
        .RSTB(1'b0),
        .RSTC(1'b0),
        .RSTCTRL(1'b0),
        .RSTD(1'b0),
        .RSTINMODE(1'b0),
        .RSTM(1'b0),
        .RSTP(1'b0),
        .UNDERFLOW(NLW_mul_ln700_54_reg_903_reg_UNDERFLOW_UNCONNECTED));
  DSP48E1 #(
    .ACASCREG(2),
    .ADREG(1),
    .ALUMODEREG(0),
    .AREG(2),
    .AUTORESET_PATDET("NO_RESET"),
    .A_INPUT("DIRECT"),
    .BCASCREG(0),
    .BREG(0),
    .B_INPUT("DIRECT"),
    .CARRYINREG(0),
    .CARRYINSELREG(0),
    .CREG(0),
    .DREG(1),
    .INMODEREG(0),
    .MASK(48'h3FFFFFFFFFFF),
    .MREG(0),
    .OPMODEREG(0),
    .PATTERN(48'h000000000000),
    .PREG(1),
    .SEL_MASK("MASK"),
    .SEL_PATTERN("PATTERN"),
    .USE_DPORT("FALSE"),
    .USE_MULT("MULTIPLY"),
    .USE_PATTERN_DETECT("NO_PATDET"),
    .USE_SIMD("ONE48")) 
    mul_ln700_55_reg_908_reg
       (.A({shift_reg_V_4[15],shift_reg_V_4[15],shift_reg_V_4[15],shift_reg_V_4[15],shift_reg_V_4[15],shift_reg_V_4[15],shift_reg_V_4[15],shift_reg_V_4[15],shift_reg_V_4[15],shift_reg_V_4[15],shift_reg_V_4[15],shift_reg_V_4[15],shift_reg_V_4[15],shift_reg_V_4[15],shift_reg_V_4}),
        .ACIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .ACOUT({mul_ln700_55_reg_908_reg_n_24,mul_ln700_55_reg_908_reg_n_25,mul_ln700_55_reg_908_reg_n_26,mul_ln700_55_reg_908_reg_n_27,mul_ln700_55_reg_908_reg_n_28,mul_ln700_55_reg_908_reg_n_29,mul_ln700_55_reg_908_reg_n_30,mul_ln700_55_reg_908_reg_n_31,mul_ln700_55_reg_908_reg_n_32,mul_ln700_55_reg_908_reg_n_33,mul_ln700_55_reg_908_reg_n_34,mul_ln700_55_reg_908_reg_n_35,mul_ln700_55_reg_908_reg_n_36,mul_ln700_55_reg_908_reg_n_37,mul_ln700_55_reg_908_reg_n_38,mul_ln700_55_reg_908_reg_n_39,mul_ln700_55_reg_908_reg_n_40,mul_ln700_55_reg_908_reg_n_41,mul_ln700_55_reg_908_reg_n_42,mul_ln700_55_reg_908_reg_n_43,mul_ln700_55_reg_908_reg_n_44,mul_ln700_55_reg_908_reg_n_45,mul_ln700_55_reg_908_reg_n_46,mul_ln700_55_reg_908_reg_n_47,mul_ln700_55_reg_908_reg_n_48,mul_ln700_55_reg_908_reg_n_49,mul_ln700_55_reg_908_reg_n_50,mul_ln700_55_reg_908_reg_n_51,mul_ln700_55_reg_908_reg_n_52,mul_ln700_55_reg_908_reg_n_53}),
        .ALUMODE({1'b0,1'b0,1'b0,1'b0}),
        .B({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b1,1'b0,1'b1,1'b0,1'b0,1'b1,1'b0,1'b1,1'b0,1'b0}),
        .BCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .BCOUT(NLW_mul_ln700_55_reg_908_reg_BCOUT_UNCONNECTED[17:0]),
        .C({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .CARRYCASCIN(1'b0),
        .CARRYCASCOUT(NLW_mul_ln700_55_reg_908_reg_CARRYCASCOUT_UNCONNECTED),
        .CARRYIN(1'b0),
        .CARRYINSEL({1'b0,1'b0,1'b0}),
        .CARRYOUT(NLW_mul_ln700_55_reg_908_reg_CARRYOUT_UNCONNECTED[3:0]),
        .CEA1(fir_filter_a_U0_ap_start),
        .CEA2(fir_filter_a_U0_ap_start),
        .CEAD(1'b0),
        .CEALUMODE(1'b0),
        .CEB1(1'b0),
        .CEB2(1'b0),
        .CEC(1'b0),
        .CECARRYIN(1'b0),
        .CECTRL(1'b0),
        .CED(1'b0),
        .CEINMODE(1'b0),
        .CEM(1'b0),
        .CEP(1'b1),
        .CLK(ap_clk),
        .D({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .INMODE({1'b0,1'b0,1'b0,1'b0,1'b0}),
        .MULTSIGNIN(1'b0),
        .MULTSIGNOUT(NLW_mul_ln700_55_reg_908_reg_MULTSIGNOUT_UNCONNECTED),
        .OPMODE({1'b0,1'b0,1'b0,1'b0,1'b1,1'b0,1'b1}),
        .OVERFLOW(NLW_mul_ln700_55_reg_908_reg_OVERFLOW_UNCONNECTED),
        .P({NLW_mul_ln700_55_reg_908_reg_P_UNCONNECTED[47:27],mul_ln700_55_reg_908_reg_n_79,mul_ln700_55_reg_908_reg_n_80,mul_ln700_55_reg_908_reg_n_81,mul_ln700_55_reg_908_reg_n_82,mul_ln700_55_reg_908_reg_n_83,mul_ln700_55_reg_908_reg_n_84,mul_ln700_55_reg_908_reg_n_85,mul_ln700_55_reg_908_reg_n_86,mul_ln700_55_reg_908_reg_n_87,mul_ln700_55_reg_908_reg_n_88,mul_ln700_55_reg_908_reg_n_89,mul_ln700_55_reg_908_reg_n_90,mul_ln700_55_reg_908_reg_n_91,mul_ln700_55_reg_908_reg_n_92,mul_ln700_55_reg_908_reg_n_93,mul_ln700_55_reg_908_reg_n_94,mul_ln700_55_reg_908_reg_n_95,mul_ln700_55_reg_908_reg_n_96,mul_ln700_55_reg_908_reg_n_97,mul_ln700_55_reg_908_reg_n_98,mul_ln700_55_reg_908_reg_n_99,mul_ln700_55_reg_908_reg_n_100,mul_ln700_55_reg_908_reg_n_101,mul_ln700_55_reg_908_reg_n_102,mul_ln700_55_reg_908_reg_n_103,mul_ln700_55_reg_908_reg_n_104,mul_ln700_55_reg_908_reg_n_105}),
        .PATTERNBDETECT(NLW_mul_ln700_55_reg_908_reg_PATTERNBDETECT_UNCONNECTED),
        .PATTERNDETECT(NLW_mul_ln700_55_reg_908_reg_PATTERNDETECT_UNCONNECTED),
        .PCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .PCOUT(NLW_mul_ln700_55_reg_908_reg_PCOUT_UNCONNECTED[47:0]),
        .RSTA(1'b0),
        .RSTALLCARRYIN(1'b0),
        .RSTALUMODE(1'b0),
        .RSTB(1'b0),
        .RSTC(1'b0),
        .RSTCTRL(1'b0),
        .RSTD(1'b0),
        .RSTINMODE(1'b0),
        .RSTM(1'b0),
        .RSTP(1'b0),
        .UNDERFLOW(NLW_mul_ln700_55_reg_908_reg_UNDERFLOW_UNCONNECTED));
  DSP48E1 #(
    .ACASCREG(1),
    .ADREG(1),
    .ALUMODEREG(0),
    .AREG(1),
    .AUTORESET_PATDET("NO_RESET"),
    .A_INPUT("CASCADE"),
    .BCASCREG(0),
    .BREG(0),
    .B_INPUT("DIRECT"),
    .CARRYINREG(0),
    .CARRYINSELREG(0),
    .CREG(0),
    .DREG(1),
    .INMODEREG(0),
    .MASK(48'h3FFFFFFFFFFF),
    .MREG(0),
    .OPMODEREG(0),
    .PATTERN(48'h000000000000),
    .PREG(1),
    .SEL_MASK("MASK"),
    .SEL_PATTERN("PATTERN"),
    .USE_DPORT("FALSE"),
    .USE_MULT("MULTIPLY"),
    .USE_PATTERN_DETECT("NO_PATDET"),
    .USE_SIMD("ONE48")) 
    mul_ln700_56_reg_913_reg
       (.A({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .ACIN({mul_ln700_57_reg_918_reg_n_24,mul_ln700_57_reg_918_reg_n_25,mul_ln700_57_reg_918_reg_n_26,mul_ln700_57_reg_918_reg_n_27,mul_ln700_57_reg_918_reg_n_28,mul_ln700_57_reg_918_reg_n_29,mul_ln700_57_reg_918_reg_n_30,mul_ln700_57_reg_918_reg_n_31,mul_ln700_57_reg_918_reg_n_32,mul_ln700_57_reg_918_reg_n_33,mul_ln700_57_reg_918_reg_n_34,mul_ln700_57_reg_918_reg_n_35,mul_ln700_57_reg_918_reg_n_36,mul_ln700_57_reg_918_reg_n_37,mul_ln700_57_reg_918_reg_n_38,mul_ln700_57_reg_918_reg_n_39,mul_ln700_57_reg_918_reg_n_40,mul_ln700_57_reg_918_reg_n_41,mul_ln700_57_reg_918_reg_n_42,mul_ln700_57_reg_918_reg_n_43,mul_ln700_57_reg_918_reg_n_44,mul_ln700_57_reg_918_reg_n_45,mul_ln700_57_reg_918_reg_n_46,mul_ln700_57_reg_918_reg_n_47,mul_ln700_57_reg_918_reg_n_48,mul_ln700_57_reg_918_reg_n_49,mul_ln700_57_reg_918_reg_n_50,mul_ln700_57_reg_918_reg_n_51,mul_ln700_57_reg_918_reg_n_52,mul_ln700_57_reg_918_reg_n_53}),
        .ACOUT({mul_ln700_56_reg_913_reg_n_24,mul_ln700_56_reg_913_reg_n_25,mul_ln700_56_reg_913_reg_n_26,mul_ln700_56_reg_913_reg_n_27,mul_ln700_56_reg_913_reg_n_28,mul_ln700_56_reg_913_reg_n_29,mul_ln700_56_reg_913_reg_n_30,mul_ln700_56_reg_913_reg_n_31,mul_ln700_56_reg_913_reg_n_32,mul_ln700_56_reg_913_reg_n_33,mul_ln700_56_reg_913_reg_n_34,mul_ln700_56_reg_913_reg_n_35,mul_ln700_56_reg_913_reg_n_36,mul_ln700_56_reg_913_reg_n_37,mul_ln700_56_reg_913_reg_n_38,mul_ln700_56_reg_913_reg_n_39,mul_ln700_56_reg_913_reg_n_40,mul_ln700_56_reg_913_reg_n_41,mul_ln700_56_reg_913_reg_n_42,mul_ln700_56_reg_913_reg_n_43,mul_ln700_56_reg_913_reg_n_44,mul_ln700_56_reg_913_reg_n_45,mul_ln700_56_reg_913_reg_n_46,mul_ln700_56_reg_913_reg_n_47,mul_ln700_56_reg_913_reg_n_48,mul_ln700_56_reg_913_reg_n_49,mul_ln700_56_reg_913_reg_n_50,mul_ln700_56_reg_913_reg_n_51,mul_ln700_56_reg_913_reg_n_52,mul_ln700_56_reg_913_reg_n_53}),
        .ALUMODE({1'b0,1'b0,1'b0,1'b0}),
        .B({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b1,1'b1,1'b0,1'b0,1'b1,1'b1,1'b1}),
        .BCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .BCOUT(NLW_mul_ln700_56_reg_913_reg_BCOUT_UNCONNECTED[17:0]),
        .C({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .CARRYCASCIN(1'b0),
        .CARRYCASCOUT(NLW_mul_ln700_56_reg_913_reg_CARRYCASCOUT_UNCONNECTED),
        .CARRYIN(1'b0),
        .CARRYINSEL({1'b0,1'b0,1'b0}),
        .CARRYOUT(NLW_mul_ln700_56_reg_913_reg_CARRYOUT_UNCONNECTED[3:0]),
        .CEA1(1'b0),
        .CEA2(fir_filter_a_U0_ap_start),
        .CEAD(1'b0),
        .CEALUMODE(1'b0),
        .CEB1(1'b0),
        .CEB2(1'b0),
        .CEC(1'b0),
        .CECARRYIN(1'b0),
        .CECTRL(1'b0),
        .CED(1'b0),
        .CEINMODE(1'b0),
        .CEM(1'b0),
        .CEP(1'b1),
        .CLK(ap_clk),
        .D({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .INMODE({1'b0,1'b0,1'b0,1'b0,1'b0}),
        .MULTSIGNIN(1'b0),
        .MULTSIGNOUT(NLW_mul_ln700_56_reg_913_reg_MULTSIGNOUT_UNCONNECTED),
        .OPMODE({1'b0,1'b0,1'b0,1'b0,1'b1,1'b0,1'b1}),
        .OVERFLOW(NLW_mul_ln700_56_reg_913_reg_OVERFLOW_UNCONNECTED),
        .P({NLW_mul_ln700_56_reg_913_reg_P_UNCONNECTED[47:24],mul_ln700_56_reg_913_reg_n_82,mul_ln700_56_reg_913_reg_n_83,mul_ln700_56_reg_913_reg_n_84,mul_ln700_56_reg_913_reg_n_85,mul_ln700_56_reg_913_reg_n_86,mul_ln700_56_reg_913_reg_n_87,mul_ln700_56_reg_913_reg_n_88,mul_ln700_56_reg_913_reg_n_89,mul_ln700_56_reg_913_reg_n_90,mul_ln700_56_reg_913_reg_n_91,mul_ln700_56_reg_913_reg_n_92,mul_ln700_56_reg_913_reg_n_93,mul_ln700_56_reg_913_reg_n_94,mul_ln700_56_reg_913_reg_n_95,mul_ln700_56_reg_913_reg_n_96,mul_ln700_56_reg_913_reg_n_97,mul_ln700_56_reg_913_reg_n_98,mul_ln700_56_reg_913_reg_n_99,mul_ln700_56_reg_913_reg_n_100,mul_ln700_56_reg_913_reg_n_101,mul_ln700_56_reg_913_reg_n_102,mul_ln700_56_reg_913_reg_n_103,mul_ln700_56_reg_913_reg_n_104,mul_ln700_56_reg_913_reg_n_105}),
        .PATTERNBDETECT(NLW_mul_ln700_56_reg_913_reg_PATTERNBDETECT_UNCONNECTED),
        .PATTERNDETECT(NLW_mul_ln700_56_reg_913_reg_PATTERNDETECT_UNCONNECTED),
        .PCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .PCOUT(NLW_mul_ln700_56_reg_913_reg_PCOUT_UNCONNECTED[47:0]),
        .RSTA(1'b0),
        .RSTALLCARRYIN(1'b0),
        .RSTALUMODE(1'b0),
        .RSTB(1'b0),
        .RSTC(1'b0),
        .RSTCTRL(1'b0),
        .RSTD(1'b0),
        .RSTINMODE(1'b0),
        .RSTM(1'b0),
        .RSTP(1'b0),
        .UNDERFLOW(NLW_mul_ln700_56_reg_913_reg_UNDERFLOW_UNCONNECTED));
  DSP48E1 #(
    .ACASCREG(2),
    .ADREG(1),
    .ALUMODEREG(0),
    .AREG(2),
    .AUTORESET_PATDET("NO_RESET"),
    .A_INPUT("CASCADE"),
    .BCASCREG(0),
    .BREG(0),
    .B_INPUT("DIRECT"),
    .CARRYINREG(0),
    .CARRYINSELREG(0),
    .CREG(0),
    .DREG(1),
    .INMODEREG(0),
    .MASK(48'h3FFFFFFFFFFF),
    .MREG(0),
    .OPMODEREG(0),
    .PATTERN(48'h000000000000),
    .PREG(1),
    .SEL_MASK("MASK"),
    .SEL_PATTERN("PATTERN"),
    .USE_DPORT("FALSE"),
    .USE_MULT("MULTIPLY"),
    .USE_PATTERN_DETECT("NO_PATDET"),
    .USE_SIMD("ONE48")) 
    mul_ln700_57_reg_918_reg
       (.A({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .ACIN({mul_ln700_59_reg_928_reg_n_24,mul_ln700_59_reg_928_reg_n_25,mul_ln700_59_reg_928_reg_n_26,mul_ln700_59_reg_928_reg_n_27,mul_ln700_59_reg_928_reg_n_28,mul_ln700_59_reg_928_reg_n_29,mul_ln700_59_reg_928_reg_n_30,mul_ln700_59_reg_928_reg_n_31,mul_ln700_59_reg_928_reg_n_32,mul_ln700_59_reg_928_reg_n_33,mul_ln700_59_reg_928_reg_n_34,mul_ln700_59_reg_928_reg_n_35,mul_ln700_59_reg_928_reg_n_36,mul_ln700_59_reg_928_reg_n_37,mul_ln700_59_reg_928_reg_n_38,mul_ln700_59_reg_928_reg_n_39,mul_ln700_59_reg_928_reg_n_40,mul_ln700_59_reg_928_reg_n_41,mul_ln700_59_reg_928_reg_n_42,mul_ln700_59_reg_928_reg_n_43,mul_ln700_59_reg_928_reg_n_44,mul_ln700_59_reg_928_reg_n_45,mul_ln700_59_reg_928_reg_n_46,mul_ln700_59_reg_928_reg_n_47,mul_ln700_59_reg_928_reg_n_48,mul_ln700_59_reg_928_reg_n_49,mul_ln700_59_reg_928_reg_n_50,mul_ln700_59_reg_928_reg_n_51,mul_ln700_59_reg_928_reg_n_52,mul_ln700_59_reg_928_reg_n_53}),
        .ACOUT({mul_ln700_57_reg_918_reg_n_24,mul_ln700_57_reg_918_reg_n_25,mul_ln700_57_reg_918_reg_n_26,mul_ln700_57_reg_918_reg_n_27,mul_ln700_57_reg_918_reg_n_28,mul_ln700_57_reg_918_reg_n_29,mul_ln700_57_reg_918_reg_n_30,mul_ln700_57_reg_918_reg_n_31,mul_ln700_57_reg_918_reg_n_32,mul_ln700_57_reg_918_reg_n_33,mul_ln700_57_reg_918_reg_n_34,mul_ln700_57_reg_918_reg_n_35,mul_ln700_57_reg_918_reg_n_36,mul_ln700_57_reg_918_reg_n_37,mul_ln700_57_reg_918_reg_n_38,mul_ln700_57_reg_918_reg_n_39,mul_ln700_57_reg_918_reg_n_40,mul_ln700_57_reg_918_reg_n_41,mul_ln700_57_reg_918_reg_n_42,mul_ln700_57_reg_918_reg_n_43,mul_ln700_57_reg_918_reg_n_44,mul_ln700_57_reg_918_reg_n_45,mul_ln700_57_reg_918_reg_n_46,mul_ln700_57_reg_918_reg_n_47,mul_ln700_57_reg_918_reg_n_48,mul_ln700_57_reg_918_reg_n_49,mul_ln700_57_reg_918_reg_n_50,mul_ln700_57_reg_918_reg_n_51,mul_ln700_57_reg_918_reg_n_52,mul_ln700_57_reg_918_reg_n_53}),
        .ALUMODE({1'b0,1'b0,1'b0,1'b0}),
        .B({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b0,1'b1,1'b1,1'b1,1'b0,1'b1,1'b1,1'b0,1'b1}),
        .BCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .BCOUT(NLW_mul_ln700_57_reg_918_reg_BCOUT_UNCONNECTED[17:0]),
        .C({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .CARRYCASCIN(1'b0),
        .CARRYCASCOUT(NLW_mul_ln700_57_reg_918_reg_CARRYCASCOUT_UNCONNECTED),
        .CARRYIN(1'b0),
        .CARRYINSEL({1'b0,1'b0,1'b0}),
        .CARRYOUT(NLW_mul_ln700_57_reg_918_reg_CARRYOUT_UNCONNECTED[3:0]),
        .CEA1(fir_filter_a_U0_ap_start),
        .CEA2(fir_filter_a_U0_ap_start),
        .CEAD(1'b0),
        .CEALUMODE(1'b0),
        .CEB1(1'b0),
        .CEB2(1'b0),
        .CEC(1'b0),
        .CECARRYIN(1'b0),
        .CECTRL(1'b0),
        .CED(1'b0),
        .CEINMODE(1'b0),
        .CEM(1'b0),
        .CEP(1'b1),
        .CLK(ap_clk),
        .D({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .INMODE({1'b0,1'b0,1'b0,1'b0,1'b0}),
        .MULTSIGNIN(1'b0),
        .MULTSIGNOUT(NLW_mul_ln700_57_reg_918_reg_MULTSIGNOUT_UNCONNECTED),
        .OPMODE({1'b0,1'b0,1'b0,1'b0,1'b1,1'b0,1'b1}),
        .OVERFLOW(NLW_mul_ln700_57_reg_918_reg_OVERFLOW_UNCONNECTED),
        .P({NLW_mul_ln700_57_reg_918_reg_P_UNCONNECTED[47:26],mul_ln700_57_reg_918_reg_n_80,mul_ln700_57_reg_918_reg_n_81,mul_ln700_57_reg_918_reg_n_82,mul_ln700_57_reg_918_reg_n_83,mul_ln700_57_reg_918_reg_n_84,mul_ln700_57_reg_918_reg_n_85,mul_ln700_57_reg_918_reg_n_86,mul_ln700_57_reg_918_reg_n_87,mul_ln700_57_reg_918_reg_n_88,mul_ln700_57_reg_918_reg_n_89,mul_ln700_57_reg_918_reg_n_90,mul_ln700_57_reg_918_reg_n_91,mul_ln700_57_reg_918_reg_n_92,mul_ln700_57_reg_918_reg_n_93,mul_ln700_57_reg_918_reg_n_94,mul_ln700_57_reg_918_reg_n_95,mul_ln700_57_reg_918_reg_n_96,mul_ln700_57_reg_918_reg_n_97,mul_ln700_57_reg_918_reg_n_98,mul_ln700_57_reg_918_reg_n_99,mul_ln700_57_reg_918_reg_n_100,mul_ln700_57_reg_918_reg_n_101,mul_ln700_57_reg_918_reg_n_102,mul_ln700_57_reg_918_reg_n_103,mul_ln700_57_reg_918_reg_n_104,mul_ln700_57_reg_918_reg_n_105}),
        .PATTERNBDETECT(NLW_mul_ln700_57_reg_918_reg_PATTERNBDETECT_UNCONNECTED),
        .PATTERNDETECT(NLW_mul_ln700_57_reg_918_reg_PATTERNDETECT_UNCONNECTED),
        .PCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .PCOUT(NLW_mul_ln700_57_reg_918_reg_PCOUT_UNCONNECTED[47:0]),
        .RSTA(1'b0),
        .RSTALLCARRYIN(1'b0),
        .RSTALUMODE(1'b0),
        .RSTB(1'b0),
        .RSTC(1'b0),
        .RSTCTRL(1'b0),
        .RSTD(1'b0),
        .RSTINMODE(1'b0),
        .RSTM(1'b0),
        .RSTP(1'b0),
        .UNDERFLOW(NLW_mul_ln700_57_reg_918_reg_UNDERFLOW_UNCONNECTED));
  DSP48E1 #(
    .ACASCREG(2),
    .ADREG(1),
    .ALUMODEREG(0),
    .AREG(2),
    .AUTORESET_PATDET("NO_RESET"),
    .A_INPUT("DIRECT"),
    .BCASCREG(0),
    .BREG(0),
    .B_INPUT("DIRECT"),
    .CARRYINREG(0),
    .CARRYINSELREG(0),
    .CREG(0),
    .DREG(1),
    .INMODEREG(0),
    .MASK(48'h3FFFFFFFFFFF),
    .MREG(0),
    .OPMODEREG(0),
    .PATTERN(48'h000000000000),
    .PREG(1),
    .SEL_MASK("MASK"),
    .SEL_PATTERN("PATTERN"),
    .USE_DPORT("FALSE"),
    .USE_MULT("MULTIPLY"),
    .USE_PATTERN_DETECT("NO_PATDET"),
    .USE_SIMD("ONE48")) 
    mul_ln700_58_reg_923_reg
       (.A({shift_reg_V_1[15],shift_reg_V_1[15],shift_reg_V_1[15],shift_reg_V_1[15],shift_reg_V_1[15],shift_reg_V_1[15],shift_reg_V_1[15],shift_reg_V_1[15],shift_reg_V_1[15],shift_reg_V_1[15],shift_reg_V_1[15],shift_reg_V_1[15],shift_reg_V_1[15],shift_reg_V_1[15],shift_reg_V_1}),
        .ACIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .ACOUT(NLW_mul_ln700_58_reg_923_reg_ACOUT_UNCONNECTED[29:0]),
        .ALUMODE({1'b0,1'b0,1'b0,1'b0}),
        .B({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b0,1'b0,1'b0,1'b0,1'b1,1'b1,1'b0,1'b1,1'b1}),
        .BCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .BCOUT(NLW_mul_ln700_58_reg_923_reg_BCOUT_UNCONNECTED[17:0]),
        .C({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .CARRYCASCIN(1'b0),
        .CARRYCASCOUT(NLW_mul_ln700_58_reg_923_reg_CARRYCASCOUT_UNCONNECTED),
        .CARRYIN(1'b0),
        .CARRYINSEL({1'b0,1'b0,1'b0}),
        .CARRYOUT(NLW_mul_ln700_58_reg_923_reg_CARRYOUT_UNCONNECTED[3:0]),
        .CEA1(fir_filter_a_U0_ap_start),
        .CEA2(fir_filter_a_U0_ap_start),
        .CEAD(1'b0),
        .CEALUMODE(1'b0),
        .CEB1(1'b0),
        .CEB2(1'b0),
        .CEC(1'b0),
        .CECARRYIN(1'b0),
        .CECTRL(1'b0),
        .CED(1'b0),
        .CEINMODE(1'b0),
        .CEM(1'b0),
        .CEP(1'b1),
        .CLK(ap_clk),
        .D({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .INMODE({1'b0,1'b0,1'b0,1'b0,1'b0}),
        .MULTSIGNIN(1'b0),
        .MULTSIGNOUT(NLW_mul_ln700_58_reg_923_reg_MULTSIGNOUT_UNCONNECTED),
        .OPMODE({1'b0,1'b0,1'b0,1'b0,1'b1,1'b0,1'b1}),
        .OVERFLOW(NLW_mul_ln700_58_reg_923_reg_OVERFLOW_UNCONNECTED),
        .P({NLW_mul_ln700_58_reg_923_reg_P_UNCONNECTED[47:26],mul_ln700_58_reg_923_reg_n_80,mul_ln700_58_reg_923_reg_n_81,mul_ln700_58_reg_923_reg_n_82,mul_ln700_58_reg_923_reg_n_83,mul_ln700_58_reg_923_reg_n_84,mul_ln700_58_reg_923_reg_n_85,mul_ln700_58_reg_923_reg_n_86,mul_ln700_58_reg_923_reg_n_87,mul_ln700_58_reg_923_reg_n_88,mul_ln700_58_reg_923_reg_n_89,mul_ln700_58_reg_923_reg_n_90,mul_ln700_58_reg_923_reg_n_91,mul_ln700_58_reg_923_reg_n_92,mul_ln700_58_reg_923_reg_n_93,mul_ln700_58_reg_923_reg_n_94,mul_ln700_58_reg_923_reg_n_95,mul_ln700_58_reg_923_reg_n_96,mul_ln700_58_reg_923_reg_n_97,mul_ln700_58_reg_923_reg_n_98,mul_ln700_58_reg_923_reg_n_99,mul_ln700_58_reg_923_reg_n_100,mul_ln700_58_reg_923_reg_n_101,mul_ln700_58_reg_923_reg_n_102,mul_ln700_58_reg_923_reg_n_103,mul_ln700_58_reg_923_reg_n_104,mul_ln700_58_reg_923_reg_n_105}),
        .PATTERNBDETECT(NLW_mul_ln700_58_reg_923_reg_PATTERNBDETECT_UNCONNECTED),
        .PATTERNDETECT(NLW_mul_ln700_58_reg_923_reg_PATTERNDETECT_UNCONNECTED),
        .PCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .PCOUT(NLW_mul_ln700_58_reg_923_reg_PCOUT_UNCONNECTED[47:0]),
        .RSTA(1'b0),
        .RSTALLCARRYIN(1'b0),
        .RSTALUMODE(1'b0),
        .RSTB(1'b0),
        .RSTC(1'b0),
        .RSTCTRL(1'b0),
        .RSTD(1'b0),
        .RSTINMODE(1'b0),
        .RSTM(1'b0),
        .RSTP(1'b0),
        .UNDERFLOW(NLW_mul_ln700_58_reg_923_reg_UNDERFLOW_UNCONNECTED));
  DSP48E1 #(
    .ACASCREG(1),
    .ADREG(1),
    .ALUMODEREG(0),
    .AREG(1),
    .AUTORESET_PATDET("NO_RESET"),
    .A_INPUT("DIRECT"),
    .BCASCREG(0),
    .BREG(0),
    .B_INPUT("DIRECT"),
    .CARRYINREG(0),
    .CARRYINSELREG(0),
    .CREG(0),
    .DREG(1),
    .INMODEREG(0),
    .MASK(48'h3FFFFFFFFFFF),
    .MREG(0),
    .OPMODEREG(0),
    .PATTERN(48'h000000000000),
    .PREG(1),
    .SEL_MASK("MASK"),
    .SEL_PATTERN("PATTERN"),
    .USE_DPORT("FALSE"),
    .USE_MULT("MULTIPLY"),
    .USE_PATTERN_DETECT("NO_PATDET"),
    .USE_SIMD("ONE48")) 
    mul_ln700_59_reg_928_reg
       (.A({shift_reg_V_1[15],shift_reg_V_1[15],shift_reg_V_1[15],shift_reg_V_1[15],shift_reg_V_1[15],shift_reg_V_1[15],shift_reg_V_1[15],shift_reg_V_1[15],shift_reg_V_1[15],shift_reg_V_1[15],shift_reg_V_1[15],shift_reg_V_1[15],shift_reg_V_1[15],shift_reg_V_1[15],shift_reg_V_1}),
        .ACIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .ACOUT({mul_ln700_59_reg_928_reg_n_24,mul_ln700_59_reg_928_reg_n_25,mul_ln700_59_reg_928_reg_n_26,mul_ln700_59_reg_928_reg_n_27,mul_ln700_59_reg_928_reg_n_28,mul_ln700_59_reg_928_reg_n_29,mul_ln700_59_reg_928_reg_n_30,mul_ln700_59_reg_928_reg_n_31,mul_ln700_59_reg_928_reg_n_32,mul_ln700_59_reg_928_reg_n_33,mul_ln700_59_reg_928_reg_n_34,mul_ln700_59_reg_928_reg_n_35,mul_ln700_59_reg_928_reg_n_36,mul_ln700_59_reg_928_reg_n_37,mul_ln700_59_reg_928_reg_n_38,mul_ln700_59_reg_928_reg_n_39,mul_ln700_59_reg_928_reg_n_40,mul_ln700_59_reg_928_reg_n_41,mul_ln700_59_reg_928_reg_n_42,mul_ln700_59_reg_928_reg_n_43,mul_ln700_59_reg_928_reg_n_44,mul_ln700_59_reg_928_reg_n_45,mul_ln700_59_reg_928_reg_n_46,mul_ln700_59_reg_928_reg_n_47,mul_ln700_59_reg_928_reg_n_48,mul_ln700_59_reg_928_reg_n_49,mul_ln700_59_reg_928_reg_n_50,mul_ln700_59_reg_928_reg_n_51,mul_ln700_59_reg_928_reg_n_52,mul_ln700_59_reg_928_reg_n_53}),
        .ALUMODE({1'b0,1'b0,1'b0,1'b0}),
        .B({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b0,1'b1,1'b1,1'b1,1'b0,1'b1,1'b0,1'b1,1'b1,1'b0}),
        .BCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .BCOUT(NLW_mul_ln700_59_reg_928_reg_BCOUT_UNCONNECTED[17:0]),
        .C({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .CARRYCASCIN(1'b0),
        .CARRYCASCOUT(NLW_mul_ln700_59_reg_928_reg_CARRYCASCOUT_UNCONNECTED),
        .CARRYIN(1'b0),
        .CARRYINSEL({1'b0,1'b0,1'b0}),
        .CARRYOUT(NLW_mul_ln700_59_reg_928_reg_CARRYOUT_UNCONNECTED[3:0]),
        .CEA1(1'b0),
        .CEA2(fir_filter_a_U0_ap_start),
        .CEAD(1'b0),
        .CEALUMODE(1'b0),
        .CEB1(1'b0),
        .CEB2(1'b0),
        .CEC(1'b0),
        .CECARRYIN(1'b0),
        .CECTRL(1'b0),
        .CED(1'b0),
        .CEINMODE(1'b0),
        .CEM(1'b0),
        .CEP(1'b1),
        .CLK(ap_clk),
        .D({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .INMODE({1'b0,1'b0,1'b0,1'b0,1'b0}),
        .MULTSIGNIN(1'b0),
        .MULTSIGNOUT(NLW_mul_ln700_59_reg_928_reg_MULTSIGNOUT_UNCONNECTED),
        .OPMODE({1'b0,1'b0,1'b0,1'b0,1'b1,1'b0,1'b1}),
        .OVERFLOW(NLW_mul_ln700_59_reg_928_reg_OVERFLOW_UNCONNECTED),
        .P({NLW_mul_ln700_59_reg_928_reg_P_UNCONNECTED[47:27],mul_ln700_59_reg_928_reg__0[31],mul_ln700_59_reg_928_reg__0[25:1],mul_ln700_59_reg_928_reg_n_105}),
        .PATTERNBDETECT(NLW_mul_ln700_59_reg_928_reg_PATTERNBDETECT_UNCONNECTED),
        .PATTERNDETECT(NLW_mul_ln700_59_reg_928_reg_PATTERNDETECT_UNCONNECTED),
        .PCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .PCOUT(NLW_mul_ln700_59_reg_928_reg_PCOUT_UNCONNECTED[47:0]),
        .RSTA(1'b0),
        .RSTALLCARRYIN(1'b0),
        .RSTALUMODE(1'b0),
        .RSTB(1'b0),
        .RSTC(1'b0),
        .RSTCTRL(1'b0),
        .RSTD(1'b0),
        .RSTINMODE(1'b0),
        .RSTM(1'b0),
        .RSTP(1'b0),
        .UNDERFLOW(NLW_mul_ln700_59_reg_928_reg_UNDERFLOW_UNCONNECTED));
  (* METHODOLOGY_DRC_VIOS = "{SYNTH-12 {cell *THIS*}}" *) 
  DSP48E1 #(
    .ACASCREG(0),
    .ADREG(1),
    .ALUMODEREG(0),
    .AREG(0),
    .AUTORESET_PATDET("NO_RESET"),
    .A_INPUT("DIRECT"),
    .BCASCREG(0),
    .BREG(0),
    .B_INPUT("DIRECT"),
    .CARRYINREG(0),
    .CARRYINSELREG(0),
    .CREG(0),
    .DREG(1),
    .INMODEREG(0),
    .MASK(48'h3FFFFFFFFFFF),
    .MREG(0),
    .OPMODEREG(0),
    .PATTERN(48'h000000000000),
    .PREG(1),
    .SEL_MASK("MASK"),
    .SEL_PATTERN("PATTERN"),
    .USE_DPORT("FALSE"),
    .USE_MULT("MULTIPLY"),
    .USE_PATTERN_DETECT("NO_PATDET"),
    .USE_SIMD("ONE48")) 
    mul_ln700_62_reg_943_reg
       (.A({extLd_loc_channel[15],extLd_loc_channel[15],extLd_loc_channel[15],extLd_loc_channel[15],extLd_loc_channel[15],extLd_loc_channel[15],extLd_loc_channel[15],extLd_loc_channel[15],extLd_loc_channel[15],extLd_loc_channel[15],extLd_loc_channel[15],extLd_loc_channel[15],extLd_loc_channel[15],extLd_loc_channel[15],extLd_loc_channel}),
        .ACIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .ACOUT(NLW_mul_ln700_62_reg_943_reg_ACOUT_UNCONNECTED[29:0]),
        .ALUMODE({1'b0,1'b0,1'b0,1'b0}),
        .B({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b0,1'b0,1'b0,1'b1,1'b0,1'b0,1'b1,1'b1,1'b1}),
        .BCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .BCOUT(NLW_mul_ln700_62_reg_943_reg_BCOUT_UNCONNECTED[17:0]),
        .C({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .CARRYCASCIN(1'b0),
        .CARRYCASCOUT(NLW_mul_ln700_62_reg_943_reg_CARRYCASCOUT_UNCONNECTED),
        .CARRYIN(1'b0),
        .CARRYINSEL({1'b0,1'b0,1'b0}),
        .CARRYOUT(NLW_mul_ln700_62_reg_943_reg_CARRYOUT_UNCONNECTED[3:0]),
        .CEA1(1'b0),
        .CEA2(1'b0),
        .CEAD(1'b0),
        .CEALUMODE(1'b0),
        .CEB1(1'b0),
        .CEB2(1'b0),
        .CEC(1'b0),
        .CECARRYIN(1'b0),
        .CECTRL(1'b0),
        .CED(1'b0),
        .CEINMODE(1'b0),
        .CEM(1'b0),
        .CEP(1'b1),
        .CLK(ap_clk),
        .D({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .INMODE({1'b0,1'b0,1'b0,1'b0,1'b0}),
        .MULTSIGNIN(1'b0),
        .MULTSIGNOUT(NLW_mul_ln700_62_reg_943_reg_MULTSIGNOUT_UNCONNECTED),
        .OPMODE({1'b0,1'b0,1'b0,1'b0,1'b1,1'b0,1'b1}),
        .OVERFLOW(NLW_mul_ln700_62_reg_943_reg_OVERFLOW_UNCONNECTED),
        .P({NLW_mul_ln700_62_reg_943_reg_P_UNCONNECTED[47:26],mul_ln700_62_reg_943_reg_n_80,mul_ln700_62_reg_943_reg_n_81,mul_ln700_62_reg_943_reg_n_82,mul_ln700_62_reg_943_reg_n_83,mul_ln700_62_reg_943_reg_n_84,mul_ln700_62_reg_943_reg_n_85,mul_ln700_62_reg_943_reg_n_86,mul_ln700_62_reg_943_reg_n_87,mul_ln700_62_reg_943_reg_n_88,mul_ln700_62_reg_943_reg_n_89,mul_ln700_62_reg_943_reg_n_90,mul_ln700_62_reg_943_reg_n_91,mul_ln700_62_reg_943_reg_n_92,mul_ln700_62_reg_943_reg_n_93,mul_ln700_62_reg_943_reg_n_94,mul_ln700_62_reg_943_reg_n_95,mul_ln700_62_reg_943_reg_n_96,mul_ln700_62_reg_943_reg_n_97,mul_ln700_62_reg_943_reg_n_98,mul_ln700_62_reg_943_reg_n_99,mul_ln700_62_reg_943_reg_n_100,mul_ln700_62_reg_943_reg_n_101,mul_ln700_62_reg_943_reg_n_102,mul_ln700_62_reg_943_reg_n_103,mul_ln700_62_reg_943_reg_n_104,mul_ln700_62_reg_943_reg_n_105}),
        .PATTERNBDETECT(NLW_mul_ln700_62_reg_943_reg_PATTERNBDETECT_UNCONNECTED),
        .PATTERNDETECT(NLW_mul_ln700_62_reg_943_reg_PATTERNDETECT_UNCONNECTED),
        .PCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .PCOUT({mul_ln700_62_reg_943_reg_n_106,mul_ln700_62_reg_943_reg_n_107,mul_ln700_62_reg_943_reg_n_108,mul_ln700_62_reg_943_reg_n_109,mul_ln700_62_reg_943_reg_n_110,mul_ln700_62_reg_943_reg_n_111,mul_ln700_62_reg_943_reg_n_112,mul_ln700_62_reg_943_reg_n_113,mul_ln700_62_reg_943_reg_n_114,mul_ln700_62_reg_943_reg_n_115,mul_ln700_62_reg_943_reg_n_116,mul_ln700_62_reg_943_reg_n_117,mul_ln700_62_reg_943_reg_n_118,mul_ln700_62_reg_943_reg_n_119,mul_ln700_62_reg_943_reg_n_120,mul_ln700_62_reg_943_reg_n_121,mul_ln700_62_reg_943_reg_n_122,mul_ln700_62_reg_943_reg_n_123,mul_ln700_62_reg_943_reg_n_124,mul_ln700_62_reg_943_reg_n_125,mul_ln700_62_reg_943_reg_n_126,mul_ln700_62_reg_943_reg_n_127,mul_ln700_62_reg_943_reg_n_128,mul_ln700_62_reg_943_reg_n_129,mul_ln700_62_reg_943_reg_n_130,mul_ln700_62_reg_943_reg_n_131,mul_ln700_62_reg_943_reg_n_132,mul_ln700_62_reg_943_reg_n_133,mul_ln700_62_reg_943_reg_n_134,mul_ln700_62_reg_943_reg_n_135,mul_ln700_62_reg_943_reg_n_136,mul_ln700_62_reg_943_reg_n_137,mul_ln700_62_reg_943_reg_n_138,mul_ln700_62_reg_943_reg_n_139,mul_ln700_62_reg_943_reg_n_140,mul_ln700_62_reg_943_reg_n_141,mul_ln700_62_reg_943_reg_n_142,mul_ln700_62_reg_943_reg_n_143,mul_ln700_62_reg_943_reg_n_144,mul_ln700_62_reg_943_reg_n_145,mul_ln700_62_reg_943_reg_n_146,mul_ln700_62_reg_943_reg_n_147,mul_ln700_62_reg_943_reg_n_148,mul_ln700_62_reg_943_reg_n_149,mul_ln700_62_reg_943_reg_n_150,mul_ln700_62_reg_943_reg_n_151,mul_ln700_62_reg_943_reg_n_152,mul_ln700_62_reg_943_reg_n_153}),
        .RSTA(1'b0),
        .RSTALLCARRYIN(1'b0),
        .RSTALUMODE(1'b0),
        .RSTB(1'b0),
        .RSTC(1'b0),
        .RSTCTRL(1'b0),
        .RSTD(1'b0),
        .RSTINMODE(1'b0),
        .RSTM(1'b0),
        .RSTP(1'b0),
        .UNDERFLOW(NLW_mul_ln700_62_reg_943_reg_UNDERFLOW_UNCONNECTED));
  DSP48E1 #(
    .ACASCREG(1),
    .ADREG(1),
    .ALUMODEREG(0),
    .AREG(1),
    .AUTORESET_PATDET("NO_RESET"),
    .A_INPUT("CASCADE"),
    .BCASCREG(0),
    .BREG(0),
    .B_INPUT("DIRECT"),
    .CARRYINREG(0),
    .CARRYINSELREG(0),
    .CREG(0),
    .DREG(1),
    .INMODEREG(0),
    .MASK(48'h3FFFFFFFFFFF),
    .MREG(0),
    .OPMODEREG(0),
    .PATTERN(48'h000000000000),
    .PREG(1),
    .SEL_MASK("MASK"),
    .SEL_PATTERN("PATTERN"),
    .USE_DPORT("FALSE"),
    .USE_MULT("MULTIPLY"),
    .USE_PATTERN_DETECT("NO_PATDET"),
    .USE_SIMD("ONE48")) 
    mul_ln700_reg_788_reg
       (.A({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .ACIN({mul_ln700_32_reg_793_reg_n_24,mul_ln700_32_reg_793_reg_n_25,mul_ln700_32_reg_793_reg_n_26,mul_ln700_32_reg_793_reg_n_27,mul_ln700_32_reg_793_reg_n_28,mul_ln700_32_reg_793_reg_n_29,mul_ln700_32_reg_793_reg_n_30,mul_ln700_32_reg_793_reg_n_31,mul_ln700_32_reg_793_reg_n_32,mul_ln700_32_reg_793_reg_n_33,mul_ln700_32_reg_793_reg_n_34,mul_ln700_32_reg_793_reg_n_35,mul_ln700_32_reg_793_reg_n_36,mul_ln700_32_reg_793_reg_n_37,mul_ln700_32_reg_793_reg_n_38,mul_ln700_32_reg_793_reg_n_39,mul_ln700_32_reg_793_reg_n_40,mul_ln700_32_reg_793_reg_n_41,mul_ln700_32_reg_793_reg_n_42,mul_ln700_32_reg_793_reg_n_43,mul_ln700_32_reg_793_reg_n_44,mul_ln700_32_reg_793_reg_n_45,mul_ln700_32_reg_793_reg_n_46,mul_ln700_32_reg_793_reg_n_47,mul_ln700_32_reg_793_reg_n_48,mul_ln700_32_reg_793_reg_n_49,mul_ln700_32_reg_793_reg_n_50,mul_ln700_32_reg_793_reg_n_51,mul_ln700_32_reg_793_reg_n_52,mul_ln700_32_reg_793_reg_n_53}),
        .ACOUT(NLW_mul_ln700_reg_788_reg_ACOUT_UNCONNECTED[29:0]),
        .ALUMODE({1'b0,1'b0,1'b0,1'b0}),
        .B({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b0,1'b0,1'b0,1'b1,1'b0,1'b0,1'b1,1'b1,1'b1}),
        .BCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .BCOUT(NLW_mul_ln700_reg_788_reg_BCOUT_UNCONNECTED[17:0]),
        .C({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .CARRYCASCIN(1'b0),
        .CARRYCASCOUT(NLW_mul_ln700_reg_788_reg_CARRYCASCOUT_UNCONNECTED),
        .CARRYIN(1'b0),
        .CARRYINSEL({1'b0,1'b0,1'b0}),
        .CARRYOUT(NLW_mul_ln700_reg_788_reg_CARRYOUT_UNCONNECTED[3:0]),
        .CEA1(1'b0),
        .CEA2(fir_filter_a_U0_ap_start),
        .CEAD(1'b0),
        .CEALUMODE(1'b0),
        .CEB1(1'b0),
        .CEB2(1'b0),
        .CEC(1'b0),
        .CECARRYIN(1'b0),
        .CECTRL(1'b0),
        .CED(1'b0),
        .CEINMODE(1'b0),
        .CEM(1'b0),
        .CEP(1'b1),
        .CLK(ap_clk),
        .D({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .INMODE({1'b0,1'b0,1'b0,1'b0,1'b0}),
        .MULTSIGNIN(1'b0),
        .MULTSIGNOUT(NLW_mul_ln700_reg_788_reg_MULTSIGNOUT_UNCONNECTED),
        .OPMODE({1'b0,1'b0,1'b0,1'b0,1'b1,1'b0,1'b1}),
        .OVERFLOW(NLW_mul_ln700_reg_788_reg_OVERFLOW_UNCONNECTED),
        .P({NLW_mul_ln700_reg_788_reg_P_UNCONNECTED[47:26],mul_ln700_reg_788_reg_n_80,mul_ln700_reg_788_reg_n_81,mul_ln700_reg_788_reg_n_82,mul_ln700_reg_788_reg_n_83,mul_ln700_reg_788_reg_n_84,mul_ln700_reg_788_reg_n_85,mul_ln700_reg_788_reg_n_86,mul_ln700_reg_788_reg_n_87,mul_ln700_reg_788_reg_n_88,mul_ln700_reg_788_reg_n_89,mul_ln700_reg_788_reg_n_90,mul_ln700_reg_788_reg_n_91,mul_ln700_reg_788_reg_n_92,mul_ln700_reg_788_reg_n_93,mul_ln700_reg_788_reg_n_94,mul_ln700_reg_788_reg_n_95,mul_ln700_reg_788_reg_n_96,mul_ln700_reg_788_reg_n_97,mul_ln700_reg_788_reg_n_98,mul_ln700_reg_788_reg_n_99,mul_ln700_reg_788_reg_n_100,mul_ln700_reg_788_reg_n_101,mul_ln700_reg_788_reg_n_102,mul_ln700_reg_788_reg_n_103,mul_ln700_reg_788_reg_n_104,mul_ln700_reg_788_reg_n_105}),
        .PATTERNBDETECT(NLW_mul_ln700_reg_788_reg_PATTERNBDETECT_UNCONNECTED),
        .PATTERNDETECT(NLW_mul_ln700_reg_788_reg_PATTERNDETECT_UNCONNECTED),
        .PCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .PCOUT(NLW_mul_ln700_reg_788_reg_PCOUT_UNCONNECTED[47:0]),
        .RSTA(1'b0),
        .RSTALLCARRYIN(1'b0),
        .RSTALUMODE(1'b0),
        .RSTB(1'b0),
        .RSTC(1'b0),
        .RSTCTRL(1'b0),
        .RSTD(1'b0),
        .RSTINMODE(1'b0),
        .RSTM(1'b0),
        .RSTP(1'b0),
        .UNDERFLOW(NLW_mul_ln700_reg_788_reg_UNDERFLOW_UNCONNECTED));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_0_reg[0] 
       (.C(ap_clk),
        .CE(fir_filter_a_U0_ap_start),
        .D(extLd_loc_channel[0]),
        .Q(shift_reg_V_0[0]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_0_reg[10] 
       (.C(ap_clk),
        .CE(fir_filter_a_U0_ap_start),
        .D(extLd_loc_channel[10]),
        .Q(shift_reg_V_0[10]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_0_reg[11] 
       (.C(ap_clk),
        .CE(fir_filter_a_U0_ap_start),
        .D(extLd_loc_channel[11]),
        .Q(shift_reg_V_0[11]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_0_reg[12] 
       (.C(ap_clk),
        .CE(fir_filter_a_U0_ap_start),
        .D(extLd_loc_channel[12]),
        .Q(shift_reg_V_0[12]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_0_reg[13] 
       (.C(ap_clk),
        .CE(fir_filter_a_U0_ap_start),
        .D(extLd_loc_channel[13]),
        .Q(shift_reg_V_0[13]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_0_reg[14] 
       (.C(ap_clk),
        .CE(fir_filter_a_U0_ap_start),
        .D(extLd_loc_channel[14]),
        .Q(shift_reg_V_0[14]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_0_reg[15] 
       (.C(ap_clk),
        .CE(fir_filter_a_U0_ap_start),
        .D(extLd_loc_channel[15]),
        .Q(shift_reg_V_0[15]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_0_reg[1] 
       (.C(ap_clk),
        .CE(fir_filter_a_U0_ap_start),
        .D(extLd_loc_channel[1]),
        .Q(shift_reg_V_0[1]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_0_reg[2] 
       (.C(ap_clk),
        .CE(fir_filter_a_U0_ap_start),
        .D(extLd_loc_channel[2]),
        .Q(shift_reg_V_0[2]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_0_reg[3] 
       (.C(ap_clk),
        .CE(fir_filter_a_U0_ap_start),
        .D(extLd_loc_channel[3]),
        .Q(shift_reg_V_0[3]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_0_reg[4] 
       (.C(ap_clk),
        .CE(fir_filter_a_U0_ap_start),
        .D(extLd_loc_channel[4]),
        .Q(shift_reg_V_0[4]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_0_reg[5] 
       (.C(ap_clk),
        .CE(fir_filter_a_U0_ap_start),
        .D(extLd_loc_channel[5]),
        .Q(shift_reg_V_0[5]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_0_reg[6] 
       (.C(ap_clk),
        .CE(fir_filter_a_U0_ap_start),
        .D(extLd_loc_channel[6]),
        .Q(shift_reg_V_0[6]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_0_reg[7] 
       (.C(ap_clk),
        .CE(fir_filter_a_U0_ap_start),
        .D(extLd_loc_channel[7]),
        .Q(shift_reg_V_0[7]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_0_reg[8] 
       (.C(ap_clk),
        .CE(fir_filter_a_U0_ap_start),
        .D(extLd_loc_channel[8]),
        .Q(shift_reg_V_0[8]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_0_reg[9] 
       (.C(ap_clk),
        .CE(fir_filter_a_U0_ap_start),
        .D(extLd_loc_channel[9]),
        .Q(shift_reg_V_0[9]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_1_reg[0] 
       (.C(ap_clk),
        .CE(fir_filter_a_U0_ap_start),
        .D(shift_reg_V_0[0]),
        .Q(shift_reg_V_1[0]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_1_reg[10] 
       (.C(ap_clk),
        .CE(fir_filter_a_U0_ap_start),
        .D(shift_reg_V_0[10]),
        .Q(shift_reg_V_1[10]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_1_reg[11] 
       (.C(ap_clk),
        .CE(fir_filter_a_U0_ap_start),
        .D(shift_reg_V_0[11]),
        .Q(shift_reg_V_1[11]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_1_reg[12] 
       (.C(ap_clk),
        .CE(fir_filter_a_U0_ap_start),
        .D(shift_reg_V_0[12]),
        .Q(shift_reg_V_1[12]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_1_reg[13] 
       (.C(ap_clk),
        .CE(fir_filter_a_U0_ap_start),
        .D(shift_reg_V_0[13]),
        .Q(shift_reg_V_1[13]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_1_reg[14] 
       (.C(ap_clk),
        .CE(fir_filter_a_U0_ap_start),
        .D(shift_reg_V_0[14]),
        .Q(shift_reg_V_1[14]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_1_reg[15] 
       (.C(ap_clk),
        .CE(fir_filter_a_U0_ap_start),
        .D(shift_reg_V_0[15]),
        .Q(shift_reg_V_1[15]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_1_reg[1] 
       (.C(ap_clk),
        .CE(fir_filter_a_U0_ap_start),
        .D(shift_reg_V_0[1]),
        .Q(shift_reg_V_1[1]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_1_reg[2] 
       (.C(ap_clk),
        .CE(fir_filter_a_U0_ap_start),
        .D(shift_reg_V_0[2]),
        .Q(shift_reg_V_1[2]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_1_reg[3] 
       (.C(ap_clk),
        .CE(fir_filter_a_U0_ap_start),
        .D(shift_reg_V_0[3]),
        .Q(shift_reg_V_1[3]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_1_reg[4] 
       (.C(ap_clk),
        .CE(fir_filter_a_U0_ap_start),
        .D(shift_reg_V_0[4]),
        .Q(shift_reg_V_1[4]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_1_reg[5] 
       (.C(ap_clk),
        .CE(fir_filter_a_U0_ap_start),
        .D(shift_reg_V_0[5]),
        .Q(shift_reg_V_1[5]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_1_reg[6] 
       (.C(ap_clk),
        .CE(fir_filter_a_U0_ap_start),
        .D(shift_reg_V_0[6]),
        .Q(shift_reg_V_1[6]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_1_reg[7] 
       (.C(ap_clk),
        .CE(fir_filter_a_U0_ap_start),
        .D(shift_reg_V_0[7]),
        .Q(shift_reg_V_1[7]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_1_reg[8] 
       (.C(ap_clk),
        .CE(fir_filter_a_U0_ap_start),
        .D(shift_reg_V_0[8]),
        .Q(shift_reg_V_1[8]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_1_reg[9] 
       (.C(ap_clk),
        .CE(fir_filter_a_U0_ap_start),
        .D(shift_reg_V_0[9]),
        .Q(shift_reg_V_1[9]),
        .R(1'b0));
  (* srl_bus_name = "inst/\fir_filter_a_U0/shift_reg_V_3_reg " *) 
  (* srl_name = "inst/\fir_filter_a_U0/shift_reg_V_3_reg[0]_srl2 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \shift_reg_V_3_reg[0]_srl2 
       (.A0(1'b1),
        .A1(1'b0),
        .A2(1'b0),
        .A3(1'b0),
        .CE(fir_filter_a_U0_ap_start),
        .CLK(ap_clk),
        .D(shift_reg_V_1[0]),
        .Q(\shift_reg_V_3_reg[0]_srl2_n_0 ));
  (* srl_bus_name = "inst/\fir_filter_a_U0/shift_reg_V_3_reg " *) 
  (* srl_name = "inst/\fir_filter_a_U0/shift_reg_V_3_reg[10]_srl2 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \shift_reg_V_3_reg[10]_srl2 
       (.A0(1'b1),
        .A1(1'b0),
        .A2(1'b0),
        .A3(1'b0),
        .CE(fir_filter_a_U0_ap_start),
        .CLK(ap_clk),
        .D(shift_reg_V_1[10]),
        .Q(\shift_reg_V_3_reg[10]_srl2_n_0 ));
  (* srl_bus_name = "inst/\fir_filter_a_U0/shift_reg_V_3_reg " *) 
  (* srl_name = "inst/\fir_filter_a_U0/shift_reg_V_3_reg[11]_srl2 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \shift_reg_V_3_reg[11]_srl2 
       (.A0(1'b1),
        .A1(1'b0),
        .A2(1'b0),
        .A3(1'b0),
        .CE(fir_filter_a_U0_ap_start),
        .CLK(ap_clk),
        .D(shift_reg_V_1[11]),
        .Q(\shift_reg_V_3_reg[11]_srl2_n_0 ));
  (* srl_bus_name = "inst/\fir_filter_a_U0/shift_reg_V_3_reg " *) 
  (* srl_name = "inst/\fir_filter_a_U0/shift_reg_V_3_reg[12]_srl2 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \shift_reg_V_3_reg[12]_srl2 
       (.A0(1'b1),
        .A1(1'b0),
        .A2(1'b0),
        .A3(1'b0),
        .CE(fir_filter_a_U0_ap_start),
        .CLK(ap_clk),
        .D(shift_reg_V_1[12]),
        .Q(\shift_reg_V_3_reg[12]_srl2_n_0 ));
  (* srl_bus_name = "inst/\fir_filter_a_U0/shift_reg_V_3_reg " *) 
  (* srl_name = "inst/\fir_filter_a_U0/shift_reg_V_3_reg[13]_srl2 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \shift_reg_V_3_reg[13]_srl2 
       (.A0(1'b1),
        .A1(1'b0),
        .A2(1'b0),
        .A3(1'b0),
        .CE(fir_filter_a_U0_ap_start),
        .CLK(ap_clk),
        .D(shift_reg_V_1[13]),
        .Q(\shift_reg_V_3_reg[13]_srl2_n_0 ));
  (* srl_bus_name = "inst/\fir_filter_a_U0/shift_reg_V_3_reg " *) 
  (* srl_name = "inst/\fir_filter_a_U0/shift_reg_V_3_reg[14]_srl2 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \shift_reg_V_3_reg[14]_srl2 
       (.A0(1'b1),
        .A1(1'b0),
        .A2(1'b0),
        .A3(1'b0),
        .CE(fir_filter_a_U0_ap_start),
        .CLK(ap_clk),
        .D(shift_reg_V_1[14]),
        .Q(\shift_reg_V_3_reg[14]_srl2_n_0 ));
  (* srl_bus_name = "inst/\fir_filter_a_U0/shift_reg_V_3_reg " *) 
  (* srl_name = "inst/\fir_filter_a_U0/shift_reg_V_3_reg[15]_srl2 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \shift_reg_V_3_reg[15]_srl2 
       (.A0(1'b1),
        .A1(1'b0),
        .A2(1'b0),
        .A3(1'b0),
        .CE(fir_filter_a_U0_ap_start),
        .CLK(ap_clk),
        .D(shift_reg_V_1[15]),
        .Q(\shift_reg_V_3_reg[15]_srl2_n_0 ));
  (* srl_bus_name = "inst/\fir_filter_a_U0/shift_reg_V_3_reg " *) 
  (* srl_name = "inst/\fir_filter_a_U0/shift_reg_V_3_reg[1]_srl2 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \shift_reg_V_3_reg[1]_srl2 
       (.A0(1'b1),
        .A1(1'b0),
        .A2(1'b0),
        .A3(1'b0),
        .CE(fir_filter_a_U0_ap_start),
        .CLK(ap_clk),
        .D(shift_reg_V_1[1]),
        .Q(\shift_reg_V_3_reg[1]_srl2_n_0 ));
  (* srl_bus_name = "inst/\fir_filter_a_U0/shift_reg_V_3_reg " *) 
  (* srl_name = "inst/\fir_filter_a_U0/shift_reg_V_3_reg[2]_srl2 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \shift_reg_V_3_reg[2]_srl2 
       (.A0(1'b1),
        .A1(1'b0),
        .A2(1'b0),
        .A3(1'b0),
        .CE(fir_filter_a_U0_ap_start),
        .CLK(ap_clk),
        .D(shift_reg_V_1[2]),
        .Q(\shift_reg_V_3_reg[2]_srl2_n_0 ));
  (* srl_bus_name = "inst/\fir_filter_a_U0/shift_reg_V_3_reg " *) 
  (* srl_name = "inst/\fir_filter_a_U0/shift_reg_V_3_reg[3]_srl2 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \shift_reg_V_3_reg[3]_srl2 
       (.A0(1'b1),
        .A1(1'b0),
        .A2(1'b0),
        .A3(1'b0),
        .CE(fir_filter_a_U0_ap_start),
        .CLK(ap_clk),
        .D(shift_reg_V_1[3]),
        .Q(\shift_reg_V_3_reg[3]_srl2_n_0 ));
  (* srl_bus_name = "inst/\fir_filter_a_U0/shift_reg_V_3_reg " *) 
  (* srl_name = "inst/\fir_filter_a_U0/shift_reg_V_3_reg[4]_srl2 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \shift_reg_V_3_reg[4]_srl2 
       (.A0(1'b1),
        .A1(1'b0),
        .A2(1'b0),
        .A3(1'b0),
        .CE(fir_filter_a_U0_ap_start),
        .CLK(ap_clk),
        .D(shift_reg_V_1[4]),
        .Q(\shift_reg_V_3_reg[4]_srl2_n_0 ));
  (* srl_bus_name = "inst/\fir_filter_a_U0/shift_reg_V_3_reg " *) 
  (* srl_name = "inst/\fir_filter_a_U0/shift_reg_V_3_reg[5]_srl2 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \shift_reg_V_3_reg[5]_srl2 
       (.A0(1'b1),
        .A1(1'b0),
        .A2(1'b0),
        .A3(1'b0),
        .CE(fir_filter_a_U0_ap_start),
        .CLK(ap_clk),
        .D(shift_reg_V_1[5]),
        .Q(\shift_reg_V_3_reg[5]_srl2_n_0 ));
  (* srl_bus_name = "inst/\fir_filter_a_U0/shift_reg_V_3_reg " *) 
  (* srl_name = "inst/\fir_filter_a_U0/shift_reg_V_3_reg[6]_srl2 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \shift_reg_V_3_reg[6]_srl2 
       (.A0(1'b1),
        .A1(1'b0),
        .A2(1'b0),
        .A3(1'b0),
        .CE(fir_filter_a_U0_ap_start),
        .CLK(ap_clk),
        .D(shift_reg_V_1[6]),
        .Q(\shift_reg_V_3_reg[6]_srl2_n_0 ));
  (* srl_bus_name = "inst/\fir_filter_a_U0/shift_reg_V_3_reg " *) 
  (* srl_name = "inst/\fir_filter_a_U0/shift_reg_V_3_reg[7]_srl2 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \shift_reg_V_3_reg[7]_srl2 
       (.A0(1'b1),
        .A1(1'b0),
        .A2(1'b0),
        .A3(1'b0),
        .CE(fir_filter_a_U0_ap_start),
        .CLK(ap_clk),
        .D(shift_reg_V_1[7]),
        .Q(\shift_reg_V_3_reg[7]_srl2_n_0 ));
  (* srl_bus_name = "inst/\fir_filter_a_U0/shift_reg_V_3_reg " *) 
  (* srl_name = "inst/\fir_filter_a_U0/shift_reg_V_3_reg[8]_srl2 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \shift_reg_V_3_reg[8]_srl2 
       (.A0(1'b1),
        .A1(1'b0),
        .A2(1'b0),
        .A3(1'b0),
        .CE(fir_filter_a_U0_ap_start),
        .CLK(ap_clk),
        .D(shift_reg_V_1[8]),
        .Q(\shift_reg_V_3_reg[8]_srl2_n_0 ));
  (* srl_bus_name = "inst/\fir_filter_a_U0/shift_reg_V_3_reg " *) 
  (* srl_name = "inst/\fir_filter_a_U0/shift_reg_V_3_reg[9]_srl2 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \shift_reg_V_3_reg[9]_srl2 
       (.A0(1'b1),
        .A1(1'b0),
        .A2(1'b0),
        .A3(1'b0),
        .CE(fir_filter_a_U0_ap_start),
        .CLK(ap_clk),
        .D(shift_reg_V_1[9]),
        .Q(\shift_reg_V_3_reg[9]_srl2_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_4_reg[0] 
       (.C(ap_clk),
        .CE(fir_filter_a_U0_ap_start),
        .D(\shift_reg_V_3_reg[0]_srl2_n_0 ),
        .Q(shift_reg_V_4[0]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_4_reg[10] 
       (.C(ap_clk),
        .CE(fir_filter_a_U0_ap_start),
        .D(\shift_reg_V_3_reg[10]_srl2_n_0 ),
        .Q(shift_reg_V_4[10]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_4_reg[11] 
       (.C(ap_clk),
        .CE(fir_filter_a_U0_ap_start),
        .D(\shift_reg_V_3_reg[11]_srl2_n_0 ),
        .Q(shift_reg_V_4[11]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_4_reg[12] 
       (.C(ap_clk),
        .CE(fir_filter_a_U0_ap_start),
        .D(\shift_reg_V_3_reg[12]_srl2_n_0 ),
        .Q(shift_reg_V_4[12]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_4_reg[13] 
       (.C(ap_clk),
        .CE(fir_filter_a_U0_ap_start),
        .D(\shift_reg_V_3_reg[13]_srl2_n_0 ),
        .Q(shift_reg_V_4[13]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_4_reg[14] 
       (.C(ap_clk),
        .CE(fir_filter_a_U0_ap_start),
        .D(\shift_reg_V_3_reg[14]_srl2_n_0 ),
        .Q(shift_reg_V_4[14]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_4_reg[15] 
       (.C(ap_clk),
        .CE(fir_filter_a_U0_ap_start),
        .D(\shift_reg_V_3_reg[15]_srl2_n_0 ),
        .Q(shift_reg_V_4[15]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_4_reg[1] 
       (.C(ap_clk),
        .CE(fir_filter_a_U0_ap_start),
        .D(\shift_reg_V_3_reg[1]_srl2_n_0 ),
        .Q(shift_reg_V_4[1]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_4_reg[2] 
       (.C(ap_clk),
        .CE(fir_filter_a_U0_ap_start),
        .D(\shift_reg_V_3_reg[2]_srl2_n_0 ),
        .Q(shift_reg_V_4[2]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_4_reg[3] 
       (.C(ap_clk),
        .CE(fir_filter_a_U0_ap_start),
        .D(\shift_reg_V_3_reg[3]_srl2_n_0 ),
        .Q(shift_reg_V_4[3]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_4_reg[4] 
       (.C(ap_clk),
        .CE(fir_filter_a_U0_ap_start),
        .D(\shift_reg_V_3_reg[4]_srl2_n_0 ),
        .Q(shift_reg_V_4[4]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_4_reg[5] 
       (.C(ap_clk),
        .CE(fir_filter_a_U0_ap_start),
        .D(\shift_reg_V_3_reg[5]_srl2_n_0 ),
        .Q(shift_reg_V_4[5]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_4_reg[6] 
       (.C(ap_clk),
        .CE(fir_filter_a_U0_ap_start),
        .D(\shift_reg_V_3_reg[6]_srl2_n_0 ),
        .Q(shift_reg_V_4[6]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_4_reg[7] 
       (.C(ap_clk),
        .CE(fir_filter_a_U0_ap_start),
        .D(\shift_reg_V_3_reg[7]_srl2_n_0 ),
        .Q(shift_reg_V_4[7]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_4_reg[8] 
       (.C(ap_clk),
        .CE(fir_filter_a_U0_ap_start),
        .D(\shift_reg_V_3_reg[8]_srl2_n_0 ),
        .Q(shift_reg_V_4[8]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_4_reg[9] 
       (.C(ap_clk),
        .CE(fir_filter_a_U0_ap_start),
        .D(\shift_reg_V_3_reg[9]_srl2_n_0 ),
        .Q(shift_reg_V_4[9]),
        .R(1'b0));
  (* srl_bus_name = "inst/\fir_filter_a_U0/shift_reg_V_7_reg " *) 
  (* srl_name = "inst/\fir_filter_a_U0/shift_reg_V_7_reg[0]_srl3 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \shift_reg_V_7_reg[0]_srl3 
       (.A0(1'b0),
        .A1(1'b1),
        .A2(1'b0),
        .A3(1'b0),
        .CE(fir_filter_a_U0_ap_start),
        .CLK(ap_clk),
        .D(shift_reg_V_4[0]),
        .Q(\shift_reg_V_7_reg[0]_srl3_n_0 ));
  (* srl_bus_name = "inst/\fir_filter_a_U0/shift_reg_V_7_reg " *) 
  (* srl_name = "inst/\fir_filter_a_U0/shift_reg_V_7_reg[10]_srl3 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \shift_reg_V_7_reg[10]_srl3 
       (.A0(1'b0),
        .A1(1'b1),
        .A2(1'b0),
        .A3(1'b0),
        .CE(fir_filter_a_U0_ap_start),
        .CLK(ap_clk),
        .D(shift_reg_V_4[10]),
        .Q(\shift_reg_V_7_reg[10]_srl3_n_0 ));
  (* srl_bus_name = "inst/\fir_filter_a_U0/shift_reg_V_7_reg " *) 
  (* srl_name = "inst/\fir_filter_a_U0/shift_reg_V_7_reg[11]_srl3 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \shift_reg_V_7_reg[11]_srl3 
       (.A0(1'b0),
        .A1(1'b1),
        .A2(1'b0),
        .A3(1'b0),
        .CE(fir_filter_a_U0_ap_start),
        .CLK(ap_clk),
        .D(shift_reg_V_4[11]),
        .Q(\shift_reg_V_7_reg[11]_srl3_n_0 ));
  (* srl_bus_name = "inst/\fir_filter_a_U0/shift_reg_V_7_reg " *) 
  (* srl_name = "inst/\fir_filter_a_U0/shift_reg_V_7_reg[12]_srl3 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \shift_reg_V_7_reg[12]_srl3 
       (.A0(1'b0),
        .A1(1'b1),
        .A2(1'b0),
        .A3(1'b0),
        .CE(fir_filter_a_U0_ap_start),
        .CLK(ap_clk),
        .D(shift_reg_V_4[12]),
        .Q(\shift_reg_V_7_reg[12]_srl3_n_0 ));
  (* srl_bus_name = "inst/\fir_filter_a_U0/shift_reg_V_7_reg " *) 
  (* srl_name = "inst/\fir_filter_a_U0/shift_reg_V_7_reg[13]_srl3 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \shift_reg_V_7_reg[13]_srl3 
       (.A0(1'b0),
        .A1(1'b1),
        .A2(1'b0),
        .A3(1'b0),
        .CE(fir_filter_a_U0_ap_start),
        .CLK(ap_clk),
        .D(shift_reg_V_4[13]),
        .Q(\shift_reg_V_7_reg[13]_srl3_n_0 ));
  (* srl_bus_name = "inst/\fir_filter_a_U0/shift_reg_V_7_reg " *) 
  (* srl_name = "inst/\fir_filter_a_U0/shift_reg_V_7_reg[14]_srl3 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \shift_reg_V_7_reg[14]_srl3 
       (.A0(1'b0),
        .A1(1'b1),
        .A2(1'b0),
        .A3(1'b0),
        .CE(fir_filter_a_U0_ap_start),
        .CLK(ap_clk),
        .D(shift_reg_V_4[14]),
        .Q(\shift_reg_V_7_reg[14]_srl3_n_0 ));
  (* srl_bus_name = "inst/\fir_filter_a_U0/shift_reg_V_7_reg " *) 
  (* srl_name = "inst/\fir_filter_a_U0/shift_reg_V_7_reg[15]_srl3 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \shift_reg_V_7_reg[15]_srl3 
       (.A0(1'b0),
        .A1(1'b1),
        .A2(1'b0),
        .A3(1'b0),
        .CE(fir_filter_a_U0_ap_start),
        .CLK(ap_clk),
        .D(shift_reg_V_4[15]),
        .Q(\shift_reg_V_7_reg[15]_srl3_n_0 ));
  (* srl_bus_name = "inst/\fir_filter_a_U0/shift_reg_V_7_reg " *) 
  (* srl_name = "inst/\fir_filter_a_U0/shift_reg_V_7_reg[1]_srl3 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \shift_reg_V_7_reg[1]_srl3 
       (.A0(1'b0),
        .A1(1'b1),
        .A2(1'b0),
        .A3(1'b0),
        .CE(fir_filter_a_U0_ap_start),
        .CLK(ap_clk),
        .D(shift_reg_V_4[1]),
        .Q(\shift_reg_V_7_reg[1]_srl3_n_0 ));
  (* srl_bus_name = "inst/\fir_filter_a_U0/shift_reg_V_7_reg " *) 
  (* srl_name = "inst/\fir_filter_a_U0/shift_reg_V_7_reg[2]_srl3 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \shift_reg_V_7_reg[2]_srl3 
       (.A0(1'b0),
        .A1(1'b1),
        .A2(1'b0),
        .A3(1'b0),
        .CE(fir_filter_a_U0_ap_start),
        .CLK(ap_clk),
        .D(shift_reg_V_4[2]),
        .Q(\shift_reg_V_7_reg[2]_srl3_n_0 ));
  (* srl_bus_name = "inst/\fir_filter_a_U0/shift_reg_V_7_reg " *) 
  (* srl_name = "inst/\fir_filter_a_U0/shift_reg_V_7_reg[3]_srl3 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \shift_reg_V_7_reg[3]_srl3 
       (.A0(1'b0),
        .A1(1'b1),
        .A2(1'b0),
        .A3(1'b0),
        .CE(fir_filter_a_U0_ap_start),
        .CLK(ap_clk),
        .D(shift_reg_V_4[3]),
        .Q(\shift_reg_V_7_reg[3]_srl3_n_0 ));
  (* srl_bus_name = "inst/\fir_filter_a_U0/shift_reg_V_7_reg " *) 
  (* srl_name = "inst/\fir_filter_a_U0/shift_reg_V_7_reg[4]_srl3 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \shift_reg_V_7_reg[4]_srl3 
       (.A0(1'b0),
        .A1(1'b1),
        .A2(1'b0),
        .A3(1'b0),
        .CE(fir_filter_a_U0_ap_start),
        .CLK(ap_clk),
        .D(shift_reg_V_4[4]),
        .Q(\shift_reg_V_7_reg[4]_srl3_n_0 ));
  (* srl_bus_name = "inst/\fir_filter_a_U0/shift_reg_V_7_reg " *) 
  (* srl_name = "inst/\fir_filter_a_U0/shift_reg_V_7_reg[5]_srl3 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \shift_reg_V_7_reg[5]_srl3 
       (.A0(1'b0),
        .A1(1'b1),
        .A2(1'b0),
        .A3(1'b0),
        .CE(fir_filter_a_U0_ap_start),
        .CLK(ap_clk),
        .D(shift_reg_V_4[5]),
        .Q(\shift_reg_V_7_reg[5]_srl3_n_0 ));
  (* srl_bus_name = "inst/\fir_filter_a_U0/shift_reg_V_7_reg " *) 
  (* srl_name = "inst/\fir_filter_a_U0/shift_reg_V_7_reg[6]_srl3 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \shift_reg_V_7_reg[6]_srl3 
       (.A0(1'b0),
        .A1(1'b1),
        .A2(1'b0),
        .A3(1'b0),
        .CE(fir_filter_a_U0_ap_start),
        .CLK(ap_clk),
        .D(shift_reg_V_4[6]),
        .Q(\shift_reg_V_7_reg[6]_srl3_n_0 ));
  (* srl_bus_name = "inst/\fir_filter_a_U0/shift_reg_V_7_reg " *) 
  (* srl_name = "inst/\fir_filter_a_U0/shift_reg_V_7_reg[7]_srl3 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \shift_reg_V_7_reg[7]_srl3 
       (.A0(1'b0),
        .A1(1'b1),
        .A2(1'b0),
        .A3(1'b0),
        .CE(fir_filter_a_U0_ap_start),
        .CLK(ap_clk),
        .D(shift_reg_V_4[7]),
        .Q(\shift_reg_V_7_reg[7]_srl3_n_0 ));
  (* srl_bus_name = "inst/\fir_filter_a_U0/shift_reg_V_7_reg " *) 
  (* srl_name = "inst/\fir_filter_a_U0/shift_reg_V_7_reg[8]_srl3 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \shift_reg_V_7_reg[8]_srl3 
       (.A0(1'b0),
        .A1(1'b1),
        .A2(1'b0),
        .A3(1'b0),
        .CE(fir_filter_a_U0_ap_start),
        .CLK(ap_clk),
        .D(shift_reg_V_4[8]),
        .Q(\shift_reg_V_7_reg[8]_srl3_n_0 ));
  (* srl_bus_name = "inst/\fir_filter_a_U0/shift_reg_V_7_reg " *) 
  (* srl_name = "inst/\fir_filter_a_U0/shift_reg_V_7_reg[9]_srl3 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \shift_reg_V_7_reg[9]_srl3 
       (.A0(1'b0),
        .A1(1'b1),
        .A2(1'b0),
        .A3(1'b0),
        .CE(fir_filter_a_U0_ap_start),
        .CLK(ap_clk),
        .D(shift_reg_V_4[9]),
        .Q(\shift_reg_V_7_reg[9]_srl3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_8_reg[0] 
       (.C(ap_clk),
        .CE(fir_filter_a_U0_ap_start),
        .D(\shift_reg_V_7_reg[0]_srl3_n_0 ),
        .Q(shift_reg_V_8[0]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_8_reg[10] 
       (.C(ap_clk),
        .CE(fir_filter_a_U0_ap_start),
        .D(\shift_reg_V_7_reg[10]_srl3_n_0 ),
        .Q(shift_reg_V_8[10]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_8_reg[11] 
       (.C(ap_clk),
        .CE(fir_filter_a_U0_ap_start),
        .D(\shift_reg_V_7_reg[11]_srl3_n_0 ),
        .Q(shift_reg_V_8[11]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_8_reg[12] 
       (.C(ap_clk),
        .CE(fir_filter_a_U0_ap_start),
        .D(\shift_reg_V_7_reg[12]_srl3_n_0 ),
        .Q(shift_reg_V_8[12]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_8_reg[13] 
       (.C(ap_clk),
        .CE(fir_filter_a_U0_ap_start),
        .D(\shift_reg_V_7_reg[13]_srl3_n_0 ),
        .Q(shift_reg_V_8[13]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_8_reg[14] 
       (.C(ap_clk),
        .CE(fir_filter_a_U0_ap_start),
        .D(\shift_reg_V_7_reg[14]_srl3_n_0 ),
        .Q(shift_reg_V_8[14]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_8_reg[15] 
       (.C(ap_clk),
        .CE(fir_filter_a_U0_ap_start),
        .D(\shift_reg_V_7_reg[15]_srl3_n_0 ),
        .Q(shift_reg_V_8[15]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_8_reg[1] 
       (.C(ap_clk),
        .CE(fir_filter_a_U0_ap_start),
        .D(\shift_reg_V_7_reg[1]_srl3_n_0 ),
        .Q(shift_reg_V_8[1]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_8_reg[2] 
       (.C(ap_clk),
        .CE(fir_filter_a_U0_ap_start),
        .D(\shift_reg_V_7_reg[2]_srl3_n_0 ),
        .Q(shift_reg_V_8[2]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_8_reg[3] 
       (.C(ap_clk),
        .CE(fir_filter_a_U0_ap_start),
        .D(\shift_reg_V_7_reg[3]_srl3_n_0 ),
        .Q(shift_reg_V_8[3]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_8_reg[4] 
       (.C(ap_clk),
        .CE(fir_filter_a_U0_ap_start),
        .D(\shift_reg_V_7_reg[4]_srl3_n_0 ),
        .Q(shift_reg_V_8[4]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_8_reg[5] 
       (.C(ap_clk),
        .CE(fir_filter_a_U0_ap_start),
        .D(\shift_reg_V_7_reg[5]_srl3_n_0 ),
        .Q(shift_reg_V_8[5]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_8_reg[6] 
       (.C(ap_clk),
        .CE(fir_filter_a_U0_ap_start),
        .D(\shift_reg_V_7_reg[6]_srl3_n_0 ),
        .Q(shift_reg_V_8[6]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_8_reg[7] 
       (.C(ap_clk),
        .CE(fir_filter_a_U0_ap_start),
        .D(\shift_reg_V_7_reg[7]_srl3_n_0 ),
        .Q(shift_reg_V_8[7]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_8_reg[8] 
       (.C(ap_clk),
        .CE(fir_filter_a_U0_ap_start),
        .D(\shift_reg_V_7_reg[8]_srl3_n_0 ),
        .Q(shift_reg_V_8[8]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_8_reg[9] 
       (.C(ap_clk),
        .CE(fir_filter_a_U0_ap_start),
        .D(\shift_reg_V_7_reg[9]_srl3_n_0 ),
        .Q(shift_reg_V_8[9]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_9_reg[0] 
       (.C(ap_clk),
        .CE(fir_filter_a_U0_ap_start),
        .D(shift_reg_V_8[0]),
        .Q(shift_reg_V_9[0]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_9_reg[10] 
       (.C(ap_clk),
        .CE(fir_filter_a_U0_ap_start),
        .D(shift_reg_V_8[10]),
        .Q(shift_reg_V_9[10]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_9_reg[11] 
       (.C(ap_clk),
        .CE(fir_filter_a_U0_ap_start),
        .D(shift_reg_V_8[11]),
        .Q(shift_reg_V_9[11]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_9_reg[12] 
       (.C(ap_clk),
        .CE(fir_filter_a_U0_ap_start),
        .D(shift_reg_V_8[12]),
        .Q(shift_reg_V_9[12]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_9_reg[13] 
       (.C(ap_clk),
        .CE(fir_filter_a_U0_ap_start),
        .D(shift_reg_V_8[13]),
        .Q(shift_reg_V_9[13]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_9_reg[14] 
       (.C(ap_clk),
        .CE(fir_filter_a_U0_ap_start),
        .D(shift_reg_V_8[14]),
        .Q(shift_reg_V_9[14]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_9_reg[15] 
       (.C(ap_clk),
        .CE(fir_filter_a_U0_ap_start),
        .D(shift_reg_V_8[15]),
        .Q(shift_reg_V_9[15]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_9_reg[1] 
       (.C(ap_clk),
        .CE(fir_filter_a_U0_ap_start),
        .D(shift_reg_V_8[1]),
        .Q(shift_reg_V_9[1]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_9_reg[2] 
       (.C(ap_clk),
        .CE(fir_filter_a_U0_ap_start),
        .D(shift_reg_V_8[2]),
        .Q(shift_reg_V_9[2]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_9_reg[3] 
       (.C(ap_clk),
        .CE(fir_filter_a_U0_ap_start),
        .D(shift_reg_V_8[3]),
        .Q(shift_reg_V_9[3]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_9_reg[4] 
       (.C(ap_clk),
        .CE(fir_filter_a_U0_ap_start),
        .D(shift_reg_V_8[4]),
        .Q(shift_reg_V_9[4]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_9_reg[5] 
       (.C(ap_clk),
        .CE(fir_filter_a_U0_ap_start),
        .D(shift_reg_V_8[5]),
        .Q(shift_reg_V_9[5]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_9_reg[6] 
       (.C(ap_clk),
        .CE(fir_filter_a_U0_ap_start),
        .D(shift_reg_V_8[6]),
        .Q(shift_reg_V_9[6]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_9_reg[7] 
       (.C(ap_clk),
        .CE(fir_filter_a_U0_ap_start),
        .D(shift_reg_V_8[7]),
        .Q(shift_reg_V_9[7]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_9_reg[8] 
       (.C(ap_clk),
        .CE(fir_filter_a_U0_ap_start),
        .D(shift_reg_V_8[8]),
        .Q(shift_reg_V_9[8]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_9_reg[9] 
       (.C(ap_clk),
        .CE(fir_filter_a_U0_ap_start),
        .D(shift_reg_V_8[9]),
        .Q(shift_reg_V_9[9]),
        .R(1'b0));
  CARRY4 \y_i_V[0]_INST_0 
       (.CI(1'b0),
        .CO({\y_i_V[0]_INST_0_n_0 ,\y_i_V[0]_INST_0_n_1 ,\y_i_V[0]_INST_0_n_2 ,\y_i_V[0]_INST_0_n_3 }),
        .CYINIT(1'b0),
        .DI({\y_i_V[0]_INST_0_i_1_n_0 ,\y_i_V[0]_INST_0_i_2_n_0 ,\y_i_V[0]_INST_0_i_3_n_0 ,1'b0}),
        .O(y_i_V[3:0]),
        .S({\y_i_V[0]_INST_0_i_4_n_0 ,\y_i_V[0]_INST_0_i_5_n_0 ,\y_i_V[0]_INST_0_i_6_n_0 ,\y_i_V[0]_INST_0_i_7_n_0 }));
  (* HLUTNM = "lutpair79" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \y_i_V[0]_INST_0_i_1 
       (.I0(add_ln700_58_reg_1013[2]),
        .I1(add_ln700_51_reg_1008[2]),
        .I2(add_ln700_44_reg_1003[2]),
        .O(\y_i_V[0]_INST_0_i_1_n_0 ));
  (* HLUTNM = "lutpair78" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \y_i_V[0]_INST_0_i_2 
       (.I0(add_ln700_58_reg_1013[1]),
        .I1(add_ln700_51_reg_1008[1]),
        .I2(add_ln700_44_reg_1003[1]),
        .O(\y_i_V[0]_INST_0_i_2_n_0 ));
  (* HLUTNM = "lutpair77" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \y_i_V[0]_INST_0_i_3 
       (.I0(add_ln700_58_reg_1013[0]),
        .I1(add_ln700_51_reg_1008[0]),
        .I2(add_ln700_44_reg_1003[0]),
        .O(\y_i_V[0]_INST_0_i_3_n_0 ));
  (* HLUTNM = "lutpair80" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \y_i_V[0]_INST_0_i_4 
       (.I0(add_ln700_58_reg_1013[3]),
        .I1(add_ln700_51_reg_1008[3]),
        .I2(add_ln700_44_reg_1003[3]),
        .I3(\y_i_V[0]_INST_0_i_1_n_0 ),
        .O(\y_i_V[0]_INST_0_i_4_n_0 ));
  (* HLUTNM = "lutpair79" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \y_i_V[0]_INST_0_i_5 
       (.I0(add_ln700_58_reg_1013[2]),
        .I1(add_ln700_51_reg_1008[2]),
        .I2(add_ln700_44_reg_1003[2]),
        .I3(\y_i_V[0]_INST_0_i_2_n_0 ),
        .O(\y_i_V[0]_INST_0_i_5_n_0 ));
  (* HLUTNM = "lutpair78" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \y_i_V[0]_INST_0_i_6 
       (.I0(add_ln700_58_reg_1013[1]),
        .I1(add_ln700_51_reg_1008[1]),
        .I2(add_ln700_44_reg_1003[1]),
        .I3(\y_i_V[0]_INST_0_i_3_n_0 ),
        .O(\y_i_V[0]_INST_0_i_6_n_0 ));
  (* HLUTNM = "lutpair77" *) 
  LUT3 #(
    .INIT(8'h96)) 
    \y_i_V[0]_INST_0_i_7 
       (.I0(add_ln700_58_reg_1013[0]),
        .I1(add_ln700_51_reg_1008[0]),
        .I2(add_ln700_44_reg_1003[0]),
        .O(\y_i_V[0]_INST_0_i_7_n_0 ));
  CARRY4 \y_i_V[12]_INST_0 
       (.CI(\y_i_V[8]_INST_0_n_0 ),
        .CO({\y_i_V[12]_INST_0_n_0 ,\y_i_V[12]_INST_0_n_1 ,\y_i_V[12]_INST_0_n_2 ,\y_i_V[12]_INST_0_n_3 }),
        .CYINIT(1'b0),
        .DI({\y_i_V[12]_INST_0_i_1_n_0 ,\y_i_V[12]_INST_0_i_2_n_0 ,\y_i_V[12]_INST_0_i_3_n_0 ,\y_i_V[12]_INST_0_i_4_n_0 }),
        .O(y_i_V[15:12]),
        .S({\y_i_V[12]_INST_0_i_5_n_0 ,\y_i_V[12]_INST_0_i_6_n_0 ,\y_i_V[12]_INST_0_i_7_n_0 ,\y_i_V[12]_INST_0_i_8_n_0 }));
  (* HLUTNM = "lutpair91" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \y_i_V[12]_INST_0_i_1 
       (.I0(add_ln700_58_reg_1013[14]),
        .I1(add_ln700_51_reg_1008[14]),
        .I2(add_ln700_44_reg_1003[14]),
        .O(\y_i_V[12]_INST_0_i_1_n_0 ));
  (* HLUTNM = "lutpair90" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \y_i_V[12]_INST_0_i_2 
       (.I0(add_ln700_58_reg_1013[13]),
        .I1(add_ln700_51_reg_1008[13]),
        .I2(add_ln700_44_reg_1003[13]),
        .O(\y_i_V[12]_INST_0_i_2_n_0 ));
  (* HLUTNM = "lutpair89" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \y_i_V[12]_INST_0_i_3 
       (.I0(add_ln700_58_reg_1013[12]),
        .I1(add_ln700_51_reg_1008[12]),
        .I2(add_ln700_44_reg_1003[12]),
        .O(\y_i_V[12]_INST_0_i_3_n_0 ));
  (* HLUTNM = "lutpair88" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \y_i_V[12]_INST_0_i_4 
       (.I0(add_ln700_58_reg_1013[11]),
        .I1(add_ln700_51_reg_1008[11]),
        .I2(add_ln700_44_reg_1003[11]),
        .O(\y_i_V[12]_INST_0_i_4_n_0 ));
  (* HLUTNM = "lutpair92" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \y_i_V[12]_INST_0_i_5 
       (.I0(add_ln700_58_reg_1013[15]),
        .I1(add_ln700_51_reg_1008[15]),
        .I2(add_ln700_44_reg_1003[15]),
        .I3(\y_i_V[12]_INST_0_i_1_n_0 ),
        .O(\y_i_V[12]_INST_0_i_5_n_0 ));
  (* HLUTNM = "lutpair91" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \y_i_V[12]_INST_0_i_6 
       (.I0(add_ln700_58_reg_1013[14]),
        .I1(add_ln700_51_reg_1008[14]),
        .I2(add_ln700_44_reg_1003[14]),
        .I3(\y_i_V[12]_INST_0_i_2_n_0 ),
        .O(\y_i_V[12]_INST_0_i_6_n_0 ));
  (* HLUTNM = "lutpair90" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \y_i_V[12]_INST_0_i_7 
       (.I0(add_ln700_58_reg_1013[13]),
        .I1(add_ln700_51_reg_1008[13]),
        .I2(add_ln700_44_reg_1003[13]),
        .I3(\y_i_V[12]_INST_0_i_3_n_0 ),
        .O(\y_i_V[12]_INST_0_i_7_n_0 ));
  (* HLUTNM = "lutpair89" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \y_i_V[12]_INST_0_i_8 
       (.I0(add_ln700_58_reg_1013[12]),
        .I1(add_ln700_51_reg_1008[12]),
        .I2(add_ln700_44_reg_1003[12]),
        .I3(\y_i_V[12]_INST_0_i_4_n_0 ),
        .O(\y_i_V[12]_INST_0_i_8_n_0 ));
  CARRY4 \y_i_V[16]_INST_0 
       (.CI(\y_i_V[12]_INST_0_n_0 ),
        .CO({\y_i_V[16]_INST_0_n_0 ,\y_i_V[16]_INST_0_n_1 ,\y_i_V[16]_INST_0_n_2 ,\y_i_V[16]_INST_0_n_3 }),
        .CYINIT(1'b0),
        .DI({\y_i_V[16]_INST_0_i_1_n_0 ,\y_i_V[16]_INST_0_i_2_n_0 ,\y_i_V[16]_INST_0_i_3_n_0 ,\y_i_V[16]_INST_0_i_4_n_0 }),
        .O(y_i_V[19:16]),
        .S({\y_i_V[16]_INST_0_i_5_n_0 ,\y_i_V[16]_INST_0_i_6_n_0 ,\y_i_V[16]_INST_0_i_7_n_0 ,\y_i_V[16]_INST_0_i_8_n_0 }));
  (* HLUTNM = "lutpair95" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \y_i_V[16]_INST_0_i_1 
       (.I0(add_ln700_58_reg_1013[18]),
        .I1(add_ln700_51_reg_1008[18]),
        .I2(add_ln700_44_reg_1003[18]),
        .O(\y_i_V[16]_INST_0_i_1_n_0 ));
  (* HLUTNM = "lutpair94" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \y_i_V[16]_INST_0_i_2 
       (.I0(add_ln700_58_reg_1013[17]),
        .I1(add_ln700_51_reg_1008[17]),
        .I2(add_ln700_44_reg_1003[17]),
        .O(\y_i_V[16]_INST_0_i_2_n_0 ));
  (* HLUTNM = "lutpair93" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \y_i_V[16]_INST_0_i_3 
       (.I0(add_ln700_58_reg_1013[16]),
        .I1(add_ln700_51_reg_1008[16]),
        .I2(add_ln700_44_reg_1003[16]),
        .O(\y_i_V[16]_INST_0_i_3_n_0 ));
  (* HLUTNM = "lutpair92" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \y_i_V[16]_INST_0_i_4 
       (.I0(add_ln700_58_reg_1013[15]),
        .I1(add_ln700_51_reg_1008[15]),
        .I2(add_ln700_44_reg_1003[15]),
        .O(\y_i_V[16]_INST_0_i_4_n_0 ));
  (* HLUTNM = "lutpair96" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \y_i_V[16]_INST_0_i_5 
       (.I0(add_ln700_58_reg_1013[19]),
        .I1(add_ln700_51_reg_1008[19]),
        .I2(add_ln700_44_reg_1003[19]),
        .I3(\y_i_V[16]_INST_0_i_1_n_0 ),
        .O(\y_i_V[16]_INST_0_i_5_n_0 ));
  (* HLUTNM = "lutpair95" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \y_i_V[16]_INST_0_i_6 
       (.I0(add_ln700_58_reg_1013[18]),
        .I1(add_ln700_51_reg_1008[18]),
        .I2(add_ln700_44_reg_1003[18]),
        .I3(\y_i_V[16]_INST_0_i_2_n_0 ),
        .O(\y_i_V[16]_INST_0_i_6_n_0 ));
  (* HLUTNM = "lutpair94" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \y_i_V[16]_INST_0_i_7 
       (.I0(add_ln700_58_reg_1013[17]),
        .I1(add_ln700_51_reg_1008[17]),
        .I2(add_ln700_44_reg_1003[17]),
        .I3(\y_i_V[16]_INST_0_i_3_n_0 ),
        .O(\y_i_V[16]_INST_0_i_7_n_0 ));
  (* HLUTNM = "lutpair93" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \y_i_V[16]_INST_0_i_8 
       (.I0(add_ln700_58_reg_1013[16]),
        .I1(add_ln700_51_reg_1008[16]),
        .I2(add_ln700_44_reg_1003[16]),
        .I3(\y_i_V[16]_INST_0_i_4_n_0 ),
        .O(\y_i_V[16]_INST_0_i_8_n_0 ));
  CARRY4 \y_i_V[20]_INST_0 
       (.CI(\y_i_V[16]_INST_0_n_0 ),
        .CO({\y_i_V[20]_INST_0_n_0 ,\y_i_V[20]_INST_0_n_1 ,\y_i_V[20]_INST_0_n_2 ,\y_i_V[20]_INST_0_n_3 }),
        .CYINIT(1'b0),
        .DI({\y_i_V[20]_INST_0_i_1_n_0 ,\y_i_V[20]_INST_0_i_2_n_0 ,\y_i_V[20]_INST_0_i_3_n_0 ,\y_i_V[20]_INST_0_i_4_n_0 }),
        .O(y_i_V[23:20]),
        .S({\y_i_V[20]_INST_0_i_5_n_0 ,\y_i_V[20]_INST_0_i_6_n_0 ,\y_i_V[20]_INST_0_i_7_n_0 ,\y_i_V[20]_INST_0_i_8_n_0 }));
  (* HLUTNM = "lutpair99" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \y_i_V[20]_INST_0_i_1 
       (.I0(add_ln700_58_reg_1013[22]),
        .I1(add_ln700_51_reg_1008[22]),
        .I2(add_ln700_44_reg_1003[22]),
        .O(\y_i_V[20]_INST_0_i_1_n_0 ));
  (* HLUTNM = "lutpair98" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \y_i_V[20]_INST_0_i_2 
       (.I0(add_ln700_58_reg_1013[21]),
        .I1(add_ln700_51_reg_1008[21]),
        .I2(add_ln700_44_reg_1003[21]),
        .O(\y_i_V[20]_INST_0_i_2_n_0 ));
  (* HLUTNM = "lutpair97" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \y_i_V[20]_INST_0_i_3 
       (.I0(add_ln700_58_reg_1013[20]),
        .I1(add_ln700_51_reg_1008[20]),
        .I2(add_ln700_44_reg_1003[20]),
        .O(\y_i_V[20]_INST_0_i_3_n_0 ));
  (* HLUTNM = "lutpair96" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \y_i_V[20]_INST_0_i_4 
       (.I0(add_ln700_58_reg_1013[19]),
        .I1(add_ln700_51_reg_1008[19]),
        .I2(add_ln700_44_reg_1003[19]),
        .O(\y_i_V[20]_INST_0_i_4_n_0 ));
  (* HLUTNM = "lutpair100" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \y_i_V[20]_INST_0_i_5 
       (.I0(add_ln700_58_reg_1013[23]),
        .I1(add_ln700_51_reg_1008[23]),
        .I2(add_ln700_44_reg_1003[23]),
        .I3(\y_i_V[20]_INST_0_i_1_n_0 ),
        .O(\y_i_V[20]_INST_0_i_5_n_0 ));
  (* HLUTNM = "lutpair99" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \y_i_V[20]_INST_0_i_6 
       (.I0(add_ln700_58_reg_1013[22]),
        .I1(add_ln700_51_reg_1008[22]),
        .I2(add_ln700_44_reg_1003[22]),
        .I3(\y_i_V[20]_INST_0_i_2_n_0 ),
        .O(\y_i_V[20]_INST_0_i_6_n_0 ));
  (* HLUTNM = "lutpair98" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \y_i_V[20]_INST_0_i_7 
       (.I0(add_ln700_58_reg_1013[21]),
        .I1(add_ln700_51_reg_1008[21]),
        .I2(add_ln700_44_reg_1003[21]),
        .I3(\y_i_V[20]_INST_0_i_3_n_0 ),
        .O(\y_i_V[20]_INST_0_i_7_n_0 ));
  (* HLUTNM = "lutpair97" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \y_i_V[20]_INST_0_i_8 
       (.I0(add_ln700_58_reg_1013[20]),
        .I1(add_ln700_51_reg_1008[20]),
        .I2(add_ln700_44_reg_1003[20]),
        .I3(\y_i_V[20]_INST_0_i_4_n_0 ),
        .O(\y_i_V[20]_INST_0_i_8_n_0 ));
  CARRY4 \y_i_V[24]_INST_0 
       (.CI(\y_i_V[20]_INST_0_n_0 ),
        .CO({\y_i_V[24]_INST_0_n_0 ,\y_i_V[24]_INST_0_n_1 ,\y_i_V[24]_INST_0_n_2 ,\y_i_V[24]_INST_0_n_3 }),
        .CYINIT(1'b0),
        .DI({\y_i_V[24]_INST_0_i_1_n_0 ,\y_i_V[24]_INST_0_i_2_n_0 ,\y_i_V[24]_INST_0_i_3_n_0 ,\y_i_V[24]_INST_0_i_4_n_0 }),
        .O(y_i_V[27:24]),
        .S({\y_i_V[24]_INST_0_i_5_n_0 ,\y_i_V[24]_INST_0_i_6_n_0 ,\y_i_V[24]_INST_0_i_7_n_0 ,\y_i_V[24]_INST_0_i_8_n_0 }));
  (* HLUTNM = "lutpair103" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \y_i_V[24]_INST_0_i_1 
       (.I0(add_ln700_58_reg_1013[26]),
        .I1(add_ln700_51_reg_1008[26]),
        .I2(add_ln700_44_reg_1003[26]),
        .O(\y_i_V[24]_INST_0_i_1_n_0 ));
  (* HLUTNM = "lutpair102" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \y_i_V[24]_INST_0_i_2 
       (.I0(add_ln700_58_reg_1013[25]),
        .I1(add_ln700_51_reg_1008[25]),
        .I2(add_ln700_44_reg_1003[25]),
        .O(\y_i_V[24]_INST_0_i_2_n_0 ));
  (* HLUTNM = "lutpair101" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \y_i_V[24]_INST_0_i_3 
       (.I0(add_ln700_58_reg_1013[24]),
        .I1(add_ln700_51_reg_1008[24]),
        .I2(add_ln700_44_reg_1003[24]),
        .O(\y_i_V[24]_INST_0_i_3_n_0 ));
  (* HLUTNM = "lutpair100" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \y_i_V[24]_INST_0_i_4 
       (.I0(add_ln700_58_reg_1013[23]),
        .I1(add_ln700_51_reg_1008[23]),
        .I2(add_ln700_44_reg_1003[23]),
        .O(\y_i_V[24]_INST_0_i_4_n_0 ));
  (* HLUTNM = "lutpair104" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \y_i_V[24]_INST_0_i_5 
       (.I0(add_ln700_58_reg_1013[27]),
        .I1(add_ln700_51_reg_1008[27]),
        .I2(add_ln700_44_reg_1003[27]),
        .I3(\y_i_V[24]_INST_0_i_1_n_0 ),
        .O(\y_i_V[24]_INST_0_i_5_n_0 ));
  (* HLUTNM = "lutpair103" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \y_i_V[24]_INST_0_i_6 
       (.I0(add_ln700_58_reg_1013[26]),
        .I1(add_ln700_51_reg_1008[26]),
        .I2(add_ln700_44_reg_1003[26]),
        .I3(\y_i_V[24]_INST_0_i_2_n_0 ),
        .O(\y_i_V[24]_INST_0_i_6_n_0 ));
  (* HLUTNM = "lutpair102" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \y_i_V[24]_INST_0_i_7 
       (.I0(add_ln700_58_reg_1013[25]),
        .I1(add_ln700_51_reg_1008[25]),
        .I2(add_ln700_44_reg_1003[25]),
        .I3(\y_i_V[24]_INST_0_i_3_n_0 ),
        .O(\y_i_V[24]_INST_0_i_7_n_0 ));
  (* HLUTNM = "lutpair101" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \y_i_V[24]_INST_0_i_8 
       (.I0(add_ln700_58_reg_1013[24]),
        .I1(add_ln700_51_reg_1008[24]),
        .I2(add_ln700_44_reg_1003[24]),
        .I3(\y_i_V[24]_INST_0_i_4_n_0 ),
        .O(\y_i_V[24]_INST_0_i_8_n_0 ));
  CARRY4 \y_i_V[28]_INST_0 
       (.CI(\y_i_V[24]_INST_0_n_0 ),
        .CO({\NLW_y_i_V[28]_INST_0_CO_UNCONNECTED [3],\y_i_V[28]_INST_0_n_1 ,\y_i_V[28]_INST_0_n_2 ,\y_i_V[28]_INST_0_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,\y_i_V[28]_INST_0_i_1_n_0 ,\y_i_V[28]_INST_0_i_2_n_0 ,\y_i_V[28]_INST_0_i_3_n_0 }),
        .O(y_i_V[31:28]),
        .S({\y_i_V[28]_INST_0_i_4_n_0 ,\y_i_V[28]_INST_0_i_5_n_0 ,\y_i_V[28]_INST_0_i_6_n_0 ,\y_i_V[28]_INST_0_i_7_n_0 }));
  (* HLUTNM = "lutpair106" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \y_i_V[28]_INST_0_i_1 
       (.I0(add_ln700_58_reg_1013[29]),
        .I1(add_ln700_51_reg_1008[29]),
        .I2(add_ln700_44_reg_1003[29]),
        .O(\y_i_V[28]_INST_0_i_1_n_0 ));
  (* HLUTNM = "lutpair105" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \y_i_V[28]_INST_0_i_2 
       (.I0(add_ln700_58_reg_1013[28]),
        .I1(add_ln700_51_reg_1008[28]),
        .I2(add_ln700_44_reg_1003[28]),
        .O(\y_i_V[28]_INST_0_i_2_n_0 ));
  (* HLUTNM = "lutpair104" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \y_i_V[28]_INST_0_i_3 
       (.I0(add_ln700_58_reg_1013[27]),
        .I1(add_ln700_51_reg_1008[27]),
        .I2(add_ln700_44_reg_1003[27]),
        .O(\y_i_V[28]_INST_0_i_3_n_0 ));
  LUT6 #(
    .INIT(64'h17E8E817E81717E8)) 
    \y_i_V[28]_INST_0_i_4 
       (.I0(add_ln700_44_reg_1003[30]),
        .I1(add_ln700_51_reg_1008[30]),
        .I2(add_ln700_58_reg_1013[30]),
        .I3(add_ln700_51_reg_1008[31]),
        .I4(add_ln700_58_reg_1013[31]),
        .I5(add_ln700_44_reg_1003[31]),
        .O(\y_i_V[28]_INST_0_i_4_n_0 ));
  LUT4 #(
    .INIT(16'h6996)) 
    \y_i_V[28]_INST_0_i_5 
       (.I0(\y_i_V[28]_INST_0_i_1_n_0 ),
        .I1(add_ln700_51_reg_1008[30]),
        .I2(add_ln700_58_reg_1013[30]),
        .I3(add_ln700_44_reg_1003[30]),
        .O(\y_i_V[28]_INST_0_i_5_n_0 ));
  (* HLUTNM = "lutpair106" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \y_i_V[28]_INST_0_i_6 
       (.I0(add_ln700_58_reg_1013[29]),
        .I1(add_ln700_51_reg_1008[29]),
        .I2(add_ln700_44_reg_1003[29]),
        .I3(\y_i_V[28]_INST_0_i_2_n_0 ),
        .O(\y_i_V[28]_INST_0_i_6_n_0 ));
  (* HLUTNM = "lutpair105" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \y_i_V[28]_INST_0_i_7 
       (.I0(add_ln700_58_reg_1013[28]),
        .I1(add_ln700_51_reg_1008[28]),
        .I2(add_ln700_44_reg_1003[28]),
        .I3(\y_i_V[28]_INST_0_i_3_n_0 ),
        .O(\y_i_V[28]_INST_0_i_7_n_0 ));
  CARRY4 \y_i_V[4]_INST_0 
       (.CI(\y_i_V[0]_INST_0_n_0 ),
        .CO({\y_i_V[4]_INST_0_n_0 ,\y_i_V[4]_INST_0_n_1 ,\y_i_V[4]_INST_0_n_2 ,\y_i_V[4]_INST_0_n_3 }),
        .CYINIT(1'b0),
        .DI({\y_i_V[4]_INST_0_i_1_n_0 ,\y_i_V[4]_INST_0_i_2_n_0 ,\y_i_V[4]_INST_0_i_3_n_0 ,\y_i_V[4]_INST_0_i_4_n_0 }),
        .O(y_i_V[7:4]),
        .S({\y_i_V[4]_INST_0_i_5_n_0 ,\y_i_V[4]_INST_0_i_6_n_0 ,\y_i_V[4]_INST_0_i_7_n_0 ,\y_i_V[4]_INST_0_i_8_n_0 }));
  (* HLUTNM = "lutpair83" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \y_i_V[4]_INST_0_i_1 
       (.I0(add_ln700_58_reg_1013[6]),
        .I1(add_ln700_51_reg_1008[6]),
        .I2(add_ln700_44_reg_1003[6]),
        .O(\y_i_V[4]_INST_0_i_1_n_0 ));
  (* HLUTNM = "lutpair82" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \y_i_V[4]_INST_0_i_2 
       (.I0(add_ln700_58_reg_1013[5]),
        .I1(add_ln700_51_reg_1008[5]),
        .I2(add_ln700_44_reg_1003[5]),
        .O(\y_i_V[4]_INST_0_i_2_n_0 ));
  (* HLUTNM = "lutpair81" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \y_i_V[4]_INST_0_i_3 
       (.I0(add_ln700_58_reg_1013[4]),
        .I1(add_ln700_51_reg_1008[4]),
        .I2(add_ln700_44_reg_1003[4]),
        .O(\y_i_V[4]_INST_0_i_3_n_0 ));
  (* HLUTNM = "lutpair80" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \y_i_V[4]_INST_0_i_4 
       (.I0(add_ln700_58_reg_1013[3]),
        .I1(add_ln700_51_reg_1008[3]),
        .I2(add_ln700_44_reg_1003[3]),
        .O(\y_i_V[4]_INST_0_i_4_n_0 ));
  (* HLUTNM = "lutpair84" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \y_i_V[4]_INST_0_i_5 
       (.I0(add_ln700_58_reg_1013[7]),
        .I1(add_ln700_51_reg_1008[7]),
        .I2(add_ln700_44_reg_1003[7]),
        .I3(\y_i_V[4]_INST_0_i_1_n_0 ),
        .O(\y_i_V[4]_INST_0_i_5_n_0 ));
  (* HLUTNM = "lutpair83" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \y_i_V[4]_INST_0_i_6 
       (.I0(add_ln700_58_reg_1013[6]),
        .I1(add_ln700_51_reg_1008[6]),
        .I2(add_ln700_44_reg_1003[6]),
        .I3(\y_i_V[4]_INST_0_i_2_n_0 ),
        .O(\y_i_V[4]_INST_0_i_6_n_0 ));
  (* HLUTNM = "lutpair82" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \y_i_V[4]_INST_0_i_7 
       (.I0(add_ln700_58_reg_1013[5]),
        .I1(add_ln700_51_reg_1008[5]),
        .I2(add_ln700_44_reg_1003[5]),
        .I3(\y_i_V[4]_INST_0_i_3_n_0 ),
        .O(\y_i_V[4]_INST_0_i_7_n_0 ));
  (* HLUTNM = "lutpair81" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \y_i_V[4]_INST_0_i_8 
       (.I0(add_ln700_58_reg_1013[4]),
        .I1(add_ln700_51_reg_1008[4]),
        .I2(add_ln700_44_reg_1003[4]),
        .I3(\y_i_V[4]_INST_0_i_4_n_0 ),
        .O(\y_i_V[4]_INST_0_i_8_n_0 ));
  CARRY4 \y_i_V[8]_INST_0 
       (.CI(\y_i_V[4]_INST_0_n_0 ),
        .CO({\y_i_V[8]_INST_0_n_0 ,\y_i_V[8]_INST_0_n_1 ,\y_i_V[8]_INST_0_n_2 ,\y_i_V[8]_INST_0_n_3 }),
        .CYINIT(1'b0),
        .DI({\y_i_V[8]_INST_0_i_1_n_0 ,\y_i_V[8]_INST_0_i_2_n_0 ,\y_i_V[8]_INST_0_i_3_n_0 ,\y_i_V[8]_INST_0_i_4_n_0 }),
        .O(y_i_V[11:8]),
        .S({\y_i_V[8]_INST_0_i_5_n_0 ,\y_i_V[8]_INST_0_i_6_n_0 ,\y_i_V[8]_INST_0_i_7_n_0 ,\y_i_V[8]_INST_0_i_8_n_0 }));
  (* HLUTNM = "lutpair87" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \y_i_V[8]_INST_0_i_1 
       (.I0(add_ln700_58_reg_1013[10]),
        .I1(add_ln700_51_reg_1008[10]),
        .I2(add_ln700_44_reg_1003[10]),
        .O(\y_i_V[8]_INST_0_i_1_n_0 ));
  (* HLUTNM = "lutpair86" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \y_i_V[8]_INST_0_i_2 
       (.I0(add_ln700_58_reg_1013[9]),
        .I1(add_ln700_51_reg_1008[9]),
        .I2(add_ln700_44_reg_1003[9]),
        .O(\y_i_V[8]_INST_0_i_2_n_0 ));
  (* HLUTNM = "lutpair85" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \y_i_V[8]_INST_0_i_3 
       (.I0(add_ln700_58_reg_1013[8]),
        .I1(add_ln700_51_reg_1008[8]),
        .I2(add_ln700_44_reg_1003[8]),
        .O(\y_i_V[8]_INST_0_i_3_n_0 ));
  (* HLUTNM = "lutpair84" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \y_i_V[8]_INST_0_i_4 
       (.I0(add_ln700_58_reg_1013[7]),
        .I1(add_ln700_51_reg_1008[7]),
        .I2(add_ln700_44_reg_1003[7]),
        .O(\y_i_V[8]_INST_0_i_4_n_0 ));
  (* HLUTNM = "lutpair88" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \y_i_V[8]_INST_0_i_5 
       (.I0(add_ln700_58_reg_1013[11]),
        .I1(add_ln700_51_reg_1008[11]),
        .I2(add_ln700_44_reg_1003[11]),
        .I3(\y_i_V[8]_INST_0_i_1_n_0 ),
        .O(\y_i_V[8]_INST_0_i_5_n_0 ));
  (* HLUTNM = "lutpair87" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \y_i_V[8]_INST_0_i_6 
       (.I0(add_ln700_58_reg_1013[10]),
        .I1(add_ln700_51_reg_1008[10]),
        .I2(add_ln700_44_reg_1003[10]),
        .I3(\y_i_V[8]_INST_0_i_2_n_0 ),
        .O(\y_i_V[8]_INST_0_i_6_n_0 ));
  (* HLUTNM = "lutpair86" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \y_i_V[8]_INST_0_i_7 
       (.I0(add_ln700_58_reg_1013[9]),
        .I1(add_ln700_51_reg_1008[9]),
        .I2(add_ln700_44_reg_1003[9]),
        .I3(\y_i_V[8]_INST_0_i_3_n_0 ),
        .O(\y_i_V[8]_INST_0_i_7_n_0 ));
  (* HLUTNM = "lutpair85" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \y_i_V[8]_INST_0_i_8 
       (.I0(add_ln700_58_reg_1013[8]),
        .I1(add_ln700_51_reg_1008[8]),
        .I2(add_ln700_44_reg_1003[8]),
        .I3(\y_i_V[8]_INST_0_i_4_n_0 ),
        .O(\y_i_V[8]_INST_0_i_8_n_0 ));
endmodule

module decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_fir_filter_b
   (y_q_V,
    y_q_V_ap_vld,
    fir_filter_b_U0_ap_start,
    ap_clk,
    extLd4_loc_channel,
    ap_rst);
  output [31:0]y_q_V;
  output y_q_V_ap_vld;
  input fir_filter_b_U0_ap_start;
  input ap_clk;
  input [15:0]extLd4_loc_channel;
  input ap_rst;

  wire [31:0]add_ln700_12_fu_672_p2;
  wire [31:0]add_ln700_12_reg_968;
  wire \add_ln700_12_reg_968[11]_i_10_n_0 ;
  wire \add_ln700_12_reg_968[11]_i_11_n_0 ;
  wire \add_ln700_12_reg_968[11]_i_12_n_0 ;
  wire \add_ln700_12_reg_968[11]_i_13_n_0 ;
  wire \add_ln700_12_reg_968[11]_i_2_n_0 ;
  wire \add_ln700_12_reg_968[11]_i_3_n_0 ;
  wire \add_ln700_12_reg_968[11]_i_4_n_0 ;
  wire \add_ln700_12_reg_968[11]_i_5_n_0 ;
  wire \add_ln700_12_reg_968[11]_i_6_n_0 ;
  wire \add_ln700_12_reg_968[11]_i_7_n_0 ;
  wire \add_ln700_12_reg_968[11]_i_8_n_0 ;
  wire \add_ln700_12_reg_968[11]_i_9_n_0 ;
  wire \add_ln700_12_reg_968[15]_i_10_n_0 ;
  wire \add_ln700_12_reg_968[15]_i_11_n_0 ;
  wire \add_ln700_12_reg_968[15]_i_12_n_0 ;
  wire \add_ln700_12_reg_968[15]_i_13_n_0 ;
  wire \add_ln700_12_reg_968[15]_i_2_n_0 ;
  wire \add_ln700_12_reg_968[15]_i_3_n_0 ;
  wire \add_ln700_12_reg_968[15]_i_4_n_0 ;
  wire \add_ln700_12_reg_968[15]_i_5_n_0 ;
  wire \add_ln700_12_reg_968[15]_i_6_n_0 ;
  wire \add_ln700_12_reg_968[15]_i_7_n_0 ;
  wire \add_ln700_12_reg_968[15]_i_8_n_0 ;
  wire \add_ln700_12_reg_968[15]_i_9_n_0 ;
  wire \add_ln700_12_reg_968[19]_i_10_n_0 ;
  wire \add_ln700_12_reg_968[19]_i_11_n_0 ;
  wire \add_ln700_12_reg_968[19]_i_12_n_0 ;
  wire \add_ln700_12_reg_968[19]_i_13_n_0 ;
  wire \add_ln700_12_reg_968[19]_i_2_n_0 ;
  wire \add_ln700_12_reg_968[19]_i_3_n_0 ;
  wire \add_ln700_12_reg_968[19]_i_4_n_0 ;
  wire \add_ln700_12_reg_968[19]_i_5_n_0 ;
  wire \add_ln700_12_reg_968[19]_i_6_n_0 ;
  wire \add_ln700_12_reg_968[19]_i_7_n_0 ;
  wire \add_ln700_12_reg_968[19]_i_8_n_0 ;
  wire \add_ln700_12_reg_968[19]_i_9_n_0 ;
  wire \add_ln700_12_reg_968[23]_i_10_n_0 ;
  wire \add_ln700_12_reg_968[23]_i_11_n_0 ;
  wire \add_ln700_12_reg_968[23]_i_12_n_0 ;
  wire \add_ln700_12_reg_968[23]_i_13_n_0 ;
  wire \add_ln700_12_reg_968[23]_i_2_n_0 ;
  wire \add_ln700_12_reg_968[23]_i_3_n_0 ;
  wire \add_ln700_12_reg_968[23]_i_4_n_0 ;
  wire \add_ln700_12_reg_968[23]_i_5_n_0 ;
  wire \add_ln700_12_reg_968[23]_i_6_n_0 ;
  wire \add_ln700_12_reg_968[23]_i_7_n_0 ;
  wire \add_ln700_12_reg_968[23]_i_8_n_0 ;
  wire \add_ln700_12_reg_968[23]_i_9_n_0 ;
  wire \add_ln700_12_reg_968[27]_i_10_n_0 ;
  wire \add_ln700_12_reg_968[27]_i_11_n_0 ;
  wire \add_ln700_12_reg_968[27]_i_12_n_0 ;
  wire \add_ln700_12_reg_968[27]_i_13_n_0 ;
  wire \add_ln700_12_reg_968[27]_i_2_n_0 ;
  wire \add_ln700_12_reg_968[27]_i_3_n_0 ;
  wire \add_ln700_12_reg_968[27]_i_4_n_0 ;
  wire \add_ln700_12_reg_968[27]_i_5_n_0 ;
  wire \add_ln700_12_reg_968[27]_i_6_n_0 ;
  wire \add_ln700_12_reg_968[27]_i_7_n_0 ;
  wire \add_ln700_12_reg_968[27]_i_8_n_0 ;
  wire \add_ln700_12_reg_968[27]_i_9_n_0 ;
  wire \add_ln700_12_reg_968[31]_i_10_n_0 ;
  wire \add_ln700_12_reg_968[31]_i_11_n_0 ;
  wire \add_ln700_12_reg_968[31]_i_12_n_0 ;
  wire \add_ln700_12_reg_968[31]_i_2_n_0 ;
  wire \add_ln700_12_reg_968[31]_i_3_n_0 ;
  wire \add_ln700_12_reg_968[31]_i_4_n_0 ;
  wire \add_ln700_12_reg_968[31]_i_5_n_0 ;
  wire \add_ln700_12_reg_968[31]_i_6_n_0 ;
  wire \add_ln700_12_reg_968[31]_i_7_n_0 ;
  wire \add_ln700_12_reg_968[31]_i_8_n_0 ;
  wire \add_ln700_12_reg_968[31]_i_9_n_0 ;
  wire \add_ln700_12_reg_968[3]_i_2_n_0 ;
  wire \add_ln700_12_reg_968[3]_i_3_n_0 ;
  wire \add_ln700_12_reg_968[3]_i_4_n_0 ;
  wire \add_ln700_12_reg_968[3]_i_5_n_0 ;
  wire \add_ln700_12_reg_968[3]_i_6_n_0 ;
  wire \add_ln700_12_reg_968[3]_i_7_n_0 ;
  wire \add_ln700_12_reg_968[3]_i_8_n_0 ;
  wire \add_ln700_12_reg_968[3]_i_9_n_0 ;
  wire \add_ln700_12_reg_968[7]_i_10_n_0 ;
  wire \add_ln700_12_reg_968[7]_i_11_n_0 ;
  wire \add_ln700_12_reg_968[7]_i_12_n_0 ;
  wire \add_ln700_12_reg_968[7]_i_13_n_0 ;
  wire \add_ln700_12_reg_968[7]_i_2_n_0 ;
  wire \add_ln700_12_reg_968[7]_i_3_n_0 ;
  wire \add_ln700_12_reg_968[7]_i_4_n_0 ;
  wire \add_ln700_12_reg_968[7]_i_5_n_0 ;
  wire \add_ln700_12_reg_968[7]_i_6_n_0 ;
  wire \add_ln700_12_reg_968[7]_i_7_n_0 ;
  wire \add_ln700_12_reg_968[7]_i_8_n_0 ;
  wire \add_ln700_12_reg_968[7]_i_9_n_0 ;
  wire \add_ln700_12_reg_968_reg[11]_i_1_n_0 ;
  wire \add_ln700_12_reg_968_reg[11]_i_1_n_1 ;
  wire \add_ln700_12_reg_968_reg[11]_i_1_n_2 ;
  wire \add_ln700_12_reg_968_reg[11]_i_1_n_3 ;
  wire \add_ln700_12_reg_968_reg[15]_i_1_n_0 ;
  wire \add_ln700_12_reg_968_reg[15]_i_1_n_1 ;
  wire \add_ln700_12_reg_968_reg[15]_i_1_n_2 ;
  wire \add_ln700_12_reg_968_reg[15]_i_1_n_3 ;
  wire \add_ln700_12_reg_968_reg[19]_i_1_n_0 ;
  wire \add_ln700_12_reg_968_reg[19]_i_1_n_1 ;
  wire \add_ln700_12_reg_968_reg[19]_i_1_n_2 ;
  wire \add_ln700_12_reg_968_reg[19]_i_1_n_3 ;
  wire \add_ln700_12_reg_968_reg[23]_i_1_n_0 ;
  wire \add_ln700_12_reg_968_reg[23]_i_1_n_1 ;
  wire \add_ln700_12_reg_968_reg[23]_i_1_n_2 ;
  wire \add_ln700_12_reg_968_reg[23]_i_1_n_3 ;
  wire \add_ln700_12_reg_968_reg[27]_i_1_n_0 ;
  wire \add_ln700_12_reg_968_reg[27]_i_1_n_1 ;
  wire \add_ln700_12_reg_968_reg[27]_i_1_n_2 ;
  wire \add_ln700_12_reg_968_reg[27]_i_1_n_3 ;
  wire \add_ln700_12_reg_968_reg[31]_i_1_n_1 ;
  wire \add_ln700_12_reg_968_reg[31]_i_1_n_2 ;
  wire \add_ln700_12_reg_968_reg[31]_i_1_n_3 ;
  wire \add_ln700_12_reg_968_reg[3]_i_1_n_0 ;
  wire \add_ln700_12_reg_968_reg[3]_i_1_n_1 ;
  wire \add_ln700_12_reg_968_reg[3]_i_1_n_2 ;
  wire \add_ln700_12_reg_968_reg[3]_i_1_n_3 ;
  wire \add_ln700_12_reg_968_reg[7]_i_1_n_0 ;
  wire \add_ln700_12_reg_968_reg[7]_i_1_n_1 ;
  wire \add_ln700_12_reg_968_reg[7]_i_1_n_2 ;
  wire \add_ln700_12_reg_968_reg[7]_i_1_n_3 ;
  wire [31:0]add_ln700_14_fu_731_p2;
  wire [31:0]add_ln700_14_reg_1003;
  wire \add_ln700_14_reg_1003[11]_i_11_n_0 ;
  wire \add_ln700_14_reg_1003[11]_i_12_n_0 ;
  wire \add_ln700_14_reg_1003[11]_i_13_n_0 ;
  wire \add_ln700_14_reg_1003[11]_i_14_n_0 ;
  wire \add_ln700_14_reg_1003[11]_i_15_n_0 ;
  wire \add_ln700_14_reg_1003[11]_i_16_n_0 ;
  wire \add_ln700_14_reg_1003[11]_i_17_n_0 ;
  wire \add_ln700_14_reg_1003[11]_i_18_n_0 ;
  wire \add_ln700_14_reg_1003[11]_i_2_n_0 ;
  wire \add_ln700_14_reg_1003[11]_i_3_n_0 ;
  wire \add_ln700_14_reg_1003[11]_i_4_n_0 ;
  wire \add_ln700_14_reg_1003[11]_i_5_n_0 ;
  wire \add_ln700_14_reg_1003[11]_i_6_n_0 ;
  wire \add_ln700_14_reg_1003[11]_i_7_n_0 ;
  wire \add_ln700_14_reg_1003[11]_i_8_n_0 ;
  wire \add_ln700_14_reg_1003[11]_i_9_n_0 ;
  wire \add_ln700_14_reg_1003[15]_i_11_n_0 ;
  wire \add_ln700_14_reg_1003[15]_i_12_n_0 ;
  wire \add_ln700_14_reg_1003[15]_i_13_n_0 ;
  wire \add_ln700_14_reg_1003[15]_i_14_n_0 ;
  wire \add_ln700_14_reg_1003[15]_i_15_n_0 ;
  wire \add_ln700_14_reg_1003[15]_i_16_n_0 ;
  wire \add_ln700_14_reg_1003[15]_i_17_n_0 ;
  wire \add_ln700_14_reg_1003[15]_i_18_n_0 ;
  wire \add_ln700_14_reg_1003[15]_i_2_n_0 ;
  wire \add_ln700_14_reg_1003[15]_i_3_n_0 ;
  wire \add_ln700_14_reg_1003[15]_i_4_n_0 ;
  wire \add_ln700_14_reg_1003[15]_i_5_n_0 ;
  wire \add_ln700_14_reg_1003[15]_i_6_n_0 ;
  wire \add_ln700_14_reg_1003[15]_i_7_n_0 ;
  wire \add_ln700_14_reg_1003[15]_i_8_n_0 ;
  wire \add_ln700_14_reg_1003[15]_i_9_n_0 ;
  wire \add_ln700_14_reg_1003[19]_i_11_n_0 ;
  wire \add_ln700_14_reg_1003[19]_i_12_n_0 ;
  wire \add_ln700_14_reg_1003[19]_i_13_n_0 ;
  wire \add_ln700_14_reg_1003[19]_i_14_n_0 ;
  wire \add_ln700_14_reg_1003[19]_i_15_n_0 ;
  wire \add_ln700_14_reg_1003[19]_i_16_n_0 ;
  wire \add_ln700_14_reg_1003[19]_i_17_n_0 ;
  wire \add_ln700_14_reg_1003[19]_i_18_n_0 ;
  wire \add_ln700_14_reg_1003[19]_i_2_n_0 ;
  wire \add_ln700_14_reg_1003[19]_i_3_n_0 ;
  wire \add_ln700_14_reg_1003[19]_i_4_n_0 ;
  wire \add_ln700_14_reg_1003[19]_i_5_n_0 ;
  wire \add_ln700_14_reg_1003[19]_i_6_n_0 ;
  wire \add_ln700_14_reg_1003[19]_i_7_n_0 ;
  wire \add_ln700_14_reg_1003[19]_i_8_n_0 ;
  wire \add_ln700_14_reg_1003[19]_i_9_n_0 ;
  wire \add_ln700_14_reg_1003[23]_i_11_n_0 ;
  wire \add_ln700_14_reg_1003[23]_i_12_n_0 ;
  wire \add_ln700_14_reg_1003[23]_i_13_n_0 ;
  wire \add_ln700_14_reg_1003[23]_i_14_n_0 ;
  wire \add_ln700_14_reg_1003[23]_i_15_n_0 ;
  wire \add_ln700_14_reg_1003[23]_i_16_n_0 ;
  wire \add_ln700_14_reg_1003[23]_i_17_n_0 ;
  wire \add_ln700_14_reg_1003[23]_i_18_n_0 ;
  wire \add_ln700_14_reg_1003[23]_i_2_n_0 ;
  wire \add_ln700_14_reg_1003[23]_i_3_n_0 ;
  wire \add_ln700_14_reg_1003[23]_i_4_n_0 ;
  wire \add_ln700_14_reg_1003[23]_i_5_n_0 ;
  wire \add_ln700_14_reg_1003[23]_i_6_n_0 ;
  wire \add_ln700_14_reg_1003[23]_i_7_n_0 ;
  wire \add_ln700_14_reg_1003[23]_i_8_n_0 ;
  wire \add_ln700_14_reg_1003[23]_i_9_n_0 ;
  wire \add_ln700_14_reg_1003[27]_i_11_n_0 ;
  wire \add_ln700_14_reg_1003[27]_i_12_n_0 ;
  wire \add_ln700_14_reg_1003[27]_i_13_n_0 ;
  wire \add_ln700_14_reg_1003[27]_i_14_n_0 ;
  wire \add_ln700_14_reg_1003[27]_i_15_n_0 ;
  wire \add_ln700_14_reg_1003[27]_i_16_n_0 ;
  wire \add_ln700_14_reg_1003[27]_i_17_n_0 ;
  wire \add_ln700_14_reg_1003[27]_i_18_n_0 ;
  wire \add_ln700_14_reg_1003[27]_i_2_n_0 ;
  wire \add_ln700_14_reg_1003[27]_i_3_n_0 ;
  wire \add_ln700_14_reg_1003[27]_i_4_n_0 ;
  wire \add_ln700_14_reg_1003[27]_i_5_n_0 ;
  wire \add_ln700_14_reg_1003[27]_i_6_n_0 ;
  wire \add_ln700_14_reg_1003[27]_i_7_n_0 ;
  wire \add_ln700_14_reg_1003[27]_i_8_n_0 ;
  wire \add_ln700_14_reg_1003[27]_i_9_n_0 ;
  wire \add_ln700_14_reg_1003[31]_i_11_n_0 ;
  wire \add_ln700_14_reg_1003[31]_i_12_n_0 ;
  wire \add_ln700_14_reg_1003[31]_i_13_n_0 ;
  wire \add_ln700_14_reg_1003[31]_i_14_n_0 ;
  wire \add_ln700_14_reg_1003[31]_i_15_n_0 ;
  wire \add_ln700_14_reg_1003[31]_i_16_n_0 ;
  wire \add_ln700_14_reg_1003[31]_i_17_n_0 ;
  wire \add_ln700_14_reg_1003[31]_i_18_n_0 ;
  wire \add_ln700_14_reg_1003[31]_i_19_n_0 ;
  wire \add_ln700_14_reg_1003[31]_i_20_n_0 ;
  wire \add_ln700_14_reg_1003[31]_i_21_n_0 ;
  wire \add_ln700_14_reg_1003[31]_i_22_n_0 ;
  wire \add_ln700_14_reg_1003[31]_i_23_n_0 ;
  wire \add_ln700_14_reg_1003[31]_i_24_n_0 ;
  wire \add_ln700_14_reg_1003[31]_i_25_n_0 ;
  wire \add_ln700_14_reg_1003[31]_i_2_n_0 ;
  wire \add_ln700_14_reg_1003[31]_i_3_n_0 ;
  wire \add_ln700_14_reg_1003[31]_i_4_n_0 ;
  wire \add_ln700_14_reg_1003[31]_i_5_n_0 ;
  wire \add_ln700_14_reg_1003[31]_i_6_n_0 ;
  wire \add_ln700_14_reg_1003[31]_i_7_n_0 ;
  wire \add_ln700_14_reg_1003[31]_i_8_n_0 ;
  wire \add_ln700_14_reg_1003[3]_i_10_n_0 ;
  wire \add_ln700_14_reg_1003[3]_i_11_n_0 ;
  wire \add_ln700_14_reg_1003[3]_i_12_n_0 ;
  wire \add_ln700_14_reg_1003[3]_i_13_n_0 ;
  wire \add_ln700_14_reg_1003[3]_i_14_n_0 ;
  wire \add_ln700_14_reg_1003[3]_i_15_n_0 ;
  wire \add_ln700_14_reg_1003[3]_i_2_n_0 ;
  wire \add_ln700_14_reg_1003[3]_i_4_n_0 ;
  wire \add_ln700_14_reg_1003[3]_i_5_n_0 ;
  wire \add_ln700_14_reg_1003[3]_i_6_n_0 ;
  wire \add_ln700_14_reg_1003[3]_i_7_n_0 ;
  wire \add_ln700_14_reg_1003[3]_i_8_n_0 ;
  wire \add_ln700_14_reg_1003[3]_i_9_n_0 ;
  wire \add_ln700_14_reg_1003[7]_i_2_n_0 ;
  wire \add_ln700_14_reg_1003[7]_i_3_n_0 ;
  wire \add_ln700_14_reg_1003[7]_i_4_n_0 ;
  wire \add_ln700_14_reg_1003[7]_i_5_n_0 ;
  wire \add_ln700_14_reg_1003[7]_i_6_n_0 ;
  wire \add_ln700_14_reg_1003[7]_i_7_n_0 ;
  wire \add_ln700_14_reg_1003[7]_i_8_n_0 ;
  wire \add_ln700_14_reg_1003[7]_i_9_n_0 ;
  wire \add_ln700_14_reg_1003_reg[11]_i_10_n_0 ;
  wire \add_ln700_14_reg_1003_reg[11]_i_10_n_1 ;
  wire \add_ln700_14_reg_1003_reg[11]_i_10_n_2 ;
  wire \add_ln700_14_reg_1003_reg[11]_i_10_n_3 ;
  wire \add_ln700_14_reg_1003_reg[11]_i_10_n_4 ;
  wire \add_ln700_14_reg_1003_reg[11]_i_10_n_5 ;
  wire \add_ln700_14_reg_1003_reg[11]_i_10_n_6 ;
  wire \add_ln700_14_reg_1003_reg[11]_i_10_n_7 ;
  wire \add_ln700_14_reg_1003_reg[11]_i_1_n_0 ;
  wire \add_ln700_14_reg_1003_reg[11]_i_1_n_1 ;
  wire \add_ln700_14_reg_1003_reg[11]_i_1_n_2 ;
  wire \add_ln700_14_reg_1003_reg[11]_i_1_n_3 ;
  wire \add_ln700_14_reg_1003_reg[15]_i_10_n_0 ;
  wire \add_ln700_14_reg_1003_reg[15]_i_10_n_1 ;
  wire \add_ln700_14_reg_1003_reg[15]_i_10_n_2 ;
  wire \add_ln700_14_reg_1003_reg[15]_i_10_n_3 ;
  wire \add_ln700_14_reg_1003_reg[15]_i_10_n_4 ;
  wire \add_ln700_14_reg_1003_reg[15]_i_10_n_5 ;
  wire \add_ln700_14_reg_1003_reg[15]_i_10_n_6 ;
  wire \add_ln700_14_reg_1003_reg[15]_i_10_n_7 ;
  wire \add_ln700_14_reg_1003_reg[15]_i_1_n_0 ;
  wire \add_ln700_14_reg_1003_reg[15]_i_1_n_1 ;
  wire \add_ln700_14_reg_1003_reg[15]_i_1_n_2 ;
  wire \add_ln700_14_reg_1003_reg[15]_i_1_n_3 ;
  wire \add_ln700_14_reg_1003_reg[19]_i_10_n_0 ;
  wire \add_ln700_14_reg_1003_reg[19]_i_10_n_1 ;
  wire \add_ln700_14_reg_1003_reg[19]_i_10_n_2 ;
  wire \add_ln700_14_reg_1003_reg[19]_i_10_n_3 ;
  wire \add_ln700_14_reg_1003_reg[19]_i_10_n_4 ;
  wire \add_ln700_14_reg_1003_reg[19]_i_10_n_5 ;
  wire \add_ln700_14_reg_1003_reg[19]_i_10_n_6 ;
  wire \add_ln700_14_reg_1003_reg[19]_i_10_n_7 ;
  wire \add_ln700_14_reg_1003_reg[19]_i_1_n_0 ;
  wire \add_ln700_14_reg_1003_reg[19]_i_1_n_1 ;
  wire \add_ln700_14_reg_1003_reg[19]_i_1_n_2 ;
  wire \add_ln700_14_reg_1003_reg[19]_i_1_n_3 ;
  wire \add_ln700_14_reg_1003_reg[23]_i_10_n_0 ;
  wire \add_ln700_14_reg_1003_reg[23]_i_10_n_1 ;
  wire \add_ln700_14_reg_1003_reg[23]_i_10_n_2 ;
  wire \add_ln700_14_reg_1003_reg[23]_i_10_n_3 ;
  wire \add_ln700_14_reg_1003_reg[23]_i_10_n_4 ;
  wire \add_ln700_14_reg_1003_reg[23]_i_10_n_5 ;
  wire \add_ln700_14_reg_1003_reg[23]_i_10_n_6 ;
  wire \add_ln700_14_reg_1003_reg[23]_i_10_n_7 ;
  wire \add_ln700_14_reg_1003_reg[23]_i_1_n_0 ;
  wire \add_ln700_14_reg_1003_reg[23]_i_1_n_1 ;
  wire \add_ln700_14_reg_1003_reg[23]_i_1_n_2 ;
  wire \add_ln700_14_reg_1003_reg[23]_i_1_n_3 ;
  wire \add_ln700_14_reg_1003_reg[27]_i_10_n_0 ;
  wire \add_ln700_14_reg_1003_reg[27]_i_10_n_1 ;
  wire \add_ln700_14_reg_1003_reg[27]_i_10_n_2 ;
  wire \add_ln700_14_reg_1003_reg[27]_i_10_n_3 ;
  wire \add_ln700_14_reg_1003_reg[27]_i_10_n_4 ;
  wire \add_ln700_14_reg_1003_reg[27]_i_10_n_5 ;
  wire \add_ln700_14_reg_1003_reg[27]_i_10_n_6 ;
  wire \add_ln700_14_reg_1003_reg[27]_i_10_n_7 ;
  wire \add_ln700_14_reg_1003_reg[27]_i_1_n_0 ;
  wire \add_ln700_14_reg_1003_reg[27]_i_1_n_1 ;
  wire \add_ln700_14_reg_1003_reg[27]_i_1_n_2 ;
  wire \add_ln700_14_reg_1003_reg[27]_i_1_n_3 ;
  wire \add_ln700_14_reg_1003_reg[31]_i_10_n_0 ;
  wire \add_ln700_14_reg_1003_reg[31]_i_10_n_1 ;
  wire \add_ln700_14_reg_1003_reg[31]_i_10_n_2 ;
  wire \add_ln700_14_reg_1003_reg[31]_i_10_n_3 ;
  wire \add_ln700_14_reg_1003_reg[31]_i_10_n_4 ;
  wire \add_ln700_14_reg_1003_reg[31]_i_10_n_5 ;
  wire \add_ln700_14_reg_1003_reg[31]_i_10_n_6 ;
  wire \add_ln700_14_reg_1003_reg[31]_i_10_n_7 ;
  wire \add_ln700_14_reg_1003_reg[31]_i_1_n_1 ;
  wire \add_ln700_14_reg_1003_reg[31]_i_1_n_2 ;
  wire \add_ln700_14_reg_1003_reg[31]_i_1_n_3 ;
  wire \add_ln700_14_reg_1003_reg[31]_i_9_n_1 ;
  wire \add_ln700_14_reg_1003_reg[31]_i_9_n_2 ;
  wire \add_ln700_14_reg_1003_reg[31]_i_9_n_3 ;
  wire \add_ln700_14_reg_1003_reg[31]_i_9_n_4 ;
  wire \add_ln700_14_reg_1003_reg[31]_i_9_n_5 ;
  wire \add_ln700_14_reg_1003_reg[31]_i_9_n_6 ;
  wire \add_ln700_14_reg_1003_reg[31]_i_9_n_7 ;
  wire \add_ln700_14_reg_1003_reg[3]_i_1_n_0 ;
  wire \add_ln700_14_reg_1003_reg[3]_i_1_n_1 ;
  wire \add_ln700_14_reg_1003_reg[3]_i_1_n_2 ;
  wire \add_ln700_14_reg_1003_reg[3]_i_1_n_3 ;
  wire \add_ln700_14_reg_1003_reg[3]_i_3_n_0 ;
  wire \add_ln700_14_reg_1003_reg[3]_i_3_n_1 ;
  wire \add_ln700_14_reg_1003_reg[3]_i_3_n_2 ;
  wire \add_ln700_14_reg_1003_reg[3]_i_3_n_3 ;
  wire \add_ln700_14_reg_1003_reg[3]_i_3_n_4 ;
  wire \add_ln700_14_reg_1003_reg[3]_i_3_n_5 ;
  wire \add_ln700_14_reg_1003_reg[3]_i_3_n_6 ;
  wire \add_ln700_14_reg_1003_reg[3]_i_3_n_7 ;
  wire \add_ln700_14_reg_1003_reg[7]_i_1_n_0 ;
  wire \add_ln700_14_reg_1003_reg[7]_i_1_n_1 ;
  wire \add_ln700_14_reg_1003_reg[7]_i_1_n_2 ;
  wire \add_ln700_14_reg_1003_reg[7]_i_1_n_3 ;
  wire [31:0]add_ln700_17_fu_686_p2;
  wire [31:0]add_ln700_17_reg_973;
  wire \add_ln700_17_reg_973[11]_i_10_n_0 ;
  wire \add_ln700_17_reg_973[11]_i_11_n_0 ;
  wire \add_ln700_17_reg_973[11]_i_12_n_0 ;
  wire \add_ln700_17_reg_973[11]_i_13_n_0 ;
  wire \add_ln700_17_reg_973[11]_i_2_n_0 ;
  wire \add_ln700_17_reg_973[11]_i_3_n_0 ;
  wire \add_ln700_17_reg_973[11]_i_4_n_0 ;
  wire \add_ln700_17_reg_973[11]_i_5_n_0 ;
  wire \add_ln700_17_reg_973[11]_i_6_n_0 ;
  wire \add_ln700_17_reg_973[11]_i_7_n_0 ;
  wire \add_ln700_17_reg_973[11]_i_8_n_0 ;
  wire \add_ln700_17_reg_973[11]_i_9_n_0 ;
  wire \add_ln700_17_reg_973[15]_i_10_n_0 ;
  wire \add_ln700_17_reg_973[15]_i_11_n_0 ;
  wire \add_ln700_17_reg_973[15]_i_12_n_0 ;
  wire \add_ln700_17_reg_973[15]_i_13_n_0 ;
  wire \add_ln700_17_reg_973[15]_i_2_n_0 ;
  wire \add_ln700_17_reg_973[15]_i_3_n_0 ;
  wire \add_ln700_17_reg_973[15]_i_4_n_0 ;
  wire \add_ln700_17_reg_973[15]_i_5_n_0 ;
  wire \add_ln700_17_reg_973[15]_i_6_n_0 ;
  wire \add_ln700_17_reg_973[15]_i_7_n_0 ;
  wire \add_ln700_17_reg_973[15]_i_8_n_0 ;
  wire \add_ln700_17_reg_973[15]_i_9_n_0 ;
  wire \add_ln700_17_reg_973[19]_i_10_n_0 ;
  wire \add_ln700_17_reg_973[19]_i_11_n_0 ;
  wire \add_ln700_17_reg_973[19]_i_12_n_0 ;
  wire \add_ln700_17_reg_973[19]_i_13_n_0 ;
  wire \add_ln700_17_reg_973[19]_i_2_n_0 ;
  wire \add_ln700_17_reg_973[19]_i_3_n_0 ;
  wire \add_ln700_17_reg_973[19]_i_4_n_0 ;
  wire \add_ln700_17_reg_973[19]_i_5_n_0 ;
  wire \add_ln700_17_reg_973[19]_i_6_n_0 ;
  wire \add_ln700_17_reg_973[19]_i_7_n_0 ;
  wire \add_ln700_17_reg_973[19]_i_8_n_0 ;
  wire \add_ln700_17_reg_973[19]_i_9_n_0 ;
  wire \add_ln700_17_reg_973[23]_i_10_n_0 ;
  wire \add_ln700_17_reg_973[23]_i_11_n_0 ;
  wire \add_ln700_17_reg_973[23]_i_12_n_0 ;
  wire \add_ln700_17_reg_973[23]_i_13_n_0 ;
  wire \add_ln700_17_reg_973[23]_i_2_n_0 ;
  wire \add_ln700_17_reg_973[23]_i_3_n_0 ;
  wire \add_ln700_17_reg_973[23]_i_4_n_0 ;
  wire \add_ln700_17_reg_973[23]_i_5_n_0 ;
  wire \add_ln700_17_reg_973[23]_i_6_n_0 ;
  wire \add_ln700_17_reg_973[23]_i_7_n_0 ;
  wire \add_ln700_17_reg_973[23]_i_8_n_0 ;
  wire \add_ln700_17_reg_973[23]_i_9_n_0 ;
  wire \add_ln700_17_reg_973[27]_i_10_n_0 ;
  wire \add_ln700_17_reg_973[27]_i_11_n_0 ;
  wire \add_ln700_17_reg_973[27]_i_12_n_0 ;
  wire \add_ln700_17_reg_973[27]_i_13_n_0 ;
  wire \add_ln700_17_reg_973[27]_i_2_n_0 ;
  wire \add_ln700_17_reg_973[27]_i_3_n_0 ;
  wire \add_ln700_17_reg_973[27]_i_4_n_0 ;
  wire \add_ln700_17_reg_973[27]_i_5_n_0 ;
  wire \add_ln700_17_reg_973[27]_i_6_n_0 ;
  wire \add_ln700_17_reg_973[27]_i_7_n_0 ;
  wire \add_ln700_17_reg_973[27]_i_8_n_0 ;
  wire \add_ln700_17_reg_973[27]_i_9_n_0 ;
  wire \add_ln700_17_reg_973[31]_i_10_n_0 ;
  wire \add_ln700_17_reg_973[31]_i_11_n_0 ;
  wire \add_ln700_17_reg_973[31]_i_12_n_0 ;
  wire \add_ln700_17_reg_973[31]_i_2_n_0 ;
  wire \add_ln700_17_reg_973[31]_i_3_n_0 ;
  wire \add_ln700_17_reg_973[31]_i_4_n_0 ;
  wire \add_ln700_17_reg_973[31]_i_5_n_0 ;
  wire \add_ln700_17_reg_973[31]_i_6_n_0 ;
  wire \add_ln700_17_reg_973[31]_i_7_n_0 ;
  wire \add_ln700_17_reg_973[31]_i_8_n_0 ;
  wire \add_ln700_17_reg_973[31]_i_9_n_0 ;
  wire \add_ln700_17_reg_973[3]_i_2_n_0 ;
  wire \add_ln700_17_reg_973[3]_i_3_n_0 ;
  wire \add_ln700_17_reg_973[3]_i_4_n_0 ;
  wire \add_ln700_17_reg_973[3]_i_5_n_0 ;
  wire \add_ln700_17_reg_973[3]_i_6_n_0 ;
  wire \add_ln700_17_reg_973[3]_i_7_n_0 ;
  wire \add_ln700_17_reg_973[3]_i_8_n_0 ;
  wire \add_ln700_17_reg_973[3]_i_9_n_0 ;
  wire \add_ln700_17_reg_973[7]_i_10_n_0 ;
  wire \add_ln700_17_reg_973[7]_i_11_n_0 ;
  wire \add_ln700_17_reg_973[7]_i_12_n_0 ;
  wire \add_ln700_17_reg_973[7]_i_13_n_0 ;
  wire \add_ln700_17_reg_973[7]_i_2_n_0 ;
  wire \add_ln700_17_reg_973[7]_i_3_n_0 ;
  wire \add_ln700_17_reg_973[7]_i_4_n_0 ;
  wire \add_ln700_17_reg_973[7]_i_5_n_0 ;
  wire \add_ln700_17_reg_973[7]_i_6_n_0 ;
  wire \add_ln700_17_reg_973[7]_i_7_n_0 ;
  wire \add_ln700_17_reg_973[7]_i_8_n_0 ;
  wire \add_ln700_17_reg_973[7]_i_9_n_0 ;
  wire \add_ln700_17_reg_973_reg[11]_i_1_n_0 ;
  wire \add_ln700_17_reg_973_reg[11]_i_1_n_1 ;
  wire \add_ln700_17_reg_973_reg[11]_i_1_n_2 ;
  wire \add_ln700_17_reg_973_reg[11]_i_1_n_3 ;
  wire \add_ln700_17_reg_973_reg[15]_i_1_n_0 ;
  wire \add_ln700_17_reg_973_reg[15]_i_1_n_1 ;
  wire \add_ln700_17_reg_973_reg[15]_i_1_n_2 ;
  wire \add_ln700_17_reg_973_reg[15]_i_1_n_3 ;
  wire \add_ln700_17_reg_973_reg[19]_i_1_n_0 ;
  wire \add_ln700_17_reg_973_reg[19]_i_1_n_1 ;
  wire \add_ln700_17_reg_973_reg[19]_i_1_n_2 ;
  wire \add_ln700_17_reg_973_reg[19]_i_1_n_3 ;
  wire \add_ln700_17_reg_973_reg[23]_i_1_n_0 ;
  wire \add_ln700_17_reg_973_reg[23]_i_1_n_1 ;
  wire \add_ln700_17_reg_973_reg[23]_i_1_n_2 ;
  wire \add_ln700_17_reg_973_reg[23]_i_1_n_3 ;
  wire \add_ln700_17_reg_973_reg[27]_i_1_n_0 ;
  wire \add_ln700_17_reg_973_reg[27]_i_1_n_1 ;
  wire \add_ln700_17_reg_973_reg[27]_i_1_n_2 ;
  wire \add_ln700_17_reg_973_reg[27]_i_1_n_3 ;
  wire \add_ln700_17_reg_973_reg[31]_i_1_n_1 ;
  wire \add_ln700_17_reg_973_reg[31]_i_1_n_2 ;
  wire \add_ln700_17_reg_973_reg[31]_i_1_n_3 ;
  wire \add_ln700_17_reg_973_reg[3]_i_1_n_0 ;
  wire \add_ln700_17_reg_973_reg[3]_i_1_n_1 ;
  wire \add_ln700_17_reg_973_reg[3]_i_1_n_2 ;
  wire \add_ln700_17_reg_973_reg[3]_i_1_n_3 ;
  wire \add_ln700_17_reg_973_reg[7]_i_1_n_0 ;
  wire \add_ln700_17_reg_973_reg[7]_i_1_n_1 ;
  wire \add_ln700_17_reg_973_reg[7]_i_1_n_2 ;
  wire \add_ln700_17_reg_973_reg[7]_i_1_n_3 ;
  wire [31:0]add_ln700_18_reg_978_reg__0;
  wire \add_ln700_19_reg_983[13]_i_2_n_0 ;
  wire \add_ln700_19_reg_983[13]_i_3_n_0 ;
  wire \add_ln700_19_reg_983[13]_i_4_n_0 ;
  wire \add_ln700_19_reg_983[13]_i_5_n_0 ;
  wire \add_ln700_19_reg_983[17]_i_2_n_0 ;
  wire \add_ln700_19_reg_983[17]_i_3_n_0 ;
  wire \add_ln700_19_reg_983[17]_i_4_n_0 ;
  wire \add_ln700_19_reg_983[17]_i_5_n_0 ;
  wire \add_ln700_19_reg_983[21]_i_2_n_0 ;
  wire \add_ln700_19_reg_983[21]_i_3_n_0 ;
  wire \add_ln700_19_reg_983[21]_i_4_n_0 ;
  wire \add_ln700_19_reg_983[21]_i_5_n_0 ;
  wire \add_ln700_19_reg_983[25]_i_2_n_0 ;
  wire \add_ln700_19_reg_983[25]_i_3_n_0 ;
  wire \add_ln700_19_reg_983[25]_i_4_n_0 ;
  wire \add_ln700_19_reg_983[25]_i_5_n_0 ;
  wire \add_ln700_19_reg_983[31]_i_2_n_0 ;
  wire \add_ln700_19_reg_983[31]_i_3_n_0 ;
  wire \add_ln700_19_reg_983[31]_i_4_n_0 ;
  wire \add_ln700_19_reg_983[31]_i_5_n_0 ;
  wire \add_ln700_19_reg_983[5]_i_2_n_0 ;
  wire \add_ln700_19_reg_983[5]_i_3_n_0 ;
  wire \add_ln700_19_reg_983[5]_i_4_n_0 ;
  wire \add_ln700_19_reg_983[5]_i_5_n_0 ;
  wire \add_ln700_19_reg_983[9]_i_2_n_0 ;
  wire \add_ln700_19_reg_983[9]_i_3_n_0 ;
  wire \add_ln700_19_reg_983[9]_i_4_n_0 ;
  wire \add_ln700_19_reg_983[9]_i_5_n_0 ;
  wire \add_ln700_19_reg_983_reg[13]_i_1_n_0 ;
  wire \add_ln700_19_reg_983_reg[13]_i_1_n_1 ;
  wire \add_ln700_19_reg_983_reg[13]_i_1_n_2 ;
  wire \add_ln700_19_reg_983_reg[13]_i_1_n_3 ;
  wire \add_ln700_19_reg_983_reg[17]_i_1_n_0 ;
  wire \add_ln700_19_reg_983_reg[17]_i_1_n_1 ;
  wire \add_ln700_19_reg_983_reg[17]_i_1_n_2 ;
  wire \add_ln700_19_reg_983_reg[17]_i_1_n_3 ;
  wire \add_ln700_19_reg_983_reg[21]_i_1_n_0 ;
  wire \add_ln700_19_reg_983_reg[21]_i_1_n_1 ;
  wire \add_ln700_19_reg_983_reg[21]_i_1_n_2 ;
  wire \add_ln700_19_reg_983_reg[21]_i_1_n_3 ;
  wire \add_ln700_19_reg_983_reg[25]_i_1_n_0 ;
  wire \add_ln700_19_reg_983_reg[25]_i_1_n_1 ;
  wire \add_ln700_19_reg_983_reg[25]_i_1_n_2 ;
  wire \add_ln700_19_reg_983_reg[25]_i_1_n_3 ;
  wire \add_ln700_19_reg_983_reg[31]_i_1_n_1 ;
  wire \add_ln700_19_reg_983_reg[31]_i_1_n_2 ;
  wire \add_ln700_19_reg_983_reg[31]_i_1_n_3 ;
  wire \add_ln700_19_reg_983_reg[5]_i_1_n_0 ;
  wire \add_ln700_19_reg_983_reg[5]_i_1_n_1 ;
  wire \add_ln700_19_reg_983_reg[5]_i_1_n_2 ;
  wire \add_ln700_19_reg_983_reg[5]_i_1_n_3 ;
  wire \add_ln700_19_reg_983_reg[9]_i_1_n_0 ;
  wire \add_ln700_19_reg_983_reg[9]_i_1_n_1 ;
  wire \add_ln700_19_reg_983_reg[9]_i_1_n_2 ;
  wire \add_ln700_19_reg_983_reg[9]_i_1_n_3 ;
  wire \add_ln700_19_reg_983_reg_n_0_[10] ;
  wire \add_ln700_19_reg_983_reg_n_0_[11] ;
  wire \add_ln700_19_reg_983_reg_n_0_[12] ;
  wire \add_ln700_19_reg_983_reg_n_0_[13] ;
  wire \add_ln700_19_reg_983_reg_n_0_[14] ;
  wire \add_ln700_19_reg_983_reg_n_0_[15] ;
  wire \add_ln700_19_reg_983_reg_n_0_[16] ;
  wire \add_ln700_19_reg_983_reg_n_0_[17] ;
  wire \add_ln700_19_reg_983_reg_n_0_[18] ;
  wire \add_ln700_19_reg_983_reg_n_0_[19] ;
  wire \add_ln700_19_reg_983_reg_n_0_[1] ;
  wire \add_ln700_19_reg_983_reg_n_0_[20] ;
  wire \add_ln700_19_reg_983_reg_n_0_[21] ;
  wire \add_ln700_19_reg_983_reg_n_0_[22] ;
  wire \add_ln700_19_reg_983_reg_n_0_[23] ;
  wire \add_ln700_19_reg_983_reg_n_0_[24] ;
  wire \add_ln700_19_reg_983_reg_n_0_[25] ;
  wire \add_ln700_19_reg_983_reg_n_0_[26] ;
  wire \add_ln700_19_reg_983_reg_n_0_[27] ;
  wire \add_ln700_19_reg_983_reg_n_0_[28] ;
  wire \add_ln700_19_reg_983_reg_n_0_[2] ;
  wire \add_ln700_19_reg_983_reg_n_0_[31] ;
  wire \add_ln700_19_reg_983_reg_n_0_[3] ;
  wire \add_ln700_19_reg_983_reg_n_0_[4] ;
  wire \add_ln700_19_reg_983_reg_n_0_[5] ;
  wire \add_ln700_19_reg_983_reg_n_0_[6] ;
  wire \add_ln700_19_reg_983_reg_n_0_[7] ;
  wire \add_ln700_19_reg_983_reg_n_0_[8] ;
  wire \add_ln700_19_reg_983_reg_n_0_[9] ;
  wire [31:0]add_ln700_21_fu_741_p2;
  wire [31:0]add_ln700_21_reg_1008;
  wire \add_ln700_21_reg_1008[11]_i_2_n_0 ;
  wire \add_ln700_21_reg_1008[11]_i_3_n_0 ;
  wire \add_ln700_21_reg_1008[11]_i_4_n_0 ;
  wire \add_ln700_21_reg_1008[11]_i_5_n_0 ;
  wire \add_ln700_21_reg_1008[11]_i_6_n_0 ;
  wire \add_ln700_21_reg_1008[11]_i_7_n_0 ;
  wire \add_ln700_21_reg_1008[11]_i_8_n_0 ;
  wire \add_ln700_21_reg_1008[11]_i_9_n_0 ;
  wire \add_ln700_21_reg_1008[15]_i_2_n_0 ;
  wire \add_ln700_21_reg_1008[15]_i_3_n_0 ;
  wire \add_ln700_21_reg_1008[15]_i_4_n_0 ;
  wire \add_ln700_21_reg_1008[15]_i_5_n_0 ;
  wire \add_ln700_21_reg_1008[15]_i_6_n_0 ;
  wire \add_ln700_21_reg_1008[15]_i_7_n_0 ;
  wire \add_ln700_21_reg_1008[15]_i_8_n_0 ;
  wire \add_ln700_21_reg_1008[15]_i_9_n_0 ;
  wire \add_ln700_21_reg_1008[19]_i_2_n_0 ;
  wire \add_ln700_21_reg_1008[19]_i_3_n_0 ;
  wire \add_ln700_21_reg_1008[19]_i_4_n_0 ;
  wire \add_ln700_21_reg_1008[19]_i_5_n_0 ;
  wire \add_ln700_21_reg_1008[19]_i_6_n_0 ;
  wire \add_ln700_21_reg_1008[19]_i_7_n_0 ;
  wire \add_ln700_21_reg_1008[19]_i_8_n_0 ;
  wire \add_ln700_21_reg_1008[19]_i_9_n_0 ;
  wire \add_ln700_21_reg_1008[23]_i_2_n_0 ;
  wire \add_ln700_21_reg_1008[23]_i_3_n_0 ;
  wire \add_ln700_21_reg_1008[23]_i_4_n_0 ;
  wire \add_ln700_21_reg_1008[23]_i_5_n_0 ;
  wire \add_ln700_21_reg_1008[23]_i_6_n_0 ;
  wire \add_ln700_21_reg_1008[23]_i_7_n_0 ;
  wire \add_ln700_21_reg_1008[23]_i_8_n_0 ;
  wire \add_ln700_21_reg_1008[23]_i_9_n_0 ;
  wire \add_ln700_21_reg_1008[27]_i_2_n_0 ;
  wire \add_ln700_21_reg_1008[27]_i_3_n_0 ;
  wire \add_ln700_21_reg_1008[27]_i_4_n_0 ;
  wire \add_ln700_21_reg_1008[27]_i_5_n_0 ;
  wire \add_ln700_21_reg_1008[27]_i_6_n_0 ;
  wire \add_ln700_21_reg_1008[27]_i_7_n_0 ;
  wire \add_ln700_21_reg_1008[27]_i_8_n_0 ;
  wire \add_ln700_21_reg_1008[27]_i_9_n_0 ;
  wire \add_ln700_21_reg_1008[31]_i_2_n_0 ;
  wire \add_ln700_21_reg_1008[31]_i_3_n_0 ;
  wire \add_ln700_21_reg_1008[31]_i_4_n_0 ;
  wire \add_ln700_21_reg_1008[31]_i_5_n_0 ;
  wire \add_ln700_21_reg_1008[31]_i_6_n_0 ;
  wire \add_ln700_21_reg_1008[31]_i_7_n_0 ;
  wire \add_ln700_21_reg_1008[31]_i_8_n_0 ;
  wire \add_ln700_21_reg_1008[3]_i_2_n_0 ;
  wire \add_ln700_21_reg_1008[3]_i_3_n_0 ;
  wire \add_ln700_21_reg_1008[3]_i_4_n_0 ;
  wire \add_ln700_21_reg_1008[3]_i_5_n_0 ;
  wire \add_ln700_21_reg_1008[3]_i_6_n_0 ;
  wire \add_ln700_21_reg_1008[3]_i_7_n_0 ;
  wire \add_ln700_21_reg_1008[3]_i_8_n_0 ;
  wire \add_ln700_21_reg_1008[7]_i_2_n_0 ;
  wire \add_ln700_21_reg_1008[7]_i_3_n_0 ;
  wire \add_ln700_21_reg_1008[7]_i_4_n_0 ;
  wire \add_ln700_21_reg_1008[7]_i_5_n_0 ;
  wire \add_ln700_21_reg_1008[7]_i_6_n_0 ;
  wire \add_ln700_21_reg_1008[7]_i_7_n_0 ;
  wire \add_ln700_21_reg_1008[7]_i_8_n_0 ;
  wire \add_ln700_21_reg_1008[7]_i_9_n_0 ;
  wire \add_ln700_21_reg_1008_reg[11]_i_1_n_0 ;
  wire \add_ln700_21_reg_1008_reg[11]_i_1_n_1 ;
  wire \add_ln700_21_reg_1008_reg[11]_i_1_n_2 ;
  wire \add_ln700_21_reg_1008_reg[11]_i_1_n_3 ;
  wire \add_ln700_21_reg_1008_reg[15]_i_1_n_0 ;
  wire \add_ln700_21_reg_1008_reg[15]_i_1_n_1 ;
  wire \add_ln700_21_reg_1008_reg[15]_i_1_n_2 ;
  wire \add_ln700_21_reg_1008_reg[15]_i_1_n_3 ;
  wire \add_ln700_21_reg_1008_reg[19]_i_1_n_0 ;
  wire \add_ln700_21_reg_1008_reg[19]_i_1_n_1 ;
  wire \add_ln700_21_reg_1008_reg[19]_i_1_n_2 ;
  wire \add_ln700_21_reg_1008_reg[19]_i_1_n_3 ;
  wire \add_ln700_21_reg_1008_reg[23]_i_1_n_0 ;
  wire \add_ln700_21_reg_1008_reg[23]_i_1_n_1 ;
  wire \add_ln700_21_reg_1008_reg[23]_i_1_n_2 ;
  wire \add_ln700_21_reg_1008_reg[23]_i_1_n_3 ;
  wire \add_ln700_21_reg_1008_reg[27]_i_1_n_0 ;
  wire \add_ln700_21_reg_1008_reg[27]_i_1_n_1 ;
  wire \add_ln700_21_reg_1008_reg[27]_i_1_n_2 ;
  wire \add_ln700_21_reg_1008_reg[27]_i_1_n_3 ;
  wire \add_ln700_21_reg_1008_reg[31]_i_1_n_1 ;
  wire \add_ln700_21_reg_1008_reg[31]_i_1_n_2 ;
  wire \add_ln700_21_reg_1008_reg[31]_i_1_n_3 ;
  wire \add_ln700_21_reg_1008_reg[3]_i_1_n_0 ;
  wire \add_ln700_21_reg_1008_reg[3]_i_1_n_1 ;
  wire \add_ln700_21_reg_1008_reg[3]_i_1_n_2 ;
  wire \add_ln700_21_reg_1008_reg[3]_i_1_n_3 ;
  wire \add_ln700_21_reg_1008_reg[7]_i_1_n_0 ;
  wire \add_ln700_21_reg_1008_reg[7]_i_1_n_1 ;
  wire \add_ln700_21_reg_1008_reg[7]_i_1_n_2 ;
  wire \add_ln700_21_reg_1008_reg[7]_i_1_n_3 ;
  wire [31:0]add_ln700_24_fu_708_p2;
  wire [31:0]add_ln700_24_reg_988;
  wire \add_ln700_24_reg_988[11]_i_10_n_0 ;
  wire \add_ln700_24_reg_988[11]_i_11_n_0 ;
  wire \add_ln700_24_reg_988[11]_i_12_n_0 ;
  wire \add_ln700_24_reg_988[11]_i_13_n_0 ;
  wire \add_ln700_24_reg_988[11]_i_2_n_0 ;
  wire \add_ln700_24_reg_988[11]_i_3_n_0 ;
  wire \add_ln700_24_reg_988[11]_i_4_n_0 ;
  wire \add_ln700_24_reg_988[11]_i_5_n_0 ;
  wire \add_ln700_24_reg_988[11]_i_6_n_0 ;
  wire \add_ln700_24_reg_988[11]_i_7_n_0 ;
  wire \add_ln700_24_reg_988[11]_i_8_n_0 ;
  wire \add_ln700_24_reg_988[11]_i_9_n_0 ;
  wire \add_ln700_24_reg_988[15]_i_10_n_0 ;
  wire \add_ln700_24_reg_988[15]_i_11_n_0 ;
  wire \add_ln700_24_reg_988[15]_i_12_n_0 ;
  wire \add_ln700_24_reg_988[15]_i_13_n_0 ;
  wire \add_ln700_24_reg_988[15]_i_2_n_0 ;
  wire \add_ln700_24_reg_988[15]_i_3_n_0 ;
  wire \add_ln700_24_reg_988[15]_i_4_n_0 ;
  wire \add_ln700_24_reg_988[15]_i_5_n_0 ;
  wire \add_ln700_24_reg_988[15]_i_6_n_0 ;
  wire \add_ln700_24_reg_988[15]_i_7_n_0 ;
  wire \add_ln700_24_reg_988[15]_i_8_n_0 ;
  wire \add_ln700_24_reg_988[15]_i_9_n_0 ;
  wire \add_ln700_24_reg_988[19]_i_10_n_0 ;
  wire \add_ln700_24_reg_988[19]_i_11_n_0 ;
  wire \add_ln700_24_reg_988[19]_i_12_n_0 ;
  wire \add_ln700_24_reg_988[19]_i_13_n_0 ;
  wire \add_ln700_24_reg_988[19]_i_2_n_0 ;
  wire \add_ln700_24_reg_988[19]_i_3_n_0 ;
  wire \add_ln700_24_reg_988[19]_i_4_n_0 ;
  wire \add_ln700_24_reg_988[19]_i_5_n_0 ;
  wire \add_ln700_24_reg_988[19]_i_6_n_0 ;
  wire \add_ln700_24_reg_988[19]_i_7_n_0 ;
  wire \add_ln700_24_reg_988[19]_i_8_n_0 ;
  wire \add_ln700_24_reg_988[19]_i_9_n_0 ;
  wire \add_ln700_24_reg_988[23]_i_10_n_0 ;
  wire \add_ln700_24_reg_988[23]_i_11_n_0 ;
  wire \add_ln700_24_reg_988[23]_i_12_n_0 ;
  wire \add_ln700_24_reg_988[23]_i_13_n_0 ;
  wire \add_ln700_24_reg_988[23]_i_2_n_0 ;
  wire \add_ln700_24_reg_988[23]_i_3_n_0 ;
  wire \add_ln700_24_reg_988[23]_i_4_n_0 ;
  wire \add_ln700_24_reg_988[23]_i_5_n_0 ;
  wire \add_ln700_24_reg_988[23]_i_6_n_0 ;
  wire \add_ln700_24_reg_988[23]_i_7_n_0 ;
  wire \add_ln700_24_reg_988[23]_i_8_n_0 ;
  wire \add_ln700_24_reg_988[23]_i_9_n_0 ;
  wire \add_ln700_24_reg_988[27]_i_10_n_0 ;
  wire \add_ln700_24_reg_988[27]_i_11_n_0 ;
  wire \add_ln700_24_reg_988[27]_i_12_n_0 ;
  wire \add_ln700_24_reg_988[27]_i_13_n_0 ;
  wire \add_ln700_24_reg_988[27]_i_14_n_0 ;
  wire \add_ln700_24_reg_988[27]_i_15_n_0 ;
  wire \add_ln700_24_reg_988[27]_i_2_n_0 ;
  wire \add_ln700_24_reg_988[27]_i_3_n_0 ;
  wire \add_ln700_24_reg_988[27]_i_4_n_0 ;
  wire \add_ln700_24_reg_988[27]_i_5_n_0 ;
  wire \add_ln700_24_reg_988[27]_i_6_n_0 ;
  wire \add_ln700_24_reg_988[27]_i_7_n_0 ;
  wire \add_ln700_24_reg_988[27]_i_8_n_0 ;
  wire \add_ln700_24_reg_988[27]_i_9_n_0 ;
  wire \add_ln700_24_reg_988[3]_i_2_n_0 ;
  wire \add_ln700_24_reg_988[3]_i_3_n_0 ;
  wire \add_ln700_24_reg_988[3]_i_4_n_0 ;
  wire \add_ln700_24_reg_988[3]_i_5_n_0 ;
  wire \add_ln700_24_reg_988[3]_i_6_n_0 ;
  wire \add_ln700_24_reg_988[3]_i_7_n_0 ;
  wire \add_ln700_24_reg_988[3]_i_8_n_0 ;
  wire \add_ln700_24_reg_988[3]_i_9_n_0 ;
  wire \add_ln700_24_reg_988[7]_i_10_n_0 ;
  wire \add_ln700_24_reg_988[7]_i_11_n_0 ;
  wire \add_ln700_24_reg_988[7]_i_12_n_0 ;
  wire \add_ln700_24_reg_988[7]_i_13_n_0 ;
  wire \add_ln700_24_reg_988[7]_i_2_n_0 ;
  wire \add_ln700_24_reg_988[7]_i_3_n_0 ;
  wire \add_ln700_24_reg_988[7]_i_4_n_0 ;
  wire \add_ln700_24_reg_988[7]_i_5_n_0 ;
  wire \add_ln700_24_reg_988[7]_i_6_n_0 ;
  wire \add_ln700_24_reg_988[7]_i_7_n_0 ;
  wire \add_ln700_24_reg_988[7]_i_8_n_0 ;
  wire \add_ln700_24_reg_988[7]_i_9_n_0 ;
  wire \add_ln700_24_reg_988_reg[11]_i_1_n_0 ;
  wire \add_ln700_24_reg_988_reg[11]_i_1_n_1 ;
  wire \add_ln700_24_reg_988_reg[11]_i_1_n_2 ;
  wire \add_ln700_24_reg_988_reg[11]_i_1_n_3 ;
  wire \add_ln700_24_reg_988_reg[15]_i_1_n_0 ;
  wire \add_ln700_24_reg_988_reg[15]_i_1_n_1 ;
  wire \add_ln700_24_reg_988_reg[15]_i_1_n_2 ;
  wire \add_ln700_24_reg_988_reg[15]_i_1_n_3 ;
  wire \add_ln700_24_reg_988_reg[19]_i_1_n_0 ;
  wire \add_ln700_24_reg_988_reg[19]_i_1_n_1 ;
  wire \add_ln700_24_reg_988_reg[19]_i_1_n_2 ;
  wire \add_ln700_24_reg_988_reg[19]_i_1_n_3 ;
  wire \add_ln700_24_reg_988_reg[23]_i_1_n_0 ;
  wire \add_ln700_24_reg_988_reg[23]_i_1_n_1 ;
  wire \add_ln700_24_reg_988_reg[23]_i_1_n_2 ;
  wire \add_ln700_24_reg_988_reg[23]_i_1_n_3 ;
  wire \add_ln700_24_reg_988_reg[27]_i_1_n_0 ;
  wire \add_ln700_24_reg_988_reg[27]_i_1_n_1 ;
  wire \add_ln700_24_reg_988_reg[27]_i_1_n_2 ;
  wire \add_ln700_24_reg_988_reg[27]_i_1_n_3 ;
  wire \add_ln700_24_reg_988_reg[3]_i_1_n_0 ;
  wire \add_ln700_24_reg_988_reg[3]_i_1_n_1 ;
  wire \add_ln700_24_reg_988_reg[3]_i_1_n_2 ;
  wire \add_ln700_24_reg_988_reg[3]_i_1_n_3 ;
  wire \add_ln700_24_reg_988_reg[7]_i_1_n_0 ;
  wire \add_ln700_24_reg_988_reg[7]_i_1_n_1 ;
  wire \add_ln700_24_reg_988_reg[7]_i_1_n_2 ;
  wire \add_ln700_24_reg_988_reg[7]_i_1_n_3 ;
  wire [31:1]add_ln700_25_fu_714_p2;
  wire [31:0]add_ln700_25_reg_993;
  wire \add_ln700_25_reg_993[31]_i_2_n_0 ;
  wire add_ln700_26_reg_9980;
  wire add_ln700_26_reg_998_reg_n_100;
  wire add_ln700_26_reg_998_reg_n_101;
  wire add_ln700_26_reg_998_reg_n_102;
  wire add_ln700_26_reg_998_reg_n_103;
  wire add_ln700_26_reg_998_reg_n_104;
  wire add_ln700_26_reg_998_reg_n_105;
  wire add_ln700_26_reg_998_reg_n_80;
  wire add_ln700_26_reg_998_reg_n_81;
  wire add_ln700_26_reg_998_reg_n_82;
  wire add_ln700_26_reg_998_reg_n_83;
  wire add_ln700_26_reg_998_reg_n_84;
  wire add_ln700_26_reg_998_reg_n_85;
  wire add_ln700_26_reg_998_reg_n_86;
  wire add_ln700_26_reg_998_reg_n_87;
  wire add_ln700_26_reg_998_reg_n_88;
  wire add_ln700_26_reg_998_reg_n_89;
  wire add_ln700_26_reg_998_reg_n_90;
  wire add_ln700_26_reg_998_reg_n_91;
  wire add_ln700_26_reg_998_reg_n_92;
  wire add_ln700_26_reg_998_reg_n_93;
  wire add_ln700_26_reg_998_reg_n_94;
  wire add_ln700_26_reg_998_reg_n_95;
  wire add_ln700_26_reg_998_reg_n_96;
  wire add_ln700_26_reg_998_reg_n_97;
  wire add_ln700_26_reg_998_reg_n_98;
  wire add_ln700_26_reg_998_reg_n_99;
  wire [31:0]add_ln700_28_fu_754_p2;
  wire [31:0]add_ln700_28_reg_1013;
  wire \add_ln700_28_reg_1013[11]_i_2_n_0 ;
  wire \add_ln700_28_reg_1013[11]_i_3_n_0 ;
  wire \add_ln700_28_reg_1013[11]_i_4_n_0 ;
  wire \add_ln700_28_reg_1013[11]_i_5_n_0 ;
  wire \add_ln700_28_reg_1013[11]_i_6_n_0 ;
  wire \add_ln700_28_reg_1013[11]_i_7_n_0 ;
  wire \add_ln700_28_reg_1013[11]_i_8_n_0 ;
  wire \add_ln700_28_reg_1013[11]_i_9_n_0 ;
  wire \add_ln700_28_reg_1013[15]_i_2_n_0 ;
  wire \add_ln700_28_reg_1013[15]_i_3_n_0 ;
  wire \add_ln700_28_reg_1013[15]_i_4_n_0 ;
  wire \add_ln700_28_reg_1013[15]_i_5_n_0 ;
  wire \add_ln700_28_reg_1013[15]_i_6_n_0 ;
  wire \add_ln700_28_reg_1013[15]_i_7_n_0 ;
  wire \add_ln700_28_reg_1013[15]_i_8_n_0 ;
  wire \add_ln700_28_reg_1013[15]_i_9_n_0 ;
  wire \add_ln700_28_reg_1013[19]_i_2_n_0 ;
  wire \add_ln700_28_reg_1013[19]_i_3_n_0 ;
  wire \add_ln700_28_reg_1013[19]_i_4_n_0 ;
  wire \add_ln700_28_reg_1013[19]_i_5_n_0 ;
  wire \add_ln700_28_reg_1013[19]_i_6_n_0 ;
  wire \add_ln700_28_reg_1013[19]_i_7_n_0 ;
  wire \add_ln700_28_reg_1013[19]_i_8_n_0 ;
  wire \add_ln700_28_reg_1013[19]_i_9_n_0 ;
  wire \add_ln700_28_reg_1013[23]_i_2_n_0 ;
  wire \add_ln700_28_reg_1013[23]_i_3_n_0 ;
  wire \add_ln700_28_reg_1013[23]_i_4_n_0 ;
  wire \add_ln700_28_reg_1013[23]_i_5_n_0 ;
  wire \add_ln700_28_reg_1013[23]_i_6_n_0 ;
  wire \add_ln700_28_reg_1013[23]_i_7_n_0 ;
  wire \add_ln700_28_reg_1013[23]_i_8_n_0 ;
  wire \add_ln700_28_reg_1013[23]_i_9_n_0 ;
  wire \add_ln700_28_reg_1013[27]_i_2_n_0 ;
  wire \add_ln700_28_reg_1013[27]_i_3_n_0 ;
  wire \add_ln700_28_reg_1013[27]_i_4_n_0 ;
  wire \add_ln700_28_reg_1013[27]_i_5_n_0 ;
  wire \add_ln700_28_reg_1013[27]_i_6_n_0 ;
  wire \add_ln700_28_reg_1013[27]_i_7_n_0 ;
  wire \add_ln700_28_reg_1013[27]_i_8_n_0 ;
  wire \add_ln700_28_reg_1013[27]_i_9_n_0 ;
  wire \add_ln700_28_reg_1013[31]_i_2_n_0 ;
  wire \add_ln700_28_reg_1013[31]_i_3_n_0 ;
  wire \add_ln700_28_reg_1013[31]_i_4_n_0 ;
  wire \add_ln700_28_reg_1013[31]_i_5_n_0 ;
  wire \add_ln700_28_reg_1013[31]_i_6_n_0 ;
  wire \add_ln700_28_reg_1013[3]_i_2_n_0 ;
  wire \add_ln700_28_reg_1013[3]_i_3_n_0 ;
  wire \add_ln700_28_reg_1013[3]_i_4_n_0 ;
  wire \add_ln700_28_reg_1013[3]_i_5_n_0 ;
  wire \add_ln700_28_reg_1013[3]_i_6_n_0 ;
  wire \add_ln700_28_reg_1013[3]_i_7_n_0 ;
  wire \add_ln700_28_reg_1013[3]_i_8_n_0 ;
  wire \add_ln700_28_reg_1013[7]_i_2_n_0 ;
  wire \add_ln700_28_reg_1013[7]_i_3_n_0 ;
  wire \add_ln700_28_reg_1013[7]_i_4_n_0 ;
  wire \add_ln700_28_reg_1013[7]_i_5_n_0 ;
  wire \add_ln700_28_reg_1013[7]_i_6_n_0 ;
  wire \add_ln700_28_reg_1013[7]_i_7_n_0 ;
  wire \add_ln700_28_reg_1013[7]_i_8_n_0 ;
  wire \add_ln700_28_reg_1013[7]_i_9_n_0 ;
  wire \add_ln700_28_reg_1013_reg[11]_i_1_n_0 ;
  wire \add_ln700_28_reg_1013_reg[11]_i_1_n_1 ;
  wire \add_ln700_28_reg_1013_reg[11]_i_1_n_2 ;
  wire \add_ln700_28_reg_1013_reg[11]_i_1_n_3 ;
  wire \add_ln700_28_reg_1013_reg[15]_i_1_n_0 ;
  wire \add_ln700_28_reg_1013_reg[15]_i_1_n_1 ;
  wire \add_ln700_28_reg_1013_reg[15]_i_1_n_2 ;
  wire \add_ln700_28_reg_1013_reg[15]_i_1_n_3 ;
  wire \add_ln700_28_reg_1013_reg[19]_i_1_n_0 ;
  wire \add_ln700_28_reg_1013_reg[19]_i_1_n_1 ;
  wire \add_ln700_28_reg_1013_reg[19]_i_1_n_2 ;
  wire \add_ln700_28_reg_1013_reg[19]_i_1_n_3 ;
  wire \add_ln700_28_reg_1013_reg[23]_i_1_n_0 ;
  wire \add_ln700_28_reg_1013_reg[23]_i_1_n_1 ;
  wire \add_ln700_28_reg_1013_reg[23]_i_1_n_2 ;
  wire \add_ln700_28_reg_1013_reg[23]_i_1_n_3 ;
  wire \add_ln700_28_reg_1013_reg[27]_i_1_n_0 ;
  wire \add_ln700_28_reg_1013_reg[27]_i_1_n_1 ;
  wire \add_ln700_28_reg_1013_reg[27]_i_1_n_2 ;
  wire \add_ln700_28_reg_1013_reg[27]_i_1_n_3 ;
  wire \add_ln700_28_reg_1013_reg[31]_i_1_n_1 ;
  wire \add_ln700_28_reg_1013_reg[31]_i_1_n_2 ;
  wire \add_ln700_28_reg_1013_reg[31]_i_1_n_3 ;
  wire \add_ln700_28_reg_1013_reg[3]_i_1_n_0 ;
  wire \add_ln700_28_reg_1013_reg[3]_i_1_n_1 ;
  wire \add_ln700_28_reg_1013_reg[3]_i_1_n_2 ;
  wire \add_ln700_28_reg_1013_reg[3]_i_1_n_3 ;
  wire \add_ln700_28_reg_1013_reg[7]_i_1_n_0 ;
  wire \add_ln700_28_reg_1013_reg[7]_i_1_n_1 ;
  wire \add_ln700_28_reg_1013_reg[7]_i_1_n_2 ;
  wire \add_ln700_28_reg_1013_reg[7]_i_1_n_3 ;
  wire [31:0]add_ln700_2_fu_636_p2;
  wire [31:0]add_ln700_2_reg_948;
  wire \add_ln700_2_reg_948[11]_i_10_n_0 ;
  wire \add_ln700_2_reg_948[11]_i_11_n_0 ;
  wire \add_ln700_2_reg_948[11]_i_12_n_0 ;
  wire \add_ln700_2_reg_948[11]_i_13_n_0 ;
  wire \add_ln700_2_reg_948[11]_i_2_n_0 ;
  wire \add_ln700_2_reg_948[11]_i_3_n_0 ;
  wire \add_ln700_2_reg_948[11]_i_4_n_0 ;
  wire \add_ln700_2_reg_948[11]_i_5_n_0 ;
  wire \add_ln700_2_reg_948[11]_i_6_n_0 ;
  wire \add_ln700_2_reg_948[11]_i_7_n_0 ;
  wire \add_ln700_2_reg_948[11]_i_8_n_0 ;
  wire \add_ln700_2_reg_948[11]_i_9_n_0 ;
  wire \add_ln700_2_reg_948[15]_i_10_n_0 ;
  wire \add_ln700_2_reg_948[15]_i_11_n_0 ;
  wire \add_ln700_2_reg_948[15]_i_12_n_0 ;
  wire \add_ln700_2_reg_948[15]_i_13_n_0 ;
  wire \add_ln700_2_reg_948[15]_i_2_n_0 ;
  wire \add_ln700_2_reg_948[15]_i_3_n_0 ;
  wire \add_ln700_2_reg_948[15]_i_4_n_0 ;
  wire \add_ln700_2_reg_948[15]_i_5_n_0 ;
  wire \add_ln700_2_reg_948[15]_i_6_n_0 ;
  wire \add_ln700_2_reg_948[15]_i_7_n_0 ;
  wire \add_ln700_2_reg_948[15]_i_8_n_0 ;
  wire \add_ln700_2_reg_948[15]_i_9_n_0 ;
  wire \add_ln700_2_reg_948[19]_i_10_n_0 ;
  wire \add_ln700_2_reg_948[19]_i_11_n_0 ;
  wire \add_ln700_2_reg_948[19]_i_12_n_0 ;
  wire \add_ln700_2_reg_948[19]_i_13_n_0 ;
  wire \add_ln700_2_reg_948[19]_i_2_n_0 ;
  wire \add_ln700_2_reg_948[19]_i_3_n_0 ;
  wire \add_ln700_2_reg_948[19]_i_4_n_0 ;
  wire \add_ln700_2_reg_948[19]_i_5_n_0 ;
  wire \add_ln700_2_reg_948[19]_i_6_n_0 ;
  wire \add_ln700_2_reg_948[19]_i_7_n_0 ;
  wire \add_ln700_2_reg_948[19]_i_8_n_0 ;
  wire \add_ln700_2_reg_948[19]_i_9_n_0 ;
  wire \add_ln700_2_reg_948[23]_i_10_n_0 ;
  wire \add_ln700_2_reg_948[23]_i_11_n_0 ;
  wire \add_ln700_2_reg_948[23]_i_12_n_0 ;
  wire \add_ln700_2_reg_948[23]_i_13_n_0 ;
  wire \add_ln700_2_reg_948[23]_i_2_n_0 ;
  wire \add_ln700_2_reg_948[23]_i_3_n_0 ;
  wire \add_ln700_2_reg_948[23]_i_4_n_0 ;
  wire \add_ln700_2_reg_948[23]_i_5_n_0 ;
  wire \add_ln700_2_reg_948[23]_i_6_n_0 ;
  wire \add_ln700_2_reg_948[23]_i_7_n_0 ;
  wire \add_ln700_2_reg_948[23]_i_8_n_0 ;
  wire \add_ln700_2_reg_948[23]_i_9_n_0 ;
  wire \add_ln700_2_reg_948[27]_i_10_n_0 ;
  wire \add_ln700_2_reg_948[27]_i_11_n_0 ;
  wire \add_ln700_2_reg_948[27]_i_12_n_0 ;
  wire \add_ln700_2_reg_948[27]_i_13_n_0 ;
  wire \add_ln700_2_reg_948[27]_i_14_n_0 ;
  wire \add_ln700_2_reg_948[27]_i_15_n_0 ;
  wire \add_ln700_2_reg_948[27]_i_2_n_0 ;
  wire \add_ln700_2_reg_948[27]_i_3_n_0 ;
  wire \add_ln700_2_reg_948[27]_i_4_n_0 ;
  wire \add_ln700_2_reg_948[27]_i_5_n_0 ;
  wire \add_ln700_2_reg_948[27]_i_6_n_0 ;
  wire \add_ln700_2_reg_948[27]_i_7_n_0 ;
  wire \add_ln700_2_reg_948[27]_i_8_n_0 ;
  wire \add_ln700_2_reg_948[27]_i_9_n_0 ;
  wire \add_ln700_2_reg_948[3]_i_2_n_0 ;
  wire \add_ln700_2_reg_948[3]_i_3_n_0 ;
  wire \add_ln700_2_reg_948[3]_i_4_n_0 ;
  wire \add_ln700_2_reg_948[3]_i_5_n_0 ;
  wire \add_ln700_2_reg_948[3]_i_6_n_0 ;
  wire \add_ln700_2_reg_948[3]_i_7_n_0 ;
  wire \add_ln700_2_reg_948[3]_i_8_n_0 ;
  wire \add_ln700_2_reg_948[3]_i_9_n_0 ;
  wire \add_ln700_2_reg_948[7]_i_10_n_0 ;
  wire \add_ln700_2_reg_948[7]_i_11_n_0 ;
  wire \add_ln700_2_reg_948[7]_i_12_n_0 ;
  wire \add_ln700_2_reg_948[7]_i_13_n_0 ;
  wire \add_ln700_2_reg_948[7]_i_2_n_0 ;
  wire \add_ln700_2_reg_948[7]_i_3_n_0 ;
  wire \add_ln700_2_reg_948[7]_i_4_n_0 ;
  wire \add_ln700_2_reg_948[7]_i_5_n_0 ;
  wire \add_ln700_2_reg_948[7]_i_6_n_0 ;
  wire \add_ln700_2_reg_948[7]_i_7_n_0 ;
  wire \add_ln700_2_reg_948[7]_i_8_n_0 ;
  wire \add_ln700_2_reg_948[7]_i_9_n_0 ;
  wire \add_ln700_2_reg_948_reg[11]_i_1_n_0 ;
  wire \add_ln700_2_reg_948_reg[11]_i_1_n_1 ;
  wire \add_ln700_2_reg_948_reg[11]_i_1_n_2 ;
  wire \add_ln700_2_reg_948_reg[11]_i_1_n_3 ;
  wire \add_ln700_2_reg_948_reg[15]_i_1_n_0 ;
  wire \add_ln700_2_reg_948_reg[15]_i_1_n_1 ;
  wire \add_ln700_2_reg_948_reg[15]_i_1_n_2 ;
  wire \add_ln700_2_reg_948_reg[15]_i_1_n_3 ;
  wire \add_ln700_2_reg_948_reg[19]_i_1_n_0 ;
  wire \add_ln700_2_reg_948_reg[19]_i_1_n_1 ;
  wire \add_ln700_2_reg_948_reg[19]_i_1_n_2 ;
  wire \add_ln700_2_reg_948_reg[19]_i_1_n_3 ;
  wire \add_ln700_2_reg_948_reg[23]_i_1_n_0 ;
  wire \add_ln700_2_reg_948_reg[23]_i_1_n_1 ;
  wire \add_ln700_2_reg_948_reg[23]_i_1_n_2 ;
  wire \add_ln700_2_reg_948_reg[23]_i_1_n_3 ;
  wire \add_ln700_2_reg_948_reg[27]_i_1_n_0 ;
  wire \add_ln700_2_reg_948_reg[27]_i_1_n_1 ;
  wire \add_ln700_2_reg_948_reg[27]_i_1_n_2 ;
  wire \add_ln700_2_reg_948_reg[27]_i_1_n_3 ;
  wire \add_ln700_2_reg_948_reg[3]_i_1_n_0 ;
  wire \add_ln700_2_reg_948_reg[3]_i_1_n_1 ;
  wire \add_ln700_2_reg_948_reg[3]_i_1_n_2 ;
  wire \add_ln700_2_reg_948_reg[3]_i_1_n_3 ;
  wire \add_ln700_2_reg_948_reg[7]_i_1_n_0 ;
  wire \add_ln700_2_reg_948_reg[7]_i_1_n_1 ;
  wire \add_ln700_2_reg_948_reg[7]_i_1_n_2 ;
  wire \add_ln700_2_reg_948_reg[7]_i_1_n_3 ;
  wire add_ln700_3_reg_953_reg_n_100;
  wire add_ln700_3_reg_953_reg_n_101;
  wire add_ln700_3_reg_953_reg_n_102;
  wire add_ln700_3_reg_953_reg_n_103;
  wire add_ln700_3_reg_953_reg_n_104;
  wire add_ln700_3_reg_953_reg_n_105;
  wire add_ln700_3_reg_953_reg_n_24;
  wire add_ln700_3_reg_953_reg_n_25;
  wire add_ln700_3_reg_953_reg_n_26;
  wire add_ln700_3_reg_953_reg_n_27;
  wire add_ln700_3_reg_953_reg_n_28;
  wire add_ln700_3_reg_953_reg_n_29;
  wire add_ln700_3_reg_953_reg_n_30;
  wire add_ln700_3_reg_953_reg_n_31;
  wire add_ln700_3_reg_953_reg_n_32;
  wire add_ln700_3_reg_953_reg_n_33;
  wire add_ln700_3_reg_953_reg_n_34;
  wire add_ln700_3_reg_953_reg_n_35;
  wire add_ln700_3_reg_953_reg_n_36;
  wire add_ln700_3_reg_953_reg_n_37;
  wire add_ln700_3_reg_953_reg_n_38;
  wire add_ln700_3_reg_953_reg_n_39;
  wire add_ln700_3_reg_953_reg_n_40;
  wire add_ln700_3_reg_953_reg_n_41;
  wire add_ln700_3_reg_953_reg_n_42;
  wire add_ln700_3_reg_953_reg_n_43;
  wire add_ln700_3_reg_953_reg_n_44;
  wire add_ln700_3_reg_953_reg_n_45;
  wire add_ln700_3_reg_953_reg_n_46;
  wire add_ln700_3_reg_953_reg_n_47;
  wire add_ln700_3_reg_953_reg_n_48;
  wire add_ln700_3_reg_953_reg_n_49;
  wire add_ln700_3_reg_953_reg_n_50;
  wire add_ln700_3_reg_953_reg_n_51;
  wire add_ln700_3_reg_953_reg_n_52;
  wire add_ln700_3_reg_953_reg_n_53;
  wire add_ln700_3_reg_953_reg_n_74;
  wire add_ln700_3_reg_953_reg_n_75;
  wire add_ln700_3_reg_953_reg_n_76;
  wire add_ln700_3_reg_953_reg_n_77;
  wire add_ln700_3_reg_953_reg_n_78;
  wire add_ln700_3_reg_953_reg_n_79;
  wire add_ln700_3_reg_953_reg_n_80;
  wire add_ln700_3_reg_953_reg_n_81;
  wire add_ln700_3_reg_953_reg_n_82;
  wire add_ln700_3_reg_953_reg_n_83;
  wire add_ln700_3_reg_953_reg_n_84;
  wire add_ln700_3_reg_953_reg_n_85;
  wire add_ln700_3_reg_953_reg_n_86;
  wire add_ln700_3_reg_953_reg_n_87;
  wire add_ln700_3_reg_953_reg_n_88;
  wire add_ln700_3_reg_953_reg_n_89;
  wire add_ln700_3_reg_953_reg_n_90;
  wire add_ln700_3_reg_953_reg_n_91;
  wire add_ln700_3_reg_953_reg_n_92;
  wire add_ln700_3_reg_953_reg_n_93;
  wire add_ln700_3_reg_953_reg_n_94;
  wire add_ln700_3_reg_953_reg_n_95;
  wire add_ln700_3_reg_953_reg_n_96;
  wire add_ln700_3_reg_953_reg_n_97;
  wire add_ln700_3_reg_953_reg_n_98;
  wire add_ln700_3_reg_953_reg_n_99;
  wire add_ln700_4_reg_958_reg_n_100;
  wire add_ln700_4_reg_958_reg_n_101;
  wire add_ln700_4_reg_958_reg_n_102;
  wire add_ln700_4_reg_958_reg_n_103;
  wire add_ln700_4_reg_958_reg_n_104;
  wire add_ln700_4_reg_958_reg_n_105;
  wire add_ln700_4_reg_958_reg_n_24;
  wire add_ln700_4_reg_958_reg_n_25;
  wire add_ln700_4_reg_958_reg_n_26;
  wire add_ln700_4_reg_958_reg_n_27;
  wire add_ln700_4_reg_958_reg_n_28;
  wire add_ln700_4_reg_958_reg_n_29;
  wire add_ln700_4_reg_958_reg_n_30;
  wire add_ln700_4_reg_958_reg_n_31;
  wire add_ln700_4_reg_958_reg_n_32;
  wire add_ln700_4_reg_958_reg_n_33;
  wire add_ln700_4_reg_958_reg_n_34;
  wire add_ln700_4_reg_958_reg_n_35;
  wire add_ln700_4_reg_958_reg_n_36;
  wire add_ln700_4_reg_958_reg_n_37;
  wire add_ln700_4_reg_958_reg_n_38;
  wire add_ln700_4_reg_958_reg_n_39;
  wire add_ln700_4_reg_958_reg_n_40;
  wire add_ln700_4_reg_958_reg_n_41;
  wire add_ln700_4_reg_958_reg_n_42;
  wire add_ln700_4_reg_958_reg_n_43;
  wire add_ln700_4_reg_958_reg_n_44;
  wire add_ln700_4_reg_958_reg_n_45;
  wire add_ln700_4_reg_958_reg_n_46;
  wire add_ln700_4_reg_958_reg_n_47;
  wire add_ln700_4_reg_958_reg_n_48;
  wire add_ln700_4_reg_958_reg_n_49;
  wire add_ln700_4_reg_958_reg_n_50;
  wire add_ln700_4_reg_958_reg_n_51;
  wire add_ln700_4_reg_958_reg_n_52;
  wire add_ln700_4_reg_958_reg_n_53;
  wire add_ln700_4_reg_958_reg_n_74;
  wire add_ln700_4_reg_958_reg_n_75;
  wire add_ln700_4_reg_958_reg_n_76;
  wire add_ln700_4_reg_958_reg_n_77;
  wire add_ln700_4_reg_958_reg_n_78;
  wire add_ln700_4_reg_958_reg_n_79;
  wire add_ln700_4_reg_958_reg_n_80;
  wire add_ln700_4_reg_958_reg_n_81;
  wire add_ln700_4_reg_958_reg_n_82;
  wire add_ln700_4_reg_958_reg_n_83;
  wire add_ln700_4_reg_958_reg_n_84;
  wire add_ln700_4_reg_958_reg_n_85;
  wire add_ln700_4_reg_958_reg_n_86;
  wire add_ln700_4_reg_958_reg_n_87;
  wire add_ln700_4_reg_958_reg_n_88;
  wire add_ln700_4_reg_958_reg_n_89;
  wire add_ln700_4_reg_958_reg_n_90;
  wire add_ln700_4_reg_958_reg_n_91;
  wire add_ln700_4_reg_958_reg_n_92;
  wire add_ln700_4_reg_958_reg_n_93;
  wire add_ln700_4_reg_958_reg_n_94;
  wire add_ln700_4_reg_958_reg_n_95;
  wire add_ln700_4_reg_958_reg_n_96;
  wire add_ln700_4_reg_958_reg_n_97;
  wire add_ln700_4_reg_958_reg_n_98;
  wire add_ln700_4_reg_958_reg_n_99;
  wire [31:1]add_ln700_9_fu_658_p2;
  wire [31:0]add_ln700_9_reg_963;
  wire \add_ln700_9_reg_963[13]_i_10_n_0 ;
  wire \add_ln700_9_reg_963[13]_i_11_n_0 ;
  wire \add_ln700_9_reg_963[13]_i_12_n_0 ;
  wire \add_ln700_9_reg_963[13]_i_13_n_0 ;
  wire \add_ln700_9_reg_963[13]_i_2_n_0 ;
  wire \add_ln700_9_reg_963[13]_i_3_n_0 ;
  wire \add_ln700_9_reg_963[13]_i_4_n_0 ;
  wire \add_ln700_9_reg_963[13]_i_5_n_0 ;
  wire \add_ln700_9_reg_963[13]_i_6_n_0 ;
  wire \add_ln700_9_reg_963[13]_i_7_n_0 ;
  wire \add_ln700_9_reg_963[13]_i_8_n_0 ;
  wire \add_ln700_9_reg_963[13]_i_9_n_0 ;
  wire \add_ln700_9_reg_963[17]_i_10_n_0 ;
  wire \add_ln700_9_reg_963[17]_i_11_n_0 ;
  wire \add_ln700_9_reg_963[17]_i_12_n_0 ;
  wire \add_ln700_9_reg_963[17]_i_13_n_0 ;
  wire \add_ln700_9_reg_963[17]_i_2_n_0 ;
  wire \add_ln700_9_reg_963[17]_i_3_n_0 ;
  wire \add_ln700_9_reg_963[17]_i_4_n_0 ;
  wire \add_ln700_9_reg_963[17]_i_5_n_0 ;
  wire \add_ln700_9_reg_963[17]_i_6_n_0 ;
  wire \add_ln700_9_reg_963[17]_i_7_n_0 ;
  wire \add_ln700_9_reg_963[17]_i_8_n_0 ;
  wire \add_ln700_9_reg_963[17]_i_9_n_0 ;
  wire \add_ln700_9_reg_963[21]_i_10_n_0 ;
  wire \add_ln700_9_reg_963[21]_i_11_n_0 ;
  wire \add_ln700_9_reg_963[21]_i_12_n_0 ;
  wire \add_ln700_9_reg_963[21]_i_13_n_0 ;
  wire \add_ln700_9_reg_963[21]_i_2_n_0 ;
  wire \add_ln700_9_reg_963[21]_i_3_n_0 ;
  wire \add_ln700_9_reg_963[21]_i_4_n_0 ;
  wire \add_ln700_9_reg_963[21]_i_5_n_0 ;
  wire \add_ln700_9_reg_963[21]_i_6_n_0 ;
  wire \add_ln700_9_reg_963[21]_i_7_n_0 ;
  wire \add_ln700_9_reg_963[21]_i_8_n_0 ;
  wire \add_ln700_9_reg_963[21]_i_9_n_0 ;
  wire \add_ln700_9_reg_963[25]_i_10_n_0 ;
  wire \add_ln700_9_reg_963[25]_i_11_n_0 ;
  wire \add_ln700_9_reg_963[25]_i_12_n_0 ;
  wire \add_ln700_9_reg_963[25]_i_13_n_0 ;
  wire \add_ln700_9_reg_963[25]_i_2_n_0 ;
  wire \add_ln700_9_reg_963[25]_i_3_n_0 ;
  wire \add_ln700_9_reg_963[25]_i_4_n_0 ;
  wire \add_ln700_9_reg_963[25]_i_5_n_0 ;
  wire \add_ln700_9_reg_963[25]_i_6_n_0 ;
  wire \add_ln700_9_reg_963[25]_i_7_n_0 ;
  wire \add_ln700_9_reg_963[25]_i_8_n_0 ;
  wire \add_ln700_9_reg_963[25]_i_9_n_0 ;
  wire \add_ln700_9_reg_963[29]_i_10_n_0 ;
  wire \add_ln700_9_reg_963[29]_i_11_n_0 ;
  wire \add_ln700_9_reg_963[29]_i_12_n_0 ;
  wire \add_ln700_9_reg_963[29]_i_13_n_0 ;
  wire \add_ln700_9_reg_963[29]_i_14_n_0 ;
  wire \add_ln700_9_reg_963[29]_i_2_n_0 ;
  wire \add_ln700_9_reg_963[29]_i_3_n_0 ;
  wire \add_ln700_9_reg_963[29]_i_4_n_0 ;
  wire \add_ln700_9_reg_963[29]_i_5_n_0 ;
  wire \add_ln700_9_reg_963[29]_i_6_n_0 ;
  wire \add_ln700_9_reg_963[29]_i_7_n_0 ;
  wire \add_ln700_9_reg_963[29]_i_8_n_0 ;
  wire \add_ln700_9_reg_963[29]_i_9_n_0 ;
  wire \add_ln700_9_reg_963[31]_i_2_n_0 ;
  wire \add_ln700_9_reg_963[31]_i_3_n_0 ;
  wire \add_ln700_9_reg_963[31]_i_4_n_0 ;
  wire \add_ln700_9_reg_963[5]_i_10_n_0 ;
  wire \add_ln700_9_reg_963[5]_i_11_n_0 ;
  wire \add_ln700_9_reg_963[5]_i_12_n_0 ;
  wire \add_ln700_9_reg_963[5]_i_2_n_0 ;
  wire \add_ln700_9_reg_963[5]_i_3_n_0 ;
  wire \add_ln700_9_reg_963[5]_i_4_n_0 ;
  wire \add_ln700_9_reg_963[5]_i_5_n_0 ;
  wire \add_ln700_9_reg_963[5]_i_6_n_0 ;
  wire \add_ln700_9_reg_963[5]_i_7_n_0 ;
  wire \add_ln700_9_reg_963[5]_i_8_n_0 ;
  wire \add_ln700_9_reg_963[5]_i_9_n_0 ;
  wire \add_ln700_9_reg_963[9]_i_10_n_0 ;
  wire \add_ln700_9_reg_963[9]_i_11_n_0 ;
  wire \add_ln700_9_reg_963[9]_i_12_n_0 ;
  wire \add_ln700_9_reg_963[9]_i_13_n_0 ;
  wire \add_ln700_9_reg_963[9]_i_2_n_0 ;
  wire \add_ln700_9_reg_963[9]_i_3_n_0 ;
  wire \add_ln700_9_reg_963[9]_i_4_n_0 ;
  wire \add_ln700_9_reg_963[9]_i_5_n_0 ;
  wire \add_ln700_9_reg_963[9]_i_6_n_0 ;
  wire \add_ln700_9_reg_963[9]_i_7_n_0 ;
  wire \add_ln700_9_reg_963[9]_i_8_n_0 ;
  wire \add_ln700_9_reg_963[9]_i_9_n_0 ;
  wire \add_ln700_9_reg_963_reg[13]_i_1_n_0 ;
  wire \add_ln700_9_reg_963_reg[13]_i_1_n_1 ;
  wire \add_ln700_9_reg_963_reg[13]_i_1_n_2 ;
  wire \add_ln700_9_reg_963_reg[13]_i_1_n_3 ;
  wire \add_ln700_9_reg_963_reg[17]_i_1_n_0 ;
  wire \add_ln700_9_reg_963_reg[17]_i_1_n_1 ;
  wire \add_ln700_9_reg_963_reg[17]_i_1_n_2 ;
  wire \add_ln700_9_reg_963_reg[17]_i_1_n_3 ;
  wire \add_ln700_9_reg_963_reg[21]_i_1_n_0 ;
  wire \add_ln700_9_reg_963_reg[21]_i_1_n_1 ;
  wire \add_ln700_9_reg_963_reg[21]_i_1_n_2 ;
  wire \add_ln700_9_reg_963_reg[21]_i_1_n_3 ;
  wire \add_ln700_9_reg_963_reg[25]_i_1_n_0 ;
  wire \add_ln700_9_reg_963_reg[25]_i_1_n_1 ;
  wire \add_ln700_9_reg_963_reg[25]_i_1_n_2 ;
  wire \add_ln700_9_reg_963_reg[25]_i_1_n_3 ;
  wire \add_ln700_9_reg_963_reg[29]_i_1_n_0 ;
  wire \add_ln700_9_reg_963_reg[29]_i_1_n_1 ;
  wire \add_ln700_9_reg_963_reg[29]_i_1_n_2 ;
  wire \add_ln700_9_reg_963_reg[29]_i_1_n_3 ;
  wire \add_ln700_9_reg_963_reg[31]_i_1_n_3 ;
  wire \add_ln700_9_reg_963_reg[5]_i_1_n_0 ;
  wire \add_ln700_9_reg_963_reg[5]_i_1_n_1 ;
  wire \add_ln700_9_reg_963_reg[5]_i_1_n_2 ;
  wire \add_ln700_9_reg_963_reg[5]_i_1_n_3 ;
  wire \add_ln700_9_reg_963_reg[9]_i_1_n_0 ;
  wire \add_ln700_9_reg_963_reg[9]_i_1_n_1 ;
  wire \add_ln700_9_reg_963_reg[9]_i_1_n_2 ;
  wire \add_ln700_9_reg_963_reg[9]_i_1_n_3 ;
  wire ap_clk;
  wire ap_enable_reg_pp0_iter2;
  wire ap_rst;
  wire d_conv_mul_mul_16cud_U15_n_0;
  wire [15:0]extLd4_loc_channel;
  wire fir_filter_b_U0_ap_start;
  wire mul_ln700_10_reg_838_reg_n_100;
  wire mul_ln700_10_reg_838_reg_n_101;
  wire mul_ln700_10_reg_838_reg_n_102;
  wire mul_ln700_10_reg_838_reg_n_103;
  wire mul_ln700_10_reg_838_reg_n_104;
  wire mul_ln700_10_reg_838_reg_n_105;
  wire mul_ln700_10_reg_838_reg_n_24;
  wire mul_ln700_10_reg_838_reg_n_25;
  wire mul_ln700_10_reg_838_reg_n_26;
  wire mul_ln700_10_reg_838_reg_n_27;
  wire mul_ln700_10_reg_838_reg_n_28;
  wire mul_ln700_10_reg_838_reg_n_29;
  wire mul_ln700_10_reg_838_reg_n_30;
  wire mul_ln700_10_reg_838_reg_n_31;
  wire mul_ln700_10_reg_838_reg_n_32;
  wire mul_ln700_10_reg_838_reg_n_33;
  wire mul_ln700_10_reg_838_reg_n_34;
  wire mul_ln700_10_reg_838_reg_n_35;
  wire mul_ln700_10_reg_838_reg_n_36;
  wire mul_ln700_10_reg_838_reg_n_37;
  wire mul_ln700_10_reg_838_reg_n_38;
  wire mul_ln700_10_reg_838_reg_n_39;
  wire mul_ln700_10_reg_838_reg_n_40;
  wire mul_ln700_10_reg_838_reg_n_41;
  wire mul_ln700_10_reg_838_reg_n_42;
  wire mul_ln700_10_reg_838_reg_n_43;
  wire mul_ln700_10_reg_838_reg_n_44;
  wire mul_ln700_10_reg_838_reg_n_45;
  wire mul_ln700_10_reg_838_reg_n_46;
  wire mul_ln700_10_reg_838_reg_n_47;
  wire mul_ln700_10_reg_838_reg_n_48;
  wire mul_ln700_10_reg_838_reg_n_49;
  wire mul_ln700_10_reg_838_reg_n_50;
  wire mul_ln700_10_reg_838_reg_n_51;
  wire mul_ln700_10_reg_838_reg_n_52;
  wire mul_ln700_10_reg_838_reg_n_53;
  wire mul_ln700_10_reg_838_reg_n_77;
  wire mul_ln700_10_reg_838_reg_n_78;
  wire mul_ln700_10_reg_838_reg_n_79;
  wire mul_ln700_10_reg_838_reg_n_80;
  wire mul_ln700_10_reg_838_reg_n_81;
  wire mul_ln700_10_reg_838_reg_n_82;
  wire mul_ln700_10_reg_838_reg_n_83;
  wire mul_ln700_10_reg_838_reg_n_84;
  wire mul_ln700_10_reg_838_reg_n_85;
  wire mul_ln700_10_reg_838_reg_n_86;
  wire mul_ln700_10_reg_838_reg_n_87;
  wire mul_ln700_10_reg_838_reg_n_88;
  wire mul_ln700_10_reg_838_reg_n_89;
  wire mul_ln700_10_reg_838_reg_n_90;
  wire mul_ln700_10_reg_838_reg_n_91;
  wire mul_ln700_10_reg_838_reg_n_92;
  wire mul_ln700_10_reg_838_reg_n_93;
  wire mul_ln700_10_reg_838_reg_n_94;
  wire mul_ln700_10_reg_838_reg_n_95;
  wire mul_ln700_10_reg_838_reg_n_96;
  wire mul_ln700_10_reg_838_reg_n_97;
  wire mul_ln700_10_reg_838_reg_n_98;
  wire mul_ln700_10_reg_838_reg_n_99;
  wire mul_ln700_11_reg_843_reg_n_100;
  wire mul_ln700_11_reg_843_reg_n_101;
  wire mul_ln700_11_reg_843_reg_n_102;
  wire mul_ln700_11_reg_843_reg_n_103;
  wire mul_ln700_11_reg_843_reg_n_104;
  wire mul_ln700_11_reg_843_reg_n_105;
  wire mul_ln700_11_reg_843_reg_n_24;
  wire mul_ln700_11_reg_843_reg_n_25;
  wire mul_ln700_11_reg_843_reg_n_26;
  wire mul_ln700_11_reg_843_reg_n_27;
  wire mul_ln700_11_reg_843_reg_n_28;
  wire mul_ln700_11_reg_843_reg_n_29;
  wire mul_ln700_11_reg_843_reg_n_30;
  wire mul_ln700_11_reg_843_reg_n_31;
  wire mul_ln700_11_reg_843_reg_n_32;
  wire mul_ln700_11_reg_843_reg_n_33;
  wire mul_ln700_11_reg_843_reg_n_34;
  wire mul_ln700_11_reg_843_reg_n_35;
  wire mul_ln700_11_reg_843_reg_n_36;
  wire mul_ln700_11_reg_843_reg_n_37;
  wire mul_ln700_11_reg_843_reg_n_38;
  wire mul_ln700_11_reg_843_reg_n_39;
  wire mul_ln700_11_reg_843_reg_n_40;
  wire mul_ln700_11_reg_843_reg_n_41;
  wire mul_ln700_11_reg_843_reg_n_42;
  wire mul_ln700_11_reg_843_reg_n_43;
  wire mul_ln700_11_reg_843_reg_n_44;
  wire mul_ln700_11_reg_843_reg_n_45;
  wire mul_ln700_11_reg_843_reg_n_46;
  wire mul_ln700_11_reg_843_reg_n_47;
  wire mul_ln700_11_reg_843_reg_n_48;
  wire mul_ln700_11_reg_843_reg_n_49;
  wire mul_ln700_11_reg_843_reg_n_50;
  wire mul_ln700_11_reg_843_reg_n_51;
  wire mul_ln700_11_reg_843_reg_n_52;
  wire mul_ln700_11_reg_843_reg_n_53;
  wire mul_ln700_11_reg_843_reg_n_76;
  wire mul_ln700_11_reg_843_reg_n_77;
  wire mul_ln700_11_reg_843_reg_n_78;
  wire mul_ln700_11_reg_843_reg_n_79;
  wire mul_ln700_11_reg_843_reg_n_80;
  wire mul_ln700_11_reg_843_reg_n_81;
  wire mul_ln700_11_reg_843_reg_n_82;
  wire mul_ln700_11_reg_843_reg_n_83;
  wire mul_ln700_11_reg_843_reg_n_84;
  wire mul_ln700_11_reg_843_reg_n_85;
  wire mul_ln700_11_reg_843_reg_n_86;
  wire mul_ln700_11_reg_843_reg_n_87;
  wire mul_ln700_11_reg_843_reg_n_88;
  wire mul_ln700_11_reg_843_reg_n_89;
  wire mul_ln700_11_reg_843_reg_n_90;
  wire mul_ln700_11_reg_843_reg_n_91;
  wire mul_ln700_11_reg_843_reg_n_92;
  wire mul_ln700_11_reg_843_reg_n_93;
  wire mul_ln700_11_reg_843_reg_n_94;
  wire mul_ln700_11_reg_843_reg_n_95;
  wire mul_ln700_11_reg_843_reg_n_96;
  wire mul_ln700_11_reg_843_reg_n_97;
  wire mul_ln700_11_reg_843_reg_n_98;
  wire mul_ln700_11_reg_843_reg_n_99;
  wire mul_ln700_12_reg_848_reg_n_100;
  wire mul_ln700_12_reg_848_reg_n_101;
  wire mul_ln700_12_reg_848_reg_n_102;
  wire mul_ln700_12_reg_848_reg_n_103;
  wire mul_ln700_12_reg_848_reg_n_104;
  wire mul_ln700_12_reg_848_reg_n_105;
  wire mul_ln700_12_reg_848_reg_n_24;
  wire mul_ln700_12_reg_848_reg_n_25;
  wire mul_ln700_12_reg_848_reg_n_26;
  wire mul_ln700_12_reg_848_reg_n_27;
  wire mul_ln700_12_reg_848_reg_n_28;
  wire mul_ln700_12_reg_848_reg_n_29;
  wire mul_ln700_12_reg_848_reg_n_30;
  wire mul_ln700_12_reg_848_reg_n_31;
  wire mul_ln700_12_reg_848_reg_n_32;
  wire mul_ln700_12_reg_848_reg_n_33;
  wire mul_ln700_12_reg_848_reg_n_34;
  wire mul_ln700_12_reg_848_reg_n_35;
  wire mul_ln700_12_reg_848_reg_n_36;
  wire mul_ln700_12_reg_848_reg_n_37;
  wire mul_ln700_12_reg_848_reg_n_38;
  wire mul_ln700_12_reg_848_reg_n_39;
  wire mul_ln700_12_reg_848_reg_n_40;
  wire mul_ln700_12_reg_848_reg_n_41;
  wire mul_ln700_12_reg_848_reg_n_42;
  wire mul_ln700_12_reg_848_reg_n_43;
  wire mul_ln700_12_reg_848_reg_n_44;
  wire mul_ln700_12_reg_848_reg_n_45;
  wire mul_ln700_12_reg_848_reg_n_46;
  wire mul_ln700_12_reg_848_reg_n_47;
  wire mul_ln700_12_reg_848_reg_n_48;
  wire mul_ln700_12_reg_848_reg_n_49;
  wire mul_ln700_12_reg_848_reg_n_50;
  wire mul_ln700_12_reg_848_reg_n_51;
  wire mul_ln700_12_reg_848_reg_n_52;
  wire mul_ln700_12_reg_848_reg_n_53;
  wire mul_ln700_12_reg_848_reg_n_76;
  wire mul_ln700_12_reg_848_reg_n_77;
  wire mul_ln700_12_reg_848_reg_n_78;
  wire mul_ln700_12_reg_848_reg_n_79;
  wire mul_ln700_12_reg_848_reg_n_80;
  wire mul_ln700_12_reg_848_reg_n_81;
  wire mul_ln700_12_reg_848_reg_n_82;
  wire mul_ln700_12_reg_848_reg_n_83;
  wire mul_ln700_12_reg_848_reg_n_84;
  wire mul_ln700_12_reg_848_reg_n_85;
  wire mul_ln700_12_reg_848_reg_n_86;
  wire mul_ln700_12_reg_848_reg_n_87;
  wire mul_ln700_12_reg_848_reg_n_88;
  wire mul_ln700_12_reg_848_reg_n_89;
  wire mul_ln700_12_reg_848_reg_n_90;
  wire mul_ln700_12_reg_848_reg_n_91;
  wire mul_ln700_12_reg_848_reg_n_92;
  wire mul_ln700_12_reg_848_reg_n_93;
  wire mul_ln700_12_reg_848_reg_n_94;
  wire mul_ln700_12_reg_848_reg_n_95;
  wire mul_ln700_12_reg_848_reg_n_96;
  wire mul_ln700_12_reg_848_reg_n_97;
  wire mul_ln700_12_reg_848_reg_n_98;
  wire mul_ln700_12_reg_848_reg_n_99;
  wire mul_ln700_13_reg_853_reg_n_100;
  wire mul_ln700_13_reg_853_reg_n_101;
  wire mul_ln700_13_reg_853_reg_n_102;
  wire mul_ln700_13_reg_853_reg_n_103;
  wire mul_ln700_13_reg_853_reg_n_104;
  wire mul_ln700_13_reg_853_reg_n_105;
  wire mul_ln700_13_reg_853_reg_n_24;
  wire mul_ln700_13_reg_853_reg_n_25;
  wire mul_ln700_13_reg_853_reg_n_26;
  wire mul_ln700_13_reg_853_reg_n_27;
  wire mul_ln700_13_reg_853_reg_n_28;
  wire mul_ln700_13_reg_853_reg_n_29;
  wire mul_ln700_13_reg_853_reg_n_30;
  wire mul_ln700_13_reg_853_reg_n_31;
  wire mul_ln700_13_reg_853_reg_n_32;
  wire mul_ln700_13_reg_853_reg_n_33;
  wire mul_ln700_13_reg_853_reg_n_34;
  wire mul_ln700_13_reg_853_reg_n_35;
  wire mul_ln700_13_reg_853_reg_n_36;
  wire mul_ln700_13_reg_853_reg_n_37;
  wire mul_ln700_13_reg_853_reg_n_38;
  wire mul_ln700_13_reg_853_reg_n_39;
  wire mul_ln700_13_reg_853_reg_n_40;
  wire mul_ln700_13_reg_853_reg_n_41;
  wire mul_ln700_13_reg_853_reg_n_42;
  wire mul_ln700_13_reg_853_reg_n_43;
  wire mul_ln700_13_reg_853_reg_n_44;
  wire mul_ln700_13_reg_853_reg_n_45;
  wire mul_ln700_13_reg_853_reg_n_46;
  wire mul_ln700_13_reg_853_reg_n_47;
  wire mul_ln700_13_reg_853_reg_n_48;
  wire mul_ln700_13_reg_853_reg_n_49;
  wire mul_ln700_13_reg_853_reg_n_50;
  wire mul_ln700_13_reg_853_reg_n_51;
  wire mul_ln700_13_reg_853_reg_n_52;
  wire mul_ln700_13_reg_853_reg_n_53;
  wire mul_ln700_13_reg_853_reg_n_76;
  wire mul_ln700_13_reg_853_reg_n_77;
  wire mul_ln700_13_reg_853_reg_n_78;
  wire mul_ln700_13_reg_853_reg_n_79;
  wire mul_ln700_13_reg_853_reg_n_80;
  wire mul_ln700_13_reg_853_reg_n_81;
  wire mul_ln700_13_reg_853_reg_n_82;
  wire mul_ln700_13_reg_853_reg_n_83;
  wire mul_ln700_13_reg_853_reg_n_84;
  wire mul_ln700_13_reg_853_reg_n_85;
  wire mul_ln700_13_reg_853_reg_n_86;
  wire mul_ln700_13_reg_853_reg_n_87;
  wire mul_ln700_13_reg_853_reg_n_88;
  wire mul_ln700_13_reg_853_reg_n_89;
  wire mul_ln700_13_reg_853_reg_n_90;
  wire mul_ln700_13_reg_853_reg_n_91;
  wire mul_ln700_13_reg_853_reg_n_92;
  wire mul_ln700_13_reg_853_reg_n_93;
  wire mul_ln700_13_reg_853_reg_n_94;
  wire mul_ln700_13_reg_853_reg_n_95;
  wire mul_ln700_13_reg_853_reg_n_96;
  wire mul_ln700_13_reg_853_reg_n_97;
  wire mul_ln700_13_reg_853_reg_n_98;
  wire mul_ln700_13_reg_853_reg_n_99;
  wire mul_ln700_14_reg_858_reg_n_100;
  wire mul_ln700_14_reg_858_reg_n_101;
  wire mul_ln700_14_reg_858_reg_n_102;
  wire mul_ln700_14_reg_858_reg_n_103;
  wire mul_ln700_14_reg_858_reg_n_104;
  wire mul_ln700_14_reg_858_reg_n_105;
  wire mul_ln700_14_reg_858_reg_n_24;
  wire mul_ln700_14_reg_858_reg_n_25;
  wire mul_ln700_14_reg_858_reg_n_26;
  wire mul_ln700_14_reg_858_reg_n_27;
  wire mul_ln700_14_reg_858_reg_n_28;
  wire mul_ln700_14_reg_858_reg_n_29;
  wire mul_ln700_14_reg_858_reg_n_30;
  wire mul_ln700_14_reg_858_reg_n_31;
  wire mul_ln700_14_reg_858_reg_n_32;
  wire mul_ln700_14_reg_858_reg_n_33;
  wire mul_ln700_14_reg_858_reg_n_34;
  wire mul_ln700_14_reg_858_reg_n_35;
  wire mul_ln700_14_reg_858_reg_n_36;
  wire mul_ln700_14_reg_858_reg_n_37;
  wire mul_ln700_14_reg_858_reg_n_38;
  wire mul_ln700_14_reg_858_reg_n_39;
  wire mul_ln700_14_reg_858_reg_n_40;
  wire mul_ln700_14_reg_858_reg_n_41;
  wire mul_ln700_14_reg_858_reg_n_42;
  wire mul_ln700_14_reg_858_reg_n_43;
  wire mul_ln700_14_reg_858_reg_n_44;
  wire mul_ln700_14_reg_858_reg_n_45;
  wire mul_ln700_14_reg_858_reg_n_46;
  wire mul_ln700_14_reg_858_reg_n_47;
  wire mul_ln700_14_reg_858_reg_n_48;
  wire mul_ln700_14_reg_858_reg_n_49;
  wire mul_ln700_14_reg_858_reg_n_50;
  wire mul_ln700_14_reg_858_reg_n_51;
  wire mul_ln700_14_reg_858_reg_n_52;
  wire mul_ln700_14_reg_858_reg_n_53;
  wire mul_ln700_14_reg_858_reg_n_76;
  wire mul_ln700_14_reg_858_reg_n_77;
  wire mul_ln700_14_reg_858_reg_n_78;
  wire mul_ln700_14_reg_858_reg_n_79;
  wire mul_ln700_14_reg_858_reg_n_80;
  wire mul_ln700_14_reg_858_reg_n_81;
  wire mul_ln700_14_reg_858_reg_n_82;
  wire mul_ln700_14_reg_858_reg_n_83;
  wire mul_ln700_14_reg_858_reg_n_84;
  wire mul_ln700_14_reg_858_reg_n_85;
  wire mul_ln700_14_reg_858_reg_n_86;
  wire mul_ln700_14_reg_858_reg_n_87;
  wire mul_ln700_14_reg_858_reg_n_88;
  wire mul_ln700_14_reg_858_reg_n_89;
  wire mul_ln700_14_reg_858_reg_n_90;
  wire mul_ln700_14_reg_858_reg_n_91;
  wire mul_ln700_14_reg_858_reg_n_92;
  wire mul_ln700_14_reg_858_reg_n_93;
  wire mul_ln700_14_reg_858_reg_n_94;
  wire mul_ln700_14_reg_858_reg_n_95;
  wire mul_ln700_14_reg_858_reg_n_96;
  wire mul_ln700_14_reg_858_reg_n_97;
  wire mul_ln700_14_reg_858_reg_n_98;
  wire mul_ln700_14_reg_858_reg_n_99;
  wire mul_ln700_15_reg_863_reg_n_100;
  wire mul_ln700_15_reg_863_reg_n_101;
  wire mul_ln700_15_reg_863_reg_n_102;
  wire mul_ln700_15_reg_863_reg_n_103;
  wire mul_ln700_15_reg_863_reg_n_104;
  wire mul_ln700_15_reg_863_reg_n_105;
  wire mul_ln700_15_reg_863_reg_n_24;
  wire mul_ln700_15_reg_863_reg_n_25;
  wire mul_ln700_15_reg_863_reg_n_26;
  wire mul_ln700_15_reg_863_reg_n_27;
  wire mul_ln700_15_reg_863_reg_n_28;
  wire mul_ln700_15_reg_863_reg_n_29;
  wire mul_ln700_15_reg_863_reg_n_30;
  wire mul_ln700_15_reg_863_reg_n_31;
  wire mul_ln700_15_reg_863_reg_n_32;
  wire mul_ln700_15_reg_863_reg_n_33;
  wire mul_ln700_15_reg_863_reg_n_34;
  wire mul_ln700_15_reg_863_reg_n_35;
  wire mul_ln700_15_reg_863_reg_n_36;
  wire mul_ln700_15_reg_863_reg_n_37;
  wire mul_ln700_15_reg_863_reg_n_38;
  wire mul_ln700_15_reg_863_reg_n_39;
  wire mul_ln700_15_reg_863_reg_n_40;
  wire mul_ln700_15_reg_863_reg_n_41;
  wire mul_ln700_15_reg_863_reg_n_42;
  wire mul_ln700_15_reg_863_reg_n_43;
  wire mul_ln700_15_reg_863_reg_n_44;
  wire mul_ln700_15_reg_863_reg_n_45;
  wire mul_ln700_15_reg_863_reg_n_46;
  wire mul_ln700_15_reg_863_reg_n_47;
  wire mul_ln700_15_reg_863_reg_n_48;
  wire mul_ln700_15_reg_863_reg_n_49;
  wire mul_ln700_15_reg_863_reg_n_50;
  wire mul_ln700_15_reg_863_reg_n_51;
  wire mul_ln700_15_reg_863_reg_n_52;
  wire mul_ln700_15_reg_863_reg_n_53;
  wire mul_ln700_15_reg_863_reg_n_76;
  wire mul_ln700_15_reg_863_reg_n_77;
  wire mul_ln700_15_reg_863_reg_n_78;
  wire mul_ln700_15_reg_863_reg_n_79;
  wire mul_ln700_15_reg_863_reg_n_80;
  wire mul_ln700_15_reg_863_reg_n_81;
  wire mul_ln700_15_reg_863_reg_n_82;
  wire mul_ln700_15_reg_863_reg_n_83;
  wire mul_ln700_15_reg_863_reg_n_84;
  wire mul_ln700_15_reg_863_reg_n_85;
  wire mul_ln700_15_reg_863_reg_n_86;
  wire mul_ln700_15_reg_863_reg_n_87;
  wire mul_ln700_15_reg_863_reg_n_88;
  wire mul_ln700_15_reg_863_reg_n_89;
  wire mul_ln700_15_reg_863_reg_n_90;
  wire mul_ln700_15_reg_863_reg_n_91;
  wire mul_ln700_15_reg_863_reg_n_92;
  wire mul_ln700_15_reg_863_reg_n_93;
  wire mul_ln700_15_reg_863_reg_n_94;
  wire mul_ln700_15_reg_863_reg_n_95;
  wire mul_ln700_15_reg_863_reg_n_96;
  wire mul_ln700_15_reg_863_reg_n_97;
  wire mul_ln700_15_reg_863_reg_n_98;
  wire mul_ln700_15_reg_863_reg_n_99;
  wire mul_ln700_16_reg_868_reg_n_100;
  wire mul_ln700_16_reg_868_reg_n_101;
  wire mul_ln700_16_reg_868_reg_n_102;
  wire mul_ln700_16_reg_868_reg_n_103;
  wire mul_ln700_16_reg_868_reg_n_104;
  wire mul_ln700_16_reg_868_reg_n_105;
  wire mul_ln700_16_reg_868_reg_n_24;
  wire mul_ln700_16_reg_868_reg_n_25;
  wire mul_ln700_16_reg_868_reg_n_26;
  wire mul_ln700_16_reg_868_reg_n_27;
  wire mul_ln700_16_reg_868_reg_n_28;
  wire mul_ln700_16_reg_868_reg_n_29;
  wire mul_ln700_16_reg_868_reg_n_30;
  wire mul_ln700_16_reg_868_reg_n_31;
  wire mul_ln700_16_reg_868_reg_n_32;
  wire mul_ln700_16_reg_868_reg_n_33;
  wire mul_ln700_16_reg_868_reg_n_34;
  wire mul_ln700_16_reg_868_reg_n_35;
  wire mul_ln700_16_reg_868_reg_n_36;
  wire mul_ln700_16_reg_868_reg_n_37;
  wire mul_ln700_16_reg_868_reg_n_38;
  wire mul_ln700_16_reg_868_reg_n_39;
  wire mul_ln700_16_reg_868_reg_n_40;
  wire mul_ln700_16_reg_868_reg_n_41;
  wire mul_ln700_16_reg_868_reg_n_42;
  wire mul_ln700_16_reg_868_reg_n_43;
  wire mul_ln700_16_reg_868_reg_n_44;
  wire mul_ln700_16_reg_868_reg_n_45;
  wire mul_ln700_16_reg_868_reg_n_46;
  wire mul_ln700_16_reg_868_reg_n_47;
  wire mul_ln700_16_reg_868_reg_n_48;
  wire mul_ln700_16_reg_868_reg_n_49;
  wire mul_ln700_16_reg_868_reg_n_50;
  wire mul_ln700_16_reg_868_reg_n_51;
  wire mul_ln700_16_reg_868_reg_n_52;
  wire mul_ln700_16_reg_868_reg_n_53;
  wire mul_ln700_16_reg_868_reg_n_76;
  wire mul_ln700_16_reg_868_reg_n_77;
  wire mul_ln700_16_reg_868_reg_n_78;
  wire mul_ln700_16_reg_868_reg_n_79;
  wire mul_ln700_16_reg_868_reg_n_80;
  wire mul_ln700_16_reg_868_reg_n_81;
  wire mul_ln700_16_reg_868_reg_n_82;
  wire mul_ln700_16_reg_868_reg_n_83;
  wire mul_ln700_16_reg_868_reg_n_84;
  wire mul_ln700_16_reg_868_reg_n_85;
  wire mul_ln700_16_reg_868_reg_n_86;
  wire mul_ln700_16_reg_868_reg_n_87;
  wire mul_ln700_16_reg_868_reg_n_88;
  wire mul_ln700_16_reg_868_reg_n_89;
  wire mul_ln700_16_reg_868_reg_n_90;
  wire mul_ln700_16_reg_868_reg_n_91;
  wire mul_ln700_16_reg_868_reg_n_92;
  wire mul_ln700_16_reg_868_reg_n_93;
  wire mul_ln700_16_reg_868_reg_n_94;
  wire mul_ln700_16_reg_868_reg_n_95;
  wire mul_ln700_16_reg_868_reg_n_96;
  wire mul_ln700_16_reg_868_reg_n_97;
  wire mul_ln700_16_reg_868_reg_n_98;
  wire mul_ln700_16_reg_868_reg_n_99;
  wire mul_ln700_17_reg_873_reg_n_100;
  wire mul_ln700_17_reg_873_reg_n_101;
  wire mul_ln700_17_reg_873_reg_n_102;
  wire mul_ln700_17_reg_873_reg_n_103;
  wire mul_ln700_17_reg_873_reg_n_104;
  wire mul_ln700_17_reg_873_reg_n_105;
  wire mul_ln700_17_reg_873_reg_n_24;
  wire mul_ln700_17_reg_873_reg_n_25;
  wire mul_ln700_17_reg_873_reg_n_26;
  wire mul_ln700_17_reg_873_reg_n_27;
  wire mul_ln700_17_reg_873_reg_n_28;
  wire mul_ln700_17_reg_873_reg_n_29;
  wire mul_ln700_17_reg_873_reg_n_30;
  wire mul_ln700_17_reg_873_reg_n_31;
  wire mul_ln700_17_reg_873_reg_n_32;
  wire mul_ln700_17_reg_873_reg_n_33;
  wire mul_ln700_17_reg_873_reg_n_34;
  wire mul_ln700_17_reg_873_reg_n_35;
  wire mul_ln700_17_reg_873_reg_n_36;
  wire mul_ln700_17_reg_873_reg_n_37;
  wire mul_ln700_17_reg_873_reg_n_38;
  wire mul_ln700_17_reg_873_reg_n_39;
  wire mul_ln700_17_reg_873_reg_n_40;
  wire mul_ln700_17_reg_873_reg_n_41;
  wire mul_ln700_17_reg_873_reg_n_42;
  wire mul_ln700_17_reg_873_reg_n_43;
  wire mul_ln700_17_reg_873_reg_n_44;
  wire mul_ln700_17_reg_873_reg_n_45;
  wire mul_ln700_17_reg_873_reg_n_46;
  wire mul_ln700_17_reg_873_reg_n_47;
  wire mul_ln700_17_reg_873_reg_n_48;
  wire mul_ln700_17_reg_873_reg_n_49;
  wire mul_ln700_17_reg_873_reg_n_50;
  wire mul_ln700_17_reg_873_reg_n_51;
  wire mul_ln700_17_reg_873_reg_n_52;
  wire mul_ln700_17_reg_873_reg_n_53;
  wire mul_ln700_17_reg_873_reg_n_76;
  wire mul_ln700_17_reg_873_reg_n_77;
  wire mul_ln700_17_reg_873_reg_n_78;
  wire mul_ln700_17_reg_873_reg_n_79;
  wire mul_ln700_17_reg_873_reg_n_80;
  wire mul_ln700_17_reg_873_reg_n_81;
  wire mul_ln700_17_reg_873_reg_n_82;
  wire mul_ln700_17_reg_873_reg_n_83;
  wire mul_ln700_17_reg_873_reg_n_84;
  wire mul_ln700_17_reg_873_reg_n_85;
  wire mul_ln700_17_reg_873_reg_n_86;
  wire mul_ln700_17_reg_873_reg_n_87;
  wire mul_ln700_17_reg_873_reg_n_88;
  wire mul_ln700_17_reg_873_reg_n_89;
  wire mul_ln700_17_reg_873_reg_n_90;
  wire mul_ln700_17_reg_873_reg_n_91;
  wire mul_ln700_17_reg_873_reg_n_92;
  wire mul_ln700_17_reg_873_reg_n_93;
  wire mul_ln700_17_reg_873_reg_n_94;
  wire mul_ln700_17_reg_873_reg_n_95;
  wire mul_ln700_17_reg_873_reg_n_96;
  wire mul_ln700_17_reg_873_reg_n_97;
  wire mul_ln700_17_reg_873_reg_n_98;
  wire mul_ln700_17_reg_873_reg_n_99;
  wire mul_ln700_18_reg_878_reg_n_100;
  wire mul_ln700_18_reg_878_reg_n_101;
  wire mul_ln700_18_reg_878_reg_n_102;
  wire mul_ln700_18_reg_878_reg_n_103;
  wire mul_ln700_18_reg_878_reg_n_104;
  wire mul_ln700_18_reg_878_reg_n_105;
  wire mul_ln700_18_reg_878_reg_n_24;
  wire mul_ln700_18_reg_878_reg_n_25;
  wire mul_ln700_18_reg_878_reg_n_26;
  wire mul_ln700_18_reg_878_reg_n_27;
  wire mul_ln700_18_reg_878_reg_n_28;
  wire mul_ln700_18_reg_878_reg_n_29;
  wire mul_ln700_18_reg_878_reg_n_30;
  wire mul_ln700_18_reg_878_reg_n_31;
  wire mul_ln700_18_reg_878_reg_n_32;
  wire mul_ln700_18_reg_878_reg_n_33;
  wire mul_ln700_18_reg_878_reg_n_34;
  wire mul_ln700_18_reg_878_reg_n_35;
  wire mul_ln700_18_reg_878_reg_n_36;
  wire mul_ln700_18_reg_878_reg_n_37;
  wire mul_ln700_18_reg_878_reg_n_38;
  wire mul_ln700_18_reg_878_reg_n_39;
  wire mul_ln700_18_reg_878_reg_n_40;
  wire mul_ln700_18_reg_878_reg_n_41;
  wire mul_ln700_18_reg_878_reg_n_42;
  wire mul_ln700_18_reg_878_reg_n_43;
  wire mul_ln700_18_reg_878_reg_n_44;
  wire mul_ln700_18_reg_878_reg_n_45;
  wire mul_ln700_18_reg_878_reg_n_46;
  wire mul_ln700_18_reg_878_reg_n_47;
  wire mul_ln700_18_reg_878_reg_n_48;
  wire mul_ln700_18_reg_878_reg_n_49;
  wire mul_ln700_18_reg_878_reg_n_50;
  wire mul_ln700_18_reg_878_reg_n_51;
  wire mul_ln700_18_reg_878_reg_n_52;
  wire mul_ln700_18_reg_878_reg_n_53;
  wire mul_ln700_18_reg_878_reg_n_76;
  wire mul_ln700_18_reg_878_reg_n_77;
  wire mul_ln700_18_reg_878_reg_n_78;
  wire mul_ln700_18_reg_878_reg_n_79;
  wire mul_ln700_18_reg_878_reg_n_80;
  wire mul_ln700_18_reg_878_reg_n_81;
  wire mul_ln700_18_reg_878_reg_n_82;
  wire mul_ln700_18_reg_878_reg_n_83;
  wire mul_ln700_18_reg_878_reg_n_84;
  wire mul_ln700_18_reg_878_reg_n_85;
  wire mul_ln700_18_reg_878_reg_n_86;
  wire mul_ln700_18_reg_878_reg_n_87;
  wire mul_ln700_18_reg_878_reg_n_88;
  wire mul_ln700_18_reg_878_reg_n_89;
  wire mul_ln700_18_reg_878_reg_n_90;
  wire mul_ln700_18_reg_878_reg_n_91;
  wire mul_ln700_18_reg_878_reg_n_92;
  wire mul_ln700_18_reg_878_reg_n_93;
  wire mul_ln700_18_reg_878_reg_n_94;
  wire mul_ln700_18_reg_878_reg_n_95;
  wire mul_ln700_18_reg_878_reg_n_96;
  wire mul_ln700_18_reg_878_reg_n_97;
  wire mul_ln700_18_reg_878_reg_n_98;
  wire mul_ln700_18_reg_878_reg_n_99;
  wire mul_ln700_19_reg_883_reg_n_100;
  wire mul_ln700_19_reg_883_reg_n_101;
  wire mul_ln700_19_reg_883_reg_n_102;
  wire mul_ln700_19_reg_883_reg_n_103;
  wire mul_ln700_19_reg_883_reg_n_104;
  wire mul_ln700_19_reg_883_reg_n_105;
  wire mul_ln700_19_reg_883_reg_n_24;
  wire mul_ln700_19_reg_883_reg_n_25;
  wire mul_ln700_19_reg_883_reg_n_26;
  wire mul_ln700_19_reg_883_reg_n_27;
  wire mul_ln700_19_reg_883_reg_n_28;
  wire mul_ln700_19_reg_883_reg_n_29;
  wire mul_ln700_19_reg_883_reg_n_30;
  wire mul_ln700_19_reg_883_reg_n_31;
  wire mul_ln700_19_reg_883_reg_n_32;
  wire mul_ln700_19_reg_883_reg_n_33;
  wire mul_ln700_19_reg_883_reg_n_34;
  wire mul_ln700_19_reg_883_reg_n_35;
  wire mul_ln700_19_reg_883_reg_n_36;
  wire mul_ln700_19_reg_883_reg_n_37;
  wire mul_ln700_19_reg_883_reg_n_38;
  wire mul_ln700_19_reg_883_reg_n_39;
  wire mul_ln700_19_reg_883_reg_n_40;
  wire mul_ln700_19_reg_883_reg_n_41;
  wire mul_ln700_19_reg_883_reg_n_42;
  wire mul_ln700_19_reg_883_reg_n_43;
  wire mul_ln700_19_reg_883_reg_n_44;
  wire mul_ln700_19_reg_883_reg_n_45;
  wire mul_ln700_19_reg_883_reg_n_46;
  wire mul_ln700_19_reg_883_reg_n_47;
  wire mul_ln700_19_reg_883_reg_n_48;
  wire mul_ln700_19_reg_883_reg_n_49;
  wire mul_ln700_19_reg_883_reg_n_50;
  wire mul_ln700_19_reg_883_reg_n_51;
  wire mul_ln700_19_reg_883_reg_n_52;
  wire mul_ln700_19_reg_883_reg_n_53;
  wire mul_ln700_19_reg_883_reg_n_76;
  wire mul_ln700_19_reg_883_reg_n_77;
  wire mul_ln700_19_reg_883_reg_n_78;
  wire mul_ln700_19_reg_883_reg_n_79;
  wire mul_ln700_19_reg_883_reg_n_80;
  wire mul_ln700_19_reg_883_reg_n_81;
  wire mul_ln700_19_reg_883_reg_n_82;
  wire mul_ln700_19_reg_883_reg_n_83;
  wire mul_ln700_19_reg_883_reg_n_84;
  wire mul_ln700_19_reg_883_reg_n_85;
  wire mul_ln700_19_reg_883_reg_n_86;
  wire mul_ln700_19_reg_883_reg_n_87;
  wire mul_ln700_19_reg_883_reg_n_88;
  wire mul_ln700_19_reg_883_reg_n_89;
  wire mul_ln700_19_reg_883_reg_n_90;
  wire mul_ln700_19_reg_883_reg_n_91;
  wire mul_ln700_19_reg_883_reg_n_92;
  wire mul_ln700_19_reg_883_reg_n_93;
  wire mul_ln700_19_reg_883_reg_n_94;
  wire mul_ln700_19_reg_883_reg_n_95;
  wire mul_ln700_19_reg_883_reg_n_96;
  wire mul_ln700_19_reg_883_reg_n_97;
  wire mul_ln700_19_reg_883_reg_n_98;
  wire mul_ln700_19_reg_883_reg_n_99;
  wire mul_ln700_1_reg_793_reg_n_100;
  wire mul_ln700_1_reg_793_reg_n_101;
  wire mul_ln700_1_reg_793_reg_n_102;
  wire mul_ln700_1_reg_793_reg_n_103;
  wire mul_ln700_1_reg_793_reg_n_104;
  wire mul_ln700_1_reg_793_reg_n_105;
  wire mul_ln700_1_reg_793_reg_n_24;
  wire mul_ln700_1_reg_793_reg_n_25;
  wire mul_ln700_1_reg_793_reg_n_26;
  wire mul_ln700_1_reg_793_reg_n_27;
  wire mul_ln700_1_reg_793_reg_n_28;
  wire mul_ln700_1_reg_793_reg_n_29;
  wire mul_ln700_1_reg_793_reg_n_30;
  wire mul_ln700_1_reg_793_reg_n_31;
  wire mul_ln700_1_reg_793_reg_n_32;
  wire mul_ln700_1_reg_793_reg_n_33;
  wire mul_ln700_1_reg_793_reg_n_34;
  wire mul_ln700_1_reg_793_reg_n_35;
  wire mul_ln700_1_reg_793_reg_n_36;
  wire mul_ln700_1_reg_793_reg_n_37;
  wire mul_ln700_1_reg_793_reg_n_38;
  wire mul_ln700_1_reg_793_reg_n_39;
  wire mul_ln700_1_reg_793_reg_n_40;
  wire mul_ln700_1_reg_793_reg_n_41;
  wire mul_ln700_1_reg_793_reg_n_42;
  wire mul_ln700_1_reg_793_reg_n_43;
  wire mul_ln700_1_reg_793_reg_n_44;
  wire mul_ln700_1_reg_793_reg_n_45;
  wire mul_ln700_1_reg_793_reg_n_46;
  wire mul_ln700_1_reg_793_reg_n_47;
  wire mul_ln700_1_reg_793_reg_n_48;
  wire mul_ln700_1_reg_793_reg_n_49;
  wire mul_ln700_1_reg_793_reg_n_50;
  wire mul_ln700_1_reg_793_reg_n_51;
  wire mul_ln700_1_reg_793_reg_n_52;
  wire mul_ln700_1_reg_793_reg_n_53;
  wire mul_ln700_1_reg_793_reg_n_80;
  wire mul_ln700_1_reg_793_reg_n_81;
  wire mul_ln700_1_reg_793_reg_n_82;
  wire mul_ln700_1_reg_793_reg_n_83;
  wire mul_ln700_1_reg_793_reg_n_84;
  wire mul_ln700_1_reg_793_reg_n_85;
  wire mul_ln700_1_reg_793_reg_n_86;
  wire mul_ln700_1_reg_793_reg_n_87;
  wire mul_ln700_1_reg_793_reg_n_88;
  wire mul_ln700_1_reg_793_reg_n_89;
  wire mul_ln700_1_reg_793_reg_n_90;
  wire mul_ln700_1_reg_793_reg_n_91;
  wire mul_ln700_1_reg_793_reg_n_92;
  wire mul_ln700_1_reg_793_reg_n_93;
  wire mul_ln700_1_reg_793_reg_n_94;
  wire mul_ln700_1_reg_793_reg_n_95;
  wire mul_ln700_1_reg_793_reg_n_96;
  wire mul_ln700_1_reg_793_reg_n_97;
  wire mul_ln700_1_reg_793_reg_n_98;
  wire mul_ln700_1_reg_793_reg_n_99;
  wire mul_ln700_20_reg_888_reg_n_100;
  wire mul_ln700_20_reg_888_reg_n_101;
  wire mul_ln700_20_reg_888_reg_n_102;
  wire mul_ln700_20_reg_888_reg_n_103;
  wire mul_ln700_20_reg_888_reg_n_104;
  wire mul_ln700_20_reg_888_reg_n_105;
  wire mul_ln700_20_reg_888_reg_n_76;
  wire mul_ln700_20_reg_888_reg_n_77;
  wire mul_ln700_20_reg_888_reg_n_78;
  wire mul_ln700_20_reg_888_reg_n_79;
  wire mul_ln700_20_reg_888_reg_n_80;
  wire mul_ln700_20_reg_888_reg_n_81;
  wire mul_ln700_20_reg_888_reg_n_82;
  wire mul_ln700_20_reg_888_reg_n_83;
  wire mul_ln700_20_reg_888_reg_n_84;
  wire mul_ln700_20_reg_888_reg_n_85;
  wire mul_ln700_20_reg_888_reg_n_86;
  wire mul_ln700_20_reg_888_reg_n_87;
  wire mul_ln700_20_reg_888_reg_n_88;
  wire mul_ln700_20_reg_888_reg_n_89;
  wire mul_ln700_20_reg_888_reg_n_90;
  wire mul_ln700_20_reg_888_reg_n_91;
  wire mul_ln700_20_reg_888_reg_n_92;
  wire mul_ln700_20_reg_888_reg_n_93;
  wire mul_ln700_20_reg_888_reg_n_94;
  wire mul_ln700_20_reg_888_reg_n_95;
  wire mul_ln700_20_reg_888_reg_n_96;
  wire mul_ln700_20_reg_888_reg_n_97;
  wire mul_ln700_20_reg_888_reg_n_98;
  wire mul_ln700_20_reg_888_reg_n_99;
  wire mul_ln700_22_reg_898_reg_n_100;
  wire mul_ln700_22_reg_898_reg_n_101;
  wire mul_ln700_22_reg_898_reg_n_102;
  wire mul_ln700_22_reg_898_reg_n_103;
  wire mul_ln700_22_reg_898_reg_n_104;
  wire mul_ln700_22_reg_898_reg_n_105;
  wire mul_ln700_22_reg_898_reg_n_77;
  wire mul_ln700_22_reg_898_reg_n_78;
  wire mul_ln700_22_reg_898_reg_n_79;
  wire mul_ln700_22_reg_898_reg_n_80;
  wire mul_ln700_22_reg_898_reg_n_81;
  wire mul_ln700_22_reg_898_reg_n_82;
  wire mul_ln700_22_reg_898_reg_n_83;
  wire mul_ln700_22_reg_898_reg_n_84;
  wire mul_ln700_22_reg_898_reg_n_85;
  wire mul_ln700_22_reg_898_reg_n_86;
  wire mul_ln700_22_reg_898_reg_n_87;
  wire mul_ln700_22_reg_898_reg_n_88;
  wire mul_ln700_22_reg_898_reg_n_89;
  wire mul_ln700_22_reg_898_reg_n_90;
  wire mul_ln700_22_reg_898_reg_n_91;
  wire mul_ln700_22_reg_898_reg_n_92;
  wire mul_ln700_22_reg_898_reg_n_93;
  wire mul_ln700_22_reg_898_reg_n_94;
  wire mul_ln700_22_reg_898_reg_n_95;
  wire mul_ln700_22_reg_898_reg_n_96;
  wire mul_ln700_22_reg_898_reg_n_97;
  wire mul_ln700_22_reg_898_reg_n_98;
  wire mul_ln700_22_reg_898_reg_n_99;
  wire mul_ln700_23_reg_903_reg_n_100;
  wire mul_ln700_23_reg_903_reg_n_101;
  wire mul_ln700_23_reg_903_reg_n_102;
  wire mul_ln700_23_reg_903_reg_n_103;
  wire mul_ln700_23_reg_903_reg_n_104;
  wire mul_ln700_23_reg_903_reg_n_105;
  wire mul_ln700_23_reg_903_reg_n_78;
  wire mul_ln700_23_reg_903_reg_n_79;
  wire mul_ln700_23_reg_903_reg_n_80;
  wire mul_ln700_23_reg_903_reg_n_81;
  wire mul_ln700_23_reg_903_reg_n_82;
  wire mul_ln700_23_reg_903_reg_n_83;
  wire mul_ln700_23_reg_903_reg_n_84;
  wire mul_ln700_23_reg_903_reg_n_85;
  wire mul_ln700_23_reg_903_reg_n_86;
  wire mul_ln700_23_reg_903_reg_n_87;
  wire mul_ln700_23_reg_903_reg_n_88;
  wire mul_ln700_23_reg_903_reg_n_89;
  wire mul_ln700_23_reg_903_reg_n_90;
  wire mul_ln700_23_reg_903_reg_n_91;
  wire mul_ln700_23_reg_903_reg_n_92;
  wire mul_ln700_23_reg_903_reg_n_93;
  wire mul_ln700_23_reg_903_reg_n_94;
  wire mul_ln700_23_reg_903_reg_n_95;
  wire mul_ln700_23_reg_903_reg_n_96;
  wire mul_ln700_23_reg_903_reg_n_97;
  wire mul_ln700_23_reg_903_reg_n_98;
  wire mul_ln700_23_reg_903_reg_n_99;
  wire mul_ln700_24_reg_908_reg_n_100;
  wire mul_ln700_24_reg_908_reg_n_101;
  wire mul_ln700_24_reg_908_reg_n_102;
  wire mul_ln700_24_reg_908_reg_n_103;
  wire mul_ln700_24_reg_908_reg_n_104;
  wire mul_ln700_24_reg_908_reg_n_105;
  wire mul_ln700_24_reg_908_reg_n_24;
  wire mul_ln700_24_reg_908_reg_n_25;
  wire mul_ln700_24_reg_908_reg_n_26;
  wire mul_ln700_24_reg_908_reg_n_27;
  wire mul_ln700_24_reg_908_reg_n_28;
  wire mul_ln700_24_reg_908_reg_n_29;
  wire mul_ln700_24_reg_908_reg_n_30;
  wire mul_ln700_24_reg_908_reg_n_31;
  wire mul_ln700_24_reg_908_reg_n_32;
  wire mul_ln700_24_reg_908_reg_n_33;
  wire mul_ln700_24_reg_908_reg_n_34;
  wire mul_ln700_24_reg_908_reg_n_35;
  wire mul_ln700_24_reg_908_reg_n_36;
  wire mul_ln700_24_reg_908_reg_n_37;
  wire mul_ln700_24_reg_908_reg_n_38;
  wire mul_ln700_24_reg_908_reg_n_39;
  wire mul_ln700_24_reg_908_reg_n_40;
  wire mul_ln700_24_reg_908_reg_n_41;
  wire mul_ln700_24_reg_908_reg_n_42;
  wire mul_ln700_24_reg_908_reg_n_43;
  wire mul_ln700_24_reg_908_reg_n_44;
  wire mul_ln700_24_reg_908_reg_n_45;
  wire mul_ln700_24_reg_908_reg_n_46;
  wire mul_ln700_24_reg_908_reg_n_47;
  wire mul_ln700_24_reg_908_reg_n_48;
  wire mul_ln700_24_reg_908_reg_n_49;
  wire mul_ln700_24_reg_908_reg_n_50;
  wire mul_ln700_24_reg_908_reg_n_51;
  wire mul_ln700_24_reg_908_reg_n_52;
  wire mul_ln700_24_reg_908_reg_n_53;
  wire mul_ln700_24_reg_908_reg_n_79;
  wire mul_ln700_24_reg_908_reg_n_80;
  wire mul_ln700_24_reg_908_reg_n_81;
  wire mul_ln700_24_reg_908_reg_n_82;
  wire mul_ln700_24_reg_908_reg_n_83;
  wire mul_ln700_24_reg_908_reg_n_84;
  wire mul_ln700_24_reg_908_reg_n_85;
  wire mul_ln700_24_reg_908_reg_n_86;
  wire mul_ln700_24_reg_908_reg_n_87;
  wire mul_ln700_24_reg_908_reg_n_88;
  wire mul_ln700_24_reg_908_reg_n_89;
  wire mul_ln700_24_reg_908_reg_n_90;
  wire mul_ln700_24_reg_908_reg_n_91;
  wire mul_ln700_24_reg_908_reg_n_92;
  wire mul_ln700_24_reg_908_reg_n_93;
  wire mul_ln700_24_reg_908_reg_n_94;
  wire mul_ln700_24_reg_908_reg_n_95;
  wire mul_ln700_24_reg_908_reg_n_96;
  wire mul_ln700_24_reg_908_reg_n_97;
  wire mul_ln700_24_reg_908_reg_n_98;
  wire mul_ln700_24_reg_908_reg_n_99;
  wire mul_ln700_25_reg_913_reg_n_100;
  wire mul_ln700_25_reg_913_reg_n_101;
  wire mul_ln700_25_reg_913_reg_n_102;
  wire mul_ln700_25_reg_913_reg_n_103;
  wire mul_ln700_25_reg_913_reg_n_104;
  wire mul_ln700_25_reg_913_reg_n_105;
  wire mul_ln700_25_reg_913_reg_n_24;
  wire mul_ln700_25_reg_913_reg_n_25;
  wire mul_ln700_25_reg_913_reg_n_26;
  wire mul_ln700_25_reg_913_reg_n_27;
  wire mul_ln700_25_reg_913_reg_n_28;
  wire mul_ln700_25_reg_913_reg_n_29;
  wire mul_ln700_25_reg_913_reg_n_30;
  wire mul_ln700_25_reg_913_reg_n_31;
  wire mul_ln700_25_reg_913_reg_n_32;
  wire mul_ln700_25_reg_913_reg_n_33;
  wire mul_ln700_25_reg_913_reg_n_34;
  wire mul_ln700_25_reg_913_reg_n_35;
  wire mul_ln700_25_reg_913_reg_n_36;
  wire mul_ln700_25_reg_913_reg_n_37;
  wire mul_ln700_25_reg_913_reg_n_38;
  wire mul_ln700_25_reg_913_reg_n_39;
  wire mul_ln700_25_reg_913_reg_n_40;
  wire mul_ln700_25_reg_913_reg_n_41;
  wire mul_ln700_25_reg_913_reg_n_42;
  wire mul_ln700_25_reg_913_reg_n_43;
  wire mul_ln700_25_reg_913_reg_n_44;
  wire mul_ln700_25_reg_913_reg_n_45;
  wire mul_ln700_25_reg_913_reg_n_46;
  wire mul_ln700_25_reg_913_reg_n_47;
  wire mul_ln700_25_reg_913_reg_n_48;
  wire mul_ln700_25_reg_913_reg_n_49;
  wire mul_ln700_25_reg_913_reg_n_50;
  wire mul_ln700_25_reg_913_reg_n_51;
  wire mul_ln700_25_reg_913_reg_n_52;
  wire mul_ln700_25_reg_913_reg_n_53;
  wire mul_ln700_25_reg_913_reg_n_82;
  wire mul_ln700_25_reg_913_reg_n_83;
  wire mul_ln700_25_reg_913_reg_n_84;
  wire mul_ln700_25_reg_913_reg_n_85;
  wire mul_ln700_25_reg_913_reg_n_86;
  wire mul_ln700_25_reg_913_reg_n_87;
  wire mul_ln700_25_reg_913_reg_n_88;
  wire mul_ln700_25_reg_913_reg_n_89;
  wire mul_ln700_25_reg_913_reg_n_90;
  wire mul_ln700_25_reg_913_reg_n_91;
  wire mul_ln700_25_reg_913_reg_n_92;
  wire mul_ln700_25_reg_913_reg_n_93;
  wire mul_ln700_25_reg_913_reg_n_94;
  wire mul_ln700_25_reg_913_reg_n_95;
  wire mul_ln700_25_reg_913_reg_n_96;
  wire mul_ln700_25_reg_913_reg_n_97;
  wire mul_ln700_25_reg_913_reg_n_98;
  wire mul_ln700_25_reg_913_reg_n_99;
  wire mul_ln700_26_reg_918_reg_n_100;
  wire mul_ln700_26_reg_918_reg_n_101;
  wire mul_ln700_26_reg_918_reg_n_102;
  wire mul_ln700_26_reg_918_reg_n_103;
  wire mul_ln700_26_reg_918_reg_n_104;
  wire mul_ln700_26_reg_918_reg_n_105;
  wire mul_ln700_26_reg_918_reg_n_24;
  wire mul_ln700_26_reg_918_reg_n_25;
  wire mul_ln700_26_reg_918_reg_n_26;
  wire mul_ln700_26_reg_918_reg_n_27;
  wire mul_ln700_26_reg_918_reg_n_28;
  wire mul_ln700_26_reg_918_reg_n_29;
  wire mul_ln700_26_reg_918_reg_n_30;
  wire mul_ln700_26_reg_918_reg_n_31;
  wire mul_ln700_26_reg_918_reg_n_32;
  wire mul_ln700_26_reg_918_reg_n_33;
  wire mul_ln700_26_reg_918_reg_n_34;
  wire mul_ln700_26_reg_918_reg_n_35;
  wire mul_ln700_26_reg_918_reg_n_36;
  wire mul_ln700_26_reg_918_reg_n_37;
  wire mul_ln700_26_reg_918_reg_n_38;
  wire mul_ln700_26_reg_918_reg_n_39;
  wire mul_ln700_26_reg_918_reg_n_40;
  wire mul_ln700_26_reg_918_reg_n_41;
  wire mul_ln700_26_reg_918_reg_n_42;
  wire mul_ln700_26_reg_918_reg_n_43;
  wire mul_ln700_26_reg_918_reg_n_44;
  wire mul_ln700_26_reg_918_reg_n_45;
  wire mul_ln700_26_reg_918_reg_n_46;
  wire mul_ln700_26_reg_918_reg_n_47;
  wire mul_ln700_26_reg_918_reg_n_48;
  wire mul_ln700_26_reg_918_reg_n_49;
  wire mul_ln700_26_reg_918_reg_n_50;
  wire mul_ln700_26_reg_918_reg_n_51;
  wire mul_ln700_26_reg_918_reg_n_52;
  wire mul_ln700_26_reg_918_reg_n_53;
  wire mul_ln700_26_reg_918_reg_n_80;
  wire mul_ln700_26_reg_918_reg_n_81;
  wire mul_ln700_26_reg_918_reg_n_82;
  wire mul_ln700_26_reg_918_reg_n_83;
  wire mul_ln700_26_reg_918_reg_n_84;
  wire mul_ln700_26_reg_918_reg_n_85;
  wire mul_ln700_26_reg_918_reg_n_86;
  wire mul_ln700_26_reg_918_reg_n_87;
  wire mul_ln700_26_reg_918_reg_n_88;
  wire mul_ln700_26_reg_918_reg_n_89;
  wire mul_ln700_26_reg_918_reg_n_90;
  wire mul_ln700_26_reg_918_reg_n_91;
  wire mul_ln700_26_reg_918_reg_n_92;
  wire mul_ln700_26_reg_918_reg_n_93;
  wire mul_ln700_26_reg_918_reg_n_94;
  wire mul_ln700_26_reg_918_reg_n_95;
  wire mul_ln700_26_reg_918_reg_n_96;
  wire mul_ln700_26_reg_918_reg_n_97;
  wire mul_ln700_26_reg_918_reg_n_98;
  wire mul_ln700_26_reg_918_reg_n_99;
  wire mul_ln700_27_reg_923_reg_n_100;
  wire mul_ln700_27_reg_923_reg_n_101;
  wire mul_ln700_27_reg_923_reg_n_102;
  wire mul_ln700_27_reg_923_reg_n_103;
  wire mul_ln700_27_reg_923_reg_n_104;
  wire mul_ln700_27_reg_923_reg_n_105;
  wire mul_ln700_27_reg_923_reg_n_80;
  wire mul_ln700_27_reg_923_reg_n_81;
  wire mul_ln700_27_reg_923_reg_n_82;
  wire mul_ln700_27_reg_923_reg_n_83;
  wire mul_ln700_27_reg_923_reg_n_84;
  wire mul_ln700_27_reg_923_reg_n_85;
  wire mul_ln700_27_reg_923_reg_n_86;
  wire mul_ln700_27_reg_923_reg_n_87;
  wire mul_ln700_27_reg_923_reg_n_88;
  wire mul_ln700_27_reg_923_reg_n_89;
  wire mul_ln700_27_reg_923_reg_n_90;
  wire mul_ln700_27_reg_923_reg_n_91;
  wire mul_ln700_27_reg_923_reg_n_92;
  wire mul_ln700_27_reg_923_reg_n_93;
  wire mul_ln700_27_reg_923_reg_n_94;
  wire mul_ln700_27_reg_923_reg_n_95;
  wire mul_ln700_27_reg_923_reg_n_96;
  wire mul_ln700_27_reg_923_reg_n_97;
  wire mul_ln700_27_reg_923_reg_n_98;
  wire mul_ln700_27_reg_923_reg_n_99;
  wire [31:1]mul_ln700_28_reg_928;
  wire mul_ln700_28_reg_928_reg_n_105;
  wire mul_ln700_28_reg_928_reg_n_24;
  wire mul_ln700_28_reg_928_reg_n_25;
  wire mul_ln700_28_reg_928_reg_n_26;
  wire mul_ln700_28_reg_928_reg_n_27;
  wire mul_ln700_28_reg_928_reg_n_28;
  wire mul_ln700_28_reg_928_reg_n_29;
  wire mul_ln700_28_reg_928_reg_n_30;
  wire mul_ln700_28_reg_928_reg_n_31;
  wire mul_ln700_28_reg_928_reg_n_32;
  wire mul_ln700_28_reg_928_reg_n_33;
  wire mul_ln700_28_reg_928_reg_n_34;
  wire mul_ln700_28_reg_928_reg_n_35;
  wire mul_ln700_28_reg_928_reg_n_36;
  wire mul_ln700_28_reg_928_reg_n_37;
  wire mul_ln700_28_reg_928_reg_n_38;
  wire mul_ln700_28_reg_928_reg_n_39;
  wire mul_ln700_28_reg_928_reg_n_40;
  wire mul_ln700_28_reg_928_reg_n_41;
  wire mul_ln700_28_reg_928_reg_n_42;
  wire mul_ln700_28_reg_928_reg_n_43;
  wire mul_ln700_28_reg_928_reg_n_44;
  wire mul_ln700_28_reg_928_reg_n_45;
  wire mul_ln700_28_reg_928_reg_n_46;
  wire mul_ln700_28_reg_928_reg_n_47;
  wire mul_ln700_28_reg_928_reg_n_48;
  wire mul_ln700_28_reg_928_reg_n_49;
  wire mul_ln700_28_reg_928_reg_n_50;
  wire mul_ln700_28_reg_928_reg_n_51;
  wire mul_ln700_28_reg_928_reg_n_52;
  wire mul_ln700_28_reg_928_reg_n_53;
  wire mul_ln700_2_reg_798_reg_n_100;
  wire mul_ln700_2_reg_798_reg_n_101;
  wire mul_ln700_2_reg_798_reg_n_102;
  wire mul_ln700_2_reg_798_reg_n_103;
  wire mul_ln700_2_reg_798_reg_n_104;
  wire mul_ln700_2_reg_798_reg_n_105;
  wire mul_ln700_2_reg_798_reg_n_24;
  wire mul_ln700_2_reg_798_reg_n_25;
  wire mul_ln700_2_reg_798_reg_n_26;
  wire mul_ln700_2_reg_798_reg_n_27;
  wire mul_ln700_2_reg_798_reg_n_28;
  wire mul_ln700_2_reg_798_reg_n_29;
  wire mul_ln700_2_reg_798_reg_n_30;
  wire mul_ln700_2_reg_798_reg_n_31;
  wire mul_ln700_2_reg_798_reg_n_32;
  wire mul_ln700_2_reg_798_reg_n_33;
  wire mul_ln700_2_reg_798_reg_n_34;
  wire mul_ln700_2_reg_798_reg_n_35;
  wire mul_ln700_2_reg_798_reg_n_36;
  wire mul_ln700_2_reg_798_reg_n_37;
  wire mul_ln700_2_reg_798_reg_n_38;
  wire mul_ln700_2_reg_798_reg_n_39;
  wire mul_ln700_2_reg_798_reg_n_40;
  wire mul_ln700_2_reg_798_reg_n_41;
  wire mul_ln700_2_reg_798_reg_n_42;
  wire mul_ln700_2_reg_798_reg_n_43;
  wire mul_ln700_2_reg_798_reg_n_44;
  wire mul_ln700_2_reg_798_reg_n_45;
  wire mul_ln700_2_reg_798_reg_n_46;
  wire mul_ln700_2_reg_798_reg_n_47;
  wire mul_ln700_2_reg_798_reg_n_48;
  wire mul_ln700_2_reg_798_reg_n_49;
  wire mul_ln700_2_reg_798_reg_n_50;
  wire mul_ln700_2_reg_798_reg_n_51;
  wire mul_ln700_2_reg_798_reg_n_52;
  wire mul_ln700_2_reg_798_reg_n_53;
  wire mul_ln700_2_reg_798_reg_n_79;
  wire mul_ln700_2_reg_798_reg_n_80;
  wire mul_ln700_2_reg_798_reg_n_81;
  wire mul_ln700_2_reg_798_reg_n_82;
  wire mul_ln700_2_reg_798_reg_n_83;
  wire mul_ln700_2_reg_798_reg_n_84;
  wire mul_ln700_2_reg_798_reg_n_85;
  wire mul_ln700_2_reg_798_reg_n_86;
  wire mul_ln700_2_reg_798_reg_n_87;
  wire mul_ln700_2_reg_798_reg_n_88;
  wire mul_ln700_2_reg_798_reg_n_89;
  wire mul_ln700_2_reg_798_reg_n_90;
  wire mul_ln700_2_reg_798_reg_n_91;
  wire mul_ln700_2_reg_798_reg_n_92;
  wire mul_ln700_2_reg_798_reg_n_93;
  wire mul_ln700_2_reg_798_reg_n_94;
  wire mul_ln700_2_reg_798_reg_n_95;
  wire mul_ln700_2_reg_798_reg_n_96;
  wire mul_ln700_2_reg_798_reg_n_97;
  wire mul_ln700_2_reg_798_reg_n_98;
  wire mul_ln700_2_reg_798_reg_n_99;
  wire mul_ln700_31_reg_943_reg_n_100;
  wire mul_ln700_31_reg_943_reg_n_101;
  wire mul_ln700_31_reg_943_reg_n_102;
  wire mul_ln700_31_reg_943_reg_n_103;
  wire mul_ln700_31_reg_943_reg_n_104;
  wire mul_ln700_31_reg_943_reg_n_105;
  wire mul_ln700_31_reg_943_reg_n_106;
  wire mul_ln700_31_reg_943_reg_n_107;
  wire mul_ln700_31_reg_943_reg_n_108;
  wire mul_ln700_31_reg_943_reg_n_109;
  wire mul_ln700_31_reg_943_reg_n_110;
  wire mul_ln700_31_reg_943_reg_n_111;
  wire mul_ln700_31_reg_943_reg_n_112;
  wire mul_ln700_31_reg_943_reg_n_113;
  wire mul_ln700_31_reg_943_reg_n_114;
  wire mul_ln700_31_reg_943_reg_n_115;
  wire mul_ln700_31_reg_943_reg_n_116;
  wire mul_ln700_31_reg_943_reg_n_117;
  wire mul_ln700_31_reg_943_reg_n_118;
  wire mul_ln700_31_reg_943_reg_n_119;
  wire mul_ln700_31_reg_943_reg_n_120;
  wire mul_ln700_31_reg_943_reg_n_121;
  wire mul_ln700_31_reg_943_reg_n_122;
  wire mul_ln700_31_reg_943_reg_n_123;
  wire mul_ln700_31_reg_943_reg_n_124;
  wire mul_ln700_31_reg_943_reg_n_125;
  wire mul_ln700_31_reg_943_reg_n_126;
  wire mul_ln700_31_reg_943_reg_n_127;
  wire mul_ln700_31_reg_943_reg_n_128;
  wire mul_ln700_31_reg_943_reg_n_129;
  wire mul_ln700_31_reg_943_reg_n_130;
  wire mul_ln700_31_reg_943_reg_n_131;
  wire mul_ln700_31_reg_943_reg_n_132;
  wire mul_ln700_31_reg_943_reg_n_133;
  wire mul_ln700_31_reg_943_reg_n_134;
  wire mul_ln700_31_reg_943_reg_n_135;
  wire mul_ln700_31_reg_943_reg_n_136;
  wire mul_ln700_31_reg_943_reg_n_137;
  wire mul_ln700_31_reg_943_reg_n_138;
  wire mul_ln700_31_reg_943_reg_n_139;
  wire mul_ln700_31_reg_943_reg_n_140;
  wire mul_ln700_31_reg_943_reg_n_141;
  wire mul_ln700_31_reg_943_reg_n_142;
  wire mul_ln700_31_reg_943_reg_n_143;
  wire mul_ln700_31_reg_943_reg_n_144;
  wire mul_ln700_31_reg_943_reg_n_145;
  wire mul_ln700_31_reg_943_reg_n_146;
  wire mul_ln700_31_reg_943_reg_n_147;
  wire mul_ln700_31_reg_943_reg_n_148;
  wire mul_ln700_31_reg_943_reg_n_149;
  wire mul_ln700_31_reg_943_reg_n_150;
  wire mul_ln700_31_reg_943_reg_n_151;
  wire mul_ln700_31_reg_943_reg_n_152;
  wire mul_ln700_31_reg_943_reg_n_153;
  wire mul_ln700_31_reg_943_reg_n_80;
  wire mul_ln700_31_reg_943_reg_n_81;
  wire mul_ln700_31_reg_943_reg_n_82;
  wire mul_ln700_31_reg_943_reg_n_83;
  wire mul_ln700_31_reg_943_reg_n_84;
  wire mul_ln700_31_reg_943_reg_n_85;
  wire mul_ln700_31_reg_943_reg_n_86;
  wire mul_ln700_31_reg_943_reg_n_87;
  wire mul_ln700_31_reg_943_reg_n_88;
  wire mul_ln700_31_reg_943_reg_n_89;
  wire mul_ln700_31_reg_943_reg_n_90;
  wire mul_ln700_31_reg_943_reg_n_91;
  wire mul_ln700_31_reg_943_reg_n_92;
  wire mul_ln700_31_reg_943_reg_n_93;
  wire mul_ln700_31_reg_943_reg_n_94;
  wire mul_ln700_31_reg_943_reg_n_95;
  wire mul_ln700_31_reg_943_reg_n_96;
  wire mul_ln700_31_reg_943_reg_n_97;
  wire mul_ln700_31_reg_943_reg_n_98;
  wire mul_ln700_31_reg_943_reg_n_99;
  wire mul_ln700_3_reg_803_reg_n_100;
  wire mul_ln700_3_reg_803_reg_n_101;
  wire mul_ln700_3_reg_803_reg_n_102;
  wire mul_ln700_3_reg_803_reg_n_103;
  wire mul_ln700_3_reg_803_reg_n_104;
  wire mul_ln700_3_reg_803_reg_n_105;
  wire mul_ln700_3_reg_803_reg_n_24;
  wire mul_ln700_3_reg_803_reg_n_25;
  wire mul_ln700_3_reg_803_reg_n_26;
  wire mul_ln700_3_reg_803_reg_n_27;
  wire mul_ln700_3_reg_803_reg_n_28;
  wire mul_ln700_3_reg_803_reg_n_29;
  wire mul_ln700_3_reg_803_reg_n_30;
  wire mul_ln700_3_reg_803_reg_n_31;
  wire mul_ln700_3_reg_803_reg_n_32;
  wire mul_ln700_3_reg_803_reg_n_33;
  wire mul_ln700_3_reg_803_reg_n_34;
  wire mul_ln700_3_reg_803_reg_n_35;
  wire mul_ln700_3_reg_803_reg_n_36;
  wire mul_ln700_3_reg_803_reg_n_37;
  wire mul_ln700_3_reg_803_reg_n_38;
  wire mul_ln700_3_reg_803_reg_n_39;
  wire mul_ln700_3_reg_803_reg_n_40;
  wire mul_ln700_3_reg_803_reg_n_41;
  wire mul_ln700_3_reg_803_reg_n_42;
  wire mul_ln700_3_reg_803_reg_n_43;
  wire mul_ln700_3_reg_803_reg_n_44;
  wire mul_ln700_3_reg_803_reg_n_45;
  wire mul_ln700_3_reg_803_reg_n_46;
  wire mul_ln700_3_reg_803_reg_n_47;
  wire mul_ln700_3_reg_803_reg_n_48;
  wire mul_ln700_3_reg_803_reg_n_49;
  wire mul_ln700_3_reg_803_reg_n_50;
  wire mul_ln700_3_reg_803_reg_n_51;
  wire mul_ln700_3_reg_803_reg_n_52;
  wire mul_ln700_3_reg_803_reg_n_53;
  wire mul_ln700_3_reg_803_reg_n_79;
  wire mul_ln700_3_reg_803_reg_n_80;
  wire mul_ln700_3_reg_803_reg_n_81;
  wire mul_ln700_3_reg_803_reg_n_82;
  wire mul_ln700_3_reg_803_reg_n_83;
  wire mul_ln700_3_reg_803_reg_n_84;
  wire mul_ln700_3_reg_803_reg_n_85;
  wire mul_ln700_3_reg_803_reg_n_86;
  wire mul_ln700_3_reg_803_reg_n_87;
  wire mul_ln700_3_reg_803_reg_n_88;
  wire mul_ln700_3_reg_803_reg_n_89;
  wire mul_ln700_3_reg_803_reg_n_90;
  wire mul_ln700_3_reg_803_reg_n_91;
  wire mul_ln700_3_reg_803_reg_n_92;
  wire mul_ln700_3_reg_803_reg_n_93;
  wire mul_ln700_3_reg_803_reg_n_94;
  wire mul_ln700_3_reg_803_reg_n_95;
  wire mul_ln700_3_reg_803_reg_n_96;
  wire mul_ln700_3_reg_803_reg_n_97;
  wire mul_ln700_3_reg_803_reg_n_98;
  wire mul_ln700_3_reg_803_reg_n_99;
  wire mul_ln700_5_reg_813_reg_n_100;
  wire mul_ln700_5_reg_813_reg_n_101;
  wire mul_ln700_5_reg_813_reg_n_102;
  wire mul_ln700_5_reg_813_reg_n_103;
  wire mul_ln700_5_reg_813_reg_n_104;
  wire mul_ln700_5_reg_813_reg_n_105;
  wire mul_ln700_5_reg_813_reg_n_24;
  wire mul_ln700_5_reg_813_reg_n_25;
  wire mul_ln700_5_reg_813_reg_n_26;
  wire mul_ln700_5_reg_813_reg_n_27;
  wire mul_ln700_5_reg_813_reg_n_28;
  wire mul_ln700_5_reg_813_reg_n_29;
  wire mul_ln700_5_reg_813_reg_n_30;
  wire mul_ln700_5_reg_813_reg_n_31;
  wire mul_ln700_5_reg_813_reg_n_32;
  wire mul_ln700_5_reg_813_reg_n_33;
  wire mul_ln700_5_reg_813_reg_n_34;
  wire mul_ln700_5_reg_813_reg_n_35;
  wire mul_ln700_5_reg_813_reg_n_36;
  wire mul_ln700_5_reg_813_reg_n_37;
  wire mul_ln700_5_reg_813_reg_n_38;
  wire mul_ln700_5_reg_813_reg_n_39;
  wire mul_ln700_5_reg_813_reg_n_40;
  wire mul_ln700_5_reg_813_reg_n_41;
  wire mul_ln700_5_reg_813_reg_n_42;
  wire mul_ln700_5_reg_813_reg_n_43;
  wire mul_ln700_5_reg_813_reg_n_44;
  wire mul_ln700_5_reg_813_reg_n_45;
  wire mul_ln700_5_reg_813_reg_n_46;
  wire mul_ln700_5_reg_813_reg_n_47;
  wire mul_ln700_5_reg_813_reg_n_48;
  wire mul_ln700_5_reg_813_reg_n_49;
  wire mul_ln700_5_reg_813_reg_n_50;
  wire mul_ln700_5_reg_813_reg_n_51;
  wire mul_ln700_5_reg_813_reg_n_52;
  wire mul_ln700_5_reg_813_reg_n_53;
  wire mul_ln700_5_reg_813_reg_n_80;
  wire mul_ln700_5_reg_813_reg_n_81;
  wire mul_ln700_5_reg_813_reg_n_82;
  wire mul_ln700_5_reg_813_reg_n_83;
  wire mul_ln700_5_reg_813_reg_n_84;
  wire mul_ln700_5_reg_813_reg_n_85;
  wire mul_ln700_5_reg_813_reg_n_86;
  wire mul_ln700_5_reg_813_reg_n_87;
  wire mul_ln700_5_reg_813_reg_n_88;
  wire mul_ln700_5_reg_813_reg_n_89;
  wire mul_ln700_5_reg_813_reg_n_90;
  wire mul_ln700_5_reg_813_reg_n_91;
  wire mul_ln700_5_reg_813_reg_n_92;
  wire mul_ln700_5_reg_813_reg_n_93;
  wire mul_ln700_5_reg_813_reg_n_94;
  wire mul_ln700_5_reg_813_reg_n_95;
  wire mul_ln700_5_reg_813_reg_n_96;
  wire mul_ln700_5_reg_813_reg_n_97;
  wire mul_ln700_5_reg_813_reg_n_98;
  wire mul_ln700_5_reg_813_reg_n_99;
  wire mul_ln700_7_reg_823_reg_n_100;
  wire mul_ln700_7_reg_823_reg_n_101;
  wire mul_ln700_7_reg_823_reg_n_102;
  wire mul_ln700_7_reg_823_reg_n_103;
  wire mul_ln700_7_reg_823_reg_n_104;
  wire mul_ln700_7_reg_823_reg_n_105;
  wire mul_ln700_7_reg_823_reg_n_24;
  wire mul_ln700_7_reg_823_reg_n_25;
  wire mul_ln700_7_reg_823_reg_n_26;
  wire mul_ln700_7_reg_823_reg_n_27;
  wire mul_ln700_7_reg_823_reg_n_28;
  wire mul_ln700_7_reg_823_reg_n_29;
  wire mul_ln700_7_reg_823_reg_n_30;
  wire mul_ln700_7_reg_823_reg_n_31;
  wire mul_ln700_7_reg_823_reg_n_32;
  wire mul_ln700_7_reg_823_reg_n_33;
  wire mul_ln700_7_reg_823_reg_n_34;
  wire mul_ln700_7_reg_823_reg_n_35;
  wire mul_ln700_7_reg_823_reg_n_36;
  wire mul_ln700_7_reg_823_reg_n_37;
  wire mul_ln700_7_reg_823_reg_n_38;
  wire mul_ln700_7_reg_823_reg_n_39;
  wire mul_ln700_7_reg_823_reg_n_40;
  wire mul_ln700_7_reg_823_reg_n_41;
  wire mul_ln700_7_reg_823_reg_n_42;
  wire mul_ln700_7_reg_823_reg_n_43;
  wire mul_ln700_7_reg_823_reg_n_44;
  wire mul_ln700_7_reg_823_reg_n_45;
  wire mul_ln700_7_reg_823_reg_n_46;
  wire mul_ln700_7_reg_823_reg_n_47;
  wire mul_ln700_7_reg_823_reg_n_48;
  wire mul_ln700_7_reg_823_reg_n_49;
  wire mul_ln700_7_reg_823_reg_n_50;
  wire mul_ln700_7_reg_823_reg_n_51;
  wire mul_ln700_7_reg_823_reg_n_52;
  wire mul_ln700_7_reg_823_reg_n_53;
  wire mul_ln700_7_reg_823_reg_n_79;
  wire mul_ln700_7_reg_823_reg_n_80;
  wire mul_ln700_7_reg_823_reg_n_81;
  wire mul_ln700_7_reg_823_reg_n_82;
  wire mul_ln700_7_reg_823_reg_n_83;
  wire mul_ln700_7_reg_823_reg_n_84;
  wire mul_ln700_7_reg_823_reg_n_85;
  wire mul_ln700_7_reg_823_reg_n_86;
  wire mul_ln700_7_reg_823_reg_n_87;
  wire mul_ln700_7_reg_823_reg_n_88;
  wire mul_ln700_7_reg_823_reg_n_89;
  wire mul_ln700_7_reg_823_reg_n_90;
  wire mul_ln700_7_reg_823_reg_n_91;
  wire mul_ln700_7_reg_823_reg_n_92;
  wire mul_ln700_7_reg_823_reg_n_93;
  wire mul_ln700_7_reg_823_reg_n_94;
  wire mul_ln700_7_reg_823_reg_n_95;
  wire mul_ln700_7_reg_823_reg_n_96;
  wire mul_ln700_7_reg_823_reg_n_97;
  wire mul_ln700_7_reg_823_reg_n_98;
  wire mul_ln700_7_reg_823_reg_n_99;
  wire mul_ln700_8_reg_828_reg_n_100;
  wire mul_ln700_8_reg_828_reg_n_101;
  wire mul_ln700_8_reg_828_reg_n_102;
  wire mul_ln700_8_reg_828_reg_n_103;
  wire mul_ln700_8_reg_828_reg_n_104;
  wire mul_ln700_8_reg_828_reg_n_105;
  wire mul_ln700_8_reg_828_reg_n_24;
  wire mul_ln700_8_reg_828_reg_n_25;
  wire mul_ln700_8_reg_828_reg_n_26;
  wire mul_ln700_8_reg_828_reg_n_27;
  wire mul_ln700_8_reg_828_reg_n_28;
  wire mul_ln700_8_reg_828_reg_n_29;
  wire mul_ln700_8_reg_828_reg_n_30;
  wire mul_ln700_8_reg_828_reg_n_31;
  wire mul_ln700_8_reg_828_reg_n_32;
  wire mul_ln700_8_reg_828_reg_n_33;
  wire mul_ln700_8_reg_828_reg_n_34;
  wire mul_ln700_8_reg_828_reg_n_35;
  wire mul_ln700_8_reg_828_reg_n_36;
  wire mul_ln700_8_reg_828_reg_n_37;
  wire mul_ln700_8_reg_828_reg_n_38;
  wire mul_ln700_8_reg_828_reg_n_39;
  wire mul_ln700_8_reg_828_reg_n_40;
  wire mul_ln700_8_reg_828_reg_n_41;
  wire mul_ln700_8_reg_828_reg_n_42;
  wire mul_ln700_8_reg_828_reg_n_43;
  wire mul_ln700_8_reg_828_reg_n_44;
  wire mul_ln700_8_reg_828_reg_n_45;
  wire mul_ln700_8_reg_828_reg_n_46;
  wire mul_ln700_8_reg_828_reg_n_47;
  wire mul_ln700_8_reg_828_reg_n_48;
  wire mul_ln700_8_reg_828_reg_n_49;
  wire mul_ln700_8_reg_828_reg_n_50;
  wire mul_ln700_8_reg_828_reg_n_51;
  wire mul_ln700_8_reg_828_reg_n_52;
  wire mul_ln700_8_reg_828_reg_n_53;
  wire mul_ln700_8_reg_828_reg_n_78;
  wire mul_ln700_8_reg_828_reg_n_79;
  wire mul_ln700_8_reg_828_reg_n_80;
  wire mul_ln700_8_reg_828_reg_n_81;
  wire mul_ln700_8_reg_828_reg_n_82;
  wire mul_ln700_8_reg_828_reg_n_83;
  wire mul_ln700_8_reg_828_reg_n_84;
  wire mul_ln700_8_reg_828_reg_n_85;
  wire mul_ln700_8_reg_828_reg_n_86;
  wire mul_ln700_8_reg_828_reg_n_87;
  wire mul_ln700_8_reg_828_reg_n_88;
  wire mul_ln700_8_reg_828_reg_n_89;
  wire mul_ln700_8_reg_828_reg_n_90;
  wire mul_ln700_8_reg_828_reg_n_91;
  wire mul_ln700_8_reg_828_reg_n_92;
  wire mul_ln700_8_reg_828_reg_n_93;
  wire mul_ln700_8_reg_828_reg_n_94;
  wire mul_ln700_8_reg_828_reg_n_95;
  wire mul_ln700_8_reg_828_reg_n_96;
  wire mul_ln700_8_reg_828_reg_n_97;
  wire mul_ln700_8_reg_828_reg_n_98;
  wire mul_ln700_8_reg_828_reg_n_99;
  wire mul_ln700_9_reg_833_reg_n_100;
  wire mul_ln700_9_reg_833_reg_n_101;
  wire mul_ln700_9_reg_833_reg_n_102;
  wire mul_ln700_9_reg_833_reg_n_103;
  wire mul_ln700_9_reg_833_reg_n_104;
  wire mul_ln700_9_reg_833_reg_n_105;
  wire mul_ln700_9_reg_833_reg_n_24;
  wire mul_ln700_9_reg_833_reg_n_25;
  wire mul_ln700_9_reg_833_reg_n_26;
  wire mul_ln700_9_reg_833_reg_n_27;
  wire mul_ln700_9_reg_833_reg_n_28;
  wire mul_ln700_9_reg_833_reg_n_29;
  wire mul_ln700_9_reg_833_reg_n_30;
  wire mul_ln700_9_reg_833_reg_n_31;
  wire mul_ln700_9_reg_833_reg_n_32;
  wire mul_ln700_9_reg_833_reg_n_33;
  wire mul_ln700_9_reg_833_reg_n_34;
  wire mul_ln700_9_reg_833_reg_n_35;
  wire mul_ln700_9_reg_833_reg_n_36;
  wire mul_ln700_9_reg_833_reg_n_37;
  wire mul_ln700_9_reg_833_reg_n_38;
  wire mul_ln700_9_reg_833_reg_n_39;
  wire mul_ln700_9_reg_833_reg_n_40;
  wire mul_ln700_9_reg_833_reg_n_41;
  wire mul_ln700_9_reg_833_reg_n_42;
  wire mul_ln700_9_reg_833_reg_n_43;
  wire mul_ln700_9_reg_833_reg_n_44;
  wire mul_ln700_9_reg_833_reg_n_45;
  wire mul_ln700_9_reg_833_reg_n_46;
  wire mul_ln700_9_reg_833_reg_n_47;
  wire mul_ln700_9_reg_833_reg_n_48;
  wire mul_ln700_9_reg_833_reg_n_49;
  wire mul_ln700_9_reg_833_reg_n_50;
  wire mul_ln700_9_reg_833_reg_n_51;
  wire mul_ln700_9_reg_833_reg_n_52;
  wire mul_ln700_9_reg_833_reg_n_53;
  wire mul_ln700_9_reg_833_reg_n_77;
  wire mul_ln700_9_reg_833_reg_n_78;
  wire mul_ln700_9_reg_833_reg_n_79;
  wire mul_ln700_9_reg_833_reg_n_80;
  wire mul_ln700_9_reg_833_reg_n_81;
  wire mul_ln700_9_reg_833_reg_n_82;
  wire mul_ln700_9_reg_833_reg_n_83;
  wire mul_ln700_9_reg_833_reg_n_84;
  wire mul_ln700_9_reg_833_reg_n_85;
  wire mul_ln700_9_reg_833_reg_n_86;
  wire mul_ln700_9_reg_833_reg_n_87;
  wire mul_ln700_9_reg_833_reg_n_88;
  wire mul_ln700_9_reg_833_reg_n_89;
  wire mul_ln700_9_reg_833_reg_n_90;
  wire mul_ln700_9_reg_833_reg_n_91;
  wire mul_ln700_9_reg_833_reg_n_92;
  wire mul_ln700_9_reg_833_reg_n_93;
  wire mul_ln700_9_reg_833_reg_n_94;
  wire mul_ln700_9_reg_833_reg_n_95;
  wire mul_ln700_9_reg_833_reg_n_96;
  wire mul_ln700_9_reg_833_reg_n_97;
  wire mul_ln700_9_reg_833_reg_n_98;
  wire mul_ln700_9_reg_833_reg_n_99;
  wire mul_ln700_reg_788_reg_n_100;
  wire mul_ln700_reg_788_reg_n_101;
  wire mul_ln700_reg_788_reg_n_102;
  wire mul_ln700_reg_788_reg_n_103;
  wire mul_ln700_reg_788_reg_n_104;
  wire mul_ln700_reg_788_reg_n_105;
  wire mul_ln700_reg_788_reg_n_80;
  wire mul_ln700_reg_788_reg_n_81;
  wire mul_ln700_reg_788_reg_n_82;
  wire mul_ln700_reg_788_reg_n_83;
  wire mul_ln700_reg_788_reg_n_84;
  wire mul_ln700_reg_788_reg_n_85;
  wire mul_ln700_reg_788_reg_n_86;
  wire mul_ln700_reg_788_reg_n_87;
  wire mul_ln700_reg_788_reg_n_88;
  wire mul_ln700_reg_788_reg_n_89;
  wire mul_ln700_reg_788_reg_n_90;
  wire mul_ln700_reg_788_reg_n_91;
  wire mul_ln700_reg_788_reg_n_92;
  wire mul_ln700_reg_788_reg_n_93;
  wire mul_ln700_reg_788_reg_n_94;
  wire mul_ln700_reg_788_reg_n_95;
  wire mul_ln700_reg_788_reg_n_96;
  wire mul_ln700_reg_788_reg_n_97;
  wire mul_ln700_reg_788_reg_n_98;
  wire mul_ln700_reg_788_reg_n_99;
  wire [30:1]p_0_in;
  wire [15:0]shift_reg_V_1_0;
  wire [15:0]shift_reg_V_1_1;
  wire \shift_reg_V_1_3_reg[0]_srl2_n_0 ;
  wire \shift_reg_V_1_3_reg[10]_srl2_n_0 ;
  wire \shift_reg_V_1_3_reg[11]_srl2_n_0 ;
  wire \shift_reg_V_1_3_reg[12]_srl2_n_0 ;
  wire \shift_reg_V_1_3_reg[13]_srl2_n_0 ;
  wire \shift_reg_V_1_3_reg[14]_srl2_n_0 ;
  wire \shift_reg_V_1_3_reg[15]_srl2_n_0 ;
  wire \shift_reg_V_1_3_reg[1]_srl2_n_0 ;
  wire \shift_reg_V_1_3_reg[2]_srl2_n_0 ;
  wire \shift_reg_V_1_3_reg[3]_srl2_n_0 ;
  wire \shift_reg_V_1_3_reg[4]_srl2_n_0 ;
  wire \shift_reg_V_1_3_reg[5]_srl2_n_0 ;
  wire \shift_reg_V_1_3_reg[6]_srl2_n_0 ;
  wire \shift_reg_V_1_3_reg[7]_srl2_n_0 ;
  wire \shift_reg_V_1_3_reg[8]_srl2_n_0 ;
  wire \shift_reg_V_1_3_reg[9]_srl2_n_0 ;
  wire [15:0]shift_reg_V_1_4;
  wire \shift_reg_V_1_7_reg[0]_srl3_n_0 ;
  wire \shift_reg_V_1_7_reg[10]_srl3_n_0 ;
  wire \shift_reg_V_1_7_reg[11]_srl3_n_0 ;
  wire \shift_reg_V_1_7_reg[12]_srl3_n_0 ;
  wire \shift_reg_V_1_7_reg[13]_srl3_n_0 ;
  wire \shift_reg_V_1_7_reg[14]_srl3_n_0 ;
  wire \shift_reg_V_1_7_reg[15]_srl3_n_0 ;
  wire \shift_reg_V_1_7_reg[1]_srl3_n_0 ;
  wire \shift_reg_V_1_7_reg[2]_srl3_n_0 ;
  wire \shift_reg_V_1_7_reg[3]_srl3_n_0 ;
  wire \shift_reg_V_1_7_reg[4]_srl3_n_0 ;
  wire \shift_reg_V_1_7_reg[5]_srl3_n_0 ;
  wire \shift_reg_V_1_7_reg[6]_srl3_n_0 ;
  wire \shift_reg_V_1_7_reg[7]_srl3_n_0 ;
  wire \shift_reg_V_1_7_reg[8]_srl3_n_0 ;
  wire \shift_reg_V_1_7_reg[9]_srl3_n_0 ;
  wire [15:0]shift_reg_V_1_8;
  wire [15:0]shift_reg_V_1_9;
  wire [31:0]y_q_V;
  wire \y_q_V[0]_INST_0_i_1_n_0 ;
  wire \y_q_V[0]_INST_0_i_2_n_0 ;
  wire \y_q_V[0]_INST_0_i_3_n_0 ;
  wire \y_q_V[0]_INST_0_i_4_n_0 ;
  wire \y_q_V[0]_INST_0_i_5_n_0 ;
  wire \y_q_V[0]_INST_0_i_6_n_0 ;
  wire \y_q_V[0]_INST_0_i_7_n_0 ;
  wire \y_q_V[0]_INST_0_n_0 ;
  wire \y_q_V[0]_INST_0_n_1 ;
  wire \y_q_V[0]_INST_0_n_2 ;
  wire \y_q_V[0]_INST_0_n_3 ;
  wire \y_q_V[12]_INST_0_i_1_n_0 ;
  wire \y_q_V[12]_INST_0_i_2_n_0 ;
  wire \y_q_V[12]_INST_0_i_3_n_0 ;
  wire \y_q_V[12]_INST_0_i_4_n_0 ;
  wire \y_q_V[12]_INST_0_i_5_n_0 ;
  wire \y_q_V[12]_INST_0_i_6_n_0 ;
  wire \y_q_V[12]_INST_0_i_7_n_0 ;
  wire \y_q_V[12]_INST_0_i_8_n_0 ;
  wire \y_q_V[12]_INST_0_n_0 ;
  wire \y_q_V[12]_INST_0_n_1 ;
  wire \y_q_V[12]_INST_0_n_2 ;
  wire \y_q_V[12]_INST_0_n_3 ;
  wire \y_q_V[16]_INST_0_i_1_n_0 ;
  wire \y_q_V[16]_INST_0_i_2_n_0 ;
  wire \y_q_V[16]_INST_0_i_3_n_0 ;
  wire \y_q_V[16]_INST_0_i_4_n_0 ;
  wire \y_q_V[16]_INST_0_i_5_n_0 ;
  wire \y_q_V[16]_INST_0_i_6_n_0 ;
  wire \y_q_V[16]_INST_0_i_7_n_0 ;
  wire \y_q_V[16]_INST_0_i_8_n_0 ;
  wire \y_q_V[16]_INST_0_n_0 ;
  wire \y_q_V[16]_INST_0_n_1 ;
  wire \y_q_V[16]_INST_0_n_2 ;
  wire \y_q_V[16]_INST_0_n_3 ;
  wire \y_q_V[20]_INST_0_i_1_n_0 ;
  wire \y_q_V[20]_INST_0_i_2_n_0 ;
  wire \y_q_V[20]_INST_0_i_3_n_0 ;
  wire \y_q_V[20]_INST_0_i_4_n_0 ;
  wire \y_q_V[20]_INST_0_i_5_n_0 ;
  wire \y_q_V[20]_INST_0_i_6_n_0 ;
  wire \y_q_V[20]_INST_0_i_7_n_0 ;
  wire \y_q_V[20]_INST_0_i_8_n_0 ;
  wire \y_q_V[20]_INST_0_n_0 ;
  wire \y_q_V[20]_INST_0_n_1 ;
  wire \y_q_V[20]_INST_0_n_2 ;
  wire \y_q_V[20]_INST_0_n_3 ;
  wire \y_q_V[24]_INST_0_i_1_n_0 ;
  wire \y_q_V[24]_INST_0_i_2_n_0 ;
  wire \y_q_V[24]_INST_0_i_3_n_0 ;
  wire \y_q_V[24]_INST_0_i_4_n_0 ;
  wire \y_q_V[24]_INST_0_i_5_n_0 ;
  wire \y_q_V[24]_INST_0_i_6_n_0 ;
  wire \y_q_V[24]_INST_0_i_7_n_0 ;
  wire \y_q_V[24]_INST_0_i_8_n_0 ;
  wire \y_q_V[24]_INST_0_n_0 ;
  wire \y_q_V[24]_INST_0_n_1 ;
  wire \y_q_V[24]_INST_0_n_2 ;
  wire \y_q_V[24]_INST_0_n_3 ;
  wire \y_q_V[28]_INST_0_i_1_n_0 ;
  wire \y_q_V[28]_INST_0_i_2_n_0 ;
  wire \y_q_V[28]_INST_0_i_3_n_0 ;
  wire \y_q_V[28]_INST_0_i_4_n_0 ;
  wire \y_q_V[28]_INST_0_i_5_n_0 ;
  wire \y_q_V[28]_INST_0_i_6_n_0 ;
  wire \y_q_V[28]_INST_0_i_7_n_0 ;
  wire \y_q_V[28]_INST_0_n_1 ;
  wire \y_q_V[28]_INST_0_n_2 ;
  wire \y_q_V[28]_INST_0_n_3 ;
  wire \y_q_V[4]_INST_0_i_1_n_0 ;
  wire \y_q_V[4]_INST_0_i_2_n_0 ;
  wire \y_q_V[4]_INST_0_i_3_n_0 ;
  wire \y_q_V[4]_INST_0_i_4_n_0 ;
  wire \y_q_V[4]_INST_0_i_5_n_0 ;
  wire \y_q_V[4]_INST_0_i_6_n_0 ;
  wire \y_q_V[4]_INST_0_i_7_n_0 ;
  wire \y_q_V[4]_INST_0_i_8_n_0 ;
  wire \y_q_V[4]_INST_0_n_0 ;
  wire \y_q_V[4]_INST_0_n_1 ;
  wire \y_q_V[4]_INST_0_n_2 ;
  wire \y_q_V[4]_INST_0_n_3 ;
  wire \y_q_V[8]_INST_0_i_1_n_0 ;
  wire \y_q_V[8]_INST_0_i_2_n_0 ;
  wire \y_q_V[8]_INST_0_i_3_n_0 ;
  wire \y_q_V[8]_INST_0_i_4_n_0 ;
  wire \y_q_V[8]_INST_0_i_5_n_0 ;
  wire \y_q_V[8]_INST_0_i_6_n_0 ;
  wire \y_q_V[8]_INST_0_i_7_n_0 ;
  wire \y_q_V[8]_INST_0_i_8_n_0 ;
  wire \y_q_V[8]_INST_0_n_0 ;
  wire \y_q_V[8]_INST_0_n_1 ;
  wire \y_q_V[8]_INST_0_n_2 ;
  wire \y_q_V[8]_INST_0_n_3 ;
  wire y_q_V_ap_vld;
  wire [3:3]\NLW_add_ln700_12_reg_968_reg[31]_i_1_CO_UNCONNECTED ;
  wire [3:3]\NLW_add_ln700_14_reg_1003_reg[31]_i_1_CO_UNCONNECTED ;
  wire [3:3]\NLW_add_ln700_14_reg_1003_reg[31]_i_9_CO_UNCONNECTED ;
  wire [3:3]\NLW_add_ln700_17_reg_973_reg[31]_i_1_CO_UNCONNECTED ;
  wire NLW_add_ln700_18_reg_978_reg_CARRYCASCOUT_UNCONNECTED;
  wire NLW_add_ln700_18_reg_978_reg_MULTSIGNOUT_UNCONNECTED;
  wire NLW_add_ln700_18_reg_978_reg_OVERFLOW_UNCONNECTED;
  wire NLW_add_ln700_18_reg_978_reg_PATTERNBDETECT_UNCONNECTED;
  wire NLW_add_ln700_18_reg_978_reg_PATTERNDETECT_UNCONNECTED;
  wire NLW_add_ln700_18_reg_978_reg_UNDERFLOW_UNCONNECTED;
  wire [29:0]NLW_add_ln700_18_reg_978_reg_ACOUT_UNCONNECTED;
  wire [17:0]NLW_add_ln700_18_reg_978_reg_BCOUT_UNCONNECTED;
  wire [3:0]NLW_add_ln700_18_reg_978_reg_CARRYOUT_UNCONNECTED;
  wire [47:32]NLW_add_ln700_18_reg_978_reg_P_UNCONNECTED;
  wire [47:0]NLW_add_ln700_18_reg_978_reg_PCOUT_UNCONNECTED;
  wire [3:3]\NLW_add_ln700_19_reg_983_reg[31]_i_1_CO_UNCONNECTED ;
  wire [0:0]\NLW_add_ln700_19_reg_983_reg[5]_i_1_O_UNCONNECTED ;
  wire [3:3]\NLW_add_ln700_21_reg_1008_reg[31]_i_1_CO_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_24_reg_988_reg[31]_i_1_CO_UNCONNECTED ;
  wire [3:1]\NLW_add_ln700_24_reg_988_reg[31]_i_1_O_UNCONNECTED ;
  wire NLW_add_ln700_26_reg_998_reg_CARRYCASCOUT_UNCONNECTED;
  wire NLW_add_ln700_26_reg_998_reg_MULTSIGNOUT_UNCONNECTED;
  wire NLW_add_ln700_26_reg_998_reg_OVERFLOW_UNCONNECTED;
  wire NLW_add_ln700_26_reg_998_reg_PATTERNBDETECT_UNCONNECTED;
  wire NLW_add_ln700_26_reg_998_reg_PATTERNDETECT_UNCONNECTED;
  wire NLW_add_ln700_26_reg_998_reg_UNDERFLOW_UNCONNECTED;
  wire [29:0]NLW_add_ln700_26_reg_998_reg_ACOUT_UNCONNECTED;
  wire [17:0]NLW_add_ln700_26_reg_998_reg_BCOUT_UNCONNECTED;
  wire [3:0]NLW_add_ln700_26_reg_998_reg_CARRYOUT_UNCONNECTED;
  wire [47:26]NLW_add_ln700_26_reg_998_reg_P_UNCONNECTED;
  wire [47:0]NLW_add_ln700_26_reg_998_reg_PCOUT_UNCONNECTED;
  wire [3:3]\NLW_add_ln700_28_reg_1013_reg[31]_i_1_CO_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_2_reg_948_reg[31]_i_1_CO_UNCONNECTED ;
  wire [3:1]\NLW_add_ln700_2_reg_948_reg[31]_i_1_O_UNCONNECTED ;
  wire NLW_add_ln700_3_reg_953_reg_CARRYCASCOUT_UNCONNECTED;
  wire NLW_add_ln700_3_reg_953_reg_MULTSIGNOUT_UNCONNECTED;
  wire NLW_add_ln700_3_reg_953_reg_OVERFLOW_UNCONNECTED;
  wire NLW_add_ln700_3_reg_953_reg_PATTERNBDETECT_UNCONNECTED;
  wire NLW_add_ln700_3_reg_953_reg_PATTERNDETECT_UNCONNECTED;
  wire NLW_add_ln700_3_reg_953_reg_UNDERFLOW_UNCONNECTED;
  wire [17:0]NLW_add_ln700_3_reg_953_reg_BCOUT_UNCONNECTED;
  wire [3:0]NLW_add_ln700_3_reg_953_reg_CARRYOUT_UNCONNECTED;
  wire [47:32]NLW_add_ln700_3_reg_953_reg_P_UNCONNECTED;
  wire [47:0]NLW_add_ln700_3_reg_953_reg_PCOUT_UNCONNECTED;
  wire NLW_add_ln700_4_reg_958_reg_CARRYCASCOUT_UNCONNECTED;
  wire NLW_add_ln700_4_reg_958_reg_MULTSIGNOUT_UNCONNECTED;
  wire NLW_add_ln700_4_reg_958_reg_OVERFLOW_UNCONNECTED;
  wire NLW_add_ln700_4_reg_958_reg_PATTERNBDETECT_UNCONNECTED;
  wire NLW_add_ln700_4_reg_958_reg_PATTERNDETECT_UNCONNECTED;
  wire NLW_add_ln700_4_reg_958_reg_UNDERFLOW_UNCONNECTED;
  wire [17:0]NLW_add_ln700_4_reg_958_reg_BCOUT_UNCONNECTED;
  wire [3:0]NLW_add_ln700_4_reg_958_reg_CARRYOUT_UNCONNECTED;
  wire [47:32]NLW_add_ln700_4_reg_958_reg_P_UNCONNECTED;
  wire [47:0]NLW_add_ln700_4_reg_958_reg_PCOUT_UNCONNECTED;
  wire [3:1]\NLW_add_ln700_9_reg_963_reg[31]_i_1_CO_UNCONNECTED ;
  wire [3:2]\NLW_add_ln700_9_reg_963_reg[31]_i_1_O_UNCONNECTED ;
  wire [0:0]\NLW_add_ln700_9_reg_963_reg[5]_i_1_O_UNCONNECTED ;
  wire NLW_mul_ln700_10_reg_838_reg_CARRYCASCOUT_UNCONNECTED;
  wire NLW_mul_ln700_10_reg_838_reg_MULTSIGNOUT_UNCONNECTED;
  wire NLW_mul_ln700_10_reg_838_reg_OVERFLOW_UNCONNECTED;
  wire NLW_mul_ln700_10_reg_838_reg_PATTERNBDETECT_UNCONNECTED;
  wire NLW_mul_ln700_10_reg_838_reg_PATTERNDETECT_UNCONNECTED;
  wire NLW_mul_ln700_10_reg_838_reg_UNDERFLOW_UNCONNECTED;
  wire [17:0]NLW_mul_ln700_10_reg_838_reg_BCOUT_UNCONNECTED;
  wire [3:0]NLW_mul_ln700_10_reg_838_reg_CARRYOUT_UNCONNECTED;
  wire [47:29]NLW_mul_ln700_10_reg_838_reg_P_UNCONNECTED;
  wire [47:0]NLW_mul_ln700_10_reg_838_reg_PCOUT_UNCONNECTED;
  wire NLW_mul_ln700_11_reg_843_reg_CARRYCASCOUT_UNCONNECTED;
  wire NLW_mul_ln700_11_reg_843_reg_MULTSIGNOUT_UNCONNECTED;
  wire NLW_mul_ln700_11_reg_843_reg_OVERFLOW_UNCONNECTED;
  wire NLW_mul_ln700_11_reg_843_reg_PATTERNBDETECT_UNCONNECTED;
  wire NLW_mul_ln700_11_reg_843_reg_PATTERNDETECT_UNCONNECTED;
  wire NLW_mul_ln700_11_reg_843_reg_UNDERFLOW_UNCONNECTED;
  wire [17:0]NLW_mul_ln700_11_reg_843_reg_BCOUT_UNCONNECTED;
  wire [3:0]NLW_mul_ln700_11_reg_843_reg_CARRYOUT_UNCONNECTED;
  wire [47:30]NLW_mul_ln700_11_reg_843_reg_P_UNCONNECTED;
  wire [47:0]NLW_mul_ln700_11_reg_843_reg_PCOUT_UNCONNECTED;
  wire NLW_mul_ln700_12_reg_848_reg_CARRYCASCOUT_UNCONNECTED;
  wire NLW_mul_ln700_12_reg_848_reg_MULTSIGNOUT_UNCONNECTED;
  wire NLW_mul_ln700_12_reg_848_reg_OVERFLOW_UNCONNECTED;
  wire NLW_mul_ln700_12_reg_848_reg_PATTERNBDETECT_UNCONNECTED;
  wire NLW_mul_ln700_12_reg_848_reg_PATTERNDETECT_UNCONNECTED;
  wire NLW_mul_ln700_12_reg_848_reg_UNDERFLOW_UNCONNECTED;
  wire [17:0]NLW_mul_ln700_12_reg_848_reg_BCOUT_UNCONNECTED;
  wire [3:0]NLW_mul_ln700_12_reg_848_reg_CARRYOUT_UNCONNECTED;
  wire [47:30]NLW_mul_ln700_12_reg_848_reg_P_UNCONNECTED;
  wire [47:0]NLW_mul_ln700_12_reg_848_reg_PCOUT_UNCONNECTED;
  wire NLW_mul_ln700_13_reg_853_reg_CARRYCASCOUT_UNCONNECTED;
  wire NLW_mul_ln700_13_reg_853_reg_MULTSIGNOUT_UNCONNECTED;
  wire NLW_mul_ln700_13_reg_853_reg_OVERFLOW_UNCONNECTED;
  wire NLW_mul_ln700_13_reg_853_reg_PATTERNBDETECT_UNCONNECTED;
  wire NLW_mul_ln700_13_reg_853_reg_PATTERNDETECT_UNCONNECTED;
  wire NLW_mul_ln700_13_reg_853_reg_UNDERFLOW_UNCONNECTED;
  wire [17:0]NLW_mul_ln700_13_reg_853_reg_BCOUT_UNCONNECTED;
  wire [3:0]NLW_mul_ln700_13_reg_853_reg_CARRYOUT_UNCONNECTED;
  wire [47:30]NLW_mul_ln700_13_reg_853_reg_P_UNCONNECTED;
  wire [47:0]NLW_mul_ln700_13_reg_853_reg_PCOUT_UNCONNECTED;
  wire NLW_mul_ln700_14_reg_858_reg_CARRYCASCOUT_UNCONNECTED;
  wire NLW_mul_ln700_14_reg_858_reg_MULTSIGNOUT_UNCONNECTED;
  wire NLW_mul_ln700_14_reg_858_reg_OVERFLOW_UNCONNECTED;
  wire NLW_mul_ln700_14_reg_858_reg_PATTERNBDETECT_UNCONNECTED;
  wire NLW_mul_ln700_14_reg_858_reg_PATTERNDETECT_UNCONNECTED;
  wire NLW_mul_ln700_14_reg_858_reg_UNDERFLOW_UNCONNECTED;
  wire [17:0]NLW_mul_ln700_14_reg_858_reg_BCOUT_UNCONNECTED;
  wire [3:0]NLW_mul_ln700_14_reg_858_reg_CARRYOUT_UNCONNECTED;
  wire [47:30]NLW_mul_ln700_14_reg_858_reg_P_UNCONNECTED;
  wire [47:0]NLW_mul_ln700_14_reg_858_reg_PCOUT_UNCONNECTED;
  wire NLW_mul_ln700_15_reg_863_reg_CARRYCASCOUT_UNCONNECTED;
  wire NLW_mul_ln700_15_reg_863_reg_MULTSIGNOUT_UNCONNECTED;
  wire NLW_mul_ln700_15_reg_863_reg_OVERFLOW_UNCONNECTED;
  wire NLW_mul_ln700_15_reg_863_reg_PATTERNBDETECT_UNCONNECTED;
  wire NLW_mul_ln700_15_reg_863_reg_PATTERNDETECT_UNCONNECTED;
  wire NLW_mul_ln700_15_reg_863_reg_UNDERFLOW_UNCONNECTED;
  wire [17:0]NLW_mul_ln700_15_reg_863_reg_BCOUT_UNCONNECTED;
  wire [3:0]NLW_mul_ln700_15_reg_863_reg_CARRYOUT_UNCONNECTED;
  wire [47:30]NLW_mul_ln700_15_reg_863_reg_P_UNCONNECTED;
  wire [47:0]NLW_mul_ln700_15_reg_863_reg_PCOUT_UNCONNECTED;
  wire NLW_mul_ln700_16_reg_868_reg_CARRYCASCOUT_UNCONNECTED;
  wire NLW_mul_ln700_16_reg_868_reg_MULTSIGNOUT_UNCONNECTED;
  wire NLW_mul_ln700_16_reg_868_reg_OVERFLOW_UNCONNECTED;
  wire NLW_mul_ln700_16_reg_868_reg_PATTERNBDETECT_UNCONNECTED;
  wire NLW_mul_ln700_16_reg_868_reg_PATTERNDETECT_UNCONNECTED;
  wire NLW_mul_ln700_16_reg_868_reg_UNDERFLOW_UNCONNECTED;
  wire [17:0]NLW_mul_ln700_16_reg_868_reg_BCOUT_UNCONNECTED;
  wire [3:0]NLW_mul_ln700_16_reg_868_reg_CARRYOUT_UNCONNECTED;
  wire [47:30]NLW_mul_ln700_16_reg_868_reg_P_UNCONNECTED;
  wire [47:0]NLW_mul_ln700_16_reg_868_reg_PCOUT_UNCONNECTED;
  wire NLW_mul_ln700_17_reg_873_reg_CARRYCASCOUT_UNCONNECTED;
  wire NLW_mul_ln700_17_reg_873_reg_MULTSIGNOUT_UNCONNECTED;
  wire NLW_mul_ln700_17_reg_873_reg_OVERFLOW_UNCONNECTED;
  wire NLW_mul_ln700_17_reg_873_reg_PATTERNBDETECT_UNCONNECTED;
  wire NLW_mul_ln700_17_reg_873_reg_PATTERNDETECT_UNCONNECTED;
  wire NLW_mul_ln700_17_reg_873_reg_UNDERFLOW_UNCONNECTED;
  wire [17:0]NLW_mul_ln700_17_reg_873_reg_BCOUT_UNCONNECTED;
  wire [3:0]NLW_mul_ln700_17_reg_873_reg_CARRYOUT_UNCONNECTED;
  wire [47:30]NLW_mul_ln700_17_reg_873_reg_P_UNCONNECTED;
  wire [47:0]NLW_mul_ln700_17_reg_873_reg_PCOUT_UNCONNECTED;
  wire NLW_mul_ln700_18_reg_878_reg_CARRYCASCOUT_UNCONNECTED;
  wire NLW_mul_ln700_18_reg_878_reg_MULTSIGNOUT_UNCONNECTED;
  wire NLW_mul_ln700_18_reg_878_reg_OVERFLOW_UNCONNECTED;
  wire NLW_mul_ln700_18_reg_878_reg_PATTERNBDETECT_UNCONNECTED;
  wire NLW_mul_ln700_18_reg_878_reg_PATTERNDETECT_UNCONNECTED;
  wire NLW_mul_ln700_18_reg_878_reg_UNDERFLOW_UNCONNECTED;
  wire [17:0]NLW_mul_ln700_18_reg_878_reg_BCOUT_UNCONNECTED;
  wire [3:0]NLW_mul_ln700_18_reg_878_reg_CARRYOUT_UNCONNECTED;
  wire [47:30]NLW_mul_ln700_18_reg_878_reg_P_UNCONNECTED;
  wire [47:0]NLW_mul_ln700_18_reg_878_reg_PCOUT_UNCONNECTED;
  wire NLW_mul_ln700_19_reg_883_reg_CARRYCASCOUT_UNCONNECTED;
  wire NLW_mul_ln700_19_reg_883_reg_MULTSIGNOUT_UNCONNECTED;
  wire NLW_mul_ln700_19_reg_883_reg_OVERFLOW_UNCONNECTED;
  wire NLW_mul_ln700_19_reg_883_reg_PATTERNBDETECT_UNCONNECTED;
  wire NLW_mul_ln700_19_reg_883_reg_PATTERNDETECT_UNCONNECTED;
  wire NLW_mul_ln700_19_reg_883_reg_UNDERFLOW_UNCONNECTED;
  wire [17:0]NLW_mul_ln700_19_reg_883_reg_BCOUT_UNCONNECTED;
  wire [3:0]NLW_mul_ln700_19_reg_883_reg_CARRYOUT_UNCONNECTED;
  wire [47:30]NLW_mul_ln700_19_reg_883_reg_P_UNCONNECTED;
  wire [47:0]NLW_mul_ln700_19_reg_883_reg_PCOUT_UNCONNECTED;
  wire NLW_mul_ln700_1_reg_793_reg_CARRYCASCOUT_UNCONNECTED;
  wire NLW_mul_ln700_1_reg_793_reg_MULTSIGNOUT_UNCONNECTED;
  wire NLW_mul_ln700_1_reg_793_reg_OVERFLOW_UNCONNECTED;
  wire NLW_mul_ln700_1_reg_793_reg_PATTERNBDETECT_UNCONNECTED;
  wire NLW_mul_ln700_1_reg_793_reg_PATTERNDETECT_UNCONNECTED;
  wire NLW_mul_ln700_1_reg_793_reg_UNDERFLOW_UNCONNECTED;
  wire [17:0]NLW_mul_ln700_1_reg_793_reg_BCOUT_UNCONNECTED;
  wire [3:0]NLW_mul_ln700_1_reg_793_reg_CARRYOUT_UNCONNECTED;
  wire [47:26]NLW_mul_ln700_1_reg_793_reg_P_UNCONNECTED;
  wire [47:0]NLW_mul_ln700_1_reg_793_reg_PCOUT_UNCONNECTED;
  wire NLW_mul_ln700_20_reg_888_reg_CARRYCASCOUT_UNCONNECTED;
  wire NLW_mul_ln700_20_reg_888_reg_MULTSIGNOUT_UNCONNECTED;
  wire NLW_mul_ln700_20_reg_888_reg_OVERFLOW_UNCONNECTED;
  wire NLW_mul_ln700_20_reg_888_reg_PATTERNBDETECT_UNCONNECTED;
  wire NLW_mul_ln700_20_reg_888_reg_PATTERNDETECT_UNCONNECTED;
  wire NLW_mul_ln700_20_reg_888_reg_UNDERFLOW_UNCONNECTED;
  wire [29:0]NLW_mul_ln700_20_reg_888_reg_ACOUT_UNCONNECTED;
  wire [17:0]NLW_mul_ln700_20_reg_888_reg_BCOUT_UNCONNECTED;
  wire [3:0]NLW_mul_ln700_20_reg_888_reg_CARRYOUT_UNCONNECTED;
  wire [47:30]NLW_mul_ln700_20_reg_888_reg_P_UNCONNECTED;
  wire [47:0]NLW_mul_ln700_20_reg_888_reg_PCOUT_UNCONNECTED;
  wire NLW_mul_ln700_22_reg_898_reg_CARRYCASCOUT_UNCONNECTED;
  wire NLW_mul_ln700_22_reg_898_reg_MULTSIGNOUT_UNCONNECTED;
  wire NLW_mul_ln700_22_reg_898_reg_OVERFLOW_UNCONNECTED;
  wire NLW_mul_ln700_22_reg_898_reg_PATTERNBDETECT_UNCONNECTED;
  wire NLW_mul_ln700_22_reg_898_reg_PATTERNDETECT_UNCONNECTED;
  wire NLW_mul_ln700_22_reg_898_reg_UNDERFLOW_UNCONNECTED;
  wire [29:0]NLW_mul_ln700_22_reg_898_reg_ACOUT_UNCONNECTED;
  wire [17:0]NLW_mul_ln700_22_reg_898_reg_BCOUT_UNCONNECTED;
  wire [3:0]NLW_mul_ln700_22_reg_898_reg_CARRYOUT_UNCONNECTED;
  wire [47:29]NLW_mul_ln700_22_reg_898_reg_P_UNCONNECTED;
  wire [47:0]NLW_mul_ln700_22_reg_898_reg_PCOUT_UNCONNECTED;
  wire NLW_mul_ln700_23_reg_903_reg_CARRYCASCOUT_UNCONNECTED;
  wire NLW_mul_ln700_23_reg_903_reg_MULTSIGNOUT_UNCONNECTED;
  wire NLW_mul_ln700_23_reg_903_reg_OVERFLOW_UNCONNECTED;
  wire NLW_mul_ln700_23_reg_903_reg_PATTERNBDETECT_UNCONNECTED;
  wire NLW_mul_ln700_23_reg_903_reg_PATTERNDETECT_UNCONNECTED;
  wire NLW_mul_ln700_23_reg_903_reg_UNDERFLOW_UNCONNECTED;
  wire [29:0]NLW_mul_ln700_23_reg_903_reg_ACOUT_UNCONNECTED;
  wire [17:0]NLW_mul_ln700_23_reg_903_reg_BCOUT_UNCONNECTED;
  wire [3:0]NLW_mul_ln700_23_reg_903_reg_CARRYOUT_UNCONNECTED;
  wire [47:28]NLW_mul_ln700_23_reg_903_reg_P_UNCONNECTED;
  wire [47:0]NLW_mul_ln700_23_reg_903_reg_PCOUT_UNCONNECTED;
  wire NLW_mul_ln700_24_reg_908_reg_CARRYCASCOUT_UNCONNECTED;
  wire NLW_mul_ln700_24_reg_908_reg_MULTSIGNOUT_UNCONNECTED;
  wire NLW_mul_ln700_24_reg_908_reg_OVERFLOW_UNCONNECTED;
  wire NLW_mul_ln700_24_reg_908_reg_PATTERNBDETECT_UNCONNECTED;
  wire NLW_mul_ln700_24_reg_908_reg_PATTERNDETECT_UNCONNECTED;
  wire NLW_mul_ln700_24_reg_908_reg_UNDERFLOW_UNCONNECTED;
  wire [17:0]NLW_mul_ln700_24_reg_908_reg_BCOUT_UNCONNECTED;
  wire [3:0]NLW_mul_ln700_24_reg_908_reg_CARRYOUT_UNCONNECTED;
  wire [47:27]NLW_mul_ln700_24_reg_908_reg_P_UNCONNECTED;
  wire [47:0]NLW_mul_ln700_24_reg_908_reg_PCOUT_UNCONNECTED;
  wire NLW_mul_ln700_25_reg_913_reg_CARRYCASCOUT_UNCONNECTED;
  wire NLW_mul_ln700_25_reg_913_reg_MULTSIGNOUT_UNCONNECTED;
  wire NLW_mul_ln700_25_reg_913_reg_OVERFLOW_UNCONNECTED;
  wire NLW_mul_ln700_25_reg_913_reg_PATTERNBDETECT_UNCONNECTED;
  wire NLW_mul_ln700_25_reg_913_reg_PATTERNDETECT_UNCONNECTED;
  wire NLW_mul_ln700_25_reg_913_reg_UNDERFLOW_UNCONNECTED;
  wire [17:0]NLW_mul_ln700_25_reg_913_reg_BCOUT_UNCONNECTED;
  wire [3:0]NLW_mul_ln700_25_reg_913_reg_CARRYOUT_UNCONNECTED;
  wire [47:24]NLW_mul_ln700_25_reg_913_reg_P_UNCONNECTED;
  wire [47:0]NLW_mul_ln700_25_reg_913_reg_PCOUT_UNCONNECTED;
  wire NLW_mul_ln700_26_reg_918_reg_CARRYCASCOUT_UNCONNECTED;
  wire NLW_mul_ln700_26_reg_918_reg_MULTSIGNOUT_UNCONNECTED;
  wire NLW_mul_ln700_26_reg_918_reg_OVERFLOW_UNCONNECTED;
  wire NLW_mul_ln700_26_reg_918_reg_PATTERNBDETECT_UNCONNECTED;
  wire NLW_mul_ln700_26_reg_918_reg_PATTERNDETECT_UNCONNECTED;
  wire NLW_mul_ln700_26_reg_918_reg_UNDERFLOW_UNCONNECTED;
  wire [17:0]NLW_mul_ln700_26_reg_918_reg_BCOUT_UNCONNECTED;
  wire [3:0]NLW_mul_ln700_26_reg_918_reg_CARRYOUT_UNCONNECTED;
  wire [47:26]NLW_mul_ln700_26_reg_918_reg_P_UNCONNECTED;
  wire [47:0]NLW_mul_ln700_26_reg_918_reg_PCOUT_UNCONNECTED;
  wire NLW_mul_ln700_27_reg_923_reg_CARRYCASCOUT_UNCONNECTED;
  wire NLW_mul_ln700_27_reg_923_reg_MULTSIGNOUT_UNCONNECTED;
  wire NLW_mul_ln700_27_reg_923_reg_OVERFLOW_UNCONNECTED;
  wire NLW_mul_ln700_27_reg_923_reg_PATTERNBDETECT_UNCONNECTED;
  wire NLW_mul_ln700_27_reg_923_reg_PATTERNDETECT_UNCONNECTED;
  wire NLW_mul_ln700_27_reg_923_reg_UNDERFLOW_UNCONNECTED;
  wire [29:0]NLW_mul_ln700_27_reg_923_reg_ACOUT_UNCONNECTED;
  wire [17:0]NLW_mul_ln700_27_reg_923_reg_BCOUT_UNCONNECTED;
  wire [3:0]NLW_mul_ln700_27_reg_923_reg_CARRYOUT_UNCONNECTED;
  wire [47:26]NLW_mul_ln700_27_reg_923_reg_P_UNCONNECTED;
  wire [47:0]NLW_mul_ln700_27_reg_923_reg_PCOUT_UNCONNECTED;
  wire NLW_mul_ln700_28_reg_928_reg_CARRYCASCOUT_UNCONNECTED;
  wire NLW_mul_ln700_28_reg_928_reg_MULTSIGNOUT_UNCONNECTED;
  wire NLW_mul_ln700_28_reg_928_reg_OVERFLOW_UNCONNECTED;
  wire NLW_mul_ln700_28_reg_928_reg_PATTERNBDETECT_UNCONNECTED;
  wire NLW_mul_ln700_28_reg_928_reg_PATTERNDETECT_UNCONNECTED;
  wire NLW_mul_ln700_28_reg_928_reg_UNDERFLOW_UNCONNECTED;
  wire [17:0]NLW_mul_ln700_28_reg_928_reg_BCOUT_UNCONNECTED;
  wire [3:0]NLW_mul_ln700_28_reg_928_reg_CARRYOUT_UNCONNECTED;
  wire [47:27]NLW_mul_ln700_28_reg_928_reg_P_UNCONNECTED;
  wire [47:0]NLW_mul_ln700_28_reg_928_reg_PCOUT_UNCONNECTED;
  wire NLW_mul_ln700_2_reg_798_reg_CARRYCASCOUT_UNCONNECTED;
  wire NLW_mul_ln700_2_reg_798_reg_MULTSIGNOUT_UNCONNECTED;
  wire NLW_mul_ln700_2_reg_798_reg_OVERFLOW_UNCONNECTED;
  wire NLW_mul_ln700_2_reg_798_reg_PATTERNBDETECT_UNCONNECTED;
  wire NLW_mul_ln700_2_reg_798_reg_PATTERNDETECT_UNCONNECTED;
  wire NLW_mul_ln700_2_reg_798_reg_UNDERFLOW_UNCONNECTED;
  wire [17:0]NLW_mul_ln700_2_reg_798_reg_BCOUT_UNCONNECTED;
  wire [3:0]NLW_mul_ln700_2_reg_798_reg_CARRYOUT_UNCONNECTED;
  wire [47:27]NLW_mul_ln700_2_reg_798_reg_P_UNCONNECTED;
  wire [47:0]NLW_mul_ln700_2_reg_798_reg_PCOUT_UNCONNECTED;
  wire NLW_mul_ln700_31_reg_943_reg_CARRYCASCOUT_UNCONNECTED;
  wire NLW_mul_ln700_31_reg_943_reg_MULTSIGNOUT_UNCONNECTED;
  wire NLW_mul_ln700_31_reg_943_reg_OVERFLOW_UNCONNECTED;
  wire NLW_mul_ln700_31_reg_943_reg_PATTERNBDETECT_UNCONNECTED;
  wire NLW_mul_ln700_31_reg_943_reg_PATTERNDETECT_UNCONNECTED;
  wire NLW_mul_ln700_31_reg_943_reg_UNDERFLOW_UNCONNECTED;
  wire [29:0]NLW_mul_ln700_31_reg_943_reg_ACOUT_UNCONNECTED;
  wire [17:0]NLW_mul_ln700_31_reg_943_reg_BCOUT_UNCONNECTED;
  wire [3:0]NLW_mul_ln700_31_reg_943_reg_CARRYOUT_UNCONNECTED;
  wire [47:26]NLW_mul_ln700_31_reg_943_reg_P_UNCONNECTED;
  wire NLW_mul_ln700_3_reg_803_reg_CARRYCASCOUT_UNCONNECTED;
  wire NLW_mul_ln700_3_reg_803_reg_MULTSIGNOUT_UNCONNECTED;
  wire NLW_mul_ln700_3_reg_803_reg_OVERFLOW_UNCONNECTED;
  wire NLW_mul_ln700_3_reg_803_reg_PATTERNBDETECT_UNCONNECTED;
  wire NLW_mul_ln700_3_reg_803_reg_PATTERNDETECT_UNCONNECTED;
  wire NLW_mul_ln700_3_reg_803_reg_UNDERFLOW_UNCONNECTED;
  wire [17:0]NLW_mul_ln700_3_reg_803_reg_BCOUT_UNCONNECTED;
  wire [3:0]NLW_mul_ln700_3_reg_803_reg_CARRYOUT_UNCONNECTED;
  wire [47:27]NLW_mul_ln700_3_reg_803_reg_P_UNCONNECTED;
  wire [47:0]NLW_mul_ln700_3_reg_803_reg_PCOUT_UNCONNECTED;
  wire NLW_mul_ln700_5_reg_813_reg_CARRYCASCOUT_UNCONNECTED;
  wire NLW_mul_ln700_5_reg_813_reg_MULTSIGNOUT_UNCONNECTED;
  wire NLW_mul_ln700_5_reg_813_reg_OVERFLOW_UNCONNECTED;
  wire NLW_mul_ln700_5_reg_813_reg_PATTERNBDETECT_UNCONNECTED;
  wire NLW_mul_ln700_5_reg_813_reg_PATTERNDETECT_UNCONNECTED;
  wire NLW_mul_ln700_5_reg_813_reg_UNDERFLOW_UNCONNECTED;
  wire [17:0]NLW_mul_ln700_5_reg_813_reg_BCOUT_UNCONNECTED;
  wire [3:0]NLW_mul_ln700_5_reg_813_reg_CARRYOUT_UNCONNECTED;
  wire [47:26]NLW_mul_ln700_5_reg_813_reg_P_UNCONNECTED;
  wire [47:0]NLW_mul_ln700_5_reg_813_reg_PCOUT_UNCONNECTED;
  wire NLW_mul_ln700_7_reg_823_reg_CARRYCASCOUT_UNCONNECTED;
  wire NLW_mul_ln700_7_reg_823_reg_MULTSIGNOUT_UNCONNECTED;
  wire NLW_mul_ln700_7_reg_823_reg_OVERFLOW_UNCONNECTED;
  wire NLW_mul_ln700_7_reg_823_reg_PATTERNBDETECT_UNCONNECTED;
  wire NLW_mul_ln700_7_reg_823_reg_PATTERNDETECT_UNCONNECTED;
  wire NLW_mul_ln700_7_reg_823_reg_UNDERFLOW_UNCONNECTED;
  wire [17:0]NLW_mul_ln700_7_reg_823_reg_BCOUT_UNCONNECTED;
  wire [3:0]NLW_mul_ln700_7_reg_823_reg_CARRYOUT_UNCONNECTED;
  wire [47:27]NLW_mul_ln700_7_reg_823_reg_P_UNCONNECTED;
  wire [47:0]NLW_mul_ln700_7_reg_823_reg_PCOUT_UNCONNECTED;
  wire NLW_mul_ln700_8_reg_828_reg_CARRYCASCOUT_UNCONNECTED;
  wire NLW_mul_ln700_8_reg_828_reg_MULTSIGNOUT_UNCONNECTED;
  wire NLW_mul_ln700_8_reg_828_reg_OVERFLOW_UNCONNECTED;
  wire NLW_mul_ln700_8_reg_828_reg_PATTERNBDETECT_UNCONNECTED;
  wire NLW_mul_ln700_8_reg_828_reg_PATTERNDETECT_UNCONNECTED;
  wire NLW_mul_ln700_8_reg_828_reg_UNDERFLOW_UNCONNECTED;
  wire [17:0]NLW_mul_ln700_8_reg_828_reg_BCOUT_UNCONNECTED;
  wire [3:0]NLW_mul_ln700_8_reg_828_reg_CARRYOUT_UNCONNECTED;
  wire [47:28]NLW_mul_ln700_8_reg_828_reg_P_UNCONNECTED;
  wire [47:0]NLW_mul_ln700_8_reg_828_reg_PCOUT_UNCONNECTED;
  wire NLW_mul_ln700_9_reg_833_reg_CARRYCASCOUT_UNCONNECTED;
  wire NLW_mul_ln700_9_reg_833_reg_MULTSIGNOUT_UNCONNECTED;
  wire NLW_mul_ln700_9_reg_833_reg_OVERFLOW_UNCONNECTED;
  wire NLW_mul_ln700_9_reg_833_reg_PATTERNBDETECT_UNCONNECTED;
  wire NLW_mul_ln700_9_reg_833_reg_PATTERNDETECT_UNCONNECTED;
  wire NLW_mul_ln700_9_reg_833_reg_UNDERFLOW_UNCONNECTED;
  wire [17:0]NLW_mul_ln700_9_reg_833_reg_BCOUT_UNCONNECTED;
  wire [3:0]NLW_mul_ln700_9_reg_833_reg_CARRYOUT_UNCONNECTED;
  wire [47:29]NLW_mul_ln700_9_reg_833_reg_P_UNCONNECTED;
  wire [47:0]NLW_mul_ln700_9_reg_833_reg_PCOUT_UNCONNECTED;
  wire NLW_mul_ln700_reg_788_reg_CARRYCASCOUT_UNCONNECTED;
  wire NLW_mul_ln700_reg_788_reg_MULTSIGNOUT_UNCONNECTED;
  wire NLW_mul_ln700_reg_788_reg_OVERFLOW_UNCONNECTED;
  wire NLW_mul_ln700_reg_788_reg_PATTERNBDETECT_UNCONNECTED;
  wire NLW_mul_ln700_reg_788_reg_PATTERNDETECT_UNCONNECTED;
  wire NLW_mul_ln700_reg_788_reg_UNDERFLOW_UNCONNECTED;
  wire [29:0]NLW_mul_ln700_reg_788_reg_ACOUT_UNCONNECTED;
  wire [17:0]NLW_mul_ln700_reg_788_reg_BCOUT_UNCONNECTED;
  wire [3:0]NLW_mul_ln700_reg_788_reg_CARRYOUT_UNCONNECTED;
  wire [47:26]NLW_mul_ln700_reg_788_reg_P_UNCONNECTED;
  wire [47:0]NLW_mul_ln700_reg_788_reg_PCOUT_UNCONNECTED;
  wire [3:3]\NLW_y_q_V[28]_INST_0_CO_UNCONNECTED ;

  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_12_reg_968[11]_i_10 
       (.I0(mul_ln700_15_reg_863_reg_n_95),
        .I1(mul_ln700_14_reg_858_reg_n_95),
        .I2(mul_ln700_12_reg_848_reg_n_95),
        .O(\add_ln700_12_reg_968[11]_i_10_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_12_reg_968[11]_i_11 
       (.I0(mul_ln700_15_reg_863_reg_n_96),
        .I1(mul_ln700_14_reg_858_reg_n_96),
        .I2(mul_ln700_12_reg_848_reg_n_96),
        .O(\add_ln700_12_reg_968[11]_i_11_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_12_reg_968[11]_i_12 
       (.I0(mul_ln700_15_reg_863_reg_n_97),
        .I1(mul_ln700_14_reg_858_reg_n_97),
        .I2(mul_ln700_12_reg_848_reg_n_97),
        .O(\add_ln700_12_reg_968[11]_i_12_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_12_reg_968[11]_i_13 
       (.I0(mul_ln700_15_reg_863_reg_n_98),
        .I1(mul_ln700_14_reg_858_reg_n_98),
        .I2(mul_ln700_12_reg_848_reg_n_98),
        .O(\add_ln700_12_reg_968[11]_i_13_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_12_reg_968[11]_i_2 
       (.I0(mul_ln700_13_reg_853_reg_n_95),
        .I1(\add_ln700_12_reg_968[11]_i_10_n_0 ),
        .I2(mul_ln700_15_reg_863_reg_n_96),
        .I3(mul_ln700_12_reg_848_reg_n_96),
        .I4(mul_ln700_14_reg_858_reg_n_96),
        .O(\add_ln700_12_reg_968[11]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_12_reg_968[11]_i_3 
       (.I0(mul_ln700_13_reg_853_reg_n_96),
        .I1(\add_ln700_12_reg_968[11]_i_11_n_0 ),
        .I2(mul_ln700_15_reg_863_reg_n_97),
        .I3(mul_ln700_12_reg_848_reg_n_97),
        .I4(mul_ln700_14_reg_858_reg_n_97),
        .O(\add_ln700_12_reg_968[11]_i_3_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_12_reg_968[11]_i_4 
       (.I0(mul_ln700_13_reg_853_reg_n_97),
        .I1(\add_ln700_12_reg_968[11]_i_12_n_0 ),
        .I2(mul_ln700_15_reg_863_reg_n_98),
        .I3(mul_ln700_12_reg_848_reg_n_98),
        .I4(mul_ln700_14_reg_858_reg_n_98),
        .O(\add_ln700_12_reg_968[11]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_12_reg_968[11]_i_5 
       (.I0(mul_ln700_13_reg_853_reg_n_98),
        .I1(\add_ln700_12_reg_968[11]_i_13_n_0 ),
        .I2(mul_ln700_15_reg_863_reg_n_99),
        .I3(mul_ln700_12_reg_848_reg_n_99),
        .I4(mul_ln700_14_reg_858_reg_n_99),
        .O(\add_ln700_12_reg_968[11]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_12_reg_968[11]_i_6 
       (.I0(\add_ln700_12_reg_968[11]_i_2_n_0 ),
        .I1(\add_ln700_12_reg_968[15]_i_13_n_0 ),
        .I2(mul_ln700_13_reg_853_reg_n_94),
        .I3(mul_ln700_14_reg_858_reg_n_95),
        .I4(mul_ln700_12_reg_848_reg_n_95),
        .I5(mul_ln700_15_reg_863_reg_n_95),
        .O(\add_ln700_12_reg_968[11]_i_6_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_12_reg_968[11]_i_7 
       (.I0(\add_ln700_12_reg_968[11]_i_3_n_0 ),
        .I1(\add_ln700_12_reg_968[11]_i_10_n_0 ),
        .I2(mul_ln700_13_reg_853_reg_n_95),
        .I3(mul_ln700_14_reg_858_reg_n_96),
        .I4(mul_ln700_12_reg_848_reg_n_96),
        .I5(mul_ln700_15_reg_863_reg_n_96),
        .O(\add_ln700_12_reg_968[11]_i_7_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_12_reg_968[11]_i_8 
       (.I0(\add_ln700_12_reg_968[11]_i_4_n_0 ),
        .I1(\add_ln700_12_reg_968[11]_i_11_n_0 ),
        .I2(mul_ln700_13_reg_853_reg_n_96),
        .I3(mul_ln700_14_reg_858_reg_n_97),
        .I4(mul_ln700_12_reg_848_reg_n_97),
        .I5(mul_ln700_15_reg_863_reg_n_97),
        .O(\add_ln700_12_reg_968[11]_i_8_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_12_reg_968[11]_i_9 
       (.I0(\add_ln700_12_reg_968[11]_i_5_n_0 ),
        .I1(\add_ln700_12_reg_968[11]_i_12_n_0 ),
        .I2(mul_ln700_13_reg_853_reg_n_97),
        .I3(mul_ln700_14_reg_858_reg_n_98),
        .I4(mul_ln700_12_reg_848_reg_n_98),
        .I5(mul_ln700_15_reg_863_reg_n_98),
        .O(\add_ln700_12_reg_968[11]_i_9_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_12_reg_968[15]_i_10 
       (.I0(mul_ln700_15_reg_863_reg_n_91),
        .I1(mul_ln700_14_reg_858_reg_n_91),
        .I2(mul_ln700_12_reg_848_reg_n_91),
        .O(\add_ln700_12_reg_968[15]_i_10_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_12_reg_968[15]_i_11 
       (.I0(mul_ln700_15_reg_863_reg_n_92),
        .I1(mul_ln700_14_reg_858_reg_n_92),
        .I2(mul_ln700_12_reg_848_reg_n_92),
        .O(\add_ln700_12_reg_968[15]_i_11_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_12_reg_968[15]_i_12 
       (.I0(mul_ln700_15_reg_863_reg_n_93),
        .I1(mul_ln700_14_reg_858_reg_n_93),
        .I2(mul_ln700_12_reg_848_reg_n_93),
        .O(\add_ln700_12_reg_968[15]_i_12_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_12_reg_968[15]_i_13 
       (.I0(mul_ln700_15_reg_863_reg_n_94),
        .I1(mul_ln700_14_reg_858_reg_n_94),
        .I2(mul_ln700_12_reg_848_reg_n_94),
        .O(\add_ln700_12_reg_968[15]_i_13_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_12_reg_968[15]_i_2 
       (.I0(mul_ln700_13_reg_853_reg_n_91),
        .I1(\add_ln700_12_reg_968[15]_i_10_n_0 ),
        .I2(mul_ln700_15_reg_863_reg_n_92),
        .I3(mul_ln700_12_reg_848_reg_n_92),
        .I4(mul_ln700_14_reg_858_reg_n_92),
        .O(\add_ln700_12_reg_968[15]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_12_reg_968[15]_i_3 
       (.I0(mul_ln700_13_reg_853_reg_n_92),
        .I1(\add_ln700_12_reg_968[15]_i_11_n_0 ),
        .I2(mul_ln700_15_reg_863_reg_n_93),
        .I3(mul_ln700_12_reg_848_reg_n_93),
        .I4(mul_ln700_14_reg_858_reg_n_93),
        .O(\add_ln700_12_reg_968[15]_i_3_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_12_reg_968[15]_i_4 
       (.I0(mul_ln700_13_reg_853_reg_n_93),
        .I1(\add_ln700_12_reg_968[15]_i_12_n_0 ),
        .I2(mul_ln700_15_reg_863_reg_n_94),
        .I3(mul_ln700_12_reg_848_reg_n_94),
        .I4(mul_ln700_14_reg_858_reg_n_94),
        .O(\add_ln700_12_reg_968[15]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_12_reg_968[15]_i_5 
       (.I0(mul_ln700_13_reg_853_reg_n_94),
        .I1(\add_ln700_12_reg_968[15]_i_13_n_0 ),
        .I2(mul_ln700_15_reg_863_reg_n_95),
        .I3(mul_ln700_12_reg_848_reg_n_95),
        .I4(mul_ln700_14_reg_858_reg_n_95),
        .O(\add_ln700_12_reg_968[15]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_12_reg_968[15]_i_6 
       (.I0(\add_ln700_12_reg_968[15]_i_2_n_0 ),
        .I1(\add_ln700_12_reg_968[19]_i_13_n_0 ),
        .I2(mul_ln700_13_reg_853_reg_n_90),
        .I3(mul_ln700_14_reg_858_reg_n_91),
        .I4(mul_ln700_12_reg_848_reg_n_91),
        .I5(mul_ln700_15_reg_863_reg_n_91),
        .O(\add_ln700_12_reg_968[15]_i_6_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_12_reg_968[15]_i_7 
       (.I0(\add_ln700_12_reg_968[15]_i_3_n_0 ),
        .I1(\add_ln700_12_reg_968[15]_i_10_n_0 ),
        .I2(mul_ln700_13_reg_853_reg_n_91),
        .I3(mul_ln700_14_reg_858_reg_n_92),
        .I4(mul_ln700_12_reg_848_reg_n_92),
        .I5(mul_ln700_15_reg_863_reg_n_92),
        .O(\add_ln700_12_reg_968[15]_i_7_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_12_reg_968[15]_i_8 
       (.I0(\add_ln700_12_reg_968[15]_i_4_n_0 ),
        .I1(\add_ln700_12_reg_968[15]_i_11_n_0 ),
        .I2(mul_ln700_13_reg_853_reg_n_92),
        .I3(mul_ln700_14_reg_858_reg_n_93),
        .I4(mul_ln700_12_reg_848_reg_n_93),
        .I5(mul_ln700_15_reg_863_reg_n_93),
        .O(\add_ln700_12_reg_968[15]_i_8_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_12_reg_968[15]_i_9 
       (.I0(\add_ln700_12_reg_968[15]_i_5_n_0 ),
        .I1(\add_ln700_12_reg_968[15]_i_12_n_0 ),
        .I2(mul_ln700_13_reg_853_reg_n_93),
        .I3(mul_ln700_14_reg_858_reg_n_94),
        .I4(mul_ln700_12_reg_848_reg_n_94),
        .I5(mul_ln700_15_reg_863_reg_n_94),
        .O(\add_ln700_12_reg_968[15]_i_9_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_12_reg_968[19]_i_10 
       (.I0(mul_ln700_15_reg_863_reg_n_87),
        .I1(mul_ln700_14_reg_858_reg_n_87),
        .I2(mul_ln700_12_reg_848_reg_n_87),
        .O(\add_ln700_12_reg_968[19]_i_10_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_12_reg_968[19]_i_11 
       (.I0(mul_ln700_15_reg_863_reg_n_88),
        .I1(mul_ln700_14_reg_858_reg_n_88),
        .I2(mul_ln700_12_reg_848_reg_n_88),
        .O(\add_ln700_12_reg_968[19]_i_11_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_12_reg_968[19]_i_12 
       (.I0(mul_ln700_15_reg_863_reg_n_89),
        .I1(mul_ln700_14_reg_858_reg_n_89),
        .I2(mul_ln700_12_reg_848_reg_n_89),
        .O(\add_ln700_12_reg_968[19]_i_12_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_12_reg_968[19]_i_13 
       (.I0(mul_ln700_15_reg_863_reg_n_90),
        .I1(mul_ln700_14_reg_858_reg_n_90),
        .I2(mul_ln700_12_reg_848_reg_n_90),
        .O(\add_ln700_12_reg_968[19]_i_13_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_12_reg_968[19]_i_2 
       (.I0(mul_ln700_13_reg_853_reg_n_87),
        .I1(\add_ln700_12_reg_968[19]_i_10_n_0 ),
        .I2(mul_ln700_15_reg_863_reg_n_88),
        .I3(mul_ln700_12_reg_848_reg_n_88),
        .I4(mul_ln700_14_reg_858_reg_n_88),
        .O(\add_ln700_12_reg_968[19]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_12_reg_968[19]_i_3 
       (.I0(mul_ln700_13_reg_853_reg_n_88),
        .I1(\add_ln700_12_reg_968[19]_i_11_n_0 ),
        .I2(mul_ln700_15_reg_863_reg_n_89),
        .I3(mul_ln700_12_reg_848_reg_n_89),
        .I4(mul_ln700_14_reg_858_reg_n_89),
        .O(\add_ln700_12_reg_968[19]_i_3_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_12_reg_968[19]_i_4 
       (.I0(mul_ln700_13_reg_853_reg_n_89),
        .I1(\add_ln700_12_reg_968[19]_i_12_n_0 ),
        .I2(mul_ln700_15_reg_863_reg_n_90),
        .I3(mul_ln700_12_reg_848_reg_n_90),
        .I4(mul_ln700_14_reg_858_reg_n_90),
        .O(\add_ln700_12_reg_968[19]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_12_reg_968[19]_i_5 
       (.I0(mul_ln700_13_reg_853_reg_n_90),
        .I1(\add_ln700_12_reg_968[19]_i_13_n_0 ),
        .I2(mul_ln700_15_reg_863_reg_n_91),
        .I3(mul_ln700_12_reg_848_reg_n_91),
        .I4(mul_ln700_14_reg_858_reg_n_91),
        .O(\add_ln700_12_reg_968[19]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_12_reg_968[19]_i_6 
       (.I0(\add_ln700_12_reg_968[19]_i_2_n_0 ),
        .I1(\add_ln700_12_reg_968[23]_i_13_n_0 ),
        .I2(mul_ln700_13_reg_853_reg_n_86),
        .I3(mul_ln700_14_reg_858_reg_n_87),
        .I4(mul_ln700_12_reg_848_reg_n_87),
        .I5(mul_ln700_15_reg_863_reg_n_87),
        .O(\add_ln700_12_reg_968[19]_i_6_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_12_reg_968[19]_i_7 
       (.I0(\add_ln700_12_reg_968[19]_i_3_n_0 ),
        .I1(\add_ln700_12_reg_968[19]_i_10_n_0 ),
        .I2(mul_ln700_13_reg_853_reg_n_87),
        .I3(mul_ln700_14_reg_858_reg_n_88),
        .I4(mul_ln700_12_reg_848_reg_n_88),
        .I5(mul_ln700_15_reg_863_reg_n_88),
        .O(\add_ln700_12_reg_968[19]_i_7_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_12_reg_968[19]_i_8 
       (.I0(\add_ln700_12_reg_968[19]_i_4_n_0 ),
        .I1(\add_ln700_12_reg_968[19]_i_11_n_0 ),
        .I2(mul_ln700_13_reg_853_reg_n_88),
        .I3(mul_ln700_14_reg_858_reg_n_89),
        .I4(mul_ln700_12_reg_848_reg_n_89),
        .I5(mul_ln700_15_reg_863_reg_n_89),
        .O(\add_ln700_12_reg_968[19]_i_8_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_12_reg_968[19]_i_9 
       (.I0(\add_ln700_12_reg_968[19]_i_5_n_0 ),
        .I1(\add_ln700_12_reg_968[19]_i_12_n_0 ),
        .I2(mul_ln700_13_reg_853_reg_n_89),
        .I3(mul_ln700_14_reg_858_reg_n_90),
        .I4(mul_ln700_12_reg_848_reg_n_90),
        .I5(mul_ln700_15_reg_863_reg_n_90),
        .O(\add_ln700_12_reg_968[19]_i_9_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_12_reg_968[23]_i_10 
       (.I0(mul_ln700_15_reg_863_reg_n_83),
        .I1(mul_ln700_14_reg_858_reg_n_83),
        .I2(mul_ln700_12_reg_848_reg_n_83),
        .O(\add_ln700_12_reg_968[23]_i_10_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_12_reg_968[23]_i_11 
       (.I0(mul_ln700_15_reg_863_reg_n_84),
        .I1(mul_ln700_14_reg_858_reg_n_84),
        .I2(mul_ln700_12_reg_848_reg_n_84),
        .O(\add_ln700_12_reg_968[23]_i_11_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_12_reg_968[23]_i_12 
       (.I0(mul_ln700_15_reg_863_reg_n_85),
        .I1(mul_ln700_14_reg_858_reg_n_85),
        .I2(mul_ln700_12_reg_848_reg_n_85),
        .O(\add_ln700_12_reg_968[23]_i_12_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_12_reg_968[23]_i_13 
       (.I0(mul_ln700_15_reg_863_reg_n_86),
        .I1(mul_ln700_14_reg_858_reg_n_86),
        .I2(mul_ln700_12_reg_848_reg_n_86),
        .O(\add_ln700_12_reg_968[23]_i_13_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_12_reg_968[23]_i_2 
       (.I0(mul_ln700_13_reg_853_reg_n_83),
        .I1(\add_ln700_12_reg_968[23]_i_10_n_0 ),
        .I2(mul_ln700_15_reg_863_reg_n_84),
        .I3(mul_ln700_12_reg_848_reg_n_84),
        .I4(mul_ln700_14_reg_858_reg_n_84),
        .O(\add_ln700_12_reg_968[23]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_12_reg_968[23]_i_3 
       (.I0(mul_ln700_13_reg_853_reg_n_84),
        .I1(\add_ln700_12_reg_968[23]_i_11_n_0 ),
        .I2(mul_ln700_15_reg_863_reg_n_85),
        .I3(mul_ln700_12_reg_848_reg_n_85),
        .I4(mul_ln700_14_reg_858_reg_n_85),
        .O(\add_ln700_12_reg_968[23]_i_3_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_12_reg_968[23]_i_4 
       (.I0(mul_ln700_13_reg_853_reg_n_85),
        .I1(\add_ln700_12_reg_968[23]_i_12_n_0 ),
        .I2(mul_ln700_15_reg_863_reg_n_86),
        .I3(mul_ln700_12_reg_848_reg_n_86),
        .I4(mul_ln700_14_reg_858_reg_n_86),
        .O(\add_ln700_12_reg_968[23]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_12_reg_968[23]_i_5 
       (.I0(mul_ln700_13_reg_853_reg_n_86),
        .I1(\add_ln700_12_reg_968[23]_i_13_n_0 ),
        .I2(mul_ln700_15_reg_863_reg_n_87),
        .I3(mul_ln700_12_reg_848_reg_n_87),
        .I4(mul_ln700_14_reg_858_reg_n_87),
        .O(\add_ln700_12_reg_968[23]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_12_reg_968[23]_i_6 
       (.I0(\add_ln700_12_reg_968[23]_i_2_n_0 ),
        .I1(\add_ln700_12_reg_968[27]_i_13_n_0 ),
        .I2(mul_ln700_13_reg_853_reg_n_82),
        .I3(mul_ln700_14_reg_858_reg_n_83),
        .I4(mul_ln700_12_reg_848_reg_n_83),
        .I5(mul_ln700_15_reg_863_reg_n_83),
        .O(\add_ln700_12_reg_968[23]_i_6_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_12_reg_968[23]_i_7 
       (.I0(\add_ln700_12_reg_968[23]_i_3_n_0 ),
        .I1(\add_ln700_12_reg_968[23]_i_10_n_0 ),
        .I2(mul_ln700_13_reg_853_reg_n_83),
        .I3(mul_ln700_14_reg_858_reg_n_84),
        .I4(mul_ln700_12_reg_848_reg_n_84),
        .I5(mul_ln700_15_reg_863_reg_n_84),
        .O(\add_ln700_12_reg_968[23]_i_7_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_12_reg_968[23]_i_8 
       (.I0(\add_ln700_12_reg_968[23]_i_4_n_0 ),
        .I1(\add_ln700_12_reg_968[23]_i_11_n_0 ),
        .I2(mul_ln700_13_reg_853_reg_n_84),
        .I3(mul_ln700_14_reg_858_reg_n_85),
        .I4(mul_ln700_12_reg_848_reg_n_85),
        .I5(mul_ln700_15_reg_863_reg_n_85),
        .O(\add_ln700_12_reg_968[23]_i_8_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_12_reg_968[23]_i_9 
       (.I0(\add_ln700_12_reg_968[23]_i_5_n_0 ),
        .I1(\add_ln700_12_reg_968[23]_i_12_n_0 ),
        .I2(mul_ln700_13_reg_853_reg_n_85),
        .I3(mul_ln700_14_reg_858_reg_n_86),
        .I4(mul_ln700_12_reg_848_reg_n_86),
        .I5(mul_ln700_15_reg_863_reg_n_86),
        .O(\add_ln700_12_reg_968[23]_i_9_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_12_reg_968[27]_i_10 
       (.I0(mul_ln700_15_reg_863_reg_n_79),
        .I1(mul_ln700_14_reg_858_reg_n_79),
        .I2(mul_ln700_12_reg_848_reg_n_79),
        .O(\add_ln700_12_reg_968[27]_i_10_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_12_reg_968[27]_i_11 
       (.I0(mul_ln700_15_reg_863_reg_n_80),
        .I1(mul_ln700_14_reg_858_reg_n_80),
        .I2(mul_ln700_12_reg_848_reg_n_80),
        .O(\add_ln700_12_reg_968[27]_i_11_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_12_reg_968[27]_i_12 
       (.I0(mul_ln700_15_reg_863_reg_n_81),
        .I1(mul_ln700_14_reg_858_reg_n_81),
        .I2(mul_ln700_12_reg_848_reg_n_81),
        .O(\add_ln700_12_reg_968[27]_i_12_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_12_reg_968[27]_i_13 
       (.I0(mul_ln700_15_reg_863_reg_n_82),
        .I1(mul_ln700_14_reg_858_reg_n_82),
        .I2(mul_ln700_12_reg_848_reg_n_82),
        .O(\add_ln700_12_reg_968[27]_i_13_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_12_reg_968[27]_i_2 
       (.I0(mul_ln700_13_reg_853_reg_n_79),
        .I1(\add_ln700_12_reg_968[27]_i_10_n_0 ),
        .I2(mul_ln700_15_reg_863_reg_n_80),
        .I3(mul_ln700_12_reg_848_reg_n_80),
        .I4(mul_ln700_14_reg_858_reg_n_80),
        .O(\add_ln700_12_reg_968[27]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_12_reg_968[27]_i_3 
       (.I0(mul_ln700_13_reg_853_reg_n_80),
        .I1(\add_ln700_12_reg_968[27]_i_11_n_0 ),
        .I2(mul_ln700_15_reg_863_reg_n_81),
        .I3(mul_ln700_12_reg_848_reg_n_81),
        .I4(mul_ln700_14_reg_858_reg_n_81),
        .O(\add_ln700_12_reg_968[27]_i_3_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_12_reg_968[27]_i_4 
       (.I0(mul_ln700_13_reg_853_reg_n_81),
        .I1(\add_ln700_12_reg_968[27]_i_12_n_0 ),
        .I2(mul_ln700_15_reg_863_reg_n_82),
        .I3(mul_ln700_12_reg_848_reg_n_82),
        .I4(mul_ln700_14_reg_858_reg_n_82),
        .O(\add_ln700_12_reg_968[27]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_12_reg_968[27]_i_5 
       (.I0(mul_ln700_13_reg_853_reg_n_82),
        .I1(\add_ln700_12_reg_968[27]_i_13_n_0 ),
        .I2(mul_ln700_15_reg_863_reg_n_83),
        .I3(mul_ln700_12_reg_848_reg_n_83),
        .I4(mul_ln700_14_reg_858_reg_n_83),
        .O(\add_ln700_12_reg_968[27]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_12_reg_968[27]_i_6 
       (.I0(\add_ln700_12_reg_968[27]_i_2_n_0 ),
        .I1(\add_ln700_12_reg_968[31]_i_10_n_0 ),
        .I2(mul_ln700_13_reg_853_reg_n_78),
        .I3(mul_ln700_14_reg_858_reg_n_79),
        .I4(mul_ln700_12_reg_848_reg_n_79),
        .I5(mul_ln700_15_reg_863_reg_n_79),
        .O(\add_ln700_12_reg_968[27]_i_6_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_12_reg_968[27]_i_7 
       (.I0(\add_ln700_12_reg_968[27]_i_3_n_0 ),
        .I1(\add_ln700_12_reg_968[27]_i_10_n_0 ),
        .I2(mul_ln700_13_reg_853_reg_n_79),
        .I3(mul_ln700_14_reg_858_reg_n_80),
        .I4(mul_ln700_12_reg_848_reg_n_80),
        .I5(mul_ln700_15_reg_863_reg_n_80),
        .O(\add_ln700_12_reg_968[27]_i_7_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_12_reg_968[27]_i_8 
       (.I0(\add_ln700_12_reg_968[27]_i_4_n_0 ),
        .I1(\add_ln700_12_reg_968[27]_i_11_n_0 ),
        .I2(mul_ln700_13_reg_853_reg_n_80),
        .I3(mul_ln700_14_reg_858_reg_n_81),
        .I4(mul_ln700_12_reg_848_reg_n_81),
        .I5(mul_ln700_15_reg_863_reg_n_81),
        .O(\add_ln700_12_reg_968[27]_i_8_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_12_reg_968[27]_i_9 
       (.I0(\add_ln700_12_reg_968[27]_i_5_n_0 ),
        .I1(\add_ln700_12_reg_968[27]_i_12_n_0 ),
        .I2(mul_ln700_13_reg_853_reg_n_81),
        .I3(mul_ln700_14_reg_858_reg_n_82),
        .I4(mul_ln700_12_reg_848_reg_n_82),
        .I5(mul_ln700_15_reg_863_reg_n_82),
        .O(\add_ln700_12_reg_968[27]_i_9_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair18" *) 
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_12_reg_968[31]_i_10 
       (.I0(mul_ln700_15_reg_863_reg_n_78),
        .I1(mul_ln700_14_reg_858_reg_n_78),
        .I2(mul_ln700_12_reg_848_reg_n_78),
        .O(\add_ln700_12_reg_968[31]_i_10_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair21" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_12_reg_968[31]_i_11 
       (.I0(mul_ln700_14_reg_858_reg_n_77),
        .I1(mul_ln700_12_reg_848_reg_n_77),
        .I2(mul_ln700_15_reg_863_reg_n_77),
        .O(\add_ln700_12_reg_968[31]_i_11_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair18" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_12_reg_968[31]_i_12 
       (.I0(mul_ln700_14_reg_858_reg_n_78),
        .I1(mul_ln700_12_reg_848_reg_n_78),
        .I2(mul_ln700_15_reg_863_reg_n_78),
        .O(\add_ln700_12_reg_968[31]_i_12_n_0 ));
  LUT5 #(
    .INIT(32'h77717111)) 
    \add_ln700_12_reg_968[31]_i_2 
       (.I0(mul_ln700_13_reg_853_reg_n_76),
        .I1(\add_ln700_12_reg_968[31]_i_8_n_0 ),
        .I2(mul_ln700_15_reg_863_reg_n_77),
        .I3(mul_ln700_12_reg_848_reg_n_77),
        .I4(mul_ln700_14_reg_858_reg_n_77),
        .O(\add_ln700_12_reg_968[31]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_12_reg_968[31]_i_3 
       (.I0(mul_ln700_13_reg_853_reg_n_77),
        .I1(\add_ln700_12_reg_968[31]_i_9_n_0 ),
        .I2(mul_ln700_15_reg_863_reg_n_78),
        .I3(mul_ln700_12_reg_848_reg_n_78),
        .I4(mul_ln700_14_reg_858_reg_n_78),
        .O(\add_ln700_12_reg_968[31]_i_3_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_12_reg_968[31]_i_4 
       (.I0(mul_ln700_13_reg_853_reg_n_78),
        .I1(\add_ln700_12_reg_968[31]_i_10_n_0 ),
        .I2(mul_ln700_15_reg_863_reg_n_79),
        .I3(mul_ln700_12_reg_848_reg_n_79),
        .I4(mul_ln700_14_reg_858_reg_n_79),
        .O(\add_ln700_12_reg_968[31]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'h2BBDBDD4)) 
    \add_ln700_12_reg_968[31]_i_5 
       (.I0(\add_ln700_12_reg_968[31]_i_11_n_0 ),
        .I1(mul_ln700_13_reg_853_reg_n_76),
        .I2(mul_ln700_15_reg_863_reg_n_76),
        .I3(mul_ln700_12_reg_848_reg_n_76),
        .I4(mul_ln700_14_reg_858_reg_n_76),
        .O(\add_ln700_12_reg_968[31]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'h17E8E817E81717E8)) 
    \add_ln700_12_reg_968[31]_i_6 
       (.I0(\add_ln700_12_reg_968[31]_i_12_n_0 ),
        .I1(\add_ln700_12_reg_968[31]_i_9_n_0 ),
        .I2(mul_ln700_13_reg_853_reg_n_77),
        .I3(\add_ln700_12_reg_968[31]_i_8_n_0 ),
        .I4(mul_ln700_13_reg_853_reg_n_76),
        .I5(\add_ln700_12_reg_968[31]_i_11_n_0 ),
        .O(\add_ln700_12_reg_968[31]_i_6_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_12_reg_968[31]_i_7 
       (.I0(\add_ln700_12_reg_968[31]_i_4_n_0 ),
        .I1(\add_ln700_12_reg_968[31]_i_9_n_0 ),
        .I2(mul_ln700_13_reg_853_reg_n_77),
        .I3(mul_ln700_14_reg_858_reg_n_78),
        .I4(mul_ln700_12_reg_848_reg_n_78),
        .I5(mul_ln700_15_reg_863_reg_n_78),
        .O(\add_ln700_12_reg_968[31]_i_7_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_12_reg_968[31]_i_8 
       (.I0(mul_ln700_15_reg_863_reg_n_76),
        .I1(mul_ln700_14_reg_858_reg_n_76),
        .I2(mul_ln700_12_reg_848_reg_n_76),
        .O(\add_ln700_12_reg_968[31]_i_8_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair21" *) 
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_12_reg_968[31]_i_9 
       (.I0(mul_ln700_15_reg_863_reg_n_77),
        .I1(mul_ln700_14_reg_858_reg_n_77),
        .I2(mul_ln700_12_reg_848_reg_n_77),
        .O(\add_ln700_12_reg_968[31]_i_9_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_12_reg_968[3]_i_2 
       (.I0(mul_ln700_13_reg_853_reg_n_103),
        .I1(\add_ln700_12_reg_968[3]_i_9_n_0 ),
        .I2(mul_ln700_15_reg_863_reg_n_104),
        .I3(mul_ln700_12_reg_848_reg_n_104),
        .I4(mul_ln700_14_reg_858_reg_n_104),
        .O(\add_ln700_12_reg_968[3]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hE81717E8)) 
    \add_ln700_12_reg_968[3]_i_3 
       (.I0(mul_ln700_15_reg_863_reg_n_104),
        .I1(mul_ln700_12_reg_848_reg_n_104),
        .I2(mul_ln700_14_reg_858_reg_n_104),
        .I3(mul_ln700_13_reg_853_reg_n_103),
        .I4(\add_ln700_12_reg_968[3]_i_9_n_0 ),
        .O(\add_ln700_12_reg_968[3]_i_3_n_0 ));
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_12_reg_968[3]_i_4 
       (.I0(mul_ln700_12_reg_848_reg_n_104),
        .I1(mul_ln700_14_reg_858_reg_n_104),
        .I2(mul_ln700_15_reg_863_reg_n_104),
        .I3(mul_ln700_13_reg_853_reg_n_104),
        .O(\add_ln700_12_reg_968[3]_i_4_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_12_reg_968[3]_i_5 
       (.I0(\add_ln700_12_reg_968[3]_i_2_n_0 ),
        .I1(\add_ln700_12_reg_968[7]_i_13_n_0 ),
        .I2(mul_ln700_13_reg_853_reg_n_102),
        .I3(mul_ln700_14_reg_858_reg_n_103),
        .I4(mul_ln700_12_reg_848_reg_n_103),
        .I5(mul_ln700_15_reg_863_reg_n_103),
        .O(\add_ln700_12_reg_968[3]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'h6999999699969666)) 
    \add_ln700_12_reg_968[3]_i_6 
       (.I0(\add_ln700_12_reg_968[3]_i_9_n_0 ),
        .I1(mul_ln700_13_reg_853_reg_n_103),
        .I2(mul_ln700_15_reg_863_reg_n_104),
        .I3(mul_ln700_14_reg_858_reg_n_104),
        .I4(mul_ln700_12_reg_848_reg_n_104),
        .I5(mul_ln700_13_reg_853_reg_n_104),
        .O(\add_ln700_12_reg_968[3]_i_6_n_0 ));
  LUT4 #(
    .INIT(16'h566A)) 
    \add_ln700_12_reg_968[3]_i_7 
       (.I0(\add_ln700_12_reg_968[3]_i_4_n_0 ),
        .I1(mul_ln700_15_reg_863_reg_n_105),
        .I2(mul_ln700_12_reg_848_reg_n_105),
        .I3(mul_ln700_14_reg_858_reg_n_105),
        .O(\add_ln700_12_reg_968[3]_i_7_n_0 ));
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_12_reg_968[3]_i_8 
       (.I0(mul_ln700_12_reg_848_reg_n_105),
        .I1(mul_ln700_14_reg_858_reg_n_105),
        .I2(mul_ln700_15_reg_863_reg_n_105),
        .I3(mul_ln700_13_reg_853_reg_n_105),
        .O(\add_ln700_12_reg_968[3]_i_8_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_12_reg_968[3]_i_9 
       (.I0(mul_ln700_15_reg_863_reg_n_103),
        .I1(mul_ln700_14_reg_858_reg_n_103),
        .I2(mul_ln700_12_reg_848_reg_n_103),
        .O(\add_ln700_12_reg_968[3]_i_9_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_12_reg_968[7]_i_10 
       (.I0(mul_ln700_15_reg_863_reg_n_99),
        .I1(mul_ln700_14_reg_858_reg_n_99),
        .I2(mul_ln700_12_reg_848_reg_n_99),
        .O(\add_ln700_12_reg_968[7]_i_10_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_12_reg_968[7]_i_11 
       (.I0(mul_ln700_15_reg_863_reg_n_100),
        .I1(mul_ln700_14_reg_858_reg_n_100),
        .I2(mul_ln700_12_reg_848_reg_n_100),
        .O(\add_ln700_12_reg_968[7]_i_11_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_12_reg_968[7]_i_12 
       (.I0(mul_ln700_15_reg_863_reg_n_101),
        .I1(mul_ln700_14_reg_858_reg_n_101),
        .I2(mul_ln700_12_reg_848_reg_n_101),
        .O(\add_ln700_12_reg_968[7]_i_12_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_12_reg_968[7]_i_13 
       (.I0(mul_ln700_15_reg_863_reg_n_102),
        .I1(mul_ln700_14_reg_858_reg_n_102),
        .I2(mul_ln700_12_reg_848_reg_n_102),
        .O(\add_ln700_12_reg_968[7]_i_13_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_12_reg_968[7]_i_2 
       (.I0(mul_ln700_13_reg_853_reg_n_99),
        .I1(\add_ln700_12_reg_968[7]_i_10_n_0 ),
        .I2(mul_ln700_15_reg_863_reg_n_100),
        .I3(mul_ln700_12_reg_848_reg_n_100),
        .I4(mul_ln700_14_reg_858_reg_n_100),
        .O(\add_ln700_12_reg_968[7]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_12_reg_968[7]_i_3 
       (.I0(mul_ln700_13_reg_853_reg_n_100),
        .I1(\add_ln700_12_reg_968[7]_i_11_n_0 ),
        .I2(mul_ln700_15_reg_863_reg_n_101),
        .I3(mul_ln700_12_reg_848_reg_n_101),
        .I4(mul_ln700_14_reg_858_reg_n_101),
        .O(\add_ln700_12_reg_968[7]_i_3_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_12_reg_968[7]_i_4 
       (.I0(mul_ln700_13_reg_853_reg_n_101),
        .I1(\add_ln700_12_reg_968[7]_i_12_n_0 ),
        .I2(mul_ln700_15_reg_863_reg_n_102),
        .I3(mul_ln700_12_reg_848_reg_n_102),
        .I4(mul_ln700_14_reg_858_reg_n_102),
        .O(\add_ln700_12_reg_968[7]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_12_reg_968[7]_i_5 
       (.I0(mul_ln700_13_reg_853_reg_n_102),
        .I1(\add_ln700_12_reg_968[7]_i_13_n_0 ),
        .I2(mul_ln700_15_reg_863_reg_n_103),
        .I3(mul_ln700_12_reg_848_reg_n_103),
        .I4(mul_ln700_14_reg_858_reg_n_103),
        .O(\add_ln700_12_reg_968[7]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_12_reg_968[7]_i_6 
       (.I0(\add_ln700_12_reg_968[7]_i_2_n_0 ),
        .I1(\add_ln700_12_reg_968[11]_i_13_n_0 ),
        .I2(mul_ln700_13_reg_853_reg_n_98),
        .I3(mul_ln700_14_reg_858_reg_n_99),
        .I4(mul_ln700_12_reg_848_reg_n_99),
        .I5(mul_ln700_15_reg_863_reg_n_99),
        .O(\add_ln700_12_reg_968[7]_i_6_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_12_reg_968[7]_i_7 
       (.I0(\add_ln700_12_reg_968[7]_i_3_n_0 ),
        .I1(\add_ln700_12_reg_968[7]_i_10_n_0 ),
        .I2(mul_ln700_13_reg_853_reg_n_99),
        .I3(mul_ln700_14_reg_858_reg_n_100),
        .I4(mul_ln700_12_reg_848_reg_n_100),
        .I5(mul_ln700_15_reg_863_reg_n_100),
        .O(\add_ln700_12_reg_968[7]_i_7_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_12_reg_968[7]_i_8 
       (.I0(\add_ln700_12_reg_968[7]_i_4_n_0 ),
        .I1(\add_ln700_12_reg_968[7]_i_11_n_0 ),
        .I2(mul_ln700_13_reg_853_reg_n_100),
        .I3(mul_ln700_14_reg_858_reg_n_101),
        .I4(mul_ln700_12_reg_848_reg_n_101),
        .I5(mul_ln700_15_reg_863_reg_n_101),
        .O(\add_ln700_12_reg_968[7]_i_8_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_12_reg_968[7]_i_9 
       (.I0(\add_ln700_12_reg_968[7]_i_5_n_0 ),
        .I1(\add_ln700_12_reg_968[7]_i_12_n_0 ),
        .I2(mul_ln700_13_reg_853_reg_n_101),
        .I3(mul_ln700_14_reg_858_reg_n_102),
        .I4(mul_ln700_12_reg_848_reg_n_102),
        .I5(mul_ln700_15_reg_863_reg_n_102),
        .O(\add_ln700_12_reg_968[7]_i_9_n_0 ));
  FDRE \add_ln700_12_reg_968_reg[0] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_12_fu_672_p2[0]),
        .Q(add_ln700_12_reg_968[0]),
        .R(1'b0));
  FDRE \add_ln700_12_reg_968_reg[10] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_12_fu_672_p2[10]),
        .Q(add_ln700_12_reg_968[10]),
        .R(1'b0));
  FDRE \add_ln700_12_reg_968_reg[11] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_12_fu_672_p2[11]),
        .Q(add_ln700_12_reg_968[11]),
        .R(1'b0));
  CARRY4 \add_ln700_12_reg_968_reg[11]_i_1 
       (.CI(\add_ln700_12_reg_968_reg[7]_i_1_n_0 ),
        .CO({\add_ln700_12_reg_968_reg[11]_i_1_n_0 ,\add_ln700_12_reg_968_reg[11]_i_1_n_1 ,\add_ln700_12_reg_968_reg[11]_i_1_n_2 ,\add_ln700_12_reg_968_reg[11]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_12_reg_968[11]_i_2_n_0 ,\add_ln700_12_reg_968[11]_i_3_n_0 ,\add_ln700_12_reg_968[11]_i_4_n_0 ,\add_ln700_12_reg_968[11]_i_5_n_0 }),
        .O(add_ln700_12_fu_672_p2[11:8]),
        .S({\add_ln700_12_reg_968[11]_i_6_n_0 ,\add_ln700_12_reg_968[11]_i_7_n_0 ,\add_ln700_12_reg_968[11]_i_8_n_0 ,\add_ln700_12_reg_968[11]_i_9_n_0 }));
  FDRE \add_ln700_12_reg_968_reg[12] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_12_fu_672_p2[12]),
        .Q(add_ln700_12_reg_968[12]),
        .R(1'b0));
  FDRE \add_ln700_12_reg_968_reg[13] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_12_fu_672_p2[13]),
        .Q(add_ln700_12_reg_968[13]),
        .R(1'b0));
  FDRE \add_ln700_12_reg_968_reg[14] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_12_fu_672_p2[14]),
        .Q(add_ln700_12_reg_968[14]),
        .R(1'b0));
  FDRE \add_ln700_12_reg_968_reg[15] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_12_fu_672_p2[15]),
        .Q(add_ln700_12_reg_968[15]),
        .R(1'b0));
  CARRY4 \add_ln700_12_reg_968_reg[15]_i_1 
       (.CI(\add_ln700_12_reg_968_reg[11]_i_1_n_0 ),
        .CO({\add_ln700_12_reg_968_reg[15]_i_1_n_0 ,\add_ln700_12_reg_968_reg[15]_i_1_n_1 ,\add_ln700_12_reg_968_reg[15]_i_1_n_2 ,\add_ln700_12_reg_968_reg[15]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_12_reg_968[15]_i_2_n_0 ,\add_ln700_12_reg_968[15]_i_3_n_0 ,\add_ln700_12_reg_968[15]_i_4_n_0 ,\add_ln700_12_reg_968[15]_i_5_n_0 }),
        .O(add_ln700_12_fu_672_p2[15:12]),
        .S({\add_ln700_12_reg_968[15]_i_6_n_0 ,\add_ln700_12_reg_968[15]_i_7_n_0 ,\add_ln700_12_reg_968[15]_i_8_n_0 ,\add_ln700_12_reg_968[15]_i_9_n_0 }));
  FDRE \add_ln700_12_reg_968_reg[16] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_12_fu_672_p2[16]),
        .Q(add_ln700_12_reg_968[16]),
        .R(1'b0));
  FDRE \add_ln700_12_reg_968_reg[17] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_12_fu_672_p2[17]),
        .Q(add_ln700_12_reg_968[17]),
        .R(1'b0));
  FDRE \add_ln700_12_reg_968_reg[18] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_12_fu_672_p2[18]),
        .Q(add_ln700_12_reg_968[18]),
        .R(1'b0));
  FDRE \add_ln700_12_reg_968_reg[19] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_12_fu_672_p2[19]),
        .Q(add_ln700_12_reg_968[19]),
        .R(1'b0));
  CARRY4 \add_ln700_12_reg_968_reg[19]_i_1 
       (.CI(\add_ln700_12_reg_968_reg[15]_i_1_n_0 ),
        .CO({\add_ln700_12_reg_968_reg[19]_i_1_n_0 ,\add_ln700_12_reg_968_reg[19]_i_1_n_1 ,\add_ln700_12_reg_968_reg[19]_i_1_n_2 ,\add_ln700_12_reg_968_reg[19]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_12_reg_968[19]_i_2_n_0 ,\add_ln700_12_reg_968[19]_i_3_n_0 ,\add_ln700_12_reg_968[19]_i_4_n_0 ,\add_ln700_12_reg_968[19]_i_5_n_0 }),
        .O(add_ln700_12_fu_672_p2[19:16]),
        .S({\add_ln700_12_reg_968[19]_i_6_n_0 ,\add_ln700_12_reg_968[19]_i_7_n_0 ,\add_ln700_12_reg_968[19]_i_8_n_0 ,\add_ln700_12_reg_968[19]_i_9_n_0 }));
  FDRE \add_ln700_12_reg_968_reg[1] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_12_fu_672_p2[1]),
        .Q(add_ln700_12_reg_968[1]),
        .R(1'b0));
  FDRE \add_ln700_12_reg_968_reg[20] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_12_fu_672_p2[20]),
        .Q(add_ln700_12_reg_968[20]),
        .R(1'b0));
  FDRE \add_ln700_12_reg_968_reg[21] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_12_fu_672_p2[21]),
        .Q(add_ln700_12_reg_968[21]),
        .R(1'b0));
  FDRE \add_ln700_12_reg_968_reg[22] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_12_fu_672_p2[22]),
        .Q(add_ln700_12_reg_968[22]),
        .R(1'b0));
  FDRE \add_ln700_12_reg_968_reg[23] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_12_fu_672_p2[23]),
        .Q(add_ln700_12_reg_968[23]),
        .R(1'b0));
  CARRY4 \add_ln700_12_reg_968_reg[23]_i_1 
       (.CI(\add_ln700_12_reg_968_reg[19]_i_1_n_0 ),
        .CO({\add_ln700_12_reg_968_reg[23]_i_1_n_0 ,\add_ln700_12_reg_968_reg[23]_i_1_n_1 ,\add_ln700_12_reg_968_reg[23]_i_1_n_2 ,\add_ln700_12_reg_968_reg[23]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_12_reg_968[23]_i_2_n_0 ,\add_ln700_12_reg_968[23]_i_3_n_0 ,\add_ln700_12_reg_968[23]_i_4_n_0 ,\add_ln700_12_reg_968[23]_i_5_n_0 }),
        .O(add_ln700_12_fu_672_p2[23:20]),
        .S({\add_ln700_12_reg_968[23]_i_6_n_0 ,\add_ln700_12_reg_968[23]_i_7_n_0 ,\add_ln700_12_reg_968[23]_i_8_n_0 ,\add_ln700_12_reg_968[23]_i_9_n_0 }));
  FDRE \add_ln700_12_reg_968_reg[24] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_12_fu_672_p2[24]),
        .Q(add_ln700_12_reg_968[24]),
        .R(1'b0));
  FDRE \add_ln700_12_reg_968_reg[25] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_12_fu_672_p2[25]),
        .Q(add_ln700_12_reg_968[25]),
        .R(1'b0));
  FDRE \add_ln700_12_reg_968_reg[26] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_12_fu_672_p2[26]),
        .Q(add_ln700_12_reg_968[26]),
        .R(1'b0));
  FDRE \add_ln700_12_reg_968_reg[27] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_12_fu_672_p2[27]),
        .Q(add_ln700_12_reg_968[27]),
        .R(1'b0));
  CARRY4 \add_ln700_12_reg_968_reg[27]_i_1 
       (.CI(\add_ln700_12_reg_968_reg[23]_i_1_n_0 ),
        .CO({\add_ln700_12_reg_968_reg[27]_i_1_n_0 ,\add_ln700_12_reg_968_reg[27]_i_1_n_1 ,\add_ln700_12_reg_968_reg[27]_i_1_n_2 ,\add_ln700_12_reg_968_reg[27]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_12_reg_968[27]_i_2_n_0 ,\add_ln700_12_reg_968[27]_i_3_n_0 ,\add_ln700_12_reg_968[27]_i_4_n_0 ,\add_ln700_12_reg_968[27]_i_5_n_0 }),
        .O(add_ln700_12_fu_672_p2[27:24]),
        .S({\add_ln700_12_reg_968[27]_i_6_n_0 ,\add_ln700_12_reg_968[27]_i_7_n_0 ,\add_ln700_12_reg_968[27]_i_8_n_0 ,\add_ln700_12_reg_968[27]_i_9_n_0 }));
  FDRE \add_ln700_12_reg_968_reg[28] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_12_fu_672_p2[28]),
        .Q(add_ln700_12_reg_968[28]),
        .R(1'b0));
  FDRE \add_ln700_12_reg_968_reg[29] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_12_fu_672_p2[29]),
        .Q(add_ln700_12_reg_968[29]),
        .R(1'b0));
  FDRE \add_ln700_12_reg_968_reg[2] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_12_fu_672_p2[2]),
        .Q(add_ln700_12_reg_968[2]),
        .R(1'b0));
  FDRE \add_ln700_12_reg_968_reg[30] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_12_fu_672_p2[30]),
        .Q(add_ln700_12_reg_968[30]),
        .R(1'b0));
  FDRE \add_ln700_12_reg_968_reg[31] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_12_fu_672_p2[31]),
        .Q(add_ln700_12_reg_968[31]),
        .R(1'b0));
  CARRY4 \add_ln700_12_reg_968_reg[31]_i_1 
       (.CI(\add_ln700_12_reg_968_reg[27]_i_1_n_0 ),
        .CO({\NLW_add_ln700_12_reg_968_reg[31]_i_1_CO_UNCONNECTED [3],\add_ln700_12_reg_968_reg[31]_i_1_n_1 ,\add_ln700_12_reg_968_reg[31]_i_1_n_2 ,\add_ln700_12_reg_968_reg[31]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,\add_ln700_12_reg_968[31]_i_2_n_0 ,\add_ln700_12_reg_968[31]_i_3_n_0 ,\add_ln700_12_reg_968[31]_i_4_n_0 }),
        .O(add_ln700_12_fu_672_p2[31:28]),
        .S({1'b1,\add_ln700_12_reg_968[31]_i_5_n_0 ,\add_ln700_12_reg_968[31]_i_6_n_0 ,\add_ln700_12_reg_968[31]_i_7_n_0 }));
  FDRE \add_ln700_12_reg_968_reg[3] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_12_fu_672_p2[3]),
        .Q(add_ln700_12_reg_968[3]),
        .R(1'b0));
  CARRY4 \add_ln700_12_reg_968_reg[3]_i_1 
       (.CI(1'b0),
        .CO({\add_ln700_12_reg_968_reg[3]_i_1_n_0 ,\add_ln700_12_reg_968_reg[3]_i_1_n_1 ,\add_ln700_12_reg_968_reg[3]_i_1_n_2 ,\add_ln700_12_reg_968_reg[3]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_12_reg_968[3]_i_2_n_0 ,\add_ln700_12_reg_968[3]_i_3_n_0 ,\add_ln700_12_reg_968[3]_i_4_n_0 ,mul_ln700_13_reg_853_reg_n_105}),
        .O(add_ln700_12_fu_672_p2[3:0]),
        .S({\add_ln700_12_reg_968[3]_i_5_n_0 ,\add_ln700_12_reg_968[3]_i_6_n_0 ,\add_ln700_12_reg_968[3]_i_7_n_0 ,\add_ln700_12_reg_968[3]_i_8_n_0 }));
  FDRE \add_ln700_12_reg_968_reg[4] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_12_fu_672_p2[4]),
        .Q(add_ln700_12_reg_968[4]),
        .R(1'b0));
  FDRE \add_ln700_12_reg_968_reg[5] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_12_fu_672_p2[5]),
        .Q(add_ln700_12_reg_968[5]),
        .R(1'b0));
  FDRE \add_ln700_12_reg_968_reg[6] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_12_fu_672_p2[6]),
        .Q(add_ln700_12_reg_968[6]),
        .R(1'b0));
  FDRE \add_ln700_12_reg_968_reg[7] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_12_fu_672_p2[7]),
        .Q(add_ln700_12_reg_968[7]),
        .R(1'b0));
  CARRY4 \add_ln700_12_reg_968_reg[7]_i_1 
       (.CI(\add_ln700_12_reg_968_reg[3]_i_1_n_0 ),
        .CO({\add_ln700_12_reg_968_reg[7]_i_1_n_0 ,\add_ln700_12_reg_968_reg[7]_i_1_n_1 ,\add_ln700_12_reg_968_reg[7]_i_1_n_2 ,\add_ln700_12_reg_968_reg[7]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_12_reg_968[7]_i_2_n_0 ,\add_ln700_12_reg_968[7]_i_3_n_0 ,\add_ln700_12_reg_968[7]_i_4_n_0 ,\add_ln700_12_reg_968[7]_i_5_n_0 }),
        .O(add_ln700_12_fu_672_p2[7:4]),
        .S({\add_ln700_12_reg_968[7]_i_6_n_0 ,\add_ln700_12_reg_968[7]_i_7_n_0 ,\add_ln700_12_reg_968[7]_i_8_n_0 ,\add_ln700_12_reg_968[7]_i_9_n_0 }));
  FDRE \add_ln700_12_reg_968_reg[8] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_12_fu_672_p2[8]),
        .Q(add_ln700_12_reg_968[8]),
        .R(1'b0));
  FDRE \add_ln700_12_reg_968_reg[9] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_12_fu_672_p2[9]),
        .Q(add_ln700_12_reg_968[9]),
        .R(1'b0));
  (* HLUTNM = "lutpair166" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_14_reg_1003[11]_i_11 
       (.I0(add_ln700_9_reg_963[6]),
        .I1(add_ln700_2_reg_948[6]),
        .I2(add_ln700_3_reg_953_reg_n_99),
        .O(\add_ln700_14_reg_1003[11]_i_11_n_0 ));
  (* HLUTNM = "lutpair165" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_14_reg_1003[11]_i_12 
       (.I0(add_ln700_9_reg_963[5]),
        .I1(add_ln700_2_reg_948[5]),
        .I2(add_ln700_3_reg_953_reg_n_100),
        .O(\add_ln700_14_reg_1003[11]_i_12_n_0 ));
  (* HLUTNM = "lutpair164" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_14_reg_1003[11]_i_13 
       (.I0(add_ln700_9_reg_963[4]),
        .I1(add_ln700_2_reg_948[4]),
        .I2(add_ln700_3_reg_953_reg_n_101),
        .O(\add_ln700_14_reg_1003[11]_i_13_n_0 ));
  (* HLUTNM = "lutpair163" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_14_reg_1003[11]_i_14 
       (.I0(add_ln700_9_reg_963[3]),
        .I1(add_ln700_2_reg_948[3]),
        .I2(add_ln700_3_reg_953_reg_n_102),
        .O(\add_ln700_14_reg_1003[11]_i_14_n_0 ));
  (* HLUTNM = "lutpair167" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_14_reg_1003[11]_i_15 
       (.I0(add_ln700_9_reg_963[7]),
        .I1(add_ln700_2_reg_948[7]),
        .I2(add_ln700_3_reg_953_reg_n_98),
        .I3(\add_ln700_14_reg_1003[11]_i_11_n_0 ),
        .O(\add_ln700_14_reg_1003[11]_i_15_n_0 ));
  (* HLUTNM = "lutpair166" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_14_reg_1003[11]_i_16 
       (.I0(add_ln700_9_reg_963[6]),
        .I1(add_ln700_2_reg_948[6]),
        .I2(add_ln700_3_reg_953_reg_n_99),
        .I3(\add_ln700_14_reg_1003[11]_i_12_n_0 ),
        .O(\add_ln700_14_reg_1003[11]_i_16_n_0 ));
  (* HLUTNM = "lutpair165" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_14_reg_1003[11]_i_17 
       (.I0(add_ln700_9_reg_963[5]),
        .I1(add_ln700_2_reg_948[5]),
        .I2(add_ln700_3_reg_953_reg_n_100),
        .I3(\add_ln700_14_reg_1003[11]_i_13_n_0 ),
        .O(\add_ln700_14_reg_1003[11]_i_17_n_0 ));
  (* HLUTNM = "lutpair164" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_14_reg_1003[11]_i_18 
       (.I0(add_ln700_9_reg_963[4]),
        .I1(add_ln700_2_reg_948[4]),
        .I2(add_ln700_3_reg_953_reg_n_101),
        .I3(\add_ln700_14_reg_1003[11]_i_14_n_0 ),
        .O(\add_ln700_14_reg_1003[11]_i_18_n_0 ));
  (* HLUTNM = "lutpair194" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_14_reg_1003[11]_i_2 
       (.I0(add_ln700_12_reg_968[10]),
        .I1(add_ln700_4_reg_958_reg_n_95),
        .I2(\add_ln700_14_reg_1003_reg[15]_i_10_n_5 ),
        .O(\add_ln700_14_reg_1003[11]_i_2_n_0 ));
  (* HLUTNM = "lutpair193" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_14_reg_1003[11]_i_3 
       (.I0(add_ln700_12_reg_968[9]),
        .I1(add_ln700_4_reg_958_reg_n_96),
        .I2(\add_ln700_14_reg_1003_reg[15]_i_10_n_6 ),
        .O(\add_ln700_14_reg_1003[11]_i_3_n_0 ));
  (* HLUTNM = "lutpair192" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_14_reg_1003[11]_i_4 
       (.I0(add_ln700_12_reg_968[8]),
        .I1(add_ln700_4_reg_958_reg_n_97),
        .I2(\add_ln700_14_reg_1003_reg[15]_i_10_n_7 ),
        .O(\add_ln700_14_reg_1003[11]_i_4_n_0 ));
  (* HLUTNM = "lutpair191" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_14_reg_1003[11]_i_5 
       (.I0(add_ln700_12_reg_968[7]),
        .I1(add_ln700_4_reg_958_reg_n_98),
        .I2(\add_ln700_14_reg_1003_reg[11]_i_10_n_4 ),
        .O(\add_ln700_14_reg_1003[11]_i_5_n_0 ));
  (* HLUTNM = "lutpair195" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_14_reg_1003[11]_i_6 
       (.I0(add_ln700_12_reg_968[11]),
        .I1(add_ln700_4_reg_958_reg_n_94),
        .I2(\add_ln700_14_reg_1003_reg[15]_i_10_n_4 ),
        .I3(\add_ln700_14_reg_1003[11]_i_2_n_0 ),
        .O(\add_ln700_14_reg_1003[11]_i_6_n_0 ));
  (* HLUTNM = "lutpair194" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_14_reg_1003[11]_i_7 
       (.I0(add_ln700_12_reg_968[10]),
        .I1(add_ln700_4_reg_958_reg_n_95),
        .I2(\add_ln700_14_reg_1003_reg[15]_i_10_n_5 ),
        .I3(\add_ln700_14_reg_1003[11]_i_3_n_0 ),
        .O(\add_ln700_14_reg_1003[11]_i_7_n_0 ));
  (* HLUTNM = "lutpair193" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_14_reg_1003[11]_i_8 
       (.I0(add_ln700_12_reg_968[9]),
        .I1(add_ln700_4_reg_958_reg_n_96),
        .I2(\add_ln700_14_reg_1003_reg[15]_i_10_n_6 ),
        .I3(\add_ln700_14_reg_1003[11]_i_4_n_0 ),
        .O(\add_ln700_14_reg_1003[11]_i_8_n_0 ));
  (* HLUTNM = "lutpair192" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_14_reg_1003[11]_i_9 
       (.I0(add_ln700_12_reg_968[8]),
        .I1(add_ln700_4_reg_958_reg_n_97),
        .I2(\add_ln700_14_reg_1003_reg[15]_i_10_n_7 ),
        .I3(\add_ln700_14_reg_1003[11]_i_5_n_0 ),
        .O(\add_ln700_14_reg_1003[11]_i_9_n_0 ));
  (* HLUTNM = "lutpair170" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_14_reg_1003[15]_i_11 
       (.I0(add_ln700_9_reg_963[10]),
        .I1(add_ln700_2_reg_948[10]),
        .I2(add_ln700_3_reg_953_reg_n_95),
        .O(\add_ln700_14_reg_1003[15]_i_11_n_0 ));
  (* HLUTNM = "lutpair169" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_14_reg_1003[15]_i_12 
       (.I0(add_ln700_9_reg_963[9]),
        .I1(add_ln700_2_reg_948[9]),
        .I2(add_ln700_3_reg_953_reg_n_96),
        .O(\add_ln700_14_reg_1003[15]_i_12_n_0 ));
  (* HLUTNM = "lutpair168" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_14_reg_1003[15]_i_13 
       (.I0(add_ln700_9_reg_963[8]),
        .I1(add_ln700_2_reg_948[8]),
        .I2(add_ln700_3_reg_953_reg_n_97),
        .O(\add_ln700_14_reg_1003[15]_i_13_n_0 ));
  (* HLUTNM = "lutpair167" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_14_reg_1003[15]_i_14 
       (.I0(add_ln700_9_reg_963[7]),
        .I1(add_ln700_2_reg_948[7]),
        .I2(add_ln700_3_reg_953_reg_n_98),
        .O(\add_ln700_14_reg_1003[15]_i_14_n_0 ));
  (* HLUTNM = "lutpair171" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_14_reg_1003[15]_i_15 
       (.I0(add_ln700_9_reg_963[11]),
        .I1(add_ln700_2_reg_948[11]),
        .I2(add_ln700_3_reg_953_reg_n_94),
        .I3(\add_ln700_14_reg_1003[15]_i_11_n_0 ),
        .O(\add_ln700_14_reg_1003[15]_i_15_n_0 ));
  (* HLUTNM = "lutpair170" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_14_reg_1003[15]_i_16 
       (.I0(add_ln700_9_reg_963[10]),
        .I1(add_ln700_2_reg_948[10]),
        .I2(add_ln700_3_reg_953_reg_n_95),
        .I3(\add_ln700_14_reg_1003[15]_i_12_n_0 ),
        .O(\add_ln700_14_reg_1003[15]_i_16_n_0 ));
  (* HLUTNM = "lutpair169" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_14_reg_1003[15]_i_17 
       (.I0(add_ln700_9_reg_963[9]),
        .I1(add_ln700_2_reg_948[9]),
        .I2(add_ln700_3_reg_953_reg_n_96),
        .I3(\add_ln700_14_reg_1003[15]_i_13_n_0 ),
        .O(\add_ln700_14_reg_1003[15]_i_17_n_0 ));
  (* HLUTNM = "lutpair168" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_14_reg_1003[15]_i_18 
       (.I0(add_ln700_9_reg_963[8]),
        .I1(add_ln700_2_reg_948[8]),
        .I2(add_ln700_3_reg_953_reg_n_97),
        .I3(\add_ln700_14_reg_1003[15]_i_14_n_0 ),
        .O(\add_ln700_14_reg_1003[15]_i_18_n_0 ));
  (* HLUTNM = "lutpair198" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_14_reg_1003[15]_i_2 
       (.I0(add_ln700_12_reg_968[14]),
        .I1(add_ln700_4_reg_958_reg_n_91),
        .I2(\add_ln700_14_reg_1003_reg[19]_i_10_n_5 ),
        .O(\add_ln700_14_reg_1003[15]_i_2_n_0 ));
  (* HLUTNM = "lutpair197" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_14_reg_1003[15]_i_3 
       (.I0(add_ln700_12_reg_968[13]),
        .I1(add_ln700_4_reg_958_reg_n_92),
        .I2(\add_ln700_14_reg_1003_reg[19]_i_10_n_6 ),
        .O(\add_ln700_14_reg_1003[15]_i_3_n_0 ));
  (* HLUTNM = "lutpair196" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_14_reg_1003[15]_i_4 
       (.I0(add_ln700_12_reg_968[12]),
        .I1(add_ln700_4_reg_958_reg_n_93),
        .I2(\add_ln700_14_reg_1003_reg[19]_i_10_n_7 ),
        .O(\add_ln700_14_reg_1003[15]_i_4_n_0 ));
  (* HLUTNM = "lutpair195" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_14_reg_1003[15]_i_5 
       (.I0(add_ln700_12_reg_968[11]),
        .I1(add_ln700_4_reg_958_reg_n_94),
        .I2(\add_ln700_14_reg_1003_reg[15]_i_10_n_4 ),
        .O(\add_ln700_14_reg_1003[15]_i_5_n_0 ));
  (* HLUTNM = "lutpair199" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_14_reg_1003[15]_i_6 
       (.I0(add_ln700_12_reg_968[15]),
        .I1(add_ln700_4_reg_958_reg_n_90),
        .I2(\add_ln700_14_reg_1003_reg[19]_i_10_n_4 ),
        .I3(\add_ln700_14_reg_1003[15]_i_2_n_0 ),
        .O(\add_ln700_14_reg_1003[15]_i_6_n_0 ));
  (* HLUTNM = "lutpair198" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_14_reg_1003[15]_i_7 
       (.I0(add_ln700_12_reg_968[14]),
        .I1(add_ln700_4_reg_958_reg_n_91),
        .I2(\add_ln700_14_reg_1003_reg[19]_i_10_n_5 ),
        .I3(\add_ln700_14_reg_1003[15]_i_3_n_0 ),
        .O(\add_ln700_14_reg_1003[15]_i_7_n_0 ));
  (* HLUTNM = "lutpair197" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_14_reg_1003[15]_i_8 
       (.I0(add_ln700_12_reg_968[13]),
        .I1(add_ln700_4_reg_958_reg_n_92),
        .I2(\add_ln700_14_reg_1003_reg[19]_i_10_n_6 ),
        .I3(\add_ln700_14_reg_1003[15]_i_4_n_0 ),
        .O(\add_ln700_14_reg_1003[15]_i_8_n_0 ));
  (* HLUTNM = "lutpair196" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_14_reg_1003[15]_i_9 
       (.I0(add_ln700_12_reg_968[12]),
        .I1(add_ln700_4_reg_958_reg_n_93),
        .I2(\add_ln700_14_reg_1003_reg[19]_i_10_n_7 ),
        .I3(\add_ln700_14_reg_1003[15]_i_5_n_0 ),
        .O(\add_ln700_14_reg_1003[15]_i_9_n_0 ));
  (* HLUTNM = "lutpair174" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_14_reg_1003[19]_i_11 
       (.I0(add_ln700_9_reg_963[14]),
        .I1(add_ln700_2_reg_948[14]),
        .I2(add_ln700_3_reg_953_reg_n_91),
        .O(\add_ln700_14_reg_1003[19]_i_11_n_0 ));
  (* HLUTNM = "lutpair173" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_14_reg_1003[19]_i_12 
       (.I0(add_ln700_9_reg_963[13]),
        .I1(add_ln700_2_reg_948[13]),
        .I2(add_ln700_3_reg_953_reg_n_92),
        .O(\add_ln700_14_reg_1003[19]_i_12_n_0 ));
  (* HLUTNM = "lutpair172" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_14_reg_1003[19]_i_13 
       (.I0(add_ln700_9_reg_963[12]),
        .I1(add_ln700_2_reg_948[12]),
        .I2(add_ln700_3_reg_953_reg_n_93),
        .O(\add_ln700_14_reg_1003[19]_i_13_n_0 ));
  (* HLUTNM = "lutpair171" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_14_reg_1003[19]_i_14 
       (.I0(add_ln700_9_reg_963[11]),
        .I1(add_ln700_2_reg_948[11]),
        .I2(add_ln700_3_reg_953_reg_n_94),
        .O(\add_ln700_14_reg_1003[19]_i_14_n_0 ));
  (* HLUTNM = "lutpair175" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_14_reg_1003[19]_i_15 
       (.I0(add_ln700_9_reg_963[15]),
        .I1(add_ln700_2_reg_948[15]),
        .I2(add_ln700_3_reg_953_reg_n_90),
        .I3(\add_ln700_14_reg_1003[19]_i_11_n_0 ),
        .O(\add_ln700_14_reg_1003[19]_i_15_n_0 ));
  (* HLUTNM = "lutpair174" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_14_reg_1003[19]_i_16 
       (.I0(add_ln700_9_reg_963[14]),
        .I1(add_ln700_2_reg_948[14]),
        .I2(add_ln700_3_reg_953_reg_n_91),
        .I3(\add_ln700_14_reg_1003[19]_i_12_n_0 ),
        .O(\add_ln700_14_reg_1003[19]_i_16_n_0 ));
  (* HLUTNM = "lutpair173" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_14_reg_1003[19]_i_17 
       (.I0(add_ln700_9_reg_963[13]),
        .I1(add_ln700_2_reg_948[13]),
        .I2(add_ln700_3_reg_953_reg_n_92),
        .I3(\add_ln700_14_reg_1003[19]_i_13_n_0 ),
        .O(\add_ln700_14_reg_1003[19]_i_17_n_0 ));
  (* HLUTNM = "lutpair172" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_14_reg_1003[19]_i_18 
       (.I0(add_ln700_9_reg_963[12]),
        .I1(add_ln700_2_reg_948[12]),
        .I2(add_ln700_3_reg_953_reg_n_93),
        .I3(\add_ln700_14_reg_1003[19]_i_14_n_0 ),
        .O(\add_ln700_14_reg_1003[19]_i_18_n_0 ));
  (* HLUTNM = "lutpair202" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_14_reg_1003[19]_i_2 
       (.I0(add_ln700_12_reg_968[18]),
        .I1(add_ln700_4_reg_958_reg_n_87),
        .I2(\add_ln700_14_reg_1003_reg[23]_i_10_n_5 ),
        .O(\add_ln700_14_reg_1003[19]_i_2_n_0 ));
  (* HLUTNM = "lutpair201" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_14_reg_1003[19]_i_3 
       (.I0(add_ln700_12_reg_968[17]),
        .I1(add_ln700_4_reg_958_reg_n_88),
        .I2(\add_ln700_14_reg_1003_reg[23]_i_10_n_6 ),
        .O(\add_ln700_14_reg_1003[19]_i_3_n_0 ));
  (* HLUTNM = "lutpair200" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_14_reg_1003[19]_i_4 
       (.I0(add_ln700_12_reg_968[16]),
        .I1(add_ln700_4_reg_958_reg_n_89),
        .I2(\add_ln700_14_reg_1003_reg[23]_i_10_n_7 ),
        .O(\add_ln700_14_reg_1003[19]_i_4_n_0 ));
  (* HLUTNM = "lutpair199" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_14_reg_1003[19]_i_5 
       (.I0(add_ln700_12_reg_968[15]),
        .I1(add_ln700_4_reg_958_reg_n_90),
        .I2(\add_ln700_14_reg_1003_reg[19]_i_10_n_4 ),
        .O(\add_ln700_14_reg_1003[19]_i_5_n_0 ));
  (* HLUTNM = "lutpair203" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_14_reg_1003[19]_i_6 
       (.I0(add_ln700_12_reg_968[19]),
        .I1(add_ln700_4_reg_958_reg_n_86),
        .I2(\add_ln700_14_reg_1003_reg[23]_i_10_n_4 ),
        .I3(\add_ln700_14_reg_1003[19]_i_2_n_0 ),
        .O(\add_ln700_14_reg_1003[19]_i_6_n_0 ));
  (* HLUTNM = "lutpair202" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_14_reg_1003[19]_i_7 
       (.I0(add_ln700_12_reg_968[18]),
        .I1(add_ln700_4_reg_958_reg_n_87),
        .I2(\add_ln700_14_reg_1003_reg[23]_i_10_n_5 ),
        .I3(\add_ln700_14_reg_1003[19]_i_3_n_0 ),
        .O(\add_ln700_14_reg_1003[19]_i_7_n_0 ));
  (* HLUTNM = "lutpair201" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_14_reg_1003[19]_i_8 
       (.I0(add_ln700_12_reg_968[17]),
        .I1(add_ln700_4_reg_958_reg_n_88),
        .I2(\add_ln700_14_reg_1003_reg[23]_i_10_n_6 ),
        .I3(\add_ln700_14_reg_1003[19]_i_4_n_0 ),
        .O(\add_ln700_14_reg_1003[19]_i_8_n_0 ));
  (* HLUTNM = "lutpair200" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_14_reg_1003[19]_i_9 
       (.I0(add_ln700_12_reg_968[16]),
        .I1(add_ln700_4_reg_958_reg_n_89),
        .I2(\add_ln700_14_reg_1003_reg[23]_i_10_n_7 ),
        .I3(\add_ln700_14_reg_1003[19]_i_5_n_0 ),
        .O(\add_ln700_14_reg_1003[19]_i_9_n_0 ));
  (* HLUTNM = "lutpair178" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_14_reg_1003[23]_i_11 
       (.I0(add_ln700_9_reg_963[18]),
        .I1(add_ln700_2_reg_948[18]),
        .I2(add_ln700_3_reg_953_reg_n_87),
        .O(\add_ln700_14_reg_1003[23]_i_11_n_0 ));
  (* HLUTNM = "lutpair177" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_14_reg_1003[23]_i_12 
       (.I0(add_ln700_9_reg_963[17]),
        .I1(add_ln700_2_reg_948[17]),
        .I2(add_ln700_3_reg_953_reg_n_88),
        .O(\add_ln700_14_reg_1003[23]_i_12_n_0 ));
  (* HLUTNM = "lutpair176" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_14_reg_1003[23]_i_13 
       (.I0(add_ln700_9_reg_963[16]),
        .I1(add_ln700_2_reg_948[16]),
        .I2(add_ln700_3_reg_953_reg_n_89),
        .O(\add_ln700_14_reg_1003[23]_i_13_n_0 ));
  (* HLUTNM = "lutpair175" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_14_reg_1003[23]_i_14 
       (.I0(add_ln700_9_reg_963[15]),
        .I1(add_ln700_2_reg_948[15]),
        .I2(add_ln700_3_reg_953_reg_n_90),
        .O(\add_ln700_14_reg_1003[23]_i_14_n_0 ));
  (* HLUTNM = "lutpair179" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_14_reg_1003[23]_i_15 
       (.I0(add_ln700_9_reg_963[19]),
        .I1(add_ln700_2_reg_948[19]),
        .I2(add_ln700_3_reg_953_reg_n_86),
        .I3(\add_ln700_14_reg_1003[23]_i_11_n_0 ),
        .O(\add_ln700_14_reg_1003[23]_i_15_n_0 ));
  (* HLUTNM = "lutpair178" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_14_reg_1003[23]_i_16 
       (.I0(add_ln700_9_reg_963[18]),
        .I1(add_ln700_2_reg_948[18]),
        .I2(add_ln700_3_reg_953_reg_n_87),
        .I3(\add_ln700_14_reg_1003[23]_i_12_n_0 ),
        .O(\add_ln700_14_reg_1003[23]_i_16_n_0 ));
  (* HLUTNM = "lutpair177" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_14_reg_1003[23]_i_17 
       (.I0(add_ln700_9_reg_963[17]),
        .I1(add_ln700_2_reg_948[17]),
        .I2(add_ln700_3_reg_953_reg_n_88),
        .I3(\add_ln700_14_reg_1003[23]_i_13_n_0 ),
        .O(\add_ln700_14_reg_1003[23]_i_17_n_0 ));
  (* HLUTNM = "lutpair176" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_14_reg_1003[23]_i_18 
       (.I0(add_ln700_9_reg_963[16]),
        .I1(add_ln700_2_reg_948[16]),
        .I2(add_ln700_3_reg_953_reg_n_89),
        .I3(\add_ln700_14_reg_1003[23]_i_14_n_0 ),
        .O(\add_ln700_14_reg_1003[23]_i_18_n_0 ));
  (* HLUTNM = "lutpair206" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_14_reg_1003[23]_i_2 
       (.I0(add_ln700_12_reg_968[22]),
        .I1(add_ln700_4_reg_958_reg_n_83),
        .I2(\add_ln700_14_reg_1003_reg[27]_i_10_n_5 ),
        .O(\add_ln700_14_reg_1003[23]_i_2_n_0 ));
  (* HLUTNM = "lutpair205" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_14_reg_1003[23]_i_3 
       (.I0(add_ln700_12_reg_968[21]),
        .I1(add_ln700_4_reg_958_reg_n_84),
        .I2(\add_ln700_14_reg_1003_reg[27]_i_10_n_6 ),
        .O(\add_ln700_14_reg_1003[23]_i_3_n_0 ));
  (* HLUTNM = "lutpair204" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_14_reg_1003[23]_i_4 
       (.I0(add_ln700_12_reg_968[20]),
        .I1(add_ln700_4_reg_958_reg_n_85),
        .I2(\add_ln700_14_reg_1003_reg[27]_i_10_n_7 ),
        .O(\add_ln700_14_reg_1003[23]_i_4_n_0 ));
  (* HLUTNM = "lutpair203" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_14_reg_1003[23]_i_5 
       (.I0(add_ln700_12_reg_968[19]),
        .I1(add_ln700_4_reg_958_reg_n_86),
        .I2(\add_ln700_14_reg_1003_reg[23]_i_10_n_4 ),
        .O(\add_ln700_14_reg_1003[23]_i_5_n_0 ));
  (* HLUTNM = "lutpair207" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_14_reg_1003[23]_i_6 
       (.I0(add_ln700_12_reg_968[23]),
        .I1(add_ln700_4_reg_958_reg_n_82),
        .I2(\add_ln700_14_reg_1003_reg[27]_i_10_n_4 ),
        .I3(\add_ln700_14_reg_1003[23]_i_2_n_0 ),
        .O(\add_ln700_14_reg_1003[23]_i_6_n_0 ));
  (* HLUTNM = "lutpair206" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_14_reg_1003[23]_i_7 
       (.I0(add_ln700_12_reg_968[22]),
        .I1(add_ln700_4_reg_958_reg_n_83),
        .I2(\add_ln700_14_reg_1003_reg[27]_i_10_n_5 ),
        .I3(\add_ln700_14_reg_1003[23]_i_3_n_0 ),
        .O(\add_ln700_14_reg_1003[23]_i_7_n_0 ));
  (* HLUTNM = "lutpair205" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_14_reg_1003[23]_i_8 
       (.I0(add_ln700_12_reg_968[21]),
        .I1(add_ln700_4_reg_958_reg_n_84),
        .I2(\add_ln700_14_reg_1003_reg[27]_i_10_n_6 ),
        .I3(\add_ln700_14_reg_1003[23]_i_4_n_0 ),
        .O(\add_ln700_14_reg_1003[23]_i_8_n_0 ));
  (* HLUTNM = "lutpair204" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_14_reg_1003[23]_i_9 
       (.I0(add_ln700_12_reg_968[20]),
        .I1(add_ln700_4_reg_958_reg_n_85),
        .I2(\add_ln700_14_reg_1003_reg[27]_i_10_n_7 ),
        .I3(\add_ln700_14_reg_1003[23]_i_5_n_0 ),
        .O(\add_ln700_14_reg_1003[23]_i_9_n_0 ));
  (* HLUTNM = "lutpair182" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_14_reg_1003[27]_i_11 
       (.I0(add_ln700_9_reg_963[22]),
        .I1(add_ln700_2_reg_948[22]),
        .I2(add_ln700_3_reg_953_reg_n_83),
        .O(\add_ln700_14_reg_1003[27]_i_11_n_0 ));
  (* HLUTNM = "lutpair181" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_14_reg_1003[27]_i_12 
       (.I0(add_ln700_9_reg_963[21]),
        .I1(add_ln700_2_reg_948[21]),
        .I2(add_ln700_3_reg_953_reg_n_84),
        .O(\add_ln700_14_reg_1003[27]_i_12_n_0 ));
  (* HLUTNM = "lutpair180" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_14_reg_1003[27]_i_13 
       (.I0(add_ln700_9_reg_963[20]),
        .I1(add_ln700_2_reg_948[20]),
        .I2(add_ln700_3_reg_953_reg_n_85),
        .O(\add_ln700_14_reg_1003[27]_i_13_n_0 ));
  (* HLUTNM = "lutpair179" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_14_reg_1003[27]_i_14 
       (.I0(add_ln700_9_reg_963[19]),
        .I1(add_ln700_2_reg_948[19]),
        .I2(add_ln700_3_reg_953_reg_n_86),
        .O(\add_ln700_14_reg_1003[27]_i_14_n_0 ));
  (* HLUTNM = "lutpair183" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_14_reg_1003[27]_i_15 
       (.I0(add_ln700_9_reg_963[23]),
        .I1(add_ln700_2_reg_948[23]),
        .I2(add_ln700_3_reg_953_reg_n_82),
        .I3(\add_ln700_14_reg_1003[27]_i_11_n_0 ),
        .O(\add_ln700_14_reg_1003[27]_i_15_n_0 ));
  (* HLUTNM = "lutpair182" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_14_reg_1003[27]_i_16 
       (.I0(add_ln700_9_reg_963[22]),
        .I1(add_ln700_2_reg_948[22]),
        .I2(add_ln700_3_reg_953_reg_n_83),
        .I3(\add_ln700_14_reg_1003[27]_i_12_n_0 ),
        .O(\add_ln700_14_reg_1003[27]_i_16_n_0 ));
  (* HLUTNM = "lutpair181" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_14_reg_1003[27]_i_17 
       (.I0(add_ln700_9_reg_963[21]),
        .I1(add_ln700_2_reg_948[21]),
        .I2(add_ln700_3_reg_953_reg_n_84),
        .I3(\add_ln700_14_reg_1003[27]_i_13_n_0 ),
        .O(\add_ln700_14_reg_1003[27]_i_17_n_0 ));
  (* HLUTNM = "lutpair180" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_14_reg_1003[27]_i_18 
       (.I0(add_ln700_9_reg_963[20]),
        .I1(add_ln700_2_reg_948[20]),
        .I2(add_ln700_3_reg_953_reg_n_85),
        .I3(\add_ln700_14_reg_1003[27]_i_14_n_0 ),
        .O(\add_ln700_14_reg_1003[27]_i_18_n_0 ));
  (* HLUTNM = "lutpair210" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_14_reg_1003[27]_i_2 
       (.I0(add_ln700_12_reg_968[26]),
        .I1(add_ln700_4_reg_958_reg_n_79),
        .I2(\add_ln700_14_reg_1003_reg[31]_i_10_n_5 ),
        .O(\add_ln700_14_reg_1003[27]_i_2_n_0 ));
  (* HLUTNM = "lutpair209" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_14_reg_1003[27]_i_3 
       (.I0(add_ln700_12_reg_968[25]),
        .I1(add_ln700_4_reg_958_reg_n_80),
        .I2(\add_ln700_14_reg_1003_reg[31]_i_10_n_6 ),
        .O(\add_ln700_14_reg_1003[27]_i_3_n_0 ));
  (* HLUTNM = "lutpair208" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_14_reg_1003[27]_i_4 
       (.I0(add_ln700_12_reg_968[24]),
        .I1(add_ln700_4_reg_958_reg_n_81),
        .I2(\add_ln700_14_reg_1003_reg[31]_i_10_n_7 ),
        .O(\add_ln700_14_reg_1003[27]_i_4_n_0 ));
  (* HLUTNM = "lutpair207" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_14_reg_1003[27]_i_5 
       (.I0(add_ln700_12_reg_968[23]),
        .I1(add_ln700_4_reg_958_reg_n_82),
        .I2(\add_ln700_14_reg_1003_reg[27]_i_10_n_4 ),
        .O(\add_ln700_14_reg_1003[27]_i_5_n_0 ));
  (* HLUTNM = "lutpair211" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_14_reg_1003[27]_i_6 
       (.I0(add_ln700_12_reg_968[27]),
        .I1(add_ln700_4_reg_958_reg_n_78),
        .I2(\add_ln700_14_reg_1003_reg[31]_i_10_n_4 ),
        .I3(\add_ln700_14_reg_1003[27]_i_2_n_0 ),
        .O(\add_ln700_14_reg_1003[27]_i_6_n_0 ));
  (* HLUTNM = "lutpair210" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_14_reg_1003[27]_i_7 
       (.I0(add_ln700_12_reg_968[26]),
        .I1(add_ln700_4_reg_958_reg_n_79),
        .I2(\add_ln700_14_reg_1003_reg[31]_i_10_n_5 ),
        .I3(\add_ln700_14_reg_1003[27]_i_3_n_0 ),
        .O(\add_ln700_14_reg_1003[27]_i_7_n_0 ));
  (* HLUTNM = "lutpair209" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_14_reg_1003[27]_i_8 
       (.I0(add_ln700_12_reg_968[25]),
        .I1(add_ln700_4_reg_958_reg_n_80),
        .I2(\add_ln700_14_reg_1003_reg[31]_i_10_n_6 ),
        .I3(\add_ln700_14_reg_1003[27]_i_4_n_0 ),
        .O(\add_ln700_14_reg_1003[27]_i_8_n_0 ));
  (* HLUTNM = "lutpair208" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_14_reg_1003[27]_i_9 
       (.I0(add_ln700_12_reg_968[24]),
        .I1(add_ln700_4_reg_958_reg_n_81),
        .I2(\add_ln700_14_reg_1003_reg[31]_i_10_n_7 ),
        .I3(\add_ln700_14_reg_1003[27]_i_5_n_0 ),
        .O(\add_ln700_14_reg_1003[27]_i_9_n_0 ));
  LUT4 #(
    .INIT(16'hDD4D)) 
    \add_ln700_14_reg_1003[31]_i_11 
       (.I0(add_ln700_9_reg_963[29]),
        .I1(add_ln700_3_reg_953_reg_n_76),
        .I2(add_ln700_2_reg_948[31]),
        .I3(add_ln700_9_reg_963[28]),
        .O(\add_ln700_14_reg_1003[31]_i_11_n_0 ));
  LUT4 #(
    .INIT(16'h2DD2)) 
    \add_ln700_14_reg_1003[31]_i_12 
       (.I0(add_ln700_2_reg_948[31]),
        .I1(add_ln700_9_reg_963[28]),
        .I2(add_ln700_9_reg_963[29]),
        .I3(add_ln700_3_reg_953_reg_n_76),
        .O(\add_ln700_14_reg_1003[31]_i_12_n_0 ));
  (* HLUTNM = "lutpair187" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_14_reg_1003[31]_i_13 
       (.I0(add_ln700_9_reg_963[27]),
        .I1(add_ln700_2_reg_948[27]),
        .I2(add_ln700_3_reg_953_reg_n_78),
        .O(\add_ln700_14_reg_1003[31]_i_13_n_0 ));
  LUT5 #(
    .INIT(32'h96666669)) 
    \add_ln700_14_reg_1003[31]_i_14 
       (.I0(add_ln700_3_reg_953_reg_n_74),
        .I1(add_ln700_9_reg_963[31]),
        .I2(add_ln700_9_reg_963[30]),
        .I3(add_ln700_9_reg_963[29]),
        .I4(add_ln700_3_reg_953_reg_n_75),
        .O(\add_ln700_14_reg_1003[31]_i_14_n_0 ));
  LUT6 #(
    .INIT(64'hB04F4FB004FBFB04)) 
    \add_ln700_14_reg_1003[31]_i_15 
       (.I0(add_ln700_9_reg_963[28]),
        .I1(add_ln700_2_reg_948[31]),
        .I2(add_ln700_3_reg_953_reg_n_76),
        .I3(add_ln700_3_reg_953_reg_n_75),
        .I4(add_ln700_9_reg_963[30]),
        .I5(add_ln700_9_reg_963[29]),
        .O(\add_ln700_14_reg_1003[31]_i_15_n_0 ));
  LUT5 #(
    .INIT(32'h69666696)) 
    \add_ln700_14_reg_1003[31]_i_16 
       (.I0(add_ln700_3_reg_953_reg_n_76),
        .I1(add_ln700_9_reg_963[29]),
        .I2(add_ln700_2_reg_948[31]),
        .I3(add_ln700_9_reg_963[28]),
        .I4(add_ln700_3_reg_953_reg_n_77),
        .O(\add_ln700_14_reg_1003[31]_i_16_n_0 ));
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_14_reg_1003[31]_i_17 
       (.I0(\add_ln700_14_reg_1003[31]_i_13_n_0 ),
        .I1(add_ln700_3_reg_953_reg_n_77),
        .I2(add_ln700_2_reg_948[31]),
        .I3(add_ln700_9_reg_963[28]),
        .O(\add_ln700_14_reg_1003[31]_i_17_n_0 ));
  (* HLUTNM = "lutpair186" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_14_reg_1003[31]_i_18 
       (.I0(add_ln700_9_reg_963[26]),
        .I1(add_ln700_2_reg_948[26]),
        .I2(add_ln700_3_reg_953_reg_n_79),
        .O(\add_ln700_14_reg_1003[31]_i_18_n_0 ));
  (* HLUTNM = "lutpair185" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_14_reg_1003[31]_i_19 
       (.I0(add_ln700_9_reg_963[25]),
        .I1(add_ln700_2_reg_948[25]),
        .I2(add_ln700_3_reg_953_reg_n_80),
        .O(\add_ln700_14_reg_1003[31]_i_19_n_0 ));
  (* HLUTNM = "lutpair213" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_14_reg_1003[31]_i_2 
       (.I0(add_ln700_12_reg_968[29]),
        .I1(add_ln700_4_reg_958_reg_n_76),
        .I2(\add_ln700_14_reg_1003_reg[31]_i_9_n_6 ),
        .O(\add_ln700_14_reg_1003[31]_i_2_n_0 ));
  (* HLUTNM = "lutpair184" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_14_reg_1003[31]_i_20 
       (.I0(add_ln700_9_reg_963[24]),
        .I1(add_ln700_2_reg_948[24]),
        .I2(add_ln700_3_reg_953_reg_n_81),
        .O(\add_ln700_14_reg_1003[31]_i_20_n_0 ));
  (* HLUTNM = "lutpair183" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_14_reg_1003[31]_i_21 
       (.I0(add_ln700_9_reg_963[23]),
        .I1(add_ln700_2_reg_948[23]),
        .I2(add_ln700_3_reg_953_reg_n_82),
        .O(\add_ln700_14_reg_1003[31]_i_21_n_0 ));
  (* HLUTNM = "lutpair187" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_14_reg_1003[31]_i_22 
       (.I0(add_ln700_9_reg_963[27]),
        .I1(add_ln700_2_reg_948[27]),
        .I2(add_ln700_3_reg_953_reg_n_78),
        .I3(\add_ln700_14_reg_1003[31]_i_18_n_0 ),
        .O(\add_ln700_14_reg_1003[31]_i_22_n_0 ));
  (* HLUTNM = "lutpair186" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_14_reg_1003[31]_i_23 
       (.I0(add_ln700_9_reg_963[26]),
        .I1(add_ln700_2_reg_948[26]),
        .I2(add_ln700_3_reg_953_reg_n_79),
        .I3(\add_ln700_14_reg_1003[31]_i_19_n_0 ),
        .O(\add_ln700_14_reg_1003[31]_i_23_n_0 ));
  (* HLUTNM = "lutpair185" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_14_reg_1003[31]_i_24 
       (.I0(add_ln700_9_reg_963[25]),
        .I1(add_ln700_2_reg_948[25]),
        .I2(add_ln700_3_reg_953_reg_n_80),
        .I3(\add_ln700_14_reg_1003[31]_i_20_n_0 ),
        .O(\add_ln700_14_reg_1003[31]_i_24_n_0 ));
  (* HLUTNM = "lutpair184" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_14_reg_1003[31]_i_25 
       (.I0(add_ln700_9_reg_963[24]),
        .I1(add_ln700_2_reg_948[24]),
        .I2(add_ln700_3_reg_953_reg_n_81),
        .I3(\add_ln700_14_reg_1003[31]_i_21_n_0 ),
        .O(\add_ln700_14_reg_1003[31]_i_25_n_0 ));
  (* HLUTNM = "lutpair212" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_14_reg_1003[31]_i_3 
       (.I0(add_ln700_12_reg_968[28]),
        .I1(add_ln700_4_reg_958_reg_n_77),
        .I2(\add_ln700_14_reg_1003_reg[31]_i_9_n_7 ),
        .O(\add_ln700_14_reg_1003[31]_i_3_n_0 ));
  (* HLUTNM = "lutpair211" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_14_reg_1003[31]_i_4 
       (.I0(add_ln700_12_reg_968[27]),
        .I1(add_ln700_4_reg_958_reg_n_78),
        .I2(\add_ln700_14_reg_1003_reg[31]_i_10_n_4 ),
        .O(\add_ln700_14_reg_1003[31]_i_4_n_0 ));
  LUT6 #(
    .INIT(64'h17E8E817E81717E8)) 
    \add_ln700_14_reg_1003[31]_i_5 
       (.I0(\add_ln700_14_reg_1003_reg[31]_i_9_n_5 ),
        .I1(add_ln700_4_reg_958_reg_n_75),
        .I2(add_ln700_12_reg_968[30]),
        .I3(add_ln700_4_reg_958_reg_n_74),
        .I4(add_ln700_12_reg_968[31]),
        .I5(\add_ln700_14_reg_1003_reg[31]_i_9_n_4 ),
        .O(\add_ln700_14_reg_1003[31]_i_5_n_0 ));
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_14_reg_1003[31]_i_6 
       (.I0(\add_ln700_14_reg_1003[31]_i_2_n_0 ),
        .I1(add_ln700_4_reg_958_reg_n_75),
        .I2(add_ln700_12_reg_968[30]),
        .I3(\add_ln700_14_reg_1003_reg[31]_i_9_n_5 ),
        .O(\add_ln700_14_reg_1003[31]_i_6_n_0 ));
  (* HLUTNM = "lutpair213" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_14_reg_1003[31]_i_7 
       (.I0(add_ln700_12_reg_968[29]),
        .I1(add_ln700_4_reg_958_reg_n_76),
        .I2(\add_ln700_14_reg_1003_reg[31]_i_9_n_6 ),
        .I3(\add_ln700_14_reg_1003[31]_i_3_n_0 ),
        .O(\add_ln700_14_reg_1003[31]_i_7_n_0 ));
  (* HLUTNM = "lutpair212" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_14_reg_1003[31]_i_8 
       (.I0(add_ln700_12_reg_968[28]),
        .I1(add_ln700_4_reg_958_reg_n_77),
        .I2(\add_ln700_14_reg_1003_reg[31]_i_9_n_7 ),
        .I3(\add_ln700_14_reg_1003[31]_i_4_n_0 ),
        .O(\add_ln700_14_reg_1003[31]_i_8_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_14_reg_1003[3]_i_10 
       (.I0(add_ln700_3_reg_953_reg_n_104),
        .I1(add_ln700_9_reg_963[1]),
        .I2(add_ln700_2_reg_948[1]),
        .O(\add_ln700_14_reg_1003[3]_i_10_n_0 ));
  (* HLUTNM = "lutpair163" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_14_reg_1003[3]_i_11 
       (.I0(add_ln700_9_reg_963[3]),
        .I1(add_ln700_2_reg_948[3]),
        .I2(add_ln700_3_reg_953_reg_n_102),
        .I3(\add_ln700_14_reg_1003[3]_i_8_n_0 ),
        .O(\add_ln700_14_reg_1003[3]_i_11_n_0 ));
  (* HLUTNM = "lutpair162" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_14_reg_1003[3]_i_12 
       (.I0(add_ln700_9_reg_963[2]),
        .I1(add_ln700_2_reg_948[2]),
        .I2(add_ln700_3_reg_953_reg_n_103),
        .I3(\add_ln700_14_reg_1003[3]_i_9_n_0 ),
        .O(\add_ln700_14_reg_1003[3]_i_12_n_0 ));
  (* HLUTNM = "lutpair161" *) 
  LUT5 #(
    .INIT(32'h69969696)) 
    \add_ln700_14_reg_1003[3]_i_13 
       (.I0(add_ln700_9_reg_963[1]),
        .I1(add_ln700_2_reg_948[1]),
        .I2(add_ln700_3_reg_953_reg_n_104),
        .I3(add_ln700_2_reg_948[0]),
        .I4(add_ln700_9_reg_963[0]),
        .O(\add_ln700_14_reg_1003[3]_i_13_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_14_reg_1003[3]_i_14 
       (.I0(add_ln700_9_reg_963[0]),
        .I1(add_ln700_2_reg_948[0]),
        .I2(add_ln700_3_reg_953_reg_n_105),
        .O(\add_ln700_14_reg_1003[3]_i_14_n_0 ));
  LUT4 #(
    .INIT(16'hE888)) 
    \add_ln700_14_reg_1003[3]_i_15 
       (.I0(add_ln700_12_reg_968[1]),
        .I1(add_ln700_4_reg_958_reg_n_104),
        .I2(add_ln700_4_reg_958_reg_n_105),
        .I3(add_ln700_12_reg_968[0]),
        .O(\add_ln700_14_reg_1003[3]_i_15_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_14_reg_1003[3]_i_2 
       (.I0(\add_ln700_14_reg_1003_reg[3]_i_3_n_4 ),
        .I1(add_ln700_12_reg_968[3]),
        .I2(add_ln700_4_reg_958_reg_n_102),
        .O(\add_ln700_14_reg_1003[3]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_14_reg_1003[3]_i_4 
       (.I0(add_ln700_4_reg_958_reg_n_102),
        .I1(add_ln700_12_reg_968[3]),
        .I2(\add_ln700_14_reg_1003_reg[3]_i_3_n_4 ),
        .I3(\add_ln700_14_reg_1003[3]_i_15_n_0 ),
        .I4(add_ln700_4_reg_958_reg_n_103),
        .I5(add_ln700_12_reg_968[2]),
        .O(\add_ln700_14_reg_1003[3]_i_4_n_0 ));
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_14_reg_1003[3]_i_5 
       (.I0(add_ln700_4_reg_958_reg_n_103),
        .I1(add_ln700_12_reg_968[2]),
        .I2(\add_ln700_14_reg_1003[3]_i_15_n_0 ),
        .I3(\add_ln700_14_reg_1003_reg[3]_i_3_n_5 ),
        .O(\add_ln700_14_reg_1003[3]_i_5_n_0 ));
  LUT5 #(
    .INIT(32'h69969696)) 
    \add_ln700_14_reg_1003[3]_i_6 
       (.I0(\add_ln700_14_reg_1003_reg[3]_i_3_n_6 ),
        .I1(add_ln700_4_reg_958_reg_n_104),
        .I2(add_ln700_12_reg_968[1]),
        .I3(add_ln700_12_reg_968[0]),
        .I4(add_ln700_4_reg_958_reg_n_105),
        .O(\add_ln700_14_reg_1003[3]_i_6_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_14_reg_1003[3]_i_7 
       (.I0(\add_ln700_14_reg_1003_reg[3]_i_3_n_7 ),
        .I1(add_ln700_12_reg_968[0]),
        .I2(add_ln700_4_reg_958_reg_n_105),
        .O(\add_ln700_14_reg_1003[3]_i_7_n_0 ));
  (* HLUTNM = "lutpair162" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_14_reg_1003[3]_i_8 
       (.I0(add_ln700_9_reg_963[2]),
        .I1(add_ln700_2_reg_948[2]),
        .I2(add_ln700_3_reg_953_reg_n_103),
        .O(\add_ln700_14_reg_1003[3]_i_8_n_0 ));
  (* HLUTNM = "lutpair161" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_14_reg_1003[3]_i_9 
       (.I0(add_ln700_9_reg_963[1]),
        .I1(add_ln700_2_reg_948[1]),
        .I2(add_ln700_3_reg_953_reg_n_104),
        .O(\add_ln700_14_reg_1003[3]_i_9_n_0 ));
  (* HLUTNM = "lutpair190" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_14_reg_1003[7]_i_2 
       (.I0(add_ln700_12_reg_968[6]),
        .I1(add_ln700_4_reg_958_reg_n_99),
        .I2(\add_ln700_14_reg_1003_reg[11]_i_10_n_5 ),
        .O(\add_ln700_14_reg_1003[7]_i_2_n_0 ));
  (* HLUTNM = "lutpair189" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_14_reg_1003[7]_i_3 
       (.I0(add_ln700_12_reg_968[5]),
        .I1(add_ln700_4_reg_958_reg_n_100),
        .I2(\add_ln700_14_reg_1003_reg[11]_i_10_n_6 ),
        .O(\add_ln700_14_reg_1003[7]_i_3_n_0 ));
  (* HLUTNM = "lutpair188" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_14_reg_1003[7]_i_4 
       (.I0(add_ln700_12_reg_968[4]),
        .I1(add_ln700_4_reg_958_reg_n_101),
        .I2(\add_ln700_14_reg_1003_reg[11]_i_10_n_7 ),
        .O(\add_ln700_14_reg_1003[7]_i_4_n_0 ));
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_14_reg_1003[7]_i_5 
       (.I0(add_ln700_12_reg_968[3]),
        .I1(add_ln700_4_reg_958_reg_n_102),
        .I2(\add_ln700_14_reg_1003_reg[3]_i_3_n_4 ),
        .O(\add_ln700_14_reg_1003[7]_i_5_n_0 ));
  (* HLUTNM = "lutpair191" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_14_reg_1003[7]_i_6 
       (.I0(add_ln700_12_reg_968[7]),
        .I1(add_ln700_4_reg_958_reg_n_98),
        .I2(\add_ln700_14_reg_1003_reg[11]_i_10_n_4 ),
        .I3(\add_ln700_14_reg_1003[7]_i_2_n_0 ),
        .O(\add_ln700_14_reg_1003[7]_i_6_n_0 ));
  (* HLUTNM = "lutpair190" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_14_reg_1003[7]_i_7 
       (.I0(add_ln700_12_reg_968[6]),
        .I1(add_ln700_4_reg_958_reg_n_99),
        .I2(\add_ln700_14_reg_1003_reg[11]_i_10_n_5 ),
        .I3(\add_ln700_14_reg_1003[7]_i_3_n_0 ),
        .O(\add_ln700_14_reg_1003[7]_i_7_n_0 ));
  (* HLUTNM = "lutpair189" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_14_reg_1003[7]_i_8 
       (.I0(add_ln700_12_reg_968[5]),
        .I1(add_ln700_4_reg_958_reg_n_100),
        .I2(\add_ln700_14_reg_1003_reg[11]_i_10_n_6 ),
        .I3(\add_ln700_14_reg_1003[7]_i_4_n_0 ),
        .O(\add_ln700_14_reg_1003[7]_i_8_n_0 ));
  (* HLUTNM = "lutpair188" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_14_reg_1003[7]_i_9 
       (.I0(add_ln700_12_reg_968[4]),
        .I1(add_ln700_4_reg_958_reg_n_101),
        .I2(\add_ln700_14_reg_1003_reg[11]_i_10_n_7 ),
        .I3(\add_ln700_14_reg_1003[7]_i_5_n_0 ),
        .O(\add_ln700_14_reg_1003[7]_i_9_n_0 ));
  FDRE \add_ln700_14_reg_1003_reg[0] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_14_fu_731_p2[0]),
        .Q(add_ln700_14_reg_1003[0]),
        .R(1'b0));
  FDRE \add_ln700_14_reg_1003_reg[10] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_14_fu_731_p2[10]),
        .Q(add_ln700_14_reg_1003[10]),
        .R(1'b0));
  FDRE \add_ln700_14_reg_1003_reg[11] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_14_fu_731_p2[11]),
        .Q(add_ln700_14_reg_1003[11]),
        .R(1'b0));
  CARRY4 \add_ln700_14_reg_1003_reg[11]_i_1 
       (.CI(\add_ln700_14_reg_1003_reg[7]_i_1_n_0 ),
        .CO({\add_ln700_14_reg_1003_reg[11]_i_1_n_0 ,\add_ln700_14_reg_1003_reg[11]_i_1_n_1 ,\add_ln700_14_reg_1003_reg[11]_i_1_n_2 ,\add_ln700_14_reg_1003_reg[11]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_14_reg_1003[11]_i_2_n_0 ,\add_ln700_14_reg_1003[11]_i_3_n_0 ,\add_ln700_14_reg_1003[11]_i_4_n_0 ,\add_ln700_14_reg_1003[11]_i_5_n_0 }),
        .O(add_ln700_14_fu_731_p2[11:8]),
        .S({\add_ln700_14_reg_1003[11]_i_6_n_0 ,\add_ln700_14_reg_1003[11]_i_7_n_0 ,\add_ln700_14_reg_1003[11]_i_8_n_0 ,\add_ln700_14_reg_1003[11]_i_9_n_0 }));
  CARRY4 \add_ln700_14_reg_1003_reg[11]_i_10 
       (.CI(\add_ln700_14_reg_1003_reg[3]_i_3_n_0 ),
        .CO({\add_ln700_14_reg_1003_reg[11]_i_10_n_0 ,\add_ln700_14_reg_1003_reg[11]_i_10_n_1 ,\add_ln700_14_reg_1003_reg[11]_i_10_n_2 ,\add_ln700_14_reg_1003_reg[11]_i_10_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_14_reg_1003[11]_i_11_n_0 ,\add_ln700_14_reg_1003[11]_i_12_n_0 ,\add_ln700_14_reg_1003[11]_i_13_n_0 ,\add_ln700_14_reg_1003[11]_i_14_n_0 }),
        .O({\add_ln700_14_reg_1003_reg[11]_i_10_n_4 ,\add_ln700_14_reg_1003_reg[11]_i_10_n_5 ,\add_ln700_14_reg_1003_reg[11]_i_10_n_6 ,\add_ln700_14_reg_1003_reg[11]_i_10_n_7 }),
        .S({\add_ln700_14_reg_1003[11]_i_15_n_0 ,\add_ln700_14_reg_1003[11]_i_16_n_0 ,\add_ln700_14_reg_1003[11]_i_17_n_0 ,\add_ln700_14_reg_1003[11]_i_18_n_0 }));
  FDRE \add_ln700_14_reg_1003_reg[12] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_14_fu_731_p2[12]),
        .Q(add_ln700_14_reg_1003[12]),
        .R(1'b0));
  FDRE \add_ln700_14_reg_1003_reg[13] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_14_fu_731_p2[13]),
        .Q(add_ln700_14_reg_1003[13]),
        .R(1'b0));
  FDRE \add_ln700_14_reg_1003_reg[14] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_14_fu_731_p2[14]),
        .Q(add_ln700_14_reg_1003[14]),
        .R(1'b0));
  FDRE \add_ln700_14_reg_1003_reg[15] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_14_fu_731_p2[15]),
        .Q(add_ln700_14_reg_1003[15]),
        .R(1'b0));
  CARRY4 \add_ln700_14_reg_1003_reg[15]_i_1 
       (.CI(\add_ln700_14_reg_1003_reg[11]_i_1_n_0 ),
        .CO({\add_ln700_14_reg_1003_reg[15]_i_1_n_0 ,\add_ln700_14_reg_1003_reg[15]_i_1_n_1 ,\add_ln700_14_reg_1003_reg[15]_i_1_n_2 ,\add_ln700_14_reg_1003_reg[15]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_14_reg_1003[15]_i_2_n_0 ,\add_ln700_14_reg_1003[15]_i_3_n_0 ,\add_ln700_14_reg_1003[15]_i_4_n_0 ,\add_ln700_14_reg_1003[15]_i_5_n_0 }),
        .O(add_ln700_14_fu_731_p2[15:12]),
        .S({\add_ln700_14_reg_1003[15]_i_6_n_0 ,\add_ln700_14_reg_1003[15]_i_7_n_0 ,\add_ln700_14_reg_1003[15]_i_8_n_0 ,\add_ln700_14_reg_1003[15]_i_9_n_0 }));
  CARRY4 \add_ln700_14_reg_1003_reg[15]_i_10 
       (.CI(\add_ln700_14_reg_1003_reg[11]_i_10_n_0 ),
        .CO({\add_ln700_14_reg_1003_reg[15]_i_10_n_0 ,\add_ln700_14_reg_1003_reg[15]_i_10_n_1 ,\add_ln700_14_reg_1003_reg[15]_i_10_n_2 ,\add_ln700_14_reg_1003_reg[15]_i_10_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_14_reg_1003[15]_i_11_n_0 ,\add_ln700_14_reg_1003[15]_i_12_n_0 ,\add_ln700_14_reg_1003[15]_i_13_n_0 ,\add_ln700_14_reg_1003[15]_i_14_n_0 }),
        .O({\add_ln700_14_reg_1003_reg[15]_i_10_n_4 ,\add_ln700_14_reg_1003_reg[15]_i_10_n_5 ,\add_ln700_14_reg_1003_reg[15]_i_10_n_6 ,\add_ln700_14_reg_1003_reg[15]_i_10_n_7 }),
        .S({\add_ln700_14_reg_1003[15]_i_15_n_0 ,\add_ln700_14_reg_1003[15]_i_16_n_0 ,\add_ln700_14_reg_1003[15]_i_17_n_0 ,\add_ln700_14_reg_1003[15]_i_18_n_0 }));
  FDRE \add_ln700_14_reg_1003_reg[16] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_14_fu_731_p2[16]),
        .Q(add_ln700_14_reg_1003[16]),
        .R(1'b0));
  FDRE \add_ln700_14_reg_1003_reg[17] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_14_fu_731_p2[17]),
        .Q(add_ln700_14_reg_1003[17]),
        .R(1'b0));
  FDRE \add_ln700_14_reg_1003_reg[18] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_14_fu_731_p2[18]),
        .Q(add_ln700_14_reg_1003[18]),
        .R(1'b0));
  FDRE \add_ln700_14_reg_1003_reg[19] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_14_fu_731_p2[19]),
        .Q(add_ln700_14_reg_1003[19]),
        .R(1'b0));
  CARRY4 \add_ln700_14_reg_1003_reg[19]_i_1 
       (.CI(\add_ln700_14_reg_1003_reg[15]_i_1_n_0 ),
        .CO({\add_ln700_14_reg_1003_reg[19]_i_1_n_0 ,\add_ln700_14_reg_1003_reg[19]_i_1_n_1 ,\add_ln700_14_reg_1003_reg[19]_i_1_n_2 ,\add_ln700_14_reg_1003_reg[19]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_14_reg_1003[19]_i_2_n_0 ,\add_ln700_14_reg_1003[19]_i_3_n_0 ,\add_ln700_14_reg_1003[19]_i_4_n_0 ,\add_ln700_14_reg_1003[19]_i_5_n_0 }),
        .O(add_ln700_14_fu_731_p2[19:16]),
        .S({\add_ln700_14_reg_1003[19]_i_6_n_0 ,\add_ln700_14_reg_1003[19]_i_7_n_0 ,\add_ln700_14_reg_1003[19]_i_8_n_0 ,\add_ln700_14_reg_1003[19]_i_9_n_0 }));
  CARRY4 \add_ln700_14_reg_1003_reg[19]_i_10 
       (.CI(\add_ln700_14_reg_1003_reg[15]_i_10_n_0 ),
        .CO({\add_ln700_14_reg_1003_reg[19]_i_10_n_0 ,\add_ln700_14_reg_1003_reg[19]_i_10_n_1 ,\add_ln700_14_reg_1003_reg[19]_i_10_n_2 ,\add_ln700_14_reg_1003_reg[19]_i_10_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_14_reg_1003[19]_i_11_n_0 ,\add_ln700_14_reg_1003[19]_i_12_n_0 ,\add_ln700_14_reg_1003[19]_i_13_n_0 ,\add_ln700_14_reg_1003[19]_i_14_n_0 }),
        .O({\add_ln700_14_reg_1003_reg[19]_i_10_n_4 ,\add_ln700_14_reg_1003_reg[19]_i_10_n_5 ,\add_ln700_14_reg_1003_reg[19]_i_10_n_6 ,\add_ln700_14_reg_1003_reg[19]_i_10_n_7 }),
        .S({\add_ln700_14_reg_1003[19]_i_15_n_0 ,\add_ln700_14_reg_1003[19]_i_16_n_0 ,\add_ln700_14_reg_1003[19]_i_17_n_0 ,\add_ln700_14_reg_1003[19]_i_18_n_0 }));
  FDRE \add_ln700_14_reg_1003_reg[1] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_14_fu_731_p2[1]),
        .Q(add_ln700_14_reg_1003[1]),
        .R(1'b0));
  FDRE \add_ln700_14_reg_1003_reg[20] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_14_fu_731_p2[20]),
        .Q(add_ln700_14_reg_1003[20]),
        .R(1'b0));
  FDRE \add_ln700_14_reg_1003_reg[21] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_14_fu_731_p2[21]),
        .Q(add_ln700_14_reg_1003[21]),
        .R(1'b0));
  FDRE \add_ln700_14_reg_1003_reg[22] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_14_fu_731_p2[22]),
        .Q(add_ln700_14_reg_1003[22]),
        .R(1'b0));
  FDRE \add_ln700_14_reg_1003_reg[23] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_14_fu_731_p2[23]),
        .Q(add_ln700_14_reg_1003[23]),
        .R(1'b0));
  CARRY4 \add_ln700_14_reg_1003_reg[23]_i_1 
       (.CI(\add_ln700_14_reg_1003_reg[19]_i_1_n_0 ),
        .CO({\add_ln700_14_reg_1003_reg[23]_i_1_n_0 ,\add_ln700_14_reg_1003_reg[23]_i_1_n_1 ,\add_ln700_14_reg_1003_reg[23]_i_1_n_2 ,\add_ln700_14_reg_1003_reg[23]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_14_reg_1003[23]_i_2_n_0 ,\add_ln700_14_reg_1003[23]_i_3_n_0 ,\add_ln700_14_reg_1003[23]_i_4_n_0 ,\add_ln700_14_reg_1003[23]_i_5_n_0 }),
        .O(add_ln700_14_fu_731_p2[23:20]),
        .S({\add_ln700_14_reg_1003[23]_i_6_n_0 ,\add_ln700_14_reg_1003[23]_i_7_n_0 ,\add_ln700_14_reg_1003[23]_i_8_n_0 ,\add_ln700_14_reg_1003[23]_i_9_n_0 }));
  CARRY4 \add_ln700_14_reg_1003_reg[23]_i_10 
       (.CI(\add_ln700_14_reg_1003_reg[19]_i_10_n_0 ),
        .CO({\add_ln700_14_reg_1003_reg[23]_i_10_n_0 ,\add_ln700_14_reg_1003_reg[23]_i_10_n_1 ,\add_ln700_14_reg_1003_reg[23]_i_10_n_2 ,\add_ln700_14_reg_1003_reg[23]_i_10_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_14_reg_1003[23]_i_11_n_0 ,\add_ln700_14_reg_1003[23]_i_12_n_0 ,\add_ln700_14_reg_1003[23]_i_13_n_0 ,\add_ln700_14_reg_1003[23]_i_14_n_0 }),
        .O({\add_ln700_14_reg_1003_reg[23]_i_10_n_4 ,\add_ln700_14_reg_1003_reg[23]_i_10_n_5 ,\add_ln700_14_reg_1003_reg[23]_i_10_n_6 ,\add_ln700_14_reg_1003_reg[23]_i_10_n_7 }),
        .S({\add_ln700_14_reg_1003[23]_i_15_n_0 ,\add_ln700_14_reg_1003[23]_i_16_n_0 ,\add_ln700_14_reg_1003[23]_i_17_n_0 ,\add_ln700_14_reg_1003[23]_i_18_n_0 }));
  FDRE \add_ln700_14_reg_1003_reg[24] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_14_fu_731_p2[24]),
        .Q(add_ln700_14_reg_1003[24]),
        .R(1'b0));
  FDRE \add_ln700_14_reg_1003_reg[25] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_14_fu_731_p2[25]),
        .Q(add_ln700_14_reg_1003[25]),
        .R(1'b0));
  FDRE \add_ln700_14_reg_1003_reg[26] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_14_fu_731_p2[26]),
        .Q(add_ln700_14_reg_1003[26]),
        .R(1'b0));
  FDRE \add_ln700_14_reg_1003_reg[27] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_14_fu_731_p2[27]),
        .Q(add_ln700_14_reg_1003[27]),
        .R(1'b0));
  CARRY4 \add_ln700_14_reg_1003_reg[27]_i_1 
       (.CI(\add_ln700_14_reg_1003_reg[23]_i_1_n_0 ),
        .CO({\add_ln700_14_reg_1003_reg[27]_i_1_n_0 ,\add_ln700_14_reg_1003_reg[27]_i_1_n_1 ,\add_ln700_14_reg_1003_reg[27]_i_1_n_2 ,\add_ln700_14_reg_1003_reg[27]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_14_reg_1003[27]_i_2_n_0 ,\add_ln700_14_reg_1003[27]_i_3_n_0 ,\add_ln700_14_reg_1003[27]_i_4_n_0 ,\add_ln700_14_reg_1003[27]_i_5_n_0 }),
        .O(add_ln700_14_fu_731_p2[27:24]),
        .S({\add_ln700_14_reg_1003[27]_i_6_n_0 ,\add_ln700_14_reg_1003[27]_i_7_n_0 ,\add_ln700_14_reg_1003[27]_i_8_n_0 ,\add_ln700_14_reg_1003[27]_i_9_n_0 }));
  CARRY4 \add_ln700_14_reg_1003_reg[27]_i_10 
       (.CI(\add_ln700_14_reg_1003_reg[23]_i_10_n_0 ),
        .CO({\add_ln700_14_reg_1003_reg[27]_i_10_n_0 ,\add_ln700_14_reg_1003_reg[27]_i_10_n_1 ,\add_ln700_14_reg_1003_reg[27]_i_10_n_2 ,\add_ln700_14_reg_1003_reg[27]_i_10_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_14_reg_1003[27]_i_11_n_0 ,\add_ln700_14_reg_1003[27]_i_12_n_0 ,\add_ln700_14_reg_1003[27]_i_13_n_0 ,\add_ln700_14_reg_1003[27]_i_14_n_0 }),
        .O({\add_ln700_14_reg_1003_reg[27]_i_10_n_4 ,\add_ln700_14_reg_1003_reg[27]_i_10_n_5 ,\add_ln700_14_reg_1003_reg[27]_i_10_n_6 ,\add_ln700_14_reg_1003_reg[27]_i_10_n_7 }),
        .S({\add_ln700_14_reg_1003[27]_i_15_n_0 ,\add_ln700_14_reg_1003[27]_i_16_n_0 ,\add_ln700_14_reg_1003[27]_i_17_n_0 ,\add_ln700_14_reg_1003[27]_i_18_n_0 }));
  FDRE \add_ln700_14_reg_1003_reg[28] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_14_fu_731_p2[28]),
        .Q(add_ln700_14_reg_1003[28]),
        .R(1'b0));
  FDRE \add_ln700_14_reg_1003_reg[29] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_14_fu_731_p2[29]),
        .Q(add_ln700_14_reg_1003[29]),
        .R(1'b0));
  FDRE \add_ln700_14_reg_1003_reg[2] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_14_fu_731_p2[2]),
        .Q(add_ln700_14_reg_1003[2]),
        .R(1'b0));
  FDRE \add_ln700_14_reg_1003_reg[30] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_14_fu_731_p2[30]),
        .Q(add_ln700_14_reg_1003[30]),
        .R(1'b0));
  FDRE \add_ln700_14_reg_1003_reg[31] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_14_fu_731_p2[31]),
        .Q(add_ln700_14_reg_1003[31]),
        .R(1'b0));
  CARRY4 \add_ln700_14_reg_1003_reg[31]_i_1 
       (.CI(\add_ln700_14_reg_1003_reg[27]_i_1_n_0 ),
        .CO({\NLW_add_ln700_14_reg_1003_reg[31]_i_1_CO_UNCONNECTED [3],\add_ln700_14_reg_1003_reg[31]_i_1_n_1 ,\add_ln700_14_reg_1003_reg[31]_i_1_n_2 ,\add_ln700_14_reg_1003_reg[31]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,\add_ln700_14_reg_1003[31]_i_2_n_0 ,\add_ln700_14_reg_1003[31]_i_3_n_0 ,\add_ln700_14_reg_1003[31]_i_4_n_0 }),
        .O(add_ln700_14_fu_731_p2[31:28]),
        .S({\add_ln700_14_reg_1003[31]_i_5_n_0 ,\add_ln700_14_reg_1003[31]_i_6_n_0 ,\add_ln700_14_reg_1003[31]_i_7_n_0 ,\add_ln700_14_reg_1003[31]_i_8_n_0 }));
  CARRY4 \add_ln700_14_reg_1003_reg[31]_i_10 
       (.CI(\add_ln700_14_reg_1003_reg[27]_i_10_n_0 ),
        .CO({\add_ln700_14_reg_1003_reg[31]_i_10_n_0 ,\add_ln700_14_reg_1003_reg[31]_i_10_n_1 ,\add_ln700_14_reg_1003_reg[31]_i_10_n_2 ,\add_ln700_14_reg_1003_reg[31]_i_10_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_14_reg_1003[31]_i_18_n_0 ,\add_ln700_14_reg_1003[31]_i_19_n_0 ,\add_ln700_14_reg_1003[31]_i_20_n_0 ,\add_ln700_14_reg_1003[31]_i_21_n_0 }),
        .O({\add_ln700_14_reg_1003_reg[31]_i_10_n_4 ,\add_ln700_14_reg_1003_reg[31]_i_10_n_5 ,\add_ln700_14_reg_1003_reg[31]_i_10_n_6 ,\add_ln700_14_reg_1003_reg[31]_i_10_n_7 }),
        .S({\add_ln700_14_reg_1003[31]_i_22_n_0 ,\add_ln700_14_reg_1003[31]_i_23_n_0 ,\add_ln700_14_reg_1003[31]_i_24_n_0 ,\add_ln700_14_reg_1003[31]_i_25_n_0 }));
  CARRY4 \add_ln700_14_reg_1003_reg[31]_i_9 
       (.CI(\add_ln700_14_reg_1003_reg[31]_i_10_n_0 ),
        .CO({\NLW_add_ln700_14_reg_1003_reg[31]_i_9_CO_UNCONNECTED [3],\add_ln700_14_reg_1003_reg[31]_i_9_n_1 ,\add_ln700_14_reg_1003_reg[31]_i_9_n_2 ,\add_ln700_14_reg_1003_reg[31]_i_9_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,\add_ln700_14_reg_1003[31]_i_11_n_0 ,\add_ln700_14_reg_1003[31]_i_12_n_0 ,\add_ln700_14_reg_1003[31]_i_13_n_0 }),
        .O({\add_ln700_14_reg_1003_reg[31]_i_9_n_4 ,\add_ln700_14_reg_1003_reg[31]_i_9_n_5 ,\add_ln700_14_reg_1003_reg[31]_i_9_n_6 ,\add_ln700_14_reg_1003_reg[31]_i_9_n_7 }),
        .S({\add_ln700_14_reg_1003[31]_i_14_n_0 ,\add_ln700_14_reg_1003[31]_i_15_n_0 ,\add_ln700_14_reg_1003[31]_i_16_n_0 ,\add_ln700_14_reg_1003[31]_i_17_n_0 }));
  FDRE \add_ln700_14_reg_1003_reg[3] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_14_fu_731_p2[3]),
        .Q(add_ln700_14_reg_1003[3]),
        .R(1'b0));
  CARRY4 \add_ln700_14_reg_1003_reg[3]_i_1 
       (.CI(1'b0),
        .CO({\add_ln700_14_reg_1003_reg[3]_i_1_n_0 ,\add_ln700_14_reg_1003_reg[3]_i_1_n_1 ,\add_ln700_14_reg_1003_reg[3]_i_1_n_2 ,\add_ln700_14_reg_1003_reg[3]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_14_reg_1003[3]_i_2_n_0 ,\add_ln700_14_reg_1003_reg[3]_i_3_n_5 ,\add_ln700_14_reg_1003_reg[3]_i_3_n_6 ,\add_ln700_14_reg_1003_reg[3]_i_3_n_7 }),
        .O(add_ln700_14_fu_731_p2[3:0]),
        .S({\add_ln700_14_reg_1003[3]_i_4_n_0 ,\add_ln700_14_reg_1003[3]_i_5_n_0 ,\add_ln700_14_reg_1003[3]_i_6_n_0 ,\add_ln700_14_reg_1003[3]_i_7_n_0 }));
  CARRY4 \add_ln700_14_reg_1003_reg[3]_i_3 
       (.CI(1'b0),
        .CO({\add_ln700_14_reg_1003_reg[3]_i_3_n_0 ,\add_ln700_14_reg_1003_reg[3]_i_3_n_1 ,\add_ln700_14_reg_1003_reg[3]_i_3_n_2 ,\add_ln700_14_reg_1003_reg[3]_i_3_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_14_reg_1003[3]_i_8_n_0 ,\add_ln700_14_reg_1003[3]_i_9_n_0 ,\add_ln700_14_reg_1003[3]_i_10_n_0 ,add_ln700_3_reg_953_reg_n_105}),
        .O({\add_ln700_14_reg_1003_reg[3]_i_3_n_4 ,\add_ln700_14_reg_1003_reg[3]_i_3_n_5 ,\add_ln700_14_reg_1003_reg[3]_i_3_n_6 ,\add_ln700_14_reg_1003_reg[3]_i_3_n_7 }),
        .S({\add_ln700_14_reg_1003[3]_i_11_n_0 ,\add_ln700_14_reg_1003[3]_i_12_n_0 ,\add_ln700_14_reg_1003[3]_i_13_n_0 ,\add_ln700_14_reg_1003[3]_i_14_n_0 }));
  FDRE \add_ln700_14_reg_1003_reg[4] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_14_fu_731_p2[4]),
        .Q(add_ln700_14_reg_1003[4]),
        .R(1'b0));
  FDRE \add_ln700_14_reg_1003_reg[5] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_14_fu_731_p2[5]),
        .Q(add_ln700_14_reg_1003[5]),
        .R(1'b0));
  FDRE \add_ln700_14_reg_1003_reg[6] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_14_fu_731_p2[6]),
        .Q(add_ln700_14_reg_1003[6]),
        .R(1'b0));
  FDRE \add_ln700_14_reg_1003_reg[7] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_14_fu_731_p2[7]),
        .Q(add_ln700_14_reg_1003[7]),
        .R(1'b0));
  CARRY4 \add_ln700_14_reg_1003_reg[7]_i_1 
       (.CI(\add_ln700_14_reg_1003_reg[3]_i_1_n_0 ),
        .CO({\add_ln700_14_reg_1003_reg[7]_i_1_n_0 ,\add_ln700_14_reg_1003_reg[7]_i_1_n_1 ,\add_ln700_14_reg_1003_reg[7]_i_1_n_2 ,\add_ln700_14_reg_1003_reg[7]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_14_reg_1003[7]_i_2_n_0 ,\add_ln700_14_reg_1003[7]_i_3_n_0 ,\add_ln700_14_reg_1003[7]_i_4_n_0 ,\add_ln700_14_reg_1003[7]_i_5_n_0 }),
        .O(add_ln700_14_fu_731_p2[7:4]),
        .S({\add_ln700_14_reg_1003[7]_i_6_n_0 ,\add_ln700_14_reg_1003[7]_i_7_n_0 ,\add_ln700_14_reg_1003[7]_i_8_n_0 ,\add_ln700_14_reg_1003[7]_i_9_n_0 }));
  FDRE \add_ln700_14_reg_1003_reg[8] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_14_fu_731_p2[8]),
        .Q(add_ln700_14_reg_1003[8]),
        .R(1'b0));
  FDRE \add_ln700_14_reg_1003_reg[9] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_14_fu_731_p2[9]),
        .Q(add_ln700_14_reg_1003[9]),
        .R(1'b0));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_17_reg_973[11]_i_10 
       (.I0(mul_ln700_19_reg_883_reg_n_95),
        .I1(mul_ln700_18_reg_878_reg_n_95),
        .I2(mul_ln700_16_reg_868_reg_n_95),
        .O(\add_ln700_17_reg_973[11]_i_10_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_17_reg_973[11]_i_11 
       (.I0(mul_ln700_19_reg_883_reg_n_96),
        .I1(mul_ln700_18_reg_878_reg_n_96),
        .I2(mul_ln700_16_reg_868_reg_n_96),
        .O(\add_ln700_17_reg_973[11]_i_11_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_17_reg_973[11]_i_12 
       (.I0(mul_ln700_19_reg_883_reg_n_97),
        .I1(mul_ln700_18_reg_878_reg_n_97),
        .I2(mul_ln700_16_reg_868_reg_n_97),
        .O(\add_ln700_17_reg_973[11]_i_12_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_17_reg_973[11]_i_13 
       (.I0(mul_ln700_19_reg_883_reg_n_98),
        .I1(mul_ln700_18_reg_878_reg_n_98),
        .I2(mul_ln700_16_reg_868_reg_n_98),
        .O(\add_ln700_17_reg_973[11]_i_13_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_17_reg_973[11]_i_2 
       (.I0(mul_ln700_17_reg_873_reg_n_95),
        .I1(\add_ln700_17_reg_973[11]_i_10_n_0 ),
        .I2(mul_ln700_19_reg_883_reg_n_96),
        .I3(mul_ln700_16_reg_868_reg_n_96),
        .I4(mul_ln700_18_reg_878_reg_n_96),
        .O(\add_ln700_17_reg_973[11]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_17_reg_973[11]_i_3 
       (.I0(mul_ln700_17_reg_873_reg_n_96),
        .I1(\add_ln700_17_reg_973[11]_i_11_n_0 ),
        .I2(mul_ln700_19_reg_883_reg_n_97),
        .I3(mul_ln700_16_reg_868_reg_n_97),
        .I4(mul_ln700_18_reg_878_reg_n_97),
        .O(\add_ln700_17_reg_973[11]_i_3_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_17_reg_973[11]_i_4 
       (.I0(mul_ln700_17_reg_873_reg_n_97),
        .I1(\add_ln700_17_reg_973[11]_i_12_n_0 ),
        .I2(mul_ln700_19_reg_883_reg_n_98),
        .I3(mul_ln700_16_reg_868_reg_n_98),
        .I4(mul_ln700_18_reg_878_reg_n_98),
        .O(\add_ln700_17_reg_973[11]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_17_reg_973[11]_i_5 
       (.I0(mul_ln700_17_reg_873_reg_n_98),
        .I1(\add_ln700_17_reg_973[11]_i_13_n_0 ),
        .I2(mul_ln700_19_reg_883_reg_n_99),
        .I3(mul_ln700_16_reg_868_reg_n_99),
        .I4(mul_ln700_18_reg_878_reg_n_99),
        .O(\add_ln700_17_reg_973[11]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_17_reg_973[11]_i_6 
       (.I0(\add_ln700_17_reg_973[11]_i_2_n_0 ),
        .I1(\add_ln700_17_reg_973[15]_i_13_n_0 ),
        .I2(mul_ln700_17_reg_873_reg_n_94),
        .I3(mul_ln700_18_reg_878_reg_n_95),
        .I4(mul_ln700_16_reg_868_reg_n_95),
        .I5(mul_ln700_19_reg_883_reg_n_95),
        .O(\add_ln700_17_reg_973[11]_i_6_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_17_reg_973[11]_i_7 
       (.I0(\add_ln700_17_reg_973[11]_i_3_n_0 ),
        .I1(\add_ln700_17_reg_973[11]_i_10_n_0 ),
        .I2(mul_ln700_17_reg_873_reg_n_95),
        .I3(mul_ln700_18_reg_878_reg_n_96),
        .I4(mul_ln700_16_reg_868_reg_n_96),
        .I5(mul_ln700_19_reg_883_reg_n_96),
        .O(\add_ln700_17_reg_973[11]_i_7_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_17_reg_973[11]_i_8 
       (.I0(\add_ln700_17_reg_973[11]_i_4_n_0 ),
        .I1(\add_ln700_17_reg_973[11]_i_11_n_0 ),
        .I2(mul_ln700_17_reg_873_reg_n_96),
        .I3(mul_ln700_18_reg_878_reg_n_97),
        .I4(mul_ln700_16_reg_868_reg_n_97),
        .I5(mul_ln700_19_reg_883_reg_n_97),
        .O(\add_ln700_17_reg_973[11]_i_8_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_17_reg_973[11]_i_9 
       (.I0(\add_ln700_17_reg_973[11]_i_5_n_0 ),
        .I1(\add_ln700_17_reg_973[11]_i_12_n_0 ),
        .I2(mul_ln700_17_reg_873_reg_n_97),
        .I3(mul_ln700_18_reg_878_reg_n_98),
        .I4(mul_ln700_16_reg_868_reg_n_98),
        .I5(mul_ln700_19_reg_883_reg_n_98),
        .O(\add_ln700_17_reg_973[11]_i_9_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_17_reg_973[15]_i_10 
       (.I0(mul_ln700_19_reg_883_reg_n_91),
        .I1(mul_ln700_18_reg_878_reg_n_91),
        .I2(mul_ln700_16_reg_868_reg_n_91),
        .O(\add_ln700_17_reg_973[15]_i_10_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_17_reg_973[15]_i_11 
       (.I0(mul_ln700_19_reg_883_reg_n_92),
        .I1(mul_ln700_18_reg_878_reg_n_92),
        .I2(mul_ln700_16_reg_868_reg_n_92),
        .O(\add_ln700_17_reg_973[15]_i_11_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_17_reg_973[15]_i_12 
       (.I0(mul_ln700_19_reg_883_reg_n_93),
        .I1(mul_ln700_18_reg_878_reg_n_93),
        .I2(mul_ln700_16_reg_868_reg_n_93),
        .O(\add_ln700_17_reg_973[15]_i_12_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_17_reg_973[15]_i_13 
       (.I0(mul_ln700_19_reg_883_reg_n_94),
        .I1(mul_ln700_18_reg_878_reg_n_94),
        .I2(mul_ln700_16_reg_868_reg_n_94),
        .O(\add_ln700_17_reg_973[15]_i_13_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_17_reg_973[15]_i_2 
       (.I0(mul_ln700_17_reg_873_reg_n_91),
        .I1(\add_ln700_17_reg_973[15]_i_10_n_0 ),
        .I2(mul_ln700_19_reg_883_reg_n_92),
        .I3(mul_ln700_16_reg_868_reg_n_92),
        .I4(mul_ln700_18_reg_878_reg_n_92),
        .O(\add_ln700_17_reg_973[15]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_17_reg_973[15]_i_3 
       (.I0(mul_ln700_17_reg_873_reg_n_92),
        .I1(\add_ln700_17_reg_973[15]_i_11_n_0 ),
        .I2(mul_ln700_19_reg_883_reg_n_93),
        .I3(mul_ln700_16_reg_868_reg_n_93),
        .I4(mul_ln700_18_reg_878_reg_n_93),
        .O(\add_ln700_17_reg_973[15]_i_3_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_17_reg_973[15]_i_4 
       (.I0(mul_ln700_17_reg_873_reg_n_93),
        .I1(\add_ln700_17_reg_973[15]_i_12_n_0 ),
        .I2(mul_ln700_19_reg_883_reg_n_94),
        .I3(mul_ln700_16_reg_868_reg_n_94),
        .I4(mul_ln700_18_reg_878_reg_n_94),
        .O(\add_ln700_17_reg_973[15]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_17_reg_973[15]_i_5 
       (.I0(mul_ln700_17_reg_873_reg_n_94),
        .I1(\add_ln700_17_reg_973[15]_i_13_n_0 ),
        .I2(mul_ln700_19_reg_883_reg_n_95),
        .I3(mul_ln700_16_reg_868_reg_n_95),
        .I4(mul_ln700_18_reg_878_reg_n_95),
        .O(\add_ln700_17_reg_973[15]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_17_reg_973[15]_i_6 
       (.I0(\add_ln700_17_reg_973[15]_i_2_n_0 ),
        .I1(\add_ln700_17_reg_973[19]_i_13_n_0 ),
        .I2(mul_ln700_17_reg_873_reg_n_90),
        .I3(mul_ln700_18_reg_878_reg_n_91),
        .I4(mul_ln700_16_reg_868_reg_n_91),
        .I5(mul_ln700_19_reg_883_reg_n_91),
        .O(\add_ln700_17_reg_973[15]_i_6_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_17_reg_973[15]_i_7 
       (.I0(\add_ln700_17_reg_973[15]_i_3_n_0 ),
        .I1(\add_ln700_17_reg_973[15]_i_10_n_0 ),
        .I2(mul_ln700_17_reg_873_reg_n_91),
        .I3(mul_ln700_18_reg_878_reg_n_92),
        .I4(mul_ln700_16_reg_868_reg_n_92),
        .I5(mul_ln700_19_reg_883_reg_n_92),
        .O(\add_ln700_17_reg_973[15]_i_7_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_17_reg_973[15]_i_8 
       (.I0(\add_ln700_17_reg_973[15]_i_4_n_0 ),
        .I1(\add_ln700_17_reg_973[15]_i_11_n_0 ),
        .I2(mul_ln700_17_reg_873_reg_n_92),
        .I3(mul_ln700_18_reg_878_reg_n_93),
        .I4(mul_ln700_16_reg_868_reg_n_93),
        .I5(mul_ln700_19_reg_883_reg_n_93),
        .O(\add_ln700_17_reg_973[15]_i_8_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_17_reg_973[15]_i_9 
       (.I0(\add_ln700_17_reg_973[15]_i_5_n_0 ),
        .I1(\add_ln700_17_reg_973[15]_i_12_n_0 ),
        .I2(mul_ln700_17_reg_873_reg_n_93),
        .I3(mul_ln700_18_reg_878_reg_n_94),
        .I4(mul_ln700_16_reg_868_reg_n_94),
        .I5(mul_ln700_19_reg_883_reg_n_94),
        .O(\add_ln700_17_reg_973[15]_i_9_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_17_reg_973[19]_i_10 
       (.I0(mul_ln700_19_reg_883_reg_n_87),
        .I1(mul_ln700_18_reg_878_reg_n_87),
        .I2(mul_ln700_16_reg_868_reg_n_87),
        .O(\add_ln700_17_reg_973[19]_i_10_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_17_reg_973[19]_i_11 
       (.I0(mul_ln700_19_reg_883_reg_n_88),
        .I1(mul_ln700_18_reg_878_reg_n_88),
        .I2(mul_ln700_16_reg_868_reg_n_88),
        .O(\add_ln700_17_reg_973[19]_i_11_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_17_reg_973[19]_i_12 
       (.I0(mul_ln700_19_reg_883_reg_n_89),
        .I1(mul_ln700_18_reg_878_reg_n_89),
        .I2(mul_ln700_16_reg_868_reg_n_89),
        .O(\add_ln700_17_reg_973[19]_i_12_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_17_reg_973[19]_i_13 
       (.I0(mul_ln700_19_reg_883_reg_n_90),
        .I1(mul_ln700_18_reg_878_reg_n_90),
        .I2(mul_ln700_16_reg_868_reg_n_90),
        .O(\add_ln700_17_reg_973[19]_i_13_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_17_reg_973[19]_i_2 
       (.I0(mul_ln700_17_reg_873_reg_n_87),
        .I1(\add_ln700_17_reg_973[19]_i_10_n_0 ),
        .I2(mul_ln700_19_reg_883_reg_n_88),
        .I3(mul_ln700_16_reg_868_reg_n_88),
        .I4(mul_ln700_18_reg_878_reg_n_88),
        .O(\add_ln700_17_reg_973[19]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_17_reg_973[19]_i_3 
       (.I0(mul_ln700_17_reg_873_reg_n_88),
        .I1(\add_ln700_17_reg_973[19]_i_11_n_0 ),
        .I2(mul_ln700_19_reg_883_reg_n_89),
        .I3(mul_ln700_16_reg_868_reg_n_89),
        .I4(mul_ln700_18_reg_878_reg_n_89),
        .O(\add_ln700_17_reg_973[19]_i_3_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_17_reg_973[19]_i_4 
       (.I0(mul_ln700_17_reg_873_reg_n_89),
        .I1(\add_ln700_17_reg_973[19]_i_12_n_0 ),
        .I2(mul_ln700_19_reg_883_reg_n_90),
        .I3(mul_ln700_16_reg_868_reg_n_90),
        .I4(mul_ln700_18_reg_878_reg_n_90),
        .O(\add_ln700_17_reg_973[19]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_17_reg_973[19]_i_5 
       (.I0(mul_ln700_17_reg_873_reg_n_90),
        .I1(\add_ln700_17_reg_973[19]_i_13_n_0 ),
        .I2(mul_ln700_19_reg_883_reg_n_91),
        .I3(mul_ln700_16_reg_868_reg_n_91),
        .I4(mul_ln700_18_reg_878_reg_n_91),
        .O(\add_ln700_17_reg_973[19]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_17_reg_973[19]_i_6 
       (.I0(\add_ln700_17_reg_973[19]_i_2_n_0 ),
        .I1(\add_ln700_17_reg_973[23]_i_13_n_0 ),
        .I2(mul_ln700_17_reg_873_reg_n_86),
        .I3(mul_ln700_18_reg_878_reg_n_87),
        .I4(mul_ln700_16_reg_868_reg_n_87),
        .I5(mul_ln700_19_reg_883_reg_n_87),
        .O(\add_ln700_17_reg_973[19]_i_6_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_17_reg_973[19]_i_7 
       (.I0(\add_ln700_17_reg_973[19]_i_3_n_0 ),
        .I1(\add_ln700_17_reg_973[19]_i_10_n_0 ),
        .I2(mul_ln700_17_reg_873_reg_n_87),
        .I3(mul_ln700_18_reg_878_reg_n_88),
        .I4(mul_ln700_16_reg_868_reg_n_88),
        .I5(mul_ln700_19_reg_883_reg_n_88),
        .O(\add_ln700_17_reg_973[19]_i_7_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_17_reg_973[19]_i_8 
       (.I0(\add_ln700_17_reg_973[19]_i_4_n_0 ),
        .I1(\add_ln700_17_reg_973[19]_i_11_n_0 ),
        .I2(mul_ln700_17_reg_873_reg_n_88),
        .I3(mul_ln700_18_reg_878_reg_n_89),
        .I4(mul_ln700_16_reg_868_reg_n_89),
        .I5(mul_ln700_19_reg_883_reg_n_89),
        .O(\add_ln700_17_reg_973[19]_i_8_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_17_reg_973[19]_i_9 
       (.I0(\add_ln700_17_reg_973[19]_i_5_n_0 ),
        .I1(\add_ln700_17_reg_973[19]_i_12_n_0 ),
        .I2(mul_ln700_17_reg_873_reg_n_89),
        .I3(mul_ln700_18_reg_878_reg_n_90),
        .I4(mul_ln700_16_reg_868_reg_n_90),
        .I5(mul_ln700_19_reg_883_reg_n_90),
        .O(\add_ln700_17_reg_973[19]_i_9_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_17_reg_973[23]_i_10 
       (.I0(mul_ln700_19_reg_883_reg_n_83),
        .I1(mul_ln700_18_reg_878_reg_n_83),
        .I2(mul_ln700_16_reg_868_reg_n_83),
        .O(\add_ln700_17_reg_973[23]_i_10_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_17_reg_973[23]_i_11 
       (.I0(mul_ln700_19_reg_883_reg_n_84),
        .I1(mul_ln700_18_reg_878_reg_n_84),
        .I2(mul_ln700_16_reg_868_reg_n_84),
        .O(\add_ln700_17_reg_973[23]_i_11_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_17_reg_973[23]_i_12 
       (.I0(mul_ln700_19_reg_883_reg_n_85),
        .I1(mul_ln700_18_reg_878_reg_n_85),
        .I2(mul_ln700_16_reg_868_reg_n_85),
        .O(\add_ln700_17_reg_973[23]_i_12_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_17_reg_973[23]_i_13 
       (.I0(mul_ln700_19_reg_883_reg_n_86),
        .I1(mul_ln700_18_reg_878_reg_n_86),
        .I2(mul_ln700_16_reg_868_reg_n_86),
        .O(\add_ln700_17_reg_973[23]_i_13_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_17_reg_973[23]_i_2 
       (.I0(mul_ln700_17_reg_873_reg_n_83),
        .I1(\add_ln700_17_reg_973[23]_i_10_n_0 ),
        .I2(mul_ln700_19_reg_883_reg_n_84),
        .I3(mul_ln700_16_reg_868_reg_n_84),
        .I4(mul_ln700_18_reg_878_reg_n_84),
        .O(\add_ln700_17_reg_973[23]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_17_reg_973[23]_i_3 
       (.I0(mul_ln700_17_reg_873_reg_n_84),
        .I1(\add_ln700_17_reg_973[23]_i_11_n_0 ),
        .I2(mul_ln700_19_reg_883_reg_n_85),
        .I3(mul_ln700_16_reg_868_reg_n_85),
        .I4(mul_ln700_18_reg_878_reg_n_85),
        .O(\add_ln700_17_reg_973[23]_i_3_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_17_reg_973[23]_i_4 
       (.I0(mul_ln700_17_reg_873_reg_n_85),
        .I1(\add_ln700_17_reg_973[23]_i_12_n_0 ),
        .I2(mul_ln700_19_reg_883_reg_n_86),
        .I3(mul_ln700_16_reg_868_reg_n_86),
        .I4(mul_ln700_18_reg_878_reg_n_86),
        .O(\add_ln700_17_reg_973[23]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_17_reg_973[23]_i_5 
       (.I0(mul_ln700_17_reg_873_reg_n_86),
        .I1(\add_ln700_17_reg_973[23]_i_13_n_0 ),
        .I2(mul_ln700_19_reg_883_reg_n_87),
        .I3(mul_ln700_16_reg_868_reg_n_87),
        .I4(mul_ln700_18_reg_878_reg_n_87),
        .O(\add_ln700_17_reg_973[23]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_17_reg_973[23]_i_6 
       (.I0(\add_ln700_17_reg_973[23]_i_2_n_0 ),
        .I1(\add_ln700_17_reg_973[27]_i_13_n_0 ),
        .I2(mul_ln700_17_reg_873_reg_n_82),
        .I3(mul_ln700_18_reg_878_reg_n_83),
        .I4(mul_ln700_16_reg_868_reg_n_83),
        .I5(mul_ln700_19_reg_883_reg_n_83),
        .O(\add_ln700_17_reg_973[23]_i_6_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_17_reg_973[23]_i_7 
       (.I0(\add_ln700_17_reg_973[23]_i_3_n_0 ),
        .I1(\add_ln700_17_reg_973[23]_i_10_n_0 ),
        .I2(mul_ln700_17_reg_873_reg_n_83),
        .I3(mul_ln700_18_reg_878_reg_n_84),
        .I4(mul_ln700_16_reg_868_reg_n_84),
        .I5(mul_ln700_19_reg_883_reg_n_84),
        .O(\add_ln700_17_reg_973[23]_i_7_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_17_reg_973[23]_i_8 
       (.I0(\add_ln700_17_reg_973[23]_i_4_n_0 ),
        .I1(\add_ln700_17_reg_973[23]_i_11_n_0 ),
        .I2(mul_ln700_17_reg_873_reg_n_84),
        .I3(mul_ln700_18_reg_878_reg_n_85),
        .I4(mul_ln700_16_reg_868_reg_n_85),
        .I5(mul_ln700_19_reg_883_reg_n_85),
        .O(\add_ln700_17_reg_973[23]_i_8_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_17_reg_973[23]_i_9 
       (.I0(\add_ln700_17_reg_973[23]_i_5_n_0 ),
        .I1(\add_ln700_17_reg_973[23]_i_12_n_0 ),
        .I2(mul_ln700_17_reg_873_reg_n_85),
        .I3(mul_ln700_18_reg_878_reg_n_86),
        .I4(mul_ln700_16_reg_868_reg_n_86),
        .I5(mul_ln700_19_reg_883_reg_n_86),
        .O(\add_ln700_17_reg_973[23]_i_9_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_17_reg_973[27]_i_10 
       (.I0(mul_ln700_19_reg_883_reg_n_79),
        .I1(mul_ln700_18_reg_878_reg_n_79),
        .I2(mul_ln700_16_reg_868_reg_n_79),
        .O(\add_ln700_17_reg_973[27]_i_10_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_17_reg_973[27]_i_11 
       (.I0(mul_ln700_19_reg_883_reg_n_80),
        .I1(mul_ln700_18_reg_878_reg_n_80),
        .I2(mul_ln700_16_reg_868_reg_n_80),
        .O(\add_ln700_17_reg_973[27]_i_11_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_17_reg_973[27]_i_12 
       (.I0(mul_ln700_19_reg_883_reg_n_81),
        .I1(mul_ln700_18_reg_878_reg_n_81),
        .I2(mul_ln700_16_reg_868_reg_n_81),
        .O(\add_ln700_17_reg_973[27]_i_12_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_17_reg_973[27]_i_13 
       (.I0(mul_ln700_19_reg_883_reg_n_82),
        .I1(mul_ln700_18_reg_878_reg_n_82),
        .I2(mul_ln700_16_reg_868_reg_n_82),
        .O(\add_ln700_17_reg_973[27]_i_13_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_17_reg_973[27]_i_2 
       (.I0(mul_ln700_17_reg_873_reg_n_79),
        .I1(\add_ln700_17_reg_973[27]_i_10_n_0 ),
        .I2(mul_ln700_19_reg_883_reg_n_80),
        .I3(mul_ln700_16_reg_868_reg_n_80),
        .I4(mul_ln700_18_reg_878_reg_n_80),
        .O(\add_ln700_17_reg_973[27]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_17_reg_973[27]_i_3 
       (.I0(mul_ln700_17_reg_873_reg_n_80),
        .I1(\add_ln700_17_reg_973[27]_i_11_n_0 ),
        .I2(mul_ln700_19_reg_883_reg_n_81),
        .I3(mul_ln700_16_reg_868_reg_n_81),
        .I4(mul_ln700_18_reg_878_reg_n_81),
        .O(\add_ln700_17_reg_973[27]_i_3_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_17_reg_973[27]_i_4 
       (.I0(mul_ln700_17_reg_873_reg_n_81),
        .I1(\add_ln700_17_reg_973[27]_i_12_n_0 ),
        .I2(mul_ln700_19_reg_883_reg_n_82),
        .I3(mul_ln700_16_reg_868_reg_n_82),
        .I4(mul_ln700_18_reg_878_reg_n_82),
        .O(\add_ln700_17_reg_973[27]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_17_reg_973[27]_i_5 
       (.I0(mul_ln700_17_reg_873_reg_n_82),
        .I1(\add_ln700_17_reg_973[27]_i_13_n_0 ),
        .I2(mul_ln700_19_reg_883_reg_n_83),
        .I3(mul_ln700_16_reg_868_reg_n_83),
        .I4(mul_ln700_18_reg_878_reg_n_83),
        .O(\add_ln700_17_reg_973[27]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_17_reg_973[27]_i_6 
       (.I0(\add_ln700_17_reg_973[27]_i_2_n_0 ),
        .I1(\add_ln700_17_reg_973[31]_i_10_n_0 ),
        .I2(mul_ln700_17_reg_873_reg_n_78),
        .I3(mul_ln700_18_reg_878_reg_n_79),
        .I4(mul_ln700_16_reg_868_reg_n_79),
        .I5(mul_ln700_19_reg_883_reg_n_79),
        .O(\add_ln700_17_reg_973[27]_i_6_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_17_reg_973[27]_i_7 
       (.I0(\add_ln700_17_reg_973[27]_i_3_n_0 ),
        .I1(\add_ln700_17_reg_973[27]_i_10_n_0 ),
        .I2(mul_ln700_17_reg_873_reg_n_79),
        .I3(mul_ln700_18_reg_878_reg_n_80),
        .I4(mul_ln700_16_reg_868_reg_n_80),
        .I5(mul_ln700_19_reg_883_reg_n_80),
        .O(\add_ln700_17_reg_973[27]_i_7_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_17_reg_973[27]_i_8 
       (.I0(\add_ln700_17_reg_973[27]_i_4_n_0 ),
        .I1(\add_ln700_17_reg_973[27]_i_11_n_0 ),
        .I2(mul_ln700_17_reg_873_reg_n_80),
        .I3(mul_ln700_18_reg_878_reg_n_81),
        .I4(mul_ln700_16_reg_868_reg_n_81),
        .I5(mul_ln700_19_reg_883_reg_n_81),
        .O(\add_ln700_17_reg_973[27]_i_8_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_17_reg_973[27]_i_9 
       (.I0(\add_ln700_17_reg_973[27]_i_5_n_0 ),
        .I1(\add_ln700_17_reg_973[27]_i_12_n_0 ),
        .I2(mul_ln700_17_reg_873_reg_n_81),
        .I3(mul_ln700_18_reg_878_reg_n_82),
        .I4(mul_ln700_16_reg_868_reg_n_82),
        .I5(mul_ln700_19_reg_883_reg_n_82),
        .O(\add_ln700_17_reg_973[27]_i_9_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair17" *) 
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_17_reg_973[31]_i_10 
       (.I0(mul_ln700_19_reg_883_reg_n_78),
        .I1(mul_ln700_18_reg_878_reg_n_78),
        .I2(mul_ln700_16_reg_868_reg_n_78),
        .O(\add_ln700_17_reg_973[31]_i_10_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair20" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_17_reg_973[31]_i_11 
       (.I0(mul_ln700_18_reg_878_reg_n_77),
        .I1(mul_ln700_16_reg_868_reg_n_77),
        .I2(mul_ln700_19_reg_883_reg_n_77),
        .O(\add_ln700_17_reg_973[31]_i_11_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair17" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_17_reg_973[31]_i_12 
       (.I0(mul_ln700_18_reg_878_reg_n_78),
        .I1(mul_ln700_16_reg_868_reg_n_78),
        .I2(mul_ln700_19_reg_883_reg_n_78),
        .O(\add_ln700_17_reg_973[31]_i_12_n_0 ));
  LUT5 #(
    .INIT(32'h77717111)) 
    \add_ln700_17_reg_973[31]_i_2 
       (.I0(mul_ln700_17_reg_873_reg_n_76),
        .I1(\add_ln700_17_reg_973[31]_i_8_n_0 ),
        .I2(mul_ln700_19_reg_883_reg_n_77),
        .I3(mul_ln700_16_reg_868_reg_n_77),
        .I4(mul_ln700_18_reg_878_reg_n_77),
        .O(\add_ln700_17_reg_973[31]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_17_reg_973[31]_i_3 
       (.I0(mul_ln700_17_reg_873_reg_n_77),
        .I1(\add_ln700_17_reg_973[31]_i_9_n_0 ),
        .I2(mul_ln700_19_reg_883_reg_n_78),
        .I3(mul_ln700_16_reg_868_reg_n_78),
        .I4(mul_ln700_18_reg_878_reg_n_78),
        .O(\add_ln700_17_reg_973[31]_i_3_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_17_reg_973[31]_i_4 
       (.I0(mul_ln700_17_reg_873_reg_n_78),
        .I1(\add_ln700_17_reg_973[31]_i_10_n_0 ),
        .I2(mul_ln700_19_reg_883_reg_n_79),
        .I3(mul_ln700_16_reg_868_reg_n_79),
        .I4(mul_ln700_18_reg_878_reg_n_79),
        .O(\add_ln700_17_reg_973[31]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'h2BBDBDD4)) 
    \add_ln700_17_reg_973[31]_i_5 
       (.I0(\add_ln700_17_reg_973[31]_i_11_n_0 ),
        .I1(mul_ln700_17_reg_873_reg_n_76),
        .I2(mul_ln700_19_reg_883_reg_n_76),
        .I3(mul_ln700_16_reg_868_reg_n_76),
        .I4(mul_ln700_18_reg_878_reg_n_76),
        .O(\add_ln700_17_reg_973[31]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'h17E8E817E81717E8)) 
    \add_ln700_17_reg_973[31]_i_6 
       (.I0(\add_ln700_17_reg_973[31]_i_12_n_0 ),
        .I1(\add_ln700_17_reg_973[31]_i_9_n_0 ),
        .I2(mul_ln700_17_reg_873_reg_n_77),
        .I3(\add_ln700_17_reg_973[31]_i_8_n_0 ),
        .I4(mul_ln700_17_reg_873_reg_n_76),
        .I5(\add_ln700_17_reg_973[31]_i_11_n_0 ),
        .O(\add_ln700_17_reg_973[31]_i_6_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_17_reg_973[31]_i_7 
       (.I0(\add_ln700_17_reg_973[31]_i_4_n_0 ),
        .I1(\add_ln700_17_reg_973[31]_i_9_n_0 ),
        .I2(mul_ln700_17_reg_873_reg_n_77),
        .I3(mul_ln700_18_reg_878_reg_n_78),
        .I4(mul_ln700_16_reg_868_reg_n_78),
        .I5(mul_ln700_19_reg_883_reg_n_78),
        .O(\add_ln700_17_reg_973[31]_i_7_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_17_reg_973[31]_i_8 
       (.I0(mul_ln700_19_reg_883_reg_n_76),
        .I1(mul_ln700_18_reg_878_reg_n_76),
        .I2(mul_ln700_16_reg_868_reg_n_76),
        .O(\add_ln700_17_reg_973[31]_i_8_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair20" *) 
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_17_reg_973[31]_i_9 
       (.I0(mul_ln700_19_reg_883_reg_n_77),
        .I1(mul_ln700_18_reg_878_reg_n_77),
        .I2(mul_ln700_16_reg_868_reg_n_77),
        .O(\add_ln700_17_reg_973[31]_i_9_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_17_reg_973[3]_i_2 
       (.I0(mul_ln700_17_reg_873_reg_n_103),
        .I1(\add_ln700_17_reg_973[3]_i_9_n_0 ),
        .I2(mul_ln700_19_reg_883_reg_n_104),
        .I3(mul_ln700_16_reg_868_reg_n_104),
        .I4(mul_ln700_18_reg_878_reg_n_104),
        .O(\add_ln700_17_reg_973[3]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hE81717E8)) 
    \add_ln700_17_reg_973[3]_i_3 
       (.I0(mul_ln700_19_reg_883_reg_n_104),
        .I1(mul_ln700_16_reg_868_reg_n_104),
        .I2(mul_ln700_18_reg_878_reg_n_104),
        .I3(mul_ln700_17_reg_873_reg_n_103),
        .I4(\add_ln700_17_reg_973[3]_i_9_n_0 ),
        .O(\add_ln700_17_reg_973[3]_i_3_n_0 ));
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_17_reg_973[3]_i_4 
       (.I0(mul_ln700_16_reg_868_reg_n_104),
        .I1(mul_ln700_18_reg_878_reg_n_104),
        .I2(mul_ln700_19_reg_883_reg_n_104),
        .I3(mul_ln700_17_reg_873_reg_n_104),
        .O(\add_ln700_17_reg_973[3]_i_4_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_17_reg_973[3]_i_5 
       (.I0(\add_ln700_17_reg_973[3]_i_2_n_0 ),
        .I1(\add_ln700_17_reg_973[7]_i_13_n_0 ),
        .I2(mul_ln700_17_reg_873_reg_n_102),
        .I3(mul_ln700_18_reg_878_reg_n_103),
        .I4(mul_ln700_16_reg_868_reg_n_103),
        .I5(mul_ln700_19_reg_883_reg_n_103),
        .O(\add_ln700_17_reg_973[3]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'h6999999699969666)) 
    \add_ln700_17_reg_973[3]_i_6 
       (.I0(\add_ln700_17_reg_973[3]_i_9_n_0 ),
        .I1(mul_ln700_17_reg_873_reg_n_103),
        .I2(mul_ln700_19_reg_883_reg_n_104),
        .I3(mul_ln700_18_reg_878_reg_n_104),
        .I4(mul_ln700_16_reg_868_reg_n_104),
        .I5(mul_ln700_17_reg_873_reg_n_104),
        .O(\add_ln700_17_reg_973[3]_i_6_n_0 ));
  LUT4 #(
    .INIT(16'h566A)) 
    \add_ln700_17_reg_973[3]_i_7 
       (.I0(\add_ln700_17_reg_973[3]_i_4_n_0 ),
        .I1(mul_ln700_19_reg_883_reg_n_105),
        .I2(mul_ln700_16_reg_868_reg_n_105),
        .I3(mul_ln700_18_reg_878_reg_n_105),
        .O(\add_ln700_17_reg_973[3]_i_7_n_0 ));
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_17_reg_973[3]_i_8 
       (.I0(mul_ln700_16_reg_868_reg_n_105),
        .I1(mul_ln700_18_reg_878_reg_n_105),
        .I2(mul_ln700_19_reg_883_reg_n_105),
        .I3(mul_ln700_17_reg_873_reg_n_105),
        .O(\add_ln700_17_reg_973[3]_i_8_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_17_reg_973[3]_i_9 
       (.I0(mul_ln700_19_reg_883_reg_n_103),
        .I1(mul_ln700_18_reg_878_reg_n_103),
        .I2(mul_ln700_16_reg_868_reg_n_103),
        .O(\add_ln700_17_reg_973[3]_i_9_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_17_reg_973[7]_i_10 
       (.I0(mul_ln700_19_reg_883_reg_n_99),
        .I1(mul_ln700_18_reg_878_reg_n_99),
        .I2(mul_ln700_16_reg_868_reg_n_99),
        .O(\add_ln700_17_reg_973[7]_i_10_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_17_reg_973[7]_i_11 
       (.I0(mul_ln700_19_reg_883_reg_n_100),
        .I1(mul_ln700_18_reg_878_reg_n_100),
        .I2(mul_ln700_16_reg_868_reg_n_100),
        .O(\add_ln700_17_reg_973[7]_i_11_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_17_reg_973[7]_i_12 
       (.I0(mul_ln700_19_reg_883_reg_n_101),
        .I1(mul_ln700_18_reg_878_reg_n_101),
        .I2(mul_ln700_16_reg_868_reg_n_101),
        .O(\add_ln700_17_reg_973[7]_i_12_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_17_reg_973[7]_i_13 
       (.I0(mul_ln700_19_reg_883_reg_n_102),
        .I1(mul_ln700_18_reg_878_reg_n_102),
        .I2(mul_ln700_16_reg_868_reg_n_102),
        .O(\add_ln700_17_reg_973[7]_i_13_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_17_reg_973[7]_i_2 
       (.I0(mul_ln700_17_reg_873_reg_n_99),
        .I1(\add_ln700_17_reg_973[7]_i_10_n_0 ),
        .I2(mul_ln700_19_reg_883_reg_n_100),
        .I3(mul_ln700_16_reg_868_reg_n_100),
        .I4(mul_ln700_18_reg_878_reg_n_100),
        .O(\add_ln700_17_reg_973[7]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_17_reg_973[7]_i_3 
       (.I0(mul_ln700_17_reg_873_reg_n_100),
        .I1(\add_ln700_17_reg_973[7]_i_11_n_0 ),
        .I2(mul_ln700_19_reg_883_reg_n_101),
        .I3(mul_ln700_16_reg_868_reg_n_101),
        .I4(mul_ln700_18_reg_878_reg_n_101),
        .O(\add_ln700_17_reg_973[7]_i_3_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_17_reg_973[7]_i_4 
       (.I0(mul_ln700_17_reg_873_reg_n_101),
        .I1(\add_ln700_17_reg_973[7]_i_12_n_0 ),
        .I2(mul_ln700_19_reg_883_reg_n_102),
        .I3(mul_ln700_16_reg_868_reg_n_102),
        .I4(mul_ln700_18_reg_878_reg_n_102),
        .O(\add_ln700_17_reg_973[7]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_17_reg_973[7]_i_5 
       (.I0(mul_ln700_17_reg_873_reg_n_102),
        .I1(\add_ln700_17_reg_973[7]_i_13_n_0 ),
        .I2(mul_ln700_19_reg_883_reg_n_103),
        .I3(mul_ln700_16_reg_868_reg_n_103),
        .I4(mul_ln700_18_reg_878_reg_n_103),
        .O(\add_ln700_17_reg_973[7]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_17_reg_973[7]_i_6 
       (.I0(\add_ln700_17_reg_973[7]_i_2_n_0 ),
        .I1(\add_ln700_17_reg_973[11]_i_13_n_0 ),
        .I2(mul_ln700_17_reg_873_reg_n_98),
        .I3(mul_ln700_18_reg_878_reg_n_99),
        .I4(mul_ln700_16_reg_868_reg_n_99),
        .I5(mul_ln700_19_reg_883_reg_n_99),
        .O(\add_ln700_17_reg_973[7]_i_6_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_17_reg_973[7]_i_7 
       (.I0(\add_ln700_17_reg_973[7]_i_3_n_0 ),
        .I1(\add_ln700_17_reg_973[7]_i_10_n_0 ),
        .I2(mul_ln700_17_reg_873_reg_n_99),
        .I3(mul_ln700_18_reg_878_reg_n_100),
        .I4(mul_ln700_16_reg_868_reg_n_100),
        .I5(mul_ln700_19_reg_883_reg_n_100),
        .O(\add_ln700_17_reg_973[7]_i_7_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_17_reg_973[7]_i_8 
       (.I0(\add_ln700_17_reg_973[7]_i_4_n_0 ),
        .I1(\add_ln700_17_reg_973[7]_i_11_n_0 ),
        .I2(mul_ln700_17_reg_873_reg_n_100),
        .I3(mul_ln700_18_reg_878_reg_n_101),
        .I4(mul_ln700_16_reg_868_reg_n_101),
        .I5(mul_ln700_19_reg_883_reg_n_101),
        .O(\add_ln700_17_reg_973[7]_i_8_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_17_reg_973[7]_i_9 
       (.I0(\add_ln700_17_reg_973[7]_i_5_n_0 ),
        .I1(\add_ln700_17_reg_973[7]_i_12_n_0 ),
        .I2(mul_ln700_17_reg_873_reg_n_101),
        .I3(mul_ln700_18_reg_878_reg_n_102),
        .I4(mul_ln700_16_reg_868_reg_n_102),
        .I5(mul_ln700_19_reg_883_reg_n_102),
        .O(\add_ln700_17_reg_973[7]_i_9_n_0 ));
  FDRE \add_ln700_17_reg_973_reg[0] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_17_fu_686_p2[0]),
        .Q(add_ln700_17_reg_973[0]),
        .R(1'b0));
  FDRE \add_ln700_17_reg_973_reg[10] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_17_fu_686_p2[10]),
        .Q(add_ln700_17_reg_973[10]),
        .R(1'b0));
  FDRE \add_ln700_17_reg_973_reg[11] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_17_fu_686_p2[11]),
        .Q(add_ln700_17_reg_973[11]),
        .R(1'b0));
  CARRY4 \add_ln700_17_reg_973_reg[11]_i_1 
       (.CI(\add_ln700_17_reg_973_reg[7]_i_1_n_0 ),
        .CO({\add_ln700_17_reg_973_reg[11]_i_1_n_0 ,\add_ln700_17_reg_973_reg[11]_i_1_n_1 ,\add_ln700_17_reg_973_reg[11]_i_1_n_2 ,\add_ln700_17_reg_973_reg[11]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_17_reg_973[11]_i_2_n_0 ,\add_ln700_17_reg_973[11]_i_3_n_0 ,\add_ln700_17_reg_973[11]_i_4_n_0 ,\add_ln700_17_reg_973[11]_i_5_n_0 }),
        .O(add_ln700_17_fu_686_p2[11:8]),
        .S({\add_ln700_17_reg_973[11]_i_6_n_0 ,\add_ln700_17_reg_973[11]_i_7_n_0 ,\add_ln700_17_reg_973[11]_i_8_n_0 ,\add_ln700_17_reg_973[11]_i_9_n_0 }));
  FDRE \add_ln700_17_reg_973_reg[12] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_17_fu_686_p2[12]),
        .Q(add_ln700_17_reg_973[12]),
        .R(1'b0));
  FDRE \add_ln700_17_reg_973_reg[13] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_17_fu_686_p2[13]),
        .Q(add_ln700_17_reg_973[13]),
        .R(1'b0));
  FDRE \add_ln700_17_reg_973_reg[14] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_17_fu_686_p2[14]),
        .Q(add_ln700_17_reg_973[14]),
        .R(1'b0));
  FDRE \add_ln700_17_reg_973_reg[15] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_17_fu_686_p2[15]),
        .Q(add_ln700_17_reg_973[15]),
        .R(1'b0));
  CARRY4 \add_ln700_17_reg_973_reg[15]_i_1 
       (.CI(\add_ln700_17_reg_973_reg[11]_i_1_n_0 ),
        .CO({\add_ln700_17_reg_973_reg[15]_i_1_n_0 ,\add_ln700_17_reg_973_reg[15]_i_1_n_1 ,\add_ln700_17_reg_973_reg[15]_i_1_n_2 ,\add_ln700_17_reg_973_reg[15]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_17_reg_973[15]_i_2_n_0 ,\add_ln700_17_reg_973[15]_i_3_n_0 ,\add_ln700_17_reg_973[15]_i_4_n_0 ,\add_ln700_17_reg_973[15]_i_5_n_0 }),
        .O(add_ln700_17_fu_686_p2[15:12]),
        .S({\add_ln700_17_reg_973[15]_i_6_n_0 ,\add_ln700_17_reg_973[15]_i_7_n_0 ,\add_ln700_17_reg_973[15]_i_8_n_0 ,\add_ln700_17_reg_973[15]_i_9_n_0 }));
  FDRE \add_ln700_17_reg_973_reg[16] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_17_fu_686_p2[16]),
        .Q(add_ln700_17_reg_973[16]),
        .R(1'b0));
  FDRE \add_ln700_17_reg_973_reg[17] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_17_fu_686_p2[17]),
        .Q(add_ln700_17_reg_973[17]),
        .R(1'b0));
  FDRE \add_ln700_17_reg_973_reg[18] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_17_fu_686_p2[18]),
        .Q(add_ln700_17_reg_973[18]),
        .R(1'b0));
  FDRE \add_ln700_17_reg_973_reg[19] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_17_fu_686_p2[19]),
        .Q(add_ln700_17_reg_973[19]),
        .R(1'b0));
  CARRY4 \add_ln700_17_reg_973_reg[19]_i_1 
       (.CI(\add_ln700_17_reg_973_reg[15]_i_1_n_0 ),
        .CO({\add_ln700_17_reg_973_reg[19]_i_1_n_0 ,\add_ln700_17_reg_973_reg[19]_i_1_n_1 ,\add_ln700_17_reg_973_reg[19]_i_1_n_2 ,\add_ln700_17_reg_973_reg[19]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_17_reg_973[19]_i_2_n_0 ,\add_ln700_17_reg_973[19]_i_3_n_0 ,\add_ln700_17_reg_973[19]_i_4_n_0 ,\add_ln700_17_reg_973[19]_i_5_n_0 }),
        .O(add_ln700_17_fu_686_p2[19:16]),
        .S({\add_ln700_17_reg_973[19]_i_6_n_0 ,\add_ln700_17_reg_973[19]_i_7_n_0 ,\add_ln700_17_reg_973[19]_i_8_n_0 ,\add_ln700_17_reg_973[19]_i_9_n_0 }));
  FDRE \add_ln700_17_reg_973_reg[1] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_17_fu_686_p2[1]),
        .Q(add_ln700_17_reg_973[1]),
        .R(1'b0));
  FDRE \add_ln700_17_reg_973_reg[20] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_17_fu_686_p2[20]),
        .Q(add_ln700_17_reg_973[20]),
        .R(1'b0));
  FDRE \add_ln700_17_reg_973_reg[21] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_17_fu_686_p2[21]),
        .Q(add_ln700_17_reg_973[21]),
        .R(1'b0));
  FDRE \add_ln700_17_reg_973_reg[22] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_17_fu_686_p2[22]),
        .Q(add_ln700_17_reg_973[22]),
        .R(1'b0));
  FDRE \add_ln700_17_reg_973_reg[23] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_17_fu_686_p2[23]),
        .Q(add_ln700_17_reg_973[23]),
        .R(1'b0));
  CARRY4 \add_ln700_17_reg_973_reg[23]_i_1 
       (.CI(\add_ln700_17_reg_973_reg[19]_i_1_n_0 ),
        .CO({\add_ln700_17_reg_973_reg[23]_i_1_n_0 ,\add_ln700_17_reg_973_reg[23]_i_1_n_1 ,\add_ln700_17_reg_973_reg[23]_i_1_n_2 ,\add_ln700_17_reg_973_reg[23]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_17_reg_973[23]_i_2_n_0 ,\add_ln700_17_reg_973[23]_i_3_n_0 ,\add_ln700_17_reg_973[23]_i_4_n_0 ,\add_ln700_17_reg_973[23]_i_5_n_0 }),
        .O(add_ln700_17_fu_686_p2[23:20]),
        .S({\add_ln700_17_reg_973[23]_i_6_n_0 ,\add_ln700_17_reg_973[23]_i_7_n_0 ,\add_ln700_17_reg_973[23]_i_8_n_0 ,\add_ln700_17_reg_973[23]_i_9_n_0 }));
  FDRE \add_ln700_17_reg_973_reg[24] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_17_fu_686_p2[24]),
        .Q(add_ln700_17_reg_973[24]),
        .R(1'b0));
  FDRE \add_ln700_17_reg_973_reg[25] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_17_fu_686_p2[25]),
        .Q(add_ln700_17_reg_973[25]),
        .R(1'b0));
  FDRE \add_ln700_17_reg_973_reg[26] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_17_fu_686_p2[26]),
        .Q(add_ln700_17_reg_973[26]),
        .R(1'b0));
  FDRE \add_ln700_17_reg_973_reg[27] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_17_fu_686_p2[27]),
        .Q(add_ln700_17_reg_973[27]),
        .R(1'b0));
  CARRY4 \add_ln700_17_reg_973_reg[27]_i_1 
       (.CI(\add_ln700_17_reg_973_reg[23]_i_1_n_0 ),
        .CO({\add_ln700_17_reg_973_reg[27]_i_1_n_0 ,\add_ln700_17_reg_973_reg[27]_i_1_n_1 ,\add_ln700_17_reg_973_reg[27]_i_1_n_2 ,\add_ln700_17_reg_973_reg[27]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_17_reg_973[27]_i_2_n_0 ,\add_ln700_17_reg_973[27]_i_3_n_0 ,\add_ln700_17_reg_973[27]_i_4_n_0 ,\add_ln700_17_reg_973[27]_i_5_n_0 }),
        .O(add_ln700_17_fu_686_p2[27:24]),
        .S({\add_ln700_17_reg_973[27]_i_6_n_0 ,\add_ln700_17_reg_973[27]_i_7_n_0 ,\add_ln700_17_reg_973[27]_i_8_n_0 ,\add_ln700_17_reg_973[27]_i_9_n_0 }));
  FDRE \add_ln700_17_reg_973_reg[28] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_17_fu_686_p2[28]),
        .Q(add_ln700_17_reg_973[28]),
        .R(1'b0));
  FDRE \add_ln700_17_reg_973_reg[29] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_17_fu_686_p2[29]),
        .Q(add_ln700_17_reg_973[29]),
        .R(1'b0));
  FDRE \add_ln700_17_reg_973_reg[2] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_17_fu_686_p2[2]),
        .Q(add_ln700_17_reg_973[2]),
        .R(1'b0));
  FDRE \add_ln700_17_reg_973_reg[30] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_17_fu_686_p2[30]),
        .Q(add_ln700_17_reg_973[30]),
        .R(1'b0));
  FDRE \add_ln700_17_reg_973_reg[31] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_17_fu_686_p2[31]),
        .Q(add_ln700_17_reg_973[31]),
        .R(1'b0));
  CARRY4 \add_ln700_17_reg_973_reg[31]_i_1 
       (.CI(\add_ln700_17_reg_973_reg[27]_i_1_n_0 ),
        .CO({\NLW_add_ln700_17_reg_973_reg[31]_i_1_CO_UNCONNECTED [3],\add_ln700_17_reg_973_reg[31]_i_1_n_1 ,\add_ln700_17_reg_973_reg[31]_i_1_n_2 ,\add_ln700_17_reg_973_reg[31]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,\add_ln700_17_reg_973[31]_i_2_n_0 ,\add_ln700_17_reg_973[31]_i_3_n_0 ,\add_ln700_17_reg_973[31]_i_4_n_0 }),
        .O(add_ln700_17_fu_686_p2[31:28]),
        .S({1'b1,\add_ln700_17_reg_973[31]_i_5_n_0 ,\add_ln700_17_reg_973[31]_i_6_n_0 ,\add_ln700_17_reg_973[31]_i_7_n_0 }));
  FDRE \add_ln700_17_reg_973_reg[3] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_17_fu_686_p2[3]),
        .Q(add_ln700_17_reg_973[3]),
        .R(1'b0));
  CARRY4 \add_ln700_17_reg_973_reg[3]_i_1 
       (.CI(1'b0),
        .CO({\add_ln700_17_reg_973_reg[3]_i_1_n_0 ,\add_ln700_17_reg_973_reg[3]_i_1_n_1 ,\add_ln700_17_reg_973_reg[3]_i_1_n_2 ,\add_ln700_17_reg_973_reg[3]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_17_reg_973[3]_i_2_n_0 ,\add_ln700_17_reg_973[3]_i_3_n_0 ,\add_ln700_17_reg_973[3]_i_4_n_0 ,mul_ln700_17_reg_873_reg_n_105}),
        .O(add_ln700_17_fu_686_p2[3:0]),
        .S({\add_ln700_17_reg_973[3]_i_5_n_0 ,\add_ln700_17_reg_973[3]_i_6_n_0 ,\add_ln700_17_reg_973[3]_i_7_n_0 ,\add_ln700_17_reg_973[3]_i_8_n_0 }));
  FDRE \add_ln700_17_reg_973_reg[4] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_17_fu_686_p2[4]),
        .Q(add_ln700_17_reg_973[4]),
        .R(1'b0));
  FDRE \add_ln700_17_reg_973_reg[5] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_17_fu_686_p2[5]),
        .Q(add_ln700_17_reg_973[5]),
        .R(1'b0));
  FDRE \add_ln700_17_reg_973_reg[6] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_17_fu_686_p2[6]),
        .Q(add_ln700_17_reg_973[6]),
        .R(1'b0));
  FDRE \add_ln700_17_reg_973_reg[7] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_17_fu_686_p2[7]),
        .Q(add_ln700_17_reg_973[7]),
        .R(1'b0));
  CARRY4 \add_ln700_17_reg_973_reg[7]_i_1 
       (.CI(\add_ln700_17_reg_973_reg[3]_i_1_n_0 ),
        .CO({\add_ln700_17_reg_973_reg[7]_i_1_n_0 ,\add_ln700_17_reg_973_reg[7]_i_1_n_1 ,\add_ln700_17_reg_973_reg[7]_i_1_n_2 ,\add_ln700_17_reg_973_reg[7]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_17_reg_973[7]_i_2_n_0 ,\add_ln700_17_reg_973[7]_i_3_n_0 ,\add_ln700_17_reg_973[7]_i_4_n_0 ,\add_ln700_17_reg_973[7]_i_5_n_0 }),
        .O(add_ln700_17_fu_686_p2[7:4]),
        .S({\add_ln700_17_reg_973[7]_i_6_n_0 ,\add_ln700_17_reg_973[7]_i_7_n_0 ,\add_ln700_17_reg_973[7]_i_8_n_0 ,\add_ln700_17_reg_973[7]_i_9_n_0 }));
  FDRE \add_ln700_17_reg_973_reg[8] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_17_fu_686_p2[8]),
        .Q(add_ln700_17_reg_973[8]),
        .R(1'b0));
  FDRE \add_ln700_17_reg_973_reg[9] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_17_fu_686_p2[9]),
        .Q(add_ln700_17_reg_973[9]),
        .R(1'b0));
  DSP48E1 #(
    .ACASCREG(2),
    .ADREG(1),
    .ALUMODEREG(0),
    .AREG(2),
    .AUTORESET_PATDET("NO_RESET"),
    .A_INPUT("DIRECT"),
    .BCASCREG(0),
    .BREG(0),
    .B_INPUT("DIRECT"),
    .CARRYINREG(0),
    .CARRYINSELREG(0),
    .CREG(0),
    .DREG(1),
    .INMODEREG(0),
    .MASK(48'h3FFFFFFFFFFF),
    .MREG(1),
    .OPMODEREG(0),
    .PATTERN(48'h000000000000),
    .PREG(1),
    .SEL_MASK("MASK"),
    .SEL_PATTERN("PATTERN"),
    .USE_DPORT("FALSE"),
    .USE_MULT("MULTIPLY"),
    .USE_PATTERN_DETECT("NO_PATDET"),
    .USE_SIMD("ONE48")) 
    add_ln700_18_reg_978_reg
       (.A({\shift_reg_V_1_7_reg[15]_srl3_n_0 ,\shift_reg_V_1_7_reg[15]_srl3_n_0 ,\shift_reg_V_1_7_reg[15]_srl3_n_0 ,\shift_reg_V_1_7_reg[15]_srl3_n_0 ,\shift_reg_V_1_7_reg[15]_srl3_n_0 ,\shift_reg_V_1_7_reg[15]_srl3_n_0 ,\shift_reg_V_1_7_reg[15]_srl3_n_0 ,\shift_reg_V_1_7_reg[15]_srl3_n_0 ,\shift_reg_V_1_7_reg[15]_srl3_n_0 ,\shift_reg_V_1_7_reg[15]_srl3_n_0 ,\shift_reg_V_1_7_reg[15]_srl3_n_0 ,\shift_reg_V_1_7_reg[15]_srl3_n_0 ,\shift_reg_V_1_7_reg[15]_srl3_n_0 ,\shift_reg_V_1_7_reg[15]_srl3_n_0 ,\shift_reg_V_1_7_reg[15]_srl3_n_0 ,\shift_reg_V_1_7_reg[14]_srl3_n_0 ,\shift_reg_V_1_7_reg[13]_srl3_n_0 ,\shift_reg_V_1_7_reg[12]_srl3_n_0 ,\shift_reg_V_1_7_reg[11]_srl3_n_0 ,\shift_reg_V_1_7_reg[10]_srl3_n_0 ,\shift_reg_V_1_7_reg[9]_srl3_n_0 ,\shift_reg_V_1_7_reg[8]_srl3_n_0 ,\shift_reg_V_1_7_reg[7]_srl3_n_0 ,\shift_reg_V_1_7_reg[6]_srl3_n_0 ,\shift_reg_V_1_7_reg[5]_srl3_n_0 ,\shift_reg_V_1_7_reg[4]_srl3_n_0 ,\shift_reg_V_1_7_reg[3]_srl3_n_0 ,\shift_reg_V_1_7_reg[2]_srl3_n_0 ,\shift_reg_V_1_7_reg[1]_srl3_n_0 ,\shift_reg_V_1_7_reg[0]_srl3_n_0 }),
        .ACIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .ACOUT(NLW_add_ln700_18_reg_978_reg_ACOUT_UNCONNECTED[29:0]),
        .ALUMODE({1'b0,1'b0,1'b0,1'b0}),
        .B({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b1,1'b1,1'b0,1'b0,1'b1,1'b0,1'b0,1'b0,1'b0,1'b0,1'b1,1'b1}),
        .BCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .BCOUT(NLW_add_ln700_18_reg_978_reg_BCOUT_UNCONNECTED[17:0]),
        .C({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,mul_ln700_20_reg_888_reg_n_76,mul_ln700_20_reg_888_reg_n_76,mul_ln700_20_reg_888_reg_n_76,mul_ln700_20_reg_888_reg_n_77,mul_ln700_20_reg_888_reg_n_78,mul_ln700_20_reg_888_reg_n_79,mul_ln700_20_reg_888_reg_n_80,mul_ln700_20_reg_888_reg_n_81,mul_ln700_20_reg_888_reg_n_82,mul_ln700_20_reg_888_reg_n_83,mul_ln700_20_reg_888_reg_n_84,mul_ln700_20_reg_888_reg_n_85,mul_ln700_20_reg_888_reg_n_86,mul_ln700_20_reg_888_reg_n_87,mul_ln700_20_reg_888_reg_n_88,mul_ln700_20_reg_888_reg_n_89,mul_ln700_20_reg_888_reg_n_90,mul_ln700_20_reg_888_reg_n_91,mul_ln700_20_reg_888_reg_n_92,mul_ln700_20_reg_888_reg_n_93,mul_ln700_20_reg_888_reg_n_94,mul_ln700_20_reg_888_reg_n_95,mul_ln700_20_reg_888_reg_n_96,mul_ln700_20_reg_888_reg_n_97,mul_ln700_20_reg_888_reg_n_98,mul_ln700_20_reg_888_reg_n_99,mul_ln700_20_reg_888_reg_n_100,mul_ln700_20_reg_888_reg_n_101,mul_ln700_20_reg_888_reg_n_102,mul_ln700_20_reg_888_reg_n_103,1'b0,1'b0}),
        .CARRYCASCIN(1'b0),
        .CARRYCASCOUT(NLW_add_ln700_18_reg_978_reg_CARRYCASCOUT_UNCONNECTED),
        .CARRYIN(1'b0),
        .CARRYINSEL({1'b0,1'b0,1'b0}),
        .CARRYOUT(NLW_add_ln700_18_reg_978_reg_CARRYOUT_UNCONNECTED[3:0]),
        .CEA1(fir_filter_b_U0_ap_start),
        .CEA2(fir_filter_b_U0_ap_start),
        .CEAD(1'b0),
        .CEALUMODE(1'b0),
        .CEB1(1'b0),
        .CEB2(1'b0),
        .CEC(1'b0),
        .CECARRYIN(1'b0),
        .CECTRL(1'b0),
        .CED(1'b0),
        .CEINMODE(1'b0),
        .CEM(1'b1),
        .CEP(1'b1),
        .CLK(ap_clk),
        .D({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .INMODE({1'b0,1'b0,1'b0,1'b0,1'b0}),
        .MULTSIGNIN(1'b0),
        .MULTSIGNOUT(NLW_add_ln700_18_reg_978_reg_MULTSIGNOUT_UNCONNECTED),
        .OPMODE({1'b0,1'b1,1'b1,1'b0,1'b1,1'b0,1'b1}),
        .OVERFLOW(NLW_add_ln700_18_reg_978_reg_OVERFLOW_UNCONNECTED),
        .P({NLW_add_ln700_18_reg_978_reg_P_UNCONNECTED[47:32],add_ln700_18_reg_978_reg__0}),
        .PATTERNBDETECT(NLW_add_ln700_18_reg_978_reg_PATTERNBDETECT_UNCONNECTED),
        .PATTERNDETECT(NLW_add_ln700_18_reg_978_reg_PATTERNDETECT_UNCONNECTED),
        .PCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .PCOUT(NLW_add_ln700_18_reg_978_reg_PCOUT_UNCONNECTED[47:0]),
        .RSTA(1'b0),
        .RSTALLCARRYIN(1'b0),
        .RSTALUMODE(1'b0),
        .RSTB(1'b0),
        .RSTC(1'b0),
        .RSTCTRL(1'b0),
        .RSTD(1'b0),
        .RSTINMODE(1'b0),
        .RSTM(1'b0),
        .RSTP(1'b0),
        .UNDERFLOW(NLW_add_ln700_18_reg_978_reg_UNDERFLOW_UNCONNECTED));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_19_reg_983[13]_i_2 
       (.I0(mul_ln700_23_reg_903_reg_n_92),
        .I1(mul_ln700_22_reg_898_reg_n_92),
        .O(\add_ln700_19_reg_983[13]_i_2_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_19_reg_983[13]_i_3 
       (.I0(mul_ln700_23_reg_903_reg_n_93),
        .I1(mul_ln700_22_reg_898_reg_n_93),
        .O(\add_ln700_19_reg_983[13]_i_3_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_19_reg_983[13]_i_4 
       (.I0(mul_ln700_23_reg_903_reg_n_94),
        .I1(mul_ln700_22_reg_898_reg_n_94),
        .O(\add_ln700_19_reg_983[13]_i_4_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_19_reg_983[13]_i_5 
       (.I0(mul_ln700_23_reg_903_reg_n_95),
        .I1(mul_ln700_22_reg_898_reg_n_95),
        .O(\add_ln700_19_reg_983[13]_i_5_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_19_reg_983[17]_i_2 
       (.I0(mul_ln700_23_reg_903_reg_n_88),
        .I1(mul_ln700_22_reg_898_reg_n_88),
        .O(\add_ln700_19_reg_983[17]_i_2_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_19_reg_983[17]_i_3 
       (.I0(mul_ln700_23_reg_903_reg_n_89),
        .I1(mul_ln700_22_reg_898_reg_n_89),
        .O(\add_ln700_19_reg_983[17]_i_3_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_19_reg_983[17]_i_4 
       (.I0(mul_ln700_23_reg_903_reg_n_90),
        .I1(mul_ln700_22_reg_898_reg_n_90),
        .O(\add_ln700_19_reg_983[17]_i_4_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_19_reg_983[17]_i_5 
       (.I0(mul_ln700_23_reg_903_reg_n_91),
        .I1(mul_ln700_22_reg_898_reg_n_91),
        .O(\add_ln700_19_reg_983[17]_i_5_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_19_reg_983[21]_i_2 
       (.I0(mul_ln700_23_reg_903_reg_n_84),
        .I1(mul_ln700_22_reg_898_reg_n_84),
        .O(\add_ln700_19_reg_983[21]_i_2_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_19_reg_983[21]_i_3 
       (.I0(mul_ln700_23_reg_903_reg_n_85),
        .I1(mul_ln700_22_reg_898_reg_n_85),
        .O(\add_ln700_19_reg_983[21]_i_3_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_19_reg_983[21]_i_4 
       (.I0(mul_ln700_23_reg_903_reg_n_86),
        .I1(mul_ln700_22_reg_898_reg_n_86),
        .O(\add_ln700_19_reg_983[21]_i_4_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_19_reg_983[21]_i_5 
       (.I0(mul_ln700_23_reg_903_reg_n_87),
        .I1(mul_ln700_22_reg_898_reg_n_87),
        .O(\add_ln700_19_reg_983[21]_i_5_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_19_reg_983[25]_i_2 
       (.I0(mul_ln700_23_reg_903_reg_n_80),
        .I1(mul_ln700_22_reg_898_reg_n_80),
        .O(\add_ln700_19_reg_983[25]_i_2_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_19_reg_983[25]_i_3 
       (.I0(mul_ln700_23_reg_903_reg_n_81),
        .I1(mul_ln700_22_reg_898_reg_n_81),
        .O(\add_ln700_19_reg_983[25]_i_3_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_19_reg_983[25]_i_4 
       (.I0(mul_ln700_23_reg_903_reg_n_82),
        .I1(mul_ln700_22_reg_898_reg_n_82),
        .O(\add_ln700_19_reg_983[25]_i_4_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_19_reg_983[25]_i_5 
       (.I0(mul_ln700_23_reg_903_reg_n_83),
        .I1(mul_ln700_22_reg_898_reg_n_83),
        .O(\add_ln700_19_reg_983[25]_i_5_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_19_reg_983[2]_i_1 
       (.I0(mul_ln700_23_reg_903_reg_n_103),
        .I1(mul_ln700_22_reg_898_reg_n_103),
        .O(p_0_in[1]));
  LUT1 #(
    .INIT(2'h1)) 
    \add_ln700_19_reg_983[31]_i_2 
       (.I0(mul_ln700_22_reg_898_reg_n_78),
        .O(\add_ln700_19_reg_983[31]_i_2_n_0 ));
  LUT2 #(
    .INIT(4'h9)) 
    \add_ln700_19_reg_983[31]_i_3 
       (.I0(mul_ln700_22_reg_898_reg_n_78),
        .I1(mul_ln700_22_reg_898_reg_n_77),
        .O(\add_ln700_19_reg_983[31]_i_3_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_19_reg_983[31]_i_4 
       (.I0(mul_ln700_22_reg_898_reg_n_78),
        .I1(mul_ln700_23_reg_903_reg_n_78),
        .O(\add_ln700_19_reg_983[31]_i_4_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_19_reg_983[31]_i_5 
       (.I0(mul_ln700_23_reg_903_reg_n_79),
        .I1(mul_ln700_22_reg_898_reg_n_79),
        .O(\add_ln700_19_reg_983[31]_i_5_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_19_reg_983[5]_i_2 
       (.I0(mul_ln700_23_reg_903_reg_n_100),
        .I1(mul_ln700_22_reg_898_reg_n_100),
        .O(\add_ln700_19_reg_983[5]_i_2_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_19_reg_983[5]_i_3 
       (.I0(mul_ln700_23_reg_903_reg_n_101),
        .I1(mul_ln700_22_reg_898_reg_n_101),
        .O(\add_ln700_19_reg_983[5]_i_3_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_19_reg_983[5]_i_4 
       (.I0(mul_ln700_23_reg_903_reg_n_102),
        .I1(mul_ln700_22_reg_898_reg_n_102),
        .O(\add_ln700_19_reg_983[5]_i_4_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_19_reg_983[5]_i_5 
       (.I0(mul_ln700_23_reg_903_reg_n_103),
        .I1(mul_ln700_22_reg_898_reg_n_103),
        .O(\add_ln700_19_reg_983[5]_i_5_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_19_reg_983[9]_i_2 
       (.I0(mul_ln700_23_reg_903_reg_n_96),
        .I1(mul_ln700_22_reg_898_reg_n_96),
        .O(\add_ln700_19_reg_983[9]_i_2_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_19_reg_983[9]_i_3 
       (.I0(mul_ln700_23_reg_903_reg_n_97),
        .I1(mul_ln700_22_reg_898_reg_n_97),
        .O(\add_ln700_19_reg_983[9]_i_3_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_19_reg_983[9]_i_4 
       (.I0(mul_ln700_23_reg_903_reg_n_98),
        .I1(mul_ln700_22_reg_898_reg_n_98),
        .O(\add_ln700_19_reg_983[9]_i_4_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_19_reg_983[9]_i_5 
       (.I0(mul_ln700_23_reg_903_reg_n_99),
        .I1(mul_ln700_22_reg_898_reg_n_99),
        .O(\add_ln700_19_reg_983[9]_i_5_n_0 ));
  FDRE \add_ln700_19_reg_983_reg[10] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(p_0_in[9]),
        .Q(\add_ln700_19_reg_983_reg_n_0_[10] ),
        .R(1'b0));
  FDRE \add_ln700_19_reg_983_reg[11] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(p_0_in[10]),
        .Q(\add_ln700_19_reg_983_reg_n_0_[11] ),
        .R(1'b0));
  FDRE \add_ln700_19_reg_983_reg[12] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(p_0_in[11]),
        .Q(\add_ln700_19_reg_983_reg_n_0_[12] ),
        .R(1'b0));
  FDRE \add_ln700_19_reg_983_reg[13] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(p_0_in[12]),
        .Q(\add_ln700_19_reg_983_reg_n_0_[13] ),
        .R(1'b0));
  CARRY4 \add_ln700_19_reg_983_reg[13]_i_1 
       (.CI(\add_ln700_19_reg_983_reg[9]_i_1_n_0 ),
        .CO({\add_ln700_19_reg_983_reg[13]_i_1_n_0 ,\add_ln700_19_reg_983_reg[13]_i_1_n_1 ,\add_ln700_19_reg_983_reg[13]_i_1_n_2 ,\add_ln700_19_reg_983_reg[13]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({mul_ln700_23_reg_903_reg_n_92,mul_ln700_23_reg_903_reg_n_93,mul_ln700_23_reg_903_reg_n_94,mul_ln700_23_reg_903_reg_n_95}),
        .O(p_0_in[12:9]),
        .S({\add_ln700_19_reg_983[13]_i_2_n_0 ,\add_ln700_19_reg_983[13]_i_3_n_0 ,\add_ln700_19_reg_983[13]_i_4_n_0 ,\add_ln700_19_reg_983[13]_i_5_n_0 }));
  FDRE \add_ln700_19_reg_983_reg[14] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(p_0_in[13]),
        .Q(\add_ln700_19_reg_983_reg_n_0_[14] ),
        .R(1'b0));
  FDRE \add_ln700_19_reg_983_reg[15] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(p_0_in[14]),
        .Q(\add_ln700_19_reg_983_reg_n_0_[15] ),
        .R(1'b0));
  FDRE \add_ln700_19_reg_983_reg[16] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(p_0_in[15]),
        .Q(\add_ln700_19_reg_983_reg_n_0_[16] ),
        .R(1'b0));
  FDRE \add_ln700_19_reg_983_reg[17] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(p_0_in[16]),
        .Q(\add_ln700_19_reg_983_reg_n_0_[17] ),
        .R(1'b0));
  CARRY4 \add_ln700_19_reg_983_reg[17]_i_1 
       (.CI(\add_ln700_19_reg_983_reg[13]_i_1_n_0 ),
        .CO({\add_ln700_19_reg_983_reg[17]_i_1_n_0 ,\add_ln700_19_reg_983_reg[17]_i_1_n_1 ,\add_ln700_19_reg_983_reg[17]_i_1_n_2 ,\add_ln700_19_reg_983_reg[17]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({mul_ln700_23_reg_903_reg_n_88,mul_ln700_23_reg_903_reg_n_89,mul_ln700_23_reg_903_reg_n_90,mul_ln700_23_reg_903_reg_n_91}),
        .O(p_0_in[16:13]),
        .S({\add_ln700_19_reg_983[17]_i_2_n_0 ,\add_ln700_19_reg_983[17]_i_3_n_0 ,\add_ln700_19_reg_983[17]_i_4_n_0 ,\add_ln700_19_reg_983[17]_i_5_n_0 }));
  FDRE \add_ln700_19_reg_983_reg[18] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(p_0_in[17]),
        .Q(\add_ln700_19_reg_983_reg_n_0_[18] ),
        .R(1'b0));
  FDRE \add_ln700_19_reg_983_reg[19] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(p_0_in[18]),
        .Q(\add_ln700_19_reg_983_reg_n_0_[19] ),
        .R(1'b0));
  FDRE \add_ln700_19_reg_983_reg[1] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(mul_ln700_23_reg_903_reg_n_104),
        .Q(\add_ln700_19_reg_983_reg_n_0_[1] ),
        .R(1'b0));
  FDRE \add_ln700_19_reg_983_reg[20] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(p_0_in[19]),
        .Q(\add_ln700_19_reg_983_reg_n_0_[20] ),
        .R(1'b0));
  FDRE \add_ln700_19_reg_983_reg[21] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(p_0_in[20]),
        .Q(\add_ln700_19_reg_983_reg_n_0_[21] ),
        .R(1'b0));
  CARRY4 \add_ln700_19_reg_983_reg[21]_i_1 
       (.CI(\add_ln700_19_reg_983_reg[17]_i_1_n_0 ),
        .CO({\add_ln700_19_reg_983_reg[21]_i_1_n_0 ,\add_ln700_19_reg_983_reg[21]_i_1_n_1 ,\add_ln700_19_reg_983_reg[21]_i_1_n_2 ,\add_ln700_19_reg_983_reg[21]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({mul_ln700_23_reg_903_reg_n_84,mul_ln700_23_reg_903_reg_n_85,mul_ln700_23_reg_903_reg_n_86,mul_ln700_23_reg_903_reg_n_87}),
        .O(p_0_in[20:17]),
        .S({\add_ln700_19_reg_983[21]_i_2_n_0 ,\add_ln700_19_reg_983[21]_i_3_n_0 ,\add_ln700_19_reg_983[21]_i_4_n_0 ,\add_ln700_19_reg_983[21]_i_5_n_0 }));
  FDRE \add_ln700_19_reg_983_reg[22] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(p_0_in[21]),
        .Q(\add_ln700_19_reg_983_reg_n_0_[22] ),
        .R(1'b0));
  FDRE \add_ln700_19_reg_983_reg[23] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(p_0_in[22]),
        .Q(\add_ln700_19_reg_983_reg_n_0_[23] ),
        .R(1'b0));
  FDRE \add_ln700_19_reg_983_reg[24] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(p_0_in[23]),
        .Q(\add_ln700_19_reg_983_reg_n_0_[24] ),
        .R(1'b0));
  FDRE \add_ln700_19_reg_983_reg[25] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(p_0_in[24]),
        .Q(\add_ln700_19_reg_983_reg_n_0_[25] ),
        .R(1'b0));
  CARRY4 \add_ln700_19_reg_983_reg[25]_i_1 
       (.CI(\add_ln700_19_reg_983_reg[21]_i_1_n_0 ),
        .CO({\add_ln700_19_reg_983_reg[25]_i_1_n_0 ,\add_ln700_19_reg_983_reg[25]_i_1_n_1 ,\add_ln700_19_reg_983_reg[25]_i_1_n_2 ,\add_ln700_19_reg_983_reg[25]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({mul_ln700_23_reg_903_reg_n_80,mul_ln700_23_reg_903_reg_n_81,mul_ln700_23_reg_903_reg_n_82,mul_ln700_23_reg_903_reg_n_83}),
        .O(p_0_in[24:21]),
        .S({\add_ln700_19_reg_983[25]_i_2_n_0 ,\add_ln700_19_reg_983[25]_i_3_n_0 ,\add_ln700_19_reg_983[25]_i_4_n_0 ,\add_ln700_19_reg_983[25]_i_5_n_0 }));
  FDRE \add_ln700_19_reg_983_reg[26] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(p_0_in[25]),
        .Q(\add_ln700_19_reg_983_reg_n_0_[26] ),
        .R(1'b0));
  FDRE \add_ln700_19_reg_983_reg[27] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(p_0_in[26]),
        .Q(\add_ln700_19_reg_983_reg_n_0_[27] ),
        .R(1'b0));
  FDRE \add_ln700_19_reg_983_reg[28] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(p_0_in[27]),
        .Q(\add_ln700_19_reg_983_reg_n_0_[28] ),
        .R(1'b0));
  FDRE \add_ln700_19_reg_983_reg[2] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(p_0_in[1]),
        .Q(\add_ln700_19_reg_983_reg_n_0_[2] ),
        .R(1'b0));
  FDRE \add_ln700_19_reg_983_reg[31] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(p_0_in[30]),
        .Q(\add_ln700_19_reg_983_reg_n_0_[31] ),
        .R(1'b0));
  CARRY4 \add_ln700_19_reg_983_reg[31]_i_1 
       (.CI(\add_ln700_19_reg_983_reg[25]_i_1_n_0 ),
        .CO({\NLW_add_ln700_19_reg_983_reg[31]_i_1_CO_UNCONNECTED [3],\add_ln700_19_reg_983_reg[31]_i_1_n_1 ,\add_ln700_19_reg_983_reg[31]_i_1_n_2 ,\add_ln700_19_reg_983_reg[31]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,mul_ln700_22_reg_898_reg_n_78,\add_ln700_19_reg_983[31]_i_2_n_0 ,mul_ln700_23_reg_903_reg_n_79}),
        .O({p_0_in[30],p_0_in[27:25]}),
        .S({1'b1,\add_ln700_19_reg_983[31]_i_3_n_0 ,\add_ln700_19_reg_983[31]_i_4_n_0 ,\add_ln700_19_reg_983[31]_i_5_n_0 }));
  FDRE \add_ln700_19_reg_983_reg[3] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(p_0_in[2]),
        .Q(\add_ln700_19_reg_983_reg_n_0_[3] ),
        .R(1'b0));
  FDRE \add_ln700_19_reg_983_reg[4] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(p_0_in[3]),
        .Q(\add_ln700_19_reg_983_reg_n_0_[4] ),
        .R(1'b0));
  FDRE \add_ln700_19_reg_983_reg[5] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(p_0_in[4]),
        .Q(\add_ln700_19_reg_983_reg_n_0_[5] ),
        .R(1'b0));
  CARRY4 \add_ln700_19_reg_983_reg[5]_i_1 
       (.CI(1'b0),
        .CO({\add_ln700_19_reg_983_reg[5]_i_1_n_0 ,\add_ln700_19_reg_983_reg[5]_i_1_n_1 ,\add_ln700_19_reg_983_reg[5]_i_1_n_2 ,\add_ln700_19_reg_983_reg[5]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({mul_ln700_23_reg_903_reg_n_100,mul_ln700_23_reg_903_reg_n_101,mul_ln700_23_reg_903_reg_n_102,mul_ln700_23_reg_903_reg_n_103}),
        .O({p_0_in[4:2],\NLW_add_ln700_19_reg_983_reg[5]_i_1_O_UNCONNECTED [0]}),
        .S({\add_ln700_19_reg_983[5]_i_2_n_0 ,\add_ln700_19_reg_983[5]_i_3_n_0 ,\add_ln700_19_reg_983[5]_i_4_n_0 ,\add_ln700_19_reg_983[5]_i_5_n_0 }));
  FDRE \add_ln700_19_reg_983_reg[6] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(p_0_in[5]),
        .Q(\add_ln700_19_reg_983_reg_n_0_[6] ),
        .R(1'b0));
  FDRE \add_ln700_19_reg_983_reg[7] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(p_0_in[6]),
        .Q(\add_ln700_19_reg_983_reg_n_0_[7] ),
        .R(1'b0));
  FDRE \add_ln700_19_reg_983_reg[8] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(p_0_in[7]),
        .Q(\add_ln700_19_reg_983_reg_n_0_[8] ),
        .R(1'b0));
  FDRE \add_ln700_19_reg_983_reg[9] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(p_0_in[8]),
        .Q(\add_ln700_19_reg_983_reg_n_0_[9] ),
        .R(1'b0));
  CARRY4 \add_ln700_19_reg_983_reg[9]_i_1 
       (.CI(\add_ln700_19_reg_983_reg[5]_i_1_n_0 ),
        .CO({\add_ln700_19_reg_983_reg[9]_i_1_n_0 ,\add_ln700_19_reg_983_reg[9]_i_1_n_1 ,\add_ln700_19_reg_983_reg[9]_i_1_n_2 ,\add_ln700_19_reg_983_reg[9]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({mul_ln700_23_reg_903_reg_n_96,mul_ln700_23_reg_903_reg_n_97,mul_ln700_23_reg_903_reg_n_98,mul_ln700_23_reg_903_reg_n_99}),
        .O(p_0_in[8:5]),
        .S({\add_ln700_19_reg_983[9]_i_2_n_0 ,\add_ln700_19_reg_983[9]_i_3_n_0 ,\add_ln700_19_reg_983[9]_i_4_n_0 ,\add_ln700_19_reg_983[9]_i_5_n_0 }));
  (* HLUTNM = "lutpair254" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_21_reg_1008[11]_i_2 
       (.I0(\add_ln700_19_reg_983_reg_n_0_[10] ),
        .I1(add_ln700_18_reg_978_reg__0[10]),
        .I2(add_ln700_17_reg_973[10]),
        .O(\add_ln700_21_reg_1008[11]_i_2_n_0 ));
  (* HLUTNM = "lutpair253" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_21_reg_1008[11]_i_3 
       (.I0(\add_ln700_19_reg_983_reg_n_0_[9] ),
        .I1(add_ln700_18_reg_978_reg__0[9]),
        .I2(add_ln700_17_reg_973[9]),
        .O(\add_ln700_21_reg_1008[11]_i_3_n_0 ));
  (* HLUTNM = "lutpair252" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_21_reg_1008[11]_i_4 
       (.I0(\add_ln700_19_reg_983_reg_n_0_[8] ),
        .I1(add_ln700_18_reg_978_reg__0[8]),
        .I2(add_ln700_17_reg_973[8]),
        .O(\add_ln700_21_reg_1008[11]_i_4_n_0 ));
  (* HLUTNM = "lutpair251" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_21_reg_1008[11]_i_5 
       (.I0(\add_ln700_19_reg_983_reg_n_0_[7] ),
        .I1(add_ln700_18_reg_978_reg__0[7]),
        .I2(add_ln700_17_reg_973[7]),
        .O(\add_ln700_21_reg_1008[11]_i_5_n_0 ));
  (* HLUTNM = "lutpair255" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_21_reg_1008[11]_i_6 
       (.I0(\add_ln700_19_reg_983_reg_n_0_[11] ),
        .I1(add_ln700_18_reg_978_reg__0[11]),
        .I2(add_ln700_17_reg_973[11]),
        .I3(\add_ln700_21_reg_1008[11]_i_2_n_0 ),
        .O(\add_ln700_21_reg_1008[11]_i_6_n_0 ));
  (* HLUTNM = "lutpair254" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_21_reg_1008[11]_i_7 
       (.I0(\add_ln700_19_reg_983_reg_n_0_[10] ),
        .I1(add_ln700_18_reg_978_reg__0[10]),
        .I2(add_ln700_17_reg_973[10]),
        .I3(\add_ln700_21_reg_1008[11]_i_3_n_0 ),
        .O(\add_ln700_21_reg_1008[11]_i_7_n_0 ));
  (* HLUTNM = "lutpair253" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_21_reg_1008[11]_i_8 
       (.I0(\add_ln700_19_reg_983_reg_n_0_[9] ),
        .I1(add_ln700_18_reg_978_reg__0[9]),
        .I2(add_ln700_17_reg_973[9]),
        .I3(\add_ln700_21_reg_1008[11]_i_4_n_0 ),
        .O(\add_ln700_21_reg_1008[11]_i_8_n_0 ));
  (* HLUTNM = "lutpair252" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_21_reg_1008[11]_i_9 
       (.I0(\add_ln700_19_reg_983_reg_n_0_[8] ),
        .I1(add_ln700_18_reg_978_reg__0[8]),
        .I2(add_ln700_17_reg_973[8]),
        .I3(\add_ln700_21_reg_1008[11]_i_5_n_0 ),
        .O(\add_ln700_21_reg_1008[11]_i_9_n_0 ));
  (* HLUTNM = "lutpair258" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_21_reg_1008[15]_i_2 
       (.I0(\add_ln700_19_reg_983_reg_n_0_[14] ),
        .I1(add_ln700_18_reg_978_reg__0[14]),
        .I2(add_ln700_17_reg_973[14]),
        .O(\add_ln700_21_reg_1008[15]_i_2_n_0 ));
  (* HLUTNM = "lutpair257" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_21_reg_1008[15]_i_3 
       (.I0(\add_ln700_19_reg_983_reg_n_0_[13] ),
        .I1(add_ln700_18_reg_978_reg__0[13]),
        .I2(add_ln700_17_reg_973[13]),
        .O(\add_ln700_21_reg_1008[15]_i_3_n_0 ));
  (* HLUTNM = "lutpair256" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_21_reg_1008[15]_i_4 
       (.I0(\add_ln700_19_reg_983_reg_n_0_[12] ),
        .I1(add_ln700_18_reg_978_reg__0[12]),
        .I2(add_ln700_17_reg_973[12]),
        .O(\add_ln700_21_reg_1008[15]_i_4_n_0 ));
  (* HLUTNM = "lutpair255" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_21_reg_1008[15]_i_5 
       (.I0(\add_ln700_19_reg_983_reg_n_0_[11] ),
        .I1(add_ln700_18_reg_978_reg__0[11]),
        .I2(add_ln700_17_reg_973[11]),
        .O(\add_ln700_21_reg_1008[15]_i_5_n_0 ));
  (* HLUTNM = "lutpair259" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_21_reg_1008[15]_i_6 
       (.I0(\add_ln700_19_reg_983_reg_n_0_[15] ),
        .I1(add_ln700_18_reg_978_reg__0[15]),
        .I2(add_ln700_17_reg_973[15]),
        .I3(\add_ln700_21_reg_1008[15]_i_2_n_0 ),
        .O(\add_ln700_21_reg_1008[15]_i_6_n_0 ));
  (* HLUTNM = "lutpair258" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_21_reg_1008[15]_i_7 
       (.I0(\add_ln700_19_reg_983_reg_n_0_[14] ),
        .I1(add_ln700_18_reg_978_reg__0[14]),
        .I2(add_ln700_17_reg_973[14]),
        .I3(\add_ln700_21_reg_1008[15]_i_3_n_0 ),
        .O(\add_ln700_21_reg_1008[15]_i_7_n_0 ));
  (* HLUTNM = "lutpair257" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_21_reg_1008[15]_i_8 
       (.I0(\add_ln700_19_reg_983_reg_n_0_[13] ),
        .I1(add_ln700_18_reg_978_reg__0[13]),
        .I2(add_ln700_17_reg_973[13]),
        .I3(\add_ln700_21_reg_1008[15]_i_4_n_0 ),
        .O(\add_ln700_21_reg_1008[15]_i_8_n_0 ));
  (* HLUTNM = "lutpair256" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_21_reg_1008[15]_i_9 
       (.I0(\add_ln700_19_reg_983_reg_n_0_[12] ),
        .I1(add_ln700_18_reg_978_reg__0[12]),
        .I2(add_ln700_17_reg_973[12]),
        .I3(\add_ln700_21_reg_1008[15]_i_5_n_0 ),
        .O(\add_ln700_21_reg_1008[15]_i_9_n_0 ));
  (* HLUTNM = "lutpair262" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_21_reg_1008[19]_i_2 
       (.I0(\add_ln700_19_reg_983_reg_n_0_[18] ),
        .I1(add_ln700_18_reg_978_reg__0[18]),
        .I2(add_ln700_17_reg_973[18]),
        .O(\add_ln700_21_reg_1008[19]_i_2_n_0 ));
  (* HLUTNM = "lutpair261" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_21_reg_1008[19]_i_3 
       (.I0(\add_ln700_19_reg_983_reg_n_0_[17] ),
        .I1(add_ln700_18_reg_978_reg__0[17]),
        .I2(add_ln700_17_reg_973[17]),
        .O(\add_ln700_21_reg_1008[19]_i_3_n_0 ));
  (* HLUTNM = "lutpair260" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_21_reg_1008[19]_i_4 
       (.I0(\add_ln700_19_reg_983_reg_n_0_[16] ),
        .I1(add_ln700_18_reg_978_reg__0[16]),
        .I2(add_ln700_17_reg_973[16]),
        .O(\add_ln700_21_reg_1008[19]_i_4_n_0 ));
  (* HLUTNM = "lutpair259" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_21_reg_1008[19]_i_5 
       (.I0(\add_ln700_19_reg_983_reg_n_0_[15] ),
        .I1(add_ln700_18_reg_978_reg__0[15]),
        .I2(add_ln700_17_reg_973[15]),
        .O(\add_ln700_21_reg_1008[19]_i_5_n_0 ));
  (* HLUTNM = "lutpair263" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_21_reg_1008[19]_i_6 
       (.I0(\add_ln700_19_reg_983_reg_n_0_[19] ),
        .I1(add_ln700_18_reg_978_reg__0[19]),
        .I2(add_ln700_17_reg_973[19]),
        .I3(\add_ln700_21_reg_1008[19]_i_2_n_0 ),
        .O(\add_ln700_21_reg_1008[19]_i_6_n_0 ));
  (* HLUTNM = "lutpair262" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_21_reg_1008[19]_i_7 
       (.I0(\add_ln700_19_reg_983_reg_n_0_[18] ),
        .I1(add_ln700_18_reg_978_reg__0[18]),
        .I2(add_ln700_17_reg_973[18]),
        .I3(\add_ln700_21_reg_1008[19]_i_3_n_0 ),
        .O(\add_ln700_21_reg_1008[19]_i_7_n_0 ));
  (* HLUTNM = "lutpair261" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_21_reg_1008[19]_i_8 
       (.I0(\add_ln700_19_reg_983_reg_n_0_[17] ),
        .I1(add_ln700_18_reg_978_reg__0[17]),
        .I2(add_ln700_17_reg_973[17]),
        .I3(\add_ln700_21_reg_1008[19]_i_4_n_0 ),
        .O(\add_ln700_21_reg_1008[19]_i_8_n_0 ));
  (* HLUTNM = "lutpair260" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_21_reg_1008[19]_i_9 
       (.I0(\add_ln700_19_reg_983_reg_n_0_[16] ),
        .I1(add_ln700_18_reg_978_reg__0[16]),
        .I2(add_ln700_17_reg_973[16]),
        .I3(\add_ln700_21_reg_1008[19]_i_5_n_0 ),
        .O(\add_ln700_21_reg_1008[19]_i_9_n_0 ));
  (* HLUTNM = "lutpair266" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_21_reg_1008[23]_i_2 
       (.I0(\add_ln700_19_reg_983_reg_n_0_[22] ),
        .I1(add_ln700_18_reg_978_reg__0[22]),
        .I2(add_ln700_17_reg_973[22]),
        .O(\add_ln700_21_reg_1008[23]_i_2_n_0 ));
  (* HLUTNM = "lutpair265" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_21_reg_1008[23]_i_3 
       (.I0(\add_ln700_19_reg_983_reg_n_0_[21] ),
        .I1(add_ln700_18_reg_978_reg__0[21]),
        .I2(add_ln700_17_reg_973[21]),
        .O(\add_ln700_21_reg_1008[23]_i_3_n_0 ));
  (* HLUTNM = "lutpair264" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_21_reg_1008[23]_i_4 
       (.I0(\add_ln700_19_reg_983_reg_n_0_[20] ),
        .I1(add_ln700_18_reg_978_reg__0[20]),
        .I2(add_ln700_17_reg_973[20]),
        .O(\add_ln700_21_reg_1008[23]_i_4_n_0 ));
  (* HLUTNM = "lutpair263" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_21_reg_1008[23]_i_5 
       (.I0(\add_ln700_19_reg_983_reg_n_0_[19] ),
        .I1(add_ln700_18_reg_978_reg__0[19]),
        .I2(add_ln700_17_reg_973[19]),
        .O(\add_ln700_21_reg_1008[23]_i_5_n_0 ));
  (* HLUTNM = "lutpair267" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_21_reg_1008[23]_i_6 
       (.I0(\add_ln700_19_reg_983_reg_n_0_[23] ),
        .I1(add_ln700_18_reg_978_reg__0[23]),
        .I2(add_ln700_17_reg_973[23]),
        .I3(\add_ln700_21_reg_1008[23]_i_2_n_0 ),
        .O(\add_ln700_21_reg_1008[23]_i_6_n_0 ));
  (* HLUTNM = "lutpair266" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_21_reg_1008[23]_i_7 
       (.I0(\add_ln700_19_reg_983_reg_n_0_[22] ),
        .I1(add_ln700_18_reg_978_reg__0[22]),
        .I2(add_ln700_17_reg_973[22]),
        .I3(\add_ln700_21_reg_1008[23]_i_3_n_0 ),
        .O(\add_ln700_21_reg_1008[23]_i_7_n_0 ));
  (* HLUTNM = "lutpair265" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_21_reg_1008[23]_i_8 
       (.I0(\add_ln700_19_reg_983_reg_n_0_[21] ),
        .I1(add_ln700_18_reg_978_reg__0[21]),
        .I2(add_ln700_17_reg_973[21]),
        .I3(\add_ln700_21_reg_1008[23]_i_4_n_0 ),
        .O(\add_ln700_21_reg_1008[23]_i_8_n_0 ));
  (* HLUTNM = "lutpair264" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_21_reg_1008[23]_i_9 
       (.I0(\add_ln700_19_reg_983_reg_n_0_[20] ),
        .I1(add_ln700_18_reg_978_reg__0[20]),
        .I2(add_ln700_17_reg_973[20]),
        .I3(\add_ln700_21_reg_1008[23]_i_5_n_0 ),
        .O(\add_ln700_21_reg_1008[23]_i_9_n_0 ));
  (* HLUTNM = "lutpair270" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_21_reg_1008[27]_i_2 
       (.I0(\add_ln700_19_reg_983_reg_n_0_[26] ),
        .I1(add_ln700_18_reg_978_reg__0[26]),
        .I2(add_ln700_17_reg_973[26]),
        .O(\add_ln700_21_reg_1008[27]_i_2_n_0 ));
  (* HLUTNM = "lutpair269" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_21_reg_1008[27]_i_3 
       (.I0(\add_ln700_19_reg_983_reg_n_0_[25] ),
        .I1(add_ln700_18_reg_978_reg__0[25]),
        .I2(add_ln700_17_reg_973[25]),
        .O(\add_ln700_21_reg_1008[27]_i_3_n_0 ));
  (* HLUTNM = "lutpair268" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_21_reg_1008[27]_i_4 
       (.I0(\add_ln700_19_reg_983_reg_n_0_[24] ),
        .I1(add_ln700_18_reg_978_reg__0[24]),
        .I2(add_ln700_17_reg_973[24]),
        .O(\add_ln700_21_reg_1008[27]_i_4_n_0 ));
  (* HLUTNM = "lutpair267" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_21_reg_1008[27]_i_5 
       (.I0(\add_ln700_19_reg_983_reg_n_0_[23] ),
        .I1(add_ln700_18_reg_978_reg__0[23]),
        .I2(add_ln700_17_reg_973[23]),
        .O(\add_ln700_21_reg_1008[27]_i_5_n_0 ));
  (* HLUTNM = "lutpair271" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_21_reg_1008[27]_i_6 
       (.I0(\add_ln700_19_reg_983_reg_n_0_[27] ),
        .I1(add_ln700_18_reg_978_reg__0[27]),
        .I2(add_ln700_17_reg_973[27]),
        .I3(\add_ln700_21_reg_1008[27]_i_2_n_0 ),
        .O(\add_ln700_21_reg_1008[27]_i_6_n_0 ));
  (* HLUTNM = "lutpair270" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_21_reg_1008[27]_i_7 
       (.I0(\add_ln700_19_reg_983_reg_n_0_[26] ),
        .I1(add_ln700_18_reg_978_reg__0[26]),
        .I2(add_ln700_17_reg_973[26]),
        .I3(\add_ln700_21_reg_1008[27]_i_3_n_0 ),
        .O(\add_ln700_21_reg_1008[27]_i_7_n_0 ));
  (* HLUTNM = "lutpair269" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_21_reg_1008[27]_i_8 
       (.I0(\add_ln700_19_reg_983_reg_n_0_[25] ),
        .I1(add_ln700_18_reg_978_reg__0[25]),
        .I2(add_ln700_17_reg_973[25]),
        .I3(\add_ln700_21_reg_1008[27]_i_4_n_0 ),
        .O(\add_ln700_21_reg_1008[27]_i_8_n_0 ));
  (* HLUTNM = "lutpair268" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_21_reg_1008[27]_i_9 
       (.I0(\add_ln700_19_reg_983_reg_n_0_[24] ),
        .I1(add_ln700_18_reg_978_reg__0[24]),
        .I2(add_ln700_17_reg_973[24]),
        .I3(\add_ln700_21_reg_1008[27]_i_5_n_0 ),
        .O(\add_ln700_21_reg_1008[27]_i_9_n_0 ));
  (* HLUTNM = "lutpair273" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_21_reg_1008[31]_i_2 
       (.I0(\add_ln700_19_reg_983_reg_n_0_[31] ),
        .I1(add_ln700_18_reg_978_reg__0[29]),
        .I2(add_ln700_17_reg_973[29]),
        .O(\add_ln700_21_reg_1008[31]_i_2_n_0 ));
  (* HLUTNM = "lutpair272" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_21_reg_1008[31]_i_3 
       (.I0(\add_ln700_19_reg_983_reg_n_0_[28] ),
        .I1(add_ln700_18_reg_978_reg__0[28]),
        .I2(add_ln700_17_reg_973[28]),
        .O(\add_ln700_21_reg_1008[31]_i_3_n_0 ));
  (* HLUTNM = "lutpair271" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_21_reg_1008[31]_i_4 
       (.I0(\add_ln700_19_reg_983_reg_n_0_[27] ),
        .I1(add_ln700_18_reg_978_reg__0[27]),
        .I2(add_ln700_17_reg_973[27]),
        .O(\add_ln700_21_reg_1008[31]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'h1E87E178)) 
    \add_ln700_21_reg_1008[31]_i_5 
       (.I0(add_ln700_17_reg_973[30]),
        .I1(add_ln700_18_reg_978_reg__0[30]),
        .I2(add_ln700_18_reg_978_reg__0[31]),
        .I3(\add_ln700_19_reg_983_reg_n_0_[31] ),
        .I4(add_ln700_17_reg_973[31]),
        .O(\add_ln700_21_reg_1008[31]_i_5_n_0 ));
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_21_reg_1008[31]_i_6 
       (.I0(\add_ln700_21_reg_1008[31]_i_2_n_0 ),
        .I1(add_ln700_18_reg_978_reg__0[30]),
        .I2(\add_ln700_19_reg_983_reg_n_0_[31] ),
        .I3(add_ln700_17_reg_973[30]),
        .O(\add_ln700_21_reg_1008[31]_i_6_n_0 ));
  (* HLUTNM = "lutpair273" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_21_reg_1008[31]_i_7 
       (.I0(\add_ln700_19_reg_983_reg_n_0_[31] ),
        .I1(add_ln700_18_reg_978_reg__0[29]),
        .I2(add_ln700_17_reg_973[29]),
        .I3(\add_ln700_21_reg_1008[31]_i_3_n_0 ),
        .O(\add_ln700_21_reg_1008[31]_i_7_n_0 ));
  (* HLUTNM = "lutpair272" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_21_reg_1008[31]_i_8 
       (.I0(\add_ln700_19_reg_983_reg_n_0_[28] ),
        .I1(add_ln700_18_reg_978_reg__0[28]),
        .I2(add_ln700_17_reg_973[28]),
        .I3(\add_ln700_21_reg_1008[31]_i_4_n_0 ),
        .O(\add_ln700_21_reg_1008[31]_i_8_n_0 ));
  (* HLUTNM = "lutpair246" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_21_reg_1008[3]_i_2 
       (.I0(\add_ln700_19_reg_983_reg_n_0_[2] ),
        .I1(add_ln700_18_reg_978_reg__0[2]),
        .I2(add_ln700_17_reg_973[2]),
        .O(\add_ln700_21_reg_1008[3]_i_2_n_0 ));
  (* HLUTNM = "lutpair245" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_21_reg_1008[3]_i_3 
       (.I0(\add_ln700_19_reg_983_reg_n_0_[1] ),
        .I1(add_ln700_18_reg_978_reg__0[1]),
        .I2(add_ln700_17_reg_973[1]),
        .O(\add_ln700_21_reg_1008[3]_i_3_n_0 ));
  (* HLUTNM = "lutpair244" *) 
  LUT2 #(
    .INIT(4'h8)) 
    \add_ln700_21_reg_1008[3]_i_4 
       (.I0(add_ln700_18_reg_978_reg__0[0]),
        .I1(add_ln700_17_reg_973[0]),
        .O(\add_ln700_21_reg_1008[3]_i_4_n_0 ));
  (* HLUTNM = "lutpair247" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_21_reg_1008[3]_i_5 
       (.I0(\add_ln700_19_reg_983_reg_n_0_[3] ),
        .I1(add_ln700_18_reg_978_reg__0[3]),
        .I2(add_ln700_17_reg_973[3]),
        .I3(\add_ln700_21_reg_1008[3]_i_2_n_0 ),
        .O(\add_ln700_21_reg_1008[3]_i_5_n_0 ));
  (* HLUTNM = "lutpair246" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_21_reg_1008[3]_i_6 
       (.I0(\add_ln700_19_reg_983_reg_n_0_[2] ),
        .I1(add_ln700_18_reg_978_reg__0[2]),
        .I2(add_ln700_17_reg_973[2]),
        .I3(\add_ln700_21_reg_1008[3]_i_3_n_0 ),
        .O(\add_ln700_21_reg_1008[3]_i_6_n_0 ));
  (* HLUTNM = "lutpair245" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_21_reg_1008[3]_i_7 
       (.I0(\add_ln700_19_reg_983_reg_n_0_[1] ),
        .I1(add_ln700_18_reg_978_reg__0[1]),
        .I2(add_ln700_17_reg_973[1]),
        .I3(\add_ln700_21_reg_1008[3]_i_4_n_0 ),
        .O(\add_ln700_21_reg_1008[3]_i_7_n_0 ));
  (* HLUTNM = "lutpair244" *) 
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_21_reg_1008[3]_i_8 
       (.I0(add_ln700_18_reg_978_reg__0[0]),
        .I1(add_ln700_17_reg_973[0]),
        .O(\add_ln700_21_reg_1008[3]_i_8_n_0 ));
  (* HLUTNM = "lutpair250" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_21_reg_1008[7]_i_2 
       (.I0(\add_ln700_19_reg_983_reg_n_0_[6] ),
        .I1(add_ln700_18_reg_978_reg__0[6]),
        .I2(add_ln700_17_reg_973[6]),
        .O(\add_ln700_21_reg_1008[7]_i_2_n_0 ));
  (* HLUTNM = "lutpair249" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_21_reg_1008[7]_i_3 
       (.I0(\add_ln700_19_reg_983_reg_n_0_[5] ),
        .I1(add_ln700_18_reg_978_reg__0[5]),
        .I2(add_ln700_17_reg_973[5]),
        .O(\add_ln700_21_reg_1008[7]_i_3_n_0 ));
  (* HLUTNM = "lutpair248" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_21_reg_1008[7]_i_4 
       (.I0(\add_ln700_19_reg_983_reg_n_0_[4] ),
        .I1(add_ln700_18_reg_978_reg__0[4]),
        .I2(add_ln700_17_reg_973[4]),
        .O(\add_ln700_21_reg_1008[7]_i_4_n_0 ));
  (* HLUTNM = "lutpair247" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_21_reg_1008[7]_i_5 
       (.I0(\add_ln700_19_reg_983_reg_n_0_[3] ),
        .I1(add_ln700_18_reg_978_reg__0[3]),
        .I2(add_ln700_17_reg_973[3]),
        .O(\add_ln700_21_reg_1008[7]_i_5_n_0 ));
  (* HLUTNM = "lutpair251" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_21_reg_1008[7]_i_6 
       (.I0(\add_ln700_19_reg_983_reg_n_0_[7] ),
        .I1(add_ln700_18_reg_978_reg__0[7]),
        .I2(add_ln700_17_reg_973[7]),
        .I3(\add_ln700_21_reg_1008[7]_i_2_n_0 ),
        .O(\add_ln700_21_reg_1008[7]_i_6_n_0 ));
  (* HLUTNM = "lutpair250" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_21_reg_1008[7]_i_7 
       (.I0(\add_ln700_19_reg_983_reg_n_0_[6] ),
        .I1(add_ln700_18_reg_978_reg__0[6]),
        .I2(add_ln700_17_reg_973[6]),
        .I3(\add_ln700_21_reg_1008[7]_i_3_n_0 ),
        .O(\add_ln700_21_reg_1008[7]_i_7_n_0 ));
  (* HLUTNM = "lutpair249" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_21_reg_1008[7]_i_8 
       (.I0(\add_ln700_19_reg_983_reg_n_0_[5] ),
        .I1(add_ln700_18_reg_978_reg__0[5]),
        .I2(add_ln700_17_reg_973[5]),
        .I3(\add_ln700_21_reg_1008[7]_i_4_n_0 ),
        .O(\add_ln700_21_reg_1008[7]_i_8_n_0 ));
  (* HLUTNM = "lutpair248" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_21_reg_1008[7]_i_9 
       (.I0(\add_ln700_19_reg_983_reg_n_0_[4] ),
        .I1(add_ln700_18_reg_978_reg__0[4]),
        .I2(add_ln700_17_reg_973[4]),
        .I3(\add_ln700_21_reg_1008[7]_i_5_n_0 ),
        .O(\add_ln700_21_reg_1008[7]_i_9_n_0 ));
  FDRE \add_ln700_21_reg_1008_reg[0] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_21_fu_741_p2[0]),
        .Q(add_ln700_21_reg_1008[0]),
        .R(1'b0));
  FDRE \add_ln700_21_reg_1008_reg[10] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_21_fu_741_p2[10]),
        .Q(add_ln700_21_reg_1008[10]),
        .R(1'b0));
  FDRE \add_ln700_21_reg_1008_reg[11] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_21_fu_741_p2[11]),
        .Q(add_ln700_21_reg_1008[11]),
        .R(1'b0));
  CARRY4 \add_ln700_21_reg_1008_reg[11]_i_1 
       (.CI(\add_ln700_21_reg_1008_reg[7]_i_1_n_0 ),
        .CO({\add_ln700_21_reg_1008_reg[11]_i_1_n_0 ,\add_ln700_21_reg_1008_reg[11]_i_1_n_1 ,\add_ln700_21_reg_1008_reg[11]_i_1_n_2 ,\add_ln700_21_reg_1008_reg[11]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_21_reg_1008[11]_i_2_n_0 ,\add_ln700_21_reg_1008[11]_i_3_n_0 ,\add_ln700_21_reg_1008[11]_i_4_n_0 ,\add_ln700_21_reg_1008[11]_i_5_n_0 }),
        .O(add_ln700_21_fu_741_p2[11:8]),
        .S({\add_ln700_21_reg_1008[11]_i_6_n_0 ,\add_ln700_21_reg_1008[11]_i_7_n_0 ,\add_ln700_21_reg_1008[11]_i_8_n_0 ,\add_ln700_21_reg_1008[11]_i_9_n_0 }));
  FDRE \add_ln700_21_reg_1008_reg[12] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_21_fu_741_p2[12]),
        .Q(add_ln700_21_reg_1008[12]),
        .R(1'b0));
  FDRE \add_ln700_21_reg_1008_reg[13] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_21_fu_741_p2[13]),
        .Q(add_ln700_21_reg_1008[13]),
        .R(1'b0));
  FDRE \add_ln700_21_reg_1008_reg[14] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_21_fu_741_p2[14]),
        .Q(add_ln700_21_reg_1008[14]),
        .R(1'b0));
  FDRE \add_ln700_21_reg_1008_reg[15] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_21_fu_741_p2[15]),
        .Q(add_ln700_21_reg_1008[15]),
        .R(1'b0));
  CARRY4 \add_ln700_21_reg_1008_reg[15]_i_1 
       (.CI(\add_ln700_21_reg_1008_reg[11]_i_1_n_0 ),
        .CO({\add_ln700_21_reg_1008_reg[15]_i_1_n_0 ,\add_ln700_21_reg_1008_reg[15]_i_1_n_1 ,\add_ln700_21_reg_1008_reg[15]_i_1_n_2 ,\add_ln700_21_reg_1008_reg[15]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_21_reg_1008[15]_i_2_n_0 ,\add_ln700_21_reg_1008[15]_i_3_n_0 ,\add_ln700_21_reg_1008[15]_i_4_n_0 ,\add_ln700_21_reg_1008[15]_i_5_n_0 }),
        .O(add_ln700_21_fu_741_p2[15:12]),
        .S({\add_ln700_21_reg_1008[15]_i_6_n_0 ,\add_ln700_21_reg_1008[15]_i_7_n_0 ,\add_ln700_21_reg_1008[15]_i_8_n_0 ,\add_ln700_21_reg_1008[15]_i_9_n_0 }));
  FDRE \add_ln700_21_reg_1008_reg[16] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_21_fu_741_p2[16]),
        .Q(add_ln700_21_reg_1008[16]),
        .R(1'b0));
  FDRE \add_ln700_21_reg_1008_reg[17] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_21_fu_741_p2[17]),
        .Q(add_ln700_21_reg_1008[17]),
        .R(1'b0));
  FDRE \add_ln700_21_reg_1008_reg[18] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_21_fu_741_p2[18]),
        .Q(add_ln700_21_reg_1008[18]),
        .R(1'b0));
  FDRE \add_ln700_21_reg_1008_reg[19] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_21_fu_741_p2[19]),
        .Q(add_ln700_21_reg_1008[19]),
        .R(1'b0));
  CARRY4 \add_ln700_21_reg_1008_reg[19]_i_1 
       (.CI(\add_ln700_21_reg_1008_reg[15]_i_1_n_0 ),
        .CO({\add_ln700_21_reg_1008_reg[19]_i_1_n_0 ,\add_ln700_21_reg_1008_reg[19]_i_1_n_1 ,\add_ln700_21_reg_1008_reg[19]_i_1_n_2 ,\add_ln700_21_reg_1008_reg[19]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_21_reg_1008[19]_i_2_n_0 ,\add_ln700_21_reg_1008[19]_i_3_n_0 ,\add_ln700_21_reg_1008[19]_i_4_n_0 ,\add_ln700_21_reg_1008[19]_i_5_n_0 }),
        .O(add_ln700_21_fu_741_p2[19:16]),
        .S({\add_ln700_21_reg_1008[19]_i_6_n_0 ,\add_ln700_21_reg_1008[19]_i_7_n_0 ,\add_ln700_21_reg_1008[19]_i_8_n_0 ,\add_ln700_21_reg_1008[19]_i_9_n_0 }));
  FDRE \add_ln700_21_reg_1008_reg[1] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_21_fu_741_p2[1]),
        .Q(add_ln700_21_reg_1008[1]),
        .R(1'b0));
  FDRE \add_ln700_21_reg_1008_reg[20] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_21_fu_741_p2[20]),
        .Q(add_ln700_21_reg_1008[20]),
        .R(1'b0));
  FDRE \add_ln700_21_reg_1008_reg[21] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_21_fu_741_p2[21]),
        .Q(add_ln700_21_reg_1008[21]),
        .R(1'b0));
  FDRE \add_ln700_21_reg_1008_reg[22] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_21_fu_741_p2[22]),
        .Q(add_ln700_21_reg_1008[22]),
        .R(1'b0));
  FDRE \add_ln700_21_reg_1008_reg[23] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_21_fu_741_p2[23]),
        .Q(add_ln700_21_reg_1008[23]),
        .R(1'b0));
  CARRY4 \add_ln700_21_reg_1008_reg[23]_i_1 
       (.CI(\add_ln700_21_reg_1008_reg[19]_i_1_n_0 ),
        .CO({\add_ln700_21_reg_1008_reg[23]_i_1_n_0 ,\add_ln700_21_reg_1008_reg[23]_i_1_n_1 ,\add_ln700_21_reg_1008_reg[23]_i_1_n_2 ,\add_ln700_21_reg_1008_reg[23]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_21_reg_1008[23]_i_2_n_0 ,\add_ln700_21_reg_1008[23]_i_3_n_0 ,\add_ln700_21_reg_1008[23]_i_4_n_0 ,\add_ln700_21_reg_1008[23]_i_5_n_0 }),
        .O(add_ln700_21_fu_741_p2[23:20]),
        .S({\add_ln700_21_reg_1008[23]_i_6_n_0 ,\add_ln700_21_reg_1008[23]_i_7_n_0 ,\add_ln700_21_reg_1008[23]_i_8_n_0 ,\add_ln700_21_reg_1008[23]_i_9_n_0 }));
  FDRE \add_ln700_21_reg_1008_reg[24] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_21_fu_741_p2[24]),
        .Q(add_ln700_21_reg_1008[24]),
        .R(1'b0));
  FDRE \add_ln700_21_reg_1008_reg[25] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_21_fu_741_p2[25]),
        .Q(add_ln700_21_reg_1008[25]),
        .R(1'b0));
  FDRE \add_ln700_21_reg_1008_reg[26] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_21_fu_741_p2[26]),
        .Q(add_ln700_21_reg_1008[26]),
        .R(1'b0));
  FDRE \add_ln700_21_reg_1008_reg[27] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_21_fu_741_p2[27]),
        .Q(add_ln700_21_reg_1008[27]),
        .R(1'b0));
  CARRY4 \add_ln700_21_reg_1008_reg[27]_i_1 
       (.CI(\add_ln700_21_reg_1008_reg[23]_i_1_n_0 ),
        .CO({\add_ln700_21_reg_1008_reg[27]_i_1_n_0 ,\add_ln700_21_reg_1008_reg[27]_i_1_n_1 ,\add_ln700_21_reg_1008_reg[27]_i_1_n_2 ,\add_ln700_21_reg_1008_reg[27]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_21_reg_1008[27]_i_2_n_0 ,\add_ln700_21_reg_1008[27]_i_3_n_0 ,\add_ln700_21_reg_1008[27]_i_4_n_0 ,\add_ln700_21_reg_1008[27]_i_5_n_0 }),
        .O(add_ln700_21_fu_741_p2[27:24]),
        .S({\add_ln700_21_reg_1008[27]_i_6_n_0 ,\add_ln700_21_reg_1008[27]_i_7_n_0 ,\add_ln700_21_reg_1008[27]_i_8_n_0 ,\add_ln700_21_reg_1008[27]_i_9_n_0 }));
  FDRE \add_ln700_21_reg_1008_reg[28] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_21_fu_741_p2[28]),
        .Q(add_ln700_21_reg_1008[28]),
        .R(1'b0));
  FDRE \add_ln700_21_reg_1008_reg[29] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_21_fu_741_p2[29]),
        .Q(add_ln700_21_reg_1008[29]),
        .R(1'b0));
  FDRE \add_ln700_21_reg_1008_reg[2] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_21_fu_741_p2[2]),
        .Q(add_ln700_21_reg_1008[2]),
        .R(1'b0));
  FDRE \add_ln700_21_reg_1008_reg[30] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_21_fu_741_p2[30]),
        .Q(add_ln700_21_reg_1008[30]),
        .R(1'b0));
  FDRE \add_ln700_21_reg_1008_reg[31] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_21_fu_741_p2[31]),
        .Q(add_ln700_21_reg_1008[31]),
        .R(1'b0));
  CARRY4 \add_ln700_21_reg_1008_reg[31]_i_1 
       (.CI(\add_ln700_21_reg_1008_reg[27]_i_1_n_0 ),
        .CO({\NLW_add_ln700_21_reg_1008_reg[31]_i_1_CO_UNCONNECTED [3],\add_ln700_21_reg_1008_reg[31]_i_1_n_1 ,\add_ln700_21_reg_1008_reg[31]_i_1_n_2 ,\add_ln700_21_reg_1008_reg[31]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,\add_ln700_21_reg_1008[31]_i_2_n_0 ,\add_ln700_21_reg_1008[31]_i_3_n_0 ,\add_ln700_21_reg_1008[31]_i_4_n_0 }),
        .O(add_ln700_21_fu_741_p2[31:28]),
        .S({\add_ln700_21_reg_1008[31]_i_5_n_0 ,\add_ln700_21_reg_1008[31]_i_6_n_0 ,\add_ln700_21_reg_1008[31]_i_7_n_0 ,\add_ln700_21_reg_1008[31]_i_8_n_0 }));
  FDRE \add_ln700_21_reg_1008_reg[3] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_21_fu_741_p2[3]),
        .Q(add_ln700_21_reg_1008[3]),
        .R(1'b0));
  CARRY4 \add_ln700_21_reg_1008_reg[3]_i_1 
       (.CI(1'b0),
        .CO({\add_ln700_21_reg_1008_reg[3]_i_1_n_0 ,\add_ln700_21_reg_1008_reg[3]_i_1_n_1 ,\add_ln700_21_reg_1008_reg[3]_i_1_n_2 ,\add_ln700_21_reg_1008_reg[3]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_21_reg_1008[3]_i_2_n_0 ,\add_ln700_21_reg_1008[3]_i_3_n_0 ,\add_ln700_21_reg_1008[3]_i_4_n_0 ,1'b0}),
        .O(add_ln700_21_fu_741_p2[3:0]),
        .S({\add_ln700_21_reg_1008[3]_i_5_n_0 ,\add_ln700_21_reg_1008[3]_i_6_n_0 ,\add_ln700_21_reg_1008[3]_i_7_n_0 ,\add_ln700_21_reg_1008[3]_i_8_n_0 }));
  FDRE \add_ln700_21_reg_1008_reg[4] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_21_fu_741_p2[4]),
        .Q(add_ln700_21_reg_1008[4]),
        .R(1'b0));
  FDRE \add_ln700_21_reg_1008_reg[5] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_21_fu_741_p2[5]),
        .Q(add_ln700_21_reg_1008[5]),
        .R(1'b0));
  FDRE \add_ln700_21_reg_1008_reg[6] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_21_fu_741_p2[6]),
        .Q(add_ln700_21_reg_1008[6]),
        .R(1'b0));
  FDRE \add_ln700_21_reg_1008_reg[7] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_21_fu_741_p2[7]),
        .Q(add_ln700_21_reg_1008[7]),
        .R(1'b0));
  CARRY4 \add_ln700_21_reg_1008_reg[7]_i_1 
       (.CI(\add_ln700_21_reg_1008_reg[3]_i_1_n_0 ),
        .CO({\add_ln700_21_reg_1008_reg[7]_i_1_n_0 ,\add_ln700_21_reg_1008_reg[7]_i_1_n_1 ,\add_ln700_21_reg_1008_reg[7]_i_1_n_2 ,\add_ln700_21_reg_1008_reg[7]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_21_reg_1008[7]_i_2_n_0 ,\add_ln700_21_reg_1008[7]_i_3_n_0 ,\add_ln700_21_reg_1008[7]_i_4_n_0 ,\add_ln700_21_reg_1008[7]_i_5_n_0 }),
        .O(add_ln700_21_fu_741_p2[7:4]),
        .S({\add_ln700_21_reg_1008[7]_i_6_n_0 ,\add_ln700_21_reg_1008[7]_i_7_n_0 ,\add_ln700_21_reg_1008[7]_i_8_n_0 ,\add_ln700_21_reg_1008[7]_i_9_n_0 }));
  FDRE \add_ln700_21_reg_1008_reg[8] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_21_fu_741_p2[8]),
        .Q(add_ln700_21_reg_1008[8]),
        .R(1'b0));
  FDRE \add_ln700_21_reg_1008_reg[9] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_21_fu_741_p2[9]),
        .Q(add_ln700_21_reg_1008[9]),
        .R(1'b0));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_24_reg_988[11]_i_10 
       (.I0(mul_ln700_27_reg_923_reg_n_95),
        .I1(mul_ln700_26_reg_918_reg_n_95),
        .I2(mul_ln700_24_reg_908_reg_n_95),
        .O(\add_ln700_24_reg_988[11]_i_10_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_24_reg_988[11]_i_11 
       (.I0(mul_ln700_27_reg_923_reg_n_96),
        .I1(mul_ln700_26_reg_918_reg_n_96),
        .I2(mul_ln700_24_reg_908_reg_n_96),
        .O(\add_ln700_24_reg_988[11]_i_11_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_24_reg_988[11]_i_12 
       (.I0(mul_ln700_27_reg_923_reg_n_97),
        .I1(mul_ln700_26_reg_918_reg_n_97),
        .I2(mul_ln700_24_reg_908_reg_n_97),
        .O(\add_ln700_24_reg_988[11]_i_12_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_24_reg_988[11]_i_13 
       (.I0(mul_ln700_27_reg_923_reg_n_98),
        .I1(mul_ln700_26_reg_918_reg_n_98),
        .I2(mul_ln700_24_reg_908_reg_n_98),
        .O(\add_ln700_24_reg_988[11]_i_13_n_0 ));
  LUT5 #(
    .INIT(32'hFFE8E800)) 
    \add_ln700_24_reg_988[11]_i_2 
       (.I0(mul_ln700_24_reg_908_reg_n_96),
        .I1(mul_ln700_26_reg_918_reg_n_96),
        .I2(mul_ln700_27_reg_923_reg_n_96),
        .I3(mul_ln700_25_reg_913_reg_n_95),
        .I4(\add_ln700_24_reg_988[11]_i_10_n_0 ),
        .O(\add_ln700_24_reg_988[11]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hFFE8E800)) 
    \add_ln700_24_reg_988[11]_i_3 
       (.I0(mul_ln700_24_reg_908_reg_n_97),
        .I1(mul_ln700_26_reg_918_reg_n_97),
        .I2(mul_ln700_27_reg_923_reg_n_97),
        .I3(mul_ln700_25_reg_913_reg_n_96),
        .I4(\add_ln700_24_reg_988[11]_i_11_n_0 ),
        .O(\add_ln700_24_reg_988[11]_i_3_n_0 ));
  LUT5 #(
    .INIT(32'hFFE8E800)) 
    \add_ln700_24_reg_988[11]_i_4 
       (.I0(mul_ln700_24_reg_908_reg_n_98),
        .I1(mul_ln700_26_reg_918_reg_n_98),
        .I2(mul_ln700_27_reg_923_reg_n_98),
        .I3(mul_ln700_25_reg_913_reg_n_97),
        .I4(\add_ln700_24_reg_988[11]_i_12_n_0 ),
        .O(\add_ln700_24_reg_988[11]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'hFFE8E800)) 
    \add_ln700_24_reg_988[11]_i_5 
       (.I0(mul_ln700_24_reg_908_reg_n_99),
        .I1(mul_ln700_26_reg_918_reg_n_99),
        .I2(mul_ln700_27_reg_923_reg_n_99),
        .I3(mul_ln700_25_reg_913_reg_n_98),
        .I4(\add_ln700_24_reg_988[11]_i_13_n_0 ),
        .O(\add_ln700_24_reg_988[11]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_24_reg_988[11]_i_6 
       (.I0(\add_ln700_24_reg_988[11]_i_2_n_0 ),
        .I1(\add_ln700_24_reg_988[15]_i_13_n_0 ),
        .I2(mul_ln700_25_reg_913_reg_n_94),
        .I3(mul_ln700_27_reg_923_reg_n_95),
        .I4(mul_ln700_26_reg_918_reg_n_95),
        .I5(mul_ln700_24_reg_908_reg_n_95),
        .O(\add_ln700_24_reg_988[11]_i_6_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_24_reg_988[11]_i_7 
       (.I0(\add_ln700_24_reg_988[11]_i_3_n_0 ),
        .I1(\add_ln700_24_reg_988[11]_i_10_n_0 ),
        .I2(mul_ln700_25_reg_913_reg_n_95),
        .I3(mul_ln700_27_reg_923_reg_n_96),
        .I4(mul_ln700_26_reg_918_reg_n_96),
        .I5(mul_ln700_24_reg_908_reg_n_96),
        .O(\add_ln700_24_reg_988[11]_i_7_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_24_reg_988[11]_i_8 
       (.I0(\add_ln700_24_reg_988[11]_i_4_n_0 ),
        .I1(\add_ln700_24_reg_988[11]_i_11_n_0 ),
        .I2(mul_ln700_25_reg_913_reg_n_96),
        .I3(mul_ln700_27_reg_923_reg_n_97),
        .I4(mul_ln700_26_reg_918_reg_n_97),
        .I5(mul_ln700_24_reg_908_reg_n_97),
        .O(\add_ln700_24_reg_988[11]_i_8_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_24_reg_988[11]_i_9 
       (.I0(\add_ln700_24_reg_988[11]_i_5_n_0 ),
        .I1(\add_ln700_24_reg_988[11]_i_12_n_0 ),
        .I2(mul_ln700_25_reg_913_reg_n_97),
        .I3(mul_ln700_27_reg_923_reg_n_98),
        .I4(mul_ln700_26_reg_918_reg_n_98),
        .I5(mul_ln700_24_reg_908_reg_n_98),
        .O(\add_ln700_24_reg_988[11]_i_9_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_24_reg_988[15]_i_10 
       (.I0(mul_ln700_27_reg_923_reg_n_91),
        .I1(mul_ln700_26_reg_918_reg_n_91),
        .I2(mul_ln700_24_reg_908_reg_n_91),
        .O(\add_ln700_24_reg_988[15]_i_10_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_24_reg_988[15]_i_11 
       (.I0(mul_ln700_27_reg_923_reg_n_92),
        .I1(mul_ln700_26_reg_918_reg_n_92),
        .I2(mul_ln700_24_reg_908_reg_n_92),
        .O(\add_ln700_24_reg_988[15]_i_11_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_24_reg_988[15]_i_12 
       (.I0(mul_ln700_27_reg_923_reg_n_93),
        .I1(mul_ln700_26_reg_918_reg_n_93),
        .I2(mul_ln700_24_reg_908_reg_n_93),
        .O(\add_ln700_24_reg_988[15]_i_12_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_24_reg_988[15]_i_13 
       (.I0(mul_ln700_27_reg_923_reg_n_94),
        .I1(mul_ln700_26_reg_918_reg_n_94),
        .I2(mul_ln700_24_reg_908_reg_n_94),
        .O(\add_ln700_24_reg_988[15]_i_13_n_0 ));
  LUT5 #(
    .INIT(32'hFFE8E800)) 
    \add_ln700_24_reg_988[15]_i_2 
       (.I0(mul_ln700_24_reg_908_reg_n_92),
        .I1(mul_ln700_26_reg_918_reg_n_92),
        .I2(mul_ln700_27_reg_923_reg_n_92),
        .I3(mul_ln700_25_reg_913_reg_n_91),
        .I4(\add_ln700_24_reg_988[15]_i_10_n_0 ),
        .O(\add_ln700_24_reg_988[15]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hFFE8E800)) 
    \add_ln700_24_reg_988[15]_i_3 
       (.I0(mul_ln700_24_reg_908_reg_n_93),
        .I1(mul_ln700_26_reg_918_reg_n_93),
        .I2(mul_ln700_27_reg_923_reg_n_93),
        .I3(mul_ln700_25_reg_913_reg_n_92),
        .I4(\add_ln700_24_reg_988[15]_i_11_n_0 ),
        .O(\add_ln700_24_reg_988[15]_i_3_n_0 ));
  LUT5 #(
    .INIT(32'hFFE8E800)) 
    \add_ln700_24_reg_988[15]_i_4 
       (.I0(mul_ln700_24_reg_908_reg_n_94),
        .I1(mul_ln700_26_reg_918_reg_n_94),
        .I2(mul_ln700_27_reg_923_reg_n_94),
        .I3(mul_ln700_25_reg_913_reg_n_93),
        .I4(\add_ln700_24_reg_988[15]_i_12_n_0 ),
        .O(\add_ln700_24_reg_988[15]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'hFFE8E800)) 
    \add_ln700_24_reg_988[15]_i_5 
       (.I0(mul_ln700_24_reg_908_reg_n_95),
        .I1(mul_ln700_26_reg_918_reg_n_95),
        .I2(mul_ln700_27_reg_923_reg_n_95),
        .I3(mul_ln700_25_reg_913_reg_n_94),
        .I4(\add_ln700_24_reg_988[15]_i_13_n_0 ),
        .O(\add_ln700_24_reg_988[15]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_24_reg_988[15]_i_6 
       (.I0(\add_ln700_24_reg_988[15]_i_2_n_0 ),
        .I1(\add_ln700_24_reg_988[19]_i_13_n_0 ),
        .I2(mul_ln700_25_reg_913_reg_n_90),
        .I3(mul_ln700_27_reg_923_reg_n_91),
        .I4(mul_ln700_26_reg_918_reg_n_91),
        .I5(mul_ln700_24_reg_908_reg_n_91),
        .O(\add_ln700_24_reg_988[15]_i_6_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_24_reg_988[15]_i_7 
       (.I0(\add_ln700_24_reg_988[15]_i_3_n_0 ),
        .I1(\add_ln700_24_reg_988[15]_i_10_n_0 ),
        .I2(mul_ln700_25_reg_913_reg_n_91),
        .I3(mul_ln700_27_reg_923_reg_n_92),
        .I4(mul_ln700_26_reg_918_reg_n_92),
        .I5(mul_ln700_24_reg_908_reg_n_92),
        .O(\add_ln700_24_reg_988[15]_i_7_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_24_reg_988[15]_i_8 
       (.I0(\add_ln700_24_reg_988[15]_i_4_n_0 ),
        .I1(\add_ln700_24_reg_988[15]_i_11_n_0 ),
        .I2(mul_ln700_25_reg_913_reg_n_92),
        .I3(mul_ln700_27_reg_923_reg_n_93),
        .I4(mul_ln700_26_reg_918_reg_n_93),
        .I5(mul_ln700_24_reg_908_reg_n_93),
        .O(\add_ln700_24_reg_988[15]_i_8_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_24_reg_988[15]_i_9 
       (.I0(\add_ln700_24_reg_988[15]_i_5_n_0 ),
        .I1(\add_ln700_24_reg_988[15]_i_12_n_0 ),
        .I2(mul_ln700_25_reg_913_reg_n_93),
        .I3(mul_ln700_27_reg_923_reg_n_94),
        .I4(mul_ln700_26_reg_918_reg_n_94),
        .I5(mul_ln700_24_reg_908_reg_n_94),
        .O(\add_ln700_24_reg_988[15]_i_9_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_24_reg_988[19]_i_10 
       (.I0(mul_ln700_27_reg_923_reg_n_87),
        .I1(mul_ln700_26_reg_918_reg_n_87),
        .I2(mul_ln700_24_reg_908_reg_n_87),
        .O(\add_ln700_24_reg_988[19]_i_10_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_24_reg_988[19]_i_11 
       (.I0(mul_ln700_27_reg_923_reg_n_88),
        .I1(mul_ln700_26_reg_918_reg_n_88),
        .I2(mul_ln700_24_reg_908_reg_n_88),
        .O(\add_ln700_24_reg_988[19]_i_11_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_24_reg_988[19]_i_12 
       (.I0(mul_ln700_27_reg_923_reg_n_89),
        .I1(mul_ln700_26_reg_918_reg_n_89),
        .I2(mul_ln700_24_reg_908_reg_n_89),
        .O(\add_ln700_24_reg_988[19]_i_12_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_24_reg_988[19]_i_13 
       (.I0(mul_ln700_27_reg_923_reg_n_90),
        .I1(mul_ln700_26_reg_918_reg_n_90),
        .I2(mul_ln700_24_reg_908_reg_n_90),
        .O(\add_ln700_24_reg_988[19]_i_13_n_0 ));
  LUT5 #(
    .INIT(32'hFFE8E800)) 
    \add_ln700_24_reg_988[19]_i_2 
       (.I0(mul_ln700_24_reg_908_reg_n_88),
        .I1(mul_ln700_26_reg_918_reg_n_88),
        .I2(mul_ln700_27_reg_923_reg_n_88),
        .I3(mul_ln700_25_reg_913_reg_n_87),
        .I4(\add_ln700_24_reg_988[19]_i_10_n_0 ),
        .O(\add_ln700_24_reg_988[19]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hFFE8E800)) 
    \add_ln700_24_reg_988[19]_i_3 
       (.I0(mul_ln700_24_reg_908_reg_n_89),
        .I1(mul_ln700_26_reg_918_reg_n_89),
        .I2(mul_ln700_27_reg_923_reg_n_89),
        .I3(mul_ln700_25_reg_913_reg_n_88),
        .I4(\add_ln700_24_reg_988[19]_i_11_n_0 ),
        .O(\add_ln700_24_reg_988[19]_i_3_n_0 ));
  LUT5 #(
    .INIT(32'hFFE8E800)) 
    \add_ln700_24_reg_988[19]_i_4 
       (.I0(mul_ln700_24_reg_908_reg_n_90),
        .I1(mul_ln700_26_reg_918_reg_n_90),
        .I2(mul_ln700_27_reg_923_reg_n_90),
        .I3(mul_ln700_25_reg_913_reg_n_89),
        .I4(\add_ln700_24_reg_988[19]_i_12_n_0 ),
        .O(\add_ln700_24_reg_988[19]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'hFFE8E800)) 
    \add_ln700_24_reg_988[19]_i_5 
       (.I0(mul_ln700_24_reg_908_reg_n_91),
        .I1(mul_ln700_26_reg_918_reg_n_91),
        .I2(mul_ln700_27_reg_923_reg_n_91),
        .I3(mul_ln700_25_reg_913_reg_n_90),
        .I4(\add_ln700_24_reg_988[19]_i_13_n_0 ),
        .O(\add_ln700_24_reg_988[19]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_24_reg_988[19]_i_6 
       (.I0(\add_ln700_24_reg_988[19]_i_2_n_0 ),
        .I1(\add_ln700_24_reg_988[23]_i_13_n_0 ),
        .I2(mul_ln700_25_reg_913_reg_n_86),
        .I3(mul_ln700_27_reg_923_reg_n_87),
        .I4(mul_ln700_26_reg_918_reg_n_87),
        .I5(mul_ln700_24_reg_908_reg_n_87),
        .O(\add_ln700_24_reg_988[19]_i_6_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_24_reg_988[19]_i_7 
       (.I0(\add_ln700_24_reg_988[19]_i_3_n_0 ),
        .I1(\add_ln700_24_reg_988[19]_i_10_n_0 ),
        .I2(mul_ln700_25_reg_913_reg_n_87),
        .I3(mul_ln700_27_reg_923_reg_n_88),
        .I4(mul_ln700_26_reg_918_reg_n_88),
        .I5(mul_ln700_24_reg_908_reg_n_88),
        .O(\add_ln700_24_reg_988[19]_i_7_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_24_reg_988[19]_i_8 
       (.I0(\add_ln700_24_reg_988[19]_i_4_n_0 ),
        .I1(\add_ln700_24_reg_988[19]_i_11_n_0 ),
        .I2(mul_ln700_25_reg_913_reg_n_88),
        .I3(mul_ln700_27_reg_923_reg_n_89),
        .I4(mul_ln700_26_reg_918_reg_n_89),
        .I5(mul_ln700_24_reg_908_reg_n_89),
        .O(\add_ln700_24_reg_988[19]_i_8_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_24_reg_988[19]_i_9 
       (.I0(\add_ln700_24_reg_988[19]_i_5_n_0 ),
        .I1(\add_ln700_24_reg_988[19]_i_12_n_0 ),
        .I2(mul_ln700_25_reg_913_reg_n_89),
        .I3(mul_ln700_27_reg_923_reg_n_90),
        .I4(mul_ln700_26_reg_918_reg_n_90),
        .I5(mul_ln700_24_reg_908_reg_n_90),
        .O(\add_ln700_24_reg_988[19]_i_9_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair16" *) 
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_24_reg_988[23]_i_10 
       (.I0(mul_ln700_27_reg_923_reg_n_83),
        .I1(mul_ln700_26_reg_918_reg_n_83),
        .I2(mul_ln700_24_reg_908_reg_n_83),
        .O(\add_ln700_24_reg_988[23]_i_10_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_24_reg_988[23]_i_11 
       (.I0(mul_ln700_27_reg_923_reg_n_84),
        .I1(mul_ln700_26_reg_918_reg_n_84),
        .I2(mul_ln700_24_reg_908_reg_n_84),
        .O(\add_ln700_24_reg_988[23]_i_11_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_24_reg_988[23]_i_12 
       (.I0(mul_ln700_27_reg_923_reg_n_85),
        .I1(mul_ln700_26_reg_918_reg_n_85),
        .I2(mul_ln700_24_reg_908_reg_n_85),
        .O(\add_ln700_24_reg_988[23]_i_12_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_24_reg_988[23]_i_13 
       (.I0(mul_ln700_27_reg_923_reg_n_86),
        .I1(mul_ln700_26_reg_918_reg_n_86),
        .I2(mul_ln700_24_reg_908_reg_n_86),
        .O(\add_ln700_24_reg_988[23]_i_13_n_0 ));
  LUT5 #(
    .INIT(32'hFFE8E800)) 
    \add_ln700_24_reg_988[23]_i_2 
       (.I0(mul_ln700_24_reg_908_reg_n_84),
        .I1(mul_ln700_26_reg_918_reg_n_84),
        .I2(mul_ln700_27_reg_923_reg_n_84),
        .I3(mul_ln700_25_reg_913_reg_n_83),
        .I4(\add_ln700_24_reg_988[23]_i_10_n_0 ),
        .O(\add_ln700_24_reg_988[23]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hFFE8E800)) 
    \add_ln700_24_reg_988[23]_i_3 
       (.I0(mul_ln700_24_reg_908_reg_n_85),
        .I1(mul_ln700_26_reg_918_reg_n_85),
        .I2(mul_ln700_27_reg_923_reg_n_85),
        .I3(mul_ln700_25_reg_913_reg_n_84),
        .I4(\add_ln700_24_reg_988[23]_i_11_n_0 ),
        .O(\add_ln700_24_reg_988[23]_i_3_n_0 ));
  LUT5 #(
    .INIT(32'hFFE8E800)) 
    \add_ln700_24_reg_988[23]_i_4 
       (.I0(mul_ln700_24_reg_908_reg_n_86),
        .I1(mul_ln700_26_reg_918_reg_n_86),
        .I2(mul_ln700_27_reg_923_reg_n_86),
        .I3(mul_ln700_25_reg_913_reg_n_85),
        .I4(\add_ln700_24_reg_988[23]_i_12_n_0 ),
        .O(\add_ln700_24_reg_988[23]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'hFFE8E800)) 
    \add_ln700_24_reg_988[23]_i_5 
       (.I0(mul_ln700_24_reg_908_reg_n_87),
        .I1(mul_ln700_26_reg_918_reg_n_87),
        .I2(mul_ln700_27_reg_923_reg_n_87),
        .I3(mul_ln700_25_reg_913_reg_n_86),
        .I4(\add_ln700_24_reg_988[23]_i_13_n_0 ),
        .O(\add_ln700_24_reg_988[23]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'h6996966996696996)) 
    \add_ln700_24_reg_988[23]_i_6 
       (.I0(\add_ln700_24_reg_988[23]_i_2_n_0 ),
        .I1(mul_ln700_26_reg_918_reg_n_82),
        .I2(mul_ln700_24_reg_908_reg_n_82),
        .I3(mul_ln700_27_reg_923_reg_n_82),
        .I4(mul_ln700_25_reg_913_reg_n_82),
        .I5(\add_ln700_24_reg_988[27]_i_12_n_0 ),
        .O(\add_ln700_24_reg_988[23]_i_6_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_24_reg_988[23]_i_7 
       (.I0(\add_ln700_24_reg_988[23]_i_3_n_0 ),
        .I1(\add_ln700_24_reg_988[23]_i_10_n_0 ),
        .I2(mul_ln700_25_reg_913_reg_n_83),
        .I3(mul_ln700_27_reg_923_reg_n_84),
        .I4(mul_ln700_26_reg_918_reg_n_84),
        .I5(mul_ln700_24_reg_908_reg_n_84),
        .O(\add_ln700_24_reg_988[23]_i_7_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_24_reg_988[23]_i_8 
       (.I0(\add_ln700_24_reg_988[23]_i_4_n_0 ),
        .I1(\add_ln700_24_reg_988[23]_i_11_n_0 ),
        .I2(mul_ln700_25_reg_913_reg_n_84),
        .I3(mul_ln700_27_reg_923_reg_n_85),
        .I4(mul_ln700_26_reg_918_reg_n_85),
        .I5(mul_ln700_24_reg_908_reg_n_85),
        .O(\add_ln700_24_reg_988[23]_i_8_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_24_reg_988[23]_i_9 
       (.I0(\add_ln700_24_reg_988[23]_i_5_n_0 ),
        .I1(\add_ln700_24_reg_988[23]_i_12_n_0 ),
        .I2(mul_ln700_25_reg_913_reg_n_85),
        .I3(mul_ln700_27_reg_923_reg_n_86),
        .I4(mul_ln700_26_reg_918_reg_n_86),
        .I5(mul_ln700_24_reg_908_reg_n_86),
        .O(\add_ln700_24_reg_988[23]_i_9_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair12" *) 
  LUT5 #(
    .INIT(32'h69699669)) 
    \add_ln700_24_reg_988[27]_i_10 
       (.I0(mul_ln700_26_reg_918_reg_n_81),
        .I1(mul_ln700_24_reg_908_reg_n_81),
        .I2(mul_ln700_27_reg_923_reg_n_81),
        .I3(mul_ln700_27_reg_923_reg_n_82),
        .I4(mul_ln700_25_reg_913_reg_n_82),
        .O(\add_ln700_24_reg_988[27]_i_10_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair13" *) 
  LUT5 #(
    .INIT(32'hE11E1EE1)) 
    \add_ln700_24_reg_988[27]_i_11 
       (.I0(mul_ln700_26_reg_918_reg_n_81),
        .I1(mul_ln700_24_reg_908_reg_n_81),
        .I2(mul_ln700_26_reg_918_reg_n_80),
        .I3(mul_ln700_24_reg_908_reg_n_80),
        .I4(mul_ln700_27_reg_923_reg_n_80),
        .O(\add_ln700_24_reg_988[27]_i_11_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair16" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_24_reg_988[27]_i_12 
       (.I0(mul_ln700_27_reg_923_reg_n_83),
        .I1(mul_ln700_26_reg_918_reg_n_83),
        .I2(mul_ln700_24_reg_908_reg_n_83),
        .O(\add_ln700_24_reg_988[27]_i_12_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair13" *) 
  LUT5 #(
    .INIT(32'h0EE0EFFE)) 
    \add_ln700_24_reg_988[27]_i_13 
       (.I0(mul_ln700_24_reg_908_reg_n_81),
        .I1(mul_ln700_26_reg_918_reg_n_81),
        .I2(mul_ln700_26_reg_918_reg_n_80),
        .I3(mul_ln700_24_reg_908_reg_n_80),
        .I4(mul_ln700_27_reg_923_reg_n_80),
        .O(\add_ln700_24_reg_988[27]_i_13_n_0 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_24_reg_988[27]_i_14 
       (.I0(mul_ln700_27_reg_923_reg_n_82),
        .I1(mul_ln700_25_reg_913_reg_n_82),
        .O(\add_ln700_24_reg_988[27]_i_14_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair12" *) 
  LUT2 #(
    .INIT(4'h9)) 
    \add_ln700_24_reg_988[27]_i_15 
       (.I0(mul_ln700_24_reg_908_reg_n_81),
        .I1(mul_ln700_26_reg_918_reg_n_81),
        .O(\add_ln700_24_reg_988[27]_i_15_n_0 ));
  LUT6 #(
    .INIT(64'hFF54FD00FFFDFF54)) 
    \add_ln700_24_reg_988[27]_i_2 
       (.I0(mul_ln700_27_reg_923_reg_n_80),
        .I1(mul_ln700_26_reg_918_reg_n_81),
        .I2(mul_ln700_24_reg_908_reg_n_81),
        .I3(mul_ln700_24_reg_908_reg_n_79),
        .I4(mul_ln700_24_reg_908_reg_n_80),
        .I5(mul_ln700_26_reg_918_reg_n_80),
        .O(\add_ln700_24_reg_988[27]_i_2_n_0 ));
  LUT4 #(
    .INIT(16'hE000)) 
    \add_ln700_24_reg_988[27]_i_3 
       (.I0(mul_ln700_24_reg_908_reg_n_82),
        .I1(mul_ln700_26_reg_918_reg_n_82),
        .I2(\add_ln700_24_reg_988[27]_i_10_n_0 ),
        .I3(\add_ln700_24_reg_988[27]_i_11_n_0 ),
        .O(\add_ln700_24_reg_988[27]_i_3_n_0 ));
  LUT4 #(
    .INIT(16'h57A8)) 
    \add_ln700_24_reg_988[27]_i_4 
       (.I0(\add_ln700_24_reg_988[27]_i_10_n_0 ),
        .I1(mul_ln700_24_reg_908_reg_n_82),
        .I2(mul_ln700_26_reg_918_reg_n_82),
        .I3(\add_ln700_24_reg_988[27]_i_11_n_0 ),
        .O(\add_ln700_24_reg_988[27]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'hEB8282EB)) 
    \add_ln700_24_reg_988[27]_i_5 
       (.I0(\add_ln700_24_reg_988[27]_i_12_n_0 ),
        .I1(mul_ln700_25_reg_913_reg_n_82),
        .I2(mul_ln700_27_reg_923_reg_n_82),
        .I3(mul_ln700_24_reg_908_reg_n_82),
        .I4(mul_ln700_26_reg_918_reg_n_82),
        .O(\add_ln700_24_reg_988[27]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'hFFFDFFFFBBBF222B)) 
    \add_ln700_24_reg_988[27]_i_6 
       (.I0(mul_ln700_26_reg_918_reg_n_80),
        .I1(mul_ln700_24_reg_908_reg_n_80),
        .I2(mul_ln700_24_reg_908_reg_n_81),
        .I3(mul_ln700_26_reg_918_reg_n_81),
        .I4(mul_ln700_27_reg_923_reg_n_80),
        .I5(mul_ln700_24_reg_908_reg_n_79),
        .O(\add_ln700_24_reg_988[27]_i_6_n_0 ));
  LUT5 #(
    .INIT(32'h59A6A659)) 
    \add_ln700_24_reg_988[27]_i_7 
       (.I0(\add_ln700_24_reg_988[27]_i_3_n_0 ),
        .I1(mul_ln700_26_reg_918_reg_n_80),
        .I2(mul_ln700_24_reg_908_reg_n_80),
        .I3(mul_ln700_24_reg_908_reg_n_79),
        .I4(\add_ln700_24_reg_988[27]_i_13_n_0 ),
        .O(\add_ln700_24_reg_988[27]_i_7_n_0 ));
  LUT6 #(
    .INIT(64'hA9555556555656AA)) 
    \add_ln700_24_reg_988[27]_i_8 
       (.I0(\add_ln700_24_reg_988[27]_i_11_n_0 ),
        .I1(mul_ln700_26_reg_918_reg_n_82),
        .I2(mul_ln700_24_reg_908_reg_n_82),
        .I3(\add_ln700_24_reg_988[27]_i_14_n_0 ),
        .I4(mul_ln700_27_reg_923_reg_n_81),
        .I5(\add_ln700_24_reg_988[27]_i_15_n_0 ),
        .O(\add_ln700_24_reg_988[27]_i_8_n_0 ));
  LUT4 #(
    .INIT(16'hA956)) 
    \add_ln700_24_reg_988[27]_i_9 
       (.I0(\add_ln700_24_reg_988[27]_i_5_n_0 ),
        .I1(mul_ln700_24_reg_908_reg_n_82),
        .I2(mul_ln700_26_reg_918_reg_n_82),
        .I3(\add_ln700_24_reg_988[27]_i_10_n_0 ),
        .O(\add_ln700_24_reg_988[27]_i_9_n_0 ));
  LUT6 #(
    .INIT(64'hF88080F880F8F880)) 
    \add_ln700_24_reg_988[3]_i_2 
       (.I0(mul_ln700_27_reg_923_reg_n_104),
        .I1(mul_ln700_26_reg_918_reg_n_104),
        .I2(mul_ln700_25_reg_913_reg_n_103),
        .I3(mul_ln700_27_reg_923_reg_n_103),
        .I4(mul_ln700_26_reg_918_reg_n_103),
        .I5(mul_ln700_24_reg_908_reg_n_103),
        .O(\add_ln700_24_reg_988[3]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h8778788778878778)) 
    \add_ln700_24_reg_988[3]_i_3 
       (.I0(mul_ln700_27_reg_923_reg_n_104),
        .I1(mul_ln700_26_reg_918_reg_n_104),
        .I2(mul_ln700_25_reg_913_reg_n_103),
        .I3(mul_ln700_27_reg_923_reg_n_103),
        .I4(mul_ln700_26_reg_918_reg_n_103),
        .I5(mul_ln700_24_reg_908_reg_n_103),
        .O(\add_ln700_24_reg_988[3]_i_3_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_24_reg_988[3]_i_4 
       (.I0(mul_ln700_26_reg_918_reg_n_104),
        .I1(mul_ln700_27_reg_923_reg_n_104),
        .I2(mul_ln700_25_reg_913_reg_n_104),
        .O(\add_ln700_24_reg_988[3]_i_4_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_24_reg_988[3]_i_5 
       (.I0(\add_ln700_24_reg_988[3]_i_2_n_0 ),
        .I1(\add_ln700_24_reg_988[7]_i_13_n_0 ),
        .I2(mul_ln700_25_reg_913_reg_n_102),
        .I3(mul_ln700_27_reg_923_reg_n_103),
        .I4(mul_ln700_26_reg_918_reg_n_103),
        .I5(mul_ln700_24_reg_908_reg_n_103),
        .O(\add_ln700_24_reg_988[3]_i_5_n_0 ));
  LUT5 #(
    .INIT(32'h99969666)) 
    \add_ln700_24_reg_988[3]_i_6 
       (.I0(\add_ln700_24_reg_988[3]_i_9_n_0 ),
        .I1(mul_ln700_25_reg_913_reg_n_103),
        .I2(mul_ln700_27_reg_923_reg_n_104),
        .I3(mul_ln700_26_reg_918_reg_n_104),
        .I4(mul_ln700_25_reg_913_reg_n_104),
        .O(\add_ln700_24_reg_988[3]_i_6_n_0 ));
  LUT5 #(
    .INIT(32'h69969696)) 
    \add_ln700_24_reg_988[3]_i_7 
       (.I0(mul_ln700_25_reg_913_reg_n_104),
        .I1(mul_ln700_27_reg_923_reg_n_104),
        .I2(mul_ln700_26_reg_918_reg_n_104),
        .I3(mul_ln700_27_reg_923_reg_n_105),
        .I4(mul_ln700_26_reg_918_reg_n_105),
        .O(\add_ln700_24_reg_988[3]_i_7_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_24_reg_988[3]_i_8 
       (.I0(mul_ln700_26_reg_918_reg_n_105),
        .I1(mul_ln700_27_reg_923_reg_n_105),
        .I2(mul_ln700_25_reg_913_reg_n_105),
        .O(\add_ln700_24_reg_988[3]_i_8_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_24_reg_988[3]_i_9 
       (.I0(mul_ln700_27_reg_923_reg_n_103),
        .I1(mul_ln700_26_reg_918_reg_n_103),
        .I2(mul_ln700_24_reg_908_reg_n_103),
        .O(\add_ln700_24_reg_988[3]_i_9_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_24_reg_988[7]_i_10 
       (.I0(mul_ln700_27_reg_923_reg_n_99),
        .I1(mul_ln700_26_reg_918_reg_n_99),
        .I2(mul_ln700_24_reg_908_reg_n_99),
        .O(\add_ln700_24_reg_988[7]_i_10_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_24_reg_988[7]_i_11 
       (.I0(mul_ln700_27_reg_923_reg_n_100),
        .I1(mul_ln700_26_reg_918_reg_n_100),
        .I2(mul_ln700_24_reg_908_reg_n_100),
        .O(\add_ln700_24_reg_988[7]_i_11_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_24_reg_988[7]_i_12 
       (.I0(mul_ln700_27_reg_923_reg_n_101),
        .I1(mul_ln700_26_reg_918_reg_n_101),
        .I2(mul_ln700_24_reg_908_reg_n_101),
        .O(\add_ln700_24_reg_988[7]_i_12_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_24_reg_988[7]_i_13 
       (.I0(mul_ln700_27_reg_923_reg_n_102),
        .I1(mul_ln700_26_reg_918_reg_n_102),
        .I2(mul_ln700_24_reg_908_reg_n_102),
        .O(\add_ln700_24_reg_988[7]_i_13_n_0 ));
  LUT5 #(
    .INIT(32'hFFE8E800)) 
    \add_ln700_24_reg_988[7]_i_2 
       (.I0(mul_ln700_24_reg_908_reg_n_100),
        .I1(mul_ln700_26_reg_918_reg_n_100),
        .I2(mul_ln700_27_reg_923_reg_n_100),
        .I3(mul_ln700_25_reg_913_reg_n_99),
        .I4(\add_ln700_24_reg_988[7]_i_10_n_0 ),
        .O(\add_ln700_24_reg_988[7]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hFFE8E800)) 
    \add_ln700_24_reg_988[7]_i_3 
       (.I0(mul_ln700_24_reg_908_reg_n_101),
        .I1(mul_ln700_26_reg_918_reg_n_101),
        .I2(mul_ln700_27_reg_923_reg_n_101),
        .I3(mul_ln700_25_reg_913_reg_n_100),
        .I4(\add_ln700_24_reg_988[7]_i_11_n_0 ),
        .O(\add_ln700_24_reg_988[7]_i_3_n_0 ));
  LUT5 #(
    .INIT(32'hFFE8E800)) 
    \add_ln700_24_reg_988[7]_i_4 
       (.I0(mul_ln700_24_reg_908_reg_n_102),
        .I1(mul_ln700_26_reg_918_reg_n_102),
        .I2(mul_ln700_27_reg_923_reg_n_102),
        .I3(mul_ln700_25_reg_913_reg_n_101),
        .I4(\add_ln700_24_reg_988[7]_i_12_n_0 ),
        .O(\add_ln700_24_reg_988[7]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'hFFE8E800)) 
    \add_ln700_24_reg_988[7]_i_5 
       (.I0(mul_ln700_24_reg_908_reg_n_103),
        .I1(mul_ln700_26_reg_918_reg_n_103),
        .I2(mul_ln700_27_reg_923_reg_n_103),
        .I3(mul_ln700_25_reg_913_reg_n_102),
        .I4(\add_ln700_24_reg_988[7]_i_13_n_0 ),
        .O(\add_ln700_24_reg_988[7]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_24_reg_988[7]_i_6 
       (.I0(\add_ln700_24_reg_988[7]_i_2_n_0 ),
        .I1(\add_ln700_24_reg_988[11]_i_13_n_0 ),
        .I2(mul_ln700_25_reg_913_reg_n_98),
        .I3(mul_ln700_27_reg_923_reg_n_99),
        .I4(mul_ln700_26_reg_918_reg_n_99),
        .I5(mul_ln700_24_reg_908_reg_n_99),
        .O(\add_ln700_24_reg_988[7]_i_6_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_24_reg_988[7]_i_7 
       (.I0(\add_ln700_24_reg_988[7]_i_3_n_0 ),
        .I1(\add_ln700_24_reg_988[7]_i_10_n_0 ),
        .I2(mul_ln700_25_reg_913_reg_n_99),
        .I3(mul_ln700_27_reg_923_reg_n_100),
        .I4(mul_ln700_26_reg_918_reg_n_100),
        .I5(mul_ln700_24_reg_908_reg_n_100),
        .O(\add_ln700_24_reg_988[7]_i_7_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_24_reg_988[7]_i_8 
       (.I0(\add_ln700_24_reg_988[7]_i_4_n_0 ),
        .I1(\add_ln700_24_reg_988[7]_i_11_n_0 ),
        .I2(mul_ln700_25_reg_913_reg_n_100),
        .I3(mul_ln700_27_reg_923_reg_n_101),
        .I4(mul_ln700_26_reg_918_reg_n_101),
        .I5(mul_ln700_24_reg_908_reg_n_101),
        .O(\add_ln700_24_reg_988[7]_i_8_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_24_reg_988[7]_i_9 
       (.I0(\add_ln700_24_reg_988[7]_i_5_n_0 ),
        .I1(\add_ln700_24_reg_988[7]_i_12_n_0 ),
        .I2(mul_ln700_25_reg_913_reg_n_101),
        .I3(mul_ln700_27_reg_923_reg_n_102),
        .I4(mul_ln700_26_reg_918_reg_n_102),
        .I5(mul_ln700_24_reg_908_reg_n_102),
        .O(\add_ln700_24_reg_988[7]_i_9_n_0 ));
  FDRE \add_ln700_24_reg_988_reg[0] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_24_fu_708_p2[0]),
        .Q(add_ln700_24_reg_988[0]),
        .R(1'b0));
  FDRE \add_ln700_24_reg_988_reg[10] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_24_fu_708_p2[10]),
        .Q(add_ln700_24_reg_988[10]),
        .R(1'b0));
  FDRE \add_ln700_24_reg_988_reg[11] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_24_fu_708_p2[11]),
        .Q(add_ln700_24_reg_988[11]),
        .R(1'b0));
  CARRY4 \add_ln700_24_reg_988_reg[11]_i_1 
       (.CI(\add_ln700_24_reg_988_reg[7]_i_1_n_0 ),
        .CO({\add_ln700_24_reg_988_reg[11]_i_1_n_0 ,\add_ln700_24_reg_988_reg[11]_i_1_n_1 ,\add_ln700_24_reg_988_reg[11]_i_1_n_2 ,\add_ln700_24_reg_988_reg[11]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_24_reg_988[11]_i_2_n_0 ,\add_ln700_24_reg_988[11]_i_3_n_0 ,\add_ln700_24_reg_988[11]_i_4_n_0 ,\add_ln700_24_reg_988[11]_i_5_n_0 }),
        .O(add_ln700_24_fu_708_p2[11:8]),
        .S({\add_ln700_24_reg_988[11]_i_6_n_0 ,\add_ln700_24_reg_988[11]_i_7_n_0 ,\add_ln700_24_reg_988[11]_i_8_n_0 ,\add_ln700_24_reg_988[11]_i_9_n_0 }));
  FDRE \add_ln700_24_reg_988_reg[12] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_24_fu_708_p2[12]),
        .Q(add_ln700_24_reg_988[12]),
        .R(1'b0));
  FDRE \add_ln700_24_reg_988_reg[13] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_24_fu_708_p2[13]),
        .Q(add_ln700_24_reg_988[13]),
        .R(1'b0));
  FDRE \add_ln700_24_reg_988_reg[14] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_24_fu_708_p2[14]),
        .Q(add_ln700_24_reg_988[14]),
        .R(1'b0));
  FDRE \add_ln700_24_reg_988_reg[15] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_24_fu_708_p2[15]),
        .Q(add_ln700_24_reg_988[15]),
        .R(1'b0));
  CARRY4 \add_ln700_24_reg_988_reg[15]_i_1 
       (.CI(\add_ln700_24_reg_988_reg[11]_i_1_n_0 ),
        .CO({\add_ln700_24_reg_988_reg[15]_i_1_n_0 ,\add_ln700_24_reg_988_reg[15]_i_1_n_1 ,\add_ln700_24_reg_988_reg[15]_i_1_n_2 ,\add_ln700_24_reg_988_reg[15]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_24_reg_988[15]_i_2_n_0 ,\add_ln700_24_reg_988[15]_i_3_n_0 ,\add_ln700_24_reg_988[15]_i_4_n_0 ,\add_ln700_24_reg_988[15]_i_5_n_0 }),
        .O(add_ln700_24_fu_708_p2[15:12]),
        .S({\add_ln700_24_reg_988[15]_i_6_n_0 ,\add_ln700_24_reg_988[15]_i_7_n_0 ,\add_ln700_24_reg_988[15]_i_8_n_0 ,\add_ln700_24_reg_988[15]_i_9_n_0 }));
  FDRE \add_ln700_24_reg_988_reg[16] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_24_fu_708_p2[16]),
        .Q(add_ln700_24_reg_988[16]),
        .R(1'b0));
  FDRE \add_ln700_24_reg_988_reg[17] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_24_fu_708_p2[17]),
        .Q(add_ln700_24_reg_988[17]),
        .R(1'b0));
  FDRE \add_ln700_24_reg_988_reg[18] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_24_fu_708_p2[18]),
        .Q(add_ln700_24_reg_988[18]),
        .R(1'b0));
  FDRE \add_ln700_24_reg_988_reg[19] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_24_fu_708_p2[19]),
        .Q(add_ln700_24_reg_988[19]),
        .R(1'b0));
  CARRY4 \add_ln700_24_reg_988_reg[19]_i_1 
       (.CI(\add_ln700_24_reg_988_reg[15]_i_1_n_0 ),
        .CO({\add_ln700_24_reg_988_reg[19]_i_1_n_0 ,\add_ln700_24_reg_988_reg[19]_i_1_n_1 ,\add_ln700_24_reg_988_reg[19]_i_1_n_2 ,\add_ln700_24_reg_988_reg[19]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_24_reg_988[19]_i_2_n_0 ,\add_ln700_24_reg_988[19]_i_3_n_0 ,\add_ln700_24_reg_988[19]_i_4_n_0 ,\add_ln700_24_reg_988[19]_i_5_n_0 }),
        .O(add_ln700_24_fu_708_p2[19:16]),
        .S({\add_ln700_24_reg_988[19]_i_6_n_0 ,\add_ln700_24_reg_988[19]_i_7_n_0 ,\add_ln700_24_reg_988[19]_i_8_n_0 ,\add_ln700_24_reg_988[19]_i_9_n_0 }));
  FDRE \add_ln700_24_reg_988_reg[1] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_24_fu_708_p2[1]),
        .Q(add_ln700_24_reg_988[1]),
        .R(1'b0));
  FDRE \add_ln700_24_reg_988_reg[20] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_24_fu_708_p2[20]),
        .Q(add_ln700_24_reg_988[20]),
        .R(1'b0));
  FDRE \add_ln700_24_reg_988_reg[21] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_24_fu_708_p2[21]),
        .Q(add_ln700_24_reg_988[21]),
        .R(1'b0));
  FDRE \add_ln700_24_reg_988_reg[22] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_24_fu_708_p2[22]),
        .Q(add_ln700_24_reg_988[22]),
        .R(1'b0));
  FDRE \add_ln700_24_reg_988_reg[23] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_24_fu_708_p2[23]),
        .Q(add_ln700_24_reg_988[23]),
        .R(1'b0));
  CARRY4 \add_ln700_24_reg_988_reg[23]_i_1 
       (.CI(\add_ln700_24_reg_988_reg[19]_i_1_n_0 ),
        .CO({\add_ln700_24_reg_988_reg[23]_i_1_n_0 ,\add_ln700_24_reg_988_reg[23]_i_1_n_1 ,\add_ln700_24_reg_988_reg[23]_i_1_n_2 ,\add_ln700_24_reg_988_reg[23]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_24_reg_988[23]_i_2_n_0 ,\add_ln700_24_reg_988[23]_i_3_n_0 ,\add_ln700_24_reg_988[23]_i_4_n_0 ,\add_ln700_24_reg_988[23]_i_5_n_0 }),
        .O(add_ln700_24_fu_708_p2[23:20]),
        .S({\add_ln700_24_reg_988[23]_i_6_n_0 ,\add_ln700_24_reg_988[23]_i_7_n_0 ,\add_ln700_24_reg_988[23]_i_8_n_0 ,\add_ln700_24_reg_988[23]_i_9_n_0 }));
  FDRE \add_ln700_24_reg_988_reg[24] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_24_fu_708_p2[24]),
        .Q(add_ln700_24_reg_988[24]),
        .R(1'b0));
  FDRE \add_ln700_24_reg_988_reg[25] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_24_fu_708_p2[25]),
        .Q(add_ln700_24_reg_988[25]),
        .R(1'b0));
  FDRE \add_ln700_24_reg_988_reg[26] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_24_fu_708_p2[26]),
        .Q(add_ln700_24_reg_988[26]),
        .R(1'b0));
  FDRE \add_ln700_24_reg_988_reg[27] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_24_fu_708_p2[27]),
        .Q(add_ln700_24_reg_988[27]),
        .R(1'b0));
  CARRY4 \add_ln700_24_reg_988_reg[27]_i_1 
       (.CI(\add_ln700_24_reg_988_reg[23]_i_1_n_0 ),
        .CO({\add_ln700_24_reg_988_reg[27]_i_1_n_0 ,\add_ln700_24_reg_988_reg[27]_i_1_n_1 ,\add_ln700_24_reg_988_reg[27]_i_1_n_2 ,\add_ln700_24_reg_988_reg[27]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_24_reg_988[27]_i_2_n_0 ,\add_ln700_24_reg_988[27]_i_3_n_0 ,\add_ln700_24_reg_988[27]_i_4_n_0 ,\add_ln700_24_reg_988[27]_i_5_n_0 }),
        .O(add_ln700_24_fu_708_p2[27:24]),
        .S({\add_ln700_24_reg_988[27]_i_6_n_0 ,\add_ln700_24_reg_988[27]_i_7_n_0 ,\add_ln700_24_reg_988[27]_i_8_n_0 ,\add_ln700_24_reg_988[27]_i_9_n_0 }));
  FDRE \add_ln700_24_reg_988_reg[2] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_24_fu_708_p2[2]),
        .Q(add_ln700_24_reg_988[2]),
        .R(1'b0));
  FDRE \add_ln700_24_reg_988_reg[31] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_24_fu_708_p2[31]),
        .Q(add_ln700_24_reg_988[31]),
        .R(1'b0));
  CARRY4 \add_ln700_24_reg_988_reg[31]_i_1 
       (.CI(\add_ln700_24_reg_988_reg[27]_i_1_n_0 ),
        .CO(\NLW_add_ln700_24_reg_988_reg[31]_i_1_CO_UNCONNECTED [3:0]),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O({\NLW_add_ln700_24_reg_988_reg[31]_i_1_O_UNCONNECTED [3:1],add_ln700_24_fu_708_p2[31]}),
        .S({1'b0,1'b0,1'b0,1'b1}));
  FDRE \add_ln700_24_reg_988_reg[3] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_24_fu_708_p2[3]),
        .Q(add_ln700_24_reg_988[3]),
        .R(1'b0));
  CARRY4 \add_ln700_24_reg_988_reg[3]_i_1 
       (.CI(1'b0),
        .CO({\add_ln700_24_reg_988_reg[3]_i_1_n_0 ,\add_ln700_24_reg_988_reg[3]_i_1_n_1 ,\add_ln700_24_reg_988_reg[3]_i_1_n_2 ,\add_ln700_24_reg_988_reg[3]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_24_reg_988[3]_i_2_n_0 ,\add_ln700_24_reg_988[3]_i_3_n_0 ,\add_ln700_24_reg_988[3]_i_4_n_0 ,mul_ln700_25_reg_913_reg_n_105}),
        .O(add_ln700_24_fu_708_p2[3:0]),
        .S({\add_ln700_24_reg_988[3]_i_5_n_0 ,\add_ln700_24_reg_988[3]_i_6_n_0 ,\add_ln700_24_reg_988[3]_i_7_n_0 ,\add_ln700_24_reg_988[3]_i_8_n_0 }));
  FDRE \add_ln700_24_reg_988_reg[4] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_24_fu_708_p2[4]),
        .Q(add_ln700_24_reg_988[4]),
        .R(1'b0));
  FDRE \add_ln700_24_reg_988_reg[5] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_24_fu_708_p2[5]),
        .Q(add_ln700_24_reg_988[5]),
        .R(1'b0));
  FDRE \add_ln700_24_reg_988_reg[6] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_24_fu_708_p2[6]),
        .Q(add_ln700_24_reg_988[6]),
        .R(1'b0));
  FDRE \add_ln700_24_reg_988_reg[7] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_24_fu_708_p2[7]),
        .Q(add_ln700_24_reg_988[7]),
        .R(1'b0));
  CARRY4 \add_ln700_24_reg_988_reg[7]_i_1 
       (.CI(\add_ln700_24_reg_988_reg[3]_i_1_n_0 ),
        .CO({\add_ln700_24_reg_988_reg[7]_i_1_n_0 ,\add_ln700_24_reg_988_reg[7]_i_1_n_1 ,\add_ln700_24_reg_988_reg[7]_i_1_n_2 ,\add_ln700_24_reg_988_reg[7]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_24_reg_988[7]_i_2_n_0 ,\add_ln700_24_reg_988[7]_i_3_n_0 ,\add_ln700_24_reg_988[7]_i_4_n_0 ,\add_ln700_24_reg_988[7]_i_5_n_0 }),
        .O(add_ln700_24_fu_708_p2[7:4]),
        .S({\add_ln700_24_reg_988[7]_i_6_n_0 ,\add_ln700_24_reg_988[7]_i_7_n_0 ,\add_ln700_24_reg_988[7]_i_8_n_0 ,\add_ln700_24_reg_988[7]_i_9_n_0 }));
  FDRE \add_ln700_24_reg_988_reg[8] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_24_fu_708_p2[8]),
        .Q(add_ln700_24_reg_988[8]),
        .R(1'b0));
  FDRE \add_ln700_24_reg_988_reg[9] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_24_fu_708_p2[9]),
        .Q(add_ln700_24_reg_988[9]),
        .R(1'b0));
  LUT1 #(
    .INIT(2'h1)) 
    \add_ln700_25_reg_993[31]_i_2 
       (.I0(mul_ln700_28_reg_928[31]),
        .O(\add_ln700_25_reg_993[31]_i_2_n_0 ));
  FDRE \add_ln700_25_reg_993_reg[0] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(d_conv_mul_mul_16cud_U15_n_0),
        .Q(add_ln700_25_reg_993[0]),
        .R(1'b0));
  FDRE \add_ln700_25_reg_993_reg[10] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_25_fu_714_p2[10]),
        .Q(add_ln700_25_reg_993[10]),
        .R(1'b0));
  FDRE \add_ln700_25_reg_993_reg[11] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_25_fu_714_p2[11]),
        .Q(add_ln700_25_reg_993[11]),
        .R(1'b0));
  FDRE \add_ln700_25_reg_993_reg[12] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_25_fu_714_p2[12]),
        .Q(add_ln700_25_reg_993[12]),
        .R(1'b0));
  FDRE \add_ln700_25_reg_993_reg[13] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_25_fu_714_p2[13]),
        .Q(add_ln700_25_reg_993[13]),
        .R(1'b0));
  FDRE \add_ln700_25_reg_993_reg[14] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_25_fu_714_p2[14]),
        .Q(add_ln700_25_reg_993[14]),
        .R(1'b0));
  FDRE \add_ln700_25_reg_993_reg[15] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_25_fu_714_p2[15]),
        .Q(add_ln700_25_reg_993[15]),
        .R(1'b0));
  FDRE \add_ln700_25_reg_993_reg[16] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_25_fu_714_p2[16]),
        .Q(add_ln700_25_reg_993[16]),
        .R(1'b0));
  FDRE \add_ln700_25_reg_993_reg[17] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_25_fu_714_p2[17]),
        .Q(add_ln700_25_reg_993[17]),
        .R(1'b0));
  FDRE \add_ln700_25_reg_993_reg[18] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_25_fu_714_p2[18]),
        .Q(add_ln700_25_reg_993[18]),
        .R(1'b0));
  FDRE \add_ln700_25_reg_993_reg[19] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_25_fu_714_p2[19]),
        .Q(add_ln700_25_reg_993[19]),
        .R(1'b0));
  FDRE \add_ln700_25_reg_993_reg[1] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_25_fu_714_p2[1]),
        .Q(add_ln700_25_reg_993[1]),
        .R(1'b0));
  FDRE \add_ln700_25_reg_993_reg[20] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_25_fu_714_p2[20]),
        .Q(add_ln700_25_reg_993[20]),
        .R(1'b0));
  FDRE \add_ln700_25_reg_993_reg[21] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_25_fu_714_p2[21]),
        .Q(add_ln700_25_reg_993[21]),
        .R(1'b0));
  FDRE \add_ln700_25_reg_993_reg[22] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_25_fu_714_p2[22]),
        .Q(add_ln700_25_reg_993[22]),
        .R(1'b0));
  FDRE \add_ln700_25_reg_993_reg[23] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_25_fu_714_p2[23]),
        .Q(add_ln700_25_reg_993[23]),
        .R(1'b0));
  FDRE \add_ln700_25_reg_993_reg[24] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_25_fu_714_p2[24]),
        .Q(add_ln700_25_reg_993[24]),
        .R(1'b0));
  FDRE \add_ln700_25_reg_993_reg[25] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_25_fu_714_p2[25]),
        .Q(add_ln700_25_reg_993[25]),
        .R(1'b0));
  FDRE \add_ln700_25_reg_993_reg[26] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_25_fu_714_p2[26]),
        .Q(add_ln700_25_reg_993[26]),
        .R(1'b0));
  FDRE \add_ln700_25_reg_993_reg[2] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_25_fu_714_p2[2]),
        .Q(add_ln700_25_reg_993[2]),
        .R(1'b0));
  FDRE \add_ln700_25_reg_993_reg[31] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_25_fu_714_p2[31]),
        .Q(add_ln700_25_reg_993[31]),
        .R(1'b0));
  FDRE \add_ln700_25_reg_993_reg[3] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_25_fu_714_p2[3]),
        .Q(add_ln700_25_reg_993[3]),
        .R(1'b0));
  FDRE \add_ln700_25_reg_993_reg[4] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_25_fu_714_p2[4]),
        .Q(add_ln700_25_reg_993[4]),
        .R(1'b0));
  FDRE \add_ln700_25_reg_993_reg[5] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_25_fu_714_p2[5]),
        .Q(add_ln700_25_reg_993[5]),
        .R(1'b0));
  FDRE \add_ln700_25_reg_993_reg[6] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_25_fu_714_p2[6]),
        .Q(add_ln700_25_reg_993[6]),
        .R(1'b0));
  FDRE \add_ln700_25_reg_993_reg[7] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_25_fu_714_p2[7]),
        .Q(add_ln700_25_reg_993[7]),
        .R(1'b0));
  FDRE \add_ln700_25_reg_993_reg[8] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_25_fu_714_p2[8]),
        .Q(add_ln700_25_reg_993[8]),
        .R(1'b0));
  FDRE \add_ln700_25_reg_993_reg[9] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_25_fu_714_p2[9]),
        .Q(add_ln700_25_reg_993[9]),
        .R(1'b0));
  DSP48E1 #(
    .ACASCREG(2),
    .ADREG(1),
    .ALUMODEREG(0),
    .AREG(2),
    .AUTORESET_PATDET("NO_RESET"),
    .A_INPUT("DIRECT"),
    .BCASCREG(0),
    .BREG(0),
    .B_INPUT("DIRECT"),
    .CARRYINREG(0),
    .CARRYINSELREG(0),
    .CREG(1),
    .DREG(1),
    .INMODEREG(0),
    .MASK(48'h3FFFFFFFFFFF),
    .MREG(0),
    .OPMODEREG(0),
    .PATTERN(48'h000000000000),
    .PREG(1),
    .SEL_MASK("MASK"),
    .SEL_PATTERN("PATTERN"),
    .USE_DPORT("FALSE"),
    .USE_MULT("MULTIPLY"),
    .USE_PATTERN_DETECT("NO_PATDET"),
    .USE_SIMD("ONE48")) 
    add_ln700_26_reg_998_reg
       (.A({extLd4_loc_channel[15],extLd4_loc_channel[15],extLd4_loc_channel[15],extLd4_loc_channel[15],extLd4_loc_channel[15],extLd4_loc_channel[15],extLd4_loc_channel[15],extLd4_loc_channel[15],extLd4_loc_channel[15],extLd4_loc_channel[15],extLd4_loc_channel[15],extLd4_loc_channel[15],extLd4_loc_channel[15],extLd4_loc_channel[15],extLd4_loc_channel}),
        .ACIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .ACOUT(NLW_add_ln700_26_reg_998_reg_ACOUT_UNCONNECTED[29:0]),
        .ALUMODE({1'b0,1'b0,1'b0,1'b0}),
        .B({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b0,1'b0,1'b1,1'b0,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .BCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .BCOUT(NLW_add_ln700_26_reg_998_reg_BCOUT_UNCONNECTED[17:0]),
        .C({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .CARRYCASCIN(1'b0),
        .CARRYCASCOUT(NLW_add_ln700_26_reg_998_reg_CARRYCASCOUT_UNCONNECTED),
        .CARRYIN(1'b0),
        .CARRYINSEL({1'b0,1'b0,1'b0}),
        .CARRYOUT(NLW_add_ln700_26_reg_998_reg_CARRYOUT_UNCONNECTED[3:0]),
        .CEA1(fir_filter_b_U0_ap_start),
        .CEA2(1'b1),
        .CEAD(1'b0),
        .CEALUMODE(1'b0),
        .CEB1(1'b0),
        .CEB2(1'b0),
        .CEC(1'b0),
        .CECARRYIN(1'b0),
        .CECTRL(1'b0),
        .CED(1'b0),
        .CEINMODE(1'b0),
        .CEM(1'b0),
        .CEP(add_ln700_26_reg_9980),
        .CLK(ap_clk),
        .D({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .INMODE({1'b0,1'b0,1'b0,1'b0,1'b0}),
        .MULTSIGNIN(1'b0),
        .MULTSIGNOUT(NLW_add_ln700_26_reg_998_reg_MULTSIGNOUT_UNCONNECTED),
        .OPMODE({1'b0,1'b0,1'b1,1'b0,1'b1,1'b0,1'b1}),
        .OVERFLOW(NLW_add_ln700_26_reg_998_reg_OVERFLOW_UNCONNECTED),
        .P({NLW_add_ln700_26_reg_998_reg_P_UNCONNECTED[47:26],add_ln700_26_reg_998_reg_n_80,add_ln700_26_reg_998_reg_n_81,add_ln700_26_reg_998_reg_n_82,add_ln700_26_reg_998_reg_n_83,add_ln700_26_reg_998_reg_n_84,add_ln700_26_reg_998_reg_n_85,add_ln700_26_reg_998_reg_n_86,add_ln700_26_reg_998_reg_n_87,add_ln700_26_reg_998_reg_n_88,add_ln700_26_reg_998_reg_n_89,add_ln700_26_reg_998_reg_n_90,add_ln700_26_reg_998_reg_n_91,add_ln700_26_reg_998_reg_n_92,add_ln700_26_reg_998_reg_n_93,add_ln700_26_reg_998_reg_n_94,add_ln700_26_reg_998_reg_n_95,add_ln700_26_reg_998_reg_n_96,add_ln700_26_reg_998_reg_n_97,add_ln700_26_reg_998_reg_n_98,add_ln700_26_reg_998_reg_n_99,add_ln700_26_reg_998_reg_n_100,add_ln700_26_reg_998_reg_n_101,add_ln700_26_reg_998_reg_n_102,add_ln700_26_reg_998_reg_n_103,add_ln700_26_reg_998_reg_n_104,add_ln700_26_reg_998_reg_n_105}),
        .PATTERNBDETECT(NLW_add_ln700_26_reg_998_reg_PATTERNBDETECT_UNCONNECTED),
        .PATTERNDETECT(NLW_add_ln700_26_reg_998_reg_PATTERNDETECT_UNCONNECTED),
        .PCIN({mul_ln700_31_reg_943_reg_n_106,mul_ln700_31_reg_943_reg_n_107,mul_ln700_31_reg_943_reg_n_108,mul_ln700_31_reg_943_reg_n_109,mul_ln700_31_reg_943_reg_n_110,mul_ln700_31_reg_943_reg_n_111,mul_ln700_31_reg_943_reg_n_112,mul_ln700_31_reg_943_reg_n_113,mul_ln700_31_reg_943_reg_n_114,mul_ln700_31_reg_943_reg_n_115,mul_ln700_31_reg_943_reg_n_116,mul_ln700_31_reg_943_reg_n_117,mul_ln700_31_reg_943_reg_n_118,mul_ln700_31_reg_943_reg_n_119,mul_ln700_31_reg_943_reg_n_120,mul_ln700_31_reg_943_reg_n_121,mul_ln700_31_reg_943_reg_n_122,mul_ln700_31_reg_943_reg_n_123,mul_ln700_31_reg_943_reg_n_124,mul_ln700_31_reg_943_reg_n_125,mul_ln700_31_reg_943_reg_n_126,mul_ln700_31_reg_943_reg_n_127,mul_ln700_31_reg_943_reg_n_128,mul_ln700_31_reg_943_reg_n_129,mul_ln700_31_reg_943_reg_n_130,mul_ln700_31_reg_943_reg_n_131,mul_ln700_31_reg_943_reg_n_132,mul_ln700_31_reg_943_reg_n_133,mul_ln700_31_reg_943_reg_n_134,mul_ln700_31_reg_943_reg_n_135,mul_ln700_31_reg_943_reg_n_136,mul_ln700_31_reg_943_reg_n_137,mul_ln700_31_reg_943_reg_n_138,mul_ln700_31_reg_943_reg_n_139,mul_ln700_31_reg_943_reg_n_140,mul_ln700_31_reg_943_reg_n_141,mul_ln700_31_reg_943_reg_n_142,mul_ln700_31_reg_943_reg_n_143,mul_ln700_31_reg_943_reg_n_144,mul_ln700_31_reg_943_reg_n_145,mul_ln700_31_reg_943_reg_n_146,mul_ln700_31_reg_943_reg_n_147,mul_ln700_31_reg_943_reg_n_148,mul_ln700_31_reg_943_reg_n_149,mul_ln700_31_reg_943_reg_n_150,mul_ln700_31_reg_943_reg_n_151,mul_ln700_31_reg_943_reg_n_152,mul_ln700_31_reg_943_reg_n_153}),
        .PCOUT(NLW_add_ln700_26_reg_998_reg_PCOUT_UNCONNECTED[47:0]),
        .RSTA(1'b0),
        .RSTALLCARRYIN(1'b0),
        .RSTALUMODE(1'b0),
        .RSTB(1'b0),
        .RSTC(1'b0),
        .RSTCTRL(1'b0),
        .RSTD(1'b0),
        .RSTINMODE(1'b0),
        .RSTM(1'b0),
        .RSTP(1'b0),
        .UNDERFLOW(NLW_add_ln700_26_reg_998_reg_UNDERFLOW_UNCONNECTED));
  (* HLUTNM = "lutpair147" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_28_reg_1013[11]_i_2 
       (.I0(add_ln700_26_reg_998_reg_n_95),
        .I1(add_ln700_25_reg_993[10]),
        .I2(add_ln700_24_reg_988[10]),
        .O(\add_ln700_28_reg_1013[11]_i_2_n_0 ));
  (* HLUTNM = "lutpair146" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_28_reg_1013[11]_i_3 
       (.I0(add_ln700_26_reg_998_reg_n_96),
        .I1(add_ln700_25_reg_993[9]),
        .I2(add_ln700_24_reg_988[9]),
        .O(\add_ln700_28_reg_1013[11]_i_3_n_0 ));
  (* HLUTNM = "lutpair145" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_28_reg_1013[11]_i_4 
       (.I0(add_ln700_26_reg_998_reg_n_97),
        .I1(add_ln700_25_reg_993[8]),
        .I2(add_ln700_24_reg_988[8]),
        .O(\add_ln700_28_reg_1013[11]_i_4_n_0 ));
  (* HLUTNM = "lutpair144" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_28_reg_1013[11]_i_5 
       (.I0(add_ln700_26_reg_998_reg_n_98),
        .I1(add_ln700_25_reg_993[7]),
        .I2(add_ln700_24_reg_988[7]),
        .O(\add_ln700_28_reg_1013[11]_i_5_n_0 ));
  (* HLUTNM = "lutpair148" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_28_reg_1013[11]_i_6 
       (.I0(add_ln700_26_reg_998_reg_n_94),
        .I1(add_ln700_25_reg_993[11]),
        .I2(add_ln700_24_reg_988[11]),
        .I3(\add_ln700_28_reg_1013[11]_i_2_n_0 ),
        .O(\add_ln700_28_reg_1013[11]_i_6_n_0 ));
  (* HLUTNM = "lutpair147" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_28_reg_1013[11]_i_7 
       (.I0(add_ln700_26_reg_998_reg_n_95),
        .I1(add_ln700_25_reg_993[10]),
        .I2(add_ln700_24_reg_988[10]),
        .I3(\add_ln700_28_reg_1013[11]_i_3_n_0 ),
        .O(\add_ln700_28_reg_1013[11]_i_7_n_0 ));
  (* HLUTNM = "lutpair146" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_28_reg_1013[11]_i_8 
       (.I0(add_ln700_26_reg_998_reg_n_96),
        .I1(add_ln700_25_reg_993[9]),
        .I2(add_ln700_24_reg_988[9]),
        .I3(\add_ln700_28_reg_1013[11]_i_4_n_0 ),
        .O(\add_ln700_28_reg_1013[11]_i_8_n_0 ));
  (* HLUTNM = "lutpair145" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_28_reg_1013[11]_i_9 
       (.I0(add_ln700_26_reg_998_reg_n_97),
        .I1(add_ln700_25_reg_993[8]),
        .I2(add_ln700_24_reg_988[8]),
        .I3(\add_ln700_28_reg_1013[11]_i_5_n_0 ),
        .O(\add_ln700_28_reg_1013[11]_i_9_n_0 ));
  (* HLUTNM = "lutpair151" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_28_reg_1013[15]_i_2 
       (.I0(add_ln700_26_reg_998_reg_n_91),
        .I1(add_ln700_25_reg_993[14]),
        .I2(add_ln700_24_reg_988[14]),
        .O(\add_ln700_28_reg_1013[15]_i_2_n_0 ));
  (* HLUTNM = "lutpair150" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_28_reg_1013[15]_i_3 
       (.I0(add_ln700_26_reg_998_reg_n_92),
        .I1(add_ln700_25_reg_993[13]),
        .I2(add_ln700_24_reg_988[13]),
        .O(\add_ln700_28_reg_1013[15]_i_3_n_0 ));
  (* HLUTNM = "lutpair149" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_28_reg_1013[15]_i_4 
       (.I0(add_ln700_26_reg_998_reg_n_93),
        .I1(add_ln700_25_reg_993[12]),
        .I2(add_ln700_24_reg_988[12]),
        .O(\add_ln700_28_reg_1013[15]_i_4_n_0 ));
  (* HLUTNM = "lutpair148" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_28_reg_1013[15]_i_5 
       (.I0(add_ln700_26_reg_998_reg_n_94),
        .I1(add_ln700_25_reg_993[11]),
        .I2(add_ln700_24_reg_988[11]),
        .O(\add_ln700_28_reg_1013[15]_i_5_n_0 ));
  (* HLUTNM = "lutpair152" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_28_reg_1013[15]_i_6 
       (.I0(add_ln700_26_reg_998_reg_n_90),
        .I1(add_ln700_25_reg_993[15]),
        .I2(add_ln700_24_reg_988[15]),
        .I3(\add_ln700_28_reg_1013[15]_i_2_n_0 ),
        .O(\add_ln700_28_reg_1013[15]_i_6_n_0 ));
  (* HLUTNM = "lutpair151" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_28_reg_1013[15]_i_7 
       (.I0(add_ln700_26_reg_998_reg_n_91),
        .I1(add_ln700_25_reg_993[14]),
        .I2(add_ln700_24_reg_988[14]),
        .I3(\add_ln700_28_reg_1013[15]_i_3_n_0 ),
        .O(\add_ln700_28_reg_1013[15]_i_7_n_0 ));
  (* HLUTNM = "lutpair150" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_28_reg_1013[15]_i_8 
       (.I0(add_ln700_26_reg_998_reg_n_92),
        .I1(add_ln700_25_reg_993[13]),
        .I2(add_ln700_24_reg_988[13]),
        .I3(\add_ln700_28_reg_1013[15]_i_4_n_0 ),
        .O(\add_ln700_28_reg_1013[15]_i_8_n_0 ));
  (* HLUTNM = "lutpair149" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_28_reg_1013[15]_i_9 
       (.I0(add_ln700_26_reg_998_reg_n_93),
        .I1(add_ln700_25_reg_993[12]),
        .I2(add_ln700_24_reg_988[12]),
        .I3(\add_ln700_28_reg_1013[15]_i_5_n_0 ),
        .O(\add_ln700_28_reg_1013[15]_i_9_n_0 ));
  (* HLUTNM = "lutpair155" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_28_reg_1013[19]_i_2 
       (.I0(add_ln700_26_reg_998_reg_n_87),
        .I1(add_ln700_25_reg_993[18]),
        .I2(add_ln700_24_reg_988[18]),
        .O(\add_ln700_28_reg_1013[19]_i_2_n_0 ));
  (* HLUTNM = "lutpair154" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_28_reg_1013[19]_i_3 
       (.I0(add_ln700_26_reg_998_reg_n_88),
        .I1(add_ln700_25_reg_993[17]),
        .I2(add_ln700_24_reg_988[17]),
        .O(\add_ln700_28_reg_1013[19]_i_3_n_0 ));
  (* HLUTNM = "lutpair153" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_28_reg_1013[19]_i_4 
       (.I0(add_ln700_26_reg_998_reg_n_89),
        .I1(add_ln700_25_reg_993[16]),
        .I2(add_ln700_24_reg_988[16]),
        .O(\add_ln700_28_reg_1013[19]_i_4_n_0 ));
  (* HLUTNM = "lutpair152" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_28_reg_1013[19]_i_5 
       (.I0(add_ln700_26_reg_998_reg_n_90),
        .I1(add_ln700_25_reg_993[15]),
        .I2(add_ln700_24_reg_988[15]),
        .O(\add_ln700_28_reg_1013[19]_i_5_n_0 ));
  (* HLUTNM = "lutpair156" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_28_reg_1013[19]_i_6 
       (.I0(add_ln700_26_reg_998_reg_n_86),
        .I1(add_ln700_25_reg_993[19]),
        .I2(add_ln700_24_reg_988[19]),
        .I3(\add_ln700_28_reg_1013[19]_i_2_n_0 ),
        .O(\add_ln700_28_reg_1013[19]_i_6_n_0 ));
  (* HLUTNM = "lutpair155" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_28_reg_1013[19]_i_7 
       (.I0(add_ln700_26_reg_998_reg_n_87),
        .I1(add_ln700_25_reg_993[18]),
        .I2(add_ln700_24_reg_988[18]),
        .I3(\add_ln700_28_reg_1013[19]_i_3_n_0 ),
        .O(\add_ln700_28_reg_1013[19]_i_7_n_0 ));
  (* HLUTNM = "lutpair154" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_28_reg_1013[19]_i_8 
       (.I0(add_ln700_26_reg_998_reg_n_88),
        .I1(add_ln700_25_reg_993[17]),
        .I2(add_ln700_24_reg_988[17]),
        .I3(\add_ln700_28_reg_1013[19]_i_4_n_0 ),
        .O(\add_ln700_28_reg_1013[19]_i_8_n_0 ));
  (* HLUTNM = "lutpair153" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_28_reg_1013[19]_i_9 
       (.I0(add_ln700_26_reg_998_reg_n_89),
        .I1(add_ln700_25_reg_993[16]),
        .I2(add_ln700_24_reg_988[16]),
        .I3(\add_ln700_28_reg_1013[19]_i_5_n_0 ),
        .O(\add_ln700_28_reg_1013[19]_i_9_n_0 ));
  (* HLUTNM = "lutpair159" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_28_reg_1013[23]_i_2 
       (.I0(add_ln700_26_reg_998_reg_n_83),
        .I1(add_ln700_25_reg_993[22]),
        .I2(add_ln700_24_reg_988[22]),
        .O(\add_ln700_28_reg_1013[23]_i_2_n_0 ));
  (* HLUTNM = "lutpair158" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_28_reg_1013[23]_i_3 
       (.I0(add_ln700_26_reg_998_reg_n_84),
        .I1(add_ln700_25_reg_993[21]),
        .I2(add_ln700_24_reg_988[21]),
        .O(\add_ln700_28_reg_1013[23]_i_3_n_0 ));
  (* HLUTNM = "lutpair157" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_28_reg_1013[23]_i_4 
       (.I0(add_ln700_26_reg_998_reg_n_85),
        .I1(add_ln700_25_reg_993[20]),
        .I2(add_ln700_24_reg_988[20]),
        .O(\add_ln700_28_reg_1013[23]_i_4_n_0 ));
  (* HLUTNM = "lutpair156" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_28_reg_1013[23]_i_5 
       (.I0(add_ln700_26_reg_998_reg_n_86),
        .I1(add_ln700_25_reg_993[19]),
        .I2(add_ln700_24_reg_988[19]),
        .O(\add_ln700_28_reg_1013[23]_i_5_n_0 ));
  (* HLUTNM = "lutpair160" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_28_reg_1013[23]_i_6 
       (.I0(add_ln700_26_reg_998_reg_n_82),
        .I1(add_ln700_25_reg_993[23]),
        .I2(add_ln700_24_reg_988[23]),
        .I3(\add_ln700_28_reg_1013[23]_i_2_n_0 ),
        .O(\add_ln700_28_reg_1013[23]_i_6_n_0 ));
  (* HLUTNM = "lutpair159" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_28_reg_1013[23]_i_7 
       (.I0(add_ln700_26_reg_998_reg_n_83),
        .I1(add_ln700_25_reg_993[22]),
        .I2(add_ln700_24_reg_988[22]),
        .I3(\add_ln700_28_reg_1013[23]_i_3_n_0 ),
        .O(\add_ln700_28_reg_1013[23]_i_7_n_0 ));
  (* HLUTNM = "lutpair158" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_28_reg_1013[23]_i_8 
       (.I0(add_ln700_26_reg_998_reg_n_84),
        .I1(add_ln700_25_reg_993[21]),
        .I2(add_ln700_24_reg_988[21]),
        .I3(\add_ln700_28_reg_1013[23]_i_4_n_0 ),
        .O(\add_ln700_28_reg_1013[23]_i_8_n_0 ));
  (* HLUTNM = "lutpair157" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_28_reg_1013[23]_i_9 
       (.I0(add_ln700_26_reg_998_reg_n_85),
        .I1(add_ln700_25_reg_993[20]),
        .I2(add_ln700_24_reg_988[20]),
        .I3(\add_ln700_28_reg_1013[23]_i_5_n_0 ),
        .O(\add_ln700_28_reg_1013[23]_i_9_n_0 ));
  LUT4 #(
    .INIT(16'hD00D)) 
    \add_ln700_28_reg_1013[27]_i_2 
       (.I0(add_ln700_26_reg_998_reg_n_80),
        .I1(add_ln700_25_reg_993[25]),
        .I2(add_ln700_25_reg_993[26]),
        .I3(add_ln700_24_reg_988[26]),
        .O(\add_ln700_28_reg_1013[27]_i_2_n_0 ));
  LUT3 #(
    .INIT(8'h28)) 
    \add_ln700_28_reg_1013[27]_i_3 
       (.I0(add_ln700_24_reg_988[25]),
        .I1(add_ln700_26_reg_998_reg_n_80),
        .I2(add_ln700_25_reg_993[25]),
        .O(\add_ln700_28_reg_1013[27]_i_3_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_28_reg_1013[27]_i_4 
       (.I0(add_ln700_26_reg_998_reg_n_80),
        .I1(add_ln700_25_reg_993[25]),
        .I2(add_ln700_24_reg_988[25]),
        .O(\add_ln700_28_reg_1013[27]_i_4_n_0 ));
  (* HLUTNM = "lutpair160" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_28_reg_1013[27]_i_5 
       (.I0(add_ln700_26_reg_998_reg_n_82),
        .I1(add_ln700_25_reg_993[23]),
        .I2(add_ln700_24_reg_988[23]),
        .O(\add_ln700_28_reg_1013[27]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'hB44B0FF00FF04BB4)) 
    \add_ln700_28_reg_1013[27]_i_6 
       (.I0(add_ln700_25_reg_993[25]),
        .I1(add_ln700_26_reg_998_reg_n_80),
        .I2(add_ln700_24_reg_988[27]),
        .I3(add_ln700_25_reg_993[31]),
        .I4(add_ln700_24_reg_988[26]),
        .I5(add_ln700_25_reg_993[26]),
        .O(\add_ln700_28_reg_1013[27]_i_6_n_0 ));
  LUT5 #(
    .INIT(32'h3C69963C)) 
    \add_ln700_28_reg_1013[27]_i_7 
       (.I0(add_ln700_24_reg_988[25]),
        .I1(add_ln700_24_reg_988[26]),
        .I2(add_ln700_25_reg_993[26]),
        .I3(add_ln700_25_reg_993[25]),
        .I4(add_ln700_26_reg_998_reg_n_80),
        .O(\add_ln700_28_reg_1013[27]_i_7_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_28_reg_1013[27]_i_8 
       (.I0(add_ln700_24_reg_988[25]),
        .I1(add_ln700_25_reg_993[25]),
        .I2(add_ln700_26_reg_998_reg_n_80),
        .I3(add_ln700_24_reg_988[24]),
        .I4(add_ln700_25_reg_993[24]),
        .I5(add_ln700_26_reg_998_reg_n_81),
        .O(\add_ln700_28_reg_1013[27]_i_8_n_0 ));
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_28_reg_1013[27]_i_9 
       (.I0(\add_ln700_28_reg_1013[27]_i_5_n_0 ),
        .I1(add_ln700_25_reg_993[24]),
        .I2(add_ln700_26_reg_998_reg_n_81),
        .I3(add_ln700_24_reg_988[24]),
        .O(\add_ln700_28_reg_1013[27]_i_9_n_0 ));
  LUT2 #(
    .INIT(4'h8)) 
    \add_ln700_28_reg_1013[31]_i_2 
       (.I0(add_ln700_25_reg_993[31]),
        .I1(add_ln700_24_reg_988[31]),
        .O(\add_ln700_28_reg_1013[31]_i_2_n_0 ));
  LUT3 #(
    .INIT(8'hC2)) 
    \add_ln700_28_reg_1013[31]_i_3 
       (.I0(add_ln700_24_reg_988[27]),
        .I1(add_ln700_25_reg_993[31]),
        .I2(add_ln700_24_reg_988[31]),
        .O(\add_ln700_28_reg_1013[31]_i_3_n_0 ));
  LUT4 #(
    .INIT(16'hE00E)) 
    \add_ln700_28_reg_1013[31]_i_4 
       (.I0(add_ln700_25_reg_993[26]),
        .I1(add_ln700_24_reg_988[26]),
        .I2(add_ln700_25_reg_993[31]),
        .I3(add_ln700_24_reg_988[27]),
        .O(\add_ln700_28_reg_1013[31]_i_4_n_0 ));
  LUT3 #(
    .INIT(8'hFD)) 
    \add_ln700_28_reg_1013[31]_i_5 
       (.I0(add_ln700_24_reg_988[27]),
        .I1(add_ln700_24_reg_988[31]),
        .I2(add_ln700_25_reg_993[31]),
        .O(\add_ln700_28_reg_1013[31]_i_5_n_0 ));
  LUT5 #(
    .INIT(32'hE1F00FE1)) 
    \add_ln700_28_reg_1013[31]_i_6 
       (.I0(add_ln700_24_reg_988[26]),
        .I1(add_ln700_25_reg_993[26]),
        .I2(add_ln700_24_reg_988[31]),
        .I3(add_ln700_25_reg_993[31]),
        .I4(add_ln700_24_reg_988[27]),
        .O(\add_ln700_28_reg_1013[31]_i_6_n_0 ));
  (* HLUTNM = "lutpair139" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_28_reg_1013[3]_i_2 
       (.I0(add_ln700_26_reg_998_reg_n_103),
        .I1(add_ln700_25_reg_993[2]),
        .I2(add_ln700_24_reg_988[2]),
        .O(\add_ln700_28_reg_1013[3]_i_2_n_0 ));
  (* HLUTNM = "lutpair138" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_28_reg_1013[3]_i_3 
       (.I0(add_ln700_26_reg_998_reg_n_104),
        .I1(add_ln700_25_reg_993[1]),
        .I2(add_ln700_24_reg_988[1]),
        .O(\add_ln700_28_reg_1013[3]_i_3_n_0 ));
  (* HLUTNM = "lutpair137" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_28_reg_1013[3]_i_4 
       (.I0(add_ln700_26_reg_998_reg_n_105),
        .I1(add_ln700_25_reg_993[0]),
        .I2(add_ln700_24_reg_988[0]),
        .O(\add_ln700_28_reg_1013[3]_i_4_n_0 ));
  (* HLUTNM = "lutpair140" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_28_reg_1013[3]_i_5 
       (.I0(add_ln700_26_reg_998_reg_n_102),
        .I1(add_ln700_25_reg_993[3]),
        .I2(add_ln700_24_reg_988[3]),
        .I3(\add_ln700_28_reg_1013[3]_i_2_n_0 ),
        .O(\add_ln700_28_reg_1013[3]_i_5_n_0 ));
  (* HLUTNM = "lutpair139" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_28_reg_1013[3]_i_6 
       (.I0(add_ln700_26_reg_998_reg_n_103),
        .I1(add_ln700_25_reg_993[2]),
        .I2(add_ln700_24_reg_988[2]),
        .I3(\add_ln700_28_reg_1013[3]_i_3_n_0 ),
        .O(\add_ln700_28_reg_1013[3]_i_6_n_0 ));
  (* HLUTNM = "lutpair138" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_28_reg_1013[3]_i_7 
       (.I0(add_ln700_26_reg_998_reg_n_104),
        .I1(add_ln700_25_reg_993[1]),
        .I2(add_ln700_24_reg_988[1]),
        .I3(\add_ln700_28_reg_1013[3]_i_4_n_0 ),
        .O(\add_ln700_28_reg_1013[3]_i_7_n_0 ));
  (* HLUTNM = "lutpair137" *) 
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_28_reg_1013[3]_i_8 
       (.I0(add_ln700_26_reg_998_reg_n_105),
        .I1(add_ln700_25_reg_993[0]),
        .I2(add_ln700_24_reg_988[0]),
        .O(\add_ln700_28_reg_1013[3]_i_8_n_0 ));
  (* HLUTNM = "lutpair143" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_28_reg_1013[7]_i_2 
       (.I0(add_ln700_26_reg_998_reg_n_99),
        .I1(add_ln700_25_reg_993[6]),
        .I2(add_ln700_24_reg_988[6]),
        .O(\add_ln700_28_reg_1013[7]_i_2_n_0 ));
  (* HLUTNM = "lutpair142" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_28_reg_1013[7]_i_3 
       (.I0(add_ln700_26_reg_998_reg_n_100),
        .I1(add_ln700_25_reg_993[5]),
        .I2(add_ln700_24_reg_988[5]),
        .O(\add_ln700_28_reg_1013[7]_i_3_n_0 ));
  (* HLUTNM = "lutpair141" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_28_reg_1013[7]_i_4 
       (.I0(add_ln700_26_reg_998_reg_n_101),
        .I1(add_ln700_25_reg_993[4]),
        .I2(add_ln700_24_reg_988[4]),
        .O(\add_ln700_28_reg_1013[7]_i_4_n_0 ));
  (* HLUTNM = "lutpair140" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_28_reg_1013[7]_i_5 
       (.I0(add_ln700_26_reg_998_reg_n_102),
        .I1(add_ln700_25_reg_993[3]),
        .I2(add_ln700_24_reg_988[3]),
        .O(\add_ln700_28_reg_1013[7]_i_5_n_0 ));
  (* HLUTNM = "lutpair144" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_28_reg_1013[7]_i_6 
       (.I0(add_ln700_26_reg_998_reg_n_98),
        .I1(add_ln700_25_reg_993[7]),
        .I2(add_ln700_24_reg_988[7]),
        .I3(\add_ln700_28_reg_1013[7]_i_2_n_0 ),
        .O(\add_ln700_28_reg_1013[7]_i_6_n_0 ));
  (* HLUTNM = "lutpair143" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_28_reg_1013[7]_i_7 
       (.I0(add_ln700_26_reg_998_reg_n_99),
        .I1(add_ln700_25_reg_993[6]),
        .I2(add_ln700_24_reg_988[6]),
        .I3(\add_ln700_28_reg_1013[7]_i_3_n_0 ),
        .O(\add_ln700_28_reg_1013[7]_i_7_n_0 ));
  (* HLUTNM = "lutpair142" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_28_reg_1013[7]_i_8 
       (.I0(add_ln700_26_reg_998_reg_n_100),
        .I1(add_ln700_25_reg_993[5]),
        .I2(add_ln700_24_reg_988[5]),
        .I3(\add_ln700_28_reg_1013[7]_i_4_n_0 ),
        .O(\add_ln700_28_reg_1013[7]_i_8_n_0 ));
  (* HLUTNM = "lutpair141" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_28_reg_1013[7]_i_9 
       (.I0(add_ln700_26_reg_998_reg_n_101),
        .I1(add_ln700_25_reg_993[4]),
        .I2(add_ln700_24_reg_988[4]),
        .I3(\add_ln700_28_reg_1013[7]_i_5_n_0 ),
        .O(\add_ln700_28_reg_1013[7]_i_9_n_0 ));
  FDRE \add_ln700_28_reg_1013_reg[0] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_28_fu_754_p2[0]),
        .Q(add_ln700_28_reg_1013[0]),
        .R(1'b0));
  FDRE \add_ln700_28_reg_1013_reg[10] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_28_fu_754_p2[10]),
        .Q(add_ln700_28_reg_1013[10]),
        .R(1'b0));
  FDRE \add_ln700_28_reg_1013_reg[11] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_28_fu_754_p2[11]),
        .Q(add_ln700_28_reg_1013[11]),
        .R(1'b0));
  CARRY4 \add_ln700_28_reg_1013_reg[11]_i_1 
       (.CI(\add_ln700_28_reg_1013_reg[7]_i_1_n_0 ),
        .CO({\add_ln700_28_reg_1013_reg[11]_i_1_n_0 ,\add_ln700_28_reg_1013_reg[11]_i_1_n_1 ,\add_ln700_28_reg_1013_reg[11]_i_1_n_2 ,\add_ln700_28_reg_1013_reg[11]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_28_reg_1013[11]_i_2_n_0 ,\add_ln700_28_reg_1013[11]_i_3_n_0 ,\add_ln700_28_reg_1013[11]_i_4_n_0 ,\add_ln700_28_reg_1013[11]_i_5_n_0 }),
        .O(add_ln700_28_fu_754_p2[11:8]),
        .S({\add_ln700_28_reg_1013[11]_i_6_n_0 ,\add_ln700_28_reg_1013[11]_i_7_n_0 ,\add_ln700_28_reg_1013[11]_i_8_n_0 ,\add_ln700_28_reg_1013[11]_i_9_n_0 }));
  FDRE \add_ln700_28_reg_1013_reg[12] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_28_fu_754_p2[12]),
        .Q(add_ln700_28_reg_1013[12]),
        .R(1'b0));
  FDRE \add_ln700_28_reg_1013_reg[13] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_28_fu_754_p2[13]),
        .Q(add_ln700_28_reg_1013[13]),
        .R(1'b0));
  FDRE \add_ln700_28_reg_1013_reg[14] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_28_fu_754_p2[14]),
        .Q(add_ln700_28_reg_1013[14]),
        .R(1'b0));
  FDRE \add_ln700_28_reg_1013_reg[15] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_28_fu_754_p2[15]),
        .Q(add_ln700_28_reg_1013[15]),
        .R(1'b0));
  CARRY4 \add_ln700_28_reg_1013_reg[15]_i_1 
       (.CI(\add_ln700_28_reg_1013_reg[11]_i_1_n_0 ),
        .CO({\add_ln700_28_reg_1013_reg[15]_i_1_n_0 ,\add_ln700_28_reg_1013_reg[15]_i_1_n_1 ,\add_ln700_28_reg_1013_reg[15]_i_1_n_2 ,\add_ln700_28_reg_1013_reg[15]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_28_reg_1013[15]_i_2_n_0 ,\add_ln700_28_reg_1013[15]_i_3_n_0 ,\add_ln700_28_reg_1013[15]_i_4_n_0 ,\add_ln700_28_reg_1013[15]_i_5_n_0 }),
        .O(add_ln700_28_fu_754_p2[15:12]),
        .S({\add_ln700_28_reg_1013[15]_i_6_n_0 ,\add_ln700_28_reg_1013[15]_i_7_n_0 ,\add_ln700_28_reg_1013[15]_i_8_n_0 ,\add_ln700_28_reg_1013[15]_i_9_n_0 }));
  FDRE \add_ln700_28_reg_1013_reg[16] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_28_fu_754_p2[16]),
        .Q(add_ln700_28_reg_1013[16]),
        .R(1'b0));
  FDRE \add_ln700_28_reg_1013_reg[17] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_28_fu_754_p2[17]),
        .Q(add_ln700_28_reg_1013[17]),
        .R(1'b0));
  FDRE \add_ln700_28_reg_1013_reg[18] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_28_fu_754_p2[18]),
        .Q(add_ln700_28_reg_1013[18]),
        .R(1'b0));
  FDRE \add_ln700_28_reg_1013_reg[19] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_28_fu_754_p2[19]),
        .Q(add_ln700_28_reg_1013[19]),
        .R(1'b0));
  CARRY4 \add_ln700_28_reg_1013_reg[19]_i_1 
       (.CI(\add_ln700_28_reg_1013_reg[15]_i_1_n_0 ),
        .CO({\add_ln700_28_reg_1013_reg[19]_i_1_n_0 ,\add_ln700_28_reg_1013_reg[19]_i_1_n_1 ,\add_ln700_28_reg_1013_reg[19]_i_1_n_2 ,\add_ln700_28_reg_1013_reg[19]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_28_reg_1013[19]_i_2_n_0 ,\add_ln700_28_reg_1013[19]_i_3_n_0 ,\add_ln700_28_reg_1013[19]_i_4_n_0 ,\add_ln700_28_reg_1013[19]_i_5_n_0 }),
        .O(add_ln700_28_fu_754_p2[19:16]),
        .S({\add_ln700_28_reg_1013[19]_i_6_n_0 ,\add_ln700_28_reg_1013[19]_i_7_n_0 ,\add_ln700_28_reg_1013[19]_i_8_n_0 ,\add_ln700_28_reg_1013[19]_i_9_n_0 }));
  FDRE \add_ln700_28_reg_1013_reg[1] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_28_fu_754_p2[1]),
        .Q(add_ln700_28_reg_1013[1]),
        .R(1'b0));
  FDRE \add_ln700_28_reg_1013_reg[20] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_28_fu_754_p2[20]),
        .Q(add_ln700_28_reg_1013[20]),
        .R(1'b0));
  FDRE \add_ln700_28_reg_1013_reg[21] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_28_fu_754_p2[21]),
        .Q(add_ln700_28_reg_1013[21]),
        .R(1'b0));
  FDRE \add_ln700_28_reg_1013_reg[22] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_28_fu_754_p2[22]),
        .Q(add_ln700_28_reg_1013[22]),
        .R(1'b0));
  FDRE \add_ln700_28_reg_1013_reg[23] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_28_fu_754_p2[23]),
        .Q(add_ln700_28_reg_1013[23]),
        .R(1'b0));
  CARRY4 \add_ln700_28_reg_1013_reg[23]_i_1 
       (.CI(\add_ln700_28_reg_1013_reg[19]_i_1_n_0 ),
        .CO({\add_ln700_28_reg_1013_reg[23]_i_1_n_0 ,\add_ln700_28_reg_1013_reg[23]_i_1_n_1 ,\add_ln700_28_reg_1013_reg[23]_i_1_n_2 ,\add_ln700_28_reg_1013_reg[23]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_28_reg_1013[23]_i_2_n_0 ,\add_ln700_28_reg_1013[23]_i_3_n_0 ,\add_ln700_28_reg_1013[23]_i_4_n_0 ,\add_ln700_28_reg_1013[23]_i_5_n_0 }),
        .O(add_ln700_28_fu_754_p2[23:20]),
        .S({\add_ln700_28_reg_1013[23]_i_6_n_0 ,\add_ln700_28_reg_1013[23]_i_7_n_0 ,\add_ln700_28_reg_1013[23]_i_8_n_0 ,\add_ln700_28_reg_1013[23]_i_9_n_0 }));
  FDRE \add_ln700_28_reg_1013_reg[24] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_28_fu_754_p2[24]),
        .Q(add_ln700_28_reg_1013[24]),
        .R(1'b0));
  FDRE \add_ln700_28_reg_1013_reg[25] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_28_fu_754_p2[25]),
        .Q(add_ln700_28_reg_1013[25]),
        .R(1'b0));
  FDRE \add_ln700_28_reg_1013_reg[26] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_28_fu_754_p2[26]),
        .Q(add_ln700_28_reg_1013[26]),
        .R(1'b0));
  FDRE \add_ln700_28_reg_1013_reg[27] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_28_fu_754_p2[27]),
        .Q(add_ln700_28_reg_1013[27]),
        .R(1'b0));
  CARRY4 \add_ln700_28_reg_1013_reg[27]_i_1 
       (.CI(\add_ln700_28_reg_1013_reg[23]_i_1_n_0 ),
        .CO({\add_ln700_28_reg_1013_reg[27]_i_1_n_0 ,\add_ln700_28_reg_1013_reg[27]_i_1_n_1 ,\add_ln700_28_reg_1013_reg[27]_i_1_n_2 ,\add_ln700_28_reg_1013_reg[27]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_28_reg_1013[27]_i_2_n_0 ,\add_ln700_28_reg_1013[27]_i_3_n_0 ,\add_ln700_28_reg_1013[27]_i_4_n_0 ,\add_ln700_28_reg_1013[27]_i_5_n_0 }),
        .O(add_ln700_28_fu_754_p2[27:24]),
        .S({\add_ln700_28_reg_1013[27]_i_6_n_0 ,\add_ln700_28_reg_1013[27]_i_7_n_0 ,\add_ln700_28_reg_1013[27]_i_8_n_0 ,\add_ln700_28_reg_1013[27]_i_9_n_0 }));
  FDRE \add_ln700_28_reg_1013_reg[28] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_28_fu_754_p2[28]),
        .Q(add_ln700_28_reg_1013[28]),
        .R(1'b0));
  FDRE \add_ln700_28_reg_1013_reg[29] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_28_fu_754_p2[29]),
        .Q(add_ln700_28_reg_1013[29]),
        .R(1'b0));
  FDRE \add_ln700_28_reg_1013_reg[2] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_28_fu_754_p2[2]),
        .Q(add_ln700_28_reg_1013[2]),
        .R(1'b0));
  FDRE \add_ln700_28_reg_1013_reg[30] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_28_fu_754_p2[30]),
        .Q(add_ln700_28_reg_1013[30]),
        .R(1'b0));
  FDRE \add_ln700_28_reg_1013_reg[31] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_28_fu_754_p2[31]),
        .Q(add_ln700_28_reg_1013[31]),
        .R(1'b0));
  CARRY4 \add_ln700_28_reg_1013_reg[31]_i_1 
       (.CI(\add_ln700_28_reg_1013_reg[27]_i_1_n_0 ),
        .CO({\NLW_add_ln700_28_reg_1013_reg[31]_i_1_CO_UNCONNECTED [3],\add_ln700_28_reg_1013_reg[31]_i_1_n_1 ,\add_ln700_28_reg_1013_reg[31]_i_1_n_2 ,\add_ln700_28_reg_1013_reg[31]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,\add_ln700_28_reg_1013[31]_i_2_n_0 ,\add_ln700_28_reg_1013[31]_i_3_n_0 ,\add_ln700_28_reg_1013[31]_i_4_n_0 }),
        .O(add_ln700_28_fu_754_p2[31:28]),
        .S({1'b1,1'b1,\add_ln700_28_reg_1013[31]_i_5_n_0 ,\add_ln700_28_reg_1013[31]_i_6_n_0 }));
  FDRE \add_ln700_28_reg_1013_reg[3] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_28_fu_754_p2[3]),
        .Q(add_ln700_28_reg_1013[3]),
        .R(1'b0));
  CARRY4 \add_ln700_28_reg_1013_reg[3]_i_1 
       (.CI(1'b0),
        .CO({\add_ln700_28_reg_1013_reg[3]_i_1_n_0 ,\add_ln700_28_reg_1013_reg[3]_i_1_n_1 ,\add_ln700_28_reg_1013_reg[3]_i_1_n_2 ,\add_ln700_28_reg_1013_reg[3]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_28_reg_1013[3]_i_2_n_0 ,\add_ln700_28_reg_1013[3]_i_3_n_0 ,\add_ln700_28_reg_1013[3]_i_4_n_0 ,1'b0}),
        .O(add_ln700_28_fu_754_p2[3:0]),
        .S({\add_ln700_28_reg_1013[3]_i_5_n_0 ,\add_ln700_28_reg_1013[3]_i_6_n_0 ,\add_ln700_28_reg_1013[3]_i_7_n_0 ,\add_ln700_28_reg_1013[3]_i_8_n_0 }));
  FDRE \add_ln700_28_reg_1013_reg[4] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_28_fu_754_p2[4]),
        .Q(add_ln700_28_reg_1013[4]),
        .R(1'b0));
  FDRE \add_ln700_28_reg_1013_reg[5] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_28_fu_754_p2[5]),
        .Q(add_ln700_28_reg_1013[5]),
        .R(1'b0));
  FDRE \add_ln700_28_reg_1013_reg[6] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_28_fu_754_p2[6]),
        .Q(add_ln700_28_reg_1013[6]),
        .R(1'b0));
  FDRE \add_ln700_28_reg_1013_reg[7] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_28_fu_754_p2[7]),
        .Q(add_ln700_28_reg_1013[7]),
        .R(1'b0));
  CARRY4 \add_ln700_28_reg_1013_reg[7]_i_1 
       (.CI(\add_ln700_28_reg_1013_reg[3]_i_1_n_0 ),
        .CO({\add_ln700_28_reg_1013_reg[7]_i_1_n_0 ,\add_ln700_28_reg_1013_reg[7]_i_1_n_1 ,\add_ln700_28_reg_1013_reg[7]_i_1_n_2 ,\add_ln700_28_reg_1013_reg[7]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_28_reg_1013[7]_i_2_n_0 ,\add_ln700_28_reg_1013[7]_i_3_n_0 ,\add_ln700_28_reg_1013[7]_i_4_n_0 ,\add_ln700_28_reg_1013[7]_i_5_n_0 }),
        .O(add_ln700_28_fu_754_p2[7:4]),
        .S({\add_ln700_28_reg_1013[7]_i_6_n_0 ,\add_ln700_28_reg_1013[7]_i_7_n_0 ,\add_ln700_28_reg_1013[7]_i_8_n_0 ,\add_ln700_28_reg_1013[7]_i_9_n_0 }));
  FDRE \add_ln700_28_reg_1013_reg[8] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_28_fu_754_p2[8]),
        .Q(add_ln700_28_reg_1013[8]),
        .R(1'b0));
  FDRE \add_ln700_28_reg_1013_reg[9] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_28_fu_754_p2[9]),
        .Q(add_ln700_28_reg_1013[9]),
        .R(1'b0));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_2_reg_948[11]_i_10 
       (.I0(mul_ln700_3_reg_803_reg_n_95),
        .I1(mul_ln700_2_reg_798_reg_n_95),
        .I2(mul_ln700_reg_788_reg_n_95),
        .O(\add_ln700_2_reg_948[11]_i_10_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_2_reg_948[11]_i_11 
       (.I0(mul_ln700_3_reg_803_reg_n_96),
        .I1(mul_ln700_2_reg_798_reg_n_96),
        .I2(mul_ln700_reg_788_reg_n_96),
        .O(\add_ln700_2_reg_948[11]_i_11_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_2_reg_948[11]_i_12 
       (.I0(mul_ln700_3_reg_803_reg_n_97),
        .I1(mul_ln700_2_reg_798_reg_n_97),
        .I2(mul_ln700_reg_788_reg_n_97),
        .O(\add_ln700_2_reg_948[11]_i_12_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_2_reg_948[11]_i_13 
       (.I0(mul_ln700_3_reg_803_reg_n_98),
        .I1(mul_ln700_2_reg_798_reg_n_98),
        .I2(mul_ln700_reg_788_reg_n_98),
        .O(\add_ln700_2_reg_948[11]_i_13_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_2_reg_948[11]_i_2 
       (.I0(mul_ln700_1_reg_793_reg_n_95),
        .I1(\add_ln700_2_reg_948[11]_i_10_n_0 ),
        .I2(mul_ln700_3_reg_803_reg_n_96),
        .I3(mul_ln700_reg_788_reg_n_96),
        .I4(mul_ln700_2_reg_798_reg_n_96),
        .O(\add_ln700_2_reg_948[11]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_2_reg_948[11]_i_3 
       (.I0(mul_ln700_1_reg_793_reg_n_96),
        .I1(\add_ln700_2_reg_948[11]_i_11_n_0 ),
        .I2(mul_ln700_3_reg_803_reg_n_97),
        .I3(mul_ln700_reg_788_reg_n_97),
        .I4(mul_ln700_2_reg_798_reg_n_97),
        .O(\add_ln700_2_reg_948[11]_i_3_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_2_reg_948[11]_i_4 
       (.I0(mul_ln700_1_reg_793_reg_n_97),
        .I1(\add_ln700_2_reg_948[11]_i_12_n_0 ),
        .I2(mul_ln700_3_reg_803_reg_n_98),
        .I3(mul_ln700_reg_788_reg_n_98),
        .I4(mul_ln700_2_reg_798_reg_n_98),
        .O(\add_ln700_2_reg_948[11]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_2_reg_948[11]_i_5 
       (.I0(mul_ln700_1_reg_793_reg_n_98),
        .I1(\add_ln700_2_reg_948[11]_i_13_n_0 ),
        .I2(mul_ln700_3_reg_803_reg_n_99),
        .I3(mul_ln700_reg_788_reg_n_99),
        .I4(mul_ln700_2_reg_798_reg_n_99),
        .O(\add_ln700_2_reg_948[11]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_2_reg_948[11]_i_6 
       (.I0(\add_ln700_2_reg_948[11]_i_2_n_0 ),
        .I1(\add_ln700_2_reg_948[15]_i_13_n_0 ),
        .I2(mul_ln700_1_reg_793_reg_n_94),
        .I3(mul_ln700_2_reg_798_reg_n_95),
        .I4(mul_ln700_reg_788_reg_n_95),
        .I5(mul_ln700_3_reg_803_reg_n_95),
        .O(\add_ln700_2_reg_948[11]_i_6_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_2_reg_948[11]_i_7 
       (.I0(\add_ln700_2_reg_948[11]_i_3_n_0 ),
        .I1(\add_ln700_2_reg_948[11]_i_10_n_0 ),
        .I2(mul_ln700_1_reg_793_reg_n_95),
        .I3(mul_ln700_2_reg_798_reg_n_96),
        .I4(mul_ln700_reg_788_reg_n_96),
        .I5(mul_ln700_3_reg_803_reg_n_96),
        .O(\add_ln700_2_reg_948[11]_i_7_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_2_reg_948[11]_i_8 
       (.I0(\add_ln700_2_reg_948[11]_i_4_n_0 ),
        .I1(\add_ln700_2_reg_948[11]_i_11_n_0 ),
        .I2(mul_ln700_1_reg_793_reg_n_96),
        .I3(mul_ln700_2_reg_798_reg_n_97),
        .I4(mul_ln700_reg_788_reg_n_97),
        .I5(mul_ln700_3_reg_803_reg_n_97),
        .O(\add_ln700_2_reg_948[11]_i_8_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_2_reg_948[11]_i_9 
       (.I0(\add_ln700_2_reg_948[11]_i_5_n_0 ),
        .I1(\add_ln700_2_reg_948[11]_i_12_n_0 ),
        .I2(mul_ln700_1_reg_793_reg_n_97),
        .I3(mul_ln700_2_reg_798_reg_n_98),
        .I4(mul_ln700_reg_788_reg_n_98),
        .I5(mul_ln700_3_reg_803_reg_n_98),
        .O(\add_ln700_2_reg_948[11]_i_9_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_2_reg_948[15]_i_10 
       (.I0(mul_ln700_3_reg_803_reg_n_91),
        .I1(mul_ln700_2_reg_798_reg_n_91),
        .I2(mul_ln700_reg_788_reg_n_91),
        .O(\add_ln700_2_reg_948[15]_i_10_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_2_reg_948[15]_i_11 
       (.I0(mul_ln700_3_reg_803_reg_n_92),
        .I1(mul_ln700_2_reg_798_reg_n_92),
        .I2(mul_ln700_reg_788_reg_n_92),
        .O(\add_ln700_2_reg_948[15]_i_11_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_2_reg_948[15]_i_12 
       (.I0(mul_ln700_3_reg_803_reg_n_93),
        .I1(mul_ln700_2_reg_798_reg_n_93),
        .I2(mul_ln700_reg_788_reg_n_93),
        .O(\add_ln700_2_reg_948[15]_i_12_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_2_reg_948[15]_i_13 
       (.I0(mul_ln700_3_reg_803_reg_n_94),
        .I1(mul_ln700_2_reg_798_reg_n_94),
        .I2(mul_ln700_reg_788_reg_n_94),
        .O(\add_ln700_2_reg_948[15]_i_13_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_2_reg_948[15]_i_2 
       (.I0(mul_ln700_1_reg_793_reg_n_91),
        .I1(\add_ln700_2_reg_948[15]_i_10_n_0 ),
        .I2(mul_ln700_3_reg_803_reg_n_92),
        .I3(mul_ln700_reg_788_reg_n_92),
        .I4(mul_ln700_2_reg_798_reg_n_92),
        .O(\add_ln700_2_reg_948[15]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_2_reg_948[15]_i_3 
       (.I0(mul_ln700_1_reg_793_reg_n_92),
        .I1(\add_ln700_2_reg_948[15]_i_11_n_0 ),
        .I2(mul_ln700_3_reg_803_reg_n_93),
        .I3(mul_ln700_reg_788_reg_n_93),
        .I4(mul_ln700_2_reg_798_reg_n_93),
        .O(\add_ln700_2_reg_948[15]_i_3_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_2_reg_948[15]_i_4 
       (.I0(mul_ln700_1_reg_793_reg_n_93),
        .I1(\add_ln700_2_reg_948[15]_i_12_n_0 ),
        .I2(mul_ln700_3_reg_803_reg_n_94),
        .I3(mul_ln700_reg_788_reg_n_94),
        .I4(mul_ln700_2_reg_798_reg_n_94),
        .O(\add_ln700_2_reg_948[15]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_2_reg_948[15]_i_5 
       (.I0(mul_ln700_1_reg_793_reg_n_94),
        .I1(\add_ln700_2_reg_948[15]_i_13_n_0 ),
        .I2(mul_ln700_3_reg_803_reg_n_95),
        .I3(mul_ln700_reg_788_reg_n_95),
        .I4(mul_ln700_2_reg_798_reg_n_95),
        .O(\add_ln700_2_reg_948[15]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_2_reg_948[15]_i_6 
       (.I0(\add_ln700_2_reg_948[15]_i_2_n_0 ),
        .I1(\add_ln700_2_reg_948[19]_i_13_n_0 ),
        .I2(mul_ln700_1_reg_793_reg_n_90),
        .I3(mul_ln700_2_reg_798_reg_n_91),
        .I4(mul_ln700_reg_788_reg_n_91),
        .I5(mul_ln700_3_reg_803_reg_n_91),
        .O(\add_ln700_2_reg_948[15]_i_6_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_2_reg_948[15]_i_7 
       (.I0(\add_ln700_2_reg_948[15]_i_3_n_0 ),
        .I1(\add_ln700_2_reg_948[15]_i_10_n_0 ),
        .I2(mul_ln700_1_reg_793_reg_n_91),
        .I3(mul_ln700_2_reg_798_reg_n_92),
        .I4(mul_ln700_reg_788_reg_n_92),
        .I5(mul_ln700_3_reg_803_reg_n_92),
        .O(\add_ln700_2_reg_948[15]_i_7_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_2_reg_948[15]_i_8 
       (.I0(\add_ln700_2_reg_948[15]_i_4_n_0 ),
        .I1(\add_ln700_2_reg_948[15]_i_11_n_0 ),
        .I2(mul_ln700_1_reg_793_reg_n_92),
        .I3(mul_ln700_2_reg_798_reg_n_93),
        .I4(mul_ln700_reg_788_reg_n_93),
        .I5(mul_ln700_3_reg_803_reg_n_93),
        .O(\add_ln700_2_reg_948[15]_i_8_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_2_reg_948[15]_i_9 
       (.I0(\add_ln700_2_reg_948[15]_i_5_n_0 ),
        .I1(\add_ln700_2_reg_948[15]_i_12_n_0 ),
        .I2(mul_ln700_1_reg_793_reg_n_93),
        .I3(mul_ln700_2_reg_798_reg_n_94),
        .I4(mul_ln700_reg_788_reg_n_94),
        .I5(mul_ln700_3_reg_803_reg_n_94),
        .O(\add_ln700_2_reg_948[15]_i_9_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_2_reg_948[19]_i_10 
       (.I0(mul_ln700_3_reg_803_reg_n_87),
        .I1(mul_ln700_2_reg_798_reg_n_87),
        .I2(mul_ln700_reg_788_reg_n_87),
        .O(\add_ln700_2_reg_948[19]_i_10_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_2_reg_948[19]_i_11 
       (.I0(mul_ln700_3_reg_803_reg_n_88),
        .I1(mul_ln700_2_reg_798_reg_n_88),
        .I2(mul_ln700_reg_788_reg_n_88),
        .O(\add_ln700_2_reg_948[19]_i_11_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_2_reg_948[19]_i_12 
       (.I0(mul_ln700_3_reg_803_reg_n_89),
        .I1(mul_ln700_2_reg_798_reg_n_89),
        .I2(mul_ln700_reg_788_reg_n_89),
        .O(\add_ln700_2_reg_948[19]_i_12_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_2_reg_948[19]_i_13 
       (.I0(mul_ln700_3_reg_803_reg_n_90),
        .I1(mul_ln700_2_reg_798_reg_n_90),
        .I2(mul_ln700_reg_788_reg_n_90),
        .O(\add_ln700_2_reg_948[19]_i_13_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_2_reg_948[19]_i_2 
       (.I0(mul_ln700_1_reg_793_reg_n_87),
        .I1(\add_ln700_2_reg_948[19]_i_10_n_0 ),
        .I2(mul_ln700_3_reg_803_reg_n_88),
        .I3(mul_ln700_reg_788_reg_n_88),
        .I4(mul_ln700_2_reg_798_reg_n_88),
        .O(\add_ln700_2_reg_948[19]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_2_reg_948[19]_i_3 
       (.I0(mul_ln700_1_reg_793_reg_n_88),
        .I1(\add_ln700_2_reg_948[19]_i_11_n_0 ),
        .I2(mul_ln700_3_reg_803_reg_n_89),
        .I3(mul_ln700_reg_788_reg_n_89),
        .I4(mul_ln700_2_reg_798_reg_n_89),
        .O(\add_ln700_2_reg_948[19]_i_3_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_2_reg_948[19]_i_4 
       (.I0(mul_ln700_1_reg_793_reg_n_89),
        .I1(\add_ln700_2_reg_948[19]_i_12_n_0 ),
        .I2(mul_ln700_3_reg_803_reg_n_90),
        .I3(mul_ln700_reg_788_reg_n_90),
        .I4(mul_ln700_2_reg_798_reg_n_90),
        .O(\add_ln700_2_reg_948[19]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_2_reg_948[19]_i_5 
       (.I0(mul_ln700_1_reg_793_reg_n_90),
        .I1(\add_ln700_2_reg_948[19]_i_13_n_0 ),
        .I2(mul_ln700_3_reg_803_reg_n_91),
        .I3(mul_ln700_reg_788_reg_n_91),
        .I4(mul_ln700_2_reg_798_reg_n_91),
        .O(\add_ln700_2_reg_948[19]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_2_reg_948[19]_i_6 
       (.I0(\add_ln700_2_reg_948[19]_i_2_n_0 ),
        .I1(\add_ln700_2_reg_948[23]_i_13_n_0 ),
        .I2(mul_ln700_1_reg_793_reg_n_86),
        .I3(mul_ln700_2_reg_798_reg_n_87),
        .I4(mul_ln700_reg_788_reg_n_87),
        .I5(mul_ln700_3_reg_803_reg_n_87),
        .O(\add_ln700_2_reg_948[19]_i_6_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_2_reg_948[19]_i_7 
       (.I0(\add_ln700_2_reg_948[19]_i_3_n_0 ),
        .I1(\add_ln700_2_reg_948[19]_i_10_n_0 ),
        .I2(mul_ln700_1_reg_793_reg_n_87),
        .I3(mul_ln700_2_reg_798_reg_n_88),
        .I4(mul_ln700_reg_788_reg_n_88),
        .I5(mul_ln700_3_reg_803_reg_n_88),
        .O(\add_ln700_2_reg_948[19]_i_7_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_2_reg_948[19]_i_8 
       (.I0(\add_ln700_2_reg_948[19]_i_4_n_0 ),
        .I1(\add_ln700_2_reg_948[19]_i_11_n_0 ),
        .I2(mul_ln700_1_reg_793_reg_n_88),
        .I3(mul_ln700_2_reg_798_reg_n_89),
        .I4(mul_ln700_reg_788_reg_n_89),
        .I5(mul_ln700_3_reg_803_reg_n_89),
        .O(\add_ln700_2_reg_948[19]_i_8_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_2_reg_948[19]_i_9 
       (.I0(\add_ln700_2_reg_948[19]_i_5_n_0 ),
        .I1(\add_ln700_2_reg_948[19]_i_12_n_0 ),
        .I2(mul_ln700_1_reg_793_reg_n_89),
        .I3(mul_ln700_2_reg_798_reg_n_90),
        .I4(mul_ln700_reg_788_reg_n_90),
        .I5(mul_ln700_3_reg_803_reg_n_90),
        .O(\add_ln700_2_reg_948[19]_i_9_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_2_reg_948[23]_i_10 
       (.I0(mul_ln700_3_reg_803_reg_n_83),
        .I1(mul_ln700_2_reg_798_reg_n_83),
        .I2(mul_ln700_reg_788_reg_n_83),
        .O(\add_ln700_2_reg_948[23]_i_10_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_2_reg_948[23]_i_11 
       (.I0(mul_ln700_3_reg_803_reg_n_84),
        .I1(mul_ln700_2_reg_798_reg_n_84),
        .I2(mul_ln700_reg_788_reg_n_84),
        .O(\add_ln700_2_reg_948[23]_i_11_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_2_reg_948[23]_i_12 
       (.I0(mul_ln700_3_reg_803_reg_n_85),
        .I1(mul_ln700_2_reg_798_reg_n_85),
        .I2(mul_ln700_reg_788_reg_n_85),
        .O(\add_ln700_2_reg_948[23]_i_12_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_2_reg_948[23]_i_13 
       (.I0(mul_ln700_3_reg_803_reg_n_86),
        .I1(mul_ln700_2_reg_798_reg_n_86),
        .I2(mul_ln700_reg_788_reg_n_86),
        .O(\add_ln700_2_reg_948[23]_i_13_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_2_reg_948[23]_i_2 
       (.I0(mul_ln700_1_reg_793_reg_n_83),
        .I1(\add_ln700_2_reg_948[23]_i_10_n_0 ),
        .I2(mul_ln700_3_reg_803_reg_n_84),
        .I3(mul_ln700_reg_788_reg_n_84),
        .I4(mul_ln700_2_reg_798_reg_n_84),
        .O(\add_ln700_2_reg_948[23]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_2_reg_948[23]_i_3 
       (.I0(mul_ln700_1_reg_793_reg_n_84),
        .I1(\add_ln700_2_reg_948[23]_i_11_n_0 ),
        .I2(mul_ln700_3_reg_803_reg_n_85),
        .I3(mul_ln700_reg_788_reg_n_85),
        .I4(mul_ln700_2_reg_798_reg_n_85),
        .O(\add_ln700_2_reg_948[23]_i_3_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_2_reg_948[23]_i_4 
       (.I0(mul_ln700_1_reg_793_reg_n_85),
        .I1(\add_ln700_2_reg_948[23]_i_12_n_0 ),
        .I2(mul_ln700_3_reg_803_reg_n_86),
        .I3(mul_ln700_reg_788_reg_n_86),
        .I4(mul_ln700_2_reg_798_reg_n_86),
        .O(\add_ln700_2_reg_948[23]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_2_reg_948[23]_i_5 
       (.I0(mul_ln700_1_reg_793_reg_n_86),
        .I1(\add_ln700_2_reg_948[23]_i_13_n_0 ),
        .I2(mul_ln700_3_reg_803_reg_n_87),
        .I3(mul_ln700_reg_788_reg_n_87),
        .I4(mul_ln700_2_reg_798_reg_n_87),
        .O(\add_ln700_2_reg_948[23]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_2_reg_948[23]_i_6 
       (.I0(\add_ln700_2_reg_948[23]_i_2_n_0 ),
        .I1(\add_ln700_2_reg_948[27]_i_12_n_0 ),
        .I2(mul_ln700_1_reg_793_reg_n_82),
        .I3(mul_ln700_2_reg_798_reg_n_83),
        .I4(mul_ln700_reg_788_reg_n_83),
        .I5(mul_ln700_3_reg_803_reg_n_83),
        .O(\add_ln700_2_reg_948[23]_i_6_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_2_reg_948[23]_i_7 
       (.I0(\add_ln700_2_reg_948[23]_i_3_n_0 ),
        .I1(\add_ln700_2_reg_948[23]_i_10_n_0 ),
        .I2(mul_ln700_1_reg_793_reg_n_83),
        .I3(mul_ln700_2_reg_798_reg_n_84),
        .I4(mul_ln700_reg_788_reg_n_84),
        .I5(mul_ln700_3_reg_803_reg_n_84),
        .O(\add_ln700_2_reg_948[23]_i_7_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_2_reg_948[23]_i_8 
       (.I0(\add_ln700_2_reg_948[23]_i_4_n_0 ),
        .I1(\add_ln700_2_reg_948[23]_i_11_n_0 ),
        .I2(mul_ln700_1_reg_793_reg_n_84),
        .I3(mul_ln700_2_reg_798_reg_n_85),
        .I4(mul_ln700_reg_788_reg_n_85),
        .I5(mul_ln700_3_reg_803_reg_n_85),
        .O(\add_ln700_2_reg_948[23]_i_8_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_2_reg_948[23]_i_9 
       (.I0(\add_ln700_2_reg_948[23]_i_5_n_0 ),
        .I1(\add_ln700_2_reg_948[23]_i_12_n_0 ),
        .I2(mul_ln700_1_reg_793_reg_n_85),
        .I3(mul_ln700_2_reg_798_reg_n_86),
        .I4(mul_ln700_reg_788_reg_n_86),
        .I5(mul_ln700_3_reg_803_reg_n_86),
        .O(\add_ln700_2_reg_948[23]_i_9_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_2_reg_948[27]_i_10 
       (.I0(mul_ln700_3_reg_803_reg_n_80),
        .I1(mul_ln700_2_reg_798_reg_n_80),
        .I2(mul_ln700_reg_788_reg_n_80),
        .O(\add_ln700_2_reg_948[27]_i_10_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair19" *) 
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_2_reg_948[27]_i_11 
       (.I0(mul_ln700_3_reg_803_reg_n_81),
        .I1(mul_ln700_2_reg_798_reg_n_81),
        .I2(mul_ln700_reg_788_reg_n_81),
        .O(\add_ln700_2_reg_948[27]_i_11_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair15" *) 
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_2_reg_948[27]_i_12 
       (.I0(mul_ln700_3_reg_803_reg_n_82),
        .I1(mul_ln700_2_reg_798_reg_n_82),
        .I2(mul_ln700_reg_788_reg_n_82),
        .O(\add_ln700_2_reg_948[27]_i_12_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair19" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_2_reg_948[27]_i_13 
       (.I0(mul_ln700_2_reg_798_reg_n_81),
        .I1(mul_ln700_reg_788_reg_n_81),
        .I2(mul_ln700_3_reg_803_reg_n_81),
        .O(\add_ln700_2_reg_948[27]_i_13_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_2_reg_948[27]_i_14 
       (.I0(mul_ln700_3_reg_803_reg_n_79),
        .I1(mul_ln700_2_reg_798_reg_n_79),
        .O(\add_ln700_2_reg_948[27]_i_14_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair15" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_2_reg_948[27]_i_15 
       (.I0(mul_ln700_2_reg_798_reg_n_82),
        .I1(mul_ln700_reg_788_reg_n_82),
        .I2(mul_ln700_3_reg_803_reg_n_82),
        .O(\add_ln700_2_reg_948[27]_i_15_n_0 ));
  LUT5 #(
    .INIT(32'h8E00008E)) 
    \add_ln700_2_reg_948[27]_i_2 
       (.I0(mul_ln700_3_reg_803_reg_n_80),
        .I1(mul_ln700_2_reg_798_reg_n_80),
        .I2(mul_ln700_reg_788_reg_n_80),
        .I3(mul_ln700_2_reg_798_reg_n_79),
        .I4(mul_ln700_3_reg_803_reg_n_79),
        .O(\add_ln700_2_reg_948[27]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'h77717111)) 
    \add_ln700_2_reg_948[27]_i_3 
       (.I0(mul_ln700_1_reg_793_reg_n_80),
        .I1(\add_ln700_2_reg_948[27]_i_10_n_0 ),
        .I2(mul_ln700_3_reg_803_reg_n_81),
        .I3(mul_ln700_reg_788_reg_n_81),
        .I4(mul_ln700_2_reg_798_reg_n_81),
        .O(\add_ln700_2_reg_948[27]_i_3_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_2_reg_948[27]_i_4 
       (.I0(mul_ln700_1_reg_793_reg_n_81),
        .I1(\add_ln700_2_reg_948[27]_i_11_n_0 ),
        .I2(mul_ln700_3_reg_803_reg_n_82),
        .I3(mul_ln700_reg_788_reg_n_82),
        .I4(mul_ln700_2_reg_798_reg_n_82),
        .O(\add_ln700_2_reg_948[27]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_2_reg_948[27]_i_5 
       (.I0(mul_ln700_1_reg_793_reg_n_82),
        .I1(\add_ln700_2_reg_948[27]_i_12_n_0 ),
        .I2(mul_ln700_3_reg_803_reg_n_83),
        .I3(mul_ln700_reg_788_reg_n_83),
        .I4(mul_ln700_2_reg_798_reg_n_83),
        .O(\add_ln700_2_reg_948[27]_i_5_n_0 ));
  LUT5 #(
    .INIT(32'hD4FFFF2B)) 
    \add_ln700_2_reg_948[27]_i_6 
       (.I0(mul_ln700_reg_788_reg_n_80),
        .I1(mul_ln700_2_reg_798_reg_n_80),
        .I2(mul_ln700_3_reg_803_reg_n_80),
        .I3(mul_ln700_2_reg_798_reg_n_79),
        .I4(mul_ln700_3_reg_803_reg_n_79),
        .O(\add_ln700_2_reg_948[27]_i_6_n_0 ));
  LUT6 #(
    .INIT(64'hD24BB4D2B4D22DB4)) 
    \add_ln700_2_reg_948[27]_i_7 
       (.I0(\add_ln700_2_reg_948[27]_i_13_n_0 ),
        .I1(mul_ln700_1_reg_793_reg_n_80),
        .I2(\add_ln700_2_reg_948[27]_i_14_n_0 ),
        .I3(mul_ln700_reg_788_reg_n_80),
        .I4(mul_ln700_2_reg_798_reg_n_80),
        .I5(mul_ln700_3_reg_803_reg_n_80),
        .O(\add_ln700_2_reg_948[27]_i_7_n_0 ));
  LUT6 #(
    .INIT(64'h17E8E817E81717E8)) 
    \add_ln700_2_reg_948[27]_i_8 
       (.I0(\add_ln700_2_reg_948[27]_i_15_n_0 ),
        .I1(\add_ln700_2_reg_948[27]_i_11_n_0 ),
        .I2(mul_ln700_1_reg_793_reg_n_81),
        .I3(\add_ln700_2_reg_948[27]_i_10_n_0 ),
        .I4(mul_ln700_1_reg_793_reg_n_80),
        .I5(\add_ln700_2_reg_948[27]_i_13_n_0 ),
        .O(\add_ln700_2_reg_948[27]_i_8_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_2_reg_948[27]_i_9 
       (.I0(\add_ln700_2_reg_948[27]_i_5_n_0 ),
        .I1(\add_ln700_2_reg_948[27]_i_11_n_0 ),
        .I2(mul_ln700_1_reg_793_reg_n_81),
        .I3(mul_ln700_2_reg_798_reg_n_82),
        .I4(mul_ln700_reg_788_reg_n_82),
        .I5(mul_ln700_3_reg_803_reg_n_82),
        .O(\add_ln700_2_reg_948[27]_i_9_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_2_reg_948[3]_i_2 
       (.I0(mul_ln700_1_reg_793_reg_n_103),
        .I1(\add_ln700_2_reg_948[3]_i_9_n_0 ),
        .I2(mul_ln700_3_reg_803_reg_n_104),
        .I3(mul_ln700_reg_788_reg_n_104),
        .I4(mul_ln700_2_reg_798_reg_n_104),
        .O(\add_ln700_2_reg_948[3]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hE81717E8)) 
    \add_ln700_2_reg_948[3]_i_3 
       (.I0(mul_ln700_3_reg_803_reg_n_104),
        .I1(mul_ln700_reg_788_reg_n_104),
        .I2(mul_ln700_2_reg_798_reg_n_104),
        .I3(mul_ln700_1_reg_793_reg_n_103),
        .I4(\add_ln700_2_reg_948[3]_i_9_n_0 ),
        .O(\add_ln700_2_reg_948[3]_i_3_n_0 ));
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_2_reg_948[3]_i_4 
       (.I0(mul_ln700_reg_788_reg_n_104),
        .I1(mul_ln700_2_reg_798_reg_n_104),
        .I2(mul_ln700_3_reg_803_reg_n_104),
        .I3(mul_ln700_1_reg_793_reg_n_104),
        .O(\add_ln700_2_reg_948[3]_i_4_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_2_reg_948[3]_i_5 
       (.I0(\add_ln700_2_reg_948[3]_i_2_n_0 ),
        .I1(\add_ln700_2_reg_948[7]_i_13_n_0 ),
        .I2(mul_ln700_1_reg_793_reg_n_102),
        .I3(mul_ln700_2_reg_798_reg_n_103),
        .I4(mul_ln700_reg_788_reg_n_103),
        .I5(mul_ln700_3_reg_803_reg_n_103),
        .O(\add_ln700_2_reg_948[3]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'h6999999699969666)) 
    \add_ln700_2_reg_948[3]_i_6 
       (.I0(\add_ln700_2_reg_948[3]_i_9_n_0 ),
        .I1(mul_ln700_1_reg_793_reg_n_103),
        .I2(mul_ln700_3_reg_803_reg_n_104),
        .I3(mul_ln700_2_reg_798_reg_n_104),
        .I4(mul_ln700_reg_788_reg_n_104),
        .I5(mul_ln700_1_reg_793_reg_n_104),
        .O(\add_ln700_2_reg_948[3]_i_6_n_0 ));
  LUT6 #(
    .INIT(64'h9669699669966996)) 
    \add_ln700_2_reg_948[3]_i_7 
       (.I0(mul_ln700_1_reg_793_reg_n_104),
        .I1(mul_ln700_3_reg_803_reg_n_104),
        .I2(mul_ln700_2_reg_798_reg_n_104),
        .I3(mul_ln700_reg_788_reg_n_104),
        .I4(mul_ln700_reg_788_reg_n_105),
        .I5(mul_ln700_2_reg_798_reg_n_105),
        .O(\add_ln700_2_reg_948[3]_i_7_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_2_reg_948[3]_i_8 
       (.I0(mul_ln700_2_reg_798_reg_n_105),
        .I1(mul_ln700_reg_788_reg_n_105),
        .I2(mul_ln700_1_reg_793_reg_n_105),
        .O(\add_ln700_2_reg_948[3]_i_8_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_2_reg_948[3]_i_9 
       (.I0(mul_ln700_3_reg_803_reg_n_103),
        .I1(mul_ln700_2_reg_798_reg_n_103),
        .I2(mul_ln700_reg_788_reg_n_103),
        .O(\add_ln700_2_reg_948[3]_i_9_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_2_reg_948[7]_i_10 
       (.I0(mul_ln700_3_reg_803_reg_n_99),
        .I1(mul_ln700_2_reg_798_reg_n_99),
        .I2(mul_ln700_reg_788_reg_n_99),
        .O(\add_ln700_2_reg_948[7]_i_10_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_2_reg_948[7]_i_11 
       (.I0(mul_ln700_3_reg_803_reg_n_100),
        .I1(mul_ln700_2_reg_798_reg_n_100),
        .I2(mul_ln700_reg_788_reg_n_100),
        .O(\add_ln700_2_reg_948[7]_i_11_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_2_reg_948[7]_i_12 
       (.I0(mul_ln700_3_reg_803_reg_n_101),
        .I1(mul_ln700_2_reg_798_reg_n_101),
        .I2(mul_ln700_reg_788_reg_n_101),
        .O(\add_ln700_2_reg_948[7]_i_12_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_2_reg_948[7]_i_13 
       (.I0(mul_ln700_3_reg_803_reg_n_102),
        .I1(mul_ln700_2_reg_798_reg_n_102),
        .I2(mul_ln700_reg_788_reg_n_102),
        .O(\add_ln700_2_reg_948[7]_i_13_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_2_reg_948[7]_i_2 
       (.I0(mul_ln700_1_reg_793_reg_n_99),
        .I1(\add_ln700_2_reg_948[7]_i_10_n_0 ),
        .I2(mul_ln700_3_reg_803_reg_n_100),
        .I3(mul_ln700_reg_788_reg_n_100),
        .I4(mul_ln700_2_reg_798_reg_n_100),
        .O(\add_ln700_2_reg_948[7]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_2_reg_948[7]_i_3 
       (.I0(mul_ln700_1_reg_793_reg_n_100),
        .I1(\add_ln700_2_reg_948[7]_i_11_n_0 ),
        .I2(mul_ln700_3_reg_803_reg_n_101),
        .I3(mul_ln700_reg_788_reg_n_101),
        .I4(mul_ln700_2_reg_798_reg_n_101),
        .O(\add_ln700_2_reg_948[7]_i_3_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_2_reg_948[7]_i_4 
       (.I0(mul_ln700_1_reg_793_reg_n_101),
        .I1(\add_ln700_2_reg_948[7]_i_12_n_0 ),
        .I2(mul_ln700_3_reg_803_reg_n_102),
        .I3(mul_ln700_reg_788_reg_n_102),
        .I4(mul_ln700_2_reg_798_reg_n_102),
        .O(\add_ln700_2_reg_948[7]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_2_reg_948[7]_i_5 
       (.I0(mul_ln700_1_reg_793_reg_n_102),
        .I1(\add_ln700_2_reg_948[7]_i_13_n_0 ),
        .I2(mul_ln700_3_reg_803_reg_n_103),
        .I3(mul_ln700_reg_788_reg_n_103),
        .I4(mul_ln700_2_reg_798_reg_n_103),
        .O(\add_ln700_2_reg_948[7]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_2_reg_948[7]_i_6 
       (.I0(\add_ln700_2_reg_948[7]_i_2_n_0 ),
        .I1(\add_ln700_2_reg_948[11]_i_13_n_0 ),
        .I2(mul_ln700_1_reg_793_reg_n_98),
        .I3(mul_ln700_2_reg_798_reg_n_99),
        .I4(mul_ln700_reg_788_reg_n_99),
        .I5(mul_ln700_3_reg_803_reg_n_99),
        .O(\add_ln700_2_reg_948[7]_i_6_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_2_reg_948[7]_i_7 
       (.I0(\add_ln700_2_reg_948[7]_i_3_n_0 ),
        .I1(\add_ln700_2_reg_948[7]_i_10_n_0 ),
        .I2(mul_ln700_1_reg_793_reg_n_99),
        .I3(mul_ln700_2_reg_798_reg_n_100),
        .I4(mul_ln700_reg_788_reg_n_100),
        .I5(mul_ln700_3_reg_803_reg_n_100),
        .O(\add_ln700_2_reg_948[7]_i_7_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_2_reg_948[7]_i_8 
       (.I0(\add_ln700_2_reg_948[7]_i_4_n_0 ),
        .I1(\add_ln700_2_reg_948[7]_i_11_n_0 ),
        .I2(mul_ln700_1_reg_793_reg_n_100),
        .I3(mul_ln700_2_reg_798_reg_n_101),
        .I4(mul_ln700_reg_788_reg_n_101),
        .I5(mul_ln700_3_reg_803_reg_n_101),
        .O(\add_ln700_2_reg_948[7]_i_8_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_2_reg_948[7]_i_9 
       (.I0(\add_ln700_2_reg_948[7]_i_5_n_0 ),
        .I1(\add_ln700_2_reg_948[7]_i_12_n_0 ),
        .I2(mul_ln700_1_reg_793_reg_n_101),
        .I3(mul_ln700_2_reg_798_reg_n_102),
        .I4(mul_ln700_reg_788_reg_n_102),
        .I5(mul_ln700_3_reg_803_reg_n_102),
        .O(\add_ln700_2_reg_948[7]_i_9_n_0 ));
  FDRE \add_ln700_2_reg_948_reg[0] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_2_fu_636_p2[0]),
        .Q(add_ln700_2_reg_948[0]),
        .R(1'b0));
  FDRE \add_ln700_2_reg_948_reg[10] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_2_fu_636_p2[10]),
        .Q(add_ln700_2_reg_948[10]),
        .R(1'b0));
  FDRE \add_ln700_2_reg_948_reg[11] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_2_fu_636_p2[11]),
        .Q(add_ln700_2_reg_948[11]),
        .R(1'b0));
  CARRY4 \add_ln700_2_reg_948_reg[11]_i_1 
       (.CI(\add_ln700_2_reg_948_reg[7]_i_1_n_0 ),
        .CO({\add_ln700_2_reg_948_reg[11]_i_1_n_0 ,\add_ln700_2_reg_948_reg[11]_i_1_n_1 ,\add_ln700_2_reg_948_reg[11]_i_1_n_2 ,\add_ln700_2_reg_948_reg[11]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_2_reg_948[11]_i_2_n_0 ,\add_ln700_2_reg_948[11]_i_3_n_0 ,\add_ln700_2_reg_948[11]_i_4_n_0 ,\add_ln700_2_reg_948[11]_i_5_n_0 }),
        .O(add_ln700_2_fu_636_p2[11:8]),
        .S({\add_ln700_2_reg_948[11]_i_6_n_0 ,\add_ln700_2_reg_948[11]_i_7_n_0 ,\add_ln700_2_reg_948[11]_i_8_n_0 ,\add_ln700_2_reg_948[11]_i_9_n_0 }));
  FDRE \add_ln700_2_reg_948_reg[12] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_2_fu_636_p2[12]),
        .Q(add_ln700_2_reg_948[12]),
        .R(1'b0));
  FDRE \add_ln700_2_reg_948_reg[13] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_2_fu_636_p2[13]),
        .Q(add_ln700_2_reg_948[13]),
        .R(1'b0));
  FDRE \add_ln700_2_reg_948_reg[14] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_2_fu_636_p2[14]),
        .Q(add_ln700_2_reg_948[14]),
        .R(1'b0));
  FDRE \add_ln700_2_reg_948_reg[15] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_2_fu_636_p2[15]),
        .Q(add_ln700_2_reg_948[15]),
        .R(1'b0));
  CARRY4 \add_ln700_2_reg_948_reg[15]_i_1 
       (.CI(\add_ln700_2_reg_948_reg[11]_i_1_n_0 ),
        .CO({\add_ln700_2_reg_948_reg[15]_i_1_n_0 ,\add_ln700_2_reg_948_reg[15]_i_1_n_1 ,\add_ln700_2_reg_948_reg[15]_i_1_n_2 ,\add_ln700_2_reg_948_reg[15]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_2_reg_948[15]_i_2_n_0 ,\add_ln700_2_reg_948[15]_i_3_n_0 ,\add_ln700_2_reg_948[15]_i_4_n_0 ,\add_ln700_2_reg_948[15]_i_5_n_0 }),
        .O(add_ln700_2_fu_636_p2[15:12]),
        .S({\add_ln700_2_reg_948[15]_i_6_n_0 ,\add_ln700_2_reg_948[15]_i_7_n_0 ,\add_ln700_2_reg_948[15]_i_8_n_0 ,\add_ln700_2_reg_948[15]_i_9_n_0 }));
  FDRE \add_ln700_2_reg_948_reg[16] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_2_fu_636_p2[16]),
        .Q(add_ln700_2_reg_948[16]),
        .R(1'b0));
  FDRE \add_ln700_2_reg_948_reg[17] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_2_fu_636_p2[17]),
        .Q(add_ln700_2_reg_948[17]),
        .R(1'b0));
  FDRE \add_ln700_2_reg_948_reg[18] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_2_fu_636_p2[18]),
        .Q(add_ln700_2_reg_948[18]),
        .R(1'b0));
  FDRE \add_ln700_2_reg_948_reg[19] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_2_fu_636_p2[19]),
        .Q(add_ln700_2_reg_948[19]),
        .R(1'b0));
  CARRY4 \add_ln700_2_reg_948_reg[19]_i_1 
       (.CI(\add_ln700_2_reg_948_reg[15]_i_1_n_0 ),
        .CO({\add_ln700_2_reg_948_reg[19]_i_1_n_0 ,\add_ln700_2_reg_948_reg[19]_i_1_n_1 ,\add_ln700_2_reg_948_reg[19]_i_1_n_2 ,\add_ln700_2_reg_948_reg[19]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_2_reg_948[19]_i_2_n_0 ,\add_ln700_2_reg_948[19]_i_3_n_0 ,\add_ln700_2_reg_948[19]_i_4_n_0 ,\add_ln700_2_reg_948[19]_i_5_n_0 }),
        .O(add_ln700_2_fu_636_p2[19:16]),
        .S({\add_ln700_2_reg_948[19]_i_6_n_0 ,\add_ln700_2_reg_948[19]_i_7_n_0 ,\add_ln700_2_reg_948[19]_i_8_n_0 ,\add_ln700_2_reg_948[19]_i_9_n_0 }));
  FDRE \add_ln700_2_reg_948_reg[1] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_2_fu_636_p2[1]),
        .Q(add_ln700_2_reg_948[1]),
        .R(1'b0));
  FDRE \add_ln700_2_reg_948_reg[20] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_2_fu_636_p2[20]),
        .Q(add_ln700_2_reg_948[20]),
        .R(1'b0));
  FDRE \add_ln700_2_reg_948_reg[21] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_2_fu_636_p2[21]),
        .Q(add_ln700_2_reg_948[21]),
        .R(1'b0));
  FDRE \add_ln700_2_reg_948_reg[22] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_2_fu_636_p2[22]),
        .Q(add_ln700_2_reg_948[22]),
        .R(1'b0));
  FDRE \add_ln700_2_reg_948_reg[23] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_2_fu_636_p2[23]),
        .Q(add_ln700_2_reg_948[23]),
        .R(1'b0));
  CARRY4 \add_ln700_2_reg_948_reg[23]_i_1 
       (.CI(\add_ln700_2_reg_948_reg[19]_i_1_n_0 ),
        .CO({\add_ln700_2_reg_948_reg[23]_i_1_n_0 ,\add_ln700_2_reg_948_reg[23]_i_1_n_1 ,\add_ln700_2_reg_948_reg[23]_i_1_n_2 ,\add_ln700_2_reg_948_reg[23]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_2_reg_948[23]_i_2_n_0 ,\add_ln700_2_reg_948[23]_i_3_n_0 ,\add_ln700_2_reg_948[23]_i_4_n_0 ,\add_ln700_2_reg_948[23]_i_5_n_0 }),
        .O(add_ln700_2_fu_636_p2[23:20]),
        .S({\add_ln700_2_reg_948[23]_i_6_n_0 ,\add_ln700_2_reg_948[23]_i_7_n_0 ,\add_ln700_2_reg_948[23]_i_8_n_0 ,\add_ln700_2_reg_948[23]_i_9_n_0 }));
  FDRE \add_ln700_2_reg_948_reg[24] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_2_fu_636_p2[24]),
        .Q(add_ln700_2_reg_948[24]),
        .R(1'b0));
  FDRE \add_ln700_2_reg_948_reg[25] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_2_fu_636_p2[25]),
        .Q(add_ln700_2_reg_948[25]),
        .R(1'b0));
  FDRE \add_ln700_2_reg_948_reg[26] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_2_fu_636_p2[26]),
        .Q(add_ln700_2_reg_948[26]),
        .R(1'b0));
  FDRE \add_ln700_2_reg_948_reg[27] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_2_fu_636_p2[27]),
        .Q(add_ln700_2_reg_948[27]),
        .R(1'b0));
  CARRY4 \add_ln700_2_reg_948_reg[27]_i_1 
       (.CI(\add_ln700_2_reg_948_reg[23]_i_1_n_0 ),
        .CO({\add_ln700_2_reg_948_reg[27]_i_1_n_0 ,\add_ln700_2_reg_948_reg[27]_i_1_n_1 ,\add_ln700_2_reg_948_reg[27]_i_1_n_2 ,\add_ln700_2_reg_948_reg[27]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_2_reg_948[27]_i_2_n_0 ,\add_ln700_2_reg_948[27]_i_3_n_0 ,\add_ln700_2_reg_948[27]_i_4_n_0 ,\add_ln700_2_reg_948[27]_i_5_n_0 }),
        .O(add_ln700_2_fu_636_p2[27:24]),
        .S({\add_ln700_2_reg_948[27]_i_6_n_0 ,\add_ln700_2_reg_948[27]_i_7_n_0 ,\add_ln700_2_reg_948[27]_i_8_n_0 ,\add_ln700_2_reg_948[27]_i_9_n_0 }));
  FDRE \add_ln700_2_reg_948_reg[2] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_2_fu_636_p2[2]),
        .Q(add_ln700_2_reg_948[2]),
        .R(1'b0));
  FDRE \add_ln700_2_reg_948_reg[31] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_2_fu_636_p2[31]),
        .Q(add_ln700_2_reg_948[31]),
        .R(1'b0));
  CARRY4 \add_ln700_2_reg_948_reg[31]_i_1 
       (.CI(\add_ln700_2_reg_948_reg[27]_i_1_n_0 ),
        .CO(\NLW_add_ln700_2_reg_948_reg[31]_i_1_CO_UNCONNECTED [3:0]),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O({\NLW_add_ln700_2_reg_948_reg[31]_i_1_O_UNCONNECTED [3:1],add_ln700_2_fu_636_p2[31]}),
        .S({1'b0,1'b0,1'b0,1'b1}));
  FDRE \add_ln700_2_reg_948_reg[3] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_2_fu_636_p2[3]),
        .Q(add_ln700_2_reg_948[3]),
        .R(1'b0));
  CARRY4 \add_ln700_2_reg_948_reg[3]_i_1 
       (.CI(1'b0),
        .CO({\add_ln700_2_reg_948_reg[3]_i_1_n_0 ,\add_ln700_2_reg_948_reg[3]_i_1_n_1 ,\add_ln700_2_reg_948_reg[3]_i_1_n_2 ,\add_ln700_2_reg_948_reg[3]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_2_reg_948[3]_i_2_n_0 ,\add_ln700_2_reg_948[3]_i_3_n_0 ,\add_ln700_2_reg_948[3]_i_4_n_0 ,mul_ln700_1_reg_793_reg_n_105}),
        .O(add_ln700_2_fu_636_p2[3:0]),
        .S({\add_ln700_2_reg_948[3]_i_5_n_0 ,\add_ln700_2_reg_948[3]_i_6_n_0 ,\add_ln700_2_reg_948[3]_i_7_n_0 ,\add_ln700_2_reg_948[3]_i_8_n_0 }));
  FDRE \add_ln700_2_reg_948_reg[4] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_2_fu_636_p2[4]),
        .Q(add_ln700_2_reg_948[4]),
        .R(1'b0));
  FDRE \add_ln700_2_reg_948_reg[5] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_2_fu_636_p2[5]),
        .Q(add_ln700_2_reg_948[5]),
        .R(1'b0));
  FDRE \add_ln700_2_reg_948_reg[6] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_2_fu_636_p2[6]),
        .Q(add_ln700_2_reg_948[6]),
        .R(1'b0));
  FDRE \add_ln700_2_reg_948_reg[7] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_2_fu_636_p2[7]),
        .Q(add_ln700_2_reg_948[7]),
        .R(1'b0));
  CARRY4 \add_ln700_2_reg_948_reg[7]_i_1 
       (.CI(\add_ln700_2_reg_948_reg[3]_i_1_n_0 ),
        .CO({\add_ln700_2_reg_948_reg[7]_i_1_n_0 ,\add_ln700_2_reg_948_reg[7]_i_1_n_1 ,\add_ln700_2_reg_948_reg[7]_i_1_n_2 ,\add_ln700_2_reg_948_reg[7]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_2_reg_948[7]_i_2_n_0 ,\add_ln700_2_reg_948[7]_i_3_n_0 ,\add_ln700_2_reg_948[7]_i_4_n_0 ,\add_ln700_2_reg_948[7]_i_5_n_0 }),
        .O(add_ln700_2_fu_636_p2[7:4]),
        .S({\add_ln700_2_reg_948[7]_i_6_n_0 ,\add_ln700_2_reg_948[7]_i_7_n_0 ,\add_ln700_2_reg_948[7]_i_8_n_0 ,\add_ln700_2_reg_948[7]_i_9_n_0 }));
  FDRE \add_ln700_2_reg_948_reg[8] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_2_fu_636_p2[8]),
        .Q(add_ln700_2_reg_948[8]),
        .R(1'b0));
  FDRE \add_ln700_2_reg_948_reg[9] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_2_fu_636_p2[9]),
        .Q(add_ln700_2_reg_948[9]),
        .R(1'b0));
  DSP48E1 #(
    .ACASCREG(1),
    .ADREG(1),
    .ALUMODEREG(0),
    .AREG(1),
    .AUTORESET_PATDET("NO_RESET"),
    .A_INPUT("CASCADE"),
    .BCASCREG(0),
    .BREG(0),
    .B_INPUT("DIRECT"),
    .CARRYINREG(0),
    .CARRYINSELREG(0),
    .CREG(0),
    .DREG(1),
    .INMODEREG(0),
    .MASK(48'h3FFFFFFFFFFF),
    .MREG(1),
    .OPMODEREG(0),
    .PATTERN(48'h000000000000),
    .PREG(1),
    .SEL_MASK("MASK"),
    .SEL_PATTERN("PATTERN"),
    .USE_DPORT("FALSE"),
    .USE_MULT("MULTIPLY"),
    .USE_PATTERN_DETECT("NO_PATDET"),
    .USE_SIMD("ONE48")) 
    add_ln700_3_reg_953_reg
       (.A({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .ACIN({mul_ln700_5_reg_813_reg_n_24,mul_ln700_5_reg_813_reg_n_25,mul_ln700_5_reg_813_reg_n_26,mul_ln700_5_reg_813_reg_n_27,mul_ln700_5_reg_813_reg_n_28,mul_ln700_5_reg_813_reg_n_29,mul_ln700_5_reg_813_reg_n_30,mul_ln700_5_reg_813_reg_n_31,mul_ln700_5_reg_813_reg_n_32,mul_ln700_5_reg_813_reg_n_33,mul_ln700_5_reg_813_reg_n_34,mul_ln700_5_reg_813_reg_n_35,mul_ln700_5_reg_813_reg_n_36,mul_ln700_5_reg_813_reg_n_37,mul_ln700_5_reg_813_reg_n_38,mul_ln700_5_reg_813_reg_n_39,mul_ln700_5_reg_813_reg_n_40,mul_ln700_5_reg_813_reg_n_41,mul_ln700_5_reg_813_reg_n_42,mul_ln700_5_reg_813_reg_n_43,mul_ln700_5_reg_813_reg_n_44,mul_ln700_5_reg_813_reg_n_45,mul_ln700_5_reg_813_reg_n_46,mul_ln700_5_reg_813_reg_n_47,mul_ln700_5_reg_813_reg_n_48,mul_ln700_5_reg_813_reg_n_49,mul_ln700_5_reg_813_reg_n_50,mul_ln700_5_reg_813_reg_n_51,mul_ln700_5_reg_813_reg_n_52,mul_ln700_5_reg_813_reg_n_53}),
        .ACOUT({add_ln700_3_reg_953_reg_n_24,add_ln700_3_reg_953_reg_n_25,add_ln700_3_reg_953_reg_n_26,add_ln700_3_reg_953_reg_n_27,add_ln700_3_reg_953_reg_n_28,add_ln700_3_reg_953_reg_n_29,add_ln700_3_reg_953_reg_n_30,add_ln700_3_reg_953_reg_n_31,add_ln700_3_reg_953_reg_n_32,add_ln700_3_reg_953_reg_n_33,add_ln700_3_reg_953_reg_n_34,add_ln700_3_reg_953_reg_n_35,add_ln700_3_reg_953_reg_n_36,add_ln700_3_reg_953_reg_n_37,add_ln700_3_reg_953_reg_n_38,add_ln700_3_reg_953_reg_n_39,add_ln700_3_reg_953_reg_n_40,add_ln700_3_reg_953_reg_n_41,add_ln700_3_reg_953_reg_n_42,add_ln700_3_reg_953_reg_n_43,add_ln700_3_reg_953_reg_n_44,add_ln700_3_reg_953_reg_n_45,add_ln700_3_reg_953_reg_n_46,add_ln700_3_reg_953_reg_n_47,add_ln700_3_reg_953_reg_n_48,add_ln700_3_reg_953_reg_n_49,add_ln700_3_reg_953_reg_n_50,add_ln700_3_reg_953_reg_n_51,add_ln700_3_reg_953_reg_n_52,add_ln700_3_reg_953_reg_n_53}),
        .ALUMODE({1'b0,1'b0,1'b0,1'b0}),
        .B({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b0,1'b0,1'b0,1'b0,1'b1,1'b1,1'b0,1'b1,1'b1}),
        .BCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .BCOUT(NLW_add_ln700_3_reg_953_reg_BCOUT_UNCONNECTED[17:0]),
        .C({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,mul_ln700_5_reg_813_reg_n_80,mul_ln700_5_reg_813_reg_n_80,mul_ln700_5_reg_813_reg_n_80,mul_ln700_5_reg_813_reg_n_80,mul_ln700_5_reg_813_reg_n_80,mul_ln700_5_reg_813_reg_n_80,mul_ln700_5_reg_813_reg_n_80,mul_ln700_5_reg_813_reg_n_81,mul_ln700_5_reg_813_reg_n_82,mul_ln700_5_reg_813_reg_n_83,mul_ln700_5_reg_813_reg_n_84,mul_ln700_5_reg_813_reg_n_85,mul_ln700_5_reg_813_reg_n_86,mul_ln700_5_reg_813_reg_n_87,mul_ln700_5_reg_813_reg_n_88,mul_ln700_5_reg_813_reg_n_89,mul_ln700_5_reg_813_reg_n_90,mul_ln700_5_reg_813_reg_n_91,mul_ln700_5_reg_813_reg_n_92,mul_ln700_5_reg_813_reg_n_93,mul_ln700_5_reg_813_reg_n_94,mul_ln700_5_reg_813_reg_n_95,mul_ln700_5_reg_813_reg_n_96,mul_ln700_5_reg_813_reg_n_97,mul_ln700_5_reg_813_reg_n_98,mul_ln700_5_reg_813_reg_n_99,mul_ln700_5_reg_813_reg_n_100,mul_ln700_5_reg_813_reg_n_101,mul_ln700_5_reg_813_reg_n_102,mul_ln700_5_reg_813_reg_n_103,mul_ln700_5_reg_813_reg_n_104,mul_ln700_5_reg_813_reg_n_105}),
        .CARRYCASCIN(1'b0),
        .CARRYCASCOUT(NLW_add_ln700_3_reg_953_reg_CARRYCASCOUT_UNCONNECTED),
        .CARRYIN(1'b0),
        .CARRYINSEL({1'b0,1'b0,1'b0}),
        .CARRYOUT(NLW_add_ln700_3_reg_953_reg_CARRYOUT_UNCONNECTED[3:0]),
        .CEA1(1'b0),
        .CEA2(fir_filter_b_U0_ap_start),
        .CEAD(1'b0),
        .CEALUMODE(1'b0),
        .CEB1(1'b0),
        .CEB2(1'b0),
        .CEC(1'b0),
        .CECARRYIN(1'b0),
        .CECTRL(1'b0),
        .CED(1'b0),
        .CEINMODE(1'b0),
        .CEM(1'b1),
        .CEP(1'b1),
        .CLK(ap_clk),
        .D({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .INMODE({1'b0,1'b0,1'b0,1'b0,1'b0}),
        .MULTSIGNIN(1'b0),
        .MULTSIGNOUT(NLW_add_ln700_3_reg_953_reg_MULTSIGNOUT_UNCONNECTED),
        .OPMODE({1'b0,1'b1,1'b1,1'b0,1'b1,1'b0,1'b1}),
        .OVERFLOW(NLW_add_ln700_3_reg_953_reg_OVERFLOW_UNCONNECTED),
        .P({NLW_add_ln700_3_reg_953_reg_P_UNCONNECTED[47:32],add_ln700_3_reg_953_reg_n_74,add_ln700_3_reg_953_reg_n_75,add_ln700_3_reg_953_reg_n_76,add_ln700_3_reg_953_reg_n_77,add_ln700_3_reg_953_reg_n_78,add_ln700_3_reg_953_reg_n_79,add_ln700_3_reg_953_reg_n_80,add_ln700_3_reg_953_reg_n_81,add_ln700_3_reg_953_reg_n_82,add_ln700_3_reg_953_reg_n_83,add_ln700_3_reg_953_reg_n_84,add_ln700_3_reg_953_reg_n_85,add_ln700_3_reg_953_reg_n_86,add_ln700_3_reg_953_reg_n_87,add_ln700_3_reg_953_reg_n_88,add_ln700_3_reg_953_reg_n_89,add_ln700_3_reg_953_reg_n_90,add_ln700_3_reg_953_reg_n_91,add_ln700_3_reg_953_reg_n_92,add_ln700_3_reg_953_reg_n_93,add_ln700_3_reg_953_reg_n_94,add_ln700_3_reg_953_reg_n_95,add_ln700_3_reg_953_reg_n_96,add_ln700_3_reg_953_reg_n_97,add_ln700_3_reg_953_reg_n_98,add_ln700_3_reg_953_reg_n_99,add_ln700_3_reg_953_reg_n_100,add_ln700_3_reg_953_reg_n_101,add_ln700_3_reg_953_reg_n_102,add_ln700_3_reg_953_reg_n_103,add_ln700_3_reg_953_reg_n_104,add_ln700_3_reg_953_reg_n_105}),
        .PATTERNBDETECT(NLW_add_ln700_3_reg_953_reg_PATTERNBDETECT_UNCONNECTED),
        .PATTERNDETECT(NLW_add_ln700_3_reg_953_reg_PATTERNDETECT_UNCONNECTED),
        .PCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .PCOUT(NLW_add_ln700_3_reg_953_reg_PCOUT_UNCONNECTED[47:0]),
        .RSTA(1'b0),
        .RSTALLCARRYIN(1'b0),
        .RSTALUMODE(1'b0),
        .RSTB(1'b0),
        .RSTC(1'b0),
        .RSTCTRL(1'b0),
        .RSTD(1'b0),
        .RSTINMODE(1'b0),
        .RSTM(1'b0),
        .RSTP(1'b0),
        .UNDERFLOW(NLW_add_ln700_3_reg_953_reg_UNDERFLOW_UNCONNECTED));
  DSP48E1 #(
    .ACASCREG(1),
    .ADREG(1),
    .ALUMODEREG(0),
    .AREG(1),
    .AUTORESET_PATDET("NO_RESET"),
    .A_INPUT("CASCADE"),
    .BCASCREG(0),
    .BREG(0),
    .B_INPUT("DIRECT"),
    .CARRYINREG(0),
    .CARRYINSELREG(0),
    .CREG(0),
    .DREG(1),
    .INMODEREG(0),
    .MASK(48'h3FFFFFFFFFFF),
    .MREG(1),
    .OPMODEREG(0),
    .PATTERN(48'h000000000000),
    .PREG(1),
    .SEL_MASK("MASK"),
    .SEL_PATTERN("PATTERN"),
    .USE_DPORT("FALSE"),
    .USE_MULT("MULTIPLY"),
    .USE_PATTERN_DETECT("NO_PATDET"),
    .USE_SIMD("ONE48")) 
    add_ln700_4_reg_958_reg
       (.A({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .ACIN({mul_ln700_7_reg_823_reg_n_24,mul_ln700_7_reg_823_reg_n_25,mul_ln700_7_reg_823_reg_n_26,mul_ln700_7_reg_823_reg_n_27,mul_ln700_7_reg_823_reg_n_28,mul_ln700_7_reg_823_reg_n_29,mul_ln700_7_reg_823_reg_n_30,mul_ln700_7_reg_823_reg_n_31,mul_ln700_7_reg_823_reg_n_32,mul_ln700_7_reg_823_reg_n_33,mul_ln700_7_reg_823_reg_n_34,mul_ln700_7_reg_823_reg_n_35,mul_ln700_7_reg_823_reg_n_36,mul_ln700_7_reg_823_reg_n_37,mul_ln700_7_reg_823_reg_n_38,mul_ln700_7_reg_823_reg_n_39,mul_ln700_7_reg_823_reg_n_40,mul_ln700_7_reg_823_reg_n_41,mul_ln700_7_reg_823_reg_n_42,mul_ln700_7_reg_823_reg_n_43,mul_ln700_7_reg_823_reg_n_44,mul_ln700_7_reg_823_reg_n_45,mul_ln700_7_reg_823_reg_n_46,mul_ln700_7_reg_823_reg_n_47,mul_ln700_7_reg_823_reg_n_48,mul_ln700_7_reg_823_reg_n_49,mul_ln700_7_reg_823_reg_n_50,mul_ln700_7_reg_823_reg_n_51,mul_ln700_7_reg_823_reg_n_52,mul_ln700_7_reg_823_reg_n_53}),
        .ACOUT({add_ln700_4_reg_958_reg_n_24,add_ln700_4_reg_958_reg_n_25,add_ln700_4_reg_958_reg_n_26,add_ln700_4_reg_958_reg_n_27,add_ln700_4_reg_958_reg_n_28,add_ln700_4_reg_958_reg_n_29,add_ln700_4_reg_958_reg_n_30,add_ln700_4_reg_958_reg_n_31,add_ln700_4_reg_958_reg_n_32,add_ln700_4_reg_958_reg_n_33,add_ln700_4_reg_958_reg_n_34,add_ln700_4_reg_958_reg_n_35,add_ln700_4_reg_958_reg_n_36,add_ln700_4_reg_958_reg_n_37,add_ln700_4_reg_958_reg_n_38,add_ln700_4_reg_958_reg_n_39,add_ln700_4_reg_958_reg_n_40,add_ln700_4_reg_958_reg_n_41,add_ln700_4_reg_958_reg_n_42,add_ln700_4_reg_958_reg_n_43,add_ln700_4_reg_958_reg_n_44,add_ln700_4_reg_958_reg_n_45,add_ln700_4_reg_958_reg_n_46,add_ln700_4_reg_958_reg_n_47,add_ln700_4_reg_958_reg_n_48,add_ln700_4_reg_958_reg_n_49,add_ln700_4_reg_958_reg_n_50,add_ln700_4_reg_958_reg_n_51,add_ln700_4_reg_958_reg_n_52,add_ln700_4_reg_958_reg_n_53}),
        .ALUMODE({1'b0,1'b0,1'b0,1'b0}),
        .B({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b1,1'b1,1'b0,1'b0,1'b1,1'b1,1'b1}),
        .BCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .BCOUT(NLW_add_ln700_4_reg_958_reg_BCOUT_UNCONNECTED[17:0]),
        .C({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,mul_ln700_7_reg_823_reg_n_79,mul_ln700_7_reg_823_reg_n_79,mul_ln700_7_reg_823_reg_n_79,mul_ln700_7_reg_823_reg_n_79,mul_ln700_7_reg_823_reg_n_79,mul_ln700_7_reg_823_reg_n_79,mul_ln700_7_reg_823_reg_n_80,mul_ln700_7_reg_823_reg_n_81,mul_ln700_7_reg_823_reg_n_82,mul_ln700_7_reg_823_reg_n_83,mul_ln700_7_reg_823_reg_n_84,mul_ln700_7_reg_823_reg_n_85,mul_ln700_7_reg_823_reg_n_86,mul_ln700_7_reg_823_reg_n_87,mul_ln700_7_reg_823_reg_n_88,mul_ln700_7_reg_823_reg_n_89,mul_ln700_7_reg_823_reg_n_90,mul_ln700_7_reg_823_reg_n_91,mul_ln700_7_reg_823_reg_n_92,mul_ln700_7_reg_823_reg_n_93,mul_ln700_7_reg_823_reg_n_94,mul_ln700_7_reg_823_reg_n_95,mul_ln700_7_reg_823_reg_n_96,mul_ln700_7_reg_823_reg_n_97,mul_ln700_7_reg_823_reg_n_98,mul_ln700_7_reg_823_reg_n_99,mul_ln700_7_reg_823_reg_n_100,mul_ln700_7_reg_823_reg_n_101,mul_ln700_7_reg_823_reg_n_102,mul_ln700_7_reg_823_reg_n_103,1'b0,1'b0}),
        .CARRYCASCIN(1'b0),
        .CARRYCASCOUT(NLW_add_ln700_4_reg_958_reg_CARRYCASCOUT_UNCONNECTED),
        .CARRYIN(1'b0),
        .CARRYINSEL({1'b0,1'b0,1'b0}),
        .CARRYOUT(NLW_add_ln700_4_reg_958_reg_CARRYOUT_UNCONNECTED[3:0]),
        .CEA1(1'b0),
        .CEA2(fir_filter_b_U0_ap_start),
        .CEAD(1'b0),
        .CEALUMODE(1'b0),
        .CEB1(1'b0),
        .CEB2(1'b0),
        .CEC(1'b0),
        .CECARRYIN(1'b0),
        .CECTRL(1'b0),
        .CED(1'b0),
        .CEINMODE(1'b0),
        .CEM(1'b1),
        .CEP(1'b1),
        .CLK(ap_clk),
        .D({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .INMODE({1'b0,1'b0,1'b0,1'b0,1'b0}),
        .MULTSIGNIN(1'b0),
        .MULTSIGNOUT(NLW_add_ln700_4_reg_958_reg_MULTSIGNOUT_UNCONNECTED),
        .OPMODE({1'b0,1'b1,1'b1,1'b0,1'b1,1'b0,1'b1}),
        .OVERFLOW(NLW_add_ln700_4_reg_958_reg_OVERFLOW_UNCONNECTED),
        .P({NLW_add_ln700_4_reg_958_reg_P_UNCONNECTED[47:32],add_ln700_4_reg_958_reg_n_74,add_ln700_4_reg_958_reg_n_75,add_ln700_4_reg_958_reg_n_76,add_ln700_4_reg_958_reg_n_77,add_ln700_4_reg_958_reg_n_78,add_ln700_4_reg_958_reg_n_79,add_ln700_4_reg_958_reg_n_80,add_ln700_4_reg_958_reg_n_81,add_ln700_4_reg_958_reg_n_82,add_ln700_4_reg_958_reg_n_83,add_ln700_4_reg_958_reg_n_84,add_ln700_4_reg_958_reg_n_85,add_ln700_4_reg_958_reg_n_86,add_ln700_4_reg_958_reg_n_87,add_ln700_4_reg_958_reg_n_88,add_ln700_4_reg_958_reg_n_89,add_ln700_4_reg_958_reg_n_90,add_ln700_4_reg_958_reg_n_91,add_ln700_4_reg_958_reg_n_92,add_ln700_4_reg_958_reg_n_93,add_ln700_4_reg_958_reg_n_94,add_ln700_4_reg_958_reg_n_95,add_ln700_4_reg_958_reg_n_96,add_ln700_4_reg_958_reg_n_97,add_ln700_4_reg_958_reg_n_98,add_ln700_4_reg_958_reg_n_99,add_ln700_4_reg_958_reg_n_100,add_ln700_4_reg_958_reg_n_101,add_ln700_4_reg_958_reg_n_102,add_ln700_4_reg_958_reg_n_103,add_ln700_4_reg_958_reg_n_104,add_ln700_4_reg_958_reg_n_105}),
        .PATTERNBDETECT(NLW_add_ln700_4_reg_958_reg_PATTERNBDETECT_UNCONNECTED),
        .PATTERNDETECT(NLW_add_ln700_4_reg_958_reg_PATTERNDETECT_UNCONNECTED),
        .PCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .PCOUT(NLW_add_ln700_4_reg_958_reg_PCOUT_UNCONNECTED[47:0]),
        .RSTA(1'b0),
        .RSTALLCARRYIN(1'b0),
        .RSTALUMODE(1'b0),
        .RSTB(1'b0),
        .RSTC(1'b0),
        .RSTCTRL(1'b0),
        .RSTD(1'b0),
        .RSTINMODE(1'b0),
        .RSTM(1'b0),
        .RSTP(1'b0),
        .UNDERFLOW(NLW_add_ln700_4_reg_958_reg_UNDERFLOW_UNCONNECTED));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_9_reg_963[13]_i_10 
       (.I0(mul_ln700_11_reg_843_reg_n_93),
        .I1(mul_ln700_10_reg_838_reg_n_93),
        .I2(mul_ln700_8_reg_828_reg_n_93),
        .O(\add_ln700_9_reg_963[13]_i_10_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_9_reg_963[13]_i_11 
       (.I0(mul_ln700_11_reg_843_reg_n_94),
        .I1(mul_ln700_10_reg_838_reg_n_94),
        .I2(mul_ln700_8_reg_828_reg_n_94),
        .O(\add_ln700_9_reg_963[13]_i_11_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_9_reg_963[13]_i_12 
       (.I0(mul_ln700_11_reg_843_reg_n_95),
        .I1(mul_ln700_10_reg_838_reg_n_95),
        .I2(mul_ln700_8_reg_828_reg_n_95),
        .O(\add_ln700_9_reg_963[13]_i_12_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_9_reg_963[13]_i_13 
       (.I0(mul_ln700_11_reg_843_reg_n_96),
        .I1(mul_ln700_10_reg_838_reg_n_96),
        .I2(mul_ln700_8_reg_828_reg_n_96),
        .O(\add_ln700_9_reg_963[13]_i_13_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_9_reg_963[13]_i_2 
       (.I0(mul_ln700_9_reg_833_reg_n_93),
        .I1(\add_ln700_9_reg_963[13]_i_10_n_0 ),
        .I2(mul_ln700_11_reg_843_reg_n_94),
        .I3(mul_ln700_8_reg_828_reg_n_94),
        .I4(mul_ln700_10_reg_838_reg_n_94),
        .O(\add_ln700_9_reg_963[13]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_9_reg_963[13]_i_3 
       (.I0(mul_ln700_9_reg_833_reg_n_94),
        .I1(\add_ln700_9_reg_963[13]_i_11_n_0 ),
        .I2(mul_ln700_11_reg_843_reg_n_95),
        .I3(mul_ln700_8_reg_828_reg_n_95),
        .I4(mul_ln700_10_reg_838_reg_n_95),
        .O(\add_ln700_9_reg_963[13]_i_3_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_9_reg_963[13]_i_4 
       (.I0(mul_ln700_9_reg_833_reg_n_95),
        .I1(\add_ln700_9_reg_963[13]_i_12_n_0 ),
        .I2(mul_ln700_11_reg_843_reg_n_96),
        .I3(mul_ln700_8_reg_828_reg_n_96),
        .I4(mul_ln700_10_reg_838_reg_n_96),
        .O(\add_ln700_9_reg_963[13]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_9_reg_963[13]_i_5 
       (.I0(mul_ln700_9_reg_833_reg_n_96),
        .I1(\add_ln700_9_reg_963[13]_i_13_n_0 ),
        .I2(mul_ln700_11_reg_843_reg_n_97),
        .I3(mul_ln700_8_reg_828_reg_n_97),
        .I4(mul_ln700_10_reg_838_reg_n_97),
        .O(\add_ln700_9_reg_963[13]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_9_reg_963[13]_i_6 
       (.I0(\add_ln700_9_reg_963[13]_i_2_n_0 ),
        .I1(\add_ln700_9_reg_963[17]_i_13_n_0 ),
        .I2(mul_ln700_9_reg_833_reg_n_92),
        .I3(mul_ln700_10_reg_838_reg_n_93),
        .I4(mul_ln700_8_reg_828_reg_n_93),
        .I5(mul_ln700_11_reg_843_reg_n_93),
        .O(\add_ln700_9_reg_963[13]_i_6_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_9_reg_963[13]_i_7 
       (.I0(\add_ln700_9_reg_963[13]_i_3_n_0 ),
        .I1(\add_ln700_9_reg_963[13]_i_10_n_0 ),
        .I2(mul_ln700_9_reg_833_reg_n_93),
        .I3(mul_ln700_10_reg_838_reg_n_94),
        .I4(mul_ln700_8_reg_828_reg_n_94),
        .I5(mul_ln700_11_reg_843_reg_n_94),
        .O(\add_ln700_9_reg_963[13]_i_7_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_9_reg_963[13]_i_8 
       (.I0(\add_ln700_9_reg_963[13]_i_4_n_0 ),
        .I1(\add_ln700_9_reg_963[13]_i_11_n_0 ),
        .I2(mul_ln700_9_reg_833_reg_n_94),
        .I3(mul_ln700_10_reg_838_reg_n_95),
        .I4(mul_ln700_8_reg_828_reg_n_95),
        .I5(mul_ln700_11_reg_843_reg_n_95),
        .O(\add_ln700_9_reg_963[13]_i_8_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_9_reg_963[13]_i_9 
       (.I0(\add_ln700_9_reg_963[13]_i_5_n_0 ),
        .I1(\add_ln700_9_reg_963[13]_i_12_n_0 ),
        .I2(mul_ln700_9_reg_833_reg_n_95),
        .I3(mul_ln700_10_reg_838_reg_n_96),
        .I4(mul_ln700_8_reg_828_reg_n_96),
        .I5(mul_ln700_11_reg_843_reg_n_96),
        .O(\add_ln700_9_reg_963[13]_i_9_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_9_reg_963[17]_i_10 
       (.I0(mul_ln700_11_reg_843_reg_n_89),
        .I1(mul_ln700_10_reg_838_reg_n_89),
        .I2(mul_ln700_8_reg_828_reg_n_89),
        .O(\add_ln700_9_reg_963[17]_i_10_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_9_reg_963[17]_i_11 
       (.I0(mul_ln700_11_reg_843_reg_n_90),
        .I1(mul_ln700_10_reg_838_reg_n_90),
        .I2(mul_ln700_8_reg_828_reg_n_90),
        .O(\add_ln700_9_reg_963[17]_i_11_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_9_reg_963[17]_i_12 
       (.I0(mul_ln700_11_reg_843_reg_n_91),
        .I1(mul_ln700_10_reg_838_reg_n_91),
        .I2(mul_ln700_8_reg_828_reg_n_91),
        .O(\add_ln700_9_reg_963[17]_i_12_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_9_reg_963[17]_i_13 
       (.I0(mul_ln700_11_reg_843_reg_n_92),
        .I1(mul_ln700_10_reg_838_reg_n_92),
        .I2(mul_ln700_8_reg_828_reg_n_92),
        .O(\add_ln700_9_reg_963[17]_i_13_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_9_reg_963[17]_i_2 
       (.I0(mul_ln700_9_reg_833_reg_n_89),
        .I1(\add_ln700_9_reg_963[17]_i_10_n_0 ),
        .I2(mul_ln700_11_reg_843_reg_n_90),
        .I3(mul_ln700_8_reg_828_reg_n_90),
        .I4(mul_ln700_10_reg_838_reg_n_90),
        .O(\add_ln700_9_reg_963[17]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_9_reg_963[17]_i_3 
       (.I0(mul_ln700_9_reg_833_reg_n_90),
        .I1(\add_ln700_9_reg_963[17]_i_11_n_0 ),
        .I2(mul_ln700_11_reg_843_reg_n_91),
        .I3(mul_ln700_8_reg_828_reg_n_91),
        .I4(mul_ln700_10_reg_838_reg_n_91),
        .O(\add_ln700_9_reg_963[17]_i_3_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_9_reg_963[17]_i_4 
       (.I0(mul_ln700_9_reg_833_reg_n_91),
        .I1(\add_ln700_9_reg_963[17]_i_12_n_0 ),
        .I2(mul_ln700_11_reg_843_reg_n_92),
        .I3(mul_ln700_8_reg_828_reg_n_92),
        .I4(mul_ln700_10_reg_838_reg_n_92),
        .O(\add_ln700_9_reg_963[17]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_9_reg_963[17]_i_5 
       (.I0(mul_ln700_9_reg_833_reg_n_92),
        .I1(\add_ln700_9_reg_963[17]_i_13_n_0 ),
        .I2(mul_ln700_11_reg_843_reg_n_93),
        .I3(mul_ln700_8_reg_828_reg_n_93),
        .I4(mul_ln700_10_reg_838_reg_n_93),
        .O(\add_ln700_9_reg_963[17]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_9_reg_963[17]_i_6 
       (.I0(\add_ln700_9_reg_963[17]_i_2_n_0 ),
        .I1(\add_ln700_9_reg_963[21]_i_13_n_0 ),
        .I2(mul_ln700_9_reg_833_reg_n_88),
        .I3(mul_ln700_10_reg_838_reg_n_89),
        .I4(mul_ln700_8_reg_828_reg_n_89),
        .I5(mul_ln700_11_reg_843_reg_n_89),
        .O(\add_ln700_9_reg_963[17]_i_6_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_9_reg_963[17]_i_7 
       (.I0(\add_ln700_9_reg_963[17]_i_3_n_0 ),
        .I1(\add_ln700_9_reg_963[17]_i_10_n_0 ),
        .I2(mul_ln700_9_reg_833_reg_n_89),
        .I3(mul_ln700_10_reg_838_reg_n_90),
        .I4(mul_ln700_8_reg_828_reg_n_90),
        .I5(mul_ln700_11_reg_843_reg_n_90),
        .O(\add_ln700_9_reg_963[17]_i_7_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_9_reg_963[17]_i_8 
       (.I0(\add_ln700_9_reg_963[17]_i_4_n_0 ),
        .I1(\add_ln700_9_reg_963[17]_i_11_n_0 ),
        .I2(mul_ln700_9_reg_833_reg_n_90),
        .I3(mul_ln700_10_reg_838_reg_n_91),
        .I4(mul_ln700_8_reg_828_reg_n_91),
        .I5(mul_ln700_11_reg_843_reg_n_91),
        .O(\add_ln700_9_reg_963[17]_i_8_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_9_reg_963[17]_i_9 
       (.I0(\add_ln700_9_reg_963[17]_i_5_n_0 ),
        .I1(\add_ln700_9_reg_963[17]_i_12_n_0 ),
        .I2(mul_ln700_9_reg_833_reg_n_91),
        .I3(mul_ln700_10_reg_838_reg_n_92),
        .I4(mul_ln700_8_reg_828_reg_n_92),
        .I5(mul_ln700_11_reg_843_reg_n_92),
        .O(\add_ln700_9_reg_963[17]_i_9_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_9_reg_963[1]_i_1 
       (.I0(mul_ln700_8_reg_828_reg_n_104),
        .I1(mul_ln700_10_reg_838_reg_n_104),
        .O(add_ln700_9_fu_658_p2[1]));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_9_reg_963[21]_i_10 
       (.I0(mul_ln700_11_reg_843_reg_n_85),
        .I1(mul_ln700_10_reg_838_reg_n_85),
        .I2(mul_ln700_8_reg_828_reg_n_85),
        .O(\add_ln700_9_reg_963[21]_i_10_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_9_reg_963[21]_i_11 
       (.I0(mul_ln700_11_reg_843_reg_n_86),
        .I1(mul_ln700_10_reg_838_reg_n_86),
        .I2(mul_ln700_8_reg_828_reg_n_86),
        .O(\add_ln700_9_reg_963[21]_i_11_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_9_reg_963[21]_i_12 
       (.I0(mul_ln700_11_reg_843_reg_n_87),
        .I1(mul_ln700_10_reg_838_reg_n_87),
        .I2(mul_ln700_8_reg_828_reg_n_87),
        .O(\add_ln700_9_reg_963[21]_i_12_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_9_reg_963[21]_i_13 
       (.I0(mul_ln700_11_reg_843_reg_n_88),
        .I1(mul_ln700_10_reg_838_reg_n_88),
        .I2(mul_ln700_8_reg_828_reg_n_88),
        .O(\add_ln700_9_reg_963[21]_i_13_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_9_reg_963[21]_i_2 
       (.I0(mul_ln700_9_reg_833_reg_n_85),
        .I1(\add_ln700_9_reg_963[21]_i_10_n_0 ),
        .I2(mul_ln700_11_reg_843_reg_n_86),
        .I3(mul_ln700_8_reg_828_reg_n_86),
        .I4(mul_ln700_10_reg_838_reg_n_86),
        .O(\add_ln700_9_reg_963[21]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_9_reg_963[21]_i_3 
       (.I0(mul_ln700_9_reg_833_reg_n_86),
        .I1(\add_ln700_9_reg_963[21]_i_11_n_0 ),
        .I2(mul_ln700_11_reg_843_reg_n_87),
        .I3(mul_ln700_8_reg_828_reg_n_87),
        .I4(mul_ln700_10_reg_838_reg_n_87),
        .O(\add_ln700_9_reg_963[21]_i_3_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_9_reg_963[21]_i_4 
       (.I0(mul_ln700_9_reg_833_reg_n_87),
        .I1(\add_ln700_9_reg_963[21]_i_12_n_0 ),
        .I2(mul_ln700_11_reg_843_reg_n_88),
        .I3(mul_ln700_8_reg_828_reg_n_88),
        .I4(mul_ln700_10_reg_838_reg_n_88),
        .O(\add_ln700_9_reg_963[21]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_9_reg_963[21]_i_5 
       (.I0(mul_ln700_9_reg_833_reg_n_88),
        .I1(\add_ln700_9_reg_963[21]_i_13_n_0 ),
        .I2(mul_ln700_11_reg_843_reg_n_89),
        .I3(mul_ln700_8_reg_828_reg_n_89),
        .I4(mul_ln700_10_reg_838_reg_n_89),
        .O(\add_ln700_9_reg_963[21]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_9_reg_963[21]_i_6 
       (.I0(\add_ln700_9_reg_963[21]_i_2_n_0 ),
        .I1(\add_ln700_9_reg_963[25]_i_13_n_0 ),
        .I2(mul_ln700_9_reg_833_reg_n_84),
        .I3(mul_ln700_10_reg_838_reg_n_85),
        .I4(mul_ln700_8_reg_828_reg_n_85),
        .I5(mul_ln700_11_reg_843_reg_n_85),
        .O(\add_ln700_9_reg_963[21]_i_6_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_9_reg_963[21]_i_7 
       (.I0(\add_ln700_9_reg_963[21]_i_3_n_0 ),
        .I1(\add_ln700_9_reg_963[21]_i_10_n_0 ),
        .I2(mul_ln700_9_reg_833_reg_n_85),
        .I3(mul_ln700_10_reg_838_reg_n_86),
        .I4(mul_ln700_8_reg_828_reg_n_86),
        .I5(mul_ln700_11_reg_843_reg_n_86),
        .O(\add_ln700_9_reg_963[21]_i_7_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_9_reg_963[21]_i_8 
       (.I0(\add_ln700_9_reg_963[21]_i_4_n_0 ),
        .I1(\add_ln700_9_reg_963[21]_i_11_n_0 ),
        .I2(mul_ln700_9_reg_833_reg_n_86),
        .I3(mul_ln700_10_reg_838_reg_n_87),
        .I4(mul_ln700_8_reg_828_reg_n_87),
        .I5(mul_ln700_11_reg_843_reg_n_87),
        .O(\add_ln700_9_reg_963[21]_i_8_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_9_reg_963[21]_i_9 
       (.I0(\add_ln700_9_reg_963[21]_i_5_n_0 ),
        .I1(\add_ln700_9_reg_963[21]_i_12_n_0 ),
        .I2(mul_ln700_9_reg_833_reg_n_87),
        .I3(mul_ln700_10_reg_838_reg_n_88),
        .I4(mul_ln700_8_reg_828_reg_n_88),
        .I5(mul_ln700_11_reg_843_reg_n_88),
        .O(\add_ln700_9_reg_963[21]_i_9_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_9_reg_963[25]_i_10 
       (.I0(mul_ln700_11_reg_843_reg_n_81),
        .I1(mul_ln700_10_reg_838_reg_n_81),
        .I2(mul_ln700_8_reg_828_reg_n_81),
        .O(\add_ln700_9_reg_963[25]_i_10_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_9_reg_963[25]_i_11 
       (.I0(mul_ln700_11_reg_843_reg_n_82),
        .I1(mul_ln700_10_reg_838_reg_n_82),
        .I2(mul_ln700_8_reg_828_reg_n_82),
        .O(\add_ln700_9_reg_963[25]_i_11_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_9_reg_963[25]_i_12 
       (.I0(mul_ln700_11_reg_843_reg_n_83),
        .I1(mul_ln700_10_reg_838_reg_n_83),
        .I2(mul_ln700_8_reg_828_reg_n_83),
        .O(\add_ln700_9_reg_963[25]_i_12_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_9_reg_963[25]_i_13 
       (.I0(mul_ln700_11_reg_843_reg_n_84),
        .I1(mul_ln700_10_reg_838_reg_n_84),
        .I2(mul_ln700_8_reg_828_reg_n_84),
        .O(\add_ln700_9_reg_963[25]_i_13_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_9_reg_963[25]_i_2 
       (.I0(mul_ln700_9_reg_833_reg_n_81),
        .I1(\add_ln700_9_reg_963[25]_i_10_n_0 ),
        .I2(mul_ln700_11_reg_843_reg_n_82),
        .I3(mul_ln700_8_reg_828_reg_n_82),
        .I4(mul_ln700_10_reg_838_reg_n_82),
        .O(\add_ln700_9_reg_963[25]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_9_reg_963[25]_i_3 
       (.I0(mul_ln700_9_reg_833_reg_n_82),
        .I1(\add_ln700_9_reg_963[25]_i_11_n_0 ),
        .I2(mul_ln700_11_reg_843_reg_n_83),
        .I3(mul_ln700_8_reg_828_reg_n_83),
        .I4(mul_ln700_10_reg_838_reg_n_83),
        .O(\add_ln700_9_reg_963[25]_i_3_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_9_reg_963[25]_i_4 
       (.I0(mul_ln700_9_reg_833_reg_n_83),
        .I1(\add_ln700_9_reg_963[25]_i_12_n_0 ),
        .I2(mul_ln700_11_reg_843_reg_n_84),
        .I3(mul_ln700_8_reg_828_reg_n_84),
        .I4(mul_ln700_10_reg_838_reg_n_84),
        .O(\add_ln700_9_reg_963[25]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_9_reg_963[25]_i_5 
       (.I0(mul_ln700_9_reg_833_reg_n_84),
        .I1(\add_ln700_9_reg_963[25]_i_13_n_0 ),
        .I2(mul_ln700_11_reg_843_reg_n_85),
        .I3(mul_ln700_8_reg_828_reg_n_85),
        .I4(mul_ln700_10_reg_838_reg_n_85),
        .O(\add_ln700_9_reg_963[25]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_9_reg_963[25]_i_6 
       (.I0(\add_ln700_9_reg_963[25]_i_2_n_0 ),
        .I1(\add_ln700_9_reg_963[29]_i_12_n_0 ),
        .I2(mul_ln700_9_reg_833_reg_n_80),
        .I3(mul_ln700_10_reg_838_reg_n_81),
        .I4(mul_ln700_8_reg_828_reg_n_81),
        .I5(mul_ln700_11_reg_843_reg_n_81),
        .O(\add_ln700_9_reg_963[25]_i_6_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_9_reg_963[25]_i_7 
       (.I0(\add_ln700_9_reg_963[25]_i_3_n_0 ),
        .I1(\add_ln700_9_reg_963[25]_i_10_n_0 ),
        .I2(mul_ln700_9_reg_833_reg_n_81),
        .I3(mul_ln700_10_reg_838_reg_n_82),
        .I4(mul_ln700_8_reg_828_reg_n_82),
        .I5(mul_ln700_11_reg_843_reg_n_82),
        .O(\add_ln700_9_reg_963[25]_i_7_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_9_reg_963[25]_i_8 
       (.I0(\add_ln700_9_reg_963[25]_i_4_n_0 ),
        .I1(\add_ln700_9_reg_963[25]_i_11_n_0 ),
        .I2(mul_ln700_9_reg_833_reg_n_82),
        .I3(mul_ln700_10_reg_838_reg_n_83),
        .I4(mul_ln700_8_reg_828_reg_n_83),
        .I5(mul_ln700_11_reg_843_reg_n_83),
        .O(\add_ln700_9_reg_963[25]_i_8_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_9_reg_963[25]_i_9 
       (.I0(\add_ln700_9_reg_963[25]_i_5_n_0 ),
        .I1(\add_ln700_9_reg_963[25]_i_12_n_0 ),
        .I2(mul_ln700_9_reg_833_reg_n_83),
        .I3(mul_ln700_10_reg_838_reg_n_84),
        .I4(mul_ln700_8_reg_828_reg_n_84),
        .I5(mul_ln700_11_reg_843_reg_n_84),
        .O(\add_ln700_9_reg_963[25]_i_9_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair14" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_9_reg_963[29]_i_10 
       (.I0(mul_ln700_10_reg_838_reg_n_79),
        .I1(mul_ln700_8_reg_828_reg_n_79),
        .I2(mul_ln700_11_reg_843_reg_n_79),
        .O(\add_ln700_9_reg_963[29]_i_10_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair14" *) 
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_9_reg_963[29]_i_11 
       (.I0(mul_ln700_11_reg_843_reg_n_79),
        .I1(mul_ln700_10_reg_838_reg_n_79),
        .I2(mul_ln700_8_reg_828_reg_n_79),
        .O(\add_ln700_9_reg_963[29]_i_11_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_9_reg_963[29]_i_12 
       (.I0(mul_ln700_11_reg_843_reg_n_80),
        .I1(mul_ln700_10_reg_838_reg_n_80),
        .I2(mul_ln700_8_reg_828_reg_n_80),
        .O(\add_ln700_9_reg_963[29]_i_12_n_0 ));
  LUT2 #(
    .INIT(4'hB)) 
    \add_ln700_9_reg_963[29]_i_13 
       (.I0(mul_ln700_10_reg_838_reg_n_78),
        .I1(mul_ln700_8_reg_828_reg_n_78),
        .O(\add_ln700_9_reg_963[29]_i_13_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair11" *) 
  LUT2 #(
    .INIT(4'h8)) 
    \add_ln700_9_reg_963[29]_i_14 
       (.I0(mul_ln700_11_reg_843_reg_n_78),
        .I1(mul_ln700_9_reg_833_reg_n_78),
        .O(\add_ln700_9_reg_963[29]_i_14_n_0 ));
  LUT6 #(
    .INIT(64'h45BABA4545BA45BA)) 
    \add_ln700_9_reg_963[29]_i_2 
       (.I0(\add_ln700_9_reg_963[31]_i_4_n_0 ),
        .I1(mul_ln700_10_reg_838_reg_n_78),
        .I2(mul_ln700_8_reg_828_reg_n_78),
        .I3(mul_ln700_11_reg_843_reg_n_76),
        .I4(mul_ln700_11_reg_843_reg_n_77),
        .I5(mul_ln700_10_reg_838_reg_n_77),
        .O(\add_ln700_9_reg_963[29]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'h6FF60660)) 
    \add_ln700_9_reg_963[29]_i_3 
       (.I0(mul_ln700_11_reg_843_reg_n_78),
        .I1(mul_ln700_9_reg_833_reg_n_78),
        .I2(mul_ln700_10_reg_838_reg_n_78),
        .I3(mul_ln700_8_reg_828_reg_n_78),
        .I4(\add_ln700_9_reg_963[29]_i_10_n_0 ),
        .O(\add_ln700_9_reg_963[29]_i_3_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_9_reg_963[29]_i_4 
       (.I0(mul_ln700_9_reg_833_reg_n_79),
        .I1(\add_ln700_9_reg_963[29]_i_11_n_0 ),
        .I2(mul_ln700_11_reg_843_reg_n_80),
        .I3(mul_ln700_8_reg_828_reg_n_80),
        .I4(mul_ln700_10_reg_838_reg_n_80),
        .O(\add_ln700_9_reg_963[29]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_9_reg_963[29]_i_5 
       (.I0(mul_ln700_9_reg_833_reg_n_80),
        .I1(\add_ln700_9_reg_963[29]_i_12_n_0 ),
        .I2(mul_ln700_11_reg_843_reg_n_81),
        .I3(mul_ln700_8_reg_828_reg_n_81),
        .I4(mul_ln700_10_reg_838_reg_n_81),
        .O(\add_ln700_9_reg_963[29]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'h95A95695A96A95A9)) 
    \add_ln700_9_reg_963[29]_i_6 
       (.I0(mul_ln700_11_reg_843_reg_n_76),
        .I1(\add_ln700_9_reg_963[29]_i_13_n_0 ),
        .I2(mul_ln700_11_reg_843_reg_n_77),
        .I3(mul_ln700_10_reg_838_reg_n_77),
        .I4(\add_ln700_9_reg_963[29]_i_14_n_0 ),
        .I5(mul_ln700_9_reg_833_reg_n_77),
        .O(\add_ln700_9_reg_963[29]_i_6_n_0 ));
  LUT6 #(
    .INIT(64'hD7BE41D72841BE28)) 
    \add_ln700_9_reg_963[29]_i_7 
       (.I0(\add_ln700_9_reg_963[29]_i_10_n_0 ),
        .I1(mul_ln700_9_reg_833_reg_n_78),
        .I2(mul_ln700_11_reg_843_reg_n_78),
        .I3(mul_ln700_10_reg_838_reg_n_78),
        .I4(mul_ln700_8_reg_828_reg_n_78),
        .I5(\add_ln700_9_reg_963[31]_i_4_n_0 ),
        .O(\add_ln700_9_reg_963[29]_i_7_n_0 ));
  LUT6 #(
    .INIT(64'h6996966996696996)) 
    \add_ln700_9_reg_963[29]_i_8 
       (.I0(\add_ln700_9_reg_963[29]_i_4_n_0 ),
        .I1(mul_ln700_10_reg_838_reg_n_78),
        .I2(mul_ln700_8_reg_828_reg_n_78),
        .I3(mul_ln700_11_reg_843_reg_n_78),
        .I4(mul_ln700_9_reg_833_reg_n_78),
        .I5(\add_ln700_9_reg_963[29]_i_10_n_0 ),
        .O(\add_ln700_9_reg_963[29]_i_8_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_9_reg_963[29]_i_9 
       (.I0(\add_ln700_9_reg_963[29]_i_5_n_0 ),
        .I1(\add_ln700_9_reg_963[29]_i_11_n_0 ),
        .I2(mul_ln700_9_reg_833_reg_n_79),
        .I3(mul_ln700_10_reg_838_reg_n_80),
        .I4(mul_ln700_8_reg_828_reg_n_80),
        .I5(mul_ln700_11_reg_843_reg_n_80),
        .O(\add_ln700_9_reg_963[29]_i_9_n_0 ));
  LUT6 #(
    .INIT(64'h9669699669966996)) 
    \add_ln700_9_reg_963[2]_i_1 
       (.I0(mul_ln700_8_reg_828_reg_n_103),
        .I1(mul_ln700_10_reg_838_reg_n_103),
        .I2(mul_ln700_11_reg_843_reg_n_103),
        .I3(mul_ln700_9_reg_833_reg_n_103),
        .I4(mul_ln700_10_reg_838_reg_n_104),
        .I5(mul_ln700_8_reg_828_reg_n_104),
        .O(add_ln700_9_fu_658_p2[2]));
  LUT6 #(
    .INIT(64'hA2FBA2A2A2FBA2FB)) 
    \add_ln700_9_reg_963[31]_i_2 
       (.I0(mul_ln700_11_reg_843_reg_n_76),
        .I1(mul_ln700_10_reg_838_reg_n_77),
        .I2(mul_ln700_11_reg_843_reg_n_77),
        .I3(\add_ln700_9_reg_963[31]_i_4_n_0 ),
        .I4(mul_ln700_10_reg_838_reg_n_78),
        .I5(mul_ln700_8_reg_828_reg_n_78),
        .O(\add_ln700_9_reg_963[31]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hFF0DFFFFF2FFF2F2)) 
    \add_ln700_9_reg_963[31]_i_3 
       (.I0(mul_ln700_8_reg_828_reg_n_78),
        .I1(mul_ln700_10_reg_838_reg_n_78),
        .I2(\add_ln700_9_reg_963[31]_i_4_n_0 ),
        .I3(mul_ln700_11_reg_843_reg_n_77),
        .I4(mul_ln700_10_reg_838_reg_n_77),
        .I5(mul_ln700_11_reg_843_reg_n_76),
        .O(\add_ln700_9_reg_963[31]_i_3_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair11" *) 
  LUT5 #(
    .INIT(32'h69969696)) 
    \add_ln700_9_reg_963[31]_i_4 
       (.I0(mul_ln700_10_reg_838_reg_n_77),
        .I1(mul_ln700_11_reg_843_reg_n_77),
        .I2(mul_ln700_9_reg_833_reg_n_77),
        .I3(mul_ln700_11_reg_843_reg_n_78),
        .I4(mul_ln700_9_reg_833_reg_n_78),
        .O(\add_ln700_9_reg_963[31]_i_4_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_9_reg_963[5]_i_10 
       (.I0(mul_ln700_11_reg_843_reg_n_101),
        .I1(mul_ln700_10_reg_838_reg_n_101),
        .I2(mul_ln700_8_reg_828_reg_n_101),
        .O(\add_ln700_9_reg_963[5]_i_10_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_9_reg_963[5]_i_11 
       (.I0(mul_ln700_11_reg_843_reg_n_102),
        .I1(mul_ln700_10_reg_838_reg_n_102),
        .I2(mul_ln700_8_reg_828_reg_n_102),
        .O(\add_ln700_9_reg_963[5]_i_11_n_0 ));
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_9_reg_963[5]_i_12 
       (.I0(mul_ln700_10_reg_838_reg_n_103),
        .I1(mul_ln700_8_reg_828_reg_n_103),
        .I2(mul_ln700_11_reg_843_reg_n_103),
        .O(\add_ln700_9_reg_963[5]_i_12_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_9_reg_963[5]_i_2 
       (.I0(mul_ln700_9_reg_833_reg_n_101),
        .I1(\add_ln700_9_reg_963[5]_i_10_n_0 ),
        .I2(mul_ln700_11_reg_843_reg_n_102),
        .I3(mul_ln700_8_reg_828_reg_n_102),
        .I4(mul_ln700_10_reg_838_reg_n_102),
        .O(\add_ln700_9_reg_963[5]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_9_reg_963[5]_i_3 
       (.I0(mul_ln700_9_reg_833_reg_n_102),
        .I1(\add_ln700_9_reg_963[5]_i_11_n_0 ),
        .I2(mul_ln700_11_reg_843_reg_n_103),
        .I3(mul_ln700_8_reg_828_reg_n_103),
        .I4(mul_ln700_10_reg_838_reg_n_103),
        .O(\add_ln700_9_reg_963[5]_i_3_n_0 ));
  LUT5 #(
    .INIT(32'hE81717E8)) 
    \add_ln700_9_reg_963[5]_i_4 
       (.I0(mul_ln700_11_reg_843_reg_n_103),
        .I1(mul_ln700_8_reg_828_reg_n_103),
        .I2(mul_ln700_10_reg_838_reg_n_103),
        .I3(mul_ln700_9_reg_833_reg_n_102),
        .I4(\add_ln700_9_reg_963[5]_i_11_n_0 ),
        .O(\add_ln700_9_reg_963[5]_i_4_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_9_reg_963[5]_i_5 
       (.I0(mul_ln700_11_reg_843_reg_n_103),
        .I1(mul_ln700_10_reg_838_reg_n_103),
        .I2(mul_ln700_8_reg_828_reg_n_103),
        .O(\add_ln700_9_reg_963[5]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_9_reg_963[5]_i_6 
       (.I0(\add_ln700_9_reg_963[5]_i_2_n_0 ),
        .I1(\add_ln700_9_reg_963[9]_i_13_n_0 ),
        .I2(mul_ln700_9_reg_833_reg_n_100),
        .I3(mul_ln700_10_reg_838_reg_n_101),
        .I4(mul_ln700_8_reg_828_reg_n_101),
        .I5(mul_ln700_11_reg_843_reg_n_101),
        .O(\add_ln700_9_reg_963[5]_i_6_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_9_reg_963[5]_i_7 
       (.I0(\add_ln700_9_reg_963[5]_i_3_n_0 ),
        .I1(\add_ln700_9_reg_963[5]_i_10_n_0 ),
        .I2(mul_ln700_9_reg_833_reg_n_101),
        .I3(mul_ln700_10_reg_838_reg_n_102),
        .I4(mul_ln700_8_reg_828_reg_n_102),
        .I5(mul_ln700_11_reg_843_reg_n_102),
        .O(\add_ln700_9_reg_963[5]_i_7_n_0 ));
  LUT6 #(
    .INIT(64'h6996969696969696)) 
    \add_ln700_9_reg_963[5]_i_8 
       (.I0(\add_ln700_9_reg_963[5]_i_11_n_0 ),
        .I1(mul_ln700_9_reg_833_reg_n_102),
        .I2(\add_ln700_9_reg_963[5]_i_12_n_0 ),
        .I3(mul_ln700_10_reg_838_reg_n_104),
        .I4(mul_ln700_8_reg_828_reg_n_104),
        .I5(mul_ln700_9_reg_833_reg_n_103),
        .O(\add_ln700_9_reg_963[5]_i_8_n_0 ));
  LUT6 #(
    .INIT(64'h9669699669966996)) 
    \add_ln700_9_reg_963[5]_i_9 
       (.I0(mul_ln700_8_reg_828_reg_n_103),
        .I1(mul_ln700_10_reg_838_reg_n_103),
        .I2(mul_ln700_11_reg_843_reg_n_103),
        .I3(mul_ln700_9_reg_833_reg_n_103),
        .I4(mul_ln700_10_reg_838_reg_n_104),
        .I5(mul_ln700_8_reg_828_reg_n_104),
        .O(\add_ln700_9_reg_963[5]_i_9_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_9_reg_963[9]_i_10 
       (.I0(mul_ln700_11_reg_843_reg_n_97),
        .I1(mul_ln700_10_reg_838_reg_n_97),
        .I2(mul_ln700_8_reg_828_reg_n_97),
        .O(\add_ln700_9_reg_963[9]_i_10_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_9_reg_963[9]_i_11 
       (.I0(mul_ln700_11_reg_843_reg_n_98),
        .I1(mul_ln700_10_reg_838_reg_n_98),
        .I2(mul_ln700_8_reg_828_reg_n_98),
        .O(\add_ln700_9_reg_963[9]_i_11_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_9_reg_963[9]_i_12 
       (.I0(mul_ln700_11_reg_843_reg_n_99),
        .I1(mul_ln700_10_reg_838_reg_n_99),
        .I2(mul_ln700_8_reg_828_reg_n_99),
        .O(\add_ln700_9_reg_963[9]_i_12_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_9_reg_963[9]_i_13 
       (.I0(mul_ln700_11_reg_843_reg_n_100),
        .I1(mul_ln700_10_reg_838_reg_n_100),
        .I2(mul_ln700_8_reg_828_reg_n_100),
        .O(\add_ln700_9_reg_963[9]_i_13_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_9_reg_963[9]_i_2 
       (.I0(mul_ln700_9_reg_833_reg_n_97),
        .I1(\add_ln700_9_reg_963[9]_i_10_n_0 ),
        .I2(mul_ln700_11_reg_843_reg_n_98),
        .I3(mul_ln700_8_reg_828_reg_n_98),
        .I4(mul_ln700_10_reg_838_reg_n_98),
        .O(\add_ln700_9_reg_963[9]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_9_reg_963[9]_i_3 
       (.I0(mul_ln700_9_reg_833_reg_n_98),
        .I1(\add_ln700_9_reg_963[9]_i_11_n_0 ),
        .I2(mul_ln700_11_reg_843_reg_n_99),
        .I3(mul_ln700_8_reg_828_reg_n_99),
        .I4(mul_ln700_10_reg_838_reg_n_99),
        .O(\add_ln700_9_reg_963[9]_i_3_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_9_reg_963[9]_i_4 
       (.I0(mul_ln700_9_reg_833_reg_n_99),
        .I1(\add_ln700_9_reg_963[9]_i_12_n_0 ),
        .I2(mul_ln700_11_reg_843_reg_n_100),
        .I3(mul_ln700_8_reg_828_reg_n_100),
        .I4(mul_ln700_10_reg_838_reg_n_100),
        .O(\add_ln700_9_reg_963[9]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \add_ln700_9_reg_963[9]_i_5 
       (.I0(mul_ln700_9_reg_833_reg_n_100),
        .I1(\add_ln700_9_reg_963[9]_i_13_n_0 ),
        .I2(mul_ln700_11_reg_843_reg_n_101),
        .I3(mul_ln700_8_reg_828_reg_n_101),
        .I4(mul_ln700_10_reg_838_reg_n_101),
        .O(\add_ln700_9_reg_963[9]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_9_reg_963[9]_i_6 
       (.I0(\add_ln700_9_reg_963[9]_i_2_n_0 ),
        .I1(\add_ln700_9_reg_963[13]_i_13_n_0 ),
        .I2(mul_ln700_9_reg_833_reg_n_96),
        .I3(mul_ln700_10_reg_838_reg_n_97),
        .I4(mul_ln700_8_reg_828_reg_n_97),
        .I5(mul_ln700_11_reg_843_reg_n_97),
        .O(\add_ln700_9_reg_963[9]_i_6_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_9_reg_963[9]_i_7 
       (.I0(\add_ln700_9_reg_963[9]_i_3_n_0 ),
        .I1(\add_ln700_9_reg_963[9]_i_10_n_0 ),
        .I2(mul_ln700_9_reg_833_reg_n_97),
        .I3(mul_ln700_10_reg_838_reg_n_98),
        .I4(mul_ln700_8_reg_828_reg_n_98),
        .I5(mul_ln700_11_reg_843_reg_n_98),
        .O(\add_ln700_9_reg_963[9]_i_7_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_9_reg_963[9]_i_8 
       (.I0(\add_ln700_9_reg_963[9]_i_4_n_0 ),
        .I1(\add_ln700_9_reg_963[9]_i_11_n_0 ),
        .I2(mul_ln700_9_reg_833_reg_n_98),
        .I3(mul_ln700_10_reg_838_reg_n_99),
        .I4(mul_ln700_8_reg_828_reg_n_99),
        .I5(mul_ln700_11_reg_843_reg_n_99),
        .O(\add_ln700_9_reg_963[9]_i_8_n_0 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \add_ln700_9_reg_963[9]_i_9 
       (.I0(\add_ln700_9_reg_963[9]_i_5_n_0 ),
        .I1(\add_ln700_9_reg_963[9]_i_12_n_0 ),
        .I2(mul_ln700_9_reg_833_reg_n_99),
        .I3(mul_ln700_10_reg_838_reg_n_100),
        .I4(mul_ln700_8_reg_828_reg_n_100),
        .I5(mul_ln700_11_reg_843_reg_n_100),
        .O(\add_ln700_9_reg_963[9]_i_9_n_0 ));
  FDRE \add_ln700_9_reg_963_reg[0] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(mul_ln700_10_reg_838_reg_n_105),
        .Q(add_ln700_9_reg_963[0]),
        .R(1'b0));
  FDRE \add_ln700_9_reg_963_reg[10] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_9_fu_658_p2[10]),
        .Q(add_ln700_9_reg_963[10]),
        .R(1'b0));
  FDRE \add_ln700_9_reg_963_reg[11] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_9_fu_658_p2[11]),
        .Q(add_ln700_9_reg_963[11]),
        .R(1'b0));
  FDRE \add_ln700_9_reg_963_reg[12] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_9_fu_658_p2[12]),
        .Q(add_ln700_9_reg_963[12]),
        .R(1'b0));
  FDRE \add_ln700_9_reg_963_reg[13] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_9_fu_658_p2[13]),
        .Q(add_ln700_9_reg_963[13]),
        .R(1'b0));
  CARRY4 \add_ln700_9_reg_963_reg[13]_i_1 
       (.CI(\add_ln700_9_reg_963_reg[9]_i_1_n_0 ),
        .CO({\add_ln700_9_reg_963_reg[13]_i_1_n_0 ,\add_ln700_9_reg_963_reg[13]_i_1_n_1 ,\add_ln700_9_reg_963_reg[13]_i_1_n_2 ,\add_ln700_9_reg_963_reg[13]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_9_reg_963[13]_i_2_n_0 ,\add_ln700_9_reg_963[13]_i_3_n_0 ,\add_ln700_9_reg_963[13]_i_4_n_0 ,\add_ln700_9_reg_963[13]_i_5_n_0 }),
        .O(add_ln700_9_fu_658_p2[13:10]),
        .S({\add_ln700_9_reg_963[13]_i_6_n_0 ,\add_ln700_9_reg_963[13]_i_7_n_0 ,\add_ln700_9_reg_963[13]_i_8_n_0 ,\add_ln700_9_reg_963[13]_i_9_n_0 }));
  FDRE \add_ln700_9_reg_963_reg[14] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_9_fu_658_p2[14]),
        .Q(add_ln700_9_reg_963[14]),
        .R(1'b0));
  FDRE \add_ln700_9_reg_963_reg[15] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_9_fu_658_p2[15]),
        .Q(add_ln700_9_reg_963[15]),
        .R(1'b0));
  FDRE \add_ln700_9_reg_963_reg[16] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_9_fu_658_p2[16]),
        .Q(add_ln700_9_reg_963[16]),
        .R(1'b0));
  FDRE \add_ln700_9_reg_963_reg[17] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_9_fu_658_p2[17]),
        .Q(add_ln700_9_reg_963[17]),
        .R(1'b0));
  CARRY4 \add_ln700_9_reg_963_reg[17]_i_1 
       (.CI(\add_ln700_9_reg_963_reg[13]_i_1_n_0 ),
        .CO({\add_ln700_9_reg_963_reg[17]_i_1_n_0 ,\add_ln700_9_reg_963_reg[17]_i_1_n_1 ,\add_ln700_9_reg_963_reg[17]_i_1_n_2 ,\add_ln700_9_reg_963_reg[17]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_9_reg_963[17]_i_2_n_0 ,\add_ln700_9_reg_963[17]_i_3_n_0 ,\add_ln700_9_reg_963[17]_i_4_n_0 ,\add_ln700_9_reg_963[17]_i_5_n_0 }),
        .O(add_ln700_9_fu_658_p2[17:14]),
        .S({\add_ln700_9_reg_963[17]_i_6_n_0 ,\add_ln700_9_reg_963[17]_i_7_n_0 ,\add_ln700_9_reg_963[17]_i_8_n_0 ,\add_ln700_9_reg_963[17]_i_9_n_0 }));
  FDRE \add_ln700_9_reg_963_reg[18] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_9_fu_658_p2[18]),
        .Q(add_ln700_9_reg_963[18]),
        .R(1'b0));
  FDRE \add_ln700_9_reg_963_reg[19] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_9_fu_658_p2[19]),
        .Q(add_ln700_9_reg_963[19]),
        .R(1'b0));
  FDRE \add_ln700_9_reg_963_reg[1] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_9_fu_658_p2[1]),
        .Q(add_ln700_9_reg_963[1]),
        .R(1'b0));
  FDRE \add_ln700_9_reg_963_reg[20] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_9_fu_658_p2[20]),
        .Q(add_ln700_9_reg_963[20]),
        .R(1'b0));
  FDRE \add_ln700_9_reg_963_reg[21] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_9_fu_658_p2[21]),
        .Q(add_ln700_9_reg_963[21]),
        .R(1'b0));
  CARRY4 \add_ln700_9_reg_963_reg[21]_i_1 
       (.CI(\add_ln700_9_reg_963_reg[17]_i_1_n_0 ),
        .CO({\add_ln700_9_reg_963_reg[21]_i_1_n_0 ,\add_ln700_9_reg_963_reg[21]_i_1_n_1 ,\add_ln700_9_reg_963_reg[21]_i_1_n_2 ,\add_ln700_9_reg_963_reg[21]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_9_reg_963[21]_i_2_n_0 ,\add_ln700_9_reg_963[21]_i_3_n_0 ,\add_ln700_9_reg_963[21]_i_4_n_0 ,\add_ln700_9_reg_963[21]_i_5_n_0 }),
        .O(add_ln700_9_fu_658_p2[21:18]),
        .S({\add_ln700_9_reg_963[21]_i_6_n_0 ,\add_ln700_9_reg_963[21]_i_7_n_0 ,\add_ln700_9_reg_963[21]_i_8_n_0 ,\add_ln700_9_reg_963[21]_i_9_n_0 }));
  FDRE \add_ln700_9_reg_963_reg[22] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_9_fu_658_p2[22]),
        .Q(add_ln700_9_reg_963[22]),
        .R(1'b0));
  FDRE \add_ln700_9_reg_963_reg[23] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_9_fu_658_p2[23]),
        .Q(add_ln700_9_reg_963[23]),
        .R(1'b0));
  FDRE \add_ln700_9_reg_963_reg[24] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_9_fu_658_p2[24]),
        .Q(add_ln700_9_reg_963[24]),
        .R(1'b0));
  FDRE \add_ln700_9_reg_963_reg[25] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_9_fu_658_p2[25]),
        .Q(add_ln700_9_reg_963[25]),
        .R(1'b0));
  CARRY4 \add_ln700_9_reg_963_reg[25]_i_1 
       (.CI(\add_ln700_9_reg_963_reg[21]_i_1_n_0 ),
        .CO({\add_ln700_9_reg_963_reg[25]_i_1_n_0 ,\add_ln700_9_reg_963_reg[25]_i_1_n_1 ,\add_ln700_9_reg_963_reg[25]_i_1_n_2 ,\add_ln700_9_reg_963_reg[25]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_9_reg_963[25]_i_2_n_0 ,\add_ln700_9_reg_963[25]_i_3_n_0 ,\add_ln700_9_reg_963[25]_i_4_n_0 ,\add_ln700_9_reg_963[25]_i_5_n_0 }),
        .O(add_ln700_9_fu_658_p2[25:22]),
        .S({\add_ln700_9_reg_963[25]_i_6_n_0 ,\add_ln700_9_reg_963[25]_i_7_n_0 ,\add_ln700_9_reg_963[25]_i_8_n_0 ,\add_ln700_9_reg_963[25]_i_9_n_0 }));
  FDRE \add_ln700_9_reg_963_reg[26] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_9_fu_658_p2[26]),
        .Q(add_ln700_9_reg_963[26]),
        .R(1'b0));
  FDRE \add_ln700_9_reg_963_reg[27] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_9_fu_658_p2[27]),
        .Q(add_ln700_9_reg_963[27]),
        .R(1'b0));
  FDRE \add_ln700_9_reg_963_reg[28] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_9_fu_658_p2[28]),
        .Q(add_ln700_9_reg_963[28]),
        .R(1'b0));
  FDRE \add_ln700_9_reg_963_reg[29] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_9_fu_658_p2[29]),
        .Q(add_ln700_9_reg_963[29]),
        .R(1'b0));
  CARRY4 \add_ln700_9_reg_963_reg[29]_i_1 
       (.CI(\add_ln700_9_reg_963_reg[25]_i_1_n_0 ),
        .CO({\add_ln700_9_reg_963_reg[29]_i_1_n_0 ,\add_ln700_9_reg_963_reg[29]_i_1_n_1 ,\add_ln700_9_reg_963_reg[29]_i_1_n_2 ,\add_ln700_9_reg_963_reg[29]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_9_reg_963[29]_i_2_n_0 ,\add_ln700_9_reg_963[29]_i_3_n_0 ,\add_ln700_9_reg_963[29]_i_4_n_0 ,\add_ln700_9_reg_963[29]_i_5_n_0 }),
        .O(add_ln700_9_fu_658_p2[29:26]),
        .S({\add_ln700_9_reg_963[29]_i_6_n_0 ,\add_ln700_9_reg_963[29]_i_7_n_0 ,\add_ln700_9_reg_963[29]_i_8_n_0 ,\add_ln700_9_reg_963[29]_i_9_n_0 }));
  FDRE \add_ln700_9_reg_963_reg[2] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_9_fu_658_p2[2]),
        .Q(add_ln700_9_reg_963[2]),
        .R(1'b0));
  FDRE \add_ln700_9_reg_963_reg[30] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_9_fu_658_p2[30]),
        .Q(add_ln700_9_reg_963[30]),
        .R(1'b0));
  FDRE \add_ln700_9_reg_963_reg[31] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_9_fu_658_p2[31]),
        .Q(add_ln700_9_reg_963[31]),
        .R(1'b0));
  CARRY4 \add_ln700_9_reg_963_reg[31]_i_1 
       (.CI(\add_ln700_9_reg_963_reg[29]_i_1_n_0 ),
        .CO({\NLW_add_ln700_9_reg_963_reg[31]_i_1_CO_UNCONNECTED [3:1],\add_ln700_9_reg_963_reg[31]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,\add_ln700_9_reg_963[31]_i_2_n_0 }),
        .O({\NLW_add_ln700_9_reg_963_reg[31]_i_1_O_UNCONNECTED [3:2],add_ln700_9_fu_658_p2[31:30]}),
        .S({1'b0,1'b0,1'b1,\add_ln700_9_reg_963[31]_i_3_n_0 }));
  FDRE \add_ln700_9_reg_963_reg[3] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_9_fu_658_p2[3]),
        .Q(add_ln700_9_reg_963[3]),
        .R(1'b0));
  FDRE \add_ln700_9_reg_963_reg[4] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_9_fu_658_p2[4]),
        .Q(add_ln700_9_reg_963[4]),
        .R(1'b0));
  FDRE \add_ln700_9_reg_963_reg[5] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_9_fu_658_p2[5]),
        .Q(add_ln700_9_reg_963[5]),
        .R(1'b0));
  CARRY4 \add_ln700_9_reg_963_reg[5]_i_1 
       (.CI(1'b0),
        .CO({\add_ln700_9_reg_963_reg[5]_i_1_n_0 ,\add_ln700_9_reg_963_reg[5]_i_1_n_1 ,\add_ln700_9_reg_963_reg[5]_i_1_n_2 ,\add_ln700_9_reg_963_reg[5]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_9_reg_963[5]_i_2_n_0 ,\add_ln700_9_reg_963[5]_i_3_n_0 ,\add_ln700_9_reg_963[5]_i_4_n_0 ,\add_ln700_9_reg_963[5]_i_5_n_0 }),
        .O({add_ln700_9_fu_658_p2[5:3],\NLW_add_ln700_9_reg_963_reg[5]_i_1_O_UNCONNECTED [0]}),
        .S({\add_ln700_9_reg_963[5]_i_6_n_0 ,\add_ln700_9_reg_963[5]_i_7_n_0 ,\add_ln700_9_reg_963[5]_i_8_n_0 ,\add_ln700_9_reg_963[5]_i_9_n_0 }));
  FDRE \add_ln700_9_reg_963_reg[6] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_9_fu_658_p2[6]),
        .Q(add_ln700_9_reg_963[6]),
        .R(1'b0));
  FDRE \add_ln700_9_reg_963_reg[7] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_9_fu_658_p2[7]),
        .Q(add_ln700_9_reg_963[7]),
        .R(1'b0));
  FDRE \add_ln700_9_reg_963_reg[8] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_9_fu_658_p2[8]),
        .Q(add_ln700_9_reg_963[8]),
        .R(1'b0));
  FDRE \add_ln700_9_reg_963_reg[9] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_9_fu_658_p2[9]),
        .Q(add_ln700_9_reg_963[9]),
        .R(1'b0));
  CARRY4 \add_ln700_9_reg_963_reg[9]_i_1 
       (.CI(\add_ln700_9_reg_963_reg[5]_i_1_n_0 ),
        .CO({\add_ln700_9_reg_963_reg[9]_i_1_n_0 ,\add_ln700_9_reg_963_reg[9]_i_1_n_1 ,\add_ln700_9_reg_963_reg[9]_i_1_n_2 ,\add_ln700_9_reg_963_reg[9]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_9_reg_963[9]_i_2_n_0 ,\add_ln700_9_reg_963[9]_i_3_n_0 ,\add_ln700_9_reg_963[9]_i_4_n_0 ,\add_ln700_9_reg_963[9]_i_5_n_0 }),
        .O(add_ln700_9_fu_658_p2[9:6]),
        .S({\add_ln700_9_reg_963[9]_i_6_n_0 ,\add_ln700_9_reg_963[9]_i_7_n_0 ,\add_ln700_9_reg_963[9]_i_8_n_0 ,\add_ln700_9_reg_963[9]_i_9_n_0 }));
  FDRE #(
    .INIT(1'b0)) 
    ap_enable_reg_pp0_iter1_reg
       (.C(ap_clk),
        .CE(1'b1),
        .D(fir_filter_b_U0_ap_start),
        .Q(add_ln700_26_reg_9980),
        .R(ap_rst));
  FDRE #(
    .INIT(1'b0)) 
    ap_enable_reg_pp0_iter2_reg
       (.C(ap_clk),
        .CE(1'b1),
        .D(add_ln700_26_reg_9980),
        .Q(ap_enable_reg_pp0_iter2),
        .R(ap_rst));
  FDRE #(
    .INIT(1'b0)) 
    ap_enable_reg_pp0_iter3_reg
       (.C(ap_clk),
        .CE(1'b1),
        .D(ap_enable_reg_pp0_iter2),
        .Q(y_q_V_ap_vld),
        .R(ap_rst));
  decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_d_conv_mul_mul_16cud d_conv_mul_mul_16cud_U15
       (.DI(\add_ln700_25_reg_993[31]_i_2_n_0 ),
        .P(d_conv_mul_mul_16cud_U15_n_0),
        .Q(shift_reg_V_1_0),
        .add_ln700_25_fu_714_p2({add_ln700_25_fu_714_p2[31],add_ln700_25_fu_714_p2[26:1]}),
        .\add_ln700_25_reg_993_reg[31] ({mul_ln700_28_reg_928[31],mul_ln700_28_reg_928[25:1]}),
        .ap_clk(ap_clk),
        .fir_filter_b_U0_ap_start(fir_filter_b_U0_ap_start));
  DSP48E1 #(
    .ACASCREG(1),
    .ADREG(1),
    .ALUMODEREG(0),
    .AREG(1),
    .AUTORESET_PATDET("NO_RESET"),
    .A_INPUT("CASCADE"),
    .BCASCREG(0),
    .BREG(0),
    .B_INPUT("DIRECT"),
    .CARRYINREG(0),
    .CARRYINSELREG(0),
    .CREG(0),
    .DREG(1),
    .INMODEREG(0),
    .MASK(48'h3FFFFFFFFFFF),
    .MREG(0),
    .OPMODEREG(0),
    .PATTERN(48'h000000000000),
    .PREG(1),
    .SEL_MASK("MASK"),
    .SEL_PATTERN("PATTERN"),
    .USE_DPORT("FALSE"),
    .USE_MULT("MULTIPLY"),
    .USE_PATTERN_DETECT("NO_PATDET"),
    .USE_SIMD("ONE48")) 
    mul_ln700_10_reg_838_reg
       (.A({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .ACIN({mul_ln700_11_reg_843_reg_n_24,mul_ln700_11_reg_843_reg_n_25,mul_ln700_11_reg_843_reg_n_26,mul_ln700_11_reg_843_reg_n_27,mul_ln700_11_reg_843_reg_n_28,mul_ln700_11_reg_843_reg_n_29,mul_ln700_11_reg_843_reg_n_30,mul_ln700_11_reg_843_reg_n_31,mul_ln700_11_reg_843_reg_n_32,mul_ln700_11_reg_843_reg_n_33,mul_ln700_11_reg_843_reg_n_34,mul_ln700_11_reg_843_reg_n_35,mul_ln700_11_reg_843_reg_n_36,mul_ln700_11_reg_843_reg_n_37,mul_ln700_11_reg_843_reg_n_38,mul_ln700_11_reg_843_reg_n_39,mul_ln700_11_reg_843_reg_n_40,mul_ln700_11_reg_843_reg_n_41,mul_ln700_11_reg_843_reg_n_42,mul_ln700_11_reg_843_reg_n_43,mul_ln700_11_reg_843_reg_n_44,mul_ln700_11_reg_843_reg_n_45,mul_ln700_11_reg_843_reg_n_46,mul_ln700_11_reg_843_reg_n_47,mul_ln700_11_reg_843_reg_n_48,mul_ln700_11_reg_843_reg_n_49,mul_ln700_11_reg_843_reg_n_50,mul_ln700_11_reg_843_reg_n_51,mul_ln700_11_reg_843_reg_n_52,mul_ln700_11_reg_843_reg_n_53}),
        .ACOUT({mul_ln700_10_reg_838_reg_n_24,mul_ln700_10_reg_838_reg_n_25,mul_ln700_10_reg_838_reg_n_26,mul_ln700_10_reg_838_reg_n_27,mul_ln700_10_reg_838_reg_n_28,mul_ln700_10_reg_838_reg_n_29,mul_ln700_10_reg_838_reg_n_30,mul_ln700_10_reg_838_reg_n_31,mul_ln700_10_reg_838_reg_n_32,mul_ln700_10_reg_838_reg_n_33,mul_ln700_10_reg_838_reg_n_34,mul_ln700_10_reg_838_reg_n_35,mul_ln700_10_reg_838_reg_n_36,mul_ln700_10_reg_838_reg_n_37,mul_ln700_10_reg_838_reg_n_38,mul_ln700_10_reg_838_reg_n_39,mul_ln700_10_reg_838_reg_n_40,mul_ln700_10_reg_838_reg_n_41,mul_ln700_10_reg_838_reg_n_42,mul_ln700_10_reg_838_reg_n_43,mul_ln700_10_reg_838_reg_n_44,mul_ln700_10_reg_838_reg_n_45,mul_ln700_10_reg_838_reg_n_46,mul_ln700_10_reg_838_reg_n_47,mul_ln700_10_reg_838_reg_n_48,mul_ln700_10_reg_838_reg_n_49,mul_ln700_10_reg_838_reg_n_50,mul_ln700_10_reg_838_reg_n_51,mul_ln700_10_reg_838_reg_n_52,mul_ln700_10_reg_838_reg_n_53}),
        .ALUMODE({1'b0,1'b0,1'b0,1'b0}),
        .B({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b1,1'b1,1'b0,1'b0,1'b1,1'b0,1'b0,1'b0,1'b0,1'b0,1'b1,1'b1}),
        .BCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .BCOUT(NLW_mul_ln700_10_reg_838_reg_BCOUT_UNCONNECTED[17:0]),
        .C({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .CARRYCASCIN(1'b0),
        .CARRYCASCOUT(NLW_mul_ln700_10_reg_838_reg_CARRYCASCOUT_UNCONNECTED),
        .CARRYIN(1'b0),
        .CARRYINSEL({1'b0,1'b0,1'b0}),
        .CARRYOUT(NLW_mul_ln700_10_reg_838_reg_CARRYOUT_UNCONNECTED[3:0]),
        .CEA1(1'b0),
        .CEA2(fir_filter_b_U0_ap_start),
        .CEAD(1'b0),
        .CEALUMODE(1'b0),
        .CEB1(1'b0),
        .CEB2(1'b0),
        .CEC(1'b0),
        .CECARRYIN(1'b0),
        .CECTRL(1'b0),
        .CED(1'b0),
        .CEINMODE(1'b0),
        .CEM(1'b0),
        .CEP(1'b1),
        .CLK(ap_clk),
        .D({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .INMODE({1'b0,1'b0,1'b0,1'b0,1'b0}),
        .MULTSIGNIN(1'b0),
        .MULTSIGNOUT(NLW_mul_ln700_10_reg_838_reg_MULTSIGNOUT_UNCONNECTED),
        .OPMODE({1'b0,1'b0,1'b0,1'b0,1'b1,1'b0,1'b1}),
        .OVERFLOW(NLW_mul_ln700_10_reg_838_reg_OVERFLOW_UNCONNECTED),
        .P({NLW_mul_ln700_10_reg_838_reg_P_UNCONNECTED[47:29],mul_ln700_10_reg_838_reg_n_77,mul_ln700_10_reg_838_reg_n_78,mul_ln700_10_reg_838_reg_n_79,mul_ln700_10_reg_838_reg_n_80,mul_ln700_10_reg_838_reg_n_81,mul_ln700_10_reg_838_reg_n_82,mul_ln700_10_reg_838_reg_n_83,mul_ln700_10_reg_838_reg_n_84,mul_ln700_10_reg_838_reg_n_85,mul_ln700_10_reg_838_reg_n_86,mul_ln700_10_reg_838_reg_n_87,mul_ln700_10_reg_838_reg_n_88,mul_ln700_10_reg_838_reg_n_89,mul_ln700_10_reg_838_reg_n_90,mul_ln700_10_reg_838_reg_n_91,mul_ln700_10_reg_838_reg_n_92,mul_ln700_10_reg_838_reg_n_93,mul_ln700_10_reg_838_reg_n_94,mul_ln700_10_reg_838_reg_n_95,mul_ln700_10_reg_838_reg_n_96,mul_ln700_10_reg_838_reg_n_97,mul_ln700_10_reg_838_reg_n_98,mul_ln700_10_reg_838_reg_n_99,mul_ln700_10_reg_838_reg_n_100,mul_ln700_10_reg_838_reg_n_101,mul_ln700_10_reg_838_reg_n_102,mul_ln700_10_reg_838_reg_n_103,mul_ln700_10_reg_838_reg_n_104,mul_ln700_10_reg_838_reg_n_105}),
        .PATTERNBDETECT(NLW_mul_ln700_10_reg_838_reg_PATTERNBDETECT_UNCONNECTED),
        .PATTERNDETECT(NLW_mul_ln700_10_reg_838_reg_PATTERNDETECT_UNCONNECTED),
        .PCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .PCOUT(NLW_mul_ln700_10_reg_838_reg_PCOUT_UNCONNECTED[47:0]),
        .RSTA(1'b0),
        .RSTALLCARRYIN(1'b0),
        .RSTALUMODE(1'b0),
        .RSTB(1'b0),
        .RSTC(1'b0),
        .RSTCTRL(1'b0),
        .RSTD(1'b0),
        .RSTINMODE(1'b0),
        .RSTM(1'b0),
        .RSTP(1'b0),
        .UNDERFLOW(NLW_mul_ln700_10_reg_838_reg_UNDERFLOW_UNCONNECTED));
  DSP48E1 #(
    .ACASCREG(1),
    .ADREG(1),
    .ALUMODEREG(0),
    .AREG(1),
    .AUTORESET_PATDET("NO_RESET"),
    .A_INPUT("CASCADE"),
    .BCASCREG(0),
    .BREG(0),
    .B_INPUT("DIRECT"),
    .CARRYINREG(0),
    .CARRYINSELREG(0),
    .CREG(0),
    .DREG(1),
    .INMODEREG(0),
    .MASK(48'h3FFFFFFFFFFF),
    .MREG(0),
    .OPMODEREG(0),
    .PATTERN(48'h000000000000),
    .PREG(1),
    .SEL_MASK("MASK"),
    .SEL_PATTERN("PATTERN"),
    .USE_DPORT("FALSE"),
    .USE_MULT("MULTIPLY"),
    .USE_PATTERN_DETECT("NO_PATDET"),
    .USE_SIMD("ONE48")) 
    mul_ln700_11_reg_843_reg
       (.A({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .ACIN({mul_ln700_12_reg_848_reg_n_24,mul_ln700_12_reg_848_reg_n_25,mul_ln700_12_reg_848_reg_n_26,mul_ln700_12_reg_848_reg_n_27,mul_ln700_12_reg_848_reg_n_28,mul_ln700_12_reg_848_reg_n_29,mul_ln700_12_reg_848_reg_n_30,mul_ln700_12_reg_848_reg_n_31,mul_ln700_12_reg_848_reg_n_32,mul_ln700_12_reg_848_reg_n_33,mul_ln700_12_reg_848_reg_n_34,mul_ln700_12_reg_848_reg_n_35,mul_ln700_12_reg_848_reg_n_36,mul_ln700_12_reg_848_reg_n_37,mul_ln700_12_reg_848_reg_n_38,mul_ln700_12_reg_848_reg_n_39,mul_ln700_12_reg_848_reg_n_40,mul_ln700_12_reg_848_reg_n_41,mul_ln700_12_reg_848_reg_n_42,mul_ln700_12_reg_848_reg_n_43,mul_ln700_12_reg_848_reg_n_44,mul_ln700_12_reg_848_reg_n_45,mul_ln700_12_reg_848_reg_n_46,mul_ln700_12_reg_848_reg_n_47,mul_ln700_12_reg_848_reg_n_48,mul_ln700_12_reg_848_reg_n_49,mul_ln700_12_reg_848_reg_n_50,mul_ln700_12_reg_848_reg_n_51,mul_ln700_12_reg_848_reg_n_52,mul_ln700_12_reg_848_reg_n_53}),
        .ACOUT({mul_ln700_11_reg_843_reg_n_24,mul_ln700_11_reg_843_reg_n_25,mul_ln700_11_reg_843_reg_n_26,mul_ln700_11_reg_843_reg_n_27,mul_ln700_11_reg_843_reg_n_28,mul_ln700_11_reg_843_reg_n_29,mul_ln700_11_reg_843_reg_n_30,mul_ln700_11_reg_843_reg_n_31,mul_ln700_11_reg_843_reg_n_32,mul_ln700_11_reg_843_reg_n_33,mul_ln700_11_reg_843_reg_n_34,mul_ln700_11_reg_843_reg_n_35,mul_ln700_11_reg_843_reg_n_36,mul_ln700_11_reg_843_reg_n_37,mul_ln700_11_reg_843_reg_n_38,mul_ln700_11_reg_843_reg_n_39,mul_ln700_11_reg_843_reg_n_40,mul_ln700_11_reg_843_reg_n_41,mul_ln700_11_reg_843_reg_n_42,mul_ln700_11_reg_843_reg_n_43,mul_ln700_11_reg_843_reg_n_44,mul_ln700_11_reg_843_reg_n_45,mul_ln700_11_reg_843_reg_n_46,mul_ln700_11_reg_843_reg_n_47,mul_ln700_11_reg_843_reg_n_48,mul_ln700_11_reg_843_reg_n_49,mul_ln700_11_reg_843_reg_n_50,mul_ln700_11_reg_843_reg_n_51,mul_ln700_11_reg_843_reg_n_52,mul_ln700_11_reg_843_reg_n_53}),
        .ALUMODE({1'b0,1'b0,1'b0,1'b0}),
        .B({1'b0,1'b0,1'b0,1'b0,1'b0,1'b1,1'b0,1'b0,1'b0,1'b0,1'b0,1'b1,1'b0,1'b0,1'b1,1'b1,1'b0,1'b0}),
        .BCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .BCOUT(NLW_mul_ln700_11_reg_843_reg_BCOUT_UNCONNECTED[17:0]),
        .C({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .CARRYCASCIN(1'b0),
        .CARRYCASCOUT(NLW_mul_ln700_11_reg_843_reg_CARRYCASCOUT_UNCONNECTED),
        .CARRYIN(1'b0),
        .CARRYINSEL({1'b0,1'b0,1'b0}),
        .CARRYOUT(NLW_mul_ln700_11_reg_843_reg_CARRYOUT_UNCONNECTED[3:0]),
        .CEA1(1'b0),
        .CEA2(fir_filter_b_U0_ap_start),
        .CEAD(1'b0),
        .CEALUMODE(1'b0),
        .CEB1(1'b0),
        .CEB2(1'b0),
        .CEC(1'b0),
        .CECARRYIN(1'b0),
        .CECTRL(1'b0),
        .CED(1'b0),
        .CEINMODE(1'b0),
        .CEM(1'b0),
        .CEP(1'b1),
        .CLK(ap_clk),
        .D({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .INMODE({1'b0,1'b0,1'b0,1'b0,1'b0}),
        .MULTSIGNIN(1'b0),
        .MULTSIGNOUT(NLW_mul_ln700_11_reg_843_reg_MULTSIGNOUT_UNCONNECTED),
        .OPMODE({1'b0,1'b0,1'b0,1'b0,1'b1,1'b0,1'b1}),
        .OVERFLOW(NLW_mul_ln700_11_reg_843_reg_OVERFLOW_UNCONNECTED),
        .P({NLW_mul_ln700_11_reg_843_reg_P_UNCONNECTED[47:30],mul_ln700_11_reg_843_reg_n_76,mul_ln700_11_reg_843_reg_n_77,mul_ln700_11_reg_843_reg_n_78,mul_ln700_11_reg_843_reg_n_79,mul_ln700_11_reg_843_reg_n_80,mul_ln700_11_reg_843_reg_n_81,mul_ln700_11_reg_843_reg_n_82,mul_ln700_11_reg_843_reg_n_83,mul_ln700_11_reg_843_reg_n_84,mul_ln700_11_reg_843_reg_n_85,mul_ln700_11_reg_843_reg_n_86,mul_ln700_11_reg_843_reg_n_87,mul_ln700_11_reg_843_reg_n_88,mul_ln700_11_reg_843_reg_n_89,mul_ln700_11_reg_843_reg_n_90,mul_ln700_11_reg_843_reg_n_91,mul_ln700_11_reg_843_reg_n_92,mul_ln700_11_reg_843_reg_n_93,mul_ln700_11_reg_843_reg_n_94,mul_ln700_11_reg_843_reg_n_95,mul_ln700_11_reg_843_reg_n_96,mul_ln700_11_reg_843_reg_n_97,mul_ln700_11_reg_843_reg_n_98,mul_ln700_11_reg_843_reg_n_99,mul_ln700_11_reg_843_reg_n_100,mul_ln700_11_reg_843_reg_n_101,mul_ln700_11_reg_843_reg_n_102,mul_ln700_11_reg_843_reg_n_103,mul_ln700_11_reg_843_reg_n_104,mul_ln700_11_reg_843_reg_n_105}),
        .PATTERNBDETECT(NLW_mul_ln700_11_reg_843_reg_PATTERNBDETECT_UNCONNECTED),
        .PATTERNDETECT(NLW_mul_ln700_11_reg_843_reg_PATTERNDETECT_UNCONNECTED),
        .PCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .PCOUT(NLW_mul_ln700_11_reg_843_reg_PCOUT_UNCONNECTED[47:0]),
        .RSTA(1'b0),
        .RSTALLCARRYIN(1'b0),
        .RSTALUMODE(1'b0),
        .RSTB(1'b0),
        .RSTC(1'b0),
        .RSTCTRL(1'b0),
        .RSTD(1'b0),
        .RSTINMODE(1'b0),
        .RSTM(1'b0),
        .RSTP(1'b0),
        .UNDERFLOW(NLW_mul_ln700_11_reg_843_reg_UNDERFLOW_UNCONNECTED));
  DSP48E1 #(
    .ACASCREG(1),
    .ADREG(1),
    .ALUMODEREG(0),
    .AREG(1),
    .AUTORESET_PATDET("NO_RESET"),
    .A_INPUT("CASCADE"),
    .BCASCREG(0),
    .BREG(0),
    .B_INPUT("DIRECT"),
    .CARRYINREG(0),
    .CARRYINSELREG(0),
    .CREG(0),
    .DREG(1),
    .INMODEREG(0),
    .MASK(48'h3FFFFFFFFFFF),
    .MREG(0),
    .OPMODEREG(0),
    .PATTERN(48'h000000000000),
    .PREG(1),
    .SEL_MASK("MASK"),
    .SEL_PATTERN("PATTERN"),
    .USE_DPORT("FALSE"),
    .USE_MULT("MULTIPLY"),
    .USE_PATTERN_DETECT("NO_PATDET"),
    .USE_SIMD("ONE48")) 
    mul_ln700_12_reg_848_reg
       (.A({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .ACIN({mul_ln700_13_reg_853_reg_n_24,mul_ln700_13_reg_853_reg_n_25,mul_ln700_13_reg_853_reg_n_26,mul_ln700_13_reg_853_reg_n_27,mul_ln700_13_reg_853_reg_n_28,mul_ln700_13_reg_853_reg_n_29,mul_ln700_13_reg_853_reg_n_30,mul_ln700_13_reg_853_reg_n_31,mul_ln700_13_reg_853_reg_n_32,mul_ln700_13_reg_853_reg_n_33,mul_ln700_13_reg_853_reg_n_34,mul_ln700_13_reg_853_reg_n_35,mul_ln700_13_reg_853_reg_n_36,mul_ln700_13_reg_853_reg_n_37,mul_ln700_13_reg_853_reg_n_38,mul_ln700_13_reg_853_reg_n_39,mul_ln700_13_reg_853_reg_n_40,mul_ln700_13_reg_853_reg_n_41,mul_ln700_13_reg_853_reg_n_42,mul_ln700_13_reg_853_reg_n_43,mul_ln700_13_reg_853_reg_n_44,mul_ln700_13_reg_853_reg_n_45,mul_ln700_13_reg_853_reg_n_46,mul_ln700_13_reg_853_reg_n_47,mul_ln700_13_reg_853_reg_n_48,mul_ln700_13_reg_853_reg_n_49,mul_ln700_13_reg_853_reg_n_50,mul_ln700_13_reg_853_reg_n_51,mul_ln700_13_reg_853_reg_n_52,mul_ln700_13_reg_853_reg_n_53}),
        .ACOUT({mul_ln700_12_reg_848_reg_n_24,mul_ln700_12_reg_848_reg_n_25,mul_ln700_12_reg_848_reg_n_26,mul_ln700_12_reg_848_reg_n_27,mul_ln700_12_reg_848_reg_n_28,mul_ln700_12_reg_848_reg_n_29,mul_ln700_12_reg_848_reg_n_30,mul_ln700_12_reg_848_reg_n_31,mul_ln700_12_reg_848_reg_n_32,mul_ln700_12_reg_848_reg_n_33,mul_ln700_12_reg_848_reg_n_34,mul_ln700_12_reg_848_reg_n_35,mul_ln700_12_reg_848_reg_n_36,mul_ln700_12_reg_848_reg_n_37,mul_ln700_12_reg_848_reg_n_38,mul_ln700_12_reg_848_reg_n_39,mul_ln700_12_reg_848_reg_n_40,mul_ln700_12_reg_848_reg_n_41,mul_ln700_12_reg_848_reg_n_42,mul_ln700_12_reg_848_reg_n_43,mul_ln700_12_reg_848_reg_n_44,mul_ln700_12_reg_848_reg_n_45,mul_ln700_12_reg_848_reg_n_46,mul_ln700_12_reg_848_reg_n_47,mul_ln700_12_reg_848_reg_n_48,mul_ln700_12_reg_848_reg_n_49,mul_ln700_12_reg_848_reg_n_50,mul_ln700_12_reg_848_reg_n_51,mul_ln700_12_reg_848_reg_n_52,mul_ln700_12_reg_848_reg_n_53}),
        .ALUMODE({1'b0,1'b0,1'b0,1'b0}),
        .B({1'b0,1'b0,1'b0,1'b0,1'b0,1'b1,1'b0,1'b0,1'b1,1'b1,1'b1,1'b1,1'b0,1'b1,1'b0,1'b1,1'b1,1'b1}),
        .BCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .BCOUT(NLW_mul_ln700_12_reg_848_reg_BCOUT_UNCONNECTED[17:0]),
        .C({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .CARRYCASCIN(1'b0),
        .CARRYCASCOUT(NLW_mul_ln700_12_reg_848_reg_CARRYCASCOUT_UNCONNECTED),
        .CARRYIN(1'b0),
        .CARRYINSEL({1'b0,1'b0,1'b0}),
        .CARRYOUT(NLW_mul_ln700_12_reg_848_reg_CARRYOUT_UNCONNECTED[3:0]),
        .CEA1(1'b0),
        .CEA2(fir_filter_b_U0_ap_start),
        .CEAD(1'b0),
        .CEALUMODE(1'b0),
        .CEB1(1'b0),
        .CEB2(1'b0),
        .CEC(1'b0),
        .CECARRYIN(1'b0),
        .CECTRL(1'b0),
        .CED(1'b0),
        .CEINMODE(1'b0),
        .CEM(1'b0),
        .CEP(1'b1),
        .CLK(ap_clk),
        .D({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .INMODE({1'b0,1'b0,1'b0,1'b0,1'b0}),
        .MULTSIGNIN(1'b0),
        .MULTSIGNOUT(NLW_mul_ln700_12_reg_848_reg_MULTSIGNOUT_UNCONNECTED),
        .OPMODE({1'b0,1'b0,1'b0,1'b0,1'b1,1'b0,1'b1}),
        .OVERFLOW(NLW_mul_ln700_12_reg_848_reg_OVERFLOW_UNCONNECTED),
        .P({NLW_mul_ln700_12_reg_848_reg_P_UNCONNECTED[47:30],mul_ln700_12_reg_848_reg_n_76,mul_ln700_12_reg_848_reg_n_77,mul_ln700_12_reg_848_reg_n_78,mul_ln700_12_reg_848_reg_n_79,mul_ln700_12_reg_848_reg_n_80,mul_ln700_12_reg_848_reg_n_81,mul_ln700_12_reg_848_reg_n_82,mul_ln700_12_reg_848_reg_n_83,mul_ln700_12_reg_848_reg_n_84,mul_ln700_12_reg_848_reg_n_85,mul_ln700_12_reg_848_reg_n_86,mul_ln700_12_reg_848_reg_n_87,mul_ln700_12_reg_848_reg_n_88,mul_ln700_12_reg_848_reg_n_89,mul_ln700_12_reg_848_reg_n_90,mul_ln700_12_reg_848_reg_n_91,mul_ln700_12_reg_848_reg_n_92,mul_ln700_12_reg_848_reg_n_93,mul_ln700_12_reg_848_reg_n_94,mul_ln700_12_reg_848_reg_n_95,mul_ln700_12_reg_848_reg_n_96,mul_ln700_12_reg_848_reg_n_97,mul_ln700_12_reg_848_reg_n_98,mul_ln700_12_reg_848_reg_n_99,mul_ln700_12_reg_848_reg_n_100,mul_ln700_12_reg_848_reg_n_101,mul_ln700_12_reg_848_reg_n_102,mul_ln700_12_reg_848_reg_n_103,mul_ln700_12_reg_848_reg_n_104,mul_ln700_12_reg_848_reg_n_105}),
        .PATTERNBDETECT(NLW_mul_ln700_12_reg_848_reg_PATTERNBDETECT_UNCONNECTED),
        .PATTERNDETECT(NLW_mul_ln700_12_reg_848_reg_PATTERNDETECT_UNCONNECTED),
        .PCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .PCOUT(NLW_mul_ln700_12_reg_848_reg_PCOUT_UNCONNECTED[47:0]),
        .RSTA(1'b0),
        .RSTALLCARRYIN(1'b0),
        .RSTALUMODE(1'b0),
        .RSTB(1'b0),
        .RSTC(1'b0),
        .RSTCTRL(1'b0),
        .RSTD(1'b0),
        .RSTINMODE(1'b0),
        .RSTM(1'b0),
        .RSTP(1'b0),
        .UNDERFLOW(NLW_mul_ln700_12_reg_848_reg_UNDERFLOW_UNCONNECTED));
  DSP48E1 #(
    .ACASCREG(1),
    .ADREG(1),
    .ALUMODEREG(0),
    .AREG(1),
    .AUTORESET_PATDET("NO_RESET"),
    .A_INPUT("CASCADE"),
    .BCASCREG(0),
    .BREG(0),
    .B_INPUT("DIRECT"),
    .CARRYINREG(0),
    .CARRYINSELREG(0),
    .CREG(0),
    .DREG(1),
    .INMODEREG(0),
    .MASK(48'h3FFFFFFFFFFF),
    .MREG(0),
    .OPMODEREG(0),
    .PATTERN(48'h000000000000),
    .PREG(1),
    .SEL_MASK("MASK"),
    .SEL_PATTERN("PATTERN"),
    .USE_DPORT("FALSE"),
    .USE_MULT("MULTIPLY"),
    .USE_PATTERN_DETECT("NO_PATDET"),
    .USE_SIMD("ONE48")) 
    mul_ln700_13_reg_853_reg
       (.A({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .ACIN({mul_ln700_14_reg_858_reg_n_24,mul_ln700_14_reg_858_reg_n_25,mul_ln700_14_reg_858_reg_n_26,mul_ln700_14_reg_858_reg_n_27,mul_ln700_14_reg_858_reg_n_28,mul_ln700_14_reg_858_reg_n_29,mul_ln700_14_reg_858_reg_n_30,mul_ln700_14_reg_858_reg_n_31,mul_ln700_14_reg_858_reg_n_32,mul_ln700_14_reg_858_reg_n_33,mul_ln700_14_reg_858_reg_n_34,mul_ln700_14_reg_858_reg_n_35,mul_ln700_14_reg_858_reg_n_36,mul_ln700_14_reg_858_reg_n_37,mul_ln700_14_reg_858_reg_n_38,mul_ln700_14_reg_858_reg_n_39,mul_ln700_14_reg_858_reg_n_40,mul_ln700_14_reg_858_reg_n_41,mul_ln700_14_reg_858_reg_n_42,mul_ln700_14_reg_858_reg_n_43,mul_ln700_14_reg_858_reg_n_44,mul_ln700_14_reg_858_reg_n_45,mul_ln700_14_reg_858_reg_n_46,mul_ln700_14_reg_858_reg_n_47,mul_ln700_14_reg_858_reg_n_48,mul_ln700_14_reg_858_reg_n_49,mul_ln700_14_reg_858_reg_n_50,mul_ln700_14_reg_858_reg_n_51,mul_ln700_14_reg_858_reg_n_52,mul_ln700_14_reg_858_reg_n_53}),
        .ACOUT({mul_ln700_13_reg_853_reg_n_24,mul_ln700_13_reg_853_reg_n_25,mul_ln700_13_reg_853_reg_n_26,mul_ln700_13_reg_853_reg_n_27,mul_ln700_13_reg_853_reg_n_28,mul_ln700_13_reg_853_reg_n_29,mul_ln700_13_reg_853_reg_n_30,mul_ln700_13_reg_853_reg_n_31,mul_ln700_13_reg_853_reg_n_32,mul_ln700_13_reg_853_reg_n_33,mul_ln700_13_reg_853_reg_n_34,mul_ln700_13_reg_853_reg_n_35,mul_ln700_13_reg_853_reg_n_36,mul_ln700_13_reg_853_reg_n_37,mul_ln700_13_reg_853_reg_n_38,mul_ln700_13_reg_853_reg_n_39,mul_ln700_13_reg_853_reg_n_40,mul_ln700_13_reg_853_reg_n_41,mul_ln700_13_reg_853_reg_n_42,mul_ln700_13_reg_853_reg_n_43,mul_ln700_13_reg_853_reg_n_44,mul_ln700_13_reg_853_reg_n_45,mul_ln700_13_reg_853_reg_n_46,mul_ln700_13_reg_853_reg_n_47,mul_ln700_13_reg_853_reg_n_48,mul_ln700_13_reg_853_reg_n_49,mul_ln700_13_reg_853_reg_n_50,mul_ln700_13_reg_853_reg_n_51,mul_ln700_13_reg_853_reg_n_52,mul_ln700_13_reg_853_reg_n_53}),
        .ALUMODE({1'b0,1'b0,1'b0,1'b0}),
        .B({1'b0,1'b0,1'b0,1'b0,1'b0,1'b1,1'b0,1'b1,1'b1,1'b0,1'b1,1'b1,1'b0,1'b1,1'b0,1'b1,1'b0,1'b1}),
        .BCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .BCOUT(NLW_mul_ln700_13_reg_853_reg_BCOUT_UNCONNECTED[17:0]),
        .C({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .CARRYCASCIN(1'b0),
        .CARRYCASCOUT(NLW_mul_ln700_13_reg_853_reg_CARRYCASCOUT_UNCONNECTED),
        .CARRYIN(1'b0),
        .CARRYINSEL({1'b0,1'b0,1'b0}),
        .CARRYOUT(NLW_mul_ln700_13_reg_853_reg_CARRYOUT_UNCONNECTED[3:0]),
        .CEA1(1'b0),
        .CEA2(fir_filter_b_U0_ap_start),
        .CEAD(1'b0),
        .CEALUMODE(1'b0),
        .CEB1(1'b0),
        .CEB2(1'b0),
        .CEC(1'b0),
        .CECARRYIN(1'b0),
        .CECTRL(1'b0),
        .CED(1'b0),
        .CEINMODE(1'b0),
        .CEM(1'b0),
        .CEP(1'b1),
        .CLK(ap_clk),
        .D({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .INMODE({1'b0,1'b0,1'b0,1'b0,1'b0}),
        .MULTSIGNIN(1'b0),
        .MULTSIGNOUT(NLW_mul_ln700_13_reg_853_reg_MULTSIGNOUT_UNCONNECTED),
        .OPMODE({1'b0,1'b0,1'b0,1'b0,1'b1,1'b0,1'b1}),
        .OVERFLOW(NLW_mul_ln700_13_reg_853_reg_OVERFLOW_UNCONNECTED),
        .P({NLW_mul_ln700_13_reg_853_reg_P_UNCONNECTED[47:30],mul_ln700_13_reg_853_reg_n_76,mul_ln700_13_reg_853_reg_n_77,mul_ln700_13_reg_853_reg_n_78,mul_ln700_13_reg_853_reg_n_79,mul_ln700_13_reg_853_reg_n_80,mul_ln700_13_reg_853_reg_n_81,mul_ln700_13_reg_853_reg_n_82,mul_ln700_13_reg_853_reg_n_83,mul_ln700_13_reg_853_reg_n_84,mul_ln700_13_reg_853_reg_n_85,mul_ln700_13_reg_853_reg_n_86,mul_ln700_13_reg_853_reg_n_87,mul_ln700_13_reg_853_reg_n_88,mul_ln700_13_reg_853_reg_n_89,mul_ln700_13_reg_853_reg_n_90,mul_ln700_13_reg_853_reg_n_91,mul_ln700_13_reg_853_reg_n_92,mul_ln700_13_reg_853_reg_n_93,mul_ln700_13_reg_853_reg_n_94,mul_ln700_13_reg_853_reg_n_95,mul_ln700_13_reg_853_reg_n_96,mul_ln700_13_reg_853_reg_n_97,mul_ln700_13_reg_853_reg_n_98,mul_ln700_13_reg_853_reg_n_99,mul_ln700_13_reg_853_reg_n_100,mul_ln700_13_reg_853_reg_n_101,mul_ln700_13_reg_853_reg_n_102,mul_ln700_13_reg_853_reg_n_103,mul_ln700_13_reg_853_reg_n_104,mul_ln700_13_reg_853_reg_n_105}),
        .PATTERNBDETECT(NLW_mul_ln700_13_reg_853_reg_PATTERNBDETECT_UNCONNECTED),
        .PATTERNDETECT(NLW_mul_ln700_13_reg_853_reg_PATTERNDETECT_UNCONNECTED),
        .PCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .PCOUT(NLW_mul_ln700_13_reg_853_reg_PCOUT_UNCONNECTED[47:0]),
        .RSTA(1'b0),
        .RSTALLCARRYIN(1'b0),
        .RSTALUMODE(1'b0),
        .RSTB(1'b0),
        .RSTC(1'b0),
        .RSTCTRL(1'b0),
        .RSTD(1'b0),
        .RSTINMODE(1'b0),
        .RSTM(1'b0),
        .RSTP(1'b0),
        .UNDERFLOW(NLW_mul_ln700_13_reg_853_reg_UNDERFLOW_UNCONNECTED));
  DSP48E1 #(
    .ACASCREG(1),
    .ADREG(1),
    .ALUMODEREG(0),
    .AREG(1),
    .AUTORESET_PATDET("NO_RESET"),
    .A_INPUT("CASCADE"),
    .BCASCREG(0),
    .BREG(0),
    .B_INPUT("DIRECT"),
    .CARRYINREG(0),
    .CARRYINSELREG(0),
    .CREG(0),
    .DREG(1),
    .INMODEREG(0),
    .MASK(48'h3FFFFFFFFFFF),
    .MREG(0),
    .OPMODEREG(0),
    .PATTERN(48'h000000000000),
    .PREG(1),
    .SEL_MASK("MASK"),
    .SEL_PATTERN("PATTERN"),
    .USE_DPORT("FALSE"),
    .USE_MULT("MULTIPLY"),
    .USE_PATTERN_DETECT("NO_PATDET"),
    .USE_SIMD("ONE48")) 
    mul_ln700_14_reg_858_reg
       (.A({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .ACIN({mul_ln700_15_reg_863_reg_n_24,mul_ln700_15_reg_863_reg_n_25,mul_ln700_15_reg_863_reg_n_26,mul_ln700_15_reg_863_reg_n_27,mul_ln700_15_reg_863_reg_n_28,mul_ln700_15_reg_863_reg_n_29,mul_ln700_15_reg_863_reg_n_30,mul_ln700_15_reg_863_reg_n_31,mul_ln700_15_reg_863_reg_n_32,mul_ln700_15_reg_863_reg_n_33,mul_ln700_15_reg_863_reg_n_34,mul_ln700_15_reg_863_reg_n_35,mul_ln700_15_reg_863_reg_n_36,mul_ln700_15_reg_863_reg_n_37,mul_ln700_15_reg_863_reg_n_38,mul_ln700_15_reg_863_reg_n_39,mul_ln700_15_reg_863_reg_n_40,mul_ln700_15_reg_863_reg_n_41,mul_ln700_15_reg_863_reg_n_42,mul_ln700_15_reg_863_reg_n_43,mul_ln700_15_reg_863_reg_n_44,mul_ln700_15_reg_863_reg_n_45,mul_ln700_15_reg_863_reg_n_46,mul_ln700_15_reg_863_reg_n_47,mul_ln700_15_reg_863_reg_n_48,mul_ln700_15_reg_863_reg_n_49,mul_ln700_15_reg_863_reg_n_50,mul_ln700_15_reg_863_reg_n_51,mul_ln700_15_reg_863_reg_n_52,mul_ln700_15_reg_863_reg_n_53}),
        .ACOUT({mul_ln700_14_reg_858_reg_n_24,mul_ln700_14_reg_858_reg_n_25,mul_ln700_14_reg_858_reg_n_26,mul_ln700_14_reg_858_reg_n_27,mul_ln700_14_reg_858_reg_n_28,mul_ln700_14_reg_858_reg_n_29,mul_ln700_14_reg_858_reg_n_30,mul_ln700_14_reg_858_reg_n_31,mul_ln700_14_reg_858_reg_n_32,mul_ln700_14_reg_858_reg_n_33,mul_ln700_14_reg_858_reg_n_34,mul_ln700_14_reg_858_reg_n_35,mul_ln700_14_reg_858_reg_n_36,mul_ln700_14_reg_858_reg_n_37,mul_ln700_14_reg_858_reg_n_38,mul_ln700_14_reg_858_reg_n_39,mul_ln700_14_reg_858_reg_n_40,mul_ln700_14_reg_858_reg_n_41,mul_ln700_14_reg_858_reg_n_42,mul_ln700_14_reg_858_reg_n_43,mul_ln700_14_reg_858_reg_n_44,mul_ln700_14_reg_858_reg_n_45,mul_ln700_14_reg_858_reg_n_46,mul_ln700_14_reg_858_reg_n_47,mul_ln700_14_reg_858_reg_n_48,mul_ln700_14_reg_858_reg_n_49,mul_ln700_14_reg_858_reg_n_50,mul_ln700_14_reg_858_reg_n_51,mul_ln700_14_reg_858_reg_n_52,mul_ln700_14_reg_858_reg_n_53}),
        .ALUMODE({1'b0,1'b0,1'b0,1'b0}),
        .B({1'b0,1'b0,1'b0,1'b0,1'b0,1'b1,1'b1,1'b0,1'b0,1'b1,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b1}),
        .BCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .BCOUT(NLW_mul_ln700_14_reg_858_reg_BCOUT_UNCONNECTED[17:0]),
        .C({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .CARRYCASCIN(1'b0),
        .CARRYCASCOUT(NLW_mul_ln700_14_reg_858_reg_CARRYCASCOUT_UNCONNECTED),
        .CARRYIN(1'b0),
        .CARRYINSEL({1'b0,1'b0,1'b0}),
        .CARRYOUT(NLW_mul_ln700_14_reg_858_reg_CARRYOUT_UNCONNECTED[3:0]),
        .CEA1(1'b0),
        .CEA2(fir_filter_b_U0_ap_start),
        .CEAD(1'b0),
        .CEALUMODE(1'b0),
        .CEB1(1'b0),
        .CEB2(1'b0),
        .CEC(1'b0),
        .CECARRYIN(1'b0),
        .CECTRL(1'b0),
        .CED(1'b0),
        .CEINMODE(1'b0),
        .CEM(1'b0),
        .CEP(1'b1),
        .CLK(ap_clk),
        .D({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .INMODE({1'b0,1'b0,1'b0,1'b0,1'b0}),
        .MULTSIGNIN(1'b0),
        .MULTSIGNOUT(NLW_mul_ln700_14_reg_858_reg_MULTSIGNOUT_UNCONNECTED),
        .OPMODE({1'b0,1'b0,1'b0,1'b0,1'b1,1'b0,1'b1}),
        .OVERFLOW(NLW_mul_ln700_14_reg_858_reg_OVERFLOW_UNCONNECTED),
        .P({NLW_mul_ln700_14_reg_858_reg_P_UNCONNECTED[47:30],mul_ln700_14_reg_858_reg_n_76,mul_ln700_14_reg_858_reg_n_77,mul_ln700_14_reg_858_reg_n_78,mul_ln700_14_reg_858_reg_n_79,mul_ln700_14_reg_858_reg_n_80,mul_ln700_14_reg_858_reg_n_81,mul_ln700_14_reg_858_reg_n_82,mul_ln700_14_reg_858_reg_n_83,mul_ln700_14_reg_858_reg_n_84,mul_ln700_14_reg_858_reg_n_85,mul_ln700_14_reg_858_reg_n_86,mul_ln700_14_reg_858_reg_n_87,mul_ln700_14_reg_858_reg_n_88,mul_ln700_14_reg_858_reg_n_89,mul_ln700_14_reg_858_reg_n_90,mul_ln700_14_reg_858_reg_n_91,mul_ln700_14_reg_858_reg_n_92,mul_ln700_14_reg_858_reg_n_93,mul_ln700_14_reg_858_reg_n_94,mul_ln700_14_reg_858_reg_n_95,mul_ln700_14_reg_858_reg_n_96,mul_ln700_14_reg_858_reg_n_97,mul_ln700_14_reg_858_reg_n_98,mul_ln700_14_reg_858_reg_n_99,mul_ln700_14_reg_858_reg_n_100,mul_ln700_14_reg_858_reg_n_101,mul_ln700_14_reg_858_reg_n_102,mul_ln700_14_reg_858_reg_n_103,mul_ln700_14_reg_858_reg_n_104,mul_ln700_14_reg_858_reg_n_105}),
        .PATTERNBDETECT(NLW_mul_ln700_14_reg_858_reg_PATTERNBDETECT_UNCONNECTED),
        .PATTERNDETECT(NLW_mul_ln700_14_reg_858_reg_PATTERNDETECT_UNCONNECTED),
        .PCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .PCOUT(NLW_mul_ln700_14_reg_858_reg_PCOUT_UNCONNECTED[47:0]),
        .RSTA(1'b0),
        .RSTALLCARRYIN(1'b0),
        .RSTALUMODE(1'b0),
        .RSTB(1'b0),
        .RSTC(1'b0),
        .RSTCTRL(1'b0),
        .RSTD(1'b0),
        .RSTINMODE(1'b0),
        .RSTM(1'b0),
        .RSTP(1'b0),
        .UNDERFLOW(NLW_mul_ln700_14_reg_858_reg_UNDERFLOW_UNCONNECTED));
  DSP48E1 #(
    .ACASCREG(1),
    .ADREG(1),
    .ALUMODEREG(0),
    .AREG(1),
    .AUTORESET_PATDET("NO_RESET"),
    .A_INPUT("CASCADE"),
    .BCASCREG(0),
    .BREG(0),
    .B_INPUT("DIRECT"),
    .CARRYINREG(0),
    .CARRYINSELREG(0),
    .CREG(0),
    .DREG(1),
    .INMODEREG(0),
    .MASK(48'h3FFFFFFFFFFF),
    .MREG(0),
    .OPMODEREG(0),
    .PATTERN(48'h000000000000),
    .PREG(1),
    .SEL_MASK("MASK"),
    .SEL_PATTERN("PATTERN"),
    .USE_DPORT("FALSE"),
    .USE_MULT("MULTIPLY"),
    .USE_PATTERN_DETECT("NO_PATDET"),
    .USE_SIMD("ONE48")) 
    mul_ln700_15_reg_863_reg
       (.A({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .ACIN({mul_ln700_16_reg_868_reg_n_24,mul_ln700_16_reg_868_reg_n_25,mul_ln700_16_reg_868_reg_n_26,mul_ln700_16_reg_868_reg_n_27,mul_ln700_16_reg_868_reg_n_28,mul_ln700_16_reg_868_reg_n_29,mul_ln700_16_reg_868_reg_n_30,mul_ln700_16_reg_868_reg_n_31,mul_ln700_16_reg_868_reg_n_32,mul_ln700_16_reg_868_reg_n_33,mul_ln700_16_reg_868_reg_n_34,mul_ln700_16_reg_868_reg_n_35,mul_ln700_16_reg_868_reg_n_36,mul_ln700_16_reg_868_reg_n_37,mul_ln700_16_reg_868_reg_n_38,mul_ln700_16_reg_868_reg_n_39,mul_ln700_16_reg_868_reg_n_40,mul_ln700_16_reg_868_reg_n_41,mul_ln700_16_reg_868_reg_n_42,mul_ln700_16_reg_868_reg_n_43,mul_ln700_16_reg_868_reg_n_44,mul_ln700_16_reg_868_reg_n_45,mul_ln700_16_reg_868_reg_n_46,mul_ln700_16_reg_868_reg_n_47,mul_ln700_16_reg_868_reg_n_48,mul_ln700_16_reg_868_reg_n_49,mul_ln700_16_reg_868_reg_n_50,mul_ln700_16_reg_868_reg_n_51,mul_ln700_16_reg_868_reg_n_52,mul_ln700_16_reg_868_reg_n_53}),
        .ACOUT({mul_ln700_15_reg_863_reg_n_24,mul_ln700_15_reg_863_reg_n_25,mul_ln700_15_reg_863_reg_n_26,mul_ln700_15_reg_863_reg_n_27,mul_ln700_15_reg_863_reg_n_28,mul_ln700_15_reg_863_reg_n_29,mul_ln700_15_reg_863_reg_n_30,mul_ln700_15_reg_863_reg_n_31,mul_ln700_15_reg_863_reg_n_32,mul_ln700_15_reg_863_reg_n_33,mul_ln700_15_reg_863_reg_n_34,mul_ln700_15_reg_863_reg_n_35,mul_ln700_15_reg_863_reg_n_36,mul_ln700_15_reg_863_reg_n_37,mul_ln700_15_reg_863_reg_n_38,mul_ln700_15_reg_863_reg_n_39,mul_ln700_15_reg_863_reg_n_40,mul_ln700_15_reg_863_reg_n_41,mul_ln700_15_reg_863_reg_n_42,mul_ln700_15_reg_863_reg_n_43,mul_ln700_15_reg_863_reg_n_44,mul_ln700_15_reg_863_reg_n_45,mul_ln700_15_reg_863_reg_n_46,mul_ln700_15_reg_863_reg_n_47,mul_ln700_15_reg_863_reg_n_48,mul_ln700_15_reg_863_reg_n_49,mul_ln700_15_reg_863_reg_n_50,mul_ln700_15_reg_863_reg_n_51,mul_ln700_15_reg_863_reg_n_52,mul_ln700_15_reg_863_reg_n_53}),
        .ALUMODE({1'b0,1'b0,1'b0,1'b0}),
        .B({1'b0,1'b0,1'b0,1'b0,1'b0,1'b1,1'b1,1'b0,1'b1,1'b0,1'b0,1'b0,1'b1,1'b0,1'b0,1'b1,1'b0,1'b1}),
        .BCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .BCOUT(NLW_mul_ln700_15_reg_863_reg_BCOUT_UNCONNECTED[17:0]),
        .C({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .CARRYCASCIN(1'b0),
        .CARRYCASCOUT(NLW_mul_ln700_15_reg_863_reg_CARRYCASCOUT_UNCONNECTED),
        .CARRYIN(1'b0),
        .CARRYINSEL({1'b0,1'b0,1'b0}),
        .CARRYOUT(NLW_mul_ln700_15_reg_863_reg_CARRYOUT_UNCONNECTED[3:0]),
        .CEA1(1'b0),
        .CEA2(fir_filter_b_U0_ap_start),
        .CEAD(1'b0),
        .CEALUMODE(1'b0),
        .CEB1(1'b0),
        .CEB2(1'b0),
        .CEC(1'b0),
        .CECARRYIN(1'b0),
        .CECTRL(1'b0),
        .CED(1'b0),
        .CEINMODE(1'b0),
        .CEM(1'b0),
        .CEP(1'b1),
        .CLK(ap_clk),
        .D({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .INMODE({1'b0,1'b0,1'b0,1'b0,1'b0}),
        .MULTSIGNIN(1'b0),
        .MULTSIGNOUT(NLW_mul_ln700_15_reg_863_reg_MULTSIGNOUT_UNCONNECTED),
        .OPMODE({1'b0,1'b0,1'b0,1'b0,1'b1,1'b0,1'b1}),
        .OVERFLOW(NLW_mul_ln700_15_reg_863_reg_OVERFLOW_UNCONNECTED),
        .P({NLW_mul_ln700_15_reg_863_reg_P_UNCONNECTED[47:30],mul_ln700_15_reg_863_reg_n_76,mul_ln700_15_reg_863_reg_n_77,mul_ln700_15_reg_863_reg_n_78,mul_ln700_15_reg_863_reg_n_79,mul_ln700_15_reg_863_reg_n_80,mul_ln700_15_reg_863_reg_n_81,mul_ln700_15_reg_863_reg_n_82,mul_ln700_15_reg_863_reg_n_83,mul_ln700_15_reg_863_reg_n_84,mul_ln700_15_reg_863_reg_n_85,mul_ln700_15_reg_863_reg_n_86,mul_ln700_15_reg_863_reg_n_87,mul_ln700_15_reg_863_reg_n_88,mul_ln700_15_reg_863_reg_n_89,mul_ln700_15_reg_863_reg_n_90,mul_ln700_15_reg_863_reg_n_91,mul_ln700_15_reg_863_reg_n_92,mul_ln700_15_reg_863_reg_n_93,mul_ln700_15_reg_863_reg_n_94,mul_ln700_15_reg_863_reg_n_95,mul_ln700_15_reg_863_reg_n_96,mul_ln700_15_reg_863_reg_n_97,mul_ln700_15_reg_863_reg_n_98,mul_ln700_15_reg_863_reg_n_99,mul_ln700_15_reg_863_reg_n_100,mul_ln700_15_reg_863_reg_n_101,mul_ln700_15_reg_863_reg_n_102,mul_ln700_15_reg_863_reg_n_103,mul_ln700_15_reg_863_reg_n_104,mul_ln700_15_reg_863_reg_n_105}),
        .PATTERNBDETECT(NLW_mul_ln700_15_reg_863_reg_PATTERNBDETECT_UNCONNECTED),
        .PATTERNDETECT(NLW_mul_ln700_15_reg_863_reg_PATTERNDETECT_UNCONNECTED),
        .PCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .PCOUT(NLW_mul_ln700_15_reg_863_reg_PCOUT_UNCONNECTED[47:0]),
        .RSTA(1'b0),
        .RSTALLCARRYIN(1'b0),
        .RSTALUMODE(1'b0),
        .RSTB(1'b0),
        .RSTC(1'b0),
        .RSTCTRL(1'b0),
        .RSTD(1'b0),
        .RSTINMODE(1'b0),
        .RSTM(1'b0),
        .RSTP(1'b0),
        .UNDERFLOW(NLW_mul_ln700_15_reg_863_reg_UNDERFLOW_UNCONNECTED));
  DSP48E1 #(
    .ACASCREG(1),
    .ADREG(1),
    .ALUMODEREG(0),
    .AREG(1),
    .AUTORESET_PATDET("NO_RESET"),
    .A_INPUT("CASCADE"),
    .BCASCREG(0),
    .BREG(0),
    .B_INPUT("DIRECT"),
    .CARRYINREG(0),
    .CARRYINSELREG(0),
    .CREG(0),
    .DREG(1),
    .INMODEREG(0),
    .MASK(48'h3FFFFFFFFFFF),
    .MREG(0),
    .OPMODEREG(0),
    .PATTERN(48'h000000000000),
    .PREG(1),
    .SEL_MASK("MASK"),
    .SEL_PATTERN("PATTERN"),
    .USE_DPORT("FALSE"),
    .USE_MULT("MULTIPLY"),
    .USE_PATTERN_DETECT("NO_PATDET"),
    .USE_SIMD("ONE48")) 
    mul_ln700_16_reg_868_reg
       (.A({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .ACIN({mul_ln700_17_reg_873_reg_n_24,mul_ln700_17_reg_873_reg_n_25,mul_ln700_17_reg_873_reg_n_26,mul_ln700_17_reg_873_reg_n_27,mul_ln700_17_reg_873_reg_n_28,mul_ln700_17_reg_873_reg_n_29,mul_ln700_17_reg_873_reg_n_30,mul_ln700_17_reg_873_reg_n_31,mul_ln700_17_reg_873_reg_n_32,mul_ln700_17_reg_873_reg_n_33,mul_ln700_17_reg_873_reg_n_34,mul_ln700_17_reg_873_reg_n_35,mul_ln700_17_reg_873_reg_n_36,mul_ln700_17_reg_873_reg_n_37,mul_ln700_17_reg_873_reg_n_38,mul_ln700_17_reg_873_reg_n_39,mul_ln700_17_reg_873_reg_n_40,mul_ln700_17_reg_873_reg_n_41,mul_ln700_17_reg_873_reg_n_42,mul_ln700_17_reg_873_reg_n_43,mul_ln700_17_reg_873_reg_n_44,mul_ln700_17_reg_873_reg_n_45,mul_ln700_17_reg_873_reg_n_46,mul_ln700_17_reg_873_reg_n_47,mul_ln700_17_reg_873_reg_n_48,mul_ln700_17_reg_873_reg_n_49,mul_ln700_17_reg_873_reg_n_50,mul_ln700_17_reg_873_reg_n_51,mul_ln700_17_reg_873_reg_n_52,mul_ln700_17_reg_873_reg_n_53}),
        .ACOUT({mul_ln700_16_reg_868_reg_n_24,mul_ln700_16_reg_868_reg_n_25,mul_ln700_16_reg_868_reg_n_26,mul_ln700_16_reg_868_reg_n_27,mul_ln700_16_reg_868_reg_n_28,mul_ln700_16_reg_868_reg_n_29,mul_ln700_16_reg_868_reg_n_30,mul_ln700_16_reg_868_reg_n_31,mul_ln700_16_reg_868_reg_n_32,mul_ln700_16_reg_868_reg_n_33,mul_ln700_16_reg_868_reg_n_34,mul_ln700_16_reg_868_reg_n_35,mul_ln700_16_reg_868_reg_n_36,mul_ln700_16_reg_868_reg_n_37,mul_ln700_16_reg_868_reg_n_38,mul_ln700_16_reg_868_reg_n_39,mul_ln700_16_reg_868_reg_n_40,mul_ln700_16_reg_868_reg_n_41,mul_ln700_16_reg_868_reg_n_42,mul_ln700_16_reg_868_reg_n_43,mul_ln700_16_reg_868_reg_n_44,mul_ln700_16_reg_868_reg_n_45,mul_ln700_16_reg_868_reg_n_46,mul_ln700_16_reg_868_reg_n_47,mul_ln700_16_reg_868_reg_n_48,mul_ln700_16_reg_868_reg_n_49,mul_ln700_16_reg_868_reg_n_50,mul_ln700_16_reg_868_reg_n_51,mul_ln700_16_reg_868_reg_n_52,mul_ln700_16_reg_868_reg_n_53}),
        .ALUMODE({1'b0,1'b0,1'b0,1'b0}),
        .B({1'b0,1'b0,1'b0,1'b0,1'b0,1'b1,1'b1,1'b0,1'b1,1'b0,1'b0,1'b0,1'b1,1'b0,1'b0,1'b1,1'b0,1'b1}),
        .BCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .BCOUT(NLW_mul_ln700_16_reg_868_reg_BCOUT_UNCONNECTED[17:0]),
        .C({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .CARRYCASCIN(1'b0),
        .CARRYCASCOUT(NLW_mul_ln700_16_reg_868_reg_CARRYCASCOUT_UNCONNECTED),
        .CARRYIN(1'b0),
        .CARRYINSEL({1'b0,1'b0,1'b0}),
        .CARRYOUT(NLW_mul_ln700_16_reg_868_reg_CARRYOUT_UNCONNECTED[3:0]),
        .CEA1(1'b0),
        .CEA2(fir_filter_b_U0_ap_start),
        .CEAD(1'b0),
        .CEALUMODE(1'b0),
        .CEB1(1'b0),
        .CEB2(1'b0),
        .CEC(1'b0),
        .CECARRYIN(1'b0),
        .CECTRL(1'b0),
        .CED(1'b0),
        .CEINMODE(1'b0),
        .CEM(1'b0),
        .CEP(1'b1),
        .CLK(ap_clk),
        .D({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .INMODE({1'b0,1'b0,1'b0,1'b0,1'b0}),
        .MULTSIGNIN(1'b0),
        .MULTSIGNOUT(NLW_mul_ln700_16_reg_868_reg_MULTSIGNOUT_UNCONNECTED),
        .OPMODE({1'b0,1'b0,1'b0,1'b0,1'b1,1'b0,1'b1}),
        .OVERFLOW(NLW_mul_ln700_16_reg_868_reg_OVERFLOW_UNCONNECTED),
        .P({NLW_mul_ln700_16_reg_868_reg_P_UNCONNECTED[47:30],mul_ln700_16_reg_868_reg_n_76,mul_ln700_16_reg_868_reg_n_77,mul_ln700_16_reg_868_reg_n_78,mul_ln700_16_reg_868_reg_n_79,mul_ln700_16_reg_868_reg_n_80,mul_ln700_16_reg_868_reg_n_81,mul_ln700_16_reg_868_reg_n_82,mul_ln700_16_reg_868_reg_n_83,mul_ln700_16_reg_868_reg_n_84,mul_ln700_16_reg_868_reg_n_85,mul_ln700_16_reg_868_reg_n_86,mul_ln700_16_reg_868_reg_n_87,mul_ln700_16_reg_868_reg_n_88,mul_ln700_16_reg_868_reg_n_89,mul_ln700_16_reg_868_reg_n_90,mul_ln700_16_reg_868_reg_n_91,mul_ln700_16_reg_868_reg_n_92,mul_ln700_16_reg_868_reg_n_93,mul_ln700_16_reg_868_reg_n_94,mul_ln700_16_reg_868_reg_n_95,mul_ln700_16_reg_868_reg_n_96,mul_ln700_16_reg_868_reg_n_97,mul_ln700_16_reg_868_reg_n_98,mul_ln700_16_reg_868_reg_n_99,mul_ln700_16_reg_868_reg_n_100,mul_ln700_16_reg_868_reg_n_101,mul_ln700_16_reg_868_reg_n_102,mul_ln700_16_reg_868_reg_n_103,mul_ln700_16_reg_868_reg_n_104,mul_ln700_16_reg_868_reg_n_105}),
        .PATTERNBDETECT(NLW_mul_ln700_16_reg_868_reg_PATTERNBDETECT_UNCONNECTED),
        .PATTERNDETECT(NLW_mul_ln700_16_reg_868_reg_PATTERNDETECT_UNCONNECTED),
        .PCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .PCOUT(NLW_mul_ln700_16_reg_868_reg_PCOUT_UNCONNECTED[47:0]),
        .RSTA(1'b0),
        .RSTALLCARRYIN(1'b0),
        .RSTALUMODE(1'b0),
        .RSTB(1'b0),
        .RSTC(1'b0),
        .RSTCTRL(1'b0),
        .RSTD(1'b0),
        .RSTINMODE(1'b0),
        .RSTM(1'b0),
        .RSTP(1'b0),
        .UNDERFLOW(NLW_mul_ln700_16_reg_868_reg_UNDERFLOW_UNCONNECTED));
  DSP48E1 #(
    .ACASCREG(1),
    .ADREG(1),
    .ALUMODEREG(0),
    .AREG(1),
    .AUTORESET_PATDET("NO_RESET"),
    .A_INPUT("CASCADE"),
    .BCASCREG(0),
    .BREG(0),
    .B_INPUT("DIRECT"),
    .CARRYINREG(0),
    .CARRYINSELREG(0),
    .CREG(0),
    .DREG(1),
    .INMODEREG(0),
    .MASK(48'h3FFFFFFFFFFF),
    .MREG(0),
    .OPMODEREG(0),
    .PATTERN(48'h000000000000),
    .PREG(1),
    .SEL_MASK("MASK"),
    .SEL_PATTERN("PATTERN"),
    .USE_DPORT("FALSE"),
    .USE_MULT("MULTIPLY"),
    .USE_PATTERN_DETECT("NO_PATDET"),
    .USE_SIMD("ONE48")) 
    mul_ln700_17_reg_873_reg
       (.A({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .ACIN({mul_ln700_18_reg_878_reg_n_24,mul_ln700_18_reg_878_reg_n_25,mul_ln700_18_reg_878_reg_n_26,mul_ln700_18_reg_878_reg_n_27,mul_ln700_18_reg_878_reg_n_28,mul_ln700_18_reg_878_reg_n_29,mul_ln700_18_reg_878_reg_n_30,mul_ln700_18_reg_878_reg_n_31,mul_ln700_18_reg_878_reg_n_32,mul_ln700_18_reg_878_reg_n_33,mul_ln700_18_reg_878_reg_n_34,mul_ln700_18_reg_878_reg_n_35,mul_ln700_18_reg_878_reg_n_36,mul_ln700_18_reg_878_reg_n_37,mul_ln700_18_reg_878_reg_n_38,mul_ln700_18_reg_878_reg_n_39,mul_ln700_18_reg_878_reg_n_40,mul_ln700_18_reg_878_reg_n_41,mul_ln700_18_reg_878_reg_n_42,mul_ln700_18_reg_878_reg_n_43,mul_ln700_18_reg_878_reg_n_44,mul_ln700_18_reg_878_reg_n_45,mul_ln700_18_reg_878_reg_n_46,mul_ln700_18_reg_878_reg_n_47,mul_ln700_18_reg_878_reg_n_48,mul_ln700_18_reg_878_reg_n_49,mul_ln700_18_reg_878_reg_n_50,mul_ln700_18_reg_878_reg_n_51,mul_ln700_18_reg_878_reg_n_52,mul_ln700_18_reg_878_reg_n_53}),
        .ACOUT({mul_ln700_17_reg_873_reg_n_24,mul_ln700_17_reg_873_reg_n_25,mul_ln700_17_reg_873_reg_n_26,mul_ln700_17_reg_873_reg_n_27,mul_ln700_17_reg_873_reg_n_28,mul_ln700_17_reg_873_reg_n_29,mul_ln700_17_reg_873_reg_n_30,mul_ln700_17_reg_873_reg_n_31,mul_ln700_17_reg_873_reg_n_32,mul_ln700_17_reg_873_reg_n_33,mul_ln700_17_reg_873_reg_n_34,mul_ln700_17_reg_873_reg_n_35,mul_ln700_17_reg_873_reg_n_36,mul_ln700_17_reg_873_reg_n_37,mul_ln700_17_reg_873_reg_n_38,mul_ln700_17_reg_873_reg_n_39,mul_ln700_17_reg_873_reg_n_40,mul_ln700_17_reg_873_reg_n_41,mul_ln700_17_reg_873_reg_n_42,mul_ln700_17_reg_873_reg_n_43,mul_ln700_17_reg_873_reg_n_44,mul_ln700_17_reg_873_reg_n_45,mul_ln700_17_reg_873_reg_n_46,mul_ln700_17_reg_873_reg_n_47,mul_ln700_17_reg_873_reg_n_48,mul_ln700_17_reg_873_reg_n_49,mul_ln700_17_reg_873_reg_n_50,mul_ln700_17_reg_873_reg_n_51,mul_ln700_17_reg_873_reg_n_52,mul_ln700_17_reg_873_reg_n_53}),
        .ALUMODE({1'b0,1'b0,1'b0,1'b0}),
        .B({1'b0,1'b0,1'b0,1'b0,1'b0,1'b1,1'b1,1'b0,1'b0,1'b1,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b1}),
        .BCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .BCOUT(NLW_mul_ln700_17_reg_873_reg_BCOUT_UNCONNECTED[17:0]),
        .C({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .CARRYCASCIN(1'b0),
        .CARRYCASCOUT(NLW_mul_ln700_17_reg_873_reg_CARRYCASCOUT_UNCONNECTED),
        .CARRYIN(1'b0),
        .CARRYINSEL({1'b0,1'b0,1'b0}),
        .CARRYOUT(NLW_mul_ln700_17_reg_873_reg_CARRYOUT_UNCONNECTED[3:0]),
        .CEA1(1'b0),
        .CEA2(fir_filter_b_U0_ap_start),
        .CEAD(1'b0),
        .CEALUMODE(1'b0),
        .CEB1(1'b0),
        .CEB2(1'b0),
        .CEC(1'b0),
        .CECARRYIN(1'b0),
        .CECTRL(1'b0),
        .CED(1'b0),
        .CEINMODE(1'b0),
        .CEM(1'b0),
        .CEP(1'b1),
        .CLK(ap_clk),
        .D({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .INMODE({1'b0,1'b0,1'b0,1'b0,1'b0}),
        .MULTSIGNIN(1'b0),
        .MULTSIGNOUT(NLW_mul_ln700_17_reg_873_reg_MULTSIGNOUT_UNCONNECTED),
        .OPMODE({1'b0,1'b0,1'b0,1'b0,1'b1,1'b0,1'b1}),
        .OVERFLOW(NLW_mul_ln700_17_reg_873_reg_OVERFLOW_UNCONNECTED),
        .P({NLW_mul_ln700_17_reg_873_reg_P_UNCONNECTED[47:30],mul_ln700_17_reg_873_reg_n_76,mul_ln700_17_reg_873_reg_n_77,mul_ln700_17_reg_873_reg_n_78,mul_ln700_17_reg_873_reg_n_79,mul_ln700_17_reg_873_reg_n_80,mul_ln700_17_reg_873_reg_n_81,mul_ln700_17_reg_873_reg_n_82,mul_ln700_17_reg_873_reg_n_83,mul_ln700_17_reg_873_reg_n_84,mul_ln700_17_reg_873_reg_n_85,mul_ln700_17_reg_873_reg_n_86,mul_ln700_17_reg_873_reg_n_87,mul_ln700_17_reg_873_reg_n_88,mul_ln700_17_reg_873_reg_n_89,mul_ln700_17_reg_873_reg_n_90,mul_ln700_17_reg_873_reg_n_91,mul_ln700_17_reg_873_reg_n_92,mul_ln700_17_reg_873_reg_n_93,mul_ln700_17_reg_873_reg_n_94,mul_ln700_17_reg_873_reg_n_95,mul_ln700_17_reg_873_reg_n_96,mul_ln700_17_reg_873_reg_n_97,mul_ln700_17_reg_873_reg_n_98,mul_ln700_17_reg_873_reg_n_99,mul_ln700_17_reg_873_reg_n_100,mul_ln700_17_reg_873_reg_n_101,mul_ln700_17_reg_873_reg_n_102,mul_ln700_17_reg_873_reg_n_103,mul_ln700_17_reg_873_reg_n_104,mul_ln700_17_reg_873_reg_n_105}),
        .PATTERNBDETECT(NLW_mul_ln700_17_reg_873_reg_PATTERNBDETECT_UNCONNECTED),
        .PATTERNDETECT(NLW_mul_ln700_17_reg_873_reg_PATTERNDETECT_UNCONNECTED),
        .PCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .PCOUT(NLW_mul_ln700_17_reg_873_reg_PCOUT_UNCONNECTED[47:0]),
        .RSTA(1'b0),
        .RSTALLCARRYIN(1'b0),
        .RSTALUMODE(1'b0),
        .RSTB(1'b0),
        .RSTC(1'b0),
        .RSTCTRL(1'b0),
        .RSTD(1'b0),
        .RSTINMODE(1'b0),
        .RSTM(1'b0),
        .RSTP(1'b0),
        .UNDERFLOW(NLW_mul_ln700_17_reg_873_reg_UNDERFLOW_UNCONNECTED));
  DSP48E1 #(
    .ACASCREG(2),
    .ADREG(1),
    .ALUMODEREG(0),
    .AREG(2),
    .AUTORESET_PATDET("NO_RESET"),
    .A_INPUT("CASCADE"),
    .BCASCREG(0),
    .BREG(0),
    .B_INPUT("DIRECT"),
    .CARRYINREG(0),
    .CARRYINSELREG(0),
    .CREG(0),
    .DREG(1),
    .INMODEREG(0),
    .MASK(48'h3FFFFFFFFFFF),
    .MREG(0),
    .OPMODEREG(0),
    .PATTERN(48'h000000000000),
    .PREG(1),
    .SEL_MASK("MASK"),
    .SEL_PATTERN("PATTERN"),
    .USE_DPORT("FALSE"),
    .USE_MULT("MULTIPLY"),
    .USE_PATTERN_DETECT("NO_PATDET"),
    .USE_SIMD("ONE48")) 
    mul_ln700_18_reg_878_reg
       (.A({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .ACIN({mul_ln700_19_reg_883_reg_n_24,mul_ln700_19_reg_883_reg_n_25,mul_ln700_19_reg_883_reg_n_26,mul_ln700_19_reg_883_reg_n_27,mul_ln700_19_reg_883_reg_n_28,mul_ln700_19_reg_883_reg_n_29,mul_ln700_19_reg_883_reg_n_30,mul_ln700_19_reg_883_reg_n_31,mul_ln700_19_reg_883_reg_n_32,mul_ln700_19_reg_883_reg_n_33,mul_ln700_19_reg_883_reg_n_34,mul_ln700_19_reg_883_reg_n_35,mul_ln700_19_reg_883_reg_n_36,mul_ln700_19_reg_883_reg_n_37,mul_ln700_19_reg_883_reg_n_38,mul_ln700_19_reg_883_reg_n_39,mul_ln700_19_reg_883_reg_n_40,mul_ln700_19_reg_883_reg_n_41,mul_ln700_19_reg_883_reg_n_42,mul_ln700_19_reg_883_reg_n_43,mul_ln700_19_reg_883_reg_n_44,mul_ln700_19_reg_883_reg_n_45,mul_ln700_19_reg_883_reg_n_46,mul_ln700_19_reg_883_reg_n_47,mul_ln700_19_reg_883_reg_n_48,mul_ln700_19_reg_883_reg_n_49,mul_ln700_19_reg_883_reg_n_50,mul_ln700_19_reg_883_reg_n_51,mul_ln700_19_reg_883_reg_n_52,mul_ln700_19_reg_883_reg_n_53}),
        .ACOUT({mul_ln700_18_reg_878_reg_n_24,mul_ln700_18_reg_878_reg_n_25,mul_ln700_18_reg_878_reg_n_26,mul_ln700_18_reg_878_reg_n_27,mul_ln700_18_reg_878_reg_n_28,mul_ln700_18_reg_878_reg_n_29,mul_ln700_18_reg_878_reg_n_30,mul_ln700_18_reg_878_reg_n_31,mul_ln700_18_reg_878_reg_n_32,mul_ln700_18_reg_878_reg_n_33,mul_ln700_18_reg_878_reg_n_34,mul_ln700_18_reg_878_reg_n_35,mul_ln700_18_reg_878_reg_n_36,mul_ln700_18_reg_878_reg_n_37,mul_ln700_18_reg_878_reg_n_38,mul_ln700_18_reg_878_reg_n_39,mul_ln700_18_reg_878_reg_n_40,mul_ln700_18_reg_878_reg_n_41,mul_ln700_18_reg_878_reg_n_42,mul_ln700_18_reg_878_reg_n_43,mul_ln700_18_reg_878_reg_n_44,mul_ln700_18_reg_878_reg_n_45,mul_ln700_18_reg_878_reg_n_46,mul_ln700_18_reg_878_reg_n_47,mul_ln700_18_reg_878_reg_n_48,mul_ln700_18_reg_878_reg_n_49,mul_ln700_18_reg_878_reg_n_50,mul_ln700_18_reg_878_reg_n_51,mul_ln700_18_reg_878_reg_n_52,mul_ln700_18_reg_878_reg_n_53}),
        .ALUMODE({1'b0,1'b0,1'b0,1'b0}),
        .B({1'b0,1'b0,1'b0,1'b0,1'b0,1'b1,1'b0,1'b1,1'b1,1'b0,1'b1,1'b1,1'b0,1'b1,1'b0,1'b1,1'b0,1'b1}),
        .BCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .BCOUT(NLW_mul_ln700_18_reg_878_reg_BCOUT_UNCONNECTED[17:0]),
        .C({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .CARRYCASCIN(1'b0),
        .CARRYCASCOUT(NLW_mul_ln700_18_reg_878_reg_CARRYCASCOUT_UNCONNECTED),
        .CARRYIN(1'b0),
        .CARRYINSEL({1'b0,1'b0,1'b0}),
        .CARRYOUT(NLW_mul_ln700_18_reg_878_reg_CARRYOUT_UNCONNECTED[3:0]),
        .CEA1(fir_filter_b_U0_ap_start),
        .CEA2(fir_filter_b_U0_ap_start),
        .CEAD(1'b0),
        .CEALUMODE(1'b0),
        .CEB1(1'b0),
        .CEB2(1'b0),
        .CEC(1'b0),
        .CECARRYIN(1'b0),
        .CECTRL(1'b0),
        .CED(1'b0),
        .CEINMODE(1'b0),
        .CEM(1'b0),
        .CEP(1'b1),
        .CLK(ap_clk),
        .D({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .INMODE({1'b0,1'b0,1'b0,1'b0,1'b0}),
        .MULTSIGNIN(1'b0),
        .MULTSIGNOUT(NLW_mul_ln700_18_reg_878_reg_MULTSIGNOUT_UNCONNECTED),
        .OPMODE({1'b0,1'b0,1'b0,1'b0,1'b1,1'b0,1'b1}),
        .OVERFLOW(NLW_mul_ln700_18_reg_878_reg_OVERFLOW_UNCONNECTED),
        .P({NLW_mul_ln700_18_reg_878_reg_P_UNCONNECTED[47:30],mul_ln700_18_reg_878_reg_n_76,mul_ln700_18_reg_878_reg_n_77,mul_ln700_18_reg_878_reg_n_78,mul_ln700_18_reg_878_reg_n_79,mul_ln700_18_reg_878_reg_n_80,mul_ln700_18_reg_878_reg_n_81,mul_ln700_18_reg_878_reg_n_82,mul_ln700_18_reg_878_reg_n_83,mul_ln700_18_reg_878_reg_n_84,mul_ln700_18_reg_878_reg_n_85,mul_ln700_18_reg_878_reg_n_86,mul_ln700_18_reg_878_reg_n_87,mul_ln700_18_reg_878_reg_n_88,mul_ln700_18_reg_878_reg_n_89,mul_ln700_18_reg_878_reg_n_90,mul_ln700_18_reg_878_reg_n_91,mul_ln700_18_reg_878_reg_n_92,mul_ln700_18_reg_878_reg_n_93,mul_ln700_18_reg_878_reg_n_94,mul_ln700_18_reg_878_reg_n_95,mul_ln700_18_reg_878_reg_n_96,mul_ln700_18_reg_878_reg_n_97,mul_ln700_18_reg_878_reg_n_98,mul_ln700_18_reg_878_reg_n_99,mul_ln700_18_reg_878_reg_n_100,mul_ln700_18_reg_878_reg_n_101,mul_ln700_18_reg_878_reg_n_102,mul_ln700_18_reg_878_reg_n_103,mul_ln700_18_reg_878_reg_n_104,mul_ln700_18_reg_878_reg_n_105}),
        .PATTERNBDETECT(NLW_mul_ln700_18_reg_878_reg_PATTERNBDETECT_UNCONNECTED),
        .PATTERNDETECT(NLW_mul_ln700_18_reg_878_reg_PATTERNDETECT_UNCONNECTED),
        .PCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .PCOUT(NLW_mul_ln700_18_reg_878_reg_PCOUT_UNCONNECTED[47:0]),
        .RSTA(1'b0),
        .RSTALLCARRYIN(1'b0),
        .RSTALUMODE(1'b0),
        .RSTB(1'b0),
        .RSTC(1'b0),
        .RSTCTRL(1'b0),
        .RSTD(1'b0),
        .RSTINMODE(1'b0),
        .RSTM(1'b0),
        .RSTP(1'b0),
        .UNDERFLOW(NLW_mul_ln700_18_reg_878_reg_UNDERFLOW_UNCONNECTED));
  DSP48E1 #(
    .ACASCREG(1),
    .ADREG(1),
    .ALUMODEREG(0),
    .AREG(2),
    .AUTORESET_PATDET("NO_RESET"),
    .A_INPUT("DIRECT"),
    .BCASCREG(0),
    .BREG(0),
    .B_INPUT("DIRECT"),
    .CARRYINREG(0),
    .CARRYINSELREG(0),
    .CREG(0),
    .DREG(1),
    .INMODEREG(0),
    .MASK(48'h3FFFFFFFFFFF),
    .MREG(0),
    .OPMODEREG(0),
    .PATTERN(48'h000000000000),
    .PREG(1),
    .SEL_MASK("MASK"),
    .SEL_PATTERN("PATTERN"),
    .USE_DPORT("FALSE"),
    .USE_MULT("MULTIPLY"),
    .USE_PATTERN_DETECT("NO_PATDET"),
    .USE_SIMD("ONE48")) 
    mul_ln700_19_reg_883_reg
       (.A({shift_reg_V_1_9[15],shift_reg_V_1_9[15],shift_reg_V_1_9[15],shift_reg_V_1_9[15],shift_reg_V_1_9[15],shift_reg_V_1_9[15],shift_reg_V_1_9[15],shift_reg_V_1_9[15],shift_reg_V_1_9[15],shift_reg_V_1_9[15],shift_reg_V_1_9[15],shift_reg_V_1_9[15],shift_reg_V_1_9[15],shift_reg_V_1_9[15],shift_reg_V_1_9}),
        .ACIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .ACOUT({mul_ln700_19_reg_883_reg_n_24,mul_ln700_19_reg_883_reg_n_25,mul_ln700_19_reg_883_reg_n_26,mul_ln700_19_reg_883_reg_n_27,mul_ln700_19_reg_883_reg_n_28,mul_ln700_19_reg_883_reg_n_29,mul_ln700_19_reg_883_reg_n_30,mul_ln700_19_reg_883_reg_n_31,mul_ln700_19_reg_883_reg_n_32,mul_ln700_19_reg_883_reg_n_33,mul_ln700_19_reg_883_reg_n_34,mul_ln700_19_reg_883_reg_n_35,mul_ln700_19_reg_883_reg_n_36,mul_ln700_19_reg_883_reg_n_37,mul_ln700_19_reg_883_reg_n_38,mul_ln700_19_reg_883_reg_n_39,mul_ln700_19_reg_883_reg_n_40,mul_ln700_19_reg_883_reg_n_41,mul_ln700_19_reg_883_reg_n_42,mul_ln700_19_reg_883_reg_n_43,mul_ln700_19_reg_883_reg_n_44,mul_ln700_19_reg_883_reg_n_45,mul_ln700_19_reg_883_reg_n_46,mul_ln700_19_reg_883_reg_n_47,mul_ln700_19_reg_883_reg_n_48,mul_ln700_19_reg_883_reg_n_49,mul_ln700_19_reg_883_reg_n_50,mul_ln700_19_reg_883_reg_n_51,mul_ln700_19_reg_883_reg_n_52,mul_ln700_19_reg_883_reg_n_53}),
        .ALUMODE({1'b0,1'b0,1'b0,1'b0}),
        .B({1'b0,1'b0,1'b0,1'b0,1'b0,1'b1,1'b0,1'b0,1'b1,1'b1,1'b1,1'b1,1'b0,1'b1,1'b0,1'b1,1'b1,1'b1}),
        .BCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .BCOUT(NLW_mul_ln700_19_reg_883_reg_BCOUT_UNCONNECTED[17:0]),
        .C({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .CARRYCASCIN(1'b0),
        .CARRYCASCOUT(NLW_mul_ln700_19_reg_883_reg_CARRYCASCOUT_UNCONNECTED),
        .CARRYIN(1'b0),
        .CARRYINSEL({1'b0,1'b0,1'b0}),
        .CARRYOUT(NLW_mul_ln700_19_reg_883_reg_CARRYOUT_UNCONNECTED[3:0]),
        .CEA1(fir_filter_b_U0_ap_start),
        .CEA2(fir_filter_b_U0_ap_start),
        .CEAD(1'b0),
        .CEALUMODE(1'b0),
        .CEB1(1'b0),
        .CEB2(1'b0),
        .CEC(1'b0),
        .CECARRYIN(1'b0),
        .CECTRL(1'b0),
        .CED(1'b0),
        .CEINMODE(1'b0),
        .CEM(1'b0),
        .CEP(1'b1),
        .CLK(ap_clk),
        .D({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .INMODE({1'b0,1'b0,1'b0,1'b0,1'b0}),
        .MULTSIGNIN(1'b0),
        .MULTSIGNOUT(NLW_mul_ln700_19_reg_883_reg_MULTSIGNOUT_UNCONNECTED),
        .OPMODE({1'b0,1'b0,1'b0,1'b0,1'b1,1'b0,1'b1}),
        .OVERFLOW(NLW_mul_ln700_19_reg_883_reg_OVERFLOW_UNCONNECTED),
        .P({NLW_mul_ln700_19_reg_883_reg_P_UNCONNECTED[47:30],mul_ln700_19_reg_883_reg_n_76,mul_ln700_19_reg_883_reg_n_77,mul_ln700_19_reg_883_reg_n_78,mul_ln700_19_reg_883_reg_n_79,mul_ln700_19_reg_883_reg_n_80,mul_ln700_19_reg_883_reg_n_81,mul_ln700_19_reg_883_reg_n_82,mul_ln700_19_reg_883_reg_n_83,mul_ln700_19_reg_883_reg_n_84,mul_ln700_19_reg_883_reg_n_85,mul_ln700_19_reg_883_reg_n_86,mul_ln700_19_reg_883_reg_n_87,mul_ln700_19_reg_883_reg_n_88,mul_ln700_19_reg_883_reg_n_89,mul_ln700_19_reg_883_reg_n_90,mul_ln700_19_reg_883_reg_n_91,mul_ln700_19_reg_883_reg_n_92,mul_ln700_19_reg_883_reg_n_93,mul_ln700_19_reg_883_reg_n_94,mul_ln700_19_reg_883_reg_n_95,mul_ln700_19_reg_883_reg_n_96,mul_ln700_19_reg_883_reg_n_97,mul_ln700_19_reg_883_reg_n_98,mul_ln700_19_reg_883_reg_n_99,mul_ln700_19_reg_883_reg_n_100,mul_ln700_19_reg_883_reg_n_101,mul_ln700_19_reg_883_reg_n_102,mul_ln700_19_reg_883_reg_n_103,mul_ln700_19_reg_883_reg_n_104,mul_ln700_19_reg_883_reg_n_105}),
        .PATTERNBDETECT(NLW_mul_ln700_19_reg_883_reg_PATTERNBDETECT_UNCONNECTED),
        .PATTERNDETECT(NLW_mul_ln700_19_reg_883_reg_PATTERNDETECT_UNCONNECTED),
        .PCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .PCOUT(NLW_mul_ln700_19_reg_883_reg_PCOUT_UNCONNECTED[47:0]),
        .RSTA(1'b0),
        .RSTALLCARRYIN(1'b0),
        .RSTALUMODE(1'b0),
        .RSTB(1'b0),
        .RSTC(1'b0),
        .RSTCTRL(1'b0),
        .RSTD(1'b0),
        .RSTINMODE(1'b0),
        .RSTM(1'b0),
        .RSTP(1'b0),
        .UNDERFLOW(NLW_mul_ln700_19_reg_883_reg_UNDERFLOW_UNCONNECTED));
  DSP48E1 #(
    .ACASCREG(1),
    .ADREG(1),
    .ALUMODEREG(0),
    .AREG(1),
    .AUTORESET_PATDET("NO_RESET"),
    .A_INPUT("CASCADE"),
    .BCASCREG(0),
    .BREG(0),
    .B_INPUT("DIRECT"),
    .CARRYINREG(0),
    .CARRYINSELREG(0),
    .CREG(0),
    .DREG(1),
    .INMODEREG(0),
    .MASK(48'h3FFFFFFFFFFF),
    .MREG(0),
    .OPMODEREG(0),
    .PATTERN(48'h000000000000),
    .PREG(1),
    .SEL_MASK("MASK"),
    .SEL_PATTERN("PATTERN"),
    .USE_DPORT("FALSE"),
    .USE_MULT("MULTIPLY"),
    .USE_PATTERN_DETECT("NO_PATDET"),
    .USE_SIMD("ONE48")) 
    mul_ln700_1_reg_793_reg
       (.A({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .ACIN({mul_ln700_2_reg_798_reg_n_24,mul_ln700_2_reg_798_reg_n_25,mul_ln700_2_reg_798_reg_n_26,mul_ln700_2_reg_798_reg_n_27,mul_ln700_2_reg_798_reg_n_28,mul_ln700_2_reg_798_reg_n_29,mul_ln700_2_reg_798_reg_n_30,mul_ln700_2_reg_798_reg_n_31,mul_ln700_2_reg_798_reg_n_32,mul_ln700_2_reg_798_reg_n_33,mul_ln700_2_reg_798_reg_n_34,mul_ln700_2_reg_798_reg_n_35,mul_ln700_2_reg_798_reg_n_36,mul_ln700_2_reg_798_reg_n_37,mul_ln700_2_reg_798_reg_n_38,mul_ln700_2_reg_798_reg_n_39,mul_ln700_2_reg_798_reg_n_40,mul_ln700_2_reg_798_reg_n_41,mul_ln700_2_reg_798_reg_n_42,mul_ln700_2_reg_798_reg_n_43,mul_ln700_2_reg_798_reg_n_44,mul_ln700_2_reg_798_reg_n_45,mul_ln700_2_reg_798_reg_n_46,mul_ln700_2_reg_798_reg_n_47,mul_ln700_2_reg_798_reg_n_48,mul_ln700_2_reg_798_reg_n_49,mul_ln700_2_reg_798_reg_n_50,mul_ln700_2_reg_798_reg_n_51,mul_ln700_2_reg_798_reg_n_52,mul_ln700_2_reg_798_reg_n_53}),
        .ACOUT({mul_ln700_1_reg_793_reg_n_24,mul_ln700_1_reg_793_reg_n_25,mul_ln700_1_reg_793_reg_n_26,mul_ln700_1_reg_793_reg_n_27,mul_ln700_1_reg_793_reg_n_28,mul_ln700_1_reg_793_reg_n_29,mul_ln700_1_reg_793_reg_n_30,mul_ln700_1_reg_793_reg_n_31,mul_ln700_1_reg_793_reg_n_32,mul_ln700_1_reg_793_reg_n_33,mul_ln700_1_reg_793_reg_n_34,mul_ln700_1_reg_793_reg_n_35,mul_ln700_1_reg_793_reg_n_36,mul_ln700_1_reg_793_reg_n_37,mul_ln700_1_reg_793_reg_n_38,mul_ln700_1_reg_793_reg_n_39,mul_ln700_1_reg_793_reg_n_40,mul_ln700_1_reg_793_reg_n_41,mul_ln700_1_reg_793_reg_n_42,mul_ln700_1_reg_793_reg_n_43,mul_ln700_1_reg_793_reg_n_44,mul_ln700_1_reg_793_reg_n_45,mul_ln700_1_reg_793_reg_n_46,mul_ln700_1_reg_793_reg_n_47,mul_ln700_1_reg_793_reg_n_48,mul_ln700_1_reg_793_reg_n_49,mul_ln700_1_reg_793_reg_n_50,mul_ln700_1_reg_793_reg_n_51,mul_ln700_1_reg_793_reg_n_52,mul_ln700_1_reg_793_reg_n_53}),
        .ALUMODE({1'b0,1'b0,1'b0,1'b0}),
        .B({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b0,1'b0,1'b1,1'b0,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .BCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .BCOUT(NLW_mul_ln700_1_reg_793_reg_BCOUT_UNCONNECTED[17:0]),
        .C({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .CARRYCASCIN(1'b0),
        .CARRYCASCOUT(NLW_mul_ln700_1_reg_793_reg_CARRYCASCOUT_UNCONNECTED),
        .CARRYIN(1'b0),
        .CARRYINSEL({1'b0,1'b0,1'b0}),
        .CARRYOUT(NLW_mul_ln700_1_reg_793_reg_CARRYOUT_UNCONNECTED[3:0]),
        .CEA1(1'b0),
        .CEA2(fir_filter_b_U0_ap_start),
        .CEAD(1'b0),
        .CEALUMODE(1'b0),
        .CEB1(1'b0),
        .CEB2(1'b0),
        .CEC(1'b0),
        .CECARRYIN(1'b0),
        .CECTRL(1'b0),
        .CED(1'b0),
        .CEINMODE(1'b0),
        .CEM(1'b0),
        .CEP(1'b1),
        .CLK(ap_clk),
        .D({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .INMODE({1'b0,1'b0,1'b0,1'b0,1'b0}),
        .MULTSIGNIN(1'b0),
        .MULTSIGNOUT(NLW_mul_ln700_1_reg_793_reg_MULTSIGNOUT_UNCONNECTED),
        .OPMODE({1'b0,1'b0,1'b0,1'b0,1'b1,1'b0,1'b1}),
        .OVERFLOW(NLW_mul_ln700_1_reg_793_reg_OVERFLOW_UNCONNECTED),
        .P({NLW_mul_ln700_1_reg_793_reg_P_UNCONNECTED[47:26],mul_ln700_1_reg_793_reg_n_80,mul_ln700_1_reg_793_reg_n_81,mul_ln700_1_reg_793_reg_n_82,mul_ln700_1_reg_793_reg_n_83,mul_ln700_1_reg_793_reg_n_84,mul_ln700_1_reg_793_reg_n_85,mul_ln700_1_reg_793_reg_n_86,mul_ln700_1_reg_793_reg_n_87,mul_ln700_1_reg_793_reg_n_88,mul_ln700_1_reg_793_reg_n_89,mul_ln700_1_reg_793_reg_n_90,mul_ln700_1_reg_793_reg_n_91,mul_ln700_1_reg_793_reg_n_92,mul_ln700_1_reg_793_reg_n_93,mul_ln700_1_reg_793_reg_n_94,mul_ln700_1_reg_793_reg_n_95,mul_ln700_1_reg_793_reg_n_96,mul_ln700_1_reg_793_reg_n_97,mul_ln700_1_reg_793_reg_n_98,mul_ln700_1_reg_793_reg_n_99,mul_ln700_1_reg_793_reg_n_100,mul_ln700_1_reg_793_reg_n_101,mul_ln700_1_reg_793_reg_n_102,mul_ln700_1_reg_793_reg_n_103,mul_ln700_1_reg_793_reg_n_104,mul_ln700_1_reg_793_reg_n_105}),
        .PATTERNBDETECT(NLW_mul_ln700_1_reg_793_reg_PATTERNBDETECT_UNCONNECTED),
        .PATTERNDETECT(NLW_mul_ln700_1_reg_793_reg_PATTERNDETECT_UNCONNECTED),
        .PCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .PCOUT(NLW_mul_ln700_1_reg_793_reg_PCOUT_UNCONNECTED[47:0]),
        .RSTA(1'b0),
        .RSTALLCARRYIN(1'b0),
        .RSTALUMODE(1'b0),
        .RSTB(1'b0),
        .RSTC(1'b0),
        .RSTCTRL(1'b0),
        .RSTD(1'b0),
        .RSTINMODE(1'b0),
        .RSTM(1'b0),
        .RSTP(1'b0),
        .UNDERFLOW(NLW_mul_ln700_1_reg_793_reg_UNDERFLOW_UNCONNECTED));
  DSP48E1 #(
    .ACASCREG(2),
    .ADREG(1),
    .ALUMODEREG(0),
    .AREG(2),
    .AUTORESET_PATDET("NO_RESET"),
    .A_INPUT("DIRECT"),
    .BCASCREG(0),
    .BREG(0),
    .B_INPUT("DIRECT"),
    .CARRYINREG(0),
    .CARRYINSELREG(0),
    .CREG(0),
    .DREG(1),
    .INMODEREG(0),
    .MASK(48'h3FFFFFFFFFFF),
    .MREG(0),
    .OPMODEREG(0),
    .PATTERN(48'h000000000000),
    .PREG(1),
    .SEL_MASK("MASK"),
    .SEL_PATTERN("PATTERN"),
    .USE_DPORT("FALSE"),
    .USE_MULT("MULTIPLY"),
    .USE_PATTERN_DETECT("NO_PATDET"),
    .USE_SIMD("ONE48")) 
    mul_ln700_20_reg_888_reg
       (.A({shift_reg_V_1_8[15],shift_reg_V_1_8[15],shift_reg_V_1_8[15],shift_reg_V_1_8[15],shift_reg_V_1_8[15],shift_reg_V_1_8[15],shift_reg_V_1_8[15],shift_reg_V_1_8[15],shift_reg_V_1_8[15],shift_reg_V_1_8[15],shift_reg_V_1_8[15],shift_reg_V_1_8[15],shift_reg_V_1_8[15],shift_reg_V_1_8[15],shift_reg_V_1_8}),
        .ACIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .ACOUT(NLW_mul_ln700_20_reg_888_reg_ACOUT_UNCONNECTED[29:0]),
        .ALUMODE({1'b0,1'b0,1'b0,1'b0}),
        .B({1'b0,1'b0,1'b0,1'b0,1'b0,1'b1,1'b0,1'b0,1'b0,1'b0,1'b0,1'b1,1'b0,1'b0,1'b1,1'b1,1'b0,1'b0}),
        .BCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .BCOUT(NLW_mul_ln700_20_reg_888_reg_BCOUT_UNCONNECTED[17:0]),
        .C({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .CARRYCASCIN(1'b0),
        .CARRYCASCOUT(NLW_mul_ln700_20_reg_888_reg_CARRYCASCOUT_UNCONNECTED),
        .CARRYIN(1'b0),
        .CARRYINSEL({1'b0,1'b0,1'b0}),
        .CARRYOUT(NLW_mul_ln700_20_reg_888_reg_CARRYOUT_UNCONNECTED[3:0]),
        .CEA1(fir_filter_b_U0_ap_start),
        .CEA2(fir_filter_b_U0_ap_start),
        .CEAD(1'b0),
        .CEALUMODE(1'b0),
        .CEB1(1'b0),
        .CEB2(1'b0),
        .CEC(1'b0),
        .CECARRYIN(1'b0),
        .CECTRL(1'b0),
        .CED(1'b0),
        .CEINMODE(1'b0),
        .CEM(1'b0),
        .CEP(1'b1),
        .CLK(ap_clk),
        .D({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .INMODE({1'b0,1'b0,1'b0,1'b0,1'b0}),
        .MULTSIGNIN(1'b0),
        .MULTSIGNOUT(NLW_mul_ln700_20_reg_888_reg_MULTSIGNOUT_UNCONNECTED),
        .OPMODE({1'b0,1'b0,1'b0,1'b0,1'b1,1'b0,1'b1}),
        .OVERFLOW(NLW_mul_ln700_20_reg_888_reg_OVERFLOW_UNCONNECTED),
        .P({NLW_mul_ln700_20_reg_888_reg_P_UNCONNECTED[47:30],mul_ln700_20_reg_888_reg_n_76,mul_ln700_20_reg_888_reg_n_77,mul_ln700_20_reg_888_reg_n_78,mul_ln700_20_reg_888_reg_n_79,mul_ln700_20_reg_888_reg_n_80,mul_ln700_20_reg_888_reg_n_81,mul_ln700_20_reg_888_reg_n_82,mul_ln700_20_reg_888_reg_n_83,mul_ln700_20_reg_888_reg_n_84,mul_ln700_20_reg_888_reg_n_85,mul_ln700_20_reg_888_reg_n_86,mul_ln700_20_reg_888_reg_n_87,mul_ln700_20_reg_888_reg_n_88,mul_ln700_20_reg_888_reg_n_89,mul_ln700_20_reg_888_reg_n_90,mul_ln700_20_reg_888_reg_n_91,mul_ln700_20_reg_888_reg_n_92,mul_ln700_20_reg_888_reg_n_93,mul_ln700_20_reg_888_reg_n_94,mul_ln700_20_reg_888_reg_n_95,mul_ln700_20_reg_888_reg_n_96,mul_ln700_20_reg_888_reg_n_97,mul_ln700_20_reg_888_reg_n_98,mul_ln700_20_reg_888_reg_n_99,mul_ln700_20_reg_888_reg_n_100,mul_ln700_20_reg_888_reg_n_101,mul_ln700_20_reg_888_reg_n_102,mul_ln700_20_reg_888_reg_n_103,mul_ln700_20_reg_888_reg_n_104,mul_ln700_20_reg_888_reg_n_105}),
        .PATTERNBDETECT(NLW_mul_ln700_20_reg_888_reg_PATTERNBDETECT_UNCONNECTED),
        .PATTERNDETECT(NLW_mul_ln700_20_reg_888_reg_PATTERNDETECT_UNCONNECTED),
        .PCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .PCOUT(NLW_mul_ln700_20_reg_888_reg_PCOUT_UNCONNECTED[47:0]),
        .RSTA(1'b0),
        .RSTALLCARRYIN(1'b0),
        .RSTALUMODE(1'b0),
        .RSTB(1'b0),
        .RSTC(1'b0),
        .RSTCTRL(1'b0),
        .RSTD(1'b0),
        .RSTINMODE(1'b0),
        .RSTM(1'b0),
        .RSTP(1'b0),
        .UNDERFLOW(NLW_mul_ln700_20_reg_888_reg_UNDERFLOW_UNCONNECTED));
  DSP48E1 #(
    .ACASCREG(2),
    .ADREG(1),
    .ALUMODEREG(0),
    .AREG(2),
    .AUTORESET_PATDET("NO_RESET"),
    .A_INPUT("CASCADE"),
    .BCASCREG(0),
    .BREG(0),
    .B_INPUT("DIRECT"),
    .CARRYINREG(0),
    .CARRYINSELREG(0),
    .CREG(0),
    .DREG(1),
    .INMODEREG(0),
    .MASK(48'h3FFFFFFFFFFF),
    .MREG(0),
    .OPMODEREG(0),
    .PATTERN(48'h000000000000),
    .PREG(1),
    .SEL_MASK("MASK"),
    .SEL_PATTERN("PATTERN"),
    .USE_DPORT("FALSE"),
    .USE_MULT("MULTIPLY"),
    .USE_PATTERN_DETECT("NO_PATDET"),
    .USE_SIMD("ONE48")) 
    mul_ln700_22_reg_898_reg
       (.A({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .ACIN({mul_ln700_24_reg_908_reg_n_24,mul_ln700_24_reg_908_reg_n_25,mul_ln700_24_reg_908_reg_n_26,mul_ln700_24_reg_908_reg_n_27,mul_ln700_24_reg_908_reg_n_28,mul_ln700_24_reg_908_reg_n_29,mul_ln700_24_reg_908_reg_n_30,mul_ln700_24_reg_908_reg_n_31,mul_ln700_24_reg_908_reg_n_32,mul_ln700_24_reg_908_reg_n_33,mul_ln700_24_reg_908_reg_n_34,mul_ln700_24_reg_908_reg_n_35,mul_ln700_24_reg_908_reg_n_36,mul_ln700_24_reg_908_reg_n_37,mul_ln700_24_reg_908_reg_n_38,mul_ln700_24_reg_908_reg_n_39,mul_ln700_24_reg_908_reg_n_40,mul_ln700_24_reg_908_reg_n_41,mul_ln700_24_reg_908_reg_n_42,mul_ln700_24_reg_908_reg_n_43,mul_ln700_24_reg_908_reg_n_44,mul_ln700_24_reg_908_reg_n_45,mul_ln700_24_reg_908_reg_n_46,mul_ln700_24_reg_908_reg_n_47,mul_ln700_24_reg_908_reg_n_48,mul_ln700_24_reg_908_reg_n_49,mul_ln700_24_reg_908_reg_n_50,mul_ln700_24_reg_908_reg_n_51,mul_ln700_24_reg_908_reg_n_52,mul_ln700_24_reg_908_reg_n_53}),
        .ACOUT(NLW_mul_ln700_22_reg_898_reg_ACOUT_UNCONNECTED[29:0]),
        .ALUMODE({1'b0,1'b0,1'b0,1'b0}),
        .B({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b1,1'b0,1'b0,1'b0,1'b1,1'b1,1'b0,1'b0,1'b1,1'b1,1'b0,1'b0}),
        .BCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .BCOUT(NLW_mul_ln700_22_reg_898_reg_BCOUT_UNCONNECTED[17:0]),
        .C({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .CARRYCASCIN(1'b0),
        .CARRYCASCOUT(NLW_mul_ln700_22_reg_898_reg_CARRYCASCOUT_UNCONNECTED),
        .CARRYIN(1'b0),
        .CARRYINSEL({1'b0,1'b0,1'b0}),
        .CARRYOUT(NLW_mul_ln700_22_reg_898_reg_CARRYOUT_UNCONNECTED[3:0]),
        .CEA1(fir_filter_b_U0_ap_start),
        .CEA2(fir_filter_b_U0_ap_start),
        .CEAD(1'b0),
        .CEALUMODE(1'b0),
        .CEB1(1'b0),
        .CEB2(1'b0),
        .CEC(1'b0),
        .CECARRYIN(1'b0),
        .CECTRL(1'b0),
        .CED(1'b0),
        .CEINMODE(1'b0),
        .CEM(1'b0),
        .CEP(1'b1),
        .CLK(ap_clk),
        .D({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .INMODE({1'b0,1'b0,1'b0,1'b0,1'b0}),
        .MULTSIGNIN(1'b0),
        .MULTSIGNOUT(NLW_mul_ln700_22_reg_898_reg_MULTSIGNOUT_UNCONNECTED),
        .OPMODE({1'b0,1'b0,1'b0,1'b0,1'b1,1'b0,1'b1}),
        .OVERFLOW(NLW_mul_ln700_22_reg_898_reg_OVERFLOW_UNCONNECTED),
        .P({NLW_mul_ln700_22_reg_898_reg_P_UNCONNECTED[47:29],mul_ln700_22_reg_898_reg_n_77,mul_ln700_22_reg_898_reg_n_78,mul_ln700_22_reg_898_reg_n_79,mul_ln700_22_reg_898_reg_n_80,mul_ln700_22_reg_898_reg_n_81,mul_ln700_22_reg_898_reg_n_82,mul_ln700_22_reg_898_reg_n_83,mul_ln700_22_reg_898_reg_n_84,mul_ln700_22_reg_898_reg_n_85,mul_ln700_22_reg_898_reg_n_86,mul_ln700_22_reg_898_reg_n_87,mul_ln700_22_reg_898_reg_n_88,mul_ln700_22_reg_898_reg_n_89,mul_ln700_22_reg_898_reg_n_90,mul_ln700_22_reg_898_reg_n_91,mul_ln700_22_reg_898_reg_n_92,mul_ln700_22_reg_898_reg_n_93,mul_ln700_22_reg_898_reg_n_94,mul_ln700_22_reg_898_reg_n_95,mul_ln700_22_reg_898_reg_n_96,mul_ln700_22_reg_898_reg_n_97,mul_ln700_22_reg_898_reg_n_98,mul_ln700_22_reg_898_reg_n_99,mul_ln700_22_reg_898_reg_n_100,mul_ln700_22_reg_898_reg_n_101,mul_ln700_22_reg_898_reg_n_102,mul_ln700_22_reg_898_reg_n_103,mul_ln700_22_reg_898_reg_n_104,mul_ln700_22_reg_898_reg_n_105}),
        .PATTERNBDETECT(NLW_mul_ln700_22_reg_898_reg_PATTERNBDETECT_UNCONNECTED),
        .PATTERNDETECT(NLW_mul_ln700_22_reg_898_reg_PATTERNDETECT_UNCONNECTED),
        .PCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .PCOUT(NLW_mul_ln700_22_reg_898_reg_PCOUT_UNCONNECTED[47:0]),
        .RSTA(1'b0),
        .RSTALLCARRYIN(1'b0),
        .RSTALUMODE(1'b0),
        .RSTB(1'b0),
        .RSTC(1'b0),
        .RSTCTRL(1'b0),
        .RSTD(1'b0),
        .RSTINMODE(1'b0),
        .RSTM(1'b0),
        .RSTP(1'b0),
        .UNDERFLOW(NLW_mul_ln700_22_reg_898_reg_UNDERFLOW_UNCONNECTED));
  DSP48E1 #(
    .ACASCREG(2),
    .ADREG(1),
    .ALUMODEREG(0),
    .AREG(2),
    .AUTORESET_PATDET("NO_RESET"),
    .A_INPUT("CASCADE"),
    .BCASCREG(0),
    .BREG(0),
    .B_INPUT("DIRECT"),
    .CARRYINREG(0),
    .CARRYINSELREG(0),
    .CREG(0),
    .DREG(1),
    .INMODEREG(0),
    .MASK(48'h3FFFFFFFFFFF),
    .MREG(0),
    .OPMODEREG(0),
    .PATTERN(48'h000000000000),
    .PREG(1),
    .SEL_MASK("MASK"),
    .SEL_PATTERN("PATTERN"),
    .USE_DPORT("FALSE"),
    .USE_MULT("MULTIPLY"),
    .USE_PATTERN_DETECT("NO_PATDET"),
    .USE_SIMD("ONE48")) 
    mul_ln700_23_reg_903_reg
       (.A({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .ACIN({mul_ln700_25_reg_913_reg_n_24,mul_ln700_25_reg_913_reg_n_25,mul_ln700_25_reg_913_reg_n_26,mul_ln700_25_reg_913_reg_n_27,mul_ln700_25_reg_913_reg_n_28,mul_ln700_25_reg_913_reg_n_29,mul_ln700_25_reg_913_reg_n_30,mul_ln700_25_reg_913_reg_n_31,mul_ln700_25_reg_913_reg_n_32,mul_ln700_25_reg_913_reg_n_33,mul_ln700_25_reg_913_reg_n_34,mul_ln700_25_reg_913_reg_n_35,mul_ln700_25_reg_913_reg_n_36,mul_ln700_25_reg_913_reg_n_37,mul_ln700_25_reg_913_reg_n_38,mul_ln700_25_reg_913_reg_n_39,mul_ln700_25_reg_913_reg_n_40,mul_ln700_25_reg_913_reg_n_41,mul_ln700_25_reg_913_reg_n_42,mul_ln700_25_reg_913_reg_n_43,mul_ln700_25_reg_913_reg_n_44,mul_ln700_25_reg_913_reg_n_45,mul_ln700_25_reg_913_reg_n_46,mul_ln700_25_reg_913_reg_n_47,mul_ln700_25_reg_913_reg_n_48,mul_ln700_25_reg_913_reg_n_49,mul_ln700_25_reg_913_reg_n_50,mul_ln700_25_reg_913_reg_n_51,mul_ln700_25_reg_913_reg_n_52,mul_ln700_25_reg_913_reg_n_53}),
        .ACOUT(NLW_mul_ln700_23_reg_903_reg_ACOUT_UNCONNECTED[29:0]),
        .ALUMODE({1'b0,1'b0,1'b0,1'b0}),
        .B({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b1,1'b0,1'b1,1'b0,1'b1,1'b1,1'b0,1'b1,1'b0,1'b1,1'b0}),
        .BCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .BCOUT(NLW_mul_ln700_23_reg_903_reg_BCOUT_UNCONNECTED[17:0]),
        .C({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .CARRYCASCIN(1'b0),
        .CARRYCASCOUT(NLW_mul_ln700_23_reg_903_reg_CARRYCASCOUT_UNCONNECTED),
        .CARRYIN(1'b0),
        .CARRYINSEL({1'b0,1'b0,1'b0}),
        .CARRYOUT(NLW_mul_ln700_23_reg_903_reg_CARRYOUT_UNCONNECTED[3:0]),
        .CEA1(fir_filter_b_U0_ap_start),
        .CEA2(fir_filter_b_U0_ap_start),
        .CEAD(1'b0),
        .CEALUMODE(1'b0),
        .CEB1(1'b0),
        .CEB2(1'b0),
        .CEC(1'b0),
        .CECARRYIN(1'b0),
        .CECTRL(1'b0),
        .CED(1'b0),
        .CEINMODE(1'b0),
        .CEM(1'b0),
        .CEP(1'b1),
        .CLK(ap_clk),
        .D({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .INMODE({1'b0,1'b0,1'b0,1'b0,1'b0}),
        .MULTSIGNIN(1'b0),
        .MULTSIGNOUT(NLW_mul_ln700_23_reg_903_reg_MULTSIGNOUT_UNCONNECTED),
        .OPMODE({1'b0,1'b0,1'b0,1'b0,1'b1,1'b0,1'b1}),
        .OVERFLOW(NLW_mul_ln700_23_reg_903_reg_OVERFLOW_UNCONNECTED),
        .P({NLW_mul_ln700_23_reg_903_reg_P_UNCONNECTED[47:28],mul_ln700_23_reg_903_reg_n_78,mul_ln700_23_reg_903_reg_n_79,mul_ln700_23_reg_903_reg_n_80,mul_ln700_23_reg_903_reg_n_81,mul_ln700_23_reg_903_reg_n_82,mul_ln700_23_reg_903_reg_n_83,mul_ln700_23_reg_903_reg_n_84,mul_ln700_23_reg_903_reg_n_85,mul_ln700_23_reg_903_reg_n_86,mul_ln700_23_reg_903_reg_n_87,mul_ln700_23_reg_903_reg_n_88,mul_ln700_23_reg_903_reg_n_89,mul_ln700_23_reg_903_reg_n_90,mul_ln700_23_reg_903_reg_n_91,mul_ln700_23_reg_903_reg_n_92,mul_ln700_23_reg_903_reg_n_93,mul_ln700_23_reg_903_reg_n_94,mul_ln700_23_reg_903_reg_n_95,mul_ln700_23_reg_903_reg_n_96,mul_ln700_23_reg_903_reg_n_97,mul_ln700_23_reg_903_reg_n_98,mul_ln700_23_reg_903_reg_n_99,mul_ln700_23_reg_903_reg_n_100,mul_ln700_23_reg_903_reg_n_101,mul_ln700_23_reg_903_reg_n_102,mul_ln700_23_reg_903_reg_n_103,mul_ln700_23_reg_903_reg_n_104,mul_ln700_23_reg_903_reg_n_105}),
        .PATTERNBDETECT(NLW_mul_ln700_23_reg_903_reg_PATTERNBDETECT_UNCONNECTED),
        .PATTERNDETECT(NLW_mul_ln700_23_reg_903_reg_PATTERNDETECT_UNCONNECTED),
        .PCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .PCOUT(NLW_mul_ln700_23_reg_903_reg_PCOUT_UNCONNECTED[47:0]),
        .RSTA(1'b0),
        .RSTALLCARRYIN(1'b0),
        .RSTALUMODE(1'b0),
        .RSTB(1'b0),
        .RSTC(1'b0),
        .RSTCTRL(1'b0),
        .RSTD(1'b0),
        .RSTINMODE(1'b0),
        .RSTM(1'b0),
        .RSTP(1'b0),
        .UNDERFLOW(NLW_mul_ln700_23_reg_903_reg_UNDERFLOW_UNCONNECTED));
  DSP48E1 #(
    .ACASCREG(2),
    .ADREG(1),
    .ALUMODEREG(0),
    .AREG(2),
    .AUTORESET_PATDET("NO_RESET"),
    .A_INPUT("DIRECT"),
    .BCASCREG(0),
    .BREG(0),
    .B_INPUT("DIRECT"),
    .CARRYINREG(0),
    .CARRYINSELREG(0),
    .CREG(0),
    .DREG(1),
    .INMODEREG(0),
    .MASK(48'h3FFFFFFFFFFF),
    .MREG(0),
    .OPMODEREG(0),
    .PATTERN(48'h000000000000),
    .PREG(1),
    .SEL_MASK("MASK"),
    .SEL_PATTERN("PATTERN"),
    .USE_DPORT("FALSE"),
    .USE_MULT("MULTIPLY"),
    .USE_PATTERN_DETECT("NO_PATDET"),
    .USE_SIMD("ONE48")) 
    mul_ln700_24_reg_908_reg
       (.A({shift_reg_V_1_4[15],shift_reg_V_1_4[15],shift_reg_V_1_4[15],shift_reg_V_1_4[15],shift_reg_V_1_4[15],shift_reg_V_1_4[15],shift_reg_V_1_4[15],shift_reg_V_1_4[15],shift_reg_V_1_4[15],shift_reg_V_1_4[15],shift_reg_V_1_4[15],shift_reg_V_1_4[15],shift_reg_V_1_4[15],shift_reg_V_1_4[15],shift_reg_V_1_4}),
        .ACIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .ACOUT({mul_ln700_24_reg_908_reg_n_24,mul_ln700_24_reg_908_reg_n_25,mul_ln700_24_reg_908_reg_n_26,mul_ln700_24_reg_908_reg_n_27,mul_ln700_24_reg_908_reg_n_28,mul_ln700_24_reg_908_reg_n_29,mul_ln700_24_reg_908_reg_n_30,mul_ln700_24_reg_908_reg_n_31,mul_ln700_24_reg_908_reg_n_32,mul_ln700_24_reg_908_reg_n_33,mul_ln700_24_reg_908_reg_n_34,mul_ln700_24_reg_908_reg_n_35,mul_ln700_24_reg_908_reg_n_36,mul_ln700_24_reg_908_reg_n_37,mul_ln700_24_reg_908_reg_n_38,mul_ln700_24_reg_908_reg_n_39,mul_ln700_24_reg_908_reg_n_40,mul_ln700_24_reg_908_reg_n_41,mul_ln700_24_reg_908_reg_n_42,mul_ln700_24_reg_908_reg_n_43,mul_ln700_24_reg_908_reg_n_44,mul_ln700_24_reg_908_reg_n_45,mul_ln700_24_reg_908_reg_n_46,mul_ln700_24_reg_908_reg_n_47,mul_ln700_24_reg_908_reg_n_48,mul_ln700_24_reg_908_reg_n_49,mul_ln700_24_reg_908_reg_n_50,mul_ln700_24_reg_908_reg_n_51,mul_ln700_24_reg_908_reg_n_52,mul_ln700_24_reg_908_reg_n_53}),
        .ALUMODE({1'b0,1'b0,1'b0,1'b0}),
        .B({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b1,1'b0,1'b1,1'b0,1'b0,1'b1,1'b0,1'b1,1'b0,1'b0}),
        .BCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .BCOUT(NLW_mul_ln700_24_reg_908_reg_BCOUT_UNCONNECTED[17:0]),
        .C({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .CARRYCASCIN(1'b0),
        .CARRYCASCOUT(NLW_mul_ln700_24_reg_908_reg_CARRYCASCOUT_UNCONNECTED),
        .CARRYIN(1'b0),
        .CARRYINSEL({1'b0,1'b0,1'b0}),
        .CARRYOUT(NLW_mul_ln700_24_reg_908_reg_CARRYOUT_UNCONNECTED[3:0]),
        .CEA1(fir_filter_b_U0_ap_start),
        .CEA2(fir_filter_b_U0_ap_start),
        .CEAD(1'b0),
        .CEALUMODE(1'b0),
        .CEB1(1'b0),
        .CEB2(1'b0),
        .CEC(1'b0),
        .CECARRYIN(1'b0),
        .CECTRL(1'b0),
        .CED(1'b0),
        .CEINMODE(1'b0),
        .CEM(1'b0),
        .CEP(1'b1),
        .CLK(ap_clk),
        .D({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .INMODE({1'b0,1'b0,1'b0,1'b0,1'b0}),
        .MULTSIGNIN(1'b0),
        .MULTSIGNOUT(NLW_mul_ln700_24_reg_908_reg_MULTSIGNOUT_UNCONNECTED),
        .OPMODE({1'b0,1'b0,1'b0,1'b0,1'b1,1'b0,1'b1}),
        .OVERFLOW(NLW_mul_ln700_24_reg_908_reg_OVERFLOW_UNCONNECTED),
        .P({NLW_mul_ln700_24_reg_908_reg_P_UNCONNECTED[47:27],mul_ln700_24_reg_908_reg_n_79,mul_ln700_24_reg_908_reg_n_80,mul_ln700_24_reg_908_reg_n_81,mul_ln700_24_reg_908_reg_n_82,mul_ln700_24_reg_908_reg_n_83,mul_ln700_24_reg_908_reg_n_84,mul_ln700_24_reg_908_reg_n_85,mul_ln700_24_reg_908_reg_n_86,mul_ln700_24_reg_908_reg_n_87,mul_ln700_24_reg_908_reg_n_88,mul_ln700_24_reg_908_reg_n_89,mul_ln700_24_reg_908_reg_n_90,mul_ln700_24_reg_908_reg_n_91,mul_ln700_24_reg_908_reg_n_92,mul_ln700_24_reg_908_reg_n_93,mul_ln700_24_reg_908_reg_n_94,mul_ln700_24_reg_908_reg_n_95,mul_ln700_24_reg_908_reg_n_96,mul_ln700_24_reg_908_reg_n_97,mul_ln700_24_reg_908_reg_n_98,mul_ln700_24_reg_908_reg_n_99,mul_ln700_24_reg_908_reg_n_100,mul_ln700_24_reg_908_reg_n_101,mul_ln700_24_reg_908_reg_n_102,mul_ln700_24_reg_908_reg_n_103,mul_ln700_24_reg_908_reg_n_104,mul_ln700_24_reg_908_reg_n_105}),
        .PATTERNBDETECT(NLW_mul_ln700_24_reg_908_reg_PATTERNBDETECT_UNCONNECTED),
        .PATTERNDETECT(NLW_mul_ln700_24_reg_908_reg_PATTERNDETECT_UNCONNECTED),
        .PCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .PCOUT(NLW_mul_ln700_24_reg_908_reg_PCOUT_UNCONNECTED[47:0]),
        .RSTA(1'b0),
        .RSTALLCARRYIN(1'b0),
        .RSTALUMODE(1'b0),
        .RSTB(1'b0),
        .RSTC(1'b0),
        .RSTCTRL(1'b0),
        .RSTD(1'b0),
        .RSTINMODE(1'b0),
        .RSTM(1'b0),
        .RSTP(1'b0),
        .UNDERFLOW(NLW_mul_ln700_24_reg_908_reg_UNDERFLOW_UNCONNECTED));
  DSP48E1 #(
    .ACASCREG(1),
    .ADREG(1),
    .ALUMODEREG(0),
    .AREG(1),
    .AUTORESET_PATDET("NO_RESET"),
    .A_INPUT("CASCADE"),
    .BCASCREG(0),
    .BREG(0),
    .B_INPUT("DIRECT"),
    .CARRYINREG(0),
    .CARRYINSELREG(0),
    .CREG(0),
    .DREG(1),
    .INMODEREG(0),
    .MASK(48'h3FFFFFFFFFFF),
    .MREG(0),
    .OPMODEREG(0),
    .PATTERN(48'h000000000000),
    .PREG(1),
    .SEL_MASK("MASK"),
    .SEL_PATTERN("PATTERN"),
    .USE_DPORT("FALSE"),
    .USE_MULT("MULTIPLY"),
    .USE_PATTERN_DETECT("NO_PATDET"),
    .USE_SIMD("ONE48")) 
    mul_ln700_25_reg_913_reg
       (.A({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .ACIN({mul_ln700_26_reg_918_reg_n_24,mul_ln700_26_reg_918_reg_n_25,mul_ln700_26_reg_918_reg_n_26,mul_ln700_26_reg_918_reg_n_27,mul_ln700_26_reg_918_reg_n_28,mul_ln700_26_reg_918_reg_n_29,mul_ln700_26_reg_918_reg_n_30,mul_ln700_26_reg_918_reg_n_31,mul_ln700_26_reg_918_reg_n_32,mul_ln700_26_reg_918_reg_n_33,mul_ln700_26_reg_918_reg_n_34,mul_ln700_26_reg_918_reg_n_35,mul_ln700_26_reg_918_reg_n_36,mul_ln700_26_reg_918_reg_n_37,mul_ln700_26_reg_918_reg_n_38,mul_ln700_26_reg_918_reg_n_39,mul_ln700_26_reg_918_reg_n_40,mul_ln700_26_reg_918_reg_n_41,mul_ln700_26_reg_918_reg_n_42,mul_ln700_26_reg_918_reg_n_43,mul_ln700_26_reg_918_reg_n_44,mul_ln700_26_reg_918_reg_n_45,mul_ln700_26_reg_918_reg_n_46,mul_ln700_26_reg_918_reg_n_47,mul_ln700_26_reg_918_reg_n_48,mul_ln700_26_reg_918_reg_n_49,mul_ln700_26_reg_918_reg_n_50,mul_ln700_26_reg_918_reg_n_51,mul_ln700_26_reg_918_reg_n_52,mul_ln700_26_reg_918_reg_n_53}),
        .ACOUT({mul_ln700_25_reg_913_reg_n_24,mul_ln700_25_reg_913_reg_n_25,mul_ln700_25_reg_913_reg_n_26,mul_ln700_25_reg_913_reg_n_27,mul_ln700_25_reg_913_reg_n_28,mul_ln700_25_reg_913_reg_n_29,mul_ln700_25_reg_913_reg_n_30,mul_ln700_25_reg_913_reg_n_31,mul_ln700_25_reg_913_reg_n_32,mul_ln700_25_reg_913_reg_n_33,mul_ln700_25_reg_913_reg_n_34,mul_ln700_25_reg_913_reg_n_35,mul_ln700_25_reg_913_reg_n_36,mul_ln700_25_reg_913_reg_n_37,mul_ln700_25_reg_913_reg_n_38,mul_ln700_25_reg_913_reg_n_39,mul_ln700_25_reg_913_reg_n_40,mul_ln700_25_reg_913_reg_n_41,mul_ln700_25_reg_913_reg_n_42,mul_ln700_25_reg_913_reg_n_43,mul_ln700_25_reg_913_reg_n_44,mul_ln700_25_reg_913_reg_n_45,mul_ln700_25_reg_913_reg_n_46,mul_ln700_25_reg_913_reg_n_47,mul_ln700_25_reg_913_reg_n_48,mul_ln700_25_reg_913_reg_n_49,mul_ln700_25_reg_913_reg_n_50,mul_ln700_25_reg_913_reg_n_51,mul_ln700_25_reg_913_reg_n_52,mul_ln700_25_reg_913_reg_n_53}),
        .ALUMODE({1'b0,1'b0,1'b0,1'b0}),
        .B({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b1,1'b1,1'b0,1'b0,1'b1,1'b1,1'b1}),
        .BCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .BCOUT(NLW_mul_ln700_25_reg_913_reg_BCOUT_UNCONNECTED[17:0]),
        .C({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .CARRYCASCIN(1'b0),
        .CARRYCASCOUT(NLW_mul_ln700_25_reg_913_reg_CARRYCASCOUT_UNCONNECTED),
        .CARRYIN(1'b0),
        .CARRYINSEL({1'b0,1'b0,1'b0}),
        .CARRYOUT(NLW_mul_ln700_25_reg_913_reg_CARRYOUT_UNCONNECTED[3:0]),
        .CEA1(1'b0),
        .CEA2(fir_filter_b_U0_ap_start),
        .CEAD(1'b0),
        .CEALUMODE(1'b0),
        .CEB1(1'b0),
        .CEB2(1'b0),
        .CEC(1'b0),
        .CECARRYIN(1'b0),
        .CECTRL(1'b0),
        .CED(1'b0),
        .CEINMODE(1'b0),
        .CEM(1'b0),
        .CEP(1'b1),
        .CLK(ap_clk),
        .D({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .INMODE({1'b0,1'b0,1'b0,1'b0,1'b0}),
        .MULTSIGNIN(1'b0),
        .MULTSIGNOUT(NLW_mul_ln700_25_reg_913_reg_MULTSIGNOUT_UNCONNECTED),
        .OPMODE({1'b0,1'b0,1'b0,1'b0,1'b1,1'b0,1'b1}),
        .OVERFLOW(NLW_mul_ln700_25_reg_913_reg_OVERFLOW_UNCONNECTED),
        .P({NLW_mul_ln700_25_reg_913_reg_P_UNCONNECTED[47:24],mul_ln700_25_reg_913_reg_n_82,mul_ln700_25_reg_913_reg_n_83,mul_ln700_25_reg_913_reg_n_84,mul_ln700_25_reg_913_reg_n_85,mul_ln700_25_reg_913_reg_n_86,mul_ln700_25_reg_913_reg_n_87,mul_ln700_25_reg_913_reg_n_88,mul_ln700_25_reg_913_reg_n_89,mul_ln700_25_reg_913_reg_n_90,mul_ln700_25_reg_913_reg_n_91,mul_ln700_25_reg_913_reg_n_92,mul_ln700_25_reg_913_reg_n_93,mul_ln700_25_reg_913_reg_n_94,mul_ln700_25_reg_913_reg_n_95,mul_ln700_25_reg_913_reg_n_96,mul_ln700_25_reg_913_reg_n_97,mul_ln700_25_reg_913_reg_n_98,mul_ln700_25_reg_913_reg_n_99,mul_ln700_25_reg_913_reg_n_100,mul_ln700_25_reg_913_reg_n_101,mul_ln700_25_reg_913_reg_n_102,mul_ln700_25_reg_913_reg_n_103,mul_ln700_25_reg_913_reg_n_104,mul_ln700_25_reg_913_reg_n_105}),
        .PATTERNBDETECT(NLW_mul_ln700_25_reg_913_reg_PATTERNBDETECT_UNCONNECTED),
        .PATTERNDETECT(NLW_mul_ln700_25_reg_913_reg_PATTERNDETECT_UNCONNECTED),
        .PCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .PCOUT(NLW_mul_ln700_25_reg_913_reg_PCOUT_UNCONNECTED[47:0]),
        .RSTA(1'b0),
        .RSTALLCARRYIN(1'b0),
        .RSTALUMODE(1'b0),
        .RSTB(1'b0),
        .RSTC(1'b0),
        .RSTCTRL(1'b0),
        .RSTD(1'b0),
        .RSTINMODE(1'b0),
        .RSTM(1'b0),
        .RSTP(1'b0),
        .UNDERFLOW(NLW_mul_ln700_25_reg_913_reg_UNDERFLOW_UNCONNECTED));
  DSP48E1 #(
    .ACASCREG(2),
    .ADREG(1),
    .ALUMODEREG(0),
    .AREG(2),
    .AUTORESET_PATDET("NO_RESET"),
    .A_INPUT("CASCADE"),
    .BCASCREG(0),
    .BREG(0),
    .B_INPUT("DIRECT"),
    .CARRYINREG(0),
    .CARRYINSELREG(0),
    .CREG(0),
    .DREG(1),
    .INMODEREG(0),
    .MASK(48'h3FFFFFFFFFFF),
    .MREG(0),
    .OPMODEREG(0),
    .PATTERN(48'h000000000000),
    .PREG(1),
    .SEL_MASK("MASK"),
    .SEL_PATTERN("PATTERN"),
    .USE_DPORT("FALSE"),
    .USE_MULT("MULTIPLY"),
    .USE_PATTERN_DETECT("NO_PATDET"),
    .USE_SIMD("ONE48")) 
    mul_ln700_26_reg_918_reg
       (.A({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .ACIN({mul_ln700_28_reg_928_reg_n_24,mul_ln700_28_reg_928_reg_n_25,mul_ln700_28_reg_928_reg_n_26,mul_ln700_28_reg_928_reg_n_27,mul_ln700_28_reg_928_reg_n_28,mul_ln700_28_reg_928_reg_n_29,mul_ln700_28_reg_928_reg_n_30,mul_ln700_28_reg_928_reg_n_31,mul_ln700_28_reg_928_reg_n_32,mul_ln700_28_reg_928_reg_n_33,mul_ln700_28_reg_928_reg_n_34,mul_ln700_28_reg_928_reg_n_35,mul_ln700_28_reg_928_reg_n_36,mul_ln700_28_reg_928_reg_n_37,mul_ln700_28_reg_928_reg_n_38,mul_ln700_28_reg_928_reg_n_39,mul_ln700_28_reg_928_reg_n_40,mul_ln700_28_reg_928_reg_n_41,mul_ln700_28_reg_928_reg_n_42,mul_ln700_28_reg_928_reg_n_43,mul_ln700_28_reg_928_reg_n_44,mul_ln700_28_reg_928_reg_n_45,mul_ln700_28_reg_928_reg_n_46,mul_ln700_28_reg_928_reg_n_47,mul_ln700_28_reg_928_reg_n_48,mul_ln700_28_reg_928_reg_n_49,mul_ln700_28_reg_928_reg_n_50,mul_ln700_28_reg_928_reg_n_51,mul_ln700_28_reg_928_reg_n_52,mul_ln700_28_reg_928_reg_n_53}),
        .ACOUT({mul_ln700_26_reg_918_reg_n_24,mul_ln700_26_reg_918_reg_n_25,mul_ln700_26_reg_918_reg_n_26,mul_ln700_26_reg_918_reg_n_27,mul_ln700_26_reg_918_reg_n_28,mul_ln700_26_reg_918_reg_n_29,mul_ln700_26_reg_918_reg_n_30,mul_ln700_26_reg_918_reg_n_31,mul_ln700_26_reg_918_reg_n_32,mul_ln700_26_reg_918_reg_n_33,mul_ln700_26_reg_918_reg_n_34,mul_ln700_26_reg_918_reg_n_35,mul_ln700_26_reg_918_reg_n_36,mul_ln700_26_reg_918_reg_n_37,mul_ln700_26_reg_918_reg_n_38,mul_ln700_26_reg_918_reg_n_39,mul_ln700_26_reg_918_reg_n_40,mul_ln700_26_reg_918_reg_n_41,mul_ln700_26_reg_918_reg_n_42,mul_ln700_26_reg_918_reg_n_43,mul_ln700_26_reg_918_reg_n_44,mul_ln700_26_reg_918_reg_n_45,mul_ln700_26_reg_918_reg_n_46,mul_ln700_26_reg_918_reg_n_47,mul_ln700_26_reg_918_reg_n_48,mul_ln700_26_reg_918_reg_n_49,mul_ln700_26_reg_918_reg_n_50,mul_ln700_26_reg_918_reg_n_51,mul_ln700_26_reg_918_reg_n_52,mul_ln700_26_reg_918_reg_n_53}),
        .ALUMODE({1'b0,1'b0,1'b0,1'b0}),
        .B({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b0,1'b1,1'b1,1'b1,1'b0,1'b1,1'b1,1'b0,1'b1}),
        .BCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .BCOUT(NLW_mul_ln700_26_reg_918_reg_BCOUT_UNCONNECTED[17:0]),
        .C({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .CARRYCASCIN(1'b0),
        .CARRYCASCOUT(NLW_mul_ln700_26_reg_918_reg_CARRYCASCOUT_UNCONNECTED),
        .CARRYIN(1'b0),
        .CARRYINSEL({1'b0,1'b0,1'b0}),
        .CARRYOUT(NLW_mul_ln700_26_reg_918_reg_CARRYOUT_UNCONNECTED[3:0]),
        .CEA1(fir_filter_b_U0_ap_start),
        .CEA2(fir_filter_b_U0_ap_start),
        .CEAD(1'b0),
        .CEALUMODE(1'b0),
        .CEB1(1'b0),
        .CEB2(1'b0),
        .CEC(1'b0),
        .CECARRYIN(1'b0),
        .CECTRL(1'b0),
        .CED(1'b0),
        .CEINMODE(1'b0),
        .CEM(1'b0),
        .CEP(1'b1),
        .CLK(ap_clk),
        .D({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .INMODE({1'b0,1'b0,1'b0,1'b0,1'b0}),
        .MULTSIGNIN(1'b0),
        .MULTSIGNOUT(NLW_mul_ln700_26_reg_918_reg_MULTSIGNOUT_UNCONNECTED),
        .OPMODE({1'b0,1'b0,1'b0,1'b0,1'b1,1'b0,1'b1}),
        .OVERFLOW(NLW_mul_ln700_26_reg_918_reg_OVERFLOW_UNCONNECTED),
        .P({NLW_mul_ln700_26_reg_918_reg_P_UNCONNECTED[47:26],mul_ln700_26_reg_918_reg_n_80,mul_ln700_26_reg_918_reg_n_81,mul_ln700_26_reg_918_reg_n_82,mul_ln700_26_reg_918_reg_n_83,mul_ln700_26_reg_918_reg_n_84,mul_ln700_26_reg_918_reg_n_85,mul_ln700_26_reg_918_reg_n_86,mul_ln700_26_reg_918_reg_n_87,mul_ln700_26_reg_918_reg_n_88,mul_ln700_26_reg_918_reg_n_89,mul_ln700_26_reg_918_reg_n_90,mul_ln700_26_reg_918_reg_n_91,mul_ln700_26_reg_918_reg_n_92,mul_ln700_26_reg_918_reg_n_93,mul_ln700_26_reg_918_reg_n_94,mul_ln700_26_reg_918_reg_n_95,mul_ln700_26_reg_918_reg_n_96,mul_ln700_26_reg_918_reg_n_97,mul_ln700_26_reg_918_reg_n_98,mul_ln700_26_reg_918_reg_n_99,mul_ln700_26_reg_918_reg_n_100,mul_ln700_26_reg_918_reg_n_101,mul_ln700_26_reg_918_reg_n_102,mul_ln700_26_reg_918_reg_n_103,mul_ln700_26_reg_918_reg_n_104,mul_ln700_26_reg_918_reg_n_105}),
        .PATTERNBDETECT(NLW_mul_ln700_26_reg_918_reg_PATTERNBDETECT_UNCONNECTED),
        .PATTERNDETECT(NLW_mul_ln700_26_reg_918_reg_PATTERNDETECT_UNCONNECTED),
        .PCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .PCOUT(NLW_mul_ln700_26_reg_918_reg_PCOUT_UNCONNECTED[47:0]),
        .RSTA(1'b0),
        .RSTALLCARRYIN(1'b0),
        .RSTALUMODE(1'b0),
        .RSTB(1'b0),
        .RSTC(1'b0),
        .RSTCTRL(1'b0),
        .RSTD(1'b0),
        .RSTINMODE(1'b0),
        .RSTM(1'b0),
        .RSTP(1'b0),
        .UNDERFLOW(NLW_mul_ln700_26_reg_918_reg_UNDERFLOW_UNCONNECTED));
  DSP48E1 #(
    .ACASCREG(2),
    .ADREG(1),
    .ALUMODEREG(0),
    .AREG(2),
    .AUTORESET_PATDET("NO_RESET"),
    .A_INPUT("DIRECT"),
    .BCASCREG(0),
    .BREG(0),
    .B_INPUT("DIRECT"),
    .CARRYINREG(0),
    .CARRYINSELREG(0),
    .CREG(0),
    .DREG(1),
    .INMODEREG(0),
    .MASK(48'h3FFFFFFFFFFF),
    .MREG(0),
    .OPMODEREG(0),
    .PATTERN(48'h000000000000),
    .PREG(1),
    .SEL_MASK("MASK"),
    .SEL_PATTERN("PATTERN"),
    .USE_DPORT("FALSE"),
    .USE_MULT("MULTIPLY"),
    .USE_PATTERN_DETECT("NO_PATDET"),
    .USE_SIMD("ONE48")) 
    mul_ln700_27_reg_923_reg
       (.A({shift_reg_V_1_1[15],shift_reg_V_1_1[15],shift_reg_V_1_1[15],shift_reg_V_1_1[15],shift_reg_V_1_1[15],shift_reg_V_1_1[15],shift_reg_V_1_1[15],shift_reg_V_1_1[15],shift_reg_V_1_1[15],shift_reg_V_1_1[15],shift_reg_V_1_1[15],shift_reg_V_1_1[15],shift_reg_V_1_1[15],shift_reg_V_1_1[15],shift_reg_V_1_1}),
        .ACIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .ACOUT(NLW_mul_ln700_27_reg_923_reg_ACOUT_UNCONNECTED[29:0]),
        .ALUMODE({1'b0,1'b0,1'b0,1'b0}),
        .B({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b0,1'b0,1'b0,1'b0,1'b1,1'b1,1'b0,1'b1,1'b1}),
        .BCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .BCOUT(NLW_mul_ln700_27_reg_923_reg_BCOUT_UNCONNECTED[17:0]),
        .C({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .CARRYCASCIN(1'b0),
        .CARRYCASCOUT(NLW_mul_ln700_27_reg_923_reg_CARRYCASCOUT_UNCONNECTED),
        .CARRYIN(1'b0),
        .CARRYINSEL({1'b0,1'b0,1'b0}),
        .CARRYOUT(NLW_mul_ln700_27_reg_923_reg_CARRYOUT_UNCONNECTED[3:0]),
        .CEA1(fir_filter_b_U0_ap_start),
        .CEA2(fir_filter_b_U0_ap_start),
        .CEAD(1'b0),
        .CEALUMODE(1'b0),
        .CEB1(1'b0),
        .CEB2(1'b0),
        .CEC(1'b0),
        .CECARRYIN(1'b0),
        .CECTRL(1'b0),
        .CED(1'b0),
        .CEINMODE(1'b0),
        .CEM(1'b0),
        .CEP(1'b1),
        .CLK(ap_clk),
        .D({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .INMODE({1'b0,1'b0,1'b0,1'b0,1'b0}),
        .MULTSIGNIN(1'b0),
        .MULTSIGNOUT(NLW_mul_ln700_27_reg_923_reg_MULTSIGNOUT_UNCONNECTED),
        .OPMODE({1'b0,1'b0,1'b0,1'b0,1'b1,1'b0,1'b1}),
        .OVERFLOW(NLW_mul_ln700_27_reg_923_reg_OVERFLOW_UNCONNECTED),
        .P({NLW_mul_ln700_27_reg_923_reg_P_UNCONNECTED[47:26],mul_ln700_27_reg_923_reg_n_80,mul_ln700_27_reg_923_reg_n_81,mul_ln700_27_reg_923_reg_n_82,mul_ln700_27_reg_923_reg_n_83,mul_ln700_27_reg_923_reg_n_84,mul_ln700_27_reg_923_reg_n_85,mul_ln700_27_reg_923_reg_n_86,mul_ln700_27_reg_923_reg_n_87,mul_ln700_27_reg_923_reg_n_88,mul_ln700_27_reg_923_reg_n_89,mul_ln700_27_reg_923_reg_n_90,mul_ln700_27_reg_923_reg_n_91,mul_ln700_27_reg_923_reg_n_92,mul_ln700_27_reg_923_reg_n_93,mul_ln700_27_reg_923_reg_n_94,mul_ln700_27_reg_923_reg_n_95,mul_ln700_27_reg_923_reg_n_96,mul_ln700_27_reg_923_reg_n_97,mul_ln700_27_reg_923_reg_n_98,mul_ln700_27_reg_923_reg_n_99,mul_ln700_27_reg_923_reg_n_100,mul_ln700_27_reg_923_reg_n_101,mul_ln700_27_reg_923_reg_n_102,mul_ln700_27_reg_923_reg_n_103,mul_ln700_27_reg_923_reg_n_104,mul_ln700_27_reg_923_reg_n_105}),
        .PATTERNBDETECT(NLW_mul_ln700_27_reg_923_reg_PATTERNBDETECT_UNCONNECTED),
        .PATTERNDETECT(NLW_mul_ln700_27_reg_923_reg_PATTERNDETECT_UNCONNECTED),
        .PCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .PCOUT(NLW_mul_ln700_27_reg_923_reg_PCOUT_UNCONNECTED[47:0]),
        .RSTA(1'b0),
        .RSTALLCARRYIN(1'b0),
        .RSTALUMODE(1'b0),
        .RSTB(1'b0),
        .RSTC(1'b0),
        .RSTCTRL(1'b0),
        .RSTD(1'b0),
        .RSTINMODE(1'b0),
        .RSTM(1'b0),
        .RSTP(1'b0),
        .UNDERFLOW(NLW_mul_ln700_27_reg_923_reg_UNDERFLOW_UNCONNECTED));
  DSP48E1 #(
    .ACASCREG(1),
    .ADREG(1),
    .ALUMODEREG(0),
    .AREG(1),
    .AUTORESET_PATDET("NO_RESET"),
    .A_INPUT("DIRECT"),
    .BCASCREG(0),
    .BREG(0),
    .B_INPUT("DIRECT"),
    .CARRYINREG(0),
    .CARRYINSELREG(0),
    .CREG(0),
    .DREG(1),
    .INMODEREG(0),
    .MASK(48'h3FFFFFFFFFFF),
    .MREG(0),
    .OPMODEREG(0),
    .PATTERN(48'h000000000000),
    .PREG(1),
    .SEL_MASK("MASK"),
    .SEL_PATTERN("PATTERN"),
    .USE_DPORT("FALSE"),
    .USE_MULT("MULTIPLY"),
    .USE_PATTERN_DETECT("NO_PATDET"),
    .USE_SIMD("ONE48")) 
    mul_ln700_28_reg_928_reg
       (.A({shift_reg_V_1_1[15],shift_reg_V_1_1[15],shift_reg_V_1_1[15],shift_reg_V_1_1[15],shift_reg_V_1_1[15],shift_reg_V_1_1[15],shift_reg_V_1_1[15],shift_reg_V_1_1[15],shift_reg_V_1_1[15],shift_reg_V_1_1[15],shift_reg_V_1_1[15],shift_reg_V_1_1[15],shift_reg_V_1_1[15],shift_reg_V_1_1[15],shift_reg_V_1_1}),
        .ACIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .ACOUT({mul_ln700_28_reg_928_reg_n_24,mul_ln700_28_reg_928_reg_n_25,mul_ln700_28_reg_928_reg_n_26,mul_ln700_28_reg_928_reg_n_27,mul_ln700_28_reg_928_reg_n_28,mul_ln700_28_reg_928_reg_n_29,mul_ln700_28_reg_928_reg_n_30,mul_ln700_28_reg_928_reg_n_31,mul_ln700_28_reg_928_reg_n_32,mul_ln700_28_reg_928_reg_n_33,mul_ln700_28_reg_928_reg_n_34,mul_ln700_28_reg_928_reg_n_35,mul_ln700_28_reg_928_reg_n_36,mul_ln700_28_reg_928_reg_n_37,mul_ln700_28_reg_928_reg_n_38,mul_ln700_28_reg_928_reg_n_39,mul_ln700_28_reg_928_reg_n_40,mul_ln700_28_reg_928_reg_n_41,mul_ln700_28_reg_928_reg_n_42,mul_ln700_28_reg_928_reg_n_43,mul_ln700_28_reg_928_reg_n_44,mul_ln700_28_reg_928_reg_n_45,mul_ln700_28_reg_928_reg_n_46,mul_ln700_28_reg_928_reg_n_47,mul_ln700_28_reg_928_reg_n_48,mul_ln700_28_reg_928_reg_n_49,mul_ln700_28_reg_928_reg_n_50,mul_ln700_28_reg_928_reg_n_51,mul_ln700_28_reg_928_reg_n_52,mul_ln700_28_reg_928_reg_n_53}),
        .ALUMODE({1'b0,1'b0,1'b0,1'b0}),
        .B({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b0,1'b1,1'b1,1'b1,1'b0,1'b1,1'b0,1'b1,1'b1,1'b0}),
        .BCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .BCOUT(NLW_mul_ln700_28_reg_928_reg_BCOUT_UNCONNECTED[17:0]),
        .C({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .CARRYCASCIN(1'b0),
        .CARRYCASCOUT(NLW_mul_ln700_28_reg_928_reg_CARRYCASCOUT_UNCONNECTED),
        .CARRYIN(1'b0),
        .CARRYINSEL({1'b0,1'b0,1'b0}),
        .CARRYOUT(NLW_mul_ln700_28_reg_928_reg_CARRYOUT_UNCONNECTED[3:0]),
        .CEA1(1'b0),
        .CEA2(fir_filter_b_U0_ap_start),
        .CEAD(1'b0),
        .CEALUMODE(1'b0),
        .CEB1(1'b0),
        .CEB2(1'b0),
        .CEC(1'b0),
        .CECARRYIN(1'b0),
        .CECTRL(1'b0),
        .CED(1'b0),
        .CEINMODE(1'b0),
        .CEM(1'b0),
        .CEP(1'b1),
        .CLK(ap_clk),
        .D({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .INMODE({1'b0,1'b0,1'b0,1'b0,1'b0}),
        .MULTSIGNIN(1'b0),
        .MULTSIGNOUT(NLW_mul_ln700_28_reg_928_reg_MULTSIGNOUT_UNCONNECTED),
        .OPMODE({1'b0,1'b0,1'b0,1'b0,1'b1,1'b0,1'b1}),
        .OVERFLOW(NLW_mul_ln700_28_reg_928_reg_OVERFLOW_UNCONNECTED),
        .P({NLW_mul_ln700_28_reg_928_reg_P_UNCONNECTED[47:27],mul_ln700_28_reg_928[31],mul_ln700_28_reg_928[25:1],mul_ln700_28_reg_928_reg_n_105}),
        .PATTERNBDETECT(NLW_mul_ln700_28_reg_928_reg_PATTERNBDETECT_UNCONNECTED),
        .PATTERNDETECT(NLW_mul_ln700_28_reg_928_reg_PATTERNDETECT_UNCONNECTED),
        .PCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .PCOUT(NLW_mul_ln700_28_reg_928_reg_PCOUT_UNCONNECTED[47:0]),
        .RSTA(1'b0),
        .RSTALLCARRYIN(1'b0),
        .RSTALUMODE(1'b0),
        .RSTB(1'b0),
        .RSTC(1'b0),
        .RSTCTRL(1'b0),
        .RSTD(1'b0),
        .RSTINMODE(1'b0),
        .RSTM(1'b0),
        .RSTP(1'b0),
        .UNDERFLOW(NLW_mul_ln700_28_reg_928_reg_UNDERFLOW_UNCONNECTED));
  DSP48E1 #(
    .ACASCREG(1),
    .ADREG(1),
    .ALUMODEREG(0),
    .AREG(1),
    .AUTORESET_PATDET("NO_RESET"),
    .A_INPUT("CASCADE"),
    .BCASCREG(0),
    .BREG(0),
    .B_INPUT("DIRECT"),
    .CARRYINREG(0),
    .CARRYINSELREG(0),
    .CREG(0),
    .DREG(1),
    .INMODEREG(0),
    .MASK(48'h3FFFFFFFFFFF),
    .MREG(0),
    .OPMODEREG(0),
    .PATTERN(48'h000000000000),
    .PREG(1),
    .SEL_MASK("MASK"),
    .SEL_PATTERN("PATTERN"),
    .USE_DPORT("FALSE"),
    .USE_MULT("MULTIPLY"),
    .USE_PATTERN_DETECT("NO_PATDET"),
    .USE_SIMD("ONE48")) 
    mul_ln700_2_reg_798_reg
       (.A({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .ACIN({mul_ln700_3_reg_803_reg_n_24,mul_ln700_3_reg_803_reg_n_25,mul_ln700_3_reg_803_reg_n_26,mul_ln700_3_reg_803_reg_n_27,mul_ln700_3_reg_803_reg_n_28,mul_ln700_3_reg_803_reg_n_29,mul_ln700_3_reg_803_reg_n_30,mul_ln700_3_reg_803_reg_n_31,mul_ln700_3_reg_803_reg_n_32,mul_ln700_3_reg_803_reg_n_33,mul_ln700_3_reg_803_reg_n_34,mul_ln700_3_reg_803_reg_n_35,mul_ln700_3_reg_803_reg_n_36,mul_ln700_3_reg_803_reg_n_37,mul_ln700_3_reg_803_reg_n_38,mul_ln700_3_reg_803_reg_n_39,mul_ln700_3_reg_803_reg_n_40,mul_ln700_3_reg_803_reg_n_41,mul_ln700_3_reg_803_reg_n_42,mul_ln700_3_reg_803_reg_n_43,mul_ln700_3_reg_803_reg_n_44,mul_ln700_3_reg_803_reg_n_45,mul_ln700_3_reg_803_reg_n_46,mul_ln700_3_reg_803_reg_n_47,mul_ln700_3_reg_803_reg_n_48,mul_ln700_3_reg_803_reg_n_49,mul_ln700_3_reg_803_reg_n_50,mul_ln700_3_reg_803_reg_n_51,mul_ln700_3_reg_803_reg_n_52,mul_ln700_3_reg_803_reg_n_53}),
        .ACOUT({mul_ln700_2_reg_798_reg_n_24,mul_ln700_2_reg_798_reg_n_25,mul_ln700_2_reg_798_reg_n_26,mul_ln700_2_reg_798_reg_n_27,mul_ln700_2_reg_798_reg_n_28,mul_ln700_2_reg_798_reg_n_29,mul_ln700_2_reg_798_reg_n_30,mul_ln700_2_reg_798_reg_n_31,mul_ln700_2_reg_798_reg_n_32,mul_ln700_2_reg_798_reg_n_33,mul_ln700_2_reg_798_reg_n_34,mul_ln700_2_reg_798_reg_n_35,mul_ln700_2_reg_798_reg_n_36,mul_ln700_2_reg_798_reg_n_37,mul_ln700_2_reg_798_reg_n_38,mul_ln700_2_reg_798_reg_n_39,mul_ln700_2_reg_798_reg_n_40,mul_ln700_2_reg_798_reg_n_41,mul_ln700_2_reg_798_reg_n_42,mul_ln700_2_reg_798_reg_n_43,mul_ln700_2_reg_798_reg_n_44,mul_ln700_2_reg_798_reg_n_45,mul_ln700_2_reg_798_reg_n_46,mul_ln700_2_reg_798_reg_n_47,mul_ln700_2_reg_798_reg_n_48,mul_ln700_2_reg_798_reg_n_49,mul_ln700_2_reg_798_reg_n_50,mul_ln700_2_reg_798_reg_n_51,mul_ln700_2_reg_798_reg_n_52,mul_ln700_2_reg_798_reg_n_53}),
        .ALUMODE({1'b0,1'b0,1'b0,1'b0}),
        .B({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b0,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b0,1'b0,1'b1}),
        .BCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .BCOUT(NLW_mul_ln700_2_reg_798_reg_BCOUT_UNCONNECTED[17:0]),
        .C({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .CARRYCASCIN(1'b0),
        .CARRYCASCOUT(NLW_mul_ln700_2_reg_798_reg_CARRYCASCOUT_UNCONNECTED),
        .CARRYIN(1'b0),
        .CARRYINSEL({1'b0,1'b0,1'b0}),
        .CARRYOUT(NLW_mul_ln700_2_reg_798_reg_CARRYOUT_UNCONNECTED[3:0]),
        .CEA1(1'b0),
        .CEA2(fir_filter_b_U0_ap_start),
        .CEAD(1'b0),
        .CEALUMODE(1'b0),
        .CEB1(1'b0),
        .CEB2(1'b0),
        .CEC(1'b0),
        .CECARRYIN(1'b0),
        .CECTRL(1'b0),
        .CED(1'b0),
        .CEINMODE(1'b0),
        .CEM(1'b0),
        .CEP(1'b1),
        .CLK(ap_clk),
        .D({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .INMODE({1'b0,1'b0,1'b0,1'b0,1'b0}),
        .MULTSIGNIN(1'b0),
        .MULTSIGNOUT(NLW_mul_ln700_2_reg_798_reg_MULTSIGNOUT_UNCONNECTED),
        .OPMODE({1'b0,1'b0,1'b0,1'b0,1'b1,1'b0,1'b1}),
        .OVERFLOW(NLW_mul_ln700_2_reg_798_reg_OVERFLOW_UNCONNECTED),
        .P({NLW_mul_ln700_2_reg_798_reg_P_UNCONNECTED[47:27],mul_ln700_2_reg_798_reg_n_79,mul_ln700_2_reg_798_reg_n_80,mul_ln700_2_reg_798_reg_n_81,mul_ln700_2_reg_798_reg_n_82,mul_ln700_2_reg_798_reg_n_83,mul_ln700_2_reg_798_reg_n_84,mul_ln700_2_reg_798_reg_n_85,mul_ln700_2_reg_798_reg_n_86,mul_ln700_2_reg_798_reg_n_87,mul_ln700_2_reg_798_reg_n_88,mul_ln700_2_reg_798_reg_n_89,mul_ln700_2_reg_798_reg_n_90,mul_ln700_2_reg_798_reg_n_91,mul_ln700_2_reg_798_reg_n_92,mul_ln700_2_reg_798_reg_n_93,mul_ln700_2_reg_798_reg_n_94,mul_ln700_2_reg_798_reg_n_95,mul_ln700_2_reg_798_reg_n_96,mul_ln700_2_reg_798_reg_n_97,mul_ln700_2_reg_798_reg_n_98,mul_ln700_2_reg_798_reg_n_99,mul_ln700_2_reg_798_reg_n_100,mul_ln700_2_reg_798_reg_n_101,mul_ln700_2_reg_798_reg_n_102,mul_ln700_2_reg_798_reg_n_103,mul_ln700_2_reg_798_reg_n_104,mul_ln700_2_reg_798_reg_n_105}),
        .PATTERNBDETECT(NLW_mul_ln700_2_reg_798_reg_PATTERNBDETECT_UNCONNECTED),
        .PATTERNDETECT(NLW_mul_ln700_2_reg_798_reg_PATTERNDETECT_UNCONNECTED),
        .PCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .PCOUT(NLW_mul_ln700_2_reg_798_reg_PCOUT_UNCONNECTED[47:0]),
        .RSTA(1'b0),
        .RSTALLCARRYIN(1'b0),
        .RSTALUMODE(1'b0),
        .RSTB(1'b0),
        .RSTC(1'b0),
        .RSTCTRL(1'b0),
        .RSTD(1'b0),
        .RSTINMODE(1'b0),
        .RSTM(1'b0),
        .RSTP(1'b0),
        .UNDERFLOW(NLW_mul_ln700_2_reg_798_reg_UNDERFLOW_UNCONNECTED));
  (* METHODOLOGY_DRC_VIOS = "{SYNTH-12 {cell *THIS*}}" *) 
  DSP48E1 #(
    .ACASCREG(0),
    .ADREG(1),
    .ALUMODEREG(0),
    .AREG(0),
    .AUTORESET_PATDET("NO_RESET"),
    .A_INPUT("DIRECT"),
    .BCASCREG(0),
    .BREG(0),
    .B_INPUT("DIRECT"),
    .CARRYINREG(0),
    .CARRYINSELREG(0),
    .CREG(0),
    .DREG(1),
    .INMODEREG(0),
    .MASK(48'h3FFFFFFFFFFF),
    .MREG(0),
    .OPMODEREG(0),
    .PATTERN(48'h000000000000),
    .PREG(1),
    .SEL_MASK("MASK"),
    .SEL_PATTERN("PATTERN"),
    .USE_DPORT("FALSE"),
    .USE_MULT("MULTIPLY"),
    .USE_PATTERN_DETECT("NO_PATDET"),
    .USE_SIMD("ONE48")) 
    mul_ln700_31_reg_943_reg
       (.A({extLd4_loc_channel[15],extLd4_loc_channel[15],extLd4_loc_channel[15],extLd4_loc_channel[15],extLd4_loc_channel[15],extLd4_loc_channel[15],extLd4_loc_channel[15],extLd4_loc_channel[15],extLd4_loc_channel[15],extLd4_loc_channel[15],extLd4_loc_channel[15],extLd4_loc_channel[15],extLd4_loc_channel[15],extLd4_loc_channel[15],extLd4_loc_channel}),
        .ACIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .ACOUT(NLW_mul_ln700_31_reg_943_reg_ACOUT_UNCONNECTED[29:0]),
        .ALUMODE({1'b0,1'b0,1'b0,1'b0}),
        .B({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b0,1'b0,1'b0,1'b1,1'b0,1'b0,1'b1,1'b1,1'b1}),
        .BCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .BCOUT(NLW_mul_ln700_31_reg_943_reg_BCOUT_UNCONNECTED[17:0]),
        .C({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .CARRYCASCIN(1'b0),
        .CARRYCASCOUT(NLW_mul_ln700_31_reg_943_reg_CARRYCASCOUT_UNCONNECTED),
        .CARRYIN(1'b0),
        .CARRYINSEL({1'b0,1'b0,1'b0}),
        .CARRYOUT(NLW_mul_ln700_31_reg_943_reg_CARRYOUT_UNCONNECTED[3:0]),
        .CEA1(1'b0),
        .CEA2(1'b0),
        .CEAD(1'b0),
        .CEALUMODE(1'b0),
        .CEB1(1'b0),
        .CEB2(1'b0),
        .CEC(1'b0),
        .CECARRYIN(1'b0),
        .CECTRL(1'b0),
        .CED(1'b0),
        .CEINMODE(1'b0),
        .CEM(1'b0),
        .CEP(1'b1),
        .CLK(ap_clk),
        .D({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .INMODE({1'b0,1'b0,1'b0,1'b0,1'b0}),
        .MULTSIGNIN(1'b0),
        .MULTSIGNOUT(NLW_mul_ln700_31_reg_943_reg_MULTSIGNOUT_UNCONNECTED),
        .OPMODE({1'b0,1'b0,1'b0,1'b0,1'b1,1'b0,1'b1}),
        .OVERFLOW(NLW_mul_ln700_31_reg_943_reg_OVERFLOW_UNCONNECTED),
        .P({NLW_mul_ln700_31_reg_943_reg_P_UNCONNECTED[47:26],mul_ln700_31_reg_943_reg_n_80,mul_ln700_31_reg_943_reg_n_81,mul_ln700_31_reg_943_reg_n_82,mul_ln700_31_reg_943_reg_n_83,mul_ln700_31_reg_943_reg_n_84,mul_ln700_31_reg_943_reg_n_85,mul_ln700_31_reg_943_reg_n_86,mul_ln700_31_reg_943_reg_n_87,mul_ln700_31_reg_943_reg_n_88,mul_ln700_31_reg_943_reg_n_89,mul_ln700_31_reg_943_reg_n_90,mul_ln700_31_reg_943_reg_n_91,mul_ln700_31_reg_943_reg_n_92,mul_ln700_31_reg_943_reg_n_93,mul_ln700_31_reg_943_reg_n_94,mul_ln700_31_reg_943_reg_n_95,mul_ln700_31_reg_943_reg_n_96,mul_ln700_31_reg_943_reg_n_97,mul_ln700_31_reg_943_reg_n_98,mul_ln700_31_reg_943_reg_n_99,mul_ln700_31_reg_943_reg_n_100,mul_ln700_31_reg_943_reg_n_101,mul_ln700_31_reg_943_reg_n_102,mul_ln700_31_reg_943_reg_n_103,mul_ln700_31_reg_943_reg_n_104,mul_ln700_31_reg_943_reg_n_105}),
        .PATTERNBDETECT(NLW_mul_ln700_31_reg_943_reg_PATTERNBDETECT_UNCONNECTED),
        .PATTERNDETECT(NLW_mul_ln700_31_reg_943_reg_PATTERNDETECT_UNCONNECTED),
        .PCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .PCOUT({mul_ln700_31_reg_943_reg_n_106,mul_ln700_31_reg_943_reg_n_107,mul_ln700_31_reg_943_reg_n_108,mul_ln700_31_reg_943_reg_n_109,mul_ln700_31_reg_943_reg_n_110,mul_ln700_31_reg_943_reg_n_111,mul_ln700_31_reg_943_reg_n_112,mul_ln700_31_reg_943_reg_n_113,mul_ln700_31_reg_943_reg_n_114,mul_ln700_31_reg_943_reg_n_115,mul_ln700_31_reg_943_reg_n_116,mul_ln700_31_reg_943_reg_n_117,mul_ln700_31_reg_943_reg_n_118,mul_ln700_31_reg_943_reg_n_119,mul_ln700_31_reg_943_reg_n_120,mul_ln700_31_reg_943_reg_n_121,mul_ln700_31_reg_943_reg_n_122,mul_ln700_31_reg_943_reg_n_123,mul_ln700_31_reg_943_reg_n_124,mul_ln700_31_reg_943_reg_n_125,mul_ln700_31_reg_943_reg_n_126,mul_ln700_31_reg_943_reg_n_127,mul_ln700_31_reg_943_reg_n_128,mul_ln700_31_reg_943_reg_n_129,mul_ln700_31_reg_943_reg_n_130,mul_ln700_31_reg_943_reg_n_131,mul_ln700_31_reg_943_reg_n_132,mul_ln700_31_reg_943_reg_n_133,mul_ln700_31_reg_943_reg_n_134,mul_ln700_31_reg_943_reg_n_135,mul_ln700_31_reg_943_reg_n_136,mul_ln700_31_reg_943_reg_n_137,mul_ln700_31_reg_943_reg_n_138,mul_ln700_31_reg_943_reg_n_139,mul_ln700_31_reg_943_reg_n_140,mul_ln700_31_reg_943_reg_n_141,mul_ln700_31_reg_943_reg_n_142,mul_ln700_31_reg_943_reg_n_143,mul_ln700_31_reg_943_reg_n_144,mul_ln700_31_reg_943_reg_n_145,mul_ln700_31_reg_943_reg_n_146,mul_ln700_31_reg_943_reg_n_147,mul_ln700_31_reg_943_reg_n_148,mul_ln700_31_reg_943_reg_n_149,mul_ln700_31_reg_943_reg_n_150,mul_ln700_31_reg_943_reg_n_151,mul_ln700_31_reg_943_reg_n_152,mul_ln700_31_reg_943_reg_n_153}),
        .RSTA(1'b0),
        .RSTALLCARRYIN(1'b0),
        .RSTALUMODE(1'b0),
        .RSTB(1'b0),
        .RSTC(1'b0),
        .RSTCTRL(1'b0),
        .RSTD(1'b0),
        .RSTINMODE(1'b0),
        .RSTM(1'b0),
        .RSTP(1'b0),
        .UNDERFLOW(NLW_mul_ln700_31_reg_943_reg_UNDERFLOW_UNCONNECTED));
  DSP48E1 #(
    .ACASCREG(1),
    .ADREG(1),
    .ALUMODEREG(0),
    .AREG(1),
    .AUTORESET_PATDET("NO_RESET"),
    .A_INPUT("CASCADE"),
    .BCASCREG(0),
    .BREG(0),
    .B_INPUT("DIRECT"),
    .CARRYINREG(0),
    .CARRYINSELREG(0),
    .CREG(0),
    .DREG(1),
    .INMODEREG(0),
    .MASK(48'h3FFFFFFFFFFF),
    .MREG(0),
    .OPMODEREG(0),
    .PATTERN(48'h000000000000),
    .PREG(1),
    .SEL_MASK("MASK"),
    .SEL_PATTERN("PATTERN"),
    .USE_DPORT("FALSE"),
    .USE_MULT("MULTIPLY"),
    .USE_PATTERN_DETECT("NO_PATDET"),
    .USE_SIMD("ONE48")) 
    mul_ln700_3_reg_803_reg
       (.A({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .ACIN({add_ln700_3_reg_953_reg_n_24,add_ln700_3_reg_953_reg_n_25,add_ln700_3_reg_953_reg_n_26,add_ln700_3_reg_953_reg_n_27,add_ln700_3_reg_953_reg_n_28,add_ln700_3_reg_953_reg_n_29,add_ln700_3_reg_953_reg_n_30,add_ln700_3_reg_953_reg_n_31,add_ln700_3_reg_953_reg_n_32,add_ln700_3_reg_953_reg_n_33,add_ln700_3_reg_953_reg_n_34,add_ln700_3_reg_953_reg_n_35,add_ln700_3_reg_953_reg_n_36,add_ln700_3_reg_953_reg_n_37,add_ln700_3_reg_953_reg_n_38,add_ln700_3_reg_953_reg_n_39,add_ln700_3_reg_953_reg_n_40,add_ln700_3_reg_953_reg_n_41,add_ln700_3_reg_953_reg_n_42,add_ln700_3_reg_953_reg_n_43,add_ln700_3_reg_953_reg_n_44,add_ln700_3_reg_953_reg_n_45,add_ln700_3_reg_953_reg_n_46,add_ln700_3_reg_953_reg_n_47,add_ln700_3_reg_953_reg_n_48,add_ln700_3_reg_953_reg_n_49,add_ln700_3_reg_953_reg_n_50,add_ln700_3_reg_953_reg_n_51,add_ln700_3_reg_953_reg_n_52,add_ln700_3_reg_953_reg_n_53}),
        .ACOUT({mul_ln700_3_reg_803_reg_n_24,mul_ln700_3_reg_803_reg_n_25,mul_ln700_3_reg_803_reg_n_26,mul_ln700_3_reg_803_reg_n_27,mul_ln700_3_reg_803_reg_n_28,mul_ln700_3_reg_803_reg_n_29,mul_ln700_3_reg_803_reg_n_30,mul_ln700_3_reg_803_reg_n_31,mul_ln700_3_reg_803_reg_n_32,mul_ln700_3_reg_803_reg_n_33,mul_ln700_3_reg_803_reg_n_34,mul_ln700_3_reg_803_reg_n_35,mul_ln700_3_reg_803_reg_n_36,mul_ln700_3_reg_803_reg_n_37,mul_ln700_3_reg_803_reg_n_38,mul_ln700_3_reg_803_reg_n_39,mul_ln700_3_reg_803_reg_n_40,mul_ln700_3_reg_803_reg_n_41,mul_ln700_3_reg_803_reg_n_42,mul_ln700_3_reg_803_reg_n_43,mul_ln700_3_reg_803_reg_n_44,mul_ln700_3_reg_803_reg_n_45,mul_ln700_3_reg_803_reg_n_46,mul_ln700_3_reg_803_reg_n_47,mul_ln700_3_reg_803_reg_n_48,mul_ln700_3_reg_803_reg_n_49,mul_ln700_3_reg_803_reg_n_50,mul_ln700_3_reg_803_reg_n_51,mul_ln700_3_reg_803_reg_n_52,mul_ln700_3_reg_803_reg_n_53}),
        .ALUMODE({1'b0,1'b0,1'b0,1'b0}),
        .B({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b0,1'b1,1'b1,1'b1,1'b0,1'b1,1'b0,1'b1,1'b1,1'b0}),
        .BCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .BCOUT(NLW_mul_ln700_3_reg_803_reg_BCOUT_UNCONNECTED[17:0]),
        .C({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .CARRYCASCIN(1'b0),
        .CARRYCASCOUT(NLW_mul_ln700_3_reg_803_reg_CARRYCASCOUT_UNCONNECTED),
        .CARRYIN(1'b0),
        .CARRYINSEL({1'b0,1'b0,1'b0}),
        .CARRYOUT(NLW_mul_ln700_3_reg_803_reg_CARRYOUT_UNCONNECTED[3:0]),
        .CEA1(1'b0),
        .CEA2(fir_filter_b_U0_ap_start),
        .CEAD(1'b0),
        .CEALUMODE(1'b0),
        .CEB1(1'b0),
        .CEB2(1'b0),
        .CEC(1'b0),
        .CECARRYIN(1'b0),
        .CECTRL(1'b0),
        .CED(1'b0),
        .CEINMODE(1'b0),
        .CEM(1'b0),
        .CEP(1'b1),
        .CLK(ap_clk),
        .D({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .INMODE({1'b0,1'b0,1'b0,1'b0,1'b0}),
        .MULTSIGNIN(1'b0),
        .MULTSIGNOUT(NLW_mul_ln700_3_reg_803_reg_MULTSIGNOUT_UNCONNECTED),
        .OPMODE({1'b0,1'b0,1'b0,1'b0,1'b1,1'b0,1'b1}),
        .OVERFLOW(NLW_mul_ln700_3_reg_803_reg_OVERFLOW_UNCONNECTED),
        .P({NLW_mul_ln700_3_reg_803_reg_P_UNCONNECTED[47:27],mul_ln700_3_reg_803_reg_n_79,mul_ln700_3_reg_803_reg_n_80,mul_ln700_3_reg_803_reg_n_81,mul_ln700_3_reg_803_reg_n_82,mul_ln700_3_reg_803_reg_n_83,mul_ln700_3_reg_803_reg_n_84,mul_ln700_3_reg_803_reg_n_85,mul_ln700_3_reg_803_reg_n_86,mul_ln700_3_reg_803_reg_n_87,mul_ln700_3_reg_803_reg_n_88,mul_ln700_3_reg_803_reg_n_89,mul_ln700_3_reg_803_reg_n_90,mul_ln700_3_reg_803_reg_n_91,mul_ln700_3_reg_803_reg_n_92,mul_ln700_3_reg_803_reg_n_93,mul_ln700_3_reg_803_reg_n_94,mul_ln700_3_reg_803_reg_n_95,mul_ln700_3_reg_803_reg_n_96,mul_ln700_3_reg_803_reg_n_97,mul_ln700_3_reg_803_reg_n_98,mul_ln700_3_reg_803_reg_n_99,mul_ln700_3_reg_803_reg_n_100,mul_ln700_3_reg_803_reg_n_101,mul_ln700_3_reg_803_reg_n_102,mul_ln700_3_reg_803_reg_n_103,mul_ln700_3_reg_803_reg_n_104,mul_ln700_3_reg_803_reg_n_105}),
        .PATTERNBDETECT(NLW_mul_ln700_3_reg_803_reg_PATTERNBDETECT_UNCONNECTED),
        .PATTERNDETECT(NLW_mul_ln700_3_reg_803_reg_PATTERNDETECT_UNCONNECTED),
        .PCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .PCOUT(NLW_mul_ln700_3_reg_803_reg_PCOUT_UNCONNECTED[47:0]),
        .RSTA(1'b0),
        .RSTALLCARRYIN(1'b0),
        .RSTALUMODE(1'b0),
        .RSTB(1'b0),
        .RSTC(1'b0),
        .RSTCTRL(1'b0),
        .RSTD(1'b0),
        .RSTINMODE(1'b0),
        .RSTM(1'b0),
        .RSTP(1'b0),
        .UNDERFLOW(NLW_mul_ln700_3_reg_803_reg_UNDERFLOW_UNCONNECTED));
  DSP48E1 #(
    .ACASCREG(1),
    .ADREG(1),
    .ALUMODEREG(0),
    .AREG(1),
    .AUTORESET_PATDET("NO_RESET"),
    .A_INPUT("CASCADE"),
    .BCASCREG(0),
    .BREG(0),
    .B_INPUT("DIRECT"),
    .CARRYINREG(0),
    .CARRYINSELREG(0),
    .CREG(0),
    .DREG(1),
    .INMODEREG(0),
    .MASK(48'h3FFFFFFFFFFF),
    .MREG(0),
    .OPMODEREG(0),
    .PATTERN(48'h000000000000),
    .PREG(1),
    .SEL_MASK("MASK"),
    .SEL_PATTERN("PATTERN"),
    .USE_DPORT("FALSE"),
    .USE_MULT("MULTIPLY"),
    .USE_PATTERN_DETECT("NO_PATDET"),
    .USE_SIMD("ONE48")) 
    mul_ln700_5_reg_813_reg
       (.A({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .ACIN({add_ln700_4_reg_958_reg_n_24,add_ln700_4_reg_958_reg_n_25,add_ln700_4_reg_958_reg_n_26,add_ln700_4_reg_958_reg_n_27,add_ln700_4_reg_958_reg_n_28,add_ln700_4_reg_958_reg_n_29,add_ln700_4_reg_958_reg_n_30,add_ln700_4_reg_958_reg_n_31,add_ln700_4_reg_958_reg_n_32,add_ln700_4_reg_958_reg_n_33,add_ln700_4_reg_958_reg_n_34,add_ln700_4_reg_958_reg_n_35,add_ln700_4_reg_958_reg_n_36,add_ln700_4_reg_958_reg_n_37,add_ln700_4_reg_958_reg_n_38,add_ln700_4_reg_958_reg_n_39,add_ln700_4_reg_958_reg_n_40,add_ln700_4_reg_958_reg_n_41,add_ln700_4_reg_958_reg_n_42,add_ln700_4_reg_958_reg_n_43,add_ln700_4_reg_958_reg_n_44,add_ln700_4_reg_958_reg_n_45,add_ln700_4_reg_958_reg_n_46,add_ln700_4_reg_958_reg_n_47,add_ln700_4_reg_958_reg_n_48,add_ln700_4_reg_958_reg_n_49,add_ln700_4_reg_958_reg_n_50,add_ln700_4_reg_958_reg_n_51,add_ln700_4_reg_958_reg_n_52,add_ln700_4_reg_958_reg_n_53}),
        .ACOUT({mul_ln700_5_reg_813_reg_n_24,mul_ln700_5_reg_813_reg_n_25,mul_ln700_5_reg_813_reg_n_26,mul_ln700_5_reg_813_reg_n_27,mul_ln700_5_reg_813_reg_n_28,mul_ln700_5_reg_813_reg_n_29,mul_ln700_5_reg_813_reg_n_30,mul_ln700_5_reg_813_reg_n_31,mul_ln700_5_reg_813_reg_n_32,mul_ln700_5_reg_813_reg_n_33,mul_ln700_5_reg_813_reg_n_34,mul_ln700_5_reg_813_reg_n_35,mul_ln700_5_reg_813_reg_n_36,mul_ln700_5_reg_813_reg_n_37,mul_ln700_5_reg_813_reg_n_38,mul_ln700_5_reg_813_reg_n_39,mul_ln700_5_reg_813_reg_n_40,mul_ln700_5_reg_813_reg_n_41,mul_ln700_5_reg_813_reg_n_42,mul_ln700_5_reg_813_reg_n_43,mul_ln700_5_reg_813_reg_n_44,mul_ln700_5_reg_813_reg_n_45,mul_ln700_5_reg_813_reg_n_46,mul_ln700_5_reg_813_reg_n_47,mul_ln700_5_reg_813_reg_n_48,mul_ln700_5_reg_813_reg_n_49,mul_ln700_5_reg_813_reg_n_50,mul_ln700_5_reg_813_reg_n_51,mul_ln700_5_reg_813_reg_n_52,mul_ln700_5_reg_813_reg_n_53}),
        .ALUMODE({1'b0,1'b0,1'b0,1'b0}),
        .B({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b0,1'b1,1'b1,1'b1,1'b0,1'b1,1'b1,1'b0,1'b1}),
        .BCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .BCOUT(NLW_mul_ln700_5_reg_813_reg_BCOUT_UNCONNECTED[17:0]),
        .C({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .CARRYCASCIN(1'b0),
        .CARRYCASCOUT(NLW_mul_ln700_5_reg_813_reg_CARRYCASCOUT_UNCONNECTED),
        .CARRYIN(1'b0),
        .CARRYINSEL({1'b0,1'b0,1'b0}),
        .CARRYOUT(NLW_mul_ln700_5_reg_813_reg_CARRYOUT_UNCONNECTED[3:0]),
        .CEA1(1'b0),
        .CEA2(fir_filter_b_U0_ap_start),
        .CEAD(1'b0),
        .CEALUMODE(1'b0),
        .CEB1(1'b0),
        .CEB2(1'b0),
        .CEC(1'b0),
        .CECARRYIN(1'b0),
        .CECTRL(1'b0),
        .CED(1'b0),
        .CEINMODE(1'b0),
        .CEM(1'b0),
        .CEP(1'b1),
        .CLK(ap_clk),
        .D({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .INMODE({1'b0,1'b0,1'b0,1'b0,1'b0}),
        .MULTSIGNIN(1'b0),
        .MULTSIGNOUT(NLW_mul_ln700_5_reg_813_reg_MULTSIGNOUT_UNCONNECTED),
        .OPMODE({1'b0,1'b0,1'b0,1'b0,1'b1,1'b0,1'b1}),
        .OVERFLOW(NLW_mul_ln700_5_reg_813_reg_OVERFLOW_UNCONNECTED),
        .P({NLW_mul_ln700_5_reg_813_reg_P_UNCONNECTED[47:26],mul_ln700_5_reg_813_reg_n_80,mul_ln700_5_reg_813_reg_n_81,mul_ln700_5_reg_813_reg_n_82,mul_ln700_5_reg_813_reg_n_83,mul_ln700_5_reg_813_reg_n_84,mul_ln700_5_reg_813_reg_n_85,mul_ln700_5_reg_813_reg_n_86,mul_ln700_5_reg_813_reg_n_87,mul_ln700_5_reg_813_reg_n_88,mul_ln700_5_reg_813_reg_n_89,mul_ln700_5_reg_813_reg_n_90,mul_ln700_5_reg_813_reg_n_91,mul_ln700_5_reg_813_reg_n_92,mul_ln700_5_reg_813_reg_n_93,mul_ln700_5_reg_813_reg_n_94,mul_ln700_5_reg_813_reg_n_95,mul_ln700_5_reg_813_reg_n_96,mul_ln700_5_reg_813_reg_n_97,mul_ln700_5_reg_813_reg_n_98,mul_ln700_5_reg_813_reg_n_99,mul_ln700_5_reg_813_reg_n_100,mul_ln700_5_reg_813_reg_n_101,mul_ln700_5_reg_813_reg_n_102,mul_ln700_5_reg_813_reg_n_103,mul_ln700_5_reg_813_reg_n_104,mul_ln700_5_reg_813_reg_n_105}),
        .PATTERNBDETECT(NLW_mul_ln700_5_reg_813_reg_PATTERNBDETECT_UNCONNECTED),
        .PATTERNDETECT(NLW_mul_ln700_5_reg_813_reg_PATTERNDETECT_UNCONNECTED),
        .PCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .PCOUT(NLW_mul_ln700_5_reg_813_reg_PCOUT_UNCONNECTED[47:0]),
        .RSTA(1'b0),
        .RSTALLCARRYIN(1'b0),
        .RSTALUMODE(1'b0),
        .RSTB(1'b0),
        .RSTC(1'b0),
        .RSTCTRL(1'b0),
        .RSTD(1'b0),
        .RSTINMODE(1'b0),
        .RSTM(1'b0),
        .RSTP(1'b0),
        .UNDERFLOW(NLW_mul_ln700_5_reg_813_reg_UNDERFLOW_UNCONNECTED));
  DSP48E1 #(
    .ACASCREG(1),
    .ADREG(1),
    .ALUMODEREG(0),
    .AREG(1),
    .AUTORESET_PATDET("NO_RESET"),
    .A_INPUT("CASCADE"),
    .BCASCREG(0),
    .BREG(0),
    .B_INPUT("DIRECT"),
    .CARRYINREG(0),
    .CARRYINSELREG(0),
    .CREG(0),
    .DREG(1),
    .INMODEREG(0),
    .MASK(48'h3FFFFFFFFFFF),
    .MREG(0),
    .OPMODEREG(0),
    .PATTERN(48'h000000000000),
    .PREG(1),
    .SEL_MASK("MASK"),
    .SEL_PATTERN("PATTERN"),
    .USE_DPORT("FALSE"),
    .USE_MULT("MULTIPLY"),
    .USE_PATTERN_DETECT("NO_PATDET"),
    .USE_SIMD("ONE48")) 
    mul_ln700_7_reg_823_reg
       (.A({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .ACIN({mul_ln700_8_reg_828_reg_n_24,mul_ln700_8_reg_828_reg_n_25,mul_ln700_8_reg_828_reg_n_26,mul_ln700_8_reg_828_reg_n_27,mul_ln700_8_reg_828_reg_n_28,mul_ln700_8_reg_828_reg_n_29,mul_ln700_8_reg_828_reg_n_30,mul_ln700_8_reg_828_reg_n_31,mul_ln700_8_reg_828_reg_n_32,mul_ln700_8_reg_828_reg_n_33,mul_ln700_8_reg_828_reg_n_34,mul_ln700_8_reg_828_reg_n_35,mul_ln700_8_reg_828_reg_n_36,mul_ln700_8_reg_828_reg_n_37,mul_ln700_8_reg_828_reg_n_38,mul_ln700_8_reg_828_reg_n_39,mul_ln700_8_reg_828_reg_n_40,mul_ln700_8_reg_828_reg_n_41,mul_ln700_8_reg_828_reg_n_42,mul_ln700_8_reg_828_reg_n_43,mul_ln700_8_reg_828_reg_n_44,mul_ln700_8_reg_828_reg_n_45,mul_ln700_8_reg_828_reg_n_46,mul_ln700_8_reg_828_reg_n_47,mul_ln700_8_reg_828_reg_n_48,mul_ln700_8_reg_828_reg_n_49,mul_ln700_8_reg_828_reg_n_50,mul_ln700_8_reg_828_reg_n_51,mul_ln700_8_reg_828_reg_n_52,mul_ln700_8_reg_828_reg_n_53}),
        .ACOUT({mul_ln700_7_reg_823_reg_n_24,mul_ln700_7_reg_823_reg_n_25,mul_ln700_7_reg_823_reg_n_26,mul_ln700_7_reg_823_reg_n_27,mul_ln700_7_reg_823_reg_n_28,mul_ln700_7_reg_823_reg_n_29,mul_ln700_7_reg_823_reg_n_30,mul_ln700_7_reg_823_reg_n_31,mul_ln700_7_reg_823_reg_n_32,mul_ln700_7_reg_823_reg_n_33,mul_ln700_7_reg_823_reg_n_34,mul_ln700_7_reg_823_reg_n_35,mul_ln700_7_reg_823_reg_n_36,mul_ln700_7_reg_823_reg_n_37,mul_ln700_7_reg_823_reg_n_38,mul_ln700_7_reg_823_reg_n_39,mul_ln700_7_reg_823_reg_n_40,mul_ln700_7_reg_823_reg_n_41,mul_ln700_7_reg_823_reg_n_42,mul_ln700_7_reg_823_reg_n_43,mul_ln700_7_reg_823_reg_n_44,mul_ln700_7_reg_823_reg_n_45,mul_ln700_7_reg_823_reg_n_46,mul_ln700_7_reg_823_reg_n_47,mul_ln700_7_reg_823_reg_n_48,mul_ln700_7_reg_823_reg_n_49,mul_ln700_7_reg_823_reg_n_50,mul_ln700_7_reg_823_reg_n_51,mul_ln700_7_reg_823_reg_n_52,mul_ln700_7_reg_823_reg_n_53}),
        .ALUMODE({1'b0,1'b0,1'b0,1'b0}),
        .B({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b1,1'b0,1'b1,1'b0,1'b0,1'b1,1'b0,1'b1,1'b0,1'b0}),
        .BCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .BCOUT(NLW_mul_ln700_7_reg_823_reg_BCOUT_UNCONNECTED[17:0]),
        .C({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .CARRYCASCIN(1'b0),
        .CARRYCASCOUT(NLW_mul_ln700_7_reg_823_reg_CARRYCASCOUT_UNCONNECTED),
        .CARRYIN(1'b0),
        .CARRYINSEL({1'b0,1'b0,1'b0}),
        .CARRYOUT(NLW_mul_ln700_7_reg_823_reg_CARRYOUT_UNCONNECTED[3:0]),
        .CEA1(1'b0),
        .CEA2(fir_filter_b_U0_ap_start),
        .CEAD(1'b0),
        .CEALUMODE(1'b0),
        .CEB1(1'b0),
        .CEB2(1'b0),
        .CEC(1'b0),
        .CECARRYIN(1'b0),
        .CECTRL(1'b0),
        .CED(1'b0),
        .CEINMODE(1'b0),
        .CEM(1'b0),
        .CEP(1'b1),
        .CLK(ap_clk),
        .D({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .INMODE({1'b0,1'b0,1'b0,1'b0,1'b0}),
        .MULTSIGNIN(1'b0),
        .MULTSIGNOUT(NLW_mul_ln700_7_reg_823_reg_MULTSIGNOUT_UNCONNECTED),
        .OPMODE({1'b0,1'b0,1'b0,1'b0,1'b1,1'b0,1'b1}),
        .OVERFLOW(NLW_mul_ln700_7_reg_823_reg_OVERFLOW_UNCONNECTED),
        .P({NLW_mul_ln700_7_reg_823_reg_P_UNCONNECTED[47:27],mul_ln700_7_reg_823_reg_n_79,mul_ln700_7_reg_823_reg_n_80,mul_ln700_7_reg_823_reg_n_81,mul_ln700_7_reg_823_reg_n_82,mul_ln700_7_reg_823_reg_n_83,mul_ln700_7_reg_823_reg_n_84,mul_ln700_7_reg_823_reg_n_85,mul_ln700_7_reg_823_reg_n_86,mul_ln700_7_reg_823_reg_n_87,mul_ln700_7_reg_823_reg_n_88,mul_ln700_7_reg_823_reg_n_89,mul_ln700_7_reg_823_reg_n_90,mul_ln700_7_reg_823_reg_n_91,mul_ln700_7_reg_823_reg_n_92,mul_ln700_7_reg_823_reg_n_93,mul_ln700_7_reg_823_reg_n_94,mul_ln700_7_reg_823_reg_n_95,mul_ln700_7_reg_823_reg_n_96,mul_ln700_7_reg_823_reg_n_97,mul_ln700_7_reg_823_reg_n_98,mul_ln700_7_reg_823_reg_n_99,mul_ln700_7_reg_823_reg_n_100,mul_ln700_7_reg_823_reg_n_101,mul_ln700_7_reg_823_reg_n_102,mul_ln700_7_reg_823_reg_n_103,mul_ln700_7_reg_823_reg_n_104,mul_ln700_7_reg_823_reg_n_105}),
        .PATTERNBDETECT(NLW_mul_ln700_7_reg_823_reg_PATTERNBDETECT_UNCONNECTED),
        .PATTERNDETECT(NLW_mul_ln700_7_reg_823_reg_PATTERNDETECT_UNCONNECTED),
        .PCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .PCOUT(NLW_mul_ln700_7_reg_823_reg_PCOUT_UNCONNECTED[47:0]),
        .RSTA(1'b0),
        .RSTALLCARRYIN(1'b0),
        .RSTALUMODE(1'b0),
        .RSTB(1'b0),
        .RSTC(1'b0),
        .RSTCTRL(1'b0),
        .RSTD(1'b0),
        .RSTINMODE(1'b0),
        .RSTM(1'b0),
        .RSTP(1'b0),
        .UNDERFLOW(NLW_mul_ln700_7_reg_823_reg_UNDERFLOW_UNCONNECTED));
  DSP48E1 #(
    .ACASCREG(1),
    .ADREG(1),
    .ALUMODEREG(0),
    .AREG(1),
    .AUTORESET_PATDET("NO_RESET"),
    .A_INPUT("CASCADE"),
    .BCASCREG(0),
    .BREG(0),
    .B_INPUT("DIRECT"),
    .CARRYINREG(0),
    .CARRYINSELREG(0),
    .CREG(0),
    .DREG(1),
    .INMODEREG(0),
    .MASK(48'h3FFFFFFFFFFF),
    .MREG(0),
    .OPMODEREG(0),
    .PATTERN(48'h000000000000),
    .PREG(1),
    .SEL_MASK("MASK"),
    .SEL_PATTERN("PATTERN"),
    .USE_DPORT("FALSE"),
    .USE_MULT("MULTIPLY"),
    .USE_PATTERN_DETECT("NO_PATDET"),
    .USE_SIMD("ONE48")) 
    mul_ln700_8_reg_828_reg
       (.A({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .ACIN({mul_ln700_9_reg_833_reg_n_24,mul_ln700_9_reg_833_reg_n_25,mul_ln700_9_reg_833_reg_n_26,mul_ln700_9_reg_833_reg_n_27,mul_ln700_9_reg_833_reg_n_28,mul_ln700_9_reg_833_reg_n_29,mul_ln700_9_reg_833_reg_n_30,mul_ln700_9_reg_833_reg_n_31,mul_ln700_9_reg_833_reg_n_32,mul_ln700_9_reg_833_reg_n_33,mul_ln700_9_reg_833_reg_n_34,mul_ln700_9_reg_833_reg_n_35,mul_ln700_9_reg_833_reg_n_36,mul_ln700_9_reg_833_reg_n_37,mul_ln700_9_reg_833_reg_n_38,mul_ln700_9_reg_833_reg_n_39,mul_ln700_9_reg_833_reg_n_40,mul_ln700_9_reg_833_reg_n_41,mul_ln700_9_reg_833_reg_n_42,mul_ln700_9_reg_833_reg_n_43,mul_ln700_9_reg_833_reg_n_44,mul_ln700_9_reg_833_reg_n_45,mul_ln700_9_reg_833_reg_n_46,mul_ln700_9_reg_833_reg_n_47,mul_ln700_9_reg_833_reg_n_48,mul_ln700_9_reg_833_reg_n_49,mul_ln700_9_reg_833_reg_n_50,mul_ln700_9_reg_833_reg_n_51,mul_ln700_9_reg_833_reg_n_52,mul_ln700_9_reg_833_reg_n_53}),
        .ACOUT({mul_ln700_8_reg_828_reg_n_24,mul_ln700_8_reg_828_reg_n_25,mul_ln700_8_reg_828_reg_n_26,mul_ln700_8_reg_828_reg_n_27,mul_ln700_8_reg_828_reg_n_28,mul_ln700_8_reg_828_reg_n_29,mul_ln700_8_reg_828_reg_n_30,mul_ln700_8_reg_828_reg_n_31,mul_ln700_8_reg_828_reg_n_32,mul_ln700_8_reg_828_reg_n_33,mul_ln700_8_reg_828_reg_n_34,mul_ln700_8_reg_828_reg_n_35,mul_ln700_8_reg_828_reg_n_36,mul_ln700_8_reg_828_reg_n_37,mul_ln700_8_reg_828_reg_n_38,mul_ln700_8_reg_828_reg_n_39,mul_ln700_8_reg_828_reg_n_40,mul_ln700_8_reg_828_reg_n_41,mul_ln700_8_reg_828_reg_n_42,mul_ln700_8_reg_828_reg_n_43,mul_ln700_8_reg_828_reg_n_44,mul_ln700_8_reg_828_reg_n_45,mul_ln700_8_reg_828_reg_n_46,mul_ln700_8_reg_828_reg_n_47,mul_ln700_8_reg_828_reg_n_48,mul_ln700_8_reg_828_reg_n_49,mul_ln700_8_reg_828_reg_n_50,mul_ln700_8_reg_828_reg_n_51,mul_ln700_8_reg_828_reg_n_52,mul_ln700_8_reg_828_reg_n_53}),
        .ALUMODE({1'b0,1'b0,1'b0,1'b0}),
        .B({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b1,1'b0,1'b1,1'b0,1'b1,1'b1,1'b0,1'b1,1'b0,1'b1,1'b0}),
        .BCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .BCOUT(NLW_mul_ln700_8_reg_828_reg_BCOUT_UNCONNECTED[17:0]),
        .C({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .CARRYCASCIN(1'b0),
        .CARRYCASCOUT(NLW_mul_ln700_8_reg_828_reg_CARRYCASCOUT_UNCONNECTED),
        .CARRYIN(1'b0),
        .CARRYINSEL({1'b0,1'b0,1'b0}),
        .CARRYOUT(NLW_mul_ln700_8_reg_828_reg_CARRYOUT_UNCONNECTED[3:0]),
        .CEA1(1'b0),
        .CEA2(fir_filter_b_U0_ap_start),
        .CEAD(1'b0),
        .CEALUMODE(1'b0),
        .CEB1(1'b0),
        .CEB2(1'b0),
        .CEC(1'b0),
        .CECARRYIN(1'b0),
        .CECTRL(1'b0),
        .CED(1'b0),
        .CEINMODE(1'b0),
        .CEM(1'b0),
        .CEP(1'b1),
        .CLK(ap_clk),
        .D({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .INMODE({1'b0,1'b0,1'b0,1'b0,1'b0}),
        .MULTSIGNIN(1'b0),
        .MULTSIGNOUT(NLW_mul_ln700_8_reg_828_reg_MULTSIGNOUT_UNCONNECTED),
        .OPMODE({1'b0,1'b0,1'b0,1'b0,1'b1,1'b0,1'b1}),
        .OVERFLOW(NLW_mul_ln700_8_reg_828_reg_OVERFLOW_UNCONNECTED),
        .P({NLW_mul_ln700_8_reg_828_reg_P_UNCONNECTED[47:28],mul_ln700_8_reg_828_reg_n_78,mul_ln700_8_reg_828_reg_n_79,mul_ln700_8_reg_828_reg_n_80,mul_ln700_8_reg_828_reg_n_81,mul_ln700_8_reg_828_reg_n_82,mul_ln700_8_reg_828_reg_n_83,mul_ln700_8_reg_828_reg_n_84,mul_ln700_8_reg_828_reg_n_85,mul_ln700_8_reg_828_reg_n_86,mul_ln700_8_reg_828_reg_n_87,mul_ln700_8_reg_828_reg_n_88,mul_ln700_8_reg_828_reg_n_89,mul_ln700_8_reg_828_reg_n_90,mul_ln700_8_reg_828_reg_n_91,mul_ln700_8_reg_828_reg_n_92,mul_ln700_8_reg_828_reg_n_93,mul_ln700_8_reg_828_reg_n_94,mul_ln700_8_reg_828_reg_n_95,mul_ln700_8_reg_828_reg_n_96,mul_ln700_8_reg_828_reg_n_97,mul_ln700_8_reg_828_reg_n_98,mul_ln700_8_reg_828_reg_n_99,mul_ln700_8_reg_828_reg_n_100,mul_ln700_8_reg_828_reg_n_101,mul_ln700_8_reg_828_reg_n_102,mul_ln700_8_reg_828_reg_n_103,mul_ln700_8_reg_828_reg_n_104,mul_ln700_8_reg_828_reg_n_105}),
        .PATTERNBDETECT(NLW_mul_ln700_8_reg_828_reg_PATTERNBDETECT_UNCONNECTED),
        .PATTERNDETECT(NLW_mul_ln700_8_reg_828_reg_PATTERNDETECT_UNCONNECTED),
        .PCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .PCOUT(NLW_mul_ln700_8_reg_828_reg_PCOUT_UNCONNECTED[47:0]),
        .RSTA(1'b0),
        .RSTALLCARRYIN(1'b0),
        .RSTALUMODE(1'b0),
        .RSTB(1'b0),
        .RSTC(1'b0),
        .RSTCTRL(1'b0),
        .RSTD(1'b0),
        .RSTINMODE(1'b0),
        .RSTM(1'b0),
        .RSTP(1'b0),
        .UNDERFLOW(NLW_mul_ln700_8_reg_828_reg_UNDERFLOW_UNCONNECTED));
  DSP48E1 #(
    .ACASCREG(1),
    .ADREG(1),
    .ALUMODEREG(0),
    .AREG(1),
    .AUTORESET_PATDET("NO_RESET"),
    .A_INPUT("CASCADE"),
    .BCASCREG(0),
    .BREG(0),
    .B_INPUT("DIRECT"),
    .CARRYINREG(0),
    .CARRYINSELREG(0),
    .CREG(0),
    .DREG(1),
    .INMODEREG(0),
    .MASK(48'h3FFFFFFFFFFF),
    .MREG(0),
    .OPMODEREG(0),
    .PATTERN(48'h000000000000),
    .PREG(1),
    .SEL_MASK("MASK"),
    .SEL_PATTERN("PATTERN"),
    .USE_DPORT("FALSE"),
    .USE_MULT("MULTIPLY"),
    .USE_PATTERN_DETECT("NO_PATDET"),
    .USE_SIMD("ONE48")) 
    mul_ln700_9_reg_833_reg
       (.A({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .ACIN({mul_ln700_10_reg_838_reg_n_24,mul_ln700_10_reg_838_reg_n_25,mul_ln700_10_reg_838_reg_n_26,mul_ln700_10_reg_838_reg_n_27,mul_ln700_10_reg_838_reg_n_28,mul_ln700_10_reg_838_reg_n_29,mul_ln700_10_reg_838_reg_n_30,mul_ln700_10_reg_838_reg_n_31,mul_ln700_10_reg_838_reg_n_32,mul_ln700_10_reg_838_reg_n_33,mul_ln700_10_reg_838_reg_n_34,mul_ln700_10_reg_838_reg_n_35,mul_ln700_10_reg_838_reg_n_36,mul_ln700_10_reg_838_reg_n_37,mul_ln700_10_reg_838_reg_n_38,mul_ln700_10_reg_838_reg_n_39,mul_ln700_10_reg_838_reg_n_40,mul_ln700_10_reg_838_reg_n_41,mul_ln700_10_reg_838_reg_n_42,mul_ln700_10_reg_838_reg_n_43,mul_ln700_10_reg_838_reg_n_44,mul_ln700_10_reg_838_reg_n_45,mul_ln700_10_reg_838_reg_n_46,mul_ln700_10_reg_838_reg_n_47,mul_ln700_10_reg_838_reg_n_48,mul_ln700_10_reg_838_reg_n_49,mul_ln700_10_reg_838_reg_n_50,mul_ln700_10_reg_838_reg_n_51,mul_ln700_10_reg_838_reg_n_52,mul_ln700_10_reg_838_reg_n_53}),
        .ACOUT({mul_ln700_9_reg_833_reg_n_24,mul_ln700_9_reg_833_reg_n_25,mul_ln700_9_reg_833_reg_n_26,mul_ln700_9_reg_833_reg_n_27,mul_ln700_9_reg_833_reg_n_28,mul_ln700_9_reg_833_reg_n_29,mul_ln700_9_reg_833_reg_n_30,mul_ln700_9_reg_833_reg_n_31,mul_ln700_9_reg_833_reg_n_32,mul_ln700_9_reg_833_reg_n_33,mul_ln700_9_reg_833_reg_n_34,mul_ln700_9_reg_833_reg_n_35,mul_ln700_9_reg_833_reg_n_36,mul_ln700_9_reg_833_reg_n_37,mul_ln700_9_reg_833_reg_n_38,mul_ln700_9_reg_833_reg_n_39,mul_ln700_9_reg_833_reg_n_40,mul_ln700_9_reg_833_reg_n_41,mul_ln700_9_reg_833_reg_n_42,mul_ln700_9_reg_833_reg_n_43,mul_ln700_9_reg_833_reg_n_44,mul_ln700_9_reg_833_reg_n_45,mul_ln700_9_reg_833_reg_n_46,mul_ln700_9_reg_833_reg_n_47,mul_ln700_9_reg_833_reg_n_48,mul_ln700_9_reg_833_reg_n_49,mul_ln700_9_reg_833_reg_n_50,mul_ln700_9_reg_833_reg_n_51,mul_ln700_9_reg_833_reg_n_52,mul_ln700_9_reg_833_reg_n_53}),
        .ALUMODE({1'b0,1'b0,1'b0,1'b0}),
        .B({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b1,1'b0,1'b0,1'b0,1'b1,1'b1,1'b0,1'b0,1'b1,1'b1,1'b0,1'b0}),
        .BCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .BCOUT(NLW_mul_ln700_9_reg_833_reg_BCOUT_UNCONNECTED[17:0]),
        .C({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .CARRYCASCIN(1'b0),
        .CARRYCASCOUT(NLW_mul_ln700_9_reg_833_reg_CARRYCASCOUT_UNCONNECTED),
        .CARRYIN(1'b0),
        .CARRYINSEL({1'b0,1'b0,1'b0}),
        .CARRYOUT(NLW_mul_ln700_9_reg_833_reg_CARRYOUT_UNCONNECTED[3:0]),
        .CEA1(1'b0),
        .CEA2(fir_filter_b_U0_ap_start),
        .CEAD(1'b0),
        .CEALUMODE(1'b0),
        .CEB1(1'b0),
        .CEB2(1'b0),
        .CEC(1'b0),
        .CECARRYIN(1'b0),
        .CECTRL(1'b0),
        .CED(1'b0),
        .CEINMODE(1'b0),
        .CEM(1'b0),
        .CEP(1'b1),
        .CLK(ap_clk),
        .D({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .INMODE({1'b0,1'b0,1'b0,1'b0,1'b0}),
        .MULTSIGNIN(1'b0),
        .MULTSIGNOUT(NLW_mul_ln700_9_reg_833_reg_MULTSIGNOUT_UNCONNECTED),
        .OPMODE({1'b0,1'b0,1'b0,1'b0,1'b1,1'b0,1'b1}),
        .OVERFLOW(NLW_mul_ln700_9_reg_833_reg_OVERFLOW_UNCONNECTED),
        .P({NLW_mul_ln700_9_reg_833_reg_P_UNCONNECTED[47:29],mul_ln700_9_reg_833_reg_n_77,mul_ln700_9_reg_833_reg_n_78,mul_ln700_9_reg_833_reg_n_79,mul_ln700_9_reg_833_reg_n_80,mul_ln700_9_reg_833_reg_n_81,mul_ln700_9_reg_833_reg_n_82,mul_ln700_9_reg_833_reg_n_83,mul_ln700_9_reg_833_reg_n_84,mul_ln700_9_reg_833_reg_n_85,mul_ln700_9_reg_833_reg_n_86,mul_ln700_9_reg_833_reg_n_87,mul_ln700_9_reg_833_reg_n_88,mul_ln700_9_reg_833_reg_n_89,mul_ln700_9_reg_833_reg_n_90,mul_ln700_9_reg_833_reg_n_91,mul_ln700_9_reg_833_reg_n_92,mul_ln700_9_reg_833_reg_n_93,mul_ln700_9_reg_833_reg_n_94,mul_ln700_9_reg_833_reg_n_95,mul_ln700_9_reg_833_reg_n_96,mul_ln700_9_reg_833_reg_n_97,mul_ln700_9_reg_833_reg_n_98,mul_ln700_9_reg_833_reg_n_99,mul_ln700_9_reg_833_reg_n_100,mul_ln700_9_reg_833_reg_n_101,mul_ln700_9_reg_833_reg_n_102,mul_ln700_9_reg_833_reg_n_103,mul_ln700_9_reg_833_reg_n_104,mul_ln700_9_reg_833_reg_n_105}),
        .PATTERNBDETECT(NLW_mul_ln700_9_reg_833_reg_PATTERNBDETECT_UNCONNECTED),
        .PATTERNDETECT(NLW_mul_ln700_9_reg_833_reg_PATTERNDETECT_UNCONNECTED),
        .PCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .PCOUT(NLW_mul_ln700_9_reg_833_reg_PCOUT_UNCONNECTED[47:0]),
        .RSTA(1'b0),
        .RSTALLCARRYIN(1'b0),
        .RSTALUMODE(1'b0),
        .RSTB(1'b0),
        .RSTC(1'b0),
        .RSTCTRL(1'b0),
        .RSTD(1'b0),
        .RSTINMODE(1'b0),
        .RSTM(1'b0),
        .RSTP(1'b0),
        .UNDERFLOW(NLW_mul_ln700_9_reg_833_reg_UNDERFLOW_UNCONNECTED));
  DSP48E1 #(
    .ACASCREG(1),
    .ADREG(1),
    .ALUMODEREG(0),
    .AREG(1),
    .AUTORESET_PATDET("NO_RESET"),
    .A_INPUT("CASCADE"),
    .BCASCREG(0),
    .BREG(0),
    .B_INPUT("DIRECT"),
    .CARRYINREG(0),
    .CARRYINSELREG(0),
    .CREG(0),
    .DREG(1),
    .INMODEREG(0),
    .MASK(48'h3FFFFFFFFFFF),
    .MREG(0),
    .OPMODEREG(0),
    .PATTERN(48'h000000000000),
    .PREG(1),
    .SEL_MASK("MASK"),
    .SEL_PATTERN("PATTERN"),
    .USE_DPORT("FALSE"),
    .USE_MULT("MULTIPLY"),
    .USE_PATTERN_DETECT("NO_PATDET"),
    .USE_SIMD("ONE48")) 
    mul_ln700_reg_788_reg
       (.A({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .ACIN({mul_ln700_1_reg_793_reg_n_24,mul_ln700_1_reg_793_reg_n_25,mul_ln700_1_reg_793_reg_n_26,mul_ln700_1_reg_793_reg_n_27,mul_ln700_1_reg_793_reg_n_28,mul_ln700_1_reg_793_reg_n_29,mul_ln700_1_reg_793_reg_n_30,mul_ln700_1_reg_793_reg_n_31,mul_ln700_1_reg_793_reg_n_32,mul_ln700_1_reg_793_reg_n_33,mul_ln700_1_reg_793_reg_n_34,mul_ln700_1_reg_793_reg_n_35,mul_ln700_1_reg_793_reg_n_36,mul_ln700_1_reg_793_reg_n_37,mul_ln700_1_reg_793_reg_n_38,mul_ln700_1_reg_793_reg_n_39,mul_ln700_1_reg_793_reg_n_40,mul_ln700_1_reg_793_reg_n_41,mul_ln700_1_reg_793_reg_n_42,mul_ln700_1_reg_793_reg_n_43,mul_ln700_1_reg_793_reg_n_44,mul_ln700_1_reg_793_reg_n_45,mul_ln700_1_reg_793_reg_n_46,mul_ln700_1_reg_793_reg_n_47,mul_ln700_1_reg_793_reg_n_48,mul_ln700_1_reg_793_reg_n_49,mul_ln700_1_reg_793_reg_n_50,mul_ln700_1_reg_793_reg_n_51,mul_ln700_1_reg_793_reg_n_52,mul_ln700_1_reg_793_reg_n_53}),
        .ACOUT(NLW_mul_ln700_reg_788_reg_ACOUT_UNCONNECTED[29:0]),
        .ALUMODE({1'b0,1'b0,1'b0,1'b0}),
        .B({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b0,1'b0,1'b0,1'b1,1'b0,1'b0,1'b1,1'b1,1'b1}),
        .BCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .BCOUT(NLW_mul_ln700_reg_788_reg_BCOUT_UNCONNECTED[17:0]),
        .C({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .CARRYCASCIN(1'b0),
        .CARRYCASCOUT(NLW_mul_ln700_reg_788_reg_CARRYCASCOUT_UNCONNECTED),
        .CARRYIN(1'b0),
        .CARRYINSEL({1'b0,1'b0,1'b0}),
        .CARRYOUT(NLW_mul_ln700_reg_788_reg_CARRYOUT_UNCONNECTED[3:0]),
        .CEA1(1'b0),
        .CEA2(fir_filter_b_U0_ap_start),
        .CEAD(1'b0),
        .CEALUMODE(1'b0),
        .CEB1(1'b0),
        .CEB2(1'b0),
        .CEC(1'b0),
        .CECARRYIN(1'b0),
        .CECTRL(1'b0),
        .CED(1'b0),
        .CEINMODE(1'b0),
        .CEM(1'b0),
        .CEP(1'b1),
        .CLK(ap_clk),
        .D({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .INMODE({1'b0,1'b0,1'b0,1'b0,1'b0}),
        .MULTSIGNIN(1'b0),
        .MULTSIGNOUT(NLW_mul_ln700_reg_788_reg_MULTSIGNOUT_UNCONNECTED),
        .OPMODE({1'b0,1'b0,1'b0,1'b0,1'b1,1'b0,1'b1}),
        .OVERFLOW(NLW_mul_ln700_reg_788_reg_OVERFLOW_UNCONNECTED),
        .P({NLW_mul_ln700_reg_788_reg_P_UNCONNECTED[47:26],mul_ln700_reg_788_reg_n_80,mul_ln700_reg_788_reg_n_81,mul_ln700_reg_788_reg_n_82,mul_ln700_reg_788_reg_n_83,mul_ln700_reg_788_reg_n_84,mul_ln700_reg_788_reg_n_85,mul_ln700_reg_788_reg_n_86,mul_ln700_reg_788_reg_n_87,mul_ln700_reg_788_reg_n_88,mul_ln700_reg_788_reg_n_89,mul_ln700_reg_788_reg_n_90,mul_ln700_reg_788_reg_n_91,mul_ln700_reg_788_reg_n_92,mul_ln700_reg_788_reg_n_93,mul_ln700_reg_788_reg_n_94,mul_ln700_reg_788_reg_n_95,mul_ln700_reg_788_reg_n_96,mul_ln700_reg_788_reg_n_97,mul_ln700_reg_788_reg_n_98,mul_ln700_reg_788_reg_n_99,mul_ln700_reg_788_reg_n_100,mul_ln700_reg_788_reg_n_101,mul_ln700_reg_788_reg_n_102,mul_ln700_reg_788_reg_n_103,mul_ln700_reg_788_reg_n_104,mul_ln700_reg_788_reg_n_105}),
        .PATTERNBDETECT(NLW_mul_ln700_reg_788_reg_PATTERNBDETECT_UNCONNECTED),
        .PATTERNDETECT(NLW_mul_ln700_reg_788_reg_PATTERNDETECT_UNCONNECTED),
        .PCIN({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .PCOUT(NLW_mul_ln700_reg_788_reg_PCOUT_UNCONNECTED[47:0]),
        .RSTA(1'b0),
        .RSTALLCARRYIN(1'b0),
        .RSTALUMODE(1'b0),
        .RSTB(1'b0),
        .RSTC(1'b0),
        .RSTCTRL(1'b0),
        .RSTD(1'b0),
        .RSTINMODE(1'b0),
        .RSTM(1'b0),
        .RSTP(1'b0),
        .UNDERFLOW(NLW_mul_ln700_reg_788_reg_UNDERFLOW_UNCONNECTED));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_1_0_reg[0] 
       (.C(ap_clk),
        .CE(fir_filter_b_U0_ap_start),
        .D(extLd4_loc_channel[0]),
        .Q(shift_reg_V_1_0[0]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_1_0_reg[10] 
       (.C(ap_clk),
        .CE(fir_filter_b_U0_ap_start),
        .D(extLd4_loc_channel[10]),
        .Q(shift_reg_V_1_0[10]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_1_0_reg[11] 
       (.C(ap_clk),
        .CE(fir_filter_b_U0_ap_start),
        .D(extLd4_loc_channel[11]),
        .Q(shift_reg_V_1_0[11]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_1_0_reg[12] 
       (.C(ap_clk),
        .CE(fir_filter_b_U0_ap_start),
        .D(extLd4_loc_channel[12]),
        .Q(shift_reg_V_1_0[12]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_1_0_reg[13] 
       (.C(ap_clk),
        .CE(fir_filter_b_U0_ap_start),
        .D(extLd4_loc_channel[13]),
        .Q(shift_reg_V_1_0[13]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_1_0_reg[14] 
       (.C(ap_clk),
        .CE(fir_filter_b_U0_ap_start),
        .D(extLd4_loc_channel[14]),
        .Q(shift_reg_V_1_0[14]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_1_0_reg[15] 
       (.C(ap_clk),
        .CE(fir_filter_b_U0_ap_start),
        .D(extLd4_loc_channel[15]),
        .Q(shift_reg_V_1_0[15]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_1_0_reg[1] 
       (.C(ap_clk),
        .CE(fir_filter_b_U0_ap_start),
        .D(extLd4_loc_channel[1]),
        .Q(shift_reg_V_1_0[1]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_1_0_reg[2] 
       (.C(ap_clk),
        .CE(fir_filter_b_U0_ap_start),
        .D(extLd4_loc_channel[2]),
        .Q(shift_reg_V_1_0[2]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_1_0_reg[3] 
       (.C(ap_clk),
        .CE(fir_filter_b_U0_ap_start),
        .D(extLd4_loc_channel[3]),
        .Q(shift_reg_V_1_0[3]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_1_0_reg[4] 
       (.C(ap_clk),
        .CE(fir_filter_b_U0_ap_start),
        .D(extLd4_loc_channel[4]),
        .Q(shift_reg_V_1_0[4]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_1_0_reg[5] 
       (.C(ap_clk),
        .CE(fir_filter_b_U0_ap_start),
        .D(extLd4_loc_channel[5]),
        .Q(shift_reg_V_1_0[5]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_1_0_reg[6] 
       (.C(ap_clk),
        .CE(fir_filter_b_U0_ap_start),
        .D(extLd4_loc_channel[6]),
        .Q(shift_reg_V_1_0[6]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_1_0_reg[7] 
       (.C(ap_clk),
        .CE(fir_filter_b_U0_ap_start),
        .D(extLd4_loc_channel[7]),
        .Q(shift_reg_V_1_0[7]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_1_0_reg[8] 
       (.C(ap_clk),
        .CE(fir_filter_b_U0_ap_start),
        .D(extLd4_loc_channel[8]),
        .Q(shift_reg_V_1_0[8]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_1_0_reg[9] 
       (.C(ap_clk),
        .CE(fir_filter_b_U0_ap_start),
        .D(extLd4_loc_channel[9]),
        .Q(shift_reg_V_1_0[9]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_1_1_reg[0] 
       (.C(ap_clk),
        .CE(fir_filter_b_U0_ap_start),
        .D(shift_reg_V_1_0[0]),
        .Q(shift_reg_V_1_1[0]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_1_1_reg[10] 
       (.C(ap_clk),
        .CE(fir_filter_b_U0_ap_start),
        .D(shift_reg_V_1_0[10]),
        .Q(shift_reg_V_1_1[10]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_1_1_reg[11] 
       (.C(ap_clk),
        .CE(fir_filter_b_U0_ap_start),
        .D(shift_reg_V_1_0[11]),
        .Q(shift_reg_V_1_1[11]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_1_1_reg[12] 
       (.C(ap_clk),
        .CE(fir_filter_b_U0_ap_start),
        .D(shift_reg_V_1_0[12]),
        .Q(shift_reg_V_1_1[12]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_1_1_reg[13] 
       (.C(ap_clk),
        .CE(fir_filter_b_U0_ap_start),
        .D(shift_reg_V_1_0[13]),
        .Q(shift_reg_V_1_1[13]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_1_1_reg[14] 
       (.C(ap_clk),
        .CE(fir_filter_b_U0_ap_start),
        .D(shift_reg_V_1_0[14]),
        .Q(shift_reg_V_1_1[14]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_1_1_reg[15] 
       (.C(ap_clk),
        .CE(fir_filter_b_U0_ap_start),
        .D(shift_reg_V_1_0[15]),
        .Q(shift_reg_V_1_1[15]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_1_1_reg[1] 
       (.C(ap_clk),
        .CE(fir_filter_b_U0_ap_start),
        .D(shift_reg_V_1_0[1]),
        .Q(shift_reg_V_1_1[1]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_1_1_reg[2] 
       (.C(ap_clk),
        .CE(fir_filter_b_U0_ap_start),
        .D(shift_reg_V_1_0[2]),
        .Q(shift_reg_V_1_1[2]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_1_1_reg[3] 
       (.C(ap_clk),
        .CE(fir_filter_b_U0_ap_start),
        .D(shift_reg_V_1_0[3]),
        .Q(shift_reg_V_1_1[3]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_1_1_reg[4] 
       (.C(ap_clk),
        .CE(fir_filter_b_U0_ap_start),
        .D(shift_reg_V_1_0[4]),
        .Q(shift_reg_V_1_1[4]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_1_1_reg[5] 
       (.C(ap_clk),
        .CE(fir_filter_b_U0_ap_start),
        .D(shift_reg_V_1_0[5]),
        .Q(shift_reg_V_1_1[5]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_1_1_reg[6] 
       (.C(ap_clk),
        .CE(fir_filter_b_U0_ap_start),
        .D(shift_reg_V_1_0[6]),
        .Q(shift_reg_V_1_1[6]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_1_1_reg[7] 
       (.C(ap_clk),
        .CE(fir_filter_b_U0_ap_start),
        .D(shift_reg_V_1_0[7]),
        .Q(shift_reg_V_1_1[7]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_1_1_reg[8] 
       (.C(ap_clk),
        .CE(fir_filter_b_U0_ap_start),
        .D(shift_reg_V_1_0[8]),
        .Q(shift_reg_V_1_1[8]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_1_1_reg[9] 
       (.C(ap_clk),
        .CE(fir_filter_b_U0_ap_start),
        .D(shift_reg_V_1_0[9]),
        .Q(shift_reg_V_1_1[9]),
        .R(1'b0));
  (* srl_bus_name = "inst/\fir_filter_b_U0/shift_reg_V_1_3_reg " *) 
  (* srl_name = "inst/\fir_filter_b_U0/shift_reg_V_1_3_reg[0]_srl2 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \shift_reg_V_1_3_reg[0]_srl2 
       (.A0(1'b1),
        .A1(1'b0),
        .A2(1'b0),
        .A3(1'b0),
        .CE(fir_filter_b_U0_ap_start),
        .CLK(ap_clk),
        .D(shift_reg_V_1_1[0]),
        .Q(\shift_reg_V_1_3_reg[0]_srl2_n_0 ));
  (* srl_bus_name = "inst/\fir_filter_b_U0/shift_reg_V_1_3_reg " *) 
  (* srl_name = "inst/\fir_filter_b_U0/shift_reg_V_1_3_reg[10]_srl2 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \shift_reg_V_1_3_reg[10]_srl2 
       (.A0(1'b1),
        .A1(1'b0),
        .A2(1'b0),
        .A3(1'b0),
        .CE(fir_filter_b_U0_ap_start),
        .CLK(ap_clk),
        .D(shift_reg_V_1_1[10]),
        .Q(\shift_reg_V_1_3_reg[10]_srl2_n_0 ));
  (* srl_bus_name = "inst/\fir_filter_b_U0/shift_reg_V_1_3_reg " *) 
  (* srl_name = "inst/\fir_filter_b_U0/shift_reg_V_1_3_reg[11]_srl2 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \shift_reg_V_1_3_reg[11]_srl2 
       (.A0(1'b1),
        .A1(1'b0),
        .A2(1'b0),
        .A3(1'b0),
        .CE(fir_filter_b_U0_ap_start),
        .CLK(ap_clk),
        .D(shift_reg_V_1_1[11]),
        .Q(\shift_reg_V_1_3_reg[11]_srl2_n_0 ));
  (* srl_bus_name = "inst/\fir_filter_b_U0/shift_reg_V_1_3_reg " *) 
  (* srl_name = "inst/\fir_filter_b_U0/shift_reg_V_1_3_reg[12]_srl2 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \shift_reg_V_1_3_reg[12]_srl2 
       (.A0(1'b1),
        .A1(1'b0),
        .A2(1'b0),
        .A3(1'b0),
        .CE(fir_filter_b_U0_ap_start),
        .CLK(ap_clk),
        .D(shift_reg_V_1_1[12]),
        .Q(\shift_reg_V_1_3_reg[12]_srl2_n_0 ));
  (* srl_bus_name = "inst/\fir_filter_b_U0/shift_reg_V_1_3_reg " *) 
  (* srl_name = "inst/\fir_filter_b_U0/shift_reg_V_1_3_reg[13]_srl2 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \shift_reg_V_1_3_reg[13]_srl2 
       (.A0(1'b1),
        .A1(1'b0),
        .A2(1'b0),
        .A3(1'b0),
        .CE(fir_filter_b_U0_ap_start),
        .CLK(ap_clk),
        .D(shift_reg_V_1_1[13]),
        .Q(\shift_reg_V_1_3_reg[13]_srl2_n_0 ));
  (* srl_bus_name = "inst/\fir_filter_b_U0/shift_reg_V_1_3_reg " *) 
  (* srl_name = "inst/\fir_filter_b_U0/shift_reg_V_1_3_reg[14]_srl2 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \shift_reg_V_1_3_reg[14]_srl2 
       (.A0(1'b1),
        .A1(1'b0),
        .A2(1'b0),
        .A3(1'b0),
        .CE(fir_filter_b_U0_ap_start),
        .CLK(ap_clk),
        .D(shift_reg_V_1_1[14]),
        .Q(\shift_reg_V_1_3_reg[14]_srl2_n_0 ));
  (* srl_bus_name = "inst/\fir_filter_b_U0/shift_reg_V_1_3_reg " *) 
  (* srl_name = "inst/\fir_filter_b_U0/shift_reg_V_1_3_reg[15]_srl2 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \shift_reg_V_1_3_reg[15]_srl2 
       (.A0(1'b1),
        .A1(1'b0),
        .A2(1'b0),
        .A3(1'b0),
        .CE(fir_filter_b_U0_ap_start),
        .CLK(ap_clk),
        .D(shift_reg_V_1_1[15]),
        .Q(\shift_reg_V_1_3_reg[15]_srl2_n_0 ));
  (* srl_bus_name = "inst/\fir_filter_b_U0/shift_reg_V_1_3_reg " *) 
  (* srl_name = "inst/\fir_filter_b_U0/shift_reg_V_1_3_reg[1]_srl2 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \shift_reg_V_1_3_reg[1]_srl2 
       (.A0(1'b1),
        .A1(1'b0),
        .A2(1'b0),
        .A3(1'b0),
        .CE(fir_filter_b_U0_ap_start),
        .CLK(ap_clk),
        .D(shift_reg_V_1_1[1]),
        .Q(\shift_reg_V_1_3_reg[1]_srl2_n_0 ));
  (* srl_bus_name = "inst/\fir_filter_b_U0/shift_reg_V_1_3_reg " *) 
  (* srl_name = "inst/\fir_filter_b_U0/shift_reg_V_1_3_reg[2]_srl2 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \shift_reg_V_1_3_reg[2]_srl2 
       (.A0(1'b1),
        .A1(1'b0),
        .A2(1'b0),
        .A3(1'b0),
        .CE(fir_filter_b_U0_ap_start),
        .CLK(ap_clk),
        .D(shift_reg_V_1_1[2]),
        .Q(\shift_reg_V_1_3_reg[2]_srl2_n_0 ));
  (* srl_bus_name = "inst/\fir_filter_b_U0/shift_reg_V_1_3_reg " *) 
  (* srl_name = "inst/\fir_filter_b_U0/shift_reg_V_1_3_reg[3]_srl2 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \shift_reg_V_1_3_reg[3]_srl2 
       (.A0(1'b1),
        .A1(1'b0),
        .A2(1'b0),
        .A3(1'b0),
        .CE(fir_filter_b_U0_ap_start),
        .CLK(ap_clk),
        .D(shift_reg_V_1_1[3]),
        .Q(\shift_reg_V_1_3_reg[3]_srl2_n_0 ));
  (* srl_bus_name = "inst/\fir_filter_b_U0/shift_reg_V_1_3_reg " *) 
  (* srl_name = "inst/\fir_filter_b_U0/shift_reg_V_1_3_reg[4]_srl2 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \shift_reg_V_1_3_reg[4]_srl2 
       (.A0(1'b1),
        .A1(1'b0),
        .A2(1'b0),
        .A3(1'b0),
        .CE(fir_filter_b_U0_ap_start),
        .CLK(ap_clk),
        .D(shift_reg_V_1_1[4]),
        .Q(\shift_reg_V_1_3_reg[4]_srl2_n_0 ));
  (* srl_bus_name = "inst/\fir_filter_b_U0/shift_reg_V_1_3_reg " *) 
  (* srl_name = "inst/\fir_filter_b_U0/shift_reg_V_1_3_reg[5]_srl2 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \shift_reg_V_1_3_reg[5]_srl2 
       (.A0(1'b1),
        .A1(1'b0),
        .A2(1'b0),
        .A3(1'b0),
        .CE(fir_filter_b_U0_ap_start),
        .CLK(ap_clk),
        .D(shift_reg_V_1_1[5]),
        .Q(\shift_reg_V_1_3_reg[5]_srl2_n_0 ));
  (* srl_bus_name = "inst/\fir_filter_b_U0/shift_reg_V_1_3_reg " *) 
  (* srl_name = "inst/\fir_filter_b_U0/shift_reg_V_1_3_reg[6]_srl2 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \shift_reg_V_1_3_reg[6]_srl2 
       (.A0(1'b1),
        .A1(1'b0),
        .A2(1'b0),
        .A3(1'b0),
        .CE(fir_filter_b_U0_ap_start),
        .CLK(ap_clk),
        .D(shift_reg_V_1_1[6]),
        .Q(\shift_reg_V_1_3_reg[6]_srl2_n_0 ));
  (* srl_bus_name = "inst/\fir_filter_b_U0/shift_reg_V_1_3_reg " *) 
  (* srl_name = "inst/\fir_filter_b_U0/shift_reg_V_1_3_reg[7]_srl2 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \shift_reg_V_1_3_reg[7]_srl2 
       (.A0(1'b1),
        .A1(1'b0),
        .A2(1'b0),
        .A3(1'b0),
        .CE(fir_filter_b_U0_ap_start),
        .CLK(ap_clk),
        .D(shift_reg_V_1_1[7]),
        .Q(\shift_reg_V_1_3_reg[7]_srl2_n_0 ));
  (* srl_bus_name = "inst/\fir_filter_b_U0/shift_reg_V_1_3_reg " *) 
  (* srl_name = "inst/\fir_filter_b_U0/shift_reg_V_1_3_reg[8]_srl2 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \shift_reg_V_1_3_reg[8]_srl2 
       (.A0(1'b1),
        .A1(1'b0),
        .A2(1'b0),
        .A3(1'b0),
        .CE(fir_filter_b_U0_ap_start),
        .CLK(ap_clk),
        .D(shift_reg_V_1_1[8]),
        .Q(\shift_reg_V_1_3_reg[8]_srl2_n_0 ));
  (* srl_bus_name = "inst/\fir_filter_b_U0/shift_reg_V_1_3_reg " *) 
  (* srl_name = "inst/\fir_filter_b_U0/shift_reg_V_1_3_reg[9]_srl2 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \shift_reg_V_1_3_reg[9]_srl2 
       (.A0(1'b1),
        .A1(1'b0),
        .A2(1'b0),
        .A3(1'b0),
        .CE(fir_filter_b_U0_ap_start),
        .CLK(ap_clk),
        .D(shift_reg_V_1_1[9]),
        .Q(\shift_reg_V_1_3_reg[9]_srl2_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_1_4_reg[0] 
       (.C(ap_clk),
        .CE(fir_filter_b_U0_ap_start),
        .D(\shift_reg_V_1_3_reg[0]_srl2_n_0 ),
        .Q(shift_reg_V_1_4[0]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_1_4_reg[10] 
       (.C(ap_clk),
        .CE(fir_filter_b_U0_ap_start),
        .D(\shift_reg_V_1_3_reg[10]_srl2_n_0 ),
        .Q(shift_reg_V_1_4[10]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_1_4_reg[11] 
       (.C(ap_clk),
        .CE(fir_filter_b_U0_ap_start),
        .D(\shift_reg_V_1_3_reg[11]_srl2_n_0 ),
        .Q(shift_reg_V_1_4[11]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_1_4_reg[12] 
       (.C(ap_clk),
        .CE(fir_filter_b_U0_ap_start),
        .D(\shift_reg_V_1_3_reg[12]_srl2_n_0 ),
        .Q(shift_reg_V_1_4[12]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_1_4_reg[13] 
       (.C(ap_clk),
        .CE(fir_filter_b_U0_ap_start),
        .D(\shift_reg_V_1_3_reg[13]_srl2_n_0 ),
        .Q(shift_reg_V_1_4[13]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_1_4_reg[14] 
       (.C(ap_clk),
        .CE(fir_filter_b_U0_ap_start),
        .D(\shift_reg_V_1_3_reg[14]_srl2_n_0 ),
        .Q(shift_reg_V_1_4[14]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_1_4_reg[15] 
       (.C(ap_clk),
        .CE(fir_filter_b_U0_ap_start),
        .D(\shift_reg_V_1_3_reg[15]_srl2_n_0 ),
        .Q(shift_reg_V_1_4[15]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_1_4_reg[1] 
       (.C(ap_clk),
        .CE(fir_filter_b_U0_ap_start),
        .D(\shift_reg_V_1_3_reg[1]_srl2_n_0 ),
        .Q(shift_reg_V_1_4[1]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_1_4_reg[2] 
       (.C(ap_clk),
        .CE(fir_filter_b_U0_ap_start),
        .D(\shift_reg_V_1_3_reg[2]_srl2_n_0 ),
        .Q(shift_reg_V_1_4[2]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_1_4_reg[3] 
       (.C(ap_clk),
        .CE(fir_filter_b_U0_ap_start),
        .D(\shift_reg_V_1_3_reg[3]_srl2_n_0 ),
        .Q(shift_reg_V_1_4[3]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_1_4_reg[4] 
       (.C(ap_clk),
        .CE(fir_filter_b_U0_ap_start),
        .D(\shift_reg_V_1_3_reg[4]_srl2_n_0 ),
        .Q(shift_reg_V_1_4[4]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_1_4_reg[5] 
       (.C(ap_clk),
        .CE(fir_filter_b_U0_ap_start),
        .D(\shift_reg_V_1_3_reg[5]_srl2_n_0 ),
        .Q(shift_reg_V_1_4[5]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_1_4_reg[6] 
       (.C(ap_clk),
        .CE(fir_filter_b_U0_ap_start),
        .D(\shift_reg_V_1_3_reg[6]_srl2_n_0 ),
        .Q(shift_reg_V_1_4[6]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_1_4_reg[7] 
       (.C(ap_clk),
        .CE(fir_filter_b_U0_ap_start),
        .D(\shift_reg_V_1_3_reg[7]_srl2_n_0 ),
        .Q(shift_reg_V_1_4[7]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_1_4_reg[8] 
       (.C(ap_clk),
        .CE(fir_filter_b_U0_ap_start),
        .D(\shift_reg_V_1_3_reg[8]_srl2_n_0 ),
        .Q(shift_reg_V_1_4[8]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_1_4_reg[9] 
       (.C(ap_clk),
        .CE(fir_filter_b_U0_ap_start),
        .D(\shift_reg_V_1_3_reg[9]_srl2_n_0 ),
        .Q(shift_reg_V_1_4[9]),
        .R(1'b0));
  (* srl_bus_name = "inst/\fir_filter_b_U0/shift_reg_V_1_7_reg " *) 
  (* srl_name = "inst/\fir_filter_b_U0/shift_reg_V_1_7_reg[0]_srl3 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \shift_reg_V_1_7_reg[0]_srl3 
       (.A0(1'b0),
        .A1(1'b1),
        .A2(1'b0),
        .A3(1'b0),
        .CE(fir_filter_b_U0_ap_start),
        .CLK(ap_clk),
        .D(shift_reg_V_1_4[0]),
        .Q(\shift_reg_V_1_7_reg[0]_srl3_n_0 ));
  (* srl_bus_name = "inst/\fir_filter_b_U0/shift_reg_V_1_7_reg " *) 
  (* srl_name = "inst/\fir_filter_b_U0/shift_reg_V_1_7_reg[10]_srl3 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \shift_reg_V_1_7_reg[10]_srl3 
       (.A0(1'b0),
        .A1(1'b1),
        .A2(1'b0),
        .A3(1'b0),
        .CE(fir_filter_b_U0_ap_start),
        .CLK(ap_clk),
        .D(shift_reg_V_1_4[10]),
        .Q(\shift_reg_V_1_7_reg[10]_srl3_n_0 ));
  (* srl_bus_name = "inst/\fir_filter_b_U0/shift_reg_V_1_7_reg " *) 
  (* srl_name = "inst/\fir_filter_b_U0/shift_reg_V_1_7_reg[11]_srl3 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \shift_reg_V_1_7_reg[11]_srl3 
       (.A0(1'b0),
        .A1(1'b1),
        .A2(1'b0),
        .A3(1'b0),
        .CE(fir_filter_b_U0_ap_start),
        .CLK(ap_clk),
        .D(shift_reg_V_1_4[11]),
        .Q(\shift_reg_V_1_7_reg[11]_srl3_n_0 ));
  (* srl_bus_name = "inst/\fir_filter_b_U0/shift_reg_V_1_7_reg " *) 
  (* srl_name = "inst/\fir_filter_b_U0/shift_reg_V_1_7_reg[12]_srl3 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \shift_reg_V_1_7_reg[12]_srl3 
       (.A0(1'b0),
        .A1(1'b1),
        .A2(1'b0),
        .A3(1'b0),
        .CE(fir_filter_b_U0_ap_start),
        .CLK(ap_clk),
        .D(shift_reg_V_1_4[12]),
        .Q(\shift_reg_V_1_7_reg[12]_srl3_n_0 ));
  (* srl_bus_name = "inst/\fir_filter_b_U0/shift_reg_V_1_7_reg " *) 
  (* srl_name = "inst/\fir_filter_b_U0/shift_reg_V_1_7_reg[13]_srl3 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \shift_reg_V_1_7_reg[13]_srl3 
       (.A0(1'b0),
        .A1(1'b1),
        .A2(1'b0),
        .A3(1'b0),
        .CE(fir_filter_b_U0_ap_start),
        .CLK(ap_clk),
        .D(shift_reg_V_1_4[13]),
        .Q(\shift_reg_V_1_7_reg[13]_srl3_n_0 ));
  (* srl_bus_name = "inst/\fir_filter_b_U0/shift_reg_V_1_7_reg " *) 
  (* srl_name = "inst/\fir_filter_b_U0/shift_reg_V_1_7_reg[14]_srl3 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \shift_reg_V_1_7_reg[14]_srl3 
       (.A0(1'b0),
        .A1(1'b1),
        .A2(1'b0),
        .A3(1'b0),
        .CE(fir_filter_b_U0_ap_start),
        .CLK(ap_clk),
        .D(shift_reg_V_1_4[14]),
        .Q(\shift_reg_V_1_7_reg[14]_srl3_n_0 ));
  (* srl_bus_name = "inst/\fir_filter_b_U0/shift_reg_V_1_7_reg " *) 
  (* srl_name = "inst/\fir_filter_b_U0/shift_reg_V_1_7_reg[15]_srl3 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \shift_reg_V_1_7_reg[15]_srl3 
       (.A0(1'b0),
        .A1(1'b1),
        .A2(1'b0),
        .A3(1'b0),
        .CE(fir_filter_b_U0_ap_start),
        .CLK(ap_clk),
        .D(shift_reg_V_1_4[15]),
        .Q(\shift_reg_V_1_7_reg[15]_srl3_n_0 ));
  (* srl_bus_name = "inst/\fir_filter_b_U0/shift_reg_V_1_7_reg " *) 
  (* srl_name = "inst/\fir_filter_b_U0/shift_reg_V_1_7_reg[1]_srl3 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \shift_reg_V_1_7_reg[1]_srl3 
       (.A0(1'b0),
        .A1(1'b1),
        .A2(1'b0),
        .A3(1'b0),
        .CE(fir_filter_b_U0_ap_start),
        .CLK(ap_clk),
        .D(shift_reg_V_1_4[1]),
        .Q(\shift_reg_V_1_7_reg[1]_srl3_n_0 ));
  (* srl_bus_name = "inst/\fir_filter_b_U0/shift_reg_V_1_7_reg " *) 
  (* srl_name = "inst/\fir_filter_b_U0/shift_reg_V_1_7_reg[2]_srl3 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \shift_reg_V_1_7_reg[2]_srl3 
       (.A0(1'b0),
        .A1(1'b1),
        .A2(1'b0),
        .A3(1'b0),
        .CE(fir_filter_b_U0_ap_start),
        .CLK(ap_clk),
        .D(shift_reg_V_1_4[2]),
        .Q(\shift_reg_V_1_7_reg[2]_srl3_n_0 ));
  (* srl_bus_name = "inst/\fir_filter_b_U0/shift_reg_V_1_7_reg " *) 
  (* srl_name = "inst/\fir_filter_b_U0/shift_reg_V_1_7_reg[3]_srl3 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \shift_reg_V_1_7_reg[3]_srl3 
       (.A0(1'b0),
        .A1(1'b1),
        .A2(1'b0),
        .A3(1'b0),
        .CE(fir_filter_b_U0_ap_start),
        .CLK(ap_clk),
        .D(shift_reg_V_1_4[3]),
        .Q(\shift_reg_V_1_7_reg[3]_srl3_n_0 ));
  (* srl_bus_name = "inst/\fir_filter_b_U0/shift_reg_V_1_7_reg " *) 
  (* srl_name = "inst/\fir_filter_b_U0/shift_reg_V_1_7_reg[4]_srl3 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \shift_reg_V_1_7_reg[4]_srl3 
       (.A0(1'b0),
        .A1(1'b1),
        .A2(1'b0),
        .A3(1'b0),
        .CE(fir_filter_b_U0_ap_start),
        .CLK(ap_clk),
        .D(shift_reg_V_1_4[4]),
        .Q(\shift_reg_V_1_7_reg[4]_srl3_n_0 ));
  (* srl_bus_name = "inst/\fir_filter_b_U0/shift_reg_V_1_7_reg " *) 
  (* srl_name = "inst/\fir_filter_b_U0/shift_reg_V_1_7_reg[5]_srl3 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \shift_reg_V_1_7_reg[5]_srl3 
       (.A0(1'b0),
        .A1(1'b1),
        .A2(1'b0),
        .A3(1'b0),
        .CE(fir_filter_b_U0_ap_start),
        .CLK(ap_clk),
        .D(shift_reg_V_1_4[5]),
        .Q(\shift_reg_V_1_7_reg[5]_srl3_n_0 ));
  (* srl_bus_name = "inst/\fir_filter_b_U0/shift_reg_V_1_7_reg " *) 
  (* srl_name = "inst/\fir_filter_b_U0/shift_reg_V_1_7_reg[6]_srl3 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \shift_reg_V_1_7_reg[6]_srl3 
       (.A0(1'b0),
        .A1(1'b1),
        .A2(1'b0),
        .A3(1'b0),
        .CE(fir_filter_b_U0_ap_start),
        .CLK(ap_clk),
        .D(shift_reg_V_1_4[6]),
        .Q(\shift_reg_V_1_7_reg[6]_srl3_n_0 ));
  (* srl_bus_name = "inst/\fir_filter_b_U0/shift_reg_V_1_7_reg " *) 
  (* srl_name = "inst/\fir_filter_b_U0/shift_reg_V_1_7_reg[7]_srl3 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \shift_reg_V_1_7_reg[7]_srl3 
       (.A0(1'b0),
        .A1(1'b1),
        .A2(1'b0),
        .A3(1'b0),
        .CE(fir_filter_b_U0_ap_start),
        .CLK(ap_clk),
        .D(shift_reg_V_1_4[7]),
        .Q(\shift_reg_V_1_7_reg[7]_srl3_n_0 ));
  (* srl_bus_name = "inst/\fir_filter_b_U0/shift_reg_V_1_7_reg " *) 
  (* srl_name = "inst/\fir_filter_b_U0/shift_reg_V_1_7_reg[8]_srl3 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \shift_reg_V_1_7_reg[8]_srl3 
       (.A0(1'b0),
        .A1(1'b1),
        .A2(1'b0),
        .A3(1'b0),
        .CE(fir_filter_b_U0_ap_start),
        .CLK(ap_clk),
        .D(shift_reg_V_1_4[8]),
        .Q(\shift_reg_V_1_7_reg[8]_srl3_n_0 ));
  (* srl_bus_name = "inst/\fir_filter_b_U0/shift_reg_V_1_7_reg " *) 
  (* srl_name = "inst/\fir_filter_b_U0/shift_reg_V_1_7_reg[9]_srl3 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \shift_reg_V_1_7_reg[9]_srl3 
       (.A0(1'b0),
        .A1(1'b1),
        .A2(1'b0),
        .A3(1'b0),
        .CE(fir_filter_b_U0_ap_start),
        .CLK(ap_clk),
        .D(shift_reg_V_1_4[9]),
        .Q(\shift_reg_V_1_7_reg[9]_srl3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_1_8_reg[0] 
       (.C(ap_clk),
        .CE(fir_filter_b_U0_ap_start),
        .D(\shift_reg_V_1_7_reg[0]_srl3_n_0 ),
        .Q(shift_reg_V_1_8[0]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_1_8_reg[10] 
       (.C(ap_clk),
        .CE(fir_filter_b_U0_ap_start),
        .D(\shift_reg_V_1_7_reg[10]_srl3_n_0 ),
        .Q(shift_reg_V_1_8[10]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_1_8_reg[11] 
       (.C(ap_clk),
        .CE(fir_filter_b_U0_ap_start),
        .D(\shift_reg_V_1_7_reg[11]_srl3_n_0 ),
        .Q(shift_reg_V_1_8[11]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_1_8_reg[12] 
       (.C(ap_clk),
        .CE(fir_filter_b_U0_ap_start),
        .D(\shift_reg_V_1_7_reg[12]_srl3_n_0 ),
        .Q(shift_reg_V_1_8[12]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_1_8_reg[13] 
       (.C(ap_clk),
        .CE(fir_filter_b_U0_ap_start),
        .D(\shift_reg_V_1_7_reg[13]_srl3_n_0 ),
        .Q(shift_reg_V_1_8[13]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_1_8_reg[14] 
       (.C(ap_clk),
        .CE(fir_filter_b_U0_ap_start),
        .D(\shift_reg_V_1_7_reg[14]_srl3_n_0 ),
        .Q(shift_reg_V_1_8[14]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_1_8_reg[15] 
       (.C(ap_clk),
        .CE(fir_filter_b_U0_ap_start),
        .D(\shift_reg_V_1_7_reg[15]_srl3_n_0 ),
        .Q(shift_reg_V_1_8[15]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_1_8_reg[1] 
       (.C(ap_clk),
        .CE(fir_filter_b_U0_ap_start),
        .D(\shift_reg_V_1_7_reg[1]_srl3_n_0 ),
        .Q(shift_reg_V_1_8[1]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_1_8_reg[2] 
       (.C(ap_clk),
        .CE(fir_filter_b_U0_ap_start),
        .D(\shift_reg_V_1_7_reg[2]_srl3_n_0 ),
        .Q(shift_reg_V_1_8[2]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_1_8_reg[3] 
       (.C(ap_clk),
        .CE(fir_filter_b_U0_ap_start),
        .D(\shift_reg_V_1_7_reg[3]_srl3_n_0 ),
        .Q(shift_reg_V_1_8[3]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_1_8_reg[4] 
       (.C(ap_clk),
        .CE(fir_filter_b_U0_ap_start),
        .D(\shift_reg_V_1_7_reg[4]_srl3_n_0 ),
        .Q(shift_reg_V_1_8[4]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_1_8_reg[5] 
       (.C(ap_clk),
        .CE(fir_filter_b_U0_ap_start),
        .D(\shift_reg_V_1_7_reg[5]_srl3_n_0 ),
        .Q(shift_reg_V_1_8[5]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_1_8_reg[6] 
       (.C(ap_clk),
        .CE(fir_filter_b_U0_ap_start),
        .D(\shift_reg_V_1_7_reg[6]_srl3_n_0 ),
        .Q(shift_reg_V_1_8[6]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_1_8_reg[7] 
       (.C(ap_clk),
        .CE(fir_filter_b_U0_ap_start),
        .D(\shift_reg_V_1_7_reg[7]_srl3_n_0 ),
        .Q(shift_reg_V_1_8[7]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_1_8_reg[8] 
       (.C(ap_clk),
        .CE(fir_filter_b_U0_ap_start),
        .D(\shift_reg_V_1_7_reg[8]_srl3_n_0 ),
        .Q(shift_reg_V_1_8[8]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_1_8_reg[9] 
       (.C(ap_clk),
        .CE(fir_filter_b_U0_ap_start),
        .D(\shift_reg_V_1_7_reg[9]_srl3_n_0 ),
        .Q(shift_reg_V_1_8[9]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_1_9_reg[0] 
       (.C(ap_clk),
        .CE(fir_filter_b_U0_ap_start),
        .D(shift_reg_V_1_8[0]),
        .Q(shift_reg_V_1_9[0]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_1_9_reg[10] 
       (.C(ap_clk),
        .CE(fir_filter_b_U0_ap_start),
        .D(shift_reg_V_1_8[10]),
        .Q(shift_reg_V_1_9[10]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_1_9_reg[11] 
       (.C(ap_clk),
        .CE(fir_filter_b_U0_ap_start),
        .D(shift_reg_V_1_8[11]),
        .Q(shift_reg_V_1_9[11]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_1_9_reg[12] 
       (.C(ap_clk),
        .CE(fir_filter_b_U0_ap_start),
        .D(shift_reg_V_1_8[12]),
        .Q(shift_reg_V_1_9[12]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_1_9_reg[13] 
       (.C(ap_clk),
        .CE(fir_filter_b_U0_ap_start),
        .D(shift_reg_V_1_8[13]),
        .Q(shift_reg_V_1_9[13]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_1_9_reg[14] 
       (.C(ap_clk),
        .CE(fir_filter_b_U0_ap_start),
        .D(shift_reg_V_1_8[14]),
        .Q(shift_reg_V_1_9[14]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_1_9_reg[15] 
       (.C(ap_clk),
        .CE(fir_filter_b_U0_ap_start),
        .D(shift_reg_V_1_8[15]),
        .Q(shift_reg_V_1_9[15]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_1_9_reg[1] 
       (.C(ap_clk),
        .CE(fir_filter_b_U0_ap_start),
        .D(shift_reg_V_1_8[1]),
        .Q(shift_reg_V_1_9[1]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_1_9_reg[2] 
       (.C(ap_clk),
        .CE(fir_filter_b_U0_ap_start),
        .D(shift_reg_V_1_8[2]),
        .Q(shift_reg_V_1_9[2]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_1_9_reg[3] 
       (.C(ap_clk),
        .CE(fir_filter_b_U0_ap_start),
        .D(shift_reg_V_1_8[3]),
        .Q(shift_reg_V_1_9[3]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_1_9_reg[4] 
       (.C(ap_clk),
        .CE(fir_filter_b_U0_ap_start),
        .D(shift_reg_V_1_8[4]),
        .Q(shift_reg_V_1_9[4]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_1_9_reg[5] 
       (.C(ap_clk),
        .CE(fir_filter_b_U0_ap_start),
        .D(shift_reg_V_1_8[5]),
        .Q(shift_reg_V_1_9[5]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_1_9_reg[6] 
       (.C(ap_clk),
        .CE(fir_filter_b_U0_ap_start),
        .D(shift_reg_V_1_8[6]),
        .Q(shift_reg_V_1_9[6]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_1_9_reg[7] 
       (.C(ap_clk),
        .CE(fir_filter_b_U0_ap_start),
        .D(shift_reg_V_1_8[7]),
        .Q(shift_reg_V_1_9[7]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_1_9_reg[8] 
       (.C(ap_clk),
        .CE(fir_filter_b_U0_ap_start),
        .D(shift_reg_V_1_8[8]),
        .Q(shift_reg_V_1_9[8]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \shift_reg_V_1_9_reg[9] 
       (.C(ap_clk),
        .CE(fir_filter_b_U0_ap_start),
        .D(shift_reg_V_1_8[9]),
        .Q(shift_reg_V_1_9[9]),
        .R(1'b0));
  CARRY4 \y_q_V[0]_INST_0 
       (.CI(1'b0),
        .CO({\y_q_V[0]_INST_0_n_0 ,\y_q_V[0]_INST_0_n_1 ,\y_q_V[0]_INST_0_n_2 ,\y_q_V[0]_INST_0_n_3 }),
        .CYINIT(1'b0),
        .DI({\y_q_V[0]_INST_0_i_1_n_0 ,\y_q_V[0]_INST_0_i_2_n_0 ,\y_q_V[0]_INST_0_i_3_n_0 ,1'b0}),
        .O(y_q_V[3:0]),
        .S({\y_q_V[0]_INST_0_i_4_n_0 ,\y_q_V[0]_INST_0_i_5_n_0 ,\y_q_V[0]_INST_0_i_6_n_0 ,\y_q_V[0]_INST_0_i_7_n_0 }));
  (* HLUTNM = "lutpair216" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \y_q_V[0]_INST_0_i_1 
       (.I0(add_ln700_28_reg_1013[2]),
        .I1(add_ln700_21_reg_1008[2]),
        .I2(add_ln700_14_reg_1003[2]),
        .O(\y_q_V[0]_INST_0_i_1_n_0 ));
  (* HLUTNM = "lutpair215" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \y_q_V[0]_INST_0_i_2 
       (.I0(add_ln700_28_reg_1013[1]),
        .I1(add_ln700_21_reg_1008[1]),
        .I2(add_ln700_14_reg_1003[1]),
        .O(\y_q_V[0]_INST_0_i_2_n_0 ));
  (* HLUTNM = "lutpair214" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \y_q_V[0]_INST_0_i_3 
       (.I0(add_ln700_28_reg_1013[0]),
        .I1(add_ln700_21_reg_1008[0]),
        .I2(add_ln700_14_reg_1003[0]),
        .O(\y_q_V[0]_INST_0_i_3_n_0 ));
  (* HLUTNM = "lutpair217" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \y_q_V[0]_INST_0_i_4 
       (.I0(add_ln700_28_reg_1013[3]),
        .I1(add_ln700_21_reg_1008[3]),
        .I2(add_ln700_14_reg_1003[3]),
        .I3(\y_q_V[0]_INST_0_i_1_n_0 ),
        .O(\y_q_V[0]_INST_0_i_4_n_0 ));
  (* HLUTNM = "lutpair216" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \y_q_V[0]_INST_0_i_5 
       (.I0(add_ln700_28_reg_1013[2]),
        .I1(add_ln700_21_reg_1008[2]),
        .I2(add_ln700_14_reg_1003[2]),
        .I3(\y_q_V[0]_INST_0_i_2_n_0 ),
        .O(\y_q_V[0]_INST_0_i_5_n_0 ));
  (* HLUTNM = "lutpair215" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \y_q_V[0]_INST_0_i_6 
       (.I0(add_ln700_28_reg_1013[1]),
        .I1(add_ln700_21_reg_1008[1]),
        .I2(add_ln700_14_reg_1003[1]),
        .I3(\y_q_V[0]_INST_0_i_3_n_0 ),
        .O(\y_q_V[0]_INST_0_i_6_n_0 ));
  (* HLUTNM = "lutpair214" *) 
  LUT3 #(
    .INIT(8'h96)) 
    \y_q_V[0]_INST_0_i_7 
       (.I0(add_ln700_28_reg_1013[0]),
        .I1(add_ln700_21_reg_1008[0]),
        .I2(add_ln700_14_reg_1003[0]),
        .O(\y_q_V[0]_INST_0_i_7_n_0 ));
  CARRY4 \y_q_V[12]_INST_0 
       (.CI(\y_q_V[8]_INST_0_n_0 ),
        .CO({\y_q_V[12]_INST_0_n_0 ,\y_q_V[12]_INST_0_n_1 ,\y_q_V[12]_INST_0_n_2 ,\y_q_V[12]_INST_0_n_3 }),
        .CYINIT(1'b0),
        .DI({\y_q_V[12]_INST_0_i_1_n_0 ,\y_q_V[12]_INST_0_i_2_n_0 ,\y_q_V[12]_INST_0_i_3_n_0 ,\y_q_V[12]_INST_0_i_4_n_0 }),
        .O(y_q_V[15:12]),
        .S({\y_q_V[12]_INST_0_i_5_n_0 ,\y_q_V[12]_INST_0_i_6_n_0 ,\y_q_V[12]_INST_0_i_7_n_0 ,\y_q_V[12]_INST_0_i_8_n_0 }));
  (* HLUTNM = "lutpair228" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \y_q_V[12]_INST_0_i_1 
       (.I0(add_ln700_28_reg_1013[14]),
        .I1(add_ln700_21_reg_1008[14]),
        .I2(add_ln700_14_reg_1003[14]),
        .O(\y_q_V[12]_INST_0_i_1_n_0 ));
  (* HLUTNM = "lutpair227" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \y_q_V[12]_INST_0_i_2 
       (.I0(add_ln700_28_reg_1013[13]),
        .I1(add_ln700_21_reg_1008[13]),
        .I2(add_ln700_14_reg_1003[13]),
        .O(\y_q_V[12]_INST_0_i_2_n_0 ));
  (* HLUTNM = "lutpair226" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \y_q_V[12]_INST_0_i_3 
       (.I0(add_ln700_28_reg_1013[12]),
        .I1(add_ln700_21_reg_1008[12]),
        .I2(add_ln700_14_reg_1003[12]),
        .O(\y_q_V[12]_INST_0_i_3_n_0 ));
  (* HLUTNM = "lutpair225" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \y_q_V[12]_INST_0_i_4 
       (.I0(add_ln700_28_reg_1013[11]),
        .I1(add_ln700_21_reg_1008[11]),
        .I2(add_ln700_14_reg_1003[11]),
        .O(\y_q_V[12]_INST_0_i_4_n_0 ));
  (* HLUTNM = "lutpair229" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \y_q_V[12]_INST_0_i_5 
       (.I0(add_ln700_28_reg_1013[15]),
        .I1(add_ln700_21_reg_1008[15]),
        .I2(add_ln700_14_reg_1003[15]),
        .I3(\y_q_V[12]_INST_0_i_1_n_0 ),
        .O(\y_q_V[12]_INST_0_i_5_n_0 ));
  (* HLUTNM = "lutpair228" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \y_q_V[12]_INST_0_i_6 
       (.I0(add_ln700_28_reg_1013[14]),
        .I1(add_ln700_21_reg_1008[14]),
        .I2(add_ln700_14_reg_1003[14]),
        .I3(\y_q_V[12]_INST_0_i_2_n_0 ),
        .O(\y_q_V[12]_INST_0_i_6_n_0 ));
  (* HLUTNM = "lutpair227" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \y_q_V[12]_INST_0_i_7 
       (.I0(add_ln700_28_reg_1013[13]),
        .I1(add_ln700_21_reg_1008[13]),
        .I2(add_ln700_14_reg_1003[13]),
        .I3(\y_q_V[12]_INST_0_i_3_n_0 ),
        .O(\y_q_V[12]_INST_0_i_7_n_0 ));
  (* HLUTNM = "lutpair226" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \y_q_V[12]_INST_0_i_8 
       (.I0(add_ln700_28_reg_1013[12]),
        .I1(add_ln700_21_reg_1008[12]),
        .I2(add_ln700_14_reg_1003[12]),
        .I3(\y_q_V[12]_INST_0_i_4_n_0 ),
        .O(\y_q_V[12]_INST_0_i_8_n_0 ));
  CARRY4 \y_q_V[16]_INST_0 
       (.CI(\y_q_V[12]_INST_0_n_0 ),
        .CO({\y_q_V[16]_INST_0_n_0 ,\y_q_V[16]_INST_0_n_1 ,\y_q_V[16]_INST_0_n_2 ,\y_q_V[16]_INST_0_n_3 }),
        .CYINIT(1'b0),
        .DI({\y_q_V[16]_INST_0_i_1_n_0 ,\y_q_V[16]_INST_0_i_2_n_0 ,\y_q_V[16]_INST_0_i_3_n_0 ,\y_q_V[16]_INST_0_i_4_n_0 }),
        .O(y_q_V[19:16]),
        .S({\y_q_V[16]_INST_0_i_5_n_0 ,\y_q_V[16]_INST_0_i_6_n_0 ,\y_q_V[16]_INST_0_i_7_n_0 ,\y_q_V[16]_INST_0_i_8_n_0 }));
  (* HLUTNM = "lutpair232" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \y_q_V[16]_INST_0_i_1 
       (.I0(add_ln700_28_reg_1013[18]),
        .I1(add_ln700_21_reg_1008[18]),
        .I2(add_ln700_14_reg_1003[18]),
        .O(\y_q_V[16]_INST_0_i_1_n_0 ));
  (* HLUTNM = "lutpair231" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \y_q_V[16]_INST_0_i_2 
       (.I0(add_ln700_28_reg_1013[17]),
        .I1(add_ln700_21_reg_1008[17]),
        .I2(add_ln700_14_reg_1003[17]),
        .O(\y_q_V[16]_INST_0_i_2_n_0 ));
  (* HLUTNM = "lutpair230" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \y_q_V[16]_INST_0_i_3 
       (.I0(add_ln700_28_reg_1013[16]),
        .I1(add_ln700_21_reg_1008[16]),
        .I2(add_ln700_14_reg_1003[16]),
        .O(\y_q_V[16]_INST_0_i_3_n_0 ));
  (* HLUTNM = "lutpair229" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \y_q_V[16]_INST_0_i_4 
       (.I0(add_ln700_28_reg_1013[15]),
        .I1(add_ln700_21_reg_1008[15]),
        .I2(add_ln700_14_reg_1003[15]),
        .O(\y_q_V[16]_INST_0_i_4_n_0 ));
  (* HLUTNM = "lutpair233" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \y_q_V[16]_INST_0_i_5 
       (.I0(add_ln700_28_reg_1013[19]),
        .I1(add_ln700_21_reg_1008[19]),
        .I2(add_ln700_14_reg_1003[19]),
        .I3(\y_q_V[16]_INST_0_i_1_n_0 ),
        .O(\y_q_V[16]_INST_0_i_5_n_0 ));
  (* HLUTNM = "lutpair232" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \y_q_V[16]_INST_0_i_6 
       (.I0(add_ln700_28_reg_1013[18]),
        .I1(add_ln700_21_reg_1008[18]),
        .I2(add_ln700_14_reg_1003[18]),
        .I3(\y_q_V[16]_INST_0_i_2_n_0 ),
        .O(\y_q_V[16]_INST_0_i_6_n_0 ));
  (* HLUTNM = "lutpair231" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \y_q_V[16]_INST_0_i_7 
       (.I0(add_ln700_28_reg_1013[17]),
        .I1(add_ln700_21_reg_1008[17]),
        .I2(add_ln700_14_reg_1003[17]),
        .I3(\y_q_V[16]_INST_0_i_3_n_0 ),
        .O(\y_q_V[16]_INST_0_i_7_n_0 ));
  (* HLUTNM = "lutpair230" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \y_q_V[16]_INST_0_i_8 
       (.I0(add_ln700_28_reg_1013[16]),
        .I1(add_ln700_21_reg_1008[16]),
        .I2(add_ln700_14_reg_1003[16]),
        .I3(\y_q_V[16]_INST_0_i_4_n_0 ),
        .O(\y_q_V[16]_INST_0_i_8_n_0 ));
  CARRY4 \y_q_V[20]_INST_0 
       (.CI(\y_q_V[16]_INST_0_n_0 ),
        .CO({\y_q_V[20]_INST_0_n_0 ,\y_q_V[20]_INST_0_n_1 ,\y_q_V[20]_INST_0_n_2 ,\y_q_V[20]_INST_0_n_3 }),
        .CYINIT(1'b0),
        .DI({\y_q_V[20]_INST_0_i_1_n_0 ,\y_q_V[20]_INST_0_i_2_n_0 ,\y_q_V[20]_INST_0_i_3_n_0 ,\y_q_V[20]_INST_0_i_4_n_0 }),
        .O(y_q_V[23:20]),
        .S({\y_q_V[20]_INST_0_i_5_n_0 ,\y_q_V[20]_INST_0_i_6_n_0 ,\y_q_V[20]_INST_0_i_7_n_0 ,\y_q_V[20]_INST_0_i_8_n_0 }));
  (* HLUTNM = "lutpair236" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \y_q_V[20]_INST_0_i_1 
       (.I0(add_ln700_28_reg_1013[22]),
        .I1(add_ln700_21_reg_1008[22]),
        .I2(add_ln700_14_reg_1003[22]),
        .O(\y_q_V[20]_INST_0_i_1_n_0 ));
  (* HLUTNM = "lutpair235" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \y_q_V[20]_INST_0_i_2 
       (.I0(add_ln700_28_reg_1013[21]),
        .I1(add_ln700_21_reg_1008[21]),
        .I2(add_ln700_14_reg_1003[21]),
        .O(\y_q_V[20]_INST_0_i_2_n_0 ));
  (* HLUTNM = "lutpair234" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \y_q_V[20]_INST_0_i_3 
       (.I0(add_ln700_28_reg_1013[20]),
        .I1(add_ln700_21_reg_1008[20]),
        .I2(add_ln700_14_reg_1003[20]),
        .O(\y_q_V[20]_INST_0_i_3_n_0 ));
  (* HLUTNM = "lutpair233" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \y_q_V[20]_INST_0_i_4 
       (.I0(add_ln700_28_reg_1013[19]),
        .I1(add_ln700_21_reg_1008[19]),
        .I2(add_ln700_14_reg_1003[19]),
        .O(\y_q_V[20]_INST_0_i_4_n_0 ));
  (* HLUTNM = "lutpair237" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \y_q_V[20]_INST_0_i_5 
       (.I0(add_ln700_28_reg_1013[23]),
        .I1(add_ln700_21_reg_1008[23]),
        .I2(add_ln700_14_reg_1003[23]),
        .I3(\y_q_V[20]_INST_0_i_1_n_0 ),
        .O(\y_q_V[20]_INST_0_i_5_n_0 ));
  (* HLUTNM = "lutpair236" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \y_q_V[20]_INST_0_i_6 
       (.I0(add_ln700_28_reg_1013[22]),
        .I1(add_ln700_21_reg_1008[22]),
        .I2(add_ln700_14_reg_1003[22]),
        .I3(\y_q_V[20]_INST_0_i_2_n_0 ),
        .O(\y_q_V[20]_INST_0_i_6_n_0 ));
  (* HLUTNM = "lutpair235" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \y_q_V[20]_INST_0_i_7 
       (.I0(add_ln700_28_reg_1013[21]),
        .I1(add_ln700_21_reg_1008[21]),
        .I2(add_ln700_14_reg_1003[21]),
        .I3(\y_q_V[20]_INST_0_i_3_n_0 ),
        .O(\y_q_V[20]_INST_0_i_7_n_0 ));
  (* HLUTNM = "lutpair234" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \y_q_V[20]_INST_0_i_8 
       (.I0(add_ln700_28_reg_1013[20]),
        .I1(add_ln700_21_reg_1008[20]),
        .I2(add_ln700_14_reg_1003[20]),
        .I3(\y_q_V[20]_INST_0_i_4_n_0 ),
        .O(\y_q_V[20]_INST_0_i_8_n_0 ));
  CARRY4 \y_q_V[24]_INST_0 
       (.CI(\y_q_V[20]_INST_0_n_0 ),
        .CO({\y_q_V[24]_INST_0_n_0 ,\y_q_V[24]_INST_0_n_1 ,\y_q_V[24]_INST_0_n_2 ,\y_q_V[24]_INST_0_n_3 }),
        .CYINIT(1'b0),
        .DI({\y_q_V[24]_INST_0_i_1_n_0 ,\y_q_V[24]_INST_0_i_2_n_0 ,\y_q_V[24]_INST_0_i_3_n_0 ,\y_q_V[24]_INST_0_i_4_n_0 }),
        .O(y_q_V[27:24]),
        .S({\y_q_V[24]_INST_0_i_5_n_0 ,\y_q_V[24]_INST_0_i_6_n_0 ,\y_q_V[24]_INST_0_i_7_n_0 ,\y_q_V[24]_INST_0_i_8_n_0 }));
  (* HLUTNM = "lutpair240" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \y_q_V[24]_INST_0_i_1 
       (.I0(add_ln700_28_reg_1013[26]),
        .I1(add_ln700_21_reg_1008[26]),
        .I2(add_ln700_14_reg_1003[26]),
        .O(\y_q_V[24]_INST_0_i_1_n_0 ));
  (* HLUTNM = "lutpair239" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \y_q_V[24]_INST_0_i_2 
       (.I0(add_ln700_28_reg_1013[25]),
        .I1(add_ln700_21_reg_1008[25]),
        .I2(add_ln700_14_reg_1003[25]),
        .O(\y_q_V[24]_INST_0_i_2_n_0 ));
  (* HLUTNM = "lutpair238" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \y_q_V[24]_INST_0_i_3 
       (.I0(add_ln700_28_reg_1013[24]),
        .I1(add_ln700_21_reg_1008[24]),
        .I2(add_ln700_14_reg_1003[24]),
        .O(\y_q_V[24]_INST_0_i_3_n_0 ));
  (* HLUTNM = "lutpair237" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \y_q_V[24]_INST_0_i_4 
       (.I0(add_ln700_28_reg_1013[23]),
        .I1(add_ln700_21_reg_1008[23]),
        .I2(add_ln700_14_reg_1003[23]),
        .O(\y_q_V[24]_INST_0_i_4_n_0 ));
  (* HLUTNM = "lutpair241" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \y_q_V[24]_INST_0_i_5 
       (.I0(add_ln700_28_reg_1013[27]),
        .I1(add_ln700_21_reg_1008[27]),
        .I2(add_ln700_14_reg_1003[27]),
        .I3(\y_q_V[24]_INST_0_i_1_n_0 ),
        .O(\y_q_V[24]_INST_0_i_5_n_0 ));
  (* HLUTNM = "lutpair240" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \y_q_V[24]_INST_0_i_6 
       (.I0(add_ln700_28_reg_1013[26]),
        .I1(add_ln700_21_reg_1008[26]),
        .I2(add_ln700_14_reg_1003[26]),
        .I3(\y_q_V[24]_INST_0_i_2_n_0 ),
        .O(\y_q_V[24]_INST_0_i_6_n_0 ));
  (* HLUTNM = "lutpair239" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \y_q_V[24]_INST_0_i_7 
       (.I0(add_ln700_28_reg_1013[25]),
        .I1(add_ln700_21_reg_1008[25]),
        .I2(add_ln700_14_reg_1003[25]),
        .I3(\y_q_V[24]_INST_0_i_3_n_0 ),
        .O(\y_q_V[24]_INST_0_i_7_n_0 ));
  (* HLUTNM = "lutpair238" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \y_q_V[24]_INST_0_i_8 
       (.I0(add_ln700_28_reg_1013[24]),
        .I1(add_ln700_21_reg_1008[24]),
        .I2(add_ln700_14_reg_1003[24]),
        .I3(\y_q_V[24]_INST_0_i_4_n_0 ),
        .O(\y_q_V[24]_INST_0_i_8_n_0 ));
  CARRY4 \y_q_V[28]_INST_0 
       (.CI(\y_q_V[24]_INST_0_n_0 ),
        .CO({\NLW_y_q_V[28]_INST_0_CO_UNCONNECTED [3],\y_q_V[28]_INST_0_n_1 ,\y_q_V[28]_INST_0_n_2 ,\y_q_V[28]_INST_0_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,\y_q_V[28]_INST_0_i_1_n_0 ,\y_q_V[28]_INST_0_i_2_n_0 ,\y_q_V[28]_INST_0_i_3_n_0 }),
        .O(y_q_V[31:28]),
        .S({\y_q_V[28]_INST_0_i_4_n_0 ,\y_q_V[28]_INST_0_i_5_n_0 ,\y_q_V[28]_INST_0_i_6_n_0 ,\y_q_V[28]_INST_0_i_7_n_0 }));
  (* HLUTNM = "lutpair243" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \y_q_V[28]_INST_0_i_1 
       (.I0(add_ln700_28_reg_1013[29]),
        .I1(add_ln700_21_reg_1008[29]),
        .I2(add_ln700_14_reg_1003[29]),
        .O(\y_q_V[28]_INST_0_i_1_n_0 ));
  (* HLUTNM = "lutpair242" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \y_q_V[28]_INST_0_i_2 
       (.I0(add_ln700_28_reg_1013[28]),
        .I1(add_ln700_21_reg_1008[28]),
        .I2(add_ln700_14_reg_1003[28]),
        .O(\y_q_V[28]_INST_0_i_2_n_0 ));
  (* HLUTNM = "lutpair241" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \y_q_V[28]_INST_0_i_3 
       (.I0(add_ln700_28_reg_1013[27]),
        .I1(add_ln700_21_reg_1008[27]),
        .I2(add_ln700_14_reg_1003[27]),
        .O(\y_q_V[28]_INST_0_i_3_n_0 ));
  LUT6 #(
    .INIT(64'h17E8E817E81717E8)) 
    \y_q_V[28]_INST_0_i_4 
       (.I0(add_ln700_14_reg_1003[30]),
        .I1(add_ln700_21_reg_1008[30]),
        .I2(add_ln700_28_reg_1013[30]),
        .I3(add_ln700_21_reg_1008[31]),
        .I4(add_ln700_28_reg_1013[31]),
        .I5(add_ln700_14_reg_1003[31]),
        .O(\y_q_V[28]_INST_0_i_4_n_0 ));
  LUT4 #(
    .INIT(16'h6996)) 
    \y_q_V[28]_INST_0_i_5 
       (.I0(\y_q_V[28]_INST_0_i_1_n_0 ),
        .I1(add_ln700_21_reg_1008[30]),
        .I2(add_ln700_28_reg_1013[30]),
        .I3(add_ln700_14_reg_1003[30]),
        .O(\y_q_V[28]_INST_0_i_5_n_0 ));
  (* HLUTNM = "lutpair243" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \y_q_V[28]_INST_0_i_6 
       (.I0(add_ln700_28_reg_1013[29]),
        .I1(add_ln700_21_reg_1008[29]),
        .I2(add_ln700_14_reg_1003[29]),
        .I3(\y_q_V[28]_INST_0_i_2_n_0 ),
        .O(\y_q_V[28]_INST_0_i_6_n_0 ));
  (* HLUTNM = "lutpair242" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \y_q_V[28]_INST_0_i_7 
       (.I0(add_ln700_28_reg_1013[28]),
        .I1(add_ln700_21_reg_1008[28]),
        .I2(add_ln700_14_reg_1003[28]),
        .I3(\y_q_V[28]_INST_0_i_3_n_0 ),
        .O(\y_q_V[28]_INST_0_i_7_n_0 ));
  CARRY4 \y_q_V[4]_INST_0 
       (.CI(\y_q_V[0]_INST_0_n_0 ),
        .CO({\y_q_V[4]_INST_0_n_0 ,\y_q_V[4]_INST_0_n_1 ,\y_q_V[4]_INST_0_n_2 ,\y_q_V[4]_INST_0_n_3 }),
        .CYINIT(1'b0),
        .DI({\y_q_V[4]_INST_0_i_1_n_0 ,\y_q_V[4]_INST_0_i_2_n_0 ,\y_q_V[4]_INST_0_i_3_n_0 ,\y_q_V[4]_INST_0_i_4_n_0 }),
        .O(y_q_V[7:4]),
        .S({\y_q_V[4]_INST_0_i_5_n_0 ,\y_q_V[4]_INST_0_i_6_n_0 ,\y_q_V[4]_INST_0_i_7_n_0 ,\y_q_V[4]_INST_0_i_8_n_0 }));
  (* HLUTNM = "lutpair220" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \y_q_V[4]_INST_0_i_1 
       (.I0(add_ln700_28_reg_1013[6]),
        .I1(add_ln700_21_reg_1008[6]),
        .I2(add_ln700_14_reg_1003[6]),
        .O(\y_q_V[4]_INST_0_i_1_n_0 ));
  (* HLUTNM = "lutpair219" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \y_q_V[4]_INST_0_i_2 
       (.I0(add_ln700_28_reg_1013[5]),
        .I1(add_ln700_21_reg_1008[5]),
        .I2(add_ln700_14_reg_1003[5]),
        .O(\y_q_V[4]_INST_0_i_2_n_0 ));
  (* HLUTNM = "lutpair218" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \y_q_V[4]_INST_0_i_3 
       (.I0(add_ln700_28_reg_1013[4]),
        .I1(add_ln700_21_reg_1008[4]),
        .I2(add_ln700_14_reg_1003[4]),
        .O(\y_q_V[4]_INST_0_i_3_n_0 ));
  (* HLUTNM = "lutpair217" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \y_q_V[4]_INST_0_i_4 
       (.I0(add_ln700_28_reg_1013[3]),
        .I1(add_ln700_21_reg_1008[3]),
        .I2(add_ln700_14_reg_1003[3]),
        .O(\y_q_V[4]_INST_0_i_4_n_0 ));
  (* HLUTNM = "lutpair221" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \y_q_V[4]_INST_0_i_5 
       (.I0(add_ln700_28_reg_1013[7]),
        .I1(add_ln700_21_reg_1008[7]),
        .I2(add_ln700_14_reg_1003[7]),
        .I3(\y_q_V[4]_INST_0_i_1_n_0 ),
        .O(\y_q_V[4]_INST_0_i_5_n_0 ));
  (* HLUTNM = "lutpair220" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \y_q_V[4]_INST_0_i_6 
       (.I0(add_ln700_28_reg_1013[6]),
        .I1(add_ln700_21_reg_1008[6]),
        .I2(add_ln700_14_reg_1003[6]),
        .I3(\y_q_V[4]_INST_0_i_2_n_0 ),
        .O(\y_q_V[4]_INST_0_i_6_n_0 ));
  (* HLUTNM = "lutpair219" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \y_q_V[4]_INST_0_i_7 
       (.I0(add_ln700_28_reg_1013[5]),
        .I1(add_ln700_21_reg_1008[5]),
        .I2(add_ln700_14_reg_1003[5]),
        .I3(\y_q_V[4]_INST_0_i_3_n_0 ),
        .O(\y_q_V[4]_INST_0_i_7_n_0 ));
  (* HLUTNM = "lutpair218" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \y_q_V[4]_INST_0_i_8 
       (.I0(add_ln700_28_reg_1013[4]),
        .I1(add_ln700_21_reg_1008[4]),
        .I2(add_ln700_14_reg_1003[4]),
        .I3(\y_q_V[4]_INST_0_i_4_n_0 ),
        .O(\y_q_V[4]_INST_0_i_8_n_0 ));
  CARRY4 \y_q_V[8]_INST_0 
       (.CI(\y_q_V[4]_INST_0_n_0 ),
        .CO({\y_q_V[8]_INST_0_n_0 ,\y_q_V[8]_INST_0_n_1 ,\y_q_V[8]_INST_0_n_2 ,\y_q_V[8]_INST_0_n_3 }),
        .CYINIT(1'b0),
        .DI({\y_q_V[8]_INST_0_i_1_n_0 ,\y_q_V[8]_INST_0_i_2_n_0 ,\y_q_V[8]_INST_0_i_3_n_0 ,\y_q_V[8]_INST_0_i_4_n_0 }),
        .O(y_q_V[11:8]),
        .S({\y_q_V[8]_INST_0_i_5_n_0 ,\y_q_V[8]_INST_0_i_6_n_0 ,\y_q_V[8]_INST_0_i_7_n_0 ,\y_q_V[8]_INST_0_i_8_n_0 }));
  (* HLUTNM = "lutpair224" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \y_q_V[8]_INST_0_i_1 
       (.I0(add_ln700_28_reg_1013[10]),
        .I1(add_ln700_21_reg_1008[10]),
        .I2(add_ln700_14_reg_1003[10]),
        .O(\y_q_V[8]_INST_0_i_1_n_0 ));
  (* HLUTNM = "lutpair223" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \y_q_V[8]_INST_0_i_2 
       (.I0(add_ln700_28_reg_1013[9]),
        .I1(add_ln700_21_reg_1008[9]),
        .I2(add_ln700_14_reg_1003[9]),
        .O(\y_q_V[8]_INST_0_i_2_n_0 ));
  (* HLUTNM = "lutpair222" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \y_q_V[8]_INST_0_i_3 
       (.I0(add_ln700_28_reg_1013[8]),
        .I1(add_ln700_21_reg_1008[8]),
        .I2(add_ln700_14_reg_1003[8]),
        .O(\y_q_V[8]_INST_0_i_3_n_0 ));
  (* HLUTNM = "lutpair221" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \y_q_V[8]_INST_0_i_4 
       (.I0(add_ln700_28_reg_1013[7]),
        .I1(add_ln700_21_reg_1008[7]),
        .I2(add_ln700_14_reg_1003[7]),
        .O(\y_q_V[8]_INST_0_i_4_n_0 ));
  (* HLUTNM = "lutpair225" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \y_q_V[8]_INST_0_i_5 
       (.I0(add_ln700_28_reg_1013[11]),
        .I1(add_ln700_21_reg_1008[11]),
        .I2(add_ln700_14_reg_1003[11]),
        .I3(\y_q_V[8]_INST_0_i_1_n_0 ),
        .O(\y_q_V[8]_INST_0_i_5_n_0 ));
  (* HLUTNM = "lutpair224" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \y_q_V[8]_INST_0_i_6 
       (.I0(add_ln700_28_reg_1013[10]),
        .I1(add_ln700_21_reg_1008[10]),
        .I2(add_ln700_14_reg_1003[10]),
        .I3(\y_q_V[8]_INST_0_i_2_n_0 ),
        .O(\y_q_V[8]_INST_0_i_6_n_0 ));
  (* HLUTNM = "lutpair223" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \y_q_V[8]_INST_0_i_7 
       (.I0(add_ln700_28_reg_1013[9]),
        .I1(add_ln700_21_reg_1008[9]),
        .I2(add_ln700_14_reg_1003[9]),
        .I3(\y_q_V[8]_INST_0_i_3_n_0 ),
        .O(\y_q_V[8]_INST_0_i_7_n_0 ));
  (* HLUTNM = "lutpair222" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \y_q_V[8]_INST_0_i_8 
       (.I0(add_ln700_28_reg_1013[8]),
        .I1(add_ln700_21_reg_1008[8]),
        .I2(add_ln700_14_reg_1003[8]),
        .I3(\y_q_V[8]_INST_0_i_4_n_0 ),
        .O(\y_q_V[8]_INST_0_i_8_n_0 ));
endmodule

module decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_iq_mult
   (shiftReg_ce,
    D,
    ap_done_reg_reg_0,
    shiftReg_ce_0,
    ref_i_V_ap_vld_0,
    ap_rst_0,
    ap_rst_1,
    ap_done_reg_reg_1,
    ap_clk,
    ref_q_V_ap_vld,
    x_V_ap_vld,
    ref_i_V_ap_vld,
    x_i_V_full_n,
    ap_sync_reg_channel_write_x_i_V,
    x_q_V_full_n,
    ap_sync_reg_channel_write_x_i_V_reg,
    x_V,
    ref_i_V,
    ref_q_V,
    ap_rst);
  output shiftReg_ce;
  output [15:0]D;
  output [15:0]ap_done_reg_reg_0;
  output shiftReg_ce_0;
  output ref_i_V_ap_vld_0;
  output ap_rst_0;
  output ap_rst_1;
  input ap_done_reg_reg_1;
  input ap_clk;
  input ref_q_V_ap_vld;
  input x_V_ap_vld;
  input ref_i_V_ap_vld;
  input x_i_V_full_n;
  input ap_sync_reg_channel_write_x_i_V;
  input x_q_V_full_n;
  input ap_sync_reg_channel_write_x_i_V_reg;
  input [7:0]x_V;
  input [7:0]ref_i_V;
  input [7:0]ref_q_V;
  input ap_rst;

  wire [15:0]D;
  wire ap_clk;
  wire ap_done_reg;
  wire [15:0]ap_done_reg_reg_0;
  wire ap_done_reg_reg_1;
  wire [15:0]ap_return_0_preg;
  wire \ap_return_0_preg[15]_i_1_n_0 ;
  wire [15:0]ap_return_1_preg;
  wire ap_rst;
  wire ap_rst_0;
  wire ap_rst_1;
  wire ap_sync_reg_channel_write_x_i_V;
  wire ap_sync_reg_channel_write_x_i_V_reg;
  wire [7:0]ref_i_V;
  wire ref_i_V_ap_vld;
  wire ref_i_V_ap_vld_0;
  wire [7:0]ref_q_V;
  wire ref_q_V_ap_vld;
  wire [15:0]ret_V_1_fu_46_p2;
  wire ret_V_1_fu_46_p2__0_carry__0_i_10_n_0;
  wire ret_V_1_fu_46_p2__0_carry__0_i_11_n_0;
  wire ret_V_1_fu_46_p2__0_carry__0_i_12_n_0;
  wire ret_V_1_fu_46_p2__0_carry__0_i_1_n_0;
  wire ret_V_1_fu_46_p2__0_carry__0_i_2_n_0;
  wire ret_V_1_fu_46_p2__0_carry__0_i_3_n_0;
  wire ret_V_1_fu_46_p2__0_carry__0_i_4_n_0;
  wire ret_V_1_fu_46_p2__0_carry__0_i_5_n_0;
  wire ret_V_1_fu_46_p2__0_carry__0_i_6_n_0;
  wire ret_V_1_fu_46_p2__0_carry__0_i_7_n_0;
  wire ret_V_1_fu_46_p2__0_carry__0_i_8_n_0;
  wire ret_V_1_fu_46_p2__0_carry__0_i_9_n_0;
  wire ret_V_1_fu_46_p2__0_carry__0_n_0;
  wire ret_V_1_fu_46_p2__0_carry__0_n_1;
  wire ret_V_1_fu_46_p2__0_carry__0_n_2;
  wire ret_V_1_fu_46_p2__0_carry__0_n_3;
  wire ret_V_1_fu_46_p2__0_carry__0_n_4;
  wire ret_V_1_fu_46_p2__0_carry__0_n_5;
  wire ret_V_1_fu_46_p2__0_carry__0_n_6;
  wire ret_V_1_fu_46_p2__0_carry__0_n_7;
  wire ret_V_1_fu_46_p2__0_carry__1_i_1_n_0;
  wire ret_V_1_fu_46_p2__0_carry__1_i_2_n_0;
  wire ret_V_1_fu_46_p2__0_carry__1_i_3_n_0;
  wire ret_V_1_fu_46_p2__0_carry__1_i_4_n_0;
  wire ret_V_1_fu_46_p2__0_carry__1_n_1;
  wire ret_V_1_fu_46_p2__0_carry__1_n_3;
  wire ret_V_1_fu_46_p2__0_carry__1_n_6;
  wire ret_V_1_fu_46_p2__0_carry__1_n_7;
  wire ret_V_1_fu_46_p2__0_carry_i_1_n_0;
  wire ret_V_1_fu_46_p2__0_carry_i_2_n_0;
  wire ret_V_1_fu_46_p2__0_carry_i_3_n_0;
  wire ret_V_1_fu_46_p2__0_carry_i_4_n_0;
  wire ret_V_1_fu_46_p2__0_carry_i_5_n_0;
  wire ret_V_1_fu_46_p2__0_carry_i_6_n_0;
  wire ret_V_1_fu_46_p2__0_carry_i_7_n_0;
  wire ret_V_1_fu_46_p2__0_carry_n_0;
  wire ret_V_1_fu_46_p2__0_carry_n_1;
  wire ret_V_1_fu_46_p2__0_carry_n_2;
  wire ret_V_1_fu_46_p2__0_carry_n_3;
  wire ret_V_1_fu_46_p2__0_carry_n_4;
  wire ret_V_1_fu_46_p2__30_carry__0_i_10_n_0;
  wire ret_V_1_fu_46_p2__30_carry__0_i_11_n_0;
  wire ret_V_1_fu_46_p2__30_carry__0_i_12_n_0;
  wire ret_V_1_fu_46_p2__30_carry__0_i_1_n_0;
  wire ret_V_1_fu_46_p2__30_carry__0_i_2_n_0;
  wire ret_V_1_fu_46_p2__30_carry__0_i_3_n_0;
  wire ret_V_1_fu_46_p2__30_carry__0_i_4_n_0;
  wire ret_V_1_fu_46_p2__30_carry__0_i_5_n_0;
  wire ret_V_1_fu_46_p2__30_carry__0_i_6_n_0;
  wire ret_V_1_fu_46_p2__30_carry__0_i_7_n_0;
  wire ret_V_1_fu_46_p2__30_carry__0_i_8_n_0;
  wire ret_V_1_fu_46_p2__30_carry__0_i_9_n_0;
  wire ret_V_1_fu_46_p2__30_carry__0_n_0;
  wire ret_V_1_fu_46_p2__30_carry__0_n_1;
  wire ret_V_1_fu_46_p2__30_carry__0_n_2;
  wire ret_V_1_fu_46_p2__30_carry__0_n_3;
  wire ret_V_1_fu_46_p2__30_carry__0_n_4;
  wire ret_V_1_fu_46_p2__30_carry__0_n_5;
  wire ret_V_1_fu_46_p2__30_carry__0_n_6;
  wire ret_V_1_fu_46_p2__30_carry__0_n_7;
  wire ret_V_1_fu_46_p2__30_carry__1_i_1_n_0;
  wire ret_V_1_fu_46_p2__30_carry__1_i_2_n_0;
  wire ret_V_1_fu_46_p2__30_carry__1_i_3_n_0;
  wire ret_V_1_fu_46_p2__30_carry__1_i_4_n_0;
  wire ret_V_1_fu_46_p2__30_carry__1_n_1;
  wire ret_V_1_fu_46_p2__30_carry__1_n_3;
  wire ret_V_1_fu_46_p2__30_carry__1_n_6;
  wire ret_V_1_fu_46_p2__30_carry__1_n_7;
  wire ret_V_1_fu_46_p2__30_carry_i_1_n_0;
  wire ret_V_1_fu_46_p2__30_carry_i_2_n_0;
  wire ret_V_1_fu_46_p2__30_carry_i_3_n_0;
  wire ret_V_1_fu_46_p2__30_carry_i_4_n_0;
  wire ret_V_1_fu_46_p2__30_carry_i_5_n_0;
  wire ret_V_1_fu_46_p2__30_carry_i_6_n_0;
  wire ret_V_1_fu_46_p2__30_carry_i_7_n_0;
  wire ret_V_1_fu_46_p2__30_carry_n_0;
  wire ret_V_1_fu_46_p2__30_carry_n_1;
  wire ret_V_1_fu_46_p2__30_carry_n_2;
  wire ret_V_1_fu_46_p2__30_carry_n_3;
  wire ret_V_1_fu_46_p2__30_carry_n_4;
  wire ret_V_1_fu_46_p2__30_carry_n_5;
  wire ret_V_1_fu_46_p2__30_carry_n_6;
  wire ret_V_1_fu_46_p2__30_carry_n_7;
  wire ret_V_1_fu_46_p2__59_carry__0_i_1_n_0;
  wire ret_V_1_fu_46_p2__59_carry__0_i_2_n_0;
  wire ret_V_1_fu_46_p2__59_carry__0_i_3_n_0;
  wire ret_V_1_fu_46_p2__59_carry__0_i_4_n_0;
  wire ret_V_1_fu_46_p2__59_carry__0_i_5_n_0;
  wire ret_V_1_fu_46_p2__59_carry__0_i_6_n_0;
  wire ret_V_1_fu_46_p2__59_carry__0_i_7_n_0;
  wire ret_V_1_fu_46_p2__59_carry__0_i_8_n_0;
  wire ret_V_1_fu_46_p2__59_carry__0_n_0;
  wire ret_V_1_fu_46_p2__59_carry__0_n_1;
  wire ret_V_1_fu_46_p2__59_carry__0_n_2;
  wire ret_V_1_fu_46_p2__59_carry__0_n_3;
  wire ret_V_1_fu_46_p2__59_carry__0_n_4;
  wire ret_V_1_fu_46_p2__59_carry__0_n_5;
  wire ret_V_1_fu_46_p2__59_carry__0_n_6;
  wire ret_V_1_fu_46_p2__59_carry__0_n_7;
  wire ret_V_1_fu_46_p2__59_carry__1_i_1_n_0;
  wire ret_V_1_fu_46_p2__59_carry__1_i_2_n_0;
  wire ret_V_1_fu_46_p2__59_carry__1_n_3;
  wire ret_V_1_fu_46_p2__59_carry__1_n_6;
  wire ret_V_1_fu_46_p2__59_carry__1_n_7;
  wire ret_V_1_fu_46_p2__59_carry_i_1_n_0;
  wire ret_V_1_fu_46_p2__59_carry_i_2_n_0;
  wire ret_V_1_fu_46_p2__59_carry_i_3_n_0;
  wire ret_V_1_fu_46_p2__59_carry_i_4_n_0;
  wire ret_V_1_fu_46_p2__59_carry_i_5_n_0;
  wire ret_V_1_fu_46_p2__59_carry_i_6_n_0;
  wire ret_V_1_fu_46_p2__59_carry_i_7_n_0;
  wire ret_V_1_fu_46_p2__59_carry_n_0;
  wire ret_V_1_fu_46_p2__59_carry_n_1;
  wire ret_V_1_fu_46_p2__59_carry_n_2;
  wire ret_V_1_fu_46_p2__59_carry_n_3;
  wire ret_V_1_fu_46_p2__59_carry_n_4;
  wire ret_V_1_fu_46_p2__59_carry_n_5;
  wire ret_V_1_fu_46_p2__59_carry_n_6;
  wire ret_V_1_fu_46_p2__59_carry_n_7;
  wire ret_V_1_fu_46_p2__86_carry__0_i_1_n_0;
  wire ret_V_1_fu_46_p2__86_carry__0_i_2_n_0;
  wire ret_V_1_fu_46_p2__86_carry__0_i_3_n_0;
  wire ret_V_1_fu_46_p2__86_carry__0_i_4_n_0;
  wire ret_V_1_fu_46_p2__86_carry__0_i_5_n_0;
  wire ret_V_1_fu_46_p2__86_carry__0_i_6_n_0;
  wire ret_V_1_fu_46_p2__86_carry__0_i_7_n_0;
  wire ret_V_1_fu_46_p2__86_carry__0_i_8_n_0;
  wire ret_V_1_fu_46_p2__86_carry__0_n_0;
  wire ret_V_1_fu_46_p2__86_carry__0_n_1;
  wire ret_V_1_fu_46_p2__86_carry__0_n_2;
  wire ret_V_1_fu_46_p2__86_carry__0_n_3;
  wire ret_V_1_fu_46_p2__86_carry__1_i_1_n_0;
  wire ret_V_1_fu_46_p2__86_carry__1_i_2_n_0;
  wire ret_V_1_fu_46_p2__86_carry__1_i_3_n_0;
  wire ret_V_1_fu_46_p2__86_carry__1_i_4_n_0;
  wire ret_V_1_fu_46_p2__86_carry__1_i_5_n_0;
  wire ret_V_1_fu_46_p2__86_carry__1_i_6_n_0;
  wire ret_V_1_fu_46_p2__86_carry__1_i_7_n_0;
  wire ret_V_1_fu_46_p2__86_carry__1_n_0;
  wire ret_V_1_fu_46_p2__86_carry__1_n_1;
  wire ret_V_1_fu_46_p2__86_carry__1_n_2;
  wire ret_V_1_fu_46_p2__86_carry__1_n_3;
  wire ret_V_1_fu_46_p2__86_carry_i_1_n_0;
  wire ret_V_1_fu_46_p2__86_carry_i_2_n_0;
  wire ret_V_1_fu_46_p2__86_carry_i_3_n_0;
  wire ret_V_1_fu_46_p2__86_carry_i_4_n_0;
  wire ret_V_1_fu_46_p2__86_carry_i_5_n_0;
  wire ret_V_1_fu_46_p2__86_carry_i_6_n_0;
  wire ret_V_1_fu_46_p2__86_carry_i_7_n_0;
  wire ret_V_1_fu_46_p2__86_carry_n_0;
  wire ret_V_1_fu_46_p2__86_carry_n_1;
  wire ret_V_1_fu_46_p2__86_carry_n_2;
  wire ret_V_1_fu_46_p2__86_carry_n_3;
  wire [15:0]ret_V_fu_36_p2;
  wire ret_V_fu_36_p2__0_carry__0_i_10_n_0;
  wire ret_V_fu_36_p2__0_carry__0_i_11_n_0;
  wire ret_V_fu_36_p2__0_carry__0_i_12_n_0;
  wire ret_V_fu_36_p2__0_carry__0_i_1_n_0;
  wire ret_V_fu_36_p2__0_carry__0_i_2_n_0;
  wire ret_V_fu_36_p2__0_carry__0_i_3_n_0;
  wire ret_V_fu_36_p2__0_carry__0_i_4_n_0;
  wire ret_V_fu_36_p2__0_carry__0_i_5_n_0;
  wire ret_V_fu_36_p2__0_carry__0_i_6_n_0;
  wire ret_V_fu_36_p2__0_carry__0_i_7_n_0;
  wire ret_V_fu_36_p2__0_carry__0_i_8_n_0;
  wire ret_V_fu_36_p2__0_carry__0_i_9_n_0;
  wire ret_V_fu_36_p2__0_carry__0_n_0;
  wire ret_V_fu_36_p2__0_carry__0_n_1;
  wire ret_V_fu_36_p2__0_carry__0_n_2;
  wire ret_V_fu_36_p2__0_carry__0_n_3;
  wire ret_V_fu_36_p2__0_carry__0_n_4;
  wire ret_V_fu_36_p2__0_carry__0_n_5;
  wire ret_V_fu_36_p2__0_carry__0_n_6;
  wire ret_V_fu_36_p2__0_carry__0_n_7;
  wire ret_V_fu_36_p2__0_carry__1_i_1_n_0;
  wire ret_V_fu_36_p2__0_carry__1_i_2_n_0;
  wire ret_V_fu_36_p2__0_carry__1_i_3_n_0;
  wire ret_V_fu_36_p2__0_carry__1_i_4_n_0;
  wire ret_V_fu_36_p2__0_carry__1_n_1;
  wire ret_V_fu_36_p2__0_carry__1_n_3;
  wire ret_V_fu_36_p2__0_carry__1_n_6;
  wire ret_V_fu_36_p2__0_carry__1_n_7;
  wire ret_V_fu_36_p2__0_carry_i_1_n_0;
  wire ret_V_fu_36_p2__0_carry_i_2_n_0;
  wire ret_V_fu_36_p2__0_carry_i_3_n_0;
  wire ret_V_fu_36_p2__0_carry_i_4_n_0;
  wire ret_V_fu_36_p2__0_carry_i_5_n_0;
  wire ret_V_fu_36_p2__0_carry_i_6_n_0;
  wire ret_V_fu_36_p2__0_carry_i_7_n_0;
  wire ret_V_fu_36_p2__0_carry_n_0;
  wire ret_V_fu_36_p2__0_carry_n_1;
  wire ret_V_fu_36_p2__0_carry_n_2;
  wire ret_V_fu_36_p2__0_carry_n_3;
  wire ret_V_fu_36_p2__0_carry_n_4;
  wire ret_V_fu_36_p2__30_carry__0_i_10_n_0;
  wire ret_V_fu_36_p2__30_carry__0_i_11_n_0;
  wire ret_V_fu_36_p2__30_carry__0_i_12_n_0;
  wire ret_V_fu_36_p2__30_carry__0_i_1_n_0;
  wire ret_V_fu_36_p2__30_carry__0_i_2_n_0;
  wire ret_V_fu_36_p2__30_carry__0_i_3_n_0;
  wire ret_V_fu_36_p2__30_carry__0_i_4_n_0;
  wire ret_V_fu_36_p2__30_carry__0_i_5_n_0;
  wire ret_V_fu_36_p2__30_carry__0_i_6_n_0;
  wire ret_V_fu_36_p2__30_carry__0_i_7_n_0;
  wire ret_V_fu_36_p2__30_carry__0_i_8_n_0;
  wire ret_V_fu_36_p2__30_carry__0_i_9_n_0;
  wire ret_V_fu_36_p2__30_carry__0_n_0;
  wire ret_V_fu_36_p2__30_carry__0_n_1;
  wire ret_V_fu_36_p2__30_carry__0_n_2;
  wire ret_V_fu_36_p2__30_carry__0_n_3;
  wire ret_V_fu_36_p2__30_carry__0_n_4;
  wire ret_V_fu_36_p2__30_carry__0_n_5;
  wire ret_V_fu_36_p2__30_carry__0_n_6;
  wire ret_V_fu_36_p2__30_carry__0_n_7;
  wire ret_V_fu_36_p2__30_carry__1_i_1_n_0;
  wire ret_V_fu_36_p2__30_carry__1_i_2_n_0;
  wire ret_V_fu_36_p2__30_carry__1_i_3_n_0;
  wire ret_V_fu_36_p2__30_carry__1_i_4_n_0;
  wire ret_V_fu_36_p2__30_carry__1_n_1;
  wire ret_V_fu_36_p2__30_carry__1_n_3;
  wire ret_V_fu_36_p2__30_carry__1_n_6;
  wire ret_V_fu_36_p2__30_carry__1_n_7;
  wire ret_V_fu_36_p2__30_carry_i_1_n_0;
  wire ret_V_fu_36_p2__30_carry_i_2_n_0;
  wire ret_V_fu_36_p2__30_carry_i_3_n_0;
  wire ret_V_fu_36_p2__30_carry_i_4_n_0;
  wire ret_V_fu_36_p2__30_carry_i_5_n_0;
  wire ret_V_fu_36_p2__30_carry_i_6_n_0;
  wire ret_V_fu_36_p2__30_carry_i_7_n_0;
  wire ret_V_fu_36_p2__30_carry_n_0;
  wire ret_V_fu_36_p2__30_carry_n_1;
  wire ret_V_fu_36_p2__30_carry_n_2;
  wire ret_V_fu_36_p2__30_carry_n_3;
  wire ret_V_fu_36_p2__30_carry_n_4;
  wire ret_V_fu_36_p2__30_carry_n_5;
  wire ret_V_fu_36_p2__30_carry_n_6;
  wire ret_V_fu_36_p2__30_carry_n_7;
  wire ret_V_fu_36_p2__59_carry__0_i_1_n_0;
  wire ret_V_fu_36_p2__59_carry__0_i_2_n_0;
  wire ret_V_fu_36_p2__59_carry__0_i_3_n_0;
  wire ret_V_fu_36_p2__59_carry__0_i_4_n_0;
  wire ret_V_fu_36_p2__59_carry__0_i_5_n_0;
  wire ret_V_fu_36_p2__59_carry__0_i_6_n_0;
  wire ret_V_fu_36_p2__59_carry__0_i_7_n_0;
  wire ret_V_fu_36_p2__59_carry__0_i_8_n_0;
  wire ret_V_fu_36_p2__59_carry__0_n_0;
  wire ret_V_fu_36_p2__59_carry__0_n_1;
  wire ret_V_fu_36_p2__59_carry__0_n_2;
  wire ret_V_fu_36_p2__59_carry__0_n_3;
  wire ret_V_fu_36_p2__59_carry__0_n_4;
  wire ret_V_fu_36_p2__59_carry__0_n_5;
  wire ret_V_fu_36_p2__59_carry__0_n_6;
  wire ret_V_fu_36_p2__59_carry__0_n_7;
  wire ret_V_fu_36_p2__59_carry__1_i_1_n_0;
  wire ret_V_fu_36_p2__59_carry__1_i_2_n_0;
  wire ret_V_fu_36_p2__59_carry__1_n_3;
  wire ret_V_fu_36_p2__59_carry__1_n_6;
  wire ret_V_fu_36_p2__59_carry__1_n_7;
  wire ret_V_fu_36_p2__59_carry_i_1_n_0;
  wire ret_V_fu_36_p2__59_carry_i_2_n_0;
  wire ret_V_fu_36_p2__59_carry_i_3_n_0;
  wire ret_V_fu_36_p2__59_carry_i_4_n_0;
  wire ret_V_fu_36_p2__59_carry_i_5_n_0;
  wire ret_V_fu_36_p2__59_carry_i_6_n_0;
  wire ret_V_fu_36_p2__59_carry_i_7_n_0;
  wire ret_V_fu_36_p2__59_carry_n_0;
  wire ret_V_fu_36_p2__59_carry_n_1;
  wire ret_V_fu_36_p2__59_carry_n_2;
  wire ret_V_fu_36_p2__59_carry_n_3;
  wire ret_V_fu_36_p2__59_carry_n_4;
  wire ret_V_fu_36_p2__59_carry_n_5;
  wire ret_V_fu_36_p2__59_carry_n_6;
  wire ret_V_fu_36_p2__59_carry_n_7;
  wire ret_V_fu_36_p2__86_carry__0_i_1_n_0;
  wire ret_V_fu_36_p2__86_carry__0_i_2_n_0;
  wire ret_V_fu_36_p2__86_carry__0_i_3_n_0;
  wire ret_V_fu_36_p2__86_carry__0_i_4_n_0;
  wire ret_V_fu_36_p2__86_carry__0_i_5_n_0;
  wire ret_V_fu_36_p2__86_carry__0_i_6_n_0;
  wire ret_V_fu_36_p2__86_carry__0_i_7_n_0;
  wire ret_V_fu_36_p2__86_carry__0_i_8_n_0;
  wire ret_V_fu_36_p2__86_carry__0_n_0;
  wire ret_V_fu_36_p2__86_carry__0_n_1;
  wire ret_V_fu_36_p2__86_carry__0_n_2;
  wire ret_V_fu_36_p2__86_carry__0_n_3;
  wire ret_V_fu_36_p2__86_carry__1_i_1_n_0;
  wire ret_V_fu_36_p2__86_carry__1_i_2_n_0;
  wire ret_V_fu_36_p2__86_carry__1_i_3_n_0;
  wire ret_V_fu_36_p2__86_carry__1_i_4_n_0;
  wire ret_V_fu_36_p2__86_carry__1_i_5_n_0;
  wire ret_V_fu_36_p2__86_carry__1_i_6_n_0;
  wire ret_V_fu_36_p2__86_carry__1_i_7_n_0;
  wire ret_V_fu_36_p2__86_carry__1_n_0;
  wire ret_V_fu_36_p2__86_carry__1_n_1;
  wire ret_V_fu_36_p2__86_carry__1_n_2;
  wire ret_V_fu_36_p2__86_carry__1_n_3;
  wire ret_V_fu_36_p2__86_carry_i_1_n_0;
  wire ret_V_fu_36_p2__86_carry_i_2_n_0;
  wire ret_V_fu_36_p2__86_carry_i_3_n_0;
  wire ret_V_fu_36_p2__86_carry_i_4_n_0;
  wire ret_V_fu_36_p2__86_carry_i_5_n_0;
  wire ret_V_fu_36_p2__86_carry_i_6_n_0;
  wire ret_V_fu_36_p2__86_carry_i_7_n_0;
  wire ret_V_fu_36_p2__86_carry_n_0;
  wire ret_V_fu_36_p2__86_carry_n_1;
  wire ret_V_fu_36_p2__86_carry_n_2;
  wire ret_V_fu_36_p2__86_carry_n_3;
  wire shiftReg_ce;
  wire shiftReg_ce_0;
  wire [7:0]x_V;
  wire x_V_ap_vld;
  wire x_i_V_full_n;
  wire x_q_V_full_n;
  wire [3:1]NLW_ret_V_1_fu_46_p2__0_carry__1_CO_UNCONNECTED;
  wire [3:2]NLW_ret_V_1_fu_46_p2__0_carry__1_O_UNCONNECTED;
  wire [3:1]NLW_ret_V_1_fu_46_p2__30_carry__1_CO_UNCONNECTED;
  wire [3:2]NLW_ret_V_1_fu_46_p2__30_carry__1_O_UNCONNECTED;
  wire [3:1]NLW_ret_V_1_fu_46_p2__59_carry__1_CO_UNCONNECTED;
  wire [3:2]NLW_ret_V_1_fu_46_p2__59_carry__1_O_UNCONNECTED;
  wire [3:0]NLW_ret_V_1_fu_46_p2__86_carry__2_CO_UNCONNECTED;
  wire [3:1]NLW_ret_V_1_fu_46_p2__86_carry__2_O_UNCONNECTED;
  wire [3:1]NLW_ret_V_fu_36_p2__0_carry__1_CO_UNCONNECTED;
  wire [3:2]NLW_ret_V_fu_36_p2__0_carry__1_O_UNCONNECTED;
  wire [3:1]NLW_ret_V_fu_36_p2__30_carry__1_CO_UNCONNECTED;
  wire [3:2]NLW_ret_V_fu_36_p2__30_carry__1_O_UNCONNECTED;
  wire [3:1]NLW_ret_V_fu_36_p2__59_carry__1_CO_UNCONNECTED;
  wire [3:2]NLW_ret_V_fu_36_p2__59_carry__1_O_UNCONNECTED;
  wire [3:0]NLW_ret_V_fu_36_p2__86_carry__2_CO_UNCONNECTED;
  wire [3:1]NLW_ret_V_fu_36_p2__86_carry__2_O_UNCONNECTED;

  LUT6 #(
    .INIT(64'hEFFFFFFF20000000)) 
    \SRL_SIG[0][0]_i_1__0 
       (.I0(ret_V_1_fu_46_p2[0]),
        .I1(ap_done_reg),
        .I2(ref_q_V_ap_vld),
        .I3(x_V_ap_vld),
        .I4(ref_i_V_ap_vld),
        .I5(ap_return_1_preg[0]),
        .O(D[0]));
  LUT6 #(
    .INIT(64'hEFFFFFFF20000000)) 
    \SRL_SIG[0][0]_i_1__1 
       (.I0(ret_V_fu_36_p2[0]),
        .I1(ap_done_reg),
        .I2(ref_q_V_ap_vld),
        .I3(x_V_ap_vld),
        .I4(ref_i_V_ap_vld),
        .I5(ap_return_0_preg[0]),
        .O(ap_done_reg_reg_0[0]));
  LUT6 #(
    .INIT(64'hEFFFFFFF20000000)) 
    \SRL_SIG[0][10]_i_1__0 
       (.I0(ret_V_1_fu_46_p2[10]),
        .I1(ap_done_reg),
        .I2(ref_q_V_ap_vld),
        .I3(x_V_ap_vld),
        .I4(ref_i_V_ap_vld),
        .I5(ap_return_1_preg[10]),
        .O(D[10]));
  LUT6 #(
    .INIT(64'hEFFFFFFF20000000)) 
    \SRL_SIG[0][10]_i_1__1 
       (.I0(ret_V_fu_36_p2[10]),
        .I1(ap_done_reg),
        .I2(ref_q_V_ap_vld),
        .I3(x_V_ap_vld),
        .I4(ref_i_V_ap_vld),
        .I5(ap_return_0_preg[10]),
        .O(ap_done_reg_reg_0[10]));
  LUT6 #(
    .INIT(64'hEFFFFFFF20000000)) 
    \SRL_SIG[0][11]_i_1__0 
       (.I0(ret_V_1_fu_46_p2[11]),
        .I1(ap_done_reg),
        .I2(ref_q_V_ap_vld),
        .I3(x_V_ap_vld),
        .I4(ref_i_V_ap_vld),
        .I5(ap_return_1_preg[11]),
        .O(D[11]));
  LUT6 #(
    .INIT(64'hEFFFFFFF20000000)) 
    \SRL_SIG[0][11]_i_1__1 
       (.I0(ret_V_fu_36_p2[11]),
        .I1(ap_done_reg),
        .I2(ref_q_V_ap_vld),
        .I3(x_V_ap_vld),
        .I4(ref_i_V_ap_vld),
        .I5(ap_return_0_preg[11]),
        .O(ap_done_reg_reg_0[11]));
  LUT6 #(
    .INIT(64'hEFFFFFFF20000000)) 
    \SRL_SIG[0][12]_i_1__0 
       (.I0(ret_V_1_fu_46_p2[12]),
        .I1(ap_done_reg),
        .I2(ref_q_V_ap_vld),
        .I3(x_V_ap_vld),
        .I4(ref_i_V_ap_vld),
        .I5(ap_return_1_preg[12]),
        .O(D[12]));
  LUT6 #(
    .INIT(64'hEFFFFFFF20000000)) 
    \SRL_SIG[0][12]_i_1__1 
       (.I0(ret_V_fu_36_p2[12]),
        .I1(ap_done_reg),
        .I2(ref_q_V_ap_vld),
        .I3(x_V_ap_vld),
        .I4(ref_i_V_ap_vld),
        .I5(ap_return_0_preg[12]),
        .O(ap_done_reg_reg_0[12]));
  LUT6 #(
    .INIT(64'hEFFFFFFF20000000)) 
    \SRL_SIG[0][13]_i_1__0 
       (.I0(ret_V_1_fu_46_p2[13]),
        .I1(ap_done_reg),
        .I2(ref_q_V_ap_vld),
        .I3(x_V_ap_vld),
        .I4(ref_i_V_ap_vld),
        .I5(ap_return_1_preg[13]),
        .O(D[13]));
  LUT6 #(
    .INIT(64'hEFFFFFFF20000000)) 
    \SRL_SIG[0][13]_i_1__1 
       (.I0(ret_V_fu_36_p2[13]),
        .I1(ap_done_reg),
        .I2(ref_q_V_ap_vld),
        .I3(x_V_ap_vld),
        .I4(ref_i_V_ap_vld),
        .I5(ap_return_0_preg[13]),
        .O(ap_done_reg_reg_0[13]));
  LUT6 #(
    .INIT(64'hEFFFFFFF20000000)) 
    \SRL_SIG[0][14]_i_1__0 
       (.I0(ret_V_1_fu_46_p2[14]),
        .I1(ap_done_reg),
        .I2(ref_q_V_ap_vld),
        .I3(x_V_ap_vld),
        .I4(ref_i_V_ap_vld),
        .I5(ap_return_1_preg[14]),
        .O(D[14]));
  LUT6 #(
    .INIT(64'hEFFFFFFF20000000)) 
    \SRL_SIG[0][14]_i_1__1 
       (.I0(ret_V_fu_36_p2[14]),
        .I1(ap_done_reg),
        .I2(ref_q_V_ap_vld),
        .I3(x_V_ap_vld),
        .I4(ref_i_V_ap_vld),
        .I5(ap_return_0_preg[14]),
        .O(ap_done_reg_reg_0[14]));
  LUT6 #(
    .INIT(64'h00000000EAAA0000)) 
    \SRL_SIG[0][15]_i_1 
       (.I0(ap_done_reg),
        .I1(ref_q_V_ap_vld),
        .I2(x_V_ap_vld),
        .I3(ref_i_V_ap_vld),
        .I4(x_i_V_full_n),
        .I5(ap_sync_reg_channel_write_x_i_V),
        .O(shiftReg_ce));
  LUT6 #(
    .INIT(64'h00000000EAAA0000)) 
    \SRL_SIG[0][15]_i_1__0 
       (.I0(ap_done_reg),
        .I1(ref_q_V_ap_vld),
        .I2(x_V_ap_vld),
        .I3(ref_i_V_ap_vld),
        .I4(x_q_V_full_n),
        .I5(ap_sync_reg_channel_write_x_i_V_reg),
        .O(shiftReg_ce_0));
  LUT6 #(
    .INIT(64'hEFFFFFFF20000000)) 
    \SRL_SIG[0][15]_i_2__0 
       (.I0(ret_V_1_fu_46_p2[15]),
        .I1(ap_done_reg),
        .I2(ref_q_V_ap_vld),
        .I3(x_V_ap_vld),
        .I4(ref_i_V_ap_vld),
        .I5(ap_return_1_preg[15]),
        .O(D[15]));
  LUT6 #(
    .INIT(64'hEFFFFFFF20000000)) 
    \SRL_SIG[0][15]_i_2__1 
       (.I0(ret_V_fu_36_p2[15]),
        .I1(ap_done_reg),
        .I2(ref_q_V_ap_vld),
        .I3(x_V_ap_vld),
        .I4(ref_i_V_ap_vld),
        .I5(ap_return_0_preg[15]),
        .O(ap_done_reg_reg_0[15]));
  LUT6 #(
    .INIT(64'hEFFFFFFF20000000)) 
    \SRL_SIG[0][1]_i_1__0 
       (.I0(ret_V_1_fu_46_p2[1]),
        .I1(ap_done_reg),
        .I2(ref_q_V_ap_vld),
        .I3(x_V_ap_vld),
        .I4(ref_i_V_ap_vld),
        .I5(ap_return_1_preg[1]),
        .O(D[1]));
  LUT6 #(
    .INIT(64'hEFFFFFFF20000000)) 
    \SRL_SIG[0][1]_i_1__1 
       (.I0(ret_V_fu_36_p2[1]),
        .I1(ap_done_reg),
        .I2(ref_q_V_ap_vld),
        .I3(x_V_ap_vld),
        .I4(ref_i_V_ap_vld),
        .I5(ap_return_0_preg[1]),
        .O(ap_done_reg_reg_0[1]));
  LUT6 #(
    .INIT(64'hEFFFFFFF20000000)) 
    \SRL_SIG[0][2]_i_1__0 
       (.I0(ret_V_1_fu_46_p2[2]),
        .I1(ap_done_reg),
        .I2(ref_q_V_ap_vld),
        .I3(x_V_ap_vld),
        .I4(ref_i_V_ap_vld),
        .I5(ap_return_1_preg[2]),
        .O(D[2]));
  LUT6 #(
    .INIT(64'hEFFFFFFF20000000)) 
    \SRL_SIG[0][2]_i_1__1 
       (.I0(ret_V_fu_36_p2[2]),
        .I1(ap_done_reg),
        .I2(ref_q_V_ap_vld),
        .I3(x_V_ap_vld),
        .I4(ref_i_V_ap_vld),
        .I5(ap_return_0_preg[2]),
        .O(ap_done_reg_reg_0[2]));
  LUT6 #(
    .INIT(64'hEFFFFFFF20000000)) 
    \SRL_SIG[0][3]_i_1__0 
       (.I0(ret_V_1_fu_46_p2[3]),
        .I1(ap_done_reg),
        .I2(ref_q_V_ap_vld),
        .I3(x_V_ap_vld),
        .I4(ref_i_V_ap_vld),
        .I5(ap_return_1_preg[3]),
        .O(D[3]));
  LUT6 #(
    .INIT(64'hEFFFFFFF20000000)) 
    \SRL_SIG[0][3]_i_1__1 
       (.I0(ret_V_fu_36_p2[3]),
        .I1(ap_done_reg),
        .I2(ref_q_V_ap_vld),
        .I3(x_V_ap_vld),
        .I4(ref_i_V_ap_vld),
        .I5(ap_return_0_preg[3]),
        .O(ap_done_reg_reg_0[3]));
  LUT6 #(
    .INIT(64'hEFFFFFFF20000000)) 
    \SRL_SIG[0][4]_i_1__0 
       (.I0(ret_V_1_fu_46_p2[4]),
        .I1(ap_done_reg),
        .I2(ref_q_V_ap_vld),
        .I3(x_V_ap_vld),
        .I4(ref_i_V_ap_vld),
        .I5(ap_return_1_preg[4]),
        .O(D[4]));
  LUT6 #(
    .INIT(64'hEFFFFFFF20000000)) 
    \SRL_SIG[0][4]_i_1__1 
       (.I0(ret_V_fu_36_p2[4]),
        .I1(ap_done_reg),
        .I2(ref_q_V_ap_vld),
        .I3(x_V_ap_vld),
        .I4(ref_i_V_ap_vld),
        .I5(ap_return_0_preg[4]),
        .O(ap_done_reg_reg_0[4]));
  LUT6 #(
    .INIT(64'hEFFFFFFF20000000)) 
    \SRL_SIG[0][5]_i_1__0 
       (.I0(ret_V_1_fu_46_p2[5]),
        .I1(ap_done_reg),
        .I2(ref_q_V_ap_vld),
        .I3(x_V_ap_vld),
        .I4(ref_i_V_ap_vld),
        .I5(ap_return_1_preg[5]),
        .O(D[5]));
  LUT6 #(
    .INIT(64'hEFFFFFFF20000000)) 
    \SRL_SIG[0][5]_i_1__1 
       (.I0(ret_V_fu_36_p2[5]),
        .I1(ap_done_reg),
        .I2(ref_q_V_ap_vld),
        .I3(x_V_ap_vld),
        .I4(ref_i_V_ap_vld),
        .I5(ap_return_0_preg[5]),
        .O(ap_done_reg_reg_0[5]));
  LUT6 #(
    .INIT(64'hEFFFFFFF20000000)) 
    \SRL_SIG[0][6]_i_1__0 
       (.I0(ret_V_1_fu_46_p2[6]),
        .I1(ap_done_reg),
        .I2(ref_q_V_ap_vld),
        .I3(x_V_ap_vld),
        .I4(ref_i_V_ap_vld),
        .I5(ap_return_1_preg[6]),
        .O(D[6]));
  LUT6 #(
    .INIT(64'hEFFFFFFF20000000)) 
    \SRL_SIG[0][6]_i_1__1 
       (.I0(ret_V_fu_36_p2[6]),
        .I1(ap_done_reg),
        .I2(ref_q_V_ap_vld),
        .I3(x_V_ap_vld),
        .I4(ref_i_V_ap_vld),
        .I5(ap_return_0_preg[6]),
        .O(ap_done_reg_reg_0[6]));
  LUT6 #(
    .INIT(64'hEFFFFFFF20000000)) 
    \SRL_SIG[0][7]_i_1__0 
       (.I0(ret_V_1_fu_46_p2[7]),
        .I1(ap_done_reg),
        .I2(ref_q_V_ap_vld),
        .I3(x_V_ap_vld),
        .I4(ref_i_V_ap_vld),
        .I5(ap_return_1_preg[7]),
        .O(D[7]));
  LUT6 #(
    .INIT(64'hEFFFFFFF20000000)) 
    \SRL_SIG[0][7]_i_1__1 
       (.I0(ret_V_fu_36_p2[7]),
        .I1(ap_done_reg),
        .I2(ref_q_V_ap_vld),
        .I3(x_V_ap_vld),
        .I4(ref_i_V_ap_vld),
        .I5(ap_return_0_preg[7]),
        .O(ap_done_reg_reg_0[7]));
  LUT6 #(
    .INIT(64'hEFFFFFFF20000000)) 
    \SRL_SIG[0][8]_i_1__0 
       (.I0(ret_V_1_fu_46_p2[8]),
        .I1(ap_done_reg),
        .I2(ref_q_V_ap_vld),
        .I3(x_V_ap_vld),
        .I4(ref_i_V_ap_vld),
        .I5(ap_return_1_preg[8]),
        .O(D[8]));
  LUT6 #(
    .INIT(64'hEFFFFFFF20000000)) 
    \SRL_SIG[0][8]_i_1__1 
       (.I0(ret_V_fu_36_p2[8]),
        .I1(ap_done_reg),
        .I2(ref_q_V_ap_vld),
        .I3(x_V_ap_vld),
        .I4(ref_i_V_ap_vld),
        .I5(ap_return_0_preg[8]),
        .O(ap_done_reg_reg_0[8]));
  LUT6 #(
    .INIT(64'hEFFFFFFF20000000)) 
    \SRL_SIG[0][9]_i_1__0 
       (.I0(ret_V_1_fu_46_p2[9]),
        .I1(ap_done_reg),
        .I2(ref_q_V_ap_vld),
        .I3(x_V_ap_vld),
        .I4(ref_i_V_ap_vld),
        .I5(ap_return_1_preg[9]),
        .O(D[9]));
  LUT6 #(
    .INIT(64'hEFFFFFFF20000000)) 
    \SRL_SIG[0][9]_i_1__1 
       (.I0(ret_V_fu_36_p2[9]),
        .I1(ap_done_reg),
        .I2(ref_q_V_ap_vld),
        .I3(x_V_ap_vld),
        .I4(ref_i_V_ap_vld),
        .I5(ap_return_0_preg[9]),
        .O(ap_done_reg_reg_0[9]));
  LUT4 #(
    .INIT(16'hFF80)) 
    ap_done_reg_i_2
       (.I0(ref_i_V_ap_vld),
        .I1(x_V_ap_vld),
        .I2(ref_q_V_ap_vld),
        .I3(ap_done_reg),
        .O(ref_i_V_ap_vld_0));
  FDRE #(
    .INIT(1'b0)) 
    ap_done_reg_reg
       (.C(ap_clk),
        .CE(1'b1),
        .D(ap_done_reg_reg_1),
        .Q(ap_done_reg),
        .R(1'b0));
  LUT4 #(
    .INIT(16'h4000)) 
    \ap_return_0_preg[15]_i_1 
       (.I0(ap_done_reg),
        .I1(ref_q_V_ap_vld),
        .I2(x_V_ap_vld),
        .I3(ref_i_V_ap_vld),
        .O(\ap_return_0_preg[15]_i_1_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \ap_return_0_preg_reg[0] 
       (.C(ap_clk),
        .CE(\ap_return_0_preg[15]_i_1_n_0 ),
        .D(ret_V_fu_36_p2[0]),
        .Q(ap_return_0_preg[0]),
        .R(ap_rst));
  FDRE #(
    .INIT(1'b0)) 
    \ap_return_0_preg_reg[10] 
       (.C(ap_clk),
        .CE(\ap_return_0_preg[15]_i_1_n_0 ),
        .D(ret_V_fu_36_p2[10]),
        .Q(ap_return_0_preg[10]),
        .R(ap_rst));
  FDRE #(
    .INIT(1'b0)) 
    \ap_return_0_preg_reg[11] 
       (.C(ap_clk),
        .CE(\ap_return_0_preg[15]_i_1_n_0 ),
        .D(ret_V_fu_36_p2[11]),
        .Q(ap_return_0_preg[11]),
        .R(ap_rst));
  FDRE #(
    .INIT(1'b0)) 
    \ap_return_0_preg_reg[12] 
       (.C(ap_clk),
        .CE(\ap_return_0_preg[15]_i_1_n_0 ),
        .D(ret_V_fu_36_p2[12]),
        .Q(ap_return_0_preg[12]),
        .R(ap_rst));
  FDRE #(
    .INIT(1'b0)) 
    \ap_return_0_preg_reg[13] 
       (.C(ap_clk),
        .CE(\ap_return_0_preg[15]_i_1_n_0 ),
        .D(ret_V_fu_36_p2[13]),
        .Q(ap_return_0_preg[13]),
        .R(ap_rst));
  FDRE #(
    .INIT(1'b0)) 
    \ap_return_0_preg_reg[14] 
       (.C(ap_clk),
        .CE(\ap_return_0_preg[15]_i_1_n_0 ),
        .D(ret_V_fu_36_p2[14]),
        .Q(ap_return_0_preg[14]),
        .R(ap_rst));
  FDRE #(
    .INIT(1'b0)) 
    \ap_return_0_preg_reg[15] 
       (.C(ap_clk),
        .CE(\ap_return_0_preg[15]_i_1_n_0 ),
        .D(ret_V_fu_36_p2[15]),
        .Q(ap_return_0_preg[15]),
        .R(ap_rst));
  FDRE #(
    .INIT(1'b0)) 
    \ap_return_0_preg_reg[1] 
       (.C(ap_clk),
        .CE(\ap_return_0_preg[15]_i_1_n_0 ),
        .D(ret_V_fu_36_p2[1]),
        .Q(ap_return_0_preg[1]),
        .R(ap_rst));
  FDRE #(
    .INIT(1'b0)) 
    \ap_return_0_preg_reg[2] 
       (.C(ap_clk),
        .CE(\ap_return_0_preg[15]_i_1_n_0 ),
        .D(ret_V_fu_36_p2[2]),
        .Q(ap_return_0_preg[2]),
        .R(ap_rst));
  FDRE #(
    .INIT(1'b0)) 
    \ap_return_0_preg_reg[3] 
       (.C(ap_clk),
        .CE(\ap_return_0_preg[15]_i_1_n_0 ),
        .D(ret_V_fu_36_p2[3]),
        .Q(ap_return_0_preg[3]),
        .R(ap_rst));
  FDRE #(
    .INIT(1'b0)) 
    \ap_return_0_preg_reg[4] 
       (.C(ap_clk),
        .CE(\ap_return_0_preg[15]_i_1_n_0 ),
        .D(ret_V_fu_36_p2[4]),
        .Q(ap_return_0_preg[4]),
        .R(ap_rst));
  FDRE #(
    .INIT(1'b0)) 
    \ap_return_0_preg_reg[5] 
       (.C(ap_clk),
        .CE(\ap_return_0_preg[15]_i_1_n_0 ),
        .D(ret_V_fu_36_p2[5]),
        .Q(ap_return_0_preg[5]),
        .R(ap_rst));
  FDRE #(
    .INIT(1'b0)) 
    \ap_return_0_preg_reg[6] 
       (.C(ap_clk),
        .CE(\ap_return_0_preg[15]_i_1_n_0 ),
        .D(ret_V_fu_36_p2[6]),
        .Q(ap_return_0_preg[6]),
        .R(ap_rst));
  FDRE #(
    .INIT(1'b0)) 
    \ap_return_0_preg_reg[7] 
       (.C(ap_clk),
        .CE(\ap_return_0_preg[15]_i_1_n_0 ),
        .D(ret_V_fu_36_p2[7]),
        .Q(ap_return_0_preg[7]),
        .R(ap_rst));
  FDRE #(
    .INIT(1'b0)) 
    \ap_return_0_preg_reg[8] 
       (.C(ap_clk),
        .CE(\ap_return_0_preg[15]_i_1_n_0 ),
        .D(ret_V_fu_36_p2[8]),
        .Q(ap_return_0_preg[8]),
        .R(ap_rst));
  FDRE #(
    .INIT(1'b0)) 
    \ap_return_0_preg_reg[9] 
       (.C(ap_clk),
        .CE(\ap_return_0_preg[15]_i_1_n_0 ),
        .D(ret_V_fu_36_p2[9]),
        .Q(ap_return_0_preg[9]),
        .R(ap_rst));
  FDRE #(
    .INIT(1'b0)) 
    \ap_return_1_preg_reg[0] 
       (.C(ap_clk),
        .CE(\ap_return_0_preg[15]_i_1_n_0 ),
        .D(ret_V_1_fu_46_p2[0]),
        .Q(ap_return_1_preg[0]),
        .R(ap_rst));
  FDRE #(
    .INIT(1'b0)) 
    \ap_return_1_preg_reg[10] 
       (.C(ap_clk),
        .CE(\ap_return_0_preg[15]_i_1_n_0 ),
        .D(ret_V_1_fu_46_p2[10]),
        .Q(ap_return_1_preg[10]),
        .R(ap_rst));
  FDRE #(
    .INIT(1'b0)) 
    \ap_return_1_preg_reg[11] 
       (.C(ap_clk),
        .CE(\ap_return_0_preg[15]_i_1_n_0 ),
        .D(ret_V_1_fu_46_p2[11]),
        .Q(ap_return_1_preg[11]),
        .R(ap_rst));
  FDRE #(
    .INIT(1'b0)) 
    \ap_return_1_preg_reg[12] 
       (.C(ap_clk),
        .CE(\ap_return_0_preg[15]_i_1_n_0 ),
        .D(ret_V_1_fu_46_p2[12]),
        .Q(ap_return_1_preg[12]),
        .R(ap_rst));
  FDRE #(
    .INIT(1'b0)) 
    \ap_return_1_preg_reg[13] 
       (.C(ap_clk),
        .CE(\ap_return_0_preg[15]_i_1_n_0 ),
        .D(ret_V_1_fu_46_p2[13]),
        .Q(ap_return_1_preg[13]),
        .R(ap_rst));
  FDRE #(
    .INIT(1'b0)) 
    \ap_return_1_preg_reg[14] 
       (.C(ap_clk),
        .CE(\ap_return_0_preg[15]_i_1_n_0 ),
        .D(ret_V_1_fu_46_p2[14]),
        .Q(ap_return_1_preg[14]),
        .R(ap_rst));
  FDRE #(
    .INIT(1'b0)) 
    \ap_return_1_preg_reg[15] 
       (.C(ap_clk),
        .CE(\ap_return_0_preg[15]_i_1_n_0 ),
        .D(ret_V_1_fu_46_p2[15]),
        .Q(ap_return_1_preg[15]),
        .R(ap_rst));
  FDRE #(
    .INIT(1'b0)) 
    \ap_return_1_preg_reg[1] 
       (.C(ap_clk),
        .CE(\ap_return_0_preg[15]_i_1_n_0 ),
        .D(ret_V_1_fu_46_p2[1]),
        .Q(ap_return_1_preg[1]),
        .R(ap_rst));
  FDRE #(
    .INIT(1'b0)) 
    \ap_return_1_preg_reg[2] 
       (.C(ap_clk),
        .CE(\ap_return_0_preg[15]_i_1_n_0 ),
        .D(ret_V_1_fu_46_p2[2]),
        .Q(ap_return_1_preg[2]),
        .R(ap_rst));
  FDRE #(
    .INIT(1'b0)) 
    \ap_return_1_preg_reg[3] 
       (.C(ap_clk),
        .CE(\ap_return_0_preg[15]_i_1_n_0 ),
        .D(ret_V_1_fu_46_p2[3]),
        .Q(ap_return_1_preg[3]),
        .R(ap_rst));
  FDRE #(
    .INIT(1'b0)) 
    \ap_return_1_preg_reg[4] 
       (.C(ap_clk),
        .CE(\ap_return_0_preg[15]_i_1_n_0 ),
        .D(ret_V_1_fu_46_p2[4]),
        .Q(ap_return_1_preg[4]),
        .R(ap_rst));
  FDRE #(
    .INIT(1'b0)) 
    \ap_return_1_preg_reg[5] 
       (.C(ap_clk),
        .CE(\ap_return_0_preg[15]_i_1_n_0 ),
        .D(ret_V_1_fu_46_p2[5]),
        .Q(ap_return_1_preg[5]),
        .R(ap_rst));
  FDRE #(
    .INIT(1'b0)) 
    \ap_return_1_preg_reg[6] 
       (.C(ap_clk),
        .CE(\ap_return_0_preg[15]_i_1_n_0 ),
        .D(ret_V_1_fu_46_p2[6]),
        .Q(ap_return_1_preg[6]),
        .R(ap_rst));
  FDRE #(
    .INIT(1'b0)) 
    \ap_return_1_preg_reg[7] 
       (.C(ap_clk),
        .CE(\ap_return_0_preg[15]_i_1_n_0 ),
        .D(ret_V_1_fu_46_p2[7]),
        .Q(ap_return_1_preg[7]),
        .R(ap_rst));
  FDRE #(
    .INIT(1'b0)) 
    \ap_return_1_preg_reg[8] 
       (.C(ap_clk),
        .CE(\ap_return_0_preg[15]_i_1_n_0 ),
        .D(ret_V_1_fu_46_p2[8]),
        .Q(ap_return_1_preg[8]),
        .R(ap_rst));
  FDRE #(
    .INIT(1'b0)) 
    \ap_return_1_preg_reg[9] 
       (.C(ap_clk),
        .CE(\ap_return_0_preg[15]_i_1_n_0 ),
        .D(ret_V_1_fu_46_p2[9]),
        .Q(ap_return_1_preg[9]),
        .R(ap_rst));
  LUT6 #(
    .INIT(64'h1115000411150000)) 
    ap_sync_reg_channel_write_x_i_V_i_1
       (.I0(ap_rst),
        .I1(ref_i_V_ap_vld_0),
        .I2(ap_sync_reg_channel_write_x_i_V_reg),
        .I3(x_q_V_full_n),
        .I4(ap_sync_reg_channel_write_x_i_V),
        .I5(x_i_V_full_n),
        .O(ap_rst_0));
  LUT6 #(
    .INIT(64'h1010101010105450)) 
    ap_sync_reg_channel_write_x_q_V_i_1
       (.I0(ap_rst),
        .I1(ref_i_V_ap_vld_0),
        .I2(ap_sync_reg_channel_write_x_i_V_reg),
        .I3(x_q_V_full_n),
        .I4(ap_sync_reg_channel_write_x_i_V),
        .I5(x_i_V_full_n),
        .O(ap_rst_1));
  CARRY4 ret_V_1_fu_46_p2__0_carry
       (.CI(1'b0),
        .CO({ret_V_1_fu_46_p2__0_carry_n_0,ret_V_1_fu_46_p2__0_carry_n_1,ret_V_1_fu_46_p2__0_carry_n_2,ret_V_1_fu_46_p2__0_carry_n_3}),
        .CYINIT(1'b0),
        .DI({ret_V_1_fu_46_p2__0_carry_i_1_n_0,ret_V_1_fu_46_p2__0_carry_i_2_n_0,ret_V_1_fu_46_p2__0_carry_i_3_n_0,1'b0}),
        .O({ret_V_1_fu_46_p2__0_carry_n_4,ret_V_1_fu_46_p2[2:0]}),
        .S({ret_V_1_fu_46_p2__0_carry_i_4_n_0,ret_V_1_fu_46_p2__0_carry_i_5_n_0,ret_V_1_fu_46_p2__0_carry_i_6_n_0,ret_V_1_fu_46_p2__0_carry_i_7_n_0}));
  CARRY4 ret_V_1_fu_46_p2__0_carry__0
       (.CI(ret_V_1_fu_46_p2__0_carry_n_0),
        .CO({ret_V_1_fu_46_p2__0_carry__0_n_0,ret_V_1_fu_46_p2__0_carry__0_n_1,ret_V_1_fu_46_p2__0_carry__0_n_2,ret_V_1_fu_46_p2__0_carry__0_n_3}),
        .CYINIT(1'b0),
        .DI({ret_V_1_fu_46_p2__0_carry__0_i_1_n_0,ret_V_1_fu_46_p2__0_carry__0_i_2_n_0,ret_V_1_fu_46_p2__0_carry__0_i_3_n_0,ret_V_1_fu_46_p2__0_carry__0_i_4_n_0}),
        .O({ret_V_1_fu_46_p2__0_carry__0_n_4,ret_V_1_fu_46_p2__0_carry__0_n_5,ret_V_1_fu_46_p2__0_carry__0_n_6,ret_V_1_fu_46_p2__0_carry__0_n_7}),
        .S({ret_V_1_fu_46_p2__0_carry__0_i_5_n_0,ret_V_1_fu_46_p2__0_carry__0_i_6_n_0,ret_V_1_fu_46_p2__0_carry__0_i_7_n_0,ret_V_1_fu_46_p2__0_carry__0_i_8_n_0}));
  LUT6 #(
    .INIT(64'hF888800080008000)) 
    ret_V_1_fu_46_p2__0_carry__0_i_1
       (.I0(ref_q_V[4]),
        .I1(x_V[2]),
        .I2(ref_q_V[5]),
        .I3(x_V[1]),
        .I4(x_V[0]),
        .I5(ref_q_V[6]),
        .O(ret_V_1_fu_46_p2__0_carry__0_i_1_n_0));
  (* SOFT_HLUTNM = "soft_lutpair27" *) 
  LUT2 #(
    .INIT(4'h8)) 
    ret_V_1_fu_46_p2__0_carry__0_i_10
       (.I0(x_V[0]),
        .I1(ref_q_V[6]),
        .O(ret_V_1_fu_46_p2__0_carry__0_i_10_n_0));
  (* SOFT_HLUTNM = "soft_lutpair27" *) 
  LUT2 #(
    .INIT(4'h8)) 
    ret_V_1_fu_46_p2__0_carry__0_i_11
       (.I0(x_V[0]),
        .I1(ref_q_V[5]),
        .O(ret_V_1_fu_46_p2__0_carry__0_i_11_n_0));
  (* SOFT_HLUTNM = "soft_lutpair24" *) 
  LUT2 #(
    .INIT(4'h8)) 
    ret_V_1_fu_46_p2__0_carry__0_i_12
       (.I0(x_V[0]),
        .I1(ref_q_V[4]),
        .O(ret_V_1_fu_46_p2__0_carry__0_i_12_n_0));
  LUT6 #(
    .INIT(64'hF888800080008000)) 
    ret_V_1_fu_46_p2__0_carry__0_i_2
       (.I0(ref_q_V[3]),
        .I1(x_V[2]),
        .I2(ref_q_V[4]),
        .I3(x_V[1]),
        .I4(x_V[0]),
        .I5(ref_q_V[5]),
        .O(ret_V_1_fu_46_p2__0_carry__0_i_2_n_0));
  LUT6 #(
    .INIT(64'hF888800080008000)) 
    ret_V_1_fu_46_p2__0_carry__0_i_3
       (.I0(ref_q_V[2]),
        .I1(x_V[2]),
        .I2(ref_q_V[3]),
        .I3(x_V[1]),
        .I4(x_V[0]),
        .I5(ref_q_V[4]),
        .O(ret_V_1_fu_46_p2__0_carry__0_i_3_n_0));
  LUT6 #(
    .INIT(64'hF888800080008000)) 
    ret_V_1_fu_46_p2__0_carry__0_i_4
       (.I0(ref_q_V[1]),
        .I1(x_V[2]),
        .I2(ref_q_V[2]),
        .I3(x_V[1]),
        .I4(x_V[0]),
        .I5(ref_q_V[3]),
        .O(ret_V_1_fu_46_p2__0_carry__0_i_4_n_0));
  LUT6 #(
    .INIT(64'h9666699969996999)) 
    ret_V_1_fu_46_p2__0_carry__0_i_5
       (.I0(ret_V_1_fu_46_p2__0_carry__0_i_1_n_0),
        .I1(ret_V_1_fu_46_p2__0_carry__0_i_9_n_0),
        .I2(ref_q_V[6]),
        .I3(x_V[1]),
        .I4(x_V[0]),
        .I5(ref_q_V[7]),
        .O(ret_V_1_fu_46_p2__0_carry__0_i_5_n_0));
  LUT6 #(
    .INIT(64'h6A959595956A6A6A)) 
    ret_V_1_fu_46_p2__0_carry__0_i_6
       (.I0(ret_V_1_fu_46_p2__0_carry__0_i_2_n_0),
        .I1(x_V[1]),
        .I2(ref_q_V[5]),
        .I3(x_V[2]),
        .I4(ref_q_V[4]),
        .I5(ret_V_1_fu_46_p2__0_carry__0_i_10_n_0),
        .O(ret_V_1_fu_46_p2__0_carry__0_i_6_n_0));
  LUT6 #(
    .INIT(64'h6A959595956A6A6A)) 
    ret_V_1_fu_46_p2__0_carry__0_i_7
       (.I0(ret_V_1_fu_46_p2__0_carry__0_i_3_n_0),
        .I1(x_V[1]),
        .I2(ref_q_V[4]),
        .I3(x_V[2]),
        .I4(ref_q_V[3]),
        .I5(ret_V_1_fu_46_p2__0_carry__0_i_11_n_0),
        .O(ret_V_1_fu_46_p2__0_carry__0_i_7_n_0));
  LUT6 #(
    .INIT(64'h6A959595956A6A6A)) 
    ret_V_1_fu_46_p2__0_carry__0_i_8
       (.I0(ret_V_1_fu_46_p2__0_carry__0_i_4_n_0),
        .I1(x_V[1]),
        .I2(ref_q_V[3]),
        .I3(x_V[2]),
        .I4(ref_q_V[2]),
        .I5(ret_V_1_fu_46_p2__0_carry__0_i_12_n_0),
        .O(ret_V_1_fu_46_p2__0_carry__0_i_8_n_0));
  (* SOFT_HLUTNM = "soft_lutpair28" *) 
  LUT2 #(
    .INIT(4'h8)) 
    ret_V_1_fu_46_p2__0_carry__0_i_9
       (.I0(x_V[2]),
        .I1(ref_q_V[5]),
        .O(ret_V_1_fu_46_p2__0_carry__0_i_9_n_0));
  CARRY4 ret_V_1_fu_46_p2__0_carry__1
       (.CI(ret_V_1_fu_46_p2__0_carry__0_n_0),
        .CO({NLW_ret_V_1_fu_46_p2__0_carry__1_CO_UNCONNECTED[3],ret_V_1_fu_46_p2__0_carry__1_n_1,NLW_ret_V_1_fu_46_p2__0_carry__1_CO_UNCONNECTED[1],ret_V_1_fu_46_p2__0_carry__1_n_3}),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,ret_V_1_fu_46_p2__0_carry__1_i_1_n_0,ret_V_1_fu_46_p2__0_carry__1_i_2_n_0}),
        .O({NLW_ret_V_1_fu_46_p2__0_carry__1_O_UNCONNECTED[3:2],ret_V_1_fu_46_p2__0_carry__1_n_6,ret_V_1_fu_46_p2__0_carry__1_n_7}),
        .S({1'b0,1'b1,ret_V_1_fu_46_p2__0_carry__1_i_3_n_0,ret_V_1_fu_46_p2__0_carry__1_i_4_n_0}));
  LUT4 #(
    .INIT(16'h0888)) 
    ret_V_1_fu_46_p2__0_carry__1_i_1
       (.I0(ref_q_V[6]),
        .I1(x_V[2]),
        .I2(ref_q_V[7]),
        .I3(x_V[1]),
        .O(ret_V_1_fu_46_p2__0_carry__1_i_1_n_0));
  LUT6 #(
    .INIT(64'h8000F888F888F888)) 
    ret_V_1_fu_46_p2__0_carry__1_i_2
       (.I0(ref_q_V[5]),
        .I1(x_V[2]),
        .I2(ref_q_V[6]),
        .I3(x_V[1]),
        .I4(x_V[0]),
        .I5(ref_q_V[7]),
        .O(ret_V_1_fu_46_p2__0_carry__1_i_2_n_0));
  LUT4 #(
    .INIT(16'h43FF)) 
    ret_V_1_fu_46_p2__0_carry__1_i_3
       (.I0(x_V[1]),
        .I1(ref_q_V[6]),
        .I2(ref_q_V[7]),
        .I3(x_V[2]),
        .O(ret_V_1_fu_46_p2__0_carry__1_i_3_n_0));
  LUT6 #(
    .INIT(64'h2450F30F4BFFC3FF)) 
    ret_V_1_fu_46_p2__0_carry__1_i_4
       (.I0(x_V[0]),
        .I1(ref_q_V[5]),
        .I2(ref_q_V[6]),
        .I3(x_V[2]),
        .I4(ref_q_V[7]),
        .I5(x_V[1]),
        .O(ret_V_1_fu_46_p2__0_carry__1_i_4_n_0));
  LUT6 #(
    .INIT(64'h8777788878887888)) 
    ret_V_1_fu_46_p2__0_carry_i_1
       (.I0(ref_q_V[3]),
        .I1(x_V[0]),
        .I2(ref_q_V[1]),
        .I3(x_V[2]),
        .I4(ref_q_V[2]),
        .I5(x_V[1]),
        .O(ret_V_1_fu_46_p2__0_carry_i_1_n_0));
  LUT4 #(
    .INIT(16'h7888)) 
    ret_V_1_fu_46_p2__0_carry_i_2
       (.I0(ref_q_V[1]),
        .I1(x_V[1]),
        .I2(ref_q_V[0]),
        .I3(x_V[2]),
        .O(ret_V_1_fu_46_p2__0_carry_i_2_n_0));
  LUT2 #(
    .INIT(4'h8)) 
    ret_V_1_fu_46_p2__0_carry_i_3
       (.I0(x_V[1]),
        .I1(ref_q_V[0]),
        .O(ret_V_1_fu_46_p2__0_carry_i_3_n_0));
  LUT5 #(
    .INIT(32'h6AAAAAAA)) 
    ret_V_1_fu_46_p2__0_carry_i_4
       (.I0(ret_V_1_fu_46_p2__0_carry_i_1_n_0),
        .I1(x_V[2]),
        .I2(ref_q_V[1]),
        .I3(x_V[1]),
        .I4(ref_q_V[0]),
        .O(ret_V_1_fu_46_p2__0_carry_i_4_n_0));
  LUT6 #(
    .INIT(64'h8777788878887888)) 
    ret_V_1_fu_46_p2__0_carry_i_5
       (.I0(x_V[2]),
        .I1(ref_q_V[0]),
        .I2(x_V[1]),
        .I3(ref_q_V[1]),
        .I4(ref_q_V[2]),
        .I5(x_V[0]),
        .O(ret_V_1_fu_46_p2__0_carry_i_5_n_0));
  LUT4 #(
    .INIT(16'h7888)) 
    ret_V_1_fu_46_p2__0_carry_i_6
       (.I0(ref_q_V[1]),
        .I1(x_V[0]),
        .I2(ref_q_V[0]),
        .I3(x_V[1]),
        .O(ret_V_1_fu_46_p2__0_carry_i_6_n_0));
  LUT2 #(
    .INIT(4'h8)) 
    ret_V_1_fu_46_p2__0_carry_i_7
       (.I0(x_V[0]),
        .I1(ref_q_V[0]),
        .O(ret_V_1_fu_46_p2__0_carry_i_7_n_0));
  CARRY4 ret_V_1_fu_46_p2__30_carry
       (.CI(1'b0),
        .CO({ret_V_1_fu_46_p2__30_carry_n_0,ret_V_1_fu_46_p2__30_carry_n_1,ret_V_1_fu_46_p2__30_carry_n_2,ret_V_1_fu_46_p2__30_carry_n_3}),
        .CYINIT(1'b0),
        .DI({ret_V_1_fu_46_p2__30_carry_i_1_n_0,ret_V_1_fu_46_p2__30_carry_i_2_n_0,ret_V_1_fu_46_p2__30_carry_i_3_n_0,1'b0}),
        .O({ret_V_1_fu_46_p2__30_carry_n_4,ret_V_1_fu_46_p2__30_carry_n_5,ret_V_1_fu_46_p2__30_carry_n_6,ret_V_1_fu_46_p2__30_carry_n_7}),
        .S({ret_V_1_fu_46_p2__30_carry_i_4_n_0,ret_V_1_fu_46_p2__30_carry_i_5_n_0,ret_V_1_fu_46_p2__30_carry_i_6_n_0,ret_V_1_fu_46_p2__30_carry_i_7_n_0}));
  CARRY4 ret_V_1_fu_46_p2__30_carry__0
       (.CI(ret_V_1_fu_46_p2__30_carry_n_0),
        .CO({ret_V_1_fu_46_p2__30_carry__0_n_0,ret_V_1_fu_46_p2__30_carry__0_n_1,ret_V_1_fu_46_p2__30_carry__0_n_2,ret_V_1_fu_46_p2__30_carry__0_n_3}),
        .CYINIT(1'b0),
        .DI({ret_V_1_fu_46_p2__30_carry__0_i_1_n_0,ret_V_1_fu_46_p2__30_carry__0_i_2_n_0,ret_V_1_fu_46_p2__30_carry__0_i_3_n_0,ret_V_1_fu_46_p2__30_carry__0_i_4_n_0}),
        .O({ret_V_1_fu_46_p2__30_carry__0_n_4,ret_V_1_fu_46_p2__30_carry__0_n_5,ret_V_1_fu_46_p2__30_carry__0_n_6,ret_V_1_fu_46_p2__30_carry__0_n_7}),
        .S({ret_V_1_fu_46_p2__30_carry__0_i_5_n_0,ret_V_1_fu_46_p2__30_carry__0_i_6_n_0,ret_V_1_fu_46_p2__30_carry__0_i_7_n_0,ret_V_1_fu_46_p2__30_carry__0_i_8_n_0}));
  LUT6 #(
    .INIT(64'hF888800080008000)) 
    ret_V_1_fu_46_p2__30_carry__0_i_1
       (.I0(ref_q_V[4]),
        .I1(x_V[5]),
        .I2(ref_q_V[5]),
        .I3(x_V[4]),
        .I4(x_V[3]),
        .I5(ref_q_V[6]),
        .O(ret_V_1_fu_46_p2__30_carry__0_i_1_n_0));
  (* SOFT_HLUTNM = "soft_lutpair29" *) 
  LUT2 #(
    .INIT(4'h8)) 
    ret_V_1_fu_46_p2__30_carry__0_i_10
       (.I0(x_V[3]),
        .I1(ref_q_V[6]),
        .O(ret_V_1_fu_46_p2__30_carry__0_i_10_n_0));
  (* SOFT_HLUTNM = "soft_lutpair28" *) 
  LUT2 #(
    .INIT(4'h8)) 
    ret_V_1_fu_46_p2__30_carry__0_i_11
       (.I0(x_V[3]),
        .I1(ref_q_V[5]),
        .O(ret_V_1_fu_46_p2__30_carry__0_i_11_n_0));
  (* SOFT_HLUTNM = "soft_lutpair29" *) 
  LUT2 #(
    .INIT(4'h8)) 
    ret_V_1_fu_46_p2__30_carry__0_i_12
       (.I0(x_V[3]),
        .I1(ref_q_V[4]),
        .O(ret_V_1_fu_46_p2__30_carry__0_i_12_n_0));
  LUT6 #(
    .INIT(64'hF888800080008000)) 
    ret_V_1_fu_46_p2__30_carry__0_i_2
       (.I0(ref_q_V[3]),
        .I1(x_V[5]),
        .I2(ref_q_V[4]),
        .I3(x_V[4]),
        .I4(x_V[3]),
        .I5(ref_q_V[5]),
        .O(ret_V_1_fu_46_p2__30_carry__0_i_2_n_0));
  LUT6 #(
    .INIT(64'hF888800080008000)) 
    ret_V_1_fu_46_p2__30_carry__0_i_3
       (.I0(ref_q_V[2]),
        .I1(x_V[5]),
        .I2(ref_q_V[3]),
        .I3(x_V[4]),
        .I4(x_V[3]),
        .I5(ref_q_V[4]),
        .O(ret_V_1_fu_46_p2__30_carry__0_i_3_n_0));
  LUT6 #(
    .INIT(64'hF888800080008000)) 
    ret_V_1_fu_46_p2__30_carry__0_i_4
       (.I0(ref_q_V[1]),
        .I1(x_V[5]),
        .I2(ref_q_V[2]),
        .I3(x_V[4]),
        .I4(x_V[3]),
        .I5(ref_q_V[3]),
        .O(ret_V_1_fu_46_p2__30_carry__0_i_4_n_0));
  LUT6 #(
    .INIT(64'h9666699969996999)) 
    ret_V_1_fu_46_p2__30_carry__0_i_5
       (.I0(ret_V_1_fu_46_p2__30_carry__0_i_1_n_0),
        .I1(ret_V_1_fu_46_p2__30_carry__0_i_9_n_0),
        .I2(ref_q_V[6]),
        .I3(x_V[4]),
        .I4(x_V[3]),
        .I5(ref_q_V[7]),
        .O(ret_V_1_fu_46_p2__30_carry__0_i_5_n_0));
  LUT6 #(
    .INIT(64'h6A959595956A6A6A)) 
    ret_V_1_fu_46_p2__30_carry__0_i_6
       (.I0(ret_V_1_fu_46_p2__30_carry__0_i_2_n_0),
        .I1(x_V[4]),
        .I2(ref_q_V[5]),
        .I3(x_V[5]),
        .I4(ref_q_V[4]),
        .I5(ret_V_1_fu_46_p2__30_carry__0_i_10_n_0),
        .O(ret_V_1_fu_46_p2__30_carry__0_i_6_n_0));
  LUT6 #(
    .INIT(64'h6A959595956A6A6A)) 
    ret_V_1_fu_46_p2__30_carry__0_i_7
       (.I0(ret_V_1_fu_46_p2__30_carry__0_i_3_n_0),
        .I1(x_V[4]),
        .I2(ref_q_V[4]),
        .I3(x_V[5]),
        .I4(ref_q_V[3]),
        .I5(ret_V_1_fu_46_p2__30_carry__0_i_11_n_0),
        .O(ret_V_1_fu_46_p2__30_carry__0_i_7_n_0));
  LUT6 #(
    .INIT(64'h6A959595956A6A6A)) 
    ret_V_1_fu_46_p2__30_carry__0_i_8
       (.I0(ret_V_1_fu_46_p2__30_carry__0_i_4_n_0),
        .I1(x_V[4]),
        .I2(ref_q_V[3]),
        .I3(x_V[5]),
        .I4(ref_q_V[2]),
        .I5(ret_V_1_fu_46_p2__30_carry__0_i_12_n_0),
        .O(ret_V_1_fu_46_p2__30_carry__0_i_8_n_0));
  (* SOFT_HLUTNM = "soft_lutpair26" *) 
  LUT2 #(
    .INIT(4'h8)) 
    ret_V_1_fu_46_p2__30_carry__0_i_9
       (.I0(x_V[5]),
        .I1(ref_q_V[5]),
        .O(ret_V_1_fu_46_p2__30_carry__0_i_9_n_0));
  CARRY4 ret_V_1_fu_46_p2__30_carry__1
       (.CI(ret_V_1_fu_46_p2__30_carry__0_n_0),
        .CO({NLW_ret_V_1_fu_46_p2__30_carry__1_CO_UNCONNECTED[3],ret_V_1_fu_46_p2__30_carry__1_n_1,NLW_ret_V_1_fu_46_p2__30_carry__1_CO_UNCONNECTED[1],ret_V_1_fu_46_p2__30_carry__1_n_3}),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,ret_V_1_fu_46_p2__30_carry__1_i_1_n_0,ret_V_1_fu_46_p2__30_carry__1_i_2_n_0}),
        .O({NLW_ret_V_1_fu_46_p2__30_carry__1_O_UNCONNECTED[3:2],ret_V_1_fu_46_p2__30_carry__1_n_6,ret_V_1_fu_46_p2__30_carry__1_n_7}),
        .S({1'b0,1'b1,ret_V_1_fu_46_p2__30_carry__1_i_3_n_0,ret_V_1_fu_46_p2__30_carry__1_i_4_n_0}));
  LUT4 #(
    .INIT(16'h0888)) 
    ret_V_1_fu_46_p2__30_carry__1_i_1
       (.I0(ref_q_V[6]),
        .I1(x_V[5]),
        .I2(ref_q_V[7]),
        .I3(x_V[4]),
        .O(ret_V_1_fu_46_p2__30_carry__1_i_1_n_0));
  LUT6 #(
    .INIT(64'h8000F888F888F888)) 
    ret_V_1_fu_46_p2__30_carry__1_i_2
       (.I0(ref_q_V[5]),
        .I1(x_V[5]),
        .I2(ref_q_V[6]),
        .I3(x_V[4]),
        .I4(x_V[3]),
        .I5(ref_q_V[7]),
        .O(ret_V_1_fu_46_p2__30_carry__1_i_2_n_0));
  LUT4 #(
    .INIT(16'h43FF)) 
    ret_V_1_fu_46_p2__30_carry__1_i_3
       (.I0(x_V[4]),
        .I1(ref_q_V[6]),
        .I2(ref_q_V[7]),
        .I3(x_V[5]),
        .O(ret_V_1_fu_46_p2__30_carry__1_i_3_n_0));
  LUT6 #(
    .INIT(64'h2450F30F4BFFC3FF)) 
    ret_V_1_fu_46_p2__30_carry__1_i_4
       (.I0(x_V[3]),
        .I1(ref_q_V[5]),
        .I2(ref_q_V[6]),
        .I3(x_V[5]),
        .I4(ref_q_V[7]),
        .I5(x_V[4]),
        .O(ret_V_1_fu_46_p2__30_carry__1_i_4_n_0));
  LUT6 #(
    .INIT(64'h8777788878887888)) 
    ret_V_1_fu_46_p2__30_carry_i_1
       (.I0(ref_q_V[3]),
        .I1(x_V[3]),
        .I2(ref_q_V[1]),
        .I3(x_V[5]),
        .I4(ref_q_V[2]),
        .I5(x_V[4]),
        .O(ret_V_1_fu_46_p2__30_carry_i_1_n_0));
  LUT4 #(
    .INIT(16'h7888)) 
    ret_V_1_fu_46_p2__30_carry_i_2
       (.I0(ref_q_V[1]),
        .I1(x_V[4]),
        .I2(ref_q_V[0]),
        .I3(x_V[5]),
        .O(ret_V_1_fu_46_p2__30_carry_i_2_n_0));
  LUT2 #(
    .INIT(4'h8)) 
    ret_V_1_fu_46_p2__30_carry_i_3
       (.I0(x_V[4]),
        .I1(ref_q_V[0]),
        .O(ret_V_1_fu_46_p2__30_carry_i_3_n_0));
  LUT5 #(
    .INIT(32'h6AAAAAAA)) 
    ret_V_1_fu_46_p2__30_carry_i_4
       (.I0(ret_V_1_fu_46_p2__30_carry_i_1_n_0),
        .I1(x_V[5]),
        .I2(ref_q_V[1]),
        .I3(x_V[4]),
        .I4(ref_q_V[0]),
        .O(ret_V_1_fu_46_p2__30_carry_i_4_n_0));
  LUT6 #(
    .INIT(64'h8777788878887888)) 
    ret_V_1_fu_46_p2__30_carry_i_5
       (.I0(x_V[5]),
        .I1(ref_q_V[0]),
        .I2(x_V[4]),
        .I3(ref_q_V[1]),
        .I4(ref_q_V[2]),
        .I5(x_V[3]),
        .O(ret_V_1_fu_46_p2__30_carry_i_5_n_0));
  LUT4 #(
    .INIT(16'h7888)) 
    ret_V_1_fu_46_p2__30_carry_i_6
       (.I0(ref_q_V[1]),
        .I1(x_V[3]),
        .I2(ref_q_V[0]),
        .I3(x_V[4]),
        .O(ret_V_1_fu_46_p2__30_carry_i_6_n_0));
  LUT2 #(
    .INIT(4'h8)) 
    ret_V_1_fu_46_p2__30_carry_i_7
       (.I0(x_V[3]),
        .I1(ref_q_V[0]),
        .O(ret_V_1_fu_46_p2__30_carry_i_7_n_0));
  CARRY4 ret_V_1_fu_46_p2__59_carry
       (.CI(1'b0),
        .CO({ret_V_1_fu_46_p2__59_carry_n_0,ret_V_1_fu_46_p2__59_carry_n_1,ret_V_1_fu_46_p2__59_carry_n_2,ret_V_1_fu_46_p2__59_carry_n_3}),
        .CYINIT(1'b0),
        .DI({ret_V_1_fu_46_p2__59_carry_i_1_n_0,ret_V_1_fu_46_p2__59_carry_i_2_n_0,ret_V_1_fu_46_p2__59_carry_i_3_n_0,1'b0}),
        .O({ret_V_1_fu_46_p2__59_carry_n_4,ret_V_1_fu_46_p2__59_carry_n_5,ret_V_1_fu_46_p2__59_carry_n_6,ret_V_1_fu_46_p2__59_carry_n_7}),
        .S({ret_V_1_fu_46_p2__59_carry_i_4_n_0,ret_V_1_fu_46_p2__59_carry_i_5_n_0,ret_V_1_fu_46_p2__59_carry_i_6_n_0,ret_V_1_fu_46_p2__59_carry_i_7_n_0}));
  CARRY4 ret_V_1_fu_46_p2__59_carry__0
       (.CI(ret_V_1_fu_46_p2__59_carry_n_0),
        .CO({ret_V_1_fu_46_p2__59_carry__0_n_0,ret_V_1_fu_46_p2__59_carry__0_n_1,ret_V_1_fu_46_p2__59_carry__0_n_2,ret_V_1_fu_46_p2__59_carry__0_n_3}),
        .CYINIT(1'b0),
        .DI({ret_V_1_fu_46_p2__59_carry__0_i_1_n_0,ret_V_1_fu_46_p2__59_carry__0_i_2_n_0,ret_V_1_fu_46_p2__59_carry__0_i_3_n_0,ret_V_1_fu_46_p2__59_carry__0_i_4_n_0}),
        .O({ret_V_1_fu_46_p2__59_carry__0_n_4,ret_V_1_fu_46_p2__59_carry__0_n_5,ret_V_1_fu_46_p2__59_carry__0_n_6,ret_V_1_fu_46_p2__59_carry__0_n_7}),
        .S({ret_V_1_fu_46_p2__59_carry__0_i_5_n_0,ret_V_1_fu_46_p2__59_carry__0_i_6_n_0,ret_V_1_fu_46_p2__59_carry__0_i_7_n_0,ret_V_1_fu_46_p2__59_carry__0_i_8_n_0}));
  LUT4 #(
    .INIT(16'h7000)) 
    ret_V_1_fu_46_p2__59_carry__0_i_1
       (.I0(ref_q_V[5]),
        .I1(x_V[7]),
        .I2(ref_q_V[6]),
        .I3(x_V[6]),
        .O(ret_V_1_fu_46_p2__59_carry__0_i_1_n_0));
  LUT4 #(
    .INIT(16'h7000)) 
    ret_V_1_fu_46_p2__59_carry__0_i_2
       (.I0(ref_q_V[4]),
        .I1(x_V[7]),
        .I2(ref_q_V[5]),
        .I3(x_V[6]),
        .O(ret_V_1_fu_46_p2__59_carry__0_i_2_n_0));
  LUT4 #(
    .INIT(16'h7000)) 
    ret_V_1_fu_46_p2__59_carry__0_i_3
       (.I0(ref_q_V[3]),
        .I1(x_V[7]),
        .I2(ref_q_V[4]),
        .I3(x_V[6]),
        .O(ret_V_1_fu_46_p2__59_carry__0_i_3_n_0));
  LUT4 #(
    .INIT(16'h7000)) 
    ret_V_1_fu_46_p2__59_carry__0_i_4
       (.I0(ref_q_V[2]),
        .I1(x_V[7]),
        .I2(ref_q_V[3]),
        .I3(x_V[6]),
        .O(ret_V_1_fu_46_p2__59_carry__0_i_4_n_0));
  LUT5 #(
    .INIT(32'h7B0CC0C0)) 
    ret_V_1_fu_46_p2__59_carry__0_i_5
       (.I0(ref_q_V[5]),
        .I1(x_V[6]),
        .I2(ref_q_V[7]),
        .I3(x_V[7]),
        .I4(ref_q_V[6]),
        .O(ret_V_1_fu_46_p2__59_carry__0_i_5_n_0));
  LUT5 #(
    .INIT(32'h84F33F3F)) 
    ret_V_1_fu_46_p2__59_carry__0_i_6
       (.I0(ref_q_V[4]),
        .I1(x_V[6]),
        .I2(ref_q_V[6]),
        .I3(x_V[7]),
        .I4(ref_q_V[5]),
        .O(ret_V_1_fu_46_p2__59_carry__0_i_6_n_0));
  LUT5 #(
    .INIT(32'h84F33F3F)) 
    ret_V_1_fu_46_p2__59_carry__0_i_7
       (.I0(ref_q_V[3]),
        .I1(x_V[6]),
        .I2(ref_q_V[5]),
        .I3(x_V[7]),
        .I4(ref_q_V[4]),
        .O(ret_V_1_fu_46_p2__59_carry__0_i_7_n_0));
  LUT5 #(
    .INIT(32'h84F33F3F)) 
    ret_V_1_fu_46_p2__59_carry__0_i_8
       (.I0(ref_q_V[2]),
        .I1(x_V[6]),
        .I2(ref_q_V[4]),
        .I3(x_V[7]),
        .I4(ref_q_V[3]),
        .O(ret_V_1_fu_46_p2__59_carry__0_i_8_n_0));
  CARRY4 ret_V_1_fu_46_p2__59_carry__1
       (.CI(ret_V_1_fu_46_p2__59_carry__0_n_0),
        .CO({NLW_ret_V_1_fu_46_p2__59_carry__1_CO_UNCONNECTED[3:1],ret_V_1_fu_46_p2__59_carry__1_n_3}),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,ret_V_1_fu_46_p2__59_carry__1_i_1_n_0}),
        .O({NLW_ret_V_1_fu_46_p2__59_carry__1_O_UNCONNECTED[3:2],ret_V_1_fu_46_p2__59_carry__1_n_6,ret_V_1_fu_46_p2__59_carry__1_n_7}),
        .S({1'b0,1'b0,1'b1,ret_V_1_fu_46_p2__59_carry__1_i_2_n_0}));
  LUT4 #(
    .INIT(16'h0777)) 
    ret_V_1_fu_46_p2__59_carry__1_i_1
       (.I0(ref_q_V[6]),
        .I1(x_V[7]),
        .I2(ref_q_V[7]),
        .I3(x_V[6]),
        .O(ret_V_1_fu_46_p2__59_carry__1_i_1_n_0));
  LUT4 #(
    .INIT(16'hE35F)) 
    ret_V_1_fu_46_p2__59_carry__1_i_2
       (.I0(x_V[6]),
        .I1(ref_q_V[6]),
        .I2(ref_q_V[7]),
        .I3(x_V[7]),
        .O(ret_V_1_fu_46_p2__59_carry__1_i_2_n_0));
  LUT2 #(
    .INIT(4'h7)) 
    ret_V_1_fu_46_p2__59_carry_i_1
       (.I0(ref_q_V[1]),
        .I1(x_V[7]),
        .O(ret_V_1_fu_46_p2__59_carry_i_1_n_0));
  LUT2 #(
    .INIT(4'h8)) 
    ret_V_1_fu_46_p2__59_carry_i_2
       (.I0(x_V[7]),
        .I1(ref_q_V[1]),
        .O(ret_V_1_fu_46_p2__59_carry_i_2_n_0));
  LUT2 #(
    .INIT(4'h7)) 
    ret_V_1_fu_46_p2__59_carry_i_3
       (.I0(x_V[7]),
        .I1(ref_q_V[0]),
        .O(ret_V_1_fu_46_p2__59_carry_i_3_n_0));
  LUT5 #(
    .INIT(32'h95C06AC0)) 
    ret_V_1_fu_46_p2__59_carry_i_4
       (.I0(ref_q_V[1]),
        .I1(x_V[6]),
        .I2(ref_q_V[3]),
        .I3(x_V[7]),
        .I4(ref_q_V[2]),
        .O(ret_V_1_fu_46_p2__59_carry_i_4_n_0));
  LUT4 #(
    .INIT(16'h7888)) 
    ret_V_1_fu_46_p2__59_carry_i_5
       (.I0(ref_q_V[1]),
        .I1(x_V[7]),
        .I2(ref_q_V[2]),
        .I3(x_V[6]),
        .O(ret_V_1_fu_46_p2__59_carry_i_5_n_0));
  LUT4 #(
    .INIT(16'h8777)) 
    ret_V_1_fu_46_p2__59_carry_i_6
       (.I0(ref_q_V[0]),
        .I1(x_V[7]),
        .I2(ref_q_V[1]),
        .I3(x_V[6]),
        .O(ret_V_1_fu_46_p2__59_carry_i_6_n_0));
  LUT2 #(
    .INIT(4'h8)) 
    ret_V_1_fu_46_p2__59_carry_i_7
       (.I0(x_V[6]),
        .I1(ref_q_V[0]),
        .O(ret_V_1_fu_46_p2__59_carry_i_7_n_0));
  CARRY4 ret_V_1_fu_46_p2__86_carry
       (.CI(1'b0),
        .CO({ret_V_1_fu_46_p2__86_carry_n_0,ret_V_1_fu_46_p2__86_carry_n_1,ret_V_1_fu_46_p2__86_carry_n_2,ret_V_1_fu_46_p2__86_carry_n_3}),
        .CYINIT(1'b0),
        .DI({ret_V_1_fu_46_p2__86_carry_i_1_n_0,ret_V_1_fu_46_p2__86_carry_i_2_n_0,ret_V_1_fu_46_p2__86_carry_i_3_n_0,1'b0}),
        .O(ret_V_1_fu_46_p2[6:3]),
        .S({ret_V_1_fu_46_p2__86_carry_i_4_n_0,ret_V_1_fu_46_p2__86_carry_i_5_n_0,ret_V_1_fu_46_p2__86_carry_i_6_n_0,ret_V_1_fu_46_p2__86_carry_i_7_n_0}));
  CARRY4 ret_V_1_fu_46_p2__86_carry__0
       (.CI(ret_V_1_fu_46_p2__86_carry_n_0),
        .CO({ret_V_1_fu_46_p2__86_carry__0_n_0,ret_V_1_fu_46_p2__86_carry__0_n_1,ret_V_1_fu_46_p2__86_carry__0_n_2,ret_V_1_fu_46_p2__86_carry__0_n_3}),
        .CYINIT(1'b0),
        .DI({ret_V_1_fu_46_p2__86_carry__0_i_1_n_0,ret_V_1_fu_46_p2__86_carry__0_i_2_n_0,ret_V_1_fu_46_p2__86_carry__0_i_3_n_0,ret_V_1_fu_46_p2__86_carry__0_i_4_n_0}),
        .O(ret_V_1_fu_46_p2[10:7]),
        .S({ret_V_1_fu_46_p2__86_carry__0_i_5_n_0,ret_V_1_fu_46_p2__86_carry__0_i_6_n_0,ret_V_1_fu_46_p2__86_carry__0_i_7_n_0,ret_V_1_fu_46_p2__86_carry__0_i_8_n_0}));
  (* HLUTNM = "lutpair283" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    ret_V_1_fu_46_p2__86_carry__0_i_1
       (.I0(ret_V_1_fu_46_p2__59_carry_n_4),
        .I1(ret_V_1_fu_46_p2__0_carry__1_n_6),
        .I2(ret_V_1_fu_46_p2__30_carry__0_n_5),
        .O(ret_V_1_fu_46_p2__86_carry__0_i_1_n_0));
  (* HLUTNM = "lutpair282" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    ret_V_1_fu_46_p2__86_carry__0_i_2
       (.I0(ret_V_1_fu_46_p2__59_carry_n_5),
        .I1(ret_V_1_fu_46_p2__0_carry__1_n_7),
        .I2(ret_V_1_fu_46_p2__30_carry__0_n_6),
        .O(ret_V_1_fu_46_p2__86_carry__0_i_2_n_0));
  (* HLUTNM = "lutpair281" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    ret_V_1_fu_46_p2__86_carry__0_i_3
       (.I0(ret_V_1_fu_46_p2__59_carry_n_6),
        .I1(ret_V_1_fu_46_p2__0_carry__0_n_4),
        .I2(ret_V_1_fu_46_p2__30_carry__0_n_7),
        .O(ret_V_1_fu_46_p2__86_carry__0_i_3_n_0));
  (* HLUTNM = "lutpair280" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    ret_V_1_fu_46_p2__86_carry__0_i_4
       (.I0(ret_V_1_fu_46_p2__59_carry_n_7),
        .I1(ret_V_1_fu_46_p2__0_carry__0_n_5),
        .I2(ret_V_1_fu_46_p2__30_carry_n_4),
        .O(ret_V_1_fu_46_p2__86_carry__0_i_4_n_0));
  LUT4 #(
    .INIT(16'h6996)) 
    ret_V_1_fu_46_p2__86_carry__0_i_5
       (.I0(ret_V_1_fu_46_p2__86_carry__0_i_1_n_0),
        .I1(ret_V_1_fu_46_p2__59_carry__0_n_7),
        .I2(ret_V_1_fu_46_p2__0_carry__1_n_1),
        .I3(ret_V_1_fu_46_p2__30_carry__0_n_4),
        .O(ret_V_1_fu_46_p2__86_carry__0_i_5_n_0));
  (* HLUTNM = "lutpair283" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    ret_V_1_fu_46_p2__86_carry__0_i_6
       (.I0(ret_V_1_fu_46_p2__59_carry_n_4),
        .I1(ret_V_1_fu_46_p2__0_carry__1_n_6),
        .I2(ret_V_1_fu_46_p2__30_carry__0_n_5),
        .I3(ret_V_1_fu_46_p2__86_carry__0_i_2_n_0),
        .O(ret_V_1_fu_46_p2__86_carry__0_i_6_n_0));
  (* HLUTNM = "lutpair282" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    ret_V_1_fu_46_p2__86_carry__0_i_7
       (.I0(ret_V_1_fu_46_p2__59_carry_n_5),
        .I1(ret_V_1_fu_46_p2__0_carry__1_n_7),
        .I2(ret_V_1_fu_46_p2__30_carry__0_n_6),
        .I3(ret_V_1_fu_46_p2__86_carry__0_i_3_n_0),
        .O(ret_V_1_fu_46_p2__86_carry__0_i_7_n_0));
  (* HLUTNM = "lutpair281" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    ret_V_1_fu_46_p2__86_carry__0_i_8
       (.I0(ret_V_1_fu_46_p2__59_carry_n_6),
        .I1(ret_V_1_fu_46_p2__0_carry__0_n_4),
        .I2(ret_V_1_fu_46_p2__30_carry__0_n_7),
        .I3(ret_V_1_fu_46_p2__86_carry__0_i_4_n_0),
        .O(ret_V_1_fu_46_p2__86_carry__0_i_8_n_0));
  CARRY4 ret_V_1_fu_46_p2__86_carry__1
       (.CI(ret_V_1_fu_46_p2__86_carry__0_n_0),
        .CO({ret_V_1_fu_46_p2__86_carry__1_n_0,ret_V_1_fu_46_p2__86_carry__1_n_1,ret_V_1_fu_46_p2__86_carry__1_n_2,ret_V_1_fu_46_p2__86_carry__1_n_3}),
        .CYINIT(1'b0),
        .DI({ret_V_1_fu_46_p2__59_carry__1_n_7,ret_V_1_fu_46_p2__86_carry__1_i_1_n_0,ret_V_1_fu_46_p2__86_carry__1_i_2_n_0,ret_V_1_fu_46_p2__86_carry__1_i_3_n_0}),
        .O(ret_V_1_fu_46_p2[14:11]),
        .S({ret_V_1_fu_46_p2__86_carry__1_i_4_n_0,ret_V_1_fu_46_p2__86_carry__1_i_5_n_0,ret_V_1_fu_46_p2__86_carry__1_i_6_n_0,ret_V_1_fu_46_p2__86_carry__1_i_7_n_0}));
  LUT2 #(
    .INIT(4'h8)) 
    ret_V_1_fu_46_p2__86_carry__1_i_1
       (.I0(ret_V_1_fu_46_p2__59_carry__0_n_5),
        .I1(ret_V_1_fu_46_p2__30_carry__1_n_6),
        .O(ret_V_1_fu_46_p2__86_carry__1_i_1_n_0));
  LUT2 #(
    .INIT(4'h8)) 
    ret_V_1_fu_46_p2__86_carry__1_i_2
       (.I0(ret_V_1_fu_46_p2__59_carry__0_n_6),
        .I1(ret_V_1_fu_46_p2__30_carry__1_n_7),
        .O(ret_V_1_fu_46_p2__86_carry__1_i_2_n_0));
  LUT3 #(
    .INIT(8'hE8)) 
    ret_V_1_fu_46_p2__86_carry__1_i_3
       (.I0(ret_V_1_fu_46_p2__59_carry__0_n_7),
        .I1(ret_V_1_fu_46_p2__0_carry__1_n_1),
        .I2(ret_V_1_fu_46_p2__30_carry__0_n_4),
        .O(ret_V_1_fu_46_p2__86_carry__1_i_3_n_0));
  LUT3 #(
    .INIT(8'h78)) 
    ret_V_1_fu_46_p2__86_carry__1_i_4
       (.I0(ret_V_1_fu_46_p2__30_carry__1_n_1),
        .I1(ret_V_1_fu_46_p2__59_carry__0_n_4),
        .I2(ret_V_1_fu_46_p2__59_carry__1_n_7),
        .O(ret_V_1_fu_46_p2__86_carry__1_i_4_n_0));
  LUT4 #(
    .INIT(16'h8778)) 
    ret_V_1_fu_46_p2__86_carry__1_i_5
       (.I0(ret_V_1_fu_46_p2__30_carry__1_n_6),
        .I1(ret_V_1_fu_46_p2__59_carry__0_n_5),
        .I2(ret_V_1_fu_46_p2__30_carry__1_n_1),
        .I3(ret_V_1_fu_46_p2__59_carry__0_n_4),
        .O(ret_V_1_fu_46_p2__86_carry__1_i_5_n_0));
  LUT4 #(
    .INIT(16'h8778)) 
    ret_V_1_fu_46_p2__86_carry__1_i_6
       (.I0(ret_V_1_fu_46_p2__30_carry__1_n_7),
        .I1(ret_V_1_fu_46_p2__59_carry__0_n_6),
        .I2(ret_V_1_fu_46_p2__30_carry__1_n_6),
        .I3(ret_V_1_fu_46_p2__59_carry__0_n_5),
        .O(ret_V_1_fu_46_p2__86_carry__1_i_6_n_0));
  LUT5 #(
    .INIT(32'hE81717E8)) 
    ret_V_1_fu_46_p2__86_carry__1_i_7
       (.I0(ret_V_1_fu_46_p2__30_carry__0_n_4),
        .I1(ret_V_1_fu_46_p2__0_carry__1_n_1),
        .I2(ret_V_1_fu_46_p2__59_carry__0_n_7),
        .I3(ret_V_1_fu_46_p2__30_carry__1_n_7),
        .I4(ret_V_1_fu_46_p2__59_carry__0_n_6),
        .O(ret_V_1_fu_46_p2__86_carry__1_i_7_n_0));
  CARRY4 ret_V_1_fu_46_p2__86_carry__2
       (.CI(ret_V_1_fu_46_p2__86_carry__1_n_0),
        .CO(NLW_ret_V_1_fu_46_p2__86_carry__2_CO_UNCONNECTED[3:0]),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O({NLW_ret_V_1_fu_46_p2__86_carry__2_O_UNCONNECTED[3:1],ret_V_1_fu_46_p2[15]}),
        .S({1'b0,1'b0,1'b0,ret_V_1_fu_46_p2__59_carry__1_n_6}));
  (* HLUTNM = "lutpair279" *) 
  LUT2 #(
    .INIT(4'h8)) 
    ret_V_1_fu_46_p2__86_carry_i_1
       (.I0(ret_V_1_fu_46_p2__30_carry_n_5),
        .I1(ret_V_1_fu_46_p2__0_carry__0_n_6),
        .O(ret_V_1_fu_46_p2__86_carry_i_1_n_0));
  LUT2 #(
    .INIT(4'h8)) 
    ret_V_1_fu_46_p2__86_carry_i_2
       (.I0(ret_V_1_fu_46_p2__30_carry_n_6),
        .I1(ret_V_1_fu_46_p2__0_carry__0_n_7),
        .O(ret_V_1_fu_46_p2__86_carry_i_2_n_0));
  LUT2 #(
    .INIT(4'h8)) 
    ret_V_1_fu_46_p2__86_carry_i_3
       (.I0(ret_V_1_fu_46_p2__0_carry_n_4),
        .I1(ret_V_1_fu_46_p2__30_carry_n_7),
        .O(ret_V_1_fu_46_p2__86_carry_i_3_n_0));
  (* HLUTNM = "lutpair280" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    ret_V_1_fu_46_p2__86_carry_i_4
       (.I0(ret_V_1_fu_46_p2__59_carry_n_7),
        .I1(ret_V_1_fu_46_p2__0_carry__0_n_5),
        .I2(ret_V_1_fu_46_p2__30_carry_n_4),
        .I3(ret_V_1_fu_46_p2__86_carry_i_1_n_0),
        .O(ret_V_1_fu_46_p2__86_carry_i_4_n_0));
  (* HLUTNM = "lutpair279" *) 
  LUT4 #(
    .INIT(16'h9666)) 
    ret_V_1_fu_46_p2__86_carry_i_5
       (.I0(ret_V_1_fu_46_p2__30_carry_n_5),
        .I1(ret_V_1_fu_46_p2__0_carry__0_n_6),
        .I2(ret_V_1_fu_46_p2__0_carry__0_n_7),
        .I3(ret_V_1_fu_46_p2__30_carry_n_6),
        .O(ret_V_1_fu_46_p2__86_carry_i_5_n_0));
  LUT4 #(
    .INIT(16'h8778)) 
    ret_V_1_fu_46_p2__86_carry_i_6
       (.I0(ret_V_1_fu_46_p2__30_carry_n_7),
        .I1(ret_V_1_fu_46_p2__0_carry_n_4),
        .I2(ret_V_1_fu_46_p2__0_carry__0_n_7),
        .I3(ret_V_1_fu_46_p2__30_carry_n_6),
        .O(ret_V_1_fu_46_p2__86_carry_i_6_n_0));
  LUT2 #(
    .INIT(4'h6)) 
    ret_V_1_fu_46_p2__86_carry_i_7
       (.I0(ret_V_1_fu_46_p2__0_carry_n_4),
        .I1(ret_V_1_fu_46_p2__30_carry_n_7),
        .O(ret_V_1_fu_46_p2__86_carry_i_7_n_0));
  CARRY4 ret_V_fu_36_p2__0_carry
       (.CI(1'b0),
        .CO({ret_V_fu_36_p2__0_carry_n_0,ret_V_fu_36_p2__0_carry_n_1,ret_V_fu_36_p2__0_carry_n_2,ret_V_fu_36_p2__0_carry_n_3}),
        .CYINIT(1'b0),
        .DI({ret_V_fu_36_p2__0_carry_i_1_n_0,ret_V_fu_36_p2__0_carry_i_2_n_0,ret_V_fu_36_p2__0_carry_i_3_n_0,1'b0}),
        .O({ret_V_fu_36_p2__0_carry_n_4,ret_V_fu_36_p2[2:0]}),
        .S({ret_V_fu_36_p2__0_carry_i_4_n_0,ret_V_fu_36_p2__0_carry_i_5_n_0,ret_V_fu_36_p2__0_carry_i_6_n_0,ret_V_fu_36_p2__0_carry_i_7_n_0}));
  CARRY4 ret_V_fu_36_p2__0_carry__0
       (.CI(ret_V_fu_36_p2__0_carry_n_0),
        .CO({ret_V_fu_36_p2__0_carry__0_n_0,ret_V_fu_36_p2__0_carry__0_n_1,ret_V_fu_36_p2__0_carry__0_n_2,ret_V_fu_36_p2__0_carry__0_n_3}),
        .CYINIT(1'b0),
        .DI({ret_V_fu_36_p2__0_carry__0_i_1_n_0,ret_V_fu_36_p2__0_carry__0_i_2_n_0,ret_V_fu_36_p2__0_carry__0_i_3_n_0,ret_V_fu_36_p2__0_carry__0_i_4_n_0}),
        .O({ret_V_fu_36_p2__0_carry__0_n_4,ret_V_fu_36_p2__0_carry__0_n_5,ret_V_fu_36_p2__0_carry__0_n_6,ret_V_fu_36_p2__0_carry__0_n_7}),
        .S({ret_V_fu_36_p2__0_carry__0_i_5_n_0,ret_V_fu_36_p2__0_carry__0_i_6_n_0,ret_V_fu_36_p2__0_carry__0_i_7_n_0,ret_V_fu_36_p2__0_carry__0_i_8_n_0}));
  LUT6 #(
    .INIT(64'hF888800080008000)) 
    ret_V_fu_36_p2__0_carry__0_i_1
       (.I0(x_V[2]),
        .I1(ref_i_V[4]),
        .I2(x_V[1]),
        .I3(ref_i_V[5]),
        .I4(x_V[0]),
        .I5(ref_i_V[6]),
        .O(ret_V_fu_36_p2__0_carry__0_i_1_n_0));
  (* SOFT_HLUTNM = "soft_lutpair24" *) 
  LUT2 #(
    .INIT(4'h8)) 
    ret_V_fu_36_p2__0_carry__0_i_10
       (.I0(x_V[0]),
        .I1(ref_i_V[6]),
        .O(ret_V_fu_36_p2__0_carry__0_i_10_n_0));
  (* SOFT_HLUTNM = "soft_lutpair22" *) 
  LUT2 #(
    .INIT(4'h8)) 
    ret_V_fu_36_p2__0_carry__0_i_11
       (.I0(x_V[0]),
        .I1(ref_i_V[5]),
        .O(ret_V_fu_36_p2__0_carry__0_i_11_n_0));
  (* SOFT_HLUTNM = "soft_lutpair22" *) 
  LUT2 #(
    .INIT(4'h8)) 
    ret_V_fu_36_p2__0_carry__0_i_12
       (.I0(x_V[0]),
        .I1(ref_i_V[4]),
        .O(ret_V_fu_36_p2__0_carry__0_i_12_n_0));
  LUT6 #(
    .INIT(64'hF888800080008000)) 
    ret_V_fu_36_p2__0_carry__0_i_2
       (.I0(x_V[2]),
        .I1(ref_i_V[3]),
        .I2(x_V[1]),
        .I3(ref_i_V[4]),
        .I4(x_V[0]),
        .I5(ref_i_V[5]),
        .O(ret_V_fu_36_p2__0_carry__0_i_2_n_0));
  LUT6 #(
    .INIT(64'hF888800080008000)) 
    ret_V_fu_36_p2__0_carry__0_i_3
       (.I0(x_V[2]),
        .I1(ref_i_V[2]),
        .I2(x_V[1]),
        .I3(ref_i_V[3]),
        .I4(x_V[0]),
        .I5(ref_i_V[4]),
        .O(ret_V_fu_36_p2__0_carry__0_i_3_n_0));
  LUT6 #(
    .INIT(64'hF888800080008000)) 
    ret_V_fu_36_p2__0_carry__0_i_4
       (.I0(x_V[2]),
        .I1(ref_i_V[1]),
        .I2(x_V[1]),
        .I3(ref_i_V[2]),
        .I4(x_V[0]),
        .I5(ref_i_V[3]),
        .O(ret_V_fu_36_p2__0_carry__0_i_4_n_0));
  LUT6 #(
    .INIT(64'h9666699969996999)) 
    ret_V_fu_36_p2__0_carry__0_i_5
       (.I0(ret_V_fu_36_p2__0_carry__0_i_1_n_0),
        .I1(ret_V_fu_36_p2__0_carry__0_i_9_n_0),
        .I2(x_V[1]),
        .I3(ref_i_V[6]),
        .I4(x_V[0]),
        .I5(ref_i_V[7]),
        .O(ret_V_fu_36_p2__0_carry__0_i_5_n_0));
  LUT6 #(
    .INIT(64'h6A959595956A6A6A)) 
    ret_V_fu_36_p2__0_carry__0_i_6
       (.I0(ret_V_fu_36_p2__0_carry__0_i_2_n_0),
        .I1(ref_i_V[5]),
        .I2(x_V[1]),
        .I3(ref_i_V[4]),
        .I4(x_V[2]),
        .I5(ret_V_fu_36_p2__0_carry__0_i_10_n_0),
        .O(ret_V_fu_36_p2__0_carry__0_i_6_n_0));
  LUT6 #(
    .INIT(64'h6A959595956A6A6A)) 
    ret_V_fu_36_p2__0_carry__0_i_7
       (.I0(ret_V_fu_36_p2__0_carry__0_i_3_n_0),
        .I1(ref_i_V[4]),
        .I2(x_V[1]),
        .I3(ref_i_V[3]),
        .I4(x_V[2]),
        .I5(ret_V_fu_36_p2__0_carry__0_i_11_n_0),
        .O(ret_V_fu_36_p2__0_carry__0_i_7_n_0));
  LUT6 #(
    .INIT(64'h6A959595956A6A6A)) 
    ret_V_fu_36_p2__0_carry__0_i_8
       (.I0(ret_V_fu_36_p2__0_carry__0_i_4_n_0),
        .I1(ref_i_V[3]),
        .I2(x_V[1]),
        .I3(ref_i_V[2]),
        .I4(x_V[2]),
        .I5(ret_V_fu_36_p2__0_carry__0_i_12_n_0),
        .O(ret_V_fu_36_p2__0_carry__0_i_8_n_0));
  (* SOFT_HLUTNM = "soft_lutpair23" *) 
  LUT2 #(
    .INIT(4'h8)) 
    ret_V_fu_36_p2__0_carry__0_i_9
       (.I0(ref_i_V[5]),
        .I1(x_V[2]),
        .O(ret_V_fu_36_p2__0_carry__0_i_9_n_0));
  CARRY4 ret_V_fu_36_p2__0_carry__1
       (.CI(ret_V_fu_36_p2__0_carry__0_n_0),
        .CO({NLW_ret_V_fu_36_p2__0_carry__1_CO_UNCONNECTED[3],ret_V_fu_36_p2__0_carry__1_n_1,NLW_ret_V_fu_36_p2__0_carry__1_CO_UNCONNECTED[1],ret_V_fu_36_p2__0_carry__1_n_3}),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,ret_V_fu_36_p2__0_carry__1_i_1_n_0,ret_V_fu_36_p2__0_carry__1_i_2_n_0}),
        .O({NLW_ret_V_fu_36_p2__0_carry__1_O_UNCONNECTED[3:2],ret_V_fu_36_p2__0_carry__1_n_6,ret_V_fu_36_p2__0_carry__1_n_7}),
        .S({1'b0,1'b1,ret_V_fu_36_p2__0_carry__1_i_3_n_0,ret_V_fu_36_p2__0_carry__1_i_4_n_0}));
  LUT4 #(
    .INIT(16'h0888)) 
    ret_V_fu_36_p2__0_carry__1_i_1
       (.I0(x_V[2]),
        .I1(ref_i_V[6]),
        .I2(x_V[1]),
        .I3(ref_i_V[7]),
        .O(ret_V_fu_36_p2__0_carry__1_i_1_n_0));
  LUT6 #(
    .INIT(64'h8000F888F888F888)) 
    ret_V_fu_36_p2__0_carry__1_i_2
       (.I0(x_V[2]),
        .I1(ref_i_V[5]),
        .I2(x_V[1]),
        .I3(ref_i_V[6]),
        .I4(x_V[0]),
        .I5(ref_i_V[7]),
        .O(ret_V_fu_36_p2__0_carry__1_i_2_n_0));
  LUT4 #(
    .INIT(16'h4F3F)) 
    ret_V_fu_36_p2__0_carry__1_i_3
       (.I0(x_V[1]),
        .I1(ref_i_V[6]),
        .I2(x_V[2]),
        .I3(ref_i_V[7]),
        .O(ret_V_fu_36_p2__0_carry__1_i_3_n_0));
  LUT6 #(
    .INIT(64'h25404FBFF03FCF3F)) 
    ret_V_fu_36_p2__0_carry__1_i_4
       (.I0(x_V[0]),
        .I1(ref_i_V[5]),
        .I2(x_V[2]),
        .I3(ref_i_V[6]),
        .I4(x_V[1]),
        .I5(ref_i_V[7]),
        .O(ret_V_fu_36_p2__0_carry__1_i_4_n_0));
  LUT6 #(
    .INIT(64'h8777788878887888)) 
    ret_V_fu_36_p2__0_carry_i_1
       (.I0(ref_i_V[3]),
        .I1(x_V[0]),
        .I2(x_V[2]),
        .I3(ref_i_V[1]),
        .I4(x_V[1]),
        .I5(ref_i_V[2]),
        .O(ret_V_fu_36_p2__0_carry_i_1_n_0));
  LUT4 #(
    .INIT(16'h7888)) 
    ret_V_fu_36_p2__0_carry_i_2
       (.I0(x_V[1]),
        .I1(ref_i_V[1]),
        .I2(x_V[2]),
        .I3(ref_i_V[0]),
        .O(ret_V_fu_36_p2__0_carry_i_2_n_0));
  LUT2 #(
    .INIT(4'h8)) 
    ret_V_fu_36_p2__0_carry_i_3
       (.I0(ref_i_V[0]),
        .I1(x_V[1]),
        .O(ret_V_fu_36_p2__0_carry_i_3_n_0));
  LUT5 #(
    .INIT(32'h6AAAAAAA)) 
    ret_V_fu_36_p2__0_carry_i_4
       (.I0(ret_V_fu_36_p2__0_carry_i_1_n_0),
        .I1(ref_i_V[1]),
        .I2(x_V[2]),
        .I3(ref_i_V[0]),
        .I4(x_V[1]),
        .O(ret_V_fu_36_p2__0_carry_i_4_n_0));
  LUT6 #(
    .INIT(64'h8777788878887888)) 
    ret_V_fu_36_p2__0_carry_i_5
       (.I0(ref_i_V[0]),
        .I1(x_V[2]),
        .I2(ref_i_V[1]),
        .I3(x_V[1]),
        .I4(ref_i_V[2]),
        .I5(x_V[0]),
        .O(ret_V_fu_36_p2__0_carry_i_5_n_0));
  LUT4 #(
    .INIT(16'h7888)) 
    ret_V_fu_36_p2__0_carry_i_6
       (.I0(ref_i_V[1]),
        .I1(x_V[0]),
        .I2(x_V[1]),
        .I3(ref_i_V[0]),
        .O(ret_V_fu_36_p2__0_carry_i_6_n_0));
  LUT2 #(
    .INIT(4'h8)) 
    ret_V_fu_36_p2__0_carry_i_7
       (.I0(x_V[0]),
        .I1(ref_i_V[0]),
        .O(ret_V_fu_36_p2__0_carry_i_7_n_0));
  CARRY4 ret_V_fu_36_p2__30_carry
       (.CI(1'b0),
        .CO({ret_V_fu_36_p2__30_carry_n_0,ret_V_fu_36_p2__30_carry_n_1,ret_V_fu_36_p2__30_carry_n_2,ret_V_fu_36_p2__30_carry_n_3}),
        .CYINIT(1'b0),
        .DI({ret_V_fu_36_p2__30_carry_i_1_n_0,ret_V_fu_36_p2__30_carry_i_2_n_0,ret_V_fu_36_p2__30_carry_i_3_n_0,1'b0}),
        .O({ret_V_fu_36_p2__30_carry_n_4,ret_V_fu_36_p2__30_carry_n_5,ret_V_fu_36_p2__30_carry_n_6,ret_V_fu_36_p2__30_carry_n_7}),
        .S({ret_V_fu_36_p2__30_carry_i_4_n_0,ret_V_fu_36_p2__30_carry_i_5_n_0,ret_V_fu_36_p2__30_carry_i_6_n_0,ret_V_fu_36_p2__30_carry_i_7_n_0}));
  CARRY4 ret_V_fu_36_p2__30_carry__0
       (.CI(ret_V_fu_36_p2__30_carry_n_0),
        .CO({ret_V_fu_36_p2__30_carry__0_n_0,ret_V_fu_36_p2__30_carry__0_n_1,ret_V_fu_36_p2__30_carry__0_n_2,ret_V_fu_36_p2__30_carry__0_n_3}),
        .CYINIT(1'b0),
        .DI({ret_V_fu_36_p2__30_carry__0_i_1_n_0,ret_V_fu_36_p2__30_carry__0_i_2_n_0,ret_V_fu_36_p2__30_carry__0_i_3_n_0,ret_V_fu_36_p2__30_carry__0_i_4_n_0}),
        .O({ret_V_fu_36_p2__30_carry__0_n_4,ret_V_fu_36_p2__30_carry__0_n_5,ret_V_fu_36_p2__30_carry__0_n_6,ret_V_fu_36_p2__30_carry__0_n_7}),
        .S({ret_V_fu_36_p2__30_carry__0_i_5_n_0,ret_V_fu_36_p2__30_carry__0_i_6_n_0,ret_V_fu_36_p2__30_carry__0_i_7_n_0,ret_V_fu_36_p2__30_carry__0_i_8_n_0}));
  LUT6 #(
    .INIT(64'hF888800080008000)) 
    ret_V_fu_36_p2__30_carry__0_i_1
       (.I0(x_V[5]),
        .I1(ref_i_V[4]),
        .I2(x_V[4]),
        .I3(ref_i_V[5]),
        .I4(ref_i_V[6]),
        .I5(x_V[3]),
        .O(ret_V_fu_36_p2__30_carry__0_i_1_n_0));
  (* SOFT_HLUTNM = "soft_lutpair25" *) 
  LUT2 #(
    .INIT(4'h8)) 
    ret_V_fu_36_p2__30_carry__0_i_10
       (.I0(ref_i_V[6]),
        .I1(x_V[3]),
        .O(ret_V_fu_36_p2__30_carry__0_i_10_n_0));
  (* SOFT_HLUTNM = "soft_lutpair23" *) 
  LUT2 #(
    .INIT(4'h8)) 
    ret_V_fu_36_p2__30_carry__0_i_11
       (.I0(ref_i_V[5]),
        .I1(x_V[3]),
        .O(ret_V_fu_36_p2__30_carry__0_i_11_n_0));
  (* SOFT_HLUTNM = "soft_lutpair25" *) 
  LUT2 #(
    .INIT(4'h8)) 
    ret_V_fu_36_p2__30_carry__0_i_12
       (.I0(ref_i_V[4]),
        .I1(x_V[3]),
        .O(ret_V_fu_36_p2__30_carry__0_i_12_n_0));
  LUT6 #(
    .INIT(64'hF888800080008000)) 
    ret_V_fu_36_p2__30_carry__0_i_2
       (.I0(x_V[5]),
        .I1(ref_i_V[3]),
        .I2(x_V[4]),
        .I3(ref_i_V[4]),
        .I4(ref_i_V[5]),
        .I5(x_V[3]),
        .O(ret_V_fu_36_p2__30_carry__0_i_2_n_0));
  LUT6 #(
    .INIT(64'hF888800080008000)) 
    ret_V_fu_36_p2__30_carry__0_i_3
       (.I0(x_V[5]),
        .I1(ref_i_V[2]),
        .I2(x_V[4]),
        .I3(ref_i_V[3]),
        .I4(ref_i_V[4]),
        .I5(x_V[3]),
        .O(ret_V_fu_36_p2__30_carry__0_i_3_n_0));
  LUT6 #(
    .INIT(64'hF888800080008000)) 
    ret_V_fu_36_p2__30_carry__0_i_4
       (.I0(x_V[5]),
        .I1(ref_i_V[1]),
        .I2(x_V[4]),
        .I3(ref_i_V[2]),
        .I4(ref_i_V[3]),
        .I5(x_V[3]),
        .O(ret_V_fu_36_p2__30_carry__0_i_4_n_0));
  LUT6 #(
    .INIT(64'h9666699969996999)) 
    ret_V_fu_36_p2__30_carry__0_i_5
       (.I0(ret_V_fu_36_p2__30_carry__0_i_1_n_0),
        .I1(ret_V_fu_36_p2__30_carry__0_i_9_n_0),
        .I2(x_V[4]),
        .I3(ref_i_V[6]),
        .I4(ref_i_V[7]),
        .I5(x_V[3]),
        .O(ret_V_fu_36_p2__30_carry__0_i_5_n_0));
  LUT6 #(
    .INIT(64'h6A959595956A6A6A)) 
    ret_V_fu_36_p2__30_carry__0_i_6
       (.I0(ret_V_fu_36_p2__30_carry__0_i_2_n_0),
        .I1(ref_i_V[5]),
        .I2(x_V[4]),
        .I3(ref_i_V[4]),
        .I4(x_V[5]),
        .I5(ret_V_fu_36_p2__30_carry__0_i_10_n_0),
        .O(ret_V_fu_36_p2__30_carry__0_i_6_n_0));
  LUT6 #(
    .INIT(64'h6A959595956A6A6A)) 
    ret_V_fu_36_p2__30_carry__0_i_7
       (.I0(ret_V_fu_36_p2__30_carry__0_i_3_n_0),
        .I1(ref_i_V[4]),
        .I2(x_V[4]),
        .I3(ref_i_V[3]),
        .I4(x_V[5]),
        .I5(ret_V_fu_36_p2__30_carry__0_i_11_n_0),
        .O(ret_V_fu_36_p2__30_carry__0_i_7_n_0));
  LUT6 #(
    .INIT(64'h6A959595956A6A6A)) 
    ret_V_fu_36_p2__30_carry__0_i_8
       (.I0(ret_V_fu_36_p2__30_carry__0_i_4_n_0),
        .I1(ref_i_V[3]),
        .I2(x_V[4]),
        .I3(ref_i_V[2]),
        .I4(x_V[5]),
        .I5(ret_V_fu_36_p2__30_carry__0_i_12_n_0),
        .O(ret_V_fu_36_p2__30_carry__0_i_8_n_0));
  (* SOFT_HLUTNM = "soft_lutpair26" *) 
  LUT2 #(
    .INIT(4'h8)) 
    ret_V_fu_36_p2__30_carry__0_i_9
       (.I0(ref_i_V[5]),
        .I1(x_V[5]),
        .O(ret_V_fu_36_p2__30_carry__0_i_9_n_0));
  CARRY4 ret_V_fu_36_p2__30_carry__1
       (.CI(ret_V_fu_36_p2__30_carry__0_n_0),
        .CO({NLW_ret_V_fu_36_p2__30_carry__1_CO_UNCONNECTED[3],ret_V_fu_36_p2__30_carry__1_n_1,NLW_ret_V_fu_36_p2__30_carry__1_CO_UNCONNECTED[1],ret_V_fu_36_p2__30_carry__1_n_3}),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,ret_V_fu_36_p2__30_carry__1_i_1_n_0,ret_V_fu_36_p2__30_carry__1_i_2_n_0}),
        .O({NLW_ret_V_fu_36_p2__30_carry__1_O_UNCONNECTED[3:2],ret_V_fu_36_p2__30_carry__1_n_6,ret_V_fu_36_p2__30_carry__1_n_7}),
        .S({1'b0,1'b1,ret_V_fu_36_p2__30_carry__1_i_3_n_0,ret_V_fu_36_p2__30_carry__1_i_4_n_0}));
  LUT4 #(
    .INIT(16'h0888)) 
    ret_V_fu_36_p2__30_carry__1_i_1
       (.I0(x_V[5]),
        .I1(ref_i_V[6]),
        .I2(x_V[4]),
        .I3(ref_i_V[7]),
        .O(ret_V_fu_36_p2__30_carry__1_i_1_n_0));
  LUT6 #(
    .INIT(64'h8000F888F888F888)) 
    ret_V_fu_36_p2__30_carry__1_i_2
       (.I0(x_V[5]),
        .I1(ref_i_V[5]),
        .I2(x_V[4]),
        .I3(ref_i_V[6]),
        .I4(ref_i_V[7]),
        .I5(x_V[3]),
        .O(ret_V_fu_36_p2__30_carry__1_i_2_n_0));
  LUT4 #(
    .INIT(16'h4F3F)) 
    ret_V_fu_36_p2__30_carry__1_i_3
       (.I0(x_V[4]),
        .I1(ref_i_V[6]),
        .I2(x_V[5]),
        .I3(ref_i_V[7]),
        .O(ret_V_fu_36_p2__30_carry__1_i_3_n_0));
  LUT6 #(
    .INIT(64'h25404FBFF03FCF3F)) 
    ret_V_fu_36_p2__30_carry__1_i_4
       (.I0(x_V[3]),
        .I1(ref_i_V[5]),
        .I2(x_V[5]),
        .I3(ref_i_V[6]),
        .I4(x_V[4]),
        .I5(ref_i_V[7]),
        .O(ret_V_fu_36_p2__30_carry__1_i_4_n_0));
  LUT6 #(
    .INIT(64'h8777788878887888)) 
    ret_V_fu_36_p2__30_carry_i_1
       (.I0(x_V[3]),
        .I1(ref_i_V[3]),
        .I2(x_V[5]),
        .I3(ref_i_V[1]),
        .I4(x_V[4]),
        .I5(ref_i_V[2]),
        .O(ret_V_fu_36_p2__30_carry_i_1_n_0));
  LUT4 #(
    .INIT(16'h7888)) 
    ret_V_fu_36_p2__30_carry_i_2
       (.I0(x_V[4]),
        .I1(ref_i_V[1]),
        .I2(x_V[5]),
        .I3(ref_i_V[0]),
        .O(ret_V_fu_36_p2__30_carry_i_2_n_0));
  LUT2 #(
    .INIT(4'h8)) 
    ret_V_fu_36_p2__30_carry_i_3
       (.I0(ref_i_V[0]),
        .I1(x_V[4]),
        .O(ret_V_fu_36_p2__30_carry_i_3_n_0));
  LUT5 #(
    .INIT(32'h6AAAAAAA)) 
    ret_V_fu_36_p2__30_carry_i_4
       (.I0(ret_V_fu_36_p2__30_carry_i_1_n_0),
        .I1(ref_i_V[1]),
        .I2(x_V[5]),
        .I3(ref_i_V[0]),
        .I4(x_V[4]),
        .O(ret_V_fu_36_p2__30_carry_i_4_n_0));
  LUT6 #(
    .INIT(64'h8777788878887888)) 
    ret_V_fu_36_p2__30_carry_i_5
       (.I0(ref_i_V[0]),
        .I1(x_V[5]),
        .I2(ref_i_V[1]),
        .I3(x_V[4]),
        .I4(x_V[3]),
        .I5(ref_i_V[2]),
        .O(ret_V_fu_36_p2__30_carry_i_5_n_0));
  LUT4 #(
    .INIT(16'h7888)) 
    ret_V_fu_36_p2__30_carry_i_6
       (.I0(x_V[3]),
        .I1(ref_i_V[1]),
        .I2(x_V[4]),
        .I3(ref_i_V[0]),
        .O(ret_V_fu_36_p2__30_carry_i_6_n_0));
  LUT2 #(
    .INIT(4'h8)) 
    ret_V_fu_36_p2__30_carry_i_7
       (.I0(ref_i_V[0]),
        .I1(x_V[3]),
        .O(ret_V_fu_36_p2__30_carry_i_7_n_0));
  CARRY4 ret_V_fu_36_p2__59_carry
       (.CI(1'b0),
        .CO({ret_V_fu_36_p2__59_carry_n_0,ret_V_fu_36_p2__59_carry_n_1,ret_V_fu_36_p2__59_carry_n_2,ret_V_fu_36_p2__59_carry_n_3}),
        .CYINIT(1'b0),
        .DI({ret_V_fu_36_p2__59_carry_i_1_n_0,ret_V_fu_36_p2__59_carry_i_2_n_0,ret_V_fu_36_p2__59_carry_i_3_n_0,1'b0}),
        .O({ret_V_fu_36_p2__59_carry_n_4,ret_V_fu_36_p2__59_carry_n_5,ret_V_fu_36_p2__59_carry_n_6,ret_V_fu_36_p2__59_carry_n_7}),
        .S({ret_V_fu_36_p2__59_carry_i_4_n_0,ret_V_fu_36_p2__59_carry_i_5_n_0,ret_V_fu_36_p2__59_carry_i_6_n_0,ret_V_fu_36_p2__59_carry_i_7_n_0}));
  CARRY4 ret_V_fu_36_p2__59_carry__0
       (.CI(ret_V_fu_36_p2__59_carry_n_0),
        .CO({ret_V_fu_36_p2__59_carry__0_n_0,ret_V_fu_36_p2__59_carry__0_n_1,ret_V_fu_36_p2__59_carry__0_n_2,ret_V_fu_36_p2__59_carry__0_n_3}),
        .CYINIT(1'b0),
        .DI({ret_V_fu_36_p2__59_carry__0_i_1_n_0,ret_V_fu_36_p2__59_carry__0_i_2_n_0,ret_V_fu_36_p2__59_carry__0_i_3_n_0,ret_V_fu_36_p2__59_carry__0_i_4_n_0}),
        .O({ret_V_fu_36_p2__59_carry__0_n_4,ret_V_fu_36_p2__59_carry__0_n_5,ret_V_fu_36_p2__59_carry__0_n_6,ret_V_fu_36_p2__59_carry__0_n_7}),
        .S({ret_V_fu_36_p2__59_carry__0_i_5_n_0,ret_V_fu_36_p2__59_carry__0_i_6_n_0,ret_V_fu_36_p2__59_carry__0_i_7_n_0,ret_V_fu_36_p2__59_carry__0_i_8_n_0}));
  LUT4 #(
    .INIT(16'h7000)) 
    ret_V_fu_36_p2__59_carry__0_i_1
       (.I0(x_V[7]),
        .I1(ref_i_V[5]),
        .I2(x_V[6]),
        .I3(ref_i_V[6]),
        .O(ret_V_fu_36_p2__59_carry__0_i_1_n_0));
  LUT4 #(
    .INIT(16'h7000)) 
    ret_V_fu_36_p2__59_carry__0_i_2
       (.I0(x_V[7]),
        .I1(ref_i_V[4]),
        .I2(x_V[6]),
        .I3(ref_i_V[5]),
        .O(ret_V_fu_36_p2__59_carry__0_i_2_n_0));
  LUT4 #(
    .INIT(16'h7000)) 
    ret_V_fu_36_p2__59_carry__0_i_3
       (.I0(x_V[7]),
        .I1(ref_i_V[3]),
        .I2(x_V[6]),
        .I3(ref_i_V[4]),
        .O(ret_V_fu_36_p2__59_carry__0_i_3_n_0));
  LUT4 #(
    .INIT(16'h7000)) 
    ret_V_fu_36_p2__59_carry__0_i_4
       (.I0(x_V[7]),
        .I1(ref_i_V[2]),
        .I2(x_V[6]),
        .I3(ref_i_V[3]),
        .O(ret_V_fu_36_p2__59_carry__0_i_4_n_0));
  LUT5 #(
    .INIT(32'h6FC030C0)) 
    ret_V_fu_36_p2__59_carry__0_i_5
       (.I0(ref_i_V[5]),
        .I1(ref_i_V[7]),
        .I2(x_V[6]),
        .I3(ref_i_V[6]),
        .I4(x_V[7]),
        .O(ret_V_fu_36_p2__59_carry__0_i_5_n_0));
  LUT5 #(
    .INIT(32'h903FCF3F)) 
    ret_V_fu_36_p2__59_carry__0_i_6
       (.I0(ref_i_V[4]),
        .I1(ref_i_V[6]),
        .I2(x_V[6]),
        .I3(ref_i_V[5]),
        .I4(x_V[7]),
        .O(ret_V_fu_36_p2__59_carry__0_i_6_n_0));
  LUT5 #(
    .INIT(32'h903FCF3F)) 
    ret_V_fu_36_p2__59_carry__0_i_7
       (.I0(ref_i_V[3]),
        .I1(ref_i_V[5]),
        .I2(x_V[6]),
        .I3(ref_i_V[4]),
        .I4(x_V[7]),
        .O(ret_V_fu_36_p2__59_carry__0_i_7_n_0));
  LUT5 #(
    .INIT(32'h903FCF3F)) 
    ret_V_fu_36_p2__59_carry__0_i_8
       (.I0(ref_i_V[2]),
        .I1(ref_i_V[4]),
        .I2(x_V[6]),
        .I3(ref_i_V[3]),
        .I4(x_V[7]),
        .O(ret_V_fu_36_p2__59_carry__0_i_8_n_0));
  CARRY4 ret_V_fu_36_p2__59_carry__1
       (.CI(ret_V_fu_36_p2__59_carry__0_n_0),
        .CO({NLW_ret_V_fu_36_p2__59_carry__1_CO_UNCONNECTED[3:1],ret_V_fu_36_p2__59_carry__1_n_3}),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,ret_V_fu_36_p2__59_carry__1_i_1_n_0}),
        .O({NLW_ret_V_fu_36_p2__59_carry__1_O_UNCONNECTED[3:2],ret_V_fu_36_p2__59_carry__1_n_6,ret_V_fu_36_p2__59_carry__1_n_7}),
        .S({1'b0,1'b0,1'b1,ret_V_fu_36_p2__59_carry__1_i_2_n_0}));
  LUT4 #(
    .INIT(16'h0777)) 
    ret_V_fu_36_p2__59_carry__1_i_1
       (.I0(x_V[7]),
        .I1(ref_i_V[6]),
        .I2(x_V[6]),
        .I3(ref_i_V[7]),
        .O(ret_V_fu_36_p2__59_carry__1_i_1_n_0));
  LUT4 #(
    .INIT(16'hE53F)) 
    ret_V_fu_36_p2__59_carry__1_i_2
       (.I0(x_V[6]),
        .I1(ref_i_V[6]),
        .I2(x_V[7]),
        .I3(ref_i_V[7]),
        .O(ret_V_fu_36_p2__59_carry__1_i_2_n_0));
  LUT2 #(
    .INIT(4'h7)) 
    ret_V_fu_36_p2__59_carry_i_1
       (.I0(x_V[7]),
        .I1(ref_i_V[1]),
        .O(ret_V_fu_36_p2__59_carry_i_1_n_0));
  LUT2 #(
    .INIT(4'h8)) 
    ret_V_fu_36_p2__59_carry_i_2
       (.I0(ref_i_V[1]),
        .I1(x_V[7]),
        .O(ret_V_fu_36_p2__59_carry_i_2_n_0));
  LUT2 #(
    .INIT(4'h7)) 
    ret_V_fu_36_p2__59_carry_i_3
       (.I0(ref_i_V[0]),
        .I1(x_V[7]),
        .O(ret_V_fu_36_p2__59_carry_i_3_n_0));
  LUT5 #(
    .INIT(32'h956AC0C0)) 
    ret_V_fu_36_p2__59_carry_i_4
       (.I0(ref_i_V[1]),
        .I1(ref_i_V[3]),
        .I2(x_V[6]),
        .I3(ref_i_V[2]),
        .I4(x_V[7]),
        .O(ret_V_fu_36_p2__59_carry_i_4_n_0));
  LUT4 #(
    .INIT(16'h7888)) 
    ret_V_fu_36_p2__59_carry_i_5
       (.I0(x_V[7]),
        .I1(ref_i_V[1]),
        .I2(x_V[6]),
        .I3(ref_i_V[2]),
        .O(ret_V_fu_36_p2__59_carry_i_5_n_0));
  LUT4 #(
    .INIT(16'h8777)) 
    ret_V_fu_36_p2__59_carry_i_6
       (.I0(x_V[7]),
        .I1(ref_i_V[0]),
        .I2(x_V[6]),
        .I3(ref_i_V[1]),
        .O(ret_V_fu_36_p2__59_carry_i_6_n_0));
  LUT2 #(
    .INIT(4'h8)) 
    ret_V_fu_36_p2__59_carry_i_7
       (.I0(ref_i_V[0]),
        .I1(x_V[6]),
        .O(ret_V_fu_36_p2__59_carry_i_7_n_0));
  CARRY4 ret_V_fu_36_p2__86_carry
       (.CI(1'b0),
        .CO({ret_V_fu_36_p2__86_carry_n_0,ret_V_fu_36_p2__86_carry_n_1,ret_V_fu_36_p2__86_carry_n_2,ret_V_fu_36_p2__86_carry_n_3}),
        .CYINIT(1'b0),
        .DI({ret_V_fu_36_p2__86_carry_i_1_n_0,ret_V_fu_36_p2__86_carry_i_2_n_0,ret_V_fu_36_p2__86_carry_i_3_n_0,1'b0}),
        .O(ret_V_fu_36_p2[6:3]),
        .S({ret_V_fu_36_p2__86_carry_i_4_n_0,ret_V_fu_36_p2__86_carry_i_5_n_0,ret_V_fu_36_p2__86_carry_i_6_n_0,ret_V_fu_36_p2__86_carry_i_7_n_0}));
  CARRY4 ret_V_fu_36_p2__86_carry__0
       (.CI(ret_V_fu_36_p2__86_carry_n_0),
        .CO({ret_V_fu_36_p2__86_carry__0_n_0,ret_V_fu_36_p2__86_carry__0_n_1,ret_V_fu_36_p2__86_carry__0_n_2,ret_V_fu_36_p2__86_carry__0_n_3}),
        .CYINIT(1'b0),
        .DI({ret_V_fu_36_p2__86_carry__0_i_1_n_0,ret_V_fu_36_p2__86_carry__0_i_2_n_0,ret_V_fu_36_p2__86_carry__0_i_3_n_0,ret_V_fu_36_p2__86_carry__0_i_4_n_0}),
        .O(ret_V_fu_36_p2[10:7]),
        .S({ret_V_fu_36_p2__86_carry__0_i_5_n_0,ret_V_fu_36_p2__86_carry__0_i_6_n_0,ret_V_fu_36_p2__86_carry__0_i_7_n_0,ret_V_fu_36_p2__86_carry__0_i_8_n_0}));
  (* HLUTNM = "lutpair278" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    ret_V_fu_36_p2__86_carry__0_i_1
       (.I0(ret_V_fu_36_p2__59_carry_n_4),
        .I1(ret_V_fu_36_p2__0_carry__1_n_6),
        .I2(ret_V_fu_36_p2__30_carry__0_n_5),
        .O(ret_V_fu_36_p2__86_carry__0_i_1_n_0));
  (* HLUTNM = "lutpair277" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    ret_V_fu_36_p2__86_carry__0_i_2
       (.I0(ret_V_fu_36_p2__59_carry_n_5),
        .I1(ret_V_fu_36_p2__0_carry__1_n_7),
        .I2(ret_V_fu_36_p2__30_carry__0_n_6),
        .O(ret_V_fu_36_p2__86_carry__0_i_2_n_0));
  (* HLUTNM = "lutpair276" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    ret_V_fu_36_p2__86_carry__0_i_3
       (.I0(ret_V_fu_36_p2__59_carry_n_6),
        .I1(ret_V_fu_36_p2__0_carry__0_n_4),
        .I2(ret_V_fu_36_p2__30_carry__0_n_7),
        .O(ret_V_fu_36_p2__86_carry__0_i_3_n_0));
  (* HLUTNM = "lutpair275" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    ret_V_fu_36_p2__86_carry__0_i_4
       (.I0(ret_V_fu_36_p2__59_carry_n_7),
        .I1(ret_V_fu_36_p2__0_carry__0_n_5),
        .I2(ret_V_fu_36_p2__30_carry_n_4),
        .O(ret_V_fu_36_p2__86_carry__0_i_4_n_0));
  LUT4 #(
    .INIT(16'h6996)) 
    ret_V_fu_36_p2__86_carry__0_i_5
       (.I0(ret_V_fu_36_p2__86_carry__0_i_1_n_0),
        .I1(ret_V_fu_36_p2__59_carry__0_n_7),
        .I2(ret_V_fu_36_p2__0_carry__1_n_1),
        .I3(ret_V_fu_36_p2__30_carry__0_n_4),
        .O(ret_V_fu_36_p2__86_carry__0_i_5_n_0));
  (* HLUTNM = "lutpair278" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    ret_V_fu_36_p2__86_carry__0_i_6
       (.I0(ret_V_fu_36_p2__59_carry_n_4),
        .I1(ret_V_fu_36_p2__0_carry__1_n_6),
        .I2(ret_V_fu_36_p2__30_carry__0_n_5),
        .I3(ret_V_fu_36_p2__86_carry__0_i_2_n_0),
        .O(ret_V_fu_36_p2__86_carry__0_i_6_n_0));
  (* HLUTNM = "lutpair277" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    ret_V_fu_36_p2__86_carry__0_i_7
       (.I0(ret_V_fu_36_p2__59_carry_n_5),
        .I1(ret_V_fu_36_p2__0_carry__1_n_7),
        .I2(ret_V_fu_36_p2__30_carry__0_n_6),
        .I3(ret_V_fu_36_p2__86_carry__0_i_3_n_0),
        .O(ret_V_fu_36_p2__86_carry__0_i_7_n_0));
  (* HLUTNM = "lutpair276" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    ret_V_fu_36_p2__86_carry__0_i_8
       (.I0(ret_V_fu_36_p2__59_carry_n_6),
        .I1(ret_V_fu_36_p2__0_carry__0_n_4),
        .I2(ret_V_fu_36_p2__30_carry__0_n_7),
        .I3(ret_V_fu_36_p2__86_carry__0_i_4_n_0),
        .O(ret_V_fu_36_p2__86_carry__0_i_8_n_0));
  CARRY4 ret_V_fu_36_p2__86_carry__1
       (.CI(ret_V_fu_36_p2__86_carry__0_n_0),
        .CO({ret_V_fu_36_p2__86_carry__1_n_0,ret_V_fu_36_p2__86_carry__1_n_1,ret_V_fu_36_p2__86_carry__1_n_2,ret_V_fu_36_p2__86_carry__1_n_3}),
        .CYINIT(1'b0),
        .DI({ret_V_fu_36_p2__59_carry__1_n_7,ret_V_fu_36_p2__86_carry__1_i_1_n_0,ret_V_fu_36_p2__86_carry__1_i_2_n_0,ret_V_fu_36_p2__86_carry__1_i_3_n_0}),
        .O(ret_V_fu_36_p2[14:11]),
        .S({ret_V_fu_36_p2__86_carry__1_i_4_n_0,ret_V_fu_36_p2__86_carry__1_i_5_n_0,ret_V_fu_36_p2__86_carry__1_i_6_n_0,ret_V_fu_36_p2__86_carry__1_i_7_n_0}));
  LUT2 #(
    .INIT(4'h8)) 
    ret_V_fu_36_p2__86_carry__1_i_1
       (.I0(ret_V_fu_36_p2__59_carry__0_n_5),
        .I1(ret_V_fu_36_p2__30_carry__1_n_6),
        .O(ret_V_fu_36_p2__86_carry__1_i_1_n_0));
  LUT2 #(
    .INIT(4'h8)) 
    ret_V_fu_36_p2__86_carry__1_i_2
       (.I0(ret_V_fu_36_p2__59_carry__0_n_6),
        .I1(ret_V_fu_36_p2__30_carry__1_n_7),
        .O(ret_V_fu_36_p2__86_carry__1_i_2_n_0));
  LUT3 #(
    .INIT(8'hE8)) 
    ret_V_fu_36_p2__86_carry__1_i_3
       (.I0(ret_V_fu_36_p2__59_carry__0_n_7),
        .I1(ret_V_fu_36_p2__0_carry__1_n_1),
        .I2(ret_V_fu_36_p2__30_carry__0_n_4),
        .O(ret_V_fu_36_p2__86_carry__1_i_3_n_0));
  LUT3 #(
    .INIT(8'h78)) 
    ret_V_fu_36_p2__86_carry__1_i_4
       (.I0(ret_V_fu_36_p2__30_carry__1_n_1),
        .I1(ret_V_fu_36_p2__59_carry__0_n_4),
        .I2(ret_V_fu_36_p2__59_carry__1_n_7),
        .O(ret_V_fu_36_p2__86_carry__1_i_4_n_0));
  LUT4 #(
    .INIT(16'h8778)) 
    ret_V_fu_36_p2__86_carry__1_i_5
       (.I0(ret_V_fu_36_p2__30_carry__1_n_6),
        .I1(ret_V_fu_36_p2__59_carry__0_n_5),
        .I2(ret_V_fu_36_p2__30_carry__1_n_1),
        .I3(ret_V_fu_36_p2__59_carry__0_n_4),
        .O(ret_V_fu_36_p2__86_carry__1_i_5_n_0));
  LUT4 #(
    .INIT(16'h8778)) 
    ret_V_fu_36_p2__86_carry__1_i_6
       (.I0(ret_V_fu_36_p2__30_carry__1_n_7),
        .I1(ret_V_fu_36_p2__59_carry__0_n_6),
        .I2(ret_V_fu_36_p2__30_carry__1_n_6),
        .I3(ret_V_fu_36_p2__59_carry__0_n_5),
        .O(ret_V_fu_36_p2__86_carry__1_i_6_n_0));
  LUT5 #(
    .INIT(32'hE81717E8)) 
    ret_V_fu_36_p2__86_carry__1_i_7
       (.I0(ret_V_fu_36_p2__30_carry__0_n_4),
        .I1(ret_V_fu_36_p2__0_carry__1_n_1),
        .I2(ret_V_fu_36_p2__59_carry__0_n_7),
        .I3(ret_V_fu_36_p2__30_carry__1_n_7),
        .I4(ret_V_fu_36_p2__59_carry__0_n_6),
        .O(ret_V_fu_36_p2__86_carry__1_i_7_n_0));
  CARRY4 ret_V_fu_36_p2__86_carry__2
       (.CI(ret_V_fu_36_p2__86_carry__1_n_0),
        .CO(NLW_ret_V_fu_36_p2__86_carry__2_CO_UNCONNECTED[3:0]),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O({NLW_ret_V_fu_36_p2__86_carry__2_O_UNCONNECTED[3:1],ret_V_fu_36_p2[15]}),
        .S({1'b0,1'b0,1'b0,ret_V_fu_36_p2__59_carry__1_n_6}));
  (* HLUTNM = "lutpair274" *) 
  LUT2 #(
    .INIT(4'h8)) 
    ret_V_fu_36_p2__86_carry_i_1
       (.I0(ret_V_fu_36_p2__30_carry_n_5),
        .I1(ret_V_fu_36_p2__0_carry__0_n_6),
        .O(ret_V_fu_36_p2__86_carry_i_1_n_0));
  LUT2 #(
    .INIT(4'h8)) 
    ret_V_fu_36_p2__86_carry_i_2
       (.I0(ret_V_fu_36_p2__30_carry_n_6),
        .I1(ret_V_fu_36_p2__0_carry__0_n_7),
        .O(ret_V_fu_36_p2__86_carry_i_2_n_0));
  LUT2 #(
    .INIT(4'h8)) 
    ret_V_fu_36_p2__86_carry_i_3
       (.I0(ret_V_fu_36_p2__0_carry_n_4),
        .I1(ret_V_fu_36_p2__30_carry_n_7),
        .O(ret_V_fu_36_p2__86_carry_i_3_n_0));
  (* HLUTNM = "lutpair275" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    ret_V_fu_36_p2__86_carry_i_4
       (.I0(ret_V_fu_36_p2__59_carry_n_7),
        .I1(ret_V_fu_36_p2__0_carry__0_n_5),
        .I2(ret_V_fu_36_p2__30_carry_n_4),
        .I3(ret_V_fu_36_p2__86_carry_i_1_n_0),
        .O(ret_V_fu_36_p2__86_carry_i_4_n_0));
  (* HLUTNM = "lutpair274" *) 
  LUT4 #(
    .INIT(16'h9666)) 
    ret_V_fu_36_p2__86_carry_i_5
       (.I0(ret_V_fu_36_p2__30_carry_n_5),
        .I1(ret_V_fu_36_p2__0_carry__0_n_6),
        .I2(ret_V_fu_36_p2__0_carry__0_n_7),
        .I3(ret_V_fu_36_p2__30_carry_n_6),
        .O(ret_V_fu_36_p2__86_carry_i_5_n_0));
  LUT4 #(
    .INIT(16'h8778)) 
    ret_V_fu_36_p2__86_carry_i_6
       (.I0(ret_V_fu_36_p2__30_carry_n_7),
        .I1(ret_V_fu_36_p2__0_carry_n_4),
        .I2(ret_V_fu_36_p2__0_carry__0_n_7),
        .I3(ret_V_fu_36_p2__30_carry_n_6),
        .O(ret_V_fu_36_p2__86_carry_i_6_n_0));
  LUT2 #(
    .INIT(4'h6)) 
    ret_V_fu_36_p2__86_carry_i_7
       (.I0(ret_V_fu_36_p2__0_carry_n_4),
        .I1(ret_V_fu_36_p2__30_carry_n_7),
        .O(ret_V_fu_36_p2__86_carry_i_7_n_0));
endmodule
`ifndef GLBL
`define GLBL
`timescale  1 ps / 1 ps

module glbl ();

    parameter ROC_WIDTH = 100000;
    parameter TOC_WIDTH = 0;

//--------   STARTUP Globals --------------
    wire GSR;
    wire GTS;
    wire GWE;
    wire PRLD;
    tri1 p_up_tmp;
    tri (weak1, strong0) PLL_LOCKG = p_up_tmp;

    wire PROGB_GLBL;
    wire CCLKO_GLBL;
    wire FCSBO_GLBL;
    wire [3:0] DO_GLBL;
    wire [3:0] DI_GLBL;
   
    reg GSR_int;
    reg GTS_int;
    reg PRLD_int;

//--------   JTAG Globals --------------
    wire JTAG_TDO_GLBL;
    wire JTAG_TCK_GLBL;
    wire JTAG_TDI_GLBL;
    wire JTAG_TMS_GLBL;
    wire JTAG_TRST_GLBL;

    reg JTAG_CAPTURE_GLBL;
    reg JTAG_RESET_GLBL;
    reg JTAG_SHIFT_GLBL;
    reg JTAG_UPDATE_GLBL;
    reg JTAG_RUNTEST_GLBL;

    reg JTAG_SEL1_GLBL = 0;
    reg JTAG_SEL2_GLBL = 0 ;
    reg JTAG_SEL3_GLBL = 0;
    reg JTAG_SEL4_GLBL = 0;

    reg JTAG_USER_TDO1_GLBL = 1'bz;
    reg JTAG_USER_TDO2_GLBL = 1'bz;
    reg JTAG_USER_TDO3_GLBL = 1'bz;
    reg JTAG_USER_TDO4_GLBL = 1'bz;

    assign (strong1, weak0) GSR = GSR_int;
    assign (strong1, weak0) GTS = GTS_int;
    assign (weak1, weak0) PRLD = PRLD_int;

    initial begin
	GSR_int = 1'b1;
	PRLD_int = 1'b1;
	#(ROC_WIDTH)
	GSR_int = 1'b0;
	PRLD_int = 1'b0;
    end

    initial begin
	GTS_int = 1'b1;
	#(TOC_WIDTH)
	GTS_int = 1'b0;
    end

endmodule
`endif
