# Verification - Reading Simulations -> Build a circuit from a simulation waveform

## 总结
这部分内容就是看时序图写出对应的verilog代码。  
建议根据时序图画出对应的卡诺图。  
