Classic Timing Analyzer report for eMUX32
Thu Nov 27 09:48:01 2014
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Parallel Compilation
  5. tpd
  6. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                         ;
+------------------------------+-------+---------------+-------------+----------+----------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time ; From     ; To       ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+-------------+----------+----------+------------+----------+--------------+
; Worst-case tpd               ; N/A   ; None          ; 11.610 ns   ; pIn0[10] ; pOut[10] ; --         ; --       ; 0            ;
; Total number of failed paths ;       ;               ;             ;          ;          ;            ;          ; 0            ;
+------------------------------+-------+---------------+-------------+----------+----------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP1S10F484C5       ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; Off                ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; Off                ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; Off                ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------+
; tpd                                                               ;
+-------+-------------------+-----------------+----------+----------+
; Slack ; Required P2P Time ; Actual P2P Time ; From     ; To       ;
+-------+-------------------+-----------------+----------+----------+
; N/A   ; None              ; 11.610 ns       ; pIn0[10] ; pOut[10] ;
; N/A   ; None              ; 11.408 ns       ; pIn0[16] ; pOut[16] ;
; N/A   ; None              ; 11.216 ns       ; pSelect  ; pOut[26] ;
; N/A   ; None              ; 11.131 ns       ; pIn1[11] ; pOut[11] ;
; N/A   ; None              ; 11.125 ns       ; pIn0[29] ; pOut[29] ;
; N/A   ; None              ; 10.996 ns       ; pIn0[11] ; pOut[11] ;
; N/A   ; None              ; 10.880 ns       ; pSelect  ; pOut[11] ;
; N/A   ; None              ; 10.834 ns       ; pSelect  ; pOut[31] ;
; N/A   ; None              ; 10.727 ns       ; pIn0[26] ; pOut[26] ;
; N/A   ; None              ; 10.701 ns       ; pIn1[10] ; pOut[10] ;
; N/A   ; None              ; 10.698 ns       ; pIn1[31] ; pOut[31] ;
; N/A   ; None              ; 10.683 ns       ; pIn0[17] ; pOut[17] ;
; N/A   ; None              ; 10.588 ns       ; pSelect  ; pOut[10] ;
; N/A   ; None              ; 10.571 ns       ; pSelect  ; pOut[21] ;
; N/A   ; None              ; 10.513 ns       ; pSelect  ; pOut[2]  ;
; N/A   ; None              ; 10.507 ns       ; pIn0[13] ; pOut[13] ;
; N/A   ; None              ; 10.502 ns       ; pSelect  ; pOut[29] ;
; N/A   ; None              ; 10.489 ns       ; pSelect  ; pOut[16] ;
; N/A   ; None              ; 10.478 ns       ; pIn0[14] ; pOut[14] ;
; N/A   ; None              ; 10.426 ns       ; pSelect  ; pOut[5]  ;
; N/A   ; None              ; 10.415 ns       ; pIn0[2]  ; pOut[2]  ;
; N/A   ; None              ; 10.413 ns       ; pSelect  ; pOut[13] ;
; N/A   ; None              ; 10.395 ns       ; pSelect  ; pOut[28] ;
; N/A   ; None              ; 10.391 ns       ; pIn1[2]  ; pOut[2]  ;
; N/A   ; None              ; 10.384 ns       ; pIn1[16] ; pOut[16] ;
; N/A   ; None              ; 10.372 ns       ; pIn1[26] ; pOut[26] ;
; N/A   ; None              ; 10.359 ns       ; pSelect  ; pOut[7]  ;
; N/A   ; None              ; 10.354 ns       ; pSelect  ; pOut[20] ;
; N/A   ; None              ; 10.339 ns       ; pIn1[29] ; pOut[29] ;
; N/A   ; None              ; 10.338 ns       ; pIn0[31] ; pOut[31] ;
; N/A   ; None              ; 10.316 ns       ; pIn1[5]  ; pOut[5]  ;
; N/A   ; None              ; 10.268 ns       ; pSelect  ; pOut[18] ;
; N/A   ; None              ; 10.208 ns       ; pSelect  ; pOut[9]  ;
; N/A   ; None              ; 10.197 ns       ; pIn1[7]  ; pOut[7]  ;
; N/A   ; None              ; 10.178 ns       ; pIn0[21] ; pOut[21] ;
; N/A   ; None              ; 10.159 ns       ; pSelect  ; pOut[6]  ;
; N/A   ; None              ; 10.158 ns       ; pIn1[1]  ; pOut[1]  ;
; N/A   ; None              ; 10.149 ns       ; pIn0[7]  ; pOut[7]  ;
; N/A   ; None              ; 10.140 ns       ; pSelect  ; pOut[4]  ;
; N/A   ; None              ; 10.093 ns       ; pSelect  ; pOut[3]  ;
; N/A   ; None              ; 10.084 ns       ; pIn0[5]  ; pOut[5]  ;
; N/A   ; None              ; 10.062 ns       ; pIn1[28] ; pOut[28] ;
; N/A   ; None              ; 10.005 ns       ; pIn1[23] ; pOut[23] ;
; N/A   ; None              ; 9.977 ns        ; pIn1[13] ; pOut[13] ;
; N/A   ; None              ; 9.968 ns        ; pIn0[1]  ; pOut[1]  ;
; N/A   ; None              ; 9.945 ns        ; pIn0[15] ; pOut[15] ;
; N/A   ; None              ; 9.937 ns        ; pSelect  ; pOut[1]  ;
; N/A   ; None              ; 9.925 ns        ; pIn1[18] ; pOut[18] ;
; N/A   ; None              ; 9.899 ns        ; pSelect  ; pOut[8]  ;
; N/A   ; None              ; 9.877 ns        ; pIn0[8]  ; pOut[8]  ;
; N/A   ; None              ; 9.861 ns        ; pIn0[28] ; pOut[28] ;
; N/A   ; None              ; 9.846 ns        ; pSelect  ; pOut[22] ;
; N/A   ; None              ; 9.809 ns        ; pSelect  ; pOut[27] ;
; N/A   ; None              ; 9.801 ns        ; pIn0[20] ; pOut[20] ;
; N/A   ; None              ; 9.798 ns        ; pIn0[18] ; pOut[18] ;
; N/A   ; None              ; 9.717 ns        ; pIn1[14] ; pOut[14] ;
; N/A   ; None              ; 9.708 ns        ; pIn1[22] ; pOut[22] ;
; N/A   ; None              ; 9.694 ns        ; pIn0[4]  ; pOut[4]  ;
; N/A   ; None              ; 9.685 ns        ; pIn1[6]  ; pOut[6]  ;
; N/A   ; None              ; 9.675 ns        ; pIn1[21] ; pOut[21] ;
; N/A   ; None              ; 9.614 ns        ; pSelect  ; pOut[25] ;
; N/A   ; None              ; 9.598 ns        ; pSelect  ; pOut[24] ;
; N/A   ; None              ; 9.565 ns        ; pIn0[9]  ; pOut[9]  ;
; N/A   ; None              ; 9.513 ns        ; pSelect  ; pOut[23] ;
; N/A   ; None              ; 9.496 ns        ; pSelect  ; pOut[19] ;
; N/A   ; None              ; 9.495 ns        ; pIn1[9]  ; pOut[9]  ;
; N/A   ; None              ; 9.487 ns        ; pIn1[30] ; pOut[30] ;
; N/A   ; None              ; 9.470 ns        ; pIn0[24] ; pOut[24] ;
; N/A   ; None              ; 9.461 ns        ; pIn1[15] ; pOut[15] ;
; N/A   ; None              ; 9.413 ns        ; pIn0[19] ; pOut[19] ;
; N/A   ; None              ; 9.411 ns        ; pIn0[12] ; pOut[12] ;
; N/A   ; None              ; 9.389 ns        ; pIn1[19] ; pOut[19] ;
; N/A   ; None              ; 9.388 ns        ; pIn0[0]  ; pOut[0]  ;
; N/A   ; None              ; 9.381 ns        ; pIn0[6]  ; pOut[6]  ;
; N/A   ; None              ; 9.363 ns        ; pSelect  ; pOut[0]  ;
; N/A   ; None              ; 9.354 ns        ; pIn0[27] ; pOut[27] ;
; N/A   ; None              ; 9.336 ns        ; pSelect  ; pOut[14] ;
; N/A   ; None              ; 9.319 ns        ; pIn1[8]  ; pOut[8]  ;
; N/A   ; None              ; 9.310 ns        ; pSelect  ; pOut[12] ;
; N/A   ; None              ; 9.309 ns        ; pSelect  ; pOut[30] ;
; N/A   ; None              ; 9.304 ns        ; pIn1[20] ; pOut[20] ;
; N/A   ; None              ; 9.304 ns        ; pIn1[4]  ; pOut[4]  ;
; N/A   ; None              ; 9.248 ns        ; pIn0[30] ; pOut[30] ;
; N/A   ; None              ; 9.248 ns        ; pIn1[3]  ; pOut[3]  ;
; N/A   ; None              ; 9.205 ns        ; pIn0[3]  ; pOut[3]  ;
; N/A   ; None              ; 9.152 ns        ; pIn0[23] ; pOut[23] ;
; N/A   ; None              ; 9.134 ns        ; pSelect  ; pOut[17] ;
; N/A   ; None              ; 9.131 ns        ; pIn1[0]  ; pOut[0]  ;
; N/A   ; None              ; 9.095 ns        ; pIn1[17] ; pOut[17] ;
; N/A   ; None              ; 9.012 ns        ; pSelect  ; pOut[15] ;
; N/A   ; None              ; 8.993 ns        ; pIn0[25] ; pOut[25] ;
; N/A   ; None              ; 8.852 ns        ; pIn1[27] ; pOut[27] ;
; N/A   ; None              ; 8.797 ns        ; pIn0[22] ; pOut[22] ;
; N/A   ; None              ; 8.667 ns        ; pIn1[25] ; pOut[25] ;
; N/A   ; None              ; 8.634 ns        ; pIn1[24] ; pOut[24] ;
; N/A   ; None              ; 8.581 ns        ; pIn1[12] ; pOut[12] ;
+-------+-------------------+-----------------+----------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Thu Nov 27 09:48:01 2014
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off MUX32 -c eMUX32 --timing_analysis_only
Info: Longest tpd from source pin "pIn0[10]" to destination pin "pOut[10]" is 11.610 ns
    Info: 1: + IC(0.000 ns) + CELL(1.087 ns) = 1.087 ns; Loc. = PIN_Y8; Fanout = 1; PIN Node = 'pIn0[10]'
    Info: 2: + IC(5.139 ns) + CELL(0.183 ns) = 6.409 ns; Loc. = LC_X41_Y30_N9; Fanout = 1; COMB Node = 'pOut~10'
    Info: 3: + IC(2.797 ns) + CELL(2.404 ns) = 11.610 ns; Loc. = PIN_N7; Fanout = 0; PIN Node = 'pOut[10]'
    Info: Total cell delay = 3.674 ns ( 31.65 % )
    Info: Total interconnect delay = 7.936 ns ( 68.35 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 182 megabytes
    Info: Processing ended: Thu Nov 27 09:48:01 2014
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:01


