# 模块

## 顶层模块

### mips

- 构建整个 CPU，实现流水线
- 输出必要信息

## datapath

### IM

- 指令存储器

- 输入

  - `clk`
  - `reset`
  - `block` 阻塞信号
  - `[31:0] nPC`

- 输出

	- `[31:0] Instr`

	- `reg [31:0] PC`

- 地址范围 `0x3000~0x6FFF`

- 读入 `code.txt` 

- 同步复位

### PC_Calc

- 计算下一条指令地址
- 输入
	- `[31:0] PC`
	- `[25:0] instr_index`
	- `[15:0] offset`
	- `Beq`
	- `[31:0] RegData`
	- `[1:0] IMControl`
- 输出
	- `[31:0] nPC`

-  对应跳转

	| IMControl |    操作    |
	| :-------: | :--------: |
	|   IM_4    |    PC+4    |
	|   IM_j    | 跳转偏移量 |
	|   IM_jr   | 跳转寄存器 |
	|  IM_Beq   |    分支    |

### GRF

- 寄存器堆
- 输入
	- `clk`
	- `reset`
	- `[4:0] RA1`
	- `[4:0] RA2`
	- `RegWrite`
	- `[4:0] WA`
	- `[31:0] WD`
- 输出
	- `[31:0] RD1`
	- `[31:0] RD2`
- `$0` 寄存器永远为 0
- 同步复位
- 内部转发

### ALU

- 计算单元

- 输入

	- `[31:0] D1`
	- `[31:0] D2`
	- `[15:0] Imm`
	- `[5:0] ALUop`
	- `ALUSrc`
	- `Ext`

- 输出

	- `[31:0] out`

- 功能

	|  ALUop  |
	| :-----: |
	| ALU_add |
	| ALU_sub |
	| ALU_or  |
	| ALU_sll |
	| ALU_lui |

### DM

- 数据存储器
- 输入 
	- `clk`
	- `reset`
	- `MemWrite`
	- `[15:0] Addr`
	- `[31:0] WriteData`
- 输出
	- `[31:0] ReadData`

- 地址 `0x0000~0x2FFF`
- 同步复位

### Mux

- 多路选择器

## Controller

### Hazard_Controller

- 冒险控制器
- 输入

  - `clk`
  - `reset`

  - `[4:0] rs_Addr`
  - `[1:0] rs_T_use`
  - `[4:0] rt_Addr`
  - `[1:0] rt_T_use`
  - `[4:0] E_RegWA`
  - `[1:0] E_T_new`
  - `[4:0] M_RegWA`
  - `[1:0] M_T_new`
- 输出

  - `block`
  - `[1:0] D_D1_Sel`
  - `[1:0] D_D2_Sel`
  - `[1:0] E_D1_Sel`
  - `[1:0] E_D2_Sel`
- 

### Controller

- 集中式控制器

- 输入

	- `[31:0] instr`

- 输出

	- `[2:0] IMControl`

	  |                      instr / Class                      |    IMcontrol    |
	  | :-----------------------------------------------------: | :-------------: |
	  | Cal_rr, Cal_ri, Mv_fr, Mv_to, Load, Store, Mul_div, Lui |  IM_4 : 3'b000  |
	  |                         Jal, J                          |  IM_j : 3'b001  |
	  |                        Jalr, Jr                         | IM_jr : 3'b010  |
	  |                           beq                           | IM_beq : 3'b011 |
	  |                           bne                           | IM_bne : 3'b100 |
	  |                         default                         |     3'b000      |

	  

	- `[1:0] WA_Sel` 写入数据地址选择信号

	  |        Class        |      WA_sel       |
	  | :-----------------: | :---------------: |
	  | Cal_rr, Mv_fr, Jalr | WA_Sel_rd : 2'b00 |
	  |  Cal_ri, Load, Lui  | WA_Sel_rt : 2'b01 |
	  |         Jal         | WA_Sel_ra : 2'b10 |
	  |       default       |       2'b00       |

	- `[1:0] ALUData_Sel`

	  |          instr / Class           |       ALUData_Sel       |
	  | :------------------------------: | :---------------------: |
	  | Cal_rr, Cal_ri, Load, Store, Lui | ALUData_Sel_out : 2'b00 |
	  |            Jal, Jalr             | ALUData_Sel_pc : 2'b01  |
	  |               mflo               | ALUData_Sel_lo : 2'b10  |
	  |               mfhi               | ALUData_Sel_hi : 2'b11  |

	  

	- `ALUSrc`

	  |        Class        | ALUSrc |
	  | :-----------------: | :----: |
	  | Cal_ri, Load, Store |   1    |
	  |       default       |   0    |

	  

	- `Ext`

	  |   instr / Class   | Ext  |
	  | :---------------: | :--: |
	  | addi, Load, Store |  1   |
	  |      default      |  0   |
	
	  
	
	- `[5:0] ALUop` 
	
	  | instr / Class |  ALUop   |
	  | :-----------: | :------: |
	  |    Cal_rr     |  funct   |
	  |     addi      | ALU_addu |
	  |     andi      | ALU_and  |
	  |      ori      |  ALU_or  |
	  |  Load, Store  | ALU_addu |
	  |      Lui      | ALU_lui  |
	  |    default    |   6'b0   |
	
	  
	
	- `[2:0] BEop`
	
	  | instr |      BEop       |
	  | :---: | :-------------: |
	  |  lw   | BE_lw : 3'b000  |
	  |  lb   | BE_lb : 3'b001  |
	  |  lbu  | BE_lbu : 3'b010 |
	  |  lh   | BE_lh : 3'b011  |
	  |  lhu  | BE_lhu : 3'b100 |
	  |  sw   | BE_sw : 3'b101  |
	  |  sb   | BE_sb : 3'b110  |
	  |  sh   | BE_sh : 3'b111  |
	
	- `[2:0] MDop`
	
	  | instr |       MDop        |
	  | :---: | :---------------: |
	  | mfhi  | MD_mfhi : 3'b000  |
	  | mflo  | MD_mflo : 3'b001  |
	  | mthi  | MD_mthi : 3'b010  |
	  | mtlo  | MD_mtlo : 3'b011  |
	  | mult  | MD_mult : 3'b100  |
	  | multu | MD_multu : 3'b101 |
	  |  div  |  MD_div : 3'b110  |
	  | divu  | MD_divu : 3'b111  |
	
	- `[1:0] RegData_Sel`
	
	  |              Class               |       RegData_Sel       |
	  | :------------------------------: | :---------------------: |
	  | Cal_rr, Cal_ri, Mv_fr, Jal, Jalr | RegData_Sel_out : 2'b00 |
	  |               Load               | RegData_Sel_mem : 2'b01 |
	  |             default              |          2'b00          |
	
	- `RegWrite`
	
	  |                    Class                     | RegWrite |
	  | :------------------------------------------: | :------: |
	  | Cal_rr, Cal_ri , Mv_fr, Load, Lui, Jal, Jalr |    1     |
	  |                   default                    |    0     |
	  
	- `start`
	
	  |  Class  | start |
	  | :-----: | :---: |
	  | Mul_div |   1   |
	  | default |   0   |
	
	
	
	- `[4:0] rs_Addr`
	- `[4:0] rt_Addr`
	- `[2:0] T_new`
	
	
	|         Class         | T_new |
	| :-------------------: | :---: |
	| Cal_rr, Cal_ri, Mv_fr |   2   |
	|         Load          |   3   |
	|          Lui          |   1   |
	|       Jal, Jalr       |   1   |
	|        default        |   0   |
	
	- `[2:0] rs_T_use`
	
	
	|                    Class                    | rs_T_use |
	| :-----------------------------------------: | :------: |
	| Cal_rr, Cal_ri, Mv_to, Load, Store, Mul_div |    1     |
	|               Br_r2, Jr, Jalr               |    0     |
	|                   default                   |    5     |
	
	
	
	- `[2:0] rt_T_use`
	
	
	|      Class      | rt_T_use |
	| :-------------: | :------: |
	| Cal_rr, Mul_div |    1     |
	|      Br_r2      |    0     |
	|      Store      |    2     |
	|     default     |    5     |
	
	
	
	- `link`
	
	
	  |   Class   | link |
	  | :-------: | :--: |
	  | Jal, Jalr |  1   |
	  |  dafault  |  0   |
	
	
	
	- `LUI`
	
	
	|  Class  | LUI  |
	| :-----: | :--: |
	|   Lui   |  1   |
	| default |  0   |
	
	- `MD_` 乘除法模块存取值信号
	
		|    Class     | MD_  |
		| :----------: | :--: |
		| Mv_fr, Mv_to |  1   |
		|   default    |  0   |
	
		

# 思考题

1.  >为什么需要有单独的乘除法部件而不是整合进 ALU？为何需要有独立的 HI、LO 寄存器？

	乘除法所需时间不同，都大于一个周期，整合进 ALU 会大大增加单个周期时间
	
1.  > 真实的流水线 CPU 是如何使用实现乘除法的？请查阅相关资料进行简单说明。

	乘法：将输入数据分块，从低位到高位依次做乘法，用多个时钟周期完成计算
	
	除法：模拟竖式除法
	

3. >请结合自己的实现分析，你是如何处理 Busy 信号带来的周期阻塞的？

	当指令为 Mv_fr, Mv_to 且 乘除法模块输出 busy 时阻塞信号

4. > 请问采用字节使能信号的方式处理写指令有什么好处？（提示：从清晰性、统一性等角度考虑）

	控制写入数据和读出数据的正确性，避免不必要的错误，

5. > 请思考，我们在按字节读和按字节写时，实际从 DM 获得的数据和向 DM 写入的数据是否是一字节？在什么情况下我们按字节读和按字节写的效率会高于按字读和按字写呢？

	获得和写入的都为一个字的数据；连续读写相邻内存时？

6. > 为了对抗复杂性你采取了哪些抽象和规范手段？这些手段在译码和处理数据冲突的时候有什么样的特点与帮助？

	给指令分类，每个周期产生的信号加上对应前缀，选择信号有对应后缀，简化译码时需要一条条更改信号的麻烦，同类型的指令有相同的 AT 译码格式

7. > 在本实验中你遇到了哪些不同指令类型组合产生的冲突？你又是如何解决的？相应的测试样例是什么样的？

	```python
	'cal_rr <~~ cal_rr'
	'cal_rr <~~ cal_ri'
	'cal_rr <~~ mv_fr'
	'cal_rr <~~ load'
	'cal_rr <~~ lui'
	'cal_rr <~~ jal'
	'cal_ri <~~ cal_rr'
	'cal_ri <~~ cal_ri'
	'cal_ri <~~ mv_fr'
	'cal_ri <~~ load'
	'cal_ri <~~ lui'
	'cal_ri <~~ jal'
	'br_r2 <~~ cal_rr'
	'br_r2 <~~ cal_ri'
	'br_r2 <~~ mv_fr'
	'br_r2 <~~ load'
	'br_r2 <~~ lui'
	'br_r2 <~~ jal'
	'mv_to <~~ cal_rr'
	'mv_to <~~ cal_ri'
	'mv_to <~~ mv_fr'
	'mv_to <~~ load'
	'mv_to <~~ lui'
	'mv_to <~~ jal'
	'load <~~ cal_rr'
	'load <~~ cal_ri'
	'load <~~ mv_fr'
	'load <~~ load'
	'load <~~ lui'
	'load <~~ jal'
	'store <~~ cal_rr'
	'store <~~ cal_ri'
	'store <~~ mv_fr'
	'store <~~ load'
	'store <~~ lui'
	'store <~~ jal'
	'mul_div <~~ cal_rr'
	'mul_div <~~ cal_ri'
	'mul_div <~~ mv_fr'
	'mul_div <~~ load'
	'mul_div <~~ lui'
	'mul_div <~~ jal'
	'jr <~~ cal_rr'
	'jr <~~ cal_ri'
	'jr <~~ mv_fr'
	'jr <~~ load'
	'jr <~~ jal'
	```

	AT 法，采用随机数据生成器

8. >如果你是手动构造的样例，请说明构造策略，说明你的测试程序如何保证**覆盖**了所有需要测试的情况；如果你是**完全随机**生成的测试样例，请思考完全随机的测试程序有何不足之处；如果你在生成测试样例时采用了**特殊的策略**，比如构造连续数据冒险序列，请你描述一下你使用的策略如何**结合了随机性**达到强测的效果。

	见 [数据生成方案](数据生成方案.md) 



