/*
 * Copyright (c) 2022 Rockchip Electronics Co., Ltd.
 *
 * SPDX-License-Identifier: Apache-2.0
 *
 * Change Logs:
 * Date           Author       Notes
 * 2022-06-09     Cliff chen   first implementation
 */

#include "rtdef.h"
#include "iomux.h"
#include "hal_base.h"

#if defined(RT_USING_UART1)
RT_WEAK RT_UNUSED void uart1_m0_iomux_config(void)
{
    /* UART1 M0 RX-1D0 TX-1D1 */
    HAL_PINCTRL_SetIOMUX(GPIO_BANK1,
                         GPIO_PIN_D0 |
                         GPIO_PIN_D1,
                         PIN_CONFIG_MUX_FUNC1);
}
#endif

#if defined(RT_USING_UART2)
RT_WEAK RT_UNUSED void uart2_m1_iomux_config(void)
{
    /* UART2 M1 RX-4D2 TX-4D3 */
    HAL_PINCTRL_SetIOMUX(GPIO_BANK4,
                         GPIO_PIN_D2 |
                         GPIO_PIN_D3,
                         PIN_CONFIG_MUX_FUNC2);
}
#endif

#if defined(RT_USING_UART4)
RT_WEAK RT_UNUSED void uart4_m0_iomux_config(void)
{
    /* UART4 M0 RX-4B0 TX-4B1 */
    HAL_PINCTRL_SetIOMUX(GPIO_BANK4,
                         GPIO_PIN_B0 |
                         GPIO_PIN_B1,
                         PIN_CONFIG_MUX_FUNC1);
}
#endif

RT_WEAK RT_UNUSED void i2c1_m0_iomux_config(void)
{
    /* I2C1 */
    HAL_PINCTRL_SetIOMUX(GPIO_BANK0,
                         GPIO_PIN_B3 |
                         GPIO_PIN_B4,
                         PIN_CONFIG_MUX_FUNC1);
}

RT_WEAK void i2s0_8ch_m0_iomux_config(void)
{
    /* I2S0 8CH */
    HAL_PINCTRL_SetIOMUX(GPIO_BANK2,
                         GPIO_PIN_A4 |  // I2S0_MCLK(8CH)
                         GPIO_PIN_A5 |  // I2S0_SCLK_TX(8CH)
                         GPIO_PIN_A6 |  // I2S0_SCLK_RX(8CH)
                         GPIO_PIN_A7 |  // I2S0_LRCK_TX(8CH)
                         GPIO_PIN_B0 |  // I2S0_LRCK_RX(8CH)
                         GPIO_PIN_B1 |  // I2S0_SDO0(8CH)
                         GPIO_PIN_B5,   // I2S0_SDI0(8CH)
                         PIN_CONFIG_MUX_FUNC1);
}

RT_WEAK void i2s1_8ch_m0_iomux_config(void)
{
    /* I2S1 8CH M0 */
    HAL_PINCTRL_SetIOMUX(GPIO_BANK1,
                         GPIO_PIN_A2 |  // I2S1_MCLK_M0(8CH)
                         GPIO_PIN_A3 |  // I2S1_SCLK_TX_M0(8CH)
                         GPIO_PIN_A4 |  // I2S1_SCLK_RX_M0(8CH)
                         GPIO_PIN_A5 |  // I2S1_LRCK_TX_M0(8CH)
                         GPIO_PIN_A6 |  // I2S1_LRCK_RX_M0(8CH)
                         GPIO_PIN_A7 |  // I2S1_SDO0_M0(8CH)
                         GPIO_PIN_B3,   // I2S1_SDI0_M0(8CH)
                         PIN_CONFIG_MUX_FUNC2);
}

RT_WEAK void spi1_m0_iomux_config(void)
{
    /* SPI1 M0 */
    HAL_PINCTRL_SetIOMUX(GPIO_BANK3,
                         GPIO_PIN_B2 |  // SPI1_MISO
                         GPIO_PIN_B3 |  // SPI1_CLK
                         GPIO_PIN_B4 |  // SPI1_MOSI
                         GPIO_PIN_B5,   // SPI1_CSN0
                         PIN_CONFIG_MUX_FUNC3);

    /* set SPI master 1 IOMUX selection to M0 */
    WRITE_REG_MASK_WE(GRF->SOC_CON5,
                      GRF_SOC_CON5_GRF_SPI1_MULTI_IOFUNC_SRC_SEL_MASK,
                      (0 << GRF_SOC_CON5_GRF_SPI1_MULTI_IOFUNC_SRC_SEL_SHIFT));

    /* set SOC_CON15 sel plus */
    WRITE_REG_MASK_WE(GRF->SOC_CON15,
                      GRF_SOC_CON15_GPIO3B2_SEL_PLUS_MASK | GRF_SOC_CON15_GPIO3B2_SEL_PLUS_MASK |
                      GRF_SOC_CON15_GPIO3B3_SEL_PLUS_MASK | GRF_SOC_CON15_GPIO3B3_SEL_SRC_CTRL_MASK,
                      (3 << GRF_SOC_CON15_GPIO3B2_SEL_PLUS_SHIFT) + (1 << GRF_SOC_CON15_GPIO3B2_SEL_SRC_CTRL_SHIFT) |
                      (3 << GRF_SOC_CON15_GPIO3B3_SEL_PLUS_SHIFT) + (1 << GRF_SOC_CON15_GPIO3B3_SEL_SRC_CTRL_SHIFT));
}

RT_WEAK void spi1_m1_iomux_config(void)
{
    /* SPI1 M0 */
    HAL_PINCTRL_SetIOMUX(GPIO_BANK2,
                         GPIO_PIN_A4 |  // SPI1_MISO_M1
                         GPIO_PIN_A5 |  // SPI1_MOSI_M1
                         GPIO_PIN_A7,   // SPI1_CLK_M1
                         PIN_CONFIG_MUX_FUNC2);

    HAL_PINCTRL_SetIOMUX(GPIO_BANK2,
                         GPIO_PIN_B1,   // SPI1_CSN0_M1
                         PIN_CONFIG_MUX_FUNC2);

    /* set SPI master 1 IOMUX selection to M0 */
    WRITE_REG_MASK_WE(GRF->SOC_CON5,
                      GRF_SOC_CON5_GRF_SPI1_MULTI_IOFUNC_SRC_SEL_MASK,
                      (1 << GRF_SOC_CON5_GRF_SPI1_MULTI_IOFUNC_SRC_SEL_SHIFT));
}

#ifdef RT_USING_SPI2
RT_WEAK void spi2_m0_iomux_config(void)
{
    /* SPI2 */
    HAL_PINCTRL_SetIOMUX(GPIO_BANK1,
                         GPIO_PIN_D0 |  // SPI2_CLK
                         GPIO_PIN_D1,  // SPI2_CS0N0
                         PIN_CONFIG_MUX_FUNC3);

    /* I2S1 8CH M0 */
    HAL_PINCTRL_SetIOMUX(GPIO_BANK1,
                         GPIO_PIN_C6 |  //SPI2_MISO
                         GPIO_PIN_C7,   // SPI2_MOSI
                         PIN_CONFIG_MUX_FUNC3);
}
#endif

/**
 * @brief  Config iomux for SDIO
 */
RT_WEAK void sdio_iomux_config(void)
{
    /* EMMC D0 ~ D7*/
    HAL_PINCTRL_SetIOMUX(GPIO_BANK3,
                         GPIO_PIN_A0 |
                         GPIO_PIN_A1 |
                         GPIO_PIN_A2 |
                         GPIO_PIN_A3 |
                         GPIO_PIN_A4 |
                         GPIO_PIN_A5 |
                         GPIO_PIN_A6 |
                         GPIO_PIN_A7,
                         PIN_CONFIG_MUX_FUNC2);
    /* EMMC CMD & CLK & PWR */
    HAL_PINCTRL_SetIOMUX(GPIO_BANK3,
                         GPIO_PIN_B0 |  /* CMD */
                         GPIO_PIN_B1 |  /* CLK */
                         GPIO_PIN_B3,   /* PWR */
                         PIN_CONFIG_MUX_FUNC2);
}

#ifdef RT_USING_GMAC
#ifdef RT_USING_GMAC0
/**
 * @brief  Config iomux for GMAC0
 */
RT_WEAK RT_UNUSED void gmac0_m1_iomux_config(void)
{
    /* GMAC0 iomux */
    HAL_PINCTRL_SetIOMUX(GPIO_BANK4,
                         GPIO_PIN_A0 | /* gmac0_rxer_m1 */
                         GPIO_PIN_A1 | /* gmac0_rxdv_m1 */
                         GPIO_PIN_A2 | /* gmac0_rxd0_m1 */
                         GPIO_PIN_A3 | /* gmac0_rxd1_m1 */
                         GPIO_PIN_A4 | /* gmac0_txd0_m1 */
                         GPIO_PIN_A5 | /* gmac0_txd1_m1 */
                         GPIO_PIN_B4 | /* gmac0_clk_m1 */
                         GPIO_PIN_B5 | /* gmac0_mdc_m1 */
                         GPIO_PIN_B6 | /* gmac0_mdio_m1 */
                         GPIO_PIN_B7,  /* gmac0_txen_m1 */
                         PIN_CONFIG_MUX_FUNC2);

    /* set GMAC IOMUX selection to M1 */
    WRITE_REG_MASK_WE(GRF->SOC_CON5,
                      GRF_SOC_CON5_GRF_MAC_MULTI_IOFUNC_SRC_SEL_MASK,
                      (1 << GRF_SOC_CON5_GRF_MAC_MULTI_IOFUNC_SRC_SEL_SHIFT));
}
#endif
#endif

/**
 * @brief  Config iomux for RK3308
 */
RT_WEAK RT_UNUSED void rt_hw_iomux_config(void)
{
#if defined(RT_USING_UART2)
    uart2_m1_iomux_config();
#endif
}
