Classic Timing Analyzer report for Boussole
Thu Sep 17 10:57:10 2020
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'CLK_50M'
  7. tsu
  8. tco
  9. tpd
 10. th
 11. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                            ;
+------------------------------+-------+---------------+----------------------------------+-------------------------+-------------------------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time                      ; From                    ; To                      ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+----------------------------------+-------------------------+-------------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 0.893 ns                         ; RAZ_N                   ; cptHigth[8]             ; --         ; CLK_50M  ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 11.986 ns                        ; DATA_Compas[8]~reg0     ; DATA_Compas[8]          ; CLK_50M    ; --       ; 0            ;
; Worst-case tpd               ; N/A   ; None          ; 10.985 ns                        ; continu                 ; DATA_VALID              ; --         ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; 0.505 ns                         ; IN_PWM_COMPAS           ; cptHigth[8]             ; --         ; CLK_50M  ; 0            ;
; Clock Setup: 'CLK_50M'       ; N/A   ; None          ; 240.96 MHz ( period = 4.150 ns ) ; diviseur:U0_div1|cpt[7] ; diviseur:U0_div1|cpt[0] ; CLK_50M    ; CLK_50M  ; 0            ;
; Total number of failed paths ;       ;               ;                                  ;                         ;                         ;            ;          ; 0            ;
+------------------------------+-------+---------------+----------------------------------+-------------------------+-------------------------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2C35F672C6       ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                                                    ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                                                    ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; On                 ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; CLK_50M         ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'CLK_50M'                                                                                                                                                                                                                                          ;
+-----------------------------------------+-----------------------------------------------------+--------------------------+--------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                     ; To                       ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+--------------------------+--------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 240.96 MHz ( period = 4.150 ns )                    ; diviseur:U0_div1|cpt[7]  ; diviseur:U0_div1|cpt[10] ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.936 ns                ;
; N/A                                     ; 240.96 MHz ( period = 4.150 ns )                    ; diviseur:U0_div1|cpt[7]  ; diviseur:U0_div1|cpt[7]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.936 ns                ;
; N/A                                     ; 240.96 MHz ( period = 4.150 ns )                    ; diviseur:U0_div1|cpt[7]  ; diviseur:U0_div1|cpt[6]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.936 ns                ;
; N/A                                     ; 240.96 MHz ( period = 4.150 ns )                    ; diviseur:U0_div1|cpt[7]  ; diviseur:U0_div1|cpt[9]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.936 ns                ;
; N/A                                     ; 240.96 MHz ( period = 4.150 ns )                    ; diviseur:U0_div1|cpt[7]  ; diviseur:U0_div1|cpt[8]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.936 ns                ;
; N/A                                     ; 240.96 MHz ( period = 4.150 ns )                    ; diviseur:U0_div1|cpt[7]  ; diviseur:U0_div1|cpt[12] ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.936 ns                ;
; N/A                                     ; 240.96 MHz ( period = 4.150 ns )                    ; diviseur:U0_div1|cpt[7]  ; diviseur:U0_div1|cpt[11] ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.936 ns                ;
; N/A                                     ; 240.96 MHz ( period = 4.150 ns )                    ; diviseur:U0_div1|cpt[7]  ; diviseur:U0_div1|cpt[5]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.936 ns                ;
; N/A                                     ; 240.96 MHz ( period = 4.150 ns )                    ; diviseur:U0_div1|cpt[7]  ; diviseur:U0_div1|cpt[4]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.936 ns                ;
; N/A                                     ; 240.96 MHz ( period = 4.150 ns )                    ; diviseur:U0_div1|cpt[7]  ; diviseur:U0_div1|cpt[3]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.936 ns                ;
; N/A                                     ; 240.96 MHz ( period = 4.150 ns )                    ; diviseur:U0_div1|cpt[7]  ; diviseur:U0_div1|cpt[2]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.936 ns                ;
; N/A                                     ; 240.96 MHz ( period = 4.150 ns )                    ; diviseur:U0_div1|cpt[7]  ; diviseur:U0_div1|cpt[1]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.936 ns                ;
; N/A                                     ; 240.96 MHz ( period = 4.150 ns )                    ; diviseur:U0_div1|cpt[7]  ; diviseur:U0_div1|cpt[0]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.936 ns                ;
; N/A                                     ; 243.31 MHz ( period = 4.110 ns )                    ; diviseur:U0_div1|cpt[6]  ; diviseur:U0_div1|cpt[10] ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.896 ns                ;
; N/A                                     ; 243.31 MHz ( period = 4.110 ns )                    ; diviseur:U0_div1|cpt[6]  ; diviseur:U0_div1|cpt[7]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.896 ns                ;
; N/A                                     ; 243.31 MHz ( period = 4.110 ns )                    ; diviseur:U0_div1|cpt[6]  ; diviseur:U0_div1|cpt[6]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.896 ns                ;
; N/A                                     ; 243.31 MHz ( period = 4.110 ns )                    ; diviseur:U0_div1|cpt[6]  ; diviseur:U0_div1|cpt[9]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.896 ns                ;
; N/A                                     ; 243.31 MHz ( period = 4.110 ns )                    ; diviseur:U0_div1|cpt[6]  ; diviseur:U0_div1|cpt[8]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.896 ns                ;
; N/A                                     ; 243.31 MHz ( period = 4.110 ns )                    ; diviseur:U0_div1|cpt[6]  ; diviseur:U0_div1|cpt[12] ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.896 ns                ;
; N/A                                     ; 243.31 MHz ( period = 4.110 ns )                    ; diviseur:U0_div1|cpt[6]  ; diviseur:U0_div1|cpt[11] ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.896 ns                ;
; N/A                                     ; 243.31 MHz ( period = 4.110 ns )                    ; diviseur:U0_div1|cpt[6]  ; diviseur:U0_div1|cpt[5]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.896 ns                ;
; N/A                                     ; 243.31 MHz ( period = 4.110 ns )                    ; diviseur:U0_div1|cpt[6]  ; diviseur:U0_div1|cpt[4]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.896 ns                ;
; N/A                                     ; 243.31 MHz ( period = 4.110 ns )                    ; diviseur:U0_div1|cpt[6]  ; diviseur:U0_div1|cpt[3]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.896 ns                ;
; N/A                                     ; 243.31 MHz ( period = 4.110 ns )                    ; diviseur:U0_div1|cpt[6]  ; diviseur:U0_div1|cpt[2]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.896 ns                ;
; N/A                                     ; 243.31 MHz ( period = 4.110 ns )                    ; diviseur:U0_div1|cpt[6]  ; diviseur:U0_div1|cpt[1]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.896 ns                ;
; N/A                                     ; 243.31 MHz ( period = 4.110 ns )                    ; diviseur:U0_div1|cpt[6]  ; diviseur:U0_div1|cpt[0]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.896 ns                ;
; N/A                                     ; 249.07 MHz ( period = 4.015 ns )                    ; diviseur:U0_div1|cpt[9]  ; diviseur:U0_div1|cpt[10] ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.801 ns                ;
; N/A                                     ; 249.07 MHz ( period = 4.015 ns )                    ; diviseur:U0_div1|cpt[9]  ; diviseur:U0_div1|cpt[7]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.801 ns                ;
; N/A                                     ; 249.07 MHz ( period = 4.015 ns )                    ; diviseur:U0_div1|cpt[9]  ; diviseur:U0_div1|cpt[6]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.801 ns                ;
; N/A                                     ; 249.07 MHz ( period = 4.015 ns )                    ; diviseur:U0_div1|cpt[9]  ; diviseur:U0_div1|cpt[9]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.801 ns                ;
; N/A                                     ; 249.07 MHz ( period = 4.015 ns )                    ; diviseur:U0_div1|cpt[9]  ; diviseur:U0_div1|cpt[8]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.801 ns                ;
; N/A                                     ; 249.07 MHz ( period = 4.015 ns )                    ; diviseur:U0_div1|cpt[9]  ; diviseur:U0_div1|cpt[12] ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.801 ns                ;
; N/A                                     ; 249.07 MHz ( period = 4.015 ns )                    ; diviseur:U0_div1|cpt[9]  ; diviseur:U0_div1|cpt[11] ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.801 ns                ;
; N/A                                     ; 249.07 MHz ( period = 4.015 ns )                    ; diviseur:U0_div1|cpt[9]  ; diviseur:U0_div1|cpt[5]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.801 ns                ;
; N/A                                     ; 249.07 MHz ( period = 4.015 ns )                    ; diviseur:U0_div1|cpt[9]  ; diviseur:U0_div1|cpt[4]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.801 ns                ;
; N/A                                     ; 249.07 MHz ( period = 4.015 ns )                    ; diviseur:U0_div1|cpt[9]  ; diviseur:U0_div1|cpt[3]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.801 ns                ;
; N/A                                     ; 249.07 MHz ( period = 4.015 ns )                    ; diviseur:U0_div1|cpt[9]  ; diviseur:U0_div1|cpt[2]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.801 ns                ;
; N/A                                     ; 249.07 MHz ( period = 4.015 ns )                    ; diviseur:U0_div1|cpt[9]  ; diviseur:U0_div1|cpt[1]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.801 ns                ;
; N/A                                     ; 249.07 MHz ( period = 4.015 ns )                    ; diviseur:U0_div1|cpt[9]  ; diviseur:U0_div1|cpt[0]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.801 ns                ;
; N/A                                     ; 249.13 MHz ( period = 4.014 ns )                    ; diviseur:U0_div1|cpt[14] ; diviseur:U0_div1|cpt[10] ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.798 ns                ;
; N/A                                     ; 249.13 MHz ( period = 4.014 ns )                    ; diviseur:U0_div1|cpt[14] ; diviseur:U0_div1|cpt[7]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.798 ns                ;
; N/A                                     ; 249.13 MHz ( period = 4.014 ns )                    ; diviseur:U0_div1|cpt[14] ; diviseur:U0_div1|cpt[6]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.798 ns                ;
; N/A                                     ; 249.13 MHz ( period = 4.014 ns )                    ; diviseur:U0_div1|cpt[14] ; diviseur:U0_div1|cpt[9]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.798 ns                ;
; N/A                                     ; 249.13 MHz ( period = 4.014 ns )                    ; diviseur:U0_div1|cpt[14] ; diviseur:U0_div1|cpt[8]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.798 ns                ;
; N/A                                     ; 249.13 MHz ( period = 4.014 ns )                    ; diviseur:U0_div1|cpt[14] ; diviseur:U0_div1|cpt[12] ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.798 ns                ;
; N/A                                     ; 249.13 MHz ( period = 4.014 ns )                    ; diviseur:U0_div1|cpt[14] ; diviseur:U0_div1|cpt[11] ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.798 ns                ;
; N/A                                     ; 249.13 MHz ( period = 4.014 ns )                    ; diviseur:U0_div1|cpt[14] ; diviseur:U0_div1|cpt[5]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.798 ns                ;
; N/A                                     ; 249.13 MHz ( period = 4.014 ns )                    ; diviseur:U0_div1|cpt[14] ; diviseur:U0_div1|cpt[4]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.798 ns                ;
; N/A                                     ; 249.13 MHz ( period = 4.014 ns )                    ; diviseur:U0_div1|cpt[14] ; diviseur:U0_div1|cpt[3]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.798 ns                ;
; N/A                                     ; 249.13 MHz ( period = 4.014 ns )                    ; diviseur:U0_div1|cpt[14] ; diviseur:U0_div1|cpt[2]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.798 ns                ;
; N/A                                     ; 249.13 MHz ( period = 4.014 ns )                    ; diviseur:U0_div1|cpt[14] ; diviseur:U0_div1|cpt[1]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.798 ns                ;
; N/A                                     ; 249.13 MHz ( period = 4.014 ns )                    ; diviseur:U0_div1|cpt[14] ; diviseur:U0_div1|cpt[0]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.798 ns                ;
; N/A                                     ; 249.38 MHz ( period = 4.010 ns )                    ; diviseur:U0_div1|cpt[13] ; diviseur:U0_div1|cpt[10] ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.794 ns                ;
; N/A                                     ; 249.38 MHz ( period = 4.010 ns )                    ; diviseur:U0_div1|cpt[13] ; diviseur:U0_div1|cpt[7]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.794 ns                ;
; N/A                                     ; 249.38 MHz ( period = 4.010 ns )                    ; diviseur:U0_div1|cpt[13] ; diviseur:U0_div1|cpt[6]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.794 ns                ;
; N/A                                     ; 249.38 MHz ( period = 4.010 ns )                    ; diviseur:U0_div1|cpt[13] ; diviseur:U0_div1|cpt[9]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.794 ns                ;
; N/A                                     ; 249.38 MHz ( period = 4.010 ns )                    ; diviseur:U0_div1|cpt[13] ; diviseur:U0_div1|cpt[8]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.794 ns                ;
; N/A                                     ; 249.38 MHz ( period = 4.010 ns )                    ; diviseur:U0_div1|cpt[13] ; diviseur:U0_div1|cpt[12] ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.794 ns                ;
; N/A                                     ; 249.38 MHz ( period = 4.010 ns )                    ; diviseur:U0_div1|cpt[13] ; diviseur:U0_div1|cpt[11] ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.794 ns                ;
; N/A                                     ; 249.38 MHz ( period = 4.010 ns )                    ; diviseur:U0_div1|cpt[13] ; diviseur:U0_div1|cpt[5]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.794 ns                ;
; N/A                                     ; 249.38 MHz ( period = 4.010 ns )                    ; diviseur:U0_div1|cpt[13] ; diviseur:U0_div1|cpt[4]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.794 ns                ;
; N/A                                     ; 249.38 MHz ( period = 4.010 ns )                    ; diviseur:U0_div1|cpt[13] ; diviseur:U0_div1|cpt[3]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.794 ns                ;
; N/A                                     ; 249.38 MHz ( period = 4.010 ns )                    ; diviseur:U0_div1|cpt[13] ; diviseur:U0_div1|cpt[2]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.794 ns                ;
; N/A                                     ; 249.38 MHz ( period = 4.010 ns )                    ; diviseur:U0_div1|cpt[13] ; diviseur:U0_div1|cpt[1]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.794 ns                ;
; N/A                                     ; 249.38 MHz ( period = 4.010 ns )                    ; diviseur:U0_div1|cpt[13] ; diviseur:U0_div1|cpt[0]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.794 ns                ;
; N/A                                     ; 249.44 MHz ( period = 4.009 ns )                    ; diviseur:U0_div1|cpt[12] ; diviseur:U0_div1|cpt[10] ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.795 ns                ;
; N/A                                     ; 249.44 MHz ( period = 4.009 ns )                    ; diviseur:U0_div1|cpt[12] ; diviseur:U0_div1|cpt[7]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.795 ns                ;
; N/A                                     ; 249.44 MHz ( period = 4.009 ns )                    ; diviseur:U0_div1|cpt[12] ; diviseur:U0_div1|cpt[6]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.795 ns                ;
; N/A                                     ; 249.44 MHz ( period = 4.009 ns )                    ; diviseur:U0_div1|cpt[12] ; diviseur:U0_div1|cpt[9]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.795 ns                ;
; N/A                                     ; 249.44 MHz ( period = 4.009 ns )                    ; diviseur:U0_div1|cpt[12] ; diviseur:U0_div1|cpt[8]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.795 ns                ;
; N/A                                     ; 249.44 MHz ( period = 4.009 ns )                    ; diviseur:U0_div1|cpt[12] ; diviseur:U0_div1|cpt[12] ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.795 ns                ;
; N/A                                     ; 249.44 MHz ( period = 4.009 ns )                    ; diviseur:U0_div1|cpt[12] ; diviseur:U0_div1|cpt[11] ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.795 ns                ;
; N/A                                     ; 249.44 MHz ( period = 4.009 ns )                    ; diviseur:U0_div1|cpt[12] ; diviseur:U0_div1|cpt[5]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.795 ns                ;
; N/A                                     ; 249.44 MHz ( period = 4.009 ns )                    ; diviseur:U0_div1|cpt[12] ; diviseur:U0_div1|cpt[4]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.795 ns                ;
; N/A                                     ; 249.44 MHz ( period = 4.009 ns )                    ; diviseur:U0_div1|cpt[12] ; diviseur:U0_div1|cpt[3]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.795 ns                ;
; N/A                                     ; 249.44 MHz ( period = 4.009 ns )                    ; diviseur:U0_div1|cpt[12] ; diviseur:U0_div1|cpt[2]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.795 ns                ;
; N/A                                     ; 249.44 MHz ( period = 4.009 ns )                    ; diviseur:U0_div1|cpt[12] ; diviseur:U0_div1|cpt[1]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.795 ns                ;
; N/A                                     ; 249.44 MHz ( period = 4.009 ns )                    ; diviseur:U0_div1|cpt[12] ; diviseur:U0_div1|cpt[0]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.795 ns                ;
; N/A                                     ; 253.10 MHz ( period = 3.951 ns )                    ; diviseur:U0_div1|cpt[23] ; diviseur:U0_div1|cpt[10] ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.735 ns                ;
; N/A                                     ; 253.10 MHz ( period = 3.951 ns )                    ; diviseur:U0_div1|cpt[23] ; diviseur:U0_div1|cpt[7]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.735 ns                ;
; N/A                                     ; 253.10 MHz ( period = 3.951 ns )                    ; diviseur:U0_div1|cpt[23] ; diviseur:U0_div1|cpt[6]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.735 ns                ;
; N/A                                     ; 253.10 MHz ( period = 3.951 ns )                    ; diviseur:U0_div1|cpt[23] ; diviseur:U0_div1|cpt[9]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.735 ns                ;
; N/A                                     ; 253.10 MHz ( period = 3.951 ns )                    ; diviseur:U0_div1|cpt[23] ; diviseur:U0_div1|cpt[8]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.735 ns                ;
; N/A                                     ; 253.10 MHz ( period = 3.951 ns )                    ; diviseur:U0_div1|cpt[23] ; diviseur:U0_div1|cpt[12] ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.735 ns                ;
; N/A                                     ; 253.10 MHz ( period = 3.951 ns )                    ; diviseur:U0_div1|cpt[23] ; diviseur:U0_div1|cpt[11] ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.735 ns                ;
; N/A                                     ; 253.10 MHz ( period = 3.951 ns )                    ; diviseur:U0_div1|cpt[23] ; diviseur:U0_div1|cpt[5]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.735 ns                ;
; N/A                                     ; 253.10 MHz ( period = 3.951 ns )                    ; diviseur:U0_div1|cpt[23] ; diviseur:U0_div1|cpt[4]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.735 ns                ;
; N/A                                     ; 253.10 MHz ( period = 3.951 ns )                    ; diviseur:U0_div1|cpt[23] ; diviseur:U0_div1|cpt[3]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.735 ns                ;
; N/A                                     ; 253.10 MHz ( period = 3.951 ns )                    ; diviseur:U0_div1|cpt[23] ; diviseur:U0_div1|cpt[2]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.735 ns                ;
; N/A                                     ; 253.10 MHz ( period = 3.951 ns )                    ; diviseur:U0_div1|cpt[23] ; diviseur:U0_div1|cpt[1]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.735 ns                ;
; N/A                                     ; 253.10 MHz ( period = 3.951 ns )                    ; diviseur:U0_div1|cpt[23] ; diviseur:U0_div1|cpt[0]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.735 ns                ;
; N/A                                     ; 257.53 MHz ( period = 3.883 ns )                    ; diviseur:U0_div1|cpt[8]  ; diviseur:U0_div1|cpt[10] ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.669 ns                ;
; N/A                                     ; 257.53 MHz ( period = 3.883 ns )                    ; diviseur:U0_div1|cpt[8]  ; diviseur:U0_div1|cpt[7]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.669 ns                ;
; N/A                                     ; 257.53 MHz ( period = 3.883 ns )                    ; diviseur:U0_div1|cpt[8]  ; diviseur:U0_div1|cpt[6]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.669 ns                ;
; N/A                                     ; 257.53 MHz ( period = 3.883 ns )                    ; diviseur:U0_div1|cpt[8]  ; diviseur:U0_div1|cpt[9]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.669 ns                ;
; N/A                                     ; 257.53 MHz ( period = 3.883 ns )                    ; diviseur:U0_div1|cpt[8]  ; diviseur:U0_div1|cpt[8]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.669 ns                ;
; N/A                                     ; 257.53 MHz ( period = 3.883 ns )                    ; diviseur:U0_div1|cpt[8]  ; diviseur:U0_div1|cpt[12] ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.669 ns                ;
; N/A                                     ; 257.53 MHz ( period = 3.883 ns )                    ; diviseur:U0_div1|cpt[8]  ; diviseur:U0_div1|cpt[11] ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.669 ns                ;
; N/A                                     ; 257.53 MHz ( period = 3.883 ns )                    ; diviseur:U0_div1|cpt[8]  ; diviseur:U0_div1|cpt[5]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.669 ns                ;
; N/A                                     ; 257.53 MHz ( period = 3.883 ns )                    ; diviseur:U0_div1|cpt[8]  ; diviseur:U0_div1|cpt[4]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.669 ns                ;
; N/A                                     ; 257.53 MHz ( period = 3.883 ns )                    ; diviseur:U0_div1|cpt[8]  ; diviseur:U0_div1|cpt[3]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.669 ns                ;
; N/A                                     ; 257.53 MHz ( period = 3.883 ns )                    ; diviseur:U0_div1|cpt[8]  ; diviseur:U0_div1|cpt[2]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.669 ns                ;
; N/A                                     ; 257.53 MHz ( period = 3.883 ns )                    ; diviseur:U0_div1|cpt[8]  ; diviseur:U0_div1|cpt[1]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.669 ns                ;
; N/A                                     ; 257.53 MHz ( period = 3.883 ns )                    ; diviseur:U0_div1|cpt[8]  ; diviseur:U0_div1|cpt[0]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.669 ns                ;
; N/A                                     ; 257.67 MHz ( period = 3.881 ns )                    ; diviseur:U0_div1|cpt[16] ; diviseur:U0_div1|cpt[10] ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.665 ns                ;
; N/A                                     ; 257.67 MHz ( period = 3.881 ns )                    ; diviseur:U0_div1|cpt[16] ; diviseur:U0_div1|cpt[7]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.665 ns                ;
; N/A                                     ; 257.67 MHz ( period = 3.881 ns )                    ; diviseur:U0_div1|cpt[16] ; diviseur:U0_div1|cpt[6]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.665 ns                ;
; N/A                                     ; 257.67 MHz ( period = 3.881 ns )                    ; diviseur:U0_div1|cpt[16] ; diviseur:U0_div1|cpt[9]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.665 ns                ;
; N/A                                     ; 257.67 MHz ( period = 3.881 ns )                    ; diviseur:U0_div1|cpt[16] ; diviseur:U0_div1|cpt[8]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.665 ns                ;
; N/A                                     ; 257.67 MHz ( period = 3.881 ns )                    ; diviseur:U0_div1|cpt[16] ; diviseur:U0_div1|cpt[12] ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.665 ns                ;
; N/A                                     ; 257.67 MHz ( period = 3.881 ns )                    ; diviseur:U0_div1|cpt[16] ; diviseur:U0_div1|cpt[11] ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.665 ns                ;
; N/A                                     ; 257.67 MHz ( period = 3.881 ns )                    ; diviseur:U0_div1|cpt[16] ; diviseur:U0_div1|cpt[5]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.665 ns                ;
; N/A                                     ; 257.67 MHz ( period = 3.881 ns )                    ; diviseur:U0_div1|cpt[16] ; diviseur:U0_div1|cpt[4]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.665 ns                ;
; N/A                                     ; 257.67 MHz ( period = 3.881 ns )                    ; diviseur:U0_div1|cpt[16] ; diviseur:U0_div1|cpt[3]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.665 ns                ;
; N/A                                     ; 257.67 MHz ( period = 3.881 ns )                    ; diviseur:U0_div1|cpt[16] ; diviseur:U0_div1|cpt[2]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.665 ns                ;
; N/A                                     ; 257.67 MHz ( period = 3.881 ns )                    ; diviseur:U0_div1|cpt[16] ; diviseur:U0_div1|cpt[1]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.665 ns                ;
; N/A                                     ; 257.67 MHz ( period = 3.881 ns )                    ; diviseur:U0_div1|cpt[16] ; diviseur:U0_div1|cpt[0]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.665 ns                ;
; N/A                                     ; 258.60 MHz ( period = 3.867 ns )                    ; diviseur:U0_div1|cpt[17] ; diviseur:U0_div1|cpt[10] ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.651 ns                ;
; N/A                                     ; 258.60 MHz ( period = 3.867 ns )                    ; diviseur:U0_div1|cpt[17] ; diviseur:U0_div1|cpt[7]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.651 ns                ;
; N/A                                     ; 258.60 MHz ( period = 3.867 ns )                    ; diviseur:U0_div1|cpt[17] ; diviseur:U0_div1|cpt[6]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.651 ns                ;
; N/A                                     ; 258.60 MHz ( period = 3.867 ns )                    ; diviseur:U0_div1|cpt[17] ; diviseur:U0_div1|cpt[9]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.651 ns                ;
; N/A                                     ; 258.60 MHz ( period = 3.867 ns )                    ; diviseur:U0_div1|cpt[17] ; diviseur:U0_div1|cpt[8]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.651 ns                ;
; N/A                                     ; 258.60 MHz ( period = 3.867 ns )                    ; diviseur:U0_div1|cpt[17] ; diviseur:U0_div1|cpt[12] ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.651 ns                ;
; N/A                                     ; 258.60 MHz ( period = 3.867 ns )                    ; diviseur:U0_div1|cpt[17] ; diviseur:U0_div1|cpt[11] ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.651 ns                ;
; N/A                                     ; 258.60 MHz ( period = 3.867 ns )                    ; diviseur:U0_div1|cpt[17] ; diviseur:U0_div1|cpt[5]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.651 ns                ;
; N/A                                     ; 258.60 MHz ( period = 3.867 ns )                    ; diviseur:U0_div1|cpt[17] ; diviseur:U0_div1|cpt[4]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.651 ns                ;
; N/A                                     ; 258.60 MHz ( period = 3.867 ns )                    ; diviseur:U0_div1|cpt[17] ; diviseur:U0_div1|cpt[3]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.651 ns                ;
; N/A                                     ; 258.60 MHz ( period = 3.867 ns )                    ; diviseur:U0_div1|cpt[17] ; diviseur:U0_div1|cpt[2]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.651 ns                ;
; N/A                                     ; 258.60 MHz ( period = 3.867 ns )                    ; diviseur:U0_div1|cpt[17] ; diviseur:U0_div1|cpt[1]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.651 ns                ;
; N/A                                     ; 258.60 MHz ( period = 3.867 ns )                    ; diviseur:U0_div1|cpt[17] ; diviseur:U0_div1|cpt[0]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.651 ns                ;
; N/A                                     ; 258.80 MHz ( period = 3.864 ns )                    ; diviseur:U0_div1|cpt[11] ; diviseur:U0_div1|cpt[10] ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.650 ns                ;
; N/A                                     ; 258.80 MHz ( period = 3.864 ns )                    ; diviseur:U0_div1|cpt[11] ; diviseur:U0_div1|cpt[7]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.650 ns                ;
; N/A                                     ; 258.80 MHz ( period = 3.864 ns )                    ; diviseur:U0_div1|cpt[11] ; diviseur:U0_div1|cpt[6]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.650 ns                ;
; N/A                                     ; 258.80 MHz ( period = 3.864 ns )                    ; diviseur:U0_div1|cpt[11] ; diviseur:U0_div1|cpt[9]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.650 ns                ;
; N/A                                     ; 258.80 MHz ( period = 3.864 ns )                    ; diviseur:U0_div1|cpt[11] ; diviseur:U0_div1|cpt[8]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.650 ns                ;
; N/A                                     ; 258.80 MHz ( period = 3.864 ns )                    ; diviseur:U0_div1|cpt[11] ; diviseur:U0_div1|cpt[12] ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.650 ns                ;
; N/A                                     ; 258.80 MHz ( period = 3.864 ns )                    ; diviseur:U0_div1|cpt[11] ; diviseur:U0_div1|cpt[11] ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.650 ns                ;
; N/A                                     ; 258.80 MHz ( period = 3.864 ns )                    ; diviseur:U0_div1|cpt[11] ; diviseur:U0_div1|cpt[5]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.650 ns                ;
; N/A                                     ; 258.80 MHz ( period = 3.864 ns )                    ; diviseur:U0_div1|cpt[11] ; diviseur:U0_div1|cpt[4]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.650 ns                ;
; N/A                                     ; 258.80 MHz ( period = 3.864 ns )                    ; diviseur:U0_div1|cpt[11] ; diviseur:U0_div1|cpt[3]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.650 ns                ;
; N/A                                     ; 258.80 MHz ( period = 3.864 ns )                    ; diviseur:U0_div1|cpt[11] ; diviseur:U0_div1|cpt[2]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.650 ns                ;
; N/A                                     ; 258.80 MHz ( period = 3.864 ns )                    ; diviseur:U0_div1|cpt[11] ; diviseur:U0_div1|cpt[1]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.650 ns                ;
; N/A                                     ; 258.80 MHz ( period = 3.864 ns )                    ; diviseur:U0_div1|cpt[11] ; diviseur:U0_div1|cpt[0]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.650 ns                ;
; N/A                                     ; 259.47 MHz ( period = 3.854 ns )                    ; diviseur:U0_div1|cpt[18] ; diviseur:U0_div1|cpt[10] ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.638 ns                ;
; N/A                                     ; 259.47 MHz ( period = 3.854 ns )                    ; diviseur:U0_div1|cpt[18] ; diviseur:U0_div1|cpt[7]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.638 ns                ;
; N/A                                     ; 259.47 MHz ( period = 3.854 ns )                    ; diviseur:U0_div1|cpt[18] ; diviseur:U0_div1|cpt[6]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.638 ns                ;
; N/A                                     ; 259.47 MHz ( period = 3.854 ns )                    ; diviseur:U0_div1|cpt[18] ; diviseur:U0_div1|cpt[9]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.638 ns                ;
; N/A                                     ; 259.47 MHz ( period = 3.854 ns )                    ; diviseur:U0_div1|cpt[18] ; diviseur:U0_div1|cpt[8]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.638 ns                ;
; N/A                                     ; 259.47 MHz ( period = 3.854 ns )                    ; diviseur:U0_div1|cpt[18] ; diviseur:U0_div1|cpt[12] ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.638 ns                ;
; N/A                                     ; 259.47 MHz ( period = 3.854 ns )                    ; diviseur:U0_div1|cpt[18] ; diviseur:U0_div1|cpt[11] ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.638 ns                ;
; N/A                                     ; 259.47 MHz ( period = 3.854 ns )                    ; diviseur:U0_div1|cpt[18] ; diviseur:U0_div1|cpt[5]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.638 ns                ;
; N/A                                     ; 259.47 MHz ( period = 3.854 ns )                    ; diviseur:U0_div1|cpt[18] ; diviseur:U0_div1|cpt[4]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.638 ns                ;
; N/A                                     ; 259.47 MHz ( period = 3.854 ns )                    ; diviseur:U0_div1|cpt[18] ; diviseur:U0_div1|cpt[3]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.638 ns                ;
; N/A                                     ; 259.47 MHz ( period = 3.854 ns )                    ; diviseur:U0_div1|cpt[18] ; diviseur:U0_div1|cpt[2]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.638 ns                ;
; N/A                                     ; 259.47 MHz ( period = 3.854 ns )                    ; diviseur:U0_div1|cpt[18] ; diviseur:U0_div1|cpt[1]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.638 ns                ;
; N/A                                     ; 259.47 MHz ( period = 3.854 ns )                    ; diviseur:U0_div1|cpt[18] ; diviseur:U0_div1|cpt[0]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.638 ns                ;
; N/A                                     ; 266.03 MHz ( period = 3.759 ns )                    ; diviseur:U0_div1|cpt[19] ; diviseur:U0_div1|cpt[10] ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.543 ns                ;
; N/A                                     ; 266.03 MHz ( period = 3.759 ns )                    ; diviseur:U0_div1|cpt[19] ; diviseur:U0_div1|cpt[7]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.543 ns                ;
; N/A                                     ; 266.03 MHz ( period = 3.759 ns )                    ; diviseur:U0_div1|cpt[19] ; diviseur:U0_div1|cpt[6]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.543 ns                ;
; N/A                                     ; 266.03 MHz ( period = 3.759 ns )                    ; diviseur:U0_div1|cpt[19] ; diviseur:U0_div1|cpt[9]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.543 ns                ;
; N/A                                     ; 266.03 MHz ( period = 3.759 ns )                    ; diviseur:U0_div1|cpt[19] ; diviseur:U0_div1|cpt[8]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.543 ns                ;
; N/A                                     ; 266.03 MHz ( period = 3.759 ns )                    ; diviseur:U0_div1|cpt[19] ; diviseur:U0_div1|cpt[12] ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.543 ns                ;
; N/A                                     ; 266.03 MHz ( period = 3.759 ns )                    ; diviseur:U0_div1|cpt[19] ; diviseur:U0_div1|cpt[11] ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.543 ns                ;
; N/A                                     ; 266.03 MHz ( period = 3.759 ns )                    ; diviseur:U0_div1|cpt[19] ; diviseur:U0_div1|cpt[5]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.543 ns                ;
; N/A                                     ; 266.03 MHz ( period = 3.759 ns )                    ; diviseur:U0_div1|cpt[19] ; diviseur:U0_div1|cpt[4]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.543 ns                ;
; N/A                                     ; 266.03 MHz ( period = 3.759 ns )                    ; diviseur:U0_div1|cpt[19] ; diviseur:U0_div1|cpt[3]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.543 ns                ;
; N/A                                     ; 266.03 MHz ( period = 3.759 ns )                    ; diviseur:U0_div1|cpt[19] ; diviseur:U0_div1|cpt[2]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.543 ns                ;
; N/A                                     ; 266.03 MHz ( period = 3.759 ns )                    ; diviseur:U0_div1|cpt[19] ; diviseur:U0_div1|cpt[1]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.543 ns                ;
; N/A                                     ; 266.03 MHz ( period = 3.759 ns )                    ; diviseur:U0_div1|cpt[19] ; diviseur:U0_div1|cpt[0]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.543 ns                ;
; N/A                                     ; 268.53 MHz ( period = 3.724 ns )                    ; diviseur:U0_div1|cpt[15] ; diviseur:U0_div1|cpt[10] ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.508 ns                ;
; N/A                                     ; 268.53 MHz ( period = 3.724 ns )                    ; diviseur:U0_div1|cpt[15] ; diviseur:U0_div1|cpt[7]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.508 ns                ;
; N/A                                     ; 268.53 MHz ( period = 3.724 ns )                    ; diviseur:U0_div1|cpt[15] ; diviseur:U0_div1|cpt[6]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.508 ns                ;
; N/A                                     ; 268.53 MHz ( period = 3.724 ns )                    ; diviseur:U0_div1|cpt[15] ; diviseur:U0_div1|cpt[9]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.508 ns                ;
; N/A                                     ; 268.53 MHz ( period = 3.724 ns )                    ; diviseur:U0_div1|cpt[15] ; diviseur:U0_div1|cpt[8]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.508 ns                ;
; N/A                                     ; 268.53 MHz ( period = 3.724 ns )                    ; diviseur:U0_div1|cpt[15] ; diviseur:U0_div1|cpt[12] ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.508 ns                ;
; N/A                                     ; 268.53 MHz ( period = 3.724 ns )                    ; diviseur:U0_div1|cpt[15] ; diviseur:U0_div1|cpt[11] ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.508 ns                ;
; N/A                                     ; 268.53 MHz ( period = 3.724 ns )                    ; diviseur:U0_div1|cpt[15] ; diviseur:U0_div1|cpt[5]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.508 ns                ;
; N/A                                     ; 268.53 MHz ( period = 3.724 ns )                    ; diviseur:U0_div1|cpt[15] ; diviseur:U0_div1|cpt[4]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.508 ns                ;
; N/A                                     ; 268.53 MHz ( period = 3.724 ns )                    ; diviseur:U0_div1|cpt[15] ; diviseur:U0_div1|cpt[3]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.508 ns                ;
; N/A                                     ; 268.53 MHz ( period = 3.724 ns )                    ; diviseur:U0_div1|cpt[15] ; diviseur:U0_div1|cpt[2]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.508 ns                ;
; N/A                                     ; 268.53 MHz ( period = 3.724 ns )                    ; diviseur:U0_div1|cpt[15] ; diviseur:U0_div1|cpt[1]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.508 ns                ;
; N/A                                     ; 268.53 MHz ( period = 3.724 ns )                    ; diviseur:U0_div1|cpt[15] ; diviseur:U0_div1|cpt[0]  ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.508 ns                ;
; N/A                                     ; 271.96 MHz ( period = 3.677 ns )                    ; diviseur:U0_div1|cpt[7]  ; diviseur:U0_div1|cpt[25] ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.465 ns                ;
; N/A                                     ; 271.96 MHz ( period = 3.677 ns )                    ; diviseur:U0_div1|cpt[7]  ; diviseur:U0_div1|cpt[24] ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.465 ns                ;
; N/A                                     ; 271.96 MHz ( period = 3.677 ns )                    ; diviseur:U0_div1|cpt[7]  ; diviseur:U0_div1|cpt[23] ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.465 ns                ;
; N/A                                     ; 271.96 MHz ( period = 3.677 ns )                    ; diviseur:U0_div1|cpt[7]  ; diviseur:U0_div1|cpt[21] ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.465 ns                ;
; N/A                                     ; 271.96 MHz ( period = 3.677 ns )                    ; diviseur:U0_div1|cpt[7]  ; diviseur:U0_div1|cpt[22] ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.465 ns                ;
; N/A                                     ; 271.96 MHz ( period = 3.677 ns )                    ; diviseur:U0_div1|cpt[7]  ; diviseur:U0_div1|cpt[20] ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.465 ns                ;
; N/A                                     ; 271.96 MHz ( period = 3.677 ns )                    ; diviseur:U0_div1|cpt[7]  ; diviseur:U0_div1|cpt[16] ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.465 ns                ;
; N/A                                     ; 271.96 MHz ( period = 3.677 ns )                    ; diviseur:U0_div1|cpt[7]  ; diviseur:U0_div1|cpt[18] ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.465 ns                ;
; N/A                                     ; 271.96 MHz ( period = 3.677 ns )                    ; diviseur:U0_div1|cpt[7]  ; diviseur:U0_div1|cpt[17] ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.465 ns                ;
; N/A                                     ; 271.96 MHz ( period = 3.677 ns )                    ; diviseur:U0_div1|cpt[7]  ; diviseur:U0_div1|cpt[19] ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.465 ns                ;
; N/A                                     ; 271.96 MHz ( period = 3.677 ns )                    ; diviseur:U0_div1|cpt[7]  ; diviseur:U0_div1|cpt[15] ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.465 ns                ;
; N/A                                     ; 271.96 MHz ( period = 3.677 ns )                    ; diviseur:U0_div1|cpt[7]  ; diviseur:U0_div1|cpt[13] ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.465 ns                ;
; N/A                                     ; 271.96 MHz ( period = 3.677 ns )                    ; diviseur:U0_div1|cpt[7]  ; diviseur:U0_div1|cpt[14] ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.465 ns                ;
; N/A                                     ; 274.95 MHz ( period = 3.637 ns )                    ; diviseur:U0_div1|cpt[6]  ; diviseur:U0_div1|cpt[18] ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.425 ns                ;
; N/A                                     ; 274.95 MHz ( period = 3.637 ns )                    ; diviseur:U0_div1|cpt[6]  ; diviseur:U0_div1|cpt[17] ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.425 ns                ;
; N/A                                     ; 274.95 MHz ( period = 3.637 ns )                    ; diviseur:U0_div1|cpt[6]  ; diviseur:U0_div1|cpt[19] ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.425 ns                ;
; N/A                                     ; 274.95 MHz ( period = 3.637 ns )                    ; diviseur:U0_div1|cpt[6]  ; diviseur:U0_div1|cpt[15] ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.425 ns                ;
; N/A                                     ; 274.95 MHz ( period = 3.637 ns )                    ; diviseur:U0_div1|cpt[6]  ; diviseur:U0_div1|cpt[13] ; CLK_50M    ; CLK_50M  ; None                        ; None                      ; 3.425 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                          ;                          ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+--------------------------+--------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+------------------------------------------------------------------------------------+
; tsu                                                                                ;
+-------+--------------+------------+---------------+---------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From          ; To                  ; To Clock ;
+-------+--------------+------------+---------------+---------------------+----------+
; N/A   ; None         ; 0.893 ns   ; RAZ_N         ; cptHigth[0]         ; CLK_50M  ;
; N/A   ; None         ; 0.893 ns   ; RAZ_N         ; cptHigth[1]         ; CLK_50M  ;
; N/A   ; None         ; 0.893 ns   ; RAZ_N         ; cptHigth[2]         ; CLK_50M  ;
; N/A   ; None         ; 0.893 ns   ; RAZ_N         ; cptHigth[3]         ; CLK_50M  ;
; N/A   ; None         ; 0.893 ns   ; RAZ_N         ; cptHigth[4]         ; CLK_50M  ;
; N/A   ; None         ; 0.893 ns   ; RAZ_N         ; cptHigth[5]         ; CLK_50M  ;
; N/A   ; None         ; 0.893 ns   ; RAZ_N         ; cptHigth[6]         ; CLK_50M  ;
; N/A   ; None         ; 0.893 ns   ; RAZ_N         ; cptHigth[7]         ; CLK_50M  ;
; N/A   ; None         ; 0.893 ns   ; RAZ_N         ; cptHigth[8]         ; CLK_50M  ;
; N/A   ; None         ; -0.126 ns  ; IN_PWM_COMPAS ; DATA_Compas[0]~reg0 ; CLK_50M  ;
; N/A   ; None         ; -0.126 ns  ; IN_PWM_COMPAS ; DATA_Compas[1]~reg0 ; CLK_50M  ;
; N/A   ; None         ; -0.126 ns  ; IN_PWM_COMPAS ; DATA_Compas[2]~reg0 ; CLK_50M  ;
; N/A   ; None         ; -0.126 ns  ; IN_PWM_COMPAS ; DATA_Compas[3]~reg0 ; CLK_50M  ;
; N/A   ; None         ; -0.126 ns  ; IN_PWM_COMPAS ; DATA_Compas[5]~reg0 ; CLK_50M  ;
; N/A   ; None         ; -0.126 ns  ; IN_PWM_COMPAS ; DATA_Compas[7]~reg0 ; CLK_50M  ;
; N/A   ; None         ; -0.126 ns  ; IN_PWM_COMPAS ; DATA_Compas[8]~reg0 ; CLK_50M  ;
; N/A   ; None         ; -0.136 ns  ; IN_PWM_COMPAS ; DATA_Compas[4]~reg0 ; CLK_50M  ;
; N/A   ; None         ; -0.136 ns  ; IN_PWM_COMPAS ; DATA_Compas[6]~reg0 ; CLK_50M  ;
; N/A   ; None         ; -0.275 ns  ; IN_PWM_COMPAS ; cptHigth[0]         ; CLK_50M  ;
; N/A   ; None         ; -0.275 ns  ; IN_PWM_COMPAS ; cptHigth[1]         ; CLK_50M  ;
; N/A   ; None         ; -0.275 ns  ; IN_PWM_COMPAS ; cptHigth[2]         ; CLK_50M  ;
; N/A   ; None         ; -0.275 ns  ; IN_PWM_COMPAS ; cptHigth[3]         ; CLK_50M  ;
; N/A   ; None         ; -0.275 ns  ; IN_PWM_COMPAS ; cptHigth[4]         ; CLK_50M  ;
; N/A   ; None         ; -0.275 ns  ; IN_PWM_COMPAS ; cptHigth[5]         ; CLK_50M  ;
; N/A   ; None         ; -0.275 ns  ; IN_PWM_COMPAS ; cptHigth[6]         ; CLK_50M  ;
; N/A   ; None         ; -0.275 ns  ; IN_PWM_COMPAS ; cptHigth[7]         ; CLK_50M  ;
; N/A   ; None         ; -0.275 ns  ; IN_PWM_COMPAS ; cptHigth[8]         ; CLK_50M  ;
+-------+--------------+------------+---------------+---------------------+----------+


+-------------------------------------------------------------------------------------------+
; tco                                                                                       ;
+-------+--------------+------------+-------------------------+----------------+------------+
; Slack ; Required tco ; Actual tco ; From                    ; To             ; From Clock ;
+-------+--------------+------------+-------------------------+----------------+------------+
; N/A   ; None         ; 11.986 ns  ; DATA_Compas[8]~reg0     ; DATA_Compas[8] ; CLK_50M    ;
; N/A   ; None         ; 10.533 ns  ; DATA_Compas[7]~reg0     ; DATA_Compas[7] ; CLK_50M    ;
; N/A   ; None         ; 10.383 ns  ; DATA_Compas[4]~reg0     ; DATA_Compas[4] ; CLK_50M    ;
; N/A   ; None         ; 10.377 ns  ; DATA_Compas[5]~reg0     ; DATA_Compas[5] ; CLK_50M    ;
; N/A   ; None         ; 10.369 ns  ; DATA_Compas[0]~reg0     ; DATA_Compas[0] ; CLK_50M    ;
; N/A   ; None         ; 10.367 ns  ; DATA_Compas[1]~reg0     ; DATA_Compas[1] ; CLK_50M    ;
; N/A   ; None         ; 10.366 ns  ; DATA_Compas[6]~reg0     ; DATA_Compas[6] ; CLK_50M    ;
; N/A   ; None         ; 10.353 ns  ; DATA_Compas[2]~reg0     ; DATA_Compas[2] ; CLK_50M    ;
; N/A   ; None         ; 10.349 ns  ; DATA_Compas[3]~reg0     ; DATA_Compas[3] ; CLK_50M    ;
; N/A   ; None         ; 7.611 ns   ; diviseur:U0_div1|clk_Oo ; DATA_VALID     ; CLK_50M    ;
+-------+--------------+------------+-------------------------+----------------+------------+


+-----------------------------------------------------------------------+
; tpd                                                                   ;
+-------+-------------------+-----------------+------------+------------+
; Slack ; Required P2P Time ; Actual P2P Time ; From       ; To         ;
+-------+-------------------+-----------------+------------+------------+
; N/A   ; None              ; 10.985 ns       ; continu    ; DATA_VALID ;
; N/A   ; None              ; 10.017 ns       ; start_stop ; DATA_VALID ;
+-------+-------------------+-----------------+------------+------------+


+------------------------------------------------------------------------------------------+
; th                                                                                       ;
+---------------+-------------+-----------+---------------+---------------------+----------+
; Minimum Slack ; Required th ; Actual th ; From          ; To                  ; To Clock ;
+---------------+-------------+-----------+---------------+---------------------+----------+
; N/A           ; None        ; 0.505 ns  ; IN_PWM_COMPAS ; cptHigth[0]         ; CLK_50M  ;
; N/A           ; None        ; 0.505 ns  ; IN_PWM_COMPAS ; cptHigth[1]         ; CLK_50M  ;
; N/A           ; None        ; 0.505 ns  ; IN_PWM_COMPAS ; cptHigth[2]         ; CLK_50M  ;
; N/A           ; None        ; 0.505 ns  ; IN_PWM_COMPAS ; cptHigth[3]         ; CLK_50M  ;
; N/A           ; None        ; 0.505 ns  ; IN_PWM_COMPAS ; cptHigth[4]         ; CLK_50M  ;
; N/A           ; None        ; 0.505 ns  ; IN_PWM_COMPAS ; cptHigth[5]         ; CLK_50M  ;
; N/A           ; None        ; 0.505 ns  ; IN_PWM_COMPAS ; cptHigth[6]         ; CLK_50M  ;
; N/A           ; None        ; 0.505 ns  ; IN_PWM_COMPAS ; cptHigth[7]         ; CLK_50M  ;
; N/A           ; None        ; 0.505 ns  ; IN_PWM_COMPAS ; cptHigth[8]         ; CLK_50M  ;
; N/A           ; None        ; 0.366 ns  ; IN_PWM_COMPAS ; DATA_Compas[4]~reg0 ; CLK_50M  ;
; N/A           ; None        ; 0.366 ns  ; IN_PWM_COMPAS ; DATA_Compas[6]~reg0 ; CLK_50M  ;
; N/A           ; None        ; 0.356 ns  ; IN_PWM_COMPAS ; DATA_Compas[0]~reg0 ; CLK_50M  ;
; N/A           ; None        ; 0.356 ns  ; IN_PWM_COMPAS ; DATA_Compas[1]~reg0 ; CLK_50M  ;
; N/A           ; None        ; 0.356 ns  ; IN_PWM_COMPAS ; DATA_Compas[2]~reg0 ; CLK_50M  ;
; N/A           ; None        ; 0.356 ns  ; IN_PWM_COMPAS ; DATA_Compas[3]~reg0 ; CLK_50M  ;
; N/A           ; None        ; 0.356 ns  ; IN_PWM_COMPAS ; DATA_Compas[5]~reg0 ; CLK_50M  ;
; N/A           ; None        ; 0.356 ns  ; IN_PWM_COMPAS ; DATA_Compas[7]~reg0 ; CLK_50M  ;
; N/A           ; None        ; 0.356 ns  ; IN_PWM_COMPAS ; DATA_Compas[8]~reg0 ; CLK_50M  ;
; N/A           ; None        ; -0.663 ns ; RAZ_N         ; cptHigth[0]         ; CLK_50M  ;
; N/A           ; None        ; -0.663 ns ; RAZ_N         ; cptHigth[1]         ; CLK_50M  ;
; N/A           ; None        ; -0.663 ns ; RAZ_N         ; cptHigth[2]         ; CLK_50M  ;
; N/A           ; None        ; -0.663 ns ; RAZ_N         ; cptHigth[3]         ; CLK_50M  ;
; N/A           ; None        ; -0.663 ns ; RAZ_N         ; cptHigth[4]         ; CLK_50M  ;
; N/A           ; None        ; -0.663 ns ; RAZ_N         ; cptHigth[5]         ; CLK_50M  ;
; N/A           ; None        ; -0.663 ns ; RAZ_N         ; cptHigth[6]         ; CLK_50M  ;
; N/A           ; None        ; -0.663 ns ; RAZ_N         ; cptHigth[7]         ; CLK_50M  ;
; N/A           ; None        ; -0.663 ns ; RAZ_N         ; cptHigth[8]         ; CLK_50M  ;
+---------------+-------------+-----------+---------------+---------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Thu Sep 17 10:57:10 2020
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off Boussole -c Boussole --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "CLK_50M" is an undefined clock
Warning: Found 1 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected ripple clock "diviseur1ms:U0_div1000|clk_Oo" as buffer
Info: Clock "CLK_50M" has Internal fmax of 240.96 MHz between source register "diviseur:U0_div1|cpt[7]" and destination register "diviseur:U0_div1|cpt[10]" (period= 4.15 ns)
    Info: + Longest register to register delay is 3.936 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X63_Y20_N21; Fanout = 3; REG Node = 'diviseur:U0_div1|cpt[7]'
        Info: 2: + IC(0.336 ns) + CELL(0.398 ns) = 0.734 ns; Loc. = LCCOMB_X63_Y20_N2; Fanout = 1; COMB Node = 'diviseur:U0_div1|LessThan0~2'
        Info: 3: + IC(0.909 ns) + CELL(0.275 ns) = 1.918 ns; Loc. = LCCOMB_X63_Y19_N26; Fanout = 1; COMB Node = 'diviseur:U0_div1|LessThan0~3'
        Info: 4: + IC(0.246 ns) + CELL(0.149 ns) = 2.313 ns; Loc. = LCCOMB_X63_Y19_N28; Fanout = 2; COMB Node = 'diviseur:U0_div1|LessThan0~6'
        Info: 5: + IC(0.254 ns) + CELL(0.150 ns) = 2.717 ns; Loc. = LCCOMB_X63_Y19_N30; Fanout = 26; COMB Node = 'diviseur:U0_div1|LessThan0~7'
        Info: 6: + IC(0.709 ns) + CELL(0.510 ns) = 3.936 ns; Loc. = LCFF_X63_Y20_N27; Fanout = 3; REG Node = 'diviseur:U0_div1|cpt[10]'
        Info: Total cell delay = 1.482 ns ( 37.65 % )
        Info: Total interconnect delay = 2.454 ns ( 62.35 % )
    Info: - Smallest clock skew is 0.000 ns
        Info: + Shortest clock path from clock "CLK_50M" to destination register is 2.663 ns
            Info: 1: + IC(0.000 ns) + CELL(0.974 ns) = 0.974 ns; Loc. = PIN_N2; Fanout = 2; CLK Node = 'CLK_50M'
            Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.092 ns; Loc. = CLKCTRL_G2; Fanout = 53; COMB Node = 'CLK_50M~clkctrl'
            Info: 3: + IC(1.034 ns) + CELL(0.537 ns) = 2.663 ns; Loc. = LCFF_X63_Y20_N27; Fanout = 3; REG Node = 'diviseur:U0_div1|cpt[10]'
            Info: Total cell delay = 1.511 ns ( 56.74 % )
            Info: Total interconnect delay = 1.152 ns ( 43.26 % )
        Info: - Longest clock path from clock "CLK_50M" to source register is 2.663 ns
            Info: 1: + IC(0.000 ns) + CELL(0.974 ns) = 0.974 ns; Loc. = PIN_N2; Fanout = 2; CLK Node = 'CLK_50M'
            Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.092 ns; Loc. = CLKCTRL_G2; Fanout = 53; COMB Node = 'CLK_50M~clkctrl'
            Info: 3: + IC(1.034 ns) + CELL(0.537 ns) = 2.663 ns; Loc. = LCFF_X63_Y20_N21; Fanout = 3; REG Node = 'diviseur:U0_div1|cpt[7]'
            Info: Total cell delay = 1.511 ns ( 56.74 % )
            Info: Total interconnect delay = 1.152 ns ( 43.26 % )
    Info: + Micro clock to output delay of source is 0.250 ns
    Info: + Micro setup delay of destination is -0.036 ns
Info: tsu for register "cptHigth[0]" (data pin = "RAZ_N", clock pin = "CLK_50M") is 0.893 ns
    Info: + Longest pin to register delay is 7.912 ns
        Info: 1: + IC(0.000 ns) + CELL(0.822 ns) = 0.822 ns; Loc. = PIN_V2; Fanout = 18; PIN Node = 'RAZ_N'
        Info: 2: + IC(6.430 ns) + CELL(0.660 ns) = 7.912 ns; Loc. = LCFF_X59_Y1_N9; Fanout = 3; REG Node = 'cptHigth[0]'
        Info: Total cell delay = 1.482 ns ( 18.73 % )
        Info: Total interconnect delay = 6.430 ns ( 81.27 % )
    Info: + Micro setup delay of destination is -0.036 ns
    Info: - Shortest clock path from clock "CLK_50M" to destination register is 6.983 ns
        Info: 1: + IC(0.000 ns) + CELL(0.974 ns) = 0.974 ns; Loc. = PIN_N2; Fanout = 2; CLK Node = 'CLK_50M'
        Info: 2: + IC(2.070 ns) + CELL(0.787 ns) = 3.831 ns; Loc. = LCFF_X24_Y31_N3; Fanout = 2; REG Node = 'diviseur1ms:U0_div1000|clk_Oo'
        Info: 3: + IC(1.577 ns) + CELL(0.000 ns) = 5.408 ns; Loc. = CLKCTRL_G8; Fanout = 18; COMB Node = 'diviseur1ms:U0_div1000|clk_Oo~clkctrl'
        Info: 4: + IC(1.038 ns) + CELL(0.537 ns) = 6.983 ns; Loc. = LCFF_X59_Y1_N9; Fanout = 3; REG Node = 'cptHigth[0]'
        Info: Total cell delay = 2.298 ns ( 32.91 % )
        Info: Total interconnect delay = 4.685 ns ( 67.09 % )
Info: tco from clock "CLK_50M" to destination pin "DATA_Compas[8]" through register "DATA_Compas[8]~reg0" is 11.986 ns
    Info: + Longest clock path from clock "CLK_50M" to source register is 6.983 ns
        Info: 1: + IC(0.000 ns) + CELL(0.974 ns) = 0.974 ns; Loc. = PIN_N2; Fanout = 2; CLK Node = 'CLK_50M'
        Info: 2: + IC(2.070 ns) + CELL(0.787 ns) = 3.831 ns; Loc. = LCFF_X24_Y31_N3; Fanout = 2; REG Node = 'diviseur1ms:U0_div1000|clk_Oo'
        Info: 3: + IC(1.577 ns) + CELL(0.000 ns) = 5.408 ns; Loc. = CLKCTRL_G8; Fanout = 18; COMB Node = 'diviseur1ms:U0_div1000|clk_Oo~clkctrl'
        Info: 4: + IC(1.038 ns) + CELL(0.537 ns) = 6.983 ns; Loc. = LCFF_X59_Y1_N31; Fanout = 1; REG Node = 'DATA_Compas[8]~reg0'
        Info: Total cell delay = 2.298 ns ( 32.91 % )
        Info: Total interconnect delay = 4.685 ns ( 67.09 % )
    Info: + Micro clock to output delay of source is 0.250 ns
    Info: + Longest register to pin delay is 4.753 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X59_Y1_N31; Fanout = 1; REG Node = 'DATA_Compas[8]~reg0'
        Info: 2: + IC(2.295 ns) + CELL(2.458 ns) = 4.753 ns; Loc. = PIN_Y12; Fanout = 0; PIN Node = 'DATA_Compas[8]'
        Info: Total cell delay = 2.458 ns ( 51.71 % )
        Info: Total interconnect delay = 2.295 ns ( 48.29 % )
Info: Longest tpd from source pin "continu" to destination pin "DATA_VALID" is 10.985 ns
    Info: 1: + IC(0.000 ns) + CELL(0.802 ns) = 0.802 ns; Loc. = PIN_U4; Fanout = 1; PIN Node = 'continu'
    Info: 2: + IC(6.138 ns) + CELL(0.419 ns) = 7.359 ns; Loc. = LCCOMB_X64_Y16_N24; Fanout = 1; COMB Node = 'DATA_VALID~0'
    Info: 3: + IC(1.070 ns) + CELL(2.556 ns) = 10.985 ns; Loc. = PIN_V23; Fanout = 0; PIN Node = 'DATA_VALID'
    Info: Total cell delay = 3.777 ns ( 34.38 % )
    Info: Total interconnect delay = 7.208 ns ( 65.62 % )
Info: th for register "cptHigth[0]" (data pin = "IN_PWM_COMPAS", clock pin = "CLK_50M") is 0.505 ns
    Info: + Longest clock path from clock "CLK_50M" to destination register is 6.983 ns
        Info: 1: + IC(0.000 ns) + CELL(0.974 ns) = 0.974 ns; Loc. = PIN_N2; Fanout = 2; CLK Node = 'CLK_50M'
        Info: 2: + IC(2.070 ns) + CELL(0.787 ns) = 3.831 ns; Loc. = LCFF_X24_Y31_N3; Fanout = 2; REG Node = 'diviseur1ms:U0_div1000|clk_Oo'
        Info: 3: + IC(1.577 ns) + CELL(0.000 ns) = 5.408 ns; Loc. = CLKCTRL_G8; Fanout = 18; COMB Node = 'diviseur1ms:U0_div1000|clk_Oo~clkctrl'
        Info: 4: + IC(1.038 ns) + CELL(0.537 ns) = 6.983 ns; Loc. = LCFF_X59_Y1_N9; Fanout = 3; REG Node = 'cptHigth[0]'
        Info: Total cell delay = 2.298 ns ( 32.91 % )
        Info: Total interconnect delay = 4.685 ns ( 67.09 % )
    Info: + Micro hold delay of destination is 0.266 ns
    Info: - Shortest pin to register delay is 6.744 ns
        Info: 1: + IC(0.000 ns) + CELL(0.812 ns) = 0.812 ns; Loc. = PIN_W23; Fanout = 18; PIN Node = 'IN_PWM_COMPAS'
        Info: 2: + IC(5.422 ns) + CELL(0.510 ns) = 6.744 ns; Loc. = LCFF_X59_Y1_N9; Fanout = 3; REG Node = 'cptHigth[0]'
        Info: Total cell delay = 1.322 ns ( 19.60 % )
        Info: Total interconnect delay = 5.422 ns ( 80.40 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 195 megabytes
    Info: Processing ended: Thu Sep 17 10:57:11 2020
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:02


