TimeQuest Timing Analyzer report for BSG
Wed Mar 22 11:57:27 2017
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1.78 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'G_CLK_TX'
 12. Slow Model Setup: 'SYS_CLK'
 13. Slow Model Hold: 'G_CLK_TX'
 14. Slow Model Hold: 'SYS_CLK'
 15. Slow Model Minimum Pulse Width: 'SYS_CLK'
 16. Slow Model Minimum Pulse Width: 'G_CLK_TX'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Fast Model Setup Summary
 22. Fast Model Hold Summary
 23. Fast Model Recovery Summary
 24. Fast Model Removal Summary
 25. Fast Model Minimum Pulse Width Summary
 26. Fast Model Setup: 'G_CLK_TX'
 27. Fast Model Setup: 'SYS_CLK'
 28. Fast Model Hold: 'G_CLK_TX'
 29. Fast Model Hold: 'SYS_CLK'
 30. Fast Model Minimum Pulse Width: 'SYS_CLK'
 31. Fast Model Minimum Pulse Width: 'G_CLK_TX'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Multicorner Timing Analysis Summary
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                         ;
+--------------------+----------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1.78 SJ Web Edition ;
; Revision Name      ; BSG                                                                  ;
; Device Family      ; Cyclone II                                                           ;
; Device Name        ; EP2C20F484C7                                                         ;
; Timing Models      ; Final                                                                ;
; Delay Model        ; Combined                                                             ;
; Rise/Fall Delays   ; Unavailable                                                          ;
+--------------------+----------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; G_CLK_TX   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { G_CLK_TX } ;
; SYS_CLK    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SYS_CLK }  ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                   ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 142.84 MHz ; 142.84 MHz      ; G_CLK_TX   ;                                                               ;
; 578.03 MHz ; 380.08 MHz      ; SYS_CLK    ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------+
; Slow Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; G_CLK_TX ; -6.116 ; -65.099       ;
; SYS_CLK  ; -2.055 ; -37.864       ;
+----------+--------+---------------+


+----------------------------------+
; Slow Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; G_CLK_TX ; 0.445 ; 0.000         ;
; SYS_CLK  ; 0.445 ; 0.000         ;
+----------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; SYS_CLK  ; -1.631 ; -34.625            ;
; G_CLK_TX ; -1.631 ; -24.849            ;
+----------+--------+--------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'G_CLK_TX'                                                                                                                    ;
+--------+---------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -6.116 ; AMBA:AMBA_H|data2[6]            ; modulador:modulador_h|saida[0] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.002     ; 7.152      ;
; -6.058 ; AMBA:AMBA_H|data1[1]            ; modulador:modulador_h|saida[0] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.002     ; 7.094      ;
; -6.001 ; modulador:modulador_h|flag_byte ; modulador:modulador_h|saida[0] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.002      ; 7.041      ;
; -5.622 ; AMBA:AMBA_H|data1[2]            ; modulador:modulador_h|saida[0] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.002     ; 6.658      ;
; -5.560 ; AMBA:AMBA_H|data2[3]            ; modulador:modulador_h|saida[0] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.002     ; 6.596      ;
; -5.544 ; AMBA:AMBA_H|data1[6]            ; modulador:modulador_h|saida[0] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.002     ; 6.580      ;
; -5.524 ; AMBA:AMBA_H|data2[1]            ; modulador:modulador_h|saida[0] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.002     ; 6.560      ;
; -5.497 ; AMBA:AMBA_H|data2[7]            ; modulador:modulador_h|saida[0] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.002     ; 6.533      ;
; -5.473 ; AMBA:AMBA_H|data2[6]            ; modulador:modulador_h|saida[2] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.003     ; 6.508      ;
; -5.428 ; AMBA:AMBA_H|data1[1]            ; modulador:modulador_h|saida[2] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.003     ; 6.463      ;
; -5.405 ; AMBA:AMBA_H|data1[4]            ; modulador:modulador_h|saida[0] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.002     ; 6.441      ;
; -5.392 ; AMBA:AMBA_H|data2[6]            ; modulador:modulador_h|saida[4] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.002     ; 6.428      ;
; -5.358 ; modulador:modulador_h|flag_byte ; modulador:modulador_h|saida[2] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.001      ; 6.397      ;
; -5.334 ; AMBA:AMBA_H|data1[1]            ; modulador:modulador_h|saida[4] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.002     ; 6.370      ;
; -5.329 ; modulador:modulador_h|aux[1]    ; modulador:modulador_h|saida[0] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.002      ; 6.369      ;
; -5.314 ; AMBA:AMBA_H|data2[0]            ; modulador:modulador_h|saida[0] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.002     ; 6.350      ;
; -5.280 ; AMBA:AMBA_H|data1[0]            ; modulador:modulador_h|saida[0] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.002     ; 6.316      ;
; -5.277 ; modulador:modulador_h|flag_byte ; modulador:modulador_h|saida[4] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.002      ; 6.317      ;
; -5.223 ; AMBA:AMBA_H|data2[4]            ; modulador:modulador_h|saida[0] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.002     ; 6.259      ;
; -5.131 ; AMBA:AMBA_H|data1[3]            ; modulador:modulador_h|saida[0] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.002     ; 6.167      ;
; -5.123 ; AMBA:AMBA_H|data2[6]            ; modulador:modulador_h|saida[6] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.003     ; 6.158      ;
; -5.095 ; AMBA:AMBA_H|data2[6]            ; modulador:modulador_h|saida[5] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.002     ; 6.131      ;
; -5.093 ; AMBA:AMBA_H|data2[2]            ; modulador:modulador_h|saida[0] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.002     ; 6.129      ;
; -5.077 ; AMBA:AMBA_H|data1[5]            ; modulador:modulador_h|saida[0] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.002     ; 6.113      ;
; -5.065 ; AMBA:AMBA_H|data1[1]            ; modulador:modulador_h|saida[6] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.003     ; 6.100      ;
; -5.063 ; AMBA:AMBA_H|data2[6]            ; modulador:modulador_h|saida[3] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; 0.000      ; 6.101      ;
; -5.051 ; AMBA:AMBA_H|data2[6]            ; modulador:modulador_h|saida[1] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.002     ; 6.087      ;
; -5.037 ; AMBA:AMBA_H|data1[1]            ; modulador:modulador_h|saida[5] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.002     ; 6.073      ;
; -5.008 ; modulador:modulador_h|flag_byte ; modulador:modulador_h|saida[6] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.001      ; 6.047      ;
; -5.005 ; AMBA:AMBA_H|data1[1]            ; modulador:modulador_h|saida[3] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; 0.000      ; 6.043      ;
; -4.993 ; AMBA:AMBA_H|data1[1]            ; modulador:modulador_h|saida[1] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.002     ; 6.029      ;
; -4.992 ; AMBA:AMBA_H|data1[2]            ; modulador:modulador_h|saida[2] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.003     ; 6.027      ;
; -4.980 ; modulador:modulador_h|flag_byte ; modulador:modulador_h|saida[5] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.002      ; 6.020      ;
; -4.948 ; modulador:modulador_h|flag_byte ; modulador:modulador_h|saida[3] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.004      ; 5.990      ;
; -4.936 ; modulador:modulador_h|flag_byte ; modulador:modulador_h|saida[1] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.002      ; 5.976      ;
; -4.930 ; AMBA:AMBA_H|data2[3]            ; modulador:modulador_h|saida[2] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.003     ; 5.965      ;
; -4.921 ; AMBA:AMBA_H|data1[7]            ; modulador:modulador_h|saida[0] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.002     ; 5.957      ;
; -4.901 ; AMBA:AMBA_H|data1[6]            ; modulador:modulador_h|saida[2] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.003     ; 5.936      ;
; -4.898 ; AMBA:AMBA_H|data1[2]            ; modulador:modulador_h|saida[4] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.002     ; 5.934      ;
; -4.894 ; AMBA:AMBA_H|data2[1]            ; modulador:modulador_h|saida[2] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.003     ; 5.929      ;
; -4.854 ; AMBA:AMBA_H|data2[7]            ; modulador:modulador_h|saida[2] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.003     ; 5.889      ;
; -4.836 ; AMBA:AMBA_H|data2[3]            ; modulador:modulador_h|saida[4] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.002     ; 5.872      ;
; -4.820 ; AMBA:AMBA_H|data1[6]            ; modulador:modulador_h|saida[4] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.002     ; 5.856      ;
; -4.802 ; modulador:modulador_h|aux[0]    ; modulador:modulador_h|saida[0] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.002      ; 5.842      ;
; -4.800 ; AMBA:AMBA_H|data2[1]            ; modulador:modulador_h|saida[4] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.002     ; 5.836      ;
; -4.773 ; AMBA:AMBA_H|data2[7]            ; modulador:modulador_h|saida[4] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.002     ; 5.809      ;
; -4.762 ; AMBA:AMBA_H|data1[4]            ; modulador:modulador_h|saida[2] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.003     ; 5.797      ;
; -4.686 ; modulador:modulador_h|aux[1]    ; modulador:modulador_h|saida[2] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.001      ; 5.725      ;
; -4.684 ; AMBA:AMBA_H|data2[0]            ; modulador:modulador_h|saida[2] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.003     ; 5.719      ;
; -4.681 ; AMBA:AMBA_H|data1[4]            ; modulador:modulador_h|saida[4] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.002     ; 5.717      ;
; -4.650 ; AMBA:AMBA_H|data1[0]            ; modulador:modulador_h|saida[2] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.003     ; 5.685      ;
; -4.629 ; AMBA:AMBA_H|data1[2]            ; modulador:modulador_h|saida[6] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.003     ; 5.664      ;
; -4.605 ; modulador:modulador_h|aux[1]    ; modulador:modulador_h|saida[4] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.002      ; 5.645      ;
; -4.601 ; AMBA:AMBA_H|data1[2]            ; modulador:modulador_h|saida[5] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.002     ; 5.637      ;
; -4.590 ; AMBA:AMBA_H|data2[0]            ; modulador:modulador_h|saida[4] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.002     ; 5.626      ;
; -4.587 ; AMBA:AMBA_H|data2[5]            ; modulador:modulador_h|saida[0] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.002     ; 5.623      ;
; -4.580 ; AMBA:AMBA_H|data2[4]            ; modulador:modulador_h|saida[2] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.003     ; 5.615      ;
; -4.569 ; AMBA:AMBA_H|data1[2]            ; modulador:modulador_h|saida[3] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; 0.000      ; 5.607      ;
; -4.567 ; AMBA:AMBA_H|data2[3]            ; modulador:modulador_h|saida[6] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.003     ; 5.602      ;
; -4.557 ; AMBA:AMBA_H|data1[2]            ; modulador:modulador_h|saida[1] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.002     ; 5.593      ;
; -4.556 ; AMBA:AMBA_H|data1[0]            ; modulador:modulador_h|saida[4] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.002     ; 5.592      ;
; -4.551 ; AMBA:AMBA_H|data1[6]            ; modulador:modulador_h|saida[6] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.003     ; 5.586      ;
; -4.539 ; AMBA:AMBA_H|data2[3]            ; modulador:modulador_h|saida[5] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.002     ; 5.575      ;
; -4.531 ; AMBA:AMBA_H|data2[1]            ; modulador:modulador_h|saida[6] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.003     ; 5.566      ;
; -4.523 ; AMBA:AMBA_H|data1[6]            ; modulador:modulador_h|saida[5] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.002     ; 5.559      ;
; -4.507 ; AMBA:AMBA_H|data2[3]            ; modulador:modulador_h|saida[3] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; 0.000      ; 5.545      ;
; -4.504 ; AMBA:AMBA_H|data2[7]            ; modulador:modulador_h|saida[6] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.003     ; 5.539      ;
; -4.503 ; AMBA:AMBA_H|data2[1]            ; modulador:modulador_h|saida[5] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.002     ; 5.539      ;
; -4.501 ; AMBA:AMBA_H|data1[3]            ; modulador:modulador_h|saida[2] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.003     ; 5.536      ;
; -4.499 ; AMBA:AMBA_H|data2[4]            ; modulador:modulador_h|saida[4] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.002     ; 5.535      ;
; -4.495 ; AMBA:AMBA_H|data2[3]            ; modulador:modulador_h|saida[1] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.002     ; 5.531      ;
; -4.491 ; AMBA:AMBA_H|data1[6]            ; modulador:modulador_h|saida[3] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; 0.000      ; 5.529      ;
; -4.479 ; AMBA:AMBA_H|data1[6]            ; modulador:modulador_h|saida[1] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.002     ; 5.515      ;
; -4.476 ; AMBA:AMBA_H|data2[7]            ; modulador:modulador_h|saida[5] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.002     ; 5.512      ;
; -4.471 ; AMBA:AMBA_H|data2[1]            ; modulador:modulador_h|saida[3] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; 0.000      ; 5.509      ;
; -4.463 ; AMBA:AMBA_H|data2[2]            ; modulador:modulador_h|saida[2] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.003     ; 5.498      ;
; -4.459 ; AMBA:AMBA_H|data2[1]            ; modulador:modulador_h|saida[1] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.002     ; 5.495      ;
; -4.444 ; AMBA:AMBA_H|data2[7]            ; modulador:modulador_h|saida[3] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; 0.000      ; 5.482      ;
; -4.434 ; AMBA:AMBA_H|data2[6]            ; modulador:modulador_h|flag     ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; 0.000      ; 5.472      ;
; -4.434 ; AMBA:AMBA_H|data2[6]            ; modulador:modulador_h|saida[7] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; 0.000      ; 5.472      ;
; -4.434 ; AMBA:AMBA_H|data1[5]            ; modulador:modulador_h|saida[2] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.003     ; 5.469      ;
; -4.432 ; AMBA:AMBA_H|data2[7]            ; modulador:modulador_h|saida[1] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.002     ; 5.468      ;
; -4.412 ; AMBA:AMBA_H|data1[4]            ; modulador:modulador_h|saida[6] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.003     ; 5.447      ;
; -4.407 ; AMBA:AMBA_H|data1[3]            ; modulador:modulador_h|saida[4] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.002     ; 5.443      ;
; -4.384 ; AMBA:AMBA_H|data1[4]            ; modulador:modulador_h|saida[5] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.002     ; 5.420      ;
; -4.376 ; AMBA:AMBA_H|data1[1]            ; modulador:modulador_h|flag     ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; 0.000      ; 5.414      ;
; -4.376 ; AMBA:AMBA_H|data1[1]            ; modulador:modulador_h|saida[7] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; 0.000      ; 5.414      ;
; -4.369 ; AMBA:AMBA_H|data2[2]            ; modulador:modulador_h|saida[4] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.002     ; 5.405      ;
; -4.353 ; AMBA:AMBA_H|data1[5]            ; modulador:modulador_h|saida[4] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.002     ; 5.389      ;
; -4.352 ; AMBA:AMBA_H|data1[4]            ; modulador:modulador_h|saida[3] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; 0.000      ; 5.390      ;
; -4.340 ; AMBA:AMBA_H|data1[4]            ; modulador:modulador_h|saida[1] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.002     ; 5.376      ;
; -4.336 ; modulador:modulador_h|aux[1]    ; modulador:modulador_h|saida[6] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.001      ; 5.375      ;
; -4.321 ; AMBA:AMBA_H|data2[0]            ; modulador:modulador_h|saida[6] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.003     ; 5.356      ;
; -4.319 ; modulador:modulador_h|flag_byte ; modulador:modulador_h|flag     ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.004      ; 5.361      ;
; -4.319 ; modulador:modulador_h|flag_byte ; modulador:modulador_h|saida[7] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.004      ; 5.361      ;
; -4.315 ; modulador:modulador_h|aux[2]    ; modulador:modulador_h|saida[0] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.002      ; 5.355      ;
; -4.308 ; modulador:modulador_h|aux[1]    ; modulador:modulador_h|saida[5] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.002      ; 5.348      ;
; -4.293 ; AMBA:AMBA_H|data2[0]            ; modulador:modulador_h|saida[5] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.002     ; 5.329      ;
; -4.287 ; AMBA:AMBA_H|data1[0]            ; modulador:modulador_h|saida[6] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.003     ; 5.322      ;
; -4.278 ; AMBA:AMBA_H|data1[7]            ; modulador:modulador_h|saida[2] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.003     ; 5.313      ;
+--------+---------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'SYS_CLK'                                                                                                           ;
+--------+------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -2.055 ; modulador:modulador_h|status ; AMBA:AMBA_H|data2[0]    ; G_CLK_TX     ; SYS_CLK     ; 1.000        ; 0.009      ; 3.102      ;
; -2.055 ; modulador:modulador_h|status ; AMBA:AMBA_H|data2[1]    ; G_CLK_TX     ; SYS_CLK     ; 1.000        ; 0.009      ; 3.102      ;
; -2.055 ; modulador:modulador_h|status ; AMBA:AMBA_H|data2[2]    ; G_CLK_TX     ; SYS_CLK     ; 1.000        ; 0.009      ; 3.102      ;
; -2.055 ; modulador:modulador_h|status ; AMBA:AMBA_H|data2[3]    ; G_CLK_TX     ; SYS_CLK     ; 1.000        ; 0.009      ; 3.102      ;
; -2.055 ; modulador:modulador_h|status ; AMBA:AMBA_H|data2[4]    ; G_CLK_TX     ; SYS_CLK     ; 1.000        ; 0.009      ; 3.102      ;
; -2.055 ; modulador:modulador_h|status ; AMBA:AMBA_H|data2[5]    ; G_CLK_TX     ; SYS_CLK     ; 1.000        ; 0.009      ; 3.102      ;
; -2.055 ; modulador:modulador_h|status ; AMBA:AMBA_H|data2[6]    ; G_CLK_TX     ; SYS_CLK     ; 1.000        ; 0.009      ; 3.102      ;
; -2.055 ; modulador:modulador_h|status ; AMBA:AMBA_H|data2[7]    ; G_CLK_TX     ; SYS_CLK     ; 1.000        ; 0.009      ; 3.102      ;
; -1.792 ; modulador:modulador_h|status ; AMBA:AMBA_H|data1[0]    ; G_CLK_TX     ; SYS_CLK     ; 1.000        ; 0.009      ; 2.839      ;
; -1.792 ; modulador:modulador_h|status ; AMBA:AMBA_H|data1[1]    ; G_CLK_TX     ; SYS_CLK     ; 1.000        ; 0.009      ; 2.839      ;
; -1.792 ; modulador:modulador_h|status ; AMBA:AMBA_H|data1[2]    ; G_CLK_TX     ; SYS_CLK     ; 1.000        ; 0.009      ; 2.839      ;
; -1.792 ; modulador:modulador_h|status ; AMBA:AMBA_H|data1[3]    ; G_CLK_TX     ; SYS_CLK     ; 1.000        ; 0.009      ; 2.839      ;
; -1.792 ; modulador:modulador_h|status ; AMBA:AMBA_H|data1[4]    ; G_CLK_TX     ; SYS_CLK     ; 1.000        ; 0.009      ; 2.839      ;
; -1.792 ; modulador:modulador_h|status ; AMBA:AMBA_H|data1[5]    ; G_CLK_TX     ; SYS_CLK     ; 1.000        ; 0.009      ; 2.839      ;
; -1.792 ; modulador:modulador_h|status ; AMBA:AMBA_H|data1[6]    ; G_CLK_TX     ; SYS_CLK     ; 1.000        ; 0.009      ; 2.839      ;
; -1.792 ; modulador:modulador_h|status ; AMBA:AMBA_H|data1[7]    ; G_CLK_TX     ; SYS_CLK     ; 1.000        ; 0.009      ; 2.839      ;
; -1.326 ; modulador:modulador_h|status ; AMBA:AMBA_H|controle[0] ; G_CLK_TX     ; SYS_CLK     ; 1.000        ; 0.008      ; 2.372      ;
; -1.326 ; modulador:modulador_h|status ; AMBA:AMBA_H|controle[1] ; G_CLK_TX     ; SYS_CLK     ; 1.000        ; 0.008      ; 2.372      ;
; -0.923 ; modulador:modulador_h|status ; AMBA:AMBA_H|data_out[2] ; G_CLK_TX     ; SYS_CLK     ; 1.000        ; 0.005      ; 1.966      ;
; -0.819 ; modulador:modulador_h|status ; AMBA:AMBA_H|data_out[3] ; G_CLK_TX     ; SYS_CLK     ; 1.000        ; 0.008      ; 1.865      ;
; -0.730 ; AMBA:AMBA_H|data1[2]         ; AMBA:AMBA_H|data_out[2] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; -0.004     ; 1.764      ;
; -0.725 ; AMBA:AMBA_H|controle[1]      ; AMBA:AMBA_H|data_out[1] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; 0.000      ; 1.763      ;
; -0.539 ; AMBA:AMBA_H|data2[2]         ; AMBA:AMBA_H|data_out[2] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; -0.004     ; 1.573      ;
; -0.458 ; AMBA:AMBA_H|data1[0]         ; AMBA:AMBA_H|data_out[0] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; -0.001     ; 1.495      ;
; -0.449 ; AMBA:AMBA_H|data2[4]         ; AMBA:AMBA_H|data_out[4] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; -0.001     ; 1.486      ;
; -0.400 ; AMBA:AMBA_H|data1[7]         ; AMBA:AMBA_H|data_out[7] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; -0.001     ; 1.437      ;
; -0.351 ; AMBA:AMBA_H|controle[2]      ; AMBA:AMBA_H|data_out[2] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; 0.000      ; 1.389      ;
; -0.277 ; AMBA:AMBA_H|data1[6]         ; AMBA:AMBA_H|data_out[6] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; -0.001     ; 1.314      ;
; -0.256 ; AMBA:AMBA_H|data2[3]         ; AMBA:AMBA_H|data_out[3] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; -0.001     ; 1.293      ;
; -0.254 ; AMBA:AMBA_H|data2[5]         ; AMBA:AMBA_H|data_out[5] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; -0.001     ; 1.291      ;
; -0.247 ; AMBA:AMBA_H|data2[1]         ; AMBA:AMBA_H|data_out[1] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; -0.001     ; 1.284      ;
; -0.204 ; AMBA:AMBA_H|data2[0]         ; AMBA:AMBA_H|data_out[0] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; -0.001     ; 1.241      ;
; -0.131 ; modulador:modulador_h|status ; AMBA:AMBA_H|controle[2] ; G_CLK_TX     ; SYS_CLK     ; 1.000        ; 0.005      ; 1.174      ;
; -0.115 ; AMBA:AMBA_H|data2[6]         ; AMBA:AMBA_H|data_out[6] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; -0.001     ; 1.152      ;
; -0.114 ; AMBA:AMBA_H|data1[1]         ; AMBA:AMBA_H|data_out[1] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; -0.001     ; 1.151      ;
; -0.114 ; AMBA:AMBA_H|data1[4]         ; AMBA:AMBA_H|data_out[4] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; -0.001     ; 1.151      ;
; -0.112 ; AMBA:AMBA_H|data1[3]         ; AMBA:AMBA_H|data_out[3] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; -0.001     ; 1.149      ;
; -0.112 ; AMBA:AMBA_H|data1[5]         ; AMBA:AMBA_H|data_out[5] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; -0.001     ; 1.149      ;
; -0.111 ; AMBA:AMBA_H|data2[7]         ; AMBA:AMBA_H|data_out[7] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; -0.001     ; 1.148      ;
; 0.135  ; AMBA:AMBA_H|controle[0]      ; AMBA:AMBA_H|data_out[0] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; 0.000      ; 0.903      ;
; 0.307  ; AMBA:AMBA_H|controle[2]      ; AMBA:AMBA_H|controle[2] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; 0.000      ; 0.731      ;
+--------+------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'G_CLK_TX'                                                                                                                       ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|entrada[0] ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|entrada[1] ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; modulador:modulador_h|entrada[2] ; modulador:modulador_h|entrada[2] ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; modulador:modulador_h|entrada[3] ; modulador:modulador_h|entrada[3] ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|entrada[4] ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; modulador:modulador_h|flag_byte  ; modulador:modulador_h|flag_byte  ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; modulador:modulador_h|flag       ; modulador:modulador_h|flag       ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.731      ;
; 0.674 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|entrada[3] ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.960      ;
; 0.714 ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|entrada[1] ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 1.000      ;
; 0.797 ; modulador:modulador_h|flag       ; modulador:modulador_h|saida[7]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 1.083      ;
; 1.071 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|saida[7]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 1.357      ;
; 1.101 ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|entrada[3] ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 1.387      ;
; 1.173 ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|entrada[2] ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 1.459      ;
; 1.287 ; modulador:modulador_h|entrada[2] ; modulador:modulador_h|entrada[3] ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 1.573      ;
; 1.492 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|flag       ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 1.778      ;
; 1.498 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|saida[3]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 1.784      ;
; 1.509 ; modulador:modulador_h|flag       ; modulador:modulador_h|saida[4]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.002     ; 1.793      ;
; 1.541 ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|saida[5]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 1.827      ;
; 1.546 ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|saida[2]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.001     ; 1.831      ;
; 1.574 ; modulador:modulador_h|flag       ; modulador:modulador_h|saida[6]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.003     ; 1.857      ;
; 1.629 ; modulador:modulador_h|entrada[3] ; modulador:modulador_h|entrada[4] ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.002      ; 1.917      ;
; 1.646 ; modulador:modulador_h|entrada[2] ; modulador:modulador_h|flag       ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.002      ; 1.934      ;
; 1.650 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|entrada[2] ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 1.936      ;
; 1.663 ; modulador:modulador_h|flag       ; modulador:modulador_h|saida[3]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 1.949      ;
; 1.742 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|entrada[4] ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.002      ; 2.030      ;
; 1.742 ; modulador:modulador_h|entrada[2] ; modulador:modulador_h|entrada[4] ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.002      ; 2.030      ;
; 1.751 ; modulador:modulador_h|aux[2]     ; modulador:modulador_h|saida[3]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.004      ; 2.041      ;
; 1.760 ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|saida[1]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 2.046      ;
; 1.803 ; modulador:modulador_h|entrada[2] ; modulador:modulador_h|saida[2]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.001     ; 2.088      ;
; 1.850 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|saida[5]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 2.136      ;
; 1.868 ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|entrada[4] ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.002      ; 2.156      ;
; 1.914 ; modulador:modulador_h|entrada[2] ; modulador:modulador_h|saida[5]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 2.200      ;
; 1.918 ; modulador:modulador_h|entrada[3] ; modulador:modulador_h|saida[5]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 2.204      ;
; 1.974 ; modulador:modulador_h|flag_byte  ; modulador:modulador_h|status     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.005     ; 2.255      ;
; 2.013 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|flag_byte  ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.004     ; 2.295      ;
; 2.040 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|saida[7]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.002      ; 2.328      ;
; 2.052 ; modulador:modulador_h|flag       ; modulador:modulador_h|saida[5]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.002     ; 2.336      ;
; 2.073 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|flag       ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.002      ; 2.361      ;
; 2.085 ; modulador:modulador_h|entrada[2] ; modulador:modulador_h|saida[7]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.002      ; 2.373      ;
; 2.090 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|saida[1]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.002     ; 2.374      ;
; 2.194 ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|flag       ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.002      ; 2.482      ;
; 2.211 ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|saida[7]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.002      ; 2.499      ;
; 2.334 ; modulador:modulador_h|entrada[3] ; modulador:modulador_h|saida[6]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.001     ; 2.619      ;
; 2.352 ; modulador:modulador_h|entrada[2] ; modulador:modulador_h|saida[1]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 2.638      ;
; 2.355 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|saida[6]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.003     ; 2.638      ;
; 2.363 ; modulador:modulador_h|entrada[3] ; modulador:modulador_h|saida[7]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.002      ; 2.651      ;
; 2.381 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|saida[5]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.002     ; 2.665      ;
; 2.389 ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|saida[4]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 2.675      ;
; 2.392 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|saida[3]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.002      ; 2.680      ;
; 2.401 ; modulador:modulador_h|aux[0]     ; modulador:modulador_h|aux[0]     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 2.687      ;
; 2.409 ; modulador:modulador_h|entrada[2] ; modulador:modulador_h|saida[0]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 2.695      ;
; 2.415 ; modulador:modulador_h|entrada[3] ; modulador:modulador_h|flag       ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.002      ; 2.703      ;
; 2.447 ; modulador:modulador_h|flag       ; modulador:modulador_h|saida[0]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.002     ; 2.731      ;
; 2.459 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|saida[1]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 2.745      ;
; 2.471 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|aux[0]     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.004     ; 2.753      ;
; 2.471 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|aux[1]     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.004     ; 2.753      ;
; 2.471 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|aux[2]     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.004     ; 2.753      ;
; 2.486 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|saida[2]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.001     ; 2.771      ;
; 2.491 ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|saida[0]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 2.777      ;
; 2.512 ; modulador:modulador_h|flag       ; modulador:modulador_h|saida[2]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.003     ; 2.795      ;
; 2.531 ; modulador:modulador_h|status     ; modulador:modulador_h|status     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 2.817      ;
; 2.581 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|saida[4]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.002     ; 2.865      ;
; 2.587 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|saida[2]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.003     ; 2.870      ;
; 2.594 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|saida[0]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 2.880      ;
; 2.613 ; modulador:modulador_h|aux[0]     ; modulador:modulador_h|flag_byte  ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 2.899      ;
; 2.645 ; modulador:modulador_h|entrada[2] ; modulador:modulador_h|saida[4]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 2.931      ;
; 2.658 ; modulador:modulador_h|entrada[3] ; modulador:modulador_h|saida[2]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.001     ; 2.943      ;
; 2.658 ; modulador:modulador_h|entrada[3] ; modulador:modulador_h|saida[0]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 2.944      ;
; 2.697 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|saida[4]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 2.983      ;
; 2.703 ; modulador:modulador_h|entrada[3] ; modulador:modulador_h|saida[4]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 2.989      ;
; 2.741 ; modulador:modulador_h|aux[0]     ; modulador:modulador_h|aux[2]     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 3.027      ;
; 2.759 ; modulador:modulador_h|aux[2]     ; modulador:modulador_h|aux[2]     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 3.045      ;
; 2.771 ; modulador:modulador_h|aux[0]     ; modulador:modulador_h|aux[1]     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 3.057      ;
; 2.838 ; modulador:modulador_h|entrada[2] ; modulador:modulador_h|saida[6]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.001     ; 3.123      ;
; 2.844 ; modulador:modulador_h|entrada[3] ; modulador:modulador_h|saida[3]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.002      ; 3.132      ;
; 2.901 ; modulador:modulador_h|aux[2]     ; modulador:modulador_h|saida[0]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.002      ; 3.189      ;
; 2.912 ; modulador:modulador_h|aux[1]     ; modulador:modulador_h|aux[1]     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 3.198      ;
; 2.913 ; modulador:modulador_h|flag       ; modulador:modulador_h|saida[1]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.002     ; 3.197      ;
; 2.927 ; modulador:modulador_h|entrada[3] ; modulador:modulador_h|saida[1]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 3.213      ;
; 2.969 ; modulador:modulador_h|entrada[3] ; modulador:modulador_h|flag_byte  ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.002     ; 3.253      ;
; 2.993 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|status     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.009     ; 3.270      ;
; 3.018 ; modulador:modulador_h|aux[2]     ; modulador:modulador_h|flag_byte  ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 3.304      ;
; 3.027 ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|saida[3]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.002      ; 3.315      ;
; 3.059 ; modulador:modulador_h|aux[2]     ; modulador:modulador_h|saida[4]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.002      ; 3.347      ;
; 3.086 ; modulador:modulador_h|entrada[2] ; modulador:modulador_h|saida[3]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.002      ; 3.374      ;
; 3.090 ; modulador:modulador_h|aux[1]     ; modulador:modulador_h|saida[3]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.004      ; 3.380      ;
; 3.124 ; AMBA:AMBA_H|data2[3]             ; modulador:modulador_h|saida[3]   ; SYS_CLK      ; G_CLK_TX    ; 0.000        ; 0.000      ; 3.410      ;
; 3.209 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|flag_byte  ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.002     ; 3.493      ;
; 3.224 ; modulador:modulador_h|entrada[2] ; modulador:modulador_h|flag_byte  ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.002     ; 3.508      ;
; 3.228 ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|saida[6]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.001     ; 3.513      ;
; 3.234 ; modulador:modulador_h|aux[1]     ; modulador:modulador_h|aux[2]     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 3.520      ;
; 3.252 ; modulador:modulador_h|aux[0]     ; modulador:modulador_h|saida[3]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.004      ; 3.542      ;
; 3.297 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|saida[0]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.002     ; 3.581      ;
; 3.312 ; AMBA:AMBA_H|data1[2]             ; modulador:modulador_h|saida[3]   ; SYS_CLK      ; G_CLK_TX    ; 0.000        ; 0.000      ; 3.598      ;
; 3.339 ; AMBA:AMBA_H|data2[5]             ; modulador:modulador_h|saida[3]   ; SYS_CLK      ; G_CLK_TX    ; 0.000        ; 0.000      ; 3.625      ;
; 3.348 ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|flag_byte  ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.002     ; 3.632      ;
; 3.352 ; modulador:modulador_h|aux[0]     ; modulador:modulador_h|status     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.005     ; 3.633      ;
; 3.385 ; modulador:modulador_h|aux[2]     ; modulador:modulador_h|flag       ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.004      ; 3.675      ;
; 3.385 ; modulador:modulador_h|aux[2]     ; modulador:modulador_h|saida[7]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.004      ; 3.675      ;
; 3.405 ; modulador:modulador_h|aux[2]     ; modulador:modulador_h|saida[2]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.001      ; 3.692      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'SYS_CLK'                                                                                                           ;
+-------+------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; AMBA:AMBA_H|controle[2]      ; AMBA:AMBA_H|controle[2] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; 0.000      ; 0.731      ;
; 0.617 ; AMBA:AMBA_H|controle[0]      ; AMBA:AMBA_H|data_out[0] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; 0.000      ; 0.903      ;
; 0.863 ; AMBA:AMBA_H|data2[7]         ; AMBA:AMBA_H|data_out[7] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; -0.001     ; 1.148      ;
; 0.864 ; AMBA:AMBA_H|data1[3]         ; AMBA:AMBA_H|data_out[3] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; -0.001     ; 1.149      ;
; 0.864 ; AMBA:AMBA_H|data1[5]         ; AMBA:AMBA_H|data_out[5] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; -0.001     ; 1.149      ;
; 0.866 ; AMBA:AMBA_H|data1[1]         ; AMBA:AMBA_H|data_out[1] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; -0.001     ; 1.151      ;
; 0.866 ; AMBA:AMBA_H|data1[4]         ; AMBA:AMBA_H|data_out[4] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; -0.001     ; 1.151      ;
; 0.867 ; AMBA:AMBA_H|data2[6]         ; AMBA:AMBA_H|data_out[6] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; -0.001     ; 1.152      ;
; 0.883 ; modulador:modulador_h|status ; AMBA:AMBA_H|controle[2] ; G_CLK_TX     ; SYS_CLK     ; 0.000        ; 0.005      ; 1.174      ;
; 0.956 ; AMBA:AMBA_H|data2[0]         ; AMBA:AMBA_H|data_out[0] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; -0.001     ; 1.241      ;
; 0.999 ; AMBA:AMBA_H|data2[1]         ; AMBA:AMBA_H|data_out[1] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; -0.001     ; 1.284      ;
; 1.006 ; AMBA:AMBA_H|data2[5]         ; AMBA:AMBA_H|data_out[5] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; -0.001     ; 1.291      ;
; 1.008 ; AMBA:AMBA_H|data2[3]         ; AMBA:AMBA_H|data_out[3] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; -0.001     ; 1.293      ;
; 1.029 ; AMBA:AMBA_H|data1[6]         ; AMBA:AMBA_H|data_out[6] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; -0.001     ; 1.314      ;
; 1.103 ; AMBA:AMBA_H|controle[2]      ; AMBA:AMBA_H|data_out[2] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; 0.000      ; 1.389      ;
; 1.152 ; AMBA:AMBA_H|data1[7]         ; AMBA:AMBA_H|data_out[7] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; -0.001     ; 1.437      ;
; 1.201 ; AMBA:AMBA_H|data2[4]         ; AMBA:AMBA_H|data_out[4] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; -0.001     ; 1.486      ;
; 1.210 ; AMBA:AMBA_H|data1[0]         ; AMBA:AMBA_H|data_out[0] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; -0.001     ; 1.495      ;
; 1.291 ; AMBA:AMBA_H|data2[2]         ; AMBA:AMBA_H|data_out[2] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; -0.004     ; 1.573      ;
; 1.477 ; AMBA:AMBA_H|controle[1]      ; AMBA:AMBA_H|data_out[1] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; 0.000      ; 1.763      ;
; 1.482 ; AMBA:AMBA_H|data1[2]         ; AMBA:AMBA_H|data_out[2] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; -0.004     ; 1.764      ;
; 1.571 ; modulador:modulador_h|status ; AMBA:AMBA_H|data_out[3] ; G_CLK_TX     ; SYS_CLK     ; 0.000        ; 0.008      ; 1.865      ;
; 1.675 ; modulador:modulador_h|status ; AMBA:AMBA_H|data_out[2] ; G_CLK_TX     ; SYS_CLK     ; 0.000        ; 0.005      ; 1.966      ;
; 2.078 ; modulador:modulador_h|status ; AMBA:AMBA_H|controle[0] ; G_CLK_TX     ; SYS_CLK     ; 0.000        ; 0.008      ; 2.372      ;
; 2.078 ; modulador:modulador_h|status ; AMBA:AMBA_H|controle[1] ; G_CLK_TX     ; SYS_CLK     ; 0.000        ; 0.008      ; 2.372      ;
; 2.544 ; modulador:modulador_h|status ; AMBA:AMBA_H|data1[0]    ; G_CLK_TX     ; SYS_CLK     ; 0.000        ; 0.009      ; 2.839      ;
; 2.544 ; modulador:modulador_h|status ; AMBA:AMBA_H|data1[1]    ; G_CLK_TX     ; SYS_CLK     ; 0.000        ; 0.009      ; 2.839      ;
; 2.544 ; modulador:modulador_h|status ; AMBA:AMBA_H|data1[2]    ; G_CLK_TX     ; SYS_CLK     ; 0.000        ; 0.009      ; 2.839      ;
; 2.544 ; modulador:modulador_h|status ; AMBA:AMBA_H|data1[3]    ; G_CLK_TX     ; SYS_CLK     ; 0.000        ; 0.009      ; 2.839      ;
; 2.544 ; modulador:modulador_h|status ; AMBA:AMBA_H|data1[4]    ; G_CLK_TX     ; SYS_CLK     ; 0.000        ; 0.009      ; 2.839      ;
; 2.544 ; modulador:modulador_h|status ; AMBA:AMBA_H|data1[5]    ; G_CLK_TX     ; SYS_CLK     ; 0.000        ; 0.009      ; 2.839      ;
; 2.544 ; modulador:modulador_h|status ; AMBA:AMBA_H|data1[6]    ; G_CLK_TX     ; SYS_CLK     ; 0.000        ; 0.009      ; 2.839      ;
; 2.544 ; modulador:modulador_h|status ; AMBA:AMBA_H|data1[7]    ; G_CLK_TX     ; SYS_CLK     ; 0.000        ; 0.009      ; 2.839      ;
; 2.807 ; modulador:modulador_h|status ; AMBA:AMBA_H|data2[0]    ; G_CLK_TX     ; SYS_CLK     ; 0.000        ; 0.009      ; 3.102      ;
; 2.807 ; modulador:modulador_h|status ; AMBA:AMBA_H|data2[1]    ; G_CLK_TX     ; SYS_CLK     ; 0.000        ; 0.009      ; 3.102      ;
; 2.807 ; modulador:modulador_h|status ; AMBA:AMBA_H|data2[2]    ; G_CLK_TX     ; SYS_CLK     ; 0.000        ; 0.009      ; 3.102      ;
; 2.807 ; modulador:modulador_h|status ; AMBA:AMBA_H|data2[3]    ; G_CLK_TX     ; SYS_CLK     ; 0.000        ; 0.009      ; 3.102      ;
; 2.807 ; modulador:modulador_h|status ; AMBA:AMBA_H|data2[4]    ; G_CLK_TX     ; SYS_CLK     ; 0.000        ; 0.009      ; 3.102      ;
; 2.807 ; modulador:modulador_h|status ; AMBA:AMBA_H|data2[5]    ; G_CLK_TX     ; SYS_CLK     ; 0.000        ; 0.009      ; 3.102      ;
; 2.807 ; modulador:modulador_h|status ; AMBA:AMBA_H|data2[6]    ; G_CLK_TX     ; SYS_CLK     ; 0.000        ; 0.009      ; 3.102      ;
; 2.807 ; modulador:modulador_h|status ; AMBA:AMBA_H|data2[7]    ; G_CLK_TX     ; SYS_CLK     ; 0.000        ; 0.009      ; 3.102      ;
+-------+------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SYS_CLK'                                                                  ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; SYS_CLK ; Rise       ; SYS_CLK                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|controle[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|controle[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|controle[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|controle[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|controle[2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|controle[2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data1[0]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data1[0]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data1[1]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data1[1]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data1[2]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data1[2]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data1[3]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data1[3]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data1[4]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data1[4]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data1[5]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data1[5]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data1[6]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data1[6]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data1[7]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data1[7]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data2[0]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data2[0]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data2[1]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data2[1]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data2[2]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data2[2]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data2[3]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data2[3]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data2[4]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data2[4]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data2[5]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data2[5]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data2[6]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data2[6]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data2[7]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data2[7]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data_out[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data_out[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data_out[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data_out[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data_out[2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data_out[2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data_out[3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data_out[3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data_out[4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data_out[4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data_out[5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data_out[5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data_out[6] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data_out[6] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data_out[7] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data_out[7] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|controle[0]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|controle[0]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|controle[1]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|controle[1]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|controle[2]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|controle[2]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data1[0]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data1[0]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data1[1]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data1[1]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data1[2]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data1[2]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data1[3]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data1[3]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data1[4]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data1[4]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data1[5]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data1[5]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data1[6]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data1[6]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data1[7]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data1[7]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data2[0]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data2[0]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data2[1]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data2[1]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data2[2]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data2[2]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data2[3]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data2[3]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data2[4]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data2[4]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data2[5]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data2[5]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data2[6]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data2[6]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data2[7]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data2[7]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data_out[0]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data_out[0]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data_out[1]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data_out[1]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data_out[2]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data_out[2]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data_out[3]|clk  ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'G_CLK_TX'                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; G_CLK_TX ; Rise       ; G_CLK_TX                         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|aux[0]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|aux[0]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|aux[1]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|aux[1]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|aux[2]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|aux[2]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|entrada[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|entrada[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|entrada[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|entrada[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|entrada[2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|entrada[2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|entrada[3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|entrada[3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|entrada[4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|entrada[4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|flag       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|flag       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|flag_byte  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|flag_byte  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[0]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[0]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[1]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[1]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[2]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[2]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[3]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[3]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[4]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[4]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[5]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[5]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[6]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[6]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[7]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[7]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|status     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|status     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; G_CLK_TX|combout                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; G_CLK_TX|combout                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; G_CLK_TX~clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; G_CLK_TX~clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; G_CLK_TX~clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; G_CLK_TX~clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|aux[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|aux[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|aux[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|aux[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|aux[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|aux[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|entrada[0]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|entrada[0]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|entrada[1]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|entrada[1]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|entrada[2]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|entrada[2]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|entrada[3]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|entrada[3]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|entrada[4]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|entrada[4]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|flag_byte|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|flag_byte|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|flag|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|flag|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|saida[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|saida[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|saida[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|saida[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|saida[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|saida[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|saida[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|saida[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|saida[4]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|saida[4]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|saida[5]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|saida[5]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|saida[6]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|saida[6]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|saida[7]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|saida[7]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|status|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|status|clk           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; Data_in[*]  ; SYS_CLK    ; 4.203 ; 4.203 ; Rise       ; SYS_CLK         ;
;  Data_in[0] ; SYS_CLK    ; 3.938 ; 3.938 ; Rise       ; SYS_CLK         ;
;  Data_in[1] ; SYS_CLK    ; 3.874 ; 3.874 ; Rise       ; SYS_CLK         ;
;  Data_in[2] ; SYS_CLK    ; 4.203 ; 4.203 ; Rise       ; SYS_CLK         ;
;  Data_in[3] ; SYS_CLK    ; 3.880 ; 3.880 ; Rise       ; SYS_CLK         ;
;  Data_in[4] ; SYS_CLK    ; 3.901 ; 3.901 ; Rise       ; SYS_CLK         ;
;  Data_in[5] ; SYS_CLK    ; 4.157 ; 4.157 ; Rise       ; SYS_CLK         ;
;  Data_in[6] ; SYS_CLK    ; 4.130 ; 4.130 ; Rise       ; SYS_CLK         ;
;  Data_in[7] ; SYS_CLK    ; 3.649 ; 3.649 ; Rise       ; SYS_CLK         ;
; addr[*]     ; SYS_CLK    ; 7.975 ; 7.975 ; Rise       ; SYS_CLK         ;
;  addr[0]    ; SYS_CLK    ; 6.098 ; 6.098 ; Rise       ; SYS_CLK         ;
;  addr[1]    ; SYS_CLK    ; 6.373 ; 6.373 ; Rise       ; SYS_CLK         ;
;  addr[2]    ; SYS_CLK    ; 7.231 ; 7.231 ; Rise       ; SYS_CLK         ;
;  addr[3]    ; SYS_CLK    ; 7.712 ; 7.712 ; Rise       ; SYS_CLK         ;
;  addr[4]    ; SYS_CLK    ; 7.975 ; 7.975 ; Rise       ; SYS_CLK         ;
;  addr[5]    ; SYS_CLK    ; 7.692 ; 7.692 ; Rise       ; SYS_CLK         ;
;  addr[6]    ; SYS_CLK    ; 7.544 ; 7.544 ; Rise       ; SYS_CLK         ;
;  addr[7]    ; SYS_CLK    ; 6.639 ; 6.639 ; Rise       ; SYS_CLK         ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; Data_in[*]  ; SYS_CLK    ; -3.232 ; -3.232 ; Rise       ; SYS_CLK         ;
;  Data_in[0] ; SYS_CLK    ; -3.618 ; -3.618 ; Rise       ; SYS_CLK         ;
;  Data_in[1] ; SYS_CLK    ; -3.496 ; -3.496 ; Rise       ; SYS_CLK         ;
;  Data_in[2] ; SYS_CLK    ; -3.889 ; -3.889 ; Rise       ; SYS_CLK         ;
;  Data_in[3] ; SYS_CLK    ; -3.632 ; -3.632 ; Rise       ; SYS_CLK         ;
;  Data_in[4] ; SYS_CLK    ; -3.232 ; -3.232 ; Rise       ; SYS_CLK         ;
;  Data_in[5] ; SYS_CLK    ; -3.908 ; -3.908 ; Rise       ; SYS_CLK         ;
;  Data_in[6] ; SYS_CLK    ; -3.882 ; -3.882 ; Rise       ; SYS_CLK         ;
;  Data_in[7] ; SYS_CLK    ; -3.398 ; -3.398 ; Rise       ; SYS_CLK         ;
; addr[*]     ; SYS_CLK    ; -3.646 ; -3.646 ; Rise       ; SYS_CLK         ;
;  addr[0]    ; SYS_CLK    ; -3.646 ; -3.646 ; Rise       ; SYS_CLK         ;
;  addr[1]    ; SYS_CLK    ; -4.891 ; -4.891 ; Rise       ; SYS_CLK         ;
;  addr[2]    ; SYS_CLK    ; -4.159 ; -4.159 ; Rise       ; SYS_CLK         ;
;  addr[3]    ; SYS_CLK    ; -6.290 ; -6.290 ; Rise       ; SYS_CLK         ;
;  addr[4]    ; SYS_CLK    ; -6.553 ; -6.553 ; Rise       ; SYS_CLK         ;
;  addr[5]    ; SYS_CLK    ; -6.270 ; -6.270 ; Rise       ; SYS_CLK         ;
;  addr[6]    ; SYS_CLK    ; -6.122 ; -6.122 ; Rise       ; SYS_CLK         ;
;  addr[7]    ; SYS_CLK    ; -4.941 ; -4.941 ; Rise       ; SYS_CLK         ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; OUT[*]       ; G_CLK_TX   ; 7.503 ; 7.503 ; Rise       ; G_CLK_TX        ;
;  OUT[0]      ; G_CLK_TX   ; 6.910 ; 6.910 ; Rise       ; G_CLK_TX        ;
;  OUT[1]      ; G_CLK_TX   ; 7.460 ; 7.460 ; Rise       ; G_CLK_TX        ;
;  OUT[2]      ; G_CLK_TX   ; 7.166 ; 7.166 ; Rise       ; G_CLK_TX        ;
;  OUT[3]      ; G_CLK_TX   ; 6.866 ; 6.866 ; Rise       ; G_CLK_TX        ;
;  OUT[4]      ; G_CLK_TX   ; 7.186 ; 7.186 ; Rise       ; G_CLK_TX        ;
;  OUT[5]      ; G_CLK_TX   ; 7.503 ; 7.503 ; Rise       ; G_CLK_TX        ;
;  OUT[6]      ; G_CLK_TX   ; 7.439 ; 7.439 ; Rise       ; G_CLK_TX        ;
;  OUT[7]      ; G_CLK_TX   ; 6.855 ; 6.855 ; Rise       ; G_CLK_TX        ;
; ready        ; G_CLK_TX   ; 7.198 ; 7.198 ; Rise       ; G_CLK_TX        ;
; BSG_INT      ; SYS_CLK    ; 8.216 ; 8.216 ; Rise       ; SYS_CLK         ;
; Data_out[*]  ; SYS_CLK    ; 7.474 ; 7.474 ; Rise       ; SYS_CLK         ;
;  Data_out[0] ; SYS_CLK    ; 6.912 ; 6.912 ; Rise       ; SYS_CLK         ;
;  Data_out[1] ; SYS_CLK    ; 7.474 ; 7.474 ; Rise       ; SYS_CLK         ;
;  Data_out[2] ; SYS_CLK    ; 7.187 ; 7.187 ; Rise       ; SYS_CLK         ;
;  Data_out[3] ; SYS_CLK    ; 7.445 ; 7.445 ; Rise       ; SYS_CLK         ;
;  Data_out[4] ; SYS_CLK    ; 6.881 ; 6.881 ; Rise       ; SYS_CLK         ;
;  Data_out[5] ; SYS_CLK    ; 7.148 ; 7.148 ; Rise       ; SYS_CLK         ;
;  Data_out[6] ; SYS_CLK    ; 7.434 ; 7.434 ; Rise       ; SYS_CLK         ;
;  Data_out[7] ; SYS_CLK    ; 7.466 ; 7.466 ; Rise       ; SYS_CLK         ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; OUT[*]       ; G_CLK_TX   ; 6.855 ; 6.855 ; Rise       ; G_CLK_TX        ;
;  OUT[0]      ; G_CLK_TX   ; 6.910 ; 6.910 ; Rise       ; G_CLK_TX        ;
;  OUT[1]      ; G_CLK_TX   ; 7.460 ; 7.460 ; Rise       ; G_CLK_TX        ;
;  OUT[2]      ; G_CLK_TX   ; 7.166 ; 7.166 ; Rise       ; G_CLK_TX        ;
;  OUT[3]      ; G_CLK_TX   ; 6.866 ; 6.866 ; Rise       ; G_CLK_TX        ;
;  OUT[4]      ; G_CLK_TX   ; 7.186 ; 7.186 ; Rise       ; G_CLK_TX        ;
;  OUT[5]      ; G_CLK_TX   ; 7.503 ; 7.503 ; Rise       ; G_CLK_TX        ;
;  OUT[6]      ; G_CLK_TX   ; 7.439 ; 7.439 ; Rise       ; G_CLK_TX        ;
;  OUT[7]      ; G_CLK_TX   ; 6.855 ; 6.855 ; Rise       ; G_CLK_TX        ;
; ready        ; G_CLK_TX   ; 7.198 ; 7.198 ; Rise       ; G_CLK_TX        ;
; BSG_INT      ; SYS_CLK    ; 8.080 ; 8.080 ; Rise       ; SYS_CLK         ;
; Data_out[*]  ; SYS_CLK    ; 6.881 ; 6.881 ; Rise       ; SYS_CLK         ;
;  Data_out[0] ; SYS_CLK    ; 6.912 ; 6.912 ; Rise       ; SYS_CLK         ;
;  Data_out[1] ; SYS_CLK    ; 7.474 ; 7.474 ; Rise       ; SYS_CLK         ;
;  Data_out[2] ; SYS_CLK    ; 7.187 ; 7.187 ; Rise       ; SYS_CLK         ;
;  Data_out[3] ; SYS_CLK    ; 7.445 ; 7.445 ; Rise       ; SYS_CLK         ;
;  Data_out[4] ; SYS_CLK    ; 6.881 ; 6.881 ; Rise       ; SYS_CLK         ;
;  Data_out[5] ; SYS_CLK    ; 7.148 ; 7.148 ; Rise       ; SYS_CLK         ;
;  Data_out[6] ; SYS_CLK    ; 7.434 ; 7.434 ; Rise       ; SYS_CLK         ;
;  Data_out[7] ; SYS_CLK    ; 7.466 ; 7.466 ; Rise       ; SYS_CLK         ;
+--------------+------------+-------+-------+------------+-----------------+


+-----------------------------------+
; Fast Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; G_CLK_TX ; -1.553 ; -14.429       ;
; SYS_CLK  ; -0.243 ; -3.120        ;
+----------+--------+---------------+


+----------------------------------+
; Fast Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; G_CLK_TX ; 0.215 ; 0.000         ;
; SYS_CLK  ; 0.215 ; 0.000         ;
+----------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; SYS_CLK  ; -1.380 ; -28.380            ;
; G_CLK_TX ; -1.380 ; -20.380            ;
+----------+--------+--------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'G_CLK_TX'                                                                                                                    ;
+--------+---------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -1.553 ; AMBA:AMBA_H|data1[1]            ; modulador:modulador_h|saida[0] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.002     ; 2.583      ;
; -1.548 ; AMBA:AMBA_H|data2[6]            ; modulador:modulador_h|saida[0] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.002     ; 2.578      ;
; -1.542 ; modulador:modulador_h|flag_byte ; modulador:modulador_h|saida[0] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.002      ; 2.576      ;
; -1.405 ; AMBA:AMBA_H|data2[1]            ; modulador:modulador_h|saida[0] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.002     ; 2.435      ;
; -1.396 ; AMBA:AMBA_H|data1[2]            ; modulador:modulador_h|saida[0] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.002     ; 2.426      ;
; -1.391 ; AMBA:AMBA_H|data1[6]            ; modulador:modulador_h|saida[0] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.002     ; 2.421      ;
; -1.381 ; AMBA:AMBA_H|data2[3]            ; modulador:modulador_h|saida[0] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.002     ; 2.411      ;
; -1.350 ; AMBA:AMBA_H|data2[7]            ; modulador:modulador_h|saida[0] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.002     ; 2.380      ;
; -1.327 ; AMBA:AMBA_H|data1[1]            ; modulador:modulador_h|saida[2] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.003     ; 2.356      ;
; -1.325 ; AMBA:AMBA_H|data2[6]            ; modulador:modulador_h|saida[2] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.003     ; 2.354      ;
; -1.316 ; modulador:modulador_h|flag_byte ; modulador:modulador_h|saida[2] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.001      ; 2.349      ;
; -1.312 ; AMBA:AMBA_H|data1[4]            ; modulador:modulador_h|saida[0] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.002     ; 2.342      ;
; -1.305 ; AMBA:AMBA_H|data1[1]            ; modulador:modulador_h|saida[4] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.002     ; 2.335      ;
; -1.304 ; AMBA:AMBA_H|data2[0]            ; modulador:modulador_h|saida[0] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.002     ; 2.334      ;
; -1.300 ; AMBA:AMBA_H|data2[6]            ; modulador:modulador_h|saida[4] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.002     ; 2.330      ;
; -1.294 ; modulador:modulador_h|flag_byte ; modulador:modulador_h|saida[4] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.002      ; 2.328      ;
; -1.285 ; AMBA:AMBA_H|data1[0]            ; modulador:modulador_h|saida[0] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.002     ; 2.315      ;
; -1.284 ; AMBA:AMBA_H|data2[4]            ; modulador:modulador_h|saida[0] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.002     ; 2.314      ;
; -1.283 ; modulador:modulador_h|aux[1]    ; modulador:modulador_h|saida[0] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.002      ; 2.317      ;
; -1.239 ; AMBA:AMBA_H|data2[2]            ; modulador:modulador_h|saida[0] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.002     ; 2.269      ;
; -1.236 ; AMBA:AMBA_H|data1[3]            ; modulador:modulador_h|saida[0] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.002     ; 2.266      ;
; -1.208 ; AMBA:AMBA_H|data1[1]            ; modulador:modulador_h|saida[6] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.003     ; 2.237      ;
; -1.208 ; AMBA:AMBA_H|data1[5]            ; modulador:modulador_h|saida[0] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.002     ; 2.238      ;
; -1.203 ; AMBA:AMBA_H|data2[6]            ; modulador:modulador_h|saida[6] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.003     ; 2.232      ;
; -1.198 ; AMBA:AMBA_H|data1[1]            ; modulador:modulador_h|saida[5] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.002     ; 2.228      ;
; -1.197 ; AMBA:AMBA_H|data1[1]            ; modulador:modulador_h|saida[3] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.001     ; 2.228      ;
; -1.197 ; modulador:modulador_h|flag_byte ; modulador:modulador_h|saida[6] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.001      ; 2.230      ;
; -1.193 ; AMBA:AMBA_H|data2[6]            ; modulador:modulador_h|saida[5] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.002     ; 2.223      ;
; -1.192 ; AMBA:AMBA_H|data2[6]            ; modulador:modulador_h|saida[3] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.001     ; 2.223      ;
; -1.187 ; modulador:modulador_h|flag_byte ; modulador:modulador_h|saida[5] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.002      ; 2.221      ;
; -1.186 ; modulador:modulador_h|flag_byte ; modulador:modulador_h|saida[3] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.003      ; 2.221      ;
; -1.185 ; AMBA:AMBA_H|data1[7]            ; modulador:modulador_h|saida[0] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.002     ; 2.215      ;
; -1.179 ; AMBA:AMBA_H|data2[1]            ; modulador:modulador_h|saida[2] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.003     ; 2.208      ;
; -1.177 ; AMBA:AMBA_H|data1[1]            ; modulador:modulador_h|saida[1] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.002     ; 2.207      ;
; -1.172 ; AMBA:AMBA_H|data2[6]            ; modulador:modulador_h|saida[1] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.002     ; 2.202      ;
; -1.170 ; AMBA:AMBA_H|data1[2]            ; modulador:modulador_h|saida[2] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.003     ; 2.199      ;
; -1.168 ; AMBA:AMBA_H|data1[6]            ; modulador:modulador_h|saida[2] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.003     ; 2.197      ;
; -1.166 ; modulador:modulador_h|flag_byte ; modulador:modulador_h|saida[1] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.002      ; 2.200      ;
; -1.157 ; AMBA:AMBA_H|data2[1]            ; modulador:modulador_h|saida[4] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.002     ; 2.187      ;
; -1.155 ; AMBA:AMBA_H|data2[3]            ; modulador:modulador_h|saida[2] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.003     ; 2.184      ;
; -1.148 ; AMBA:AMBA_H|data1[2]            ; modulador:modulador_h|saida[4] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.002     ; 2.178      ;
; -1.143 ; AMBA:AMBA_H|data1[6]            ; modulador:modulador_h|saida[4] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.002     ; 2.173      ;
; -1.133 ; AMBA:AMBA_H|data2[3]            ; modulador:modulador_h|saida[4] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.002     ; 2.163      ;
; -1.127 ; AMBA:AMBA_H|data2[7]            ; modulador:modulador_h|saida[2] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.003     ; 2.156      ;
; -1.113 ; modulador:modulador_h|aux[0]    ; modulador:modulador_h|saida[0] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.002      ; 2.147      ;
; -1.102 ; AMBA:AMBA_H|data2[7]            ; modulador:modulador_h|saida[4] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.002     ; 2.132      ;
; -1.089 ; AMBA:AMBA_H|data1[4]            ; modulador:modulador_h|saida[2] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.003     ; 2.118      ;
; -1.078 ; AMBA:AMBA_H|data2[0]            ; modulador:modulador_h|saida[2] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.003     ; 2.107      ;
; -1.064 ; AMBA:AMBA_H|data1[4]            ; modulador:modulador_h|saida[4] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.002     ; 2.094      ;
; -1.064 ; AMBA:AMBA_H|data2[5]            ; modulador:modulador_h|saida[0] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.002     ; 2.094      ;
; -1.061 ; AMBA:AMBA_H|data2[4]            ; modulador:modulador_h|saida[2] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.003     ; 2.090      ;
; -1.060 ; AMBA:AMBA_H|data2[1]            ; modulador:modulador_h|saida[6] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.003     ; 2.089      ;
; -1.060 ; modulador:modulador_h|aux[1]    ; modulador:modulador_h|saida[2] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.001      ; 2.093      ;
; -1.059 ; AMBA:AMBA_H|data1[0]            ; modulador:modulador_h|saida[2] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.003     ; 2.088      ;
; -1.056 ; AMBA:AMBA_H|data2[0]            ; modulador:modulador_h|saida[4] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.002     ; 2.086      ;
; -1.051 ; AMBA:AMBA_H|data1[2]            ; modulador:modulador_h|saida[6] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.003     ; 2.080      ;
; -1.050 ; AMBA:AMBA_H|data2[1]            ; modulador:modulador_h|saida[5] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.002     ; 2.080      ;
; -1.049 ; AMBA:AMBA_H|data2[1]            ; modulador:modulador_h|saida[3] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.001     ; 2.080      ;
; -1.046 ; AMBA:AMBA_H|data1[6]            ; modulador:modulador_h|saida[6] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.003     ; 2.075      ;
; -1.041 ; AMBA:AMBA_H|data1[2]            ; modulador:modulador_h|saida[5] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.002     ; 2.071      ;
; -1.040 ; AMBA:AMBA_H|data1[2]            ; modulador:modulador_h|saida[3] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.001     ; 2.071      ;
; -1.037 ; AMBA:AMBA_H|data1[0]            ; modulador:modulador_h|saida[4] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.002     ; 2.067      ;
; -1.036 ; AMBA:AMBA_H|data2[3]            ; modulador:modulador_h|saida[6] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.003     ; 2.065      ;
; -1.036 ; AMBA:AMBA_H|data1[6]            ; modulador:modulador_h|saida[5] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.002     ; 2.066      ;
; -1.036 ; AMBA:AMBA_H|data2[4]            ; modulador:modulador_h|saida[4] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.002     ; 2.066      ;
; -1.035 ; AMBA:AMBA_H|data1[6]            ; modulador:modulador_h|saida[3] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.001     ; 2.066      ;
; -1.035 ; modulador:modulador_h|aux[1]    ; modulador:modulador_h|saida[4] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.002      ; 2.069      ;
; -1.029 ; AMBA:AMBA_H|data2[1]            ; modulador:modulador_h|saida[1] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.002     ; 2.059      ;
; -1.026 ; AMBA:AMBA_H|data2[3]            ; modulador:modulador_h|saida[5] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.002     ; 2.056      ;
; -1.025 ; AMBA:AMBA_H|data2[3]            ; modulador:modulador_h|saida[3] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.001     ; 2.056      ;
; -1.020 ; AMBA:AMBA_H|data1[2]            ; modulador:modulador_h|saida[1] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.002     ; 2.050      ;
; -1.015 ; AMBA:AMBA_H|data1[6]            ; modulador:modulador_h|saida[1] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.002     ; 2.045      ;
; -1.013 ; AMBA:AMBA_H|data2[2]            ; modulador:modulador_h|saida[2] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.003     ; 2.042      ;
; -1.010 ; AMBA:AMBA_H|data1[3]            ; modulador:modulador_h|saida[2] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.003     ; 2.039      ;
; -1.005 ; AMBA:AMBA_H|data2[7]            ; modulador:modulador_h|saida[6] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.003     ; 2.034      ;
; -1.005 ; AMBA:AMBA_H|data2[3]            ; modulador:modulador_h|saida[1] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.002     ; 2.035      ;
; -0.995 ; AMBA:AMBA_H|data2[7]            ; modulador:modulador_h|saida[5] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.002     ; 2.025      ;
; -0.994 ; AMBA:AMBA_H|data2[7]            ; modulador:modulador_h|saida[3] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.001     ; 2.025      ;
; -0.991 ; AMBA:AMBA_H|data2[2]            ; modulador:modulador_h|saida[4] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.002     ; 2.021      ;
; -0.988 ; AMBA:AMBA_H|data1[3]            ; modulador:modulador_h|saida[4] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.002     ; 2.018      ;
; -0.985 ; AMBA:AMBA_H|data1[5]            ; modulador:modulador_h|saida[2] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.003     ; 2.014      ;
; -0.977 ; AMBA:AMBA_H|data1[1]            ; modulador:modulador_h|flag     ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.001     ; 2.008      ;
; -0.977 ; AMBA:AMBA_H|data1[1]            ; modulador:modulador_h|saida[7] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.001     ; 2.008      ;
; -0.974 ; AMBA:AMBA_H|data2[7]            ; modulador:modulador_h|saida[1] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.002     ; 2.004      ;
; -0.972 ; AMBA:AMBA_H|data2[6]            ; modulador:modulador_h|flag     ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.001     ; 2.003      ;
; -0.972 ; AMBA:AMBA_H|data2[6]            ; modulador:modulador_h|saida[7] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.001     ; 2.003      ;
; -0.967 ; AMBA:AMBA_H|data1[4]            ; modulador:modulador_h|saida[6] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.003     ; 1.996      ;
; -0.966 ; modulador:modulador_h|flag_byte ; modulador:modulador_h|flag     ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.003      ; 2.001      ;
; -0.966 ; modulador:modulador_h|flag_byte ; modulador:modulador_h|saida[7] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.003      ; 2.001      ;
; -0.962 ; AMBA:AMBA_H|data1[7]            ; modulador:modulador_h|saida[2] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.003     ; 1.991      ;
; -0.960 ; AMBA:AMBA_H|data1[5]            ; modulador:modulador_h|saida[4] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.002     ; 1.990      ;
; -0.959 ; AMBA:AMBA_H|data2[0]            ; modulador:modulador_h|saida[6] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.003     ; 1.988      ;
; -0.957 ; AMBA:AMBA_H|data1[4]            ; modulador:modulador_h|saida[5] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.002     ; 1.987      ;
; -0.956 ; AMBA:AMBA_H|data1[4]            ; modulador:modulador_h|saida[3] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.001     ; 1.987      ;
; -0.949 ; AMBA:AMBA_H|data2[0]            ; modulador:modulador_h|saida[5] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.002     ; 1.979      ;
; -0.948 ; AMBA:AMBA_H|data2[0]            ; modulador:modulador_h|saida[3] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.001     ; 1.979      ;
; -0.940 ; AMBA:AMBA_H|data1[0]            ; modulador:modulador_h|saida[6] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.003     ; 1.969      ;
; -0.940 ; modulador:modulador_h|aux[2]    ; modulador:modulador_h|saida[0] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.002      ; 1.974      ;
; -0.939 ; AMBA:AMBA_H|data2[4]            ; modulador:modulador_h|saida[6] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.003     ; 1.968      ;
; -0.938 ; modulador:modulador_h|aux[1]    ; modulador:modulador_h|saida[6] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.001      ; 1.971      ;
+--------+---------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'SYS_CLK'                                                                                                           ;
+--------+------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -0.243 ; modulador:modulador_h|status ; AMBA:AMBA_H|data2[0]    ; G_CLK_TX     ; SYS_CLK     ; 1.000        ; 0.009      ; 1.284      ;
; -0.243 ; modulador:modulador_h|status ; AMBA:AMBA_H|data2[1]    ; G_CLK_TX     ; SYS_CLK     ; 1.000        ; 0.009      ; 1.284      ;
; -0.243 ; modulador:modulador_h|status ; AMBA:AMBA_H|data2[2]    ; G_CLK_TX     ; SYS_CLK     ; 1.000        ; 0.009      ; 1.284      ;
; -0.243 ; modulador:modulador_h|status ; AMBA:AMBA_H|data2[3]    ; G_CLK_TX     ; SYS_CLK     ; 1.000        ; 0.009      ; 1.284      ;
; -0.243 ; modulador:modulador_h|status ; AMBA:AMBA_H|data2[4]    ; G_CLK_TX     ; SYS_CLK     ; 1.000        ; 0.009      ; 1.284      ;
; -0.243 ; modulador:modulador_h|status ; AMBA:AMBA_H|data2[5]    ; G_CLK_TX     ; SYS_CLK     ; 1.000        ; 0.009      ; 1.284      ;
; -0.243 ; modulador:modulador_h|status ; AMBA:AMBA_H|data2[6]    ; G_CLK_TX     ; SYS_CLK     ; 1.000        ; 0.009      ; 1.284      ;
; -0.243 ; modulador:modulador_h|status ; AMBA:AMBA_H|data2[7]    ; G_CLK_TX     ; SYS_CLK     ; 1.000        ; 0.009      ; 1.284      ;
; -0.147 ; modulador:modulador_h|status ; AMBA:AMBA_H|data1[0]    ; G_CLK_TX     ; SYS_CLK     ; 1.000        ; 0.009      ; 1.188      ;
; -0.147 ; modulador:modulador_h|status ; AMBA:AMBA_H|data1[1]    ; G_CLK_TX     ; SYS_CLK     ; 1.000        ; 0.009      ; 1.188      ;
; -0.147 ; modulador:modulador_h|status ; AMBA:AMBA_H|data1[2]    ; G_CLK_TX     ; SYS_CLK     ; 1.000        ; 0.009      ; 1.188      ;
; -0.147 ; modulador:modulador_h|status ; AMBA:AMBA_H|data1[3]    ; G_CLK_TX     ; SYS_CLK     ; 1.000        ; 0.009      ; 1.188      ;
; -0.147 ; modulador:modulador_h|status ; AMBA:AMBA_H|data1[4]    ; G_CLK_TX     ; SYS_CLK     ; 1.000        ; 0.009      ; 1.188      ;
; -0.147 ; modulador:modulador_h|status ; AMBA:AMBA_H|data1[5]    ; G_CLK_TX     ; SYS_CLK     ; 1.000        ; 0.009      ; 1.188      ;
; -0.147 ; modulador:modulador_h|status ; AMBA:AMBA_H|data1[6]    ; G_CLK_TX     ; SYS_CLK     ; 1.000        ; 0.009      ; 1.188      ;
; -0.147 ; modulador:modulador_h|status ; AMBA:AMBA_H|data1[7]    ; G_CLK_TX     ; SYS_CLK     ; 1.000        ; 0.009      ; 1.188      ;
; 0.017  ; modulador:modulador_h|status ; AMBA:AMBA_H|controle[0] ; G_CLK_TX     ; SYS_CLK     ; 1.000        ; 0.008      ; 1.023      ;
; 0.017  ; modulador:modulador_h|status ; AMBA:AMBA_H|controle[1] ; G_CLK_TX     ; SYS_CLK     ; 1.000        ; 0.008      ; 1.023      ;
; 0.262  ; modulador:modulador_h|status ; AMBA:AMBA_H|data_out[2] ; G_CLK_TX     ; SYS_CLK     ; 1.000        ; 0.005      ; 0.775      ;
; 0.303  ; modulador:modulador_h|status ; AMBA:AMBA_H|data_out[3] ; G_CLK_TX     ; SYS_CLK     ; 1.000        ; 0.008      ; 0.737      ;
; 0.330  ; AMBA:AMBA_H|controle[1]      ; AMBA:AMBA_H|data_out[1] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; 0.000      ; 0.702      ;
; 0.330  ; AMBA:AMBA_H|data1[2]         ; AMBA:AMBA_H|data_out[2] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; -0.004     ; 0.698      ;
; 0.359  ; AMBA:AMBA_H|data2[2]         ; AMBA:AMBA_H|data_out[2] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; -0.004     ; 0.669      ;
; 0.435  ; AMBA:AMBA_H|data1[0]         ; AMBA:AMBA_H|data_out[0] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; -0.001     ; 0.596      ;
; 0.437  ; AMBA:AMBA_H|data2[4]         ; AMBA:AMBA_H|data_out[4] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; -0.001     ; 0.594      ;
; 0.444  ; AMBA:AMBA_H|data1[7]         ; AMBA:AMBA_H|data_out[7] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; -0.001     ; 0.587      ;
; 0.467  ; AMBA:AMBA_H|data2[3]         ; AMBA:AMBA_H|data_out[3] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; -0.001     ; 0.564      ;
; 0.468  ; AMBA:AMBA_H|data2[1]         ; AMBA:AMBA_H|data_out[1] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; -0.001     ; 0.563      ;
; 0.469  ; AMBA:AMBA_H|controle[2]      ; AMBA:AMBA_H|data_out[2] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; 0.000      ; 0.563      ;
; 0.475  ; AMBA:AMBA_H|data2[0]         ; AMBA:AMBA_H|data_out[0] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; -0.001     ; 0.556      ;
; 0.492  ; AMBA:AMBA_H|data1[6]         ; AMBA:AMBA_H|data_out[6] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; -0.001     ; 0.539      ;
; 0.505  ; AMBA:AMBA_H|data2[5]         ; AMBA:AMBA_H|data_out[5] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; -0.001     ; 0.526      ;
; 0.546  ; modulador:modulador_h|status ; AMBA:AMBA_H|controle[2] ; G_CLK_TX     ; SYS_CLK     ; 1.000        ; 0.005      ; 0.491      ;
; 0.551  ; AMBA:AMBA_H|data1[3]         ; AMBA:AMBA_H|data_out[3] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; -0.001     ; 0.480      ;
; 0.551  ; AMBA:AMBA_H|data1[4]         ; AMBA:AMBA_H|data_out[4] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; -0.001     ; 0.480      ;
; 0.551  ; AMBA:AMBA_H|data2[6]         ; AMBA:AMBA_H|data_out[6] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; -0.001     ; 0.480      ;
; 0.552  ; AMBA:AMBA_H|data1[1]         ; AMBA:AMBA_H|data_out[1] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; -0.001     ; 0.479      ;
; 0.553  ; AMBA:AMBA_H|data2[7]         ; AMBA:AMBA_H|data_out[7] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; -0.001     ; 0.478      ;
; 0.554  ; AMBA:AMBA_H|data1[5]         ; AMBA:AMBA_H|data_out[5] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; -0.001     ; 0.477      ;
; 0.641  ; AMBA:AMBA_H|controle[0]      ; AMBA:AMBA_H|data_out[0] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; 0.000      ; 0.391      ;
; 0.665  ; AMBA:AMBA_H|controle[2]      ; AMBA:AMBA_H|controle[2] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; 0.000      ; 0.367      ;
+--------+------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'G_CLK_TX'                                                                                                                       ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|entrada[0] ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|entrada[1] ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; modulador:modulador_h|entrada[2] ; modulador:modulador_h|entrada[2] ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; modulador:modulador_h|entrada[3] ; modulador:modulador_h|entrada[3] ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|entrada[4] ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; modulador:modulador_h|flag_byte  ; modulador:modulador_h|flag_byte  ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; modulador:modulador_h|flag       ; modulador:modulador_h|flag       ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.367      ;
; 0.264 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|entrada[3] ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.416      ;
; 0.287 ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|entrada[1] ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.439      ;
; 0.300 ; modulador:modulador_h|flag       ; modulador:modulador_h|saida[7]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.452      ;
; 0.403 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|saida[7]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.555      ;
; 0.415 ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|entrada[3] ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.567      ;
; 0.445 ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|entrada[2] ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.597      ;
; 0.489 ; modulador:modulador_h|entrada[2] ; modulador:modulador_h|entrada[3] ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.641      ;
; 0.552 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|flag       ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.704      ;
; 0.556 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|saida[3]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.708      ;
; 0.572 ; modulador:modulador_h|flag       ; modulador:modulador_h|saida[4]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.001     ; 0.723      ;
; 0.576 ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|saida[5]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.728      ;
; 0.578 ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|saida[2]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.001     ; 0.729      ;
; 0.596 ; modulador:modulador_h|flag       ; modulador:modulador_h|saida[6]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.002     ; 0.746      ;
; 0.600 ; modulador:modulador_h|flag       ; modulador:modulador_h|saida[3]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.752      ;
; 0.609 ; modulador:modulador_h|entrada[3] ; modulador:modulador_h|entrada[4] ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.001      ; 0.762      ;
; 0.617 ; modulador:modulador_h|entrada[2] ; modulador:modulador_h|flag       ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.001      ; 0.770      ;
; 0.621 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|entrada[2] ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.773      ;
; 0.655 ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|saida[1]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.807      ;
; 0.661 ; modulador:modulador_h|entrada[2] ; modulador:modulador_h|entrada[4] ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.001      ; 0.814      ;
; 0.662 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|entrada[4] ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.001      ; 0.815      ;
; 0.663 ; modulador:modulador_h|entrada[2] ; modulador:modulador_h|saida[2]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.001     ; 0.814      ;
; 0.672 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|saida[5]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.824      ;
; 0.689 ; modulador:modulador_h|aux[2]     ; modulador:modulador_h|saida[3]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.003      ; 0.844      ;
; 0.699 ; modulador:modulador_h|entrada[3] ; modulador:modulador_h|saida[5]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.851      ;
; 0.709 ; modulador:modulador_h|entrada[2] ; modulador:modulador_h|saida[5]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.861      ;
; 0.724 ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|entrada[4] ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.001      ; 0.877      ;
; 0.726 ; modulador:modulador_h|flag_byte  ; modulador:modulador_h|status     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.005     ; 0.873      ;
; 0.754 ; modulador:modulador_h|flag       ; modulador:modulador_h|saida[5]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.001     ; 0.905      ;
; 0.756 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|flag_byte  ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.003     ; 0.905      ;
; 0.771 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|saida[1]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.001     ; 0.922      ;
; 0.775 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|saida[7]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.001      ; 0.928      ;
; 0.775 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|flag       ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.001      ; 0.928      ;
; 0.777 ; modulador:modulador_h|entrada[2] ; modulador:modulador_h|saida[7]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.001      ; 0.930      ;
; 0.816 ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|saida[7]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.001      ; 0.969      ;
; 0.831 ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|flag       ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.001      ; 0.984      ;
; 0.863 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|saida[6]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.002     ; 1.013      ;
; 0.865 ; modulador:modulador_h|entrada[2] ; modulador:modulador_h|saida[0]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 1.017      ;
; 0.867 ; modulador:modulador_h|entrada[2] ; modulador:modulador_h|saida[1]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 1.019      ;
; 0.868 ; modulador:modulador_h|entrada[3] ; modulador:modulador_h|saida[6]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.001     ; 1.019      ;
; 0.872 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|saida[5]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.001     ; 1.023      ;
; 0.875 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|saida[3]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.001      ; 1.028      ;
; 0.875 ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|saida[4]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 1.027      ;
; 0.889 ; modulador:modulador_h|flag       ; modulador:modulador_h|saida[0]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.001     ; 1.040      ;
; 0.898 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|saida[2]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.001     ; 1.049      ;
; 0.901 ; modulador:modulador_h|entrada[3] ; modulador:modulador_h|saida[7]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.001      ; 1.054      ;
; 0.902 ; modulador:modulador_h|entrada[3] ; modulador:modulador_h|flag       ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.001      ; 1.055      ;
; 0.904 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|saida[1]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 1.056      ;
; 0.909 ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|saida[0]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 1.061      ;
; 0.924 ; modulador:modulador_h|flag       ; modulador:modulador_h|saida[2]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.002     ; 1.074      ;
; 0.931 ; modulador:modulador_h|status     ; modulador:modulador_h|status     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 1.083      ;
; 0.940 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|saida[4]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.001     ; 1.091      ;
; 0.947 ; modulador:modulador_h|aux[0]     ; modulador:modulador_h|aux[0]     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 1.099      ;
; 0.949 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|saida[2]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.002     ; 1.099      ;
; 0.952 ; modulador:modulador_h|aux[0]     ; modulador:modulador_h|flag_byte  ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 1.104      ;
; 0.955 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|saida[0]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 1.107      ;
; 0.961 ; modulador:modulador_h|entrada[2] ; modulador:modulador_h|saida[4]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 1.113      ;
; 0.970 ; modulador:modulador_h|entrada[3] ; modulador:modulador_h|saida[0]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 1.122      ;
; 0.974 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|saida[4]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 1.126      ;
; 0.990 ; modulador:modulador_h|entrada[3] ; modulador:modulador_h|saida[4]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 1.142      ;
; 0.994 ; modulador:modulador_h|entrada[3] ; modulador:modulador_h|saida[2]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.001     ; 1.145      ;
; 1.024 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|aux[0]     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.003     ; 1.173      ;
; 1.024 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|aux[1]     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.003     ; 1.173      ;
; 1.024 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|aux[2]     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.003     ; 1.173      ;
; 1.029 ; modulador:modulador_h|aux[0]     ; modulador:modulador_h|aux[2]     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 1.181      ;
; 1.038 ; modulador:modulador_h|entrada[3] ; modulador:modulador_h|saida[3]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.001      ; 1.191      ;
; 1.039 ; modulador:modulador_h|entrada[2] ; modulador:modulador_h|saida[6]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.001     ; 1.190      ;
; 1.040 ; modulador:modulador_h|aux[2]     ; modulador:modulador_h|saida[0]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.002      ; 1.194      ;
; 1.040 ; modulador:modulador_h|aux[2]     ; modulador:modulador_h|aux[2]     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 1.192      ;
; 1.047 ; modulador:modulador_h|aux[0]     ; modulador:modulador_h|aux[1]     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 1.199      ;
; 1.055 ; modulador:modulador_h|flag       ; modulador:modulador_h|saida[1]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.001     ; 1.206      ;
; 1.068 ; modulador:modulador_h|entrada[3] ; modulador:modulador_h|saida[1]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 1.220      ;
; 1.091 ; modulador:modulador_h|aux[2]     ; modulador:modulador_h|saida[4]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.002      ; 1.245      ;
; 1.096 ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|saida[3]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.001      ; 1.249      ;
; 1.100 ; modulador:modulador_h|entrada[3] ; modulador:modulador_h|flag_byte  ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.002     ; 1.250      ;
; 1.108 ; modulador:modulador_h|aux[1]     ; modulador:modulador_h|aux[1]     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 1.260      ;
; 1.112 ; modulador:modulador_h|entrada[2] ; modulador:modulador_h|saida[3]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.001      ; 1.265      ;
; 1.121 ; modulador:modulador_h|aux[2]     ; modulador:modulador_h|flag_byte  ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 1.273      ;
; 1.132 ; modulador:modulador_h|aux[1]     ; modulador:modulador_h|saida[3]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.003      ; 1.287      ;
; 1.132 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|status     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.008     ; 1.276      ;
; 1.164 ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|saida[6]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.001     ; 1.315      ;
; 1.181 ; AMBA:AMBA_H|data2[3]             ; modulador:modulador_h|saida[3]   ; SYS_CLK      ; G_CLK_TX    ; 0.000        ; -0.001     ; 1.332      ;
; 1.203 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|saida[0]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.001     ; 1.354      ;
; 1.206 ; modulador:modulador_h|aux[0]     ; modulador:modulador_h|saida[3]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.003      ; 1.361      ;
; 1.213 ; modulador:modulador_h|aux[1]     ; modulador:modulador_h|aux[2]     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 1.365      ;
; 1.220 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|flag_byte  ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.002     ; 1.370      ;
; 1.223 ; modulador:modulador_h|entrada[2] ; modulador:modulador_h|flag_byte  ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.002     ; 1.373      ;
; 1.225 ; modulador:modulador_h|aux[0]     ; modulador:modulador_h|status     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.005     ; 1.372      ;
; 1.243 ; AMBA:AMBA_H|data2[5]             ; modulador:modulador_h|saida[3]   ; SYS_CLK      ; G_CLK_TX    ; 0.000        ; -0.001     ; 1.394      ;
; 1.244 ; AMBA:AMBA_H|data1[2]             ; modulador:modulador_h|saida[3]   ; SYS_CLK      ; G_CLK_TX    ; 0.000        ; -0.001     ; 1.395      ;
; 1.244 ; modulador:modulador_h|aux[2]     ; modulador:modulador_h|flag       ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.003      ; 1.399      ;
; 1.244 ; modulador:modulador_h|aux[2]     ; modulador:modulador_h|saida[7]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.003      ; 1.399      ;
; 1.258 ; modulador:modulador_h|aux[1]     ; modulador:modulador_h|flag       ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.003      ; 1.413      ;
; 1.258 ; modulador:modulador_h|aux[1]     ; modulador:modulador_h|saida[7]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.003      ; 1.413      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'SYS_CLK'                                                                                                           ;
+-------+------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; AMBA:AMBA_H|controle[2]      ; AMBA:AMBA_H|controle[2] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; 0.000      ; 0.367      ;
; 0.239 ; AMBA:AMBA_H|controle[0]      ; AMBA:AMBA_H|data_out[0] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; 0.000      ; 0.391      ;
; 0.326 ; AMBA:AMBA_H|data1[5]         ; AMBA:AMBA_H|data_out[5] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; -0.001     ; 0.477      ;
; 0.327 ; AMBA:AMBA_H|data2[7]         ; AMBA:AMBA_H|data_out[7] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; -0.001     ; 0.478      ;
; 0.328 ; AMBA:AMBA_H|data1[1]         ; AMBA:AMBA_H|data_out[1] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; -0.001     ; 0.479      ;
; 0.329 ; AMBA:AMBA_H|data1[3]         ; AMBA:AMBA_H|data_out[3] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; -0.001     ; 0.480      ;
; 0.329 ; AMBA:AMBA_H|data1[4]         ; AMBA:AMBA_H|data_out[4] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; -0.001     ; 0.480      ;
; 0.329 ; AMBA:AMBA_H|data2[6]         ; AMBA:AMBA_H|data_out[6] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; -0.001     ; 0.480      ;
; 0.334 ; modulador:modulador_h|status ; AMBA:AMBA_H|controle[2] ; G_CLK_TX     ; SYS_CLK     ; 0.000        ; 0.005      ; 0.491      ;
; 0.375 ; AMBA:AMBA_H|data2[5]         ; AMBA:AMBA_H|data_out[5] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; -0.001     ; 0.526      ;
; 0.388 ; AMBA:AMBA_H|data1[6]         ; AMBA:AMBA_H|data_out[6] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; -0.001     ; 0.539      ;
; 0.405 ; AMBA:AMBA_H|data2[0]         ; AMBA:AMBA_H|data_out[0] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; -0.001     ; 0.556      ;
; 0.411 ; AMBA:AMBA_H|controle[2]      ; AMBA:AMBA_H|data_out[2] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; 0.000      ; 0.563      ;
; 0.412 ; AMBA:AMBA_H|data2[1]         ; AMBA:AMBA_H|data_out[1] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; -0.001     ; 0.563      ;
; 0.413 ; AMBA:AMBA_H|data2[3]         ; AMBA:AMBA_H|data_out[3] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; -0.001     ; 0.564      ;
; 0.436 ; AMBA:AMBA_H|data1[7]         ; AMBA:AMBA_H|data_out[7] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; -0.001     ; 0.587      ;
; 0.443 ; AMBA:AMBA_H|data2[4]         ; AMBA:AMBA_H|data_out[4] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; -0.001     ; 0.594      ;
; 0.445 ; AMBA:AMBA_H|data1[0]         ; AMBA:AMBA_H|data_out[0] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; -0.001     ; 0.596      ;
; 0.521 ; AMBA:AMBA_H|data2[2]         ; AMBA:AMBA_H|data_out[2] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; -0.004     ; 0.669      ;
; 0.550 ; AMBA:AMBA_H|controle[1]      ; AMBA:AMBA_H|data_out[1] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; 0.000      ; 0.702      ;
; 0.550 ; AMBA:AMBA_H|data1[2]         ; AMBA:AMBA_H|data_out[2] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; -0.004     ; 0.698      ;
; 0.577 ; modulador:modulador_h|status ; AMBA:AMBA_H|data_out[3] ; G_CLK_TX     ; SYS_CLK     ; 0.000        ; 0.008      ; 0.737      ;
; 0.618 ; modulador:modulador_h|status ; AMBA:AMBA_H|data_out[2] ; G_CLK_TX     ; SYS_CLK     ; 0.000        ; 0.005      ; 0.775      ;
; 0.863 ; modulador:modulador_h|status ; AMBA:AMBA_H|controle[0] ; G_CLK_TX     ; SYS_CLK     ; 0.000        ; 0.008      ; 1.023      ;
; 0.863 ; modulador:modulador_h|status ; AMBA:AMBA_H|controle[1] ; G_CLK_TX     ; SYS_CLK     ; 0.000        ; 0.008      ; 1.023      ;
; 1.027 ; modulador:modulador_h|status ; AMBA:AMBA_H|data1[0]    ; G_CLK_TX     ; SYS_CLK     ; 0.000        ; 0.009      ; 1.188      ;
; 1.027 ; modulador:modulador_h|status ; AMBA:AMBA_H|data1[1]    ; G_CLK_TX     ; SYS_CLK     ; 0.000        ; 0.009      ; 1.188      ;
; 1.027 ; modulador:modulador_h|status ; AMBA:AMBA_H|data1[2]    ; G_CLK_TX     ; SYS_CLK     ; 0.000        ; 0.009      ; 1.188      ;
; 1.027 ; modulador:modulador_h|status ; AMBA:AMBA_H|data1[3]    ; G_CLK_TX     ; SYS_CLK     ; 0.000        ; 0.009      ; 1.188      ;
; 1.027 ; modulador:modulador_h|status ; AMBA:AMBA_H|data1[4]    ; G_CLK_TX     ; SYS_CLK     ; 0.000        ; 0.009      ; 1.188      ;
; 1.027 ; modulador:modulador_h|status ; AMBA:AMBA_H|data1[5]    ; G_CLK_TX     ; SYS_CLK     ; 0.000        ; 0.009      ; 1.188      ;
; 1.027 ; modulador:modulador_h|status ; AMBA:AMBA_H|data1[6]    ; G_CLK_TX     ; SYS_CLK     ; 0.000        ; 0.009      ; 1.188      ;
; 1.027 ; modulador:modulador_h|status ; AMBA:AMBA_H|data1[7]    ; G_CLK_TX     ; SYS_CLK     ; 0.000        ; 0.009      ; 1.188      ;
; 1.123 ; modulador:modulador_h|status ; AMBA:AMBA_H|data2[0]    ; G_CLK_TX     ; SYS_CLK     ; 0.000        ; 0.009      ; 1.284      ;
; 1.123 ; modulador:modulador_h|status ; AMBA:AMBA_H|data2[1]    ; G_CLK_TX     ; SYS_CLK     ; 0.000        ; 0.009      ; 1.284      ;
; 1.123 ; modulador:modulador_h|status ; AMBA:AMBA_H|data2[2]    ; G_CLK_TX     ; SYS_CLK     ; 0.000        ; 0.009      ; 1.284      ;
; 1.123 ; modulador:modulador_h|status ; AMBA:AMBA_H|data2[3]    ; G_CLK_TX     ; SYS_CLK     ; 0.000        ; 0.009      ; 1.284      ;
; 1.123 ; modulador:modulador_h|status ; AMBA:AMBA_H|data2[4]    ; G_CLK_TX     ; SYS_CLK     ; 0.000        ; 0.009      ; 1.284      ;
; 1.123 ; modulador:modulador_h|status ; AMBA:AMBA_H|data2[5]    ; G_CLK_TX     ; SYS_CLK     ; 0.000        ; 0.009      ; 1.284      ;
; 1.123 ; modulador:modulador_h|status ; AMBA:AMBA_H|data2[6]    ; G_CLK_TX     ; SYS_CLK     ; 0.000        ; 0.009      ; 1.284      ;
; 1.123 ; modulador:modulador_h|status ; AMBA:AMBA_H|data2[7]    ; G_CLK_TX     ; SYS_CLK     ; 0.000        ; 0.009      ; 1.284      ;
+-------+------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SYS_CLK'                                                                  ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; SYS_CLK ; Rise       ; SYS_CLK                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|controle[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|controle[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|controle[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|controle[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|controle[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|controle[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data1[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data1[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data1[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data1[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data1[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data1[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data1[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data1[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data1[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data1[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data1[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data1[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data1[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data1[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data1[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data1[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data2[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data2[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data2[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data2[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data2[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data2[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data2[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data2[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data2[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data2[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data2[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data2[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data2[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data2[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data2[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data2[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data_out[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data_out[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data_out[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data_out[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data_out[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data_out[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data_out[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data_out[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data_out[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data_out[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data_out[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data_out[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data_out[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data_out[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data_out[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data_out[7] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|controle[0]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|controle[0]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|controle[1]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|controle[1]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|controle[2]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|controle[2]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data1[0]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data1[0]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data1[1]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data1[1]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data1[2]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data1[2]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data1[3]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data1[3]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data1[4]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data1[4]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data1[5]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data1[5]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data1[6]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data1[6]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data1[7]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data1[7]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data2[0]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data2[0]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data2[1]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data2[1]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data2[2]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data2[2]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data2[3]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data2[3]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data2[4]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data2[4]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data2[5]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data2[5]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data2[6]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data2[6]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data2[7]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data2[7]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data_out[0]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data_out[0]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data_out[1]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data_out[1]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data_out[2]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data_out[2]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data_out[3]|clk  ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'G_CLK_TX'                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; G_CLK_TX ; Rise       ; G_CLK_TX                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|aux[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|aux[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|aux[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|aux[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|aux[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|aux[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|entrada[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|entrada[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|entrada[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|entrada[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|entrada[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|entrada[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|entrada[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|entrada[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|entrada[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|entrada[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|flag       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|flag       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|flag_byte  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|flag_byte  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|status     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|status     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; G_CLK_TX|combout                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; G_CLK_TX|combout                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; G_CLK_TX~clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; G_CLK_TX~clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; G_CLK_TX~clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; G_CLK_TX~clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|aux[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|aux[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|aux[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|aux[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|aux[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|aux[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|entrada[0]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|entrada[0]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|entrada[1]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|entrada[1]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|entrada[2]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|entrada[2]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|entrada[3]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|entrada[3]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|entrada[4]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|entrada[4]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|flag_byte|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|flag_byte|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|flag|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|flag|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|saida[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|saida[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|saida[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|saida[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|saida[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|saida[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|saida[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|saida[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|saida[4]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|saida[4]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|saida[5]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|saida[5]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|saida[6]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|saida[6]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|saida[7]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|saida[7]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|status|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|status|clk           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; Data_in[*]  ; SYS_CLK    ; 1.881 ; 1.881 ; Rise       ; SYS_CLK         ;
;  Data_in[0] ; SYS_CLK    ; 1.794 ; 1.794 ; Rise       ; SYS_CLK         ;
;  Data_in[1] ; SYS_CLK    ; 1.741 ; 1.741 ; Rise       ; SYS_CLK         ;
;  Data_in[2] ; SYS_CLK    ; 1.881 ; 1.881 ; Rise       ; SYS_CLK         ;
;  Data_in[3] ; SYS_CLK    ; 1.750 ; 1.750 ; Rise       ; SYS_CLK         ;
;  Data_in[4] ; SYS_CLK    ; 1.760 ; 1.760 ; Rise       ; SYS_CLK         ;
;  Data_in[5] ; SYS_CLK    ; 1.856 ; 1.856 ; Rise       ; SYS_CLK         ;
;  Data_in[6] ; SYS_CLK    ; 1.832 ; 1.832 ; Rise       ; SYS_CLK         ;
;  Data_in[7] ; SYS_CLK    ; 1.674 ; 1.674 ; Rise       ; SYS_CLK         ;
; addr[*]     ; SYS_CLK    ; 3.408 ; 3.408 ; Rise       ; SYS_CLK         ;
;  addr[0]    ; SYS_CLK    ; 2.652 ; 2.652 ; Rise       ; SYS_CLK         ;
;  addr[1]    ; SYS_CLK    ; 2.793 ; 2.793 ; Rise       ; SYS_CLK         ;
;  addr[2]    ; SYS_CLK    ; 3.121 ; 3.121 ; Rise       ; SYS_CLK         ;
;  addr[3]    ; SYS_CLK    ; 3.298 ; 3.298 ; Rise       ; SYS_CLK         ;
;  addr[4]    ; SYS_CLK    ; 3.408 ; 3.408 ; Rise       ; SYS_CLK         ;
;  addr[5]    ; SYS_CLK    ; 3.278 ; 3.278 ; Rise       ; SYS_CLK         ;
;  addr[6]    ; SYS_CLK    ; 3.218 ; 3.218 ; Rise       ; SYS_CLK         ;
;  addr[7]    ; SYS_CLK    ; 2.906 ; 2.906 ; Rise       ; SYS_CLK         ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; Data_in[*]  ; SYS_CLK    ; -1.451 ; -1.451 ; Rise       ; SYS_CLK         ;
;  Data_in[0] ; SYS_CLK    ; -1.646 ; -1.646 ; Rise       ; SYS_CLK         ;
;  Data_in[1] ; SYS_CLK    ; -1.540 ; -1.540 ; Rise       ; SYS_CLK         ;
;  Data_in[2] ; SYS_CLK    ; -1.679 ; -1.679 ; Rise       ; SYS_CLK         ;
;  Data_in[3] ; SYS_CLK    ; -1.630 ; -1.630 ; Rise       ; SYS_CLK         ;
;  Data_in[4] ; SYS_CLK    ; -1.451 ; -1.451 ; Rise       ; SYS_CLK         ;
;  Data_in[5] ; SYS_CLK    ; -1.735 ; -1.735 ; Rise       ; SYS_CLK         ;
;  Data_in[6] ; SYS_CLK    ; -1.712 ; -1.712 ; Rise       ; SYS_CLK         ;
;  Data_in[7] ; SYS_CLK    ; -1.550 ; -1.550 ; Rise       ; SYS_CLK         ;
; addr[*]     ; SYS_CLK    ; -1.606 ; -1.606 ; Rise       ; SYS_CLK         ;
;  addr[0]    ; SYS_CLK    ; -1.606 ; -1.606 ; Rise       ; SYS_CLK         ;
;  addr[1]    ; SYS_CLK    ; -2.172 ; -2.172 ; Rise       ; SYS_CLK         ;
;  addr[2]    ; SYS_CLK    ; -1.818 ; -1.818 ; Rise       ; SYS_CLK         ;
;  addr[3]    ; SYS_CLK    ; -2.677 ; -2.677 ; Rise       ; SYS_CLK         ;
;  addr[4]    ; SYS_CLK    ; -2.787 ; -2.787 ; Rise       ; SYS_CLK         ;
;  addr[5]    ; SYS_CLK    ; -2.657 ; -2.657 ; Rise       ; SYS_CLK         ;
;  addr[6]    ; SYS_CLK    ; -2.597 ; -2.597 ; Rise       ; SYS_CLK         ;
;  addr[7]    ; SYS_CLK    ; -2.192 ; -2.192 ; Rise       ; SYS_CLK         ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; OUT[*]       ; G_CLK_TX   ; 4.015 ; 4.015 ; Rise       ; G_CLK_TX        ;
;  OUT[0]      ; G_CLK_TX   ; 3.786 ; 3.786 ; Rise       ; G_CLK_TX        ;
;  OUT[1]      ; G_CLK_TX   ; 3.980 ; 3.980 ; Rise       ; G_CLK_TX        ;
;  OUT[2]      ; G_CLK_TX   ; 3.867 ; 3.867 ; Rise       ; G_CLK_TX        ;
;  OUT[3]      ; G_CLK_TX   ; 3.751 ; 3.751 ; Rise       ; G_CLK_TX        ;
;  OUT[4]      ; G_CLK_TX   ; 3.893 ; 3.893 ; Rise       ; G_CLK_TX        ;
;  OUT[5]      ; G_CLK_TX   ; 4.015 ; 4.015 ; Rise       ; G_CLK_TX        ;
;  OUT[6]      ; G_CLK_TX   ; 3.968 ; 3.968 ; Rise       ; G_CLK_TX        ;
;  OUT[7]      ; G_CLK_TX   ; 3.741 ; 3.741 ; Rise       ; G_CLK_TX        ;
; ready        ; G_CLK_TX   ; 3.874 ; 3.874 ; Rise       ; G_CLK_TX        ;
; BSG_INT      ; SYS_CLK    ; 4.267 ; 4.267 ; Rise       ; SYS_CLK         ;
; Data_out[*]  ; SYS_CLK    ; 3.995 ; 3.995 ; Rise       ; SYS_CLK         ;
;  Data_out[0] ; SYS_CLK    ; 3.787 ; 3.787 ; Rise       ; SYS_CLK         ;
;  Data_out[1] ; SYS_CLK    ; 3.995 ; 3.995 ; Rise       ; SYS_CLK         ;
;  Data_out[2] ; SYS_CLK    ; 3.876 ; 3.876 ; Rise       ; SYS_CLK         ;
;  Data_out[3] ; SYS_CLK    ; 3.969 ; 3.969 ; Rise       ; SYS_CLK         ;
;  Data_out[4] ; SYS_CLK    ; 3.757 ; 3.757 ; Rise       ; SYS_CLK         ;
;  Data_out[5] ; SYS_CLK    ; 3.854 ; 3.854 ; Rise       ; SYS_CLK         ;
;  Data_out[6] ; SYS_CLK    ; 3.960 ; 3.960 ; Rise       ; SYS_CLK         ;
;  Data_out[7] ; SYS_CLK    ; 3.986 ; 3.986 ; Rise       ; SYS_CLK         ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; OUT[*]       ; G_CLK_TX   ; 3.741 ; 3.741 ; Rise       ; G_CLK_TX        ;
;  OUT[0]      ; G_CLK_TX   ; 3.786 ; 3.786 ; Rise       ; G_CLK_TX        ;
;  OUT[1]      ; G_CLK_TX   ; 3.980 ; 3.980 ; Rise       ; G_CLK_TX        ;
;  OUT[2]      ; G_CLK_TX   ; 3.867 ; 3.867 ; Rise       ; G_CLK_TX        ;
;  OUT[3]      ; G_CLK_TX   ; 3.751 ; 3.751 ; Rise       ; G_CLK_TX        ;
;  OUT[4]      ; G_CLK_TX   ; 3.893 ; 3.893 ; Rise       ; G_CLK_TX        ;
;  OUT[5]      ; G_CLK_TX   ; 4.015 ; 4.015 ; Rise       ; G_CLK_TX        ;
;  OUT[6]      ; G_CLK_TX   ; 3.968 ; 3.968 ; Rise       ; G_CLK_TX        ;
;  OUT[7]      ; G_CLK_TX   ; 3.741 ; 3.741 ; Rise       ; G_CLK_TX        ;
; ready        ; G_CLK_TX   ; 3.874 ; 3.874 ; Rise       ; G_CLK_TX        ;
; BSG_INT      ; SYS_CLK    ; 4.237 ; 4.237 ; Rise       ; SYS_CLK         ;
; Data_out[*]  ; SYS_CLK    ; 3.757 ; 3.757 ; Rise       ; SYS_CLK         ;
;  Data_out[0] ; SYS_CLK    ; 3.787 ; 3.787 ; Rise       ; SYS_CLK         ;
;  Data_out[1] ; SYS_CLK    ; 3.995 ; 3.995 ; Rise       ; SYS_CLK         ;
;  Data_out[2] ; SYS_CLK    ; 3.876 ; 3.876 ; Rise       ; SYS_CLK         ;
;  Data_out[3] ; SYS_CLK    ; 3.969 ; 3.969 ; Rise       ; SYS_CLK         ;
;  Data_out[4] ; SYS_CLK    ; 3.757 ; 3.757 ; Rise       ; SYS_CLK         ;
;  Data_out[5] ; SYS_CLK    ; 3.854 ; 3.854 ; Rise       ; SYS_CLK         ;
;  Data_out[6] ; SYS_CLK    ; 3.960 ; 3.960 ; Rise       ; SYS_CLK         ;
;  Data_out[7] ; SYS_CLK    ; 3.986 ; 3.986 ; Rise       ; SYS_CLK         ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -6.116   ; 0.215 ; N/A      ; N/A     ; -1.631              ;
;  G_CLK_TX        ; -6.116   ; 0.215 ; N/A      ; N/A     ; -1.631              ;
;  SYS_CLK         ; -2.055   ; 0.215 ; N/A      ; N/A     ; -1.631              ;
; Design-wide TNS  ; -102.963 ; 0.0   ; 0.0      ; 0.0     ; -59.474             ;
;  G_CLK_TX        ; -65.099  ; 0.000 ; N/A      ; N/A     ; -24.849             ;
;  SYS_CLK         ; -37.864  ; 0.000 ; N/A      ; N/A     ; -34.625             ;
+------------------+----------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; Data_in[*]  ; SYS_CLK    ; 4.203 ; 4.203 ; Rise       ; SYS_CLK         ;
;  Data_in[0] ; SYS_CLK    ; 3.938 ; 3.938 ; Rise       ; SYS_CLK         ;
;  Data_in[1] ; SYS_CLK    ; 3.874 ; 3.874 ; Rise       ; SYS_CLK         ;
;  Data_in[2] ; SYS_CLK    ; 4.203 ; 4.203 ; Rise       ; SYS_CLK         ;
;  Data_in[3] ; SYS_CLK    ; 3.880 ; 3.880 ; Rise       ; SYS_CLK         ;
;  Data_in[4] ; SYS_CLK    ; 3.901 ; 3.901 ; Rise       ; SYS_CLK         ;
;  Data_in[5] ; SYS_CLK    ; 4.157 ; 4.157 ; Rise       ; SYS_CLK         ;
;  Data_in[6] ; SYS_CLK    ; 4.130 ; 4.130 ; Rise       ; SYS_CLK         ;
;  Data_in[7] ; SYS_CLK    ; 3.649 ; 3.649 ; Rise       ; SYS_CLK         ;
; addr[*]     ; SYS_CLK    ; 7.975 ; 7.975 ; Rise       ; SYS_CLK         ;
;  addr[0]    ; SYS_CLK    ; 6.098 ; 6.098 ; Rise       ; SYS_CLK         ;
;  addr[1]    ; SYS_CLK    ; 6.373 ; 6.373 ; Rise       ; SYS_CLK         ;
;  addr[2]    ; SYS_CLK    ; 7.231 ; 7.231 ; Rise       ; SYS_CLK         ;
;  addr[3]    ; SYS_CLK    ; 7.712 ; 7.712 ; Rise       ; SYS_CLK         ;
;  addr[4]    ; SYS_CLK    ; 7.975 ; 7.975 ; Rise       ; SYS_CLK         ;
;  addr[5]    ; SYS_CLK    ; 7.692 ; 7.692 ; Rise       ; SYS_CLK         ;
;  addr[6]    ; SYS_CLK    ; 7.544 ; 7.544 ; Rise       ; SYS_CLK         ;
;  addr[7]    ; SYS_CLK    ; 6.639 ; 6.639 ; Rise       ; SYS_CLK         ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; Data_in[*]  ; SYS_CLK    ; -1.451 ; -1.451 ; Rise       ; SYS_CLK         ;
;  Data_in[0] ; SYS_CLK    ; -1.646 ; -1.646 ; Rise       ; SYS_CLK         ;
;  Data_in[1] ; SYS_CLK    ; -1.540 ; -1.540 ; Rise       ; SYS_CLK         ;
;  Data_in[2] ; SYS_CLK    ; -1.679 ; -1.679 ; Rise       ; SYS_CLK         ;
;  Data_in[3] ; SYS_CLK    ; -1.630 ; -1.630 ; Rise       ; SYS_CLK         ;
;  Data_in[4] ; SYS_CLK    ; -1.451 ; -1.451 ; Rise       ; SYS_CLK         ;
;  Data_in[5] ; SYS_CLK    ; -1.735 ; -1.735 ; Rise       ; SYS_CLK         ;
;  Data_in[6] ; SYS_CLK    ; -1.712 ; -1.712 ; Rise       ; SYS_CLK         ;
;  Data_in[7] ; SYS_CLK    ; -1.550 ; -1.550 ; Rise       ; SYS_CLK         ;
; addr[*]     ; SYS_CLK    ; -1.606 ; -1.606 ; Rise       ; SYS_CLK         ;
;  addr[0]    ; SYS_CLK    ; -1.606 ; -1.606 ; Rise       ; SYS_CLK         ;
;  addr[1]    ; SYS_CLK    ; -2.172 ; -2.172 ; Rise       ; SYS_CLK         ;
;  addr[2]    ; SYS_CLK    ; -1.818 ; -1.818 ; Rise       ; SYS_CLK         ;
;  addr[3]    ; SYS_CLK    ; -2.677 ; -2.677 ; Rise       ; SYS_CLK         ;
;  addr[4]    ; SYS_CLK    ; -2.787 ; -2.787 ; Rise       ; SYS_CLK         ;
;  addr[5]    ; SYS_CLK    ; -2.657 ; -2.657 ; Rise       ; SYS_CLK         ;
;  addr[6]    ; SYS_CLK    ; -2.597 ; -2.597 ; Rise       ; SYS_CLK         ;
;  addr[7]    ; SYS_CLK    ; -2.192 ; -2.192 ; Rise       ; SYS_CLK         ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; OUT[*]       ; G_CLK_TX   ; 7.503 ; 7.503 ; Rise       ; G_CLK_TX        ;
;  OUT[0]      ; G_CLK_TX   ; 6.910 ; 6.910 ; Rise       ; G_CLK_TX        ;
;  OUT[1]      ; G_CLK_TX   ; 7.460 ; 7.460 ; Rise       ; G_CLK_TX        ;
;  OUT[2]      ; G_CLK_TX   ; 7.166 ; 7.166 ; Rise       ; G_CLK_TX        ;
;  OUT[3]      ; G_CLK_TX   ; 6.866 ; 6.866 ; Rise       ; G_CLK_TX        ;
;  OUT[4]      ; G_CLK_TX   ; 7.186 ; 7.186 ; Rise       ; G_CLK_TX        ;
;  OUT[5]      ; G_CLK_TX   ; 7.503 ; 7.503 ; Rise       ; G_CLK_TX        ;
;  OUT[6]      ; G_CLK_TX   ; 7.439 ; 7.439 ; Rise       ; G_CLK_TX        ;
;  OUT[7]      ; G_CLK_TX   ; 6.855 ; 6.855 ; Rise       ; G_CLK_TX        ;
; ready        ; G_CLK_TX   ; 7.198 ; 7.198 ; Rise       ; G_CLK_TX        ;
; BSG_INT      ; SYS_CLK    ; 8.216 ; 8.216 ; Rise       ; SYS_CLK         ;
; Data_out[*]  ; SYS_CLK    ; 7.474 ; 7.474 ; Rise       ; SYS_CLK         ;
;  Data_out[0] ; SYS_CLK    ; 6.912 ; 6.912 ; Rise       ; SYS_CLK         ;
;  Data_out[1] ; SYS_CLK    ; 7.474 ; 7.474 ; Rise       ; SYS_CLK         ;
;  Data_out[2] ; SYS_CLK    ; 7.187 ; 7.187 ; Rise       ; SYS_CLK         ;
;  Data_out[3] ; SYS_CLK    ; 7.445 ; 7.445 ; Rise       ; SYS_CLK         ;
;  Data_out[4] ; SYS_CLK    ; 6.881 ; 6.881 ; Rise       ; SYS_CLK         ;
;  Data_out[5] ; SYS_CLK    ; 7.148 ; 7.148 ; Rise       ; SYS_CLK         ;
;  Data_out[6] ; SYS_CLK    ; 7.434 ; 7.434 ; Rise       ; SYS_CLK         ;
;  Data_out[7] ; SYS_CLK    ; 7.466 ; 7.466 ; Rise       ; SYS_CLK         ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; OUT[*]       ; G_CLK_TX   ; 3.741 ; 3.741 ; Rise       ; G_CLK_TX        ;
;  OUT[0]      ; G_CLK_TX   ; 3.786 ; 3.786 ; Rise       ; G_CLK_TX        ;
;  OUT[1]      ; G_CLK_TX   ; 3.980 ; 3.980 ; Rise       ; G_CLK_TX        ;
;  OUT[2]      ; G_CLK_TX   ; 3.867 ; 3.867 ; Rise       ; G_CLK_TX        ;
;  OUT[3]      ; G_CLK_TX   ; 3.751 ; 3.751 ; Rise       ; G_CLK_TX        ;
;  OUT[4]      ; G_CLK_TX   ; 3.893 ; 3.893 ; Rise       ; G_CLK_TX        ;
;  OUT[5]      ; G_CLK_TX   ; 4.015 ; 4.015 ; Rise       ; G_CLK_TX        ;
;  OUT[6]      ; G_CLK_TX   ; 3.968 ; 3.968 ; Rise       ; G_CLK_TX        ;
;  OUT[7]      ; G_CLK_TX   ; 3.741 ; 3.741 ; Rise       ; G_CLK_TX        ;
; ready        ; G_CLK_TX   ; 3.874 ; 3.874 ; Rise       ; G_CLK_TX        ;
; BSG_INT      ; SYS_CLK    ; 4.237 ; 4.237 ; Rise       ; SYS_CLK         ;
; Data_out[*]  ; SYS_CLK    ; 3.757 ; 3.757 ; Rise       ; SYS_CLK         ;
;  Data_out[0] ; SYS_CLK    ; 3.787 ; 3.787 ; Rise       ; SYS_CLK         ;
;  Data_out[1] ; SYS_CLK    ; 3.995 ; 3.995 ; Rise       ; SYS_CLK         ;
;  Data_out[2] ; SYS_CLK    ; 3.876 ; 3.876 ; Rise       ; SYS_CLK         ;
;  Data_out[3] ; SYS_CLK    ; 3.969 ; 3.969 ; Rise       ; SYS_CLK         ;
;  Data_out[4] ; SYS_CLK    ; 3.757 ; 3.757 ; Rise       ; SYS_CLK         ;
;  Data_out[5] ; SYS_CLK    ; 3.854 ; 3.854 ; Rise       ; SYS_CLK         ;
;  Data_out[6] ; SYS_CLK    ; 3.960 ; 3.960 ; Rise       ; SYS_CLK         ;
;  Data_out[7] ; SYS_CLK    ; 3.986 ; 3.986 ; Rise       ; SYS_CLK         ;
+--------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; G_CLK_TX   ; G_CLK_TX ; 1307     ; 0        ; 0        ; 0        ;
; SYS_CLK    ; G_CLK_TX ; 1176     ; 0        ; 0        ; 0        ;
; G_CLK_TX   ; SYS_CLK  ; 21       ; 0        ; 0        ; 0        ;
; SYS_CLK    ; SYS_CLK  ; 20       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; G_CLK_TX   ; G_CLK_TX ; 1307     ; 0        ; 0        ; 0        ;
; SYS_CLK    ; G_CLK_TX ; 1176     ; 0        ; 0        ; 0        ;
; G_CLK_TX   ; SYS_CLK  ; 21       ; 0        ; 0        ; 0        ;
; SYS_CLK    ; SYS_CLK  ; 20       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 16    ; 16   ;
; Unconstrained Input Port Paths  ; 235   ; 235  ;
; Unconstrained Output Ports      ; 18    ; 18   ;
; Unconstrained Output Port Paths ; 19    ; 19   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1.78 SJ Web Edition
    Info: Processing started: Wed Mar 22 11:57:26 2017
Info: Command: quartus_sta BSG -c BSG
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'BSG.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name SYS_CLK SYS_CLK
    Info (332105): create_clock -period 1.000 -name G_CLK_TX G_CLK_TX
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -6.116
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.116       -65.099 G_CLK_TX 
    Info (332119):    -2.055       -37.864 SYS_CLK 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 G_CLK_TX 
    Info (332119):     0.445         0.000 SYS_CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631       -34.625 SYS_CLK 
    Info (332119):    -1.631       -24.849 G_CLK_TX 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.553
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.553       -14.429 G_CLK_TX 
    Info (332119):    -0.243        -3.120 SYS_CLK 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 G_CLK_TX 
    Info (332119):     0.215         0.000 SYS_CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -28.380 SYS_CLK 
    Info (332119):    -1.380       -20.380 G_CLK_TX 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 600 megabytes
    Info: Processing ended: Wed Mar 22 11:57:27 2017
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


