TimeQuest Timing Analyzer report for cpu_nuevo
Fri Feb 16 18:49:18 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'estadoSiguiente.escribir_op1'
 12. Slow Model Setup: 'donde_leer[0]'
 13. Slow Model Setup: 'estadoSiguiente.escribir_op2'
 14. Slow Model Setup: 'control[0]'
 15. Slow Model Setup: 'estadoSiguiente.escribir_ram'
 16. Slow Model Setup: 'estadoSiguiente.escribir_status'
 17. Slow Model Setup: 'estadoSiguiente.cambiar_pc'
 18. Slow Model Setup: 'estadoSiguiente.mostrar_salida'
 19. Slow Model Hold: 'estadoSiguiente.escribir_op2'
 20. Slow Model Hold: 'control[0]'
 21. Slow Model Hold: 'estadoSiguiente.escribir_op1'
 22. Slow Model Hold: 'estadoSiguiente.cambiar_pc'
 23. Slow Model Hold: 'donde_leer[0]'
 24. Slow Model Hold: 'estadoSiguiente.escribir_ram'
 25. Slow Model Hold: 'estadoSiguiente.mostrar_salida'
 26. Slow Model Hold: 'estadoSiguiente.escribir_status'
 27. Slow Model Recovery: 'estadoSiguiente.espera'
 28. Slow Model Recovery: 'estadoSiguiente.mostrar_salida'
 29. Slow Model Recovery: 'estadoSiguiente.activar_leer_ri'
 30. Slow Model Recovery: 'estadoSiguiente.activar_leer_pc'
 31. Slow Model Recovery: 'estadoSiguiente.activar_esc_data'
 32. Slow Model Recovery: 'estadoSiguiente.activar_carga_alu'
 33. Slow Model Removal: 'estadoSiguiente.activar_esc_data'
 34. Slow Model Removal: 'estadoSiguiente.activar_leer_ri'
 35. Slow Model Removal: 'estadoSiguiente.espera'
 36. Slow Model Removal: 'estadoSiguiente.mostrar_salida'
 37. Slow Model Removal: 'estadoSiguiente.activar_carga_alu'
 38. Slow Model Removal: 'estadoSiguiente.activar_leer_pc'
 39. Slow Model Minimum Pulse Width: 'control[0]'
 40. Slow Model Minimum Pulse Width: 'donde_leer[0]'
 41. Slow Model Minimum Pulse Width: 'estadoSiguiente.activar_carga_alu'
 42. Slow Model Minimum Pulse Width: 'estadoSiguiente.activar_esc_data'
 43. Slow Model Minimum Pulse Width: 'estadoSiguiente.activar_leer_pc'
 44. Slow Model Minimum Pulse Width: 'estadoSiguiente.activar_leer_ri'
 45. Slow Model Minimum Pulse Width: 'estadoSiguiente.cambiar_pc'
 46. Slow Model Minimum Pulse Width: 'estadoSiguiente.escribir_op1'
 47. Slow Model Minimum Pulse Width: 'estadoSiguiente.escribir_op2'
 48. Slow Model Minimum Pulse Width: 'estadoSiguiente.escribir_ram'
 49. Slow Model Minimum Pulse Width: 'estadoSiguiente.escribir_status'
 50. Slow Model Minimum Pulse Width: 'estadoSiguiente.espera'
 51. Slow Model Minimum Pulse Width: 'estadoSiguiente.mostrar_salida'
 52. Setup Times
 53. Hold Times
 54. Clock to Output Times
 55. Minimum Clock to Output Times
 56. Fast Model Setup Summary
 57. Fast Model Hold Summary
 58. Fast Model Recovery Summary
 59. Fast Model Removal Summary
 60. Fast Model Minimum Pulse Width Summary
 61. Fast Model Setup: 'estadoSiguiente.escribir_op1'
 62. Fast Model Setup: 'estadoSiguiente.escribir_op2'
 63. Fast Model Setup: 'donde_leer[0]'
 64. Fast Model Setup: 'estadoSiguiente.escribir_ram'
 65. Fast Model Setup: 'estadoSiguiente.escribir_status'
 66. Fast Model Setup: 'control[0]'
 67. Fast Model Setup: 'estadoSiguiente.cambiar_pc'
 68. Fast Model Setup: 'estadoSiguiente.mostrar_salida'
 69. Fast Model Hold: 'control[0]'
 70. Fast Model Hold: 'estadoSiguiente.escribir_op2'
 71. Fast Model Hold: 'estadoSiguiente.escribir_op1'
 72. Fast Model Hold: 'estadoSiguiente.cambiar_pc'
 73. Fast Model Hold: 'donde_leer[0]'
 74. Fast Model Hold: 'estadoSiguiente.escribir_ram'
 75. Fast Model Hold: 'estadoSiguiente.mostrar_salida'
 76. Fast Model Hold: 'estadoSiguiente.escribir_status'
 77. Fast Model Recovery: 'estadoSiguiente.mostrar_salida'
 78. Fast Model Recovery: 'estadoSiguiente.espera'
 79. Fast Model Recovery: 'estadoSiguiente.activar_leer_ri'
 80. Fast Model Recovery: 'estadoSiguiente.activar_leer_pc'
 81. Fast Model Recovery: 'estadoSiguiente.activar_esc_data'
 82. Fast Model Recovery: 'estadoSiguiente.activar_carga_alu'
 83. Fast Model Removal: 'estadoSiguiente.activar_esc_data'
 84. Fast Model Removal: 'estadoSiguiente.espera'
 85. Fast Model Removal: 'estadoSiguiente.activar_leer_ri'
 86. Fast Model Removal: 'estadoSiguiente.mostrar_salida'
 87. Fast Model Removal: 'estadoSiguiente.activar_carga_alu'
 88. Fast Model Removal: 'estadoSiguiente.activar_leer_pc'
 89. Fast Model Minimum Pulse Width: 'control[0]'
 90. Fast Model Minimum Pulse Width: 'donde_leer[0]'
 91. Fast Model Minimum Pulse Width: 'estadoSiguiente.activar_carga_alu'
 92. Fast Model Minimum Pulse Width: 'estadoSiguiente.activar_esc_data'
 93. Fast Model Minimum Pulse Width: 'estadoSiguiente.activar_leer_pc'
 94. Fast Model Minimum Pulse Width: 'estadoSiguiente.activar_leer_ri'
 95. Fast Model Minimum Pulse Width: 'estadoSiguiente.cambiar_pc'
 96. Fast Model Minimum Pulse Width: 'estadoSiguiente.escribir_op1'
 97. Fast Model Minimum Pulse Width: 'estadoSiguiente.escribir_op2'
 98. Fast Model Minimum Pulse Width: 'estadoSiguiente.escribir_ram'
 99. Fast Model Minimum Pulse Width: 'estadoSiguiente.escribir_status'
100. Fast Model Minimum Pulse Width: 'estadoSiguiente.espera'
101. Fast Model Minimum Pulse Width: 'estadoSiguiente.mostrar_salida'
102. Setup Times
103. Hold Times
104. Clock to Output Times
105. Minimum Clock to Output Times
106. Multicorner Timing Analysis Summary
107. Setup Times
108. Hold Times
109. Clock to Output Times
110. Minimum Clock to Output Times
111. Setup Transfers
112. Hold Transfers
113. Recovery Transfers
114. Removal Transfers
115. Report TCCS
116. Report RSKM
117. Unconstrained Paths
118. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; cpu_nuevo                                                         ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                               ;
+-----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------+
; Clock Name                        ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                               ;
+-----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------+
; control[0]                        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { control[0] }                        ;
; donde_leer[0]                     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { donde_leer[0] }                     ;
; estadoSiguiente.activar_carga_alu ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { estadoSiguiente.activar_carga_alu } ;
; estadoSiguiente.activar_esc_data  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { estadoSiguiente.activar_esc_data }  ;
; estadoSiguiente.activar_leer_pc   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { estadoSiguiente.activar_leer_pc }   ;
; estadoSiguiente.activar_leer_ri   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { estadoSiguiente.activar_leer_ri }   ;
; estadoSiguiente.cambiar_pc        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { estadoSiguiente.cambiar_pc }        ;
; estadoSiguiente.escribir_op1      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { estadoSiguiente.escribir_op1 }      ;
; estadoSiguiente.escribir_op2      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { estadoSiguiente.escribir_op2 }      ;
; estadoSiguiente.escribir_ram      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { estadoSiguiente.escribir_ram }      ;
; estadoSiguiente.escribir_status   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { estadoSiguiente.escribir_status }   ;
; estadoSiguiente.espera            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { estadoSiguiente.espera }            ;
; estadoSiguiente.mostrar_salida    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { estadoSiguiente.mostrar_salida }    ;
+-----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------+


+---------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                               ;
+------------+-----------------+------------------------------+-------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                   ; Note                    ;
+------------+-----------------+------------------------------+-------------------------+
; INF MHz    ; 233.54 MHz      ; estadoSiguiente.cambiar_pc   ; limit due to hold check ;
; 144.26 MHz ; 144.26 MHz      ; control[0]                   ;                         ;
; 268.67 MHz ; 268.67 MHz      ; estadoSiguiente.escribir_ram ;                         ;
; 273.22 MHz ; 177.18 MHz      ; estadoSiguiente.escribir_op1 ; limit due to hold check ;
; 699.3 MHz  ; 419.46 MHz      ; donde_leer[0]                ; limit due to hold check ;
; 957.85 MHz ; 160.15 MHz      ; estadoSiguiente.escribir_op2 ; limit due to hold check ;
+------------+-----------------+------------------------------+-------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------+
; Slow Model Setup Summary                                 ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; estadoSiguiente.escribir_op1    ; -6.948 ; -52.259       ;
; donde_leer[0]                   ; -6.712 ; -51.294       ;
; estadoSiguiente.escribir_op2    ; -6.467 ; -46.166       ;
; control[0]                      ; -5.932 ; -410.618      ;
; estadoSiguiente.escribir_ram    ; -5.843 ; -30.744       ;
; estadoSiguiente.escribir_status ; -4.120 ; -7.166        ;
; estadoSiguiente.cambiar_pc      ; -2.907 ; -15.611       ;
; estadoSiguiente.mostrar_salida  ; -1.873 ; -12.510       ;
+---------------------------------+--------+---------------+


+----------------------------------------------------------+
; Slow Model Hold Summary                                  ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; estadoSiguiente.escribir_op2    ; -3.303 ; -25.722       ;
; control[0]                      ; -2.882 ; -14.865       ;
; estadoSiguiente.escribir_op1    ; -2.822 ; -21.874       ;
; estadoSiguiente.cambiar_pc      ; -2.141 ; -11.694       ;
; donde_leer[0]                   ; -1.192 ; -7.470        ;
; estadoSiguiente.escribir_ram    ; -0.421 ; -1.659        ;
; estadoSiguiente.mostrar_salida  ; 0.498  ; 0.000         ;
; estadoSiguiente.escribir_status ; 2.361  ; 0.000         ;
+---------------------------------+--------+---------------+


+------------------------------------------------------------+
; Slow Model Recovery Summary                                ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; estadoSiguiente.espera            ; -5.767 ; -5.767        ;
; estadoSiguiente.mostrar_salida    ; -5.632 ; -5.632        ;
; estadoSiguiente.activar_leer_ri   ; -5.142 ; -5.142        ;
; estadoSiguiente.activar_leer_pc   ; -4.984 ; -4.984        ;
; estadoSiguiente.activar_esc_data  ; -3.953 ; -3.953        ;
; estadoSiguiente.activar_carga_alu ; -3.647 ; -7.268        ;
+-----------------------------------+--------+---------------+


+------------------------------------------------------------+
; Slow Model Removal Summary                                 ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; estadoSiguiente.activar_esc_data  ; -0.721 ; -0.721        ;
; estadoSiguiente.activar_leer_ri   ; -0.536 ; -0.536        ;
; estadoSiguiente.espera            ; -0.445 ; -0.445        ;
; estadoSiguiente.mostrar_salida    ; -0.046 ; -0.046        ;
; estadoSiguiente.activar_carga_alu ; 0.051  ; 0.000         ;
; estadoSiguiente.activar_leer_pc   ; 0.244  ; 0.000         ;
+-----------------------------------+--------+---------------+


+------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                     ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; control[0]                        ; -2.567 ; -374.911      ;
; donde_leer[0]                     ; 0.500  ; 0.000         ;
; estadoSiguiente.activar_carga_alu ; 0.500  ; 0.000         ;
; estadoSiguiente.activar_esc_data  ; 0.500  ; 0.000         ;
; estadoSiguiente.activar_leer_pc   ; 0.500  ; 0.000         ;
; estadoSiguiente.activar_leer_ri   ; 0.500  ; 0.000         ;
; estadoSiguiente.cambiar_pc        ; 0.500  ; 0.000         ;
; estadoSiguiente.escribir_op1      ; 0.500  ; 0.000         ;
; estadoSiguiente.escribir_op2      ; 0.500  ; 0.000         ;
; estadoSiguiente.escribir_ram      ; 0.500  ; 0.000         ;
; estadoSiguiente.escribir_status   ; 0.500  ; 0.000         ;
; estadoSiguiente.espera            ; 0.500  ; 0.000         ;
; estadoSiguiente.mostrar_salida    ; 0.500  ; 0.000         ;
+-----------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'estadoSiguiente.escribir_op1'                                                                                                                                                                                ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                           ; To Node   ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; -6.948 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.795      ; 5.781      ;
; -6.948 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.795      ; 5.781      ;
; -6.948 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.795      ; 5.781      ;
; -6.948 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.795      ; 5.781      ;
; -6.948 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.795      ; 5.781      ;
; -6.948 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.795      ; 5.781      ;
; -6.638 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.841      ; 5.457      ;
; -6.638 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.841      ; 5.457      ;
; -6.638 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.841      ; 5.457      ;
; -6.638 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.841      ; 5.457      ;
; -6.638 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.841      ; 5.457      ;
; -6.638 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.841      ; 5.457      ;
; -5.478 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.842      ; 5.887      ;
; -5.478 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.842      ; 5.887      ;
; -5.478 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.842      ; 5.887      ;
; -5.478 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.842      ; 5.887      ;
; -5.478 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.842      ; 5.887      ;
; -5.478 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.842      ; 5.887      ;
; -5.138 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.797      ; 5.787      ;
; -5.138 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.797      ; 5.787      ;
; -5.138 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.797      ; 5.787      ;
; -5.138 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.797      ; 5.787      ;
; -5.138 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.797      ; 5.787      ;
; -5.138 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.797      ; 5.787      ;
; -4.743 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.841      ; 5.454      ;
; -4.743 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.841      ; 5.454      ;
; -4.743 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.841      ; 5.454      ;
; -4.743 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.841      ; 5.454      ;
; -4.743 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.841      ; 5.454      ;
; -4.743 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.841      ; 5.454      ;
; -4.732 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.841      ; 5.437      ;
; -4.732 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.841      ; 5.437      ;
; -4.732 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.841      ; 5.437      ;
; -4.732 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.841      ; 5.437      ;
; -4.732 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.841      ; 5.437      ;
; -4.732 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.841      ; 5.437      ;
; -4.641 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.842      ; 5.353      ;
; -4.641 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.842      ; 5.353      ;
; -4.641 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.842      ; 5.353      ;
; -4.641 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.842      ; 5.353      ;
; -4.641 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.842      ; 5.353      ;
; -4.641 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.842      ; 5.353      ;
; -4.442 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.843      ; 5.457      ;
; -4.442 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.843      ; 5.457      ;
; -4.442 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.843      ; 5.457      ;
; -4.442 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.843      ; 5.457      ;
; -4.442 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.843      ; 5.457      ;
; -4.442 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.843      ; 5.457      ;
; -1.330 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 4.692      ; 3.364      ;
; -1.277 ; registro8b:r_data|data_out[1]~reg0                                                                  ; in_op1[1] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.883      ; 1.252      ;
; -1.274 ; registro8b:r_data|data_out[2]~reg0                                                                  ; in_op1[2] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.881      ; 1.251      ;
; -1.271 ; registro8b:r_data|data_out[4]~reg0                                                                  ; in_op1[4] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.884      ; 1.248      ;
; -1.232 ; registro8b:r_data|data_out[3]~reg0                                                                  ; in_op1[3] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.881      ; 1.254      ;
; -1.219 ; registro8b:r_data|data_out[7]~reg0                                                                  ; in_op1[7] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.880      ; 1.253      ;
; -1.131 ; registro8b:r_data|data_out[0]~reg0                                                                  ; in_op1[0] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.693      ; 1.124      ;
; -1.131 ; registro8b:r_data|data_out[5]~reg0                                                                  ; in_op1[5] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.883      ; 1.169      ;
; -0.964 ; registro8b:r_data|data_out[6]~reg0                                                                  ; in_op1[6] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.136      ; 1.412      ;
; -0.830 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 4.692      ; 3.364      ;
; -0.503 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 4.738      ; 2.523      ;
; -0.461 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 4.692      ; 2.495      ;
; -0.204 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 4.738      ; 2.224      ;
; -0.003 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 4.738      ; 2.523      ;
; 0.039  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 4.692      ; 2.495      ;
; 0.296  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 4.738      ; 2.224      ;
; 0.478  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 4.694      ; 3.372      ;
; 0.637  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 4.739      ; 2.973      ;
; 0.978  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 4.694      ; 3.372      ;
; 1.137  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 4.739      ; 2.973      ;
; 1.344  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 4.739      ; 2.266      ;
; 1.348  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 4.694      ; 2.502      ;
; 1.505  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 4.738      ; 2.401      ;
; 1.509  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 4.738      ; 2.403      ;
; 1.511  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 4.739      ; 2.402      ;
; 1.684  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 4.738      ; 2.222      ;
; 1.689  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 4.739      ; 2.224      ;
; 1.690  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 4.740      ; 2.526      ;
; 1.691  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 4.738      ; 2.221      ;
; 1.844  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 4.739      ; 2.266      ;
; 1.848  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 4.694      ; 2.502      ;
; 1.994  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 4.740      ; 2.222      ;
; 2.005  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 4.738      ; 2.401      ;
; 2.009  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 4.738      ; 2.403      ;
; 2.011  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 4.739      ; 2.402      ;
; 2.184  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 4.738      ; 2.222      ;
; 2.189  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 4.739      ; 2.224      ;
; 2.190  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 4.740      ; 2.526      ;
; 2.191  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 4.738      ; 2.221      ;
; 2.494  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 4.740      ; 2.222      ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'donde_leer[0]'                                                                                                                                                                  ;
+--------+-----------------------------------------------------------------------------------------------------+------------+---------------+---------------+--------------+------------+------------+
; Slack  ; From Node                                                                                           ; To Node    ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------+------------+---------------+---------------+--------------+------------+------------+
; -6.712 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[5] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.914      ; 7.280      ;
; -6.712 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[5] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.914      ; 7.280      ;
; -6.712 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[5] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.914      ; 7.280      ;
; -6.712 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[5] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.914      ; 7.280      ;
; -6.712 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[5] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.914      ; 7.280      ;
; -6.712 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[5] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.914      ; 7.280      ;
; -6.702 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[6] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.822      ; 7.321      ;
; -6.702 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[6] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.822      ; 7.321      ;
; -6.702 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[6] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.822      ; 7.321      ;
; -6.702 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[6] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.822      ; 7.321      ;
; -6.702 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[6] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.822      ; 7.321      ;
; -6.702 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[6] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.822      ; 7.321      ;
; -6.656 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[7] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.824      ; 7.281      ;
; -6.656 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[7] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.824      ; 7.281      ;
; -6.656 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[7] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.824      ; 7.281      ;
; -6.656 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[7] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.824      ; 7.281      ;
; -6.656 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[7] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.824      ; 7.281      ;
; -6.656 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[7] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.824      ; 7.281      ;
; -6.506 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[4] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.994      ; 7.141      ;
; -6.506 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[4] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.994      ; 7.141      ;
; -6.506 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[4] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.994      ; 7.141      ;
; -6.506 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[4] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.994      ; 7.141      ;
; -6.506 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[4] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.994      ; 7.141      ;
; -6.506 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[4] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.994      ; 7.141      ;
; -6.473 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[2] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.961      ; 7.076      ;
; -6.473 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[2] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.961      ; 7.076      ;
; -6.473 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[2] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.961      ; 7.076      ;
; -6.473 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[2] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.961      ; 7.076      ;
; -6.473 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[2] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.961      ; 7.076      ;
; -6.473 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[2] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.961      ; 7.076      ;
; -6.361 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[1] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.962      ; 6.969      ;
; -6.361 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[1] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.962      ; 6.969      ;
; -6.361 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[1] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.962      ; 6.969      ;
; -6.361 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[1] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.962      ; 6.969      ;
; -6.361 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[1] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.962      ; 6.969      ;
; -6.361 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[1] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.962      ; 6.969      ;
; -6.073 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[0] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.936      ; 6.650      ;
; -6.073 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[0] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.936      ; 6.650      ;
; -6.073 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[0] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.936      ; 6.650      ;
; -6.073 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[0] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.936      ; 6.650      ;
; -6.073 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[0] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.936      ; 6.650      ;
; -6.073 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[0] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.936      ; 6.650      ;
; -5.811 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[3] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.996      ; 6.400      ;
; -5.811 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[3] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.996      ; 6.400      ;
; -5.811 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[3] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.996      ; 6.400      ;
; -5.811 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[3] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.996      ; 6.400      ;
; -5.811 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[3] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.996      ; 6.400      ;
; -5.811 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[3] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.996      ; 6.400      ;
; -4.404 ; donde_leer[1]                                                                                       ; in_data[0] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.097      ; 4.142      ;
; -4.028 ; donde_leer[1]                                                                                       ; in_data[2] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.122      ; 3.792      ;
; -3.897 ; donde_leer[1]                                                                                       ; in_data[5] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.075      ; 3.626      ;
; -3.883 ; donde_leer[1]                                                                                       ; in_data[1] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.123      ; 3.652      ;
; -3.624 ; donde_leer[1]                                                                                       ; in_data[6] ; control[0]    ; donde_leer[0] ; 1.000        ; -0.017     ; 3.404      ;
; -3.609 ; donde_leer[1]                                                                                       ; in_data[7] ; control[0]    ; donde_leer[0] ; 1.000        ; -0.015     ; 3.395      ;
; -3.482 ; donde_leer[1]                                                                                       ; in_data[3] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.157      ; 3.232      ;
; -3.442 ; donde_leer[1]                                                                                       ; in_data[4] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.155      ; 3.238      ;
; -3.313 ; registro8b:r_resultado|data_out[0]~reg0                                                             ; in_data[0] ; control[0]    ; donde_leer[0] ; 1.000        ; 1.085      ; 4.039      ;
; -3.216 ; registro8b:r_resultado|data_out[4]~reg0                                                             ; in_data[4] ; control[0]    ; donde_leer[0] ; 1.000        ; 1.143      ; 4.000      ;
; -2.270 ; registro8b:r_resultado|data_out[7]~reg0                                                             ; in_data[7] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.973      ; 3.044      ;
; -2.261 ; registro8b:r_resultado|data_out[5]~reg0                                                             ; in_data[5] ; control[0]    ; donde_leer[0] ; 1.000        ; 1.063      ; 2.978      ;
; -2.205 ; registro8b:r_resultado|data_out[6]~reg0                                                             ; in_data[6] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.971      ; 2.973      ;
; -2.068 ; registro8b:r_resultado|data_out[3]~reg0                                                             ; in_data[3] ; control[0]    ; donde_leer[0] ; 1.000        ; 1.145      ; 2.806      ;
; -1.967 ; registro8b:r_resultado|data_out[2]~reg0                                                             ; in_data[2] ; control[0]    ; donde_leer[0] ; 1.000        ; 1.098      ; 2.707      ;
; -1.763 ; registro8b:r_resultado|data_out[1]~reg0                                                             ; in_data[1] ; control[0]    ; donde_leer[0] ; 1.000        ; 1.099      ; 2.508      ;
; -0.215 ; donde_leer[0]                                                                                       ; in_data[0] ; donde_leer[0] ; donde_leer[0] ; 0.500        ; 3.833      ; 3.493      ;
; -0.003 ; donde_leer[0]                                                                                       ; in_data[2] ; donde_leer[0] ; donde_leer[0] ; 0.500        ; 3.858      ; 3.307      ;
; 0.078  ; donde_leer[0]                                                                                       ; in_data[5] ; donde_leer[0] ; donde_leer[0] ; 0.500        ; 3.811      ; 3.191      ;
; 0.114  ; donde_leer[0]                                                                                       ; in_data[1] ; donde_leer[0] ; donde_leer[0] ; 0.500        ; 3.859      ; 3.195      ;
; 0.145  ; donde_leer[0]                                                                                       ; in_data[6] ; donde_leer[0] ; donde_leer[0] ; 0.500        ; 3.719      ; 3.175      ;
; 0.151  ; donde_leer[0]                                                                                       ; in_data[7] ; donde_leer[0] ; donde_leer[0] ; 0.500        ; 3.721      ; 3.175      ;
; 0.285  ; donde_leer[0]                                                                                       ; in_data[0] ; donde_leer[0] ; donde_leer[0] ; 1.000        ; 3.833      ; 3.493      ;
; 0.285  ; donde_leer[0]                                                                                       ; in_data[3] ; donde_leer[0] ; donde_leer[0] ; 0.500        ; 3.893      ; 3.005      ;
; 0.330  ; donde_leer[0]                                                                                       ; in_data[4] ; donde_leer[0] ; donde_leer[0] ; 0.500        ; 3.891      ; 3.006      ;
; 0.497  ; donde_leer[0]                                                                                       ; in_data[2] ; donde_leer[0] ; donde_leer[0] ; 1.000        ; 3.858      ; 3.307      ;
; 0.578  ; donde_leer[0]                                                                                       ; in_data[5] ; donde_leer[0] ; donde_leer[0] ; 1.000        ; 3.811      ; 3.191      ;
; 0.614  ; donde_leer[0]                                                                                       ; in_data[1] ; donde_leer[0] ; donde_leer[0] ; 1.000        ; 3.859      ; 3.195      ;
; 0.645  ; donde_leer[0]                                                                                       ; in_data[6] ; donde_leer[0] ; donde_leer[0] ; 1.000        ; 3.719      ; 3.175      ;
; 0.651  ; donde_leer[0]                                                                                       ; in_data[7] ; donde_leer[0] ; donde_leer[0] ; 1.000        ; 3.721      ; 3.175      ;
; 0.785  ; donde_leer[0]                                                                                       ; in_data[3] ; donde_leer[0] ; donde_leer[0] ; 1.000        ; 3.893      ; 3.005      ;
; 0.830  ; donde_leer[0]                                                                                       ; in_data[4] ; donde_leer[0] ; donde_leer[0] ; 1.000        ; 3.891      ; 3.006      ;
+--------+-----------------------------------------------------------------------------------------------------+------------+---------------+---------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'estadoSiguiente.escribir_op2'                                                                                                                                                                                ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                           ; To Node   ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; -6.467 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.276      ; 5.781      ;
; -6.467 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.276      ; 5.781      ;
; -6.467 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.276      ; 5.781      ;
; -6.467 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.276      ; 5.781      ;
; -6.467 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.276      ; 5.781      ;
; -6.467 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.276      ; 5.781      ;
; -6.157 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.322      ; 5.457      ;
; -6.157 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.322      ; 5.457      ;
; -6.157 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.322      ; 5.457      ;
; -6.157 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.322      ; 5.457      ;
; -6.157 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.322      ; 5.457      ;
; -6.157 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.322      ; 5.457      ;
; -4.997 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.323      ; 5.887      ;
; -4.997 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.323      ; 5.887      ;
; -4.997 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.323      ; 5.887      ;
; -4.997 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.323      ; 5.887      ;
; -4.997 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.323      ; 5.887      ;
; -4.997 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.323      ; 5.887      ;
; -4.657 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.278      ; 5.787      ;
; -4.657 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.278      ; 5.787      ;
; -4.657 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.278      ; 5.787      ;
; -4.657 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.278      ; 5.787      ;
; -4.657 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.278      ; 5.787      ;
; -4.657 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.278      ; 5.787      ;
; -4.262 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.322      ; 5.454      ;
; -4.262 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.322      ; 5.454      ;
; -4.262 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.322      ; 5.454      ;
; -4.262 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.322      ; 5.454      ;
; -4.262 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.322      ; 5.454      ;
; -4.262 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.322      ; 5.454      ;
; -4.251 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.322      ; 5.437      ;
; -4.251 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.322      ; 5.437      ;
; -4.251 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.322      ; 5.437      ;
; -4.251 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.322      ; 5.437      ;
; -4.251 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.322      ; 5.437      ;
; -4.251 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.322      ; 5.437      ;
; -4.160 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.323      ; 5.353      ;
; -4.160 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.323      ; 5.353      ;
; -4.160 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.323      ; 5.353      ;
; -4.160 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.323      ; 5.353      ;
; -4.160 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.323      ; 5.353      ;
; -4.160 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.323      ; 5.353      ;
; -3.961 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.324      ; 5.457      ;
; -3.961 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.324      ; 5.457      ;
; -3.961 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.324      ; 5.457      ;
; -3.961 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.324      ; 5.457      ;
; -3.961 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.324      ; 5.457      ;
; -3.961 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.324      ; 5.457      ;
; -1.125 ; registro8b:r_data|data_out[0]~reg0                                                                  ; in_op2[0] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.990      ; 1.257      ;
; -1.063 ; registro8b:r_data|data_out[1]~reg0                                                                  ; in_op2[1] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.761      ; 1.124      ;
; -0.880 ; registro8b:r_data|data_out[3]~reg0                                                                  ; in_op2[3] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.989      ; 0.956      ;
; -0.867 ; registro8b:r_data|data_out[4]~reg0                                                                  ; in_op2[4] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.993      ; 0.953      ;
; -0.865 ; registro8b:r_data|data_out[2]~reg0                                                                  ; in_op2[2] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.993      ; 0.951      ;
; -0.849 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 5.173      ; 3.364      ;
; -0.823 ; registro8b:r_data|data_out[7]~reg0                                                                  ; in_op2[7] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.991      ; 0.955      ;
; -0.820 ; registro8b:r_data|data_out[5]~reg0                                                                  ; in_op2[5] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.992      ; 0.953      ;
; -0.811 ; registro8b:r_data|data_out[6]~reg0                                                                  ; in_op2[6] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.989      ; 0.941      ;
; -0.349 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 5.173      ; 3.364      ;
; -0.022 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 5.219      ; 2.523      ;
; 0.020  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 5.173      ; 2.495      ;
; 0.277  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 5.219      ; 2.224      ;
; 0.478  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 5.219      ; 2.523      ;
; 0.520  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 5.173      ; 2.495      ;
; 0.777  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 5.219      ; 2.224      ;
; 0.959  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 5.175      ; 3.372      ;
; 1.118  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 5.220      ; 2.973      ;
; 1.459  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 5.175      ; 3.372      ;
; 1.618  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 5.220      ; 2.973      ;
; 1.825  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 5.220      ; 2.266      ;
; 1.829  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 5.175      ; 2.502      ;
; 1.986  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 5.219      ; 2.401      ;
; 1.990  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 5.219      ; 2.403      ;
; 1.992  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 5.220      ; 2.402      ;
; 2.165  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 5.219      ; 2.222      ;
; 2.170  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 5.220      ; 2.224      ;
; 2.171  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 5.221      ; 2.526      ;
; 2.172  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 5.219      ; 2.221      ;
; 2.325  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 5.220      ; 2.266      ;
; 2.329  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 5.175      ; 2.502      ;
; 2.475  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 5.221      ; 2.222      ;
; 2.486  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 5.219      ; 2.401      ;
; 2.490  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 5.219      ; 2.403      ;
; 2.492  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 5.220      ; 2.402      ;
; 2.665  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 5.219      ; 2.222      ;
; 2.670  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 5.220      ; 2.224      ;
; 2.671  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 5.221      ; 2.526      ;
; 2.672  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 5.219      ; 2.221      ;
; 2.975  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 5.221      ; 2.222      ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'control[0]'                                                                                                                                                                                         ;
+--------+-----------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.932 ; estadoSiguiente.incrementar_pc          ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_we_reg ; control[0]   ; control[0]  ; 1.000        ; -0.515     ; 6.371      ;
; -5.358 ; registro8b:r_operador2|data_out[0]~reg0 ; alu:modulo_alu|resultado[1]~reg0                                                              ; control[0]   ; control[0]  ; 1.000        ; -0.005     ; 6.393      ;
; -5.313 ; registro8b:r_operador2|data_out[0]~reg0 ; alu:modulo_alu|resultado[7]~reg0                                                              ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 6.353      ;
; -5.278 ; registro8b:r_operador2|data_out[1]~reg0 ; alu:modulo_alu|resultado[7]~reg0                                                              ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 6.318      ;
; -5.153 ; registro8b:r_operador2|data_out[0]~reg0 ; alu:modulo_alu|resultado[2]~reg0                                                              ; control[0]   ; control[0]  ; 1.000        ; -0.005     ; 6.188      ;
; -5.138 ; registro8b:r_operador2|data_out[2]~reg0 ; alu:modulo_alu|resultado[7]~reg0                                                              ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 6.178      ;
; -5.107 ; registro8b:r_operador2|data_out[3]~reg0 ; alu:modulo_alu|resultado[7]~reg0                                                              ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 6.147      ;
; -5.067 ; registro8b:r_operador2|data_out[0]~reg0 ; alu:modulo_alu|resultado[6]~reg0                                                              ; control[0]   ; control[0]  ; 1.000        ; -0.003     ; 6.104      ;
; -5.021 ; registro8b:r_operador2|data_out[4]~reg0 ; alu:modulo_alu|resultado[7]~reg0                                                              ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 6.061      ;
; -4.980 ; registro8b:r_operador2|data_out[1]~reg0 ; alu:modulo_alu|resultado[6]~reg0                                                              ; control[0]   ; control[0]  ; 1.000        ; -0.003     ; 6.017      ;
; -4.976 ; registro8b:r_operador2|data_out[0]~reg0 ; alu:modulo_alu|ov                                                                             ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 6.016      ;
; -4.967 ; registro8b:r_operador2|data_out[0]~reg0 ; alu:modulo_alu|resultado[4]~reg0                                                              ; control[0]   ; control[0]  ; 1.000        ; -0.003     ; 6.004      ;
; -4.941 ; registro8b:r_operador2|data_out[1]~reg0 ; alu:modulo_alu|ov                                                                             ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 5.981      ;
; -4.933 ; registro8b:r_operador2|data_out[1]~reg0 ; alu:modulo_alu|resultado[1]~reg0                                                              ; control[0]   ; control[0]  ; 1.000        ; -0.005     ; 5.968      ;
; -4.890 ; registro8b:r_operador2|data_out[0]~reg0 ; alu:modulo_alu|resultado[5]~reg0                                                              ; control[0]   ; control[0]  ; 1.000        ; -0.002     ; 5.928      ;
; -4.886 ; registro8b:r_operador2|data_out[5]~reg0 ; alu:modulo_alu|resultado[7]~reg0                                                              ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 5.926      ;
; -4.873 ; registro8b:r_operador2|data_out[1]~reg0 ; alu:modulo_alu|resultado[4]~reg0                                                              ; control[0]   ; control[0]  ; 1.000        ; -0.003     ; 5.910      ;
; -4.840 ; registro8b:r_operador2|data_out[2]~reg0 ; alu:modulo_alu|resultado[6]~reg0                                                              ; control[0]   ; control[0]  ; 1.000        ; -0.003     ; 5.877      ;
; -4.809 ; registro8b:r_operador2|data_out[3]~reg0 ; alu:modulo_alu|resultado[6]~reg0                                                              ; control[0]   ; control[0]  ; 1.000        ; -0.003     ; 5.846      ;
; -4.803 ; registro8b:r_operador2|data_out[1]~reg0 ; alu:modulo_alu|resultado[5]~reg0                                                              ; control[0]   ; control[0]  ; 1.000        ; -0.002     ; 5.841      ;
; -4.801 ; registro8b:r_operador2|data_out[2]~reg0 ; alu:modulo_alu|ov                                                                             ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 5.841      ;
; -4.770 ; registro8b:r_operador2|data_out[3]~reg0 ; alu:modulo_alu|ov                                                                             ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 5.810      ;
; -4.750 ; registro8b:r_operador1|data_out[2]~reg0 ; alu:modulo_alu|resultado[7]~reg0                                                              ; control[0]   ; control[0]  ; 1.000        ; 0.003      ; 5.793      ;
; -4.749 ; registro8b:r_operador1|data_out[3]~reg0 ; alu:modulo_alu|resultado[7]~reg0                                                              ; control[0]   ; control[0]  ; 1.000        ; 0.003      ; 5.792      ;
; -4.736 ; registro8b:r_operador1|data_out[0]~reg0 ; alu:modulo_alu|resultado[7]~reg0                                                              ; control[0]   ; control[0]  ; 1.000        ; 0.002      ; 5.778      ;
; -4.733 ; registro8b:r_operador2|data_out[2]~reg0 ; alu:modulo_alu|resultado[4]~reg0                                                              ; control[0]   ; control[0]  ; 1.000        ; -0.003     ; 5.770      ;
; -4.728 ; registro8b:r_operador2|data_out[1]~reg0 ; alu:modulo_alu|resultado[2]~reg0                                                              ; control[0]   ; control[0]  ; 1.000        ; -0.005     ; 5.763      ;
; -4.719 ; registro8b:r_operador2|data_out[0]~reg0 ; alu:modulo_alu|resultado[3]~reg0                                                              ; control[0]   ; control[0]  ; 1.000        ; -0.002     ; 5.757      ;
; -4.684 ; registro8b:r_operador2|data_out[4]~reg0 ; alu:modulo_alu|ov                                                                             ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 5.724      ;
; -4.663 ; registro8b:r_operador2|data_out[2]~reg0 ; alu:modulo_alu|resultado[5]~reg0                                                              ; control[0]   ; control[0]  ; 1.000        ; -0.002     ; 5.701      ;
; -4.643 ; registro8b:r_operador2|data_out[4]~reg0 ; alu:modulo_alu|resultado[6]~reg0                                                              ; control[0]   ; control[0]  ; 1.000        ; -0.003     ; 5.680      ;
; -4.636 ; registro8b:r_operador1|data_out[0]~reg0 ; alu:modulo_alu|resultado[1]~reg0                                                              ; control[0]   ; control[0]  ; 1.000        ; -0.003     ; 5.673      ;
; -4.632 ; registro8b:r_operador2|data_out[0]~reg0 ; alu:modulo_alu|carry                                                                          ; control[0]   ; control[0]  ; 1.000        ; 0.020      ; 5.692      ;
; -4.632 ; registro8b:r_operador2|data_out[3]~reg0 ; alu:modulo_alu|resultado[5]~reg0                                                              ; control[0]   ; control[0]  ; 1.000        ; -0.002     ; 5.670      ;
; -4.625 ; registro8b:r_operador2|data_out[1]~reg0 ; alu:modulo_alu|resultado[3]~reg0                                                              ; control[0]   ; control[0]  ; 1.000        ; -0.002     ; 5.663      ;
; -4.620 ; estadoSiguiente.activar_esc_status      ; registro8b:r_status|registro[1]                                                               ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 5.660      ;
; -4.620 ; estadoSiguiente.activar_esc_status      ; registro8b:r_status|registro[2]                                                               ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 5.660      ;
; -4.604 ; registro8b:r_operador1|data_out[2]~reg0 ; alu:modulo_alu|resultado[6]~reg0                                                              ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 5.644      ;
; -4.603 ; registro8b:r_operador1|data_out[3]~reg0 ; alu:modulo_alu|resultado[6]~reg0                                                              ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 5.643      ;
; -4.597 ; registro8b:r_operador2|data_out[1]~reg0 ; alu:modulo_alu|carry                                                                          ; control[0]   ; control[0]  ; 1.000        ; 0.020      ; 5.657      ;
; -4.549 ; registro8b:r_operador2|data_out[5]~reg0 ; alu:modulo_alu|ov                                                                             ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 5.589      ;
; -4.504 ; registro8b:r_operador1|data_out[2]~reg0 ; alu:modulo_alu|resultado[4]~reg0                                                              ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 5.544      ;
; -4.503 ; registro8b:r_operador1|data_out[3]~reg0 ; alu:modulo_alu|resultado[4]~reg0                                                              ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 5.543      ;
; -4.483 ; registro8b:r_operador1|data_out[0]~reg0 ; alu:modulo_alu|ov                                                                             ; control[0]   ; control[0]  ; 1.000        ; 0.002      ; 5.525      ;
; -4.457 ; registro8b:r_operador2|data_out[2]~reg0 ; alu:modulo_alu|carry                                                                          ; control[0]   ; control[0]  ; 1.000        ; 0.020      ; 5.517      ;
; -4.427 ; registro8b:r_operador1|data_out[2]~reg0 ; alu:modulo_alu|resultado[5]~reg0                                                              ; control[0]   ; control[0]  ; 1.000        ; 0.001      ; 5.468      ;
; -4.426 ; registro8b:r_operador1|data_out[3]~reg0 ; alu:modulo_alu|resultado[5]~reg0                                                              ; control[0]   ; control[0]  ; 1.000        ; 0.001      ; 5.467      ;
; -4.426 ; registro8b:r_operador2|data_out[3]~reg0 ; alu:modulo_alu|carry                                                                          ; control[0]   ; control[0]  ; 1.000        ; 0.020      ; 5.486      ;
; -4.413 ; registro8b:r_operador1|data_out[2]~reg0 ; alu:modulo_alu|ov                                                                             ; control[0]   ; control[0]  ; 1.000        ; 0.003      ; 5.456      ;
; -4.412 ; registro8b:r_operador1|data_out[3]~reg0 ; alu:modulo_alu|ov                                                                             ; control[0]   ; control[0]  ; 1.000        ; 0.003      ; 5.455      ;
; -4.386 ; registro8b:r_operador1|data_out[7]~reg0 ; alu:modulo_alu|resultado[7]~reg0                                                              ; control[0]   ; control[0]  ; 1.000        ; 0.003      ; 5.429      ;
; -4.376 ; registro8b:r_ri|data_out[4]~reg0        ; codigo_operacion_alu[2]                                                                       ; control[0]   ; control[0]  ; 1.000        ; -0.027     ; 5.389      ;
; -4.366 ; registro8b:r_ri|data_out[1]~reg0        ; codigo_operacion_alu[2]                                                                       ; control[0]   ; control[0]  ; 1.000        ; -0.027     ; 5.379      ;
; -4.349 ; registro8b:r_operador2|data_out[5]~reg0 ; alu:modulo_alu|resultado[6]~reg0                                                              ; control[0]   ; control[0]  ; 1.000        ; -0.003     ; 5.386      ;
; -4.340 ; registro8b:r_operador2|data_out[4]~reg0 ; alu:modulo_alu|carry                                                                          ; control[0]   ; control[0]  ; 1.000        ; 0.020      ; 5.400      ;
; -4.335 ; registro8b:r_ri|data_out[3]~reg0        ; codigo_operacion_alu[2]                                                                       ; control[0]   ; control[0]  ; 1.000        ; -0.029     ; 5.346      ;
; -4.321 ; registro8b:r_ri|data_out[0]~reg0        ; codigo_operacion_alu[2]                                                                       ; control[0]   ; control[0]  ; 1.000        ; -0.027     ; 5.334      ;
; -4.317 ; registro8b:r_operador2|data_out[3]~reg0 ; alu:modulo_alu|resultado[4]~reg0                                                              ; control[0]   ; control[0]  ; 1.000        ; -0.003     ; 5.354      ;
; -4.317 ; estadoSiguiente.incrementar_pc          ; codigo_operacion_alu[2]                                                                       ; control[0]   ; control[0]  ; 1.000        ; -0.645     ; 4.712      ;
; -4.306 ; registro8b:r_operador2|data_out[6]~reg0 ; alu:modulo_alu|resultado[7]~reg0                                                              ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 5.346      ;
; -4.299 ; registro8b:r_operador1|data_out[2]~reg0 ; alu:modulo_alu|resultado[2]~reg0                                                              ; control[0]   ; control[0]  ; 1.000        ; -0.002     ; 5.337      ;
; -4.299 ; codigo_operacion_alu[0]                 ; alu:modulo_alu|resultado[5]~reg0                                                              ; control[0]   ; control[0]  ; 1.000        ; -0.008     ; 5.331      ;
; -4.296 ; codigo_operacion_alu[0]                 ; alu:modulo_alu|resultado[3]~reg0                                                              ; control[0]   ; control[0]  ; 1.000        ; -0.008     ; 5.328      ;
; -4.288 ; codigo_operacion_alu[0]                 ; alu:modulo_alu|resultado[6]~reg0                                                              ; control[0]   ; control[0]  ; 1.000        ; -0.009     ; 5.319      ;
; -4.286 ; codigo_operacion_alu[1]                 ; alu:modulo_alu|resultado[6]~reg0                                                              ; control[0]   ; control[0]  ; 1.000        ; -0.021     ; 5.305      ;
; -4.265 ; registro8b:r_operador1|data_out[4]~reg0 ; alu:modulo_alu|resultado[7]~reg0                                                              ; control[0]   ; control[0]  ; 1.000        ; 0.003      ; 5.308      ;
; -4.256 ; registro8b:r_operador1|data_out[2]~reg0 ; alu:modulo_alu|resultado[3]~reg0                                                              ; control[0]   ; control[0]  ; 1.000        ; 0.001      ; 5.297      ;
; -4.207 ; estadoSiguiente.incrementar_pc          ; estadoSiguiente.espera                                                                        ; control[0]   ; control[0]  ; 1.000        ; -0.615     ; 4.632      ;
; -4.205 ; registro8b:r_operador2|data_out[5]~reg0 ; alu:modulo_alu|carry                                                                          ; control[0]   ; control[0]  ; 1.000        ; 0.020      ; 5.265      ;
; -4.196 ; registro8b:r_ri|data_out[4]~reg0        ; estadoSiguiente.mostrar_salida                                                                ; control[0]   ; control[0]  ; 1.000        ; 0.002      ; 5.238      ;
; -4.186 ; registro8b:r_operador1|data_out[1]~reg0 ; alu:modulo_alu|resultado[7]~reg0                                                              ; control[0]   ; control[0]  ; 1.000        ; 0.002      ; 5.228      ;
; -4.181 ; codigo_operacion_alu[1]                 ; alu:modulo_alu|resultado[3]~reg0                                                              ; control[0]   ; control[0]  ; 1.000        ; -0.020     ; 5.201      ;
; -4.178 ; registro8b:r_ri|data_out[7]~reg0        ; codigo_operacion_alu[2]                                                                       ; control[0]   ; control[0]  ; 1.000        ; -0.027     ; 5.191      ;
; -4.133 ; registro8b:r_operador1|data_out[7]~reg0 ; alu:modulo_alu|ov                                                                             ; control[0]   ; control[0]  ; 1.000        ; 0.003      ; 5.176      ;
; -4.116 ; registro8b:r_operador1|data_out[5]~reg0 ; alu:modulo_alu|resultado[7]~reg0                                                              ; control[0]   ; control[0]  ; 1.000        ; 0.003      ; 5.159      ;
; -4.111 ; registro8b:r_operador2|data_out[4]~reg0 ; alu:modulo_alu|resultado[5]~reg0                                                              ; control[0]   ; control[0]  ; 1.000        ; -0.002     ; 5.149      ;
; -4.088 ; registro8b:r_operador2|data_out[2]~reg0 ; alu:modulo_alu|resultado[2]~reg0                                                              ; control[0]   ; control[0]  ; 1.000        ; -0.005     ; 5.123      ;
; -4.084 ; registro8b:r_operador2|data_out[2]~reg0 ; alu:modulo_alu|resultado[3]~reg0                                                              ; control[0]   ; control[0]  ; 1.000        ; -0.002     ; 5.122      ;
; -4.083 ; registro8b:r_operador1|data_out[0]~reg0 ; alu:modulo_alu|resultado[5]~reg0                                                              ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 5.123      ;
; -4.069 ; registro8b:r_operador1|data_out[2]~reg0 ; alu:modulo_alu|carry                                                                          ; control[0]   ; control[0]  ; 1.000        ; 0.023      ; 5.132      ;
; -4.068 ; registro8b:r_operador1|data_out[3]~reg0 ; alu:modulo_alu|carry                                                                          ; control[0]   ; control[0]  ; 1.000        ; 0.023      ; 5.131      ;
; -4.066 ; registro8b:r_ri|data_out[6]~reg0        ; codigo_operacion_alu[2]                                                                       ; control[0]   ; control[0]  ; 1.000        ; -0.027     ; 5.079      ;
; -4.056 ; codigo_operacion_alu[1]                 ; alu:modulo_alu|resultado[5]~reg0                                                              ; control[0]   ; control[0]  ; 1.000        ; -0.020     ; 5.076      ;
; -4.042 ; registro8b:r_ri|data_out[3]~reg0        ; estadoSiguiente.espera                                                                        ; control[0]   ; control[0]  ; 1.000        ; 0.001      ; 5.083      ;
; -4.037 ; registro8b:r_ri|data_out[6]~reg0        ; estadoSiguiente.mostrar_salida                                                                ; control[0]   ; control[0]  ; 1.000        ; 0.002      ; 5.079      ;
; -4.033 ; registro8b:r_operador1|data_out[0]~reg0 ; alu:modulo_alu|resultado[2]~reg0                                                              ; control[0]   ; control[0]  ; 1.000        ; -0.003     ; 5.070      ;
; -4.026 ; registro8b:r_operador2|data_out[6]~reg0 ; alu:modulo_alu|carry                                                                          ; control[0]   ; control[0]  ; 1.000        ; 0.020      ; 5.086      ;
; -4.024 ; registro8b:r_ri|data_out[4]~reg0        ; mostrar                                                                                       ; control[0]   ; control[0]  ; 1.000        ; -0.003     ; 5.061      ;
; -4.012 ; registro8b:r_operador1|data_out[4]~reg0 ; alu:modulo_alu|ov                                                                             ; control[0]   ; control[0]  ; 1.000        ; 0.003      ; 5.055      ;
; -4.005 ; registro8b:r_ri|data_out[2]~reg0        ; codigo_operacion_alu[2]                                                                       ; control[0]   ; control[0]  ; 1.000        ; -0.027     ; 5.018      ;
; -3.993 ; registro8b:r_ri|data_out[4]~reg0        ; codigo_operacion_alu[1]                                                                       ; control[0]   ; control[0]  ; 1.000        ; -0.004     ; 5.029      ;
; -3.991 ; registro8b:r_ri|data_out[3]~reg0        ; donde_leer[0]                                                                                 ; control[0]   ; control[0]  ; 1.000        ; -0.002     ; 5.029      ;
; -3.983 ; registro8b:r_ri|data_out[1]~reg0        ; codigo_operacion_alu[1]                                                                       ; control[0]   ; control[0]  ; 1.000        ; -0.004     ; 5.019      ;
; -3.970 ; registro8b:r_operador1|data_out[5]~reg0 ; alu:modulo_alu|resultado[6]~reg0                                                              ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 5.010      ;
; -3.969 ; registro8b:r_operador2|data_out[6]~reg0 ; alu:modulo_alu|ov                                                                             ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 5.009      ;
; -3.952 ; registro8b:r_ri|data_out[3]~reg0        ; codigo_operacion_alu[1]                                                                       ; control[0]   ; control[0]  ; 1.000        ; -0.006     ; 4.986      ;
; -3.940 ; registro8b:r_operador1|data_out[3]~reg0 ; alu:modulo_alu|resultado[3]~reg0                                                              ; control[0]   ; control[0]  ; 1.000        ; 0.001      ; 4.981      ;
; -3.939 ; estadoSiguiente.leer_op2                ; registro8b:r_operador2|registro[0]                                                            ; control[0]   ; control[0]  ; 1.000        ; -0.002     ; 4.977      ;
; -3.939 ; estadoSiguiente.leer_op2                ; registro8b:r_operador2|registro[1]                                                            ; control[0]   ; control[0]  ; 1.000        ; -0.002     ; 4.977      ;
; -3.939 ; estadoSiguiente.leer_op2                ; registro8b:r_operador2|registro[2]                                                            ; control[0]   ; control[0]  ; 1.000        ; -0.002     ; 4.977      ;
+--------+-----------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'estadoSiguiente.escribir_ram'                                                                                                                   ;
+--------+----------------------------------+-----------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node         ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-----------------+------------------------------+------------------------------+--------------+------------+------------+
; -5.843 ; estadoSiguiente.leer_ram         ; posicion_ram[2] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; -1.315     ; 2.746      ;
; -5.224 ; estadoSiguiente.leer_ram         ; posicion_ram[5] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; -1.318     ; 2.754      ;
; -5.217 ; estadoSiguiente.leer_ram         ; posicion_ram[4] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; -1.318     ; 2.756      ;
; -4.917 ; estadoSiguiente.leer_ram         ; posicion_ram[3] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; -1.317     ; 2.755      ;
; -4.837 ; estadoSiguiente.activar_leer_ram ; posicion_ram[2] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; -0.762     ; 2.293      ;
; -4.778 ; estadoSiguiente.leer_ram         ; posicion_ram[1] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; -1.167     ; 2.744      ;
; -4.765 ; estadoSiguiente.leer_ram         ; posicion_ram[0] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; -1.167     ; 2.736      ;
; -4.222 ; estadoSiguiente.activar_leer_ram ; posicion_ram[5] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; -0.765     ; 2.305      ;
; -4.215 ; estadoSiguiente.activar_leer_ram ; posicion_ram[4] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; -0.765     ; 2.307      ;
; -3.915 ; estadoSiguiente.activar_leer_ram ; posicion_ram[3] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; -0.764     ; 2.306      ;
; -3.805 ; registro8b:r_pc|data_out[2]~reg0 ; posicion_ram[2] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; -0.763     ; 1.260      ;
; -3.705 ; estadoSiguiente.activar_leer_ram ; posicion_ram[1] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; -0.614     ; 2.224      ;
; -3.693 ; estadoSiguiente.activar_leer_ram ; posicion_ram[0] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; -0.614     ; 2.217      ;
; -3.188 ; registro8b:r_pc|data_out[5]~reg0 ; posicion_ram[5] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; -0.766     ; 1.270      ;
; -3.180 ; registro8b:r_pc|data_out[4]~reg0 ; posicion_ram[4] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; -0.766     ; 1.271      ;
; -2.880 ; registro8b:r_pc|data_out[3]~reg0 ; posicion_ram[3] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; -0.765     ; 1.270      ;
; -2.751 ; registro8b:r_pc|data_out[1]~reg0 ; posicion_ram[1] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; -0.617     ; 1.267      ;
; -2.737 ; registro8b:r_pc|data_out[0]~reg0 ; posicion_ram[0] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; -0.617     ; 1.258      ;
; -1.361 ; estadoSiguiente.escribir_ram     ; posicion_ram[2] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 1.992      ; 1.875      ;
; -1.072 ; estadoSiguiente.escribir_ram     ; posicion_ram[1] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 2.140      ; 2.649      ;
; -1.056 ; estadoSiguiente.escribir_ram     ; posicion_ram[0] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 2.140      ; 2.638      ;
; -0.861 ; estadoSiguiente.escribir_ram     ; posicion_ram[2] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 1.992      ; 1.875      ;
; -0.740 ; estadoSiguiente.escribir_ram     ; posicion_ram[5] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 1.989      ; 1.881      ;
; -0.730 ; estadoSiguiente.escribir_ram     ; posicion_ram[4] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 1.989      ; 1.880      ;
; -0.572 ; estadoSiguiente.escribir_ram     ; posicion_ram[1] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 2.140      ; 2.649      ;
; -0.556 ; estadoSiguiente.escribir_ram     ; posicion_ram[0] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 2.140      ; 2.638      ;
; -0.432 ; estadoSiguiente.escribir_ram     ; posicion_ram[3] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 1.990      ; 1.881      ;
; -0.240 ; estadoSiguiente.escribir_ram     ; posicion_ram[5] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 1.989      ; 1.881      ;
; -0.230 ; estadoSiguiente.escribir_ram     ; posicion_ram[4] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 1.989      ; 1.880      ;
; 0.068  ; estadoSiguiente.escribir_ram     ; posicion_ram[3] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 1.990      ; 1.881      ;
+--------+----------------------------------+-----------------+------------------------------+------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'estadoSiguiente.escribir_status'                                                                                    ;
+--------+----------------------+--------------+--------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node      ; Launch Clock ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+--------------+--------------+---------------------------------+--------------+------------+------------+
; -4.120 ; alu:modulo_alu|ov    ; in_status[1] ; control[0]   ; estadoSiguiente.escribir_status ; 0.500        ; -0.917     ; 0.944      ;
; -3.046 ; alu:modulo_alu|carry ; in_status[2] ; control[0]   ; estadoSiguiente.escribir_status ; 0.500        ; -1.262     ; 0.931      ;
+--------+----------------------+--------------+--------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'estadoSiguiente.cambiar_pc'                                                                                                          ;
+--------+--------------------------------+----------+------------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node  ; Launch Clock                 ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+----------+------------------------------+----------------------------+--------------+------------+------------+
; -2.907 ; estadoSiguiente.incrementar_pc ; in_pc[1] ; control[0]                   ; estadoSiguiente.cambiar_pc ; 0.500        ; 1.201      ; 2.641      ;
; -2.609 ; estadoSiguiente.incrementar_pc ; in_pc[4] ; control[0]                   ; estadoSiguiente.cambiar_pc ; 0.500        ; 0.949      ; 2.642      ;
; -2.609 ; estadoSiguiente.incrementar_pc ; in_pc[5] ; control[0]                   ; estadoSiguiente.cambiar_pc ; 0.500        ; 0.951      ; 2.644      ;
; -2.572 ; estadoSiguiente.incrementar_pc ; in_pc[0] ; control[0]                   ; estadoSiguiente.cambiar_pc ; 0.500        ; 0.951      ; 2.660      ;
; -2.557 ; estadoSiguiente.incrementar_pc ; in_pc[3] ; control[0]                   ; estadoSiguiente.cambiar_pc ; 0.500        ; 0.949      ; 2.642      ;
; -2.357 ; estadoSiguiente.incrementar_pc ; in_pc[2] ; control[0]                   ; estadoSiguiente.cambiar_pc ; 0.500        ; 0.917      ; 2.410      ;
; -1.997 ; posicion_ram[2]                ; in_pc[5] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 1.000        ; 2.328      ; 3.909      ;
; -1.958 ; posicion_ram[2]                ; in_pc[4] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 1.000        ; 2.326      ; 3.868      ;
; -1.932 ; cambio_a_pc[2]                 ; in_pc[2] ; control[0]                   ; estadoSiguiente.cambiar_pc ; 0.500        ; 1.529      ; 2.597      ;
; -1.896 ; posicion_ram[3]                ; in_pc[5] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 1.000        ; 2.330      ; 3.810      ;
; -1.891 ; posicion_ram[0]                ; in_pc[5] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 1.000        ; 2.180      ; 3.655      ;
; -1.876 ; posicion_ram[4]                ; in_pc[5] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 1.000        ; 2.331      ; 3.791      ;
; -1.857 ; posicion_ram[3]                ; in_pc[4] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 1.000        ; 2.328      ; 3.769      ;
; -1.852 ; posicion_ram[0]                ; in_pc[4] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 1.000        ; 2.178      ; 3.614      ;
; -1.848 ; posicion_ram[0]                ; in_pc[1] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 1.000        ; 2.430      ; 3.311      ;
; -1.804 ; posicion_ram[1]                ; in_pc[5] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 1.000        ; 2.180      ; 3.568      ;
; -1.773 ; posicion_ram[2]                ; in_pc[3] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 1.000        ; 2.326      ; 3.735      ;
; -1.765 ; posicion_ram[1]                ; in_pc[4] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 1.000        ; 2.178      ; 3.527      ;
; -1.667 ; posicion_ram[0]                ; in_pc[3] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 1.000        ; 2.178      ; 3.481      ;
; -1.580 ; posicion_ram[1]                ; in_pc[3] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 1.000        ; 2.178      ; 3.394      ;
; -1.469 ; posicion_ram[0]                ; in_pc[2] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 1.000        ; 2.146      ; 3.251      ;
; -1.443 ; posicion_ram[4]                ; in_pc[4] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 1.000        ; 2.329      ; 3.356      ;
; -1.382 ; posicion_ram[1]                ; in_pc[2] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 1.000        ; 2.146      ; 3.164      ;
; -1.367 ; posicion_ram[1]                ; in_pc[1] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 1.000        ; 2.430      ; 2.830      ;
; -1.279 ; posicion_ram[3]                ; in_pc[3] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 1.000        ; 2.328      ; 3.243      ;
; -1.182 ; posicion_ram[2]                ; in_pc[2] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 1.000        ; 2.294      ; 3.112      ;
; -1.081 ; posicion_ram[0]                ; in_pc[0] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 1.000        ; 2.180      ; 2.898      ;
; -0.920 ; cambio_a_pc[1]                 ; in_pc[1] ; control[0]                   ; estadoSiguiente.cambiar_pc ; 0.500        ; 1.813      ; 1.266      ;
; -0.913 ; posicion_ram[5]                ; in_pc[5] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 1.000        ; 2.331      ; 2.828      ;
; -0.623 ; cambio_a_pc[4]                 ; in_pc[4] ; control[0]                   ; estadoSiguiente.cambiar_pc ; 0.500        ; 1.561      ; 1.268      ;
; -0.620 ; cambio_a_pc[5]                 ; in_pc[5] ; control[0]                   ; estadoSiguiente.cambiar_pc ; 0.500        ; 1.563      ; 1.267      ;
; -0.582 ; cambio_a_pc[0]                 ; in_pc[0] ; control[0]                   ; estadoSiguiente.cambiar_pc ; 0.500        ; 1.563      ; 1.282      ;
; -0.570 ; cambio_a_pc[3]                 ; in_pc[3] ; control[0]                   ; estadoSiguiente.cambiar_pc ; 0.500        ; 1.561      ; 1.267      ;
; 0.674  ; estadoSiguiente.cambiar_pc     ; in_pc[1] ; estadoSiguiente.cambiar_pc   ; estadoSiguiente.cambiar_pc ; 0.500        ; 4.570      ; 2.733      ;
; 0.974  ; estadoSiguiente.cambiar_pc     ; in_pc[5] ; estadoSiguiente.cambiar_pc   ; estadoSiguiente.cambiar_pc ; 0.500        ; 4.320      ; 2.734      ;
; 1.024  ; estadoSiguiente.cambiar_pc     ; in_pc[4] ; estadoSiguiente.cambiar_pc   ; estadoSiguiente.cambiar_pc ; 0.500        ; 4.318      ; 2.682      ;
; 1.027  ; estadoSiguiente.cambiar_pc     ; in_pc[3] ; estadoSiguiente.cambiar_pc   ; estadoSiguiente.cambiar_pc ; 0.500        ; 4.318      ; 2.731      ;
; 1.042  ; estadoSiguiente.cambiar_pc     ; in_pc[2] ; estadoSiguiente.cambiar_pc   ; estadoSiguiente.cambiar_pc ; 0.500        ; 4.286      ; 2.684      ;
; 1.063  ; estadoSiguiente.cambiar_pc     ; in_pc[0] ; estadoSiguiente.cambiar_pc   ; estadoSiguiente.cambiar_pc ; 0.500        ; 4.320      ; 2.698      ;
; 1.174  ; estadoSiguiente.cambiar_pc     ; in_pc[1] ; estadoSiguiente.cambiar_pc   ; estadoSiguiente.cambiar_pc ; 1.000        ; 4.570      ; 2.733      ;
; 1.474  ; estadoSiguiente.cambiar_pc     ; in_pc[5] ; estadoSiguiente.cambiar_pc   ; estadoSiguiente.cambiar_pc ; 1.000        ; 4.320      ; 2.734      ;
; 1.524  ; estadoSiguiente.cambiar_pc     ; in_pc[4] ; estadoSiguiente.cambiar_pc   ; estadoSiguiente.cambiar_pc ; 1.000        ; 4.318      ; 2.682      ;
; 1.527  ; estadoSiguiente.cambiar_pc     ; in_pc[3] ; estadoSiguiente.cambiar_pc   ; estadoSiguiente.cambiar_pc ; 1.000        ; 4.318      ; 2.731      ;
; 1.542  ; estadoSiguiente.cambiar_pc     ; in_pc[2] ; estadoSiguiente.cambiar_pc   ; estadoSiguiente.cambiar_pc ; 1.000        ; 4.286      ; 2.684      ;
; 1.563  ; estadoSiguiente.cambiar_pc     ; in_pc[0] ; estadoSiguiente.cambiar_pc   ; estadoSiguiente.cambiar_pc ; 1.000        ; 4.320      ; 2.698      ;
+--------+--------------------------------+----------+------------------------------+----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'estadoSiguiente.mostrar_salida'                                                                                                          ;
+--------+-----------------------------------------+-----------------+--------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node         ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------+--------------+--------------------------------+--------------+------------+------------+
; -1.873 ; mostrar                                 ; salida[1]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 1.281      ; 2.238      ;
; -1.826 ; mostrar                                 ; salida[2]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 1.278      ; 2.242      ;
; -1.817 ; registro8b:r_resultado|data_out[7]~reg0 ; salida[7]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 1.065      ; 2.174      ;
; -1.746 ; registro8b:r_resultado|data_out[4]~reg0 ; salida[4]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 1.126      ; 2.414      ;
; -1.673 ; mostrar                                 ; salida[7]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 1.065      ; 2.030      ;
; -1.599 ; registro8b:r_resultado|data_out[2]~reg0 ; salida[2]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 1.266      ; 2.003      ;
; -1.589 ; registro8b:r_resultado|data_out[1]~reg0 ; salida[1]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 1.269      ; 1.942      ;
; -1.319 ; mostrar                                 ; salida[6]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 1.125      ; 1.986      ;
; -1.313 ; mostrar                                 ; salida[3]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 1.126      ; 1.982      ;
; -1.309 ; mostrar                                 ; salida[0]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 1.125      ; 1.976      ;
; -1.309 ; mostrar                                 ; salida[4]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 1.126      ; 1.977      ;
; -1.307 ; mostrar                                 ; salida[5]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 1.126      ; 1.726      ;
; -1.028 ; registro8b:r_resultado|data_out[6]~reg0 ; salida[6]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 1.125      ; 1.695      ;
; -1.022 ; registro8b:r_resultado|data_out[3]~reg0 ; salida[3]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 1.126      ; 1.691      ;
; -1.020 ; registro8b:r_resultado|data_out[0]~reg0 ; salida[0]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 1.125      ; 1.687      ;
; -1.020 ; registro8b:r_resultado|data_out[5]~reg0 ; salida[5]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 1.126      ; 1.439      ;
; -0.914 ; registro8b:r_status|data_out[1]~reg0    ; salida[1]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 1.269      ; 1.267      ;
; -0.867 ; registro8b:r_status|data_out[2]~reg0    ; salida[2]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 1.266      ; 1.271      ;
+--------+-----------------------------------------+-----------------+--------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'estadoSiguiente.escribir_op2'                                                                                                                                                                                 ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                           ; To Node   ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; -3.303 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 5.221      ; 2.222      ;
; -3.302 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 5.219      ; 2.221      ;
; -3.301 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 5.219      ; 2.222      ;
; -3.300 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 5.220      ; 2.224      ;
; -3.299 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 5.219      ; 2.224      ;
; -3.258 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 5.220      ; 2.266      ;
; -3.122 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 5.220      ; 2.402      ;
; -3.122 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 5.219      ; 2.401      ;
; -3.120 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 5.219      ; 2.403      ;
; -3.000 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 5.219      ; 2.523      ;
; -2.999 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 5.221      ; 2.526      ;
; -2.982 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 5.173      ; 2.495      ;
; -2.977 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 5.175      ; 2.502      ;
; -2.803 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 5.221      ; 2.222      ;
; -2.802 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 5.219      ; 2.221      ;
; -2.801 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 5.219      ; 2.222      ;
; -2.800 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 5.220      ; 2.224      ;
; -2.799 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 5.219      ; 2.224      ;
; -2.758 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 5.220      ; 2.266      ;
; -2.622 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 5.220      ; 2.402      ;
; -2.622 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 5.219      ; 2.401      ;
; -2.620 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 5.219      ; 2.403      ;
; -2.551 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 5.220      ; 2.973      ;
; -2.500 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 5.219      ; 2.523      ;
; -2.499 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 5.221      ; 2.526      ;
; -2.482 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 5.173      ; 2.495      ;
; -2.477 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 5.175      ; 2.502      ;
; -2.113 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 5.173      ; 3.364      ;
; -2.107 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 5.175      ; 3.372      ;
; -2.051 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 5.220      ; 2.973      ;
; -1.613 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 5.173      ; 3.364      ;
; -1.607 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 5.175      ; 3.372      ;
; 0.452  ; registro8b:r_data|data_out[6]~reg0                                                                  ; in_op2[6] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.989      ; 0.941      ;
; 0.458  ; registro8b:r_data|data_out[2]~reg0                                                                  ; in_op2[2] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.993      ; 0.951      ;
; 0.460  ; registro8b:r_data|data_out[4]~reg0                                                                  ; in_op2[4] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.993      ; 0.953      ;
; 0.461  ; registro8b:r_data|data_out[5]~reg0                                                                  ; in_op2[5] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.992      ; 0.953      ;
; 0.464  ; registro8b:r_data|data_out[7]~reg0                                                                  ; in_op2[7] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.991      ; 0.955      ;
; 0.467  ; registro8b:r_data|data_out[3]~reg0                                                                  ; in_op2[3] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.989      ; 0.956      ;
; 0.767  ; registro8b:r_data|data_out[0]~reg0                                                                  ; in_op2[0] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.990      ; 1.257      ;
; 0.863  ; registro8b:r_data|data_out[1]~reg0                                                                  ; in_op2[1] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.761      ; 1.124      ;
; 3.530  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.323      ; 5.353      ;
; 3.530  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.323      ; 5.353      ;
; 3.530  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.323      ; 5.353      ;
; 3.530  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.323      ; 5.353      ;
; 3.530  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.323      ; 5.353      ;
; 3.530  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.323      ; 5.353      ;
; 3.615  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.322      ; 5.437      ;
; 3.615  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.322      ; 5.437      ;
; 3.615  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.322      ; 5.437      ;
; 3.615  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.322      ; 5.437      ;
; 3.615  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.322      ; 5.437      ;
; 3.615  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.322      ; 5.437      ;
; 3.632  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.322      ; 5.454      ;
; 3.632  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.322      ; 5.454      ;
; 3.632  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.322      ; 5.454      ;
; 3.632  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.322      ; 5.454      ;
; 3.632  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.322      ; 5.454      ;
; 3.632  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.322      ; 5.454      ;
; 3.633  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.324      ; 5.457      ;
; 3.633  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.324      ; 5.457      ;
; 3.633  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.324      ; 5.457      ;
; 3.633  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.324      ; 5.457      ;
; 3.633  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.324      ; 5.457      ;
; 3.633  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.324      ; 5.457      ;
; 3.635  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.322      ; 5.457      ;
; 3.635  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.322      ; 5.457      ;
; 3.635  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.322      ; 5.457      ;
; 3.635  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.322      ; 5.457      ;
; 3.635  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.322      ; 5.457      ;
; 3.635  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.322      ; 5.457      ;
; 4.005  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.276      ; 5.781      ;
; 4.005  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.276      ; 5.781      ;
; 4.005  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.276      ; 5.781      ;
; 4.005  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.276      ; 5.781      ;
; 4.005  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.276      ; 5.781      ;
; 4.005  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.276      ; 5.781      ;
; 4.009  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.278      ; 5.787      ;
; 4.009  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.278      ; 5.787      ;
; 4.009  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.278      ; 5.787      ;
; 4.009  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.278      ; 5.787      ;
; 4.009  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.278      ; 5.787      ;
; 4.009  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.278      ; 5.787      ;
; 4.064  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.323      ; 5.887      ;
; 4.064  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.323      ; 5.887      ;
; 4.064  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.323      ; 5.887      ;
; 4.064  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.323      ; 5.887      ;
; 4.064  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.323      ; 5.887      ;
; 4.064  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.323      ; 5.887      ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'control[0]'                                                                                                                                                                                                               ;
+--------+-----------------------------------+-----------------------------------------------------------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                                                                             ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------------------------------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; -2.882 ; estadoSiguiente.escribir_ram      ; estadoSiguiente.incrementar_pc                                                                      ; estadoSiguiente.escribir_ram      ; control[0]  ; 0.000        ; 3.369      ; 1.097      ;
; -2.556 ; donde_leer[0]                     ; donde_leer[0]                                                                                       ; donde_leer[0]                     ; control[0]  ; 0.000        ; 2.751      ; 0.805      ;
; -2.382 ; estadoSiguiente.escribir_ram      ; estadoSiguiente.incrementar_pc                                                                      ; estadoSiguiente.escribir_ram      ; control[0]  ; -0.500       ; 3.369      ; 1.097      ;
; -2.056 ; donde_leer[0]                     ; donde_leer[0]                                                                                       ; donde_leer[0]                     ; control[0]  ; -0.500       ; 2.751      ; 0.805      ;
; -1.571 ; estadoSiguiente.activar_leer_ri   ; estadoSiguiente.leer_ri                                                                             ; estadoSiguiente.activar_leer_ri   ; control[0]  ; 0.000        ; 2.753      ; 1.792      ;
; -1.507 ; estadoSiguiente.cambiar_pc        ; estadoSiguiente.espera                                                                              ; estadoSiguiente.cambiar_pc        ; control[0]  ; 0.000        ; 2.754      ; 1.857      ;
; -1.470 ; estadoSiguiente.activar_leer_pc   ; estadoSiguiente.escribir_ram                                                                        ; estadoSiguiente.activar_leer_pc   ; control[0]  ; 0.000        ; 2.754      ; 1.894      ;
; -1.467 ; estadoSiguiente.activar_leer_pc   ; estadoSiguiente.activar_leer_ram                                                                    ; estadoSiguiente.activar_leer_pc   ; control[0]  ; 0.000        ; 2.754      ; 1.897      ;
; -1.222 ; estadoSiguiente.mostrar_salida    ; estadoSiguiente.activar_leer_pc                                                                     ; estadoSiguiente.mostrar_salida    ; control[0]  ; 0.000        ; 2.754      ; 2.142      ;
; -1.071 ; estadoSiguiente.activar_leer_ri   ; estadoSiguiente.leer_ri                                                                             ; estadoSiguiente.activar_leer_ri   ; control[0]  ; -0.500       ; 2.753      ; 1.792      ;
; -1.048 ; estadoSiguiente.activar_carga_alu ; estadoSiguiente.activar_esc_resultado                                                               ; estadoSiguiente.activar_carga_alu ; control[0]  ; 0.000        ; 2.751      ; 2.313      ;
; -1.007 ; estadoSiguiente.cambiar_pc        ; estadoSiguiente.espera                                                                              ; estadoSiguiente.cambiar_pc        ; control[0]  ; -0.500       ; 2.754      ; 1.857      ;
; -0.970 ; estadoSiguiente.activar_leer_pc   ; estadoSiguiente.escribir_ram                                                                        ; estadoSiguiente.activar_leer_pc   ; control[0]  ; -0.500       ; 2.754      ; 1.894      ;
; -0.967 ; estadoSiguiente.activar_leer_pc   ; estadoSiguiente.activar_leer_ram                                                                    ; estadoSiguiente.activar_leer_pc   ; control[0]  ; -0.500       ; 2.754      ; 1.897      ;
; -0.722 ; estadoSiguiente.mostrar_salida    ; estadoSiguiente.activar_leer_pc                                                                     ; estadoSiguiente.mostrar_salida    ; control[0]  ; -0.500       ; 2.754      ; 2.142      ;
; -0.548 ; estadoSiguiente.activar_carga_alu ; estadoSiguiente.activar_esc_resultado                                                               ; estadoSiguiente.activar_carga_alu ; control[0]  ; -0.500       ; 2.751      ; 2.313      ;
; -0.511 ; estadoSiguiente.escribir_op1      ; estadoSiguiente.activar_leer_op1                                                                    ; estadoSiguiente.escribir_op1      ; control[0]  ; 0.000        ; 2.734      ; 2.833      ;
; -0.366 ; estadoSiguiente.espera            ; estadoSiguiente.activar_leer_pc                                                                     ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.754      ; 2.998      ;
; -0.326 ; estadoSiguiente.escribir_ram      ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_we_reg       ; estadoSiguiente.escribir_ram      ; control[0]  ; 0.000        ; 2.854      ; 3.099      ;
; -0.214 ; estadoSiguiente.escribir_op2      ; estadoSiguiente.activar_leer_op2                                                                    ; estadoSiguiente.escribir_op2      ; control[0]  ; 0.000        ; 2.734      ; 3.130      ;
; -0.091 ; in_status[2]                      ; registro8b:r_status|registro[2]                                                                     ; estadoSiguiente.escribir_status   ; control[0]  ; -0.500       ; 1.264      ; 0.979      ;
; -0.011 ; estadoSiguiente.escribir_op1      ; estadoSiguiente.activar_leer_op1                                                                    ; estadoSiguiente.escribir_op1      ; control[0]  ; -0.500       ; 2.734      ; 2.833      ;
; 0.134  ; estadoSiguiente.espera            ; estadoSiguiente.activar_leer_pc                                                                     ; estadoSiguiente.espera            ; control[0]  ; -0.500       ; 2.754      ; 2.998      ;
; 0.138  ; estadoSiguiente.activar_esc_data  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_we_reg       ; estadoSiguiente.activar_esc_data  ; control[0]  ; 0.000        ; 2.854      ; 3.563      ;
; 0.174  ; estadoSiguiente.escribir_ram      ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_we_reg       ; estadoSiguiente.escribir_ram      ; control[0]  ; -0.500       ; 2.854      ; 3.099      ;
; 0.196  ; estadoSiguiente.activar_esc_data  ; estadoSiguiente.escribir_data                                                                       ; estadoSiguiente.activar_esc_data  ; control[0]  ; 0.000        ; 3.348      ; 4.154      ;
; 0.286  ; estadoSiguiente.escribir_op2      ; estadoSiguiente.activar_leer_op2                                                                    ; estadoSiguiente.escribir_op2      ; control[0]  ; -0.500       ; 2.734      ; 3.130      ;
; 0.295  ; estadoSiguiente.espera            ; registro8b:r_resultado|registro[7]                                                                  ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.747      ; 3.652      ;
; 0.295  ; estadoSiguiente.espera            ; registro8b:r_resultado|registro[6]                                                                  ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.747      ; 3.652      ;
; 0.295  ; estadoSiguiente.espera            ; registro8b:r_resultado|registro[5]                                                                  ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.747      ; 3.652      ;
; 0.295  ; estadoSiguiente.espera            ; registro8b:r_resultado|registro[4]                                                                  ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.747      ; 3.652      ;
; 0.295  ; estadoSiguiente.espera            ; registro8b:r_resultado|registro[3]                                                                  ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.747      ; 3.652      ;
; 0.295  ; estadoSiguiente.espera            ; registro8b:r_resultado|registro[2]                                                                  ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.747      ; 3.652      ;
; 0.295  ; estadoSiguiente.espera            ; registro8b:r_resultado|registro[1]                                                                  ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.747      ; 3.652      ;
; 0.295  ; estadoSiguiente.espera            ; registro8b:r_resultado|registro[0]                                                                  ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.747      ; 3.652      ;
; 0.364  ; estadoSiguiente.espera            ; registro8b:r_ri|registro[7]                                                                         ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.753      ; 3.727      ;
; 0.364  ; estadoSiguiente.espera            ; registro8b:r_ri|registro[3]                                                                         ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.753      ; 3.727      ;
; 0.412  ; estadoSiguiente.mostrar_salida    ; registro8b:r_ri|registro[7]                                                                         ; estadoSiguiente.mostrar_salida    ; control[0]  ; 0.000        ; 2.753      ; 3.775      ;
; 0.412  ; estadoSiguiente.mostrar_salida    ; registro8b:r_ri|registro[3]                                                                         ; estadoSiguiente.mostrar_salida    ; control[0]  ; 0.000        ; 2.753      ; 3.775      ;
; 0.420  ; estadoSiguiente.escribir_status   ; registro8b:r_status|registro[1]                                                                     ; estadoSiguiente.escribir_status   ; control[0]  ; 0.000        ; 2.751      ; 3.781      ;
; 0.420  ; estadoSiguiente.escribir_status   ; registro8b:r_status|registro[2]                                                                     ; estadoSiguiente.escribir_status   ; control[0]  ; 0.000        ; 2.751      ; 3.781      ;
; 0.460  ; estadoSiguiente.espera            ; registro8b:r_pc|registro[0]                                                                         ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.757      ; 3.827      ;
; 0.460  ; estadoSiguiente.espera            ; registro8b:r_pc|registro[1]                                                                         ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.757      ; 3.827      ;
; 0.460  ; estadoSiguiente.espera            ; registro8b:r_pc|registro[3]                                                                         ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.757      ; 3.827      ;
; 0.460  ; estadoSiguiente.espera            ; registro8b:r_pc|registro[4]                                                                         ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.757      ; 3.827      ;
; 0.460  ; estadoSiguiente.espera            ; registro8b:r_pc|registro[5]                                                                         ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.757      ; 3.827      ;
; 0.466  ; estadoSiguiente.espera            ; registro8b:r_pc|registro[2]                                                                         ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.757      ; 3.833      ;
; 0.467  ; estadoSiguiente.escribir_status   ; estadoSiguiente.activar_leer_resultado                                                              ; estadoSiguiente.escribir_status   ; control[0]  ; 0.000        ; 2.753      ; 3.830      ;
; 0.473  ; estadoSiguiente.espera            ; registro8b:r_operador1|registro[7]                                                                  ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.731      ; 3.814      ;
; 0.473  ; estadoSiguiente.espera            ; registro8b:r_operador1|registro[6]                                                                  ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.731      ; 3.814      ;
; 0.473  ; estadoSiguiente.espera            ; registro8b:r_operador1|registro[5]                                                                  ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.731      ; 3.814      ;
; 0.473  ; estadoSiguiente.espera            ; registro8b:r_operador1|registro[4]                                                                  ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.731      ; 3.814      ;
; 0.473  ; estadoSiguiente.espera            ; registro8b:r_operador1|registro[3]                                                                  ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.731      ; 3.814      ;
; 0.473  ; estadoSiguiente.espera            ; registro8b:r_operador1|registro[2]                                                                  ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.731      ; 3.814      ;
; 0.473  ; estadoSiguiente.espera            ; registro8b:r_operador1|registro[1]                                                                  ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.731      ; 3.814      ;
; 0.473  ; estadoSiguiente.espera            ; registro8b:r_operador1|registro[0]                                                                  ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.731      ; 3.814      ;
; 0.499  ; op_a_cargar                       ; op_a_cargar                                                                                         ; control[0]                        ; control[0]  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; alu:modulo_alu|carry              ; alu:modulo_alu|carry                                                                                ; control[0]                        ; control[0]  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; mostrar                           ; mostrar                                                                                             ; control[0]                        ; control[0]  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; donde_leer[1]                     ; donde_leer[1]                                                                                       ; control[0]                        ; control[0]  ; 0.000        ; 0.000      ; 0.805      ;
; 0.557  ; estadoSiguiente.activar_leer_ram  ; estadoSiguiente.leer_ram                                                                            ; control[0]                        ; control[0]  ; 0.000        ; 0.553      ; 1.416      ;
; 0.615  ; estadoSiguiente.espera            ; registro8b:r_status|registro[1]                                                                     ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.751      ; 3.976      ;
; 0.615  ; estadoSiguiente.espera            ; registro8b:r_status|registro[2]                                                                     ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.751      ; 3.976      ;
; 0.628  ; estadoSiguiente.activar_esc_data  ; registro8b:r_data|registro[7]                                                                       ; estadoSiguiente.activar_esc_data  ; control[0]  ; 0.000        ; 2.749      ; 3.987      ;
; 0.628  ; estadoSiguiente.activar_esc_data  ; registro8b:r_data|registro[6]                                                                       ; estadoSiguiente.activar_esc_data  ; control[0]  ; 0.000        ; 2.749      ; 3.987      ;
; 0.628  ; estadoSiguiente.activar_esc_data  ; registro8b:r_data|registro[4]                                                                       ; estadoSiguiente.activar_esc_data  ; control[0]  ; 0.000        ; 2.749      ; 3.987      ;
; 0.628  ; estadoSiguiente.activar_esc_data  ; registro8b:r_data|registro[3]                                                                       ; estadoSiguiente.activar_esc_data  ; control[0]  ; 0.000        ; 2.749      ; 3.987      ;
; 0.634  ; estadoSiguiente.activar_esc_data  ; registro8b:r_data|registro[0]                                                                       ; estadoSiguiente.activar_esc_data  ; control[0]  ; 0.000        ; 2.751      ; 3.995      ;
; 0.638  ; estadoSiguiente.activar_esc_data  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_we_reg       ; estadoSiguiente.activar_esc_data  ; control[0]  ; -0.500       ; 2.854      ; 3.563      ;
; 0.649  ; estadoSiguiente.espera            ; registro8b:r_data|registro[7]                                                                       ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.749      ; 4.008      ;
; 0.649  ; estadoSiguiente.espera            ; registro8b:r_data|registro[6]                                                                       ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.749      ; 4.008      ;
; 0.649  ; estadoSiguiente.espera            ; registro8b:r_data|registro[4]                                                                       ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.749      ; 4.008      ;
; 0.649  ; estadoSiguiente.espera            ; registro8b:r_data|registro[3]                                                                       ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.749      ; 4.008      ;
; 0.655  ; estadoSiguiente.espera            ; registro8b:r_data|registro[0]                                                                       ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.751      ; 4.016      ;
; 0.660  ; estadoSiguiente.activar_esc_data  ; registro8b:r_data|registro[2]                                                                       ; estadoSiguiente.activar_esc_data  ; control[0]  ; 0.000        ; 2.760      ; 4.030      ;
; 0.660  ; estadoSiguiente.activar_esc_data  ; registro8b:r_data|registro[1]                                                                       ; estadoSiguiente.activar_esc_data  ; control[0]  ; 0.000        ; 2.760      ; 4.030      ;
; 0.681  ; estadoSiguiente.espera            ; registro8b:r_data|registro[2]                                                                       ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.760      ; 4.051      ;
; 0.681  ; estadoSiguiente.espera            ; registro8b:r_data|registro[1]                                                                       ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.760      ; 4.051      ;
; 0.694  ; estadoSiguiente.activar_esc_data  ; registro8b:r_data|registro[5]                                                                       ; estadoSiguiente.activar_esc_data  ; control[0]  ; 0.000        ; 2.735      ; 4.039      ;
; 0.696  ; estadoSiguiente.activar_esc_data  ; estadoSiguiente.escribir_data                                                                       ; estadoSiguiente.activar_esc_data  ; control[0]  ; -0.500       ; 3.348      ; 4.154      ;
; 0.715  ; estadoSiguiente.espera            ; registro8b:r_data|registro[5]                                                                       ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.735      ; 4.060      ;
; 0.735  ; estadoSiguiente.espera            ; registro8b:r_ri|registro[2]                                                                         ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.757      ; 4.102      ;
; 0.735  ; estadoSiguiente.espera            ; registro8b:r_ri|registro[0]                                                                         ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.757      ; 4.102      ;
; 0.735  ; estadoSiguiente.espera            ; registro8b:r_ri|registro[1]                                                                         ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.757      ; 4.102      ;
; 0.735  ; estadoSiguiente.espera            ; registro8b:r_ri|registro[4]                                                                         ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.757      ; 4.102      ;
; 0.735  ; estadoSiguiente.espera            ; registro8b:r_ri|registro[5]                                                                         ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.757      ; 4.102      ;
; 0.735  ; estadoSiguiente.espera            ; registro8b:r_ri|registro[6]                                                                         ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.757      ; 4.102      ;
; 0.762  ; posicion_ram[4]                   ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; estadoSiguiente.escribir_ram      ; control[0]  ; -0.500       ; 0.908      ; 1.437      ;
; 0.765  ; posicion_ram[5]                   ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; estadoSiguiente.escribir_ram      ; control[0]  ; -0.500       ; 0.908      ; 1.440      ;
; 0.771  ; posicion_ram[3]                   ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; estadoSiguiente.escribir_ram      ; control[0]  ; -0.500       ; 0.907      ; 1.445      ;
; 0.771  ; estadoSiguiente.activar_leer_pc   ; registro8b:r_pc|registro[0]                                                                         ; estadoSiguiente.activar_leer_pc   ; control[0]  ; 0.000        ; 2.757      ; 4.138      ;
; 0.771  ; estadoSiguiente.activar_leer_pc   ; registro8b:r_pc|registro[1]                                                                         ; estadoSiguiente.activar_leer_pc   ; control[0]  ; 0.000        ; 2.757      ; 4.138      ;
; 0.771  ; estadoSiguiente.activar_leer_pc   ; registro8b:r_pc|registro[3]                                                                         ; estadoSiguiente.activar_leer_pc   ; control[0]  ; 0.000        ; 2.757      ; 4.138      ;
; 0.771  ; estadoSiguiente.activar_leer_pc   ; registro8b:r_pc|registro[4]                                                                         ; estadoSiguiente.activar_leer_pc   ; control[0]  ; 0.000        ; 2.757      ; 4.138      ;
; 0.771  ; estadoSiguiente.activar_leer_pc   ; registro8b:r_pc|registro[5]                                                                         ; estadoSiguiente.activar_leer_pc   ; control[0]  ; 0.000        ; 2.757      ; 4.138      ;
; 0.774  ; in_data[7]                        ; registro8b:r_data|registro[7]                                                                       ; donde_leer[0]                     ; control[0]  ; 0.000        ; -0.972     ; 0.108      ;
; 0.777  ; estadoSiguiente.activar_leer_pc   ; registro8b:r_pc|registro[2]                                                                         ; estadoSiguiente.activar_leer_pc   ; control[0]  ; 0.000        ; 2.757      ; 4.144      ;
; 0.783  ; estadoSiguiente.mostrar_salida    ; registro8b:r_ri|registro[2]                                                                         ; estadoSiguiente.mostrar_salida    ; control[0]  ; 0.000        ; 2.757      ; 4.150      ;
; 0.783  ; estadoSiguiente.mostrar_salida    ; registro8b:r_ri|registro[0]                                                                         ; estadoSiguiente.mostrar_salida    ; control[0]  ; 0.000        ; 2.757      ; 4.150      ;
; 0.783  ; estadoSiguiente.mostrar_salida    ; registro8b:r_ri|registro[1]                                                                         ; estadoSiguiente.mostrar_salida    ; control[0]  ; 0.000        ; 2.757      ; 4.150      ;
+--------+-----------------------------------+-----------------------------------------------------------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'estadoSiguiente.escribir_op1'                                                                                                                                                                                 ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                           ; To Node   ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; -2.822 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 4.740      ; 2.222      ;
; -2.821 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 4.738      ; 2.221      ;
; -2.820 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 4.738      ; 2.222      ;
; -2.819 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 4.739      ; 2.224      ;
; -2.818 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 4.738      ; 2.224      ;
; -2.777 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 4.739      ; 2.266      ;
; -2.641 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 4.739      ; 2.402      ;
; -2.641 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 4.738      ; 2.401      ;
; -2.639 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 4.738      ; 2.403      ;
; -2.519 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 4.738      ; 2.523      ;
; -2.518 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 4.740      ; 2.526      ;
; -2.501 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 4.692      ; 2.495      ;
; -2.496 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 4.694      ; 2.502      ;
; -2.322 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 4.740      ; 2.222      ;
; -2.321 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 4.738      ; 2.221      ;
; -2.320 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 4.738      ; 2.222      ;
; -2.319 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 4.739      ; 2.224      ;
; -2.318 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 4.738      ; 2.224      ;
; -2.277 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 4.739      ; 2.266      ;
; -2.141 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 4.739      ; 2.402      ;
; -2.141 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 4.738      ; 2.401      ;
; -2.139 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 4.738      ; 2.403      ;
; -2.070 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 4.739      ; 2.973      ;
; -2.019 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 4.738      ; 2.523      ;
; -2.018 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 4.740      ; 2.526      ;
; -2.001 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 4.692      ; 2.495      ;
; -1.996 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 4.694      ; 2.502      ;
; -1.632 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 4.692      ; 3.364      ;
; -1.626 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 4.694      ; 3.372      ;
; -1.570 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 4.739      ; 2.973      ;
; -1.132 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 4.692      ; 3.364      ;
; -1.126 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 4.694      ; 3.372      ;
; 0.776  ; registro8b:r_data|data_out[6]~reg0                                                                  ; in_op1[6] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.136      ; 1.412      ;
; 0.786  ; registro8b:r_data|data_out[5]~reg0                                                                  ; in_op1[5] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.883      ; 1.169      ;
; 0.864  ; registro8b:r_data|data_out[4]~reg0                                                                  ; in_op1[4] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.884      ; 1.248      ;
; 0.869  ; registro8b:r_data|data_out[1]~reg0                                                                  ; in_op1[1] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.883      ; 1.252      ;
; 0.870  ; registro8b:r_data|data_out[2]~reg0                                                                  ; in_op1[2] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.881      ; 1.251      ;
; 0.873  ; registro8b:r_data|data_out[7]~reg0                                                                  ; in_op1[7] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.880      ; 1.253      ;
; 0.873  ; registro8b:r_data|data_out[3]~reg0                                                                  ; in_op1[3] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.881      ; 1.254      ;
; 0.931  ; registro8b:r_data|data_out[0]~reg0                                                                  ; in_op1[0] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.693      ; 1.124      ;
; 4.011  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.842      ; 5.353      ;
; 4.011  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.842      ; 5.353      ;
; 4.011  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.842      ; 5.353      ;
; 4.011  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.842      ; 5.353      ;
; 4.011  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.842      ; 5.353      ;
; 4.011  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.842      ; 5.353      ;
; 4.096  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.841      ; 5.437      ;
; 4.096  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.841      ; 5.437      ;
; 4.096  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.841      ; 5.437      ;
; 4.096  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.841      ; 5.437      ;
; 4.096  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.841      ; 5.437      ;
; 4.096  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.841      ; 5.437      ;
; 4.113  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.841      ; 5.454      ;
; 4.113  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.841      ; 5.454      ;
; 4.113  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.841      ; 5.454      ;
; 4.113  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.841      ; 5.454      ;
; 4.113  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.841      ; 5.454      ;
; 4.113  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.841      ; 5.454      ;
; 4.114  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.843      ; 5.457      ;
; 4.114  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.843      ; 5.457      ;
; 4.114  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.843      ; 5.457      ;
; 4.114  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.843      ; 5.457      ;
; 4.114  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.843      ; 5.457      ;
; 4.114  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.843      ; 5.457      ;
; 4.116  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.841      ; 5.457      ;
; 4.116  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.841      ; 5.457      ;
; 4.116  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.841      ; 5.457      ;
; 4.116  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.841      ; 5.457      ;
; 4.116  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.841      ; 5.457      ;
; 4.116  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.841      ; 5.457      ;
; 4.486  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.795      ; 5.781      ;
; 4.486  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.795      ; 5.781      ;
; 4.486  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.795      ; 5.781      ;
; 4.486  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.795      ; 5.781      ;
; 4.486  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.795      ; 5.781      ;
; 4.486  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.795      ; 5.781      ;
; 4.490  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.797      ; 5.787      ;
; 4.490  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.797      ; 5.787      ;
; 4.490  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.797      ; 5.787      ;
; 4.490  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.797      ; 5.787      ;
; 4.490  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.797      ; 5.787      ;
; 4.490  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.797      ; 5.787      ;
; 4.545  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.842      ; 5.887      ;
; 4.545  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.842      ; 5.887      ;
; 4.545  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.842      ; 5.887      ;
; 4.545  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.842      ; 5.887      ;
; 4.545  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.842      ; 5.887      ;
; 4.545  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.842      ; 5.887      ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'estadoSiguiente.cambiar_pc'                                                                                                           ;
+--------+--------------------------------+----------+------------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node  ; Launch Clock                 ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+----------+------------------------------+----------------------------+--------------+------------+------------+
; -2.141 ; estadoSiguiente.cambiar_pc     ; in_pc[1] ; estadoSiguiente.cambiar_pc   ; estadoSiguiente.cambiar_pc ; 0.000        ; 4.570      ; 2.733      ;
; -1.940 ; estadoSiguiente.cambiar_pc     ; in_pc[4] ; estadoSiguiente.cambiar_pc   ; estadoSiguiente.cambiar_pc ; 0.000        ; 4.318      ; 2.682      ;
; -1.926 ; estadoSiguiente.cambiar_pc     ; in_pc[0] ; estadoSiguiente.cambiar_pc   ; estadoSiguiente.cambiar_pc ; 0.000        ; 4.320      ; 2.698      ;
; -1.906 ; estadoSiguiente.cambiar_pc     ; in_pc[2] ; estadoSiguiente.cambiar_pc   ; estadoSiguiente.cambiar_pc ; 0.000        ; 4.286      ; 2.684      ;
; -1.891 ; estadoSiguiente.cambiar_pc     ; in_pc[3] ; estadoSiguiente.cambiar_pc   ; estadoSiguiente.cambiar_pc ; 0.000        ; 4.318      ; 2.731      ;
; -1.890 ; estadoSiguiente.cambiar_pc     ; in_pc[5] ; estadoSiguiente.cambiar_pc   ; estadoSiguiente.cambiar_pc ; 0.000        ; 4.320      ; 2.734      ;
; -1.641 ; estadoSiguiente.cambiar_pc     ; in_pc[1] ; estadoSiguiente.cambiar_pc   ; estadoSiguiente.cambiar_pc ; -0.500       ; 4.570      ; 2.733      ;
; -1.440 ; estadoSiguiente.cambiar_pc     ; in_pc[4] ; estadoSiguiente.cambiar_pc   ; estadoSiguiente.cambiar_pc ; -0.500       ; 4.318      ; 2.682      ;
; -1.426 ; estadoSiguiente.cambiar_pc     ; in_pc[0] ; estadoSiguiente.cambiar_pc   ; estadoSiguiente.cambiar_pc ; -0.500       ; 4.320      ; 2.698      ;
; -1.406 ; estadoSiguiente.cambiar_pc     ; in_pc[2] ; estadoSiguiente.cambiar_pc   ; estadoSiguiente.cambiar_pc ; -0.500       ; 4.286      ; 2.684      ;
; -1.391 ; estadoSiguiente.cambiar_pc     ; in_pc[3] ; estadoSiguiente.cambiar_pc   ; estadoSiguiente.cambiar_pc ; -0.500       ; 4.318      ; 2.731      ;
; -1.390 ; estadoSiguiente.cambiar_pc     ; in_pc[5] ; estadoSiguiente.cambiar_pc   ; estadoSiguiente.cambiar_pc ; -0.500       ; 4.320      ; 2.734      ;
; -0.047 ; cambio_a_pc[1]                 ; in_pc[1] ; control[0]                   ; estadoSiguiente.cambiar_pc ; -0.500       ; 1.813      ; 1.266      ;
; 0.204  ; cambio_a_pc[5]                 ; in_pc[5] ; control[0]                   ; estadoSiguiente.cambiar_pc ; -0.500       ; 1.563      ; 1.267      ;
; 0.206  ; cambio_a_pc[3]                 ; in_pc[3] ; control[0]                   ; estadoSiguiente.cambiar_pc ; -0.500       ; 1.561      ; 1.267      ;
; 0.207  ; cambio_a_pc[4]                 ; in_pc[4] ; control[0]                   ; estadoSiguiente.cambiar_pc ; -0.500       ; 1.561      ; 1.268      ;
; 0.219  ; cambio_a_pc[0]                 ; in_pc[0] ; control[0]                   ; estadoSiguiente.cambiar_pc ; -0.500       ; 1.563      ; 1.282      ;
; 0.400  ; posicion_ram[1]                ; in_pc[1] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 0.000        ; 2.430      ; 2.830      ;
; 0.497  ; posicion_ram[5]                ; in_pc[5] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 0.000        ; 2.331      ; 2.828      ;
; 0.718  ; posicion_ram[0]                ; in_pc[0] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 0.000        ; 2.180      ; 2.898      ;
; 0.818  ; posicion_ram[2]                ; in_pc[2] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 0.000        ; 2.294      ; 3.112      ;
; 0.881  ; posicion_ram[0]                ; in_pc[1] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 0.000        ; 2.430      ; 3.311      ;
; 0.915  ; posicion_ram[3]                ; in_pc[3] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 0.000        ; 2.328      ; 3.243      ;
; 1.018  ; posicion_ram[1]                ; in_pc[2] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 0.000        ; 2.146      ; 3.164      ;
; 1.027  ; posicion_ram[4]                ; in_pc[4] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 0.000        ; 2.329      ; 3.356      ;
; 1.105  ; posicion_ram[0]                ; in_pc[2] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 0.000        ; 2.146      ; 3.251      ;
; 1.216  ; posicion_ram[1]                ; in_pc[3] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 0.000        ; 2.178      ; 3.394      ;
; 1.303  ; posicion_ram[0]                ; in_pc[3] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 0.000        ; 2.178      ; 3.481      ;
; 1.349  ; posicion_ram[1]                ; in_pc[4] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 0.000        ; 2.178      ; 3.527      ;
; 1.388  ; posicion_ram[1]                ; in_pc[5] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 0.000        ; 2.180      ; 3.568      ;
; 1.409  ; posicion_ram[2]                ; in_pc[3] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 0.000        ; 2.326      ; 3.735      ;
; 1.436  ; posicion_ram[0]                ; in_pc[4] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 0.000        ; 2.178      ; 3.614      ;
; 1.441  ; posicion_ram[3]                ; in_pc[4] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 0.000        ; 2.328      ; 3.769      ;
; 1.460  ; posicion_ram[4]                ; in_pc[5] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 0.000        ; 2.331      ; 3.791      ;
; 1.475  ; posicion_ram[0]                ; in_pc[5] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 0.000        ; 2.180      ; 3.655      ;
; 1.480  ; posicion_ram[3]                ; in_pc[5] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 0.000        ; 2.330      ; 3.810      ;
; 1.542  ; posicion_ram[2]                ; in_pc[4] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 0.000        ; 2.326      ; 3.868      ;
; 1.568  ; cambio_a_pc[2]                 ; in_pc[2] ; control[0]                   ; estadoSiguiente.cambiar_pc ; -0.500       ; 1.529      ; 2.597      ;
; 1.581  ; posicion_ram[2]                ; in_pc[5] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 0.000        ; 2.328      ; 3.909      ;
; 1.940  ; estadoSiguiente.incrementar_pc ; in_pc[1] ; control[0]                   ; estadoSiguiente.cambiar_pc ; -0.500       ; 1.201      ; 2.641      ;
; 1.993  ; estadoSiguiente.incrementar_pc ; in_pc[2] ; control[0]                   ; estadoSiguiente.cambiar_pc ; -0.500       ; 0.917      ; 2.410      ;
; 2.193  ; estadoSiguiente.incrementar_pc ; in_pc[5] ; control[0]                   ; estadoSiguiente.cambiar_pc ; -0.500       ; 0.951      ; 2.644      ;
; 2.193  ; estadoSiguiente.incrementar_pc ; in_pc[3] ; control[0]                   ; estadoSiguiente.cambiar_pc ; -0.500       ; 0.949      ; 2.642      ;
; 2.193  ; estadoSiguiente.incrementar_pc ; in_pc[4] ; control[0]                   ; estadoSiguiente.cambiar_pc ; -0.500       ; 0.949      ; 2.642      ;
; 2.209  ; estadoSiguiente.incrementar_pc ; in_pc[0] ; control[0]                   ; estadoSiguiente.cambiar_pc ; -0.500       ; 0.951      ; 2.660      ;
+--------+--------------------------------+----------+------------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'donde_leer[0]'                                                                                                                                                                   ;
+--------+-----------------------------------------------------------------------------------------------------+------------+---------------+---------------+--------------+------------+------------+
; Slack  ; From Node                                                                                           ; To Node    ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------+------------+---------------+---------------+--------------+------------+------------+
; -1.192 ; donde_leer[0]                                                                                       ; in_data[3] ; donde_leer[0] ; donde_leer[0] ; 0.000        ; 3.893      ; 3.005      ;
; -1.189 ; donde_leer[0]                                                                                       ; in_data[4] ; donde_leer[0] ; donde_leer[0] ; 0.000        ; 3.891      ; 3.006      ;
; -0.968 ; donde_leer[0]                                                                                       ; in_data[1] ; donde_leer[0] ; donde_leer[0] ; 0.000        ; 3.859      ; 3.195      ;
; -0.924 ; donde_leer[0]                                                                                       ; in_data[5] ; donde_leer[0] ; donde_leer[0] ; 0.000        ; 3.811      ; 3.191      ;
; -0.855 ; donde_leer[0]                                                                                       ; in_data[2] ; donde_leer[0] ; donde_leer[0] ; 0.000        ; 3.858      ; 3.307      ;
; -0.850 ; donde_leer[0]                                                                                       ; in_data[7] ; donde_leer[0] ; donde_leer[0] ; 0.000        ; 3.721      ; 3.175      ;
; -0.848 ; donde_leer[0]                                                                                       ; in_data[6] ; donde_leer[0] ; donde_leer[0] ; 0.000        ; 3.719      ; 3.175      ;
; -0.692 ; donde_leer[0]                                                                                       ; in_data[3] ; donde_leer[0] ; donde_leer[0] ; -0.500       ; 3.893      ; 3.005      ;
; -0.689 ; donde_leer[0]                                                                                       ; in_data[4] ; donde_leer[0] ; donde_leer[0] ; -0.500       ; 3.891      ; 3.006      ;
; -0.644 ; donde_leer[0]                                                                                       ; in_data[0] ; donde_leer[0] ; donde_leer[0] ; 0.000        ; 3.833      ; 3.493      ;
; -0.468 ; donde_leer[0]                                                                                       ; in_data[1] ; donde_leer[0] ; donde_leer[0] ; -0.500       ; 3.859      ; 3.195      ;
; -0.424 ; donde_leer[0]                                                                                       ; in_data[5] ; donde_leer[0] ; donde_leer[0] ; -0.500       ; 3.811      ; 3.191      ;
; -0.355 ; donde_leer[0]                                                                                       ; in_data[2] ; donde_leer[0] ; donde_leer[0] ; -0.500       ; 3.858      ; 3.307      ;
; -0.350 ; donde_leer[0]                                                                                       ; in_data[7] ; donde_leer[0] ; donde_leer[0] ; -0.500       ; 3.721      ; 3.175      ;
; -0.348 ; donde_leer[0]                                                                                       ; in_data[6] ; donde_leer[0] ; donde_leer[0] ; -0.500       ; 3.719      ; 3.175      ;
; -0.144 ; donde_leer[0]                                                                                       ; in_data[0] ; donde_leer[0] ; donde_leer[0] ; -0.500       ; 3.833      ; 3.493      ;
; 1.409  ; registro8b:r_resultado|data_out[1]~reg0                                                             ; in_data[1] ; control[0]    ; donde_leer[0] ; 0.000        ; 1.099      ; 2.508      ;
; 1.609  ; registro8b:r_resultado|data_out[2]~reg0                                                             ; in_data[2] ; control[0]    ; donde_leer[0] ; 0.000        ; 1.098      ; 2.707      ;
; 1.661  ; registro8b:r_resultado|data_out[3]~reg0                                                             ; in_data[3] ; control[0]    ; donde_leer[0] ; 0.000        ; 1.145      ; 2.806      ;
; 1.915  ; registro8b:r_resultado|data_out[5]~reg0                                                             ; in_data[5] ; control[0]    ; donde_leer[0] ; 0.000        ; 1.063      ; 2.978      ;
; 2.002  ; registro8b:r_resultado|data_out[6]~reg0                                                             ; in_data[6] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.971      ; 2.973      ;
; 2.071  ; registro8b:r_resultado|data_out[7]~reg0                                                             ; in_data[7] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.973      ; 3.044      ;
; 2.325  ; donde_leer[1]                                                                                       ; in_data[3] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.157      ; 2.482      ;
; 2.326  ; donde_leer[1]                                                                                       ; in_data[4] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.155      ; 2.481      ;
; 2.668  ; donde_leer[1]                                                                                       ; in_data[7] ; control[0]    ; donde_leer[0] ; 0.000        ; -0.015     ; 2.653      ;
; 2.857  ; registro8b:r_resultado|data_out[4]~reg0                                                             ; in_data[4] ; control[0]    ; donde_leer[0] ; 0.000        ; 1.143      ; 4.000      ;
; 2.928  ; donde_leer[1]                                                                                       ; in_data[6] ; control[0]    ; donde_leer[0] ; 0.000        ; -0.017     ; 2.911      ;
; 2.954  ; donde_leer[1]                                                                                       ; in_data[0] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.097      ; 3.051      ;
; 2.954  ; registro8b:r_resultado|data_out[0]~reg0                                                             ; in_data[0] ; control[0]    ; donde_leer[0] ; 0.000        ; 1.085      ; 4.039      ;
; 3.073  ; donde_leer[1]                                                                                       ; in_data[1] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.123      ; 3.196      ;
; 3.082  ; donde_leer[1]                                                                                       ; in_data[2] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.122      ; 3.204      ;
; 3.222  ; donde_leer[1]                                                                                       ; in_data[5] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.075      ; 3.297      ;
; 5.404  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[3] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.996      ; 6.400      ;
; 5.404  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[3] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.996      ; 6.400      ;
; 5.404  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[3] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.996      ; 6.400      ;
; 5.404  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[3] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.996      ; 6.400      ;
; 5.404  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[3] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.996      ; 6.400      ;
; 5.404  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[3] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.996      ; 6.400      ;
; 5.714  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[0] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.936      ; 6.650      ;
; 5.714  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[0] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.936      ; 6.650      ;
; 5.714  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[0] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.936      ; 6.650      ;
; 5.714  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[0] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.936      ; 6.650      ;
; 5.714  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[0] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.936      ; 6.650      ;
; 5.714  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[0] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.936      ; 6.650      ;
; 6.007  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[1] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.962      ; 6.969      ;
; 6.007  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[1] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.962      ; 6.969      ;
; 6.007  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[1] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.962      ; 6.969      ;
; 6.007  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[1] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.962      ; 6.969      ;
; 6.007  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[1] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.962      ; 6.969      ;
; 6.007  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[1] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.962      ; 6.969      ;
; 6.115  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[2] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.961      ; 7.076      ;
; 6.115  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[2] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.961      ; 7.076      ;
; 6.115  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[2] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.961      ; 7.076      ;
; 6.115  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[2] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.961      ; 7.076      ;
; 6.115  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[2] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.961      ; 7.076      ;
; 6.115  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[2] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.961      ; 7.076      ;
; 6.147  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[4] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.994      ; 7.141      ;
; 6.147  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[4] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.994      ; 7.141      ;
; 6.147  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[4] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.994      ; 7.141      ;
; 6.147  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[4] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.994      ; 7.141      ;
; 6.147  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[4] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.994      ; 7.141      ;
; 6.147  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[4] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.994      ; 7.141      ;
; 6.366  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[5] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.914      ; 7.280      ;
; 6.366  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[5] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.914      ; 7.280      ;
; 6.366  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[5] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.914      ; 7.280      ;
; 6.366  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[5] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.914      ; 7.280      ;
; 6.366  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[5] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.914      ; 7.280      ;
; 6.366  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[5] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.914      ; 7.280      ;
; 6.457  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[7] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.824      ; 7.281      ;
; 6.457  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[7] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.824      ; 7.281      ;
; 6.457  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[7] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.824      ; 7.281      ;
; 6.457  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[7] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.824      ; 7.281      ;
; 6.457  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[7] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.824      ; 7.281      ;
; 6.457  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[7] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.824      ; 7.281      ;
; 6.499  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[6] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.822      ; 7.321      ;
; 6.499  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[6] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.822      ; 7.321      ;
; 6.499  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[6] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.822      ; 7.321      ;
; 6.499  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[6] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.822      ; 7.321      ;
; 6.499  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[6] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.822      ; 7.321      ;
; 6.499  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[6] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.822      ; 7.321      ;
+--------+-----------------------------------------------------------------------------------------------------+------------+---------------+---------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'estadoSiguiente.escribir_ram'                                                                                                                    ;
+--------+----------------------------------+-----------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node         ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-----------------+------------------------------+------------------------------+--------------+------------+------------+
; -0.421 ; estadoSiguiente.escribir_ram     ; posicion_ram[2] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 1.992      ; 1.875      ;
; -0.413 ; estadoSiguiente.escribir_ram     ; posicion_ram[3] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 1.990      ; 1.881      ;
; -0.413 ; estadoSiguiente.escribir_ram     ; posicion_ram[4] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 1.989      ; 1.880      ;
; -0.412 ; estadoSiguiente.escribir_ram     ; posicion_ram[5] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 1.989      ; 1.881      ;
; 0.079  ; estadoSiguiente.escribir_ram     ; posicion_ram[2] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 1.992      ; 1.875      ;
; 0.087  ; estadoSiguiente.escribir_ram     ; posicion_ram[3] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 1.990      ; 1.881      ;
; 0.087  ; estadoSiguiente.escribir_ram     ; posicion_ram[4] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 1.989      ; 1.880      ;
; 0.088  ; estadoSiguiente.escribir_ram     ; posicion_ram[5] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 1.989      ; 1.881      ;
; 0.194  ; estadoSiguiente.escribir_ram     ; posicion_ram[0] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 2.140      ; 2.638      ;
; 0.205  ; estadoSiguiente.escribir_ram     ; posicion_ram[1] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 2.140      ; 2.649      ;
; 0.694  ; estadoSiguiente.escribir_ram     ; posicion_ram[0] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 2.140      ; 2.638      ;
; 0.705  ; estadoSiguiente.escribir_ram     ; posicion_ram[1] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 2.140      ; 2.649      ;
; 2.375  ; registro8b:r_pc|data_out[0]~reg0 ; posicion_ram[0] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; -0.617     ; 1.258      ;
; 2.384  ; registro8b:r_pc|data_out[1]~reg0 ; posicion_ram[1] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; -0.617     ; 1.267      ;
; 2.523  ; registro8b:r_pc|data_out[2]~reg0 ; posicion_ram[2] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; -0.763     ; 1.260      ;
; 2.535  ; registro8b:r_pc|data_out[3]~reg0 ; posicion_ram[3] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; -0.765     ; 1.270      ;
; 2.536  ; registro8b:r_pc|data_out[5]~reg0 ; posicion_ram[5] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; -0.766     ; 1.270      ;
; 2.537  ; registro8b:r_pc|data_out[4]~reg0 ; posicion_ram[4] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; -0.766     ; 1.271      ;
; 3.331  ; estadoSiguiente.activar_leer_ram ; posicion_ram[0] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; -0.614     ; 2.217      ;
; 3.338  ; estadoSiguiente.activar_leer_ram ; posicion_ram[1] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; -0.614     ; 2.224      ;
; 3.555  ; estadoSiguiente.activar_leer_ram ; posicion_ram[2] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; -0.762     ; 2.293      ;
; 3.570  ; estadoSiguiente.activar_leer_ram ; posicion_ram[3] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; -0.764     ; 2.306      ;
; 3.570  ; estadoSiguiente.activar_leer_ram ; posicion_ram[5] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; -0.765     ; 2.305      ;
; 3.572  ; estadoSiguiente.activar_leer_ram ; posicion_ram[4] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; -0.765     ; 2.307      ;
; 4.403  ; estadoSiguiente.leer_ram         ; posicion_ram[0] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; -1.167     ; 2.736      ;
; 4.411  ; estadoSiguiente.leer_ram         ; posicion_ram[1] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; -1.167     ; 2.744      ;
; 4.561  ; estadoSiguiente.leer_ram         ; posicion_ram[2] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; -1.315     ; 2.746      ;
; 4.572  ; estadoSiguiente.leer_ram         ; posicion_ram[3] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; -1.317     ; 2.755      ;
; 4.572  ; estadoSiguiente.leer_ram         ; posicion_ram[5] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; -1.318     ; 2.754      ;
; 4.574  ; estadoSiguiente.leer_ram         ; posicion_ram[4] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; -1.318     ; 2.756      ;
+--------+----------------------------------+-----------------+------------------------------+------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'estadoSiguiente.mostrar_salida'                                                                                                          ;
+-------+-----------------------------------------+-----------------+--------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node         ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------+--------------+--------------------------------+--------------+------------+------------+
; 0.498 ; registro8b:r_status|data_out[1]~reg0    ; salida[1]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 1.269      ; 1.267      ;
; 0.505 ; registro8b:r_status|data_out[2]~reg0    ; salida[2]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 1.266      ; 1.271      ;
; 0.813 ; registro8b:r_resultado|data_out[5]~reg0 ; salida[5]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 1.126      ; 1.439      ;
; 1.062 ; registro8b:r_resultado|data_out[0]~reg0 ; salida[0]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 1.125      ; 1.687      ;
; 1.065 ; registro8b:r_resultado|data_out[3]~reg0 ; salida[3]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 1.126      ; 1.691      ;
; 1.070 ; registro8b:r_resultado|data_out[6]~reg0 ; salida[6]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 1.125      ; 1.695      ;
; 1.100 ; mostrar                                 ; salida[5]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 1.126      ; 1.726      ;
; 1.173 ; registro8b:r_resultado|data_out[1]~reg0 ; salida[1]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 1.269      ; 1.942      ;
; 1.237 ; registro8b:r_resultado|data_out[2]~reg0 ; salida[2]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 1.266      ; 2.003      ;
; 1.351 ; mostrar                                 ; salida[4]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 1.126      ; 1.977      ;
; 1.351 ; mostrar                                 ; salida[0]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 1.125      ; 1.976      ;
; 1.356 ; mostrar                                 ; salida[3]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 1.126      ; 1.982      ;
; 1.361 ; mostrar                                 ; salida[6]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 1.125      ; 1.986      ;
; 1.457 ; mostrar                                 ; salida[1]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 1.281      ; 2.238      ;
; 1.464 ; mostrar                                 ; salida[2]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 1.278      ; 2.242      ;
; 1.465 ; mostrar                                 ; salida[7]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 1.065      ; 2.030      ;
; 1.609 ; registro8b:r_resultado|data_out[7]~reg0 ; salida[7]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 1.065      ; 2.174      ;
; 1.788 ; registro8b:r_resultado|data_out[4]~reg0 ; salida[4]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 1.126      ; 2.414      ;
+-------+-----------------------------------------+-----------------+--------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'estadoSiguiente.escribir_status'                                                                                    ;
+-------+----------------------+--------------+--------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node            ; To Node      ; Launch Clock ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+--------------+--------------+---------------------------------+--------------+------------+------------+
; 2.361 ; alu:modulo_alu|ov    ; in_status[1] ; control[0]   ; estadoSiguiente.escribir_status ; -0.500       ; -0.917     ; 0.944      ;
; 2.693 ; alu:modulo_alu|carry ; in_status[2] ; control[0]   ; estadoSiguiente.escribir_status ; -0.500       ; -1.262     ; 0.931      ;
+-------+----------------------+--------------+--------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'estadoSiguiente.espera'                                                                                                                 ;
+--------+-----------------------------------+-------------+----------------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node     ; Launch Clock                     ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-------------+----------------------------------+------------------------+--------------+------------+------------+
; -5.767 ; estadoSiguiente.activar_leer_data ; Selector9~1 ; control[0]                       ; estadoSiguiente.espera ; 0.500        ; -1.650     ; 1.361      ;
; -2.311 ; estadoSiguiente.activar_esc_data  ; Selector9~1 ; estadoSiguiente.activar_esc_data ; estadoSiguiente.espera ; 0.500        ; 1.104      ; 0.963      ;
; -1.811 ; estadoSiguiente.activar_esc_data  ; Selector9~1 ; estadoSiguiente.activar_esc_data ; estadoSiguiente.espera ; 1.000        ; 1.104      ; 0.963      ;
+--------+-----------------------------------+-------------+----------------------------------+------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'estadoSiguiente.mostrar_salida'                                                                                                          ;
+--------+--------------------------------+-------------+------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node     ; Launch Clock                 ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-------------+------------------------------+--------------------------------+--------------+------------+------------+
; -5.632 ; estadoSiguiente.activar_esc_ri ; Selector2~2 ; control[0]                   ; estadoSiguiente.mostrar_salida ; 0.500        ; -1.352     ; 1.873      ;
; -3.057 ; estadoSiguiente.escribir_op1   ; Selector2~2 ; estadoSiguiente.escribir_op1 ; estadoSiguiente.mostrar_salida ; 0.500        ; 1.401      ; 2.355      ;
; -2.882 ; estadoSiguiente.escribir_op2   ; Selector2~2 ; estadoSiguiente.escribir_op2 ; estadoSiguiente.mostrar_salida ; 0.500        ; 1.401      ; 2.180      ;
; -2.557 ; estadoSiguiente.escribir_op1   ; Selector2~2 ; estadoSiguiente.escribir_op1 ; estadoSiguiente.mostrar_salida ; 1.000        ; 1.401      ; 2.355      ;
; -2.382 ; estadoSiguiente.escribir_op2   ; Selector2~2 ; estadoSiguiente.escribir_op2 ; estadoSiguiente.mostrar_salida ; 1.000        ; 1.401      ; 2.180      ;
; -2.361 ; estadoSiguiente.espera         ; Selector2~2 ; estadoSiguiente.espera       ; estadoSiguiente.mostrar_salida ; 0.500        ; 1.401      ; 1.659      ;
; -1.861 ; estadoSiguiente.espera         ; Selector2~2 ; estadoSiguiente.espera       ; estadoSiguiente.mostrar_salida ; 1.000        ; 1.401      ; 1.659      ;
+--------+--------------------------------+-------------+------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'estadoSiguiente.activar_leer_ri'                                                                                                          ;
+--------+--------------------------------+-------------+------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node     ; Launch Clock                 ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-------------+------------------------------+---------------------------------+--------------+------------+------------+
; -5.142 ; estadoSiguiente.activar_esc_ri ; Selector2~2 ; control[0]                   ; estadoSiguiente.activar_leer_ri ; 0.500        ; -0.862     ; 1.873      ;
; -2.567 ; estadoSiguiente.escribir_op1   ; Selector2~2 ; estadoSiguiente.escribir_op1 ; estadoSiguiente.activar_leer_ri ; 0.500        ; 1.891      ; 2.355      ;
; -2.392 ; estadoSiguiente.escribir_op2   ; Selector2~2 ; estadoSiguiente.escribir_op2 ; estadoSiguiente.activar_leer_ri ; 0.500        ; 1.891      ; 2.180      ;
; -2.067 ; estadoSiguiente.escribir_op1   ; Selector2~2 ; estadoSiguiente.escribir_op1 ; estadoSiguiente.activar_leer_ri ; 1.000        ; 1.891      ; 2.355      ;
; -1.892 ; estadoSiguiente.escribir_op2   ; Selector2~2 ; estadoSiguiente.escribir_op2 ; estadoSiguiente.activar_leer_ri ; 1.000        ; 1.891      ; 2.180      ;
; -1.871 ; estadoSiguiente.espera         ; Selector2~2 ; estadoSiguiente.espera       ; estadoSiguiente.activar_leer_ri ; 0.500        ; 1.891      ; 1.659      ;
; -1.371 ; estadoSiguiente.espera         ; Selector2~2 ; estadoSiguiente.espera       ; estadoSiguiente.activar_leer_ri ; 1.000        ; 1.891      ; 1.659      ;
+--------+--------------------------------+-------------+------------------------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'estadoSiguiente.activar_leer_pc'                                                                                                        ;
+--------+--------------------------------+-------------+----------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node     ; Launch Clock               ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-------------+----------------------------+---------------------------------+--------------+------------+------------+
; -4.984 ; estadoSiguiente.incrementar_pc ; Selector5~1 ; control[0]                 ; estadoSiguiente.activar_leer_pc ; 0.500        ; -2.238     ; 1.884      ;
; -4.707 ; estadoSiguiente.activar_esc_pc ; Selector5~1 ; control[0]                 ; estadoSiguiente.activar_leer_pc ; 0.500        ; -1.624     ; 2.221      ;
; -4.312 ; estadoSiguiente.reset_pc       ; Selector5~1 ; control[0]                 ; estadoSiguiente.activar_leer_pc ; 0.500        ; -2.176     ; 1.274      ;
; -1.288 ; estadoSiguiente.cambiar_pc     ; Selector5~1 ; estadoSiguiente.cambiar_pc ; estadoSiguiente.activar_leer_pc ; 0.500        ; 1.131      ; 1.861      ;
; -1.106 ; estadoSiguiente.espera         ; Selector5~1 ; estadoSiguiente.espera     ; estadoSiguiente.activar_leer_pc ; 0.500        ; 1.131      ; 1.679      ;
; -0.788 ; estadoSiguiente.cambiar_pc     ; Selector5~1 ; estadoSiguiente.cambiar_pc ; estadoSiguiente.activar_leer_pc ; 1.000        ; 1.131      ; 1.861      ;
; -0.606 ; estadoSiguiente.espera         ; Selector5~1 ; estadoSiguiente.espera     ; estadoSiguiente.activar_leer_pc ; 1.000        ; 1.131      ; 1.679      ;
+--------+--------------------------------+-------------+----------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'estadoSiguiente.activar_esc_data'                                                                                                            ;
+--------+---------------------------------------+--------------+------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node      ; Launch Clock           ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+--------------+------------------------+----------------------------------+--------------+------------+------------+
; -3.953 ; estadoSiguiente.activar_esc_resultado ; Selector11~2 ; control[0]             ; estadoSiguiente.activar_esc_data ; 0.500        ; -0.674     ; 2.031      ;
; -3.767 ; estadoSiguiente.escribir_resultado    ; Selector11~2 ; control[0]             ; estadoSiguiente.activar_esc_data ; 0.500        ; -0.674     ; 1.845      ;
; -0.527 ; estadoSiguiente.espera                ; Selector11~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_esc_data ; 0.500        ; 2.077      ; 1.660      ;
; -0.027 ; estadoSiguiente.espera                ; Selector11~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_esc_data ; 1.000        ; 2.077      ; 1.660      ;
+--------+---------------------------------------+--------------+------------------------+----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'estadoSiguiente.activar_carga_alu'                                                                                                      ;
+--------+---------------------------------+--------------+------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node      ; Launch Clock           ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+--------------+------------------------+-----------------------------------+--------------+------------+------------+
; -3.647 ; estadoSiguiente.activar_esc_op2 ; Selector15~2 ; control[0]             ; estadoSiguiente.activar_carga_alu ; 0.500        ; -1.504     ; 1.425      ;
; -3.621 ; estadoSiguiente.activar_esc_op1 ; Selector13~2 ; control[0]             ; estadoSiguiente.activar_carga_alu ; 0.500        ; -1.164     ; 1.385      ;
; -1.123 ; estadoSiguiente.espera          ; Selector13~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_carga_alu ; 0.500        ; 1.570      ; 1.925      ;
; -1.109 ; estadoSiguiente.espera          ; Selector15~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_carga_alu ; 0.500        ; 1.230      ; 1.925      ;
; -0.623 ; estadoSiguiente.espera          ; Selector13~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_carga_alu ; 1.000        ; 1.570      ; 1.925      ;
; -0.609 ; estadoSiguiente.espera          ; Selector15~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_carga_alu ; 1.000        ; 1.230      ; 1.925      ;
+--------+---------------------------------+--------------+------------------------+-----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'estadoSiguiente.activar_esc_data'                                                                                                             ;
+--------+---------------------------------------+--------------+------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node      ; Launch Clock           ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+--------------+------------------------+----------------------------------+--------------+------------+------------+
; -0.721 ; estadoSiguiente.espera                ; Selector11~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_esc_data ; 0.000        ; 2.077      ; 1.660      ;
; -0.221 ; estadoSiguiente.espera                ; Selector11~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_esc_data ; -0.500       ; 2.077      ; 1.660      ;
; 3.019  ; estadoSiguiente.escribir_resultado    ; Selector11~2 ; control[0]             ; estadoSiguiente.activar_esc_data ; -0.500       ; -0.674     ; 1.845      ;
; 3.205  ; estadoSiguiente.activar_esc_resultado ; Selector11~2 ; control[0]             ; estadoSiguiente.activar_esc_data ; -0.500       ; -0.674     ; 2.031      ;
+--------+---------------------------------------+--------------+------------------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'estadoSiguiente.activar_leer_ri'                                                                                                           ;
+--------+--------------------------------+-------------+------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node     ; Launch Clock                 ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-------------+------------------------------+---------------------------------+--------------+------------+------------+
; -0.536 ; estadoSiguiente.espera         ; Selector2~2 ; estadoSiguiente.espera       ; estadoSiguiente.activar_leer_ri ; 0.000        ; 1.891      ; 1.659      ;
; -0.036 ; estadoSiguiente.espera         ; Selector2~2 ; estadoSiguiente.espera       ; estadoSiguiente.activar_leer_ri ; -0.500       ; 1.891      ; 1.659      ;
; -0.015 ; estadoSiguiente.escribir_op2   ; Selector2~2 ; estadoSiguiente.escribir_op2 ; estadoSiguiente.activar_leer_ri ; 0.000        ; 1.891      ; 2.180      ;
; 0.160  ; estadoSiguiente.escribir_op1   ; Selector2~2 ; estadoSiguiente.escribir_op1 ; estadoSiguiente.activar_leer_ri ; 0.000        ; 1.891      ; 2.355      ;
; 0.485  ; estadoSiguiente.escribir_op2   ; Selector2~2 ; estadoSiguiente.escribir_op2 ; estadoSiguiente.activar_leer_ri ; -0.500       ; 1.891      ; 2.180      ;
; 0.660  ; estadoSiguiente.escribir_op1   ; Selector2~2 ; estadoSiguiente.escribir_op1 ; estadoSiguiente.activar_leer_ri ; -0.500       ; 1.891      ; 2.355      ;
; 3.235  ; estadoSiguiente.activar_esc_ri ; Selector2~2 ; control[0]                   ; estadoSiguiente.activar_leer_ri ; -0.500       ; -0.862     ; 1.873      ;
+--------+--------------------------------+-------------+------------------------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'estadoSiguiente.espera'                                                                                                                  ;
+--------+-----------------------------------+-------------+----------------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node     ; Launch Clock                     ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-------------+----------------------------------+------------------------+--------------+------------+------------+
; -0.445 ; estadoSiguiente.activar_esc_data  ; Selector9~1 ; estadoSiguiente.activar_esc_data ; estadoSiguiente.espera ; 0.000        ; 1.104      ; 0.963      ;
; 0.055  ; estadoSiguiente.activar_esc_data  ; Selector9~1 ; estadoSiguiente.activar_esc_data ; estadoSiguiente.espera ; -0.500       ; 1.104      ; 0.963      ;
; 3.511  ; estadoSiguiente.activar_leer_data ; Selector9~1 ; control[0]                       ; estadoSiguiente.espera ; -0.500       ; -1.650     ; 1.361      ;
+--------+-----------------------------------+-------------+----------------------------------+------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'estadoSiguiente.mostrar_salida'                                                                                                           ;
+--------+--------------------------------+-------------+------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node     ; Launch Clock                 ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-------------+------------------------------+--------------------------------+--------------+------------+------------+
; -0.046 ; estadoSiguiente.espera         ; Selector2~2 ; estadoSiguiente.espera       ; estadoSiguiente.mostrar_salida ; 0.000        ; 1.401      ; 1.659      ;
; 0.454  ; estadoSiguiente.espera         ; Selector2~2 ; estadoSiguiente.espera       ; estadoSiguiente.mostrar_salida ; -0.500       ; 1.401      ; 1.659      ;
; 0.475  ; estadoSiguiente.escribir_op2   ; Selector2~2 ; estadoSiguiente.escribir_op2 ; estadoSiguiente.mostrar_salida ; 0.000        ; 1.401      ; 2.180      ;
; 0.650  ; estadoSiguiente.escribir_op1   ; Selector2~2 ; estadoSiguiente.escribir_op1 ; estadoSiguiente.mostrar_salida ; 0.000        ; 1.401      ; 2.355      ;
; 0.975  ; estadoSiguiente.escribir_op2   ; Selector2~2 ; estadoSiguiente.escribir_op2 ; estadoSiguiente.mostrar_salida ; -0.500       ; 1.401      ; 2.180      ;
; 1.150  ; estadoSiguiente.escribir_op1   ; Selector2~2 ; estadoSiguiente.escribir_op1 ; estadoSiguiente.mostrar_salida ; -0.500       ; 1.401      ; 2.355      ;
; 3.725  ; estadoSiguiente.activar_esc_ri ; Selector2~2 ; control[0]                   ; estadoSiguiente.mostrar_salida ; -0.500       ; -1.352     ; 1.873      ;
+--------+--------------------------------+-------------+------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'estadoSiguiente.activar_carga_alu'                                                                                                      ;
+-------+---------------------------------+--------------+------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node      ; Launch Clock           ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+--------------+------------------------+-----------------------------------+--------------+------------+------------+
; 0.051 ; estadoSiguiente.espera          ; Selector13~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_carga_alu ; 0.000        ; 1.570      ; 1.925      ;
; 0.391 ; estadoSiguiente.espera          ; Selector15~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_carga_alu ; 0.000        ; 1.230      ; 1.925      ;
; 0.551 ; estadoSiguiente.espera          ; Selector13~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_carga_alu ; -0.500       ; 1.570      ; 1.925      ;
; 0.891 ; estadoSiguiente.espera          ; Selector15~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_carga_alu ; -0.500       ; 1.230      ; 1.925      ;
; 3.049 ; estadoSiguiente.activar_esc_op1 ; Selector13~2 ; control[0]             ; estadoSiguiente.activar_carga_alu ; -0.500       ; -1.164     ; 1.385      ;
; 3.429 ; estadoSiguiente.activar_esc_op2 ; Selector15~2 ; control[0]             ; estadoSiguiente.activar_carga_alu ; -0.500       ; -1.504     ; 1.425      ;
+-------+---------------------------------+--------------+------------------------+-----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'estadoSiguiente.activar_leer_pc'                                                                                                        ;
+-------+--------------------------------+-------------+----------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node     ; Launch Clock               ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+-------------+----------------------------+---------------------------------+--------------+------------+------------+
; 0.244 ; estadoSiguiente.espera         ; Selector5~1 ; estadoSiguiente.espera     ; estadoSiguiente.activar_leer_pc ; 0.000        ; 1.131      ; 1.679      ;
; 0.426 ; estadoSiguiente.cambiar_pc     ; Selector5~1 ; estadoSiguiente.cambiar_pc ; estadoSiguiente.activar_leer_pc ; 0.000        ; 1.131      ; 1.861      ;
; 0.744 ; estadoSiguiente.espera         ; Selector5~1 ; estadoSiguiente.espera     ; estadoSiguiente.activar_leer_pc ; -0.500       ; 1.131      ; 1.679      ;
; 0.926 ; estadoSiguiente.cambiar_pc     ; Selector5~1 ; estadoSiguiente.cambiar_pc ; estadoSiguiente.activar_leer_pc ; -0.500       ; 1.131      ; 1.861      ;
; 3.950 ; estadoSiguiente.reset_pc       ; Selector5~1 ; control[0]                 ; estadoSiguiente.activar_leer_pc ; -0.500       ; -2.176     ; 1.274      ;
; 4.345 ; estadoSiguiente.activar_esc_pc ; Selector5~1 ; control[0]                 ; estadoSiguiente.activar_leer_pc ; -0.500       ; -1.624     ; 2.221      ;
; 4.622 ; estadoSiguiente.incrementar_pc ; Selector5~1 ; control[0]                 ; estadoSiguiente.activar_leer_pc ; -0.500       ; -2.238     ; 1.884      ;
+-------+--------------------------------+-------------+----------------------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'control[0]'                                                                                                                                              ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                                                                              ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------------+
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; control[0] ; Rise       ; control[0]                                                                                          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|carry                                                                                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|carry                                                                                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|ov                                                                                   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|ov                                                                                   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|resultado[0]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|resultado[0]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|resultado[1]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|resultado[1]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|resultado[2]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|resultado[2]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|resultado[3]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|resultado[3]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|resultado[4]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|resultado[4]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|resultado[5]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|resultado[5]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|resultado[6]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|resultado[6]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|resultado[7]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|resultado[7]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; cambio_a_pc[0]                                                                                      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; cambio_a_pc[0]                                                                                      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; cambio_a_pc[1]                                                                                      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; cambio_a_pc[1]                                                                                      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; cambio_a_pc[2]                                                                                      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; cambio_a_pc[2]                                                                                      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; cambio_a_pc[3]                                                                                      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; cambio_a_pc[3]                                                                                      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; cambio_a_pc[4]                                                                                      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; cambio_a_pc[4]                                                                                      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; cambio_a_pc[5]                                                                                      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; cambio_a_pc[5]                                                                                      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; codigo_operacion_alu[0]                                                                             ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; codigo_operacion_alu[0]                                                                             ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; codigo_operacion_alu[1]                                                                             ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; codigo_operacion_alu[1]                                                                             ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; codigo_operacion_alu[2]                                                                             ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; codigo_operacion_alu[2]                                                                             ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; donde_leer[0]                                                                                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; donde_leer[0]                                                                                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; donde_leer[1]                                                                                       ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'donde_leer[0]'                                                                      ;
+-------+--------------+----------------+------------------+---------------+------------+------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock         ; Clock Edge ; Target                       ;
+-------+--------------+----------------+------------------+---------------+------------+------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Rise       ; donde_leer[0]|regout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Rise       ; donde_leer[0]|regout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Rise       ; in_data[0]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Rise       ; in_data[0]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Fall       ; in_data[0]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Fall       ; in_data[0]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Rise       ; in_data[1]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Rise       ; in_data[1]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Fall       ; in_data[1]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Fall       ; in_data[1]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Rise       ; in_data[2]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Rise       ; in_data[2]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Fall       ; in_data[2]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Fall       ; in_data[2]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Rise       ; in_data[3]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Rise       ; in_data[3]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Fall       ; in_data[3]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Fall       ; in_data[3]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Rise       ; in_data[4]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Rise       ; in_data[4]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Fall       ; in_data[4]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Fall       ; in_data[4]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Rise       ; in_data[5]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Rise       ; in_data[5]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Fall       ; in_data[5]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Fall       ; in_data[5]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Rise       ; in_data[6]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Rise       ; in_data[6]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Fall       ; in_data[6]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Fall       ; in_data[6]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Rise       ; in_data[7]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Rise       ; in_data[7]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Fall       ; in_data[7]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Fall       ; in_data[7]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Fall       ; in_data[7]~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Fall       ; in_data[7]~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Fall       ; in_data[7]~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Fall       ; in_data[7]~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Fall       ; in_data[7]~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Fall       ; in_data[7]~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Rise       ; in_data[7]~0|datab           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Rise       ; in_data[7]~0|datab           ;
+-------+--------------+----------------+------------------+---------------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'estadoSiguiente.activar_carga_alu'                                                                                  ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                   ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector13~1|combout                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector13~1|combout                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_carga_alu ; Rise       ; Selector13~1|datab                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_carga_alu ; Rise       ; Selector13~1|datab                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector13~2                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector13~2                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector13~2|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector13~2|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector15~1|combout                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector15~1|combout                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_carga_alu ; Rise       ; Selector15~1|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_carga_alu ; Rise       ; Selector15~1|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector15~2                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector15~2                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector15~2|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector15~2|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_carga_alu ; Rise       ; estadoSiguiente.activar_carga_alu|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_carga_alu ; Rise       ; estadoSiguiente.activar_carga_alu|regout ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'estadoSiguiente.activar_esc_data'                                                                                 ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                  ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-----------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_esc_data ; Fall       ; Selector11~1|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_esc_data ; Fall       ; Selector11~1|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_esc_data ; Rise       ; Selector11~1|datab                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_esc_data ; Rise       ; Selector11~1|datab                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_esc_data ; Fall       ; Selector11~2                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_esc_data ; Fall       ; Selector11~2                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_esc_data ; Fall       ; Selector11~2|datac                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_esc_data ; Fall       ; Selector11~2|datac                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_esc_data ; Rise       ; estadoSiguiente.activar_esc_data|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_esc_data ; Rise       ; estadoSiguiente.activar_esc_data|regout ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'estadoSiguiente.activar_leer_pc'                                                                                ;
+-------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                 ;
+-------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_pc ; Fall       ; Selector5~1                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_pc ; Fall       ; Selector5~1                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_pc ; Rise       ; Selector5~1|datac                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_pc ; Rise       ; Selector5~1|datac                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_pc ; Rise       ; estadoSiguiente.activar_leer_pc|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_pc ; Rise       ; estadoSiguiente.activar_leer_pc|regout ;
+-------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'estadoSiguiente.activar_leer_ri'                                                                                ;
+-------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                 ;
+-------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_ri ; Fall       ; Selector2~1|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_ri ; Fall       ; Selector2~1|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_ri ; Rise       ; Selector2~1|datac                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_ri ; Rise       ; Selector2~1|datac                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_ri ; Fall       ; Selector2~2                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_ri ; Fall       ; Selector2~2                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_ri ; Fall       ; Selector2~2|datac                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_ri ; Fall       ; Selector2~2|datac                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_ri ; Rise       ; estadoSiguiente.activar_leer_ri|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_ri ; Rise       ; estadoSiguiente.activar_leer_ri|regout ;
+-------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'estadoSiguiente.cambiar_pc'                                                                           ;
+-------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                            ;
+-------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cambiar_pc ; Fall       ; WideOr38~0clkctrl|inclk[0]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cambiar_pc ; Fall       ; WideOr38~0clkctrl|inclk[0]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cambiar_pc ; Fall       ; WideOr38~0clkctrl|outclk          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cambiar_pc ; Fall       ; WideOr38~0clkctrl|outclk          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cambiar_pc ; Fall       ; WideOr38~0|combout                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cambiar_pc ; Fall       ; WideOr38~0|combout                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cambiar_pc ; Rise       ; WideOr38~0|datac                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cambiar_pc ; Rise       ; WideOr38~0|datac                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cambiar_pc ; Rise       ; estadoSiguiente.cambiar_pc|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cambiar_pc ; Rise       ; estadoSiguiente.cambiar_pc|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cambiar_pc ; Fall       ; in_pc[0]                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cambiar_pc ; Fall       ; in_pc[0]                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cambiar_pc ; Fall       ; in_pc[0]|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cambiar_pc ; Fall       ; in_pc[0]|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cambiar_pc ; Fall       ; in_pc[1]                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cambiar_pc ; Fall       ; in_pc[1]                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cambiar_pc ; Fall       ; in_pc[1]|datab                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cambiar_pc ; Fall       ; in_pc[1]|datab                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cambiar_pc ; Fall       ; in_pc[2]                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cambiar_pc ; Fall       ; in_pc[2]                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cambiar_pc ; Fall       ; in_pc[2]|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cambiar_pc ; Fall       ; in_pc[2]|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cambiar_pc ; Fall       ; in_pc[3]                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cambiar_pc ; Fall       ; in_pc[3]                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cambiar_pc ; Fall       ; in_pc[3]|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cambiar_pc ; Fall       ; in_pc[3]|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cambiar_pc ; Fall       ; in_pc[4]                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cambiar_pc ; Fall       ; in_pc[4]                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cambiar_pc ; Fall       ; in_pc[4]|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cambiar_pc ; Fall       ; in_pc[4]|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cambiar_pc ; Fall       ; in_pc[5]                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cambiar_pc ; Fall       ; in_pc[5]                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cambiar_pc ; Fall       ; in_pc[5]|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cambiar_pc ; Fall       ; in_pc[5]|datac                    ;
+-------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'estadoSiguiente.escribir_op1'                                                                                       ;
+-------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                                        ;
+-------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr42~0clkctrl|inclk[0]                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr42~0clkctrl|inclk[0]                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr42~0clkctrl|outclk                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr42~0clkctrl|outclk                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr42~0|combout                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr42~0|combout                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr42~0|datad                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr42~0|datad                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; estadoSiguiente.escribir_op1|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; estadoSiguiente.escribir_op1|regout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; estadoSiguiente.escribir_op1~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; estadoSiguiente.escribir_op1~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; estadoSiguiente.escribir_op1~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; estadoSiguiente.escribir_op1~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[0]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[0]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[0]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[0]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[1]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[1]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[1]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[1]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[2]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[2]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[2]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[2]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[3]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[3]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[3]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[3]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[4]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[4]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[4]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[4]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[5]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[5]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[5]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[5]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[6]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[6]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[6]|datab                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[6]|datab                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[7]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[7]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[7]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[7]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[0]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[0]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[0]|datab                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[0]|datab                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[1]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[1]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[1]|datab                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[1]|datab                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[2]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[2]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[2]|datab                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[2]|datab                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[3]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[3]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[3]|datab                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[3]|datab                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[4]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[4]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[4]|datab                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[4]|datab                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[5]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[5]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[5]|datab                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[5]|datab                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[6]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[6]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[6]|datab                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[6]|datab                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[7]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[7]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[7]|datab                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[7]|datab                                ;
+-------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'estadoSiguiente.escribir_op2'                                                                                       ;
+-------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                                        ;
+-------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; WideOr42~0clkctrl|inclk[0]                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; WideOr42~0clkctrl|inclk[0]                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; WideOr42~0clkctrl|outclk                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; WideOr42~0clkctrl|outclk                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; WideOr42~0|combout                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; WideOr42~0|combout                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; WideOr42~0|dataa                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; WideOr42~0|dataa                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; estadoSiguiente.escribir_op2|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; estadoSiguiente.escribir_op2|regout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; estadoSiguiente.escribir_op2~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; estadoSiguiente.escribir_op2~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; estadoSiguiente.escribir_op2~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; estadoSiguiente.escribir_op2~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[0]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[0]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[0]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[0]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[1]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[1]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[1]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[1]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[2]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[2]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[2]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[2]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[3]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[3]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[3]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[3]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[4]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[4]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[4]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[4]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[5]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[5]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[5]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[5]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[6]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[6]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[6]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[6]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[7]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[7]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[7]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[7]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[0]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[0]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[0]|datab                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[0]|datab                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[1]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[1]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[1]|datab                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[1]|datab                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[2]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[2]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[2]|datab                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[2]|datab                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[3]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[3]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[3]|datab                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[3]|datab                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[4]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[4]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[4]|datab                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[4]|datab                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[5]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[5]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[5]|datab                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[5]|datab                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[6]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[6]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[6]|datab                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[6]|datab                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[7]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[7]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[7]|datab                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[7]|datab                                ;
+-------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'estadoSiguiente.escribir_ram'                                                                             ;
+-------+--------------+----------------+------------------+------------------------------+------------+-------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                              ;
+-------+--------------+----------------+------------------+------------------------------+------------+-------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr39~0|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr39~0|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr39~0|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr39~0|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr41~0clkctrl|inclk[0]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr41~0clkctrl|inclk[0]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr41~0clkctrl|outclk            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr41~0clkctrl|outclk            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr41~0|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr41~0|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr41~0|datab                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr41~0|datab                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; estadoSiguiente.escribir_ram|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; estadoSiguiente.escribir_ram|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[0]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[0]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[0]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[0]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[1]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[1]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[1]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[1]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[2]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[2]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[2]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[2]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[3]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[3]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[3]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[3]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[4]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[4]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[4]|datac                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[4]|datac                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[5]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[5]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[5]|datac                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[5]|datac                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[6]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[6]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[6]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[6]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[7]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[7]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[7]|datac                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[7]|datac                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[0]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[0]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[0]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[0]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[1]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[1]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[1]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[1]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[2]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[2]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[2]|datab               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[2]|datab               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[3]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[3]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[3]|datab               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[3]|datab               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[4]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[4]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[4]|datab               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[4]|datab               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[5]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[5]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[5]|datab               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[5]|datab               ;
+-------+--------------+----------------+------------------+------------------------------+------------+-------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'estadoSiguiente.escribir_status'                                                                                ;
+-------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                 ;
+-------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_status ; Rise       ; estadoSiguiente.escribir_status|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_status ; Rise       ; estadoSiguiente.escribir_status|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_status ; Fall       ; in_status[1]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_status ; Fall       ; in_status[1]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_status ; Rise       ; in_status[1]|dataa                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_status ; Rise       ; in_status[1]|dataa                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_status ; Fall       ; in_status[2]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_status ; Fall       ; in_status[2]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_status ; Rise       ; in_status[2]|datac                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_status ; Rise       ; in_status[2]|datac                     ;
+-------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'estadoSiguiente.espera'                                                                       ;
+-------+--------------+----------------+------------------+------------------------+------------+-------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                        ;
+-------+--------------+----------------+------------------+------------------------+------------+-------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Fall       ; Selector9~1                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Fall       ; Selector9~1                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Rise       ; Selector9~1|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Rise       ; Selector9~1|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Rise       ; estadoSiguiente.espera|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Rise       ; estadoSiguiente.espera|regout ;
+-------+--------------+----------------+------------------+------------------------+------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'estadoSiguiente.mostrar_salida'                                                                                         ;
+-------+--------------+----------------+------------------+--------------------------------+------------+-------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                          ;
+-------+--------------+----------------+------------------+--------------------------------+------------+-------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Fall       ; Selector2~1|combout                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Fall       ; Selector2~1|combout                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Rise       ; Selector2~1|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Rise       ; Selector2~1|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Fall       ; Selector2~2                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Fall       ; Selector2~2                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Fall       ; Selector2~2|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Fall       ; Selector2~2|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Rise       ; estadoSiguiente.mostrar_salida|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Rise       ; estadoSiguiente.mostrar_salida|regout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Rise       ; estadoSiguiente.mostrar_salida~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Rise       ; estadoSiguiente.mostrar_salida~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Rise       ; estadoSiguiente.mostrar_salida~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Rise       ; estadoSiguiente.mostrar_salida~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Fall       ; salida[0]$latch                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Fall       ; salida[0]$latch                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Rise       ; salida[0]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Rise       ; salida[0]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Fall       ; salida[1]$latch                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Fall       ; salida[1]$latch                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Rise       ; salida[1]$latch|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Rise       ; salida[1]$latch|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Fall       ; salida[2]$latch                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Fall       ; salida[2]$latch                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Rise       ; salida[2]$latch|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Rise       ; salida[2]$latch|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Fall       ; salida[3]$latch                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Fall       ; salida[3]$latch                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Rise       ; salida[3]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Rise       ; salida[3]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Fall       ; salida[4]$latch                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Fall       ; salida[4]$latch                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Rise       ; salida[4]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Rise       ; salida[4]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Fall       ; salida[5]$latch                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Fall       ; salida[5]$latch                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Rise       ; salida[5]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Rise       ; salida[5]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Fall       ; salida[6]$latch                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Fall       ; salida[6]$latch                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Rise       ; salida[6]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Rise       ; salida[6]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Fall       ; salida[7]$latch                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Fall       ; salida[7]$latch                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Rise       ; salida[7]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Rise       ; salida[7]$latch|datad                           ;
+-------+--------------+----------------+------------------+--------------------------------+------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                              ;
+-------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port   ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-------------+------------------------------+--------+--------+------------+------------------------------+
; control[*]  ; control[0]                   ; 7.767  ; 7.767  ; Rise       ; control[0]                   ;
;  control[1] ; control[0]                   ; 4.472  ; 4.472  ; Rise       ; control[0]                   ;
;  control[2] ; control[0]                   ; 7.767  ; 7.767  ; Rise       ; control[0]                   ;
; data_in[*]  ; donde_leer[0]                ; 6.011  ; 6.011  ; Rise       ; donde_leer[0]                ;
;  data_in[0] ; donde_leer[0]                ; 5.944  ; 5.944  ; Rise       ; donde_leer[0]                ;
;  data_in[1] ; donde_leer[0]                ; 5.744  ; 5.744  ; Rise       ; donde_leer[0]                ;
;  data_in[2] ; donde_leer[0]                ; 5.782  ; 5.782  ; Rise       ; donde_leer[0]                ;
;  data_in[3] ; donde_leer[0]                ; 5.923  ; 5.923  ; Rise       ; donde_leer[0]                ;
;  data_in[4] ; donde_leer[0]                ; 1.341  ; 1.341  ; Rise       ; donde_leer[0]                ;
;  data_in[5] ; donde_leer[0]                ; 1.142  ; 1.142  ; Rise       ; donde_leer[0]                ;
;  data_in[6] ; donde_leer[0]                ; 1.810  ; 1.810  ; Rise       ; donde_leer[0]                ;
;  data_in[7] ; donde_leer[0]                ; 6.011  ; 6.011  ; Rise       ; donde_leer[0]                ;
; data_in[*]  ; estadoSiguiente.escribir_ram ; 4.573  ; 4.573  ; Fall       ; estadoSiguiente.escribir_ram ;
;  data_in[0] ; estadoSiguiente.escribir_ram ; 3.315  ; 3.315  ; Fall       ; estadoSiguiente.escribir_ram ;
;  data_in[1] ; estadoSiguiente.escribir_ram ; 3.787  ; 3.787  ; Fall       ; estadoSiguiente.escribir_ram ;
;  data_in[2] ; estadoSiguiente.escribir_ram ; 3.819  ; 3.819  ; Fall       ; estadoSiguiente.escribir_ram ;
;  data_in[3] ; estadoSiguiente.escribir_ram ; 3.957  ; 3.957  ; Fall       ; estadoSiguiente.escribir_ram ;
;  data_in[4] ; estadoSiguiente.escribir_ram ; -0.300 ; -0.300 ; Fall       ; estadoSiguiente.escribir_ram ;
;  data_in[5] ; estadoSiguiente.escribir_ram ; -0.979 ; -0.979 ; Fall       ; estadoSiguiente.escribir_ram ;
;  data_in[6] ; estadoSiguiente.escribir_ram ; -0.660 ; -0.660 ; Fall       ; estadoSiguiente.escribir_ram ;
;  data_in[7] ; estadoSiguiente.escribir_ram ; 4.573  ; 4.573  ; Fall       ; estadoSiguiente.escribir_ram ;
+-------------+------------------------------+--------+--------+------------+------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                               ;
+-------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port   ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-------------+------------------------------+--------+--------+------------+------------------------------+
; control[*]  ; control[0]                   ; -3.982 ; -3.982 ; Rise       ; control[0]                   ;
;  control[1] ; control[0]                   ; -4.200 ; -4.200 ; Rise       ; control[0]                   ;
;  control[2] ; control[0]                   ; -3.982 ; -3.982 ; Rise       ; control[0]                   ;
; data_in[*]  ; donde_leer[0]                ; 0.204  ; 0.204  ; Rise       ; donde_leer[0]                ;
;  data_in[0] ; donde_leer[0]                ; -4.585 ; -4.585 ; Rise       ; donde_leer[0]                ;
;  data_in[1] ; donde_leer[0]                ; -4.390 ; -4.390 ; Rise       ; donde_leer[0]                ;
;  data_in[2] ; donde_leer[0]                ; -4.424 ; -4.424 ; Rise       ; donde_leer[0]                ;
;  data_in[3] ; donde_leer[0]                ; -4.516 ; -4.516 ; Rise       ; donde_leer[0]                ;
;  data_in[4] ; donde_leer[0]                ; 0.018  ; 0.018  ; Rise       ; donde_leer[0]                ;
;  data_in[5] ; donde_leer[0]                ; 0.204  ; 0.204  ; Rise       ; donde_leer[0]                ;
;  data_in[6] ; donde_leer[0]                ; -0.607 ; -0.607 ; Rise       ; donde_leer[0]                ;
;  data_in[7] ; donde_leer[0]                ; -4.812 ; -4.812 ; Rise       ; donde_leer[0]                ;
; data_in[*]  ; estadoSiguiente.escribir_ram ; 1.925  ; 1.925  ; Fall       ; estadoSiguiente.escribir_ram ;
;  data_in[0] ; estadoSiguiente.escribir_ram ; -2.362 ; -2.362 ; Fall       ; estadoSiguiente.escribir_ram ;
;  data_in[1] ; estadoSiguiente.escribir_ram ; -2.579 ; -2.579 ; Fall       ; estadoSiguiente.escribir_ram ;
;  data_in[2] ; estadoSiguiente.escribir_ram ; -2.862 ; -2.862 ; Fall       ; estadoSiguiente.escribir_ram ;
;  data_in[3] ; estadoSiguiente.escribir_ram ; -2.999 ; -2.999 ; Fall       ; estadoSiguiente.escribir_ram ;
;  data_in[4] ; estadoSiguiente.escribir_ram ; 1.671  ; 1.671  ; Fall       ; estadoSiguiente.escribir_ram ;
;  data_in[5] ; estadoSiguiente.escribir_ram ; 1.925  ; 1.925  ; Fall       ; estadoSiguiente.escribir_ram ;
;  data_in[6] ; estadoSiguiente.escribir_ram ; 1.867  ; 1.867  ; Fall       ; estadoSiguiente.escribir_ram ;
;  data_in[7] ; estadoSiguiente.escribir_ram ; -3.201 ; -3.201 ; Fall       ; estadoSiguiente.escribir_ram ;
+-------------+------------------------------+--------+--------+------------+------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                     ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; salida[*]  ; estadoSiguiente.mostrar_salida ; 8.760 ; 8.760 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[0] ; estadoSiguiente.mostrar_salida ; 8.241 ; 8.241 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[1] ; estadoSiguiente.mostrar_salida ; 8.206 ; 8.206 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[2] ; estadoSiguiente.mostrar_salida ; 8.192 ; 8.192 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[3] ; estadoSiguiente.mostrar_salida ; 8.232 ; 8.232 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[4] ; estadoSiguiente.mostrar_salida ; 8.534 ; 8.534 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[5] ; estadoSiguiente.mostrar_salida ; 8.669 ; 8.669 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[6] ; estadoSiguiente.mostrar_salida ; 8.760 ; 8.760 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[7] ; estadoSiguiente.mostrar_salida ; 8.701 ; 8.701 ; Fall       ; estadoSiguiente.mostrar_salida ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                             ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; salida[*]  ; estadoSiguiente.mostrar_salida ; 8.192 ; 8.192 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[0] ; estadoSiguiente.mostrar_salida ; 8.241 ; 8.241 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[1] ; estadoSiguiente.mostrar_salida ; 8.206 ; 8.206 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[2] ; estadoSiguiente.mostrar_salida ; 8.192 ; 8.192 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[3] ; estadoSiguiente.mostrar_salida ; 8.232 ; 8.232 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[4] ; estadoSiguiente.mostrar_salida ; 8.534 ; 8.534 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[5] ; estadoSiguiente.mostrar_salida ; 8.669 ; 8.669 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[6] ; estadoSiguiente.mostrar_salida ; 8.760 ; 8.760 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[7] ; estadoSiguiente.mostrar_salida ; 8.701 ; 8.701 ; Fall       ; estadoSiguiente.mostrar_salida ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+


+----------------------------------------------------------+
; Fast Model Setup Summary                                 ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; estadoSiguiente.escribir_op1    ; -2.864 ; -21.423       ;
; estadoSiguiente.escribir_op2    ; -2.702 ; -19.334       ;
; donde_leer[0]                   ; -2.457 ; -18.608       ;
; estadoSiguiente.escribir_ram    ; -1.858 ; -9.982        ;
; estadoSiguiente.escribir_status ; -1.539 ; -2.750        ;
; control[0]                      ; -1.460 ; -57.500       ;
; estadoSiguiente.cambiar_pc      ; -0.541 ; -2.791        ;
; estadoSiguiente.mostrar_salida  ; -0.446 ; -2.796        ;
+---------------------------------+--------+---------------+


+----------------------------------------------------------+
; Fast Model Hold Summary                                  ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; control[0]                      ; -1.360 ; -28.682       ;
; estadoSiguiente.escribir_op2    ; -1.288 ; -10.026       ;
; estadoSiguiente.escribir_op1    ; -1.126 ; -8.730        ;
; estadoSiguiente.cambiar_pc      ; -1.090 ; -6.201        ;
; donde_leer[0]                   ; -0.688 ; -4.790        ;
; estadoSiguiente.escribir_ram    ; -0.135 ; -0.525        ;
; estadoSiguiente.mostrar_salida  ; 0.788  ; 0.000         ;
; estadoSiguiente.escribir_status ; 1.696  ; 0.000         ;
+---------------------------------+--------+---------------+


+------------------------------------------------------------+
; Fast Model Recovery Summary                                ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; estadoSiguiente.mostrar_salida    ; -2.022 ; -2.022        ;
; estadoSiguiente.espera            ; -2.021 ; -2.021        ;
; estadoSiguiente.activar_leer_ri   ; -1.878 ; -1.878        ;
; estadoSiguiente.activar_leer_pc   ; -1.758 ; -1.758        ;
; estadoSiguiente.activar_esc_data  ; -1.478 ; -1.478        ;
; estadoSiguiente.activar_carga_alu ; -1.360 ; -2.691        ;
+-----------------------------------+--------+---------------+


+------------------------------------------------------------+
; Fast Model Removal Summary                                 ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; estadoSiguiente.activar_esc_data  ; -0.215 ; -0.215        ;
; estadoSiguiente.espera            ; -0.152 ; -0.152        ;
; estadoSiguiente.activar_leer_ri   ; -0.146 ; -0.146        ;
; estadoSiguiente.mostrar_salida    ; -0.002 ; -0.002        ;
; estadoSiguiente.activar_carga_alu ; 0.019  ; 0.000         ;
; estadoSiguiente.activar_leer_pc   ; 0.079  ; 0.000         ;
+-----------------------------------+--------+---------------+


+------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                     ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; control[0]                        ; -1.627 ; -246.746      ;
; donde_leer[0]                     ; 0.500  ; 0.000         ;
; estadoSiguiente.activar_carga_alu ; 0.500  ; 0.000         ;
; estadoSiguiente.activar_esc_data  ; 0.500  ; 0.000         ;
; estadoSiguiente.activar_leer_pc   ; 0.500  ; 0.000         ;
; estadoSiguiente.activar_leer_ri   ; 0.500  ; 0.000         ;
; estadoSiguiente.cambiar_pc        ; 0.500  ; 0.000         ;
; estadoSiguiente.escribir_op1      ; 0.500  ; 0.000         ;
; estadoSiguiente.escribir_op2      ; 0.500  ; 0.000         ;
; estadoSiguiente.escribir_ram      ; 0.500  ; 0.000         ;
; estadoSiguiente.escribir_status   ; 0.500  ; 0.000         ;
; estadoSiguiente.espera            ; 0.500  ; 0.000         ;
; estadoSiguiente.mostrar_salida    ; 0.500  ; 0.000         ;
+-----------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'estadoSiguiente.escribir_op1'                                                                                                                                                                                ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                           ; To Node   ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; -2.864 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.225      ; 2.553      ;
; -2.864 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.225      ; 2.553      ;
; -2.864 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.225      ; 2.553      ;
; -2.864 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.225      ; 2.553      ;
; -2.864 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.225      ; 2.553      ;
; -2.864 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.225      ; 2.553      ;
; -2.772 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.252      ; 2.463      ;
; -2.772 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.252      ; 2.463      ;
; -2.772 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.252      ; 2.463      ;
; -2.772 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.252      ; 2.463      ;
; -2.772 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.252      ; 2.463      ;
; -2.772 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.252      ; 2.463      ;
; -2.394 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.253      ; 2.597      ;
; -2.394 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.253      ; 2.597      ;
; -2.394 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.253      ; 2.597      ;
; -2.394 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.253      ; 2.597      ;
; -2.394 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.253      ; 2.597      ;
; -2.394 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.253      ; 2.597      ;
; -2.307 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.227      ; 2.556      ;
; -2.307 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.227      ; 2.556      ;
; -2.307 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.227      ; 2.556      ;
; -2.307 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.227      ; 2.556      ;
; -2.307 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.227      ; 2.556      ;
; -2.307 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.227      ; 2.556      ;
; -2.178 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.252      ; 2.461      ;
; -2.178 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.252      ; 2.461      ;
; -2.178 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.252      ; 2.461      ;
; -2.178 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.252      ; 2.461      ;
; -2.178 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.252      ; 2.461      ;
; -2.178 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.252      ; 2.461      ;
; -2.173 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.252      ; 2.453      ;
; -2.173 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.252      ; 2.453      ;
; -2.173 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.252      ; 2.453      ;
; -2.173 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.252      ; 2.453      ;
; -2.173 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.252      ; 2.453      ;
; -2.173 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.252      ; 2.453      ;
; -2.161 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.252      ; 2.444      ;
; -2.161 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.252      ; 2.444      ;
; -2.161 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.252      ; 2.444      ;
; -2.161 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.252      ; 2.444      ;
; -2.161 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.252      ; 2.444      ;
; -2.161 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.252      ; 2.444      ;
; -2.101 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.251      ; 2.463      ;
; -2.101 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.251      ; 2.463      ;
; -2.101 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.251      ; 2.463      ;
; -2.101 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.251      ; 2.463      ;
; -2.101 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.251      ; 2.463      ;
; -2.101 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.251      ; 2.463      ;
; -0.329 ; registro8b:r_data|data_out[2]~reg0                                                                  ; in_op1[2] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.004      ; 0.435      ;
; -0.329 ; registro8b:r_data|data_out[1]~reg0                                                                  ; in_op1[1] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.006      ; 0.434      ;
; -0.326 ; registro8b:r_data|data_out[4]~reg0                                                                  ; in_op1[4] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.006      ; 0.432      ;
; -0.322 ; registro8b:r_data|data_out[3]~reg0                                                                  ; in_op1[3] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.004      ; 0.436      ;
; -0.317 ; registro8b:r_data|data_out[7]~reg0                                                                  ; in_op1[7] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.003      ; 0.435      ;
; -0.304 ; registro8b:r_data|data_out[0]~reg0                                                                  ; in_op1[0] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.055     ; 0.407      ;
; -0.304 ; registro8b:r_data|data_out[5]~reg0                                                                  ; in_op1[5] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.006      ; 0.425      ;
; -0.242 ; registro8b:r_data|data_out[6]~reg0                                                                  ; in_op1[6] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.073      ; 0.479      ;
; 0.192  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.727      ; 1.140      ;
; 0.453  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.754      ; 0.881      ;
; 0.466  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.727      ; 0.866      ;
; 0.565  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.754      ; 0.769      ;
; 0.692  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 1.727      ; 1.140      ;
; 0.747  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.729      ; 1.145      ;
; 0.891  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.755      ; 0.955      ;
; 0.953  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 1.754      ; 0.881      ;
; 0.966  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 1.727      ; 0.866      ;
; 1.022  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.729      ; 0.870      ;
; 1.062  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.755      ; 0.784      ;
; 1.065  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 1.754      ; 0.769      ;
; 1.112  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.754      ; 0.811      ;
; 1.113  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.754      ; 0.813      ;
; 1.113  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.754      ; 0.813      ;
; 1.121  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.753      ; 0.884      ;
; 1.153  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.754      ; 0.773      ;
; 1.153  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.754      ; 0.770      ;
; 1.154  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.754      ; 0.772      ;
; 1.231  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.753      ; 0.774      ;
; 1.247  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 1.729      ; 1.145      ;
; 1.391  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 1.755      ; 0.955      ;
; 1.522  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 1.729      ; 0.870      ;
; 1.562  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 1.755      ; 0.784      ;
; 1.612  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 1.754      ; 0.811      ;
; 1.613  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 1.754      ; 0.813      ;
; 1.613  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 1.754      ; 0.813      ;
; 1.621  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 1.753      ; 0.884      ;
; 1.653  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 1.754      ; 0.773      ;
; 1.653  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 1.754      ; 0.770      ;
; 1.654  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 1.754      ; 0.772      ;
; 1.731  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 1.753      ; 0.774      ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'estadoSiguiente.escribir_op2'                                                                                                                                                                                ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                           ; To Node   ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; -2.702 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.387      ; 2.553      ;
; -2.702 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.387      ; 2.553      ;
; -2.702 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.387      ; 2.553      ;
; -2.702 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.387      ; 2.553      ;
; -2.702 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.387      ; 2.553      ;
; -2.702 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.387      ; 2.553      ;
; -2.610 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.414      ; 2.463      ;
; -2.610 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.414      ; 2.463      ;
; -2.610 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.414      ; 2.463      ;
; -2.610 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.414      ; 2.463      ;
; -2.610 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.414      ; 2.463      ;
; -2.610 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.414      ; 2.463      ;
; -2.232 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.415      ; 2.597      ;
; -2.232 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.415      ; 2.597      ;
; -2.232 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.415      ; 2.597      ;
; -2.232 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.415      ; 2.597      ;
; -2.232 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.415      ; 2.597      ;
; -2.232 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.415      ; 2.597      ;
; -2.145 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.389      ; 2.556      ;
; -2.145 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.389      ; 2.556      ;
; -2.145 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.389      ; 2.556      ;
; -2.145 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.389      ; 2.556      ;
; -2.145 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.389      ; 2.556      ;
; -2.145 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.389      ; 2.556      ;
; -2.016 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.414      ; 2.461      ;
; -2.016 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.414      ; 2.461      ;
; -2.016 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.414      ; 2.461      ;
; -2.016 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.414      ; 2.461      ;
; -2.016 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.414      ; 2.461      ;
; -2.016 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.414      ; 2.461      ;
; -2.011 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.414      ; 2.453      ;
; -2.011 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.414      ; 2.453      ;
; -2.011 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.414      ; 2.453      ;
; -2.011 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.414      ; 2.453      ;
; -2.011 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.414      ; 2.453      ;
; -2.011 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.414      ; 2.453      ;
; -1.999 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.414      ; 2.444      ;
; -1.999 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.414      ; 2.444      ;
; -1.999 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.414      ; 2.444      ;
; -1.999 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.414      ; 2.444      ;
; -1.999 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.414      ; 2.444      ;
; -1.999 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.414      ; 2.444      ;
; -1.939 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.413      ; 2.463      ;
; -1.939 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.413      ; 2.463      ;
; -1.939 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.413      ; 2.463      ;
; -1.939 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.413      ; 2.463      ;
; -1.939 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.413      ; 2.463      ;
; -1.939 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.413      ; 2.463      ;
; -0.279 ; registro8b:r_data|data_out[1]~reg0                                                                  ; in_op2[1] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.029     ; 0.408      ;
; -0.267 ; registro8b:r_data|data_out[0]~reg0                                                                  ; in_op2[0] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.059      ; 0.437      ;
; -0.201 ; registro8b:r_data|data_out[3]~reg0                                                                  ; in_op2[3] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.058      ; 0.356      ;
; -0.192 ; registro8b:r_data|data_out[4]~reg0                                                                  ; in_op2[4] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.062      ; 0.354      ;
; -0.191 ; registro8b:r_data|data_out[2]~reg0                                                                  ; in_op2[2] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.062      ; 0.353      ;
; -0.187 ; registro8b:r_data|data_out[7]~reg0                                                                  ; in_op2[7] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.060      ; 0.357      ;
; -0.182 ; registro8b:r_data|data_out[5]~reg0                                                                  ; in_op2[5] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.061      ; 0.354      ;
; -0.181 ; registro8b:r_data|data_out[6]~reg0                                                                  ; in_op2[6] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.058      ; 0.349      ;
; 0.354  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.889      ; 1.140      ;
; 0.615  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.916      ; 0.881      ;
; 0.628  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.889      ; 0.866      ;
; 0.727  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.916      ; 0.769      ;
; 0.854  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 1.889      ; 1.140      ;
; 0.909  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.891      ; 1.145      ;
; 1.053  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.917      ; 0.955      ;
; 1.115  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 1.916      ; 0.881      ;
; 1.128  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 1.889      ; 0.866      ;
; 1.184  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.891      ; 0.870      ;
; 1.224  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.917      ; 0.784      ;
; 1.227  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 1.916      ; 0.769      ;
; 1.274  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.916      ; 0.811      ;
; 1.275  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.916      ; 0.813      ;
; 1.275  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.916      ; 0.813      ;
; 1.283  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.915      ; 0.884      ;
; 1.315  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.916      ; 0.773      ;
; 1.315  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.916      ; 0.770      ;
; 1.316  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.916      ; 0.772      ;
; 1.393  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.915      ; 0.774      ;
; 1.409  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 1.891      ; 1.145      ;
; 1.553  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 1.917      ; 0.955      ;
; 1.684  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 1.891      ; 0.870      ;
; 1.724  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 1.917      ; 0.784      ;
; 1.774  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 1.916      ; 0.811      ;
; 1.775  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 1.916      ; 0.813      ;
; 1.775  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 1.916      ; 0.813      ;
; 1.783  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 1.915      ; 0.884      ;
; 1.815  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 1.916      ; 0.773      ;
; 1.815  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 1.916      ; 0.770      ;
; 1.816  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 1.916      ; 0.772      ;
; 1.893  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 1.915      ; 0.774      ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'donde_leer[0]'                                                                                                                                                                  ;
+--------+-----------------------------------------------------------------------------------------------------+------------+---------------+---------------+--------------+------------+------------+
; Slack  ; From Node                                                                                           ; To Node    ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------+------------+---------------+---------------+--------------+------------+------------+
; -2.457 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[5] ; control[0]    ; donde_leer[0] ; 1.000        ; -0.042     ; 3.030      ;
; -2.457 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[5] ; control[0]    ; donde_leer[0] ; 1.000        ; -0.042     ; 3.030      ;
; -2.457 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[5] ; control[0]    ; donde_leer[0] ; 1.000        ; -0.042     ; 3.030      ;
; -2.457 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[5] ; control[0]    ; donde_leer[0] ; 1.000        ; -0.042     ; 3.030      ;
; -2.457 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[5] ; control[0]    ; donde_leer[0] ; 1.000        ; -0.042     ; 3.030      ;
; -2.457 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[5] ; control[0]    ; donde_leer[0] ; 1.000        ; -0.042     ; 3.030      ;
; -2.414 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[6] ; control[0]    ; donde_leer[0] ; 1.000        ; -0.042     ; 3.028      ;
; -2.414 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[6] ; control[0]    ; donde_leer[0] ; 1.000        ; -0.042     ; 3.028      ;
; -2.414 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[6] ; control[0]    ; donde_leer[0] ; 1.000        ; -0.042     ; 3.028      ;
; -2.414 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[6] ; control[0]    ; donde_leer[0] ; 1.000        ; -0.042     ; 3.028      ;
; -2.414 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[6] ; control[0]    ; donde_leer[0] ; 1.000        ; -0.042     ; 3.028      ;
; -2.414 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[6] ; control[0]    ; donde_leer[0] ; 1.000        ; -0.042     ; 3.028      ;
; -2.386 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[7] ; control[0]    ; donde_leer[0] ; 1.000        ; -0.040     ; 3.006      ;
; -2.386 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[7] ; control[0]    ; donde_leer[0] ; 1.000        ; -0.040     ; 3.006      ;
; -2.386 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[7] ; control[0]    ; donde_leer[0] ; 1.000        ; -0.040     ; 3.006      ;
; -2.386 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[7] ; control[0]    ; donde_leer[0] ; 1.000        ; -0.040     ; 3.006      ;
; -2.386 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[7] ; control[0]    ; donde_leer[0] ; 1.000        ; -0.040     ; 3.006      ;
; -2.386 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[7] ; control[0]    ; donde_leer[0] ; 1.000        ; -0.040     ; 3.006      ;
; -2.356 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[2] ; control[0]    ; donde_leer[0] ; 1.000        ; -0.007     ; 2.960      ;
; -2.356 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[2] ; control[0]    ; donde_leer[0] ; 1.000        ; -0.007     ; 2.960      ;
; -2.356 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[2] ; control[0]    ; donde_leer[0] ; 1.000        ; -0.007     ; 2.960      ;
; -2.356 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[2] ; control[0]    ; donde_leer[0] ; 1.000        ; -0.007     ; 2.960      ;
; -2.356 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[2] ; control[0]    ; donde_leer[0] ; 1.000        ; -0.007     ; 2.960      ;
; -2.356 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[2] ; control[0]    ; donde_leer[0] ; 1.000        ; -0.007     ; 2.960      ;
; -2.346 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[4] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.011      ; 2.967      ;
; -2.346 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[4] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.011      ; 2.967      ;
; -2.346 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[4] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.011      ; 2.967      ;
; -2.346 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[4] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.011      ; 2.967      ;
; -2.346 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[4] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.011      ; 2.967      ;
; -2.346 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[4] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.011      ; 2.967      ;
; -2.310 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[1] ; control[0]    ; donde_leer[0] ; 1.000        ; -0.006     ; 2.917      ;
; -2.310 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[1] ; control[0]    ; donde_leer[0] ; 1.000        ; -0.006     ; 2.917      ;
; -2.310 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[1] ; control[0]    ; donde_leer[0] ; 1.000        ; -0.006     ; 2.917      ;
; -2.310 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[1] ; control[0]    ; donde_leer[0] ; 1.000        ; -0.006     ; 2.917      ;
; -2.310 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[1] ; control[0]    ; donde_leer[0] ; 1.000        ; -0.006     ; 2.917      ;
; -2.310 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[1] ; control[0]    ; donde_leer[0] ; 1.000        ; -0.006     ; 2.917      ;
; -2.212 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[0] ; control[0]    ; donde_leer[0] ; 1.000        ; -0.023     ; 2.799      ;
; -2.212 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[0] ; control[0]    ; donde_leer[0] ; 1.000        ; -0.023     ; 2.799      ;
; -2.212 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[0] ; control[0]    ; donde_leer[0] ; 1.000        ; -0.023     ; 2.799      ;
; -2.212 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[0] ; control[0]    ; donde_leer[0] ; 1.000        ; -0.023     ; 2.799      ;
; -2.212 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[0] ; control[0]    ; donde_leer[0] ; 1.000        ; -0.023     ; 2.799      ;
; -2.212 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[0] ; control[0]    ; donde_leer[0] ; 1.000        ; -0.023     ; 2.799      ;
; -2.127 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[3] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.013      ; 2.740      ;
; -2.127 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[3] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.013      ; 2.740      ;
; -2.127 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[3] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.013      ; 2.740      ;
; -2.127 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[3] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.013      ; 2.740      ;
; -2.127 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[3] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.013      ; 2.740      ;
; -2.127 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[3] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.013      ; 2.740      ;
; -0.769 ; donde_leer[1]                                                                                       ; in_data[0] ; control[0]    ; donde_leer[0] ; 1.000        ; -0.082     ; 1.297      ;
; -0.726 ; donde_leer[1]                                                                                       ; in_data[2] ; control[0]    ; donde_leer[0] ; 1.000        ; -0.066     ; 1.271      ;
; -0.679 ; donde_leer[1]                                                                                       ; in_data[5] ; control[0]    ; donde_leer[0] ; 1.000        ; -0.101     ; 1.193      ;
; -0.656 ; donde_leer[1]                                                                                       ; in_data[1] ; control[0]    ; donde_leer[0] ; 1.000        ; -0.065     ; 1.204      ;
; -0.607 ; registro8b:r_resultado|data_out[0]~reg0                                                             ; in_data[0] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.050      ; 1.267      ;
; -0.578 ; registro8b:r_resultado|data_out[4]~reg0                                                             ; in_data[4] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.084      ; 1.272      ;
; -0.564 ; donde_leer[1]                                                                                       ; in_data[6] ; control[0]    ; donde_leer[0] ; 1.000        ; -0.101     ; 1.119      ;
; -0.553 ; donde_leer[1]                                                                                       ; in_data[7] ; control[0]    ; donde_leer[0] ; 1.000        ; -0.099     ; 1.114      ;
; -0.509 ; donde_leer[1]                                                                                       ; in_data[3] ; control[0]    ; donde_leer[0] ; 1.000        ; -0.046     ; 1.063      ;
; -0.504 ; donde_leer[1]                                                                                       ; in_data[4] ; control[0]    ; donde_leer[0] ; 1.000        ; -0.048     ; 1.066      ;
; -0.305 ; registro8b:r_resultado|data_out[5]~reg0                                                             ; in_data[5] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.031      ; 0.951      ;
; -0.258 ; registro8b:r_resultado|data_out[7]~reg0                                                             ; in_data[7] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.033      ; 0.951      ;
; -0.250 ; registro8b:r_resultado|data_out[6]~reg0                                                             ; in_data[6] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.031      ; 0.937      ;
; -0.217 ; registro8b:r_resultado|data_out[2]~reg0                                                             ; in_data[2] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.055      ; 0.883      ;
; -0.197 ; registro8b:r_resultado|data_out[3]~reg0                                                             ; in_data[3] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.086      ; 0.883      ;
; -0.144 ; registro8b:r_resultado|data_out[1]~reg0                                                             ; in_data[1] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.056      ; 0.813      ;
; 0.640  ; donde_leer[0]                                                                                       ; in_data[2] ; donde_leer[0] ; donde_leer[0] ; 0.500        ; 1.495      ; 1.107      ;
; 0.645  ; donde_leer[0]                                                                                       ; in_data[0] ; donde_leer[0] ; donde_leer[0] ; 0.500        ; 1.479      ; 1.085      ;
; 0.696  ; donde_leer[0]                                                                                       ; in_data[5] ; donde_leer[0] ; donde_leer[0] ; 0.500        ; 1.460      ; 1.020      ;
; 0.724  ; donde_leer[0]                                                                                       ; in_data[1] ; donde_leer[0] ; donde_leer[0] ; 0.500        ; 1.496      ; 1.026      ;
; 0.734  ; donde_leer[0]                                                                                       ; in_data[6] ; donde_leer[0] ; donde_leer[0] ; 0.500        ; 1.460      ; 1.023      ;
; 0.741  ; donde_leer[0]                                                                                       ; in_data[7] ; donde_leer[0] ; donde_leer[0] ; 0.500        ; 1.462      ; 1.022      ;
; 0.788  ; donde_leer[0]                                                                                       ; in_data[3] ; donde_leer[0] ; donde_leer[0] ; 0.500        ; 1.515      ; 0.968      ;
; 0.797  ; donde_leer[0]                                                                                       ; in_data[4] ; donde_leer[0] ; donde_leer[0] ; 0.500        ; 1.513      ; 0.967      ;
; 1.140  ; donde_leer[0]                                                                                       ; in_data[2] ; donde_leer[0] ; donde_leer[0] ; 1.000        ; 1.495      ; 1.107      ;
; 1.145  ; donde_leer[0]                                                                                       ; in_data[0] ; donde_leer[0] ; donde_leer[0] ; 1.000        ; 1.479      ; 1.085      ;
; 1.196  ; donde_leer[0]                                                                                       ; in_data[5] ; donde_leer[0] ; donde_leer[0] ; 1.000        ; 1.460      ; 1.020      ;
; 1.224  ; donde_leer[0]                                                                                       ; in_data[1] ; donde_leer[0] ; donde_leer[0] ; 1.000        ; 1.496      ; 1.026      ;
; 1.234  ; donde_leer[0]                                                                                       ; in_data[6] ; donde_leer[0] ; donde_leer[0] ; 1.000        ; 1.460      ; 1.023      ;
; 1.241  ; donde_leer[0]                                                                                       ; in_data[7] ; donde_leer[0] ; donde_leer[0] ; 1.000        ; 1.462      ; 1.022      ;
; 1.288  ; donde_leer[0]                                                                                       ; in_data[3] ; donde_leer[0] ; donde_leer[0] ; 1.000        ; 1.515      ; 0.968      ;
; 1.297  ; donde_leer[0]                                                                                       ; in_data[4] ; donde_leer[0] ; donde_leer[0] ; 1.000        ; 1.513      ; 0.967      ;
+--------+-----------------------------------------------------------------------------------------------------+------------+---------------+---------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'estadoSiguiente.escribir_ram'                                                                                                                   ;
+--------+----------------------------------+-----------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node         ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-----------------+------------------------------+------------------------------+--------------+------------+------------+
; -1.858 ; estadoSiguiente.leer_ram         ; posicion_ram[2] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; -0.828     ; 0.881      ;
; -1.703 ; estadoSiguiente.activar_leer_ram ; posicion_ram[2] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; -0.812     ; 0.742      ;
; -1.697 ; estadoSiguiente.leer_ram         ; posicion_ram[5] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; -0.834     ; 0.884      ;
; -1.691 ; estadoSiguiente.leer_ram         ; posicion_ram[4] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; -0.831     ; 0.886      ;
; -1.610 ; estadoSiguiente.leer_ram         ; posicion_ram[3] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; -0.833     ; 0.883      ;
; -1.567 ; estadoSiguiente.leer_ram         ; posicion_ram[1] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; -0.786     ; 0.889      ;
; -1.559 ; estadoSiguiente.leer_ram         ; posicion_ram[0] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; -0.786     ; 0.884      ;
; -1.545 ; estadoSiguiente.activar_leer_ram ; posicion_ram[5] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; -0.818     ; 0.748      ;
; -1.539 ; estadoSiguiente.activar_leer_ram ; posicion_ram[4] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; -0.815     ; 0.750      ;
; -1.461 ; estadoSiguiente.activar_leer_ram ; posicion_ram[3] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; -0.817     ; 0.750      ;
; -1.450 ; registro8b:r_pc|data_out[2]~reg0 ; posicion_ram[2] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; -0.813     ; 0.488      ;
; -1.393 ; estadoSiguiente.activar_leer_ram ; posicion_ram[1] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; -0.770     ; 0.731      ;
; -1.387 ; estadoSiguiente.activar_leer_ram ; posicion_ram[0] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; -0.770     ; 0.728      ;
; -1.290 ; registro8b:r_pc|data_out[5]~reg0 ; posicion_ram[5] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; -0.819     ; 0.492      ;
; -1.284 ; registro8b:r_pc|data_out[4]~reg0 ; posicion_ram[4] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; -0.816     ; 0.494      ;
; -1.204 ; registro8b:r_pc|data_out[3]~reg0 ; posicion_ram[3] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; -0.818     ; 0.492      ;
; -1.158 ; registro8b:r_pc|data_out[1]~reg0 ; posicion_ram[1] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; -0.775     ; 0.491      ;
; -1.150 ; registro8b:r_pc|data_out[0]~reg0 ; posicion_ram[0] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; -0.775     ; 0.486      ;
; -0.014 ; estadoSiguiente.escribir_ram     ; posicion_ram[2] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 0.623      ; 0.629      ;
; 0.063  ; estadoSiguiente.escribir_ram     ; posicion_ram[1] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 0.665      ; 0.851      ;
; 0.075  ; estadoSiguiente.escribir_ram     ; posicion_ram[0] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 0.665      ; 0.842      ;
; 0.150  ; estadoSiguiente.escribir_ram     ; posicion_ram[5] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 0.617      ; 0.629      ;
; 0.158  ; estadoSiguiente.escribir_ram     ; posicion_ram[4] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 0.620      ; 0.629      ;
; 0.235  ; estadoSiguiente.escribir_ram     ; posicion_ram[3] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 0.618      ; 0.630      ;
; 0.486  ; estadoSiguiente.escribir_ram     ; posicion_ram[2] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 0.623      ; 0.629      ;
; 0.563  ; estadoSiguiente.escribir_ram     ; posicion_ram[1] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 0.665      ; 0.851      ;
; 0.575  ; estadoSiguiente.escribir_ram     ; posicion_ram[0] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 0.665      ; 0.842      ;
; 0.650  ; estadoSiguiente.escribir_ram     ; posicion_ram[5] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 0.617      ; 0.629      ;
; 0.658  ; estadoSiguiente.escribir_ram     ; posicion_ram[4] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 0.620      ; 0.629      ;
; 0.735  ; estadoSiguiente.escribir_ram     ; posicion_ram[3] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 0.618      ; 0.630      ;
+--------+----------------------------------+-----------------+------------------------------+------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'estadoSiguiente.escribir_status'                                                                                    ;
+--------+----------------------+--------------+--------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node      ; Launch Clock ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+--------------+--------------+---------------------------------+--------------+------------+------------+
; -1.539 ; alu:modulo_alu|ov    ; in_status[1] ; control[0]   ; estadoSiguiente.escribir_status ; 0.500        ; -0.845     ; 0.351      ;
; -1.211 ; alu:modulo_alu|carry ; in_status[2] ; control[0]   ; estadoSiguiente.escribir_status ; 0.500        ; -0.978     ; 0.346      ;
+--------+----------------------+--------------+--------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'control[0]'                                                                                                                                                                                                                                                         ;
+--------+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                          ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.460 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg0 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_memory_reg0 ; control[0]   ; control[0]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg1 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a1~porta_memory_reg0 ; control[0]   ; control[0]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg2 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a2~porta_memory_reg0 ; control[0]   ; control[0]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg3 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a3~porta_memory_reg0 ; control[0]   ; control[0]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg4 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a4~porta_memory_reg0 ; control[0]   ; control[0]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg5 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a5~porta_memory_reg0 ; control[0]   ; control[0]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg6 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a6~porta_memory_reg0 ; control[0]   ; control[0]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg7 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a7~porta_memory_reg0 ; control[0]   ; control[0]  ; 1.000        ; -0.017     ; 2.442      ;
; -0.959 ; registro8b:r_operador2|data_out[0]~reg0                                                            ; alu:modulo_alu|resultado[7]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 1.991      ;
; -0.936 ; registro8b:r_operador2|data_out[1]~reg0                                                            ; alu:modulo_alu|resultado[7]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 1.968      ;
; -0.932 ; estadoSiguiente.incrementar_pc                                                                     ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_we_reg      ; control[0]   ; control[0]  ; 1.000        ; 0.043      ; 1.974      ;
; -0.893 ; registro8b:r_operador2|data_out[0]~reg0                                                            ; alu:modulo_alu|resultado[1]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.004     ; 1.921      ;
; -0.886 ; registro8b:r_operador2|data_out[2]~reg0                                                            ; alu:modulo_alu|resultado[7]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 1.918      ;
; -0.867 ; registro8b:r_operador2|data_out[3]~reg0                                                            ; alu:modulo_alu|resultado[7]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 1.899      ;
; -0.856 ; estadoSiguiente.activar_esc_status                                                                 ; registro8b:r_status|registro[1]                                                                    ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 1.888      ;
; -0.856 ; estadoSiguiente.activar_esc_status                                                                 ; registro8b:r_status|registro[2]                                                                    ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 1.888      ;
; -0.846 ; registro8b:r_operador2|data_out[0]~reg0                                                            ; alu:modulo_alu|resultado[6]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.002     ; 1.876      ;
; -0.845 ; registro8b:r_operador2|data_out[0]~reg0                                                            ; alu:modulo_alu|ov                                                                                  ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 1.877      ;
; -0.844 ; registro8b:r_ri|data_out[1]~reg0                                                                   ; codigo_operacion_alu[2]                                                                            ; control[0]   ; control[0]  ; 1.000        ; -0.024     ; 1.852      ;
; -0.840 ; registro8b:r_operador2|data_out[0]~reg0                                                            ; alu:modulo_alu|resultado[2]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.004     ; 1.868      ;
; -0.837 ; registro8b:r_operador1|data_out[0]~reg0                                                            ; alu:modulo_alu|resultado[7]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.001      ; 1.870      ;
; -0.832 ; registro8b:r_operador2|data_out[4]~reg0                                                            ; alu:modulo_alu|resultado[7]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 1.864      ;
; -0.825 ; registro8b:r_ri|data_out[0]~reg0                                                                   ; codigo_operacion_alu[2]                                                                            ; control[0]   ; control[0]  ; 1.000        ; -0.024     ; 1.833      ;
; -0.822 ; registro8b:r_operador2|data_out[1]~reg0                                                            ; alu:modulo_alu|ov                                                                                  ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 1.854      ;
; -0.814 ; registro8b:r_operador2|data_out[0]~reg0                                                            ; alu:modulo_alu|carry                                                                               ; control[0]   ; control[0]  ; 1.000        ; 0.018      ; 1.864      ;
; -0.808 ; registro8b:r_operador2|data_out[1]~reg0                                                            ; alu:modulo_alu|resultado[6]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.002     ; 1.838      ;
; -0.804 ; registro8b:r_operador2|data_out[0]~reg0                                                            ; alu:modulo_alu|resultado[4]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.002     ; 1.834      ;
; -0.797 ; registro8b:r_ri|data_out[4]~reg0                                                                   ; codigo_operacion_alu[2]                                                                            ; control[0]   ; control[0]  ; 1.000        ; -0.024     ; 1.805      ;
; -0.797 ; registro8b:r_ri|data_out[3]~reg0                                                                   ; codigo_operacion_alu[2]                                                                            ; control[0]   ; control[0]  ; 1.000        ; -0.024     ; 1.805      ;
; -0.791 ; registro8b:r_operador2|data_out[1]~reg0                                                            ; alu:modulo_alu|carry                                                                               ; control[0]   ; control[0]  ; 1.000        ; 0.018      ; 1.841      ;
; -0.790 ; registro8b:r_operador2|data_out[0]~reg0                                                            ; alu:modulo_alu|resultado[5]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.001     ; 1.821      ;
; -0.784 ; registro8b:r_operador1|data_out[3]~reg0                                                            ; alu:modulo_alu|resultado[7]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.002      ; 1.818      ;
; -0.777 ; registro8b:r_operador2|data_out[5]~reg0                                                            ; alu:modulo_alu|resultado[7]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 1.809      ;
; -0.772 ; registro8b:r_operador2|data_out[2]~reg0                                                            ; alu:modulo_alu|ov                                                                                  ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 1.804      ;
; -0.769 ; registro8b:r_operador1|data_out[2]~reg0                                                            ; alu:modulo_alu|resultado[7]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.002      ; 1.803      ;
; -0.765 ; registro8b:r_operador2|data_out[1]~reg0                                                            ; alu:modulo_alu|resultado[1]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.004     ; 1.793      ;
; -0.764 ; registro8b:r_operador2|data_out[1]~reg0                                                            ; alu:modulo_alu|resultado[4]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.002     ; 1.794      ;
; -0.758 ; registro8b:r_ri|data_out[7]~reg0                                                                   ; codigo_operacion_alu[2]                                                                            ; control[0]   ; control[0]  ; 1.000        ; -0.024     ; 1.766      ;
; -0.758 ; registro8b:r_operador2|data_out[2]~reg0                                                            ; alu:modulo_alu|resultado[6]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.002     ; 1.788      ;
; -0.753 ; registro8b:r_operador2|data_out[3]~reg0                                                            ; alu:modulo_alu|ov                                                                                  ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 1.785      ;
; -0.752 ; registro8b:r_operador2|data_out[1]~reg0                                                            ; alu:modulo_alu|resultado[5]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.001     ; 1.783      ;
; -0.746 ; registro8b:r_operador1|data_out[0]~reg0                                                            ; alu:modulo_alu|ov                                                                                  ; control[0]   ; control[0]  ; 1.000        ; 0.001      ; 1.779      ;
; -0.741 ; registro8b:r_operador2|data_out[2]~reg0                                                            ; alu:modulo_alu|carry                                                                               ; control[0]   ; control[0]  ; 1.000        ; 0.018      ; 1.791      ;
; -0.739 ; registro8b:r_operador2|data_out[3]~reg0                                                            ; alu:modulo_alu|resultado[6]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.002     ; 1.769      ;
; -0.728 ; registro8b:r_operador1|data_out[3]~reg0                                                            ; alu:modulo_alu|resultado[6]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 1.760      ;
; -0.722 ; registro8b:r_operador2|data_out[0]~reg0                                                            ; alu:modulo_alu|resultado[3]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.001     ; 1.753      ;
; -0.722 ; registro8b:r_operador2|data_out[3]~reg0                                                            ; alu:modulo_alu|carry                                                                               ; control[0]   ; control[0]  ; 1.000        ; 0.018      ; 1.772      ;
; -0.718 ; registro8b:r_operador2|data_out[4]~reg0                                                            ; alu:modulo_alu|ov                                                                                  ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 1.750      ;
; -0.715 ; registro8b:r_ri|data_out[6]~reg0                                                                   ; codigo_operacion_alu[2]                                                                            ; control[0]   ; control[0]  ; 1.000        ; -0.024     ; 1.723      ;
; -0.713 ; registro8b:r_ri|data_out[1]~reg0                                                                   ; codigo_operacion_alu[1]                                                                            ; control[0]   ; control[0]  ; 1.000        ; -0.005     ; 1.740      ;
; -0.713 ; registro8b:r_operador1|data_out[2]~reg0                                                            ; alu:modulo_alu|resultado[6]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 1.745      ;
; -0.713 ; registro8b:r_operador2|data_out[2]~reg0                                                            ; alu:modulo_alu|resultado[4]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.002     ; 1.743      ;
; -0.712 ; registro8b:r_operador2|data_out[1]~reg0                                                            ; alu:modulo_alu|resultado[2]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.004     ; 1.740      ;
; -0.709 ; registro8b:r_ri|data_out[2]~reg0                                                                   ; codigo_operacion_alu[2]                                                                            ; control[0]   ; control[0]  ; 1.000        ; -0.024     ; 1.717      ;
; -0.702 ; registro8b:r_operador2|data_out[2]~reg0                                                            ; alu:modulo_alu|resultado[5]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.001     ; 1.733      ;
; -0.698 ; registro8b:r_operador1|data_out[0]~reg0                                                            ; alu:modulo_alu|resultado[1]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.003     ; 1.727      ;
; -0.697 ; registro8b:r_ri|data_out[4]~reg0                                                                   ; estadoSiguiente.mostrar_salida                                                                     ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 1.729      ;
; -0.697 ; registro8b:r_operador2|data_out[4]~reg0                                                            ; alu:modulo_alu|resultado[6]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.002     ; 1.727      ;
; -0.694 ; registro8b:r_ri|data_out[0]~reg0                                                                   ; codigo_operacion_alu[1]                                                                            ; control[0]   ; control[0]  ; 1.000        ; -0.005     ; 1.721      ;
; -0.687 ; registro8b:r_operador2|data_out[4]~reg0                                                            ; alu:modulo_alu|carry                                                                               ; control[0]   ; control[0]  ; 1.000        ; 0.018      ; 1.737      ;
; -0.686 ; registro8b:r_operador1|data_out[3]~reg0                                                            ; alu:modulo_alu|resultado[4]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 1.718      ;
; -0.684 ; registro8b:r_ri|data_out[5]~reg0                                                                   ; codigo_operacion_alu[2]                                                                            ; control[0]   ; control[0]  ; 1.000        ; -0.024     ; 1.692      ;
; -0.683 ; registro8b:r_operador2|data_out[3]~reg0                                                            ; alu:modulo_alu|resultado[5]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.001     ; 1.714      ;
; -0.682 ; registro8b:r_operador2|data_out[1]~reg0                                                            ; alu:modulo_alu|resultado[3]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.001     ; 1.713      ;
; -0.672 ; registro8b:r_operador1|data_out[3]~reg0                                                            ; alu:modulo_alu|resultado[5]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.001      ; 1.705      ;
; -0.671 ; registro8b:r_operador1|data_out[2]~reg0                                                            ; alu:modulo_alu|resultado[4]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 1.703      ;
; -0.670 ; registro8b:r_operador1|data_out[3]~reg0                                                            ; alu:modulo_alu|ov                                                                                  ; control[0]   ; control[0]  ; 1.000        ; 0.002      ; 1.704      ;
; -0.667 ; registro8b:r_operador1|data_out[1]~reg0                                                            ; alu:modulo_alu|resultado[7]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.001      ; 1.700      ;
; -0.666 ; registro8b:r_ri|data_out[4]~reg0                                                                   ; codigo_operacion_alu[1]                                                                            ; control[0]   ; control[0]  ; 1.000        ; -0.005     ; 1.693      ;
; -0.666 ; registro8b:r_ri|data_out[3]~reg0                                                                   ; codigo_operacion_alu[1]                                                                            ; control[0]   ; control[0]  ; 1.000        ; -0.005     ; 1.693      ;
; -0.663 ; registro8b:r_operador2|data_out[5]~reg0                                                            ; alu:modulo_alu|ov                                                                                  ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 1.695      ;
; -0.657 ; registro8b:r_operador1|data_out[2]~reg0                                                            ; alu:modulo_alu|resultado[5]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.001      ; 1.690      ;
; -0.655 ; registro8b:r_operador1|data_out[2]~reg0                                                            ; alu:modulo_alu|ov                                                                                  ; control[0]   ; control[0]  ; 1.000        ; 0.002      ; 1.689      ;
; -0.641 ; codigo_operacion_alu[1]                                                                            ; alu:modulo_alu|resultado[6]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.017     ; 1.656      ;
; -0.641 ; registro8b:r_operador1|data_out[7]~reg0                                                            ; alu:modulo_alu|resultado[7]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.002      ; 1.675      ;
; -0.640 ; registro8b:r_ri|data_out[6]~reg0                                                                   ; estadoSiguiente.mostrar_salida                                                                     ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 1.672      ;
; -0.639 ; registro8b:r_operador1|data_out[3]~reg0                                                            ; alu:modulo_alu|carry                                                                               ; control[0]   ; control[0]  ; 1.000        ; 0.020      ; 1.691      ;
; -0.636 ; estadoSiguiente.incrementar_pc                                                                     ; codigo_operacion_alu[2]                                                                            ; control[0]   ; control[0]  ; 1.000        ; -0.045     ; 1.623      ;
; -0.632 ; registro8b:r_operador2|data_out[5]~reg0                                                            ; alu:modulo_alu|carry                                                                               ; control[0]   ; control[0]  ; 1.000        ; 0.018      ; 1.682      ;
; -0.629 ; estadoSiguiente.leer_op2                                                                           ; registro8b:r_operador2|registro[0]                                                                 ; control[0]   ; control[0]  ; 1.000        ; -0.001     ; 1.660      ;
; -0.629 ; estadoSiguiente.leer_op2                                                                           ; registro8b:r_operador2|registro[1]                                                                 ; control[0]   ; control[0]  ; 1.000        ; -0.001     ; 1.660      ;
; -0.629 ; estadoSiguiente.leer_op2                                                                           ; registro8b:r_operador2|registro[2]                                                                 ; control[0]   ; control[0]  ; 1.000        ; -0.001     ; 1.660      ;
; -0.629 ; estadoSiguiente.leer_op2                                                                           ; registro8b:r_operador2|registro[3]                                                                 ; control[0]   ; control[0]  ; 1.000        ; -0.001     ; 1.660      ;
; -0.629 ; estadoSiguiente.leer_op2                                                                           ; registro8b:r_operador2|registro[4]                                                                 ; control[0]   ; control[0]  ; 1.000        ; -0.001     ; 1.660      ;
; -0.629 ; estadoSiguiente.leer_op2                                                                           ; registro8b:r_operador2|registro[5]                                                                 ; control[0]   ; control[0]  ; 1.000        ; -0.001     ; 1.660      ;
; -0.629 ; estadoSiguiente.leer_op2                                                                           ; registro8b:r_operador2|registro[6]                                                                 ; control[0]   ; control[0]  ; 1.000        ; -0.001     ; 1.660      ;
; -0.629 ; estadoSiguiente.leer_op2                                                                           ; registro8b:r_operador2|registro[7]                                                                 ; control[0]   ; control[0]  ; 1.000        ; -0.001     ; 1.660      ;
; -0.627 ; registro8b:r_ri|data_out[7]~reg0                                                                   ; codigo_operacion_alu[1]                                                                            ; control[0]   ; control[0]  ; 1.000        ; -0.005     ; 1.654      ;
; -0.624 ; registro8b:r_operador1|data_out[4]~reg0                                                            ; alu:modulo_alu|resultado[7]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.002      ; 1.658      ;
; -0.624 ; registro8b:r_operador1|data_out[2]~reg0                                                            ; alu:modulo_alu|carry                                                                               ; control[0]   ; control[0]  ; 1.000        ; 0.020      ; 1.676      ;
; -0.618 ; codigo_operacion_alu[0]                                                                            ; alu:modulo_alu|resultado[5]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.002     ; 1.648      ;
; -0.618 ; codigo_operacion_alu[0]                                                                            ; alu:modulo_alu|resultado[6]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.003     ; 1.647      ;
; -0.616 ; estadoSiguiente.activar_esc_resultado                                                              ; registro8b:r_resultado|registro[7]                                                                 ; control[0]   ; control[0]  ; 1.000        ; -0.004     ; 1.644      ;
; -0.616 ; estadoSiguiente.activar_esc_resultado                                                              ; registro8b:r_resultado|registro[6]                                                                 ; control[0]   ; control[0]  ; 1.000        ; -0.004     ; 1.644      ;
; -0.616 ; estadoSiguiente.activar_esc_resultado                                                              ; registro8b:r_resultado|registro[5]                                                                 ; control[0]   ; control[0]  ; 1.000        ; -0.004     ; 1.644      ;
; -0.616 ; estadoSiguiente.activar_esc_resultado                                                              ; registro8b:r_resultado|registro[4]                                                                 ; control[0]   ; control[0]  ; 1.000        ; -0.004     ; 1.644      ;
; -0.616 ; estadoSiguiente.activar_esc_resultado                                                              ; registro8b:r_resultado|registro[3]                                                                 ; control[0]   ; control[0]  ; 1.000        ; -0.004     ; 1.644      ;
; -0.616 ; estadoSiguiente.activar_esc_resultado                                                              ; registro8b:r_resultado|registro[2]                                                                 ; control[0]   ; control[0]  ; 1.000        ; -0.004     ; 1.644      ;
; -0.616 ; estadoSiguiente.activar_esc_resultado                                                              ; registro8b:r_resultado|registro[1]                                                                 ; control[0]   ; control[0]  ; 1.000        ; -0.004     ; 1.644      ;
; -0.616 ; estadoSiguiente.activar_esc_resultado                                                              ; registro8b:r_resultado|registro[0]                                                                 ; control[0]   ; control[0]  ; 1.000        ; -0.004     ; 1.644      ;
+--------+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'estadoSiguiente.cambiar_pc'                                                                                                          ;
+--------+--------------------------------+----------+------------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node  ; Launch Clock                 ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+----------+------------------------------+----------------------------+--------------+------------+------------+
; -0.541 ; estadoSiguiente.incrementar_pc ; in_pc[1] ; control[0]                   ; estadoSiguiente.cambiar_pc ; 0.500        ; 0.374      ; 0.868      ;
; -0.464 ; estadoSiguiente.incrementar_pc ; in_pc[4] ; control[0]                   ; estadoSiguiente.cambiar_pc ; 0.500        ; 0.304      ; 0.867      ;
; -0.463 ; estadoSiguiente.incrementar_pc ; in_pc[5] ; control[0]                   ; estadoSiguiente.cambiar_pc ; 0.500        ; 0.306      ; 0.869      ;
; -0.459 ; estadoSiguiente.incrementar_pc ; in_pc[0] ; control[0]                   ; estadoSiguiente.cambiar_pc ; 0.500        ; 0.306      ; 0.876      ;
; -0.453 ; estadoSiguiente.incrementar_pc ; in_pc[3] ; control[0]                   ; estadoSiguiente.cambiar_pc ; 0.500        ; 0.304      ; 0.867      ;
; -0.411 ; cambio_a_pc[2]                 ; in_pc[2] ; control[0]                   ; estadoSiguiente.cambiar_pc ; 0.500        ; 0.300      ; 0.821      ;
; -0.397 ; estadoSiguiente.incrementar_pc ; in_pc[2] ; control[0]                   ; estadoSiguiente.cambiar_pc ; 0.500        ; 0.284      ; 0.791      ;
; -0.147 ; cambio_a_pc[1]                 ; in_pc[1] ; control[0]                   ; estadoSiguiente.cambiar_pc ; 0.500        ; 0.390      ; 0.490      ;
; -0.072 ; cambio_a_pc[4]                 ; in_pc[4] ; control[0]                   ; estadoSiguiente.cambiar_pc ; 0.500        ; 0.320      ; 0.491      ;
; -0.068 ; cambio_a_pc[5]                 ; in_pc[5] ; control[0]                   ; estadoSiguiente.cambiar_pc ; 0.500        ; 0.322      ; 0.490      ;
; -0.064 ; cambio_a_pc[0]                 ; in_pc[0] ; control[0]                   ; estadoSiguiente.cambiar_pc ; 0.500        ; 0.322      ; 0.497      ;
; -0.061 ; cambio_a_pc[3]                 ; in_pc[3] ; control[0]                   ; estadoSiguiente.cambiar_pc ; 0.500        ; 0.320      ; 0.491      ;
; 0.584  ; posicion_ram[2]                ; in_pc[5] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 1.000        ; 1.138      ; 1.154      ;
; 0.595  ; posicion_ram[0]                ; in_pc[5] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 1.000        ; 1.096      ; 1.101      ;
; 0.606  ; posicion_ram[2]                ; in_pc[4] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 1.000        ; 1.136      ; 1.129      ;
; 0.617  ; posicion_ram[0]                ; in_pc[4] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 1.000        ; 1.094      ; 1.076      ;
; 0.630  ; posicion_ram[1]                ; in_pc[5] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 1.000        ; 1.096      ; 1.066      ;
; 0.632  ; posicion_ram[3]                ; in_pc[5] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 1.000        ; 1.143      ; 1.111      ;
; 0.641  ; posicion_ram[4]                ; in_pc[5] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 1.000        ; 1.141      ; 1.100      ;
; 0.652  ; posicion_ram[1]                ; in_pc[4] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 1.000        ; 1.094      ; 1.041      ;
; 0.654  ; posicion_ram[3]                ; in_pc[4] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 1.000        ; 1.141      ; 1.086      ;
; 0.655  ; posicion_ram[0]                ; in_pc[1] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 1.000        ; 1.164      ; 0.962      ;
; 0.662  ; posicion_ram[2]                ; in_pc[3] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 1.000        ; 1.136      ; 1.084      ;
; 0.673  ; posicion_ram[0]                ; in_pc[3] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 1.000        ; 1.094      ; 1.031      ;
; 0.708  ; posicion_ram[1]                ; in_pc[3] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 1.000        ; 1.094      ; 0.996      ;
; 0.739  ; posicion_ram[0]                ; in_pc[2] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 1.000        ; 1.074      ; 0.945      ;
; 0.768  ; posicion_ram[4]                ; in_pc[4] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 1.000        ; 1.139      ; 0.970      ;
; 0.774  ; posicion_ram[1]                ; in_pc[2] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 1.000        ; 1.074      ; 0.910      ;
; 0.795  ; posicion_ram[1]                ; in_pc[1] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 1.000        ; 1.164      ; 0.822      ;
; 0.813  ; posicion_ram[3]                ; in_pc[3] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 1.000        ; 1.141      ; 0.938      ;
; 0.831  ; posicion_ram[2]                ; in_pc[2] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 1.000        ; 1.116      ; 0.895      ;
; 0.866  ; posicion_ram[0]                ; in_pc[0] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 1.000        ; 1.096      ; 0.841      ;
; 0.919  ; posicion_ram[5]                ; in_pc[5] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 1.000        ; 1.144      ; 0.825      ;
; 1.043  ; estadoSiguiente.cambiar_pc     ; in_pc[1] ; estadoSiguiente.cambiar_pc   ; estadoSiguiente.cambiar_pc ; 0.500        ; 1.829      ; 0.880      ;
; 1.121  ; estadoSiguiente.cambiar_pc     ; in_pc[5] ; estadoSiguiente.cambiar_pc   ; estadoSiguiente.cambiar_pc ; 0.500        ; 1.761      ; 0.881      ;
; 1.126  ; estadoSiguiente.cambiar_pc     ; in_pc[4] ; estadoSiguiente.cambiar_pc   ; estadoSiguiente.cambiar_pc ; 0.500        ; 1.759      ; 0.873      ;
; 1.130  ; estadoSiguiente.cambiar_pc     ; in_pc[2] ; estadoSiguiente.cambiar_pc   ; estadoSiguiente.cambiar_pc ; 0.500        ; 1.739      ; 0.860      ;
; 1.131  ; estadoSiguiente.cambiar_pc     ; in_pc[3] ; estadoSiguiente.cambiar_pc   ; estadoSiguiente.cambiar_pc ; 0.500        ; 1.759      ; 0.879      ;
; 1.133  ; estadoSiguiente.cambiar_pc     ; in_pc[0] ; estadoSiguiente.cambiar_pc   ; estadoSiguiente.cambiar_pc ; 0.500        ; 1.761      ; 0.880      ;
; 1.543  ; estadoSiguiente.cambiar_pc     ; in_pc[1] ; estadoSiguiente.cambiar_pc   ; estadoSiguiente.cambiar_pc ; 1.000        ; 1.829      ; 0.880      ;
; 1.621  ; estadoSiguiente.cambiar_pc     ; in_pc[5] ; estadoSiguiente.cambiar_pc   ; estadoSiguiente.cambiar_pc ; 1.000        ; 1.761      ; 0.881      ;
; 1.626  ; estadoSiguiente.cambiar_pc     ; in_pc[4] ; estadoSiguiente.cambiar_pc   ; estadoSiguiente.cambiar_pc ; 1.000        ; 1.759      ; 0.873      ;
; 1.630  ; estadoSiguiente.cambiar_pc     ; in_pc[2] ; estadoSiguiente.cambiar_pc   ; estadoSiguiente.cambiar_pc ; 1.000        ; 1.739      ; 0.860      ;
; 1.631  ; estadoSiguiente.cambiar_pc     ; in_pc[3] ; estadoSiguiente.cambiar_pc   ; estadoSiguiente.cambiar_pc ; 1.000        ; 1.759      ; 0.879      ;
; 1.633  ; estadoSiguiente.cambiar_pc     ; in_pc[0] ; estadoSiguiente.cambiar_pc   ; estadoSiguiente.cambiar_pc ; 1.000        ; 1.761      ; 0.880      ;
+--------+--------------------------------+----------+------------------------------+----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'estadoSiguiente.mostrar_salida'                                                                                                          ;
+--------+-----------------------------------------+-----------------+--------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node         ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------+--------------+--------------------------------+--------------+------------+------------+
; -0.446 ; registro8b:r_resultado|data_out[7]~reg0 ; salida[7]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 0.133      ; 0.735      ;
; -0.427 ; mostrar                                 ; salida[1]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 0.213      ; 0.738      ;
; -0.418 ; mostrar                                 ; salida[2]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 0.210      ; 0.739      ;
; -0.413 ; registro8b:r_resultado|data_out[4]~reg0 ; salida[4]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 0.163      ; 0.800      ;
; -0.383 ; mostrar                                 ; salida[7]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 0.133      ; 0.672      ;
; -0.341 ; registro8b:r_resultado|data_out[2]~reg0 ; salida[2]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 0.199      ; 0.651      ;
; -0.336 ; registro8b:r_resultado|data_out[1]~reg0 ; salida[1]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 0.202      ; 0.636      ;
; -0.279 ; mostrar                                 ; salida[6]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 0.162      ; 0.665      ;
; -0.273 ; mostrar                                 ; salida[3]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 0.163      ; 0.661      ;
; -0.272 ; mostrar                                 ; salida[4]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 0.163      ; 0.659      ;
; -0.271 ; mostrar                                 ; salida[0]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 0.162      ; 0.657      ;
; -0.269 ; mostrar                                 ; salida[5]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 0.163      ; 0.589      ;
; -0.230 ; registro8b:r_resultado|data_out[6]~reg0 ; salida[6]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 0.162      ; 0.616      ;
; -0.225 ; registro8b:r_resultado|data_out[3]~reg0 ; salida[3]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 0.163      ; 0.613      ;
; -0.225 ; registro8b:r_resultado|data_out[0]~reg0 ; salida[0]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 0.162      ; 0.611      ;
; -0.224 ; registro8b:r_resultado|data_out[5]~reg0 ; salida[5]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 0.163      ; 0.544      ;
; -0.190 ; registro8b:r_status|data_out[1]~reg0    ; salida[1]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 0.202      ; 0.490      ;
; -0.182 ; registro8b:r_status|data_out[2]~reg0    ; salida[2]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 0.199      ; 0.492      ;
+--------+-----------------------------------------+-----------------+--------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'control[0]'                                                                                                                                                                                                         ;
+--------+-----------------------------------+-----------------------------------------------------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                                                                       ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------------------------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; -1.360 ; donde_leer[0]                     ; donde_leer[0]                                                                                 ; donde_leer[0]                     ; control[0]  ; 0.000        ; 1.434      ; 0.367      ;
; -1.335 ; estadoSiguiente.escribir_ram      ; estadoSiguiente.incrementar_pc                                                                ; estadoSiguiente.escribir_ram      ; control[0]  ; 0.000        ; 1.455      ; 0.413      ;
; -1.121 ; estadoSiguiente.activar_leer_ri   ; estadoSiguiente.leer_ri                                                                       ; estadoSiguiente.activar_leer_ri   ; control[0]  ; 0.000        ; 1.434      ; 0.606      ;
; -1.088 ; estadoSiguiente.cambiar_pc        ; estadoSiguiente.espera                                                                        ; estadoSiguiente.cambiar_pc        ; control[0]  ; 0.000        ; 1.435      ; 0.640      ;
; -1.069 ; estadoSiguiente.activar_leer_pc   ; estadoSiguiente.escribir_ram                                                                  ; estadoSiguiente.activar_leer_pc   ; control[0]  ; 0.000        ; 1.435      ; 0.659      ;
; -1.063 ; estadoSiguiente.activar_leer_pc   ; estadoSiguiente.activar_leer_ram                                                              ; estadoSiguiente.activar_leer_pc   ; control[0]  ; 0.000        ; 1.435      ; 0.665      ;
; -1.029 ; estadoSiguiente.mostrar_salida    ; estadoSiguiente.activar_leer_pc                                                               ; estadoSiguiente.mostrar_salida    ; control[0]  ; 0.000        ; 1.435      ; 0.699      ;
; -0.925 ; estadoSiguiente.activar_carga_alu ; estadoSiguiente.activar_esc_resultado                                                         ; estadoSiguiente.activar_carga_alu ; control[0]  ; 0.000        ; 1.433      ; 0.801      ;
; -0.860 ; donde_leer[0]                     ; donde_leer[0]                                                                                 ; donde_leer[0]                     ; control[0]  ; -0.500       ; 1.434      ; 0.367      ;
; -0.835 ; estadoSiguiente.escribir_ram      ; estadoSiguiente.incrementar_pc                                                                ; estadoSiguiente.escribir_ram      ; control[0]  ; -0.500       ; 1.455      ; 0.413      ;
; -0.773 ; estadoSiguiente.escribir_ram      ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_we_reg ; estadoSiguiente.escribir_ram      ; control[0]  ; 0.000        ; 1.498      ; 1.004      ;
; -0.747 ; estadoSiguiente.espera            ; estadoSiguiente.activar_leer_pc                                                               ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.435      ; 0.981      ;
; -0.699 ; estadoSiguiente.escribir_op1      ; estadoSiguiente.activar_leer_op1                                                              ; estadoSiguiente.escribir_op1      ; control[0]  ; 0.000        ; 1.415      ; 1.009      ;
; -0.644 ; estadoSiguiente.activar_esc_data  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_we_reg ; estadoSiguiente.activar_esc_data  ; control[0]  ; 0.000        ; 1.498      ; 1.133      ;
; -0.636 ; estadoSiguiente.escribir_op2      ; estadoSiguiente.activar_leer_op2                                                              ; estadoSiguiente.escribir_op2      ; control[0]  ; 0.000        ; 1.415      ; 1.072      ;
; -0.621 ; estadoSiguiente.activar_leer_ri   ; estadoSiguiente.leer_ri                                                                       ; estadoSiguiente.activar_leer_ri   ; control[0]  ; -0.500       ; 1.434      ; 0.606      ;
; -0.588 ; estadoSiguiente.cambiar_pc        ; estadoSiguiente.espera                                                                        ; estadoSiguiente.cambiar_pc        ; control[0]  ; -0.500       ; 1.435      ; 0.640      ;
; -0.569 ; estadoSiguiente.activar_leer_pc   ; estadoSiguiente.escribir_ram                                                                  ; estadoSiguiente.activar_leer_pc   ; control[0]  ; -0.500       ; 1.435      ; 0.659      ;
; -0.563 ; estadoSiguiente.activar_leer_pc   ; estadoSiguiente.activar_leer_ram                                                              ; estadoSiguiente.activar_leer_pc   ; control[0]  ; -0.500       ; 1.435      ; 0.665      ;
; -0.529 ; estadoSiguiente.mostrar_salida    ; estadoSiguiente.activar_leer_pc                                                               ; estadoSiguiente.mostrar_salida    ; control[0]  ; -0.500       ; 1.435      ; 0.699      ;
; -0.500 ; estadoSiguiente.escribir_status   ; estadoSiguiente.activar_leer_resultado                                                        ; estadoSiguiente.escribir_status   ; control[0]  ; 0.000        ; 1.434      ; 1.227      ;
; -0.438 ; estadoSiguiente.activar_esc_data  ; estadoSiguiente.escribir_data                                                                 ; estadoSiguiente.activar_esc_data  ; control[0]  ; 0.000        ; 1.440      ; 1.295      ;
; -0.431 ; estadoSiguiente.espera            ; registro8b:r_resultado|registro[7]                                                            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.429      ; 1.291      ;
; -0.431 ; estadoSiguiente.espera            ; registro8b:r_resultado|registro[6]                                                            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.429      ; 1.291      ;
; -0.431 ; estadoSiguiente.espera            ; registro8b:r_resultado|registro[5]                                                            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.429      ; 1.291      ;
; -0.431 ; estadoSiguiente.espera            ; registro8b:r_resultado|registro[4]                                                            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.429      ; 1.291      ;
; -0.431 ; estadoSiguiente.espera            ; registro8b:r_resultado|registro[3]                                                            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.429      ; 1.291      ;
; -0.431 ; estadoSiguiente.espera            ; registro8b:r_resultado|registro[2]                                                            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.429      ; 1.291      ;
; -0.431 ; estadoSiguiente.espera            ; registro8b:r_resultado|registro[1]                                                            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.429      ; 1.291      ;
; -0.431 ; estadoSiguiente.espera            ; registro8b:r_resultado|registro[0]                                                            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.429      ; 1.291      ;
; -0.425 ; estadoSiguiente.activar_carga_alu ; estadoSiguiente.activar_esc_resultado                                                         ; estadoSiguiente.activar_carga_alu ; control[0]  ; -0.500       ; 1.433      ; 0.801      ;
; -0.421 ; estadoSiguiente.espera            ; registro8b:r_ri|registro[7]                                                                   ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.434      ; 1.306      ;
; -0.421 ; estadoSiguiente.espera            ; registro8b:r_ri|registro[3]                                                                   ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.434      ; 1.306      ;
; -0.416 ; estadoSiguiente.mostrar_salida    ; registro8b:r_ri|registro[7]                                                                   ; estadoSiguiente.mostrar_salida    ; control[0]  ; 0.000        ; 1.434      ; 1.311      ;
; -0.416 ; estadoSiguiente.mostrar_salida    ; registro8b:r_ri|registro[3]                                                                   ; estadoSiguiente.mostrar_salida    ; control[0]  ; 0.000        ; 1.434      ; 1.311      ;
; -0.409 ; estadoSiguiente.escribir_status   ; registro8b:r_status|registro[1]                                                               ; estadoSiguiente.escribir_status   ; control[0]  ; 0.000        ; 1.433      ; 1.317      ;
; -0.409 ; estadoSiguiente.escribir_status   ; registro8b:r_status|registro[2]                                                               ; estadoSiguiente.escribir_status   ; control[0]  ; 0.000        ; 1.433      ; 1.317      ;
; -0.387 ; estadoSiguiente.espera            ; registro8b:r_pc|registro[0]                                                                   ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.439      ; 1.345      ;
; -0.387 ; estadoSiguiente.espera            ; registro8b:r_pc|registro[1]                                                                   ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.439      ; 1.345      ;
; -0.387 ; estadoSiguiente.espera            ; registro8b:r_pc|registro[3]                                                                   ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.439      ; 1.345      ;
; -0.387 ; estadoSiguiente.espera            ; registro8b:r_pc|registro[4]                                                                   ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.439      ; 1.345      ;
; -0.387 ; estadoSiguiente.espera            ; registro8b:r_pc|registro[5]                                                                   ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.439      ; 1.345      ;
; -0.384 ; estadoSiguiente.espera            ; registro8b:r_pc|registro[2]                                                                   ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.440      ; 1.349      ;
; -0.367 ; estadoSiguiente.espera            ; registro8b:r_operador1|registro[7]                                                            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.413      ; 1.339      ;
; -0.367 ; estadoSiguiente.espera            ; registro8b:r_operador1|registro[6]                                                            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.413      ; 1.339      ;
; -0.367 ; estadoSiguiente.espera            ; registro8b:r_operador1|registro[5]                                                            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.413      ; 1.339      ;
; -0.367 ; estadoSiguiente.espera            ; registro8b:r_operador1|registro[4]                                                            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.413      ; 1.339      ;
; -0.367 ; estadoSiguiente.espera            ; registro8b:r_operador1|registro[3]                                                            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.413      ; 1.339      ;
; -0.367 ; estadoSiguiente.espera            ; registro8b:r_operador1|registro[2]                                                            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.413      ; 1.339      ;
; -0.367 ; estadoSiguiente.espera            ; registro8b:r_operador1|registro[1]                                                            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.413      ; 1.339      ;
; -0.367 ; estadoSiguiente.espera            ; registro8b:r_operador1|registro[0]                                                            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.413      ; 1.339      ;
; -0.344 ; in_status[2]                      ; registro8b:r_status|registro[2]                                                               ; estadoSiguiente.escribir_status   ; control[0]  ; -0.500       ; 0.979      ; 0.287      ;
; -0.336 ; estadoSiguiente.espera            ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_we_reg ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.498      ; 1.441      ;
; -0.336 ; estadoSiguiente.activar_esc_data  ; registro8b:r_data|registro[7]                                                                 ; estadoSiguiente.activar_esc_data  ; control[0]  ; 0.000        ; 1.430      ; 1.387      ;
; -0.336 ; estadoSiguiente.activar_esc_data  ; registro8b:r_data|registro[6]                                                                 ; estadoSiguiente.activar_esc_data  ; control[0]  ; 0.000        ; 1.430      ; 1.387      ;
; -0.336 ; estadoSiguiente.activar_esc_data  ; registro8b:r_data|registro[4]                                                                 ; estadoSiguiente.activar_esc_data  ; control[0]  ; 0.000        ; 1.430      ; 1.387      ;
; -0.336 ; estadoSiguiente.activar_esc_data  ; registro8b:r_data|registro[3]                                                                 ; estadoSiguiente.activar_esc_data  ; control[0]  ; 0.000        ; 1.430      ; 1.387      ;
; -0.331 ; estadoSiguiente.espera            ; registro8b:r_status|registro[1]                                                               ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.433      ; 1.395      ;
; -0.331 ; estadoSiguiente.espera            ; registro8b:r_status|registro[2]                                                               ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.433      ; 1.395      ;
; -0.329 ; estadoSiguiente.activar_esc_data  ; registro8b:r_data|registro[0]                                                                 ; estadoSiguiente.activar_esc_data  ; control[0]  ; 0.000        ; 1.434      ; 1.398      ;
; -0.322 ; estadoSiguiente.activar_esc_data  ; registro8b:r_data|registro[2]                                                                 ; estadoSiguiente.activar_esc_data  ; control[0]  ; 0.000        ; 1.440      ; 1.411      ;
; -0.322 ; estadoSiguiente.activar_esc_data  ; registro8b:r_data|registro[1]                                                                 ; estadoSiguiente.activar_esc_data  ; control[0]  ; 0.000        ; 1.440      ; 1.411      ;
; -0.314 ; estadoSiguiente.activar_leer_pc   ; registro8b:r_pc|registro[0]                                                                   ; estadoSiguiente.activar_leer_pc   ; control[0]  ; 0.000        ; 1.439      ; 1.418      ;
; -0.314 ; estadoSiguiente.activar_leer_pc   ; registro8b:r_pc|registro[1]                                                                   ; estadoSiguiente.activar_leer_pc   ; control[0]  ; 0.000        ; 1.439      ; 1.418      ;
; -0.314 ; estadoSiguiente.activar_leer_pc   ; registro8b:r_pc|registro[3]                                                                   ; estadoSiguiente.activar_leer_pc   ; control[0]  ; 0.000        ; 1.439      ; 1.418      ;
; -0.314 ; estadoSiguiente.activar_leer_pc   ; registro8b:r_pc|registro[4]                                                                   ; estadoSiguiente.activar_leer_pc   ; control[0]  ; 0.000        ; 1.439      ; 1.418      ;
; -0.314 ; estadoSiguiente.activar_leer_pc   ; registro8b:r_pc|registro[5]                                                                   ; estadoSiguiente.activar_leer_pc   ; control[0]  ; 0.000        ; 1.439      ; 1.418      ;
; -0.311 ; estadoSiguiente.activar_leer_pc   ; registro8b:r_pc|registro[2]                                                                   ; estadoSiguiente.activar_leer_pc   ; control[0]  ; 0.000        ; 1.440      ; 1.422      ;
; -0.309 ; estadoSiguiente.espera            ; registro8b:r_ri|registro[2]                                                                   ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.439      ; 1.423      ;
; -0.309 ; estadoSiguiente.espera            ; registro8b:r_ri|registro[0]                                                                   ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.439      ; 1.423      ;
; -0.309 ; estadoSiguiente.espera            ; registro8b:r_ri|registro[1]                                                                   ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.439      ; 1.423      ;
; -0.309 ; estadoSiguiente.espera            ; registro8b:r_ri|registro[4]                                                                   ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.439      ; 1.423      ;
; -0.309 ; estadoSiguiente.espera            ; registro8b:r_ri|registro[5]                                                                   ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.439      ; 1.423      ;
; -0.309 ; estadoSiguiente.espera            ; registro8b:r_ri|registro[6]                                                                   ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.439      ; 1.423      ;
; -0.304 ; estadoSiguiente.mostrar_salida    ; registro8b:r_ri|registro[2]                                                                   ; estadoSiguiente.mostrar_salida    ; control[0]  ; 0.000        ; 1.439      ; 1.428      ;
; -0.304 ; estadoSiguiente.mostrar_salida    ; registro8b:r_ri|registro[0]                                                                   ; estadoSiguiente.mostrar_salida    ; control[0]  ; 0.000        ; 1.439      ; 1.428      ;
; -0.304 ; estadoSiguiente.mostrar_salida    ; registro8b:r_ri|registro[1]                                                                   ; estadoSiguiente.mostrar_salida    ; control[0]  ; 0.000        ; 1.439      ; 1.428      ;
; -0.304 ; estadoSiguiente.mostrar_salida    ; registro8b:r_ri|registro[4]                                                                   ; estadoSiguiente.mostrar_salida    ; control[0]  ; 0.000        ; 1.439      ; 1.428      ;
; -0.304 ; estadoSiguiente.mostrar_salida    ; registro8b:r_ri|registro[5]                                                                   ; estadoSiguiente.mostrar_salida    ; control[0]  ; 0.000        ; 1.439      ; 1.428      ;
; -0.304 ; estadoSiguiente.mostrar_salida    ; registro8b:r_ri|registro[6]                                                                   ; estadoSiguiente.mostrar_salida    ; control[0]  ; 0.000        ; 1.439      ; 1.428      ;
; -0.300 ; estadoSiguiente.espera            ; registro8b:r_data|registro[7]                                                                 ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.430      ; 1.423      ;
; -0.300 ; estadoSiguiente.espera            ; registro8b:r_data|registro[6]                                                                 ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.430      ; 1.423      ;
; -0.300 ; estadoSiguiente.espera            ; registro8b:r_data|registro[4]                                                                 ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.430      ; 1.423      ;
; -0.300 ; estadoSiguiente.espera            ; registro8b:r_data|registro[3]                                                                 ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.430      ; 1.423      ;
; -0.293 ; estadoSiguiente.espera            ; registro8b:r_data|registro[0]                                                                 ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.434      ; 1.434      ;
; -0.288 ; estadoSiguiente.activar_esc_data  ; registro8b:r_data|registro[5]                                                                 ; estadoSiguiente.activar_esc_data  ; control[0]  ; 0.000        ; 1.415      ; 1.420      ;
; -0.286 ; estadoSiguiente.espera            ; registro8b:r_data|registro[2]                                                                 ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.440      ; 1.447      ;
; -0.286 ; estadoSiguiente.espera            ; registro8b:r_data|registro[1]                                                                 ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.440      ; 1.447      ;
; -0.273 ; estadoSiguiente.escribir_ram      ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_we_reg ; estadoSiguiente.escribir_ram      ; control[0]  ; -0.500       ; 1.498      ; 1.004      ;
; -0.272 ; estadoSiguiente.activar_leer_ri   ; registro8b:r_ri|registro[7]                                                                   ; estadoSiguiente.activar_leer_ri   ; control[0]  ; 0.000        ; 1.434      ; 1.455      ;
; -0.272 ; estadoSiguiente.activar_leer_ri   ; registro8b:r_ri|registro[3]                                                                   ; estadoSiguiente.activar_leer_ri   ; control[0]  ; 0.000        ; 1.434      ; 1.455      ;
; -0.252 ; estadoSiguiente.espera            ; registro8b:r_data|registro[5]                                                                 ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.415      ; 1.456      ;
; -0.247 ; estadoSiguiente.espera            ; estadoSiguiente.activar_leer_pc                                                               ; estadoSiguiente.espera            ; control[0]  ; -0.500       ; 1.435      ; 0.981      ;
; -0.229 ; estadoSiguiente.escribir_op2      ; registro8b:r_ri|registro[7]                                                                   ; estadoSiguiente.escribir_op2      ; control[0]  ; 0.000        ; 1.434      ; 1.498      ;
; -0.229 ; estadoSiguiente.escribir_op2      ; registro8b:r_ri|registro[3]                                                                   ; estadoSiguiente.escribir_op2      ; control[0]  ; 0.000        ; 1.434      ; 1.498      ;
; -0.214 ; estadoSiguiente.cambiar_pc        ; registro8b:r_pc|registro[0]                                                                   ; estadoSiguiente.cambiar_pc        ; control[0]  ; 0.000        ; 1.439      ; 1.518      ;
; -0.214 ; estadoSiguiente.cambiar_pc        ; registro8b:r_pc|registro[1]                                                                   ; estadoSiguiente.cambiar_pc        ; control[0]  ; 0.000        ; 1.439      ; 1.518      ;
; -0.214 ; estadoSiguiente.cambiar_pc        ; registro8b:r_pc|registro[3]                                                                   ; estadoSiguiente.cambiar_pc        ; control[0]  ; 0.000        ; 1.439      ; 1.518      ;
; -0.214 ; estadoSiguiente.cambiar_pc        ; registro8b:r_pc|registro[4]                                                                   ; estadoSiguiente.cambiar_pc        ; control[0]  ; 0.000        ; 1.439      ; 1.518      ;
; -0.214 ; estadoSiguiente.cambiar_pc        ; registro8b:r_pc|registro[5]                                                                   ; estadoSiguiente.cambiar_pc        ; control[0]  ; 0.000        ; 1.439      ; 1.518      ;
+--------+-----------------------------------+-----------------------------------------------------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'estadoSiguiente.escribir_op2'                                                                                                                                                                                 ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                           ; To Node   ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; -1.288 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 1.916      ; 0.769      ;
; -1.287 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 1.916      ; 0.770      ;
; -1.285 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 1.916      ; 0.772      ;
; -1.284 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 1.916      ; 0.773      ;
; -1.282 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 1.915      ; 0.774      ;
; -1.274 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 1.917      ; 0.784      ;
; -1.246 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 1.916      ; 0.811      ;
; -1.244 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 1.916      ; 0.813      ;
; -1.244 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 1.916      ; 0.813      ;
; -1.176 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 1.916      ; 0.881      ;
; -1.172 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 1.915      ; 0.884      ;
; -1.164 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 1.889      ; 0.866      ;
; -1.162 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 1.891      ; 0.870      ;
; -1.103 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 1.917      ; 0.955      ;
; -0.890 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 1.889      ; 1.140      ;
; -0.887 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 1.891      ; 1.145      ;
; -0.788 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.916      ; 0.769      ;
; -0.787 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.916      ; 0.770      ;
; -0.785 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.916      ; 0.772      ;
; -0.784 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.916      ; 0.773      ;
; -0.782 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.915      ; 0.774      ;
; -0.774 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.917      ; 0.784      ;
; -0.746 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.916      ; 0.811      ;
; -0.744 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.916      ; 0.813      ;
; -0.744 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.916      ; 0.813      ;
; -0.676 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.916      ; 0.881      ;
; -0.672 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.915      ; 0.884      ;
; -0.664 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.889      ; 0.866      ;
; -0.662 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.891      ; 0.870      ;
; -0.603 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.917      ; 0.955      ;
; -0.390 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.889      ; 1.140      ;
; -0.387 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.891      ; 1.145      ;
; 0.791  ; registro8b:r_data|data_out[2]~reg0                                                                  ; in_op2[2] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.062      ; 0.353      ;
; 0.791  ; registro8b:r_data|data_out[6]~reg0                                                                  ; in_op2[6] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.058      ; 0.349      ;
; 0.792  ; registro8b:r_data|data_out[4]~reg0                                                                  ; in_op2[4] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.062      ; 0.354      ;
; 0.793  ; registro8b:r_data|data_out[5]~reg0                                                                  ; in_op2[5] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.061      ; 0.354      ;
; 0.797  ; registro8b:r_data|data_out[7]~reg0                                                                  ; in_op2[7] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.060      ; 0.357      ;
; 0.798  ; registro8b:r_data|data_out[3]~reg0                                                                  ; in_op2[3] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.058      ; 0.356      ;
; 0.878  ; registro8b:r_data|data_out[0]~reg0                                                                  ; in_op2[0] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.059      ; 0.437      ;
; 0.937  ; registro8b:r_data|data_out[1]~reg0                                                                  ; in_op2[1] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.029     ; 0.408      ;
; 2.530  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.414      ; 2.444      ;
; 2.530  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.414      ; 2.444      ;
; 2.530  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.414      ; 2.444      ;
; 2.530  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.414      ; 2.444      ;
; 2.530  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.414      ; 2.444      ;
; 2.530  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.414      ; 2.444      ;
; 2.539  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.414      ; 2.453      ;
; 2.539  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.414      ; 2.453      ;
; 2.539  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.414      ; 2.453      ;
; 2.539  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.414      ; 2.453      ;
; 2.539  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.414      ; 2.453      ;
; 2.539  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.414      ; 2.453      ;
; 2.547  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.414      ; 2.461      ;
; 2.547  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.414      ; 2.461      ;
; 2.547  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.414      ; 2.461      ;
; 2.547  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.414      ; 2.461      ;
; 2.547  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.414      ; 2.461      ;
; 2.547  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.414      ; 2.461      ;
; 2.549  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.414      ; 2.463      ;
; 2.549  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.414      ; 2.463      ;
; 2.549  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.414      ; 2.463      ;
; 2.549  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.414      ; 2.463      ;
; 2.549  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.414      ; 2.463      ;
; 2.549  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.414      ; 2.463      ;
; 2.550  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.413      ; 2.463      ;
; 2.550  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.413      ; 2.463      ;
; 2.550  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.413      ; 2.463      ;
; 2.550  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.413      ; 2.463      ;
; 2.550  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.413      ; 2.463      ;
; 2.550  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.413      ; 2.463      ;
; 2.666  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.387      ; 2.553      ;
; 2.666  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.387      ; 2.553      ;
; 2.666  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.387      ; 2.553      ;
; 2.666  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.387      ; 2.553      ;
; 2.666  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.387      ; 2.553      ;
; 2.666  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.387      ; 2.553      ;
; 2.667  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.389      ; 2.556      ;
; 2.667  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.389      ; 2.556      ;
; 2.667  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.389      ; 2.556      ;
; 2.667  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.389      ; 2.556      ;
; 2.667  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.389      ; 2.556      ;
; 2.667  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.389      ; 2.556      ;
; 2.682  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.415      ; 2.597      ;
; 2.682  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.415      ; 2.597      ;
; 2.682  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.415      ; 2.597      ;
; 2.682  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.415      ; 2.597      ;
; 2.682  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.415      ; 2.597      ;
; 2.682  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.415      ; 2.597      ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'estadoSiguiente.escribir_op1'                                                                                                                                                                                 ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                           ; To Node   ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; -1.126 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 1.754      ; 0.769      ;
; -1.125 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 1.754      ; 0.770      ;
; -1.123 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 1.754      ; 0.772      ;
; -1.122 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 1.754      ; 0.773      ;
; -1.120 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 1.753      ; 0.774      ;
; -1.112 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 1.755      ; 0.784      ;
; -1.084 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 1.754      ; 0.811      ;
; -1.082 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 1.754      ; 0.813      ;
; -1.082 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 1.754      ; 0.813      ;
; -1.014 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 1.754      ; 0.881      ;
; -1.010 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 1.753      ; 0.884      ;
; -1.002 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 1.727      ; 0.866      ;
; -1.000 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 1.729      ; 0.870      ;
; -0.941 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 1.755      ; 0.955      ;
; -0.728 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 1.727      ; 1.140      ;
; -0.725 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 1.729      ; 1.145      ;
; -0.626 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.754      ; 0.769      ;
; -0.625 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.754      ; 0.770      ;
; -0.623 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.754      ; 0.772      ;
; -0.622 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.754      ; 0.773      ;
; -0.620 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.753      ; 0.774      ;
; -0.612 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.755      ; 0.784      ;
; -0.584 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.754      ; 0.811      ;
; -0.582 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.754      ; 0.813      ;
; -0.582 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.754      ; 0.813      ;
; -0.514 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.754      ; 0.881      ;
; -0.510 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.753      ; 0.884      ;
; -0.502 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.727      ; 0.866      ;
; -0.500 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.729      ; 0.870      ;
; -0.441 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.755      ; 0.955      ;
; -0.228 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.727      ; 1.140      ;
; -0.225 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.729      ; 1.145      ;
; 0.906  ; registro8b:r_data|data_out[6]~reg0                                                                  ; in_op1[6] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.073      ; 0.479      ;
; 0.919  ; registro8b:r_data|data_out[5]~reg0                                                                  ; in_op1[5] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.006      ; 0.425      ;
; 0.926  ; registro8b:r_data|data_out[4]~reg0                                                                  ; in_op1[4] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.006      ; 0.432      ;
; 0.928  ; registro8b:r_data|data_out[1]~reg0                                                                  ; in_op1[1] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.006      ; 0.434      ;
; 0.931  ; registro8b:r_data|data_out[2]~reg0                                                                  ; in_op1[2] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.004      ; 0.435      ;
; 0.932  ; registro8b:r_data|data_out[7]~reg0                                                                  ; in_op1[7] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.003      ; 0.435      ;
; 0.932  ; registro8b:r_data|data_out[3]~reg0                                                                  ; in_op1[3] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.004      ; 0.436      ;
; 0.962  ; registro8b:r_data|data_out[0]~reg0                                                                  ; in_op1[0] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.055     ; 0.407      ;
; 2.692  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.252      ; 2.444      ;
; 2.692  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.252      ; 2.444      ;
; 2.692  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.252      ; 2.444      ;
; 2.692  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.252      ; 2.444      ;
; 2.692  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.252      ; 2.444      ;
; 2.692  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.252      ; 2.444      ;
; 2.701  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.252      ; 2.453      ;
; 2.701  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.252      ; 2.453      ;
; 2.701  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.252      ; 2.453      ;
; 2.701  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.252      ; 2.453      ;
; 2.701  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.252      ; 2.453      ;
; 2.701  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.252      ; 2.453      ;
; 2.709  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.252      ; 2.461      ;
; 2.709  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.252      ; 2.461      ;
; 2.709  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.252      ; 2.461      ;
; 2.709  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.252      ; 2.461      ;
; 2.709  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.252      ; 2.461      ;
; 2.709  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.252      ; 2.461      ;
; 2.711  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.252      ; 2.463      ;
; 2.711  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.252      ; 2.463      ;
; 2.711  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.252      ; 2.463      ;
; 2.711  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.252      ; 2.463      ;
; 2.711  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.252      ; 2.463      ;
; 2.711  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.252      ; 2.463      ;
; 2.712  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.251      ; 2.463      ;
; 2.712  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.251      ; 2.463      ;
; 2.712  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.251      ; 2.463      ;
; 2.712  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.251      ; 2.463      ;
; 2.712  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.251      ; 2.463      ;
; 2.712  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.251      ; 2.463      ;
; 2.828  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.225      ; 2.553      ;
; 2.828  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.225      ; 2.553      ;
; 2.828  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.225      ; 2.553      ;
; 2.828  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.225      ; 2.553      ;
; 2.828  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.225      ; 2.553      ;
; 2.828  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.225      ; 2.553      ;
; 2.829  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.227      ; 2.556      ;
; 2.829  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.227      ; 2.556      ;
; 2.829  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.227      ; 2.556      ;
; 2.829  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.227      ; 2.556      ;
; 2.829  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.227      ; 2.556      ;
; 2.829  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.227      ; 2.556      ;
; 2.844  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.253      ; 2.597      ;
; 2.844  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.253      ; 2.597      ;
; 2.844  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.253      ; 2.597      ;
; 2.844  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.253      ; 2.597      ;
; 2.844  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.253      ; 2.597      ;
; 2.844  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.253      ; 2.597      ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'estadoSiguiente.cambiar_pc'                                                                                                           ;
+--------+--------------------------------+----------+------------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node  ; Launch Clock                 ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+----------+------------------------------+----------------------------+--------------+------------+------------+
; -1.090 ; estadoSiguiente.cambiar_pc     ; in_pc[1] ; estadoSiguiente.cambiar_pc   ; estadoSiguiente.cambiar_pc ; 0.000        ; 1.829      ; 0.880      ;
; -1.027 ; estadoSiguiente.cambiar_pc     ; in_pc[4] ; estadoSiguiente.cambiar_pc   ; estadoSiguiente.cambiar_pc ; 0.000        ; 1.759      ; 0.873      ;
; -1.022 ; estadoSiguiente.cambiar_pc     ; in_pc[0] ; estadoSiguiente.cambiar_pc   ; estadoSiguiente.cambiar_pc ; 0.000        ; 1.761      ; 0.880      ;
; -1.021 ; estadoSiguiente.cambiar_pc     ; in_pc[3] ; estadoSiguiente.cambiar_pc   ; estadoSiguiente.cambiar_pc ; 0.000        ; 1.759      ; 0.879      ;
; -1.021 ; estadoSiguiente.cambiar_pc     ; in_pc[5] ; estadoSiguiente.cambiar_pc   ; estadoSiguiente.cambiar_pc ; 0.000        ; 1.761      ; 0.881      ;
; -1.020 ; estadoSiguiente.cambiar_pc     ; in_pc[2] ; estadoSiguiente.cambiar_pc   ; estadoSiguiente.cambiar_pc ; 0.000        ; 1.739      ; 0.860      ;
; -0.590 ; estadoSiguiente.cambiar_pc     ; in_pc[1] ; estadoSiguiente.cambiar_pc   ; estadoSiguiente.cambiar_pc ; -0.500       ; 1.829      ; 0.880      ;
; -0.527 ; estadoSiguiente.cambiar_pc     ; in_pc[4] ; estadoSiguiente.cambiar_pc   ; estadoSiguiente.cambiar_pc ; -0.500       ; 1.759      ; 0.873      ;
; -0.522 ; estadoSiguiente.cambiar_pc     ; in_pc[0] ; estadoSiguiente.cambiar_pc   ; estadoSiguiente.cambiar_pc ; -0.500       ; 1.761      ; 0.880      ;
; -0.521 ; estadoSiguiente.cambiar_pc     ; in_pc[3] ; estadoSiguiente.cambiar_pc   ; estadoSiguiente.cambiar_pc ; -0.500       ; 1.759      ; 0.879      ;
; -0.521 ; estadoSiguiente.cambiar_pc     ; in_pc[5] ; estadoSiguiente.cambiar_pc   ; estadoSiguiente.cambiar_pc ; -0.500       ; 1.761      ; 0.881      ;
; -0.520 ; estadoSiguiente.cambiar_pc     ; in_pc[2] ; estadoSiguiente.cambiar_pc   ; estadoSiguiente.cambiar_pc ; -0.500       ; 1.739      ; 0.860      ;
; -0.342 ; posicion_ram[1]                ; in_pc[1] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 0.000        ; 1.164      ; 0.822      ;
; -0.319 ; posicion_ram[5]                ; in_pc[5] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 0.000        ; 1.144      ; 0.825      ;
; -0.255 ; posicion_ram[0]                ; in_pc[0] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 0.000        ; 1.096      ; 0.841      ;
; -0.221 ; posicion_ram[2]                ; in_pc[2] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 0.000        ; 1.116      ; 0.895      ;
; -0.203 ; posicion_ram[3]                ; in_pc[3] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 0.000        ; 1.141      ; 0.938      ;
; -0.202 ; posicion_ram[0]                ; in_pc[1] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 0.000        ; 1.164      ; 0.962      ;
; -0.169 ; posicion_ram[4]                ; in_pc[4] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 0.000        ; 1.139      ; 0.970      ;
; -0.164 ; posicion_ram[1]                ; in_pc[2] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 0.000        ; 1.074      ; 0.910      ;
; -0.129 ; posicion_ram[0]                ; in_pc[2] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 0.000        ; 1.074      ; 0.945      ;
; -0.098 ; posicion_ram[1]                ; in_pc[3] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 0.000        ; 1.094      ; 0.996      ;
; -0.063 ; posicion_ram[0]                ; in_pc[3] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 0.000        ; 1.094      ; 1.031      ;
; -0.055 ; posicion_ram[3]                ; in_pc[4] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 0.000        ; 1.141      ; 1.086      ;
; -0.053 ; posicion_ram[1]                ; in_pc[4] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 0.000        ; 1.094      ; 1.041      ;
; -0.052 ; posicion_ram[2]                ; in_pc[3] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 0.000        ; 1.136      ; 1.084      ;
; -0.041 ; posicion_ram[4]                ; in_pc[5] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 0.000        ; 1.141      ; 1.100      ;
; -0.032 ; posicion_ram[3]                ; in_pc[5] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 0.000        ; 1.143      ; 1.111      ;
; -0.030 ; posicion_ram[1]                ; in_pc[5] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 0.000        ; 1.096      ; 1.066      ;
; -0.018 ; posicion_ram[0]                ; in_pc[4] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 0.000        ; 1.094      ; 1.076      ;
; -0.007 ; posicion_ram[2]                ; in_pc[4] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 0.000        ; 1.136      ; 1.129      ;
; 0.005  ; posicion_ram[0]                ; in_pc[5] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 0.000        ; 1.096      ; 1.101      ;
; 0.016  ; posicion_ram[2]                ; in_pc[5] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 0.000        ; 1.138      ; 1.154      ;
; 0.600  ; cambio_a_pc[1]                 ; in_pc[1] ; control[0]                   ; estadoSiguiente.cambiar_pc ; -0.500       ; 0.390      ; 0.490      ;
; 0.668  ; cambio_a_pc[5]                 ; in_pc[5] ; control[0]                   ; estadoSiguiente.cambiar_pc ; -0.500       ; 0.322      ; 0.490      ;
; 0.671  ; cambio_a_pc[3]                 ; in_pc[3] ; control[0]                   ; estadoSiguiente.cambiar_pc ; -0.500       ; 0.320      ; 0.491      ;
; 0.671  ; cambio_a_pc[4]                 ; in_pc[4] ; control[0]                   ; estadoSiguiente.cambiar_pc ; -0.500       ; 0.320      ; 0.491      ;
; 0.675  ; cambio_a_pc[0]                 ; in_pc[0] ; control[0]                   ; estadoSiguiente.cambiar_pc ; -0.500       ; 0.322      ; 0.497      ;
; 0.994  ; estadoSiguiente.incrementar_pc ; in_pc[1] ; control[0]                   ; estadoSiguiente.cambiar_pc ; -0.500       ; 0.374      ; 0.868      ;
; 1.007  ; estadoSiguiente.incrementar_pc ; in_pc[2] ; control[0]                   ; estadoSiguiente.cambiar_pc ; -0.500       ; 0.284      ; 0.791      ;
; 1.021  ; cambio_a_pc[2]                 ; in_pc[2] ; control[0]                   ; estadoSiguiente.cambiar_pc ; -0.500       ; 0.300      ; 0.821      ;
; 1.063  ; estadoSiguiente.incrementar_pc ; in_pc[5] ; control[0]                   ; estadoSiguiente.cambiar_pc ; -0.500       ; 0.306      ; 0.869      ;
; 1.063  ; estadoSiguiente.incrementar_pc ; in_pc[3] ; control[0]                   ; estadoSiguiente.cambiar_pc ; -0.500       ; 0.304      ; 0.867      ;
; 1.063  ; estadoSiguiente.incrementar_pc ; in_pc[4] ; control[0]                   ; estadoSiguiente.cambiar_pc ; -0.500       ; 0.304      ; 0.867      ;
; 1.070  ; estadoSiguiente.incrementar_pc ; in_pc[0] ; control[0]                   ; estadoSiguiente.cambiar_pc ; -0.500       ; 0.306      ; 0.876      ;
+--------+--------------------------------+----------+------------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'donde_leer[0]'                                                                                                                                                                   ;
+--------+-----------------------------------------------------------------------------------------------------+------------+---------------+---------------+--------------+------------+------------+
; Slack  ; From Node                                                                                           ; To Node    ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------+------------+---------------+---------------+--------------+------------+------------+
; -0.688 ; donde_leer[0]                                                                                       ; in_data[3] ; donde_leer[0] ; donde_leer[0] ; 0.000        ; 1.515      ; 0.968      ;
; -0.687 ; donde_leer[0]                                                                                       ; in_data[4] ; donde_leer[0] ; donde_leer[0] ; 0.000        ; 1.513      ; 0.967      ;
; -0.611 ; donde_leer[0]                                                                                       ; in_data[1] ; donde_leer[0] ; donde_leer[0] ; 0.000        ; 1.496      ; 1.026      ;
; -0.581 ; donde_leer[0]                                                                                       ; in_data[7] ; donde_leer[0] ; donde_leer[0] ; 0.000        ; 1.462      ; 1.022      ;
; -0.581 ; donde_leer[0]                                                                                       ; in_data[5] ; donde_leer[0] ; donde_leer[0] ; 0.000        ; 1.460      ; 1.020      ;
; -0.578 ; donde_leer[0]                                                                                       ; in_data[6] ; donde_leer[0] ; donde_leer[0] ; 0.000        ; 1.460      ; 1.023      ;
; -0.535 ; donde_leer[0]                                                                                       ; in_data[0] ; donde_leer[0] ; donde_leer[0] ; 0.000        ; 1.479      ; 1.085      ;
; -0.529 ; donde_leer[0]                                                                                       ; in_data[2] ; donde_leer[0] ; donde_leer[0] ; 0.000        ; 1.495      ; 1.107      ;
; -0.188 ; donde_leer[0]                                                                                       ; in_data[3] ; donde_leer[0] ; donde_leer[0] ; -0.500       ; 1.515      ; 0.968      ;
; -0.187 ; donde_leer[0]                                                                                       ; in_data[4] ; donde_leer[0] ; donde_leer[0] ; -0.500       ; 1.513      ; 0.967      ;
; -0.111 ; donde_leer[0]                                                                                       ; in_data[1] ; donde_leer[0] ; donde_leer[0] ; -0.500       ; 1.496      ; 1.026      ;
; -0.081 ; donde_leer[0]                                                                                       ; in_data[7] ; donde_leer[0] ; donde_leer[0] ; -0.500       ; 1.462      ; 1.022      ;
; -0.081 ; donde_leer[0]                                                                                       ; in_data[5] ; donde_leer[0] ; donde_leer[0] ; -0.500       ; 1.460      ; 1.020      ;
; -0.078 ; donde_leer[0]                                                                                       ; in_data[6] ; donde_leer[0] ; donde_leer[0] ; -0.500       ; 1.460      ; 1.023      ;
; -0.035 ; donde_leer[0]                                                                                       ; in_data[0] ; donde_leer[0] ; donde_leer[0] ; -0.500       ; 1.479      ; 1.085      ;
; -0.029 ; donde_leer[0]                                                                                       ; in_data[2] ; donde_leer[0] ; donde_leer[0] ; -0.500       ; 1.495      ; 1.107      ;
; 0.757  ; registro8b:r_resultado|data_out[1]~reg0                                                             ; in_data[1] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.056      ; 0.813      ;
; 0.797  ; registro8b:r_resultado|data_out[3]~reg0                                                             ; in_data[3] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.086      ; 0.883      ;
; 0.828  ; registro8b:r_resultado|data_out[2]~reg0                                                             ; in_data[2] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.055      ; 0.883      ;
; 0.875  ; donde_leer[1]                                                                                       ; in_data[3] ; control[0]    ; donde_leer[0] ; 0.000        ; -0.046     ; 0.829      ;
; 0.877  ; donde_leer[1]                                                                                       ; in_data[4] ; control[0]    ; donde_leer[0] ; 0.000        ; -0.048     ; 0.829      ;
; 0.906  ; registro8b:r_resultado|data_out[6]~reg0                                                             ; in_data[6] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.031      ; 0.937      ;
; 0.918  ; registro8b:r_resultado|data_out[7]~reg0                                                             ; in_data[7] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.033      ; 0.951      ;
; 0.920  ; registro8b:r_resultado|data_out[5]~reg0                                                             ; in_data[5] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.031      ; 0.951      ;
; 0.983  ; donde_leer[1]                                                                                       ; in_data[7] ; control[0]    ; donde_leer[0] ; 0.000        ; -0.099     ; 0.884      ;
; 1.043  ; donde_leer[1]                                                                                       ; in_data[0] ; control[0]    ; donde_leer[0] ; 0.000        ; -0.082     ; 0.961      ;
; 1.056  ; donde_leer[1]                                                                                       ; in_data[6] ; control[0]    ; donde_leer[0] ; 0.000        ; -0.101     ; 0.955      ;
; 1.105  ; donde_leer[1]                                                                                       ; in_data[1] ; control[0]    ; donde_leer[0] ; 0.000        ; -0.065     ; 1.040      ;
; 1.108  ; donde_leer[1]                                                                                       ; in_data[2] ; control[0]    ; donde_leer[0] ; 0.000        ; -0.066     ; 1.042      ;
; 1.188  ; registro8b:r_resultado|data_out[4]~reg0                                                             ; in_data[4] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.084      ; 1.272      ;
; 1.202  ; donde_leer[1]                                                                                       ; in_data[5] ; control[0]    ; donde_leer[0] ; 0.000        ; -0.101     ; 1.101      ;
; 1.217  ; registro8b:r_resultado|data_out[0]~reg0                                                             ; in_data[0] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.050      ; 1.267      ;
; 2.727  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[3] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.013      ; 2.740      ;
; 2.727  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[3] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.013      ; 2.740      ;
; 2.727  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[3] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.013      ; 2.740      ;
; 2.727  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[3] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.013      ; 2.740      ;
; 2.727  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[3] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.013      ; 2.740      ;
; 2.727  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[3] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.013      ; 2.740      ;
; 2.822  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[0] ; control[0]    ; donde_leer[0] ; 0.000        ; -0.023     ; 2.799      ;
; 2.822  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[0] ; control[0]    ; donde_leer[0] ; 0.000        ; -0.023     ; 2.799      ;
; 2.822  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[0] ; control[0]    ; donde_leer[0] ; 0.000        ; -0.023     ; 2.799      ;
; 2.822  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[0] ; control[0]    ; donde_leer[0] ; 0.000        ; -0.023     ; 2.799      ;
; 2.822  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[0] ; control[0]    ; donde_leer[0] ; 0.000        ; -0.023     ; 2.799      ;
; 2.822  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[0] ; control[0]    ; donde_leer[0] ; 0.000        ; -0.023     ; 2.799      ;
; 2.923  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[1] ; control[0]    ; donde_leer[0] ; 0.000        ; -0.006     ; 2.917      ;
; 2.923  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[1] ; control[0]    ; donde_leer[0] ; 0.000        ; -0.006     ; 2.917      ;
; 2.923  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[1] ; control[0]    ; donde_leer[0] ; 0.000        ; -0.006     ; 2.917      ;
; 2.923  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[1] ; control[0]    ; donde_leer[0] ; 0.000        ; -0.006     ; 2.917      ;
; 2.923  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[1] ; control[0]    ; donde_leer[0] ; 0.000        ; -0.006     ; 2.917      ;
; 2.923  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[1] ; control[0]    ; donde_leer[0] ; 0.000        ; -0.006     ; 2.917      ;
; 2.956  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[4] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.011      ; 2.967      ;
; 2.956  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[4] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.011      ; 2.967      ;
; 2.956  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[4] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.011      ; 2.967      ;
; 2.956  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[4] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.011      ; 2.967      ;
; 2.956  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[4] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.011      ; 2.967      ;
; 2.956  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[4] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.011      ; 2.967      ;
; 2.967  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[2] ; control[0]    ; donde_leer[0] ; 0.000        ; -0.007     ; 2.960      ;
; 2.967  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[2] ; control[0]    ; donde_leer[0] ; 0.000        ; -0.007     ; 2.960      ;
; 2.967  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[2] ; control[0]    ; donde_leer[0] ; 0.000        ; -0.007     ; 2.960      ;
; 2.967  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[2] ; control[0]    ; donde_leer[0] ; 0.000        ; -0.007     ; 2.960      ;
; 2.967  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[2] ; control[0]    ; donde_leer[0] ; 0.000        ; -0.007     ; 2.960      ;
; 2.967  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[2] ; control[0]    ; donde_leer[0] ; 0.000        ; -0.007     ; 2.960      ;
; 3.046  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[7] ; control[0]    ; donde_leer[0] ; 0.000        ; -0.040     ; 3.006      ;
; 3.046  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[7] ; control[0]    ; donde_leer[0] ; 0.000        ; -0.040     ; 3.006      ;
; 3.046  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[7] ; control[0]    ; donde_leer[0] ; 0.000        ; -0.040     ; 3.006      ;
; 3.046  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[7] ; control[0]    ; donde_leer[0] ; 0.000        ; -0.040     ; 3.006      ;
; 3.046  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[7] ; control[0]    ; donde_leer[0] ; 0.000        ; -0.040     ; 3.006      ;
; 3.046  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[7] ; control[0]    ; donde_leer[0] ; 0.000        ; -0.040     ; 3.006      ;
; 3.070  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[6] ; control[0]    ; donde_leer[0] ; 0.000        ; -0.042     ; 3.028      ;
; 3.070  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[6] ; control[0]    ; donde_leer[0] ; 0.000        ; -0.042     ; 3.028      ;
; 3.070  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[6] ; control[0]    ; donde_leer[0] ; 0.000        ; -0.042     ; 3.028      ;
; 3.070  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[6] ; control[0]    ; donde_leer[0] ; 0.000        ; -0.042     ; 3.028      ;
; 3.070  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[6] ; control[0]    ; donde_leer[0] ; 0.000        ; -0.042     ; 3.028      ;
; 3.070  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[6] ; control[0]    ; donde_leer[0] ; 0.000        ; -0.042     ; 3.028      ;
; 3.072  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[5] ; control[0]    ; donde_leer[0] ; 0.000        ; -0.042     ; 3.030      ;
; 3.072  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[5] ; control[0]    ; donde_leer[0] ; 0.000        ; -0.042     ; 3.030      ;
; 3.072  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[5] ; control[0]    ; donde_leer[0] ; 0.000        ; -0.042     ; 3.030      ;
; 3.072  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[5] ; control[0]    ; donde_leer[0] ; 0.000        ; -0.042     ; 3.030      ;
; 3.072  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[5] ; control[0]    ; donde_leer[0] ; 0.000        ; -0.042     ; 3.030      ;
; 3.072  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[5] ; control[0]    ; donde_leer[0] ; 0.000        ; -0.042     ; 3.030      ;
+--------+-----------------------------------------------------------------------------------------------------+------------+---------------+---------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'estadoSiguiente.escribir_ram'                                                                                                                    ;
+--------+----------------------------------+-----------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node         ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-----------------+------------------------------+------------------------------+--------------+------------+------------+
; -0.135 ; estadoSiguiente.escribir_ram     ; posicion_ram[2] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 0.623      ; 0.629      ;
; -0.132 ; estadoSiguiente.escribir_ram     ; posicion_ram[4] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 0.620      ; 0.629      ;
; -0.129 ; estadoSiguiente.escribir_ram     ; posicion_ram[3] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 0.618      ; 0.630      ;
; -0.129 ; estadoSiguiente.escribir_ram     ; posicion_ram[5] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 0.617      ; 0.629      ;
; 0.036  ; estadoSiguiente.escribir_ram     ; posicion_ram[0] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 0.665      ; 0.842      ;
; 0.045  ; estadoSiguiente.escribir_ram     ; posicion_ram[1] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 0.665      ; 0.851      ;
; 0.365  ; estadoSiguiente.escribir_ram     ; posicion_ram[2] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 0.623      ; 0.629      ;
; 0.368  ; estadoSiguiente.escribir_ram     ; posicion_ram[4] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 0.620      ; 0.629      ;
; 0.371  ; estadoSiguiente.escribir_ram     ; posicion_ram[3] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 0.618      ; 0.630      ;
; 0.371  ; estadoSiguiente.escribir_ram     ; posicion_ram[5] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 0.617      ; 0.629      ;
; 0.536  ; estadoSiguiente.escribir_ram     ; posicion_ram[0] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 0.665      ; 0.842      ;
; 0.545  ; estadoSiguiente.escribir_ram     ; posicion_ram[1] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 0.665      ; 0.851      ;
; 1.761  ; registro8b:r_pc|data_out[0]~reg0 ; posicion_ram[0] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; -0.775     ; 0.486      ;
; 1.766  ; registro8b:r_pc|data_out[1]~reg0 ; posicion_ram[1] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; -0.775     ; 0.491      ;
; 1.801  ; registro8b:r_pc|data_out[2]~reg0 ; posicion_ram[2] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; -0.813     ; 0.488      ;
; 1.810  ; registro8b:r_pc|data_out[3]~reg0 ; posicion_ram[3] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; -0.818     ; 0.492      ;
; 1.810  ; registro8b:r_pc|data_out[4]~reg0 ; posicion_ram[4] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; -0.816     ; 0.494      ;
; 1.811  ; registro8b:r_pc|data_out[5]~reg0 ; posicion_ram[5] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; -0.819     ; 0.492      ;
; 1.998  ; estadoSiguiente.activar_leer_ram ; posicion_ram[0] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; -0.770     ; 0.728      ;
; 2.001  ; estadoSiguiente.activar_leer_ram ; posicion_ram[1] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; -0.770     ; 0.731      ;
; 2.054  ; estadoSiguiente.activar_leer_ram ; posicion_ram[2] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; -0.812     ; 0.742      ;
; 2.065  ; estadoSiguiente.activar_leer_ram ; posicion_ram[4] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; -0.815     ; 0.750      ;
; 2.066  ; estadoSiguiente.activar_leer_ram ; posicion_ram[5] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; -0.818     ; 0.748      ;
; 2.067  ; estadoSiguiente.activar_leer_ram ; posicion_ram[3] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; -0.817     ; 0.750      ;
; 2.170  ; estadoSiguiente.leer_ram         ; posicion_ram[0] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; -0.786     ; 0.884      ;
; 2.175  ; estadoSiguiente.leer_ram         ; posicion_ram[1] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; -0.786     ; 0.889      ;
; 2.209  ; estadoSiguiente.leer_ram         ; posicion_ram[2] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; -0.828     ; 0.881      ;
; 2.216  ; estadoSiguiente.leer_ram         ; posicion_ram[3] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; -0.833     ; 0.883      ;
; 2.217  ; estadoSiguiente.leer_ram         ; posicion_ram[4] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; -0.831     ; 0.886      ;
; 2.218  ; estadoSiguiente.leer_ram         ; posicion_ram[5] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; -0.834     ; 0.884      ;
+--------+----------------------------------+-----------------+------------------------------+------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'estadoSiguiente.mostrar_salida'                                                                                                          ;
+-------+-----------------------------------------+-----------------+--------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node         ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------+--------------+--------------------------------+--------------+------------+------------+
; 0.788 ; registro8b:r_status|data_out[1]~reg0    ; salida[1]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 0.202      ; 0.490      ;
; 0.793 ; registro8b:r_status|data_out[2]~reg0    ; salida[2]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 0.199      ; 0.492      ;
; 0.881 ; registro8b:r_resultado|data_out[5]~reg0 ; salida[5]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 0.163      ; 0.544      ;
; 0.926 ; mostrar                                 ; salida[5]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 0.163      ; 0.589      ;
; 0.934 ; registro8b:r_resultado|data_out[1]~reg0 ; salida[1]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 0.202      ; 0.636      ;
; 0.949 ; registro8b:r_resultado|data_out[0]~reg0 ; salida[0]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 0.162      ; 0.611      ;
; 0.950 ; registro8b:r_resultado|data_out[3]~reg0 ; salida[3]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 0.163      ; 0.613      ;
; 0.952 ; registro8b:r_resultado|data_out[2]~reg0 ; salida[2]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 0.199      ; 0.651      ;
; 0.954 ; registro8b:r_resultado|data_out[6]~reg0 ; salida[6]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 0.162      ; 0.616      ;
; 0.995 ; mostrar                                 ; salida[0]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 0.162      ; 0.657      ;
; 0.996 ; mostrar                                 ; salida[4]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 0.163      ; 0.659      ;
; 0.998 ; mostrar                                 ; salida[3]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 0.163      ; 0.661      ;
; 1.003 ; mostrar                                 ; salida[6]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 0.162      ; 0.665      ;
; 1.025 ; mostrar                                 ; salida[1]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 0.213      ; 0.738      ;
; 1.029 ; mostrar                                 ; salida[2]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 0.210      ; 0.739      ;
; 1.039 ; mostrar                                 ; salida[7]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 0.133      ; 0.672      ;
; 1.102 ; registro8b:r_resultado|data_out[7]~reg0 ; salida[7]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 0.133      ; 0.735      ;
; 1.137 ; registro8b:r_resultado|data_out[4]~reg0 ; salida[4]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 0.163      ; 0.800      ;
+-------+-----------------------------------------+-----------------+--------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'estadoSiguiente.escribir_status'                                                                                    ;
+-------+----------------------+--------------+--------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node            ; To Node      ; Launch Clock ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+--------------+--------------+---------------------------------+--------------+------------+------------+
; 1.696 ; alu:modulo_alu|ov    ; in_status[1] ; control[0]   ; estadoSiguiente.escribir_status ; -0.500       ; -0.845     ; 0.351      ;
; 1.824 ; alu:modulo_alu|carry ; in_status[2] ; control[0]   ; estadoSiguiente.escribir_status ; -0.500       ; -0.978     ; 0.346      ;
+-------+----------------------+--------------+--------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'estadoSiguiente.mostrar_salida'                                                                                                          ;
+--------+--------------------------------+-------------+------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node     ; Launch Clock                 ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-------------+------------------------------+--------------------------------+--------------+------------+------------+
; -2.022 ; estadoSiguiente.activar_esc_ri ; Selector2~2 ; control[0]                   ; estadoSiguiente.mostrar_salida ; 0.500        ; -0.995     ; 0.670      ;
; -0.597 ; estadoSiguiente.escribir_op1   ; Selector2~2 ; estadoSiguiente.escribir_op1 ; estadoSiguiente.mostrar_salida ; 0.500        ; 0.439      ; 0.820      ;
; -0.544 ; estadoSiguiente.escribir_op2   ; Selector2~2 ; estadoSiguiente.escribir_op2 ; estadoSiguiente.mostrar_salida ; 0.500        ; 0.439      ; 0.767      ;
; -0.355 ; estadoSiguiente.espera         ; Selector2~2 ; estadoSiguiente.espera       ; estadoSiguiente.mostrar_salida ; 0.500        ; 0.439      ; 0.578      ;
; -0.097 ; estadoSiguiente.escribir_op1   ; Selector2~2 ; estadoSiguiente.escribir_op1 ; estadoSiguiente.mostrar_salida ; 1.000        ; 0.439      ; 0.820      ;
; -0.044 ; estadoSiguiente.escribir_op2   ; Selector2~2 ; estadoSiguiente.escribir_op2 ; estadoSiguiente.mostrar_salida ; 1.000        ; 0.439      ; 0.767      ;
; 0.145  ; estadoSiguiente.espera         ; Selector2~2 ; estadoSiguiente.espera       ; estadoSiguiente.mostrar_salida ; 1.000        ; 0.439      ; 0.578      ;
+--------+--------------------------------+-------------+------------------------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'estadoSiguiente.espera'                                                                                                                 ;
+--------+-----------------------------------+-------------+----------------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node     ; Launch Clock                     ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-------------+----------------------------------+------------------------+--------------+------------+------------+
; -2.021 ; estadoSiguiente.activar_leer_data ; Selector9~1 ; control[0]                       ; estadoSiguiente.espera ; 0.500        ; -1.064     ; 0.481      ;
; -0.324 ; estadoSiguiente.activar_esc_data  ; Selector9~1 ; estadoSiguiente.activar_esc_data ; estadoSiguiente.espera ; 0.500        ; 0.371      ; 0.360      ;
; 0.176  ; estadoSiguiente.activar_esc_data  ; Selector9~1 ; estadoSiguiente.activar_esc_data ; estadoSiguiente.espera ; 1.000        ; 0.371      ; 0.360      ;
+--------+-----------------------------------+-------------+----------------------------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'estadoSiguiente.activar_leer_ri'                                                                                                          ;
+--------+--------------------------------+-------------+------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node     ; Launch Clock                 ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-------------+------------------------------+---------------------------------+--------------+------------+------------+
; -1.878 ; estadoSiguiente.activar_esc_ri ; Selector2~2 ; control[0]                   ; estadoSiguiente.activar_leer_ri ; 0.500        ; -0.851     ; 0.670      ;
; -0.453 ; estadoSiguiente.escribir_op1   ; Selector2~2 ; estadoSiguiente.escribir_op1 ; estadoSiguiente.activar_leer_ri ; 0.500        ; 0.583      ; 0.820      ;
; -0.400 ; estadoSiguiente.escribir_op2   ; Selector2~2 ; estadoSiguiente.escribir_op2 ; estadoSiguiente.activar_leer_ri ; 0.500        ; 0.583      ; 0.767      ;
; -0.211 ; estadoSiguiente.espera         ; Selector2~2 ; estadoSiguiente.espera       ; estadoSiguiente.activar_leer_ri ; 0.500        ; 0.583      ; 0.578      ;
; 0.047  ; estadoSiguiente.escribir_op1   ; Selector2~2 ; estadoSiguiente.escribir_op1 ; estadoSiguiente.activar_leer_ri ; 1.000        ; 0.583      ; 0.820      ;
; 0.100  ; estadoSiguiente.escribir_op2   ; Selector2~2 ; estadoSiguiente.escribir_op2 ; estadoSiguiente.activar_leer_ri ; 1.000        ; 0.583      ; 0.767      ;
; 0.289  ; estadoSiguiente.espera         ; Selector2~2 ; estadoSiguiente.espera       ; estadoSiguiente.activar_leer_ri ; 1.000        ; 0.583      ; 0.578      ;
+--------+--------------------------------+-------------+------------------------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'estadoSiguiente.activar_leer_pc'                                                                                                        ;
+--------+--------------------------------+-------------+----------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node     ; Launch Clock               ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-------------+----------------------------+---------------------------------+--------------+------------+------------+
; -1.758 ; estadoSiguiente.activar_esc_pc ; Selector5~1 ; control[0]                 ; estadoSiguiente.activar_leer_pc ; 0.500        ; -1.085     ; 0.779      ;
; -1.652 ; estadoSiguiente.incrementar_pc ; Selector5~1 ; control[0]                 ; estadoSiguiente.activar_leer_pc ; 0.500        ; -1.104     ; 0.654      ;
; -1.508 ; estadoSiguiente.reset_pc       ; Selector5~1 ; control[0]                 ; estadoSiguiente.activar_leer_pc ; 0.500        ; -1.100     ; 0.514      ;
; -0.066 ; estadoSiguiente.cambiar_pc     ; Selector5~1 ; estadoSiguiente.cambiar_pc ; estadoSiguiente.activar_leer_pc ; 0.500        ; 0.351      ; 0.664      ;
; 0.027  ; estadoSiguiente.espera         ; Selector5~1 ; estadoSiguiente.espera     ; estadoSiguiente.activar_leer_pc ; 0.500        ; 0.351      ; 0.571      ;
; 0.434  ; estadoSiguiente.cambiar_pc     ; Selector5~1 ; estadoSiguiente.cambiar_pc ; estadoSiguiente.activar_leer_pc ; 1.000        ; 0.351      ; 0.664      ;
; 0.527  ; estadoSiguiente.espera         ; Selector5~1 ; estadoSiguiente.espera     ; estadoSiguiente.activar_leer_pc ; 1.000        ; 0.351      ; 0.571      ;
+--------+--------------------------------+-------------+----------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'estadoSiguiente.activar_esc_data'                                                                                                            ;
+--------+---------------------------------------+--------------+------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node      ; Launch Clock           ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+--------------+------------------------+----------------------------------+--------------+------------+------------+
; -1.478 ; estadoSiguiente.activar_esc_resultado ; Selector11~2 ; control[0]             ; estadoSiguiente.activar_esc_data ; 0.500        ; -0.780     ; 0.693      ;
; -1.418 ; estadoSiguiente.escribir_resultado    ; Selector11~2 ; control[0]             ; estadoSiguiente.activar_esc_data ; 0.500        ; -0.780     ; 0.633      ;
; 0.210  ; estadoSiguiente.espera                ; Selector11~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_esc_data ; 0.500        ; 0.653      ; 0.579      ;
; 0.710  ; estadoSiguiente.espera                ; Selector11~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_esc_data ; 1.000        ; 0.653      ; 0.579      ;
+--------+---------------------------------------+--------------+------------------------+----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'estadoSiguiente.activar_carga_alu'                                                                                                      ;
+--------+---------------------------------+--------------+------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node      ; Launch Clock           ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+--------------+------------------------+-----------------------------------+--------------+------------+------------+
; -1.360 ; estadoSiguiente.activar_esc_op2 ; Selector15~2 ; control[0]             ; estadoSiguiente.activar_carga_alu ; 0.500        ; -1.029     ; 0.480      ;
; -1.331 ; estadoSiguiente.activar_esc_op1 ; Selector13~2 ; control[0]             ; estadoSiguiente.activar_carga_alu ; 0.500        ; -0.906     ; 0.480      ;
; 0.009  ; estadoSiguiente.espera          ; Selector15~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_carga_alu ; 0.500        ; 0.386      ; 0.667      ;
; 0.036  ; estadoSiguiente.espera          ; Selector13~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_carga_alu ; 0.500        ; 0.509      ; 0.669      ;
; 0.509  ; estadoSiguiente.espera          ; Selector15~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_carga_alu ; 1.000        ; 0.386      ; 0.667      ;
; 0.536  ; estadoSiguiente.espera          ; Selector13~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_carga_alu ; 1.000        ; 0.509      ; 0.669      ;
+--------+---------------------------------+--------------+------------------------+-----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'estadoSiguiente.activar_esc_data'                                                                                                             ;
+--------+---------------------------------------+--------------+------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node      ; Launch Clock           ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+--------------+------------------------+----------------------------------+--------------+------------+------------+
; -0.215 ; estadoSiguiente.espera                ; Selector11~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_esc_data ; 0.000        ; 0.653      ; 0.579      ;
; 0.285  ; estadoSiguiente.espera                ; Selector11~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_esc_data ; -0.500       ; 0.653      ; 0.579      ;
; 1.913  ; estadoSiguiente.escribir_resultado    ; Selector11~2 ; control[0]             ; estadoSiguiente.activar_esc_data ; -0.500       ; -0.780     ; 0.633      ;
; 1.973  ; estadoSiguiente.activar_esc_resultado ; Selector11~2 ; control[0]             ; estadoSiguiente.activar_esc_data ; -0.500       ; -0.780     ; 0.693      ;
+--------+---------------------------------------+--------------+------------------------+----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'estadoSiguiente.espera'                                                                                                                  ;
+--------+-----------------------------------+-------------+----------------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node     ; Launch Clock                     ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-------------+----------------------------------+------------------------+--------------+------------+------------+
; -0.152 ; estadoSiguiente.activar_esc_data  ; Selector9~1 ; estadoSiguiente.activar_esc_data ; estadoSiguiente.espera ; 0.000        ; 0.371      ; 0.360      ;
; 0.348  ; estadoSiguiente.activar_esc_data  ; Selector9~1 ; estadoSiguiente.activar_esc_data ; estadoSiguiente.espera ; -0.500       ; 0.371      ; 0.360      ;
; 2.045  ; estadoSiguiente.activar_leer_data ; Selector9~1 ; control[0]                       ; estadoSiguiente.espera ; -0.500       ; -1.064     ; 0.481      ;
+--------+-----------------------------------+-------------+----------------------------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'estadoSiguiente.activar_leer_ri'                                                                                                           ;
+--------+--------------------------------+-------------+------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node     ; Launch Clock                 ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-------------+------------------------------+---------------------------------+--------------+------------+------------+
; -0.146 ; estadoSiguiente.espera         ; Selector2~2 ; estadoSiguiente.espera       ; estadoSiguiente.activar_leer_ri ; 0.000        ; 0.583      ; 0.578      ;
; 0.043  ; estadoSiguiente.escribir_op2   ; Selector2~2 ; estadoSiguiente.escribir_op2 ; estadoSiguiente.activar_leer_ri ; 0.000        ; 0.583      ; 0.767      ;
; 0.096  ; estadoSiguiente.escribir_op1   ; Selector2~2 ; estadoSiguiente.escribir_op1 ; estadoSiguiente.activar_leer_ri ; 0.000        ; 0.583      ; 0.820      ;
; 0.354  ; estadoSiguiente.espera         ; Selector2~2 ; estadoSiguiente.espera       ; estadoSiguiente.activar_leer_ri ; -0.500       ; 0.583      ; 0.578      ;
; 0.543  ; estadoSiguiente.escribir_op2   ; Selector2~2 ; estadoSiguiente.escribir_op2 ; estadoSiguiente.activar_leer_ri ; -0.500       ; 0.583      ; 0.767      ;
; 0.596  ; estadoSiguiente.escribir_op1   ; Selector2~2 ; estadoSiguiente.escribir_op1 ; estadoSiguiente.activar_leer_ri ; -0.500       ; 0.583      ; 0.820      ;
; 2.021  ; estadoSiguiente.activar_esc_ri ; Selector2~2 ; control[0]                   ; estadoSiguiente.activar_leer_ri ; -0.500       ; -0.851     ; 0.670      ;
+--------+--------------------------------+-------------+------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'estadoSiguiente.mostrar_salida'                                                                                                           ;
+--------+--------------------------------+-------------+------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node     ; Launch Clock                 ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-------------+------------------------------+--------------------------------+--------------+------------+------------+
; -0.002 ; estadoSiguiente.espera         ; Selector2~2 ; estadoSiguiente.espera       ; estadoSiguiente.mostrar_salida ; 0.000        ; 0.439      ; 0.578      ;
; 0.187  ; estadoSiguiente.escribir_op2   ; Selector2~2 ; estadoSiguiente.escribir_op2 ; estadoSiguiente.mostrar_salida ; 0.000        ; 0.439      ; 0.767      ;
; 0.240  ; estadoSiguiente.escribir_op1   ; Selector2~2 ; estadoSiguiente.escribir_op1 ; estadoSiguiente.mostrar_salida ; 0.000        ; 0.439      ; 0.820      ;
; 0.498  ; estadoSiguiente.espera         ; Selector2~2 ; estadoSiguiente.espera       ; estadoSiguiente.mostrar_salida ; -0.500       ; 0.439      ; 0.578      ;
; 0.687  ; estadoSiguiente.escribir_op2   ; Selector2~2 ; estadoSiguiente.escribir_op2 ; estadoSiguiente.mostrar_salida ; -0.500       ; 0.439      ; 0.767      ;
; 0.740  ; estadoSiguiente.escribir_op1   ; Selector2~2 ; estadoSiguiente.escribir_op1 ; estadoSiguiente.mostrar_salida ; -0.500       ; 0.439      ; 0.820      ;
; 2.165  ; estadoSiguiente.activar_esc_ri ; Selector2~2 ; control[0]                   ; estadoSiguiente.mostrar_salida ; -0.500       ; -0.995     ; 0.670      ;
+--------+--------------------------------+-------------+------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'estadoSiguiente.activar_carga_alu'                                                                                                      ;
+-------+---------------------------------+--------------+------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node      ; Launch Clock           ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+--------------+------------------------+-----------------------------------+--------------+------------+------------+
; 0.019 ; estadoSiguiente.espera          ; Selector13~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_carga_alu ; 0.000        ; 0.509      ; 0.669      ;
; 0.140 ; estadoSiguiente.espera          ; Selector15~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_carga_alu ; 0.000        ; 0.386      ; 0.667      ;
; 0.519 ; estadoSiguiente.espera          ; Selector13~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_carga_alu ; -0.500       ; 0.509      ; 0.669      ;
; 0.640 ; estadoSiguiente.espera          ; Selector15~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_carga_alu ; -0.500       ; 0.386      ; 0.667      ;
; 1.886 ; estadoSiguiente.activar_esc_op1 ; Selector13~2 ; control[0]             ; estadoSiguiente.activar_carga_alu ; -0.500       ; -0.906     ; 0.480      ;
; 2.009 ; estadoSiguiente.activar_esc_op2 ; Selector15~2 ; control[0]             ; estadoSiguiente.activar_carga_alu ; -0.500       ; -1.029     ; 0.480      ;
+-------+---------------------------------+--------------+------------------------+-----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'estadoSiguiente.activar_leer_pc'                                                                                                        ;
+-------+--------------------------------+-------------+----------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node     ; Launch Clock               ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+-------------+----------------------------+---------------------------------+--------------+------------+------------+
; 0.079 ; estadoSiguiente.espera         ; Selector5~1 ; estadoSiguiente.espera     ; estadoSiguiente.activar_leer_pc ; 0.000        ; 0.351      ; 0.571      ;
; 0.172 ; estadoSiguiente.cambiar_pc     ; Selector5~1 ; estadoSiguiente.cambiar_pc ; estadoSiguiente.activar_leer_pc ; 0.000        ; 0.351      ; 0.664      ;
; 0.579 ; estadoSiguiente.espera         ; Selector5~1 ; estadoSiguiente.espera     ; estadoSiguiente.activar_leer_pc ; -0.500       ; 0.351      ; 0.571      ;
; 0.672 ; estadoSiguiente.cambiar_pc     ; Selector5~1 ; estadoSiguiente.cambiar_pc ; estadoSiguiente.activar_leer_pc ; -0.500       ; 0.351      ; 0.664      ;
; 2.114 ; estadoSiguiente.reset_pc       ; Selector5~1 ; control[0]                 ; estadoSiguiente.activar_leer_pc ; -0.500       ; -1.100     ; 0.514      ;
; 2.258 ; estadoSiguiente.incrementar_pc ; Selector5~1 ; control[0]                 ; estadoSiguiente.activar_leer_pc ; -0.500       ; -1.104     ; 0.654      ;
; 2.364 ; estadoSiguiente.activar_esc_pc ; Selector5~1 ; control[0]                 ; estadoSiguiente.activar_leer_pc ; -0.500       ; -1.085     ; 0.779      ;
+-------+--------------------------------+-------------+----------------------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'control[0]'                                                                                                                                              ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                                                                              ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; control[0] ; Rise       ; control[0]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|carry                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|carry                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|ov                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|ov                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|resultado[0]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|resultado[0]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|resultado[1]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|resultado[1]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|resultado[2]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|resultado[2]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|resultado[3]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|resultado[3]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|resultado[4]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|resultado[4]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|resultado[5]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|resultado[5]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|resultado[6]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|resultado[6]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|resultado[7]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|resultado[7]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; cambio_a_pc[0]                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; cambio_a_pc[0]                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; cambio_a_pc[1]                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; cambio_a_pc[1]                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; cambio_a_pc[2]                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; cambio_a_pc[2]                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; cambio_a_pc[3]                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; cambio_a_pc[3]                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; cambio_a_pc[4]                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; cambio_a_pc[4]                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; cambio_a_pc[5]                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; cambio_a_pc[5]                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; codigo_operacion_alu[0]                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; codigo_operacion_alu[0]                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; codigo_operacion_alu[1]                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; codigo_operacion_alu[1]                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; codigo_operacion_alu[2]                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; codigo_operacion_alu[2]                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; donde_leer[0]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; donde_leer[0]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; donde_leer[1]                                                                                       ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'donde_leer[0]'                                                                      ;
+-------+--------------+----------------+------------------+---------------+------------+------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock         ; Clock Edge ; Target                       ;
+-------+--------------+----------------+------------------+---------------+------------+------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Rise       ; donde_leer[0]|regout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Rise       ; donde_leer[0]|regout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Rise       ; in_data[0]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Rise       ; in_data[0]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Fall       ; in_data[0]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Fall       ; in_data[0]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Rise       ; in_data[1]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Rise       ; in_data[1]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Fall       ; in_data[1]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Fall       ; in_data[1]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Rise       ; in_data[2]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Rise       ; in_data[2]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Fall       ; in_data[2]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Fall       ; in_data[2]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Rise       ; in_data[3]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Rise       ; in_data[3]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Fall       ; in_data[3]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Fall       ; in_data[3]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Rise       ; in_data[4]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Rise       ; in_data[4]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Fall       ; in_data[4]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Fall       ; in_data[4]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Rise       ; in_data[5]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Rise       ; in_data[5]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Fall       ; in_data[5]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Fall       ; in_data[5]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Rise       ; in_data[6]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Rise       ; in_data[6]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Fall       ; in_data[6]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Fall       ; in_data[6]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Rise       ; in_data[7]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Rise       ; in_data[7]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Fall       ; in_data[7]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Fall       ; in_data[7]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Fall       ; in_data[7]~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Fall       ; in_data[7]~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Fall       ; in_data[7]~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Fall       ; in_data[7]~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Fall       ; in_data[7]~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Fall       ; in_data[7]~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Rise       ; in_data[7]~0|datab           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Rise       ; in_data[7]~0|datab           ;
+-------+--------------+----------------+------------------+---------------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'estadoSiguiente.activar_carga_alu'                                                                                  ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                   ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector13~1|combout                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector13~1|combout                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_carga_alu ; Rise       ; Selector13~1|datab                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_carga_alu ; Rise       ; Selector13~1|datab                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector13~2                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector13~2                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector13~2|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector13~2|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector15~1|combout                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector15~1|combout                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_carga_alu ; Rise       ; Selector15~1|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_carga_alu ; Rise       ; Selector15~1|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector15~2                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector15~2                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector15~2|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector15~2|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_carga_alu ; Rise       ; estadoSiguiente.activar_carga_alu|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_carga_alu ; Rise       ; estadoSiguiente.activar_carga_alu|regout ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'estadoSiguiente.activar_esc_data'                                                                                 ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                  ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-----------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_esc_data ; Fall       ; Selector11~1|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_esc_data ; Fall       ; Selector11~1|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_esc_data ; Rise       ; Selector11~1|datab                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_esc_data ; Rise       ; Selector11~1|datab                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_esc_data ; Fall       ; Selector11~2                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_esc_data ; Fall       ; Selector11~2                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_esc_data ; Fall       ; Selector11~2|datac                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_esc_data ; Fall       ; Selector11~2|datac                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_esc_data ; Rise       ; estadoSiguiente.activar_esc_data|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_esc_data ; Rise       ; estadoSiguiente.activar_esc_data|regout ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'estadoSiguiente.activar_leer_pc'                                                                                ;
+-------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                 ;
+-------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_pc ; Fall       ; Selector5~1                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_pc ; Fall       ; Selector5~1                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_pc ; Rise       ; Selector5~1|datac                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_pc ; Rise       ; Selector5~1|datac                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_pc ; Rise       ; estadoSiguiente.activar_leer_pc|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_pc ; Rise       ; estadoSiguiente.activar_leer_pc|regout ;
+-------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'estadoSiguiente.activar_leer_ri'                                                                                ;
+-------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                 ;
+-------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_ri ; Fall       ; Selector2~1|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_ri ; Fall       ; Selector2~1|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_ri ; Rise       ; Selector2~1|datac                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_ri ; Rise       ; Selector2~1|datac                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_ri ; Fall       ; Selector2~2                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_ri ; Fall       ; Selector2~2                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_ri ; Fall       ; Selector2~2|datac                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_ri ; Fall       ; Selector2~2|datac                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_ri ; Rise       ; estadoSiguiente.activar_leer_ri|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_ri ; Rise       ; estadoSiguiente.activar_leer_ri|regout ;
+-------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'estadoSiguiente.cambiar_pc'                                                                           ;
+-------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                            ;
+-------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cambiar_pc ; Fall       ; WideOr38~0clkctrl|inclk[0]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cambiar_pc ; Fall       ; WideOr38~0clkctrl|inclk[0]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cambiar_pc ; Fall       ; WideOr38~0clkctrl|outclk          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cambiar_pc ; Fall       ; WideOr38~0clkctrl|outclk          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cambiar_pc ; Fall       ; WideOr38~0|combout                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cambiar_pc ; Fall       ; WideOr38~0|combout                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cambiar_pc ; Rise       ; WideOr38~0|datac                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cambiar_pc ; Rise       ; WideOr38~0|datac                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cambiar_pc ; Rise       ; estadoSiguiente.cambiar_pc|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cambiar_pc ; Rise       ; estadoSiguiente.cambiar_pc|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cambiar_pc ; Fall       ; in_pc[0]                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cambiar_pc ; Fall       ; in_pc[0]                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cambiar_pc ; Fall       ; in_pc[0]|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cambiar_pc ; Fall       ; in_pc[0]|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cambiar_pc ; Fall       ; in_pc[1]                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cambiar_pc ; Fall       ; in_pc[1]                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cambiar_pc ; Fall       ; in_pc[1]|datab                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cambiar_pc ; Fall       ; in_pc[1]|datab                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cambiar_pc ; Fall       ; in_pc[2]                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cambiar_pc ; Fall       ; in_pc[2]                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cambiar_pc ; Fall       ; in_pc[2]|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cambiar_pc ; Fall       ; in_pc[2]|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cambiar_pc ; Fall       ; in_pc[3]                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cambiar_pc ; Fall       ; in_pc[3]                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cambiar_pc ; Fall       ; in_pc[3]|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cambiar_pc ; Fall       ; in_pc[3]|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cambiar_pc ; Fall       ; in_pc[4]                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cambiar_pc ; Fall       ; in_pc[4]                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cambiar_pc ; Fall       ; in_pc[4]|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cambiar_pc ; Fall       ; in_pc[4]|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cambiar_pc ; Fall       ; in_pc[5]                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cambiar_pc ; Fall       ; in_pc[5]                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cambiar_pc ; Fall       ; in_pc[5]|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cambiar_pc ; Fall       ; in_pc[5]|datac                    ;
+-------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'estadoSiguiente.escribir_op1'                                                                                       ;
+-------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                                        ;
+-------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr42~0clkctrl|inclk[0]                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr42~0clkctrl|inclk[0]                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr42~0clkctrl|outclk                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr42~0clkctrl|outclk                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr42~0|combout                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr42~0|combout                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr42~0|datad                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr42~0|datad                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; estadoSiguiente.escribir_op1|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; estadoSiguiente.escribir_op1|regout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; estadoSiguiente.escribir_op1~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; estadoSiguiente.escribir_op1~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; estadoSiguiente.escribir_op1~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; estadoSiguiente.escribir_op1~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[0]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[0]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[0]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[0]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[1]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[1]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[1]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[1]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[2]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[2]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[2]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[2]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[3]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[3]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[3]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[3]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[4]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[4]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[4]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[4]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[5]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[5]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[5]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[5]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[6]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[6]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[6]|datab                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[6]|datab                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[7]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[7]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[7]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[7]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[0]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[0]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[0]|datab                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[0]|datab                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[1]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[1]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[1]|datab                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[1]|datab                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[2]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[2]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[2]|datab                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[2]|datab                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[3]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[3]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[3]|datab                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[3]|datab                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[4]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[4]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[4]|datab                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[4]|datab                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[5]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[5]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[5]|datab                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[5]|datab                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[6]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[6]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[6]|datab                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[6]|datab                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[7]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[7]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[7]|datab                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[7]|datab                                ;
+-------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'estadoSiguiente.escribir_op2'                                                                                       ;
+-------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                                        ;
+-------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; WideOr42~0clkctrl|inclk[0]                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; WideOr42~0clkctrl|inclk[0]                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; WideOr42~0clkctrl|outclk                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; WideOr42~0clkctrl|outclk                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; WideOr42~0|combout                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; WideOr42~0|combout                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; WideOr42~0|dataa                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; WideOr42~0|dataa                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; estadoSiguiente.escribir_op2|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; estadoSiguiente.escribir_op2|regout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; estadoSiguiente.escribir_op2~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; estadoSiguiente.escribir_op2~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; estadoSiguiente.escribir_op2~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; estadoSiguiente.escribir_op2~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[0]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[0]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[0]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[0]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[1]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[1]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[1]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[1]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[2]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[2]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[2]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[2]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[3]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[3]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[3]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[3]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[4]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[4]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[4]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[4]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[5]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[5]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[5]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[5]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[6]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[6]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[6]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[6]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[7]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[7]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[7]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[7]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[0]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[0]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[0]|datab                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[0]|datab                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[1]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[1]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[1]|datab                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[1]|datab                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[2]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[2]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[2]|datab                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[2]|datab                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[3]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[3]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[3]|datab                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[3]|datab                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[4]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[4]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[4]|datab                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[4]|datab                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[5]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[5]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[5]|datab                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[5]|datab                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[6]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[6]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[6]|datab                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[6]|datab                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[7]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[7]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[7]|datab                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[7]|datab                                ;
+-------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'estadoSiguiente.escribir_ram'                                                                             ;
+-------+--------------+----------------+------------------+------------------------------+------------+-------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                              ;
+-------+--------------+----------------+------------------+------------------------------+------------+-------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr39~0|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr39~0|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr39~0|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr39~0|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr41~0clkctrl|inclk[0]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr41~0clkctrl|inclk[0]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr41~0clkctrl|outclk            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr41~0clkctrl|outclk            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr41~0|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr41~0|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr41~0|datab                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr41~0|datab                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; estadoSiguiente.escribir_ram|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; estadoSiguiente.escribir_ram|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[0]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[0]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[0]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[0]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[1]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[1]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[1]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[1]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[2]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[2]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[2]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[2]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[3]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[3]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[3]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[3]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[4]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[4]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[4]|datac                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[4]|datac                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[5]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[5]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[5]|datac                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[5]|datac                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[6]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[6]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[6]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[6]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[7]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[7]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[7]|datac                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[7]|datac                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[0]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[0]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[0]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[0]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[1]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[1]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[1]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[1]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[2]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[2]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[2]|datab               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[2]|datab               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[3]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[3]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[3]|datab               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[3]|datab               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[4]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[4]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[4]|datab               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[4]|datab               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[5]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[5]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[5]|datab               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[5]|datab               ;
+-------+--------------+----------------+------------------+------------------------------+------------+-------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'estadoSiguiente.escribir_status'                                                                                ;
+-------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                 ;
+-------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_status ; Rise       ; estadoSiguiente.escribir_status|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_status ; Rise       ; estadoSiguiente.escribir_status|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_status ; Fall       ; in_status[1]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_status ; Fall       ; in_status[1]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_status ; Rise       ; in_status[1]|dataa                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_status ; Rise       ; in_status[1]|dataa                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_status ; Fall       ; in_status[2]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_status ; Fall       ; in_status[2]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_status ; Rise       ; in_status[2]|datac                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_status ; Rise       ; in_status[2]|datac                     ;
+-------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'estadoSiguiente.espera'                                                                       ;
+-------+--------------+----------------+------------------+------------------------+------------+-------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                        ;
+-------+--------------+----------------+------------------+------------------------+------------+-------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Fall       ; Selector9~1                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Fall       ; Selector9~1                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Rise       ; Selector9~1|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Rise       ; Selector9~1|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Rise       ; estadoSiguiente.espera|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Rise       ; estadoSiguiente.espera|regout ;
+-------+--------------+----------------+------------------+------------------------+------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'estadoSiguiente.mostrar_salida'                                                                                         ;
+-------+--------------+----------------+------------------+--------------------------------+------------+-------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                          ;
+-------+--------------+----------------+------------------+--------------------------------+------------+-------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Fall       ; Selector2~1|combout                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Fall       ; Selector2~1|combout                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Rise       ; Selector2~1|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Rise       ; Selector2~1|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Fall       ; Selector2~2                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Fall       ; Selector2~2                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Fall       ; Selector2~2|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Fall       ; Selector2~2|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Rise       ; estadoSiguiente.mostrar_salida|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Rise       ; estadoSiguiente.mostrar_salida|regout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Rise       ; estadoSiguiente.mostrar_salida~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Rise       ; estadoSiguiente.mostrar_salida~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Rise       ; estadoSiguiente.mostrar_salida~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Rise       ; estadoSiguiente.mostrar_salida~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Fall       ; salida[0]$latch                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Fall       ; salida[0]$latch                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Rise       ; salida[0]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Rise       ; salida[0]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Fall       ; salida[1]$latch                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Fall       ; salida[1]$latch                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Rise       ; salida[1]$latch|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Rise       ; salida[1]$latch|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Fall       ; salida[2]$latch                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Fall       ; salida[2]$latch                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Rise       ; salida[2]$latch|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Rise       ; salida[2]$latch|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Fall       ; salida[3]$latch                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Fall       ; salida[3]$latch                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Rise       ; salida[3]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Rise       ; salida[3]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Fall       ; salida[4]$latch                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Fall       ; salida[4]$latch                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Rise       ; salida[4]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Rise       ; salida[4]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Fall       ; salida[5]$latch                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Fall       ; salida[5]$latch                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Rise       ; salida[5]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Rise       ; salida[5]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Fall       ; salida[6]$latch                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Fall       ; salida[6]$latch                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Rise       ; salida[6]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Rise       ; salida[6]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Fall       ; salida[7]$latch                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Fall       ; salida[7]$latch                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Rise       ; salida[7]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Rise       ; salida[7]$latch|datad                           ;
+-------+--------------+----------------+------------------+--------------------------------+------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                              ;
+-------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port   ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-------------+------------------------------+--------+--------+------------+------------------------------+
; control[*]  ; control[0]                   ; 3.226  ; 3.226  ; Rise       ; control[0]                   ;
;  control[1] ; control[0]                   ; 2.048  ; 2.048  ; Rise       ; control[0]                   ;
;  control[2] ; control[0]                   ; 3.226  ; 3.226  ; Rise       ; control[0]                   ;
; data_in[*]  ; donde_leer[0]                ; 2.789  ; 2.789  ; Rise       ; donde_leer[0]                ;
;  data_in[0] ; donde_leer[0]                ; 2.707  ; 2.707  ; Rise       ; donde_leer[0]                ;
;  data_in[1] ; donde_leer[0]                ; 2.673  ; 2.673  ; Rise       ; donde_leer[0]                ;
;  data_in[2] ; donde_leer[0]                ; 2.694  ; 2.694  ; Rise       ; donde_leer[0]                ;
;  data_in[3] ; donde_leer[0]                ; 2.751  ; 2.751  ; Rise       ; donde_leer[0]                ;
;  data_in[4] ; donde_leer[0]                ; 0.276  ; 0.276  ; Rise       ; donde_leer[0]                ;
;  data_in[5] ; donde_leer[0]                ; 0.220  ; 0.220  ; Rise       ; donde_leer[0]                ;
;  data_in[6] ; donde_leer[0]                ; 0.405  ; 0.405  ; Rise       ; donde_leer[0]                ;
;  data_in[7] ; donde_leer[0]                ; 2.789  ; 2.789  ; Rise       ; donde_leer[0]                ;
; data_in[*]  ; estadoSiguiente.escribir_ram ; 2.296  ; 2.296  ; Fall       ; estadoSiguiente.escribir_ram ;
;  data_in[0] ; estadoSiguiente.escribir_ram ; 1.878  ; 1.878  ; Fall       ; estadoSiguiente.escribir_ram ;
;  data_in[1] ; estadoSiguiente.escribir_ram ; 2.028  ; 2.028  ; Fall       ; estadoSiguiente.escribir_ram ;
;  data_in[2] ; estadoSiguiente.escribir_ram ; 2.046  ; 2.046  ; Fall       ; estadoSiguiente.escribir_ram ;
;  data_in[3] ; estadoSiguiente.escribir_ram ; 2.138  ; 2.138  ; Fall       ; estadoSiguiente.escribir_ram ;
;  data_in[4] ; estadoSiguiente.escribir_ram ; -0.261 ; -0.261 ; Fall       ; estadoSiguiente.escribir_ram ;
;  data_in[5] ; estadoSiguiente.escribir_ram ; -0.489 ; -0.489 ; Fall       ; estadoSiguiente.escribir_ram ;
;  data_in[6] ; estadoSiguiente.escribir_ram ; -0.363 ; -0.363 ; Fall       ; estadoSiguiente.escribir_ram ;
;  data_in[7] ; estadoSiguiente.escribir_ram ; 2.296  ; 2.296  ; Fall       ; estadoSiguiente.escribir_ram ;
+-------------+------------------------------+--------+--------+------------+------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                               ;
+-------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port   ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-------------+------------------------------+--------+--------+------------+------------------------------+
; control[*]  ; control[0]                   ; -1.926 ; -1.926 ; Rise       ; control[0]                   ;
;  control[1] ; control[0]                   ; -1.926 ; -1.926 ; Rise       ; control[0]                   ;
;  control[2] ; control[0]                   ; -1.992 ; -1.992 ; Rise       ; control[0]                   ;
; data_in[*]  ; donde_leer[0]                ; 0.165  ; 0.165  ; Rise       ; donde_leer[0]                ;
;  data_in[0] ; donde_leer[0]                ; -2.317 ; -2.317 ; Rise       ; donde_leer[0]                ;
;  data_in[1] ; donde_leer[0]                ; -2.286 ; -2.286 ; Rise       ; donde_leer[0]                ;
;  data_in[2] ; donde_leer[0]                ; -2.305 ; -2.305 ; Rise       ; donde_leer[0]                ;
;  data_in[3] ; donde_leer[0]                ; -2.351 ; -2.351 ; Rise       ; donde_leer[0]                ;
;  data_in[4] ; donde_leer[0]                ; 0.114  ; 0.114  ; Rise       ; donde_leer[0]                ;
;  data_in[5] ; donde_leer[0]                ; 0.165  ; 0.165  ; Rise       ; donde_leer[0]                ;
;  data_in[6] ; donde_leer[0]                ; -0.061 ; -0.061 ; Rise       ; donde_leer[0]                ;
;  data_in[7] ; donde_leer[0]                ; -2.449 ; -2.449 ; Rise       ; donde_leer[0]                ;
; data_in[*]  ; estadoSiguiente.escribir_ram ; 0.761  ; 0.761  ; Fall       ; estadoSiguiente.escribir_ram ;
;  data_in[0] ; estadoSiguiente.escribir_ram ; -1.605 ; -1.605 ; Fall       ; estadoSiguiente.escribir_ram ;
;  data_in[1] ; estadoSiguiente.escribir_ram ; -1.685 ; -1.685 ; Fall       ; estadoSiguiente.escribir_ram ;
;  data_in[2] ; estadoSiguiente.escribir_ram ; -1.771 ; -1.771 ; Fall       ; estadoSiguiente.escribir_ram ;
;  data_in[3] ; estadoSiguiente.escribir_ram ; -1.862 ; -1.862 ; Fall       ; estadoSiguiente.escribir_ram ;
;  data_in[4] ; estadoSiguiente.escribir_ram ; 0.655  ; 0.655  ; Fall       ; estadoSiguiente.escribir_ram ;
;  data_in[5] ; estadoSiguiente.escribir_ram ; 0.761  ; 0.761  ; Fall       ; estadoSiguiente.escribir_ram ;
;  data_in[6] ; estadoSiguiente.escribir_ram ; 0.705  ; 0.705  ; Fall       ; estadoSiguiente.escribir_ram ;
;  data_in[7] ; estadoSiguiente.escribir_ram ; -1.902 ; -1.902 ; Fall       ; estadoSiguiente.escribir_ram ;
+-------------+------------------------------+--------+--------+------------+------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                     ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; salida[*]  ; estadoSiguiente.mostrar_salida ; 3.653 ; 3.653 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[0] ; estadoSiguiente.mostrar_salida ; 3.413 ; 3.413 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[1] ; estadoSiguiente.mostrar_salida ; 3.497 ; 3.497 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[2] ; estadoSiguiente.mostrar_salida ; 3.483 ; 3.483 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[3] ; estadoSiguiente.mostrar_salida ; 3.409 ; 3.409 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[4] ; estadoSiguiente.mostrar_salida ; 3.631 ; 3.631 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[5] ; estadoSiguiente.mostrar_salida ; 3.554 ; 3.554 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[6] ; estadoSiguiente.mostrar_salida ; 3.653 ; 3.653 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[7] ; estadoSiguiente.mostrar_salida ; 3.623 ; 3.623 ; Fall       ; estadoSiguiente.mostrar_salida ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                             ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; salida[*]  ; estadoSiguiente.mostrar_salida ; 3.409 ; 3.409 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[0] ; estadoSiguiente.mostrar_salida ; 3.413 ; 3.413 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[1] ; estadoSiguiente.mostrar_salida ; 3.497 ; 3.497 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[2] ; estadoSiguiente.mostrar_salida ; 3.483 ; 3.483 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[3] ; estadoSiguiente.mostrar_salida ; 3.409 ; 3.409 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[4] ; estadoSiguiente.mostrar_salida ; 3.631 ; 3.631 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[5] ; estadoSiguiente.mostrar_salida ; 3.554 ; 3.554 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[6] ; estadoSiguiente.mostrar_salida ; 3.653 ; 3.653 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[7] ; estadoSiguiente.mostrar_salida ; 3.623 ; 3.623 ; Fall       ; estadoSiguiente.mostrar_salida ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+


+----------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                ;
+------------------------------------+----------+---------+----------+---------+---------------------+
; Clock                              ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack                   ; -6.948   ; -3.303  ; -5.767   ; -0.721  ; -2.567              ;
;  control[0]                        ; -5.932   ; -2.882  ; N/A      ; N/A     ; -2.567              ;
;  donde_leer[0]                     ; -6.712   ; -1.192  ; N/A      ; N/A     ; 0.500               ;
;  estadoSiguiente.activar_carga_alu ; N/A      ; N/A     ; -3.647   ; 0.019   ; 0.500               ;
;  estadoSiguiente.activar_esc_data  ; N/A      ; N/A     ; -3.953   ; -0.721  ; 0.500               ;
;  estadoSiguiente.activar_leer_pc   ; N/A      ; N/A     ; -4.984   ; 0.079   ; 0.500               ;
;  estadoSiguiente.activar_leer_ri   ; N/A      ; N/A     ; -5.142   ; -0.536  ; 0.500               ;
;  estadoSiguiente.cambiar_pc        ; -2.907   ; -2.141  ; N/A      ; N/A     ; 0.500               ;
;  estadoSiguiente.escribir_op1      ; -6.948   ; -2.822  ; N/A      ; N/A     ; 0.500               ;
;  estadoSiguiente.escribir_op2      ; -6.467   ; -3.303  ; N/A      ; N/A     ; 0.500               ;
;  estadoSiguiente.escribir_ram      ; -5.843   ; -0.421  ; N/A      ; N/A     ; 0.500               ;
;  estadoSiguiente.escribir_status   ; -4.120   ; 1.696   ; N/A      ; N/A     ; 0.500               ;
;  estadoSiguiente.espera            ; N/A      ; N/A     ; -5.767   ; -0.445  ; 0.500               ;
;  estadoSiguiente.mostrar_salida    ; -1.873   ; 0.498   ; -5.632   ; -0.046  ; 0.500               ;
; Design-wide TNS                    ; -626.368 ; -83.284 ; -32.746  ; -1.748  ; -374.911            ;
;  control[0]                        ; -410.618 ; -28.682 ; N/A      ; N/A     ; -374.911            ;
;  donde_leer[0]                     ; -51.294  ; -7.470  ; N/A      ; N/A     ; 0.000               ;
;  estadoSiguiente.activar_carga_alu ; N/A      ; N/A     ; -7.268   ; 0.000   ; 0.000               ;
;  estadoSiguiente.activar_esc_data  ; N/A      ; N/A     ; -3.953   ; -0.721  ; 0.000               ;
;  estadoSiguiente.activar_leer_pc   ; N/A      ; N/A     ; -4.984   ; 0.000   ; 0.000               ;
;  estadoSiguiente.activar_leer_ri   ; N/A      ; N/A     ; -5.142   ; -0.536  ; 0.000               ;
;  estadoSiguiente.cambiar_pc        ; -15.611  ; -11.694 ; N/A      ; N/A     ; 0.000               ;
;  estadoSiguiente.escribir_op1      ; -52.259  ; -21.874 ; N/A      ; N/A     ; 0.000               ;
;  estadoSiguiente.escribir_op2      ; -46.166  ; -25.722 ; N/A      ; N/A     ; 0.000               ;
;  estadoSiguiente.escribir_ram      ; -30.744  ; -1.659  ; N/A      ; N/A     ; 0.000               ;
;  estadoSiguiente.escribir_status   ; -7.166   ; 0.000   ; N/A      ; N/A     ; 0.000               ;
;  estadoSiguiente.espera            ; N/A      ; N/A     ; -5.767   ; -0.445  ; 0.000               ;
;  estadoSiguiente.mostrar_salida    ; -12.510  ; 0.000   ; -5.632   ; -0.046  ; 0.000               ;
+------------------------------------+----------+---------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                              ;
+-------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port   ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-------------+------------------------------+--------+--------+------------+------------------------------+
; control[*]  ; control[0]                   ; 7.767  ; 7.767  ; Rise       ; control[0]                   ;
;  control[1] ; control[0]                   ; 4.472  ; 4.472  ; Rise       ; control[0]                   ;
;  control[2] ; control[0]                   ; 7.767  ; 7.767  ; Rise       ; control[0]                   ;
; data_in[*]  ; donde_leer[0]                ; 6.011  ; 6.011  ; Rise       ; donde_leer[0]                ;
;  data_in[0] ; donde_leer[0]                ; 5.944  ; 5.944  ; Rise       ; donde_leer[0]                ;
;  data_in[1] ; donde_leer[0]                ; 5.744  ; 5.744  ; Rise       ; donde_leer[0]                ;
;  data_in[2] ; donde_leer[0]                ; 5.782  ; 5.782  ; Rise       ; donde_leer[0]                ;
;  data_in[3] ; donde_leer[0]                ; 5.923  ; 5.923  ; Rise       ; donde_leer[0]                ;
;  data_in[4] ; donde_leer[0]                ; 1.341  ; 1.341  ; Rise       ; donde_leer[0]                ;
;  data_in[5] ; donde_leer[0]                ; 1.142  ; 1.142  ; Rise       ; donde_leer[0]                ;
;  data_in[6] ; donde_leer[0]                ; 1.810  ; 1.810  ; Rise       ; donde_leer[0]                ;
;  data_in[7] ; donde_leer[0]                ; 6.011  ; 6.011  ; Rise       ; donde_leer[0]                ;
; data_in[*]  ; estadoSiguiente.escribir_ram ; 4.573  ; 4.573  ; Fall       ; estadoSiguiente.escribir_ram ;
;  data_in[0] ; estadoSiguiente.escribir_ram ; 3.315  ; 3.315  ; Fall       ; estadoSiguiente.escribir_ram ;
;  data_in[1] ; estadoSiguiente.escribir_ram ; 3.787  ; 3.787  ; Fall       ; estadoSiguiente.escribir_ram ;
;  data_in[2] ; estadoSiguiente.escribir_ram ; 3.819  ; 3.819  ; Fall       ; estadoSiguiente.escribir_ram ;
;  data_in[3] ; estadoSiguiente.escribir_ram ; 3.957  ; 3.957  ; Fall       ; estadoSiguiente.escribir_ram ;
;  data_in[4] ; estadoSiguiente.escribir_ram ; -0.261 ; -0.261 ; Fall       ; estadoSiguiente.escribir_ram ;
;  data_in[5] ; estadoSiguiente.escribir_ram ; -0.489 ; -0.489 ; Fall       ; estadoSiguiente.escribir_ram ;
;  data_in[6] ; estadoSiguiente.escribir_ram ; -0.363 ; -0.363 ; Fall       ; estadoSiguiente.escribir_ram ;
;  data_in[7] ; estadoSiguiente.escribir_ram ; 4.573  ; 4.573  ; Fall       ; estadoSiguiente.escribir_ram ;
+-------------+------------------------------+--------+--------+------------+------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                               ;
+-------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port   ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-------------+------------------------------+--------+--------+------------+------------------------------+
; control[*]  ; control[0]                   ; -1.926 ; -1.926 ; Rise       ; control[0]                   ;
;  control[1] ; control[0]                   ; -1.926 ; -1.926 ; Rise       ; control[0]                   ;
;  control[2] ; control[0]                   ; -1.992 ; -1.992 ; Rise       ; control[0]                   ;
; data_in[*]  ; donde_leer[0]                ; 0.204  ; 0.204  ; Rise       ; donde_leer[0]                ;
;  data_in[0] ; donde_leer[0]                ; -2.317 ; -2.317 ; Rise       ; donde_leer[0]                ;
;  data_in[1] ; donde_leer[0]                ; -2.286 ; -2.286 ; Rise       ; donde_leer[0]                ;
;  data_in[2] ; donde_leer[0]                ; -2.305 ; -2.305 ; Rise       ; donde_leer[0]                ;
;  data_in[3] ; donde_leer[0]                ; -2.351 ; -2.351 ; Rise       ; donde_leer[0]                ;
;  data_in[4] ; donde_leer[0]                ; 0.114  ; 0.114  ; Rise       ; donde_leer[0]                ;
;  data_in[5] ; donde_leer[0]                ; 0.204  ; 0.204  ; Rise       ; donde_leer[0]                ;
;  data_in[6] ; donde_leer[0]                ; -0.061 ; -0.061 ; Rise       ; donde_leer[0]                ;
;  data_in[7] ; donde_leer[0]                ; -2.449 ; -2.449 ; Rise       ; donde_leer[0]                ;
; data_in[*]  ; estadoSiguiente.escribir_ram ; 1.925  ; 1.925  ; Fall       ; estadoSiguiente.escribir_ram ;
;  data_in[0] ; estadoSiguiente.escribir_ram ; -1.605 ; -1.605 ; Fall       ; estadoSiguiente.escribir_ram ;
;  data_in[1] ; estadoSiguiente.escribir_ram ; -1.685 ; -1.685 ; Fall       ; estadoSiguiente.escribir_ram ;
;  data_in[2] ; estadoSiguiente.escribir_ram ; -1.771 ; -1.771 ; Fall       ; estadoSiguiente.escribir_ram ;
;  data_in[3] ; estadoSiguiente.escribir_ram ; -1.862 ; -1.862 ; Fall       ; estadoSiguiente.escribir_ram ;
;  data_in[4] ; estadoSiguiente.escribir_ram ; 1.671  ; 1.671  ; Fall       ; estadoSiguiente.escribir_ram ;
;  data_in[5] ; estadoSiguiente.escribir_ram ; 1.925  ; 1.925  ; Fall       ; estadoSiguiente.escribir_ram ;
;  data_in[6] ; estadoSiguiente.escribir_ram ; 1.867  ; 1.867  ; Fall       ; estadoSiguiente.escribir_ram ;
;  data_in[7] ; estadoSiguiente.escribir_ram ; -1.902 ; -1.902 ; Fall       ; estadoSiguiente.escribir_ram ;
+-------------+------------------------------+--------+--------+------------+------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                     ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; salida[*]  ; estadoSiguiente.mostrar_salida ; 8.760 ; 8.760 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[0] ; estadoSiguiente.mostrar_salida ; 8.241 ; 8.241 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[1] ; estadoSiguiente.mostrar_salida ; 8.206 ; 8.206 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[2] ; estadoSiguiente.mostrar_salida ; 8.192 ; 8.192 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[3] ; estadoSiguiente.mostrar_salida ; 8.232 ; 8.232 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[4] ; estadoSiguiente.mostrar_salida ; 8.534 ; 8.534 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[5] ; estadoSiguiente.mostrar_salida ; 8.669 ; 8.669 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[6] ; estadoSiguiente.mostrar_salida ; 8.760 ; 8.760 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[7] ; estadoSiguiente.mostrar_salida ; 8.701 ; 8.701 ; Fall       ; estadoSiguiente.mostrar_salida ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                             ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; salida[*]  ; estadoSiguiente.mostrar_salida ; 3.409 ; 3.409 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[0] ; estadoSiguiente.mostrar_salida ; 3.413 ; 3.413 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[1] ; estadoSiguiente.mostrar_salida ; 3.497 ; 3.497 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[2] ; estadoSiguiente.mostrar_salida ; 3.483 ; 3.483 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[3] ; estadoSiguiente.mostrar_salida ; 3.409 ; 3.409 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[4] ; estadoSiguiente.mostrar_salida ; 3.631 ; 3.631 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[5] ; estadoSiguiente.mostrar_salida ; 3.554 ; 3.554 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[6] ; estadoSiguiente.mostrar_salida ; 3.653 ; 3.653 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[7] ; estadoSiguiente.mostrar_salida ; 3.623 ; 3.623 ; Fall       ; estadoSiguiente.mostrar_salida ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                 ;
+-----------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                        ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------+---------------------------------+----------+----------+----------+----------+
; control[0]                        ; control[0]                      ; 857      ; 0        ; 0        ; 0        ;
; donde_leer[0]                     ; control[0]                      ; 10       ; 2        ; 0        ; 0        ;
; estadoSiguiente.activar_carga_alu ; control[0]                      ; 17       ; 33       ; 0        ; 0        ;
; estadoSiguiente.activar_esc_data  ; control[0]                      ; 19       ; 27       ; 0        ; 0        ;
; estadoSiguiente.activar_leer_pc   ; control[0]                      ; 8        ; 14       ; 0        ; 0        ;
; estadoSiguiente.activar_leer_ri   ; control[0]                      ; 9        ; 17       ; 0        ; 0        ;
; estadoSiguiente.cambiar_pc        ; control[0]                      ; 7        ; 13       ; 0        ; 0        ;
; estadoSiguiente.escribir_op1      ; control[0]                      ; 9        ; 25       ; 0        ; 0        ;
; estadoSiguiente.escribir_op2      ; control[0]                      ; 9        ; 25       ; 0        ; 0        ;
; estadoSiguiente.escribir_ram      ; control[0]                      ; 3        ; 23       ; 0        ; 0        ;
; estadoSiguiente.escribir_status   ; control[0]                      ; 5        ; 7        ; 0        ; 0        ;
; estadoSiguiente.espera            ; control[0]                      ; 53       ; 61       ; 0        ; 0        ;
; estadoSiguiente.mostrar_salida    ; control[0]                      ; 9        ; 17       ; 0        ; 0        ;
; control[0]                        ; donde_leer[0]                   ; 72       ; 0        ; 0        ; 0        ;
; donde_leer[0]                     ; donde_leer[0]                   ; 8        ; 8        ; 0        ; 0        ;
; control[0]                        ; estadoSiguiente.cambiar_pc      ; 0        ; 0        ; 12       ; 0        ;
; estadoSiguiente.cambiar_pc        ; estadoSiguiente.cambiar_pc      ; 0        ; 0        ; 6        ; 6        ;
; estadoSiguiente.escribir_ram      ; estadoSiguiente.cambiar_pc      ; 0        ; 0        ; 0        ; 21       ;
; control[0]                        ; estadoSiguiente.escribir_op1    ; 0        ; 0        ; 56       ; 0        ;
; estadoSiguiente.escribir_op1      ; estadoSiguiente.escribir_op1    ; 0        ; 0        ; 8        ; 8        ;
; estadoSiguiente.escribir_op2      ; estadoSiguiente.escribir_op1    ; 0        ; 0        ; 8        ; 8        ;
; control[0]                        ; estadoSiguiente.escribir_op2    ; 0        ; 0        ; 56       ; 0        ;
; estadoSiguiente.escribir_op1      ; estadoSiguiente.escribir_op2    ; 0        ; 0        ; 8        ; 8        ;
; estadoSiguiente.escribir_op2      ; estadoSiguiente.escribir_op2    ; 0        ; 0        ; 8        ; 8        ;
; control[0]                        ; estadoSiguiente.escribir_ram    ; 0        ; 0        ; 18       ; 0        ;
; estadoSiguiente.escribir_ram      ; estadoSiguiente.escribir_ram    ; 0        ; 0        ; 6        ; 6        ;
; control[0]                        ; estadoSiguiente.escribir_status ; 0        ; 0        ; 2        ; 0        ;
; control[0]                        ; estadoSiguiente.mostrar_salida  ; 0        ; 0        ; 18       ; 0        ;
+-----------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                  ;
+-----------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                        ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------+---------------------------------+----------+----------+----------+----------+
; control[0]                        ; control[0]                      ; 857      ; 0        ; 0        ; 0        ;
; donde_leer[0]                     ; control[0]                      ; 10       ; 2        ; 0        ; 0        ;
; estadoSiguiente.activar_carga_alu ; control[0]                      ; 17       ; 33       ; 0        ; 0        ;
; estadoSiguiente.activar_esc_data  ; control[0]                      ; 19       ; 27       ; 0        ; 0        ;
; estadoSiguiente.activar_leer_pc   ; control[0]                      ; 8        ; 14       ; 0        ; 0        ;
; estadoSiguiente.activar_leer_ri   ; control[0]                      ; 9        ; 17       ; 0        ; 0        ;
; estadoSiguiente.cambiar_pc        ; control[0]                      ; 7        ; 13       ; 0        ; 0        ;
; estadoSiguiente.escribir_op1      ; control[0]                      ; 9        ; 25       ; 0        ; 0        ;
; estadoSiguiente.escribir_op2      ; control[0]                      ; 9        ; 25       ; 0        ; 0        ;
; estadoSiguiente.escribir_ram      ; control[0]                      ; 3        ; 23       ; 0        ; 0        ;
; estadoSiguiente.escribir_status   ; control[0]                      ; 5        ; 7        ; 0        ; 0        ;
; estadoSiguiente.espera            ; control[0]                      ; 53       ; 61       ; 0        ; 0        ;
; estadoSiguiente.mostrar_salida    ; control[0]                      ; 9        ; 17       ; 0        ; 0        ;
; control[0]                        ; donde_leer[0]                   ; 72       ; 0        ; 0        ; 0        ;
; donde_leer[0]                     ; donde_leer[0]                   ; 8        ; 8        ; 0        ; 0        ;
; control[0]                        ; estadoSiguiente.cambiar_pc      ; 0        ; 0        ; 12       ; 0        ;
; estadoSiguiente.cambiar_pc        ; estadoSiguiente.cambiar_pc      ; 0        ; 0        ; 6        ; 6        ;
; estadoSiguiente.escribir_ram      ; estadoSiguiente.cambiar_pc      ; 0        ; 0        ; 0        ; 21       ;
; control[0]                        ; estadoSiguiente.escribir_op1    ; 0        ; 0        ; 56       ; 0        ;
; estadoSiguiente.escribir_op1      ; estadoSiguiente.escribir_op1    ; 0        ; 0        ; 8        ; 8        ;
; estadoSiguiente.escribir_op2      ; estadoSiguiente.escribir_op1    ; 0        ; 0        ; 8        ; 8        ;
; control[0]                        ; estadoSiguiente.escribir_op2    ; 0        ; 0        ; 56       ; 0        ;
; estadoSiguiente.escribir_op1      ; estadoSiguiente.escribir_op2    ; 0        ; 0        ; 8        ; 8        ;
; estadoSiguiente.escribir_op2      ; estadoSiguiente.escribir_op2    ; 0        ; 0        ; 8        ; 8        ;
; control[0]                        ; estadoSiguiente.escribir_ram    ; 0        ; 0        ; 18       ; 0        ;
; estadoSiguiente.escribir_ram      ; estadoSiguiente.escribir_ram    ; 0        ; 0        ; 6        ; 6        ;
; control[0]                        ; estadoSiguiente.escribir_status ; 0        ; 0        ; 2        ; 0        ;
; control[0]                        ; estadoSiguiente.mostrar_salida  ; 0        ; 0        ; 18       ; 0        ;
+-----------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                               ;
+----------------------------------+-----------------------------------+----------+----------+----------+----------+
; From Clock                       ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+-----------------------------------+----------+----------+----------+----------+
; control[0]                       ; estadoSiguiente.activar_carga_alu ; 0        ; 0        ; 2        ; 0        ;
; estadoSiguiente.espera           ; estadoSiguiente.activar_carga_alu ; 0        ; 0        ; 2        ; 2        ;
; control[0]                       ; estadoSiguiente.activar_esc_data  ; 0        ; 0        ; 2        ; 0        ;
; estadoSiguiente.espera           ; estadoSiguiente.activar_esc_data  ; 0        ; 0        ; 1        ; 1        ;
; control[0]                       ; estadoSiguiente.activar_leer_pc   ; 0        ; 0        ; 3        ; 0        ;
; estadoSiguiente.cambiar_pc       ; estadoSiguiente.activar_leer_pc   ; 0        ; 0        ; 1        ; 1        ;
; estadoSiguiente.espera           ; estadoSiguiente.activar_leer_pc   ; 0        ; 0        ; 1        ; 1        ;
; control[0]                       ; estadoSiguiente.activar_leer_ri   ; 0        ; 0        ; 1        ; 0        ;
; estadoSiguiente.escribir_op1     ; estadoSiguiente.activar_leer_ri   ; 0        ; 0        ; 1        ; 1        ;
; estadoSiguiente.escribir_op2     ; estadoSiguiente.activar_leer_ri   ; 0        ; 0        ; 1        ; 1        ;
; estadoSiguiente.espera           ; estadoSiguiente.activar_leer_ri   ; 0        ; 0        ; 1        ; 1        ;
; control[0]                       ; estadoSiguiente.espera            ; 0        ; 0        ; 1        ; 0        ;
; estadoSiguiente.activar_esc_data ; estadoSiguiente.espera            ; 0        ; 0        ; 1        ; 1        ;
; control[0]                       ; estadoSiguiente.mostrar_salida    ; 0        ; 0        ; 1        ; 0        ;
; estadoSiguiente.escribir_op1     ; estadoSiguiente.mostrar_salida    ; 0        ; 0        ; 1        ; 1        ;
; estadoSiguiente.escribir_op2     ; estadoSiguiente.mostrar_salida    ; 0        ; 0        ; 1        ; 1        ;
; estadoSiguiente.espera           ; estadoSiguiente.mostrar_salida    ; 0        ; 0        ; 1        ; 1        ;
+----------------------------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                ;
+----------------------------------+-----------------------------------+----------+----------+----------+----------+
; From Clock                       ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+-----------------------------------+----------+----------+----------+----------+
; control[0]                       ; estadoSiguiente.activar_carga_alu ; 0        ; 0        ; 2        ; 0        ;
; estadoSiguiente.espera           ; estadoSiguiente.activar_carga_alu ; 0        ; 0        ; 2        ; 2        ;
; control[0]                       ; estadoSiguiente.activar_esc_data  ; 0        ; 0        ; 2        ; 0        ;
; estadoSiguiente.espera           ; estadoSiguiente.activar_esc_data  ; 0        ; 0        ; 1        ; 1        ;
; control[0]                       ; estadoSiguiente.activar_leer_pc   ; 0        ; 0        ; 3        ; 0        ;
; estadoSiguiente.cambiar_pc       ; estadoSiguiente.activar_leer_pc   ; 0        ; 0        ; 1        ; 1        ;
; estadoSiguiente.espera           ; estadoSiguiente.activar_leer_pc   ; 0        ; 0        ; 1        ; 1        ;
; control[0]                       ; estadoSiguiente.activar_leer_ri   ; 0        ; 0        ; 1        ; 0        ;
; estadoSiguiente.escribir_op1     ; estadoSiguiente.activar_leer_ri   ; 0        ; 0        ; 1        ; 1        ;
; estadoSiguiente.escribir_op2     ; estadoSiguiente.activar_leer_ri   ; 0        ; 0        ; 1        ; 1        ;
; estadoSiguiente.espera           ; estadoSiguiente.activar_leer_ri   ; 0        ; 0        ; 1        ; 1        ;
; control[0]                       ; estadoSiguiente.espera            ; 0        ; 0        ; 1        ; 0        ;
; estadoSiguiente.activar_esc_data ; estadoSiguiente.espera            ; 0        ; 0        ; 1        ; 1        ;
; control[0]                       ; estadoSiguiente.mostrar_salida    ; 0        ; 0        ; 1        ; 0        ;
; estadoSiguiente.escribir_op1     ; estadoSiguiente.mostrar_salida    ; 0        ; 0        ; 1        ; 1        ;
; estadoSiguiente.escribir_op2     ; estadoSiguiente.mostrar_salida    ; 0        ; 0        ; 1        ; 1        ;
; estadoSiguiente.espera           ; estadoSiguiente.mostrar_salida    ; 0        ; 0        ; 1        ; 1        ;
+----------------------------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 63    ; 63   ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 8     ; 8    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Feb 16 18:49:16 2024
Info: Command: quartus_sta cpu_nuevo -c cpu_nuevo
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 68 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'cpu_nuevo.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name control[0] control[0]
    Info (332105): create_clock -period 1.000 -name estadoSiguiente.escribir_ram estadoSiguiente.escribir_ram
    Info (332105): create_clock -period 1.000 -name estadoSiguiente.escribir_op1 estadoSiguiente.escribir_op1
    Info (332105): create_clock -period 1.000 -name estadoSiguiente.activar_leer_pc estadoSiguiente.activar_leer_pc
    Info (332105): create_clock -period 1.000 -name estadoSiguiente.cambiar_pc estadoSiguiente.cambiar_pc
    Info (332105): create_clock -period 1.000 -name estadoSiguiente.activar_leer_ri estadoSiguiente.activar_leer_ri
    Info (332105): create_clock -period 1.000 -name estadoSiguiente.activar_carga_alu estadoSiguiente.activar_carga_alu
    Info (332105): create_clock -period 1.000 -name estadoSiguiente.espera estadoSiguiente.espera
    Info (332105): create_clock -period 1.000 -name donde_leer[0] donde_leer[0]
    Info (332105): create_clock -period 1.000 -name estadoSiguiente.activar_esc_data estadoSiguiente.activar_esc_data
    Info (332105): create_clock -period 1.000 -name estadoSiguiente.escribir_op2 estadoSiguiente.escribir_op2
    Info (332105): create_clock -period 1.000 -name estadoSiguiente.escribir_status estadoSiguiente.escribir_status
    Info (332105): create_clock -period 1.000 -name estadoSiguiente.mostrar_salida estadoSiguiente.mostrar_salida
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "Selector17~2|combout"
    Warning (332126): Node "Selector17~2|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Selector16~2|combout"
    Warning (332126): Node "Selector16~1|datab"
    Warning (332126): Node "Selector16~1|combout"
    Warning (332126): Node "Selector16~2|datac"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "Selector14~1|combout"
    Warning (332126): Node "Selector14~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "Selector10~2|combout"
    Warning (332126): Node "Selector10~2|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "Selector8~1|combout"
    Warning (332126): Node "Selector8~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "Selector12~1|combout"
    Warning (332126): Node "Selector12~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "Selector4~2|combout"
    Warning (332126): Node "Selector4~2|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Selector6~2|combout"
    Warning (332126): Node "Selector6~1|dataa"
    Warning (332126): Node "Selector6~1|combout"
    Warning (332126): Node "Selector6~2|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Selector7~2|combout"
    Warning (332126): Node "Selector7~1|dataa"
    Warning (332126): Node "Selector7~1|combout"
    Warning (332126): Node "Selector7~2|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "Selector1~2|combout"
    Warning (332126): Node "Selector1~2|dataa"
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -6.948
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.948       -52.259 estadoSiguiente.escribir_op1 
    Info (332119):    -6.712       -51.294 donde_leer[0] 
    Info (332119):    -6.467       -46.166 estadoSiguiente.escribir_op2 
    Info (332119):    -5.932      -410.618 control[0] 
    Info (332119):    -5.843       -30.744 estadoSiguiente.escribir_ram 
    Info (332119):    -4.120        -7.166 estadoSiguiente.escribir_status 
    Info (332119):    -2.907       -15.611 estadoSiguiente.cambiar_pc 
    Info (332119):    -1.873       -12.510 estadoSiguiente.mostrar_salida 
Info (332146): Worst-case hold slack is -3.303
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.303       -25.722 estadoSiguiente.escribir_op2 
    Info (332119):    -2.882       -14.865 control[0] 
    Info (332119):    -2.822       -21.874 estadoSiguiente.escribir_op1 
    Info (332119):    -2.141       -11.694 estadoSiguiente.cambiar_pc 
    Info (332119):    -1.192        -7.470 donde_leer[0] 
    Info (332119):    -0.421        -1.659 estadoSiguiente.escribir_ram 
    Info (332119):     0.498         0.000 estadoSiguiente.mostrar_salida 
    Info (332119):     2.361         0.000 estadoSiguiente.escribir_status 
Info (332146): Worst-case recovery slack is -5.767
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.767        -5.767 estadoSiguiente.espera 
    Info (332119):    -5.632        -5.632 estadoSiguiente.mostrar_salida 
    Info (332119):    -5.142        -5.142 estadoSiguiente.activar_leer_ri 
    Info (332119):    -4.984        -4.984 estadoSiguiente.activar_leer_pc 
    Info (332119):    -3.953        -3.953 estadoSiguiente.activar_esc_data 
    Info (332119):    -3.647        -7.268 estadoSiguiente.activar_carga_alu 
Info (332146): Worst-case removal slack is -0.721
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.721        -0.721 estadoSiguiente.activar_esc_data 
    Info (332119):    -0.536        -0.536 estadoSiguiente.activar_leer_ri 
    Info (332119):    -0.445        -0.445 estadoSiguiente.espera 
    Info (332119):    -0.046        -0.046 estadoSiguiente.mostrar_salida 
    Info (332119):     0.051         0.000 estadoSiguiente.activar_carga_alu 
    Info (332119):     0.244         0.000 estadoSiguiente.activar_leer_pc 
Info (332146): Worst-case minimum pulse width slack is -2.567
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.567      -374.911 control[0] 
    Info (332119):     0.500         0.000 donde_leer[0] 
    Info (332119):     0.500         0.000 estadoSiguiente.activar_carga_alu 
    Info (332119):     0.500         0.000 estadoSiguiente.activar_esc_data 
    Info (332119):     0.500         0.000 estadoSiguiente.activar_leer_pc 
    Info (332119):     0.500         0.000 estadoSiguiente.activar_leer_ri 
    Info (332119):     0.500         0.000 estadoSiguiente.cambiar_pc 
    Info (332119):     0.500         0.000 estadoSiguiente.escribir_op1 
    Info (332119):     0.500         0.000 estadoSiguiente.escribir_op2 
    Info (332119):     0.500         0.000 estadoSiguiente.escribir_ram 
    Info (332119):     0.500         0.000 estadoSiguiente.escribir_status 
    Info (332119):     0.500         0.000 estadoSiguiente.espera 
    Info (332119):     0.500         0.000 estadoSiguiente.mostrar_salida 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.864
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.864       -21.423 estadoSiguiente.escribir_op1 
    Info (332119):    -2.702       -19.334 estadoSiguiente.escribir_op2 
    Info (332119):    -2.457       -18.608 donde_leer[0] 
    Info (332119):    -1.858        -9.982 estadoSiguiente.escribir_ram 
    Info (332119):    -1.539        -2.750 estadoSiguiente.escribir_status 
    Info (332119):    -1.460       -57.500 control[0] 
    Info (332119):    -0.541        -2.791 estadoSiguiente.cambiar_pc 
    Info (332119):    -0.446        -2.796 estadoSiguiente.mostrar_salida 
Info (332146): Worst-case hold slack is -1.360
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.360       -28.682 control[0] 
    Info (332119):    -1.288       -10.026 estadoSiguiente.escribir_op2 
    Info (332119):    -1.126        -8.730 estadoSiguiente.escribir_op1 
    Info (332119):    -1.090        -6.201 estadoSiguiente.cambiar_pc 
    Info (332119):    -0.688        -4.790 donde_leer[0] 
    Info (332119):    -0.135        -0.525 estadoSiguiente.escribir_ram 
    Info (332119):     0.788         0.000 estadoSiguiente.mostrar_salida 
    Info (332119):     1.696         0.000 estadoSiguiente.escribir_status 
Info (332146): Worst-case recovery slack is -2.022
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.022        -2.022 estadoSiguiente.mostrar_salida 
    Info (332119):    -2.021        -2.021 estadoSiguiente.espera 
    Info (332119):    -1.878        -1.878 estadoSiguiente.activar_leer_ri 
    Info (332119):    -1.758        -1.758 estadoSiguiente.activar_leer_pc 
    Info (332119):    -1.478        -1.478 estadoSiguiente.activar_esc_data 
    Info (332119):    -1.360        -2.691 estadoSiguiente.activar_carga_alu 
Info (332146): Worst-case removal slack is -0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.215        -0.215 estadoSiguiente.activar_esc_data 
    Info (332119):    -0.152        -0.152 estadoSiguiente.espera 
    Info (332119):    -0.146        -0.146 estadoSiguiente.activar_leer_ri 
    Info (332119):    -0.002        -0.002 estadoSiguiente.mostrar_salida 
    Info (332119):     0.019         0.000 estadoSiguiente.activar_carga_alu 
    Info (332119):     0.079         0.000 estadoSiguiente.activar_leer_pc 
Info (332146): Worst-case minimum pulse width slack is -1.627
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.627      -246.746 control[0] 
    Info (332119):     0.500         0.000 donde_leer[0] 
    Info (332119):     0.500         0.000 estadoSiguiente.activar_carga_alu 
    Info (332119):     0.500         0.000 estadoSiguiente.activar_esc_data 
    Info (332119):     0.500         0.000 estadoSiguiente.activar_leer_pc 
    Info (332119):     0.500         0.000 estadoSiguiente.activar_leer_ri 
    Info (332119):     0.500         0.000 estadoSiguiente.cambiar_pc 
    Info (332119):     0.500         0.000 estadoSiguiente.escribir_op1 
    Info (332119):     0.500         0.000 estadoSiguiente.escribir_op2 
    Info (332119):     0.500         0.000 estadoSiguiente.escribir_ram 
    Info (332119):     0.500         0.000 estadoSiguiente.escribir_status 
    Info (332119):     0.500         0.000 estadoSiguiente.espera 
    Info (332119):     0.500         0.000 estadoSiguiente.mostrar_salida 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 41 warnings
    Info: Peak virtual memory: 4546 megabytes
    Info: Processing ended: Fri Feb 16 18:49:18 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


