## 1.2 Introducción
## 1.3 Procesadores RISC frente a procesadores CISC
- CISC -> Complex Instruction Set Computer
- RISC -> Reduced Instruction Set Computer
	- Se observó que en CISC el 80% de las operaciones correspondían sólo al 20% de las instrucciones del repertorio
	- Mayor rapidez de procesadores (respecto a acceso a memoria) requería más eficiencia
	- Objetivo, reducir accesos a memoria
	- Conjunto de instrucciones simplificado
	- Ventajas:
		- Reduce tamaño CPU -> espacio para más registros y memoria caché
		- Lógica de control más simple, facilita diseño
		- Máquinas más compactas y con menor consumo
		- Segmentación y paralelismo
		- Reducción accesos a memoria
## 1.4 Clasificación de las arquitecturas paralelas
- Dos lineas de implementación del paralelismo:
	- Replicación de elementos
		- Múltiples procesadores
		- Uso de varias unidades funcionales
		- Procesadores superescalares y VLIW
	- Segmentación de cauce (o simplemente segmentación, pipelining)
		- Un elemento se divide en etapas que funcionan de forma independiente y por las que van pasando los operandos e instrucciones
		- De esta forma se simultanean operaciones en las distintas etapas
- Clasificación (Michael Flynn, años 60)
	- SISD - Single Instruction, Single Data
		- (Ejemplo operaciones aritméticas -> necesita 12 intervalos)
	- SIMD - Single Instruction, Multiple Data. Cada instrucción codifica realmente varias operaciones iguales, cada una actúa sobre operandos distintos
		- (Mismo ejemplo -> necesita 3 intervalos)
	- MIMD - Multiple Instruction, Multiple Data. Un flujo de datos por cada flujo de instrucciones.
		- (Mismo ejemplo -> necesita 4 intervalos)
	- MISD - Multiple Instruction, Single Data. Varios flujos de isntrucciones sobre el mismo flujo de datos
- Tipos de paralelismo
	- De datos
		- Misma función sobre datos diferentes
	- Funcional 
		- Funciones, bloques, instrucciones, se ejecutan en paralelo 
## 1.5 Evaluación y mejora del rendimiento de un computador
- Medidas para evaluar el rendimiento
	- Tiempo de respuesta
	- Productividad
	- Funcionalidad
	- Expansibilidad
	- Escalabilidad
	- Eficiencia
- CPE: Nº medio de ciclos entre inicios de ejecución de isntrucciones
- IPE: Nº medio de instrucciones que se emiten
- CPI: Nº medio de ciclos por instrucción
- MIPS: millones de instrucciones por segundo
- MFLOPS: millones de operaciones en coma flotante
- $S_p$: speedup
- Ley de Amdahl
	- Ganancia siempre limitada por 1/f
## 1.6 Características de los procesadores segmentados
- Procesador no segmentado
	- Tarea procesada de forma totalmente secuencial
- Procesador segmentado
- Tiempo de latencia
	- Procesador equilibrado
- Relación de precedencia
	- Grafo de precedencia lineal
	- Procesadores de cauce lineal
## 1.7 Arquitectura segmentada genérica (ASG)
- Instrucciones aritmético-lógicas
	- Utilizan en total tres operandos
	- Ninguno se referencia en memoria
- Máquinas registro-registro (o máquinas de carga/almacenamiento)
### 1.7.1 Repertorio de instrucciones de la ASG
#### 1.7.1.1 Aritméticas y lógicas
- Suma, resta, multiplicación, división, comparación
#### 1.7.1.2 Transferencia de datos
- Carga, almacenamiento
#### 1.7.1.3 Bifucaciones y saltos incondicionales. Saltos condicionales
- Bifurcación, salto
### 1.7.2 Implementación de la segmentación de instrucciones en la ASG
- Etapas básicas
	- IF (instruction fetch)
	- ID (instruction decoding)
	- EX (execution)
	- MEM (memory access)
	- WB (write-back results)
- Esquema de funcionamiento
- Organización lógica de la segmentación de instrucciones de la ASG de cinco etapas
- Tiempo total de ejecución 
	- ligeramente superior al de su equivalente no segmentada debido al tiempo que se consume en control de segmentación
	- Factores
		- Cerrojos o buffers de contención
		- Duración de etapas
		- Riesgso en segmentación y que introducen detenciones
## 1.8 Riesgos en la segmentación
- Riesgos
	- Riesgos estructurales -> conflictos por los recursos
	- Riesgos por dependencia de datos -> instrucción necesita resultados de otra anterior
	- Riesgos de control -> a partir de instrucciones de control de flujo (saltos, bifurcaciones)
### 1.8.1 Riesgos estructurales
- Conflictos por los recursos -> insuficiencia del hardware
- ASG no presenta este inconveniente porque dispone de dos memorias caché
	- instrucciones (I-cache)
	- datos (D-cache)
- Otros riesgos estructurales
	- Distinta duración de etapas
	- Hay instrucciones más complejas que otras
### 1.8.2 Riesgos por dependencias de datos
- Cuando dos instrucciones comparten algún dato
- Clasificación de los riesgos
	- RAW (read after write)
	- WAR (write after read)
	- WAW (write after write)
- Para ASG no existe RAW
- Métodos para evitar riesgos RAW
	- Reorganización del código
	- Interbloqueo entre etapas
	- Adelantamiento
#### 1.8.2.1 La reorganización del código
- Compilador retrasa 2ª instrucción respecto a la 1ª
	- Al no reorganizar código -> detención
	- Compilador inserta instrucciones NOP
	- Implica compilador más complejo
#### 1.8.2.2 El interbloqueo entre etapas
- Introducir elementos hardware en el cauce para detectar la existencia de dependencias
#### 1.8.2.3 El adelantamiento (camios de bypass o forwarding)
- Habilitar ccaminos que se añaden al cauce para permitir que los resultados de una etapa pasen como entradas a la etapa en que son necesarios
- Detecta si hace falta algún resultado que se ha de dejar en un registro para la siguiente instrucción -> lo guarda en el registro pero lo suministra directamente a la ALU
### 1.8.3 Riesgos de control
- Salto condicional -> valor de PC (contador de programa) puede incrementarse automáticamente o cambiar su valor en función de que el salto sea efectivo o no efectivo
- En ASG instrucción $i$ es un salto efectivo
	- PC no se actualiza hasta el final de la etapa MEM de la segmentación
- Uso de instrucciones NOP
- Técnica del salto retardado
	- Dejar que instrucciones capatdas prosigan su ejecución en el cauce
	- Introducire en huecos instrucciones que se tengan que ejecutar antes que la instrucción destino, tal que su efecto sea independiente de si el salto es o no efectivo
- Técnica de predecir el salto como no efectivo
## 1.9 Planificación dinámica: Algoritmo de Tomasulo
- Planificación estática
- Planificación dinámica
	- Se comprueban riesgos estructurales cuando se decodifica la instrucción
	- Tiene sentido cuando hay múltipes unidades funcionales
- Desdoblar etapa ID en dos fases
	- Decodificación: ID (instruction decoding)
	- Emisión: II (instruction issue)
- Dos unidades funcionales
	- Suma de coma flotante
	- Multiplicación/división de coma flotante
- Buffers de coma flotante (FB)
- Buffers de almacenamiento de datos (SDB)
- Cola de operaciones de coma flotante (FLOS, floating point operation stack)
- Estaciones de reserva (RS, reservation stations)
- Uso de estaciones de reserva y del fichero de registros centralizado FR -> dos propiedades
	- Detección de riesgos y control de ejecución están distribuidos
	- Resultados pueden pasar directamente a la unidad funcional
		- CDB (common data bus)
- Algoritmo
	- Cuando FLOS envía una instrucción a una unidad funcional
		- Asigna RS
		- Comprueba si están disponibles los operandos necesarios
			- Si operando disponible en FR
				- se copia a RS
			- En caso contrario
				- Se copia una etiqueta que indica que la instrucción está a la espera de un operando pendiente de ser generado
					- Indica de dónde procederá el operando pendiente, pudiendo ser
						- de una instrucción actualmente en alguna RS
						- de uno de los registros de FLB
				- RS contiene dos campos por operando
					- etiqueta
					- valor
				- FR y SDB también llevan etiqueta
				- En RS 
					- si campo contiene datos reales -> etiqueta se establece a 0
					- caso contrario -> etiqueta identifica el origen del operando pendiente
				- Se establece a 1 el bit de ocupado asociado con el registro destino del resultado en FR
				- Valor de etiqueta que identifica la RS a que se distribuye la instrucción se escribe en etiqueta del FR correspondiente