# ğŸ”§ RISC-V Single Cycle Processor

Este proyecto implementa un procesador **RISC-V** de un solo ciclo en Verilog, como parte de un ejercicio educativo.

## ğŸ“ Estructura del Proyecto

riscv_single_cycle/
â”œâ”€â”€ src/                  # MÃ³dulos Verilog del procesador
â”‚   â”œâ”€â”€ top.v             # MÃ³dulo principal (interconexiÃ³n)
â”‚   â”œâ”€â”€ program_counter.v
â”‚   â”œâ”€â”€ instruction_memory.v
â”‚   â”œâ”€â”€ control_unit.v
â”‚   â”œâ”€â”€ register_file.v
â”‚   â”œâ”€â”€ alu.v
â”‚   â”œâ”€â”€ alu_control.v
â”‚   â”œâ”€â”€ immediate_generator.v
â”‚   â”œâ”€â”€ data_memory.v
â”‚   â”œâ”€â”€ mux.v
â”‚   â”œâ”€â”€ branch_comparator.v
â”‚   â””â”€â”€ adder.v
â”‚
â”œâ”€â”€ testbench/            # Pruebas individuales y testbench principal
â”‚   â”œâ”€â”€ top_tb.v
â”‚   â””â”€â”€ (otros archivos de prueba)
â”‚
â””â”€â”€ docs_y_capturas/      # Informe y evidencia de simulaciÃ³n
    â””â”€â”€ informe.pdf


## ğŸ§ª Test Program

Incluye instrucciones bÃ¡sicas:
- Operaciones aritmÃ©ticas (`add`, `sub`)
- Carga y almacenamiento (`lw`, `sw`)
- Saltos (`beq`, `bne`, `jal`, `jalr`)


## ğŸš€ Estado del Proyecto

- [ ] `RegisterFile`
- [ ] `ALU`
- [ ] `ALUControl`
- [ ] `ControlUnit`
- [ ] Resto de mÃ³dulos
- [ ] IntegraciÃ³n en `top.v`
- [ ] SimulaciÃ³n final
- [ ] Informe y entrega