提醒

填空题  18 1.5/个

选择 10 3/个 单选

分析 4 32 8/个
一个verilog去读代码
一个verilog写代码（function能看懂就行，去网上找个带function代码）



大题 设计题 20
时序逻辑设计
都要求


1.3，1.4重点  表达式 卡诺图 mode定理
1.6不看
1.1 1.2 基础

2章 全考
组合分析
组合设计

3章
3.5不看
时序分析
时序设计

4
4.3 4.4不看

5
他说组里啥都有，不用出去
5.1 5.3 5.5

6
练习题
课后作业习题 17题 （按照步骤来）
设计控制器
三种都看下，其实是一种
第六章和第三章设计小型控制器其实是一样的


4、5章课后大题不用做

记录次数 可能有
延时 没有
反转时间 没有
不考几级延时累计
代码题量和写一个小模块差不多 比写移位复杂 类似四五个状态的状态机 
一段两段三段 输入输出 转换方程 分

分析设计 异步电路都不做
选择题 可以看看异步

程序从module开始
往年 移位寄存器
状态机 一段两段 三段 ppt上有 标准写法 always
加个注释 给个思路分

85就u了

行列存储单元 问你几种存储状态




2.2 计数器
内容：

同步计数器：所有触发器共用一个时钟信号。
异步计数器：触发器的输出用作下一级的时钟输入。
环形计数器和约翰逊计数器：特殊类型的计数器。
考试可能性：较高

如果去年考了状态机，今年很可能考与状态机密切相关的计数器，例如设计一个带复位的同步计数器，或设计一个特定模数的计数器。
3. 数据处理器件
与移位寄存器相关的内容，还包括一些数据处理器件，这些内容往往会结合其他模块来考：

3.1 数据选择器（多路复用器 MUX）
内容：
多路复用器的功能是从多个输入中选择一个输出。
可能考察如何用多路复用器实现逻辑表达式。
3.2 数据分配器（解复用器 DEMUX）
内容：
解复用器的功能是将一个输入分配到多个输出。
考察点可能是控制逻辑设计。
3.3 译码器（Decoder）
内容：
𝑛
n-to-
2
𝑛
2 
n
  译码器。
应用：地址解码、多路选择信号生成。
考试可能性：较高
组合逻辑器件（如 MUX、Decoder）通常是考点，可能要求用这些器件设计更复杂的功能。


