任务和函数的最大区别是task可以消耗时间，而function不能。
verilog中function不能调用task，但是SV中放宽了该限制，但是只能在fork...join_none中调用。

在System Verilog中，begin end是可选的

Verilog只支持值传递，只能在例程开始或结束时将变量的值传入或者传出。SV支持引用传递，使用 **ref** 变量类型而不是input/output/inout。从而使你可以传递数组。
SV也支持使用不适用ref完成数组的传递，但是只是将数组进行复制，会造成昂贵的代价。
SV LRM（Langurage Reference Manual）规定reg声明只能使用在 *automatic* 的例程内。如果不想修改数组值，可使用*const ref* 使编译器检测数组值是否被修改。
输入参数最好都指定方向，后面的参数如果没有指定会默认使用前面参数的方向（而不是默认方向input），可能会导致错误。

## 任务
```
task mytask1 （output logic [ ] x,
                          input logic y）;
  ...
endtask
```
还可以使用ref类型的参数对变量进行引用，类似于C中的指针，但ref不允许进行数组参数的传递
还可以使用缺省参数
增加了return语句
### 从函数中返回一个数组
* 方法一：定义数组类型，在函数声明中使用该类型
```
typedef int fixed_array5[5]；
fixed_array5 f5;
function fixed_array5 init(int start);
  foreach(init[i])
  init[i] = i + start;
endfunction
```
init函数创建了一个数组，该数组的值被拷贝到数组f5中，但如果数组很大，会引起性能上的问题
* 方法二：通过引用来进行数组参数的传递，以ref参数的形式将数组传递到函数中，包含ref参数的函数或者task必须为动态的（automatic）
```
function void init(ref int f[5], input int start);
  foreach (f[i])
    f[i] = i + start;
endfunction
```
## 函数返回固定数组
有三种方法
* 1. 使用typedef 定义新的数据类型，然后在函数声明时使用该数据类型，队列类似方法
* 2. 使用ref 返回数组的引用
* 3. 将数组包含在类内，然后返回对象的句柄

## Local Data Storage
* Verilog 和 SV 默认使用static storage对于所有的模块和进程，特别是，例程和本地变量存储在固定的位置，而不是向其他语言一样将其放入堆栈中，从而会导致例程被调用时产生冲突。
* 你应该通过在声明时使用关键字 *automatic* 来使用 automatic 存储方式。
* Verilog中使用automatic修饰tasks、functions、modules，而SV中只能用来修饰 program 块。从而保证你可以同时调用该例程多次，而每个例程都存储在不同的地址。否则多次调用都会使用相同的地址，造成冲突。
* 并且在一个本地变量声明时对其初始化，初始化会在仿真一开始就进行，而不是在你initial begin之后进行，从而未按照你的设计进行初始化。

## 时间值
你可以使用$timeformat(), $time, and $realtime系统函数来让你的代码的时间精度更加细化。
```
$time  返回根据模块时间要求进行舍入的整数
$realtime  返回带小数部分的完整实数
// 时间标度(9-ns,12-ps)，小数点后的数据精度，时间值之后的后缀字符串，显示最小宽度
$timeformat(-9, 3, "ns", 8) 
```
