### 今日任务

1. 心态调整: 其实好好做, 还有一周时间, 大概还需要完成rtt, csr, axi的设计, 有的同学在国庆期间大概就能完成了, 我这几天多花点时间, 优先级放在最高, 还是可以做好的! 一点点做, 这个项目中我也学到了很多, 不是吗. 有问题, 一点点去解决, 总能够获得很多成就感的!

2. 尝试跑rtt

3. ```
   用到的几个reg
   mepc, mstatus, mcycle, mie, mtvec, mcause 	
   ```

4. 学习一下scons的编译过程? 也可以暂时不用, 或者再试试, 不行的话就直接写csr吧, 然后直接跑rtt.bin



```
reg 10 a0 different at pc = [0x        80000014], right=[0x        80017010], wrong=[0x        8011f000]

	80000000:	00101197          	auipc	gp,0x101
    80000004:	af818193          	addi	gp,gp,-1288 # 80100af8 <__global_pointer$>
    80000008:	00108117          	auipc	sp,0x108
    8000000c:	ff810113          	addi	sp,sp,-8 # 80108000 <_sp>
    80000010:	00017517          	auipc	a0,0x17
    // a0 = 80000010 + 17000 = 80017000  != 8011f000
    80000014:	af850513          	addi	a0,a0,-1288 # 80016b08 <_data_lma>
    80000018:	00100597          	auipc	a1,0x100
    8000001c:	fe858593          	addi	a1,a1,-24 # 80100000 <ops>
    80000020:	81018613          	addi	a2,gp,-2032 # 80100308 <rt_interrupt_nest>
    80000024:	00c5fc63          	bgeu	a1,a2,8000003c <_start+0x3c>

bug:
非法产生了前递! 要模仿op2_data 来做
dec_op1_data := MuxCase(dec_alu_op1, Array(
    (es_valid && (exe_reg_wbaddr === dec_rs1_addr) && (dec_rs1_addr =/= 0.U) && exe_reg_ctrl_rf_wen && (io.ctl.op1_sel === OP1_RS1)) -> exe_alu_out,
    (ms_valid && (mem_reg_wbaddr === dec_rs1_addr) && (dec_rs1_addr =/= 0.U) && mem_reg_ctrl_rf_wen && (io.ctl.op1_sel === OP1_RS1)) -> mem_wbdata,
    (ws_valid && (wb_reg_wbaddr  === dec_rs1_addr) && (dec_rs1_addr =/= 0.U) && wb_reg_ctrl_rf_wen  && (io.ctl.op1_sel === OP1_RS1)) -> wb_reg_wbdata
  )) // 且那一级别需要有效
  // 确保当前拍指令有效才行啊, 加valid, 且源地址有效, 是OP1_rs1(不默认了!) 新加的(io.ctl.op1_sel === OP1_RS1))
```



```
reg 10 a0 different at pc = [0x        8000bf38], right=[0x            1800], wrong=[0x               0]
cyc = 8000多

0000000080000fac <rtthread_startup>:
    80000fac:	ff010113          	addi	sp,sp,-16
    80000fb0:	00113423          	sd	ra,8(sp)
    80000fb4:	00813023          	sd	s0,0(sp)
    80000fb8:	01010413          	addi	s0,sp,16
    80000fbc:	7790a0ef          	jal	ra,8000bf34 <rt_hw_interrupt_disable>
    80000fc0:	e90ff0ef          	jal	ra,80000650 <rt_hw_board_init>
    
000000008000bf34 <rt_hw_interrupt_disable>:
    8000bf34:	30047573          	csrrci	a0,mstatus,8
    8000bf38:	00008067          	ret

```



例外中断复习:

1. 需要软硬件结合, 尽可能软件完成大多数, 但开始结束需要硬件(发生情况也比较少)
2. 开始阶段: 例外触发条件的判断硬件完成, 且要保存例外类型(cause), 触发例外指令(epc), PC还要跳转到例外处理入口(mtvec), 之后有软件接管
3. 结束阶段: 返回到发生例外指令重新执行, 且特权态返回:  eret指令
4. 精确例外: 处理例外后, 对于发生例外的指令和之后指令, 好像没发生过(对于ISA定义的内容, 看起来没变), 包括: PC, regs, 内存, 特权级别..., 这些实在不同流水线上分布的, 不是原子的(但要保证尽量原子!)
5. 注意csr的可读可写, 是针对csrr, csrw 来说的
6. 例外条件判定: 7种例外: 地址错, 溢出, syscall, 断点, 保留指令, 中断



5种例外

1. 地址错: 取址PC不对齐, 字load/store 访问地址不对齐, 由cause决定读/写错误, 更新mtvec
2. 溢出(不管): 
3. ecall:     cause = 8, 不更新
4. 断点 ebreak: cause=9, 不更新
5. 非法指令:  



例外一般流程:

1. exl == 0, 更新epc = pc, status.exl = 1; pc = 例外入口
2. exl = 0, pc = epc,   mret指令



中断包括: 6个硬件中断(hw0-hw5), 2个软件中断(sw0-sw1), 一个计时器中断(复用hw5)

响应条件: 

	1. status.IE = 1 全局中断使能开启
 	2. status.exl = 0 没有例外在处理
 	3. 某个中断源产生中断, 且该中断源没有被屏蔽

has_int = (Cause.IP[7:0] & Status.IM[7:0])!=8’h00) && Status.IE==1’b1 && Status.EXL==1’b0;

核心的四个CP0寄存器

8   0 BadVAddr 记录最新地址相关例外的出错地址 	 mtvec 
12 0 Status 处理器状态与控制寄存器							mstatus
13 0 Cause 存放上一次例外原因									mcause
14 0 EPC 存放上一次发生例外指令的 PC					  mepc 

​							mip, mie, mtime, mtimecmp



使用csrr, csrw 来把csrregs 和普通reg进行交互数据, csr_reg 自己不参与算数运算



修改mem_map 要严格按照地址分派来做好, 每个人要测试自己的Soc

NoopSoc, DMA要空, 初始化好就行 

NOOPSoc 换成自己的核心

修改脚本, 加入Filelist

./simv -l a.log

先验证自己的  DVE, 尽可能在11月7号完成所有的代码提交, 11月14号验证完自己的代码. 11月21号交给

把cpu.v 换成自己的就好了

外设发来的中断可以自己设计, 单纯靠MMIO来驱动, DMA通道可以自己扩展.

vcs版本可能不同, 注意下



一生一芯五个观点:  系统的观点, 独立工作的观点, 实践的观点, 年轻的观点, 内外兼修的观点

动手能力强: 能把离散的知识, 联合起来, 形成比较好的系统观, 把知识融会贯通. 乔布斯在哈佛的演讲: stay hungry, 所谓的创新, 就是把知识点串起来, 形成新的知识, 保持探索欲望.



make TARGET='__NUTSHELL__ rtthread.elf   