

## üìù **Plan du Rapport Global du D√©monstrateur**

---

### **1. Introduction g√©n√©rale**

Ce document a pour objectif de pr√©senter en d√©tail le fonctionnement du d√©monstrateur d‚Äôerreurs con√ßu autour de la transmission d‚Äôimages via un syst√®me √©metteur-canal-r√©cepteur. Ce projet a √©t√© impl√©ment√© sur des cartes FPGA Nexys 4 bas√©es sur des puces Artix-7, en exploitant des modules PMOD, notamment l‚Äô√©cran RGB OLED, pour la visualisation des r√©sultats.

L‚Äôarchitecture repose sur la transmission d‚Äôune image depuis un √©metteur vers un r√©cepteur en passant par un canal de communication pouvant introduire des erreurs. L‚Äôimage est tout d‚Äôabord affich√©e sur le PMOD OLED. Par la suite, un codage de vitterbi est appliqu√© √† l‚Äôimage avant sa transmission. Apr√®s le passage par un canal bruit√© (mod√©lis√© par un code vhdl de SNR ), l‚Äôimage est d√©cod√©e √† l‚Äôaide de l‚Äôalgorithme de Viterbi, puis de nouveau affich√©e pour visualiser l‚Äôeffet de la correction d‚Äôerreurs sur notre PMOD.

La communication s√©rie entre les diff√©rents composants (√©metteur, canal, r√©cepteur) est assur√©e via UART. L‚Äôensemble du syst√®me est compos√© des modules VHDL pour le traitement temps r√©el (affichage, encodage, d√©codage) et des scripts Python pour l'envoi d'image et le pilotage des transferts. Ce travail a √©t√© r√©alis√© dans le cadre du projet de d√©monstration d‚Äôun syst√®me de transmission avec d√©tection et correction d‚Äôerreurs.



### **2. Architecture globale du d√©monstrateur**

#### **Figure sch√©matique globale du syst√®me**

Le d√©monstrateur repose sur une architecture en trois parties principales r√©parties sur trois plateformes FPGA Nexys 4, chacune connect√©e √† un PC. La communication entre les diff√©rentes cartes se fait via l‚Äôinterface UART. L‚Äôimage transmise traverse successivement les √©tapes d‚Äô√©mission, de bruitage (canal) et de r√©ception avec correction d‚Äôerreurs, chacune √©tant visualisable √† l‚Äô√©cran PMOD OLED connect√© √† chaque carte.

![Sch√©ma global du syst√®me](images/schema_systeme.png)



#### **Description globale de l‚Äôarchitecture**

Le d√©monstrateur a pour objectif de repr√©senter une cha√Æne de communication num√©rique avec visualisation de l'effet des erreurs de transmission et de leur correction sur une image.

* **√âmetteur (FPGA 1)**
  Le premier FPGA re√ßoit une image depuis un PC via UART. Cette image est d‚Äôabord affich√©e sur un √©cran OLED connect√© √† la carte pour visualiser la version originale. Ensuite, elle est encod√©e √† l‚Äôaide d‚Äôun **codeur convolutif** (type Viterbi) et transmise √† la deuxi√®me carte FPGA par liaison s√©rie.

* **Canal de transmission bruit√© (FPGA 2 / PC 2)**
  La deuxi√®me carte FPGA (ou le PC associ√©) re√ßoit les donn√©es encod√©es, puis applique un **bruit gaussien** avec un SNR contr√¥lable pour simuler un canal de transmission r√©el (bruit blanc additif). L‚Äôimage bruit√©e est ensuite affich√©e pour montrer les erreurs introduites, puis transmise √† la troisi√®me carte.

* **R√©cepteur (FPGA 3)**
  La troisi√®me carte re√ßoit les donn√©es bruit√©es. Un **d√©codeur Viterbi** permet de corriger les erreurs induites par le canal. L‚Äôimage finale d√©cod√©e est affich√©e √† l‚Äô√©cran OLED, ce qui permet de comparer visuellement l‚Äôimage originale, bruit√©e et corrig√©e.


#### **Communication UART entre les blocs**

Les √©changes de donn√©es entre les diff√©rentes cartes FPGA et entre FPGA/PC sont r√©alis√©s via des interfaces UART, impl√©ment√©es en VHDL. Ces liaisons s√©rie permettent un transfert de donn√©es simple, synchrone et efficace, facilitant le test et la validation de chaque √©tage ind√©pendamment. L‚Äôensemble de l‚Äôarchitecture est modulaire, ce qui permet de tester s√©par√©ment l‚Äô√©mission, le canal et la r√©ception.







###  **3. Fonctionnalit√© globale du d√©monstrateur**

####  Description du flux de donn√©es de bout en bout :

1. **Lecture de l‚Äôimage**
   L‚Äôimage √† transmettre peut √™tre dans diff√©rents formats standards (comme PNG, BMP, JPG, etc.). Un script Python est utilis√© pour la convertir dans un format exploitable par le FPGA, g√©n√©ralement en donn√©es brutes (bitmap binaire). Ce traitement permet de d√©couper et organiser les pixels afin qu'ils soient transmissibles via une liaison s√©rie UART.

2. **Transmission UART vers le FPGA √âmetteur**
   Une fois l‚Äôimage convertie, elle est envoy√©e via une liaison UART depuis le PC vers le premier FPGA (FPGA √âmetteur). Ce dernier re√ßoit les donn√©es s√©rie √† l‚Äôaide d‚Äôun module `UART_RX` impl√©ment√© en VHDL.

3. **Encodage & Canal bruit√©**
   Sur le FPGA √âmetteur, les donn√©es d‚Äôimage sont encod√©es √† l‚Äôaide d‚Äôun encodage Viterbi. Ensuite, les donn√©es encod√©es sont transf√©r√©es √† un PC interm√©diaire connect√© √† un deuxi√®me FPGA qui simule un canal bruit√©, en injectant un bruit gaussien selon un SNR r√©glable. Cela permet de simuler des conditions de transmission r√©alistes.

4. **R√©ception & D√©codage par Viterbi**
   Les donn√©es bruit√©es sont transmises √† un troisi√®me FPGA (FPGA R√©cepteur) o√π un d√©codeur Viterbi (impl√©ment√© en VHDL) est utilis√© pour corriger les erreurs de transmission. Ce d√©codage restitue une version corrig√©e de l‚Äôimage.

5. **Affichage de l‚Äôimage sur PMOD RGB OLED**
   √Ä chaque √©tape, l‚Äôimage est convertie et affich√©e sur un √©cran RGB OLED connect√© en PMOD sur chaque FPGA. Cela permet une visualisation directe du r√©sultat de chaque √©tape. 

####  Mise en ≈ìuvre r√©elle sur les cartes Nexys A7 :

Le d√©monstrateur repose sur l‚Äôutilisation de cartes FPGA **Nexys A7**, √©quip√©es du FPGA **Artix-7**. Le projet est r√©parti sur trois cartes et/ou PC selon l‚Äôimpl√©mentation :


## **Fonctionnalit√© globale du d√©monstrateur**

Le d√©monstrateur impl√©mente un syst√®me complet de lecture et d‚Äôaffichage d‚Äôimage sur un √©cran connect√© via un module PMOD. Son objectif principal est de parcourir une m√©moire RAM contenant une image encod√©e en 1, 2, 4 ou 16 bits par pixel (BPP), de convertir si n√©cessaire les donn√©es en un format compatible avec l‚Äôaffichage (RGB565 - 16 bits), puis de les transmettre ligne par ligne √† l'√©cran.

L'affichage est d√©clench√© par un signal de contr√¥le (`enable_pmod`) qui active la lecture s√©quentielle des donn√©es. Pour chaque cycle d‚Äôhorloge, l‚Äôadresse de lecture est g√©n√©r√©e automatiquement √† partir des coordonn√©es de la matrice (`col_counter`, `row_counter`). Le syst√®me incr√©mente ces coordonn√©es pour parcourir l‚Äôimage pixel par pixel, tout en envoyant la position (`pix_col`, `pix_row`) et la couleur du pixel (`pix_data_out`) √† l‚Äô√©cran. Un signal `pix_write` valide chaque √©criture.

Le d√©monstrateur est con√ßu pour √™tre g√©n√©rique, avec des param√®tres configurables comme la largeur et la hauteur de l‚Äô√©cran, ainsi que la profondeur de couleur (BPP). Il supporte plusieurs formats d‚Äôimage gr√¢ce √† un bloc de transcodage int√©gr√©, qui convertit automatiquement les donn√©es issues de la RAM vers le format RGB565 utilis√© pour l‚Äôaffichage.

Une logique de r√©initialisation (`reset`) est √©galement incluse, permettant de r√©initialiser les compteurs et l‚Äô√©tat interne du module √† tout moment. √Ä la fin de l‚Äôaffichage complet de l‚Äôimage (lorsque tous les pixels ont √©t√© envoy√©s), le module d√©sactive automatiquement le signal de validation d‚Äô√©criture et attend un nouveau d√©clenchement.





### **4. Description des modules VHDL**


## **Fonctionnalit√© globale de l‚Äô√©metteur, du canal et du r√©cepteur**

### **√âmetteur (FPGA 1)**

Le r√¥le principal de l‚Äô√©metteur est d‚Äôassurer la r√©ception, l‚Äôencodage et l‚Äôenvoi de l‚Äôimage. Dans un premier temps, une image est transmise depuis un PC vers la carte FPGA via une interface UART, octet par octet. Ces donn√©es sont stock√©es dans une m√©moire RAM locale, puis l‚Äôimage originale est affich√©e sur un √©cran OLED afin d‚Äôavoir un aper√ßu de la qualit√© initiale.

Ensuite, chaque octet est encod√© bit par bit √† l‚Äôaide d‚Äôun **codeur convolutif** (Viterbi encoder), dont l‚Äôobjectif est d‚Äôintroduire de la redondance pour rendre la transmission plus robuste face aux erreurs. Le module `encode8` effectue ce traitement : il extrait chaque bit de l‚Äôoctet, l‚Äôencode √† l‚Äôaide d‚Äôun module `viterbi_encoder`, puis g√©n√®re deux octets de sortie (`x1_byte`, `x2_byte`) correspondant aux deux symboles cod√©s. Ce m√©canisme permet de doubler les donn√©es √† transmettre, mais augmente fortement la capacit√© de correction au niveau du r√©cepteur. Une fois le codage termin√©, les donn√©es sont pr√™tes √† √™tre transmises √† la carte suivante via une liaison s√©rie.


### **Canal de transmission bruit√© (FPGA 2)**

Le canal repr√©sente une simulation d‚Äôun environnement de transmission r√©el o√π les donn√©es peuvent √™tre alt√©r√©es. Les octets encod√©s provenant de l‚Äô√©metteur sont re√ßus, puis **un bruit gaussien additif (AWGN)** est appliqu√© pour simuler une d√©gradation du signal, typique d‚Äôun canal analogique.

Ce bruit est contr√¥l√© par un param√®tre SNR (Signal-to-Noise Ratio), qui permet de varier l‚Äôintensit√© du bruit inject√© dans le signal. Une fois bruit√©es, les donn√©es sont affich√©es (image d√©grad√©e) puis renvoy√©es √† la troisi√®me carte (r√©cepteur). Cette √©tape permet d‚Äôobserver l‚Äôimpact des perturbations sur une transmission non prot√©g√©e.


### **R√©cepteur et D√©codage (FPGA 3)**

Le r√©cepteur a pour r√¥le de r√©cup√©rer les donn√©es bruit√©es, de les d√©coder, puis de reconstruire l‚Äôimage originale. Pour cela, il s‚Äôappuie sur un **d√©codage convolutif de type Viterbi**, capable de corriger les erreurs introduites par le bruit durant la transmission. Afin de permettre un traitement pr√©cis et contr√¥l√©, une **ROM nomm√©e `rom_sigma`** est utilis√©e. Cette m√©moire contient des valeurs pr√©d√©finies de sigma (√©cart-type du bruit), utilis√©es pour moduler la r√©ponse du d√©codeur selon les conditions de bruit simul√©es. Elle permet d‚Äôajuster dynamiquement la sensibilit√© du d√©codage en fonction du niveau de bruit re√ßu, en se basant sur une entr√©e `sb` (signal binaire) repr√©sentant un index de configuration.

En compl√©ment, un module `data_serializer` est utilis√© pour **d√©s√©rialiser les donn√©es** re√ßues. Les bits re√ßus en s√©rie sont regroup√©s en octets et stock√©s dans une m√©moire tampon. Une fois reconstitu√©s, ces octets sont pr√©sent√©s au d√©codeur Viterbi, qui applique son algorithme de correction bas√© sur les treillis de transition d‚Äô√©tats. Ce processus permet de retrouver les donn√©es d‚Äôorigine avec une grande fiabilit√©, malgr√© la d√©gradation subie par le canal.

Enfin, les octets corrig√©s sont envoy√©s vers un √©cran OLED connect√© √† la carte FPGA, permettant de visualiser l‚Äôimage restaur√©e. Ce m√©canisme de comparaison entre l‚Äôimage originale, bruit√©e et d√©cod√©e offre une d√©monstration concr√®te de l‚Äôefficacit√© du codage/d√©codage convolutif dans un environnement de transmission bruit√©.




### **5. Simulations**



Afin de valider le bon fonctionnement de notre syst√®me de transmission de donn√©es, une **simulation compl√®te a √©t√© r√©alis√©e** √† l‚Äôaide d‚Äôun banc d‚Äôessai VHDL. Le fichier de test `tb_top_level.vhd` simule l‚Äôinterconnexion des diff√©rents blocs du syst√®me, incluant l‚Äôencodage convolutif, l‚Äôajout de bruit contr√¥l√© via un param√®tre `snr`, et le d√©codage Viterbi. Cette simulation permet de v√©rifier **le comportement temporel et logique** de l‚Äôensemble du syst√®me sans recourir imm√©diatement au mat√©riel FPGA.

Le `testbench` g√©n√®re un **signal d‚Äôhorloge (clk)** avec une p√©riode d√©finie (10 ns), simule un **reset** initial, puis active progressivement les signaux de contr√¥le (`enable`, `dat`, `snr`) dans un sc√©nario temporel r√©aliste. Le signal `snr` est configur√© √† sa valeur maximale (`"111111"`) pour observer le comportement du syst√®me dans un environnement fortement bruit√©. Le banc d‚Äôessai permet de v√©rifier que les donn√©es sont correctement transmises, encod√©es, perturb√©es par un bruit simul√©, puis **corrig√©es par le d√©codeur Viterbi**.

Gr√¢ce √† cette simulation, nous avons pu **valider la coh√©rence des transferts de donn√©es vers la RAM** pour l‚Äôaffichage, ainsi que le bon fonctionnement des modules d‚Äô**encodage** et de **d√©codage**. Elle nous a permis de d√©tecter et corriger d‚Äô√©ventuelles erreurs de synchronisation ou de logique, avant l‚Äôimpl√©mentation mat√©rielle sur les FPGA.





### **6. R√¥le des scripts Python dans la transmission de l'image via UART**

Dans le cadre de ce projet, plusieurs scripts Python ont √©t√© utilis√©s pour √©tablir une communication entre le PC et le FPGA via l'interface UART, g√©rer la transmission des donn√©es sous forme d'images, appliquer un bruit contr√¥l√© et effectuer des op√©rations d'encodage et de d√©codage, notamment avec le Viterbi.

#### **6.1 Connexion UART entre les PC et le FPGA**

La connexion entre le PC et le FPGA a √©t√© r√©alis√©e en utilisant la biblioth√®que `serial` de Python, qui permet de configurer une interface s√©rie pour l'envoi et la r√©ception de donn√©es via UART. La communication s'est effectu√©e √† une vitesse de transmission de 921600 bauds, conform√©ment √† la configuration de l'UART sur le FPGA. Le script Python suivant a √©t√© utilis√© pour envoyer des bits individuels au FPGA et recevoir les r√©ponses encod√©es :

```python
import serial
import time

# Configuration du port s√©rie
ser = serial.Serial(port='/dev/ttyUSB1', baudrate=921600, timeout=1)

def send_bit(bit):
    byte_to_send = bit & 0x01  # Assurez-vous que c'est bien 0 ou 1
    ser.write(bytes([byte_to_send]))  # Envoi du bit
    print(f"Sent bit: {bit}")

def receive_encoded():
    data = ser.read(1)  # Lecture de 1 octet
    if len(data) == 0:
        print("Timeout, no data received.")
        return None
    byte_received = data[0]
    x1 = byte_received & 0x01
    x2 = (byte_received >> 1) & 0x01
    print(f"Received encoded bits: x1={x1}, x2={x2}")
    return x1, x2
```

Ce script permet de transmettre un flux de bits, puis de recevoir des donn√©es encod√©es sous forme de deux bits (x1 et x2). Cette transmission est effectu√©e dans un format compatible avec l'encodeur Viterbi utilis√© sur le FPGA.

#### **6.2 Envoi et r√©ception de l'image en trames**

Les images √©taient envoy√©es sous forme de trames de bits encod√©es √† travers UART. Le processus a impliqu√© la conversion des images en donn√©es binaires, puis l'application d'un codage Viterbi avant de transmettre chaque bit au FPGA. Une fois l'image encod√©e, chaque octet √©tait envoy√© au FPGA, et l'encodage (utilisant la m√©thode Viterbi) √©tait appliqu√© pour garantir la fiabilit√© des donn√©es transmises.

#### **6.3 Ajout de bruit contr√¥l√© (SNR configurable)**

Dans la simulation de canal, un bruit contr√¥l√© a √©t√© ajout√© pour simuler des perturbations dans la transmission des donn√©es. L'ajout de bruit est crucial pour tester la robustesse du syst√®me de transmission et la capacit√© du d√©codeur √† r√©cup√©rer correctement les donn√©es malgr√© des erreurs introduites par le canal. Bien que le bruit contr√¥l√© n‚Äôait pas √©t√© inclus directement dans le code que tu as fourni, des outils comme `numpy` et `random` peuvent √™tre utilis√©s pour g√©n√©rer du bruit et modifier le signal re√ßu afin de tester la performance du d√©codeur Viterbi dans des conditions r√©elles de transmission.

#### **6.4 Encodage et D√©codage avec Viterbi**

L'encodeur et le d√©codeur Viterbi ont √©t√© impl√©ment√©s en Python pour correspondre exactement au comportement attendu sur le FPGA. Le d√©codeur Viterbi permet de r√©cup√©rer les bits originaux √† partir des bits re√ßus encod√©s, m√™me en pr√©sence d'erreurs dues au bruit du canal. Voici un extrait du code utilis√© pour l'impl√©mentation de l'encodeur et du d√©codeur Viterbi :

```python
def hard_viterbi_decode(encoded_bits):
    # D√©code les bits re√ßus en utilisant l'algorithme Viterbi
    # (impl√©mentation simplifi√©e pour un code convolutif avec une contrainte de longueur 3 et un taux de 1/2)
    K = 3
    num_states = 2 ** (K - 1)
    path_metrics = [float('inf')] * num_states
    path_metrics[0] = 0  # D√©marre depuis l'√©tat 0
    paths = [[] for _ in range(num_states)]

    for i in range(0, len(encoded_bits), 2):
        x1_recv = encoded_bits[i]
        x2_recv = encoded_bits[i+1]

        new_metrics = [float('inf')] * num_states
        new_paths = [[] for _ in range(num_states)]

        for prev_state in range(num_states):
            if path_metrics[prev_state] == float('inf'):
                continue

            for bit_in in [0, 1]:
                next_state = ((prev_state << 1) | bit_in) & 0b11
                x1_expected, x2_expected = get_output_bits(prev_state, bit_in)
                metric = path_metrics[prev_state] + int(x1_recv != x1_expected) + int(x2_recv != x2_expected)

                if metric < new_metrics[next_state]:
                    new_metrics[next_state] = metric
                    new_paths[next_state] = paths[prev_state] + [bit_in]

        path_metrics = new_metrics
        paths = new_paths

    min_state = path_metrics.index(min(path_metrics))
    return paths[min_state]
```

L'encodeur Viterbi est utilis√© pour g√©n√©rer les bits encod√©s √† partir des bits d'entr√©e. Une fois les bits re√ßus, le d√©codeur Viterbi applique une recherche de chemin pour corriger les erreurs potentielles et r√©cup√©rer les bits originaux. Ce processus a √©t√© valid√© en comparant les bits d√©cod√©s avec les bits d'origine.

#### **6.5 Test de l'encodeur et du d√©codeur**

Pour valider l'ensemble du processus de transmission, nous avons test√© l'encodeur et le d√©codeur en envoyant des s√©quences de bits connues, puis en v√©rifiant si les bits re√ßus correspondaient aux bits envoy√©s. Voici un extrait du test de comparaison des bits encod√©s :

```python
# Exemple de s√©quence de bits
test_bits = [1, 0, 1, 1, 0, 0, 1, 0]
expected_encoded = viterbi_encode(test_bits)
actual_encoded = []

# Simulation de l'envoi et de la r√©ception de bits
for bit in test_bits:
    ser.write(bytes([bit & 0x01]))  # Envoi du bit au FPGA
    time.sleep(0.01)

    response = ser.read(1)  # Lecture de la r√©ponse
    byte = response[0]
    x1 = byte & 0x01
    x2 = (byte >> 1) & 0x01
    actual_encoded.extend([x1, x2])

# Comparaison des r√©sultats
print("Expected encoding :", expected_encoded)
print("FPGA returned      :", actual_encoded)
print("‚úÖ Match:", expected_encoded == actual_encoded)
```


### **7. R√©sultats et observations**

* Affichage r√©ussi avec et sans bruit
* R√©cup√©ration correcte de l‚Äôimage apr√®s d√©codage
* Comparaison visuelle entre image brute et image d√©bruit√©e
* Cas 1 bit vs 8 bits : observations (qualit√©, fiabilit√©)

---

### **9. Conclusion**

* Synth√®se du fonctionnement complet du d√©monstrateur
* Int√©gration hardware/software r√©ussie
* Perspectives : am√©lioration du d√©bit, autre type de codage, compression, etc.

---

IL faut ecrire la remarque  sur taux d'erreur binanire 
