title: makefile 入门学习
categories:
  - linux
tags:
  - shell
date: 2015-06-03 07:49:32
---


## 1. make 的工作原理

make 工具最基本的功能是调用makefile文件，通过makefile文件来描述程序编译的整个过程，不必每次输入gcc 或者 g++ 等命令来完成编译工作。
makefile 关系到了整个工程的编译规则。一个工程中的源文件不计数，其按类型、功能、模块分别放在若干个目录中，makefile定义了一系列的规则来指定，哪些文件需要先编译，哪些文件需要后编译，哪些文件需要重新编译，甚至于进行更复杂的功能操作，因为makefile就像一个Shell脚本一样，其中也可以执行操作系统的命令。 
<!--more-->

makefile带来的好处就是——“自动化编译”，一旦写好，只需要一个make命令，整个工程完全自动编译，极大的提高了软件开发的效率。make是一个命令工具，是一个解释makefile中指令的命令工具，一般来说，大多数的IDE都有这个命令，比如：Delphi的make，Visual C++的nmake，Linux下GNU的make。可见，makefile都成为了一种在工程方面的编译方法。 

----

来看一个例子：
``` c
add:main.o add.o
	gcc -o add main.o add.o
main.o : main.c
	gcc -c main.c
add.o : add.c
	gcc -c add.c
    
clean: 
	rm main.o add.o add
```

在当前目录下输入make命令，系统将自动完成如下操作：
1. make 工具在当前目录下依次寻找GNUmakefile、makefile或者Makefile的文件，找到一个则停止查找；
2. 如果找到，它会查找文件中的第一个目标，如上面例子的add，并将这个文件作为最后一步生成的目标。
3. 如果add文件不存在或者add所依赖的后面的“.o”文件的修改时间比add文件晚，则系统执行后面所定义的命令来生成这个add文件；
4. 如果add所依赖的“.o”文件也不存在，则make工具会在当前文件中查找目标为“.o”文件的依赖文件，如果找到就根据相应的规则生成“.o”文件；
5. 如果makefile文件列出的源文件都存在，make工具就会先生成“.o”文件，然后再用“.o”文件链接成可执行文件，否则将提示“找不到目标”错误。

这就是整个make的依赖性，make会一层又一层地去找文件的依赖关系，直到最终编译出第一个目标文件。在找寻的过程中，如果出现错误，比如最后被依赖的文件找不到，那么make就会直接退出，并报错，而对于所定义的命令的错误，或是编译不成功，make根本不理。
通过上述分析，我们知道，像clean这种，没有被第一个目标文件直接或间接关联，那么它后面所定义的命令将不会被自动执行，不过，我们可以显示要make执行。即命令——“make clean”，以此来清除所有的目标文件，以便重编译。 


---

## 2. make的语法及参数选项

make 命令主要有标志、宏定义和目标名三个可选参数，其标准形式：
> make [标志][宏定义][目标名]

主要的标志选项及其含义如下: 可以通过 make --help 查看

| 参数   | 对应的英文单词 | 功能和含义 |
|------  |:----           |:-----     |
|-f FILE | file           | 读取FILE文件作为一个makefile |
| -i     | ignore-errors  | 忽略命令执行返回的出错信息   |
| -n     | just-print     | 非执行模式，输出所有执行命令，但并不执行|
| -d     | debug     | Debug模式，输出有关文件和检测时间的详细信息 |
| -I dir | directory | 包含makefile文件时，利用该选项指定搜索目录  |

执行make命令时，可以通过参数为makefile文件内的宏变量CC赋值，通过宏变量CC指定不同的编译器来编译源文件，如下图：

![]( /img/blog/make_ex1.png)

``` c
#this is a example 
CC=

add:main.o add.o
	$(CC) -o add main.o add.o
main.o : main.c
	$(CC) -c main.c
add.o : add.c
	$(CC) -c add.c
    
clean: 
	rm main.o add.o add
```

目标名选项用来指定make命令要编译或者执行的目标，并且允许同时指定多个目标，如上例中的`make clean`。操作时按照从左到右的顺序依次编译或执行各个目标。如果不指定目标选项，则系统默认指向makefile文件中的第一个目标，如上例中的add。

## 3. makefile 文件

make 命令执行时，需要一个 Makefile 文件，以告诉make命令需要怎么样的去编译和链接程序。makefile 文件遵循一定的格式，它通常包含以下内容：

* 需要由make命令创建的目标对象(targets)，可以是Object File，也可以是执行文件，还可以是一个标签（Label），对于标签这种特性，在后续的“伪目标”章节中会有叙述；
* 要创建的目标对象所依赖的文件(dependent_files)；
* 创建每个目标对象时需要运行的命令(command)。

> Makefile 的一般格式：

``` c
targets ... : dependent_files ...
    (tab)command
    ...
```
### 3.1 makefile 的包含

与C/C++ 的 “#include” 一样，makefile 可以使用include关键字将其他makefile包含进来，被包含的内容会原封不动的加载到当前makefile文件的包含位置。include 关键字后面指定要包含的文件名、路径或者变量，它们之间用一个或者多个空格隔开。举例来说，倘若有几个makefile如a.make、b.make、c.make，还有一个makefile相关文件make.rules，以及一个变量include_dir,则下面的语句：

``` c
    include_dir := /usr/include
    include *.make $(include_dir)make.rules
```
等价于：
``` c
    include a.make b.make c.make /usr/include_dir/make.rules
```
makefile 命令执行时，先将include关键字后面指定的相关文件内容加载进来并安置在当前位置，如果文件是绝对路径，make 命令将在当前目录寻找，倘若未找到，make命令一般还会去下面几个目录中寻找：

* 如果执行make命令时使用了“-I”参数指定了某个目录，make命令回去该目录中寻找相关文件；
* 如果 /usr/local/bin 或 /usr/include 目录存在，make命令将会去该目录下寻找相关文件。

make 命令如果未找到include关键字指定的某个文件，将会报错并且停止运行，想让make命令不去理会这些相关文件是否存在而继续执行，可以在include前面加上一个减号“-”，它表示include加载过程中出现的错误都将被忽略。

### 3.2 makefile 的语法规则

一个基本的makefile主要是由目标对象、依赖文件、变量和命令4部分组成。一个makefile文件中可以有多个目标对象，要生成特定的目标对象，在执行make命令时跟上目标对象即可。如“make add.o”，倘若不指定，make命令自动将makefile文件中第一个目标对象作为默认对象来生成。

Makefile里主要包含了五个东西：显式规则、隐晦规则、变量定义、文件指示和注释。 

1. 显式规则。显式规则说明了，如何生成一个或多的的目标文件。这是由Makefile的书写者明显指出，要生成的文件，文件的依赖文件，生成的命令。 

2. 隐晦规则。由于我们的make有自动推导的功能，所以隐晦的规则可以让我们比较粗糙地简略地书写Makefile，这是由make所支持的。 

3. 变量的定义。在Makefile中我们要定义一系列的变量，变量一般都是字符串，这个有点你C语言中的宏，当Makefile被执行时，其中的变量都会被扩展到相应的引用位置上。 

4. 文件指示。其包括了三个部分，一个是在一个Makefile中引用另一个Makefile，就像C语言中的include一样；另一个是指根据某些情况指定Makefile中的有效部分，就像C语言中的预编译#if一样；还有就是定义一个多行的命令。有关这一部分的内容，我会在后续的部分中讲述。 

5. 注释。Makefile中只有行注释，和UNIX的Shell脚本一样，其注释是用“#”字符，这个就像C/C++中的“//”一样。如果你要在你的Makefile中使用“#”字符，可以用反斜框进行转义，如：“\#”。 

最后，还值得一提的是，在Makefile中的命令，必须要以[Tab]键开始。 

### 3.3 makefile 与命令

makefile 中的命令由一些Shell 命令行组成，这些命令被一条条地执行，除了第一条紧跟在依赖关之后的命令需要使用分号隔开以外，其他每一行，其他每一行命令行必须以制表符tab开始。多个命令行之间可以有空行或者注释行。

> 命令的执行

当makefile中的目标需要被重建时，此条目标对应的依赖关系后面紧跟的命令将会被执行，如果有多行命令，则makefile将会为每一行命令分配一个子shell去执行，因此多行命令之间的执行是相互独立的，也不存在依赖关系。
**需要注意的是，** 在一条依赖关系下的多个命令行中，前一行中的cd命令改变目录后不会对后面的命令行产生影响，也就是说后续命令行的执行目录不会是之前使用cd命令进入的那个目录。而Makefile中处于同一行、用分号分割的多个命令属于同一个子shell，前面cd 命令的目录切换动作可以影响到分号后面的其他命令。
``` c
    hello:src/hello.o src/hello.h
        cd src/; gcc hello.c -o hello
```
如果需要将一个完整的Shell命令书写到多行上，可以使用反斜杠“\”来处理多行命令的连接，表示反斜杠前后的两行属于同一行命令。
``` c
    hello:src/hello.o src/hello.h
        cd src/; \
        gcc hello.c -o hello
```
**并发执行命令**

make 可以同时执行多条命令，默认情况下，make在同一时刻汁执行一条命令，后一条命令依赖前一天命令的执行完成，为了同时执行多条命令，可以执行make命令时添加“-J”选项来指导同时执行命令条数的上线。
如果“-j”之后跟一个整数，其含义表示make在同一时刻允许执行的最多命令条数；如果选项“-j”之后不跟整数，则表示不限制同时执行的命令条数，即每条依赖关系后有多条命令就同时执行多少条。make -j 的并发执行时按依赖关系并发执行的。没有依赖关系的命令可以并发执行。

### 3.4 makefile 与变量

变量在makefile中定义的名字，用来代替一个文本字符串，该文本字符串成为变量的值。变量名是大小写敏感的。在makefile中定义变量有两种方式：一中是递归展开，另一种是简单方式。引用变量VAR的值的格式为$(VAR)。
递归展开方式的定义格式为：VAR=var。递归展开方式定义的变量实在引用该变量时进行替换的，即如果该变量包含了对其他变量的引用，则在引用该变量时一次性将内嵌变量全部展开。
简单展开变量的定义格式：VAR:=var。简单扩展类型变量的值在定义处展开，并且只展开一次，因此它不包含对任何其他的变量的引用，从而消除了嵌套引用。

下面给出一个使用了变量的makefile例子，这里用OBJS代替main.o 和add.o，用CC代替gcc,用CFLAGS代替"-Wall -O -g"。这样在以后修改时，就可以只修改变量定义，而不需要修改下面的引用实体，从而大大简化了维护makefile的工作量。

``` c
OBJS=main.o add.o
CC = gcc
CFLAGS=-Wall -O -g

add:$(OBJS)
	$(CC) $(OBJS) -o add
main.o : main.c
	$(CC) $(CFLAGS) -c main.c -o main.o
add.o : add.c
	$(CC) $(CFLAGS) -c add.c -o add.o
    
clean: 
	rm *.o
```
可以看到，此处变量是以递归展开方式定义的。

> makefile 中的变量分为用户自定义变量、预定义变量、自动变量及环境变量。

OBJS 就是用户自定义变量。未经用户定义，在makefile中默认存在的变量则为预定义变量和自动变量，其中部分有默认值，当然用户可以对其修改。
预定义变量包含了常见编译器、汇编器的名称及其编译选项。下表列出了常见的预定义变量及其部分默认值。

|预定义变量|名称或选项|默认值|
|---       |--  - ----|----- |
| AR       | 库文件维护程序的名称| ar|
|AS     | 汇编程序的名称|   as|
|CC     |C 编译器的名称|     cc|
|CPP    |C 预编译器的名称|  $(CC) -E |
|CXX    | C++ 编译器的名称|  g++|
| FC    | Fortran 编译器的名称| f77|
|RM     | 文件删除程序的名称  | rm -f|
|CFLAGS | C 编译器的选项    | 无 |
|CXXFLAGS|C++ 编译器的选项  | 无|

由于常见的GCC编译语句通常包含了目标文件和依赖文件，而这些文件在makefile文件中的依赖关系一行已经有所体，因此，为了进一步简化makefile的编写，引入了自动变量。**自定变量**通常可以代表编译语句的目标文件和依赖文件等，并且具有本地含义。下表中列出了makefile 中常见的自动变量。

|自定变量|含义|
|-----   |----|
|$* |不包含扩展名的目标文件名称|
|$+ |所有的依赖文件，以空格分开，并以出现的先后为序|
|$< |第一个依赖文件的名称|
|$? |所有时间戳比目标文件晚的依赖文件，并以空格分开|
|$@ |目标文件的完整名称|
|$^ |所有不重复的依赖文件，以空格分开|
|$% |如果目标是归档成员，则该变量表示目标文件的归档成员名称|

自动变量的书写比较难记，但是在熟练了之后会非常方便。 
``` c
OBJS=main.o add.o
CC = gcc
CFLAGS=-Wall -O -g

add:$(OBJS)
	$(CC) $^ -o $@
main.o : main.c
	$(CC) $(CFLAGS) -c $< -o $@
add.o : add.c
	$(CC) $(CFLAGS) -c $< -o $@
    
clean: 
	rm *.o
```
另外，在makefile中还可以使用环境变量，使用环境变量的方法相对比较简单，make在启动时会自动读取系统当前已经定义的环境变量，并且会创建与之具有相同名称和数值的变量。但是，如果用户在makefile中定义了相同名称的变量，则用户自定义变量将覆盖同名的环境变量。

### 3.5 makefile 与条件语句

条件语句可以根据一个变量的值来控制 make 执行或者忽略 Makefile 的特定部分。条件语句可以是两个不同变量、或者变量和常量值的比较。要注意的是：条件语句只能用于控制 make 实际执行的makefile 文件部分，它不能控制规则的 shell 命令执行过程。Makefile 中使用条件控制可以做到处理的灵活性和高效性。

1.条件语句

首先我们来看一个使用条件判断的 Makefile 例子；对变量“CC”进行判断，其值如果是“gcc”那么在程序连接时使用库“libgnu.so”或者“libgnu.a”，否则不链接任何库。Makefile 中的条件判断部分如下：

``` c  
libs_for_gcc = -lgnu
normal_libs =

foo: $(objects)  
ifeq ($(CC),gcc)  
	$(CC) -o foo $(objects) $(libs_for_gcc)  
else  
	$(CC) -o foo $(objects) $(normal_libs)  
endif 

```

该条件包含了三个指令：ifeq、else 和 endif。ifeq 指令时条件语句的开始，并且指明条件。它包含两个参数，被逗号隔开，并被扩在圆括号内。运行时首先将两个参数变量进行替换，然后进行比较。

上面的例子一种更简洁的实现方式为：

``` c  
libs_for_gcc = -lgnu  
normal_libs =  
ifeq ($(CC),gcc)  
	libs=$(libs_for_gcc)  
else  
	libs=$(normal_libs)  
endif  

foo: $(objects)  
	$(CC) -o foo $(objects) $(libs)   
```

2.条件语句的语法
``` c 
   conditional-directive
        text-if-ture
    endif 
```

"text-if-true" 可以是任何文本行，在条件为真是它被认为是makefile中的一部分；如果为假则被忽略。

完整条件语句的语法为：
    conditional-directive
        text-if-ture
    else 
        test-if-false
    endif 

conditiona-directive 有如下的一些条件语句：

- ifeq(arg1, arg2) 测试arg1， arg2 是否相等
- ifdef variable-name 测试变量variable-name是否被定义过
- ifndef 与ifdef 的功能恰好相反，ifndef 用来判断变量是否没有被定义

### 3.6 makefile 与函数

在makefile中可以使用函数来处理变量从而让命令或规则更为灵活和智能。make所支持的函数不算多，但是已经足够使用了。函数调用后，函数的返回值可以当作变量来使用。
1. 函数的用法
函数调用很像变量的使用，也是以“$”来标识的，语法如下：
    `$(<function><arguments>)`
或者是
    `${<function><arguments>}`
其中，<function> 是函数名，arguments是函数参数，参数间以逗号分隔，而函数名和参数之间以空格分隔。
看下面的例子：

``` c 
comma:= ,
empty:=
space:= $(empty) $(empty)
foo:= a b c
bar:= $(subst $(space),$(comma),$(foo)) 

.PHNOY:clearn
clearn:
	@echo $(bar)	
```
这个例子中，“\$(comma)”的值是一个逗号，"\$(space)"使用"\$(empty)"定义了一个空格，“\$(foo)” 的值是“a b c”, “\$(bar)”的定义调用l函数subst,这是一个替换函数，这个函数有三个参数，第一个参数是被替换字符串，第二个参数是替换字符串，第三个参数是需要执行替换操作的字串。这个函数将“\$(foo)”中的空格替换成逗号，所以“\$(bar)”的值为“a,b,c”。
其他一些函数：
1. `$(subst FROM,TO,TEXT)`
函数名称：字符串替换函数—subst。
函数功能：把字串“TEXT”中的“FROM”字符替换为“TO”。
返回值：替换后的新字符串。
示例：
`$(subst ee,EE,feet on the street)`
替换“feet on the street”中的“ee”为“EE”，结果得到字符串“fEEt on the strEEt”。
2. `$(strip STRINT)`
函数名称：去空格函数—strip。
函数功能：去掉字串（若干单词，使用若干空字符分割）“STRINT”开头和结尾的
空字符，并将其中多个连续空字符合并为一个空字符。
返回值：无前导和结尾空字符、使用单一空格分割的多单词字符串。
函数说明：空字符包括空格、[Tab]等不可显示字符。
示例：
` STR = a b c`
 `LOSTR = $(strip $(STR))`
结果是“a b c”。
“strip”函数经常用在条件判断语句的表达式中，确保表达式比较的可靠和健壮！
3.  `$(findstring FIND,IN)`
函数名称：查找字符串函数—findstring。
函数功能：搜索字串“IN”，查找“FIND”字串。
返回值：如果在“IN”之中存在“FIND”，则返回“FIND”，否则返回空。
函数说明：字串“IN”之中可以包含空格、[Tab]。搜索需要是严格的文本匹配。
示例：
`$(findstring a,a b c)
$(findstring a,b c)`
第一个函数结果是字“a”；第二个值为空字符。
4.  shell函数
shell 函数，它的参数对应的就是shell的命令，它的反引号“`”具有相同的功能。shell 函数将执行系统命令后的输出作为返回值，可以用系统命令及字符串处理命令awk、sed 等命令来生成一个变量。例如：

`contents := $(shell cat foo)`
将变量“contents”赋值为文件“foo”的内容，文件中的换行符在变量中使用空格代
替。

## 4. 伪目标 
伪目标是这样一个目标：它不代表一个真正的文件名，在执行 make 时可以指定这个目标来执行其所在规则定义的命令，有时也可以将一个伪目标称为标签。

使用伪目标有两点原因： 1. 避免在我们的 Makefile 中定义的只执行命令的目标（此目标的目的为了执行执行一些列命令，而不需要创建这个目标）和工作目录下的实际文件出现名字冲突。 2. 提高执行 make 时的效率，特别是对于一个大型的工程来说，编译的效率也许你同样关心。以下就这两个问题我们进行分析讨论：

1.如果我们需要书写这样的一个规则：规定所定义的命令不是去创建目标文件，而是通过make命令行明确指定它来执行一些特定的命令。像常见的clean 目标：

``` c
clean:
    rm -rf *.o temp

```

规则中“ rm”不是创建文件“ clean”的命令，而是删除当前目录下的所有.o 文件和 temp文件。当工作目录下不存在“ clean”这个文件时，我们输入“ make clean”，“ rm *.o temp”总会被执行。这是我们的初衷。

但是如果在当前工作目录下存在文件“clean”，情况就不一样了，同样我们输入
“ make clean”，由于这个规则没有任何依赖文件，所以目标被认为是最新的而不去执行规则所定义的命令，因此命令“rm”将不会被执行。这并不是我们的初衷。为了解决这个问题，我们需要将目标“clean”声明为伪目标。将一个目标声明为伪目标的方法是将它作为特殊目标**.PHONY**的依赖。

这样目标“clean”就被声明为一个伪目标，无论在当前目录下是否存在“clean”这个文件。我们输入"make clean"之后。“rm”命令都会被执行。而且，当一个目标被声明为伪目标后，make 在执行此规则时不会去试图去查找隐含规则来创建它。这样也提高了 make 的执行效率，同时也不用担心由于目标和文件名重名而使我们的期望失败。在书写伪目标规则时，首先需要声明目标是一个伪目标，之后才是伪目标的规则定义。

``` c
   
.PHONY:clean    
clean:  
    rm -rf *.o temp      

```


2.伪目标的另外一种使用场合是在 make 的并行和递归执行过程中。此情况下一般会存在一个变量，定义为所有需要 make 的子目录。对多个目录进行 make 的实现方 式可以是：在一个规则的命令行中使用 shell 循环来完成。

在 Makefile 中，一个伪目标可以有自己的依赖（可以是一个或者多个文件、一个或者多个伪目标）。在一个目录下如果需要创建多个可执行程序，我们可以将所有程序的重建规则在一个 Makefile 中描述。因为 Makefile 中第一个目标是“终极目标”，约定的做法是使用一个称为**“all”**的伪目标来作为终极目标，它的依赖文件就是那些需要创建的程序。下面就是一个例子：

``` c
#sample Makefile
all:prog1 prog2 prog3
.PHONY:all
prog1 : prog1.o utils.o
    cc -o prog1 prog1.o utils.o
prog2 : prog2.o
    cc -o prog2 prog2.o
prog3 : prog3.o sort.o utils.o
    cc -o prog3 prog3.o sort.o utils.o    
```

执行 make 时，目标“ all”被作为终极目标。为了完成对它的更新， make 会创建（不存在）或者重建（已存在）目标“ all”的所有依赖文件（ prog1、 prog2 和 prog3）。当需要单独更新某一个程序时，我们可以通过 make 的命令行选项来明确指定需要重建的程序。（例如：“ make prog1”）。

## 5. makefile 中的隐含规则

在使用make编译.c源文件时，编译.c源文件规则的命令可以不用明确给出。这是因为make本身存在一个默认的规则，能够自动完成对.c文件的编译并生成对应的.o文件。它执行命令“cc -c”来编译.c源文件。在Makefile中我们只需要给出需要重建的目标文件。

“*隐含规则*”为 make 提供了重建一类目标文件通用方法，不需要在 Makefile 中明确地给出重建特定目标文件所需要的细节描述。例如：典型地；make 对 C 文件的编译过程是由.c 源文件编译生成.o 目标文件。当 Makefile 中出现一个.o 文件目标时，make 会使用这个通用的方式将后缀为.c 的文件编译称为目标的.o 文件。另外，在 make 执行时根据需要也可能是用多个隐含规则。比如：make 将从一个.y文件生成对应的.c 文件，最后再生成最终的.o 文件。就是说，只要目标文件名中除后缀以外其它部分相同，make 都能够使用若干个隐含规则来最终产生这个目标文件（当然最原始的那个文件必须存在）。例如；可以在 Makefile 中这样来实现一个规则：“foo : foo.h”，只要在当前目录下存在“foo.c”这个文件，就可以生成“foo”可执行文件。

内嵌的“隐含规则”在其所定义的命令行中，会使用到一些变量（通常也是内嵌变量）。我们可以通过改变这些变量的值来控制隐含规则命令的执行情况。例如：内嵌变量“CFLAGS”代表了 gcc 编译器编译源文件的编译选项，我们就可以在 Makefile 中 重新定义它，来改变编译源文件所要使用的参数。
看下面的例子
``` c
# sample Makefile
CUR_DIR = $(shell pwd)
INCS := $(CUR_DIR)/include
CFLAGS := -Wall –I$(INCS)
EXEF := foo bar
.PHONY : all clean
all : $(EXEF)
foo : foo.c
foo : CFLAGS+=-O2
bar : bar.c
bar : CFLAGS+=-g

$(EXEF) : debug.h
    $(CC) $(CFLAGS) $(addsuffix .c,$@) –o $@
clean :
    $(RM) *.o *.d $(EXES) 
```
对应使用简化规则后的makefile 文件如下:
``` c
# sample Makefile
CUR_DIR = $(shell pwd)
INCS := $(CUR_DIR)/include
CFLAGS := -Wall –I$(INCS)
EXEF := foo bar
.PHONY : all clean
all : $(EXEF)
foo : CFLAGS+=-O2
bar : CFLAGS+=-g
clean :
    $(RM) *.o *.d $(EXES) 
```
以下是一些常见的隐含规则：

1. 编译C程序
“N.o”自动由“N.c”生成，执行命令为`$(CC) -c $(CPPFLAGS) $(CFLAGS)`。
2. 编译C++程序
“N.o”自动由“N.cc”或者“N.C”生成，执行命令为`$(CXX) -c $(CPPFLAGS)
$(CFLAGS)`。建议使用“.cc”作为C++源文件的后缀，而不是“.C”。
3. 编译Fortran/Ratfor程序
“N.o”自动由“N.r”、“N.F”或者“N.f” 生成，根据源文件后缀执行对应的
命令：
``` c 
.f — “$(FC) –c $(FFLAGS)
.F — “$(FC) –c $(FFLAGS) $(CPPFLAGS)
.r — “$(FC) –c $(FFLAGS) $(RFLAGS)
```

## 6. 后记

下面是我写的一个代码的makefile文件，定义的object变量太长了，以至于后面对objects中每个文件的编译都要写两行，不知道有没有行数能够循环遍历object，以后有时间再考虑吧。

另外就是还有automake 和autoconf 工具，也需要了解和学习。



``` shell
CC=g++
OBJES=elfReader.o elfReader_header.o elfReader_Dump.o \
	  elfReader_RelSym.o elfReader_Section.o elfReader_Symbol.o
Flags= -Wall


all:elfReader
.PHONY:all clean

elfReader:$(OBJES)
	$(CC) -o $@ $^ 
elfReader.o:elfReader.cpp elfReader.h
	$(CC) -c $<
elfReader_header.o:elfReader_header.cpp elfReader.h
	$(CC) -c $<
elfReader_Dump.o:elfReader_Dump.cpp elfReader.h
	$(CC) -c $<
elfReader_RelSym.o:elfReader_RelSym.cpp elfReader.h
	$(CC) -c $<
elfReader_Section.o:elfReader_Section.cpp elfReader.h
	$(CC) -c $<
elfReader_Symbol.o:elfReader_Symbol.cpp elfReader.h
	$(CC) -c $<

clean:
	rm *.o
```
 这个程序主要是为了把二进制代码翻译为汇编代码，好吧，我真是闲的没事才干这么无聊的事情。
翻译还没有写完，以后有时间会继续更新。

> 项目的github 链接为：[readelf](https://github.com/ylwdream/readELF) 

## 参考

- [跟我一起写makefile](http://www.chinaunix.net/old_jh/23/408225.html)
- [Linux 编程80例详解]()
- [GNU make中文手册](http://www.mcuol.com/download/upfile/20080109021058_GNU_make_zh_CN.pdf)