vhdl xil_defaultlib "AESL_sim_pkg.vhd"
vhdl xil_defaultlib "ip/xil_defaultlib/sin_taylor_series_ap_dadd_3_full_dsp_64.vhd"
vhdl xil_defaultlib "ip/xil_defaultlib/sin_taylor_series_ap_ddiv_29_no_dsp_64.vhd"
vhdl xil_defaultlib "ip/xil_defaultlib/sin_taylor_series_ap_dsub_3_full_dsp_64.vhd"
vhdl xil_defaultlib "ip/xil_defaultlib/sin_taylor_series_ap_sitodp_4_no_dsp_32.vhd"
vhdl xil_defaultlib "ip/xil_defaultlib/sin_taylor_series_ap_dmul_4_max_dsp_64.vhd"
vhdl xil_defaultlib "sin_taylor_series.autotb.vhd"
vhdl xil_defaultlib "sin_taylor_seriesbkb.vhd"
vhdl xil_defaultlib "p_source_files_sr.vhd"
vhdl xil_defaultlib "Loop_sum_loop_proc.vhd"
vhdl xil_defaultlib "sin_taylor_serieseOg.vhd"
vhdl xil_defaultlib "sin_taylor_series.vhd"
vhdl xil_defaultlib "sin_taylor_seriesdEe.vhd"
vhdl xil_defaultlib "fifo_w64_d2_A.vhd"
vhdl xil_defaultlib "power.vhd"
vhdl xil_defaultlib "sin_taylor_seriesfYi.vhd"
vhdl xil_defaultlib "Block_sin_taylor_ser.vhd"
vhdl xil_defaultlib "fact.vhd"
vhdl xil_defaultlib "sin_taylor_seriescud.vhd"

