{"id": "13", "type": "单项选择题", "question": "01.挂接在总线上的多个部件()。 A.只能分时向总线发送数据,并只能分时从总线接收数据 B.只能分时向总线发送数据,但可同时从总线接收数据 C.可同时向总线发送数据,并同时从总线接收数据 D. 可同时向总线发送数据,但只能分时从总线接收数据", "answer_label": "B", "answer_explain": "为了使总线上的数据不发生“冲突”,挂在总线上的多个设备只能分时地向总线发送数据, 即某个时刻只能有一个设备向总线传送数据,而从总线接收数据的设备可以有多个,因为接收数 据的设备不会对总线产生“干扰”。", "answer": "B || 解析：为了使总线上的数据不发生“冲突”,挂在总线上的多个设备只能分时地向总线发送数据, 即某个时刻只能有一个设备向总线传送数据,而从总线接收数据的设备可以有多个,因为接收数 据的设备不会对总线产生“干扰”。"}
{"id": "14", "type": "单项选择题", "question": "02.在总线上,同一时刻( ) A.只能有一个主设备控制总线传输操作 B.只能有一个从设备控制总线传输操作 C.只能有一个主设备和一个从设备控制总线传输操作 D. 可以有多个主设备控制总线传输操作", "answer_label": "A", "answer_explain": "只有主设备才能获得总线控制权,总线上的信息传输由主设备启动,一条总线上可以有多个 设备作为主设备,但在同一时刻只能有一个主设备控制总线的传输操作。", "answer": "A || 解析：只有主设备才能获得总线控制权,总线上的信息传输由主设备启动,一条总线上可以有多个 设备作为主设备,但在同一时刻只能有一个主设备控制总线的传输操作。"}
{"id": "15", "type": "单项选择题", "question": "03.在计算机系统中,多个系统部件之间信息传送的公共通路称为总线,就其所传送的信息 的性质而言,下列()不是在公共通路上传送的信息。 A. 数据信息 B. 地址信息 C. 系统信息 D. 控制信息", "answer_label": "C", "answer_explain": "总线包括数据线、地址线和控制线,传送的信息分别为数据信息、地址信息和控制信息。", "answer": "C || 解析：总线包括数据线、地址线和控制线,传送的信息分别为数据信息、地址信息和控制信息。"}
{"id": "16", "type": "单项选择题", "question": "04. 系统总线用来连接()。 A.寄存器和运算器部件 B.运算器和控制器部件 C.CPU、主存和外设部件 D. 接口和外部设备", "answer_label": "C", "answer_explain": "系统总线用于连接计算机中的各个功能部件(如CPU、主存和I/O设备)。", "answer": "C || 解析：系统总线用于连接计算机中的各个功能部件(如CPU、主存和I/O设备)。"}
{"id": "17", "type": "单项选择题", "question": "05.计算机使用总线结构便于增减外设,同时( )。 A.减少信息传输量 B.提高信息的传输速度 C.减少信息传输线的条数 D. 提高信息传输的并行性", "answer_label": "C", "answer_explain": "计算机使用总线结构便于增减外设,同时减少信息传输线的条数。但相对于专线结构,其实 际上也降低了信息传输的并行性及信息的传输速度。", "answer": "C || 解析：计算机使用总线结构便于增减外设,同时减少信息传输线的条数。但相对于专线结构,其实 际上也降低了信息传输的并行性及信息的传输速度。"}
{"id": "18", "type": "单项选择题", "question": "06.间址寻址第一次访问内存所得到的信息经系统总线的( )传送到CPU。 A. 数据总线 B. 地址总线 C. 控制总线 D. 总线控制器", "answer_label": "A", "answer_explain": "间址寻址首次访问内存所得到的信息是操作数的有效地址,该地址作为数据通过数据总线传送 至CPU,地址总线是用于CPU选择主存单元地址和1/0端口地址的单向总线,不能回传。 地址总线由单向的多根信号线组成,可用于CPU向主存、外设传送地址信息;数据总线由 双向的多根信号线组成,CPU既可以沿着这些线从主存或外设读入数据,又可以发送数据;控制 总线上传输控制信息,包括控制命令和反馈信号等。", "answer": "A || 解析：间址寻址首次访问内存所得到的信息是操作数的有效地址,该地址作为数据通过数据总线传送 至CPU,地址总线是用于CPU选择主存单元地址和1/0端口地址的单向总线,不能回传。\n地址总线由单向的多根信号线组成,可用于CPU向主存、外设传送地址信息;数据总线由 双向的多根信号线组成,CPU既可以沿着这些线从主存或外设读入数据,又可以发送数据;控制 总线上传输控制信息,包括控制命令和反馈信号等。"}
{"id": "19", "type": "单项选择题", "question": "07. 系统总线中地址线的功能是()。 A.选择主存单元地址 B.选择进行信息传输的设备 C.选择外存地址 D. 指定主存和1/0设备接口电路的地址", "answer_label": "D", "answer_explain": "地址总线上的代码用来指明CPU要访问的存储单元或I/O端口的地址。", "answer": "D || 解析：地址总线上的代码用来指明CPU要访问的存储单元或I/O端口的地址。"}
{"id": "20", "type": "单项选择题", "question": "08.系统总线中控制线的主要功能是( )。 A.提供时序信号 B. 提供主存和1/O模块的回答信号 C.提供定时信号、操作命令和各种请求/回答信号等 D. 提供数据信息", "answer_label": "C", "answer_explain": "系统总线中控制线的主要功能是提供定时信号、操作命令和各种请求/回答信号等。", "answer": "C || 解析：系统总线中控制线的主要功能是提供定时信号、操作命令和各种请求/回答信号等。"}
{"id": "21", "type": "单项选择题", "question": "09.在单机系统中,三总线结构计算机的总线系统组成是()。 A.片内总线、系统总线和通信总线 B.数据总线、地址总线和控制总线 C.DMA总线、主存总线和I/O总线 D. ISA总线、VESA总线和PCI总线", "answer_label": "C", "answer_explain": "选项A 是总线按功能层次的划分,单机系统可不需要通信总线。选项B都属于系统总线。 选项D则是三种不同的总线标准。只有选项C组成了三总线结构系统。", "answer": "C || 解析：选项A 是总线按功能层次的划分,单机系统可不需要通信总线。选项B都属于系统总线。 选项D则是三种不同的总线标准。只有选项C组成了三总线结构系统。"}
{"id": "22", "type": "单项选择题", "question": "10. 不同信号在同一条信号线上分时传输的方式称为( )。 A.总线复用方式 B. 并串行传输方式 C. 并行传输方式 D. 串行传输方式", "answer_label": "A", "answer_explain": "串行传输是指数据的传输在一条线路上按位进行,并行传输是指每个数据位有一条单独的传 输线,所有数据位同时传输。不同信号在同一条信号线上分时传输的方式,称为总线复用。", "answer": "A || 解析：串行传输是指数据的传输在一条线路上按位进行,并行传输是指每个数据位有一条单独的传 输线,所有数据位同时传输。不同信号在同一条信号线上分时传输的方式,称为总线复用。"}
{"id": "23", "type": "单项选择题", "question": "11.主存通过()来识别信息是地址还是数据。 A.总线的类型 B. 存储器数据寄存器(MDR) C. 存储器地址寄存器(MAR) D.控制单元(CU)", "answer_label": "A", "answer_explain": "地址和数据在不同的总线上传输,根据总线传输信息的内容进行区分,地址在地址总线上传 输,数据在数据总线上传输。", "answer": "A || 解析：地址和数据在不同的总线上传输,根据总线传输信息的内容进行区分,地址在地址总线上传 输,数据在数据总线上传输。"}
{"id": "24", "type": "单项选择题", "question": "12.在32位总线系统中,若时钟频率为500MHz,传送一个32位字需要5个时钟周期,则 该总线的数据传输速率是( )。 A. 200MB/s B. 400MB/s C. 600MB/s D. 800MB/s", "answer_label": "B", "answer_explain": "总线带宽 = 总线宽度×总线频率,本题中的总线宽度为32位,即4B,总线频率为500MHz/5= 100MHz,因此总线的数据传输速率为4B×(500MHz/5) = 400MB/s。", "answer": "B || 解析：总线带宽 = 总线宽度×总线频率,本题中的总线宽度为32位,即4B,总线频率为500MHz/5= 100MHz,因此总线的数据传输速率为4B×(500MHz/5) = 400MB/s。"}
{"id": "25", "type": "单项选择题", "question": "13.传输一幅分辨率为640×480像素、颜色数量为65536的照片(采用无压缩方式),假设 有效数据的传输速率为56kb/s,则大约需要的时间是( )。 A. 34.82s B. 43.86s C. 85.71s D. 87.77s", "answer_label": "D", "answer_explain": "65536=216色,因此颜色深度为16位,占据的存储空间为640×480×16 4915200位。有效 传输时间=4915200 (56×10³)s≈ 87.77s。", "answer": "D || 解析：65536=216色,因此颜色深度为16位,占据的存储空间为640×480×16 4915200位。有效 传输时间=4915200 (56×10³)s≈ 87.77s。"}
{"id": "26", "type": "单项选择题", "question": "14.某总线有104根信号线,其中数据线(DB)为32根,若总线工作频率为33MHz,则其 理论最大传输速率为( )。 A. 33MB/s B. 64MB/s C. 132MB/s D. 164MB/s", "answer_label": "C", "answer_explain": "数据总线32根,因此每次传输32位,即4B数据,总线工作频率为33MHz,因此理论最大 传输速率为33×4 = 132MB/s。", "answer": "C || 解析：数据总线32根,因此每次传输32位,即4B数据,总线工作频率为33MHz,因此理论最大 传输速率为33×4 = 132MB/s。"}
{"id": "27", "type": "单项选择题", "question": "15.在一个16位的总线系统中,若时钟频率为100MHz,总线周期为5个时钟周期传输一个 字,则总线带宽是()。 A. 4MB/s B. 40MB/s C. 16MB/s D. 64MB/s", "answer_label": "B", "answer_explain": "时钟频率为100MHz,因此时钟周期 $T=1/100MHz=0.01\\mu s$,总线周期=5个时钟周期= 5×0.01με = 0.05µs,总线工作频率= 1/0.05=20MHz,因总线是16位的,即2B,因此总线带宽 = $20\\times(16/8)=40MB/s$。", "answer": "B || 解析：时钟频率为100MHz,因此时钟周期 $T=1/100MHz=0.01\\mu s$,总线周期=5个时钟周期= 5×0.01με = 0.05µs,总线工作频率= 1/0.05=20MHz,因总线是16位的,即2B,因此总线带宽 = $20\\times(16/8)=40MB/s$。"}
{"id": "28", "type": "单项选择题", "question": "16. 微机中控制总线上完整传输的信号有(). 1. 存储器和I/O设备的地址码 II. 所有存储器和1/0设备的时序信号与控制信号 III.来自I/O设备和存储器的响应信号 A.仅1 B. II和III C. 仅II D. I. II.II", "answer_label": "B", "answer_explain": "CPU的控制总线提供的控制信号包括时序信号、I/O设备和存储器的响应信号等。", "answer": "B || 解析：CPU的控制总线提供的控制信号包括时序信号、I/O设备和存储器的响应信号等。"}
{"id": "29", "type": "单项选择题", "question": "17.下列信号中,可在系统总线中的控制总线上传输的有( ), 1. 存储器和I/O设备的地址信息 II. 存储器和I/O设备的时序信号、控制信号 III. 存储器和I/O设备的响应信号 IV.存储器中存放的数据 A. I和IV B. II和III C. I、II和III D. II III和IV", "answer_label": "B", "answer_explain": "控制总线主要用来传输计算机内各种控制信号,控制信号包括存储器和I/O设备的时序信号 和响应信号,选项II、III 正确。存储器和I/O设备的地址信息通过地址总线传输,选项I错误。 存储器中存放的数据通过数据总线传输,选项IV 错误。", "answer": "B || 解析：控制总线主要用来传输计算机内各种控制信号,控制信号包括存储器和I/O设备的时序信号 和响应信号,选项II、III 正确。存储器和I/O设备的地址信息通过地址总线传输,选项I错误。 存储器中存放的数据通过数据总线传输,选项IV 错误。"}
{"id": "30", "type": "单项选择题", "question": "18.总线中,有些信息是单向传输的,有些信息是双向传输的,下列说法中正确的是( )。 A.数据信息是单向传输的,由内存或外设传送至CPU B. 地址信息是单向传输的,由CPU发送至内存或外设 C.控制信息是双向传输的,由CPU发送至内存或外设,也可反向 D. 状态信息是双向传输的,由CPU发送至内存或外设,也可反向", "answer_label": "B", "answer_explain": "总线中,数据总线是双向传输的,数据信息既可由CPU 传送至内存或外设,又可由内存、 外设传送至CPU,选项A错误。地址总线是单向传输的,地址信息只能由CPU发送至内存或外 设,选项B正确。控制信息和状态信息也是单向传输的,它们的传输方向正好相反,控制信息通 过控制总线由CPU发送至内存或外设,而状态信息则通过状态总线由内存或外设发送至CPU。", "answer": "B || 解析：总线中,数据总线是双向传输的,数据信息既可由CPU 传送至内存或外设,又可由内存、 外设传送至CPU,选项A错误。地址总线是单向传输的,地址信息只能由CPU发送至内存或外 设,选项B正确。控制信息和状态信息也是单向传输的,它们的传输方向正好相反,控制信息通 过控制总线由CPU发送至内存或外设,而状态信息则通过状态总线由内存或外设发送至CPU。"}
{"id": "31", "type": "单项选择题", "question": "19.按连接部件不同,总线通常可以分为以下哪几种?()。 . 系统总线 II. 片内总线 III. 地址线 IV. 通信总线 А.  、 和II B. I、III和IV C. I、II和IV D. II、III和IV", "answer_label": "C", "answer_explain": "按连接部件不同,总线通常可分为片内总线、系统总线和通信总线,计算机系统的三总线结 构通常是指 I/O总线、主存总线和DMA总线。", "answer": "C || 解析：按连接部件不同,总线通常可分为片内总线、系统总线和通信总线,计算机系统的三总线结 构通常是指 I/O总线、主存总线和DMA总线。"}
{"id": "32", "type": "单项选择题", "question": "20.【2009统考真题】假设某系统总线在一个总线周期中并行传输4字节信息,一个总线周 期占用2个时钟周期,总线时钟频率为10MHz,则总线带宽是( )。 A. 10MB/s B. 20MB/s C. 40MB/s D. 80MB/s", "answer_label": "B", "answer_explain": "总线带宽是指单位时间内总线上传输数据的位数,通常用每秒传送信息的字节数来衡量, 单位为B/s。由题意可知,在1个总线周期(=2个时钟周期)内传输了4字节信息,时钟周期= 1/10MHz = 0.1µs,因此总线带宽为 $4B\\div(2\\times0.1\\mu s)=4B\\div(0.2\\times10^{-6}s)=20MB/s$.", "answer": "B || 解析：总线带宽是指单位时间内总线上传输数据的位数,通常用每秒传送信息的字节数来衡量, 单位为B/s。由题意可知,在1个总线周期(=2个时钟周期)内传输了4字节信息,时钟周期= 1/10MHz = 0.1µs,因此总线带宽为 $4B\\div(2\\times0.1\\mu s)=4B\\div(0.2\\times10^{-6}s)=20MB/s$."}
{"id": "33", "type": "单项选择题", "question": "21.【2010统考真题】*下列选项中的英文缩写均为总线标准的是()。 A. PCI、CRT、USB EISA B. ISA、CPI、VESA、EISA C. ISA SCSI、RAM、MIPS D. ISA. EISA、PCI、PCI-Express", "answer_label": "D", "answer_explain": "典型的总线标准有ISA、EISA、VESA、PCI、PCI-Express、AGP、USB、RS-232C等。选项 A中的CRT是纯平显示器;选项B中的CPI是每条指令的时钟周期数:选项C中的RAM是半 导体随机存储器、MIPS是每秒执行多少百万条指令数。", "answer": "D || 解析：典型的总线标准有ISA、EISA、VESA、PCI、PCI-Express、AGP、USB、RS-232C等。选项 A中的CRT是纯平显示器;选项B中的CPI是每条指令的时钟周期数:选项C中的RAM是半 导体随机存储器、MIPS是每秒执行多少百万条指令数。"}
{"id": "34", "type": "单项选择题", "question": "22.【2011统考真题】在系统总线的数据线上,不可能传输的是()。 A. 指令 B. 操作数 C.握手(应答)信号 D. 中断类型号", "answer_label": "C", "answer_explain": "取指令时,指令便是在数据线上传输的。操作数显然在数据线上传输。中断类型号用于指出 中断向量(中断服务程序的入口地址)的地址,CPU响应某一外部中断后,就会从数据总线上获 取该中断源的中断类型号,然后据此计算对应中断向量在中断向量表(存放在内存中)的位置。 而握手(应答)信号属于总线定时的控制信号,应在控制总线上传输。", "answer": "C || 解析：取指令时,指令便是在数据线上传输的。操作数显然在数据线上传输。中断类型号用于指出 中断向量(中断服务程序的入口地址)的地址,CPU响应某一外部中断后,就会从数据总线上获 取该中断源的中断类型号,然后据此计算对应中断向量在中断向量表(存放在内存中)的位置。 而握手(应答)信号属于总线定时的控制信号,应在控制总线上传输。"}
{"id": "35", "type": "单项选择题", "question": "23.【2012统考真题】*下列关于USB总线特性的描述中,错误的是( )。 A.可实现外设的即插即用和热拔插 B.可通过级联方式连接多台外设 C.是一种通信总线,连接不同外设 D.同时可传输2位数据,数据传输速率高", "answer_label": "D", "answer_explain": "USB(通用串行总线)的特点有:①即插即用;②热插拔;③有很强的连接能力,采用菊花 链形式将众多外设连接起来;④有很好的可扩充性,一个USB控制器可扩充高达127个外部 USB 设备;⑤高速传输,速率可达480Mb/s。对于选项D,USB是串行总线,不能同时传输2位数据。", "answer": "D || 解析：USB(通用串行总线)的特点有:①即插即用;②热插拔;③有很强的连接能力,采用菊花 链形式将众多外设连接起来;④有很好的可扩充性,一个USB控制器可扩充高达127个外部 USB 设备;⑤高速传输,速率可达480Mb/s。对于选项D,USB是串行总线,不能同时传输2位数据。"}
{"id": "36", "type": "单项选择题", "question": "24.【2013统考真题】*下列选项中,用于设备和设备控制器之间互连的接口标准是()。 A. PCI B. USB C. AGP D. PCI-Express", "answer_label": "B", "answer_explain": "USB 是一种连接外部设备的I/O总线标准,属于设备总线,是设备和设备控制器之间的接口。 而PCI、AGP、PCI-E作为计算机系统的局部总线标准,通常用来连接主存、网卡、视频卡等。", "answer": "B || 解析：USB 是一种连接外部设备的I/O总线标准,属于设备总线,是设备和设备控制器之间的接口。\n而PCI、AGP、PCI-E作为计算机系统的局部总线标准,通常用来连接主存、网卡、视频卡等。"}
{"id": "37", "type": "单项选择题", "question": "25.【2014统考真题】某同步总线采用数据线和地址线复用方式,其中地址/数据线有32根, 总线时钟频率为66MHz,每个时钟周期传送两次数据(上升沿和下降沿各传送一次数 据),该总线的最大数据传输速率(总线带宽)是( )。 A. 132MB/s B. 264MB/s C. 528MB/s D. 1056MB/s", "answer_label": "C", "answer_explain": "数据线有32根,也就是一次可以传送32b/8=4B的数据,66MHz意味着有66M个时钟周期, 而每个时钟周期传送两次数据,可知总线每秒传送的最大数据量为66M×2×4B=528MB,所以总 线的最大数据传输速率为528MB/s.", "answer": "C || 解析：数据线有32根,也就是一次可以传送32b/8=4B的数据,66MHz意味着有66M个时钟周期, 而每个时钟周期传送两次数据,可知总线每秒传送的最大数据量为66M×2×4B=528MB,所以总 线的最大数据传输速率为528MB/s."}
{"id": "38", "type": "单项选择题", "question": "26.【2019统考真题】某计算机采用3通道存储器总线,配套的内存条型号为DDR3-1333, 即内存条所接插的存储器总线的工作频率为1333MHz,总线宽度为64位,则存储器总 线的总带宽大约是( )。 A. 10.66GB/s B. 32GB/s C. 64GB/s D. 96GB/s", "answer_label": "B", "answer_explain": "由题目可知,计算机采用3通道存储器总线,存储器总线的工作频率为1333MHz,即1s内 传送1333M次数据,总线宽度为64位即单条总线工作一次可传输8字节(Byte),因此存储器总 线的总带宽为3×8×1333MB/s,约为32GB/s。", "answer": "B || 解析：由题目可知,计算机采用3通道存储器总线,存储器总线的工作频率为1333MHz,即1s内 传送1333M次数据,总线宽度为64位即单条总线工作一次可传输8字节(Byte),因此存储器总 线的总带宽为3×8×1333MB/s,约为32GB/s。"}
{"id": "39", "type": "单项选择题", "question": "27.【2020统考真题】QPI总线是一种点对点全双工同步串行总线,总线上的设备可同时接 收和发送信息,每个方向可同时传输20位信息(16位数据+4位校验位),每个QPI 数据包有80位信息,分2个时钟周期传送,每个时钟周期传递2次。因此,QPI总线 带宽为:每秒传送次数×2B×2。若QPI时钟频率为2.4GHz,则总线带宽为( )。 A. 4.8GB/s B. 9.6GB/s C. 19.2GB/s D. 38.4GB/s", "answer_label": "C", "answer_explain": "每个时钟周期传送2次,所以每秒传送的次数 = 时钟频率×2=2.4G×2/s。 总线带宽 = 每秒传送次数×2B×2=2.4G×2×2B×2/s = 19.2GB/s. 题中已给出总线带宽公式,降低了难度。公式中的“×2B”是因为每次传输16位数据。", "answer": "C || 解析：每个时钟周期传送2次,所以每秒传送的次数 = 时钟频率×2=2.4G×2/s。\n总线带宽 = 每秒传送次数×2B×2=2.4G×2×2B×2/s = 19.2GB/s.\n题中已给出总线带宽公式,降低了难度。公式中的“×2B”是因为每次传输16位数据。"}
{"id": "40", "type": "单项选择题", "question": "28.【2024统考真题】某存储器总线的时钟频率为420MHz,总线宽度为64位,每个时钟周 期传送2次数据;其总线事务支持突发传送方式,最多传送8次数据,第1个时钟周期 传送地址和读/写命令,从第4个至第7个时钟周期连续传送8次数据。该总线的总线带 宽(最大数据传输率)为( ) A. 3.84GB/s B. 6.72GB/s C. 30.72GB/s D. 53.76GB/s", "answer_label": "B", "answer_explain": "总线带宽(最大数据传输率)是理想情况(所有总线周期都在传送数据)下,不需考虑每个总 线事务的具体情况,而计算(平均)数据传输率才需考虑每个总线事务的具体情况。因此,题中“其 总线事务支持………………连续传送8次数据。”这句话属于干扰条件。根据定义,总线带宽 = 总线宽度× 总线时钟频率×每个时钟周期传送数据的次数=64bit×420MHz×2 = 6.72GB/s。", "answer": "B || 解析：总线带宽(最大数据传输率)是理想情况(所有总线周期都在传送数据)下,不需考虑每个总 线事务的具体情况,而计算(平均)数据传输率才需考虑每个总线事务的具体情况。因此,题中“其 总线事务支持………………连续传送8次数据。”这句话属于干扰条件。根据定义,总线带宽 = 总线宽度× 总线时钟频率×每个时钟周期传送数据的次数=64bit×420MHz×2 = 6.72GB/s。"}
{"id": "41", "type": "单项选择题", "question": "01.在不同速度的设备之间传送数据,( )。 A.必须采用同步控制方式 B.必须采用异步控制方式 C.可以选用同步控制方式,也可选用异步控制方式 D. 必须采用应答方式", "answer_label": "B", "answer_explain": "在不同速度的设备之间进行通信,既可采用同步方式,也可采用异步方式。同步方式主要 用于速度差异不大的设备间进行通信,两种速度不同的设备使用同一时钟进行控制时,采用同步方 式要求主要用较慢设备的速度为准进行控制,因此不能发挥快速设备的性能功能。而同步方式中 同样可以进行数据传送的传送应答,因此选项D错误。异步方式在设备间传送时通过相互制约的握手信号来进行控制,但不能发挥快速设备的性能。", "answer": "B || 解析：在不同速度的设备之间进行通信,既可采用同步方式,也可采用异步方式。同步方式主要 用于速度差异不大的设备间进行通信,两种速度不同的设备使用同一时钟进行控制时,采用同步方 式要求主要用较慢设备的速度为准进行控制,因此不能发挥快速设备的性能功能。而同步方式中 同样可以进行数据传送的传送应答,因此选项D错误。异步方式在设备间传送时通过相互制约的握手信号来进行控制,但不能发挥快速设备的性能。"}
{"id": "42", "type": "单项选择题", "question": "02. 某机器 1/0设备采用异步串行传送方式传送字符信息,字符信息格式为1位起始位、7 位数据位、1位校验位和1位停止位。若要求每秒传送480个字符,则该设备的数据传 输速率为( ) A. 380b/s B. 4800B/s C. 480B/s D. 4800b/s", "answer_label": "D", "answer_explain": "一个字符占用 $1+7+1+1=10$ 位,因此数据传输速率为 $10\\times480=4800bps$。", "answer": "D || 解析：一个字符占用 $1+7+1+1=10$ 位,因此数据传输速率为 $10\\times480=4800bps$。"}
{"id": "43", "type": "单项选择题", "question": "03. 假设某存储器总线采用同步通信方式,时钟频率为50MHz,总线以突发方式传输8个字, 以支持块长为8字(每字4B)的Cache行的读/写。若全部访问都为读操作,访问顺序 是1个时钟周期接收地址,3个时钟周期等待存储器读数,8个时钟周期用于传输8个 字。则该存储器的数据传输速率为( )。 A. 114.3MB/s B. 126MB/s C. 133.3MB/s D. 144.3MB/s", "answer_label": "C", "answer_explain": "一次总线事务传输的数据量为 $8\\times4B=32B$,所需时钟周期数为 $1+3+8=12$,每个时钟周期为 $1/50MHz$,总时间为 $12\\times(1/50MHz)=0.24\\mu s$。数据传输速率为 $32B\\div[12\\times(1/50MHz)]=133.3MB/s$。", "answer": "C || 解析：一次总线事务传输的数据量为 $8\\times4B=32B$,所需时钟周期数为 $1+3+8=12$,每个时钟周期为 $1/50MHz$,总时间为 $12\\times(1/50MHz)=0.24\\mu s$。数据传输速率为 $32B\\div[12\\times(1/50MHz)]=133.3MB/s$。"}
{"id": "44", "type": "单项选择题", "question": "04.同步控制方式是()。 A.只适用于CPU控制的方式 B.只适用于外部设备控制的方式 C.由统一的时序信号控制的方式 D. 所有指令执行时间都相同的方式", "answer_label": "C", "answer_explain": "同步控制是指由统一的时序信号控制的通信方式。同步通信采用公共时钟,有统一的时钟周期。同步 控制既可用于CPU控制,又可用于高速的外部设备。", "answer": "C || 解析：同步控制是指由统一的时序信号控制的通信方式。同步通信采用公共时钟,有统一的时钟周期。同步 控制既可用于CPU控制,又可用于高速的外部设备。"}
{"id": "45", "type": "单项选择题", "question": "05. 同步通信之所以比异步通信具有较高的传输速率,是因为( )。 A.同步通信不需要应答信号且总线长度较短 B. 同步通信用一个公共的时钟信号进行同步 C.同步通信中,各部件的存取时间较接近 D.以上各项因素的综合结果", "answer_label": "D", "answer_explain": "同步通信采用同步时钟控制总线传输信息。总线信息接收部件在总线传输周期中,会总线 传送周期的开始、结束有一定的时钟规定。它适用于总线长度较短且总线各部件的存取时间较接近的 情况。因此具有较高的传输速率。选项A、B、C都正确。", "answer": "D || 解析：同步通信采用同步时钟控制总线传输信息。总线信息接收部件在总线传输周期中，会总线 传送周期的开始、结束有一定的时钟规定。它适用于总线长度较短且总线各部件的存取时间较接近的 情况。因此具有较高的传输速率。选项A、B、C都正确。"}
{"id": "46", "type": "单项选择题", "question": "06.以下各项中,( )是同步传输的特点。 A.需要应答信号 B.各部件的存取时间比较接近 C.总线长度较长 D. 总线周期长度可变", "answer_label": "B", "answer_explain": "各部件的存取时间比较接近时,最适合采用同步传输,以发挥其优势。", "answer": "B || 解析：各部件的存取时间比较接近时，最适合采用同步传输，以发挥其优势。"}
{"id": "47", "type": "单项选择题", "question": "07.在异步总线中,传送操作()。 A. 由设备控制器控制 B. 由CPU控制 C.由统一时序信号控制 D.按需分配时间", "answer_label": "D", "answer_explain": "异步总线采用请求与应答方式完成总线控制。在异步总线中,没有公共时钟,完全依靠传送双方 相互制约的“握手”信号来实现定时控制。传送操作是按需分配时间的。", "answer": "D || 解析：异步总线采用请求与应答方式完成总线控制。在异步总线中，没有公共时钟，完全依靠传送双方 相互制约的“握手”信号来实现定时控制。传送操作是按需分配时间的。"}
{"id": "48", "type": "单项选择题", "question": "08. 总线的异步通信方式是( )。 A. 既采用同步信号,又不采用“握手”信号 B. 既不采用同步信号,又采用“握手”信号 C. 采用同步信号,不采用“握手”信号 D. 不采用同步信号,采用“握手”信号", "answer_label": "D", "answer_explain": "在异步通信方式中,没有统一的时钟,没有固定的时间间隔,总线上的各部件通过查询方式 或中断方式进行信息交换,用“握手”信号(应答信号)实现定时控制。同步通信方式中各模块、设备 由统一时钟控制,总线周期固定。半同步通信结合了同步通信和异步通信的特点。", "answer": "D || 解析：在异步通信方式中，没有统一的时钟，没有固定的时间间隔，总线上的各部件通过查询方式 或中断方式进行信息交换，用“握手”信号（应答信号）实现定时控制。同步通信方式中各模块、设备 由统一时钟控制，总线周期固定。半同步通信结合了同步通信和异步通信的特点。"}
{"id": "49", "type": "单项选择题", "question": "09. 在各种异步通信方式中,( )的速度最快。 A. 全互锁 B. 半互锁 C. 不互锁 D. 速度均相等", "answer_label": "C", "answer_explain": "在全互锁、半互锁和不互锁三种异步通信方式中,全互锁方式最可靠,但速度最慢;不互锁 方式速度最快,但可靠性最差。", "answer": "C || 解析：在全互锁、半互锁和不互锁三种异步通信方式中，全互锁方式最可靠，但速度最慢；不互锁 方式速度最快，但可靠性最差。"}
{"id": "50", "type": "单项选择题", "question": "10. 在下列各种情况下,优先采用异步传输方式的是( )。 A. CPU与打印机交换信息 B. CPU与主存交换信息 C. CPU与Cache交换信息 D. 统一时序信号控制方式下的设备", "answer_label": "A", "answer_explain": "异步通信方式依赖于“握手”信号来实现定时控制,能保证两个工作速度相差很大的部件或 设备之间可靠地进行信息交换,自动适应时间的配合。打印机是低速设备,采用异步传输方式可 以和CPU正常交换信息。I/O操作慢于CPU的运行速度,若采用同步传输,则CPU必须停下来 等待打印机,若采用异步传输,CPU可先去执行其他操作。", "answer": "A || 解析：异步通信方式依赖于“握手”信号来实现定时控制，能保证两个工作速度相差很大的部件或 设备之间可靠地进行信息交换，自动适应时间的配合。打印机是低速设备，采用异步传输方式可 以和CPU正常交换信息。I/O操作慢于CPU的运行速度，若采用同步传输，则CPU必须停下来 等待打印机，若采用异步传输，CPU可先去执行其他操作。"}
{"id": "51", "type": "单项选择题", "question": "11. 【2015统考真题】下列关于总线定时的叙述中,错误的是( )。 A. 异步通信方式中,从设备必须在指定时间内返回应答信号 B. 异步通信方式中,主设备发出地址和命令后,等待从设备返回应答信号 C. 同步通信方式中,主从设备通过统一时钟信号控制数据传输 D. 同步通信方式中,从设备接收到地址和命令后,必须在规定时间内完成操作", "answer_label": "A", "answer_explain": "异步通信是靠“握手”信号实现定时控制的。传送操作按需分配时间,没有时间限制,选 项A错误。主设备发出地址和命令后,必须等到从设备返回应答信号,从设备发出应答信号后, 必须等到主设备接收到数据信号,主从设备之间有时序上的制约关系,选项B正确。同步通信中, 主从设备在统一时钟信号的控制下进行数据传输,选项C正确。同步通信中,从设备必须在总线周 期内完成相关操作,选项D正确。", "answer": "A || 解析：异步通信是靠“握手”信号实现定时控制的。传送操作按需分配时间，没有时间限制，选 项A错误。主设备发出地址和命令后，必须等到从设备返回应答信号，从设备发出应答信号后， 必须等到主设备接收到数据信号，主从设备之间有时序上的制约关系，选项B正确。同步通信中， 主从设备在统一时钟信号的控制下进行数据传输，选项C正确。同步通信中，从设备必须在总线周 期内完成相关操作，选项D正确。"}
{"id": "52", "type": "单项选择题", "question": "12. 【2012统考真题】某同步总线的时钟频率为100MHz,宽度为32位,地址/数据线复用, 每传输一个地址或数据占用一个时钟周期。若该总线支持猝发(块)传输方式,传输128 位数据需要的时间至少是( )。 A. 20ns B. 40ns C. 50ns D. 80ns", "answer_label": "C", "answer_explain": "因为总线时钟频率为100MHz,所以时钟周期为10ns。总线位宽与存储字长都是32位,因此每 个时钟周期可传送32位的数据。猝发方式传输可以在多个连续传输周期中传输连续地址的数据, 即一个总线传输周期内传送多个数据,即第一次传输(第一个32位数据)需要传输地址+传输数据, 共需2个时钟周期,此后每个时钟周期传输一个32位数据。传送128位数据需要传送4次32位 数据,共需要 $1+4=5$ 个时钟周期,所需时间为 $5\\times10ns=50ns$。", "answer": "C || 解析：因为总线时钟频率为100MHz，所以时钟周期为10ns。总线位宽与存储字长都是32位，因此每 个时钟周期可传送32位的数据。猝发方式传输可以在多个连续传输周期中传输连续地址的数据， 即一个总线传输周期内传送多个数据，即第一次传输（第一个32位数据）需要传输地址+传输数据， 共需2个时钟周期，此后每个时钟周期传输一个32位数据。传送128位数据需要传送4次32位 数据，共需要 $1+4=5$ 个时钟周期，所需时间为 $5\\times10ns=50ns$。"}
{"id": "53", "type": "单项选择题", "question": "13. 【2014统考真题】一次总线事务中,主设备只需给出首地址,从设备就能从首地址开始 自动地连续读出或写入多个数据。这种总线事务方式称为( )。 A. 并行传输 B. 串行传输 C. 突发传输 D. 同步传输", "answer_label": "C", "answer_explain": "突发(猝发)传输是指在一个总线周期内传输存储地址连续的多个数据字的总线传输方式, 传输地址仍为首地址,目的是提高总线传输效率。在突发传输时,主设备在总线上只需要给出目 标的起始地址,从设备能自动生成其后的各数据传输地址,每传输完一个数据,地址自动加1,一 次突发传输可以连续传输多个数据。并行传输指多个数据位通过多条数据线同时传输,串行传输指 多个数据位通过一条数据线按位顺序传输。同步传输指总线上各部件的操作由统一时钟控制。", "answer": "C || 解析：突发（猝发）传输是指在一个总线周期内传输存储地址连续的多个数据字的总线传输方式， 传输地址仍为首地址，目的是提高总线传输效率。在突发传输时，主设备在总线上只需要给出目 标的起始地址，从设备能自动生成其后的各数据传输地址，每传输完一个数据，地址自动加1，一 次突发传输可以连续传输多个数据。并行传输指多个数据位通过多条数据线同时传输，串行传输指 多个数据位通过一条数据线按位顺序传输。同步传输指总线上各部件的操作由统一时钟控制。"}
{"id": "54", "type": "单项选择题", "question": "14. 【2015统考真题】下列有关总线设计的叙述中,错误的是( )。 A. 异步通信方式中,全互锁协议最慢 B. 异步通信方式中,非互锁协议的可靠性最差 C. 同步通信方式中,同步时钟信号可由各设备提供 D. 同步通信方式中,时钟周期等于总线周期", "answer_label": "D", "answer_explain": "在同步通信方式中,系统采用一个统一的时钟信号,而不是由各设备提供,否则无法实现统一 的步调,选项C错误。总线周期是指总线上完成一次完整操作所需的时间,由申请、寻址、传输和 结束阶段组成,通常由若干时钟周期组成,选项D错误。全互锁协议需要主从双方两次互锁确认, 最可靠但也最慢;非互锁协议双方无确认过程,最快但也最不可靠。", "answer": "D || 解析：在同步通信方式中，系统采用一个统一的时钟信号，而不是由各设备提供，否则无法实现统一 的步调，选项C错误。总线周期是指总线上完成一次完整操作所需的时间，由申请、寻址、传输和 结束阶段组成，通常由若干时钟周期组成，选项D错误。全互锁协议需要主从双方两次互锁确认， 最可靠但也最慢；非互锁协议双方无确认过程，最快但也最不可靠。"}
{"id": "55", "type": "单项选择题", "question": "15. 【2016统考真题】下列有关总线定时协议的叙述中,错误的的是( )。 A. 异步通信传输周期长度可变,有利于连接不同速度的外设 B. 采用异步通信复用技术可减少信号线数量 C. 采用突发传输方式可提高总线数据传输速率 D. 采用分离事务通信方式可提高总线利用率", "answer_label": "A", "answer_explain": "异步通信规定了应答信号的时间限制,在规定时间内未收到应答信号即认为超时或出错, 选项A错误。同步通信的时钟周期长度固定,以总线上速度最慢的设备为准,不利于连接不同速 度的外设,选项B正确。突发传输方式可以在一个总线周期内传输多个数据,能提高总线数据传 输速率,选项C正确。分离式通信方式将总线事务分解为请求和应答两个子过程,在不传送数据 时释放总线,可提高总线利用率,选项D正确。", "answer": "A || 解析：异步通信规定了应答信号的时间限制，在规定时间内未收到应答信号即认为超时或出错， 选项A错误。同步通信的时钟周期长度固定，以总线上速度最慢的设备为准，不利于连接不同速 度的外设，选项B正确。突发传输方式可以在一个总线周期内传输多个数据，能提高总线数据传 输速率，选项C正确。分离式通信方式将总线事务分解为请求和应答两个子过程，在不传送数据 时释放总线，可提高总线利用率，选项D正确。"}
{"id": "56", "type": "单项选择题", "question": "16. 【2017统考真题】下列关于多总线结构的叙述中,错误的是( )。 A. 靠近CPU的总线速度较快 B. 存储器总线可支持突发传送方式 C. 总线之间须通过桥接器相连 D. PCI-Express×16采用并行传输方式", "answer_label": "D", "answer_explain": "多总线结构用高速总线连接高速设备,用低速总线连接低速设备。一般来説,CPU 是计算机的核心部件,靠近CPU的总线连接速度最快的设备。现实中一般采用多级总线结构, 选项A正确。存储器总线用于连接存储器和Cache,存储器操作通常以块为单位,采用突发传 送方式一次传送多个数据,可提高总线带宽,选项B正确。各总线通过桥接器相连,起着总线速 率转换作用。例如,南桥、北桥就是常见的桥接器,选项C正确。PCI-Express总线是一种高速串 行总线,选项D错误。", "answer": "D || 解析：多总线结构用高速总线连接高速设备，用低速总线连接低速设备。一般来説，CPU 是计算机的核心部件，靠近CPU的总线连接速度最快的设备。现实中一般采用多级总线结构， 选项A正确。存储器总线用于连接存储器和Cache，存储器操作通常以块为单位，采用突发传 送方式一次传送多个数据，可提高总线带宽，选项B正确。各总线通过桥接器相连，起着总线速 率转换作用。例如，南桥、北桥就是常见的桥接器，选项C正确。PCI-Express总线是一种高速串 行总线，选项D错误。"}
{"id": "57", "type": "单项选择题", "question": "17. 【2018统考真题】下列选项中,可提高同步总线数据传输速率的是( )。 Ⅰ. 增加总线宽度 Ⅱ. 提高总线工作频率 Ⅲ. 支持突发传输 Ⅳ. 采用地址/数据线复用 A. 仅Ⅰ、Ⅱ B. 仅Ⅰ、Ⅱ、Ⅲ C. 仅Ⅲ、Ⅳ D. Ⅰ、Ⅱ、Ⅲ 和 Ⅳ", "answer_label": "B", "answer_explain": "总线数据传输速率=总线工作频率×(总线宽度/8),所以选项Ⅰ和Ⅱ会影响总线数据传输速 率。采用突发(猝发)传输方式,即在一个总线周期内传输多个数据字,因此也能提高总线数据 传输速率。采用地址/数据线复用,虽然减少了总线根数,节省了成本,但不能提高总线数据传 输速率。", "answer": "B || 解析：总线数据传输速率=总线工作频率×（总线宽度/8），所以选项Ⅰ和Ⅱ会影响总线数据传输速 率。采用突发（猝发）传输方式，即在一个总线周期内传输多个数据字，因此也能提高总线数据 传输速率。采用地址/数据线复用，虽然减少了总线根数，节省了成本，但不能提高总线数据传 输速率。"}
{"id": "58", "type": "单项选择题", "question": "18. 【2021统考真题】下列关于总线定时的叙述中,错误的是( )。 A. 总线是连接两个或多个部件之间进行数据交换的传输介质 B. 同步总线中时钟信号同步时钟周期不等于总线工作频率 C. 异步总线中没有时钟信号定时,需主从设备协同工作 D. 半同步总线中时钟信号定时,对时钟不作严格限定", "answer_label": "B", "answer_explain": "总线是连接两个或多个设备之间进行通信的传输介质,选项A正确。同步总线采用统一 的时钟信号来协调总线上的通信,总线上的所有设备都必须与时钟信号同步工作,总线周期等于 N个时钟周期,因此时钟频率不等于总线工作频率,选项B正确。异步总线中没有统一的时钟信 号,需要主从设备通过“握手”信号进行协调工作,选项C正确。半同步总线既有同步总线的时钟 信号,又允许不同速度的设备和谐工作,但它仍然需要严格遵循时钟信号的定时规则,选项D 错误。", "answer": "B || 解析：总线是连接两个或多个设备之间进行通信的传输介质，选项A正确。同步总线采用统一 的时钟信号来协调总线上的通信，总线上的所有设备都必须与时钟信号同步工作，总线周期等于 N个时钟周期，因此时钟频率不等于总线工作频率，选项B正确。异步总线中没有统一的时钟信 号，需要主从设备通过“握手”信号进行协调工作，选项C正确。半同步总线既有同步总线的时钟 信号，又允许不同速度的设备和谐工作，但它仍然需要严格遵循时钟信号的定时规则，选项D 错误。"}
{"id": "59", "type": "单项选择题", "question": "19. 【2023统考真题】某存储器总线宽度为64位,总线时钟频率为1GHz,在总线上传输一个 地址或地址块只需要一个时钟周期。不支持突发传送方式。若通过总线连接CPU和主 存,主存每次最多准备好6ns,主存块大小为32B,则读取一个主存块所需的最少 总线时间是( )。 A. 8ns B. 11ns C. 26ns D. 32ns", "answer_label": "D", "answer_explain": "一次总线传输过程经过地址传输、数据准备和数据传输三个过程。分别需要1ns(时钟频率为1GHz, 因此时钟周期为1ns)、6ns和1ns。总线宽度为64位,主存块大小为32B。所以读取一个主存块需要传输4次,即 $32B/8B=4$ 次。因为不支持突发传送,每次传输都要经过地址、准备、数据三个过程,因此 需要 $4\\times(1+6+1)=32ns$。", "answer": "D || 解析：一次总线传输过程经过地址传输、数据准备和数据传输三个过程。分别需要1ns（时钟频率为1GHz， 因此时钟周期为1ns）、6ns和1ns。总线宽度为64位，主存块大小为32B。所以读取一个主存块需要传输4次，即 $32B/8B=4$ 次。因为不支持突发传送，每次传输都要经过地址、准备、数据三个过程，因此 需要 $4\\times(1+6+1)=32ns$。"}
{"id": "1", "type": "单项选择题", "question": "01. 在微机系统中,I/O设备通过( )与主板系统总线相连接。 A. DMA控制器 B. 设备控制器 C. 中断控制器 D. I/O端口", "answer_label": "B", "answer_explain": "I/O设备不能直接与主板总线相连,它总是通过设备控制器或适配器相连的。", "answer": "B || 解析：I/O设备不能直接与主板总线相连，它总是通过设备控制器或适配器相连的。"}
{"id": "2", "type": "单项选择题", "question": "02. 显示字库用来存放字形点阵。7500个汉字的字库容量是( )。 A. 16KB B. 240KB C. 320KB D. 1MB", "answer_label": "B", "answer_explain": "每个汉字占用16×16/8=32B,则汉字库容量是 $7500\\times32B=240000B \\approx 240KB$。", "answer": "B || 解析：每个汉字占用16×16/8=32B，则汉字库容量是 $7500\\times32B=240000B \\approx 240KB$。"}
{"id": "3", "type": "单项选择题", "question": "03. CRT的分辨率为1024×1024像素,像素的颜色数为256,则刷新存储器的容量为( )。 A. 1KB B. 256KB C. 1MB D. 8MB", "answer_label": "C", "answer_explain": "刷新存储器中存储单元个数为 $1024\\times1024$,颜色数为 $m$,一者的关系为 $2^{n}=m$,本题中的颜色数为 $256=2^{8}$,因此刷新存储器中单元字长为8位。刷新存储器的容量是每个 像素点位数×像素点个数 $=1024\\times1024\\times8bit=1MB$。", "answer": "C || 解析：刷新存储器中存储单元个数为 $1024\\times1024$,颜色数为 $m$,一者的关系为 $2^{n}=m$,本题中的颜色数为 $256=2^{8}$,因此刷新存储器中单元字长为8位。刷新存储器的容量是每个 像素点位数×像素点个数 $=1024\\times1024\\times8bit=1MB$。"}
{"id": "4", "type": "单项选择题", "question": "04.【2010统考真题】假定一台计算机的显示存储器用DRAM芯片实现,若要求显示分辨 率为1600×1200,颜色深度为24位,帧频为85Hz,显示总带宽的50%用来刷新屏幕, 则显存总带宽至少约为( )。 A. 245MB/s B. 979MB/s C. 1958MB/s D. 7834MB/s", "answer_label": "D", "answer_explain": "刷新所需带宽 = 分辨率×颜色深度×帧频 $=1600\\times1200\\times24bit\\times85Hz=3916.8Mb/s$。显存总带宽的 50%用来刷新屏幕,于是需要的显存总带宽至少为 $3916.8/0.5=7833.6Mb/s \\approx 7834MB/s$。", "answer": "D || 解析：刷新所需带宽 = 分辨率×颜色深度×帧频 $=1600\\times1200\\times24bit\\times85Hz=3916.8Mb/s$。显存总带宽的 50%用来刷新屏幕，于是需要的显存总带宽至少为 $3916.8/0.5=7833.6Mb/s \\approx 7834MB/s$。"}
{"id": "5", "type": "单项选择题", "question": "01. 在统一编址方式下,区分存储单元和I/O设备是靠( )。 A. 不同的地址码 B. 不同的地址线 C. 不同的控制线 D. 不同的数据线", "answer_label": "A", "answer_explain": "在统一编址的情况下,没有专门的I/O指令,因此访问I/O操作就像访问存储器的某个存储单 元和I/O设备是靠它们各自不同的地址码。", "answer": "A || 解析：在统一编址的情况下，没有专门的I/O指令，因此访问I/O操作就像访问存储器的某个存储单 元和I/O设备是靠它们各自不同的地址码。"}
{"id": "6", "type": "单项选择题", "question": "02. 下列功能中,属于I/O接口的功能的是( )。 Ⅰ. 数据格式的转换 Ⅱ. I/O过程中存储与状态检测 Ⅲ. I/O操作的控制与定时 Ⅳ. 与主机的中断通信 A. Ⅰ和Ⅳ B. Ⅰ、Ⅲ和Ⅳ C. Ⅰ、Ⅱ和Ⅳ D. Ⅰ、Ⅱ、Ⅲ和Ⅳ", "answer_label": "D", "answer_explain": "I/O接口的功能有:①选址功能;②传送命令功能;③传送数据功能;④反映I/O设备工作 状态的功能。选项Ⅰ属于功能③;选项Ⅲ属于功能②;选项Ⅳ属于功能④;选项Ⅱ属于③。", "answer": "D || 解析：I/O接口的功能有：①选址功能；②传送命令功能；③传送数据功能；④反映I/O设备工作 状态的功能。选项Ⅰ属于功能③；选项Ⅲ属于功能②；选项Ⅳ属于功能④；选项Ⅱ属于③。"}
{"id": "7", "type": "单项选择题", "question": "03. 在统一编址方式下,主存单元和I/O端口的地址空间要求是( )。 A. 统一编址方式下,主存单元和I/O端口占有相同的地址空间 B. 在统一编址方式下,主存单元和I/O端口占有不同的地址空间 C. 在统一编址方式下,主存单元和I/O端口是完全相同的地址空间 D. 在独立编址方式下,主存单元和I/O端口是完全相同的地址空间", "answer_label": "A", "answer_explain": "在统一编址方式下,I/O端口和主存单元位于相同的地址空间,因此存储保护措施是通过相同的 机制来实现的。在独立编址方式下,I/O端口和主存单元位于不同的地址空间,CPU访问I/O端口 时需要专门的输入/输出指令,例如IN和OUT指令,而不能直接使用主存操作指令。两种编址方式 都是通过相应的地址总线进行地址解码,通过不同的地址前缀和控制信号来区分。", "answer": "A || 解析：在统一编址方式下，I/O端口和主存单元位于相同的地址空间，因此存储保护措施是通过相同的 机制来实现的。在独立编址方式下，I/O端口和主存单元位于不同的地址空间，CPU访问I/O端口 时需要专门的输入/输出指令，例如IN和OUT指令，而不能直接使用主存操作指令。两种编址方式 都是通过相应的地址总线进行地址解码，通过不同的地址前缀和控制信号来区分。"}
{"id": "8", "type": "单项选择题", "question": "04. 下列关于I/O接口的叙述中,错误的是( )。 Ⅰ. I/O接口中的命令寄存器和状态寄存器具有相同的端口地址 Ⅱ. 数据寄存器和控制寄存器具有相同的端口地址 Ⅲ. 状态寄存器和数据寄存器具有相同的端口地址 Ⅳ. 输入设备的数据寄存器和输出设备的数据寄存器具有不同的端口地址 A. 仅Ⅰ和Ⅱ B. 仅Ⅱ和Ⅲ C. 仅Ⅰ、Ⅱ和Ⅲ D. 仅Ⅰ、Ⅱ和Ⅳ", "answer_label": "C", "answer_explain": "I/O接口中的寄存器主要有数据缓冲寄存器、控制寄存器和状态寄存器。 统一编址时,直接使用存储器指令中的地址完成输入/输出操作,独立编址时,则需要使 用专门的输入/输出指令的端口号完成输入/输出操作。", "answer": "C || 解析：I/O接口中的寄存器主要有数据缓冲寄存器、控制寄存器和状态寄存器。\n统一编址时，直接使用存储器指令中的地址完成输入/输出操作，独立编址时，则需要使 用专门的输入/输出指令的端口号完成输入/输出操作。"}
{"id": "9", "type": "单项选择题", "question": "05. I/O的独立编址方式采用统一编址方式时,进行输入/输出操作的指令是( )。 A. 控制指令 B. 访存指令 C. 输入/输出指令 D. 都不对", "answer_label": "B", "answer_explain": "统一编址时,直接使用存储器指令中的地址完成输入/输出操作,独立编址时,则需要使 用专门的输入/输出指令的端口号完成输入/输出操作。", "answer": "B || 解析：统一编址时，直接使用存储器指令中的地址完成输入/输出操作，独立编址时，则需要使 用专门的输入/输出指令的端口号完成输入/输出操作。"}
{"id": "10", "type": "单项选择题", "question": "06. 下列关于I/O指令的说法中,错误的是( )。 A. I/O指令是指令系统的一部分 B. I/O指令是机器指令的一种,但其为了反映与I/O设备交互的特点, 格式和其他通用指令相比有所不同 C. 在统一编址的情况下,访存指令也可访问I/O设备 D. I/O指令的格式和格式的格式格式的格式格式相同", "answer_label": "D", "answer_explain": "在统一编址的情况下,访存指令也可访问I/O设备,选项A、B、C错误。在独立编址的方 式下,I/O地址空间与主存空间是分开的,不能直接访问I/O设备,选项D正确。", "answer": "D || 解析：在统一编址的情况下，访存指令也可访问I/O设备，选项A、B、C错误。在独立编址的方 式下，I/O地址空间与主存空间是分开的，不能直接访问I/O设备，选项D正确。"}
{"id": "11", "type": "单项选择题", "question": "07. 下列叙述中,正确的是( )。 A. 具有I/O指令的指令系统一定可以访问I/O设备 B. 统一编址下,不能直接访问I/O设备 C. 访问I/O设备的指令一定不是访存指令 D. 只有在独立编址的指令系统中其I/O指令才可以单独编址", "answer_label": "D", "answer_explain": "在统一编址的情况下,访存指令也可访问I/O设备,选项A、B、C错误。在独立编址的方 式下,I/O地址空间与主存空间是分开的,不能直接访问I/O设备,选项D正确。", "answer": "D || 解析：在统一编址的情况下，访存指令也可访问I/O设备，选项A、B、C错误。在独立编址的方 式下，I/O地址空间与主存空间是分开的，不能直接访问I/O设备，选项D正确。"}
{"id": "12", "type": "单项选择题", "question": "08. 在独立地址空间的可访问I/O地址空间的计算机中,下列()才可单独编址。 A. 位传送传送是(如MOV 指令) B. 数据传送传送是(如ADD、SUB、AND和OR 指令) C. 输入/输出类指令(如IN和OUT 指令) D. 程序控制类指令(如转移指令和子程序调用指令)", "answer_label": "C", "answer_explain": "统一编址方式把I/O端口当作存储器的单元进行地址分配,故可用统一的访存指令来访问I/O 端口,程序设计较简单。独立编址方式是指I/O端口地址和存储器地址分开独立编址,因而I/O端 口指令必须设置专门的输入/输出指令。", "answer": "C || 解析：统一编址方式把I/O端口当作存储器的单元进行地址分配，故可用统一的访存指令来访问I/O 端口，程序设计较简单。独立编址方式是指I/O端口地址和存储器地址分开独立编址，因而I/O端 口指令必须设置专门的输入/输出指令。"}
{"id": "13", "type": "单项选择题", "question": "09. 在统一编址的情况下,区分I/O设备和内存单元的方法是()。 A. 要求固定在地址最高端 B. 要求固定在地址最低端 C. 要求固定在地址的某个部分 D. 可以固定在地址的任何地方", "answer_label": "D", "answer_explain": "在统一编址下,指令格式、地址格式都和内存地址格式一致,若地址在地址的任何地方都 与地址,将给编程造成很大的混乱,选项D错误。对做法都可以是可取的。", "answer": "D || 解析：在统一编址下，指令格式、地址格式都和内存地址格式一致，若地址在地址的任何地方都 与地址，将给编程造成很大的混乱，选项D错误。对做法都可以是可取的。"}
{"id": "14", "type": "单项选择题", "question": "10. 磁盘驱动器向盘片磁道记录数据时采用( )方式写入。 A. 并行 B. 单行 C. 并行-串行 D. 串行-并行", "answer_label": "B", "answer_explain": "磁盘驱动器向盘片磁道记录数据时采用串行方式写入。", "answer": "B || 解析：磁盘驱动器向盘片磁道记录数据时采用串行方式写入。"}
{"id": "15", "type": "单项选择题", "question": "11. 程序查询方式进行同设备间设备使用的是()。 A. 逻辑地址 B. 物理地址 C. 主设备地址 D. 从设备地址", "answer_label": "B", "answer_explain": "采用中断方式进行打印控制时,在打印控制接口和打印机之间的数据信息不包括( )。 A. 打印头着陆信息 B. 打印控制信息 C. 打印机状态信息 D. 中断请求信息", "answer": "B || 解析：采用中断方式进行打印控制时，在打印控制接口和打印机之间的数据信息不包括（ ）。\nA. 打印头着陆信息\nB. 打印控制信息\nC. 打印机状态信息\nD. 中断请求信息"}
{"id": "16", "type": "单项选择题", "question": "12. 采用中断方式进行打印控制时,在打印控制接口和打印机之间的数据信息不包括( )。 A. 打印头着陆信息 B. 打印控制信息 C. 打印机状态信息 D. 中断请求信息", "answer_label": "D", "answer_explain": "打印机的中断控制过程是:CPU先将需要打印的字符送到打印控制接口(也称打印适配 器),打印控制接口再将字符转换为点阵信息,然后通过电缆传送到打印机,以控制打印针头 在指定位置进行打印。同时,打印控制接口通过状态线传送当前打印机状态信息,并通过中断线 传送中断请求信息。所以,打印头着陆信息、打印控制信息、打印机状态信息都可以在打印控制 接口和打印机之间传送,而中断请求信息只在CPU和打印控制接口之间传送,选项D错误。", "answer": "D || 解析：打印机的中断控制过程是：CPU先将需要打印的字符送到打印控制接口（也称打印适配 器），打印控制接口再将字符转换为点阵信息，然后通过电缆传送到打印机，以控制打印针头 在指定位置进行打印。同时，打印控制接口通过状态线传送当前打印机状态信息，并通过中断线 传送中断请求信息。所以，打印头着陆信息、打印控制信息、打印机状态信息都可以在打印控制 接口和打印机之间传送，而中断请求信息只在CPU和打印控制接口之间传送，选项D错误。"}
{"id": "17", "type": "单项选择题", "question": "13. 主机和外设之间正确的连接通路是( )。 A. CPU和主存-I/O总线-通信总线(电缆)-外设 B. CPU和主存-I/O总线-通信总线(电缆)-I/O总线-外设 C. CPU和主存-I/O总线-通信总线(电缆)-外设 D. CPU和主存-I/O总线-通信总线(电缆)-I/O总线-外设", "answer_label": "B", "answer_explain": "CPU和主存通过主存总线相连,CPU和I/O接口通过I/O总线通信总线(电缆)与外设相连。", "answer": "B || 解析：CPU和主存通过主存总线相连，CPU和I/O接口通过I/O总线通信总线（电缆）与外设相连。"}
{"id": "18", "type": "单项选择题", "question": "14. 下列有关I/O接口功能的描述中,错误的是( )。 A. I/O接口中主机侧数据宽度宽度宽度宽度宽度宽度是一种外设控制逻辑 B. I/O接口是主机侧或所连接设备侧数据宽度宽度宽度宽度宽度 C. CPU可以从I/O接口读取设备状态信息,以了解I/O和外设的状态 D. CPU可以向I/O接口传送用来控制外设进行操作的命令", "answer_label": "A", "answer_explain": "I/O总线分为三类:数据线、地址线和地址线。数据缓冲寄存器和状态/命令寄存器的内部都 是数据传送的;地址线用以传送CPU要访问的I/O端口的地址;控制线用于传送CPU发出的I/O端口 读写信号,中断请求信号,I/O端口对CPU发出的读写信号的反馈信号等。中断请求信号是由I/O端口 发送给CPU端的。因此选项I和III均正确。", "answer": "A || 解析：I/O总线分为三类：数据线、地址线和地址线。数据缓冲寄存器和状态/命令寄存器的内部都 是数据传送的；地址线用以传送CPU要访问的I/O端口的地址；控制线用于传送CPU发出的I/O端口 读写信号，中断请求信号，I/O端口对CPU发出的读写信号的反馈信号等。中断请求信号是由I/O端口 发送给CPU端的。因此选项Ⅰ和Ⅲ均正确。"}
{"id": "19", "type": "单项选择题", "question": "15. 【2012统考真题】下列选项中,在I/O总线的数据线上传输的信息包括( )。 Ⅰ. I/O接口中的命令字 Ⅱ. I/O接口中的状态字 Ⅲ. 中断类型号 A. 仅Ⅰ、Ⅱ B. 仅Ⅰ、Ⅲ C. 仅Ⅱ、Ⅲ D. Ⅰ、Ⅱ、Ⅲ", "answer_label": "D", "answer_explain": "I/O总线分为三类:数据线、地址线和地址线。数据缓冲寄存器和状态/命令寄存器的内部都 是数据传送的;地址线用以传送CPU要访问的I/O端口的地址;控制线用于传送CPU发出的I/O端口 读写信号,中断请求信号,I/O端口对CPU发出的读写信号的反馈信号等。中断请求信号是由I/O端口 发送给CPU端的。因此选项I和III均正确。", "answer": "D || 解析：I/O总线分为三类：数据线、地址线和地址线。数据缓冲寄存器和状态/命令寄存器的内部都 是数据传送的；地址线用以传送CPU要访问的I/O端口的地址；控制线用于传送CPU发出的I/O端口 读写信号，中断请求信号，I/O端口对CPU发出的读写信号的反馈信号等。中断请求信号是由I/O端口 发送给CPU端的。因此选项Ⅰ和Ⅲ均正确。"}
{"id": "20", "type": "单项选择题", "question": "16. 【2017统考真题】下列I/O控制方式中,硬件开销最小的是( )。 A. 程序查询方式 B. 程序中断方式 C. DMA方式 D. 通道方式", "answer_label": "A", "answer_explain": "采用统一编址时,CPU访问I/O端口和访问内存单元是一样的指令,所以访存指令可以访问I/O端口。", "answer": "A || 解析：采用统一编址时，CPU访问I/O端口和访问内存单元是一样的指令，所以访存指令可以访问I/O端口。"}
{"id": "21", "type": "单项选择题", "question": "17. 【2017统考真题】I/O指令实现的数据传送通常发生在( )。 A. I/O设备和I/O端口之间 B. 通用寄存器和I/O设备之间 C. I/O端口和主存之间 D. 通用寄存器和I/O端口之间", "answer_label": "D", "answer_explain": "I/O端口是CPU和I/O设备进行信息交换的中转站。在执行I/O指令时,CPU使用地址总线选择所需的I/O端口, CPU寄存器和I/O端口之间的数据传输。", "answer": "D || 解析：I/O端口是CPU和I/O设备进行信息交换的中转站。在执行I/O指令时，CPU使用地址总线选择所需的I/O端口， CPU寄存器和I/O端口之间的数据传输。"}
{"id": "22", "type": "单项选择题", "question": "18. 【2021统考真题】下列选项中,不属于I/O接口的是( )。 A. 磁盘驱动器 B. 打印机适配器 C. 网络控制器 D. 可编程中断控制器", "answer_label": "A", "answer_explain": "I/O接口 即I/O 控制器,其功能是接收及接收主机发出的I/O 控制信号,并实现主机和外部设备之间的 信息交换。磁盘驱动器是由磁头、磁道和读写电路等组成的,也就是我们所说的硬盘本身, 选项A错误。选项B、C和D均为I/O 接口。", "answer": "A || 解析：I/O接口 即I/O 控制器，其功能是接收及接收主机发出的I/O 控制信号，并实现主机和外部设备之间的 信息交换。磁盘驱动器是由磁头、磁道和读写电路等组成的，也就是我们所说的硬盘本身， 选项A错误。选项B、C和D均为I/O 接口。"}
{"id": "23", "type": "单项选择题", "question": "01. 在程序查询方式中,( )。 A. 数据传送和程序查询都由CPU完成 B. 数据传送由CPU完成,程序查询由DMA控制器完成 C. 数据传送由DMA控制器完成,程序查询由CPU完成 D. 数据传送和程序查询都由DMA控制器完成", "answer_label": "A", "answer_explain": "在程序查询方式中,CPU通过不断查询I/O设备状态来判断一次数据传送是否完成,完成 后再启动下一次数据传送。因此,查询操作和数据传送都由CPU完成。DMA方式的数据传送不 需要CPU干预,由DMA控制器完成。", "answer": "A || 解析：在程序查询方式中，CPU通过不断查询I/O设备状态来判断一次数据传送是否完成，完成 后再启动下一次数据传送。因此，查询操作和数据传送都由CPU完成。DMA方式的数据传送不 需要CPU干预，由DMA控制器完成。"}
{"id": "24", "type": "单项选择题", "question": "02. 程序中断处理过程的正确描述是()。 A. 中断响应→中断处理→保护现场→中断返回 B. 中断请求→中断响应→保护现场→中断处理 C. 中断请求→保护现场→中断处理→中断返回 D. 中断请求→中断响应→中断处理→保护现场", "answer_label": "B", "answer_explain": "中断服务程序是处理中断事件的程序。当中断发生时,首先要保存好现场信息,以便中断 处理结束后能恢复到被打断时的状态。中断响应是由硬件完成的,中断处理是由软件完成的,选项 B正确。", "answer": "B || 解析：中断服务程序是处理中断事件的程序。当中断发生时，首先要保存好现场信息，以便中断 处理结束后能恢复到被打断时的状态。中断响应是由硬件完成的，中断处理是由软件完成的，选项 B正确。"}
{"id": "25", "type": "单项选择题", "question": "03. 在统一编址方式下,区分存储单元和I/O设备是靠()。 A. 不同的地址码 B. 不同的地址线 C. 不同的控制线 D. 不同的数据线", "answer_label": "A", "answer_explain": "在统一编址方式下,I/O地址和主存地址是统一编址的,但它们的地址码肯定不同。", "answer": "A || 解析：在统一编址方式下，I/O地址和主存地址是统一编址的，但它们的地址码肯定不同。"}
{"id": "26", "type": "单项选择题", "question": "04. 在独立编址方式下,区分存储单元和I/O设备是靠( )。 A. 不同的地址码 B. 不同的地址线 C. 不同的控制线 D. 不同的数据线", "answer_label": "C", "answer_explain": "在独立编址方式下,存储器读写信号与I/O读写信号是相互独立的,它们属于不同的控制线。", "answer": "C || 解析：在独立编址方式下，存储器读写信号与I/O读写信号是相互独立的，它们属于不同的控制线。"}
{"id": "27", "type": "单项选择题", "question": "05. 在DMA方式中,CPU和DMA控制器通常采用三种方法来分时使用主存,它们不包 括()。 A. 停止CPU访问主存 B. 周期挪用 C. DMA和CPU交替访问主存 D. 周期延长", "answer_label": "D", "answer_explain": "DMA控制器和CPU分时访问主存有三种方法:①停止CPU访问主存,DMA控制器独占访 问主存;②DMA和CPU交替访问主存;③周期挪用(窃取),DMA 控制器在CPU不需要访 问主存时(如指令执行阶段)使用总线,或者在CPU需要访问主存时强行占用一个总线周期。", "answer": "D || 解析：DMA控制器和CPU分时访问主存有三种方法：①停止CPU访问主存，DMA控制器独占访 问主存；②DMA和CPU交替访问主存；③周期挪用（窃取），DMA 控制器在CPU不需要访 问主存时（如指令执行阶段）使用总线，或者在CPU需要访问主存时强行占用一个总线周期。"}
{"id": "28", "type": "单项选择题", "question": "06. 某中断系统中,每抽取一个输入数据就要中断CPU一次,中断处理程序接收取样数据, 并将其保存到主存缓冲区内。该中断处理属于()。 A. 外中断 B. 内中断 C. 硬件中断 D. 软件中断", "answer_label": "A", "answer_explain": "外部中断是指由外部设备或事件引起的中断。内中断是由CPU内部事件(如运算溢出)引起 的中断。硬件中断是指由硬件故障引起的中断。软件中断是指由程序执行过程中发生的事件(如除 法溢出)引起的中断。由题可知,该中断是由外部输入设备引起的中断,属于外部中断。", "answer": "A || 解析：外部中断是指由外部设备或事件引起的中断。内中断是由CPU内部事件（如运算溢出）引起 的中断。硬件中断是指由硬件故障引起的中断。软件中断是指由程序执行过程中发生的事件（如除 法溢出）引起的中断。由题可知，该中断是由外部输入设备引起的中断，属于外部中断。"}
{"id": "29", "type": "单项选择题", "question": "07. 在具有中断向量表的计算机中,中断向量地址是指( )。 A. 子程序入口地址 B. 中断服务程序入口地址 C. 中断服务程序入口地址的地址 D. 中断返回地址", "answer_label": "B", "answer_explain": "中断向量地址即中断服务程序的入口地址。", "answer": "B || 解析：中断向量地址即中断服务程序的入口地址。"}
{"id": "30", "type": "单项选择题", "question": "08. 中断响应是在()。 A. 一条指令执行开始 B. 一条指令执行中间 C. 一条指令执行结束 D. 一条指令执行的任何时刻", "answer_label": "C", "answer_explain": "CPU响应中断总是在判断到有中断请求信号后,当前指令执行的末尾。", "answer": "C || 解析：CPU响应中断总是在判断到有中断请求信号后，当前指令执行的末尾。"}
{"id": "31", "type": "单项选择题", "question": "09. 在下列情况下,可能不发生中断请求的是( )。 A. DMA操作结束 B. 一条指令执行完毕 C. 机器出现故障 D. 执行“软中断”指令", "answer_label": "B", "answer_explain": "执行“软中断”指令时都会产生中断请求。但一条指令执行完毕,但它本身不会产生中断请求。", "answer": "B || 解析：执行“软中断”指令时都会产生中断请求。但一条指令执行完毕，但它本身不会产生中断请求。"}
{"id": "32", "type": "单项选择题", "question": "10. 在带有向量中断的计算机系统中,用户程序需要输入/输出时,引起的的中断是( )。 A. I/O中断 B. I/O中断 C. 故障 D. 外部中断", "answer_label": "A", "answer_explain": "用户程序需要输入/输出时,需要调用操作系统提供的操作接口(请求操作系统服务),此时会使 用访管指令。", "answer": "A || 解析：用户程序需要输入/输出时，需要调用操作系统提供的操作接口（请求操作系统服务），此时会使 用访管指令。"}
{"id": "33", "type": "单项选择题", "question": "11. 某计算机具有中断4级中断,优先级从高到低依次为1→2→3→4,若中断屏蔽字为1101, 2级中断的屏蔽字为1101, 3级中断的屏蔽字为1111, 4级中断的屏蔽字为0101,则能响应的中断源为()。 A. 1→2→3→4 B. 1→4→2 C. 1→3→4→2 D. 2→1→3→4", "answer_label": "B", "answer_explain": "屏蔽字“1”表示不可中断,“0”表示可中断。由3级中断的屏蔽字可知,它不能被中断,因此只能处理最高优 先级。由4级中断的屏蔽字可知,它能被中断3级中断,但不能被中断1级和2级中断。因此,能响应的中断源 为1→4→2。选项B正确。", "answer": "B || 解析：屏蔽字“1”表示不可中断，“0”表示可中断。由3级中断的屏蔽字可知，它不能被中断，因此只能处理最高优 先级。由4级中断的屏蔽字可知，它能被中断3级中断，但不能被中断1级和2级中断。因此，能响应的中断源 为1→4→2。选项B正确。"}
{"id": "34", "type": "单项选择题", "question": "12. 下列不属于程序控制指令的是( )。 A. 无条件转移指令 B. 条件转移指令 C. 软中断指令 D. 循环指令", "answer_label": "C", "answer_explain": "软中断指令并非指令系统中的指令,不能把它归为程序控制指令,只能在响应中断时硬件自动 执行。", "answer": "C || 解析：软中断指令并非指令系统中的指令，不能把它归为程序控制指令，只能在响应中断时硬件自动 执行。"}
{"id": "35", "type": "单项选择题", "question": "13. 在中断响应周期中,CPU主要完成的工作是( )。 A. 关中断,保护断点,发中断响应信号并形成中断向量地址 B. 关中断,保护断点,发中断响应信号并形成中断向量地址 C. 关中断,执行中断服务程序 D. 保护断点,执行中断服务程序", "answer_label": "A", "answer_explain": "在中断响应周期中,CPU主要完成关中断、保护断点、发中断响应信号并形成中断向量地址 的工作,即保护现场。执行中断服务程序是在中断响应周期之后。", "answer": "A || 解析：在中断响应周期中，CPU主要完成关中断、保护断点、发中断响应信号并形成中断向量地址 的工作，即保护现场。执行中断服务程序是在中断响应周期之后。"}
{"id": "36", "type": "单项选择题", "question": "14. 下列关于I/O方式的叙述中,错误的是( )。 A. CPU对外设的控制方式不可能发生在一条指令的执行过程中 B. 在中断I/O方式下,外设提出中断请求的时机和CPU响应中断的时机都可不确定 C. 在中断I/O方式下,外设接口中的寄存器和CPU寄存器直接数据交换 D. 在DMA I/O方式下,CPU对外部I/O设备的寄存器和CPU寄存器直接数据交换", "answer_label": "D", "answer_explain": "CPU是在一条指令执行结束后检查是否有中断请求的,因此选项A正确。在中断方式中, 外设接口中的寄存器和CPU寄存器的数据交换要发生在中状态检查结束时,选项C正确。在DMA I/O方式中,CPU无法对外设的寄存器和CPU寄存器进行直接数据交换,选项D错误。", "answer": "D || 解析：CPU是在一条指令执行结束后检查是否有中断请求的，因此选项A正确。在中断方式中， 外设接口中的寄存器和CPU寄存器的数据交换要发生在中状态检查结束时，选项C正确。在DMA I/O方式中，CPU无法对外设的寄存器和CPU寄存器进行直接数据交换，选项D错误。"}
{"id": "37", "type": "单项选择题", "question": "15. 当CPU无法对外部中断发出响应时,可能因为( )。 A. CPU正处于中断响应周期内 B. CPU正处于中断服务程序执行结束时 C. CPU正处于一条指令执行结束时 D. CPU正处于用户程序执行期间", "answer_label": "A", "answer_explain": "在中断响应周期内,CPU采用硬件方法保护并更新PC,而不是靠软件实现。若CPU在中断 响应周期内允许再次中断,那么PC值将无法得到有效保护,会导致中断返回时程序出错。", "answer": "A || 解析：在中断响应周期内，CPU采用硬件方法保护并更新PC，而不是靠软件实现。若CPU在中断 响应周期内允许再次中断，那么PC值将无法得到有效保护，会导致中断返回时程序出错。"}
{"id": "38", "type": "单项选择题", "question": "16. 在I/O接口中设置中断屏蔽触发器的目的是()。 A. 中断不再需要主程序处理 B. 中断设备的优先级比CPU高 C. CPU设备的处理速度比I/O设备快 D. CPU无法对多个中断同时发生时进行处理", "answer_label": "C", "answer_explain": "CPU无法对多个中断同时发生时进行处理,只能选择优先级高的中断进行处理,中断屏蔽 触发器用于屏蔽那些优先级低的中断。此外,在中断响应周期和中断处理程序执行期间,需要关 闭中断,此时也需要通过中断屏蔽触发器来完成。", "answer": "C || 解析：CPU无法对多个中断同时发生时进行处理，只能选择优先级高的中断进行处理，中断屏蔽 触发器用于屏蔽那些优先级低的中断。此外，在中断响应周期和中断处理程序执行期间，需要关 闭中断，此时也需要通过中断屏蔽触发器来完成。"}
{"id": "39", "type": "单项选择题", "question": "17. 在中断响应周期中,可能发生的中断是()。 A. 关中断指令 B. 中断指令 C. 开中断指令 D. 中断服务程序", "answer_label": "D", "answer_explain": "在中断响应周期中,CPU需完成中断判优、保护现场、形成中断向量地址并送到PC、关 中断等操作。因此不可能发生新的中断请求。", "answer": "D || 解析：在中断响应周期中，CPU需完成中断判优、保护现场、形成中断向量地址并送到PC、关 中断等操作。因此不可能发生新的中断请求。"}
{"id": "40", "type": "单项选择题", "question": "18. CPU响应中断时最先完成的操作是()。 A. 开中断 B. 保存断点 C. 关中断 D. 转入中断服务程序", "answer_label": "C", "answer_explain": "在中断响应时最先完成的操作是关中断,以防止中断服务程序被新的中断打断。", "answer": "C || 解析：在中断响应时最先完成的操作是关中断，以防止中断服务程序被新的中断打断。"}
{"id": "41", "type": "单项选择题", "question": "19. 设置中断屏蔽标志可以改变()。 A. 多个中断源的中断请求优先级 B. CPU对多个中断源请求的响应次序 C. 多个中断源同时提出中断请求的顺序 D. 多个中断服务程序开始执行的顺序", "answer_label": "B", "answer_explain": "设置中断屏蔽标志可以屏蔽低优先级的中断请求,从而改变CPU对多个中断源请求的响 应次序。", "answer": "B || 解析：设置中断屏蔽标志可以屏蔽低优先级的中断请求，从而改变CPU对多个中断源请求的响 应次序。"}
{"id": "42", "type": "单项选择题", "question": "20. 在CPU响应中断时,保护现场的工作由()完成。 A. PC和IR B. PC和PSW C. AR和IR D. AR和PSW", "answer_label": "B", "answer_explain": "中断响应时,主要保存断点(PC)和程序状态字(PSW)。", "answer": "B || 解析：中断响应时，主要保存断点（PC）和程序状态字（PSW）。"}
{"id": "43", "type": "单项选择题", "question": "21. 在各种I/O方式中,中断方式的特点是(),DMA方式的特点是( )。 A. CPU与外设串行工作,传送与主程序串行工作 B. CPU与外设并行工作,传送与主程序串行工作 C. CPU与外设并行工作,传送与主程序并行工作 D. CPU与外设串行工作,传送与主程序并行工作", "answer_label": "B", "answer_explain": "在中断方式中,CPU启动外设工作后,CPU可与外设并行工作,但外设在传送数据时,需要中 断CPU,并由中断服务程序完成数据的传送,因此数据传送与主程序是串行的。在DMA方式中, CPU启动DMA控制器后,DMA控制器与CPU并行工作,DMA控制器完成数据的传送,不影响 主程序的工作,因此数据传送与主程序也是并行的。", "answer": "B || 解析：在中断方式中，CPU启动外设工作后，CPU可与外设并行工作，但外设在传送数据时，需要中 断CPU，并由中断服务程序完成数据的传送，因此数据传送与主程序是串行的。在DMA方式中， CPU启动DMA控制器后，DMA控制器与CPU并行工作，DMA控制器完成数据的传送，不影响 主程序的工作，因此数据传送与主程序也是并行的。"}
{"id": "44", "type": "单项选择题", "question": "22. 下列关于程序查询方式及其优缺点的叙述中,正确的是( )。 A. 接口电路查询查询查询查询不问,可分为软件查询方式和硬件查询方式 B. CPU主要负责查询外设状态和查询其状态,其余工作由查询外设完成 C. 查询方式的主要优点是查询方式简单,且CPU主要负责查询外设状态,因此其查询方式简单 D. 主要缺点是查询方式复杂,CPU主要负责查询外设状态,且CPU主要负责查询外设状态", "answer_label": "C", "answer_explain": "程序查询方式查询外设状态由CPU完成,且接口电路简单,控制方便。主要缺点是CPU需 要等待外设,不能发挥CPU的效率,也不能实现外设之间的并行工作。", "answer": "C || 解析：程序查询方式查询外设状态由CPU完成，且接口电路简单，控制方便。主要缺点是CPU需 要等待外设，不能发挥CPU的效率，也不能实现外设之间的并行工作。"}
{"id": "45", "type": "单项选择题", "question": "23. 在DMA传送方式中,由()发出DMA请求。 A. 外部设备,DMA控制器 B. DMA控制器,DMA控制器 C. 外部设备,CPU D. DMA控制器,内存控制器", "answer_label": "B", "answer_explain": "外部设备向DMA控制器发出DMA请求,DMA控制器再向CPU发出总线请求。", "answer": "B || 解析：外部设备向DMA控制器发出DMA请求，DMA控制器再向CPU发出总线请求。"}
{"id": "46", "type": "单项选择题", "question": "24. 下列叙述中,()是正确的。 A. 程序中断方式和DMA方式都需要中断请求 B. 程序中断方式和DMA方式都存在中断请求 C. 程序中断方式和DMA方式都需要中断请求 D. DMA需要等待周期的结束才能进行周期窃取", "answer_label": "A", "answer_explain": "程序中断方式和DMA方式都需要中断请求,但DMA方式的中断请求是在数据传送结束后才发 出,而程序中断方式则是在数据传送过程中发出。DMA不需要等待周期的结束才能进行周期窃取, 可以在CPU不需要访问主存时进行周期窃取。", "answer": "A || 解析：程序中断方式和DMA方式都需要中断请求，但DMA方式的中断请求是在数据传送结束后才发 出，而程序中断方式则是在数据传送过程中发出。DMA不需要等待周期的结束才能进行周期窃取， 可以在CPU不需要访问主存时进行周期窃取。"}
{"id": "47", "type": "单项选择题", "question": "25. 以下关于DMA的描述中,正确的是()。 A. 一个完整的DMA过程,都由DMA控制器控制,部分由CPU控制 B. 一个完整的DMA过程,完全由DMA控制器控制,CPU不介入任何控制 C. 一个完整的DMA过程,完全由CPU采用周期挪用法控制 D. 一个完整的DMA过程,部分由DMA控制器控制,部分由CPU控制", "answer_label": "A", "answer_explain": "一个完整的DMA过程,其预处理和后处理部分需要CPU的参与,而数据传送部分则由 DMA控制器完成。", "answer": "A || 解析：一个完整的DMA过程，其预处理和后处理部分需要CPU的参与，而数据传送部分则由 DMA控制器完成。"}
{"id": "48", "type": "单项选择题", "question": "26. CPU响应DMA请求的时间是当前()结束时。 A. 机器周期 B. 指令周期 C. 总线周期 D. 指令周期", "answer_label": "C", "answer_explain": "在机器周期结束时,CPU会响应DMA请求。注意区别:DMA请求是在总线周期结束时响应, 中断请求是在指令周期结束时响应。", "answer": "C || 解析：在机器周期结束时，CPU会响应DMA请求。注意区别：DMA请求是在总线周期结束时响应， 中断请求是在指令周期结束时响应。"}
{"id": "49", "type": "单项选择题", "question": "27. 当某外部设备准备好接受数据时,向CPU提出DMA请求。此时CPU正在执行一条访存指 令的第二总线周期时,外部设备产生的DMA 请求。CPU对该DMA请求响应的时间是( )。 A. 立即响应 B. 在该指令执行结束后响应 C. 在该指令的第三总线周期结束后响应 D. 在该指令执行结束后响应", "answer_label": "B", "answer_explain": "在该指令执行结束后响应。CPU对DMA请求的响应是在指令执行结束后响应的。", "answer": "B || 解析：在该指令执行结束后响应。CPU对DMA请求的响应是在指令执行结束后响应的。"}
{"id": "50", "type": "单项选择题", "question": "28. 关于中断请求和DMA请求,下列说法中正确的是( )。 A. DMA请求优先级高于中断请求,中断响应优先于DMA响应 B. DMA请求优先级高于中断请求,DMA响应优先于中断响应 C. 中断请求优先级高于DMA请求,中断响应优先于DMA响应 D. 中断请求优先级高于DMA请求,DMA响应优先于中断响应", "answer_label": "B", "answer_explain": "DMA请求的优先级高于中断请求,DMA响应发生在总线周期结束时,中断响应发生在指令周 期结束时。若DMA请求和中断请求同时到达,则优先响应DMA请求。", "answer": "B || 解析：DMA请求的优先级高于中断请求，DMA响应发生在总线周期结束时，中断响应发生在指令周 期结束时。若DMA请求和中断请求同时到达，则优先响应DMA请求。"}
{"id": "51", "type": "单项选择题", "question": "29. 磁盘和主存进行数据交换时,实际可分为四个过程:①寻道;②旋转;③连接;④传 输。下列关于磁盘和主存数据交换过程的叙述中,错误的是( )。 A. 在①②③④这个过程中都使用了中断处理 B. 在第③阶段,DMA控制器要使用总线使用权 C. 在第④阶段,DMA控制器使用总线的优先级比CPU低 D. 在第④阶段,磁盘的读写与CPU执行其他任务是可以并行的", "answer_label": "C", "answer_explain": "在第三阶段,DMA控制器请求总线使用权。在第四阶段,数据传输阶段,DMA控制器使 用总线的优先级最高。", "answer": "C || 解析：在第三阶段，DMA控制器请求总线使用权。在第四阶段，数据传输阶段，DMA控制器使 用总线的优先级最高。"}
{"id": "52", "type": "单项选择题", "question": "30. 在主机和外设的传送过程中,采用()不是一种程序控制方式。 A. 直接程序传送 B. 程序中断 C. 直接内存存取(DMA) D. 通道控制", "answer_label": "A", "answer_explain": "程序中断、DMA和通道控制都不是程序控制方式。", "answer": "A || 解析：程序中断、DMA和通道控制都不是程序控制方式。"}
{"id": "53", "type": "单项选择题", "question": "31. 中断发生时,程序计数器内容的保护和更新是由()完成的。 A. 硬件自动 B. 进栈指令和转移指令 C. 访存指令 D. 中断服务程序", "answer_label": "A", "answer_explain": "中断发生时,程序计数器内容的保护和更新是由硬件自动完成的,即由中断隐指令完成。", "answer": "A || 解析：中断发生时，程序计数器内容的保护和更新是由硬件自动完成的，即由中断隐指令完成。"}
{"id": "54", "type": "单项选择题", "question": "32. 在DMA方式传送数据的过程中,没有破坏()的内容。所以CPU可以正常工作 (访存除外)。 A. 程序计数器 B. 程序计数器和寄存器 C. 程序计数器和寄存器 D. 堆栈寄存器", "answer_label": "A", "answer_explain": "在DMA传送数据过程中,没有破坏程序计数器的内容,仅占用总线周期,CPU仍可继续执 行程序。而寄存器内容可能会因周期挪用而改变。", "answer": "A || 解析：在DMA传送数据过程中，没有破坏程序计数器的内容，仅占用总线周期，CPU仍可继续执 行程序。而寄存器内容可能会因周期挪用而改变。"}
{"id": "55", "type": "单项选择题", "question": "33. 在DMA方式下,数据从内存传送到外设经过的路径是( )。 A. 内存→数据总线→DMA控制器→外设 B. 内存→DMA控制器→数据总线→外设 C. 内存→数据总线→外设 D. 内存→CPU→外设", "answer_label": "A", "answer_explain": "DMA方式下,数据直接从内存传送到外设,不经过CPU,路径为内存→数据总线→ DMA控制器→外设。", "answer": "A || 解析：DMA方式下，数据直接从内存传送到外设，不经过CPU，路径为内存→数据总线→ DMA控制器→外设。"}
{"id": "56", "type": "单项选择题", "question": "34. 采用周期挪用进行DMA数据传送时,每传送一个数据需要占用()的时间。 A. 指令周期 B. 机器周期 C. 时钟周期 D. 存取周期", "answer_label": "D", "answer_explain": "采用周期挪用方式进行DMA数据传送时,每传送一个数据需要占用一个存取周期。", "answer": "D || 解析：采用周期挪用方式进行DMA数据传送时，每传送一个数据需要占用一个存取周期。"}
{"id": "57", "type": "单项选择题", "question": "35. 启动一次DMA传送,外设和主存之间完成成批数据的传送过程是()的数据传送。 A. 字节 B. 字 C. 总线宽度 D. 数据块", "answer_label": "D", "answer_explain": "DMA传送以数据块为单位。", "answer": "D || 解析：DMA传送以数据块为单位。"}
{"id": "58", "type": "单项选择题", "question": "36. 在磁盘存储器进行读/写操作之前,需要对磁头进行定位,CPU需要对磁盘控制器或DMA控制器进行初始化。 在下列选项中,不包括初始化信息中的是()。 A. 传送信息所在的主存起始地址 B. 传送方向(是读磁盘还是写磁盘) C. 传送信息的总字节数 D. 传送信息的应用程序起始地址", "answer_label": "D", "answer_explain": "传送信息所在的主存起始地址、传送方向和传送信息的总字节数都属于初始化信息,而应用 程序起始地址与DMA传送无关。", "answer": "D || 解析：传送信息所在的主存起始地址、传送方向和传送信息的总字节数都属于初始化信息，而应用 程序起始地址与DMA传送无关。"}
{"id": "59", "type": "单项选择题", "question": "37. 【2009统考真题】下列选项中,能引起外部中断的事件是( )。 A. 键盘输入 B. 除数为0 C. 浮点运算下溢 D. 访存缺页", "answer_label": "A", "answer_explain": "除数为0、浮点运算下溢和访存缺页都是内部中断,只有键盘输入是外部中断。", "answer": "A || 解析：除数为0、浮点运算下溢和访存缺页都是内部中断，只有键盘输入是外部中断。"}
{"id": "60", "type": "单项选择题", "question": "38. 【2012统考真题】下列关于中断I/O方式和DMA方式的叙述中,错误的是( )。 Ⅰ. 中断I/O方式请求的是CPU处理时间 Ⅱ. DMA方式请求的是总线使用权 Ⅲ. 中断I/O方式下数据传送通过CPU完成 Ⅳ. DMA方式下数据传送通过DMA控制器完成 Ⅴ. 中断I/O方式和DMA方式都需要中断请求 Ⅵ. 中断返回时都需要恢复现场 Ⅶ. 中断I/O方式可用于键盘输入处理 Ⅷ. DMA方式可用于硬盘数据传输 A. 仅Ⅰ、Ⅱ B. 仅Ⅱ、Ⅵ C. 仅Ⅲ、Ⅶ D. 仅Ⅴ、Ⅵ", "answer_label": "D", "answer_explain": "中断I/O方式是外设向CPU发出中断请求,请求CPU处理中断事件,选项Ⅰ正确。DMA方 式是DMA控制器向CPU发出总线请求,请求获得总线使用权,以便在内存和外设之间直接传送 数据,选项Ⅱ正确。中断I/O方式下数据传送通过中断服务程序完成,需要CPU干预,选项Ⅲ正 确。DMA方式下数据传送由DMA控制器完成,不需要CPU干预,选项Ⅳ正确。DMA方式 在数据传送结束后会向CPU发出中断请求,选项Ⅴ正确。中断返回时都需要恢复现场,以便被打 断的程序能继续正确执行,但DMA方式的中断返回由DMA控制器完成,选项Ⅵ错误。", "answer": "D || 解析：中断I/O方式是外设向CPU发出中断请求，请求CPU处理中断事件，选项Ⅰ正确。DMA方 式是DMA控制器向CPU发出总线请求，请求获得总线使用权，以便在内存和外设之间直接传送 数据，选项Ⅱ正确。中断I/O方式下数据传送通过中断服务程序完成，需要CPU干预，选项Ⅲ正 确。DMA方式下数据传送由DMA控制器完成，不需要CPU干预，选项Ⅳ正确。DMA方式 在数据传送结束后会向CPU发出中断请求，选项Ⅴ正确。中断返回时都需要恢复现场，以便被打 断的程序能继续正确执行，但DMA方式的中断返回由DMA控制器完成，选项Ⅵ错误。"}
{"id": "61", "type": "单项选择题", "question": "39. 【2011统考真题】某计算机采用中断方式处理外部事件。中断字 L₁→L₆ 表示6个中断源,按 优先级从高到低排序,现要求优先处理 L₁→L₃ 的中断请求,L₄、L₅ 的中断请求允许被 L₁→L₃ 屏蔽, L₆ 的中断请求允许被 L₁→L₅ 屏蔽。则下列中断屏蔽字的设置中,能满足要求的是( )。 (屏蔽字为1表示屏蔽,为0表示不屏蔽) A. 11110 B. 01101 C. 00011 D. 01010", "answer_label": "C", "answer_explain": "中断屏蔽字用来屏蔽低优先级的中断源,使高优先级的中断源能得到及时处理。在本题中, L₁ 的中断优先级最高,应首先处理 L₁ 的中断请求,因此 L₁ 中断屏蔽字应为全1(111111)。 L₄、L₅ 的中断请求允许被 L₁→L₃ 屏蔽,所以 L₄、L₅ 的屏蔽字应至少为111000。 L₆ 的中断请求允许被 L₁→L₅ 屏蔽,所以 L₆ 的屏蔽字应至少为111110。 综合来看,屏蔽字应为000110。", "answer": "C || 解析：中断屏蔽字用来屏蔽低优先级的中断源，使高优先级的中断源能得到及时处理。在本题中， L₁ 的中断优先级最高，应首先处理 L₁ 的中断请求，因此 L₁ 中断屏蔽字应为全1（111111）。\nL₄、L₅ 的中断请求允许被 L₁→L₃ 屏蔽，所以 L₄、L₅ 的屏蔽字应至少为111000。\nL₆ 的中断请求允许被 L₁→L₅ 屏蔽，所以 L₆ 的屏蔽字应至少为111110。\n综合来看，屏蔽字应为000110。"}
{"id": "62", "type": "单项选择题", "question": "40. 【2011统考真题】某计算机主频为500MHz,采用定点查询方式控制设备A的I/O, 查询程序运行一次所用时间至少为200个时钟周期,在设备A工作期间,为保证数据不丢 失,每秒需对其查询至少500次。CPU用于设备A的I/O的时间占整个CPU时间的 百分比至少是( )。 A. 0.02% B. 0.05% C. 0.20% D. 0.50%", "answer_label": "C", "answer_explain": "每秒查询至少500次,每次查询需200个时钟周期,则每秒至少需 $500\\times200=100000$ 个 时钟周期。总的CPU时间为 $500MHz=500M$ 个时钟周期。CPU时间占比为 $100000/(500\\times10^{6})=0.02\\%$。", "answer": "C || 解析：每秒查询至少500次，每次查询需200个时钟周期，则每秒至少需 $500\\times200=100000$ 个 时钟周期。总的CPU时间为 $500MHz=500M$ 个时钟周期。CPU时间占比为 $100000/(500\\times10^{6})=0.02\\%$。"}
{"id": "63", "type": "单项选择题", "question": "41. 【2012统考真题】响应外部中断的过程中,中断隐指令完成的操作,除保护断点外,还 包括()。 Ⅰ. 关中断 Ⅱ. 保存通用寄存器的内容 Ⅲ. 形成中断服务程序入口地址并送PC A. 仅Ⅰ、Ⅱ B. 仅Ⅰ、Ⅲ C. 仅Ⅱ、Ⅲ D. Ⅰ、Ⅱ、Ⅲ", "answer_label": "B", "answer_explain": "中断隐指令不是指令系统中的指令,而是CPU在中断响应周期内由硬件自动完成的一条指 令。它主要完成关中断、保存断点和程序状态字、将中断服务程序的入口地址送PC。通用寄存 器的内容由中断服务程序保存。", "answer": "B || 解析：中断隐指令不是指令系统中的指令，而是CPU在中断响应周期内由硬件自动完成的一条指 令。它主要完成关中断、保存断点和程序状态字、将中断服务程序的入口地址送PC。通用寄存 器的内容由中断服务程序保存。"}
{"id": "64", "type": "单项选择题", "question": "42. 【2013统考真题】下列关于I/O方式和DMA方式比较的叙述中,错误的是( )。 A. 中断I/O方式请求的是CPU处理时间,DMA方式请求的是总线使用权 B. 中断响应发生在一条指令执行结束后,DMA响应发生在一个总线事务完成后 C. 中断I/O方式下数据传送通过软件完成,DMA方式下数据传送由硬件完成 D. 中断I/O方式适用于所有外部设备,DMA方式仅适用于快速外部设备", "answer_label": "D", "answer_explain": "中断I/O方式适用于所有外部设备,DMA方式仅适用于快速外部设备。DMA方式适用于 快速外设,中断I/O方式则适用于慢速外设,选项D错误。其余选项均正确。", "answer": "D || 解析：中断I/O方式适用于所有外部设备，DMA方式仅适用于快速外部设备。DMA方式适用于 快速外设，中断I/O方式则适用于慢速外设，选项D错误。其余选项均正确。"}
{"id": "65", "type": "单项选择题", "question": "43. 【2014统考真题】在采用中断I/O方式控制打印输出的情况下,CPU和打印控制接口之间 的信息交换不可能的是()。 A. 打印字符 B. 主存地址 C. 设备状态 D. 控制命令", "answer_label": "B", "answer_explain": "在中断I/O方式中,CPU和打印控制接口之间交换的信息包括打印字符、设备状态和控制 命令等,而主存地址的传送是在DMA方式下进行的。", "answer": "B || 解析：在中断I/O方式中，CPU和打印控制接口之间交换的信息包括打印字符、设备状态和控制 命令等，而主存地址的传送是在DMA方式下进行的。"}
{"id": "66", "type": "单项选择题", "question": "44. 【2015统考真题】在采用中断I/O方式控制打印输出的情况下,CPU和打印控制接口之 间的信息交换不可能的是( )。 A. 打印字符 B. 主存地址 C. 设备状态 D. 控制命令", "answer_label": "B", "answer_explain": "在中断I/O方式中,CPU和打印控制接口之间交换的信息包括打印字符、设备状态和控制 命令等,而主存地址的传送是在DMA方式下进行的。", "answer": "B || 解析：在中断I/O方式中，CPU和打印控制接口之间交换的信息包括打印字符、设备状态和控制 命令等，而主存地址的传送是在DMA方式下进行的。"}
{"id": "67", "type": "单项选择题", "question": "45. 【2017统考真题】下列关于多重中断系统中中断处理过程的叙述中,错误的是( )。 A. 在一条指令执行结束时响应中断 B. 保护现场时应将中断屏蔽位置1 C. 中断处理过程结束前应恢复现场 D. 优先级高的中断处理过程可中断优先级低的中断处理过程", "answer_label": "B", "answer_explain": "多重中断是指在中断服务程序执行期间响应更高优先级的中断请求。CPU在一条指令执行 结束时响应中断,选项A正确。保护现场时CPU应处于关中断状态,以防止被新的中断打断,选项 B错误。中断处理过程结束前应恢复现场,使被中断的程序能继续正确执行,选项C正确。优先 级高的中断处理过程可以中断优先级低的中断处理过程,选项D正确。", "answer": "B || 解析：多重中断是指在中断服务程序执行期间响应更高优先级的中断请求。CPU在一条指令执行 结束时响应中断，选项A正确。保护现场时CPU应处于关中断状态，以防止被新的中断打断，选项 B错误。中断处理过程结束前应恢复现场，使被中断的程序能继续正确执行，选项C正确。优先 级高的中断处理过程可以中断优先级低的中断处理过程，选项D正确。"}
{"id": "68", "type": "单项选择题", "question": "46. 【2018统考真题】下列关于外部I/O中断的叙述中,正确的是( )。 A. 中断控制器按所接收中断信号的先后次序进行中断优先级排队 B. CPU响应中断时,通过执行中断隐指令完成通用寄存器内容的保护 C. CPU只有在处于中断允许状态时,才能响应外部设备的中断请求 D. 若CPU同时收到多个中断请求,则优先响应来自快速设备的中断请求", "answer_label": "C", "answer_explain": "中断优先级由硬件排队电路实现,并非按接收中断信号的先后次序,选项A错误。中断隐 指令保护断点和程序状态字PSW,通用寄存器由中断服务程序保存,选项B错误。CPU在中断允 许状态(IF=1)下才能响应外部中断请求,选项C正确。CPU响应优先级高的中断请求,中断优 先级不一定和设备速度相关,选项D错误。", "answer": "C || 解析：中断优先级由硬件排队电路实现，并非按接收中断信号的先后次序，选项A错误。中断隐 指令保护断点和程序状态字PSW，通用寄存器由中断服务程序保存，选项B错误。CPU在中断允 许状态（IF=1）下才能响应外部中断请求，选项C正确。CPU响应优先级高的中断请求，中断优 先级不一定和设备速度相关，选项D错误。"}
{"id": "69", "type": "单项选择题", "question": "47. 【2019统考真题】下列关于中断或异常情况的叙述中,错误的是( )。 Ⅰ. DMA传送结束会向CPU提出中断请求 Ⅱ. 数据传送由DMA控制器直接控制总线完成 Ⅲ. 数据传送结束后的处理由中断服务程序完成 Ⅳ. DMA传送请求的响应优先于NMI请求的响应 A. 仅Ⅰ、Ⅱ B. 仅Ⅰ、Ⅲ C. 仅Ⅱ、Ⅳ D. Ⅰ、Ⅱ、Ⅲ、Ⅳ", "answer_label": "B", "answer_explain": "DMA传送结束后,DMA控制器会向CPU发出中断请求,选项I正确。数据传送由DMA 控制器直接控制总线完成,选项II正确。数据传送结束后的处理由中断服务程序完成,选项III 正确。NMI是不可屏蔽中断,优先级最高,优先于DMA传送请求,选项IV错误。", "answer": "B || 解析：DMA传送结束后，DMA控制器会向CPU发出中断请求，选项Ⅰ正确。数据传送由DMA 控制器直接控制总线完成，选项Ⅱ正确。数据传送结束后的处理由中断服务程序完成，选项Ⅲ 正确。NMI是不可屏蔽中断，优先级最高，优先于DMA传送请求，选项Ⅳ错误。"}
{"id": "70", "type": "单项选择题", "question": "48. 【2019统考真题】下列事件中,属于外部中断事件的是( )。 Ⅰ. 访存时缺页 Ⅱ. 时钟中断 Ⅲ. 网络数据包到达 A. 仅Ⅰ、Ⅱ B. 仅Ⅰ、Ⅲ C. 仅Ⅱ、Ⅲ D. Ⅰ、Ⅱ和Ⅲ", "answer_label": "C", "answer_explain": "访存时缺页属于内部异常,时钟中断和网络数据包到达属于外部中断。", "answer": "C || 解析：访存时缺页属于内部异常，时钟中断和网络数据包到达属于外部中断。"}
{"id": "71", "type": "单项选择题", "question": "49. 【2020统考真题】下列事件中,属于外部中断事件的是( )。 A. CPU处于关中断状态时,也能响应NMI B. 一个屏蔽中断源可以通过设置中断屏蔽字而被屏蔽 C. 不可屏蔽中断的优先级不一定比可屏蔽中断的优先级高 D. 可通过中断屏蔽字改变多个中断源的响应处理优先级", "answer_label": "B", "answer_explain": "由CPU内部产生的异常称为内中断,而由CPU外部发出的中断请求称为外中断。NMI 是不可屏蔽中断信号线发出的外中断,INTR信号线发出的外中断是可屏蔽中断。一个中断源可 以通过设置中断屏蔽字来屏蔽,选项B正确。CPU处于关中断状态时不能响应任何中断请求,选 项A错误。NMI中断的优先级最高,选项C错误。中断屏蔽字只决定是否响应某个中断请求, 而多个中断源的响应处理优先级是由硬件排队电路决定的,选项D错误。", "answer": "B || 解析：由CPU内部产生的异常称为内中断，而由CPU外部发出的中断请求称为外中断。NMI 是不可屏蔽中断信号线发出的外中断，INTR信号线发出的外中断是可屏蔽中断。一个中断源可 以通过设置中断屏蔽字来屏蔽，选项B正确。CPU处于关中断状态时不能响应任何中断请求，选 项A错误。NMI中断的优先级最高，选项C错误。中断屏蔽字只决定是否响应某个中断请求， 而多个中断源的响应处理优先级是由硬件排队电路决定的，选项D错误。"}
{"id": "72", "type": "单项选择题", "question": "50. 【2020统考真题】外部中断包括不可屏蔽中断(NMI)和可屏蔽中断。下列关于外部中 断的叙述中,错误的是( )。 A. CPU处于关中断状态时,也能响应NMI B. 一个屏蔽中断源可以通过设置中断屏蔽字而被屏蔽 C. 不可屏蔽中断的优先级不一定比可屏蔽中断的优先级高 D. 可通过中断屏蔽字改变多个中断源的响应处理优先级", "answer_label": "B", "answer_explain": "由CPU内部产生的异常称为内中断,而由CPU外部发出的中断请求称为外中断。NMI 是不可屏蔽中断信号线发出的外中断,INTR信号线发出的外中断是可屏蔽中断。一个中断源可 以通过设置中断屏蔽字来屏蔽,选项B正确。CPU处于关中断状态时不能响应任何中断请求,选 项A错误。NMI中断的优先级最高,选项C错误。中断屏蔽字只决定是否响应某个中断请求, 而多个中断源的响应处理优先级是由硬件排队电路决定的,选项D错误。", "answer": "B || 解析：由CPU内部产生的异常称为内中断，而由CPU外部发出的中断请求称为外中断。NMI 是不可屏蔽中断信号线发出的外中断，INTR信号线发出的外中断是可屏蔽中断。一个中断源可 以通过设置中断屏蔽字来屏蔽，选项B正确。CPU处于关中断状态时不能响应任何中断请求，选 项A错误。NMI中断的优先级最高，选项C错误。中断屏蔽字只决定是否响应某个中断请求， 而多个中断源的响应处理优先级是由硬件排队电路决定的，选项D错误。"}
{"id": "73", "type": "单项选择题", "question": "51. 【2020统考真题】设备采用周期挪用DMA方式传输数据,每当DMA控制器准备好数据后, 就挪用一个CPU时钟周期传输数据。若DMA传送的数据块大小为512字节,相应的I/O接口中有 一个32位数据缓冲寄存器。对于数据输入 过程,下列叙述中正确的是( )。 A. 每准备好32位数据,DMA控制器就发出一次总线请求 B. 相对于CPU,DMA控制器的总线使用权的优先级值更高 C. 在整个数据的传送过程中,CPU不可以访问主存 D. 数据块传送结束后未发生“请求结束”中断请求", "answer_label": "A", "answer_explain": "周期挪用DMA方式下,当I/O设备需要传送数据时,通过DMA控制器向CPU发出DMA 请求,CPU响应后放弃总线使用权,由DMA控制器接管总线进行数据传送。每准备好32位数据, DMA控制器就发出一次总线请求,选项A正确。DMA控制器的总线使用权优先级高于CPU,选 项B正确。在DMA传送数据的间隙,CPU仍可访问主存,选项C错误。数据块传送结束后会发出 中断请求,通知CPU数据传送已完成,选项D错误。", "answer": "A || 解析：周期挪用DMA方式下，当I/O设备需要传送数据时，通过DMA控制器向CPU发出DMA 请求，CPU响应后放弃总线使用权，由DMA控制器接管总线进行数据传送。每准备好32位数据， DMA控制器就发出一次总线请求，选项A正确。DMA控制器的总线使用权优先级高于CPU，选 项B正确。在DMA传送数据的间隙，CPU仍可访问主存，选项C错误。数据块传送结束后会发出 中断请求，通知CPU数据传送已完成，选项D错误。"}
{"id": "74", "type": "单项选择题", "question": "52. 【2021统考真题】下列关于多重中断系统中CPU响应中断的叙述中,错误的是( )。 A. 仅在用户程序执行过程中,CPU才能检测和响应中断 B. CPU在不同指令执行阶段周期间检测和响应中断 C. 若有多个中断请求同时到达,则CPU优先响应优先级最高的中断 D. 若CPU检测到中断请求信号,则必须在执行完当前指令后才能响应中断", "answer_label": "A", "answer_explain": "CPU在任何时候都可以检测和响应中断,包括用户程序执行期间、中断服务程序执行期间等, 选项A错误。CPU在每条指令执行结束后、取下一条指令之前检测是否有中断请求,选项B正确。 若有多个中断请求同时到达,则CPU优先响应优先级最高的中断,选项C正确。CPU检测到中断 请求信号后,必须在执行完当前指令后才能响应中断,选项D正确。", "answer": "A || 解析：CPU在任何时候都可以检测和响应中断，包括用户程序执行期间、中断服务程序执行期间等， 选项A错误。CPU在每条指令执行结束后、取下一条指令之前检测是否有中断请求，选项B正确。 若有多个中断请求同时到达，则CPU优先响应优先级最高的中断，选项C正确。CPU检测到中断 请求信号后，必须在执行完当前指令后才能响应中断，选项D正确。"}
{"id": "75", "type": "单项选择题", "question": "53. 【2022统考真题】下列关于中断I/O方式的叙述中,不正确的是( )。 A. 适用于键盘、鼠标等低速设备 B. 外设和主机之间的数据传送过程软件完成 C. 外设准备数据的时问应小于中断处理时间 D. 外设准备数据的过程可与CPU执行其他进程并行", "answer_label": "C", "answer_explain": "中断I/O方式适用于键盘、鼠标等低速设备,选项A正确。外设和主机之间的数据传送由中 断服务程序(软件)完成,选项B正确。外设准备数据的速度通常远慢于CPU执行中断处理程序 的速度,因此无需外设准备数据的时间小于中断处理时间,选项C错误。外设准备数据的过程可 以和CPU执行其他进程并行,选项D正确。", "answer": "C || 解析：中断I/O方式适用于键盘、鼠标等低速设备，选项A正确。外设和主机之间的数据传送由中 断服务程序（软件）完成，选项B正确。外设准备数据的速度通常远慢于CPU执行中断处理程序 的速度，因此无需外设准备数据的时间小于中断处理时间，选项C错误。外设准备数据的过程可 以和CPU执行其他进程并行，选项D正确。"}
{"id": "76", "type": "单项选择题", "question": "54. 【2023统考真题】下列关于硬件中断和异常(中断)的叙述中,错误的是( )。 A. CPU在执行一条指令的过程中检测到中断信号 B. CPU在执行一条指令的过程中检测到中断信号 C. 中断时CPU检测到中断信号时立即中断当前指令的执行 D. CPU在检测到中断信号时立即中断当前指令的执行", "answer_label": "C", "answer_explain": "硬件中断由硬件产生,与当前执行的指令无关,通常在指令执行结束后进行检测和响应。异常 (内中断)由CPU内部事件(通常是指令执行过程中)产生,与当前执行的指令相关,在指令执行 过程中进行检测和响应,选项A、B正确。CPU检测到中断信号后,需要执行完当前指令才会响 应中断,选项C错误,选项D正确。", "answer": "C || 解析：硬件中断由硬件产生，与当前执行的指令无关，通常在指令执行结束后进行检测和响应。异常 （内中断）由CPU内部事件（通常是指令执行过程中）产生，与当前执行的指令相关，在指令执行 过程中进行检测和响应，选项A、B正确。CPU检测到中断信号后，需要执行完当前指令才会响 应中断，选项C错误，选项D正确。"}
{"id": "77", "type": "单项选择题", "question": "55. 【2023统考真题】下列关于I/O控制方式的叙述中,错误的是( )。 A. 查询方式下,CPU执行查询程序进行I/O操作 B. 查询方式下,通过CPU执行查询服务程序进行I/O操作 C. DMA方式下,通过CPU执行DMA程序进行I/O操作 D. DMA方式下,通过DMA控制器执行DMA程序进行I/O操作", "answer_label": "C", "answer_explain": "程序查询方式下,CPU通过执行查询程序来控制I/O操作,选项A正确。中断方式下,CPU 在收到中断请求后,转去执行中断服务程序来控制I/O操作,选项B正确。DMA方式下,CPU 只需初始化DMA控制器,后续的I/O操作由DMA控制器完成,数据传送不经过CPU,选项C 错误,选项D正确。", "answer": "C || 解析：程序查询方式下，CPU通过执行查询程序来控制I/O操作，选项A正确。中断方式下，CPU 在收到中断请求后，转去执行中断服务程序来控制I/O操作，选项B正确。DMA方式下，CPU 只需初始化DMA控制器，后续的I/O操作由DMA控制器完成，数据传送不经过CPU，选项C 错误，选项D正确。"}
{"id": "78", "type": "单项选择题", "question": "56. 【2024统考真题】对于SSD、网络适配器等高速设备,采用DMA方式输入/输出 数据。下列关于DMA方式的叙述中,错误的是( )。 A. 中断屏蔽字用于确定中断响应的优先级 B. 保存断点和恢复现场由中断响应阶段完成 C. 保存通用寄存器和设置中断屏蔽字由软件实现 D. 单重中断下中断处理时CPU处于关中断状态", "answer_label": "B", "answer_explain": "中断屏蔽字用于屏蔽低优先级的中断请求,选项A正确。中断响应阶段由硬件完成断点和 PSW的保存,但通用寄存器的保存和恢复由中断服务程序(软件)完成,选项B错误,选项C 正确。单重中断下,为防止中断服务程序被新的中断打断,中断处理期间CPU处于关中断状态, 选项D正确。", "answer": "B || 解析：中断屏蔽字用于屏蔽低优先级的中断请求，选项A正确。中断响应阶段由硬件完成断点和 PSW的保存，但通用寄存器的保存和恢复由中断服务程序（软件）完成，选项B错误，选项C 正确。单重中断下，为防止中断服务程序被新的中断打断，中断处理期间CPU处于关中断状态， 选项D正确。"}
{"id": "79", "type": "单项选择题", "question": "57. 【2024统考真题】下列控制器的控制器控制完成,此时,DMA控制器控制的数据传送优先于( )。 A. CPU和主存之间 B. CPU和DMA控制器之间 C. 设备接口和主存之间 D. 设备接口和DMA控制器之间", "answer_label": "C", "answer_explain": "在DMA方式下,数据的输入/输出由DMA控制器控制完成。当DMA控制器要进行数据传 送时,会向CPU发出总线请求。CPU响应后放弃总线控制权,由DMA控制器接管总线。此时, DMA控制器控制的数据在设备接口和主存之间传送,优先级高于CPU和主存之间的数据传送。", "answer": "C || 解析：在DMA方式下，数据的输入/输出由DMA控制器控制完成。当DMA控制器要进行数据传 送时，会向CPU发出总线请求。CPU响应后放弃总线控制权，由DMA控制器接管总线。此时， DMA控制器控制的数据在设备接口和主存之间传送，优先级高于CPU和主存之间的数据传送。"}