Simulator report for risc-v
Mon Nov 20 14:53:52 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Simulator Summary
  3. Simulator Settings
  4. Simulation Waveforms
  5. Coverage Summary
  6. Complete 1/0-Value Coverage
  7. Missing 1-Value Coverage
  8. Missing 0-Value Coverage
  9. Simulator INI Usage
 10. Simulator Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------+
; Simulator Summary                          ;
+-----------------------------+--------------+
; Type                        ; Value        ;
+-----------------------------+--------------+
; Simulation Start Time       ; 0 ps         ;
; Simulation End Time         ; 1.0 us       ;
; Simulation Netlist Size     ; 386 nodes    ;
; Simulation Coverage         ;      99.74 % ;
; Total Number of Transitions ; 9277         ;
; Simulation Breakpoints      ; 0            ;
; Family                      ; Cyclone II   ;
+-----------------------------+--------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Simulator Settings                                                                                                                                          ;
+--------------------------------------------------------------------------------------------+------------------------------------------------+---------------+
; Option                                                                                     ; Setting                                        ; Default Value ;
+--------------------------------------------------------------------------------------------+------------------------------------------------+---------------+
; Simulation mode                                                                            ; Functional                                     ; Timing        ;
; Start time                                                                                 ; 0 ns                                           ; 0 ns          ;
; Simulation results format                                                                  ; VWF                                            ;               ;
; Vector input source                                                                        ; D:/Study/UIT/HDL/project/quartus/Waveform1.vwf ;               ;
; Add pins automatically to simulation output waveforms                                      ; On                                             ; On            ;
; Check outputs                                                                              ; Off                                            ; Off           ;
; Report simulation coverage                                                                 ; On                                             ; On            ;
; Display complete 1/0 value coverage report                                                 ; On                                             ; On            ;
; Display missing 1-value coverage report                                                    ; On                                             ; On            ;
; Display missing 0-value coverage report                                                    ; On                                             ; On            ;
; Detect setup and hold time violations                                                      ; Off                                            ; Off           ;
; Detect glitches                                                                            ; Off                                            ; Off           ;
; Disable timing delays in Timing Simulation                                                 ; Off                                            ; Off           ;
; Generate Signal Activity File                                                              ; Off                                            ; Off           ;
; Generate VCD File for PowerPlay Power Analyzer                                             ; Off                                            ; Off           ;
; Group bus channels in simulation results                                                   ; Off                                            ; Off           ;
; Preserve fewer signal transitions to reduce memory requirements                            ; On                                             ; On            ;
; Trigger vector comparison with the specified mode                                          ; INPUT_EDGE                                     ; INPUT_EDGE    ;
; Disable setup and hold time violations detection in input registers of bi-directional pins ; Off                                            ; Off           ;
; Overwrite Waveform Inputs With Simulation Outputs                                          ; Off                                            ;               ;
; Perform Glitch Filtering in Timing Simulation                                              ; Auto                                           ; Auto          ;
+--------------------------------------------------------------------------------------------+------------------------------------------------+---------------+


+----------------------+
; Simulation Waveforms ;
+----------------------+
Waveform report data cannot be output to ASCII.
Please use Quartus II 64-Bit to view the waveform report data.


+--------------------------------------------------------------------+
; Coverage Summary                                                   ;
+-----------------------------------------------------+--------------+
; Type                                                ; Value        ;
+-----------------------------------------------------+--------------+
; Total coverage as a percentage                      ;      99.74 % ;
; Total nodes checked                                 ; 386          ;
; Total output ports checked                          ; 386          ;
; Total output ports with complete 1/0-value coverage ; 385          ;
; Total output ports with no 1/0-value coverage       ; 0            ;
; Total output ports with no 1-value coverage         ; 1            ;
; Total output ports with no 0-value coverage         ; 0            ;
+-----------------------------------------------------+--------------+


The following table displays output ports that toggle between 1 and 0 during simulation.
+--------------------------------------------------------------------------------------------------------------------------+
; Complete 1/0-Value Coverage                                                                                              ;
+---------------------------------------------------+---------------------------------------------------+------------------+
; Node Name                                         ; Output Port Name                                  ; Output Port Type ;
+---------------------------------------------------+---------------------------------------------------+------------------+
; |if_cache|pc_out[31]~reg0                         ; |if_cache|pc_out[31]~reg0                         ; regout           ;
; |if_cache|pc_out[30]~reg0                         ; |if_cache|pc_out[30]~reg0                         ; regout           ;
; |if_cache|pc_out[29]~reg0                         ; |if_cache|pc_out[29]~reg0                         ; regout           ;
; |if_cache|pc_out[28]~reg0                         ; |if_cache|pc_out[28]~reg0                         ; regout           ;
; |if_cache|pc_out[27]~reg0                         ; |if_cache|pc_out[27]~reg0                         ; regout           ;
; |if_cache|pc_out[26]~reg0                         ; |if_cache|pc_out[26]~reg0                         ; regout           ;
; |if_cache|pc_out[25]~reg0                         ; |if_cache|pc_out[25]~reg0                         ; regout           ;
; |if_cache|pc_out[24]~reg0                         ; |if_cache|pc_out[24]~reg0                         ; regout           ;
; |if_cache|pc_out[23]~reg0                         ; |if_cache|pc_out[23]~reg0                         ; regout           ;
; |if_cache|pc_out[22]~reg0                         ; |if_cache|pc_out[22]~reg0                         ; regout           ;
; |if_cache|pc_out[21]~reg0                         ; |if_cache|pc_out[21]~reg0                         ; regout           ;
; |if_cache|pc_out[20]~reg0                         ; |if_cache|pc_out[20]~reg0                         ; regout           ;
; |if_cache|pc_out[19]~reg0                         ; |if_cache|pc_out[19]~reg0                         ; regout           ;
; |if_cache|pc_out[18]~reg0                         ; |if_cache|pc_out[18]~reg0                         ; regout           ;
; |if_cache|pc_out[17]~reg0                         ; |if_cache|pc_out[17]~reg0                         ; regout           ;
; |if_cache|pc_out[16]~reg0                         ; |if_cache|pc_out[16]~reg0                         ; regout           ;
; |if_cache|pc_out[15]~reg0                         ; |if_cache|pc_out[15]~reg0                         ; regout           ;
; |if_cache|pc_out[14]~reg0                         ; |if_cache|pc_out[14]~reg0                         ; regout           ;
; |if_cache|pc_out[13]~reg0                         ; |if_cache|pc_out[13]~reg0                         ; regout           ;
; |if_cache|pc_out[12]~reg0                         ; |if_cache|pc_out[12]~reg0                         ; regout           ;
; |if_cache|pc_out[11]~reg0                         ; |if_cache|pc_out[11]~reg0                         ; regout           ;
; |if_cache|pc_out[10]~reg0                         ; |if_cache|pc_out[10]~reg0                         ; regout           ;
; |if_cache|pc_out[9]~reg0                          ; |if_cache|pc_out[9]~reg0                          ; regout           ;
; |if_cache|pc_out[8]~reg0                          ; |if_cache|pc_out[8]~reg0                          ; regout           ;
; |if_cache|pc_out[7]~reg0                          ; |if_cache|pc_out[7]~reg0                          ; regout           ;
; |if_cache|pc_out[6]~reg0                          ; |if_cache|pc_out[6]~reg0                          ; regout           ;
; |if_cache|pc_out[5]~reg0                          ; |if_cache|pc_out[5]~reg0                          ; regout           ;
; |if_cache|pc_out[4]~reg0                          ; |if_cache|pc_out[4]~reg0                          ; regout           ;
; |if_cache|pc_out[3]~reg0                          ; |if_cache|pc_out[3]~reg0                          ; regout           ;
; |if_cache|pc_out[2]~reg0                          ; |if_cache|pc_out[2]~reg0                          ; regout           ;
; |if_cache|pc_out[1]~reg0                          ; |if_cache|pc_out[1]~reg0                          ; regout           ;
; |if_cache|pc_out[0]~reg0                          ; |if_cache|pc_out[0]~reg0                          ; regout           ;
; |if_cache|pc_4_out[31]~reg0                       ; |if_cache|pc_4_out[31]~reg0                       ; regout           ;
; |if_cache|pc_4_out[30]~reg0                       ; |if_cache|pc_4_out[30]~reg0                       ; regout           ;
; |if_cache|pc_4_out[29]~reg0                       ; |if_cache|pc_4_out[29]~reg0                       ; regout           ;
; |if_cache|pc_4_out[28]~reg0                       ; |if_cache|pc_4_out[28]~reg0                       ; regout           ;
; |if_cache|pc_4_out[27]~reg0                       ; |if_cache|pc_4_out[27]~reg0                       ; regout           ;
; |if_cache|pc_4_out[26]~reg0                       ; |if_cache|pc_4_out[26]~reg0                       ; regout           ;
; |if_cache|pc_4_out[25]~reg0                       ; |if_cache|pc_4_out[25]~reg0                       ; regout           ;
; |if_cache|pc_4_out[24]~reg0                       ; |if_cache|pc_4_out[24]~reg0                       ; regout           ;
; |if_cache|pc_4_out[23]~reg0                       ; |if_cache|pc_4_out[23]~reg0                       ; regout           ;
; |if_cache|pc_4_out[22]~reg0                       ; |if_cache|pc_4_out[22]~reg0                       ; regout           ;
; |if_cache|pc_4_out[21]~reg0                       ; |if_cache|pc_4_out[21]~reg0                       ; regout           ;
; |if_cache|pc_4_out[20]~reg0                       ; |if_cache|pc_4_out[20]~reg0                       ; regout           ;
; |if_cache|pc_4_out[19]~reg0                       ; |if_cache|pc_4_out[19]~reg0                       ; regout           ;
; |if_cache|pc_4_out[18]~reg0                       ; |if_cache|pc_4_out[18]~reg0                       ; regout           ;
; |if_cache|pc_4_out[17]~reg0                       ; |if_cache|pc_4_out[17]~reg0                       ; regout           ;
; |if_cache|pc_4_out[16]~reg0                       ; |if_cache|pc_4_out[16]~reg0                       ; regout           ;
; |if_cache|pc_4_out[15]~reg0                       ; |if_cache|pc_4_out[15]~reg0                       ; regout           ;
; |if_cache|pc_4_out[14]~reg0                       ; |if_cache|pc_4_out[14]~reg0                       ; regout           ;
; |if_cache|pc_4_out[13]~reg0                       ; |if_cache|pc_4_out[13]~reg0                       ; regout           ;
; |if_cache|pc_4_out[12]~reg0                       ; |if_cache|pc_4_out[12]~reg0                       ; regout           ;
; |if_cache|pc_4_out[11]~reg0                       ; |if_cache|pc_4_out[11]~reg0                       ; regout           ;
; |if_cache|pc_4_out[10]~reg0                       ; |if_cache|pc_4_out[10]~reg0                       ; regout           ;
; |if_cache|pc_4_out[9]~reg0                        ; |if_cache|pc_4_out[9]~reg0                        ; regout           ;
; |if_cache|pc_4_out[8]~reg0                        ; |if_cache|pc_4_out[8]~reg0                        ; regout           ;
; |if_cache|pc_4_out[7]~reg0                        ; |if_cache|pc_4_out[7]~reg0                        ; regout           ;
; |if_cache|pc_4_out[6]~reg0                        ; |if_cache|pc_4_out[6]~reg0                        ; regout           ;
; |if_cache|pc_4_out[5]~reg0                        ; |if_cache|pc_4_out[5]~reg0                        ; regout           ;
; |if_cache|pc_4_out[4]~reg0                        ; |if_cache|pc_4_out[4]~reg0                        ; regout           ;
; |if_cache|pc_4_out[3]~reg0                        ; |if_cache|pc_4_out[3]~reg0                        ; regout           ;
; |if_cache|pc_4_out[2]~reg0                        ; |if_cache|pc_4_out[2]~reg0                        ; regout           ;
; |if_cache|pc_4_out[1]~reg0                        ; |if_cache|pc_4_out[1]~reg0                        ; regout           ;
; |if_cache|pc_4_out[0]~reg0                        ; |if_cache|pc_4_out[0]~reg0                        ; regout           ;
; |if_cache|instruction_out[31]~reg0                ; |if_cache|instruction_out[31]~reg0                ; regout           ;
; |if_cache|instruction_out[30]~reg0                ; |if_cache|instruction_out[30]~reg0                ; regout           ;
; |if_cache|instruction_out[29]~reg0                ; |if_cache|instruction_out[29]~reg0                ; regout           ;
; |if_cache|instruction_out[28]~reg0                ; |if_cache|instruction_out[28]~reg0                ; regout           ;
; |if_cache|instruction_out[27]~reg0                ; |if_cache|instruction_out[27]~reg0                ; regout           ;
; |if_cache|instruction_out[26]~reg0                ; |if_cache|instruction_out[26]~reg0                ; regout           ;
; |if_cache|instruction_out[25]~reg0                ; |if_cache|instruction_out[25]~reg0                ; regout           ;
; |if_cache|instruction_out[24]~reg0                ; |if_cache|instruction_out[24]~reg0                ; regout           ;
; |if_cache|instruction_out[23]~reg0                ; |if_cache|instruction_out[23]~reg0                ; regout           ;
; |if_cache|instruction_out[22]~reg0                ; |if_cache|instruction_out[22]~reg0                ; regout           ;
; |if_cache|instruction_out[21]~reg0                ; |if_cache|instruction_out[21]~reg0                ; regout           ;
; |if_cache|instruction_out[20]~reg0                ; |if_cache|instruction_out[20]~reg0                ; regout           ;
; |if_cache|instruction_out[19]~reg0                ; |if_cache|instruction_out[19]~reg0                ; regout           ;
; |if_cache|instruction_out[18]~reg0                ; |if_cache|instruction_out[18]~reg0                ; regout           ;
; |if_cache|instruction_out[17]~reg0                ; |if_cache|instruction_out[17]~reg0                ; regout           ;
; |if_cache|instruction_out[16]~reg0                ; |if_cache|instruction_out[16]~reg0                ; regout           ;
; |if_cache|instruction_out[15]~reg0                ; |if_cache|instruction_out[15]~reg0                ; regout           ;
; |if_cache|instruction_out[14]~reg0                ; |if_cache|instruction_out[14]~reg0                ; regout           ;
; |if_cache|instruction_out[13]~reg0                ; |if_cache|instruction_out[13]~reg0                ; regout           ;
; |if_cache|instruction_out[12]~reg0                ; |if_cache|instruction_out[12]~reg0                ; regout           ;
; |if_cache|instruction_out[11]~reg0                ; |if_cache|instruction_out[11]~reg0                ; regout           ;
; |if_cache|instruction_out[10]~reg0                ; |if_cache|instruction_out[10]~reg0                ; regout           ;
; |if_cache|instruction_out[9]~reg0                 ; |if_cache|instruction_out[9]~reg0                 ; regout           ;
; |if_cache|instruction_out[8]~reg0                 ; |if_cache|instruction_out[8]~reg0                 ; regout           ;
; |if_cache|instruction_out[7]~reg0                 ; |if_cache|instruction_out[7]~reg0                 ; regout           ;
; |if_cache|instruction_out[6]~reg0                 ; |if_cache|instruction_out[6]~reg0                 ; regout           ;
; |if_cache|instruction_out[5]~reg0                 ; |if_cache|instruction_out[5]~reg0                 ; regout           ;
; |if_cache|instruction_out[4]~reg0                 ; |if_cache|instruction_out[4]~reg0                 ; regout           ;
; |if_cache|instruction_out[3]~reg0                 ; |if_cache|instruction_out[3]~reg0                 ; regout           ;
; |if_cache|instruction_out[2]~reg0                 ; |if_cache|instruction_out[2]~reg0                 ; regout           ;
; |if_cache|instruction_out[1]~reg0                 ; |if_cache|instruction_out[1]~reg0                 ; regout           ;
; |if_cache|instruction_out[0]~reg0                 ; |if_cache|instruction_out[0]~reg0                 ; regout           ;
; |if_cache|clk                                     ; |if_cache|clk                                     ; out              ;
; |if_cache|pc[0]                                   ; |if_cache|pc[0]                                   ; out              ;
; |if_cache|pc[1]                                   ; |if_cache|pc[1]                                   ; out              ;
; |if_cache|pc[2]                                   ; |if_cache|pc[2]                                   ; out              ;
; |if_cache|pc[3]                                   ; |if_cache|pc[3]                                   ; out              ;
; |if_cache|pc[4]                                   ; |if_cache|pc[4]                                   ; out              ;
; |if_cache|pc[5]                                   ; |if_cache|pc[5]                                   ; out              ;
; |if_cache|pc[6]                                   ; |if_cache|pc[6]                                   ; out              ;
; |if_cache|pc[7]                                   ; |if_cache|pc[7]                                   ; out              ;
; |if_cache|pc[8]                                   ; |if_cache|pc[8]                                   ; out              ;
; |if_cache|pc[9]                                   ; |if_cache|pc[9]                                   ; out              ;
; |if_cache|pc[10]                                  ; |if_cache|pc[10]                                  ; out              ;
; |if_cache|pc[11]                                  ; |if_cache|pc[11]                                  ; out              ;
; |if_cache|pc[12]                                  ; |if_cache|pc[12]                                  ; out              ;
; |if_cache|pc[13]                                  ; |if_cache|pc[13]                                  ; out              ;
; |if_cache|pc[14]                                  ; |if_cache|pc[14]                                  ; out              ;
; |if_cache|pc[15]                                  ; |if_cache|pc[15]                                  ; out              ;
; |if_cache|pc[16]                                  ; |if_cache|pc[16]                                  ; out              ;
; |if_cache|pc[17]                                  ; |if_cache|pc[17]                                  ; out              ;
; |if_cache|pc[18]                                  ; |if_cache|pc[18]                                  ; out              ;
; |if_cache|pc[19]                                  ; |if_cache|pc[19]                                  ; out              ;
; |if_cache|pc[20]                                  ; |if_cache|pc[20]                                  ; out              ;
; |if_cache|pc[21]                                  ; |if_cache|pc[21]                                  ; out              ;
; |if_cache|pc[22]                                  ; |if_cache|pc[22]                                  ; out              ;
; |if_cache|pc[23]                                  ; |if_cache|pc[23]                                  ; out              ;
; |if_cache|pc[24]                                  ; |if_cache|pc[24]                                  ; out              ;
; |if_cache|pc[25]                                  ; |if_cache|pc[25]                                  ; out              ;
; |if_cache|pc[26]                                  ; |if_cache|pc[26]                                  ; out              ;
; |if_cache|pc[27]                                  ; |if_cache|pc[27]                                  ; out              ;
; |if_cache|pc[28]                                  ; |if_cache|pc[28]                                  ; out              ;
; |if_cache|pc[29]                                  ; |if_cache|pc[29]                                  ; out              ;
; |if_cache|pc[30]                                  ; |if_cache|pc[30]                                  ; out              ;
; |if_cache|pc[31]                                  ; |if_cache|pc[31]                                  ; out              ;
; |if_cache|pc_4[0]                                 ; |if_cache|pc_4[0]                                 ; out              ;
; |if_cache|pc_4[1]                                 ; |if_cache|pc_4[1]                                 ; out              ;
; |if_cache|pc_4[2]                                 ; |if_cache|pc_4[2]                                 ; out              ;
; |if_cache|pc_4[3]                                 ; |if_cache|pc_4[3]                                 ; out              ;
; |if_cache|pc_4[4]                                 ; |if_cache|pc_4[4]                                 ; out              ;
; |if_cache|pc_4[5]                                 ; |if_cache|pc_4[5]                                 ; out              ;
; |if_cache|pc_4[6]                                 ; |if_cache|pc_4[6]                                 ; out              ;
; |if_cache|pc_4[7]                                 ; |if_cache|pc_4[7]                                 ; out              ;
; |if_cache|pc_4[8]                                 ; |if_cache|pc_4[8]                                 ; out              ;
; |if_cache|pc_4[9]                                 ; |if_cache|pc_4[9]                                 ; out              ;
; |if_cache|pc_4[10]                                ; |if_cache|pc_4[10]                                ; out              ;
; |if_cache|pc_4[11]                                ; |if_cache|pc_4[11]                                ; out              ;
; |if_cache|pc_4[12]                                ; |if_cache|pc_4[12]                                ; out              ;
; |if_cache|pc_4[13]                                ; |if_cache|pc_4[13]                                ; out              ;
; |if_cache|pc_4[14]                                ; |if_cache|pc_4[14]                                ; out              ;
; |if_cache|pc_4[15]                                ; |if_cache|pc_4[15]                                ; out              ;
; |if_cache|pc_4[16]                                ; |if_cache|pc_4[16]                                ; out              ;
; |if_cache|pc_4[17]                                ; |if_cache|pc_4[17]                                ; out              ;
; |if_cache|pc_4[18]                                ; |if_cache|pc_4[18]                                ; out              ;
; |if_cache|pc_4[19]                                ; |if_cache|pc_4[19]                                ; out              ;
; |if_cache|pc_4[20]                                ; |if_cache|pc_4[20]                                ; out              ;
; |if_cache|pc_4[21]                                ; |if_cache|pc_4[21]                                ; out              ;
; |if_cache|pc_4[22]                                ; |if_cache|pc_4[22]                                ; out              ;
; |if_cache|pc_4[23]                                ; |if_cache|pc_4[23]                                ; out              ;
; |if_cache|pc_4[24]                                ; |if_cache|pc_4[24]                                ; out              ;
; |if_cache|pc_4[25]                                ; |if_cache|pc_4[25]                                ; out              ;
; |if_cache|pc_4[26]                                ; |if_cache|pc_4[26]                                ; out              ;
; |if_cache|pc_4[27]                                ; |if_cache|pc_4[27]                                ; out              ;
; |if_cache|pc_4[28]                                ; |if_cache|pc_4[28]                                ; out              ;
; |if_cache|pc_4[29]                                ; |if_cache|pc_4[29]                                ; out              ;
; |if_cache|pc_4[30]                                ; |if_cache|pc_4[30]                                ; out              ;
; |if_cache|pc_4[31]                                ; |if_cache|pc_4[31]                                ; out              ;
; |if_cache|instruction[0]                          ; |if_cache|instruction[0]                          ; out              ;
; |if_cache|instruction[1]                          ; |if_cache|instruction[1]                          ; out              ;
; |if_cache|instruction[2]                          ; |if_cache|instruction[2]                          ; out              ;
; |if_cache|instruction[3]                          ; |if_cache|instruction[3]                          ; out              ;
; |if_cache|instruction[4]                          ; |if_cache|instruction[4]                          ; out              ;
; |if_cache|instruction[5]                          ; |if_cache|instruction[5]                          ; out              ;
; |if_cache|instruction[6]                          ; |if_cache|instruction[6]                          ; out              ;
; |if_cache|instruction[7]                          ; |if_cache|instruction[7]                          ; out              ;
; |if_cache|instruction[8]                          ; |if_cache|instruction[8]                          ; out              ;
; |if_cache|instruction[9]                          ; |if_cache|instruction[9]                          ; out              ;
; |if_cache|instruction[10]                         ; |if_cache|instruction[10]                         ; out              ;
; |if_cache|instruction[11]                         ; |if_cache|instruction[11]                         ; out              ;
; |if_cache|instruction[12]                         ; |if_cache|instruction[12]                         ; out              ;
; |if_cache|instruction[13]                         ; |if_cache|instruction[13]                         ; out              ;
; |if_cache|instruction[14]                         ; |if_cache|instruction[14]                         ; out              ;
; |if_cache|instruction[15]                         ; |if_cache|instruction[15]                         ; out              ;
; |if_cache|instruction[16]                         ; |if_cache|instruction[16]                         ; out              ;
; |if_cache|instruction[17]                         ; |if_cache|instruction[17]                         ; out              ;
; |if_cache|instruction[18]                         ; |if_cache|instruction[18]                         ; out              ;
; |if_cache|instruction[19]                         ; |if_cache|instruction[19]                         ; out              ;
; |if_cache|instruction[20]                         ; |if_cache|instruction[20]                         ; out              ;
; |if_cache|instruction[21]                         ; |if_cache|instruction[21]                         ; out              ;
; |if_cache|instruction[22]                         ; |if_cache|instruction[22]                         ; out              ;
; |if_cache|instruction[23]                         ; |if_cache|instruction[23]                         ; out              ;
; |if_cache|instruction[24]                         ; |if_cache|instruction[24]                         ; out              ;
; |if_cache|instruction[25]                         ; |if_cache|instruction[25]                         ; out              ;
; |if_cache|instruction[26]                         ; |if_cache|instruction[26]                         ; out              ;
; |if_cache|instruction[27]                         ; |if_cache|instruction[27]                         ; out              ;
; |if_cache|instruction[28]                         ; |if_cache|instruction[28]                         ; out              ;
; |if_cache|instruction[29]                         ; |if_cache|instruction[29]                         ; out              ;
; |if_cache|instruction[30]                         ; |if_cache|instruction[30]                         ; out              ;
; |if_cache|instruction[31]                         ; |if_cache|instruction[31]                         ; out              ;
; |if_cache|pc_out[0]                               ; |if_cache|pc_out[0]                               ; pin_out          ;
; |if_cache|pc_out[1]                               ; |if_cache|pc_out[1]                               ; pin_out          ;
; |if_cache|pc_out[2]                               ; |if_cache|pc_out[2]                               ; pin_out          ;
; |if_cache|pc_out[3]                               ; |if_cache|pc_out[3]                               ; pin_out          ;
; |if_cache|pc_out[4]                               ; |if_cache|pc_out[4]                               ; pin_out          ;
; |if_cache|pc_out[5]                               ; |if_cache|pc_out[5]                               ; pin_out          ;
; |if_cache|pc_out[6]                               ; |if_cache|pc_out[6]                               ; pin_out          ;
; |if_cache|pc_out[7]                               ; |if_cache|pc_out[7]                               ; pin_out          ;
; |if_cache|pc_out[8]                               ; |if_cache|pc_out[8]                               ; pin_out          ;
; |if_cache|pc_out[9]                               ; |if_cache|pc_out[9]                               ; pin_out          ;
; |if_cache|pc_out[10]                              ; |if_cache|pc_out[10]                              ; pin_out          ;
; |if_cache|pc_out[11]                              ; |if_cache|pc_out[11]                              ; pin_out          ;
; |if_cache|pc_out[12]                              ; |if_cache|pc_out[12]                              ; pin_out          ;
; |if_cache|pc_out[13]                              ; |if_cache|pc_out[13]                              ; pin_out          ;
; |if_cache|pc_out[14]                              ; |if_cache|pc_out[14]                              ; pin_out          ;
; |if_cache|pc_out[15]                              ; |if_cache|pc_out[15]                              ; pin_out          ;
; |if_cache|pc_out[16]                              ; |if_cache|pc_out[16]                              ; pin_out          ;
; |if_cache|pc_out[17]                              ; |if_cache|pc_out[17]                              ; pin_out          ;
; |if_cache|pc_out[18]                              ; |if_cache|pc_out[18]                              ; pin_out          ;
; |if_cache|pc_out[19]                              ; |if_cache|pc_out[19]                              ; pin_out          ;
; |if_cache|pc_out[20]                              ; |if_cache|pc_out[20]                              ; pin_out          ;
; |if_cache|pc_out[21]                              ; |if_cache|pc_out[21]                              ; pin_out          ;
; |if_cache|pc_out[22]                              ; |if_cache|pc_out[22]                              ; pin_out          ;
; |if_cache|pc_out[23]                              ; |if_cache|pc_out[23]                              ; pin_out          ;
; |if_cache|pc_out[24]                              ; |if_cache|pc_out[24]                              ; pin_out          ;
; |if_cache|pc_out[25]                              ; |if_cache|pc_out[25]                              ; pin_out          ;
; |if_cache|pc_out[26]                              ; |if_cache|pc_out[26]                              ; pin_out          ;
; |if_cache|pc_out[27]                              ; |if_cache|pc_out[27]                              ; pin_out          ;
; |if_cache|pc_out[28]                              ; |if_cache|pc_out[28]                              ; pin_out          ;
; |if_cache|pc_out[29]                              ; |if_cache|pc_out[29]                              ; pin_out          ;
; |if_cache|pc_out[30]                              ; |if_cache|pc_out[30]                              ; pin_out          ;
; |if_cache|pc_out[31]                              ; |if_cache|pc_out[31]                              ; pin_out          ;
; |if_cache|pc_4_out[0]                             ; |if_cache|pc_4_out[0]                             ; pin_out          ;
; |if_cache|pc_4_out[1]                             ; |if_cache|pc_4_out[1]                             ; pin_out          ;
; |if_cache|pc_4_out[2]                             ; |if_cache|pc_4_out[2]                             ; pin_out          ;
; |if_cache|pc_4_out[3]                             ; |if_cache|pc_4_out[3]                             ; pin_out          ;
; |if_cache|pc_4_out[4]                             ; |if_cache|pc_4_out[4]                             ; pin_out          ;
; |if_cache|pc_4_out[5]                             ; |if_cache|pc_4_out[5]                             ; pin_out          ;
; |if_cache|pc_4_out[6]                             ; |if_cache|pc_4_out[6]                             ; pin_out          ;
; |if_cache|pc_4_out[7]                             ; |if_cache|pc_4_out[7]                             ; pin_out          ;
; |if_cache|pc_4_out[8]                             ; |if_cache|pc_4_out[8]                             ; pin_out          ;
; |if_cache|pc_4_out[9]                             ; |if_cache|pc_4_out[9]                             ; pin_out          ;
; |if_cache|pc_4_out[10]                            ; |if_cache|pc_4_out[10]                            ; pin_out          ;
; |if_cache|pc_4_out[11]                            ; |if_cache|pc_4_out[11]                            ; pin_out          ;
; |if_cache|pc_4_out[12]                            ; |if_cache|pc_4_out[12]                            ; pin_out          ;
; |if_cache|pc_4_out[13]                            ; |if_cache|pc_4_out[13]                            ; pin_out          ;
; |if_cache|pc_4_out[14]                            ; |if_cache|pc_4_out[14]                            ; pin_out          ;
; |if_cache|pc_4_out[15]                            ; |if_cache|pc_4_out[15]                            ; pin_out          ;
; |if_cache|pc_4_out[16]                            ; |if_cache|pc_4_out[16]                            ; pin_out          ;
; |if_cache|pc_4_out[17]                            ; |if_cache|pc_4_out[17]                            ; pin_out          ;
; |if_cache|pc_4_out[18]                            ; |if_cache|pc_4_out[18]                            ; pin_out          ;
; |if_cache|pc_4_out[19]                            ; |if_cache|pc_4_out[19]                            ; pin_out          ;
; |if_cache|pc_4_out[20]                            ; |if_cache|pc_4_out[20]                            ; pin_out          ;
; |if_cache|pc_4_out[21]                            ; |if_cache|pc_4_out[21]                            ; pin_out          ;
; |if_cache|pc_4_out[22]                            ; |if_cache|pc_4_out[22]                            ; pin_out          ;
; |if_cache|pc_4_out[23]                            ; |if_cache|pc_4_out[23]                            ; pin_out          ;
; |if_cache|pc_4_out[24]                            ; |if_cache|pc_4_out[24]                            ; pin_out          ;
; |if_cache|pc_4_out[25]                            ; |if_cache|pc_4_out[25]                            ; pin_out          ;
; |if_cache|pc_4_out[26]                            ; |if_cache|pc_4_out[26]                            ; pin_out          ;
; |if_cache|pc_4_out[27]                            ; |if_cache|pc_4_out[27]                            ; pin_out          ;
; |if_cache|pc_4_out[28]                            ; |if_cache|pc_4_out[28]                            ; pin_out          ;
; |if_cache|pc_4_out[29]                            ; |if_cache|pc_4_out[29]                            ; pin_out          ;
; |if_cache|pc_4_out[30]                            ; |if_cache|pc_4_out[30]                            ; pin_out          ;
; |if_cache|pc_4_out[31]                            ; |if_cache|pc_4_out[31]                            ; pin_out          ;
; |if_cache|instruction_out[0]                      ; |if_cache|instruction_out[0]                      ; pin_out          ;
; |if_cache|instruction_out[1]                      ; |if_cache|instruction_out[1]                      ; pin_out          ;
; |if_cache|instruction_out[2]                      ; |if_cache|instruction_out[2]                      ; pin_out          ;
; |if_cache|instruction_out[3]                      ; |if_cache|instruction_out[3]                      ; pin_out          ;
; |if_cache|instruction_out[4]                      ; |if_cache|instruction_out[4]                      ; pin_out          ;
; |if_cache|instruction_out[5]                      ; |if_cache|instruction_out[5]                      ; pin_out          ;
; |if_cache|instruction_out[6]                      ; |if_cache|instruction_out[6]                      ; pin_out          ;
; |if_cache|instruction_out[7]                      ; |if_cache|instruction_out[7]                      ; pin_out          ;
; |if_cache|instruction_out[8]                      ; |if_cache|instruction_out[8]                      ; pin_out          ;
; |if_cache|instruction_out[9]                      ; |if_cache|instruction_out[9]                      ; pin_out          ;
; |if_cache|instruction_out[10]                     ; |if_cache|instruction_out[10]                     ; pin_out          ;
; |if_cache|instruction_out[11]                     ; |if_cache|instruction_out[11]                     ; pin_out          ;
; |if_cache|instruction_out[12]                     ; |if_cache|instruction_out[12]                     ; pin_out          ;
; |if_cache|instruction_out[13]                     ; |if_cache|instruction_out[13]                     ; pin_out          ;
; |if_cache|instruction_out[14]                     ; |if_cache|instruction_out[14]                     ; pin_out          ;
; |if_cache|instruction_out[15]                     ; |if_cache|instruction_out[15]                     ; pin_out          ;
; |if_cache|instruction_out[16]                     ; |if_cache|instruction_out[16]                     ; pin_out          ;
; |if_cache|instruction_out[17]                     ; |if_cache|instruction_out[17]                     ; pin_out          ;
; |if_cache|instruction_out[18]                     ; |if_cache|instruction_out[18]                     ; pin_out          ;
; |if_cache|instruction_out[19]                     ; |if_cache|instruction_out[19]                     ; pin_out          ;
; |if_cache|instruction_out[20]                     ; |if_cache|instruction_out[20]                     ; pin_out          ;
; |if_cache|instruction_out[21]                     ; |if_cache|instruction_out[21]                     ; pin_out          ;
; |if_cache|instruction_out[22]                     ; |if_cache|instruction_out[22]                     ; pin_out          ;
; |if_cache|instruction_out[23]                     ; |if_cache|instruction_out[23]                     ; pin_out          ;
; |if_cache|instruction_out[24]                     ; |if_cache|instruction_out[24]                     ; pin_out          ;
; |if_cache|instruction_out[25]                     ; |if_cache|instruction_out[25]                     ; pin_out          ;
; |if_cache|instruction_out[26]                     ; |if_cache|instruction_out[26]                     ; pin_out          ;
; |if_cache|instruction_out[27]                     ; |if_cache|instruction_out[27]                     ; pin_out          ;
; |if_cache|instruction_out[28]                     ; |if_cache|instruction_out[28]                     ; pin_out          ;
; |if_cache|instruction_out[29]                     ; |if_cache|instruction_out[29]                     ; pin_out          ;
; |if_cache|instruction_out[30]                     ; |if_cache|instruction_out[30]                     ; pin_out          ;
; |if_cache|instruction_out[31]                     ; |if_cache|instruction_out[31]                     ; pin_out          ;
; |if_cache|pipeline1:pipeline1|pc_out[31]          ; |if_cache|pipeline1:pipeline1|pc_out[31]          ; regout           ;
; |if_cache|pipeline1:pipeline1|pc_out[30]          ; |if_cache|pipeline1:pipeline1|pc_out[30]          ; regout           ;
; |if_cache|pipeline1:pipeline1|pc_out[29]          ; |if_cache|pipeline1:pipeline1|pc_out[29]          ; regout           ;
; |if_cache|pipeline1:pipeline1|pc_out[28]          ; |if_cache|pipeline1:pipeline1|pc_out[28]          ; regout           ;
; |if_cache|pipeline1:pipeline1|pc_out[27]          ; |if_cache|pipeline1:pipeline1|pc_out[27]          ; regout           ;
; |if_cache|pipeline1:pipeline1|pc_out[26]          ; |if_cache|pipeline1:pipeline1|pc_out[26]          ; regout           ;
; |if_cache|pipeline1:pipeline1|pc_out[25]          ; |if_cache|pipeline1:pipeline1|pc_out[25]          ; regout           ;
; |if_cache|pipeline1:pipeline1|pc_out[24]          ; |if_cache|pipeline1:pipeline1|pc_out[24]          ; regout           ;
; |if_cache|pipeline1:pipeline1|pc_out[23]          ; |if_cache|pipeline1:pipeline1|pc_out[23]          ; regout           ;
; |if_cache|pipeline1:pipeline1|pc_out[22]          ; |if_cache|pipeline1:pipeline1|pc_out[22]          ; regout           ;
; |if_cache|pipeline1:pipeline1|pc_out[21]          ; |if_cache|pipeline1:pipeline1|pc_out[21]          ; regout           ;
; |if_cache|pipeline1:pipeline1|pc_out[20]          ; |if_cache|pipeline1:pipeline1|pc_out[20]          ; regout           ;
; |if_cache|pipeline1:pipeline1|pc_out[19]          ; |if_cache|pipeline1:pipeline1|pc_out[19]          ; regout           ;
; |if_cache|pipeline1:pipeline1|pc_out[18]          ; |if_cache|pipeline1:pipeline1|pc_out[18]          ; regout           ;
; |if_cache|pipeline1:pipeline1|pc_out[17]          ; |if_cache|pipeline1:pipeline1|pc_out[17]          ; regout           ;
; |if_cache|pipeline1:pipeline1|pc_out[16]          ; |if_cache|pipeline1:pipeline1|pc_out[16]          ; regout           ;
; |if_cache|pipeline1:pipeline1|pc_out[15]          ; |if_cache|pipeline1:pipeline1|pc_out[15]          ; regout           ;
; |if_cache|pipeline1:pipeline1|pc_out[14]          ; |if_cache|pipeline1:pipeline1|pc_out[14]          ; regout           ;
; |if_cache|pipeline1:pipeline1|pc_out[13]          ; |if_cache|pipeline1:pipeline1|pc_out[13]          ; regout           ;
; |if_cache|pipeline1:pipeline1|pc_out[12]          ; |if_cache|pipeline1:pipeline1|pc_out[12]          ; regout           ;
; |if_cache|pipeline1:pipeline1|pc_out[11]          ; |if_cache|pipeline1:pipeline1|pc_out[11]          ; regout           ;
; |if_cache|pipeline1:pipeline1|pc_out[10]          ; |if_cache|pipeline1:pipeline1|pc_out[10]          ; regout           ;
; |if_cache|pipeline1:pipeline1|pc_out[9]           ; |if_cache|pipeline1:pipeline1|pc_out[9]           ; regout           ;
; |if_cache|pipeline1:pipeline1|pc_out[8]           ; |if_cache|pipeline1:pipeline1|pc_out[8]           ; regout           ;
; |if_cache|pipeline1:pipeline1|pc_out[7]           ; |if_cache|pipeline1:pipeline1|pc_out[7]           ; regout           ;
; |if_cache|pipeline1:pipeline1|pc_out[6]           ; |if_cache|pipeline1:pipeline1|pc_out[6]           ; regout           ;
; |if_cache|pipeline1:pipeline1|pc_out[5]           ; |if_cache|pipeline1:pipeline1|pc_out[5]           ; regout           ;
; |if_cache|pipeline1:pipeline1|pc_out[4]           ; |if_cache|pipeline1:pipeline1|pc_out[4]           ; regout           ;
; |if_cache|pipeline1:pipeline1|pc_out[3]           ; |if_cache|pipeline1:pipeline1|pc_out[3]           ; regout           ;
; |if_cache|pipeline1:pipeline1|pc_out[2]           ; |if_cache|pipeline1:pipeline1|pc_out[2]           ; regout           ;
; |if_cache|pipeline1:pipeline1|pc_out[1]           ; |if_cache|pipeline1:pipeline1|pc_out[1]           ; regout           ;
; |if_cache|pipeline1:pipeline1|pc_out[0]           ; |if_cache|pipeline1:pipeline1|pc_out[0]           ; regout           ;
; |if_cache|pipeline1:pipeline1|pc_4_out[31]        ; |if_cache|pipeline1:pipeline1|pc_4_out[31]        ; regout           ;
; |if_cache|pipeline1:pipeline1|pc_4_out[30]        ; |if_cache|pipeline1:pipeline1|pc_4_out[30]        ; regout           ;
; |if_cache|pipeline1:pipeline1|pc_4_out[29]        ; |if_cache|pipeline1:pipeline1|pc_4_out[29]        ; regout           ;
; |if_cache|pipeline1:pipeline1|pc_4_out[28]        ; |if_cache|pipeline1:pipeline1|pc_4_out[28]        ; regout           ;
; |if_cache|pipeline1:pipeline1|pc_4_out[27]        ; |if_cache|pipeline1:pipeline1|pc_4_out[27]        ; regout           ;
; |if_cache|pipeline1:pipeline1|pc_4_out[26]        ; |if_cache|pipeline1:pipeline1|pc_4_out[26]        ; regout           ;
; |if_cache|pipeline1:pipeline1|pc_4_out[25]        ; |if_cache|pipeline1:pipeline1|pc_4_out[25]        ; regout           ;
; |if_cache|pipeline1:pipeline1|pc_4_out[24]        ; |if_cache|pipeline1:pipeline1|pc_4_out[24]        ; regout           ;
; |if_cache|pipeline1:pipeline1|pc_4_out[23]        ; |if_cache|pipeline1:pipeline1|pc_4_out[23]        ; regout           ;
; |if_cache|pipeline1:pipeline1|pc_4_out[22]        ; |if_cache|pipeline1:pipeline1|pc_4_out[22]        ; regout           ;
; |if_cache|pipeline1:pipeline1|pc_4_out[21]        ; |if_cache|pipeline1:pipeline1|pc_4_out[21]        ; regout           ;
; |if_cache|pipeline1:pipeline1|pc_4_out[20]        ; |if_cache|pipeline1:pipeline1|pc_4_out[20]        ; regout           ;
; |if_cache|pipeline1:pipeline1|pc_4_out[19]        ; |if_cache|pipeline1:pipeline1|pc_4_out[19]        ; regout           ;
; |if_cache|pipeline1:pipeline1|pc_4_out[18]        ; |if_cache|pipeline1:pipeline1|pc_4_out[18]        ; regout           ;
; |if_cache|pipeline1:pipeline1|pc_4_out[17]        ; |if_cache|pipeline1:pipeline1|pc_4_out[17]        ; regout           ;
; |if_cache|pipeline1:pipeline1|pc_4_out[16]        ; |if_cache|pipeline1:pipeline1|pc_4_out[16]        ; regout           ;
; |if_cache|pipeline1:pipeline1|pc_4_out[15]        ; |if_cache|pipeline1:pipeline1|pc_4_out[15]        ; regout           ;
; |if_cache|pipeline1:pipeline1|pc_4_out[14]        ; |if_cache|pipeline1:pipeline1|pc_4_out[14]        ; regout           ;
; |if_cache|pipeline1:pipeline1|pc_4_out[13]        ; |if_cache|pipeline1:pipeline1|pc_4_out[13]        ; regout           ;
; |if_cache|pipeline1:pipeline1|pc_4_out[12]        ; |if_cache|pipeline1:pipeline1|pc_4_out[12]        ; regout           ;
; |if_cache|pipeline1:pipeline1|pc_4_out[11]        ; |if_cache|pipeline1:pipeline1|pc_4_out[11]        ; regout           ;
; |if_cache|pipeline1:pipeline1|pc_4_out[10]        ; |if_cache|pipeline1:pipeline1|pc_4_out[10]        ; regout           ;
; |if_cache|pipeline1:pipeline1|pc_4_out[9]         ; |if_cache|pipeline1:pipeline1|pc_4_out[9]         ; regout           ;
; |if_cache|pipeline1:pipeline1|pc_4_out[8]         ; |if_cache|pipeline1:pipeline1|pc_4_out[8]         ; regout           ;
; |if_cache|pipeline1:pipeline1|pc_4_out[7]         ; |if_cache|pipeline1:pipeline1|pc_4_out[7]         ; regout           ;
; |if_cache|pipeline1:pipeline1|pc_4_out[6]         ; |if_cache|pipeline1:pipeline1|pc_4_out[6]         ; regout           ;
; |if_cache|pipeline1:pipeline1|pc_4_out[5]         ; |if_cache|pipeline1:pipeline1|pc_4_out[5]         ; regout           ;
; |if_cache|pipeline1:pipeline1|pc_4_out[4]         ; |if_cache|pipeline1:pipeline1|pc_4_out[4]         ; regout           ;
; |if_cache|pipeline1:pipeline1|pc_4_out[3]         ; |if_cache|pipeline1:pipeline1|pc_4_out[3]         ; regout           ;
; |if_cache|pipeline1:pipeline1|pc_4_out[2]         ; |if_cache|pipeline1:pipeline1|pc_4_out[2]         ; regout           ;
; |if_cache|pipeline1:pipeline1|pc_4_out[1]         ; |if_cache|pipeline1:pipeline1|pc_4_out[1]         ; regout           ;
; |if_cache|pipeline1:pipeline1|pc_4_out[0]         ; |if_cache|pipeline1:pipeline1|pc_4_out[0]         ; regout           ;
; |if_cache|pipeline1:pipeline1|instruction_out[31] ; |if_cache|pipeline1:pipeline1|instruction_out[31] ; regout           ;
; |if_cache|pipeline1:pipeline1|instruction_out[30] ; |if_cache|pipeline1:pipeline1|instruction_out[30] ; regout           ;
; |if_cache|pipeline1:pipeline1|instruction_out[29] ; |if_cache|pipeline1:pipeline1|instruction_out[29] ; regout           ;
; |if_cache|pipeline1:pipeline1|instruction_out[28] ; |if_cache|pipeline1:pipeline1|instruction_out[28] ; regout           ;
; |if_cache|pipeline1:pipeline1|instruction_out[27] ; |if_cache|pipeline1:pipeline1|instruction_out[27] ; regout           ;
; |if_cache|pipeline1:pipeline1|instruction_out[26] ; |if_cache|pipeline1:pipeline1|instruction_out[26] ; regout           ;
; |if_cache|pipeline1:pipeline1|instruction_out[25] ; |if_cache|pipeline1:pipeline1|instruction_out[25] ; regout           ;
; |if_cache|pipeline1:pipeline1|instruction_out[24] ; |if_cache|pipeline1:pipeline1|instruction_out[24] ; regout           ;
; |if_cache|pipeline1:pipeline1|instruction_out[23] ; |if_cache|pipeline1:pipeline1|instruction_out[23] ; regout           ;
; |if_cache|pipeline1:pipeline1|instruction_out[22] ; |if_cache|pipeline1:pipeline1|instruction_out[22] ; regout           ;
; |if_cache|pipeline1:pipeline1|instruction_out[21] ; |if_cache|pipeline1:pipeline1|instruction_out[21] ; regout           ;
; |if_cache|pipeline1:pipeline1|instruction_out[20] ; |if_cache|pipeline1:pipeline1|instruction_out[20] ; regout           ;
; |if_cache|pipeline1:pipeline1|instruction_out[19] ; |if_cache|pipeline1:pipeline1|instruction_out[19] ; regout           ;
; |if_cache|pipeline1:pipeline1|instruction_out[18] ; |if_cache|pipeline1:pipeline1|instruction_out[18] ; regout           ;
; |if_cache|pipeline1:pipeline1|instruction_out[17] ; |if_cache|pipeline1:pipeline1|instruction_out[17] ; regout           ;
; |if_cache|pipeline1:pipeline1|instruction_out[16] ; |if_cache|pipeline1:pipeline1|instruction_out[16] ; regout           ;
; |if_cache|pipeline1:pipeline1|instruction_out[15] ; |if_cache|pipeline1:pipeline1|instruction_out[15] ; regout           ;
; |if_cache|pipeline1:pipeline1|instruction_out[14] ; |if_cache|pipeline1:pipeline1|instruction_out[14] ; regout           ;
; |if_cache|pipeline1:pipeline1|instruction_out[13] ; |if_cache|pipeline1:pipeline1|instruction_out[13] ; regout           ;
; |if_cache|pipeline1:pipeline1|instruction_out[12] ; |if_cache|pipeline1:pipeline1|instruction_out[12] ; regout           ;
; |if_cache|pipeline1:pipeline1|instruction_out[11] ; |if_cache|pipeline1:pipeline1|instruction_out[11] ; regout           ;
; |if_cache|pipeline1:pipeline1|instruction_out[10] ; |if_cache|pipeline1:pipeline1|instruction_out[10] ; regout           ;
; |if_cache|pipeline1:pipeline1|instruction_out[9]  ; |if_cache|pipeline1:pipeline1|instruction_out[9]  ; regout           ;
; |if_cache|pipeline1:pipeline1|instruction_out[8]  ; |if_cache|pipeline1:pipeline1|instruction_out[8]  ; regout           ;
; |if_cache|pipeline1:pipeline1|instruction_out[7]  ; |if_cache|pipeline1:pipeline1|instruction_out[7]  ; regout           ;
; |if_cache|pipeline1:pipeline1|instruction_out[6]  ; |if_cache|pipeline1:pipeline1|instruction_out[6]  ; regout           ;
; |if_cache|pipeline1:pipeline1|instruction_out[5]  ; |if_cache|pipeline1:pipeline1|instruction_out[5]  ; regout           ;
; |if_cache|pipeline1:pipeline1|instruction_out[4]  ; |if_cache|pipeline1:pipeline1|instruction_out[4]  ; regout           ;
; |if_cache|pipeline1:pipeline1|instruction_out[3]  ; |if_cache|pipeline1:pipeline1|instruction_out[3]  ; regout           ;
; |if_cache|pipeline1:pipeline1|instruction_out[2]  ; |if_cache|pipeline1:pipeline1|instruction_out[2]  ; regout           ;
; |if_cache|pipeline1:pipeline1|instruction_out[1]  ; |if_cache|pipeline1:pipeline1|instruction_out[1]  ; regout           ;
; |if_cache|pipeline1:pipeline1|instruction_out[0]  ; |if_cache|pipeline1:pipeline1|instruction_out[0]  ; regout           ;
+---------------------------------------------------+---------------------------------------------------+------------------+


The following table displays output ports that do not toggle to 1 during simulation.
+-------------------------------------------------------+
; Missing 1-Value Coverage                              ;
+-----------------+------------------+------------------+
; Node Name       ; Output Port Name ; Output Port Type ;
+-----------------+------------------+------------------+
; |if_cache|reset ; |if_cache|reset  ; out              ;
+-----------------+------------------+------------------+


The following table displays output ports that do not toggle to 0 during simulation.
+-------------------------------------------------+
; Missing 0-Value Coverage                        ;
+-----------+------------------+------------------+
; Node Name ; Output Port Name ; Output Port Type ;
+-----------+------------------+------------------+


+---------------------+
; Simulator INI Usage ;
+--------+------------+
; Option ; Usage      ;
+--------+------------+


+--------------------+
; Simulator Messages ;
+--------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Simulator
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Nov 20 14:53:52 2023
Info: Command: quartus_sim --simulation_results_format=VWF risc-v -c risc-v
Info (324025): Using vector source file "D:/Study/UIT/HDL/project/quartus/Waveform1.vwf"
Info (310003): Option to preserve fewer signal transitions to reduce memory requirements is enabled
    Info (310004): Simulation has been partitioned into sub-simulations according to the maximum transition count determined by the engine. Transitions from memory will be flushed out to disk at the end of each sub-simulation to reduce memory requirements.
Info (310002): Simulation partitioned into 1 sub-simulations
Info (328053): Simulation coverage is      99.74 %
Info (328052): Number of transitions in simulation is 9277
Info (324045): Vector file risc-v.sim.vwf is saved in VWF text format. You can compress it into CVWF format in order to reduce file size. For more details please refer to the Quartus II Help.
Info: Quartus II 64-Bit Simulator was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 4471 megabytes
    Info: Processing ended: Mon Nov 20 14:53:52 2023
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


