I"1<h1 id="module--instantiation">Module &amp; Instantiation</h1>

<!--more-->

<p>디지털 회로를 설계할때 하나의 블럭안에 모든회로를 표현하면 매우 복잡합니다. <strong>그림1</strong> 의 경우 4bit addition을 하는 간단한 회로임에도 매우 복잡해 보입니다.</p>

<p><img src="https://raw.githubusercontent.com/ParkDongho/ParkDongho.github.io/master/assets/images/2021-12-19-chapter2_module_%26_instantiation/시스템_반도체_설계_2장-figure_1.png" alt="fig 1" /></p>

<p><strong>그림1</strong> 4bit Adder 예제</p>

<p>그래서 회로를 여러 서브블럭들로 나누어 설계를 합니다. <strong>그림2</strong> 는 full-adder 4개를 연결하여 4bit adder를 만든 예시 입니다. 이때 4bit_adder 및 full_adder와 같은 설계 블록들을 <code class="language-plaintext highlighter-rouge">모듈(module)</code>이라고 합니다.</p>

<p><img src="https://raw.githubusercontent.com/ParkDongho/ParkDongho.github.io/master/assets/images/2021-12-19-chapter2_module_%26_instantiation/시스템_반도체_설계_2장-figure_2.png" alt="fig 2" /></p>

<p><strong>figure 2</strong> module instantiation의 예시</p>

<p>이제 full_adder라는 모듈의 구성을 살펴봅시다. 모듈은 외부와 데이터를 주고 받을 수 있는 입출력 인터페이스를 제공합니다. 이러한 인터페이스를 <code class="language-plaintext highlighter-rouge">포트(port)</code> 라고 합니다. <strong>그림3</strong> 에서 확인할 수 있듯이 full_adder 모듈은 a, b, carry_in 이라는 입력 포트, out, carry_out 이라는 출력포트로 구성되어 있습니다.</p>

<p><img src="https://raw.githubusercontent.com/ParkDongho/ParkDongho.github.io/master/assets/images/2021-12-19-chapter2_module_%26_instantiation/시스템_반도체_설계_2장-figure_3.png" alt="fig 3" /></p>

<p><strong>figure 3</strong> full adder 모듈</p>

<p>이제 정의한 서브모듈이 어떻게 보다 큰 모듈로 합쳐질 수 있는지 알아봅시다. 이를 이해하기 위해서는<code class="language-plaintext highlighter-rouge">instantiation</code> 의 개념을 이해할 필요가 있습니다. 먼저 각각의 모듈은 객체를 만들기 위한 템플릿을 제공합니다. 이러한 템플릿을 통하여 상위 레벨의 모듈에서 객체를 불러들입니다. 이때 각각의 객체는 고유한 이름, 변수, 파라미터, 입출력 인터페이스를 가집니다. 이러한 객체를 <code class="language-plaintext highlighter-rouge">instance</code>라고 하고 모듈 템플릿으로 부터 객체를 생성하는 것을 <code class="language-plaintext highlighter-rouge">instantization</code> 이라고 합니다.</p>

<p>이에 대한 예시로 <strong>그림2</strong> 의 4bit adder 를 다시 확인해 봅시다.  먼저 full_adder 라는 모듈에서 서브모듈에 대한 템플릿을 정의 합니다. 이때 full_adder 모듈은 5개의 입출력 포트, 내부 로직에 대한 정의 등을 포함합니다. 이제 정의한 full_adder 모듈을 템플릿으로 하여 4bit_adder라는 상위 모듈에서 full_adder_0, full_adder_1, full_adder_2, full_adder_3 라는 고유한 이름의 객체 4개를 불러들입니다.</p>

<p><img src="https://raw.githubusercontent.com/ParkDongho/ParkDongho.github.io/master/assets/images/2021-12-19-chapter2_module_%26_instantiation/시스템_반도체_설계_2장-figure_2.png" alt="fig 2" /></p>

<p><strong>figure 2</strong> module instantiation의 예시</p>

<h2 id="21-module">2.1 Module</h2>

<p>위에서 모듈이 무었인지 알아보았습니다. 이제 이를 베릴로그에서 어떻게 기술하는지 알아봅시다.</p>

<div class="language-verilog highlighter-rouge"><div class="highlight"><pre class="highlight"><code><span class="k">module</span> <span class="err">모듈명</span><span class="p">(</span> <span class="c1">//모듈 시작</span>
  <span class="c1">//port를 정의</span>
<span class="p">)</span>
  
  <span class="c1">//내부로직을 정의</span>
  
<span class="k">endmodule</span> <span class="c1">//모듈 끝</span>
</code></pre></div></div>

<p>verilog의 모듈은<code class="language-plaintext highlighter-rouge">module</code>이라는 키워드로 시작하고 <code class="language-plaintext highlighter-rouge">endmodule</code>이라는 키워드로 모듈을 닫습니다.</p>

<p><code class="language-plaintext highlighter-rouge">module</code>이라는 키워드 다음에는 <code class="language-plaintext highlighter-rouge">모듈명</code>을 정의합니다.</p>

<p>그리고 모듈명 다음에 나오는 괄호 <code class="language-plaintext highlighter-rouge">( )</code>에서는 포트를 정의 합니다.</p>

<p><img src="https://raw.githubusercontent.com/ParkDongho/ParkDongho.github.io/master/assets/images/2021-12-19-chapter2_module_%26_instantiation/시스템_반도체_설계_2장-figure_3.png" alt="fig 3" /></p>

<div class="language-verilog highlighter-rouge"><div class="highlight"><pre class="highlight"><code><span class="k">module</span> <span class="n">full_adder</span><span class="p">(</span> <span class="c1">//module 시작</span>
  <span class="c1">//port를 정의</span>
<span class="p">)</span>
  <span class="c1">//내부로직을 정의</span>
<span class="k">endmodule</span> <span class="c1">//모듈 끝</span>
</code></pre></div></div>

<p>다음은 full_adder에 대한 예시입니다. 본 예시에서 모듈이름이 full_adder로 정의 됨을 확인할 수 있습니다.</p>

<h2 id="22-port">2.2 Port</h2>

<p>모듈이 외부 및 다른 모듈과 신호를 주고 받으려면 입출력 단자가 필요합니다. 이러한 입출력 단자를 <code class="language-plaintext highlighter-rouge">포트</code>라고 합니다. 이러한 입력단자에서 신호를 받아 처리를 한후 출력단자로 내보냅니다. verilog에서는 총 3가지의 port가 있습니다.</p>

<ul>
  <li>input : 모듈내로 데이터를 받는 포트</li>
  <li>output : 모듈밖으로 데이터를 내보내는 포트</li>
  <li>inout : 모듈 내로 데이터를 받을수도 있고 밖으로 데이터를 내보낼 수도 있는 양방향 포트</li>
</ul>

<p>이때 각 포트는 <strong>그림4</strong> 와 같이</p>

<ul>
  <li>input 포트 : only net</li>
  <li>output 포트 : reg or net</li>
  <li>inout 포트 : only net</li>
</ul>

<p>와 같은 타입으로 정의 될수 있습니다.</p>

<p>또한 각 포트에 instantiation으로 외부에서 연결되는 신호는 <strong>그림4</strong> 와 같이</p>

<ul>
  <li>input 포트 : reg or net</li>
  <li>output 포트 : only net</li>
  <li>inout 포트 : only net</li>
</ul>

<p>와 같은 타입으로 정의 될 수 있습니다.</p>

<p><img src="https://raw.githubusercontent.com/ParkDongho/ParkDongho.github.io/master/assets/images/2021-12-19-chapter2_module_%26_instantiation/시스템_반도체_설계_2장-figure_4.png" alt="figure4" /></p>

<p><strong>figure 4</strong> module의 포트 연결 규칙</p>

<p>왜 이런 규칙이 존재하는지 생각해 볼까요? 이 부분은 베릴로그가 처음이신 분은 넘어가도 괜찮습니다.</p>

<p>먼저 모듈의 입력은 반드시 continuous하게 신호를 받아야 된다는 규칙이 있습니다. 이렇게 continuous하게 들어온 신호에 의하여 내부로직이 continuous(assign문)하게 혹은 procedual(always문)하게 연산된후 출력을 내보내게되죠. 따라서 출력은 continuous 혹은 procedual할 수 있습니다. 이때 continuous한 신호는 wire에 procedual한 신호는 reg타입에 대응됩니다.</p>

<p><img src="https://raw.githubusercontent.com/ParkDongho/ParkDongho.github.io/master/assets/images/2021-12-19-chapter2_module_%26_instantiation/시스템_반도체_설계_2장-figure_5.png" alt="figure5" /></p>

<p><strong>figure 5</strong> module의 포트 연결 규칙 with instantiation</p>

<p>모듈A를 instantiation한 모듈B를 가정해 봅시다. 모듈 B의 입장에서 모듈 A의 출력포트에 연결된 신호는 모듈B의 input입니다. input은 반드시 continuous 하여야 하므로 net 타입만이 올 수 있습니다. 이와 동일하게 모듈 B의 입장에서 모듈 A의 입력 포트에 연결된 신호는 모듈B의 output입니다. 따라서 reg 혹은 net타입이 올 수 있죠.</p>

<p>이제 포트를 어떻게 표현할 수 있는지 알아 봅시다.</p>

<p>포트는 아래와 같이</p>

<div class="language-verilog highlighter-rouge"><div class="highlight"><pre class="highlight"><code><span class="k">module</span> <span class="err">모듈명</span><span class="p">(</span>
  <span class="o">&lt;</span><span class="err">포트</span><span class="mi">_</span><span class="err">타입</span><span class="o">&gt;</span> <span class="p">[</span><span class="err">변수</span><span class="mi">_</span><span class="err">타입</span><span class="p">]</span> <span class="err">입력</span><span class="mi">_</span><span class="err">포트</span><span class="mi">_</span><span class="err">명</span>
  <span class="o">&lt;</span><span class="err">포트</span><span class="mi">_</span><span class="err">타입</span><span class="o">&gt;</span> <span class="p">[</span><span class="err">변수</span><span class="mi">_</span><span class="err">타입</span><span class="p">]</span> <span class="err">입력</span><span class="mi">_</span><span class="err">포트</span><span class="mi">_</span><span class="err">명</span>
<span class="p">);</span>
  
  <span class="c1">//여기에 내부 로직 기술</span>
  
<span class="k">endmodule</span>
</code></pre></div></div>

<p><code class="language-plaintext highlighter-rouge">&lt;포트_타입&gt; [변수_타입] 입력_포트_명</code> 와 같은 형태로 표현 할 수 있습니다.</p>

<p>이때</p>

<p><code class="language-plaintext highlighter-rouge">&lt;포트_타입&gt;</code> 은  <code class="language-plaintext highlighter-rouge">input</code>, <code class="language-plaintext highlighter-rouge">output</code>, <code class="language-plaintext highlighter-rouge">inout</code>이 올 수 있고 반드시 정의 해야 합니다.</p>

<p><code class="language-plaintext highlighter-rouge">[변수_타입]</code>은 <code class="language-plaintext highlighter-rouge">wire</code>, <code class="language-plaintext highlighter-rouge">reg</code>가 올수 있으며 생략가능합니다. 만약 생략하였을시 기본적으로 <code class="language-plaintext highlighter-rouge">wire</code>가 오게 됩니다. 만약 출력값을 유지시켜줄 필요가 있다면 <code class="language-plaintext highlighter-rouge">reg</code>를 사용할 수 있습니다.</p>

<p><code class="language-plaintext highlighter-rouge">입력_포트_명</code>은 포트의 이름을 정의 해줍니다.</p>

<p>full adder에 대한 예제를 확인 해봅시다.</p>

<p><img src="https://raw.githubusercontent.com/ParkDongho/ParkDongho.github.io/master/assets/images/2021-12-19-chapter2_module_%26_instantiation/시스템_반도체_설계_2장-figure_3.png" alt="fig 3" /></p>

<div class="language-verilog highlighter-rouge"><div class="highlight"><pre class="highlight"><code><span class="k">module</span> <span class="n">full_adder</span><span class="p">(</span> <span class="c1">//module 키워드로 모듈시작</span>
  <span class="kt">input</span> <span class="n">a</span><span class="p">,</span>      <span class="c1">//1bit wire input</span>
  <span class="kt">input</span> <span class="kt">wire</span> <span class="n">b</span><span class="p">,</span> <span class="c1">//1bit wire input</span>
  <span class="kt">input</span> <span class="kt">wire</span> <span class="n">carry_in</span><span class="p">,</span> <span class="c1">//1bit wire input</span>
  
  <span class="kt">output</span> <span class="kt">reg</span> <span class="n">out</span><span class="p">,</span>      <span class="c1">//1bit reg output</span>
  <span class="kt">output</span> <span class="n">carry_out</span>
<span class="p">);</span>
  
  <span class="c1">//mux의 내부 로직</span>
  
<span class="k">endmodule</span> <span class="c1">//endmodule 키워드로 모듈 종료</span>
</code></pre></div></div>

<p><strong>Example 2.1</strong></p>

<ul>
  <li>
    <p>모듈의 이름은 ex_2_01_mux_2_to_1입니다.</p>
  </li>
  <li>input 포트 A는 변수 타입을 생략하였으므로 wire 타입입니다.</li>
  <li>input 포트 B 및 S는 wire로 변수 타입이 선언 되었습니다.</li>
  <li>output 포트 Z는 reg 타입으로 선언되었습니다.</li>
</ul>

<h3 id="212-vector-form">2.1.2 Vector Form</h3>

<h2 id="22-instantiation">2.2 Instantiation</h2>

:ET