`timescale 1ns /1ps

module testbench;
   reg [31:0] X0, Y0;
   wire [31:0] Result_Add, Result_Sub;
   flp32_add_sub flp32_add_sub_1(X0, Y0, Result_Add, Result_Sub);
   initial
   begin
      //Y0 = 32'b0_1000_1000_0010_0001_1000_0000_0000_000;    //  579
      //X0 = 32'b0_1000_0111_1100_1000_0000_0000_0000_000;    //  456
      //Y0 = 32'b0_1000_0001_1000_0000_0000_0000_0000_000;    //  6
      //X0 = 32'b0_1000_0001_0100_0000_0000_0000_0000_000;    //  5
      //X0 = 32'b0_1000_0000_0000_0000_0000_0000_0000_000;    //  2
      //Y0 = 32'b0_1000_0000_0000_0000_0000_0000_0000_000;    //  2
      //X0 = 32'b0_0111_1111_0000_0000_0000_0000_0000_000;    //  1
      //Y0 = 32'b0_0111_1111_0000_0000_0000_0000_0000_000;    //  1
      X0 = 32'b0_0000_0000_0000_0000_0000_0000_0000_000;    //  0
      Y0 = 32'b0_0000_0000_0000_0000_0000_0000_0000_000;    //  0
      //X0 = 32'b0_0111_1101_0001_0010_1101_0111_0111_010;    //  0.2684
      //Y0 = 32'b0_0111_1110_0011_0001_0100_0001_0010_000;    //  0.5962
      #1
      $display("%b", Result_Add);
      $display("%b", Result_Sub);
      $finish;
   end
endmodule