Timing Analyzer report for 19_PD_VHDL
Tue Apr  9 18:44:05 2024
Quartus Prime Version 22.1std.0 Build 915 10/25/2022 SC Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1]'
 14. Slow 1200mV 85C Model Setup: 'clk'
 15. Slow 1200mV 85C Model Setup: 'simple_struct:u0|usart:usart_0|bit_clk'
 16. Slow 1200mV 85C Model Hold: 'clk'
 17. Slow 1200mV 85C Model Hold: 'simple_struct:u0|usart:usart_0|bit_clk'
 18. Slow 1200mV 85C Model Hold: 'simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1]'
 19. Slow 1200mV 85C Model Recovery: 'clk'
 20. Slow 1200mV 85C Model Recovery: 'simple_struct:u0|usart:usart_0|bit_clk'
 21. Slow 1200mV 85C Model Removal: 'simple_struct:u0|usart:usart_0|bit_clk'
 22. Slow 1200mV 85C Model Removal: 'clk'
 23. Slow 1200mV 85C Model Metastability Summary
 24. Slow 1200mV 0C Model Fmax Summary
 25. Slow 1200mV 0C Model Setup Summary
 26. Slow 1200mV 0C Model Hold Summary
 27. Slow 1200mV 0C Model Recovery Summary
 28. Slow 1200mV 0C Model Removal Summary
 29. Slow 1200mV 0C Model Minimum Pulse Width Summary
 30. Slow 1200mV 0C Model Setup: 'simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1]'
 31. Slow 1200mV 0C Model Setup: 'clk'
 32. Slow 1200mV 0C Model Setup: 'simple_struct:u0|usart:usart_0|bit_clk'
 33. Slow 1200mV 0C Model Hold: 'clk'
 34. Slow 1200mV 0C Model Hold: 'simple_struct:u0|usart:usart_0|bit_clk'
 35. Slow 1200mV 0C Model Hold: 'simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1]'
 36. Slow 1200mV 0C Model Recovery: 'clk'
 37. Slow 1200mV 0C Model Recovery: 'simple_struct:u0|usart:usart_0|bit_clk'
 38. Slow 1200mV 0C Model Removal: 'simple_struct:u0|usart:usart_0|bit_clk'
 39. Slow 1200mV 0C Model Removal: 'clk'
 40. Slow 1200mV 0C Model Metastability Summary
 41. Fast 1200mV 0C Model Setup Summary
 42. Fast 1200mV 0C Model Hold Summary
 43. Fast 1200mV 0C Model Recovery Summary
 44. Fast 1200mV 0C Model Removal Summary
 45. Fast 1200mV 0C Model Minimum Pulse Width Summary
 46. Fast 1200mV 0C Model Setup: 'simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1]'
 47. Fast 1200mV 0C Model Setup: 'clk'
 48. Fast 1200mV 0C Model Setup: 'simple_struct:u0|usart:usart_0|bit_clk'
 49. Fast 1200mV 0C Model Hold: 'clk'
 50. Fast 1200mV 0C Model Hold: 'simple_struct:u0|usart:usart_0|bit_clk'
 51. Fast 1200mV 0C Model Hold: 'simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1]'
 52. Fast 1200mV 0C Model Recovery: 'clk'
 53. Fast 1200mV 0C Model Recovery: 'simple_struct:u0|usart:usart_0|bit_clk'
 54. Fast 1200mV 0C Model Removal: 'simple_struct:u0|usart:usart_0|bit_clk'
 55. Fast 1200mV 0C Model Removal: 'clk'
 56. Fast 1200mV 0C Model Metastability Summary
 57. Multicorner Timing Analysis Summary
 58. Board Trace Model Assignments
 59. Input Transition Times
 60. Signal Integrity Metrics (Slow 1200mv 0c Model)
 61. Signal Integrity Metrics (Slow 1200mv 85c Model)
 62. Signal Integrity Metrics (Fast 1200mv 0c Model)
 63. Setup Transfers
 64. Hold Transfers
 65. Recovery Transfers
 66. Removal Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths Summary
 70. Clock Status Summary
 71. Unconstrained Input Ports
 72. Unconstrained Output Ports
 73. Unconstrained Input Ports
 74. Unconstrained Output Ports
 75. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2022  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                            ;
+-----------------------+------------------------------------------------------------+
; Quartus Prime Version ; Version 22.1std.0 Build 915 10/25/2022 SC Standard Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                     ;
; Revision Name         ; 19_PD_VHDL                                                 ;
; Device Family         ; Cyclone IV E                                               ;
; Device Name           ; EP4CE6E22C8                                                ;
; Timing Models         ; Final                                                      ;
; Delay Model           ; Combined                                                   ;
; Rise/Fall Delays      ; Enabled                                                    ;
+-----------------------+------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.04        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.3%      ;
;     Processors 3-4         ;   1.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; SDC File List                                                                                                                         ;
+---------------------------------------------------------------------------------------------------+--------+--------------------------+
; SDC File Path                                                                                     ; Status ; Read at                  ;
+---------------------------------------------------------------------------------------------------+--------+--------------------------+
; d:/gitea/github/es/pcbteach/19_pd_vhdl/db/ip/simple_struct/submodules/altera_reset_controller.sdc ; OK     ; Tue Apr  9 18:44:04 2024 ;
+---------------------------------------------------------------------------------------------------+--------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                                                         ;
+------------------------------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------------------------------------------------------------------+
; Clock Name                                                                                     ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                                                                            ;
+------------------------------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------------------------------------------------------------------+
; clk                                                                                            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                                                                                            ;
; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] } ;
; simple_struct:u0|usart:usart_0|bit_clk                                                         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { simple_struct:u0|usart:usart_0|bit_clk }                                                         ;
+------------------------------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                           ;
+------------+-----------------+----------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                             ; Note ;
+------------+-----------------+----------------------------------------+------+
; 180.67 MHz ; 180.67 MHz      ; clk                                    ;      ;
; 339.56 MHz ; 339.56 MHz      ; simple_struct:u0|usart:usart_0|bit_clk ;      ;
+------------+-----------------+----------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                                                                      ;
+------------------------------------------------------------------------------------------------+---------+---------------+
; Clock                                                                                          ; Slack   ; End Point TNS ;
+------------------------------------------------------------------------------------------------+---------+---------------+
; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; -38.801 ; -272.075      ;
; clk                                                                                            ; -4.535  ; -434.711      ;
; simple_struct:u0|usart:usart_0|bit_clk                                                         ; -1.945  ; -8.790        ;
+------------------------------------------------------------------------------------------------+---------+---------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                                                                     ;
+------------------------------------------------------------------------------------------------+-------+---------------+
; Clock                                                                                          ; Slack ; End Point TNS ;
+------------------------------------------------------------------------------------------------+-------+---------------+
; clk                                                                                            ; 0.453 ; 0.000         ;
; simple_struct:u0|usart:usart_0|bit_clk                                                         ; 0.453 ; 0.000         ;
; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 2.100 ; 0.000         ;
+------------------------------------------------------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary                          ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clk                                    ; -1.729 ; -117.389      ;
; simple_struct:u0|usart:usart_0|bit_clk ; -0.456 ; -2.736        ;
+----------------------------------------+--------+---------------+


+----------------------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary                          ;
+----------------------------------------+-------+---------------+
; Clock                                  ; Slack ; End Point TNS ;
+----------------------------------------+-------+---------------+
; simple_struct:u0|usart:usart_0|bit_clk ; 0.803 ; 0.000         ;
; clk                                    ; 1.172 ; 0.000         ;
+----------------------------------------+-------+---------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                                                                       ;
+------------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                          ; Slack  ; End Point TNS ;
+------------------------------------------------------------------------------------------------+--------+---------------+
; clk                                                                                            ; -3.000 ; -260.251      ;
; simple_struct:u0|usart:usart_0|bit_clk                                                         ; -1.487 ; -8.922        ;
; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.484  ; 0.000         ;
+------------------------------------------------------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1]'                                                                                                                                                                                                                                     ;
+---------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                                                                                      ; To Node                                                                                       ; Launch Clock ; Latch Clock                                                                                    ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+
; -38.801 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.162      ; 37.990     ;
; -38.754 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.162      ; 37.943     ;
; -38.617 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.162      ; 37.806     ;
; -38.186 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.136      ; 38.177     ;
; -38.176 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.136      ; 38.175     ;
; -38.139 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.136      ; 38.130     ;
; -38.129 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.136      ; 38.128     ;
; -38.117 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.165      ; 38.146     ;
; -38.070 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.165      ; 38.099     ;
; -38.002 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.136      ; 37.993     ;
; -37.992 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.136      ; 37.991     ;
; -37.959 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.164      ; 37.986     ;
; -37.952 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.160      ; 37.971     ;
; -37.936 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.163      ; 37.954     ;
; -37.933 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.165      ; 37.962     ;
; -37.912 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.164      ; 37.939     ;
; -37.905 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.160      ; 37.924     ;
; -37.889 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.163      ; 37.907     ;
; -37.775 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.164      ; 37.802     ;
; -37.768 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.160      ; 37.787     ;
; -37.752 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.163      ; 37.770     ;
; -36.996 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.164      ; 36.187     ;
; -36.381 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.138      ; 36.374     ;
; -36.371 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.138      ; 36.372     ;
; -36.312 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.167      ; 36.343     ;
; -36.154 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.166      ; 36.183     ;
; -36.147 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.162      ; 36.168     ;
; -36.131 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.165      ; 36.151     ;
; -34.052 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.164      ; 33.243     ;
; -33.437 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.138      ; 33.430     ;
; -33.427 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.138      ; 33.428     ;
; -33.368 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.167      ; 33.399     ;
; -33.210 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.166      ; 33.239     ;
; -33.203 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.162      ; 33.224     ;
; -33.187 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.165      ; 33.207     ;
; -30.953 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.164      ; 30.144     ;
; -30.338 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.138      ; 30.331     ;
; -30.328 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.138      ; 30.329     ;
; -30.269 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.167      ; 30.300     ;
; -30.111 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.166      ; 30.140     ;
; -30.104 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.162      ; 30.125     ;
; -30.088 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.165      ; 30.108     ;
; -28.268 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.163      ; 27.458     ;
; -27.653 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.137      ; 27.645     ;
; -27.643 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.137      ; 27.643     ;
; -27.584 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.166      ; 27.614     ;
; -27.426 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.165      ; 27.454     ;
; -27.419 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.161      ; 27.439     ;
; -27.403 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.164      ; 27.422     ;
; -4.774  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[0]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.163      ; 3.964      ;
; -4.630  ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.138      ; 3.795      ;
; -4.003  ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.112      ; 3.970      ;
; -3.992  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[0]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.164      ; 4.011      ;
; -3.988  ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.112      ; 3.963      ;
; -3.966  ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.141      ; 3.971      ;
; -3.950  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[0]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.165      ; 3.978      ;
; -3.939  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[0]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.161      ; 3.959      ;
; -3.937  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[0]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.166      ; 3.967      ;
; -3.806  ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.139      ; 3.800      ;
; -3.799  ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.140      ; 3.802      ;
; -3.789  ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.136      ; 3.784      ;
; -3.709  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[0]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.137      ; 3.701      ;
; -3.478  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[0]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.137      ; 3.478      ;
; -2.483  ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[1] ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; -0.004     ; 2.660      ;
; -2.465  ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[0] ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; -0.004     ; 2.643      ;
+---------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                                                                                            ;
+--------+-----------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                     ; To Node                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.535 ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                          ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                                          ; clk          ; clk         ; 1.000        ; -0.081     ; 5.455      ;
; -4.458 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]                                         ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                                          ; clk          ; clk         ; 1.000        ; -0.081     ; 5.378      ;
; -4.454 ; simple_struct:u0|controller:controller_0|count_1Hz[13]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[6]                                          ; clk          ; clk         ; 1.000        ; -0.088     ; 5.367      ;
; -4.454 ; simple_struct:u0|controller:controller_0|count_1Hz[13]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[0]                                          ; clk          ; clk         ; 1.000        ; -0.088     ; 5.367      ;
; -4.454 ; simple_struct:u0|controller:controller_0|count_1Hz[13]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[1]                                          ; clk          ; clk         ; 1.000        ; -0.088     ; 5.367      ;
; -4.454 ; simple_struct:u0|controller:controller_0|count_1Hz[13]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[2]                                          ; clk          ; clk         ; 1.000        ; -0.088     ; 5.367      ;
; -4.454 ; simple_struct:u0|controller:controller_0|count_1Hz[13]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[3]                                          ; clk          ; clk         ; 1.000        ; -0.088     ; 5.367      ;
; -4.454 ; simple_struct:u0|controller:controller_0|count_1Hz[13]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[4]                                          ; clk          ; clk         ; 1.000        ; -0.088     ; 5.367      ;
; -4.454 ; simple_struct:u0|controller:controller_0|count_1Hz[13]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[5]                                          ; clk          ; clk         ; 1.000        ; -0.088     ; 5.367      ;
; -4.454 ; simple_struct:u0|controller:controller_0|count_1Hz[13]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                          ; clk          ; clk         ; 1.000        ; -0.088     ; 5.367      ;
; -4.454 ; simple_struct:u0|controller:controller_0|count_1Hz[13]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[8]                                          ; clk          ; clk         ; 1.000        ; -0.088     ; 5.367      ;
; -4.454 ; simple_struct:u0|controller:controller_0|count_1Hz[13]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                          ; clk          ; clk         ; 1.000        ; -0.088     ; 5.367      ;
; -4.454 ; simple_struct:u0|controller:controller_0|count_1Hz[13]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[10]                                         ; clk          ; clk         ; 1.000        ; -0.088     ; 5.367      ;
; -4.454 ; simple_struct:u0|controller:controller_0|count_1Hz[13]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                         ; clk          ; clk         ; 1.000        ; -0.088     ; 5.367      ;
; -4.414 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                                         ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                                          ; clk          ; clk         ; 1.000        ; -0.081     ; 5.334      ;
; -4.323 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[6]  ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.243      ;
; -4.316 ; simple_struct:u0|controller:controller_0|count_1Hz[14]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[6]                                          ; clk          ; clk         ; 1.000        ; -0.088     ; 5.229      ;
; -4.316 ; simple_struct:u0|controller:controller_0|count_1Hz[14]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[0]                                          ; clk          ; clk         ; 1.000        ; -0.088     ; 5.229      ;
; -4.316 ; simple_struct:u0|controller:controller_0|count_1Hz[14]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[1]                                          ; clk          ; clk         ; 1.000        ; -0.088     ; 5.229      ;
; -4.316 ; simple_struct:u0|controller:controller_0|count_1Hz[14]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[2]                                          ; clk          ; clk         ; 1.000        ; -0.088     ; 5.229      ;
; -4.316 ; simple_struct:u0|controller:controller_0|count_1Hz[14]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[3]                                          ; clk          ; clk         ; 1.000        ; -0.088     ; 5.229      ;
; -4.316 ; simple_struct:u0|controller:controller_0|count_1Hz[14]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[4]                                          ; clk          ; clk         ; 1.000        ; -0.088     ; 5.229      ;
; -4.316 ; simple_struct:u0|controller:controller_0|count_1Hz[14]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[5]                                          ; clk          ; clk         ; 1.000        ; -0.088     ; 5.229      ;
; -4.316 ; simple_struct:u0|controller:controller_0|count_1Hz[14]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                          ; clk          ; clk         ; 1.000        ; -0.088     ; 5.229      ;
; -4.316 ; simple_struct:u0|controller:controller_0|count_1Hz[14]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[8]                                          ; clk          ; clk         ; 1.000        ; -0.088     ; 5.229      ;
; -4.316 ; simple_struct:u0|controller:controller_0|count_1Hz[14]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                          ; clk          ; clk         ; 1.000        ; -0.088     ; 5.229      ;
; -4.316 ; simple_struct:u0|controller:controller_0|count_1Hz[14]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[10]                                         ; clk          ; clk         ; 1.000        ; -0.088     ; 5.229      ;
; -4.316 ; simple_struct:u0|controller:controller_0|count_1Hz[14]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                         ; clk          ; clk         ; 1.000        ; -0.088     ; 5.229      ;
; -4.293 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]                                         ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                                          ; clk          ; clk         ; 1.000        ; -0.081     ; 5.213      ;
; -4.275 ; simple_struct:u0|controller:controller_0|count_1Hz[12]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[6]                                          ; clk          ; clk         ; 1.000        ; -0.088     ; 5.188      ;
; -4.275 ; simple_struct:u0|controller:controller_0|count_1Hz[12]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[0]                                          ; clk          ; clk         ; 1.000        ; -0.088     ; 5.188      ;
; -4.275 ; simple_struct:u0|controller:controller_0|count_1Hz[12]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[1]                                          ; clk          ; clk         ; 1.000        ; -0.088     ; 5.188      ;
; -4.275 ; simple_struct:u0|controller:controller_0|count_1Hz[12]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[2]                                          ; clk          ; clk         ; 1.000        ; -0.088     ; 5.188      ;
; -4.275 ; simple_struct:u0|controller:controller_0|count_1Hz[12]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[3]                                          ; clk          ; clk         ; 1.000        ; -0.088     ; 5.188      ;
; -4.275 ; simple_struct:u0|controller:controller_0|count_1Hz[12]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[4]                                          ; clk          ; clk         ; 1.000        ; -0.088     ; 5.188      ;
; -4.275 ; simple_struct:u0|controller:controller_0|count_1Hz[12]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[5]                                          ; clk          ; clk         ; 1.000        ; -0.088     ; 5.188      ;
; -4.275 ; simple_struct:u0|controller:controller_0|count_1Hz[12]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                          ; clk          ; clk         ; 1.000        ; -0.088     ; 5.188      ;
; -4.275 ; simple_struct:u0|controller:controller_0|count_1Hz[12]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[8]                                          ; clk          ; clk         ; 1.000        ; -0.088     ; 5.188      ;
; -4.275 ; simple_struct:u0|controller:controller_0|count_1Hz[12]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                          ; clk          ; clk         ; 1.000        ; -0.088     ; 5.188      ;
; -4.275 ; simple_struct:u0|controller:controller_0|count_1Hz[12]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[10]                                         ; clk          ; clk         ; 1.000        ; -0.088     ; 5.188      ;
; -4.275 ; simple_struct:u0|controller:controller_0|count_1Hz[12]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                         ; clk          ; clk         ; 1.000        ; -0.088     ; 5.188      ;
; -4.254 ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                          ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk                                           ; clk          ; clk         ; 1.000        ; -0.081     ; 5.174      ;
; -4.224 ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                          ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                           ; clk          ; clk         ; 1.000        ; -0.081     ; 5.144      ;
; -4.220 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[4]                                         ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                                          ; clk          ; clk         ; 1.000        ; -0.081     ; 5.140      ;
; -4.181 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8]                                         ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                                          ; clk          ; clk         ; 1.000        ; -0.081     ; 5.101      ;
; -4.147 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]                                         ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                           ; clk          ; clk         ; 1.000        ; -0.081     ; 5.067      ;
; -4.140 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]                                         ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk                                           ; clk          ; clk         ; 1.000        ; -0.081     ; 5.060      ;
; -4.115 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]                                         ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk                                           ; clk          ; clk         ; 1.000        ; -0.081     ; 5.035      ;
; -4.103 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                                         ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                           ; clk          ; clk         ; 1.000        ; -0.081     ; 5.023      ;
; -4.100 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[4]  ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.020      ;
; -4.090 ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[6]                                          ; clk          ; clk         ; 1.000        ; -0.081     ; 5.010      ;
; -4.090 ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[0]                                          ; clk          ; clk         ; 1.000        ; -0.081     ; 5.010      ;
; -4.090 ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[1]                                          ; clk          ; clk         ; 1.000        ; -0.081     ; 5.010      ;
; -4.090 ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[2]                                          ; clk          ; clk         ; 1.000        ; -0.081     ; 5.010      ;
; -4.090 ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[3]                                          ; clk          ; clk         ; 1.000        ; -0.081     ; 5.010      ;
; -4.090 ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[4]                                          ; clk          ; clk         ; 1.000        ; -0.081     ; 5.010      ;
; -4.090 ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[5]                                          ; clk          ; clk         ; 1.000        ; -0.081     ; 5.010      ;
; -4.090 ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                          ; clk          ; clk         ; 1.000        ; -0.081     ; 5.010      ;
; -4.090 ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[8]                                          ; clk          ; clk         ; 1.000        ; -0.081     ; 5.010      ;
; -4.090 ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                          ; clk          ; clk         ; 1.000        ; -0.081     ; 5.010      ;
; -4.090 ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[10]                                         ; clk          ; clk         ; 1.000        ; -0.081     ; 5.010      ;
; -4.090 ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                         ; clk          ; clk         ; 1.000        ; -0.081     ; 5.010      ;
; -4.074 ; simple_struct:u0|controller:controller_0|count_1Hz[15]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[6]                                          ; clk          ; clk         ; 1.000        ; -0.088     ; 4.987      ;
; -4.074 ; simple_struct:u0|controller:controller_0|count_1Hz[15]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[0]                                          ; clk          ; clk         ; 1.000        ; -0.088     ; 4.987      ;
; -4.074 ; simple_struct:u0|controller:controller_0|count_1Hz[15]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[1]                                          ; clk          ; clk         ; 1.000        ; -0.088     ; 4.987      ;
; -4.074 ; simple_struct:u0|controller:controller_0|count_1Hz[15]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[2]                                          ; clk          ; clk         ; 1.000        ; -0.088     ; 4.987      ;
; -4.074 ; simple_struct:u0|controller:controller_0|count_1Hz[15]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[3]                                          ; clk          ; clk         ; 1.000        ; -0.088     ; 4.987      ;
; -4.074 ; simple_struct:u0|controller:controller_0|count_1Hz[15]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[4]                                          ; clk          ; clk         ; 1.000        ; -0.088     ; 4.987      ;
; -4.074 ; simple_struct:u0|controller:controller_0|count_1Hz[15]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[5]                                          ; clk          ; clk         ; 1.000        ; -0.088     ; 4.987      ;
; -4.074 ; simple_struct:u0|controller:controller_0|count_1Hz[15]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                          ; clk          ; clk         ; 1.000        ; -0.088     ; 4.987      ;
; -4.074 ; simple_struct:u0|controller:controller_0|count_1Hz[15]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[8]                                          ; clk          ; clk         ; 1.000        ; -0.088     ; 4.987      ;
; -4.074 ; simple_struct:u0|controller:controller_0|count_1Hz[15]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                          ; clk          ; clk         ; 1.000        ; -0.088     ; 4.987      ;
; -4.074 ; simple_struct:u0|controller:controller_0|count_1Hz[15]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[10]                                         ; clk          ; clk         ; 1.000        ; -0.088     ; 4.987      ;
; -4.074 ; simple_struct:u0|controller:controller_0|count_1Hz[15]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                         ; clk          ; clk         ; 1.000        ; -0.088     ; 4.987      ;
; -4.071 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                                         ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk                                           ; clk          ; clk         ; 1.000        ; -0.081     ; 4.991      ;
; -4.061 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[13] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.981      ;
; -4.039 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]                                         ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                                          ; clk          ; clk         ; 1.000        ; -0.081     ; 4.959      ;
; -4.003 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[5]                                         ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                                          ; clk          ; clk         ; 1.000        ; -0.081     ; 4.923      ;
; -3.987 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]                                         ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                           ; clk          ; clk         ; 1.000        ; -0.081     ; 4.907      ;
; -3.985 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[6]                                         ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                                          ; clk          ; clk         ; 1.000        ; -0.081     ; 4.905      ;
; -3.981 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[7]                                         ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                                          ; clk          ; clk         ; 1.000        ; -0.081     ; 4.901      ;
; -3.976 ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[6]                                          ; clk          ; clk         ; 1.000        ; -0.081     ; 4.896      ;
; -3.976 ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[0]                                          ; clk          ; clk         ; 1.000        ; -0.081     ; 4.896      ;
; -3.976 ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[1]                                          ; clk          ; clk         ; 1.000        ; -0.081     ; 4.896      ;
; -3.976 ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[2]                                          ; clk          ; clk         ; 1.000        ; -0.081     ; 4.896      ;
; -3.976 ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[3]                                          ; clk          ; clk         ; 1.000        ; -0.081     ; 4.896      ;
; -3.976 ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[4]                                          ; clk          ; clk         ; 1.000        ; -0.081     ; 4.896      ;
; -3.976 ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[5]                                          ; clk          ; clk         ; 1.000        ; -0.081     ; 4.896      ;
; -3.976 ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                          ; clk          ; clk         ; 1.000        ; -0.081     ; 4.896      ;
; -3.976 ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[8]                                          ; clk          ; clk         ; 1.000        ; -0.081     ; 4.896      ;
; -3.976 ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                          ; clk          ; clk         ; 1.000        ; -0.081     ; 4.896      ;
; -3.976 ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[10]                                         ; clk          ; clk         ; 1.000        ; -0.081     ; 4.896      ;
; -3.976 ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                         ; clk          ; clk         ; 1.000        ; -0.081     ; 4.896      ;
; -3.967 ; simple_struct:u0|controller:controller_0|count_1Hz[8]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[6]                                          ; clk          ; clk         ; 1.000        ; -0.081     ; 4.887      ;
; -3.967 ; simple_struct:u0|controller:controller_0|count_1Hz[8]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[0]                                          ; clk          ; clk         ; 1.000        ; -0.081     ; 4.887      ;
; -3.967 ; simple_struct:u0|controller:controller_0|count_1Hz[8]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[1]                                          ; clk          ; clk         ; 1.000        ; -0.081     ; 4.887      ;
; -3.967 ; simple_struct:u0|controller:controller_0|count_1Hz[8]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[2]                                          ; clk          ; clk         ; 1.000        ; -0.081     ; 4.887      ;
; -3.967 ; simple_struct:u0|controller:controller_0|count_1Hz[8]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[3]                                          ; clk          ; clk         ; 1.000        ; -0.081     ; 4.887      ;
; -3.967 ; simple_struct:u0|controller:controller_0|count_1Hz[8]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[4]                                          ; clk          ; clk         ; 1.000        ; -0.081     ; 4.887      ;
; -3.967 ; simple_struct:u0|controller:controller_0|count_1Hz[8]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[5]                                          ; clk          ; clk         ; 1.000        ; -0.081     ; 4.887      ;
+--------+-----------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                    ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; -1.945 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 2.865      ;
; -1.938 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 2.858      ;
; -1.670 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 2.590      ;
; -1.452 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 2.372      ;
; -1.369 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 2.289      ;
; -1.369 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 2.289      ;
; -1.369 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 2.289      ;
; -1.369 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 2.289      ;
; -1.369 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 2.289      ;
; -1.369 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 2.289      ;
; -1.272 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 2.192      ;
; -1.272 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 2.192      ;
; -1.271 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 2.191      ;
; -0.951 ; simple_struct:u0|usart:usart_0|send_data[5] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.679      ; 2.621      ;
; -0.944 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.680      ; 2.615      ;
; -0.944 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_en   ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.680      ; 2.615      ;
; -0.944 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[2] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.680      ; 2.615      ;
; -0.944 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[1] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.680      ; 2.615      ;
; -0.944 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[0] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.680      ; 2.615      ;
; -0.944 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[3] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.680      ; 2.615      ;
; -0.909 ; simple_struct:u0|usart:usart_0|send_data[6] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.679      ; 2.579      ;
; -0.864 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 1.784      ;
; -0.860 ; simple_struct:u0|usart:usart_0|send_data[3] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.679      ; 2.530      ;
; -0.853 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 1.773      ;
; -0.822 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 1.742      ;
; -0.769 ; simple_struct:u0|usart:usart_0|send_data[8] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.679      ; 2.439      ;
; -0.632 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 1.552      ;
; -0.613 ; simple_struct:u0|usart:usart_0|send_data[7] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.679      ; 2.283      ;
; -0.601 ; simple_struct:u0|usart:usart_0|send_data[2] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.679      ; 2.271      ;
; -0.590 ; simple_struct:u0|usart:usart_0|send_data[4] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.679      ; 2.260      ;
; -0.577 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 1.497      ;
; -0.481 ; simple_struct:u0|usart:usart_0|send_data[1] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.679      ; 2.151      ;
; -0.412 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 1.332      ;
; -0.398 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 1.318      ;
; -0.350 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 1.270      ;
; -0.322 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 1.242      ;
; -0.303 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 1.223      ;
; -0.068 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 0.988      ;
; -0.068 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 0.988      ;
; 0.062  ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 0.858      ;
; 0.062  ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 0.858      ;
; 0.062  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 0.858      ;
; 0.062  ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 0.858      ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                                                                                       ;
+-------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                      ; To Node                                                                                        ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; 0.453 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[0]                                        ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[0]                                        ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|usart:usart_0|tx_dv_latch                                                     ; simple_struct:u0|usart:usart_0|tx_dv_latch                                                     ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|uart_tx_dv                                            ; simple_struct:u0|controller:controller_0|uart_tx_dv                                            ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[1]                                        ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[1]                                        ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[2]                                        ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[2]                                        ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[3]                                        ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[3]                                        ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[4]                                        ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[4]                                        ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[7]                                        ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[7]                                        ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[6]                                        ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[6]                                        ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[5]                                        ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[5]                                        ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]                                      ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]                                      ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER                                 ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER                                 ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]                                      ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]                                      ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error                                         ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error                                         ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena                                           ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena                                           ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|i2c_master:i2c_transcever_0|addr_rw[0]                                        ; simple_struct:u0|i2c_master:i2c_transcever_0|addr_rw[0]                                        ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                                        ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                                        ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr                                    ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr                                    ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                                        ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                                        ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER                                 ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER                                 ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|clk_1Hz                                               ; simple_struct:u0|controller:controller_0|clk_1Hz                                               ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                                       ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                                       ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|I2C_RxDataLen[1]                                      ; simple_struct:u0|controller:controller_0|I2C_RxDataLen[1]                                      ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                           ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                           ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]                                        ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]                                        ; clk                                    ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; simple_struct:u0|controller:controller_0|RegRdDone                                             ; simple_struct:u0|controller:controller_0|RegRdDone                                             ; clk                                    ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[0]                                        ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[0]                                        ; clk                                    ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; simple_struct:u0|controller:controller_0|I2C_Load                                              ; simple_struct:u0|controller:controller_0|I2C_Load                                              ; clk                                    ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; simple_struct:u0|controller:controller_0|i2c_rw                                                ; simple_struct:u0|controller:controller_0|i2c_rw                                                ; clk                                    ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.465 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                                        ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                                        ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.758      ;
; 0.466 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                                          ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                                          ; clk                                    ; clk         ; 0.000        ; 0.080      ; 0.758      ;
; 0.475 ; simple_struct:u0|usart:usart_0|bit_clk                                                         ; simple_struct:u0|usart:usart_0|bit_clk                                                         ; simple_struct:u0|usart:usart_0|bit_clk ; clk         ; 0.000        ; 2.593      ; 3.571      ;
; 0.501 ; simple_struct:u0|controller:controller_0|uart_tx_data[6]                                       ; simple_struct:u0|usart:usart_0|send_data[7]                                                    ; clk                                    ; clk         ; 0.000        ; 0.082      ; 0.795      ;
; 0.501 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[1]                                        ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[1]                                        ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.794      ;
; 0.501 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[4]                                        ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[4]                                        ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.794      ;
; 0.502 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[0]                                        ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[0]                                        ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.795      ;
; 0.503 ; simple_struct:u0|controller:controller_0|uart_tx_data[7]                                       ; simple_struct:u0|usart:usart_0|send_data[8]                                                    ; clk                                    ; clk         ; 0.000        ; 0.082      ; 0.797      ;
; 0.504 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[5]                                        ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[5]                                        ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.797      ;
; 0.517 ; simple_struct:u0|controller:controller_0|count_1Hz[24]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[24]                                         ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.810      ;
; 0.520 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                                        ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                                        ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.813      ;
; 0.522 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                                        ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                                        ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.815      ;
; 0.526 ; simple_struct:u0|controller:controller_0|Temper[1]                                             ; simple_struct:u0|controller:controller_0|dataToUpdate[1]                                       ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.819      ;
; 0.526 ; simple_struct:u0|controller:controller_0|Temper[2]                                             ; simple_struct:u0|controller:controller_0|dataToUpdate[2]                                       ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.819      ;
; 0.526 ; simple_struct:u0|controller:controller_0|Temper[4]                                             ; simple_struct:u0|controller:controller_0|dataToUpdate[4]                                       ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.819      ;
; 0.526 ; simple_struct:u0|controller:controller_0|Temper[7]                                             ; simple_struct:u0|controller:controller_0|dataToUpdate[7]                                       ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.819      ;
; 0.529 ; simple_struct:u0|controller:controller_0|Temper[3]                                             ; simple_struct:u0|controller:controller_0|dataToUpdate[3]                                       ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.822      ;
; 0.625 ; simple_struct:u0|controller:controller_0|pgen:start_gen|i2                                     ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output                                 ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.918      ;
; 0.641 ; simple_struct:u0|controller:controller_0|uart_tx_data[2]                                       ; simple_struct:u0|usart:usart_0|send_data[3]                                                    ; clk                                    ; clk         ; 0.000        ; 0.082      ; 0.935      ;
; 0.641 ; simple_struct:u0|controller:controller_0|uart_tx_data[5]                                       ; simple_struct:u0|usart:usart_0|send_data[6]                                                    ; clk                                    ; clk         ; 0.000        ; 0.082      ; 0.935      ;
; 0.644 ; simple_struct:u0|controller:controller_0|uart_tx_data[4]                                       ; simple_struct:u0|usart:usart_0|send_data[5]                                                    ; clk                                    ; clk         ; 0.000        ; 0.082      ; 0.938      ;
; 0.644 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[6]                                        ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[6]                                        ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.937      ;
; 0.645 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                                       ; simple_struct:u0|i2c_master:i2c_transcever_0|state.start                                       ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.938      ;
; 0.667 ; simple_struct:u0|controller:controller_0|Temper[6]                                             ; simple_struct:u0|controller:controller_0|dataToUpdate[6]                                       ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.960      ;
; 0.682 ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][6]                                     ; simple_struct:u0|controller:controller_0|Temper[6]                                             ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.975      ;
; 0.683 ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][1]                                     ; simple_struct:u0|controller:controller_0|Temper[1]                                             ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.976      ;
; 0.685 ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][4]                                     ; simple_struct:u0|controller:controller_0|Temper[4]                                             ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.978      ;
; 0.687 ; simple_struct:u0|usart:usart_0|baud_counter[11]                                                ; simple_struct:u0|usart:usart_0|baud_counter[11]                                                ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.980      ;
; 0.692 ; simple_struct:u0|controller:controller_0|Temper[0]                                             ; simple_struct:u0|controller:controller_0|dataToUpdate[0]                                       ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.985      ;
; 0.697 ; simple_struct:u0|controller:controller_0|uart_tx_data[0]                                       ; simple_struct:u0|usart:usart_0|send_data[1]                                                    ; clk                                    ; clk         ; 0.000        ; 0.082      ; 0.991      ;
; 0.699 ; simple_struct:u0|controller:controller_0|uart_tx_data[3]                                       ; simple_struct:u0|usart:usart_0|send_data[4]                                                    ; clk                                    ; clk         ; 0.000        ; 0.082      ; 0.993      ;
; 0.708 ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][2]                                     ; simple_struct:u0|controller:controller_0|Temper[2]                                             ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.001      ;
; 0.711 ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][0]                                     ; simple_struct:u0|controller:controller_0|Temper[0]                                             ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.004      ;
; 0.711 ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][7]                                     ; simple_struct:u0|controller:controller_0|Temper[7]                                             ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.004      ;
; 0.722 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[2]                                        ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[2]                                        ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.015      ;
; 0.723 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[3]                                        ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[3]                                        ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.016      ;
; 0.726 ; simple_struct:u0|controller:controller_0|clk_1Hz                                               ; simple_struct:u0|controller:controller_0|pgen:start_gen|i1                                     ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.019      ;
; 0.736 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[3]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[3]   ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.029      ;
; 0.736 ; simple_struct:u0|controller:controller_0|count_1Hz[1]                                          ; simple_struct:u0|controller:controller_0|count_1Hz[1]                                          ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.029      ;
; 0.737 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[1]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[1]   ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.030      ;
; 0.738 ; simple_struct:u0|controller:controller_0|count_1Hz[3]                                          ; simple_struct:u0|controller:controller_0|count_1Hz[3]                                          ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.031      ;
; 0.738 ; simple_struct:u0|controller:controller_0|count_1Hz[5]                                          ; simple_struct:u0|controller:controller_0|count_1Hz[5]                                          ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.031      ;
; 0.739 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[2]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[2]   ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.032      ;
; 0.741 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]                                      ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]                                      ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.034      ;
; 0.742 ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                          ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                          ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.035      ;
; 0.742 ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                         ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.035      ;
; 0.743 ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                          ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                          ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.036      ;
; 0.745 ; simple_struct:u0|usart:usart_0|baud_counter[3]                                                 ; simple_struct:u0|usart:usart_0|baud_counter[3]                                                 ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.038      ;
; 0.745 ; simple_struct:u0|controller:controller_0|count_1Hz[10]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[10]                                         ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.038      ;
; 0.746 ; simple_struct:u0|usart:usart_0|baud_counter[1]                                                 ; simple_struct:u0|usart:usart_0|baud_counter[1]                                                 ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.039      ;
; 0.746 ; simple_struct:u0|controller:controller_0|count_1Hz[8]                                          ; simple_struct:u0|controller:controller_0|count_1Hz[8]                                          ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.039      ;
; 0.746 ; simple_struct:u0|controller:controller_0|count_1Hz[23]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[23]                                         ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.039      ;
; 0.746 ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER                                 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]                                      ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.039      ;
; 0.747 ; simple_struct:u0|usart:usart_0|baud_counter[2]                                                 ; simple_struct:u0|usart:usart_0|baud_counter[2]                                                 ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.040      ;
; 0.747 ; simple_struct:u0|usart:usart_0|baud_counter[10]                                                ; simple_struct:u0|usart:usart_0|baud_counter[10]                                                ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.040      ;
; 0.747 ; simple_struct:u0|controller:controller_0|count_1Hz[18]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[18]                                         ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.040      ;
; 0.747 ; simple_struct:u0|controller:controller_0|count_1Hz[19]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[19]                                         ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.040      ;
; 0.747 ; simple_struct:u0|controller:controller_0|count_1Hz[21]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[21]                                         ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.040      ;
; 0.748 ; simple_struct:u0|usart:usart_0|baud_counter[6]                                                 ; simple_struct:u0|usart:usart_0|baud_counter[6]                                                 ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.041      ;
; 0.748 ; simple_struct:u0|usart:usart_0|baud_counter[4]                                                 ; simple_struct:u0|usart:usart_0|baud_counter[4]                                                 ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.041      ;
; 0.749 ; simple_struct:u0|controller:controller_0|count_1Hz[20]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[20]                                         ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.042      ;
; 0.749 ; simple_struct:u0|controller:controller_0|count_1Hz[22]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[22]                                         ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.042      ;
; 0.761 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[0]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[0]   ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.762 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[11]  ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[11]  ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[5]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[5]   ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[13]  ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[13]  ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; simple_struct:u0|controller:controller_0|count_1Hz[13]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[13]                                         ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; simple_struct:u0|controller:controller_0|count_1Hz[15]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[15]                                         ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; simple_struct:u0|controller:controller_0|count_1Hz[17]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[17]                                         ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.763 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[15]  ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[15]  ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.056      ;
+-------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                    ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; 0.453 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 0.746      ;
; 0.465 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 0.758      ;
; 0.559 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 0.852      ;
; 0.560 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 0.853      ;
; 0.765 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 1.058      ;
; 0.783 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 1.076      ;
; 0.802 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 1.095      ;
; 0.803 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 1.096      ;
; 0.809 ; simple_struct:u0|usart:usart_0|send_data[1] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.936      ; 1.987      ;
; 0.846 ; simple_struct:u0|usart:usart_0|send_data[2] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.936      ; 2.024      ;
; 0.878 ; simple_struct:u0|usart:usart_0|send_data[4] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.936      ; 2.056      ;
; 0.881 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 1.174      ;
; 0.890 ; simple_struct:u0|usart:usart_0|send_data[7] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.936      ; 2.068      ;
; 1.121 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 1.414      ;
; 1.122 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 1.415      ;
; 1.135 ; simple_struct:u0|usart:usart_0|send_data[8] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.936      ; 2.313      ;
; 1.177 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 1.470      ;
; 1.179 ; simple_struct:u0|usart:usart_0|send_data[6] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.936      ; 2.357      ;
; 1.225 ; simple_struct:u0|usart:usart_0|send_data[3] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.936      ; 2.403      ;
; 1.236 ; simple_struct:u0|usart:usart_0|send_data[5] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.936      ; 2.414      ;
; 1.313 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 1.606      ;
; 1.314 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 1.607      ;
; 1.322 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 1.615      ;
; 1.390 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 1.683      ;
; 1.403 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.936      ; 2.581      ;
; 1.403 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_en   ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.936      ; 2.581      ;
; 1.403 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[2] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.936      ; 2.581      ;
; 1.403 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[1] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.936      ; 2.581      ;
; 1.403 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[0] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.936      ; 2.581      ;
; 1.403 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[3] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.936      ; 2.581      ;
; 1.708 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 2.001      ;
; 1.708 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 2.001      ;
; 1.709 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 2.002      ;
; 1.967 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 2.260      ;
; 1.993 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 2.286      ;
; 1.993 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 2.286      ;
; 1.993 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 2.286      ;
; 1.993 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 2.286      ;
; 1.993 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 2.286      ;
; 1.993 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 2.286      ;
; 2.009 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 2.302      ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1]'                                                                                                                                                                                                                                    ;
+-------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                      ; To Node                                                                                       ; Launch Clock ; Latch Clock                                                                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+
; 2.100 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[0] ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.200      ; 2.330      ;
; 2.121 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[1] ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.201      ; 2.352      ;
; 2.831 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[0]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.345      ; 3.206      ;
; 2.852 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[0]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.345      ; 3.227      ;
; 2.994 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.346      ; 3.370      ;
; 3.011 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.348      ; 3.389      ;
; 3.016 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.349      ; 3.395      ;
; 3.017 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.350      ; 3.397      ;
; 3.052 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[0]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.374      ; 3.456      ;
; 3.055 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[0]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.372      ; 3.457      ;
; 3.068 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[0]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.373      ; 3.471      ;
; 3.096 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[0]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.375      ; 3.501      ;
; 3.111 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.321      ; 3.462      ;
; 3.113 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.351      ; 3.494      ;
; 3.120 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.321      ; 3.471      ;
; 3.170 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[0]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.370      ; 3.570      ;
; 3.530 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.345      ; 3.905      ;
; 3.626 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.345      ; 4.001      ;
; 3.798 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.372      ; 4.200      ;
; 3.828 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.374      ; 4.232      ;
; 3.847 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.375      ; 4.252      ;
; 3.873 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.370      ; 4.273      ;
; 3.979 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.373      ; 4.382      ;
; 4.392 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.346      ; 4.768      ;
; 4.569 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.346      ; 4.945      ;
; 4.599 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.373      ; 5.002      ;
; 4.605 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.371      ; 5.006      ;
; 4.623 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.372      ; 5.025      ;
; 4.635 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.369      ; 5.034      ;
; 4.672 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.375      ; 5.077      ;
; 4.678 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.373      ; 5.081      ;
; 4.697 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.375      ; 5.102      ;
; 4.708 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.371      ; 5.109      ;
; 4.712 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.374      ; 5.116      ;
; 4.725 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.346      ; 5.101      ;
; 4.741 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.373      ; 5.144      ;
; 4.743 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.376      ; 5.149      ;
; 4.746 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.373      ; 5.149      ;
; 4.752 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.371      ; 5.153      ;
; 4.754 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.372      ; 5.156      ;
; 4.772 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.372      ; 5.174      ;
; 4.776 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.371      ; 5.177      ;
; 4.777 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.374      ; 5.181      ;
; 4.777 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.374      ; 5.181      ;
; 4.782 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.369      ; 5.181      ;
; 4.784 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.373      ; 5.187      ;
; 4.790 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.371      ; 5.191      ;
; 4.820 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.369      ; 5.219      ;
; 4.821 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.346      ; 5.197      ;
; 4.836 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.344      ; 5.210      ;
; 4.837 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.344      ; 5.211      ;
; 4.850 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.376      ; 5.256      ;
; 4.853 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.374      ; 5.257      ;
; 4.869 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.375      ; 5.274      ;
; 4.875 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.373      ; 5.278      ;
; 4.905 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.371      ; 5.306      ;
; 4.924 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.374      ; 5.328      ;
; 4.929 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.374      ; 5.333      ;
; 4.983 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.344      ; 5.357      ;
; 4.984 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.344      ; 5.358      ;
; 5.021 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.344      ; 5.395      ;
; 5.022 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.344      ; 5.396      ;
; 5.028 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.376      ; 5.434      ;
; 5.106 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.346      ; 5.482      ;
; 5.107 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.346      ; 5.483      ;
+-------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk'                                                                                                                                                                                                                                                      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                  ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.729 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]          ; clk          ; clk         ; 1.000        ; -0.094     ; 2.636      ;
; -1.729 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch           ; clk          ; clk         ; 1.000        ; -0.094     ; 2.636      ;
; -1.729 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8]          ; clk          ; clk         ; 1.000        ; -0.094     ; 2.636      ;
; -1.729 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[7]          ; clk          ; clk         ; 1.000        ; -0.094     ; 2.636      ;
; -1.695 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]          ; clk          ; clk         ; 1.000        ; -0.093     ; 2.603      ;
; -1.695 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[4]          ; clk          ; clk         ; 1.000        ; -0.093     ; 2.603      ;
; -1.695 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]          ; clk          ; clk         ; 1.000        ; -0.093     ; 2.603      ;
; -1.695 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]          ; clk          ; clk         ; 1.000        ; -0.093     ; 2.603      ;
; -1.695 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[6]          ; clk          ; clk         ; 1.000        ; -0.093     ; 2.603      ;
; -1.695 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[5]          ; clk          ; clk         ; 1.000        ; -0.093     ; 2.603      ;
; -1.346 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[2]        ; clk          ; clk         ; 1.000        ; -0.090     ; 2.257      ;
; -1.346 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[3]        ; clk          ; clk         ; 1.000        ; -0.090     ; 2.257      ;
; -1.346 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[4]        ; clk          ; clk         ; 1.000        ; -0.090     ; 2.257      ;
; -1.346 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[7]        ; clk          ; clk         ; 1.000        ; -0.090     ; 2.257      ;
; -1.346 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[6]        ; clk          ; clk         ; 1.000        ; -0.090     ; 2.257      ;
; -1.346 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[5]        ; clk          ; clk         ; 1.000        ; -0.090     ; 2.257      ;
; -1.335 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[6]                 ; clk          ; clk         ; 1.000        ; -0.088     ; 2.248      ;
; -1.335 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[3]                 ; clk          ; clk         ; 1.000        ; -0.088     ; 2.248      ;
; -1.335 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[0]                 ; clk          ; clk         ; 1.000        ; -0.088     ; 2.248      ;
; -1.335 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[1]                 ; clk          ; clk         ; 1.000        ; -0.088     ; 2.248      ;
; -1.335 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[2]                 ; clk          ; clk         ; 1.000        ; -0.088     ; 2.248      ;
; -1.335 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[7]                 ; clk          ; clk         ; 1.000        ; -0.088     ; 2.248      ;
; -1.335 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[4]                 ; clk          ; clk         ; 1.000        ; -0.088     ; 2.248      ;
; -1.335 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[5]                 ; clk          ; clk         ; 1.000        ; -0.088     ; 2.248      ;
; -1.335 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[8]                 ; clk          ; clk         ; 1.000        ; -0.088     ; 2.248      ;
; -1.335 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[10]                ; clk          ; clk         ; 1.000        ; -0.088     ; 2.248      ;
; -1.335 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[9]                 ; clk          ; clk         ; 1.000        ; -0.088     ; 2.248      ;
; -1.335 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[11]                ; clk          ; clk         ; 1.000        ; -0.088     ; 2.248      ;
; -1.334 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[0]        ; clk          ; clk         ; 1.000        ; -0.090     ; 2.245      ;
; -1.334 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[1]        ; clk          ; clk         ; 1.000        ; -0.090     ; 2.245      ;
; -1.334 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error         ; clk          ; clk         ; 1.000        ; -0.084     ; 2.251      ;
; -1.334 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena           ; clk          ; clk         ; 1.000        ; -0.084     ; 2.251      ;
; -1.334 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.start       ; clk          ; clk         ; 1.000        ; -0.084     ; 2.251      ;
; -1.334 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|busy              ; clk          ; clk         ; 1.000        ; -0.084     ; 2.251      ;
; -1.334 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.stop        ; clk          ; clk         ; 1.000        ; -0.084     ; 2.251      ;
; -1.334 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr    ; clk          ; clk         ; 1.000        ; -0.084     ; 2.251      ;
; -1.334 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready       ; clk          ; clk         ; 1.000        ; -0.084     ; 2.251      ;
; -1.327 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[0]             ; clk          ; clk         ; 1.000        ; -0.095     ; 2.233      ;
; -1.327 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[1]             ; clk          ; clk         ; 1.000        ; -0.095     ; 2.233      ;
; -1.327 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[2]             ; clk          ; clk         ; 1.000        ; -0.095     ; 2.233      ;
; -1.327 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[3]             ; clk          ; clk         ; 1.000        ; -0.095     ; 2.233      ;
; -1.327 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[4]             ; clk          ; clk         ; 1.000        ; -0.095     ; 2.233      ;
; -1.327 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[7]             ; clk          ; clk         ; 1.000        ; -0.095     ; 2.233      ;
; -1.327 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[6]             ; clk          ; clk         ; 1.000        ; -0.095     ; 2.233      ;
; -1.326 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]        ; clk          ; clk         ; 1.000        ; -0.088     ; 2.239      ;
; -1.326 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]        ; clk          ; clk         ; 1.000        ; -0.088     ; 2.239      ;
; -1.326 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]        ; clk          ; clk         ; 1.000        ; -0.088     ; 2.239      ;
; -1.324 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|sda_int           ; clk          ; clk         ; 1.000        ; -0.084     ; 2.241      ;
; -1.324 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.wr          ; clk          ; clk         ; 1.000        ; -0.084     ; 2.241      ;
; -1.324 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.rd          ; clk          ; clk         ; 1.000        ; -0.084     ; 2.241      ;
; -1.324 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.mstr_ack    ; clk          ; clk         ; 1.000        ; -0.084     ; 2.241      ;
; -1.324 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack1    ; clk          ; clk         ; 1.000        ; -0.084     ; 2.241      ;
; -1.324 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack2    ; clk          ; clk         ; 1.000        ; -0.084     ; 2.241      ;
; -1.322 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[6]          ; clk          ; clk         ; 1.000        ; -0.088     ; 2.235      ;
; -1.322 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[0]          ; clk          ; clk         ; 1.000        ; -0.088     ; 2.235      ;
; -1.322 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[1]          ; clk          ; clk         ; 1.000        ; -0.088     ; 2.235      ;
; -1.322 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[2]          ; clk          ; clk         ; 1.000        ; -0.088     ; 2.235      ;
; -1.322 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[3]          ; clk          ; clk         ; 1.000        ; -0.088     ; 2.235      ;
; -1.322 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[4]          ; clk          ; clk         ; 1.000        ; -0.088     ; 2.235      ;
; -1.322 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[5]          ; clk          ; clk         ; 1.000        ; -0.088     ; 2.235      ;
; -1.322 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[7]          ; clk          ; clk         ; 1.000        ; -0.088     ; 2.235      ;
; -1.322 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[8]          ; clk          ; clk         ; 1.000        ; -0.088     ; 2.235      ;
; -1.322 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[9]          ; clk          ; clk         ; 1.000        ; -0.088     ; 2.235      ;
; -1.322 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[10]         ; clk          ; clk         ; 1.000        ; -0.088     ; 2.235      ;
; -1.322 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[11]         ; clk          ; clk         ; 1.000        ; -0.088     ; 2.235      ;
; -1.264 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[24]         ; clk          ; clk         ; 1.000        ; -0.081     ; 2.184      ;
; -1.264 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[14]         ; clk          ; clk         ; 1.000        ; -0.081     ; 2.184      ;
; -1.264 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[12]         ; clk          ; clk         ; 1.000        ; -0.081     ; 2.184      ;
; -1.264 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[13]         ; clk          ; clk         ; 1.000        ; -0.081     ; 2.184      ;
; -1.264 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[15]         ; clk          ; clk         ; 1.000        ; -0.081     ; 2.184      ;
; -1.264 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[16]         ; clk          ; clk         ; 1.000        ; -0.081     ; 2.184      ;
; -1.264 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[17]         ; clk          ; clk         ; 1.000        ; -0.081     ; 2.184      ;
; -1.264 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[20]         ; clk          ; clk         ; 1.000        ; -0.081     ; 2.184      ;
; -1.264 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[18]         ; clk          ; clk         ; 1.000        ; -0.081     ; 2.184      ;
; -1.264 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[19]         ; clk          ; clk         ; 1.000        ; -0.081     ; 2.184      ;
; -1.264 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[21]         ; clk          ; clk         ; 1.000        ; -0.081     ; 2.184      ;
; -1.264 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[22]         ; clk          ; clk         ; 1.000        ; -0.081     ; 2.184      ;
; -1.264 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[23]         ; clk          ; clk         ; 1.000        ; -0.081     ; 2.184      ;
; -1.207 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_dv_latch                     ; clk          ; clk         ; 1.000        ; -0.081     ; 2.127      ;
; -1.207 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bit_clk                         ; clk          ; clk         ; 1.000        ; -0.081     ; 2.127      ;
; -0.690 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|uart_tx_dv            ; clk          ; clk         ; 1.000        ; -0.081     ; 1.610      ;
; -0.690 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[5]             ; clk          ; clk         ; 1.000        ; -0.081     ; 1.610      ;
; -0.690 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]      ; clk          ; clk         ; 1.000        ; -0.081     ; 1.610      ;
; -0.690 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER ; clk          ; clk         ; 1.000        ; -0.081     ; 1.610      ;
; -0.690 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]      ; clk          ; clk         ; 1.000        ; -0.081     ; 1.610      ;
; -0.690 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.IDLE        ; clk          ; clk         ; 1.000        ; -0.081     ; 1.610      ;
; -0.690 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.UPDATE_IND  ; clk          ; clk         ; 1.000        ; -0.081     ; 1.610      ;
; -0.690 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER ; clk          ; clk         ; 1.000        ; -0.081     ; 1.610      ;
; -0.690 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output ; clk          ; clk         ; 1.000        ; -0.081     ; 1.610      ;
; -0.690 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|i2     ; clk          ; clk         ; 1.000        ; -0.081     ; 1.610      ;
; -0.690 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|clk_1Hz               ; clk          ; clk         ; 1.000        ; -0.081     ; 1.610      ;
; -0.690 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|i1     ; clk          ; clk         ; 1.000        ; -0.081     ; 1.610      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                                                                                      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                  ; To Node                                ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; -0.456 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_out  ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.680      ; 2.127      ;
; -0.456 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_en   ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.680      ; 2.127      ;
; -0.456 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[2] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.680      ; 2.127      ;
; -0.456 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[1] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.680      ; 2.127      ;
; -0.456 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[0] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.680      ; 2.127      ;
; -0.456 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[3] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.680      ; 2.127      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                                                                                      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                  ; To Node                                ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 0.803 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_out  ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.936      ; 1.981      ;
; 0.803 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_en   ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.936      ; 1.981      ;
; 0.803 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[2] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.936      ; 1.981      ;
; 0.803 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[1] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.936      ; 1.981      ;
; 0.803 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[0] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.936      ; 1.981      ;
; 0.803 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[3] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.936      ; 1.981      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk'                                                                                                                                                                                                                                                      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                  ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.172 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|uart_tx_dv            ; clk          ; clk         ; 0.000        ; 0.081      ; 1.465      ;
; 1.172 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[5]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.465      ;
; 1.172 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.465      ;
; 1.172 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER ; clk          ; clk         ; 0.000        ; 0.081      ; 1.465      ;
; 1.172 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.465      ;
; 1.172 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.IDLE        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.465      ;
; 1.172 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.UPDATE_IND  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.465      ;
; 1.172 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER ; clk          ; clk         ; 0.000        ; 0.081      ; 1.465      ;
; 1.172 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output ; clk          ; clk         ; 0.000        ; 0.081      ; 1.465      ;
; 1.172 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|i2     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.465      ;
; 1.172 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|clk_1Hz               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.465      ;
; 1.172 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|i1     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.465      ;
; 1.688 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_dv_latch                     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.981      ;
; 1.688 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bit_clk                         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.981      ;
; 1.738 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[24]         ; clk          ; clk         ; 0.000        ; 0.081      ; 2.031      ;
; 1.738 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[14]         ; clk          ; clk         ; 0.000        ; 0.081      ; 2.031      ;
; 1.738 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[12]         ; clk          ; clk         ; 0.000        ; 0.081      ; 2.031      ;
; 1.738 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[13]         ; clk          ; clk         ; 0.000        ; 0.081      ; 2.031      ;
; 1.738 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[15]         ; clk          ; clk         ; 0.000        ; 0.081      ; 2.031      ;
; 1.738 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[16]         ; clk          ; clk         ; 0.000        ; 0.081      ; 2.031      ;
; 1.738 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[17]         ; clk          ; clk         ; 0.000        ; 0.081      ; 2.031      ;
; 1.738 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[20]         ; clk          ; clk         ; 0.000        ; 0.081      ; 2.031      ;
; 1.738 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[18]         ; clk          ; clk         ; 0.000        ; 0.081      ; 2.031      ;
; 1.738 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[19]         ; clk          ; clk         ; 0.000        ; 0.081      ; 2.031      ;
; 1.738 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[21]         ; clk          ; clk         ; 0.000        ; 0.081      ; 2.031      ;
; 1.738 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[22]         ; clk          ; clk         ; 0.000        ; 0.081      ; 2.031      ;
; 1.738 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[23]         ; clk          ; clk         ; 0.000        ; 0.081      ; 2.031      ;
; 1.797 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[6]          ; clk          ; clk         ; 0.000        ; 0.074      ; 2.083      ;
; 1.797 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[0]          ; clk          ; clk         ; 0.000        ; 0.074      ; 2.083      ;
; 1.797 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[1]          ; clk          ; clk         ; 0.000        ; 0.074      ; 2.083      ;
; 1.797 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[2]          ; clk          ; clk         ; 0.000        ; 0.074      ; 2.083      ;
; 1.797 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[3]          ; clk          ; clk         ; 0.000        ; 0.074      ; 2.083      ;
; 1.797 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[4]          ; clk          ; clk         ; 0.000        ; 0.074      ; 2.083      ;
; 1.797 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[5]          ; clk          ; clk         ; 0.000        ; 0.074      ; 2.083      ;
; 1.797 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[7]          ; clk          ; clk         ; 0.000        ; 0.074      ; 2.083      ;
; 1.797 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[8]          ; clk          ; clk         ; 0.000        ; 0.074      ; 2.083      ;
; 1.797 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[9]          ; clk          ; clk         ; 0.000        ; 0.074      ; 2.083      ;
; 1.797 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[10]         ; clk          ; clk         ; 0.000        ; 0.074      ; 2.083      ;
; 1.797 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[11]         ; clk          ; clk         ; 0.000        ; 0.074      ; 2.083      ;
; 1.798 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]        ; clk          ; clk         ; 0.000        ; 0.074      ; 2.084      ;
; 1.798 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]        ; clk          ; clk         ; 0.000        ; 0.074      ; 2.084      ;
; 1.798 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]        ; clk          ; clk         ; 0.000        ; 0.074      ; 2.084      ;
; 1.800 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[6]                 ; clk          ; clk         ; 0.000        ; 0.074      ; 2.086      ;
; 1.800 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[3]                 ; clk          ; clk         ; 0.000        ; 0.074      ; 2.086      ;
; 1.800 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[0]                 ; clk          ; clk         ; 0.000        ; 0.074      ; 2.086      ;
; 1.800 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[1]                 ; clk          ; clk         ; 0.000        ; 0.074      ; 2.086      ;
; 1.800 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[2]                 ; clk          ; clk         ; 0.000        ; 0.074      ; 2.086      ;
; 1.800 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[7]                 ; clk          ; clk         ; 0.000        ; 0.074      ; 2.086      ;
; 1.800 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[4]                 ; clk          ; clk         ; 0.000        ; 0.074      ; 2.086      ;
; 1.800 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[5]                 ; clk          ; clk         ; 0.000        ; 0.074      ; 2.086      ;
; 1.800 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[8]                 ; clk          ; clk         ; 0.000        ; 0.074      ; 2.086      ;
; 1.800 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[10]                ; clk          ; clk         ; 0.000        ; 0.074      ; 2.086      ;
; 1.800 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[9]                 ; clk          ; clk         ; 0.000        ; 0.074      ; 2.086      ;
; 1.800 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[11]                ; clk          ; clk         ; 0.000        ; 0.074      ; 2.086      ;
; 1.806 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[0]             ; clk          ; clk         ; 0.000        ; 0.067      ; 2.085      ;
; 1.806 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|sda_int           ; clk          ; clk         ; 0.000        ; 0.078      ; 2.096      ;
; 1.806 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[1]             ; clk          ; clk         ; 0.000        ; 0.067      ; 2.085      ;
; 1.806 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[2]             ; clk          ; clk         ; 0.000        ; 0.067      ; 2.085      ;
; 1.806 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[3]             ; clk          ; clk         ; 0.000        ; 0.067      ; 2.085      ;
; 1.806 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[4]             ; clk          ; clk         ; 0.000        ; 0.067      ; 2.085      ;
; 1.806 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[7]             ; clk          ; clk         ; 0.000        ; 0.067      ; 2.085      ;
; 1.806 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[6]             ; clk          ; clk         ; 0.000        ; 0.067      ; 2.085      ;
; 1.806 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.wr          ; clk          ; clk         ; 0.000        ; 0.078      ; 2.096      ;
; 1.806 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.rd          ; clk          ; clk         ; 0.000        ; 0.078      ; 2.096      ;
; 1.806 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.mstr_ack    ; clk          ; clk         ; 0.000        ; 0.078      ; 2.096      ;
; 1.806 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack1    ; clk          ; clk         ; 0.000        ; 0.078      ; 2.096      ;
; 1.806 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack2    ; clk          ; clk         ; 0.000        ; 0.078      ; 2.096      ;
; 1.813 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[0]        ; clk          ; clk         ; 0.000        ; 0.072      ; 2.097      ;
; 1.813 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[1]        ; clk          ; clk         ; 0.000        ; 0.072      ; 2.097      ;
; 1.815 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error         ; clk          ; clk         ; 0.000        ; 0.078      ; 2.105      ;
; 1.815 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena           ; clk          ; clk         ; 0.000        ; 0.078      ; 2.105      ;
; 1.815 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.start       ; clk          ; clk         ; 0.000        ; 0.078      ; 2.105      ;
; 1.815 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|busy              ; clk          ; clk         ; 0.000        ; 0.078      ; 2.105      ;
; 1.815 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.stop        ; clk          ; clk         ; 0.000        ; 0.078      ; 2.105      ;
; 1.815 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr    ; clk          ; clk         ; 0.000        ; 0.078      ; 2.105      ;
; 1.815 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready       ; clk          ; clk         ; 0.000        ; 0.078      ; 2.105      ;
; 1.828 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[2]        ; clk          ; clk         ; 0.000        ; 0.072      ; 2.112      ;
; 1.828 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[3]        ; clk          ; clk         ; 0.000        ; 0.072      ; 2.112      ;
; 1.828 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[4]        ; clk          ; clk         ; 0.000        ; 0.072      ; 2.112      ;
; 1.828 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[7]        ; clk          ; clk         ; 0.000        ; 0.072      ; 2.112      ;
; 1.828 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[6]        ; clk          ; clk         ; 0.000        ; 0.072      ; 2.112      ;
; 1.828 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[5]        ; clk          ; clk         ; 0.000        ; 0.072      ; 2.112      ;
; 2.137 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]          ; clk          ; clk         ; 0.000        ; 0.068      ; 2.417      ;
; 2.137 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[4]          ; clk          ; clk         ; 0.000        ; 0.068      ; 2.417      ;
; 2.137 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]          ; clk          ; clk         ; 0.000        ; 0.068      ; 2.417      ;
; 2.137 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]          ; clk          ; clk         ; 0.000        ; 0.068      ; 2.417      ;
; 2.137 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[6]          ; clk          ; clk         ; 0.000        ; 0.068      ; 2.417      ;
; 2.137 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[5]          ; clk          ; clk         ; 0.000        ; 0.068      ; 2.417      ;
; 2.159 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]          ; clk          ; clk         ; 0.000        ; 0.068      ; 2.439      ;
; 2.159 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch           ; clk          ; clk         ; 0.000        ; 0.068      ; 2.439      ;
; 2.159 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8]          ; clk          ; clk         ; 0.000        ; 0.068      ; 2.439      ;
; 2.159 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[7]          ; clk          ; clk         ; 0.000        ; 0.068      ; 2.439      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                            ;
+------------+-----------------+----------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                             ; Note ;
+------------+-----------------+----------------------------------------+------+
; 192.64 MHz ; 192.64 MHz      ; clk                                    ;      ;
; 358.17 MHz ; 358.17 MHz      ; simple_struct:u0|usart:usart_0|bit_clk ;      ;
+------------+-----------------+----------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                                                                       ;
+------------------------------------------------------------------------------------------------+---------+---------------+
; Clock                                                                                          ; Slack   ; End Point TNS ;
+------------------------------------------------------------------------------------------------+---------+---------------+
; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; -35.560 ; -248.803      ;
; clk                                                                                            ; -4.191  ; -397.480      ;
; simple_struct:u0|usart:usart_0|bit_clk                                                         ; -1.792  ; -7.972        ;
+------------------------------------------------------------------------------------------------+---------+---------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                                                                      ;
+------------------------------------------------------------------------------------------------+-------+---------------+
; Clock                                                                                          ; Slack ; End Point TNS ;
+------------------------------------------------------------------------------------------------+-------+---------------+
; clk                                                                                            ; 0.401 ; 0.000         ;
; simple_struct:u0|usart:usart_0|bit_clk                                                         ; 0.402 ; 0.000         ;
; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.867 ; 0.000         ;
+------------------------------------------------------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary                           ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clk                                    ; -1.560 ; -103.276      ;
; simple_struct:u0|usart:usart_0|bit_clk ; -0.356 ; -2.136        ;
+----------------------------------------+--------+---------------+


+----------------------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary                           ;
+----------------------------------------+-------+---------------+
; Clock                                  ; Slack ; End Point TNS ;
+----------------------------------------+-------+---------------+
; simple_struct:u0|usart:usart_0|bit_clk ; 0.675 ; 0.000         ;
; clk                                    ; 1.074 ; 0.000         ;
+----------------------------------------+-------+---------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                                                                        ;
+------------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                          ; Slack  ; End Point TNS ;
+------------------------------------------------------------------------------------------------+--------+---------------+
; clk                                                                                            ; -3.000 ; -260.251      ;
; simple_struct:u0|usart:usart_0|bit_clk                                                         ; -1.487 ; -8.922        ;
; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.406  ; 0.000         ;
+------------------------------------------------------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1]'                                                                                                                                                                                                                                      ;
+---------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                                                                                      ; To Node                                                                                       ; Launch Clock ; Latch Clock                                                                                    ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+
; -35.560 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.171      ; 34.829     ;
; -35.478 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.171      ; 34.747     ;
; -35.352 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.171      ; 34.621     ;
; -34.922 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.146      ; 35.010     ;
; -34.918 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.146      ; 35.010     ;
; -34.840 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.146      ; 34.928     ;
; -34.836 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.146      ; 34.928     ;
; -34.806 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.174      ; 34.928     ;
; -34.724 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.174      ; 34.846     ;
; -34.714 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.146      ; 34.802     ;
; -34.710 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.146      ; 34.802     ;
; -34.707 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.173      ; 34.826     ;
; -34.700 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.169      ; 34.817     ;
; -34.632 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.172      ; 34.747     ;
; -34.625 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.173      ; 34.744     ;
; -34.618 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.169      ; 34.735     ;
; -34.598 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.174      ; 34.720     ;
; -34.550 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.172      ; 34.665     ;
; -34.499 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.173      ; 34.618     ;
; -34.492 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.169      ; 34.609     ;
; -34.424 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.172      ; 34.539     ;
; -33.876 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.172      ; 33.146     ;
; -33.238 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.147      ; 33.327     ;
; -33.234 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.147      ; 33.327     ;
; -33.122 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.175      ; 33.245     ;
; -33.023 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.174      ; 33.143     ;
; -33.016 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.170      ; 33.134     ;
; -32.948 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.173      ; 33.064     ;
; -31.204 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.172      ; 30.474     ;
; -30.566 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.147      ; 30.655     ;
; -30.562 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.147      ; 30.655     ;
; -30.450 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.175      ; 30.573     ;
; -30.351 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.174      ; 30.471     ;
; -30.344 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.170      ; 30.462     ;
; -30.276 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.173      ; 30.392     ;
; -28.351 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.172      ; 27.621     ;
; -27.713 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.147      ; 27.802     ;
; -27.709 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.147      ; 27.802     ;
; -27.597 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.175      ; 27.720     ;
; -27.498 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.174      ; 27.618     ;
; -27.491 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.170      ; 27.609     ;
; -27.423 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.173      ; 27.539     ;
; -25.951 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.171      ; 25.220     ;
; -25.313 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.146      ; 25.401     ;
; -25.309 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.146      ; 25.401     ;
; -25.197 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.174      ; 25.319     ;
; -25.098 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.173      ; 25.217     ;
; -25.091 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.169      ; 25.208     ;
; -25.023 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.172      ; 25.138     ;
; -4.535  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[0]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.171      ; 3.804      ;
; -4.387  ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.148      ; 3.633      ;
; -3.739  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[0]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.172      ; 3.854      ;
; -3.709  ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.123      ; 3.774      ;
; -3.705  ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.151      ; 3.804      ;
; -3.703  ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.123      ; 3.772      ;
; -3.696  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[0]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.173      ; 3.815      ;
; -3.685  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[0]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.169      ; 3.802      ;
; -3.684  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[0]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.174      ; 3.806      ;
; -3.546  ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.149      ; 3.638      ;
; -3.544  ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.150      ; 3.640      ;
; -3.517  ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.146      ; 3.611      ;
; -3.461  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[0]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.146      ; 3.549      ;
; -3.177  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[0]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.146      ; 3.269      ;
; -2.285  ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[1] ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.014      ; 2.538      ;
; -2.273  ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[0] ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.014      ; 2.527      ;
+---------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                             ;
+--------+-----------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                     ; To Node                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.191 ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                          ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                                          ; clk          ; clk         ; 1.000        ; -0.073     ; 5.120      ;
; -4.083 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]                                         ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                                          ; clk          ; clk         ; 1.000        ; -0.073     ; 5.012      ;
; -4.058 ; simple_struct:u0|controller:controller_0|count_1Hz[13]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[6]                                          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.978      ;
; -4.058 ; simple_struct:u0|controller:controller_0|count_1Hz[13]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[0]                                          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.978      ;
; -4.058 ; simple_struct:u0|controller:controller_0|count_1Hz[13]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[1]                                          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.978      ;
; -4.058 ; simple_struct:u0|controller:controller_0|count_1Hz[13]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[2]                                          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.978      ;
; -4.058 ; simple_struct:u0|controller:controller_0|count_1Hz[13]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[3]                                          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.978      ;
; -4.058 ; simple_struct:u0|controller:controller_0|count_1Hz[13]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[4]                                          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.978      ;
; -4.058 ; simple_struct:u0|controller:controller_0|count_1Hz[13]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[5]                                          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.978      ;
; -4.058 ; simple_struct:u0|controller:controller_0|count_1Hz[13]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.978      ;
; -4.058 ; simple_struct:u0|controller:controller_0|count_1Hz[13]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[8]                                          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.978      ;
; -4.058 ; simple_struct:u0|controller:controller_0|count_1Hz[13]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.978      ;
; -4.058 ; simple_struct:u0|controller:controller_0|count_1Hz[13]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[10]                                         ; clk          ; clk         ; 1.000        ; -0.082     ; 4.978      ;
; -4.058 ; simple_struct:u0|controller:controller_0|count_1Hz[13]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                         ; clk          ; clk         ; 1.000        ; -0.082     ; 4.978      ;
; -4.042 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                                         ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                                          ; clk          ; clk         ; 1.000        ; -0.073     ; 4.971      ;
; -4.040 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[6]  ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.969      ;
; -3.936 ; simple_struct:u0|controller:controller_0|count_1Hz[14]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[6]                                          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.856      ;
; -3.936 ; simple_struct:u0|controller:controller_0|count_1Hz[14]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[0]                                          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.856      ;
; -3.936 ; simple_struct:u0|controller:controller_0|count_1Hz[14]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[1]                                          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.856      ;
; -3.936 ; simple_struct:u0|controller:controller_0|count_1Hz[14]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[2]                                          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.856      ;
; -3.936 ; simple_struct:u0|controller:controller_0|count_1Hz[14]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[3]                                          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.856      ;
; -3.936 ; simple_struct:u0|controller:controller_0|count_1Hz[14]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[4]                                          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.856      ;
; -3.936 ; simple_struct:u0|controller:controller_0|count_1Hz[14]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[5]                                          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.856      ;
; -3.936 ; simple_struct:u0|controller:controller_0|count_1Hz[14]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.856      ;
; -3.936 ; simple_struct:u0|controller:controller_0|count_1Hz[14]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[8]                                          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.856      ;
; -3.936 ; simple_struct:u0|controller:controller_0|count_1Hz[14]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.856      ;
; -3.936 ; simple_struct:u0|controller:controller_0|count_1Hz[14]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[10]                                         ; clk          ; clk         ; 1.000        ; -0.082     ; 4.856      ;
; -3.936 ; simple_struct:u0|controller:controller_0|count_1Hz[14]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                         ; clk          ; clk         ; 1.000        ; -0.082     ; 4.856      ;
; -3.909 ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                          ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                           ; clk          ; clk         ; 1.000        ; -0.073     ; 4.838      ;
; -3.894 ; simple_struct:u0|controller:controller_0|count_1Hz[12]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[6]                                          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.814      ;
; -3.894 ; simple_struct:u0|controller:controller_0|count_1Hz[12]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[0]                                          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.814      ;
; -3.894 ; simple_struct:u0|controller:controller_0|count_1Hz[12]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[1]                                          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.814      ;
; -3.894 ; simple_struct:u0|controller:controller_0|count_1Hz[12]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[2]                                          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.814      ;
; -3.894 ; simple_struct:u0|controller:controller_0|count_1Hz[12]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[3]                                          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.814      ;
; -3.894 ; simple_struct:u0|controller:controller_0|count_1Hz[12]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[4]                                          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.814      ;
; -3.894 ; simple_struct:u0|controller:controller_0|count_1Hz[12]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[5]                                          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.814      ;
; -3.894 ; simple_struct:u0|controller:controller_0|count_1Hz[12]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.814      ;
; -3.894 ; simple_struct:u0|controller:controller_0|count_1Hz[12]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[8]                                          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.814      ;
; -3.894 ; simple_struct:u0|controller:controller_0|count_1Hz[12]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.814      ;
; -3.894 ; simple_struct:u0|controller:controller_0|count_1Hz[12]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[10]                                         ; clk          ; clk         ; 1.000        ; -0.082     ; 4.814      ;
; -3.894 ; simple_struct:u0|controller:controller_0|count_1Hz[12]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                         ; clk          ; clk         ; 1.000        ; -0.082     ; 4.814      ;
; -3.884 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]                                         ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                                          ; clk          ; clk         ; 1.000        ; -0.073     ; 4.813      ;
; -3.834 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[4]                                         ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                                          ; clk          ; clk         ; 1.000        ; -0.073     ; 4.763      ;
; -3.809 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[4]  ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.738      ;
; -3.801 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]                                         ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                           ; clk          ; clk         ; 1.000        ; -0.073     ; 4.730      ;
; -3.796 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[13] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.725      ;
; -3.786 ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                          ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk                                           ; clk          ; clk         ; 1.000        ; -0.073     ; 4.715      ;
; -3.769 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8]                                         ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                                          ; clk          ; clk         ; 1.000        ; -0.073     ; 4.698      ;
; -3.760 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                                         ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                           ; clk          ; clk         ; 1.000        ; -0.073     ; 4.689      ;
; -3.731 ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[6]                                          ; clk          ; clk         ; 1.000        ; -0.073     ; 4.660      ;
; -3.731 ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[0]                                          ; clk          ; clk         ; 1.000        ; -0.073     ; 4.660      ;
; -3.731 ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[1]                                          ; clk          ; clk         ; 1.000        ; -0.073     ; 4.660      ;
; -3.731 ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[2]                                          ; clk          ; clk         ; 1.000        ; -0.073     ; 4.660      ;
; -3.731 ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[3]                                          ; clk          ; clk         ; 1.000        ; -0.073     ; 4.660      ;
; -3.731 ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[4]                                          ; clk          ; clk         ; 1.000        ; -0.073     ; 4.660      ;
; -3.731 ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[5]                                          ; clk          ; clk         ; 1.000        ; -0.073     ; 4.660      ;
; -3.731 ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                          ; clk          ; clk         ; 1.000        ; -0.073     ; 4.660      ;
; -3.731 ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[8]                                          ; clk          ; clk         ; 1.000        ; -0.073     ; 4.660      ;
; -3.731 ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                          ; clk          ; clk         ; 1.000        ; -0.073     ; 4.660      ;
; -3.731 ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[10]                                         ; clk          ; clk         ; 1.000        ; -0.073     ; 4.660      ;
; -3.731 ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                         ; clk          ; clk         ; 1.000        ; -0.073     ; 4.660      ;
; -3.722 ; simple_struct:u0|controller:controller_0|count_1Hz[15]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[6]                                          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.642      ;
; -3.722 ; simple_struct:u0|controller:controller_0|count_1Hz[15]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[0]                                          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.642      ;
; -3.722 ; simple_struct:u0|controller:controller_0|count_1Hz[15]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[1]                                          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.642      ;
; -3.722 ; simple_struct:u0|controller:controller_0|count_1Hz[15]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[2]                                          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.642      ;
; -3.722 ; simple_struct:u0|controller:controller_0|count_1Hz[15]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[3]                                          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.642      ;
; -3.722 ; simple_struct:u0|controller:controller_0|count_1Hz[15]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[4]                                          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.642      ;
; -3.722 ; simple_struct:u0|controller:controller_0|count_1Hz[15]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[5]                                          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.642      ;
; -3.722 ; simple_struct:u0|controller:controller_0|count_1Hz[15]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.642      ;
; -3.722 ; simple_struct:u0|controller:controller_0|count_1Hz[15]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[8]                                          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.642      ;
; -3.722 ; simple_struct:u0|controller:controller_0|count_1Hz[15]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.642      ;
; -3.722 ; simple_struct:u0|controller:controller_0|count_1Hz[15]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[10]                                         ; clk          ; clk         ; 1.000        ; -0.082     ; 4.642      ;
; -3.722 ; simple_struct:u0|controller:controller_0|count_1Hz[15]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                         ; clk          ; clk         ; 1.000        ; -0.082     ; 4.642      ;
; -3.697 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]                                         ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk                                           ; clk          ; clk         ; 1.000        ; -0.073     ; 4.626      ;
; -3.678 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]                                         ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk                                           ; clk          ; clk         ; 1.000        ; -0.073     ; 4.607      ;
; -3.637 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                                         ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk                                           ; clk          ; clk         ; 1.000        ; -0.073     ; 4.566      ;
; -3.632 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[12] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.561      ;
; -3.623 ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[6]                                          ; clk          ; clk         ; 1.000        ; -0.073     ; 4.552      ;
; -3.623 ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[0]                                          ; clk          ; clk         ; 1.000        ; -0.073     ; 4.552      ;
; -3.623 ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[1]                                          ; clk          ; clk         ; 1.000        ; -0.073     ; 4.552      ;
; -3.623 ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[2]                                          ; clk          ; clk         ; 1.000        ; -0.073     ; 4.552      ;
; -3.623 ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[3]                                          ; clk          ; clk         ; 1.000        ; -0.073     ; 4.552      ;
; -3.623 ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[4]                                          ; clk          ; clk         ; 1.000        ; -0.073     ; 4.552      ;
; -3.623 ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[5]                                          ; clk          ; clk         ; 1.000        ; -0.073     ; 4.552      ;
; -3.623 ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                          ; clk          ; clk         ; 1.000        ; -0.073     ; 4.552      ;
; -3.623 ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[8]                                          ; clk          ; clk         ; 1.000        ; -0.073     ; 4.552      ;
; -3.623 ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                          ; clk          ; clk         ; 1.000        ; -0.073     ; 4.552      ;
; -3.623 ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[10]                                         ; clk          ; clk         ; 1.000        ; -0.073     ; 4.552      ;
; -3.623 ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                         ; clk          ; clk         ; 1.000        ; -0.073     ; 4.552      ;
; -3.619 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[7]  ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.548      ;
; -3.616 ; simple_struct:u0|controller:controller_0|count_1Hz[8]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[6]                                          ; clk          ; clk         ; 1.000        ; -0.073     ; 4.545      ;
; -3.616 ; simple_struct:u0|controller:controller_0|count_1Hz[8]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[0]                                          ; clk          ; clk         ; 1.000        ; -0.073     ; 4.545      ;
; -3.616 ; simple_struct:u0|controller:controller_0|count_1Hz[8]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[1]                                          ; clk          ; clk         ; 1.000        ; -0.073     ; 4.545      ;
; -3.616 ; simple_struct:u0|controller:controller_0|count_1Hz[8]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[2]                                          ; clk          ; clk         ; 1.000        ; -0.073     ; 4.545      ;
; -3.616 ; simple_struct:u0|controller:controller_0|count_1Hz[8]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[3]                                          ; clk          ; clk         ; 1.000        ; -0.073     ; 4.545      ;
; -3.616 ; simple_struct:u0|controller:controller_0|count_1Hz[8]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[4]                                          ; clk          ; clk         ; 1.000        ; -0.073     ; 4.545      ;
; -3.616 ; simple_struct:u0|controller:controller_0|count_1Hz[8]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[5]                                          ; clk          ; clk         ; 1.000        ; -0.073     ; 4.545      ;
; -3.616 ; simple_struct:u0|controller:controller_0|count_1Hz[8]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                          ; clk          ; clk         ; 1.000        ; -0.073     ; 4.545      ;
; -3.616 ; simple_struct:u0|controller:controller_0|count_1Hz[8]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[8]                                          ; clk          ; clk         ; 1.000        ; -0.073     ; 4.545      ;
; -3.616 ; simple_struct:u0|controller:controller_0|count_1Hz[8]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                          ; clk          ; clk         ; 1.000        ; -0.073     ; 4.545      ;
+--------+-----------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                     ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; -1.792 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 2.722      ;
; -1.766 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 2.696      ;
; -1.532 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 2.462      ;
; -1.318 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 2.248      ;
; -1.236 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 2.166      ;
; -1.236 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 2.166      ;
; -1.236 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 2.166      ;
; -1.236 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 2.166      ;
; -1.236 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 2.166      ;
; -1.236 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 2.166      ;
; -1.163 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 2.093      ;
; -1.162 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 2.092      ;
; -1.161 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 2.091      ;
; -0.836 ; simple_struct:u0|usart:usart_0|send_data[6] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.646      ; 2.474      ;
; -0.832 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.646      ; 2.470      ;
; -0.832 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_en   ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.646      ; 2.470      ;
; -0.832 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[2] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.646      ; 2.470      ;
; -0.832 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[1] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.646      ; 2.470      ;
; -0.832 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[0] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.646      ; 2.470      ;
; -0.832 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[3] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.646      ; 2.470      ;
; -0.809 ; simple_struct:u0|usart:usart_0|send_data[5] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.646      ; 2.447      ;
; -0.759 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.689      ;
; -0.756 ; simple_struct:u0|usart:usart_0|send_data[3] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.646      ; 2.394      ;
; -0.753 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.683      ;
; -0.729 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.659      ;
; -0.650 ; simple_struct:u0|usart:usart_0|send_data[8] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.646      ; 2.288      ;
; -0.546 ; simple_struct:u0|usart:usart_0|send_data[7] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.646      ; 2.184      ;
; -0.546 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.476      ;
; -0.499 ; simple_struct:u0|usart:usart_0|send_data[2] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.646      ; 2.137      ;
; -0.492 ; simple_struct:u0|usart:usart_0|send_data[4] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.646      ; 2.130      ;
; -0.464 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.394      ;
; -0.368 ; simple_struct:u0|usart:usart_0|send_data[1] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.646      ; 2.006      ;
; -0.273 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.203      ;
; -0.257 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.187      ;
; -0.219 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.149      ;
; -0.184 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.114      ;
; -0.173 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.103      ;
; 0.032  ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 0.898      ;
; 0.033  ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 0.897      ;
; 0.160  ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 0.770      ;
; 0.160  ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 0.770      ;
; 0.160  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 0.770      ;
; 0.160  ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 0.770      ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                                        ;
+-------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                      ; To Node                                                                                        ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; 0.401 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[0]                                        ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[0]                                        ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|usart:usart_0|tx_dv_latch                                                     ; simple_struct:u0|usart:usart_0|tx_dv_latch                                                     ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|controller:controller_0|uart_tx_dv                                            ; simple_struct:u0|controller:controller_0|uart_tx_dv                                            ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[1]                                        ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[1]                                        ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[2]                                        ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[2]                                        ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[3]                                        ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[3]                                        ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[4]                                        ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[4]                                        ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[7]                                        ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[7]                                        ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[6]                                        ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[6]                                        ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[5]                                        ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[5]                                        ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]                                        ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]                                        ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|controller:controller_0|RegRdDone                                             ; simple_struct:u0|controller:controller_0|RegRdDone                                             ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[0]                                        ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[0]                                        ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|controller:controller_0|I2C_Load                                              ; simple_struct:u0|controller:controller_0|I2C_Load                                              ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]                                      ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]                                      ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER                                 ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER                                 ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]                                      ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]                                      ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|i2c_master:i2c_transcever_0|addr_rw[0]                                        ; simple_struct:u0|i2c_master:i2c_transcever_0|addr_rw[0]                                        ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                                        ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                                        ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                                        ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                                        ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|controller:controller_0|i2c_rw                                                ; simple_struct:u0|controller:controller_0|i2c_rw                                                ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER                                 ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER                                 ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|controller:controller_0|clk_1Hz                                               ; simple_struct:u0|controller:controller_0|clk_1Hz                                               ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                           ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                           ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error                                         ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error                                         ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena                                           ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena                                           ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr                                    ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr                                    ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                                       ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                                       ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|controller:controller_0|I2C_RxDataLen[1]                                      ; simple_struct:u0|controller:controller_0|I2C_RxDataLen[1]                                      ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.416 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                                        ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                                        ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.684      ;
; 0.417 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                                          ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                                          ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.684      ;
; 0.462 ; simple_struct:u0|usart:usart_0|bit_clk                                                         ; simple_struct:u0|usart:usart_0|bit_clk                                                         ; simple_struct:u0|usart:usart_0|bit_clk ; clk         ; 0.000        ; 2.385      ; 3.312      ;
; 0.470 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[1]                                        ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[1]                                        ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.738      ;
; 0.470 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[4]                                        ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[4]                                        ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.738      ;
; 0.471 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[0]                                        ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[0]                                        ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.739      ;
; 0.471 ; simple_struct:u0|controller:controller_0|uart_tx_data[6]                                       ; simple_struct:u0|usart:usart_0|send_data[7]                                                    ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.739      ;
; 0.473 ; simple_struct:u0|controller:controller_0|uart_tx_data[7]                                       ; simple_struct:u0|usart:usart_0|send_data[8]                                                    ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.741      ;
; 0.473 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[5]                                        ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[5]                                        ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.741      ;
; 0.477 ; simple_struct:u0|controller:controller_0|count_1Hz[24]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[24]                                         ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.745      ;
; 0.478 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                                        ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                                        ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.746      ;
; 0.480 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                                        ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                                        ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.748      ;
; 0.491 ; simple_struct:u0|controller:controller_0|Temper[1]                                             ; simple_struct:u0|controller:controller_0|dataToUpdate[1]                                       ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.759      ;
; 0.491 ; simple_struct:u0|controller:controller_0|Temper[2]                                             ; simple_struct:u0|controller:controller_0|dataToUpdate[2]                                       ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.759      ;
; 0.491 ; simple_struct:u0|controller:controller_0|Temper[4]                                             ; simple_struct:u0|controller:controller_0|dataToUpdate[4]                                       ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.759      ;
; 0.491 ; simple_struct:u0|controller:controller_0|Temper[7]                                             ; simple_struct:u0|controller:controller_0|dataToUpdate[7]                                       ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.759      ;
; 0.494 ; simple_struct:u0|controller:controller_0|Temper[3]                                             ; simple_struct:u0|controller:controller_0|dataToUpdate[3]                                       ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.762      ;
; 0.578 ; simple_struct:u0|controller:controller_0|pgen:start_gen|i2                                     ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output                                 ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.846      ;
; 0.598 ; simple_struct:u0|controller:controller_0|uart_tx_data[2]                                       ; simple_struct:u0|usart:usart_0|send_data[3]                                                    ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.866      ;
; 0.598 ; simple_struct:u0|controller:controller_0|uart_tx_data[5]                                       ; simple_struct:u0|usart:usart_0|send_data[6]                                                    ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.866      ;
; 0.601 ; simple_struct:u0|controller:controller_0|uart_tx_data[4]                                       ; simple_struct:u0|usart:usart_0|send_data[5]                                                    ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.869      ;
; 0.601 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[6]                                        ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[6]                                        ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.869      ;
; 0.601 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                                       ; simple_struct:u0|i2c_master:i2c_transcever_0|state.start                                       ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.868      ;
; 0.604 ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][6]                                     ; simple_struct:u0|controller:controller_0|Temper[6]                                             ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.872      ;
; 0.605 ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][1]                                     ; simple_struct:u0|controller:controller_0|Temper[1]                                             ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.873      ;
; 0.607 ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][4]                                     ; simple_struct:u0|controller:controller_0|Temper[4]                                             ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.875      ;
; 0.613 ; simple_struct:u0|controller:controller_0|Temper[0]                                             ; simple_struct:u0|controller:controller_0|dataToUpdate[0]                                       ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.881      ;
; 0.620 ; simple_struct:u0|controller:controller_0|Temper[6]                                             ; simple_struct:u0|controller:controller_0|dataToUpdate[6]                                       ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.888      ;
; 0.621 ; simple_struct:u0|usart:usart_0|baud_counter[11]                                                ; simple_struct:u0|usart:usart_0|baud_counter[11]                                                ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.888      ;
; 0.625 ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][2]                                     ; simple_struct:u0|controller:controller_0|Temper[2]                                             ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.893      ;
; 0.627 ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][0]                                     ; simple_struct:u0|controller:controller_0|Temper[0]                                             ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.895      ;
; 0.627 ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][7]                                     ; simple_struct:u0|controller:controller_0|Temper[7]                                             ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.895      ;
; 0.642 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[2]                                        ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[2]                                        ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.910      ;
; 0.643 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[3]                                        ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[3]                                        ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.911      ;
; 0.645 ; simple_struct:u0|controller:controller_0|uart_tx_data[0]                                       ; simple_struct:u0|usart:usart_0|send_data[1]                                                    ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.913      ;
; 0.646 ; simple_struct:u0|controller:controller_0|uart_tx_data[3]                                       ; simple_struct:u0|usart:usart_0|send_data[4]                                                    ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.914      ;
; 0.665 ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER                                 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]                                      ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.933      ;
; 0.669 ; simple_struct:u0|controller:controller_0|clk_1Hz                                               ; simple_struct:u0|controller:controller_0|pgen:start_gen|i1                                     ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.937      ;
; 0.683 ; simple_struct:u0|controller:controller_0|count_1Hz[1]                                          ; simple_struct:u0|controller:controller_0|count_1Hz[1]                                          ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.951      ;
; 0.684 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[3]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[3]   ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.952      ;
; 0.685 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[1]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[1]   ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.953      ;
; 0.686 ; simple_struct:u0|controller:controller_0|count_1Hz[3]                                          ; simple_struct:u0|controller:controller_0|count_1Hz[3]                                          ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.954      ;
; 0.686 ; simple_struct:u0|controller:controller_0|count_1Hz[5]                                          ; simple_struct:u0|controller:controller_0|count_1Hz[5]                                          ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.954      ;
; 0.689 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[2]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[2]   ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.957      ;
; 0.690 ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                          ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                          ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.958      ;
; 0.690 ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                          ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                          ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.958      ;
; 0.690 ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                         ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.958      ;
; 0.690 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]                                      ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]                                      ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.958      ;
; 0.692 ; simple_struct:u0|usart:usart_0|baud_counter[3]                                                 ; simple_struct:u0|usart:usart_0|baud_counter[3]                                                 ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.959      ;
; 0.694 ; simple_struct:u0|controller:controller_0|count_1Hz[23]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[23]                                         ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.962      ;
; 0.695 ; simple_struct:u0|usart:usart_0|baud_counter[10]                                                ; simple_struct:u0|usart:usart_0|baud_counter[10]                                                ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.962      ;
; 0.695 ; simple_struct:u0|controller:controller_0|count_1Hz[10]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[10]                                         ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.963      ;
; 0.695 ; simple_struct:u0|controller:controller_0|count_1Hz[18]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[18]                                         ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.963      ;
; 0.695 ; simple_struct:u0|controller:controller_0|count_1Hz[19]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[19]                                         ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.963      ;
; 0.696 ; simple_struct:u0|usart:usart_0|baud_counter[1]                                                 ; simple_struct:u0|usart:usart_0|baud_counter[1]                                                 ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.963      ;
; 0.696 ; simple_struct:u0|usart:usart_0|baud_counter[2]                                                 ; simple_struct:u0|usart:usart_0|baud_counter[2]                                                 ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.963      ;
; 0.696 ; simple_struct:u0|controller:controller_0|count_1Hz[8]                                          ; simple_struct:u0|controller:controller_0|count_1Hz[8]                                          ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.964      ;
; 0.696 ; simple_struct:u0|controller:controller_0|count_1Hz[21]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[21]                                         ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.964      ;
; 0.698 ; simple_struct:u0|controller:controller_0|count_1Hz[20]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[20]                                         ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.966      ;
; 0.699 ; simple_struct:u0|usart:usart_0|baud_counter[6]                                                 ; simple_struct:u0|usart:usart_0|baud_counter[6]                                                 ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.966      ;
; 0.699 ; simple_struct:u0|controller:controller_0|count_1Hz[22]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[22]                                         ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.967      ;
; 0.700 ; simple_struct:u0|usart:usart_0|baud_counter[4]                                                 ; simple_struct:u0|usart:usart_0|baud_counter[4]                                                 ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.967      ;
; 0.705 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[5]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[5]   ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[13]  ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[13]  ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; simple_struct:u0|controller:controller_0|count_1Hz[15]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[15]                                         ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; simple_struct:u0|controller:controller_0|count_1Hz[17]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[17]                                         ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.706 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[11]  ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[11]  ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.974      ;
; 0.707 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[6]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[6]   ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[15]  ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[15]  ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; simple_struct:u0|controller:controller_0|count_1Hz[13]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[13]                                         ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.975      ;
+-------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                     ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; 0.402 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 0.669      ;
; 0.417 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 0.684      ;
; 0.516 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 0.783      ;
; 0.517 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 0.784      ;
; 0.692 ; simple_struct:u0|usart:usart_0|send_data[1] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.879      ; 1.796      ;
; 0.709 ; simple_struct:u0|usart:usart_0|send_data[2] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.879      ; 1.813      ;
; 0.709 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 0.976      ;
; 0.729 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 0.996      ;
; 0.741 ; simple_struct:u0|usart:usart_0|send_data[7] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.879      ; 1.845      ;
; 0.741 ; simple_struct:u0|usart:usart_0|send_data[4] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.879      ; 1.845      ;
; 0.750 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.017      ;
; 0.751 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.018      ;
; 0.822 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.089      ;
; 0.995 ; simple_struct:u0|usart:usart_0|send_data[6] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.879      ; 2.099      ;
; 1.002 ; simple_struct:u0|usart:usart_0|send_data[8] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.879      ; 2.106      ;
; 1.015 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.282      ;
; 1.020 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.287      ;
; 1.053 ; simple_struct:u0|usart:usart_0|send_data[3] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.879      ; 2.157      ;
; 1.059 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.326      ;
; 1.116 ; simple_struct:u0|usart:usart_0|send_data[5] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.879      ; 2.220      ;
; 1.173 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.440      ;
; 1.175 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.442      ;
; 1.177 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.444      ;
; 1.235 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.502      ;
; 1.238 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.879      ; 2.342      ;
; 1.238 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_en   ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.879      ; 2.342      ;
; 1.238 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[2] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.879      ; 2.342      ;
; 1.238 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[1] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.879      ; 2.342      ;
; 1.238 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[0] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.879      ; 2.342      ;
; 1.238 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[3] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.879      ; 2.342      ;
; 1.522 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.789      ;
; 1.523 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.790      ;
; 1.524 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.791      ;
; 1.750 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 2.017      ;
; 1.801 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 2.068      ;
; 1.805 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 2.072      ;
; 1.805 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 2.072      ;
; 1.805 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 2.072      ;
; 1.805 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 2.072      ;
; 1.805 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 2.072      ;
; 1.805 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 2.072      ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1]'                                                                                                                                                                                                                                     ;
+-------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                      ; To Node                                                                                       ; Launch Clock ; Latch Clock                                                                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+
; 1.867 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[0] ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.200      ; 2.097      ;
; 1.885 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[1] ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.200      ; 2.115      ;
; 2.504 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[0]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.336      ; 2.870      ;
; 2.565 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[0]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.336      ; 2.931      ;
; 2.672 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.339      ; 3.041      ;
; 2.675 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.337      ; 3.042      ;
; 2.677 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.340      ; 3.047      ;
; 2.678 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.341      ; 3.049      ;
; 2.684 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[0]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.364      ; 3.078      ;
; 2.685 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[0]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.362      ; 3.077      ;
; 2.695 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[0]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.363      ; 3.088      ;
; 2.724 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[0]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.365      ; 3.119      ;
; 2.761 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.313      ; 3.104      ;
; 2.763 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.342      ; 3.135      ;
; 2.770 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.313      ; 3.113      ;
; 2.796 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[0]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.360      ; 3.186      ;
; 3.128 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.336      ; 3.494      ;
; 3.206 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.336      ; 3.572      ;
; 3.360 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.362      ; 3.752      ;
; 3.388 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.364      ; 3.782      ;
; 3.406 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.365      ; 3.801      ;
; 3.432 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.360      ; 3.822      ;
; 3.629 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.363      ; 4.022      ;
; 3.904 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.336      ; 4.270      ;
; 4.059 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.336      ; 4.425      ;
; 4.171 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.364      ; 4.565      ;
; 4.188 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.363      ; 4.581      ;
; 4.191 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.336      ; 4.557      ;
; 4.193 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.361      ; 4.584      ;
; 4.213 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.362      ; 4.605      ;
; 4.213 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.365      ; 4.608      ;
; 4.224 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.359      ; 4.613      ;
; 4.226 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.364      ; 4.620      ;
; 4.231 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.362      ; 4.623      ;
; 4.236 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.362      ; 4.628      ;
; 4.255 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.363      ; 4.648      ;
; 4.262 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.360      ; 4.652      ;
; 4.269 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.336      ; 4.635      ;
; 4.291 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.360      ; 4.681      ;
; 4.308 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.363      ; 4.701      ;
; 4.317 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.363      ; 4.710      ;
; 4.322 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.361      ; 4.713      ;
; 4.352 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.363      ; 4.745      ;
; 4.353 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.359      ; 4.742      ;
; 4.354 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.362      ; 4.746      ;
; 4.357 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.361      ; 4.748      ;
; 4.362 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.362      ; 4.754      ;
; 4.376 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.364      ; 4.770      ;
; 4.388 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.359      ; 4.777      ;
; 4.407 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.335      ; 4.772      ;
; 4.408 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.335      ; 4.773      ;
; 4.414 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.365      ; 4.809      ;
; 4.419 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.364      ; 4.813      ;
; 4.424 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.362      ; 4.816      ;
; 4.444 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.363      ; 4.837      ;
; 4.455 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.360      ; 4.845      ;
; 4.505 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.364      ; 4.899      ;
; 4.516 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.364      ; 4.910      ;
; 4.536 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.335      ; 4.901      ;
; 4.537 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.335      ; 4.902      ;
; 4.571 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.335      ; 4.936      ;
; 4.572 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.335      ; 4.937      ;
; 4.606 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.365      ; 5.001      ;
; 4.638 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.336      ; 5.004      ;
; 4.639 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.336      ; 5.005      ;
+-------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk'                                                                                                                                                                                                                                                       ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                  ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.560 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]          ; clk          ; clk         ; 1.000        ; -0.086     ; 2.476      ;
; -1.560 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch           ; clk          ; clk         ; 1.000        ; -0.086     ; 2.476      ;
; -1.560 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8]          ; clk          ; clk         ; 1.000        ; -0.086     ; 2.476      ;
; -1.560 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[7]          ; clk          ; clk         ; 1.000        ; -0.086     ; 2.476      ;
; -1.530 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]          ; clk          ; clk         ; 1.000        ; -0.085     ; 2.447      ;
; -1.530 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[4]          ; clk          ; clk         ; 1.000        ; -0.085     ; 2.447      ;
; -1.530 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]          ; clk          ; clk         ; 1.000        ; -0.085     ; 2.447      ;
; -1.530 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]          ; clk          ; clk         ; 1.000        ; -0.085     ; 2.447      ;
; -1.530 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[6]          ; clk          ; clk         ; 1.000        ; -0.085     ; 2.447      ;
; -1.530 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[5]          ; clk          ; clk         ; 1.000        ; -0.085     ; 2.447      ;
; -1.192 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[2]        ; clk          ; clk         ; 1.000        ; -0.082     ; 2.112      ;
; -1.192 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[3]        ; clk          ; clk         ; 1.000        ; -0.082     ; 2.112      ;
; -1.192 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[4]        ; clk          ; clk         ; 1.000        ; -0.082     ; 2.112      ;
; -1.192 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[7]        ; clk          ; clk         ; 1.000        ; -0.082     ; 2.112      ;
; -1.192 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[6]        ; clk          ; clk         ; 1.000        ; -0.082     ; 2.112      ;
; -1.192 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[5]        ; clk          ; clk         ; 1.000        ; -0.082     ; 2.112      ;
; -1.187 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error         ; clk          ; clk         ; 1.000        ; -0.078     ; 2.111      ;
; -1.187 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena           ; clk          ; clk         ; 1.000        ; -0.078     ; 2.111      ;
; -1.187 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.start       ; clk          ; clk         ; 1.000        ; -0.078     ; 2.111      ;
; -1.187 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|busy              ; clk          ; clk         ; 1.000        ; -0.078     ; 2.111      ;
; -1.187 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.stop        ; clk          ; clk         ; 1.000        ; -0.078     ; 2.111      ;
; -1.187 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr    ; clk          ; clk         ; 1.000        ; -0.078     ; 2.111      ;
; -1.187 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready       ; clk          ; clk         ; 1.000        ; -0.078     ; 2.111      ;
; -1.185 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[6]                 ; clk          ; clk         ; 1.000        ; -0.082     ; 2.105      ;
; -1.185 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[3]                 ; clk          ; clk         ; 1.000        ; -0.082     ; 2.105      ;
; -1.185 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[0]                 ; clk          ; clk         ; 1.000        ; -0.082     ; 2.105      ;
; -1.185 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[1]                 ; clk          ; clk         ; 1.000        ; -0.082     ; 2.105      ;
; -1.185 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[2]                 ; clk          ; clk         ; 1.000        ; -0.082     ; 2.105      ;
; -1.185 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[7]                 ; clk          ; clk         ; 1.000        ; -0.082     ; 2.105      ;
; -1.185 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[4]                 ; clk          ; clk         ; 1.000        ; -0.082     ; 2.105      ;
; -1.185 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[5]                 ; clk          ; clk         ; 1.000        ; -0.082     ; 2.105      ;
; -1.185 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[8]                 ; clk          ; clk         ; 1.000        ; -0.082     ; 2.105      ;
; -1.185 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[10]                ; clk          ; clk         ; 1.000        ; -0.082     ; 2.105      ;
; -1.185 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[9]                 ; clk          ; clk         ; 1.000        ; -0.082     ; 2.105      ;
; -1.185 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[11]                ; clk          ; clk         ; 1.000        ; -0.082     ; 2.105      ;
; -1.183 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[0]        ; clk          ; clk         ; 1.000        ; -0.082     ; 2.103      ;
; -1.183 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[1]        ; clk          ; clk         ; 1.000        ; -0.082     ; 2.103      ;
; -1.180 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|sda_int           ; clk          ; clk         ; 1.000        ; -0.079     ; 2.103      ;
; -1.180 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.wr          ; clk          ; clk         ; 1.000        ; -0.079     ; 2.103      ;
; -1.180 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.rd          ; clk          ; clk         ; 1.000        ; -0.079     ; 2.103      ;
; -1.180 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.mstr_ack    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.103      ;
; -1.180 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack1    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.103      ;
; -1.180 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack2    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.103      ;
; -1.175 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]        ; clk          ; clk         ; 1.000        ; -0.083     ; 2.094      ;
; -1.175 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]        ; clk          ; clk         ; 1.000        ; -0.083     ; 2.094      ;
; -1.175 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]        ; clk          ; clk         ; 1.000        ; -0.083     ; 2.094      ;
; -1.173 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[0]             ; clk          ; clk         ; 1.000        ; -0.088     ; 2.087      ;
; -1.173 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[1]             ; clk          ; clk         ; 1.000        ; -0.088     ; 2.087      ;
; -1.173 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[2]             ; clk          ; clk         ; 1.000        ; -0.088     ; 2.087      ;
; -1.173 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[3]             ; clk          ; clk         ; 1.000        ; -0.088     ; 2.087      ;
; -1.173 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[4]             ; clk          ; clk         ; 1.000        ; -0.088     ; 2.087      ;
; -1.173 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[7]             ; clk          ; clk         ; 1.000        ; -0.088     ; 2.087      ;
; -1.173 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[6]             ; clk          ; clk         ; 1.000        ; -0.088     ; 2.087      ;
; -1.172 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[6]          ; clk          ; clk         ; 1.000        ; -0.083     ; 2.091      ;
; -1.172 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[0]          ; clk          ; clk         ; 1.000        ; -0.083     ; 2.091      ;
; -1.172 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[1]          ; clk          ; clk         ; 1.000        ; -0.083     ; 2.091      ;
; -1.172 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[2]          ; clk          ; clk         ; 1.000        ; -0.083     ; 2.091      ;
; -1.172 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[3]          ; clk          ; clk         ; 1.000        ; -0.083     ; 2.091      ;
; -1.172 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[4]          ; clk          ; clk         ; 1.000        ; -0.083     ; 2.091      ;
; -1.172 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[5]          ; clk          ; clk         ; 1.000        ; -0.083     ; 2.091      ;
; -1.172 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[7]          ; clk          ; clk         ; 1.000        ; -0.083     ; 2.091      ;
; -1.172 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[8]          ; clk          ; clk         ; 1.000        ; -0.083     ; 2.091      ;
; -1.172 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[9]          ; clk          ; clk         ; 1.000        ; -0.083     ; 2.091      ;
; -1.172 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[10]         ; clk          ; clk         ; 1.000        ; -0.083     ; 2.091      ;
; -1.172 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[11]         ; clk          ; clk         ; 1.000        ; -0.083     ; 2.091      ;
; -1.119 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[24]         ; clk          ; clk         ; 1.000        ; -0.074     ; 2.047      ;
; -1.119 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[14]         ; clk          ; clk         ; 1.000        ; -0.074     ; 2.047      ;
; -1.119 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[12]         ; clk          ; clk         ; 1.000        ; -0.074     ; 2.047      ;
; -1.119 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[13]         ; clk          ; clk         ; 1.000        ; -0.074     ; 2.047      ;
; -1.119 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[15]         ; clk          ; clk         ; 1.000        ; -0.074     ; 2.047      ;
; -1.119 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[16]         ; clk          ; clk         ; 1.000        ; -0.074     ; 2.047      ;
; -1.119 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[17]         ; clk          ; clk         ; 1.000        ; -0.074     ; 2.047      ;
; -1.119 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[20]         ; clk          ; clk         ; 1.000        ; -0.074     ; 2.047      ;
; -1.119 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[18]         ; clk          ; clk         ; 1.000        ; -0.074     ; 2.047      ;
; -1.119 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[19]         ; clk          ; clk         ; 1.000        ; -0.074     ; 2.047      ;
; -1.119 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[21]         ; clk          ; clk         ; 1.000        ; -0.074     ; 2.047      ;
; -1.119 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[22]         ; clk          ; clk         ; 1.000        ; -0.074     ; 2.047      ;
; -1.119 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[23]         ; clk          ; clk         ; 1.000        ; -0.074     ; 2.047      ;
; -1.065 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_dv_latch                     ; clk          ; clk         ; 1.000        ; -0.073     ; 1.994      ;
; -1.065 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bit_clk                         ; clk          ; clk         ; 1.000        ; -0.073     ; 1.994      ;
; -0.521 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|uart_tx_dv            ; clk          ; clk         ; 1.000        ; -0.073     ; 1.450      ;
; -0.521 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[5]             ; clk          ; clk         ; 1.000        ; -0.073     ; 1.450      ;
; -0.521 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]      ; clk          ; clk         ; 1.000        ; -0.073     ; 1.450      ;
; -0.521 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER ; clk          ; clk         ; 1.000        ; -0.073     ; 1.450      ;
; -0.521 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]      ; clk          ; clk         ; 1.000        ; -0.073     ; 1.450      ;
; -0.521 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.IDLE        ; clk          ; clk         ; 1.000        ; -0.073     ; 1.450      ;
; -0.521 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.UPDATE_IND  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.450      ;
; -0.521 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER ; clk          ; clk         ; 1.000        ; -0.073     ; 1.450      ;
; -0.521 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output ; clk          ; clk         ; 1.000        ; -0.073     ; 1.450      ;
; -0.521 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|i2     ; clk          ; clk         ; 1.000        ; -0.073     ; 1.450      ;
; -0.521 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|clk_1Hz               ; clk          ; clk         ; 1.000        ; -0.073     ; 1.450      ;
; -0.521 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|i1     ; clk          ; clk         ; 1.000        ; -0.073     ; 1.450      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                                                                                       ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                  ; To Node                                ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; -0.356 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_out  ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.646      ; 1.994      ;
; -0.356 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_en   ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.646      ; 1.994      ;
; -0.356 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[2] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.646      ; 1.994      ;
; -0.356 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[1] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.646      ; 1.994      ;
; -0.356 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[0] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.646      ; 1.994      ;
; -0.356 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[3] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.646      ; 1.994      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                                                                                       ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                  ; To Node                                ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 0.675 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_out  ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.879      ; 1.779      ;
; 0.675 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_en   ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.879      ; 1.779      ;
; 0.675 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[2] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.879      ; 1.779      ;
; 0.675 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[1] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.879      ; 1.779      ;
; 0.675 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[0] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.879      ; 1.779      ;
; 0.675 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[3] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.879      ; 1.779      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk'                                                                                                                                                                                                                                                       ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                  ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.074 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|uart_tx_dv            ; clk          ; clk         ; 0.000        ; 0.073      ; 1.342      ;
; 1.074 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[5]             ; clk          ; clk         ; 0.000        ; 0.073      ; 1.342      ;
; 1.074 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.342      ;
; 1.074 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER ; clk          ; clk         ; 0.000        ; 0.073      ; 1.342      ;
; 1.074 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.342      ;
; 1.074 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.IDLE        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.342      ;
; 1.074 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.UPDATE_IND  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.342      ;
; 1.074 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER ; clk          ; clk         ; 0.000        ; 0.073      ; 1.342      ;
; 1.074 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output ; clk          ; clk         ; 0.000        ; 0.073      ; 1.342      ;
; 1.074 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|i2     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.342      ;
; 1.074 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|clk_1Hz               ; clk          ; clk         ; 0.000        ; 0.073      ; 1.342      ;
; 1.074 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|i1     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.342      ;
; 1.511 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_dv_latch                     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.779      ;
; 1.511 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bit_clk                         ; clk          ; clk         ; 0.000        ; 0.073      ; 1.779      ;
; 1.550 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[24]         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.817      ;
; 1.550 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[14]         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.817      ;
; 1.550 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[12]         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.817      ;
; 1.550 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[13]         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.817      ;
; 1.550 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[15]         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.817      ;
; 1.550 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[16]         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.817      ;
; 1.550 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[17]         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.817      ;
; 1.550 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[20]         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.817      ;
; 1.550 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[18]         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.817      ;
; 1.550 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[19]         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.817      ;
; 1.550 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[21]         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.817      ;
; 1.550 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[22]         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.817      ;
; 1.550 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[23]         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.817      ;
; 1.613 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]        ; clk          ; clk         ; 0.000        ; 0.063      ; 1.871      ;
; 1.613 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]        ; clk          ; clk         ; 0.000        ; 0.063      ; 1.871      ;
; 1.613 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]        ; clk          ; clk         ; 0.000        ; 0.063      ; 1.871      ;
; 1.613 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[6]          ; clk          ; clk         ; 0.000        ; 0.063      ; 1.871      ;
; 1.613 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[0]          ; clk          ; clk         ; 0.000        ; 0.063      ; 1.871      ;
; 1.613 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[1]          ; clk          ; clk         ; 0.000        ; 0.063      ; 1.871      ;
; 1.613 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[2]          ; clk          ; clk         ; 0.000        ; 0.063      ; 1.871      ;
; 1.613 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[3]          ; clk          ; clk         ; 0.000        ; 0.063      ; 1.871      ;
; 1.613 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[4]          ; clk          ; clk         ; 0.000        ; 0.063      ; 1.871      ;
; 1.613 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[5]          ; clk          ; clk         ; 0.000        ; 0.063      ; 1.871      ;
; 1.613 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[7]          ; clk          ; clk         ; 0.000        ; 0.063      ; 1.871      ;
; 1.613 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[8]          ; clk          ; clk         ; 0.000        ; 0.063      ; 1.871      ;
; 1.613 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[9]          ; clk          ; clk         ; 0.000        ; 0.063      ; 1.871      ;
; 1.613 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[10]         ; clk          ; clk         ; 0.000        ; 0.063      ; 1.871      ;
; 1.613 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[11]         ; clk          ; clk         ; 0.000        ; 0.063      ; 1.871      ;
; 1.615 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[6]                 ; clk          ; clk         ; 0.000        ; 0.063      ; 1.873      ;
; 1.615 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[3]                 ; clk          ; clk         ; 0.000        ; 0.063      ; 1.873      ;
; 1.615 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[0]                 ; clk          ; clk         ; 0.000        ; 0.063      ; 1.873      ;
; 1.615 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[1]                 ; clk          ; clk         ; 0.000        ; 0.063      ; 1.873      ;
; 1.615 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[2]                 ; clk          ; clk         ; 0.000        ; 0.063      ; 1.873      ;
; 1.615 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[7]                 ; clk          ; clk         ; 0.000        ; 0.063      ; 1.873      ;
; 1.615 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[4]                 ; clk          ; clk         ; 0.000        ; 0.063      ; 1.873      ;
; 1.615 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[5]                 ; clk          ; clk         ; 0.000        ; 0.063      ; 1.873      ;
; 1.615 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[8]                 ; clk          ; clk         ; 0.000        ; 0.063      ; 1.873      ;
; 1.615 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[10]                ; clk          ; clk         ; 0.000        ; 0.063      ; 1.873      ;
; 1.615 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[9]                 ; clk          ; clk         ; 0.000        ; 0.063      ; 1.873      ;
; 1.615 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[11]                ; clk          ; clk         ; 0.000        ; 0.063      ; 1.873      ;
; 1.618 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[0]             ; clk          ; clk         ; 0.000        ; 0.058      ; 1.871      ;
; 1.618 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[1]             ; clk          ; clk         ; 0.000        ; 0.058      ; 1.871      ;
; 1.618 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[2]             ; clk          ; clk         ; 0.000        ; 0.058      ; 1.871      ;
; 1.618 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[3]             ; clk          ; clk         ; 0.000        ; 0.058      ; 1.871      ;
; 1.618 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[4]             ; clk          ; clk         ; 0.000        ; 0.058      ; 1.871      ;
; 1.618 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[7]             ; clk          ; clk         ; 0.000        ; 0.058      ; 1.871      ;
; 1.618 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[6]             ; clk          ; clk         ; 0.000        ; 0.058      ; 1.871      ;
; 1.620 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|sda_int           ; clk          ; clk         ; 0.000        ; 0.067      ; 1.882      ;
; 1.620 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.wr          ; clk          ; clk         ; 0.000        ; 0.067      ; 1.882      ;
; 1.620 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.rd          ; clk          ; clk         ; 0.000        ; 0.067      ; 1.882      ;
; 1.620 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.mstr_ack    ; clk          ; clk         ; 0.000        ; 0.067      ; 1.882      ;
; 1.620 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack1    ; clk          ; clk         ; 0.000        ; 0.067      ; 1.882      ;
; 1.620 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack2    ; clk          ; clk         ; 0.000        ; 0.067      ; 1.882      ;
; 1.625 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[0]        ; clk          ; clk         ; 0.000        ; 0.064      ; 1.884      ;
; 1.625 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[1]        ; clk          ; clk         ; 0.000        ; 0.064      ; 1.884      ;
; 1.632 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error         ; clk          ; clk         ; 0.000        ; 0.067      ; 1.894      ;
; 1.632 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena           ; clk          ; clk         ; 0.000        ; 0.067      ; 1.894      ;
; 1.632 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.start       ; clk          ; clk         ; 0.000        ; 0.067      ; 1.894      ;
; 1.632 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|busy              ; clk          ; clk         ; 0.000        ; 0.067      ; 1.894      ;
; 1.632 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.stop        ; clk          ; clk         ; 0.000        ; 0.067      ; 1.894      ;
; 1.632 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr    ; clk          ; clk         ; 0.000        ; 0.067      ; 1.894      ;
; 1.632 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready       ; clk          ; clk         ; 0.000        ; 0.067      ; 1.894      ;
; 1.639 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[2]        ; clk          ; clk         ; 0.000        ; 0.064      ; 1.898      ;
; 1.639 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[3]        ; clk          ; clk         ; 0.000        ; 0.064      ; 1.898      ;
; 1.639 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[4]        ; clk          ; clk         ; 0.000        ; 0.064      ; 1.898      ;
; 1.639 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[7]        ; clk          ; clk         ; 0.000        ; 0.064      ; 1.898      ;
; 1.639 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[6]        ; clk          ; clk         ; 0.000        ; 0.064      ; 1.898      ;
; 1.639 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[5]        ; clk          ; clk         ; 0.000        ; 0.064      ; 1.898      ;
; 1.918 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]          ; clk          ; clk         ; 0.000        ; 0.060      ; 2.173      ;
; 1.918 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[4]          ; clk          ; clk         ; 0.000        ; 0.060      ; 2.173      ;
; 1.918 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]          ; clk          ; clk         ; 0.000        ; 0.060      ; 2.173      ;
; 1.918 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]          ; clk          ; clk         ; 0.000        ; 0.060      ; 2.173      ;
; 1.918 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[6]          ; clk          ; clk         ; 0.000        ; 0.060      ; 2.173      ;
; 1.918 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[5]          ; clk          ; clk         ; 0.000        ; 0.060      ; 2.173      ;
; 1.939 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]          ; clk          ; clk         ; 0.000        ; 0.060      ; 2.194      ;
; 1.939 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch           ; clk          ; clk         ; 0.000        ; 0.060      ; 2.194      ;
; 1.939 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8]          ; clk          ; clk         ; 0.000        ; 0.060      ; 2.194      ;
; 1.939 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[7]          ; clk          ; clk         ; 0.000        ; 0.060      ; 2.194      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+--------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                                                                       ;
+------------------------------------------------------------------------------------------------+---------+---------------+
; Clock                                                                                          ; Slack   ; End Point TNS ;
+------------------------------------------------------------------------------------------------+---------+---------------+
; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; -15.914 ; -110.656      ;
; clk                                                                                            ; -1.411  ; -93.071       ;
; simple_struct:u0|usart:usart_0|bit_clk                                                         ; -0.284  ; -0.368        ;
+------------------------------------------------------------------------------------------------+---------+---------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                                                                      ;
+------------------------------------------------------------------------------------------------+-------+---------------+
; Clock                                                                                          ; Slack ; End Point TNS ;
+------------------------------------------------------------------------------------------------+-------+---------------+
; clk                                                                                            ; 0.148 ; 0.000         ;
; simple_struct:u0|usart:usart_0|bit_clk                                                         ; 0.187 ; 0.000         ;
; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.860 ; 0.000         ;
+------------------------------------------------------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary                           ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clk                                    ; -0.274 ; -7.256        ;
; simple_struct:u0|usart:usart_0|bit_clk ; 0.360  ; 0.000         ;
+----------------------------------------+--------+---------------+


+----------------------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary                           ;
+----------------------------------------+-------+---------------+
; Clock                                  ; Slack ; End Point TNS ;
+----------------------------------------+-------+---------------+
; simple_struct:u0|usart:usart_0|bit_clk ; 0.251 ; 0.000         ;
; clk                                    ; 0.500 ; 0.000         ;
+----------------------------------------+-------+---------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                                                                        ;
+------------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                          ; Slack  ; End Point TNS ;
+------------------------------------------------------------------------------------------------+--------+---------------+
; clk                                                                                            ; -3.000 ; -226.828      ;
; simple_struct:u0|usart:usart_0|bit_clk                                                         ; -1.000 ; -6.000        ;
; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.398  ; 0.000         ;
+------------------------------------------------------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1]'                                                                                                                                                                                                                                      ;
+---------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                                                                                      ; To Node                                                                                       ; Launch Clock ; Latch Clock                                                                                    ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+
; -15.914 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.089      ; 16.163     ;
; -15.881 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.089      ; 16.130     ;
; -15.849 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.089      ; 16.098     ;
; -15.678 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.076      ; 16.253     ;
; -15.671 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.076      ; 16.249     ;
; -15.649 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.092      ; 16.243     ;
; -15.645 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.076      ; 16.220     ;
; -15.638 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.076      ; 16.216     ;
; -15.616 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.092      ; 16.210     ;
; -15.613 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.076      ; 16.188     ;
; -15.606 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.076      ; 16.184     ;
; -15.584 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.090      ; 16.173     ;
; -15.584 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.092      ; 16.178     ;
; -15.582 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.089      ; 16.170     ;
; -15.567 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.091      ; 16.160     ;
; -15.551 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.090      ; 16.140     ;
; -15.549 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.089      ; 16.137     ;
; -15.534 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.091      ; 16.127     ;
; -15.519 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.090      ; 16.108     ;
; -15.517 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.089      ; 16.105     ;
; -15.502 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.091      ; 16.095     ;
; -15.132 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.092      ; 15.384     ;
; -14.896 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.079      ; 15.474     ;
; -14.889 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.079      ; 15.470     ;
; -14.867 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.095      ; 15.464     ;
; -14.802 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.093      ; 15.394     ;
; -14.800 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.092      ; 15.391     ;
; -14.785 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.094      ; 15.381     ;
; -13.876 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.092      ; 14.128     ;
; -13.640 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.079      ; 14.218     ;
; -13.633 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.079      ; 14.214     ;
; -13.611 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.095      ; 14.208     ;
; -13.546 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.093      ; 14.138     ;
; -13.544 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.092      ; 14.135     ;
; -13.529 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.094      ; 14.125     ;
; -12.556 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.092      ; 12.808     ;
; -12.320 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.079      ; 12.898     ;
; -12.313 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.079      ; 12.894     ;
; -12.291 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.095      ; 12.888     ;
; -12.226 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.093      ; 12.818     ;
; -12.224 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.092      ; 12.815     ;
; -12.209 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.094      ; 12.805     ;
; -11.349 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.091      ; 11.600     ;
; -11.113 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.078      ; 11.690     ;
; -11.106 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.078      ; 11.686     ;
; -11.084 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.094      ; 11.680     ;
; -11.019 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.092      ; 11.610     ;
; -11.017 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.091      ; 11.607     ;
; -11.002 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.093      ; 11.597     ;
; -1.456  ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.072      ; 1.688      ;
; -1.455  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[0]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.091      ; 1.706      ;
; -1.221  ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.059      ; 1.779      ;
; -1.212  ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.059      ; 1.773      ;
; -1.188  ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.075      ; 1.765      ;
; -1.144  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[0]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.091      ; 1.734      ;
; -1.140  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[0]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.093      ; 1.735      ;
; -1.128  ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.072      ; 1.699      ;
; -1.126  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[0]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.092      ; 1.717      ;
; -1.121  ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.074      ; 1.697      ;
; -1.121  ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.073      ; 1.693      ;
; -1.108  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[0]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.094      ; 1.704      ;
; -1.017  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[0]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.078      ; 1.594      ;
; -0.901  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[0]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.078      ; 1.481      ;
; -0.507  ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[1] ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.019      ; 1.170      ;
; -0.504  ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[0] ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.018      ; 1.165      ;
+---------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                             ;
+--------+-----------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                     ; To Node                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.411 ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                          ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                                          ; clk          ; clk         ; 1.000        ; -0.037     ; 2.361      ;
; -1.330 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]                                         ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                                          ; clk          ; clk         ; 1.000        ; -0.037     ; 2.280      ;
; -1.313 ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                          ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk                                           ; clk          ; clk         ; 1.000        ; -0.037     ; 2.263      ;
; -1.309 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                                         ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                                          ; clk          ; clk         ; 1.000        ; -0.037     ; 2.259      ;
; -1.295 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[6]  ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.245      ;
; -1.280 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]                                         ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                                          ; clk          ; clk         ; 1.000        ; -0.037     ; 2.230      ;
; -1.277 ; simple_struct:u0|controller:controller_0|count_1Hz[13]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[6]                                          ; clk          ; clk         ; 1.000        ; -0.041     ; 2.223      ;
; -1.277 ; simple_struct:u0|controller:controller_0|count_1Hz[13]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[0]                                          ; clk          ; clk         ; 1.000        ; -0.041     ; 2.223      ;
; -1.277 ; simple_struct:u0|controller:controller_0|count_1Hz[13]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[1]                                          ; clk          ; clk         ; 1.000        ; -0.041     ; 2.223      ;
; -1.277 ; simple_struct:u0|controller:controller_0|count_1Hz[13]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[2]                                          ; clk          ; clk         ; 1.000        ; -0.041     ; 2.223      ;
; -1.277 ; simple_struct:u0|controller:controller_0|count_1Hz[13]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[3]                                          ; clk          ; clk         ; 1.000        ; -0.041     ; 2.223      ;
; -1.277 ; simple_struct:u0|controller:controller_0|count_1Hz[13]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[4]                                          ; clk          ; clk         ; 1.000        ; -0.041     ; 2.223      ;
; -1.277 ; simple_struct:u0|controller:controller_0|count_1Hz[13]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[5]                                          ; clk          ; clk         ; 1.000        ; -0.041     ; 2.223      ;
; -1.277 ; simple_struct:u0|controller:controller_0|count_1Hz[13]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                          ; clk          ; clk         ; 1.000        ; -0.041     ; 2.223      ;
; -1.277 ; simple_struct:u0|controller:controller_0|count_1Hz[13]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[8]                                          ; clk          ; clk         ; 1.000        ; -0.041     ; 2.223      ;
; -1.277 ; simple_struct:u0|controller:controller_0|count_1Hz[13]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                          ; clk          ; clk         ; 1.000        ; -0.041     ; 2.223      ;
; -1.277 ; simple_struct:u0|controller:controller_0|count_1Hz[13]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[10]                                         ; clk          ; clk         ; 1.000        ; -0.041     ; 2.223      ;
; -1.277 ; simple_struct:u0|controller:controller_0|count_1Hz[13]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                         ; clk          ; clk         ; 1.000        ; -0.041     ; 2.223      ;
; -1.272 ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                          ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                           ; clk          ; clk         ; 1.000        ; -0.037     ; 2.222      ;
; -1.250 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]                                         ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk                                           ; clk          ; clk         ; 1.000        ; -0.037     ; 2.200      ;
; -1.232 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]                                         ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk                                           ; clk          ; clk         ; 1.000        ; -0.037     ; 2.182      ;
; -1.221 ; simple_struct:u0|controller:controller_0|count_1Hz[14]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[6]                                          ; clk          ; clk         ; 1.000        ; -0.041     ; 2.167      ;
; -1.221 ; simple_struct:u0|controller:controller_0|count_1Hz[14]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[0]                                          ; clk          ; clk         ; 1.000        ; -0.041     ; 2.167      ;
; -1.221 ; simple_struct:u0|controller:controller_0|count_1Hz[14]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[1]                                          ; clk          ; clk         ; 1.000        ; -0.041     ; 2.167      ;
; -1.221 ; simple_struct:u0|controller:controller_0|count_1Hz[14]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[2]                                          ; clk          ; clk         ; 1.000        ; -0.041     ; 2.167      ;
; -1.221 ; simple_struct:u0|controller:controller_0|count_1Hz[14]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[3]                                          ; clk          ; clk         ; 1.000        ; -0.041     ; 2.167      ;
; -1.221 ; simple_struct:u0|controller:controller_0|count_1Hz[14]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[4]                                          ; clk          ; clk         ; 1.000        ; -0.041     ; 2.167      ;
; -1.221 ; simple_struct:u0|controller:controller_0|count_1Hz[14]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[5]                                          ; clk          ; clk         ; 1.000        ; -0.041     ; 2.167      ;
; -1.221 ; simple_struct:u0|controller:controller_0|count_1Hz[14]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                          ; clk          ; clk         ; 1.000        ; -0.041     ; 2.167      ;
; -1.221 ; simple_struct:u0|controller:controller_0|count_1Hz[14]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[8]                                          ; clk          ; clk         ; 1.000        ; -0.041     ; 2.167      ;
; -1.221 ; simple_struct:u0|controller:controller_0|count_1Hz[14]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                          ; clk          ; clk         ; 1.000        ; -0.041     ; 2.167      ;
; -1.221 ; simple_struct:u0|controller:controller_0|count_1Hz[14]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[10]                                         ; clk          ; clk         ; 1.000        ; -0.041     ; 2.167      ;
; -1.221 ; simple_struct:u0|controller:controller_0|count_1Hz[14]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                         ; clk          ; clk         ; 1.000        ; -0.041     ; 2.167      ;
; -1.213 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[4]  ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.163      ;
; -1.211 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                                         ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk                                           ; clk          ; clk         ; 1.000        ; -0.037     ; 2.161      ;
; -1.197 ; simple_struct:u0|controller:controller_0|count_1Hz[12]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[6]                                          ; clk          ; clk         ; 1.000        ; -0.041     ; 2.143      ;
; -1.197 ; simple_struct:u0|controller:controller_0|count_1Hz[12]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[0]                                          ; clk          ; clk         ; 1.000        ; -0.041     ; 2.143      ;
; -1.197 ; simple_struct:u0|controller:controller_0|count_1Hz[12]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[1]                                          ; clk          ; clk         ; 1.000        ; -0.041     ; 2.143      ;
; -1.197 ; simple_struct:u0|controller:controller_0|count_1Hz[12]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[2]                                          ; clk          ; clk         ; 1.000        ; -0.041     ; 2.143      ;
; -1.197 ; simple_struct:u0|controller:controller_0|count_1Hz[12]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[3]                                          ; clk          ; clk         ; 1.000        ; -0.041     ; 2.143      ;
; -1.197 ; simple_struct:u0|controller:controller_0|count_1Hz[12]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[4]                                          ; clk          ; clk         ; 1.000        ; -0.041     ; 2.143      ;
; -1.197 ; simple_struct:u0|controller:controller_0|count_1Hz[12]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[5]                                          ; clk          ; clk         ; 1.000        ; -0.041     ; 2.143      ;
; -1.197 ; simple_struct:u0|controller:controller_0|count_1Hz[12]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                          ; clk          ; clk         ; 1.000        ; -0.041     ; 2.143      ;
; -1.197 ; simple_struct:u0|controller:controller_0|count_1Hz[12]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[8]                                          ; clk          ; clk         ; 1.000        ; -0.041     ; 2.143      ;
; -1.197 ; simple_struct:u0|controller:controller_0|count_1Hz[12]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                          ; clk          ; clk         ; 1.000        ; -0.041     ; 2.143      ;
; -1.197 ; simple_struct:u0|controller:controller_0|count_1Hz[12]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[10]                                         ; clk          ; clk         ; 1.000        ; -0.041     ; 2.143      ;
; -1.197 ; simple_struct:u0|controller:controller_0|count_1Hz[12]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                         ; clk          ; clk         ; 1.000        ; -0.041     ; 2.143      ;
; -1.191 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]                                         ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                           ; clk          ; clk         ; 1.000        ; -0.037     ; 2.141      ;
; -1.190 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[13] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.140      ;
; -1.176 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8]                                         ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                                          ; clk          ; clk         ; 1.000        ; -0.037     ; 2.126      ;
; -1.174 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[7]                                         ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                                          ; clk          ; clk         ; 1.000        ; -0.037     ; 2.124      ;
; -1.170 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                                         ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                           ; clk          ; clk         ; 1.000        ; -0.037     ; 2.120      ;
; -1.165 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[4]                                         ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                                          ; clk          ; clk         ; 1.000        ; -0.037     ; 2.115      ;
; -1.157 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]                                         ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                                          ; clk          ; clk         ; 1.000        ; -0.037     ; 2.107      ;
; -1.152 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]                                         ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                           ; clk          ; clk         ; 1.000        ; -0.037     ; 2.102      ;
; -1.150 ; simple_struct:u0|controller:controller_0|count_1Hz[15]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[6]                                          ; clk          ; clk         ; 1.000        ; -0.041     ; 2.096      ;
; -1.150 ; simple_struct:u0|controller:controller_0|count_1Hz[15]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[0]                                          ; clk          ; clk         ; 1.000        ; -0.041     ; 2.096      ;
; -1.150 ; simple_struct:u0|controller:controller_0|count_1Hz[15]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[1]                                          ; clk          ; clk         ; 1.000        ; -0.041     ; 2.096      ;
; -1.150 ; simple_struct:u0|controller:controller_0|count_1Hz[15]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[2]                                          ; clk          ; clk         ; 1.000        ; -0.041     ; 2.096      ;
; -1.150 ; simple_struct:u0|controller:controller_0|count_1Hz[15]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[3]                                          ; clk          ; clk         ; 1.000        ; -0.041     ; 2.096      ;
; -1.150 ; simple_struct:u0|controller:controller_0|count_1Hz[15]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[4]                                          ; clk          ; clk         ; 1.000        ; -0.041     ; 2.096      ;
; -1.150 ; simple_struct:u0|controller:controller_0|count_1Hz[15]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[5]                                          ; clk          ; clk         ; 1.000        ; -0.041     ; 2.096      ;
; -1.150 ; simple_struct:u0|controller:controller_0|count_1Hz[15]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                          ; clk          ; clk         ; 1.000        ; -0.041     ; 2.096      ;
; -1.150 ; simple_struct:u0|controller:controller_0|count_1Hz[15]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[8]                                          ; clk          ; clk         ; 1.000        ; -0.041     ; 2.096      ;
; -1.150 ; simple_struct:u0|controller:controller_0|count_1Hz[15]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                          ; clk          ; clk         ; 1.000        ; -0.041     ; 2.096      ;
; -1.150 ; simple_struct:u0|controller:controller_0|count_1Hz[15]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[10]                                         ; clk          ; clk         ; 1.000        ; -0.041     ; 2.096      ;
; -1.150 ; simple_struct:u0|controller:controller_0|count_1Hz[15]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                         ; clk          ; clk         ; 1.000        ; -0.041     ; 2.096      ;
; -1.139 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[5]                                         ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                                          ; clk          ; clk         ; 1.000        ; -0.037     ; 2.089      ;
; -1.127 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]                                         ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk                                           ; clk          ; clk         ; 1.000        ; -0.037     ; 2.077      ;
; -1.126 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[12] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.076      ;
; -1.114 ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[6]                                          ; clk          ; clk         ; 1.000        ; -0.037     ; 2.064      ;
; -1.114 ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[0]                                          ; clk          ; clk         ; 1.000        ; -0.037     ; 2.064      ;
; -1.114 ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[1]                                          ; clk          ; clk         ; 1.000        ; -0.037     ; 2.064      ;
; -1.114 ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[2]                                          ; clk          ; clk         ; 1.000        ; -0.037     ; 2.064      ;
; -1.114 ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[3]                                          ; clk          ; clk         ; 1.000        ; -0.037     ; 2.064      ;
; -1.114 ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[4]                                          ; clk          ; clk         ; 1.000        ; -0.037     ; 2.064      ;
; -1.114 ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[5]                                          ; clk          ; clk         ; 1.000        ; -0.037     ; 2.064      ;
; -1.114 ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                          ; clk          ; clk         ; 1.000        ; -0.037     ; 2.064      ;
; -1.114 ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[8]                                          ; clk          ; clk         ; 1.000        ; -0.037     ; 2.064      ;
; -1.114 ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                          ; clk          ; clk         ; 1.000        ; -0.037     ; 2.064      ;
; -1.114 ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[10]                                         ; clk          ; clk         ; 1.000        ; -0.037     ; 2.064      ;
; -1.114 ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                         ; clk          ; clk         ; 1.000        ; -0.037     ; 2.064      ;
; -1.109 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[5]                                         ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk                                           ; clk          ; clk         ; 1.000        ; -0.037     ; 2.059      ;
; -1.108 ; simple_struct:u0|usart:usart_0|baud_counter[6]                                                ; simple_struct:u0|usart:usart_0|bit_clk                                                         ; clk          ; clk         ; 1.000        ; -0.032     ; 2.063      ;
; -1.097 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[7]  ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.047      ;
; -1.084 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[6]                                         ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                                          ; clk          ; clk         ; 1.000        ; -0.037     ; 2.034      ;
; -1.079 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[5]  ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.029      ;
; -1.074 ; simple_struct:u0|usart:usart_0|baud_counter[0]                                                ; simple_struct:u0|usart:usart_0|bit_clk                                                         ; clk          ; clk         ; 1.000        ; -0.032     ; 2.029      ;
; -1.066 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[4]                                         ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk                                           ; clk          ; clk         ; 1.000        ; -0.037     ; 2.016      ;
; -1.056 ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[6]                                          ; clk          ; clk         ; 1.000        ; -0.037     ; 2.006      ;
; -1.056 ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[0]                                          ; clk          ; clk         ; 1.000        ; -0.037     ; 2.006      ;
; -1.056 ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[1]                                          ; clk          ; clk         ; 1.000        ; -0.037     ; 2.006      ;
; -1.056 ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[2]                                          ; clk          ; clk         ; 1.000        ; -0.037     ; 2.006      ;
; -1.056 ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[3]                                          ; clk          ; clk         ; 1.000        ; -0.037     ; 2.006      ;
; -1.056 ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[4]                                          ; clk          ; clk         ; 1.000        ; -0.037     ; 2.006      ;
; -1.056 ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[5]                                          ; clk          ; clk         ; 1.000        ; -0.037     ; 2.006      ;
; -1.056 ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                          ; clk          ; clk         ; 1.000        ; -0.037     ; 2.006      ;
; -1.056 ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[8]                                          ; clk          ; clk         ; 1.000        ; -0.037     ; 2.006      ;
; -1.056 ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                          ; clk          ; clk         ; 1.000        ; -0.037     ; 2.006      ;
; -1.056 ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[10]                                         ; clk          ; clk         ; 1.000        ; -0.037     ; 2.006      ;
+--------+-----------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                     ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; -0.284 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 1.235      ;
; -0.249 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 1.200      ;
; -0.190 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 1.141      ;
; -0.055 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 1.006      ;
; -0.021 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.972      ;
; -0.021 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.972      ;
; -0.020 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.971      ;
; -0.011 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.962      ;
; -0.011 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.962      ;
; -0.011 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.962      ;
; -0.011 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.962      ;
; -0.011 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.962      ;
; -0.011 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.962      ;
; 0.165  ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.786      ;
; 0.174  ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.777      ;
; 0.185  ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.766      ;
; 0.186  ; simple_struct:u0|usart:usart_0|send_data[5] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.343      ; 1.134      ;
; 0.193  ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.343      ; 1.127      ;
; 0.193  ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_en   ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.343      ; 1.127      ;
; 0.193  ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[2] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.343      ; 1.127      ;
; 0.193  ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[1] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.343      ; 1.127      ;
; 0.193  ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[0] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.343      ; 1.127      ;
; 0.193  ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[3] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.343      ; 1.127      ;
; 0.219  ; simple_struct:u0|usart:usart_0|send_data[6] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.343      ; 1.101      ;
; 0.232  ; simple_struct:u0|usart:usart_0|send_data[3] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.343      ; 1.088      ;
; 0.282  ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.669      ;
; 0.285  ; simple_struct:u0|usart:usart_0|send_data[8] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.343      ; 1.035      ;
; 0.299  ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.652      ;
; 0.351  ; simple_struct:u0|usart:usart_0|send_data[7] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.343      ; 0.969      ;
; 0.377  ; simple_struct:u0|usart:usart_0|send_data[4] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.343      ; 0.943      ;
; 0.378  ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.573      ;
; 0.385  ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.566      ;
; 0.392  ; simple_struct:u0|usart:usart_0|send_data[2] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.343      ; 0.928      ;
; 0.410  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.541      ;
; 0.415  ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.536      ;
; 0.427  ; simple_struct:u0|usart:usart_0|send_data[1] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.343      ; 0.893      ;
; 0.433  ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.518      ;
; 0.532  ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.419      ;
; 0.533  ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.418      ;
; 0.592  ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.359      ;
; 0.592  ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.359      ;
; 0.592  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.359      ;
; 0.592  ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.359      ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                                        ;
+-------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                      ; To Node                                                                                        ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; 0.148 ; simple_struct:u0|usart:usart_0|bit_clk                                                         ; simple_struct:u0|usart:usart_0|bit_clk                                                         ; simple_struct:u0|usart:usart_0|bit_clk ; clk         ; 0.000        ; 1.102      ; 1.469      ;
; 0.186 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|usart:usart_0|tx_dv_latch                                                     ; simple_struct:u0|usart:usart_0|tx_dv_latch                                                     ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[4]                                        ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[4]                                        ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[7]                                        ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[7]                                        ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[6]                                        ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[6]                                        ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[5]                                        ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[5]                                        ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]                                        ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]                                        ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|controller:controller_0|RegRdDone                                             ; simple_struct:u0|controller:controller_0|RegRdDone                                             ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[0]                                        ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[0]                                        ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|controller:controller_0|I2C_Load                                              ; simple_struct:u0|controller:controller_0|I2C_Load                                              ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|i2c_master:i2c_transcever_0|addr_rw[0]                                        ; simple_struct:u0|i2c_master:i2c_transcever_0|addr_rw[0]                                        ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                                        ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                                        ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                                        ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                                        ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|controller:controller_0|i2c_rw                                                ; simple_struct:u0|controller:controller_0|i2c_rw                                                ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                           ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                           ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[0]                                        ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[0]                                        ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|controller:controller_0|uart_tx_dv                                            ; simple_struct:u0|controller:controller_0|uart_tx_dv                                            ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[1]                                        ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[1]                                        ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[2]                                        ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[2]                                        ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[3]                                        ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[3]                                        ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]                                      ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]                                      ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER                                 ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER                                 ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]                                      ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]                                      ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error                                         ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error                                         ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena                                           ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena                                           ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr                                    ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr                                    ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER                                 ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER                                 ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|controller:controller_0|clk_1Hz                                               ; simple_struct:u0|controller:controller_0|clk_1Hz                                               ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                                       ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                                       ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|controller:controller_0|I2C_RxDataLen[1]                                      ; simple_struct:u0|controller:controller_0|I2C_RxDataLen[1]                                      ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[4]                                        ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[4]                                        ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                                        ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                                        ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[1]                                        ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[1]                                        ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                                          ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                                          ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.195 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[0]                                        ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[0]                                        ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.315      ;
; 0.195 ; simple_struct:u0|controller:controller_0|uart_tx_data[6]                                       ; simple_struct:u0|usart:usart_0|send_data[7]                                                    ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.315      ;
; 0.196 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[5]                                        ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[5]                                        ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.317      ;
; 0.197 ; simple_struct:u0|controller:controller_0|uart_tx_data[7]                                       ; simple_struct:u0|usart:usart_0|send_data[8]                                                    ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.317      ;
; 0.205 ; simple_struct:u0|controller:controller_0|Temper[1]                                             ; simple_struct:u0|controller:controller_0|dataToUpdate[1]                                       ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.325      ;
; 0.205 ; simple_struct:u0|controller:controller_0|Temper[2]                                             ; simple_struct:u0|controller:controller_0|dataToUpdate[2]                                       ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.325      ;
; 0.205 ; simple_struct:u0|controller:controller_0|Temper[4]                                             ; simple_struct:u0|controller:controller_0|dataToUpdate[4]                                       ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.325      ;
; 0.205 ; simple_struct:u0|controller:controller_0|Temper[7]                                             ; simple_struct:u0|controller:controller_0|dataToUpdate[7]                                       ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.325      ;
; 0.208 ; simple_struct:u0|controller:controller_0|Temper[3]                                             ; simple_struct:u0|controller:controller_0|dataToUpdate[3]                                       ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.328      ;
; 0.210 ; simple_struct:u0|controller:controller_0|count_1Hz[24]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[24]                                         ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.330      ;
; 0.211 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                                        ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                                        ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.332      ;
; 0.212 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                                        ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                                        ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.333      ;
; 0.252 ; simple_struct:u0|controller:controller_0|pgen:start_gen|i2                                     ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output                                 ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.372      ;
; 0.253 ; simple_struct:u0|controller:controller_0|uart_tx_data[2]                                       ; simple_struct:u0|usart:usart_0|send_data[3]                                                    ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.373      ;
; 0.253 ; simple_struct:u0|controller:controller_0|uart_tx_data[5]                                       ; simple_struct:u0|usart:usart_0|send_data[6]                                                    ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.373      ;
; 0.255 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[6]                                        ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[6]                                        ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.376      ;
; 0.256 ; simple_struct:u0|controller:controller_0|uart_tx_data[4]                                       ; simple_struct:u0|usart:usart_0|send_data[5]                                                    ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.376      ;
; 0.259 ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][6]                                     ; simple_struct:u0|controller:controller_0|Temper[6]                                             ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.379      ;
; 0.260 ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][1]                                     ; simple_struct:u0|controller:controller_0|Temper[1]                                             ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.380      ;
; 0.261 ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][4]                                     ; simple_struct:u0|controller:controller_0|Temper[4]                                             ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.381      ;
; 0.262 ; simple_struct:u0|controller:controller_0|Temper[0]                                             ; simple_struct:u0|controller:controller_0|dataToUpdate[0]                                       ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.383      ;
; 0.263 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                                       ; simple_struct:u0|i2c_master:i2c_transcever_0|state.start                                       ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.383      ;
; 0.264 ; simple_struct:u0|controller:controller_0|Temper[6]                                             ; simple_struct:u0|controller:controller_0|dataToUpdate[6]                                       ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.384      ;
; 0.265 ; simple_struct:u0|usart:usart_0|baud_counter[11]                                                ; simple_struct:u0|usart:usart_0|baud_counter[11]                                                ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.385      ;
; 0.267 ; simple_struct:u0|controller:controller_0|uart_tx_data[0]                                       ; simple_struct:u0|usart:usart_0|send_data[1]                                                    ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.387      ;
; 0.267 ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][2]                                     ; simple_struct:u0|controller:controller_0|Temper[2]                                             ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.387      ;
; 0.268 ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][0]                                     ; simple_struct:u0|controller:controller_0|Temper[0]                                             ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.388      ;
; 0.268 ; simple_struct:u0|controller:controller_0|uart_tx_data[3]                                       ; simple_struct:u0|usart:usart_0|send_data[4]                                                    ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.388      ;
; 0.268 ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][7]                                     ; simple_struct:u0|controller:controller_0|Temper[7]                                             ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.388      ;
; 0.271 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[2]                                        ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[2]                                        ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.391      ;
; 0.272 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[3]                                        ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[3]                                        ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.392      ;
; 0.281 ; simple_struct:u0|controller:controller_0|clk_1Hz                                               ; simple_struct:u0|controller:controller_0|pgen:start_gen|i1                                     ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.401      ;
; 0.290 ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER                                 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]                                      ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.410      ;
; 0.292 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[3]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[3]   ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.413      ;
; 0.292 ; simple_struct:u0|controller:controller_0|count_1Hz[1]                                          ; simple_struct:u0|controller:controller_0|count_1Hz[1]                                          ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.413      ;
; 0.293 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[1]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[1]   ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; simple_struct:u0|controller:controller_0|count_1Hz[3]                                          ; simple_struct:u0|controller:controller_0|count_1Hz[3]                                          ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; simple_struct:u0|controller:controller_0|count_1Hz[5]                                          ; simple_struct:u0|controller:controller_0|count_1Hz[5]                                          ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.414      ;
; 0.294 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[2]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[2]   ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.415      ;
; 0.295 ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                         ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.416      ;
; 0.296 ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                          ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                          ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.417      ;
; 0.296 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]                                      ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]                                      ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.416      ;
; 0.297 ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                          ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                          ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.298 ; simple_struct:u0|usart:usart_0|baud_counter[3]                                                 ; simple_struct:u0|usart:usart_0|baud_counter[3]                                                 ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; simple_struct:u0|controller:controller_0|count_1Hz[8]                                          ; simple_struct:u0|controller:controller_0|count_1Hz[8]                                          ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; simple_struct:u0|controller:controller_0|count_1Hz[10]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[10]                                         ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.299 ; simple_struct:u0|controller:controller_0|count_1Hz[19]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[19]                                         ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.300 ; simple_struct:u0|usart:usart_0|baud_counter[1]                                                 ; simple_struct:u0|usart:usart_0|baud_counter[1]                                                 ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; simple_struct:u0|usart:usart_0|baud_counter[2]                                                 ; simple_struct:u0|usart:usart_0|baud_counter[2]                                                 ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; simple_struct:u0|usart:usart_0|baud_counter[4]                                                 ; simple_struct:u0|usart:usart_0|baud_counter[4]                                                 ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; simple_struct:u0|usart:usart_0|baud_counter[10]                                                ; simple_struct:u0|usart:usart_0|baud_counter[10]                                                ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; simple_struct:u0|controller:controller_0|count_1Hz[20]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[20]                                         ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; simple_struct:u0|controller:controller_0|count_1Hz[18]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[18]                                         ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; simple_struct:u0|controller:controller_0|count_1Hz[21]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[21]                                         ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; simple_struct:u0|controller:controller_0|count_1Hz[23]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[23]                                         ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.301 ; simple_struct:u0|usart:usart_0|baud_counter[6]                                                 ; simple_struct:u0|usart:usart_0|baud_counter[6]                                                 ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.421      ;
; 0.301 ; simple_struct:u0|controller:controller_0|count_1Hz[22]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[22]                                         ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.421      ;
; 0.303 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[15]  ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[15]  ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.424      ;
; 0.304 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[11]  ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[11]  ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[0]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[0]   ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[5]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[5]   ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[13]  ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[13]  ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[6]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[6]   ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[7]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[7]   ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[9]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[9]   ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.426      ;
+-------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                     ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; 0.187 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.314      ;
; 0.225 ; simple_struct:u0|usart:usart_0|send_data[1] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.457      ; 0.796      ;
; 0.231 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.351      ;
; 0.232 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.352      ;
; 0.252 ; simple_struct:u0|usart:usart_0|send_data[4] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.457      ; 0.823      ;
; 0.254 ; simple_struct:u0|usart:usart_0|send_data[7] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.457      ; 0.825      ;
; 0.263 ; simple_struct:u0|usart:usart_0|send_data[2] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.457      ; 0.834      ;
; 0.306 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.426      ;
; 0.316 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.436      ;
; 0.322 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.442      ;
; 0.323 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.443      ;
; 0.339 ; simple_struct:u0|usart:usart_0|send_data[8] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.457      ; 0.910      ;
; 0.361 ; simple_struct:u0|usart:usart_0|send_data[6] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.457      ; 0.932      ;
; 0.361 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.481      ;
; 0.370 ; simple_struct:u0|usart:usart_0|send_data[3] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.457      ; 0.941      ;
; 0.381 ; simple_struct:u0|usart:usart_0|send_data[5] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.457      ; 0.952      ;
; 0.446 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.566      ;
; 0.454 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.574      ;
; 0.462 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.582      ;
; 0.481 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.458      ; 1.053      ;
; 0.481 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_en   ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.458      ; 1.053      ;
; 0.481 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[2] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.458      ; 1.053      ;
; 0.481 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[1] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.458      ; 1.053      ;
; 0.481 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[0] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.458      ; 1.053      ;
; 0.481 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[3] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.458      ; 1.053      ;
; 0.516 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.636      ;
; 0.517 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.637      ;
; 0.519 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.639      ;
; 0.552 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.672      ;
; 0.704 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.824      ;
; 0.705 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.825      ;
; 0.706 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.826      ;
; 0.811 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.931      ;
; 0.813 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.933      ;
; 0.813 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.933      ;
; 0.813 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.933      ;
; 0.813 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.933      ;
; 0.813 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.933      ;
; 0.813 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.933      ;
; 0.818 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.938      ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1]'                                                                                                                                                                                                                                     ;
+-------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                      ; To Node                                                                                       ; Launch Clock ; Latch Clock                                                                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+
; 0.860 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[1] ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.110      ; 1.000      ;
; 0.862 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[0] ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.109      ; 1.001      ;
; 1.126 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[0]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.170      ; 1.326      ;
; 1.130 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[0]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.170      ; 1.330      ;
; 1.199 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[0]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.184      ; 1.413      ;
; 1.207 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[0]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.185      ; 1.422      ;
; 1.212 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[0]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.186      ; 1.428      ;
; 1.215 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[0]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.187      ; 1.432      ;
; 1.235 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[0]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.184      ; 1.449      ;
; 1.271 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.166      ; 1.467      ;
; 1.271 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.166      ; 1.467      ;
; 1.274 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.167      ; 1.471      ;
; 1.276 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.168      ; 1.474      ;
; 1.322 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.152      ; 1.504      ;
; 1.326 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.152      ; 1.508      ;
; 1.336 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.169      ; 1.535      ;
; 1.400 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.170      ; 1.600      ;
; 1.449 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.170      ; 1.649      ;
; 1.524 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.184      ; 1.738      ;
; 1.532 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.186      ; 1.748      ;
; 1.540 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.184      ; 1.754      ;
; 1.542 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.187      ; 1.759      ;
; 1.586 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.185      ; 1.801      ;
; 1.730 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.171      ; 1.931      ;
; 1.801 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.171      ; 2.002      ;
; 1.875 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.187      ; 2.092      ;
; 1.875 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.188      ; 2.093      ;
; 1.877 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.185      ; 2.092      ;
; 1.880 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.171      ; 2.081      ;
; 1.900 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.185      ; 2.115      ;
; 1.904 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.186      ; 2.120      ;
; 1.908 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.184      ; 2.122      ;
; 1.909 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.182      ; 2.121      ;
; 1.911 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.183      ; 2.124      ;
; 1.912 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.182      ; 2.124      ;
; 1.930 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.171      ; 2.131      ;
; 1.955 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.187      ; 2.172      ;
; 1.956 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.185      ; 2.171      ;
; 1.959 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.185      ; 2.174      ;
; 1.960 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.185      ; 2.175      ;
; 1.960 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.186      ; 2.176      ;
; 1.976 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.184      ; 2.190      ;
; 1.977 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.182      ; 2.189      ;
; 1.978 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.184      ; 2.192      ;
; 1.979 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.182      ; 2.191      ;
; 1.980 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.182      ; 2.192      ;
; 1.982 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.182      ; 2.194      ;
; 1.982 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.183      ; 2.195      ;
; 1.982 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.183      ; 2.195      ;
; 1.994 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.168      ; 2.192      ;
; 1.995 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.168      ; 2.193      ;
; 2.007 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.188      ; 2.225      ;
; 2.017 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.187      ; 2.234      ;
; 2.018 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.185      ; 2.233      ;
; 2.021 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.185      ; 2.236      ;
; 2.022 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.186      ; 2.238      ;
; 2.028 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.185      ; 2.243      ;
; 2.030 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.185      ; 2.245      ;
; 2.062 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.168      ; 2.260      ;
; 2.063 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.168      ; 2.261      ;
; 2.064 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.168      ; 2.262      ;
; 2.065 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.168      ; 2.263      ;
; 2.069 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.188      ; 2.287      ;
; 2.103 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.171      ; 2.304      ;
; 2.104 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.171      ; 2.305      ;
+-------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk'                                                                                                                                                                                                                                                       ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                  ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.274 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]          ; clk          ; clk         ; 1.000        ; -0.044     ; 1.217      ;
; -0.274 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch           ; clk          ; clk         ; 1.000        ; -0.044     ; 1.217      ;
; -0.274 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8]          ; clk          ; clk         ; 1.000        ; -0.044     ; 1.217      ;
; -0.274 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[7]          ; clk          ; clk         ; 1.000        ; -0.044     ; 1.217      ;
; -0.261 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]          ; clk          ; clk         ; 1.000        ; -0.043     ; 1.205      ;
; -0.261 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[4]          ; clk          ; clk         ; 1.000        ; -0.043     ; 1.205      ;
; -0.261 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]          ; clk          ; clk         ; 1.000        ; -0.043     ; 1.205      ;
; -0.261 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]          ; clk          ; clk         ; 1.000        ; -0.043     ; 1.205      ;
; -0.261 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[6]          ; clk          ; clk         ; 1.000        ; -0.043     ; 1.205      ;
; -0.261 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[5]          ; clk          ; clk         ; 1.000        ; -0.043     ; 1.205      ;
; -0.090 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|sda_int           ; clk          ; clk         ; 1.000        ; -0.041     ; 1.036      ;
; -0.090 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[2]        ; clk          ; clk         ; 1.000        ; -0.040     ; 1.037      ;
; -0.090 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[3]        ; clk          ; clk         ; 1.000        ; -0.040     ; 1.037      ;
; -0.090 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[4]        ; clk          ; clk         ; 1.000        ; -0.040     ; 1.037      ;
; -0.090 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[7]        ; clk          ; clk         ; 1.000        ; -0.040     ; 1.037      ;
; -0.090 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[6]        ; clk          ; clk         ; 1.000        ; -0.040     ; 1.037      ;
; -0.090 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[5]        ; clk          ; clk         ; 1.000        ; -0.040     ; 1.037      ;
; -0.090 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error         ; clk          ; clk         ; 1.000        ; -0.040     ; 1.037      ;
; -0.090 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena           ; clk          ; clk         ; 1.000        ; -0.040     ; 1.037      ;
; -0.090 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.start       ; clk          ; clk         ; 1.000        ; -0.040     ; 1.037      ;
; -0.090 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.wr          ; clk          ; clk         ; 1.000        ; -0.041     ; 1.036      ;
; -0.090 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|busy              ; clk          ; clk         ; 1.000        ; -0.040     ; 1.037      ;
; -0.090 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.stop        ; clk          ; clk         ; 1.000        ; -0.040     ; 1.037      ;
; -0.090 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.rd          ; clk          ; clk         ; 1.000        ; -0.041     ; 1.036      ;
; -0.090 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.mstr_ack    ; clk          ; clk         ; 1.000        ; -0.041     ; 1.036      ;
; -0.090 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack1    ; clk          ; clk         ; 1.000        ; -0.041     ; 1.036      ;
; -0.090 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.037      ;
; -0.090 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack2    ; clk          ; clk         ; 1.000        ; -0.041     ; 1.036      ;
; -0.090 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready       ; clk          ; clk         ; 1.000        ; -0.040     ; 1.037      ;
; -0.082 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[0]        ; clk          ; clk         ; 1.000        ; -0.039     ; 1.030      ;
; -0.082 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[1]        ; clk          ; clk         ; 1.000        ; -0.039     ; 1.030      ;
; -0.076 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[0]             ; clk          ; clk         ; 1.000        ; -0.046     ; 1.017      ;
; -0.076 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[1]             ; clk          ; clk         ; 1.000        ; -0.046     ; 1.017      ;
; -0.076 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[2]             ; clk          ; clk         ; 1.000        ; -0.046     ; 1.017      ;
; -0.076 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[3]             ; clk          ; clk         ; 1.000        ; -0.046     ; 1.017      ;
; -0.076 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[4]             ; clk          ; clk         ; 1.000        ; -0.046     ; 1.017      ;
; -0.076 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[7]             ; clk          ; clk         ; 1.000        ; -0.046     ; 1.017      ;
; -0.076 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[6]             ; clk          ; clk         ; 1.000        ; -0.046     ; 1.017      ;
; -0.070 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[6]                 ; clk          ; clk         ; 1.000        ; -0.040     ; 1.017      ;
; -0.070 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[3]                 ; clk          ; clk         ; 1.000        ; -0.040     ; 1.017      ;
; -0.070 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[0]                 ; clk          ; clk         ; 1.000        ; -0.040     ; 1.017      ;
; -0.070 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[1]                 ; clk          ; clk         ; 1.000        ; -0.040     ; 1.017      ;
; -0.070 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[2]                 ; clk          ; clk         ; 1.000        ; -0.040     ; 1.017      ;
; -0.070 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[7]                 ; clk          ; clk         ; 1.000        ; -0.040     ; 1.017      ;
; -0.070 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[4]                 ; clk          ; clk         ; 1.000        ; -0.040     ; 1.017      ;
; -0.070 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[5]                 ; clk          ; clk         ; 1.000        ; -0.040     ; 1.017      ;
; -0.070 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[8]                 ; clk          ; clk         ; 1.000        ; -0.040     ; 1.017      ;
; -0.070 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[10]                ; clk          ; clk         ; 1.000        ; -0.040     ; 1.017      ;
; -0.070 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[9]                 ; clk          ; clk         ; 1.000        ; -0.040     ; 1.017      ;
; -0.070 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[11]                ; clk          ; clk         ; 1.000        ; -0.040     ; 1.017      ;
; -0.069 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[6]          ; clk          ; clk         ; 1.000        ; -0.041     ; 1.015      ;
; -0.069 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[0]          ; clk          ; clk         ; 1.000        ; -0.041     ; 1.015      ;
; -0.069 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[1]          ; clk          ; clk         ; 1.000        ; -0.041     ; 1.015      ;
; -0.069 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[2]          ; clk          ; clk         ; 1.000        ; -0.041     ; 1.015      ;
; -0.069 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[3]          ; clk          ; clk         ; 1.000        ; -0.041     ; 1.015      ;
; -0.069 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[4]          ; clk          ; clk         ; 1.000        ; -0.041     ; 1.015      ;
; -0.069 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[5]          ; clk          ; clk         ; 1.000        ; -0.041     ; 1.015      ;
; -0.069 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[7]          ; clk          ; clk         ; 1.000        ; -0.041     ; 1.015      ;
; -0.069 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[8]          ; clk          ; clk         ; 1.000        ; -0.041     ; 1.015      ;
; -0.069 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[9]          ; clk          ; clk         ; 1.000        ; -0.041     ; 1.015      ;
; -0.069 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[10]         ; clk          ; clk         ; 1.000        ; -0.041     ; 1.015      ;
; -0.069 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[11]         ; clk          ; clk         ; 1.000        ; -0.041     ; 1.015      ;
; -0.067 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]        ; clk          ; clk         ; 1.000        ; -0.041     ; 1.013      ;
; -0.067 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]        ; clk          ; clk         ; 1.000        ; -0.041     ; 1.013      ;
; -0.067 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]        ; clk          ; clk         ; 1.000        ; -0.041     ; 1.013      ;
; -0.023 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[24]         ; clk          ; clk         ; 1.000        ; -0.036     ; 0.974      ;
; -0.023 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[14]         ; clk          ; clk         ; 1.000        ; -0.036     ; 0.974      ;
; -0.023 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[12]         ; clk          ; clk         ; 1.000        ; -0.036     ; 0.974      ;
; -0.023 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[13]         ; clk          ; clk         ; 1.000        ; -0.036     ; 0.974      ;
; -0.023 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[15]         ; clk          ; clk         ; 1.000        ; -0.036     ; 0.974      ;
; -0.023 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[16]         ; clk          ; clk         ; 1.000        ; -0.036     ; 0.974      ;
; -0.023 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[17]         ; clk          ; clk         ; 1.000        ; -0.036     ; 0.974      ;
; -0.023 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[20]         ; clk          ; clk         ; 1.000        ; -0.036     ; 0.974      ;
; -0.023 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[18]         ; clk          ; clk         ; 1.000        ; -0.036     ; 0.974      ;
; -0.023 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[19]         ; clk          ; clk         ; 1.000        ; -0.036     ; 0.974      ;
; -0.023 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[21]         ; clk          ; clk         ; 1.000        ; -0.036     ; 0.974      ;
; -0.023 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[22]         ; clk          ; clk         ; 1.000        ; -0.036     ; 0.974      ;
; -0.023 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[23]         ; clk          ; clk         ; 1.000        ; -0.036     ; 0.974      ;
; -0.010 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_dv_latch                     ; clk          ; clk         ; 1.000        ; -0.036     ; 0.961      ;
; -0.010 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bit_clk                         ; clk          ; clk         ; 1.000        ; -0.036     ; 0.961      ;
; 0.237  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|uart_tx_dv            ; clk          ; clk         ; 1.000        ; -0.036     ; 0.714      ;
; 0.237  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[5]             ; clk          ; clk         ; 1.000        ; -0.036     ; 0.714      ;
; 0.237  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]      ; clk          ; clk         ; 1.000        ; -0.036     ; 0.714      ;
; 0.237  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER ; clk          ; clk         ; 1.000        ; -0.036     ; 0.714      ;
; 0.237  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]      ; clk          ; clk         ; 1.000        ; -0.036     ; 0.714      ;
; 0.237  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.IDLE        ; clk          ; clk         ; 1.000        ; -0.036     ; 0.714      ;
; 0.237  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.UPDATE_IND  ; clk          ; clk         ; 1.000        ; -0.036     ; 0.714      ;
; 0.237  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER ; clk          ; clk         ; 1.000        ; -0.036     ; 0.714      ;
; 0.237  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output ; clk          ; clk         ; 1.000        ; -0.036     ; 0.714      ;
; 0.237  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|i2     ; clk          ; clk         ; 1.000        ; -0.036     ; 0.714      ;
; 0.237  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|clk_1Hz               ; clk          ; clk         ; 1.000        ; -0.036     ; 0.714      ;
; 0.237  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|i1     ; clk          ; clk         ; 1.000        ; -0.036     ; 0.714      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                                                                                      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                  ; To Node                                ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 0.360 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_out  ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.344      ; 0.961      ;
; 0.360 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_en   ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.344      ; 0.961      ;
; 0.360 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[2] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.344      ; 0.961      ;
; 0.360 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[1] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.344      ; 0.961      ;
; 0.360 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[0] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.344      ; 0.961      ;
; 0.360 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[3] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.344      ; 0.961      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                                                                                       ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                  ; To Node                                ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 0.251 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_out  ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.458      ; 0.823      ;
; 0.251 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_en   ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.458      ; 0.823      ;
; 0.251 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[2] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.458      ; 0.823      ;
; 0.251 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[1] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.458      ; 0.823      ;
; 0.251 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[0] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.458      ; 0.823      ;
; 0.251 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[3] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.458      ; 0.823      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk'                                                                                                                                                                                                                                                       ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                  ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.500 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|uart_tx_dv            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.620      ;
; 0.500 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[5]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.620      ;
; 0.500 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.620      ;
; 0.500 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER ; clk          ; clk         ; 0.000        ; 0.036      ; 0.620      ;
; 0.500 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.620      ;
; 0.500 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.IDLE        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.620      ;
; 0.500 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.UPDATE_IND  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.620      ;
; 0.500 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER ; clk          ; clk         ; 0.000        ; 0.036      ; 0.620      ;
; 0.500 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output ; clk          ; clk         ; 0.000        ; 0.036      ; 0.620      ;
; 0.500 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|i2     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.620      ;
; 0.500 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|clk_1Hz               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.620      ;
; 0.500 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|i1     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.620      ;
; 0.702 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_dv_latch                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.823      ;
; 0.702 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bit_clk                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.823      ;
; 0.713 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[24]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.833      ;
; 0.713 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[14]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.833      ;
; 0.713 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[12]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.833      ;
; 0.713 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[13]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.833      ;
; 0.713 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[15]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.833      ;
; 0.713 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[16]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.833      ;
; 0.713 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[17]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.833      ;
; 0.713 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[20]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.833      ;
; 0.713 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[18]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.833      ;
; 0.713 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[19]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.833      ;
; 0.713 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[21]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.833      ;
; 0.713 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[22]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.833      ;
; 0.713 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[23]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.833      ;
; 0.749 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]        ; clk          ; clk         ; 0.000        ; 0.032      ; 0.865      ;
; 0.749 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]        ; clk          ; clk         ; 0.000        ; 0.032      ; 0.865      ;
; 0.749 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]        ; clk          ; clk         ; 0.000        ; 0.032      ; 0.865      ;
; 0.750 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[6]          ; clk          ; clk         ; 0.000        ; 0.032      ; 0.866      ;
; 0.750 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[0]          ; clk          ; clk         ; 0.000        ; 0.032      ; 0.866      ;
; 0.750 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[1]          ; clk          ; clk         ; 0.000        ; 0.032      ; 0.866      ;
; 0.750 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[2]          ; clk          ; clk         ; 0.000        ; 0.032      ; 0.866      ;
; 0.750 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[3]          ; clk          ; clk         ; 0.000        ; 0.032      ; 0.866      ;
; 0.750 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[4]          ; clk          ; clk         ; 0.000        ; 0.032      ; 0.866      ;
; 0.750 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[5]          ; clk          ; clk         ; 0.000        ; 0.032      ; 0.866      ;
; 0.750 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[7]          ; clk          ; clk         ; 0.000        ; 0.032      ; 0.866      ;
; 0.750 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[8]          ; clk          ; clk         ; 0.000        ; 0.032      ; 0.866      ;
; 0.750 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[9]          ; clk          ; clk         ; 0.000        ; 0.032      ; 0.866      ;
; 0.750 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[10]         ; clk          ; clk         ; 0.000        ; 0.032      ; 0.866      ;
; 0.750 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[11]         ; clk          ; clk         ; 0.000        ; 0.032      ; 0.866      ;
; 0.754 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[6]                 ; clk          ; clk         ; 0.000        ; 0.032      ; 0.870      ;
; 0.754 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[3]                 ; clk          ; clk         ; 0.000        ; 0.032      ; 0.870      ;
; 0.754 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[0]                 ; clk          ; clk         ; 0.000        ; 0.032      ; 0.870      ;
; 0.754 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[1]                 ; clk          ; clk         ; 0.000        ; 0.032      ; 0.870      ;
; 0.754 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[2]                 ; clk          ; clk         ; 0.000        ; 0.032      ; 0.870      ;
; 0.754 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[7]                 ; clk          ; clk         ; 0.000        ; 0.032      ; 0.870      ;
; 0.754 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[4]                 ; clk          ; clk         ; 0.000        ; 0.032      ; 0.870      ;
; 0.754 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[5]                 ; clk          ; clk         ; 0.000        ; 0.032      ; 0.870      ;
; 0.754 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[8]                 ; clk          ; clk         ; 0.000        ; 0.032      ; 0.870      ;
; 0.754 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[10]                ; clk          ; clk         ; 0.000        ; 0.032      ; 0.870      ;
; 0.754 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[9]                 ; clk          ; clk         ; 0.000        ; 0.032      ; 0.870      ;
; 0.754 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[11]                ; clk          ; clk         ; 0.000        ; 0.032      ; 0.870      ;
; 0.757 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[0]             ; clk          ; clk         ; 0.000        ; 0.026      ; 0.867      ;
; 0.757 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[0]        ; clk          ; clk         ; 0.000        ; 0.033      ; 0.874      ;
; 0.757 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[1]             ; clk          ; clk         ; 0.000        ; 0.026      ; 0.867      ;
; 0.757 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[1]        ; clk          ; clk         ; 0.000        ; 0.033      ; 0.874      ;
; 0.757 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[2]             ; clk          ; clk         ; 0.000        ; 0.026      ; 0.867      ;
; 0.757 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[3]             ; clk          ; clk         ; 0.000        ; 0.026      ; 0.867      ;
; 0.757 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[4]             ; clk          ; clk         ; 0.000        ; 0.026      ; 0.867      ;
; 0.757 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[7]             ; clk          ; clk         ; 0.000        ; 0.026      ; 0.867      ;
; 0.757 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[6]             ; clk          ; clk         ; 0.000        ; 0.026      ; 0.867      ;
; 0.766 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[2]        ; clk          ; clk         ; 0.000        ; 0.033      ; 0.883      ;
; 0.766 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[3]        ; clk          ; clk         ; 0.000        ; 0.033      ; 0.883      ;
; 0.766 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[4]        ; clk          ; clk         ; 0.000        ; 0.033      ; 0.883      ;
; 0.766 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[7]        ; clk          ; clk         ; 0.000        ; 0.033      ; 0.883      ;
; 0.766 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[6]        ; clk          ; clk         ; 0.000        ; 0.033      ; 0.883      ;
; 0.766 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[5]        ; clk          ; clk         ; 0.000        ; 0.033      ; 0.883      ;
; 0.767 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error         ; clk          ; clk         ; 0.000        ; 0.032      ; 0.883      ;
; 0.767 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena           ; clk          ; clk         ; 0.000        ; 0.032      ; 0.883      ;
; 0.767 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.start       ; clk          ; clk         ; 0.000        ; 0.032      ; 0.883      ;
; 0.767 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|busy              ; clk          ; clk         ; 0.000        ; 0.032      ; 0.883      ;
; 0.767 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.stop        ; clk          ; clk         ; 0.000        ; 0.032      ; 0.883      ;
; 0.767 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr    ; clk          ; clk         ; 0.000        ; 0.032      ; 0.883      ;
; 0.767 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready       ; clk          ; clk         ; 0.000        ; 0.032      ; 0.883      ;
; 0.768 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|sda_int           ; clk          ; clk         ; 0.000        ; 0.032      ; 0.884      ;
; 0.768 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.wr          ; clk          ; clk         ; 0.000        ; 0.032      ; 0.884      ;
; 0.768 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.rd          ; clk          ; clk         ; 0.000        ; 0.032      ; 0.884      ;
; 0.768 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.mstr_ack    ; clk          ; clk         ; 0.000        ; 0.032      ; 0.884      ;
; 0.768 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack1    ; clk          ; clk         ; 0.000        ; 0.032      ; 0.884      ;
; 0.768 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack2    ; clk          ; clk         ; 0.000        ; 0.032      ; 0.884      ;
; 0.914 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]          ; clk          ; clk         ; 0.000        ; 0.029      ; 1.027      ;
; 0.914 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[4]          ; clk          ; clk         ; 0.000        ; 0.029      ; 1.027      ;
; 0.914 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]          ; clk          ; clk         ; 0.000        ; 0.029      ; 1.027      ;
; 0.914 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]          ; clk          ; clk         ; 0.000        ; 0.029      ; 1.027      ;
; 0.914 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[6]          ; clk          ; clk         ; 0.000        ; 0.029      ; 1.027      ;
; 0.914 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[5]          ; clk          ; clk         ; 0.000        ; 0.029      ; 1.027      ;
; 0.923 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]          ; clk          ; clk         ; 0.000        ; 0.029      ; 1.036      ;
; 0.923 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch           ; clk          ; clk         ; 0.000        ; 0.029      ; 1.036      ;
; 0.923 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8]          ; clk          ; clk         ; 0.000        ; 0.029      ; 1.036      ;
; 0.923 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[7]          ; clk          ; clk         ; 0.000        ; 0.029      ; 1.036      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                                                           ;
+-------------------------------------------------------------------------------------------------+----------+-------+----------+---------+---------------------+
; Clock                                                                                           ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------------------------------------------------------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack                                                                                ; -38.801  ; 0.148 ; -1.729   ; 0.251   ; -3.000              ;
;  clk                                                                                            ; -4.535   ; 0.148 ; -1.729   ; 0.500   ; -3.000              ;
;  simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; -38.801  ; 0.860 ; N/A      ; N/A     ; 0.398               ;
;  simple_struct:u0|usart:usart_0|bit_clk                                                         ; -1.945   ; 0.187 ; -0.456   ; 0.251   ; -1.487              ;
; Design-wide TNS                                                                                 ; -715.576 ; 0.0   ; -120.125 ; 0.0     ; -269.173            ;
;  clk                                                                                            ; -434.711 ; 0.000 ; -117.389 ; 0.000   ; -260.251            ;
;  simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; -272.075 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  simple_struct:u0|usart:usart_0|bit_clk                                                         ; -8.790   ; 0.000 ; -2.736   ; 0.000   ; -8.922              ;
+-------------------------------------------------------------------------------------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; leds_out[0]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds_out[1]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds_out[2]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds_out[3]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; TXD           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig_sel[0]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig_sel[1]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig_sel[2]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig_sel[3]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg7_code[0]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg7_code[1]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg7_code[2]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg7_code[3]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg7_code[4]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg7_code[5]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg7_code[6]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg7_code[7]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDA           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SCL           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; keys_in[0]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; keys_in[1]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; keys_in[2]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; keys_in[3]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; RXD                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDA                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SCL                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; clk                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; en                      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; leds_out[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; leds_out[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; leds_out[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; leds_out[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; TXD           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dig_sel[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dig_sel[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dig_sel[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.196 V                              ; 0.301 V                              ; 4.93e-09 s                  ; 3.56e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.196 V                             ; 0.301 V                             ; 4.93e-09 s                 ; 3.56e-09 s                 ; Yes                       ; Yes                       ;
; dig_sel[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg7_code[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg7_code[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg7_code[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg7_code[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg7_code[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg7_code[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg7_code[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg7_code[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDA           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SCL           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.51e-09 V                   ; 3.18 V              ; -0.157 V            ; 0.147 V                              ; 0.259 V                              ; 2.81e-10 s                  ; 2.53e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.51e-09 V                  ; 3.18 V             ; -0.157 V           ; 0.147 V                             ; 0.259 V                             ; 2.81e-10 s                 ; 2.53e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; leds_out[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; leds_out[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; leds_out[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; leds_out[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; TXD           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dig_sel[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dig_sel[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dig_sel[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.08 V              ; -0.00457 V          ; 0.185 V                              ; 0.21 V                               ; 5.8e-09 s                   ; 4.46e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.08 V             ; -0.00457 V         ; 0.185 V                             ; 0.21 V                              ; 5.8e-09 s                  ; 4.46e-09 s                 ; Yes                       ; Yes                       ;
; dig_sel[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg7_code[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg7_code[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg7_code[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg7_code[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg7_code[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg7_code[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg7_code[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg7_code[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDA           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SCL           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.6e-07 V                    ; 3.13 V              ; -0.103 V            ; 0.164 V                              ; 0.134 V                              ; 3.14e-10 s                  ; 4.05e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.6e-07 V                   ; 3.13 V             ; -0.103 V           ; 0.164 V                             ; 0.134 V                             ; 3.14e-10 s                 ; 4.05e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; leds_out[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; leds_out[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; leds_out[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; leds_out[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; TXD           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dig_sel[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dig_sel[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dig_sel[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; dig_sel[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg7_code[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg7_code[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg7_code[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg7_code[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg7_code[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg7_code[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg7_code[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg7_code[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDA           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SCL           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                                                                                                 ;
+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+----------+----------+----------+
; From Clock                                                                                     ; To Clock                                                                                       ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+----------+----------+----------+
; clk                                                                                            ; clk                                                                                            ; 2808         ; 1        ; 0        ; 0        ;
; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; clk                                                                                            ; 1            ; 1        ; 0        ; 0        ;
; simple_struct:u0|usart:usart_0|bit_clk                                                         ; clk                                                                                            ; 2            ; 1        ; 0        ; 0        ;
; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; > 2147483647 ; 0        ; 0        ; 0        ;
; clk                                                                                            ; simple_struct:u0|usart:usart_0|bit_clk                                                         ; 14           ; 0        ; 0        ; 0        ;
; simple_struct:u0|usart:usart_0|bit_clk                                                         ; simple_struct:u0|usart:usart_0|bit_clk                                                         ; 36           ; 0        ; 0        ; 0        ;
+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                                                                                                  ;
+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+----------+----------+----------+
; From Clock                                                                                     ; To Clock                                                                                       ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+----------+----------+----------+
; clk                                                                                            ; clk                                                                                            ; 2808         ; 1        ; 0        ; 0        ;
; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; clk                                                                                            ; 1            ; 1        ; 0        ; 0        ;
; simple_struct:u0|usart:usart_0|bit_clk                                                         ; clk                                                                                            ; 2            ; 1        ; 0        ; 0        ;
; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; > 2147483647 ; 0        ; 0        ; 0        ;
; clk                                                                                            ; simple_struct:u0|usart:usart_0|bit_clk                                                         ; 14           ; 0        ; 0        ; 0        ;
; simple_struct:u0|usart:usart_0|bit_clk                                                         ; simple_struct:u0|usart:usart_0|bit_clk                                                         ; 36           ; 0        ; 0        ; 0        ;
+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                              ;
+------------+----------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------------------------------------+----------+----------+----------+----------+
; clk        ; clk                                    ; 92       ; 0        ; 0        ; 0        ;
; clk        ; simple_struct:u0|usart:usart_0|bit_clk ; 6        ; 0        ; 0        ; 0        ;
+------------+----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                               ;
+------------+----------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------------------------------------+----------+----------+----------+----------+
; clk        ; clk                                    ; 92       ; 0        ; 0        ; 0        ;
; clk        ; simple_struct:u0|usart:usart_0|bit_clk ; 6        ; 0        ; 0        ; 0        ;
+------------+----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 10    ; 10   ;
; Unconstrained Output Ports      ; 13    ; 13   ;
; Unconstrained Output Port Paths ; 17    ; 17   ;
+---------------------------------+-------+------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Status Summary                                                                                                                                                                                                 ;
+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+------+-------------+
; Target                                                                                         ; Clock                                                                                          ; Type ; Status      ;
+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+------+-------------+
; clk                                                                                            ; clk                                                                                            ; Base ; Constrained ;
; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; Base ; Constrained ;
; simple_struct:u0|usart:usart_0|bit_clk                                                         ; simple_struct:u0|usart:usart_0|bit_clk                                                         ; Base ; Constrained ;
+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; SCL        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDA        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                           ;
+--------------+---------------------------------------------------------------------------------------+
; Output Port  ; Comment                                                                               ;
+--------------+---------------------------------------------------------------------------------------+
; SCL          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDA          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; TXD          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig_sel[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig_sel[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds_out[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; SCL        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDA        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                           ;
+--------------+---------------------------------------------------------------------------------------+
; Output Port  ; Comment                                                                               ;
+--------------+---------------------------------------------------------------------------------------+
; SCL          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDA          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; TXD          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig_sel[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig_sel[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds_out[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 22.1std.0 Build 915 10/25/2022 SC Standard Edition
    Info: Processing started: Tue Apr  9 18:44:03 2024
Info: Command: quartus_sta 19_PD_VHDL -c 19_PD_VHDL
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): The Timing Analyzer is analyzing 9 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Info (332104): Reading SDC File: 'd:/gitea/github/es/pcbteach/19_pd_vhdl/db/ip/simple_struct/submodules/altera_reset_controller.sdc'
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name simple_struct:u0|usart:usart_0|bit_clk simple_struct:u0|usart:usart_0|bit_clk
    Info (332105): create_clock -period 1.000 -name simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -38.801
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -38.801            -272.075 simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] 
    Info (332119):    -4.535            -434.711 clk 
    Info (332119):    -1.945              -8.790 simple_struct:u0|usart:usart_0|bit_clk 
Info (332146): Worst-case hold slack is 0.453
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.453               0.000 clk 
    Info (332119):     0.453               0.000 simple_struct:u0|usart:usart_0|bit_clk 
    Info (332119):     2.100               0.000 simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] 
Info (332146): Worst-case recovery slack is -1.729
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.729            -117.389 clk 
    Info (332119):    -0.456              -2.736 simple_struct:u0|usart:usart_0|bit_clk 
Info (332146): Worst-case removal slack is 0.803
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.803               0.000 simple_struct:u0|usart:usart_0|bit_clk 
    Info (332119):     1.172               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -260.251 clk 
    Info (332119):    -1.487              -8.922 simple_struct:u0|usart:usart_0|bit_clk 
    Info (332119):     0.484               0.000 simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -35.560
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -35.560            -248.803 simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] 
    Info (332119):    -4.191            -397.480 clk 
    Info (332119):    -1.792              -7.972 simple_struct:u0|usart:usart_0|bit_clk 
Info (332146): Worst-case hold slack is 0.401
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.401               0.000 clk 
    Info (332119):     0.402               0.000 simple_struct:u0|usart:usart_0|bit_clk 
    Info (332119):     1.867               0.000 simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] 
Info (332146): Worst-case recovery slack is -1.560
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.560            -103.276 clk 
    Info (332119):    -0.356              -2.136 simple_struct:u0|usart:usart_0|bit_clk 
Info (332146): Worst-case removal slack is 0.675
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.675               0.000 simple_struct:u0|usart:usart_0|bit_clk 
    Info (332119):     1.074               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -260.251 clk 
    Info (332119):    -1.487              -8.922 simple_struct:u0|usart:usart_0|bit_clk 
    Info (332119):     0.406               0.000 simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -15.914
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -15.914            -110.656 simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] 
    Info (332119):    -1.411             -93.071 clk 
    Info (332119):    -0.284              -0.368 simple_struct:u0|usart:usart_0|bit_clk 
Info (332146): Worst-case hold slack is 0.148
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.148               0.000 clk 
    Info (332119):     0.187               0.000 simple_struct:u0|usart:usart_0|bit_clk 
    Info (332119):     0.860               0.000 simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] 
Info (332146): Worst-case recovery slack is -0.274
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.274              -7.256 clk 
    Info (332119):     0.360               0.000 simple_struct:u0|usart:usart_0|bit_clk 
Info (332146): Worst-case removal slack is 0.251
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.251               0.000 simple_struct:u0|usart:usart_0|bit_clk 
    Info (332119):     0.500               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -226.828 clk 
    Info (332119):    -1.000              -6.000 simple_struct:u0|usart:usart_0|bit_clk 
    Info (332119):     0.398               0.000 simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4782 megabytes
    Info: Processing ended: Tue Apr  9 18:44:05 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


