<stg><name>operator+.1</name>


<trans_list>

<trans id="102" from="1" to="2">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="104" from="2" to="10">
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln61" val="1"/>
<literal name="and_ln61" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="105" from="2" to="3">
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="0"/>
</and_exp><and_exp><literal name="icmp_ln61" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="107" from="3" to="9">
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln61_9" val="1"/>
<literal name="and_ln61_5" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="108" from="3" to="8">
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61_5" val="0"/>
<literal name="icmp_ln141" val="1"/>
</and_exp><and_exp><literal name="icmp_ln61_9" val="0"/>
<literal name="icmp_ln141" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="109" from="3" to="7">
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61_5" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="1"/>
</and_exp><and_exp><literal name="icmp_ln61_9" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="110" from="3" to="4">
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61_5" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_67" val="0"/>
</and_exp><and_exp><literal name="icmp_ln61_9" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_67" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="111" from="3" to="6">
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61_5" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_67" val="1"/>
</and_exp><and_exp><literal name="icmp_ln61_9" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_67" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="112" from="4" to="5">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="114" from="6" to="5">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="115" from="7" to="5">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="116" from="8" to="5">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="117" from="9" to="5">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="118" from="10" to="5">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>
</trans_list>



<state_list>

<state id="1" st_id="1">

<operation id="11" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="3" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:0 %p_read = read i128 @_ssdm_op_Read.ap_auto.i128, i128 %p_read12

]]></Node>
<StgValue><ssdm name="p_read"/></StgValue>
</operation>

<operation id="12" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="4" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:1 %p_read_9 = read i128 @_ssdm_op_Read.ap_auto.i128, i128 %p_read13

]]></Node>
<StgValue><ssdm name="p_read_9"/></StgValue>
</operation>

<operation id="13" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="5" bw="32" op_0_bw="128">
<![CDATA[
:2 %trunc_ln61 = trunc i128 %p_read_9

]]></Node>
<StgValue><ssdm name="trunc_ln61"/></StgValue>
</operation>

<operation id="14" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="6" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:3 %icmp_ln61 = icmp_eq  i32 %trunc_ln61, i32 0

]]></Node>
<StgValue><ssdm name="icmp_ln61"/></StgValue>
</operation>

<operation id="15" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="7" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:4 %br_ln61 = br i1 %icmp_ln61, void %.critedge, void

]]></Node>
<StgValue><ssdm name="br_ln61"/></StgValue>
</operation>

<operation id="16" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln61" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="9" bw="32" op_0_bw="32" op_1_bw="128" op_2_bw="32" op_3_bw="32">
<![CDATA[
:0 %trunc_ln61_s = partselect i32 @_ssdm_op_PartSelect.i32.i128.i32.i32, i128 %p_read_9, i32 32, i32 63

]]></Node>
<StgValue><ssdm name="trunc_ln61_s"/></StgValue>
</operation>

<operation id="17" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln61" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="10" bw="32" op_0_bw="32">
<![CDATA[
:1 %bitcast_ln61 = bitcast i32 %trunc_ln61_s

]]></Node>
<StgValue><ssdm name="bitcast_ln61"/></StgValue>
</operation>

<operation id="18" st_id="1" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln61" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="16" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:7 %tmp_s = fcmp_oeq  i32 %bitcast_ln61, i32 0

]]></Node>
<StgValue><ssdm name="tmp_s"/></StgValue>
</operation>
</state>

<state id="2" st_id="2">

<operation id="19" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln61" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="11" bw="8" op_0_bw="8" op_1_bw="128" op_2_bw="32" op_3_bw="32">
<![CDATA[
:2 %tmp = partselect i8 @_ssdm_op_PartSelect.i8.i128.i32.i32, i128 %p_read_9, i32 55, i32 62

]]></Node>
<StgValue><ssdm name="tmp"/></StgValue>
</operation>

<operation id="20" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln61" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="12" bw="23" op_0_bw="23" op_1_bw="128" op_2_bw="32" op_3_bw="32">
<![CDATA[
:3 %trunc_ln61_5 = partselect i23 @_ssdm_op_PartSelect.i23.i128.i32.i32, i128 %p_read_9, i32 32, i32 54

]]></Node>
<StgValue><ssdm name="trunc_ln61_5"/></StgValue>
</operation>

<operation id="21" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln61" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="13" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:4 %icmp_ln61_13 = icmp_ne  i8 %tmp, i8 255

]]></Node>
<StgValue><ssdm name="icmp_ln61_13"/></StgValue>
</operation>

<operation id="22" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln61" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="14" bw="1" op_0_bw="23" op_1_bw="23">
<![CDATA[
:5 %icmp_ln61_14 = icmp_eq  i23 %trunc_ln61_5, i23 0

]]></Node>
<StgValue><ssdm name="icmp_ln61_14"/></StgValue>
</operation>

<operation id="23" st_id="2" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln61" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="15" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:6 %or_ln61 = or i1 %icmp_ln61_14, i1 %icmp_ln61_13

]]></Node>
<StgValue><ssdm name="or_ln61"/></StgValue>
</operation>

<operation id="24" st_id="2" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln61" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="16" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:7 %tmp_s = fcmp_oeq  i32 %bitcast_ln61, i32 0

]]></Node>
<StgValue><ssdm name="tmp_s"/></StgValue>
</operation>

<operation id="25" st_id="2" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln61" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="17" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:8 %and_ln61 = and i1 %or_ln61, i1 %tmp_s

]]></Node>
<StgValue><ssdm name="and_ln61"/></StgValue>
</operation>

<operation id="26" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln61" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="18" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:9 %br_ln61 = br i1 %and_ln61, void %.critedge, void %_ZNK3BaneqEf.exit

]]></Node>
<StgValue><ssdm name="br_ln61"/></StgValue>
</operation>

<operation id="27" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="0"/>
</and_exp><and_exp><literal name="icmp_ln61" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="20" bw="32" op_0_bw="128">
<![CDATA[
.critedge:0 %trunc_ln61_2 = trunc i128 %p_read

]]></Node>
<StgValue><ssdm name="trunc_ln61_2"/></StgValue>
</operation>

<operation id="28" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="0"/>
</and_exp><and_exp><literal name="icmp_ln61" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="21" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
.critedge:1 %icmp_ln61_9 = icmp_eq  i32 %trunc_ln61_2, i32 0

]]></Node>
<StgValue><ssdm name="icmp_ln61_9"/></StgValue>
</operation>

<operation id="29" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="0"/>
</and_exp><and_exp><literal name="icmp_ln61" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="22" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
.critedge:2 %br_ln61 = br i1 %icmp_ln61_9, void %.critedge8, void

]]></Node>
<StgValue><ssdm name="br_ln61"/></StgValue>
</operation>

<operation id="30" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="0"/>
<literal name="icmp_ln61_9" val="1"/>
</and_exp><and_exp><literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_9" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="24" bw="32" op_0_bw="32" op_1_bw="128" op_2_bw="32" op_3_bw="32">
<![CDATA[
:0 %trunc_ln61_7 = partselect i32 @_ssdm_op_PartSelect.i32.i128.i32.i32, i128 %p_read, i32 32, i32 63

]]></Node>
<StgValue><ssdm name="trunc_ln61_7"/></StgValue>
</operation>

<operation id="31" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="0"/>
<literal name="icmp_ln61_9" val="1"/>
</and_exp><and_exp><literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_9" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="25" bw="32" op_0_bw="32">
<![CDATA[
:1 %bitcast_ln61_2 = bitcast i32 %trunc_ln61_7

]]></Node>
<StgValue><ssdm name="bitcast_ln61_2"/></StgValue>
</operation>

<operation id="32" st_id="2" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="0"/>
<literal name="icmp_ln61_9" val="1"/>
</and_exp><and_exp><literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_9" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="31" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:7 %tmp_66 = fcmp_oeq  i32 %bitcast_ln61_2, i32 0

]]></Node>
<StgValue><ssdm name="tmp_66"/></StgValue>
</operation>
</state>

<state id="3" st_id="3">

<operation id="33" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln61_9" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="26" bw="8" op_0_bw="8" op_1_bw="128" op_2_bw="32" op_3_bw="32">
<![CDATA[
:2 %tmp_65 = partselect i8 @_ssdm_op_PartSelect.i8.i128.i32.i32, i128 %p_read, i32 55, i32 62

]]></Node>
<StgValue><ssdm name="tmp_65"/></StgValue>
</operation>

<operation id="34" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln61_9" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="27" bw="23" op_0_bw="23" op_1_bw="128" op_2_bw="32" op_3_bw="32">
<![CDATA[
:3 %trunc_ln61_8 = partselect i23 @_ssdm_op_PartSelect.i23.i128.i32.i32, i128 %p_read, i32 32, i32 54

]]></Node>
<StgValue><ssdm name="trunc_ln61_8"/></StgValue>
</operation>

<operation id="35" st_id="3" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln61_9" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="28" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:4 %icmp_ln61_15 = icmp_ne  i8 %tmp_65, i8 255

]]></Node>
<StgValue><ssdm name="icmp_ln61_15"/></StgValue>
</operation>

<operation id="36" st_id="3" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln61_9" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="29" bw="1" op_0_bw="23" op_1_bw="23">
<![CDATA[
:5 %icmp_ln61_16 = icmp_eq  i23 %trunc_ln61_8, i23 0

]]></Node>
<StgValue><ssdm name="icmp_ln61_16"/></StgValue>
</operation>

<operation id="37" st_id="3" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln61_9" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="30" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:6 %or_ln61_2 = or i1 %icmp_ln61_16, i1 %icmp_ln61_15

]]></Node>
<StgValue><ssdm name="or_ln61_2"/></StgValue>
</operation>

<operation id="38" st_id="3" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln61_9" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="31" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:7 %tmp_66 = fcmp_oeq  i32 %bitcast_ln61_2, i32 0

]]></Node>
<StgValue><ssdm name="tmp_66"/></StgValue>
</operation>

<operation id="39" st_id="3" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln61_9" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="32" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:8 %and_ln61_5 = and i1 %or_ln61_2, i1 %tmp_66

]]></Node>
<StgValue><ssdm name="and_ln61_5"/></StgValue>
</operation>

<operation id="40" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln61_9" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="33" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:9 %br_ln61 = br i1 %and_ln61_5, void %.critedge8, void %_ZNK3BaneqEf.exit7

]]></Node>
<StgValue><ssdm name="br_ln61"/></StgValue>
</operation>

<operation id="41" st_id="3" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61_5" val="0"/>
</and_exp><and_exp><literal name="icmp_ln61_9" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="35" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
.critedge8:0 %diff_p = sub i32 %trunc_ln61, i32 %trunc_ln61_2

]]></Node>
<StgValue><ssdm name="diff_p"/></StgValue>
</operation>

<operation id="42" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61_5" val="0"/>
</and_exp><and_exp><literal name="icmp_ln61_9" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="36" bw="2" op_0_bw="32">
<![CDATA[
.critedge8:1 %trunc_ln138 = trunc i32 %diff_p

]]></Node>
<StgValue><ssdm name="trunc_ln138"/></StgValue>
</operation>

<operation id="43" st_id="3" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61_5" val="0"/>
</and_exp><and_exp><literal name="icmp_ln61_9" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="37" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
.critedge8:2 %icmp_ln141 = icmp_sgt  i32 %diff_p, i32 2

]]></Node>
<StgValue><ssdm name="icmp_ln141"/></StgValue>
</operation>

<operation id="44" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61_5" val="0"/>
</and_exp><and_exp><literal name="icmp_ln61_9" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="38" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
.critedge8:3 %br_ln141 = br i1 %icmp_ln141, void, void

]]></Node>
<StgValue><ssdm name="br_ln141"/></StgValue>
</operation>

<operation id="45" st_id="3" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61_5" val="0"/>
<literal name="icmp_ln141" val="0"/>
</and_exp><and_exp><literal name="icmp_ln61_9" val="0"/>
<literal name="icmp_ln141" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="40" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %icmp_ln144 = icmp_slt  i32 %diff_p, i32 4294967294

]]></Node>
<StgValue><ssdm name="icmp_ln144"/></StgValue>
</operation>

<operation id="46" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61_5" val="0"/>
<literal name="icmp_ln141" val="0"/>
</and_exp><and_exp><literal name="icmp_ln61_9" val="0"/>
<literal name="icmp_ln141" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="41" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1 %br_ln144 = br i1 %icmp_ln144, void, void

]]></Node>
<StgValue><ssdm name="br_ln144"/></StgValue>
</operation>

<operation id="47" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61_5" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
</and_exp><and_exp><literal name="icmp_ln61_9" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="43" bw="1" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
:0 %tmp_67 = bitselect i1 @_ssdm_op_BitSelect.i1.i32.i32, i32 %diff_p, i32 31

]]></Node>
<StgValue><ssdm name="tmp_67"/></StgValue>
</operation>

<operation id="48" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61_5" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
</and_exp><and_exp><literal name="icmp_ln61_9" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="44" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1 %br_ln148 = br i1 %tmp_67, void, void

]]></Node>
<StgValue><ssdm name="br_ln148"/></StgValue>
</operation>

<operation id="49" st_id="3" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61_5" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_67" val="1"/>
</and_exp><and_exp><literal name="icmp_ln61_9" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_67" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="53" bw="2" op_0_bw="2" op_1_bw="2">
<![CDATA[
:0 %sub_ln149 = sub i2 0, i2 %trunc_ln138

]]></Node>
<StgValue><ssdm name="sub_ln149"/></StgValue>
</operation>
</state>

<state id="4" st_id="4">

<operation id="50" st_id="4" stage="2" lat="2">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="46" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128" op_3_bw="2">
<![CDATA[
:0 %call_ret5 = call i128 @_sum, i128 %p_read_9, i128 %p_read, i2 %trunc_ln138

]]></Node>
<StgValue><ssdm name="call_ret5"/></StgValue>
</operation>
</state>

<state id="5" st_id="5">

<operation id="51" st_id="5" stage="1" lat="2">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="0"/>
<literal name="and_ln61_5" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_67" val="0"/>
</and_exp><and_exp><literal name="and_ln61" val="0"/>
<literal name="icmp_ln61_9" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_67" val="0"/>
</and_exp><and_exp><literal name="icmp_ln61" val="0"/>
<literal name="and_ln61_5" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_67" val="0"/>
</and_exp><and_exp><literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_9" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_67" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="46" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128" op_3_bw="2">
<![CDATA[
:0 %call_ret5 = call i128 @_sum, i128 %p_read_9, i128 %p_read, i2 %trunc_ln138

]]></Node>
<StgValue><ssdm name="call_ret5"/></StgValue>
</operation>

<operation id="52" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="0"/>
<literal name="and_ln61_5" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_67" val="0"/>
</and_exp><and_exp><literal name="and_ln61" val="0"/>
<literal name="icmp_ln61_9" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_67" val="0"/>
</and_exp><and_exp><literal name="icmp_ln61" val="0"/>
<literal name="and_ln61_5" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_67" val="0"/>
</and_exp><and_exp><literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_9" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_67" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="47" bw="32" op_0_bw="128">
<![CDATA[
:1 %call_ret2 = extractvalue i128 %call_ret5

]]></Node>
<StgValue><ssdm name="call_ret2"/></StgValue>
</operation>

<operation id="53" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="0"/>
<literal name="and_ln61_5" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_67" val="0"/>
</and_exp><and_exp><literal name="and_ln61" val="0"/>
<literal name="icmp_ln61_9" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_67" val="0"/>
</and_exp><and_exp><literal name="icmp_ln61" val="0"/>
<literal name="and_ln61_5" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_67" val="0"/>
</and_exp><and_exp><literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_9" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_67" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="48" bw="32" op_0_bw="128">
<![CDATA[
:2 %agg_result_1_ret = extractvalue i128 %call_ret5

]]></Node>
<StgValue><ssdm name="agg_result_1_ret"/></StgValue>
</operation>

<operation id="54" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="0"/>
<literal name="and_ln61_5" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_67" val="0"/>
</and_exp><and_exp><literal name="and_ln61" val="0"/>
<literal name="icmp_ln61_9" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_67" val="0"/>
</and_exp><and_exp><literal name="icmp_ln61" val="0"/>
<literal name="and_ln61_5" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_67" val="0"/>
</and_exp><and_exp><literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_9" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_67" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="49" bw="32" op_0_bw="128">
<![CDATA[
:3 %agg_result_11_ret = extractvalue i128 %call_ret5

]]></Node>
<StgValue><ssdm name="agg_result_11_ret"/></StgValue>
</operation>

<operation id="55" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="0"/>
<literal name="and_ln61_5" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_67" val="0"/>
</and_exp><and_exp><literal name="and_ln61" val="0"/>
<literal name="icmp_ln61_9" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_67" val="0"/>
</and_exp><and_exp><literal name="icmp_ln61" val="0"/>
<literal name="and_ln61_5" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_67" val="0"/>
</and_exp><and_exp><literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_9" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_67" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="50" bw="32" op_0_bw="128">
<![CDATA[
:4 %agg_result_12_ret = extractvalue i128 %call_ret5

]]></Node>
<StgValue><ssdm name="agg_result_12_ret"/></StgValue>
</operation>

<operation id="56" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="0"/>
<literal name="and_ln61_5" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_67" val="0"/>
</and_exp><and_exp><literal name="and_ln61" val="0"/>
<literal name="icmp_ln61_9" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_67" val="0"/>
</and_exp><and_exp><literal name="icmp_ln61" val="0"/>
<literal name="and_ln61_5" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_67" val="0"/>
</and_exp><and_exp><literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_9" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_67" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="51" bw="0" op_0_bw="0">
<![CDATA[
:5 %br_ln151 = br void

]]></Node>
<StgValue><ssdm name="br_ln151"/></StgValue>
</operation>

<operation id="57" st_id="5" stage="1" lat="2">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="0"/>
<literal name="and_ln61_5" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_67" val="1"/>
</and_exp><and_exp><literal name="and_ln61" val="0"/>
<literal name="icmp_ln61_9" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_67" val="1"/>
</and_exp><and_exp><literal name="icmp_ln61" val="0"/>
<literal name="and_ln61_5" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_67" val="1"/>
</and_exp><and_exp><literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_9" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_67" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="54" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128" op_3_bw="2">
<![CDATA[
:1 %call_ret9 = call i128 @_sum, i128 %p_read, i128 %p_read_9, i2 %sub_ln149

]]></Node>
<StgValue><ssdm name="call_ret9"/></StgValue>
</operation>

<operation id="58" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="0"/>
<literal name="and_ln61_5" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_67" val="1"/>
</and_exp><and_exp><literal name="and_ln61" val="0"/>
<literal name="icmp_ln61_9" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_67" val="1"/>
</and_exp><and_exp><literal name="icmp_ln61" val="0"/>
<literal name="and_ln61_5" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_67" val="1"/>
</and_exp><and_exp><literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_9" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_67" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="55" bw="32" op_0_bw="128">
<![CDATA[
:2 %call_ret = extractvalue i128 %call_ret9

]]></Node>
<StgValue><ssdm name="call_ret"/></StgValue>
</operation>

<operation id="59" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="0"/>
<literal name="and_ln61_5" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_67" val="1"/>
</and_exp><and_exp><literal name="and_ln61" val="0"/>
<literal name="icmp_ln61_9" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_67" val="1"/>
</and_exp><and_exp><literal name="icmp_ln61" val="0"/>
<literal name="and_ln61_5" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_67" val="1"/>
</and_exp><and_exp><literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_9" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_67" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="56" bw="32" op_0_bw="128">
<![CDATA[
:3 %agg_result_1_ret2 = extractvalue i128 %call_ret9

]]></Node>
<StgValue><ssdm name="agg_result_1_ret2"/></StgValue>
</operation>

<operation id="60" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="0"/>
<literal name="and_ln61_5" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_67" val="1"/>
</and_exp><and_exp><literal name="and_ln61" val="0"/>
<literal name="icmp_ln61_9" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_67" val="1"/>
</and_exp><and_exp><literal name="icmp_ln61" val="0"/>
<literal name="and_ln61_5" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_67" val="1"/>
</and_exp><and_exp><literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_9" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_67" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="57" bw="32" op_0_bw="128">
<![CDATA[
:4 %agg_result_11_ret3 = extractvalue i128 %call_ret9

]]></Node>
<StgValue><ssdm name="agg_result_11_ret3"/></StgValue>
</operation>

<operation id="61" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="0"/>
<literal name="and_ln61_5" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_67" val="1"/>
</and_exp><and_exp><literal name="and_ln61" val="0"/>
<literal name="icmp_ln61_9" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_67" val="1"/>
</and_exp><and_exp><literal name="icmp_ln61" val="0"/>
<literal name="and_ln61_5" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_67" val="1"/>
</and_exp><and_exp><literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_9" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_67" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="58" bw="32" op_0_bw="128">
<![CDATA[
:5 %agg_result_12_ret4 = extractvalue i128 %call_ret9

]]></Node>
<StgValue><ssdm name="agg_result_12_ret4"/></StgValue>
</operation>

<operation id="62" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="0"/>
<literal name="and_ln61_5" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_67" val="1"/>
</and_exp><and_exp><literal name="and_ln61" val="0"/>
<literal name="icmp_ln61_9" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_67" val="1"/>
</and_exp><and_exp><literal name="icmp_ln61" val="0"/>
<literal name="and_ln61_5" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_67" val="1"/>
</and_exp><and_exp><literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_9" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_67" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="59" bw="0" op_0_bw="0">
<![CDATA[
:6 %br_ln149 = br void

]]></Node>
<StgValue><ssdm name="br_ln149"/></StgValue>
</operation>

<operation id="63" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="94" bw="32" op_0_bw="32" op_1_bw="0" op_2_bw="32" op_3_bw="0" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="0" op_8_bw="32" op_9_bw="0" op_10_bw="32" op_11_bw="0">
<![CDATA[
:0 %agg_result_1_0 = phi i32 %bitcast_ln142, void, i32 %bitcast_ln145, void, i32 %agg_result_1_ret2, void, i32 %agg_result_1_ret, void, i32 %bitcast_ln136, void %_ZNK3BaneqEf.exit7, i32 %bitcast_ln133, void %_ZNK3BaneqEf.exit

]]></Node>
<StgValue><ssdm name="agg_result_1_0"/></StgValue>
</operation>

<operation id="64" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="95" bw="32" op_0_bw="32" op_1_bw="0" op_2_bw="32" op_3_bw="0" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="0" op_8_bw="32" op_9_bw="0" op_10_bw="32" op_11_bw="0">
<![CDATA[
:1 %agg_result_112_0 = phi i32 %bitcast_ln142_3, void, i32 %bitcast_ln145_1, void, i32 %agg_result_11_ret3, void, i32 %agg_result_11_ret, void, i32 %bitcast_ln136_3, void %_ZNK3BaneqEf.exit7, i32 %bitcast_ln133_1, void %_ZNK3BaneqEf.exit

]]></Node>
<StgValue><ssdm name="agg_result_112_0"/></StgValue>
</operation>

<operation id="65" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="96" bw="32" op_0_bw="32" op_1_bw="0" op_2_bw="32" op_3_bw="0" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="0" op_8_bw="32" op_9_bw="0" op_10_bw="32" op_11_bw="0">
<![CDATA[
:2 %agg_result_12_0 = phi i32 %bitcast_ln142_4, void, i32 %bitcast_ln145_2, void, i32 %agg_result_12_ret4, void, i32 %agg_result_12_ret, void, i32 %bitcast_ln136_4, void %_ZNK3BaneqEf.exit7, i32 %bitcast_ln133_2, void %_ZNK3BaneqEf.exit

]]></Node>
<StgValue><ssdm name="agg_result_12_0"/></StgValue>
</operation>

<operation id="66" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="97" bw="32" op_0_bw="32" op_1_bw="0" op_2_bw="32" op_3_bw="0" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="0" op_8_bw="32" op_9_bw="0" op_10_bw="32" op_11_bw="0">
<![CDATA[
:3 %agg_result_01_0 = phi i32 %trunc_ln61, void, i32 %trunc_ln61_2, void, i32 %call_ret, void, i32 %call_ret2, void, i32 %trunc_ln61, void %_ZNK3BaneqEf.exit7, i32 %trunc_ln133, void %_ZNK3BaneqEf.exit

]]></Node>
<StgValue><ssdm name="agg_result_01_0"/></StgValue>
</operation>

<operation id="67" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="98" bw="128" op_0_bw="128" op_1_bw="32">
<![CDATA[
:4 %mrv = insertvalue i128 <undef>, i32 %agg_result_01_0

]]></Node>
<StgValue><ssdm name="mrv"/></StgValue>
</operation>

<operation id="68" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="99" bw="128" op_0_bw="128" op_1_bw="32">
<![CDATA[
:5 %mrv_1 = insertvalue i128 %mrv, i32 %agg_result_1_0

]]></Node>
<StgValue><ssdm name="mrv_1"/></StgValue>
</operation>

<operation id="69" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="100" bw="128" op_0_bw="128" op_1_bw="32">
<![CDATA[
:6 %mrv_2 = insertvalue i128 %mrv_1, i32 %agg_result_112_0

]]></Node>
<StgValue><ssdm name="mrv_2"/></StgValue>
</operation>

<operation id="70" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="101" bw="128" op_0_bw="128" op_1_bw="32">
<![CDATA[
:7 %mrv_3 = insertvalue i128 %mrv_2, i32 %agg_result_12_0

]]></Node>
<StgValue><ssdm name="mrv_3"/></StgValue>
</operation>

<operation id="71" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="102" bw="0" op_0_bw="128">
<![CDATA[
:8 %ret_ln152 = ret i128 %mrv_3

]]></Node>
<StgValue><ssdm name="ret_ln152"/></StgValue>
</operation>
</state>

<state id="6" st_id="6">

<operation id="72" st_id="6" stage="2" lat="2">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="54" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128" op_3_bw="2">
<![CDATA[
:1 %call_ret9 = call i128 @_sum, i128 %p_read, i128 %p_read_9, i2 %sub_ln149

]]></Node>
<StgValue><ssdm name="call_ret9"/></StgValue>
</operation>
</state>

<state id="7" st_id="7">

<operation id="73" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="61" bw="32" op_0_bw="32" op_1_bw="128" op_2_bw="32" op_3_bw="32">
<![CDATA[
:0 %trunc_ln3 = partselect i32 @_ssdm_op_PartSelect.i32.i128.i32.i32, i128 %p_read, i32 32, i32 63

]]></Node>
<StgValue><ssdm name="trunc_ln3"/></StgValue>
</operation>

<operation id="74" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="62" bw="32" op_0_bw="32">
<![CDATA[
:1 %bitcast_ln145 = bitcast i32 %trunc_ln3

]]></Node>
<StgValue><ssdm name="bitcast_ln145"/></StgValue>
</operation>

<operation id="75" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="63" bw="32" op_0_bw="32" op_1_bw="128" op_2_bw="32" op_3_bw="32">
<![CDATA[
:2 %trunc_ln145_1 = partselect i32 @_ssdm_op_PartSelect.i32.i128.i32.i32, i128 %p_read, i32 64, i32 95

]]></Node>
<StgValue><ssdm name="trunc_ln145_1"/></StgValue>
</operation>

<operation id="76" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="64" bw="32" op_0_bw="32">
<![CDATA[
:3 %bitcast_ln145_1 = bitcast i32 %trunc_ln145_1

]]></Node>
<StgValue><ssdm name="bitcast_ln145_1"/></StgValue>
</operation>

<operation id="77" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="65" bw="32" op_0_bw="32" op_1_bw="128" op_2_bw="32" op_3_bw="32">
<![CDATA[
:4 %trunc_ln145_2 = partselect i32 @_ssdm_op_PartSelect.i32.i128.i32.i32, i128 %p_read, i32 96, i32 127

]]></Node>
<StgValue><ssdm name="trunc_ln145_2"/></StgValue>
</operation>

<operation id="78" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="66" bw="32" op_0_bw="32">
<![CDATA[
:5 %bitcast_ln145_2 = bitcast i32 %trunc_ln145_2

]]></Node>
<StgValue><ssdm name="bitcast_ln145_2"/></StgValue>
</operation>

<operation id="79" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="67" bw="0" op_0_bw="0">
<![CDATA[
:6 %br_ln145 = br void

]]></Node>
<StgValue><ssdm name="br_ln145"/></StgValue>
</operation>
</state>

<state id="8" st_id="8">

<operation id="80" st_id="8" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="69" bw="32" op_0_bw="32" op_1_bw="128" op_2_bw="32" op_3_bw="32">
<![CDATA[
:0 %trunc_ln2 = partselect i32 @_ssdm_op_PartSelect.i32.i128.i32.i32, i128 %p_read_9, i32 32, i32 63

]]></Node>
<StgValue><ssdm name="trunc_ln2"/></StgValue>
</operation>

<operation id="81" st_id="8" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="70" bw="32" op_0_bw="32">
<![CDATA[
:1 %bitcast_ln142 = bitcast i32 %trunc_ln2

]]></Node>
<StgValue><ssdm name="bitcast_ln142"/></StgValue>
</operation>

<operation id="82" st_id="8" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="71" bw="32" op_0_bw="32" op_1_bw="128" op_2_bw="32" op_3_bw="32">
<![CDATA[
:2 %trunc_ln142_3 = partselect i32 @_ssdm_op_PartSelect.i32.i128.i32.i32, i128 %p_read_9, i32 64, i32 95

]]></Node>
<StgValue><ssdm name="trunc_ln142_3"/></StgValue>
</operation>

<operation id="83" st_id="8" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="72" bw="32" op_0_bw="32">
<![CDATA[
:3 %bitcast_ln142_3 = bitcast i32 %trunc_ln142_3

]]></Node>
<StgValue><ssdm name="bitcast_ln142_3"/></StgValue>
</operation>

<operation id="84" st_id="8" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="73" bw="32" op_0_bw="32" op_1_bw="128" op_2_bw="32" op_3_bw="32">
<![CDATA[
:4 %trunc_ln142_4 = partselect i32 @_ssdm_op_PartSelect.i32.i128.i32.i32, i128 %p_read_9, i32 96, i32 127

]]></Node>
<StgValue><ssdm name="trunc_ln142_4"/></StgValue>
</operation>

<operation id="85" st_id="8" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="74" bw="32" op_0_bw="32">
<![CDATA[
:5 %bitcast_ln142_4 = bitcast i32 %trunc_ln142_4

]]></Node>
<StgValue><ssdm name="bitcast_ln142_4"/></StgValue>
</operation>

<operation id="86" st_id="8" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="75" bw="0" op_0_bw="0">
<![CDATA[
:6 %br_ln142 = br void

]]></Node>
<StgValue><ssdm name="br_ln142"/></StgValue>
</operation>
</state>

<state id="9" st_id="9">

<operation id="87" st_id="9" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="77" bw="32" op_0_bw="32" op_1_bw="128" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ZNK3BaneqEf.exit7:0 %trunc_ln = partselect i32 @_ssdm_op_PartSelect.i32.i128.i32.i32, i128 %p_read_9, i32 32, i32 63

]]></Node>
<StgValue><ssdm name="trunc_ln"/></StgValue>
</operation>

<operation id="88" st_id="9" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="78" bw="32" op_0_bw="32">
<![CDATA[
_ZNK3BaneqEf.exit7:1 %bitcast_ln136 = bitcast i32 %trunc_ln

]]></Node>
<StgValue><ssdm name="bitcast_ln136"/></StgValue>
</operation>

<operation id="89" st_id="9" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="79" bw="32" op_0_bw="32" op_1_bw="128" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ZNK3BaneqEf.exit7:2 %trunc_ln136_3 = partselect i32 @_ssdm_op_PartSelect.i32.i128.i32.i32, i128 %p_read_9, i32 64, i32 95

]]></Node>
<StgValue><ssdm name="trunc_ln136_3"/></StgValue>
</operation>

<operation id="90" st_id="9" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="80" bw="32" op_0_bw="32">
<![CDATA[
_ZNK3BaneqEf.exit7:3 %bitcast_ln136_3 = bitcast i32 %trunc_ln136_3

]]></Node>
<StgValue><ssdm name="bitcast_ln136_3"/></StgValue>
</operation>

<operation id="91" st_id="9" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="81" bw="32" op_0_bw="32" op_1_bw="128" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ZNK3BaneqEf.exit7:4 %trunc_ln136_4 = partselect i32 @_ssdm_op_PartSelect.i32.i128.i32.i32, i128 %p_read_9, i32 96, i32 127

]]></Node>
<StgValue><ssdm name="trunc_ln136_4"/></StgValue>
</operation>

<operation id="92" st_id="9" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="82" bw="32" op_0_bw="32">
<![CDATA[
_ZNK3BaneqEf.exit7:5 %bitcast_ln136_4 = bitcast i32 %trunc_ln136_4

]]></Node>
<StgValue><ssdm name="bitcast_ln136_4"/></StgValue>
</operation>

<operation id="93" st_id="9" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="83" bw="0" op_0_bw="0">
<![CDATA[
_ZNK3BaneqEf.exit7:6 %br_ln136 = br void

]]></Node>
<StgValue><ssdm name="br_ln136"/></StgValue>
</operation>
</state>

<state id="10" st_id="10">

<operation id="94" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="85" bw="32" op_0_bw="128">
<![CDATA[
_ZNK3BaneqEf.exit:0 %trunc_ln133 = trunc i128 %p_read

]]></Node>
<StgValue><ssdm name="trunc_ln133"/></StgValue>
</operation>

<operation id="95" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="86" bw="32" op_0_bw="32" op_1_bw="128" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ZNK3BaneqEf.exit:1 %trunc_ln133_1 = partselect i32 @_ssdm_op_PartSelect.i32.i128.i32.i32, i128 %p_read, i32 32, i32 63

]]></Node>
<StgValue><ssdm name="trunc_ln133_1"/></StgValue>
</operation>

<operation id="96" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="87" bw="32" op_0_bw="32">
<![CDATA[
_ZNK3BaneqEf.exit:2 %bitcast_ln133 = bitcast i32 %trunc_ln133_1

]]></Node>
<StgValue><ssdm name="bitcast_ln133"/></StgValue>
</operation>

<operation id="97" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="88" bw="32" op_0_bw="32" op_1_bw="128" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ZNK3BaneqEf.exit:3 %trunc_ln133_2 = partselect i32 @_ssdm_op_PartSelect.i32.i128.i32.i32, i128 %p_read, i32 64, i32 95

]]></Node>
<StgValue><ssdm name="trunc_ln133_2"/></StgValue>
</operation>

<operation id="98" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="89" bw="32" op_0_bw="32">
<![CDATA[
_ZNK3BaneqEf.exit:4 %bitcast_ln133_1 = bitcast i32 %trunc_ln133_2

]]></Node>
<StgValue><ssdm name="bitcast_ln133_1"/></StgValue>
</operation>

<operation id="99" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="90" bw="32" op_0_bw="32" op_1_bw="128" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ZNK3BaneqEf.exit:5 %trunc_ln133_3 = partselect i32 @_ssdm_op_PartSelect.i32.i128.i32.i32, i128 %p_read, i32 96, i32 127

]]></Node>
<StgValue><ssdm name="trunc_ln133_3"/></StgValue>
</operation>

<operation id="100" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="91" bw="32" op_0_bw="32">
<![CDATA[
_ZNK3BaneqEf.exit:6 %bitcast_ln133_2 = bitcast i32 %trunc_ln133_3

]]></Node>
<StgValue><ssdm name="bitcast_ln133_2"/></StgValue>
</operation>

<operation id="101" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="92" bw="0" op_0_bw="0">
<![CDATA[
_ZNK3BaneqEf.exit:7 %br_ln133 = br void

]]></Node>
<StgValue><ssdm name="br_ln133"/></StgValue>
</operation>
</state>
</state_list>


<ports>
</ports>


<dataflows>
</dataflows>


</stg>
