library ieee;
use ieee.std_logic_1164.all;
--use ieee.std_logic_arith.all; --Es propietaria de Xilinx
--use ieee.std_logic_unsigned.all; --Es propietaria de Xilinx
--use ieee.numeric_std.all; --Ambas se reemplazan con se reemplaza con: use ieee.numeric_std.all
-- compilar con ghdl -s --std=08 --ieee=synopsys archivo.vhd si usamos las bibliotecas de Xilnx

entity TEMPLATE is
	port (B : in STD_LOGIC;
		  A	: in STD_LOGIC;
		  Z : out STD_LOGIC);
end TEMPLATE;

architecture RTL of TEMPLATE is

begin

end RTL;