TimeQuest Timing Analyzer report for phase_test2
Mon Apr 27 17:54:14 2020
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'sys_clk'
 13. Slow 1200mV 85C Model Hold: 'sys_clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'sys_clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'sys_clk'
 27. Slow 1200mV 0C Model Hold: 'sys_clk'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'sys_clk'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'sys_clk'
 40. Fast 1200mV 0C Model Hold: 'sys_clk'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'sys_clk'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv 0c Model)
 55. Signal Integrity Metrics (Slow 1200mv 85c Model)
 56. Signal Integrity Metrics (Fast 1200mv 0c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Full Version ;
; Revision Name      ; phase_test2                                         ;
; Device Family      ; Cyclone IV E                                        ;
; Device Name        ; EP4CE10F17C8                                        ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                                        ;
+-------------------------------------------------------+-----------+------------+-----------+---------+------------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+---------------------------------------------------------+-----------------------------------------------------------+
; Clock Name                                            ; Type      ; Period     ; Frequency ; Rise    ; Fall       ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master  ; Source                                                  ; Targets                                                   ;
+-------------------------------------------------------+-----------+------------+-----------+---------+------------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+---------------------------------------------------------+-----------------------------------------------------------+
; sys_clk                                               ; Base      ; 20.000     ; 50.0 MHz  ; 0.000   ; 10.000     ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                                         ; { sys_clk }                                               ;
; u_pll_clk|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 200000.000 ; 0.01 MHz  ; 0.000   ; 100000.000 ; 50.00      ; 10000     ; 1           ;       ;        ;           ;            ; false    ; sys_clk ; u_pll_clk|altpll_component|auto_generated|pll1|inclk[0] ; { u_pll_clk|altpll_component|auto_generated|pll1|clk[0] } ;
; u_pll_clk|altpll_component|auto_generated|pll1|clk[1] ; Generated ; 200000.000 ; 0.01 MHz  ; 206.666 ; 100206.666 ; 50.00      ; 10000     ; 1           ; 0.4   ;        ;           ;            ; false    ; sys_clk ; u_pll_clk|altpll_component|auto_generated|pll1|inclk[0] ; { u_pll_clk|altpll_component|auto_generated|pll1|clk[1] } ;
+-------------------------------------------------------+-----------+------------+-----------+---------+------------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+---------------------------------------------------------+-----------------------------------------------------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 151.24 MHz ; 151.24 MHz      ; sys_clk    ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+---------+--------+------------------+
; Clock   ; Slack  ; End Point TNS    ;
+---------+--------+------------------+
; sys_clk ; 12.267 ; 0.000            ;
+---------+--------+------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+---------+--------+-----------------+
; Clock   ; Slack  ; End Point TNS   ;
+---------+--------+-----------------+
; sys_clk ; -2.544 ; -2.544          ;
+---------+--------+-----------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+---------+-------+---------------------------------+
; Clock   ; Slack ; End Point TNS                   ;
+---------+-------+---------------------------------+
; sys_clk ; 9.783 ; 0.000                           ;
+---------+-------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'sys_clk'                                                                                                                                                                                          ;
+--------+-------------------------------------------------------+-------------------------------------------------+-------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                         ; Launch Clock                                          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+-------------------------------------------------+-------------------------------------------------------+-------------+--------------+------------+------------+
; 12.267 ; u_pll_clk|altpll_component|auto_generated|pll1|clk[1] ; phase_diff_detect:u_phase_diff_detect|have_flag ; u_pll_clk|altpll_component|auto_generated|pll1|clk[1] ; sys_clk     ; 13.334       ; 6.082      ; 7.160      ;
; 12.267 ; u_pll_clk|altpll_component|auto_generated|pll1|clk[1] ; phase_diff_detect:u_phase_diff_detect|flag_ok   ; u_pll_clk|altpll_component|auto_generated|pll1|clk[1] ; sys_clk     ; 13.334       ; 6.082      ; 7.160      ;
; 12.501 ; u_pll_clk|altpll_component|auto_generated|pll1|clk[1] ; phase_diff_detect:u_phase_diff_detect|have_flag ; u_pll_clk|altpll_component|auto_generated|pll1|clk[1] ; sys_clk     ; 13.334       ; 6.082      ; 6.926      ;
; 12.501 ; u_pll_clk|altpll_component|auto_generated|pll1|clk[1] ; phase_diff_detect:u_phase_diff_detect|flag_ok   ; u_pll_clk|altpll_component|auto_generated|pll1|clk[1] ; sys_clk     ; 13.334       ; 6.082      ; 6.926      ;
; 13.388 ; uart_send:u_uart_send|tx_cnt[0]                       ; uart_send:u_uart_send|uart_txd                  ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.080     ; 6.533      ;
; 13.399 ; uart_send:u_uart_send|tx_cnt[1]                       ; uart_send:u_uart_send|uart_txd                  ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.080     ; 6.522      ;
; 13.562 ; phase_diff_detect:u_phase_diff_detect|r_rstn          ; phase_diff_detect:u_phase_diff_detect|r_start1  ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.081     ; 6.358      ;
; 13.603 ; phase_diff_detect:u_phase_diff_detect|r_sig1          ; phase_diff_detect:u_phase_diff_detect|r_start1  ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.081     ; 6.317      ;
; 13.711 ; uart_send:u_uart_send|clk_cnt[11]                     ; uart_send:u_uart_send|tx_data[7]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.078     ; 6.212      ;
; 13.711 ; uart_send:u_uart_send|clk_cnt[11]                     ; uart_send:u_uart_send|tx_data[0]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.078     ; 6.212      ;
; 13.711 ; uart_send:u_uart_send|clk_cnt[11]                     ; uart_send:u_uart_send|tx_data[2]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.078     ; 6.212      ;
; 13.711 ; uart_send:u_uart_send|clk_cnt[11]                     ; uart_send:u_uart_send|tx_data[1]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.078     ; 6.212      ;
; 13.711 ; uart_send:u_uart_send|clk_cnt[11]                     ; uart_send:u_uart_send|tx_data[3]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.078     ; 6.212      ;
; 13.711 ; uart_send:u_uart_send|clk_cnt[11]                     ; uart_send:u_uart_send|tx_data[4]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.078     ; 6.212      ;
; 13.711 ; uart_send:u_uart_send|clk_cnt[11]                     ; uart_send:u_uart_send|tx_data[6]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.078     ; 6.212      ;
; 13.711 ; uart_send:u_uart_send|clk_cnt[11]                     ; uart_send:u_uart_send|tx_data[5]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.078     ; 6.212      ;
; 13.756 ; phase_diff_detect:u_phase_diff_detect|clk_fb_prv      ; phase_diff_detect:u_phase_diff_detect|have_flag ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.081     ; 6.164      ;
; 13.812 ; uart_send:u_uart_send|clk_cnt[12]                     ; uart_send:u_uart_send|tx_data[7]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.078     ; 6.111      ;
; 13.812 ; uart_send:u_uart_send|clk_cnt[12]                     ; uart_send:u_uart_send|tx_data[0]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.078     ; 6.111      ;
; 13.812 ; uart_send:u_uart_send|clk_cnt[12]                     ; uart_send:u_uart_send|tx_data[2]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.078     ; 6.111      ;
; 13.812 ; uart_send:u_uart_send|clk_cnt[12]                     ; uart_send:u_uart_send|tx_data[1]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.078     ; 6.111      ;
; 13.812 ; uart_send:u_uart_send|clk_cnt[12]                     ; uart_send:u_uart_send|tx_data[3]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.078     ; 6.111      ;
; 13.812 ; uart_send:u_uart_send|clk_cnt[12]                     ; uart_send:u_uart_send|tx_data[4]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.078     ; 6.111      ;
; 13.812 ; uart_send:u_uart_send|clk_cnt[12]                     ; uart_send:u_uart_send|tx_data[6]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.078     ; 6.111      ;
; 13.812 ; uart_send:u_uart_send|clk_cnt[12]                     ; uart_send:u_uart_send|tx_data[5]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.078     ; 6.111      ;
; 13.832 ; phase_diff_detect:u_phase_diff_detect|flag_ok         ; phase_diff_detect:u_phase_diff_detect|have_flag ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.081     ; 6.088      ;
; 14.111 ; uart_send:u_uart_send|clk_cnt[4]                      ; uart_send:u_uart_send|tx_data[7]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.078     ; 5.812      ;
; 14.111 ; uart_send:u_uart_send|clk_cnt[4]                      ; uart_send:u_uart_send|tx_data[0]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.078     ; 5.812      ;
; 14.111 ; uart_send:u_uart_send|clk_cnt[4]                      ; uart_send:u_uart_send|tx_data[2]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.078     ; 5.812      ;
; 14.111 ; uart_send:u_uart_send|clk_cnt[4]                      ; uart_send:u_uart_send|tx_data[1]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.078     ; 5.812      ;
; 14.111 ; uart_send:u_uart_send|clk_cnt[4]                      ; uart_send:u_uart_send|tx_data[3]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.078     ; 5.812      ;
; 14.111 ; uart_send:u_uart_send|clk_cnt[4]                      ; uart_send:u_uart_send|tx_data[4]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.078     ; 5.812      ;
; 14.111 ; uart_send:u_uart_send|clk_cnt[4]                      ; uart_send:u_uart_send|tx_data[6]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.078     ; 5.812      ;
; 14.111 ; uart_send:u_uart_send|clk_cnt[4]                      ; uart_send:u_uart_send|tx_data[5]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.078     ; 5.812      ;
; 14.185 ; uart_send:u_uart_send|tx_data[2]                      ; uart_send:u_uart_send|uart_txd                  ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.084     ; 5.732      ;
; 14.259 ; uart_send:u_uart_send|clk_cnt[7]                      ; uart_send:u_uart_send|tx_data[7]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.078     ; 5.664      ;
; 14.259 ; uart_send:u_uart_send|clk_cnt[7]                      ; uart_send:u_uart_send|tx_data[0]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.078     ; 5.664      ;
; 14.259 ; uart_send:u_uart_send|clk_cnt[7]                      ; uart_send:u_uart_send|tx_data[2]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.078     ; 5.664      ;
; 14.259 ; uart_send:u_uart_send|clk_cnt[7]                      ; uart_send:u_uart_send|tx_data[1]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.078     ; 5.664      ;
; 14.259 ; uart_send:u_uart_send|clk_cnt[7]                      ; uart_send:u_uart_send|tx_data[3]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.078     ; 5.664      ;
; 14.259 ; uart_send:u_uart_send|clk_cnt[7]                      ; uart_send:u_uart_send|tx_data[4]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.078     ; 5.664      ;
; 14.259 ; uart_send:u_uart_send|clk_cnt[7]                      ; uart_send:u_uart_send|tx_data[6]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.078     ; 5.664      ;
; 14.259 ; uart_send:u_uart_send|clk_cnt[7]                      ; uart_send:u_uart_send|tx_data[5]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.078     ; 5.664      ;
; 14.300 ; uart_send:u_uart_send|clk_cnt[9]                      ; uart_send:u_uart_send|tx_data[7]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.078     ; 5.623      ;
; 14.300 ; uart_send:u_uart_send|clk_cnt[9]                      ; uart_send:u_uart_send|tx_data[0]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.078     ; 5.623      ;
; 14.300 ; uart_send:u_uart_send|clk_cnt[9]                      ; uart_send:u_uart_send|tx_data[2]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.078     ; 5.623      ;
; 14.300 ; uart_send:u_uart_send|clk_cnt[9]                      ; uart_send:u_uart_send|tx_data[1]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.078     ; 5.623      ;
; 14.300 ; uart_send:u_uart_send|clk_cnt[9]                      ; uart_send:u_uart_send|tx_data[3]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.078     ; 5.623      ;
; 14.300 ; uart_send:u_uart_send|clk_cnt[9]                      ; uart_send:u_uart_send|tx_data[4]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.078     ; 5.623      ;
; 14.300 ; uart_send:u_uart_send|clk_cnt[9]                      ; uart_send:u_uart_send|tx_data[6]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.078     ; 5.623      ;
; 14.300 ; uart_send:u_uart_send|clk_cnt[9]                      ; uart_send:u_uart_send|tx_data[5]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.078     ; 5.623      ;
; 14.388 ; uart_send:u_uart_send|clk_cnt[10]                     ; uart_send:u_uart_send|tx_data[7]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.078     ; 5.535      ;
; 14.388 ; uart_send:u_uart_send|clk_cnt[10]                     ; uart_send:u_uart_send|tx_data[0]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.078     ; 5.535      ;
; 14.388 ; uart_send:u_uart_send|clk_cnt[10]                     ; uart_send:u_uart_send|tx_data[2]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.078     ; 5.535      ;
; 14.388 ; uart_send:u_uart_send|clk_cnt[10]                     ; uart_send:u_uart_send|tx_data[1]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.078     ; 5.535      ;
; 14.388 ; uart_send:u_uart_send|clk_cnt[10]                     ; uart_send:u_uart_send|tx_data[3]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.078     ; 5.535      ;
; 14.388 ; uart_send:u_uart_send|clk_cnt[10]                     ; uart_send:u_uart_send|tx_data[4]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.078     ; 5.535      ;
; 14.388 ; uart_send:u_uart_send|clk_cnt[10]                     ; uart_send:u_uart_send|tx_data[6]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.078     ; 5.535      ;
; 14.388 ; uart_send:u_uart_send|clk_cnt[10]                     ; uart_send:u_uart_send|tx_data[5]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.078     ; 5.535      ;
; 14.405 ; uart_send:u_uart_send|clk_cnt[5]                      ; uart_send:u_uart_send|tx_data[7]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.078     ; 5.518      ;
; 14.405 ; uart_send:u_uart_send|clk_cnt[5]                      ; uart_send:u_uart_send|tx_data[0]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.078     ; 5.518      ;
; 14.405 ; uart_send:u_uart_send|clk_cnt[5]                      ; uart_send:u_uart_send|tx_data[2]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.078     ; 5.518      ;
; 14.405 ; uart_send:u_uart_send|clk_cnt[5]                      ; uart_send:u_uart_send|tx_data[1]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.078     ; 5.518      ;
; 14.405 ; uart_send:u_uart_send|clk_cnt[5]                      ; uart_send:u_uart_send|tx_data[3]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.078     ; 5.518      ;
; 14.405 ; uart_send:u_uart_send|clk_cnt[5]                      ; uart_send:u_uart_send|tx_data[4]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.078     ; 5.518      ;
; 14.405 ; uart_send:u_uart_send|clk_cnt[5]                      ; uart_send:u_uart_send|tx_data[6]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.078     ; 5.518      ;
; 14.405 ; uart_send:u_uart_send|clk_cnt[5]                      ; uart_send:u_uart_send|tx_data[5]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.078     ; 5.518      ;
; 14.410 ; uart_send:u_uart_send|clk_cnt[8]                      ; uart_send:u_uart_send|tx_data[7]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.078     ; 5.513      ;
; 14.410 ; uart_send:u_uart_send|clk_cnt[8]                      ; uart_send:u_uart_send|tx_data[0]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.078     ; 5.513      ;
; 14.410 ; uart_send:u_uart_send|clk_cnt[8]                      ; uart_send:u_uart_send|tx_data[2]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.078     ; 5.513      ;
; 14.410 ; uart_send:u_uart_send|clk_cnt[8]                      ; uart_send:u_uart_send|tx_data[1]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.078     ; 5.513      ;
; 14.410 ; uart_send:u_uart_send|clk_cnt[8]                      ; uart_send:u_uart_send|tx_data[3]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.078     ; 5.513      ;
; 14.410 ; uart_send:u_uart_send|clk_cnt[8]                      ; uart_send:u_uart_send|tx_data[4]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.078     ; 5.513      ;
; 14.410 ; uart_send:u_uart_send|clk_cnt[8]                      ; uart_send:u_uart_send|tx_data[6]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.078     ; 5.513      ;
; 14.410 ; uart_send:u_uart_send|clk_cnt[8]                      ; uart_send:u_uart_send|tx_data[5]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.078     ; 5.513      ;
; 14.451 ; uart_send:u_uart_send|tx_data[0]                      ; uart_send:u_uart_send|uart_txd                  ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.084     ; 5.466      ;
; 14.523 ; uart_send:u_uart_send|clk_cnt[14]                     ; uart_send:u_uart_send|tx_data[7]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.078     ; 5.400      ;
; 14.523 ; uart_send:u_uart_send|clk_cnt[14]                     ; uart_send:u_uart_send|tx_data[0]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.078     ; 5.400      ;
; 14.523 ; uart_send:u_uart_send|clk_cnt[14]                     ; uart_send:u_uart_send|tx_data[2]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.078     ; 5.400      ;
; 14.523 ; uart_send:u_uart_send|clk_cnt[14]                     ; uart_send:u_uart_send|tx_data[1]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.078     ; 5.400      ;
; 14.523 ; uart_send:u_uart_send|clk_cnt[14]                     ; uart_send:u_uart_send|tx_data[3]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.078     ; 5.400      ;
; 14.523 ; uart_send:u_uart_send|clk_cnt[14]                     ; uart_send:u_uart_send|tx_data[4]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.078     ; 5.400      ;
; 14.523 ; uart_send:u_uart_send|clk_cnt[14]                     ; uart_send:u_uart_send|tx_data[6]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.078     ; 5.400      ;
; 14.523 ; uart_send:u_uart_send|clk_cnt[14]                     ; uart_send:u_uart_send|tx_data[5]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.078     ; 5.400      ;
; 14.564 ; uart_send:u_uart_send|clk_cnt[3]                      ; uart_send:u_uart_send|tx_data[7]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.078     ; 5.359      ;
; 14.564 ; uart_send:u_uart_send|clk_cnt[3]                      ; uart_send:u_uart_send|tx_data[0]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.078     ; 5.359      ;
; 14.564 ; uart_send:u_uart_send|clk_cnt[3]                      ; uart_send:u_uart_send|tx_data[2]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.078     ; 5.359      ;
; 14.564 ; uart_send:u_uart_send|clk_cnt[3]                      ; uart_send:u_uart_send|tx_data[1]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.078     ; 5.359      ;
; 14.564 ; uart_send:u_uart_send|clk_cnt[3]                      ; uart_send:u_uart_send|tx_data[3]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.078     ; 5.359      ;
; 14.564 ; uart_send:u_uart_send|clk_cnt[3]                      ; uart_send:u_uart_send|tx_data[4]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.078     ; 5.359      ;
; 14.564 ; uart_send:u_uart_send|clk_cnt[3]                      ; uart_send:u_uart_send|tx_data[6]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.078     ; 5.359      ;
; 14.564 ; uart_send:u_uart_send|clk_cnt[3]                      ; uart_send:u_uart_send|tx_data[5]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.078     ; 5.359      ;
; 14.577 ; uart_send:u_uart_send|clk_cnt[1]                      ; uart_send:u_uart_send|tx_data[7]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.078     ; 5.346      ;
; 14.577 ; uart_send:u_uart_send|clk_cnt[1]                      ; uart_send:u_uart_send|tx_data[0]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.078     ; 5.346      ;
; 14.577 ; uart_send:u_uart_send|clk_cnt[1]                      ; uart_send:u_uart_send|tx_data[2]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.078     ; 5.346      ;
; 14.577 ; uart_send:u_uart_send|clk_cnt[1]                      ; uart_send:u_uart_send|tx_data[1]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.078     ; 5.346      ;
; 14.577 ; uart_send:u_uart_send|clk_cnt[1]                      ; uart_send:u_uart_send|tx_data[3]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.078     ; 5.346      ;
; 14.577 ; uart_send:u_uart_send|clk_cnt[1]                      ; uart_send:u_uart_send|tx_data[4]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.078     ; 5.346      ;
; 14.577 ; uart_send:u_uart_send|clk_cnt[1]                      ; uart_send:u_uart_send|tx_data[6]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.078     ; 5.346      ;
; 14.577 ; uart_send:u_uart_send|clk_cnt[1]                      ; uart_send:u_uart_send|tx_data[5]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.078     ; 5.346      ;
+--------+-------------------------------------------------------+-------------------------------------------------+-------------------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'sys_clk'                                                                                                                                                                                                ;
+--------+-------------------------------------------------------+------------------------------------------------------+-------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                              ; Launch Clock                                          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+------------------------------------------------------+-------------------------------------------------------+-------------+--------------+------------+------------+
; -2.544 ; u_pll_clk|altpll_component|auto_generated|pll1|clk[0] ; phase_diff_detect:u_phase_diff_detect|clk_fb_prv     ; u_pll_clk|altpll_component|auto_generated|pll1|clk[0] ; sys_clk     ; 0.000        ; 6.423      ; 4.101      ;
; -2.503 ; u_pll_clk|altpll_component|auto_generated|pll1|clk[0] ; phase_diff_detect:u_phase_diff_detect|clk_fb_prv     ; u_pll_clk|altpll_component|auto_generated|pll1|clk[0] ; sys_clk     ; 0.000        ; 6.423      ; 4.142      ;
; 0.452  ; uart_send:u_uart_send|tx_flag                         ; uart_send:u_uart_send|tx_flag                        ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; uart_send:u_uart_send|tx_cnt[1]                       ; uart_send:u_uart_send|tx_cnt[1]                      ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; uart_send:u_uart_send|tx_cnt[2]                       ; uart_send:u_uart_send|tx_cnt[2]                      ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.082      ; 0.746      ;
; 0.464  ; uart_send:u_uart_send|tx_cnt[0]                       ; uart_send:u_uart_send|tx_cnt[0]                      ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.082      ; 0.758      ;
; 0.660  ; phase_diff_detect:u_phase_diff_detect|r_data[7]       ; phase_diff_detect:u_phase_diff_detect|r_detect_avail ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.082      ; 0.954      ;
; 0.712  ; uart_send:u_uart_send|uart_en_d1                      ; uart_send:u_uart_send|tx_data[5]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.082      ; 1.006      ;
; 0.713  ; uart_send:u_uart_send|uart_en_d1                      ; uart_send:u_uart_send|tx_data[7]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.082      ; 1.007      ;
; 0.713  ; uart_send:u_uart_send|uart_en_d1                      ; uart_send:u_uart_send|tx_data[0]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.082      ; 1.007      ;
; 0.713  ; uart_send:u_uart_send|uart_en_d1                      ; uart_send:u_uart_send|tx_data[3]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.082      ; 1.007      ;
; 0.713  ; uart_send:u_uart_send|uart_en_d1                      ; uart_send:u_uart_send|tx_data[6]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.082      ; 1.007      ;
; 0.718  ; uart_send:u_uart_send|tx_cnt[0]                       ; uart_send:u_uart_send|tx_cnt[1]                      ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.082      ; 1.012      ;
; 0.719  ; uart_send:u_uart_send|tx_cnt[0]                       ; uart_send:u_uart_send|tx_cnt[2]                      ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.082      ; 1.013      ;
; 0.761  ; uart_send:u_uart_send|clk_cnt[3]                      ; uart_send:u_uart_send|clk_cnt[3]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.081      ; 1.054      ;
; 0.761  ; phase_diff_detect:u_phase_diff_detect|r_data[1]       ; phase_diff_detect:u_phase_diff_detect|r_data[1]      ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.082      ; 1.055      ;
; 0.762  ; uart_send:u_uart_send|clk_cnt[1]                      ; uart_send:u_uart_send|clk_cnt[1]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.081      ; 1.055      ;
; 0.762  ; uart_send:u_uart_send|clk_cnt[5]                      ; uart_send:u_uart_send|clk_cnt[5]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.081      ; 1.055      ;
; 0.762  ; uart_send:u_uart_send|clk_cnt[11]                     ; uart_send:u_uart_send|clk_cnt[11]                    ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.081      ; 1.055      ;
; 0.762  ; uart_send:u_uart_send|clk_cnt[13]                     ; uart_send:u_uart_send|clk_cnt[13]                    ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.081      ; 1.055      ;
; 0.763  ; uart_send:u_uart_send|clk_cnt[15]                     ; uart_send:u_uart_send|clk_cnt[15]                    ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.081      ; 1.056      ;
; 0.763  ; phase_diff_detect:u_phase_diff_detect|r_data[2]       ; phase_diff_detect:u_phase_diff_detect|r_data[2]      ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.082      ; 1.057      ;
; 0.763  ; phase_diff_detect:u_phase_diff_detect|r_data[5]       ; phase_diff_detect:u_phase_diff_detect|r_data[5]      ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.082      ; 1.057      ;
; 0.764  ; uart_send:u_uart_send|clk_cnt[7]                      ; uart_send:u_uart_send|clk_cnt[7]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.081      ; 1.057      ;
; 0.764  ; uart_send:u_uart_send|clk_cnt[2]                      ; uart_send:u_uart_send|clk_cnt[2]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.081      ; 1.057      ;
; 0.764  ; uart_send:u_uart_send|clk_cnt[6]                      ; uart_send:u_uart_send|clk_cnt[6]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.081      ; 1.057      ;
; 0.764  ; uart_send:u_uart_send|clk_cnt[9]                      ; uart_send:u_uart_send|clk_cnt[9]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.081      ; 1.057      ;
; 0.765  ; uart_send:u_uart_send|clk_cnt[4]                      ; uart_send:u_uart_send|clk_cnt[4]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.081      ; 1.058      ;
; 0.765  ; uart_send:u_uart_send|clk_cnt[14]                     ; uart_send:u_uart_send|clk_cnt[14]                    ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.081      ; 1.058      ;
; 0.766  ; uart_send:u_uart_send|clk_cnt[8]                      ; uart_send:u_uart_send|clk_cnt[8]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.081      ; 1.059      ;
; 0.766  ; uart_send:u_uart_send|clk_cnt[10]                     ; uart_send:u_uart_send|clk_cnt[10]                    ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.081      ; 1.059      ;
; 0.766  ; uart_send:u_uart_send|clk_cnt[12]                     ; uart_send:u_uart_send|clk_cnt[12]                    ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.081      ; 1.059      ;
; 0.771  ; phase_diff_detect:u_phase_diff_detect|r_data[3]       ; phase_diff_detect:u_phase_diff_detect|r_data[3]      ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.082      ; 1.065      ;
; 0.771  ; uart_send:u_uart_send|tx_cnt[1]                       ; uart_send:u_uart_send|tx_cnt[2]                      ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.082      ; 1.065      ;
; 0.772  ; phase_diff_detect:u_phase_diff_detect|r_data[7]       ; phase_diff_detect:u_phase_diff_detect|r_data[7]      ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.082      ; 1.066      ;
; 0.773  ; phase_diff_detect:u_phase_diff_detect|r_data[6]       ; phase_diff_detect:u_phase_diff_detect|r_data[6]      ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.082      ; 1.067      ;
; 0.774  ; phase_diff_detect:u_phase_diff_detect|r_data[4]       ; phase_diff_detect:u_phase_diff_detect|r_data[4]      ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.082      ; 1.068      ;
; 0.786  ; uart_send:u_uart_send|clk_cnt[0]                      ; uart_send:u_uart_send|clk_cnt[0]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.081      ; 1.079      ;
; 0.792  ; phase_diff_detect:u_phase_diff_detect|r_detect_avail  ; phase_diff_detect:u_phase_diff_detect|r_data[0]      ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.082      ; 1.086      ;
; 0.855  ; uart_send:u_uart_send|uart_en_d1                      ; uart_send:u_uart_send|tx_data[2]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.082      ; 1.149      ;
; 0.855  ; uart_send:u_uart_send|uart_en_d1                      ; uart_send:u_uart_send|tx_data[1]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.082      ; 1.149      ;
; 0.855  ; uart_send:u_uart_send|uart_en_d1                      ; uart_send:u_uart_send|tx_data[4]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.082      ; 1.149      ;
; 0.960  ; phase_diff_detect:u_phase_diff_detect|r_rstn          ; phase_diff_detect:u_phase_diff_detect|r_start2       ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.082      ; 1.254      ;
; 0.969  ; phase_diff_detect:u_phase_diff_detect|r_data[0]       ; phase_diff_detect:u_phase_diff_detect|r_data[0]      ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.082      ; 1.263      ;
; 0.987  ; uart_send:u_uart_send|uart_en_d0                      ; uart_send:u_uart_send|tx_data[3]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.082      ; 1.281      ;
; 0.988  ; uart_send:u_uart_send|uart_en_d0                      ; uart_send:u_uart_send|tx_data[6]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.082      ; 1.282      ;
; 0.989  ; uart_send:u_uart_send|uart_en_d0                      ; uart_send:u_uart_send|tx_data[0]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.082      ; 1.283      ;
; 0.990  ; uart_send:u_uart_send|uart_en_d0                      ; uart_send:u_uart_send|tx_data[7]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.082      ; 1.284      ;
; 0.991  ; uart_send:u_uart_send|uart_en_d0                      ; uart_send:u_uart_send|uart_en_d1                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.082      ; 1.285      ;
; 0.992  ; uart_send:u_uart_send|uart_en_d0                      ; uart_send:u_uart_send|tx_data[5]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.082      ; 1.286      ;
; 0.993  ; uart_send:u_uart_send|uart_en_d0                      ; uart_send:u_uart_send|tx_data[2]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.082      ; 1.287      ;
; 0.993  ; uart_send:u_uart_send|uart_en_d0                      ; uart_send:u_uart_send|tx_data[4]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.082      ; 1.287      ;
; 0.994  ; uart_send:u_uart_send|uart_en_d0                      ; uart_send:u_uart_send|tx_data[1]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.082      ; 1.288      ;
; 1.008  ; uart_send:u_uart_send|uart_en_d1                      ; uart_send:u_uart_send|tx_flag                        ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.082      ; 1.302      ;
; 1.016  ; phase_diff_detect:u_phase_diff_detect|r_start1        ; phase_diff_detect:u_phase_diff_detect|r_detect_avail ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.082      ; 1.310      ;
; 1.054  ; uart_send:u_uart_send|tx_flag                         ; uart_send:u_uart_send|uart_txd                       ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.080      ; 1.346      ;
; 1.116  ; phase_diff_detect:u_phase_diff_detect|r_data[1]       ; phase_diff_detect:u_phase_diff_detect|r_data[2]      ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.082      ; 1.410      ;
; 1.116  ; uart_send:u_uart_send|clk_cnt[1]                      ; uart_send:u_uart_send|clk_cnt[2]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.081      ; 1.409      ;
; 1.116  ; uart_send:u_uart_send|clk_cnt[3]                      ; uart_send:u_uart_send|clk_cnt[4]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.081      ; 1.409      ;
; 1.117  ; uart_send:u_uart_send|clk_cnt[5]                      ; uart_send:u_uart_send|clk_cnt[6]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.081      ; 1.410      ;
; 1.117  ; uart_send:u_uart_send|clk_cnt[13]                     ; uart_send:u_uart_send|clk_cnt[14]                    ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.081      ; 1.410      ;
; 1.117  ; uart_send:u_uart_send|clk_cnt[11]                     ; uart_send:u_uart_send|clk_cnt[12]                    ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.081      ; 1.410      ;
; 1.117  ; phase_diff_detect:u_phase_diff_detect|r_data[5]       ; phase_diff_detect:u_phase_diff_detect|r_data[6]      ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.082      ; 1.411      ;
; 1.118  ; uart_send:u_uart_send|clk_cnt[7]                      ; uart_send:u_uart_send|clk_cnt[8]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.081      ; 1.411      ;
; 1.118  ; uart_send:u_uart_send|clk_cnt[9]                      ; uart_send:u_uart_send|clk_cnt[10]                    ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.081      ; 1.411      ;
; 1.124  ; uart_send:u_uart_send|clk_cnt[0]                      ; uart_send:u_uart_send|clk_cnt[1]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.081      ; 1.417      ;
; 1.124  ; phase_diff_detect:u_phase_diff_detect|r_data[2]       ; phase_diff_detect:u_phase_diff_detect|r_data[3]      ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.082      ; 1.418      ;
; 1.125  ; phase_diff_detect:u_phase_diff_detect|r_data[3]       ; phase_diff_detect:u_phase_diff_detect|r_data[4]      ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.082      ; 1.419      ;
; 1.125  ; uart_send:u_uart_send|clk_cnt[2]                      ; uart_send:u_uart_send|clk_cnt[3]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.081      ; 1.418      ;
; 1.125  ; uart_send:u_uart_send|clk_cnt[6]                      ; uart_send:u_uart_send|clk_cnt[7]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.081      ; 1.418      ;
; 1.126  ; uart_send:u_uart_send|clk_cnt[4]                      ; uart_send:u_uart_send|clk_cnt[5]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.081      ; 1.419      ;
; 1.126  ; uart_send:u_uart_send|clk_cnt[14]                     ; uart_send:u_uart_send|clk_cnt[15]                    ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.081      ; 1.419      ;
; 1.127  ; uart_send:u_uart_send|clk_cnt[10]                     ; uart_send:u_uart_send|clk_cnt[11]                    ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.081      ; 1.420      ;
; 1.127  ; uart_send:u_uart_send|clk_cnt[12]                     ; uart_send:u_uart_send|clk_cnt[13]                    ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.081      ; 1.420      ;
; 1.127  ; uart_send:u_uart_send|clk_cnt[8]                      ; uart_send:u_uart_send|clk_cnt[9]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.081      ; 1.420      ;
; 1.133  ; uart_send:u_uart_send|clk_cnt[0]                      ; uart_send:u_uart_send|clk_cnt[2]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.081      ; 1.426      ;
; 1.133  ; phase_diff_detect:u_phase_diff_detect|r_data[2]       ; phase_diff_detect:u_phase_diff_detect|r_data[4]      ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.082      ; 1.427      ;
; 1.134  ; phase_diff_detect:u_phase_diff_detect|r_data[6]       ; phase_diff_detect:u_phase_diff_detect|r_data[7]      ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.082      ; 1.428      ;
; 1.134  ; uart_send:u_uart_send|clk_cnt[2]                      ; uart_send:u_uart_send|clk_cnt[4]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.081      ; 1.427      ;
; 1.134  ; uart_send:u_uart_send|clk_cnt[6]                      ; uart_send:u_uart_send|clk_cnt[8]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.081      ; 1.427      ;
; 1.135  ; phase_diff_detect:u_phase_diff_detect|r_detect_avail  ; phase_diff_detect:u_phase_diff_detect|r_data[1]      ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.082      ; 1.429      ;
; 1.135  ; phase_diff_detect:u_phase_diff_detect|r_data[4]       ; phase_diff_detect:u_phase_diff_detect|r_data[5]      ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.082      ; 1.429      ;
; 1.135  ; uart_send:u_uart_send|clk_cnt[4]                      ; uart_send:u_uart_send|clk_cnt[6]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.081      ; 1.428      ;
; 1.136  ; uart_send:u_uart_send|clk_cnt[12]                     ; uart_send:u_uart_send|clk_cnt[14]                    ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.081      ; 1.429      ;
; 1.136  ; uart_send:u_uart_send|clk_cnt[10]                     ; uart_send:u_uart_send|clk_cnt[12]                    ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.081      ; 1.429      ;
; 1.136  ; uart_send:u_uart_send|clk_cnt[8]                      ; uart_send:u_uart_send|clk_cnt[10]                    ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.081      ; 1.429      ;
; 1.144  ; phase_diff_detect:u_phase_diff_detect|r_detect_avail  ; phase_diff_detect:u_phase_diff_detect|r_data[2]      ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.082      ; 1.438      ;
; 1.144  ; phase_diff_detect:u_phase_diff_detect|r_data[4]       ; phase_diff_detect:u_phase_diff_detect|r_data[6]      ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.082      ; 1.438      ;
; 1.166  ; phase_diff_detect:u_phase_diff_detect|r_data[4]       ; phase_diff_detect:u_phase_diff_detect|r_detect_avail ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.082      ; 1.460      ;
; 1.175  ; phase_diff_detect:u_phase_diff_detect|r_detect_avail  ; phase_diff_detect:u_phase_diff_detect|r_detect_avail ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.082      ; 1.469      ;
; 1.199  ; phase_diff_detect:u_phase_diff_detect|r_sig2          ; phase_diff_detect:u_phase_diff_detect|r_start2       ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.082      ; 1.493      ;
; 1.236  ; phase_diff_detect:u_phase_diff_detect|r_data[4]       ; uart_send:u_uart_send|tx_data[4]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.084      ; 1.532      ;
; 1.247  ; phase_diff_detect:u_phase_diff_detect|r_data[1]       ; phase_diff_detect:u_phase_diff_detect|r_data[3]      ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.082      ; 1.541      ;
; 1.247  ; uart_send:u_uart_send|clk_cnt[1]                      ; uart_send:u_uart_send|clk_cnt[3]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.081      ; 1.540      ;
; 1.247  ; uart_send:u_uart_send|clk_cnt[3]                      ; uart_send:u_uart_send|clk_cnt[5]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.081      ; 1.540      ;
; 1.248  ; uart_send:u_uart_send|clk_cnt[5]                      ; uart_send:u_uart_send|clk_cnt[7]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.081      ; 1.541      ;
; 1.248  ; uart_send:u_uart_send|clk_cnt[13]                     ; uart_send:u_uart_send|clk_cnt[15]                    ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.081      ; 1.541      ;
; 1.248  ; uart_send:u_uart_send|clk_cnt[11]                     ; uart_send:u_uart_send|clk_cnt[13]                    ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.081      ; 1.541      ;
; 1.248  ; phase_diff_detect:u_phase_diff_detect|r_data[5]       ; phase_diff_detect:u_phase_diff_detect|r_data[7]      ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.082      ; 1.542      ;
; 1.249  ; uart_send:u_uart_send|clk_cnt[9]                      ; uart_send:u_uart_send|clk_cnt[11]                    ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.081      ; 1.542      ;
+--------+-------------------------------------------------------+------------------------------------------------------+-------------------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'sys_clk'                                                                                   ;
+-------+--------------+----------------+------------------+---------+------------+------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                               ;
+-------+--------------+----------------+------------------+---------+------------+------------------------------------------------------+
; 9.783 ; 10.003       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; phase_diff_detect:u_phase_diff_detect|r_data[0]      ;
; 9.783 ; 10.003       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; phase_diff_detect:u_phase_diff_detect|r_data[1]      ;
; 9.783 ; 10.003       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; phase_diff_detect:u_phase_diff_detect|r_data[2]      ;
; 9.783 ; 10.003       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; phase_diff_detect:u_phase_diff_detect|r_data[3]      ;
; 9.783 ; 10.003       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; phase_diff_detect:u_phase_diff_detect|r_data[4]      ;
; 9.783 ; 10.003       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; phase_diff_detect:u_phase_diff_detect|r_data[5]      ;
; 9.783 ; 10.003       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; phase_diff_detect:u_phase_diff_detect|r_data[6]      ;
; 9.783 ; 10.003       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; phase_diff_detect:u_phase_diff_detect|r_data[7]      ;
; 9.783 ; 10.003       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; phase_diff_detect:u_phase_diff_detect|r_detect_avail ;
; 9.783 ; 10.003       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; phase_diff_detect:u_phase_diff_detect|r_start2       ;
; 9.783 ; 10.003       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|uart_txd                       ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; phase_diff_detect:u_phase_diff_detect|clk_fb_prv     ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; phase_diff_detect:u_phase_diff_detect|clk_ref_prv    ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; phase_diff_detect:u_phase_diff_detect|flag_ok        ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; phase_diff_detect:u_phase_diff_detect|have_flag      ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; phase_diff_detect:u_phase_diff_detect|r_rstn         ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; phase_diff_detect:u_phase_diff_detect|r_sig1         ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; phase_diff_detect:u_phase_diff_detect|r_sig2         ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; phase_diff_detect:u_phase_diff_detect|r_start1       ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_cnt[0]                      ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_cnt[1]                      ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_cnt[2]                      ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_cnt[3]                      ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_data[0]                     ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_data[1]                     ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_data[2]                     ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_data[3]                     ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_data[4]                     ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_data[5]                     ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_data[6]                     ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_data[7]                     ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_flag                        ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|uart_en_d0                     ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|uart_en_d1                     ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[0]                     ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[10]                    ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[11]                    ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[12]                    ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[13]                    ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[14]                    ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[15]                    ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[1]                     ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[2]                     ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[3]                     ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[4]                     ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[5]                     ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[6]                     ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[7]                     ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[8]                     ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[9]                     ;
; 9.806 ; 9.994        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_cnt[0]                      ;
; 9.806 ; 9.994        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_cnt[1]                      ;
; 9.806 ; 9.994        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_cnt[2]                      ;
; 9.806 ; 9.994        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_cnt[3]                      ;
; 9.806 ; 9.994        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_data[0]                     ;
; 9.806 ; 9.994        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_data[1]                     ;
; 9.806 ; 9.994        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_data[2]                     ;
; 9.806 ; 9.994        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_data[3]                     ;
; 9.806 ; 9.994        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_data[4]                     ;
; 9.806 ; 9.994        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_data[5]                     ;
; 9.806 ; 9.994        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_data[6]                     ;
; 9.806 ; 9.994        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_data[7]                     ;
; 9.806 ; 9.994        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_flag                        ;
; 9.806 ; 9.994        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; uart_send:u_uart_send|uart_en_d0                     ;
; 9.806 ; 9.994        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; uart_send:u_uart_send|uart_en_d1                     ;
; 9.807 ; 9.995        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; phase_diff_detect:u_phase_diff_detect|clk_fb_prv     ;
; 9.807 ; 9.995        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; phase_diff_detect:u_phase_diff_detect|clk_ref_prv    ;
; 9.807 ; 9.995        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; phase_diff_detect:u_phase_diff_detect|flag_ok        ;
; 9.807 ; 9.995        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; phase_diff_detect:u_phase_diff_detect|have_flag      ;
; 9.807 ; 9.995        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; phase_diff_detect:u_phase_diff_detect|r_data[0]      ;
; 9.807 ; 9.995        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; phase_diff_detect:u_phase_diff_detect|r_data[1]      ;
; 9.807 ; 9.995        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; phase_diff_detect:u_phase_diff_detect|r_data[2]      ;
; 9.807 ; 9.995        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; phase_diff_detect:u_phase_diff_detect|r_data[3]      ;
; 9.807 ; 9.995        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; phase_diff_detect:u_phase_diff_detect|r_data[4]      ;
; 9.807 ; 9.995        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; phase_diff_detect:u_phase_diff_detect|r_data[5]      ;
; 9.807 ; 9.995        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; phase_diff_detect:u_phase_diff_detect|r_data[6]      ;
; 9.807 ; 9.995        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; phase_diff_detect:u_phase_diff_detect|r_data[7]      ;
; 9.807 ; 9.995        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; phase_diff_detect:u_phase_diff_detect|r_detect_avail ;
; 9.807 ; 9.995        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; phase_diff_detect:u_phase_diff_detect|r_rstn         ;
; 9.807 ; 9.995        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; phase_diff_detect:u_phase_diff_detect|r_sig1         ;
; 9.807 ; 9.995        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; phase_diff_detect:u_phase_diff_detect|r_sig2         ;
; 9.807 ; 9.995        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; phase_diff_detect:u_phase_diff_detect|r_start1       ;
; 9.807 ; 9.995        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; phase_diff_detect:u_phase_diff_detect|r_start2       ;
; 9.807 ; 9.995        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[0]                     ;
; 9.807 ; 9.995        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[10]                    ;
; 9.807 ; 9.995        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[11]                    ;
; 9.807 ; 9.995        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[12]                    ;
; 9.807 ; 9.995        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[13]                    ;
; 9.807 ; 9.995        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[14]                    ;
; 9.807 ; 9.995        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[15]                    ;
; 9.807 ; 9.995        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[1]                     ;
; 9.807 ; 9.995        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[2]                     ;
; 9.807 ; 9.995        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[3]                     ;
; 9.807 ; 9.995        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[4]                     ;
; 9.807 ; 9.995        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[5]                     ;
; 9.807 ; 9.995        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[6]                     ;
; 9.807 ; 9.995        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[7]                     ;
; 9.807 ; 9.995        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[8]                     ;
; 9.807 ; 9.995        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[9]                     ;
; 9.807 ; 9.995        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; uart_send:u_uart_send|uart_txd                       ;
+-------+--------------+----------------+------------------+---------+------------+------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; key       ; sys_clk    ; 0.798 ; 0.875 ; Rise       ; sys_clk         ;
; sys_rst_n ; sys_clk    ; 5.654 ; 5.747 ; Rise       ; sys_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; key       ; sys_clk    ; -0.408 ; -0.484 ; Rise       ; sys_clk         ;
; sys_rst_n ; sys_clk    ; 0.448  ; 0.276  ; Rise       ; sys_clk         ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; o_phase_fup_flag ; sys_clk    ; 8.831 ; 8.636 ; Rise       ; sys_clk         ;
; o_phase_ok       ; sys_clk    ; 9.566 ; 9.790 ; Rise       ; sys_clk         ;
; uart_txd         ; sys_clk    ; 7.473 ; 7.666 ; Rise       ; sys_clk         ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; o_phase_fup_flag ; sys_clk    ; 8.518 ; 8.329 ; Rise       ; sys_clk         ;
; o_phase_ok       ; sys_clk    ; 9.221 ; 9.437 ; Rise       ; sys_clk         ;
; uart_txd         ; sys_clk    ; 7.212 ; 7.399 ; Rise       ; sys_clk         ;
+------------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 158.48 MHz ; 158.48 MHz      ; sys_clk    ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+---------+--------+-----------------+
; Clock   ; Slack  ; End Point TNS   ;
+---------+--------+-----------------+
; sys_clk ; 12.132 ; 0.000           ;
+---------+--------+-----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+---------+--------+----------------+
; Clock   ; Slack  ; End Point TNS  ;
+---------+--------+----------------+
; sys_clk ; -2.233 ; -2.233         ;
+---------+--------+----------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+-------+--------------------------------+
; Clock   ; Slack ; End Point TNS                  ;
+---------+-------+--------------------------------+
; sys_clk ; 9.772 ; 0.000                          ;
+---------+-------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'sys_clk'                                                                                                                                                                                           ;
+--------+-------------------------------------------------------+-------------------------------------------------+-------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                         ; Launch Clock                                          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+-------------------------------------------------+-------------------------------------------------------+-------------+--------------+------------+------------+
; 12.132 ; u_pll_clk|altpll_component|auto_generated|pll1|clk[1] ; phase_diff_detect:u_phase_diff_detect|have_flag ; u_pll_clk|altpll_component|auto_generated|pll1|clk[1] ; sys_clk     ; 13.334       ; 5.342      ; 6.556      ;
; 12.132 ; u_pll_clk|altpll_component|auto_generated|pll1|clk[1] ; phase_diff_detect:u_phase_diff_detect|flag_ok   ; u_pll_clk|altpll_component|auto_generated|pll1|clk[1] ; sys_clk     ; 13.334       ; 5.342      ; 6.556      ;
; 12.520 ; u_pll_clk|altpll_component|auto_generated|pll1|clk[1] ; phase_diff_detect:u_phase_diff_detect|have_flag ; u_pll_clk|altpll_component|auto_generated|pll1|clk[1] ; sys_clk     ; 13.334       ; 5.342      ; 6.168      ;
; 12.520 ; u_pll_clk|altpll_component|auto_generated|pll1|clk[1] ; phase_diff_detect:u_phase_diff_detect|flag_ok   ; u_pll_clk|altpll_component|auto_generated|pll1|clk[1] ; sys_clk     ; 13.334       ; 5.342      ; 6.168      ;
; 13.690 ; uart_send:u_uart_send|tx_cnt[0]                       ; uart_send:u_uart_send|uart_txd                  ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.072     ; 6.240      ;
; 13.720 ; uart_send:u_uart_send|tx_cnt[1]                       ; uart_send:u_uart_send|uart_txd                  ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.072     ; 6.210      ;
; 13.809 ; phase_diff_detect:u_phase_diff_detect|r_rstn          ; phase_diff_detect:u_phase_diff_detect|r_start1  ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.073     ; 6.120      ;
; 13.867 ; phase_diff_detect:u_phase_diff_detect|r_sig1          ; phase_diff_detect:u_phase_diff_detect|r_start1  ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.073     ; 6.062      ;
; 14.017 ; phase_diff_detect:u_phase_diff_detect|clk_fb_prv      ; phase_diff_detect:u_phase_diff_detect|have_flag ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.073     ; 5.912      ;
; 14.072 ; uart_send:u_uart_send|clk_cnt[11]                     ; uart_send:u_uart_send|tx_data[7]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.069     ; 5.861      ;
; 14.072 ; uart_send:u_uart_send|clk_cnt[11]                     ; uart_send:u_uart_send|tx_data[0]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.069     ; 5.861      ;
; 14.072 ; uart_send:u_uart_send|clk_cnt[11]                     ; uart_send:u_uart_send|tx_data[2]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.069     ; 5.861      ;
; 14.072 ; uart_send:u_uart_send|clk_cnt[11]                     ; uart_send:u_uart_send|tx_data[1]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.069     ; 5.861      ;
; 14.072 ; uart_send:u_uart_send|clk_cnt[11]                     ; uart_send:u_uart_send|tx_data[3]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.069     ; 5.861      ;
; 14.072 ; uart_send:u_uart_send|clk_cnt[11]                     ; uart_send:u_uart_send|tx_data[4]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.069     ; 5.861      ;
; 14.072 ; uart_send:u_uart_send|clk_cnt[11]                     ; uart_send:u_uart_send|tx_data[6]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.069     ; 5.861      ;
; 14.072 ; uart_send:u_uart_send|clk_cnt[11]                     ; uart_send:u_uart_send|tx_data[5]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.069     ; 5.861      ;
; 14.092 ; phase_diff_detect:u_phase_diff_detect|flag_ok         ; phase_diff_detect:u_phase_diff_detect|have_flag ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.073     ; 5.837      ;
; 14.175 ; uart_send:u_uart_send|clk_cnt[12]                     ; uart_send:u_uart_send|tx_data[7]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.069     ; 5.758      ;
; 14.175 ; uart_send:u_uart_send|clk_cnt[12]                     ; uart_send:u_uart_send|tx_data[0]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.069     ; 5.758      ;
; 14.175 ; uart_send:u_uart_send|clk_cnt[12]                     ; uart_send:u_uart_send|tx_data[2]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.069     ; 5.758      ;
; 14.175 ; uart_send:u_uart_send|clk_cnt[12]                     ; uart_send:u_uart_send|tx_data[1]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.069     ; 5.758      ;
; 14.175 ; uart_send:u_uart_send|clk_cnt[12]                     ; uart_send:u_uart_send|tx_data[3]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.069     ; 5.758      ;
; 14.175 ; uart_send:u_uart_send|clk_cnt[12]                     ; uart_send:u_uart_send|tx_data[4]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.069     ; 5.758      ;
; 14.175 ; uart_send:u_uart_send|clk_cnt[12]                     ; uart_send:u_uart_send|tx_data[6]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.069     ; 5.758      ;
; 14.175 ; uart_send:u_uart_send|clk_cnt[12]                     ; uart_send:u_uart_send|tx_data[5]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.069     ; 5.758      ;
; 14.479 ; uart_send:u_uart_send|tx_data[2]                      ; uart_send:u_uart_send|uart_txd                  ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.076     ; 5.447      ;
; 14.498 ; uart_send:u_uart_send|clk_cnt[4]                      ; uart_send:u_uart_send|tx_data[7]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.069     ; 5.435      ;
; 14.498 ; uart_send:u_uart_send|clk_cnt[4]                      ; uart_send:u_uart_send|tx_data[0]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.069     ; 5.435      ;
; 14.498 ; uart_send:u_uart_send|clk_cnt[4]                      ; uart_send:u_uart_send|tx_data[2]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.069     ; 5.435      ;
; 14.498 ; uart_send:u_uart_send|clk_cnt[4]                      ; uart_send:u_uart_send|tx_data[1]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.069     ; 5.435      ;
; 14.498 ; uart_send:u_uart_send|clk_cnt[4]                      ; uart_send:u_uart_send|tx_data[3]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.069     ; 5.435      ;
; 14.498 ; uart_send:u_uart_send|clk_cnt[4]                      ; uart_send:u_uart_send|tx_data[4]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.069     ; 5.435      ;
; 14.498 ; uart_send:u_uart_send|clk_cnt[4]                      ; uart_send:u_uart_send|tx_data[6]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.069     ; 5.435      ;
; 14.498 ; uart_send:u_uart_send|clk_cnt[4]                      ; uart_send:u_uart_send|tx_data[5]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.069     ; 5.435      ;
; 14.633 ; uart_send:u_uart_send|clk_cnt[7]                      ; uart_send:u_uart_send|tx_data[7]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.069     ; 5.300      ;
; 14.633 ; uart_send:u_uart_send|clk_cnt[7]                      ; uart_send:u_uart_send|tx_data[0]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.069     ; 5.300      ;
; 14.633 ; uart_send:u_uart_send|clk_cnt[7]                      ; uart_send:u_uart_send|tx_data[2]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.069     ; 5.300      ;
; 14.633 ; uart_send:u_uart_send|clk_cnt[7]                      ; uart_send:u_uart_send|tx_data[1]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.069     ; 5.300      ;
; 14.633 ; uart_send:u_uart_send|clk_cnt[7]                      ; uart_send:u_uart_send|tx_data[3]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.069     ; 5.300      ;
; 14.633 ; uart_send:u_uart_send|clk_cnt[7]                      ; uart_send:u_uart_send|tx_data[4]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.069     ; 5.300      ;
; 14.633 ; uart_send:u_uart_send|clk_cnt[7]                      ; uart_send:u_uart_send|tx_data[6]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.069     ; 5.300      ;
; 14.633 ; uart_send:u_uart_send|clk_cnt[7]                      ; uart_send:u_uart_send|tx_data[5]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.069     ; 5.300      ;
; 14.641 ; uart_send:u_uart_send|clk_cnt[9]                      ; uart_send:u_uart_send|tx_data[7]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.069     ; 5.292      ;
; 14.641 ; uart_send:u_uart_send|clk_cnt[9]                      ; uart_send:u_uart_send|tx_data[0]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.069     ; 5.292      ;
; 14.641 ; uart_send:u_uart_send|clk_cnt[9]                      ; uart_send:u_uart_send|tx_data[2]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.069     ; 5.292      ;
; 14.641 ; uart_send:u_uart_send|clk_cnt[9]                      ; uart_send:u_uart_send|tx_data[1]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.069     ; 5.292      ;
; 14.641 ; uart_send:u_uart_send|clk_cnt[9]                      ; uart_send:u_uart_send|tx_data[3]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.069     ; 5.292      ;
; 14.641 ; uart_send:u_uart_send|clk_cnt[9]                      ; uart_send:u_uart_send|tx_data[4]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.069     ; 5.292      ;
; 14.641 ; uart_send:u_uart_send|clk_cnt[9]                      ; uart_send:u_uart_send|tx_data[6]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.069     ; 5.292      ;
; 14.641 ; uart_send:u_uart_send|clk_cnt[9]                      ; uart_send:u_uart_send|tx_data[5]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.069     ; 5.292      ;
; 14.670 ; uart_send:u_uart_send|clk_cnt[5]                      ; uart_send:u_uart_send|tx_data[7]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.069     ; 5.263      ;
; 14.670 ; uart_send:u_uart_send|clk_cnt[5]                      ; uart_send:u_uart_send|tx_data[0]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.069     ; 5.263      ;
; 14.670 ; uart_send:u_uart_send|clk_cnt[5]                      ; uart_send:u_uart_send|tx_data[2]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.069     ; 5.263      ;
; 14.670 ; uart_send:u_uart_send|clk_cnt[5]                      ; uart_send:u_uart_send|tx_data[1]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.069     ; 5.263      ;
; 14.670 ; uart_send:u_uart_send|clk_cnt[5]                      ; uart_send:u_uart_send|tx_data[3]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.069     ; 5.263      ;
; 14.670 ; uart_send:u_uart_send|clk_cnt[5]                      ; uart_send:u_uart_send|tx_data[4]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.069     ; 5.263      ;
; 14.670 ; uart_send:u_uart_send|clk_cnt[5]                      ; uart_send:u_uart_send|tx_data[6]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.069     ; 5.263      ;
; 14.670 ; uart_send:u_uart_send|clk_cnt[5]                      ; uart_send:u_uart_send|tx_data[5]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.069     ; 5.263      ;
; 14.673 ; uart_send:u_uart_send|clk_cnt[8]                      ; uart_send:u_uart_send|tx_data[7]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.069     ; 5.260      ;
; 14.673 ; uart_send:u_uart_send|clk_cnt[8]                      ; uart_send:u_uart_send|tx_data[0]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.069     ; 5.260      ;
; 14.673 ; uart_send:u_uart_send|clk_cnt[8]                      ; uart_send:u_uart_send|tx_data[2]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.069     ; 5.260      ;
; 14.673 ; uart_send:u_uart_send|clk_cnt[8]                      ; uart_send:u_uart_send|tx_data[1]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.069     ; 5.260      ;
; 14.673 ; uart_send:u_uart_send|clk_cnt[8]                      ; uart_send:u_uart_send|tx_data[3]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.069     ; 5.260      ;
; 14.673 ; uart_send:u_uart_send|clk_cnt[8]                      ; uart_send:u_uart_send|tx_data[4]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.069     ; 5.260      ;
; 14.673 ; uart_send:u_uart_send|clk_cnt[8]                      ; uart_send:u_uart_send|tx_data[6]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.069     ; 5.260      ;
; 14.673 ; uart_send:u_uart_send|clk_cnt[8]                      ; uart_send:u_uart_send|tx_data[5]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.069     ; 5.260      ;
; 14.718 ; uart_send:u_uart_send|tx_data[0]                      ; uart_send:u_uart_send|uart_txd                  ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.076     ; 5.208      ;
; 14.719 ; uart_send:u_uart_send|clk_cnt[10]                     ; uart_send:u_uart_send|tx_data[7]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.069     ; 5.214      ;
; 14.719 ; uart_send:u_uart_send|clk_cnt[10]                     ; uart_send:u_uart_send|tx_data[0]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.069     ; 5.214      ;
; 14.719 ; uart_send:u_uart_send|clk_cnt[10]                     ; uart_send:u_uart_send|tx_data[2]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.069     ; 5.214      ;
; 14.719 ; uart_send:u_uart_send|clk_cnt[10]                     ; uart_send:u_uart_send|tx_data[1]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.069     ; 5.214      ;
; 14.719 ; uart_send:u_uart_send|clk_cnt[10]                     ; uart_send:u_uart_send|tx_data[3]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.069     ; 5.214      ;
; 14.719 ; uart_send:u_uart_send|clk_cnt[10]                     ; uart_send:u_uart_send|tx_data[4]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.069     ; 5.214      ;
; 14.719 ; uart_send:u_uart_send|clk_cnt[10]                     ; uart_send:u_uart_send|tx_data[6]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.069     ; 5.214      ;
; 14.719 ; uart_send:u_uart_send|clk_cnt[10]                     ; uart_send:u_uart_send|tx_data[5]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.069     ; 5.214      ;
; 14.827 ; uart_send:u_uart_send|clk_cnt[1]                      ; uart_send:u_uart_send|tx_data[7]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.069     ; 5.106      ;
; 14.827 ; uart_send:u_uart_send|clk_cnt[1]                      ; uart_send:u_uart_send|tx_data[0]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.069     ; 5.106      ;
; 14.827 ; uart_send:u_uart_send|clk_cnt[1]                      ; uart_send:u_uart_send|tx_data[2]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.069     ; 5.106      ;
; 14.827 ; uart_send:u_uart_send|clk_cnt[1]                      ; uart_send:u_uart_send|tx_data[1]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.069     ; 5.106      ;
; 14.827 ; uart_send:u_uart_send|clk_cnt[1]                      ; uart_send:u_uart_send|tx_data[3]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.069     ; 5.106      ;
; 14.827 ; uart_send:u_uart_send|clk_cnt[1]                      ; uart_send:u_uart_send|tx_data[4]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.069     ; 5.106      ;
; 14.827 ; uart_send:u_uart_send|clk_cnt[1]                      ; uart_send:u_uart_send|tx_data[6]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.069     ; 5.106      ;
; 14.827 ; uart_send:u_uart_send|clk_cnt[1]                      ; uart_send:u_uart_send|tx_data[5]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.069     ; 5.106      ;
; 14.832 ; uart_send:u_uart_send|clk_cnt[14]                     ; uart_send:u_uart_send|tx_data[7]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.069     ; 5.101      ;
; 14.832 ; uart_send:u_uart_send|clk_cnt[14]                     ; uart_send:u_uart_send|tx_data[0]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.069     ; 5.101      ;
; 14.832 ; uart_send:u_uart_send|clk_cnt[14]                     ; uart_send:u_uart_send|tx_data[2]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.069     ; 5.101      ;
; 14.832 ; uart_send:u_uart_send|clk_cnt[14]                     ; uart_send:u_uart_send|tx_data[1]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.069     ; 5.101      ;
; 14.832 ; uart_send:u_uart_send|clk_cnt[14]                     ; uart_send:u_uart_send|tx_data[3]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.069     ; 5.101      ;
; 14.832 ; uart_send:u_uart_send|clk_cnt[14]                     ; uart_send:u_uart_send|tx_data[4]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.069     ; 5.101      ;
; 14.832 ; uart_send:u_uart_send|clk_cnt[14]                     ; uart_send:u_uart_send|tx_data[6]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.069     ; 5.101      ;
; 14.832 ; uart_send:u_uart_send|clk_cnt[14]                     ; uart_send:u_uart_send|tx_data[5]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.069     ; 5.101      ;
; 14.885 ; uart_send:u_uart_send|clk_cnt[15]                     ; uart_send:u_uart_send|tx_data[7]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.069     ; 5.048      ;
; 14.885 ; uart_send:u_uart_send|clk_cnt[15]                     ; uart_send:u_uart_send|tx_data[0]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.069     ; 5.048      ;
; 14.885 ; uart_send:u_uart_send|clk_cnt[15]                     ; uart_send:u_uart_send|tx_data[2]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.069     ; 5.048      ;
; 14.885 ; uart_send:u_uart_send|clk_cnt[15]                     ; uart_send:u_uart_send|tx_data[1]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.069     ; 5.048      ;
; 14.885 ; uart_send:u_uart_send|clk_cnt[15]                     ; uart_send:u_uart_send|tx_data[3]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.069     ; 5.048      ;
; 14.885 ; uart_send:u_uart_send|clk_cnt[15]                     ; uart_send:u_uart_send|tx_data[4]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.069     ; 5.048      ;
; 14.885 ; uart_send:u_uart_send|clk_cnt[15]                     ; uart_send:u_uart_send|tx_data[6]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.069     ; 5.048      ;
; 14.885 ; uart_send:u_uart_send|clk_cnt[15]                     ; uart_send:u_uart_send|tx_data[5]                ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.069     ; 5.048      ;
+--------+-------------------------------------------------------+-------------------------------------------------+-------------------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'sys_clk'                                                                                                                                                                                                 ;
+--------+-------------------------------------------------------+------------------------------------------------------+-------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                              ; Launch Clock                                          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+------------------------------------------------------+-------------------------------------------------------+-------------+--------------+------------+------------+
; -2.233 ; u_pll_clk|altpll_component|auto_generated|pll1|clk[0] ; phase_diff_detect:u_phase_diff_detect|clk_fb_prv     ; u_pll_clk|altpll_component|auto_generated|pll1|clk[0] ; sys_clk     ; 0.000        ; 5.643      ; 3.615      ;
; -2.168 ; u_pll_clk|altpll_component|auto_generated|pll1|clk[0] ; phase_diff_detect:u_phase_diff_detect|clk_fb_prv     ; u_pll_clk|altpll_component|auto_generated|pll1|clk[0] ; sys_clk     ; 0.000        ; 5.643      ; 3.680      ;
; 0.401  ; uart_send:u_uart_send|tx_flag                         ; uart_send:u_uart_send|tx_flag                        ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; uart_send:u_uart_send|tx_cnt[1]                       ; uart_send:u_uart_send|tx_cnt[1]                      ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; uart_send:u_uart_send|tx_cnt[2]                       ; uart_send:u_uart_send|tx_cnt[2]                      ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.073      ; 0.669      ;
; 0.416  ; uart_send:u_uart_send|tx_cnt[0]                       ; uart_send:u_uart_send|tx_cnt[0]                      ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.073      ; 0.684      ;
; 0.611  ; phase_diff_detect:u_phase_diff_detect|r_data[7]       ; phase_diff_detect:u_phase_diff_detect|r_detect_avail ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.073      ; 0.879      ;
; 0.647  ; uart_send:u_uart_send|tx_cnt[0]                       ; uart_send:u_uart_send|tx_cnt[1]                      ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.073      ; 0.915      ;
; 0.647  ; uart_send:u_uart_send|tx_cnt[0]                       ; uart_send:u_uart_send|tx_cnt[2]                      ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.073      ; 0.915      ;
; 0.666  ; uart_send:u_uart_send|uart_en_d1                      ; uart_send:u_uart_send|tx_data[7]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.073      ; 0.934      ;
; 0.666  ; uart_send:u_uart_send|uart_en_d1                      ; uart_send:u_uart_send|tx_data[5]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.073      ; 0.934      ;
; 0.667  ; uart_send:u_uart_send|uart_en_d1                      ; uart_send:u_uart_send|tx_data[0]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.073      ; 0.935      ;
; 0.667  ; uart_send:u_uart_send|uart_en_d1                      ; uart_send:u_uart_send|tx_data[3]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.073      ; 0.935      ;
; 0.667  ; uart_send:u_uart_send|uart_en_d1                      ; uart_send:u_uart_send|tx_data[6]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.073      ; 0.935      ;
; 0.705  ; uart_send:u_uart_send|clk_cnt[3]                      ; uart_send:u_uart_send|clk_cnt[3]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.073      ; 0.973      ;
; 0.705  ; uart_send:u_uart_send|clk_cnt[5]                      ; uart_send:u_uart_send|clk_cnt[5]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.073      ; 0.973      ;
; 0.705  ; uart_send:u_uart_send|clk_cnt[13]                     ; uart_send:u_uart_send|clk_cnt[13]                    ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.073      ; 0.973      ;
; 0.706  ; uart_send:u_uart_send|clk_cnt[1]                      ; uart_send:u_uart_send|clk_cnt[1]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.073      ; 0.974      ;
; 0.706  ; uart_send:u_uart_send|clk_cnt[11]                     ; uart_send:u_uart_send|clk_cnt[11]                    ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.073      ; 0.974      ;
; 0.706  ; phase_diff_detect:u_phase_diff_detect|r_data[1]       ; phase_diff_detect:u_phase_diff_detect|r_data[1]      ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.073      ; 0.974      ;
; 0.707  ; uart_send:u_uart_send|clk_cnt[6]                      ; uart_send:u_uart_send|clk_cnt[6]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.073      ; 0.975      ;
; 0.707  ; uart_send:u_uart_send|clk_cnt[15]                     ; uart_send:u_uart_send|clk_cnt[15]                    ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.073      ; 0.975      ;
; 0.708  ; uart_send:u_uart_send|clk_cnt[7]                      ; uart_send:u_uart_send|clk_cnt[7]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.073      ; 0.976      ;
; 0.708  ; uart_send:u_uart_send|clk_cnt[9]                      ; uart_send:u_uart_send|clk_cnt[9]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.073      ; 0.976      ;
; 0.708  ; phase_diff_detect:u_phase_diff_detect|r_data[2]       ; phase_diff_detect:u_phase_diff_detect|r_data[2]      ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.073      ; 0.976      ;
; 0.709  ; phase_diff_detect:u_phase_diff_detect|r_data[5]       ; phase_diff_detect:u_phase_diff_detect|r_data[5]      ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.073      ; 0.977      ;
; 0.710  ; uart_send:u_uart_send|clk_cnt[2]                      ; uart_send:u_uart_send|clk_cnt[2]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.073      ; 0.978      ;
; 0.711  ; uart_send:u_uart_send|clk_cnt[4]                      ; uart_send:u_uart_send|clk_cnt[4]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.073      ; 0.979      ;
; 0.711  ; uart_send:u_uart_send|clk_cnt[10]                     ; uart_send:u_uart_send|clk_cnt[10]                    ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.073      ; 0.979      ;
; 0.711  ; uart_send:u_uart_send|clk_cnt[12]                     ; uart_send:u_uart_send|clk_cnt[12]                    ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.073      ; 0.979      ;
; 0.711  ; uart_send:u_uart_send|clk_cnt[14]                     ; uart_send:u_uart_send|clk_cnt[14]                    ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.073      ; 0.979      ;
; 0.712  ; uart_send:u_uart_send|clk_cnt[8]                      ; uart_send:u_uart_send|clk_cnt[8]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.073      ; 0.980      ;
; 0.716  ; phase_diff_detect:u_phase_diff_detect|r_data[7]       ; phase_diff_detect:u_phase_diff_detect|r_data[7]      ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.073      ; 0.984      ;
; 0.717  ; phase_diff_detect:u_phase_diff_detect|r_data[3]       ; phase_diff_detect:u_phase_diff_detect|r_data[3]      ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.073      ; 0.985      ;
; 0.717  ; uart_send:u_uart_send|tx_cnt[1]                       ; uart_send:u_uart_send|tx_cnt[2]                      ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.073      ; 0.985      ;
; 0.719  ; phase_diff_detect:u_phase_diff_detect|r_data[4]       ; phase_diff_detect:u_phase_diff_detect|r_data[4]      ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.073      ; 0.987      ;
; 0.720  ; phase_diff_detect:u_phase_diff_detect|r_data[6]       ; phase_diff_detect:u_phase_diff_detect|r_data[6]      ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.073      ; 0.988      ;
; 0.733  ; uart_send:u_uart_send|clk_cnt[0]                      ; uart_send:u_uart_send|clk_cnt[0]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.073      ; 1.001      ;
; 0.739  ; phase_diff_detect:u_phase_diff_detect|r_detect_avail  ; phase_diff_detect:u_phase_diff_detect|r_data[0]      ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.073      ; 1.007      ;
; 0.805  ; uart_send:u_uart_send|uart_en_d1                      ; uart_send:u_uart_send|tx_data[2]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.073      ; 1.073      ;
; 0.805  ; uart_send:u_uart_send|uart_en_d1                      ; uart_send:u_uart_send|tx_data[1]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.073      ; 1.073      ;
; 0.805  ; uart_send:u_uart_send|uart_en_d1                      ; uart_send:u_uart_send|tx_data[4]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.073      ; 1.073      ;
; 0.848  ; phase_diff_detect:u_phase_diff_detect|r_rstn          ; phase_diff_detect:u_phase_diff_detect|r_start2       ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.073      ; 1.116      ;
; 0.868  ; uart_send:u_uart_send|uart_en_d0                      ; uart_send:u_uart_send|tx_data[3]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.073      ; 1.136      ;
; 0.870  ; uart_send:u_uart_send|uart_en_d0                      ; uart_send:u_uart_send|tx_data[0]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.073      ; 1.138      ;
; 0.870  ; uart_send:u_uart_send|uart_en_d0                      ; uart_send:u_uart_send|tx_data[6]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.073      ; 1.138      ;
; 0.871  ; uart_send:u_uart_send|uart_en_d0                      ; uart_send:u_uart_send|tx_data[7]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.073      ; 1.139      ;
; 0.872  ; uart_send:u_uart_send|uart_en_d0                      ; uart_send:u_uart_send|uart_en_d1                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.073      ; 1.140      ;
; 0.872  ; phase_diff_detect:u_phase_diff_detect|r_data[0]       ; phase_diff_detect:u_phase_diff_detect|r_data[0]      ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.073      ; 1.140      ;
; 0.873  ; uart_send:u_uart_send|uart_en_d0                      ; uart_send:u_uart_send|tx_data[5]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.073      ; 1.141      ;
; 0.874  ; uart_send:u_uart_send|uart_en_d0                      ; uart_send:u_uart_send|tx_data[2]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.073      ; 1.142      ;
; 0.874  ; uart_send:u_uart_send|uart_en_d0                      ; uart_send:u_uart_send|tx_data[4]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.073      ; 1.142      ;
; 0.875  ; uart_send:u_uart_send|uart_en_d0                      ; uart_send:u_uart_send|tx_data[1]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.073      ; 1.143      ;
; 0.901  ; phase_diff_detect:u_phase_diff_detect|r_start1        ; phase_diff_detect:u_phase_diff_detect|r_detect_avail ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.073      ; 1.169      ;
; 0.918  ; uart_send:u_uart_send|uart_en_d1                      ; uart_send:u_uart_send|tx_flag                        ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.073      ; 1.186      ;
; 0.946  ; uart_send:u_uart_send|tx_flag                         ; uart_send:u_uart_send|uart_txd                       ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.070      ; 1.211      ;
; 1.026  ; uart_send:u_uart_send|clk_cnt[6]                      ; uart_send:u_uart_send|clk_cnt[7]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.073      ; 1.294      ;
; 1.027  ; uart_send:u_uart_send|clk_cnt[0]                      ; uart_send:u_uart_send|clk_cnt[1]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.073      ; 1.295      ;
; 1.027  ; uart_send:u_uart_send|clk_cnt[5]                      ; uart_send:u_uart_send|clk_cnt[6]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.073      ; 1.295      ;
; 1.027  ; uart_send:u_uart_send|clk_cnt[3]                      ; uart_send:u_uart_send|clk_cnt[4]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.073      ; 1.295      ;
; 1.027  ; uart_send:u_uart_send|clk_cnt[13]                     ; uart_send:u_uart_send|clk_cnt[14]                    ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.073      ; 1.295      ;
; 1.027  ; phase_diff_detect:u_phase_diff_detect|r_data[2]       ; phase_diff_detect:u_phase_diff_detect|r_data[3]      ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.073      ; 1.295      ;
; 1.028  ; uart_send:u_uart_send|clk_cnt[2]                      ; uart_send:u_uart_send|clk_cnt[3]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.073      ; 1.296      ;
; 1.028  ; uart_send:u_uart_send|clk_cnt[4]                      ; uart_send:u_uart_send|clk_cnt[5]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.073      ; 1.296      ;
; 1.028  ; phase_diff_detect:u_phase_diff_detect|r_data[1]       ; phase_diff_detect:u_phase_diff_detect|r_data[2]      ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.073      ; 1.296      ;
; 1.028  ; uart_send:u_uart_send|clk_cnt[11]                     ; uart_send:u_uart_send|clk_cnt[12]                    ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.073      ; 1.296      ;
; 1.029  ; uart_send:u_uart_send|clk_cnt[12]                     ; uart_send:u_uart_send|clk_cnt[13]                    ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.073      ; 1.297      ;
; 1.029  ; uart_send:u_uart_send|clk_cnt[10]                     ; uart_send:u_uart_send|clk_cnt[11]                    ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.073      ; 1.297      ;
; 1.029  ; uart_send:u_uart_send|clk_cnt[14]                     ; uart_send:u_uart_send|clk_cnt[15]                    ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.073      ; 1.297      ;
; 1.030  ; uart_send:u_uart_send|clk_cnt[8]                      ; uart_send:u_uart_send|clk_cnt[9]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.073      ; 1.298      ;
; 1.030  ; uart_send:u_uart_send|clk_cnt[1]                      ; uart_send:u_uart_send|clk_cnt[2]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.073      ; 1.298      ;
; 1.032  ; uart_send:u_uart_send|clk_cnt[9]                      ; uart_send:u_uart_send|clk_cnt[10]                    ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.073      ; 1.300      ;
; 1.032  ; uart_send:u_uart_send|clk_cnt[7]                      ; uart_send:u_uart_send|clk_cnt[8]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.073      ; 1.300      ;
; 1.033  ; phase_diff_detect:u_phase_diff_detect|r_data[5]       ; phase_diff_detect:u_phase_diff_detect|r_data[6]      ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.073      ; 1.301      ;
; 1.038  ; phase_diff_detect:u_phase_diff_detect|r_data[4]       ; phase_diff_detect:u_phase_diff_detect|r_data[5]      ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.073      ; 1.306      ;
; 1.039  ; phase_diff_detect:u_phase_diff_detect|r_detect_avail  ; phase_diff_detect:u_phase_diff_detect|r_data[1]      ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.073      ; 1.307      ;
; 1.039  ; phase_diff_detect:u_phase_diff_detect|r_data[6]       ; phase_diff_detect:u_phase_diff_detect|r_data[7]      ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.073      ; 1.307      ;
; 1.041  ; phase_diff_detect:u_phase_diff_detect|r_data[3]       ; phase_diff_detect:u_phase_diff_detect|r_data[4]      ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.073      ; 1.309      ;
; 1.041  ; uart_send:u_uart_send|clk_cnt[6]                      ; uart_send:u_uart_send|clk_cnt[8]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.073      ; 1.309      ;
; 1.042  ; phase_diff_detect:u_phase_diff_detect|r_data[2]       ; phase_diff_detect:u_phase_diff_detect|r_data[4]      ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.073      ; 1.310      ;
; 1.043  ; uart_send:u_uart_send|clk_cnt[0]                      ; uart_send:u_uart_send|clk_cnt[2]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.073      ; 1.311      ;
; 1.044  ; uart_send:u_uart_send|clk_cnt[2]                      ; uart_send:u_uart_send|clk_cnt[4]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.073      ; 1.312      ;
; 1.045  ; uart_send:u_uart_send|clk_cnt[4]                      ; uart_send:u_uart_send|clk_cnt[6]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.073      ; 1.313      ;
; 1.045  ; uart_send:u_uart_send|clk_cnt[12]                     ; uart_send:u_uart_send|clk_cnt[14]                    ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.073      ; 1.313      ;
; 1.045  ; uart_send:u_uart_send|clk_cnt[10]                     ; uart_send:u_uart_send|clk_cnt[12]                    ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.073      ; 1.313      ;
; 1.046  ; uart_send:u_uart_send|clk_cnt[8]                      ; uart_send:u_uart_send|clk_cnt[10]                    ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.073      ; 1.314      ;
; 1.053  ; phase_diff_detect:u_phase_diff_detect|r_data[4]       ; phase_diff_detect:u_phase_diff_detect|r_data[6]      ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.073      ; 1.321      ;
; 1.054  ; phase_diff_detect:u_phase_diff_detect|r_detect_avail  ; phase_diff_detect:u_phase_diff_detect|r_data[2]      ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.073      ; 1.322      ;
; 1.063  ; phase_diff_detect:u_phase_diff_detect|r_data[4]       ; phase_diff_detect:u_phase_diff_detect|r_detect_avail ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.073      ; 1.331      ;
; 1.067  ; phase_diff_detect:u_phase_diff_detect|r_sig2          ; phase_diff_detect:u_phase_diff_detect|r_start2       ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.073      ; 1.335      ;
; 1.098  ; phase_diff_detect:u_phase_diff_detect|r_detect_avail  ; phase_diff_detect:u_phase_diff_detect|r_detect_avail ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.073      ; 1.366      ;
; 1.105  ; phase_diff_detect:u_phase_diff_detect|r_data[4]       ; uart_send:u_uart_send|tx_data[4]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.076      ; 1.376      ;
; 1.107  ; uart_send:u_uart_send|uart_en_d0                      ; uart_send:u_uart_send|tx_flag                        ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.073      ; 1.375      ;
; 1.120  ; uart_send:u_uart_send|clk_cnt[3]                      ; uart_send:u_uart_send|clk_cnt[5]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.073      ; 1.388      ;
; 1.121  ; uart_send:u_uart_send|clk_cnt[11]                     ; uart_send:u_uart_send|clk_cnt[13]                    ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.073      ; 1.389      ;
; 1.121  ; uart_send:u_uart_send|clk_cnt[13]                     ; uart_send:u_uart_send|clk_cnt[15]                    ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.073      ; 1.389      ;
; 1.121  ; uart_send:u_uart_send|clk_cnt[5]                      ; uart_send:u_uart_send|clk_cnt[7]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.073      ; 1.389      ;
; 1.121  ; phase_diff_detect:u_phase_diff_detect|r_data[1]       ; phase_diff_detect:u_phase_diff_detect|r_data[3]      ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.073      ; 1.389      ;
; 1.125  ; uart_send:u_uart_send|clk_cnt[1]                      ; uart_send:u_uart_send|clk_cnt[3]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.073      ; 1.393      ;
; 1.127  ; uart_send:u_uart_send|clk_cnt[9]                      ; uart_send:u_uart_send|clk_cnt[11]                    ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.073      ; 1.395      ;
+--------+-------------------------------------------------------+------------------------------------------------------+-------------------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'sys_clk'                                                                                    ;
+-------+--------------+----------------+------------------+---------+------------+------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                               ;
+-------+--------------+----------------+------------------+---------+------------+------------------------------------------------------+
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; phase_diff_detect:u_phase_diff_detect|clk_fb_prv     ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; phase_diff_detect:u_phase_diff_detect|clk_ref_prv    ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; phase_diff_detect:u_phase_diff_detect|flag_ok        ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; phase_diff_detect:u_phase_diff_detect|have_flag      ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; phase_diff_detect:u_phase_diff_detect|r_data[0]      ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; phase_diff_detect:u_phase_diff_detect|r_data[1]      ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; phase_diff_detect:u_phase_diff_detect|r_data[2]      ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; phase_diff_detect:u_phase_diff_detect|r_data[3]      ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; phase_diff_detect:u_phase_diff_detect|r_data[4]      ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; phase_diff_detect:u_phase_diff_detect|r_data[5]      ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; phase_diff_detect:u_phase_diff_detect|r_data[6]      ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; phase_diff_detect:u_phase_diff_detect|r_data[7]      ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; phase_diff_detect:u_phase_diff_detect|r_detect_avail ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; phase_diff_detect:u_phase_diff_detect|r_rstn         ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; phase_diff_detect:u_phase_diff_detect|r_sig1         ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; phase_diff_detect:u_phase_diff_detect|r_sig2         ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; phase_diff_detect:u_phase_diff_detect|r_start1       ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; phase_diff_detect:u_phase_diff_detect|r_start2       ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[0]                     ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[10]                    ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[11]                    ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[12]                    ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[13]                    ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[14]                    ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[15]                    ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[1]                     ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[2]                     ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[3]                     ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[4]                     ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[5]                     ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[6]                     ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[7]                     ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[8]                     ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[9]                     ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_cnt[0]                      ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_cnt[1]                      ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_cnt[2]                      ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_cnt[3]                      ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|uart_txd                       ;
; 9.775 ; 9.991        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_data[0]                     ;
; 9.775 ; 9.991        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_data[1]                     ;
; 9.775 ; 9.991        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_data[2]                     ;
; 9.775 ; 9.991        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_data[3]                     ;
; 9.775 ; 9.991        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_data[4]                     ;
; 9.775 ; 9.991        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_data[5]                     ;
; 9.775 ; 9.991        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_data[6]                     ;
; 9.775 ; 9.991        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_data[7]                     ;
; 9.775 ; 9.991        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_flag                        ;
; 9.775 ; 9.991        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|uart_en_d0                     ;
; 9.775 ; 9.991        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|uart_en_d1                     ;
; 9.823 ; 10.007       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_data[0]                     ;
; 9.823 ; 10.007       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_data[1]                     ;
; 9.823 ; 10.007       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_data[2]                     ;
; 9.823 ; 10.007       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_data[3]                     ;
; 9.823 ; 10.007       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_data[4]                     ;
; 9.823 ; 10.007       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_data[5]                     ;
; 9.823 ; 10.007       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_data[6]                     ;
; 9.823 ; 10.007       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_data[7]                     ;
; 9.823 ; 10.007       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_flag                        ;
; 9.823 ; 10.007       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; uart_send:u_uart_send|uart_en_d0                     ;
; 9.823 ; 10.007       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; uart_send:u_uart_send|uart_en_d1                     ;
; 9.826 ; 10.010       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; phase_diff_detect:u_phase_diff_detect|clk_fb_prv     ;
; 9.826 ; 10.010       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; phase_diff_detect:u_phase_diff_detect|clk_ref_prv    ;
; 9.826 ; 10.010       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; phase_diff_detect:u_phase_diff_detect|flag_ok        ;
; 9.826 ; 10.010       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; phase_diff_detect:u_phase_diff_detect|have_flag      ;
; 9.826 ; 10.010       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; phase_diff_detect:u_phase_diff_detect|r_data[0]      ;
; 9.826 ; 10.010       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; phase_diff_detect:u_phase_diff_detect|r_data[1]      ;
; 9.826 ; 10.010       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; phase_diff_detect:u_phase_diff_detect|r_data[2]      ;
; 9.826 ; 10.010       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; phase_diff_detect:u_phase_diff_detect|r_data[3]      ;
; 9.826 ; 10.010       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; phase_diff_detect:u_phase_diff_detect|r_data[4]      ;
; 9.826 ; 10.010       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; phase_diff_detect:u_phase_diff_detect|r_data[5]      ;
; 9.826 ; 10.010       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; phase_diff_detect:u_phase_diff_detect|r_data[6]      ;
; 9.826 ; 10.010       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; phase_diff_detect:u_phase_diff_detect|r_data[7]      ;
; 9.826 ; 10.010       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; phase_diff_detect:u_phase_diff_detect|r_detect_avail ;
; 9.826 ; 10.010       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; phase_diff_detect:u_phase_diff_detect|r_rstn         ;
; 9.826 ; 10.010       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; phase_diff_detect:u_phase_diff_detect|r_sig1         ;
; 9.826 ; 10.010       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; phase_diff_detect:u_phase_diff_detect|r_sig2         ;
; 9.826 ; 10.010       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; phase_diff_detect:u_phase_diff_detect|r_start1       ;
; 9.826 ; 10.010       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; phase_diff_detect:u_phase_diff_detect|r_start2       ;
; 9.826 ; 10.010       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[0]                     ;
; 9.826 ; 10.010       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[10]                    ;
; 9.826 ; 10.010       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[11]                    ;
; 9.826 ; 10.010       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[12]                    ;
; 9.826 ; 10.010       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[13]                    ;
; 9.826 ; 10.010       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[14]                    ;
; 9.826 ; 10.010       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[15]                    ;
; 9.826 ; 10.010       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[1]                     ;
; 9.826 ; 10.010       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[2]                     ;
; 9.826 ; 10.010       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[3]                     ;
; 9.826 ; 10.010       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[4]                     ;
; 9.826 ; 10.010       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[5]                     ;
; 9.826 ; 10.010       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[6]                     ;
; 9.826 ; 10.010       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[7]                     ;
; 9.826 ; 10.010       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[8]                     ;
; 9.826 ; 10.010       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[9]                     ;
; 9.826 ; 10.010       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_cnt[0]                      ;
; 9.826 ; 10.010       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_cnt[1]                      ;
; 9.826 ; 10.010       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_cnt[2]                      ;
; 9.826 ; 10.010       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_cnt[3]                      ;
; 9.826 ; 10.010       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; uart_send:u_uart_send|uart_txd                       ;
+-------+--------------+----------------+------------------+---------+------------+------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; key       ; sys_clk    ; 0.712 ; 0.926 ; Rise       ; sys_clk         ;
; sys_rst_n ; sys_clk    ; 5.442 ; 5.240 ; Rise       ; sys_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; key       ; sys_clk    ; -0.361 ; -0.568 ; Rise       ; sys_clk         ;
; sys_rst_n ; sys_clk    ; 0.403  ; 0.163  ; Rise       ; sys_clk         ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; o_phase_fup_flag ; sys_clk    ; 8.137 ; 7.778 ; Rise       ; sys_clk         ;
; o_phase_ok       ; sys_clk    ; 8.611 ; 9.068 ; Rise       ; sys_clk         ;
; uart_txd         ; sys_clk    ; 6.742 ; 7.025 ; Rise       ; sys_clk         ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; o_phase_fup_flag ; sys_clk    ; 7.829 ; 7.483 ; Rise       ; sys_clk         ;
; o_phase_ok       ; sys_clk    ; 8.282 ; 8.722 ; Rise       ; sys_clk         ;
; uart_txd         ; sys_clk    ; 6.488 ; 6.761 ; Rise       ; sys_clk         ;
+------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+---------+--------+-----------------+
; Clock   ; Slack  ; End Point TNS   ;
+---------+--------+-----------------+
; sys_clk ; 12.920 ; 0.000           ;
+---------+--------+-----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+---------+--------+----------------+
; Clock   ; Slack  ; End Point TNS  ;
+---------+--------+----------------+
; sys_clk ; -1.307 ; -1.307         ;
+---------+--------+----------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+-------+--------------------------------+
; Clock   ; Slack ; End Point TNS                  ;
+---------+-------+--------------------------------+
; sys_clk ; 9.435 ; 0.000                          ;
+---------+-------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'sys_clk'                                                                                                                                                                                             ;
+--------+-------------------------------------------------------+---------------------------------------------------+-------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                           ; Launch Clock                                          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+---------------------------------------------------+-------------------------------------------------------+-------------+--------------+------------+------------+
; 12.920 ; u_pll_clk|altpll_component|auto_generated|pll1|clk[1] ; phase_diff_detect:u_phase_diff_detect|have_flag   ; u_pll_clk|altpll_component|auto_generated|pll1|clk[1] ; sys_clk     ; 13.334       ; 2.954      ; 3.365      ;
; 12.920 ; u_pll_clk|altpll_component|auto_generated|pll1|clk[1] ; phase_diff_detect:u_phase_diff_detect|flag_ok     ; u_pll_clk|altpll_component|auto_generated|pll1|clk[1] ; sys_clk     ; 13.334       ; 2.954      ; 3.365      ;
; 13.100 ; u_pll_clk|altpll_component|auto_generated|pll1|clk[1] ; phase_diff_detect:u_phase_diff_detect|have_flag   ; u_pll_clk|altpll_component|auto_generated|pll1|clk[1] ; sys_clk     ; 13.334       ; 2.954      ; 3.185      ;
; 13.100 ; u_pll_clk|altpll_component|auto_generated|pll1|clk[1] ; phase_diff_detect:u_phase_diff_detect|flag_ok     ; u_pll_clk|altpll_component|auto_generated|pll1|clk[1] ; sys_clk     ; 13.334       ; 2.954      ; 3.185      ;
; 14.273 ; u_pll_clk|altpll_component|auto_generated|pll1|clk[1] ; phase_diff_detect:u_phase_diff_detect|r_sig2      ; u_pll_clk|altpll_component|auto_generated|pll1|clk[1] ; sys_clk     ; 13.334       ; 2.954      ; 2.012      ;
; 14.280 ; u_pll_clk|altpll_component|auto_generated|pll1|clk[1] ; phase_diff_detect:u_phase_diff_detect|clk_ref_prv ; u_pll_clk|altpll_component|auto_generated|pll1|clk[1] ; sys_clk     ; 13.334       ; 2.954      ; 2.005      ;
; 14.287 ; u_pll_clk|altpll_component|auto_generated|pll1|clk[1] ; phase_diff_detect:u_phase_diff_detect|r_start2    ; u_pll_clk|altpll_component|auto_generated|pll1|clk[1] ; sys_clk     ; 13.334       ; 2.954      ; 1.998      ;
; 14.326 ; u_pll_clk|altpll_component|auto_generated|pll1|clk[1] ; phase_diff_detect:u_phase_diff_detect|clk_ref_prv ; u_pll_clk|altpll_component|auto_generated|pll1|clk[1] ; sys_clk     ; 13.334       ; 2.954      ; 1.959      ;
; 14.337 ; u_pll_clk|altpll_component|auto_generated|pll1|clk[1] ; phase_diff_detect:u_phase_diff_detect|r_sig2      ; u_pll_clk|altpll_component|auto_generated|pll1|clk[1] ; sys_clk     ; 13.334       ; 2.954      ; 1.948      ;
; 14.346 ; u_pll_clk|altpll_component|auto_generated|pll1|clk[1] ; phase_diff_detect:u_phase_diff_detect|r_start2    ; u_pll_clk|altpll_component|auto_generated|pll1|clk[1] ; sys_clk     ; 13.334       ; 2.954      ; 1.939      ;
; 17.013 ; uart_send:u_uart_send|tx_cnt[1]                       ; uart_send:u_uart_send|uart_txd                    ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.035     ; 2.939      ;
; 17.015 ; phase_diff_detect:u_phase_diff_detect|r_rstn          ; phase_diff_detect:u_phase_diff_detect|r_start1    ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.037     ; 2.935      ;
; 17.024 ; uart_send:u_uart_send|tx_cnt[0]                       ; uart_send:u_uart_send|uart_txd                    ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.035     ; 2.928      ;
; 17.039 ; phase_diff_detect:u_phase_diff_detect|r_sig1          ; phase_diff_detect:u_phase_diff_detect|r_start1    ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.037     ; 2.911      ;
; 17.081 ; phase_diff_detect:u_phase_diff_detect|flag_ok         ; phase_diff_detect:u_phase_diff_detect|have_flag   ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.037     ; 2.869      ;
; 17.102 ; phase_diff_detect:u_phase_diff_detect|clk_fb_prv      ; phase_diff_detect:u_phase_diff_detect|have_flag   ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.037     ; 2.848      ;
; 17.293 ; uart_send:u_uart_send|clk_cnt[11]                     ; uart_send:u_uart_send|tx_data[7]                  ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.032     ; 2.662      ;
; 17.293 ; uart_send:u_uart_send|clk_cnt[11]                     ; uart_send:u_uart_send|tx_data[0]                  ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.032     ; 2.662      ;
; 17.293 ; uart_send:u_uart_send|clk_cnt[11]                     ; uart_send:u_uart_send|tx_data[2]                  ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.032     ; 2.662      ;
; 17.293 ; uart_send:u_uart_send|clk_cnt[11]                     ; uart_send:u_uart_send|tx_data[1]                  ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.032     ; 2.662      ;
; 17.293 ; uart_send:u_uart_send|clk_cnt[11]                     ; uart_send:u_uart_send|tx_data[3]                  ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.032     ; 2.662      ;
; 17.293 ; uart_send:u_uart_send|clk_cnt[11]                     ; uart_send:u_uart_send|tx_data[4]                  ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.032     ; 2.662      ;
; 17.293 ; uart_send:u_uart_send|clk_cnt[11]                     ; uart_send:u_uart_send|tx_data[6]                  ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.032     ; 2.662      ;
; 17.293 ; uart_send:u_uart_send|clk_cnt[11]                     ; uart_send:u_uart_send|tx_data[5]                  ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.032     ; 2.662      ;
; 17.337 ; uart_send:u_uart_send|clk_cnt[12]                     ; uart_send:u_uart_send|tx_data[7]                  ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.032     ; 2.618      ;
; 17.337 ; uart_send:u_uart_send|clk_cnt[12]                     ; uart_send:u_uart_send|tx_data[0]                  ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.032     ; 2.618      ;
; 17.337 ; uart_send:u_uart_send|clk_cnt[12]                     ; uart_send:u_uart_send|tx_data[2]                  ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.032     ; 2.618      ;
; 17.337 ; uart_send:u_uart_send|clk_cnt[12]                     ; uart_send:u_uart_send|tx_data[1]                  ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.032     ; 2.618      ;
; 17.337 ; uart_send:u_uart_send|clk_cnt[12]                     ; uart_send:u_uart_send|tx_data[3]                  ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.032     ; 2.618      ;
; 17.337 ; uart_send:u_uart_send|clk_cnt[12]                     ; uart_send:u_uart_send|tx_data[4]                  ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.032     ; 2.618      ;
; 17.337 ; uart_send:u_uart_send|clk_cnt[12]                     ; uart_send:u_uart_send|tx_data[6]                  ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.032     ; 2.618      ;
; 17.337 ; uart_send:u_uart_send|clk_cnt[12]                     ; uart_send:u_uart_send|tx_data[5]                  ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.032     ; 2.618      ;
; 17.372 ; uart_send:u_uart_send|tx_data[2]                      ; uart_send:u_uart_send|uart_txd                    ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.039     ; 2.576      ;
; 17.478 ; uart_send:u_uart_send|clk_cnt[4]                      ; uart_send:u_uart_send|tx_data[7]                  ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.032     ; 2.477      ;
; 17.478 ; uart_send:u_uart_send|clk_cnt[4]                      ; uart_send:u_uart_send|tx_data[0]                  ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.032     ; 2.477      ;
; 17.478 ; uart_send:u_uart_send|clk_cnt[4]                      ; uart_send:u_uart_send|tx_data[2]                  ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.032     ; 2.477      ;
; 17.478 ; uart_send:u_uart_send|clk_cnt[4]                      ; uart_send:u_uart_send|tx_data[1]                  ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.032     ; 2.477      ;
; 17.478 ; uart_send:u_uart_send|clk_cnt[4]                      ; uart_send:u_uart_send|tx_data[3]                  ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.032     ; 2.477      ;
; 17.478 ; uart_send:u_uart_send|clk_cnt[4]                      ; uart_send:u_uart_send|tx_data[4]                  ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.032     ; 2.477      ;
; 17.478 ; uart_send:u_uart_send|clk_cnt[4]                      ; uart_send:u_uart_send|tx_data[6]                  ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.032     ; 2.477      ;
; 17.478 ; uart_send:u_uart_send|clk_cnt[4]                      ; uart_send:u_uart_send|tx_data[5]                  ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.032     ; 2.477      ;
; 17.509 ; uart_send:u_uart_send|tx_data[0]                      ; uart_send:u_uart_send|uart_txd                    ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.039     ; 2.439      ;
; 17.522 ; uart_send:u_uart_send|clk_cnt[8]                      ; uart_send:u_uart_send|tx_data[7]                  ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.032     ; 2.433      ;
; 17.522 ; uart_send:u_uart_send|clk_cnt[8]                      ; uart_send:u_uart_send|tx_data[0]                  ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.032     ; 2.433      ;
; 17.522 ; uart_send:u_uart_send|clk_cnt[8]                      ; uart_send:u_uart_send|tx_data[2]                  ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.032     ; 2.433      ;
; 17.522 ; uart_send:u_uart_send|clk_cnt[8]                      ; uart_send:u_uart_send|tx_data[1]                  ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.032     ; 2.433      ;
; 17.522 ; uart_send:u_uart_send|clk_cnt[8]                      ; uart_send:u_uart_send|tx_data[3]                  ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.032     ; 2.433      ;
; 17.522 ; uart_send:u_uart_send|clk_cnt[8]                      ; uart_send:u_uart_send|tx_data[4]                  ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.032     ; 2.433      ;
; 17.522 ; uart_send:u_uart_send|clk_cnt[8]                      ; uart_send:u_uart_send|tx_data[6]                  ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.032     ; 2.433      ;
; 17.522 ; uart_send:u_uart_send|clk_cnt[8]                      ; uart_send:u_uart_send|tx_data[5]                  ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.032     ; 2.433      ;
; 17.536 ; uart_send:u_uart_send|clk_cnt[9]                      ; uart_send:u_uart_send|tx_data[7]                  ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.032     ; 2.419      ;
; 17.536 ; uart_send:u_uart_send|clk_cnt[9]                      ; uart_send:u_uart_send|tx_data[0]                  ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.032     ; 2.419      ;
; 17.536 ; uart_send:u_uart_send|clk_cnt[9]                      ; uart_send:u_uart_send|tx_data[2]                  ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.032     ; 2.419      ;
; 17.536 ; uart_send:u_uart_send|clk_cnt[9]                      ; uart_send:u_uart_send|tx_data[1]                  ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.032     ; 2.419      ;
; 17.536 ; uart_send:u_uart_send|clk_cnt[9]                      ; uart_send:u_uart_send|tx_data[3]                  ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.032     ; 2.419      ;
; 17.536 ; uart_send:u_uart_send|clk_cnt[9]                      ; uart_send:u_uart_send|tx_data[4]                  ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.032     ; 2.419      ;
; 17.536 ; uart_send:u_uart_send|clk_cnt[9]                      ; uart_send:u_uart_send|tx_data[6]                  ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.032     ; 2.419      ;
; 17.536 ; uart_send:u_uart_send|clk_cnt[9]                      ; uart_send:u_uart_send|tx_data[5]                  ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.032     ; 2.419      ;
; 17.536 ; uart_send:u_uart_send|clk_cnt[5]                      ; uart_send:u_uart_send|tx_data[7]                  ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.032     ; 2.419      ;
; 17.536 ; uart_send:u_uart_send|clk_cnt[5]                      ; uart_send:u_uart_send|tx_data[0]                  ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.032     ; 2.419      ;
; 17.536 ; uart_send:u_uart_send|clk_cnt[5]                      ; uart_send:u_uart_send|tx_data[2]                  ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.032     ; 2.419      ;
; 17.536 ; uart_send:u_uart_send|clk_cnt[5]                      ; uart_send:u_uart_send|tx_data[1]                  ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.032     ; 2.419      ;
; 17.536 ; uart_send:u_uart_send|clk_cnt[5]                      ; uart_send:u_uart_send|tx_data[3]                  ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.032     ; 2.419      ;
; 17.536 ; uart_send:u_uart_send|clk_cnt[5]                      ; uart_send:u_uart_send|tx_data[4]                  ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.032     ; 2.419      ;
; 17.536 ; uart_send:u_uart_send|clk_cnt[5]                      ; uart_send:u_uart_send|tx_data[6]                  ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.032     ; 2.419      ;
; 17.536 ; uart_send:u_uart_send|clk_cnt[5]                      ; uart_send:u_uart_send|tx_data[5]                  ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.032     ; 2.419      ;
; 17.551 ; uart_send:u_uart_send|clk_cnt[7]                      ; uart_send:u_uart_send|tx_data[7]                  ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.032     ; 2.404      ;
; 17.551 ; uart_send:u_uart_send|clk_cnt[7]                      ; uart_send:u_uart_send|tx_data[0]                  ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.032     ; 2.404      ;
; 17.551 ; uart_send:u_uart_send|clk_cnt[7]                      ; uart_send:u_uart_send|tx_data[2]                  ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.032     ; 2.404      ;
; 17.551 ; uart_send:u_uart_send|clk_cnt[7]                      ; uart_send:u_uart_send|tx_data[1]                  ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.032     ; 2.404      ;
; 17.551 ; uart_send:u_uart_send|clk_cnt[7]                      ; uart_send:u_uart_send|tx_data[3]                  ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.032     ; 2.404      ;
; 17.551 ; uart_send:u_uart_send|clk_cnt[7]                      ; uart_send:u_uart_send|tx_data[4]                  ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.032     ; 2.404      ;
; 17.551 ; uart_send:u_uart_send|clk_cnt[7]                      ; uart_send:u_uart_send|tx_data[6]                  ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.032     ; 2.404      ;
; 17.551 ; uart_send:u_uart_send|clk_cnt[7]                      ; uart_send:u_uart_send|tx_data[5]                  ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.032     ; 2.404      ;
; 17.562 ; uart_send:u_uart_send|clk_cnt[10]                     ; uart_send:u_uart_send|tx_data[7]                  ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.032     ; 2.393      ;
; 17.562 ; uart_send:u_uart_send|clk_cnt[10]                     ; uart_send:u_uart_send|tx_data[0]                  ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.032     ; 2.393      ;
; 17.562 ; uart_send:u_uart_send|clk_cnt[10]                     ; uart_send:u_uart_send|tx_data[2]                  ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.032     ; 2.393      ;
; 17.562 ; uart_send:u_uart_send|clk_cnt[10]                     ; uart_send:u_uart_send|tx_data[1]                  ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.032     ; 2.393      ;
; 17.562 ; uart_send:u_uart_send|clk_cnt[10]                     ; uart_send:u_uart_send|tx_data[3]                  ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.032     ; 2.393      ;
; 17.562 ; uart_send:u_uart_send|clk_cnt[10]                     ; uart_send:u_uart_send|tx_data[4]                  ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.032     ; 2.393      ;
; 17.562 ; uart_send:u_uart_send|clk_cnt[10]                     ; uart_send:u_uart_send|tx_data[6]                  ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.032     ; 2.393      ;
; 17.562 ; uart_send:u_uart_send|clk_cnt[10]                     ; uart_send:u_uart_send|tx_data[5]                  ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.032     ; 2.393      ;
; 17.612 ; uart_send:u_uart_send|clk_cnt[14]                     ; uart_send:u_uart_send|tx_data[7]                  ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.032     ; 2.343      ;
; 17.612 ; uart_send:u_uart_send|clk_cnt[14]                     ; uart_send:u_uart_send|tx_data[0]                  ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.032     ; 2.343      ;
; 17.612 ; uart_send:u_uart_send|clk_cnt[14]                     ; uart_send:u_uart_send|tx_data[2]                  ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.032     ; 2.343      ;
; 17.612 ; uart_send:u_uart_send|clk_cnt[14]                     ; uart_send:u_uart_send|tx_data[1]                  ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.032     ; 2.343      ;
; 17.612 ; uart_send:u_uart_send|clk_cnt[14]                     ; uart_send:u_uart_send|tx_data[3]                  ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.032     ; 2.343      ;
; 17.612 ; uart_send:u_uart_send|clk_cnt[14]                     ; uart_send:u_uart_send|tx_data[4]                  ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.032     ; 2.343      ;
; 17.612 ; uart_send:u_uart_send|clk_cnt[14]                     ; uart_send:u_uart_send|tx_data[6]                  ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.032     ; 2.343      ;
; 17.612 ; uart_send:u_uart_send|clk_cnt[14]                     ; uart_send:u_uart_send|tx_data[5]                  ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.032     ; 2.343      ;
; 17.630 ; uart_send:u_uart_send|clk_cnt[1]                      ; uart_send:u_uart_send|tx_data[7]                  ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.032     ; 2.325      ;
; 17.630 ; uart_send:u_uart_send|clk_cnt[1]                      ; uart_send:u_uart_send|tx_data[0]                  ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.032     ; 2.325      ;
; 17.630 ; uart_send:u_uart_send|clk_cnt[1]                      ; uart_send:u_uart_send|tx_data[2]                  ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.032     ; 2.325      ;
; 17.630 ; uart_send:u_uart_send|clk_cnt[1]                      ; uart_send:u_uart_send|tx_data[1]                  ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.032     ; 2.325      ;
; 17.630 ; uart_send:u_uart_send|clk_cnt[1]                      ; uart_send:u_uart_send|tx_data[3]                  ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.032     ; 2.325      ;
; 17.630 ; uart_send:u_uart_send|clk_cnt[1]                      ; uart_send:u_uart_send|tx_data[4]                  ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.032     ; 2.325      ;
; 17.630 ; uart_send:u_uart_send|clk_cnt[1]                      ; uart_send:u_uart_send|tx_data[6]                  ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.032     ; 2.325      ;
; 17.630 ; uart_send:u_uart_send|clk_cnt[1]                      ; uart_send:u_uart_send|tx_data[5]                  ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.032     ; 2.325      ;
; 17.645 ; phase_diff_detect:u_phase_diff_detect|clk_fb_prv      ; phase_diff_detect:u_phase_diff_detect|flag_ok     ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.037     ; 2.305      ;
; 17.645 ; phase_diff_detect:u_phase_diff_detect|flag_ok         ; phase_diff_detect:u_phase_diff_detect|flag_ok     ; sys_clk                                               ; sys_clk     ; 20.000       ; -0.037     ; 2.305      ;
+--------+-------------------------------------------------------+---------------------------------------------------+-------------------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'sys_clk'                                                                                                                                                                                                 ;
+--------+-------------------------------------------------------+------------------------------------------------------+-------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                              ; Launch Clock                                          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+------------------------------------------------------+-------------------------------------------------------+-------------+--------------+------------+------------+
; -1.307 ; u_pll_clk|altpll_component|auto_generated|pll1|clk[0] ; phase_diff_detect:u_phase_diff_detect|clk_fb_prv     ; u_pll_clk|altpll_component|auto_generated|pll1|clk[0] ; sys_clk     ; 0.000        ; 3.119      ; 1.906      ;
; -1.260 ; u_pll_clk|altpll_component|auto_generated|pll1|clk[0] ; phase_diff_detect:u_phase_diff_detect|clk_fb_prv     ; u_pll_clk|altpll_component|auto_generated|pll1|clk[0] ; sys_clk     ; 0.000        ; 3.119      ; 1.953      ;
; 0.186  ; uart_send:u_uart_send|tx_cnt[1]                       ; uart_send:u_uart_send|tx_cnt[1]                      ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; uart_send:u_uart_send|tx_cnt[2]                       ; uart_send:u_uart_send|tx_cnt[2]                      ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.187  ; uart_send:u_uart_send|tx_flag                         ; uart_send:u_uart_send|tx_flag                        ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.193  ; uart_send:u_uart_send|tx_cnt[0]                       ; uart_send:u_uart_send|tx_cnt[0]                      ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.037      ; 0.314      ;
; 0.268  ; phase_diff_detect:u_phase_diff_detect|r_data[7]       ; phase_diff_detect:u_phase_diff_detect|r_detect_avail ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.037      ; 0.389      ;
; 0.277  ; uart_send:u_uart_send|tx_cnt[0]                       ; uart_send:u_uart_send|tx_cnt[1]                      ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.037      ; 0.398      ;
; 0.277  ; uart_send:u_uart_send|tx_cnt[0]                       ; uart_send:u_uart_send|tx_cnt[2]                      ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.037      ; 0.398      ;
; 0.298  ; uart_send:u_uart_send|uart_en_d1                      ; uart_send:u_uart_send|tx_data[7]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.036      ; 0.418      ;
; 0.298  ; uart_send:u_uart_send|uart_en_d1                      ; uart_send:u_uart_send|tx_data[5]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.036      ; 0.418      ;
; 0.299  ; uart_send:u_uart_send|uart_en_d1                      ; uart_send:u_uart_send|tx_data[0]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.036      ; 0.419      ;
; 0.299  ; uart_send:u_uart_send|uart_en_d1                      ; uart_send:u_uart_send|tx_data[6]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.036      ; 0.419      ;
; 0.300  ; uart_send:u_uart_send|uart_en_d1                      ; uart_send:u_uart_send|tx_data[3]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.036      ; 0.420      ;
; 0.304  ; uart_send:u_uart_send|clk_cnt[15]                     ; uart_send:u_uart_send|clk_cnt[15]                    ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.036      ; 0.424      ;
; 0.304  ; phase_diff_detect:u_phase_diff_detect|r_data[1]       ; phase_diff_detect:u_phase_diff_detect|r_data[1]      ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.037      ; 0.425      ;
; 0.305  ; uart_send:u_uart_send|clk_cnt[1]                      ; uart_send:u_uart_send|clk_cnt[1]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; uart_send:u_uart_send|clk_cnt[3]                      ; uart_send:u_uart_send|clk_cnt[3]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; uart_send:u_uart_send|clk_cnt[5]                      ; uart_send:u_uart_send|clk_cnt[5]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; uart_send:u_uart_send|clk_cnt[11]                     ; uart_send:u_uart_send|clk_cnt[11]                    ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; uart_send:u_uart_send|clk_cnt[13]                     ; uart_send:u_uart_send|clk_cnt[13]                    ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; phase_diff_detect:u_phase_diff_detect|r_data[2]       ; phase_diff_detect:u_phase_diff_detect|r_data[2]      ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.037      ; 0.426      ;
; 0.306  ; uart_send:u_uart_send|clk_cnt[7]                      ; uart_send:u_uart_send|clk_cnt[7]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; uart_send:u_uart_send|clk_cnt[6]                      ; uart_send:u_uart_send|clk_cnt[6]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; uart_send:u_uart_send|clk_cnt[9]                      ; uart_send:u_uart_send|clk_cnt[9]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; phase_diff_detect:u_phase_diff_detect|r_data[5]       ; phase_diff_detect:u_phase_diff_detect|r_data[5]      ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.037      ; 0.427      ;
; 0.307  ; uart_send:u_uart_send|clk_cnt[2]                      ; uart_send:u_uart_send|clk_cnt[2]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.036      ; 0.427      ;
; 0.307  ; uart_send:u_uart_send|clk_cnt[4]                      ; uart_send:u_uart_send|clk_cnt[4]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.036      ; 0.427      ;
; 0.307  ; uart_send:u_uart_send|clk_cnt[8]                      ; uart_send:u_uart_send|clk_cnt[8]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.036      ; 0.427      ;
; 0.307  ; uart_send:u_uart_send|clk_cnt[14]                     ; uart_send:u_uart_send|clk_cnt[14]                    ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.036      ; 0.427      ;
; 0.308  ; uart_send:u_uart_send|clk_cnt[10]                     ; uart_send:u_uart_send|clk_cnt[10]                    ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.036      ; 0.428      ;
; 0.308  ; uart_send:u_uart_send|clk_cnt[12]                     ; uart_send:u_uart_send|clk_cnt[12]                    ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.036      ; 0.428      ;
; 0.309  ; phase_diff_detect:u_phase_diff_detect|r_data[7]       ; phase_diff_detect:u_phase_diff_detect|r_data[7]      ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.037      ; 0.430      ;
; 0.310  ; phase_diff_detect:u_phase_diff_detect|r_data[4]       ; phase_diff_detect:u_phase_diff_detect|r_data[4]      ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.037      ; 0.431      ;
; 0.310  ; phase_diff_detect:u_phase_diff_detect|r_data[3]       ; phase_diff_detect:u_phase_diff_detect|r_data[3]      ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.037      ; 0.431      ;
; 0.310  ; uart_send:u_uart_send|tx_cnt[1]                       ; uart_send:u_uart_send|tx_cnt[2]                      ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.037      ; 0.431      ;
; 0.311  ; phase_diff_detect:u_phase_diff_detect|r_data[6]       ; phase_diff_detect:u_phase_diff_detect|r_data[6]      ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.037      ; 0.432      ;
; 0.317  ; uart_send:u_uart_send|clk_cnt[0]                      ; uart_send:u_uart_send|clk_cnt[0]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.036      ; 0.437      ;
; 0.317  ; phase_diff_detect:u_phase_diff_detect|r_detect_avail  ; phase_diff_detect:u_phase_diff_detect|r_data[0]      ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.037      ; 0.438      ;
; 0.356  ; uart_send:u_uart_send|uart_en_d1                      ; uart_send:u_uart_send|tx_data[2]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.036      ; 0.476      ;
; 0.357  ; uart_send:u_uart_send|uart_en_d1                      ; uart_send:u_uart_send|tx_data[1]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.036      ; 0.477      ;
; 0.357  ; uart_send:u_uart_send|uart_en_d1                      ; uart_send:u_uart_send|tx_data[4]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.036      ; 0.477      ;
; 0.374  ; phase_diff_detect:u_phase_diff_detect|r_rstn          ; phase_diff_detect:u_phase_diff_detect|r_start2       ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.037      ; 0.495      ;
; 0.375  ; phase_diff_detect:u_phase_diff_detect|r_data[0]       ; phase_diff_detect:u_phase_diff_detect|r_data[0]      ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.037      ; 0.496      ;
; 0.387  ; uart_send:u_uart_send|uart_en_d0                      ; uart_send:u_uart_send|tx_data[3]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.036      ; 0.507      ;
; 0.388  ; uart_send:u_uart_send|uart_en_d0                      ; uart_send:u_uart_send|tx_data[0]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.036      ; 0.508      ;
; 0.388  ; uart_send:u_uart_send|uart_en_d0                      ; uart_send:u_uart_send|tx_data[6]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.036      ; 0.508      ;
; 0.389  ; uart_send:u_uart_send|uart_en_d0                      ; uart_send:u_uart_send|tx_data[7]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.036      ; 0.509      ;
; 0.390  ; uart_send:u_uart_send|uart_en_d0                      ; uart_send:u_uart_send|uart_en_d1                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.036      ; 0.510      ;
; 0.390  ; uart_send:u_uart_send|uart_en_d0                      ; uart_send:u_uart_send|tx_data[5]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.036      ; 0.510      ;
; 0.392  ; uart_send:u_uart_send|uart_en_d0                      ; uart_send:u_uart_send|tx_data[2]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.036      ; 0.512      ;
; 0.392  ; uart_send:u_uart_send|uart_en_d0                      ; uart_send:u_uart_send|tx_data[4]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.036      ; 0.512      ;
; 0.393  ; uart_send:u_uart_send|uart_en_d0                      ; uart_send:u_uart_send|tx_data[1]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.036      ; 0.513      ;
; 0.395  ; uart_send:u_uart_send|uart_en_d1                      ; uart_send:u_uart_send|tx_flag                        ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.036      ; 0.515      ;
; 0.416  ; phase_diff_detect:u_phase_diff_detect|r_start1        ; phase_diff_detect:u_phase_diff_detect|r_detect_avail ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.037      ; 0.537      ;
; 0.433  ; uart_send:u_uart_send|tx_flag                         ; uart_send:u_uart_send|uart_txd                       ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.034      ; 0.551      ;
; 0.453  ; phase_diff_detect:u_phase_diff_detect|r_data[1]       ; phase_diff_detect:u_phase_diff_detect|r_data[2]      ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.037      ; 0.574      ;
; 0.454  ; uart_send:u_uart_send|clk_cnt[5]                      ; uart_send:u_uart_send|clk_cnt[6]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.036      ; 0.574      ;
; 0.454  ; uart_send:u_uart_send|clk_cnt[1]                      ; uart_send:u_uart_send|clk_cnt[2]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.036      ; 0.574      ;
; 0.454  ; uart_send:u_uart_send|clk_cnt[3]                      ; uart_send:u_uart_send|clk_cnt[4]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.036      ; 0.574      ;
; 0.454  ; uart_send:u_uart_send|clk_cnt[13]                     ; uart_send:u_uart_send|clk_cnt[14]                    ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.036      ; 0.574      ;
; 0.454  ; uart_send:u_uart_send|clk_cnt[11]                     ; uart_send:u_uart_send|clk_cnt[12]                    ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.036      ; 0.574      ;
; 0.455  ; uart_send:u_uart_send|clk_cnt[7]                      ; uart_send:u_uart_send|clk_cnt[8]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.036      ; 0.575      ;
; 0.455  ; uart_send:u_uart_send|clk_cnt[9]                      ; uart_send:u_uart_send|clk_cnt[10]                    ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.036      ; 0.575      ;
; 0.455  ; phase_diff_detect:u_phase_diff_detect|r_data[5]       ; phase_diff_detect:u_phase_diff_detect|r_data[6]      ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.037      ; 0.576      ;
; 0.459  ; phase_diff_detect:u_phase_diff_detect|r_data[3]       ; phase_diff_detect:u_phase_diff_detect|r_data[4]      ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.037      ; 0.580      ;
; 0.463  ; phase_diff_detect:u_phase_diff_detect|r_data[2]       ; phase_diff_detect:u_phase_diff_detect|r_data[3]      ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.037      ; 0.584      ;
; 0.464  ; uart_send:u_uart_send|clk_cnt[0]                      ; uart_send:u_uart_send|clk_cnt[1]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.036      ; 0.584      ;
; 0.464  ; uart_send:u_uart_send|clk_cnt[6]                      ; uart_send:u_uart_send|clk_cnt[7]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.036      ; 0.584      ;
; 0.465  ; uart_send:u_uart_send|clk_cnt[14]                     ; uart_send:u_uart_send|clk_cnt[15]                    ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.036      ; 0.585      ;
; 0.465  ; uart_send:u_uart_send|clk_cnt[2]                      ; uart_send:u_uart_send|clk_cnt[3]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.036      ; 0.585      ;
; 0.465  ; uart_send:u_uart_send|clk_cnt[4]                      ; uart_send:u_uart_send|clk_cnt[5]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.036      ; 0.585      ;
; 0.465  ; uart_send:u_uart_send|clk_cnt[8]                      ; uart_send:u_uart_send|clk_cnt[9]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.036      ; 0.585      ;
; 0.466  ; phase_diff_detect:u_phase_diff_detect|r_detect_avail  ; phase_diff_detect:u_phase_diff_detect|r_detect_avail ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.037      ; 0.587      ;
; 0.466  ; uart_send:u_uart_send|clk_cnt[10]                     ; uart_send:u_uart_send|clk_cnt[11]                    ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.036      ; 0.586      ;
; 0.466  ; uart_send:u_uart_send|clk_cnt[12]                     ; uart_send:u_uart_send|clk_cnt[13]                    ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.036      ; 0.586      ;
; 0.466  ; phase_diff_detect:u_phase_diff_detect|r_data[2]       ; phase_diff_detect:u_phase_diff_detect|r_data[4]      ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.037      ; 0.587      ;
; 0.467  ; uart_send:u_uart_send|clk_cnt[0]                      ; uart_send:u_uart_send|clk_cnt[2]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.036      ; 0.587      ;
; 0.467  ; uart_send:u_uart_send|clk_cnt[6]                      ; uart_send:u_uart_send|clk_cnt[8]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.036      ; 0.587      ;
; 0.468  ; phase_diff_detect:u_phase_diff_detect|r_data[4]       ; phase_diff_detect:u_phase_diff_detect|r_data[5]      ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.037      ; 0.589      ;
; 0.468  ; uart_send:u_uart_send|clk_cnt[4]                      ; uart_send:u_uart_send|clk_cnt[6]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.036      ; 0.588      ;
; 0.468  ; uart_send:u_uart_send|clk_cnt[2]                      ; uart_send:u_uart_send|clk_cnt[4]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.036      ; 0.588      ;
; 0.468  ; uart_send:u_uart_send|clk_cnt[8]                      ; uart_send:u_uart_send|clk_cnt[10]                    ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.036      ; 0.588      ;
; 0.469  ; phase_diff_detect:u_phase_diff_detect|r_data[6]       ; phase_diff_detect:u_phase_diff_detect|r_data[7]      ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.037      ; 0.590      ;
; 0.469  ; uart_send:u_uart_send|clk_cnt[12]                     ; uart_send:u_uart_send|clk_cnt[14]                    ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.036      ; 0.589      ;
; 0.469  ; uart_send:u_uart_send|clk_cnt[10]                     ; uart_send:u_uart_send|clk_cnt[12]                    ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.036      ; 0.589      ;
; 0.470  ; phase_diff_detect:u_phase_diff_detect|r_detect_avail  ; phase_diff_detect:u_phase_diff_detect|r_data[1]      ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.037      ; 0.591      ;
; 0.471  ; phase_diff_detect:u_phase_diff_detect|r_data[4]       ; phase_diff_detect:u_phase_diff_detect|r_data[6]      ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.037      ; 0.592      ;
; 0.473  ; phase_diff_detect:u_phase_diff_detect|r_sig2          ; phase_diff_detect:u_phase_diff_detect|r_start2       ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.037      ; 0.594      ;
; 0.473  ; phase_diff_detect:u_phase_diff_detect|r_detect_avail  ; phase_diff_detect:u_phase_diff_detect|r_data[2]      ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.037      ; 0.594      ;
; 0.490  ; phase_diff_detect:u_phase_diff_detect|r_data[4]       ; uart_send:u_uart_send|tx_data[4]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.039      ; 0.613      ;
; 0.497  ; phase_diff_detect:u_phase_diff_detect|r_data[4]       ; phase_diff_detect:u_phase_diff_detect|r_detect_avail ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.037      ; 0.618      ;
; 0.501  ; uart_send:u_uart_send|uart_en_d0                      ; uart_send:u_uart_send|tx_flag                        ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.036      ; 0.621      ;
; 0.516  ; phase_diff_detect:u_phase_diff_detect|r_data[1]       ; phase_diff_detect:u_phase_diff_detect|r_data[3]      ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.037      ; 0.637      ;
; 0.517  ; uart_send:u_uart_send|clk_cnt[5]                      ; uart_send:u_uart_send|clk_cnt[7]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.036      ; 0.637      ;
; 0.517  ; uart_send:u_uart_send|clk_cnt[13]                     ; uart_send:u_uart_send|clk_cnt[15]                    ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.036      ; 0.637      ;
; 0.517  ; uart_send:u_uart_send|clk_cnt[1]                      ; uart_send:u_uart_send|clk_cnt[3]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.036      ; 0.637      ;
; 0.517  ; uart_send:u_uart_send|clk_cnt[3]                      ; uart_send:u_uart_send|clk_cnt[5]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.036      ; 0.637      ;
; 0.517  ; uart_send:u_uart_send|clk_cnt[11]                     ; uart_send:u_uart_send|clk_cnt[13]                    ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.036      ; 0.637      ;
; 0.518  ; uart_send:u_uart_send|clk_cnt[7]                      ; uart_send:u_uart_send|clk_cnt[9]                     ; sys_clk                                               ; sys_clk     ; 0.000        ; 0.036      ; 0.638      ;
+--------+-------------------------------------------------------+------------------------------------------------------+-------------------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'sys_clk'                                                                                              ;
+-------+--------------+----------------+-----------------+---------+------------+-----------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock   ; Clock Edge ; Target                                                          ;
+-------+--------------+----------------+-----------------+---------+------------+-----------------------------------------------------------------+
; 9.435 ; 9.619        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[0]                                ;
; 9.435 ; 9.619        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[10]                               ;
; 9.435 ; 9.619        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[11]                               ;
; 9.435 ; 9.619        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[12]                               ;
; 9.435 ; 9.619        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[13]                               ;
; 9.435 ; 9.619        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[14]                               ;
; 9.435 ; 9.619        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[15]                               ;
; 9.435 ; 9.619        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[1]                                ;
; 9.435 ; 9.619        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[2]                                ;
; 9.435 ; 9.619        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[3]                                ;
; 9.435 ; 9.619        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[4]                                ;
; 9.435 ; 9.619        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[5]                                ;
; 9.435 ; 9.619        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[6]                                ;
; 9.435 ; 9.619        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[7]                                ;
; 9.435 ; 9.619        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[8]                                ;
; 9.435 ; 9.619        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[9]                                ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; phase_diff_detect:u_phase_diff_detect|clk_fb_prv                ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; phase_diff_detect:u_phase_diff_detect|clk_ref_prv               ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; phase_diff_detect:u_phase_diff_detect|flag_ok                   ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; phase_diff_detect:u_phase_diff_detect|have_flag                 ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; phase_diff_detect:u_phase_diff_detect|r_data[0]                 ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; phase_diff_detect:u_phase_diff_detect|r_data[1]                 ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; phase_diff_detect:u_phase_diff_detect|r_data[2]                 ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; phase_diff_detect:u_phase_diff_detect|r_data[3]                 ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; phase_diff_detect:u_phase_diff_detect|r_data[4]                 ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; phase_diff_detect:u_phase_diff_detect|r_data[5]                 ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; phase_diff_detect:u_phase_diff_detect|r_data[6]                 ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; phase_diff_detect:u_phase_diff_detect|r_data[7]                 ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; phase_diff_detect:u_phase_diff_detect|r_detect_avail            ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; phase_diff_detect:u_phase_diff_detect|r_rstn                    ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; phase_diff_detect:u_phase_diff_detect|r_sig1                    ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; phase_diff_detect:u_phase_diff_detect|r_sig2                    ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; phase_diff_detect:u_phase_diff_detect|r_start1                  ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; phase_diff_detect:u_phase_diff_detect|r_start2                  ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_cnt[0]                                 ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_cnt[1]                                 ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_cnt[2]                                 ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_cnt[3]                                 ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_data[0]                                ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_data[1]                                ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_data[2]                                ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_data[3]                                ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_data[4]                                ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_data[5]                                ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_data[6]                                ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_data[7]                                ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_flag                                   ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|uart_en_d0                                ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|uart_en_d1                                ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|uart_txd                                  ;
; 9.594 ; 9.594        ; 0.000          ; Low Pulse Width ; sys_clk ; Rise       ; u_pll_clk|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.594 ; 9.594        ; 0.000          ; Low Pulse Width ; sys_clk ; Rise       ; u_pll_clk|altpll_component|auto_generated|pll1|clk[1]           ;
; 9.594 ; 9.594        ; 0.000          ; Low Pulse Width ; sys_clk ; Rise       ; u_pll_clk|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.615 ; 9.615        ; 0.000          ; Low Pulse Width ; sys_clk ; Rise       ; u_uart_send|clk_cnt[0]|clk                                      ;
; 9.615 ; 9.615        ; 0.000          ; Low Pulse Width ; sys_clk ; Rise       ; u_uart_send|clk_cnt[10]|clk                                     ;
; 9.615 ; 9.615        ; 0.000          ; Low Pulse Width ; sys_clk ; Rise       ; u_uart_send|clk_cnt[11]|clk                                     ;
; 9.615 ; 9.615        ; 0.000          ; Low Pulse Width ; sys_clk ; Rise       ; u_uart_send|clk_cnt[12]|clk                                     ;
; 9.615 ; 9.615        ; 0.000          ; Low Pulse Width ; sys_clk ; Rise       ; u_uart_send|clk_cnt[13]|clk                                     ;
; 9.615 ; 9.615        ; 0.000          ; Low Pulse Width ; sys_clk ; Rise       ; u_uart_send|clk_cnt[14]|clk                                     ;
; 9.615 ; 9.615        ; 0.000          ; Low Pulse Width ; sys_clk ; Rise       ; u_uart_send|clk_cnt[15]|clk                                     ;
; 9.615 ; 9.615        ; 0.000          ; Low Pulse Width ; sys_clk ; Rise       ; u_uart_send|clk_cnt[1]|clk                                      ;
; 9.615 ; 9.615        ; 0.000          ; Low Pulse Width ; sys_clk ; Rise       ; u_uart_send|clk_cnt[2]|clk                                      ;
; 9.615 ; 9.615        ; 0.000          ; Low Pulse Width ; sys_clk ; Rise       ; u_uart_send|clk_cnt[3]|clk                                      ;
; 9.615 ; 9.615        ; 0.000          ; Low Pulse Width ; sys_clk ; Rise       ; u_uart_send|clk_cnt[4]|clk                                      ;
; 9.615 ; 9.615        ; 0.000          ; Low Pulse Width ; sys_clk ; Rise       ; u_uart_send|clk_cnt[5]|clk                                      ;
; 9.615 ; 9.615        ; 0.000          ; Low Pulse Width ; sys_clk ; Rise       ; u_uart_send|clk_cnt[6]|clk                                      ;
; 9.615 ; 9.615        ; 0.000          ; Low Pulse Width ; sys_clk ; Rise       ; u_uart_send|clk_cnt[7]|clk                                      ;
; 9.615 ; 9.615        ; 0.000          ; Low Pulse Width ; sys_clk ; Rise       ; u_uart_send|clk_cnt[8]|clk                                      ;
; 9.615 ; 9.615        ; 0.000          ; Low Pulse Width ; sys_clk ; Rise       ; u_uart_send|clk_cnt[9]|clk                                      ;
; 9.616 ; 9.616        ; 0.000          ; Low Pulse Width ; sys_clk ; Rise       ; u_phase_diff_detect|clk_fb_prv|clk                              ;
; 9.616 ; 9.616        ; 0.000          ; Low Pulse Width ; sys_clk ; Rise       ; u_phase_diff_detect|clk_ref_prv|clk                             ;
; 9.616 ; 9.616        ; 0.000          ; Low Pulse Width ; sys_clk ; Rise       ; u_phase_diff_detect|flag_ok|clk                                 ;
; 9.616 ; 9.616        ; 0.000          ; Low Pulse Width ; sys_clk ; Rise       ; u_phase_diff_detect|have_flag|clk                               ;
; 9.616 ; 9.616        ; 0.000          ; Low Pulse Width ; sys_clk ; Rise       ; u_phase_diff_detect|r_data[0]|clk                               ;
; 9.616 ; 9.616        ; 0.000          ; Low Pulse Width ; sys_clk ; Rise       ; u_phase_diff_detect|r_data[1]|clk                               ;
; 9.616 ; 9.616        ; 0.000          ; Low Pulse Width ; sys_clk ; Rise       ; u_phase_diff_detect|r_data[2]|clk                               ;
; 9.616 ; 9.616        ; 0.000          ; Low Pulse Width ; sys_clk ; Rise       ; u_phase_diff_detect|r_data[3]|clk                               ;
; 9.616 ; 9.616        ; 0.000          ; Low Pulse Width ; sys_clk ; Rise       ; u_phase_diff_detect|r_data[4]|clk                               ;
; 9.616 ; 9.616        ; 0.000          ; Low Pulse Width ; sys_clk ; Rise       ; u_phase_diff_detect|r_data[5]|clk                               ;
; 9.616 ; 9.616        ; 0.000          ; Low Pulse Width ; sys_clk ; Rise       ; u_phase_diff_detect|r_data[6]|clk                               ;
; 9.616 ; 9.616        ; 0.000          ; Low Pulse Width ; sys_clk ; Rise       ; u_phase_diff_detect|r_data[7]|clk                               ;
; 9.616 ; 9.616        ; 0.000          ; Low Pulse Width ; sys_clk ; Rise       ; u_phase_diff_detect|r_detect_avail|clk                          ;
; 9.616 ; 9.616        ; 0.000          ; Low Pulse Width ; sys_clk ; Rise       ; u_phase_diff_detect|r_rstn|clk                                  ;
; 9.616 ; 9.616        ; 0.000          ; Low Pulse Width ; sys_clk ; Rise       ; u_phase_diff_detect|r_sig1|clk                                  ;
; 9.616 ; 9.616        ; 0.000          ; Low Pulse Width ; sys_clk ; Rise       ; u_phase_diff_detect|r_sig2|clk                                  ;
; 9.616 ; 9.616        ; 0.000          ; Low Pulse Width ; sys_clk ; Rise       ; u_phase_diff_detect|r_start1|clk                                ;
; 9.616 ; 9.616        ; 0.000          ; Low Pulse Width ; sys_clk ; Rise       ; u_phase_diff_detect|r_start2|clk                                ;
; 9.616 ; 9.616        ; 0.000          ; Low Pulse Width ; sys_clk ; Rise       ; u_uart_send|tx_cnt[0]|clk                                       ;
; 9.616 ; 9.616        ; 0.000          ; Low Pulse Width ; sys_clk ; Rise       ; u_uart_send|tx_cnt[1]|clk                                       ;
; 9.616 ; 9.616        ; 0.000          ; Low Pulse Width ; sys_clk ; Rise       ; u_uart_send|tx_cnt[2]|clk                                       ;
; 9.616 ; 9.616        ; 0.000          ; Low Pulse Width ; sys_clk ; Rise       ; u_uart_send|tx_cnt[3]|clk                                       ;
; 9.616 ; 9.616        ; 0.000          ; Low Pulse Width ; sys_clk ; Rise       ; u_uart_send|tx_data[0]|clk                                      ;
; 9.616 ; 9.616        ; 0.000          ; Low Pulse Width ; sys_clk ; Rise       ; u_uart_send|tx_data[1]|clk                                      ;
; 9.616 ; 9.616        ; 0.000          ; Low Pulse Width ; sys_clk ; Rise       ; u_uart_send|tx_data[2]|clk                                      ;
; 9.616 ; 9.616        ; 0.000          ; Low Pulse Width ; sys_clk ; Rise       ; u_uart_send|tx_data[3]|clk                                      ;
; 9.616 ; 9.616        ; 0.000          ; Low Pulse Width ; sys_clk ; Rise       ; u_uart_send|tx_data[4]|clk                                      ;
; 9.616 ; 9.616        ; 0.000          ; Low Pulse Width ; sys_clk ; Rise       ; u_uart_send|tx_data[5]|clk                                      ;
; 9.616 ; 9.616        ; 0.000          ; Low Pulse Width ; sys_clk ; Rise       ; u_uart_send|tx_data[6]|clk                                      ;
; 9.616 ; 9.616        ; 0.000          ; Low Pulse Width ; sys_clk ; Rise       ; u_uart_send|tx_data[7]|clk                                      ;
; 9.616 ; 9.616        ; 0.000          ; Low Pulse Width ; sys_clk ; Rise       ; u_uart_send|tx_flag|clk                                         ;
+-------+--------------+----------------+-----------------+---------+------------+-----------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; key       ; sys_clk    ; 0.415 ; 0.650 ; Rise       ; sys_clk         ;
; sys_rst_n ; sys_clk    ; 2.389 ; 3.041 ; Rise       ; sys_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; key       ; sys_clk    ; -0.245 ; -0.485 ; Rise       ; sys_clk         ;
; sys_rst_n ; sys_clk    ; 0.171  ; -0.141 ; Rise       ; sys_clk         ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; o_phase_fup_flag ; sys_clk    ; 4.036 ; 4.206 ; Rise       ; sys_clk         ;
; o_phase_ok       ; sys_clk    ; 4.698 ; 4.474 ; Rise       ; sys_clk         ;
; uart_txd         ; sys_clk    ; 3.627 ; 3.543 ; Rise       ; sys_clk         ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; o_phase_fup_flag ; sys_clk    ; 3.900 ; 4.063 ; Rise       ; sys_clk         ;
; o_phase_ok       ; sys_clk    ; 4.535 ; 4.320 ; Rise       ; sys_clk         ;
; uart_txd         ; sys_clk    ; 3.508 ; 3.427 ; Rise       ; sys_clk         ;
+------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+--------+--------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+--------+----------+---------+---------------------+
; Worst-case Slack ; 12.132 ; -2.544 ; N/A      ; N/A     ; 9.435               ;
;  sys_clk         ; 12.132 ; -2.544 ; N/A      ; N/A     ; 9.435               ;
; Design-wide TNS  ; 0.0    ; -2.544 ; 0.0      ; 0.0     ; 0.0                 ;
;  sys_clk         ; 0.000  ; -2.544 ; N/A      ; N/A     ; 0.000               ;
+------------------+--------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; key       ; sys_clk    ; 0.798 ; 0.926 ; Rise       ; sys_clk         ;
; sys_rst_n ; sys_clk    ; 5.654 ; 5.747 ; Rise       ; sys_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; key       ; sys_clk    ; -0.245 ; -0.484 ; Rise       ; sys_clk         ;
; sys_rst_n ; sys_clk    ; 0.448  ; 0.276  ; Rise       ; sys_clk         ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; o_phase_fup_flag ; sys_clk    ; 8.831 ; 8.636 ; Rise       ; sys_clk         ;
; o_phase_ok       ; sys_clk    ; 9.566 ; 9.790 ; Rise       ; sys_clk         ;
; uart_txd         ; sys_clk    ; 7.473 ; 7.666 ; Rise       ; sys_clk         ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; o_phase_fup_flag ; sys_clk    ; 3.900 ; 4.063 ; Rise       ; sys_clk         ;
; o_phase_ok       ; sys_clk    ; 4.535 ; 4.320 ; Rise       ; sys_clk         ;
; uart_txd         ; sys_clk    ; 3.508 ; 3.427 ; Rise       ; sys_clk         ;
+------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                       ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin              ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; locked           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_phase_ok       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_phase_fup_flag ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; uart_txd         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; sys_rst_n               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sys_clk                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; key                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin              ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; locked           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; o_phase_ok       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_phase_fup_flag ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; uart_txd         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin              ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; locked           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; o_phase_ok       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_phase_fup_flag ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; uart_txd         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin              ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; locked           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; o_phase_ok       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_phase_fup_flag ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; uart_txd         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                              ;
+-------------------------------------------------------+----------+----------+----------+----------+----------+
; From Clock                                            ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------------------+----------+----------+----------+----------+----------+
; sys_clk                                               ; sys_clk  ; 806      ; 0        ; 0        ; 0        ;
; u_pll_clk|altpll_component|auto_generated|pll1|clk[0] ; sys_clk  ; 6        ; 6        ; 0        ; 0        ;
; u_pll_clk|altpll_component|auto_generated|pll1|clk[1] ; sys_clk  ; 5        ; 5        ; 0        ; 0        ;
+-------------------------------------------------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                               ;
+-------------------------------------------------------+----------+----------+----------+----------+----------+
; From Clock                                            ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------------------+----------+----------+----------+----------+----------+
; sys_clk                                               ; sys_clk  ; 806      ; 0        ; 0        ; 0        ;
; u_pll_clk|altpll_component|auto_generated|pll1|clk[0] ; sys_clk  ; 6        ; 6        ; 0        ; 0        ;
; u_pll_clk|altpll_component|auto_generated|pll1|clk[1] ; sys_clk  ; 5        ; 5        ; 0        ; 0        ;
+-------------------------------------------------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 50    ; 50   ;
; Unconstrained Output Ports      ; 4     ; 4    ;
; Unconstrained Output Port Paths ; 4     ; 4    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Full Version
    Info: Processing started: Mon Apr 27 17:54:11 2020
Info: Command: quartus_sta phase_test2 -c phase_test2
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'phase_test2.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name sys_clk sys_clk
    Info (332110): create_generated_clock -source {u_pll_clk|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 10000 -duty_cycle 50.00 -name {u_pll_clk|altpll_component|auto_generated|pll1|clk[0]} {u_pll_clk|altpll_component|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {u_pll_clk|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 10000 -phase 0.37 -duty_cycle 50.00 -name {u_pll_clk|altpll_component|auto_generated|pll1|clk[1]} {u_pll_clk|altpll_component|auto_generated|pll1|clk[1]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 12.267
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    12.267               0.000 sys_clk 
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case hold slack is -2.544
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.544              -2.544 sys_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.783
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.783               0.000 sys_clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 12.132
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    12.132               0.000 sys_clk 
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case hold slack is -2.233
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.233              -2.233 sys_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.772
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.772               0.000 sys_clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 12.920
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    12.920               0.000 sys_clk 
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case hold slack is -1.307
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.307              -1.307 sys_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.435
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.435               0.000 sys_clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4645 megabytes
    Info: Processing ended: Mon Apr 27 17:54:14 2020
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


