到目前位置我不知道下一步应该如何进行，遇到的问题有：

* 数据路径已经构建完成，在构建控制单元的时候，课程中提到两种构建控制单元
  1.  ROM构建
  2. 使用组合逻辑构建
* 问题1
  * 使用ROM进行从Ins到控制命令的映射中我又遇到了问题。在构建rv32i类型的指令的集只需要9个命令控制位就可以分辨，但是输出控制单元还需要配合beq和blt两个控制位，一起控制控制输出，我需要同时处理add beq=0 blt=0 or beq=1 blt=0 or beq=0 blt=1，除了分支控制语句，其他的指令并不关心beq和blt这两个控制位，这就使得如果我想把ins[0:9] beq blt -> 控制指令放在一个ROM中会有大量的冗余。
* 问题2
  * MemRW输出是1个bit的控制位，但是Mem单元并没有Write是一个mask如果是读取怎么处理。