Fitter report for test
Sat Apr 27 12:29:01 2024
Quartus Prime Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. I/O Assignment Warnings
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Routing Usage Summary
 25. LAB Logic Elements
 26. LAB-wide Signals
 27. LAB Signals Sourced
 28. LAB Signals Sourced Out
 29. LAB Distinct Inputs
 30. I/O Rules Summary
 31. I/O Rules Details
 32. I/O Rules Matrix
 33. Fitter Device Options
 34. Operating Settings and Conditions
 35. Fitter Messages
 36. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+------------------------------------------------------------------------------------+
; Fitter Summary                                                                     ;
+-----------------------------------+------------------------------------------------+
; Fitter Status                     ; Successful - Sat Apr 27 12:29:00 2024          ;
; Quartus Prime Version             ; 23.1std.0 Build 991 11/28/2023 SC Lite Edition ;
; Revision Name                     ; test                                           ;
; Top-level Entity Name             ; test                                           ;
; Family                            ; Arria II GX                                    ;
; Device                            ; EP2AGX45CU17C4                                 ;
; Timing Models                     ; Final                                          ;
; Logic utilization                 ; 59 %                                           ;
;     Combinational ALUTs           ; 16,931 / 36,100 ( 47 % )                       ;
;     Memory ALUTs                  ; 0 / 18,050 ( 0 % )                             ;
;     Dedicated logic registers     ; 5,531 / 36,100 ( 15 % )                        ;
; Total registers                   ; 5531                                           ;
; Total pins                        ; 3 / 176 ( 2 % )                                ;
; Total virtual pins                ; 0                                              ;
; Total block memory bits           ; 0 / 2,939,904 ( 0 % )                          ;
; DSP block 18-bit elements         ; 0 / 232 ( 0 % )                                ;
; Total GXB Receiver Channel PCS    ; 0 / 4 ( 0 % )                                  ;
; Total GXB Receiver Channel PMA    ; 0 / 4 ( 0 % )                                  ;
; Total GXB Transmitter Channel PCS ; 0 / 4 ( 0 % )                                  ;
; Total GXB Transmitter Channel PMA ; 0 / 4 ( 0 % )                                  ;
; Total PLLs                        ; 0 / 4 ( 0 % )                                  ;
; Total DLLs                        ; 0 / 2 ( 0 % )                                  ;
+-----------------------------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; EP2AGX45CU17C4                        ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                       ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Generate GXB Reconfig MIF                                          ; Off                                   ; Off                                   ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_40MHz                            ; FREQ_40MHz                            ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.06        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.0%      ;
;     Processor 3            ;   1.9%      ;
;     Processor 4            ;   1.8%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                             ;
+----------------------------------------------------------------------------------------------+------------+---------------------------------------------------+--------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                         ; Action     ; Operation                                         ; Reason                   ; Node Port ; Node Port Name ; Destination Node                                                                                      ; Destination Port ; Destination Port Name ;
+----------------------------------------------------------------------------------------------+------------+---------------------------------------------------+--------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|_add_map_x_16_all_sg_right~6                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|_add_map_x_16_all_sg_right~6DUPLICATE                 ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|_add_map_x_17_all_sg_right~0                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|_add_map_x_17_all_sg_right~0DUPLICATE                 ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|_add_map_x_18_all_sg_left~83                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|_add_map_x_18_all_sg_left~83DUPLICATE                 ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|_add_map_x_20_all_sg_left~2                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|_add_map_x_20_all_sg_left~2DUPLICATE                  ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|_add_map_x_20_all_sg_left~29                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|_add_map_x_20_all_sg_left~29DUPLICATE                 ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|_add_map_x_35_all_sg_right~10                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|_add_map_x_35_all_sg_right~10DUPLICATE                ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|_add_map_x_35_all_sg_right~14                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|_add_map_x_35_all_sg_right~14DUPLICATE                ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|_add_map_x_35_all_sg_right~28                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|_add_map_x_35_all_sg_right~28DUPLICATE                ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|_add_map_x_35_all_sg_right~57                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|_add_map_x_35_all_sg_right~57DUPLICATE                ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|_add_map_x_36_sg_right~0                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|_add_map_x_36_sg_right~0DUPLICATE                     ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|_add_map_x_37_all_sg_right~53                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|_add_map_x_37_all_sg_right~53DUPLICATE                ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|_add_map_x_37_all_sg_right~155               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|_add_map_x_37_all_sg_right~155DUPLICATE               ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|_add_map_x_38_all_sg_right~45                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|_add_map_x_38_all_sg_right~45DUPLICATE                ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|_add_map_x_39_all_sg_right~54                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|_add_map_x_39_all_sg_right~54DUPLICATE                ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|_add_map_x_39_all_sg_right~88                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|_add_map_x_39_all_sg_right~88DUPLICATE                ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|_add_map_x_41_all_sg_right~35                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|_add_map_x_41_all_sg_right~35DUPLICATE                ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|_add_map_x_41_all_sg_right~38                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|_add_map_x_41_all_sg_right~38DUPLICATE                ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|_add_map_x_41_all_sg_right~56                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|_add_map_x_41_all_sg_right~56DUPLICATE                ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|_add_map_x_all_sg_left[43]~9                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|_add_map_x_all_sg_left[43]~9DUPLICATE                 ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|_add_map_x_all_sg_left[106]~70               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|_add_map_x_all_sg_left[106]~70DUPLICATE               ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|_net_3~0                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|_net_3~0DUPLICATE                                     ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_1|all_sg[73]               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_1|all_sg[73]~DUPLICATE              ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_1|all_sg[97]               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_1|all_sg[97]~DUPLICATE              ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_1|all_sg[105]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_1|all_sg[105]~DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_1|end_wall~64              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_1|end_wall~64DUPLICATE              ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_1|end_wall~84              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_1|end_wall~84DUPLICATE              ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_1|end_wall~90              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_1|end_wall~90DUPLICATE              ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_1|end_wall~130             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_1|end_wall~130DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_1|end_wall~140             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_1|end_wall~140DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_1|end_wall~148             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_1|end_wall~148DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_1|end_wall~165             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_1|end_wall~165DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_1|end_wall~168             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_1|end_wall~168DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_2|Equal4~1                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_2|Equal4~1DUPLICATE                 ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_2|all_sg[38]               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_2|all_sg[38]~DUPLICATE              ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_2|data_out_reg[1]~2        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_2|data_out_reg[1]~2DUPLICATE        ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_2|end_wall~13              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_2|end_wall~13DUPLICATE              ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_2|end_wall~15              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_2|end_wall~15DUPLICATE              ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_2|end_wall~118             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_2|end_wall~118DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_3|Equal4~0                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_3|Equal4~0DUPLICATE                 ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_3|ShiftLeft0~0             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_3|ShiftLeft0~0DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_3|end_wall~84              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_3|end_wall~84DUPLICATE              ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_3|end_wall~116             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_3|end_wall~116DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_3|end_wall~157             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_3|end_wall~157DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_4|Equal4~0                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_4|Equal4~0DUPLICATE                 ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_4|all_sg[101]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_4|all_sg[101]~DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_4|end_wall~25              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_4|end_wall~25DUPLICATE              ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_4|end_wall~34              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_4|end_wall~34DUPLICATE              ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_4|end_wall~40              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_4|end_wall~40DUPLICATE              ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_4|end_wall~51              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_4|end_wall~51DUPLICATE              ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_4|end_wall~91              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_4|end_wall~91DUPLICATE              ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_4|end_wall~136             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_4|end_wall~136DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_4|end_wall~144             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_4|end_wall~144DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_5|Equal4~0                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_5|Equal4~0DUPLICATE                 ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_5|all_sg[58]               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_5|all_sg[58]~DUPLICATE              ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_5|end_wall~12              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_5|end_wall~12DUPLICATE              ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_5|end_wall~56              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_5|end_wall~56DUPLICATE              ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_5|end_wall~74              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_5|end_wall~74DUPLICATE              ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_5|end_wall~78              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_5|end_wall~78DUPLICATE              ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_5|end_wall~122             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_5|end_wall~122DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_6|all_sg[68]               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_6|all_sg[68]~DUPLICATE              ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_6|end_wall~61              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_6|end_wall~61DUPLICATE              ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_7|all_sg[92]               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_7|all_sg[92]~DUPLICATE              ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_7|data_out_reg[1]~2        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_7|data_out_reg[1]~2DUPLICATE        ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_7|end_wall~106             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_7|end_wall~106DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_8|Mux0~55                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_8|Mux0~55DUPLICATE                  ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_8|data_out_index_reg[4]~1  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_8|data_out_index_reg[4]~1DUPLICATE  ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_8|end_wall~34              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_8|end_wall~34DUPLICATE              ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_8|end_wall~42              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_8|end_wall~42DUPLICATE              ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_8|end_wall~54              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_8|end_wall~54DUPLICATE              ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_8|end_wall~66              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_8|end_wall~66DUPLICATE              ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_8|end_wall~82              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_8|end_wall~82DUPLICATE              ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_8|end_wall~85              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_8|end_wall~85DUPLICATE              ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_8|sg_w[1]~4                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_8|sg_w[1]~4DUPLICATE                ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_9|data_out_reg[1]~3        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_9|data_out_reg[1]~3DUPLICATE        ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_9|end_wall~18              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_9|end_wall~18DUPLICATE              ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_9|end_wall~24              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_9|end_wall~24DUPLICATE              ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_9|end_wall~46              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_9|end_wall~46DUPLICATE              ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_10|data_out_reg[4]~4       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_10|data_out_reg[4]~4DUPLICATE       ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_10|end_wall~25             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_10|end_wall~25DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_10|sg_w~3                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_10|sg_w~3DUPLICATE                  ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_11|end_wall~17             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_11|end_wall~17DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_11|sg_w[1]~3               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_11|sg_w[1]~3DUPLICATE               ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_12|data_out_reg[6]~3       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_12|data_out_reg[6]~3DUPLICATE       ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_12|end_wall~21             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_12|end_wall~21DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_12|end_wall~32             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_12|end_wall~32DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_12|end_wall~41             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_12|end_wall~41DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_12|end_wall~45             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_12|end_wall~45DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_12|end_wall~51             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_12|end_wall~51DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_12|end_wall~63             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_12|end_wall~63DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_12|end_wall~72             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_12|end_wall~72DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_12|end_wall~81             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_12|end_wall~81DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_13|_net_12~0               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_13|_net_12~0DUPLICATE               ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_13|data_out_reg[6]~2       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_13|data_out_reg[6]~2DUPLICATE       ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_13|data_out_reg[6]~4       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_13|data_out_reg[6]~4DUPLICATE       ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_13|end_wall~82             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_13|end_wall~82DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_13|end_wall~92             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_13|end_wall~92DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_13|end_wall~119            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_13|end_wall~119DUPLICATE            ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_13|end_wall~285            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_13|end_wall~285DUPLICATE            ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_13|sg_w[0]~1               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_13|sg_w[0]~1DUPLICATE               ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_14|all_sg[78]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_14|all_sg[78]~DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_14|all_sg[83]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_14|all_sg[83]~DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_14|all_sg[99]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_14|all_sg[99]~DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_14|end_wall~33             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_14|end_wall~33DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_14|end_wall~80             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_14|end_wall~80DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_14|end_wall~125            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_14|end_wall~125DUPLICATE            ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_14|end_wall~143            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_14|end_wall~143DUPLICATE            ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_14|end_wall~158            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_14|end_wall~158DUPLICATE            ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_14|end_wall~215            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_14|end_wall~215DUPLICATE            ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_14|end_wall~230            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_14|end_wall~230DUPLICATE            ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_15|end_wall~26             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_15|end_wall~26DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_15|end_wall~119            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_15|end_wall~119DUPLICATE            ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_15|end_wall~141            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_15|end_wall~141DUPLICATE            ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_16|_net_12~0               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_16|_net_12~0DUPLICATE               ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_16|all_sg[19]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_16|all_sg[19]~DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_16|end_wall~146            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_16|end_wall~146DUPLICATE            ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_16|end_wall~168            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_16|end_wall~168DUPLICATE            ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_17|Mux0~44                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_17|Mux0~44DUPLICATE                 ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_17|end_wall~0              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_17|end_wall~0DUPLICATE              ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_17|end_wall~17             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_17|end_wall~17DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_17|end_wall~85             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_17|end_wall~85DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_17|end_wall~162            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_17|end_wall~162DUPLICATE            ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_17|end_wall~168            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_17|end_wall~168DUPLICATE            ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_18|_net_12~0               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_18|_net_12~0DUPLICATE               ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_18|end_wall~3              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_18|end_wall~3DUPLICATE              ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_18|end_wall~12             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_18|end_wall~12DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_18|end_wall~49             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_18|end_wall~49DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_18|end_wall~92             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_18|end_wall~92DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_18|end_wall~103            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_18|end_wall~103DUPLICATE            ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_18|end_wall~109            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_18|end_wall~109DUPLICATE            ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_19|_net_12~0               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_19|_net_12~0DUPLICATE               ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_19|end_wall~4              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_19|end_wall~4DUPLICATE              ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_19|end_wall~93             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_19|end_wall~93DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_20|all_sg[94]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_20|all_sg[94]~DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_20|end_wall~49             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_20|end_wall~49DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_20|end_wall~111            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_20|end_wall~111DUPLICATE            ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_20|end_wall~143            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_20|end_wall~143DUPLICATE            ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_20|now_all_sg[0]~0         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_20|now_all_sg[0]~0DUPLICATE         ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_21|all_sg[58]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_21|all_sg[58]~DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_21|end_wall~27             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_21|end_wall~27DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_21|end_wall~72             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_21|end_wall~72DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_21|end_wall~84             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_21|end_wall~84DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_21|end_wall~130            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_21|end_wall~130DUPLICATE            ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_21|end_wall~197            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_21|end_wall~197DUPLICATE            ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_21|sg_w[1]~4               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_21|sg_w[1]~4DUPLICATE               ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_22|_net_12~0               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_22|_net_12~0DUPLICATE               ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_22|data_out_index_reg[2]~1 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_22|data_out_index_reg[2]~1DUPLICATE ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_22|data_out_reg[2]~2       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_22|data_out_reg[2]~2DUPLICATE       ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_22|end_wall~74             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_22|end_wall~74DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_22|end_wall~132            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_22|end_wall~132DUPLICATE            ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_22|end_wall~133            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_22|end_wall~133DUPLICATE            ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_22|end_wall~159            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_22|end_wall~159DUPLICATE            ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_22|end_wall~249            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_22|end_wall~249DUPLICATE            ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_22|sg_w~1                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_22|sg_w~1DUPLICATE                  ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_23|data_out_reg[7]~1       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_23|data_out_reg[7]~1DUPLICATE       ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_23|end_wall~45             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_23|end_wall~45DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_23|end_wall~85             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_23|end_wall~85DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_23|end_wall~131            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_23|end_wall~131DUPLICATE            ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_23|end_wall~252            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_23|end_wall~252DUPLICATE            ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_24|Mux0~21                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_24|Mux0~21DUPLICATE                 ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_24|Mux0~46                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_24|Mux0~46DUPLICATE                 ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_24|all_sg[62]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_24|all_sg[62]~DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_24|data_out_reg[6]~2       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_24|data_out_reg[6]~2DUPLICATE       ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_24|end_wall~6              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_24|end_wall~6DUPLICATE              ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_24|end_wall~56             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_24|end_wall~56DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_24|end_wall~79             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_24|end_wall~79DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_24|end_wall~181            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_24|end_wall~181DUPLICATE            ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_24|end_wall~241            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_24|end_wall~241DUPLICATE            ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_25|data_out_reg[7]~3       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_25|data_out_reg[7]~3DUPLICATE       ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_25|end_wall~122            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_25|end_wall~122DUPLICATE            ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_25|end_wall~158            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_25|end_wall~158DUPLICATE            ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_25|end_wall~200            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_25|end_wall~200DUPLICATE            ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_25|sg_reg[1]               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_25|sg_reg[1]~DUPLICATE              ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_25|sg_reg~0                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_25|sg_reg~0DUPLICATE                ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_26|all_sg[87]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_26|all_sg[87]~DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_26|data_out_reg[4]~2       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_26|data_out_reg[4]~2DUPLICATE       ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_26|end_wall~95             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_26|end_wall~95DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_26|end_wall~155            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_26|end_wall~155DUPLICATE            ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_26|end_wall~245            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_26|end_wall~245DUPLICATE            ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_26|sg_w[1]~4               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_26|sg_w[1]~4DUPLICATE               ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_27|end_wall~59             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_27|end_wall~59DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_27|end_wall~231            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_27|end_wall~231DUPLICATE            ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_28|all_sg[90]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_28|all_sg[90]~DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_28|data_out_reg[6]~2       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_28|data_out_reg[6]~2DUPLICATE       ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_28|end_wall~7              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_28|end_wall~7DUPLICATE              ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_28|end_wall~21             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_28|end_wall~21DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_28|end_wall~81             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_28|end_wall~81DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_28|end_wall~83             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_28|end_wall~83DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_28|end_wall~160            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_28|end_wall~160DUPLICATE            ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_29|Mux0~37                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_29|Mux0~37DUPLICATE                 ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_29|ShiftLeft0~1            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_29|ShiftLeft0~1DUPLICATE            ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_29|all_sg[52]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_29|all_sg[52]~DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_29|all_sg[59]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_29|all_sg[59]~DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_29|all_sg[70]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_29|all_sg[70]~DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_29|all_sg[73]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_29|all_sg[73]~DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_29|all_sg[74]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_29|all_sg[74]~DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_29|all_sg[76]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_29|all_sg[76]~DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_29|all_sg[109]             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_29|all_sg[109]~DUPLICATE            ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_29|all_sg[110]             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_29|all_sg[110]~DUPLICATE            ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_29|data_out_reg[6]~2       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_29|data_out_reg[6]~2DUPLICATE       ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_29|end_wall~14             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_29|end_wall~14DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_29|end_wall~34             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_29|end_wall~34DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_29|end_wall~48             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_29|end_wall~48DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_29|end_wall~68             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_29|end_wall~68DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_29|end_wall~74             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_29|end_wall~74DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_29|end_wall~76             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_29|end_wall~76DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_29|end_wall~81             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_29|end_wall~81DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_29|end_wall~82             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_29|end_wall~82DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_29|end_wall~84             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_29|end_wall~84DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_29|end_wall~85             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_29|end_wall~85DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_29|end_wall~110            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_29|end_wall~110DUPLICATE            ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_29|end_wall~136            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_29|end_wall~136DUPLICATE            ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_29|end_wall~138            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_29|end_wall~138DUPLICATE            ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_29|end_wall~156            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_29|end_wall~156DUPLICATE            ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_29|end_wall~160            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_29|end_wall~160DUPLICATE            ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_30|Mux0~21                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_30|Mux0~21DUPLICATE                 ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_30|_net_12~0               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_30|_net_12~0DUPLICATE               ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_30|end_wall~30             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_30|end_wall~30DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_30|sg_w[0]~2               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_30|sg_w[0]~2DUPLICATE               ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_31|Equal4~1                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_31|Equal4~1DUPLICATE                ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_31|end_wall~50             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_31|end_wall~50DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_31|end_wall~86             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_31|end_wall~86DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_31|end_wall~91             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_31|end_wall~91DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_31|end_wall~109            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_31|end_wall~109DUPLICATE            ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_31|end_wall~110            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_31|end_wall~110DUPLICATE            ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_32|end_wall~0              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_32|end_wall~0DUPLICATE              ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_32|end_wall~25             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_32|end_wall~25DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_32|end_wall~38             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_32|end_wall~38DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_32|end_wall~145            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_32|end_wall~145DUPLICATE            ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_33|all_sg[89]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_33|all_sg[89]~DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_33|all_sg[102]             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_33|all_sg[102]~DUPLICATE            ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_33|end_wall~20             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_33|end_wall~20DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_33|end_wall~51             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_33|end_wall~51DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_33|end_wall~74             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_33|end_wall~74DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_33|end_wall~100            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_33|end_wall~100DUPLICATE            ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_33|end_wall~102            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_33|end_wall~102DUPLICATE            ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_33|end_wall~108            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_33|end_wall~108DUPLICATE            ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_33|end_wall~110            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_33|end_wall~110DUPLICATE            ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_33|end_wall~116            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_33|end_wall~116DUPLICATE            ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_33|end_wall~160            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_33|end_wall~160DUPLICATE            ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_34|all_sg[37]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_34|all_sg[37]~DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_34|data_out_reg[2]~4       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_34|data_out_reg[2]~4DUPLICATE       ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_34|end_wall~0              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_34|end_wall~0DUPLICATE              ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_34|end_wall~18             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_34|end_wall~18DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_34|end_wall~51             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_34|end_wall~51DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_34|end_wall~58             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_34|end_wall~58DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_34|end_wall~155            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_34|end_wall~155DUPLICATE            ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_35|all_sg[82]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_35|all_sg[82]~DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_35|end_wall~120            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_35|end_wall~120DUPLICATE            ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_36|Mux0~46                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_36|Mux0~46DUPLICATE                 ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_36|data_out_reg[5]~3       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_36|data_out_reg[5]~3DUPLICATE       ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_36|end_wall~128            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_36|end_wall~128DUPLICATE            ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_36|end_wall~160            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_36|end_wall~160DUPLICATE            ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_37|end_wall~23             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_37|end_wall~23DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_37|end_wall~79             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_37|end_wall~79DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_37|end_wall~82             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_37|end_wall~82DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_37|end_wall~139            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_37|end_wall~139DUPLICATE            ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_38|all_sg[59]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_38|all_sg[59]~DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_38|end_wall~5              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_38|end_wall~5DUPLICATE              ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_38|end_wall~17             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_38|end_wall~17DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_38|end_wall~44             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_38|end_wall~44DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_38|end_wall~78             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_38|end_wall~78DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_39|all_sg[61]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_39|all_sg[61]~DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_39|all_sg[77]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_39|all_sg[77]~DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_39|data_out_reg[0]~3       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_39|data_out_reg[0]~3DUPLICATE       ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_39|end_wall~6              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_39|end_wall~6DUPLICATE              ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_39|end_wall~16             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_39|end_wall~16DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_39|end_wall~48             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_39|end_wall~48DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_39|end_wall~71             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_39|end_wall~71DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_40|Mux0~51                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_40|Mux0~51DUPLICATE                 ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_40|data_out_index_reg[4]~2 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_40|data_out_index_reg[4]~2DUPLICATE ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_40|end_wall~44             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_40|end_wall~44DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_40|end_wall~68             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_40|end_wall~68DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_41|end_wall~126            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_41|end_wall~126DUPLICATE            ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x|Equal3~0                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x|Equal3~0DUPLICATE                   ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x|Mux0~19                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x|Mux0~19DUPLICATE                    ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x|end_wall~48                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x|end_wall~48DUPLICATE                ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x|end_wall~158               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x|end_wall~158DUPLICATE               ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|always7~0                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|always7~0DUPLICATE                                                      ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|dig_exit~0                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|dig_exit~0DUPLICATE                                                     ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|org17~0                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|org17~0DUPLICATE                                                        ;                  ;                       ;
; meiro:meirotest|kouka:kouka_x|_min_select_x_inene1[6]~68                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kouka:kouka_x|_min_select_x_inene1[6]~68DUPLICATE                                     ;                  ;                       ;
; meiro:meirotest|kouka:kouka_x|min_select:min_select_x_1|LessThan0~7                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kouka:kouka_x|min_select:min_select_x_1|LessThan0~7DUPLICATE                          ;                  ;                       ;
; meiro:meirotest|kouka:kouka_x|min_select:min_select_x_2|LessThan0~4                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kouka:kouka_x|min_select:min_select_x_2|LessThan0~4DUPLICATE                          ;                  ;                       ;
; meiro:meirotest|kouka:kouka_x|min_select:min_select_x_2|LessThan0~6                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kouka:kouka_x|min_select:min_select_x_2|LessThan0~6DUPLICATE                          ;                  ;                       ;
; meiro:meirotest|kouka:kouka_x|min_select:min_select_x_2|outplot[0]~4                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kouka:kouka_x|min_select:min_select_x_2|outplot[0]~4DUPLICATE                         ;                  ;                       ;
; meiro:meirotest|kouka:kouka_x|min_select:min_select_x|LessThan0~0                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kouka:kouka_x|min_select:min_select_x|LessThan0~0DUPLICATE                            ;                  ;                       ;
; meiro:meirotest|kouka:kouka_x|min_select:min_select_x|LessThan0~3                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kouka:kouka_x|min_select:min_select_x|LessThan0~3DUPLICATE                            ;                  ;                       ;
; meiro:meirotest|kouka:kouka_x|nowplot[0]                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kouka:kouka_x|nowplot[0]~DUPLICATE                                                    ;                  ;                       ;
+----------------------------------------------------------------------------------------------+------------+---------------------------------------------------+--------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 21977 ) ; 0.00 % ( 0 / 21977 )       ; 0.00 % ( 0 / 21977 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 21977 ) ; 0.00 % ( 0 / 21977 )       ; 0.00 % ( 0 / 21977 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 21975 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 2 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/FPGA/output_files/test.pin.


+--------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                ;
+-----------------------------------------------------------------------------------+--------------------------+
; Resource                                                                          ; Usage                    ;
+-----------------------------------------------------------------------------------+--------------------------+
; ALUTs Used                                                                        ; 16,931 / 36,100 ( 47 % ) ;
;     -- Combinational ALUTs                                                        ; 16,931 / 36,100 ( 47 % ) ;
;     -- Memory ALUTs                                                               ; 0 / 18,050 ( 0 % )       ;
;     -- LUT_REGs                                                                   ; 0 / 36,100 ( 0 % )       ;
; Dedicated logic registers                                                         ; 5,531 / 36,100 ( 15 % )  ;
;                                                                                   ;                          ;
; Combinational ALUT usage by number of inputs                                      ;                          ;
;     -- 7 input functions                                                          ; 102                      ;
;     -- 6 input functions                                                          ; 6668                     ;
;     -- 5 input functions                                                          ; 3297                     ;
;     -- 4 input functions                                                          ; 4395                     ;
;     -- <=3 input functions                                                        ; 2469                     ;
;                                                                                   ;                          ;
; Combinational ALUTs by mode                                                       ;                          ;
;     -- normal mode                                                                ; 16791                    ;
;     -- extended LUT mode                                                          ; 102                      ;
;     -- arithmetic mode                                                            ; 38                       ;
;     -- shared arithmetic mode                                                     ; 0                        ;
;                                                                                   ;                          ;
; Logic utilization                                                                 ; 21,389 / 36,100 ( 59 % ) ;
;     -- Difficulty Clustering Design                                               ; Low                      ;
;     -- Combinational ALUT/register pairs used in final Placement                  ; 18231                    ;
;         -- Combinational with no register                                         ; 12700                    ;
;         -- Register only                                                          ; 1300                     ;
;         -- Combinational with a register                                          ; 4231                     ;
;     -- Estimated pairs recoverable by pairing ALUTs and registers as design grows ; -1431                    ;
;     -- Estimated Combinational ALUT/register pairs unavailable                    ; 4589                     ;
;         -- Unavailable due to Memory LAB use                                      ; 0                        ;
;         -- Unavailable due to unpartnered 7 LUTs                                  ; 102                      ;
;         -- Unavailable due to unpartnered 6 LUTs                                  ; 3705                     ;
;         -- Unavailable due to unpartnered 5 LUTs                                  ; 618                      ;
;         -- Unavailable due to LAB-wide signal conflicts                           ; 70                       ;
;         -- Unavailable due to LAB input limits                                    ; 94                       ;
;                                                                                   ;                          ;
; Total registers*                                                                  ; 5531                     ;
;     -- Dedicated logic registers                                                  ; 5,531 / 36,100 ( 15 % )  ;
;     -- I/O registers                                                              ; 0 / 912 ( 0 % )          ;
;     -- LUT_REGs                                                                   ; 0                        ;
;                                                                                   ;                          ;
; ALMs:  partially or completely used                                               ; 13,027 / 18,050 ( 72 % ) ;
;                                                                                   ;                          ;
; Total LABs:  partially or completely used                                         ; 1,410 / 1,805 ( 78 % )   ;
;     -- Logic LABs                                                                 ; 1,410 / 1,410 ( 100 % )  ;
;     -- Memory LABs                                                                ; 0 / 1,410 ( 0 % )        ;
;                                                                                   ;                          ;
; Virtual pins                                                                      ; 0                        ;
; I/O pins                                                                          ; 3 / 176 ( 2 % )          ;
;     -- Clock pins                                                                 ; 1 / 8 ( 13 % )           ;
;     -- Dedicated input pins                                                       ; 0 / 20 ( 0 % )           ;
;                                                                                   ;                          ;
; M9K blocks                                                                        ; 0 / 319 ( 0 % )          ;
; Total MLAB memory bits                                                            ; 0                        ;
; Total block memory bits                                                           ; 0 / 2,939,904 ( 0 % )    ;
; Total block memory implementation bits                                            ; 0 / 2,939,904 ( 0 % )    ;
; DSP block 18-bit elements                                                         ; 0 / 232 ( 0 % )          ;
; PLLs                                                                              ; 0 / 4 ( 0 % )            ;
; Global signals                                                                    ; 2                        ;
;     -- Global clocks                                                              ; 2 / 16 ( 13 % )          ;
;     -- Quadrant clocks                                                            ; 0 / 48 ( 0 % )           ;
;     -- Periphery clocks                                                           ; 0 / 50 ( 0 % )           ;
; SERDES receivers                                                                  ; 0 / 8 ( 0 % )            ;
; JTAGs                                                                             ; 0 / 1 ( 0 % )            ;
; ASMI blocks                                                                       ; 0 / 1 ( 0 % )            ;
; CRC blocks                                                                        ; 0 / 1 ( 0 % )            ;
; Remote update blocks                                                              ; 0 / 1 ( 0 % )            ;
; Oscillator blocks                                                                 ; 0 / 1 ( 0 % )            ;
; GXB Receiver channel PCSs                                                         ; 0 / 4 ( 0 % )            ;
; GXB Receiver channel PMAs                                                         ; 0 / 4 ( 0 % )            ;
; GXB Transmitter channel PCSs                                                      ; 0 / 4 ( 0 % )            ;
; GXB Transmitter channel PMAs                                                      ; 0 / 4 ( 0 % )            ;
; HSSI CMU PLLs                                                                     ; 0 / 2 ( 0 % )            ;
; Impedance control blocks                                                          ; 0 / 3 ( 0 % )            ;
; Average interconnect usage (total/H/V)                                            ; 22.0% / 22.0% / 22.2%    ;
; Peak interconnect usage (total/H/V)                                               ; 54.7% / 54.5% / 54.9%    ;
; Maximum fan-out                                                                   ; 8452                     ;
; Highest non-global fan-out                                                        ; 8452                     ;
; Total fan-out                                                                     ; 104240                   ;
; Average fan-out                                                                   ; 4.60                     ;
+-----------------------------------------------------------------------------------+--------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                 ;
+-----------------------------------------------------------------------------------+------------------------+--------------------------------+
; Statistic                                                                         ; Top                    ; hard_block:auto_generated_inst ;
+-----------------------------------------------------------------------------------+------------------------+--------------------------------+
; Difficulty Clustering Region                                                      ; Low                    ; Low                            ;
;                                                                                   ;                        ;                                ;
; Logic utilization                                                                 ; 21389 / 36100 ( 59 % ) ; 0 / 36100 ( 0 % )              ;
;     -- Combinational ALUT/register pairs used in final Placement                  ; 18231                  ; 0                              ;
;         -- Combinational with no register                                         ; 12700                  ; 0                              ;
;         -- Register only                                                          ; 1300                   ; 0                              ;
;         -- Combinational with a register                                          ; 4231                   ; 0                              ;
;     -- Estimated pairs recoverable by pairing ALUTs and registers as design grows ; -1431                  ; 0                              ;
;     -- Estimated Combinational ALUT/register pairs unavailable                    ; 4589                   ; 0                              ;
;         -- Unavailable due to Memory LAB use                                      ; 0                      ; 0                              ;
;         -- Unavailable due to unpartnered 7 LUTs                                  ; 102                    ; 0                              ;
;         -- Unavailable due to unpartnered 6 LUTs                                  ; 3705                   ; 0                              ;
;         -- Unavailable due to unpartnered 5 LUTs                                  ; 618                    ; 0                              ;
;         -- Unavailable due to LAB-wide signal conflicts                           ; 70                     ; 0                              ;
;         -- Unavailable due to LAB input limits                                    ; 94                     ; 0                              ;
;                                                                                   ;                        ;                                ;
; ALUTs Used                                                                        ; 16931 / 36100 ( 47 % ) ; 0 / 36100 ( 0 % )              ;
;     -- Combinational ALUTs                                                        ; 16931 / 36100 ( 47 % ) ; 0 / 36100 ( 0 % )              ;
;     -- Memory ALUTs                                                               ; 0 / 18050 ( 0 % )      ; 0 / 18050 ( 0 % )              ;
;     -- LUT_REGs                                                                   ; 0 / 36100 ( 0 % )      ; 0 / 36100 ( 0 % )              ;
; Dedicated logic registers                                                         ; 5531 / 36100 ( 15 % )  ; 0 / 36100 ( 0 % )              ;
;                                                                                   ;                        ;                                ;
; Combinational ALUT usage by number of inputs                                      ;                        ;                                ;
;     -- 7 input functions                                                          ; 102                    ; 0                              ;
;     -- 6 input functions                                                          ; 6668                   ; 0                              ;
;     -- 5 input functions                                                          ; 3297                   ; 0                              ;
;     -- 4 input functions                                                          ; 4395                   ; 0                              ;
;     -- <=3 input functions                                                        ; 2469                   ; 0                              ;
;                                                                                   ;                        ;                                ;
; Combinational ALUTs by mode                                                       ;                        ;                                ;
;     -- normal mode                                                                ; 16791                  ; 0                              ;
;     -- extended LUT mode                                                          ; 102                    ; 0                              ;
;     -- arithmetic mode                                                            ; 38                     ; 0                              ;
;     -- shared arithmetic mode                                                     ; 0                      ; 0                              ;
;                                                                                   ;                        ;                                ;
; Total registers                                                                   ; 5531                   ; 0                              ;
;     -- Dedicated logic registers                                                  ; 5531 / 36100 ( 15 % )  ; 0 / 36100 ( 0 % )              ;
;     -- I/O registers                                                              ; 0                      ; 0                              ;
;     -- LUT_REGs                                                                   ; 0                      ; 0                              ;
;                                                                                   ;                        ;                                ;
; Memory LAB cells by mode                                                          ;                        ;                                ;
;     -- 64-address deep                                                            ; 0                      ; 0                              ;
;     -- 32-address deep                                                            ; 0                      ; 0                              ;
;                                                                                   ;                        ;                                ;
; ALMs:  partially or completely used                                               ; 13027 / 18050 ( 72 % ) ; 0 / 18050 ( 0 % )              ;
;                                                                                   ;                        ;                                ;
; Total LABs:  partially or completely used                                         ; 1410 / 1805 ( 78 % )   ; 0 / 1805 ( 0 % )               ;
;     -- Logic LABs                                                                 ; 1410                   ; 0                              ;
;     -- Memory LABs                                                                ; 0                      ; 0                              ;
;                                                                                   ;                        ;                                ;
; Virtual pins                                                                      ; 0                      ; 0                              ;
; I/O pins                                                                          ; 3                      ; 0                              ;
; DSP block 18-bit elements                                                         ; 0 / 232 ( 0 % )        ; 0 / 232 ( 0 % )                ;
; Total block memory bits                                                           ; 0                      ; 0                              ;
; Total block memory implementation bits                                            ; 0                      ; 0                              ;
; Clock enable block                                                                ; 2 / 126 ( 1 % )        ; 0 / 126 ( 0 % )                ;
;                                                                                   ;                        ;                                ;
; Connections                                                                       ;                        ;                                ;
;     -- Input Connections                                                          ; 0                      ; 0                              ;
;     -- Registered Input Connections                                               ; 0                      ; 0                              ;
;     -- Output Connections                                                         ; 0                      ; 0                              ;
;     -- Registered Output Connections                                              ; 0                      ; 0                              ;
;                                                                                   ;                        ;                                ;
; Internal Connections                                                              ;                        ;                                ;
;     -- Total Connections                                                          ; 104239                 ; 1                              ;
;     -- Registered Connections                                                     ; 35961                  ; 0                              ;
;                                                                                   ;                        ;                                ;
; External Connections                                                              ;                        ;                                ;
;     -- Top                                                                        ; 0                      ; 0                              ;
;     -- hard_block:auto_generated_inst                                             ; 0                      ; 0                              ;
;                                                                                   ;                        ;                                ;
; Partition Interface                                                               ;                        ;                                ;
;     -- Input Ports                                                                ; 2                      ; 0                              ;
;     -- Output Ports                                                               ; 1                      ; 0                              ;
;     -- Bidir Ports                                                                ; 0                      ; 0                              ;
;                                                                                   ;                        ;                                ;
; Registered Ports                                                                  ;                        ;                                ;
;     -- Registered Input Ports                                                     ; 0                      ; 0                              ;
;     -- Registered Output Ports                                                    ; 0                      ; 0                              ;
;                                                                                   ;                        ;                                ;
; Port Connectivity                                                                 ;                        ;                                ;
;     -- Input Ports driven by GND                                                  ; 0                      ; 0                              ;
;     -- Output Ports driven by GND                                                 ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC                                                  ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC                                                 ; 0                      ; 0                              ;
;     -- Input Ports with no Source                                                 ; 0                      ; 0                              ;
;     -- Output Ports with no Source                                                ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout                                                 ; 0                      ; 0                              ;
;     -- Output Ports with no Fanout                                                ; 0                      ; 0                              ;
+-----------------------------------------------------------------------------------+------------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                             ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; m_clock ; T10   ; 3A       ; 26           ; 0            ; 31           ; 5531                  ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; p_reset ; U10   ; 3A       ; 26           ; 0            ; 93           ; 4858                  ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; HEX0 ; V9    ; 4A       ; 29           ; 0            ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                     ;
+----------+----------------------------------+------------------------+------------------+---------------------------+
; Location ; Pin Name                         ; Reserved As            ; User Signal Name ; Pin Type                  ;
+----------+----------------------------------+------------------------+------------------+---------------------------+
; M17      ; nCONFIG                          ; -                      ; -                ; Dedicated Programming Pin ;
; N17      ; CONF_DONE                        ; -                      ; -                ; Dedicated Programming Pin ;
; U16      ; MSEL3                            ; -                      ; -                ; Dedicated Programming Pin ;
; R16      ; MSEL2                            ; -                      ; -                ; Dedicated Programming Pin ;
; P17      ; MSEL1                            ; -                      ; -                ; Dedicated Programming Pin ;
; R18      ; MSEL0                            ; -                      ; -                ; Dedicated Programming Pin ;
; V16      ; nSTATUS                          ; -                      ; -                ; Dedicated Programming Pin ;
; L17      ; nIO_PULLUP                       ; -                      ; -                ; Dedicated Programming Pin ;
; K18      ; nCE                              ; -                      ; -                ; Dedicated Programming Pin ;
; W12      ; DIFFIO_RX_B2p, DIFFOUT_B2p, nCEO ; Use as programming pin ; ~ALTERA_nCEO~    ; Dual Purpose Pin          ;
; C16      ; ASDO                             ; -                      ; -                ; Dedicated Programming Pin ;
; E18      ; nCSO                             ; -                      ; -                ; Dedicated Programming Pin ;
; G17      ; DATA0                            ; -                      ; -                ; Dedicated Programming Pin ;
; K17      ; DCLK                             ; -                      ; -                ; Dedicated Programming Pin ;
+----------+----------------------------------+------------------------+------------------+---------------------------+


+---------------------------------------------------------------------------+
; I/O Bank Usage                                                            ;
+----------+-----------------+---------------+--------------+---------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-----------------+---------------+--------------+---------------+
; QL1      ; 0 / 0 ( -- )    ; --            ; --           ; --            ;
; QL0      ; 0 / 20 ( 0 % )  ; --            ; --           ; --            ;
; 3C       ; 0 / 0 ( -- )    ; 2.5V          ; --           ; 2.5V          ;
; 3A       ; 3 / 22 ( 14 % ) ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 1 / 38 ( 3 % )  ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 0 / 18 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 18 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 38 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 22 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 8C       ; 0 / 0 ( -- )    ; 2.5V          ; --           ; 2.5V          ;
+----------+-----------------+---------------+--------------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                         ;
+----------+------------+----------+--------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                             ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+--------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ; 337        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A2       ; 340        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 338        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 359        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 363        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 361        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 367        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 371        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 372        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 368        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 411        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 416        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 415        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 413        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 423        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 421        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 428        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 426        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 339        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B2       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ;            ; 7A       ; VCCIO7A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B4       ; 357        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 365        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 369        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B9       ; 370        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 366        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B12      ; 409        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 414        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B15      ; 424        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B16      ; 429        ; 8C       ; #TDO                                       ; output ;              ;         ; --         ;                 ; --       ; --           ;
; B17      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B18      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B19      ; 21         ; QL0      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; B20      ; 20         ; QL0      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ; 331        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C2       ; 329        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C3       ; 332        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 335        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 333        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 360        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 358        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 364        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 362        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 375        ; 8A       ; GND+                                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C11      ;            ; 8A       ; VCCIO8A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C12      ; 412        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 419        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 417        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 422        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 430        ; 8C       ; ^ASDO                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 433        ; 8C       ; #TDI                                       ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; C18      ; 434        ; 8C       ; #TMS                                       ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 327        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D2       ; 325        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D3       ; 330        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ; 305        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D5       ;            ;          ; VCCA_PLL_2                                 ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D6       ;            ;          ; DNU                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D7       ; 336        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ;            ; 7A       ; VCCIO7A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D9       ; 376        ; 7A       ; GND+                                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D10      ; 373        ; 8A       ; GND+                                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D11      ; 410        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 420        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 418        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 427        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 425        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ; 435        ; 8C       ; #TCK                                       ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; D17      ;            ;          ; VCCA_PLL_1                                 ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D18      ;            ; --       ; VCCH_GXB                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; D19      ; 23         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D20      ; 22         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; E1       ; 326        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E2       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 7A       ; VCCIO7A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ; 307        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E5       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; VCCD_PLL_2                                 ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; E7       ; 334        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E9       ;            ; 7A       ; VREFB7AN0                                  ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; E10      ; 374        ; 7A       ; GND+                                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E11      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ;            ; 8A       ; VCCIO8A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E13      ;            ; 8A       ; VREFB8AN0                                  ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E15      ;            ; 8C       ; VCCIO8C                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E16      ;            ;          ; VCCD_PLL_1                                 ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; E17      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 431        ; 8C       ; ^nCSO                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F1       ; 328        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F2       ; 308        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F3       ; 306        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F4       ; 301        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F5       ; 303        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ; 295        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F8       ;            ; 7A       ; VCCPD7A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F11      ;            ; --       ; VCCCB                                      ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; 8A       ; VCCPD8A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F14      ;            ; 8C       ; VCCPD8C                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F16      ;            ; --       ; VCCBAT                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; DNU                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F18      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F19      ; 25         ; QL0      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 24         ; QL0      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G1       ; 302        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 304        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ; 289        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 291        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ;            ; 6A       ; VREFB6AN0                                  ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; G6       ; 293        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G11      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G17      ; 432        ; 8C       ; ^DATA0                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; G18      ;            ; --       ; VCCA                                       ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G19      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H1       ; 297        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 296        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ;            ; 6A       ; VCCIO6A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H5       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ; 6A       ; VCCPD6A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; H12      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; H17      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H18      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H19      ; 27         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H20      ; 26         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 300        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 299        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 294        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 290        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ; 292        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J14      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J17      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J18      ;            ; --       ; VCCL_GXB                                   ; power  ;              ; 1.1V    ; --         ;                 ; --       ; --           ;
; J19      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K1       ; 298        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ; 238        ; 6A       ; GND+                                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K4       ; 240        ; 6A       ; GND+                                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K5       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ;            ; --       ; VCCCB                                      ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; K17      ; 436        ; 8C       ; ^DCLK                                      ; bidir  ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ; 48         ; 3C       ; ^nCE                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ; 29         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K20      ; 28         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L1       ; 237        ; 5A       ; GND+                                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L2       ; 239        ; 5A       ; GND+                                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L3       ; 186        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L4       ; 188        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ; 183        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; L9       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; DNU                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ; 47         ; 3C       ; ^nIO_PULLUP                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; --       ; VCCL_GXB                                   ; power  ;              ; 1.1V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M1       ; 178        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 180        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 184        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 181        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 187        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; M17      ; 40         ; 3C       ; ^nCONFIG                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ;            ; --       ; VCCL_GXB                                   ; power  ;              ; 1.1V    ; --         ;                 ; --       ; --           ;
; M19      ; 31         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M20      ; 30         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 176        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ; 182        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 185        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ;            ; 5A       ; VCCPD5A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N8       ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ; 41         ; 3C       ; ^CONF_DONE                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P1       ; 174        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 175        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 152        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P4       ; 172        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P5       ;            ; 5A       ; VCCIO5A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P6       ; 143        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P11      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 44         ; 3C       ; ^MSEL1                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P18      ;            ; --       ; VCCA                                       ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P19      ; 33         ; QL0      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 32         ; QL0      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R1       ; 173        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 179        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 150        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 170        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R5       ;            ; 5A       ; VREFB5AN0                                  ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; R6       ; 141        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ;            ; 4A       ; VCCPD4A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R11      ;            ; --       ; VCCCB                                      ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; R12      ;            ; 3A       ; VCCPD3A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R14      ;            ; 3C       ; VCCPD3C                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R16      ; 43         ; 3C       ; ^MSEL2                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ; 45         ; 3C       ; ^MSEL0                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ; 177        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T2       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ;            ; 4A       ; VCCIO4A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T4       ; 171        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ;            ;          ; VCCD_PLL_3                                 ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; T7       ; 151        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T9       ;            ; 4A       ; VREFB4AN0                                  ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; T10      ; 103        ; 3A       ; m_clock                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T11      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T12      ;            ; 3A       ; VCCIO3A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T13      ;            ; 3A       ; VREFB3AN0                                  ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ; 3C       ; VCCIO3C                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCD_PLL_4                                 ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ;            ; --       ; VCCH_GXB                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; T19      ; 35         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T20      ; 34         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U1       ; 146        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U2       ; 148        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U3       ; 147        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U4       ; 169        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U5       ;            ;          ; VCCA_PLL_3                                 ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U6       ; 149        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U7       ; 111        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ;            ; 4A       ; VCCIO4A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U9       ; 119        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U10      ; 101        ; 3A       ; p_reset                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U11      ; 67         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U12      ; 65         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U13      ; 64         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U14      ; 59         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U15      ; 57         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ; 42         ; 3C       ; ^MSEL3                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCA_PLL_4                                 ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; NC                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V1       ; 142        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V2       ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V3       ; 145        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V4       ; 140        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V5       ; 139        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ; 137        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V7       ; 109        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 117        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 107        ; 4A       ; HEX0                                       ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V10      ; 105        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ;            ; 3A       ; VCCIO3A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V12      ; 62         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 55         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 53         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 51         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 46         ; 3C       ; ^nSTATUS                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; NC                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ; 37         ; QL0      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V20      ; 36         ; QL0      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W1       ; 120        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W2       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W3       ;            ; 4A       ; VCCIO4A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W4       ; 138        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W5       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 112        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 108        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W9       ; 104        ; 4A       ; GND+                                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W10      ; 68         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ; 60         ; 3A       ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; W13      ; 56         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ; 49         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W17      ; 39         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y1       ; 118        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y2       ; 115        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y3       ; 113        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 116        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y5       ; 114        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y6       ; 110        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 106        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 102        ; 4A       ; GND+                                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y9       ; 66         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y10      ; 63         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ; 61         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y12      ; 58         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y13      ; 54         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 52         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ; 50         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y16      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 38         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ;          ; RREF                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+--------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------+
; I/O Assignment Warnings                  ;
+----------+-------------------------------+
; Pin Name ; Reason                        ;
+----------+-------------------------------+
; HEX0     ; Incomplete set of assignments ;
; m_clock  ; Incomplete set of assignments ;
; p_reset  ; Incomplete set of assignments ;
; HEX0     ; Missing location assignment   ;
; m_clock  ; Missing location assignment   ;
; p_reset  ; Missing location assignment   ;
+----------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------------------------+---------------------+--------------+----------+--------------+---------------------------+---------------+-------------------+------+--------------+---------+-----------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+----------------------------------------------------------------------------+-------------+--------------+
; Compilation Hierarchy Node           ; Combinational ALUTs ; Memory ALUTs ; LUT_REGs ; ALMs         ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 12x12 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; Combinational with no register ; Register-Only      ; Combinational with a register ; Full Hierarchy Name                                                        ; Entity Name ; Library Name ;
;                                      ;                     ;              ;          ;              ;                           ;               ;                   ;      ;              ;         ;           ;           ;           ;      ;              ; ALUT/register pair             ; ALUT/register pair ; ALUT/register pair            ;                                                                            ;             ;              ;
+--------------------------------------+---------------------+--------------+----------+--------------+---------------------------+---------------+-------------------+------+--------------+---------+-----------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+----------------------------------------------------------------------------+-------------+--------------+
; |test                                ; 16931 (3)           ; 0 (0)        ; 0 (0)    ; 13027 (2)    ; 5531 (2)                  ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 3    ; 0            ; 12700 (0)                      ; 1300 (0)           ; 4231 (3)                      ; |test                                                                      ; test        ; work         ;
;    |meiro:meirotest|                 ; 16928 (0)           ; 0 (0)        ; 0 (0)    ; 13027 (0)    ; 5529 (0)                  ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 12700 (0)                      ; 1300 (0)           ; 4230 (0)                      ; |test|meiro:meirotest                                                      ; meiro       ; work         ;
;       |kanwa:kanwa_x|                ; 16023 (42)          ; 0 (0)        ; 0 (0)    ; 12324 (28)   ; 4841 (16)                 ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 11816 (28)                     ; 1276 (2)           ; 4209 (14)                     ; |test|meiro:meirotest|kanwa:kanwa_x                                        ; kanwa       ; work         ;
;          |add_all:add_all_x|         ; 15981 (3301)        ; 0 (0)        ; 0 (0)    ; 12308 (1992) ; 4825 (1)                  ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 11788 (2293)                   ; 1274 (0)           ; 4195 (1008)                   ; |test|meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x                      ; add_all     ; work         ;
;             |add_map:add_map_x_10|   ; 185 (185)           ; 0 (0)        ; 0 (0)    ; 184 (184)    ; 116 (116)                 ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 104 (104)                      ; 25 (25)            ; 91 (91)                       ; |test|meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_10 ; add_map     ; work         ;
;             |add_map:add_map_x_11|   ; 181 (181)           ; 0 (0)        ; 0 (0)    ; 187 (187)    ; 114 (114)                 ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 107 (107)                      ; 34 (34)            ; 83 (83)                       ; |test|meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_11 ; add_map     ; work         ;
;             |add_map:add_map_x_12|   ; 197 (197)           ; 0 (0)        ; 0 (0)    ; 197 (197)    ; 114 (114)                 ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 123 (123)                      ; 32 (32)            ; 83 (83)                       ; |test|meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_12 ; add_map     ; work         ;
;             |add_map:add_map_x_13|   ; 478 (478)           ; 0 (0)        ; 0 (0)    ; 448 (448)    ; 114 (114)                 ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 416 (416)                      ; 43 (43)            ; 72 (72)                       ; |test|meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_13 ; add_map     ; work         ;
;             |add_map:add_map_x_14|   ; 355 (355)           ; 0 (0)        ; 0 (0)    ; 353 (353)    ; 117 (117)                 ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 281 (281)                      ; 34 (34)            ; 84 (84)                       ; |test|meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_14 ; add_map     ; work         ;
;             |add_map:add_map_x_15|   ; 293 (293)           ; 0 (0)        ; 0 (0)    ; 306 (306)    ; 114 (114)                 ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 223 (223)                      ; 36 (36)            ; 79 (79)                       ; |test|meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_15 ; add_map     ; work         ;
;             |add_map:add_map_x_16|   ; 259 (259)           ; 0 (0)        ; 0 (0)    ; 283 (283)    ; 115 (115)                 ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 198 (198)                      ; 45 (45)            ; 71 (71)                       ; |test|meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_16 ; add_map     ; work         ;
;             |add_map:add_map_x_17|   ; 291 (291)           ; 0 (0)        ; 0 (0)    ; 293 (293)    ; 114 (114)                 ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 218 (218)                      ; 29 (29)            ; 85 (85)                       ; |test|meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_17 ; add_map     ; work         ;
;             |add_map:add_map_x_18|   ; 266 (266)           ; 0 (0)        ; 0 (0)    ; 285 (285)    ; 114 (114)                 ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 205 (205)                      ; 45 (45)            ; 69 (69)                       ; |test|meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_18 ; add_map     ; work         ;
;             |add_map:add_map_x_19|   ; 258 (258)           ; 0 (0)        ; 0 (0)    ; 285 (285)    ; 114 (114)                 ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 199 (199)                      ; 48 (48)            ; 68 (68)                       ; |test|meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_19 ; add_map     ; work         ;
;             |add_map:add_map_x_1|    ; 302 (302)           ; 0 (0)        ; 0 (0)    ; 294 (294)    ; 118 (118)                 ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 220 (220)                      ; 23 (23)            ; 95 (95)                       ; |test|meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_1  ; add_map     ; work         ;
;             |add_map:add_map_x_20|   ; 266 (266)           ; 0 (0)        ; 0 (0)    ; 277 (277)    ; 115 (115)                 ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 186 (186)                      ; 30 (30)            ; 88 (88)                       ; |test|meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_20 ; add_map     ; work         ;
;             |add_map:add_map_x_21|   ; 396 (396)           ; 0 (0)        ; 0 (0)    ; 384 (384)    ; 115 (115)                 ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 314 (314)                      ; 24 (24)            ; 92 (92)                       ; |test|meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_21 ; add_map     ; work         ;
;             |add_map:add_map_x_22|   ; 377 (377)           ; 0 (0)        ; 0 (0)    ; 374 (374)    ; 114 (114)                 ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 306 (306)                      ; 30 (30)            ; 85 (85)                       ; |test|meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_22 ; add_map     ; work         ;
;             |add_map:add_map_x_23|   ; 387 (387)           ; 0 (0)        ; 0 (0)    ; 379 (379)    ; 114 (114)                 ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 308 (308)                      ; 25 (25)            ; 90 (90)                       ; |test|meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_23 ; add_map     ; work         ;
;             |add_map:add_map_x_24|   ; 415 (415)           ; 0 (0)        ; 0 (0)    ; 407 (407)    ; 115 (115)                 ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 331 (331)                      ; 25 (25)            ; 92 (92)                       ; |test|meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_24 ; add_map     ; work         ;
;             |add_map:add_map_x_25|   ; 384 (384)           ; 0 (0)        ; 0 (0)    ; 385 (385)    ; 115 (115)                 ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 304 (304)                      ; 25 (25)            ; 90 (90)                       ; |test|meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_25 ; add_map     ; work         ;
;             |add_map:add_map_x_26|   ; 380 (380)           ; 0 (0)        ; 0 (0)    ; 379 (379)    ; 115 (115)                 ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 311 (311)                      ; 37 (37)            ; 78 (78)                       ; |test|meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_26 ; add_map     ; work         ;
;             |add_map:add_map_x_27|   ; 356 (356)           ; 0 (0)        ; 0 (0)    ; 363 (363)    ; 114 (114)                 ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 288 (288)                      ; 36 (36)            ; 78 (78)                       ; |test|meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_27 ; add_map     ; work         ;
;             |add_map:add_map_x_28|   ; 354 (354)           ; 0 (0)        ; 0 (0)    ; 348 (348)    ; 115 (115)                 ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 277 (277)                      ; 29 (29)            ; 90 (90)                       ; |test|meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_28 ; add_map     ; work         ;
;             |add_map:add_map_x_29|   ; 304 (304)           ; 0 (0)        ; 0 (0)    ; 284 (284)    ; 122 (122)                 ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 202 (202)                      ; 14 (14)            ; 111 (111)                     ; |test|meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_29 ; add_map     ; work         ;
;             |add_map:add_map_x_2|    ; 268 (268)           ; 0 (0)        ; 0 (0)    ; 274 (274)    ; 115 (115)                 ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 188 (188)                      ; 26 (26)            ; 89 (89)                       ; |test|meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_2  ; add_map     ; work         ;
;             |add_map:add_map_x_30|   ; 261 (261)           ; 0 (0)        ; 0 (0)    ; 273 (273)    ; 114 (114)                 ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 194 (194)                      ; 38 (38)            ; 77 (77)                       ; |test|meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_30 ; add_map     ; work         ;
;             |add_map:add_map_x_31|   ; 294 (294)           ; 0 (0)        ; 0 (0)    ; 288 (288)    ; 114 (114)                 ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 209 (209)                      ; 21 (21)            ; 95 (95)                       ; |test|meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_31 ; add_map     ; work         ;
;             |add_map:add_map_x_32|   ; 266 (266)           ; 0 (0)        ; 0 (0)    ; 273 (273)    ; 114 (114)                 ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 188 (188)                      ; 29 (29)            ; 88 (88)                       ; |test|meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_32 ; add_map     ; work         ;
;             |add_map:add_map_x_33|   ; 281 (281)           ; 0 (0)        ; 0 (0)    ; 283 (283)    ; 116 (116)                 ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 201 (201)                      ; 25 (25)            ; 91 (91)                       ; |test|meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_33 ; add_map     ; work         ;
;             |add_map:add_map_x_34|   ; 351 (351)           ; 0 (0)        ; 0 (0)    ; 345 (345)    ; 115 (115)                 ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 288 (288)                      ; 43 (43)            ; 75 (75)                       ; |test|meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_34 ; add_map     ; work         ;
;             |add_map:add_map_x_35|   ; 390 (390)           ; 0 (0)        ; 0 (0)    ; 374 (374)    ; 115 (115)                 ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 312 (312)                      ; 27 (27)            ; 90 (90)                       ; |test|meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_35 ; add_map     ; work         ;
;             |add_map:add_map_x_36|   ; 270 (270)           ; 0 (0)        ; 0 (0)    ; 268 (268)    ; 114 (114)                 ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 179 (179)                      ; 14 (14)            ; 101 (101)                     ; |test|meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_36 ; add_map     ; work         ;
;             |add_map:add_map_x_37|   ; 257 (257)           ; 0 (0)        ; 0 (0)    ; 271 (271)    ; 114 (114)                 ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 186 (186)                      ; 34 (34)            ; 80 (80)                       ; |test|meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_37 ; add_map     ; work         ;
;             |add_map:add_map_x_38|   ; 268 (268)           ; 0 (0)        ; 0 (0)    ; 268 (268)    ; 115 (115)                 ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 183 (183)                      ; 21 (21)            ; 95 (95)                       ; |test|meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_38 ; add_map     ; work         ;
;             |add_map:add_map_x_39|   ; 265 (265)           ; 0 (0)        ; 0 (0)    ; 279 (279)    ; 116 (116)                 ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 186 (186)                      ; 30 (30)            ; 88 (88)                       ; |test|meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_39 ; add_map     ; work         ;
;             |add_map:add_map_x_3|    ; 278 (278)           ; 0 (0)        ; 0 (0)    ; 284 (284)    ; 114 (114)                 ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 194 (194)                      ; 22 (22)            ; 94 (94)                       ; |test|meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_3  ; add_map     ; work         ;
;             |add_map:add_map_x_40|   ; 269 (269)           ; 0 (0)        ; 0 (0)    ; 269 (269)    ; 114 (114)                 ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 192 (192)                      ; 31 (31)            ; 86 (86)                       ; |test|meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_40 ; add_map     ; work         ;
;             |add_map:add_map_x_41|   ; 381 (381)           ; 0 (0)        ; 0 (0)    ; 368 (368)    ; 114 (114)                 ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 305 (305)                      ; 28 (28)            ; 88 (88)                       ; |test|meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_41 ; add_map     ; work         ;
;             |add_map:add_map_x_4|    ; 270 (270)           ; 0 (0)        ; 0 (0)    ; 272 (272)    ; 115 (115)                 ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 190 (190)                      ; 27 (27)            ; 89 (89)                       ; |test|meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_4  ; add_map     ; work         ;
;             |add_map:add_map_x_5|    ; 280 (280)           ; 0 (0)        ; 0 (0)    ; 271 (271)    ; 115 (115)                 ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 193 (193)                      ; 20 (20)            ; 96 (96)                       ; |test|meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_5  ; add_map     ; work         ;
;             |add_map:add_map_x_6|    ; 268 (268)           ; 0 (0)        ; 0 (0)    ; 258 (258)    ; 115 (115)                 ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 198 (198)                      ; 35 (35)            ; 81 (81)                       ; |test|meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_6  ; add_map     ; work         ;
;             |add_map:add_map_x_7|    ; 267 (267)           ; 0 (0)        ; 0 (0)    ; 276 (276)    ; 115 (115)                 ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 206 (206)                      ; 46 (46)            ; 72 (72)                       ; |test|meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_7  ; add_map     ; work         ;
;             |add_map:add_map_x_8|    ; 195 (195)           ; 0 (0)        ; 0 (0)    ; 200 (200)    ; 114 (114)                 ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 125 (125)                      ; 37 (37)            ; 79 (79)                       ; |test|meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_8  ; add_map     ; work         ;
;             |add_map:add_map_x_9|    ; 195 (195)           ; 0 (0)        ; 0 (0)    ; 198 (198)    ; 114 (114)                 ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 116 (116)                      ; 25 (25)            ; 89 (89)                       ; |test|meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_9  ; add_map     ; work         ;
;             |add_map:add_map_x|      ; 422 (422)           ; 0 (0)        ; 0 (0)    ; 410 (410)    ; 114 (114)                 ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 341 (341)                      ; 26 (26)            ; 91 (91)                       ; |test|meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x    ; add_map     ; work         ;
;       |kouka:kouka_x|                ; 904 (850)           ; 0 (0)        ; 0 (0)    ; 1175 (1147)  ; 686 (686)                 ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 884 (839)                      ; 23 (23)            ; 663 (654)                     ; |test|meiro:meirotest|kouka:kouka_x                                        ; kouka       ; work         ;
;          |min_select:min_select_x_1| ; 19 (19)             ; 0 (0)        ; 0 (0)    ; 16 (16)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 19 (19)                        ; 0 (0)              ; 0 (0)                         ; |test|meiro:meirotest|kouka:kouka_x|min_select:min_select_x_1              ; min_select  ; work         ;
;          |min_select:min_select_x_2| ; 22 (22)             ; 0 (0)        ; 0 (0)    ; 17 (17)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 13 (13)                        ; 0 (0)              ; 9 (9)                         ; |test|meiro:meirotest|kouka:kouka_x|min_select:min_select_x_2              ; min_select  ; work         ;
;          |min_select:min_select_x|   ; 13 (13)             ; 0 (0)        ; 0 (0)    ; 11 (11)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 13 (13)                        ; 0 (0)              ; 0 (0)                         ; |test|meiro:meirotest|kouka:kouka_x|min_select:min_select_x                ; min_select  ; work         ;
;       |seach:seachx|                 ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |test|meiro:meirotest|seach:seachx                                         ; seach       ; work         ;
+--------------------------------------+---------------------+--------------+----------+--------------+---------------------------+---------------+-------------------+------+--------------+---------+-----------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+----------------------------------------------------------------------------+-------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                                                                                                 ;
+---------+----------+---------------+---------------+------------------------------------------------------------------+----------------------------------------------+-----+------+---------+----------+------------+
; Name    ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Input Pin to Input Register(or DDIO High Capture Register) Delay ; Input Pin to DDIO Low Capture Register Delay ; TCO ; TCOE ; DQS bus ; NDQS bus ; DQS output ;
+---------+----------+---------------+---------------+------------------------------------------------------------------+----------------------------------------------+-----+------+---------+----------+------------+
; HEX0    ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; m_clock ; Input    ; (0) 426 ps    ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; p_reset ; Input    ; (0) 426 ps    ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
+---------+----------+---------------+---------------+------------------------------------------------------------------+----------------------------------------------+-----+------+---------+----------+------------+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; m_clock             ;                   ;         ;
; p_reset             ;                   ;         ;
+---------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                  ;
+-------------------------------------------------------------------------------------------------------+----------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                  ; Location             ; Fan-Out ; Usage                    ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------+----------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+
; m_clock                                                                                               ; PIN_T10              ; 5531    ; Clock                    ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|_add_all_x_in_do~0                                                      ; LABCELL_X27_Y29_N24  ; 268     ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|_reg_0                                                                  ; FF_X20_Y19_N19       ; 676     ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|_reg_8                                                                  ; FF_X24_Y33_N35       ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_10|_net_12~0                        ; MLABCELL_X26_Y31_N32 ; 91      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_10|data_out_index_reg[4]~1          ; MLABCELL_X19_Y25_N30 ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_10|data_out_index_reg[4]~2          ; MLABCELL_X19_Y25_N38 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_10|data_out_reg[4]~4                ; LABCELL_X20_Y27_N36  ; 3       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_10|data_out_reg[4]~4DUPLICATE       ; LABCELL_X20_Y27_N38  ; 5       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_10|data_out_reg[4]~6                ; MLABCELL_X19_Y27_N0  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_11|_net_12~0                        ; LABCELL_X27_Y29_N32  ; 90      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_11|data_out_index_reg[4]~1          ; MLABCELL_X9_Y39_N24  ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_11|data_out_index_reg[4]~2          ; LABCELL_X22_Y33_N20  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_11|data_out_reg[7]~3                ; MLABCELL_X9_Y39_N4   ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_11|data_out_reg[7]~5                ; LABCELL_X22_Y33_N22  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_12|_net_12~0                        ; MLABCELL_X19_Y33_N22 ; 90      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_12|data_out_index_reg[4]~1          ; LABCELL_X12_Y27_N36  ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_12|data_out_index_reg[4]~2          ; LABCELL_X22_Y27_N36  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_12|data_out_reg[6]~3                ; MLABCELL_X11_Y27_N36 ; 3       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_12|data_out_reg[6]~3DUPLICATE       ; MLABCELL_X11_Y27_N38 ; 5       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_12|data_out_reg[6]~5                ; LABCELL_X10_Y27_N30  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_13|_net_12~0                        ; MLABCELL_X14_Y29_N20 ; 52      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_13|_net_12~0DUPLICATE               ; MLABCELL_X14_Y29_N22 ; 39      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_13|data_out_index_reg[4]~2          ; MLABCELL_X9_Y29_N12  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_13|data_out_index_reg[4]~6          ; MLABCELL_X9_Y29_N16  ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_13|data_out_reg[6]~4                ; LABCELL_X10_Y29_N28  ; 7       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_13|data_out_reg[6]~4DUPLICATE       ; LABCELL_X10_Y29_N30  ; 1       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_13|data_out_reg[6]~7                ; LABCELL_X15_Y31_N16  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_14|_net_12~0                        ; MLABCELL_X26_Y27_N24 ; 91      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_14|data_out_index_reg[6]~0          ; MLABCELL_X14_Y35_N4  ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_14|data_out_index_reg[6]~1          ; LABCELL_X27_Y32_N26  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_14|data_out_reg[3]~4                ; LABCELL_X15_Y35_N18  ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_14|data_out_reg[3]~5                ; LABCELL_X15_Y35_N30  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_15|_net_12~0                        ; MLABCELL_X26_Y23_N36 ; 88      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_15|data_out_index_reg[6]~0          ; MLABCELL_X26_Y24_N8  ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_15|data_out_index_reg[6]~1          ; MLABCELL_X26_Y24_N22 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_15|data_out_reg[3]~4                ; MLABCELL_X26_Y24_N10 ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_15|data_out_reg[3]~5                ; LABCELL_X24_Y23_N10  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_16|_net_12~0                        ; MLABCELL_X19_Y30_N8  ; 7       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_16|_net_12~0DUPLICATE               ; MLABCELL_X19_Y30_N10 ; 85      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_16|data_out_index_reg[6]~1          ; MLABCELL_X14_Y26_N12 ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_16|data_out_index_reg[6]~2          ; LABCELL_X15_Y26_N34  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_16|data_out_reg[3]~4                ; MLABCELL_X14_Y26_N26 ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_16|data_out_reg[3]~5                ; MLABCELL_X16_Y26_N38 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_17|_net_12~0                        ; LABCELL_X17_Y23_N10  ; 88      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_17|data_out_index_reg[1]~0          ; MLABCELL_X14_Y15_N34 ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_17|data_out_index_reg[1]~1          ; MLABCELL_X14_Y15_N18 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_17|data_out_reg[3]~4                ; MLABCELL_X14_Y15_N10 ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_17|data_out_reg[3]~5                ; LABCELL_X15_Y16_N26  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_18|_net_12~0                        ; LABCELL_X22_Y26_N12  ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_18|_net_12~0DUPLICATE               ; LABCELL_X22_Y26_N14  ; 89      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_18|data_out_index_reg[4]~1          ; LABCELL_X17_Y26_N28  ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_18|data_out_index_reg[4]~2          ; LABCELL_X22_Y26_N4   ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_18|data_out_reg[5]~4                ; LABCELL_X17_Y26_N2   ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_18|data_out_reg[5]~5                ; LABCELL_X22_Y26_N24  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_19|_net_12~0                        ; MLABCELL_X26_Y32_N12 ; 88      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_19|_net_12~0DUPLICATE               ; MLABCELL_X26_Y32_N14 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_19|data_out_index_reg[4]~1          ; MLABCELL_X19_Y26_N4  ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_19|data_out_index_reg[4]~2          ; LABCELL_X17_Y22_N30  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_19|data_out_reg[2]~4                ; MLABCELL_X19_Y26_N6  ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_19|data_out_reg[2]~5                ; LABCELL_X17_Y22_N20  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_1|_net_12~0                         ; LABCELL_X24_Y28_N12  ; 92      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_1|data_out_index_reg[5]~0           ; LABCELL_X38_Y19_N20  ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_1|data_out_index_reg[5]~1           ; LABCELL_X40_Y19_N22  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_1|data_out_reg[1]~5                 ; MLABCELL_X39_Y19_N4  ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_1|data_out_reg[1]~6                 ; MLABCELL_X39_Y19_N16 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_20|_net_12~0                        ; MLABCELL_X19_Y23_N32 ; 89      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_20|data_out_index_reg[4]~0          ; MLABCELL_X19_Y22_N38 ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_20|data_out_index_reg[4]~1          ; MLABCELL_X19_Y22_N6  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_20|data_out_reg[4]~4                ; LABCELL_X20_Y22_N38  ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_20|data_out_reg[4]~5                ; MLABCELL_X19_Y30_N20 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_21|_net_12~0                        ; LABCELL_X27_Y28_N14  ; 91      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_21|data_out_index_reg[1]~1          ; MLABCELL_X21_Y28_N30 ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_21|data_out_index_reg[1]~2          ; MLABCELL_X21_Y16_N26 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_21|data_out_reg[2]~4                ; MLABCELL_X23_Y28_N4  ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_21|data_out_reg[2]~6                ; LABCELL_X27_Y32_N4   ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_22|_net_12~0                        ; MLABCELL_X29_Y34_N36 ; 50      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_22|_net_12~0DUPLICATE               ; MLABCELL_X29_Y34_N38 ; 40      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_22|data_out_index_reg[2]~1          ; LABCELL_X30_Y34_N4   ; 4       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_22|data_out_index_reg[2]~1DUPLICATE ; LABCELL_X30_Y34_N6   ; 4       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_22|data_out_index_reg[2]~2          ; MLABCELL_X31_Y27_N8  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_22|data_out_reg[2]~4                ; MLABCELL_X29_Y34_N20 ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_22|data_out_reg[2]~6                ; LABCELL_X30_Y34_N12  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_23|_net_12~0                        ; LABCELL_X20_Y33_N32  ; 89      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_23|data_out_index_reg[4]~1          ; LABCELL_X20_Y25_N16  ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_23|data_out_index_reg[4]~2          ; LABCELL_X20_Y25_N12  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_23|data_out_reg[7]~3                ; LABCELL_X20_Y25_N36  ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_23|data_out_reg[7]~5                ; MLABCELL_X21_Y25_N38 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_24|_net_12~0                        ; LABCELL_X24_Y40_N24  ; 91      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_24|data_out_index_reg[2]~1          ; LABCELL_X27_Y40_N26  ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_24|data_out_index_reg[2]~2          ; LABCELL_X24_Y40_N0   ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_24|data_out_reg[6]~4                ; LABCELL_X22_Y40_N4   ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_24|data_out_reg[6]~6                ; LABCELL_X24_Y40_N6   ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_25|_net_12~0                        ; MLABCELL_X29_Y26_N14 ; 90      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_25|data_out_index_reg[1]~1          ; LABCELL_X32_Y29_N36  ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_25|data_out_index_reg[1]~2          ; LABCELL_X32_Y29_N0   ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_25|data_out_reg[7]~3                ; LABCELL_X32_Y37_N36  ; 1       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_25|data_out_reg[7]~3DUPLICATE       ; LABCELL_X32_Y37_N38  ; 7       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_25|data_out_reg[7]~5                ; MLABCELL_X29_Y26_N38 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_26|_net_12~0                        ; LABCELL_X32_Y37_N30  ; 90      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_26|data_out_index_reg[1]~1          ; MLABCELL_X42_Y27_N26 ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_26|data_out_index_reg[1]~2          ; MLABCELL_X37_Y37_N6  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_26|data_out_reg[4]~4                ; MLABCELL_X42_Y27_N0  ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_26|data_out_reg[4]~6                ; MLABCELL_X44_Y28_N6  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_27|_net_12~0                        ; LABCELL_X27_Y27_N38  ; 91      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_27|data_out_index_reg[6]~3          ; LABCELL_X32_Y39_N36  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_27|data_out_index_reg[6]~5          ; LABCELL_X32_Y39_N8   ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_27|data_out_reg[1]~4                ; MLABCELL_X31_Y39_N26 ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_27|data_out_reg[1]~6                ; MLABCELL_X31_Y39_N38 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_28|_net_12~0                        ; MLABCELL_X29_Y32_N22 ; 89      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_28|data_out_index_reg[6]~1          ; MLABCELL_X31_Y30_N10 ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_28|data_out_index_reg[6]~2          ; LABCELL_X32_Y29_N14  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_28|data_out_reg[6]~4                ; MLABCELL_X31_Y30_N6  ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_28|data_out_reg[6]~5                ; MLABCELL_X31_Y31_N28 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_28|sg_reg[0]~0                      ; LABCELL_X22_Y27_N38  ; 22      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_29|_net_12~0                        ; MLABCELL_X37_Y32_N18 ; 96      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_29|data_out_index_reg[1]~0          ; LABCELL_X43_Y23_N18  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_29|data_out_index_reg[1]~1          ; LABCELL_X43_Y23_N4   ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_29|data_out_reg[6]~12               ; MLABCELL_X42_Y35_N28 ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_29|data_out_reg[6]~4                ; MLABCELL_X42_Y35_N12 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_2|_net_12~0                         ; LABCELL_X32_Y28_N12  ; 89      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_2|data_out_index_reg[1]~1           ; LABCELL_X32_Y16_N24  ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_2|data_out_index_reg[1]~2           ; LABCELL_X32_Y16_N34  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_2|data_out_reg[1]~4                 ; LABCELL_X32_Y28_N30  ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_2|data_out_reg[1]~5                 ; MLABCELL_X31_Y27_N38 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_30|_net_12~0                        ; LABCELL_X35_Y31_N28  ; 85      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_30|_net_12~0DUPLICATE               ; LABCELL_X35_Y31_N30  ; 6       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_30|data_out_index_reg[1]~1          ; MLABCELL_X46_Y29_N14 ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_30|data_out_index_reg[1]~2          ; MLABCELL_X42_Y29_N26 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_30|data_out_reg[6]~4                ; LABCELL_X47_Y29_N36  ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_30|data_out_reg[6]~5                ; LABCELL_X45_Y29_N10  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_31|_net_12~0                        ; MLABCELL_X37_Y28_N4  ; 88      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_31|data_out_index_reg[1]~0          ; MLABCELL_X29_Y28_N2  ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_31|data_out_index_reg[1]~1          ; MLABCELL_X29_Y28_N12 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_31|data_out_reg[5]~4                ; MLABCELL_X29_Y28_N0  ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_31|data_out_reg[5]~5                ; LABCELL_X27_Y36_N8   ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_32|_net_12~0                        ; LABCELL_X38_Y29_N34  ; 91      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_32|data_out_index_reg[1]~1          ; LABCELL_X43_Y26_N20  ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_32|data_out_index_reg[1]~2          ; MLABCELL_X42_Y29_N20 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_32|data_out_reg[5]~4                ; LABCELL_X43_Y26_N38  ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_32|data_out_reg[5]~5                ; MLABCELL_X42_Y29_N36 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_33|_net_12~0                        ; MLABCELL_X37_Y26_N28 ; 94      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_33|data_out_index_reg[1]~1          ; LABCELL_X53_Y27_N2   ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_33|data_out_index_reg[1]~2          ; MLABCELL_X42_Y29_N24 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_33|data_out_reg[0]~4                ; LABCELL_X53_Y27_N0   ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_33|data_out_reg[0]~5                ; MLABCELL_X42_Y17_N12 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_34|_net_12~0                        ; MLABCELL_X29_Y32_N2  ; 90      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_34|data_out_index_reg[5]~0          ; MLABCELL_X31_Y19_N6  ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_34|data_out_index_reg[5]~1          ; LABCELL_X35_Y33_N22  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_34|data_out_reg[2]~4                ; MLABCELL_X29_Y31_N14 ; 5       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_34|data_out_reg[2]~4DUPLICATE       ; MLABCELL_X29_Y31_N12 ; 3       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_34|data_out_reg[2]~5                ; LABCELL_X35_Y33_N12  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_34|sg_reg[0]~0                      ; MLABCELL_X16_Y26_N12 ; 18      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_35|_net_12~0                        ; MLABCELL_X31_Y29_N18 ; 91      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_35|data_out_index_reg[0]~1          ; LABCELL_X35_Y30_N4   ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_35|data_out_index_reg[0]~2          ; LABCELL_X32_Y29_N16  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_35|data_out_reg[3]~3                ; LABCELL_X35_Y30_N38  ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_35|data_out_reg[3]~6                ; LABCELL_X27_Y30_N2   ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_35|sg_reg[0]~1                      ; LABCELL_X30_Y34_N18  ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_36|_net_12~0                        ; MLABCELL_X37_Y30_N8  ; 89      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_36|data_out_index_reg[0]~0          ; LABCELL_X45_Y18_N38  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_36|data_out_index_reg[0]~2          ; LABCELL_X45_Y18_N16  ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_36|data_out_reg[5]~3                ; LABCELL_X45_Y18_N8   ; 2       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_36|data_out_reg[5]~3DUPLICATE       ; LABCELL_X45_Y18_N10  ; 6       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_36|data_out_reg[5]~5                ; MLABCELL_X46_Y18_N20 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_37|_net_12~0                        ; LABCELL_X35_Y34_N18  ; 90      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_37|data_out_index_reg[2]~0          ; MLABCELL_X39_Y39_N26 ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_37|data_out_index_reg[2]~2          ; MLABCELL_X39_Y39_N0  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_37|data_out_reg[2]~3                ; LABCELL_X40_Y39_N22  ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_37|data_out_reg[2]~5                ; MLABCELL_X37_Y34_N36 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_38|_net_12~0                        ; LABCELL_X40_Y28_N18  ; 90      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_38|data_out_index_reg[1]~0          ; LABCELL_X40_Y28_N22  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_38|data_out_index_reg[1]~2          ; MLABCELL_X52_Y23_N16 ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_38|data_out_reg[1]~3                ; LABCELL_X53_Y23_N22  ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_38|data_out_reg[1]~5                ; LABCELL_X40_Y28_N4   ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_38|sg_reg[1]~0                      ; MLABCELL_X34_Y28_N38 ; 17      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_39|_net_12~0                        ; LABCELL_X38_Y32_N12  ; 91      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_39|data_out_index_reg[0]~0          ; MLABCELL_X39_Y30_N36 ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_39|data_out_index_reg[0]~2          ; MLABCELL_X39_Y30_N12 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_39|data_out_reg[0]~3                ; MLABCELL_X39_Y30_N28 ; 7       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_39|data_out_reg[0]~3DUPLICATE       ; MLABCELL_X39_Y30_N30 ; 1       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_39|data_out_reg[0]~5                ; LABCELL_X38_Y32_N18  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_39|sg_reg[1]~0                      ; LABCELL_X38_Y26_N14  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_3|_net_12~0                         ; MLABCELL_X29_Y24_N12 ; 88      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_3|data_out_index_reg[1]~1           ; MLABCELL_X31_Y21_N34 ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_3|data_out_index_reg[1]~2           ; MLABCELL_X31_Y21_N26 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_3|data_out_reg[1]~2                 ; MLABCELL_X31_Y21_N32 ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_3|data_out_reg[1]~3                 ; LABCELL_X32_Y21_N24  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_40|_net_12~0                        ; MLABCELL_X31_Y32_N12 ; 89      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_40|data_out_index_reg[4]~2          ; MLABCELL_X52_Y35_N30 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_40|data_out_index_reg[4]~2DUPLICATE ; MLABCELL_X52_Y35_N28 ; 5       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_40|data_out_index_reg[4]~4          ; MLABCELL_X52_Y35_N34 ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_40|data_out_reg[0]~3                ; MLABCELL_X54_Y35_N24 ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_40|data_out_reg[0]~6                ; MLABCELL_X54_Y35_N22 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_40|sg_reg[1]~1                      ; LABCELL_X27_Y32_N22  ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_41|_net_12~0                        ; MLABCELL_X34_Y31_N28 ; 92      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_41|data_out_index_reg[5]~1          ; LABCELL_X35_Y27_N28  ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_41|data_out_index_reg[5]~3          ; LABCELL_X35_Y27_N24  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_41|data_out_reg[2]~12               ; MLABCELL_X34_Y33_N32 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_41|data_out_reg[2]~4                ; LABCELL_X35_Y27_N30  ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_41|sg_reg[0]~1                      ; MLABCELL_X31_Y32_N16 ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_4|_net_12~0                         ; LABCELL_X30_Y27_N20  ; 89      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_4|data_out_index_reg[1]~0           ; MLABCELL_X37_Y22_N38 ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_4|data_out_index_reg[1]~1           ; LABCELL_X30_Y28_N30  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_4|data_out_reg[2]~4                 ; LABCELL_X38_Y22_N22  ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_4|data_out_reg[2]~5                 ; MLABCELL_X39_Y22_N22 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_5|_net_12~0                         ; LABCELL_X24_Y25_N16  ; 89      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_5|data_out_index_reg[1]~0           ; MLABCELL_X23_Y15_N28 ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_5|data_out_index_reg[1]~1           ; MLABCELL_X23_Y15_N22 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_5|data_out_reg[2]~2                 ; MLABCELL_X23_Y15_N4  ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_5|data_out_reg[2]~3                 ; LABCELL_X22_Y15_N4   ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_6|_net_12~0                         ; MLABCELL_X21_Y29_N22 ; 92      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_6|data_out_index_reg[3]~0           ; LABCELL_X38_Y27_N10  ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_6|data_out_index_reg[3]~1           ; MLABCELL_X14_Y29_N28 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_6|data_out_reg[1]~4                 ; LABCELL_X38_Y27_N38  ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_6|data_out_reg[1]~5                 ; MLABCELL_X14_Y29_N16 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_7|_net_12~0                         ; MLABCELL_X26_Y22_N36 ; 91      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_7|data_out_index_reg[1]~1           ; LABCELL_X30_Y18_N36  ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_7|data_out_index_reg[1]~2           ; LABCELL_X30_Y18_N16  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_7|data_out_reg[1]~4                 ; MLABCELL_X29_Y18_N12 ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_7|data_out_reg[1]~6                 ; MLABCELL_X26_Y22_N30 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_7|sg_reg[1]~2                       ; LABCELL_X24_Y24_N36  ; 12      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_8|_net_12~0                         ; LABCELL_X24_Y32_N12  ; 90      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_8|data_out_index_reg[4]~1           ; MLABCELL_X21_Y20_N32 ; 6       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_8|data_out_index_reg[4]~1DUPLICATE  ; MLABCELL_X21_Y20_N34 ; 2       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_8|data_out_index_reg[4]~2           ; LABCELL_X24_Y20_N30  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_8|data_out_reg[0]~4                 ; MLABCELL_X23_Y20_N36 ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_8|data_out_reg[0]~6                 ; LABCELL_X24_Y32_N6   ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_9|_net_12~0                         ; MLABCELL_X21_Y27_N24 ; 90      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_9|data_out_index_reg[6]~1           ; LABCELL_X17_Y27_N6   ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_9|data_out_index_reg[6]~2           ; MLABCELL_X16_Y27_N0  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_9|data_out_reg[1]~3                 ; MLABCELL_X16_Y27_N8  ; 1       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_9|data_out_reg[1]~3DUPLICATE        ; MLABCELL_X16_Y27_N10 ; 7       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_9|data_out_reg[1]~5                 ; MLABCELL_X26_Y35_N10 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x|_net_12~0                           ; LABCELL_X30_Y30_N30  ; 88      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x|data_out_index_reg[1]~0             ; LABCELL_X27_Y22_N30  ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x|data_out_index_reg[1]~1             ; LABCELL_X27_Y22_N20  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x|data_out_reg[1]~4                   ; MLABCELL_X29_Y22_N14 ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x|data_out_reg[1]~5                   ; LABCELL_X27_Y31_N38  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x|sg_reg[0]~1                         ; MLABCELL_X29_Y22_N2  ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|always7~0                                                               ; MLABCELL_X29_Y33_N12 ; 162     ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|always7~0DUPLICATE                                                      ; MLABCELL_X29_Y33_N14 ; 847     ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kouka:kouka_x|_reg_1                                                                  ; FF_X32_Y12_N17       ; 91      ; Sync. clear, Sync. load  ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kouka:kouka_x|nowplot[6]~0                                                            ; MLABCELL_X31_Y10_N0  ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|seach:seachx|_reg_0                                                                   ; FF_X26_Y33_N31       ; 2810    ; Clock enable, Sync. load ; no     ; --                   ; --               ; --                        ;
; p_reset                                                                                               ; PIN_U10              ; 4858    ; Async. clear             ; yes    ; Global Clock         ; GCLK6            ; --                        ;
+-------------------------------------------------------------------------------------------------------+----------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                               ;
+---------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name    ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; m_clock ; PIN_T10  ; 5531    ; 1988                                 ; Global Clock         ; GCLK7            ; --                        ;
; p_reset ; PIN_U10  ; 4858    ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
+---------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                    ;
+------------------------------------------------------------------------------------------+---------+
; Name                                                                                     ; Fan-Out ;
+------------------------------------------------------------------------------------------+---------+
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|sig_reg                                  ; 8452    ;
; meiro:meirotest|kanwa:kanwa_x|_add_all_x_in_do~1                                         ; 3855    ;
; meiro:meirotest|kanwa:kanwa_x|_reg_2                                                     ; 3579    ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_29|ShiftLeft0~0        ; 2927    ;
; meiro:meirotest|seach:seachx|_reg_0                                                      ; 2810    ;
; meiro:meirotest|kanwa:kanwa_x|_net_4~1                                                   ; 2004    ;
; meiro:meirotest|kanwa:kanwa_x|dig_exit~7                                                 ; 1362    ;
; meiro:meirotest|kanwa:kanwa_x|_reg_1                                                     ; 1208    ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|_net_3~0DUPLICATE                        ; 1186    ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_32|end_wall~0DUPLICATE ; 955     ;
; meiro:meirotest|kanwa:kanwa_x|always7~0DUPLICATE                                         ; 847     ;
; meiro:meirotest|kanwa:kanwa_x|_reg_0                                                     ; 676     ;
; meiro:meirotest|kanwa:kanwa_x|dig_exit~0                                                 ; 646     ;
; meiro:meirotest|kanwa:kanwa_x|_net_4~0                                                   ; 631     ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|_net_3~0                                 ; 620     ;
; meiro:meirotest|kanwa:kanwa_x|dig_exit~0DUPLICATE                                        ; 557     ;
+------------------------------------------------------------------------------------------+---------+


+---------------------------------------------------------------+
; Routing Usage Summary                                         ;
+-----------------------------------+---------------------------+
; Routing Resource Type             ; Usage                     ;
+-----------------------------------+---------------------------+
; Block interconnects               ; 46,949 / 213,100 ( 22 % ) ;
; C12 interconnects                 ; 2,550 / 7,906 ( 32 % )    ;
; C4 interconnects                  ; 26,027 / 139,240 ( 19 % ) ;
; DIFFIOCLKs                        ; 0 / 8 ( 0 % )             ;
; DQS bus muxes                     ; 0 / 42 ( 0 % )            ;
; DQS-18 I/O buses                  ; 0 / 9 ( 0 % )             ;
; DQS-36 I/O buses                  ; 0 / 3 ( 0 % )             ;
; DQS-9 I/O buses                   ; 0 / 21 ( 0 % )            ;
; DQS-N18 I/O buses                 ; 0 / 4 ( 0 % )             ;
; Direct links                      ; 3,051 / 213,100 ( 1 % )   ;
; Global clocks                     ; 2 / 16 ( 13 % )           ;
; HSSI Block Output Buffers         ; 0 / 3,905 ( 0 % )         ;
; Interquad CMU TXRX PMARX outputs  ; 0 / 4 ( 0 % )             ;
; Interquad CMU TXRX PMATX outputs  ; 0 / 4 ( 0 % )             ;
; Interquad Clock Inputs            ; 0 / 16 ( 0 % )            ;
; Interquad Clock Outputs           ; 0 / 4 ( 0 % )             ;
; Interquad Clocks                  ; 0 / 16 ( 0 % )            ;
; Interquad Global PLL Clock Inputs ; 0 / 12 ( 0 % )            ;
; Interquad Global PLL Clocks       ; 0 / 4 ( 0 % )             ;
; Interquad Quadrant Clock MUXs     ; 0 / 2 ( 0 % )             ;
; Interquad Reference Clock Outputs ; 0 / 2 ( 0 % )             ;
; Interquad TXRX Clock Feedbacks    ; 0 / 4 ( 0 % )             ;
; Interquad TXRX Clocks             ; 0 / 32 ( 0 % )            ;
; Interquad TXRX PCLK controls      ; 0 / 42 ( 0 % )            ;
; Interquad TXRX PCSRX outputs      ; 0 / 8 ( 0 % )             ;
; Interquad TXRX PCSTX outputs      ; 0 / 8 ( 0 % )             ;
; Interquad TXRX PMARX outputs      ; 0 / 8 ( 0 % )             ;
; Interquad TXRX PMATX outputs      ; 0 / 8 ( 0 % )             ;
; Local interconnects               ; 11,075 / 50,600 ( 22 % )  ;
; NDQS bus muxes                    ; 0 / 42 ( 0 % )            ;
; NDQS-18 I/O buses                 ; 0 / 9 ( 0 % )             ;
; NDQS-36 I/O buses                 ; 0 / 3 ( 0 % )             ;
; NDQS-9 I/O buses                  ; 0 / 21 ( 0 % )            ;
; NDQS-N18 I/O buses                ; 0 / 4 ( 0 % )             ;
; PLL_RX_TX_LOAD_ENABLEs            ; 0 / 8 ( 0 % )             ;
; PLL_RX_TX_SCLOCKs                 ; 0 / 8 ( 0 % )             ;
; Periphery clocks                  ; 0 / 50 ( 0 % )            ;
; Quadrant clocks                   ; 0 / 48 ( 0 % )            ;
; R20 interconnects                 ; 1,510 / 8,690 ( 17 % )    ;
; R20/C12 interconnect drivers      ; 3,571 / 12,980 ( 28 % )   ;
; R4 interconnects                  ; 49,105 / 235,620 ( 21 % ) ;
; Spine clocks                      ; 9 / 104 ( 9 % )           ;
+-----------------------------------+---------------------------+


+-------------------------------------------------------------------+
; LAB Logic Elements                                                ;
+----------------------------------+--------------------------------+
; Number of ALMs  (Average = 9.24) ; Number of LABs  (Total = 1410) ;
+----------------------------------+--------------------------------+
; 1                                ; 14                             ;
; 2                                ; 24                             ;
; 3                                ; 20                             ;
; 4                                ; 24                             ;
; 5                                ; 23                             ;
; 6                                ; 25                             ;
; 7                                ; 30                             ;
; 8                                ; 49                             ;
; 9                                ; 68                             ;
; 10                               ; 1133                           ;
+----------------------------------+--------------------------------+


+---------------------------------------------------------------------+
; LAB-wide Signals                                                    ;
+------------------------------------+--------------------------------+
; LAB-wide Signals  (Average = 2.90) ; Number of LABs  (Total = 1410) ;
+------------------------------------+--------------------------------+
; 1 Async. clear                     ; 1301                           ;
; 1 Clock                            ; 1372                           ;
; 1 Clock enable                     ; 222                            ;
; 1 Sync. load                       ; 79                             ;
; 2 Clock enables                    ; 272                            ;
; 3 Clock enables                    ; 845                            ;
+------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Signals Sourced  (Average = 16.05) ; Number of LABs  (Total = 1410) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 4                              ;
; 2                                            ; 13                             ;
; 3                                            ; 15                             ;
; 4                                            ; 18                             ;
; 5                                            ; 16                             ;
; 6                                            ; 16                             ;
; 7                                            ; 18                             ;
; 8                                            ; 21                             ;
; 9                                            ; 30                             ;
; 10                                           ; 29                             ;
; 11                                           ; 30                             ;
; 12                                           ; 63                             ;
; 13                                           ; 79                             ;
; 14                                           ; 99                             ;
; 15                                           ; 139                            ;
; 16                                           ; 166                            ;
; 17                                           ; 160                            ;
; 18                                           ; 116                            ;
; 19                                           ; 78                             ;
; 20                                           ; 65                             ;
; 21                                           ; 64                             ;
; 22                                           ; 31                             ;
; 23                                           ; 43                             ;
; 24                                           ; 20                             ;
; 25                                           ; 22                             ;
; 26                                           ; 8                              ;
; 27                                           ; 18                             ;
; 28                                           ; 5                              ;
; 29                                           ; 8                              ;
; 30                                           ; 5                              ;
; 31                                           ; 3                              ;
; 32                                           ; 3                              ;
; 33                                           ; 3                              ;
; 34                                           ; 2                              ;
+----------------------------------------------+--------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+-------------------------------------------------+--------------------------------+
; Number of Signals Sourced Out  (Average = 9.83) ; Number of LABs  (Total = 1410) ;
+-------------------------------------------------+--------------------------------+
; 0                                               ; 0                              ;
; 1                                               ; 15                             ;
; 2                                               ; 29                             ;
; 3                                               ; 39                             ;
; 4                                               ; 36                             ;
; 5                                               ; 48                             ;
; 6                                               ; 90                             ;
; 7                                               ; 94                             ;
; 8                                               ; 145                            ;
; 9                                               ; 141                            ;
; 10                                              ; 175                            ;
; 11                                              ; 150                            ;
; 12                                              ; 130                            ;
; 13                                              ; 106                            ;
; 14                                              ; 78                             ;
; 15                                              ; 47                             ;
; 16                                              ; 33                             ;
; 17                                              ; 20                             ;
; 18                                              ; 16                             ;
; 19                                              ; 10                             ;
; 20                                              ; 3                              ;
; 21                                              ; 2                              ;
; 22                                              ; 0                              ;
; 23                                              ; 2                              ;
; 24                                              ; 0                              ;
; 25                                              ; 1                              ;
+-------------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Distinct Inputs  (Average = 30.88) ; Number of LABs  (Total = 1410) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 0                              ;
; 2                                            ; 0                              ;
; 3                                            ; 0                              ;
; 4                                            ; 2                              ;
; 5                                            ; 6                              ;
; 6                                            ; 5                              ;
; 7                                            ; 2                              ;
; 8                                            ; 13                             ;
; 9                                            ; 7                              ;
; 10                                           ; 8                              ;
; 11                                           ; 14                             ;
; 12                                           ; 4                              ;
; 13                                           ; 4                              ;
; 14                                           ; 7                              ;
; 15                                           ; 14                             ;
; 16                                           ; 3                              ;
; 17                                           ; 11                             ;
; 18                                           ; 18                             ;
; 19                                           ; 14                             ;
; 20                                           ; 24                             ;
; 21                                           ; 23                             ;
; 22                                           ; 26                             ;
; 23                                           ; 31                             ;
; 24                                           ; 38                             ;
; 25                                           ; 70                             ;
; 26                                           ; 49                             ;
; 27                                           ; 62                             ;
; 28                                           ; 69                             ;
; 29                                           ; 65                             ;
; 30                                           ; 67                             ;
; 31                                           ; 70                             ;
; 32                                           ; 66                             ;
; 33                                           ; 47                             ;
; 34                                           ; 60                             ;
; 35                                           ; 60                             ;
; 36                                           ; 57                             ;
; 37                                           ; 61                             ;
; 38                                           ; 49                             ;
; 39                                           ; 51                             ;
; 40                                           ; 35                             ;
; 41                                           ; 29                             ;
; 42                                           ; 38                             ;
; 43                                           ; 35                             ;
; 44                                           ; 33                             ;
; 45                                           ; 35                             ;
; 46                                           ; 26                             ;
; 47                                           ; 2                              ;
+----------------------------------------------+--------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 22    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 1 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 3         ; 0            ; 0            ; 3         ; 3         ; 0            ; 1            ; 0            ; 0            ; 0            ; 0            ; 1            ; 0            ; 0            ; 0            ; 0            ; 1            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 3            ; 3            ; 3            ; 3            ; 3            ; 0         ; 3            ; 3            ; 0         ; 0         ; 3            ; 2            ; 3            ; 3            ; 3            ; 3            ; 2            ; 3            ; 3            ; 3            ; 3            ; 2            ; 3            ; 3            ; 3            ; 3            ; 3            ; 3            ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; HEX0               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; m_clock            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; p_reset            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+-----------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                         ;
+------------------------------------------------------------------+----------------------------+
; Option                                                           ; Setting                    ;
+------------------------------------------------------------------+----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                        ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                        ;
; Enable device-wide output enable (DEV_OE)                        ; Off                        ;
; Enable INIT_DONE output                                          ; Off                        ;
; Configuration scheme                                             ; Passive Serial             ;
; Error detection CRC                                              ; Off                        ;
; Enable input tri-state on active configuration pins in user mode ; Off                        ;
; Active Serial clock source                                       ; 40 MHz Internal Oscillator ;
; Configuration Voltage Level                                      ; Auto                       ;
; Force Configuration Voltage Level                                ; Off                        ;
; nCEO                                                             ; As output driving ground   ;
; Data[7..1]                                                       ; Unreserved                 ;
; Base pin-out file on sameframe device                            ; Off                        ;
+------------------------------------------------------------------+----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 0.90 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EP2AGX45CU17C4 for design "test"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2AGX65CU17C4 is compatible
Info (169124): Fitter converted 1 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location W12
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 3 pins of 3 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'test.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node m_clock~input (placed in PIN T10 (CLK6, DIFFCLK_0p)) File: E:/FPGA/test.v Line: 9
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G7
Info (176353): Automatically promoted node p_reset~input (placed in PIN U10 (CLK4, DIFFCLK_0n)) File: E:/FPGA/test.v Line: 9
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G6
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 1 (unused VREF, 2.5V VCCIO, 0 input, 1 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number QL1 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info (176213): I/O bank number QL0 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info (176213): I/O bank number 3C does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info (176213): I/O bank number 3A does not use VREF pins and has undetermined VCCIO pins. 3 total pin(s) used --  19 pins available
        Info (176213): I/O bank number 4A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  36 pins available
        Info (176213): I/O bank number 5A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  16 pins available
        Info (176213): I/O bank number 6A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  16 pins available
        Info (176213): I/O bank number 7A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  36 pins available
        Info (176213): I/O bank number 8A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  20 pins available
        Info (176213): I/O bank number 8C does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:11
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:10
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:02:04
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 19% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 48% of the available device resources in the region that extends from location X24_Y22 to location X35_Y33
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:05:58
Info (11888): Total time spent on timing analysis during the Fitter is 32.53 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:10
Info (144001): Generated suppressed messages file E:/FPGA/output_files/test.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 5999 megabytes
    Info: Processing ended: Sat Apr 27 12:29:14 2024
    Info: Elapsed time: 00:09:09
    Info: Total CPU time (on all processors): 00:07:08


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in E:/FPGA/output_files/test.fit.smsg.


