(+) 1. Создать в системе QuestaSim новый проект, включив в него файл Lab2.v. Изменить текст программы Lab2.v так, чтобы реализовать одну из функций таблицы.
Сигнал clock при выполнении п.п. 1 – 7 не используется, и соответствующие присваивания закомментированы.  

(+) 2. Выполнить компиляцию проекта.

(+) 3. Запустить процедуру моделирования, вызвав опцию Simulate системы моделирования. Открыть окна наблюдения Source, Process, Signals, Wave. 

(+) 4. Выполнить моделирование в автоматическом режиме. Просмотреть временную диаграмму, убедиться в правильности реализации логической функции. Сохранить программу в новом файле. 

(+) 5. Модифицировать программу так, чтобы функция вычислялась на основе разложения Шеннона по одной или двум переменным. Выполнить п.п. 2 и 4. 

(+) 6. Выполнить описание той же логической функции с использованием оператора case или UDP (по заданию преподавателя). Выполнить п.п. 2 и 4. 

(+) 7. Выполнить компиляцию и моделирование на схемотехническом уровне одного из вариантов описания комбинационной схемы. 
Для этого воспользоваться синтезирующей САПР Quartus II в соответствии с рекомендациями Приложения 2 данного пособия. 
При выполнении этого этапа требуется коррекция программы:  – изменить заголовок программы, определив входы и выходы
модуля, объявить режимы портов и типы данных, передаваемых через них; – исключить оператор initial, тестовые воздействия будут формироваться в отдельном файле.
Выполнив компиляцию, изучить RTL-представление и физическую реализацию (Schematic view) устройства. Оценить затраты и быстродействие схемы.  


(+) 8. Вызвать в окно редактора программу, сохраненную в п. 4. Раскомментировать присваивания сигналу clock.
Отметим, что в 21 представленном в образце варианте единичное состояние сигнала  clock «охватывает» момент изменения сигналов x_0 – x_2. 

(+) 9. Добавить сигнал и оператор, описывающие триггер типа D со статическим управлением, на информационный вход которого поступает выход комбинационной схемы. Выполнить п.п. 2 и 4. 

(+) 10. Скорректировать программу так, чтобы реализовался триггер с динамическим управлением. Выполнить п.п. 2 и 4. Сравнить результаты по п.п. 9 и 10. 

(+) 11. Описать схему, задерживающую сигнал с выхода комбинационной схемы еще на один такт.
Для этого добавить описание дополнительного триггера с динамическим управлением и тем же сигналом синхронизации clock, а информационный вход соединить с выходом «первого» триггера.
Для корректного описания такой синхронной задержки присваивания должны быть неблокирующими. Выполнить п.п. 2 и 4. А что если здесь использовать блокирующие присваивания? 

12. Выполнить компиляцию, моделирование и загрузку проекта, созданного по п.11, в реальную микросхему средствами синтезирующей САПР. 

===================================

lab2.v - применение массива (1) 
lab2_1.v - расчёт функции (2)
lab2_2.v - Шеннон (3)
lab2_3.v - case (4)
lab2_4.v - UDP (5)
Для кактуса взят lab2_1.v (6, 7)
lab2_5.v - D статика (8)
lab2_6.v - D статика и динамика (9)
lab2_7.v - со сдвигом (10)