<html>
<head>
<title>
Architectures VLSI pour le codage en sous-bandes - Kamel Nourji
</title>

	       <!*** Definition des meta pour l'indexation ***>

<meta name="Auteur" content=" Kamel Nourji ">
<meta name="Titre" content=" Architectures VLSI pour le codage en sous-bandes ">
<meta name="Title" content=" Subband coding VLSI architectures ">
<meta name="Departement" content=" Electronique ">

<meta name="Directeur" content=" Nicolas Demassieux ">
<meta name="Laboratoire" content="  ">
<meta name="Universite" content="  ">

<meta name="Resume" content="  L'émergence des systèmes d'information engendre une prolifération des quantités de données véhiculées  (image, voix, texte, ...). Face à cette problématique, la compression s'impose comme une solution incontournable. Elle facilite le stockage et la transmission de données. Dans le domaine de la télévision numérique, plusieurs efforts de normalisation internationaux ont donné lieu à des normes de compression. Actuellement, la télévision haute définition (TVHD)  bénéficie de toutes les expériences concernant le Visiophone, la Vidéo conférence, ... 

Cette thèse a démarré à la veille de la définition du standard MPEG2 destiné à la compression d'images numériques avec des débits allant jusqu'à ceux de la TVHD. Dans le cadre de cette normalisation, la DCT et le codage en sous-bande ont été les deux techniques candidates au module du codage d'images. Cette thèse avait un double objectif : (i) proposer des architectures système réduisant la complexité du codage en sous-bande avec des transformées recouvrantes. Pour cela, un traitement par bloc de l'image a  offert une complexité équivalente à celle de la DCT tout en réduisant les effets de bloc. (ii) Développer, dans le cadre du codage d'image TVHD, des architectures VLSI d'un générateur de DCT et d'un codeur en sous-bande. Pour cela, des outils d'aide à la synthèse et à l'optimisation de ces applications ont été mis en place. Pour cela une synthèse du produit scalaire à base d'Arithmétique Distribuée a donné naissance à une généralisation d'architectures de filtres à coefficients constants. Cet outil d'évaluation de complexité architecturale est une forte contribution au domaine du traitement du signal numérique en général. Des synthèses VHDL de ces deux applications ont permis de valider notre méthodologie de synthèse préalablement définie.   
 ">
<meta name="Abstract" content="  Today, information system expansion results in a proliferation of data (image, voice, text, ...). Data compression is the optimal solution to overcome this issue. It allows an easier storage and transmission of the data. Particularly, in the field of digital television, international efforts resulted in relevant compression standardization. Currently, High Definition Television (HDTV) takes advantage of previous developments such us the Videophone, Videoconference, ...

This thesis started before of the definition of MPEG2 standard. The aim of this standardization was digital image compression including HDTV. In terms of image coding, two techniques were considered: DCT and Subband coding. Even if the DCT was adapted for MPEG2, we decided to push this research in the HDTV image coding domain. Specifically, our objectives were two fold: (i) Subband coding system architectures optimization. We proposed image bloc processing even if Subband coding uses overlap transforms. This  technique delivered an equivalent VLSI performances versus the DCT. (ii) DCT generator and subband coder architectures development. To reach this second objective, we developed synthesis and optimization tools by using Distributed Arithmetic based inner product with constant coefficients. More generally, this VLSI complexity evaluation tool is a wide contribution in the field of digital data processing. Finally, a validation with VHDL synthesis tools confirmed the strength of our optimization methodology.
 ">
<meta name="Motcle" content="  ">
<meta name="Photo" content=" http:// ">
<meta name="Page" content=" http:// ">
<meta name="Statut" content=" Soutenue ">
<meta name="Date" content="  16 décembre 94 ">
<meta name="Lieu" content="  ">
<meta name="Login" content=" doctorat ">


</head>

  <body BGCOLOR="#ffffff" text="#101077" LINK="#000fff" 
  VLINK="#7070ff"><font size=+1></body>

	            <!*** Presentation ***>

  <h1 align=center>
  <IMG SRC="../gif/graduate.gif" align=left border=0>
  <A HREF="#anglais">
  <IMG SRC="http://www.enst.fr/images/english.gif" align=right border=0>
  </A>
  Architectures VLSI pour le codage en sous-bandes  </h1>
  <IMG SRC="../gif/lignes/oranj.gif" align=left>
  <br> <br><h2 align="right"> Auteur :   Kamel Nourji<br></h2>
             <h3 align="right">Th&egrave;se de  l'ENST </h3> 
             <h3 align="right">D&eacute;partement    Electronique<br>
             </h3><br clear=all> <h3><br>R&eacute;sum&eacute : </h3> L'émergence des systèmes d'information engendre une prolifération des quantités de données véhiculées  (image, voix, texte, ...). Face à cette problématique, la compression s'impose comme une solution incontournable. Elle facilite le stockage et la transmission de données. Dans le domaine de la télévision numérique, plusieurs efforts de normalisation internationaux ont donné lieu à des normes de compression. Actuellement, la télévision haute définition (TVHD)  bénéficie de toutes les expériences concernant le Visiophone, la Vidéo conférence, ... 

Cette thèse a démarré à la veille de la définition du standard MPEG2 destiné à la compression d'images numériques avec des débits allant jusqu'à ceux de la TVHD. Dans le cadre de cette normalisation, la DCT et le codage en sous-bande ont été les deux techniques candidates au module du codage d'images. Cette thèse avait un double objectif : (i) proposer des architectures système réduisant la complexité du codage en sous-bande avec des transformées recouvrantes. Pour cela, un traitement par bloc de l'image a  offert une complexité équivalente à celle de la DCT tout en réduisant les effets de bloc. (ii) Développer, dans le cadre du codage d'image TVHD, des architectures VLSI d'un générateur de DCT et d'un codeur en sous-bande. Pour cela, des outils d'aide à la synthèse et à l'optimisation de ces applications ont été mis en place. Pour cela une synthèse du produit scalaire à base d'Arithmétique Distribuée a donné naissance à une généralisation d'architectures de filtres à coefficients constants. Cet outil d'évaluation de complexité architecturale est une forte contribution au domaine du traitement du signal numérique en général. Des synthèses VHDL de ces deux applications ont permis de valider notre méthodologie de synthèse préalablement définie.   

              <H3> Mot-Cl&eacute;s :</H3> 
               <h3> <br> Directeur de la th&egrave;se : Nicolas Demassieux </h3>
               <hr> <h3> Th&egrave;se Soutenue  
                    <br><i>Date de soutenance :   16 décembre 94</i></h3> <A NAME="anglais"> <br><align="left">
              <IMG SRC="../gif/lignes/oranj.gif">
              <H2> Title : Subband coding VLSI architectures</H2> <H3> Abstract :</H3>  Today, information system expansion results in a proliferation of data (image, voice, text, ...). Data compression is the optimal solution to overcome this issue. It allows an easier storage and transmission of the data. Particularly, in the field of digital television, international efforts resulted in relevant compression standardization. Currently, High Definition Television (HDTV) takes advantage of previous developments such us the Videophone, Videoconference, ...

This thesis started before of the definition of MPEG2 standard. The aim of this standardization was digital image compression including HDTV. In terms of image coding, two techniques were considered: DCT and Subband coding. Even if the DCT was adapted for MPEG2, we decided to push this research in the HDTV image coding domain. Specifically, our objectives were two fold: (i) Subband coding system architectures optimization. We proposed image bloc processing even if Subband coding uses overlap transforms. This  technique delivered an equivalent VLSI performances versus the DCT. (ii) DCT generator and subband coder architectures development. To reach this second objective, we developed synthesis and optimization tools by using Distributed Arithmetic based inner product with constant coefficients. More generally, this VLSI complexity evaluation tool is a wide contribution in the field of digital data processing. Finally, a validation with VHDL synthesis tools confirmed the strength of our optimization methodology.
 <br>
              <align="left">
               <IMG SRC="../gif/lignes/oranj.gif">
	              <!*** Liens possibles ***>

             <h4> <A HREF="../theses_enst.html">
              Effectuer une nouvelle recherche ?</A>
              <br></h4> </h4>
                </body>
                </html>