 2
中文摘要 
   
近年來，隨著消費性電子產品以及通訊技術的發展，在許多不同的應用上，逐漸需要
高速傳輸的資料轉換電路。伴隨而來之測試問題，可說是類比混合積體電路之測試問題中，
相當具挑戰性之議題。其中，數位類比轉換電路乃是混合訊號電路中最廣泛應用的電路。
其功能，主要是做為數位訊號處理系統與真實類比世界之介面。數位類比轉換電路之測試，
通常需要比待測電路之工作頻率更高之量測儀器，以便精準的對待測電路之特性取樣。也
因此，使的設計、製造自動測試設備的人員面臨極大的困難，製造成本亦居高不下。尤其
是針對高速傳輸之數位類比轉換電路，其測試問題更是困難。 
 
如以上所述，可以想見將來的混合訊號自動測試設備之規格，將難以處理逐漸應用高
速數位類比轉換電路之晶片，即便是自動測試設備可提供精確的量測，但測試環境充斥著
各類的干擾、雜訊，也會使的測試結果難以被信任。因此，本研究計畫擬針對高速傳輸之
數位類比轉換器，提出一新型測試方法之研究，使得高速傳輸之數位類比轉換器藉由低速
取樣之技術，可於現有規格之混合訊號自動測試設備上完成測試流程。本計畫之低速取樣
技術乃是透過脈波寬度調變技術，利用一低頻之正弦載波訊號，對數位類比轉換器之類比
端訊號進行調變，將訊號之振幅轉換為時間軸上之低速脈波訊號，並推導此脈波訊號與數
位類比轉換器之非線性度誤差間之關連，建立測試規格與觀測測試特徵間之關係。吾人於
研究計畫中，將進行完整之分析，包含待測電路之工作頻率、位元數與正弦載波訊號之頻
率、振幅間之關係，建立操作測試方法之理論基礎。 
 
本研究計畫中所需硬體設施預期將作晶片實現，並加入實際之待測電路中。最後並設
計實驗以顯示本研究之成果對於測試高速數位類比轉換器所具備之精準、低誤差、低成本
之效益。 
 
 
關鍵詞：混合訊號電路、自動測試設備、數位類比轉換器、低速取樣、脈波寬度調變、 
測試特徵、正弦載波。 
 
 
 4
報告內容 
 
前言 
 
類比及混合訊號積體電路的測試工作，通常是事先在晶片內部設計多個觀測點，並透
過繞線將訊號傳導至晶片外部，再配合對應設計之電路板及自動測試設備進行量測。然而
積體電路設計方法之演進及製程技術的改良，使的系統晶片儼然已是未來發展的趨勢。因
此，由於積體電路之高度整合，欲由外部存取晶片內部節點狀態將會受到許多限制，這使
的傳統測試方法面臨極大的挑戰。 
 
混合訊號積體電路在量產階段，有許多影響其成本之因素，若以一粗略之區分方式，
可分為設計、製造、及測試三大成本因素，設計與製造之成本將會隨著製程的精進及產量
的增加而逐漸減少，但測試的成本卻反而會增加。單就測試成本而言，其中固定成本為購
置自動測試設備，浮動成本為測試所需之時間成本及測試設備運轉所需之維護成本。混合
訊號積體電路中，類比電路的部分雖然僅佔總面積之10~20%，但測試類比電路所需之成本
卻佔總測試成本之70~80%，測試成本之所以居高不下的原因，乃是類比量測設備造價高昂，
加上類比訊號之量測或處理需花費很長的測試時間，然而這成本高昂的測試方式未來將難
以發揮等效的經濟效益。 
 
面對未來日益嚴重的測試問題，必須發展出創新架構之測試方法，產生穩健而適於測
試環境之新型測試特徵量，並將測試圖樣產生器及測試特徵分析之硬體電路實現於晶片
中，使得測試動作可於晶片內部完成，其測試結果將較為精準，且不需傳送訊號至晶片外
部處理。此一作法在晶片量產的過程中，對減少整體測試成本也有顯著的效果，大量的晶
片可同時進行測試，不需排隊等待測試設備。以現今多媒體或通訊晶片的應用趨勢，皆需
大量傳送資料，必須利用高速數位類比轉換器作為推動實體訊號的介面，針對高速數位類
比轉換器研究一有效而創新之測試方法相當有助於系統晶片設計於整合及工程驗證階段的
測試。因此，發展適用於高速傳輸之數位類比轉換器之新型測試方法確實為極具成本效益
的研究課題。 
 
研究目的 
 
現今電子科技之應用發展，正逐漸朝著多媒體應用、可移動性、高速傳輸的方向進行。
行動通訊配合多媒體功能應用，將可創造高附加價值之軟體服務功能。然而，在這樣的趨
勢下，硬體電路設計也必須隨之改變既有之實現方式，必須隨著應用面的需求，以不同於
以往的設計方式以達到功能整合之需求。例如在寬頻通訊的服務中，多媒體應用功能是一
項主要的服務，要在終端設備上實現優良之多媒體播放系統也必須有特殊的考量，必須設
計出高效能之資料傳輸系統，以因應高品質之媒體需求，因此作為介面轉換之數位類比轉
換器之傳輸規格需求也越來越高，甚至已經遠超過自動測試設備可處理之範圍，使的此類
高速傳輸之數位類比轉換器於量產測試上經常是降低工作速度來驗證，因而所得到的測試
結果往往不夠精準。吾人針對高速傳輸之數位類比轉換器已投注人力進行測試方法之研，
 6
於建立測試過程中需要之測試圖樣及觀測特徵之關連性，且測試特徵之分析必須建構在此
基礎上。若考量待測電路之訊號的量測精準度問題，則必須考慮以內建自我測試設計之方
式實現相關之訊號產生、分析電路。 
 
在某些晶片內，數位類比與類比數位轉換器同時存在時，可將兩電路串聯起來，視為
同一待測電路或使其互為對方之測試電路[12][13][14][15][24][26]，在此架構下，可施
行全數位化之測試方法，所需內建自我測試電路亦是全數位化之設計。不論靜態或動態參
數之測試，均可使用此方法。若能配合內建之數位訊號處理單元，亦可於晶片內直接作複
雜之分析運算，如: FFT。然而，此類方法通常只能測試解析度相當之數位類比與類比數位
轉換器，若兩種電路之解析度不同，則容易產生障礙遮蔽的現象，無法精確找出待測電路
之誤差值。另外若需用到內建之數位訊號處理單元，則必須設計額外之控制電路，會使得
硬體實現之成本增加。 
 
測試訊號之分析，可利用數學上之統計或演繹的方法，以數學關係式對應待測參數值。
其中一種方法為直方圖法[16][17]，直方圖為一種統計訊號發生次數之圖表，藉由給定待
測電路不同的訊號並統計其輸出訊號發生次數，建立與待測參數間之關連性，可直接由直
方圖做待測參數之運算。另一種方法利用數學演繹法，對數位類比轉換器之輸出類比波形，
演繹其對應之多項式表示式，並推導多項式參數與待測參數之關連性，藉由多項式參數的
變化推得待測參數之誤差值[2]。使用此類作法之測試架構必須有足夠之硬體資源以支援龐
大之資料計算及儲存，因此要在晶片上實現分析測試訊號的功能較為不易，若是利用外部
測試設備分析測試訊號，則必須考慮測試設備上之大量訊號傳輸是否會使得測試時間急遽
增加。 
 
針對高速數位類比轉換器而言，因為類比訊號傳送至晶片外之測試機台時，易受傳輸
通道之頻寬限制，以至於失真量遽增，因此必須盡量在晶片內部完成測試程序。過去幾年
來，陸續有一些研究報告提出了實現之可能性。利用內建於晶片內之參考電壓源，提供參
考電位於比較電路，可對待測訊號之誤差值進行比對[18][19][20][21][27]，其實現之關
鍵在於內建比較電路所需之放大器的精確度。另外，處理待測訊號除了比較電壓外，亦可
以轉化為不同的測試特徵，以方便設計分析電路，其中將待測電壓值以週期時間長度來表
示為一可行之方法[22][23][28]，再利用高速之計數器量測週期時間長度。 
 
由先前之研究報告中，吾人可以歸納出操作數位類比轉換器之測試方法的關鍵在於設
計出性能良好之電路做為與類比訊號接觸的介面，然而，對高速數位類比轉換器而言，這
將是很大的難題，因為吾人必須設計出頻寬更大之類比耦合介面電路，其設計成本太高，
且會衍生出額外之測試問題。因此若能發展出較好的測試方法，使用新型之測試架構在低
速之測試環境下產生易於量測之測試特徵及實現之分析方法，是否可降低設計層面所需付
出之成本，這將是本研究亟欲探討的重點。另外因測試目的而產生額外之電路的校正問題，
在過去之研究中也是經常被忽略的，若要將測試之方法實用化，則勢必要發展出具校正功
能之測試架構。 
 
 8
DAC
Carrier
generotor
Lowpass
filter
Comparator
)( tf ω
)( tf ω
)'( tf ω
)'( tf ω
)(ts )(tw
)( tw
)(ts
ii WTW Δ+=
 
 
 
 
 
 
 
 
 
 
 (圖三) 降頻取樣技術使用脈波寬度調變器架構與信號意示圖 
 
於(圖三)中， )( tf ω 為數位類比轉換器之輸出端信號， )( tf ω′ 為另一頻率略低之三角載
波，將 ) ( tf ω 與 )'( tf ω 此兩信號送至比較器中做比較後，於輸出端得到 )(ts ，再將此信號經
一暫存器，以得到 )(tw 信號，此信號即反映了數位類比轉換器之輸出端信號的線性度誤差
值。此時間信號我們可以當成是一數位信號，吾人可以使用儀器設備轉換此數位信號去觀
測此信號所替代的高速類比信號，利用此一作法，吾人即可不需建置高速或高解析度之取
樣保持電路作為信號量測電路。此外，由於 iW 對應到的是兩個取樣點的差值，所以比較器
上之偏移誤差(offset error)將自然的被抵銷掉。 
 
於前面的敘述中，吾人可藉由脈波寬度調變方式，實現低速取樣之測試方法，同時以
脈波寬度信號變動量 iW 做測試特徵，量出待測電路之非線性誤差。吾人發展分析此變動量
之理論，首先，先假設載波信號為三角波，因為調變所需之載波形式會影響測試特徵量，
若以三角波信號為載波，則待測訊號量與經調變後呈現之待測特徵值間的關連性似乎較為
直覺，此分析顯示如(圖四) .)(a ，各別顯示出載波振幅與週期、待測輸出信號表示成 ),( CC TV
與 ),( dada TV 。 
 
 
 
 
 
 
 
 
)(a  
 
 
 
 
 
)(b  
cT
daV
daV−
cV−
cV
daT TΔ
iW
x y
z
 10
TT
f
da
c Δ+=
1
  且  )1(2 c
dada
m
m
N
TT +<Δ ……(1) 
 
接下來，吾人必須討論測試特徵量與待測電路非線性誤差之關係如(圖四) )(c 。首先，
假設待測電路之某個量化區間存在一非線性誤差，造成待測訊號於某一小段之斜率產生變
動 wΔ 。此發生錯誤之變動斜率訊號可由下式表示: 
 
c
daf
daf
c
f
f mTW
TWT
m
wx
wxT
wx
z
m −
−−Δ=Δ+
Δ+−Δ=Δ+=
)()(
……(2) 
 
由上式可知， fW 所代表的是脈波調變信號。由此結果吾人可以使用載波信號與待測信號做
比較後所得到的脈波寬度去推導出非線性誤差。 
 
(b) 使用正弦載波： 
 
在實際的測試環境中，精準且可調之三角波產生器其硬體實現難度高，產生正弦波信
號當載波訊號遠比產生三角波信號來的容易許多。但是以正弦波當載波信號之方式並非是
直覺的線性化之調變方式，因此必須由理論之分析，推導其待測訊號量與調變後之測試特
徵值之間的關連性。首先，吾人將正弦載波信號想成是許多片段線性斜率(piecewise 
linear)之組合，因為取樣之點具一定數量，換句話說，任兩點取樣點間之訊號差異值均很
小。在吾人的假設之中，假設任兩取樣點間之電壓訊號乃呈線性關係，但相異區間之取樣
點的線性關係也是不同的，且正弦訊號之波峰與波谷斜率變化量太大並不適合拿來當載波
信號，所以正弦信號 cV 必需稍微大於待測訊號 daV ，以確保兩訊號交越之取樣點不會出現在
載波訊號之波峰與波谷附近。因此，吾人必須將公式(1)重新表示為: 
 
∑
= +
×
<Δ N
i
c
da
da
im
m
TT
1 )
][
1(
12
 
 
，其中 )12(
1
2
)2cos(2)]2sin([][
tt
N
itt
dada
c
da
cc TT
t
TT
V
TT
tV
dt
dim −+−=Δ+Δ+
=Δ+=
πππ
且 ......3,2,1 Ni = ， )(sin2
1
1
c
dada
V
VTTt −⋅Δ+= π ， )(sin2
1
2
c
dada
V
VTTt −⋅Δ+= −π 。 
 
 
 12
 
 
 
 
 
 
 
 
 
)(a  
 
 
 
 
 
 
 
 
 
 
)(b  
 
(圖五)  )(a 表示理想的量化高度每個碼(code) 四個取樣點之情況 
       )(b 表示實際的量化高度每個碼(code) 四個取樣點之情況 
 
 
 
 
 
 
 
 
 
 
(圖六)  相鄰取樣點之斜率分布圖. 
 
為了解釋微分非線性誤差(DNL)之估測，假設吾人有 N 個取樣點，(圖六)為介於每個相
鄰取樣點之斜率分布圖。首先，吾人必須先找出於(圖六)中所有斜率最大值的位置當做每
個code的起始點，然後再計算與這些斜率最大值相關之斜率平均值，吾人已於前面章節明
fm
1m
2m
3m
4m
filteringideal 
filteringreal 
1fm1m
2m
3m
4m
filteringideal 
filteringreal 
5m
6m
7m
8m
2fm
im
i
pointsslopemaxlocal   . 
jm1
jm2
jm3
jm5
jm6
jm7
jm8
km1
km2
km3
km4
km5
km6
km7
km8jm4
 14
組合所造成的，但實際上並非片段線性之斜率，而是一連串的連續曲線。因此，吾人在估
測微分非線性誤差時，會有一些微小的誤差量存在於估測的微分非線性誤差與實際的微分
非線性誤差之間。另外，此系統誤差之變動量是週期性的，它會隨著數位類比轉換器輸出
信號之頻率一直循環發生。基於這個理由，我們估測積分非線性誤差時，將由下式描述: 
 
∑ ∑
= =
+==
i
k
i
k
realestimationestimation kkDNLDNLiINL
1 1
)](][[][ ωε  
 
，其中 )( kωε 表示為微分非線性之系統誤差， 且
daT
πω 2= 。 
 
由信號觀點來看，吾人可以將積分非線性誤差信號當成由微分非線性誤差積分組合而
成，此外裡面還包含了系統誤差。因為數位類比轉換器之輸出信號週期是一個相當大的值，
吾人已知系統誤差之頻率遠小於微分非線性誤差信號。因此，吾人可以將系統誤差給移除
掉，使得積分非線性誤差之估測更加精準，在此，吾人只需透過一簡單的高通濾波器(HPF)
將低頻之系統誤差給濾除掉，所以吾人對於積分非線性誤差之式子稍做修正: 
 
∑∑
==
=+=
i
k
real
i
k
real kDNLkkDNLHPFiINL
11
][})](][[{][ ωε  
 
 
(d) 實驗結果： 
 
吾人利用推導出來的式子應用於 8-bits 200MS/s 數位類比轉換器之非線性估測。於
數位類比轉換器實現之中，假設輸出信號為三角波、正規化之電壓振幅為 daV 、週期為 daT ，
決 定 正 弦 載 波 信 號 對 於 脈 波 寬 度 調 變 信 號 之 關 係 為
)
)415.05()22555(
2sin(155.1)( ×+×××=′ nsns
tVtf da
πω 。於此例中，吾人將取樣到的 1020
個值，使用上述之方法，將此 1020 個取樣值還原成 255 個原信號。 (圖七) ))(( ba 即顯示
出吾人估測結果與實際結果之誤差，微分非線性誤差(DNL)與最大積分非線性誤差(INL)之
最大差值分別為 LSB18.0 與 LSB35.0 。除此之外，吾人還評估出待測電路之工作頻率與信號
脈波寬度之量測解析度和均方根(RMS)誤差之關係。如(圖七) )(c 顯示估計均方根(RMS)誤差
之結果。針對於待測電路速度為 sMS /300 解析度為 ps400 之量測，由圖可知，均方根值之
誤差在 LSB15.0 以下。經由實驗結果可以得知，利用上述之方法，吾人可以利用一般既有
之邏輯分析儀例如 Agilent-16900 series 量測出高速數位類比轉換器之非理想效應。 
 
 
 
 
 
 16
參考文獻 
 
1.  M.F. Toner, G.W. Roberts,” A BIST Technique for a Frequenct Response and 
Intermodulation Distortion Test of a Sigma-Delta ADC,” Proc. IEEE VLSI Test Symp., pp. 
60-65, 1994. 
2. S.K. Sunter, N. Nagi,” A Simplified Polynomial-Fitting Algorithm for ADC and DAC 
BIST,” Proc. IEEE Int’l Test Conf., pp. 389-395, 1997. 
3. F. Azail et al,” Implementation of a Linear Histogram BIST for ADCs,” Proc. IEEE Design 
Automation & Test in Europe, pp. 590-595, 2001. 
4.  K. Arabi, B. Kaminska, J. Rzeszut,” A New Built-In Self-Test Approach for 
Digital-to-Analog and Analog-to-Digital Converters,” Proc. IEEE Int’l Conf. on Computer 
Aided Design, pp. 491-494, 1994. 
5.  N. Nagi, A. Chatterjee, J. Abraham,” A Signature Analyzer for Analog and Mixed-Signal 
Circuits,” Proc. IEEE Int’l Conf. on Computer Aided Design, pp. 284-287, 1994. 
6.  M. Mahoney, DSP-Based Testing of Analog and Mixed-Signal Circuits, IEEE CS Press, 
1987. 
7. M. Burns, G.W. Robert, An Introduction of Mixed-Signal IC Test and Measurement, Oxford 
Univ. Press, 2001. 
8.  J.L. Huertas, Test and Design-for-Testability in Mixed-Signal Integrated Circuits, Kluwer 
Academic Publishers, 2004. 
9.  J.A. Mielke,” Frequency Domain Testing of ADCs,” IEEE Design & Test of Computers, 
Vol. 13, No. 1, pp. 64-69, 1996. 
10.  J.M. Janik,” Estimation of A/D Converter Nonlinearities from Complex Spectrum,” Proc. 8th 
Int’l Workshop ADC Modeling and Testing, pp. 8-10, 2003. 
11. J.M. Emmert et al,” A Monolithic Spectral BIST Technique for Control or Test of Analog or 
Mixed-Signal Circuits,” Proc. IEEE Int’l Symp. on Defect & Fault Tolerance in VLSI 
system, pp. 303-310, 2003. 
12. E. Teraoka et al,” A Bulit-In Self-Test for ADC and DAC in a Single Chip Speech 
CODEC,” IEICE Trans. Fundamentals, Vol. E80-A, No. 2, pp. 339-344, 1997. 
13.  M.F. Toner, G.W. Robert,” Towards Built-In Self-Test for SNR Testing of Mixed-Signal 
IC,” Proc. IEEE Int’l Symp. on Circuit & System, pp. 1599-1602, 1993. 
14.  F. Xu,” A New Approach for a Nonlinearity Test of ADCs/DACs and its Application for 
BIST, ” Proc. IEEE European Test Workshop, pp. 34-38, 1999. 
15.  J.W. Lin, C.L. Lee, J.E Chen, “A Statistical Successive Approximation Approach for 
DAC/ADC Code Edge Estimation”, Proc. IEEE European Test Workshop, pp.359-363, 
2002. 
16.  A. Frisch, T. Almy,” HABIST: Histogram- Based Analog Built In Self Test,” Proc. Int’l 
Test Conf., pp. 760-767, 1997. 
17.  M.F. Toner, G.W. Robert,” Histogram-Based Distortion and Gain Tracking Testing of an 
8-bit PCM Mixed Analog-Digital IC Chip,” Proc. Midwest Symp. on Circuits & Systems, 
pp.760-763, 1992. 
 18
可供推廣之研發成果資料表 
■ 可申請專利  □ 可技術移轉                                      日期：98 年 8 月 1日 
國科會補助計畫 
計畫名稱： 
基於低速取樣技術之高速數位類比轉換器新型測試方法研究 
計畫主持人：林俊偉 
計畫編號：97-2221-E-224-060- 學門領域：微電子 
技術/創作名稱 基於低速取樣技術之高速數位類比轉換器新型測試方法 
發明人/創作人 林俊偉 助理教授 
中文： 
本計畫發展一套可應用於高速數位類比轉換器之測試方法。一
般數位類比轉換器的測試規格，分為靜態及動態參數的量測，而參
數量測的精確度往往取決於待測電路後端處理方式之解析度。因
此，針對高速數位類比轉換器，吾人發展了一基於低速取樣技術之
新型測試方法，待測電路之運算速度在高達 300MHz 時，線性度估
測誤差仍小於 0.2LSB。因此吾人可將此測試方法運用於高速數位
類比轉換器的內建自我測試設計上，將可更精確的處理數位類比轉
換器之輸出訊號，以利後續的電路處理及有助於提升整體測試電路
之準確性。 
技術說明 
英文： 
In this project, we develop a test scheme for high speed DAC. The 
test specifications of DAC usually consist of static and dynamic 
parameters. The accuracy of the measurement depends on the 
resolution of the processing method behind the CUT (Circuit Under 
Test). For the back-end processing circuit of DAC, we therefore 
propose a novel test method based on under-sampling technique, 
providing the RMS error of linearity estimation less then 0.2LSB under 
operation frequency of 300MHz. Thus, we can applied this method to 
the BIST of DAC, to increase the accuracy of the whole testing circuit, 
guaranteeing the precision of the output signal for the DAC, and hence 
the posterior circuits. 
可利用之產業 
及 
可開發之產品 
1. 混合訊號積體電路測試 
2. 數位類比轉換器之內建自我測試 
附件二 
出席國際學術會議心得報告 
                                                             
計畫編號 97-2221-E-224-060- 
計畫名稱 基於低速取樣技術之高速數位類比轉換器新型測試方法研究 
出國人員姓名 
服務機關及職稱 
林俊偉 
雲林科技大學 
電子系 
會議時間地點 2009 年 3 月 9 ~ 10 日 於 日本 沖澠 (Okinawa, Japan) 
會議名稱 
The 15th Workshop on Synthesis And System Integration  
of Mixed Information Technologies 
發表論文題目 A Study on Mobility Degradation Effect for  
High PSRR Linear Voltage-to-Current Converter Design 
 
一、參加會議經過 
 
第十五屆混合訊號技術之合成與系統整合研討會，係於 2009 年 3 月 9 日至 3月 10 日於
日本沖澠那霸市舉行為期二天，會議地點是在那霸市中心的 Pacific Hotel Okinawa 會議中心。
本次會議主辦單位為國際電子電機工程協會(IEEE)與電子資訊通訊工程協會(IEICE)、早稻田
大學(Waseda Univ.)等單位。開幕式由 Prof. Shinji Kimura 主持，並且由 Prof. Masahiro Fukui
爲與會者介紹為期二天的會議行程。本次研討會吸引了包含日、德、英、美、中等國家百餘
位專家學者與博士生參與。在此次研討會由 1 場邀請演講揭開序幕，而大會共分成五大主題
包含了 Low power and timing、System algorithm and design、High performance and special 
feature design、Physical design and methodology、Mixed signal design，每一主題包
含十五篇論文，共七十五場口頭報告連續的進行發表，每天會議約從上午九點開始直到約下
午六點為止，而在每個不同主題會議期間皆有三十分鐘的休息時間，以提供與會者休息，或
是促進與會者之間的互動交流。另外在會場外的小房間中也設有論文海報展示區，提供一學
術交流專區，讓整個會議在熱情的交誼且熱烈的討論聲中劃下完美的句點。 
 
二、與會心得 
 
這次在日本沖澠所舉辦的研討會，其在於探討混合訊號電路設計與測試所面臨的挑戰、
EDA 發展等等議題上。與會的各國專家學者與研究生在會場上，提出許多的研究成果與會眾
共同分享，包含了 power gate design 分析與最佳化、Cell broadband engine 技術與設計、
五、其    他 
感謝國科會給予經費補助，使個人有機會參加 2009 年 The 15th Workshop on Synthesis And 
System Integration of Mixed Information Technologies，並發表論文。 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
六、發表論文 
2. Phenomenon of mobility degradation 
 
2.1 Basic implementation of VIC 
 
When we describe the relationship between gate voltage 
and drain current of a transistor, we usually assume that the 
mobility of carrier is fixed. However, the mobility of carrier is 
varied with the intensity of electric field and it will decay 
when velocity of the carrier saturated. The phenomenon of 
mobility degradation in VIC circuits is quite obvious that the 
produced current will be decreased. The implementation of 
VIC as shown in Fig. 1 is used to explain this phenomenon. 
The drain currents of LinM  and satM  are: 
 
]
2
)[(
2
x
xTinLinLin
VVVVKI −−=  
  )(
2
1)(
2
1 22
xsatTTxsatsat VKVVVKI =−+=  
 
If  KKK satLin == , then  
 
 )( xTinsatLinout VVVKIII −=+=  
 
As the result of derived equation, the circuit exhibits linear 
outin IV −  relationship by utilizing the sum of two current 
sources which operated in linear and saturation region 
respectively. Nevertheless, as shown in Fig. 2, the simulation 
results of circuit in Fig. 1 show that outin IV −  curve is not 
expected linear relationship because the mobility degradation 
effect reduces the output current. In the BSIM model [15], the 
mobility degradation of carrier was well modeled and it also 
formulated the effect of mobility degradation according to 
several important factors which are body effect, gate bias, 
thickness of oxidation layer and threshold voltage. Base on 
BSIM model, three parameters were defined as the major 
mobility degradation factors which are: 
 
aU : First order of gate field mobility reduction parameter. 
bU : Second order of gate field mobility reduction parameter. 
cU : Substrate bias dependence of mobility reduction. 
 
If these three parameters are set to be zero, then the 
simulation result of Fig. 1 will show expected linear 
outin IV −  relationship as shown in Fig. 2.  
 
 
 
 
 
 
 
 
 
 
 
Fig. 1. Structure of VIC. 
 
 
Fig. 2. outin IV − relationship of Fig. 1 with and without mobility 
degradation effect. 
 
Through the simple experiment and explanation above, 
we know that mobility degradation effect should be 
concerned if we intend to design linear VIC. We therefore 
need to modify the equation described the mobility of carrier 
[11][16]. In regard to consider on intensity of electric field 
and velocity saturation of carrier, the modified equation 
described mobility of carrier was expressed as: 
 
))(
2
(1 0
0
TGS
sat
eff
VV
LV
−++
=
θμ
μμ  
 
, where θ  is mobility degradation factor. 
 
Fortunately, we usually choose larger length for transistors 
to enhance its noise rejection ability in analog circuit design. 
Consequently, we do not take account of velocity saturation 
problem and the modified equation described mobility of 
carrier can be further simplified as: 
 
  
)(1
0
TGS
eff VV −+= θ
μμ  
 
 
2.2 Relationship between mobility degradation factor, 
intensity of electric field and dimension of transistors 
 
As mentioned above, we have to include mobility 
degradation effect into design in deep sub-micro CMOS 
process. The mobility degradation factor (θ ) actually relates 
to vertical electric field ( GSV ), horizontal electric field ( DSV ) 
and dimension ( LW ∗ ) of transistors. In order to demonstrate 
the relationship between them, for TSMC 0.35 mμ 3.3V 
CMOS process, we arbitrary chose four different dimensions 
of transistor and experimented with various electric field both 
in linear and saturation region. With fixed transistor size, the 
relationships between θ  and GSV  are shown in Fig. 3 and 
Fig. 4 which the transistor operated in linear and saturation 
region respectively. In addition, four curves in figure 
correspond to four different size of transistor and the mobility 
degradation factor obviously varied with GSV  and transistor 
size. 
Vin (V)
C
ur
re
nt
 (u
A
)
with mobility degradation
Let Ua、Ub、Uc=0 
C
ur
re
nt
 (u
A
)
MLin
M1 M2
M3 M4 Msat
+-
Iout
M5M6
Vin
Vx
VX+VT
               
Fig. 9. I-V characteristic under mobility degradation effect                   Fig. 10. Nonlinear terms of Eq. (1) 
 
     1).........(..........         
.....)1(          
....)1)((       
)(
)(1
)(
)(1
222
3322
2
Δ+≅
−+−+
+−+−=
+++≅+=
iLin
iSatiSatiSat
iLiniLiniLiniLin
i
iSat
Sat
i
iLin
Lin
SatLinout
VAK
VVVK
VVVVAK
V
V
KAV
V
KIII
θθ
θθθ
θθ
 
 
, where 
.......)(      
)()(
4342
33222
+−+
−+−=Δ
iLinLiniSatSat
iSatSatiLinLiniLinLiniSat
VAKVK
VKVAKVAKVK
θθ
θθθ
 
 
and the higher order terms are neglected. In order to 
obtain the linear I-V characteristic,  Δ should be zero 
and hence derive following equations. 
 
)2(..........)(
)2...().........(
)2..(....................
2 cA
K
K
bA
K
K
aA
K
K
Sat
Lin
Lin
Lin
Sat
Sat
Lin
Lin
Lin
Sat
Lin
Lin
Sat
θ
θθ
θ
θθ
θ
=
=
=
 
 
Because LinAθ  is a very small value, then Eq. (2a) can 
be further rewritten as: 
SatLin KK >>  
 
Base on discussion in section 2.2 that the mobility 
degradation factor is inversely proportional to dimension 
of transistors, we know relationship between Linθ  and 
Satθ  will be: 
LinSat θθ >>  
 
We therefore obtain the relationship: 
)(
Sat
Lin
LinLin AA θ
θθθ >>  
 
The result is unfortunately out of expectation that 
incompatible with Eq. (2b). That is we can not reach the 
condition fitted both Eq. (2a), Eq. (2b) and Eq. (2c).  
If we analyze the nonlinear term, Δ , in Eq. (1) and 
represent its value with respect to GSV  as shown in Fig. 
10, the polarity of even-order and odd-order terms are 
positive and negative respectively. Therefore, we attempt 
to find a condition that adjacent terms in Δ  will be 
cancelled one another and its value also be minimized. 
Base on this concept, we do not find a condition fitted Eq. 
(2a) to Eq. (2c) anymore but find a condition almost fits 
these equations. That is: 
 
2)()(
Sat
Lin
Lin
Sat
Lin
LinLin AAA θ
θθθ
θθθ ≈≈  
, and this relationship can be rewritten as: 
 
)3(..........0])(1[ 2 ≈=− εθ
θθ
Sat
Lin
LinA  
Before we determine dimension of transistors, we have 
to perform several iterations on choosing ratio of 
transistor size to approach minimal ε . In the next section, 
we will follow the guideline to design a linear VIC. 
 
3.2 A practical VIC design 
 
The structure of a practical VIC design is shown in 
Fig. 1 with gates of SatM  and LinM  are connected 
together. Under the TSMC 0.35 mμ 3.3V CMOS process, 
the mobility degradation factor of transistor is within 
0.1~0.7. According to the previous discussion, we know 
that mobility degradation factor is varied with 
gate-source voltage, drain-source voltage and dimension 
of transistors. We therefore arbitrary choose a value for 
Linθ  within its range firstly and calculate the size of 
transistor operated in linear region through Eq. (2a) with 
fixed size for the transistor operated in saturation region. 
After, that, with determined transistor size, substitute 
recomputed Linθ  and Satθ  value into Eq. (3) with 
respect to various GSV . The iterations on tuning size of 
transistor operated in linear region will be hold till ε  of 
Eq. (3) be minimized. For instance, we arbitrary chose 
4.0=Linθ  and calculated the size of LinM  be 
μ
μ
2
5.12)( =LinL
W  through Eq. (2a) and fixed 
Linear region
Saturation region
(A
)
C
ur
re
nt
 
-7.0E-05
-2.0E-05
3.0E-05
8.0E-05
1.5 2.0 2.5 3.0
VGS (V)
C
ur
re
nt
 (A
)
22
iLinLiniSat VAKVK θ−
332
iSatSatiLinLin VKVAK θθ −
5354
iSatSatiLinLin VKVAK θθ −
6564
iLinLiniSatSat VAKVK θθ −
4342
iLinLiniSatSat VAKVK θθ −
