 2 
 
國科會補助專題研究計畫成果報告自評表 
請就研究內容與原計畫相符程度、達成預期目標情況、研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）、是否適
合在學術期刊發表或申請專利、主要發現或其他有關價值等，作一綜合評估。 
1. 請就研究內容與原計畫相符程度、達成預期目標情況作一綜合評估 
■達成目標 
□ 未達成目標（請說明，以 100 字為限） 
□ 實驗失敗 
□ 因故實驗中斷 
□ 其他原因 
說明： 
2. 研究成果在學術期刊發表或申請專利等情形： 
論文：□已發表 □未發表之文稿 ■撰寫中 □無 
專利：□已獲得 □申請中 ■無 
技轉：□已技轉 □洽談中 ■無 
其他：（以 100 字為限） 
 
3. 請依學術成就、技術創新、社會影響等方面，評估研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）（以
500 字為限） 
在積體電路設計上主要有兩大潮流 1.便宜整合度高的 CMOS 製程 2.將單一或多系統整合
至單晶片的 SOC(system on chip)晶片 3. 如何降低整體電路的功率消耗，而為了因應此
三大潮流，本次計劃重點將設計一可符合 WiMAX 的低偏壓 CMOS 接收機前端電路，以應映
此積體電路設計潮流。由於電晶體有其開啟的偏壓條件，因此可以看出電晶體在偏壓上的
選擇會因為架構的關係而有所限制，而這次計劃將著重在如何讓各個整合進去的電路在低
偏壓下也能順利操作，進而改善電路的功率消耗。這次所設計的電路偏壓皆在 0.6V，整體
消耗功率為 11mW，且經過下線量測證實為可行之架構，確實可達到整合與低偏壓降低功率
消耗之目標。 
 
 
 
 
 4 
 
在低偏壓下也能順利操作，進而改善電路的功
率消耗。 
綜觀參考文獻上的低偏壓操作的 Folded 
Switch Mixer[11]也必須操作在 1V，而參考文
獻中[13]利用 Bias Tee 將電晶體分開偏壓，卻
使用了大量的電感元件，造成晶片面積過大，
因此如何在有限的面積中製作低偏壓的混頻
器，也是此次計劃的重點目標。  
 
五、 研究方式 
5.1 低雜訊放大器之設計方式 
Rf
VDD
VDD
RFin
RF+
RF-
 
圖 5.1 LNA 架構示意圖 
 
      
 
圖 5.2 Transformer Balun 架構示意圖 
 
  圖 5.1 為 LNA 區塊電路圖，由於疊接式[1]
的架構電路的偏壓必須操作在 1V 以上，所以
這次的 LNA 採用串接(cascade)架構，使得各級
電晶體都能偏壓在 0.6V，並用一回授網路取代
傳統的 inductive source degeneration，藉此降低
了晶片的面積，除此回授會為電路帶來以下其
它的好處：(1)較低的 Rin，因此可以有效的幫
忙降低 MOSFET 原本較大的電阻性使得電路
更容易達到匹配的效果(2)降低非線性失真(3)
使電路增益對溫度或製程造成的元件值變化
較不敏感。 
    由於下一級的混頻器為一差動架構，因此
使用一變壓巴倫器(transformer balun)作為輸出
負載，其架構如圖 5.2 所示，利用兩層不同的
電感互感作為變壓器使用，其中 L1 作為 LNA 
之負載使用，第二圈電感則設計中心接地，使
得其具有單端差動轉換之功能，並且藉由公式
去計算出兩級之間阻抗匹配的感值比，設計適
當的電感值比完成級間匹配，運用此方法可以
使用一重疊電感就完成匹配與訊號轉換，故可
以省下許多匹配電路之面積。 
 
5.2 混頻器之設計 
 
VDD2
VDD1
    RF+ RF-
LO+ LO+
LO-
 
(a)                (b) 
圖 5.3 (a)傳統 Gilbert cell 混頻器 (b)利用Ｂias 
Tee 分開電晶體偏壓[13] 
 
VDD
RF+ RF-
LO-LO+ LO+
VDD
IF+ IF-
 
圖 5.4 利用變壓器隔離方法之低偏壓混頻器 
 
混頻器本身的架構為一轉導級加上一開
關級，所以混頻器天生條件在偏壓上就無法太
低，所以這次採用傳統的吉伯特混頻器(圖 5.3 
(a))並參考文獻中[13]利用Bias Tee將電晶體分
開偏壓，使得整個混頻器在 0.6V 即可驅動，
但卻使用了大量的電感電容元件，造成晶片面
積過大如圖 5.3 (b)所示。 
而這次將採用變壓器將吉伯特混頻器電
晶體兩端分開(如圖 5.4)，使得對直流來說兩端
的電晶體可以分開偏壓，而對小訊號來說跟傳
統吉伯特混頻器是一樣的，利用此方法成功的
讓混頻器的各個電晶體只需偏壓在 0.6V 就可
以開啟，利用分開偏壓的方式成功的降低了混
頻器所需的功率消耗，並且比起參考文獻減小
 6 
 
3 4 5 6
5
10
15
 
 
N
F
-d
s
b
(d
B
)
Frequency(GHz)
 simulation
 measurement
 
圖 6.4 雜訊指數(DSB)模擬與量測比較圖 
-40 -30 -20
-60
-50
-40
-30
-20
-10
 
 
II
P
3
RFinpower(dBm)
 simulation
 measurement
 
圖 6.5 IIP3 模擬與量測比較圖 
 
圖 6.6 晶片佈局圖(面積：1.27 X 1.07 mm²) 
 
 
 
 
 
   表 6.1 模擬與量測結果比較表 
3.5GHz WiMAX 低電壓接收機之研製 
Parameters Simulation  Measurement  
RF 
Frequency(GHz) 
3.5GHz 3.5GHz 
IF 
Frequency(MHz) 
300MHz 300MHz 
Supply Voltage 0.6V 0.6V 
Conversion 
Gain(dB) 
20.1 20.2 
S11(dB) <-10 <-10 
S33(dB) <-10 <-10 
NF-dsb(dB) 3.4 3.9 
P1dB (dBm) -31 -31 
IP3 (dBm) -24 -24 
Power 
Dissipation(mW) 
11 11 
 
 
 
 
接下來將列出第二個整合電路(即 LNA + 
Mixer + IF Balun 的整合電路)的模擬與量測結
果比較，圖 6.7 ~圖 6.11 為模擬與量測比較圖，
包含 S 參數(輸入和輸出端反射係數)、轉換增
益、雜訊指數、P1dB 壓縮點及 IP3。由於一開
始的量測結果為沒有增益，因此嘗試了多組偏
壓，且做了多次量測，在結論的部分會再加以
說明。而圖 6.12 為電路佈局圖，整體晶片面積
為 1.1X 1.3 mm2。而表 6.2 為模擬與量測比較
表，表中量測值的部分由於有些參數是在不同
天量測，偏壓條件有些許不同，皆在括號中有
說明。 
 8 
 
表 6.2 具相位平衡器之低電壓接收機模擬與 
量測結果比較表 
具相位平衡器之 3.5GHz WiMAX 低電壓 
接收機 
Parameters Simulation  Measurement  
RF 
Frequency(GHz) 
3.5GHz 3.5GHz 
IF 
Frequency(MHz) 
300MHz 300MHz 
Supply Voltage 0.6V 0.6V 
Conversion 
Gain(dB) 
23.5 
11dB 
(VD3=1.5V) 
S11(dB) <-10 
<-10 
(VD3=0.6V) 
S22(dB) <-10 
<-10 
(VD3=0.6V) 
NF-dsb(dB) 3.87 
5.2 
(VD3=1.8V) 
P1dB (dBm) -37 
-41 
(VD3=1.5V) 
IP3 (dBm) -30.7 
-23 
(VD3=1.8V) 
Power 
Dissipation(mW) 
10.6  
 
六、 結果與討論 
此計劃為使用變壓器隔離方法研製 0.6V
低偏壓 WiMAX 接收機，電路設計皆採用低偏
壓的方式來降低電率功率消耗，整體電路皆在
0.6V 即可驅動，而經過實際下線量測，由表
6.1 可看出低電壓 LNA+Mixer 的接收機，量測
結果皆與模擬結果相近，因此可確定此整合架
構確實可行。 
然而將其再加上ㄧ低電壓 IF Balun 下線之
晶 片 ， 一 開 始 卻 無 法 量 出 增 益 ， 由 於
LNA+Mixer 的部分已經過驗證，研判為 IF 
Balun 有誤，且觀察其輸入與輸出端反射係
數，模擬與量測結果似乎差異不大，錯誤應與
匹配電路無關。因此嘗試調整其偏壓(VD3)，
第一次量測時，將 VD3 調至 1.5V 時可獲得增
益且為合理曲線，因此推測沒有增益應該是有
電晶體在本來的偏壓條件下無法被驅動；但第
二次量測卻需調至 1.8V 才可獲得較正常的特
性，發現此電路的特性似乎不太穩定。 
回頭檢視電路設計，發現為給 PMOS(圖
5.6 的 M5)偏壓的方式有誤，由於電容有擋直
流的特性，當初設計就直接將接了電容的
PMOS 閘極端電壓視作 0V，但事實上它會變成
一 floating 的端點，可能會因為各種原因累積
靜電，變成一個無法預估其電壓為多少且會一
直變動的狀態。所以一開始的 0.6V 才會無法
驅動它，導致沒有增益，並且每次量測可以驅
動它的電壓也不同。 
未來若有類似設計，應該在 PMOS 的閘極
端接上一大電阻接地，讓靜電可順利排出，使
閘級電位可保持在 0V。 
 
七、參考文獻 
[1] Taris, T., Begueret, J.B., Deval, Y “A low 
voltage current reuse LNA in a 130nm CMOS 
technology for UWB applications”,Microwave 
integrated circuit conference, 2007. eumic 2007. 
uropean , 
[2] M. Valla, G. Montagna, R. Castello, R. 
Tonietto, and I. Bietti, “A 72-mW CMOS 802.11a 
direct conversion front-end with3.5dB NF and 
200-KHz 1/f noise corner,” IEEE J.Solid-State 
Circuits, vol. 40,no. 4, pp. 970–977, Apr. 2005. 
[3] Long, J.R.; Copeland, M.A.;” A 1.9 GHz 
low-voltage silicon bipolar receiver front-end for 
wireless personal communications systems” 
Volume 30, Dec. 1995 Page(s):1438 – 1448 
[4] Yiping Feng; Takemura, G.; Kawaguchi, S.; 
Kinget, P.;”Design of a High Performance 
2-GhzDirect-Conversion Front-End With a 
Single-Ended RF Input in 0.13m CMOS  ” 
Volume 44, Issue 5, May 2009 Page(s):1380 – 
1390 
[5] Chia-Hsin Lin; Wen-Shen Wuen; Kuei-Ann 
Wen;“ An interference aware RF receiver 
front-end design for WiMAX 
application“Wireless Technology, 2008. EuWiT 
國科會補助計畫衍生研發成果推廣資料表
日期:2011/07/28
國科會補助計畫
計畫名稱: 使用變壓器隔離方法研製0.6V低偏壓ＷiMAX接收機RFIC
計畫主持人: 楊正任
計畫編號: 99-2221-E-155-047- 學門領域: 電磁
無研發成果推廣資料
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
無 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
