
===========================================================================
Clock Skew (Setup)
============================================================================
======================= nom_ss_100C_1v60 Corner ===================================

Clock clk
0.000000 source latency _16779_/CLK ^
-3.495737 target latency decode_stage.rf.tgrp_rf1/BLOCK[2].RAM32.SLICE_16[1].RAM16.SLICE[0].RAM8.WORD[1].W.BYTE[0].B.BIT[0].genblk1.STORAGE/CLK ^
0.000000 CRPR
--------------
-3.495737 setup skew

