add r0, r1, r2
eor r1, r0, r1
mvn r3, r1, lsl 1
