flow.tcl -design lab6_verilog_modules
