# ELEC 4320 Final Project 详细报告要求

## 一、报告结构与内容要求（通用）

### 1. 报告提交格式与结构
- 文件格式：**PDF**
- 提交方式：打包为 `.zip` 文件上传至 Canvas，包括：
  - 完整的 Vivado/Xilinx 项目文件夹
  - 调试好的 Verilog 代码（`.txt` 文件，否则扣 10%）
  - `.bit` 文件
  - 主机 PC 上的软件代码（如有）
  - 书面报告（`.pdf`）

---

### 2. 报告正文结构建议（按顺序）

#### **1. 引言 / 背景 (Introduction / Background)**
- 项目目标与意义
- 项目背景与相关技术简介
- 项目范围与主要功能概述

#### **2. 开发环境与输入输出 (Development Environment, Input and Output)**
- 开发工具：Vivado 版本、仿真工具、调试工具等
- 硬件平台：Basys3 或 PYNQ-Z2
- 输入设备：开关、按钮、UART、USB 鼠标/键盘等
- 输出设备：7 段数码管、VGA、UART、LED 等
- 约束文件说明：`.xdc` 文件来源与修改内容

#### **3. 核心模块功能说明 (Elaboration of Core Modules)**
- 对每个核心模块进行详细说明：
  - 模块功能
  - 设计思路
  - 技术实现方法
- 说明模块间的接口与数据流

#### **4. 顶层设计与核心模块示意图 (Schematic Diagram)**
- 顶层设计框图
- 核心模块内部结构图
- 所有 I/O 引脚定义与说明
- **必须明确标注**：原创部分与参考/借用部分（如使用开源代码、IP核等）

#### **5. 流程图或状态机图 (Flowchart / FSM Diagram)**
- 顶层模块的流程图或状态机图
- 核心模块的流程图或状态机图（如适用）
- 状态转移说明与条件标注

#### **6. 调试过程描述 (Debugging Description)**
- 调试方法：仿真、硬件调试、逻辑分析仪等
- 测试数据与测试用例设计
- 遇到的典型问题与解决方案
- 关键信号抓取与分析（如时序问题、毛刺等）

#### **7. 核心模块仿真波形 (Simulation Waveform)**
- 每个核心模块的仿真波形截图
- 波形说明：关键信号标注、时序分析
- 验证功能正确性的波形示例

#### **8. 任务分配与贡献比例 (Task Distribution & Contribution)**
- 任务分配表（格式：`{任务名称: 成员姓名}`）
- 贡献比例（格式：`[成员姓名: 整数%]`，总和 100%）
- 每个成员的主要工作描述

#### **9. 参考文献列表 (Reference List)**
- 参考文献格式统一（如 IEEE、APA 等）
- 包括：论文、博客、技术文档、开源项目等
- 引用部分需在正文中标注

---

## 二、“电子计算器”项目额外报告内容

### 1. 设计思路概述 (Overview of Design Ideas)
- 计算器整体架构设计
- 算法选择与实现思路（如三角函数计算、除法、开方等）
- 输入输出交互设计思路

### 2. 整体设计框图与详细说明 (Overall Design Block Diagram)
- 系统整体框图（包括输入处理、运算模块、输出显示）
- 各模块功能与接口说明
- 数据流向与控制信号说明

### 3. 时序分析与计算 (Timing Explanation)
- 关键时序路径分析
- 时钟频率选择与约束设置
- 关键模块的时序计算（如除法器、三角函数计算模块）
- 最高工作频率分析

### 4. 模块设计框图与引脚描述 (Module Design & Pin Description)
- 每个子模块的设计框图
- 模块引脚定义与功能说明
- 模块内部状态机或控制逻辑说明

### 5. 程序代码与注释 (Program Code & Comments)
- 关键模块的 Verilog 代码
- 代码注释清晰，包括：
  - 模块功能
  - 输入输出说明
  - 关键算法或状态机说明
  - 调试标记（如有）

### 6. 运算结果示例 (Results Examples)
- 每种运算类型提供至少一个输入输出示例
- 包括整数、小数、负数等情况
- 错误处理示例（如除零、溢出等）

### 7. 其他必要说明 (Other Explanatory Content)
- 按键消抖实现方法
- 显示模块的多段显示逻辑
- 扩展功能说明（如组合运算、USB/VGA 接口使用等）

---

## 三、评分相关说明

### 1. 报告质量评分标准
- 结构完整、逻辑清晰
- 图表规范、标注清晰
- 代码规范、注释完整
- 参考文献引用规范
- 创新性与技术深度

### 2. 加分项说明
- 使用 USB/UART/VGA 等接口进行输入输出：**+5 分**
- 使用 PYNQ-Z2 并实现 Python 与硬件协同设计：酌情加分
- 扩展功能（如组合运算、高级交互等）：最高 **+20 分**

### 3. 扣分项说明
- 未按时提交：延迟 <12 小时扣 20%，<24 小时扣 50%，>24 小时不接收
- 未按要求提交 Verilog 代码为 `.txt` 格式：扣 10%
- 未明确标注参考/借用部分：可能被视为抄袭，扣分或零分
- 最高频率未达 300MHz：每低 5MHz 扣 1 分

---

## 四、格式与排版建议

### 1. 文字格式
- 字体：建议使用 Times New Roman 或 Arial
- 字号：正文 11-12pt，标题可适当加大
- 行距：1.15-1.5 倍

### 2. 图表格式
- 图表标题置于图表下方
- 图表编号按章节（如 Fig. 1.1, Fig. 2.3）
- 图片清晰，建议使用矢量图或高分辨率位图
- 波形图需包含时间轴、信号名称、关键标注

### 3. 代码格式
- 代码使用等宽字体（如 Consolas, Courier New）
- 代码块应有语法高亮（如有）
- 关键代码段应有解释说明

### 4. 引用格式
- 正文中引用格式如：[1]、[2-3]
- 参考文献列表按引用顺序或字母顺序排列

---

## 五、建议检查清单（提交前确认）

- [ ] 报告封面包含项目名称、课程、组员、日期
- [ ] 所有章节完整、结构清晰
- [ ] 所有图表编号、标题正确
- [ ] 代码已提交为 `.txt` 文件
- [ ] 项目文件夹完整（包含 `.xpr`、`.bit`、约束文件等）
- [ ] 任务分配与贡献比例已明确
- [ ] 参考文献引用规范
- [ ] 报告无拼写与语法错误
- [ ] 压缩包文件名格式：`ELEC4320_GroupX_ProjectName.zip`