designs and hardware implementations of the baseband 
transceiver for next generation multimedia mobile 
wireless system. This project had completed the 
construction of the MIMO-OFDMA system for LTE and 
LTE-Advanced standard in C / C ++ program. This 
project will based on the above system definition to 
do fixed-point simulation and calculus-based 
optimization to establish the details of the hardware 
architecture, and we willuse the 90nm process to 
design SIP modules for hardware design verification 
process. Finally, we will integrate the design 
verification with subproject 1, subproject 3 and 
subproject 4. 
英文關鍵詞： 4G, LTE, DVFS, MIMO-OFDMA, SIP, SOC 
 
  
 
中英文摘要及關鍵詞 
(一)中文摘要 
 
本計畫為整合計畫中子計畫二。本子計畫主要內容為以支援LTE與LTE-Advanced標準做為研
究載具，開發應用於次世代多媒體行動通訊系統之功率感知基頻傳收機關鍵矽智產設計。以應用於
高速行動之MIMO-OFDMA系統為研究標的，本計劃將深入研究探討基台收尋、時序與頻率同步、
可重組FFT/IFFT、通道估計與信號偵測之演算法最佳化、矽智產模組與硬體架構設計。為了改善
基頻矽智產模組硬體實現成本，本計畫將提對應的解決方法以達有效簡化上述模組之相關演算法複
雜度並保有適應高速行動具高效能傳輸之能力。最後，將建構MIMO-OFDMA系統之基頻傳收機系
統模擬，並完成基頻模組之關鍵矽智產設計及積體電路實現以獲得驗證。 
100年度計畫『應用於次世代多媒體行動通訊系統之功率感知基頻傳收機關鍵矽智產設計(I)』
[100-2221-E-155-049-]完成以C/C++程式建構適用於LTE與LTE-Advanced標準的MIMO-OFDMA系
統及其基台搜尋、時序與頻率同步、FFT/IFFT、通道估計與信號偵測等關鍵矽智產模組架構設計
與規格訂定。本計畫共規劃三年為上述計畫之延續，將基於上述計畫所確立之系統架構延伸做定點
數模擬及演算架構最佳化之效能評估與評量，確立擬實現之硬體細節架構，並以90nm製程進行關
鍵矽智產模組之開發與硬體設計驗證流程，最終將與子計畫一、子計畫三及子計畫四進行整合設計
之共同驗證。 
關鍵詞: 4G、LTE、DVFS、MIMO-OFDMA、矽智產設計、系統晶片 
 
(二)英文摘要 
This project is the subproject 2 of the integrated project. The main content of this subproject is to support 
LTE and LTE-Advanced standard and developed “Power-Aware Baseband Transceiver SIP Designs for 
Next Generation Multimedia Mobile Wireless System”. In high-speed mobile MIMO-OFDMA system, 
this project will do a comprehensive in-depth research in the robust cell search, time and frequency 
synchronization scheme, reconfigurable FFT / IFFT module, channel estimation, signal detection 
algorithms and SIP hardware architecture design. In order to improve the implement cost, this project will 
provide the corresponding solution to simplify the complexity of above module algorithms and retain the 
ability to adapt to high-speed mobility with high-performance transmission. Finally, we will establish a 
MIMO-OFDMA system and finish the key SIP designs and hardware implementations of the baseband 
transceiver for next generation multimedia mobile wireless system. This project had completed the 
construction of the MIMO-OFDMA system for LTE and LTE-Advanced standard in C / C ++ program. 
This project will based on the above system definition to do fixed-point simulation and calculus-based 
optimization to establish the details of the hardware architecture, and we willuse the 90nm process to 
design SIP modules for hardware design verification process. Finally, we will integrate the design 
verification with subproject 1, subproject 3 and subproject 4. 
Key words: 4G, LTE, DVFS, MIMO-OFDMA, SIP, SOC 
 
 
 2 
 
中所提供的PSS與SSS同步信號特性，應用於符號邊界及載波頻率飄移的同步估測[6][18]。但受限
於基頻接收機系統的硬體設計複雜度之考量，在現有文獻上之通道估計與信號偵測的硬體實現上，
大多採用較易於實現的內插式通道估計方法 [19]-[23]。雖然，內插式通道估計方法在硬體實現上
需要較低之硬體複雜度，但是操作於戶外高車速環境下，此方法難以提供精確的通道估計資訊，使
得基頻接收機之位元錯誤率效能產生錯誤地板的現象（error floor）導致在高信號雜訊比下仍無法
達到較低的錯誤率。在戶外移動通道下擁有高效能之離散傅立葉轉換通道估計方法已有諸多發表
[9]-[13]。在硬體實現考量上，由最大近似所推導的方法不需要計算估計通道的狀態與傳送環境的
信號雜訊比等資訊，所以相較於最小均方差所推導之方法擁有較低運算複雜度[9]-[12]。在有足夠
的可參考的次載波資訊條件下，這兩種方法都可有很高的通道估計效能。最近，[24][25]提出一種
兩階段式通道估計方法，分別由通道初始估計階段及通道追蹤階段所構成，該方法利用決策迴饋之
離散傅立葉轉換通道估計與牛頓法最佳化結合，在高速時變通道下其效能更優於一般離散傅立葉轉
換通道估計法。[14]-[17]亦提到要適應高車速動態環境，發展載波間干擾消除之技術之前提是需要
精確通道響應估測計算通道矩陣，以有助於通道估計與資料偵測效能收斂至最佳結果。然而，高效
能之通道估計與載波間干擾消除演算法大多擁有極高運算複雜度，皆無法直接實現其硬體設計。因
此，如何簡化此些高效能演算法之運算複雜度達適合實現硬體之目的，以及提出有效之硬體架構與
實現方法，將會是發展基頻關鍵矽智產設計之一大挑戰。 
為了提高MIMO-OFDMA系統之效能，使其具高傳輸率且得以操作於高車速環境中。本計畫將
發展健全的時序與頻率同步策略、採用高效能兩階段式通道估計方法並發展基於兩階段式通道估計
方法之載波間干擾消除策略，以大幅提高傳輸效能於高速移動環境。除此之外，將針對基頻傳收機
之硬體架構做最佳化分析且實現其關鍵矽智產設計。應用於次世代多媒體行動系統，基頻傳收機之
演算法分析與簡化及關鍵矽智產設計與硬體架構實現方式尚有許多研究之空間，相關之低功率與功
率感知架構研究及DVFS設計法則更是應搭配之研究題目。 
三、研究方法 
3.1 上行 UL 與下行 DL 基頻傳收機  
本計畫擬定之上行UL與下行DL基頻傳收機示意圖，如圖二、三所示。 
3.2基台搜尋、時序與頻率同步策略與方法 
在LTE及LTE-Advanced中定義Cell identity (Cell ID)為 )2()1(3 IDID
cell
ID NNN  共有504種組合，
)1(
IDN
為 Cell-ID group，值為 0 到 167， )2(IDN 為 Sector ID，值為 0 到 2。上述
)1(
IDN 與
)2(
IDN 將載於 PSS 與 SSS
兩個同步訊號中。一個傳送 frame 中可分割為 20 個 slots，PSS 與 SSS 將於 slot 0 與 slot 10 作傳送。
PSS 同步訊號之次載波值則是藉由 Zadoff-Chu sequence 所產生，如下： 
 2
63
)2)(1(
63
)1(
on  depending 34or  29,25     
61,...,31  ,
30,...,0      ,
)( IDnnu
j
nun
j
u Nufor
ne
ne
nd 







 





        (1) 
而 SSS 同步訊號則藉由兩個長度為 31 的序列 d(2n)和 d(2n+1)所組成，分別在 slot 0 和 slot 10 有不
同的對應方式，其序列如下： 




10slot in   )()(
  0slot in   )()(
)2(
0
0
1
0
ncns
ncns
nd
m
m
;   




10slot in   )()()(
  0slot in   )()()(
)12(
10
01
1
1
nzncns
nzncns
nd
mm
mm
 n=0,…,31   (2) 
其中 smi(n)與 zmi(n)為 cyclic-shift PN sequence 對應 mi 的 cyclic shift，ci(n)則為 scramble sequence 對
應 )2(IDN 的 cyclic shift。而
)1(
IDN 則由 m0 及 m1 所組成。因應上述同步訊號之產生規則，擬採之基台搜
 4 
 
   uu i
u
i
i
,maxargˆ,ˆ
,


                                 (6) 
其中 R[k]與 du[k]分別為接收與 PSS 符元之次載波序列，k'=-31~32 不包含 k'=0。我們可由上述計算
結果得到 ICFO及 root index u，進而得到 )2(IDN 。但如果 coarse ST有殘餘嚴重的 symbol timing offset，
會造成在頻域上嚴重的 phase rotation，進而影響式子(5)的可靠度，甚至影響 )2(IDN 的判斷，所以可
利用 partial correlation 的方法將 correlation 運算分成 s 段來分別計算，目的是為使各段 correlation
所受的 phase rotation 影響降低，達到較佳的效果。 
 
2
72/ 1 ( 1) 1
*
0
, [ ] [ ]
s j s
i i u
j k j s
u R k d k 
     
  
                              (7) 
3. 訊框時序同步及 Cell-ID group 估測 
藉由上階段估測後，得知 PSS 序列即可推估鄰近載波間的相位差進一步推得取樣時脈飄移
(sampling clock offset, SCO)與殘餘載波頻率飄移(residual CFO, RCFO)之修正量。而 SSS 則被利用來
進行 Cell-ID group 偵測，若接收的 SSS 序列為： 
30,...,1,0    
)()()()12(
)()()2(
1'
0






n
nzncnsnd
ncnsnd
mm
m
              (8) 
由於 scramble sequence ci(n) }1,1{ ，| ci(n)|
2
=1，所以可以將上式推算得到 u0(n)和 u1(n)： 





)()()()()()()()12()(
)()()()()()2()(
'11'11
0000
nznsncnzncnsncndnu
nsncncnsncndnu
mmmm
mm
    (9) 
由於 u0(n)＝sm(n)，可藉由 cross-correlation 估測得到 m，如下： 
 





 





  




)31mod)(()(max)()(max)(maxˆ
131
0
0
131
0
0
nqn
m
qq
qmnsnuqnsnuqm       (10) 
接著可產生出 )(nzm ，乘回 u1(n)可得 t(n)，再藉由 cross correlation 估測得到 m'後即可推估得到
)1(
IDN 。 
)()()()()()()( ''1 nsnznznsnznunt mmmmm                     (11) 
 





 





  




)31mod)'(()(max)()(max)(max'ˆ
131
0
131
0
'
nqn
m
qq
qmnsntqnsntqm         (12) 
上述接收到的 SSS 及 PSS 樣本資料與已知的 smi(n)、zmi(n)與 ci(n)序列均可透過量化(quantization)
的方法使運算得以簡單的邏輯閘與加法器加總來完成電路。 
綜合上述，所擬定之同步實現架構如圖四所示，而操作流程如圖五所示。 
3.3 取樣時脈飄移 
取樣時脈飄移(Sampling Clock Offset,簡稱 SCO)是由於接收端的振盪器頻率和傳送端的振盪器頻
率不一致，使得接收機的類比數位轉換器(ADC)與傳送端的數位類比轉換器(DAC)的取樣頻率不同
所造成。SCO 會使資料的頻譜橫向的縮小或放大，而造成 ICI 的效應[29]。假設傳送端送出的訊
號為 st [n] = s(nTs)，則接收端經過 ADC 之後的訊號為： 
                         (13) 
其中δ為取樣時脈飄移量，以取樣時間 T s 為單位。隨著時間的增加，所取樣到的點會逐漸偏移
離理想的取樣位置，等累積到夠久的時間，接收端甚至會多取樣或少取樣一個點。 
 6 
 
 
圖六、接收機取樣時脈較慢 
 
圖七、接收機取樣時脈較快 
                    = ∑ 𝑥(𝑛)𝑒𝑗2𝜋𝑘
𝑛
𝑁𝑁−1𝑛=0 𝑒
𝑗2𝜋𝑘
𝛿
𝑁                                        (20) 
                      = X(k)𝑒𝑗2𝜋𝑘
𝛿
𝑁                                                  (21) 
k 為子載波索引，n 為頻域上的取樣索引，N 為一個 OFDMA 符元的數量，δ為索引的漂移且 X(k)
是沒有 timing offset 現象的頻域信號，如上述推導所示，最後一項ej2πk
δ
N對 X(k)造成了相位旋轉並
且與索引漂移δ成正比。目前實作的階段如圖八所示，針對取樣時脈飄移(sampling clock offset, SCO)
之內差器、內差器的控制、Loop 濾波器、SCO 估測等等的硬體架構皆有初步的浮點數模擬，並且
在 JWLSE 硬體架構如圖九所示[27]，浮點數模擬已達到 Cordic、Phase Difference、Weighting 
Calculation 之初步模擬。 
 
圖八、基台搜尋、時序與頻率同步架構 
 
圖九、JWLSE 硬體架構 
3.4 多模快速傅立葉轉換器 
快速傅立葉處理器 (Fast Fourier Transform, FFT)及反快速傅立葉處理器  (inverse fast fourier 
transform, IFFT)為 OFDM 通訊系統中不可或缺的元件。目前 FFT 的架構主要分為兩類，分別為
pipelined-based 以及 memory-based；而為了減少硬體的複雜度，我們選擇 memory-based 的架構來
 8 
 
為 Windowing 的寬度而 b 則是控制起始位置、N 是子載波總數、M 為領航符元的總數，在此的內
插係數擬定採用 Raised-Cosine 如上式(24)所示。上述(22)，(23)依序推導為時域的通道脈衝響應
(channel impulse response, CIR)乘上 𝑛得到通道頻率響應(channel frequency response, CFR)，但在這
邊是將對於 ̂ 𝑛 做 DFT 的效果轉到 𝑛上，故可得到通道頻率響應(channel frequency response, CFR)
直接乘上內插係數而不用做 DFT 的轉換，故能大幅降低硬體複雜度。此舉可以簡化 IFFT 到 FFT
的流程，不僅可以達到 DFT-based 通道估計法之只萃取最具顯著意義的幾根路徑(Np)且同時消除這
些路徑彼此之間相互的干擾成分之效果，更能有效達到降低硬體複雜度。從 DFT-based 流程轉換到
內插係數法流程如圖十三、十四所示。  
在高車速環境下，都普勒效應所造成的載波間干擾將更加明顯，在頻域上接收到的次載波信號
不再只與相對傳送的次載波有關而是受全部傳送的次載波所影響。因此，通道效應由原先的一維
N× 1 通道向量（N 為傳送次載波數量）拓展成二維 N× N 通道矩陣。在計算通道矩陣之前須套用合
適的時變轉換函數，精確的通道響應估計將有助於通道矩陣計算收斂至正確的方向。推算通道矩陣，
需重建干擾模型（channel matrix modeling），一般會利用通道估計到的次載波通道響應（其為該次
載波通道響應在 OFDM 符號時間內之變化平均值）去計算在不同時間點不同次載波對特定次載波
所造成的干擾成分，次載波間距離越遠彼此影響量越小，所以只有鄰近的次載波間才會造成決定性
的干擾。當得到通道矩陣之後，配合現有 STBC/SFBC 解碼與解調之架構發展無需反矩陣計算之載
波內干擾(co-carrier interference, CCI)與載波間干擾消除技術（CCI and ICI canceller），將提高整體
傳輸準確性且有助於最佳化硬體實現之效能與成本，擬實現之架構如圖十四下方所示。在通道估計
與信號偵測方面因為從 DFT-based 流程轉換到內插係數法流程，預期內插係數法的性能雖不優於
DFT-based，但其硬體複雜度會更低於 DFT-based，故在性能模擬和硬體實現之上更能有所兼顧。 
  
圖十二、二維內插流程圖 
Pilot signal 
channel 
estimation
ID
FTLow pass 
filting D
FT
F.D. direction
Interpolation
T.D. direction
Interpolation
Receiver
Signal
Output
Interpolation Stage
Multipath Interference Cancellation
Pilot signal 
channel 
estimation
Interpolation
coefficient 
F.D. direction
Interpolation
T.D. direction
Interpolation
Output
Receiver
Signal
Interpolation Stage
Multipath Interference Cancellation
 
圖十三、DFT-based 流程圖                     圖十四、內插係數法流程圖 
四、結果與討論 
以下模擬結果皆照3GPP所制定的標準[28]來進行模擬。為其制定的標準分為正常循環字首為七
 10 
 
 
圖十七、擴展循環字首之單符元模擬圖 
 
 
圖十八、接收端資料和領航符元 64 QAM 星狀圖 
 
 
圖十九、接收端資料和領航符元受取樣時脈飄移影響 64 QAM 星狀圖 
 12 
 
fading channels,” IEEE Trans. Wireless Commun., vol. 4, no. 2, pp. 550-559, Mar. 2005. 
[9] L. Deneire, P. Vandenameele, L. van der Perre, B. Gyselinckx, and M. Engels, “A low-complexity 
ML channel estimator for OFDM, ” IEEE Trans. Commun., vol. 51, no. 2, pp. 135-140, Feb. 2003. 
[10] M. Morelli and U. Mengali, “A comparison of pilot-aided channel estimation methods for OFDM 
systems, ” IEEE Trans. Signal Process., vol. 49, no. 12, pp. 3065-3073, Dec. 2001.  
[11] J. H. Park, M. K. Oh, and D. J. Park, “New channel estimation exploiting reliable decision-feedback 
symbols for OFDM Systems, ” in Proc. Int. Conf. Commun., June 2006, pp. 3046-3051. 
[12] S. Werner, M. Enescu, and V. Koivunen, “Low-complexity time-domain channel estimators for 
mobile wireless OFDM systems,” in Proc. IEEE Workshop on Signal Processing Systems Design 
and Implementation, Nov. 2005, pp. 245-250. 
[13] O. Edfors, M. Sandell, J. J. van de Beek, S. K. Wilson, and P. O. Borjesson, “Analysis of DFT-based 
channel estimators for OFDM,” Wireless Personal Commun., vol. 12, Jan. 2000. 
[14] X. Cai and G. Giannakis, “Bounding performance and suppressing inter-carrier interference in 
wireless mobile OFDM,” IEEE Trans. Commun., vol. 51, no. 12, pp. 2047-2056, Dec. 2003 
[15] H. Hijazi and J. Ros, “Polynomial estimation of time-varying multipath gains with inter-carrier 
interference mitigation in OFDM systems,” IEEE Trans. Vehicular Technology, vol. 58, no. 1, pp. 
140-151, Jan. 2009. 
[16] Y. Mostofi and D. C. Cox, “ICI mitigation for pilot-aided OFDM mobile systems,” IEEE Trans. 
Wireless Commun., vol. 4, no. 2, pp. 765-774, Mar. 2005. 
[17] S. Tomasin, A. Gorokhov, H. Yang, and J. P. Linnartz, “Iterative interference cancellation and 
channel estimation for mobile OFDM,” IEEE Trans. Wireless Commun., vol. 4, no. 1, pp. 238-245, 
Jan. 2005. 
[18] J. N. Lin, H. Y. Chen, T. C. Wei, and S. J. Jou, “Symbol and carrier frequency offset synchronization 
for IEEE802.16e,” in Proc. IEEE Int. Symp. Circuits and Syst., May 2008, pp. 3082-3085. 
[19] M. Speth, S. Fechtel, G. Fock, and H. Meyr, “Optimum receiver design for OFDM-based broadband 
transmission part II: a case study,” IEEE Trans. Commun., vol. 49, no. 4, pp. 571-578, Apr. 2001. 
[20] T. A. Lin and C. Y. Lee, “Predictive equalizer design for DVB-T system,” in Proc. IEEE Int. Symp. 
Circuits and Syst., May 2005, vol. 2, pp. 940-943. 
[21] L. Erup, F. M. Gardner, and R. A. Harris, “lnterpolation in digital modems-part II: implementation 
and performance,” IEEE Trans. Commun., vol. 41, no. 6, pp. 998-1008, Jun. 1993. 
[22] P. Hoeher, S. Kaiser, and P. Robertson, “Two dimensional pilot-symbol-aided channel estimation by 
Wiener filtering,” in IEEE Int. Conf. Acoustics, Speech, and Signal Processing, vol. 3, 1997, pp. 
1845-1848. 
[23] P. Y. Tsai and T. D. Cheiuh, “A low-power multicarrier-CDMA downlink baseband receiver for 
future cellular communication systems,” IEEE Trans. Circuits and Syst. I, vol. 54, no. 10, pp. 
2229-2239, Oct. 2007. 
[24] M. L. Ku and C. C. Huang, “A complementary codes pilot-based transmitter diversity technique for 
OFDM systems,” IEEE Trans. Wireless Commun., vol. 5, no. 3, pp. 504-508, Mar. 2006. 
[25] M. L. Ku and C. C. Huang, “A refined channel estimation method for STBC/OFDM systems in 
high-mobility wireless channels,” IEEE Trans. Wireless Comm., vol. 7, no. 11, pp. 4312-4320, Nov. 
2008. 
[26] P. Y. Tsai and T. D. Cheiuh, “Frequency-domain interpolation-based channel estimation in pilot-aided 
OFDM systems,” IEEE Trans. Circuits and Syst. I, Vol.1, no. 10, pp. 420 - 424, 17-19 May 2004 
[27] Charlie Hsiao and Tzi-Dar Chiueh, Design and Implementation of a Baseband Receiver for 802.11n & 
802.16e Dual Mode MIMO OFDM/OFDMA ,Science of Electrical Engineering, National Taiwan 
University , Taipei ,Taiwan ,R.O.C., July, 2008 
[28] 3GPP TS  36.211 V10.4.0(2011-12-22) Evolved Universal Terrestrial Radio Access (E-UTRA); 
Physical channels and modulation 
[29] Tzi-Dar Chiueh and Yi-Ching Lei, Construction of a Baseband Receiver for IEEE  802.16 OFDM 
Mode Subscriber Station. Mater Thesis ,Dept. of Electrical Engineering, National Taiwan University, 
Taipei, Taiwan ,July 2005 
[30] Shyh-Jye Jou and Yuan-Xiang Lin, Design of Sampling Clock Synchronization for WMAN Downlink. 
Mater Thesis ,Dept. of  Electrical Engineering, National Chiao Tung University , 
Hsinchu,Taiwan ,January 2010 
此三大 societies 所贊助。ITC-CSCC 會議包含三大主題：(1) Circuits and Systems, (2) 
Computers and (3) Communications 並依上述三大主題延伸 41 個子題。此會議包含 3
個 keynotes，2 個 tutorialsessions，35 個 oral sessions，以及 5 個 poster sections，超過
四百位學者一共發表 350 篇論文，是個相當具有規模的國際學術會議。 
本人與此次研討會議發表研討會論文 “Reconfigurable Frame Synchronizer 
and Data Recovery Design for DSRC Systems” ，此篇論文針對應用於專用短距傳
輸系統之基頻同步所需使用到的 Frame Synchronizer與 Data Recovery此兩大模組
提出高效能可重組織電路實現，發表當日與多位與會之研究先進討論並交換相關研
究建議與經驗，受益良多。 
 
  
ITC-CSCC 2012 
 論文發表 
二、與會心得 
在 ITC-CSCC 會議技術主題中，我最關注於 Mobile & Wireless Communication, MIMO 
Systems, CommunicationSignal Processing 及其相關之 Circuits and Systems/VLSI 等議
題有興趣，特別是隨著不斷增加的多媒體網路應用服務與日漸豐富的網際網路資訊
內容，使得現代人與網路的關係變得越來越緊密。這樣的需求也反應到行動通訊技
術上，新一代 4G 系統將朝向在高速移動環境下仍保證高傳輸效能發展。在行動寬頻
無線技術中，不論是改善位元錯誤率、提高資料傳輸率或是適應更高車速傳輸皆與
時序和頻率同步、通道估計以及信號偵測等基頻關鍵模組設計之好壞密不可分。因
此發展高效能之通訊基頻關鍵模組技術與實現架構乃是現今發展次世代多媒體行動
通訊系統的首要目標。透過此次會議的參與，經由國際各界研究學者發表相關議題
之學術論文分享，更增加個人未來在次世代多媒體行動通訊系統發展上新的想法與
研發構想，受益良多。 
 
國科會補助計畫衍生研發成果推廣資料表
日期:2012/10/10
國科會補助計畫
計畫名稱: 應用於次世代多媒體行動通訊系統之功率感知基頻傳收機關鍵矽智產設計(I)
計畫主持人: 陳筱筠
計畫編號: 100-2221-E-155-049- 學門領域: 積體電路及系統設計
無研發成果推廣資料
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
無 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
 
