TimeQuest Timing Analyzer report for TimeBin_SavedCounts
Wed Nov 06 17:13:32 2013
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'inst|altpll_component|pll|clk[0]'
 12. Slow Model Setup: 'switch'
 13. Slow Model Hold: 'inst|altpll_component|pll|clk[0]'
 14. Slow Model Hold: 'switch'
 15. Slow Model Recovery: 'switch'
 16. Slow Model Removal: 'switch'
 17. Slow Model Minimum Pulse Width: 'switch'
 18. Slow Model Minimum Pulse Width: 'inst|altpll_component|pll|clk[0]'
 19. Slow Model Minimum Pulse Width: 'osc'
 20. Setup Times
 21. Hold Times
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Propagation Delay
 25. Minimum Propagation Delay
 26. Fast Model Setup Summary
 27. Fast Model Hold Summary
 28. Fast Model Recovery Summary
 29. Fast Model Removal Summary
 30. Fast Model Minimum Pulse Width Summary
 31. Fast Model Setup: 'inst|altpll_component|pll|clk[0]'
 32. Fast Model Setup: 'switch'
 33. Fast Model Hold: 'inst|altpll_component|pll|clk[0]'
 34. Fast Model Hold: 'switch'
 35. Fast Model Recovery: 'switch'
 36. Fast Model Removal: 'switch'
 37. Fast Model Minimum Pulse Width: 'switch'
 38. Fast Model Minimum Pulse Width: 'inst|altpll_component|pll|clk[0]'
 39. Fast Model Minimum Pulse Width: 'osc'
 40. Setup Times
 41. Hold Times
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Propagation Delay
 45. Minimum Propagation Delay
 46. Multicorner Timing Analysis Summary
 47. Setup Times
 48. Hold Times
 49. Clock to Output Times
 50. Minimum Clock to Output Times
 51. Progagation Delay
 52. Minimum Progagation Delay
 53. Setup Transfers
 54. Hold Transfers
 55. Recovery Transfers
 56. Removal Transfers
 57. Report TCCS
 58. Report RSKM
 59. Unconstrained Paths
 60. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; TimeBin_SavedCounts                                               ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                               ;
+----------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------+--------------------------------------+
; Clock Name                       ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                             ; Targets                              ;
+----------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------+--------------------------------------+
; inst|altpll_component|pll|clk[0] ; Generated ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; osc    ; inst|altpll_component|pll|inclk[0] ; { inst|altpll_component|pll|clk[0] } ;
; osc                              ; Base      ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                    ; { osc }                              ;
; switch                           ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                    ; { switch }                           ;
+----------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------+--------------------------------------+


+------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                ;
+------------+-----------------+----------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                       ; Note ;
+------------+-----------------+----------------------------------+------+
; 179.21 MHz ; 179.21 MHz      ; inst|altpll_component|pll|clk[0] ;      ;
; 327.44 MHz ; 327.44 MHz      ; switch                           ;      ;
+------------+-----------------+----------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------+
; Slow Model Setup Summary                                  ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; inst|altpll_component|pll|clk[0] ; -6.879 ; -98.790       ;
; switch                           ; -2.054 ; -22.792       ;
+----------------------------------+--------+---------------+


+----------------------------------------------------------+
; Slow Model Hold Summary                                  ;
+----------------------------------+-------+---------------+
; Clock                            ; Slack ; End Point TNS ;
+----------------------------------+-------+---------------+
; inst|altpll_component|pll|clk[0] ; 0.445 ; 0.000         ;
; switch                           ; 0.629 ; 0.000         ;
+----------------------------------+-------+---------------+


+--------------------------------+
; Slow Model Recovery Summary    ;
+--------+-------+---------------+
; Clock  ; Slack ; End Point TNS ;
+--------+-------+---------------+
; switch ; 2.228 ; 0.000         ;
+--------+-------+---------------+


+---------------------------------+
; Slow Model Removal Summary      ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; switch ; -1.476 ; -23.616       ;
+--------+--------+---------------+


+-----------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                    ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; switch                           ; -1.469 ; -21.021       ;
; inst|altpll_component|pll|clk[0] ; 8.889  ; 0.000         ;
; osc                              ; 10.000 ; 0.000         ;
+----------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'inst|altpll_component|pll|clk[0]'                                                                                                  ;
+--------+---------------------+-----------------------------+--------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node                     ; Launch Clock ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+-----------------------------+--------------+----------------------------------+--------------+------------+------------+
; -6.879 ; count:inst2|out[9]  ; trigger_clock:inst5|out[15] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.315     ; 4.102      ;
; -6.822 ; count:inst2|out[0]  ; trigger_clock:inst5|out[15] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.315     ; 4.045      ;
; -6.799 ; count:inst2|out[9]  ; trigger_clock:inst5|out[14] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.315     ; 4.022      ;
; -6.742 ; count:inst2|out[0]  ; trigger_clock:inst5|out[14] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.315     ; 3.965      ;
; -6.719 ; count:inst2|out[9]  ; trigger_clock:inst5|out[13] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.315     ; 3.942      ;
; -6.662 ; count:inst2|out[0]  ; trigger_clock:inst5|out[13] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.315     ; 3.885      ;
; -6.639 ; count:inst2|out[9]  ; trigger_clock:inst5|out[12] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.315     ; 3.862      ;
; -6.627 ; count:inst2|out[10] ; trigger_clock:inst5|out[15] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.315     ; 3.850      ;
; -6.620 ; count:inst2|out[4]  ; trigger_clock:inst5|out[15] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.315     ; 3.843      ;
; -6.582 ; count:inst2|out[0]  ; trigger_clock:inst5|out[12] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.315     ; 3.805      ;
; -6.561 ; count:inst2|out[8]  ; trigger_clock:inst5|out[15] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.315     ; 3.784      ;
; -6.559 ; count:inst2|out[9]  ; trigger_clock:inst5|out[11] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.315     ; 3.782      ;
; -6.552 ; count:inst2|out[5]  ; trigger_clock:inst5|out[15] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.315     ; 3.775      ;
; -6.551 ; count:inst2|out[2]  ; trigger_clock:inst5|out[15] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.315     ; 3.774      ;
; -6.547 ; count:inst2|out[10] ; trigger_clock:inst5|out[14] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.315     ; 3.770      ;
; -6.540 ; count:inst2|out[4]  ; trigger_clock:inst5|out[14] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.315     ; 3.763      ;
; -6.539 ; count:inst2|out[1]  ; trigger_clock:inst5|out[15] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.315     ; 3.762      ;
; -6.502 ; count:inst2|out[0]  ; trigger_clock:inst5|out[11] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.315     ; 3.725      ;
; -6.495 ; count:inst2|out[11] ; trigger_clock:inst5|out[15] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.315     ; 3.718      ;
; -6.481 ; count:inst2|out[8]  ; trigger_clock:inst5|out[14] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.315     ; 3.704      ;
; -6.479 ; count:inst2|out[9]  ; trigger_clock:inst5|out[10] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.315     ; 3.702      ;
; -6.472 ; count:inst2|out[5]  ; trigger_clock:inst5|out[14] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.315     ; 3.695      ;
; -6.471 ; count:inst2|out[2]  ; trigger_clock:inst5|out[14] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.315     ; 3.694      ;
; -6.467 ; count:inst2|out[10] ; trigger_clock:inst5|out[13] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.315     ; 3.690      ;
; -6.460 ; count:inst2|out[4]  ; trigger_clock:inst5|out[13] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.315     ; 3.683      ;
; -6.459 ; count:inst2|out[1]  ; trigger_clock:inst5|out[14] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.315     ; 3.682      ;
; -6.433 ; count:inst2|out[6]  ; trigger_clock:inst5|out[15] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.315     ; 3.656      ;
; -6.428 ; count:inst2|out[3]  ; trigger_clock:inst5|out[15] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.315     ; 3.651      ;
; -6.422 ; count:inst2|out[0]  ; trigger_clock:inst5|out[10] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.315     ; 3.645      ;
; -6.415 ; count:inst2|out[11] ; trigger_clock:inst5|out[14] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.315     ; 3.638      ;
; -6.401 ; count:inst2|out[8]  ; trigger_clock:inst5|out[13] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.315     ; 3.624      ;
; -6.392 ; count:inst2|out[5]  ; trigger_clock:inst5|out[13] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.315     ; 3.615      ;
; -6.391 ; count:inst2|out[2]  ; trigger_clock:inst5|out[13] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.315     ; 3.614      ;
; -6.387 ; count:inst2|out[10] ; trigger_clock:inst5|out[12] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.315     ; 3.610      ;
; -6.380 ; count:inst2|out[4]  ; trigger_clock:inst5|out[12] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.315     ; 3.603      ;
; -6.379 ; count:inst2|out[1]  ; trigger_clock:inst5|out[13] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.315     ; 3.602      ;
; -6.353 ; count:inst2|out[6]  ; trigger_clock:inst5|out[14] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.315     ; 3.576      ;
; -6.348 ; count:inst2|out[3]  ; trigger_clock:inst5|out[14] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.315     ; 3.571      ;
; -6.342 ; count:inst2|out[0]  ; trigger_clock:inst5|out[9]  ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.315     ; 3.565      ;
; -6.335 ; count:inst2|out[11] ; trigger_clock:inst5|out[13] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.315     ; 3.558      ;
; -6.321 ; count:inst2|out[8]  ; trigger_clock:inst5|out[12] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.315     ; 3.544      ;
; -6.312 ; count:inst2|out[5]  ; trigger_clock:inst5|out[12] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.315     ; 3.535      ;
; -6.311 ; count:inst2|out[2]  ; trigger_clock:inst5|out[12] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.315     ; 3.534      ;
; -6.307 ; count:inst2|out[10] ; trigger_clock:inst5|out[11] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.315     ; 3.530      ;
; -6.300 ; count:inst2|out[4]  ; trigger_clock:inst5|out[11] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.315     ; 3.523      ;
; -6.299 ; count:inst2|out[1]  ; trigger_clock:inst5|out[12] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.315     ; 3.522      ;
; -6.273 ; count:inst2|out[6]  ; trigger_clock:inst5|out[13] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.315     ; 3.496      ;
; -6.268 ; count:inst2|out[3]  ; trigger_clock:inst5|out[13] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.315     ; 3.491      ;
; -6.262 ; count:inst2|out[0]  ; trigger_clock:inst5|out[8]  ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.315     ; 3.485      ;
; -6.260 ; count:inst2|out[7]  ; trigger_clock:inst5|out[15] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.315     ; 3.483      ;
; -6.255 ; count:inst2|out[11] ; trigger_clock:inst5|out[12] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.315     ; 3.478      ;
; -6.241 ; count:inst2|out[8]  ; trigger_clock:inst5|out[11] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.315     ; 3.464      ;
; -6.232 ; count:inst2|out[5]  ; trigger_clock:inst5|out[11] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.315     ; 3.455      ;
; -6.231 ; count:inst2|out[2]  ; trigger_clock:inst5|out[11] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.315     ; 3.454      ;
; -6.225 ; count:inst2|out[13] ; trigger_clock:inst5|out[15] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.315     ; 3.448      ;
; -6.220 ; count:inst2|out[4]  ; trigger_clock:inst5|out[10] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.315     ; 3.443      ;
; -6.219 ; count:inst2|out[1]  ; trigger_clock:inst5|out[11] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.315     ; 3.442      ;
; -6.193 ; count:inst2|out[6]  ; trigger_clock:inst5|out[12] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.315     ; 3.416      ;
; -6.188 ; count:inst2|out[3]  ; trigger_clock:inst5|out[12] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.315     ; 3.411      ;
; -6.180 ; count:inst2|out[7]  ; trigger_clock:inst5|out[14] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.315     ; 3.403      ;
; -6.161 ; count:inst2|out[8]  ; trigger_clock:inst5|out[10] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.315     ; 3.384      ;
; -6.152 ; count:inst2|out[5]  ; trigger_clock:inst5|out[10] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.315     ; 3.375      ;
; -6.151 ; count:inst2|out[2]  ; trigger_clock:inst5|out[10] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.315     ; 3.374      ;
; -6.145 ; count:inst2|out[13] ; trigger_clock:inst5|out[14] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.315     ; 3.368      ;
; -6.142 ; count:inst2|out[14] ; trigger_clock:inst5|out[15] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.315     ; 3.365      ;
; -6.140 ; count:inst2|out[4]  ; trigger_clock:inst5|out[9]  ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.315     ; 3.363      ;
; -6.139 ; count:inst2|out[1]  ; trigger_clock:inst5|out[10] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.315     ; 3.362      ;
; -6.113 ; count:inst2|out[6]  ; trigger_clock:inst5|out[11] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.315     ; 3.336      ;
; -6.108 ; count:inst2|out[3]  ; trigger_clock:inst5|out[11] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.315     ; 3.331      ;
; -6.100 ; count:inst2|out[7]  ; trigger_clock:inst5|out[13] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.315     ; 3.323      ;
; -6.088 ; count:inst2|out[0]  ; trigger_clock:inst5|out[7]  ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.315     ; 3.311      ;
; -6.081 ; count:inst2|out[8]  ; trigger_clock:inst5|out[9]  ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.315     ; 3.304      ;
; -6.071 ; count:inst2|out[2]  ; trigger_clock:inst5|out[9]  ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.315     ; 3.294      ;
; -6.060 ; count:inst2|out[4]  ; trigger_clock:inst5|out[8]  ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.315     ; 3.283      ;
; -6.059 ; count:inst2|out[1]  ; trigger_clock:inst5|out[9]  ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.315     ; 3.282      ;
; -6.042 ; count:inst2|out[9]  ; trigger_clock:inst5|out[9]  ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.315     ; 3.265      ;
; -6.041 ; count:inst2|out[12] ; trigger_clock:inst5|out[15] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.315     ; 3.264      ;
; -6.028 ; count:inst2|out[3]  ; trigger_clock:inst5|out[10] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.315     ; 3.251      ;
; -6.020 ; count:inst2|out[7]  ; trigger_clock:inst5|out[12] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.315     ; 3.243      ;
; -6.008 ; count:inst2|out[0]  ; trigger_clock:inst5|out[6]  ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.315     ; 3.231      ;
; -5.991 ; count:inst2|out[2]  ; trigger_clock:inst5|out[8]  ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.315     ; 3.214      ;
; -5.979 ; count:inst2|out[1]  ; trigger_clock:inst5|out[8]  ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.315     ; 3.202      ;
; -5.961 ; count:inst2|out[12] ; trigger_clock:inst5|out[14] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.315     ; 3.184      ;
; -5.948 ; count:inst2|out[3]  ; trigger_clock:inst5|out[9]  ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.315     ; 3.171      ;
; -5.933 ; count:inst2|out[5]  ; trigger_clock:inst5|out[9]  ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.315     ; 3.156      ;
; -5.928 ; count:inst2|out[0]  ; trigger_clock:inst5|out[5]  ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.315     ; 3.151      ;
; -5.899 ; count:inst2|out[6]  ; trigger_clock:inst5|out[10] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.315     ; 3.122      ;
; -5.886 ; count:inst2|out[4]  ; trigger_clock:inst5|out[7]  ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.315     ; 3.109      ;
; -5.881 ; count:inst2|out[12] ; trigger_clock:inst5|out[13] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.315     ; 3.104      ;
; -5.875 ; count:inst2|out[10] ; trigger_clock:inst5|out[10] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.315     ; 3.098      ;
; -5.868 ; count:inst2|out[3]  ; trigger_clock:inst5|out[8]  ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.315     ; 3.091      ;
; -5.866 ; count:inst2|out[7]  ; trigger_clock:inst5|out[11] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.315     ; 3.089      ;
; -5.853 ; count:inst2|out[5]  ; trigger_clock:inst5|out[8]  ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.315     ; 3.076      ;
; -5.848 ; count:inst2|out[0]  ; trigger_clock:inst5|out[4]  ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.315     ; 3.071      ;
; -5.822 ; count:inst2|out[11] ; trigger_clock:inst5|out[11] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.315     ; 3.045      ;
; -5.819 ; count:inst2|out[6]  ; trigger_clock:inst5|out[9]  ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.315     ; 3.042      ;
; -5.817 ; count:inst2|out[2]  ; trigger_clock:inst5|out[7]  ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.315     ; 3.040      ;
; -5.806 ; count:inst2|out[4]  ; trigger_clock:inst5|out[6]  ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.315     ; 3.029      ;
; -5.805 ; count:inst2|out[1]  ; trigger_clock:inst5|out[7]  ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.315     ; 3.028      ;
; -5.786 ; count:inst2|out[7]  ; trigger_clock:inst5|out[10] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.315     ; 3.009      ;
+--------+---------------------+-----------------------------+--------------+----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'switch'                                                                                               ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -2.054 ; count:inst2|out[0]  ; count:inst2|out[15] ; switch       ; switch      ; 1.000        ; 0.000      ; 3.092      ;
; -1.974 ; count:inst2|out[0]  ; count:inst2|out[14] ; switch       ; switch      ; 1.000        ; 0.000      ; 3.012      ;
; -1.894 ; count:inst2|out[0]  ; count:inst2|out[13] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.932      ;
; -1.814 ; count:inst2|out[0]  ; count:inst2|out[12] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.852      ;
; -1.798 ; count:inst2|out[1]  ; count:inst2|out[15] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.836      ;
; -1.734 ; count:inst2|out[0]  ; count:inst2|out[11] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.772      ;
; -1.719 ; count:inst2|out[2]  ; count:inst2|out[15] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.757      ;
; -1.718 ; count:inst2|out[1]  ; count:inst2|out[14] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.756      ;
; -1.674 ; count:inst2|out[3]  ; count:inst2|out[15] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.712      ;
; -1.654 ; count:inst2|out[0]  ; count:inst2|out[10] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.692      ;
; -1.639 ; count:inst2|out[2]  ; count:inst2|out[14] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.677      ;
; -1.638 ; count:inst2|out[1]  ; count:inst2|out[13] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.676      ;
; -1.633 ; count:inst2|out[6]  ; count:inst2|out[15] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.671      ;
; -1.594 ; count:inst2|out[3]  ; count:inst2|out[14] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.632      ;
; -1.574 ; count:inst2|out[0]  ; count:inst2|out[9]  ; switch       ; switch      ; 1.000        ; 0.000      ; 2.612      ;
; -1.559 ; count:inst2|out[2]  ; count:inst2|out[13] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.597      ;
; -1.558 ; count:inst2|out[1]  ; count:inst2|out[12] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.596      ;
; -1.553 ; count:inst2|out[6]  ; count:inst2|out[14] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.591      ;
; -1.551 ; count:inst2|out[4]  ; count:inst2|out[15] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.589      ;
; -1.520 ; count:inst2|out[5]  ; count:inst2|out[15] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.558      ;
; -1.514 ; count:inst2|out[3]  ; count:inst2|out[13] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.552      ;
; -1.494 ; count:inst2|out[0]  ; count:inst2|out[8]  ; switch       ; switch      ; 1.000        ; 0.000      ; 2.532      ;
; -1.479 ; count:inst2|out[2]  ; count:inst2|out[12] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.517      ;
; -1.478 ; count:inst2|out[1]  ; count:inst2|out[11] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.516      ;
; -1.473 ; count:inst2|out[6]  ; count:inst2|out[13] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.511      ;
; -1.471 ; count:inst2|out[4]  ; count:inst2|out[14] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.509      ;
; -1.440 ; count:inst2|out[5]  ; count:inst2|out[14] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.478      ;
; -1.434 ; count:inst2|out[3]  ; count:inst2|out[12] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.472      ;
; -1.399 ; count:inst2|out[2]  ; count:inst2|out[11] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.437      ;
; -1.398 ; count:inst2|out[1]  ; count:inst2|out[10] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.436      ;
; -1.393 ; count:inst2|out[6]  ; count:inst2|out[12] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.431      ;
; -1.391 ; count:inst2|out[0]  ; count:inst2|out[0]  ; switch       ; switch      ; 1.000        ; 0.000      ; 2.429      ;
; -1.391 ; count:inst2|out[4]  ; count:inst2|out[13] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.429      ;
; -1.360 ; count:inst2|out[5]  ; count:inst2|out[13] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.398      ;
; -1.355 ; count:inst2|out[8]  ; count:inst2|out[15] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.393      ;
; -1.354 ; count:inst2|out[3]  ; count:inst2|out[11] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.392      ;
; -1.320 ; count:inst2|out[0]  ; count:inst2|out[7]  ; switch       ; switch      ; 1.000        ; 0.000      ; 2.358      ;
; -1.319 ; count:inst2|out[2]  ; count:inst2|out[10] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.357      ;
; -1.318 ; count:inst2|out[7]  ; count:inst2|out[15] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.356      ;
; -1.318 ; count:inst2|out[1]  ; count:inst2|out[9]  ; switch       ; switch      ; 1.000        ; 0.000      ; 2.356      ;
; -1.313 ; count:inst2|out[6]  ; count:inst2|out[11] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.351      ;
; -1.311 ; count:inst2|out[4]  ; count:inst2|out[12] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.349      ;
; -1.280 ; count:inst2|out[5]  ; count:inst2|out[12] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.318      ;
; -1.275 ; count:inst2|out[8]  ; count:inst2|out[14] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.313      ;
; -1.274 ; count:inst2|out[3]  ; count:inst2|out[10] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.312      ;
; -1.240 ; count:inst2|out[0]  ; count:inst2|out[6]  ; switch       ; switch      ; 1.000        ; 0.000      ; 2.278      ;
; -1.239 ; count:inst2|out[2]  ; count:inst2|out[9]  ; switch       ; switch      ; 1.000        ; 0.000      ; 2.277      ;
; -1.238 ; count:inst2|out[7]  ; count:inst2|out[14] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.276      ;
; -1.238 ; count:inst2|out[1]  ; count:inst2|out[8]  ; switch       ; switch      ; 1.000        ; 0.000      ; 2.276      ;
; -1.233 ; count:inst2|out[6]  ; count:inst2|out[10] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.271      ;
; -1.231 ; count:inst2|out[4]  ; count:inst2|out[11] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.269      ;
; -1.200 ; count:inst2|out[5]  ; count:inst2|out[11] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.238      ;
; -1.195 ; count:inst2|out[8]  ; count:inst2|out[13] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.233      ;
; -1.194 ; count:inst2|out[3]  ; count:inst2|out[9]  ; switch       ; switch      ; 1.000        ; 0.000      ; 2.232      ;
; -1.160 ; count:inst2|out[0]  ; count:inst2|out[5]  ; switch       ; switch      ; 1.000        ; 0.000      ; 2.198      ;
; -1.159 ; count:inst2|out[2]  ; count:inst2|out[8]  ; switch       ; switch      ; 1.000        ; 0.000      ; 2.197      ;
; -1.158 ; count:inst2|out[7]  ; count:inst2|out[13] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.196      ;
; -1.153 ; count:inst2|out[6]  ; count:inst2|out[9]  ; switch       ; switch      ; 1.000        ; 0.000      ; 2.191      ;
; -1.151 ; count:inst2|out[4]  ; count:inst2|out[10] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.189      ;
; -1.120 ; count:inst2|out[5]  ; count:inst2|out[10] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.158      ;
; -1.115 ; count:inst2|out[8]  ; count:inst2|out[12] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.153      ;
; -1.114 ; count:inst2|out[3]  ; count:inst2|out[8]  ; switch       ; switch      ; 1.000        ; 0.000      ; 2.152      ;
; -1.080 ; count:inst2|out[0]  ; count:inst2|out[4]  ; switch       ; switch      ; 1.000        ; 0.000      ; 2.118      ;
; -1.078 ; count:inst2|out[7]  ; count:inst2|out[12] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.116      ;
; -1.073 ; count:inst2|out[6]  ; count:inst2|out[8]  ; switch       ; switch      ; 1.000        ; 0.000      ; 2.111      ;
; -1.071 ; count:inst2|out[4]  ; count:inst2|out[9]  ; switch       ; switch      ; 1.000        ; 0.000      ; 2.109      ;
; -1.064 ; count:inst2|out[1]  ; count:inst2|out[7]  ; switch       ; switch      ; 1.000        ; 0.000      ; 2.102      ;
; -1.056 ; count:inst2|out[9]  ; count:inst2|out[15] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.094      ;
; -1.040 ; count:inst2|out[5]  ; count:inst2|out[9]  ; switch       ; switch      ; 1.000        ; 0.000      ; 2.078      ;
; -1.035 ; count:inst2|out[8]  ; count:inst2|out[11] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.073      ;
; -1.012 ; count:inst2|out[10] ; count:inst2|out[15] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.050      ;
; -1.000 ; count:inst2|out[0]  ; count:inst2|out[3]  ; switch       ; switch      ; 1.000        ; 0.000      ; 2.038      ;
; -0.998 ; count:inst2|out[7]  ; count:inst2|out[11] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.036      ;
; -0.991 ; count:inst2|out[4]  ; count:inst2|out[8]  ; switch       ; switch      ; 1.000        ; 0.000      ; 2.029      ;
; -0.985 ; count:inst2|out[2]  ; count:inst2|out[7]  ; switch       ; switch      ; 1.000        ; 0.000      ; 2.023      ;
; -0.984 ; count:inst2|out[1]  ; count:inst2|out[6]  ; switch       ; switch      ; 1.000        ; 0.000      ; 2.022      ;
; -0.976 ; count:inst2|out[9]  ; count:inst2|out[14] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.014      ;
; -0.960 ; count:inst2|out[5]  ; count:inst2|out[8]  ; switch       ; switch      ; 1.000        ; 0.000      ; 1.998      ;
; -0.955 ; count:inst2|out[8]  ; count:inst2|out[10] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.993      ;
; -0.940 ; count:inst2|out[3]  ; count:inst2|out[7]  ; switch       ; switch      ; 1.000        ; 0.000      ; 1.978      ;
; -0.932 ; count:inst2|out[10] ; count:inst2|out[14] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.970      ;
; -0.920 ; count:inst2|out[0]  ; count:inst2|out[2]  ; switch       ; switch      ; 1.000        ; 0.000      ; 1.958      ;
; -0.918 ; count:inst2|out[7]  ; count:inst2|out[10] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.956      ;
; -0.905 ; count:inst2|out[2]  ; count:inst2|out[6]  ; switch       ; switch      ; 1.000        ; 0.000      ; 1.943      ;
; -0.904 ; count:inst2|out[1]  ; count:inst2|out[5]  ; switch       ; switch      ; 1.000        ; 0.000      ; 1.942      ;
; -0.899 ; count:inst2|out[6]  ; count:inst2|out[7]  ; switch       ; switch      ; 1.000        ; 0.000      ; 1.937      ;
; -0.897 ; count:inst2|out[11] ; count:inst2|out[15] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.935      ;
; -0.896 ; count:inst2|out[9]  ; count:inst2|out[13] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.934      ;
; -0.875 ; count:inst2|out[8]  ; count:inst2|out[9]  ; switch       ; switch      ; 1.000        ; 0.000      ; 1.913      ;
; -0.860 ; count:inst2|out[3]  ; count:inst2|out[6]  ; switch       ; switch      ; 1.000        ; 0.000      ; 1.898      ;
; -0.853 ; count:inst2|out[12] ; count:inst2|out[15] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.891      ;
; -0.852 ; count:inst2|out[10] ; count:inst2|out[13] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.890      ;
; -0.838 ; count:inst2|out[7]  ; count:inst2|out[9]  ; switch       ; switch      ; 1.000        ; 0.000      ; 1.876      ;
; -0.825 ; count:inst2|out[2]  ; count:inst2|out[5]  ; switch       ; switch      ; 1.000        ; 0.000      ; 1.863      ;
; -0.824 ; count:inst2|out[1]  ; count:inst2|out[4]  ; switch       ; switch      ; 1.000        ; 0.000      ; 1.862      ;
; -0.817 ; count:inst2|out[11] ; count:inst2|out[14] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.855      ;
; -0.817 ; count:inst2|out[4]  ; count:inst2|out[7]  ; switch       ; switch      ; 1.000        ; 0.000      ; 1.855      ;
; -0.816 ; count:inst2|out[9]  ; count:inst2|out[12] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.854      ;
; -0.786 ; count:inst2|out[5]  ; count:inst2|out[7]  ; switch       ; switch      ; 1.000        ; 0.000      ; 1.824      ;
; -0.780 ; count:inst2|out[3]  ; count:inst2|out[5]  ; switch       ; switch      ; 1.000        ; 0.000      ; 1.818      ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'inst|altpll_component|pll|clk[0]'                                                                                                                              ;
+-------+-----------------------------+-----------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.445 ; trigger_clock:inst5|k[2]    ; trigger_clock:inst5|k[2]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; trigger_clock:inst5|k[3]    ; trigger_clock:inst5|k[3]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.629 ; trigger_clock:inst5|i[31]   ; trigger_clock:inst5|i[31]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.915      ;
; 0.963 ; trigger_clock:inst5|out[11] ; trigger_clock:inst5|out[11] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.249      ;
; 0.972 ; trigger_clock:inst5|out[2]  ; trigger_clock:inst5|out[2]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; trigger_clock:inst5|out[4]  ; trigger_clock:inst5|out[4]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; trigger_clock:inst5|out[14] ; trigger_clock:inst5|out[14] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; trigger_clock:inst5|out[15] ; trigger_clock:inst5|out[15] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.258      ;
; 0.975 ; trigger_clock:inst5|i[17]   ; trigger_clock:inst5|i[17]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.261      ;
; 0.975 ; trigger_clock:inst5|i[1]    ; trigger_clock:inst5|i[1]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.261      ;
; 0.976 ; trigger_clock:inst5|i[9]    ; trigger_clock:inst5|i[9]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; trigger_clock:inst5|i[25]   ; trigger_clock:inst5|i[25]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; trigger_clock:inst5|i[2]    ; trigger_clock:inst5|i[2]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.262      ;
; 0.977 ; trigger_clock:inst5|i[4]    ; trigger_clock:inst5|i[4]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; trigger_clock:inst5|i[7]    ; trigger_clock:inst5|i[7]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; trigger_clock:inst5|i[11]   ; trigger_clock:inst5|i[11]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; trigger_clock:inst5|i[27]   ; trigger_clock:inst5|i[27]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; trigger_clock:inst5|i[29]   ; trigger_clock:inst5|i[29]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; trigger_clock:inst5|i[30]   ; trigger_clock:inst5|i[30]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 1.007 ; trigger_clock:inst5|i[19]   ; trigger_clock:inst5|i[19]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.293      ;
; 1.007 ; trigger_clock:inst5|i[28]   ; trigger_clock:inst5|i[28]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.293      ;
; 1.011 ; trigger_clock:inst5|i[10]   ; trigger_clock:inst5|i[10]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.297      ;
; 1.012 ; trigger_clock:inst5|i[12]   ; trigger_clock:inst5|i[12]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.298      ;
; 1.016 ; trigger_clock:inst5|i[5]    ; trigger_clock:inst5|i[5]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; trigger_clock:inst5|i[6]    ; trigger_clock:inst5|i[6]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; trigger_clock:inst5|i[3]    ; trigger_clock:inst5|i[3]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; trigger_clock:inst5|out[3]  ; trigger_clock:inst5|out[3]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; trigger_clock:inst5|out[5]  ; trigger_clock:inst5|out[5]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.017 ; trigger_clock:inst5|out[8]  ; trigger_clock:inst5|out[8]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.303      ;
; 1.018 ; trigger_clock:inst5|out[6]  ; trigger_clock:inst5|out[6]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.304      ;
; 1.018 ; trigger_clock:inst5|out[10] ; trigger_clock:inst5|out[10] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.304      ;
; 1.018 ; trigger_clock:inst5|out[12] ; trigger_clock:inst5|out[12] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.304      ;
; 1.167 ; trigger_clock:inst5|k[2]    ; trigger_clock:inst5|k[3]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.453      ;
; 1.180 ; trigger_clock:inst5|out[7]  ; trigger_clock:inst5|out[7]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.466      ;
; 1.230 ; trigger_clock:inst5|out[9]  ; trigger_clock:inst5|out[9]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.516      ;
; 1.242 ; trigger_clock:inst5|out[13] ; trigger_clock:inst5|out[13] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.528      ;
; 1.248 ; trigger_clock:inst5|out[0]  ; trigger_clock:inst5|out[0]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.534      ;
; 1.400 ; trigger_clock:inst5|out[11] ; trigger_clock:inst5|out[12] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.686      ;
; 1.404 ; trigger_clock:inst5|out[14] ; trigger_clock:inst5|out[15] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.690      ;
; 1.404 ; trigger_clock:inst5|out[2]  ; trigger_clock:inst5|out[3]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.690      ;
; 1.404 ; trigger_clock:inst5|out[4]  ; trigger_clock:inst5|out[5]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.690      ;
; 1.407 ; trigger_clock:inst5|i[1]    ; trigger_clock:inst5|i[2]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.693      ;
; 1.408 ; trigger_clock:inst5|i[9]    ; trigger_clock:inst5|i[10]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.694      ;
; 1.408 ; trigger_clock:inst5|i[2]    ; trigger_clock:inst5|i[3]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.694      ;
; 1.409 ; trigger_clock:inst5|i[30]   ; trigger_clock:inst5|i[31]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.695      ;
; 1.409 ; trigger_clock:inst5|i[29]   ; trigger_clock:inst5|i[30]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.695      ;
; 1.409 ; trigger_clock:inst5|i[27]   ; trigger_clock:inst5|i[28]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.695      ;
; 1.409 ; trigger_clock:inst5|i[11]   ; trigger_clock:inst5|i[12]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.695      ;
; 1.409 ; trigger_clock:inst5|i[4]    ; trigger_clock:inst5|i[5]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.695      ;
; 1.440 ; trigger_clock:inst5|i[28]   ; trigger_clock:inst5|i[29]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.726      ;
; 1.444 ; trigger_clock:inst5|i[10]   ; trigger_clock:inst5|i[11]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.730      ;
; 1.448 ; trigger_clock:inst5|out[8]  ; trigger_clock:inst5|out[9]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.734      ;
; 1.449 ; trigger_clock:inst5|out[10] ; trigger_clock:inst5|out[11] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; trigger_clock:inst5|out[3]  ; trigger_clock:inst5|out[4]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; trigger_clock:inst5|i[3]    ; trigger_clock:inst5|i[4]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; trigger_clock:inst5|i[6]    ; trigger_clock:inst5|i[7]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; trigger_clock:inst5|i[5]    ; trigger_clock:inst5|i[6]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; trigger_clock:inst5|out[5]  ; trigger_clock:inst5|out[6]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; trigger_clock:inst5|out[6]  ; trigger_clock:inst5|out[7]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; trigger_clock:inst5|out[12] ; trigger_clock:inst5|out[13] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.735      ;
; 1.480 ; trigger_clock:inst5|out[11] ; trigger_clock:inst5|out[13] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.766      ;
; 1.484 ; trigger_clock:inst5|out[2]  ; trigger_clock:inst5|out[4]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.770      ;
; 1.484 ; trigger_clock:inst5|out[4]  ; trigger_clock:inst5|out[6]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.770      ;
; 1.487 ; trigger_clock:inst5|i[17]   ; trigger_clock:inst5|i[19]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.773      ;
; 1.487 ; trigger_clock:inst5|i[1]    ; trigger_clock:inst5|i[3]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.773      ;
; 1.488 ; trigger_clock:inst5|i[25]   ; trigger_clock:inst5|i[27]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.774      ;
; 1.488 ; trigger_clock:inst5|i[9]    ; trigger_clock:inst5|i[11]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.774      ;
; 1.488 ; trigger_clock:inst5|i[2]    ; trigger_clock:inst5|i[4]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.774      ;
; 1.489 ; trigger_clock:inst5|i[29]   ; trigger_clock:inst5|i[31]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.775      ;
; 1.489 ; trigger_clock:inst5|i[27]   ; trigger_clock:inst5|i[29]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.775      ;
; 1.489 ; trigger_clock:inst5|i[4]    ; trigger_clock:inst5|i[6]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.775      ;
; 1.505 ; trigger_clock:inst5|out[1]  ; trigger_clock:inst5|out[1]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.791      ;
; 1.520 ; trigger_clock:inst5|i[28]   ; trigger_clock:inst5|i[30]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.806      ;
; 1.524 ; trigger_clock:inst5|i[10]   ; trigger_clock:inst5|i[12]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.810      ;
; 1.528 ; trigger_clock:inst5|out[8]  ; trigger_clock:inst5|out[10] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.814      ;
; 1.529 ; trigger_clock:inst5|out[12] ; trigger_clock:inst5|out[14] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.815      ;
; 1.529 ; trigger_clock:inst5|out[10] ; trigger_clock:inst5|out[12] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.815      ;
; 1.529 ; trigger_clock:inst5|out[3]  ; trigger_clock:inst5|out[5]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.815      ;
; 1.529 ; trigger_clock:inst5|i[3]    ; trigger_clock:inst5|i[5]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.815      ;
; 1.529 ; trigger_clock:inst5|i[5]    ; trigger_clock:inst5|i[7]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.815      ;
; 1.529 ; trigger_clock:inst5|out[5]  ; trigger_clock:inst5|out[7]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.815      ;
; 1.560 ; trigger_clock:inst5|out[11] ; trigger_clock:inst5|out[14] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.846      ;
; 1.564 ; trigger_clock:inst5|out[2]  ; trigger_clock:inst5|out[5]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.850      ;
; 1.564 ; trigger_clock:inst5|out[4]  ; trigger_clock:inst5|out[7]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.850      ;
; 1.567 ; trigger_clock:inst5|i[1]    ; trigger_clock:inst5|i[4]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.853      ;
; 1.568 ; trigger_clock:inst5|i[25]   ; trigger_clock:inst5|i[28]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.854      ;
; 1.568 ; trigger_clock:inst5|i[9]    ; trigger_clock:inst5|i[12]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.854      ;
; 1.568 ; trigger_clock:inst5|i[2]    ; trigger_clock:inst5|i[5]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.854      ;
; 1.569 ; trigger_clock:inst5|i[27]   ; trigger_clock:inst5|i[30]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.855      ;
; 1.569 ; trigger_clock:inst5|i[4]    ; trigger_clock:inst5|i[7]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.855      ;
; 1.590 ; trigger_clock:inst5|i[7]    ; trigger_clock:inst5|i[9]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.876      ;
; 1.600 ; trigger_clock:inst5|i[28]   ; trigger_clock:inst5|i[31]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.886      ;
; 1.608 ; trigger_clock:inst5|out[8]  ; trigger_clock:inst5|out[11] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.894      ;
; 1.609 ; trigger_clock:inst5|out[12] ; trigger_clock:inst5|out[15] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.895      ;
; 1.609 ; trigger_clock:inst5|out[10] ; trigger_clock:inst5|out[13] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.895      ;
; 1.609 ; trigger_clock:inst5|out[3]  ; trigger_clock:inst5|out[6]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.895      ;
; 1.609 ; trigger_clock:inst5|i[3]    ; trigger_clock:inst5|i[6]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.895      ;
; 1.623 ; trigger_clock:inst5|out[6]  ; trigger_clock:inst5|out[8]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.909      ;
; 1.628 ; trigger_clock:inst5|i[0]    ; trigger_clock:inst5|i[1]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.914      ;
; 1.630 ; trigger_clock:inst5|i[8]    ; trigger_clock:inst5|i[9]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.916      ;
+-------+-----------------------------+-----------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'switch'                                                                                               ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.629 ; count:inst2|out[15] ; count:inst2|out[15] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.915      ;
; 0.976 ; count:inst2|out[9]  ; count:inst2|out[9]  ; switch       ; switch      ; 0.000        ; 0.000      ; 1.262      ;
; 0.977 ; count:inst2|out[4]  ; count:inst2|out[4]  ; switch       ; switch      ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; count:inst2|out[7]  ; count:inst2|out[7]  ; switch       ; switch      ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; count:inst2|out[11] ; count:inst2|out[11] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; count:inst2|out[13] ; count:inst2|out[13] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; count:inst2|out[14] ; count:inst2|out[14] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.263      ;
; 0.984 ; count:inst2|out[1]  ; count:inst2|out[1]  ; switch       ; switch      ; 0.000        ; 0.000      ; 1.270      ;
; 0.985 ; count:inst2|out[2]  ; count:inst2|out[2]  ; switch       ; switch      ; 0.000        ; 0.000      ; 1.271      ;
; 1.011 ; count:inst2|out[10] ; count:inst2|out[10] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.297      ;
; 1.012 ; count:inst2|out[12] ; count:inst2|out[12] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.298      ;
; 1.019 ; count:inst2|out[3]  ; count:inst2|out[3]  ; switch       ; switch      ; 0.000        ; 0.000      ; 1.305      ;
; 1.025 ; count:inst2|out[5]  ; count:inst2|out[5]  ; switch       ; switch      ; 0.000        ; 0.000      ; 1.311      ;
; 1.195 ; count:inst2|out[8]  ; count:inst2|out[8]  ; switch       ; switch      ; 0.000        ; 0.000      ; 1.481      ;
; 1.219 ; count:inst2|out[6]  ; count:inst2|out[6]  ; switch       ; switch      ; 0.000        ; 0.000      ; 1.505      ;
; 1.241 ; count:inst2|out[0]  ; count:inst2|out[1]  ; switch       ; switch      ; 0.000        ; 0.000      ; 1.527      ;
; 1.408 ; count:inst2|out[9]  ; count:inst2|out[10] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.694      ;
; 1.409 ; count:inst2|out[14] ; count:inst2|out[15] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.695      ;
; 1.409 ; count:inst2|out[13] ; count:inst2|out[14] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.695      ;
; 1.409 ; count:inst2|out[11] ; count:inst2|out[12] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.695      ;
; 1.409 ; count:inst2|out[4]  ; count:inst2|out[5]  ; switch       ; switch      ; 0.000        ; 0.000      ; 1.695      ;
; 1.416 ; count:inst2|out[1]  ; count:inst2|out[2]  ; switch       ; switch      ; 0.000        ; 0.000      ; 1.702      ;
; 1.417 ; count:inst2|out[2]  ; count:inst2|out[3]  ; switch       ; switch      ; 0.000        ; 0.000      ; 1.703      ;
; 1.444 ; count:inst2|out[10] ; count:inst2|out[11] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.730      ;
; 1.445 ; count:inst2|out[12] ; count:inst2|out[13] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.731      ;
; 1.452 ; count:inst2|out[3]  ; count:inst2|out[4]  ; switch       ; switch      ; 0.000        ; 0.000      ; 1.738      ;
; 1.458 ; count:inst2|out[5]  ; count:inst2|out[6]  ; switch       ; switch      ; 0.000        ; 0.000      ; 1.744      ;
; 1.488 ; count:inst2|out[9]  ; count:inst2|out[11] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.774      ;
; 1.489 ; count:inst2|out[13] ; count:inst2|out[15] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.775      ;
; 1.489 ; count:inst2|out[11] ; count:inst2|out[13] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.775      ;
; 1.489 ; count:inst2|out[4]  ; count:inst2|out[6]  ; switch       ; switch      ; 0.000        ; 0.000      ; 1.775      ;
; 1.496 ; count:inst2|out[1]  ; count:inst2|out[3]  ; switch       ; switch      ; 0.000        ; 0.000      ; 1.782      ;
; 1.497 ; count:inst2|out[2]  ; count:inst2|out[4]  ; switch       ; switch      ; 0.000        ; 0.000      ; 1.783      ;
; 1.510 ; count:inst2|out[7]  ; count:inst2|out[8]  ; switch       ; switch      ; 0.000        ; 0.000      ; 1.796      ;
; 1.524 ; count:inst2|out[10] ; count:inst2|out[12] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.810      ;
; 1.525 ; count:inst2|out[12] ; count:inst2|out[14] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.811      ;
; 1.532 ; count:inst2|out[3]  ; count:inst2|out[5]  ; switch       ; switch      ; 0.000        ; 0.000      ; 1.818      ;
; 1.538 ; count:inst2|out[5]  ; count:inst2|out[7]  ; switch       ; switch      ; 0.000        ; 0.000      ; 1.824      ;
; 1.568 ; count:inst2|out[9]  ; count:inst2|out[12] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.854      ;
; 1.569 ; count:inst2|out[11] ; count:inst2|out[14] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.855      ;
; 1.569 ; count:inst2|out[4]  ; count:inst2|out[7]  ; switch       ; switch      ; 0.000        ; 0.000      ; 1.855      ;
; 1.576 ; count:inst2|out[1]  ; count:inst2|out[4]  ; switch       ; switch      ; 0.000        ; 0.000      ; 1.862      ;
; 1.577 ; count:inst2|out[2]  ; count:inst2|out[5]  ; switch       ; switch      ; 0.000        ; 0.000      ; 1.863      ;
; 1.590 ; count:inst2|out[7]  ; count:inst2|out[9]  ; switch       ; switch      ; 0.000        ; 0.000      ; 1.876      ;
; 1.604 ; count:inst2|out[10] ; count:inst2|out[13] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.890      ;
; 1.605 ; count:inst2|out[12] ; count:inst2|out[15] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.891      ;
; 1.612 ; count:inst2|out[3]  ; count:inst2|out[6]  ; switch       ; switch      ; 0.000        ; 0.000      ; 1.898      ;
; 1.627 ; count:inst2|out[8]  ; count:inst2|out[9]  ; switch       ; switch      ; 0.000        ; 0.000      ; 1.913      ;
; 1.648 ; count:inst2|out[9]  ; count:inst2|out[13] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.934      ;
; 1.649 ; count:inst2|out[11] ; count:inst2|out[15] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.935      ;
; 1.651 ; count:inst2|out[6]  ; count:inst2|out[7]  ; switch       ; switch      ; 0.000        ; 0.000      ; 1.937      ;
; 1.656 ; count:inst2|out[1]  ; count:inst2|out[5]  ; switch       ; switch      ; 0.000        ; 0.000      ; 1.942      ;
; 1.657 ; count:inst2|out[2]  ; count:inst2|out[6]  ; switch       ; switch      ; 0.000        ; 0.000      ; 1.943      ;
; 1.670 ; count:inst2|out[7]  ; count:inst2|out[10] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.956      ;
; 1.672 ; count:inst2|out[0]  ; count:inst2|out[2]  ; switch       ; switch      ; 0.000        ; 0.000      ; 1.958      ;
; 1.684 ; count:inst2|out[10] ; count:inst2|out[14] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.970      ;
; 1.692 ; count:inst2|out[3]  ; count:inst2|out[7]  ; switch       ; switch      ; 0.000        ; 0.000      ; 1.978      ;
; 1.707 ; count:inst2|out[8]  ; count:inst2|out[10] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.993      ;
; 1.712 ; count:inst2|out[5]  ; count:inst2|out[8]  ; switch       ; switch      ; 0.000        ; 0.000      ; 1.998      ;
; 1.728 ; count:inst2|out[9]  ; count:inst2|out[14] ; switch       ; switch      ; 0.000        ; 0.000      ; 2.014      ;
; 1.736 ; count:inst2|out[1]  ; count:inst2|out[6]  ; switch       ; switch      ; 0.000        ; 0.000      ; 2.022      ;
; 1.737 ; count:inst2|out[2]  ; count:inst2|out[7]  ; switch       ; switch      ; 0.000        ; 0.000      ; 2.023      ;
; 1.743 ; count:inst2|out[4]  ; count:inst2|out[8]  ; switch       ; switch      ; 0.000        ; 0.000      ; 2.029      ;
; 1.750 ; count:inst2|out[7]  ; count:inst2|out[11] ; switch       ; switch      ; 0.000        ; 0.000      ; 2.036      ;
; 1.752 ; count:inst2|out[0]  ; count:inst2|out[3]  ; switch       ; switch      ; 0.000        ; 0.000      ; 2.038      ;
; 1.764 ; count:inst2|out[10] ; count:inst2|out[15] ; switch       ; switch      ; 0.000        ; 0.000      ; 2.050      ;
; 1.787 ; count:inst2|out[8]  ; count:inst2|out[11] ; switch       ; switch      ; 0.000        ; 0.000      ; 2.073      ;
; 1.792 ; count:inst2|out[5]  ; count:inst2|out[9]  ; switch       ; switch      ; 0.000        ; 0.000      ; 2.078      ;
; 1.808 ; count:inst2|out[9]  ; count:inst2|out[15] ; switch       ; switch      ; 0.000        ; 0.000      ; 2.094      ;
; 1.816 ; count:inst2|out[1]  ; count:inst2|out[7]  ; switch       ; switch      ; 0.000        ; 0.000      ; 2.102      ;
; 1.823 ; count:inst2|out[4]  ; count:inst2|out[9]  ; switch       ; switch      ; 0.000        ; 0.000      ; 2.109      ;
; 1.825 ; count:inst2|out[6]  ; count:inst2|out[8]  ; switch       ; switch      ; 0.000        ; 0.000      ; 2.111      ;
; 1.830 ; count:inst2|out[7]  ; count:inst2|out[12] ; switch       ; switch      ; 0.000        ; 0.000      ; 2.116      ;
; 1.832 ; count:inst2|out[0]  ; count:inst2|out[4]  ; switch       ; switch      ; 0.000        ; 0.000      ; 2.118      ;
; 1.866 ; count:inst2|out[3]  ; count:inst2|out[8]  ; switch       ; switch      ; 0.000        ; 0.000      ; 2.152      ;
; 1.867 ; count:inst2|out[8]  ; count:inst2|out[12] ; switch       ; switch      ; 0.000        ; 0.000      ; 2.153      ;
; 1.872 ; count:inst2|out[5]  ; count:inst2|out[10] ; switch       ; switch      ; 0.000        ; 0.000      ; 2.158      ;
; 1.903 ; count:inst2|out[4]  ; count:inst2|out[10] ; switch       ; switch      ; 0.000        ; 0.000      ; 2.189      ;
; 1.905 ; count:inst2|out[6]  ; count:inst2|out[9]  ; switch       ; switch      ; 0.000        ; 0.000      ; 2.191      ;
; 1.910 ; count:inst2|out[7]  ; count:inst2|out[13] ; switch       ; switch      ; 0.000        ; 0.000      ; 2.196      ;
; 1.911 ; count:inst2|out[2]  ; count:inst2|out[8]  ; switch       ; switch      ; 0.000        ; 0.000      ; 2.197      ;
; 1.912 ; count:inst2|out[0]  ; count:inst2|out[5]  ; switch       ; switch      ; 0.000        ; 0.000      ; 2.198      ;
; 1.946 ; count:inst2|out[3]  ; count:inst2|out[9]  ; switch       ; switch      ; 0.000        ; 0.000      ; 2.232      ;
; 1.947 ; count:inst2|out[8]  ; count:inst2|out[13] ; switch       ; switch      ; 0.000        ; 0.000      ; 2.233      ;
; 1.952 ; count:inst2|out[5]  ; count:inst2|out[11] ; switch       ; switch      ; 0.000        ; 0.000      ; 2.238      ;
; 1.983 ; count:inst2|out[4]  ; count:inst2|out[11] ; switch       ; switch      ; 0.000        ; 0.000      ; 2.269      ;
; 1.985 ; count:inst2|out[6]  ; count:inst2|out[10] ; switch       ; switch      ; 0.000        ; 0.000      ; 2.271      ;
; 1.990 ; count:inst2|out[7]  ; count:inst2|out[14] ; switch       ; switch      ; 0.000        ; 0.000      ; 2.276      ;
; 1.990 ; count:inst2|out[1]  ; count:inst2|out[8]  ; switch       ; switch      ; 0.000        ; 0.000      ; 2.276      ;
; 1.991 ; count:inst2|out[2]  ; count:inst2|out[9]  ; switch       ; switch      ; 0.000        ; 0.000      ; 2.277      ;
; 1.992 ; count:inst2|out[0]  ; count:inst2|out[6]  ; switch       ; switch      ; 0.000        ; 0.000      ; 2.278      ;
; 2.026 ; count:inst2|out[3]  ; count:inst2|out[10] ; switch       ; switch      ; 0.000        ; 0.000      ; 2.312      ;
; 2.027 ; count:inst2|out[8]  ; count:inst2|out[14] ; switch       ; switch      ; 0.000        ; 0.000      ; 2.313      ;
; 2.032 ; count:inst2|out[5]  ; count:inst2|out[12] ; switch       ; switch      ; 0.000        ; 0.000      ; 2.318      ;
; 2.063 ; count:inst2|out[4]  ; count:inst2|out[12] ; switch       ; switch      ; 0.000        ; 0.000      ; 2.349      ;
; 2.065 ; count:inst2|out[6]  ; count:inst2|out[11] ; switch       ; switch      ; 0.000        ; 0.000      ; 2.351      ;
; 2.070 ; count:inst2|out[7]  ; count:inst2|out[15] ; switch       ; switch      ; 0.000        ; 0.000      ; 2.356      ;
; 2.070 ; count:inst2|out[1]  ; count:inst2|out[9]  ; switch       ; switch      ; 0.000        ; 0.000      ; 2.356      ;
; 2.071 ; count:inst2|out[2]  ; count:inst2|out[10] ; switch       ; switch      ; 0.000        ; 0.000      ; 2.357      ;
; 2.072 ; count:inst2|out[0]  ; count:inst2|out[7]  ; switch       ; switch      ; 0.000        ; 0.000      ; 2.358      ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'switch'                                                                                                                     ;
+-------+---------------------------+---------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node             ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------+----------------------------------+-------------+--------------+------------+------------+
; 2.228 ; trigger_clock:inst5|reset ; count:inst2|out[0]  ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 3.313      ; 1.623      ;
; 2.228 ; trigger_clock:inst5|reset ; count:inst2|out[1]  ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 3.313      ; 1.623      ;
; 2.228 ; trigger_clock:inst5|reset ; count:inst2|out[2]  ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 3.313      ; 1.623      ;
; 2.228 ; trigger_clock:inst5|reset ; count:inst2|out[3]  ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 3.313      ; 1.623      ;
; 2.228 ; trigger_clock:inst5|reset ; count:inst2|out[4]  ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 3.313      ; 1.623      ;
; 2.228 ; trigger_clock:inst5|reset ; count:inst2|out[5]  ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 3.313      ; 1.623      ;
; 2.228 ; trigger_clock:inst5|reset ; count:inst2|out[6]  ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 3.313      ; 1.623      ;
; 2.228 ; trigger_clock:inst5|reset ; count:inst2|out[7]  ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 3.313      ; 1.623      ;
; 2.228 ; trigger_clock:inst5|reset ; count:inst2|out[8]  ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 3.313      ; 1.623      ;
; 2.228 ; trigger_clock:inst5|reset ; count:inst2|out[9]  ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 3.313      ; 1.623      ;
; 2.228 ; trigger_clock:inst5|reset ; count:inst2|out[10] ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 3.313      ; 1.623      ;
; 2.228 ; trigger_clock:inst5|reset ; count:inst2|out[11] ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 3.313      ; 1.623      ;
; 2.228 ; trigger_clock:inst5|reset ; count:inst2|out[12] ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 3.313      ; 1.623      ;
; 2.228 ; trigger_clock:inst5|reset ; count:inst2|out[13] ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 3.313      ; 1.623      ;
; 2.228 ; trigger_clock:inst5|reset ; count:inst2|out[14] ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 3.313      ; 1.623      ;
; 2.228 ; trigger_clock:inst5|reset ; count:inst2|out[15] ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 3.313      ; 1.623      ;
+-------+---------------------------+---------------------+----------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'switch'                                                                                                                       ;
+--------+---------------------------+---------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node             ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------+----------------------------------+-------------+--------------+------------+------------+
; -1.476 ; trigger_clock:inst5|reset ; count:inst2|out[0]  ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 3.313      ; 1.623      ;
; -1.476 ; trigger_clock:inst5|reset ; count:inst2|out[1]  ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 3.313      ; 1.623      ;
; -1.476 ; trigger_clock:inst5|reset ; count:inst2|out[2]  ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 3.313      ; 1.623      ;
; -1.476 ; trigger_clock:inst5|reset ; count:inst2|out[3]  ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 3.313      ; 1.623      ;
; -1.476 ; trigger_clock:inst5|reset ; count:inst2|out[4]  ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 3.313      ; 1.623      ;
; -1.476 ; trigger_clock:inst5|reset ; count:inst2|out[5]  ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 3.313      ; 1.623      ;
; -1.476 ; trigger_clock:inst5|reset ; count:inst2|out[6]  ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 3.313      ; 1.623      ;
; -1.476 ; trigger_clock:inst5|reset ; count:inst2|out[7]  ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 3.313      ; 1.623      ;
; -1.476 ; trigger_clock:inst5|reset ; count:inst2|out[8]  ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 3.313      ; 1.623      ;
; -1.476 ; trigger_clock:inst5|reset ; count:inst2|out[9]  ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 3.313      ; 1.623      ;
; -1.476 ; trigger_clock:inst5|reset ; count:inst2|out[10] ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 3.313      ; 1.623      ;
; -1.476 ; trigger_clock:inst5|reset ; count:inst2|out[11] ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 3.313      ; 1.623      ;
; -1.476 ; trigger_clock:inst5|reset ; count:inst2|out[12] ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 3.313      ; 1.623      ;
; -1.476 ; trigger_clock:inst5|reset ; count:inst2|out[13] ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 3.313      ; 1.623      ;
; -1.476 ; trigger_clock:inst5|reset ; count:inst2|out[14] ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 3.313      ; 1.623      ;
; -1.476 ; trigger_clock:inst5|reset ; count:inst2|out[15] ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 3.313      ; 1.623      ;
+--------+---------------------------+---------------------+----------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'switch'                                                              ;
+--------+--------------+----------------+------------------+--------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target              ;
+--------+--------------+----------------+------------------+--------+------------+---------------------+
; -1.469 ; 1.000        ; 2.469          ; Port Rate        ; switch ; Rise       ; switch              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[0]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[0]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[10] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[10] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[11] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[11] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[12] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[12] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[13] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[13] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[14] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[14] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[15] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[15] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[1]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[1]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[2]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[2]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[3]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[3]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[4]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[4]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[5]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[5]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[6]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[6]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[7]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[7]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[8]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[8]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[9]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[0]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[0]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[10]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[10]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[11]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[11]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[12]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[12]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[13]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[13]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[14]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[14]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[15]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[15]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[1]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[1]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[2]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[2]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[3]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[3]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[4]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[4]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[5]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[5]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[6]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[6]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[7]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[7]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[8]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[8]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[9]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[9]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; switch|combout      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; switch|combout      ;
+--------+--------------+----------------+------------------+--------+------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'inst|altpll_component|pll|clk[0]'                                                                     ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-----------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                      ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-----------------------------+
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[0]    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[0]    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[10]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[10]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[11]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[11]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[12]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[12]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[13]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[13]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[14]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[14]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[15]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[15]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[16]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[16]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[17]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[17]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[18]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[18]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[19]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[19]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[1]    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[1]    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[20]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[20]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[21]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[21]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[22]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[22]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[23]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[23]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[24]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[24]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[25]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[25]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[26]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[26]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[27]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[27]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[28]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[28]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[29]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[29]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[2]    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[2]    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[30]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[30]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[31]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[31]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[3]    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[3]    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[4]    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[4]    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[5]    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[5]    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[6]    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[6]    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[7]    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[7]    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[8]    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[8]    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[9]    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[9]    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|k[2]    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|k[2]    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|k[3]    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|k[3]    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[0]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[0]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[10] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[10] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[11] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[11] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[12] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[12] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[13] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[13] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[14] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[14] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[15] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[15] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[1]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[1]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[2]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[2]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[3]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[3]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[4]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[4]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[5]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[5]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[6]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[6]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[7]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[7]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[8]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[8]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[9]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[9]  ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-----------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'osc'                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc   ; Rise       ; inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc   ; Rise       ; inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc   ; Rise       ; inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc   ; Rise       ; inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc   ; Rise       ; osc|combout                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc   ; Rise       ; osc|combout                        ;
; 17.369 ; 20.000       ; 2.631          ; Port Rate        ; osc   ; Rise       ; osc                                ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+


+----------------------------------------------------------------------------------------+
; Setup Times                                                                            ;
+-----------+------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+------------+-------+-------+------------+----------------------------------+
; zero      ; osc        ; 9.401 ; 9.401 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------+


+------------------------------------------------------------------------------------------+
; Hold Times                                                                               ;
+-----------+------------+--------+--------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-----------+------------+--------+--------+------------+----------------------------------+
; zero      ; osc        ; -6.923 ; -6.923 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+----------------------------------+


+------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                    ;
+-----------+------------+--------+--------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-----------+------------+--------+--------+------------+----------------------------------+
; LED2      ; osc        ; 5.520  ; 5.520  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; ones[*]   ; osc        ; 11.716 ; 11.716 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[0]  ; osc        ; 11.648 ; 11.648 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[1]  ; osc        ; 11.485 ; 11.485 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[2]  ; osc        ; 11.290 ; 11.290 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[3]  ; osc        ; 11.363 ; 11.363 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[4]  ; osc        ; 11.716 ; 11.716 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[5]  ; osc        ; 11.597 ; 11.597 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[6]  ; osc        ; 11.707 ; 11.707 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+----------------------------------+


+----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                          ;
+-----------+------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+------------+-------+-------+------------+----------------------------------+
; LED2      ; osc        ; 5.520 ; 5.520 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; ones[*]   ; osc        ; 7.090 ; 7.090 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[0]  ; osc        ; 7.460 ; 7.460 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[1]  ; osc        ; 7.367 ; 7.367 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[2]  ; osc        ; 7.090 ; 7.090 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[3]  ; osc        ; 7.175 ; 7.175 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[4]  ; osc        ; 7.537 ; 7.537 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[5]  ; osc        ; 7.407 ; 7.407 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[6]  ; osc        ; 7.528 ; 7.528 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; in1        ; LED[0]      ; 4.635  ;        ;        ; 4.635  ;
; in1        ; ones[0]     ; 13.466 ; 13.466 ; 13.466 ; 13.466 ;
; in1        ; ones[1]     ; 13.303 ; 13.303 ; 13.303 ; 13.303 ;
; in1        ; ones[2]     ; 13.108 ; 13.108 ; 13.108 ; 13.108 ;
; in1        ; ones[3]     ; 13.181 ; 13.181 ; 13.181 ; 13.181 ;
; in1        ; ones[4]     ; 13.534 ; 13.534 ; 13.534 ; 13.534 ;
; in1        ; ones[5]     ; 13.415 ; 13.415 ; 13.415 ; 13.415 ;
; in1        ; ones[6]     ; 13.525 ; 13.525 ; 13.525 ; 13.525 ;
; in2        ; LED[1]      ; 4.978  ;        ;        ; 4.978  ;
; in2        ; ones[0]     ; 12.819 ; 12.819 ; 12.819 ; 12.819 ;
; in2        ; ones[1]     ; 12.656 ; 12.656 ; 12.656 ; 12.656 ;
; in2        ; ones[2]     ; 12.461 ; 12.461 ; 12.461 ; 12.461 ;
; in2        ; ones[3]     ; 12.534 ; 12.534 ; 12.534 ; 12.534 ;
; in2        ; ones[4]     ; 12.887 ; 12.887 ; 12.887 ; 12.887 ;
; in2        ; ones[5]     ; 12.768 ; 12.768 ; 12.768 ; 12.768 ;
; in2        ; ones[6]     ; 12.878 ; 12.878 ; 12.878 ; 12.878 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; in1        ; LED[0]      ; 4.635  ;        ;        ; 4.635  ;
; in1        ; ones[0]     ; 10.081 ; 10.081 ; 10.081 ; 10.081 ;
; in1        ; ones[1]     ; 9.988  ; 9.988  ; 9.988  ; 9.988  ;
; in1        ; ones[2]     ; 9.711  ; 9.711  ; 9.711  ; 9.711  ;
; in1        ; ones[3]     ; 9.796  ; 9.796  ; 9.796  ; 9.796  ;
; in1        ; ones[4]     ; 10.158 ; 10.158 ; 10.158 ; 10.158 ;
; in1        ; ones[5]     ; 10.028 ; 10.028 ; 10.028 ; 10.028 ;
; in1        ; ones[6]     ; 10.149 ; 10.149 ; 10.149 ; 10.149 ;
; in2        ; LED[1]      ; 4.978  ;        ;        ; 4.978  ;
; in2        ; ones[0]     ; 9.161  ; 9.161  ; 9.161  ; 9.161  ;
; in2        ; ones[1]     ; 9.068  ; 9.068  ; 9.068  ; 9.068  ;
; in2        ; ones[2]     ; 8.791  ; 8.791  ; 8.791  ; 8.791  ;
; in2        ; ones[3]     ; 8.876  ; 8.876  ; 8.876  ; 8.876  ;
; in2        ; ones[4]     ; 9.238  ; 9.238  ; 9.238  ; 9.238  ;
; in2        ; ones[5]     ; 9.108  ; 9.108  ; 9.108  ; 9.108  ;
; in2        ; ones[6]     ; 9.229  ; 9.229  ; 9.229  ; 9.229  ;
+------------+-------------+--------+--------+--------+--------+


+-----------------------------------------------------------+
; Fast Model Setup Summary                                  ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; inst|altpll_component|pll|clk[0] ; -3.006 ; -43.324       ;
; switch                           ; -0.226 ; -0.847        ;
+----------------------------------+--------+---------------+


+----------------------------------------------------------+
; Fast Model Hold Summary                                  ;
+----------------------------------+-------+---------------+
; Clock                            ; Slack ; End Point TNS ;
+----------------------------------+-------+---------------+
; inst|altpll_component|pll|clk[0] ; 0.215 ; 0.000         ;
; switch                           ; 0.243 ; 0.000         ;
+----------------------------------+-------+---------------+


+--------------------------------+
; Fast Model Recovery Summary    ;
+--------+-------+---------------+
; Clock  ; Slack ; End Point TNS ;
+--------+-------+---------------+
; switch ; 1.624 ; 0.000         ;
+--------+-------+---------------+


+---------------------------------+
; Fast Model Removal Summary      ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; switch ; -0.744 ; -11.904       ;
+--------+--------+---------------+


+-----------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                    ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; switch                           ; -1.222 ; -17.222       ;
; inst|altpll_component|pll|clk[0] ; 9.000  ; 0.000         ;
; osc                              ; 10.000 ; 0.000         ;
+----------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'inst|altpll_component|pll|clk[0]'                                                                                                  ;
+--------+---------------------+-----------------------------+--------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node                     ; Launch Clock ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+-----------------------------+--------------+----------------------------------+--------------+------------+------------+
; -3.006 ; count:inst2|out[0]  ; trigger_clock:inst5|out[15] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.897     ; 1.641      ;
; -2.971 ; count:inst2|out[0]  ; trigger_clock:inst5|out[14] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.897     ; 1.606      ;
; -2.936 ; count:inst2|out[0]  ; trigger_clock:inst5|out[13] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.897     ; 1.571      ;
; -2.901 ; count:inst2|out[0]  ; trigger_clock:inst5|out[12] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.897     ; 1.536      ;
; -2.895 ; count:inst2|out[9]  ; trigger_clock:inst5|out[15] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.897     ; 1.530      ;
; -2.879 ; count:inst2|out[1]  ; trigger_clock:inst5|out[15] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.897     ; 1.514      ;
; -2.872 ; count:inst2|out[4]  ; trigger_clock:inst5|out[15] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.897     ; 1.507      ;
; -2.868 ; count:inst2|out[2]  ; trigger_clock:inst5|out[15] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.897     ; 1.503      ;
; -2.866 ; count:inst2|out[0]  ; trigger_clock:inst5|out[11] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.897     ; 1.501      ;
; -2.860 ; count:inst2|out[9]  ; trigger_clock:inst5|out[14] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.897     ; 1.495      ;
; -2.844 ; count:inst2|out[1]  ; trigger_clock:inst5|out[14] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.897     ; 1.479      ;
; -2.837 ; count:inst2|out[4]  ; trigger_clock:inst5|out[14] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.897     ; 1.472      ;
; -2.833 ; count:inst2|out[2]  ; trigger_clock:inst5|out[14] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.897     ; 1.468      ;
; -2.831 ; count:inst2|out[0]  ; trigger_clock:inst5|out[10] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.897     ; 1.466      ;
; -2.825 ; count:inst2|out[9]  ; trigger_clock:inst5|out[13] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.897     ; 1.460      ;
; -2.810 ; count:inst2|out[3]  ; trigger_clock:inst5|out[15] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.897     ; 1.445      ;
; -2.809 ; count:inst2|out[1]  ; trigger_clock:inst5|out[13] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.897     ; 1.444      ;
; -2.807 ; count:inst2|out[10] ; trigger_clock:inst5|out[15] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.897     ; 1.442      ;
; -2.805 ; count:inst2|out[8]  ; trigger_clock:inst5|out[15] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.897     ; 1.440      ;
; -2.802 ; count:inst2|out[4]  ; trigger_clock:inst5|out[13] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.897     ; 1.437      ;
; -2.798 ; count:inst2|out[2]  ; trigger_clock:inst5|out[13] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.897     ; 1.433      ;
; -2.796 ; count:inst2|out[0]  ; trigger_clock:inst5|out[9]  ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.897     ; 1.431      ;
; -2.795 ; count:inst2|out[5]  ; trigger_clock:inst5|out[15] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.897     ; 1.430      ;
; -2.790 ; count:inst2|out[9]  ; trigger_clock:inst5|out[12] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.897     ; 1.425      ;
; -2.775 ; count:inst2|out[3]  ; trigger_clock:inst5|out[14] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.897     ; 1.410      ;
; -2.774 ; count:inst2|out[1]  ; trigger_clock:inst5|out[12] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.897     ; 1.409      ;
; -2.772 ; count:inst2|out[10] ; trigger_clock:inst5|out[14] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.897     ; 1.407      ;
; -2.770 ; count:inst2|out[8]  ; trigger_clock:inst5|out[14] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.897     ; 1.405      ;
; -2.767 ; count:inst2|out[4]  ; trigger_clock:inst5|out[12] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.897     ; 1.402      ;
; -2.765 ; count:inst2|out[11] ; trigger_clock:inst5|out[15] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.897     ; 1.400      ;
; -2.763 ; count:inst2|out[2]  ; trigger_clock:inst5|out[12] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.897     ; 1.398      ;
; -2.761 ; count:inst2|out[0]  ; trigger_clock:inst5|out[8]  ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.897     ; 1.396      ;
; -2.760 ; count:inst2|out[5]  ; trigger_clock:inst5|out[14] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.897     ; 1.395      ;
; -2.755 ; count:inst2|out[9]  ; trigger_clock:inst5|out[11] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.897     ; 1.390      ;
; -2.754 ; count:inst2|out[6]  ; trigger_clock:inst5|out[15] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.897     ; 1.389      ;
; -2.740 ; count:inst2|out[3]  ; trigger_clock:inst5|out[13] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.897     ; 1.375      ;
; -2.739 ; count:inst2|out[1]  ; trigger_clock:inst5|out[11] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.897     ; 1.374      ;
; -2.737 ; count:inst2|out[10] ; trigger_clock:inst5|out[13] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.897     ; 1.372      ;
; -2.735 ; count:inst2|out[8]  ; trigger_clock:inst5|out[13] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.897     ; 1.370      ;
; -2.732 ; count:inst2|out[4]  ; trigger_clock:inst5|out[11] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.897     ; 1.367      ;
; -2.730 ; count:inst2|out[11] ; trigger_clock:inst5|out[14] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.897     ; 1.365      ;
; -2.728 ; count:inst2|out[2]  ; trigger_clock:inst5|out[11] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.897     ; 1.363      ;
; -2.725 ; count:inst2|out[5]  ; trigger_clock:inst5|out[13] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.897     ; 1.360      ;
; -2.720 ; count:inst2|out[9]  ; trigger_clock:inst5|out[10] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.897     ; 1.355      ;
; -2.719 ; count:inst2|out[6]  ; trigger_clock:inst5|out[14] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.897     ; 1.354      ;
; -2.705 ; count:inst2|out[3]  ; trigger_clock:inst5|out[12] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.897     ; 1.340      ;
; -2.704 ; count:inst2|out[1]  ; trigger_clock:inst5|out[10] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.897     ; 1.339      ;
; -2.702 ; count:inst2|out[7]  ; trigger_clock:inst5|out[15] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.897     ; 1.337      ;
; -2.702 ; count:inst2|out[10] ; trigger_clock:inst5|out[12] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.897     ; 1.337      ;
; -2.700 ; count:inst2|out[8]  ; trigger_clock:inst5|out[12] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.897     ; 1.335      ;
; -2.697 ; count:inst2|out[4]  ; trigger_clock:inst5|out[10] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.897     ; 1.332      ;
; -2.695 ; count:inst2|out[11] ; trigger_clock:inst5|out[13] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.897     ; 1.330      ;
; -2.693 ; count:inst2|out[2]  ; trigger_clock:inst5|out[10] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.897     ; 1.328      ;
; -2.690 ; count:inst2|out[5]  ; trigger_clock:inst5|out[12] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.897     ; 1.325      ;
; -2.684 ; count:inst2|out[6]  ; trigger_clock:inst5|out[13] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.897     ; 1.319      ;
; -2.670 ; count:inst2|out[3]  ; trigger_clock:inst5|out[11] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.897     ; 1.305      ;
; -2.669 ; count:inst2|out[1]  ; trigger_clock:inst5|out[9]  ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.897     ; 1.304      ;
; -2.667 ; count:inst2|out[0]  ; trigger_clock:inst5|out[7]  ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.897     ; 1.302      ;
; -2.667 ; count:inst2|out[7]  ; trigger_clock:inst5|out[14] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.897     ; 1.302      ;
; -2.667 ; count:inst2|out[10] ; trigger_clock:inst5|out[11] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.897     ; 1.302      ;
; -2.665 ; count:inst2|out[8]  ; trigger_clock:inst5|out[11] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.897     ; 1.300      ;
; -2.662 ; count:inst2|out[4]  ; trigger_clock:inst5|out[9]  ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.897     ; 1.297      ;
; -2.660 ; count:inst2|out[11] ; trigger_clock:inst5|out[12] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.897     ; 1.295      ;
; -2.658 ; count:inst2|out[2]  ; trigger_clock:inst5|out[9]  ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.897     ; 1.293      ;
; -2.655 ; count:inst2|out[5]  ; trigger_clock:inst5|out[11] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.897     ; 1.290      ;
; -2.649 ; count:inst2|out[6]  ; trigger_clock:inst5|out[12] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.897     ; 1.284      ;
; -2.646 ; count:inst2|out[13] ; trigger_clock:inst5|out[15] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.897     ; 1.281      ;
; -2.635 ; count:inst2|out[3]  ; trigger_clock:inst5|out[10] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.897     ; 1.270      ;
; -2.634 ; count:inst2|out[1]  ; trigger_clock:inst5|out[8]  ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.897     ; 1.269      ;
; -2.632 ; count:inst2|out[0]  ; trigger_clock:inst5|out[6]  ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.897     ; 1.267      ;
; -2.632 ; count:inst2|out[7]  ; trigger_clock:inst5|out[13] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.897     ; 1.267      ;
; -2.630 ; count:inst2|out[8]  ; trigger_clock:inst5|out[10] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.897     ; 1.265      ;
; -2.627 ; count:inst2|out[4]  ; trigger_clock:inst5|out[8]  ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.897     ; 1.262      ;
; -2.623 ; count:inst2|out[2]  ; trigger_clock:inst5|out[8]  ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.897     ; 1.258      ;
; -2.620 ; count:inst2|out[5]  ; trigger_clock:inst5|out[10] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.897     ; 1.255      ;
; -2.619 ; count:inst2|out[14] ; trigger_clock:inst5|out[15] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.897     ; 1.254      ;
; -2.614 ; count:inst2|out[6]  ; trigger_clock:inst5|out[11] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.897     ; 1.249      ;
; -2.611 ; count:inst2|out[13] ; trigger_clock:inst5|out[14] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.897     ; 1.246      ;
; -2.600 ; count:inst2|out[3]  ; trigger_clock:inst5|out[9]  ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.897     ; 1.235      ;
; -2.597 ; count:inst2|out[0]  ; trigger_clock:inst5|out[5]  ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.897     ; 1.232      ;
; -2.597 ; count:inst2|out[7]  ; trigger_clock:inst5|out[12] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.897     ; 1.232      ;
; -2.595 ; count:inst2|out[8]  ; trigger_clock:inst5|out[9]  ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.897     ; 1.230      ;
; -2.585 ; count:inst2|out[5]  ; trigger_clock:inst5|out[9]  ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.897     ; 1.220      ;
; -2.584 ; count:inst2|out[12] ; trigger_clock:inst5|out[15] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.897     ; 1.219      ;
; -2.582 ; count:inst2|out[9]  ; trigger_clock:inst5|out[9]  ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.897     ; 1.217      ;
; -2.566 ; count:inst2|out[6]  ; trigger_clock:inst5|out[10] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.897     ; 1.201      ;
; -2.565 ; count:inst2|out[3]  ; trigger_clock:inst5|out[8]  ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.897     ; 1.200      ;
; -2.562 ; count:inst2|out[0]  ; trigger_clock:inst5|out[4]  ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.897     ; 1.197      ;
; -2.562 ; count:inst2|out[7]  ; trigger_clock:inst5|out[11] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.897     ; 1.197      ;
; -2.550 ; count:inst2|out[5]  ; trigger_clock:inst5|out[8]  ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.897     ; 1.185      ;
; -2.549 ; count:inst2|out[12] ; trigger_clock:inst5|out[14] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.897     ; 1.184      ;
; -2.540 ; count:inst2|out[1]  ; trigger_clock:inst5|out[7]  ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.897     ; 1.175      ;
; -2.533 ; count:inst2|out[4]  ; trigger_clock:inst5|out[7]  ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.897     ; 1.168      ;
; -2.531 ; count:inst2|out[6]  ; trigger_clock:inst5|out[9]  ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.897     ; 1.166      ;
; -2.529 ; count:inst2|out[10] ; trigger_clock:inst5|out[10] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.897     ; 1.164      ;
; -2.529 ; count:inst2|out[2]  ; trigger_clock:inst5|out[7]  ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.897     ; 1.164      ;
; -2.527 ; count:inst2|out[0]  ; trigger_clock:inst5|out[3]  ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.897     ; 1.162      ;
; -2.527 ; count:inst2|out[7]  ; trigger_clock:inst5|out[10] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.897     ; 1.162      ;
; -2.520 ; count:inst2|out[11] ; trigger_clock:inst5|out[11] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.897     ; 1.155      ;
; -2.514 ; count:inst2|out[12] ; trigger_clock:inst5|out[13] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.897     ; 1.149      ;
+--------+---------------------+-----------------------------+--------------+----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'switch'                                                                                               ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -0.226 ; count:inst2|out[0]  ; count:inst2|out[15] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.258      ;
; -0.191 ; count:inst2|out[0]  ; count:inst2|out[14] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.223      ;
; -0.156 ; count:inst2|out[0]  ; count:inst2|out[13] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.188      ;
; -0.134 ; count:inst2|out[1]  ; count:inst2|out[15] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.166      ;
; -0.121 ; count:inst2|out[0]  ; count:inst2|out[12] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.153      ;
; -0.100 ; count:inst2|out[2]  ; count:inst2|out[15] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.132      ;
; -0.099 ; count:inst2|out[1]  ; count:inst2|out[14] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.131      ;
; -0.086 ; count:inst2|out[0]  ; count:inst2|out[11] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.118      ;
; -0.077 ; count:inst2|out[3]  ; count:inst2|out[15] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.109      ;
; -0.065 ; count:inst2|out[2]  ; count:inst2|out[14] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.097      ;
; -0.064 ; count:inst2|out[1]  ; count:inst2|out[13] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.096      ;
; -0.051 ; count:inst2|out[0]  ; count:inst2|out[10] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.083      ;
; -0.046 ; count:inst2|out[6]  ; count:inst2|out[15] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.078      ;
; -0.042 ; count:inst2|out[3]  ; count:inst2|out[14] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.074      ;
; -0.030 ; count:inst2|out[2]  ; count:inst2|out[13] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.062      ;
; -0.029 ; count:inst2|out[1]  ; count:inst2|out[12] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.061      ;
; -0.028 ; count:inst2|out[4]  ; count:inst2|out[15] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.060      ;
; -0.016 ; count:inst2|out[0]  ; count:inst2|out[9]  ; switch       ; switch      ; 1.000        ; 0.000      ; 1.048      ;
; -0.011 ; count:inst2|out[6]  ; count:inst2|out[14] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.043      ;
; -0.009 ; count:inst2|out[5]  ; count:inst2|out[15] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.041      ;
; -0.007 ; count:inst2|out[3]  ; count:inst2|out[13] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.039      ;
; 0.005  ; count:inst2|out[2]  ; count:inst2|out[12] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.027      ;
; 0.006  ; count:inst2|out[1]  ; count:inst2|out[11] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.026      ;
; 0.007  ; count:inst2|out[4]  ; count:inst2|out[14] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.025      ;
; 0.019  ; count:inst2|out[0]  ; count:inst2|out[8]  ; switch       ; switch      ; 1.000        ; 0.000      ; 1.013      ;
; 0.024  ; count:inst2|out[6]  ; count:inst2|out[13] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.008      ;
; 0.026  ; count:inst2|out[5]  ; count:inst2|out[14] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.006      ;
; 0.028  ; count:inst2|out[3]  ; count:inst2|out[12] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.004      ;
; 0.040  ; count:inst2|out[2]  ; count:inst2|out[11] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.992      ;
; 0.041  ; count:inst2|out[1]  ; count:inst2|out[10] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.991      ;
; 0.042  ; count:inst2|out[4]  ; count:inst2|out[13] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.990      ;
; 0.059  ; count:inst2|out[6]  ; count:inst2|out[12] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.973      ;
; 0.061  ; count:inst2|out[5]  ; count:inst2|out[13] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.971      ;
; 0.062  ; count:inst2|out[0]  ; count:inst2|out[0]  ; switch       ; switch      ; 1.000        ; 0.000      ; 0.970      ;
; 0.063  ; count:inst2|out[3]  ; count:inst2|out[11] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.969      ;
; 0.075  ; count:inst2|out[2]  ; count:inst2|out[10] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.957      ;
; 0.076  ; count:inst2|out[1]  ; count:inst2|out[9]  ; switch       ; switch      ; 1.000        ; 0.000      ; 0.956      ;
; 0.077  ; count:inst2|out[4]  ; count:inst2|out[12] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.955      ;
; 0.081  ; count:inst2|out[7]  ; count:inst2|out[15] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.951      ;
; 0.094  ; count:inst2|out[6]  ; count:inst2|out[11] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.938      ;
; 0.096  ; count:inst2|out[8]  ; count:inst2|out[15] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.936      ;
; 0.096  ; count:inst2|out[5]  ; count:inst2|out[12] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.936      ;
; 0.098  ; count:inst2|out[3]  ; count:inst2|out[10] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.934      ;
; 0.110  ; count:inst2|out[2]  ; count:inst2|out[9]  ; switch       ; switch      ; 1.000        ; 0.000      ; 0.922      ;
; 0.111  ; count:inst2|out[1]  ; count:inst2|out[8]  ; switch       ; switch      ; 1.000        ; 0.000      ; 0.921      ;
; 0.112  ; count:inst2|out[4]  ; count:inst2|out[11] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.920      ;
; 0.113  ; count:inst2|out[0]  ; count:inst2|out[7]  ; switch       ; switch      ; 1.000        ; 0.000      ; 0.919      ;
; 0.116  ; count:inst2|out[7]  ; count:inst2|out[14] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.916      ;
; 0.129  ; count:inst2|out[6]  ; count:inst2|out[10] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.903      ;
; 0.131  ; count:inst2|out[8]  ; count:inst2|out[14] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.901      ;
; 0.131  ; count:inst2|out[5]  ; count:inst2|out[11] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.901      ;
; 0.133  ; count:inst2|out[3]  ; count:inst2|out[9]  ; switch       ; switch      ; 1.000        ; 0.000      ; 0.899      ;
; 0.145  ; count:inst2|out[2]  ; count:inst2|out[8]  ; switch       ; switch      ; 1.000        ; 0.000      ; 0.887      ;
; 0.147  ; count:inst2|out[4]  ; count:inst2|out[10] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.885      ;
; 0.148  ; count:inst2|out[0]  ; count:inst2|out[6]  ; switch       ; switch      ; 1.000        ; 0.000      ; 0.884      ;
; 0.151  ; count:inst2|out[7]  ; count:inst2|out[13] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.881      ;
; 0.164  ; count:inst2|out[6]  ; count:inst2|out[9]  ; switch       ; switch      ; 1.000        ; 0.000      ; 0.868      ;
; 0.166  ; count:inst2|out[8]  ; count:inst2|out[13] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.866      ;
; 0.166  ; count:inst2|out[5]  ; count:inst2|out[10] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.866      ;
; 0.168  ; count:inst2|out[3]  ; count:inst2|out[8]  ; switch       ; switch      ; 1.000        ; 0.000      ; 0.864      ;
; 0.182  ; count:inst2|out[4]  ; count:inst2|out[9]  ; switch       ; switch      ; 1.000        ; 0.000      ; 0.850      ;
; 0.183  ; count:inst2|out[0]  ; count:inst2|out[5]  ; switch       ; switch      ; 1.000        ; 0.000      ; 0.849      ;
; 0.186  ; count:inst2|out[7]  ; count:inst2|out[12] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.846      ;
; 0.199  ; count:inst2|out[6]  ; count:inst2|out[8]  ; switch       ; switch      ; 1.000        ; 0.000      ; 0.833      ;
; 0.201  ; count:inst2|out[8]  ; count:inst2|out[12] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.831      ;
; 0.201  ; count:inst2|out[5]  ; count:inst2|out[9]  ; switch       ; switch      ; 1.000        ; 0.000      ; 0.831      ;
; 0.205  ; count:inst2|out[1]  ; count:inst2|out[7]  ; switch       ; switch      ; 1.000        ; 0.000      ; 0.827      ;
; 0.207  ; count:inst2|out[9]  ; count:inst2|out[15] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.825      ;
; 0.217  ; count:inst2|out[4]  ; count:inst2|out[8]  ; switch       ; switch      ; 1.000        ; 0.000      ; 0.815      ;
; 0.218  ; count:inst2|out[0]  ; count:inst2|out[4]  ; switch       ; switch      ; 1.000        ; 0.000      ; 0.814      ;
; 0.221  ; count:inst2|out[7]  ; count:inst2|out[11] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.811      ;
; 0.231  ; count:inst2|out[10] ; count:inst2|out[15] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.801      ;
; 0.236  ; count:inst2|out[8]  ; count:inst2|out[11] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.796      ;
; 0.236  ; count:inst2|out[5]  ; count:inst2|out[8]  ; switch       ; switch      ; 1.000        ; 0.000      ; 0.796      ;
; 0.239  ; count:inst2|out[2]  ; count:inst2|out[7]  ; switch       ; switch      ; 1.000        ; 0.000      ; 0.793      ;
; 0.240  ; count:inst2|out[1]  ; count:inst2|out[6]  ; switch       ; switch      ; 1.000        ; 0.000      ; 0.792      ;
; 0.242  ; count:inst2|out[9]  ; count:inst2|out[14] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.790      ;
; 0.253  ; count:inst2|out[0]  ; count:inst2|out[3]  ; switch       ; switch      ; 1.000        ; 0.000      ; 0.779      ;
; 0.256  ; count:inst2|out[7]  ; count:inst2|out[10] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.776      ;
; 0.262  ; count:inst2|out[3]  ; count:inst2|out[7]  ; switch       ; switch      ; 1.000        ; 0.000      ; 0.770      ;
; 0.266  ; count:inst2|out[10] ; count:inst2|out[14] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.766      ;
; 0.271  ; count:inst2|out[8]  ; count:inst2|out[10] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.761      ;
; 0.274  ; count:inst2|out[2]  ; count:inst2|out[6]  ; switch       ; switch      ; 1.000        ; 0.000      ; 0.758      ;
; 0.275  ; count:inst2|out[1]  ; count:inst2|out[5]  ; switch       ; switch      ; 1.000        ; 0.000      ; 0.757      ;
; 0.277  ; count:inst2|out[11] ; count:inst2|out[15] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.755      ;
; 0.277  ; count:inst2|out[9]  ; count:inst2|out[13] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.755      ;
; 0.288  ; count:inst2|out[0]  ; count:inst2|out[2]  ; switch       ; switch      ; 1.000        ; 0.000      ; 0.744      ;
; 0.291  ; count:inst2|out[7]  ; count:inst2|out[9]  ; switch       ; switch      ; 1.000        ; 0.000      ; 0.741      ;
; 0.293  ; count:inst2|out[6]  ; count:inst2|out[7]  ; switch       ; switch      ; 1.000        ; 0.000      ; 0.739      ;
; 0.297  ; count:inst2|out[3]  ; count:inst2|out[6]  ; switch       ; switch      ; 1.000        ; 0.000      ; 0.735      ;
; 0.301  ; count:inst2|out[12] ; count:inst2|out[15] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.731      ;
; 0.301  ; count:inst2|out[10] ; count:inst2|out[13] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.731      ;
; 0.306  ; count:inst2|out[8]  ; count:inst2|out[9]  ; switch       ; switch      ; 1.000        ; 0.000      ; 0.726      ;
; 0.309  ; count:inst2|out[2]  ; count:inst2|out[5]  ; switch       ; switch      ; 1.000        ; 0.000      ; 0.723      ;
; 0.310  ; count:inst2|out[1]  ; count:inst2|out[4]  ; switch       ; switch      ; 1.000        ; 0.000      ; 0.722      ;
; 0.311  ; count:inst2|out[4]  ; count:inst2|out[7]  ; switch       ; switch      ; 1.000        ; 0.000      ; 0.721      ;
; 0.312  ; count:inst2|out[11] ; count:inst2|out[14] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.720      ;
; 0.312  ; count:inst2|out[9]  ; count:inst2|out[12] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.720      ;
; 0.326  ; count:inst2|out[7]  ; count:inst2|out[8]  ; switch       ; switch      ; 1.000        ; 0.000      ; 0.706      ;
; 0.330  ; count:inst2|out[5]  ; count:inst2|out[7]  ; switch       ; switch      ; 1.000        ; 0.000      ; 0.702      ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'inst|altpll_component|pll|clk[0]'                                                                                                                              ;
+-------+-----------------------------+-----------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.215 ; trigger_clock:inst5|k[2]    ; trigger_clock:inst5|k[2]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; trigger_clock:inst5|k[3]    ; trigger_clock:inst5|k[3]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.243 ; trigger_clock:inst5|i[31]   ; trigger_clock:inst5|i[31]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.356 ; trigger_clock:inst5|out[11] ; trigger_clock:inst5|out[11] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.508      ;
; 0.358 ; trigger_clock:inst5|out[2]  ; trigger_clock:inst5|out[2]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; trigger_clock:inst5|out[4]  ; trigger_clock:inst5|out[4]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; trigger_clock:inst5|out[14] ; trigger_clock:inst5|out[14] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; trigger_clock:inst5|out[15] ; trigger_clock:inst5|out[15] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; trigger_clock:inst5|i[17]   ; trigger_clock:inst5|i[17]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; trigger_clock:inst5|i[1]    ; trigger_clock:inst5|i[1]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; trigger_clock:inst5|i[9]    ; trigger_clock:inst5|i[9]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; trigger_clock:inst5|i[11]   ; trigger_clock:inst5|i[11]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; trigger_clock:inst5|i[25]   ; trigger_clock:inst5|i[25]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; trigger_clock:inst5|i[27]   ; trigger_clock:inst5|i[27]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; trigger_clock:inst5|i[2]    ; trigger_clock:inst5|i[2]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; trigger_clock:inst5|i[4]    ; trigger_clock:inst5|i[4]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; trigger_clock:inst5|i[7]    ; trigger_clock:inst5|i[7]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; trigger_clock:inst5|i[29]   ; trigger_clock:inst5|i[29]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; trigger_clock:inst5|i[30]   ; trigger_clock:inst5|i[30]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.367 ; trigger_clock:inst5|i[19]   ; trigger_clock:inst5|i[19]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; trigger_clock:inst5|i[28]   ; trigger_clock:inst5|i[28]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.519      ;
; 0.369 ; trigger_clock:inst5|i[10]   ; trigger_clock:inst5|i[10]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; trigger_clock:inst5|i[12]   ; trigger_clock:inst5|i[12]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.371 ; trigger_clock:inst5|i[3]    ; trigger_clock:inst5|i[3]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; trigger_clock:inst5|out[3]  ; trigger_clock:inst5|out[3]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; trigger_clock:inst5|out[8]  ; trigger_clock:inst5|out[8]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; trigger_clock:inst5|out[10] ; trigger_clock:inst5|out[10] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; trigger_clock:inst5|i[5]    ; trigger_clock:inst5|i[5]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; trigger_clock:inst5|i[6]    ; trigger_clock:inst5|i[6]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; trigger_clock:inst5|out[5]  ; trigger_clock:inst5|out[5]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; trigger_clock:inst5|out[6]  ; trigger_clock:inst5|out[6]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; trigger_clock:inst5|out[12] ; trigger_clock:inst5|out[12] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.441 ; trigger_clock:inst5|out[7]  ; trigger_clock:inst5|out[7]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.593      ;
; 0.441 ; trigger_clock:inst5|k[2]    ; trigger_clock:inst5|k[3]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.593      ;
; 0.449 ; trigger_clock:inst5|out[9]  ; trigger_clock:inst5|out[9]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.601      ;
; 0.456 ; trigger_clock:inst5|out[0]  ; trigger_clock:inst5|out[0]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.608      ;
; 0.456 ; trigger_clock:inst5|out[13] ; trigger_clock:inst5|out[13] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.608      ;
; 0.494 ; trigger_clock:inst5|out[11] ; trigger_clock:inst5|out[12] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.646      ;
; 0.496 ; trigger_clock:inst5|out[14] ; trigger_clock:inst5|out[15] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; trigger_clock:inst5|out[2]  ; trigger_clock:inst5|out[3]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; trigger_clock:inst5|out[4]  ; trigger_clock:inst5|out[5]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.648      ;
; 0.497 ; trigger_clock:inst5|i[1]    ; trigger_clock:inst5|i[2]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.649      ;
; 0.498 ; trigger_clock:inst5|i[27]   ; trigger_clock:inst5|i[28]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; trigger_clock:inst5|i[9]    ; trigger_clock:inst5|i[10]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; trigger_clock:inst5|i[11]   ; trigger_clock:inst5|i[12]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; trigger_clock:inst5|i[2]    ; trigger_clock:inst5|i[3]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; trigger_clock:inst5|i[30]   ; trigger_clock:inst5|i[31]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; trigger_clock:inst5|i[29]   ; trigger_clock:inst5|i[30]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; trigger_clock:inst5|i[4]    ; trigger_clock:inst5|i[5]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.651      ;
; 0.507 ; trigger_clock:inst5|i[28]   ; trigger_clock:inst5|i[29]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.659      ;
; 0.509 ; trigger_clock:inst5|i[10]   ; trigger_clock:inst5|i[11]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.661      ;
; 0.511 ; trigger_clock:inst5|out[10] ; trigger_clock:inst5|out[11] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; trigger_clock:inst5|out[3]  ; trigger_clock:inst5|out[4]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; trigger_clock:inst5|i[3]    ; trigger_clock:inst5|i[4]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; trigger_clock:inst5|out[8]  ; trigger_clock:inst5|out[9]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; trigger_clock:inst5|i[6]    ; trigger_clock:inst5|i[7]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; trigger_clock:inst5|i[5]    ; trigger_clock:inst5|i[6]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; trigger_clock:inst5|out[5]  ; trigger_clock:inst5|out[6]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; trigger_clock:inst5|out[6]  ; trigger_clock:inst5|out[7]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; trigger_clock:inst5|out[12] ; trigger_clock:inst5|out[13] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.664      ;
; 0.529 ; trigger_clock:inst5|out[11] ; trigger_clock:inst5|out[13] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.681      ;
; 0.531 ; trigger_clock:inst5|out[2]  ; trigger_clock:inst5|out[4]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.683      ;
; 0.531 ; trigger_clock:inst5|out[4]  ; trigger_clock:inst5|out[6]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.683      ;
; 0.532 ; trigger_clock:inst5|i[17]   ; trigger_clock:inst5|i[19]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.684      ;
; 0.532 ; trigger_clock:inst5|i[1]    ; trigger_clock:inst5|i[3]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.684      ;
; 0.533 ; trigger_clock:inst5|i[25]   ; trigger_clock:inst5|i[27]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; trigger_clock:inst5|i[27]   ; trigger_clock:inst5|i[29]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; trigger_clock:inst5|i[9]    ; trigger_clock:inst5|i[11]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; trigger_clock:inst5|i[2]    ; trigger_clock:inst5|i[4]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.685      ;
; 0.534 ; trigger_clock:inst5|i[29]   ; trigger_clock:inst5|i[31]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.686      ;
; 0.534 ; trigger_clock:inst5|i[4]    ; trigger_clock:inst5|i[6]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.686      ;
; 0.542 ; trigger_clock:inst5|i[28]   ; trigger_clock:inst5|i[30]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.694      ;
; 0.544 ; trigger_clock:inst5|i[10]   ; trigger_clock:inst5|i[12]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.696      ;
; 0.546 ; trigger_clock:inst5|out[1]  ; trigger_clock:inst5|out[1]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; trigger_clock:inst5|out[8]  ; trigger_clock:inst5|out[10] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; trigger_clock:inst5|out[10] ; trigger_clock:inst5|out[12] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; trigger_clock:inst5|out[3]  ; trigger_clock:inst5|out[5]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; trigger_clock:inst5|i[3]    ; trigger_clock:inst5|i[5]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.698      ;
; 0.547 ; trigger_clock:inst5|out[12] ; trigger_clock:inst5|out[14] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.699      ;
; 0.547 ; trigger_clock:inst5|i[5]    ; trigger_clock:inst5|i[7]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.699      ;
; 0.547 ; trigger_clock:inst5|out[5]  ; trigger_clock:inst5|out[7]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.699      ;
; 0.564 ; trigger_clock:inst5|out[11] ; trigger_clock:inst5|out[14] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.716      ;
; 0.566 ; trigger_clock:inst5|out[2]  ; trigger_clock:inst5|out[5]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.718      ;
; 0.566 ; trigger_clock:inst5|out[4]  ; trigger_clock:inst5|out[7]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.718      ;
; 0.567 ; trigger_clock:inst5|i[1]    ; trigger_clock:inst5|i[4]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.719      ;
; 0.568 ; trigger_clock:inst5|i[25]   ; trigger_clock:inst5|i[28]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.720      ;
; 0.568 ; trigger_clock:inst5|i[27]   ; trigger_clock:inst5|i[30]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.720      ;
; 0.568 ; trigger_clock:inst5|i[9]    ; trigger_clock:inst5|i[12]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.720      ;
; 0.568 ; trigger_clock:inst5|i[2]    ; trigger_clock:inst5|i[5]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.720      ;
; 0.569 ; trigger_clock:inst5|i[4]    ; trigger_clock:inst5|i[7]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.721      ;
; 0.576 ; trigger_clock:inst5|i[0]    ; trigger_clock:inst5|i[1]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.728      ;
; 0.577 ; trigger_clock:inst5|i[28]   ; trigger_clock:inst5|i[31]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.729      ;
; 0.578 ; trigger_clock:inst5|i[18]   ; trigger_clock:inst5|i[19]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.730      ;
; 0.580 ; trigger_clock:inst5|i[8]    ; trigger_clock:inst5|i[9]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.732      ;
; 0.581 ; trigger_clock:inst5|out[8]  ; trigger_clock:inst5|out[11] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; trigger_clock:inst5|out[10] ; trigger_clock:inst5|out[13] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; trigger_clock:inst5|out[3]  ; trigger_clock:inst5|out[6]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; trigger_clock:inst5|i[3]    ; trigger_clock:inst5|i[6]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.733      ;
; 0.582 ; trigger_clock:inst5|out[12] ; trigger_clock:inst5|out[15] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.734      ;
; 0.586 ; trigger_clock:inst5|i[24]   ; trigger_clock:inst5|i[25]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.738      ;
+-------+-----------------------------+-----------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'switch'                                                                                               ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.243 ; count:inst2|out[15] ; count:inst2|out[15] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.395      ;
; 0.360 ; count:inst2|out[9]  ; count:inst2|out[9]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; count:inst2|out[11] ; count:inst2|out[11] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; count:inst2|out[4]  ; count:inst2|out[4]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; count:inst2|out[7]  ; count:inst2|out[7]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; count:inst2|out[13] ; count:inst2|out[13] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; count:inst2|out[14] ; count:inst2|out[14] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.513      ;
; 0.363 ; count:inst2|out[2]  ; count:inst2|out[2]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.515      ;
; 0.365 ; count:inst2|out[1]  ; count:inst2|out[1]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.517      ;
; 0.369 ; count:inst2|out[10] ; count:inst2|out[10] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; count:inst2|out[12] ; count:inst2|out[12] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.521      ;
; 0.373 ; count:inst2|out[3]  ; count:inst2|out[3]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.525      ;
; 0.375 ; count:inst2|out[5]  ; count:inst2|out[5]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.527      ;
; 0.436 ; count:inst2|out[8]  ; count:inst2|out[8]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.588      ;
; 0.449 ; count:inst2|out[6]  ; count:inst2|out[6]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.601      ;
; 0.452 ; count:inst2|out[0]  ; count:inst2|out[1]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.604      ;
; 0.498 ; count:inst2|out[9]  ; count:inst2|out[10] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; count:inst2|out[11] ; count:inst2|out[12] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; count:inst2|out[14] ; count:inst2|out[15] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; count:inst2|out[13] ; count:inst2|out[14] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; count:inst2|out[4]  ; count:inst2|out[5]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.651      ;
; 0.500 ; count:inst2|out[1]  ; count:inst2|out[2]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.652      ;
; 0.501 ; count:inst2|out[2]  ; count:inst2|out[3]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.653      ;
; 0.509 ; count:inst2|out[10] ; count:inst2|out[11] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; count:inst2|out[12] ; count:inst2|out[13] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.661      ;
; 0.513 ; count:inst2|out[3]  ; count:inst2|out[4]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.665      ;
; 0.515 ; count:inst2|out[5]  ; count:inst2|out[6]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.667      ;
; 0.533 ; count:inst2|out[9]  ; count:inst2|out[11] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; count:inst2|out[11] ; count:inst2|out[13] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.685      ;
; 0.534 ; count:inst2|out[13] ; count:inst2|out[15] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.686      ;
; 0.534 ; count:inst2|out[4]  ; count:inst2|out[6]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.686      ;
; 0.535 ; count:inst2|out[1]  ; count:inst2|out[3]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.687      ;
; 0.536 ; count:inst2|out[2]  ; count:inst2|out[4]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.688      ;
; 0.544 ; count:inst2|out[10] ; count:inst2|out[12] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.696      ;
; 0.544 ; count:inst2|out[12] ; count:inst2|out[14] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.696      ;
; 0.548 ; count:inst2|out[3]  ; count:inst2|out[5]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.700      ;
; 0.550 ; count:inst2|out[5]  ; count:inst2|out[7]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.702      ;
; 0.554 ; count:inst2|out[7]  ; count:inst2|out[8]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.706      ;
; 0.568 ; count:inst2|out[9]  ; count:inst2|out[12] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.720      ;
; 0.568 ; count:inst2|out[11] ; count:inst2|out[14] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.720      ;
; 0.569 ; count:inst2|out[4]  ; count:inst2|out[7]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.721      ;
; 0.570 ; count:inst2|out[1]  ; count:inst2|out[4]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.722      ;
; 0.571 ; count:inst2|out[2]  ; count:inst2|out[5]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.723      ;
; 0.574 ; count:inst2|out[8]  ; count:inst2|out[9]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.726      ;
; 0.579 ; count:inst2|out[10] ; count:inst2|out[13] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.731      ;
; 0.579 ; count:inst2|out[12] ; count:inst2|out[15] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.731      ;
; 0.583 ; count:inst2|out[3]  ; count:inst2|out[6]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.735      ;
; 0.587 ; count:inst2|out[6]  ; count:inst2|out[7]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.739      ;
; 0.589 ; count:inst2|out[7]  ; count:inst2|out[9]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.741      ;
; 0.592 ; count:inst2|out[0]  ; count:inst2|out[2]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.744      ;
; 0.603 ; count:inst2|out[9]  ; count:inst2|out[13] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.755      ;
; 0.603 ; count:inst2|out[11] ; count:inst2|out[15] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.755      ;
; 0.605 ; count:inst2|out[1]  ; count:inst2|out[5]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.757      ;
; 0.606 ; count:inst2|out[2]  ; count:inst2|out[6]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.758      ;
; 0.609 ; count:inst2|out[8]  ; count:inst2|out[10] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.761      ;
; 0.614 ; count:inst2|out[10] ; count:inst2|out[14] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.766      ;
; 0.618 ; count:inst2|out[3]  ; count:inst2|out[7]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.770      ;
; 0.624 ; count:inst2|out[7]  ; count:inst2|out[10] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.776      ;
; 0.627 ; count:inst2|out[0]  ; count:inst2|out[3]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.779      ;
; 0.638 ; count:inst2|out[9]  ; count:inst2|out[14] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.790      ;
; 0.640 ; count:inst2|out[1]  ; count:inst2|out[6]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.792      ;
; 0.641 ; count:inst2|out[2]  ; count:inst2|out[7]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.793      ;
; 0.644 ; count:inst2|out[8]  ; count:inst2|out[11] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.796      ;
; 0.644 ; count:inst2|out[5]  ; count:inst2|out[8]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.796      ;
; 0.649 ; count:inst2|out[10] ; count:inst2|out[15] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.801      ;
; 0.659 ; count:inst2|out[7]  ; count:inst2|out[11] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.811      ;
; 0.662 ; count:inst2|out[0]  ; count:inst2|out[4]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.814      ;
; 0.663 ; count:inst2|out[4]  ; count:inst2|out[8]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.815      ;
; 0.673 ; count:inst2|out[9]  ; count:inst2|out[15] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.825      ;
; 0.675 ; count:inst2|out[1]  ; count:inst2|out[7]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.827      ;
; 0.679 ; count:inst2|out[8]  ; count:inst2|out[12] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.831      ;
; 0.679 ; count:inst2|out[5]  ; count:inst2|out[9]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.831      ;
; 0.681 ; count:inst2|out[6]  ; count:inst2|out[8]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.833      ;
; 0.694 ; count:inst2|out[7]  ; count:inst2|out[12] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.846      ;
; 0.697 ; count:inst2|out[0]  ; count:inst2|out[5]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.849      ;
; 0.698 ; count:inst2|out[4]  ; count:inst2|out[9]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.850      ;
; 0.712 ; count:inst2|out[3]  ; count:inst2|out[8]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.864      ;
; 0.714 ; count:inst2|out[8]  ; count:inst2|out[13] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.866      ;
; 0.714 ; count:inst2|out[5]  ; count:inst2|out[10] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.866      ;
; 0.716 ; count:inst2|out[6]  ; count:inst2|out[9]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.868      ;
; 0.729 ; count:inst2|out[7]  ; count:inst2|out[13] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.881      ;
; 0.732 ; count:inst2|out[0]  ; count:inst2|out[6]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.884      ;
; 0.733 ; count:inst2|out[4]  ; count:inst2|out[10] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.885      ;
; 0.735 ; count:inst2|out[2]  ; count:inst2|out[8]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.887      ;
; 0.747 ; count:inst2|out[3]  ; count:inst2|out[9]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.899      ;
; 0.749 ; count:inst2|out[8]  ; count:inst2|out[14] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.901      ;
; 0.749 ; count:inst2|out[5]  ; count:inst2|out[11] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.901      ;
; 0.751 ; count:inst2|out[6]  ; count:inst2|out[10] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.903      ;
; 0.764 ; count:inst2|out[7]  ; count:inst2|out[14] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.916      ;
; 0.767 ; count:inst2|out[0]  ; count:inst2|out[7]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.919      ;
; 0.768 ; count:inst2|out[4]  ; count:inst2|out[11] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.920      ;
; 0.769 ; count:inst2|out[1]  ; count:inst2|out[8]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.921      ;
; 0.770 ; count:inst2|out[2]  ; count:inst2|out[9]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.922      ;
; 0.782 ; count:inst2|out[3]  ; count:inst2|out[10] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.934      ;
; 0.784 ; count:inst2|out[8]  ; count:inst2|out[15] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.936      ;
; 0.784 ; count:inst2|out[5]  ; count:inst2|out[12] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.936      ;
; 0.786 ; count:inst2|out[6]  ; count:inst2|out[11] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.938      ;
; 0.799 ; count:inst2|out[7]  ; count:inst2|out[15] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.951      ;
; 0.803 ; count:inst2|out[4]  ; count:inst2|out[12] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.955      ;
; 0.804 ; count:inst2|out[1]  ; count:inst2|out[9]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.956      ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'switch'                                                                                                                     ;
+-------+---------------------------+---------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node             ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------+----------------------------------+-------------+--------------+------------+------------+
; 1.624 ; trigger_clock:inst5|reset ; count:inst2|out[0]  ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 1.895      ; 0.803      ;
; 1.624 ; trigger_clock:inst5|reset ; count:inst2|out[1]  ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 1.895      ; 0.803      ;
; 1.624 ; trigger_clock:inst5|reset ; count:inst2|out[2]  ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 1.895      ; 0.803      ;
; 1.624 ; trigger_clock:inst5|reset ; count:inst2|out[3]  ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 1.895      ; 0.803      ;
; 1.624 ; trigger_clock:inst5|reset ; count:inst2|out[4]  ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 1.895      ; 0.803      ;
; 1.624 ; trigger_clock:inst5|reset ; count:inst2|out[5]  ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 1.895      ; 0.803      ;
; 1.624 ; trigger_clock:inst5|reset ; count:inst2|out[6]  ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 1.895      ; 0.803      ;
; 1.624 ; trigger_clock:inst5|reset ; count:inst2|out[7]  ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 1.895      ; 0.803      ;
; 1.624 ; trigger_clock:inst5|reset ; count:inst2|out[8]  ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 1.895      ; 0.803      ;
; 1.624 ; trigger_clock:inst5|reset ; count:inst2|out[9]  ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 1.895      ; 0.803      ;
; 1.624 ; trigger_clock:inst5|reset ; count:inst2|out[10] ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 1.895      ; 0.803      ;
; 1.624 ; trigger_clock:inst5|reset ; count:inst2|out[11] ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 1.895      ; 0.803      ;
; 1.624 ; trigger_clock:inst5|reset ; count:inst2|out[12] ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 1.895      ; 0.803      ;
; 1.624 ; trigger_clock:inst5|reset ; count:inst2|out[13] ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 1.895      ; 0.803      ;
; 1.624 ; trigger_clock:inst5|reset ; count:inst2|out[14] ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 1.895      ; 0.803      ;
; 1.624 ; trigger_clock:inst5|reset ; count:inst2|out[15] ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 1.895      ; 0.803      ;
+-------+---------------------------+---------------------+----------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'switch'                                                                                                                       ;
+--------+---------------------------+---------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node             ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------+----------------------------------+-------------+--------------+------------+------------+
; -0.744 ; trigger_clock:inst5|reset ; count:inst2|out[0]  ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 1.895      ; 0.803      ;
; -0.744 ; trigger_clock:inst5|reset ; count:inst2|out[1]  ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 1.895      ; 0.803      ;
; -0.744 ; trigger_clock:inst5|reset ; count:inst2|out[2]  ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 1.895      ; 0.803      ;
; -0.744 ; trigger_clock:inst5|reset ; count:inst2|out[3]  ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 1.895      ; 0.803      ;
; -0.744 ; trigger_clock:inst5|reset ; count:inst2|out[4]  ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 1.895      ; 0.803      ;
; -0.744 ; trigger_clock:inst5|reset ; count:inst2|out[5]  ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 1.895      ; 0.803      ;
; -0.744 ; trigger_clock:inst5|reset ; count:inst2|out[6]  ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 1.895      ; 0.803      ;
; -0.744 ; trigger_clock:inst5|reset ; count:inst2|out[7]  ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 1.895      ; 0.803      ;
; -0.744 ; trigger_clock:inst5|reset ; count:inst2|out[8]  ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 1.895      ; 0.803      ;
; -0.744 ; trigger_clock:inst5|reset ; count:inst2|out[9]  ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 1.895      ; 0.803      ;
; -0.744 ; trigger_clock:inst5|reset ; count:inst2|out[10] ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 1.895      ; 0.803      ;
; -0.744 ; trigger_clock:inst5|reset ; count:inst2|out[11] ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 1.895      ; 0.803      ;
; -0.744 ; trigger_clock:inst5|reset ; count:inst2|out[12] ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 1.895      ; 0.803      ;
; -0.744 ; trigger_clock:inst5|reset ; count:inst2|out[13] ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 1.895      ; 0.803      ;
; -0.744 ; trigger_clock:inst5|reset ; count:inst2|out[14] ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 1.895      ; 0.803      ;
; -0.744 ; trigger_clock:inst5|reset ; count:inst2|out[15] ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 1.895      ; 0.803      ;
+--------+---------------------------+---------------------+----------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'switch'                                                              ;
+--------+--------------+----------------+------------------+--------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target              ;
+--------+--------------+----------------+------------------+--------+------------+---------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; switch ; Rise       ; switch              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[0]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[0]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[10]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[10]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[11]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[11]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[12]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[12]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[13]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[13]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[14]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[14]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[15]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[15]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[1]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[1]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[2]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[2]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[3]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[3]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[4]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[4]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[5]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[5]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[6]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[6]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[7]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[7]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[8]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[8]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[9]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[9]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; switch|combout      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; switch|combout      ;
+--------+--------------+----------------+------------------+--------+------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'inst|altpll_component|pll|clk[0]'                                                                     ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-----------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                      ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-----------------------------+
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[0]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[0]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[10]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[10]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[11]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[11]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[12]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[12]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[13]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[13]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[14]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[14]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[15]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[15]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[16]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[16]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[17]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[17]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[18]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[18]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[19]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[19]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[1]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[1]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[20]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[20]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[21]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[21]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[22]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[22]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[23]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[23]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[24]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[24]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[25]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[25]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[26]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[26]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[27]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[27]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[28]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[28]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[29]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[29]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[2]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[2]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[30]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[30]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[31]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[31]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[3]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[3]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[4]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[4]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[5]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[5]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[6]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[6]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[7]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[7]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[8]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[8]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[9]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[9]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|k[2]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|k[2]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|k[3]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|k[3]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[0]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[0]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[10] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[10] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[11] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[11] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[12] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[12] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[13] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[13] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[14] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[14] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[15] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[15] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[1]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[1]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[2]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[2]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[3]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[3]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[4]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[4]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[5]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[5]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[6]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[6]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[7]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[7]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[8]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[8]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[9]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[9]  ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-----------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'osc'                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc   ; Rise       ; inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc   ; Rise       ; inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc   ; Rise       ; inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc   ; Rise       ; inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc   ; Rise       ; osc|combout                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc   ; Rise       ; osc|combout                        ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; osc   ; Rise       ; osc                                ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+


+----------------------------------------------------------------------------------------+
; Setup Times                                                                            ;
+-----------+------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+------------+-------+-------+------------+----------------------------------+
; zero      ; osc        ; 5.026 ; 5.026 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------+


+------------------------------------------------------------------------------------------+
; Hold Times                                                                               ;
+-----------+------------+--------+--------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-----------+------------+--------+--------+------------+----------------------------------+
; zero      ; osc        ; -4.042 ; -4.042 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+----------------------------------+


+----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                  ;
+-----------+------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+------------+-------+-------+------------+----------------------------------+
; LED2      ; osc        ; 2.242 ; 2.242 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; ones[*]   ; osc        ; 4.413 ; 4.413 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[0]  ; osc        ; 4.360 ; 4.360 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[1]  ; osc        ; 4.348 ; 4.348 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[2]  ; osc        ; 4.277 ; 4.277 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[3]  ; osc        ; 4.275 ; 4.275 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[4]  ; osc        ; 4.413 ; 4.413 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[5]  ; osc        ; 4.364 ; 4.364 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[6]  ; osc        ; 4.407 ; 4.407 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------+


+----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                          ;
+-----------+------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+------------+-------+-------+------------+----------------------------------+
; LED2      ; osc        ; 2.242 ; 2.242 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; ones[*]   ; osc        ; 2.849 ; 2.849 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[0]  ; osc        ; 2.932 ; 2.932 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[1]  ; osc        ; 2.927 ; 2.927 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[2]  ; osc        ; 2.860 ; 2.860 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[3]  ; osc        ; 2.849 ; 2.849 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[4]  ; osc        ; 2.992 ; 2.992 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[5]  ; osc        ; 2.929 ; 2.929 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[6]  ; osc        ; 2.987 ; 2.987 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; in1        ; LED[0]      ; 2.289 ;       ;       ; 2.289 ;
; in1        ; ones[0]     ; 5.521 ; 5.521 ; 5.521 ; 5.521 ;
; in1        ; ones[1]     ; 5.509 ; 5.509 ; 5.509 ; 5.509 ;
; in1        ; ones[2]     ; 5.438 ; 5.438 ; 5.438 ; 5.438 ;
; in1        ; ones[3]     ; 5.436 ; 5.436 ; 5.436 ; 5.436 ;
; in1        ; ones[4]     ; 5.574 ; 5.574 ; 5.574 ; 5.574 ;
; in1        ; ones[5]     ; 5.525 ; 5.525 ; 5.525 ; 5.525 ;
; in1        ; ones[6]     ; 5.568 ; 5.568 ; 5.568 ; 5.568 ;
; in2        ; LED[1]      ; 2.423 ;       ;       ; 2.423 ;
; in2        ; ones[0]     ; 5.284 ; 5.284 ; 5.284 ; 5.284 ;
; in2        ; ones[1]     ; 5.272 ; 5.272 ; 5.272 ; 5.272 ;
; in2        ; ones[2]     ; 5.201 ; 5.201 ; 5.201 ; 5.201 ;
; in2        ; ones[3]     ; 5.199 ; 5.199 ; 5.199 ; 5.199 ;
; in2        ; ones[4]     ; 5.337 ; 5.337 ; 5.337 ; 5.337 ;
; in2        ; ones[5]     ; 5.288 ; 5.288 ; 5.288 ; 5.288 ;
; in2        ; ones[6]     ; 5.331 ; 5.331 ; 5.331 ; 5.331 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; in1        ; LED[0]      ; 2.289 ;       ;       ; 2.289 ;
; in1        ; ones[0]     ; 4.370 ; 4.370 ; 4.370 ; 4.370 ;
; in1        ; ones[1]     ; 4.365 ; 4.365 ; 4.365 ; 4.365 ;
; in1        ; ones[2]     ; 4.298 ; 4.298 ; 4.298 ; 4.298 ;
; in1        ; ones[3]     ; 4.287 ; 4.287 ; 4.287 ; 4.287 ;
; in1        ; ones[4]     ; 4.430 ; 4.430 ; 4.430 ; 4.430 ;
; in1        ; ones[5]     ; 4.367 ; 4.367 ; 4.367 ; 4.367 ;
; in1        ; ones[6]     ; 4.425 ; 4.425 ; 4.425 ; 4.425 ;
; in2        ; LED[1]      ; 2.423 ;       ;       ; 2.423 ;
; in2        ; ones[0]     ; 4.044 ; 4.044 ; 4.044 ; 4.044 ;
; in2        ; ones[1]     ; 4.039 ; 4.039 ; 4.039 ; 4.039 ;
; in2        ; ones[2]     ; 3.972 ; 3.972 ; 3.972 ; 3.972 ;
; in2        ; ones[3]     ; 3.961 ; 3.961 ; 3.961 ; 3.961 ;
; in2        ; ones[4]     ; 4.104 ; 4.104 ; 4.104 ; 4.104 ;
; in2        ; ones[5]     ; 4.041 ; 4.041 ; 4.041 ; 4.041 ;
; in2        ; ones[6]     ; 4.099 ; 4.099 ; 4.099 ; 4.099 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                             ;
+-----------------------------------+----------+-------+----------+---------+---------------------+
; Clock                             ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack                  ; -6.879   ; 0.215 ; 1.624    ; -1.476  ; -1.469              ;
;  inst|altpll_component|pll|clk[0] ; -6.879   ; 0.215 ; N/A      ; N/A     ; 8.889               ;
;  osc                              ; N/A      ; N/A   ; N/A      ; N/A     ; 10.000              ;
;  switch                           ; -2.054   ; 0.243 ; 1.624    ; -1.476  ; -1.469              ;
; Design-wide TNS                   ; -121.582 ; 0.0   ; 0.0      ; -23.616 ; -21.021             ;
;  inst|altpll_component|pll|clk[0] ; -98.790  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  osc                              ; N/A      ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  switch                           ; -22.792  ; 0.000 ; 0.000    ; -23.616 ; -21.021             ;
+-----------------------------------+----------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------+
; Setup Times                                                                            ;
+-----------+------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+------------+-------+-------+------------+----------------------------------+
; zero      ; osc        ; 9.401 ; 9.401 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------+


+------------------------------------------------------------------------------------------+
; Hold Times                                                                               ;
+-----------+------------+--------+--------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-----------+------------+--------+--------+------------+----------------------------------+
; zero      ; osc        ; -4.042 ; -4.042 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+----------------------------------+


+------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                    ;
+-----------+------------+--------+--------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-----------+------------+--------+--------+------------+----------------------------------+
; LED2      ; osc        ; 5.520  ; 5.520  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; ones[*]   ; osc        ; 11.716 ; 11.716 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[0]  ; osc        ; 11.648 ; 11.648 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[1]  ; osc        ; 11.485 ; 11.485 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[2]  ; osc        ; 11.290 ; 11.290 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[3]  ; osc        ; 11.363 ; 11.363 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[4]  ; osc        ; 11.716 ; 11.716 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[5]  ; osc        ; 11.597 ; 11.597 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[6]  ; osc        ; 11.707 ; 11.707 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+----------------------------------+


+----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                          ;
+-----------+------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+------------+-------+-------+------------+----------------------------------+
; LED2      ; osc        ; 2.242 ; 2.242 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; ones[*]   ; osc        ; 2.849 ; 2.849 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[0]  ; osc        ; 2.932 ; 2.932 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[1]  ; osc        ; 2.927 ; 2.927 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[2]  ; osc        ; 2.860 ; 2.860 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[3]  ; osc        ; 2.849 ; 2.849 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[4]  ; osc        ; 2.992 ; 2.992 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[5]  ; osc        ; 2.929 ; 2.929 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[6]  ; osc        ; 2.987 ; 2.987 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; in1        ; LED[0]      ; 4.635  ;        ;        ; 4.635  ;
; in1        ; ones[0]     ; 13.466 ; 13.466 ; 13.466 ; 13.466 ;
; in1        ; ones[1]     ; 13.303 ; 13.303 ; 13.303 ; 13.303 ;
; in1        ; ones[2]     ; 13.108 ; 13.108 ; 13.108 ; 13.108 ;
; in1        ; ones[3]     ; 13.181 ; 13.181 ; 13.181 ; 13.181 ;
; in1        ; ones[4]     ; 13.534 ; 13.534 ; 13.534 ; 13.534 ;
; in1        ; ones[5]     ; 13.415 ; 13.415 ; 13.415 ; 13.415 ;
; in1        ; ones[6]     ; 13.525 ; 13.525 ; 13.525 ; 13.525 ;
; in2        ; LED[1]      ; 4.978  ;        ;        ; 4.978  ;
; in2        ; ones[0]     ; 12.819 ; 12.819 ; 12.819 ; 12.819 ;
; in2        ; ones[1]     ; 12.656 ; 12.656 ; 12.656 ; 12.656 ;
; in2        ; ones[2]     ; 12.461 ; 12.461 ; 12.461 ; 12.461 ;
; in2        ; ones[3]     ; 12.534 ; 12.534 ; 12.534 ; 12.534 ;
; in2        ; ones[4]     ; 12.887 ; 12.887 ; 12.887 ; 12.887 ;
; in2        ; ones[5]     ; 12.768 ; 12.768 ; 12.768 ; 12.768 ;
; in2        ; ones[6]     ; 12.878 ; 12.878 ; 12.878 ; 12.878 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; in1        ; LED[0]      ; 2.289 ;       ;       ; 2.289 ;
; in1        ; ones[0]     ; 4.370 ; 4.370 ; 4.370 ; 4.370 ;
; in1        ; ones[1]     ; 4.365 ; 4.365 ; 4.365 ; 4.365 ;
; in1        ; ones[2]     ; 4.298 ; 4.298 ; 4.298 ; 4.298 ;
; in1        ; ones[3]     ; 4.287 ; 4.287 ; 4.287 ; 4.287 ;
; in1        ; ones[4]     ; 4.430 ; 4.430 ; 4.430 ; 4.430 ;
; in1        ; ones[5]     ; 4.367 ; 4.367 ; 4.367 ; 4.367 ;
; in1        ; ones[6]     ; 4.425 ; 4.425 ; 4.425 ; 4.425 ;
; in2        ; LED[1]      ; 2.423 ;       ;       ; 2.423 ;
; in2        ; ones[0]     ; 4.044 ; 4.044 ; 4.044 ; 4.044 ;
; in2        ; ones[1]     ; 4.039 ; 4.039 ; 4.039 ; 4.039 ;
; in2        ; ones[2]     ; 3.972 ; 3.972 ; 3.972 ; 3.972 ;
; in2        ; ones[3]     ; 3.961 ; 3.961 ; 3.961 ; 3.961 ;
; in2        ; ones[4]     ; 4.104 ; 4.104 ; 4.104 ; 4.104 ;
; in2        ; ones[5]     ; 4.041 ; 4.041 ; 4.041 ; 4.041 ;
; in2        ; ones[6]     ; 4.099 ; 4.099 ; 4.099 ; 4.099 ;
+------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                 ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; From Clock                       ; To Clock                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 2025     ; 0        ; 0        ; 0        ;
; switch                           ; inst|altpll_component|pll|clk[0] ; 0        ; 260      ; 0        ; 0        ;
; switch                           ; switch                           ; 0        ; 0        ; 0        ; 136      ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                  ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; From Clock                       ; To Clock                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 2025     ; 0        ; 0        ; 0        ;
; switch                           ; inst|altpll_component|pll|clk[0] ; 0        ; 260      ; 0        ; 0        ;
; switch                           ; switch                           ; 0        ; 0        ; 0        ; 136      ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------+
; Recovery Transfers                                                                      ;
+----------------------------------+----------+----------+----------+----------+----------+
; From Clock                       ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------+----------+----------+----------+----------+
; inst|altpll_component|pll|clk[0] ; switch   ; 0        ; 0        ; 16       ; 0        ;
+----------------------------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------+
; Removal Transfers                                                                       ;
+----------------------------------+----------+----------+----------+----------+----------+
; From Clock                       ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------+----------+----------+----------+----------+
; inst|altpll_component|pll|clk[0] ; switch   ; 0        ; 0        ; 16       ; 0        ;
+----------------------------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 67    ; 67   ;
; Unconstrained Output Ports      ; 10    ; 10   ;
; Unconstrained Output Port Paths ; 129   ; 129  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Nov 06 17:13:30 2013
Info: Command: quartus_sta TimeBin_SavedCounts -c TimeBin_SavedCounts
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'TimeBin_SavedCounts.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name osc osc
    Info (332110): create_generated_clock -source {inst|altpll_component|pll|inclk[0]} -duty_cycle 50.00 -name {inst|altpll_component|pll|clk[0]} {inst|altpll_component|pll|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name switch switch
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -6.879
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.879       -98.790 inst|altpll_component|pll|clk[0] 
    Info (332119):    -2.054       -22.792 switch 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 inst|altpll_component|pll|clk[0] 
    Info (332119):     0.629         0.000 switch 
Info (332146): Worst-case recovery slack is 2.228
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.228         0.000 switch 
Info (332146): Worst-case removal slack is -1.476
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.476       -23.616 switch 
Info (332146): Worst-case minimum pulse width slack is -1.469
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.469       -21.021 switch 
    Info (332119):     8.889         0.000 inst|altpll_component|pll|clk[0] 
    Info (332119):    10.000         0.000 osc 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.006
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.006       -43.324 inst|altpll_component|pll|clk[0] 
    Info (332119):    -0.226        -0.847 switch 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 inst|altpll_component|pll|clk[0] 
    Info (332119):     0.243         0.000 switch 
Info (332146): Worst-case recovery slack is 1.624
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.624         0.000 switch 
Info (332146): Worst-case removal slack is -0.744
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.744       -11.904 switch 
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222       -17.222 switch 
    Info (332119):     9.000         0.000 inst|altpll_component|pll|clk[0] 
    Info (332119):    10.000         0.000 osc 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 393 megabytes
    Info: Processing ended: Wed Nov 06 17:13:32 2013
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


