---
title: 浅谈3D集成电路
description: 
published: true
date: 2024-09-05T17:06:07.587Z
tags: 前沿, 工艺, 数字
editor: markdown
dateCreated: 2024-08-30T16:42:41.932Z
---

> <img src="https://s2.loli.net/2024/09/03/g7JEaowHsvymSYl.jpg" alt="白熊" style="position: absolute; top: 0; right: 0px; width: 205px; height: 205px;">
> <br>
> 
> ### 作者 白熊 IceBear_003
> 
> <i class="fab fa-qq fa-sm"></i> **QQ** 1294243258 &emsp;&emsp;&emsp; <i class="fab fa-weixin fa-sm"></i> **微信** yds_18805168847
> <i class="fas fa-podcast fa-sm"></i> **Bilibili** 大白熊_IceBear&emsp; <i class="fab fa-github fa-sm"></i> **Github** IceBear_003
> - 平台运维，对于数字IC有一些浅薄的见解，软硬件前后端半栈小白。
> - 喜欢设计，画画，DIY，玩游戏和撸猫撸狗撸鸭子。

## 简介

&emsp;&emsp;近年来相关工艺发展趋缓，晶体管尺寸已经接近物理学极限，传统基于平面上的数字集成电路性能受制于芯片的面积、功耗等因素，尤其是“功耗墙”、“存储墙”。为了进一步提升芯片性能，3D集成的概念被提出，即将电路按照一定规则分层放置，不同层之间通过过孔连接。3D集成技术突破了芯片发展的瓶颈，维持了数字集成电路的高速发展。

## 工艺

&emsp;&emsp;目前工业界在3D数字集成电路领域主要采用TSV3D（Through-Silicon Via 3D）技术。TSV3D技术指将预制好的平面芯片垂直层叠，每层之间插入硅片，通过硅片上的过孔（被称为TSV，Through-Silicon Via）实现不同电路层的连接。由于层与层之间间距大，且难以散热，故TSV3D技术不适合复杂的3D集成。

&emsp;&emsp;最近报道了一种新兴工艺，M3D（Monolithic 3D）。该工艺在单一硅片上逐层完成电路的搭建，显著降低了层与层之间间距（比TSV3D小1~2个数量级），以此减少层间信号传输的延迟，适用于庞大且复杂的设计。同时，M3D技术加工的芯片有稍好的散热性能（但仍然面临散热难的问题，与TSV3D相比有所缓解）。最重要的是，M3D芯片的层间过孔MIV（Monolithic Interlayer Via）直径远小于TSV（1~2个数量级），使得芯片占用空间大幅降低，为细粒划分等更为复杂设计直接提供了条件。

&emsp;&emsp;下面第一张图为两层M3D的横截面示意图，其中绿色的就是上下贯穿的MIV过孔，第二张图为MIV过孔、TSV过孔和SRAM存储单元直径的大小比较示意图，可以直观地感受到MIV的微小，这为粒度更细、布线更密集的集成电路设计创造了条件。

<img src="https://gitee.com/HamsterYDS/MyImages/raw/master/imgs/image-20240905203853080.png" alt="image-20240905203853080" style="zoom:50%;" />

<img src="https://gitee.com/HamsterYDS/MyImages/raw/master/imgs/image-20240905203918159.png" alt="image-20240905203918159" style="zoom:50%;" />

&emsp;&emsp;通俗来说，无论使用哪种工艺生产目前设想的3D数字集成电路，本质上都是将多层平面电路垂直叠加，平面与平面之间都存在带有过孔的夹层（类似于多层PCB的结构）。层内、层间的布线都可在EDA中自动化排布，科研工作者们不仅需要探究如何将系统设计成多层的三维结构，还需要思考该如何进行这样的设计，让最终结果具有更好的性能（面积更小、功耗更低、散热更好等），归纳得到3D数字集成电路设计的基本规律、优化技巧。

## 设计方法

&emsp;&emsp;虽然3D数字集成电路相比传统平面集成提升了一个维度，但是设计过程并没有发生颠覆性的改变，这是因为目前设想的3D集成每一层的电路仍然是平面结构，可以大量复用传统2D集成的经验和方法，只需要额外考虑层间过孔。设计3D数字集成电路时，一般从传统的平面结构出发，将整个系统合理分割成若干部分，将它们垂直排布到不同层，接下来将给出一些已被证明有效分割的思路。

### 按规模（大小等级）分割

#### 晶体管级

> 将N-type和P-type的晶体管分开来，放置于不同层。
>
> **优点**：可以对不同层不同类型的晶体管独立进行优化；两层间无需金属夹层。
> **缺点**：需要重新设计晶体管以迎合分割策略；每对晶体管都需要一个过孔，使得占用面积提升10%~20%。

#### 门级/亚块级

> 对逻辑块、内存块内部进行分割，块内的不同门可能处于不同层。
>
> **优点**：可以使用现成的标准CMOS库进行设计；小幅度减少层间过孔的数量；大幅度降低芯片占用空间，从而大幅度降低对关键路径性能起决定性作用的Net Delay。
> **缺点**（笔者个人想法）：在EDA未完全成熟之前，设计者需要对每个模块都进行分割，需要尝试大量的分割案例并进行评估，工作量较大。
>
> **例1**：将SRAM阵列在门级粒度进行分割，将庞大的译码器、多选器、大量的存储单元和多个读写端口分层放置，使SRAM结构的读写延迟、功耗和占用面积得到优化（优化程度受数据结构本身的参数和规模影响）。
> <br>
> <div style="text-align: center;">
> <img src="https://gitee.com/HamsterYDS/MyImages/raw/master/imgs/image-20240905204346486.png" alt="image-20240905204346486" style="zoom:50%;"/>
> </div>

#### 块级

> 按照块的功能进行分割
>
> **优点**：与门级分割类似：线长优化（不如门级分割）；只需极少过孔（适用于TSV3D工艺）。
> **缺点**：分割的粒度过大，导致设计灵活性降低，对关键路径几乎没有优化。
>
> **例1**：总线结构的NoC在三维层面上可被折叠，即总线每处都与上下两个核连接，长度至少可减少一半。
>
> <br>
> <div style="text-align: center;">
> <img src="https://gitee.com/HamsterYDS/MyImages/raw/master/imgs/image-20240905204422201.png" alt="image-20240905204422201" style="zoom:50%;" />
> </div>
>
> **例2**：在三维加速CPU结构中，插入FDR层实现硬件加速效果，FDR和多个核心在底层通过L2总线或Crossbar通道连接L2 Cache层，L2 Cache层与顶层的RRAM通过MSHR模块交互。（案例具体机制见后文）

### 基于M3D工艺各层异质性的分割思路

&emsp;&emsp;M3D工艺要求三维芯片被从下至上逐层加工，加工上层释放大量热量可能会破坏下层已加工完成的结构。使用laser-scan技术可避免该问题，但需降低上层的加工温度（这样才不会对下层造成破坏），从而略微牺牲（拉低）了上层的复杂度上限。

&emsp;&emsp;因此M3D加工得到的3D数字集成电路上下层在性能、材料方面有区别，成为各层的“异质性”。下层晶体管一般较小，性能高，上层晶体管较大，性能稍低。在对系统进行分割时，尤其是门级/亚块级分割时，需要考虑、利用“异质性”，下面将会以门级/亚块级分割为主，给出一些分割策略和案例。

#### 逻辑结构的异质分割

> - 块内关键路径置于下层（性能高，降低延时），非关键路径置于上层（性能稍低，无关紧要）。
>
>   **e.g.** 基于超前进位的64位加法器从最低的进位传播到最高的加和结果的路径最长，将该路径经过的元件置于下层。
>
> <br>
> <div style="text-align: center;">
> <img src="https://gitee.com/HamsterYDS/MyImages/raw/master/imgs/image-20240905204844657.png" alt="image-20240905204844657" style="zoom:50%;" />
> </div>

#### 存储结构的异质分割（SRAM）

> - **端口分割（PP）**：将读写端口非对称地分割于不同层
>
> - **位/字分割（BP/WP）**：将SRAM的存储单元非对称地分割于不同层，更多的存储单元放置于底层
>
>   具体采用PP/BP/WP哪种策略，需要考虑存储结构本身的参数和需求。下图是M3D工艺和TSV3D工艺下，超标量处理器中的不同存储结构的最佳分割策略和参数提升程度。以M3D工艺为例，Register File（RF，寄存器阵列）采用PP是因为需要实现对其的多端口读写（减半每层的端口数量以大幅降低字线和位线的长度，获取更多的时序优化）；而Branch Pattern Table（BPT，局部分支状态表）由于深度极大，宽度极小，故采用WP（减半位线以获取更多的时序优化）。
>
> <br>
> <div style="text-align: center;">
> <img src="https://gitee.com/HamsterYDS/MyImages/raw/master/imgs/image-20240905205005040.png" alt="image-20240905205005040" style="zoom:50%;" />
> </div>

#### 混合结构（Logic+SRAM/CAM）

> - 同时采用上面两种结构的分割策略
>
>   **e.g.** 寄存器重命名子系统中同时包含Register Alias Table（RAT，寄存器重命名表，一个多读写端口的存储结构）和一些检查逻辑，后者不是关键路径，因此可被放置在性能稍低的上层，而RAT较为庞大的译码器被放置在性能高的下层，其本身作为一个存储结构按PP策略分割。

## 应用

### 三维CPU-FPGA系统

&emsp;&emsp;利用FDR架构可以生成用以加速片上运算的FDR层。其利用了可被重配置的Logic Elements（模拟LUTs或内部连线的结构）、SRAM块和DSP块，将运算压缩至较小的空间内，从而消除了传统FPGA中全局连线过长的问题。LE可重配置的具体实现机制是：LE由其所属”影子“SRAM中多部分的数据控制状态和逻辑，SRAM随着时间推移，来回切换是哪一部分数据正在决定LE的状态和逻辑，让同一个LE可以模拟流水线中不同周期的逻辑运算，提升子系统的硬件复用率。

&emsp;&emsp;下图是一个3D CPU结构，其中插入了FDR加速层。可以注意到，FDR加速层和CPU核心虽然在上下不同层，但是都通过L2总线或Crossbar通道与L2 Cache进行交互，（个人认为）这里FDR - L2 Cache可以看作一个存算一体的子系统，一些运算过程无需经过复杂的CPU Core，而是在FDR层完成运算，结果直接被写回，大大缩短了运算时间。

<br>
<div style="text-align: center;">
<img src="https://gitee.com/HamsterYDS/MyImages/raw/master/imgs/image-20240905204507061.png" alt="image-20240905204507061" style="zoom: 50%;" />
</div>

&emsp;&emsp;研究表明，该三维CPU-FPGA系统在以运算为主的压力测试下，速度为传统CPU的43.1倍，功耗下降了接近40倍；在以存储为主的压力测试下，速度为传统CPU的2.5倍，功耗下降了接近4倍。该案例证明了3D数字集成电路的无限潜力。

### AMD 3D V-Cache技术

&emsp;&emsp;近几个月爆出的Intel高性能CPU缩缸事件无疑对CPU市场造成了巨大冲击。与受影响的Intel CPU型号对标的AMD 7800x3d价格在短短几天内飙升，从2000￥升到3200￥。7800x3d在游戏上优秀的性能表现使其被誉为“游戏神U”，后缀“x3d”代表其引入了3D V-Cache技术，而这正是该款CPU具有极高的游戏性能的主要原因。

&emsp;&emsp;3D V-Cache（Three Dimension Vertical Cache）指3D垂直缓存，设计者在CPU CCD的上方堆叠大面积的L3 Cache，通过TSV连接上下两层，使得缓存容量得以增加，带来游戏性能的提升。可以注意到，该技术采用的是上面所提到的块分割，即将L3 Cache分割出来单独成层，故过孔数量不大，可以使用TSV3D工艺实现（这也是目前的方案）。

<br>
<div style="text-align: center;">
<img src="https://gitee.com/HamsterYDS/MyImages/raw/master/imgs/v2-2077b679daafdecb564dbf5f6f308e0d_1440w.webp" alt="img" style="zoom:50%;" />
</div>

## 挑战

**散热**：3D集成电路对散热的要求更高，因为其散热面积少于传统的平面集成电路。

**工具链**：3D集成电路的自动化设计工具链发展尚未成熟，无法做到从设计到验证仿真一体化。

**设计方式**：3D集成电路的设计方式仍是领域前沿正在探索的问题，科研工作者正致力于优化设计模式，并开发全新的3D计算机体系架构（而非迁移传统平面上的体系架构），以达到更好的指标。

## 参考文献

1. ***Designing Vertical Processors in Monolithic 3D*** , Bhargava Gopireddy and Josep Torrellas
2. ***A Monolithic 3D Hybrid Architecture for Energy-Efficient Computation*** , Ye Yu and Niraj K. Jha
3. ***3D集成电路设计——EDA、设计和微体系结构*** , Yuan Xie, Jason Cong and Sachin Sapatnekar