# Paginaci√≥n y organizaci√≥n de la memoria

La **paginaci√≥n** es un mecanismo que permite:
- Separar el espacio de direcciones virtual de las aplicaciones del espacio f√≠sico real
- Implementar *protecci√≥n* entre procesos y entre el usuario y el sistema operativo
- Asignar memoria de forma flexible, permitiendo el uso de **memoria virtual**, swapping, etc

Organizaci√≥n del resumen:
- [Primer byte de memoria f√≠sica](#mapa-del-primer-mb-de-memoria-f√≠sica)
- [MMU](#unidad-de-manejo-de-memoria)
- [Esquema de paginaci√≥n](#esquema-de-paginaci√≥n)
- [Traducci√≥n de memoria virtual a f√≠sica](#traducci√≥n)

Preguntas:
- *¬øQu√© pasa si los atributos U/S y R/W del directorio y de la p√°gina de tablas difieren?* [Respuesta](#qu√©-sucede-si-los-atributos-us-y-rw-del-directorio-y-de-la-p√°gina-de-tablas-difieren)
- *¬øQu√© es el buffer auxiliar de traducci√≥n (TLB)?* [Respuesta](#qu√©-es-el-buffer-auxiliar-de-traducci√≥n-tlb)

## Mapa del primer MB de memoria f√≠sica
![mapa-primer-mb](/img/mapa_fisico.png)
Observar que a partir de la direcci√≥n `0x1200` se encuentra ubicado el **kernel**, inmediatamente despu√©s se ubica el **c√≥digo de la tarea Idle**. El resto del mapa muestra el **rango para la pila del kernel**, desde `0x24000` y a continuaci√≥n la **tabla y directorio de p√°ginas donde inicializar paginaci√≥n para el kernel**. La parte derecha de la figura muestra la memoria a partir de la direcci√≥n `0xA000`, donde se encuentra mapeada la **memoria de video** y **c√≥digo del BIOS**.

## Unidad de manejo de memoria
Ya viendo la memoria f√≠sica en forma m√°s general, vemos que se divide en: *kernel, √°rea libre kernel y √°rea libre tareas*.

El **√°rea asociada al kernel** corresponde al **primer mega** de memoria, el **√°rea libre kernel** a los **siguientes 3 MB** y el **√°rea libre tareas** comienza en el **cuarto MB de memoria**

La administraci√≥n de las √°reas libres de memoria (√°rea libre de kernel y √°rea libre de tareas) se realizar√° a partir de una regi√≥n de memoria espec√≠fica para cada una. 

Podemos comprenderlas como un **arreglo predefinido de p√°ginas** y **dos contadores de p√°ginas**, uno para kernel y otro para usuario, que indican *cu√°l ser√° la pr√≥xima p√°gina a emplear de cada regi√≥n*.

Para **p√°ginas de kernel** el arreglo va de `0x100000` a `0x3FFFFF` y para **p√°ginas de usuario** de `0x400000` a `0x2FFFFFF`. Luego de cada pedido incrementamos el contador correspondiente. Para el contexto de la materia no implementamos un mecanismo que permita liberar las p√°ginas pedidas. Vamos a referirnos al m√≥dilo que implementa este mecanismo como la **unidad de manejo de memoria (MMU)**. 

Las p√°ginas del *√°rea libre kernel* ser√°n utilizadas para *datos del kernel* (directorios de p√°ginas, tablas de p√°ginas y pilas de nivel 0). Las p√°ginas del √°rea libre tareas ser√°n utilizadas para datos de las tareas, stack de las mismas y memoria compartida bajo demanda. 

![mapa de memoria de la tarea](img/tarea.png)

La **memoria virtual de cada una de las tareas** tiene mapeado inicialmente al *kernel* y el *√°rea libre de kernel* con *identity mapping en nivel 0*. Adem√°s se mapear√°n las *p√°ginas de c√≥digo correspondientes*, la *p√°gina de memoria compartida* y una *p√°gina para la pila obtenida desde el √°rea libre de tareas*.

A partir de la direcci√≥n virtual `0x07000000`se encontrar√° una p√°gina de memoria compartida de lectura escritura de nivel 3. Esta p√°gina ser√° mapeada **on demand** cuando se intente hacer lectura/escritura en este espacio. La p√°gina f√≠sica se encuentra en la direcci√≥n `0x3000000`

El **c√≥digo de tareas** se encuentra a partir de la direcci√≥n virtual `0x08000000` y ser√° mapeado como **s√≥lo lectura de nivel 3** a la direcci√≥n f√≠sica del c√≥digo correspondiente. Cada tarea puede utilizar hasta 8KB de c√≥digo. El **stack** ser√° mapeado en la **p√°gina siguiente**, con **permisos de escritura y lectura**. La p√°gina f√≠sica debe obtenerse del *√°rea libre de tareas*. Finalmente, luego de la pila se mapear√° la **p√°gina de memoria compartida** como **s√≥lo lectura de nivel 3**. Esta p√°gina la usaremos m√°s adelante para que las tareas puedan acceder f√°cilmente a info relevante del contexto de ejecuci√≥n (teclas apretadas, tiempo desde el arranque del sistema, etc).

> En las funciones en donde se modifica el directorio o tabla de p√°ginas, se debe llamar a la funci√≥n tlbflush para que se invalide la cache de traducci√≥n de direcciones. 

# Esquema de paginaci√≥n
![cr3](img/cr3.png)
- **CR3** -Direcci√≥n del directorio de p√°ginas (32 bits): 20 bits identifican la p√°gina del directorio, el resto son atributos.

> Atributos:
> - PCD (Page Cache Disable): deshabilita cachear entradas del page directory.
> - PWT (Page Write-Through): deshabilita hacer write-back cuando el procesador modifica el page directory

![directorio](img/page%20directory.png)
- **Directorio de p√°ginas** (4KiB/una p√°gina f√≠sica): Array de 1024 entradas. Cada entrada traduce los 4MB que le corresponden.

> Atributos:
> - A (accessed): indica si se accedi√≥ a memoria controlada por esta PDE, lo escribe el procesador al traducir. 
> - PCD (Page Cache Disable): deshabilita cachear los datos de la page table asociada.
> - PWT (Page Write-Through): deshabilita hacer write-back al escribir en la page table asociada
> U/S (User/Supervisor): Determina si un proceso en modo usuario puede acceder a la memoria controlada por esta PDE
> R/W (Read/Write): Determina si un proceso puede escribir a la memoria controlada por esta PDE. 
> P (present): es el bit 0 (siempre en 1), indica que la traducci√≥n es v√°lida.

![page table](img/page%20table.png)
- **Tablas de p√°ginas** (cada una 4KiB/una p√°gina f√≠sica): Array de 1024 entradas. Cada entrada traduce los 4KB que le corresponden (dentro del bloque de 4MB de su tabla)

>Atributos: 
> - G (global): marca la traducci√≥n como global. Las traducciones globales no se invalidan al cambiar el CR3.
> - D (dirty): indica si se escribi√≥ a memoria controlada por esta PTE, lo escribe el procesador al traducir.
> - A (accessed): indica si se accedi√≥ a memoria controlada por esta PTE, lo escribe el procesador al traducir. 
> - PCD (Page Cache Disable): deshabilita cachear los datos de la p√°gina asociada.
> - PWT (Page Write-Through): deshabilita hacer write-back al escribir en la p√°gina asociada
> U/S (User/Supervisor): Determina si un proceso en modo usuario puede acceder a la memoria controlada por esta PTE
> R/W (Read/Write): Determina si un proceso puede escribir a la memoria controlada por esta PTE. 
> P (present): es el bit 0 (siempre en 1), indica que la traducci√≥n es v√°lida.


- Entradas del directorio de p√°ginas (32 bits): 20 bits identifican la tabla de p√°ginas asociada, el resto son atributos.

- Entradas de las tablas de p√°ginas (32 bits): 20 bits identifican la p√°gina f√≠sica asociada, el resto son atributos.

## Traducci√≥n:

<span style="color: #D97979;">**Desde CR3 a page directory:**</span>

![cr3 a pd](img/cr3%20a%20pd.png)

<span style="color: #D97979;">**20 bits m√°s altos del CR3**</span> contienen el <span style="color: #D97979;">**n√∫mero de p√°gina**</span> donde se encuentra el <span style="color: #D97979;">**directorio**</span> a utilizar para traducir las direcciones virtuales. 
Entonces la direcci√≥n del directorio la conseguimos haciendo:

> CR3 & 0xFFFFF000

<span style="color: #5A9BD5;">**Desde page directory a Page Table:**</span>

![pd a pt](img/pd%20a%20pt.png)
Tanto el directorio como la tabla de p√°ginas tendr√°n 1024 entradas de 32 bits (4 bytes), por lo que ambos ocupan una p√°gina (4KiB).
Los <span style="color: #5A9BD5;">**20 bits m√°s altos**</span> de la <span style="color: #5A9BD5;">**i√©sima entrada**</span> corresponden al <span style="color: #5A9BD5;">**n√∫mero de p√°gina de la i√©sima tabla de p√°ginas**</span>.

Direcci√≥n de la i√©sima tabla:
    
> pd[i] & 0xFFFFF000

<span style="color: #A88ACD;">**Desde Page Table a Direcci√≥n F√≠sica:**</span>

![pt a phy](img/pt%20a%20phy.png)

<span style="color: #A88ACD;">**Los 20 bits m√°s altos de la i√©sima entrada**</span> corresponden al <span style="color: #A88ACD;">**n√∫mero de p√°gina de la i√©sima p√°gina**</span>. 

Direcci√≥n de la i√©sima p√°gina:
    
> pt[i] & 0xFFFFF000

Entonces, para traducir de una *direcci√≥n virtual* a una *direcci√≥n f√≠sica*:

Supongamos que queremos traducir la direcci√≥n
> virt = dir(10 bits)|table(10 bits)|offset(12 bits)

Partimos desde una **direcci√≥n l√≥gica**. Esta se compone de un **selector de segmento** (16 bits) + **offset** (32 bits). En segmentaci√≥n tenemos esa direcci√≥n l√≥gica, la cual traducimos a una **lineal**. En segmentaci√≥n, **lineal = f√≠sica**, pero en paginaci√≥n esto solo se da cuando tenemos **identity mapping**.  

El **selector de segmento** era este:
![segsel](img/segmentselector.png)

Por otro lado, el **descriptor de segmento** era este:
![descseg](img/segmentdescriptor.png)

```c
// paso 1: de direcci√≥n l√≥gica a f√≠sica
// obtenemos el √≠ndice dentro de la GDT o LDT
idx = segment_selector >> 3; // nos quedamos con los bits 3 a 15 (index)
ti = (segment_selector & 0x4) >> 2; // bit TI = 0 para la GDT e = 1 para la LDT

// seleccionamos la tabla correspondiente y accedemos al descriptor
segment_descriptor = ti ? ldt[idx] : gdt[idx];

// extraemos la base del segmento desde el descriptor

// base address 0-15 (seleccionamos bits 16 a 32 del descriptor)
base1 = (segment_descriptor >> 16) & 0x0000FFFF;

// base address 16-23 (seleccionamos los bits 0 a 7 de la parte alta del descriptor) 
base2 = ((segment_descriptor >> 32) & 0x000000FF) << 16;

// base address 24-31 (seleccionamos bits 24 a 31 de la parte alta del descriptor)
base3 = (segment_descriptor >> 32) & 0xFF000000;

lineal_address = base1 | base2 | base3 | offset;

pd_idx = lineal_address >> 22; // bits 22 a 32 de la lineal address se refieren al √≠ndice dentro del directorio
table_idx = lineal_address >> 12; // bits 12 a 21 se se refieren al √≠ndice dentro de la tabla
offset_idx = lineal_address & 0x00000FFF; // bits 0 a 11 se refieren al offset

// page directory:
pd = cr3 & 0xFFC00000; // los 20 bits m√°s altos del CR3 contienen la direcci√≥n base del page directory

// page table
pt = pd[pd_idx] & 0xFFFFF000;

// page address
page_addr = pt[table_idx] & 0xFFFFF000;

// direcci√≥n f√≠sica
phy = page_addr | offset_idx;
```

#### üß† Pasos en crudo (sin pseudoc√≥digo):

1. **Arrancamos con una direcci√≥n l√≥gica**. Se compone de:
    - `Selector de segmento` (16 bits)
    - `Offset` (32 bits)
    
2. Del **selector de segmento** obtenemos:
    - `√≠ndice`: es el que nos va a permitir encontrar el descriptor de segmento, ya sea en la GDT o en la LDT. El index son los *bits 3 a 15*
    - `Bit TI`: nos indica cu√°l de las dos tablas necesitamos, es el *bit 2*.
3. Con el descriptor de segmento obtenemos la `direcci√≥n base del segmento`. Si a esto le sumamos el **offset de 32 bits del principio**, obtenemos la **direcci√≥n lineal**. 
- Con la direcci√≥n lineal obtenemos: 
    - **√≠ndice** dentro de la **page directory**
    - **√≠ndice** dentro de la **page table**
    - **offset** final.
- Usamos el registro `CR3`. Este registro tiene en los **20 bits m√°s altos**, la **direcci√≥n del page directory**. Si usamos el *√≠ndice* que conseguimos en el punto anterior para desplazarnos, conseguimos una *page directory entry* (que tiene la direcci√≥n de la page table, en los 20 bits m√°s altos)
- Luego, usando los **20 bits m√°s altos de la directory entry**, tenemos la **page table**, y usando el *√≠ndice* que sacamos antes, accedemos a la *page table entry* (que en sus *20 bits m√°s altos tiene la direcci√≥n base de la p√°gina f√≠sica*!)
- Luego, usamos el **offset** (el proveniente de la **direcci√≥n lineal**) y conseguimos la **direcci√≥n f√≠sica**.

#### ¬øQu√© sucede si los atributos U/S y R/W del directorio y de la p√°gina de tablas difieren?
![protection](img/protection.png)

---
Repaso de registros CRx:

- `CR0`: Control general del procesador
    - bit 0 (PE): activa el **modo protegido**
    - bit 31 (PG): activa **paginaci√≥n**
    - bit 16 (WP) (del que se habla en la imagen de arriba): **write protect**. *Si `WP = 0` el kernel puede escribir en p√°ginas marcadas como solo lectura y si `WP = 1` entonces no* 

- `CR3`: Direcci√≥n base del **page directory**

### ¬øQu√© es el buffer auxiliar de traducci√≥n (TLB)?
Es un **cach√© de traducciones de direcciones virtuales a f√≠sicas**. Es importante **invalidarlo** al momento de modificar las estructuras de paginaci√≥n para que no queden valores desactualizados. 

Hacemos flush cuando:
- mapeamos una nueva p√°gina
- cambiamos permisos de una p√°gina
- desmapeamos una p√°gina
- cambiamos el CR3

#### Mini aclaraci√≥n de las direcciones

```scss 
[Direcci√≥n l√≥gica] ‚Üí [Direcci√≥n lineal*] ‚Üí [Direcci√≥n f√≠sica]
            (segmentaci√≥n)         (paginaci√≥n)

* o direcci√≥n virtual
```