
<!DOCTYPE html>
<html>
<head>
<style>
body {

}
p {
font-size: 14px;
}</style>
<h3>../src/lowrisc_top_earlgrey_padctrl_reg_0.1/rtl/autogen/padctrl_reg_top.sv Cov: 100% </h3>
<pre style="margin:0; padding:0 ">   1: // Copyright lowRISC contributors.</pre>
<pre style="margin:0; padding:0 ">   2: // Licensed under the Apache License, Version 2.0, see LICENSE for details.</pre>
<pre style="margin:0; padding:0 ">   3: // SPDX-License-Identifier: Apache-2.0</pre>
<pre style="margin:0; padding:0 ">   4: //</pre>
<pre style="margin:0; padding:0 ">   5: // Register Top module auto-generated by `reggen`</pre>
<pre style="margin:0; padding:0 ">   6: </pre>
<pre style="margin:0; padding:0 ">   7: `include "prim_assert.sv"</pre>
<pre style="margin:0; padding:0 ">   8: </pre>
<pre style="margin:0; padding:0 ">   9: module padctrl_reg_top (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  10:   input clk_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  11:   input rst_ni,</pre>
<pre style="margin:0; padding:0 ">  12: </pre>
<pre style="margin:0; padding:0 ">  13:   // Below Regster interface can be changed</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  14:   input  tlul_pkg::tl_h2d_t tl_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  15:   output tlul_pkg::tl_d2h_t tl_o,</pre>
<pre style="margin:0; padding:0 ">  16:   // To HW</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  17:   output padctrl_reg_pkg::padctrl_reg2hw_t reg2hw, // Write</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  18:   input  padctrl_reg_pkg::padctrl_hw2reg_t hw2reg, // Read</pre>
<pre style="margin:0; padding:0 ">  19: </pre>
<pre style="margin:0; padding:0 ">  20:   // Config</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  21:   input devmode_i // If 1, explicit error return for unmapped register access</pre>
<pre style="margin:0; padding:0 ">  22: );</pre>
<pre style="margin:0; padding:0 ">  23: </pre>
<pre style="margin:0; padding:0 ">  24:   import padctrl_reg_pkg::* ;</pre>
<pre style="margin:0; padding:0 ">  25: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  26:   localparam int AW = 6;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  27:   localparam int DW = 32;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  28:   localparam int DBW = DW/8;                    // Byte Width</pre>
<pre style="margin:0; padding:0 ">  29: </pre>
<pre style="margin:0; padding:0 ">  30:   // register signals</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  31:   logic           reg_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  32:   logic           reg_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  33:   logic [AW-1:0]  reg_addr;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  34:   logic [DW-1:0]  reg_wdata;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  35:   logic [DBW-1:0] reg_be;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  36:   logic [DW-1:0]  reg_rdata;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  37:   logic           reg_error;</pre>
<pre style="margin:0; padding:0 ">  38: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  39:   logic          addrmiss, wr_err;</pre>
<pre style="margin:0; padding:0 ">  40: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  41:   logic [DW-1:0] reg_rdata_next;</pre>
<pre style="margin:0; padding:0 ">  42: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  43:   tlul_pkg::tl_h2d_t tl_reg_h2d;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  44:   tlul_pkg::tl_d2h_t tl_reg_d2h;</pre>
<pre style="margin:0; padding:0 ">  45: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  46:   assign tl_reg_h2d = tl_i;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  47:   assign tl_o       = tl_reg_d2h;</pre>
<pre style="margin:0; padding:0 ">  48: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  49:   tlul_adapter_reg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  50:     .RegAw(AW),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  51:     .RegDw(DW)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  52:   ) u_reg_if (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  53:     .clk_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  54:     .rst_ni,</pre>
<pre style="margin:0; padding:0 ">  55: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  56:     .tl_i (tl_reg_h2d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  57:     .tl_o (tl_reg_d2h),</pre>
<pre style="margin:0; padding:0 ">  58: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  59:     .we_o    (reg_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  60:     .re_o    (reg_re),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  61:     .addr_o  (reg_addr),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  62:     .wdata_o (reg_wdata),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  63:     .be_o    (reg_be),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  64:     .rdata_i (reg_rdata),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  65:     .error_i (reg_error)</pre>
<pre style="margin:0; padding:0 ">  66:   );</pre>
<pre style="margin:0; padding:0 ">  67: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  68:   assign reg_rdata = reg_rdata_next ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  69:   assign reg_error = (devmode_i & addrmiss) | wr_err ;</pre>
<pre style="margin:0; padding:0 ">  70: </pre>
<pre style="margin:0; padding:0 ">  71:   // Define SW related signals</pre>
<pre style="margin:0; padding:0 ">  72:   // Format: <reg>_<field>_{wd|we|qs}</pre>
<pre style="margin:0; padding:0 ">  73:   //        or <reg>_{wd|we|qs} if field == 1 or 0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  74:   logic regen_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  75:   logic regen_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  76:   logic regen_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  77:   logic [7:0] dio_pads0_attr0_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  78:   logic [7:0] dio_pads0_attr0_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  79:   logic dio_pads0_attr0_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  80:   logic dio_pads0_attr0_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  81:   logic [7:0] dio_pads0_attr1_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  82:   logic [7:0] dio_pads0_attr1_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  83:   logic dio_pads0_attr1_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  84:   logic dio_pads0_attr1_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  85:   logic [7:0] dio_pads0_attr2_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  86:   logic [7:0] dio_pads0_attr2_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  87:   logic dio_pads0_attr2_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  88:   logic dio_pads0_attr2_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  89:   logic [7:0] dio_pads0_attr3_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  90:   logic [7:0] dio_pads0_attr3_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  91:   logic dio_pads0_attr3_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  92:   logic dio_pads0_attr3_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  93:   logic [7:0] dio_pads1_attr4_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  94:   logic [7:0] dio_pads1_attr4_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  95:   logic dio_pads1_attr4_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  96:   logic dio_pads1_attr4_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  97:   logic [7:0] dio_pads1_attr5_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  98:   logic [7:0] dio_pads1_attr5_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  99:   logic dio_pads1_attr5_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 100:   logic dio_pads1_attr5_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 101:   logic [7:0] dio_pads1_attr6_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 102:   logic [7:0] dio_pads1_attr6_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 103:   logic dio_pads1_attr6_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 104:   logic dio_pads1_attr6_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 105:   logic [7:0] dio_pads1_attr7_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 106:   logic [7:0] dio_pads1_attr7_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 107:   logic dio_pads1_attr7_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 108:   logic dio_pads1_attr7_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 109:   logic [7:0] dio_pads2_attr8_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 110:   logic [7:0] dio_pads2_attr8_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 111:   logic dio_pads2_attr8_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 112:   logic dio_pads2_attr8_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 113:   logic [7:0] dio_pads2_attr9_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 114:   logic [7:0] dio_pads2_attr9_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 115:   logic dio_pads2_attr9_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 116:   logic dio_pads2_attr9_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 117:   logic [7:0] dio_pads2_attr10_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 118:   logic [7:0] dio_pads2_attr10_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 119:   logic dio_pads2_attr10_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 120:   logic dio_pads2_attr10_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 121:   logic [7:0] dio_pads2_attr11_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 122:   logic [7:0] dio_pads2_attr11_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 123:   logic dio_pads2_attr11_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 124:   logic dio_pads2_attr11_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 125:   logic [7:0] dio_pads3_attr12_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 126:   logic [7:0] dio_pads3_attr12_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 127:   logic dio_pads3_attr12_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 128:   logic dio_pads3_attr12_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 129:   logic [7:0] dio_pads3_attr13_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 130:   logic [7:0] dio_pads3_attr13_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 131:   logic dio_pads3_attr13_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 132:   logic dio_pads3_attr13_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 133:   logic [7:0] dio_pads3_attr14_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 134:   logic [7:0] dio_pads3_attr14_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 135:   logic dio_pads3_attr14_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 136:   logic dio_pads3_attr14_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 137:   logic [7:0] mio_pads0_attr0_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 138:   logic [7:0] mio_pads0_attr0_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 139:   logic mio_pads0_attr0_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 140:   logic mio_pads0_attr0_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 141:   logic [7:0] mio_pads0_attr1_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 142:   logic [7:0] mio_pads0_attr1_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 143:   logic mio_pads0_attr1_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 144:   logic mio_pads0_attr1_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 145:   logic [7:0] mio_pads0_attr2_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 146:   logic [7:0] mio_pads0_attr2_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 147:   logic mio_pads0_attr2_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 148:   logic mio_pads0_attr2_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 149:   logic [7:0] mio_pads0_attr3_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 150:   logic [7:0] mio_pads0_attr3_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 151:   logic mio_pads0_attr3_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 152:   logic mio_pads0_attr3_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 153:   logic [7:0] mio_pads1_attr4_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 154:   logic [7:0] mio_pads1_attr4_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 155:   logic mio_pads1_attr4_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 156:   logic mio_pads1_attr4_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 157:   logic [7:0] mio_pads1_attr5_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 158:   logic [7:0] mio_pads1_attr5_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 159:   logic mio_pads1_attr5_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 160:   logic mio_pads1_attr5_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 161:   logic [7:0] mio_pads1_attr6_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 162:   logic [7:0] mio_pads1_attr6_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 163:   logic mio_pads1_attr6_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 164:   logic mio_pads1_attr6_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 165:   logic [7:0] mio_pads1_attr7_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 166:   logic [7:0] mio_pads1_attr7_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 167:   logic mio_pads1_attr7_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 168:   logic mio_pads1_attr7_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 169:   logic [7:0] mio_pads2_attr8_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 170:   logic [7:0] mio_pads2_attr8_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 171:   logic mio_pads2_attr8_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 172:   logic mio_pads2_attr8_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 173:   logic [7:0] mio_pads2_attr9_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 174:   logic [7:0] mio_pads2_attr9_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 175:   logic mio_pads2_attr9_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 176:   logic mio_pads2_attr9_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 177:   logic [7:0] mio_pads2_attr10_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 178:   logic [7:0] mio_pads2_attr10_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 179:   logic mio_pads2_attr10_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 180:   logic mio_pads2_attr10_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 181:   logic [7:0] mio_pads2_attr11_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 182:   logic [7:0] mio_pads2_attr11_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 183:   logic mio_pads2_attr11_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 184:   logic mio_pads2_attr11_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 185:   logic [7:0] mio_pads3_attr12_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 186:   logic [7:0] mio_pads3_attr12_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 187:   logic mio_pads3_attr12_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 188:   logic mio_pads3_attr12_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 189:   logic [7:0] mio_pads3_attr13_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 190:   logic [7:0] mio_pads3_attr13_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 191:   logic mio_pads3_attr13_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 192:   logic mio_pads3_attr13_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 193:   logic [7:0] mio_pads3_attr14_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 194:   logic [7:0] mio_pads3_attr14_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 195:   logic mio_pads3_attr14_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 196:   logic mio_pads3_attr14_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 197:   logic [7:0] mio_pads3_attr15_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 198:   logic [7:0] mio_pads3_attr15_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 199:   logic mio_pads3_attr15_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 200:   logic mio_pads3_attr15_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 201:   logic [7:0] mio_pads4_attr16_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 202:   logic [7:0] mio_pads4_attr16_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 203:   logic mio_pads4_attr16_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 204:   logic mio_pads4_attr16_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 205:   logic [7:0] mio_pads4_attr17_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 206:   logic [7:0] mio_pads4_attr17_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 207:   logic mio_pads4_attr17_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 208:   logic mio_pads4_attr17_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 209:   logic [7:0] mio_pads4_attr18_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 210:   logic [7:0] mio_pads4_attr18_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 211:   logic mio_pads4_attr18_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 212:   logic mio_pads4_attr18_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 213:   logic [7:0] mio_pads4_attr19_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 214:   logic [7:0] mio_pads4_attr19_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 215:   logic mio_pads4_attr19_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 216:   logic mio_pads4_attr19_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 217:   logic [7:0] mio_pads5_attr20_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 218:   logic [7:0] mio_pads5_attr20_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 219:   logic mio_pads5_attr20_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 220:   logic mio_pads5_attr20_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 221:   logic [7:0] mio_pads5_attr21_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 222:   logic [7:0] mio_pads5_attr21_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 223:   logic mio_pads5_attr21_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 224:   logic mio_pads5_attr21_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 225:   logic [7:0] mio_pads5_attr22_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 226:   logic [7:0] mio_pads5_attr22_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 227:   logic mio_pads5_attr22_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 228:   logic mio_pads5_attr22_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 229:   logic [7:0] mio_pads5_attr23_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 230:   logic [7:0] mio_pads5_attr23_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 231:   logic mio_pads5_attr23_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 232:   logic mio_pads5_attr23_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 233:   logic [7:0] mio_pads6_attr24_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 234:   logic [7:0] mio_pads6_attr24_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 235:   logic mio_pads6_attr24_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 236:   logic mio_pads6_attr24_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 237:   logic [7:0] mio_pads6_attr25_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 238:   logic [7:0] mio_pads6_attr25_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 239:   logic mio_pads6_attr25_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 240:   logic mio_pads6_attr25_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 241:   logic [7:0] mio_pads6_attr26_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 242:   logic [7:0] mio_pads6_attr26_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 243:   logic mio_pads6_attr26_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 244:   logic mio_pads6_attr26_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 245:   logic [7:0] mio_pads6_attr27_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 246:   logic [7:0] mio_pads6_attr27_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 247:   logic mio_pads6_attr27_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 248:   logic mio_pads6_attr27_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 249:   logic [7:0] mio_pads7_attr28_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 250:   logic [7:0] mio_pads7_attr28_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 251:   logic mio_pads7_attr28_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 252:   logic mio_pads7_attr28_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 253:   logic [7:0] mio_pads7_attr29_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 254:   logic [7:0] mio_pads7_attr29_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 255:   logic mio_pads7_attr29_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 256:   logic mio_pads7_attr29_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 257:   logic [7:0] mio_pads7_attr30_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 258:   logic [7:0] mio_pads7_attr30_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 259:   logic mio_pads7_attr30_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 260:   logic mio_pads7_attr30_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 261:   logic [7:0] mio_pads7_attr31_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 262:   logic [7:0] mio_pads7_attr31_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 263:   logic mio_pads7_attr31_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 264:   logic mio_pads7_attr31_re;</pre>
<pre style="margin:0; padding:0 "> 265: </pre>
<pre style="margin:0; padding:0 "> 266:   // Register instances</pre>
<pre style="margin:0; padding:0 "> 267:   // R[regen]: V(False)</pre>
<pre style="margin:0; padding:0 "> 268: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 269:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 270:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 271:     .SWACCESS("W0C"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 272:     .RESVAL  (1'h1)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 273:   ) u_regen (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 274:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 275:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 276: </pre>
<pre style="margin:0; padding:0 "> 277:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 278:     .we     (regen_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 279:     .wd     (regen_wd),</pre>
<pre style="margin:0; padding:0 "> 280: </pre>
<pre style="margin:0; padding:0 "> 281:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 282:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 283:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 284: </pre>
<pre style="margin:0; padding:0 "> 285:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 286:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 287:     .q      (),</pre>
<pre style="margin:0; padding:0 "> 288: </pre>
<pre style="margin:0; padding:0 "> 289:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 290:     .qs     (regen_qs)</pre>
<pre style="margin:0; padding:0 "> 291:   );</pre>
<pre style="margin:0; padding:0 "> 292: </pre>
<pre style="margin:0; padding:0 "> 293: </pre>
<pre style="margin:0; padding:0 "> 294: </pre>
<pre style="margin:0; padding:0 "> 295:   // Subregister 0 of Multireg dio_pads</pre>
<pre style="margin:0; padding:0 "> 296:   // R[dio_pads0]: V(True)</pre>
<pre style="margin:0; padding:0 "> 297: </pre>
<pre style="margin:0; padding:0 "> 298:   // F[attr0]: 7:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 299:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 300:     .DW    (8)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 301:   ) u_dio_pads0_attr0 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 302:     .re     (dio_pads0_attr0_re),</pre>
<pre style="margin:0; padding:0 "> 303:     // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 304:     .we     (dio_pads0_attr0_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 305:     .wd     (dio_pads0_attr0_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 306:     .d      (hw2reg.dio_pads[0].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 307:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 308:     .qe     (reg2hw.dio_pads[0].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 309:     .q      (reg2hw.dio_pads[0].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 310:     .qs     (dio_pads0_attr0_qs)</pre>
<pre style="margin:0; padding:0 "> 311:   );</pre>
<pre style="margin:0; padding:0 "> 312: </pre>
<pre style="margin:0; padding:0 "> 313: </pre>
<pre style="margin:0; padding:0 "> 314:   // F[attr1]: 15:8</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 315:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 316:     .DW    (8)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 317:   ) u_dio_pads0_attr1 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 318:     .re     (dio_pads0_attr1_re),</pre>
<pre style="margin:0; padding:0 "> 319:     // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 320:     .we     (dio_pads0_attr1_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 321:     .wd     (dio_pads0_attr1_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 322:     .d      (hw2reg.dio_pads[1].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 323:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 324:     .qe     (reg2hw.dio_pads[1].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 325:     .q      (reg2hw.dio_pads[1].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 326:     .qs     (dio_pads0_attr1_qs)</pre>
<pre style="margin:0; padding:0 "> 327:   );</pre>
<pre style="margin:0; padding:0 "> 328: </pre>
<pre style="margin:0; padding:0 "> 329: </pre>
<pre style="margin:0; padding:0 "> 330:   // F[attr2]: 23:16</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 331:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 332:     .DW    (8)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 333:   ) u_dio_pads0_attr2 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 334:     .re     (dio_pads0_attr2_re),</pre>
<pre style="margin:0; padding:0 "> 335:     // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 336:     .we     (dio_pads0_attr2_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 337:     .wd     (dio_pads0_attr2_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 338:     .d      (hw2reg.dio_pads[2].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 339:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 340:     .qe     (reg2hw.dio_pads[2].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 341:     .q      (reg2hw.dio_pads[2].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 342:     .qs     (dio_pads0_attr2_qs)</pre>
<pre style="margin:0; padding:0 "> 343:   );</pre>
<pre style="margin:0; padding:0 "> 344: </pre>
<pre style="margin:0; padding:0 "> 345: </pre>
<pre style="margin:0; padding:0 "> 346:   // F[attr3]: 31:24</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 347:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 348:     .DW    (8)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 349:   ) u_dio_pads0_attr3 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 350:     .re     (dio_pads0_attr3_re),</pre>
<pre style="margin:0; padding:0 "> 351:     // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 352:     .we     (dio_pads0_attr3_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 353:     .wd     (dio_pads0_attr3_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 354:     .d      (hw2reg.dio_pads[3].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 355:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 356:     .qe     (reg2hw.dio_pads[3].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 357:     .q      (reg2hw.dio_pads[3].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 358:     .qs     (dio_pads0_attr3_qs)</pre>
<pre style="margin:0; padding:0 "> 359:   );</pre>
<pre style="margin:0; padding:0 "> 360: </pre>
<pre style="margin:0; padding:0 "> 361: </pre>
<pre style="margin:0; padding:0 "> 362:   // Subregister 4 of Multireg dio_pads</pre>
<pre style="margin:0; padding:0 "> 363:   // R[dio_pads1]: V(True)</pre>
<pre style="margin:0; padding:0 "> 364: </pre>
<pre style="margin:0; padding:0 "> 365:   // F[attr4]: 7:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 366:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 367:     .DW    (8)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 368:   ) u_dio_pads1_attr4 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 369:     .re     (dio_pads1_attr4_re),</pre>
<pre style="margin:0; padding:0 "> 370:     // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 371:     .we     (dio_pads1_attr4_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 372:     .wd     (dio_pads1_attr4_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 373:     .d      (hw2reg.dio_pads[4].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 374:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 375:     .qe     (reg2hw.dio_pads[4].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 376:     .q      (reg2hw.dio_pads[4].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 377:     .qs     (dio_pads1_attr4_qs)</pre>
<pre style="margin:0; padding:0 "> 378:   );</pre>
<pre style="margin:0; padding:0 "> 379: </pre>
<pre style="margin:0; padding:0 "> 380: </pre>
<pre style="margin:0; padding:0 "> 381:   // F[attr5]: 15:8</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 382:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 383:     .DW    (8)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 384:   ) u_dio_pads1_attr5 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 385:     .re     (dio_pads1_attr5_re),</pre>
<pre style="margin:0; padding:0 "> 386:     // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 387:     .we     (dio_pads1_attr5_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 388:     .wd     (dio_pads1_attr5_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 389:     .d      (hw2reg.dio_pads[5].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 390:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 391:     .qe     (reg2hw.dio_pads[5].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 392:     .q      (reg2hw.dio_pads[5].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 393:     .qs     (dio_pads1_attr5_qs)</pre>
<pre style="margin:0; padding:0 "> 394:   );</pre>
<pre style="margin:0; padding:0 "> 395: </pre>
<pre style="margin:0; padding:0 "> 396: </pre>
<pre style="margin:0; padding:0 "> 397:   // F[attr6]: 23:16</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 398:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 399:     .DW    (8)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 400:   ) u_dio_pads1_attr6 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 401:     .re     (dio_pads1_attr6_re),</pre>
<pre style="margin:0; padding:0 "> 402:     // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 403:     .we     (dio_pads1_attr6_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 404:     .wd     (dio_pads1_attr6_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 405:     .d      (hw2reg.dio_pads[6].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 406:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 407:     .qe     (reg2hw.dio_pads[6].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 408:     .q      (reg2hw.dio_pads[6].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 409:     .qs     (dio_pads1_attr6_qs)</pre>
<pre style="margin:0; padding:0 "> 410:   );</pre>
<pre style="margin:0; padding:0 "> 411: </pre>
<pre style="margin:0; padding:0 "> 412: </pre>
<pre style="margin:0; padding:0 "> 413:   // F[attr7]: 31:24</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 414:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 415:     .DW    (8)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 416:   ) u_dio_pads1_attr7 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 417:     .re     (dio_pads1_attr7_re),</pre>
<pre style="margin:0; padding:0 "> 418:     // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 419:     .we     (dio_pads1_attr7_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 420:     .wd     (dio_pads1_attr7_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 421:     .d      (hw2reg.dio_pads[7].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 422:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 423:     .qe     (reg2hw.dio_pads[7].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 424:     .q      (reg2hw.dio_pads[7].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 425:     .qs     (dio_pads1_attr7_qs)</pre>
<pre style="margin:0; padding:0 "> 426:   );</pre>
<pre style="margin:0; padding:0 "> 427: </pre>
<pre style="margin:0; padding:0 "> 428: </pre>
<pre style="margin:0; padding:0 "> 429:   // Subregister 8 of Multireg dio_pads</pre>
<pre style="margin:0; padding:0 "> 430:   // R[dio_pads2]: V(True)</pre>
<pre style="margin:0; padding:0 "> 431: </pre>
<pre style="margin:0; padding:0 "> 432:   // F[attr8]: 7:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 433:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 434:     .DW    (8)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 435:   ) u_dio_pads2_attr8 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 436:     .re     (dio_pads2_attr8_re),</pre>
<pre style="margin:0; padding:0 "> 437:     // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 438:     .we     (dio_pads2_attr8_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 439:     .wd     (dio_pads2_attr8_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 440:     .d      (hw2reg.dio_pads[8].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 441:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 442:     .qe     (reg2hw.dio_pads[8].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 443:     .q      (reg2hw.dio_pads[8].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 444:     .qs     (dio_pads2_attr8_qs)</pre>
<pre style="margin:0; padding:0 "> 445:   );</pre>
<pre style="margin:0; padding:0 "> 446: </pre>
<pre style="margin:0; padding:0 "> 447: </pre>
<pre style="margin:0; padding:0 "> 448:   // F[attr9]: 15:8</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 449:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 450:     .DW    (8)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 451:   ) u_dio_pads2_attr9 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 452:     .re     (dio_pads2_attr9_re),</pre>
<pre style="margin:0; padding:0 "> 453:     // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 454:     .we     (dio_pads2_attr9_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 455:     .wd     (dio_pads2_attr9_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 456:     .d      (hw2reg.dio_pads[9].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 457:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 458:     .qe     (reg2hw.dio_pads[9].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 459:     .q      (reg2hw.dio_pads[9].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 460:     .qs     (dio_pads2_attr9_qs)</pre>
<pre style="margin:0; padding:0 "> 461:   );</pre>
<pre style="margin:0; padding:0 "> 462: </pre>
<pre style="margin:0; padding:0 "> 463: </pre>
<pre style="margin:0; padding:0 "> 464:   // F[attr10]: 23:16</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 465:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 466:     .DW    (8)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 467:   ) u_dio_pads2_attr10 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 468:     .re     (dio_pads2_attr10_re),</pre>
<pre style="margin:0; padding:0 "> 469:     // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 470:     .we     (dio_pads2_attr10_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 471:     .wd     (dio_pads2_attr10_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 472:     .d      (hw2reg.dio_pads[10].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 473:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 474:     .qe     (reg2hw.dio_pads[10].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 475:     .q      (reg2hw.dio_pads[10].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 476:     .qs     (dio_pads2_attr10_qs)</pre>
<pre style="margin:0; padding:0 "> 477:   );</pre>
<pre style="margin:0; padding:0 "> 478: </pre>
<pre style="margin:0; padding:0 "> 479: </pre>
<pre style="margin:0; padding:0 "> 480:   // F[attr11]: 31:24</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 481:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 482:     .DW    (8)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 483:   ) u_dio_pads2_attr11 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 484:     .re     (dio_pads2_attr11_re),</pre>
<pre style="margin:0; padding:0 "> 485:     // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 486:     .we     (dio_pads2_attr11_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 487:     .wd     (dio_pads2_attr11_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 488:     .d      (hw2reg.dio_pads[11].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 489:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 490:     .qe     (reg2hw.dio_pads[11].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 491:     .q      (reg2hw.dio_pads[11].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 492:     .qs     (dio_pads2_attr11_qs)</pre>
<pre style="margin:0; padding:0 "> 493:   );</pre>
<pre style="margin:0; padding:0 "> 494: </pre>
<pre style="margin:0; padding:0 "> 495: </pre>
<pre style="margin:0; padding:0 "> 496:   // Subregister 12 of Multireg dio_pads</pre>
<pre style="margin:0; padding:0 "> 497:   // R[dio_pads3]: V(True)</pre>
<pre style="margin:0; padding:0 "> 498: </pre>
<pre style="margin:0; padding:0 "> 499:   // F[attr12]: 7:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 500:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 501:     .DW    (8)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 502:   ) u_dio_pads3_attr12 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 503:     .re     (dio_pads3_attr12_re),</pre>
<pre style="margin:0; padding:0 "> 504:     // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 505:     .we     (dio_pads3_attr12_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 506:     .wd     (dio_pads3_attr12_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 507:     .d      (hw2reg.dio_pads[12].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 508:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 509:     .qe     (reg2hw.dio_pads[12].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 510:     .q      (reg2hw.dio_pads[12].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 511:     .qs     (dio_pads3_attr12_qs)</pre>
<pre style="margin:0; padding:0 "> 512:   );</pre>
<pre style="margin:0; padding:0 "> 513: </pre>
<pre style="margin:0; padding:0 "> 514: </pre>
<pre style="margin:0; padding:0 "> 515:   // F[attr13]: 15:8</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 516:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 517:     .DW    (8)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 518:   ) u_dio_pads3_attr13 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 519:     .re     (dio_pads3_attr13_re),</pre>
<pre style="margin:0; padding:0 "> 520:     // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 521:     .we     (dio_pads3_attr13_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 522:     .wd     (dio_pads3_attr13_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 523:     .d      (hw2reg.dio_pads[13].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 524:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 525:     .qe     (reg2hw.dio_pads[13].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 526:     .q      (reg2hw.dio_pads[13].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 527:     .qs     (dio_pads3_attr13_qs)</pre>
<pre style="margin:0; padding:0 "> 528:   );</pre>
<pre style="margin:0; padding:0 "> 529: </pre>
<pre style="margin:0; padding:0 "> 530: </pre>
<pre style="margin:0; padding:0 "> 531:   // F[attr14]: 23:16</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 532:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 533:     .DW    (8)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 534:   ) u_dio_pads3_attr14 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 535:     .re     (dio_pads3_attr14_re),</pre>
<pre style="margin:0; padding:0 "> 536:     // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 537:     .we     (dio_pads3_attr14_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 538:     .wd     (dio_pads3_attr14_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 539:     .d      (hw2reg.dio_pads[14].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 540:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 541:     .qe     (reg2hw.dio_pads[14].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 542:     .q      (reg2hw.dio_pads[14].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 543:     .qs     (dio_pads3_attr14_qs)</pre>
<pre style="margin:0; padding:0 "> 544:   );</pre>
<pre style="margin:0; padding:0 "> 545: </pre>
<pre style="margin:0; padding:0 "> 546: </pre>
<pre style="margin:0; padding:0 "> 547: </pre>
<pre style="margin:0; padding:0 "> 548: </pre>
<pre style="margin:0; padding:0 "> 549:   // Subregister 0 of Multireg mio_pads</pre>
<pre style="margin:0; padding:0 "> 550:   // R[mio_pads0]: V(True)</pre>
<pre style="margin:0; padding:0 "> 551: </pre>
<pre style="margin:0; padding:0 "> 552:   // F[attr0]: 7:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 553:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 554:     .DW    (8)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 555:   ) u_mio_pads0_attr0 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 556:     .re     (mio_pads0_attr0_re),</pre>
<pre style="margin:0; padding:0 "> 557:     // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 558:     .we     (mio_pads0_attr0_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 559:     .wd     (mio_pads0_attr0_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 560:     .d      (hw2reg.mio_pads[0].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 561:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 562:     .qe     (reg2hw.mio_pads[0].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 563:     .q      (reg2hw.mio_pads[0].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 564:     .qs     (mio_pads0_attr0_qs)</pre>
<pre style="margin:0; padding:0 "> 565:   );</pre>
<pre style="margin:0; padding:0 "> 566: </pre>
<pre style="margin:0; padding:0 "> 567: </pre>
<pre style="margin:0; padding:0 "> 568:   // F[attr1]: 15:8</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 569:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 570:     .DW    (8)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 571:   ) u_mio_pads0_attr1 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 572:     .re     (mio_pads0_attr1_re),</pre>
<pre style="margin:0; padding:0 "> 573:     // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 574:     .we     (mio_pads0_attr1_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 575:     .wd     (mio_pads0_attr1_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 576:     .d      (hw2reg.mio_pads[1].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 577:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 578:     .qe     (reg2hw.mio_pads[1].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 579:     .q      (reg2hw.mio_pads[1].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 580:     .qs     (mio_pads0_attr1_qs)</pre>
<pre style="margin:0; padding:0 "> 581:   );</pre>
<pre style="margin:0; padding:0 "> 582: </pre>
<pre style="margin:0; padding:0 "> 583: </pre>
<pre style="margin:0; padding:0 "> 584:   // F[attr2]: 23:16</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 585:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 586:     .DW    (8)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 587:   ) u_mio_pads0_attr2 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 588:     .re     (mio_pads0_attr2_re),</pre>
<pre style="margin:0; padding:0 "> 589:     // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 590:     .we     (mio_pads0_attr2_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 591:     .wd     (mio_pads0_attr2_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 592:     .d      (hw2reg.mio_pads[2].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 593:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 594:     .qe     (reg2hw.mio_pads[2].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 595:     .q      (reg2hw.mio_pads[2].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 596:     .qs     (mio_pads0_attr2_qs)</pre>
<pre style="margin:0; padding:0 "> 597:   );</pre>
<pre style="margin:0; padding:0 "> 598: </pre>
<pre style="margin:0; padding:0 "> 599: </pre>
<pre style="margin:0; padding:0 "> 600:   // F[attr3]: 31:24</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 601:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 602:     .DW    (8)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 603:   ) u_mio_pads0_attr3 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 604:     .re     (mio_pads0_attr3_re),</pre>
<pre style="margin:0; padding:0 "> 605:     // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 606:     .we     (mio_pads0_attr3_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 607:     .wd     (mio_pads0_attr3_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 608:     .d      (hw2reg.mio_pads[3].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 609:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 610:     .qe     (reg2hw.mio_pads[3].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 611:     .q      (reg2hw.mio_pads[3].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 612:     .qs     (mio_pads0_attr3_qs)</pre>
<pre style="margin:0; padding:0 "> 613:   );</pre>
<pre style="margin:0; padding:0 "> 614: </pre>
<pre style="margin:0; padding:0 "> 615: </pre>
<pre style="margin:0; padding:0 "> 616:   // Subregister 4 of Multireg mio_pads</pre>
<pre style="margin:0; padding:0 "> 617:   // R[mio_pads1]: V(True)</pre>
<pre style="margin:0; padding:0 "> 618: </pre>
<pre style="margin:0; padding:0 "> 619:   // F[attr4]: 7:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 620:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 621:     .DW    (8)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 622:   ) u_mio_pads1_attr4 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 623:     .re     (mio_pads1_attr4_re),</pre>
<pre style="margin:0; padding:0 "> 624:     // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 625:     .we     (mio_pads1_attr4_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 626:     .wd     (mio_pads1_attr4_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 627:     .d      (hw2reg.mio_pads[4].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 628:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 629:     .qe     (reg2hw.mio_pads[4].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 630:     .q      (reg2hw.mio_pads[4].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 631:     .qs     (mio_pads1_attr4_qs)</pre>
<pre style="margin:0; padding:0 "> 632:   );</pre>
<pre style="margin:0; padding:0 "> 633: </pre>
<pre style="margin:0; padding:0 "> 634: </pre>
<pre style="margin:0; padding:0 "> 635:   // F[attr5]: 15:8</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 636:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 637:     .DW    (8)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 638:   ) u_mio_pads1_attr5 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 639:     .re     (mio_pads1_attr5_re),</pre>
<pre style="margin:0; padding:0 "> 640:     // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 641:     .we     (mio_pads1_attr5_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 642:     .wd     (mio_pads1_attr5_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 643:     .d      (hw2reg.mio_pads[5].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 644:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 645:     .qe     (reg2hw.mio_pads[5].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 646:     .q      (reg2hw.mio_pads[5].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 647:     .qs     (mio_pads1_attr5_qs)</pre>
<pre style="margin:0; padding:0 "> 648:   );</pre>
<pre style="margin:0; padding:0 "> 649: </pre>
<pre style="margin:0; padding:0 "> 650: </pre>
<pre style="margin:0; padding:0 "> 651:   // F[attr6]: 23:16</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 652:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 653:     .DW    (8)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 654:   ) u_mio_pads1_attr6 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 655:     .re     (mio_pads1_attr6_re),</pre>
<pre style="margin:0; padding:0 "> 656:     // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 657:     .we     (mio_pads1_attr6_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 658:     .wd     (mio_pads1_attr6_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 659:     .d      (hw2reg.mio_pads[6].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 660:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 661:     .qe     (reg2hw.mio_pads[6].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 662:     .q      (reg2hw.mio_pads[6].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 663:     .qs     (mio_pads1_attr6_qs)</pre>
<pre style="margin:0; padding:0 "> 664:   );</pre>
<pre style="margin:0; padding:0 "> 665: </pre>
<pre style="margin:0; padding:0 "> 666: </pre>
<pre style="margin:0; padding:0 "> 667:   // F[attr7]: 31:24</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 668:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 669:     .DW    (8)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 670:   ) u_mio_pads1_attr7 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 671:     .re     (mio_pads1_attr7_re),</pre>
<pre style="margin:0; padding:0 "> 672:     // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 673:     .we     (mio_pads1_attr7_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 674:     .wd     (mio_pads1_attr7_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 675:     .d      (hw2reg.mio_pads[7].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 676:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 677:     .qe     (reg2hw.mio_pads[7].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 678:     .q      (reg2hw.mio_pads[7].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 679:     .qs     (mio_pads1_attr7_qs)</pre>
<pre style="margin:0; padding:0 "> 680:   );</pre>
<pre style="margin:0; padding:0 "> 681: </pre>
<pre style="margin:0; padding:0 "> 682: </pre>
<pre style="margin:0; padding:0 "> 683:   // Subregister 8 of Multireg mio_pads</pre>
<pre style="margin:0; padding:0 "> 684:   // R[mio_pads2]: V(True)</pre>
<pre style="margin:0; padding:0 "> 685: </pre>
<pre style="margin:0; padding:0 "> 686:   // F[attr8]: 7:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 687:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 688:     .DW    (8)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 689:   ) u_mio_pads2_attr8 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 690:     .re     (mio_pads2_attr8_re),</pre>
<pre style="margin:0; padding:0 "> 691:     // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 692:     .we     (mio_pads2_attr8_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 693:     .wd     (mio_pads2_attr8_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 694:     .d      (hw2reg.mio_pads[8].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 695:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 696:     .qe     (reg2hw.mio_pads[8].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 697:     .q      (reg2hw.mio_pads[8].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 698:     .qs     (mio_pads2_attr8_qs)</pre>
<pre style="margin:0; padding:0 "> 699:   );</pre>
<pre style="margin:0; padding:0 "> 700: </pre>
<pre style="margin:0; padding:0 "> 701: </pre>
<pre style="margin:0; padding:0 "> 702:   // F[attr9]: 15:8</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 703:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 704:     .DW    (8)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 705:   ) u_mio_pads2_attr9 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 706:     .re     (mio_pads2_attr9_re),</pre>
<pre style="margin:0; padding:0 "> 707:     // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 708:     .we     (mio_pads2_attr9_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 709:     .wd     (mio_pads2_attr9_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 710:     .d      (hw2reg.mio_pads[9].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 711:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 712:     .qe     (reg2hw.mio_pads[9].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 713:     .q      (reg2hw.mio_pads[9].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 714:     .qs     (mio_pads2_attr9_qs)</pre>
<pre style="margin:0; padding:0 "> 715:   );</pre>
<pre style="margin:0; padding:0 "> 716: </pre>
<pre style="margin:0; padding:0 "> 717: </pre>
<pre style="margin:0; padding:0 "> 718:   // F[attr10]: 23:16</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 719:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 720:     .DW    (8)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 721:   ) u_mio_pads2_attr10 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 722:     .re     (mio_pads2_attr10_re),</pre>
<pre style="margin:0; padding:0 "> 723:     // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 724:     .we     (mio_pads2_attr10_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 725:     .wd     (mio_pads2_attr10_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 726:     .d      (hw2reg.mio_pads[10].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 727:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 728:     .qe     (reg2hw.mio_pads[10].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 729:     .q      (reg2hw.mio_pads[10].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 730:     .qs     (mio_pads2_attr10_qs)</pre>
<pre style="margin:0; padding:0 "> 731:   );</pre>
<pre style="margin:0; padding:0 "> 732: </pre>
<pre style="margin:0; padding:0 "> 733: </pre>
<pre style="margin:0; padding:0 "> 734:   // F[attr11]: 31:24</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 735:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 736:     .DW    (8)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 737:   ) u_mio_pads2_attr11 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 738:     .re     (mio_pads2_attr11_re),</pre>
<pre style="margin:0; padding:0 "> 739:     // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 740:     .we     (mio_pads2_attr11_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 741:     .wd     (mio_pads2_attr11_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 742:     .d      (hw2reg.mio_pads[11].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 743:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 744:     .qe     (reg2hw.mio_pads[11].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 745:     .q      (reg2hw.mio_pads[11].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 746:     .qs     (mio_pads2_attr11_qs)</pre>
<pre style="margin:0; padding:0 "> 747:   );</pre>
<pre style="margin:0; padding:0 "> 748: </pre>
<pre style="margin:0; padding:0 "> 749: </pre>
<pre style="margin:0; padding:0 "> 750:   // Subregister 12 of Multireg mio_pads</pre>
<pre style="margin:0; padding:0 "> 751:   // R[mio_pads3]: V(True)</pre>
<pre style="margin:0; padding:0 "> 752: </pre>
<pre style="margin:0; padding:0 "> 753:   // F[attr12]: 7:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 754:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 755:     .DW    (8)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 756:   ) u_mio_pads3_attr12 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 757:     .re     (mio_pads3_attr12_re),</pre>
<pre style="margin:0; padding:0 "> 758:     // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 759:     .we     (mio_pads3_attr12_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 760:     .wd     (mio_pads3_attr12_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 761:     .d      (hw2reg.mio_pads[12].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 762:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 763:     .qe     (reg2hw.mio_pads[12].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 764:     .q      (reg2hw.mio_pads[12].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 765:     .qs     (mio_pads3_attr12_qs)</pre>
<pre style="margin:0; padding:0 "> 766:   );</pre>
<pre style="margin:0; padding:0 "> 767: </pre>
<pre style="margin:0; padding:0 "> 768: </pre>
<pre style="margin:0; padding:0 "> 769:   // F[attr13]: 15:8</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 770:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 771:     .DW    (8)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 772:   ) u_mio_pads3_attr13 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 773:     .re     (mio_pads3_attr13_re),</pre>
<pre style="margin:0; padding:0 "> 774:     // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 775:     .we     (mio_pads3_attr13_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 776:     .wd     (mio_pads3_attr13_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 777:     .d      (hw2reg.mio_pads[13].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 778:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 779:     .qe     (reg2hw.mio_pads[13].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 780:     .q      (reg2hw.mio_pads[13].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 781:     .qs     (mio_pads3_attr13_qs)</pre>
<pre style="margin:0; padding:0 "> 782:   );</pre>
<pre style="margin:0; padding:0 "> 783: </pre>
<pre style="margin:0; padding:0 "> 784: </pre>
<pre style="margin:0; padding:0 "> 785:   // F[attr14]: 23:16</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 786:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 787:     .DW    (8)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 788:   ) u_mio_pads3_attr14 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 789:     .re     (mio_pads3_attr14_re),</pre>
<pre style="margin:0; padding:0 "> 790:     // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 791:     .we     (mio_pads3_attr14_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 792:     .wd     (mio_pads3_attr14_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 793:     .d      (hw2reg.mio_pads[14].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 794:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 795:     .qe     (reg2hw.mio_pads[14].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 796:     .q      (reg2hw.mio_pads[14].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 797:     .qs     (mio_pads3_attr14_qs)</pre>
<pre style="margin:0; padding:0 "> 798:   );</pre>
<pre style="margin:0; padding:0 "> 799: </pre>
<pre style="margin:0; padding:0 "> 800: </pre>
<pre style="margin:0; padding:0 "> 801:   // F[attr15]: 31:24</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 802:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 803:     .DW    (8)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 804:   ) u_mio_pads3_attr15 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 805:     .re     (mio_pads3_attr15_re),</pre>
<pre style="margin:0; padding:0 "> 806:     // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 807:     .we     (mio_pads3_attr15_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 808:     .wd     (mio_pads3_attr15_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 809:     .d      (hw2reg.mio_pads[15].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 810:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 811:     .qe     (reg2hw.mio_pads[15].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 812:     .q      (reg2hw.mio_pads[15].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 813:     .qs     (mio_pads3_attr15_qs)</pre>
<pre style="margin:0; padding:0 "> 814:   );</pre>
<pre style="margin:0; padding:0 "> 815: </pre>
<pre style="margin:0; padding:0 "> 816: </pre>
<pre style="margin:0; padding:0 "> 817:   // Subregister 16 of Multireg mio_pads</pre>
<pre style="margin:0; padding:0 "> 818:   // R[mio_pads4]: V(True)</pre>
<pre style="margin:0; padding:0 "> 819: </pre>
<pre style="margin:0; padding:0 "> 820:   // F[attr16]: 7:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 821:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 822:     .DW    (8)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 823:   ) u_mio_pads4_attr16 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 824:     .re     (mio_pads4_attr16_re),</pre>
<pre style="margin:0; padding:0 "> 825:     // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 826:     .we     (mio_pads4_attr16_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 827:     .wd     (mio_pads4_attr16_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 828:     .d      (hw2reg.mio_pads[16].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 829:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 830:     .qe     (reg2hw.mio_pads[16].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 831:     .q      (reg2hw.mio_pads[16].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 832:     .qs     (mio_pads4_attr16_qs)</pre>
<pre style="margin:0; padding:0 "> 833:   );</pre>
<pre style="margin:0; padding:0 "> 834: </pre>
<pre style="margin:0; padding:0 "> 835: </pre>
<pre style="margin:0; padding:0 "> 836:   // F[attr17]: 15:8</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 837:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 838:     .DW    (8)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 839:   ) u_mio_pads4_attr17 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 840:     .re     (mio_pads4_attr17_re),</pre>
<pre style="margin:0; padding:0 "> 841:     // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 842:     .we     (mio_pads4_attr17_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 843:     .wd     (mio_pads4_attr17_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 844:     .d      (hw2reg.mio_pads[17].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 845:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 846:     .qe     (reg2hw.mio_pads[17].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 847:     .q      (reg2hw.mio_pads[17].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 848:     .qs     (mio_pads4_attr17_qs)</pre>
<pre style="margin:0; padding:0 "> 849:   );</pre>
<pre style="margin:0; padding:0 "> 850: </pre>
<pre style="margin:0; padding:0 "> 851: </pre>
<pre style="margin:0; padding:0 "> 852:   // F[attr18]: 23:16</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 853:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 854:     .DW    (8)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 855:   ) u_mio_pads4_attr18 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 856:     .re     (mio_pads4_attr18_re),</pre>
<pre style="margin:0; padding:0 "> 857:     // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 858:     .we     (mio_pads4_attr18_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 859:     .wd     (mio_pads4_attr18_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 860:     .d      (hw2reg.mio_pads[18].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 861:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 862:     .qe     (reg2hw.mio_pads[18].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 863:     .q      (reg2hw.mio_pads[18].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 864:     .qs     (mio_pads4_attr18_qs)</pre>
<pre style="margin:0; padding:0 "> 865:   );</pre>
<pre style="margin:0; padding:0 "> 866: </pre>
<pre style="margin:0; padding:0 "> 867: </pre>
<pre style="margin:0; padding:0 "> 868:   // F[attr19]: 31:24</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 869:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 870:     .DW    (8)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 871:   ) u_mio_pads4_attr19 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 872:     .re     (mio_pads4_attr19_re),</pre>
<pre style="margin:0; padding:0 "> 873:     // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 874:     .we     (mio_pads4_attr19_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 875:     .wd     (mio_pads4_attr19_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 876:     .d      (hw2reg.mio_pads[19].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 877:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 878:     .qe     (reg2hw.mio_pads[19].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 879:     .q      (reg2hw.mio_pads[19].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 880:     .qs     (mio_pads4_attr19_qs)</pre>
<pre style="margin:0; padding:0 "> 881:   );</pre>
<pre style="margin:0; padding:0 "> 882: </pre>
<pre style="margin:0; padding:0 "> 883: </pre>
<pre style="margin:0; padding:0 "> 884:   // Subregister 20 of Multireg mio_pads</pre>
<pre style="margin:0; padding:0 "> 885:   // R[mio_pads5]: V(True)</pre>
<pre style="margin:0; padding:0 "> 886: </pre>
<pre style="margin:0; padding:0 "> 887:   // F[attr20]: 7:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 888:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 889:     .DW    (8)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 890:   ) u_mio_pads5_attr20 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 891:     .re     (mio_pads5_attr20_re),</pre>
<pre style="margin:0; padding:0 "> 892:     // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 893:     .we     (mio_pads5_attr20_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 894:     .wd     (mio_pads5_attr20_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 895:     .d      (hw2reg.mio_pads[20].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 896:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 897:     .qe     (reg2hw.mio_pads[20].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 898:     .q      (reg2hw.mio_pads[20].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 899:     .qs     (mio_pads5_attr20_qs)</pre>
<pre style="margin:0; padding:0 "> 900:   );</pre>
<pre style="margin:0; padding:0 "> 901: </pre>
<pre style="margin:0; padding:0 "> 902: </pre>
<pre style="margin:0; padding:0 "> 903:   // F[attr21]: 15:8</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 904:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 905:     .DW    (8)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 906:   ) u_mio_pads5_attr21 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 907:     .re     (mio_pads5_attr21_re),</pre>
<pre style="margin:0; padding:0 "> 908:     // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 909:     .we     (mio_pads5_attr21_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 910:     .wd     (mio_pads5_attr21_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 911:     .d      (hw2reg.mio_pads[21].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 912:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 913:     .qe     (reg2hw.mio_pads[21].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 914:     .q      (reg2hw.mio_pads[21].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 915:     .qs     (mio_pads5_attr21_qs)</pre>
<pre style="margin:0; padding:0 "> 916:   );</pre>
<pre style="margin:0; padding:0 "> 917: </pre>
<pre style="margin:0; padding:0 "> 918: </pre>
<pre style="margin:0; padding:0 "> 919:   // F[attr22]: 23:16</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 920:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 921:     .DW    (8)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 922:   ) u_mio_pads5_attr22 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 923:     .re     (mio_pads5_attr22_re),</pre>
<pre style="margin:0; padding:0 "> 924:     // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 925:     .we     (mio_pads5_attr22_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 926:     .wd     (mio_pads5_attr22_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 927:     .d      (hw2reg.mio_pads[22].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 928:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 929:     .qe     (reg2hw.mio_pads[22].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 930:     .q      (reg2hw.mio_pads[22].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 931:     .qs     (mio_pads5_attr22_qs)</pre>
<pre style="margin:0; padding:0 "> 932:   );</pre>
<pre style="margin:0; padding:0 "> 933: </pre>
<pre style="margin:0; padding:0 "> 934: </pre>
<pre style="margin:0; padding:0 "> 935:   // F[attr23]: 31:24</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 936:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 937:     .DW    (8)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 938:   ) u_mio_pads5_attr23 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 939:     .re     (mio_pads5_attr23_re),</pre>
<pre style="margin:0; padding:0 "> 940:     // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 941:     .we     (mio_pads5_attr23_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 942:     .wd     (mio_pads5_attr23_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 943:     .d      (hw2reg.mio_pads[23].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 944:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 945:     .qe     (reg2hw.mio_pads[23].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 946:     .q      (reg2hw.mio_pads[23].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 947:     .qs     (mio_pads5_attr23_qs)</pre>
<pre style="margin:0; padding:0 "> 948:   );</pre>
<pre style="margin:0; padding:0 "> 949: </pre>
<pre style="margin:0; padding:0 "> 950: </pre>
<pre style="margin:0; padding:0 "> 951:   // Subregister 24 of Multireg mio_pads</pre>
<pre style="margin:0; padding:0 "> 952:   // R[mio_pads6]: V(True)</pre>
<pre style="margin:0; padding:0 "> 953: </pre>
<pre style="margin:0; padding:0 "> 954:   // F[attr24]: 7:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 955:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 956:     .DW    (8)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 957:   ) u_mio_pads6_attr24 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 958:     .re     (mio_pads6_attr24_re),</pre>
<pre style="margin:0; padding:0 "> 959:     // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 960:     .we     (mio_pads6_attr24_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 961:     .wd     (mio_pads6_attr24_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 962:     .d      (hw2reg.mio_pads[24].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 963:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 964:     .qe     (reg2hw.mio_pads[24].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 965:     .q      (reg2hw.mio_pads[24].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 966:     .qs     (mio_pads6_attr24_qs)</pre>
<pre style="margin:0; padding:0 "> 967:   );</pre>
<pre style="margin:0; padding:0 "> 968: </pre>
<pre style="margin:0; padding:0 "> 969: </pre>
<pre style="margin:0; padding:0 "> 970:   // F[attr25]: 15:8</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 971:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 972:     .DW    (8)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 973:   ) u_mio_pads6_attr25 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 974:     .re     (mio_pads6_attr25_re),</pre>
<pre style="margin:0; padding:0 "> 975:     // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 976:     .we     (mio_pads6_attr25_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 977:     .wd     (mio_pads6_attr25_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 978:     .d      (hw2reg.mio_pads[25].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 979:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 980:     .qe     (reg2hw.mio_pads[25].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 981:     .q      (reg2hw.mio_pads[25].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 982:     .qs     (mio_pads6_attr25_qs)</pre>
<pre style="margin:0; padding:0 "> 983:   );</pre>
<pre style="margin:0; padding:0 "> 984: </pre>
<pre style="margin:0; padding:0 "> 985: </pre>
<pre style="margin:0; padding:0 "> 986:   // F[attr26]: 23:16</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 987:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 988:     .DW    (8)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 989:   ) u_mio_pads6_attr26 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 990:     .re     (mio_pads6_attr26_re),</pre>
<pre style="margin:0; padding:0 "> 991:     // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 992:     .we     (mio_pads6_attr26_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 993:     .wd     (mio_pads6_attr26_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 994:     .d      (hw2reg.mio_pads[26].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 995:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 996:     .qe     (reg2hw.mio_pads[26].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 997:     .q      (reg2hw.mio_pads[26].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 998:     .qs     (mio_pads6_attr26_qs)</pre>
<pre style="margin:0; padding:0 "> 999:   );</pre>
<pre style="margin:0; padding:0 ">1000: </pre>
<pre style="margin:0; padding:0 ">1001: </pre>
<pre style="margin:0; padding:0 ">1002:   // F[attr27]: 31:24</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1003:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1004:     .DW    (8)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1005:   ) u_mio_pads6_attr27 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1006:     .re     (mio_pads6_attr27_re),</pre>
<pre style="margin:0; padding:0 ">1007:     // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1008:     .we     (mio_pads6_attr27_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1009:     .wd     (mio_pads6_attr27_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1010:     .d      (hw2reg.mio_pads[27].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1011:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1012:     .qe     (reg2hw.mio_pads[27].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1013:     .q      (reg2hw.mio_pads[27].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1014:     .qs     (mio_pads6_attr27_qs)</pre>
<pre style="margin:0; padding:0 ">1015:   );</pre>
<pre style="margin:0; padding:0 ">1016: </pre>
<pre style="margin:0; padding:0 ">1017: </pre>
<pre style="margin:0; padding:0 ">1018:   // Subregister 28 of Multireg mio_pads</pre>
<pre style="margin:0; padding:0 ">1019:   // R[mio_pads7]: V(True)</pre>
<pre style="margin:0; padding:0 ">1020: </pre>
<pre style="margin:0; padding:0 ">1021:   // F[attr28]: 7:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1022:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1023:     .DW    (8)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1024:   ) u_mio_pads7_attr28 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1025:     .re     (mio_pads7_attr28_re),</pre>
<pre style="margin:0; padding:0 ">1026:     // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1027:     .we     (mio_pads7_attr28_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1028:     .wd     (mio_pads7_attr28_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1029:     .d      (hw2reg.mio_pads[28].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1030:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1031:     .qe     (reg2hw.mio_pads[28].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1032:     .q      (reg2hw.mio_pads[28].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1033:     .qs     (mio_pads7_attr28_qs)</pre>
<pre style="margin:0; padding:0 ">1034:   );</pre>
<pre style="margin:0; padding:0 ">1035: </pre>
<pre style="margin:0; padding:0 ">1036: </pre>
<pre style="margin:0; padding:0 ">1037:   // F[attr29]: 15:8</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1038:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1039:     .DW    (8)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1040:   ) u_mio_pads7_attr29 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1041:     .re     (mio_pads7_attr29_re),</pre>
<pre style="margin:0; padding:0 ">1042:     // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1043:     .we     (mio_pads7_attr29_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1044:     .wd     (mio_pads7_attr29_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1045:     .d      (hw2reg.mio_pads[29].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1046:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1047:     .qe     (reg2hw.mio_pads[29].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1048:     .q      (reg2hw.mio_pads[29].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1049:     .qs     (mio_pads7_attr29_qs)</pre>
<pre style="margin:0; padding:0 ">1050:   );</pre>
<pre style="margin:0; padding:0 ">1051: </pre>
<pre style="margin:0; padding:0 ">1052: </pre>
<pre style="margin:0; padding:0 ">1053:   // F[attr30]: 23:16</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1054:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1055:     .DW    (8)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1056:   ) u_mio_pads7_attr30 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1057:     .re     (mio_pads7_attr30_re),</pre>
<pre style="margin:0; padding:0 ">1058:     // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1059:     .we     (mio_pads7_attr30_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1060:     .wd     (mio_pads7_attr30_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1061:     .d      (hw2reg.mio_pads[30].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1062:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1063:     .qe     (reg2hw.mio_pads[30].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1064:     .q      (reg2hw.mio_pads[30].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1065:     .qs     (mio_pads7_attr30_qs)</pre>
<pre style="margin:0; padding:0 ">1066:   );</pre>
<pre style="margin:0; padding:0 ">1067: </pre>
<pre style="margin:0; padding:0 ">1068: </pre>
<pre style="margin:0; padding:0 ">1069:   // F[attr31]: 31:24</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1070:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1071:     .DW    (8)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1072:   ) u_mio_pads7_attr31 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1073:     .re     (mio_pads7_attr31_re),</pre>
<pre style="margin:0; padding:0 ">1074:     // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1075:     .we     (mio_pads7_attr31_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1076:     .wd     (mio_pads7_attr31_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1077:     .d      (hw2reg.mio_pads[31].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1078:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1079:     .qe     (reg2hw.mio_pads[31].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1080:     .q      (reg2hw.mio_pads[31].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1081:     .qs     (mio_pads7_attr31_qs)</pre>
<pre style="margin:0; padding:0 ">1082:   );</pre>
<pre style="margin:0; padding:0 ">1083: </pre>
<pre style="margin:0; padding:0 ">1084: </pre>
<pre style="margin:0; padding:0 ">1085: </pre>
<pre style="margin:0; padding:0 ">1086: </pre>
<pre style="margin:0; padding:0 ">1087: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1088:   logic [12:0] addr_hit;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1089:   always_comb begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1090:     addr_hit = '0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1091:     addr_hit[ 0] = (reg_addr == PADCTRL_REGEN_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1092:     addr_hit[ 1] = (reg_addr == PADCTRL_DIO_PADS0_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1093:     addr_hit[ 2] = (reg_addr == PADCTRL_DIO_PADS1_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1094:     addr_hit[ 3] = (reg_addr == PADCTRL_DIO_PADS2_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1095:     addr_hit[ 4] = (reg_addr == PADCTRL_DIO_PADS3_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1096:     addr_hit[ 5] = (reg_addr == PADCTRL_MIO_PADS0_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1097:     addr_hit[ 6] = (reg_addr == PADCTRL_MIO_PADS1_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1098:     addr_hit[ 7] = (reg_addr == PADCTRL_MIO_PADS2_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1099:     addr_hit[ 8] = (reg_addr == PADCTRL_MIO_PADS3_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1100:     addr_hit[ 9] = (reg_addr == PADCTRL_MIO_PADS4_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1101:     addr_hit[10] = (reg_addr == PADCTRL_MIO_PADS5_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1102:     addr_hit[11] = (reg_addr == PADCTRL_MIO_PADS6_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1103:     addr_hit[12] = (reg_addr == PADCTRL_MIO_PADS7_OFFSET);</pre>
<pre style="margin:0; padding:0 ">1104:   end</pre>
<pre style="margin:0; padding:0 ">1105: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1106:   assign addrmiss = (reg_re || reg_we) ? ~|addr_hit : 1'b0 ;</pre>
<pre style="margin:0; padding:0 ">1107: </pre>
<pre style="margin:0; padding:0 ">1108:   // Check sub-word write is permitted</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1109:   always_comb begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1110:     wr_err = 1'b0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1111:     if (addr_hit[ 0] && reg_we && (PADCTRL_PERMIT[ 0] != (PADCTRL_PERMIT[ 0] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1112:     if (addr_hit[ 1] && reg_we && (PADCTRL_PERMIT[ 1] != (PADCTRL_PERMIT[ 1] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1113:     if (addr_hit[ 2] && reg_we && (PADCTRL_PERMIT[ 2] != (PADCTRL_PERMIT[ 2] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1114:     if (addr_hit[ 3] && reg_we && (PADCTRL_PERMIT[ 3] != (PADCTRL_PERMIT[ 3] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1115:     if (addr_hit[ 4] && reg_we && (PADCTRL_PERMIT[ 4] != (PADCTRL_PERMIT[ 4] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1116:     if (addr_hit[ 5] && reg_we && (PADCTRL_PERMIT[ 5] != (PADCTRL_PERMIT[ 5] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1117:     if (addr_hit[ 6] && reg_we && (PADCTRL_PERMIT[ 6] != (PADCTRL_PERMIT[ 6] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1118:     if (addr_hit[ 7] && reg_we && (PADCTRL_PERMIT[ 7] != (PADCTRL_PERMIT[ 7] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1119:     if (addr_hit[ 8] && reg_we && (PADCTRL_PERMIT[ 8] != (PADCTRL_PERMIT[ 8] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1120:     if (addr_hit[ 9] && reg_we && (PADCTRL_PERMIT[ 9] != (PADCTRL_PERMIT[ 9] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1121:     if (addr_hit[10] && reg_we && (PADCTRL_PERMIT[10] != (PADCTRL_PERMIT[10] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1122:     if (addr_hit[11] && reg_we && (PADCTRL_PERMIT[11] != (PADCTRL_PERMIT[11] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1123:     if (addr_hit[12] && reg_we && (PADCTRL_PERMIT[12] != (PADCTRL_PERMIT[12] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="margin:0; padding:0 ">1124:   end</pre>
<pre style="margin:0; padding:0 ">1125: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1126:   assign regen_we = addr_hit[0] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1127:   assign regen_wd = reg_wdata[0];</pre>
<pre style="margin:0; padding:0 ">1128: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1129:   assign dio_pads0_attr0_we = addr_hit[1] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1130:   assign dio_pads0_attr0_wd = reg_wdata[7:0];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1131:   assign dio_pads0_attr0_re = addr_hit[1] && reg_re;</pre>
<pre style="margin:0; padding:0 ">1132: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1133:   assign dio_pads0_attr1_we = addr_hit[1] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1134:   assign dio_pads0_attr1_wd = reg_wdata[15:8];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1135:   assign dio_pads0_attr1_re = addr_hit[1] && reg_re;</pre>
<pre style="margin:0; padding:0 ">1136: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1137:   assign dio_pads0_attr2_we = addr_hit[1] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1138:   assign dio_pads0_attr2_wd = reg_wdata[23:16];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1139:   assign dio_pads0_attr2_re = addr_hit[1] && reg_re;</pre>
<pre style="margin:0; padding:0 ">1140: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1141:   assign dio_pads0_attr3_we = addr_hit[1] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1142:   assign dio_pads0_attr3_wd = reg_wdata[31:24];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1143:   assign dio_pads0_attr3_re = addr_hit[1] && reg_re;</pre>
<pre style="margin:0; padding:0 ">1144: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1145:   assign dio_pads1_attr4_we = addr_hit[2] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1146:   assign dio_pads1_attr4_wd = reg_wdata[7:0];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1147:   assign dio_pads1_attr4_re = addr_hit[2] && reg_re;</pre>
<pre style="margin:0; padding:0 ">1148: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1149:   assign dio_pads1_attr5_we = addr_hit[2] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1150:   assign dio_pads1_attr5_wd = reg_wdata[15:8];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1151:   assign dio_pads1_attr5_re = addr_hit[2] && reg_re;</pre>
<pre style="margin:0; padding:0 ">1152: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1153:   assign dio_pads1_attr6_we = addr_hit[2] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1154:   assign dio_pads1_attr6_wd = reg_wdata[23:16];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1155:   assign dio_pads1_attr6_re = addr_hit[2] && reg_re;</pre>
<pre style="margin:0; padding:0 ">1156: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1157:   assign dio_pads1_attr7_we = addr_hit[2] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1158:   assign dio_pads1_attr7_wd = reg_wdata[31:24];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1159:   assign dio_pads1_attr7_re = addr_hit[2] && reg_re;</pre>
<pre style="margin:0; padding:0 ">1160: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1161:   assign dio_pads2_attr8_we = addr_hit[3] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1162:   assign dio_pads2_attr8_wd = reg_wdata[7:0];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1163:   assign dio_pads2_attr8_re = addr_hit[3] && reg_re;</pre>
<pre style="margin:0; padding:0 ">1164: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1165:   assign dio_pads2_attr9_we = addr_hit[3] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1166:   assign dio_pads2_attr9_wd = reg_wdata[15:8];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1167:   assign dio_pads2_attr9_re = addr_hit[3] && reg_re;</pre>
<pre style="margin:0; padding:0 ">1168: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1169:   assign dio_pads2_attr10_we = addr_hit[3] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1170:   assign dio_pads2_attr10_wd = reg_wdata[23:16];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1171:   assign dio_pads2_attr10_re = addr_hit[3] && reg_re;</pre>
<pre style="margin:0; padding:0 ">1172: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1173:   assign dio_pads2_attr11_we = addr_hit[3] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1174:   assign dio_pads2_attr11_wd = reg_wdata[31:24];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1175:   assign dio_pads2_attr11_re = addr_hit[3] && reg_re;</pre>
<pre style="margin:0; padding:0 ">1176: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1177:   assign dio_pads3_attr12_we = addr_hit[4] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1178:   assign dio_pads3_attr12_wd = reg_wdata[7:0];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1179:   assign dio_pads3_attr12_re = addr_hit[4] && reg_re;</pre>
<pre style="margin:0; padding:0 ">1180: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1181:   assign dio_pads3_attr13_we = addr_hit[4] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1182:   assign dio_pads3_attr13_wd = reg_wdata[15:8];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1183:   assign dio_pads3_attr13_re = addr_hit[4] && reg_re;</pre>
<pre style="margin:0; padding:0 ">1184: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1185:   assign dio_pads3_attr14_we = addr_hit[4] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1186:   assign dio_pads3_attr14_wd = reg_wdata[23:16];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1187:   assign dio_pads3_attr14_re = addr_hit[4] && reg_re;</pre>
<pre style="margin:0; padding:0 ">1188: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1189:   assign mio_pads0_attr0_we = addr_hit[5] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1190:   assign mio_pads0_attr0_wd = reg_wdata[7:0];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1191:   assign mio_pads0_attr0_re = addr_hit[5] && reg_re;</pre>
<pre style="margin:0; padding:0 ">1192: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1193:   assign mio_pads0_attr1_we = addr_hit[5] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1194:   assign mio_pads0_attr1_wd = reg_wdata[15:8];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1195:   assign mio_pads0_attr1_re = addr_hit[5] && reg_re;</pre>
<pre style="margin:0; padding:0 ">1196: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1197:   assign mio_pads0_attr2_we = addr_hit[5] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1198:   assign mio_pads0_attr2_wd = reg_wdata[23:16];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1199:   assign mio_pads0_attr2_re = addr_hit[5] && reg_re;</pre>
<pre style="margin:0; padding:0 ">1200: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1201:   assign mio_pads0_attr3_we = addr_hit[5] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1202:   assign mio_pads0_attr3_wd = reg_wdata[31:24];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1203:   assign mio_pads0_attr3_re = addr_hit[5] && reg_re;</pre>
<pre style="margin:0; padding:0 ">1204: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1205:   assign mio_pads1_attr4_we = addr_hit[6] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1206:   assign mio_pads1_attr4_wd = reg_wdata[7:0];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1207:   assign mio_pads1_attr4_re = addr_hit[6] && reg_re;</pre>
<pre style="margin:0; padding:0 ">1208: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1209:   assign mio_pads1_attr5_we = addr_hit[6] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1210:   assign mio_pads1_attr5_wd = reg_wdata[15:8];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1211:   assign mio_pads1_attr5_re = addr_hit[6] && reg_re;</pre>
<pre style="margin:0; padding:0 ">1212: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1213:   assign mio_pads1_attr6_we = addr_hit[6] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1214:   assign mio_pads1_attr6_wd = reg_wdata[23:16];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1215:   assign mio_pads1_attr6_re = addr_hit[6] && reg_re;</pre>
<pre style="margin:0; padding:0 ">1216: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1217:   assign mio_pads1_attr7_we = addr_hit[6] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1218:   assign mio_pads1_attr7_wd = reg_wdata[31:24];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1219:   assign mio_pads1_attr7_re = addr_hit[6] && reg_re;</pre>
<pre style="margin:0; padding:0 ">1220: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1221:   assign mio_pads2_attr8_we = addr_hit[7] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1222:   assign mio_pads2_attr8_wd = reg_wdata[7:0];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1223:   assign mio_pads2_attr8_re = addr_hit[7] && reg_re;</pre>
<pre style="margin:0; padding:0 ">1224: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1225:   assign mio_pads2_attr9_we = addr_hit[7] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1226:   assign mio_pads2_attr9_wd = reg_wdata[15:8];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1227:   assign mio_pads2_attr9_re = addr_hit[7] && reg_re;</pre>
<pre style="margin:0; padding:0 ">1228: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1229:   assign mio_pads2_attr10_we = addr_hit[7] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1230:   assign mio_pads2_attr10_wd = reg_wdata[23:16];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1231:   assign mio_pads2_attr10_re = addr_hit[7] && reg_re;</pre>
<pre style="margin:0; padding:0 ">1232: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1233:   assign mio_pads2_attr11_we = addr_hit[7] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1234:   assign mio_pads2_attr11_wd = reg_wdata[31:24];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1235:   assign mio_pads2_attr11_re = addr_hit[7] && reg_re;</pre>
<pre style="margin:0; padding:0 ">1236: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1237:   assign mio_pads3_attr12_we = addr_hit[8] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1238:   assign mio_pads3_attr12_wd = reg_wdata[7:0];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1239:   assign mio_pads3_attr12_re = addr_hit[8] && reg_re;</pre>
<pre style="margin:0; padding:0 ">1240: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1241:   assign mio_pads3_attr13_we = addr_hit[8] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1242:   assign mio_pads3_attr13_wd = reg_wdata[15:8];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1243:   assign mio_pads3_attr13_re = addr_hit[8] && reg_re;</pre>
<pre style="margin:0; padding:0 ">1244: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1245:   assign mio_pads3_attr14_we = addr_hit[8] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1246:   assign mio_pads3_attr14_wd = reg_wdata[23:16];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1247:   assign mio_pads3_attr14_re = addr_hit[8] && reg_re;</pre>
<pre style="margin:0; padding:0 ">1248: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1249:   assign mio_pads3_attr15_we = addr_hit[8] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1250:   assign mio_pads3_attr15_wd = reg_wdata[31:24];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1251:   assign mio_pads3_attr15_re = addr_hit[8] && reg_re;</pre>
<pre style="margin:0; padding:0 ">1252: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1253:   assign mio_pads4_attr16_we = addr_hit[9] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1254:   assign mio_pads4_attr16_wd = reg_wdata[7:0];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1255:   assign mio_pads4_attr16_re = addr_hit[9] && reg_re;</pre>
<pre style="margin:0; padding:0 ">1256: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1257:   assign mio_pads4_attr17_we = addr_hit[9] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1258:   assign mio_pads4_attr17_wd = reg_wdata[15:8];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1259:   assign mio_pads4_attr17_re = addr_hit[9] && reg_re;</pre>
<pre style="margin:0; padding:0 ">1260: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1261:   assign mio_pads4_attr18_we = addr_hit[9] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1262:   assign mio_pads4_attr18_wd = reg_wdata[23:16];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1263:   assign mio_pads4_attr18_re = addr_hit[9] && reg_re;</pre>
<pre style="margin:0; padding:0 ">1264: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1265:   assign mio_pads4_attr19_we = addr_hit[9] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1266:   assign mio_pads4_attr19_wd = reg_wdata[31:24];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1267:   assign mio_pads4_attr19_re = addr_hit[9] && reg_re;</pre>
<pre style="margin:0; padding:0 ">1268: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1269:   assign mio_pads5_attr20_we = addr_hit[10] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1270:   assign mio_pads5_attr20_wd = reg_wdata[7:0];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1271:   assign mio_pads5_attr20_re = addr_hit[10] && reg_re;</pre>
<pre style="margin:0; padding:0 ">1272: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1273:   assign mio_pads5_attr21_we = addr_hit[10] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1274:   assign mio_pads5_attr21_wd = reg_wdata[15:8];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1275:   assign mio_pads5_attr21_re = addr_hit[10] && reg_re;</pre>
<pre style="margin:0; padding:0 ">1276: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1277:   assign mio_pads5_attr22_we = addr_hit[10] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1278:   assign mio_pads5_attr22_wd = reg_wdata[23:16];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1279:   assign mio_pads5_attr22_re = addr_hit[10] && reg_re;</pre>
<pre style="margin:0; padding:0 ">1280: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1281:   assign mio_pads5_attr23_we = addr_hit[10] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1282:   assign mio_pads5_attr23_wd = reg_wdata[31:24];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1283:   assign mio_pads5_attr23_re = addr_hit[10] && reg_re;</pre>
<pre style="margin:0; padding:0 ">1284: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1285:   assign mio_pads6_attr24_we = addr_hit[11] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1286:   assign mio_pads6_attr24_wd = reg_wdata[7:0];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1287:   assign mio_pads6_attr24_re = addr_hit[11] && reg_re;</pre>
<pre style="margin:0; padding:0 ">1288: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1289:   assign mio_pads6_attr25_we = addr_hit[11] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1290:   assign mio_pads6_attr25_wd = reg_wdata[15:8];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1291:   assign mio_pads6_attr25_re = addr_hit[11] && reg_re;</pre>
<pre style="margin:0; padding:0 ">1292: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1293:   assign mio_pads6_attr26_we = addr_hit[11] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1294:   assign mio_pads6_attr26_wd = reg_wdata[23:16];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1295:   assign mio_pads6_attr26_re = addr_hit[11] && reg_re;</pre>
<pre style="margin:0; padding:0 ">1296: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1297:   assign mio_pads6_attr27_we = addr_hit[11] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1298:   assign mio_pads6_attr27_wd = reg_wdata[31:24];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1299:   assign mio_pads6_attr27_re = addr_hit[11] && reg_re;</pre>
<pre style="margin:0; padding:0 ">1300: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1301:   assign mio_pads7_attr28_we = addr_hit[12] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1302:   assign mio_pads7_attr28_wd = reg_wdata[7:0];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1303:   assign mio_pads7_attr28_re = addr_hit[12] && reg_re;</pre>
<pre style="margin:0; padding:0 ">1304: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1305:   assign mio_pads7_attr29_we = addr_hit[12] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1306:   assign mio_pads7_attr29_wd = reg_wdata[15:8];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1307:   assign mio_pads7_attr29_re = addr_hit[12] && reg_re;</pre>
<pre style="margin:0; padding:0 ">1308: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1309:   assign mio_pads7_attr30_we = addr_hit[12] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1310:   assign mio_pads7_attr30_wd = reg_wdata[23:16];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1311:   assign mio_pads7_attr30_re = addr_hit[12] && reg_re;</pre>
<pre style="margin:0; padding:0 ">1312: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1313:   assign mio_pads7_attr31_we = addr_hit[12] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1314:   assign mio_pads7_attr31_wd = reg_wdata[31:24];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1315:   assign mio_pads7_attr31_re = addr_hit[12] && reg_re;</pre>
<pre style="margin:0; padding:0 ">1316: </pre>
<pre style="margin:0; padding:0 ">1317:   // Read data return</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1318:   always_comb begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1319:     reg_rdata_next = '0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1320:     unique case (1'b1)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1321:       addr_hit[0]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1322:         reg_rdata_next[0] = regen_qs;</pre>
<pre style="margin:0; padding:0 ">1323:       end</pre>
<pre style="margin:0; padding:0 ">1324: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1325:       addr_hit[1]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1326:         reg_rdata_next[7:0] = dio_pads0_attr0_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1327:         reg_rdata_next[15:8] = dio_pads0_attr1_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1328:         reg_rdata_next[23:16] = dio_pads0_attr2_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1329:         reg_rdata_next[31:24] = dio_pads0_attr3_qs;</pre>
<pre style="margin:0; padding:0 ">1330:       end</pre>
<pre style="margin:0; padding:0 ">1331: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1332:       addr_hit[2]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1333:         reg_rdata_next[7:0] = dio_pads1_attr4_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1334:         reg_rdata_next[15:8] = dio_pads1_attr5_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1335:         reg_rdata_next[23:16] = dio_pads1_attr6_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1336:         reg_rdata_next[31:24] = dio_pads1_attr7_qs;</pre>
<pre style="margin:0; padding:0 ">1337:       end</pre>
<pre style="margin:0; padding:0 ">1338: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1339:       addr_hit[3]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1340:         reg_rdata_next[7:0] = dio_pads2_attr8_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1341:         reg_rdata_next[15:8] = dio_pads2_attr9_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1342:         reg_rdata_next[23:16] = dio_pads2_attr10_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1343:         reg_rdata_next[31:24] = dio_pads2_attr11_qs;</pre>
<pre style="margin:0; padding:0 ">1344:       end</pre>
<pre style="margin:0; padding:0 ">1345: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1346:       addr_hit[4]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1347:         reg_rdata_next[7:0] = dio_pads3_attr12_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1348:         reg_rdata_next[15:8] = dio_pads3_attr13_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1349:         reg_rdata_next[23:16] = dio_pads3_attr14_qs;</pre>
<pre style="margin:0; padding:0 ">1350:       end</pre>
<pre style="margin:0; padding:0 ">1351: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1352:       addr_hit[5]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1353:         reg_rdata_next[7:0] = mio_pads0_attr0_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1354:         reg_rdata_next[15:8] = mio_pads0_attr1_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1355:         reg_rdata_next[23:16] = mio_pads0_attr2_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1356:         reg_rdata_next[31:24] = mio_pads0_attr3_qs;</pre>
<pre style="margin:0; padding:0 ">1357:       end</pre>
<pre style="margin:0; padding:0 ">1358: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1359:       addr_hit[6]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1360:         reg_rdata_next[7:0] = mio_pads1_attr4_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1361:         reg_rdata_next[15:8] = mio_pads1_attr5_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1362:         reg_rdata_next[23:16] = mio_pads1_attr6_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1363:         reg_rdata_next[31:24] = mio_pads1_attr7_qs;</pre>
<pre style="margin:0; padding:0 ">1364:       end</pre>
<pre style="margin:0; padding:0 ">1365: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1366:       addr_hit[7]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1367:         reg_rdata_next[7:0] = mio_pads2_attr8_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1368:         reg_rdata_next[15:8] = mio_pads2_attr9_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1369:         reg_rdata_next[23:16] = mio_pads2_attr10_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1370:         reg_rdata_next[31:24] = mio_pads2_attr11_qs;</pre>
<pre style="margin:0; padding:0 ">1371:       end</pre>
<pre style="margin:0; padding:0 ">1372: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1373:       addr_hit[8]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1374:         reg_rdata_next[7:0] = mio_pads3_attr12_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1375:         reg_rdata_next[15:8] = mio_pads3_attr13_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1376:         reg_rdata_next[23:16] = mio_pads3_attr14_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1377:         reg_rdata_next[31:24] = mio_pads3_attr15_qs;</pre>
<pre style="margin:0; padding:0 ">1378:       end</pre>
<pre style="margin:0; padding:0 ">1379: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1380:       addr_hit[9]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1381:         reg_rdata_next[7:0] = mio_pads4_attr16_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1382:         reg_rdata_next[15:8] = mio_pads4_attr17_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1383:         reg_rdata_next[23:16] = mio_pads4_attr18_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1384:         reg_rdata_next[31:24] = mio_pads4_attr19_qs;</pre>
<pre style="margin:0; padding:0 ">1385:       end</pre>
<pre style="margin:0; padding:0 ">1386: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1387:       addr_hit[10]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1388:         reg_rdata_next[7:0] = mio_pads5_attr20_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1389:         reg_rdata_next[15:8] = mio_pads5_attr21_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1390:         reg_rdata_next[23:16] = mio_pads5_attr22_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1391:         reg_rdata_next[31:24] = mio_pads5_attr23_qs;</pre>
<pre style="margin:0; padding:0 ">1392:       end</pre>
<pre style="margin:0; padding:0 ">1393: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1394:       addr_hit[11]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1395:         reg_rdata_next[7:0] = mio_pads6_attr24_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1396:         reg_rdata_next[15:8] = mio_pads6_attr25_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1397:         reg_rdata_next[23:16] = mio_pads6_attr26_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1398:         reg_rdata_next[31:24] = mio_pads6_attr27_qs;</pre>
<pre style="margin:0; padding:0 ">1399:       end</pre>
<pre style="margin:0; padding:0 ">1400: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1401:       addr_hit[12]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1402:         reg_rdata_next[7:0] = mio_pads7_attr28_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1403:         reg_rdata_next[15:8] = mio_pads7_attr29_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1404:         reg_rdata_next[23:16] = mio_pads7_attr30_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1405:         reg_rdata_next[31:24] = mio_pads7_attr31_qs;</pre>
<pre style="margin:0; padding:0 ">1406:       end</pre>
<pre style="margin:0; padding:0 ">1407: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1408:       default: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1409:         reg_rdata_next = '1;</pre>
<pre style="margin:0; padding:0 ">1410:       end</pre>
<pre style="margin:0; padding:0 ">1411:     endcase</pre>
<pre style="margin:0; padding:0 ">1412:   end</pre>
<pre style="margin:0; padding:0 ">1413: </pre>
<pre style="margin:0; padding:0 ">1414:   // Assertions for Register Interface</pre>
<pre style="margin:0; padding:0 ">1415:   `ASSERT_PULSE(wePulse, reg_we)</pre>
<pre style="margin:0; padding:0 ">1416:   `ASSERT_PULSE(rePulse, reg_re)</pre>
<pre style="margin:0; padding:0 ">1417: </pre>
<pre style="margin:0; padding:0 ">1418:   `ASSERT(reAfterRv, $rose(reg_re || reg_we) |=> tl_o.d_valid)</pre>
<pre style="margin:0; padding:0 ">1419: </pre>
<pre style="margin:0; padding:0 ">1420:   `ASSERT(en2addrHit, (reg_we || reg_re) |-> $onehot0(addr_hit))</pre>
<pre style="margin:0; padding:0 ">1421: </pre>
<pre style="margin:0; padding:0 ">1422:   // this is formulated as an assumption such that the FPV testbenches do disprove this</pre>
<pre style="margin:0; padding:0 ">1423:   // property by mistake</pre>
<pre style="margin:0; padding:0 ">1424:   `ASSUME(reqParity, tl_reg_h2d.a_valid |-> tl_reg_h2d.a_user.parity_en == 1'b0)</pre>
<pre style="margin:0; padding:0 ">1425: </pre>
<pre style="margin:0; padding:0 ">1426: endmodule</pre>
<pre style="margin:0; padding:0 ">1427: </pre>
</body>
</html>
